--- /srv/rebuilderd/tmp/rebuilderdUyMwjb/inputs/qemu-user_10.0.13+ds-0+deb13u1_armhf.deb +++ /srv/rebuilderd/tmp/rebuilderdUyMwjb/out/qemu-user_10.0.13+ds-0+deb13u1_armhf.deb ├── file list │ @@ -1,3 +1,3 @@ │ -rw-r--r-- 0 0 0 4 2026-08-29 17:55:40.000000 debian-binary │ -rw-r--r-- 0 0 0 2268 2026-08-29 17:55:40.000000 control.tar.xz │ --rw-r--r-- 0 0 0 29484840 2026-08-29 17:55:40.000000 data.tar.xz │ +-rw-r--r-- 0 0 0 29477588 2026-08-29 17:55:40.000000 data.tar.xz ├── control.tar.xz │ ├── control.tar │ │ ├── ./md5sums │ │ │ ├── ./md5sums │ │ │ │┄ Files differ ├── data.tar.xz │ ├── data.tar │ │ ├── ./usr/bin/qemu-arm │ │ │┄ File has been modified after NT_GNU_BUILD_ID has been applied. │ │ │ ├── readelf --wide --program-header {} │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ │ │ │ Elf file type is EXEC (Executable file) │ │ │ │ Entry point 0x11801 │ │ │ │ There are 8 program headers, starting at offset 52 │ │ │ │ │ │ │ │ Program Headers: │ │ │ │ Type Offset VirtAddr PhysAddr FileSiz MemSiz Flg Align │ │ │ │ - ARM_EXIDX 0x848354 0x00858354 0x00858354 0x00d88 0x00d88 R 0x4 │ │ │ │ - LOAD 0x000000 0x00010000 0x00010000 0x849100 0x849100 R E 0x10000 │ │ │ │ + ARM_EXIDX 0x848344 0x00858344 0x00858344 0x00d88 0x00d88 R 0x4 │ │ │ │ + LOAD 0x000000 0x00010000 0x00010000 0x8490f0 0x8490f0 R E 0x10000 │ │ │ │ LOAD 0x84c6cc 0x0086c6cc 0x0086c6cc 0xe7ce4 0x20f5ecc RW 0x10000 │ │ │ │ NOTE 0x000134 0x00010134 0x00010134 0x00024 0x00024 R 0x4 │ │ │ │ - NOTE 0x8490e0 0x008590e0 0x008590e0 0x00020 0x00020 R 0x4 │ │ │ │ + NOTE 0x8490d0 0x008590d0 0x008590d0 0x00020 0x00020 R 0x4 │ │ │ │ TLS 0x84c6cc 0x0086c6cc 0x0086c6cc 0x00044 0x000f0 R 0x4 │ │ │ │ GNU_STACK 0x000000 0x00000000 0x00000000 0x00000 0x00000 RW 0x10 │ │ │ │ GNU_RELRO 0x84c6cc 0x0086c6cc 0x0086c6cc 0xa3934 0xa3934 R 0x1 │ │ │ │ │ │ │ │ Section to Segment mapping: │ │ │ │ Segment Sections... │ │ │ │ 00 .ARM.exidx │ │ │ ├── readelf --wide --sections {} │ │ │ │ @@ -3,21 +3,21 @@ │ │ │ │ Section Headers: │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ [ 1] .note.gnu.build-id NOTE 00010134 000134 000024 00 A 0 0 4 │ │ │ │ [ 2] .rel.dyn REL 00010158 000158 000010 08 A 0 0 4 │ │ │ │ [ 3] .init PROGBITS 00010168 000168 00000c 00 AX 0 0 4 │ │ │ │ [ 4] .iplt PROGBITS 00010174 000174 000020 00 AX 0 0 4 │ │ │ │ - [ 5] .text PROGBITS 000101c0 0001c0 2cafca 00 AX 0 0 64 │ │ │ │ - [ 6] .fini PROGBITS 002db18c 2cb18c 000008 00 AX 0 0 4 │ │ │ │ - [ 7] .rodata PROGBITS 002db198 2cb198 57cbb4 00 A 0 0 8 │ │ │ │ - [ 8] .ARM.extab PROGBITS 00857d4c 847d4c 000608 00 A 0 0 4 │ │ │ │ - [ 9] .ARM.exidx ARM_EXIDX 00858354 848354 000d88 00 AL 5 0 4 │ │ │ │ - [10] .eh_frame PROGBITS 008590dc 8490dc 000004 00 A 0 0 4 │ │ │ │ - [11] .note.ABI-tag NOTE 008590e0 8490e0 000020 00 A 0 0 4 │ │ │ │ + [ 5] .text PROGBITS 000101c0 0001c0 2cafbc 00 AX 0 0 64 │ │ │ │ + [ 6] .fini PROGBITS 002db17c 2cb17c 000008 00 AX 0 0 4 │ │ │ │ + [ 7] .rodata PROGBITS 002db188 2cb188 57cbb4 00 A 0 0 8 │ │ │ │ + [ 8] .ARM.extab PROGBITS 00857d3c 847d3c 000608 00 A 0 0 4 │ │ │ │ + [ 9] .ARM.exidx ARM_EXIDX 00858344 848344 000d88 00 AL 5 0 4 │ │ │ │ + [10] .eh_frame PROGBITS 008590cc 8490cc 000004 00 A 0 0 4 │ │ │ │ + [11] .note.ABI-tag NOTE 008590d0 8490d0 000020 00 A 0 0 4 │ │ │ │ [12] .tdata PROGBITS 0086c6cc 84c6cc 000044 00 WAT 0 0 4 │ │ │ │ [13] .tbss NOBITS 0086c710 84c710 0000ac 00 WAT 0 0 4 │ │ │ │ [14] .init_array INIT_ARRAY 0086c710 84c710 000084 04 WA 0 0 4 │ │ │ │ [15] .fini_array FINI_ARRAY 0086c794 84c794 000004 04 WA 0 0 4 │ │ │ │ [16] .data.rel.ro PROGBITS 0086c798 84c798 0a3300 00 WA 0 0 8 │ │ │ │ [17] .got PROGBITS 0090fa98 8efa98 000564 04 WA 0 0 4 │ │ │ │ [18] .data PROGBITS 00910000 8f0000 0443b0 00 WA 0 0 8 │ │ │ ├── readelf --wide --notes {} │ │ │ │ @@ -1,8 +1,8 @@ │ │ │ │ │ │ │ │ Displaying notes found in: .note.gnu.build-id │ │ │ │ Owner Data size Description │ │ │ │ - GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: bd8581a7f60e70bd51c05d6d8be7492de9ba4178 │ │ │ │ + GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 861448d833d8f20d834da5cc786a840a3d123314 │ │ │ │ │ │ │ │ Displaying notes found in: .note.ABI-tag │ │ │ │ Owner Data size Description │ │ │ │ GNU 0x00000010 NT_GNU_ABI_TAG (ABI version tag) OS: Linux, ABI: 3.2.0 │ │ │ ├── strings --all --bytes=8 {} │ │ │ │ @@ -1078,15 +1078,15 @@ │ │ │ │ HyDzDP1xD │ │ │ │ #I#J$HyDzDxDh1 │ │ │ │ I J!HyDzDh1xD │ │ │ │ HyDzDh1xD │ │ │ │ HyDzD|1xD │ │ │ │ HyDzD|1xD │ │ │ │ HyDzD|1xD │ │ │ │ -K{DXmpGNdr │ │ │ │ +K{DXmpGndr │ │ │ │ tKuJuI{DuHzDyD │ │ │ │ qKqH{DxDS │ │ │ │ zD3F%!(F │ │ │ │ ;F2F!F(F │ │ │ │ F&H2F!FxD │ │ │ │ F H*F!FxD │ │ │ │ AIAJBHyDzD │ │ │ │ @@ -1490,15 +1490,14 @@ │ │ │ │ 0l2F`a!F#i │ │ │ │ 3iBF1F F │ │ │ │ ?K?J{DzD │ │ │ │ :K;J{DzD │ │ │ │ 4K9F0F{D │ │ │ │ .J.K/MzD{D}D │ │ │ │ #M$K}D{D │ │ │ │ -K{DXhpGzJo │ │ │ │ -=b{a;cO │ │ │ │ CF:F)F0F │ │ │ │ RI FRJyD │ │ │ │ SF*F!F0F │ │ │ │ X`8K:h{D │ │ │ │ F'M}D,hL │ │ │ │ 9a1x`k{a0 │ │ │ │ @@ -1664,14 +1663,15 @@ │ │ │ │ 9l*F3F F │ │ │ │ ch@F3Dc` │ │ │ │ +j2FAF F │ │ │ │ ;j2F)F F │ │ │ │ &I'K'JyD{D │ │ │ │ SD:FAF0F │ │ │ │ pG@kpGpG │ │ │ │ +`K`pG4Rh │ │ │ │ #i0F+Dca │ │ │ │ JIJH{DyDxD │ │ │ │ "HIIH{DyDxD │ │ │ │ rFIGH{DyDxD │ │ │ │ 22DIEH{DyDxD │ │ │ │ rBICH{DyDxD │ │ │ │ Vr@IAH{DyDxD │ │ │ │ @@ -1682,15 +1682,15 @@ │ │ │ │ `#aca+h# │ │ │ │ "=I=H{DyDxD │ │ │ │ rOIOH{DyDxD │ │ │ │ r3I4H{DyDxD │ │ │ │ 'I(KjFyD8F{D │ │ │ │ : │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb673cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q12 │ │ │ │ - vqdmlal.s , d16, d0[7] │ │ │ │ + vrsra.s64 , q6, #64 │ │ │ │ vcge.s8 d16, d11, d18 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 d19, d8, #64 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 d19, d16, #64 │ │ │ │ vst4.8 {d16-d19}, [pc :128]! │ │ │ │ vqsub.s32 d23, d18, d27 │ │ │ │ - andeq pc, r0, r9, lsl #25 │ │ │ │ + andeq pc, r0, r9, ror ip @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb673fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64f012d │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.i d17, d0, d0[7] │ │ │ │ blmi 0x902c8 │ │ │ │ andcs pc, r5, #64, 4 │ │ │ │ - ldc2l 2, cr15, [r4], #-392 @ 0xfffffe78 │ │ │ │ - eorseq r8, r3, ip, asr #31 │ │ │ │ + stc2l 2, cr15, [r4], #-392 @ 0xfffffe78 │ │ │ │ + ldrhteq r8, [r3], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64f012d │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.i d17, d0, d0[7] │ │ │ │ blmi 0x902f4 │ │ │ │ andcs pc, r5, #64, 4 │ │ │ │ - mrrc2 2, 6, pc, lr, cr2 @ │ │ │ │ - ldrsbteq sl, [r3], -r4 │ │ │ │ + mcrr2 2, 6, pc, lr, cr2 @ │ │ │ │ + eorseq sl, r3, r4, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64a0ff8 │ │ │ │ - vrsra.s64 d19, d16, #64 │ │ │ │ + vsubw.s8 , q8, d16 │ │ │ │ @ instruction: 0xf64f0333 │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf645012d │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vshr.s64 q9, q10, #64 │ │ │ │ vhadd.s8 d16, d0, d30 │ │ │ │ vhsub.s32 d18, d18, d19 │ │ │ │ - andeq pc, r0, r5, asr #24 │ │ │ │ + andeq pc, r0, r5, lsr ip @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q11, q12 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vorr.i32 d19, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ blmi 0x90354 │ │ │ │ andne pc, sp, #64, 4 │ │ │ │ - ldc2 2, cr15, [r0], #-392 @ 0xfffffe78 │ │ │ │ - eorseq sp, r3, ip, lsr #11 │ │ │ │ + stc2 2, cr15, [r0], #-392 @ 0xfffffe78 │ │ │ │ + mlaseq r3, ip, r5, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb674b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q12 │ │ │ │ - vsubw.s8 q11, q8, d8 │ │ │ │ + vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d8, d19 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ eorscs r0, r1, #46 @ 0x2e │ │ │ │ - ldc2 2, cr15, [r8], {98} @ 0x62 │ │ │ │ + stc2 2, cr15, [r8], {98} @ 0x62 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb674dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vaddw.s8 q9, q0, d4 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ blmi 0x903b0 │ │ │ │ vhsub.s32 d18, d18, d1 │ │ │ │ - svclt 0x0000fc05 │ │ │ │ - eorseq r2, r4, r0, lsl #29 │ │ │ │ + svclt 0x0000fbf5 │ │ │ │ + eorseq r2, r4, r0, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67508 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vaddw.s8 q9, q0, d4 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[0] │ │ │ │ blmi 0x903dc │ │ │ │ vqsub.s32 d18, d18, d23 │ │ │ │ - svclt 0x0000fbef │ │ │ │ - ldrhteq r2, [r4], -ip │ │ │ │ + svclt 0x0000fbdf │ │ │ │ + eorseq r2, r4, ip, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vmla.f d21, d16, d0[4] │ │ │ │ @ instruction: 0xf645012f │ │ │ │ - vmla.i d18, d0, d0[7] │ │ │ │ + vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ blmi 0x90408 │ │ │ │ subvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xff64ccde │ │ │ │ - eorseq r3, r4, r8, asr r2 │ │ │ │ + blx 0xff24ccde │ │ │ │ + eorseq r3, r4, r8, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67560 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420ff8 │ │ │ │ - vmla.f d16, d0, d0[7] │ │ │ │ + vorr.i32 q8, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vmvn.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmla.i d16, d0, d0[7] │ │ │ │ blmi 0x90434 │ │ │ │ vhsub.s32 d18, d2, d31 │ │ │ │ - svclt 0x0000fbc3 │ │ │ │ - ldrsbteq r3, [r4], -r8 │ │ │ │ + svclt 0x0000fbb3 │ │ │ │ + eorseq r3, r4, r8, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6758c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vqdmlal.s q11, d16, d0[0] │ │ │ │ + vrsra.s64 d22, d16, #64 │ │ │ │ @ instruction: 0xf6420334 │ │ │ │ - vaddw.s8 q10, q0, d4 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vmov.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q10, d0, d4 │ │ │ │ vst4.8 {d16-d19}, [pc :128] │ │ │ │ vhsub.s32 d23, d18, d14 │ │ │ │ - strlt pc, [r8, #-2985] @ 0xfffff457 │ │ │ │ + strlt pc, [r8, #-2969] @ 0xfffff467 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - orrsmi pc, ip, r1, asr #12 │ │ │ │ + orrmi pc, ip, r1, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcsmi pc, r8, r1, asr #12 │ │ │ │ + adcmi pc, r8, r1, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ rsbcs r4, r1, #1024 @ 0x400 │ │ │ │ - blx 0xfe5ccd62 │ │ │ │ - ldrsbteq r3, [r4], -r4 │ │ │ │ + blx 0xfe1ccd62 │ │ │ │ + eorseq r3, r4, r4, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb675e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420ff8 │ │ │ │ - vaddw.s8 q10, q0, d4 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf642012f │ │ │ │ - vmvn.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q10, d0, d20 │ │ │ │ blmi 0x904b8 │ │ │ │ vqsub.s32 d18, d18, d20 │ │ │ │ - svclt 0x0000fb81 │ │ │ │ - eorseq r3, r4, r4, lsl #14 │ │ │ │ + svclt 0x0000fb71 │ │ │ │ + ldrshteq r3, [r4], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67610 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420ff8 │ │ │ │ - vaddw.s8 q10, q0, d4 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vshr.s64 d23, d24, #64 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ blmi 0x904e4 │ │ │ │ sbcsvs pc, lr, #64, 4 │ │ │ │ - blx 0x1accdba │ │ │ │ - eorseq r3, r4, r8, lsr #14 │ │ │ │ + blx 0x16ccdba │ │ │ │ + eorseq r3, r4, r8, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6763c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vaddw.s8 q10, q8, d12 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vmla.i d17, d0, d0[7] │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ blmi 0x90510 │ │ │ │ vqsub.s32 q9, q1, q15 │ │ │ │ - svclt 0x0000fb55 │ │ │ │ - eorseq r3, r4, ip, lsl fp │ │ │ │ + svclt 0x0000fb45 │ │ │ │ + eorseq r3, r4, ip, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vaddw.s8 q10, q8, d12 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vshr.s64 d20, d24, #64 │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ blmi 0x9053c │ │ │ │ vhsub.s32 q9, q1, │ │ │ │ - svclt 0x0000fb3f │ │ │ │ - eorseq r3, r4, ip, lsr #22 │ │ │ │ + svclt 0x0000fb2f │ │ │ │ + eorseq r3, r4, ip, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf645012d │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vshr.s64 q9, q10, #64 │ │ │ │ blmi 0x90564 │ │ │ │ adccs pc, r3, #64, 4 │ │ │ │ - blx 0xa4ce3e │ │ │ │ - eorseq r4, r4, ip, lsl #2 │ │ │ │ + blx 0x64ce3e │ │ │ │ + ldrshteq r4, [r4], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb676c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf645012d │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vshr.s64 q9, q10, #64 │ │ │ │ blmi 0x90590 │ │ │ │ rsbcs pc, sp, #64, 4 │ │ │ │ - blx 0x4cce6a │ │ │ │ - eorseq r4, r4, r8, lsl r1 │ │ │ │ + blx 0xcce6a │ │ │ │ + eorseq r4, r4, r8, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb676ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vmla.f d17, d0, d0[5] │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf645012d │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vshr.s64 q9, q10, #64 │ │ │ │ blmi 0x905bc │ │ │ │ eorscs pc, lr, #64, 4 │ │ │ │ - blx 0xfff4ce94 │ │ │ │ - eorseq r4, r4, r4, lsr #2 │ │ │ │ + blx 0xffb4ce94 │ │ │ │ + eorseq r4, r4, r4, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67718 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - vsubw.s8 , q8, d24 │ │ │ │ + vrsra.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf6410334 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vaddw.s8 q10, q8, d12 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vshr.s64 d20, d24, #64 │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ rsbcs r0, r1, #47 @ 0x2f │ │ │ │ - blx 0xff94cec4 │ │ │ │ + blx 0xff54cec4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - vrsra.s64 , q14, #64 │ │ │ │ + vqdmlal.s , d16, d0[7] │ │ │ │ @ instruction: 0xf6410334 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vaddw.s8 q10, q8, d12 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vmla.i d17, d0, d0[7] │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ rsbscs r0, lr, #47 @ 0x2f │ │ │ │ - blx 0xff3ccef0 │ │ │ │ + blx 0xfefccef0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ + vmla.f d18, d0, d0[2] │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ blmi 0x90644 │ │ │ │ andsne pc, r1, #64, 4 │ │ │ │ - blx 0xfeeccf18 │ │ │ │ - eorseq r8, r4, r4, ror r4 │ │ │ │ + blx 0xfeaccf18 │ │ │ │ + eorseq r8, r4, r4, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6779c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vaddw.s8 q10, q8, d12 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vshr.s64 d20, d24, #64 │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ blmi 0x90670 │ │ │ │ vhsub.s32 q9, q1, │ │ │ │ - svclt 0x0000faa5 │ │ │ │ - eorseq r8, r4, r8, lsl #9 │ │ │ │ + svclt 0x0000fa95 │ │ │ │ + eorseq r8, r4, r8, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb677c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vaddw.s8 q10, q8, d12 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vmla.i d17, d0, d0[7] │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ blmi 0x9069c │ │ │ │ vqsub.s32 q9, q1, q15 │ │ │ │ - svclt 0x0000fa8f │ │ │ │ - eorseq r8, r4, r4, asr r7 │ │ │ │ + svclt 0x0000fa7f │ │ │ │ + eorseq r8, r4, r4, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb677f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ vrhadd.s8 d16, d14, d31 │ │ │ │ - vmla.i d18, d16, d0[3] │ │ │ │ + vshr.s64 d18, d28, #64 │ │ │ │ blmi 0x906d0 │ │ │ │ vqsub.s32 d18, d2, d26 │ │ │ │ - svclt 0x0000fa79 │ │ │ │ - mlaseq r4, r0, r7, r8 │ │ │ │ + svclt 0x0000fa69 │ │ │ │ + eorseq r8, r4, r0, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vsubw.s8 q9, q0, d20 │ │ │ │ + vorr.i32 d18, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf6470334 │ │ │ │ - vsra.s64 q8, q2, #64 │ │ │ │ + vmla.f d16, d16, d0[1] │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vmla.i d16, d16, d0[6] │ │ │ │ + vshr.s64 q8, q4, #64 │ │ │ │ eorcs r0, r4, #47 @ 0x2f │ │ │ │ - blx 0x184cfcc │ │ │ │ + blx 0x144cfcc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6784c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q9, d0, d0[4] │ │ │ │ @ instruction: 0xf6410334 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vaddw.s8 q10, q8, d12 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vshr.s64 d20, d24, #64 │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ rsbcs r0, r1, #47 @ 0x2f │ │ │ │ - blx 0x12ccff8 │ │ │ │ + blx 0xeccff8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vrsra.s64 d18, d24, #64 │ │ │ │ + vsubw.s8 q9, q8, d24 │ │ │ │ @ instruction: 0xf6410334 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vaddw.s8 q10, q8, d12 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vshr.s64 d20, d24, #64 │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ rsbcs r0, r1, #47 @ 0x2f │ │ │ │ - blx 0xd4d024 │ │ │ │ + blx 0x94d024 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vaddw.s8 q10, q8, d12 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vmla.i d17, d0, d0[7] │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ blmi 0x90778 │ │ │ │ vqsub.s32 q9, q1, q15 │ │ │ │ - svclt 0x0000fa21 │ │ │ │ - eorseq r8, r4, ip, lsr fp │ │ │ │ + svclt 0x0000fa11 │ │ │ │ + eorseq r8, r4, ip, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vaddw.s8 q10, q8, d12 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vshr.s64 d20, d24, #64 │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ blmi 0x907a4 │ │ │ │ vhsub.s32 q9, q1, │ │ │ │ - svclt 0x0000fa0b │ │ │ │ - eorseq r8, r4, ip, asr #22 │ │ │ │ + svclt 0x0000f9fb │ │ │ │ + eorseq r8, r4, ip, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vaddw.s8 q10, q8, d12 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vshr.s64 d20, d24, #64 │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ blmi 0x907d0 │ │ │ │ vhsub.s32 q9, q1, │ │ │ │ - svclt 0x0000f9f5 │ │ │ │ - eorseq r8, r4, r8, ror ip │ │ │ │ + svclt 0x0000f9e5 │ │ │ │ + eorseq r8, r4, r8, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q12 │ │ │ │ - vaddw.s8 q8, q0, d8 │ │ │ │ + @ instruction: 0xf6470ff8 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vaddl.s8 q8, d0, d20 │ │ │ │ + vmov.i32 d16, #4 @ 0x00000004 │ │ │ │ blmi 0x907fc │ │ │ │ adcscc pc, lr, #64, 4 │ │ │ │ - @ instruction: 0xf9def262 │ │ │ │ - eorseq r8, r4, r8, ror #26 │ │ │ │ + @ instruction: 0xf9cef262 │ │ │ │ + eorseq r8, r4, r8, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q12 │ │ │ │ - vaddw.s8 q8, q0, d8 │ │ │ │ + @ instruction: 0xf6470ff8 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[2] │ │ │ │ blmi 0x90828 │ │ │ │ sbccc pc, r6, #64, 4 │ │ │ │ - @ instruction: 0xf9c8f262 │ │ │ │ - eorseq r8, r4, r4, ror sp │ │ │ │ + @ instruction: 0xf9b8f262 │ │ │ │ + eorseq r8, r4, r4, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vrsra.s64 d23, d4, #64 │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ vcge.s8 d16, d8, d20 │ │ │ │ - vsra.s64 d20, d0, #64 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vaddl.s8 q10, d16, d28 │ │ │ │ + vshr.s64 d20, d12, #64 │ │ │ │ subscs r0, r1, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf9b0f262 │ │ │ │ + @ instruction: 0xf9a0f262 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb679ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - vsra.s64 d20, d0, #64 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vaddl.s8 q10, d16, d28 │ │ │ │ + vshr.s64 d20, d12, #64 │ │ │ │ blmi 0x90880 │ │ │ │ vhsub.s32 q9, q1, q12 │ │ │ │ - svclt 0x0000f99d │ │ │ │ - eorseq r8, r4, r8, lsr #31 │ │ │ │ + svclt 0x0000f98d │ │ │ │ + mlaseq r4, r8, pc, r8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb679d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - vsra.s64 d20, d0, #64 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vshr.s64 d20, d16, #64 │ │ │ │ blmi 0x908ac │ │ │ │ vhsub.s32 q9, q9, q0 │ │ │ │ - svclt 0x0000f987 │ │ │ │ - eorseq r8, r4, r0, asr #31 │ │ │ │ + svclt 0x0000f977 │ │ │ │ + ldrhteq r8, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - vsra.s64 d20, d0, #64 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vshr.s64 d20, d16, #64 │ │ │ │ blmi 0x908d8 │ │ │ │ vhsub.s32 q9, q9, │ │ │ │ - svclt 0x0000f971 │ │ │ │ - ldrsbteq r8, [r4], -r4 │ │ │ │ + svclt 0x0000f961 │ │ │ │ + eorseq r8, r4, r4, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vaddw.s8 q10, q8, d12 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vshr.s64 d20, d24, #64 │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ blmi 0x90904 │ │ │ │ vhsub.s32 q9, q1, │ │ │ │ - svclt 0x0000f95b │ │ │ │ - eorseq r9, r4, r8, lsl #6 │ │ │ │ + svclt 0x0000f94b │ │ │ │ + ldrshteq r9, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vaddw.s8 q10, q8, d12 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vmla.i d17, d0, d0[7] │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ blmi 0x90930 │ │ │ │ vqsub.s32 q9, q1, q15 │ │ │ │ - svclt 0x0000f945 │ │ │ │ - eorseq r9, r4, r4, lsr #7 │ │ │ │ + svclt 0x0000f935 │ │ │ │ + mlaseq r4, r4, r3, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf6410334 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vaddw.s8 q10, q8, d12 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vmla.i d17, d0, d0[7] │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ rsbscs r0, lr, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf92cf262 │ │ │ │ + @ instruction: 0xf91cf262 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vaddw.s8 q10, q8, d12 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vshr.s64 d20, d24, #64 │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ blmi 0x90988 │ │ │ │ vhsub.s32 q9, q1, │ │ │ │ - svclt 0x0000f919 │ │ │ │ - eorseq r9, r4, r0, ror #10 │ │ │ │ + svclt 0x0000f909 │ │ │ │ + eorseq r9, r4, r0, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ae0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q11, q12 │ │ │ │ - vsra.s64 q10, q14, #64 │ │ │ │ + vmla.f d20, d16, d0[7] │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ blmi 0x909b0 │ │ │ │ vhsub.s32 q9, q1, │ │ │ │ - svclt 0x0000f903 │ │ │ │ - eorseq r9, r4, r4, asr #20 │ │ │ │ + svclt 0x0000f8f3 │ │ │ │ + eorseq r9, r4, r4, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff8 │ │ │ │ - vorr.i32 d20, #1024 @ 0x00000400 │ │ │ │ - @ instruction: 0xf6470334 │ │ │ │ - vaddw.s8 q8, q0, d0 │ │ │ │ + vsubw.s8 q10, q0, d4 │ │ │ │ + vcge.s8 d16, d7, d20 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vmov.i32 d16, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q8, d0, d8 │ │ │ │ eorcs r0, fp, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf8eaf262 │ │ │ │ + @ instruction: 0xf8daf262 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - @ instruction: 0xf6470ff8 │ │ │ │ - vaddw.s8 q8, q0, d0 │ │ │ │ + vrecps.f32 q8, , q12 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vmov.i32 q8, #4 @ 0x00000004 │ │ │ │ + vmla.i d16, d0, d0[1] │ │ │ │ blmi 0x90a0c │ │ │ │ vhsub.s32 q9, q1, │ │ │ │ - svclt 0x0000f8d7 │ │ │ │ - eorseq r9, r4, r4, lsr #24 │ │ │ │ + svclt 0x0000f8c7 │ │ │ │ + eorseq r9, r4, r4, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - @ instruction: 0xf6470ff8 │ │ │ │ - vaddw.s8 q8, q0, d0 │ │ │ │ + vrecps.f32 q8, , q12 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vmov.i32 q8, #4 @ 0x00000004 │ │ │ │ + vmla.i d16, d0, d0[1] │ │ │ │ blmi 0x90a38 │ │ │ │ vhsub.s32 q9, q1, q15 │ │ │ │ - svclt 0x0000f8c1 │ │ │ │ - eorseq r9, r4, r0, lsr ip │ │ │ │ + svclt 0x0000f8b1 │ │ │ │ + eorseq r9, r4, r0, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff8 │ │ │ │ muleq r0, r1, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q12 │ │ │ │ - vmla.f d20, d16, d0[7] │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ vrhadd.s8 d16, d12, d31 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vshr.s64 q10, q12, #64 │ │ │ │ blmi 0x90a78 │ │ │ │ vhsub.s32 d18, d2, d17 │ │ │ │ - svclt 0x0000f8a1 │ │ │ │ - eorseq lr, r4, ip, asr r9 │ │ │ │ + svclt 0x0000f891 │ │ │ │ + eorseq lr, r4, ip, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67bd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vrsra.s64 d19, d4, #64 │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf6410334 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vaddw.s8 q10, q8, d12 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vmla.i d17, d0, d0[7] │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ rsbscs r0, lr, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf888f262 │ │ │ │ + @ instruction: 0xf878f262 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67bfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ + vaddw.s8 q10, q8, d12 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vshr.s64 d20, d24, #64 │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ blmi 0x90ad0 │ │ │ │ vhsub.s32 q9, q1, │ │ │ │ - svclt 0x0000f875 │ │ │ │ - eorseq pc, r4, r4, lsr #23 │ │ │ │ + svclt 0x0000f865 │ │ │ │ + mlaseq r4, r4, fp, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154a10 │ │ │ │ subsvs pc, fp, #64, 12 @ 0x4000000 │ │ │ │ stmdami r5, {r2, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ vqshl.s32 q10, q12, q1 │ │ │ │ - svclt 0x0000f861 │ │ │ │ - @ instruction: 0x007e1f9c │ │ │ │ - eorseq fp, r0, r6, asr #4 │ │ │ │ - eorseq fp, r0, ip, ror #4 │ │ │ │ + svclt 0x0000f851 │ │ │ │ + rsbseq r1, lr, ip, lsl #31 │ │ │ │ + eorseq fp, r0, r6, lsr r2 │ │ │ │ + eorseq fp, r0, ip, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154a40 │ │ │ │ stmdbmi r5, {r2, r5, r7, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2053 @ 0xfffff7fb │ │ │ │ tstcc r0, #2030043136 @ 0x79000000 │ │ │ │ vqshl.s32 q10, q12, q1 │ │ │ │ - svclt 0x0000f849 │ │ │ │ - rsbseq r1, lr, lr, ror #30 │ │ │ │ - eorseq fp, r0, ip, lsl #5 │ │ │ │ - eorseq fp, r0, r8, lsr #5 │ │ │ │ + svclt 0x0000f839 │ │ │ │ + rsbseq r1, lr, lr, asr pc │ │ │ │ + eorseq fp, r0, ip, ror r2 │ │ │ │ + mlaseq r0, r8, r2, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154a70 │ │ │ │ stmdbmi r5, {r1, r3, r4, r5, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2053 @ 0xfffff7fb │ │ │ │ tstcc r8, #2030043136 @ 0x79000000 │ │ │ │ vqshl.s32 q10, q12, q1 │ │ │ │ - svclt 0x0000f831 │ │ │ │ - addeq r5, r3, r2, lsl r9 │ │ │ │ - mlaseq r1, r8, ip, r5 │ │ │ │ - eorseq r5, r1, r0, lsl #26 │ │ │ │ + svclt 0x0000f821 │ │ │ │ + addeq r5, r3, r2, lsl #18 │ │ │ │ + eorseq r5, r1, r8, lsl #25 │ │ │ │ + ldrshteq r5, [r1], -r0 │ │ │ │ @ instruction: 0xf000b508 │ │ │ │ strlt pc, [r8, #-2051] @ 0xfffff7fd │ │ │ │ @ instruction: 0xfffaf7ff │ │ │ │ andcs r4, r6, r7, lsl sl │ │ │ │ ldrbtmi r4, [sl], #-2839 @ 0xfffff4e9 │ │ │ │ adclt fp, r7, r0, lsl #10 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9325 │ │ │ │ vcgt.s32 d16, d5, d0 │ │ │ │ - andcs pc, r0, pc, lsr #26 │ │ │ │ - @ instruction: 0xff6ef265 │ │ │ │ + andcs pc, r0, pc, lsl sp @ │ │ │ │ + @ instruction: 0xff5ef265 │ │ │ │ addcs sl, ip, #2048 @ 0x800 │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ - ldc 2, cr15, [lr, #532]! @ 0x214 │ │ │ │ + stc 2, cr15, [lr, #532]! @ 0x214 │ │ │ │ strmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf04f2006 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ vcgt.s32 d19, d5, d3 │ │ │ │ - andcs pc, r6, r7, lsl #27 │ │ │ │ - stc2l 2, cr15, [r4, #-496]! @ 0xfffffe10 │ │ │ │ + andcs pc, r6, r7, ror sp @ │ │ │ │ + ldc2l 2, cr15, [r4, #-496] @ 0xfffffe10 │ │ │ │ movwcs r2, #544 @ 0x220 │ │ │ │ stmib sp, {r0, sp}^ │ │ │ │ strbtmi r2, [r9], -r0, lsl #6 │ │ │ │ movwcs r2, #33280 @ 0x8200 │ │ │ │ stceq 0, cr15, [pc], #316 @ 0x10c50 │ │ │ │ - stc2 2, cr15, [r6], {89} @ 0x59 │ │ │ │ + blx 0xffdcd47e │ │ │ │ svclt 0x0000deff │ │ │ │ ldrdeq lr, [pc], r6 │ │ │ │ andeq r0, r0, r8, lsl r2 │ │ │ │ @ instruction: 0x4606b5f0 │ │ │ │ bmi 0x6e236c │ │ │ │ ldcmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ ldrbtmi r4, [sl], #-2842 @ 0xfffff4e6 │ │ │ │ @@ -616,165 +616,165 @@ │ │ │ │ ldrbtmi r4, [sp], #-3349 @ 0xfffff2eb │ │ │ │ ldcmi 0, cr14, [r5, #-24] @ 0xffffffe8 │ │ │ │ @ instruction: 0x462c447d │ │ │ │ ldcmi 0, cr14, [r4, #-8] │ │ │ │ @ instruction: 0x462c447d │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vqdmlal.s q5, d4, d3 │ │ │ │ - ldmdbmi r1, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r1, {r0, r1, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [fp], -r7, lsl #12 │ │ │ │ ldrbtmi r4, [r9], #-1570 @ 0xfffff9de │ │ │ │ smladxls r0, r0, r6, r4 │ │ │ │ - @ instruction: 0xffb0f273 │ │ │ │ + @ instruction: 0xffa0f273 │ │ │ │ blmi 0x2233b0 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf8dd681a │ │ │ │ subsmi r3, sl, ip, lsl #8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vaddl.s16 , d6, d1 │ │ │ │ vrecps.f32 d15, d29, d15 │ │ │ │ ldcllt 13, cr4, [r0, #80]! @ 0x50 │ │ │ │ addeq lr, pc, r6, ror #30 │ │ │ │ andeq r0, r0, r8, lsl r2 │ │ │ │ - eorseq r0, r1, lr, lsl #6 │ │ │ │ - ldrdeq sp, [lr], -r8 @ │ │ │ │ - ldrdeq sp, [lr], -r0 @ │ │ │ │ - eorseq fp, r1, sl, ror r5 │ │ │ │ + ldrshteq r0, [r1], -lr │ │ │ │ + eoreq sp, lr, r8, asr #1 │ │ │ │ + eoreq sp, lr, r0, asr #1 │ │ │ │ + eorseq fp, r1, sl, ror #10 │ │ │ │ addeq lr, pc, ip, lsl pc @ │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ push {r4, r5, r6, r8, r9, sl, fp, ip} │ │ │ │ @ instruction: 0x460541f0 │ │ │ │ ldrbtmi r4, [fp], #-3100 @ 0xfffff3e4 │ │ │ │ ldrbtmi r4, [sl], #-2585 @ 0xfffff5e7 │ │ │ │ ldmdbpl pc, {r1, r4, fp, sp, lr} @ │ │ │ │ andhi pc, r2, r1, asr r8 @ │ │ │ │ mcrvs 8, 6, r6, cr3, cr8, {1} │ │ │ │ vmla.i d27, d21, d11 │ │ │ │ - mcrrne 15, 13, pc, r1, cr5 @ │ │ │ │ + mcrrne 15, 12, pc, r1, cr5 @ │ │ │ │ vaddl.s8 , d15, d13 │ │ │ │ @ instruction: 0x4606fd71 │ │ │ │ andle r1, r8, r2, asr #24 │ │ │ │ ldrbtmi r4, [r9], #-2323 @ 0xfffff6ed │ │ │ │ - stc2 2, cr15, [ip, #464]! @ 0x1d0 │ │ │ │ + ldc2 2, cr15, [ip, #464] @ 0x1d0 │ │ │ │ stmdblt r0, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf28f4630 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r9], -r2, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ strbmi lr, [r2], -lr, lsl #15 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmdavs r3!, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldreq r4, [fp], r0, lsr #12 │ │ │ │ ldmdavs sl!, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdavs r3, {r1, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ nopeq {67} @ 0x43 │ │ │ │ vqadd.s64 d22, d4, d3 │ │ │ │ - svclt 0x0000bc9b │ │ │ │ + svclt 0x0000bc8b │ │ │ │ addeq lr, pc, lr, asr pc @ │ │ │ │ ldrdeq lr, [pc], r6 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ - mlaseq r1, sl, fp, r6 │ │ │ │ + eorseq r6, r1, sl, lsl #23 │ │ │ │ @ instruction: 0xf7ffb508 │ │ │ │ andeq pc, r0, sp, lsr pc @ │ │ │ │ subsmi pc, sp, r1, asr #12 │ │ │ │ andeq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000be95 │ │ │ │ + svclt 0x0000be85 │ │ │ │ rscsvs pc, r1, r1, asr #4 │ │ │ │ andeq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000be8d │ │ │ │ + svclt 0x0000be7d │ │ │ │ andvc pc, r5, r2, asr #12 │ │ │ │ andeq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000be85 │ │ │ │ + svclt 0x0000be75 │ │ │ │ sbcscc pc, r9, pc, asr #12 │ │ │ │ andeq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000be7d │ │ │ │ - eorspl pc, r9, r6, asr #4 │ │ │ │ + svclt 0x0000be6d │ │ │ │ + andspl pc, r9, r6, asr #4 │ │ │ │ andeq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000be75 │ │ │ │ - rscsvc pc, r5, r6, asr #4 │ │ │ │ + svclt 0x0000be65 │ │ │ │ + sbcsvc pc, r5, r6, asr #4 │ │ │ │ andeq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000be6d │ │ │ │ + svclt 0x0000be5d │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq 0xfe84efe4 │ │ │ │ ldcpl 2, cr15, [ip, #-692]! @ 0xfffffd4c │ │ │ │ strmi r4, [pc], -r9, ror #22 │ │ │ │ tstcs r0, r8, asr #4 │ │ │ │ strls r4, [r6, -r1, lsl #13] │ │ │ │ vadd.i8 d26, d2, d30 │ │ │ │ vmls.f d16, d0, d0[6] │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r8, sl, sp} │ │ │ │ ldrcc pc, [r4, #-2253]! @ 0xfffff733 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stcl 2, cr15, [r4], {133} @ 0x85 │ │ │ │ + ldc 2, cr15, [r4], #532 @ 0x214 │ │ │ │ smlabbcs r0, r8, r2, r2 │ │ │ │ vadd.i8 d26, d4, d12 │ │ │ │ vmvn.i32 d23, #201326592 @ 0x0c000000 │ │ │ │ @ instruction: 0xf2850695 │ │ │ │ - @ instruction: 0xf44fecbc │ │ │ │ + @ instruction: 0xf44fecac │ │ │ │ smlabbcs r0, r6, r2, r6 │ │ │ │ vmul.i d10, d5, d0[0] │ │ │ │ - ldmdavs r8!, {r1, r2, r4, r5, r7, sl, fp, sp, lr, pc} │ │ │ │ - ldc2l 1, cr15, [r0], #264 @ 0x108 │ │ │ │ + ldmdavs r8!, {r1, r2, r5, r7, sl, fp, sp, lr, pc} │ │ │ │ + stc2l 1, cr15, [r0], #264 @ 0x108 │ │ │ │ @ instruction: 0xf13f2004 │ │ │ │ - @ instruction: 0xf002fe9d │ │ │ │ + @ instruction: 0xf002fe8d │ │ │ │ andcs pc, r3, r3, asr #18 │ │ │ │ - mrc2 1, 4, pc, cr8, cr15, {1} │ │ │ │ - mrrc2 1, 3, pc, sl, cr15 @ │ │ │ │ + mcr2 1, 4, pc, cr8, cr15, {1} @ │ │ │ │ + mcrr2 1, 3, pc, sl, cr15 @ │ │ │ │ teqvs r0, #2818048 @ 0x2b0000 │ │ │ │ cmnlt sl, sl, lsl r8 │ │ │ │ @ instruction: 0xf854461c │ │ │ │ bcs 0x1c934 │ │ │ │ adcmi sp, r3, #-1073741762 @ 0xc000003e │ │ │ │ and sp, r7, r1, lsl #2 │ │ │ │ @ instruction: 0xf8546b30 │ │ │ │ @ instruction: 0xf13f1d04 │ │ │ │ - stmdavs fp!, {r0, r1, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r1, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnsle r4, r3, lsr #5 │ │ │ │ andcs sl, r3, r8, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r3, r8, r9, ip, sp}^ │ │ │ │ vsubw.s16 , q1, d10 │ │ │ │ ldmdblt r8, {r0, r2, r3, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andcc lr, r8, #3620864 @ 0x374000 │ │ │ │ svccc 0x00fff1b2 │ │ │ │ @ instruction: 0xf1b3bf08 │ │ │ │ strdle r3, [r3], -pc @ │ │ │ │ svcvc 0x00e3ebb2 │ │ │ │ bichi pc, r2, r0 │ │ │ │ - strmi pc, [r8], #-590 @ 0xfffffdb2 │ │ │ │ + ldrbtcc pc, [r8], #590 @ 0x24e @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ subsvs pc, r8, r2, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ rscsvs r2, r3, #0, 6 │ │ │ │ - @ instruction: 0xf8a2f143 │ │ │ │ + @ instruction: 0xf892f143 │ │ │ │ @ instruction: 0xb1206860 │ │ │ │ - blx 0x74d722 │ │ │ │ + blx 0x34d722 │ │ │ │ stmiavs r3!, {r3, r8, ip, sp, pc}^ │ │ │ │ bvs 0x18e2bf0 │ │ │ │ blcs 0x1ddf4 │ │ │ │ blls 0x1c5568 │ │ │ │ @ instruction: 0x4620681c │ │ │ │ @ instruction: 0xf932f286 │ │ │ │ stmdble r9, {r0, r3, fp, sp} │ │ │ │ @ instruction: 0xf6473809 │ │ │ │ - vaddw.s8 q9, q0, d4 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ strtmi r0, [r0], #-302 @ 0xfffffed2 │ │ │ │ - stc2l 2, cr15, [r0, #-532]! @ 0xfffffdec │ │ │ │ + ldc2l 2, cr15, [r0, #-532] @ 0xfffffdec │ │ │ │ subsle r2, r5, r0, lsl #16 │ │ │ │ bleq 0x8cef8 │ │ │ │ - bmi 0x178e6d8 │ │ │ │ + bmi 0xf8e6d8 │ │ │ │ beq 0x3cd8c4 │ │ │ │ ldrbmi r9, [lr], -r7, lsl #12 │ │ │ │ @ instruction: 0xf8dd46d3 │ │ │ │ ldrmi sl, [r1, #24]! │ │ │ │ cmpphi fp, #64, 6 @ p-variant is OBSOLETE │ │ │ │ eorcc pc, r6, sl, asr r8 @ │ │ │ │ stmeq r6, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @@ -782,73 +782,73 @@ │ │ │ │ msrhi SPSR_fsxc, r0, asr #32 │ │ │ │ ldclne 8, cr7, [r2], #-356 @ 0xfffffe9c │ │ │ │ andls r1, r5, #92, 24 @ 0x5c00 │ │ │ │ tstle r3, sp, lsr #18 │ │ │ │ stmdbcs r0, {r0, r5, r6, fp, ip, sp, lr} │ │ │ │ cmpphi sl, r0 @ p-variant is OBSOLETE │ │ │ │ vtst.8 , q7, │ │ │ │ - vabdl.s8 q10, d0, d8 │ │ │ │ + vqshl.s64 , q12, #0 │ │ │ │ @ instruction: 0x465d0733 │ │ │ │ svclt 0x0008292d │ │ │ │ mul r2, ip, ip │ │ │ │ @ instruction: 0x37186a7d │ │ │ │ ldmdavs r9!, {r0, r2, r3, r4, r7, r8, ip, sp, pc} │ │ │ │ vsubhn.i16 d4, , q8 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ bvc 0xe855f8 │ │ │ │ blls 0x17d588 │ │ │ │ vqrshl.u8 d20, d9, d16 │ │ │ │ ldrbmi r8, [r0], #800 @ 0x320 │ │ │ │ @ instruction: 0xf8d83602 │ │ │ │ strmi r0, [r8, r4]! │ │ │ │ blcs 0x2b224 │ │ │ │ @ instruction: 0xf643d1c9 │ │ │ │ vmla.i d19, d0, d0[1] │ │ │ │ @ instruction: 0x46230095 │ │ │ │ @ instruction: 0xf6472101 │ │ │ │ - vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d0, d0[5] │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ ldc2l 2, cr15, [r8], #-600 @ 0xfffffda8 │ │ │ │ vhadd.s32 d18, d6, d1 │ │ │ │ - strmi pc, [r8, r9, lsr #21]! │ │ │ │ + @ instruction: 0x47a8fa99 │ │ │ │ strb r9, [r9, r5, lsl #28]! │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svceq 0x0002f1b9 │ │ │ │ rschi pc, pc, #64, 6 │ │ │ │ strcs r9, [r1], #-2566 @ 0xfffff5fa │ │ │ │ ldmdavs r3, {r1, r8, sl, sp}^ │ │ │ │ mvnsvs r6, #144, 16 @ 0x900000 │ │ │ │ - @ instruction: 0xfff0f285 │ │ │ │ + @ instruction: 0xffe0f285 │ │ │ │ bvs 0xfece9440 │ │ │ │ subsvs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldmdavs r0!, {r0, r4, r5, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ bicmi lr, r1, r3, asr #20 │ │ │ │ - cdp2 1, 10, cr15, cr12, cr6, {2} │ │ │ │ - mcr2 1, 1, pc, cr14, cr0, {2} @ │ │ │ │ + cdp2 1, 9, cr15, cr12, cr6, {2} │ │ │ │ + mrc2 1, 0, pc, cr14, cr0, {2} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf1508104 │ │ │ │ - subcs pc, r8, #368 @ 0x170 │ │ │ │ + subcs pc, r8, #7, 28 @ 0x70 │ │ │ │ stmdage lr!, {r8, sp} │ │ │ │ - bl 0xff74d8c0 │ │ │ │ + bl 0xff34d8c0 │ │ │ │ smlabbcs r0, r8, r2, r2 │ │ │ │ vmlal.s8 q5, d5, d12 │ │ │ │ - @ instruction: 0xf44febd8 │ │ │ │ + @ instruction: 0xf44febc8 │ │ │ │ smlabbcs r0, r6, r2, r6 │ │ │ │ vmul.i d10, d5, d0[0] │ │ │ │ - @ instruction: 0xf64cebd2 │ │ │ │ + @ instruction: 0xf64cebc2 │ │ │ │ vrsra.s64 q10, q6, #64 │ │ │ │ @ instruction: 0xf04f0394 │ │ │ │ ldmdavs r8, {r9, fp} │ │ │ │ - stc2 1, cr15, [r0], #252 @ 0xfc │ │ │ │ - @ instruction: 0xf906f0f5 │ │ │ │ - blx 0xa4d840 │ │ │ │ + ldc2 1, cr15, [r0], {63} @ 0x3f │ │ │ │ + @ instruction: 0xf8f6f0f5 │ │ │ │ + blx 0x64d840 │ │ │ │ @ instruction: 0xf8c04680 │ │ │ │ andcs sl, r2, r0 │ │ │ │ - cdp2 1, 5, cr15, cr0, cr5, {2} │ │ │ │ + cdp2 1, 4, cr15, cr0, cr5, {2} │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ blvs 0xffc312a4 │ │ │ │ @ instruction: 0xf2914651 │ │ │ │ vmlsne.f32 s30, s6, s15 │ │ │ │ @ instruction: 0xf2c0469b │ │ │ │ vhadd.s8 q12, q10, q2 │ │ │ │ @@ -857,71 +857,71 @@ │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ stc2l 2, cr15, [ip, #-600]! @ 0xfffffda8 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stccs 0, cr8, [r0], {243} @ 0xf3 │ │ │ │ rscshi pc, fp, r0 │ │ │ │ stmdacs r0, {r4, r5, r6, r7, r9, fp, sp, lr} │ │ │ │ bichi pc, sl, r0 │ │ │ │ - cdp2 0, 9, cr15, cr12, cr2, {6} │ │ │ │ + cdp2 0, 8, cr15, cr12, cr2, {6} │ │ │ │ @ instruction: 0xa3a4f8df │ │ │ │ @ instruction: 0xf03063b0 │ │ │ │ @ instruction: 0x4604fb5f │ │ │ │ - @ instruction: 0xff88f0fd │ │ │ │ + @ instruction: 0xff78f0fd │ │ │ │ movtcc pc, #62016 @ 0xf240 @ │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - rsccs pc, r8, #74448896 @ 0x4700000 │ │ │ │ + sbcscs pc, r8, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x21b8f246 │ │ │ │ + @ instruction: 0x21a8f246 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - mcr2 0, 5, pc, cr12, cr13, {7} @ │ │ │ │ + mrc2 0, 4, pc, cr12, cr13, {7} │ │ │ │ @ instruction: 0xf0c54680 │ │ │ │ - blvc 0xccfccc │ │ │ │ + blvc 0xccfc8c │ │ │ │ vmax.s8 d20, d14, d16 │ │ │ │ vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ vcge.s8 d18, d22, d5 │ │ │ │ - vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[4] │ │ │ │ movwls r0, #20782 @ 0x512e │ │ │ │ - @ instruction: 0xf990f0ff │ │ │ │ + @ instruction: 0xf980f0ff │ │ │ │ movwls r9, #2821 @ 0xb05 │ │ │ │ movwcs r4, #1568 @ 0x620 │ │ │ │ - tstpcs r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnsne pc, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0ff6b72 │ │ │ │ - @ instruction: 0xf8d8fa21 │ │ │ │ + @ instruction: 0xf8d8fa11 │ │ │ │ andcs r3, r0, r4, lsr r0 │ │ │ │ vqshl.s64 d4, d8, #18 │ │ │ │ strmi pc, [r0], r3, lsr #27 │ │ │ │ @ instruction: 0xf0a0fa90 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - @ instruction: 0xffbef0c2 │ │ │ │ - @ instruction: 0xffbef0c2 │ │ │ │ + @ instruction: 0xffaef0c2 │ │ │ │ + @ instruction: 0xffaef0c2 │ │ │ │ @ instruction: 0xf0016bb0 │ │ │ │ @ instruction: 0x4604f8b7 │ │ │ │ @ instruction: 0xf94ef001 │ │ │ │ @ instruction: 0xee1d49c5 │ │ │ │ @ instruction: 0xf10a2f70 │ │ │ │ strtmi r0, [r0], -r8, lsl #6 │ │ │ │ vhadd.s8 d21, d29, d12 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ movwls r0, #557 @ 0x22d │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0fd231b │ │ │ │ - @ instruction: 0xf500fdb3 │ │ │ │ + @ instruction: 0xf500fda3 │ │ │ │ @ instruction: 0xf8d6534f │ │ │ │ @ instruction: 0xf853a024 │ │ │ │ @ instruction: 0xf4133c08 │ │ │ │ svclt 0x000c7f00 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ @ instruction: 0xf1ba9305 │ │ │ │ rsble r0, r6, r0, lsl #30 │ │ │ │ @ instruction: 0xf10a4641 │ │ │ │ vhadd.s16 d16, d7, d1 │ │ │ │ - blls 0x18f7a8 │ │ │ │ + blls 0x18f768 │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ ldrmi r8, [sl, #141] @ 0x8d │ │ │ │ mvnhi pc, r0, lsl #4 │ │ │ │ svcmi 0x0080f1ba │ │ │ │ @ instruction: 0xf64ad857 │ │ │ │ @ instruction: 0xf6ca23ab │ │ │ │ @ instruction: 0xf5ba23aa │ │ │ │ @@ -938,30 +938,30 @@ │ │ │ │ stmdale r8, {r0, r1, r3, r4, r6}^ │ │ │ │ vtst.8 q11, , q8 │ │ │ │ vsubl.s8 , d16, d24 │ │ │ │ mulsvs r3, r5, r2 │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdbge r8, {r0, r2, r5, r8, pc} │ │ │ │ - @ instruction: 0xf936f14a │ │ │ │ + @ instruction: 0xf926f14a │ │ │ │ blcs 0x37c94 │ │ │ │ @ instruction: 0x4618d072 │ │ │ │ - msrcc R12_fiq, r7 │ │ │ │ + tstpcc ip, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - cdp2 1, 9, cr15, cr6, cr1, {2} │ │ │ │ + cdp2 1, 8, cr15, cr6, cr1, {2} │ │ │ │ vhadd.s32 d18, d6, d1 │ │ │ │ - @ instruction: 0xf8d8f991 │ │ │ │ + @ instruction: 0xf8d8f981 │ │ │ │ blvs 0xffd11090 │ │ │ │ - cdp2 2, 15, cr15, cr6, cr5, {4} │ │ │ │ - @ instruction: 0x21b4f647 │ │ │ │ + cdp2 2, 14, cr15, cr6, cr5, {4} │ │ │ │ + @ instruction: 0x21a4f647 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi r4, [r2], -r3, lsl #12 │ │ │ │ vaddl.s16 q1, d6, d1 │ │ │ │ @ instruction: 0x2001fbb7 │ │ │ │ - @ instruction: 0xf980f266 │ │ │ │ + @ instruction: 0xf970f266 │ │ │ │ cdpls 13, 0, cr9, cr7, cr5, {0} │ │ │ │ vrshl.u8 d20, d25, d16 │ │ │ │ blls 0x1b1860 │ │ │ │ @ instruction: 0xf8532400 │ │ │ │ mvnsvs r3, #37 @ 0x25 │ │ │ │ ssatmi lr, #20, sp, asr #13 │ │ │ │ ldrbmi r9, [sp], -r7, lsl #28 │ │ │ │ @@ -975,317 +975,317 @@ │ │ │ │ vst4.8 {d22-d25}, [pc :64], r9 │ │ │ │ ldr r0, [r3, r0, lsl #7]! │ │ │ │ ldrbmi pc, [ip], #1612 @ 0x64c @ │ │ │ │ ldreq pc, [r4], #704 @ 0x2c0 │ │ │ │ addsmi r6, r9, #6356992 @ 0x610000 │ │ │ │ svclt 0x00384190 │ │ │ │ ldrt r6, [r3], -r3, rrx │ │ │ │ - bicscs pc, r0, r7, asr #12 │ │ │ │ + biccs pc, r0, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strdcs r6, [r1], -r2 │ │ │ │ blx 0xfe0cdb6a │ │ │ │ @ instruction: 0xf47f2c00 │ │ │ │ andcs sl, r8, r5, lsl #30 │ │ │ │ - ldc2 1, cr15, [r6, #-276]! @ 0xfffffeec │ │ │ │ + stc2 1, cr15, [r6, #-276]! @ 0xfffffeec │ │ │ │ strbmi r1, [sl, #-3178] @ 0xfffff396 │ │ │ │ movwcs fp, #4012 @ 0xfac │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ usat r4, #25, sp, lsl #8 │ │ │ │ @ instruction: 0xf6434640 │ │ │ │ vmls.f d19, d0, d0[1] │ │ │ │ bfine r0, r5, (invalid: 11:1) │ │ │ │ - blx 0xffecd62e │ │ │ │ + blx 0xffacd62e │ │ │ │ strmi r2, [r3], -r1, lsl #2 │ │ │ │ @ instruction: 0xf6474604 │ │ │ │ - vrshr.s64 q9, q14, #64 │ │ │ │ + vmlal.s q9, d16, d0[7] │ │ │ │ stmdavs r8!, {r1, r2, r3, r5, r9} │ │ │ │ blx 0xffecdba8 │ │ │ │ vmax.s16 d4, d12, d16 │ │ │ │ - andcs pc, r1, sp, lsl r8 @ │ │ │ │ - @ instruction: 0xf928f266 │ │ │ │ + andcs pc, r1, sp, lsl #16 │ │ │ │ + @ instruction: 0xf918f266 │ │ │ │ blvs 0xc229c4 │ │ │ │ @ instruction: 0xf13f9307 │ │ │ │ - andls pc, r5, fp, lsr #22 │ │ │ │ + andls pc, r5, fp, lsl fp @ │ │ │ │ @ instruction: 0xf13f6b30 │ │ │ │ - vpmax.s8 , , │ │ │ │ - vmla.f d22, d16, d0[5] │ │ │ │ + vpmin.s8 d31, d15, d17 │ │ │ │ + vsra.s64 q11, q2, #64 │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vmla.i d19, d0, d0[2] │ │ │ │ + vmvn.i32 d19, #8 @ 0x00000008 │ │ │ │ vhadd.s d16, d5, d30 │ │ │ │ - strmi pc, [r2], r9, lsr #24 │ │ │ │ + pkhbtmi pc, r2, r9, lsl #24 @ │ │ │ │ blls 0x1fd748 │ │ │ │ @ instruction: 0xf647aa08 │ │ │ │ - vmla.f d19, d0, d0[5] │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ movwls r0, #33070 @ 0x812e │ │ │ │ - cdp2 2, 8, cr15, cr0, cr11, {3} │ │ │ │ + cdp2 2, 7, cr15, cr0, cr11, {3} │ │ │ │ @ instruction: 0xf0002801 │ │ │ │ @ instruction: 0x46508138 │ │ │ │ - @ instruction: 0xf9def274 │ │ │ │ + @ instruction: 0xf9cef274 │ │ │ │ blcs 0x2c274 │ │ │ │ addshi pc, r6, r0 │ │ │ │ stmdbeq r5, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1092104 │ │ │ │ vhadd.s16 d0, d12, d1 │ │ │ │ - @ instruction: 0x4680f837 │ │ │ │ + strmi pc, [r0], r7, lsr #16 │ │ │ │ stmdacs r0, {r4, r5, r6, r8, fp, sp, lr} │ │ │ │ msrhi CPSR_xc, r0 │ │ │ │ beq 0x8d304 │ │ │ │ - cdp2 2, 4, cr15, cr8, cr5, {4} │ │ │ │ + cdp2 2, 3, cr15, cr8, cr5, {4} │ │ │ │ andeq pc, r0, r8, asr #17 │ │ │ │ ldcle 5, cr4, [r3, #-836] @ 0xfffffcbc │ │ │ │ movweq lr, #43781 @ 0xab05 │ │ │ │ @ instruction: 0xf1039a06 │ │ │ │ bl 0x221fe0 │ │ │ │ blcc 0x53c0c │ │ │ │ streq lr, [r9, #2824] @ 0xb08 │ │ │ │ streq lr, [r3, r2, lsl #22] │ │ │ │ svceq 0x0004f857 │ │ │ │ - cdp2 2, 3, cr15, cr4, cr5, {4} │ │ │ │ + cdp2 2, 2, cr15, cr4, cr5, {4} │ │ │ │ bleq 0x14f320 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ vcgt.s8 d18, d2, d0 │ │ │ │ @ instruction: 0xf8483070 │ │ │ │ vhadd.s16 d3, d11, d25 │ │ │ │ - @ instruction: 0x4605ff7b │ │ │ │ - @ instruction: 0xff66f0d5 │ │ │ │ + strmi pc, [r5], -fp, ror #30 │ │ │ │ + @ instruction: 0xff56f0d5 │ │ │ │ @ instruction: 0xf8c5ab0c │ │ │ │ blge 0x101d538 │ │ │ │ sbccc pc, ip, r5, asr #17 │ │ │ │ addspl pc, r0, #196, 16 @ 0xc40000 │ │ │ │ blcs 0x2b2d0 │ │ │ │ mrshi pc, (UNDEF: 10) @ │ │ │ │ andsvc pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - @ instruction: 0xf93cf13e │ │ │ │ + @ instruction: 0xf92cf13e │ │ │ │ vstrls d10, [r5, #-256] @ 0xffffff00 │ │ │ │ movwls r4, #9794 @ 0x2642 │ │ │ │ movwls sl, #6924 @ 0x1b0c │ │ │ │ movwls sl, #2862 @ 0xb2e │ │ │ │ @ instruction: 0x462b4658 │ │ │ │ @ instruction: 0xf0d56bf1 │ │ │ │ - stmdacs r0, {r0, r1, r2, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ rscshi pc, r9, r0, asr #32 │ │ │ │ and r3, r1, r4, lsl #26 │ │ │ │ - @ instruction: 0xff9af21b │ │ │ │ + @ instruction: 0xff8af21b │ │ │ │ svceq 0x0004f855 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ vadd.i16 d9, d11, d5 │ │ │ │ - vrecps.f32 d31, d30, d3 │ │ │ │ + vmax.f32 d31, d30, d3 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r1], #-1115 @ 0xfffffba5 │ │ │ │ @ instruction: 0xf5049813 │ │ │ │ @ instruction: 0xf0eb5408 │ │ │ │ - ldrcc pc, [r0], #-3753 @ 0xfffff157 │ │ │ │ - @ instruction: 0xff0cf0eb │ │ │ │ + ldrcc pc, [r0], #-3737 @ 0xfffff167 │ │ │ │ + cdp2 0, 15, cr15, cr12, cr11, {7} │ │ │ │ @ instruction: 0xf0d868b0 │ │ │ │ - @ instruction: 0xf111fea9 │ │ │ │ - strtmi pc, [r0], -r1, lsr #25 │ │ │ │ + @ instruction: 0xf111fe99 │ │ │ │ + @ instruction: 0x4620fc91 │ │ │ │ @ instruction: 0xf031a92e │ │ │ │ bvs 0xc508e0 │ │ │ │ vrhadd.s8 d27, d14, d24 │ │ │ │ vorr.i32 q11, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf1052195 │ │ │ │ - @ instruction: 0xf0c2fc9d │ │ │ │ - strtmi pc, [r0], -r1, asr #28 │ │ │ │ + @ instruction: 0xf0c2fc8d │ │ │ │ + @ instruction: 0x4620fe31 │ │ │ │ blx 0x34d37a │ │ │ │ @ instruction: 0xf150a808 │ │ │ │ - ldrb pc, [r9], fp, ror #17 @ │ │ │ │ + @ instruction: 0xe6d9f8db │ │ │ │ @ instruction: 0xf0d34658 │ │ │ │ - vpadd.i8 d31, d29, d29 │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vqdmulh.s d31, d29, d29 │ │ │ │ + vmla.i d21, d16, d0[7] │ │ │ │ rscsvs r0, r0, #45 @ 0x2d │ │ │ │ svclt 0x0000e62c │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - eorseq lr, r3, r8, ror r6 │ │ │ │ + eorseq lr, r3, r8, ror #12 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ subhi pc, r0, r6, asr #17 │ │ │ │ ldrbeq r6, [sl], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0060f57f │ │ │ │ @ instruction: 0xf6474641 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf146002e │ │ │ │ - smmul r7, r3, ip │ │ │ │ - blx 0xff44d81a │ │ │ │ + ldrb pc, [r7, -r3, lsl #24] @ │ │ │ │ + blx 0xff04d81a │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ ldmibvs r3!, {r3, r4, r5, r7, ip, lr, pc} │ │ │ │ @ instruction: 0xf6472101 │ │ │ │ - vsubl.s8 , d16, d28 │ │ │ │ + vrshr.s64 d19, d12, #64 │ │ │ │ vsubl.s16 q0, d6, d30 │ │ │ │ @ instruction: 0x462bfa17 │ │ │ │ tstcs r1, sl, lsr #4 │ │ │ │ - adcscc pc, ip, r7, asr #12 │ │ │ │ + adccc pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - stc2l 2, cr15, [r2, #464]! @ 0x1d0 │ │ │ │ + ldc2l 2, cr15, [r2, #464] @ 0x1d0 │ │ │ │ @ instruction: 0xf0c94628 │ │ │ │ - blls 0x45024c │ │ │ │ + blls 0x45020c │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - rsccc pc, r8, #74448896 @ 0x4700000 │ │ │ │ + sbcscc pc, r8, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ blx 0xcdd98 │ │ │ │ tstcs r1, pc, lsl #22 │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ vsubl.s16 q0, d6, d30 │ │ │ │ blls 0x48fb38 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - andsmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + andmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf9f0f296 │ │ │ │ tstcs r1, r2, lsl fp │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vsubl.s8 q10, d0, d20 │ │ │ │ + vmov.i32 d20, #1024 @ 0x00000400 │ │ │ │ vsubl.s16 q0, d6, d30 │ │ │ │ blls 0x54fb14 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - eorsmi pc, r8, #74448896 @ 0x4700000 │ │ │ │ + eormi pc, r8, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf9def296 │ │ │ │ tstcs r1, r3, lsl fp │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vmlal.s q10, d0, d0[3] │ │ │ │ + vmvn.i32 d20, #3072 @ 0x00000c00 │ │ │ │ vsubl.s16 q0, d6, d30 │ │ │ │ blls 0x60faf0 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - rsbmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ + subsmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf9ccf296 │ │ │ │ tstcs r1, sp, lsl fp │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vmvn.i32 q10, #1024 @ 0x00000400 │ │ │ │ + vmlal.s q10, d0, d0[5] │ │ │ │ vsubl.s16 q0, d6, d30 │ │ │ │ blls 0x80facc │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - addmi pc, r8, #74448896 @ 0x4700000 │ │ │ │ + rsbsmi pc, r8, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf9baf296 │ │ │ │ tstcs r1, sl, lsl fp │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vrshr.s64 d20, d12, #64 │ │ │ │ + vsubl.s8 q10, d16, d12 │ │ │ │ vsubl.s16 q0, d6, d30 │ │ │ │ @ instruction: 0x4628f9b1 │ │ │ │ - blx 0x17cd902 │ │ │ │ + blx 0x13cd902 │ │ │ │ @ instruction: 0xf643e746 │ │ │ │ vqdmlal.s , d0, d0[1] │ │ │ │ eorcs r0, r1, #1409286146 @ 0x54000002 │ │ │ │ @ instruction: 0xf6472101 │ │ │ │ - vshr.s64 d17, d12, #64 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ - ldc2l 2, cr15, [r4, #-464]! @ 0xfffffe30 │ │ │ │ + stc2l 2, cr15, [r4, #-464]! @ 0xfffffe30 │ │ │ │ vhadd.s32 d18, d5, d1 │ │ │ │ - pkhtbmi pc, r2, r1, asr #31 @ │ │ │ │ + strmi pc, [r2], r1, asr #31 │ │ │ │ stmdbls r8, {r5, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ vceq.f32 q13, q15, q2 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ strbmi r2, [r1, #-917] @ 0xfffffc6b │ │ │ │ @ instruction: 0x4641bf38 │ │ │ │ ldmdavs fp, {r0, r4, r5, sl, sp, lr} │ │ │ │ @ instruction: 0xf57f0458 │ │ │ │ @ instruction: 0xf647aeb8 │ │ │ │ - vmla.i d19, d0, d0[6] │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf146002e │ │ │ │ - @ instruction: 0xe6b0fb73 │ │ │ │ + ldrt pc, [r0], r3, ror #22 @ │ │ │ │ vmla.i16 d2, d18, d0[2] │ │ │ │ strhtvs pc, [r8], -r9 @ │ │ │ │ submi lr, r0, #240, 12 @ 0xf000000 │ │ │ │ @ instruction: 0xf643e621 │ │ │ │ vmla.i d19, d0, d0[1] │ │ │ │ @ instruction: 0x46230095 │ │ │ │ @ instruction: 0xf6472101 │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + vsubl.s8 q9, d0, d0 │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf970f296 │ │ │ │ vhadd.s32 d18, d5, d1 │ │ │ │ - @ instruction: 0xf643ffa1 │ │ │ │ + @ instruction: 0xf643ff91 │ │ │ │ vmla.i d19, d0, d0[1] │ │ │ │ @ instruction: 0x46230095 │ │ │ │ @ instruction: 0xf6472101 │ │ │ │ - vmlal.s q9, d0, d0[3] │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf960f296 │ │ │ │ vhadd.s32 d18, d5, d1 │ │ │ │ - @ instruction: 0xf643ff91 │ │ │ │ + @ instruction: 0xf643ff81 │ │ │ │ vqdmlal.s , d0, d0[1] │ │ │ │ eorcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ @ instruction: 0xf6472101 │ │ │ │ - vshr.s64 d18, d0, #64 │ │ │ │ + vaddl.s8 q9, d16, d0 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ - stc2 2, cr15, [r4, #-464]! @ 0xfffffe30 │ │ │ │ + ldc2 2, cr15, [r4, #-464] @ 0xfffffe30 │ │ │ │ vhadd.s32 d18, d5, d1 │ │ │ │ - svclt 0x0000ff81 │ │ │ │ - eorscc pc, r9, r8, asr #4 │ │ │ │ - andseq pc, r0, r0, asr #5 │ │ │ │ - @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000ba61 │ │ │ │ - addsvc pc, r9, r9, asr #12 │ │ │ │ - andseq pc, r0, r0, asr #5 │ │ │ │ - @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000ba59 │ │ │ │ - eorpl pc, sp, fp, asr #4 │ │ │ │ + svclt 0x0000ff71 │ │ │ │ + andscc pc, r9, r8, asr #4 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ svclt 0x0000ba51 │ │ │ │ - rscsvs pc, r9, fp, asr #4 │ │ │ │ + rsbsvc pc, r9, r9, asr #12 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ svclt 0x0000ba49 │ │ │ │ - sbcsmi pc, r5, ip, asr #4 │ │ │ │ + andpl pc, sp, fp, asr #4 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ svclt 0x0000ba41 │ │ │ │ - rscsmi pc, r1, ip, asr #4 │ │ │ │ + sbcsvs pc, r9, fp, asr #4 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ svclt 0x0000ba39 │ │ │ │ - rscsvc pc, r1, ip, asr #4 │ │ │ │ + adcsmi pc, r5, ip, asr #4 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ svclt 0x0000ba31 │ │ │ │ - rsbvs pc, r5, sp, asr #4 │ │ │ │ + sbcsmi pc, r1, ip, asr #4 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ svclt 0x0000ba29 │ │ │ │ - eorcs pc, r9, lr, asr #4 │ │ │ │ + sbcsvc pc, r1, ip, asr #4 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ svclt 0x0000ba21 │ │ │ │ - sbcscs pc, sp, r2, asr #4 │ │ │ │ - andseq pc, r1, r0, asr #5 │ │ │ │ + subvs pc, r5, sp, asr #4 │ │ │ │ + andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ svclt 0x0000ba19 │ │ │ │ - eorvs pc, r9, r2, asr #12 │ │ │ │ - andseq pc, r1, r0, asr #5 │ │ │ │ + andcs pc, r9, lr, asr #4 │ │ │ │ + andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ svclt 0x0000ba11 │ │ │ │ - rsbscc pc, r5, r2, asr #4 │ │ │ │ - andseq pc, r4, r0, asr #5 │ │ │ │ - @ instruction: 0xf13f2104 │ │ │ │ + adcscs pc, sp, r2, asr #4 │ │ │ │ + andseq pc, r1, r0, asr #5 │ │ │ │ + @ instruction: 0xf13f2103 │ │ │ │ svclt 0x0000ba09 │ │ │ │ - addcc pc, r1, r2, asr #4 │ │ │ │ - andseq pc, r4, r0, asr #5 │ │ │ │ - @ instruction: 0xf13f2104 │ │ │ │ + andvs pc, r9, r2, asr #12 │ │ │ │ + andseq pc, r1, r0, asr #5 │ │ │ │ + @ instruction: 0xf13f2103 │ │ │ │ svclt 0x0000ba01 │ │ │ │ - addcc pc, sp, r2, asr #4 │ │ │ │ + subscc pc, r5, r2, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2104 │ │ │ │ svclt 0x0000b9f9 │ │ │ │ - addscc pc, r9, r2, asr #4 │ │ │ │ + rsbcc pc, r1, r2, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2104 │ │ │ │ svclt 0x0000b9f1 │ │ │ │ - adccc pc, r5, r2, asr #4 │ │ │ │ + rsbcc pc, sp, r2, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2104 │ │ │ │ svclt 0x0000b9e9 │ │ │ │ - adcscc pc, r1, r2, asr #4 │ │ │ │ + rsbscc pc, r9, r2, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2104 │ │ │ │ svclt 0x0000b9e1 │ │ │ │ + addcc pc, r5, r2, asr #4 │ │ │ │ + andseq pc, r4, r0, asr #5 │ │ │ │ + @ instruction: 0xf13f2104 │ │ │ │ + svclt 0x0000b9d9 │ │ │ │ + addscc pc, r1, r2, asr #4 │ │ │ │ + andseq pc, r4, r0, asr #5 │ │ │ │ + @ instruction: 0xf13f2104 │ │ │ │ + svclt 0x0000b9d1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb687c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q15, q4 │ │ │ │ vaddhn.i16 d20, q8, q8 │ │ │ │ umulllt r2, fp, r5, r4 │ │ │ │ strbtmi r4, [r9], -sp, lsr #20 │ │ │ │ @@ -1361,69 +1361,69 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf28ebd10 │ │ │ │ vmlane.f64 d15, d4, d25 │ │ │ │ strtmi sp, [r2], -r1, lsl #26 │ │ │ │ subcs lr, r0, #57147392 @ 0x3680000 │ │ │ │ bfi r4, r4, #12, #18 │ │ │ │ - msrcs CPSR_f, #-1879048188 @ 0x90000004 │ │ │ │ + tstpcs r8, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ cmppvs r4, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbvs pc, r8, r8, asr #4 │ │ │ │ + subsvs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqsub.s32 q9, , q2 │ │ │ │ - vmla.i8 , , │ │ │ │ - vsubw.s8 q9, q0, d24 │ │ │ │ + vmul.i8 , , │ │ │ │ + vorr.i32 d18, #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d8, d20 │ │ │ │ - vorr.i32 q11, #4 @ 0x00000004 │ │ │ │ + vmla.f d22, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vaddl.s8 q11, d16, d4 │ │ │ │ + vmvn.i32 q11, #4 @ 0x00000004 │ │ │ │ sbcscs r0, r5, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf9e0f261 │ │ │ │ + @ instruction: 0xf9d0f261 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6894c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsubl.s8 q9, d0, d13 │ │ │ │ + vmlal.s , d16, d1[7] │ │ │ │ @ instruction: 0xf6460215 │ │ │ │ - vmla.f d20, d16, d1[3] │ │ │ │ + vaddw.s8 q10, q8, d29 │ │ │ │ @ instruction: 0xf6460115 │ │ │ │ - vaddl.s8 , d0, d25 │ │ │ │ + vaddl.s8 , d0, d9 │ │ │ │ vqadd.s64 d16, d9, d5 │ │ │ │ - pop {r0, r1, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + pop {r0, r1, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1454008 │ │ │ │ - svclt 0x0000bd01 │ │ │ │ + svclt 0x0000bcf1 │ │ │ │ @ instruction: 0xf13d4801 │ │ │ │ - svclt 0x0000be97 │ │ │ │ + svclt 0x0000be87 │ │ │ │ addseq lr, r5, #212, 14 @ 0x3500000 │ │ │ │ - addseq pc, sp, r8, asr #4 │ │ │ │ + rsbseq pc, sp, r8, asr #4 │ │ │ │ andseq pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2104 │ │ │ │ - svclt 0x0000b8f5 │ │ │ │ - adceq pc, r9, r8, asr #4 │ │ │ │ + svclt 0x0000b8e5 │ │ │ │ + addeq pc, r9, r8, asr #4 │ │ │ │ andseq pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2104 │ │ │ │ - svclt 0x0000b8ed │ │ │ │ - rscscc pc, sp, r9, asr #4 │ │ │ │ + svclt 0x0000b8dd │ │ │ │ + sbcscc pc, sp, r9, asr #4 │ │ │ │ andseq pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000b8e5 │ │ │ │ + svclt 0x0000b8d5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb689bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x2157a4 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stclt 1, cr11, [r8, #-8] │ │ │ │ andsvs r2, sl, r1, lsl #4 │ │ │ │ - @ instruction: 0xf998f212 │ │ │ │ - @ instruction: 0xf940f212 │ │ │ │ - mrc2 2, 5, pc, cr8, cr15, {0} │ │ │ │ + @ instruction: 0xf988f212 │ │ │ │ + @ instruction: 0xf930f212 │ │ │ │ + mcr2 2, 5, pc, cr8, cr15, {0} @ │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ - blt 0xff6ce114 │ │ │ │ + blt 0xff2ce114 │ │ │ │ addseq sp, r4, #48, 4 │ │ │ │ ldrbtmi r4, [sl], #-2565 @ 0xfffff5fb │ │ │ │ @ instruction: 0xb12b6813 │ │ │ │ @ instruction: 0xf103669a │ │ │ │ blvs 0x16d20c8 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svclt 0x00004770 │ │ │ │ @@ -1433,15 +1433,15 @@ │ │ │ │ strbtmi fp, [sl], -r2, lsl #24 │ │ │ │ strlt fp, [r1], #-1028 @ 0xfffffbfc │ │ │ │ @ instruction: 0xa018f8df │ │ │ │ ldrmi sl, [sl], #773 @ 0x305 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdami r4, {r3, sl, ip, sp, pc} │ │ │ │ andeq pc, r0, sl, asr r8 @ │ │ │ │ - blx 0xff9ce18e │ │ │ │ + blx 0xff5ce18e │ │ │ │ @ instruction: 0xf946f7ff │ │ │ │ addeq lr, pc, ip, ror #4 │ │ │ │ @ instruction: 0x000003b0 │ │ │ │ ldr r3, [pc, #20] @ 0x11850 │ │ │ │ ldr r2, [pc, #20] @ 0x11854 │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r3, r2] │ │ │ │ @@ -1473,25 +1473,25 @@ │ │ │ │ vqrshl.s8 d27, d0, d4 │ │ │ │ @ instruction: 0xf2c034b0 │ │ │ │ stmdavc r3!, {r0, r2, r4, r7, sl} │ │ │ │ @ instruction: 0xf7ffb973 │ │ │ │ vmax.f32 , q8, │ │ │ │ vsubw.s8 q8, q0, d0 │ │ │ │ @ instruction: 0xb12b0300 │ │ │ │ - sbcseq pc, ip, r9, asr #4 │ │ │ │ + sbceq pc, ip, r9, asr #4 │ │ │ │ addeq pc, r5, r0, asr #5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ vrshl.s8 d27, d8, d0 │ │ │ │ vsubw.s8 q8, q0, d0 │ │ │ │ mrslt r0, (UNDEF: 123) │ │ │ │ @ instruction: 0x31b4f244 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ - sbcseq pc, ip, r9, asr #4 │ │ │ │ + sbceq pc, ip, r9, asr #4 │ │ │ │ addeq pc, r5, r0, asr #5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ svclt 0x0000e7be │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb68b0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -1539,15 +1539,15 @@ │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ vqdmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf8d30395 │ │ │ │ ldmdblt r8, {r2, r8} │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf1021d18 │ │ │ │ - andcs pc, r1, r7, asr #17 │ │ │ │ + @ instruction: 0x2001f8b7 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb621ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -1564,33 +1564,33 @@ │ │ │ │ vmls.f d19, d16, d0[3] │ │ │ │ movtcs r0, #26005 @ 0x6595 │ │ │ │ andls sl, r6, #16, 20 @ 0x10000 │ │ │ │ smlabteq r4, r5, r8, pc @ │ │ │ │ stmdavc r3!, {r0, r1, r3, r5, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ vhadd.s8 d24, d27, d15 │ │ │ │ - vmlsl.s q9, d0, d0[3] │ │ │ │ + vmvn.i32 d18, #201326592 @ 0x0c000000 │ │ │ │ strcc r0, [r5, #-1581] @ 0xfffff9d3 │ │ │ │ strtmi lr, [r8], -r6 │ │ │ │ @ instruction: 0xf8003401 │ │ │ │ strmi r3, [r5], -r1, lsl #22 │ │ │ │ orrslt r7, fp, r3, lsr #16 │ │ │ │ mvnsle r2, r5, lsr #22 │ │ │ │ stcne 8, cr7, [r7], #396 @ 0x18c │ │ │ │ subsle r2, fp, r3, ror fp │ │ │ │ suble r2, r4, r8, ror fp │ │ │ │ eorle r2, r0, ip, ror #22 │ │ │ │ ldrtmi r1, [ip], -r3, ror #24 │ │ │ │ @ instruction: 0x4639461f │ │ │ │ @ instruction: 0xf1414630 │ │ │ │ - stmdavc r3!, {r0, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavc r3!, {r0, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ ldmdami r9!, {r8, r9, sp} │ │ │ │ @ instruction: 0xf105702b │ │ │ │ - blmi 0xdd151c │ │ │ │ + blmi 0xdd14dc │ │ │ │ blls 0x1ebaec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r3, r0, lsl #6 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ strdlt r4, [r3], -r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -1603,37 +1603,37 @@ │ │ │ │ strbmi r4, [r4], -sl, lsr #18 │ │ │ │ @ instruction: 0xf0233307 │ │ │ │ blne 0x12526dc │ │ │ │ andeq pc, r8, #-1073741824 @ 0xc0000000 │ │ │ │ ldmib r3, {r1, r2, r9, ip, pc}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - movtvs pc, #589 @ 0x24d @ │ │ │ │ + teqpvs r0, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf04f9300 │ │ │ │ vrsra.s64 , , #43 │ │ │ │ strmi pc, [r5], #-3981 @ 0xfffff073 │ │ │ │ blls 0x1cb9a8 │ │ │ │ ldmdbmi sp, {r3, r5, r9, sl, lr} │ │ │ │ ldcne 6, cr4, [sl, #-240] @ 0xffffff10 │ │ │ │ ldmdavs fp, {r1, r2, r9, ip, pc} │ │ │ │ movwls r1, #6985 @ 0x1b49 │ │ │ │ vhsub.s8 d18, d2, d1 │ │ │ │ - vsubw.s8 q9, q8, d4 │ │ │ │ + vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ movwls r0, #816 @ 0x330 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xff78f295 │ │ │ │ ldr r4, [fp, r5, lsl #8] │ │ │ │ strtmi r9, [r8], -r6, lsl #24 │ │ │ │ @ instruction: 0xf04f4912 │ │ │ │ strcc r3, [r7], #-1023 @ 0xfffffc01 │ │ │ │ @ instruction: 0xf0242201 │ │ │ │ blne 0x1252b40 │ │ │ │ vmax.s8 d20, d27, d16 │ │ │ │ - vqdmulh.s d18, d0, d0[1] │ │ │ │ + vmvn.i32 d18, #1279 @ 0x000004ff │ │ │ │ strcc r0, [ip], #-3117 @ 0xfffff3d3 │ │ │ │ stc 8, cr15, [r4], {84} @ 0x54 │ │ │ │ blvc 0x4d198 │ │ │ │ ands pc, r0, sp, asr #17 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ blvc 0xcd178 │ │ │ │ vaddhn.i32 d9, , q3 │ │ │ │ @@ -1690,174 +1690,174 @@ │ │ │ │ @ instruction: 0xf8c52300 │ │ │ │ stmdavs r3!, {r2, r8, ip, sp}^ │ │ │ │ stmdble r4, {r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf8936823 │ │ │ │ blcs 0x10ddca4 │ │ │ │ andlt sp, r2, r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - mrrclt 1, 0, pc, r8, cr5 @ │ │ │ │ - mrrclt 1, 0, pc, r6, cr5 @ │ │ │ │ - rsbscs pc, r4, fp, asr #4 │ │ │ │ + mcrrlt 1, 0, pc, r8, cr5 @ │ │ │ │ + mcrrlt 1, 0, pc, r6, cr5 @ │ │ │ │ + rsbcs pc, r4, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1014070 │ │ │ │ - tstcs r6, #564 @ 0x234 │ │ │ │ + tstcs r6, #500 @ 0x1f4 │ │ │ │ @ instruction: 0x2324e7d9 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ sbceq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ ldrbmi r1, [r0, -r1, asr #15]! │ │ │ │ - andsvc pc, r0, lr, asr #4 │ │ │ │ + andvc pc, r0, lr, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - stclt 0, cr15, [sl, #1008] @ 0x3f0 │ │ │ │ + ldcllt 0, cr15, [sl, #-1008]! @ 0xfffffc10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbmi pc, [r4], #580 @ 0x244 @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ stmdavc r5!, {r1, r7, ip, sp, pc} │ │ │ │ subsle r2, r0, r0, lsl #18 │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf2854691 │ │ │ │ strmi pc, [r6], -r7, lsl #30 │ │ │ │ cmple r0, r0, lsl #26 │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ @ instruction: 0xf648b3b0 │ │ │ │ - vmlal.s8 , d16, d4 │ │ │ │ + vmvn.i16 , #4 @ 0x0004 │ │ │ │ ands r0, fp, lr, lsr #16 │ │ │ │ @ instruction: 0xf04f2010 │ │ │ │ vpmax.s16 d0, d11, d0 │ │ │ │ - strmi pc, [r5], -r1, lsr #20 │ │ │ │ + @ instruction: 0x4605fa11 │ │ │ │ blge 0x8fcd4 │ │ │ │ eorvs r4, pc, r0, lsr r6 @ │ │ │ │ - @ instruction: 0xf9caf222 │ │ │ │ + @ instruction: 0xf9baf222 │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ vhadd.s32 q3, q1, │ │ │ │ - strmi pc, [r3], -r5, asr #19 │ │ │ │ + @ instruction: 0x4603f9b5 │ │ │ │ adcvs r4, fp, r8, lsr #12 │ │ │ │ - mrc2 0, 5, pc, cr6, cr7, {7} │ │ │ │ + mcr2 0, 5, pc, cr6, cr7, {7} @ │ │ │ │ ldrbmi r4, [r0], -r1, asr #12 │ │ │ │ cdp2 2, 14, cr15, cr2, cr5, {4} │ │ │ │ @ instruction: 0xb1a84606 │ │ │ │ @ instruction: 0x4630213d │ │ │ │ - ldc2 2, cr15, [r0, #-528]! @ 0xfffffdf0 │ │ │ │ + stc2 2, cr15, [r0, #-528]! @ 0xfffffdf0 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ vand , , q6 │ │ │ │ - vaddhn.i16 d18, q8, q14 │ │ │ │ + @ instruction: 0xf2c0249c │ │ │ │ vshl.s8 d16, d29, d11 │ │ │ │ - vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ blmi 0x5521c0 │ │ │ │ adcscs r4, r2, #72, 12 @ 0x4800000 │ │ │ │ strls r9, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xff8cf140 │ │ │ │ + @ instruction: 0xff7cf140 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdblt r5, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vaba.s8 q12, , q8 │ │ │ │ - vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 d18, d0, #64 │ │ │ │ + vaddl.s8 q9, d16, d0 │ │ │ │ blmi 0xd1e0c │ │ │ │ vhsub.s32 d18, d16, d20 │ │ │ │ - svclt 0x0000fed3 │ │ │ │ - eorseq lr, r2, r0, ror #14 │ │ │ │ - eorseq lr, r2, r4, asr #14 │ │ │ │ + svclt 0x0000fec3 │ │ │ │ + eorseq lr, r2, r0, asr r7 │ │ │ │ + eorseq lr, r2, r4, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb68f70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ stc2 0, cr15, [sl], #-4 │ │ │ │ rsbeq pc, r8, #212, 16 @ 0xd40000 │ │ │ │ tstcs r1, r0, lsl r1 │ │ │ │ - blx 0x1ace5a4 │ │ │ │ + blx 0x16ce5a4 │ │ │ │ eorsvc pc, r0, r4, lsl #10 │ │ │ │ - ldc2 1, cr15, [sl, #-296]! @ 0xfffffed8 │ │ │ │ + stc2 1, cr15, [sl, #-296]! @ 0xfffffed8 │ │ │ │ andvc pc, ip, r4, lsl #10 │ │ │ │ - blx 0xfe9ce28e │ │ │ │ + blx 0xfe5ce28e │ │ │ │ @ instruction: 0xf13d6f60 │ │ │ │ - svcvs 0x0060fe85 │ │ │ │ - @ instruction: 0xf9f6f21b │ │ │ │ + svcvs 0x0060fe75 │ │ │ │ + @ instruction: 0xf9e6f21b │ │ │ │ pop {r5, r7, r9, sl, fp, sp, lr} │ │ │ │ vqadd.s16 d4, d11, d0 │ │ │ │ - svclt 0x0000b9f1 │ │ │ │ + svclt 0x0000b9e1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68fb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf0f94604 │ │ │ │ - @ instruction: 0xf64bf8c9 │ │ │ │ - vaddw.s8 q8, q0, d20 │ │ │ │ + @ instruction: 0xf64bf8b9 │ │ │ │ + vorr.i32 d16, #4 @ 0x00000004 │ │ │ │ strmi r0, [r5], -sp, lsr #2 │ │ │ │ - mrc2 0, 4, pc, cr14, cr12, {7} │ │ │ │ + mcr2 0, 4, pc, cr14, cr12, {7} @ │ │ │ │ strtmi fp, [r8], -r0, lsr #3 │ │ │ │ - @ instruction: 0xf838f0fd │ │ │ │ + @ instruction: 0xf828f0fd │ │ │ │ andls r4, r0, #77824 @ 0x13000 │ │ │ │ - msreq R12_usr, fp │ │ │ │ + tstpeq r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcscs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + sbccs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf0fc2318 │ │ │ │ - tstplt r8, sp, asr pc @ p-variant is OBSOLETE │ │ │ │ + tstplt r8, sp, asr #30 @ p-variant is OBSOLETE │ │ │ │ umullscc pc, r9, r0, r8 @ │ │ │ │ rsccc pc, r8, #132, 16 @ 0x840000 │ │ │ │ stmdblt fp, {r0, r1, r5, r7, r9, fp, sp, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf1504620 │ │ │ │ - @ instruction: 0x4620f87f │ │ │ │ + strtmi pc, [r0], -pc, ror #16 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0d14030 │ │ │ │ - svclt 0x0000b8c5 │ │ │ │ - eorseq lr, r2, ip, ror r7 │ │ │ │ + svclt 0x0000b8b5 │ │ │ │ + eorseq lr, r2, ip, ror #14 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6903c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ - ldrvc pc, [r0, #-590] @ 0xfffffdb2 │ │ │ │ + strvc pc, [r0, #-590] @ 0xfffffdb2 │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1054606 │ │ │ │ movtcs r0, #53888 @ 0xd280 │ │ │ │ @ instruction: 0xf64a9200 │ │ │ │ - vsra.s64 q10, q10, #64 │ │ │ │ + vmla.f d20, d16, d0[5] │ │ │ │ vand d16, d11, d18 │ │ │ │ - vmlal.s q9, d16, d0[7] │ │ │ │ + vrshr.s64 q9, q6, #64 │ │ │ │ @ instruction: 0xf0fc022d │ │ │ │ - @ instruction: 0xf105ff23 │ │ │ │ + @ instruction: 0xf105ff13 │ │ │ │ @ instruction: 0x46040290 │ │ │ │ tstcs r5, #0, 4 │ │ │ │ vmin.s8 d20, d11, d16 │ │ │ │ - vsubl.s8 , d0, d8 │ │ │ │ + vrshr.s64 q9, q12, #64 │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vaddw.s8 , q0, d20 │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0fc012d │ │ │ │ - @ instruction: 0x4602ff13 │ │ │ │ + strmi pc, [r2], -r3, lsl #30 │ │ │ │ movtcs r3, #9636 @ 0x25a4 │ │ │ │ ldrtmi r9, [r0], -r0, lsl #10 │ │ │ │ vmin.s8 d20, d13, d5 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ @ instruction: 0xf0fc022d │ │ │ │ - @ instruction: 0xf641ff03 │ │ │ │ + @ instruction: 0xf641fef3 │ │ │ │ vmlal.s q10, d0, d1[6] │ │ │ │ @ instruction: 0xf6410201 │ │ │ │ vorr.i32 q10, #1280 @ 0x00000500 │ │ │ │ strvs r0, [r2], -r1, lsl #6 │ │ │ │ @ instruction: 0xf6416743 │ │ │ │ vmov.i32 q10, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf6410201 │ │ │ │ @@ -1882,65 +1882,65 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69120 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ vmax.f32 d20, d11, d23 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsubhn.i16 d19, q0, q8 │ │ │ │ vmax.s8 d16, d13, d29 │ │ │ │ - vorr.i32 , #786432 @ 0x000c0000 │ │ │ │ + vmls.f d19, d0, d0[3] │ │ │ │ strmi r0, [r4], -sp, lsr #10 │ │ │ │ - @ instruction: 0xff86f0fc │ │ │ │ + @ instruction: 0xff76f0fc │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strls r2, [r0, -r2, asr #6] │ │ │ │ - mrc2 0, 5, pc, cr2, cr12, {7} │ │ │ │ + mcr2 0, 5, pc, cr2, cr12, {7} @ │ │ │ │ blx 0xffc4e00c │ │ │ │ @ instruction: 0xf0fc4620 │ │ │ │ - qsub16mi pc, r9, fp @ │ │ │ │ + strtmi pc, [r9], -fp, ror #30 │ │ │ │ movtcs r4, #9778 @ 0x2632 │ │ │ │ strcs r9, [r0, #-1792] @ 0xfffff900 │ │ │ │ - mcr2 0, 5, pc, cr6, cr12, {7} @ │ │ │ │ + mrc2 0, 4, pc, cr6, cr12, {7} │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ @ instruction: 0xf1036623 │ │ │ │ - andcs pc, r1, #240640 @ 0x3ac00 │ │ │ │ + andcs pc, r1, #224256 @ 0x36c00 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ stmib r4, {r1, r5, r6, r9, sl, sp, lr}^ │ │ │ │ @ instruction: 0x200433b1 │ │ │ │ ldrpl lr, [r6, #2500] @ 0x9c4 │ │ │ │ - @ instruction: 0xf8bef21b │ │ │ │ + @ instruction: 0xf8aef21b │ │ │ │ eorscs r4, r8, r3, lsl #12 │ │ │ │ vmax.s16 d6, d27, d19 │ │ │ │ - @ instruction: 0x6760f8b9 │ │ │ │ - stc2l 1, cr15, [sl, #-244] @ 0xffffff0c │ │ │ │ + strbvs pc, [r0, -r9, lsr #17]! @ │ │ │ │ + ldc2 1, cr15, [sl, #-244]! @ 0xffffff0c │ │ │ │ andvc pc, ip, r4, lsl #10 │ │ │ │ - blx 0xfe24e490 │ │ │ │ + blx 0x1e4e490 │ │ │ │ eorsvc pc, r0, r4, lsl #10 │ │ │ │ - stc2 1, cr15, [sl], #-296 @ 0xfffffed8 │ │ │ │ + ldc2 1, cr15, [sl], {74} @ 0x4a │ │ │ │ tstpvc r3, r4, lsl #10 @ p-variant is OBSOLETE │ │ │ │ andsvc pc, pc, #4, 10 @ 0x1000000 │ │ │ │ msrvc CPSR_c, #4, 10 @ 0x1000000 │ │ │ │ stmib r4, {r5, r9, sl, lr}^ │ │ │ │ stmib r4, {r0, r1, r4, r7, r8, ip, lr}^ │ │ │ │ stmib r4, {r0, r1, r2, r3, r4, r7, r9, ip, lr}^ │ │ │ │ andlt r5, r3, r1, lsr #7 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ blt 0xfedce084 │ │ │ │ - eorseq lr, r2, r0, asr #15 │ │ │ │ + ldrhteq lr, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb691d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ blx 0xffc4e09c │ │ │ │ @ instruction: 0xf0014620 │ │ │ │ @ instruction: 0x4620f89f │ │ │ │ - blx 0xfe84e2fe │ │ │ │ + blx 0xfe44e2fe │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf14f4010 │ │ │ │ - svclt 0x0000bf95 │ │ │ │ + svclt 0x0000bf85 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69200 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q8 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ @ instruction: 0x46042395 │ │ │ │ ldreq r6, [fp, #2075] @ 0x81b │ │ │ │ @@ -1956,31 +1956,31 @@ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8812001 │ │ │ │ strtmi r0, [r0], -ip, lsl #4 │ │ │ │ sbcscs pc, r4, #196, 16 @ 0xc40000 │ │ │ │ rsbscc pc, lr, r4, lsl #17 │ │ │ │ addcs pc, r4, r4, asr #17 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - svclt 0x00b4f0d0 │ │ │ │ + svclt 0x00a4f0d0 │ │ │ │ sbcne pc, r4, #208, 16 @ 0xd00000 │ │ │ │ - subcc pc, r8, fp, asr #4 │ │ │ │ + eorscc pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - ldc2l 1, cr15, [ip, #-276] @ 0xfffffeec │ │ │ │ + stc2l 1, cr15, [ip, #-276] @ 0xfffffeec │ │ │ │ @ instruction: 0xf8d36e23 │ │ │ │ @ instruction: 0xf14560ac │ │ │ │ - @ instruction: 0x4605fd17 │ │ │ │ + strmi pc, [r5], -r7, lsl #26 │ │ │ │ sbcle r2, lr, r0, lsl #16 │ │ │ │ cdpvs 14, 13, cr6, cr11, cr3, {1} │ │ │ │ strtmi fp, [r0], -r3, asr #2 │ │ │ │ - @ instruction: 0xff4af14f │ │ │ │ + @ instruction: 0xff3af14f │ │ │ │ ldrtmi r6, [r2], -r3, lsr #28 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0x47986edb │ │ │ │ @ instruction: 0xf1454628 │ │ │ │ - ldr pc, [lr, r7, lsl #26]! │ │ │ │ + @ instruction: 0xe7befcf7 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb692ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q8 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ @@ -2014,99 +2014,99 @@ │ │ │ │ bl 0xfeb69328 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strcs r4, [r0, #-2843] @ 0xfffff4e5 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0fd9502 │ │ │ │ - bmi 0x650de0 │ │ │ │ + bmi 0x650da0 │ │ │ │ andls r2, r0, #872415233 @ 0x34000001 │ │ │ │ - mvnsmi pc, sl, asr #12 │ │ │ │ + mvnmi pc, sl, asr #12 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsccs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + sbcscs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf0fc4604 │ │ │ │ - bge 0xd152c │ │ │ │ + bge 0xd14ec │ │ │ │ @ instruction: 0xf0f84629 │ │ │ │ - orrlt pc, r0, r9, lsr #25 │ │ │ │ + stllt r9, [r0] │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4620d112 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdals r2, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ - stc2 1, cr15, [r6], #-256 @ 0xffffff00 │ │ │ │ + ldc2 1, cr15, [r6], {64} @ 0x40 │ │ │ │ @ instruction: 0xf0fd4620 │ │ │ │ - andcs pc, r1, fp, lsl #17 │ │ │ │ - @ instruction: 0xf908f265 │ │ │ │ + andcs pc, r1, fp, ror r8 @ │ │ │ │ + @ instruction: 0xf8f8f265 │ │ │ │ ldc2 2, cr15, [r8], {149} @ 0x95 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb693b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ mvnmi r4, #5242880 @ 0x500000 │ │ │ │ - ldc2 1, cr15, [r4, #316] @ 0x13c │ │ │ │ + stc2 1, cr15, [r4, #316] @ 0x13c │ │ │ │ @ instruction: 0xf8d5b160 │ │ │ │ eormi r3, r3, r8, lsl #1 │ │ │ │ addcc pc, r8, r5, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vrhadd.s8 q9, , q5 │ │ │ │ - vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ + vmla.i d18, d0, d0[6] │ │ │ │ @ instruction: 0xf14f002d │ │ │ │ - @ instruction: 0xf8d5fd91 │ │ │ │ + @ instruction: 0xf8d5fd81 │ │ │ │ eormi r3, r3, r8, lsl #1 │ │ │ │ addcc pc, r8, r5, asr #17 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - stclt 1, cr15, [sl, #316] @ 0x13c │ │ │ │ + ldcllt 1, cr15, [sl, #-316]! @ 0xfffffec4 │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ @ instruction: 0xf64f307f │ │ │ │ @ instruction: 0xf50073ff │ │ │ │ vaddl.u , d15, d0 │ │ │ │ @ instruction: 0xf8a08f5b │ │ │ │ andcs r3, r0, sl, lsl #4 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ cdpvs 14, 13, cr6, cr11, cr3, {0} │ │ │ │ ldrblt fp, [r0, #-411]! @ 0xfffffe65 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf14f4616 │ │ │ │ - @ instruction: 0x4632fe71 │ │ │ │ + ldrtmi pc, [r2], -r1, ror #28 @ │ │ │ │ cdpvs 6, 2, cr4, cr3, cr9, {1} │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ mrcvs 0, 6, r4, cr11, cr0, {3} │ │ │ │ andcs r4, r0, r8, lsl r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6945c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ @ instruction: 0xf8df4a36 │ │ │ │ movtcs ip, #53468 @ 0xd0dc │ │ │ │ - mvnsmi pc, sl, asr #12 │ │ │ │ + mvnmi pc, sl, asr #12 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ vhsub.s8 d25, d11, d0 │ │ │ │ - vmlal.s q9, d16, d0[7] │ │ │ │ + vrshr.s64 q9, q6, #64 │ │ │ │ strmi r0, [r4], -sp, lsr #4 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - mrrc2 0, 15, pc, sl, cr12 @ │ │ │ │ - stc2 0, cr15, [ip], {248} @ 0xf8 │ │ │ │ + mcrr2 0, 15, pc, sl, cr12 @ │ │ │ │ + blx 0xfff4e676 │ │ │ │ cmnpeq r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ stmiblt r3, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmdavs sl, {r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r5, asr #2 │ │ │ │ @@ -2126,81 +2126,81 @@ │ │ │ │ @ instruction: 0xf8d42395 │ │ │ │ ldmdavc fp, {r2, r6, r7, r9, lr} │ │ │ │ smlatbcs r0, r3, r1, fp │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ vaddw.s8 , , d4 │ │ │ │ @ instruction: 0xf13bfd77 │ │ │ │ - blls 0x151fa0 │ │ │ │ + blls 0x151f60 │ │ │ │ bls 0xa3b0c │ │ │ │ - subscc pc, ip, fp, asr #4 │ │ │ │ + subcc pc, ip, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1459400 │ │ │ │ - strb pc, [r3, r5, lsl #24] @ │ │ │ │ + @ instruction: 0xe7c3fbf5 │ │ │ │ ldmdavs sl, {r1, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r1], -r9, lsl #2 │ │ │ │ - rsbscc pc, r8, fp, asr #4 │ │ │ │ + rsbcc pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ pop {r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf1454010 │ │ │ │ - @ instruction: 0xf295bbf3 │ │ │ │ + vqdmull.s16 , d21, d3[2] │ │ │ │ svclt 0x0000fbc9 │ │ │ │ - ldrsbteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, asr #15 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [ip], -r6, lsr #28 │ │ │ │ @ instruction: 0xf0fc4605 │ │ │ │ - movtcs pc, #11649 @ 0x2d81 @ │ │ │ │ + movtcs pc, #11633 @ 0x2d71 @ │ │ │ │ vmax.s8 d25, d11, d0 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ vhsub.s8 d16, d13, d29 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ @ instruction: 0xf0fc012d │ │ │ │ - stclvs 12, cr15, [r3, #620] @ 0x26c │ │ │ │ + stclvs 12, cr15, [r3, #556] @ 0x22c │ │ │ │ cmnlt r4, #201326592 @ 0xc000000 │ │ │ │ ldrmi r4, [r8, r0, lsr #12] │ │ │ │ strmi r4, [r4], -r9, lsr #12 │ │ │ │ - blx 0x1ce77e │ │ │ │ + blx 0xffdce77c │ │ │ │ strtmi fp, [r0], -r8, ror #2 │ │ │ │ - ldc2l 0, cr15, [lr, #-1008] @ 0xfffffc10 │ │ │ │ + stc2l 0, cr15, [lr, #-1008] @ 0xfffffc10 │ │ │ │ strtmi fp, [r0], -r8, asr #18 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strcs fp, [r0], #-3440 @ 0xfffff290 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - cmnpcs r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addcc pc, r8, fp, asr #4 │ │ │ │ + rsbscc pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ msreq CPSR_s, #-2147483647 @ 0x80000001 │ │ │ │ vqsub.s32 d18, d16, d0 │ │ │ │ - vpadd.i8 d31, d27, d5 │ │ │ │ - vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ + vqdmulh.s d31, d27, d5 │ │ │ │ + vmla.f d18, d0, d0[6] │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 d19, d12, #64 │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf106002d │ │ │ │ addscs r0, r1, #36, 6 @ 0x90000000 │ │ │ │ - blx 0xfe24ed76 │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + blx 0x1e4ed76 │ │ │ │ + eorseq lr, r2, r4, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb69600 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ - @ instruction: 0xf956f0c4 │ │ │ │ + @ instruction: 0xf946f0c4 │ │ │ │ @ instruction: 0xb1284604 │ │ │ │ @ instruction: 0xf0004628 │ │ │ │ @ instruction: 0x4628fe15 │ │ │ │ @ instruction: 0xf88ef02f │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -2208,99 +2208,99 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb69634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf8c0f02f │ │ │ │ @ instruction: 0xf0004620 │ │ │ │ strtmi pc, [r0], -pc, ror #28 │ │ │ │ - @ instruction: 0xf970f0c4 │ │ │ │ + @ instruction: 0xf960f0c4 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf14f4010 │ │ │ │ - svclt 0x0000bd65 │ │ │ │ + svclt 0x0000bd55 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69660 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf0fc4606 │ │ │ │ - bmi 0xf5182c │ │ │ │ + bmi 0xf517ec │ │ │ │ @ instruction: 0xf64b2318 │ │ │ │ - vaddw.s8 q8, q0, d20 │ │ │ │ + vorr.i32 d16, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcscs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + sbccs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - ldc2 0, cr15, [r4], {252} @ 0xfc │ │ │ │ + stc2 0, cr15, [r4], {252} @ 0xfc │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ - @ instruction: 0xf8d2f224 │ │ │ │ + @ instruction: 0xf8c2f224 │ │ │ │ @ instruction: 0xf8954604 │ │ │ │ bllt 0x1cde76c │ │ │ │ umlalscc pc, r4, r5, r8 @ │ │ │ │ @ instruction: 0xf8d6bbbb │ │ │ │ strtmi r2, [r0], -r0, asr #1 │ │ │ │ - msrmi R8_usr, fp │ │ │ │ + tstpmi r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf85cf225 │ │ │ │ + @ instruction: 0xf84cf225 │ │ │ │ umlalscc pc, r1, r5, r8 @ │ │ │ │ cmple r8, r0, lsl #22 │ │ │ │ umlalscc pc, r2, r5, r8 @ │ │ │ │ @ instruction: 0xf895bbdb │ │ │ │ bllt 0x1cde79c │ │ │ │ ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ vmax.s8 d20, d11, d16 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ vrhadd.s32 d0, d5, d29 │ │ │ │ - strtmi pc, [r0], -r9, asr #16 │ │ │ │ + @ instruction: 0x4620f839 │ │ │ │ ldrsbcs pc, [r4], #134 @ 0x86 @ │ │ │ │ - cmnpmi r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi (UNDEF: 100), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf840f225 │ │ │ │ + @ instruction: 0xf830f225 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ vqadd.s32 q2, , q8 │ │ │ │ - @ instruction: 0xf8d6be63 │ │ │ │ + @ instruction: 0xf8d6be53 │ │ │ │ vqadd.s8 d18, d27, d24 │ │ │ │ - vaddw.s8 q10, q0, d0 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ vrhadd.s32 d0, d5, d29 │ │ │ │ - @ instruction: 0xf895f831 │ │ │ │ + @ instruction: 0xf895f821 │ │ │ │ blcs 0x1e7dc │ │ │ │ @ instruction: 0xf8d6d0c7 │ │ │ │ @ instruction: 0x462020bc │ │ │ │ tstpmi r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf824f225 │ │ │ │ + @ instruction: 0xf814f225 │ │ │ │ @ instruction: 0xf8d6e7bd │ │ │ │ strtmi r2, [r0], -ip, asr #1 │ │ │ │ cmppmi r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf81af225 │ │ │ │ + @ instruction: 0xf80af225 │ │ │ │ @ instruction: 0xf8d6e7c6 │ │ │ │ strtmi r2, [r0], -r8, asr #1 │ │ │ │ - cmppmi r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf810f225 │ │ │ │ + @ instruction: 0xf800f225 │ │ │ │ @ instruction: 0xf8d6e7b9 │ │ │ │ strtmi r2, [r0], -r4, asr #1 │ │ │ │ - teqpmi r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi R8_usr, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf806f225 │ │ │ │ + @ instruction: 0xfff6f224 │ │ │ │ svclt 0x0000e7ac │ │ │ │ - eorseq lr, r2, r0, lsl #16 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x460cb091 │ │ │ │ pkhbtmi r4, r1, r2, lsl #13 │ │ │ │ - stc2l 0, cr15, [r6], #-1008 @ 0xfffffc10 │ │ │ │ + mrrc2 0, 15, pc, r6, cr12 @ │ │ │ │ movwls r4, #2996 @ 0xbb4 │ │ │ │ - sbcscs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + sbccs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf64b2318 │ │ │ │ - vaddw.s8 q8, q0, d20 │ │ │ │ + vorr.i32 d16, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0fc012d │ │ │ │ - @ instruction: 0xf894fb8b │ │ │ │ + @ instruction: 0xf894fb7b │ │ │ │ strmi fp, [r0], r0 │ │ │ │ svceq 0x0000f1bb │ │ │ │ mrshi pc, (UNDEF: 77) @ │ │ │ │ movwls r6, #34979 @ 0x88a3 │ │ │ │ muls r0, r4, r8 │ │ │ │ svceq 0x0000f1be │ │ │ │ mrshi pc, (UNDEF: 66) @ │ │ │ │ @@ -2429,32 +2429,32 @@ │ │ │ │ addsmi r3, sl, #100 @ 0x64 │ │ │ │ rschi pc, sp, r0, asr #1 │ │ │ │ ldrsbcs pc, [r8], #137 @ 0x89 @ │ │ │ │ ldrdcc pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ stmdble r7!, {r1, r3, r4, r7, r9, lr} │ │ │ │ ldrbmi r9, [r0], -r3, lsl #6 │ │ │ │ vqdmulh.s d20, d11, d23 │ │ │ │ - @ instruction: 0xf2c064f4 │ │ │ │ + vmls.i d22, d16, d0[5] │ │ │ │ @ instruction: 0xf8d8042d │ │ │ │ stmib sp, {r2, r4, r5, ip}^ │ │ │ │ vst4.8 {d18,d20,d22,d24}, [pc], r1 │ │ │ │ vhsub.s8 d23, d27, d0 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 d19, d8, #64 │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - blx 0xacecdc │ │ │ │ + blx 0x6cecdc │ │ │ │ ldmib r4, {r1, r4, sp, lr, pc}^ │ │ │ │ movwmi r0, #30478 @ 0x770e │ │ │ │ svcge 0x0045f47f │ │ │ │ - strmi pc, [r4], #587 @ 0x24b │ │ │ │ + ldrbtmi pc, [r4], #-587 @ 0xfffffdb5 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0x31a8f24b │ │ │ │ + orrscc pc, r8, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbscs r4, r3, #23552 @ 0x5c00 │ │ │ │ strls r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ - blx 0x5ced04 │ │ │ │ + blx 0x1ced04 │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdals r5, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ str r9, [ip, -r6] │ │ │ │ andls r9, r7, r4, lsl #16 │ │ │ │ @@ -2467,16 +2467,16 @@ │ │ │ │ @ instruction: 0xe6c7c038 │ │ │ │ eors pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cde6bc │ │ │ │ ldrt fp, [r1], r0, lsr #32 │ │ │ │ ldrdeq lr, [r2, -r4]! │ │ │ │ @ instruction: 0xf47f4301 │ │ │ │ strb sl, [r9, ip, lsr #30] │ │ │ │ - eorseq lr, r2, r0, lsl #16 │ │ │ │ - eorseq lr, r2, r4, lsl r8 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r4, lsl #16 │ │ │ │ stmdbls r8, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ blcs 0x240cc │ │ │ │ strmi fp, [sl], -r8, lsl #30 │ │ │ │ blx 0x38c7e │ │ │ │ andls pc, r6, #402653184 @ 0x18000000 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ @ instruction: 0xf103fb0b │ │ │ │ @@ -2492,15 +2492,15 @@ │ │ │ │ blx 0x370be │ │ │ │ blls 0x14ecb0 │ │ │ │ blx 0x1b88c2 │ │ │ │ blx 0x10ecb2 │ │ │ │ blx 0x30ecb6 │ │ │ │ blx 0xcecba │ │ │ │ vrhadd.s16 d31, d5, d1 │ │ │ │ - andls pc, sl, r1, ror #24 │ │ │ │ + andls pc, sl, r1, asr ip @ │ │ │ │ ldrdne lr, [r9], -sp │ │ │ │ blx 0x390da │ │ │ │ blx 0xcf4ce │ │ │ │ bls 0x20f4d8 │ │ │ │ vqdmulh.s d15, d3, d2 │ │ │ │ blcs 0x394ec │ │ │ │ mrshi pc, (UNDEF: 72) @ │ │ │ │ @@ -2519,69 +2519,69 @@ │ │ │ │ adcscc pc, r3, r8, lsl #17 │ │ │ │ addshi pc, r4, r0, asr #32 │ │ │ │ andls r9, r4, #8, 26 @ 0x200 │ │ │ │ @ instruction: 0xf67f4295 │ │ │ │ strbmi sl, [r8], -r0, asr #30 │ │ │ │ ldc2 7, cr15, [ip, #1020] @ 0x3fc │ │ │ │ strmi r9, [r4], -r4, lsl #20 │ │ │ │ - @ instruction: 0x31a8f24b │ │ │ │ + orrscc pc, r8, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andmi lr, r1, #3358720 @ 0x334000 │ │ │ │ vpadd.i8 d20, d27, d11 │ │ │ │ - vmlal.s q11, d0, d0[2] │ │ │ │ + vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ ldrbmi r0, [r0], -sp, lsr #4 │ │ │ │ rscscs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf1409503 │ │ │ │ - @ instruction: 0x4620f975 │ │ │ │ + strtmi pc, [r0], -r5, ror #18 │ │ │ │ pop {r0, r4, ip, sp, pc} │ │ │ │ vrecps.f16 q2, q13, q8 │ │ │ │ - blls 0x2819d0 │ │ │ │ + blls 0x281990 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ blls 0x2b2c78 │ │ │ │ blcs 0x7897c │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ svclt 0x00382801 │ │ │ │ andls r2, r7, r1 │ │ │ │ ldrmi r9, [r0], -sl, lsl #6 │ │ │ │ @ instruction: 0xf103fb01 │ │ │ │ blx 0xf9596 │ │ │ │ vrhadd.s16 d31, d5, d1 │ │ │ │ - strdls pc, [r9], -pc @ │ │ │ │ + andls pc, r9, pc, ror #23 │ │ │ │ movwls lr, #14236 @ 0x379c │ │ │ │ blmi 0xfe1a42c8 │ │ │ │ - ldrtvs pc, [r0], #587 @ 0x24b @ │ │ │ │ + strtvs pc, [r0], #587 @ 0x24b │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ ldrsbtne pc, [r4], -r8 @ │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ vqsub.s8 q9, , q12 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 d19, d8, #64 │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - @ instruction: 0xf944f140 │ │ │ │ + @ instruction: 0xf934f140 │ │ │ │ ldmib r4, {r2, r3, r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmdbcs r2, {r1, r3, r4, r9, ip} │ │ │ │ andeq pc, r0, #-2147483620 @ 0x8000001c │ │ │ │ mcrge 6, 4, pc, cr7, cr15, {7} @ │ │ │ │ rsbscs r4, lr, #123904 @ 0x1e400 │ │ │ │ vmin.s8 q10, , q0 │ │ │ │ - vmls.i d20, d16, d0[3] │ │ │ │ + @ instruction: 0xf2c044bc │ │ │ │ vshl.s8 d16, d29, d11 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 d19, d8, #64 │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - @ instruction: 0xf92ef140 │ │ │ │ + @ instruction: 0xf91ef140 │ │ │ │ ldmib r4, {r1, r2, r4, r8, r9, sl, sp, lr, pc}^ │ │ │ │ bcs 0x9b634 │ │ │ │ movweq pc, #371 @ 0x173 @ │ │ │ │ mrcge 6, 3, APSR_nzcv, cr13, cr15, {7} │ │ │ │ addcs r4, r6, #112640 @ 0x1b800 │ │ │ │ vmin.s8 q10, , q0 │ │ │ │ - vaddhn.i16 d21, q0, q4 │ │ │ │ + @ instruction: 0xf2c044f8 │ │ │ │ vshl.s8 d16, d29, d11 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 d19, d8, #64 │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - @ instruction: 0xf918f140 │ │ │ │ + @ instruction: 0xf908f140 │ │ │ │ andls lr, r6, #0, 14 │ │ │ │ stmib r9, {r0, r3, r8, r9, fp, ip, pc}^ │ │ │ │ blls 0x1202cc │ │ │ │ blcc 0xccd134 │ │ │ │ stmdbls r6, {r1, r3, r8, r9, fp, ip, pc} │ │ │ │ sbcscc pc, r0, r9, asr #17 │ │ │ │ addmi r9, sl, #7168 @ 0x1c00 │ │ │ │ @@ -2593,84 +2593,84 @@ │ │ │ │ adcscc pc, r3, r8, lsl #17 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr1, cr15, {1} │ │ │ │ @ instruction: 0xf7ff4648 │ │ │ │ stmdbls r6, {r0, r2, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ blmi 0x15e4254 │ │ │ │ smlabtmi r1, sp, r9, lr │ │ │ │ ldrbmi r2, [r0], -r7, ror #5 │ │ │ │ - mvnspl pc, fp, asr #4 │ │ │ │ + mvnpl pc, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 d19, d8, #64 │ │ │ │ @ instruction: 0xf140012d │ │ │ │ - ldrb pc, [r0, -r7, ror #17]! @ │ │ │ │ + @ instruction: 0xe770f8d7 │ │ │ │ tstcs r2, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf1732a02 │ │ │ │ @ instruction: 0xf6ff0300 │ │ │ │ blmi 0x12fe37c │ │ │ │ ldrbmi r2, [r0], -lr, lsl #5 │ │ │ │ - strbpl pc, [r4], #-587 @ 0xfffffdb5 @ │ │ │ │ + ldrtpl pc, [r4], #-587 @ 0xfffffdb5 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0x31a8f24b │ │ │ │ + orrscc pc, r8, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1409400 │ │ │ │ - ssat pc, #26, r1, asr #17 @ │ │ │ │ + ldrt pc, [r9], r1, asr #17 @ │ │ │ │ movwcs lr, #43476 @ 0xa9d4 │ │ │ │ @ instruction: 0xf1732a02 │ │ │ │ @ instruction: 0xf6ff0300 │ │ │ │ blmi 0x103e380 │ │ │ │ @ instruction: 0x46502296 │ │ │ │ - ldrbtpl pc, [ip], #-587 @ 0xfffffdb5 @ │ │ │ │ + strbtpl pc, [ip], #-587 @ 0xfffffdb5 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0x31a8f24b │ │ │ │ + orrscc pc, r8, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1409400 │ │ │ │ - @ instruction: 0xe6a3f8bb │ │ │ │ + strt pc, [r3], fp, lsr #17 │ │ │ │ movwcs lr, #27092 @ 0x69d4 │ │ │ │ @ instruction: 0xf1732a02 │ │ │ │ @ instruction: 0xf6ff0300 │ │ │ │ blmi 0xd7e384 │ │ │ │ @ instruction: 0x4650229e │ │ │ │ - ldrtpl pc, [r4], #587 @ 0x24b @ │ │ │ │ + strtpl pc, [r4], #587 @ 0x24b │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0x31a8f24b │ │ │ │ + orrscc pc, r8, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1409400 │ │ │ │ - str pc, [sp], r5, lsr #17 │ │ │ │ + pkhbt pc, sp, r5, lsl #17 @ │ │ │ │ bllt 0xef9714 │ │ │ │ bls 0x139714 │ │ │ │ @ instruction: 0xf103fb00 │ │ │ │ stmdals r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ svclt 0x00382b01 │ │ │ │ movwls r2, #29441 @ 0x7301 │ │ │ │ @ instruction: 0xf101fb06 │ │ │ │ @ instruction: 0xf101fb02 │ │ │ │ @ instruction: 0xf101fb0b │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - blx 0xd4f46a │ │ │ │ + blx 0x94f46a │ │ │ │ ldrb r9, [r1], sl │ │ │ │ ldmdblt fp!, {r0, r3, r8, r9, fp, ip, pc}^ │ │ │ │ stmdbls r5, {r1, r3, r9, fp, ip, pc} │ │ │ │ stmdals r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ blx 0x5d72e │ │ │ │ svclt 0x0038f102 │ │ │ │ movwls r2, #29441 @ 0x7301 │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - blx 0x8cf48e │ │ │ │ + blx 0x4cf48e │ │ │ │ ldrt r9, [pc], r9 │ │ │ │ blcs 0x3975c │ │ │ │ mrcge 4, 5, APSR_nzcv, cr12, cr15, {3} │ │ │ │ blx 0x3976e │ │ │ │ blls 0x14ef58 │ │ │ │ blx 0x1b8b6a │ │ │ │ blx 0x10ef5a │ │ │ │ blls 0x2cef5c │ │ │ │ @ instruction: 0xf101fb0b │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - blx 0x34f4ba │ │ │ │ + blx 0xfff4f4b8 │ │ │ │ strt r9, [r9], r7 │ │ │ │ blcs 0x3978c │ │ │ │ svcge 0x0049f43f │ │ │ │ stmib r9, {r0, r3, r8, r9, fp, ip, pc}^ │ │ │ │ blls 0x120438 │ │ │ │ blcc 0xccd2a0 │ │ │ │ @ instruction: 0xf8c99b0a │ │ │ │ @@ -2678,31 +2678,31 @@ │ │ │ │ sbcscc pc, r4, r9, asr #17 │ │ │ │ stmib r9, {r3, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8c9572e │ │ │ │ @ instruction: 0xf8c930b4 │ │ │ │ @ instruction: 0xf89420d8 │ │ │ │ @ instruction: 0xf8883050 │ │ │ │ @ instruction: 0xe6b730b3 │ │ │ │ - eorseq lr, r2, r4, lsl r8 │ │ │ │ + eorseq lr, r2, r4, lsl #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ blmi 0xfe43edd4 │ │ │ │ @ instruction: 0x460c4f90 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [r5], -r0, lsl #6 │ │ │ │ - @ instruction: 0xf940f0fc │ │ │ │ + @ instruction: 0xf930f0fc │ │ │ │ smladls r0, r8, r3, r2 │ │ │ │ - sbcscs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + sbccs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msreq R12_usr, fp │ │ │ │ + tstpeq r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf866f0fc │ │ │ │ + @ instruction: 0xf856f0fc │ │ │ │ strmi r2, [r0], r0, lsl #6 │ │ │ │ stccs 3, cr9, [r0], {4} │ │ │ │ @ instruction: 0xf10dd03a │ │ │ │ @ instruction: 0xf04f0c10 │ │ │ │ ands r0, r2, r1, lsl #28 │ │ │ │ biceq lr, r1, r5, lsl #22 │ │ │ │ @ instruction: 0xf8c16853 │ │ │ │ @@ -2715,69 +2715,69 @@ │ │ │ │ eorcs pc, r3, ip, asr #16 │ │ │ │ stmdavs r2!, {r2, r4, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0016811 │ │ │ │ stmdbeq fp, {r0, r1, r2, r3, r4}^ │ │ │ │ orreq lr, r3, #13312 @ 0x3400 │ │ │ │ sbcmi r6, r3, fp, lsl r9 │ │ │ │ strble r0, [r1, #2011]! @ 0x7db │ │ │ │ - rscvc pc, r0, r7, asr #4 │ │ │ │ + sbcsvc pc, r0, r7, asr #4 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ - @ instruction: 0xf9e0f130 │ │ │ │ + @ instruction: 0xf9d0f130 │ │ │ │ strmi r4, [r4], -pc, ror #22 │ │ │ │ - eorsvc pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + eorvc pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ vshl.s8 d18, d0, d11 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 d19, d8, #64 │ │ │ │ vrhadd.s8 d16, d0, d29 │ │ │ │ @ instruction: 0xf13f1229 │ │ │ │ - subs pc, r5, r7, ror #31 │ │ │ │ - bicscs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + ldrsb pc, [r5], #-247 @ 0xffffff09 @ │ │ │ │ + biccs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - bleq 0x95059c │ │ │ │ + bleq 0x55059c │ │ │ │ bleq 0xb8f774 │ │ │ │ strtmi r9, [r9], r3, lsl #12 │ │ │ │ beq 0x84f090 │ │ │ │ @ instruction: 0xf8d9461e │ │ │ │ stccs 0, cr4, [r8], {224} @ 0xe0 │ │ │ │ adchi pc, r8, r0 │ │ │ │ ldrsbne pc, [ip], #137 @ 0x89 @ │ │ │ │ movweq lr, #6920 @ 0x1b08 │ │ │ │ umlalscc pc, r7, r3, r8 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ stccs 0, cr8, [r0], {132} @ 0x84 │ │ │ │ strtmi sp, [r8], -r7, rrx │ │ │ │ - @ instruction: 0xf8d4f0fc │ │ │ │ + @ instruction: 0xf8c4f0fc │ │ │ │ @ instruction: 0x46322318 │ │ │ │ smlsdls r0, r9, r6, r4 │ │ │ │ - @ instruction: 0xf800f0fc │ │ │ │ + @ instruction: 0xfff0f0fb │ │ │ │ andsle r2, r0, r2, lsl #24 │ │ │ │ suble r2, r6, r3, lsl #24 │ │ │ │ eorsle r2, fp, r4, lsl #24 │ │ │ │ cmple fp, r6, lsl #24 │ │ │ │ umlalscc pc, r4, r0, r8 @ │ │ │ │ @ instruction: 0xf109b15b │ │ │ │ ldrbmi r0, [r1, #2312] @ 0x908 │ │ │ │ ldrdcs sp, [r1], -r7 │ │ │ │ adcseq pc, fp, r8, lsl #17 │ │ │ │ @ instruction: 0xf890e01d │ │ │ │ blcs 0x1efb4 │ │ │ │ mcrls 1, 0, sp, cr3, cr3, {7} │ │ │ │ vmax.s8 d20, d7, d17 │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vmla.i d23, d16, d0[7] │ │ │ │ @ instruction: 0xf1300034 │ │ │ │ - vmla.i8 d31, d27, d9 │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ + vmul.i8 , , │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ strmi r0, [r4], -sp, lsr #4 │ │ │ │ - @ instruction: 0x31a8f24b │ │ │ │ + orrscc pc, r8, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strcs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ blmi 0xfe45c8 │ │ │ │ andsne pc, r3, #64, 4 │ │ │ │ - @ instruction: 0xff90f13f │ │ │ │ + @ instruction: 0xff80f13f │ │ │ │ blmi 0xe5ad14 │ │ │ │ blls 0x16cd80 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r9, r0, lsl #6 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -2795,51 +2795,51 @@ │ │ │ │ @ instruction: 0xd1b42c07 │ │ │ │ umlalscc pc, r5, r0, r8 @ │ │ │ │ adcsle r2, ip, r0, lsl #22 │ │ │ │ stmdbeq r8, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdle r4, [r8, r1] │ │ │ │ cdpls 7, 0, cr14, cr3, cr15, {5} │ │ │ │ vmax.s8 d20, d7, d17 │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vmla.i d23, d16, d0[7] │ │ │ │ @ instruction: 0xf1300034 │ │ │ │ - blmi 0x851284 │ │ │ │ + blmi 0x851244 │ │ │ │ vmax.s8 d20, d11, d4 │ │ │ │ - vsubl.s8 , d16, d28 │ │ │ │ + vrshr.s64 d23, d12, #64 │ │ │ │ ldrtmi r0, [r0], -sp, lsr #4 │ │ │ │ strcs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0x31a8f24b │ │ │ │ + orrscc pc, r8, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ subne pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xff48f13f │ │ │ │ + @ instruction: 0xff38f13f │ │ │ │ mcrls 7, 0, lr, cr3, cr6, {5} │ │ │ │ - rscvc pc, r0, r7, asr #4 │ │ │ │ + sbcsvc pc, r0, r7, asr #4 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ - ldrbtvc pc, [ip], #-587 @ 0xfffffdb5 @ │ │ │ │ + strbtvc pc, [ip], #-587 @ 0xfffffdb5 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0xf924f130 │ │ │ │ + @ instruction: 0xf914f130 │ │ │ │ @ instruction: 0x46024b11 │ │ │ │ - @ instruction: 0x31a8f24b │ │ │ │ + orrscc pc, r8, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrtmi r9, [r0], -r1, lsl #4 │ │ │ │ addsvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf13f9400 │ │ │ │ - ldr pc, [sp, pc, lsr #30] │ │ │ │ + @ instruction: 0xe79dff1f │ │ │ │ mrc2 2, 3, pc, cr12, cr4, {4} │ │ │ │ @ instruction: 0xf0fc4628 │ │ │ │ - tstpcs r8, #3604480 @ p-variant is OBSOLETE @ 0x370000 │ │ │ │ + tstpcs r8, #2555904 @ p-variant is OBSOLETE @ 0x270000 │ │ │ │ vabd.s8 d25, d11, d0 │ │ │ │ - vrshr.s64 q9, q2, #64 │ │ │ │ + vmlal.s q9, d16, d0[1] │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vaddw.s8 q8, q0, d20 │ │ │ │ + vorr.i32 d16, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0fb012d │ │ │ │ - @ instruction: 0xe766ff5d │ │ │ │ + strb pc, [r6, -sp, asr #30]! @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #16 │ │ │ │ - eorseq lr, r2, r0, lsr r8 │ │ │ │ - eorseq lr, r2, r8, asr #16 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #16 │ │ │ │ + eorseq lr, r2, r8, lsr r8 │ │ │ │ teqne r3, #208, 18 @ 0x340000 │ │ │ │ eorseq lr, r1, #208, 18 @ 0x340000 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ @ instruction: 0xf000fb03 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -2877,94 +2877,94 @@ │ │ │ │ ldrsbtcc pc, [r8], #131 @ 0x83 @ │ │ │ │ svclt 0x0098429a │ │ │ │ stmdale r0!, {r0, sp} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blx 0x151032 │ │ │ │ - eoreq pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + andseq pc, ip, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x31a8f24b │ │ │ │ + orrscc pc, r8, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x3d78f8 │ │ │ │ - mcr2 1, 5, pc, cr12, cr15, {1} @ │ │ │ │ + mrc2 1, 4, pc, cr12, cr15, {1} │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ blmi 0x251b00 │ │ │ │ - addeq pc, r4, #78643200 @ 0x4b00000 │ │ │ │ + rsbseq pc, r4, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x31a8f24b │ │ │ │ + orrscc pc, r8, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf13f1291 │ │ │ │ - @ instruction: 0xe7e5fe93 │ │ │ │ + strb pc, [r5, r3, lsl #29]! @ │ │ │ │ @ instruction: 0xf95af7fd │ │ │ │ - eorseq lr, r2, r4, ror #16 │ │ │ │ + eorseq lr, r2, r4, asr r8 │ │ │ │ teqpvs r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf64b681b │ │ │ │ - vsra.s64 q8, q6, #64 │ │ │ │ + vmla.f d16, d16, d0[3] │ │ │ │ eorscs r0, r8, #1073741835 @ 0x4000000b │ │ │ │ svclt 0x00004718 │ │ │ │ - bicseq pc, ip, fp, asr #12 │ │ │ │ + biceq pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf13c2238 │ │ │ │ - svclt 0x0000bc27 │ │ │ │ + svclt 0x0000bc17 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb6a144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q9, q12 │ │ │ │ vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0x46040395 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ - strcs pc, [r0], fp, asr #4 │ │ │ │ + ldrbtcs pc, [r0], -fp, asr #4 @ │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ strvc pc, [ip, -r0, lsl #10] │ │ │ │ @ instruction: 0x46384631 │ │ │ │ ldrmi r2, [r8, r7, lsl #5] │ │ │ │ eorvs r2, fp, r0, lsl #6 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ @ instruction: 0xf8d4228a │ │ │ │ eorsvs r6, r5, r0, asr r2 │ │ │ │ subspl pc, r0, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf13c73ab │ │ │ │ - strtmi pc, [r0], -r1, lsl #24 │ │ │ │ + @ instruction: 0x4620fbf1 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - stmlt r8, {r2, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldmdalt r8!, {r2, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a198 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ @ instruction: 0xf2c044d8 │ │ │ │ @ instruction: 0x46200495 │ │ │ │ @ instruction: 0xf8402300 │ │ │ │ @ instruction: 0xf13c3b04 │ │ │ │ - @ instruction: 0xf104fa7d │ │ │ │ + @ instruction: 0xf104fa6d │ │ │ │ @ instruction: 0xf13c0020 │ │ │ │ - @ instruction: 0xf104fd37 │ │ │ │ + @ instruction: 0xf104fd27 │ │ │ │ @ instruction: 0xf13c0058 │ │ │ │ - @ instruction: 0xf104fd33 │ │ │ │ + @ instruction: 0xf104fd23 │ │ │ │ pop {r4, r7} │ │ │ │ @ instruction: 0xf13c4010 │ │ │ │ - svclt 0x0000bd2d │ │ │ │ + svclt 0x0000bd1d │ │ │ │ teqpvs r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vtst.8 d22, d11, d11 │ │ │ │ - vaddw.s8 q9, q8, d0 │ │ │ │ + vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ stmdami r1, {r0, r2, r3, r5, r8} │ │ │ │ @ instruction: 0x47182233 │ │ │ │ @ instruction: 0x009544dc │ │ │ │ - orrcs pc, r0, fp, asr #4 │ │ │ │ + cmnpcs r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ eorscs r4, r8, #65536 @ 0x10000 │ │ │ │ - bllt 0xff1cf4ec │ │ │ │ + bllt 0xfedcf4ec │ │ │ │ @ instruction: 0x009544dc │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ cmnlt r3, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d32000 │ │ │ │ addmi r2, r2, #196, 4 @ 0x4000000c │ │ │ │ mrrcne 15, 10, fp, r0, cr8 │ │ │ │ @@ -2984,15 +2984,15 @@ │ │ │ │ vrecps.f32 q8, q9, q8 │ │ │ │ vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0x46040395 │ │ │ │ vtst.8 d22, d4, d11 │ │ │ │ vshl.s64 q10, q4, #0 │ │ │ │ eorscs r0, r8, #624951296 @ 0x25400000 │ │ │ │ @ instruction: 0xf64b1d28 │ │ │ │ - vsra.s64 q8, q6, #64 │ │ │ │ + vmla.f d16, d16, d0[3] │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ sbccc pc, r4, #212, 16 @ 0xd40000 │ │ │ │ andsle r3, sl, r1, lsl #6 │ │ │ │ smullcc pc, ip, r5, r8 @ │ │ │ │ teqle pc, r0, lsl #22 │ │ │ │ andeq pc, r8, #64, 4 │ │ │ │ addseq pc, r1, #192, 4 │ │ │ │ @@ -3013,41 +3013,41 @@ │ │ │ │ @ instruction: 0xf8d32000 │ │ │ │ addmi r1, r8, #196, 4 @ 0x4000000c │ │ │ │ mcrrne 15, 13, fp, r8, cr8 │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ sbceq pc, r4, #196, 16 @ 0xc40000 │ │ │ │ bicsle r3, r5, r1 │ │ │ │ - cmnpeq ip, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ + msreq SPSR_fs, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrcs pc, r0, fp, asr #4 │ │ │ │ + cmnpcs r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, fp, asr #12 │ │ │ │ + rsceq pc, r8, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - @ instruction: 0xf8c4fd05 │ │ │ │ + @ instruction: 0xf8c4fcf5 │ │ │ │ strb r3, [r3, r4, asr #5] │ │ │ │ - cmnpeq ip, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ + msreq SPSR_fs, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrcs pc, r0, fp, asr #4 │ │ │ │ + cmnpcs r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorne pc, r0, fp, asr #12 │ │ │ │ + andsne pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - svclt 0x0000fcf3 │ │ │ │ + svclt 0x0000fce3 │ │ │ │ @ instruction: 0x009544dc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a32c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q12 │ │ │ │ vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0x46040395 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0xf64b4817 │ │ │ │ - vsra.s64 q8, q6, #64 │ │ │ │ + vmla.f d16, d16, d0[3] │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ rsbscs pc, r8, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8d4b30a │ │ │ │ biclt r3, r3, r4, ror r2 │ │ │ │ rsbscs pc, r8, #12779520 @ 0xc30000 │ │ │ │ rsbscc pc, r4, #212, 16 @ 0xd40000 │ │ │ │ vqadd.s8 d22, d4, d3 │ │ │ │ @@ -3085,15 +3085,15 @@ │ │ │ │ blmi 0x9a4a5c │ │ │ │ strmi r4, [pc], -r5, lsl #12 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ movwcs r0, #768 @ 0x300 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ - @ instruction: 0xff42f0d3 │ │ │ │ + @ instruction: 0xff32f0d3 │ │ │ │ @ instruction: 0x4621b198 │ │ │ │ ldrmi r4, [r8, r8, lsr #12]! │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r0, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -3109,15 +3109,15 @@ │ │ │ │ mrc2 7, 3, pc, cr12, cr15, {7} │ │ │ │ ldrmi r4, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ stmdavs r5!, {r1, r2, r3, sp, lr, pc} │ │ │ │ subvs pc, ip, #536870916 @ 0x20000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ stmdami fp, {r0, r1, r2, r4, fp, sp, lr} │ │ │ │ ldrtmi r2, [r1], -r3, lsr #7 │ │ │ │ - addcs pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + rsbscs pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strhtvs r4, [r5], -r8 │ │ │ │ mulscs r2, sp, r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ bcs 0x3fdbc │ │ │ │ strb sp, [r7, r9, ror #1] │ │ │ │ stc2 2, cr15, [sl], #-592 @ 0xfffffdb0 │ │ │ │ @@ -3126,15 +3126,15 @@ │ │ │ │ addseq r4, r5, r8, ror #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ @ instruction: 0x460d2010 │ │ │ │ vmin.s16 d4, d9, d4 │ │ │ │ - strmi pc, [r1], -pc, lsr #30 │ │ │ │ + @ instruction: 0x4601ff1f │ │ │ │ ldrtmi r2, [r0], -r1, lsl #6 │ │ │ │ strpl lr, [r1], #-2497 @ 0xfffff63f │ │ │ │ pop {r0, r1, r3, r8, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xe6434070 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -3155,20 +3155,20 @@ │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ teqpvs r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vtst.8 d22, d4, d11 │ │ │ │ vshl.s64 q10, q4, #0 │ │ │ │ sbccs r0, ip, #624951296 @ 0x25400000 │ │ │ │ vadd.f32 d17, d11, d24 │ │ │ │ - vaddw.s8 q9, q8, d0 │ │ │ │ + vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ orrslt r6, r3, fp, lsr #16 │ │ │ │ strbvs pc, [ip], #-578 @ 0xfffffdbe @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - bcs 0xfe04fc58 │ │ │ │ + bcs 0x1c4fc58 │ │ │ │ beq 0xb8fe30 │ │ │ │ ldrdls pc, [r0], -r4 │ │ │ │ @ instruction: 0x23b94935 │ │ │ │ @ instruction: 0xf1014652 │ │ │ │ @ instruction: 0x47c80054 │ │ │ │ blcs 0x2d3f0 │ │ │ │ @ instruction: 0xf04fd1f4 │ │ │ │ @@ -3180,54 +3180,54 @@ │ │ │ │ sub fp, r3, ip, lsl r9 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf894b17c │ │ │ │ sbcslt r3, fp, #112 @ 0x70 │ │ │ │ rscsle r2, r7, r0, lsl #22 │ │ │ │ @ instruction: 0xf8844620 │ │ │ │ @ instruction: 0xf0d39071 │ │ │ │ - @ instruction: 0xf108fe93 │ │ │ │ + @ instruction: 0xf108fe83 │ │ │ │ @ instruction: 0xf8d40801 │ │ │ │ stccs 2, cr4, [r0], {116} @ 0x74 │ │ │ │ @ instruction: 0xf108d1ef │ │ │ │ @ instruction: 0xf8c50801 │ │ │ │ stmdavs fp!, {pc} │ │ │ │ vldrle d2, [r2, #-4] │ │ │ │ strbvs pc, [ip], #-578 @ 0xfffffdbe @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - stmibcs r0, {r0, r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdbcs r0!, {r0, r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ bicscs r4, pc, #1638400 @ 0x190000 │ │ │ │ @ instruction: 0xf1a0464a │ │ │ │ bfimi r0, ip, (invalid: 2:0) │ │ │ │ blcs 0x6d464 │ │ │ │ ldmdami r4, {r2, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ vhsub.s8 q9, , │ │ │ │ - vaddw.s8 q9, q8, d0 │ │ │ │ + vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf13c012d │ │ │ │ - ldmibpl r3!, {r0, r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmibpl r3!, {r0, r1, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ andlt r2, r2, r0, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strb r4, [lr, r8, asr #13] │ │ │ │ - ldrtne pc, [ip], #-1611 @ 0xfffff9b5 @ │ │ │ │ + strtne pc, [ip], #-1611 @ 0xfffff9b5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - orrcs pc, r0, fp, asr #4 │ │ │ │ + cmnpcs r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ sbccs r4, r5, #5120 @ 0x1400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf8def228 │ │ │ │ + @ instruction: 0xf8cef228 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ @ instruction: 0x009544dc │ │ │ │ @ instruction: 0x009544f8 │ │ │ │ - eorseq lr, r2, ip, lsl #17 │ │ │ │ + eorseq lr, r2, ip, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb6a620 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x6173e8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ stccc 0, cr4, [r1], {128} @ 0x80 │ │ │ │ @@ -3238,24 +3238,24 @@ │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ teqpvs r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vtst.8 d22, d4, d11 │ │ │ │ vshl.s64 q10, q4, #0 │ │ │ │ rscscs r0, r2, #624951296 @ 0x25400000 │ │ │ │ vadd.f32 d17, d11, d24 │ │ │ │ - vaddw.s8 q9, q8, d0 │ │ │ │ + vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ @ instruction: 0xf8404628 │ │ │ │ @ instruction: 0xf13c4b58 │ │ │ │ - fstmdbxne r8!, {d15-d57} @ Deprecated │ │ │ │ - orrcs pc, r0, fp, asr #4 │ │ │ │ + fstmdbxne r8!, {d15-d49} @ Deprecated │ │ │ │ + cmnpcs r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ @ instruction: 0xf13c22f5 │ │ │ │ - svclt 0x0000b981 │ │ │ │ + svclt 0x0000b971 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ vqadd.s8 , q2, q8 │ │ │ │ @@ -3267,25 +3267,25 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x460581f0 │ │ │ │ teqpvs r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0xf64b1d20 │ │ │ │ - vsra.s64 q8, q6, #64 │ │ │ │ + vmla.f d16, d16, d0[3] │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ @ instruction: 0x3071f895 │ │ │ │ pop {r0, r1, r3, r4, r8, ip, sp, pc} │ │ │ │ stmdami lr, {r4, r5, r6, r7, r8, lr} │ │ │ │ @ instruction: 0xf885e520 │ │ │ │ stmdavs r3!, {r4, r5, r6, ip, sp} │ │ │ │ vand d27, d18, d3 │ │ │ │ vmul.i d22, d0, d0[3] │ │ │ │ vtst.8 d16, d27, d5 │ │ │ │ - vabdl.s8 q9, d16, d0 │ │ │ │ + vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8d8072d │ │ │ │ stmdami r7, {sp, lr} │ │ │ │ @ instruction: 0x463a23b9 │ │ │ │ cmppeq r4, r0, lsr #3 @ p-variant is OBSOLETE │ │ │ │ stmdavs r3!, {r4, r5, r7, r8, r9, sl, lr} │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ @@ -3305,34 +3305,34 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4605bd70 │ │ │ │ teqpvs r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0xf64b1d20 │ │ │ │ - vsra.s64 q8, q6, #64 │ │ │ │ + vmla.f d16, d16, d0[3] │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ @ instruction: 0x3071f895 │ │ │ │ pop {r0, r1, r3, r4, r8, fp, ip, sp, pc} │ │ │ │ stmdami r7, {r4, r5, r6, lr} │ │ │ │ stmdavs r3!, {r2, r4, r6, r7, sl, sp, lr, pc} │ │ │ │ rsbsvs pc, r1, r5, lsl #17 │ │ │ │ eorvs r3, r3, r1, lsl #22 │ │ │ │ blcs 0x6d61c │ │ │ │ @ instruction: 0xf104d1f3 │ │ │ │ @ instruction: 0xf13c0020 │ │ │ │ - strb pc, [lr, r7, lsr #21]! @ │ │ │ │ + @ instruction: 0xe7eefa97 │ │ │ │ @ instruction: 0x009544dc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a7a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ @ instruction: 0x460d2010 │ │ │ │ vmin.s16 d4, d9, d4 │ │ │ │ - strmi pc, [r1], -r3, lsr #27 │ │ │ │ + @ instruction: 0x4601fd93 │ │ │ │ movwne pc, #4672 @ 0x1240 @ │ │ │ │ stmib r1, {r4, r5, r9, sl, lr}^ │ │ │ │ orrhi r5, fp, r1, lsl #8 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x0000e4b6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a7d8 │ │ │ │ @@ -3345,96 +3345,96 @@ │ │ │ │ orrlt r0, r0, ip, asr #4 │ │ │ │ @ instruction: 0xf8c46803 │ │ │ │ blcs 0x1ff2c │ │ │ │ @ instruction: 0xf8c4d1f4 │ │ │ │ andvs r6, r5, r0, asr r2 │ │ │ │ blcs 0x32214 │ │ │ │ vqadd.s16 , , │ │ │ │ - @ instruction: 0xf8d4fdc1 │ │ │ │ + @ instruction: 0xf8d4fdb1 │ │ │ │ stmdacs r0, {r2, r3, r6, r9} │ │ │ │ andcs sp, r0, lr, ror #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdavs r8!, {r1, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d84605 │ │ │ │ @ instruction: 0xf5003000 │ │ │ │ vst1.8 {d23}, [pc], ip │ │ │ │ @ instruction: 0x463872b0 │ │ │ │ - orrcs pc, r0, fp, asr #4 │ │ │ │ + cmnpcs r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8d54798 │ │ │ │ stccs 2, cr4, [r0], {76} @ 0x4c │ │ │ │ vqadd.s8 , , q2 │ │ │ │ - vsubhn.i16 d18, q8, q0 │ │ │ │ + vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf505062d │ │ │ │ @ instruction: 0xf04f7a13 │ │ │ │ and r0, r4, r0, lsl #18 │ │ │ │ - ldc2 2, cr15, [r0, #100] @ 0x64 │ │ │ │ + stc2 2, cr15, [r0, #100] @ 0x64 │ │ │ │ submi pc, ip, #13959168 @ 0xd50000 │ │ │ │ stmdavs r3!, {r2, r3, r5, r8, r9, ip, sp, pc} │ │ │ │ adcsvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ subcc pc, ip, #12910592 @ 0xc50000 │ │ │ │ eorsle r2, sl, r0, lsl #22 │ │ │ │ andls pc, r0, r4, asr #17 │ │ │ │ - @ instruction: 0xf87cf13c │ │ │ │ + @ instruction: 0xf86cf13c │ │ │ │ strtmi r7, [r8], -r3, ror #22 │ │ │ │ ldmib r4, {r0, r1, r3, r4, r8, r9, fp, ip, sp, pc}^ │ │ │ │ ldrmi r3, [r8, r1, lsl #2] │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ adcsvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x46314638 │ │ │ │ blvc 0x8e550c │ │ │ │ blcs 0x24f30 │ │ │ │ movwcs sp, #4572 @ 0x11dc │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf8d573a3 │ │ │ │ stccs 2, cr4, [r0], {76} @ 0x4c │ │ │ │ @ instruction: 0x4638d1d9 │ │ │ │ rsbsne pc, pc, #64, 4 │ │ │ │ - orrcs pc, r0, fp, asr #4 │ │ │ │ + cmnpcs r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf85af13c │ │ │ │ + @ instruction: 0xf84af13c │ │ │ │ pop {r0, r4, fp, lr} │ │ │ │ @ instruction: 0xf13c47f0 │ │ │ │ - @ instruction: 0xf14eba21 │ │ │ │ - @ instruction: 0xf7fffb17 │ │ │ │ + @ instruction: 0xf14eba11 │ │ │ │ + @ instruction: 0xf7fffb07 │ │ │ │ strtmi pc, [r8], -r7, ror #27 │ │ │ │ ldrdcc lr, [r1, -r4] │ │ │ │ @ instruction: 0xf7ff4798 │ │ │ │ @ instruction: 0xf44ffe93 │ │ │ │ @ instruction: 0x463071ba │ │ │ │ - blx 0x24fc36 │ │ │ │ + blx 0xffe4fc34 │ │ │ │ @ instruction: 0xf8c5e7ce │ │ │ │ @ instruction: 0xe7c1a250 │ │ │ │ vmin.s8 d20, d11, d24 │ │ │ │ - vaddw.s8 q9, q8, d0 │ │ │ │ + vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ pop {r0, r4, r5, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf13c47f0 │ │ │ │ - svclt 0x0000b837 │ │ │ │ + svclt 0x0000b827 │ │ │ │ addseq r4, r5, r8, ror #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461f0fb8 │ │ │ │ addlt r4, sp, r2, asr #22 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ cdpvs 3, 0, cr0, cr3, cr0, {0} │ │ │ │ @ instruction: 0x460d4616 │ │ │ │ ldrdcc pc, [r8], r3 │ │ │ │ ldrmi fp, [r8, fp, lsl #2] │ │ │ │ andscs r4, r0, r5, lsl #12 │ │ │ │ - ldc2 2, cr15, [r6], #100 @ 0x64 │ │ │ │ + stc2 2, cr15, [r6], #100 @ 0x64 │ │ │ │ tstpeq r0, #22 @ p-variant is OBSOLETE │ │ │ │ strpl lr, [r0], -r0, asr #19 │ │ │ │ @ instruction: 0xf8d4d024 │ │ │ │ addvs r3, r3, ip, ror r2 │ │ │ │ @ instruction: 0xf100b353 │ │ │ │ sbcsvs r0, sl, r8, lsl #4 │ │ │ │ tstpvc pc, #4, 10 @ p-variant is OBSOLETE @ 0x1000000 │ │ │ │ @@ -3471,27 +3471,27 @@ │ │ │ │ @ instruction: 0xf8d42395 │ │ │ │ strcs r7, [r0], #-708 @ 0xfffffd3c │ │ │ │ @ instruction: 0xb1bb781b │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ blx 0xffd5021c │ │ │ │ - stc2 1, cr15, [r4], #232 @ 0xe8 │ │ │ │ + ldc2 1, cr15, [r4], {58} @ 0x3a │ │ │ │ strmi r9, [r1], -r8, lsl #22 │ │ │ │ strls r9, [r4], -r6, lsl #20 │ │ │ │ - subsne pc, r4, fp, asr #12 │ │ │ │ + subne pc, r4, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ strpl lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf1449700 │ │ │ │ - @ instruction: 0xe7b0f97f │ │ │ │ + ldr pc, [r0, pc, ror #18]! │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ - addsne pc, r0, fp, asr #12 │ │ │ │ + addne pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1449600 │ │ │ │ - @ instruction: 0xe7a6f975 │ │ │ │ + str pc, [r6, r5, ror #18]! │ │ │ │ @ instruction: 0xf94af294 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, ip, r1, lsr fp │ │ │ │ @@ -3507,15 +3507,15 @@ │ │ │ │ ldmdavs fp, {r1, r8, sl, ip, lr} │ │ │ │ blmi 0x9c1e6c │ │ │ │ blls 0x2ed8ec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 115) │ │ │ │ andlt r4, ip, r0, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldcllt 2, cr15, [ip], #-100 @ 0xffffff9c │ │ │ │ + stcllt 2, cr15, [ip], #-100 @ 0xffffff9c │ │ │ │ addcs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ vabd.s8 q15, q15, │ │ │ │ vqdmlal.s , d16, d0[3] │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ rscle r2, r8, r0, lsl #22 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @@ -3526,27 +3526,27 @@ │ │ │ │ ldmib r4, {r2, r6, r7, r9, ip, sp, lr}^ │ │ │ │ ldmdavc fp, {r9, sl, pc} │ │ │ │ strtmi fp, [r9], -r3, asr #3 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r2, r8, sl, ip, lr}^ │ │ │ │ vabal.s8 , d6, d8 │ │ │ │ @ instruction: 0xf13afa87 │ │ │ │ - blls 0x2529c0 │ │ │ │ + blls 0x252980 │ │ │ │ bls 0x1a50ec │ │ │ │ @ instruction: 0xf64b9604 │ │ │ │ - vmla.i d17, d16, d0[0] │ │ │ │ + vshr.s64 d17, d16, #64 │ │ │ │ @ instruction: 0xf8cd002d │ │ │ │ strls r8, [r3, #-8] │ │ │ │ @ instruction: 0xf1449700 │ │ │ │ - @ instruction: 0xe7bef911 │ │ │ │ + ldr pc, [lr, r1, lsl #18]! │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf64b9600 │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vmla.i d17, d16, d0[7] │ │ │ │ @ instruction: 0xf144002d │ │ │ │ - ldr pc, [r4, r7, lsl #18]! │ │ │ │ + @ instruction: 0xe7b4f8f7 │ │ │ │ @ instruction: 0xf8dcf294 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb6ab24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr3, cr0, {7} │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @@ -3633,66 +3633,66 @@ │ │ │ │ stmdavs r7, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ blcs 0xa52c8 │ │ │ │ blcs 0x147b58 │ │ │ │ strbmi sp, [r2, #-24] @ 0xffffffe8 │ │ │ │ ldrcc sp, [r1], #-2574 @ 0xfffff5f2 │ │ │ │ strbmi r3, [r5], #-1297 @ 0xfffffaef │ │ │ │ @ instruction: 0xf64b440c │ │ │ │ - vmvn.i16 d18, #12 @ 0x000c │ │ │ │ + vmlal.s8 q9, d0, d28 │ │ │ │ @ instruction: 0xf814082d │ │ │ │ strbmi r2, [r1], -r1, lsl #30 │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ blcs 0x2e0c0 │ │ │ │ strbmi sp, [r2, #-333] @ 0xfffffeb3 │ │ │ │ @ instruction: 0xf64bdaf2 │ │ │ │ - vqdmlal.s q9, d0, d28 │ │ │ │ + vorr.i16 d18, #12 @ 0x000c │ │ │ │ stmdbne fp!, {r0, r2, r3, r5, r8, fp} │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf8d33404 │ │ │ │ blt 0x49bb18 │ │ │ │ strmi r4, [r0, #1968]! @ 0x7b0 │ │ │ │ strdcs sp, [r0], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmibvs r3, {r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ strbmi fp, [r2, #-2507] @ 0xfffff635 │ │ │ │ @ instruction: 0xf64bdad6 │ │ │ │ - vbic.i16 d18, #4 @ 0x0004 │ │ │ │ + vqdmlal.s q9, d0, d20 │ │ │ │ stmdbne fp!, {r0, r2, r3, r5, r8, fp} │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ bhi 0x16a0b0c │ │ │ │ addslt fp, r2, #335872 @ 0x52000 │ │ │ │ strmi r4, [r0, #1968]! @ 0x7b0 │ │ │ │ strdcs sp, [r0], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strbmi r8, [r2, #-1016] @ 0xfffffc08 │ │ │ │ @ instruction: 0xf64bdabc │ │ │ │ - vbic.i16 d18, #4 @ 0x0004 │ │ │ │ + vqdmlal.s q9, d0, d20 │ │ │ │ stmdbne fp!, {r0, r2, r3, r5, r8, fp} │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ bhi 0x16a0b40 │ │ │ │ strmi r4, [r0, #1968]! @ 0x7b0 │ │ │ │ strdcs sp, [r0], -r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strbmi r8, [r2, #-1016] @ 0xfffffc08 │ │ │ │ @ instruction: 0xf64bdaa4 │ │ │ │ - vqdmlal.s q9, d0, d28 │ │ │ │ + vorr.i16 d18, #12 @ 0x000c │ │ │ │ stmdbne fp!, {r0, r2, r3, r5, r8, fp} │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf8d33404 │ │ │ │ @ instruction: 0x47b02012 │ │ │ │ ldclle 5, cr4, [r6], #640 @ 0x280 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -3703,52 +3703,52 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdavc r0, {r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ ldmib r1, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ strbmi r2, [r0], -r2, lsl #6 │ │ │ │ - cmppcs r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ bhi 0xba5a90 │ │ │ │ @ instruction: 0xb090f8da │ │ │ │ ldrtmi r2, [r3], -r0, lsl #4 │ │ │ │ ldrbmi r4, [lr, #-1577] @ 0xfffff9d7 │ │ │ │ svclt 0x00a84650 │ │ │ │ @ instruction: 0xf7ff465b │ │ │ │ ldrbmi pc, [lr, #-3913] @ 0xfffff0b7 @ │ │ │ │ @ instruction: 0xf8dada21 │ │ │ │ bl 0xfeae3e00 │ │ │ │ strtmi r0, [r1], -r6 │ │ │ │ vhadd.s16 q8, q2, q10 │ │ │ │ - @ instruction: 0xf64bfc0d │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf64bfbfd │ │ │ │ + vmla.f d18, d0, d0[0] │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vsubw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #2048 @ 0x00000800 │ │ │ │ blx 0x1148aa │ │ │ │ strbmi r0, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf10547b8 │ │ │ │ @ instruction: 0xf105034a │ │ │ │ strbmi r0, [r0], -sl, lsr #4 │ │ │ │ @ instruction: 0xf64b46bc │ │ │ │ - vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ + vmla.f d18, d0, d0[1] │ │ │ │ andlt r0, r3, sp, lsr #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ @ instruction: 0xf1054760 │ │ │ │ @ instruction: 0xf105034a │ │ │ │ strbmi r0, [r0], -sl, lsr #4 │ │ │ │ cmppcs r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrbmi r4, [lr, #-1976] @ 0xfffff848 │ │ │ │ @ instruction: 0xf64bdd24 │ │ │ │ - vmla.f d18, d0, d0[1] │ │ │ │ + vbic.i32 d18, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf8cd012d │ │ │ │ ldrbmi sl, [ip], -r0 │ │ │ │ vmax.s8 d20, d29, d10 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ andls r0, r1, r2, lsr r0 │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ ssatmi r4, #2, r1, asr #12 │ │ │ │ stmiane r2!, {r6, r9, sl, lr} │ │ │ │ mvnvc lr, #68608 @ 0x10c00 │ │ │ │ sbfxmi r4, ip, #8, #25 │ │ │ │ ldrtmi r4, [r3], -r6, lsr #5 │ │ │ │ @@ -3770,46 +3770,46 @@ │ │ │ │ stmibvs r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi r4, [lr], -sl, lsl #12 │ │ │ │ ldrdne pc, [r8], r0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf8d04604 │ │ │ │ ldmdbeq fp, {r2, r7}^ │ │ │ │ bicvc lr, r3, r1, lsl #22 │ │ │ │ - @ instruction: 0xf862f16a │ │ │ │ + @ instruction: 0xf852f16a │ │ │ │ cmplt r0, r5, lsl #12 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r5, -r8] │ │ │ │ andcs r6, r3, #48, 16 @ 0x300000 │ │ │ │ - @ instruction: 0xf8eaf16a │ │ │ │ + @ instruction: 0xf8daf16a │ │ │ │ ldrdne pc, [r4], r4 │ │ │ │ eorle r2, r0, r3, lsl #18 │ │ │ │ andsle r2, r0, r6, lsl #18 │ │ │ │ mrc 15, 0, r4, cr13, cr5, {0} │ │ │ │ ldmdbpl fp!, {r4, r5, r6, r8, r9, sl, fp, lr} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf16a6830 │ │ │ │ - teqppl r8, fp @ @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, fp, asr #19 @ p-variant is OBSOLETE │ │ │ │ bicsle r2, pc, r0, lsl #16 │ │ │ │ strcs r4, [r1, #-1584] @ 0xfffff9d0 │ │ │ │ - @ instruction: 0xf8a0f16a │ │ │ │ + @ instruction: 0xf890f16a │ │ │ │ svcmi 0x000de7da │ │ │ │ svcmi 0x0070ee1d │ │ │ │ @ instruction: 0xf64e6830 │ │ │ │ - vrshr.s64 d16, d12, #64 │ │ │ │ + vsubl.s8 q8, d16, d12 │ │ │ │ @ instruction: 0xf16a0232 │ │ │ │ - ldmdbpl fp!, {r0, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbpl fp!, {r0, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ bicle r2, sp, r0, lsl #22 │ │ │ │ svcmi 0x0006e7e6 │ │ │ │ svcmi 0x0070ee1d │ │ │ │ andcs r6, r2, #48, 16 @ 0x300000 │ │ │ │ @ instruction: 0xf16a2101 │ │ │ │ - ldmdbpl fp!, {r0, r2, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbpl fp!, {r0, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ bicle r2, r1, r0, lsl #22 │ │ │ │ svclt 0x0000e7da │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 0xfec5207c │ │ │ │ @@ -3820,15 +3820,15 @@ │ │ │ │ @ instruction: 0xf8cd6809 │ │ │ │ @ instruction: 0xf04f1424 │ │ │ │ strmi r0, [r6], -r0, lsl #2 │ │ │ │ stmdb r5, {r8, sp}^ │ │ │ │ strbmi r2, [r8], -r2, lsl #6 │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrbhi pc, [r0], #-2269 @ 0xfffff723 @ │ │ │ │ - ldcl 2, cr15, [r4], #-520 @ 0xfffffdf8 │ │ │ │ + stcl 2, cr15, [r4], #-520 @ 0xfffffdf8 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ eorvs r2, ip, r0, lsl #8 │ │ │ │ andmi pc, r0, fp, asr #17 │ │ │ │ @ instruction: 0xff7ef7ff │ │ │ │ cmple r2, r0, lsl #16 │ │ │ │ @ instruction: 0xee1d4a36 │ │ │ │ ldmpl r4, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @@ -3847,43 +3847,43 @@ │ │ │ │ ldrbmi r0, [r3], #-2058 @ 0xfffff7f6 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ strtmi lr, [r1], -r3 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ stmdavs r8!, {r0, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi sl, [sl], -r4, lsl #22 │ │ │ │ strls sl, [r0], #-2312 @ 0xfffff6f8 │ │ │ │ - stc2 1, cr15, [r4], #-424 @ 0xfffffe58 │ │ │ │ + ldc2 1, cr15, [r4], {106} @ 0x6a │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ ldrdcs pc, [r0], -fp │ │ │ │ svceq 0x0000f1b8 │ │ │ │ ldmiblt r2!, {r0, r5, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf16a4628 │ │ │ │ - andcs pc, r1, r1, lsr #16 │ │ │ │ + andcs pc, r1, r1, lsl r8 @ │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ strtcc pc, [r4], #-2269 @ 0xfffff723 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1290300 │ │ │ │ stcmi 2, cr15, [ip, #-52]! @ 0xffffffcc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmib r6, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0xf64b3000 │ │ │ │ - vmla.f d18, d0, d0[4] │ │ │ │ + vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ strtmi lr, [r0], -r0, ror #15 │ │ │ │ bcs 0x4ddc4 │ │ │ │ stmdbls r8, {r1, r2, r3, r5, r7, ip, lr, pc} │ │ │ │ orrvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r3, #72, 12 @ 0x4800000 │ │ │ │ stc2l 2, cr15, [sl], {147} @ 0x93 │ │ │ │ str r9, [r5, r3, lsl #20]! │ │ │ │ @ instruction: 0xf64b6834 │ │ │ │ - vsra.s64 q9, q0, #64 │ │ │ │ + vmla.f d18, d16, d0[0] │ │ │ │ ldmdavs r0!, {r0, r2, r3, r5, r8}^ │ │ │ │ movwcs lr, #10581 @ 0x2955 │ │ │ │ strb r4, [r9, r0, lsr #15] │ │ │ │ mrc2 2, 1, pc, cr4, cr3, {4} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -3905,29 +3905,29 @@ │ │ │ │ strvs lr, [r5], -sp, asr #19 │ │ │ │ ldrd r5, [r3], -r4 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ mcr2 7, 3, pc, cr2, cr15, {7} @ │ │ │ │ blge 0x1b9ed4 │ │ │ │ stmdbge r5, {r0, r1, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf16a9400 │ │ │ │ - stmdacs r0, {r0, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ blls 0x10869c │ │ │ │ stmdage r4, {r0, r1, r3, r4, r7, r8, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xffb2f169 │ │ │ │ + @ instruction: 0xffa2f169 │ │ │ │ blmi 0x39bee4 │ │ │ │ blls 0x26df4c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmib r5, {r4, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf64b3000 │ │ │ │ - vsra.s64 q9, q10, #64 │ │ │ │ + vmla.f d18, d16, d0[5] │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ strtmi lr, [r0], -r3, ror #15 │ │ │ │ vqdmlsl.s16 q7, d19, d5[2] │ │ │ │ svclt 0x0000fddd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -3938,15 +3938,15 @@ │ │ │ │ tstcs r0, r7, lsl #26 │ │ │ │ strcs r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ blmi 0x139c7c4 │ │ │ │ ldmdavs fp, {r3, r4, r8, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ vsubw.s8 q0, q1, d0 │ │ │ │ - stmdbge r4, {r1, r3, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ + stmdbge r4, {r1, r3, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ff4404 │ │ │ │ stmdacs r0, {r0, r2, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmib sp, {r0, r1, r3, r4, r5, r6, r8, ip, lr, pc}^ │ │ │ │ cdp 14, 1, cr12, cr13, cr2, {0} │ │ │ │ stmdbmi r5, {r4, r5, r6, r8, r9, sl, fp, sp}^ │ │ │ │ @ instruction: 0xf8dd4603 │ │ │ │ @@ -3963,15 +3963,15 @@ │ │ │ │ andeq lr, r2, #117760 @ 0x1cc00 │ │ │ │ uqasxmi fp, r4, r8 │ │ │ │ ldmib sp, {r1, r4, r5, sp, lr, pc}^ │ │ │ │ blge 0x947b8 │ │ │ │ @ instruction: 0xf8cda906 │ │ │ │ ldrmi r8, [r4], #-0 │ │ │ │ strls sl, [r5], #-2565 @ 0xfffff5fb │ │ │ │ - blx 0xf50562 │ │ │ │ + blx 0xb50562 │ │ │ │ @ instruction: 0x4641b130 │ │ │ │ svccc 0x00014630 │ │ │ │ stc2l 7, cr15, [r0, #1020]! @ 0x3fc │ │ │ │ ldcle 15, cr2, [r3, #-0] │ │ │ │ ldrdls lr, [r5, -sp] │ │ │ │ strtmi r2, [r8], -r0, lsr #6 │ │ │ │ vmlsl.s16 q2, d3, d2[1] │ │ │ │ @@ -3990,97 +3990,97 @@ │ │ │ │ sasxmi fp, r4, r8 │ │ │ │ cmplt r4, #25165824 @ 0x1800000 │ │ │ │ ldrdge pc, [ip], -r6 @ │ │ │ │ andeq lr, r9, #5120 @ 0x1400 │ │ │ │ strls r4, [r0], -r3, lsr #12 │ │ │ │ stmdacs r0, {r4, r6, r7, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf64bd0c1 │ │ │ │ - vsra.s64 q9, q0, #64 │ │ │ │ + vmla.f d18, d16, d0[0] │ │ │ │ ldmdavs r4!, {r0, r2, r3, r5, r8} │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0x47a06870 │ │ │ │ @ instruction: 0xf169a804 │ │ │ │ - andcs pc, r1, r5, lsl #30 │ │ │ │ + strdcs pc, [r1], -r5 │ │ │ │ ldmdavs sl, {r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r0, fp, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462087f0 │ │ │ │ vqdmlsl.s16 q7, d19, d4[3] │ │ │ │ @ instruction: 0xf64bfd37 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ blmi 0x114128 │ │ │ │ addsvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ - stc2l 2, cr15, [r4, #-376] @ 0xfffffe88 │ │ │ │ + ldc2 2, cr15, [r4, #-376]! @ 0xfffffe88 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - eorseq lr, r2, r8, lsr #17 │ │ │ │ + mlaseq r2, r8, r8, lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b290 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb0 │ │ │ │ cdpge 6, 0, cr4, cr7, cr4, {0} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ eorcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ ldmdavs fp, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ vsubw.s8 q0, q1, d0 │ │ │ │ - stmdbge r6, {r3, r4, r6, r7, r9, fp, sp, lr, pc} │ │ │ │ + stmdbge r6, {r3, r6, r7, r9, fp, sp, lr, pc} │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ff6505 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ blls 0x548598 │ │ │ │ ldmdale r5!, {r0, r1, r2, r3, r4, r8, r9, fp, sp} │ │ │ │ ldrtmi r6, [r2], -r5, ror #21 │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ cdpmi 4, 2, cr9, cr0, cr0, {0} │ │ │ │ cdp 7, 1, cr4, cr13, cr8, {5} │ │ │ │ stmdals r6, {r4, r5, r6, r8, r9, sl, fp, ip, lr} │ │ │ │ stmdbge r5, {r2, r4, r9, fp, sp, pc} │ │ │ │ movwls r5, #2419 @ 0x973 │ │ │ │ @ instruction: 0xf16aab02 │ │ │ │ - ldmiblt r8, {r0, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8, {r0, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf169a806 │ │ │ │ - andcs pc, r1, r5, lsr #29 │ │ │ │ + mulcs r1, r5, lr │ │ │ │ ldmdavs sl, {r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r0, r6, lsl r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf64b5972 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf102012d │ │ │ │ eorcc r0, sl, #671088641 @ 0x28000001 │ │ │ │ ldrdpl lr, [r0], -r4 │ │ │ │ ldrb r4, [pc, r8, lsr #15] │ │ │ │ strb r4, [r1, r8, lsr #12]! │ │ │ │ stc2l 2, cr15, [ip], {147} @ 0x93 │ │ │ │ cmppcc ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbscc pc, ip, fp, asr #12 │ │ │ │ + rsbcc pc, ip, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ vhsub.s16 , q7, │ │ │ │ - svclt 0x0000fcd9 │ │ │ │ + svclt 0x0000fcc9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - ldrhteq lr, [r2], -ip │ │ │ │ + eorseq lr, r2, ip, lsr #17 │ │ │ │ ldrlt r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf64d4602 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vsra.s64 q8, q4, #64 │ │ │ │ ldmib r3, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ strtmi r4, [r3], -r0 │ │ │ │ blmi 0x1522ec │ │ │ │ svclt 0x00004718 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb6b384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -4112,48 +4112,48 @@ │ │ │ │ svceq 0x0040f8cc │ │ │ │ adclt r4, sl, r5, lsr fp │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ adccs r2, r0, #0, 2 │ │ │ │ strbtmi r4, [r8], -r7, lsl #12 │ │ │ │ @ instruction: 0x9329681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b 0xb50c14 │ │ │ │ + b 0x750c14 │ │ │ │ @ instruction: 0xf0004668 │ │ │ │ @ instruction: 0x4642f999 │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ cmnpne r9, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ movwls r9, #46849 @ 0xb701 │ │ │ │ cmppne sp, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ movwls r9, #54544 @ 0xd510 │ │ │ │ ldrls r2, [r2, #-769] @ 0xfffffcff │ │ │ │ @ instruction: 0xf88d9306 │ │ │ │ movwcs r3, #124 @ 0x7c │ │ │ │ subshi pc, r0, sp, asr #17 │ │ │ │ tstls r3, #-2080374784 @ 0x84000000 │ │ │ │ - movwvs pc, #5708 @ 0x164c @ │ │ │ │ + mvnpl pc, #76, 12 @ 0x4c00000 │ │ │ │ msreq CPSR_sxc, #192, 4 │ │ │ │ @ instruction: 0xf7ff9300 │ │ │ │ ldmiblt r8!, {r0, r1, r2, r3, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ cmnlt fp, #14336 @ 0x3800 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf64bd01a │ │ │ │ - vsubhn.i16 d19, q8, q10 │ │ │ │ + @ instruction: 0xf2c03694 │ │ │ │ and r0, r3, sp, lsr #12 │ │ │ │ bl 0xfee25300 │ │ │ │ andsle r0, r1, r4, lsl #16 │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ blx 0x1950cc8 │ │ │ │ tstcs r0, lr, lsl #22 │ │ │ │ strtmi r4, [r8], -sl, ror #12 │ │ │ │ @ instruction: 0x46394798 │ │ │ │ andcs r4, sl, r4, lsl #12 │ │ │ │ - stc2 2, cr15, [lr], {114} @ 0x72 │ │ │ │ + ldc2l 2, cr15, [lr], #-456 @ 0xfffffe38 │ │ │ │ ble 0xffa5f294 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, sl, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -4167,15 +4167,15 @@ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6b4d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r1, r8 │ │ │ │ stmdals r2, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf0c56880 │ │ │ │ - stmdacs r0, {r0, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs fp, r5, ip, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -4184,47 +4184,47 @@ │ │ │ │ svceq 0x0030f8cc │ │ │ │ adclt r4, sp, sp, lsr fp │ │ │ │ strmi r2, [r0], r0, lsl #14 │ │ │ │ ldmdavs fp, {r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f932b │ │ │ │ ldmdavs r5, {r8, r9}^ │ │ │ │ pkhbtmi r4, r9, r4, lsl #12 │ │ │ │ - @ instruction: 0xf904f0c5 │ │ │ │ + @ instruction: 0xf8f4f0c5 │ │ │ │ strmi r2, [r6], -r0, lsr #5 │ │ │ │ stmdage r2, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - ldmib r6, {r1, r7, r9, ip, sp, lr, pc} │ │ │ │ + stmib r6, {r1, r7, r9, ip, sp, lr, pc} │ │ │ │ stmdage r2, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf928f000 │ │ │ │ movwcs r9, #6691 @ 0x1a23 │ │ │ │ strhi lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ addcc pc, r4, sp, lsl #17 │ │ │ │ vqsub.s8 d20, d20, d26 │ │ │ │ vqdmlal.s q9, d16, d1[2] │ │ │ │ stmib sp, {r0, r8, r9}^ │ │ │ │ movwls r5, #55060 @ 0xd714 │ │ │ │ - movwvs pc, #5708 @ 0x164c @ │ │ │ │ + mvnpl pc, #76, 12 @ 0x4c00000 │ │ │ │ msreq CPSR_sxc, #192, 4 │ │ │ │ movwls r9, #9750 @ 0x2616 │ │ │ │ blls 0x44ac50 │ │ │ │ mvnslt fp, fp, lsl #7 │ │ │ │ - ldmibcc r0!, {r0, r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmibcc r0!, {r0, r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ adcsmi lr, r4, #6 │ │ │ │ stmdbne r5!, {r3, r4, r5, fp, ip, lr, pc}^ │ │ │ │ strbvc lr, [r4, r7, asr #22]! │ │ │ │ andsle r1, r2, r6, lsr fp │ │ │ │ tstcs r1, sl, asr #12 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ vabdl.s16 , d3, d0 │ │ │ │ blls 0x452af4 │ │ │ │ ldrtmi sl, [r9], -r2, lsl #20 │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ strmi r4, [r4], -r1, asr #12 │ │ │ │ vhadd.s d18, d2, d10 │ │ │ │ - stccs 12, cr15, [r0], {1} │ │ │ │ + @ instruction: 0x2c00fbf1 │ │ │ │ blmi 0x5caf44 │ │ │ │ blls 0xaee41c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1230300 │ │ │ │ andcs fp, r0, sp, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -4236,103 +4236,103 @@ │ │ │ │ strtmi lr, [sl], -r7, asr #15 │ │ │ │ stmdage r2, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff9600 │ │ │ │ stmdacs r0, {r0, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7ded0bd │ │ │ │ rsbcs r4, sp, #70254592 @ 0x4300000 │ │ │ │ @ instruction: 0xf64b2101 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ vhadd.s d16, d1, d29 │ │ │ │ - @ instruction: 0xe7d4fd75 │ │ │ │ + ldrb pc, [r4, r5, ror #26] @ │ │ │ │ blx 0x1950e56 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrsbhi pc, [r0], #-130 @ 0xffffff7e @ │ │ │ │ ldrmi fp, [r4], -r5, lsl #1 │ │ │ │ strbmi r4, [r0], -r7, lsl #12 │ │ │ │ ldrmi r4, [lr], -sp, lsl #12 │ │ │ │ - mcr2 2, 2, pc, cr8, cr8, {0} @ │ │ │ │ + mrc2 2, 1, pc, cr8, cr8, {0} │ │ │ │ strmi r9, [r2], r0, lsl #8 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ strbmi r6, [r3], -r5, ror #21 │ │ │ │ sbfxmi r4, r2, #12, #9 │ │ │ │ @ instruction: 0xf1b8bbb8 │ │ │ │ stcle 15, cr0, [r6, #-0] │ │ │ │ ldrbcc pc, [pc, r8, lsl #2]! @ │ │ │ │ - adcscc pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + adccc pc, ip, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ ldrbcc pc, [pc, #266]! @ 0x14562 @ │ │ │ │ @ instruction: 0xf1ca4457 │ │ │ │ @ instruction: 0xf6460901 │ │ │ │ - vqdmull.s , d0, d0[7] │ │ │ │ + vorr.i16 , #3072 @ 0x0c00 │ │ │ │ @ instruction: 0xf8cd0b31 │ │ │ │ strbmi sl, [r2], ip │ │ │ │ bl 0x265eb0 │ │ │ │ ldrtmi r0, [r2], -r5, lsl #6 │ │ │ │ ldrbeq r4, [fp], r1, asr #12 │ │ │ │ ldmib r4, {r1, r8, ip, lr, pc}^ │ │ │ │ ldrmi r3, [r8, r0] │ │ │ │ svccs 0x0001f815 │ │ │ │ stmdavs r3!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ ldrmi r6, [r8, r0, ror #16] │ │ │ │ strhle r4, [lr, #45]! @ 0x2d │ │ │ │ @ instruction: 0xf8dd46d0 │ │ │ │ ldrbmi sl, [r0], -ip │ │ │ │ - mrc2 2, 3, pc, cr10, cr8, {0} │ │ │ │ + mcr2 2, 3, pc, cr10, cr8, {0} @ │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmib r4, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0xf64b3000 │ │ │ │ - vmla.f d19, d16, d0[1] │ │ │ │ + vsra.s64 d19, d20, #64 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ vmin.s16 q2, q4, q0 │ │ │ │ - strbmi pc, [r0], -r5, ror #28 @ │ │ │ │ + @ instruction: 0x4640fe55 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bicscc pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + biccc pc, ip, #78643200 @ 0x4b00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ svclt 0x0000e792 │ │ │ │ - mvncc pc, #78643200 @ 0x4b00000 │ │ │ │ + bicscc pc, r4, #78643200 @ 0x4b00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ svclt 0x0000e78c │ │ │ │ ldrlt r4, [r0], #-1684 @ 0xfffff96c │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ - msrvs R8_usr, r4 │ │ │ │ + tstpvs r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrdmi lr, [r0], -ip │ │ │ │ @ instruction: 0xf85d46a4 │ │ │ │ strbmi r4, [r0, -r4, lsl #22]! │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ stmdacs r5, {r4, r5, sl, ip, sp, pc} │ │ │ │ andle r9, r9, r2, lsl #24 │ │ │ │ @ instruction: 0xf64b4684 │ │ │ │ - vmla.f d19, d16, d0[7] │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ strbtmi r0, [r2], -sp, lsr #2 │ │ │ │ ldrdcc lr, [r0], -r4 │ │ │ │ @ instruction: 0x4718bc30 │ │ │ │ ldrdpl lr, [r0], -r4 │ │ │ │ - tstpmi r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnscc pc, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldclt 6, cr4, [r0], #-688 @ 0xfffffd50 │ │ │ │ svclt 0x00004760 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6b74c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ smlatbcs r0, r0, r2, r2 │ │ │ │ - stm r4, {r1, r7, r9, ip, sp, lr, pc} │ │ │ │ + ldmda r4!, {r1, r7, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f2104 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vmov.i32 d21, #256 @ 0x00000100 │ │ │ │ vhsub.s8 d16, d4, d1 │ │ │ │ vsubw.s8 , q0, d13 │ │ │ │ @ instruction: 0xf8c40301 │ │ │ │ stmib r4, {r2, r7}^ │ │ │ │ @@ -4344,15 +4344,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b798 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ adccs r4, r0, #13631488 @ 0xd00000 │ │ │ │ smlabbcs r0, r3, r0, fp │ │ │ │ - ldmda ip, {r1, r7, r9, ip, sp, lr, pc}^ │ │ │ │ + stmda ip, {r1, r7, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f2304 │ │ │ │ stmib r4, {r0, r1, r2, r3, r4, r5, r6, r7, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8c43323 │ │ │ │ movwcs r2, #8324 @ 0x2084 │ │ │ │ addspl pc, r8, r4, asr #17 │ │ │ │ andspl pc, r1, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @@ -4368,34 +4368,34 @@ │ │ │ │ stmibvs r3!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ andle r2, r9, r2, lsl #22 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrtmi pc, [ip], #-1611 @ 0xfffff9b5 @ │ │ │ │ + strtmi pc, [ip], #-1611 @ 0xfffff9b5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - bicseq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + biceq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrmi R12_usr, fp │ │ │ │ + tstpmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r2, r0, r3, asr #4 │ │ │ │ vshl.s32 d9, d0, d6 │ │ │ │ - svclt 0x0000ffcd │ │ │ │ + svclt 0x0000ffbd │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00ecf8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ blmi 0x43ee58 │ │ │ │ ldmdavs fp, {r0, r2, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ @ instruction: 0xf8520300 │ │ │ │ andls r1, r0, #4, 22 @ 0x1000 │ │ │ │ - cdp2 2, 10, cr15, cr14, cr2, {1} │ │ │ │ + cdp2 2, 9, cr15, cr14, cr2, {1} │ │ │ │ blmi 0x2ae7dc │ │ │ │ ldmdavs sl, {r6, r8, r9, fp, ip} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r2, r9, lsl #2 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ tstcs r0, r3 │ │ │ │ @@ -4417,15 +4417,15 @@ │ │ │ │ @ instruction: 0x46204632 │ │ │ │ stmdavc r3, {r3, r7, r8, r9, sl, lr} │ │ │ │ rscsle r2, r5, r0, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - eormi pc, r8, sp, asr #12 │ │ │ │ + andsmi pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcc lr, [r2], #-2512 @ 0xfffff630 │ │ │ │ @@ -4832,28 +4832,28 @@ │ │ │ │ blx 0x8d55b0 │ │ │ │ sbcsmi pc, r3, r5, lsl #10 │ │ │ │ stmib r0, {r0, r1, r2, r3, r4, r8, r9, lr}^ │ │ │ │ bvc 0x12b2144 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ ldrbmi sl, [r4], -sp, asr #30 │ │ │ │ andcs lr, r0, lr, lsl #14 │ │ │ │ - mvnseq pc, #81788928 @ 0x4e00000 │ │ │ │ + mvneq pc, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d6, d0 │ │ │ │ - @ instruction: 0xf64bfc31 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + @ instruction: 0xf64bfc21 │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vaddl.s8 q10, d16, d0 │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ blmi 0x94e28 │ │ │ │ addsne pc, r9, #64, 4 │ │ │ │ - mcr2 2, 6, pc, cr4, cr13, {2} @ │ │ │ │ - eorseq lr, r2, r8, lsl #18 │ │ │ │ + mrc2 2, 5, pc, cr4, cr13, {2} │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6bf88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe8 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ blx 0x100fa4 │ │ │ │ @ instruction: 0xf013f30e │ │ │ │ @@ -4884,39 +4884,39 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1bebd30 │ │ │ │ svclt 0x00010f01 │ │ │ │ andcs r6, r0, #68 @ 0x44 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ rscle r2, lr, r2, lsl #6 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x5952d4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 , q11, │ │ │ │ - vnmlavc.f64 d15, d19, d13 │ │ │ │ + vmovvc.s16 pc, d19[0] │ │ │ │ ldmvs r1, {r0, r1, r3, r5, r7, r8, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ stmib r0, {r0, r6, sp, lr}^ │ │ │ │ ldrb r2, [sl, r2, lsl #6] │ │ │ │ - ldrmi pc, [r0, #1611]! @ 0x64b │ │ │ │ + strmi pc, [r0, #1611]! @ 0x64b │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0a │ │ │ │ @ instruction: 0x462072de │ │ │ │ vrshl.s32 d9, d0, d6 │ │ │ │ - @ instruction: 0xf64bfbb5 │ │ │ │ - vshl.s64 d20, d16, #0 │ │ │ │ + @ instruction: 0xf64bfba5 │ │ │ │ + vabal.s8 q10, d16, d16 │ │ │ │ @ instruction: 0xf64b052d │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0xd5320 │ │ │ │ sbcsvc pc, fp, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - blx 0xfe9d1712 │ │ │ │ - eorseq lr, r2, r0, lsr #18 │ │ │ │ + blx 0xfe5d1712 │ │ │ │ + eorseq lr, r2, r0, lsl r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldcmi 0, cr11, [sp], #572 @ 0x23c │ │ │ │ @ instruction: 0xf04f0bc6 │ │ │ │ stmdavs r4!, {sl, fp} │ │ │ │ @@ -5324,20 +5324,20 @@ │ │ │ │ stmib r1, {r8, sl, sp}^ │ │ │ │ blls 0xe68ec │ │ │ │ subsle r2, ip, r0, lsl #22 │ │ │ │ @ instruction: 0xf0467a94 │ │ │ │ strtmi r0, [r0], -r0, asr #12 │ │ │ │ @ instruction: 0xf43f2c00 │ │ │ │ @ instruction: 0xf64bae83 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vaddl.s8 q10, d16, d0 │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ blmi 0xfec555bc │ │ │ │ addsne pc, r9, #64, 4 │ │ │ │ - blx 0xffed1e84 │ │ │ │ + blx 0xffad1e84 │ │ │ │ str r7, [ip, #2125]! @ 0x84d │ │ │ │ strble r0, [lr], #664 @ 0x298 │ │ │ │ @ instruction: 0xf64f3d01 │ │ │ │ vshr.s64 , , #64 │ │ │ │ bl 0x10d55a0 │ │ │ │ strb r0, [r6, r0, lsl #6] │ │ │ │ @ instruction: 0xf04f430b │ │ │ │ @@ -5505,15 +5505,15 @@ │ │ │ │ b 0x1053bd8 │ │ │ │ blx 0x557dc │ │ │ │ @ instruction: 0xf04ff108 │ │ │ │ tstls sl, r8, lsl #18 │ │ │ │ @ instruction: 0xf1c8900b │ │ │ │ tstls r9, r7, lsr #2 │ │ │ │ bllt 0xfead37c8 │ │ │ │ - eorseq lr, r2, r8, lsl #18 │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ @ instruction: 0xf087fab7 │ │ │ │ @ instruction: 0xf1c02403 │ │ │ │ @ instruction: 0xf1000e00 │ │ │ │ blx 0x1d8860 │ │ │ │ @ instruction: 0xf88df000 │ │ │ │ blx 0x9e5828 │ │ │ │ b 0x1055024 │ │ │ │ @@ -5532,20 +5532,20 @@ │ │ │ │ streq fp, [r4], -r0, ror #2 │ │ │ │ movweq pc, #832 @ 0x340 @ │ │ │ │ ldrbtmi pc, [lr], #4 @ │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstmi ip, #192, 18 @ 0x300000 │ │ │ │ blvc 0x144f0c4 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscmi pc, r0, fp, asr #12 │ │ │ │ + sbcsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #66560 @ 0x10400 │ │ │ │ - @ instruction: 0xf95af25d │ │ │ │ + @ instruction: 0xf94af25d │ │ │ │ strmi pc, [r0], #68 @ 0x44 │ │ │ │ @ instruction: 0xf292e611 │ │ │ │ @ instruction: 0xf1bef93b │ │ │ │ andle r0, r6, r6, lsl #30 │ │ │ │ svceq 0x0005f1be │ │ │ │ ldrbtmi sp, [r4], -r5, lsl #3 │ │ │ │ @ instruction: 0x2c04a908 │ │ │ │ @@ -5554,67 +5554,67 @@ │ │ │ │ addmi r0, fp, #-2147483646 @ 0x80000002 │ │ │ │ addmi fp, r5, #8, 30 │ │ │ │ addmi sp, r5, #4 │ │ │ │ @ instruction: 0xf4ff418b │ │ │ │ @ instruction: 0xe750af5c │ │ │ │ @ instruction: 0xf4bf4566 │ │ │ │ smlsld sl, ip, r8, pc @ │ │ │ │ - andpl pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + rscsmi pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d27 │ │ │ │ vqsub.s32 d2, d5, d7 │ │ │ │ - stccs 14, cr15, [r1], {139} @ 0x8b │ │ │ │ + stccs 14, cr15, [r1], {123} @ 0x7b │ │ │ │ blge 0x1b529b0 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x995d74 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 , , │ │ │ │ - @ instruction: 0xf64bfe7d │ │ │ │ - vrshr.s64 q10, q10, #64 │ │ │ │ + @ instruction: 0xf64bfe6d │ │ │ │ + vmlal.s q10, d16, d0[5] │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ andscs pc, r3, #64, 4 │ │ │ │ vpadd.i32 d4, d5, d12 │ │ │ │ - @ instruction: 0xf64bfe6f │ │ │ │ - vaddhn.i16 d21, q0, q10 │ │ │ │ + @ instruction: 0xf64bfe5f │ │ │ │ + vmov.i32 d21, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x5d5dac │ │ │ │ andvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1608 @ 0xfffff9b8 │ │ │ │ - cdp2 2, 6, cr15, cr0, cr5, {1} │ │ │ │ - ldrtpl pc, [r8], #-1611 @ 0xfffff9b5 @ │ │ │ │ + cdp2 2, 5, cr15, cr0, cr5, {1} │ │ │ │ + strtpl pc, [r8], #-1611 @ 0xfffff9b5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #17408 @ 0x4400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - cdp2 2, 5, cr15, cr2, cr5, {1} │ │ │ │ + cdp2 2, 4, cr15, cr2, cr5, {1} │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vrsra.s64 q8, q8, #64 │ │ │ │ + vqdmlal.s q8, d16, d0[4] │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - cdp2 2, 4, cr15, cr4, cr5, {1} │ │ │ │ + cdp2 2, 3, cr15, cr4, cr5, {1} │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x195dfc │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - cdp2 2, 3, cr15, cr10, cr5, {1} │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ - eorseq lr, r2, r4, asr #18 │ │ │ │ + cdp2 2, 2, cr15, cr10, cr5, {1} │ │ │ │ eorseq lr, r2, r0, lsr #18 │ │ │ │ - eorseq lr, r2, r8, ror #18 │ │ │ │ - eorseq lr, r2, r4, asr r9 │ │ │ │ + eorseq lr, r2, r4, lsr r9 │ │ │ │ + eorseq lr, r2, r0, lsl r9 │ │ │ │ + eorseq lr, r2, r8, asr r9 │ │ │ │ + eorseq lr, r2, r4, asr #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldcmi 0, cr11, [ip], #572 @ 0x23c │ │ │ │ strcs r0, [r0], -r7, asr #31 │ │ │ │ strls r6, [sp], #-2084 @ 0xfffff7dc │ │ │ │ @@ -6016,21 +6016,21 @@ │ │ │ │ stmib r1, {r8, r9, sp}^ │ │ │ │ ldrcs r4, [r0, #-1282] @ 0xfffffafe │ │ │ │ stmdacs r0, {r0, r1, fp, ip, pc} │ │ │ │ bvc 0xfe54a11c │ │ │ │ strbeq pc, [r0, #-69] @ 0xffffffbb @ │ │ │ │ stccs 6, cr4, [r0], {35} @ 0x23 │ │ │ │ mcrge 4, 4, pc, cr11, cr15, {1} @ │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addmi pc, r0, fp, asr #12 │ │ │ │ + rsbsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d16, d30 │ │ │ │ vqsub.s16 d17, d28, d9 │ │ │ │ - stmdavc r8, {r0, r4, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavc r8, {r0, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq lr, [r8, #1460] @ 0x5b4 │ │ │ │ stccc 4, cr13, [r1, #-824] @ 0xfffffcc8 │ │ │ │ mvnseq pc, #-1073741808 @ 0xc0000010 │ │ │ │ movwmi lr, #47050 @ 0xb7ca │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ str r4, [r0, fp, lsl #12]! │ │ │ │ @@ -6195,15 +6195,15 @@ │ │ │ │ tstpls sl, r8, lsl #2 @ p-variant is OBSOLETE │ │ │ │ cmppeq r5, pc, rrx @ p-variant is OBSOLETE │ │ │ │ streq lr, [r9], #-2628 @ 0xfffff5bc │ │ │ │ smlatbeq r8, r1, fp, lr │ │ │ │ stmdbeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ tstls r9, fp, lsl #8 │ │ │ │ bllt 0xfee14290 │ │ │ │ - eorseq lr, r2, r8, lsl #18 │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ vst3.32 @ instruction: 0xf485fab5 │ │ │ │ @ instruction: 0xf1c42603 │ │ │ │ @ instruction: 0xf1040c00 │ │ │ │ blx 0x159b28 │ │ │ │ @ instruction: 0xf88df404 │ │ │ │ blx 0x96e2f0 │ │ │ │ b 0x11552e4 │ │ │ │ @@ -6223,20 +6223,20 @@ │ │ │ │ streq fp, [r4], -r0, ror #2 │ │ │ │ movweq pc, #832 @ 0x340 @ │ │ │ │ ldrbtmi pc, [lr], #4 @ │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstmi ip, #192, 18 @ 0x300000 │ │ │ │ blvc 0x144fba4 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscmi pc, r0, fp, asr #12 │ │ │ │ + sbcsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #66560 @ 0x10400 │ │ │ │ - blx 0xffd52c8e │ │ │ │ + blx 0xff952c8e │ │ │ │ strmi pc, [r0], #68 @ 0x44 │ │ │ │ @ instruction: 0xf291e616 │ │ │ │ @ instruction: 0xf1befbd5 │ │ │ │ andle r0, r6, r6, lsl #30 │ │ │ │ svceq 0x0005f1be │ │ │ │ ldrbtmi sp, [r6], -r1, lsl #3 │ │ │ │ @ instruction: 0x2e04a908 │ │ │ │ @@ -6245,67 +6245,67 @@ │ │ │ │ addmi r0, fp, #-2147483646 @ 0x80000002 │ │ │ │ addmi fp, r4, #8, 30 │ │ │ │ addmi sp, r4, #4 │ │ │ │ @ instruction: 0xf4ff418b │ │ │ │ smlsld sl, ip, r8, pc @ │ │ │ │ @ instruction: 0xf67f45bc │ │ │ │ smlsld sl, r8, r4, pc @ │ │ │ │ - andpl pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + rscsmi pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d27 │ │ │ │ vqsub.s32 d2, d5, d7 │ │ │ │ - @ instruction: 0x2e01f925 │ │ │ │ + @ instruction: 0x2e01f915 │ │ │ │ blge 0x1e1347c │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x996840 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 , , │ │ │ │ - @ instruction: 0xf64bf917 │ │ │ │ - vrshr.s64 q10, q10, #64 │ │ │ │ + @ instruction: 0xf64bf907 │ │ │ │ + vmlal.s q10, d16, d0[5] │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ andscs pc, r3, #64, 4 │ │ │ │ vpadd.i32 d4, d5, d12 │ │ │ │ - @ instruction: 0xf64bf909 │ │ │ │ - vaddhn.i16 d21, q0, q10 │ │ │ │ + @ instruction: 0xf64bf8f9 │ │ │ │ + vmov.i32 d21, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x5d6878 │ │ │ │ andvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1608 @ 0xfffff9b8 │ │ │ │ - @ instruction: 0xf8faf225 │ │ │ │ - ldrtpl pc, [r8], #-1611 @ 0xfffff9b5 @ │ │ │ │ + @ instruction: 0xf8eaf225 │ │ │ │ + strtpl pc, [r8], #-1611 @ 0xfffff9b5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #17408 @ 0x4400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf8ecf225 │ │ │ │ + @ instruction: 0xf8dcf225 │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vrsra.s64 q8, q8, #64 │ │ │ │ + vqdmlal.s q8, d16, d0[4] │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf8def225 │ │ │ │ + @ instruction: 0xf8cef225 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x1968c8 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xf8d4f225 │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ - eorseq lr, r2, r4, asr #18 │ │ │ │ + @ instruction: 0xf8c4f225 │ │ │ │ eorseq lr, r2, r0, lsr #18 │ │ │ │ - eorseq lr, r2, r8, ror #18 │ │ │ │ - eorseq lr, r2, r4, asr r9 │ │ │ │ + eorseq lr, r2, r4, lsr r9 │ │ │ │ + eorseq lr, r2, r0, lsl r9 │ │ │ │ + eorseq lr, r2, r8, asr r9 │ │ │ │ + eorseq lr, r2, r4, asr #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [lr], -pc, lsl #1 │ │ │ │ strcs r4, [r0, #-2500] @ 0xfffff63c │ │ │ │ strdls r0, [r6], -r7 │ │ │ │ @@ -6726,21 +6726,21 @@ │ │ │ │ stmib r3, {r8, sp}^ │ │ │ │ stmdbls r3, {r1, r8} │ │ │ │ rsble r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf0457aa0 │ │ │ │ strmi r0, [r1], -r0, asr #14 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr9, cr15, {1} │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addmi pc, r0, fp, asr #12 │ │ │ │ + rsbsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d16, d29 │ │ │ │ - vqsub.s16 d17, d28, d9 │ │ │ │ - ldmdavc lr, {r0, r2, fp, ip, sp, lr, pc}^ │ │ │ │ + vqsub.s16 d17, d27, d9 │ │ │ │ + ldmdavc lr, {r0, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldreq lr, [r1, #-1440] @ 0xfffffa60 │ │ │ │ vshl.s8 , q6, q8 │ │ │ │ ldmdane r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf148460a │ │ │ │ strb r0, [r5, r0, lsl #16] │ │ │ │ @ instruction: 0xf04f4313 │ │ │ │ svclt 0x00140200 │ │ │ │ @@ -6904,15 +6904,15 @@ │ │ │ │ bicsle r2, sp, r5, lsl #18 │ │ │ │ @ instruction: 0xf0002a05 │ │ │ │ @ instruction: 0xf0158087 │ │ │ │ svclt 0x00080f0c │ │ │ │ @ instruction: 0xf47fab04 │ │ │ │ ldrb sl, [sp], -fp, lsl #30 │ │ │ │ ldrbt r2, [pc], r0, lsl #14 │ │ │ │ - eorseq lr, r2, r8, lsl #18 │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ @ instruction: 0xf083fab3 │ │ │ │ blx 0xfecc5200 │ │ │ │ eorcc pc, r0, r2, lsl #1 │ │ │ │ stmdaeq r0!, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ blx 0xa6fcc │ │ │ │ b 0x1114de4 │ │ │ │ @ instruction: 0xf1c00308 │ │ │ │ @@ -6954,20 +6954,20 @@ │ │ │ │ movweq pc, #832 @ 0x340 @ │ │ │ │ mvnsmi pc, r1 │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstmi r9, #3244032 @ 0x318000 │ │ │ │ andeq pc, r0, r0, asr #6 │ │ │ │ blvc 0x1850660 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscmi pc, r0, fp, asr #12 │ │ │ │ + sbcsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #64, 22 @ 0x10000 │ │ │ │ - mrc2 2, 1, pc, cr14, cr11, {2} │ │ │ │ + mcr2 2, 1, pc, cr14, cr11, {2} @ │ │ │ │ orrmi pc, r0, r1, asr #32 │ │ │ │ bcs 0x1d0638 │ │ │ │ bcs 0x18aeb4 │ │ │ │ svcge 0x0075f47f │ │ │ │ blge 0x2286e0 │ │ │ │ ldrb r2, [sp, #2564] @ 0xa04 │ │ │ │ mrc2 2, 0, pc, cr6, cr0, {4} │ │ │ │ @@ -6976,66 +6976,66 @@ │ │ │ │ svclt 0x00084283 │ │ │ │ andle r4, r4, lr, lsr #5 │ │ │ │ orrmi r4, r3, lr, lsr #5 │ │ │ │ svcge 0x0048f4ff │ │ │ │ ldrmi lr, [lr, #1852]! @ 0x73c │ │ │ │ svcge 0x0044f67f │ │ │ │ @ instruction: 0xf64be738 │ │ │ │ - vsubl.s8 , d0, d8 │ │ │ │ + vrshr.s64 q10, q12, #64 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xadeedc │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ - blx 0x1c53776 │ │ │ │ - strtpl pc, [r4], #-1611 @ 0xfffff9b5 │ │ │ │ + blx 0x1853776 │ │ │ │ + ldrpl pc, [r4], #-1611 @ 0xfffff9b5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b24 │ │ │ │ strls r7, [r0], #-518 @ 0xfffffdfa │ │ │ │ - blx 0x18d3792 │ │ │ │ + blx 0x14d3792 │ │ │ │ @ instruction: 0xf43f2901 │ │ │ │ andcs sl, r0, r8, lsr #22 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, lr, lsl fp │ │ │ │ sbcne pc, r3, #64, 4 │ │ │ │ - blx 0x15537ae │ │ │ │ - rscsmi pc, r4, #78643200 @ 0x4b00000 │ │ │ │ + blx 0x11537ae │ │ │ │ + rscmi pc, r4, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x55f780 │ │ │ │ - blx 0x11d37ca │ │ │ │ - ldrtpl pc, [r8], #-1611 @ 0xfffff9b5 @ │ │ │ │ + blx 0xdd37ca │ │ │ │ + strtpl pc, [r8], #-1611 @ 0xfffff9b5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #17408 @ 0x4400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0xe537e6 │ │ │ │ + blx 0xa537e6 │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vrsra.s64 q8, q8, #64 │ │ │ │ + vqdmlal.s q8, d16, d0[4] │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xad3802 │ │ │ │ + blx 0x6d3802 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x197430 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - blx 0x853816 │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ - eorseq lr, r2, r4, asr #18 │ │ │ │ + blx 0x453816 │ │ │ │ eorseq lr, r2, r0, lsr #18 │ │ │ │ - eorseq lr, r2, r8, ror #18 │ │ │ │ - eorseq lr, r2, r4, asr r9 │ │ │ │ + eorseq lr, r2, r4, lsr r9 │ │ │ │ + eorseq lr, r2, r0, lsl r9 │ │ │ │ + eorseq lr, r2, r8, asr r9 │ │ │ │ + eorseq lr, r2, r4, asr #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldcmi 0, cr11, [lr], #572 @ 0x23c │ │ │ │ strcs r0, [r0, #-3014] @ 0xfffff43a │ │ │ │ strls r6, [sp], #-2084 @ 0xfffff7dc │ │ │ │ @@ -7439,21 +7439,21 @@ │ │ │ │ stmib r1, {sp}^ │ │ │ │ ldrcs r4, [r0, #-1282] @ 0xfffffafe │ │ │ │ blcs 0x3e200 │ │ │ │ bvc 0xfe54b758 │ │ │ │ movteq pc, #69 @ 0x45 @ │ │ │ │ stccs 6, cr4, [r0], {32} │ │ │ │ mcrge 4, 4, pc, cr11, cr15, {1} @ │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addmi pc, r0, fp, asr #12 │ │ │ │ + rsbsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d16, d30 │ │ │ │ vqsub.s16 d17, d27, d9 │ │ │ │ - @ instruction: 0xf891fa73 │ │ │ │ + @ instruction: 0xf891fa63 │ │ │ │ ldr ip, [r4, #1]! │ │ │ │ strble r0, [sp], #472 @ 0x1d8 │ │ │ │ @ instruction: 0xf1633d01 │ │ │ │ @ instruction: 0xe7c9437f │ │ │ │ @ instruction: 0xf04f430b │ │ │ │ svclt 0x00140100 │ │ │ │ strmi r2, [fp], -r1, lsl #6 │ │ │ │ @@ -7618,15 +7618,15 @@ │ │ │ │ cmppeq r5, pc, rrx @ p-variant is OBSOLETE │ │ │ │ vmlseq.f32 s28, s18, s28 │ │ │ │ smlatbeq r8, r1, fp, lr │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf04f9109 │ │ │ │ @ instruction: 0xf7ff0e08 │ │ │ │ svclt 0x0000bbb3 │ │ │ │ - eorseq lr, r2, r8, lsl #18 │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ @ instruction: 0xf087fab7 │ │ │ │ submi r2, r4, #12582912 @ 0xc00000 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr0, {0} │ │ │ │ @ instruction: 0xf000fa07 │ │ │ │ andspl pc, r0, sp, lsl #17 │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r7 │ │ │ │ andls r4, r7, r0, lsr #6 │ │ │ │ @@ -7645,20 +7645,20 @@ │ │ │ │ streq fp, [r3], -r0, ror #2 │ │ │ │ andeq pc, r0, #64, 6 │ │ │ │ mvnsmi pc, #3 │ │ │ │ rsbsmi pc, pc, #34 @ 0x22 │ │ │ │ tstmi r3, #192, 18 @ 0x300000 │ │ │ │ blvc 0x14511e4 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscmi pc, r0, fp, asr #12 │ │ │ │ + sbcsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #64, 22 @ 0x10000 │ │ │ │ - @ instruction: 0xf8d8f25b │ │ │ │ + @ instruction: 0xf8c8f25b │ │ │ │ orrmi pc, r0, #67 @ 0x43 │ │ │ │ @ instruction: 0xf290e618 │ │ │ │ stccs 8, cr15, [r6], {185} @ 0xb9 │ │ │ │ stccs 0, cr13, [r5], {5} │ │ │ │ strtmi sp, [r5], -r5, lsl #3 │ │ │ │ @ instruction: 0x2c04a908 │ │ │ │ ldmib sp, {r0, r1, r3, r9, sl, sp, lr, pc}^ │ │ │ │ @@ -7666,67 +7666,67 @@ │ │ │ │ addmi r7, fp, #-2147483646 @ 0x80000002 │ │ │ │ ldrmi fp, [ip, #3848]! @ 0xf08 │ │ │ │ ldrmi sp, [ip, #4]! │ │ │ │ @ instruction: 0xf4ff418b │ │ │ │ @ instruction: 0xe751af5d │ │ │ │ @ instruction: 0xf67f42b0 │ │ │ │ smlsld sl, sp, r9, pc @ │ │ │ │ - andpl pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + rscsmi pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d27 │ │ │ │ vqsub.s32 d2, d3, d7 │ │ │ │ - stccs 14, cr15, [r1, #-44] @ 0xffffffd4 │ │ │ │ + stccs 13, cr15, [r1, #-1004] @ 0xfffffc14 │ │ │ │ blge 0x1e54ab0 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x997e74 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 , , │ │ │ │ - @ instruction: 0xf64bfdfd │ │ │ │ - vrshr.s64 q10, q10, #64 │ │ │ │ + @ instruction: 0xf64bfded │ │ │ │ + vmlal.s q10, d16, d0[5] │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ andscs pc, r3, #64, 4 │ │ │ │ vpadd.i32 d4, d3, d12 │ │ │ │ - @ instruction: 0xf64bfdef │ │ │ │ - vaddhn.i16 d21, q0, q10 │ │ │ │ + @ instruction: 0xf64bfddf │ │ │ │ + vmov.i32 d21, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x5d7eac │ │ │ │ andvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1648 @ 0xfffff990 │ │ │ │ - stc2l 2, cr15, [r0, #140]! @ 0x8c │ │ │ │ - ldrtpl pc, [r8], #-1611 @ 0xfffff9b5 @ │ │ │ │ + ldc2l 2, cr15, [r0, #140] @ 0x8c │ │ │ │ + strtpl pc, [r8], #-1611 @ 0xfffff9b5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #17408 @ 0x4400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - ldc2l 2, cr15, [r2, #140] @ 0x8c │ │ │ │ + stc2l 2, cr15, [r2, #140] @ 0x8c │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vrsra.s64 q8, q8, #64 │ │ │ │ + vqdmlal.s q8, d16, d0[4] │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - stc2l 2, cr15, [r4, #140] @ 0x8c │ │ │ │ + ldc2 2, cr15, [r4, #140]! @ 0x8c │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x197efc │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - ldc2 2, cr15, [sl, #140]! @ 0x8c │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ - eorseq lr, r2, r4, asr #18 │ │ │ │ + stc2 2, cr15, [sl, #140]! @ 0x8c │ │ │ │ eorseq lr, r2, r0, lsr #18 │ │ │ │ - eorseq lr, r2, r8, ror #18 │ │ │ │ - eorseq lr, r2, r4, asr r9 │ │ │ │ + eorseq lr, r2, r4, lsr r9 │ │ │ │ + eorseq lr, r2, r0, lsl r9 │ │ │ │ + eorseq lr, r2, r8, asr r9 │ │ │ │ + eorseq lr, r2, r4, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6ec6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ addlt r4, r2, sp, lsr sl │ │ │ │ @ instruction: 0xf982f7fd │ │ │ │ blcc 0x75b0c │ │ │ │ @@ -7784,17 +7784,17 @@ │ │ │ │ addsvs pc, r0, #805306380 @ 0x3000000c │ │ │ │ msrcc SPSR_fc, #64, 4 │ │ │ │ strdcs lr, [r0], -r1 │ │ │ │ cmpppl r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ rscvs pc, sp, #64, 4 │ │ │ │ - stc2 2, cr15, [ip, #-140]! @ 0xffffff74 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ - eorseq lr, r2, r8, lsr #19 │ │ │ │ + ldc2 2, cr15, [ip, #-140] @ 0xffffff74 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ + mlaseq r2, r8, r9, lr │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb6bb40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, pc, r0, ror #30 │ │ │ │ andls sl, r3, r8, lsr #18 │ │ │ │ andeq lr, ip, r1, lsl #17 │ │ │ │ @@ -8900,20 +8900,20 @@ │ │ │ │ ldmib sp, {r3, sl, sp, lr, pc}^ │ │ │ │ andls r1, r8, r8 │ │ │ │ strpl lr, [r4], #-2525 @ 0xfffff623 │ │ │ │ svcls 0x00069005 │ │ │ │ @ instruction: 0xf89be4e3 │ │ │ │ stccs 0, cr4, [r0], {13} │ │ │ │ @ instruction: 0xf64bd1e0 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ blmi 0xfeb58d9c │ │ │ │ vqsub.s16 q9, , │ │ │ │ - strcs pc, [r0], -fp, lsl #30 │ │ │ │ + @ instruction: 0x2600fefb │ │ │ │ streq lr, [r3], #-2638 @ 0xfffff5b2 │ │ │ │ streq lr, [r2, #-2633] @ 0xfffff5b7 │ │ │ │ @ instruction: 0x46b64631 │ │ │ │ @ instruction: 0xf7ff46b1 │ │ │ │ blx 0xfed07384 │ │ │ │ ldmdblt fp, {r0, r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcr2 10, 4, pc, cr6, cr6, {5} @ │ │ │ │ @@ -9023,75 +9023,75 @@ │ │ │ │ ldmib sp, {r0, r5, r9, sl, sp, lr, pc}^ │ │ │ │ ldmib sp, {r2, r4, r9, ip, lr}^ │ │ │ │ addmi r4, sl, #-2147483642 @ 0x80000006 │ │ │ │ adcmi fp, r5, #8, 30 │ │ │ │ ldrmi sp, [ip, #498]! @ 0x1f2 │ │ │ │ mcrge 6, 1, pc, cr4, cr15, {3} @ │ │ │ │ @ instruction: 0xf64be615 │ │ │ │ - vmvn.i32 d21, #524288 @ 0x00080000 │ │ │ │ + vaddhn.i16 d21, q0, q12 │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ blmi 0xcd9388 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d2 │ │ │ │ - @ instruction: 0xf64bfb73 │ │ │ │ - vabal.s8 , d0, d20 │ │ │ │ + @ instruction: 0xf64bfb63 │ │ │ │ + vorr.i32 d21, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf64b052d │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0xb593a4 │ │ │ │ andvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - blx 0x1955786 │ │ │ │ - andpl pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + blx 0x1555786 │ │ │ │ + rscsmi pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d20 │ │ │ │ vqsub.s32 d2, d2, d7 │ │ │ │ - blls 0x217c70 │ │ │ │ + blls 0x217c30 │ │ │ │ @ instruction: 0xf43e2b01 │ │ │ │ andcs sl, r0, sl, lsl #30 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, lr, lsl fp │ │ │ │ sbcne pc, r3, #64, 4 │ │ │ │ - blx 0x11d57c2 │ │ │ │ - ldrbtmi pc, [r4], #1611 @ 0x64b @ │ │ │ │ + blx 0xdd57c2 │ │ │ │ + strbtmi pc, [r4], #1611 @ 0x64b @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x46504b16 │ │ │ │ vshl.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d2, d2, d3 │ │ │ │ - andcs pc, r0, r7, lsr fp @ │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + andcs pc, r0, r7, lsr #22 │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b12 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xb557f6 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + blx 0x7557f6 │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addmi pc, r0, fp, asr #12 │ │ │ │ + rsbsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d12 │ │ │ │ vqsub.s16 d17, d25, d9 │ │ │ │ - @ instruction: 0x2000fdbf │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + andcs pc, r0, pc, lsr #27 │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #8, 22 @ 0x2000 │ │ │ │ vhadd.s32 d9, d2, d0 │ │ │ │ - svclt 0x0000fb15 │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ - eorseq lr, r2, r8, ror #18 │ │ │ │ + svclt 0x0000fb05 │ │ │ │ + eorseq lr, r2, r0, lsr #18 │ │ │ │ + eorseq lr, r2, r8, asr r9 │ │ │ │ + ldrhteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, ip, lsl #20 │ │ │ │ + ldrsbteq lr, [r2], -ip │ │ │ │ + ldrshteq lr, [r2], -r4 │ │ │ │ eorseq lr, r2, r8, asr #19 │ │ │ │ - eorseq lr, r2, ip, lsl sl │ │ │ │ - eorseq lr, r2, ip, ror #19 │ │ │ │ - eorseq lr, r2, r4, lsl #20 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ blmi 0xfeec5210 │ │ │ │ ldrmi r2, [r4], -r0, lsl #10 │ │ │ │ vqrdmlsh.s q8, q8, d2[1] │ │ │ │ @@ -9142,15 +9142,15 @@ │ │ │ │ ldrtmi r0, [sl], -r7, lsl #6 │ │ │ │ stmdaeq r3, {r0, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmibvc r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcvc lr, r1, r3, asr #20 │ │ │ │ @ instruction: 0xf04f0849 │ │ │ │ svclt 0x00380300 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - cdp2 2, 1, cr15, cr8, cr15, {2} │ │ │ │ + cdp2 2, 0, cr15, cr8, cr15, {2} │ │ │ │ ldrmi r4, [r6], r6, lsl #12 │ │ │ │ blx 0xfe96a9ce │ │ │ │ strbmi ip, [r1, #774]! @ 0x306 │ │ │ │ movwcc pc, #6917 @ 0x1b05 @ │ │ │ │ tsteq r3, r2, ror fp │ │ │ │ @ instruction: 0xf116d217 │ │ │ │ bl 0x567cbc │ │ │ │ @@ -9164,15 +9164,15 @@ │ │ │ │ svclt 0x00284648 │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ sbcshi pc, r8, r0, asr #32 │ │ │ │ bl 0xfec2aa44 │ │ │ │ ldrtmi r0, [sl], -ip │ │ │ │ tsteq r3, lr, ror #22 │ │ │ │ vcgt.s8 d18, d15, d0 │ │ │ │ - strmi pc, [r3], -sp, ror #27 │ │ │ │ + @ instruction: 0x4603fddd │ │ │ │ strmi r2, [r9], r0 │ │ │ │ blx 0xfe96ab4e │ │ │ │ strbmi ip, [r0, #-3587]! @ 0xfffff1fd │ │ │ │ vmla.f64 d15, d1, d5 │ │ │ │ bleq 0x3d3ed8 │ │ │ │ ldrbmi sp, [r6, #802] @ 0x322 │ │ │ │ strmi fp, [r4, #3848] @ 0xf08 │ │ │ │ @@ -9390,21 +9390,21 @@ │ │ │ │ blcs 0x92fb4 │ │ │ │ stmdahi r2!, {r1, r4, r5, r6, ip, lr, pc} │ │ │ │ andseq pc, r9, sp, lsl #17 │ │ │ │ addmi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ cdpcs 0, 0, cr8, cr0, cr2, {1} │ │ │ │ blcs 0x14da38 │ │ │ │ @ instruction: 0xf64bd04d │ │ │ │ - vmls.i d21, d0, d0[5] │ │ │ │ + vmov.i32 , #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0xfea59944 │ │ │ │ subvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf894f222 │ │ │ │ + @ instruction: 0xf884f222 │ │ │ │ stmdale r6!, {r1, r2, r9, fp, sp}^ │ │ │ │ ldmdale r0!, {r2, r9, fp, sp} │ │ │ │ rsble r2, r4, r0, lsl #20 │ │ │ │ streq lr, [r5, #-2846] @ 0xfffff4e2 │ │ │ │ movweq lr, #15180 @ 0x3b4c │ │ │ │ mvnseq pc, #35 @ 0x23 │ │ │ │ @ instruction: 0xe7b72210 │ │ │ │ @@ -9417,21 +9417,21 @@ │ │ │ │ stmib r1, {r8, r9, sp}^ │ │ │ │ andscs r2, r0, #134217728 @ 0x8000000 │ │ │ │ stmdals r2, {r8, r9, sp} │ │ │ │ bvc 0xfe846240 │ │ │ │ subeq pc, r0, #66 @ 0x42 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr1, cr15, {1} │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addmi pc, r0, fp, asr #12 │ │ │ │ + rsbsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d16, d14 │ │ │ │ vqsub.s16 d17, d25, d9 │ │ │ │ - ldrbeq pc, [sl, #2815] @ 0xaff @ │ │ │ │ + ldrbeq pc, [sl, #2799] @ 0xaef @ │ │ │ │ stccc 4, cr13, [r1, #-840] @ 0xfffffcb8 │ │ │ │ mvnseq pc, #-1073741808 @ 0xc0000010 │ │ │ │ blls 0x15344c │ │ │ │ teqle sp, r1, lsl #22 │ │ │ │ andcs r7, r0, sp, asr #16 │ │ │ │ ldrbt r4, [sl], -r3, lsl #12 │ │ │ │ movweq lr, #23326 @ 0x5b1e │ │ │ │ @@ -9563,16 +9563,16 @@ │ │ │ │ svcvc 0x0093ebb2 │ │ │ │ @ instruction: 0xf04fbf0b │ │ │ │ @ instruction: 0xf04f0840 │ │ │ │ movwcs r0, #26656 @ 0x6820 │ │ │ │ movwls r2, #17157 @ 0x4305 │ │ │ │ @ instruction: 0xf88d9b04 │ │ │ │ ldrbt r3, [r0], #-24 @ 0xffffffe8 │ │ │ │ - eorseq lr, r2, r0, lsr sl │ │ │ │ - eorseq lr, r2, r8, lsl #18 │ │ │ │ + eorseq lr, r2, r0, lsr #20 │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ andeq pc, r4, #72 @ 0x48 │ │ │ │ andcs lr, r0, #864026624 @ 0x33800000 │ │ │ │ blx 0xfecd3334 │ │ │ │ subsmi pc, r9, #134217730 @ 0x8000002 │ │ │ │ streq pc, [r0, #-259]! @ 0xfffffefd │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ @ instruction: 0xf101fa22 │ │ │ │ @@ -9609,20 +9609,20 @@ │ │ │ │ movwls r0, #18464 @ 0x4820 │ │ │ │ movwcs lr, #22442 @ 0x57aa │ │ │ │ blls 0xd3450 │ │ │ │ adcsle r2, r0, r0, lsl #22 │ │ │ │ ldrbt r2, [ip], -r0, lsl #4 │ │ │ │ vstrcs d7, [r0, #-404] @ 0xfffffe6c │ │ │ │ stclge 4, cr15, [sl, #508] @ 0x1fc │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscmi pc, r0, fp, asr #12 │ │ │ │ + sbcsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #56, 22 @ 0xe000 │ │ │ │ - @ instruction: 0xf980f259 │ │ │ │ + @ instruction: 0xf970f259 │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ blls 0x153348 │ │ │ │ @ instruction: 0xf43f2b01 │ │ │ │ stmdbge r6, {r1, r3, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ str r7, [r4, #2125] @ 0x84d │ │ │ │ @ instruction: 0xf95af28e │ │ │ │ andle r2, r5, r6, lsl #22 │ │ │ │ @@ -9643,45 +9643,45 @@ │ │ │ │ svcge 0x0037f43f │ │ │ │ stmdbge r6, {r0, r2, r8, r9, sp} │ │ │ │ ldr r9, [fp], r4, lsl #6 │ │ │ │ @ instruction: 0xf43f2b06 │ │ │ │ movwcs sl, #24331 @ 0x5f0b │ │ │ │ movwls sl, #18698 @ 0x490a │ │ │ │ mulcs r0, r4, r6 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r9, lsl fp │ │ │ │ sbcne pc, r3, #64, 4 │ │ │ │ - cdp2 2, 9, cr15, cr14, cr1, {1} │ │ │ │ - ldrtpl pc, [r8], #-1611 @ 0xfffff9b5 @ │ │ │ │ + cdp2 2, 8, cr15, cr14, cr1, {1} │ │ │ │ + strtpl pc, [r8], #-1611 @ 0xfffff9b5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #19456 @ 0x4c00 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - cdp2 2, 9, cr15, cr0, cr1, {1} │ │ │ │ + cdp2 2, 8, cr15, cr0, cr1, {1} │ │ │ │ @ instruction: 0xf0484041 │ │ │ │ svceq 0x00cd0210 │ │ │ │ ldr r4, [r7, #-1576] @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x319d70 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - cdp2 2, 8, cr15, cr0, cr1, {1} │ │ │ │ + cdp2 2, 7, cr15, cr0, cr1, {1} │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vrsra.s64 q8, q8, #64 │ │ │ │ + vqdmlal.s q8, d16, d0[4] │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - cdp2 2, 7, cr15, cr2, cr1, {1} │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ + cdp2 2, 6, cr15, cr2, cr1, {1} │ │ │ │ eorseq lr, r2, r0, lsr #18 │ │ │ │ - eorseq lr, r2, r8, ror #18 │ │ │ │ - eorseq lr, r2, r4, asr r9 │ │ │ │ + eorseq lr, r2, r0, lsl r9 │ │ │ │ + eorseq lr, r2, r8, asr r9 │ │ │ │ + eorseq lr, r2, r4, asr #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ stclmi 0, cr11, [r0, #580] @ 0x244 │ │ │ │ vqrdmlsh.s q8, , d2[3] │ │ │ │ andls r5, r8, sl, lsl #14 │ │ │ │ @@ -9738,15 +9738,15 @@ │ │ │ │ movweq lr, #31601 @ 0x7b71 │ │ │ │ stmdaeq r3, {r0, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmibvc r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcvc lr, r1, r3, asr #20 │ │ │ │ @ instruction: 0xf04f0849 │ │ │ │ svclt 0x00380300 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf970f24f │ │ │ │ + @ instruction: 0xf960f24f │ │ │ │ ldrmi r4, [r6], r6, lsl #12 │ │ │ │ blx 0xfe96b31e │ │ │ │ strbmi ip, [r1, #774]! @ 0x306 │ │ │ │ movwcc pc, #6917 @ 0x1b05 @ │ │ │ │ tsteq r3, r2, ror fp │ │ │ │ @ instruction: 0xf116d217 │ │ │ │ bl 0x56860c │ │ │ │ @@ -9760,15 +9760,15 @@ │ │ │ │ svclt 0x00284648 │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ rschi pc, r0, r0, asr #32 │ │ │ │ bl 0xfec2b394 │ │ │ │ ldrtmi r0, [sl], -ip │ │ │ │ tsteq r3, lr, ror #22 │ │ │ │ vcgt.s8 d18, d15, d0 │ │ │ │ - strmi pc, [r3], -r5, asr #18 │ │ │ │ + @ instruction: 0x4603f935 │ │ │ │ strmi r2, [r9], r0 │ │ │ │ blx 0xfe96b49e │ │ │ │ strbmi ip, [r0, #-3587]! @ 0xfffff1fd │ │ │ │ vmla.f64 d15, d1, d5 │ │ │ │ bleq 0x3d4828 │ │ │ │ bls 0x20e6ec │ │ │ │ svclt 0x000845d6 │ │ │ │ @@ -9999,21 +9999,21 @@ │ │ │ │ addhi pc, r9, r0 │ │ │ │ @ instruction: 0xf88d8822 │ │ │ │ vst4.8 {d17-d20}, [r2 :64], r9 │ │ │ │ eorhi r4, r2, r0, lsl #5 │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ blcs 0x13a014 │ │ │ │ @ instruction: 0xf64bd055 │ │ │ │ - vmls.i d21, d0, d0[5] │ │ │ │ + vmov.i32 , #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0xfec9a2c8 │ │ │ │ subvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0xff4d66a6 │ │ │ │ + blx 0xff0d66a6 │ │ │ │ ldmdale ip!, {r1, r2, fp, sp}^ │ │ │ │ ldmdale r4!, {r2, fp, sp} │ │ │ │ rsbsle r2, sl, r0, lsl #16 │ │ │ │ @ instruction: 0x0c02eb1c │ │ │ │ stmdaeq r8, {r1, r2, r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ vmax.u32 q10, , q9 │ │ │ │ ldrcs r0, [r0, #-522] @ 0xfffffdf6 │ │ │ │ @@ -10028,21 +10028,21 @@ │ │ │ │ stmib r3, {r8, sp}^ │ │ │ │ stmdbls r2, {r1, r8} │ │ │ │ eorsle r2, ip, r0, lsl #18 │ │ │ │ @ instruction: 0xf0457aa0 │ │ │ │ strmi r0, [r1], -r0, asr #14 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr5, cr15, {1} │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addmi pc, r0, fp, asr #12 │ │ │ │ + rsbsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d16, d5 │ │ │ │ vqsub.s16 d17, d24, d9 │ │ │ │ - ldreq pc, [r6, #-3641] @ 0xfffff1c7 │ │ │ │ + ldreq pc, [r6, #-3625] @ 0xfffff1d7 │ │ │ │ vshl.s8 , , q8 │ │ │ │ ldmdane r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf148460a │ │ │ │ strb r0, [r8, r0, lsl #16] │ │ │ │ bcs 0x806b8 │ │ │ │ @ instruction: 0xf893d14f │ │ │ │ andcs ip, r0, r1 │ │ │ │ @@ -10181,16 +10181,16 @@ │ │ │ │ bcs 0x1808d4 │ │ │ │ blcs 0x18e830 │ │ │ │ adcshi pc, r3, r0 │ │ │ │ svceq 0x000cf018 │ │ │ │ blge 0x1c9cf4 │ │ │ │ svcge 0x0011f47f │ │ │ │ svclt 0x0000e741 │ │ │ │ - eorseq lr, r2, r0, lsr sl │ │ │ │ - eorseq lr, r2, r8, lsl #18 │ │ │ │ + eorseq lr, r2, r0, lsr #20 │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ b 0x115ac9c │ │ │ │ sbceq r5, r0, #80, 10 @ 0x14000000 │ │ │ │ streq lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ stmdacs r0, {r5, r6, r7, r8, r9, fp, ip, sp, lr} │ │ │ │ blvc 0xfe84e6b0 │ │ │ │ svcvc 0x0095ebb0 │ │ │ │ @ instruction: 0xf04fbf0b │ │ │ │ @@ -10250,20 +10250,20 @@ │ │ │ │ @ instruction: 0xf04f2005 │ │ │ │ andls r0, r4, r0, lsr #16 │ │ │ │ bls 0xd4038 │ │ │ │ addsle r2, sl, r0, lsl #20 │ │ │ │ ldrt r2, [pc], -r0, lsl #10 │ │ │ │ stmdacs r0, {r5, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ ldclge 4, cr15, [pc, #-508]! @ 0x19ff4 │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscmi pc, r0, fp, asr #12 │ │ │ │ + sbcsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #59392 @ 0xe800 │ │ │ │ - ldc2l 2, cr15, [lr], #-352 @ 0xfffffea0 │ │ │ │ + stc2l 2, cr15, [lr], #-352 @ 0xfffffea0 │ │ │ │ orrmi pc, r0, r1, asr #32 │ │ │ │ blls 0x153cb4 │ │ │ │ @ instruction: 0xf43f2b01 │ │ │ │ blge 0x1c5c14 │ │ │ │ mulgt r1, r3, r8 │ │ │ │ vshl.s8 d14, d19, #5 │ │ │ │ blcs 0x1d9380 │ │ │ │ @@ -10285,46 +10285,46 @@ │ │ │ │ movwls r2, #17157 @ 0x4305 │ │ │ │ ldrbt sl, [r4], -sl, lsl #22 │ │ │ │ blcs 0x1c0e7c │ │ │ │ svcge 0x0022f43f │ │ │ │ movwls r2, #17157 @ 0x4305 │ │ │ │ strbt sl, [ip], -r6, lsl #22 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x6da738 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 , , │ │ │ │ - @ instruction: 0x4059f99b │ │ │ │ + subsmi pc, r9, fp, lsl #19 │ │ │ │ @ instruction: 0xf0484613 │ │ │ │ b 0x13daad8 │ │ │ │ @ instruction: 0x46617cd1 │ │ │ │ @ instruction: 0xf64be4d2 │ │ │ │ - vmvn.i32 d21, #524288 @ 0x00080000 │ │ │ │ + vaddhn.i16 d21, q0, q12 │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ blmi 0x45a764 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d1 │ │ │ │ - andcs pc, r0, r5, lsl #19 │ │ │ │ - mvnseq pc, #81788928 @ 0x4e00000 │ │ │ │ + andcs pc, r0, r5, ror r9 @ │ │ │ │ + mvneq pc, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d1, d0 │ │ │ │ - andcs pc, r0, r7, ror r9 @ │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + andcs pc, r0, r7, ror #18 │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #5120 @ 0x1400 │ │ │ │ vhadd.s32 d9, d1, d0 │ │ │ │ - svclt 0x0000f96d │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ + svclt 0x0000f95d │ │ │ │ eorseq lr, r2, r0, lsr #18 │ │ │ │ - eorseq lr, r2, r8, ror #18 │ │ │ │ - eorseq lr, r2, r4, asr r9 │ │ │ │ + eorseq lr, r2, r0, lsl r9 │ │ │ │ + eorseq lr, r2, r8, asr r9 │ │ │ │ + eorseq lr, r2, r4, asr #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb71504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ b 0x13de2ac │ │ │ │ @ instruction: 0xf3c07ed0 │ │ │ │ addlt r5, r2, r7, asr #9 │ │ │ │ vmvn.i32 q10, #-2063597568 @ 0x85000000 │ │ │ │ @@ -10427,28 +10427,28 @@ │ │ │ │ ldrbeq pc, [r5], #-111 @ 0xffffff91 @ │ │ │ │ @ instruction: 0xf103425a │ │ │ │ blx 0x1bd24 │ │ │ │ blne 0xfe9570b4 │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ adcsmi r4, r0, r3, lsl r3 │ │ │ │ @ instruction: 0xf64be73c │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ blmi 0x25a578 │ │ │ │ vqsub.s16 q9, q4, │ │ │ │ - andcs pc, r0, sp, lsl fp @ │ │ │ │ - mvnseq pc, #81788928 @ 0x4e00000 │ │ │ │ + andcs pc, r0, sp, lsl #22 │ │ │ │ + mvneq pc, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d1, d0 │ │ │ │ - svclt 0x0000f86f │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ + svclt 0x0000f85f │ │ │ │ + eorseq lr, r2, r0, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb716f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcc 0x86708 │ │ │ │ ldmdale r8!, {r0, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @@ -10480,16 +10480,16 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdahi fp, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs lr, r0, lr, asr #15 │ │ │ │ cmpppl r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ adccs pc, r4, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf81cf221 │ │ │ │ - eorseq lr, r2, ip, lsr sl │ │ │ │ + @ instruction: 0xf80cf221 │ │ │ │ + eorseq lr, r2, ip, lsr #20 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf6cf2400 │ │ │ │ adcmi r7, r2, #-16777216 @ 0xff000000 │ │ │ │ svclt 0x00b8b083 │ │ │ │ @@ -10588,26 +10588,26 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ strb r0, [r3, r0, lsl #28] │ │ │ │ andcc lr, r2, #208, 18 @ 0x340000 │ │ │ │ ldrsbmi r1, [r2, #-139] @ 0xffffff75 │ │ │ │ svclt 0x00144313 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ mulcs r0, r8, r7 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r8, lsl #22 │ │ │ │ subsmi pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xff3cf220 │ │ │ │ + @ instruction: 0xff2cf220 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0xdac0c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d4, d16, d6 │ │ │ │ - svclt 0x0000ff31 │ │ │ │ - eorseq lr, r2, r0, asr sl │ │ │ │ + svclt 0x0000ff21 │ │ │ │ + eorseq lr, r2, r0, asr #20 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavc r3, {r0, r1, r7, ip, sp, pc} │ │ │ │ blcc 0x6bf90 │ │ │ │ stmdals sl, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -10662,20 +10662,20 @@ │ │ │ │ andeq lr, r4, #121856 @ 0x1dc00 │ │ │ │ strmi sp, [r8], -r3, lsl #6 │ │ │ │ @ instruction: 0x4621b29b │ │ │ │ @ instruction: 0x4628e7bc │ │ │ │ vmin.s8 d20, d1, d25 │ │ │ │ ldr r0, [r7, r1, lsl #6]! │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0xdad1c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 d5, d0, d1 │ │ │ │ - svclt 0x0000fea9 │ │ │ │ - eorseq lr, r2, ip, ror #20 │ │ │ │ + svclt 0x0000fe99 │ │ │ │ + eorseq lr, r2, ip, asr sl │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ mulgt r0, r0, r8 │ │ │ │ ldrmi fp, [sp], -r2, lsl #1 │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x1a8c4 │ │ │ │ @@ -10742,20 +10742,20 @@ │ │ │ │ @ instruction: 0xf0880e02 │ │ │ │ svclt 0x00180201 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ addslt r4, fp, #64, 4 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ andcs lr, r0, fp, lsl #15 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ addspl pc, r2, #64, 4 │ │ │ │ - cdp2 2, 0, cr15, cr8, cr0, {1} │ │ │ │ - eorseq lr, r2, r4, lsl #21 │ │ │ │ + ldc2l 2, cr15, [r8, #128]! @ 0x80 │ │ │ │ + eorseq lr, r2, r4, ror sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb71bc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r7, [r4], -r3, lsl #16 │ │ │ │ ldmib sp, {r0, r8, r9, fp, ip, sp}^ │ │ │ │ svcls 0x000a6508 │ │ │ │ @@ -10800,20 +10800,20 @@ │ │ │ │ strdcs lr, [r0], -sl │ │ │ │ movweq pc, #4673 @ 0x1241 @ │ │ │ │ strb r4, [r2, r1, lsl #12]! │ │ │ │ ldr r4, [sp, r3, lsl #12]! │ │ │ │ tstcs r0, #0 │ │ │ │ ldrb r4, [ip, r1, lsl #12] │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0xdaf44 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 , q0, q3 │ │ │ │ - svclt 0x0000fd95 │ │ │ │ - eorseq lr, r2, r4, lsr #21 │ │ │ │ + svclt 0x0000fd85 │ │ │ │ + mlaseq r2, r4, sl, lr │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf3c00bc5 │ │ │ │ addlt r2, r2, r4, lsl #13 │ │ │ │ andeq pc, r9, r0, asr #7 │ │ │ │ @@ -10903,22 +10903,22 @@ │ │ │ │ str r2, [r0, r2] │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xd1bc2c00 │ │ │ │ adcsle r2, sp, r4, lsl #16 │ │ │ │ svceq 0x0004f1bc │ │ │ │ svcge 0x0072f43f │ │ │ │ - addpl pc, r0, #78643200 @ 0x4b00000 │ │ │ │ + rsbspl pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d24 │ │ │ │ vqsub.s32 q3, q0, q14 │ │ │ │ - bvc 0xff559f48 │ │ │ │ + bvc 0xff559f08 │ │ │ │ ldmdahi r0, {r2, r6, r8, r9, ip, sp, pc} │ │ │ │ tstpeq r2, sl, asr #32 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0060f01a │ │ │ │ strteq pc, [r0], #-64 @ 0xffffffc0 │ │ │ │ bicsle r8, r0, r4, lsl r0 │ │ │ │ svceq 0x0003f1bc │ │ │ │ vst4.32 {d29,d31,d33,d35}, [r0 :64], r7 │ │ │ │ @@ -10965,15 +10965,15 @@ │ │ │ │ vmlseq.f32 s28, s14, s8 │ │ │ │ @ instruction: 0xf1c640b0 │ │ │ │ strbt r0, [r2], r7, lsr #12 │ │ │ │ stceq 0, cr15, [r5], {79} @ 0x4f │ │ │ │ @ instruction: 0xf041e6df │ │ │ │ andcs r0, r2, r4, lsl #2 │ │ │ │ svclt 0x0000e750 │ │ │ │ - ldrhteq lr, [r2], -ip │ │ │ │ + eorseq lr, r2, ip, lsr #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ vqrdmlsh.s q8, q8, d1[1] │ │ │ │ addlt r5, r3, r7, asr #13 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ @@ -11063,22 +11063,22 @@ │ │ │ │ str r2, [r0, r2] │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xd1bc2c00 │ │ │ │ adcsle r2, sp, r4, lsl #16 │ │ │ │ svceq 0x0004f1bc │ │ │ │ svcge 0x0072f43f │ │ │ │ - addpl pc, r0, #78643200 @ 0x4b00000 │ │ │ │ + rsbspl pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d26 │ │ │ │ vqsub.s32 q3, q0, q14 │ │ │ │ - bvc 0xff559cc8 │ │ │ │ + bvc 0xff559c88 │ │ │ │ ldmdahi r0, {r2, r6, r8, r9, ip, sp, pc} │ │ │ │ tstpeq r2, sl, asr #32 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0060f01a │ │ │ │ strteq pc, [r0], #-64 @ 0xffffffc0 │ │ │ │ bicsle r8, r0, r4, lsl r0 │ │ │ │ svceq 0x0003f1bc │ │ │ │ vst4.32 {d29,d31,d33,d35}, [r0 :64], r7 │ │ │ │ @@ -11127,15 +11127,15 @@ │ │ │ │ vmlseq.f32 s28, s14, s8 │ │ │ │ @ instruction: 0xf00cfa00 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fe6dd │ │ │ │ ldrb r0, [sl], r5, lsl #24 │ │ │ │ tstpeq r4, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ strb r2, [fp, -r2] │ │ │ │ - ldrhteq lr, [r2], -ip │ │ │ │ + eorseq lr, r2, ip, lsr #21 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svceq 0x00cdb082 │ │ │ │ strpl pc, [sl, -r1, asr #7] │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ @@ -11247,21 +11247,21 @@ │ │ │ │ stmdahi r2!, {r0, r1, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ addmi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ stmdbcs r0, {r1, r5, pc} │ │ │ │ blcs 0x14f800 │ │ │ │ @ instruction: 0xf1bed0a3 │ │ │ │ @ instruction: 0xf43f0f04 │ │ │ │ @ instruction: 0xf64baf55 │ │ │ │ - vsubl.s8 , d16, d0 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xe63198 │ │ │ │ rsbsvs pc, ip, #64, 4 │ │ │ │ - blx 0x4d7a20 │ │ │ │ + blx 0xd7a20 │ │ │ │ movwlt r7, #2784 @ 0xae0 │ │ │ │ @ instruction: 0xf04a8823 │ │ │ │ @ instruction: 0xf01a0002 │ │ │ │ @ instruction: 0xf0430f60 │ │ │ │ eorhi r0, r2, r0, lsr #4 │ │ │ │ @ instruction: 0xf1bed1ce │ │ │ │ @ instruction: 0xf47f0f03 │ │ │ │ @@ -11309,15 +11309,15 @@ │ │ │ │ blx 0x81cee4 │ │ │ │ teqpmi r9, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ strmi pc, [sp, -pc, asr #12] │ │ │ │ ldrbvc pc, [pc, pc, asr #13]! @ │ │ │ │ @ instruction: 0xe6bc1bbf │ │ │ │ andeq pc, r4, r0, asr #32 │ │ │ │ strb r2, [fp, -r2, lsl #6] │ │ │ │ - ldrhteq lr, [r2], -ip │ │ │ │ + eorseq lr, r2, ip, lsr #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf3c00bc5 │ │ │ │ addlt r1, r3, r7, asr #13 │ │ │ │ rsbseq pc, pc, r0 │ │ │ │ @@ -11407,22 +11407,22 @@ │ │ │ │ str r2, [r0, r2] │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xd1bc2c00 │ │ │ │ adcsle r2, sp, r4, lsl #16 │ │ │ │ svceq 0x0004f1bc │ │ │ │ svcge 0x0072f43f │ │ │ │ - addpl pc, r0, #78643200 @ 0x4b00000 │ │ │ │ + rsbspl pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d26 │ │ │ │ vqsub.s32 q3, q0, q14 │ │ │ │ - bvc 0xff559768 │ │ │ │ + bvc 0xff559728 │ │ │ │ ldmdahi r0, {r2, r6, r8, r9, ip, sp, pc} │ │ │ │ tstpeq r2, sl, asr #32 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0060f01a │ │ │ │ strteq pc, [r0], #-64 @ 0xffffffc0 │ │ │ │ bicsle r8, r0, r4, lsl r0 │ │ │ │ svceq 0x0003f1bc │ │ │ │ vst4.32 {d29,d31,d33,d35}, [r0 :64], r7 │ │ │ │ @@ -11471,15 +11471,15 @@ │ │ │ │ vmlseq.f32 s28, s14, s8 │ │ │ │ @ instruction: 0xf00cfa00 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fe6dd │ │ │ │ ldrb r0, [sl], r5, lsl #24 │ │ │ │ tstpeq r4, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ strb r2, [fp, -r2] │ │ │ │ - ldrhteq lr, [r2], -ip │ │ │ │ + eorseq lr, r2, ip, lsr #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ stcge 0, cr11, [ip], {141} @ 0x8d │ │ │ │ andeq lr, pc, r4, lsl #18 │ │ │ │ @ instruction: 0xf89d4604 │ │ │ │ @@ -11637,21 +11637,21 @@ │ │ │ │ addmi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ stmdbcs r0, {r1, pc} │ │ │ │ svcge 0x0076f47f │ │ │ │ @ instruction: 0xf43f2b04 │ │ │ │ @ instruction: 0xf1b9af76 │ │ │ │ @ instruction: 0xf43f0f04 │ │ │ │ @ instruction: 0xf64baf19 │ │ │ │ - vsubl.s8 , d16, d0 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfe5a37b0 │ │ │ │ rsbsvs pc, ip, #64, 4 │ │ │ │ - @ instruction: 0xff06f21f │ │ │ │ + mrc2 2, 7, pc, cr6, cr15, {0} │ │ │ │ bvc 0xff4c2024 │ │ │ │ subsle r2, r4, r0, lsl #20 │ │ │ │ @ instruction: 0xf04b9b1a │ │ │ │ ldmdbls sl, {r1, r9, sl, fp} │ │ │ │ svceq 0x0060f01b │ │ │ │ @ instruction: 0xf043881b │ │ │ │ andhi r0, sl, r0, lsr #4 │ │ │ │ @@ -11792,15 +11792,15 @@ │ │ │ │ tstpeq r1, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ mvnsvc pc, pc, asr #13 │ │ │ │ adcmi r4, ip, r8, lsl r3 │ │ │ │ andls r1, r2, #74752 @ 0x12400 │ │ │ │ @ instruction: 0xf04ee732 │ │ │ │ movwcs r0, #11780 @ 0x2e04 │ │ │ │ svclt 0x0000e678 │ │ │ │ - eorseq lr, r2, ip, asr #21 │ │ │ │ + ldrhteq lr, [r2], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb72c14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svceq 0x00c30fe8 │ │ │ │ sbcpl pc, r7, #192, 6 │ │ │ │ vaddl.u8 , d16, d3 │ │ │ │ bcs 0x1ba80 │ │ │ │ @@ -11812,15 +11812,15 @@ │ │ │ │ adcshi pc, r5, r0, asr #32 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ subvs pc, r5, ip, asr #7 │ │ │ │ streq pc, [r1], #-131 @ 0xffffff7d │ │ │ │ addne lr, r4, r0, asr #20 │ │ │ │ b 0x1409e80 │ │ │ │ @ instruction: 0xf64e0c5c │ │ │ │ - vrsra.s64 q8, q8, #64 │ │ │ │ + vqdmlal.s q8, d16, d0[4] │ │ │ │ bl 0xdc728 │ │ │ │ @ instruction: 0xf8b30340 │ │ │ │ streq r0, [r0], #-496 @ 0xfffffe10 │ │ │ │ movwmi pc, #52128 @ 0xcba0 @ │ │ │ │ movwmi pc, #15264 @ 0x3ba0 @ │ │ │ │ movtmi pc, #451 @ 0x1c3 @ │ │ │ │ andcc pc, r0, r3, lsr #23 │ │ │ │ @@ -11932,36 +11932,36 @@ │ │ │ │ andeq r7, r0, #206848 @ 0x32800 │ │ │ │ ldmdblt sl, {r2, r3, r8, r9, fp, ip, sp, lr} │ │ │ │ svceq 0x00857b8a │ │ │ │ mulsle r0, r5, r2 │ │ │ │ sbcle r2, lr, r0, lsl #24 │ │ │ │ blcs 0x3a960 │ │ │ │ @ instruction: 0xf64bd1c2 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ blmi 0x45bcfc │ │ │ │ vqsub.s16 q9, q3, │ │ │ │ - stmdahi sl, {r0, r1, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdahi sl, {r0, r1, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andpl pc, r0, #1107296256 @ 0x42000000 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ stccs 0, cr8, [r0], {10} │ │ │ │ @ instruction: 0xb125d1e8 │ │ │ │ addmi pc, r0, r0, lsr #32 │ │ │ │ andpl pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf040e7b1 │ │ │ │ str r4, [lr, r0, lsl #1]! │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vrsra.s64 q8, q8, #64 │ │ │ │ + vqdmlal.s q8, d16, d0[4] │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - ldc2 2, cr15, [ip], {31} │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ + stc2 2, cr15, [ip], {31} │ │ │ │ + eorseq lr, r2, r0, lsr #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ blmi 0xfee87ef8 │ │ │ │ ldrmi r2, [r4], -r0, lsl #10 │ │ │ │ vldmiavc r0, {s29-s107} │ │ │ │ @@ -12003,15 +12003,15 @@ │ │ │ │ stmib sp, {r1, r2, r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0363310 │ │ │ │ cmple r4, r4, lsl #6 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ - @ instruction: 0xf916f135 │ │ │ │ + @ instruction: 0xf906f135 │ │ │ │ andscc lr, r0, #3620864 @ 0x374000 │ │ │ │ tstmi r3, #81920 @ 0x14000 │ │ │ │ bls 0x402988 │ │ │ │ blls 0x3acdcc │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189207 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -12238,21 +12238,21 @@ │ │ │ │ ldrb r0, [pc, -r1, lsl #14] │ │ │ │ blcs 0x42cf8 │ │ │ │ rscshi pc, r3, r0 │ │ │ │ bvc 0xfe8640f4 │ │ │ │ subeq pc, r0, r0, asr #32 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr5, cr15, {1} │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addmi pc, r0, fp, asr #12 │ │ │ │ + rsbsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d16, d20 │ │ │ │ vqsub.s16 d17, d22, d9 │ │ │ │ - strcs pc, [r1, #-3317] @ 0xfffff30b │ │ │ │ + strcs pc, [r1, #-3301] @ 0xfffff31b │ │ │ │ bcs 0x1e4d20 │ │ │ │ svcge 0x0075f47f │ │ │ │ andeq pc, r8, #201326595 @ 0xc000003 │ │ │ │ tstmi r5, #128, 20 @ 0x80000 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ bl 0xe4934 │ │ │ │ strb r1, [lr, -r2, asr #7]! │ │ │ │ @@ -12361,19 +12361,19 @@ │ │ │ │ movweq pc, #16454 @ 0x4046 @ │ │ │ │ andcs lr, r0, ip, lsl r6 │ │ │ │ svccs 0x0001e6e2 │ │ │ │ svccs 0x0004d060 │ │ │ │ @ instruction: 0xf89cbf08 │ │ │ │ @ instruction: 0xf43f2001 │ │ │ │ @ instruction: 0xf64baee5 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0xf5c7a8 │ │ │ │ @ instruction: 0x96004630 │ │ │ │ sbcne pc, r3, #64, 4 │ │ │ │ - @ instruction: 0xf962f21f │ │ │ │ + @ instruction: 0xf952f21f │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ subsmi r2, sp, #786432 @ 0xc0000 │ │ │ │ strteq pc, [r0], -r3, lsl #2 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ andsvc pc, r0, sp, lsl #17 │ │ │ │ @ instruction: 0xf505fa22 │ │ │ │ movwls r4, #29483 @ 0x732b │ │ │ │ @@ -12382,20 +12382,20 @@ │ │ │ │ strcs r9, [r8], -r6, lsl #4 │ │ │ │ ldrb r9, [pc], #773 @ 0x1c32c │ │ │ │ ldrb r2, [sl, -r5]! │ │ │ │ strcs r2, [r5, -r0, lsr #12] │ │ │ │ blvc 0x18d6060 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf64baf17 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ blmi 0x9dc404 │ │ │ │ vqsub.s16 q9, q3, │ │ │ │ - @ instruction: 0xf041fbd7 │ │ │ │ + @ instruction: 0xf041fbc7 │ │ │ │ ldrt r4, [r4], r0, lsl #3 │ │ │ │ andle r2, r6, r6, lsl #16 │ │ │ │ @ instruction: 0xd1a52805 │ │ │ │ stceq 1, cr15, [r0], #-52 @ 0xffffffcc │ │ │ │ vsubhn.i16 d14, , │ │ │ │ ldmib sp, {r0, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, ip, lr}^ │ │ │ │ @@ -12408,47 +12408,47 @@ │ │ │ │ @ instruction: 0xe77dae9a │ │ │ │ ldmle r7!, {r1, r2, r5, r6, r7, r8, sl, lr}^ │ │ │ │ stceq 1, cr15, [r0], #-52 @ 0xffffffcc │ │ │ │ @ instruction: 0xf47f2806 │ │ │ │ @ instruction: 0xe775ae92 │ │ │ │ mulcs r1, ip, r8 │ │ │ │ @ instruction: 0xf64be5c2 │ │ │ │ - vrshr.s64 d21, d12, #64 │ │ │ │ + vsubl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ subscs pc, r6, #64, 4 │ │ │ │ vqdmulh.s16 d4, d15, d12 │ │ │ │ - @ instruction: 0xf64bf901 │ │ │ │ - vmvn.i32 d21, #524288 @ 0x00080000 │ │ │ │ + @ instruction: 0xf64bf8f1 │ │ │ │ + vaddhn.i16 d21, q0, q12 │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ blmi 0x21c888 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d15 │ │ │ │ - @ instruction: 0x4618f8f3 │ │ │ │ + ldrmi pc, [r8], -r3, ror #17 │ │ │ │ svclt 0x0000e723 │ │ │ │ - eorseq lr, r2, r8, lsl #18 │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl r9 │ │ │ │ eorseq lr, r2, r0, lsr #18 │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ - eorseq lr, r2, r0, ror #23 │ │ │ │ - eorseq lr, r2, r8, ror #18 │ │ │ │ + ldrsbteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r8, asr r9 │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vrsra.s64 q8, q8, #64 │ │ │ │ + vqdmlal.s q8, d16, d0[4] │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf8d8f21f │ │ │ │ + @ instruction: 0xf8c8f21f │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x9c8d4 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xf8cef21f │ │ │ │ - eorseq lr, r2, r4, asr r9 │ │ │ │ + @ instruction: 0xf8bef21f │ │ │ │ + eorseq lr, r2, r4, asr #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ ldcmi 0, cr11, [fp, #596]! @ 0x254 │ │ │ │ vldmiavc r1, {s29-s107} │ │ │ │ strpl pc, [sl], -r1, asr #7 │ │ │ │ @@ -12496,15 +12496,15 @@ │ │ │ │ tstcc r0, #3358720 @ 0x334000 │ │ │ │ movweq pc, #16438 @ 0x4036 @ │ │ │ │ ldmib sp, {r0, r2, r3, r4, r6, r8, ip, lr, pc}^ │ │ │ │ stmdbge lr, {r1, r3, r8, r9, sp} │ │ │ │ stmib sp, {r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1342306 │ │ │ │ - ldmib sp, {r0, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls r5, {r4, r9, ip, sp} │ │ │ │ blls 0x26d160 │ │ │ │ ldrmi r9, [r9], #-2575 @ 0xfffff5f1 │ │ │ │ @ instruction: 0xf1019b0e │ │ │ │ andls r0, r7, #1 │ │ │ │ @ instruction: 0xf043bf18 │ │ │ │ andls r0, r5, r1, lsl #6 │ │ │ │ @@ -12743,20 +12743,20 @@ │ │ │ │ stccs 13, cr9, [r0, #-12] │ │ │ │ mrshi pc, (UNDEF: 11) @ │ │ │ │ bvc 0xfe8260d4 │ │ │ │ strbeq pc, [r0, -r6, asr #32] @ │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf64baea8 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vaddl.s8 q10, d16, d0 │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ blmi 0xfecdc9a8 │ │ │ │ addsne pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xf904f256 │ │ │ │ + @ instruction: 0xf8f4f256 │ │ │ │ tsteq r3, ip, lsl fp │ │ │ │ tsteq r9, lr, asr fp │ │ │ │ tstpeq r1, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strcs fp, [r1, -r8, lsr #30] │ │ │ │ streq pc, [r1, -r7, lsl #1] │ │ │ │ movwcs lr, #5943 @ 0x1737 │ │ │ │ stmdacs r7, {r8, sl, sp} │ │ │ │ @@ -12877,19 +12877,19 @@ │ │ │ │ andeq pc, r4, r6, asr #32 │ │ │ │ @ instruction: 0x2700e5fd │ │ │ │ svccs 0x0001e6c2 │ │ │ │ addhi pc, sl, r0 │ │ │ │ svclt 0x00082f04 │ │ │ │ @ instruction: 0xf43f7852 │ │ │ │ @ instruction: 0xf64baec8 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0xc1cfb8 │ │ │ │ @ instruction: 0x96004630 │ │ │ │ sbcne pc, r3, #64, 4 │ │ │ │ - ldc2l 2, cr15, [sl, #-120] @ 0xffffff88 │ │ │ │ + stc2l 2, cr15, [sl, #-120] @ 0xffffff88 │ │ │ │ @ instruction: 0xf685fab5 │ │ │ │ blx 0xfec4af6c │ │ │ │ strtcc pc, [r0], -r0, lsl #13 │ │ │ │ streq pc, [r0, -r6, lsr #3]! │ │ │ │ blx 0x2cdf8 │ │ │ │ teqpmi sp, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ streq pc, [r0, -r6, asr #3]! │ │ │ │ @@ -12902,20 +12902,20 @@ │ │ │ │ @ instruction: 0xf88d9507 │ │ │ │ andls r7, r5, r0, lsl r0 │ │ │ │ smlatbcs r5, r2, r4, lr │ │ │ │ @ instruction: 0x2620e73c │ │ │ │ strb r2, [r0, r5, lsl #14] │ │ │ │ blcs 0x3b8e8 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr4, cr15, {3} │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscmi pc, r0, fp, asr #12 │ │ │ │ + sbcsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #21504 @ 0x5400 │ │ │ │ - @ instruction: 0xffc6f255 │ │ │ │ + @ instruction: 0xffb6f255 │ │ │ │ orrmi pc, r0, r1, asr #32 │ │ │ │ stmdbcs r6, {r4, r7, r9, sl, sp, lr, pc} │ │ │ │ stmdbcs r5, {r1, r2, ip, lr, pc} │ │ │ │ svcge 0x0066f47f │ │ │ │ str sl, [r7], r8, lsl #20 │ │ │ │ @ instruction: 0xffa0f28a │ │ │ │ movwpl lr, #27101 @ 0x69dd │ │ │ │ @@ -12926,47 +12926,47 @@ │ │ │ │ bge 0x2513c0 │ │ │ │ @ instruction: 0xf47f2906 │ │ │ │ @ instruction: 0xe73eae77 │ │ │ │ ldmible r8!, {r1, r2, r5, r6, r7, r8, sl, lr}^ │ │ │ │ svccs 0x0006aa04 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr0, cr15, {3} │ │ │ │ svclt 0x0000e737 │ │ │ │ - eorseq lr, r2, r8, lsl #18 │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl r9 │ │ │ │ eorseq lr, r2, r0, lsr #18 │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ - addspl pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + addpl pc, ip, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x56553c │ │ │ │ - stc2l 2, cr15, [lr], #120 @ 0x78 │ │ │ │ - ldrtpl pc, [r8], #-1611 @ 0xfffff9b5 @ │ │ │ │ + ldc2l 2, cr15, [lr], {30} │ │ │ │ + strtpl pc, [r8], #-1611 @ 0xfffff9b5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #16, 22 @ 0x4000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - stc2l 2, cr15, [r0], #120 @ 0x78 │ │ │ │ + ldc2l 2, cr15, [r0], {30} │ │ │ │ ldrb r7, [sl, #-2130]! @ 0xfffff7ae │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vrsra.s64 q8, q8, #64 │ │ │ │ + vqdmlal.s q8, d16, d0[4] │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - ldc2l 2, cr15, [r0], {30} │ │ │ │ + stc2l 2, cr15, [r0], {30} │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x11d0e4 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - stc2l 2, cr15, [r6], {30} │ │ │ │ - eorseq lr, r2, r0, ror #23 │ │ │ │ - eorseq lr, r2, r8, ror #18 │ │ │ │ - eorseq lr, r2, r4, asr r9 │ │ │ │ + ldc2 2, cr15, [r6], #120 @ 0x78 │ │ │ │ + ldrsbteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r8, asr r9 │ │ │ │ + eorseq lr, r2, r4, asr #18 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldmibmi pc!, {r0, r1, r3, r9, sl, lr} @ │ │ │ │ strmi fp, [r7], -sl, lsl #1 │ │ │ │ @ instruction: 0xf3c30fdc │ │ │ │ @@ -12990,15 +12990,15 @@ │ │ │ │ @ instruction: 0xf00580f2 │ │ │ │ vsubl.u8 q8, d3, d1 │ │ │ │ @ instruction: 0xf0826145 │ │ │ │ b 0x105ccb8 │ │ │ │ ldmdblt sl, {r7, r8, ip} │ │ │ │ b 0x11deeb8 │ │ │ │ ldmdaeq fp, {r0, r1, r6, r7, r8, r9, sl, ip, sp, lr}^ │ │ │ │ - rscseq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + rsceq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8b2a904 │ │ │ │ @ instruction: 0x463a41f0 │ │ │ │ blx 0xfe91dd6a │ │ │ │ blx 0xfe94ccea │ │ │ │ @ instruction: 0xf1c0c000 │ │ │ │ @@ -13009,27 +13009,27 @@ │ │ │ │ @ instruction: 0x4c0cfba0 │ │ │ │ mcrrmi 1, 12, pc, r0, cr12 @ │ │ │ │ stmdagt r0, {r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ bl 0x746d18 │ │ │ │ strls r0, [r0], #-1036 @ 0xfffffbf4 │ │ │ │ stmdaeq r8, {r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ - @ instruction: 0xf93af134 │ │ │ │ + @ instruction: 0xf92af134 │ │ │ │ ldmib sp, {r1, r8, fp, sp, pc}^ │ │ │ │ stmdage r6, {r2, r8, r9, sp} │ │ │ │ stmdami r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf932f134 │ │ │ │ + @ instruction: 0xf922f134 │ │ │ │ @ instruction: 0xf04f9b02 │ │ │ │ stmdbge r4, {r6, r9, lr} │ │ │ │ movwls r4, #603 @ 0x25b │ │ │ │ stmdage r6, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ movweq lr, #15202 @ 0x3b62 │ │ │ │ ldmib sp, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf1342304 │ │ │ │ - ldmib sp, {r0, r1, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ stmdacc r2, {r2, r8, r9} │ │ │ │ mvnscc pc, #-1073741808 @ 0xc0000010 │ │ │ │ b 0x101f64c │ │ │ │ beq 0x16f105c │ │ │ │ @ instruction: 0xf1431c41 │ │ │ │ blx 0x5fd5a │ │ │ │ blx 0xfe89956a │ │ │ │ @@ -13168,54 +13168,54 @@ │ │ │ │ blvc 0x8585f0 │ │ │ │ blvc 0xd85ac │ │ │ │ blvc 0x1585b0 │ │ │ │ blvc 0x1d85b4 │ │ │ │ addsle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0x2c007b74 │ │ │ │ @ instruction: 0xf64bd188 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ blmi 0x61d050 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - ldc 13, cr15, [pc, #708] @ 0x1d268 │ │ │ │ + ldc 13, cr15, [pc, #644] @ 0x1d228 │ │ │ │ ldmdahi r2!, {r2, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ andpl pc, r0, #1107296256 @ 0x42000000 │ │ │ │ blvc 0xd85e4 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ blvc 0x1585ec │ │ │ │ stc 0, cr8, [sp, #200] @ 0xc8 │ │ │ │ stmdacs r0, {r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xb125d1e0 │ │ │ │ orrmi pc, r0, #35 @ 0x23 │ │ │ │ movwpl pc, #67 @ 0x43 @ │ │ │ │ @ instruction: 0xf043e771 │ │ │ │ strb r4, [lr, -r0, lsl #7]! │ │ │ │ ldc2l 2, cr15, [ip, #-552]! @ 0xfffffdd8 │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vrsra.s64 q8, q8, #64 │ │ │ │ + vqdmlal.s q8, d16, d0[4] │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xffa5986c │ │ │ │ + blx 0xff65986c │ │ │ │ ... │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ + eorseq lr, r2, r0, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb74208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - ldrtpl pc, [r8], #-1611 @ 0xfffff9b5 @ │ │ │ │ + strtpl pc, [r8], #-1611 @ 0xfffff9b5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #2048 @ 0x800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0xff3598a4 │ │ │ │ - eorseq lr, r2, r8, ror #18 │ │ │ │ + blx 0xfef598a4 │ │ │ │ + eorseq lr, r2, r8, asr r9 │ │ │ │ mrcvc 4, 2, fp, cr5, cr0, {3} │ │ │ │ stmdbvc sp, {r0, r2, r4, r8, ip, sp, pc} │ │ │ │ strne pc, [r0, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0x4601e9d0 │ │ │ │ mvnslt r6, r3, asr #17 │ │ │ │ adcmi r6, ip, #13959168 @ 0xd50000 │ │ │ │ tstcs r2, r2, lsr #20 │ │ │ │ @@ -13464,21 +13464,21 @@ │ │ │ │ vst2.8 {d24-d25}, [r3 :128], r3 │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ stmdbcs r4, {r0, r1, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ svcge 0x007bf43f │ │ │ │ @ instruction: 0xf43f2e04 │ │ │ │ @ instruction: 0xf64baee0 │ │ │ │ - vsubl.s8 , d16, d0 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xbe5444 │ │ │ │ rsbsvs pc, ip, #64, 4 │ │ │ │ - @ instruction: 0xf8bcf21e │ │ │ │ + @ instruction: 0xf8acf21e │ │ │ │ @ instruction: 0xf681fab1 │ │ │ │ blx 0xfec4b898 │ │ │ │ strtcc pc, [r0], -r0, lsl #13 │ │ │ │ streq pc, [r1, -r7, lsl #1] │ │ │ │ @ instruction: 0xf5a740b1 │ │ │ │ @ instruction: 0xf1a6537f │ │ │ │ blcc 0xfdf0e8 │ │ │ │ @@ -13515,17 +13515,17 @@ │ │ │ │ tstcs r2, r2, lsl #22 │ │ │ │ streq pc, [r4, -r3, asr #32] │ │ │ │ andcs lr, r0, pc, lsr #14 │ │ │ │ cmpppl r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ andvc pc, ip, #64, 4 │ │ │ │ - @ instruction: 0xf862f21e │ │ │ │ - eorseq lr, r2, ip, asr #21 │ │ │ │ - eorseq lr, r2, ip, ror #23 │ │ │ │ + @ instruction: 0xf852f21e │ │ │ │ + ldrhteq lr, [r2], -ip │ │ │ │ + ldrsbteq lr, [r2], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ stmibmi ip, {r0, r1, r5, r7, ip, sp, pc}^ │ │ │ │ andcs r4, r0, r3, lsl #13 │ │ │ │ @ instruction: 0x91216809 │ │ │ │ @@ -13685,15 +13685,15 @@ │ │ │ │ @ instruction: 0xf0400f60 │ │ │ │ strbeq r8, [r6], r8, lsl #13 │ │ │ │ andhi pc, ip, #64, 2 │ │ │ │ svceq 0x0004f1bc │ │ │ │ strthi pc, [r6], -r0, asr #32 │ │ │ │ @ instruction: 0xf0012b04 │ │ │ │ eorcs r8, r8, #111 @ 0x6f │ │ │ │ - mvnseq pc, #81788928 @ 0x4e00000 │ │ │ │ + mvneq pc, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x0051f89d │ │ │ │ movwcc pc, #23298 @ 0x5b02 @ │ │ │ │ msrcc CPSR_s, #13828096 @ 0xd30000 │ │ │ │ tst fp, r3, lsl #6 │ │ │ │ b 0x1401810 │ │ │ │ stmib sp, {r3, r4, r6, r7, fp, ip, sp}^ │ │ │ │ @@ -13820,22 +13820,22 @@ │ │ │ │ svceq 0x0005f1bc │ │ │ │ strbhi pc, [r0, #64] @ 0x40 @ │ │ │ │ @ instruction: 0xf0012b05 │ │ │ │ @ instruction: 0xf8dd813a │ │ │ │ ldmib r8, {r2, r3, pc}^ │ │ │ │ @ instruction: 0xf8984202 │ │ │ │ strtmi r0, [r1], -r1 │ │ │ │ - mvnseq pc, #81788928 @ 0x4e00000 │ │ │ │ + mvneq pc, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0422428 │ │ │ │ blx 0x12e1d6 │ │ │ │ @ instruction: 0xf9b33305 │ │ │ │ strt r3, [sl], r4, lsr #6 │ │ │ │ @ instruction: 0xf64e2228 │ │ │ │ - vrsra.s64 q8, q8, #64 │ │ │ │ + vqdmlal.s q8, d16, d0[4] │ │ │ │ @ instruction: 0xf8980332 │ │ │ │ blx 0x9d9f2 │ │ │ │ @ instruction: 0xf8d33305 │ │ │ │ movwls r3, #13092 @ 0x3324 │ │ │ │ mulcs r4, sl, r8 │ │ │ │ @ instruction: 0xf9bd2100 │ │ │ │ bicsmi r3, r2, #12 │ │ │ │ @@ -13902,15 +13902,15 @@ │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r6 │ │ │ │ tsteq r9, r1, asr #20 │ │ │ │ @ instruction: 0x432140fe │ │ │ │ @ instruction: 0x7018e9dd │ │ │ │ ldmda lr, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrne lr, [ip], -sp, asr #19 │ │ │ │ eorcs lr, r8, #40632320 @ 0x26c0000 │ │ │ │ - cdpeq 6, 15, cr15, cr0, cr14, {2} │ │ │ │ + cdpeq 6, 14, cr15, cr0, cr14, {2} │ │ │ │ cdpeq 2, 3, cr15, cr2, cr0, {6} │ │ │ │ ldrdmi pc, [r8], -r8 │ │ │ │ movwne lr, #18904 @ 0x49d8 │ │ │ │ and pc, r5, #2048 @ 0x800 │ │ │ │ muleq r1, r8, r8 │ │ │ │ @ instruction: 0xf8d8430b │ │ │ │ svclt 0x0018300c │ │ │ │ @@ -14653,21 +14653,21 @@ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf04fac32 │ │ │ │ @ instruction: 0xf89a0810 │ │ │ │ @ instruction: 0xf048100a │ │ │ │ strmi r0, [sl], -r0, asr #16 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ stcge 4, cr15, [r7], #-252 @ 0xffffff04 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addmi pc, r0, fp, asr #12 │ │ │ │ + rsbsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 q10, q8, │ │ │ │ vqsub.s16 d17, d20, d9 │ │ │ │ - pkhbtmi pc, lr, r1, lsl #20 @ │ │ │ │ + strmi pc, [lr], r1, lsl #20 │ │ │ │ @ instruction: 0x463946b0 │ │ │ │ @ instruction: 0xf7ff463e │ │ │ │ @ instruction: 0xf89aba07 │ │ │ │ strbeq r1, [r9], r4 │ │ │ │ mcrge 5, 1, pc, cr9, cr15, {3} @ │ │ │ │ stmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @@ -14845,20 +14845,20 @@ │ │ │ │ tstmi r9, #12, 2 │ │ │ │ mrcge 4, 2, APSR_nzcv, cr12, cr15, {3} │ │ │ │ streq lr, [r4], #-2841 @ 0xfffff4e7 │ │ │ │ @ instruction: 0x0c06eb4c │ │ │ │ @ instruction: 0xf89ae656 │ │ │ │ stccs 0, cr4, [r0], {13} │ │ │ │ svcge 0x0067f47f │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscmi pc, r0, fp, asr #12 │ │ │ │ + sbcsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #18432 @ 0x4800 │ │ │ │ - @ instruction: 0xf892f254 │ │ │ │ + @ instruction: 0xf882f254 │ │ │ │ @ instruction: 0xf04f990e │ │ │ │ blls 0xe0a38 │ │ │ │ @ instruction: 0xf7ff460a │ │ │ │ @ instruction: 0xf04fba94 │ │ │ │ smlald r0, r0, r0, r8 @ │ │ │ │ @ instruction: 0xc604e9d8 │ │ │ │ tstpmi pc, #29360128 @ p-variant is OBSOLETE @ 0x1c00000 │ │ │ │ @@ -14867,16 +14867,16 @@ │ │ │ │ @ instruction: 0xf0400506 │ │ │ │ @ instruction: 0xf8ba808f │ │ │ │ @ instruction: 0xf8984000 │ │ │ │ @ instruction: 0xf0440001 │ │ │ │ @ instruction: 0xf8aa0408 │ │ │ │ @ instruction: 0xf7ff4000 │ │ │ │ svclt 0x0000ba29 │ │ │ │ - eorseq lr, r2, r8, lsl #18 │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsr #18 │ │ │ │ msrne CPSR_, #216, 16 @ 0xd80000 │ │ │ │ strmi r9, [fp], #-3332 @ 0xfffff2fc │ │ │ │ tsteq r9, r4, lsl #20 │ │ │ │ vmlaeq.f32 s28, s12, s10 │ │ │ │ tsteq lr, r1, asr sl │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf43f0808 │ │ │ │ @@ -14983,15 +14983,15 @@ │ │ │ │ @ instruction: 0xf47f2b05 │ │ │ │ @ instruction: 0x4688acb3 │ │ │ │ mcrlt 7, 7, pc, cr13, cr14, {7} @ │ │ │ │ cmpppl r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s q10, q0, q14 │ │ │ │ andls r7, r0, ip, lsl #4 │ │ │ │ - stc2l 2, cr15, [r8], #112 @ 0x70 │ │ │ │ + ldc2l 2, cr15, [r8], {28} │ │ │ │ @ instruction: 0x4000f8ba │ │ │ │ b 0x1060da0 │ │ │ │ ldmdaeq r2, {r1, r6, r7, r8, ip, sp, lr}^ │ │ │ │ ldreq pc, [r8], #-68 @ 0xffffffbc │ │ │ │ muleq r1, r8, r8 │ │ │ │ andmi pc, r0, #66 @ 0x42 │ │ │ │ msrmi CPSR_, #29360128 @ 0x1c00000 │ │ │ │ @@ -15032,79 +15032,79 @@ │ │ │ │ @ instruction: 0xf43f0f06 │ │ │ │ @ instruction: 0xf89dac51 │ │ │ │ @ instruction: 0xf7fe0051 │ │ │ │ smlabbcs r0, lr, lr, fp │ │ │ │ strmi r2, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7ff9103 │ │ │ │ @ instruction: 0xf64bbaea │ │ │ │ - vaddhn.i16 d21, q0, q10 │ │ │ │ + vmov.i32 d21, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0xddf178 │ │ │ │ andvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s16 d9, d0, d12 │ │ │ │ - @ instruction: 0xf64bfc7b │ │ │ │ - vmvn.i32 d21, #524288 @ 0x00080000 │ │ │ │ + @ instruction: 0xf64bfc6b │ │ │ │ + vaddhn.i16 d21, q0, q12 │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ blmi 0xc5f194 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d12 │ │ │ │ - @ instruction: 0xf64bfc6d │ │ │ │ - vsubl.s8 , d0, d8 │ │ │ │ + @ instruction: 0xf64bfc5d │ │ │ │ + vrshr.s64 q10, q12, #64 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xa26d00 │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ - mrrc2 2, 1, pc, lr, cr12 @ │ │ │ │ - rscsmi pc, r4, #78643200 @ 0x4b00000 │ │ │ │ + mcrr2 2, 1, pc, lr, cr12 @ │ │ │ │ + rscmi pc, r4, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x82756c │ │ │ │ - mrrc2 2, 1, pc, r0, cr12 @ │ │ │ │ + mcrr2 2, 1, pc, r0, cr12 @ │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x79f1e4 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - mcrr2 2, 1, pc, r6, cr12 @ │ │ │ │ + ldc2 2, cr15, [r6], #-112 @ 0xffffff90 │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vrsra.s64 q8, q8, #64 │ │ │ │ + vqdmlal.s q8, d16, d0[4] │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - ldc2 2, cr15, [r8], #-112 @ 0xffffff90 │ │ │ │ + stc2 2, cr15, [r8], #-112 @ 0xffffff90 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ blmi 0x4df214 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 , q6, │ │ │ │ - andcs pc, r0, sp, lsr #24 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + andcs pc, r0, sp, lsl ip @ │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0e │ │ │ │ mulls r0, r7, r2 │ │ │ │ - stc2 2, cr15, [r2], #-112 @ 0xffffff90 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + ldc2 2, cr15, [r2], {28} │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addmi pc, r0, fp, asr #12 │ │ │ │ + rsbsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d8 │ │ │ │ vqsub.s16 d17, d19, d9 │ │ │ │ - svclt 0x0000feb5 │ │ │ │ - eorseq lr, r2, ip, ror #23 │ │ │ │ + svclt 0x0000fea5 │ │ │ │ + ldrsbteq lr, [r2], -ip │ │ │ │ + ldrhteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, asr r9 │ │ │ │ eorseq lr, r2, r8, asr #19 │ │ │ │ - eorseq lr, r2, r8, ror #18 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r0, lsl #25 │ │ │ │ - eorseq lr, r2, ip, ror #19 │ │ │ │ - eorseq lr, r2, r4, lsl #20 │ │ │ │ + eorseq lr, r2, r0, ror ip │ │ │ │ + ldrsbteq lr, [r2], -ip │ │ │ │ + ldrshteq lr, [r2], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ cdpvc 6, 5, cr4, cr5, cr12, {4} │ │ │ │ tstlt r5, r3, lsl #1 │ │ │ │ @ instruction: 0xf3c5790d │ │ │ │ ldmib r0, {r8, sl, ip}^ │ │ │ │ ldmib r0, {r0, r9, sl, ip, sp, lr}^ │ │ │ │ stmdbvs r3, {r0, r1, sl, ip}^ │ │ │ │ @@ -15335,17 +15335,17 @@ │ │ │ │ movwcs fp, #20232 @ 0x4f08 │ │ │ │ @ instruction: 0x7003d1b1 │ │ │ │ andcs lr, r0, sp, asr #15 │ │ │ │ cmpppl r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ andvc pc, ip, #64, 4 │ │ │ │ - blx 0xa5b9e4 │ │ │ │ - eorseq lr, r2, r8, lsl #24 │ │ │ │ - eorseq lr, r2, ip, ror #23 │ │ │ │ + blx 0x65b9e4 │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ + ldrsbteq lr, [r2], -ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stmdavs ip, {r1, r2, r6, fp, sp, lr}^ │ │ │ │ @ instruction: 0x0c04eba6 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmib r0, {r0, r1, r3, r5, sl, fp, ip, lr, pc}^ │ │ │ │ cmple r7, r2, lsl #4 │ │ │ │ strmi lr, [r2, #-2513] @ 0xfffff62f │ │ │ │ @@ -15546,21 +15546,21 @@ │ │ │ │ subvs r0, r1, r0, lsl #8 │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ strmi lr, [r4], #-2496 @ 0xfffff640 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64bbd10 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ blmi 0x9f580 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - svclt 0x0000fb19 │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ + svclt 0x0000fb09 │ │ │ │ + eorseq lr, r2, r0, lsr #18 │ │ │ │ bcs 0x17d4e4 │ │ │ │ ldrlt sp, [r0, #-22] @ 0xffffffea │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ bcs 0x1cb6f8 │ │ │ │ blvc 0x3539e4 │ │ │ │ @@ -15591,20 +15591,20 @@ │ │ │ │ andeq lr, r2, #3194880 @ 0x30c000 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ str r7, [r1, r9, asr #22] │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0xdfa2c │ │ │ │ andls r2, r0, r3, lsr #4 │ │ │ │ - @ instruction: 0xf822f21c │ │ │ │ + @ instruction: 0xf812f21c │ │ │ │ ldc2 7, cr15, [lr, #-1012]! @ 0xfffffc0c │ │ │ │ - eorseq lr, r2, r0, lsr #25 │ │ │ │ + mlaseq r2, r0, ip, lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb76790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ andle r2, pc, r6, lsl #22 │ │ │ │ blcs 0x1bd5d0 │ │ │ │ @@ -15671,19 +15671,19 @@ │ │ │ │ svclt 0x000842b5 │ │ │ │ ldrhle r4, [r2, #92]! @ 0x5c │ │ │ │ stmdavc sp, {r1, r2, r5, r6, fp, ip, sp, lr}^ │ │ │ │ mvnsle r4, #-536870902 @ 0xe000000a │ │ │ │ ldr r4, [pc, r8, lsl #12] │ │ │ │ stc2 7, cr15, [sl], #1012 @ 0x3f4 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x9fb6c │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xff82f21b │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + @ instruction: 0xff72f21b │ │ │ │ + eorseq lr, r2, r8, asr #19 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb768cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r4, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ mulgt r0, r1, r8 │ │ │ │ blx 0x3cb8ec │ │ │ │ @@ -15765,19 +15765,19 @@ │ │ │ │ stmdale r1!, {r0, r1, r8, sl, fp, sp} │ │ │ │ @ instruction: 0xf63f2d01 │ │ │ │ svclt 0x0004af79 │ │ │ │ strmi pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ ldrbtvc pc, [pc], #1743 @ 0x1f820 @ │ │ │ │ svcge 0x0072f43f │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x7dfce4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s16 d6, d11, d17 │ │ │ │ - stccs 14, cr15, [r4, #-788] @ 0xfffffcec │ │ │ │ + stccs 14, cr15, [r4, #-724] @ 0xfffffd2c │ │ │ │ stmdavc sl, {r0, r1, r3, r5, r8, ip, lr, pc} │ │ │ │ stmdale r0!, {r0, r1, r9, fp, sp} │ │ │ │ ldmdale fp, {r0, r9, fp, sp} │ │ │ │ @ instruction: 0xf64fbf08 │ │ │ │ @ instruction: 0xf43f72ff │ │ │ │ ubfx sl, sp, #30, #8 │ │ │ │ svclt 0x00082d04 │ │ │ │ @@ -15793,20 +15793,20 @@ │ │ │ │ strb r0, [r9, -r1, lsl #8] │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ bcs 0x159588 │ │ │ │ svcge 0x0062f43f │ │ │ │ ldrbeq lr, [sl, sl, asr #15] │ │ │ │ svcge 0x0047f53f │ │ │ │ andcs lr, r0, r7, ror r7 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ andsvs pc, r4, #64, 4 │ │ │ │ - mcr2 2, 4, pc, cr12, cr11, {0} @ │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + mrc2 2, 3, pc, cr12, cr11, {0} │ │ │ │ + eorseq lr, r2, r4, lsr #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xdad70 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ strmi fp, [ip], -r1, lsr #1 │ │ │ │ tstls lr, sp │ │ │ │ @@ -15875,20 +15875,20 @@ │ │ │ │ sbcshi pc, r1, r0, lsl #1 │ │ │ │ svceq 0x0000f1ba │ │ │ │ movweq lr, #27512 @ 0x6b78 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #1069547520 @ 0x3fc00000 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ @ instruction: 0x46414650 │ │ │ │ - @ instruction: 0xf978f249 │ │ │ │ + @ instruction: 0xf968f249 │ │ │ │ ldmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ ldrtmi r1, [r3], -r7 │ │ │ │ stmib sp, {r0, r1, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1314500 │ │ │ │ - svcls 0x0004fac7 │ │ │ │ + svcls 0x0004fab7 │ │ │ │ @ instruction: 0x301ce9dd │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andsne lr, sl, #3620864 @ 0x374000 │ │ │ │ bl 0x1ee65f4 │ │ │ │ svclt 0x00380000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @ instruction: 0x0101ebba │ │ │ │ @@ -15908,33 +15908,33 @@ │ │ │ │ strls sp, [r3, -lr, ror #23] │ │ │ │ bl 0x1c69a50 │ │ │ │ svclt 0x00240306 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrtmi sp, [r2], -r4, lsl #4 │ │ │ │ vcgt.s8 d18, d9, d0 │ │ │ │ - @ instruction: 0x4688f937 │ │ │ │ + strmi pc, [r8], r7, lsr #18 │ │ │ │ stmdaeq r5, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1782804 │ │ │ │ strmi r0, [r5], -r0, lsl #6 │ │ │ │ strcs fp, [r4, #-3900] @ 0xfffff0c4 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1483d04 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, fp, ip, sp}^ │ │ │ │ stmib sp, {r0, r3, r8, r9, sp}^ │ │ │ │ stmdbls r8, {fp, ip, lr} │ │ │ │ stc 8, cr9, [sp, #44] @ 0x2c │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ @ instruction: 0xf1318b1c │ │ │ │ - stmib sp, {r0, r1, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r5, [r3], -r0, lsl #16 │ │ │ │ stmdbls ip, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf1319807 │ │ │ │ - bls 0x6de45c │ │ │ │ + bls 0x6de41c │ │ │ │ tsteq ip, #3620864 @ 0x374000 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdane r2, {r3, r4, r8, fp, ip, pc} │ │ │ │ svcls 0x0004981b │ │ │ │ svclt 0x00284143 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vmoveq.16 d17[0], lr │ │ │ │ @@ -15999,20 +15999,20 @@ │ │ │ │ stccs 2, cr13, [r0, #-332] @ 0xfffffeb4 │ │ │ │ movweq lr, #27512 @ 0x6b78 │ │ │ │ @ instruction: 0xf04fbf24 │ │ │ │ movwls r3, #13311 @ 0x33ff │ │ │ │ ldrtmi sp, [r2], -r6, lsl #4 │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ vmax.s8 q10, , │ │ │ │ - andls pc, r3, pc, ror r8 @ │ │ │ │ + andls pc, r3, pc, ror #16 │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ ldrtmi r9, [sl], -r3, lsl #22 │ │ │ │ ldrdne lr, [r7], -sp │ │ │ │ ldrtmi r9, [r3], -r1, lsl #6 │ │ │ │ - @ instruction: 0xf9ccf131 │ │ │ │ + @ instruction: 0xf9bcf131 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ tstcs ip, #3620864 @ 0x374000 │ │ │ │ ldrne lr, [sl], #-2525 @ 0xfffff623 │ │ │ │ andeq lr, r2, #191488 @ 0x2ec00 │ │ │ │ andeq lr, r3, sl, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1a62c0c │ │ │ │ @@ -16061,19 +16061,19 @@ │ │ │ │ stmib sp, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ stmdbls r8, {sl, ip, sp} │ │ │ │ movwcs lr, #39389 @ 0x99dd │ │ │ │ blvc 0x65b2f4 │ │ │ │ stc 8, cr9, [sp, #44] @ 0x2c │ │ │ │ vstr d7, [sp, #104] @ 0x68 │ │ │ │ @ instruction: 0xf1317b1c │ │ │ │ - blls 0x15e23c │ │ │ │ + blls 0x15e1fc │ │ │ │ stmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r3, [r3], -r0, lsl #8 │ │ │ │ stmdals r7, {r2, r3, r8, fp, ip, pc} │ │ │ │ - @ instruction: 0xf952f131 │ │ │ │ + @ instruction: 0xf942f131 │ │ │ │ ldmib sp, {r1, r3, r4, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f041c │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ stmdane r8, {r3, r4, r8, r9, sp} │ │ │ │ cmpmi ip, fp, lsl r9 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ bne 0xfeaa3500 │ │ │ │ @@ -16337,25 +16337,25 @@ │ │ │ │ vst2.8 {d24-d25}, [r2 :64], sl │ │ │ │ andshi r4, sl, r0, lsl #5 │ │ │ │ ldmdavc sl, {r1, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf43f2a04 │ │ │ │ blls 0x38be80 │ │ │ │ blcs 0x7e188 │ │ │ │ svcge 0x0055f43f │ │ │ │ - adcspl pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + adcpl pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s q10, q0, q9 │ │ │ │ vhsub.s16 , , │ │ │ │ - strbmi pc, [pc], -r3, asr #20 @ │ │ │ │ + @ instruction: 0x464ffa33 │ │ │ │ strb r4, [sp], -lr, asr #12 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ - stc2l 2, cr15, [r4, #288] @ 0x120 │ │ │ │ + ldc2 2, cr15, [r4, #288]! @ 0x120 │ │ │ │ stmdacs r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ movweq pc, #370 @ 0x172 @ │ │ │ │ movwcs sp, #639 @ 0x27f │ │ │ │ andeq pc, r0, #1073741874 @ 0x40000032 │ │ │ │ movwls r4, #17948 @ 0x461c │ │ │ │ movwls r9, #13075 @ 0x3313 │ │ │ │ @@ -16441,15 +16441,15 @@ │ │ │ │ @ instruction: 0xf1c34310 │ │ │ │ orrcc r0, r0, #32, 4 │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ @ instruction: 0xe67f4310 │ │ │ │ movwcs r9, #6669 @ 0x1a0d │ │ │ │ pkhbt r7, r6, r3 │ │ │ │ stc2 2, cr15, [r8], {135} @ 0x87 │ │ │ │ - eorseq lr, r2, r4, asr #25 │ │ │ │ + ldrhteq lr, [r2], -r4 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r5, asr #16 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @@ -16665,25 +16665,25 @@ │ │ │ │ ldrbtmi r4, [r0], -sl, lsl #12 │ │ │ │ strbmi r4, [r6], r1, ror #12 │ │ │ │ stmiavs r2!, {r1, r4, r7, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r0], ip, lsl #13 │ │ │ │ stmiavs r2!, {r0, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xe7bf4696 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x220afc │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d4, d26, d6 │ │ │ │ - @ instruction: 0x2000ffb9 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + andcs pc, r0, r9, lsr #31 │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subsmi pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xffaef21a │ │ │ │ - ldrsbteq lr, [r2], -r4 │ │ │ │ + @ instruction: 0xff9ef21a │ │ │ │ + eorseq lr, r2, r4, asr #25 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf890b083 │ │ │ │ strmi ip, [r4], -r0 │ │ │ │ @ instruction: 0xf10c4690 │ │ │ │ @@ -16739,20 +16739,20 @@ │ │ │ │ andeq lr, r4, #120832 @ 0x1d800 │ │ │ │ strmi sp, [r8], -r3, lsl #6 │ │ │ │ @ instruction: 0x4621b29b │ │ │ │ @ instruction: 0x4628e7bc │ │ │ │ vmin.s8 d20, d1, d17 │ │ │ │ ldr r0, [r7, r1, lsl #6]! │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0xe0c24 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s16 d5, d10, d1 │ │ │ │ - svclt 0x0000ff25 │ │ │ │ - ldrshteq lr, [r2], -r4 │ │ │ │ + svclt 0x0000ff15 │ │ │ │ + eorseq lr, r2, r4, ror #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb77988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe0 │ │ │ │ addlt ip, r3, r0 │ │ │ │ ldrmi r4, [r7], -r4, lsl #12 │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x207cc │ │ │ │ @@ -16801,20 +16801,20 @@ │ │ │ │ ldrb r2, [sl, r1, lsl #8]! │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ strmi r0, [r1], -r1, lsl #8 │ │ │ │ strmi lr, [r3], -r2, ror #15 │ │ │ │ @ instruction: 0x2000e7b6 │ │ │ │ @ instruction: 0x46012410 │ │ │ │ ldrdcs lr, [r0], -ip │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subpl pc, r6, #64, 4 │ │ │ │ - mcr2 2, 5, pc, cr8, cr10, {0} @ │ │ │ │ - eorseq lr, r2, ip, lsl #26 │ │ │ │ + mrc2 2, 4, pc, cr8, cr10, {0} │ │ │ │ + ldrshteq lr, [r2], -ip │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb74844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sp, r8, lsr #31 │ │ │ │ ldmdbge r6, {r2, r9, sl, lr} │ │ │ │ ldcls 8, cr10, [fp, #-16] │ │ │ │ @@ -16933,22 +16933,22 @@ │ │ │ │ adcsmi r4, lr, #0, 14 │ │ │ │ addsmi fp, sl, #8, 30 │ │ │ │ @ instruction: 0xf8bdbf08 │ │ │ │ @ instruction: 0xf47f200c │ │ │ │ ldr sl, [r5, r9, asr #30] │ │ │ │ @ instruction: 0xf832f287 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ blmi 0x160f2c │ │ │ │ subvs pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d10, d0 │ │ │ │ - svclt 0x0000fda1 │ │ │ │ + svclt 0x0000fd91 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, lsr #26 │ │ │ │ - eorseq lr, r2, r0, asr sp │ │ │ │ + eorseq lr, r2, r8, lsl sp │ │ │ │ + eorseq lr, r2, r0, asr #26 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb74a5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08b0fb0 │ │ │ │ ldmdbge r4, {r2, r9, sl, lr} │ │ │ │ cdpls 8, 1, cr10, cr9, cr2, {0} │ │ │ │ @@ -17053,18 +17053,18 @@ │ │ │ │ @ instruction: 0x46cc4657 │ │ │ │ vqshl.s64 d14, d27, #6 │ │ │ │ andcs pc, r0, r9, asr #30 │ │ │ │ cmpppl r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ rsbsvs pc, sp, #64, 12 @ 0x4000000 │ │ │ │ - ldc2 2, cr15, [r8], #104 @ 0x68 │ │ │ │ + stc2 2, cr15, [r8], #104 @ 0x68 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, lsr #26 │ │ │ │ - eorseq lr, r2, ip, ror #26 │ │ │ │ + eorseq lr, r2, r8, lsl sp │ │ │ │ + eorseq lr, r2, ip, asr sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strvs lr, [r8, #-2514] @ 0xfffff62e │ │ │ │ ldmvs r3, {r0, r1, r3, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1164604 │ │ │ │ @@ -17481,28 +17481,28 @@ │ │ │ │ stmdaeq r8, {r0, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq r9, {r3, r4, r6, r9, fp, sp, lr, pc} │ │ │ │ strls fp, [r4, #-3844] @ 0xfffff0fc │ │ │ │ @ instruction: 0xf43f46b2 │ │ │ │ @ instruction: 0xf04fae6d │ │ │ │ @ instruction: 0xf8cd0a00 │ │ │ │ @ instruction: 0xe667a010 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addmi pc, r0, fp, asr #12 │ │ │ │ + rsbsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d7 │ │ │ │ vqsub.s16 d17, d17, d9 │ │ │ │ - strdcs pc, [r0], -r5 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + andcs pc, r0, r5, ror #23 │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf94af21a │ │ │ │ - eorseq lr, r2, r4, lsl #20 │ │ │ │ - eorseq lr, r2, ip, ror #19 │ │ │ │ + @ instruction: 0xf93af21a │ │ │ │ + ldrshteq lr, [r2], -r4 │ │ │ │ + ldrsbteq lr, [r2], -ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, asr #22 │ │ │ │ mulhi r3, r2, r8 │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @@ -17510,15 +17510,15 @@ │ │ │ │ stmdavc fp, {r8, r9} │ │ │ │ @ instruction: 0x46054617 │ │ │ │ blcs 0x16ff68 │ │ │ │ addhi pc, r2, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ eorsvs r3, r0, r0, ror r0 │ │ │ │ eorcs r0, r8, #201326592 @ 0xc000000 │ │ │ │ - mvnseq pc, #81788928 @ 0x4e00000 │ │ │ │ + mvneq pc, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldmib r1, {r1, sl, fp, sp, pc}^ │ │ │ │ blx 0xa178e │ │ │ │ @ instruction: 0xf0413308 │ │ │ │ @ instruction: 0xf9b34100 │ │ │ │ ldmdavc r2!, {r2, r5, r8, r9, ip, sp}^ │ │ │ │ biccc lr, r2, #3072 @ 0xc00 │ │ │ │ @@ -17550,22 +17550,22 @@ │ │ │ │ movwls r4, #17977 @ 0x4639 │ │ │ │ @ instruction: 0xf8cd7873 │ │ │ │ @ instruction: 0xf88dc008 │ │ │ │ @ instruction: 0xf7f33009 │ │ │ │ ldmib sp, {r0, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ blls 0xe1820 │ │ │ │ stceq 0, cr15, [r8], #-316 @ 0xfffffec4 │ │ │ │ - rscseq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + rsceq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andcs pc, r8, #12, 22 @ 0x3000 │ │ │ │ msrcs CPSR_s, #13762560 @ 0xd20000 │ │ │ │ mulle fp, sl, r2 │ │ │ │ @ instruction: 0xe7b0b21b │ │ │ │ @ instruction: 0xf64e2228 │ │ │ │ - vrsra.s64 q8, q8, #64 │ │ │ │ + vqdmlal.s q8, d16, d0[4] │ │ │ │ stcge 3, cr0, [r2], {50} @ 0x32 │ │ │ │ movwcc pc, #35586 @ 0x8b02 @ │ │ │ │ msrcc CPSR_s, #13828096 @ 0xd30000 │ │ │ │ andslt r7, fp, #933888 @ 0xe4000 │ │ │ │ bicmi r2, r9, #0 │ │ │ │ str r0, [r0, r9, asr #15]! │ │ │ │ stcge 3, cr2, [r2], {-0} │ │ │ │ @@ -17573,22 +17573,22 @@ │ │ │ │ @ instruction: 0x4639e79b │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ stcge 12, cr15, [r2], {1} │ │ │ │ ldrdeq lr, [r2, -r6] │ │ │ │ @ instruction: 0xe7d36873 │ │ │ │ blx 0xcdde86 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ blmi 0x16192c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 , q5, │ │ │ │ - svclt 0x0000f8a1 │ │ │ │ + svclt 0x0000f891 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, lsl #24 │ │ │ │ - eorseq lr, r2, r0, lsl #25 │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, ror ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78698 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ strmi fp, [r5], -r2, lsl #1 │ │ │ │ addsmi r7, r3, r2, lsr #16 │ │ │ │ @@ -17637,21 +17637,21 @@ │ │ │ │ smlabteq r4, r4, r9, lr │ │ │ │ stmib r4, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ tstcs r0, r2, lsl #2 │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ ldrmi r6, [r0], -r3, rrx │ │ │ │ @ instruction: 0xe7ac4613 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x121a2c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s16 , q13, │ │ │ │ - svclt 0x0000f821 │ │ │ │ - eorseq lr, r2, r8, lsr #26 │ │ │ │ - eorseq lr, r2, ip, lsl sl │ │ │ │ + svclt 0x0000f811 │ │ │ │ + eorseq lr, r2, r8, lsl sp │ │ │ │ + eorseq lr, r2, ip, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb78794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcs 0x18d7a8 │ │ │ │ blcs 0x1d5644 │ │ │ │ blvc 0x2d5b20 │ │ │ │ @@ -17699,27 +17699,27 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf023bd10 │ │ │ │ @ instruction: 0xf0434380 │ │ │ │ strb r5, [lr, r0, lsl #6]! │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x261b24 │ │ │ │ andls r2, r0, r3, lsr #4 │ │ │ │ - @ instruction: 0xffa6f219 │ │ │ │ + @ instruction: 0xff96f219 │ │ │ │ stc2l 7, cr15, [r2], {251} @ 0xfb │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscmi pc, r0, fp, asr #12 │ │ │ │ + sbcsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - blx 0xe5dfd8 │ │ │ │ - eorseq lr, r2, r8, lsl #27 │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ + blx 0xa5dfd8 │ │ │ │ + eorseq lr, r2, r8, ror sp │ │ │ │ + eorseq lr, r2, r0, lsr #18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb788a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcs 0x1cd8bc │ │ │ │ stmdavc fp, {r4, ip, lr, pc} │ │ │ │ svclt 0x00182b06 │ │ │ │ @@ -17792,27 +17792,27 @@ │ │ │ │ @ instruction: 0x41b545bc │ │ │ │ strtmi sp, [r3], -r1, ror #7 │ │ │ │ stmdavc r6, {r1, r2, r3, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ adcmi r7, lr, #5046272 @ 0x4d0000 │ │ │ │ @ instruction: 0x4608d3f9 │ │ │ │ @ instruction: 0xf7fbe7a8 │ │ │ │ @ instruction: 0xf64bfc13 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ blmi 0x1e18a0 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - andcs pc, r0, r9, lsl #19 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + andcs pc, r0, r9, ror r9 @ │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #3072 @ 0xc00 │ │ │ │ vhadd.s16 d9, d9, d0 │ │ │ │ - svclt 0x0000fedf │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ - eorseq lr, r2, r4, asr r9 │ │ │ │ + svclt 0x0000fecf │ │ │ │ + eorseq lr, r2, r0, lsr #18 │ │ │ │ + eorseq lr, r2, r4, asr #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78a18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r7, [r4], -sl, asr #16 │ │ │ │ subsmi r7, r3, r0, lsl #16 │ │ │ │ @ instruction: 0xf04f780a │ │ │ │ @@ -17877,44 +17877,44 @@ │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ sxth r4, r0 │ │ │ │ @ instruction: 0xd1ba2802 │ │ │ │ stmdacs r2, {r0, r1, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xe79fd1df │ │ │ │ @ instruction: 0xf0104090 │ │ │ │ orrsle r0, fp, ip │ │ │ │ - rscsmi pc, r4, #78643200 @ 0x4b00000 │ │ │ │ + rscmi pc, r4, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x5aa194 │ │ │ │ - mrc2 2, 1, pc, cr12, cr9, {0} │ │ │ │ - andpl pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + mcr2 2, 1, pc, cr12, cr9, {0} @ │ │ │ │ + rscsmi pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ vqsub.s16 d2, d9, d7 │ │ │ │ - @ instruction: 0xf64bfe2d │ │ │ │ - vaddhn.i16 d21, q0, q10 │ │ │ │ + @ instruction: 0xf64bfe1d │ │ │ │ + vmov.i32 d21, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x261e30 │ │ │ │ andvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s16 d9, d0, d9 │ │ │ │ - @ instruction: 0xf64bfe1f │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + @ instruction: 0xf64bfe0f │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ blmi 0xe1a4c │ │ │ │ vqsub.s16 q9, , │ │ │ │ - svclt 0x0000f8b3 │ │ │ │ - eorseq lr, r2, r4, asr #18 │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ + svclt 0x0000f8a3 │ │ │ │ + eorseq lr, r2, r4, lsr r9 │ │ │ │ + eorseq lr, r2, r0, lsr #18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78bb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r4, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ mulgt r0, r1, r8 │ │ │ │ blx 0x3cdbd0 │ │ │ │ @@ -17991,19 +17991,19 @@ │ │ │ │ stccs 8, cr7, [r3, #-52] @ 0xffffffcc │ │ │ │ stccs 8, cr13, [r1, #-128] @ 0xffffff80 │ │ │ │ svclt 0x0004d882 │ │ │ │ strmi pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ ldrbtvc pc, [pc], #1743 @ 0x21af0 @ │ │ │ │ svcge 0x007cf43f │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x7a1fb4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s16 d6, d9, d17 │ │ │ │ - stccs 13, cr15, [r4, #-372] @ 0xfffffe8c │ │ │ │ + stccs 13, cr15, [r4, #-308] @ 0xfffffecc │ │ │ │ stmdavc sl, {r3, r5, r8, ip, lr, pc} │ │ │ │ stmdale r1!, {r0, r1, r9, fp, sp} │ │ │ │ ldmdale ip, {r0, r9, fp, sp} │ │ │ │ @ instruction: 0xf003d1ec │ │ │ │ @ instruction: 0xf64f0501 │ │ │ │ @ instruction: 0xe76772ff │ │ │ │ svclt 0x00082d04 │ │ │ │ @@ -18018,20 +18018,20 @@ │ │ │ │ andcs sl, r1, #92, 30 @ 0x170 │ │ │ │ rscsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf647e752 │ │ │ │ @ instruction: 0xe74972ff │ │ │ │ @ instruction: 0xf43f2a04 │ │ │ │ strb sl, [r9, r9, ror #30] │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0xe2020 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d6, d9, d4 │ │ │ │ - svclt 0x0000fd27 │ │ │ │ - mlaseq r2, ip, sp, lr │ │ │ │ + svclt 0x0000fd17 │ │ │ │ + eorseq lr, r2, ip, lsl #27 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r4], sl, lsl #1 │ │ │ │ @ instruction: 0x46984617 │ │ │ │ strmi r4, [sp], -ip, lsr #22 │ │ │ │ @@ -18076,15 +18076,15 @@ │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xff44f285 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r4], sl, lsl #1 │ │ │ │ @ instruction: 0x46984617 │ │ │ │ strmi r4, [sp], -ip, lsr #22 │ │ │ │ @@ -18129,15 +18129,15 @@ │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ cdp2 2, 13, cr15, cr10, cr5, {4} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r4], sl, lsl #1 │ │ │ │ @ instruction: 0x46984617 │ │ │ │ strmi r4, [sp], -ip, lsr #22 │ │ │ │ @@ -18182,15 +18182,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vsra.s64 q4, q8, #59 │ │ │ │ svclt 0x0000fe71 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb79000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [ip], -ip, lsl #13 │ │ │ │ ldrmi r4, [r7], -sp, lsr #22 │ │ │ │ vnmlsls.f32 s8, s0, s27 │ │ │ │ @@ -18235,15 +18235,15 @@ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf285bdf0 │ │ │ │ svclt 0x0000fe07 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xdd38c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ strmi fp, [r4], r5, lsr #1 │ │ │ │ ldrdcs r4, [r0], -r3 │ │ │ │ @@ -18386,29 +18386,29 @@ │ │ │ │ blhi 0x45d740 │ │ │ │ blhi 0x4dd744 │ │ │ │ blhi 0x55d748 │ │ │ │ blhi 0x5dd74c │ │ │ │ blhi 0x65d750 │ │ │ │ blhi 0x6dd754 │ │ │ │ blhi 0x75d758 │ │ │ │ - @ instruction: 0xff2ef12e │ │ │ │ + @ instruction: 0xff1ef12e │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ strvs lr, [r0, -sp, asr #19] │ │ │ │ ldmdage ip, {r1, r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xff26f12e │ │ │ │ + @ instruction: 0xff16f12e │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ stmdage lr, {r2, r4, r8, fp, sp, pc} │ │ │ │ strls r9, [r1, -r0, lsl #12] │ │ │ │ - @ instruction: 0xff1ef12e │ │ │ │ + @ instruction: 0xff0ef12e │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ ldmdage r2, {r4, r8, fp, sp, pc} │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff12f12e │ │ │ │ + @ instruction: 0xff02f12e │ │ │ │ mrcls 15, 0, r9, cr8, cr12, {0} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andsne lr, sl, #3620864 @ 0x374000 │ │ │ │ ldmib sp, {r1, r2, r4, r5, r6, r7, r8, fp, ip}^ │ │ │ │ @ instruction: 0x96053016 │ │ │ │ mrcls 15, 0, r9, cr13, cr9, {0} │ │ │ │ @ instruction: 0x0e06eb57 │ │ │ │ @@ -18448,15 +18448,15 @@ │ │ │ │ andeq lr, r0, r2, asr #22 │ │ │ │ andcc lr, sl, sp, asr #19 │ │ │ │ strbmi lr, [r3], -r4, ror #13 │ │ │ │ strbmi sl, [sl], -ip, lsl #16 │ │ │ │ @ instruction: 0xf8cda90a │ │ │ │ @ instruction: 0xf8cd9000 │ │ │ │ @ instruction: 0xf12e8004 │ │ │ │ - ldmib sp, {r0, r1, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, ip, sp}^ │ │ │ │ ldrb r6, [r5], ip, lsl #14 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ bleq 0x5e378 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @@ -18533,28 +18533,28 @@ │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ stmdahi r3!, {r1, r3, r4, r6, r7, r8, sl, sp, lr, pc} │ │ │ │ addvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ @ instruction: 0xf8ac8023 │ │ │ │ ldrt r2, [r2], r0 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x2a2830 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d6, d25, d30 │ │ │ │ - vorr.i16 d15, #95 @ 0x005f │ │ │ │ + vqdmlal.s , d5, d15 │ │ │ │ @ instruction: 0xf64bfba3 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ blmi 0xe2450 │ │ │ │ vqsub.s16 q9, q0, │ │ │ │ - svclt 0x0000fbb1 │ │ │ │ - eorseq lr, r2, r8, lsr #28 │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ + svclt 0x0000fba1 │ │ │ │ + eorseq lr, r2, r8, lsl lr │ │ │ │ + eorseq lr, r2, r0, lsr #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xdd86c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ stmdavc r7, {r0, r2, r4, r7, ip, sp, pc} │ │ │ │ strcs r7, [r1], #-2062 @ 0xfffff7f2 │ │ │ │ @@ -18600,19 +18600,19 @@ │ │ │ │ addhi pc, r2, r0, lsl #1 │ │ │ │ bl 0x1e6e06c │ │ │ │ svclt 0x00280305 │ │ │ │ ldrbtcc pc, [pc], #79 @ 0x22474 @ │ │ │ │ strtmi sp, [sl], -r6, lsl #4 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #6 │ │ │ │ vmax.s8 q10, q3, │ │ │ │ - strmi pc, [r4], -r9, lsr #24 │ │ │ │ + @ instruction: 0x4604fc19 │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ strge lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - ldc2l 1, cr15, [r8, #-184]! @ 0xffffff48 │ │ │ │ + stc2l 1, cr15, [r8, #-184]! @ 0xffffff48 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andscc lr, r0, #3620864 @ 0x374000 │ │ │ │ ldrdne lr, [lr], -sp │ │ │ │ movweq lr, #15292 @ 0x3bbc │ │ │ │ andeq lr, r2, #120, 22 @ 0x1e000 │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1e654b4 │ │ │ │ @@ -18632,24 +18632,24 @@ │ │ │ │ blle 0xffb660e8 │ │ │ │ bl 0x1c6ccec │ │ │ │ svclt 0x00240305 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r5, #0, 6 │ │ │ │ movwcs r4, #1552 @ 0x610 │ │ │ │ vmax.s8 d20, d6, d26 │ │ │ │ - strmi pc, [fp], -r9, ror #23 │ │ │ │ + @ instruction: 0x460bfbd9 │ │ │ │ stmdacs r2, {r0, r1, r5, r8, r9, lr} │ │ │ │ andeq pc, r0, #-1073741796 @ 0xc000001c │ │ │ │ andcs fp, r2, ip, lsr pc │ │ │ │ stmdacc r2, {r8, r9, sp} │ │ │ │ mvnscc pc, #-1073741808 @ 0xc0000010 │ │ │ │ movweq lr, #2509 @ 0x9cd │ │ │ │ ldmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ strtmi r1, [fp], -r3 │ │ │ │ - stc2 1, cr15, [lr, #-184]! @ 0xffffff48 │ │ │ │ + ldc2 1, cr15, [lr, #-184] @ 0xffffff48 │ │ │ │ ldmib sp, {sp}^ │ │ │ │ bls 0x2a7160 │ │ │ │ bl 0x1e28e38 │ │ │ │ svclt 0x00380303 │ │ │ │ bne 0xfeeaa540 │ │ │ │ stmeq pc, {r1, r4, r9, fp, ip} @ │ │ │ │ strvc lr, [r3, r7, asr #20] │ │ │ │ @@ -18756,20 +18756,20 @@ │ │ │ │ @ instruction: 0xf08033ff │ │ │ │ svccs 0x000080d1 │ │ │ │ movweq lr, #23412 @ 0x5b74 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #1044480 @ 0xff000 │ │ │ │ movwcs r4, #1578 @ 0x62a │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - blx 0xffbdf010 │ │ │ │ + blx 0xff7df010 │ │ │ │ movwcs r4, #1666 @ 0x682 │ │ │ │ stmdbge lr, {r1, r4, r5, r9, sl, lr} │ │ │ │ stmib sp, {r4, fp, sp, pc}^ │ │ │ │ strtmi r3, [fp], -r0, lsl #20 │ │ │ │ - ldc2 1, cr15, [ip], #-184 @ 0xffffff48 │ │ │ │ + stc2 1, cr15, [ip], #-184 @ 0xffffff48 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrdcc lr, [lr, -sp] │ │ │ │ @ instruction: 0x2010e9dd │ │ │ │ andeq lr, r2, #194560 @ 0x2f800 │ │ │ │ andeq lr, r0, r8, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0xffee5f2c │ │ │ │ @@ -18791,27 +18791,27 @@ │ │ │ │ blle 0xffaa6368 │ │ │ │ bl 0x1c6c76c │ │ │ │ svclt 0x00240305 │ │ │ │ @ instruction: 0xf06f4653 │ │ │ │ @ instruction: 0xf0800b02 │ │ │ │ movwcs r8, #131 @ 0x83 │ │ │ │ vmax.s8 d20, d6, d26 │ │ │ │ - b 0x10a1228 │ │ │ │ + b 0x10a11e8 │ │ │ │ stmdacs r3, {r1, r3, r9, fp} │ │ │ │ movweq pc, #378 @ 0x17a @ │ │ │ │ andcs sp, r0, #116, 4 @ 0x40000007 │ │ │ │ beq 0x5eeb8 │ │ │ │ @ instruction: 0x46934613 │ │ │ │ msreq CPSR_, r9, lsl #2 │ │ │ │ @ instruction: 0xf1aa9109 │ │ │ │ tstls r8, r0, lsr #2 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ ldmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ strtmi r1, [fp], -r3 │ │ │ │ - blx 0xffa5ec6e │ │ │ │ + blx 0xff65ec6e │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ ldrdne lr, [sl], -sp │ │ │ │ andeq lr, r2, #188, 22 @ 0x2f000 │ │ │ │ movweq lr, #15224 @ 0x3b78 │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ ldrmi r0, [lr], r1, lsl #24 │ │ │ │ @@ -18893,22 +18893,22 @@ │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ ldmdavc lr, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf43f2e04 │ │ │ │ blls 0x18e3ec │ │ │ │ blcs 0x80980 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr2, cr15, {1} │ │ │ │ - adcspl pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + adcpl pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d21 │ │ │ │ vhsub.s16 , q4, │ │ │ │ - b 0x1522254 │ │ │ │ + b 0x1522214 │ │ │ │ suble r0, r0, r0, lsl #4 │ │ │ │ @ instruction: 0xf280fab0 │ │ │ │ @ instruction: 0xf1a2b178 │ │ │ │ blx 0x22dc8 │ │ │ │ blx 0x11fd54 │ │ │ │ movwmi pc, #53505 @ 0xd101 @ │ │ │ │ smlawteq r0, r2, r1, pc @ │ │ │ │ @@ -18946,23 +18946,23 @@ │ │ │ │ blge 0x3249d4 │ │ │ │ ldrbt r9, [r0], -r4, lsl #6 │ │ │ │ @ instruction: 0xf87af285 │ │ │ │ @ instruction: 0x41ab42b2 │ │ │ │ @ instruction: 0xf04fbf2c │ │ │ │ @ instruction: 0xf04f0b01 │ │ │ │ ldrb r0, [r4, #2816] @ 0xb00 │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscmi pc, r0, fp, asr #12 │ │ │ │ + sbcsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #3072 @ 0xc00 │ │ │ │ - @ instruction: 0xf880f250 │ │ │ │ - eorseq lr, r2, r8, lsr lr │ │ │ │ + @ instruction: 0xf870f250 │ │ │ │ + eorseq lr, r2, r8, lsr #28 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ + eorseq lr, r2, r0, lsr #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mul r0, r0, r8 │ │ │ │ @ instruction: 0xf8912601 │ │ │ │ addlt r8, r5, r0 │ │ │ │ @@ -18990,15 +18990,15 @@ │ │ │ │ svclt 0x00210307 │ │ │ │ b 0x13e4b94 │ │ │ │ b 0x110118c │ │ │ │ stmdaeq r9, {r0, r6, r7, ip, sp, lr}^ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ vmla.i8 d16, d6, d0 │ │ │ │ - @ instruction: 0x4606f91b │ │ │ │ + strmi pc, [r6], -fp, lsl #18 │ │ │ │ @ instruction: 0x46484696 │ │ │ │ movwgt pc, #27557 @ 0x6ba5 @ │ │ │ │ blx 0x174232 │ │ │ │ bl 0x1caf6b4 │ │ │ │ andsle r0, r6, #-1073741824 @ 0xc0000000 │ │ │ │ bcc 0x1ef10 │ │ │ │ stmdbeq r9, {r0, r2, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -19011,15 +19011,15 @@ │ │ │ │ strbmi r0, [r8], -r1, lsl #2 │ │ │ │ tstcs r0, r8, lsr #30 │ │ │ │ cmple r3, r0, lsl #18 │ │ │ │ bl 0xfec3443c │ │ │ │ ldrtmi r0, [sl], -ip │ │ │ │ tsteq r3, lr, ror #22 │ │ │ │ vcgt.s8 d18, d6, d0 │ │ │ │ - @ instruction: 0x4603f8f1 │ │ │ │ + strmi pc, [r3], -r1, ror #17 │ │ │ │ strmi r2, [r9], r0 │ │ │ │ blx 0xfe974546 │ │ │ │ strbmi ip, [r0, #-3587]! @ 0xfffff1fd │ │ │ │ vmla.f64 d15, d1, d5 │ │ │ │ bleq 0x3dd8d0 │ │ │ │ pkhbtmi sp, r1, r9, lsl #4 │ │ │ │ blcc 0x1ef5c │ │ │ │ @@ -19097,30 +19097,30 @@ │ │ │ │ ldmibeq r8, {r8, lr}^ │ │ │ │ vhadd.u8 q11, , q9 │ │ │ │ rsbvc r0, r0, r0, lsl #6 │ │ │ │ movwne lr, #6596 @ 0x19c4 │ │ │ │ mullt r5, r3, r7 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stclt 7, cr15, [sl, #-1016]! @ 0xfffffc08 │ │ │ │ - strbtpl pc, [r4], #-1611 @ 0xfffff9b5 @ │ │ │ │ + ldrbpl pc, [r4], #-1611 @ 0xfffff9b5 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b09 │ │ │ │ ldrbtmi r7, [r0], -r8, asr #4 │ │ │ │ vshl.s16 d9, d0, d8 │ │ │ │ - @ instruction: 0xf64bfcaf │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + @ instruction: 0xf64bfc9f │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ blmi 0xe2d2c │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000ff43 │ │ │ │ - eorseq lr, r2, r0, lsr sl │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ + svclt 0x0000ff33 │ │ │ │ + eorseq lr, r2, r0, lsr #20 │ │ │ │ + eorseq lr, r2, r0, lsr #18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb79e90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x1666b98 │ │ │ │ stmdavc pc, {r0, r1, r3, r7, ip, sp, pc} @ │ │ │ │ ldmdavs fp, {r0, r9, sl, sp} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @@ -19138,15 +19138,15 @@ │ │ │ │ svclt 0x00447704 │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ stmib sp, {r0, r1, r4, pc}^ │ │ │ │ ldmib r1, {r1, r2, r8, r9, sl, ip, sp, lr}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ - @ instruction: 0xf94af12e │ │ │ │ + @ instruction: 0xf93af12e │ │ │ │ andcc lr, r6, #3620864 @ 0x374000 │ │ │ │ tstmi r3, #6356992 @ 0x610000 │ │ │ │ andcc lr, r4, #3620864 @ 0x374000 │ │ │ │ svclt 0x001860e2 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bcs 0x3af94 │ │ │ │ strmi r6, [r1], #-2152 @ 0xfffff798 │ │ │ │ @@ -19171,21 +19171,21 @@ │ │ │ │ ldrbeq r2, [sl], r0 │ │ │ │ movwcs fp, #20290 @ 0x4f42 │ │ │ │ andvc r7, r3, r6, asr #32 │ │ │ │ @ instruction: 0xf013d4de │ │ │ │ svclt 0x001e0002 │ │ │ │ movwcs r7, #4198 @ 0x1066 │ │ │ │ bicsle r7, r7, r3, lsr #32 │ │ │ │ - addspl pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + addpl pc, ip, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x7ab6e0 │ │ │ │ - ldc2 2, cr15, [ip], {24} │ │ │ │ + stc2 2, cr15, [ip], {24} │ │ │ │ ldmdahi r2, {r0, r1, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ addvc pc, r0, #1107296256 @ 0x42000000 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ ldreq fp, [sl], -fp, lsl #6 │ │ │ │ tstpeq r0, r3, asr #6 @ p-variant is OBSOLETE │ │ │ │ cmnpmi pc, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -19200,23 +19200,23 @@ │ │ │ │ blls 0x27ce3c │ │ │ │ @ instruction: 0xf04f405c │ │ │ │ mrsle r0, LR_abt │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe40f0 │ │ │ │ vmov.i32 , #20479 @ 0x00004fff │ │ │ │ @ instruction: 0xf64bfe77 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ blmi 0x122ea8 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000fe85 │ │ │ │ + svclt 0x0000fe75 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, ror #23 │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ + ldrsbteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ ldrmi r4, [lr], -r4, lsl #12 │ │ │ │ strcs r7, [r1, #-2048] @ 0xfffff800 │ │ │ │ ldrmi r7, [r1], fp, lsl #16 │ │ │ │ @@ -19254,15 +19254,15 @@ │ │ │ │ movwcc r6, #6242 @ 0x1862 │ │ │ │ movwls r4, #29715 @ 0x7413 │ │ │ │ movwcs lr, #10705 @ 0x29d1 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ stmdavc r3!, {r3, r8, fp, sp, pc}^ │ │ │ │ andscc pc, r9, sp, lsl #17 │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ - @ instruction: 0xf862f12e │ │ │ │ + @ instruction: 0xf852f12e │ │ │ │ andcc lr, r8, #3620864 @ 0x374000 │ │ │ │ bcs 0x4aae4 │ │ │ │ ldmib sp, {r1, r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ svccc 0x0001100a │ │ │ │ stmdane r9, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ stmib sp, {r6, r8, lr}^ │ │ │ │ svclt 0x0028100a │ │ │ │ @@ -19542,32 +19542,32 @@ │ │ │ │ mulcc r0, r9, r8 │ │ │ │ addsmi r2, r8, r1 │ │ │ │ andeq pc, ip, r0, lsl r0 @ │ │ │ │ blcs 0x97898 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr13, cr15, {1} │ │ │ │ @ instruction: 0xf43f2b04 │ │ │ │ @ instruction: 0xf64baf4f │ │ │ │ - vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ + vsubl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ adccs pc, r2, #64, 4 │ │ │ │ vpadd.i16 d4, d8, d23 │ │ │ │ - @ instruction: 0xf899f937 │ │ │ │ + @ instruction: 0xf899f927 │ │ │ │ blcs 0x16f35c │ │ │ │ @ instruction: 0x4648bf18 │ │ │ │ @ instruction: 0xf89ad1c4 │ │ │ │ blcs 0x2f39c │ │ │ │ svcge 0x0022f47f │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscmi pc, r0, fp, asr #12 │ │ │ │ + sbcsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #46080 @ 0xb400 │ │ │ │ - blx 0xff05fcc2 │ │ │ │ + blx 0xfec5fcc2 │ │ │ │ mulne r7, sl, r9 │ │ │ │ mulcs r7, sl, r8 │ │ │ │ svclt 0x00a12900 │ │ │ │ @ instruction: 0x1000f8ba │ │ │ │ orrvc pc, r0, r1, asr #8 │ │ │ │ tstpeq r1, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ andne pc, r0, sl, lsr #17 │ │ │ │ @@ -19575,46 +19575,46 @@ │ │ │ │ orreq pc, r0, #34 @ 0x22 │ │ │ │ sbcsle r2, sl, r2, lsl #22 │ │ │ │ sbcsle r2, r2, r3, lsl #22 │ │ │ │ svclt 0x00042b01 │ │ │ │ @ instruction: 0xf8994648 │ │ │ │ addsle r3, r7, r0 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x72387c │ │ │ │ mulls r0, pc, r2 @ │ │ │ │ - @ instruction: 0xf8faf218 │ │ │ │ + @ instruction: 0xf8eaf218 │ │ │ │ stmdage r6, {r0, r3, r4, r6, r7, r8, r9, fp, ip} │ │ │ │ @ instruction: 0xf7f19303 │ │ │ │ blls 0x1219f0 │ │ │ │ ldrmi r2, [pc], -r0, lsl #2 │ │ │ │ ldrb r4, [lr], -fp, lsl #12 │ │ │ │ muleq pc, r9, r8 @ │ │ │ │ andeq lr, pc, r4, lsl #17 │ │ │ │ @ instruction: 0xf043e5ea │ │ │ │ str r4, [sp, r0, lsl #7] │ │ │ │ blx 0x1b5fe0a │ │ │ │ - addspl pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + addpl pc, ip, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x22be64 │ │ │ │ - @ instruction: 0xf8d8f218 │ │ │ │ + @ instruction: 0xf8c8f218 │ │ │ │ ldc2l 7, cr15, [r4, #996]! @ 0x3e4 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscspl pc, r0, fp, asr #12 │ │ │ │ + rscpl pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adccs r4, r6, #4, 22 @ 0x1000 │ │ │ │ - blx 0x1adfd6e │ │ │ │ - eorseq lr, r2, r8, ror lr │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ - eorseq lr, r2, r8, asr #28 │ │ │ │ - eorseq lr, r2, r0, ror #28 │ │ │ │ + blx 0x16dfd6e │ │ │ │ + eorseq lr, r2, r8, ror #28 │ │ │ │ + eorseq lr, r2, r0, lsr #18 │ │ │ │ + eorseq lr, r2, r8, lsr lr │ │ │ │ + eorseq lr, r2, r0, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb7a648 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x12e7430 │ │ │ │ vrhadd.u8 , , │ │ │ │ ldreq r0, [sl], -r0, lsl #2 │ │ │ │ ldmibeq r9, {r0, sp, lr}^ │ │ │ │ @@ -19625,21 +19625,21 @@ │ │ │ │ subvs r4, r3, r0, lsl #6 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ biccc lr, r1, #274432 @ 0x43000 │ │ │ │ tstcs r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64bbd08 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ blmi 0xa354c │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000fb33 │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ + svclt 0x0000fb23 │ │ │ │ + eorseq lr, r2, r0, lsr #18 │ │ │ │ @ instruction: 0xf647b410 │ │ │ │ strcs r7, [r0], #-3327 @ 0xfffff301 │ │ │ │ addlt r7, r5, r2, lsl r9 │ │ │ │ biccc lr, r1, ip, lsl #22 │ │ │ │ ldrbeq r4, [r2, r4, lsl #13] │ │ │ │ @ instruction: 0xf1029402 │ │ │ │ strls r4, [r0], #-512 @ 0xfffffe00 │ │ │ │ @@ -19902,21 +19902,21 @@ │ │ │ │ stm ip, {r0, r1, r2, r3, r8, r9, fp, lr, pc} │ │ │ │ strbtmi r0, [r0], -pc │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64b4770 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vaddl.s8 q11, d0, d28 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ blmi 0xa39a0 │ │ │ │ sbcsvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf908f24f │ │ │ │ - mlaseq r2, r0, lr, lr │ │ │ │ + @ instruction: 0xf8f8f24f │ │ │ │ + eorseq lr, r2, r0, lsl #29 │ │ │ │ @ instruction: 0x4606b470 │ │ │ │ stcge 0, cr11, [r4, #-532] @ 0xfffffdec │ │ │ │ stmdb r5, {r3, sl, fp, ip, pc} │ │ │ │ strmi r0, [sp], -pc │ │ │ │ bllt 0x64288c │ │ │ │ stmdblt r1!, {r0, r5, r7, r8, r9, fp, ip, sp, lr}^ │ │ │ │ @ instruction: 0x415b1892 │ │ │ │ @@ -20323,15 +20323,15 @@ │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ ldc2 2, cr15, [r2, #524]! @ 0x20c │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb7b17c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [ip], -ip, lsl #13 │ │ │ │ ldrmi r4, [r7], -r4, lsr #22 │ │ │ │ vnmlsls.f32 s8, s0, s9 │ │ │ │ @@ -20367,15 +20367,15 @@ │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ ldc2l 2, cr15, [sl, #-524] @ 0xfffffdf4 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ @ instruction: 0xf7f22300 │ │ │ │ svclt 0x0000bfb7 │ │ │ │ @ instruction: 0xf7f22301 │ │ │ │ svclt 0x0000bfb3 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -20542,15 +20542,15 @@ │ │ │ │ stmib sp, {r1, r2, r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0373310 │ │ │ │ cmple r2, r4, lsl #6 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ - cdp2 1, 5, cr15, cr2, cr12, {1} │ │ │ │ + cdp2 1, 4, cr15, cr2, cr12, {1} │ │ │ │ andscc lr, r0, #3620864 @ 0x374000 │ │ │ │ tstmi r3, #81920 @ 0x14000 │ │ │ │ bls 0x40af10 │ │ │ │ blls 0x3b5354 │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189207 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -20784,21 +20784,21 @@ │ │ │ │ ldrb r0, [r9, -r1, lsl #14] │ │ │ │ blcs 0x4b29c │ │ │ │ rscshi pc, ip, r0 │ │ │ │ bvc 0xfe8aca98 │ │ │ │ cmppeq r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ bcs 0x35eec │ │ │ │ mcrge 4, 5, pc, cr6, cr15, {1} @ │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addmi pc, r0, fp, asr #12 │ │ │ │ + rsbsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d16, d18 │ │ │ │ vqsub.s8 d17, d30, d9 │ │ │ │ - strcs pc, [r1, #-2595] @ 0xfffff5dd │ │ │ │ + strcs pc, [r1, #-2579] @ 0xfffff5ed │ │ │ │ bcs 0x1ed2c4 │ │ │ │ svcge 0x006ff47f │ │ │ │ andseq pc, r5, #201326595 @ 0xc000003 │ │ │ │ addne pc, r0, #679477248 @ 0x28800000 │ │ │ │ svclt 0x00144315 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ movwpl lr, #11011 @ 0x2b03 │ │ │ │ @@ -20912,20 +20912,20 @@ │ │ │ │ str r0, [ip], -r4 │ │ │ │ ldrb r2, [r4], r0, lsl #2 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf1b8d063 │ │ │ │ svclt 0x00080f04 │ │ │ │ mulvs r1, ip, r8 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr9, cr15, {1} │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x46384b35 │ │ │ │ vabd.s8 d25, d0, d0 │ │ │ │ vhsub.s16 , q11, │ │ │ │ - blx 0xfece42d0 │ │ │ │ + blx 0xfece4290 │ │ │ │ @ instruction: 0xf04ff382 │ │ │ │ subsmi r0, lr, #196608 @ 0x30000 │ │ │ │ streq pc, [r0, #-259]! @ 0xfffffefd │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ blx 0x8ae4f0 │ │ │ │ @ instruction: 0xf88df606 │ │ │ │ adcmi r8, sl, r0, lsl r0 │ │ │ │ @@ -20934,20 +20934,20 @@ │ │ │ │ strls r9, [r5, #-518] @ 0xfffffdfa │ │ │ │ andcs lr, r5, #-989855744 @ 0xc5000000 │ │ │ │ @ instruction: 0x2720e771 │ │ │ │ stmdaeq r5, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ blvc 0x19de5f4 │ │ │ │ @ instruction: 0xf47f2e00 │ │ │ │ @ instruction: 0xf64baf0c │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ blmi 0x7e49c0 │ │ │ │ vqsub.s8 q9, q7, │ │ │ │ - @ instruction: 0xf042f8f9 │ │ │ │ + @ instruction: 0xf042f8e9 │ │ │ │ strt r4, [r8], r0, lsl #5 │ │ │ │ andle r2, r6, r6, lsl #20 │ │ │ │ lslle r2, r5, #20 │ │ │ │ stceq 1, cr15, [r0], #-52 @ 0xffffffcc │ │ │ │ @ instruction: 0xf283e69f │ │ │ │ ldmib sp, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, ip, lr}^ │ │ │ │ @@ -20960,47 +20960,47 @@ │ │ │ │ mcrge 4, 4, pc, cr13, cr15, {3} @ │ │ │ │ ldrbmi lr, [r4, #1910]! @ 0x776 │ │ │ │ @ instruction: 0xf10dd3f6 │ │ │ │ bcs 0x1a79d8 │ │ │ │ mcrge 4, 4, pc, cr5, cr15, {3} @ │ │ │ │ @ instruction: 0xf89ce76e │ │ │ │ str r6, [lr, #1]! │ │ │ │ - addspl pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + addpl pc, ip, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x12d2d4 │ │ │ │ - mcr2 2, 1, pc, cr2, cr6, {0} @ │ │ │ │ - eorseq lr, r2, r8, lsl #18 │ │ │ │ + mrc2 2, 0, pc, cr2, cr6, {0} │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl r9 │ │ │ │ eorseq lr, r2, r0, lsr #18 │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ - eorseq lr, r2, r0, ror #23 │ │ │ │ - ldrtpl pc, [r8], #-1611 @ 0xfffff9b5 @ │ │ │ │ + ldrsbteq lr, [r2], -r0 │ │ │ │ + strtpl pc, [r8], #-1611 @ 0xfffff9b5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #15360 @ 0x3c00 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - mcr2 2, 0, pc, cr12, cr6, {0} @ │ │ │ │ + ldc2l 2, cr15, [ip, #88]! @ 0x58 │ │ │ │ @ instruction: 0xe710461a │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vrsra.s64 q8, q8, #64 │ │ │ │ + vqdmlal.s q8, d16, d0[4] │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - ldc2l 2, cr15, [ip, #88]! @ 0x58 │ │ │ │ + stc2l 2, cr15, [ip, #88]! @ 0x58 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0xe4e8c │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - ldc2l 2, cr15, [r2, #88]! @ 0x58 │ │ │ │ - eorseq lr, r2, r8, ror #18 │ │ │ │ - eorseq lr, r2, r4, asr r9 │ │ │ │ + stc2l 2, cr15, [r2, #88]! @ 0x58 │ │ │ │ + eorseq lr, r2, r8, asr r9 │ │ │ │ + eorseq lr, r2, r4, asr #18 │ │ │ │ ldmdahi r0, {r0, r1, r9, sl, lr} │ │ │ │ svceq 0x0010f010 │ │ │ │ ldrlt sp, [r0], #-99 @ 0xffffff9d │ │ │ │ bllt 0xfe742c48 │ │ │ │ @ instruction: 0x2c007ad4 │ │ │ │ ldcleq 1, cr13, [r8, #244] @ 0xf4 │ │ │ │ @ instruction: 0xf0103001 │ │ │ │ @@ -21181,15 +21181,15 @@ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf282bdf0 │ │ │ │ svclt 0x0000feff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ blmi 0xfef10f44 │ │ │ │ ldrmi r2, [r4], -r0, lsl #10 │ │ │ │ vldmiacc r0, {s29-s107} │ │ │ │ @@ -21231,15 +21231,15 @@ │ │ │ │ stmib sp, {r1, r2, r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0363310 │ │ │ │ cmple r4, r4, lsl #6 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ - @ instruction: 0xf8f0f12c │ │ │ │ + @ instruction: 0xf8e0f12c │ │ │ │ andscc lr, r0, #3620864 @ 0x374000 │ │ │ │ tstmi r3, #81920 @ 0x14000 │ │ │ │ bls 0x40b9d4 │ │ │ │ blls 0x3b5e18 │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189207 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -21467,21 +21467,21 @@ │ │ │ │ strb r0, [r1, -r1, lsl #14]! │ │ │ │ blcs 0x4bd48 │ │ │ │ rscshi pc, r4, r0 │ │ │ │ bvc 0xfe86d144 │ │ │ │ subeq pc, r0, r0, asr #32 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr3, cr15, {1} │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addmi pc, r0, fp, asr #12 │ │ │ │ + rsbsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d16, d20 │ │ │ │ vqsub.s8 d17, d29, d9 │ │ │ │ - strcs pc, [r1, #-3277] @ 0xfffff333 │ │ │ │ + strcs pc, [r1, #-3261] @ 0xfffff343 │ │ │ │ bcs 0x1edd70 │ │ │ │ svcge 0x0077f47f │ │ │ │ rsbsmi pc, lr, #35 @ 0x23 │ │ │ │ andeq pc, r0, #679477248 @ 0x28800000 │ │ │ │ svclt 0x00144315 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ bicpl lr, r2, #3072 @ 0xc00 │ │ │ │ @@ -21590,20 +21590,20 @@ │ │ │ │ @ instruction: 0xf046e6f7 │ │ │ │ ldr r0, [sp], -r4, lsl #6 │ │ │ │ strbt r2, [r1], r0 │ │ │ │ rsble r2, r0, r1, lsl #30 │ │ │ │ svclt 0x00082f04 │ │ │ │ mulcs r1, ip, r8 │ │ │ │ mcrge 4, 7, pc, cr4, cr15, {1} @ │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x46304b3c │ │ │ │ vmax.s8 d25, d0, d0 │ │ │ │ vhsub.s16 , q11, │ │ │ │ - blx 0xfece3838 │ │ │ │ + blx 0xfece37f8 │ │ │ │ strcs pc, [r3, -r2, lsl #7] │ │ │ │ @ instruction: 0xf103425d │ │ │ │ blx 0xa6be0 │ │ │ │ @ instruction: 0xf88df303 │ │ │ │ blx 0x8c13a8 │ │ │ │ msrmi CPSR_fxc, #20971520 @ 0x1400000 │ │ │ │ @ instruction: 0xf06f9307 │ │ │ │ @@ -21611,20 +21611,20 @@ │ │ │ │ andls r1, r6, #158720 @ 0x26c00 │ │ │ │ movwls r2, #22024 @ 0x5608 │ │ │ │ ldrdcs lr, [r5], -ip │ │ │ │ @ instruction: 0x2620e77a │ │ │ │ strb r2, [sl, -r5, lsl #14] │ │ │ │ bcs 0x44114 │ │ │ │ svcge 0x0017f47f │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscmi pc, r0, fp, asr #12 │ │ │ │ + sbcsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #38912 @ 0x9800 │ │ │ │ - blx 0xfebe1cde │ │ │ │ + blx 0xfe7e1cde │ │ │ │ orrmi pc, r0, r1, asr #32 │ │ │ │ stmdacs r6, {r0, r1, r4, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ stmdacs r5, {r1, r2, ip, lr, pc} │ │ │ │ @ instruction: 0xf10dd1a5 │ │ │ │ strt r0, [sl], r0, lsr #24 │ │ │ │ blx 0xfe261dca │ │ │ │ movwpl lr, #27101 @ 0x69dd │ │ │ │ @@ -21637,47 +21637,47 @@ │ │ │ │ mrcge 4, 4, APSR_nzcv, cr9, cr15, {3} │ │ │ │ strbmi lr, [r6, #1917]! @ 0x77d │ │ │ │ @ instruction: 0xf10dd8f7 │ │ │ │ stmdacs r6, {r5, sl, fp} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr1, cr15, {3} │ │ │ │ @ instruction: 0xf89ce775 │ │ │ │ strb r2, [r3, #1] │ │ │ │ - addspl pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + addpl pc, ip, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x32dd68 │ │ │ │ - @ instruction: 0xf8d8f216 │ │ │ │ - ldrtpl pc, [r8], #-1611 @ 0xfffff9b5 @ │ │ │ │ + @ instruction: 0xf8c8f216 │ │ │ │ + strtpl pc, [r8], #-1611 @ 0xfffff9b5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #7168 @ 0x1c00 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf8caf216 │ │ │ │ + @ instruction: 0xf8baf216 │ │ │ │ @ instruction: 0xe7234618 │ │ │ │ - eorseq lr, r2, r8, lsl #18 │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsl r9 │ │ │ │ eorseq lr, r2, r0, lsr #18 │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ - eorseq lr, r2, r0, ror #23 │ │ │ │ - eorseq lr, r2, r8, ror #18 │ │ │ │ + ldrsbteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r8, asr r9 │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vrsra.s64 q8, q8, #64 │ │ │ │ + vqdmlal.s q8, d16, d0[4] │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf8b0f216 │ │ │ │ + @ instruction: 0xf8a0f216 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0xa5924 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xf8a6f216 │ │ │ │ - eorseq lr, r2, r4, asr r9 │ │ │ │ + @ instruction: 0xf896f216 │ │ │ │ + eorseq lr, r2, r4, asr #18 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb8809c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtlt r0, [r7], r0 │ │ │ │ stmdbge r4, {r1, r7, r9, sl, lr}^ │ │ │ │ @@ -21738,15 +21738,15 @@ │ │ │ │ eorls r4, r6, r0, lsl #4 │ │ │ │ @ instruction: 0xf04f9227 │ │ │ │ strls r0, [r8, #-514]! @ 0xfffffdfe │ │ │ │ addscs pc, r0, sp, lsl #17 │ │ │ │ @ instruction: 0xf0409305 │ │ │ │ eorcs r8, r8, #-520093696 @ 0xe1000000 │ │ │ │ vadd.i64 d26, d1, d26 │ │ │ │ - blls 0x11f740 │ │ │ │ + blls 0x11f700 │ │ │ │ movweq pc, #16435 @ 0x4033 @ │ │ │ │ rscshi pc, sl, r0, asr #32 │ │ │ │ stmdbhi r2!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldc 2, cr2, [sp] │ │ │ │ movwcs r8, #2854 @ 0xb26 │ │ │ │ @ instruction: 0x6720e9dd │ │ │ │ tstcs r0, #3358720 @ 0x334000 │ │ │ │ @@ -21757,27 +21757,27 @@ │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ stmib sp, {r1, r2, r4, r8, r9, sp}^ │ │ │ │ stmib sp, {r3, r4, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, r9, sp}^ │ │ │ │ @ instruction: 0x4642231c │ │ │ │ stc 6, cr4, [sp, #300] @ 0x12c │ │ │ │ @ instruction: 0xf12b8b00 │ │ │ │ - @ instruction: 0x4632fcd5 │ │ │ │ + ldrtmi pc, [r2], -r5, asr #25 @ │ │ │ │ ldmdbge sl, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #112] @ 0x70 │ │ │ │ @ instruction: 0xf12b9b00 │ │ │ │ - strbmi pc, [r2], -sp, asr #25 @ │ │ │ │ + @ instruction: 0x4642fcbd │ │ │ │ ldmdbge r4, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #200] @ 0xc8 │ │ │ │ @ instruction: 0xf12b9b00 │ │ │ │ - ldrtmi pc, [fp], -r5, asr #25 @ │ │ │ │ + @ instruction: 0x463bfcb5 │ │ │ │ ldmdbge r0, {r1, r4, r5, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #72] @ 0x48 │ │ │ │ @ instruction: 0xf12b8b00 │ │ │ │ - ldcls 12, cr15, [ip], {189} @ 0xbd │ │ │ │ + ldcls 12, cr15, [ip], {173} @ 0xad │ │ │ │ @ instruction: 0x2618e9dd │ │ │ │ @ instruction: 0x871ae9dd │ │ │ │ ldmib sp, {r1, r4, r8, fp, ip}^ │ │ │ │ ldmdals sp, {r1, r2, r4, r8, ip, sp} │ │ │ │ bl 0x15cc670 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ svclt 0x00280600 │ │ │ │ @@ -21865,15 +21865,15 @@ │ │ │ │ eorls r4, r5, #89 @ 0x59 │ │ │ │ @ instruction: 0xf88d2203 │ │ │ │ svceq 0x00cb2090 │ │ │ │ movwls r9, #22787 @ 0x5903 │ │ │ │ tstpeq ip, r1, lsr r0 @ p-variant is OBSOLETE │ │ │ │ mvnshi pc, r0, asr #32 │ │ │ │ stmdage sl!, {r3, r5, r9, sp} │ │ │ │ - svc 0x006cf270 │ │ │ │ + svc 0x005cf270 │ │ │ │ @ instruction: 0x3000f8bb │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ andcc pc, r0, fp, lsr #17 │ │ │ │ svclt 0x0000e6fe │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ bhi 0x62f3a8 │ │ │ │ @ instruction: 0xf5b02400 │ │ │ │ @@ -22367,20 +22367,20 @@ │ │ │ │ ldrbt r0, [r6], #-3026 @ 0xfffff42e │ │ │ │ @ instruction: 0xf0419903 │ │ │ │ strbt r0, [fp], #4 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ bcs 0x146460 │ │ │ │ ldmdavc fp, {r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ mrcge 4, 2, APSR_nzcv, cr8, cr15, {1} │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r4, [r0], -lr, lsr #23 │ │ │ │ vshl.s8 d25, d0, d0 │ │ │ │ vhsub.s16 , , │ │ │ │ - andcs pc, r8, r7, lsr #22 │ │ │ │ + andcs pc, r8, r7, lsl fp @ │ │ │ │ @ instruction: 0x2320e7da │ │ │ │ movwcs r9, #21251 @ 0x5303 │ │ │ │ ldr r9, [sl, r6, lsl #6] │ │ │ │ ldr r2, [r7, -r5, lsl #4] │ │ │ │ movweq lr, #2645 @ 0xa55 │ │ │ │ addshi pc, r4, r0, asr #32 │ │ │ │ movweq lr, #19026 @ 0x4a52 │ │ │ │ @@ -22408,20 +22408,20 @@ │ │ │ │ @ instruction: 0xf7ff9303 │ │ │ │ ldmib sp, {r1, r4, r7, r9, fp, ip, sp, pc}^ │ │ │ │ strbmi r8, [pc], -r3, lsl #10 │ │ │ │ andshi pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf89be561 │ │ │ │ stmdbcs r0, {r0, r2, r3, ip} │ │ │ │ mcrge 4, 4, pc, cr0, cr15, {3} @ │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscmi pc, r0, fp, asr #12 │ │ │ │ + sbcsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #132, 22 @ 0x21000 │ │ │ │ - ldc2l 2, cr15, [r4, #-304]! @ 0xfffffed0 │ │ │ │ + stc2l 2, cr15, [r4, #-304]! @ 0xfffffed0 │ │ │ │ mcr2 10, 4, pc, cr8, cr8, {5} @ │ │ │ │ svceq 0x0000f1b8 │ │ │ │ blx 0xfedda434 │ │ │ │ @ instruction: 0xf10efe86 │ │ │ │ blx 0x2298b0 │ │ │ │ @ instruction: 0xf1aef20e │ │ │ │ @ instruction: 0xf1ce0820 │ │ │ │ @@ -22512,53 +22512,53 @@ │ │ │ │ ldrdeq lr, [r8, -sp]! │ │ │ │ svclt 0x0008428b │ │ │ │ mvnle r4, r4, lsl #5 │ │ │ │ stmiale pc!, {r0, r1, r2, r5, r6, r8, sl, lr}^ @ │ │ │ │ bcs 0x1d0e2c │ │ │ │ stclge 4, cr15, [r4, #-508] @ 0xfffffe04 │ │ │ │ @ instruction: 0xf64be644 │ │ │ │ - vmvn.i32 d21, #524288 @ 0x00080000 │ │ │ │ + vaddhn.i16 d21, q0, q12 │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ blmi 0x7a6668 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d5 │ │ │ │ - @ instruction: 0xf64bfa03 │ │ │ │ - vrshr.s64 d21, d12, #64 │ │ │ │ + @ instruction: 0xf64bf9f3 │ │ │ │ + vsubl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ subscs pc, r6, #64, 4 │ │ │ │ vpadd.i16 d4, d5, d6 │ │ │ │ - ldmdavc fp, {r0, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdavc fp, {r0, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ bllt 0xfece41dc │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addmi pc, r0, fp, asr #12 │ │ │ │ + rsbsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d0 │ │ │ │ vqsub.s8 d17, d28, d9 │ │ │ │ - andcs pc, r0, r5, lsl #25 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + andcs pc, r0, r5, ror ip @ │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #12, 22 @ 0x3000 │ │ │ │ vhadd.s16 d9, d5, d0 │ │ │ │ - ldrdcs pc, [r0], -fp │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + andcs pc, r0, fp, asr #19 │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b08 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf9d0f215 │ │ │ │ - eorseq lr, r2, ip, lsl sl │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ - eorseq lr, r2, r8, ror #18 │ │ │ │ - eorseq lr, r2, r8, lsr #29 │ │ │ │ - eorseq lr, r2, r4, lsl #20 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, ip, ror #19 │ │ │ │ + @ instruction: 0xf9c0f215 │ │ │ │ + eorseq lr, r2, ip, lsl #20 │ │ │ │ + eorseq lr, r2, r0, lsr #18 │ │ │ │ + eorseq lr, r2, r8, asr r9 │ │ │ │ + mlaseq r2, r8, lr, lr │ │ │ │ + ldrshteq lr, [r2], -r4 │ │ │ │ + eorseq lr, r2, r8, asr #19 │ │ │ │ + ldrsbteq lr, [r2], -ip │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb88e58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtlt r0, [r7], r8 │ │ │ │ svcge 0x0024a942 │ │ │ │ @@ -22643,15 +22643,15 @@ │ │ │ │ b 0x13f6664 │ │ │ │ ldrdls r3, [r7, -r2]! │ │ │ │ @ instruction: 0xf0332202 │ │ │ │ @ instruction: 0xf88d010c │ │ │ │ @ instruction: 0xf0412090 │ │ │ │ eorcs r8, r8, #163 @ 0xa3 │ │ │ │ vadd.i64 d26, d0, d26 │ │ │ │ - @ instruction: 0x2e03e95a │ │ │ │ + @ instruction: 0x2e03e94a │ │ │ │ @ instruction: 0xf8bbd105 │ │ │ │ vst4.8 {d19-d22}, [r3], r0 │ │ │ │ @ instruction: 0xf8ab4380 │ │ │ │ ldc 0, cr3, [sp] │ │ │ │ strcs r8, [r0], #-2854 @ 0xfffff4da │ │ │ │ stmdbhi r0!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strtmi r2, [r2], -r0, lsl #10 │ │ │ │ @@ -22661,27 +22661,27 @@ │ │ │ │ stmib sp, {r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r1, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r2, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r1, r2, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r3, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, sl, lr}^ │ │ │ │ @ instruction: 0xf12a451c │ │ │ │ - strbmi pc, [r2], -r5, asr #27 @ │ │ │ │ + @ instruction: 0x4642fdb5 │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ ldmdbge sl, {r8, sl, lr} │ │ │ │ @ instruction: 0xf12aa81c │ │ │ │ - @ instruction: 0x4622fdbd │ │ │ │ + strtmi pc, [r2], -sp, lsr #27 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r4, {r8, sl, lr} │ │ │ │ @ instruction: 0xf12aa832 │ │ │ │ - @ instruction: 0x4642fdb5 │ │ │ │ + strbmi pc, [r2], -r5, lsr #27 @ │ │ │ │ ldmdbge r0, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #72] @ 0x48 │ │ │ │ @ instruction: 0xf12a8b00 │ │ │ │ - ldcls 13, cr15, [ip, #-692] @ 0xfffffd4c │ │ │ │ + ldcls 13, cr15, [ip, #-628] @ 0xfffffd8c │ │ │ │ @ instruction: 0xf04f9a18 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ ldmdbne r2, {r1, r2, r4, r8, ip, sp}^ │ │ │ │ @ instruction: 0xc71ae9dd │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xf04f981d │ │ │ │ ldcls 8, cr0, [r9], {-0} │ │ │ │ @@ -22758,15 +22758,15 @@ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ @ instruction: 0xf0c045c4 │ │ │ │ stmdbcs r6, {r1, r2, r4, r7, r8, r9, sl, pc} │ │ │ │ adcshi pc, r9, #0 │ │ │ │ andpl lr, r2, #3522560 @ 0x35c000 │ │ │ │ mulge r1, r7, r8 │ │ │ │ @ instruction: 0xf64e2128 │ │ │ │ - vrsra.s64 q8, q8, #64 │ │ │ │ + vqdmlal.s q8, d16, d0[4] │ │ │ │ @ instruction: 0xf0420332 │ │ │ │ blx 0x76d8a │ │ │ │ @ instruction: 0xf9b33304 │ │ │ │ stmib sp, {r2, r5, r8, r9, ip, sp}^ │ │ │ │ bge 0xabae3c │ │ │ │ biccc lr, sl, #3072 @ 0xc00 │ │ │ │ stcls 1, cr2, [r3], {-0} │ │ │ │ @@ -22781,15 +22781,15 @@ │ │ │ │ ldc 0, cr11, [sp], #220 @ 0xdc │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf64e2228 │ │ │ │ - vrsra.s64 q8, q8, #64 │ │ │ │ + vqdmlal.s q8, d16, d0[4] │ │ │ │ @ instruction: 0xf8970332 │ │ │ │ blx 0xce5ea │ │ │ │ @ instruction: 0xf8d33304 │ │ │ │ @ instruction: 0xf89b7324 │ │ │ │ strcs r2, [r0, #-4] │ │ │ │ bicsmi fp, r2, #-1342177277 @ 0xb0000003 │ │ │ │ @ instruction: 0xe7ca07d2 │ │ │ │ @@ -22839,21 +22839,21 @@ │ │ │ │ andcc pc, r0, fp, lsr #17 │ │ │ │ tstpeq r0, #16 @ p-variant is OBSOLETE │ │ │ │ subshi pc, pc, #64 @ 0x40 │ │ │ │ andeq pc, r2, r0, lsl r0 @ │ │ │ │ sadd16mi fp, sp, ip │ │ │ │ @ instruction: 0xf47f461a │ │ │ │ @ instruction: 0xf64baf68 │ │ │ │ - vrshr.s64 d21, d12, #64 │ │ │ │ + vsubl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ subscs pc, r6, #64, 4 │ │ │ │ vpadd.i16 q2, q2, │ │ │ │ - @ instruction: 0xf3c0ff75 │ │ │ │ + vqrdmlsh.s , q0, d1[5] │ │ │ │ @ instruction: 0xf08000c0 │ │ │ │ sbclt r0, r0, #1 │ │ │ │ @ instruction: 0x9324e5f1 │ │ │ │ ldmcc r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ movwcc lr, #18887 @ 0x49c7 │ │ │ │ @ instruction: 0x3e25e9cd │ │ │ │ movweq lr, #6750 @ 0x1a5e │ │ │ │ @@ -22868,15 +22868,15 @@ │ │ │ │ vqshl.u64 d30, d23, #0 │ │ │ │ @ instruction: 0xf08000c0 │ │ │ │ sbclt r0, r0, #1 │ │ │ │ movwcs lr, #1562 @ 0x61a │ │ │ │ mulge r1, r7, r8 │ │ │ │ @ instruction: 0x461a461d │ │ │ │ eorcs lr, r8, #11796480 @ 0xb40000 │ │ │ │ - cdpeq 6, 15, cr15, cr0, cr14, {2} │ │ │ │ + cdpeq 6, 14, cr15, cr0, cr14, {2} │ │ │ │ cdpeq 2, 3, cr15, cr2, cr0, {6} │ │ │ │ ldrdls pc, [ip], -r7 │ │ │ │ movwne lr, #18903 @ 0x49d7 │ │ │ │ blx 0xb827a │ │ │ │ @ instruction: 0xf897e204 │ │ │ │ movwmi sl, #45057 @ 0xb001 │ │ │ │ svclt 0x001868b9 │ │ │ │ @@ -22968,15 +22968,15 @@ │ │ │ │ movwcs r4, #4202 @ 0x106a │ │ │ │ bcc 0xff4e11ec │ │ │ │ adcsmi r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf0434611 │ │ │ │ @ instruction: 0xf88d0010 │ │ │ │ usat r2, #4, r0, lsl #1 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, lsr #29 │ │ │ │ + mlaseq r2, r8, lr, lr │ │ │ │ @ instruction: 0xf04f787d │ │ │ │ @ instruction: 0x460130ff │ │ │ │ andcs fp, r0, r5, lsl r1 │ │ │ │ strmi r2, [r1], -r1, lsl #10 │ │ │ │ ldrdgt pc, [r4], -r7 │ │ │ │ cmnppl pc, #12, 10 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ blcs 0x335e0 │ │ │ │ @@ -23139,15 +23139,15 @@ │ │ │ │ stmdaeq r4!, {r1, r2, r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ orrmi pc, r0, #12, 10 @ 0x3000000 │ │ │ │ strbvc lr, [r2], #2628 @ 0xa44 │ │ │ │ @ instruction: 0xf0420852 │ │ │ │ adcsvs r4, ip, r0, lsl #4 │ │ │ │ andscs r6, r0, #250 @ 0xfa │ │ │ │ eorcs lr, r8, #216, 12 @ 0xd800000 │ │ │ │ - mvnseq pc, #81788928 @ 0x4e00000 │ │ │ │ + mvneq pc, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwcc pc, #19202 @ 0x4b02 @ │ │ │ │ msrvc CPSR_s, #13828096 @ 0xd30000 │ │ │ │ movwcs lr, #21811 @ 0x5533 │ │ │ │ @ instruction: 0xf89be629 │ │ │ │ @ instruction: 0xf1baa011 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @@ -23393,21 +23393,21 @@ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf04fad7d │ │ │ │ @ instruction: 0xf89b0810 │ │ │ │ @ instruction: 0xf048500a │ │ │ │ strtmi r0, [sl], -r0, asr #16 │ │ │ │ stccs 6, cr4, [r0, #-172] @ 0xffffff54 │ │ │ │ ldclge 4, cr15, [r2, #-252]! @ 0xffffff04 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addmi pc, r0, fp, asr #12 │ │ │ │ + rsbsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s q10, q8, │ │ │ │ vqsub.s8 d17, d27, d9 │ │ │ │ - @ instruction: 0xf1c3fdc1 │ │ │ │ + @ instruction: 0xf1c3fdb1 │ │ │ │ ldrt r0, [r0], -r1, lsl #6 │ │ │ │ mulmi r4, fp, r8 │ │ │ │ @ instruction: 0xf57f06e1 │ │ │ │ @ instruction: 0xf1c3aeef │ │ │ │ blcs 0x2a798 │ │ │ │ eorshi pc, r4, #0 │ │ │ │ strcs r2, [r0], #-257 @ 0xfffffeff │ │ │ │ @@ -23451,15 +23451,15 @@ │ │ │ │ blx 0xbcb0d0 │ │ │ │ tstpmi r9, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ @ instruction: 0x91272301 │ │ │ │ @ instruction: 0xf03340b3 │ │ │ │ @ instruction: 0xf040010c │ │ │ │ eorcs r8, r8, #76, 4 @ 0xc0000004 │ │ │ │ vadd.i32 d26, d15, d26 │ │ │ │ - @ instruction: 0xf7ffeb0a │ │ │ │ + @ instruction: 0xf7ffeafa │ │ │ │ blls 0x3d5718 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ mvnsmi r8, #235 @ 0xeb │ │ │ │ msreq CPSR_, #-2147483600 @ 0x80000030 │ │ │ │ @ instruction: 0xf04f43c5 │ │ │ │ blx 0x1a90bc │ │ │ │ sbcsmi pc, r5, r3, lsl #6 │ │ │ │ @@ -23541,20 +23541,20 @@ │ │ │ │ blls 0x3c7480 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf04faed6 │ │ │ │ movwcs r0, #6168 @ 0x1818 │ │ │ │ @ instruction: 0xf89be44e │ │ │ │ stccs 0, cr5, [r0, #-52] @ 0xffffffcc │ │ │ │ mcrge 4, 2, pc, cr10, cr15, {3} @ │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscmi pc, r0, fp, asr #12 │ │ │ │ + sbcsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #55296 @ 0xd800 │ │ │ │ - ldc2 2, cr15, [sl], {75} @ 0x4b │ │ │ │ + stc2 2, cr15, [sl], {75} @ 0x4b │ │ │ │ blcs 0x20dde8 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr2, cr15, {3} │ │ │ │ b 0xfe1cd5ec │ │ │ │ blls 0x328738 │ │ │ │ stmdbls sp, {r0, r1, r3, lr} │ │ │ │ streq lr, [ip], #-2561 @ 0xfffff5ff │ │ │ │ adcmi r9, r5, #147456 @ 0x24000 │ │ │ │ @@ -23599,16 +23599,16 @@ │ │ │ │ b 0x14039b8 │ │ │ │ @ instruction: 0xf04c0c5c │ │ │ │ b 0x87a290 │ │ │ │ b 0xb27694 │ │ │ │ @ instruction: 0xf04f0c06 │ │ │ │ tstls r4, r8, lsl r8 │ │ │ │ bllt 0xff1e529c │ │ │ │ - eorseq lr, r2, r8, lsl #18 │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, lsr #18 │ │ │ │ @ instruction: 0xe604e9d7 │ │ │ │ tstpmi pc, #12, 10 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ andpl lr, r2, #3522560 @ 0x35c000 │ │ │ │ b 0x17b42b4 │ │ │ │ cmnle r5, r6, lsl #8 │ │ │ │ @ instruction: 0x1000f8bb │ │ │ │ mulge r1, r7, r8 │ │ │ │ @@ -23680,19 +23680,19 @@ │ │ │ │ @ instruction: 0xf8bbd145 │ │ │ │ @ instruction: 0xf8971000 │ │ │ │ @ instruction: 0xf041a001 │ │ │ │ @ instruction: 0xf8ab0118 │ │ │ │ @ instruction: 0xf7ff1000 │ │ │ │ vmlsl.s8 , d16, d31 │ │ │ │ @ instruction: 0xf64bfb77 │ │ │ │ - vorr.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ blmi 0x1b678a0 │ │ │ │ andvc pc, ip, #64, 4 │ │ │ │ vhadd.s16 d9, d4, d0 │ │ │ │ - stmdbcs r6, {r0, r1, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbcs r6, {r0, r1, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stmdbcs r5, {r0, r1, r2, r3, r4, r5, ip, lr, pc} │ │ │ │ blge 0xfe4245fc │ │ │ │ ldmlt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ b 0x28e018 │ │ │ │ andmi r0, r3, r6, lsl #8 │ │ │ │ @ instruction: 0xf43f4323 │ │ │ │ @ instruction: 0xf8cdae9b │ │ │ │ @@ -23750,61 +23750,61 @@ │ │ │ │ @ instruction: 0xf013e67a │ │ │ │ tstle sp, r0, ror #30 │ │ │ │ andeq pc, r8, r3, asr #32 │ │ │ │ ldmlt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andeq pc, r4, r3, asr #32 │ │ │ │ @ instruction: 0xf7ff4611 │ │ │ │ @ instruction: 0xf64bb8cb │ │ │ │ - vmvn.i32 d21, #524288 @ 0x00080000 │ │ │ │ + vaddhn.i16 d21, q0, q12 │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ blmi 0x9a79c0 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d4 │ │ │ │ - strcs pc, [r0, #-2135] @ 0xfffff7a9 │ │ │ │ + strcs pc, [r0, #-2119] @ 0xfffff7b9 │ │ │ │ strtmi r2, [sl], -r1, lsl #6 │ │ │ │ strls r9, [r6, #-772] @ 0xfffffcfc │ │ │ │ bllt 0xff365520 │ │ │ │ @ instruction: 0xf7ff4611 │ │ │ │ mulcs r0, ip, r9 │ │ │ │ cmpppl r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, ip, lsl fp │ │ │ │ subsvc pc, r3, #64, 4 │ │ │ │ - @ instruction: 0xf842f214 │ │ │ │ + @ instruction: 0xf832f214 │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vrsra.s64 q8, q8, #64 │ │ │ │ + vqdmlal.s q8, d16, d0[4] │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf834f214 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + @ instruction: 0xf824f214 │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addmi pc, r0, fp, asr #12 │ │ │ │ + rsbsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ vqsub.s8 d17, d27, d9 │ │ │ │ - andcs pc, r0, r7, asr #21 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + @ instruction: 0x2000fab7 │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #11264 @ 0x2c00 │ │ │ │ vhadd.s16 d9, d4, d0 │ │ │ │ - andcs pc, r0, sp, lsl r8 @ │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + andcs pc, r0, sp, lsl #16 │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b07 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf812f214 │ │ │ │ - eorseq lr, r2, ip, ror #23 │ │ │ │ - eorseq lr, r2, r8, ror #18 │ │ │ │ - eorseq lr, r2, r0, lsl #25 │ │ │ │ - eorseq lr, r2, r4, lsl #20 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, ip, ror #19 │ │ │ │ + @ instruction: 0xf802f214 │ │ │ │ + ldrsbteq lr, [r2], -ip │ │ │ │ + eorseq lr, r2, r8, asr r9 │ │ │ │ + eorseq lr, r2, r0, ror ip │ │ │ │ + ldrshteq lr, [r2], -r4 │ │ │ │ + eorseq lr, r2, r8, asr #19 │ │ │ │ + ldrsbteq lr, [r2], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ strcs fp, [r0, #-165] @ 0xffffff5b │ │ │ │ streq pc, [r9], #-960 @ 0xfffffc40 │ │ │ │ movwls r0, #19398 @ 0x4bc6 │ │ │ │ @@ -23878,15 +23878,15 @@ │ │ │ │ mlashi r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r8, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf129230e │ │ │ │ - ldmib sp, {r0, r1, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x2b778 │ │ │ │ ldrdgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r9, {r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x27744 │ │ │ │ @ instruction: 0xf8cd4140 │ │ │ │ svclt 0x0028c064 │ │ │ │ @@ -24409,40 +24409,40 @@ │ │ │ │ ldclge 4, cr15, [ip], #-508 @ 0xfffffe04 │ │ │ │ blcs 0x14eb4c │ │ │ │ adcshi pc, sp, r0, asr #4 │ │ │ │ blcc 0x18eb54 │ │ │ │ blcs 0x94aac │ │ │ │ mcrge 6, 4, pc, cr15, cr15, {3} @ │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0xff1e8404 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s16 , , │ │ │ │ - vstrcs d15, [r0, #-212] @ 0xffffff2c │ │ │ │ + vstrcs d15, [r0, #-148] @ 0xffffff6c │ │ │ │ mvnsvc pc, #64, 4 │ │ │ │ @ instruction: 0xf44fbf14 │ │ │ │ vst1.64 {d20-d23}, [pc :256], r0 │ │ │ │ @ instruction: 0xf04f42f8 │ │ │ │ svclt 0x00080014 │ │ │ │ str r2, [r2, #-768]! @ 0xfffffd00 │ │ │ │ andeq pc, r2, r3, lsl r0 @ │ │ │ │ teqphi r7, #0 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [ip], {28} │ │ │ │ tstphi fp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43f2c01 │ │ │ │ stccs 13, cr10, [r4], {138} @ 0x8a │ │ │ │ stcge 4, cr15, [sp, #252]! @ 0xfc │ │ │ │ - andsvs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ + andvs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d16, d18 │ │ │ │ vhsub.s16 d2, d19, d18 │ │ │ │ - stmdacs r6, {r0, r1, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r6, {r0, r1, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ teqphi r8, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ stmdale lr, {r2, fp, sp}^ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmiane r3!, {r1, r2, r4, r5, r8, pc}^ │ │ │ │ andeq lr, r2, #76, 22 @ 0x13000 │ │ │ │ andseq pc, r4, #-1140850687 @ 0xbc000001 │ │ │ │ ssat r2, #9, r0 │ │ │ │ @@ -24457,34 +24457,34 @@ │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ blcs 0x4ec00 │ │ │ │ sbchi pc, sl, r0 │ │ │ │ mulcc sl, sl, r8 │ │ │ │ subeq pc, r0, r0, asr #32 │ │ │ │ blcs 0x3986c │ │ │ │ ldclge 4, cr15, [r9], {63} @ 0x3f │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addmi pc, r0, fp, asr #12 │ │ │ │ + rsbsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d16, d6 │ │ │ │ vqsub.s8 d17, d26, d9 │ │ │ │ - blls 0x1e75e8 │ │ │ │ + blls 0x1e75a8 │ │ │ │ orrle r2, r3, r4, lsl #22 │ │ │ │ vst2.8 {d18-d21}, [pc], r0 │ │ │ │ strb r4, [r9], #760 @ 0x2f8 │ │ │ │ teqle r3, r5, lsl #24 │ │ │ │ mulcc sp, sl, r8 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf64badff │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ blmi 0xfe2a8104 │ │ │ │ vqsub.s8 q9, q5, │ │ │ │ - addseq pc, r0, #5568 @ 0x15c0 │ │ │ │ + addseq pc, r0, #4544 @ 0x11c0 │ │ │ │ blcc 0x9d32c │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ tstpeq pc, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #67584 @ 0x10800 │ │ │ │ @ instruction: 0xf99ae7ac │ │ │ │ @ instruction: 0xf89a1007 │ │ │ │ stmdbcs r0, {r0, r1, r2, ip, sp} │ │ │ │ @@ -24610,18 +24610,18 @@ │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ stmib sp, {r8, fp}^ │ │ │ │ @ instruction: 0xf0428916 │ │ │ │ @ instruction: 0xf8aa0220 │ │ │ │ andcs r2, r1, #0 │ │ │ │ subscs pc, r0, sp, lsl #17 │ │ │ │ svclt 0x0000e45e │ │ │ │ + eorseq lr, r2, r0, lsl r9 │ │ │ │ + eorseq lr, r2, r8, ror #28 │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ eorseq lr, r2, r0, lsr #18 │ │ │ │ - eorseq lr, r2, r8, ror lr │ │ │ │ - eorseq lr, r2, r8, lsl #18 │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ muleq lr, sl, r8 │ │ │ │ svcvc 0x0092ebb0 │ │ │ │ stclge 4, cr15, [pc], #-508 @ 0x2808c │ │ │ │ strcs r9, [r6], #-2563 @ 0xfffff5fd │ │ │ │ tstne r8, sp, asr #19 │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, ip}^ │ │ │ │ @@ -24822,50 +24822,50 @@ │ │ │ │ vqshl.s64 q15, q8, │ │ │ │ strcs pc, [r0, #-2709] @ 0xfffff56b │ │ │ │ @ instruction: 0x0c03ea41 │ │ │ │ movweq lr, #10816 @ 0x2a40 │ │ │ │ ldrmi r4, [lr], -pc, lsr #12 │ │ │ │ strtmi r4, [fp], -sl, lsr #12 │ │ │ │ ldrdcs lr, [r0], -r2 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, pc, #29696 @ 0x7400 │ │ │ │ vhadd.s16 d9, d2, d0 │ │ │ │ - @ instruction: 0xf64bfffb │ │ │ │ - vmvn.i32 d21, #524288 @ 0x00080000 │ │ │ │ + @ instruction: 0xf64bffeb │ │ │ │ + vaddhn.i16 d21, q0, q12 │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ blmi 0x628a94 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d2 │ │ │ │ - @ instruction: 0xf64bffed │ │ │ │ - vrshr.s64 d21, d12, #64 │ │ │ │ + @ instruction: 0xf64bffdd │ │ │ │ + vsubl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ addscs pc, r5, #64, 4 │ │ │ │ vpadd.i16 d4, d2, d0 │ │ │ │ - ldrdcs pc, [r0], -pc @ │ │ │ │ - mvnseq pc, #81788928 @ 0x4e00000 │ │ │ │ + andcs pc, r0, pc, asr #31 │ │ │ │ + mvneq pc, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d2, d0 │ │ │ │ - @ instruction: 0xf64bffd1 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + @ instruction: 0xf64bffc1 │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ + vmla.i d21, d16, d0[4] │ │ │ │ blmi 0x1686e8 │ │ │ │ vhsub.s8 d18, d26, d22 │ │ │ │ - svclt 0x0000fa65 │ │ │ │ - eorseq lr, r2, r8, asr #28 │ │ │ │ - eorseq lr, r2, r8, ror #18 │ │ │ │ - eorseq lr, r2, r8, ror lr │ │ │ │ - eorseq lr, r2, r0, ror #28 │ │ │ │ + svclt 0x0000fa55 │ │ │ │ + eorseq lr, r2, r8, lsr lr │ │ │ │ + eorseq lr, r2, r8, asr r9 │ │ │ │ + eorseq lr, r2, r8, ror #28 │ │ │ │ + eorseq lr, r2, r0, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb7f854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ blls 0x139ed0 │ │ │ │ movwcs r9, #769 @ 0x301 │ │ │ │ @ instruction: 0xf7fe9400 │ │ │ │ @@ -24951,15 +24951,15 @@ │ │ │ │ mlashi r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r8, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf128230e │ │ │ │ - ldmib sp, {r0, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x2c83c │ │ │ │ ldrdgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r9, {r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x28808 │ │ │ │ @ instruction: 0xf8cd4140 │ │ │ │ svclt 0x0028c064 │ │ │ │ @@ -25479,39 +25479,39 @@ │ │ │ │ stcge 4, cr15, [r2], {127} @ 0x7f │ │ │ │ blcs 0x14fc04 │ │ │ │ adcshi pc, r8, r0, asr #4 │ │ │ │ blcc 0x18fc0c │ │ │ │ blcs 0x95b64 │ │ │ │ mcrge 6, 4, pc, cr15, cr15, {3} @ │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0xff1294bc │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s16 , q9, │ │ │ │ - vstrcs s30, [r0, #-868] @ 0xfffffc9c │ │ │ │ + vstrcs s30, [r0, #-804] @ 0xfffffcdc │ │ │ │ andseq pc, r4, pc, asr #32 │ │ │ │ @ instruction: 0xf04fbf15 │ │ │ │ @ instruction: 0xf04f43fe │ │ │ │ @ instruction: 0xf06f43ff │ │ │ │ tstcs r0, pc, ror r1 │ │ │ │ @ instruction: 0xf013e528 │ │ │ │ @ instruction: 0xf0000002 │ │ │ │ @ instruction: 0xf01c8338 │ │ │ │ @ instruction: 0xf0400c0c │ │ │ │ stccs 1, cr8, [r1], {7} │ │ │ │ stcge 4, cr15, [fp, #252] @ 0xfc │ │ │ │ @ instruction: 0xf43f2c04 │ │ │ │ @ instruction: 0xf64badae │ │ │ │ - vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ + vsubl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfec3a9dc │ │ │ │ adccs pc, r2, #64, 4 │ │ │ │ - blx 0xfec658ac │ │ │ │ + blx 0xfe8658ac │ │ │ │ vadd.i8 d2, d0, d6 │ │ │ │ stmdacs r4, {r2, r4, r5, r8, pc} │ │ │ │ stmdacs r0, {r1, r2, r3, r6, fp, ip, lr, pc} │ │ │ │ teqphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ bl 0x13af1fc │ │ │ │ @ instruction: 0xf0230303 │ │ │ │ @ instruction: 0x201003ff │ │ │ │ @@ -25527,33 +25527,33 @@ │ │ │ │ stmdbls r3, {r4, sp} │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ @ instruction: 0xf89a80c6 │ │ │ │ @ instruction: 0xf040100a │ │ │ │ strmi r0, [fp], -r0, asr #32 │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ @ instruction: 0xf64bacdf │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vaddl.s8 q10, d16, d0 │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ blmi 0xfe529184 │ │ │ │ addsne pc, r9, #64, 4 │ │ │ │ - ldc2 2, cr15, [r6, #-292] @ 0xfffffedc │ │ │ │ + stc2 2, cr15, [r6, #-292] @ 0xfffffedc │ │ │ │ blcs 0x14fcf4 │ │ │ │ smlabbcs r0, r4, r1, sp │ │ │ │ mvnsmi pc, #79 @ 0x4f │ │ │ │ stccs 4, cr14, [r5], {207} @ 0xcf │ │ │ │ @ instruction: 0xf89ad12f │ │ │ │ blcs 0x35124 │ │ │ │ mcrge 4, 0, pc, cr0, cr15, {3} @ │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscmi pc, r0, fp, asr #12 │ │ │ │ + sbcsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #138240 @ 0x21c00 │ │ │ │ - ldc2l 2, cr15, [ip], #292 @ 0x124 │ │ │ │ + stc2l 2, cr15, [ip], #292 @ 0x124 │ │ │ │ ldrtle r0, [r4], #1496 @ 0x5d8 │ │ │ │ @ instruction: 0xf1433901 │ │ │ │ @ instruction: 0xe7b003ff │ │ │ │ mulne r7, sl, r9 │ │ │ │ mulcc r7, sl, r8 │ │ │ │ svclt 0x00a12900 │ │ │ │ @ instruction: 0x1000f8ba │ │ │ │ @@ -25677,18 +25677,18 @@ │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ stmib sp, {r8, fp}^ │ │ │ │ @ instruction: 0xf0428916 │ │ │ │ @ instruction: 0xf8aa0220 │ │ │ │ andcs r2, r1, #0 │ │ │ │ subscs pc, r0, sp, lsl #17 │ │ │ │ svclt 0x0000e464 │ │ │ │ + eorseq lr, r2, r0, lsl r9 │ │ │ │ + eorseq lr, r2, r8, ror #28 │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ eorseq lr, r2, r0, lsr #18 │ │ │ │ - eorseq lr, r2, r8, ror lr │ │ │ │ - eorseq lr, r2, r8, lsl #18 │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ muleq lr, sl, r8 │ │ │ │ svcvc 0x0092ebb0 │ │ │ │ ldclge 4, cr15, [r5], #-508 @ 0xfffffe04 │ │ │ │ strcs r9, [r6], #-2563 @ 0xfffff5fd │ │ │ │ tstne r8, sp, asr #19 │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, ip}^ │ │ │ │ @@ -25892,50 +25892,50 @@ │ │ │ │ vqshl.s64 q15, q8, q7 │ │ │ │ strcs pc, [r0, #-2617] @ 0xfffff5c7 │ │ │ │ @ instruction: 0x0c03ea41 │ │ │ │ movweq lr, #10816 @ 0x2a40 │ │ │ │ ldrmi r4, [lr], -pc, lsr #12 │ │ │ │ strtmi r4, [fp], -sl, lsr #12 │ │ │ │ andcs lr, r0, sp, asr #11 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, pc, #29696 @ 0x7400 │ │ │ │ vhadd.s16 d9, d1, d0 │ │ │ │ - @ instruction: 0xf64bff9f │ │ │ │ - vmvn.i32 d21, #524288 @ 0x00080000 │ │ │ │ + @ instruction: 0xf64bff8f │ │ │ │ + vaddhn.i16 d21, q0, q12 │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ blmi 0x629b4c │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d1 │ │ │ │ - @ instruction: 0xf64bff91 │ │ │ │ - vrshr.s64 d21, d12, #64 │ │ │ │ + @ instruction: 0xf64bff81 │ │ │ │ + vsubl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ addscs pc, r5, #64, 4 │ │ │ │ vpadd.i16 d4, d1, d0 │ │ │ │ - andcs pc, r0, r3, lsl #31 │ │ │ │ - mvnseq pc, #81788928 @ 0x4e00000 │ │ │ │ + andcs pc, r0, r3, ror pc @ │ │ │ │ + mvneq pc, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d1, d0 │ │ │ │ - @ instruction: 0xf64bff75 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + @ instruction: 0xf64bff65 │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ + vmla.i d21, d16, d0[4] │ │ │ │ blmi 0x1697a0 │ │ │ │ vhsub.s8 d18, d25, d22 │ │ │ │ - svclt 0x0000fa09 │ │ │ │ - eorseq lr, r2, r8, asr #28 │ │ │ │ - eorseq lr, r2, r8, ror #18 │ │ │ │ - eorseq lr, r2, r8, ror lr │ │ │ │ - eorseq lr, r2, r0, ror #28 │ │ │ │ + svclt 0x0000f9f9 │ │ │ │ + eorseq lr, r2, r8, lsr lr │ │ │ │ + eorseq lr, r2, r8, asr r9 │ │ │ │ + eorseq lr, r2, r8, ror #28 │ │ │ │ + eorseq lr, r2, r0, asr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ stcmi 0, cr11, [r9], #660 @ 0x294 │ │ │ │ strpl pc, [sl, #-961] @ 0xfffffc3f │ │ │ │ ldreq pc, [r3], -r1, asr #7 │ │ │ │ @@ -26019,15 +26019,15 @@ │ │ │ │ mlashi r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r8, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf127230e │ │ │ │ - ldmib sp, {r0, r3, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x2d8ec │ │ │ │ ldrdgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r9, {r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x298b8 │ │ │ │ @ instruction: 0xf8cd4140 │ │ │ │ svclt 0x0028c064 │ │ │ │ @@ -26575,37 +26575,37 @@ │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ @ instruction: 0xf1b9ac4a │ │ │ │ vmax.f32 d16, d0, d4 │ │ │ │ @ instruction: 0xf1a980b7 │ │ │ │ sbcslt r0, r2, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf67f2a01 │ │ │ │ andcs sl, r0, r8, asr #28 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, sp, asr #23 │ │ │ │ sbcne pc, r3, #64, 4 │ │ │ │ - blx 0x1266978 │ │ │ │ + blx 0xe66978 │ │ │ │ @ instruction: 0xf5a16898 │ │ │ │ @ instruction: 0xf04661c0 │ │ │ │ ldrb r0, [r4], #1540 @ 0x604 │ │ │ │ andeq pc, r2, #18 │ │ │ │ cmnphi r8, #0 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [ip], {28} │ │ │ │ tstphi sp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43f2c01 │ │ │ │ stccs 13, cr10, [r4], {67} @ 0x43 │ │ │ │ stclge 4, cr15, [r7, #-252]! @ 0xffffff04 │ │ │ │ - andsvs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ + andvs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d16, d28 │ │ │ │ vhsub.s16 d2, d17, d18 │ │ │ │ - @ instruction: 0x2c06fa25 │ │ │ │ + @ instruction: 0x2c06fa15 │ │ │ │ mrshi pc, (UNDEF: 109) @ │ │ │ │ ldmdale r0, {r2, sl, fp, sp}^ │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ bl 0x74a6b8 │ │ │ │ bl 0x13ad190 │ │ │ │ strbtmi r0, [r0], -r1, lsl #2 │ │ │ │ andeq pc, sl, pc, ror #6 │ │ │ │ @@ -26620,35 +26620,35 @@ │ │ │ │ bls 0xea5c4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf89a80db │ │ │ │ @ instruction: 0xf046000a │ │ │ │ strmi r0, [r2], -r0, asr #12 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ ldcge 4, cr15, [r1], {63} @ 0x3f │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addmi pc, r0, fp, asr #12 │ │ │ │ + rsbsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d16, d16 │ │ │ │ vqsub.s8 d17, d24, d9 │ │ │ │ - @ instruction: 0xf1b9fc8b │ │ │ │ + @ instruction: 0xf1b9fc7b │ │ │ │ orrle r0, sl, r4, lsl #30 │ │ │ │ strmi r2, [r4], -r0 │ │ │ │ @ instruction: 0xf6c74602 │ │ │ │ ldrbt r7, [pc], #-1264 @ 0x2a200 │ │ │ │ teqle r2, r5, lsl #24 │ │ │ │ mulcc sp, sl, r8 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf64badbd │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ blmi 0xfe4ea2d4 │ │ │ │ vqsub.s8 q9, q4, │ │ │ │ - streq pc, [r2, #-3183] @ 0xfffff391 │ │ │ │ + streq pc, [r2, #-3167] @ 0xfffff3a1 │ │ │ │ vqshl.s8 d29, d20, d16 │ │ │ │ stmne r2, {r0, r1, r2, r3, r4, r5, r6, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf1414610 │ │ │ │ str r0, [sp, r0, lsl #2]! │ │ │ │ mulne r7, sl, r9 │ │ │ │ mulcs r7, sl, r8 │ │ │ │ svclt 0x00a12900 │ │ │ │ @@ -26783,18 +26783,18 @@ │ │ │ │ strcs r0, [r0], #-0 │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ @ instruction: 0xf0404516 │ │ │ │ @ instruction: 0xf8aa0020 │ │ │ │ andcs r0, r1, r0 │ │ │ │ subseq pc, r0, sp, lsl #17 │ │ │ │ svclt 0x0000e405 │ │ │ │ + eorseq lr, r2, r0, lsl r9 │ │ │ │ + eorseq lr, r2, r8, ror #28 │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ eorseq lr, r2, r0, lsr #18 │ │ │ │ - eorseq lr, r2, r8, ror lr │ │ │ │ - eorseq lr, r2, r8, lsl #18 │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ mulne lr, sl, r8 │ │ │ │ svcvc 0x0094ebb1 │ │ │ │ ldcge 4, cr15, [fp], {127} @ 0x7f │ │ │ │ strcs r9, [r6], #-2307 @ 0xfffff6fd │ │ │ │ tstcc r8, #3358720 @ 0x334000 │ │ │ │ stmib sp, {r1, r3, r8, r9, lr}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, r9, ip, sp}^ │ │ │ │ @@ -27021,51 +27021,51 @@ │ │ │ │ strcs pc, [r0, #-2409] @ 0xfffff697 │ │ │ │ @ instruction: 0x0c03ea41 │ │ │ │ b 0x103c0c4 │ │ │ │ strtmi r0, [sl], -r2, lsl #6 │ │ │ │ strtmi r9, [fp], -r6, lsl #6 │ │ │ │ svclt 0x0000e590 │ │ │ │ ... │ │ │ │ - ldrtpl pc, [r8], #-1611 @ 0xfffff9b5 @ │ │ │ │ + strtpl pc, [r8], #-1611 @ 0xfffff9b5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #28, 22 @ 0x7000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - mcr2 2, 6, pc, cr6, cr0, {0} @ │ │ │ │ + mrc2 2, 5, pc, cr6, cr0, {0} │ │ │ │ @ instruction: 0xf64b4610 │ │ │ │ - @ instruction: 0xf2c0549c │ │ │ │ + vaddhn.i16 d21, q8, q6 │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x5aad00 │ │ │ │ vshl.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d2, d16, d5 │ │ │ │ - @ instruction: 0x2000feb7 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + andcs pc, r0, r7, lsr #29 │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, pc, #17408 @ 0x4400 │ │ │ │ vhadd.s16 d9, d0, d0 │ │ │ │ - andcs pc, r0, sp, lsr #29 │ │ │ │ - mvnseq pc, #81788928 @ 0x4e00000 │ │ │ │ + mulcs r0, sp, lr │ │ │ │ + mvneq pc, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d0, d0 │ │ │ │ - @ instruction: 0xf64bfe9f │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + @ instruction: 0xf64bfe8f │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ + vmla.i d21, d16, d0[4] │ │ │ │ blmi 0x16a94c │ │ │ │ vhsub.s8 d18, d24, d22 │ │ │ │ - svclt 0x0000f933 │ │ │ │ - eorseq lr, r2, r8, ror #18 │ │ │ │ - eorseq lr, r2, r8, ror lr │ │ │ │ - eorseq lr, r2, r8, asr #28 │ │ │ │ - eorseq lr, r2, r0, ror #28 │ │ │ │ + svclt 0x0000f923 │ │ │ │ + eorseq lr, r2, r8, asr r9 │ │ │ │ + eorseq lr, r2, r8, ror #28 │ │ │ │ + eorseq lr, r2, r8, lsr lr │ │ │ │ + eorseq lr, r2, r0, asr lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb81ab8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ ldmdahi r3!, {r3, r9, sl, fp, ip, pc} │ │ │ │ ldrle r0, [r8, #-1752] @ 0xfffff928 │ │ │ │ @@ -27119,15 +27119,15 @@ │ │ │ │ blcs 0x3d1cc │ │ │ │ strbeq sp, [r8, r8, asr #2]! │ │ │ │ bcs 0x466198 │ │ │ │ bne 0xfe466198 │ │ │ │ svclt 0x00489203 │ │ │ │ bne 0x10a6464 │ │ │ │ @ instruction: 0xf1ed9102 │ │ │ │ - mrc 15, 0, APSR_nzcv, cr0, cr13, {0} │ │ │ │ + cdp 15, 1, cr15, cr0, cr13, {0} │ │ │ │ ldmib sp, {r4, r9, fp}^ │ │ │ │ @ instruction: 0xf0201202 │ │ │ │ @ instruction: 0xf1b34300 │ │ │ │ svclt 0x00024fff │ │ │ │ @ instruction: 0xf0438833 │ │ │ │ eorshi r0, r3, r4, lsl #6 │ │ │ │ mrc 0, 5, sp, cr0, cr3, {6} │ │ │ │ @@ -27228,15 +27228,15 @@ │ │ │ │ cmnle r0, r0, lsl #16 │ │ │ │ svceq 0x0001f018 │ │ │ │ blvs 0x4e5c64 │ │ │ │ blcs 0x465c58 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ mrc 15, 5, fp, cr1, cr8, {0} │ │ │ │ @ instruction: 0xf1ed2b42 │ │ │ │ - vstr s30, [sp, #772] @ 0x304 │ │ │ │ + vstr s30, [sp, #708] @ 0x2c4 │ │ │ │ ldmib sp, {r1, r2, r8, r9, fp}^ │ │ │ │ @ instruction: 0xf04f0106 │ │ │ │ @ instruction: 0xf6c70c00 │ │ │ │ @ instruction: 0xf0217cf0 │ │ │ │ strbmi r4, [r6, #3584]! @ 0xe00 │ │ │ │ stmdacs r0, {r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ @@ -27341,15 +27341,15 @@ │ │ │ │ andcs fp, r0, #17 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vcge.s q12, q14, q8 │ │ │ │ svclt 0x0000fedd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ ldrmi fp, [sp], -r5, lsr #1 │ │ │ │ @ instruction: 0x26004b9b │ │ │ │ ldrbteq pc, [pc], #-0 @ 0x2ad3c @ │ │ │ │ @@ -27423,15 +27423,15 @@ │ │ │ │ mlasls r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r9, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf126230e │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r8, sp}^ │ │ │ │ stmdbcs r0, {r2, r3, r4, sl} │ │ │ │ ldrdgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r0, {r1, r4, r8, r9, fp, ip, lr, pc} │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x2aeac │ │ │ │ @ instruction: 0xf8cd4164 │ │ │ │ svclt 0x0028c064 │ │ │ │ @@ -27960,39 +27960,39 @@ │ │ │ │ stclge 4, cr15, [pc], #-508 @ 0x2b4b4 │ │ │ │ blcs 0x1522c4 │ │ │ │ adcshi pc, r7, r0, asr #4 │ │ │ │ blcc 0x1922cc │ │ │ │ blcs 0x9822c │ │ │ │ mrcge 6, 2, APSR_nzcv, cr8, cr15, {3} │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0xff16bb84 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 , , │ │ │ │ - stccs 15, cr15, [r0, #-468] @ 0xfffffe2c │ │ │ │ + stccs 15, cr15, [r0, #-404] @ 0xfffffe6c │ │ │ │ andseq pc, r4, pc, asr #32 │ │ │ │ @ instruction: 0xf44fbf15 │ │ │ │ vst2. {d20-d23}, [pc :256], lr │ │ │ │ ldrshcs r4, [pc, #63] @ 0x2b72b │ │ │ │ ldrbt r2, [r4], #256 @ 0x100 │ │ │ │ andeq pc, r2, r3, lsl r0 @ │ │ │ │ teqphi r2, #0 @ p-variant is OBSOLETE │ │ │ │ streq pc, [ip], #-20 @ 0xffffffec │ │ │ │ tstphi lr, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43f2e01 │ │ │ │ mcrcs 13, 0, sl, cr4, cr8, {2} │ │ │ │ ldclge 4, cr15, [r8, #-252]! @ 0xffffff04 │ │ │ │ - andsvs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ + andvs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d16, d17 │ │ │ │ vhsub.s8 d2, d31, d18 │ │ │ │ - stmdacs r6, {r0, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r6, {r0, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ teqphi r9, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ stmdale lr, {r2, fp, sp}^ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdane r1!, {r0, r1, r2, r4, r5, r8, pc}^ │ │ │ │ movweq lr, #15182 @ 0x3b4e │ │ │ │ cmnpmi pc, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xe6702010 │ │ │ │ @@ -28007,34 +28007,34 @@ │ │ │ │ andscs r0, r0, r2, lsl #2 │ │ │ │ stmdbcs r0, {r1, r8, fp, ip, pc} │ │ │ │ sbchi pc, ip, r0 │ │ │ │ mulne sl, sl, r8 │ │ │ │ subeq pc, r0, r0, asr #32 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ stcge 4, cr15, [fp], #252 @ 0xfc │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addmi pc, r0, fp, asr #12 │ │ │ │ + rsbsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d16, d5 │ │ │ │ vqsub.s8 d17, d23, d9 │ │ │ │ - blls 0x169e6c │ │ │ │ + blls 0x169e2c │ │ │ │ orrle r2, r5, r4, lsl #22 │ │ │ │ vst4.8 {d18,d20,d22,d24}, [pc], r0 │ │ │ │ ldr r4, [fp], #1023 @ 0x3ff │ │ │ │ @ instruction: 0xd12f2e05 │ │ │ │ mulcc sp, sl, r8 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf64badca │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ blmi 0xfe26b880 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - @ instruction: 0x01d8f999 │ │ │ │ + bicseq pc, r8, r9, lsl #19 │ │ │ │ stmdbcc r1, {r2, r4, r5, r7, sl, ip, lr, pc} │ │ │ │ cmnpmi pc, #-1073741800 @ p-variant is OBSOLETE @ 0xc0000018 │ │ │ │ @ instruction: 0xf99ae7b0 │ │ │ │ @ instruction: 0xf89a1007 │ │ │ │ stmdbcs r0, {r0, r1, r2, ip, sp} │ │ │ │ @ instruction: 0xf8babfa1 │ │ │ │ vst4.8 {d17-d20}, [r1], r0 │ │ │ │ @@ -28159,18 +28159,18 @@ │ │ │ │ @ instruction: 0x2000f8ba │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ ldrvs lr, [r6, -sp, asr #19] │ │ │ │ eoreq pc, r0, #66 @ 0x42 │ │ │ │ andcs pc, r0, sl, lsr #17 │ │ │ │ @ instruction: 0xf88d2201 │ │ │ │ strt r2, [r9], #-80 @ 0xffffffb0 │ │ │ │ + eorseq lr, r2, r0, lsl r9 │ │ │ │ + eorseq lr, r2, r8, ror #28 │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ eorseq lr, r2, r0, lsr #18 │ │ │ │ - eorseq lr, r2, r8, ror lr │ │ │ │ - eorseq lr, r2, r8, lsl #18 │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ muleq lr, sl, r8 │ │ │ │ svcvc 0x0092ebb0 │ │ │ │ ldcge 4, cr15, [ip], #-508 @ 0xfffffe04 │ │ │ │ stmib sp, {r1, r2, r9, sl, sp}^ │ │ │ │ stmib sp, {r3, r4, r8, ip}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, ip}^ │ │ │ │ @ instruction: 0xf88d111c │ │ │ │ @@ -28370,49 +28370,49 @@ │ │ │ │ mrc2 2, 6, pc, cr12, cr11, {3} │ │ │ │ b 0x103551c │ │ │ │ ldrtmi r0, [r7], -r2, lsl #24 │ │ │ │ andeq lr, r1, #68, 20 @ 0x44000 │ │ │ │ andls r4, r5, #51380224 @ 0x3100000 │ │ │ │ ldrb r4, [r9, #1586] @ 0x632 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x76c1ec │ │ │ │ mulls r0, pc, r2 @ │ │ │ │ - mcrr2 2, 0, pc, r2, cr15 @ │ │ │ │ - ldrtpl pc, [r8], #-1611 @ 0xfffff9b5 @ │ │ │ │ + ldc2 2, cr15, [r2], #-60 @ 0xffffffc4 │ │ │ │ + strtpl pc, [r8], #-1611 @ 0xfffff9b5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #23552 @ 0x5c00 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - ldc2 2, cr15, [r4], #-60 @ 0xffffffc4 │ │ │ │ - addspl pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + stc2 2, cr15, [r4], #-60 @ 0xffffffc4 │ │ │ │ + addpl pc, ip, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x4347c8 │ │ │ │ - stc2 2, cr15, [r6], #-60 @ 0xffffffc4 │ │ │ │ + ldc2 2, cr15, [r6], {15} │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vrsra.s64 q8, q8, #64 │ │ │ │ + vqdmlal.s q8, d16, d0[4] │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - ldc2 2, cr15, [r8], {15} │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + stc2 2, cr15, [r8], {15} │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscspl pc, r0, fp, asr #12 │ │ │ │ + rscpl pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adccs r4, r6, #4, 22 @ 0x1000 │ │ │ │ - cdp2 2, 10, cr15, cr12, cr6, {2} │ │ │ │ - eorseq lr, r2, r8, asr #28 │ │ │ │ - eorseq lr, r2, r8, ror #18 │ │ │ │ - eorseq lr, r2, r8, ror lr │ │ │ │ - eorseq lr, r2, r0, ror #28 │ │ │ │ + cdp2 2, 9, cr15, cr12, cr6, {2} │ │ │ │ + eorseq lr, r2, r8, lsr lr │ │ │ │ + eorseq lr, r2, r8, asr r9 │ │ │ │ + eorseq lr, r2, r8, ror #28 │ │ │ │ + eorseq lr, r2, r0, asr lr │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb8e9dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ smulllt r0, sp, r8, lr │ │ │ │ ldmdbge sl, {r1, r7, r9, sl, lr}^ │ │ │ │ @@ -28493,15 +28493,15 @@ │ │ │ │ @ instruction: 0x973a03ff │ │ │ │ strcs r2, [r2], #-1796 @ 0xfffff8fc │ │ │ │ sbccc lr, r1, r0, asr #20 │ │ │ │ @ instruction: 0xf88d9237 │ │ │ │ ldrsbtls r4, [r8], -r8 │ │ │ │ eorcs r9, r8, #-335544320 @ 0xec000000 │ │ │ │ ldmdage ip!, {r8, sp} │ │ │ │ - bl 0xfe8e88c8 │ │ │ │ + bl 0xfe4e88c8 │ │ │ │ b 0x1112b3c │ │ │ │ b 0x102bf3c │ │ │ │ movwls r0, #37639 @ 0x9307 │ │ │ │ msreq SPSR_, #16 │ │ │ │ @ instruction: 0xf0409307 │ │ │ │ blls 0x19cd238 │ │ │ │ streq lr, [r8], -r6, lsl #21 │ │ │ │ @@ -28532,27 +28532,27 @@ │ │ │ │ tstcs lr, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0x2320e9cd │ │ │ │ @ instruction: 0x2322e9cd │ │ │ │ @ instruction: 0x2324e9cd │ │ │ │ @ instruction: 0x2326e9cd │ │ │ │ @ instruction: 0x2328e9cd │ │ │ │ strbmi r4, [fp], -r2, asr #12 │ │ │ │ - @ instruction: 0xffe4f124 │ │ │ │ + @ instruction: 0xffd4f124 │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ stmdage r8!, {r1, r2, r5, r8, fp, sp, pc} │ │ │ │ blls 0x675fc │ │ │ │ - @ instruction: 0xffdcf124 │ │ │ │ + @ instruction: 0xffccf124 │ │ │ │ strbmi r4, [fp], -r2, asr #12 │ │ │ │ stmdage r4, {r5, r8, fp, sp, pc}^ │ │ │ │ blls 0x6760c │ │ │ │ - @ instruction: 0xffd4f124 │ │ │ │ + @ instruction: 0xffc4f124 │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ ldmdage lr, {r2, r3, r4, r8, fp, sp, pc} │ │ │ │ blhi 0x6761c │ │ │ │ - @ instruction: 0xffccf124 │ │ │ │ + @ instruction: 0xffbcf124 │ │ │ │ bls 0x953890 │ │ │ │ ldmib sp, {r2, r3, r5, r7, r9, sl, lr}^ │ │ │ │ ldmibne r2, {r1, r5, r8, r9} │ │ │ │ @ instruction: 0x5726e9dd │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbls r5!, {r0, r3, r5, r9, sl, fp, ip, pc} │ │ │ │ mcrls 1, 1, r4, cr0, cr1, {3} │ │ │ │ @@ -29480,44 +29480,44 @@ │ │ │ │ @ instruction: 0xf0000002 │ │ │ │ @ instruction: 0xf01786ee │ │ │ │ @ instruction: 0xf040070c │ │ │ │ stccs 1, cr8, [r1], {246} @ 0xf6 │ │ │ │ orrhi pc, r8, r0 │ │ │ │ @ instruction: 0xf43f2c04 │ │ │ │ @ instruction: 0xf64baee6 │ │ │ │ - vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ + vsubl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfeebe77c │ │ │ │ adccs pc, r2, #64, 4 │ │ │ │ - blx 0xfe4696de │ │ │ │ + blx 0xfe0696de │ │ │ │ @ instruction: 0xf7ff930e │ │ │ │ bls 0x11bab8 │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ stccs 7, cr14, [r5], {167} @ 0xa7 │ │ │ │ blls 0x121408 │ │ │ │ blcs 0x4bc2c │ │ │ │ ldcge 4, cr15, [sl, #508]! @ 0x1fc │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscmi pc, r0, fp, asr #12 │ │ │ │ + sbcsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #172, 22 @ 0x2b000 │ │ │ │ - cdp2 2, 1, cr15, cr4, cr5, {2} │ │ │ │ + cdp2 2, 0, cr15, cr4, cr5, {2} │ │ │ │ bcc 0x193718 │ │ │ │ bcs 0x99a2c │ │ │ │ ldcge 6, cr15, [sp, #508]! @ 0x1fc │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0xfe9ad3a8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 , q15, │ │ │ │ - ldmdacs pc!, {r0, r1, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ @ │ │ │ │ + ldmdacs pc!, {r0, r1, r4, r6, r8, r9, fp, ip, sp, lr, pc}^ @ │ │ │ │ ldrhi pc, [r0], -r0, lsl #6 │ │ │ │ eorseq pc, pc, r0, lsl r0 @ │ │ │ │ ldrbhi pc, [r0], #0 @ │ │ │ │ stmib sp, {r8, sp}^ │ │ │ │ strmi r9, [sl], -r9, lsl #22 │ │ │ │ stmdaeq r0!, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ strtmi r9, [r1], r4, lsl #2 │ │ │ │ @@ -29671,17 +29671,17 @@ │ │ │ │ bls 0x37d524 │ │ │ │ movwmi r9, #43279 @ 0xa90f │ │ │ │ @ instruction: 0xf047bf18 │ │ │ │ tstcs r0, r1, lsl #14 │ │ │ │ tstls r2, sp, lsl r6 │ │ │ │ tstne r0, sp, asr #19 │ │ │ │ bllt 0x5eb180 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ - eorseq lr, r2, ip, lsl sl │ │ │ │ + eorseq lr, r2, r0, ror #29 │ │ │ │ + eorseq lr, r2, r0, lsr #18 │ │ │ │ + eorseq lr, r2, ip, lsl #20 │ │ │ │ @ instruction: 0xf89d9a66 │ │ │ │ @ instruction: 0x071030d9 │ │ │ │ @ instruction: 0xf89dd40a │ │ │ │ addsmi r2, sl, #169 @ 0xa9 │ │ │ │ blls 0x1211c4 │ │ │ │ @ instruction: 0xf1a3789b │ │ │ │ blx 0xfeceddb0 │ │ │ │ @@ -29840,15 +29840,15 @@ │ │ │ │ @ instruction: 0xf7ff2332 │ │ │ │ blvc 0xfecdbcbc │ │ │ │ svcvc 0x0093ebb2 │ │ │ │ sbchi pc, sl, r0, asr #32 │ │ │ │ eorcs r4, r8, #34603008 @ 0x2100000 │ │ │ │ strcs sl, [r6], #-2108 @ 0xfffff7c4 │ │ │ │ sbcsmi pc, r8, sp, lsl #17 │ │ │ │ - ldmdb ip, {r0, r3, r5, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmdb ip, {r0, r3, r5, r6, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x432b9b06 │ │ │ │ bls 0xfeca8 │ │ │ │ ldmdahi r3, {r6, r8, sp} │ │ │ │ movwpl pc, #1091 @ 0x443 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf7ff8013 │ │ │ │ @ instruction: 0x9c03ba3e │ │ │ │ @@ -29941,15 +29941,15 @@ │ │ │ │ teqls r9, #-67108861 @ 0xfc000003 │ │ │ │ eorsls r9, fp, r8, lsr r2 │ │ │ │ stccs 7, cr9, [r0], {58} @ 0x3a │ │ │ │ svcge 0x0031f43f │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ strcs sl, [r5], #-2108 @ 0xfffff7c4 │ │ │ │ sbcsmi pc, r8, sp, lsl #17 │ │ │ │ - ldmda r2, {r0, r3, r5, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmda r2, {r0, r3, r5, r6, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x432b9b06 │ │ │ │ @ instruction: 0xf043461d │ │ │ │ movwls r0, #37664 @ 0x9320 │ │ │ │ ldmdblt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vqrdmlah.s q1, q8, │ │ │ │ @ instruction: 0xf013826a │ │ │ │ svclt 0x00040280 │ │ │ │ @@ -30350,57 +30350,57 @@ │ │ │ │ tsteq fp, r0, asr #20 │ │ │ │ @ instruction: 0x46be4332 │ │ │ │ @ instruction: 0x46bb46b9 │ │ │ │ tstls sp, lr, lsr r6 │ │ │ │ stmib sp, {r0, r1, r2, r3, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff7704 │ │ │ │ @ instruction: 0xf64bbaa6 │ │ │ │ - vmvn.i32 d21, #524288 @ 0x00080000 │ │ │ │ + vaddhn.i16 d21, q0, q12 │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ blmi 0x86e0e4 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s8 d9, d0, d13 │ │ │ │ - andcs pc, r0, r5, asr #25 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + @ instruction: 0x2000fcb5 │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, pc, #28, 22 @ 0x7000 │ │ │ │ vhadd.s8 d9, d13, d0 │ │ │ │ - @ instruction: 0xf64bfcbb │ │ │ │ - vrshr.s64 d21, d12, #64 │ │ │ │ + @ instruction: 0xf64bfcab │ │ │ │ + vsubl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ addscs pc, r5, #64, 4 │ │ │ │ vpadd.i8 d4, d13, d5 │ │ │ │ - @ instruction: 0xf64bfcad │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + @ instruction: 0xf64bfc9d │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vaddl.s8 q10, d16, d0 │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ blmi 0x46dd30 │ │ │ │ addsne pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xff40f244 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + @ instruction: 0xff30f244 │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscspl pc, r0, fp, asr #12 │ │ │ │ + rscpl pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adccs r4, r6, #11264 @ 0x2c00 │ │ │ │ - @ instruction: 0xff34f244 │ │ │ │ + @ instruction: 0xff24f244 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x22e15c │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d13, d0 │ │ │ │ - svclt 0x0000fc89 │ │ │ │ - eorseq lr, r2, r8, ror #18 │ │ │ │ - ldrhteq lr, [r2], -r8 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ - eorseq lr, r2, r4, lsl #20 │ │ │ │ - ldrsbteq lr, [r2], -r4 │ │ │ │ - eorseq lr, r2, ip, ror #19 │ │ │ │ + svclt 0x0000fc79 │ │ │ │ + eorseq lr, r2, r8, asr r9 │ │ │ │ + eorseq lr, r2, r8, lsr #29 │ │ │ │ + eorseq lr, r2, r0, ror #29 │ │ │ │ + ldrshteq lr, [r2], -r4 │ │ │ │ + eorseq lr, r2, r4, asr #29 │ │ │ │ + ldrsbteq lr, [r2], -ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb84ed4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r2, [r6], -r0, lsl #8 │ │ │ │ strmi r4, [r3], -fp, lsr #20 │ │ │ │ strls r4, [r0], #-1549 @ 0xfffff9f3 │ │ │ │ @@ -30443,15 +30443,15 @@ │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ svclt 0x0000fea1 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ ldmdahi r0, {r0, r1, r9, sl, lr} │ │ │ │ svceq 0x0010f010 │ │ │ │ ldrlt sp, [r0], #-88 @ 0xffffffa8 │ │ │ │ bllt 0xfe54bff8 │ │ │ │ bllt 0xfeb4c8fc │ │ │ │ ldrdcc r0, [r1], -r8 │ │ │ │ svceq 0x00fef010 │ │ │ │ @@ -30622,15 +30622,15 @@ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ svclt 0x0000fd3b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ blmi 0xfeeda2bc │ │ │ │ ldrmi r2, [r4], -r0, lsl #10 │ │ │ │ @ instruction: 0xf0000bc6 │ │ │ │ @@ -30681,15 +30681,15 @@ │ │ │ │ ldrtmi r0, [sl], -r7, lsl #6 │ │ │ │ stmdaeq r3, {r0, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmibvc r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcvc lr, r1, r3, asr #20 │ │ │ │ @ instruction: 0xf04f0849 │ │ │ │ svclt 0x00380300 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - stc2l 2, cr15, [r2, #232] @ 0xe8 │ │ │ │ + ldc2 2, cr15, [r2, #232]! @ 0xe8 │ │ │ │ ldrmi r4, [r6], r6, lsl #12 │ │ │ │ blx 0xfe97fa7a │ │ │ │ strbmi ip, [r1, #774]! @ 0x306 │ │ │ │ movwcc pc, #6917 @ 0x1b05 @ │ │ │ │ tsteq r3, r2, ror fp │ │ │ │ @ instruction: 0xf116d217 │ │ │ │ bl 0x57cd68 │ │ │ │ @@ -30703,15 +30703,15 @@ │ │ │ │ svclt 0x00284648 │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ sbcshi pc, r9, r0, asr #32 │ │ │ │ bl 0xfec3faf0 │ │ │ │ ldrtmi r0, [sl], -ip │ │ │ │ tsteq r3, lr, ror #22 │ │ │ │ vcgt.s d2, d10, d0 │ │ │ │ - @ instruction: 0x4603fd97 │ │ │ │ + strmi pc, [r3], -r7, lsl #27 │ │ │ │ strmi r2, [r9], r0 │ │ │ │ blx 0xfe97fbfa │ │ │ │ strbmi ip, [r0, #-3587]! @ 0xfffff1fd │ │ │ │ vmla.f64 d15, d1, d5 │ │ │ │ bleq 0x3e8f84 │ │ │ │ ldrbmi sp, [r6, #802] @ 0x322 │ │ │ │ strmi fp, [r4, #3848] @ 0xf08 │ │ │ │ @@ -30928,21 +30928,21 @@ │ │ │ │ blcs 0xa8064 │ │ │ │ stmdahi r2!, {r1, r4, r5, r6, ip, lr, pc} │ │ │ │ andseq pc, r9, sp, lsl #17 │ │ │ │ addmi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ cdpcs 0, 0, cr8, cr0, cr2, {1} │ │ │ │ blcs 0x162ae0 │ │ │ │ @ instruction: 0xf64bd04d │ │ │ │ - vmls.i d21, d0, d0[5] │ │ │ │ + vmov.i32 , #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf64b042d │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0xfeaae9ec │ │ │ │ subvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf840f20d │ │ │ │ + @ instruction: 0xf830f20d │ │ │ │ stmdale r6!, {r1, r2, r9, fp, sp}^ │ │ │ │ ldmdale r0!, {r2, r9, fp, sp} │ │ │ │ rsble r2, r4, r0, lsl #20 │ │ │ │ streq lr, [r5, #-2846] @ 0xfffff4e2 │ │ │ │ movweq lr, #15180 @ 0x3b4c │ │ │ │ cmnpmi pc, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xe7b92210 │ │ │ │ @@ -30955,21 +30955,21 @@ │ │ │ │ stmib r1, {r8, r9, sp}^ │ │ │ │ andscs r2, r0, #134217728 @ 0x8000000 │ │ │ │ stmdals r2, {r8, r9, sp} │ │ │ │ bvc 0xfe85b2e8 │ │ │ │ subeq pc, r0, #66 @ 0x42 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr3, cr15, {1} │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addmi pc, r0, fp, asr #12 │ │ │ │ + rsbsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d16, d15 │ │ │ │ vqsub.s8 d17, d20, d9 │ │ │ │ - bicseq pc, sl, fp, lsr #21 │ │ │ │ + @ instruction: 0x01dafa9b │ │ │ │ stccc 4, cr13, [r1, #-840] @ 0xfffffcb8 │ │ │ │ cmnpmi pc, #-1073741800 @ p-variant is OBSOLETE @ 0xc0000018 │ │ │ │ blls 0x1684f4 │ │ │ │ teqle lr, r1, lsl #22 │ │ │ │ andcs r7, r0, sp, asr #16 │ │ │ │ ldrbt r4, [ip], -r3, lsl #12 │ │ │ │ movweq lr, #23326 @ 0x5b1e │ │ │ │ @@ -31102,16 +31102,16 @@ │ │ │ │ svclt 0x000b7f93 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ │ │ │ │ stmdaeq r0!, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movwcs r2, #21254 @ 0x5306 │ │ │ │ blls 0x1533e8 │ │ │ │ andscc pc, r8, sp, lsl #17 │ │ │ │ svclt 0x0000e471 │ │ │ │ - eorseq lr, r2, r0, lsr sl │ │ │ │ - eorseq lr, r2, r8, lsl #18 │ │ │ │ + eorseq lr, r2, r0, lsr #20 │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ andeq pc, r4, #72 @ 0x48 │ │ │ │ andcs lr, r0, #864026624 @ 0x33800000 │ │ │ │ blx 0xfece83d8 │ │ │ │ subsmi pc, r9, #134217730 @ 0x8000002 │ │ │ │ streq pc, [r0, #-259]! @ 0xfffffefd │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ @ instruction: 0xf101fa22 │ │ │ │ @@ -31148,20 +31148,20 @@ │ │ │ │ movwls r0, #18464 @ 0x4820 │ │ │ │ movwcs lr, #22441 @ 0x57a9 │ │ │ │ blls 0xe84f8 │ │ │ │ adcsle r2, r0, r0, lsl #22 │ │ │ │ ldrbt r2, [sl], -r0, lsl #4 │ │ │ │ vstrcs d7, [r0, #-404] @ 0xfffffe6c │ │ │ │ stclge 4, cr15, [sl, #508] @ 0x1fc │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscmi pc, r0, fp, asr #12 │ │ │ │ + sbcsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #56, 22 @ 0xe000 │ │ │ │ - @ instruction: 0xf92af244 │ │ │ │ + @ instruction: 0xf91af244 │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ blls 0x1683f0 │ │ │ │ @ instruction: 0xf43f2b01 │ │ │ │ stmdbge r6, {r3, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ str r7, [r4, #2125] @ 0x84d │ │ │ │ @ instruction: 0xf904f279 │ │ │ │ andle r2, r5, r6, lsl #22 │ │ │ │ @@ -31182,45 +31182,45 @@ │ │ │ │ svcge 0x0036f43f │ │ │ │ stmdbge r6, {r0, r2, r8, r9, sp} │ │ │ │ ldr r9, [sl], r4, lsl #6 │ │ │ │ @ instruction: 0xf43f2b06 │ │ │ │ movwcs sl, #24330 @ 0x5f0a │ │ │ │ movwls sl, #18698 @ 0x490a │ │ │ │ mulcs r0, r3, r6 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r9, lsl fp │ │ │ │ sbcne pc, r3, #64, 4 │ │ │ │ - cdp2 2, 4, cr15, cr8, cr12, {0} │ │ │ │ - ldrtpl pc, [r8], #-1611 @ 0xfffff9b5 @ │ │ │ │ + cdp2 2, 3, cr15, cr8, cr12, {0} │ │ │ │ + strtpl pc, [r8], #-1611 @ 0xfffff9b5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #19456 @ 0x4c00 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - cdp2 2, 3, cr15, cr10, cr12, {0} │ │ │ │ + cdp2 2, 2, cr15, cr10, cr12, {0} │ │ │ │ @ instruction: 0xf0484041 │ │ │ │ bleq 0xff36f198 │ │ │ │ ldr r4, [r7, #-1576] @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x32ee1c │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - cdp2 2, 2, cr15, cr10, cr12, {0} │ │ │ │ + cdp2 2, 1, cr15, cr10, cr12, {0} │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vrsra.s64 q8, q8, #64 │ │ │ │ + vqdmlal.s q8, d16, d0[4] │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - cdp2 2, 1, cr15, cr12, cr12, {0} │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ + cdp2 2, 0, cr15, cr12, cr12, {0} │ │ │ │ eorseq lr, r2, r0, lsr #18 │ │ │ │ - eorseq lr, r2, r8, ror #18 │ │ │ │ - eorseq lr, r2, r4, asr r9 │ │ │ │ + eorseq lr, r2, r0, lsl r9 │ │ │ │ + eorseq lr, r2, r8, asr r9 │ │ │ │ + eorseq lr, r2, r4, asr #18 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb915b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r9, r0, lsr pc │ │ │ │ @ instruction: 0x9c37a934 │ │ │ │ @@ -31310,22 +31310,22 @@ │ │ │ │ movwls r2, #58113 @ 0xe301 │ │ │ │ strmi r2, [r8, #1280]! @ 0x500 │ │ │ │ movweq lr, #43897 @ 0xab79 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #-16777216 @ 0xff000000 │ │ │ │ @ instruction: 0x462b4652 │ │ │ │ strbmi r4, [r9], -r0, asr #12 │ │ │ │ - @ instruction: 0xf8d8f23a │ │ │ │ + @ instruction: 0xf8c8f23a │ │ │ │ blge 0x640338 │ │ │ │ @ instruction: 0x4618a916 │ │ │ │ movwls r4, #42586 @ 0xa65a │ │ │ │ stmib sp, {r0, r1, r4, r6, r9, sl, lr}^ │ │ │ │ strcs r5, [r0, -r0, lsl #8] │ │ │ │ @ instruction: 0xf1229109 │ │ │ │ - ldmib sp, {r0, r1, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r3, r4, sp}^ │ │ │ │ blls 0x1b43a0 │ │ │ │ blls 0x2f55b4 │ │ │ │ andeq lr, r0, r3, ror fp │ │ │ │ smladxcs r1, r8, pc, fp @ │ │ │ │ @ instruction: 0x0101ebb8 │ │ │ │ streq lr, [r6], -r9, ror #22 │ │ │ │ @@ -31342,30 +31342,30 @@ │ │ │ │ streq lr, [ip], -r6, asr #22 │ │ │ │ blle 0xffb7a38c │ │ │ │ bl 0x1c78b90 │ │ │ │ svclt 0x0024030a │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r3, #0, 2 │ │ │ │ movwcs r4, #1618 @ 0x652 │ │ │ │ - @ instruction: 0xf898f23a │ │ │ │ + @ instruction: 0xf888f23a │ │ │ │ movweq lr, #19009 @ 0x4a41 │ │ │ │ movweq lr, #18893 @ 0x49cd │ │ │ │ blhi 0x142a22c │ │ │ │ stcls 8, cr10, [r4], {16} │ │ │ │ ldmib sp, {r0, r2, r8, sl, fp, ip, pc}^ │ │ │ │ strls r2, [r0], #-770 @ 0xfffffcfe │ │ │ │ strls r9, [r1, #-2314] @ 0xfffff6f6 │ │ │ │ blhi 0x56a1f8 │ │ │ │ blhi 0x5ea1fc │ │ │ │ blhi 0x66a200 │ │ │ │ - @ instruction: 0xf9daf122 │ │ │ │ + @ instruction: 0xf9caf122 │ │ │ │ ldrbmi r9, [sl], -r9, lsl #16 │ │ │ │ ldmdbge r4, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9d2f122 │ │ │ │ + @ instruction: 0xf9c2f122 │ │ │ │ ldmib sp, {r1, r2, r4, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f5417 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ ldmdbne r2, {r2, r4, ip, sp} │ │ │ │ @ instruction: 0xf04f9919 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ cmnmi r9, r0, lsl r7 │ │ │ │ @@ -31423,22 +31423,22 @@ │ │ │ │ mvnhi pc, r0, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x1d801f4 │ │ │ │ svclt 0x0028030a │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ ldrbmi sp, [r2], -ip, lsl #4 │ │ │ │ strtmi r4, [r9], -fp, asr #12 │ │ │ │ - @ instruction: 0xfff6f239 │ │ │ │ + @ instruction: 0xffe6f239 │ │ │ │ and r4, r5, r0, lsl #13 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrdne lr, [r9], -sp │ │ │ │ @ instruction: 0x4653465a │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf93ef122 │ │ │ │ + @ instruction: 0xf92ef122 │ │ │ │ ldmib sp, {r1, r2, sl, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f2018 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ bne 0xfecb3970 │ │ │ │ andeq lr, r0, r7, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1872528 │ │ │ │ @@ -31460,28 +31460,28 @@ │ │ │ │ blle 0xffab2964 │ │ │ │ bl 0x1c78d68 │ │ │ │ svclt 0x0024030a │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrbmi sp, [r2], -r4, lsl #4 │ │ │ │ vcgt.s d2, d9, d0 │ │ │ │ - strmi pc, [r9], fp, lsr #31 │ │ │ │ + pkhbtmi pc, r9, fp, lsl #31 @ │ │ │ │ stmdbeq r8, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ ldmib sp, {r7, r9, sl, lr}^ │ │ │ │ ldmdage r2, {r1, r8, r9, sp} │ │ │ │ stmib sp, {r1, r3, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xed8d8900 │ │ │ │ vstr d8, [sp, #80] @ 0x50 │ │ │ │ vstr d8, [sp, #88] @ 0x58 │ │ │ │ @ instruction: 0xf1228b18 │ │ │ │ - stmdals r9, {r0, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r9, {r0, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x465aa914 │ │ │ │ stmib sp, {r0, r1, r4, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1228900 │ │ │ │ - bls 0x5ed158 │ │ │ │ + bls 0x5ed118 │ │ │ │ movwls r2, #37632 @ 0x9300 │ │ │ │ @ instruction: 0x9c179b18 │ │ │ │ bls 0x67510c │ │ │ │ @ instruction: 0x0114e9dd │ │ │ │ svclt 0x00244162 │ │ │ │ strls r2, [r9], #-1025 @ 0xfffffbff │ │ │ │ bl 0xfed55de8 │ │ │ │ @@ -31860,22 +31860,22 @@ │ │ │ │ adchi pc, r5, r0 │ │ │ │ @ instruction: 0xf88d9907 │ │ │ │ stmdahi fp, {r0, r3, r5, r6, ip, sp} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ stccs 0, cr8, [r0], {11} │ │ │ │ adchi pc, r0, r0, asr #32 │ │ │ │ suble r2, r6, r4, lsl #20 │ │ │ │ - strbtpl pc, [r4], #-1611 @ 0xfffff9b5 @ │ │ │ │ + ldrbpl pc, [r4], #-1611 @ 0xfffff9b5 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bac │ │ │ │ andcs r7, r0, r8, asr #4 │ │ │ │ vshl.s8 d9, d0, d12 │ │ │ │ - ldmdbcs pc!, {r0, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc}^ @ │ │ │ │ + ldmdbcs pc!, {r0, r2, r5, r6, r7, fp, ip, sp, lr, pc}^ @ │ │ │ │ rsbhi pc, r8, #0, 6 │ │ │ │ teqpeq pc, r1, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ subhi pc, sp, #0 │ │ │ │ beq 0x6b528 │ │ │ │ eoreq pc, r0, #1073741864 @ 0x40000028 │ │ │ │ stceq 1, cr15, [r0], #-772 @ 0xfffffcfc │ │ │ │ andslt pc, r8, sp, asr #17 │ │ │ │ @@ -32037,15 +32037,15 @@ │ │ │ │ bls 0x40fdd4 │ │ │ │ @ instruction: 0xe7f2ab1a │ │ │ │ blcs 0x1562ac │ │ │ │ blcs 0x1e5e2c │ │ │ │ movwcs sp, #20513 @ 0x5021 │ │ │ │ blge 0x6d42b8 │ │ │ │ svclt 0x0000e771 │ │ │ │ - eorseq lr, r2, r8, lsl #30 │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ rscle r2, fp, r0, lsl #18 │ │ │ │ mvnle r2, r6, lsl #20 │ │ │ │ stmdbls r7, {r5, r8, r9, fp, sp, pc} │ │ │ │ andpl lr, r2, #3457024 @ 0x34c000 │ │ │ │ stmdbcs r0, {r0, r3, r6, r7, r8, r9, fp, ip, sp, lr} │ │ │ │ bicshi pc, r2, r0, asr #32 │ │ │ │ blvc 0xfe295abc │ │ │ │ @@ -32171,20 +32171,20 @@ │ │ │ │ streq pc, [r1], #-64 @ 0xffffffc0 │ │ │ │ pkhbtmi lr, sl, r0, lsl #11 │ │ │ │ @ instruction: 0xf8cd46dc │ │ │ │ tstls r2, r0, lsl r0 │ │ │ │ blls 0x228c4c │ │ │ │ blcs 0x4e600 │ │ │ │ stcge 4, cr15, [lr], #-508 @ 0xfffffe04 │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscmi pc, r0, fp, asr #12 │ │ │ │ + sbcsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #132, 22 @ 0x21000 │ │ │ │ - @ instruction: 0xf92af243 │ │ │ │ + @ instruction: 0xf91af243 │ │ │ │ @ instruction: 0x0c08ea4b │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andeq lr, lr, #299008 @ 0x49000 │ │ │ │ strbmi r4, [r6], r2, asr #13 │ │ │ │ @ instruction: 0xf8cd9204 │ │ │ │ ldrb r8, [r2], #8 │ │ │ │ stc2 10, cr15, [r2], {178} @ 0xb2 @ │ │ │ │ @@ -32272,56 +32272,56 @@ │ │ │ │ svclt 0x00080f0c │ │ │ │ @ instruction: 0xf47fab1a │ │ │ │ str sl, [r8, #3444]! @ 0xd74 │ │ │ │ bcs 0x1da6a0 │ │ │ │ stcge 4, cr15, [r5, #508]! @ 0x1fc │ │ │ │ vmin.s d30, d8, d19 │ │ │ │ andcs pc, r0, r3, asr r8 @ │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsr #22 │ │ │ │ sbcne pc, r3, #64, 4 │ │ │ │ - stc2l 2, cr15, [r2, #44] @ 0x2c │ │ │ │ - ldrtpl pc, [r8], #-1611 @ 0xfffff9b5 @ │ │ │ │ + ldc2 2, cr15, [r2, #44]! @ 0x2c │ │ │ │ + strtpl pc, [r8], #-1611 @ 0xfffff9b5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #28, 22 @ 0x7000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - ldc2 2, cr15, [r4, #44]! @ 0x2c │ │ │ │ + stc2 2, cr15, [r4, #44]! @ 0x2c │ │ │ │ bcs 0x1d629c │ │ │ │ mcrge 4, 1, pc, cr11, cr15, {1} @ │ │ │ │ blge 0x6d46a4 │ │ │ │ bls 0x428e10 │ │ │ │ @ instruction: 0xf43f2a06 │ │ │ │ movwls sl, #65060 @ 0xfe24 │ │ │ │ ldrb sl, [r0, #-2842]! @ 0xfffff4e6 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x46ff38 │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d11, d0 │ │ │ │ - mulcs r0, fp, sp │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + andcs pc, r0, fp, lsl #27 │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #12, 22 @ 0x3000 │ │ │ │ vhadd.s8 d9, d11, d0 │ │ │ │ - @ instruction: 0xf64bfd91 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + @ instruction: 0xf64bfd81 │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vaddl.s8 q10, d16, d0 │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ blmi 0x1efb68 │ │ │ │ addsne pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xf824f243 │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ - eorseq lr, r2, ip, lsl sl │ │ │ │ - eorseq lr, r2, r8, ror #18 │ │ │ │ - eorseq lr, r2, ip, ror #19 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r4, lsl #20 │ │ │ │ + @ instruction: 0xf814f243 │ │ │ │ + eorseq lr, r2, r0, lsr #18 │ │ │ │ + eorseq lr, r2, ip, lsl #20 │ │ │ │ + eorseq lr, r2, r8, asr r9 │ │ │ │ + ldrsbteq lr, [r2], -ip │ │ │ │ + eorseq lr, r2, r8, asr #19 │ │ │ │ + ldrshteq lr, [r2], -r4 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb926ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r7, r8, lsr pc │ │ │ │ andls sl, r3, r2, lsr r9 │ │ │ │ @@ -32411,21 +32411,21 @@ │ │ │ │ andshi pc, ip, #128 @ 0x80 │ │ │ │ adcmi r2, pc, #0, 10 │ │ │ │ movweq lr, #27512 @ 0x6b78 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #-16777216 @ 0xff000000 │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ @ instruction: 0x46414638 │ │ │ │ - @ instruction: 0xf83cf239 │ │ │ │ + @ instruction: 0xf82cf239 │ │ │ │ blge 0x5c1470 │ │ │ │ @ instruction: 0x4618a914 │ │ │ │ movwls r4, #38482 @ 0x9652 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ tstls r8, r0, lsl #8 │ │ │ │ - @ instruction: 0xf988f121 │ │ │ │ + @ instruction: 0xf978f121 │ │ │ │ tstne r4, #3620864 @ 0x374000 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ bls 0x5d5ca8 │ │ │ │ ldmdals r7, {r1, r7, r9, fp, ip} │ │ │ │ andeq lr, r0, r9, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1e73494 │ │ │ │ @@ -32446,30 +32446,30 @@ │ │ │ │ svceq 0x0000f1bc │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ movweq lr, #27505 @ 0x6b71 │ │ │ │ @ instruction: 0xf04fbf24 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ ldrtmi sp, [r2], -r3, lsl #4 │ │ │ │ vcgt.s d2, d8, d0 │ │ │ │ - @ instruction: 0x4683fff7 │ │ │ │ + strmi pc, [r3], r7, ror #31 │ │ │ │ movweq lr, #19009 @ 0x4a41 │ │ │ │ ldc 3, cr9, [pc, #24] @ 0x2fd08 │ │ │ │ stmdage lr, {r0, r1, r6, r7, r8, r9, fp, pc} │ │ │ │ bls 0xd6d10 │ │ │ │ stmdbls r9, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf8cd9401 │ │ │ │ stc 0, cr11, [sp] │ │ │ │ vstr d8, [sp, #72] @ 0x48 │ │ │ │ vstr d8, [sp, #80] @ 0x50 │ │ │ │ @ instruction: 0xf1218b16 │ │ │ │ - stmdals r8, {r0, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r8, {r0, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46334652 │ │ │ │ stmib sp, {r1, r4, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf121b400 │ │ │ │ - blls 0x56e1e8 │ │ │ │ + blls 0x56e1a8 │ │ │ │ ldrcs lr, [r5], #-2525 @ 0xfffff623 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldreq lr, [r2, #-2525] @ 0xfffff623 │ │ │ │ ldmdbls r7, {r0, r1, r3, r4, r8, fp, ip} │ │ │ │ svclt 0x0028414a │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ ldmib sp, {r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -32524,19 +32524,19 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x1d81338 │ │ │ │ svclt 0x00280306 │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ ldrtmi sp, [r2], -r6, lsl #4 │ │ │ │ strtmi r4, [r0], -fp, asr #12 │ │ │ │ vmax.s d4, d8, d25 │ │ │ │ - pkhtbmi pc, r0, fp, asr #30 @ │ │ │ │ + strmi pc, [r0], fp, asr #30 │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ @ instruction: 0x46334652 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8aaf121 │ │ │ │ + @ instruction: 0xf89af121 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x2016e9dd │ │ │ │ @ instruction: 0x1c14e9dd │ │ │ │ blls 0x1f6928 │ │ │ │ andeq lr, r0, r3, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1873650 │ │ │ │ @@ -32559,28 +32559,28 @@ │ │ │ │ @ instruction: 0xf8dddbeb │ │ │ │ stmdacs r0, {r3, r5, ip, sp, pc} │ │ │ │ movweq lr, #27505 @ 0x6b71 │ │ │ │ @ instruction: 0xf04fbf24 │ │ │ │ @ instruction: 0xf04f30ff │ │ │ │ andle r0, r4, #0, 18 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ - @ instruction: 0xff14f238 │ │ │ │ + @ instruction: 0xff04f238 │ │ │ │ b 0x12818d4 │ │ │ │ strmi r0, [r0], r8, lsl #18 │ │ │ │ ldmdage r0, {r0, r3, r8, fp, ip, pc} │ │ │ │ blls 0x1966c4 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ blhi 0x4eb4f8 │ │ │ │ blhi 0x56b4fc │ │ │ │ blhi 0x5eb500 │ │ │ │ - @ instruction: 0xf85af121 │ │ │ │ + @ instruction: 0xf84af121 │ │ │ │ ldmdbge r2, {r3, fp, ip, pc} │ │ │ │ @ instruction: 0x46334652 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf852f121 │ │ │ │ + @ instruction: 0xf842f121 │ │ │ │ andcs sl, r0, #1179648 @ 0x120000 │ │ │ │ bls 0x5d4708 │ │ │ │ ldmne fp, {r0, r1, r3, fp, lr, pc} │ │ │ │ movwls r9, #39445 @ 0x9a15 │ │ │ │ cmpmi sl, r7, lsl fp │ │ │ │ movwcs fp, #7972 @ 0x1f24 │ │ │ │ bl 0xfed54b1c │ │ │ │ @@ -32659,22 +32659,22 @@ │ │ │ │ ldreq r2, [fp, -r0] │ │ │ │ stccs 5, cr13, [r1], {25} │ │ │ │ bls 0x1640d0 │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ bicle r2, r5, r0, lsl #16 │ │ │ │ eorle r2, r3, r4, lsl #24 │ │ │ │ - strbtpl pc, [r4], #-1611 @ 0xfffff9b5 @ │ │ │ │ + ldrbpl pc, [r4], #-1611 @ 0xfffff9b5 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1e │ │ │ │ andcs r7, r0, r8, asr #4 │ │ │ │ vshl.s8 d9, d0, d11 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stccs 1, cr13, [r4], {178} @ 0xb2 │ │ │ │ stccs 0, cr13, [r1], {16} │ │ │ │ stmdbls r4, {r1, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88d2204 │ │ │ │ stmdahi fp, {r5, r6, sp} │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ str r8, [r5, fp]! │ │ │ │ @@ -32694,15 +32694,15 @@ │ │ │ │ @ instruction: 0xf0437300 │ │ │ │ ldrb r0, [r1, r1, lsl #6]! │ │ │ │ bls 0x15a530 │ │ │ │ @ instruction: 0xf7efa818 │ │ │ │ strmi pc, [r1], -r5, ror #20 │ │ │ │ vabd.s d30, d23, d1 │ │ │ │ svclt 0x0000fd05 │ │ │ │ - eorseq lr, r2, r8, lsl #30 │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb872d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r2, [r6], -r0, lsl #8 │ │ │ │ strmi r4, [r3], -sl, lsr #20 │ │ │ │ strls r4, [r0], #-1549 @ 0xfffff9f3 │ │ │ │ @@ -32744,15 +32744,15 @@ │ │ │ │ andlt sp, fp, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ stc2 2, cr15, [r2], #476 @ 0x1dc │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8739c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [ip], -ip, lsl #13 │ │ │ │ ldrmi r4, [r7], -ip, lsr #22 │ │ │ │ vnmlsls.f32 s8, s0, s25 │ │ │ │ @@ -32796,15 +32796,15 @@ │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ ldc2 2, cr15, [sl], #-476 @ 0xfffffe24 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #3200]! @ 0xc80 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strcs fp, [r0], #-143 @ 0xffffff71 │ │ │ │ @ instruction: 0x4606a914 │ │ │ │ strls r4, [r0], #-1640 @ 0xfffff998 │ │ │ │ @@ -32849,15 +32849,15 @@ │ │ │ │ pop {r0, r1, r2, r3, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ blx 0xff46cd0e │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, lsr #26 │ │ │ │ + eorseq lr, r2, r8, lsl sp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #3200]! @ 0xc80 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0x4604b091 │ │ │ │ stmdage r2, {r1, r2, r4, r8, fp, sp, pc} │ │ │ │ stm r1, {r5, r8, sl, fp, ip, pc} │ │ │ │ @@ -33046,17 +33046,17 @@ │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xffa8f7f0 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ mulcc r0, sp, r8 │ │ │ │ vabd.s q15, , │ │ │ │ svclt 0x0000fa43 │ │ │ │ - eorseq lr, r2, r8, lsl pc │ │ │ │ + eorseq lr, r2, r8, lsl #30 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87860 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030fd8 │ │ │ │ ldrmi r4, [r5], -fp, lsr #16 │ │ │ │ @ instruction: 0xf5a0b086 │ │ │ │ strcs r7, [r0], #-692 @ 0xfffffd4c │ │ │ │ @@ -33097,17 +33097,17 @@ │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xff42f7f0 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ mulcc r0, sp, r8 │ │ │ │ vabd.s q15, , │ │ │ │ svclt 0x0000f9dd │ │ │ │ - eorseq lr, r2, r8, lsl pc │ │ │ │ + eorseq lr, r2, r8, lsl #30 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8792c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ ldrmi r2, [r5], -r0, lsl #6 │ │ │ │ strmi r4, [lr], -sl, lsr #20 │ │ │ │ movwls r0, #4036 @ 0xfc4 │ │ │ │ @@ -33149,17 +33149,17 @@ │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ mrc2 7, 6, pc, cr12, cr0, {7} │ │ │ │ mulcc r0, sp, r8 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ vabd.s q15, , │ │ │ │ svclt 0x0000f977 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ - eorseq lr, r2, r8, lsl pc │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ + eorseq lr, r2, r8, lsl #30 │ │ │ │ andcc r0, r1, #12416 @ 0x3080 │ │ │ │ svceq 0x00fef012 │ │ │ │ cdp 0, 0, cr13, cr7, cr14, {0} │ │ │ │ umulllt r0, r2, r0, sl │ │ │ │ bvc 0xffa2c2e4 │ │ │ │ blvc 0x6be40 │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ @@ -33219,17 +33219,17 @@ │ │ │ │ @ instruction: 0x46684631 │ │ │ │ mrc2 7, 2, pc, cr0, cr0, {7} │ │ │ │ mulcc r0, sp, r8 │ │ │ │ mulpl r1, sp, r8 │ │ │ │ vabd.s q15, , │ │ │ │ svclt 0x0000f8eb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ - eorseq lr, r2, r8, lsl pc │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ + eorseq lr, r2, r8, lsl #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ strmi r4, [fp], -r7, lsr #24 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ andls r4, r2, r6, lsr #20 │ │ │ │ @@ -33267,16 +33267,16 @@ │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7f04668 │ │ │ │ @ instruction: 0xf89dfdef │ │ │ │ @ instruction: 0xf89d4001 │ │ │ │ strb r3, [pc, r0] │ │ │ │ @ instruction: 0xf88af277 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87bd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ bmi 0x9b95dc │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #13056 @ 0x3300 │ │ │ │ @@ -33313,16 +33313,16 @@ │ │ │ │ @ instruction: 0x4629bd30 │ │ │ │ @ instruction: 0xf7f04668 │ │ │ │ @ instruction: 0xf89dfd93 │ │ │ │ @ instruction: 0xf89d4001 │ │ │ │ strb r3, [pc, r0] │ │ │ │ @ instruction: 0xf82ef277 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87c88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ bmi 0x9f9694 │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #13056 @ 0x3300 │ │ │ │ @@ -33360,16 +33360,16 @@ │ │ │ │ @ instruction: 0x4629bd30 │ │ │ │ @ instruction: 0xf7f04668 │ │ │ │ @ instruction: 0xf89dfd35 │ │ │ │ @ instruction: 0xf89d4001 │ │ │ │ strb r3, [sp, r0] │ │ │ │ @ instruction: 0xffd0f276 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87d44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ bmi 0x9f9750 │ │ │ │ strmi r0, [sp], -r4, asr #31 │ │ │ │ movwls r9, #13056 @ 0x3300 │ │ │ │ @@ -33407,16 +33407,16 @@ │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldc2l 7, cr15, [r8], {240} @ 0xf0 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ mulcc r0, sp, r8 │ │ │ │ vabd.s q15, q11, q7 │ │ │ │ svclt 0x0000ff73 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87e00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ strmi r4, [fp], -r8, lsr #24 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ andls r4, r2, r7, lsr #20 │ │ │ │ @@ -33455,16 +33455,16 @@ │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldc2l 7, cr15, [r8], #-960 @ 0xfffffc40 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ mulcc r0, sp, r8 │ │ │ │ vabd.s q15, q11, q7 │ │ │ │ svclt 0x0000ff13 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87ec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r8, lsr #31 │ │ │ │ stmdavs sp!, {r3, r4, r5, r8, sl, fp, lr} │ │ │ │ @ instruction: 0xf04f950f │ │ │ │ stm sp, {r8, sl} │ │ │ │ @@ -33519,16 +33519,16 @@ │ │ │ │ stmib sp, {r0, r8, r9}^ │ │ │ │ ldrb r3, [r2, r6, lsl #4] │ │ │ │ vst2.8 {d24-d25}, [r3 :128], fp │ │ │ │ eorhi r4, fp, r0, lsl #7 │ │ │ │ vabd.s q15, q11, │ │ │ │ svclt 0x0000fe93 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, lsr #26 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ + eorseq lr, r2, r8, lsl sp │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87fc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r8, lsr #31 │ │ │ │ stmdavs sp!, {r0, r3, r4, r5, r8, sl, fp, lr} │ │ │ │ @ instruction: 0xf04f950f │ │ │ │ stm sp, {r8, sl} │ │ │ │ @@ -33584,16 +33584,16 @@ │ │ │ │ stmib sp, {r0, r8, r9}^ │ │ │ │ ldrb r3, [r0, r6, lsl #4] │ │ │ │ vst2.8 {d24-d25}, [r3 :128], fp │ │ │ │ eorhi r4, fp, r0, lsl #7 │ │ │ │ vabd.s q15, q11, │ │ │ │ svclt 0x0000fe11 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, lsr #26 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + eorseq lr, r2, r8, lsl sp │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb880c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ strmi r2, [ip], -r0, lsl #6 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ movwls r4, #2600 @ 0xa28 │ │ │ │ @@ -33633,15 +33633,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7eea804 │ │ │ │ @ instruction: 0xf89dfab5 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ stc2 2, cr15, [ip, #472]! @ 0x1d8 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88188 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ ldrmi r2, [sp], -r0, lsl #8 │ │ │ │ strmi r4, [r6], -r9, lsr #22 │ │ │ │ @@ -33683,15 +33683,15 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4639bdf0 │ │ │ │ @ instruction: 0xf7eea804 │ │ │ │ @ instruction: 0xf89dfa53 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ stc2l 2, cr15, [sl, #-472] @ 0xfffffe28 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8824c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r3, r8, lsr #31 │ │ │ │ stcge 13, cr4, [r2], {72} @ 0x48 │ │ │ │ ldrls r6, [r1, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @@ -33755,23 +33755,23 @@ │ │ │ │ @ instruction: 0xf7f02308 │ │ │ │ @ instruction: 0xf89dfa21 │ │ │ │ bfi r4, r9, #0, #18 │ │ │ │ vst2.8 {d24-d25}, [r3 :128], fp │ │ │ │ eorhi r4, fp, r0, lsl #7 │ │ │ │ vabd.s d30, d22, d25 │ │ │ │ @ instruction: 0xf64bfcb9 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ blmi 0x131224 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000fcc7 │ │ │ │ + svclt 0x0000fcb7 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ + eorseq lr, r2, r0, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8838c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r3, r8, lsr #31 │ │ │ │ stcge 13, cr4, [r2], {73} @ 0x49 │ │ │ │ ldrls r6, [r1, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @@ -33836,23 +33836,23 @@ │ │ │ │ @ instruction: 0xf7f02308 │ │ │ │ @ instruction: 0xf89df97f │ │ │ │ bfi r4, r9, #0, #16 │ │ │ │ vst2.8 {d24-d25}, [r3 :128], fp │ │ │ │ eorhi r4, fp, r0, lsl #7 │ │ │ │ vabd.s d30, d22, d23 │ │ │ │ @ instruction: 0xf64bfc17 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ blmi 0x131368 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000fc25 │ │ │ │ + svclt 0x0000fc15 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #18 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -fp, lsl #1 │ │ │ │ stmdage r2, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ stm r1, {r1, r4, r8, sl, fp, ip, pc} │ │ │ │ @@ -33898,22 +33898,22 @@ │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ strb r8, [r9, fp, lsr #32] │ │ │ │ stmdage r2, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8a4f7ee │ │ │ │ mulcc r8, sp, r8 │ │ │ │ vabd.s q15, q11, q0 │ │ │ │ @ instruction: 0xf64bfb9b │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ blmi 0xf1460 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000fba9 │ │ │ │ + svclt 0x0000fb99 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ + eorseq lr, r2, r0, lsr #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb885c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ strmi r2, [ip], -r0, lsl #6 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ movwls r4, #2600 @ 0xa28 │ │ │ │ @@ -33953,15 +33953,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7eea804 │ │ │ │ @ instruction: 0xf89df835 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ blx 0xb6de52 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ ldrmi r2, [sp], -r0, lsl #8 │ │ │ │ strmi r4, [r6], -r9, lsr #22 │ │ │ │ @@ -34003,15 +34003,15 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4639bdf0 │ │ │ │ @ instruction: 0xf7eda804 │ │ │ │ @ instruction: 0xf89dffd3 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ blx 0xff2edf14 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r8, lsl #1 │ │ │ │ @ instruction: 0x9d10a90c │ │ │ │ andeq lr, ip, r1, lsl #17 │ │ │ │ @@ -34048,15 +34048,15 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xff7af7ed │ │ │ │ mulcc r0, sp, r8 │ │ │ │ vaba.s q15, q11, │ │ │ │ svclt 0x0000fa71 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, lsr #26 │ │ │ │ + eorseq lr, r2, r8, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88800 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc7a20c │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34098,22 +34098,22 @@ │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r1, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r1, fp, lsr #32] │ │ │ │ blx 0x36e090 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x171b78 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 q2, , │ │ │ │ - svclt 0x0000ff7b │ │ │ │ + svclt 0x0000ff6b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ - eorseq lr, r2, r0, asr #30 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ + eorseq lr, r2, r0, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb888e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc3a2f0 │ │ │ │ strmi r0, [sp], -r4, asr #31 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34154,22 +34154,22 @@ │ │ │ │ stmdage r2, {r9, sp} │ │ │ │ @ instruction: 0xff04f7e8 │ │ │ │ sbcsle r2, r7, r0, lsl #16 │ │ │ │ @ instruction: 0xf043882b │ │ │ │ eorhi r0, fp, r0, lsl r3 │ │ │ │ vaba.s q15, q11, q1 │ │ │ │ mulcs r0, fp, r9 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ sbcmi pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xff0af209 │ │ │ │ + cdp2 2, 15, cr15, cr10, cr9, {0} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ - eorseq lr, r2, r0, asr #30 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ + eorseq lr, r2, r0, lsr pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb889c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ @ instruction: 0x460b4c32 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ andls r4, r4, r1, lsr sl │ │ │ │ @@ -34212,22 +34212,22 @@ │ │ │ │ stmdage r2, {r9, sp} │ │ │ │ cdp2 7, 9, cr15, cr0, cr8, {7} │ │ │ │ sbcsle r2, r5, r0, lsl #16 │ │ │ │ @ instruction: 0xf043882b │ │ │ │ eorhi r0, fp, r0, lsl r3 │ │ │ │ vaba.s q15, q11, q0 │ │ │ │ andcs pc, r0, r7, lsr #18 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ sbcmi pc, r1, #64, 4 │ │ │ │ - cdp2 2, 9, cr15, cr6, cr9, {0} │ │ │ │ + cdp2 2, 8, cr15, cr6, cr9, {0} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ - eorseq lr, r2, r0, asr #30 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88aac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc7a4b8 │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34269,22 +34269,22 @@ │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r1, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r1, fp, lsr #32] │ │ │ │ @ instruction: 0xf8b6f276 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x171e24 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 q2, , │ │ │ │ - svclt 0x0000fe25 │ │ │ │ + svclt 0x0000fe15 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r0, asr #30 │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ + eorseq lr, r2, r0, lsr pc │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -sl, lsl #1 │ │ │ │ @ instruction: 0x9d12a90e │ │ │ │ andeq lr, ip, r1, lsl #17 │ │ │ │ @@ -34325,22 +34325,22 @@ │ │ │ │ @ instruction: 0xf7eea802 │ │ │ │ stmdacs r0, {r0, r1, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r0, r5, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [ip, fp, lsr #32] │ │ │ │ @ instruction: 0xf846f276 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x171f04 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 q2, , │ │ │ │ - svclt 0x0000fdb5 │ │ │ │ + svclt 0x0000fda5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, lsr #26 │ │ │ │ - eorseq lr, r2, r8, asr pc │ │ │ │ + eorseq lr, r2, r8, lsl sp │ │ │ │ + eorseq lr, r2, r8, asr #30 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -fp, lsl #1 │ │ │ │ stmdage r2, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ stm r1, {r1, r4, r8, sl, fp, ip, pc} │ │ │ │ @@ -34371,35 +34371,35 @@ │ │ │ │ strtmi sp, [r0], -r4, lsr #2 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x212878ea │ │ │ │ - mvnseq pc, #81788928 @ 0x4e00000 │ │ │ │ + mvneq pc, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ blx 0x9bb16 │ │ │ │ stmiavc r9!, {r1, r8, r9, ip, sp} │ │ │ │ msrcs CPSR_f, #13828096 @ 0xd30000 │ │ │ │ blx 0xff66fad2 │ │ │ │ sbcsle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf043882b │ │ │ │ eorhi r0, fp, r0, lsl r3 │ │ │ │ @ instruction: 0x4629e7d3 │ │ │ │ @ instruction: 0xf7f14620 │ │ │ │ ldrb pc, [r3, r9, lsl #25] @ │ │ │ │ @ instruction: 0xffcef275 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x131ff4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 q2, , │ │ │ │ - svclt 0x0000fd3d │ │ │ │ + svclt 0x0000fd2d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, asr pc │ │ │ │ + eorseq lr, r2, r8, asr #30 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88d5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31c44 │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34433,15 +34433,15 @@ │ │ │ │ @ instruction: 0xff78f275 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88e04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31cec │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34475,15 +34475,15 @@ │ │ │ │ @ instruction: 0xff24f275 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88eac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31d94 │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34517,15 +34517,15 @@ │ │ │ │ svclt 0x0000fed1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88f54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31e3c │ │ │ │ addlt r7, sp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -34557,15 +34557,15 @@ │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ mrc2 2, 3, pc, cr14, cr5, {3} │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88ff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31edc │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34599,15 +34599,15 @@ │ │ │ │ mcr2 2, 1, pc, cr12, cr5, {3} @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8909c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31f84 │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34641,15 +34641,15 @@ │ │ │ │ svclt 0x0000fdd9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x3202c │ │ │ │ addlt r7, sp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -34681,15 +34681,15 @@ │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ stc2 2, cr15, [r6, #468] @ 0x1d4 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb891e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ ldrmi r4, [r5], -r0, lsr #22 │ │ │ │ svcls 0x00124a20 │ │ │ │ @@ -34721,15 +34721,15 @@ │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ svclt 0x0000fd2f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ @ instruction: 0x46154b1e │ │ │ │ svcls 0x00124a1e │ │ │ │ @@ -34759,15 +34759,15 @@ │ │ │ │ andlt sp, sp, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ stc2l 2, cr15, [r2], #468 @ 0x1d4 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8931c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ @ instruction: 0x46154b1e │ │ │ │ svcls 0x00124a1e │ │ │ │ @@ -34797,15 +34797,15 @@ │ │ │ │ andlt sp, sp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ svclt 0x0000fc97 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb893b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x3229c │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34839,15 +34839,15 @@ │ │ │ │ mcrr2 2, 7, pc, ip, cr5 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8945c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x32344 │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34881,15 +34881,15 @@ │ │ │ │ blx 0xffe6ecb6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x323ec │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34923,15 +34923,15 @@ │ │ │ │ svclt 0x0000fba5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb895ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x32494 │ │ │ │ addlt r7, sp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -34963,15 +34963,15 @@ │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ blx 0x14eee02 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8964c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f6334 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35000,15 +35000,15 @@ │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ svclt 0x0000fb01 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb896e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x8363c8 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35038,15 +35038,15 @@ │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ blx 0xfed6ef3c │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f6460 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35075,15 +35075,15 @@ │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ svclt 0x0000fa6b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8980c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7b64f4 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35111,15 +35111,15 @@ │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ blx 0x8ef060 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8989c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x836584 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35149,15 +35149,15 @@ │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf9d6f275 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f661c │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35186,15 +35186,15 @@ │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ svclt 0x0000f98d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb899c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7b66b0 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35222,15 +35222,15 @@ │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf944f275 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89a58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x804094 │ │ │ │ strls r4, [r6, #-1569] @ 0xfffff9df │ │ │ │ @@ -35260,15 +35260,15 @@ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ svclt 0x0000f8f7 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89af4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x784130 │ │ │ │ @@ -35297,15 +35297,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf8acf275 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89b88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x7841c4 │ │ │ │ @@ -35334,15 +35334,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ svclt 0x0000f863 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89c1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c22 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ @@ -35376,15 +35376,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r4, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf810f275 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, lsr #26 │ │ │ │ + eorseq lr, r2, r8, lsl sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89cc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c22 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ stmdavs r4!, {r5, r9, sl, fp} │ │ │ │ @@ -35417,15 +35417,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r4, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmls.f16 , q2, q8 │ │ │ │ svclt 0x0000ffbf │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, lsr #26 │ │ │ │ + eorseq lr, r2, r8, lsl sp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcge 0, cr11, [r8], {134} @ 0x86 │ │ │ │ stm r4, {r2, r3, r8, fp, ip, pc} │ │ │ │ blge 0x2b2ba8 │ │ │ │ @@ -35492,22 +35492,22 @@ │ │ │ │ andls r4, sl, #0, 6 │ │ │ │ vcgt.u8 d25, d2, d9 │ │ │ │ mrsls r0, (UNDEF: 59) │ │ │ │ movwls r9, #54028 @ 0xd30c │ │ │ │ @ instruction: 0xf88d2305 │ │ │ │ strb r3, [r7, r0, lsr #32] │ │ │ │ @ instruction: 0xff26f274 │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscmi pc, r0, fp, asr #12 │ │ │ │ + sbcsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xff34f23f │ │ │ │ + @ instruction: 0xff24f23f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ + eorseq lr, r2, r0, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89eac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0910fb0 │ │ │ │ @ instruction: 0xf10d4c30 │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @ instruction: 0xf04f940f │ │ │ │ @@ -35547,22 +35547,22 @@ │ │ │ │ movwls r9, #37386 @ 0x920a │ │ │ │ movweq pc, #834 @ 0x342 @ │ │ │ │ movwls r9, #49419 @ 0xc10b │ │ │ │ movwcs r9, #21261 @ 0x530d │ │ │ │ eorcc pc, r0, sp, lsl #17 │ │ │ │ vabd.s q15, q10, q4 │ │ │ │ @ instruction: 0xf64bfeb9 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ blmi 0xf2e24 │ │ │ │ vqsub.s64 q1, , │ │ │ │ - svclt 0x0000fec7 │ │ │ │ + svclt 0x0000feb7 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ + eorseq lr, r2, r0, lsr #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89f88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x83bd94 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x32da4 │ │ │ │ stmdage r6, {r0, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35593,15 +35593,15 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ mcr2 2, 3, pc, cr2, cr4, {3} @ │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fbe30 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x32e40 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35631,15 +35631,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q2, q8 │ │ │ │ svclt 0x0000fe17 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a0bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fbec8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x32ed8 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35669,15 +35669,15 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q2, q8 │ │ │ │ svclt 0x0000fdcd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a154 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x87bf60 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x32f70 │ │ │ │ stmdage r6, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35709,15 +35709,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldc2l 2, cr15, [ip, #-464]! @ 0xfffffe30 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a1f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fc000 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33010 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35747,15 +35747,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q2, q8 │ │ │ │ svclt 0x0000fd2f │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a28c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fc098 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x330a8 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35785,15 +35785,15 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q2, q8 │ │ │ │ svclt 0x0000fce5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x82e7ac │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ strtmi r2, [r1], -r0, lsl #10 │ │ │ │ @@ -35825,15 +35825,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q2, q8 │ │ │ │ svclt 0x0000fc93 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a3c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x7ae84c │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ strtmi r2, [r1], -r0, lsl #10 │ │ │ │ @@ -35863,15 +35863,15 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ mcrr2 2, 7, pc, r6, cr4 @ │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a45c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x7ae8e4 │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ strtmi r2, [r1], -r0, lsl #10 │ │ │ │ @@ -35901,15 +35901,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ blx 0xfff6fcaa │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a4f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r5, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c22 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ stmdavs r4!, {r5, r9, sl, fp} │ │ │ │ @@ -35942,15 +35942,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r5, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ blx 0xfe96fd5a │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, lsr #26 │ │ │ │ + eorseq lr, r2, r8, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r5, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c22 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ stmdavs r4!, {r5, r9, sl, fp} │ │ │ │ @@ -35983,15 +35983,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r5, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmls.f16 d27, d4, d16 │ │ │ │ svclt 0x0000fb53 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, lsr #26 │ │ │ │ + eorseq lr, r2, r8, lsl sp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs fp, [r3, #-135] @ 0xffffff79 │ │ │ │ stmdbge ip, {r1, r3, sl, fp, sp, pc} │ │ │ │ andeq lr, ip, r4, lsl #17 │ │ │ │ @@ -36058,22 +36058,22 @@ │ │ │ │ @ instruction: 0xf88d930b │ │ │ │ @ instruction: 0xf06f1020 │ │ │ │ movwls r4, #37632 @ 0x9300 │ │ │ │ movweq pc, #834 @ 0x342 @ │ │ │ │ movwcc lr, #51661 @ 0xc9cd │ │ │ │ vabd.s q15, q10, │ │ │ │ @ instruction: 0xf64bfabb │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ blmi 0xf3620 │ │ │ │ vqsub.s64 q1, , │ │ │ │ - svclt 0x0000fac9 │ │ │ │ + svclt 0x0000fab9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ + eorseq lr, r2, r0, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ @ instruction: 0xf10d4c2f │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @ instruction: 0xf04f940f │ │ │ │ @@ -36112,22 +36112,22 @@ │ │ │ │ movwls r2, #45317 @ 0xb105 │ │ │ │ eorne pc, r0, sp, lsl #17 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ vcgt.u8 d25, d2, d9 │ │ │ │ stmib sp, {r8, r9}^ │ │ │ │ strb r3, [r8, ip, lsl #6] │ │ │ │ blx 0x13f0004 │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscmi pc, r0, fp, asr #12 │ │ │ │ + sbcsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - blx 0x176ff48 │ │ │ │ + blx 0x136ff48 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ + eorseq lr, r2, r0, lsr #18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a85c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f7544 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36156,15 +36156,15 @@ │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ svclt 0x0000f9f9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a8f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x8375d8 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36194,15 +36194,15 @@ │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf9acf274 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f7670 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36231,15 +36231,15 @@ │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ svclt 0x0000f963 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8aa1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7b7704 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36267,15 +36267,15 @@ │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf91af274 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8aaac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fc8b8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x338c8 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36305,15 +36305,15 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf8d2f274 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ab44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x87c950 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33960 │ │ │ │ stmdage r6, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36345,15 +36345,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf884f274 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8abe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fc9f0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33a00 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36383,15 +36383,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q2, q8 │ │ │ │ svclt 0x0000f837 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ac7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fca88 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33a98 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36421,15 +36421,15 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ svclt 0x0000ffed │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ad14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ ldrmi r4, [sp], -ip, lsl #13 │ │ │ │ blmi 0x645388 │ │ │ │ andls r4, r2, r6, lsl r6 │ │ │ │ @@ -36453,15 +36453,15 @@ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xffa6f273 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ad94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ ldrmi r4, [sp], -ip, lsl #13 │ │ │ │ blmi 0x645408 │ │ │ │ andls r4, r2, r6, lsl r6 │ │ │ │ @@ -36485,15 +36485,15 @@ │ │ │ │ andlt sp, r6, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ svclt 0x0000ff67 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ae14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33d1c │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36523,15 +36523,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xff20f273 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8aeac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33db4 │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36561,15 +36561,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ mrc2 2, 6, pc, cr4, cr3, {3} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8af44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33e4c │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36599,15 +36599,15 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ svclt 0x0000fe89 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8afdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33ee4 │ │ │ │ addlt r7, fp, ip, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -36635,15 +36635,15 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ mrc2 2, 1, pc, cr14, cr3, {3} │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b06c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33f74 │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36673,15 +36673,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ ldc2l 2, cr15, [r4, #460]! @ 0x1cc │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x3400c │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36711,15 +36711,15 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ svclt 0x0000fda9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b19c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x340a4 │ │ │ │ addlt r7, fp, ip, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -36747,15 +36747,15 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ ldc2l 2, cr15, [lr, #-460] @ 0xfffffe34 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b22c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ @ instruction: 0x46154b1c │ │ │ │ svcls 0x00104a1c │ │ │ │ @@ -36783,15 +36783,15 @@ │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ svclt 0x0000fd13 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b2bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ @ instruction: 0x46154b1b │ │ │ │ svcls 0x00104a1b │ │ │ │ @@ -36818,15 +36818,15 @@ │ │ │ │ andlt sp, fp, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ stc2l 2, cr15, [ip], {115} @ 0x73 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b348 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ @ instruction: 0x46154b1b │ │ │ │ svcls 0x00104a1b │ │ │ │ @@ -36853,15 +36853,15 @@ │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ stc2 2, cr15, [r6], {115} @ 0x73 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b3d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x342dc │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36891,15 +36891,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ mcrr2 2, 7, pc, r0, cr3 @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b46c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x34374 │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36929,15 +36929,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ blx 0xffd70cb6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x3440c │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36967,15 +36967,15 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ svclt 0x0000fba9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b59c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x344a4 │ │ │ │ addlt r7, fp, ip, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -37003,15 +37003,15 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ blx 0x17f0de2 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b62c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x738334 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37037,15 +37037,15 @@ │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ svclt 0x0000fb17 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b6b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7383bc │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37071,15 +37071,15 @@ │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ blx 0xff4f0ef8 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b73c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x738444 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37105,15 +37105,15 @@ │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ svclt 0x0000fa8f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b7c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7384cc │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37139,15 +37139,15 @@ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ svclt 0x0000fa4b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b84c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x738554 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37173,15 +37173,15 @@ │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ blx 0x1f1090 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b8d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7385dc │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37207,15 +37207,15 @@ │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ svclt 0x0000f9c3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b95c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x738664 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37241,15 +37241,15 @@ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ svclt 0x0000f97f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b9e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x706020 │ │ │ │ strls r4, [r4, #-1569] @ 0xfffff9df │ │ │ │ @@ -37275,15 +37275,15 @@ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ svclt 0x0000f939 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ba70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x6c60ac │ │ │ │ @@ -37309,15 +37309,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf8f4f273 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8baf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x6c6134 │ │ │ │ @@ -37343,15 +37343,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf8b0f273 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bb80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c1f │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ @@ -37382,15 +37382,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r2, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf864f273 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, lsr #26 │ │ │ │ + eorseq lr, r2, r8, lsl sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bc18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c1f │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ stmdavs r4!, {r3, r4, r9, sl, fp} │ │ │ │ @@ -37420,15 +37420,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #18 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf818f273 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, lsr #26 │ │ │ │ + eorseq lr, r2, r8, lsl sp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcge 0, cr11, [r8], {134} @ 0x86 │ │ │ │ stm r4, {r2, r3, r8, fp, ip, pc} │ │ │ │ blge 0x2b4af4 │ │ │ │ @@ -37483,15 +37483,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xffa0f272 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bdac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77dbb8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34bc8 │ │ │ │ stmdage r4, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37519,15 +37519,15 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q1, q8 │ │ │ │ svclt 0x0000ff59 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8be3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x6fdc48 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34c58 │ │ │ │ stmdage r4, {r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37553,15 +37553,15 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xff12f272 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77dcd0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34ce0 │ │ │ │ stmdage r4, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37589,15 +37589,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ mcr2 2, 6, pc, cr12, cr2, {3} @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bf54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77dd60 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34d70 │ │ │ │ stmdage r4, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37625,15 +37625,15 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q1, q8 │ │ │ │ svclt 0x0000fe85 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bfe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x6fddf0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34e00 │ │ │ │ stmdage r4, {r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37659,15 +37659,15 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ mrc2 2, 1, pc, cr14, cr2, {3} │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c06c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x7304f4 │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ bmi 0x6fe280 │ │ │ │ @@ -37694,15 +37694,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q1, q8 │ │ │ │ svclt 0x0000fdf7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c0fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x730584 │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ @@ -37730,15 +37730,15 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldc2 2, cr15, [r0, #456]! @ 0x1c8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c18c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x730614 │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ @@ -37766,15 +37766,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q1, q8 │ │ │ │ svclt 0x0000fd69 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c21c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r3, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c1f │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ @@ -37805,15 +37805,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r3, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldc2 2, cr15, [r6, #-456] @ 0xfffffe38 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, lsr #26 │ │ │ │ + eorseq lr, r2, r8, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c2b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r3, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c1f │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ stmdavs r4!, {r3, r4, r9, sl, fp} │ │ │ │ @@ -37843,15 +37843,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #19 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stc2l 2, cr15, [sl], {114} @ 0x72 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, lsr #26 │ │ │ │ + eorseq lr, r2, r8, lsl sp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs fp, [r3, #-135] @ 0xffffff79 │ │ │ │ stmdbge ip, {r1, r3, sl, fp, sp, pc} │ │ │ │ andeq lr, ip, r4, lsl #17 │ │ │ │ @@ -37904,15 +37904,15 @@ │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ svclt 0x0000fc51 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c440 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x739148 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37938,15 +37938,15 @@ │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ stc2 2, cr15, [ip], {114} @ 0x72 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c4c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7391d0 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37972,15 +37972,15 @@ │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ svclt 0x0000fbc9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x739258 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -38006,15 +38006,15 @@ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ svclt 0x0000fb85 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c5d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x73e3e4 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x353f4 │ │ │ │ stmdage r4, {r0, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38041,15 +38041,15 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ blx 0x10f1e16 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77e470 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35480 │ │ │ │ stmdage r4, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38077,15 +38077,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ blx 0xfff71ea0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c6f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77e500 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35510 │ │ │ │ stmdage r4, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38113,15 +38113,15 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q1, q8 │ │ │ │ svclt 0x0000fab5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x6fe590 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x355a0 │ │ │ │ stmdage r4, {r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38147,15 +38147,15 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ blx 0x1bf1fbc │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c80c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldmdbmi r7!, {r2, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -38209,15 +38209,15 @@ │ │ │ │ andcc pc, r1, sp, lsl #17 │ │ │ │ strbeq lr, [r4], #-2916 @ 0xfffff49c │ │ │ │ stc2 10, cr15, [r4], {180} @ 0xb4 @ │ │ │ │ lslsle r2, r0, #24 │ │ │ │ vabd.s q15, q9, q14 │ │ │ │ svclt 0x0000f9ef │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ strcs r1, [r0, #-1987] @ 0xfffff83d │ │ │ │ @ instruction: 0x468c4c37 │ │ │ │ stmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ @@ -38272,15 +38272,15 @@ │ │ │ │ andcs pc, r1, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ mcr2 10, 4, pc, cr3, cr3, {5} @ │ │ │ │ @ instruction: 0xd1af2b00 │ │ │ │ vabd.s q15, q9, q14 │ │ │ │ svclt 0x0000f971 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ca00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ strcs r1, [r0, #-1987] @ 0xfffff83d │ │ │ │ @ instruction: 0x468c4c37 │ │ │ │ stmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ @@ -38335,15 +38335,15 @@ │ │ │ │ andcs pc, r1, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ mcr2 10, 4, pc, cr3, cr3, {5} @ │ │ │ │ @ instruction: 0xd1af2b00 │ │ │ │ vabd.s q15, q9, q14 │ │ │ │ svclt 0x0000f8f3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cafc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldmdbmi r0!, {r0, r1, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -38390,15 +38390,15 @@ │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fd9bc │ │ │ │ blx 0xfecf66c8 │ │ │ │ blcs 0x74bcc │ │ │ │ @ instruction: 0xe7ecd1bc │ │ │ │ @ instruction: 0xf884f272 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cbd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39960 │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38444,15 +38444,15 @@ │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fda94 │ │ │ │ blx 0xfecf67a0 │ │ │ │ blcs 0x724a4 │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ @ instruction: 0xf818f272 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ccb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39a38 │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38498,15 +38498,15 @@ │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdb6c │ │ │ │ blx 0xfecf6878 │ │ │ │ blcs 0x7257c │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ @ instruction: 0xffacf271 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cd88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39b10 │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38552,27 +38552,27 @@ │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdc44 │ │ │ │ blx 0xfecf6950 │ │ │ │ blcs 0x72654 │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ @ instruction: 0xff40f271 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ce60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [ip], #-896 @ 0xfffffc80 │ │ │ │ strmi fp, [r6], r6, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ ldmiblt r2!, {sl} │ │ │ │ usateq r8, #4, ip, lsl #16 │ │ │ │ ldmvc ip, {r0, r1, r4, r8, sl, ip, lr, pc} │ │ │ │ vmla.i d11, d18, d12 │ │ │ │ - blmi 0xd75aec │ │ │ │ + blmi 0xd75aac │ │ │ │ blls 0x18fcf4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple lr, r0, lsl #6 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -38618,15 +38618,15 @@ │ │ │ │ bicpl lr, r3, #132, 20 @ 0x84000 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ subsmi r4, r8, r3, rrx │ │ │ │ vaba.s d30, d17, d9 │ │ │ │ svclt 0x0000febd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf77 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf71 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -38637,15 +38637,15 @@ │ │ │ │ ldmdavs r2, {r2, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9205 │ │ │ │ strmi r0, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xe000f8b3 │ │ │ │ svceq 0x0010f01e │ │ │ │ ldmvc ip, {r0, r1, r4, ip, lr, pc} │ │ │ │ vmla.i d11, d18, d12 │ │ │ │ - blmi 0xb759c8 │ │ │ │ + blmi 0xb75988 │ │ │ │ blls 0x18fe18 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_hyp │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -38683,15 +38683,15 @@ │ │ │ │ bicpl lr, r3, #132, 20 @ 0x84000 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ subsmi r4, r8, r3, rrx │ │ │ │ vabd.s d30, d17, d25 │ │ │ │ svclt 0x0000fe3b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d06c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xcb9df4 │ │ │ │ ldmdavs fp, {r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -38739,15 +38739,15 @@ │ │ │ │ b 0xfe141f2c │ │ │ │ @ instruction: 0xf3c053c3 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ strdmi r4, [r3], #-63 @ 0xffffffc1 @ │ │ │ │ sbfx r4, r8, #0, #14 │ │ │ │ stc2l 2, cr15, [sl, #452] @ 0x1c4 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d14c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xcb9ed4 │ │ │ │ ldmdavs fp, {r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -38795,27 +38795,27 @@ │ │ │ │ b 0xfe14200c │ │ │ │ @ instruction: 0xf3c053c3 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ strdmi r4, [r3], #-63 @ 0xffffffc1 @ │ │ │ │ sbfx r4, r8, #0, #14 │ │ │ │ ldc2l 2, cr15, [sl, #-452] @ 0xfffffe3c │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d22c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [sp], #-896 @ 0xfffffc80 │ │ │ │ strmi fp, [r6], r6, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ stmiblt sl!, {sl} │ │ │ │ usateq r8, #4, ip, lsl #16 │ │ │ │ ldmvc ip, {r1, r4, r8, sl, ip, lr, pc} │ │ │ │ vmla.i d11, d18, d4 │ │ │ │ - blmi 0xdb5328 │ │ │ │ + blmi 0xdb52e8 │ │ │ │ blls 0x1900c0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, #6 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -38862,15 +38862,15 @@ │ │ │ │ b 0xfe15c11c │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vaba.s d30, d17, d7 │ │ │ │ svclt 0x0000fcd5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8d338 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46940fd0 │ │ │ │ addlt r4, r9, ip, lsr sl │ │ │ │ ldmdavs r2, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ @@ -38929,15 +38929,15 @@ │ │ │ │ b 0xfe19c230 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, fp, rrx │ │ │ │ vaba.s d30, d17, d15 │ │ │ │ svclt 0x0000fc4f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8d444 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46940fd0 │ │ │ │ addlt r4, r9, ip, lsr sl │ │ │ │ ldmdavs r2, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ @@ -38996,28 +38996,28 @@ │ │ │ │ b 0xfe19c33c │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, fp, rrx │ │ │ │ vaba.s d30, d17, d15 │ │ │ │ svclt 0x0000fbc9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r3], -r0, ror #31 │ │ │ │ addlt r4, r6, r5, lsr sl │ │ │ │ ldmdavs r2, {r2, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9205 │ │ │ │ strmi r0, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xe000f8b3 │ │ │ │ svceq 0x0010f01e │ │ │ │ ldmvc ip, {r1, r4, ip, lr, pc} │ │ │ │ vmla.i d11, d18, d4 │ │ │ │ - blmi 0xbb5000 │ │ │ │ + blmi 0xbb4fc0 │ │ │ │ blls 0x1903e8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r0, r0, lsl #6 │ │ │ │ andcs fp, r0, #6 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -39056,15 +39056,15 @@ │ │ │ │ b 0xfe15c424 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vabd.s d30, d17, d23 │ │ │ │ svclt 0x0000fb51 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d640 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xd3a3a8 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -39114,15 +39114,15 @@ │ │ │ │ stmdals r4, {r4, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ andpl lr, r2, #132, 20 @ 0x84000 │ │ │ │ vmov.i32 d20, #147 @ 0x00000093 │ │ │ │ rsbmi r0, r3, r3, lsl r1 │ │ │ │ sbfx r4, r9, #0, #12 │ │ │ │ blx 0xff772edc │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d728 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xd3a490 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -39172,15 +39172,15 @@ │ │ │ │ stmdals r4, {r4, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ andpl lr, r2, #132, 20 @ 0x84000 │ │ │ │ vmov.i32 d20, #147 @ 0x00000093 │ │ │ │ rsbmi r0, r3, r3, lsl r1 │ │ │ │ sbfx r4, r9, #0, #12 │ │ │ │ blx 0x1a72fc4 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8d810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldmdbmi r7!, {r2, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -39234,15 +39234,15 @@ │ │ │ │ andcc pc, r1, sp, lsl #17 │ │ │ │ strbeq lr, [r4], #-2916 @ 0xfffff49c │ │ │ │ stc2 10, cr15, [r4], {180} @ 0xb4 @ │ │ │ │ lslsle r2, r0, #24 │ │ │ │ vabd.s q15, , q14 │ │ │ │ svclt 0x0000f9ed │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf7f │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf79 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @@ -39621,15 +39621,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ stc2 10, cr15, [r0], {176} @ 0xb0 @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ vaba.s d30, d16, d28 │ │ │ │ svclt 0x0000fee7 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8df14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strmi r2, [fp], -r0, lsl #8 │ │ │ │ bmi 0x9c8568 │ │ │ │ ldmdavs r2, {sl, ip, pc} │ │ │ │ @@ -39667,15 +39667,15 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ ldrb r0, [sl, r1, lsl #24] │ │ │ │ mcr2 2, 4, pc, cr10, cr0, {3} @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8dfcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strmi r2, [fp], -r0, lsl #8 │ │ │ │ bmi 0x9c8620 │ │ │ │ ldmdavs r2, {sl, ip, pc} │ │ │ │ @@ -39713,15 +39713,15 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ ldrb r0, [sl, r1, lsl #24] │ │ │ │ mcr2 2, 1, pc, cr14, cr0, {3} @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stmdbmi r4!, {r0, r1, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -39756,15 +39756,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfec66354 │ │ │ │ eorcc pc, r0, #128, 4 │ │ │ │ vabd.s q15, q8, │ │ │ │ svclt 0x0000fdd9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e130 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -39792,15 +39792,15 @@ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldc2 2, cr15, [r0, #448] @ 0x1c0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e1c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -39828,15 +39828,15 @@ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ stc2l 2, cr15, [r8, #-448] @ 0xfffffe40 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e250 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -39864,28 +39864,28 @@ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ stc2 2, cr15, [r0, #-448] @ 0xfffffe40 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8e2e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], #-864 @ 0xfffffca0 │ │ │ │ strmi fp, [r5], -r6, lsl #1 │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ stmiblt r2, {r2, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0xc000f8b3 │ │ │ │ svceq 0x0010f01c │ │ │ │ ldmvc lr, {r0, r1, r4, ip, lr, pc} │ │ │ │ vmla.i d11, d17, d14 │ │ │ │ - blmi 0xa36648 │ │ │ │ + blmi 0xa36608 │ │ │ │ blls 0x191178 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_abt │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -39918,15 +39918,15 @@ │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ vsli.64 q8, , #0 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ vaba.s d30, d16, d19 │ │ │ │ svclt 0x0000fc95 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e3b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r0, ror #31 │ │ │ │ addlt r4, r6, ip, lsr #18 │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -39969,15 +39969,15 @@ │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ @ instruction: 0x4603e7be │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vabd.s q15, q8, q12 │ │ │ │ svclt 0x0000fc2f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r0, ror #31 │ │ │ │ addlt r4, r6, ip, lsr #18 │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -40020,27 +40020,27 @@ │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ @ instruction: 0x4603e7be │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vabd.s q15, q8, q12 │ │ │ │ svclt 0x0000fbc9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8e550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xabb2b8 │ │ │ │ @ instruction: 0xf8b2b087 │ │ │ │ strmi ip, [r4], -r0 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf01c460b │ │ │ │ andsle r0, r3, r0, lsl pc │ │ │ │ stmiblt sp, {r0, r2, r4, r7, fp, ip, sp, lr} │ │ │ │ - ldc2 2, cr15, [r8], {49} @ 0x31 │ │ │ │ + stc2 2, cr15, [r8], {49} @ 0x31 │ │ │ │ ldmdavs sl, {r0, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -40068,15 +40068,15 @@ │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ bfi r4, r8, (invalid: 6:1) │ │ │ │ @ instruction: 0xf584fab4 │ │ │ │ ldrb r3, [r8, r0, lsr #10] │ │ │ │ blx 0x1a73dc2 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e610 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x93b378 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40110,15 +40110,15 @@ │ │ │ │ ldmib sp, {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [fp, #3] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ bfi r4, r8, #6, #5 │ │ │ │ blx 0x573e6a │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e6b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x93b420 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40152,28 +40152,28 @@ │ │ │ │ ldmib sp, {r0, r1, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [fp, #3] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ bfi r4, r8, #6, #5 │ │ │ │ blx 0xff073f10 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8e760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], #-864 @ 0xfffffca0 │ │ │ │ strmi fp, [r5], -r6, lsl #1 │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldmiblt sl!, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xc000f8b3 │ │ │ │ svceq 0x0010f01c │ │ │ │ ldmvc lr, {r1, r4, ip, lr, pc} │ │ │ │ vmla.i d11, d17, d6 │ │ │ │ - blmi 0xa75dd0 │ │ │ │ + blmi 0xa75d90 │ │ │ │ blls 0x1915f8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_und │ │ │ │ andcs fp, r0, #6 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @@ -40207,15 +40207,15 @@ │ │ │ │ bls 0x945d8 │ │ │ │ vmlal.u8 , d1, d2 │ │ │ │ b 0xf7a6c │ │ │ │ tstmi r9, #134217728 @ 0x8000000 │ │ │ │ vaba.s d30, d16, d17 │ │ │ │ svclt 0x0000fa53 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e83c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0fd8 │ │ │ │ addlt r4, r8, lr, lsr #18 │ │ │ │ tstls r7, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -40260,15 +40260,15 @@ │ │ │ │ b 0xf7b38 │ │ │ │ tstmi r9, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0x4603e7bc │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vabd.s q15, q8, │ │ │ │ svclt 0x0000f9e9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e910 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0fd8 │ │ │ │ addlt r4, r8, lr, lsr #18 │ │ │ │ tstls r7, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -40313,27 +40313,27 @@ │ │ │ │ b 0xf7c0c │ │ │ │ tstmi r9, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0x4603e7bc │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vabd.s q15, q8, │ │ │ │ svclt 0x0000f97f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8e9e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xafb74c │ │ │ │ @ instruction: 0xf8b2b087 │ │ │ │ strmi ip, [r4], -r0 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf01c460b │ │ │ │ andsle r0, r2, r0, lsl pc │ │ │ │ stmiblt r5, {r0, r2, r4, r7, fp, ip, sp, lr} │ │ │ │ - @ instruction: 0xf8d0f231 │ │ │ │ + @ instruction: 0xf8c0f231 │ │ │ │ ldmdavs sl, {r1, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, ip, lsr r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -40362,15 +40362,15 @@ │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ @ instruction: 0xe7bf4319 │ │ │ │ @ instruction: 0xf584fab4 │ │ │ │ ldrb r3, [r5, r0, lsr #10] │ │ │ │ @ instruction: 0xf91cf270 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8eaa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x9bb810 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40406,15 +40406,15 @@ │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ stmdals r4, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ bfi r4, r9, #6, #3 │ │ │ │ @ instruction: 0xf8c4f270 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8eb58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x9bb8c0 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40450,15 +40450,15 @@ │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ stmdals r4, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ bfi r4, r9, #6, #3 │ │ │ │ @ instruction: 0xf86cf270 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ec08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ stmdbmi fp!, {r2, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -40500,15 +40500,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ stc2 10, cr15, [r0], {176} @ 0xb0 @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ vaba.s d30, d16, d28 │ │ │ │ svclt 0x0000f809 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ svclt 0x0000bf97 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ svclt 0x0000bf91 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @@ -40552,15 +40552,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfec66fc4 │ │ │ │ eorcc pc, r0, #128, 4 │ │ │ │ vabd.s32 q15, , │ │ │ │ svclt 0x0000ffa1 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8eda0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40588,15 +40588,15 @@ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xff58f26f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ee30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40624,15 +40624,15 @@ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xff10f26f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8eec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40660,15 +40660,15 @@ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ cdp2 2, 12, cr15, cr8, cr15, {3} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ef50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ bmi 0x9097ac │ │ │ │ strmi r2, [r4], -r0, lsl #2 │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ @@ -40983,15 +40983,15 @@ │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, , q8 │ │ │ │ svclt 0x0000fc43 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, lsr #26 │ │ │ │ + eorseq lr, r2, r8, lsl sp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb89220 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41043,15 +41043,15 @@ │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, , q8 │ │ │ │ svclt 0x0000fbcb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, lsr #26 │ │ │ │ + eorseq lr, r2, r8, lsl sp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb89310 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41103,15 +41103,15 @@ │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, , q8 │ │ │ │ svclt 0x0000fb53 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, lsr #26 │ │ │ │ + eorseq lr, r2, r8, lsl sp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb89400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41163,15 +41163,15 @@ │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, , q8 │ │ │ │ svclt 0x0000fadb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, lsr #26 │ │ │ │ + eorseq lr, r2, r8, lsl sp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb894f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41223,15 +41223,15 @@ │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, , q8 │ │ │ │ svclt 0x0000fa63 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, lsr #26 │ │ │ │ + eorseq lr, r2, r8, lsl sp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb895e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41283,15 +41283,15 @@ │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, , q8 │ │ │ │ svclt 0x0000f9eb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, lsr #26 │ │ │ │ + eorseq lr, r2, r8, lsl sp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb896d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41343,15 +41343,15 @@ │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, , q8 │ │ │ │ svclt 0x0000f973 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, lsr #26 │ │ │ │ + eorseq lr, r2, r8, lsl sp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb897c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41403,15 +41403,15 @@ │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, , q8 │ │ │ │ svclt 0x0000f8fb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, lsr #26 │ │ │ │ + eorseq lr, r2, r8, lsl sp │ │ │ │ @ instruction: 0xf7e22300 │ │ │ │ svclt 0x0000b8db │ │ │ │ @ instruction: 0xf7e22301 │ │ │ │ svclt 0x0000b8d7 │ │ │ │ svcmi 0x00fff010 │ │ │ │ @ instruction: 0xf030d105 │ │ │ │ andle r4, r2, r0, lsl #6 │ │ │ │ @@ -41637,22 +41637,22 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ @ instruction: 0xf89dfc89 │ │ │ │ ldrb r4, [r7, r9] │ │ │ │ @ instruction: 0xff26f26e │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x179144 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s8 d6, d18, d9 │ │ │ │ - svclt 0x0000fc95 │ │ │ │ + svclt 0x0000fc85 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ - eorseq lr, r2, r0, ror pc │ │ │ │ + eorseq lr, r2, r0, lsr #27 │ │ │ │ + eorseq lr, r2, r0, ror #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8feb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ ldrmi r2, [r5], -r0, lsl #6 │ │ │ │ svceq 0x00c44a33 │ │ │ │ movwls r4, #9742 @ 0x260e │ │ │ │ @@ -41697,22 +41697,22 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ stmdage r2, {r0, r3, r5, r9, sl, lr} │ │ │ │ ldc2 7, cr15, [r0], {232} @ 0xe8 │ │ │ │ mulmi r9, sp, r8 │ │ │ │ vaba.s32 q15, q15, q4 │ │ │ │ andcs pc, r0, sp, lsr #29 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ addsvs pc, r9, #64, 4 │ │ │ │ - ldc2 2, cr15, [ip], {2} │ │ │ │ + stc2 2, cr15, [ip], {2} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ - eorseq lr, r2, r0, ror pc │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ + eorseq lr, r2, r0, ror #30 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ffa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ blmi 0xd8a614 │ │ │ │ andls r4, r4, r7, lsl r6 │ │ │ │ @@ -41759,22 +41759,22 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ stmdage r2, {r0, r4, r5, r9, sl, lr} │ │ │ │ blx 0xfe576e06 │ │ │ │ mulpl r9, sp, r8 │ │ │ │ vaba.s32 q15, q15, q3 │ │ │ │ andcs pc, r0, r1, lsr lr @ │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ addsvs pc, r9, #64, 4 │ │ │ │ - blx 0xfe87568e │ │ │ │ + blx 0xfe47568e │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ - eorseq lr, r2, r0, ror pc │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, ror #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb90098 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ ldrmi r2, [r5], -r0, lsl #6 │ │ │ │ bleq 0xff14b778 │ │ │ │ movwls r4, #9742 @ 0x260e │ │ │ │ @@ -41820,22 +41820,22 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ @ instruction: 0xf89dfb1b │ │ │ │ ldrb r4, [r7, r9] │ │ │ │ ldc2 2, cr15, [r8, #440]! @ 0x1b8 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x179420 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s8 d6, d18, d9 │ │ │ │ - svclt 0x0000fb27 │ │ │ │ + svclt 0x0000fb17 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r0, ror pc │ │ │ │ + eorseq lr, r2, r8, asr #27 │ │ │ │ + eorseq lr, r2, r0, ror #30 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -sl, lsl #1 │ │ │ │ @ instruction: 0x9d13a90e │ │ │ │ andeq lr, ip, r1, lsl #17 │ │ │ │ @@ -41880,22 +41880,22 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46294770 │ │ │ │ @ instruction: 0xf7e6a802 │ │ │ │ strb pc, [r3, r7, asr #20]! @ │ │ │ │ stc2l 2, cr15, [r0, #-440] @ 0xfffffe48 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x179510 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s8 d6, d18, d9 │ │ │ │ - svclt 0x0000faaf │ │ │ │ + svclt 0x0000fa9f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r8, lsr #26 │ │ │ │ - eorseq lr, r2, r0, lsl #31 │ │ │ │ + eorseq lr, r2, r8, lsl sp │ │ │ │ + eorseq lr, r2, r0, ror pc │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strcs fp, [r0], #-138 @ 0xffffff76 │ │ │ │ strmi sl, [r5], -lr, lsl #18 │ │ │ │ cdpls 8, 1, cr10, cr3, cr2, {0} │ │ │ │ @@ -41940,21 +41940,21 @@ │ │ │ │ @ instruction: 0xf7ea4628 │ │ │ │ strb pc, [r8, r9, lsl #19]! @ │ │ │ │ stmdage r2, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf9d0f7e6 │ │ │ │ ldrb r9, [ip, r3, lsl #24] │ │ │ │ stc2l 2, cr15, [r8], {110} @ 0x6e │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x139600 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s8 d6, d18, d9 │ │ │ │ - svclt 0x0000fa37 │ │ │ │ + svclt 0x0000fa27 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #31 │ │ │ │ + eorseq lr, r2, r0, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb90368 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bleq 0xff0fd110 │ │ │ │ addcs pc, r4, #192, 6 │ │ │ │ vaddl.u8 , d16, d3 │ │ │ │ bcs 0x391a0 │ │ │ │ @@ -41966,15 +41966,15 @@ │ │ │ │ adcshi pc, sl, r0, asr #32 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ subvs pc, r5, ip, asr #7 │ │ │ │ streq pc, [r1], #-131 @ 0xffffff7d │ │ │ │ addne lr, r4, r0, asr #20 │ │ │ │ b 0x14275d4 │ │ │ │ @ instruction: 0xf64e0c5c │ │ │ │ - vrsra.s64 q8, q8, #64 │ │ │ │ + vqdmlal.s q8, d16, d0[4] │ │ │ │ bl 0xf9e7c │ │ │ │ @ instruction: 0xf8b30340 │ │ │ │ streq r0, [r0], #-496 @ 0xfffffe10 │ │ │ │ movwmi pc, #52128 @ 0xcba0 @ │ │ │ │ movwmi pc, #15264 @ 0x3ba0 @ │ │ │ │ movtmi pc, #451 @ 0x1c3 @ │ │ │ │ andcc pc, r0, r3, lsr #23 │ │ │ │ @@ -42087,36 +42087,36 @@ │ │ │ │ strbeq r7, [r0, #-3018] @ 0xfffff436 │ │ │ │ ldmdblt sl, {r2, r3, r8, r9, fp, ip, sp, lr} │ │ │ │ svceq 0x00857b8a │ │ │ │ mulsle r0, r5, r2 │ │ │ │ sbcsle r2, r1, r0, lsl #24 │ │ │ │ blcs 0x580b8 │ │ │ │ @ instruction: 0xf64bd1c5 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ blmi 0x479454 │ │ │ │ vqsub.s64 q1, , │ │ │ │ - stmdahi sl, {r0, r1, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdahi sl, {r0, r1, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andpl pc, r0, #1107296256 @ 0x42000000 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ stccs 0, cr8, [r0], {10} │ │ │ │ @ instruction: 0xb125d1e8 │ │ │ │ addmi pc, r0, r0, lsr #32 │ │ │ │ andpl pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf040e7b4 │ │ │ │ ldr r4, [r1, r0, lsl #1]! │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vrsra.s64 q8, q8, #64 │ │ │ │ + vqdmlal.s q8, d16, d0[4] │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf8f0f202 │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ + @ instruction: 0xf8e0f202 │ │ │ │ + eorseq lr, r2, r0, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb905f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdahi fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrle r0, [lr, #-1754] @ 0xfffff926 │ │ │ │ stmiblt r2!, {r1, r3, r7, fp, ip, sp, lr}^ │ │ │ │ ldmiblt r2!, {r1, r3, r6, r7, r9, fp, ip, sp, lr}^ │ │ │ │ @@ -42138,15 +42138,15 @@ │ │ │ │ @ instruction: 0xf010bae5 │ │ │ │ ldrshle r4, [sp, #255] @ 0xff │ │ │ │ andmi pc, r0, #48 @ 0x30 │ │ │ │ @ instruction: 0xf043d0df │ │ │ │ @ instruction: 0xf0000320 │ │ │ │ andhi r4, fp, r0 │ │ │ │ @ instruction: 0xf1dfe7d9 │ │ │ │ - @ instruction: 0xeef0f9ab │ │ │ │ + mrc 9, 7, APSR_nzcv, cr0, cr11, {4} │ │ │ │ ldrb r7, [pc, r0, asr #20] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9066c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdahi r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrle r0, [pc, #-1756] @ 0x38d9c │ │ │ │ stmiblt ip!, {r2, r4, r7, fp, ip, sp, lr}^ │ │ │ │ @@ -42172,15 +42172,15 @@ │ │ │ │ bicsle r2, r9, r0, lsl #24 │ │ │ │ strmi pc, [r0, #-33] @ 0xffffffdf │ │ │ │ sbcsle r4, fp, r5, lsl #6 │ │ │ │ nopeq {67} @ 0x43 │ │ │ │ tstpmi r0, r1 @ p-variant is OBSOLETE │ │ │ │ andshi r4, r3, r0, lsr #12 │ │ │ │ @ instruction: 0xf1dee7d4 │ │ │ │ - cdp 13, 11, cr15, cr0, cr3, {7} │ │ │ │ + mrc 13, 5, APSR_nzcv, cr0, cr3, {6} │ │ │ │ ldrb r7, [sl, r0, asr #22] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [r5], {142} @ 0x8e │ │ │ │ ldrmi r4, [r5], -fp, lsl #12 │ │ │ │ @@ -42208,15 +42208,15 @@ │ │ │ │ andeq pc, r1, #6 │ │ │ │ andeq pc, r1, r2, lsl #1 │ │ │ │ smlalbtvs pc, r5, r3, r3 @ │ │ │ │ orrne lr, r0, r1, asr #20 │ │ │ │ ldmdaeq pc!, {r1, r3, r4, r8, fp, ip, sp, pc}^ @ │ │ │ │ strbvc lr, [r3, r7, asr #20] │ │ │ │ @ instruction: 0xf64e085b │ │ │ │ - vrshr.s64 q8, q8, #64 │ │ │ │ + vmlal.s q8, d16, d0[4] │ │ │ │ bl 0xb9e44 │ │ │ │ stmdbge r4, {r0, r6, r9} │ │ │ │ ldrheq pc, [r0, #130]! @ 0x82 @ │ │ │ │ streq r4, [r0], #-1594 @ 0xfffff9c6 │ │ │ │ strgt pc, [r3], #-2976 @ 0xfffff460 │ │ │ │ strgt pc, [r4], #-2976 @ 0xfffff460 │ │ │ │ strbmi pc, [r0], #-452 @ 0xfffffe3c @ │ │ │ │ @@ -42226,27 +42226,27 @@ │ │ │ │ blx 0xfe9695b2 │ │ │ │ @ instruction: 0xf1c0c000 │ │ │ │ blx 0xfe8496ae │ │ │ │ stmdane r4, {r2, fp} │ │ │ │ bl 0x12635cc │ │ │ │ strls r0, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ - stc2l 1, cr15, [r2], #92 @ 0x5c │ │ │ │ + ldc2l 1, cr15, [r2], {23} │ │ │ │ ldmib sp, {r1, r8, fp, sp, pc}^ │ │ │ │ stmdage r6, {r2, r8, r9, sp} │ │ │ │ stmdami r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - ldc2l 1, cr15, [sl], {23} │ │ │ │ + stc2l 1, cr15, [sl], {23} │ │ │ │ @ instruction: 0xf04f9b02 │ │ │ │ stmdbge r4, {r6, r9, lr} │ │ │ │ movwls r4, #603 @ 0x25b │ │ │ │ stmdage r6, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ movweq lr, #15202 @ 0x3b62 │ │ │ │ ldmib sp, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf1172304 │ │ │ │ - blls 0x17891c │ │ │ │ + blls 0x1788dc │ │ │ │ blcc 0xdfe08 │ │ │ │ rscscc pc, pc, #-2147483632 @ 0x80000010 │ │ │ │ b 0x10fbf68 │ │ │ │ beq 0x14ce508 │ │ │ │ @ instruction: 0xf1421c58 │ │ │ │ blx 0x3a60a │ │ │ │ blx 0xfe875a16 │ │ │ │ @@ -42316,30 +42316,30 @@ │ │ │ │ @ instruction: 0x4629e7b9 │ │ │ │ @ instruction: 0xf7e7a808 │ │ │ │ @ instruction: 0xe7b4ff3d │ │ │ │ bicsle r2, fp, r0, lsl #24 │ │ │ │ vst2.8 {d24-d25}, [r3 :128], fp │ │ │ │ eorhi r4, fp, r0, lsl #7 │ │ │ │ andcs lr, r0, r7, lsl r7 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, fp, lsl #22 │ │ │ │ rsbscc pc, sp, #64, 4 │ │ │ │ - @ instruction: 0xff46f201 │ │ │ │ + @ instruction: 0xff36f201 │ │ │ │ @ instruction: 0xf9caf26e │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscmi pc, r0, fp, asr #12 │ │ │ │ + sbcsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #4, 22 @ 0x1000 │ │ │ │ - @ instruction: 0xf9d8f239 │ │ │ │ + @ instruction: 0xf9c8f239 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ - mlaseq r2, r0, pc, lr @ │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsl #31 │ │ │ │ + eorseq lr, r2, r0, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9096c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000fe8 │ │ │ │ bleq 0xff13a574 │ │ │ │ vaddl.u8 , d16, d3 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r7, ip} │ │ │ │ @@ -42351,15 +42351,15 @@ │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ @ instruction: 0xf00280af │ │ │ │ vsubw.u8 q8, q6, d1 │ │ │ │ @ instruction: 0xf0836045 │ │ │ │ b 0x103a7ac │ │ │ │ stmdblt fp, {r2, r7, ip} │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - mvnseq pc, #81788928 @ 0x4e00000 │ │ │ │ + mvneq pc, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #2819 @ 0xb03 │ │ │ │ ldrheq pc, [r0, #131]! @ 0x83 @ │ │ │ │ blx 0xfe83a7c6 │ │ │ │ blx 0xfe84a3fa │ │ │ │ @ instruction: 0xf1c34303 │ │ │ │ blx 0xfe90a4d2 │ │ │ │ @@ -42468,37 +42468,37 @@ │ │ │ │ blvc 0xff3b35c8 │ │ │ │ blvc 0x2bb1d0 │ │ │ │ blvc 0xfe327de8 │ │ │ │ addsmi r0, sp, #532 @ 0x214 │ │ │ │ bcs 0x6d9bc │ │ │ │ blvc 0x136dcb8 │ │ │ │ bicle r2, r2, r0, lsl #24 │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscmi pc, r0, fp, asr #12 │ │ │ │ + sbcsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #17408 @ 0x4400 │ │ │ │ - @ instruction: 0xf8b4f239 │ │ │ │ + @ instruction: 0xf8a4f239 │ │ │ │ vst2.8 {d24-d25}, [r3], fp │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ andhi r0, fp, r1, lsl #6 │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ @ instruction: 0xf020b125 │ │ │ │ @ instruction: 0xf0404080 │ │ │ │ ldr r5, [r1, r0]! │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ andcs lr, r0, lr, lsr #15 │ │ │ │ - mvnseq pc, #81788928 @ 0x4e00000 │ │ │ │ + mvneq pc, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d1, d0 │ │ │ │ - svclt 0x0000fdf5 │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ + svclt 0x0000fde5 │ │ │ │ + eorseq lr, r2, r0, lsr #18 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb9c5f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r9, r0, lsr pc │ │ │ │ andls sl, r2, #52, 18 @ 0xd0000 │ │ │ │ @@ -42546,60 +42546,60 @@ │ │ │ │ blls 0xe8010 │ │ │ │ b 0x10fbc14 │ │ │ │ movwls r7, #9163 @ 0x23cb │ │ │ │ stmdaeq sp!, {r0, r1, r3, r5, r6, r7, r8, r9, sl}^ │ │ │ │ strbvc lr, [r4, #2629] @ 0xa45 │ │ │ │ bleq 0x17343c4 │ │ │ │ @ instruction: 0xf64e0864 │ │ │ │ - vrsra.s64 q8, q8, #64 │ │ │ │ + vqdmlal.s q8, d16, d0[4] │ │ │ │ bl 0xfa78c │ │ │ │ stmdbge ip, {r1, r6, r8, r9} │ │ │ │ ldc 6, cr4, [pc, #168] @ 0x39b74 │ │ │ │ @ instruction: 0xf8b38ba0 │ │ │ │ @ instruction: 0x462361f0 │ │ │ │ blx 0xfe9babb2 │ │ │ │ blx 0xfe9e9aee │ │ │ │ @ instruction: 0xf1c0c000 │ │ │ │ blx 0xfe849be6 │ │ │ │ stmdane r0, {r1, r2, r9, sl} │ │ │ │ cmnmi r6, r0 │ │ │ │ strls r9, [r1], -sl │ │ │ │ @ instruction: 0x960ba816 │ │ │ │ - blx 0x11f5f54 │ │ │ │ + blx 0xdf5f54 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r6, {r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ - blx 0xf75f68 │ │ │ │ + blx 0xb75f68 │ │ │ │ @ instruction: 0xf04f9a08 │ │ │ │ blls 0x28b414 │ │ │ │ subsmi sl, r2, #163840 @ 0x28000 │ │ │ │ ldmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ bl 0x19dbf48 │ │ │ │ stmib sp, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf1178900 │ │ │ │ - blls 0x2f83e0 │ │ │ │ + blls 0x2f83a0 │ │ │ │ stmdbge ip, {r1, r3, r5, r9, sl, lr} │ │ │ │ movwls r1, #2267 @ 0x8db │ │ │ │ ldmdage r6, {r1, r3, r8, r9, ip, pc} │ │ │ │ cmpmi fp, fp, lsl #22 │ │ │ │ movwls r9, #45825 @ 0xb301 │ │ │ │ @ instruction: 0xf1174623 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ stmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf117230c │ │ │ │ - bls 0x2783b0 │ │ │ │ + bls 0x278370 │ │ │ │ blls 0x2a3f98 │ │ │ │ ldmib sp, {r4, fp, sp, pc}^ │ │ │ │ subsmi r8, r2, #163840 @ 0x28000 │ │ │ │ movweq lr, #15206 @ 0x3b66 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0x275fd0 │ │ │ │ + @ instruction: 0xf9f8f117 │ │ │ │ ldmib sp, {r1, r8, r9, sl, fp, ip, pc}^ │ │ │ │ tstcs r0, r0, lsl r0 │ │ │ │ andvs lr, lr, #3620864 @ 0x374000 │ │ │ │ stmdaeq r3, {r0, r1, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ beq 0x748c8 │ │ │ │ svclt 0x0028465b │ │ │ │ ldmibne r6!, {r0, r8, sp} │ │ │ │ @@ -42614,27 +42614,27 @@ │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ vstr d8, [sp, #112] @ 0x70 │ │ │ │ vstr d8, [sp, #120] @ 0x78 │ │ │ │ vstr d8, [sp, #128] @ 0x80 │ │ │ │ vstr d8, [sp, #136] @ 0x88 │ │ │ │ @ instruction: 0xf1178b24 │ │ │ │ - @ instruction: 0x462af9db │ │ │ │ + strtmi pc, [sl], -fp, asr #19 │ │ │ │ stmib sp, {r0, r1, r5, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r9, fp, pc} │ │ │ │ @ instruction: 0xf117a824 │ │ │ │ - @ instruction: 0x465bf9d3 │ │ │ │ + ldrbmi pc, [fp], -r3, asr #19 @ │ │ │ │ stmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r9, fp, pc} │ │ │ │ @ instruction: 0xf117a816 │ │ │ │ - strtmi pc, [sl], -fp, asr #19 │ │ │ │ + @ instruction: 0x462af9bb │ │ │ │ stmib sp, {r0, r1, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r8, {r8, fp, sp, lr} │ │ │ │ @ instruction: 0xf117a81a │ │ │ │ - svcls 0x0024f9c3 │ │ │ │ + svcls 0x0024f9b3 │ │ │ │ ldrdcc lr, [r0], -sp @ │ │ │ │ ldmib sp, {r8, sp}^ │ │ │ │ ldmibne fp, {r1, r2, r3, r4, r9, sl, ip, lr}^ │ │ │ │ eor lr, r2, #3620864 @ 0x374000 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcls 0x001c9c25 │ │ │ │ @ instruction: 0xf04f4160 │ │ │ │ @@ -42675,27 +42675,27 @@ │ │ │ │ stmdage r0!, {r8, sl, lr} │ │ │ │ blhi 0x6752e0 │ │ │ │ blhi 0x7752e4 │ │ │ │ blhi 0x7f52e8 │ │ │ │ blhi 0x8752ec │ │ │ │ blhi 0x8f52f0 │ │ │ │ blhi 0x9752f4 │ │ │ │ - @ instruction: 0xf960f117 │ │ │ │ + @ instruction: 0xf950f117 │ │ │ │ @ instruction: 0x465b4652 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf958f117 │ │ │ │ + @ instruction: 0xf948f117 │ │ │ │ @ instruction: 0x4633463a │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmdage r6, {r2, r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf950f117 │ │ │ │ + @ instruction: 0xf940f117 │ │ │ │ @ instruction: 0x465b4652 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldmdage sl, {r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf948f117 │ │ │ │ + @ instruction: 0xf938f117 │ │ │ │ @ instruction: 0x9c249a20 │ │ │ │ ldmib sp, {r8, sl, sp}^ │ │ │ │ bl 0x4ba188 │ │ │ │ ldmib sp, {r2, sl, fp}^ │ │ │ │ @ instruction: 0xf04f631e │ │ │ │ bls 0x87bd0c │ │ │ │ stmib sp, {r0, r2, r5, sl, fp, ip, pc}^ │ │ │ │ @@ -42747,28 +42747,28 @@ │ │ │ │ ldrtmi r0, [r2], -r9, lsl #16 │ │ │ │ @ instruction: 0xf165a91e │ │ │ │ stmdage r0!, {r8, sl} │ │ │ │ stmdaeq r3, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1654623 │ │ │ │ stc 5, cr0, [sp] │ │ │ │ @ instruction: 0xf1178b1c │ │ │ │ - svcls 0x0007f8cf │ │ │ │ + svcls 0x0007f8bf │ │ │ │ strbmi r9, [r2], -r4, lsl #22 │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ strtmi r9, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf1179701 │ │ │ │ - blls 0x178110 │ │ │ │ + blls 0x1780d0 │ │ │ │ ldmdbge ip, {r1, r4, r5, r9, sl, lr} │ │ │ │ movwls sl, #2070 @ 0x816 │ │ │ │ strtmi r9, [r3], -r1, lsl #14 │ │ │ │ - @ instruction: 0xf8bcf117 │ │ │ │ + @ instruction: 0xf8acf117 │ │ │ │ strtmi r4, [fp], -r2, asr #12 │ │ │ │ blge 0x74548 │ │ │ │ ldmdage sl, {r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf8b4f117 │ │ │ │ + @ instruction: 0xf8a4f117 │ │ │ │ stmdals r0!, {r2, r5, r9, sl, fp, ip, pc} │ │ │ │ ldmib sp, {sl, sp}^ │ │ │ │ stmibne r0, {r1, r5, r8, ip, lr} │ │ │ │ @ instruction: 0xf04f9f25 │ │ │ │ cdpls 14, 2, cr0, cr1, cr0, {0} │ │ │ │ bls 0x7cb9f8 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -42808,15 +42808,15 @@ │ │ │ │ b 0x11c0a74 │ │ │ │ b 0x140b9d4 │ │ │ │ @ instruction: 0x46323454 │ │ │ │ strbmi lr, [r5], #2628 @ 0xa44 │ │ │ │ strtmi r9, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0xf1689401 │ │ │ │ @ instruction: 0xf1170800 │ │ │ │ - ldmib sp, {r0, r2, r4, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r6, fp, ip, sp, lr, pc}^ │ │ │ │ bleq 0x1b7e730 │ │ │ │ @ instruction: 0xc012e9dd │ │ │ │ strbmi lr, [r8, #2629] @ 0xa45 │ │ │ │ b 0x1402aec │ │ │ │ submi r3, r9, #88, 16 @ 0x580000 │ │ │ │ andeq lr, r2, #117760 @ 0x1cc00 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ @@ -43057,39 +43057,39 @@ │ │ │ │ blvc 0x445abc │ │ │ │ ldmdahi r3, {r2, r6, r8, ip, lr, pc} │ │ │ │ movwpl pc, #1091 @ 0x443 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ stmdacs r0, {r0, r1, r4, pc} │ │ │ │ blvc 0x14ae3ec │ │ │ │ orrle r2, sl, r0, lsl #18 │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscmi pc, r0, fp, asr #12 │ │ │ │ + sbcsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #43008 @ 0xa800 │ │ │ │ - ldc2 2, cr15, [r8], {56} @ 0x38 │ │ │ │ + stc2 2, cr15, [r8], {56} @ 0x38 │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ andcs sl, r0, #456 @ 0x1c8 │ │ │ │ rscsvc pc, pc, #208666624 @ 0xc700000 │ │ │ │ strmi r4, [lr], -fp, lsl #12 │ │ │ │ strmi r4, [ip], -sp, lsl #12 │ │ │ │ stmdbcs r0, {r0, r3, r4, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ svcge 0x0067f47f │ │ │ │ ldmdahi r3, {r0, r2, r9, fp, ip, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ @ instruction: 0xf7ff8013 │ │ │ │ andcs fp, r0, #200, 22 @ 0x32000 │ │ │ │ @ instruction: 0x46164613 │ │ │ │ @ instruction: 0x46144615 │ │ │ │ andcs lr, r0, r9, asr #13 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r9, lsl fp │ │ │ │ rsbscc pc, sp, #64, 4 │ │ │ │ - @ instruction: 0xf952f201 │ │ │ │ + @ instruction: 0xf942f201 │ │ │ │ @ instruction: 0xf6c72200 │ │ │ │ @ instruction: 0x462c72ff │ │ │ │ strtmi r4, [lr], -fp, lsr #12 │ │ │ │ ssat r2, #18, r4 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ blls 0x1a60a4 │ │ │ │ stmdbcs r0, {r0, r3, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -43104,16 +43104,16 @@ │ │ │ │ blvc 0xfe720f74 │ │ │ │ eorsle r2, r7, r0, lsl #22 │ │ │ │ strmi pc, [r0], #36 @ 0x24 │ │ │ │ strpl pc, [r0], #-68 @ 0xffffffbc │ │ │ │ @ instruction: 0x2605e73e │ │ │ │ bllt 0x1db8370 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ - eorseq lr, r2, r0, lsr #31 │ │ │ │ + eorseq lr, r2, r0, lsr #18 │ │ │ │ + mlaseq r2, r0, pc, lr @ │ │ │ │ andeq lr, r3, #352256 @ 0x56000 │ │ │ │ bls 0xee82c │ │ │ │ andeq lr, fp, #335872 @ 0x52000 │ │ │ │ blx 0xfef2e520 │ │ │ │ @ instruction: 0xf1bbf28b │ │ │ │ tstle r3, r0, lsl #30 │ │ │ │ blx 0xfece0ba4 │ │ │ │ @@ -43165,28 +43165,28 @@ │ │ │ │ bne 0xfef1f05c │ │ │ │ ldr r9, [sl, r3, lsl #6]! │ │ │ │ orrsvc pc, r1, #78643200 @ 0x4b00000 │ │ │ │ mvnsvc pc, #217055232 @ 0xcf00000 │ │ │ │ ldrbmi r9, [ip], -r2, lsl #26 │ │ │ │ ldr r9, [r2, r3, lsl #6]! │ │ │ │ blx 0xcf6e22 │ │ │ │ - ldrtpl pc, [r8], #-1611 @ 0xfffff9b5 @ │ │ │ │ + strtpl pc, [r8], #-1611 @ 0xfffff9b5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #7168 @ 0x1c00 │ │ │ │ vshl.s8 d9, d0, d1 │ │ │ │ - mulcs r0, pc, r8 @ │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + andcs pc, r0, pc, lsl #17 │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf894f201 │ │ │ │ - eorseq lr, r2, r8, ror #18 │ │ │ │ - eorseq lr, r2, ip, ror #19 │ │ │ │ + @ instruction: 0xf884f201 │ │ │ │ + eorseq lr, r2, r8, asr r9 │ │ │ │ + ldrsbteq lr, [r2], -ip │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb9d0bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, pc, r8, lsl pc @ │ │ │ │ andls sl, r2, sl, lsr r9 │ │ │ │ @@ -43231,60 +43231,60 @@ │ │ │ │ bicvc lr, sl, #274432 @ 0x43000 │ │ │ │ b 0x141f170 │ │ │ │ b 0x1417488 │ │ │ │ b 0x127cacc │ │ │ │ b 0x1118c8c │ │ │ │ b 0x13fced8 │ │ │ │ @ instruction: 0xf64e0858 │ │ │ │ - vrsra.s64 q8, q8, #64 │ │ │ │ + vqdmlal.s q8, d16, d0[4] │ │ │ │ bl 0xfb244 │ │ │ │ stmdbge ip, {r1, r6, r8, r9} │ │ │ │ @ instruction: 0xf04f464a │ │ │ │ ldc 6, cr4, [pc, #256] @ 0x3a688 │ │ │ │ @ instruction: 0xf8b38ba9 │ │ │ │ @ instruction: 0x464341f0 │ │ │ │ blx 0xfe93b626 │ │ │ │ blx 0xfe94e5ba │ │ │ │ @ instruction: 0xf1c05000 │ │ │ │ blx 0xfe84a6a2 │ │ │ │ stmdane r0, {r2, sl} │ │ │ │ cmnmi r4, r0 │ │ │ │ strls r9, [r1], #-10 │ │ │ │ strls sl, [fp], #-2070 @ 0xfffff7ea │ │ │ │ - stc2l 1, cr15, [r8], #88 @ 0x58 │ │ │ │ + ldc2l 1, cr15, [r8], {22} │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r6, {r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ - ldc2l 1, cr15, [lr], {22} │ │ │ │ + stc2l 1, cr15, [lr], {22} │ │ │ │ stmdbge sl, {r3, r9, fp, ip, pc} │ │ │ │ ldmdage r6, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ ldmib sp, {r1, r4, r6, r9, lr}^ │ │ │ │ bl 0x19cba00 │ │ │ │ stmib sp, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf1164500 │ │ │ │ - blls 0x2f9928 │ │ │ │ + blls 0x2f98e8 │ │ │ │ stmdbge ip, {r1, r3, r6, r9, sl, lr} │ │ │ │ movwls r1, #2267 @ 0x8db │ │ │ │ ldmdage r6, {r1, r3, r8, r9, ip, pc} │ │ │ │ cmpmi fp, fp, lsl #22 │ │ │ │ movwls r9, #45825 @ 0xb301 │ │ │ │ @ instruction: 0xf1164643 │ │ │ │ - stmdbge r8, {r0, r1, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r1, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ stmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf116230c │ │ │ │ - bls 0x2798f8 │ │ │ │ + bls 0x2798b8 │ │ │ │ blls 0x2a4a50 │ │ │ │ ldmib sp, {r4, fp, sp, pc}^ │ │ │ │ subsmi r4, r2, #41943040 @ 0x2800000 │ │ │ │ movweq lr, #15206 @ 0x3b66 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - stc2 1, cr15, [ip], #88 @ 0x58 │ │ │ │ + ldc2 1, cr15, [ip], {22} │ │ │ │ @ instruction: 0xb010f8dd │ │ │ │ @ instruction: 0x5710e9dd │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ stmdbne sp!, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0x465a417f │ │ │ │ movwcs fp, #7976 @ 0x1f28 │ │ │ │ cmnmi r6, r4, lsr #18 │ │ │ │ @@ -43297,27 +43297,27 @@ │ │ │ │ blhi 0x675c98 │ │ │ │ blhi 0x6f5c9c │ │ │ │ blhi 0x775ca0 │ │ │ │ blhi 0x7f5ca4 │ │ │ │ blhi 0x875ca8 │ │ │ │ blhi 0x8f5cac │ │ │ │ blhi 0x975cb0 │ │ │ │ - stc2 1, cr15, [r2], {22} │ │ │ │ + ldc2l 1, cr15, [r2], #-88 @ 0xffffffa8 │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ - ldc2l 1, cr15, [sl], #-88 @ 0xffffffa8 │ │ │ │ + stc2l 1, cr15, [sl], #-88 @ 0xffffffa8 │ │ │ │ @ instruction: 0x465a4653 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ ldmdage r6, {r2, r3, r4, r8, fp, sp, pc} │ │ │ │ - ldc2l 1, cr15, [r2], #-88 @ 0xffffffa8 │ │ │ │ + stc2l 1, cr15, [r2], #-88 @ 0xffffffa8 │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ strmi lr, [r0], -sp, asr #19 │ │ │ │ ldmdage sl, {r3, r4, r8, fp, sp, pc} │ │ │ │ - stc2l 1, cr15, [sl], #-88 @ 0xffffffa8 │ │ │ │ + mrrc2 1, 1, pc, sl, cr6 @ │ │ │ │ blls 0x860744 │ │ │ │ ldmib sp, {r8, sp}^ │ │ │ │ ldmdane fp, {r1, r2, r3, r4, r8, r9, sl, lr} │ │ │ │ eorvs lr, r2, #3620864 @ 0x374000 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdals r1!, {r0, r2, r5, r8, sl, fp, ip, pc} │ │ │ │ @ instruction: 0x8e18e9dd │ │ │ │ @@ -43356,27 +43356,27 @@ │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ vstr d8, [sp, #112] @ 0x70 │ │ │ │ vstr d8, [sp, #120] @ 0x78 │ │ │ │ vstr d8, [sp, #128] @ 0x80 │ │ │ │ vstr d8, [sp, #136] @ 0x88 │ │ │ │ @ instruction: 0xf1168b24 │ │ │ │ - strtmi pc, [r2], -sp, lsl #24 │ │ │ │ + @ instruction: 0x4622fbfd │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf116a824 │ │ │ │ - ldrtmi pc, [sl], -r5, lsl #24 @ │ │ │ │ + @ instruction: 0x463afbf5 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf116a816 │ │ │ │ - @ instruction: 0x4622fbfd │ │ │ │ + strtmi pc, [r2], -sp, ror #23 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r8, {r8, fp, pc} │ │ │ │ @ instruction: 0xf116a81a │ │ │ │ - ldmdage lr, {r0, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdage lr, {r0, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f9c24 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf04f5222 │ │ │ │ stmdagt fp, {r9, fp} │ │ │ │ blhi 0x8f5de4 │ │ │ │ blhi 0x7f5de8 │ │ │ │ stmdaeq r4, {r0, r1, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -43429,27 +43429,27 @@ │ │ │ │ blls 0x17cc84 │ │ │ │ beq 0x76e24 │ │ │ │ stmdage r0!, {r1, r3, r5, r9, sl, lr} │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ stc 6, cr4, [sp, #268] @ 0x10c │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ @ instruction: 0xf1168b1a │ │ │ │ - @ instruction: 0x464afb79 │ │ │ │ + strbmi pc, [sl], -r9, ror #22 @ │ │ │ │ stmib sp, {r0, r1, r4, r6, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r9, sl, ip, sp, lr} │ │ │ │ @ instruction: 0xf116a824 │ │ │ │ - @ instruction: 0x462afb71 │ │ │ │ + strtmi pc, [sl], -r1, ror #22 │ │ │ │ stmib sp, {r0, r1, r6, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r9, sl, ip, sp, lr} │ │ │ │ @ instruction: 0xf116a816 │ │ │ │ - blls 0x1b9658 │ │ │ │ + blls 0x1b9618 │ │ │ │ ldmdbge r8, {r1, r3, r6, r9, sl, lr} │ │ │ │ movwls sl, #2074 @ 0x81a │ │ │ │ ldrbmi r9, [r3], -r1, lsl #8 │ │ │ │ - blx 0x1876d1e │ │ │ │ + blx 0x1476d1e │ │ │ │ bls 0x862158 │ │ │ │ ldmib sp, {r8, sp}^ │ │ │ │ ldmibne r2, {r1, r5, r8, r9, sl, ip, lr} │ │ │ │ tstmi lr, #3620864 @ 0x374000 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strbtmi r9, [r0], r5, lsr #28 │ │ │ │ @ instruction: 0xf04f9821 │ │ │ │ @@ -43491,15 +43491,15 @@ │ │ │ │ bleq 0x1b8bc84 │ │ │ │ strbmi lr, [r7, #2629] @ 0xa45 │ │ │ │ @ instruction: 0x46230b7f │ │ │ │ strls r4, [r1], #-1586 @ 0xfffff9ce │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ blx 0x1e0186 │ │ │ │ @ instruction: 0xf116f807 │ │ │ │ - blls 0x179580 │ │ │ │ + blls 0x179540 │ │ │ │ stmdahi r4, {r0, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ blx 0xfe9e0de6 │ │ │ │ strbmi r2, [r8], -r5, lsl #28 │ │ │ │ vstmiaeq r3, {s28-s106} │ │ │ │ strbmi r9, [r6], #2834 @ 0xb12 │ │ │ │ bl 0x13c0bec │ │ │ │ ldmne r2, {r1, r2, r3, r9, sl, fp}^ │ │ │ │ @@ -43617,22 +43617,22 @@ │ │ │ │ ldc2 7, cr15, [r8], #912 @ 0x390 │ │ │ │ @ instruction: 0xf89de7b0 │ │ │ │ blcs 0x46dd4 │ │ │ │ bls 0x12f31c │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ ldrdcs lr, [r0], -r8 │ │ │ │ - msrmi (UNDEF: 100), fp │ │ │ │ + cmppmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ rsbscc pc, sp, #64, 4 │ │ │ │ - ldc2 2, cr15, [r8, #-0] │ │ │ │ + stc2 2, cr15, [r8, #-0] │ │ │ │ @ instruction: 0xff9cf26c │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsr #31 │ │ │ │ + mlaseq r2, r0, pc, lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb91da8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ bmi 0x8437b4 │ │ │ │ movwls r4, #1548 @ 0x60c │ │ │ │ @ instruction: 0xf88d9303 │ │ │ │ @@ -43663,15 +43663,15 @@ │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d12, d0 │ │ │ │ svclt 0x0000ff4f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb91e44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldrmi r4, [r4], -r2, lsr #26 │ │ │ │ bmi 0x8cc480 │ │ │ │ andls r4, r2, r1, lsr #12 │ │ │ │ @@ -43704,15 +43704,15 @@ │ │ │ │ andlt sp, r7, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d12, d16 │ │ │ │ svclt 0x0000fefd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb91ee8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10fecd0 │ │ │ │ ldmibeq sl, {r0, r1, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d8 │ │ │ │ @ instruction: 0xf0000300 │ │ │ │ @@ -43720,21 +43720,21 @@ │ │ │ │ bicseq r4, r2, #-67108863 @ 0xfc000001 │ │ │ │ vst4.8 {d4[0],d5[0],d6[0],d7[0]}, [r2 :32], r8 │ │ │ │ b 0x10cb8ec │ │ │ │ qaddcs r5, r0, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64bbd08 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ blmi 0xbade0 │ │ │ │ vqsub.s64 q1, , │ │ │ │ - svclt 0x0000fee9 │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ + svclt 0x0000fed9 │ │ │ │ + eorseq lr, r2, r0, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb91f40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10fed28 │ │ │ │ ldmibeq sl, {r0, r1, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d8 │ │ │ │ @ instruction: 0xf0000300 │ │ │ │ @@ -43742,21 +43742,21 @@ │ │ │ │ @ instruction: 0x07d2437f │ │ │ │ @ instruction: 0xf0824318 │ │ │ │ b 0x10cb960 │ │ │ │ tstcs r0, r0, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64bbd08 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ blmi 0xbae38 │ │ │ │ vqsub.s64 q1, , │ │ │ │ - svclt 0x0000febd │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ + svclt 0x0000fead │ │ │ │ + eorseq lr, r2, r0, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb91f98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10fed80 │ │ │ │ ldmibeq sl, {r0, r1, r3, r6, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d9 │ │ │ │ @ instruction: 0xf0010000 │ │ │ │ @@ -43767,21 +43767,21 @@ │ │ │ │ vst3.8 @ instruction: 0xf48242ff │ │ │ │ beq 0xff6fb944 │ │ │ │ subpl lr, r0, r3, asr #20 │ │ │ │ bicscs lr, r1, r2, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64bbd08 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ blmi 0xbae9c │ │ │ │ vqsub.s64 q1, , │ │ │ │ - svclt 0x0000fe8b │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ + svclt 0x0000fe7b │ │ │ │ + eorseq lr, r2, r0, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb91ffc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x12fedc4 │ │ │ │ ldmibeq sl, {r0, r1, r3, r8, r9, ip, sp, pc}^ │ │ │ │ tstpeq r0, r3, asr #6 @ p-variant is OBSOLETE │ │ │ │ vmlsvs.f32 s28, s6, s30 │ │ │ │ @@ -43796,39 +43796,39 @@ │ │ │ │ andvs r4, r2, r1, asr #4 │ │ │ │ b 0x10bbf60 │ │ │ │ stmib r0, {r0, r4, r6, r7, r9, ip, sp}^ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64bbd38 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 d20, d16, #64 │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ blmi 0xbaf10 │ │ │ │ vqsub.s64 q1, , │ │ │ │ - svclt 0x0000fe51 │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ + svclt 0x0000fe41 │ │ │ │ + eorseq lr, r2, r0, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92070 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x103ee58 │ │ │ │ stmibeq r3, {r5, r6, r8, ip, sp, pc}^ │ │ │ │ rsbseq pc, pc, r0 │ │ │ │ vst4.8 {d0[6],d1[6],d2[6],d3[6]}, [r3 :32], fp │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - bicmi pc, r0, fp, asr #12 │ │ │ │ + asrsmi pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscmi pc, r0, fp, asr #12 │ │ │ │ + sbcsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #1024 @ 0x400 │ │ │ │ - mcr2 2, 1, pc, cr12, cr7, {1} @ │ │ │ │ - eorseq lr, r2, r0, lsr r9 │ │ │ │ + mrc2 2, 0, pc, cr12, cr7, {1} │ │ │ │ + eorseq lr, r2, r0, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb920b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0xff2beea0 │ │ │ │ movweq pc, #37824 @ 0x93c0 @ │ │ │ │ ldmiblt sl, {r0, r3, r7, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmdblt r9, {r0, r1, r3, r4, r6, r8, sl}^ │ │ │ │ @@ -44460,26 +44460,26 @@ │ │ │ │ @ instruction: 0xf04f460b │ │ │ │ @ instruction: 0xf06f30ff │ │ │ │ ldrb r4, [sp], r0, lsl #2 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ ldrb r4, [r5], -sp, asr #12 │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vorr.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ blmi 0x27bd68 │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1ff32b0 │ │ │ │ - b 0x143b2cc │ │ │ │ + b 0x143b28c │ │ │ │ stmdaeq r9!, {r0, r3, r4, r6}^ │ │ │ │ sbcvc lr, r5, r0, asr #20 │ │ │ │ stmdaeq lr, {r3, r4, r6, r9, fp, sp, lr, pc} │ │ │ │ svcge 0x0023f47f │ │ │ │ @ instruction: 0xf7d5e6c1 │ │ │ │ svclt 0x0000f8f3 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [fp], #-556 @ 0xfffffdd4 │ │ │ │ stmdavs r4!, {r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9409 │ │ │ │ @@ -44652,25 +44652,25 @@ │ │ │ │ ldr r2, [lr, r0]! │ │ │ │ rsbspl pc, lr, pc, asr #32 │ │ │ │ @ instruction: 0x2000e7bb │ │ │ │ cmpppl r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, fp, lsl #22 │ │ │ │ adcmi pc, fp, #268435460 @ 0x10000004 │ │ │ │ - stc2 1, cr15, [sl, #-1020] @ 0xfffffc04 │ │ │ │ + ldc2l 1, cr15, [sl], #1020 @ 0x3fc │ │ │ │ @ instruction: 0xff8ef26b │ │ │ │ bicle r7, pc, r0, lsl #16 │ │ │ │ ldrshlt r1, [r2, #-119]! @ 0xffffff89 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r2, r0, lsl #19 │ │ │ │ - ldrsbteq lr, [r2], -r0 │ │ │ │ - eorseq lr, r2, r0, lsl #28 │ │ │ │ - eorseq lr, r2, r8, asr #31 │ │ │ │ + eorseq lr, r2, r0, ror r9 │ │ │ │ + eorseq lr, r2, r0, asr #31 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ + ldrhteq lr, [r2], -r8 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -fp, lsl #1 │ │ │ │ stmdage r2, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ stm r1, {r1, r4, r8, sl, fp, ip, pc} │ │ │ │ @@ -44746,66 +44746,66 @@ │ │ │ │ svclt 0x0000ffe3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92f14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0x4620b911 │ │ │ │ @ instruction: 0xffd6f7ff │ │ │ │ - ldc2 0, cr15, [r4, #-624] @ 0xfffffd90 │ │ │ │ + stc2 0, cr15, [r4, #-624] @ 0xfffffd90 │ │ │ │ svclt 0x0000e7f9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb92f34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r2, r3, ip, asr #5 │ │ │ │ strle r0, [r2, #-1043] @ 0xfffffbed │ │ │ │ ldrdcs pc, [r0], r0 │ │ │ │ @ instruction: 0xf64bb182 │ │ │ │ - vmls.i d22, d0, d0[5] │ │ │ │ + vmov.i32 q11, #262144 @ 0x00040000 │ │ │ │ vshl.s8 d16, d29, d15 │ │ │ │ - vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q8, d0, d0[0] │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vmla.f d22, d0, d0[2] │ │ │ │ + vbic.i32 d22, #8 @ 0x00000008 │ │ │ │ subscs r0, r7, #1073741835 @ 0x4000000b │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - stc2 1, cr15, [ip], #-1020 @ 0xfffffc04 │ │ │ │ + ldc2 1, cr15, [ip], {255} @ 0xff │ │ │ │ vsubl.s8 q9, d0, d5 │ │ │ │ @ instruction: 0xf8c00201 │ │ │ │ @ instruction: 0xf7ff22d4 │ │ │ │ svclt 0x0000ffc9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92f84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - tstpcs r0, r3, lsr fp @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r3, lsr #22 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92fa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - strmi pc, [r8], -sp, ror #24 │ │ │ │ + @ instruction: 0x4608fc5d │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92fc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - ldrdcs pc, [r0, -r5] │ │ │ │ + smlabtcs r0, r5, r9, pc @ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92fe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - @ instruction: 0x4608faf3 │ │ │ │ + strmi pc, [r8], -r3, ror #21 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ stceq 1, cr15, [r0], #-648 @ 0xfffffd78 │ │ │ │ msreq CPSR_, #-2147483600 @ 0x80000030 │ │ │ │ blx 0x4c054 │ │ │ │ @@ -44835,40 +44835,40 @@ │ │ │ │ andcs r4, r0, #1073741828 @ 0x40000004 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb93080 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - andcs pc, r0, #3408 @ 0xd50 │ │ │ │ + andcs pc, r0, #3152 @ 0xc50 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb930a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - ldrmi pc, [r0], -r5, asr #29 │ │ │ │ + @ instruction: 0x4610feb5 │ │ │ │ andcs r4, r0, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb930c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - andcs pc, r0, #3, 30 │ │ │ │ + andcs pc, r0, #3888 @ 0xf30 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb930e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - @ instruction: 0x4610fef3 │ │ │ │ + ldrmi pc, [r0], -r3, ror #29 │ │ │ │ andcs r4, r0, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb93108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -44879,15 +44879,15 @@ │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ stmdbge r4, {r1, fp, sp, pc} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0xf7568 │ │ │ │ blvc 0x17756c │ │ │ │ - @ instruction: 0xf824f115 │ │ │ │ + @ instruction: 0xf814f115 │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ ldmdavs sl, {r2, r8} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r8, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -44906,15 +44906,15 @@ │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ stmdbge r4, {r1, fp, sp, pc} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0xf75d8 │ │ │ │ blvc 0x1775dc │ │ │ │ - @ instruction: 0xf818f115 │ │ │ │ + @ instruction: 0xf808f115 │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ ldmdavs sl, {r2, r8} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r8, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -44961,31 +44961,31 @@ │ │ │ │ rscvc lr, r0, r0, lsl #21 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ ldrbmi r3, [r0, -r1, lsl #16]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb93280 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - strbne pc, [r1, r5, lsl #29] @ │ │ │ │ + @ instruction: 0x17c1fe75 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb932a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - movwcs pc, #3645 @ 0xe3d @ │ │ │ │ + movwcs pc, #3629 @ 0xe2d @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb932c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - strbne pc, [r1, r1, asr #28] @ │ │ │ │ + @ instruction: 0x17c1fe31 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb932e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ @@ -50321,103 +50321,103 @@ │ │ │ │ @ instruction: 0xf1a78ff0 │ │ │ │ strcs r0, [r0], #-776 @ 0xfffffcf8 │ │ │ │ strmi r2, [r3], #-1280 @ 0xfffffb00 │ │ │ │ stmib r3!, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ andscc r4, r0, #8388608 @ 0x800000 │ │ │ │ ldrmi r1, [r0, #2578] @ 0xa12 │ │ │ │ @ instruction: 0xe7eadcf8 │ │ │ │ - msreq (UNDEF: 104), pc │ │ │ │ + cmppeq r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0c82201 │ │ │ │ - svclt 0x0000bbbf │ │ │ │ + svclt 0x0000bbaf │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98740 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ movtcs r4, #56604 @ 0xdd1c │ │ │ │ - rsccs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + sbcscs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsmi pc, sl, asr #12 │ │ │ │ + mvnmi pc, sl, asr #12 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strmi r9, [r4], -r0, lsl #10 │ │ │ │ - blx 0xffc7d898 │ │ │ │ - @ instruction: 0xf864f0c9 │ │ │ │ + blx 0xff87d898 │ │ │ │ + @ instruction: 0xf854f0c9 │ │ │ │ movtcs fp, #53632 @ 0xd180 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - rsccs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + sbcscs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsmi pc, sl, asr #12 │ │ │ │ + mvnmi pc, sl, asr #12 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blx 0xff87d8b8 │ │ │ │ - @ instruction: 0xf854f0c9 │ │ │ │ + blx 0xff47d8b8 │ │ │ │ + @ instruction: 0xf844f0c9 │ │ │ │ cmplt fp, r3, lsl #18 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - orrscs pc, r4, sp, asr #4 │ │ │ │ + orrcs pc, r4, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adccs pc, r8, sp, asr #4 │ │ │ │ + addscs pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ movweq pc, #33029 @ 0x8105 @ │ │ │ │ vhsub.s d2, d1, d26 │ │ │ │ - svclt 0x0000faa5 │ │ │ │ - mlaseq r2, r8, r0, pc @ │ │ │ │ + svclt 0x0000fa95 │ │ │ │ + eorseq pc, r2, r8, lsl #1 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb987cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0cf0ff8 │ │ │ │ - @ instruction: 0xf64bfa67 │ │ │ │ - vaddw.s8 q8, q0, d20 │ │ │ │ + @ instruction: 0xf64bfa57 │ │ │ │ + vorr.i32 d16, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0cc012d │ │ │ │ - vadd.i8 , , │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vtst.8 d31, d13, d25 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ pop {r0, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf0cc4008 │ │ │ │ - svclt 0x0000b841 │ │ │ │ + svclt 0x0000b831 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb987fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vmls.i d21, d16, d0[0] │ │ │ │ umulllt r0, r2, r5, r4 │ │ │ │ teqlt r0, r0, lsr #16 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d13, d0 │ │ │ │ - vmov.i32 d19, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf094002d │ │ │ │ - ldrexblt pc, [r8] @ │ │ │ │ - @ instruction: 0xf8aef0ce │ │ │ │ + bicslt pc, r8, pc, lsl #31 │ │ │ │ + @ instruction: 0xf89ef0ce │ │ │ │ vcge.s8 d18, d15, d5 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vaddw.s8 q8, q8, d24 │ │ │ │ vand d16, d13, d18 │ │ │ │ - vsubl.s8 , d0, d16 │ │ │ │ + vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - @ instruction: 0x21b8f246 │ │ │ │ + @ instruction: 0x21a8f246 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blx 0x1efd984 │ │ │ │ + blx 0x1afd984 │ │ │ │ andlt r6, r2, r0, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrtcc pc, [r4], #-589 @ 0xfffffdb3 @ │ │ │ │ + strtcc pc, [r4], #-589 @ 0xfffffdb3 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0x03b8f24f │ │ │ │ + @ instruction: 0x03a8f24f │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrcc R8_usr, sp │ │ │ │ + tstpcc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strls r2, [r0], #-532 @ 0xfffffdec │ │ │ │ - @ instruction: 0xffa0f1f9 │ │ │ │ + @ instruction: 0xff90f1f9 │ │ │ │ mov ip, sp │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r8, r0 │ │ │ │ mov r7, r1 │ │ │ │ mov r0, r2 │ │ │ │ mov r1, r3 │ │ │ │ ldm ip, {r2, r3, r4, r5, r6} │ │ │ │ @@ -50432,46 +50432,46 @@ │ │ │ │ mov r0, #512 @ 0x200 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ b 0x2db170 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb988d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - cdp2 2, 2, cr15, cr6, cr8, {1} │ │ │ │ + cdp2 2, 1, cr15, cr6, cr8, {1} │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ ldrshvs r3, [ip], -pc @ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb988fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ - vmls.i d16, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c004b8 │ │ │ │ @ instruction: 0xf1040432 │ │ │ │ strtmi r0, [r0], -r0, ror #10 │ │ │ │ @ instruction: 0xf0033410 │ │ │ │ adcmi pc, ip, #8128 @ 0x1fc0 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ bmi 0x14ed948 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ andls r7, r0, #12, 22 @ 0x3000 │ │ │ │ - subcc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorscc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ bpl 0xfe0bd894 │ │ │ │ - @ instruction: 0xf9f4f0cd │ │ │ │ + @ instruction: 0xf9e4f0cd │ │ │ │ cmpppl pc, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ subspl pc, r5, #0, 10 │ │ │ │ ldrbpl pc, [r8, #-1280] @ 0xfffffb00 @ │ │ │ │ ldrbpl pc, [r5], #-1280 @ 0xfffffb00 @ │ │ │ │ cdppl 5, 5, cr15, cr9, cr0, {0} │ │ │ │ stccc 8, cr15, [r8], {81} @ 0x51 │ │ │ │ subpl pc, r0, r0, lsl #10 │ │ │ │ @@ -50538,40 +50538,40 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mrseq r0, (UNDEF: 0) │ │ │ │ tstmi pc, r1, lsr #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ movwhi ip, #12291 @ 0x3003 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r2, r8, lsr #2 │ │ │ │ + eorseq pc, r2, r8, lsl r1 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98a90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ - strbeq pc, [r8], #591 @ 0x24f @ │ │ │ │ + ldrteq pc, [r8], #591 @ 0x24f @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf104460e │ │ │ │ vcgt.s8 q8, , q12 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ movwls r0, #557 @ 0x22d │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x4607231b │ │ │ │ - @ instruction: 0xf9f8f0cd │ │ │ │ + @ instruction: 0xf9e8f0cd │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ @ instruction: 0x46380378 │ │ │ │ vcgt.s8 d25, d11, d0 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ movtcs r0, #8749 @ 0x222d │ │ │ │ cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf9e8f0cd │ │ │ │ + @ instruction: 0xf9d8f0cd │ │ │ │ @ instruction: 0xf8c53484 │ │ │ │ vqadd.s8 d22, d29, d24 │ │ │ │ - vqdmlal.s , d0, d0[4] │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8c0032d │ │ │ │ @ instruction: 0xf8c040a4 │ │ │ │ andlt r3, r3, ip, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -50581,17 +50581,17 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #208896 @ 0x33000 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strvc pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0cd022d │ │ │ │ - @ instruction: 0xf500f905 │ │ │ │ + @ instruction: 0xf500f8f5 │ │ │ │ @ instruction: 0xf500524f │ │ │ │ ldc 1, cr5, [pc, #352] @ 0x41aa4 │ │ │ │ @ instruction: 0xf8527b26 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf8427302 │ │ │ │ @ instruction: 0xf5003c08 │ │ │ │ stc 2, cr5, [r1, #340] @ 0x154 │ │ │ │ @@ -50626,26 +50626,26 @@ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ mrsmi ip, R12_fiq │ │ │ │ ... │ │ │ │ - eorseq pc, r2, r8, lsr #2 │ │ │ │ + eorseq pc, r2, r8, lsl r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb98bf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #56, 20 @ 0x38000 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0cd022d │ │ │ │ - @ instruction: 0xf500f895 │ │ │ │ + @ instruction: 0xf500f885 │ │ │ │ @ instruction: 0xf500524f │ │ │ │ ldc 12, cr5, [pc, #352] @ 0x41b84 │ │ │ │ @ instruction: 0xf8527b2c │ │ │ │ @ instruction: 0xf8523c08 │ │ │ │ @ instruction: 0xf4434c04 │ │ │ │ @ instruction: 0xf8427308 │ │ │ │ @ instruction: 0xf5003c08 │ │ │ │ @@ -50686,26 +50686,26 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ tstmi pc, r1, lsr r2 @ │ │ │ │ ... │ │ │ │ - eorseq pc, r2, r8, lsr #2 │ │ │ │ + eorseq pc, r2, r8, lsl r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb98cf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #270336 @ 0x42000 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0cd022d │ │ │ │ - @ instruction: 0xf500f819 │ │ │ │ + @ instruction: 0xf500f809 │ │ │ │ @ instruction: 0xf500534f │ │ │ │ ldc 12, cr5, [pc, #352] @ 0x41c7c │ │ │ │ @ instruction: 0xf8537b36 │ │ │ │ @ instruction: 0xf8532c08 │ │ │ │ @ instruction: 0xf4424c04 │ │ │ │ @ instruction: 0xf8437208 │ │ │ │ @ instruction: 0xf5002c08 │ │ │ │ @@ -50757,26 +50757,26 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ tstmi pc, r2, ror r2 @ │ │ │ │ ... │ │ │ │ mrseq r0, (UNDEF: 0) │ │ │ │ - eorseq pc, r2, r8, lsr #2 │ │ │ │ + eorseq pc, r2, r8, lsl r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98e10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #60, 20 @ 0x3c000 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0cc022d │ │ │ │ - @ instruction: 0xf500ff89 │ │ │ │ + @ instruction: 0xf500ff79 │ │ │ │ @ instruction: 0xf500534f │ │ │ │ ldc 5, cr5, [pc, #352] @ 0x41d9c │ │ │ │ @ instruction: 0xf8537b32 │ │ │ │ @ instruction: 0xf8532c08 │ │ │ │ @ instruction: 0xf4424c04 │ │ │ │ @ instruction: 0xf8437208 │ │ │ │ @ instruction: 0xf5002c08 │ │ │ │ @@ -50823,26 +50823,26 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ tstmi pc, r0, asr #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r2, r8, lsr #2 │ │ │ │ + eorseq pc, r2, r8, lsl r1 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98f18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ tstcs fp, #76, 20 @ 0x4c000 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0cc022d │ │ │ │ - @ instruction: 0xf500ff05 │ │ │ │ + @ instruction: 0xf500fef5 │ │ │ │ @ instruction: 0xf500514f │ │ │ │ @ instruction: 0xf5005558 │ │ │ │ @ instruction: 0xf5005255 │ │ │ │ @ instruction: 0xf5005455 │ │ │ │ @ instruction: 0xf8515e59 │ │ │ │ @ instruction: 0xf5003c08 │ │ │ │ strtmi r5, [ip], r0, asr #32 │ │ │ │ @@ -50905,28 +50905,28 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mrseq r0, (UNDEF: 0) │ │ │ │ tstmi pc, r3, lsl r2 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r2, r8, lsr #2 │ │ │ │ + eorseq pc, r2, r8, lsl r1 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi r4, [r9], r2, ror #26 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi fp, [sp], #-133 @ 0xffffff7b │ │ │ │ strmi r6, [lr], -sp, lsr #16 │ │ │ │ andls r4, r2, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf8d3595b │ │ │ │ @ instruction: 0xf8d33290 │ │ │ │ @ instruction: 0xf0a100c8 │ │ │ │ - @ instruction: 0xf1b0fe49 │ │ │ │ + @ instruction: 0xf1b0fe39 │ │ │ │ ldmib r6, {fp}^ │ │ │ │ svclt 0x00127500 │ │ │ │ beq 0xbdfd4 │ │ │ │ beq 0x7dfd8 │ │ │ │ andhi pc, ip, sp, asr #17 │ │ │ │ movweq pc, #16389 @ 0x4005 @ │ │ │ │ vsubw.u8 , , d1 │ │ │ │ @@ -50993,19 +50993,19 @@ │ │ │ │ rsceq pc, ip, #13172736 @ 0xc90000 │ │ │ │ hvceq 13952 @ 0x3680 │ │ │ │ svclt 0x00489b02 │ │ │ │ strhtvs r6, [r3], -r2 │ │ │ │ movwcs lr, #6085 @ 0x17c5 │ │ │ │ ldrtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0c34618 │ │ │ │ - orrslt pc, r0, r1, lsr #28 │ │ │ │ + orrslt pc, r0, r1, lsl lr @ │ │ │ │ ldcne 3, cr2, [r9, #-4]! │ │ │ │ stmdavs r7, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0c34618 │ │ │ │ - cmpplt r0, r9, lsl lr @ p-variant is OBSOLETE │ │ │ │ + cmpplt r0, r9, lsl #28 @ p-variant is OBSOLETE │ │ │ │ movwls r6, #14339 @ 0x3803 │ │ │ │ rsbscs lr, r7, lr, ror #14 │ │ │ │ addsvc pc, r0, lr, asr #13 │ │ │ │ ldrbeq pc, [r7, #-583]! @ 0xfffffdb9 @ │ │ │ │ strcc pc, [r0, #718]! @ 0x2ce │ │ │ │ ldrdcs lr, [r1], -sl │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -51024,15 +51024,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ subvs r4, r4, pc, lsl #12 │ │ │ │ andvs r4, r4, r1, lsl r6 │ │ │ │ addvs r4, r4, r5, lsl r6 │ │ │ │ smlabtvs r4, r4, r0, r6 │ │ │ │ stmib sp, {r3, r5, r6, r9, sl, lr}^ │ │ │ │ strls r4, [r2], #-1024 @ 0xfffffc00 │ │ │ │ - cdp2 0, 10, cr15, cr14, cr7, {5} │ │ │ │ + cdp2 0, 9, cr15, cr14, cr7, {5} │ │ │ │ blgt 0x2139e4 │ │ │ │ adcsvs r6, r0, r2, lsr r1 │ │ │ │ rscsvs r4, r1, r8, lsr #12 │ │ │ │ ldrdhi pc, [r0], -r7 │ │ │ │ eorsvs r6, r3, #2818048 @ 0x2b0000 │ │ │ │ rsbsvs r6, r3, #7012352 @ 0x6b0000 │ │ │ │ adcsvs r6, r3, #11206656 @ 0xab0000 │ │ │ │ @@ -51127,19 +51127,19 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x19c5f58 │ │ │ │ strmi fp, [sp], -r3, lsr #1 │ │ │ │ addcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ stmdage r1, {r8, sp} │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b 0x12feb20 │ │ │ │ + b 0xefeb20 │ │ │ │ msreq SPSR_f, r5, lsl #2 │ │ │ │ @ instruction: 0xf0a7a801 │ │ │ │ - stmdage r1, {r0, r1, sl, fp, ip, sp, lr, pc} │ │ │ │ - stc2l 0, cr15, [r4, #-668]! @ 0xfffffd64 │ │ │ │ + stmdage r1, {r0, r1, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldc2l 0, cr15, [r4, #-668] @ 0xfffffd64 │ │ │ │ eorvs r6, r3, fp, lsr #20 │ │ │ │ movwcs r4, #1568 @ 0x620 │ │ │ │ eorvs pc, r0, #82837504 @ 0x4f00000 │ │ │ │ andsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ rsbvs r6, r1, r9, ror #20 │ │ │ │ adcvs r6, r1, r9, lsr #21 │ │ │ │ rscvs r6, r1, r9, ror #21 │ │ │ │ @@ -51186,15 +51186,15 @@ │ │ │ │ @ instruction: 0xf8c43094 │ │ │ │ @ instruction: 0xf8de3f2c │ │ │ │ @ instruction: 0xf8c43098 │ │ │ │ @ instruction: 0xf8de3f30 │ │ │ │ @ instruction: 0xf8c4309c │ │ │ │ qasxmi r3, r1, r4 │ │ │ │ andeq pc, r8, r5, lsl #2 │ │ │ │ - stc2 0, cr15, [sl, #668]! @ 0x29c │ │ │ │ + ldc2 0, cr15, [sl, #668] @ 0x29c │ │ │ │ blmi 0x94a2c0 │ │ │ │ blls 0x89c32c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle lr, r0, lsl #6 │ │ │ │ tstcs r0, r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -51235,23 +51235,23 @@ │ │ │ │ svceq 0x00b8f8cc │ │ │ │ blmi 0x1053bdc │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ blvs 0x1a53d98 │ │ │ │ @ instruction: 0xf0a74691 │ │ │ │ - @ instruction: 0xf64efced │ │ │ │ + @ instruction: 0xf64efcdd │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf5a02395 │ │ │ │ @ instruction: 0xf024743e │ │ │ │ ldmdavs fp, {r0, r1, r2, sl} │ │ │ │ movwcs fp, #2971 @ 0xb9b │ │ │ │ eorsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ - stc2 0, cr15, [ip], #-780 @ 0xfffffcf4 │ │ │ │ + ldc2 0, cr15, [ip], {195} @ 0xc3 │ │ │ │ mvnlt r4, r6, lsl #12 │ │ │ │ strtmi r4, [sl], -r9, asr #12 │ │ │ │ mcr2 7, 1, pc, cr6, cr15, {7} @ │ │ │ │ @ instruction: 0x46414633 │ │ │ │ ldrtmi r4, [sl], -r8, lsr #12 │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ stmiblt r8, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -51266,63 +51266,63 @@ │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdavs sl, {r0, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4638d13a │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0a843f0 │ │ │ │ - vpadd.i8 , q7, │ │ │ │ + vqdmulh.s , q7, │ │ │ │ vsubw.s8 q10, q0, d18 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcle r2, r4, r0, lsl #22 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ vqrshl.s8 d29, d29, d30 │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x26002395 │ │ │ │ @ instruction: 0xb1b3781b │ │ │ │ stmdage r4, {r0, r4, r5, r9, sl, lr} │ │ │ │ strvs lr, [r4], -sp, asr #19 │ │ │ │ strvs lr, [r6], -sp, asr #19 │ │ │ │ ldc2l 2, cr15, [ip], {87} @ 0x57 │ │ │ │ - cdp2 1, 8, cr15, cr12, cr11, {0} │ │ │ │ + cdp2 1, 7, cr15, cr12, cr11, {0} │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ vmax.s8 d20, d13, d2 │ │ │ │ - vshr.s64 d19, d28, #64 │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ strls r0, [r0, #-45] @ 0xffffffd3 │ │ │ │ - blx 0x1a7e8a6 │ │ │ │ + blx 0x167e8a6 │ │ │ │ @ instruction: 0x4622e79f │ │ │ │ vmax.s8 d20, d13, d25 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + vmla.i d19, d16, d0[5] │ │ │ │ @ instruction: 0xf115002d │ │ │ │ - @ instruction: 0xe796fb5f │ │ │ │ + ldr pc, [r6, pc, asr #22] │ │ │ │ blx 0xd7edfe │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], sl, lsl #1 │ │ │ │ strmi r4, [r7], -r5, asr #22 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ ldmdavs fp, {r1, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ blvs 0x1c43094 │ │ │ │ - stc2l 0, cr15, [r0], #-668 @ 0xfffffd64 │ │ │ │ + mrrc2 0, 10, pc, r0, cr7 @ │ │ │ │ cmnpeq r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrbvc pc, [lr], #-1440 @ 0xfffffa60 @ │ │ │ │ streq pc, [r7], #-36 @ 0xffffffdc │ │ │ │ blcs 0x5c518 │ │ │ │ movwcs sp, #317 @ 0x13d │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ - blx 0xfe7fe7ca │ │ │ │ + blx 0xfe3fe7ca │ │ │ │ teqlt r8, #5242880 @ 0x500000 │ │ │ │ addcs r4, r0, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf7cd3580 │ │ │ │ @ instruction: 0x4649ee5a │ │ │ │ @ instruction: 0x46284632 │ │ │ │ ldc2 7, cr15, [r2, #1020] @ 0x3fc │ │ │ │ strbmi r4, [r1], -fp, lsr #12 │ │ │ │ @@ -51342,69 +51342,69 @@ │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldmdavs sl, {r0, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4638d13a │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0a847f0 │ │ │ │ - vpmax.s8 , q15, │ │ │ │ + vpmin.s8 d27, d30, d17 │ │ │ │ vsubw.s8 q10, q0, d16 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ adcsle r2, sl, r0, lsl #22 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ vqrshl.s8 d29, d19, d30 │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ strcs r2, [r0, #-917] @ 0xfffffc6b │ │ │ │ @ instruction: 0xb1b3781b │ │ │ │ stmdage r4, {r0, r3, r5, r9, sl, lr} │ │ │ │ strpl lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ mcrr2 2, 5, pc, r4, cr7 @ │ │ │ │ - ldc2l 1, cr15, [r4, #44]! @ 0x2c │ │ │ │ + stc2l 1, cr15, [r4, #44]! @ 0x2c │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ vrshl.s8 d20, d2, d13 │ │ │ │ - vaddl.s8 q10, d0, d16 │ │ │ │ + vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ strls r0, [r0], -sp, lsr #32 │ │ │ │ - blx 0xff47e9d4 │ │ │ │ + blx 0xff07e9d4 │ │ │ │ @ instruction: 0x4622e795 │ │ │ │ vmin.s8 d20, d13, d17 │ │ │ │ - vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[3] │ │ │ │ @ instruction: 0xf115002d │ │ │ │ - str pc, [ip, r7, asr #21] │ │ │ │ + @ instruction: 0xe78cfab7 │ │ │ │ blx 0xfe77ef2c │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb997a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0fc8 │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ bmi 0xd4b408 │ │ │ │ blvs 0x11ae7e0 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0x076bbb33 │ │ │ │ andcs sp, fp, r4, lsl r0 │ │ │ │ - @ instruction: 0xffd4f0a7 │ │ │ │ + @ instruction: 0xffc4f0a7 │ │ │ │ ldmdavs sl, {r2, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vld4.16 {d29,d31,d33,d35}, [pc] │ │ │ │ andlt r7, sl, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ eorsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c34618 │ │ │ │ - @ instruction: 0x4601fafb │ │ │ │ + strmi pc, [r1], -fp, ror #21 │ │ │ │ rscle r2, r0, r0, lsl #16 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ stmdacs r0, {r0, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7dad0de │ │ │ │ tstpmi ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ blcs 0x6468c │ │ │ │ @@ -51416,25 +51416,25 @@ │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavc fp, {r9, sl, sp} │ │ │ │ @ instruction: 0x4631b1b3 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ stmib sp, {r2, r9, sl, sp, lr}^ │ │ │ │ vmax.s16 d22, d7, d6 │ │ │ │ @ instruction: 0xf10bfbcf │ │ │ │ - blls 0x201c50 │ │ │ │ + blls 0x201c10 │ │ │ │ bls 0x153e5c │ │ │ │ strpl lr, [r2], -sp, asr #19 │ │ │ │ - addmi pc, ip, sp, asr #4 │ │ │ │ + rsbsmi pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1159400 │ │ │ │ - sbfx pc, fp, #20, #13 │ │ │ │ + str pc, [ip, fp, asr #20]! │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ - sbcmi pc, r8, sp, asr #4 │ │ │ │ + adcsmi pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0x14fead0 │ │ │ │ + blx 0x10fead0 │ │ │ │ vabd.s32 d30, d21, d19 │ │ │ │ svclt 0x0000fa27 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb99890 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0fc8 │ │ │ │ @@ -51442,28 +51442,28 @@ │ │ │ │ bmi 0xd4b4f4 │ │ │ │ blvs 0x11ae8cc │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0x076bbb3b │ │ │ │ andcs sp, fp, r4, lsl r0 │ │ │ │ - @ instruction: 0xff5ef0a7 │ │ │ │ + @ instruction: 0xff4ef0a7 │ │ │ │ ldmdavs sl, {r2, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vld4.16 {d29,d31,d33,d35}, [pc :64], r0 │ │ │ │ andlt r7, sl, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ @ instruction: 0x4629725e │ │ │ │ @ instruction: 0xf0c34618 │ │ │ │ - stmdacs r0, {r0, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf100d0e1 │ │ │ │ strtmi r0, [r0], -r0, lsl #3 │ │ │ │ ldc2l 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ sbcsle r2, sp, r0, lsl #16 │ │ │ │ vaba.s8 q15, q15, │ │ │ │ vorr.i32 d20, #3584 @ 0x00000e00 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @@ -51475,35 +51475,35 @@ │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x26002395 │ │ │ │ @ instruction: 0xb1b3781b │ │ │ │ stmdage r4, {r0, r4, r5, r9, sl, lr} │ │ │ │ strvs lr, [r4], -sp, asr #19 │ │ │ │ strvs lr, [r6], -sp, asr #19 │ │ │ │ blx 0x167f09a │ │ │ │ - stc2 1, cr15, [r8, #-44] @ 0xffffffd4 │ │ │ │ + ldc2l 1, cr15, [r8], #44 @ 0x2c │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ vmax.s8 d21, d13, d2 │ │ │ │ - vshr.s64 q10, q10, #64 │ │ │ │ + vmla.i d20, d16, d0[5] │ │ │ │ strls r0, [r0], #-45 @ 0xffffffd3 │ │ │ │ - @ instruction: 0xf9e4f115 │ │ │ │ + @ instruction: 0xf9d4f115 │ │ │ │ strmi lr, [r1], -fp, lsr #15 │ │ │ │ vmax.s8 d20, d13, d26 │ │ │ │ - vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ @ instruction: 0xf115002d │ │ │ │ - sbfx pc, fp, #19, #3 │ │ │ │ + str pc, [r2, fp, asr #19]! │ │ │ │ @ instruction: 0xf9b0f265 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9997c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ strmi r4, [r1], -r4, lsl #12 │ │ │ │ andcs r2, r3, r0, ror #4 │ │ │ │ - blx 0xd7ea9c │ │ │ │ + blx 0x97ea9c │ │ │ │ subsle r2, r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf6454603 │ │ │ │ vrshr.s64 q10, q12, #64 │ │ │ │ @ instruction: 0x21770295 │ │ │ │ orrsvc pc, r0, lr, asr #13 │ │ │ │ stceq 0, cr15, [sp], #316 @ 0x13c │ │ │ │ ldcvc 6, cr15, [r0], {206} @ 0xce │ │ │ │ @@ -51539,49 +51539,49 @@ │ │ │ │ ldrvs r6, [r9, #-1180] @ 0xfffffb64 │ │ │ │ ldrvs r6, [sl, #1368] @ 0x558 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d15, d0 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s , d0, d0[5] │ │ │ │ vcge.s8 d16, d13, d18 │ │ │ │ - vmla.f d21, d0, d0[4] │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.i d21, d0, d0[6] │ │ │ │ vhadd.s8 d16, d0, d29 │ │ │ │ vqsub.s64 q1, q0, │ │ │ │ - svclt 0x0000f955 │ │ │ │ + svclt 0x0000f945 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb99a64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbcc r1, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ andmi r4, r1, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf098d113 │ │ │ │ - @ instruction: 0xf000f995 │ │ │ │ + @ instruction: 0xf000f985 │ │ │ │ blcs 0x6834e0 │ │ │ │ vand d29, d4, d11 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ ldmdavs r8, {r0, r2, r4, r7, r8, r9} │ │ │ │ tstcs r0, r0, lsr #8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4602bd10 │ │ │ │ andcs r2, r7, r1, lsl #2 │ │ │ │ - cdp2 0, 10, cr15, cr6, cr7, {5} │ │ │ │ + cdp2 0, 9, cr15, cr6, cr7, {5} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf010bd10 │ │ │ │ strtmi r0, [r2], -r8, lsl #30 │ │ │ │ tstcs r1, ip, lsl #30 │ │ │ │ andcs r2, fp, r2, lsl #2 │ │ │ │ - cdp2 0, 9, cr15, cr4, cr7, {5} │ │ │ │ + cdp2 0, 8, cr15, cr4, cr7, {5} │ │ │ │ svclt 0x0000e7ec │ │ │ │ stmmi r0, {r0, r2, r3, r5, r8, fp, sp, lr, pc} │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf5a0b08d │ │ │ │ vst3.8 {d21-d23}, [pc], r8 │ │ │ │ @@ -51591,15 +51591,15 @@ │ │ │ │ strmi r0, [r5], -r0, lsl #20 │ │ │ │ @ instruction: 0xf44f3c10 │ │ │ │ @ instruction: 0xf6cf6b7e │ │ │ │ @ instruction: 0xf8cd7bff │ │ │ │ strtmi fp, [r0], -r4, lsr #32 │ │ │ │ stc2l 7, cr15, [r2, #832] @ 0x340 │ │ │ │ @ instruction: 0xf0954620 │ │ │ │ - strmi pc, [r6], -r5, lsr #18 │ │ │ │ + @ instruction: 0x4606f915 │ │ │ │ @ instruction: 0xf7d04620 │ │ │ │ strtmi pc, [r0], -r9, lsl #28 │ │ │ │ mcr2 7, 4, pc, cr2, cr0, {6} @ │ │ │ │ vacge.f32 d2, d0, d2 │ │ │ │ mcrcs 1, 0, r8, cr0, cr2, {0} │ │ │ │ eorshi pc, r9, #64, 6 │ │ │ │ blcs 0x48a2f8 │ │ │ │ @@ -51612,30 +51612,30 @@ │ │ │ │ eorseq r0, r3, #179 @ 0xb3 │ │ │ │ eorseq r0, r3, #805306371 @ 0x30000003 │ │ │ │ eorseq r0, r3, #805306371 @ 0x30000003 │ │ │ │ adceq r0, r6, r3, lsr r2 │ │ │ │ andseq r0, r2, r2, lsl r0 │ │ │ │ blvs 0xffa8b560 │ │ │ │ andcs r4, r4, #24, 12 @ 0x1800000 │ │ │ │ - @ instruction: 0xf94af0c3 │ │ │ │ + @ instruction: 0xf93af0c3 │ │ │ │ @ instruction: 0x314df895 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8d58107 │ │ │ │ stmdavs r0, {r3, r5, r7, r9, sp} │ │ │ │ svclt 0x00480616 │ │ │ │ blcs 0x7117c │ │ │ │ vst4.16 {d29,d31,d33,d35}, [pc :64], r6 │ │ │ │ vrsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf02073f0 │ │ │ │ addsmi r4, sl, #112, 4 │ │ │ │ @ instruction: 0xf5a5d056 │ │ │ │ @ instruction: 0xf8d35308 │ │ │ │ @ instruction: 0xf1066280 │ │ │ │ @ instruction: 0xf0c40108 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ rscshi pc, r0, r0 │ │ │ │ submi sp, r2, #7680 @ 0x1e00 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ svclt 0x00480791 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ svclt 0x00480750 │ │ │ │ movweq pc, #16451 @ 0x4043 @ │ │ │ │ @@ -51657,43 +51657,43 @@ │ │ │ │ blx 0x102e78 │ │ │ │ andsmi pc, r0, #1 │ │ │ │ tstphi pc, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ adceq pc, r0, r0, lsl r0 @ │ │ │ │ tstphi r4, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0004299 │ │ │ │ vrhadd.s8 d24, d15, d11 │ │ │ │ - vsubw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #1024 @ 0x00000400 │ │ │ │ vcge.s8 d16, d13, d18 │ │ │ │ - vsra.s64 d21, d16, #64 │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ andls r7, r0, r3, ror #5 │ │ │ │ - stc2l 1, cr15, [ip, #992] @ 0x3e0 │ │ │ │ + ldc2 1, cr15, [ip, #992]! @ 0x3e0 │ │ │ │ @ instruction: 0xf64db282 │ │ │ │ ldrbmi r6, [r0, #-769] @ 0xfffffcff │ │ │ │ addsmi fp, sl, #24, 30 @ 0x60 │ │ │ │ adchi pc, r4, r0, asr #32 │ │ │ │ smlattcs r1, sl, fp, r6 │ │ │ │ @ instruction: 0xf0a72005 │ │ │ │ - @ instruction: 0x4628fdd5 │ │ │ │ - blx 0xd7ecec │ │ │ │ + strtmi pc, [r8], -r5, asr #27 │ │ │ │ + blx 0x97ecec │ │ │ │ @ instruction: 0xf505e759 │ │ │ │ movwcs r5, #5760 @ 0x1680 │ │ │ │ andcc pc, r0, #8781824 @ 0x860000 │ │ │ │ @ instruction: 0x214df895 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ stmibvs r9!, {r0, r4, r5, r7, pc}^ │ │ │ │ svccs 0x0070f5b1 │ │ │ │ addshi pc, r2, r0, asr #4 │ │ │ │ cmnpcs r0, #675282944 @ p-variant is OBSOLETE @ 0x28400000 │ │ │ │ blcs 0x191678 │ │ │ │ ldm pc, {r0, r2, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ stclcc 0, cr15, [sl, #-12] │ │ │ │ eorsmi r5, r1, r4, asr r4 │ │ │ │ @ instruction: 0xf0924620 │ │ │ │ - @ instruction: 0xf895fd23 │ │ │ │ + @ instruction: 0xf895fd13 │ │ │ │ blvs 0xffb0afc0 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r2, #4, 4 @ 0x40000000 │ │ │ │ mvnvs r4, #318767104 @ 0x13000000 │ │ │ │ blvs 0xffb3c9f0 │ │ │ │ @ instruction: 0xf00042bb │ │ │ │ vhadd.s8 q4, q8, │ │ │ │ @@ -51708,22 +51708,22 @@ │ │ │ │ blvs 0xfeb26834 │ │ │ │ svclt 0x004407da │ │ │ │ movweq pc, #4131 @ 0x1023 @ │ │ │ │ mvnvs r2, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf885bf48 │ │ │ │ ldr r2, [r4, sp, asr #2]! │ │ │ │ stmdavs lr!, {r3, r5, r9, sl, lr} │ │ │ │ - ldc2l 0, cr15, [r4, #364]! @ 0x16c │ │ │ │ + stc2l 0, cr15, [r4, #364]! @ 0x16c │ │ │ │ stmdacs r0, {r8, r9, sp} │ │ │ │ msrhi CPSR_sxc, r0, asr #32 │ │ │ │ ldrbvs pc, [r0, #-2245] @ 0xfffff73b @ │ │ │ │ ldrbeq pc, [r4, #-2245] @ 0xfffff73b @ │ │ │ │ eorvs r2, fp, r0, lsl #6 │ │ │ │ strtmi lr, [r8], -r5, lsr #15 │ │ │ │ - stc2l 0, cr15, [r6, #364]! @ 0x16c │ │ │ │ + ldc2l 0, cr15, [r6, #364] @ 0x16c │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8d58117 │ │ │ │ eorvs r3, fp, r8, asr #10 │ │ │ │ @ instruction: 0xf895e79b │ │ │ │ blcs 0x4f048 │ │ │ │ svclt 0x000c6beb │ │ │ │ andcs r2, r2, #4, 4 @ 0x40000000 │ │ │ │ @@ -51746,109 +51746,109 @@ │ │ │ │ andeq r2, r4, r3, asr #20 │ │ │ │ muleq r4, r7, sp │ │ │ │ andeq r2, r4, r9, lsr sl │ │ │ │ muleq r4, r7, sp │ │ │ │ andeq r2, r4, r3, asr #20 │ │ │ │ andeq r2, r4, r1, ror fp │ │ │ │ @ instruction: 0xf0944620 │ │ │ │ - strb pc, [r4, -r3, lsr #29]! @ │ │ │ │ + @ instruction: 0xe764fe93 │ │ │ │ blcs 0x543e0 │ │ │ │ svcge 0x0005f43f │ │ │ │ smlattcs r2, sl, fp, r6 │ │ │ │ @ instruction: 0xf0a72004 │ │ │ │ - smmulr sl, r1, sp │ │ │ │ + ldrb pc, [sl, -r1, lsr #26] @ │ │ │ │ strtmi r6, [r8], -fp, ror #18 │ │ │ │ stmdbvs fp!, {r0, r1, r8, r9, ip, pc} │ │ │ │ stmiavs fp!, {r1, r8, r9, ip, pc}^ │ │ │ │ stmiavs fp!, {r0, r8, r9, ip, pc} │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ movwcs lr, #2517 @ 0x9d5 │ │ │ │ - @ instruction: 0xffd6f0ba │ │ │ │ + @ instruction: 0xffc6f0ba │ │ │ │ svcvc 0x0000f510 │ │ │ │ rschi pc, r0, r0 │ │ │ │ movwvc pc, #1135 @ 0x46f @ │ │ │ │ svclt 0x00184298 │ │ │ │ strb r6, [r0, -r8, lsr #32] │ │ │ │ ldrmi r6, [r8], -r9, ror #23 │ │ │ │ stmdbcc r4, {r2, r9, sp} │ │ │ │ - @ instruction: 0xf814f0c3 │ │ │ │ + @ instruction: 0xf804f0c3 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8d5af46 │ │ │ │ stmdavs r1, {r3, r5, r7, r9, ip, sp} │ │ │ │ svclt 0x0048061b │ │ │ │ @ instruction: 0xf031ba09 │ │ │ │ svclt 0x001e417f │ │ │ │ vst4.8 {d2[0],d3[0],d4[0],d5[0]}, [r1], r0 │ │ │ │ @ instruction: 0xf8860110 │ │ │ │ @ instruction: 0xf47f3200 │ │ │ │ @ instruction: 0xe734af37 │ │ │ │ addsmi r9, r3, #36864 @ 0x9000 │ │ │ │ sbchi pc, sp, r0, asr #32 │ │ │ │ @ instruction: 0xf05b4628 │ │ │ │ - stmdacs r0, {r0, r1, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r1, r0, asr #32 │ │ │ │ ldrbcc pc, [r0, #-2261] @ 0xfffff72b @ │ │ │ │ ldrb r6, [r8, -fp, lsr #32] │ │ │ │ andcs r4, fp, r9, lsl r6 │ │ │ │ ldccs 8, cr15, [r0], #852 @ 0x354 │ │ │ │ - stc2l 0, cr15, [r8], #668 @ 0x29c │ │ │ │ + ldc2l 0, cr15, [r8], {167} @ 0xa7 │ │ │ │ tstcs r2, r1, lsl r7 │ │ │ │ ldrb r2, [r7, fp]! │ │ │ │ ldrb r2, [r5, r7]! │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ stmdbvs r0, {r0, r2, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - ldc2 0, cr15, [r4, #656]! @ 0x290 │ │ │ │ + stc2 0, cr15, [r4, #656]! @ 0x290 │ │ │ │ tstcs r4, r0, asr #12 │ │ │ │ mcr2 7, 0, pc, cr14, cr15, {7} @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ vaddl.u q4, d31, d23 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi r8, [r0, #3840]! @ 0xf00 │ │ │ │ stmda r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ blcs 0x67858 │ │ │ │ vsra.u64 , , #1 │ │ │ │ @ instruction: 0xf0a48f5b │ │ │ │ - bl 0xfea02338 │ │ │ │ + bl 0xfea022f8 │ │ │ │ submi r0, r1, #8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04f4141 │ │ │ │ strtmi r5, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf00b0749 │ │ │ │ bl 0xfee02838 │ │ │ │ svclt 0x00180608 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ ldr r6, [lr, -lr, lsr #32] │ │ │ │ movwcs r6, #6190 @ 0x182e │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0c24631 │ │ │ │ - stmdacs r0, {r0, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3, {r0, r5, r6, ip, lr, pc} │ │ │ │ stmdavs lr!, {r3, r9, sp}^ │ │ │ │ stmdavs r3, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ movwls r4, #30257 @ 0x7631 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ - @ instruction: 0xffa4f0c2 │ │ │ │ + @ instruction: 0xff94f0c2 │ │ │ │ subsle r2, r4, r0, lsl #16 │ │ │ │ movwls r6, #43011 @ 0xa803 │ │ │ │ movwls r6, #47171 @ 0xb843 │ │ │ │ - ldc2l 0, cr15, [r0, #-656]! @ 0xfffffd70 │ │ │ │ + stc2l 0, cr15, [r0, #-656]! @ 0xfffffd70 │ │ │ │ smlatbcs r8, r8, r8, r6 │ │ │ │ stc2l 7, cr15, [sl, #1020] @ 0x3fc │ │ │ │ rsble r2, r3, r0, lsl #16 │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ @ instruction: 0xbc0ae9dd │ │ │ │ svchi 0x005bf3bf │ │ │ │ ldmdbhi pc!, {r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ svclt 0x00084599 │ │ │ │ @ instruction: 0xd1034590 │ │ │ │ ldcllt 8, cr14, [r6], #-768 @ 0xfffffd00 │ │ │ │ mvnsle r2, r0, lsl #28 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - stc2l 0, cr15, [ip, #-656]! @ 0xfffffd70 │ │ │ │ + ldc2l 0, cr15, [ip, #-656] @ 0xfffffd70 │ │ │ │ ldmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ bls 0x207514 │ │ │ │ strbmi r4, [sl, #-1547] @ 0xfffff9f5 │ │ │ │ strbmi fp, [r3, #-3848] @ 0xfffff0f8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sadd16mi fp, r9, r4 │ │ │ │ @ instruction: 0xf04f2101 │ │ │ │ @@ -51866,39 +51866,39 @@ │ │ │ │ @ instruction: 0xf8c56548 │ │ │ │ ldrb r3, [r7], ip, asr #10 │ │ │ │ @ instruction: 0x314df895 │ │ │ │ blvs 0xffacb15c │ │ │ │ blcs 0x54570 │ │ │ │ movwcs fp, #20236 @ 0x4f0c │ │ │ │ bne 0xff4cb960 │ │ │ │ - mcrr2 0, 10, pc, sl, cr7 @ │ │ │ │ + ldc2 0, cr15, [sl], #-668 @ 0xfffffd64 │ │ │ │ @ instruction: 0x4630e673 │ │ │ │ - @ instruction: 0xff1ef097 │ │ │ │ + @ instruction: 0xff0ef097 │ │ │ │ svceq 0x0008f010 │ │ │ │ svclt 0x000c4632 │ │ │ │ tstcs r2, r1, lsl #2 │ │ │ │ @ instruction: 0xf0a7200b │ │ │ │ - @ instruction: 0xe6a6fc3d │ │ │ │ + strt pc, [r6], sp, lsr #24 │ │ │ │ @ instruction: 0x314df895 │ │ │ │ blvs 0xffb0d980 │ │ │ │ andcs fp, r4, #12, 30 @ 0x30 │ │ │ │ bne 0xfe70b590 │ │ │ │ ldrb r6, [ip], -fp, ror #7 │ │ │ │ @ instruction: 0xf0a72008 │ │ │ │ - @ instruction: 0xe658fbf3 │ │ │ │ - ldc2 0, cr15, [sl, #-656] @ 0xfffffd70 │ │ │ │ + ldrb pc, [r8], -r3, ror #23 @ │ │ │ │ + stc2 0, cr15, [sl, #-656] @ 0xfffffd70 │ │ │ │ @ instruction: 0x4632e695 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vsra.s64 d21, d28, #64 │ │ │ │ @ instruction: 0xf0ba012d │ │ │ │ - @ instruction: 0xf7cdfe17 │ │ │ │ + @ instruction: 0xf7cdfe07 │ │ │ │ vceq.f32 d31, d29, d7 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf114002d │ │ │ │ - @ instruction: 0xe6c1feb3 │ │ │ │ + strb pc, [r1], r3, lsr #29 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb99fc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe8 │ │ │ │ strmi r5, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf64f460d │ │ │ │ @ instruction: 0xf6cf6220 │ │ │ │ @@ -51974,68 +51974,68 @@ │ │ │ │ subcc pc, ip, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf8c06893 │ │ │ │ ldmdbvs r3, {r4, r5, sl, ip, sp} │ │ │ │ @ instruction: 0xf8c0035b │ │ │ │ @ instruction: 0x20003eb8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - addsne pc, r0, pc, asr #4 │ │ │ │ + addne pc, r0, pc, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - ldclt 0, cr15, [r6], #-812 @ 0xfffffcd4 │ │ │ │ + stclt 0, cr15, [r6], #-812 @ 0xfffffcd4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vhadd.s8 d27, d31, d2 │ │ │ │ - vshl.s64 d17, d0, #0 │ │ │ │ + vabal.s8 , d16, d0 │ │ │ │ tstcs fp, #209715200 @ 0xc800000 │ │ │ │ eorseq pc, r4, #1073741825 @ 0x40000001 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ strmi r0, [r0], sp, lsr #4 │ │ │ │ - cdp2 0, 11, cr15, cr2, cr11, {6} │ │ │ │ + cdp2 0, 10, cr15, cr2, cr11, {6} │ │ │ │ movteq pc, #16645 @ 0x4105 @ │ │ │ │ - eorscc pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + eorcc pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vcgt.s8 d25, d13, d0 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ movtcs r0, #8493 @ 0x212d │ │ │ │ @ instruction: 0xf0cb4606 │ │ │ │ - @ instruction: 0xf105fea3 │ │ │ │ + @ instruction: 0xf105fe93 │ │ │ │ @ instruction: 0x46040350 │ │ │ │ strbmi r9, [r0], -r0, lsl #6 │ │ │ │ vcgt.s8 q9, , │ │ │ │ - vmlal.s q9, d16, d0[7] │ │ │ │ + vrshr.s64 q9, q6, #64 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vsra.s64 q10, q10, #64 │ │ │ │ + vmla.f d20, d16, d0[5] │ │ │ │ @ instruction: 0xf0cb0132 │ │ │ │ - @ instruction: 0xf105fe93 │ │ │ │ + @ instruction: 0xf105fe83 │ │ │ │ strmi r0, [r7], -r0, ror #6 │ │ │ │ strbmi r9, [r0], -r0, lsl #6 │ │ │ │ vcge.s8 d18, d11, d5 │ │ │ │ - vsubl.s8 , d0, d8 │ │ │ │ + vrshr.s64 q9, q12, #64 │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vaddw.s8 , q0, d20 │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0cb012d │ │ │ │ - @ instruction: 0xf106fe83 │ │ │ │ + @ instruction: 0xf106fe73 │ │ │ │ @ instruction: 0x468002bc │ │ │ │ mvnspl pc, r3, asr #12 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0c74638 │ │ │ │ - @ instruction: 0x4638ffbd │ │ │ │ + ldrtmi pc, [r8], -sp, lsr #31 @ │ │ │ │ cmnpeq r8, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0c62206 │ │ │ │ - movwcs pc, #3697 @ 0xe71 @ │ │ │ │ + movwcs pc, #3681 @ 0xe61 @ │ │ │ │ @ instruction: 0x36c04619 │ │ │ │ strls r4, [r0], -r0, asr #12 │ │ │ │ eorne pc, r9, #70254592 @ 0x4300000 │ │ │ │ andeq pc, r4, #192, 4 │ │ │ │ - blx 0x187f304 │ │ │ │ + blx 0x147f304 │ │ │ │ strbvc pc, [ip, #1285] @ 0x505 @ │ │ │ │ vrhadd.s8 d18, d3, d1 │ │ │ │ vmlal.s q8, d0, d1[4] │ │ │ │ @ instruction: 0xf6420204 │ │ │ │ vsubw.s8 q11, q0, d17 │ │ │ │ strbvs r0, [r2, #772]! @ 0x304 │ │ │ │ vmax.s8 q11, , │ │ │ │ @@ -52065,34 +52065,34 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9a26c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r1, #240, 30 @ 0x3c0 │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffe8f1f1 │ │ │ │ + @ instruction: 0xffd8f1f1 │ │ │ │ strmi r6, [r4], -r5, lsl #16 │ │ │ │ - mvnspl pc, sp, asr #4 │ │ │ │ + mvnpl pc, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vmax.s16 d20, d3, d24 │ │ │ │ - vpadd.i8 , , │ │ │ │ - vmla.f d18, d0, d0[1] │ │ │ │ + vqdmulh.s , , │ │ │ │ + vbic.i32 d18, #4 @ 0x00000004 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r8} │ │ │ │ qadd16mi fp, r9, r8 │ │ │ │ - andvs pc, r0, sp, asr #4 │ │ │ │ + rscspl pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf8b2f1f1 │ │ │ │ + @ instruction: 0xf8a2f1f1 │ │ │ │ @ instruction: 0xf0cb4605 │ │ │ │ - @ instruction: 0x4603fed9 │ │ │ │ + strmi pc, [r3], -r9, asr #29 │ │ │ │ ldrmi r4, [ip], -r0, lsr #12 │ │ │ │ - @ instruction: 0xf90ef1f2 │ │ │ │ + @ instruction: 0xf8fef1f2 │ │ │ │ @ instruction: 0xf1ea4628 │ │ │ │ - strtmi pc, [r0], -r7, ror #16 │ │ │ │ + @ instruction: 0x4620f857 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9a2dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -52111,21 +52111,21 @@ │ │ │ │ ldrtmi r4, [r0], -sp, lsl #12 │ │ │ │ ldrmi r4, [lr], -r1, lsr #12 │ │ │ │ mcr2 7, 4, pc, cr12, cr15, {7} @ │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xffbaf007 │ │ │ │ svclt 0x0008428d │ │ │ │ rscle r4, r0, r6, lsl #5 │ │ │ │ - tstpvs ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnspl pc, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, sp, asr #4 │ │ │ │ + andsvs pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ sbcscs r4, pc, #1024 @ 0x400 │ │ │ │ - stc2l 2, cr15, [r0], #188 @ 0xbc │ │ │ │ - eorseq pc, r2, r0, asr r3 @ │ │ │ │ + ldc2l 2, cr15, [r0], {47} @ 0x2f │ │ │ │ + eorseq pc, r2, r0, asr #6 │ │ │ │ @ instruction: 0xf413694b │ │ │ │ mrsle r3, ELR_hyp │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ @ instruction: 0xf890680a │ │ │ │ teqlt r1, ip, asr r3 │ │ │ │ bicscs lr, r4, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -52136,120 +52136,120 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9a380 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #6400 @ 0x1900 │ │ │ │ vmax.s8 d20, d13, d13 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ strls r0, [r0], #-557 @ 0xfffffdd3 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0cb3410 │ │ │ │ - strls pc, [r0], #-3461 @ 0xfffff27b │ │ │ │ + strls pc, [r0], #-3445 @ 0xfffff28b │ │ │ │ movtcs r4, #9732 @ 0x2604 │ │ │ │ - eorscc pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + eorcc pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - ldc2l 0, cr15, [r8, #-812]! @ 0xfffffcd4 │ │ │ │ + stc2l 0, cr15, [r8, #-812]! @ 0xfffffcd4 │ │ │ │ adcspl pc, r8, r4, asr #17 │ │ │ │ - teqpvs r8, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + msrvs CPSR_f, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ addcc pc, ip, r0, asr #17 │ │ │ │ ldrsbtcc pc, [r8], r4 @ │ │ │ │ tstlt fp, fp, asr r8 │ │ │ │ addscc pc, r8, r0, asr #17 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq pc, r2, r4, asr #3 │ │ │ │ + ldrhteq pc, [r2], -r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9a3fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #53248 @ 0xd000 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0cb022d │ │ │ │ - @ instruction: 0xf500fc93 │ │ │ │ + @ instruction: 0xf500fc83 │ │ │ │ @ instruction: 0xf8905040 │ │ │ │ andlt r0, r3, r2, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - eorseq pc, r2, r4, ror #6 │ │ │ │ + eorseq pc, r2, r4, asr r3 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9a448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0cb022d │ │ │ │ - @ instruction: 0xf500fc6d │ │ │ │ + @ instruction: 0xf500fc5d │ │ │ │ vhsub.s8 , , │ │ │ │ - vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q11, d0, d0[0] │ │ │ │ vcgt.s8 d16, d13, d29 │ │ │ │ - vmla.i d22, d0, d0[2] │ │ │ │ + vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf852002d │ │ │ │ @ instruction: 0xf0122c08 │ │ │ │ svclt 0x00080f04 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - eorseq pc, r2, r4, ror #6 │ │ │ │ + eorseq pc, r2, r4, asr r3 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9a4ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #20, 20 @ 0x14000 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0cb022d │ │ │ │ - @ instruction: 0xf500fc3b │ │ │ │ + @ instruction: 0xf500fc2b │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ cmplt fp, ip, asr r3 │ │ │ │ cmppeq r0, #208, 16 @ p-variant is OBSOLETE @ 0xd00000 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0x181466 │ │ │ │ subeq pc, ip, #208, 16 @ 0xd00000 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0x18147e │ │ │ │ - eorseq pc, r2, r4, ror #6 │ │ │ │ + eorseq pc, r2, r4, asr r3 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9a514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #110592 @ 0x1b000 │ │ │ │ vmax.s8 d20, d13, d12 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - subcc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorscc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - stc2 0, cr15, [r6], {203} @ 0xcb │ │ │ │ + blx 0xffdff666 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ andcs fp, r0, #-1073741790 @ 0xc0000022 │ │ │ │ cmppmi r0, #192, 16 @ p-variant is OBSOLETE @ 0xc00000 │ │ │ │ @ instruction: 0xf8c04613 │ │ │ │ @ instruction: 0xf8802354 │ │ │ │ andlt r3, r2, sp, asr r3 │ │ │ │ @@ -52263,143 +52263,143 @@ │ │ │ │ @ instruction: 0xf8c0335d │ │ │ │ andlt r4, r2, ip, asr #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq pc, r2, r4, ror #6 │ │ │ │ + eorseq pc, r2, r4, asr r3 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9a598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ vmax.s8 d20, d13, d12 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - subcc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorscc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xff17f6ea │ │ │ │ + blx 0xfed7f6ea │ │ │ │ movtpl pc, #62720 @ 0xf500 @ │ │ │ │ andne lr, r2, #1359872 @ 0x14c000 │ │ │ │ @ instruction: 0xf042b18c │ │ │ │ @ instruction: 0xf5000202 │ │ │ │ stmdb r3, {r6, ip, lr}^ │ │ │ │ @ instruction: 0xf8801202 │ │ │ │ andlt r4, r2, r2, lsl #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf022bd10 │ │ │ │ strb r0, [ip, r2, lsl #4]! │ │ │ │ - eorseq pc, r2, r4, ror #6 │ │ │ │ + eorseq pc, r2, r4, asr r3 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9a5fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #151552 @ 0x25000 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0cb022d │ │ │ │ - andcs pc, r0, #150528 @ 0x24c00 │ │ │ │ + andcs pc, r0, #134144 @ 0x20c00 │ │ │ │ vmax.s8 d20, d13, d4 │ │ │ │ - vsubw.s8 , q8, d13 │ │ │ │ - @ instruction: 0xf6430322 │ │ │ │ - vorr.i32 d16, #13 @ 0x0000000d │ │ │ │ + vqdmlal.s , d0, d1[7] │ │ │ │ + vcgt.s8 d16, d3, d18 │ │ │ │ + vsra.s64 , , #64 │ │ │ │ @ instruction: 0xf6410122 │ │ │ │ - vshr.s64 q10, , #64 │ │ │ │ + vshr.s64 d20, d17, #64 │ │ │ │ @ instruction: 0xf1de0022 │ │ │ │ - vrecps.f32 , q10, │ │ │ │ + vmax.f32 , q10, │ │ │ │ vrshr.s64 d21, d28, #64 │ │ │ │ @ instruction: 0xf5040295 │ │ │ │ vcgt.s8 , , q0 │ │ │ │ bl 0x15f890 │ │ │ │ ldmdavc r2, {r0, sl, fp} │ │ │ │ strteq pc, [r0], #-2243 @ 0xfffff73d │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x00080200 │ │ │ │ @ instruction: 0xf84c2001 │ │ │ │ svclt 0x00182c04 │ │ │ │ andne pc, r1, pc, asr #32 │ │ │ │ @ instruction: 0xf04f5062 │ │ │ │ vand , , │ │ │ │ - vmov.i32 q11, #1024 @ 0x00000400 │ │ │ │ + vmlal.s q11, d0, d0[1] │ │ │ │ @ instruction: 0xf8c3022d │ │ │ │ @ instruction: 0xf8c31524 │ │ │ │ @ instruction: 0xf8c324f4 │ │ │ │ strdlt r0, [r2], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq pc, r2, r4, ror #6 │ │ │ │ + eorseq pc, r2, r4, asr r3 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9a6a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #176128 @ 0x2b000 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0cb022d │ │ │ │ - @ instruction: 0xf500fb3d │ │ │ │ + @ instruction: 0xf500fb2d │ │ │ │ @ instruction: 0xf8d65640 │ │ │ │ @ instruction: 0xf1df0420 │ │ │ │ - @ instruction: 0xf8d6fe3f │ │ │ │ + @ instruction: 0xf8d6fe2f │ │ │ │ biclt r0, r0, ip, lsl #14 │ │ │ │ movwmi lr, #10704 @ 0x29d0 │ │ │ │ cmnlt r4, r0, lsl #10 │ │ │ │ stmvs r2, {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ stmib r0, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1e95502 │ │ │ │ - strtmi pc, [r0], -pc, asr #28 │ │ │ │ + @ instruction: 0x4620fe3f │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ @ instruction: 0x4614b112 │ │ │ │ @ instruction: 0x4604e7f2 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ stmib r4, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1e92202 │ │ │ │ - @ instruction: 0xf8d6fe41 │ │ │ │ + @ instruction: 0xf8d6fe31 │ │ │ │ bicslt r0, r8, r0, lsl r7 │ │ │ │ movwmi lr, #10704 @ 0x29d0 │ │ │ │ cmnlt r4, r0, lsl #10 │ │ │ │ stmvs r2, {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ stmib r0, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1e95502 │ │ │ │ - @ instruction: 0x4620fe33 │ │ │ │ + strtmi pc, [r0], -r3, lsr #28 │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ @ instruction: 0x4614b112 │ │ │ │ @ instruction: 0x4604e7f2 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ stmib r4, {r1, r3, r4, sp, lr}^ │ │ │ │ andlt r2, r2, r2, lsl #4 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - cdplt 1, 2, cr15, cr2, cr9, {7} │ │ │ │ + cdplt 1, 1, cr15, cr2, cr9, {7} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - eorseq pc, r2, r4, ror #6 │ │ │ │ + eorseq pc, r2, r4, asr r3 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9a76c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #167936 @ 0x29000 │ │ │ │ vmax.s8 d20, d13, d12 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - subcc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorscc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xff6ff8bc │ │ │ │ + blx 0xff2ff8bc │ │ │ │ tstppl r0, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ tstppl r3, #0, 10 @ p-variant is OBSOLETE │ │ │ │ cmppcs ip, #9502720 @ p-variant is OBSOLETE @ 0x910000 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ orreq pc, r0, #3 │ │ │ │ andcs fp, r4, #-2147483598 @ 0x80000032 │ │ │ │ @ instruction: 0xf8c42101 │ │ │ │ @@ -52427,49 +52427,49 @@ │ │ │ │ vmlal.u q9, d1, d0[0] │ │ │ │ b 0x141bc08 │ │ │ │ b 0x10c7f14 │ │ │ │ svclt 0x000c1281 │ │ │ │ tstcs r0, r0, lsl #2 │ │ │ │ @ instruction: 0xf8c4430a │ │ │ │ strb r2, [ip, r8, lsl #1] │ │ │ │ - eorseq pc, r2, r4, ror #6 │ │ │ │ + eorseq pc, r2, r4, asr r3 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ cdpmi 0, 11, cr11, cr12, cr11, {4} │ │ │ │ @ instruction: 0x460d231b │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d8 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ strls r0, [r0], -sp, lsr #4 │ │ │ │ - blx 0x1eff97c │ │ │ │ + blx 0x1aff97c │ │ │ │ strpl pc, [r0, -r0, lsl #10] │ │ │ │ movwpl pc, #34048 @ 0x8500 @ │ │ │ │ movwls r3, #37648 @ 0x9310 │ │ │ │ cmppmi ip, #9895936 @ p-variant is OBSOLETE @ 0x970000 │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ @ instruction: 0xf5008152 │ │ │ │ vmax.s8 d21, d13, d8 │ │ │ │ - vqdmlsl.s q11, d16, d8 │ │ │ │ + vbic.i16 q11, #2048 @ 0x0800 │ │ │ │ @ instruction: 0xf64b0b2d │ │ │ │ - vmlal.s8 , d16, d28 │ │ │ │ + @ instruction: 0xf2c0389c │ │ │ │ vadd.i8 d16, d13, d29 │ │ │ │ - vmull.s q8, d0, d0[0] │ │ │ │ + vmvn.i16 d16, #0 @ 0x0000 │ │ │ │ @ instruction: 0x46810a32 │ │ │ │ ldrbmi r3, [r9], -ip, lsl #12 │ │ │ │ @ instruction: 0xf8564622 │ │ │ │ strtmi r3, [r8], -r4, lsl #30 │ │ │ │ - @ instruction: 0xf8daf110 │ │ │ │ + @ instruction: 0xf8caf110 │ │ │ │ movweq pc, #12292 @ 0x3004 @ │ │ │ │ strtmi r2, [r8], -r3, lsl #22 │ │ │ │ ldrbmi fp, [r1], -ip, lsl #30 │ │ │ │ strcc r4, [r1], #-1601 @ 0xfffff9bf │ │ │ │ - @ instruction: 0xf8d0f110 │ │ │ │ + @ instruction: 0xf8c0f110 │ │ │ │ mvnle r2, r0, lsl ip │ │ │ │ strbpl pc, [pc], -r9, lsl #10 @ │ │ │ │ tstcc r2, r6, asr r9 │ │ │ │ @ instruction: 0xf140059a │ │ │ │ @ instruction: 0xf8d780d7 │ │ │ │ @ instruction: 0xf8d73420 │ │ │ │ @ instruction: 0xf0030e50 │ │ │ │ @@ -52490,91 +52490,91 @@ │ │ │ │ andseq r0, fp, #98566144 @ 0x5e00000 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ strbvs pc, [r0], r6 @ │ │ │ │ cmnpmi ip, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ stmdbeq r0, {r1, r4, r5, r8, r9, lr}^ │ │ │ │ smladeq fp, sl, r3, r4 │ │ │ │ @ instruction: 0xf64dbf58 │ │ │ │ - b 0x10d43bc │ │ │ │ + b 0x10d437c │ │ │ │ svclt 0x00587280 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf8d7d50c │ │ │ │ vceq.f32 q8, , q12 │ │ │ │ - vqdmlal.s q11, d0, d0[5] │ │ │ │ + vorr.i32 q11, #1024 @ 0x00000400 │ │ │ │ vcgt.s8 d16, d13, d29 │ │ │ │ - vmla.f d22, d0, d0[6] │ │ │ │ + vorr.i32 q11, #8 @ 0x00000008 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r8} │ │ │ │ @ instruction: 0x460bbf18 │ │ │ │ smlabteq r8, r2, r3, pc @ │ │ │ │ cmnle pc, r0, lsl #18 │ │ │ │ mcrne 8, 3, pc, cr8, cr7, {6} @ │ │ │ │ - rsbvs pc, ip, sp, asr #4 │ │ │ │ + subsvs pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ orreq lr, r1, r7, lsl #22 │ │ │ │ mrcne 8, 0, APSR_nzcv, cr4, cr1, {6} │ │ │ │ svceq 0x0001f011 │ │ │ │ - cmnpvs ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrvs (UNDEF: 108), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x4601bf18 │ │ │ │ stmib sp, {r9, fp, sp}^ │ │ │ │ svclt 0x00ac3104 │ │ │ │ movtcs r2, #58157 @ 0xe32d │ │ │ │ svcmi 0x0080f012 │ │ │ │ - orrsvs pc, r4, sp, asr #4 │ │ │ │ + orrvs pc, r4, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ eorcs fp, sp, ip, lsl #30 │ │ │ │ @ instruction: 0xf012205a │ │ │ │ andls r5, r0, r0, lsl #30 │ │ │ │ eorcs fp, sp, ip, lsl #30 │ │ │ │ @ instruction: 0xf0122043 │ │ │ │ svclt 0x000c5f80 │ │ │ │ ldrbcs r2, [r6], -sp, lsr #12 │ │ │ │ svcvc 0x0080f012 │ │ │ │ andls r9, r1, r2, lsl #12 │ │ │ │ strbcs fp, [r1], -ip, lsl #30 │ │ │ │ @ instruction: 0x46282654 │ │ │ │ @ instruction: 0xf1109603 │ │ │ │ - blls 0x2818dc │ │ │ │ + blls 0x28189c │ │ │ │ strble r0, [sl, #-922] @ 0xfffffc66 │ │ │ │ stmdbpl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbcc pc, [r0, #-2265]! @ 0xfffff727 @ │ │ │ │ svceq 0x000ef013 │ │ │ │ addshi pc, sp, r0, asr #32 │ │ │ │ andsle r0, sl, fp, lsl r7 │ │ │ │ - bvs 0xff480108 │ │ │ │ + bvs 0xff080108 │ │ │ │ beq 0xbc02d8 │ │ │ │ @ instruction: 0xf5062600 │ │ │ │ rsbseq r7, r2, lr, asr #25 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ bl 0x21512c │ │ │ │ strtmi r0, [r8], -ip, asr #25 │ │ │ │ @ instruction: 0x3c84e9dc │ │ │ │ strgt lr, [r1], -sp, asr #19 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stmib sp, {r0, r9, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf1103c04 │ │ │ │ - adcsmi pc, r4, #2293760 @ 0x230000 │ │ │ │ + adcsmi pc, r4, #1245184 @ 0x130000 │ │ │ │ stmdals r9, {r0, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf914f00c │ │ │ │ - mvnsvs pc, sp, asr #4 │ │ │ │ + mvnvs pc, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf816f110 │ │ │ │ + @ instruction: 0xf806f110 │ │ │ │ strbcc pc, [r8, #-2265]! @ 0xfffff727 @ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf8d9d015 │ │ │ │ @ instruction: 0xf4133574 │ │ │ │ andsle r6, r0, r0, ror pc │ │ │ │ mrccs 8, 5, APSR_nzcv, cr4, cr7, {6} │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vsra.s64 q11, q12, #64 │ │ │ │ andlt r0, fp, sp, lsr #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - stmdalt r0, {r4, r8, ip, sp, lr, pc} │ │ │ │ - cmppcc r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + svclt 0x00f0f10f │ │ │ │ + teqpcc r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andlt lr, fp, ip, lsl #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -52582,20 +52582,20 @@ │ │ │ │ @ instruction: 0xf856f8b9 │ │ │ │ strmi r3, [r2], -r8, lsl #24 │ │ │ │ ble 0x48e478 │ │ │ │ tstpeq pc, #0 @ p-variant is OBSOLETE │ │ │ │ andle r2, sp, r6, lsl fp │ │ │ │ strbcc pc, [r8, #2263] @ 0x8d7 @ │ │ │ │ svclt 0x004407de │ │ │ │ - msrvs SPSR_s, #-805306364 @ 0xd0000004 │ │ │ │ + cmppvs r4, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vshl.s8 d29, d8, d13 │ │ │ │ - vqdmlal.s q11, d0, d0[6] │ │ │ │ + vorr.i32 q11, #2048 @ 0x00000800 │ │ │ │ and r0, r3, sp, lsr #6 │ │ │ │ - msrmi CPSR_f, #80740352 @ 0x4d00000 │ │ │ │ + tstpmi r8, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ movwls r2, #18944 @ 0x4a00 │ │ │ │ @ instruction: 0x232dbfac │ │ │ │ @ instruction: 0xf012234e │ │ │ │ svclt 0x000c4f80 │ │ │ │ cmpcs sl, sp, lsr #2 │ │ │ │ svcpl 0x0000f012 │ │ │ │ @@ -52610,65 +52610,65 @@ │ │ │ │ orreq lr, r0, r1, lsl #22 │ │ │ │ svclt 0x000c9105 │ │ │ │ cmpcs r4, r1, asr #2 │ │ │ │ svceq 0x0010f012 │ │ │ │ strtmi r9, [r8], -r3, lsl #2 │ │ │ │ tstcs sl, ip, lsl #30 │ │ │ │ tstls r6, r0, lsr #2 │ │ │ │ - asrsvs pc, sp, #4 @ │ │ │ │ + asrvs pc, sp, #4 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffa2f10f │ │ │ │ + @ instruction: 0xff92f10f │ │ │ │ strtcs lr, [r0], #-1879 @ 0xfffff8a9 │ │ │ │ andcs lr, r0, r2, ror #14 │ │ │ │ - tstpvs ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnspl pc, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ movweq pc, #33030 @ 0x8106 @ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1f75261 │ │ │ │ - svclt 0x0000fe51 │ │ │ │ - eorseq pc, r2, r4, ror #6 │ │ │ │ - eorseq pc, r2, r4, lsl #7 │ │ │ │ + svclt 0x0000fe41 │ │ │ │ + eorseq pc, r2, r4, asr r3 @ │ │ │ │ + eorseq pc, r2, r4, ror r3 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ stclmi 0, cr11, [r9], {137} @ 0x89 │ │ │ │ @ instruction: 0x4607231b │ │ │ │ vmax.s8 d20, d29, d8 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ strls r0, [r0], #-557 @ 0xfffffdd3 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf8f4f0cb │ │ │ │ + @ instruction: 0xf8e4f0cb │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf0cb3460 │ │ │ │ - tstpcs fp, #471040 @ p-variant is OBSOLETE @ 0x73000 │ │ │ │ + tstpcs fp, #405504 @ p-variant is OBSOLETE @ 0x63000 │ │ │ │ vshl.s8 d25, d0, d13 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ vhsub.s8 d16, d13, d29 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ @ instruction: 0xf505012d │ │ │ │ @ instruction: 0xf0cb5608 │ │ │ │ - @ instruction: 0xf8d0f997 │ │ │ │ + @ instruction: 0xf8d0f987 │ │ │ │ ldrcc r3, [r0], -r4, asr #1 │ │ │ │ @ instruction: 0x4641b113 │ │ │ │ @ instruction: 0x47984638 │ │ │ │ strbpl pc, [r0], #-1285 @ 0xfffffafb @ │ │ │ │ vrhadd.s8 d18, d1, d0 │ │ │ │ ldrtmi r1, [r0], -r4, lsr #5 │ │ │ │ - mcr 2, 3, pc, cr2, cr2, {2} @ │ │ │ │ + mrc 2, 2, APSR_nzcv, cr2, cr2, {2} │ │ │ │ @ instruction: 0xf8d4462a │ │ │ │ @ instruction: 0xf6420420 │ │ │ │ vbic.i32 d22, #1 @ 0x00000001 │ │ │ │ @ instruction: 0xf1df0104 │ │ │ │ - @ instruction: 0xf8d4fc9d │ │ │ │ + @ instruction: 0xf8d4fc8d │ │ │ │ strtmi r0, [sl], -r0, lsr #8 │ │ │ │ bicseq pc, r1, r3, asr #4 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ - ldc2 1, cr15, [r4], {223} @ 0xdf │ │ │ │ + stc2 1, cr15, [r4], {223} @ 0xdf │ │ │ │ @ instruction: 0x360cf8d4 │ │ │ │ tstpcc r8, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ ldrbcc pc, [r0, #-2260]! @ 0xfffff72c @ │ │ │ │ teqpcc r4, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d49304 │ │ │ │ @ instruction: 0xf8c43574 │ │ │ │ @ instruction: 0xf8d43130 │ │ │ │ @@ -52808,61 +52808,61 @@ │ │ │ │ mvnlt r2, ip, lsl #10 │ │ │ │ stmvs r0, {r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ sbcshi pc, r5, r0, asr #32 │ │ │ │ ldrle r0, [r5, #-1667] @ 0xfffff97d │ │ │ │ @ instruction: 0x46410092 │ │ │ │ biceq pc, r0, #212, 16 @ 0xd40000 │ │ │ │ - stc 2, cr15, [r8, #-328]! @ 0xfffffeb8 │ │ │ │ + ldc 2, cr15, [r8, #-328] @ 0xfffffeb8 │ │ │ │ strcs pc, [ip, #-2260] @ 0xfffff72c │ │ │ │ @ instruction: 0xf8d44641 │ │ │ │ addseq r0, r2, r4, asr #7 │ │ │ │ - stc 2, cr15, [r0, #-328]! @ 0xfffffeb8 │ │ │ │ + ldc 2, cr15, [r0, #-328] @ 0xfffffeb8 │ │ │ │ strcs pc, [ip, #-2260] @ 0xfffff72c │ │ │ │ biceq pc, r8, #212, 16 @ 0xd40000 │ │ │ │ addseq r4, r2, r1, asr #12 │ │ │ │ - ldc 2, cr15, [r8, #-328] @ 0xfffffeb8 │ │ │ │ + stc 2, cr15, [r8, #-328] @ 0xfffffeb8 │ │ │ │ ldrcs pc, [r0, #-2260] @ 0xfffff72c │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ movwcs r8, #154 @ 0x9a │ │ │ │ mvnscc lr, #196, 18 @ 0x310000 │ │ │ │ mvnscc lr, #196, 18 @ 0x310000 │ │ │ │ mvnscc lr, #196, 18 @ 0x310000 │ │ │ │ @ instruction: 0xf8539b03 │ │ │ │ @ instruction: 0xf01ccc04 │ │ │ │ andle r0, ip, r8, lsl #30 │ │ │ │ ldrcs pc, [r4, #-2260] @ 0xfffff72c │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ mul r1, r7, r0 │ │ │ │ - eorseq pc, r2, r4, ror #6 │ │ │ │ + eorseq pc, r2, r4, asr r3 @ │ │ │ │ @ instruction: 0xf8c42300 │ │ │ │ @ instruction: 0xf8c43408 │ │ │ │ vshl.s8 d19, d12, d0 │ │ │ │ strcs r1, [r1, -r1, lsl #6] │ │ │ │ mvncc pc, r4, lsr #17 │ │ │ │ rsbvc pc, r8, r6, lsl #12 │ │ │ │ mvnvc pc, r4, lsl #17 │ │ │ │ andvc pc, r2, #132, 16 @ 0x840000 │ │ │ │ - stc2 0, cr15, [sl, #-564] @ 0xfffffdcc │ │ │ │ + ldc2l 0, cr15, [sl], #564 @ 0x234 │ │ │ │ rsbsvc pc, sl, r6, lsl #12 │ │ │ │ - stc2 0, cr15, [r6, #-564] @ 0xfffffdcc │ │ │ │ + ldc2l 0, cr15, [r6], #564 @ 0x234 │ │ │ │ sbcsvc pc, r4, r6, lsl #12 │ │ │ │ - stc2 0, cr15, [r2, #-564] @ 0xfffffdcc │ │ │ │ + ldc2l 0, cr15, [r2], #564 @ 0x234 │ │ │ │ addvc pc, ip, r6, lsl #12 │ │ │ │ - ldc2l 0, cr15, [lr], #564 @ 0x234 │ │ │ │ + stc2l 0, cr15, [lr], #564 @ 0x234 │ │ │ │ addsvc pc, lr, r6, lsl #12 │ │ │ │ - ldc2l 0, cr15, [sl], #564 @ 0x234 │ │ │ │ + stc2l 0, cr15, [sl], #564 @ 0x234 │ │ │ │ rscvc pc, r6, r6, lsl #12 │ │ │ │ - ldc2l 0, cr15, [r6], #564 @ 0x234 │ │ │ │ + stc2l 0, cr15, [r6], #564 @ 0x234 │ │ │ │ subpl pc, r7, r5, lsl #10 │ │ │ │ - stc2 0, cr15, [r4, #-564] @ 0xfffffdcc │ │ │ │ + ldc2l 0, cr15, [r4], #564 @ 0x234 │ │ │ │ sbcvc pc, r2, r6, lsl #12 │ │ │ │ bicvc pc, r9, r4, lsl #17 │ │ │ │ bicvc pc, fp, r4, lsl #17 │ │ │ │ - ldc2l 0, cr15, [ip], #564 @ 0x234 │ │ │ │ + stc2l 0, cr15, [ip], #564 @ 0x234 │ │ │ │ @ instruction: 0x53bcf244 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ blcs 0x61d44 │ │ │ │ andlt sp, r9, pc, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -52896,73 +52896,73 @@ │ │ │ │ blge 0xfe25c │ │ │ │ @ instruction: 0x4628e6d1 │ │ │ │ @ instruction: 0xf9c2f002 │ │ │ │ @ instruction: 0xf0024628 │ │ │ │ ldrtmi pc, [r0], -r1, lsl #18 @ │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf05a4ff0 │ │ │ │ - @ instruction: 0xf8d4bcc3 │ │ │ │ + @ instruction: 0xf8d4bcb3 │ │ │ │ addseq r0, r2, r4, ror #7 │ │ │ │ vrhadd.s16 d18, d2, d0 │ │ │ │ - @ instruction: 0xf8d4ec74 │ │ │ │ + @ instruction: 0xf8d4ec64 │ │ │ │ @ instruction: 0xf8d42510 │ │ │ │ smlattcs r0, r8, r3, r0 │ │ │ │ vqadd.s16 d16, d18, d2 │ │ │ │ - ldrb lr, [r6, -ip, ror #24] │ │ │ │ + @ instruction: 0xe756ec5c │ │ │ │ streq pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ swpcs r0, r2, [r0] @ │ │ │ │ - stcl 2, cr15, [r4], #-328 @ 0xfffffeb8 │ │ │ │ + mrrc 2, 5, pc, r4, cr2 @ │ │ │ │ ldrcs pc, [r4, #-2260] @ 0xfffff72c │ │ │ │ streq pc, [r4], #-2260 @ 0xfffff72c │ │ │ │ addseq r2, r2, r0, lsl #2 │ │ │ │ - mrrc 2, 5, pc, ip, cr2 @ │ │ │ │ + mcrr 2, 5, pc, ip, cr2 @ │ │ │ │ addseq lr, r2, ip, asr r7 │ │ │ │ @ instruction: 0xf8d42100 │ │ │ │ vcge.s16 q8, q9, q2 │ │ │ │ - @ instruction: 0xf8d4ec56 │ │ │ │ + @ instruction: 0xf8d4ec46 │ │ │ │ @ instruction: 0xf8d4250c │ │ │ │ ldrdcs r0, [r0, -ip] │ │ │ │ vqadd.s16 d16, d18, d2 │ │ │ │ - blls 0x13ef04 │ │ │ │ + blls 0x13eec4 │ │ │ │ stccc 8, cr15, [r4], {83} @ 0x53 │ │ │ │ @ instruction: 0xf57f071a │ │ │ │ @ instruction: 0xf8d4af2f │ │ │ │ tstcs r0, ip, lsl #10 │ │ │ │ bicseq pc, r8, #212, 16 @ 0xd40000 │ │ │ │ vqadd.s16 d16, d18, d2 │ │ │ │ - @ instruction: 0xf8d4ec40 │ │ │ │ + @ instruction: 0xf8d4ec30 │ │ │ │ @ instruction: 0xf8d4250c │ │ │ │ smlattcs r0, r0, r3, r0 │ │ │ │ vqadd.s16 d16, d18, d2 │ │ │ │ - @ instruction: 0xe71dec38 │ │ │ │ + ldr lr, [sp, -r8, lsr #24] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ svcmi 0x00acb08f │ │ │ │ tstcs fp, #172, 20 @ 0xac000 │ │ │ │ vmax.s8 d20, d29, d9 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ strls r0, [r0, -sp, lsr #2] │ │ │ │ ldmdavs r2, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f920d │ │ │ │ vhsub.s8 d16, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0ca022d │ │ │ │ - strmi pc, [r5], -r9, lsl #29 │ │ │ │ + @ instruction: 0x4605fe79 │ │ │ │ strbpl pc, [r0], #-1285 @ 0xfffffafb @ │ │ │ │ - @ instruction: 0xf0cb4630 │ │ │ │ - tstpcs fp, #458752 @ p-variant is OBSOLETE @ 0x70000 │ │ │ │ + @ instruction: 0xf0ca4630 │ │ │ │ + tstpcs fp, #988 @ p-variant is OBSOLETE @ 0x3dc │ │ │ │ rsbeq pc, r0, #-1073741823 @ 0xc0000001 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0ca022d │ │ │ │ - movwcs pc, #3883 @ 0xf2b @ │ │ │ │ + movwcs pc, #3867 @ 0xf1b @ │ │ │ │ @ instruction: 0xf894930c │ │ │ │ blcs 0x51308 │ │ │ │ tstphi lr, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ cmpppl sp, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ tstcc r0, #137363456 @ 0x8300000 │ │ │ │ tstcs r2, r3, asr r9 │ │ │ │ @ instruction: 0xf000430a │ │ │ │ @@ -53069,55 +53069,55 @@ │ │ │ │ ldmib r1, {r3, r5, r8, sp, pc}^ │ │ │ │ stmdb r3, {r8}^ │ │ │ │ ldr r0, [r2, -r2, lsl #2]! │ │ │ │ streq pc, [r3, #-2196] @ 0xfffff76c │ │ │ │ @ instruction: 0xf43f4560 │ │ │ │ blmi 0xaafd44 │ │ │ │ vmax.s8 q10, , q4 │ │ │ │ - vmlal.s , d0, d0[3] │ │ │ │ + vmvn.i32 d23, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d13, d29 │ │ │ │ - vaddw.s8 q11, q0, d12 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ eorseq pc, sp, #64, 12 @ 0x4000000 │ │ │ │ - ldc2l 1, cr15, [sl, #56]! @ 0x38 │ │ │ │ + stc2l 1, cr15, [sl, #56]! @ 0x38 │ │ │ │ tstge sp, pc │ │ │ │ ldrdeq lr, [r0, -r1] │ │ │ │ tsteq r2, r3, asr #18 │ │ │ │ ldrtmi sl, [r0], -ip, lsl #18 │ │ │ │ @ instruction: 0xf9d4f7ce │ │ │ │ stmdbcs r0, {r2, r3, r8, fp, ip, pc} │ │ │ │ svcge 0x0019f43f │ │ │ │ @ instruction: 0xf10e4648 │ │ │ │ - blmi 0x683e74 │ │ │ │ + blmi 0x683e34 │ │ │ │ blls 0x39e0cc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ andlt r8, pc, fp, ror #5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ cmnpeq r4, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ vmax.s8 q10, , q4 │ │ │ │ - vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ vhsub.s8 d16, d13, d29 │ │ │ │ - vaddw.s8 q11, q0, d12 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ sbcvc pc, r2, #64, 4 │ │ │ │ - stc2l 1, cr15, [r6, #56] @ 0x38 │ │ │ │ + ldc2 1, cr15, [r6, #56]! @ 0x38 │ │ │ │ svclt 0x0000e7db │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ blcc 0xfe6f68b0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x03b9aca0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq pc, r2, r4, ror #6 │ │ │ │ + eorseq pc, r2, r4, asr r3 @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq pc, [r2], -r8 @ │ │ │ │ + eorseq pc, r2, r8, asr #7 │ │ │ │ bcs 0x6a8e0 │ │ │ │ rsbshi pc, r0, #64 @ 0x40 │ │ │ │ ldrbge pc, [r0, #-2260]! @ 0xfffff72c @ │ │ │ │ ldmdapl r6, {r0, r2, r8, sl, ip, sp, lr, pc}^ │ │ │ │ cdppl 5, 5, cr15, cr6, cr5, {0} │ │ │ │ cdpeq 1, 3, cr15, cr0, cr14, {0} │ │ │ │ stmdaeq r0!, {r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -53275,49 +53275,49 @@ │ │ │ │ @ instruction: 0xf1bc8093 │ │ │ │ teqle r9, r0, lsr #31 │ │ │ │ svceq 0x00fff1ba │ │ │ │ cmpphi r8, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ ldrbmi r2, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf140015b │ │ │ │ @ instruction: 0xf1e88140 │ │ │ │ - tstpcs r4, r5, ror #30 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r4, r5, asr pc @ p-variant is OBSOLETE │ │ │ │ bicseq pc, r4, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf1e84650 │ │ │ │ - @ instruction: 0xf8c4ff5f │ │ │ │ + @ instruction: 0xf8c4ff4f │ │ │ │ @ instruction: 0xf85703dc │ │ │ │ ldreq r3, [r9, -r4, lsl #24] │ │ │ │ cmpphi r1, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ ldrbmi r2, [r0], -r4, lsl #2 │ │ │ │ - @ instruction: 0xff54f1e8 │ │ │ │ + @ instruction: 0xff44f1e8 │ │ │ │ @ instruction: 0xf8c42104 │ │ │ │ @ instruction: 0x465003d8 │ │ │ │ - @ instruction: 0xff4ef1e8 │ │ │ │ + @ instruction: 0xff3ef1e8 │ │ │ │ ldrcs pc, [r0, #-2260] @ 0xfffff72c │ │ │ │ mvneq pc, #196, 16 @ 0xc40000 │ │ │ │ vpmin.s8 q1, q8, │ │ │ │ cmnlt r2, r4, asr #2 │ │ │ │ tstcs r4, r0, lsl r6 │ │ │ │ - @ instruction: 0xff42f1e8 │ │ │ │ + @ instruction: 0xff32f1e8 │ │ │ │ @ instruction: 0xf8c42104 │ │ │ │ @ instruction: 0xf8d403e4 │ │ │ │ @ instruction: 0xf1e80510 │ │ │ │ - @ instruction: 0xf8c4ff3b │ │ │ │ + @ instruction: 0xf8c4ff2b │ │ │ │ ldmdb r7, {r3, r5, r6, r7, r8, r9}^ │ │ │ │ andls r3, r3, #536870912 @ 0x20000000 │ │ │ │ ldreq r9, [r2, -r3, lsl #20] │ │ │ │ @ instruction: 0xf8d4d517 │ │ │ │ @ instruction: 0xf1baa514 │ │ │ │ vrecps.f32 q0, q8, │ │ │ │ @ instruction: 0xf1ba80f4 │ │ │ │ andle r0, lr, r0, lsl #30 │ │ │ │ ldrbmi r2, [r0], -r4, lsl #2 │ │ │ │ - @ instruction: 0xff26f1e8 │ │ │ │ + @ instruction: 0xff16f1e8 │ │ │ │ @ instruction: 0xf8c42104 │ │ │ │ ldrbmi r0, [r0], -r0, lsl #8 │ │ │ │ - @ instruction: 0xff20f1e8 │ │ │ │ + @ instruction: 0xff10f1e8 │ │ │ │ streq pc, [r4], #-2244 @ 0xfffff73c │ │ │ │ andcc lr, r2, #1425408 @ 0x15c000 │ │ │ │ blcs 0x68c00 │ │ │ │ @ instruction: 0xf847bfb8 │ │ │ │ strtmi r3, [r8], -r8, lsl #24 │ │ │ │ blls 0x1342f8 │ │ │ │ andeq pc, r4, #67 @ 0x43 │ │ │ │ @@ -53337,15 +53337,15 @@ │ │ │ │ svcvs 0x0060f412 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ blcs 0x80cc44 │ │ │ │ @ instruction: 0xf042bfc8 │ │ │ │ bcs 0x44c50 │ │ │ │ rscshi pc, ip, r0 │ │ │ │ @ instruction: 0xf09e4630 │ │ │ │ - @ instruction: 0x4630fdb3 │ │ │ │ + ldrtmi pc, [r0], -r3, lsr #27 @ │ │ │ │ cdp2 7, 15, cr15, cr12, cr13, {6} │ │ │ │ ldrsbtcc pc, [ip], fp @ │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ ldrb r4, [sl, #1944]! @ 0x798 │ │ │ │ andspl pc, r0, r3, asr #4 │ │ │ │ vmlaeq.f64 d14, d0, d5 │ │ │ │ @ instruction: 0xf1bc2100 │ │ │ │ @@ -53355,46 +53355,46 @@ │ │ │ │ @ instruction: 0xe798d19c │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ str sl, [r6, -pc, asr #30]! │ │ │ │ @ instruction: 0xf57f0791 │ │ │ │ strtmi sl, [r8], -r9, ror #29 │ │ │ │ @ instruction: 0xffa4f006 │ │ │ │ @ instruction: 0xf1e82010 │ │ │ │ - movwcs pc, #3633 @ 0xe31 @ │ │ │ │ + movwcs pc, #3617 @ 0xe21 @ │ │ │ │ @ instruction: 0xf64b6043 │ │ │ │ vqdmlal.s q8, d16, d1[7] │ │ │ │ andvs r0, r3, r4, lsl #6 │ │ │ │ @ instruction: 0x370cf8d4 │ │ │ │ tstlt r3, r3, lsl #1 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf50560da │ │ │ │ @ instruction: 0xf8c4535c │ │ │ │ movwcc r0, #50956 @ 0xc70c │ │ │ │ andscs r6, r0, r3, asr #1 │ │ │ │ - cdp2 1, 1, cr15, cr10, cr8, {7} │ │ │ │ + cdp2 1, 0, cr15, cr10, cr8, {7} │ │ │ │ subvs r2, r3, r0, lsl #6 │ │ │ │ movtne pc, #5707 @ 0x164b @ │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ @ instruction: 0xf8d46003 │ │ │ │ addvs r3, r3, r0, lsl r7 │ │ │ │ @ instruction: 0xf100b113 │ │ │ │ sbcsvs r0, sl, r8, lsl #4 │ │ │ │ cmpppl ip, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ ldreq pc, [r0, -r4, asr #17] │ │ │ │ sbcvs r3, r3, r0, lsl r3 │ │ │ │ andcc lr, r2, #1425408 @ 0x15c000 │ │ │ │ strb r9, [sp], r3, lsl #4 │ │ │ │ strbmi r4, [r8], -ip, ror #22 │ │ │ │ - addvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsbsvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpvs ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnspl pc, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ @ instruction: 0xf10e0243 │ │ │ │ - str pc, [r0, #2955]! @ 0xb8b │ │ │ │ + str pc, [r0, #2939]! @ 0xb7b │ │ │ │ @ instruction: 0xf8479a03 │ │ │ │ @ instruction: 0xf0223c08 │ │ │ │ @ instruction: 0xf8470201 │ │ │ │ andls r2, r3, #4, 24 @ 0x400 │ │ │ │ sbcvs pc, r0, #201326595 @ 0xc000003 │ │ │ │ ldrne pc, [r4, #-2260]! @ 0xfffff72c │ │ │ │ vld1.8 {d9-d12}, [r1], r4 │ │ │ │ @@ -53428,83 +53428,83 @@ │ │ │ │ @ instruction: 0xf1bca578 │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ strt sl, [sp], #3360 @ 0xd20 │ │ │ │ mcrrcs 3, 12, pc, r0, cr3 @ │ │ │ │ blmi 0xffda10 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ @ instruction: 0xf64d621d │ │ │ │ - vaddhn.i16 d16, q8, q10 │ │ │ │ + @ instruction: 0xf2c00494 │ │ │ │ vshl.s8 d16, d29, d13 │ │ │ │ - vaddw.s8 q11, q0, d12 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ @ instruction: 0xf8cd012d │ │ │ │ strls sl, [r0], #-4 │ │ │ │ - blx 0xb80a12 │ │ │ │ + blx 0x780a12 │ │ │ │ @ instruction: 0xf1e8e541 │ │ │ │ - tstpcs r4, r5, lsr #28 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r4, r5, lsl lr @ p-variant is OBSOLETE │ │ │ │ biceq pc, r0, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf1e84650 │ │ │ │ - tstpcs r4, pc, lsl lr @ p-variant is OBSOLETE │ │ │ │ + tstpcs r4, pc, lsl #28 @ p-variant is OBSOLETE │ │ │ │ biceq pc, r4, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf1e84650 │ │ │ │ - @ instruction: 0xf8c4fe19 │ │ │ │ + @ instruction: 0xf8c4fe09 │ │ │ │ @ instruction: 0xf8d403c8 │ │ │ │ @ instruction: 0xe6c92510 │ │ │ │ strbmi r4, [r8], -fp, lsr #22 │ │ │ │ - rsbeq pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + subseq pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - tstpvs ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnspl pc, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ bcs 0x7ed4c │ │ │ │ adcne pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x280a5a │ │ │ │ + blx 0xffe80a58 │ │ │ │ blmi 0x93da98 │ │ │ │ @ instruction: 0xf64d4648 │ │ │ │ - vaddhn.i16 d16, q8, q0 │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ vshl.s8 d16, d29, d13 │ │ │ │ - vaddw.s8 q11, q0, d12 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ stmib sp, {r0, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf6404200 │ │ │ │ @ instruction: 0xf10e12bf │ │ │ │ - str pc, [ip, #-2807] @ 0xfffff509 │ │ │ │ + str pc, [ip, #-2791] @ 0xfffff519 │ │ │ │ blx 0x1180fd4 │ │ │ │ - tstpvs ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnspl pc, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, sp, asr #12 │ │ │ │ + sbcseq pc, r4, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b16 │ │ │ │ vhsub.s32 d2, d14, d22 │ │ │ │ - vpmin.s8 , , │ │ │ │ - vaddw.s8 q11, q0, d12 │ │ │ │ + vpmax.s8 , , │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmla.i d16, d16, d0[0] │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ blmi 0x444728 │ │ │ │ andscs pc, lr, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x1180f34 │ │ │ │ - tstpvs ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0xd80f34 │ │ │ │ + mvnspl pc, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eoreq pc, ip, sp, asr #12 │ │ │ │ + andseq pc, ip, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b09 │ │ │ │ vqsub.s32 , q7, │ │ │ │ - vpmin.s8 d31, d13, d23 │ │ │ │ - vaddw.s8 q11, q0, d12 │ │ │ │ + vpmax.s8 d31, d13, d23 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vshr.s64 d23, d20, #64 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ blmi 0x10475c │ │ │ │ andvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xb00f68 │ │ │ │ - ldrsbteq pc, [r2], -r8 @ │ │ │ │ - eorseq pc, r2, ip, ror #7 │ │ │ │ + blx 0x700f68 │ │ │ │ + eorseq pc, r2, r8, asr #7 │ │ │ │ + ldrsbteq pc, [r2], -ip @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9b8c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x46152010 │ │ │ │ @ instruction: 0xf1e8460e │ │ │ │ - @ instruction: 0xf504fd17 │ │ │ │ + @ instruction: 0xf504fd07 │ │ │ │ stmib r0, {r6, r9, ip, lr}^ │ │ │ │ @ instruction: 0xf8d26500 │ │ │ │ addvs r3, r3, ip, lsl #14 │ │ │ │ @ instruction: 0xf100b113 │ │ │ │ sbcsvs r0, r9, r8, lsl #2 │ │ │ │ ldrbpl pc, [ip], #-1284 @ 0xfffffafc @ │ │ │ │ streq pc, [ip, -r2, asr #17] │ │ │ │ @@ -53516,15 +53516,15 @@ │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9b910 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x46152010 │ │ │ │ @ instruction: 0xf1e8460e │ │ │ │ - @ instruction: 0xf504fcef │ │ │ │ + @ instruction: 0xf504fcdf │ │ │ │ stmib r0, {r6, r9, ip, lr}^ │ │ │ │ @ instruction: 0xf8d26500 │ │ │ │ addvs r3, r3, r0, lsl r7 │ │ │ │ @ instruction: 0xf100b113 │ │ │ │ sbcsvs r0, r9, r8, lsl #2 │ │ │ │ ldrbpl pc, [ip], #-1284 @ 0xfffffafc @ │ │ │ │ ldreq pc, [r0, -r2, asr #17] │ │ │ │ @@ -53535,23 +53535,23 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ vhadd.s8 d27, d31, d3 │ │ │ │ - vshl.s64 d17, d0, #0 │ │ │ │ + vabal.s8 , d16, d0 │ │ │ │ tstcs fp, #209715200 @ 0xc800000 │ │ │ │ rscvc pc, sl, #20971520 @ 0x1400000 │ │ │ │ andls r4, r0, #12, 12 @ 0xc00000 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subcc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorscc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf9daf0ca │ │ │ │ + @ instruction: 0xf9caf0ca │ │ │ │ subpl pc, pc, #0, 10 │ │ │ │ tstppl r0, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldmdb r2, {r1, sl, fp, sp}^ │ │ │ │ b 0x1411fa8 │ │ │ │ b 0x14212f0 │ │ │ │ b 0x10e15f4 │ │ │ │ b 0x11050c4 │ │ │ │ @@ -53659,33 +53659,33 @@ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf00a4ff0 │ │ │ │ @ instruction: 0xf8d1b887 │ │ │ │ @ instruction: 0xf8d125c8 │ │ │ │ vst3. {d28,d30,d32}, [r2], ip │ │ │ │ ldr r7, [pc, r0, lsl #5]! │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vaddw.s8 q11, q0, d12 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ @ instruction: 0xf505012d │ │ │ │ vst2.8 {d23-d26}, [pc :128], r3 │ │ │ │ andls r7, r0, r8, lsl r2 │ │ │ │ - mcr2 1, 1, pc, cr10, cr6, {7} @ │ │ │ │ - tstpvs ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mrc2 1, 0, pc, cr10, cr6, {7} │ │ │ │ + mvnspl pc, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andne pc, r4, sp, asr #12 │ │ │ │ + rscseq pc, r4, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ tstpvc ip, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ subscs pc, r2, #64, 4 │ │ │ │ - @ instruction: 0xf8bcf22e │ │ │ │ - tstpvs ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf8acf22e │ │ │ │ + mvnspl pc, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andsne pc, r0, sp, asr #12 │ │ │ │ + andne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ tstpvc ip, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ subscs pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xf8aef22e │ │ │ │ + @ instruction: 0xf89ef22e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9bbb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ strmi r5, [r4], -r8, lsl #10 │ │ │ │ @ instruction: 0x46283510 │ │ │ │ @ instruction: 0xf80cf007 │ │ │ │ @@ -53694,15 +53694,15 @@ │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ subeq pc, r0, #2 │ │ │ │ mcrcc 8, 7, pc, cr4, cr3, {6} @ │ │ │ │ strle r0, [r6, #-1627] @ 0xfffff9a5 │ │ │ │ strtmi fp, [r0], -sl, lsr #19 │ │ │ │ pop {r6, r8, sp} │ │ │ │ @ instruction: 0xf0954038 │ │ │ │ - ldrsblt fp, [r2, #-241]! @ 0xffffff0f │ │ │ │ + cmnlt r2, r1, asr #31 │ │ │ │ cmpcs r0, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ bllt 0xff68292c │ │ │ │ @ instruction: 0xf0064628 │ │ │ │ @ instruction: 0x0601fff5 │ │ │ │ @ instruction: 0xf8d4d4e2 │ │ │ │ ldrbeq r3, [sl], -r8, lsl #1 │ │ │ │ @@ -53723,15 +53723,15 @@ │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ andvc pc, r0, #33554432 @ 0x2000000 │ │ │ │ mcrcc 8, 7, pc, cr4, cr3, {6} @ │ │ │ │ strle r0, [r7, #-1435] @ 0xfffffa65 │ │ │ │ @ instruction: 0x4620b9ba │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - svclt 0x0096f095 │ │ │ │ + svclt 0x0086f095 │ │ │ │ @ instruction: 0x4620b17a │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ bllt 0xfe7829a4 │ │ │ │ @ instruction: 0xf0064628 │ │ │ │ strbeq pc, [r1, #4025] @ 0xfb9 @ │ │ │ │ @ instruction: 0xf8d4d4e0 │ │ │ │ @@ -53753,15 +53753,15 @@ │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ andeq pc, r8, #2 │ │ │ │ mcrcc 8, 7, pc, cr4, cr3, {6} @ │ │ │ │ strle r0, [r6, #-1819] @ 0xfffff8e5 │ │ │ │ strtmi fp, [r0], -sl, lsr #19 │ │ │ │ pop {r3, r8, sp} │ │ │ │ @ instruction: 0xf0954038 │ │ │ │ - cmnlt r2, fp, asr pc │ │ │ │ + cmnlt r2, fp, asr #30 │ │ │ │ tstcs r8, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ bllt 0x1902a18 │ │ │ │ @ instruction: 0xf0064628 │ │ │ │ @ instruction: 0x0601ff7f │ │ │ │ @ instruction: 0xf8d4d5e2 │ │ │ │ ldreq r3, [sl, -r8, lsl #1] │ │ │ │ @@ -53787,15 +53787,15 @@ │ │ │ │ @ instruction: 0xff52f006 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ vst3. {d0,d2,d4}, [r3], r2 │ │ │ │ strle r6, [r7, #-768] @ 0xfffffd00 │ │ │ │ strtmi fp, [r0], -r3, asr #18 │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - svclt 0x0016f095 │ │ │ │ + svclt 0x0006f095 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ tstppl r7, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @@ -53803,25 +53803,25 @@ │ │ │ │ andeq pc, r1, #2 │ │ │ │ stccc 8, cr15, [r8], {81} @ 0x51 │ │ │ │ orrvc pc, r0, r3, lsl #8 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ mulle r8, sl, r2 │ │ │ │ vst4.8 {d27,d29,d31,d33}, [pc :64], r9 │ │ │ │ @ instruction: 0xf0957180 │ │ │ │ - @ instruction: 0xf44fbef7 │ │ │ │ + @ instruction: 0xf44fbee7 │ │ │ │ @ instruction: 0xf7cd7180 │ │ │ │ andcs fp, r0, r1, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9bdbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, , q12 │ │ │ │ - strmi pc, [fp], -r1, ror #26 │ │ │ │ + @ instruction: 0x460bfd51 │ │ │ │ andcs lr, r0, r3, asr #20 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ subspl pc, r9, r0, lsl #10 │ │ │ │ ldmib r0, {r4, ip, sp}^ │ │ │ │ @@ -53834,33 +53834,33 @@ │ │ │ │ @ instruction: 0xf6c31cff │ │ │ │ @ instruction: 0x21003c9a │ │ │ │ movwcs lr, #10704 @ 0x29d0 │ │ │ │ @ instruction: 0x41994594 │ │ │ │ andcs fp, r1, r8, lsr pc │ │ │ │ tstge r6, r4, lsl #6 │ │ │ │ ldrdeq lr, [r0, -r1] │ │ │ │ - @ instruction: 0xf85cf224 │ │ │ │ + @ instruction: 0xf84cf224 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ blcc 0xfe6f7430 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 0xff1f0e54 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ strmi r0, [r5], -sp, lsr #2 │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0c9022d │ │ │ │ - @ instruction: 0xf500ff71 │ │ │ │ + @ instruction: 0xf500ff61 │ │ │ │ strmi r5, [r6], -pc, asr #8 │ │ │ │ andcc lr, r2, #84, 18 @ 0x150000 │ │ │ │ @ instruction: 0xf140059f │ │ │ │ @ instruction: 0xf04380cf │ │ │ │ cmpeq r8, r0, lsl #3 │ │ │ │ @ instruction: 0x460bbf55 │ │ │ │ moveq pc, #67 @ 0x43 │ │ │ │ @@ -53890,31 +53890,31 @@ │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcc lr, r2, #68, 18 @ 0x110000 │ │ │ │ tstvc r3, r1, asr #20 │ │ │ │ svclt 0x005807c8 │ │ │ │ ldrle r4, [r3, #-3997] @ 0xfffff063 │ │ │ │ movtcs r4, #57244 @ 0xdf9c │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - rsccs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + sbcscs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsmi pc, sl, asr #12 │ │ │ │ + mvnmi pc, sl, asr #12 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xff1cf0c9 │ │ │ │ + @ instruction: 0xff0cf0c9 │ │ │ │ tstpeq r8, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xff76f0c4 │ │ │ │ + @ instruction: 0xff66f0c4 │ │ │ │ andcc lr, r2, #84, 18 @ 0x150000 │ │ │ │ ldrle r0, [r1], #-1433 @ 0xfffffa67 │ │ │ │ strtmi r2, [r8], -sp, asr #6 │ │ │ │ vabd.s8 d25, d11, d0 │ │ │ │ - vmlal.s q9, d16, d0[7] │ │ │ │ + vrshr.s64 q9, q6, #64 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vsra.s64 q10, q10, #64 │ │ │ │ + vmla.f d20, d16, d0[5] │ │ │ │ @ instruction: 0xf0c90132 │ │ │ │ - stmibmi ip, {r0, r1, r2, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff62f0c4 │ │ │ │ + stmibmi ip, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff52f0c4 │ │ │ │ andcc lr, r2, #84, 18 @ 0x150000 │ │ │ │ cps #24 │ │ │ │ @ instruction: 0x07918197 │ │ │ │ cmnphi pc, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1400118 │ │ │ │ @ instruction: 0xf8d88115 │ │ │ │ vst3.32 {d1,d3,d5}, [r1 :128], r8 │ │ │ │ @@ -53941,25 +53941,25 @@ │ │ │ │ @ instruction: 0xf1000618 │ │ │ │ ldreq r8, [r2, -r0, lsr #3] │ │ │ │ cmnphi sl, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf100059b │ │ │ │ @ instruction: 0xf506816b │ │ │ │ movwcs r5, #12884 @ 0x3254 │ │ │ │ @ instruction: 0x46283218 │ │ │ │ - mvnne pc, sp, asr #12 │ │ │ │ + bicsne pc, r0, sp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf8eef0cd │ │ │ │ + @ instruction: 0xf8def0cd │ │ │ │ strtmi r2, [r8], -sp, asr #6 │ │ │ │ vabd.s8 d25, d11, d0 │ │ │ │ - vmlal.s q9, d16, d0[7] │ │ │ │ + vrshr.s64 q9, q6, #64 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vsra.s64 q10, q10, #64 │ │ │ │ + vmla.f d20, d16, d0[5] │ │ │ │ @ instruction: 0xf0c90132 │ │ │ │ - stmdbmi r0!, {r0, r2, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xff08f0c4 │ │ │ │ + stmdbmi r0!, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + cdp2 0, 15, cr15, cr8, cr4, {6} │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ @ instruction: 0xf100035c │ │ │ │ andlt r8, r3, r5, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -54016,68 +54016,68 @@ │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdapl r0, {r1, r2, r8, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r3, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf8d8d0b0 │ │ │ │ @ instruction: 0xf0111530 │ │ │ │ svclt 0x00186f60 │ │ │ │ @ instruction: 0xd1a92100 │ │ │ │ - tstpvs ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnspl pc, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andsne pc, ip, sp, asr #12 │ │ │ │ + andne pc, ip, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d11 │ │ │ │ vhsub.s32 d6, d29, d15 │ │ │ │ - movtcs pc, #56829 @ 0xddfd @ │ │ │ │ + movtcs pc, #56813 @ 0xdded @ │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - rsccs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + sbcscs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsmi pc, sl, asr #12 │ │ │ │ + mvnmi pc, sl, asr #12 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - cdp2 0, 1, cr15, cr0, cr9, {6} │ │ │ │ + cdp2 0, 0, cr15, cr0, cr9, {6} │ │ │ │ @ instruction: 0xf0c44913 │ │ │ │ - ldmdb r4, {r0, r1, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r1, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [r9, #514] @ 0x202 │ │ │ │ svcge 0x002df57f │ │ │ │ strtmi r2, [r8], -r1, lsl #6 │ │ │ │ strcc pc, [r5, #-2184] @ 0xfffff778 │ │ │ │ - rsccs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + sbcscs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strls r2, [r0, -sp, asr #6] │ │ │ │ - mvnsmi pc, sl, asr #12 │ │ │ │ + mvnmi pc, sl, asr #12 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - ldc2l 0, cr15, [r8, #804]! @ 0x324 │ │ │ │ + stc2l 0, cr15, [r8, #804]! @ 0x324 │ │ │ │ @ instruction: 0xf0c44908 │ │ │ │ - ldmdb r4, {r0, r1, r4, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r1, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldr r3, [r6, -r2, lsl #4] │ │ │ │ - eorseq pc, r2, r4, ror #6 │ │ │ │ - eorseq pc, r2, r0, ror r4 @ │ │ │ │ - eorseq pc, r2, r8, lsr #9 │ │ │ │ - ldrshteq pc, [r2], -r8 @ │ │ │ │ - eorseq pc, r2, r8, asr #8 │ │ │ │ - ldrsbteq pc, [r2], -r8 @ │ │ │ │ - eorseq pc, r2, r8, lsr r5 @ │ │ │ │ + eorseq pc, r2, r4, asr r3 @ │ │ │ │ + eorseq pc, r2, r0, ror #8 │ │ │ │ + mlaseq r2, r8, r4, pc @ │ │ │ │ + eorseq pc, r2, r8, ror #11 │ │ │ │ + eorseq pc, r2, r8, lsr r4 @ │ │ │ │ + eorseq pc, r2, r8, asr #9 │ │ │ │ + eorseq pc, r2, r8, lsr #10 │ │ │ │ ldrbne pc, [r0, #-2264]! @ 0xfffff728 @ │ │ │ │ svcvs 0x007ff411 │ │ │ │ svcge 0x0000f43f │ │ │ │ ldmibpl ip!, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8882001 │ │ │ │ @ instruction: 0xf8990503 │ │ │ │ stmdblt r8!, {} @ │ │ │ │ addeq pc, r0, lr, asr #12 │ │ │ │ addscs pc, r5, r0, asr #5 │ │ │ │ orrslt r7, r8, r0, lsl #16 │ │ │ │ strtmi r2, [r8], -sp, asr #6 │ │ │ │ vabd.s8 d25, d11, d0 │ │ │ │ - vmlal.s q9, d16, d0[7] │ │ │ │ + vrshr.s64 q9, q6, #64 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vsra.s64 q10, q10, #64 │ │ │ │ + vmla.f d20, d16, d0[5] │ │ │ │ @ instruction: 0xf0c90132 │ │ │ │ - ldmdbmi r8!, {r0, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - cdp2 0, 1, cr15, cr12, cr4, {6} │ │ │ │ + ldmdbmi r8!, {r0, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + cdp2 0, 0, cr15, cr12, cr4, {6} │ │ │ │ ldrbne pc, [r0, #-2264]! @ 0xfffff728 @ │ │ │ │ andcc lr, r2, #84, 18 @ 0x150000 │ │ │ │ svceq 0x000ef011 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr8, cr15, {1} │ │ │ │ mulne r0, r9, r8 │ │ │ │ @ instruction: 0xf8882001 │ │ │ │ ldmdblt r9!, {r2, r8, sl} │ │ │ │ @@ -54085,173 +54085,173 @@ │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ stmdbcs r0, {r0, r3, fp, ip, sp, lr} │ │ │ │ mcrge 4, 6, pc, cr10, cr15, {1} @ │ │ │ │ strle r0, [r2, #-345] @ 0xfffffea7 │ │ │ │ @ instruction: 0xf57f0598 │ │ │ │ movtcs sl, #57029 @ 0xdec5 │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - rsccs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + sbcscs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsmi pc, sl, asr #12 │ │ │ │ + mvnmi pc, sl, asr #12 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - ldc2 0, cr15, [r6, #804] @ 0x324 │ │ │ │ + stc2 0, cr15, [r6, #804] @ 0x324 │ │ │ │ @ instruction: 0xf0c44963 │ │ │ │ - ldmdb r4, {r0, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrt r3, [r1], r2, lsl #4 │ │ │ │ ldrtmi r2, [r0], -sp, asr #6 │ │ │ │ vabd.s8 d25, d11, d0 │ │ │ │ - vmlal.s q9, d16, d0[7] │ │ │ │ + vrshr.s64 q9, q6, #64 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vsra.s64 q10, q10, #64 │ │ │ │ + vmla.f d20, d16, d0[5] │ │ │ │ @ instruction: 0xf0c90132 │ │ │ │ - ldmdbmi fp, {r0, r1, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdbmi fp, {r0, r1, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c443f0 │ │ │ │ - movwcs fp, #7643 @ 0x1ddb │ │ │ │ + movwcs fp, #7627 @ 0x1dcb │ │ │ │ @ instruction: 0xf8884628 │ │ │ │ vrshl.s8 d19, d2, d3 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ vhsub.s8 d16, d3, d4 │ │ │ │ vsubw.s8 , q8, d13 │ │ │ │ @ instruction: 0xf64d0304 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vsra.s64 d17, d12, #64 │ │ │ │ @ instruction: 0xf0cc012d │ │ │ │ - ldmdb r4, {r0, r1, r3, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r1, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strbt r3, [fp], -r2, lsl #4 │ │ │ │ subspl pc, fp, #25165824 @ 0x1800000 │ │ │ │ eorscc r2, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vsra.s64 d17, d4, #64 │ │ │ │ @ instruction: 0xf0cc012d │ │ │ │ - ldmdb r4, {r0, r1, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r1, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrb r3, [sl], -r2, lsl #4 │ │ │ │ subspl pc, r4, #25165824 @ 0x1800000 │ │ │ │ eorcc r2, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ + vmla.f d17, d16, d0[1] │ │ │ │ @ instruction: 0xf0cc012d │ │ │ │ - str pc, [r8], r3, lsl #31 │ │ │ │ + @ instruction: 0xe688ff73 │ │ │ │ movwls r2, #4865 @ 0x1301 │ │ │ │ - bicne pc, sp, #72, 12 @ 0x4800000 │ │ │ │ + @ instruction: 0x13adf648 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5069300 │ │ │ │ teqcc r0, #1275068417 @ 0x4c000001 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vrshr.s64 d17, d16, #64 │ │ │ │ + vsubl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf64d022d │ │ │ │ - vmla.f d17, d16, d0[0] │ │ │ │ + vsra.s64 d17, d16, #64 │ │ │ │ @ instruction: 0xf0cb012d │ │ │ │ - @ instruction: 0xf506ff0d │ │ │ │ + @ instruction: 0xf506fefd │ │ │ │ movwcs r5, #12884 @ 0x3254 │ │ │ │ @ instruction: 0x4628321c │ │ │ │ - bicne pc, r8, sp, asr #12 │ │ │ │ + @ instruction: 0x11b8f64d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff62f0cc │ │ │ │ + @ instruction: 0xff52f0cc │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ movtcs lr, #54882 @ 0xd662 │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - rsccs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + sbcscs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsmi pc, sl, asr #12 │ │ │ │ + mvnmi pc, sl, asr #12 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - ldc2 0, cr15, [lr, #-804] @ 0xfffffcdc │ │ │ │ + stc2 0, cr15, [lr, #-804] @ 0xfffffcdc │ │ │ │ @ instruction: 0xf0c44929 │ │ │ │ - ldmdb r4, {r0, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldreq r3, [r9], r2, lsl #4 │ │ │ │ mcrge 5, 2, pc, cr11, cr15, {3} @ │ │ │ │ strtmi r2, [r8], -sp, asr #6 │ │ │ │ vabd.s8 d25, d11, d0 │ │ │ │ - vmlal.s q9, d16, d0[7] │ │ │ │ + vrshr.s64 q9, q6, #64 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vsra.s64 q10, q10, #64 │ │ │ │ + vmla.f d20, d16, d0[5] │ │ │ │ @ instruction: 0xf0c90132 │ │ │ │ - stmdbmi r0!, {r0, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - stc2l 0, cr15, [r4, #-784]! @ 0xfffffcf0 │ │ │ │ + stmdbmi r0!, {r0, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldc2l 0, cr15, [r4, #-784] @ 0xfffffcf0 │ │ │ │ andcc lr, r2, #84, 18 @ 0x150000 │ │ │ │ b 0x10bea1c │ │ │ │ bfieq r7, r3, #2, #7 │ │ │ │ svcmi 0x001cbf58 │ │ │ │ ldclge 5, cr15, [sl, #508]! @ 0x1fc │ │ │ │ stmdbcs r0, {r4, r6, r7, r8, sl, sp, lr, pc} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr8, cr15, {3} │ │ │ │ @ instruction: 0xf8d8e6c5 │ │ │ │ svceq 0x001b3534 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr11, cr15, {3} │ │ │ │ - tstpvs ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnspl pc, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbne pc, r0, sp, asr #12 │ │ │ │ + subsne pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d2 │ │ │ │ vhsub.s32 d6, d29, d27 │ │ │ │ - movtcs pc, #56517 @ 0xdcc5 @ │ │ │ │ + movtcs pc, #56501 @ 0xdcb5 @ │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - rsccs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + sbcscs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsmi pc, sl, asr #12 │ │ │ │ + mvnmi pc, sl, asr #12 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - ldc2l 0, cr15, [r8], {201} @ 0xc9 │ │ │ │ + stc2l 0, cr15, [r8], {201} @ 0xc9 │ │ │ │ @ instruction: 0xf0c4490a │ │ │ │ - ldmdb r4, {r0, r1, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r1, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ str r3, [r3], -r2, lsl #4 │ │ │ │ @ instruction: 0xe6664618 │ │ │ │ - ldrsbteq pc, [r2], -r8 @ │ │ │ │ - eorseq pc, r2, r8, lsl #10 │ │ │ │ - eorseq pc, r2, r8, lsr #12 │ │ │ │ - mlaseq r2, r8, r5, pc @ │ │ │ │ - eorseq pc, r2, r8, asr #11 │ │ │ │ - eorseq pc, r2, r0, ror r4 @ │ │ │ │ - eorseq pc, r2, r8, asr #8 │ │ │ │ - eorseq pc, r2, r8, ror #10 │ │ │ │ + eorseq pc, r2, r8, asr #9 │ │ │ │ + ldrshteq pc, [r2], -r8 @ │ │ │ │ + eorseq pc, r2, r8, lsl r6 @ │ │ │ │ + eorseq pc, r2, r8, lsl #11 │ │ │ │ + ldrhteq pc, [r2], -r8 @ │ │ │ │ + eorseq pc, r2, r0, ror #8 │ │ │ │ + eorseq pc, r2, r8, lsr r4 @ │ │ │ │ + eorseq pc, r2, r8, asr r5 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9c3cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf0c94604 │ │ │ │ - bmi 0x384ac0 │ │ │ │ + bmi 0x384a80 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - subcc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorscc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - ldc2l 0, cr15, [lr, #-804] @ 0xfffffcdc │ │ │ │ + stc2l 0, cr15, [lr, #-804] @ 0xfffffcdc │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ ldrsbtcc pc, [r8], r3 @ │ │ │ │ @ instruction: 0x4798689b │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldclt 7, cr15, [r4, #-1020] @ 0xfffffc04 │ │ │ │ - eorseq pc, r2, r4, asr #7 │ │ │ │ + ldrhteq pc, [r2], -r4 @ │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9c41c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r0, asr #31 │ │ │ │ blmi 0x871460 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ ldmdavs fp, {r3, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930d │ │ │ │ vcgt.s16 d16, d1, d0 │ │ │ │ - stmiavs r3!, {r1, r2, r4, r9, fp, sp, lr, pc}^ │ │ │ │ + stmiavs r3!, {r1, r2, r9, fp, sp, lr, pc}^ │ │ │ │ rsbsne pc, r5, #805306372 @ 0x30000004 │ │ │ │ andeq pc, r4, #192, 4 │ │ │ │ vadd.i8 d22, d13, d17 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ blcs 0x45304 │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ movwls r9, #37899 @ 0x940b │ │ │ │ - subscc pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + subcc pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ bicne pc, r1, #1342177284 @ 0x50000004 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ movwls r9, #16897 @ 0x4201 │ │ │ │ - @ instruction: 0xffd0f1ee │ │ │ │ + @ instruction: 0xffc0f1ee │ │ │ │ strbtmi r4, [r8], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0c99300 │ │ │ │ - stmdals r0, {r0, r1, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff88f1e7 │ │ │ │ + stmdals r0, {r0, r1, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff78f1e7 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -54348,15 +54348,15 @@ │ │ │ │ subcs pc, r0, r0, asr #7 │ │ │ │ @ instruction: 0xf892b9c8 │ │ │ │ ldmdblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-130] @ 0xffffff7e @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d405c │ │ │ │ vtst.8 d29, d15, d5 │ │ │ │ - vmov.i32 q11, #2048 @ 0x00000800 │ │ │ │ + vmlal.s q11, d0, d0[2] │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ andcs r0, r0, #35 @ 0x23 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdeq pc, [r8, #-130] @ 0xffffff7e │ │ │ │ addeq pc, r1, r0, asr #7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d24770 │ │ │ │ @@ -54377,22 +54377,22 @@ │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ stmdacs r1, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x000cdc08 │ │ │ │ addvs pc, r0, #79 @ 0x4f │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ strtmi r4, [r0], -sl, lsr #6 │ │ │ │ - @ instruction: 0xffc6f079 │ │ │ │ - @ instruction: 0x21a4f64d │ │ │ │ + @ instruction: 0xffb6f079 │ │ │ │ + orrscs pc, r4, sp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbccs pc, r0, sp, asr #12 │ │ │ │ + adcscs pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, fp, #1024 @ 0x400 │ │ │ │ - blx 0xb01d66 │ │ │ │ - eorseq pc, r2, r4, lsl #13 │ │ │ │ + blx 0x701d66 │ │ │ │ + eorseq pc, r2, r4, ror r6 @ │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ ldrdcs lr, [r2, -r3] │ │ │ │ ldrtle r0, [sp], #-1427 @ 0xfffffa6d │ │ │ │ bcs 0x49010 │ │ │ │ movtne lr, #6723 @ 0x1a43 │ │ │ │ blle 0x6728cc │ │ │ │ strtle r0, [ip], #-2009 @ 0xfffff827 │ │ │ │ @@ -54435,15 +54435,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41b │ │ │ │ stmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcs pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x2d3db8 │ │ │ │ vtst.8 d29, d15, d1 │ │ │ │ - vorr.i32 q11, #2048 @ 0x00000800 │ │ │ │ + vqdmlal.s q11, d0, d0[2] │ │ │ │ @ instruction: 0xf8530332 │ │ │ │ blcs 0xd1610 │ │ │ │ @ instruction: 0xf8d0d109 │ │ │ │ vst2.16 {d0-d1}, [r0], r0 │ │ │ │ stmdacs r0, {ip, sp, lr} │ │ │ │ andcs fp, r7, r8, lsl pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -54461,15 +54461,15 @@ │ │ │ │ ldreq r3, [r8, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf894d421 │ │ │ │ bllt 0xff311b04 │ │ │ │ ldrsbcc pc, [r8, #-132] @ 0xffffff7c @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d4220 │ │ │ │ vtst.8 d29, d15, d7 │ │ │ │ - vmov.i32 q11, #2048 @ 0x00000800 │ │ │ │ + vmlal.s q11, d0, d0[2] │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ strtmi r5, [r0], -r3, lsr #32 │ │ │ │ @ instruction: 0xf9f4f006 │ │ │ │ strle r0, [r1, #-259] @ 0xfffffefd │ │ │ │ stcle 13, cr2, [pc, #-4] @ 0x455f8 │ │ │ │ tstle r6, r3, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -54502,15 +54502,15 @@ │ │ │ │ ldreq r3, [r8, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf894d421 │ │ │ │ bllt 0xff311ba8 │ │ │ │ ldrsbcc pc, [r8, #-132] @ 0xffffff7c @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d42c4 │ │ │ │ vtst.8 d29, d15, d7 │ │ │ │ - vmov.i32 q11, #2048 @ 0x00000800 │ │ │ │ + vmlal.s q11, d0, d0[2] │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ strtmi r5, [r0], -r3, lsr #32 │ │ │ │ @ instruction: 0xf9a2f006 │ │ │ │ strle r0, [r1, #-259] @ 0xfffffefd │ │ │ │ stcle 13, cr2, [pc, #-4] @ 0x4569c │ │ │ │ tstle r6, r3, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -54544,15 +54544,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d44b │ │ │ │ blcs 0x51c50 │ │ │ │ @ instruction: 0xf8d0d13f │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ blcc 0x4463a8 │ │ │ │ stmdale r3, {r1, r3, r8, r9, fp, sp}^ │ │ │ │ - subsvs pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + subvs pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ eorpl pc, r3, r2, asr r8 @ │ │ │ │ @ instruction: 0xf685fab5 │ │ │ │ @ instruction: 0x46200976 │ │ │ │ stmdavc r0!, {r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf948f006 │ │ │ │ orrpl pc, r0, #4, 10 @ 0x1000000 │ │ │ │ @@ -54618,15 +54618,15 @@ │ │ │ │ cmppcc ip, #148, 16 @ p-variant is OBSOLETE @ 0x940000 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d4809e │ │ │ │ @ instruction: 0xf0033368 │ │ │ │ blcc 0x4464cc │ │ │ │ svclt 0x00882b0a │ │ │ │ stmdale r5, {r0, r8, r9, sl, sp} │ │ │ │ - ldrbvs pc, [r8, -pc, asr #4] @ │ │ │ │ + strbvs pc, [r8, -pc, asr #4] @ │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ eorvc pc, r3, r7, asr r8 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf8d480a2 │ │ │ │ andcs ip, r0, #76, 4 @ 0xc0000004 │ │ │ │ orrvs pc, r9, #4194304 @ 0x400000 │ │ │ │ orreq lr, r3, #4, 22 @ 0x1000 │ │ │ │ @@ -54675,15 +54675,15 @@ │ │ │ │ addhi pc, r6, r0, lsl #2 │ │ │ │ cmppcc ip, #148, 16 @ p-variant is OBSOLETE @ 0x940000 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d4808e │ │ │ │ @ instruction: 0xf0033368 │ │ │ │ blcc 0x4465b4 │ │ │ │ ldmdale r3, {r1, r3, r8, r9, fp, sp} │ │ │ │ - subsvs pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + subvs pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ rsble r2, ip, r2, lsl #22 │ │ │ │ blcs 0x7ca84 │ │ │ │ addhi pc, r7, r0, asr #32 │ │ │ │ andvs pc, r0, r0 │ │ │ │ tstpeq r4, r1 @ p-variant is OBSOLETE │ │ │ │ @@ -54799,15 +54799,15 @@ │ │ │ │ ldceq 0, cr15, [pc], {5} │ │ │ │ ldceq 1, cr15, [r0], {172} @ 0xac │ │ │ │ svceq 0x000af1bc │ │ │ │ andcs sp, r1, r6, lsl #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - cdpvs 2, 5, cr15, cr8, cr15, {2} │ │ │ │ + cdpvs 2, 4, cr15, cr8, cr15, {2} │ │ │ │ cdpeq 2, 3, cr15, cr2, cr0, {6} │ │ │ │ eorvs pc, ip, lr, asr r8 @ │ │ │ │ b 0x1434234 │ │ │ │ bcs 0x60e88 │ │ │ │ mcrrne 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf01cdb3b │ │ │ │ rscle r0, r8, r1, lsl #30 │ │ │ │ @@ -54849,15 +54849,15 @@ │ │ │ │ strle r0, [r0, #82]! @ 0x52 │ │ │ │ orrpl pc, r0, #4194304 @ 0x400000 │ │ │ │ orrscc pc, r8, #13828096 @ 0xd30000 │ │ │ │ msrvs SPSR_, #50331648 @ 0x3000000 │ │ │ │ orrsle r4, r8, fp, lsr #6 │ │ │ │ @ instruction: 0xf8d1b9a4 │ │ │ │ sbfx r5, r8, #2, #12 │ │ │ │ - subsvs pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + subvs pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ @ instruction: 0xf43f2b03 │ │ │ │ blcs 0xb1968 │ │ │ │ svcge 0x0052f47f │ │ │ │ vst1.32 {d14}, [r3 :128], r3 │ │ │ │ teqmi r3, #128, 6 │ │ │ │ @@ -54911,17 +54911,17 @@ │ │ │ │ bl 0xfeb9ced4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #36, 20 @ 0x24000 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0c8022d │ │ │ │ - @ instruction: 0xf500ff27 │ │ │ │ + @ instruction: 0xf500ff17 │ │ │ │ @ instruction: 0xf8d65600 │ │ │ │ ldreq r3, [sl], #-2608 @ 0xfffff5d0 │ │ │ │ andcs sp, r0, r9, lsl #8 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -54944,26 +54944,26 @@ │ │ │ │ @ instruction: 0xf8d6e7d5 │ │ │ │ addseq r3, fp, #88, 6 @ 0x60000001 │ │ │ │ ubfx sp, r1, #11, #8 │ │ │ │ cmppcc sp, #9830400 @ p-variant is OBSOLETE @ 0x960000 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ submi pc, ip, #14024704 @ 0xd60000 │ │ │ │ svclt 0x0000e7e5 │ │ │ │ - mlaseq r2, ip, r6, pc @ │ │ │ │ + eorseq pc, r2, ip, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9cf7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #24, 20 @ 0x18000 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0c8022d │ │ │ │ - @ instruction: 0xf500fed3 │ │ │ │ + @ instruction: 0xf500fec3 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ ldreq r3, [fp], #-2608 @ 0xfffff5d0 │ │ │ │ andcs sp, r0, r9, lsl #8 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -54974,26 +54974,26 @@ │ │ │ │ strcs sp, [r0], #-237 @ 0xffffff13 │ │ │ │ andcs r4, r1, #34603008 @ 0x2100000 │ │ │ │ strcc r4, [r1], #-1576 @ 0xfffff9d8 │ │ │ │ stc2 7, cr15, [r0, #-1020]! @ 0xfffffc04 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ svclt 0x0000e7e1 │ │ │ │ - mlaseq r2, ip, r6, pc @ │ │ │ │ + eorseq pc, r2, ip, lsl #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9cff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ bmi 0xf17618 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - subcc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorscc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cdp2 0, 9, cr15, cr6, cr8, {6} │ │ │ │ + cdp2 0, 8, cr15, cr6, cr8, {6} │ │ │ │ addpl pc, ip, #14024704 @ 0xd60000 │ │ │ │ strpl pc, [r8, -r0, lsl #10] │ │ │ │ ldrcc r4, [r0, -r4, lsl #12] │ │ │ │ stmdbvs fp!, {r0, r2, r5, r6, r8, ip, sp, pc}^ │ │ │ │ ldrtle r0, [sp], #-1690 @ 0xfffff966 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -55038,15 +55038,15 @@ │ │ │ │ stmiavs sl!, {r6, r7, r8, r9, ip} │ │ │ │ eorcs r6, r2, #34 @ 0x22 │ │ │ │ andcs pc, r0, #-805306356 @ 0xd000000c │ │ │ │ b 0x10de060 │ │ │ │ smlabbcs r4, r3, r2, r1 │ │ │ │ blx 0xff183ee0 │ │ │ │ ... │ │ │ │ - mlaseq r2, ip, r6, pc @ │ │ │ │ + eorseq pc, r2, ip, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9d0f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ blx 0x1f83f00 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ff460d │ │ │ │ @@ -55055,15 +55055,15 @@ │ │ │ │ stceq 8, cr15, [ip], #784 @ 0x310 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ @ instruction: 0xf04f0500 │ │ │ │ svclt 0x00b80400 │ │ │ │ tstcs r7, r1, lsl #6 │ │ │ │ strmi lr, [r0, #-2508] @ 0xfffff634 │ │ │ │ - blx 0x1e82118 │ │ │ │ + blx 0x1a82118 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9d13c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460a0ff8 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ svclt 0x0000fa91 │ │ │ │ addeq lr, r1, r0, lsl #22 │ │ │ │ @@ -55106,32 +55106,32 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vand q12, q15, q8 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrble r0, [r0, #1370]! @ 0x55a │ │ │ │ - sbcscs pc, r4, sp, asr #12 │ │ │ │ + sbccs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - stclt 1, cr15, [sl, #68] @ 0x44 │ │ │ │ + ldcllt 1, cr15, [sl, #-68]! @ 0xffffffbc │ │ │ │ strbne pc, [r3, -r7, asr #7] @ │ │ │ │ rscle r2, r4, r0, lsl #30 │ │ │ │ movtpl pc, #50436 @ 0xc504 @ │ │ │ │ tstpeq r3, r8, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1032f0c │ │ │ │ strtmi r0, [fp], #-816 @ 0xfffffcd0 │ │ │ │ svclt 0x00084628 │ │ │ │ eorcs r3, r0, #-2147483648 @ 0x80000000 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ bllt 0x1e03f68 │ │ │ │ - andcc pc, ip, sp, asr #12 │ │ │ │ + rscscs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - stcllt 1, cr15, [lr, #-68]! @ 0xffffffbc │ │ │ │ + ldcllt 1, cr15, [lr, #-68] @ 0xffffffbc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9d24c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ b 0xfe0ca014 │ │ │ │ stmibvc sp, {r1, r6, sl, fp} │ │ │ │ mcrreq 0, 0, pc, r0, cr12 @ │ │ │ │ b 0xfe357870 │ │ │ │ @@ -55173,15 +55173,15 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r0, -r0]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ mcrr2 7, 12, pc, r0, cr13 @ │ │ │ │ subpl pc, ip, r5, lsl #10 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vqadd.s16 d19, d0, d16 │ │ │ │ - strtmi lr, [r1], -lr, lsr #21 │ │ │ │ + @ instruction: 0x4621ea9e │ │ │ │ strcc r4, [r1], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xff32f7ff │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -55231,28 +55231,28 @@ │ │ │ │ stmdavc r5, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq r4, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strcs r4, [r0], #-1615 @ 0xfffff9b1 │ │ │ │ bleq 0x682618 │ │ │ │ vmin.s8 d20, d22, d9 │ │ │ │ vqrdmlah.s d16, d0, d1[0] │ │ │ │ @ instruction: 0xf64d0e04 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vrshr.s64 d19, d4, #64 │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf8cd022d │ │ │ │ stmib sp, {r2, r3, sp, lr, pc}^ │ │ │ │ strtmi r1, [r1], -r4, lsl #4 │ │ │ │ - @ instruction: 0xf1ee9804 │ │ │ │ - strtmi pc, [r1], -r1, lsl #16 │ │ │ │ + @ instruction: 0xf1ed9804 │ │ │ │ + qsub8mi pc, r1, r1 @ │ │ │ │ stmdals r5, {r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xfffcf1ed │ │ │ │ + @ instruction: 0xffecf1ed │ │ │ │ @ instruction: 0x460522bb │ │ │ │ @ instruction: 0xf10d2100 │ │ │ │ vqadd.s16 d16, d0, d13 │ │ │ │ - blls 0x100aa8 │ │ │ │ + blls 0x100a68 │ │ │ │ andcs r9, r0, #1543503872 @ 0x5c000000 │ │ │ │ ldrbmi r9, [r9], -r3, lsl #22 │ │ │ │ @ instruction: 0x932f4650 │ │ │ │ @ instruction: 0xf04f2302 │ │ │ │ @ instruction: 0xf88d0c0e │ │ │ │ movwls r3, #36895 @ 0x901f │ │ │ │ rsbscc pc, pc, sp, lsl #17 │ │ │ │ @@ -55279,41 +55279,41 @@ │ │ │ │ @ instruction: 0xf8cd0c80 │ │ │ │ strcc r8, [r8, -r4, asr #1] │ │ │ │ adcgt pc, r8, sp, asr #17 │ │ │ │ mcrrmi 6, 4, pc, r1, cr0 @ │ │ │ │ eorsgt pc, r4, sp, asr #17 │ │ │ │ cdp2 0, 6, cr15, cr14, cr5, {0} │ │ │ │ @ instruction: 0xf1e64630 │ │ │ │ - strtmi pc, [r8], -pc, ror #30 │ │ │ │ - @ instruction: 0xff6cf1e6 │ │ │ │ + qsaxmi pc, r8, pc @ │ │ │ │ + @ instruction: 0xff5cf1e6 │ │ │ │ addsmi r9, ip, #0, 22 │ │ │ │ strbmi sp, [pc], -r3, lsr #3 │ │ │ │ @ instruction: 0x33adf245 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ stmibvs r3!, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ vcgt.s8 d25, d5, d0 │ │ │ │ vqrdmlah.s d19, d0, d1[5] │ │ │ │ ldrtmi r0, [fp], -r4, lsl #28 │ │ │ │ - adcscc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + adccc pc, r4, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf64d464f │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ + vsra.s64 d19, d4, #64 │ │ │ │ @ instruction: 0xf8cd012d │ │ │ │ stmib sp, {r3, sp, pc}^ │ │ │ │ strcs fp, [r0], #-259 @ 0xfffffefd │ │ │ │ @ instruction: 0x469346f2 │ │ │ │ @ instruction: 0x46214699 │ │ │ │ @ instruction: 0xf1ed9804 │ │ │ │ - strtmi pc, [r1], -r7, lsl #31 │ │ │ │ + qsub16mi pc, r1, r7 @ │ │ │ │ ldrbmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xff82f1ed │ │ │ │ + @ instruction: 0xff72f1ed │ │ │ │ @ instruction: 0x460522bb │ │ │ │ @ instruction: 0xf10d2100 │ │ │ │ vqadd.s16 d16, d0, d13 │ │ │ │ - blls 0x809b4 │ │ │ │ + blls 0x80974 │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ tstls r7, #0, 4 │ │ │ │ @ instruction: 0xf04f2302 │ │ │ │ @ instruction: 0xf88d0c0e │ │ │ │ movwls r3, #36895 @ 0x901f │ │ │ │ rsbscc pc, pc, sp, lsl #17 │ │ │ │ ldrls r9, [r2, -r1, lsr #6] │ │ │ │ @@ -55340,16 +55340,16 @@ │ │ │ │ adcsge pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r4, sp, asr #17 │ │ │ │ mcrrmi 6, 4, pc, r2, cr0 @ │ │ │ │ sbchi pc, r4, sp, asr #17 │ │ │ │ addsgt pc, r4, sp, asr #17 │ │ │ │ ldc2l 0, cr15, [r4, #20]! │ │ │ │ @ instruction: 0xf1e64630 │ │ │ │ - @ instruction: 0x4628fef5 │ │ │ │ - cdp2 1, 15, cr15, cr2, cr6, {7} │ │ │ │ + strtmi pc, [r8], -r5, ror #29 │ │ │ │ + cdp2 1, 14, cr15, cr2, cr6, {7} │ │ │ │ addsmi r9, ip, #1024 @ 0x400 │ │ │ │ blmi 0x47aa40 │ │ │ │ blls 0xe20420 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorslt r8, r9, r5, lsr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -55361,109 +55361,109 @@ │ │ │ │ andvs pc, r3, #201326595 @ 0xc000003 │ │ │ │ andls r3, r0, #268435456 @ 0x10000000 │ │ │ │ vmov.f32 d16, #-26 @ 0xc1d00000 │ │ │ │ andcc r5, r1, #201326592 @ 0xc000000 │ │ │ │ andls r3, r1, #67108864 @ 0x4000000 │ │ │ │ svclt 0x0000e6cf │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq pc, [r2], -r8 @ │ │ │ │ + eorseq pc, r2, r8, lsr #13 │ │ │ │ tstcs r0, fp, asr r2 │ │ │ │ andseq pc, sp, sp, lsl #2 │ │ │ │ bleq 0x68283c │ │ │ │ - stmdb ip!, {r4, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdb ip, {r4, r6, r9, ip, sp, lr, pc} │ │ │ │ strcs r9, [r0, #-1296] @ 0xfffffaf0 │ │ │ │ ldrbmi r2, [r9], -lr, lsl #4 │ │ │ │ andscs pc, ip, sp, lsl #17 │ │ │ │ adccs r2, sl, #16, 12 @ 0x1000000 │ │ │ │ stmib sp, {r4, r6, r9, sl, lr}^ │ │ │ │ strtmi r6, [sl], -sl, lsl #4 │ │ │ │ - movtcc pc, #17997 @ 0x464d @ │ │ │ │ + teqpcc r4, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ ldrbvs pc, [r5, r5, asr #4]! @ │ │ │ │ streq pc, [r4, -r0, asr #5] │ │ │ │ ldrls r9, [r5, -r6, lsl #6] │ │ │ │ blx 0x1902452 │ │ │ │ strcc pc, [r4, #2260] @ 0x8d4 │ │ │ │ @ instruction: 0xf57f0419 │ │ │ │ subscs sl, sl, #2192 @ 0x890 │ │ │ │ @ instruction: 0xf10d4629 │ │ │ │ vqadd.s16 d16, d0, d14 │ │ │ │ - @ instruction: 0xf8d4e90a │ │ │ │ + @ instruction: 0xf8d4e8fa │ │ │ │ strtmi r3, [sl], -r8, lsl #11 │ │ │ │ @ instruction: 0x46504659 │ │ │ │ @ instruction: 0x960a9310 │ │ │ │ ldrls r2, [r5, -r2, lsl #6] │ │ │ │ eorcc pc, r1, sp, lsl #17 │ │ │ │ ldrls r2, [r1, #-936] @ 0xfffffc58 │ │ │ │ @ instruction: 0xf64d930b │ │ │ │ - vqdmlal.s , d0, d0[3] │ │ │ │ + vbic.i32 d19, #3072 @ 0x00000c00 │ │ │ │ movwls r0, #25389 @ 0x632d │ │ │ │ movwvc pc, #57920 @ 0xe240 @ │ │ │ │ andscc pc, ip, sp, lsr #17 │ │ │ │ blx 0x100249a │ │ │ │ ldrbcc pc, [ip, #-2260]! @ 0xfffff72c @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf67f2b04 │ │ │ │ adcscs sl, sl, #1696 @ 0x6a0 │ │ │ │ @ instruction: 0xf10d2100 │ │ │ │ strcs r0, [r1, #-30] @ 0xffffffe2 │ │ │ │ - stmia r2!, {r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldm r2, {r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ strcc pc, [ip, #2260] @ 0x8d4 │ │ │ │ adccs r2, r8, #16, 2 │ │ │ │ andvc pc, lr, r0, asr #4 │ │ │ │ andne lr, sl, #3358720 @ 0x334000 │ │ │ │ eorne lr, r2, #3358720 @ 0x334000 │ │ │ │ tstls r0, #0, 4 │ │ │ │ @ instruction: 0xf8ada906 │ │ │ │ @ instruction: 0xf64d001c │ │ │ │ - vorr.i32 , #2048 @ 0x00000800 │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf8ad032d │ │ │ │ movwls r0, #24700 @ 0x607c │ │ │ │ movwcs r4, #9808 @ 0x2650 │ │ │ │ eorpl pc, r1, sp, lsl #17 │ │ │ │ ldrbvs pc, [r5, r5, asr #4]! @ │ │ │ │ streq pc, [r4, -r0, asr #5] │ │ │ │ - strbcc pc, [r4, #-1613]! @ 0xfffff9b3 @ │ │ │ │ + ldrbcc pc, [r4, #-1613] @ 0xfffff9b3 @ │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0x972d9715 │ │ │ │ @ instruction: 0xf005951e │ │ │ │ ldrt pc, [sl], -sp, asr #26 @ │ │ │ │ movwcs r4, #10510 @ 0x290e │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ stc2l 0, cr15, [r6, #-20] @ 0xffffffec │ │ │ │ stmdbmi ip, {r1, r2, r3, r4, r6, r9, sl, sp, lr, pc} │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf0054650 │ │ │ │ @ instruction: 0xe652fd3f │ │ │ │ blx 0xff882e94 │ │ │ │ - @ instruction: 0x21a4f64d │ │ │ │ + orrscs pc, r4, sp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbscc pc, r0, sp, asr #12 │ │ │ │ + rsbcc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ vqsub.s32 q2, q14, │ │ │ │ - svclt 0x0000faed │ │ │ │ - eorseq pc, r2, r8, lsr lr @ │ │ │ │ - ldrsbteq pc, [r2], -r8 @ │ │ │ │ - eorseq pc, r2, r4, lsr #13 │ │ │ │ + svclt 0x0000fadd │ │ │ │ + eorseq pc, r2, r8, lsr #28 │ │ │ │ + eorseq pc, r2, r8, asr #27 │ │ │ │ + mlaseq r2, r4, r6, pc @ │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - rscsvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ + rscvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ tstcs fp, #0, 4 │ │ │ │ - subcc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorscc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xffa82894 │ │ │ │ + blx 0xff682894 │ │ │ │ andcs fp, r0, ip, asr #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf500bd30 │ │ │ │ stmdavs sl!, {r8, r9, ip, lr} │ │ │ │ @@ -55474,55 +55474,55 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d7b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - rscsvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ + rscvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r4, r0, #24, 18 @ 0x60000 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ vrhadd.s8 d16, d13, d0 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ @ instruction: 0xf0c8012d │ │ │ │ - orrlt pc, r4, pc, lsr #21 │ │ │ │ + @ instruction: 0xb184fa9f │ │ │ │ blmi 0x40e5ec │ │ │ │ blls 0x120658 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r4, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf500bd30 │ │ │ │ andcs r5, r4, #0, 6 │ │ │ │ strtmi sl, [r8], -r2, lsl #18 │ │ │ │ mrccc 8, 5, APSR_nzcv, cr4, cr3, {6} │ │ │ │ @ instruction: 0xf1d49302 │ │ │ │ - @ instruction: 0x2004f8b7 │ │ │ │ + andcs pc, r4, r7, lsr #17 │ │ │ │ vabd.s32 q15, , │ │ │ │ svclt 0x0000fa55 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - rscsvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ + rscvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ tstcs fp, #0, 4 │ │ │ │ - subcc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorscc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0x1d02980 │ │ │ │ + blx 0x1902980 │ │ │ │ stccs 1, cr11, [r1], {164} @ 0xa4 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ @ instruction: 0xf500d107 │ │ │ │ stmdavs fp!, {r6, ip, lr} │ │ │ │ orrmi pc, r0, #3 │ │ │ │ teqpcc r8, r0, asr #17 @ p-variant is OBSOLETE │ │ │ │ andlt r2, r3, r4 │ │ │ │ @@ -55534,110 +55534,110 @@ │ │ │ │ @ instruction: 0xf8c0682b │ │ │ │ @ instruction: 0xe7ef3118 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d8a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - rscsvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ + rscvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r4, r0, #491520 @ 0x78000 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ vrhadd.s8 d16, d13, d0 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ @ instruction: 0xf0c8012d │ │ │ │ - mvnslt pc, r7, lsr sl @ │ │ │ │ + mvnslt pc, r7, lsr #20 │ │ │ │ svclt 0x00182c01 │ │ │ │ mrsle r2, (UNDEF: 10) │ │ │ │ movtpl pc, #1280 @ 0x500 @ │ │ │ │ stmdbge r2, {r2, r9, sp} │ │ │ │ @ instruction: 0xf8d34628 │ │ │ │ movwls r3, #8504 @ 0x2138 │ │ │ │ - @ instruction: 0xf84cf1d4 │ │ │ │ + @ instruction: 0xf83cf1d4 │ │ │ │ blmi 0x3ce708 │ │ │ │ blls 0x120764 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r3, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf500bd30 │ │ │ │ andcs r5, r4, #64, 6 │ │ │ │ strtmi sl, [r8], -r2, lsl #18 │ │ │ │ @ instruction: 0x3118f8d3 │ │ │ │ @ instruction: 0xf1d49302 │ │ │ │ - @ instruction: 0xe7e3f831 │ │ │ │ + strb pc, [r3, r1, lsr #16]! @ │ │ │ │ @ instruction: 0xf9d0f261 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d93c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ - rscsvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ + rscvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r4, r0, #40, 18 @ 0xa0000 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ vrhadd.s8 d16, d13, d0 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ @ instruction: 0xf0c8012d │ │ │ │ - @ instruction: 0xf500f9e9 │ │ │ │ + @ instruction: 0xf500f9d9 │ │ │ │ strmi r5, [r4], -r0, asr #6 │ │ │ │ ldrbcs pc, [r0], #-2259 @ 0xfffff72d @ │ │ │ │ strteq pc, [r0], #-2259 @ 0xfffff72d │ │ │ │ eorne pc, r5, r2, asr r8 @ │ │ │ │ @ instruction: 0xf92af008 │ │ │ │ orrslt r4, r0, r1, lsl #12 │ │ │ │ @ instruction: 0xf50468c3 │ │ │ │ andscc r5, r0, r8 │ │ │ │ andsle r2, ip, r1, lsl #22 │ │ │ │ ldreq r6, [fp], fp, lsl #18 │ │ │ │ @ instruction: 0xf004d419 │ │ │ │ andcs pc, r4, #31488 @ 0x7b00 │ │ │ │ stmdbge r2, {r0, r1, r9, sl, lr} │ │ │ │ movwls r4, #9776 @ 0x2630 │ │ │ │ - @ instruction: 0xffeef1d3 │ │ │ │ + @ instruction: 0xffdef1d3 │ │ │ │ blmi 0x44e7c4 │ │ │ │ blls 0x1a0820 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r6, r0, lsl #6 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf004bd70 │ │ │ │ andcs pc, r8, #24832 @ 0x6100 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ bl 0x3980a0 │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ @ instruction: 0xf1d34502 │ │ │ │ - ldrdcs pc, [r8], -r1 │ │ │ │ + andcs pc, r8, r1, asr #31 │ │ │ │ vabd.s32 q15, , │ │ │ │ svclt 0x0000f96f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9da00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #20, 12 @ 0x1400000 │ │ │ │ @ instruction: 0xf64f460d │ │ │ │ - vrshr.s64 q11, q12, #64 │ │ │ │ + vmlal.s q11, d16, d0[6] │ │ │ │ vqsub.s8 d16, d13, d18 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - subcc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorscc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf98cf0c8 │ │ │ │ + @ instruction: 0xf97cf0c8 │ │ │ │ movtpl pc, #1280 @ 0x500 @ │ │ │ │ ldrbcc pc, [r0, #-2259]! @ 0xfffff72d @ │ │ │ │ svceq 0x000ef013 │ │ │ │ andscs fp, r0, #12, 30 @ 0x30 │ │ │ │ adcmi r2, r2, #32, 4 │ │ │ │ @ instruction: 0xf500dc29 │ │ │ │ @ instruction: 0xf500514f │ │ │ │ @@ -55674,25 +55674,25 @@ │ │ │ │ andcs pc, r4, r7, lsr #18 │ │ │ │ svclt 0x0000e7cd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9dad0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - rscsvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ + rscvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r4, r0, #950272 @ 0xe8000 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ vrhadd.s8 d16, d13, d0 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ @ instruction: 0xf0c8012d │ │ │ │ - @ instruction: 0xf500f91f │ │ │ │ + @ instruction: 0xf500f90f │ │ │ │ @ instruction: 0xf8d35340 │ │ │ │ @ instruction: 0xf0133570 │ │ │ │ svclt 0x000c0f0e │ │ │ │ eorcs r2, r0, #16, 4 │ │ │ │ ldcle 2, cr4, [fp], #-648 @ 0xfffffd78 │ │ │ │ mcrrpl 5, 0, pc, pc, cr0 @ │ │ │ │ tstppl r8, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @@ -55714,64 +55714,64 @@ │ │ │ │ andcs r3, r8, #-1375731712 @ 0xae000000 │ │ │ │ strtmi r0, [r1], #-292 @ 0xfffffedc │ │ │ │ ldmib r1, {r0, r1, r5, sl, lr}^ │ │ │ │ ldmib r3, {r1, r8}^ │ │ │ │ stmib sp, {r2, r7, r8, r9, sl, sp, lr}^ │ │ │ │ bl 0x386d80 │ │ │ │ strtmi r0, [r8], -r2, lsl #2 │ │ │ │ - @ instruction: 0xff06f1d3 │ │ │ │ + mrc2 1, 7, pc, cr6, cr3, {6} │ │ │ │ bl 0x38f1a4 │ │ │ │ strtmi r0, [r8], -r2, lsl #2 │ │ │ │ strvs lr, [r2, -sp, asr #19] │ │ │ │ - mrc2 1, 7, pc, cr14, cr3, {6} │ │ │ │ + mcr2 1, 7, pc, cr14, cr3, {6} @ │ │ │ │ bfi r2, r0, #0, #19 │ │ │ │ biceq lr, r4, #0, 22 │ │ │ │ @ instruction: 0xf5032208 │ │ │ │ @ instruction: 0x46285333 │ │ │ │ tsteq r2, sp, lsl #22 │ │ │ │ strmi lr, [ip, #2515] @ 0x9d3 │ │ │ │ strmi lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ - mcr2 1, 7, pc, cr14, cr3, {6} @ │ │ │ │ + mrc2 1, 6, pc, cr14, cr3, {6} │ │ │ │ strb r2, [r2, r8] │ │ │ │ @ instruction: 0xf0094608 │ │ │ │ andcs pc, r4, #3997696 @ 0x3d0000 │ │ │ │ stmdbge r2, {r0, r1, r9, sl, lr} │ │ │ │ movwls r4, #9768 @ 0x2628 │ │ │ │ - mcr2 1, 7, pc, cr2, cr3, {6} @ │ │ │ │ + mrc2 1, 6, pc, cr2, cr3, {6} │ │ │ │ ldr r2, [r6, r4]! │ │ │ │ @ instruction: 0xf880f261 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9dbdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0xf64f4615 │ │ │ │ - @ instruction: 0xf2c066f8 │ │ │ │ + vmlsl.s q11, d16, d0[6] │ │ │ │ bmi 0x13882b8 │ │ │ │ @ instruction: 0x9600231b │ │ │ │ vmax.s8 d20, d13, d15 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ ldmdavs r2, {r0, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ vhsub.s8 d16, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0c8022d │ │ │ │ - @ instruction: 0x4604f899 │ │ │ │ + strmi pc, [r4], -r9, lsl #17 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ andpl pc, r8, r0, lsl #10 │ │ │ │ stccs 0, cr3, [r3, #-64] @ 0xffffffc0 │ │ │ │ mcrne 8, 3, pc, cr8, cr3, {6} @ │ │ │ │ stmdbcc r0, {r0, r1, r2, r4, r5, r6, ip, lr, pc} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ ldmdale sp, {r0, r1, r2, r8, sl, fp, sp} │ │ │ │ @ instruction: 0xf005e8df │ │ │ │ mcrrne 0, 0, r4, r5, cr4 │ │ │ │ vstmdbcs r6!, {d21-} │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ - ldc2l 0, cr15, [lr, #364] @ 0x16c │ │ │ │ + stc2l 0, cr15, [lr, #364] @ 0x16c │ │ │ │ strbpl pc, [pc], #-1284 @ 0x46a48 @ │ │ │ │ strbeq lr, [r5], r6, lsl #22 │ │ │ │ strcc lr, [r2], #-2388 @ 0xfffff6ac │ │ │ │ @ instruction: 0xf1c268f2 │ │ │ │ sbcsmi r0, r3, r0, lsr #2 │ │ │ │ blx 0x1552dc │ │ │ │ movwmi pc, #45313 @ 0xb101 @ │ │ │ │ @@ -55790,18 +55790,18 @@ │ │ │ │ @ instruction: 0xf854544f │ │ │ │ cmpeq lr, r8, lsl #24 │ │ │ │ vrshl.s8 , q12, │ │ │ │ bl 0x52f14 │ │ │ │ stmdavs r3, {r0, r7} │ │ │ │ stmdbge r2, {r2, r9, sp} │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - mcr2 1, 3, pc, cr14, cr3, {6} @ │ │ │ │ + mrc2 1, 2, pc, cr14, cr3, {6} │ │ │ │ ldrb r2, [ip, r4] │ │ │ │ ldrmi r2, [sl], -r1, lsl #6 │ │ │ │ - stc2 0, cr15, [r2, #364]! @ 0x16c │ │ │ │ + ldc2 0, cr15, [r2, #364] @ 0x16c │ │ │ │ @ instruction: 0xf504e7c2 │ │ │ │ @ instruction: 0xf854544f │ │ │ │ ldreq r3, [sp, #3080] @ 0xc08 │ │ │ │ vqrshl.s8 , q0, │ │ │ │ bl 0x52f14 │ │ │ │ strb r0, [r6, r1, lsl #1]! │ │ │ │ strbpl pc, [pc], #-1284 @ 0x46ad8 @ │ │ │ │ @@ -55817,33 +55817,33 @@ │ │ │ │ ldrb r0, [r0, r1, lsl #1] │ │ │ │ strbpl pc, [pc], #-1284 @ 0x46b04 @ │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ strle r0, [pc, #347]! @ 0x46c67 │ │ │ │ tstpcc fp, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, r0, lsl #22 │ │ │ │ @ instruction: 0xf05be7c5 │ │ │ │ - @ instruction: 0x4603fc55 │ │ │ │ + strmi pc, [r3], -r5, asr #24 │ │ │ │ vabd.s32 q15, q8, q1 │ │ │ │ svclt 0x0000ffd7 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0xf64f460c │ │ │ │ - vshl.s64 q11, q12, #0 │ │ │ │ + vmls.f d22, d16, d0[6] │ │ │ │ tstcs fp, #209715200 @ 0xc800000 │ │ │ │ strmi r9, [r7], -r0, lsl #10 │ │ │ │ - subcc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorscc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vtst.8 d22, d13, d16 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ @ instruction: 0xf0c7012d │ │ │ │ - stmdbvs r1!, {r0, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcmi 0x0004f411 │ │ │ │ @ instruction: 0xf500d109 │ │ │ │ strmi r5, [r5], -pc, asr #6 │ │ │ │ @ instruction: 0xf85368e2 │ │ │ │ tsteq r8, r8, lsl #24 │ │ │ │ bcs 0xbbfac │ │ │ │ andlt sp, r2, r6, lsr #32 │ │ │ │ @@ -55859,52 +55859,52 @@ │ │ │ │ @ instruction: 0xf0118014 │ │ │ │ @ instruction: 0xf1060f20 │ │ │ │ svclt 0x00180004 │ │ │ │ @ instruction: 0xf1082240 │ │ │ │ cmnvs r3, r1, lsl #6 │ │ │ │ eorcs fp, r0, #8, 30 │ │ │ │ stmdavs r1!, {r0, r1, r6, r9, sl, lr} │ │ │ │ - ldrtmi pc, [r8], #1613 @ 0x64d @ │ │ │ │ + strtmi pc, [r8], #1613 @ 0x64d │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ and r9, sp, r1, lsl #8 │ │ │ │ @ instruction: 0x8014f8d6 │ │ │ │ - @ instruction: 0x43b8f64d │ │ │ │ + @ instruction: 0x43a8f64d │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ @ instruction: 0xf1089301 │ │ │ │ cmnvs r3, r1, lsl #6 │ │ │ │ ldcne 2, cr2, [r0, #-256]! @ 0xffffff00 │ │ │ │ strbmi r6, [r3], -r1, lsr #16 │ │ │ │ - ldrtcs pc, [r4], #1602 @ 0x642 @ │ │ │ │ + strtcs pc, [r4], #1602 @ 0x642 │ │ │ │ ldrteq pc, [r1], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf0ce9400 │ │ │ │ - @ instruction: 0xf505fbe7 │ │ │ │ + @ instruction: 0xf505fbd7 │ │ │ │ @ instruction: 0xf8d05040 │ │ │ │ @ instruction: 0xf8433450 │ │ │ │ andlt r7, r2, r8, lsr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9de20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - rscsvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ + rscvs pc, r8, #82837504 @ 0x4f00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r4, r0, #64, 18 @ 0x100000 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ vrhadd.s8 d16, d13, d0 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ @ instruction: 0xf0c7012d │ │ │ │ - stccs 15, cr15, [pc], {119} @ 0x77 │ │ │ │ + stccs 15, cr15, [pc], {103} @ 0x67 │ │ │ │ ldccs 13, cr13, [r9], {81} @ 0x51 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ blmi 0xdbaca0 │ │ │ │ blls 0x120cd0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r0, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -55937,44 +55937,44 @@ │ │ │ │ sbcvs pc, r0, #2 │ │ │ │ tstmi r3, #-1879048192 @ 0x90000000 │ │ │ │ cmnpmi ip, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ movwmi r0, #47460 @ 0xb964 │ │ │ │ stmdbge r2, {r2, r9, sp} │ │ │ │ orrvc lr, r4, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf1d39302 │ │ │ │ - andcs pc, r4, r9, asr #26 │ │ │ │ + andcs pc, r4, r9, lsr sp @ │ │ │ │ @ instruction: 0xf500e7b1 │ │ │ │ andcs r5, r4, #0 │ │ │ │ orreq lr, r4, #0, 22 │ │ │ │ strtmi sl, [r8], -r2, lsl #18 │ │ │ │ andscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf1d39302 │ │ │ │ - @ instruction: 0xe7f0fd3b │ │ │ │ + ldrb pc, [r0, fp, lsr #26]! @ │ │ │ │ andpl pc, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf0073010 │ │ │ │ andcs pc, r4, #1520 @ 0x5f0 │ │ │ │ stmdbge r2, {r0, r1, r9, sl, lr} │ │ │ │ movwls r4, #9768 @ 0x2628 │ │ │ │ - stc2 1, cr15, [lr, #-844]! @ 0xfffffcb4 │ │ │ │ + ldc2 1, cr15, [lr, #-844] @ 0xfffffcb4 │ │ │ │ vabd.s32 q15, q8, │ │ │ │ svclt 0x0000fecd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9df44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf64f231b │ │ │ │ - vrshr.s64 q11, q12, #64 │ │ │ │ + vmlal.s q11, d16, d0[6] │ │ │ │ vqsub.s8 d16, d13, d18 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - subcc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorscc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cdp2 0, 14, cr15, cr10, cr7, {6} │ │ │ │ + cdp2 0, 13, cr15, cr10, cr7, {6} │ │ │ │ stccs 8, cr6, [pc], {41} @ 0x29 │ │ │ │ @ instruction: 0xf021bf08 │ │ │ │ andsle r0, r7, r1, lsl #2 │ │ │ │ ldccs 13, cr13, [r9], {12} │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ andlt sp, r3, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -56015,35 +56015,35 @@ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf0073010 │ │ │ │ bfi pc, sp, (invalid: 28:11) @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9e028 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1d20ff0 │ │ │ │ - @ instruction: 0x4604fd79 │ │ │ │ - ldc2l 1, cr15, [r6, #-840]! @ 0xfffffcb8 │ │ │ │ + strmi pc, [r4], -r9, ror #26 │ │ │ │ + stc2l 1, cr15, [r6, #-840]! @ 0xfffffcb8 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ - blx 0xfff035fe │ │ │ │ + blx 0xffb035fe │ │ │ │ strmi r6, [r6], -r3, ror #16 │ │ │ │ stmdavs fp!, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ ldmdavs r3!, {r0, r1, r3, r4, r7, r8, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0x2101b9bb │ │ │ │ @ instruction: 0xf1ef4630 │ │ │ │ - @ instruction: 0x4628f9b3 │ │ │ │ - @ instruction: 0xffcef1d2 │ │ │ │ + strtmi pc, [r8], -r3, lsr #19 │ │ │ │ + @ instruction: 0xffbef1d2 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1d24070 │ │ │ │ - strtmi fp, [r0], -r9, asr #31 │ │ │ │ - @ instruction: 0xff0af0ce │ │ │ │ + @ instruction: 0x4620bfb9 │ │ │ │ + cdp2 0, 15, cr15, cr10, cr14, {6} │ │ │ │ blcs 0x6101c │ │ │ │ strtmi sp, [r8], -fp, ror #1 │ │ │ │ - @ instruction: 0xff1cf0ce │ │ │ │ + @ instruction: 0xff0cf0ce │ │ │ │ blcs 0x61048 │ │ │ │ ldmdavs r0!, {r0, r1, r2, r5, r6, r7, ip, lr, pc} │ │ │ │ - cdp2 0, 11, cr15, cr6, cr14, {6} │ │ │ │ + cdp2 0, 10, cr15, cr6, cr14, {6} │ │ │ │ svclt 0x0000e7e3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ stmdapl pc, {r8, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xb08b4bb8 │ │ │ │ @@ -56065,55 +56065,55 @@ │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ @ instruction: 0xf8d68096 │ │ │ │ @ instruction: 0xf4133568 │ │ │ │ andle r6, r4, r0, ror pc │ │ │ │ ldrbcc pc, [r4, #-2262]! @ 0xfffff72a @ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf64fd16f │ │ │ │ - vshl.s64 q11, q12, #0 │ │ │ │ + vmls.f d22, d16, d0[6] │ │ │ │ strls r0, [r0, #-1330] @ 0xffffface │ │ │ │ @ instruction: 0x4620231b │ │ │ │ - subcc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorscc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsblt pc, ip, #212, 16 @ 0xd40000 │ │ │ │ - cdp2 0, 1, cr15, cr4, cr7, {6} │ │ │ │ + cdp2 0, 0, cr15, cr4, cr7, {6} │ │ │ │ stmdbpl r0, {r8, sl, ip, sp, lr, pc}^ │ │ │ │ strmi r2, [r6], -r0, lsl #14 │ │ │ │ @ instruction: 0xf5069403 │ │ │ │ stmib sp, {r4, r6, r9, sl, ip, lr}^ │ │ │ │ ldrtcc r7, [ip], -r4, lsl #14 │ │ │ │ strvc lr, [r6, -sp, asr #19] │ │ │ │ @ instruction: 0xf8d99708 │ │ │ │ @ instruction: 0xf1dc0420 │ │ │ │ - @ instruction: 0x4631fa9b │ │ │ │ + ldrtmi pc, [r1], -fp, lsl #21 @ │ │ │ │ @ instruction: 0xf8cd4682 │ │ │ │ stmdage r4, {ip, sp, pc} │ │ │ │ - tstppl r8, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + movwpl pc, #34381 @ 0x864d @ │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - eorspl pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + eorpl pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf9d8f0ce │ │ │ │ + @ instruction: 0xf9c8f0ce │ │ │ │ ldrbmi r2, [r0], -r4, lsl #2 │ │ │ │ - @ instruction: 0xf93cf1e6 │ │ │ │ + @ instruction: 0xf92cf1e6 │ │ │ │ @ instruction: 0xf8c9aa03 │ │ │ │ @ instruction: 0xf6460450 │ │ │ │ vaddw.s8 , q0, d21 │ │ │ │ @ instruction: 0xf8d90104 │ │ │ │ @ instruction: 0xf1dc0420 │ │ │ │ - stmdage r4, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1d832b8 │ │ │ │ + stmdage r4, {r0, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x19832b8 │ │ │ │ @ instruction: 0x46204633 │ │ │ │ vabd.s8 d25, d6, d0 │ │ │ │ vmvn.i32 d21, #1280 @ 0x00000500 │ │ │ │ vhsub.s8 d16, d6, d4 │ │ │ │ vbic.i32 d23, #1 @ 0x00000001 │ │ │ │ @ instruction: 0xf0ce0104 │ │ │ │ - @ instruction: 0xf858fc39 │ │ │ │ + @ instruction: 0xf858fc29 │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ vrshl.s8 d29, d6, d4 │ │ │ │ vrsra.s64 d21, d28, #64 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ cmple r2, r0, lsl #22 │ │ │ │ ldmdavs sl, {r0, r1, r4, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ @@ -56124,57 +56124,57 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vrecps.f32 q12, q10, q8 │ │ │ │ vrsra.s64 d21, d28, #64 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ addle r2, r8, r0, lsl #22 │ │ │ │ - andpl pc, r0, sp, asr #12 │ │ │ │ + rscsmi pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0x1f83328 │ │ │ │ + blx 0x1b83328 │ │ │ │ strmi r2, [r3], -r0, lsl #2 │ │ │ │ strtmi r9, [r0], -r0, lsl #2 │ │ │ │ eorspl pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, r4, #192, 4 │ │ │ │ @ instruction: 0x51a5f246 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ - stc2 0, cr15, [r0], {206} @ 0xce │ │ │ │ + blx 0xffc83346 │ │ │ │ @ instruction: 0xf64de773 │ │ │ │ - vmla.i d20, d16, d0[7] │ │ │ │ + vshr.s64 q10, q6, #64 │ │ │ │ @ instruction: 0xf0ce002d │ │ │ │ - strls pc, [r0, #-2663] @ 0xfffff599 │ │ │ │ + strls pc, [r0, #-2647] @ 0xfffff5a9 │ │ │ │ vmax.s8 d20, d6, d3 │ │ │ │ vsubl.s8 q11, d0, d25 │ │ │ │ strtmi r0, [r0], -r4, lsl #4 │ │ │ │ orrsvs pc, r5, r6, asr #4 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ - blx 0xffb8336e │ │ │ │ + blx 0xff78336e │ │ │ │ strls lr, [r0, #-1877] @ 0xfffff8ab │ │ │ │ @ instruction: 0x4620231b │ │ │ │ - subcc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorscc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbvs pc, ip, #212, 16 @ 0xd40000 │ │ │ │ - ldc2l 0, cr15, [r8, #-796]! @ 0xfffffce4 │ │ │ │ + stc2l 0, cr15, [r8, #-796]! @ 0xfffffce4 │ │ │ │ ldmdbpl r1, {r8, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq ip!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x960046bb │ │ │ │ strmi r4, [r6], -r9, asr #12 │ │ │ │ - movtpl pc, #50765 @ 0xc64d @ │ │ │ │ + teqppl ip, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ @ instruction: 0xf64da803 │ │ │ │ - vmlal.s , d0, d0[4] │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ stmib sp, {r0, r2, r3, r5, r9}^ │ │ │ │ @ instruction: 0xf6427703 │ │ │ │ - @ instruction: 0xf2c028b4 │ │ │ │ + vmlal.s8 q9, d16, d20 │ │ │ │ stmib sp, {r0, r4, r5, fp}^ │ │ │ │ ldrbmi r7, [sl], r5, lsl #14 │ │ │ │ strbpl pc, [pc, -r6, lsl #10] @ │ │ │ │ - @ instruction: 0xf93ef0ce │ │ │ │ + @ instruction: 0xf92ef0ce │ │ │ │ streq pc, [r8], -r5, lsl #2 │ │ │ │ and r3, r2, r8, asr #10 │ │ │ │ adcsmi r3, r5, #8, 12 @ 0x800000 │ │ │ │ ldmdb r7, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ ldmdavs r1!, {r1, r8, r9, sp}^ │ │ │ │ eoreq pc, r0, r1, asr #3 │ │ │ │ stmdbcc r0!, {r1, r3, r6, r7, lr} │ │ │ │ @@ -56182,57 +56182,57 @@ │ │ │ │ @ instruction: 0xf101fa23 │ │ │ │ movwmi r4, #41730 @ 0xa302 │ │ │ │ strble r0, [sp, #2003]! @ 0x7d3 │ │ │ │ bhi 0x817f4 │ │ │ │ eorcs r4, r0, #95420416 @ 0x5b00000 │ │ │ │ ldmdavs r1!, {r0, r1, fp, sp, pc} │ │ │ │ @ instruction: 0xf0ce3608 │ │ │ │ - @ instruction: 0xf10bf97b │ │ │ │ + @ instruction: 0xf10bf96b │ │ │ │ adcsmi r0, r5, #1024 @ 0x400 │ │ │ │ stmdage r3, {r0, r1, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf0ce2500 │ │ │ │ - strbmi pc, [fp], -r5, asr #19 @ │ │ │ │ + @ instruction: 0x464bf9b5 │ │ │ │ vmax.s8 d20, d6, d16 │ │ │ │ vmvn.i32 d21, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf6460204 │ │ │ │ vsra.s64 , , #64 │ │ │ │ strls r0, [r0, #-260] @ 0xfffffefc │ │ │ │ - blx 0xfe303432 │ │ │ │ + blx 0x1f03432 │ │ │ │ @ instruction: 0xf64de75a │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vshr.s64 d20, d16, #64 │ │ │ │ @ instruction: 0xf0ce002d │ │ │ │ - strls pc, [r0, #-2545] @ 0xfffff60f │ │ │ │ + strls pc, [r0, #-2529] @ 0xfffff61f │ │ │ │ vmax.s8 d20, d6, d3 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ strtmi r0, [r0], -r4, lsl #4 │ │ │ │ biceq pc, r5, r6, asr #12 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ - blx 0x1e0345a │ │ │ │ + blx 0x1a0345a │ │ │ │ stccc 8, cr15, [r8], {88} @ 0x58 │ │ │ │ strbpl pc, [r0], -r4, lsl #10 @ │ │ │ │ strbcs pc, [r0, #-963] @ 0xfffffc3d @ │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ @ instruction: 0xe76caed8 │ │ │ │ - rscmi pc, r0, sp, asr #12 │ │ │ │ + sbcsmi pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf9d4f0ce │ │ │ │ + @ instruction: 0xf9c4f0ce │ │ │ │ strls r4, [r0, #-1539] @ 0xfffff9fd │ │ │ │ vmax.s8 d20, d6, d16 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf6460204 │ │ │ │ vmla.f d16, d16, d1[1] │ │ │ │ @ instruction: 0xf0ce0104 │ │ │ │ - @ instruction: 0xf858fb59 │ │ │ │ + @ instruction: 0xf858fb49 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr13, cr15, {3} │ │ │ │ @ instruction: 0xf64de751 │ │ │ │ - vshr.s64 q10, q0, #64 │ │ │ │ + vmla.i d20, d16, d0[0] │ │ │ │ @ instruction: 0xf0ce002d │ │ │ │ - @ instruction: 0x9700f9b9 │ │ │ │ + strls pc, [r0, -r9, lsr #19] │ │ │ │ strb r4, [r3, r3, lsl #12]! │ │ │ │ stc2 2, cr15, [r8], #384 @ 0x180 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ orrpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf8513110 │ │ │ │ @ instruction: 0xf0111c08 │ │ │ │ @@ -56325,15 +56325,15 @@ │ │ │ │ @ instruction: 0xf8c42a3c │ │ │ │ ldmdale r5, {r2, r3, r6, r9, fp, ip, sp} │ │ │ │ bicpl pc, r4, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ andscs pc, r2, r3, lsr r8 @ │ │ │ │ andle r4, fp, sl, lsl #5 │ │ │ │ - movtvc pc, #1615 @ 0x64f @ │ │ │ │ + teqpvc r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwne lr, #11011 @ 0x2b03 │ │ │ │ ldrvs pc, [r5], #-1284 @ 0xfffffafc │ │ │ │ @ instruction: 0x4798689b │ │ │ │ smlabteq r0, r4, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -56784,63 +56784,63 @@ │ │ │ │ andsmi r0, r3, r8, lsl r3 │ │ │ │ stmib r4, {r9, sp}^ │ │ │ │ ldmdblt r9!, {r2, r3, r5, r6, r7, r9, ip, sp} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf958f11a │ │ │ │ + @ instruction: 0xf948f11a │ │ │ │ @ instruction: 0xf5a4b158 │ │ │ │ ldccc 4, cr5, [r0], {8} │ │ │ │ @ instruction: 0xf7fd4620 │ │ │ │ strtmi pc, [r0], -r7, lsr #16 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4030 │ │ │ │ @ instruction: 0xf64db85b │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vrshr.s64 d21, d28, #64 │ │ │ │ @ instruction: 0xf64d022d │ │ │ │ - vsra.s64 d21, d24, #64 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ adcpl pc, fp, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf1f34b01 │ │ │ │ - svclt 0x0000fdab │ │ │ │ - eorseq pc, r2, r0, lsl #31 │ │ │ │ + svclt 0x0000fd9b │ │ │ │ + eorseq pc, r2, r0, ror pc @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r5, r8, sp} │ │ │ │ - svclt 0x0086f092 │ │ │ │ + svclt 0x0076f092 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9ec88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - @ instruction: 0xf87cf11a │ │ │ │ + @ instruction: 0xf86cf11a │ │ │ │ @ instruction: 0xf5a44605 │ │ │ │ ldmdacc r0, {r3, ip, lr} │ │ │ │ @ instruction: 0xf7fd460c │ │ │ │ movwcs pc, #2211 @ 0x8a3 @ │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ vmax.s32 d4, d1, d24 │ │ │ │ - andcs pc, r0, #12779520 @ 0xc30000 │ │ │ │ + andcs pc, r0, #11730944 @ 0xb30000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9ecc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ movwcs r5, #16544 @ 0x40a0 │ │ │ │ @ instruction: 0xf0016801 │ │ │ │ addmi r0, fp, pc, lsl #2 │ │ │ │ blcc 0x98450 │ │ │ │ b 0x1117b34 │ │ │ │ @ instruction: 0xf09f0402 │ │ │ │ - @ instruction: 0x4621fe5d │ │ │ │ + strtmi pc, [r1], -sp, asr #28 │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - pop {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + pop {r0, r1, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf09f4038 │ │ │ │ - svclt 0x0000be6b │ │ │ │ + svclt 0x0000be5b │ │ │ │ @ instruction: 0xf0074611 │ │ │ │ svclt 0x0000bfd9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9ed08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0070ff8 │ │ │ │ tstpcs r0, fp, ror #30 @ p-variant is OBSOLETE │ │ │ │ @@ -56897,15 +56897,15 @@ │ │ │ │ bcs 0x963f0 │ │ │ │ msrhi R11_fiq, r0 │ │ │ │ andls r2, r6, #0, 4 │ │ │ │ movwls r9, #24324 @ 0x5f04 │ │ │ │ vmin.s8 d20, d15, d24 │ │ │ │ strmi pc, [r3], r9, lsl #20 │ │ │ │ @ instruction: 0xf1e53061 │ │ │ │ - rsbcs pc, r0, #405504 @ 0x63000 │ │ │ │ + rsbcs pc, r0, #339968 @ 0x53000 │ │ │ │ strtmi r4, [r9], -r4, lsl #12 │ │ │ │ b 0xfef85b24 │ │ │ │ andeq pc, r1, #-1073741822 @ 0xc0000002 │ │ │ │ @ instruction: 0xf1044639 │ │ │ │ @ instruction: 0xf7c80060 │ │ │ │ bls 0xc26ec │ │ │ │ bls 0x11ffa0 │ │ │ │ @@ -56955,15 +56955,15 @@ │ │ │ │ @ instruction: 0xf0006f82 │ │ │ │ blls 0x67f10 │ │ │ │ stmdbls r2, {r1, r5, r9, sl, lr} │ │ │ │ movtpl pc, #1283 @ 0x503 @ │ │ │ │ strteq pc, [r0], #-2259 @ 0xfffff72d │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf1da4ff0 │ │ │ │ - mcrcs 14, 0, fp, cr0, cr11, {3} │ │ │ │ + cdpcs 14, 0, cr11, cr0, cr11, {3} │ │ │ │ stmiavs sl!, {r0, r1, r4, r5, ip, lr, pc}^ │ │ │ │ svclt 0x00182a02 │ │ │ │ eorle r0, lr, r2, lsr r4 │ │ │ │ tstmi sl, #232, 18 @ 0x3a0000 │ │ │ │ sbceq lr, r9, #270336 @ 0x42000 │ │ │ │ b 0x10c9520 │ │ │ │ b 0x10d0828 │ │ │ │ @@ -56971,26 +56971,26 @@ │ │ │ │ sbcne lr, r0, #270336 @ 0x42000 │ │ │ │ addpl pc, r0, #66 @ 0x42 │ │ │ │ @ instruction: 0xf53f9202 │ │ │ │ movwls sl, #24404 @ 0x5f54 │ │ │ │ stmdbls r2, {r8, r9, fp, ip, pc} │ │ │ │ subpl pc, r0, #12582912 @ 0xc00000 │ │ │ │ strteq pc, [r0], #-2258 @ 0xfffff72e │ │ │ │ - ldc2l 1, cr15, [lr, #-872] @ 0xfffffc98 │ │ │ │ + stc2l 1, cr15, [lr, #-872] @ 0xfffffc98 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ svcge 0x0047f43f │ │ │ │ ldreq r6, [r2], -r2, lsl #18 │ │ │ │ svcge 0x0043f53f │ │ │ │ - @ instruction: 0x51b8f64d │ │ │ │ + @ instruction: 0x51a8f64d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcspl pc, ip, sp, asr #12 │ │ │ │ + sbcpl pc, ip, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s q10, q1, │ │ │ │ vhsub.s32 d3, d26, d18 │ │ │ │ - @ instruction: 0xf44ffedb │ │ │ │ + @ instruction: 0xf44ffecb │ │ │ │ @ instruction: 0x26131298 │ │ │ │ @ instruction: 0xf011e7cc │ │ │ │ svclt 0x000c4f80 │ │ │ │ ldrshcs r2, [r0, #28]! │ │ │ │ svclt 0x00184211 │ │ │ │ andslt pc, r8, sp, asr #17 │ │ │ │ svcge 0x003ef47f │ │ │ │ @@ -57029,21 +57029,21 @@ │ │ │ │ blcs 0x62a7c │ │ │ │ svcge 0x006bf47f │ │ │ │ cmnlt r3, #58112 @ 0xe300 │ │ │ │ blcs 0x63088 │ │ │ │ svcge 0x0065f47f │ │ │ │ blcs 0x62e90 │ │ │ │ svcge 0x0061f47f │ │ │ │ - @ instruction: 0x51b8f64d │ │ │ │ + @ instruction: 0x51a8f64d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorvs pc, ip, sp, asr #12 │ │ │ │ + andsvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d2, d10 │ │ │ │ vqsub.s32 d4, d10, d20 │ │ │ │ - @ instruction: 0xf442fe71 │ │ │ │ + @ instruction: 0xf442fe61 │ │ │ │ @ instruction: 0x61224201 │ │ │ │ stmiavs sl!, {r0, r1, r3, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00062a02 │ │ │ │ vst1.8 {d18-d20}, [pc] │ │ │ │ andcs r2, r0, r0, ror r0 │ │ │ │ subeq lr, pc, sl, lsr #13 │ │ │ │ mrcge 5, 6, APSR_nzcv, cr2, cr15, {1} │ │ │ │ @@ -57054,29 +57054,29 @@ │ │ │ │ stclvs 6, cr14, [r3], #-808 @ 0xfffffcd8 │ │ │ │ bicle r2, pc, r0, lsl #22 │ │ │ │ stmdbcs r0, {r1, r2, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stmdbls r9, {r0, r1, r2, r3, r4, r5, r7, r8, ip, lr, pc} │ │ │ │ stcne 8, cr15, [r8], {81} @ 0x51 │ │ │ │ ldrtle r0, [sl], #329 @ 0x149 │ │ │ │ @ instruction: 0xf64de7a1 │ │ │ │ - vsra.s64 d21, d24, #64 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vmla.i d21, d16, d0[7] │ │ │ │ blmi 0xc7f30 │ │ │ │ sbcscc pc, r7, #536870916 @ 0x20000004 │ │ │ │ - cdp2 2, 4, cr15, cr0, cr10, {1} │ │ │ │ - eorseq pc, r2, ip, lsl #31 │ │ │ │ + cdp2 2, 3, cr15, cr0, cr10, {1} │ │ │ │ + eorseq pc, r2, ip, ror pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9f090 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5010ff0 │ │ │ │ strmi r5, [r4], -r0, asr #10 │ │ │ │ @ instruction: 0xf8d54601 │ │ │ │ @ instruction: 0xf1da0420 │ │ │ │ - stmdbvs r3, {r0, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3, {r0, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svcvs 0x00a0f413 │ │ │ │ @ instruction: 0xf8d5d11d │ │ │ │ rsceq r1, r3, ip, lsr #8 │ │ │ │ strtcs pc, [r4], #-2261 @ 0xfffff72b │ │ │ │ sbceq lr, r1, r2, lsl #22 │ │ │ │ @ instruction: 0xf414d41e │ │ │ │ @ instruction: 0xf04f4f00 │ │ │ │ @@ -57111,21 +57111,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc5102 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - @ instruction: 0x51b8f64d │ │ │ │ + @ instruction: 0x51a8f64d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subvs pc, r8, sp, asr #12 │ │ │ │ + eorsvs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - stc2l 2, cr15, [lr, #168] @ 0xa8 │ │ │ │ - eorseq pc, r2, r4, lsr #31 │ │ │ │ + ldc2 2, cr15, [lr, #168]! @ 0xa8 │ │ │ │ + mlaseq r2, r4, pc, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9f174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x30bf5c │ │ │ │ stmiavs sl, {r0, r1, r3, r4, r5, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c03eb00 │ │ │ │ andle r2, sl, r1, lsl #20 │ │ │ │ @@ -57135,21 +57135,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiapl r0, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64dbd08 │ │ │ │ - vsra.s64 d21, d24, #64 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmla.i d22, d0, d0[2] │ │ │ │ + vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ blmi 0xc8074 │ │ │ │ vhsub.s32 d2, d10, d26 │ │ │ │ - svclt 0x0000fd9f │ │ │ │ - ldrhteq pc, [r2], -r0 @ │ │ │ │ + svclt 0x0000fd8f │ │ │ │ + eorseq pc, r2, r0, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9f1d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ stmibvc fp, {r0, r1, r2, r3, r4, r7, r9, ip, lr} │ │ │ │ bvc 0x1294824 │ │ │ │ @ instruction: 0xf00100db │ │ │ │ @@ -57160,29 +57160,29 @@ │ │ │ │ andle r4, sl, #805306377 @ 0x30000009 │ │ │ │ movwne pc, #45571 @ 0xb203 @ │ │ │ │ sbceq lr, r3, r0, lsl #22 │ │ │ │ ldrdeq lr, [r0, -r0] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64dbd08 │ │ │ │ - vsra.s64 d21, d24, #64 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmov.i32 q11, #8 @ 0x00000008 │ │ │ │ + vmla.i d22, d0, d0[2] │ │ │ │ blmi 0xc80d8 │ │ │ │ subsvs pc, r3, #64, 4 │ │ │ │ - stc2l 2, cr15, [ip, #-168]! @ 0xffffff58 │ │ │ │ - ldrhteq pc, [r2], -ip @ │ │ │ │ + ldc2l 2, cr15, [ip, #-168] @ 0xffffff58 │ │ │ │ + eorseq pc, r2, ip, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9f238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff8 │ │ │ │ @ instruction: 0xf5044601 │ │ │ │ @ instruction: 0xf8d45440 │ │ │ │ @ instruction: 0xf1da0420 │ │ │ │ - stmdbvs r3, {r0, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3, {r0, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcvs 0x00a0f413 │ │ │ │ @ instruction: 0xf8d4bf02 │ │ │ │ movwcc r3, #5164 @ 0x142c │ │ │ │ strtcc pc, [ip], #-2244 @ 0xfffff73c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -57290,15 +57290,15 @@ │ │ │ │ and r4, r8, r0, lsl #4 │ │ │ │ svceq 0x0000f1be │ │ │ │ blls 0xfc29c │ │ │ │ cmppeq r6, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r2, #12, 20 @ 0xc000 │ │ │ │ stmib r0, {r0, r1, r3, lr}^ │ │ │ │ @ instruction: 0xf11923ea │ │ │ │ - stmdacs r0, {r0, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi sp, [r8], -r0, rrx │ │ │ │ blx 0xff08621a │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ @ instruction: 0x4628fbf7 │ │ │ │ stc2 7, cr15, [r2], #1008 @ 0x3f0 │ │ │ │ @ instruction: 0x33a4f8d4 │ │ │ │ svceq 0x00f0f013 │ │ │ │ @@ -57340,22 +57340,22 @@ │ │ │ │ b 0x348824 │ │ │ │ andmi r0, fp, r2, lsl #4 │ │ │ │ blls 0x10211c │ │ │ │ cmppeq r6, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ cmnppl r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r2, #12, 20 @ 0xc000 │ │ │ │ str r4, [r9, fp] │ │ │ │ - sbcpl pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + adcspl pc, ip, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x51b8f64d │ │ │ │ + @ instruction: 0x51a8f64d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d1, d0 │ │ │ │ blmi 0x98ed0 │ │ │ │ - @ instruction: 0xf962f1f3 │ │ │ │ - ldrsbteq pc, [r2], -r0 @ │ │ │ │ + @ instruction: 0xf952f1f3 │ │ │ │ + eorseq pc, r2, r0, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9f50c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #448] @ 0x484d4 │ │ │ │ addlt r7, r3, sl, lsl #22 │ │ │ │ @ instruction: 0xf8d04613 │ │ │ │ stc 3, cr2, [sp, #672] @ 0x2a0 │ │ │ │ @@ -57605,21 +57605,21 @@ │ │ │ │ @ instruction: 0xf3c3bfa8 │ │ │ │ ble 0xffaa08f8 │ │ │ │ strbteq pc, [r8], #-2192 @ 0xfffff770 @ │ │ │ │ smlabtcs r0, r0, r9, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64dbd08 │ │ │ │ - vsra.s64 d21, d24, #64 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmvn.i32 q11, #8 @ 0x00000008 │ │ │ │ + vmla.i d22, d0, d0[6] │ │ │ │ blmi 0xc87d0 │ │ │ │ submi pc, pc, #64, 4 │ │ │ │ - @ instruction: 0xf9f0f22a │ │ │ │ - eorseq pc, r2, r0, ror #31 │ │ │ │ + @ instruction: 0xf9e0f22a │ │ │ │ + ldrsbteq pc, [r2], -r0 @ │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0x0151689a │ │ │ │ @ instruction: 0xf500d42b │ │ │ │ ldrlt r5, [r0], #-896 @ 0xfffffc80 │ │ │ │ msrmi SPSR_, #13828096 @ 0xd30000 │ │ │ │ movweq pc, #61460 @ 0xf014 @ │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ @@ -57680,15 +57680,15 @@ │ │ │ │ @ instruction: 0xf8ded009 │ │ │ │ andmi r1, sl, r8, ror r4 │ │ │ │ ldrbtne pc, [ip], #-2270 @ 0xfffff722 @ │ │ │ │ tstmi sl, #11 │ │ │ │ qadd16mi fp, r9, r4 │ │ │ │ pop {r8, sp} │ │ │ │ @ instruction: 0xf0c34030 │ │ │ │ - svclt 0x0000be63 │ │ │ │ + svclt 0x0000be53 │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ strcs r3, [r1, #-2064] @ 0xfffff7f0 │ │ │ │ cmpppl r8, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ subpl pc, r0, r0, lsl #10 │ │ │ │ stcne 8, cr15, [r8], {81} @ 0x51 │ │ │ │ biccs pc, r4, r1, asr #7 │ │ │ │ @@ -57713,15 +57713,15 @@ │ │ │ │ @ instruction: 0xf8ded009 │ │ │ │ mulmi sl, r0, r4 │ │ │ │ ldrne pc, [r4], #2270 @ 0x8de │ │ │ │ tstmi sl, #11 │ │ │ │ qadd16mi fp, r9, r4 │ │ │ │ pop {r8, sp} │ │ │ │ @ instruction: 0xf0c34030 │ │ │ │ - svclt 0x0000be21 │ │ │ │ + svclt 0x0000be11 │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ strcs r3, [r1, #-2064] @ 0xfffff7f0 │ │ │ │ cmpppl r8, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ subpl pc, r0, r0, lsl #10 │ │ │ │ stcne 8, cr15, [r8], {81} @ 0x51 │ │ │ │ biccs pc, r4, r1, asr #7 │ │ │ │ @@ -57747,15 +57747,15 @@ │ │ │ │ @ instruction: 0xf8ded009 │ │ │ │ andmi r1, fp, r8, ror r4 │ │ │ │ ldrbtne pc, [ip], #-2270 @ 0xfffff722 @ │ │ │ │ tstmi r3, #10 │ │ │ │ qadd16mi fp, r9, r4 │ │ │ │ pop {r8, sp} │ │ │ │ @ instruction: 0xf0c34030 │ │ │ │ - svclt 0x0000bddd │ │ │ │ + svclt 0x0000bdcd │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ strcs r3, [r1, #-2064] @ 0xfffff7f0 │ │ │ │ cmpppl r8, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ subpl pc, r0, r0, lsl #10 │ │ │ │ stcne 8, cr15, [r8], {81} @ 0x51 │ │ │ │ biccs pc, r4, r1, asr #7 │ │ │ │ @@ -57781,15 +57781,15 @@ │ │ │ │ @ instruction: 0xf8ded009 │ │ │ │ mulmi fp, r0, r4 │ │ │ │ ldrne pc, [r4], #2270 @ 0x8de │ │ │ │ tstmi r3, #10 │ │ │ │ qadd16mi fp, r9, r4 │ │ │ │ pop {r8, sp} │ │ │ │ @ instruction: 0xf0c34030 │ │ │ │ - svclt 0x0000bd99 │ │ │ │ + svclt 0x0000bd89 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9fbd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x30c9c0 │ │ │ │ stmiavs sl, {r0, r1, r3, r4, r5, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c03eb00 │ │ │ │ andle r2, sl, r1, lsl #20 │ │ │ │ @@ -57799,31 +57799,31 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiapl r0, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64dbd08 │ │ │ │ - vsra.s64 d21, d24, #64 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmla.i d22, d0, d0[2] │ │ │ │ + vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ blmi 0xc8ad8 │ │ │ │ vhsub.s32 d2, d10, d26 │ │ │ │ - svclt 0x0000f86d │ │ │ │ - ldrhteq pc, [r2], -r0 @ │ │ │ │ + svclt 0x0000f85d │ │ │ │ + eorseq pc, r2, r0, lsr #31 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ stmiblt fp, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7690 │ │ │ │ @ instruction: 0xf64fd80e │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ bl 0xc9324 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmdacc r3, {r2, r4, r5, r7} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ andcs r0, r0, #192 @ 0xc0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #8 │ │ │ │ @@ -57836,15 +57836,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ stmiblt fp, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d76e4 │ │ │ │ @ instruction: 0xf64fd80e │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ bl 0xc9378 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmdacc r3, {r2, r4, r5, r7} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ andcs r0, r0, #192 @ 0xc0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #8 │ │ │ │ @@ -57857,15 +57857,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ stmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7738 │ │ │ │ @ instruction: 0xf64fd80e │ │ │ │ - vmla.f d23, d0, d0[0] │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ bl 0x88fcc │ │ │ │ @ instruction: 0xf8d10183 │ │ │ │ blcs 0x114ddc │ │ │ │ andcs sp, r0, r4, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq pc, r1, #130 @ 0x82 │ │ │ │ @@ -57879,15 +57879,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41c │ │ │ │ stmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7790 │ │ │ │ @ instruction: 0xf64fd812 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ bl 0xc9424 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x94e34 │ │ │ │ andcs sp, r0, r8, lsl #26 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vmla.f , , d0[2] │ │ │ │ @@ -57902,15 +57902,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d77ec │ │ │ │ @ instruction: 0xf64fd80d │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ bl 0xc9480 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x114e90 │ │ │ │ andcs sp, r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @ instruction: 0xf0000840 │ │ │ │ @@ -57925,15 +57925,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41d │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcs pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x2d7448 │ │ │ │ @ instruction: 0xf64fd813 │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ bl 0x1098dc │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ blcs 0xd4eec │ │ │ │ @ instruction: 0xf8d0d109 │ │ │ │ blcs 0x557c4 │ │ │ │ andmi pc, r0, r3 │ │ │ │ @ instruction: 0x2007bfb8 │ │ │ │ @@ -57948,15 +57948,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d78a4 │ │ │ │ @ instruction: 0xf64fd80d │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ bl 0xc9538 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x114f48 │ │ │ │ andcs sp, r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vst2.32 {d0-d3}, [r0 :256], r8 │ │ │ │ @@ -57971,15 +57971,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7900 │ │ │ │ @ instruction: 0xf64fd80d │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ bl 0xc9594 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x114fa4 │ │ │ │ andcs sp, r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vst2.32 {d0-d3}, [r0 :256], r8 │ │ │ │ @@ -57994,15 +57994,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41b │ │ │ │ ldmiblt fp, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcs pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x2d755c │ │ │ │ @ instruction: 0xf64fd808 │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ bl 0x1099f0 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ strhlt r3, [fp, r4]! │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdcc pc, [r8, #-128] @ 0xffffff80 │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ @@ -58022,15 +58022,15 @@ │ │ │ │ streq r1, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41e │ │ │ │ bllt 0xc8d2b0 │ │ │ │ ldrsbne pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ stmdbcs sl, {r4, r8, fp, ip, sp} │ │ │ │ @ instruction: 0xf64fd814 │ │ │ │ - vqdmulh.s d23, d0, d0[0] │ │ │ │ + vmvn.i32 d23, #255 @ 0x000000ff │ │ │ │ bl 0x34be60 │ │ │ │ @ instruction: 0xf8dc0c81 │ │ │ │ stmdbcs r3, {r2, r4, r5, r7, ip} │ │ │ │ @ instruction: 0xf8c0d10a │ │ │ │ @ instruction: 0xf8c02b88 │ │ │ │ andcs r3, r0, ip, lsl #23 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -58049,15 +58049,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41a │ │ │ │ bllt 0x11531c │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7a38 │ │ │ │ @ instruction: 0xf64fd810 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ bl 0xc96cc │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x1150dc │ │ │ │ @ instruction: 0xf500d106 │ │ │ │ ldmdb r0, {r0, r3, r4, r5, sp, lr}^ │ │ │ │ andcs r0, r0, #-2147483648 @ 0x80000000 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -58082,21 +58082,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc5102 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - @ instruction: 0x51b8f64d │ │ │ │ + @ instruction: 0x51a8f64d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subvs pc, r8, sp, asr #12 │ │ │ │ + eorsvs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - cdp2 2, 3, cr15, cr6, cr9, {1} │ │ │ │ - eorseq pc, r2, r4, lsr #31 │ │ │ │ + cdp2 2, 2, cr15, cr6, cr9, {1} │ │ │ │ + mlaseq r2, r4, pc, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba00a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34ce6c │ │ │ │ stmiavs sp, {r2, r4, r6, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c04eb00 │ │ │ │ andle r2, fp, r1, lsl #26 │ │ │ │ @@ -58107,21 +58107,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc5102 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - @ instruction: 0x51b8f64d │ │ │ │ + @ instruction: 0x51a8f64d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subvs pc, r8, sp, asr #12 │ │ │ │ + eorsvs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - cdp2 2, 0, cr15, cr4, cr9, {1} │ │ │ │ - eorseq pc, r2, r4, lsr #31 │ │ │ │ + ldc2l 2, cr15, [r4, #164]! @ 0xa4 │ │ │ │ + mlaseq r2, r4, pc, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba0108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34ced0 │ │ │ │ stmiavs sp, {r2, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ andseq pc, pc, #34 @ 0x22 │ │ │ │ @ instruction: 0x0c04eb00 │ │ │ │ @@ -58133,21 +58133,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc5102 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - @ instruction: 0x51b8f64d │ │ │ │ + @ instruction: 0x51a8f64d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subvs pc, r8, sp, asr #12 │ │ │ │ + eorsvs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - ldc2l 2, cr15, [r0, #164] @ 0xa4 │ │ │ │ - eorseq pc, r2, r4, lsr #31 │ │ │ │ + stc2l 2, cr15, [r0, #164] @ 0xa4 │ │ │ │ + mlaseq r2, r4, pc, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba0170 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x30cf38 │ │ │ │ stmiavs sp, {r0, r1, r3, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ bl 0x51f84 │ │ │ │ @@ -58160,30 +58160,30 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbcpl fp, r2, r8, lsr sp │ │ │ │ andmi pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64dbd38 │ │ │ │ - vsra.s64 d21, d24, #64 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmla.i d22, d0, d0[2] │ │ │ │ + vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ blmi 0xc907c │ │ │ │ vqsub.s32 d2, d9, d20 │ │ │ │ - svclt 0x0000fd9b │ │ │ │ - eorseq pc, r2, r4, lsr #31 │ │ │ │ + svclt 0x0000fd8b │ │ │ │ + mlaseq r2, r4, pc, pc @ │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ streq r6, [sl, #2201] @ 0x899 │ │ │ │ @ instruction: 0xf890d419 │ │ │ │ ldmiblt fp, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcs pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x2d7830 │ │ │ │ @ instruction: 0xf64fd80f │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ bl 0x109cc4 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ blcs 0xd52d4 │ │ │ │ svceq 0x00cbd105 │ │ │ │ @ instruction: 0xf8d0d003 │ │ │ │ @ instruction: 0x065b33bc │ │ │ │ andcs sp, r0, r9, lsl #10 │ │ │ │ @@ -58199,15 +58199,15 @@ │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ bllt 0x111d40 │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ @ instruction: 0xf8d0b9c2 │ │ │ │ @ instruction: 0xf0022158 │ │ │ │ bcc 0x4498cc │ │ │ │ stmdale r8, {r1, r3, r9, fp, sp} │ │ │ │ - cmppvc r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpvc r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ ldrsbtcs pc, [r4], r1 @ │ │ │ │ @ instruction: 0xf500b1d2 │ │ │ │ @ instruction: 0xf890605f │ │ │ │ tstmi r8, #246415360 @ 0xeb00000 │ │ │ │ andcs r1, r0, #50593792 @ 0x3040000 │ │ │ │ @@ -58230,15 +58230,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d42e │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7d0c │ │ │ │ @ instruction: 0xf64fd80c │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ bl 0xc99a0 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmiblt r3!, {r2, r4, r5, r7, ip, sp} │ │ │ │ strcc pc, [r0], #2256 @ 0x8d0 │ │ │ │ strle r0, [r4, #-2011]! @ 0xfffff825 │ │ │ │ stmdaeq r0, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ subeq pc, r0, r0 │ │ │ │ @@ -58266,15 +58266,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d42e │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7d9c │ │ │ │ @ instruction: 0xf64fd80c │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ bl 0xc9a30 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmiblt r3!, {r2, r4, r5, r7, ip, sp} │ │ │ │ strcc pc, [r0], #2256 @ 0x8d0 │ │ │ │ strle r0, [r4, #-2011]! @ 0xfffff825 │ │ │ │ stmdaeq r0, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ subeq pc, r0, r0 │ │ │ │ @@ -58306,15 +58306,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d420 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7e3c │ │ │ │ @ instruction: 0xf64fd808 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ bl 0xc9ad0 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ @@ -58325,15 +58325,15 @@ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strble r0, [r5, #2010]! @ 0x7da │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0592101 │ │ │ │ - ldmdacs r1, {r0, r1, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r2, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs fp, #12040 @ 0x2f08 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ movwcs fp, #16136 @ 0x3f08 │ │ │ │ cmpcc r4, #228, 2 @ 0x39 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ ldrble r0, [r3], #1371 @ 0x55b │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -58349,15 +58349,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d420 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7ee8 │ │ │ │ @ instruction: 0xf64fd808 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ bl 0xc9b7c │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ @@ -58368,15 +58368,15 @@ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strble r0, [r5, #2010]! @ 0x7da │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0592101 │ │ │ │ - ldmdacs r1, {r0, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs fp, #12040 @ 0x2f08 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ movwcs fp, #16136 @ 0x3f08 │ │ │ │ cmpcc r4, #228, 2 @ 0x39 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ svclt 0x0058015b │ │ │ │ ldrble r2, [r2, #5] │ │ │ │ @@ -58390,15 +58390,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d420 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7f8c │ │ │ │ @ instruction: 0xf64fd808 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ bl 0xc9c20 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ @@ -58409,15 +58409,15 @@ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strble r0, [r5, #2010]! @ 0x7da │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0592101 │ │ │ │ - ldmdacs r1, {r0, r1, r2, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs fp, #12040 @ 0x2f08 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ movwcs fp, #16136 @ 0x3f08 │ │ │ │ cmpcc r4, #228, 2 @ 0x39 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ svclt 0x0058059b │ │ │ │ ldrble r2, [r2, #5] │ │ │ │ @@ -58431,15 +58431,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d420 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d8030 │ │ │ │ @ instruction: 0xf64fd808 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ bl 0xc9cc4 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ @@ -58450,15 +58450,15 @@ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strble r0, [r5, #2010]! @ 0x7da │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0592101 │ │ │ │ - ldmdacs r1, {r0, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r2, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ movwcs fp, #12040 @ 0x2f08 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ movwcs fp, #16136 @ 0x3f08 │ │ │ │ cmpcc r4, #228, 2 @ 0x39 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ svclt 0x0058015b │ │ │ │ ldrble r2, [r2, #5] │ │ │ │ @@ -58472,15 +58472,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d420 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d80d4 │ │ │ │ @ instruction: 0xf64fd808 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ bl 0xc9d68 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ @@ -58491,15 +58491,15 @@ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strble r0, [r5, #2010]! @ 0x7da │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0592101 │ │ │ │ - ldmdacs r1, {r0, r1, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ movwcs fp, #12040 @ 0x2f08 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ movwcs fp, #16136 @ 0x3f08 │ │ │ │ cmpcc r4, #228, 2 @ 0x39 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ svclt 0x0058015b │ │ │ │ ldrble r2, [r2, #5] │ │ │ │ @@ -58522,21 +58522,21 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blvs 0x338d2c │ │ │ │ rscpl fp, sl, fp, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64dbdf8 │ │ │ │ - vsra.s64 d21, d24, #64 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmla.i d22, d0, d0[2] │ │ │ │ + vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ blmi 0xc9624 │ │ │ │ vqsub.s32 d2, d9, d20 │ │ │ │ - svclt 0x0000fac7 │ │ │ │ - eorseq pc, r2, r4, lsr #31 │ │ │ │ + svclt 0x0000fab7 │ │ │ │ + mlaseq r2, r4, pc, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba0784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ @ instruction: 0xf8d0538d │ │ │ │ tstcc r0, #72, 2 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ @@ -58544,15 +58544,15 @@ │ │ │ │ @ instruction: 0xf890bbb3 │ │ │ │ bllt 0x1f15ad4 │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d81f0 │ │ │ │ smlabbcs r1, r4, pc, fp @ │ │ │ │ stmdale r8, {r0, r1, r3, r9, sl, lr} │ │ │ │ - cmppvc r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpvc r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r3, r1, lsl #22 │ │ │ │ ldrsbtcc pc, [r4], r1 @ │ │ │ │ rsbmi r4, r2, r9, lsl r6 │ │ │ │ ldrle r0, [r2, #-2002] @ 0xfffff82e │ │ │ │ andeq pc, r1, #132 @ 0x84 │ │ │ │ @ instruction: 0xed903901 │ │ │ │ @@ -58583,21 +58583,21 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ mrrccc 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r3, #0, 22 │ │ │ │ stcne 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ @ instruction: 0xf00143c9 │ │ │ │ strmi r0, [fp], -r1, lsl #2 │ │ │ │ @ instruction: 0xf64de7bb │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vaddl.s8 q11, d16, d16 │ │ │ │ + vshr.s64 d22, d0, #64 │ │ │ │ blmi 0xc9718 │ │ │ │ eorscs pc, r3, #64, 4 │ │ │ │ - blx 0x1385f10 │ │ │ │ - eorseq r0, r3, r0, lsr #32 │ │ │ │ + blx 0xf85f10 │ │ │ │ + eorseq r0, r3, r0, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba0878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34d640 │ │ │ │ stmiavs sp, {r2, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c04eb00 │ │ │ │ andle r2, r4, r1, lsl #26 │ │ │ │ @@ -58605,21 +58605,21 @@ │ │ │ │ tstpl r2, r8, asr pc │ │ │ │ tstpl r2, r2, lsl #10 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64dbd38 │ │ │ │ - vsra.s64 d21, d24, #64 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmla.i d22, d0, d0[2] │ │ │ │ + vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ blmi 0xc9770 │ │ │ │ vhsub.s32 d2, d9, d26 │ │ │ │ - svclt 0x0000fa21 │ │ │ │ - ldrhteq pc, [r2], -r0 @ │ │ │ │ + svclt 0x0000fa11 │ │ │ │ + eorseq pc, r2, r0, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba08d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34d698 │ │ │ │ stmiavs sp, {r2, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c04eb00 │ │ │ │ andle r2, r4, r1, lsl #26 │ │ │ │ @@ -58627,21 +58627,21 @@ │ │ │ │ tstpl r2, r8, asr pc │ │ │ │ tstpl r2, r2, lsl #10 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64dbd38 │ │ │ │ - vsra.s64 d21, d24, #64 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmla.i d22, d0, d0[2] │ │ │ │ + vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ blmi 0xc97c8 │ │ │ │ vhsub.s32 d2, d9, d26 │ │ │ │ - svclt 0x0000f9f5 │ │ │ │ - ldrhteq pc, [r2], -r0 @ │ │ │ │ + svclt 0x0000f9e5 │ │ │ │ + eorseq pc, r2, r0, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba0928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ ldrcc r5, [r0], #-1165 @ 0xfffffb73 │ │ │ │ stcmi 8, cr15, [r8], {84} @ 0x54 │ │ │ │ strle r0, [r8], #-357 @ 0xfffffe9b │ │ │ │ @@ -58664,31 +58664,31 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ svclt 0x001a0fe3 │ │ │ │ eorseq pc, r7, #2 │ │ │ │ @ instruction: 0xf0022300 │ │ │ │ ldrb r0, [sl, r7, lsl #4] │ │ │ │ - @ instruction: 0x51b8f64d │ │ │ │ + @ instruction: 0x51a8f64d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subvs pc, r8, sp, asr #12 │ │ │ │ + eorsvs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf9aaf229 │ │ │ │ - eorseq pc, r2, r4, lsr #31 │ │ │ │ + @ instruction: 0xf99af229 │ │ │ │ + mlaseq r2, r4, pc, pc @ │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d42f │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d8414 │ │ │ │ @ instruction: 0xf64fd80c │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ bl 0xca0a8 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmiblt fp!, {r2, r4, r5, r7, ip, sp} │ │ │ │ ldclcc 8, cr15, [r8], {208} @ 0xd0 │ │ │ │ strtle r0, [r5], #-2011 @ 0xfffff825 │ │ │ │ ldrteq pc, [r8], #-2256 @ 0xfffff730 @ │ │ │ │ addcc pc, r0, r0, lsl #8 │ │ │ │ @@ -58718,15 +58718,15 @@ │ │ │ │ ldreq sp, [fp, #1045] @ 0x415 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d84ac │ │ │ │ @ instruction: 0xf64fd80d │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ bl 0xca140 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x95b50 │ │ │ │ andcs sp, r0, r3, lsl #26 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vst3.8 {d0-d2}, [r0 :256], r8 │ │ │ │ @@ -58741,15 +58741,15 @@ │ │ │ │ @ instruction: 0xb1ab6380 │ │ │ │ ldrle r0, [r7], #-1427 @ 0xfffffa6d │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9f3 │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ blcc 0x44a544 │ │ │ │ stmdale sp, {r1, r3, r8, r9, fp, sp} │ │ │ │ - subvc pc, r0, #82837504 @ 0x4f00000 │ │ │ │ + eorsvc pc, r0, #82837504 @ 0x4f00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldrsbtcc pc, [r4], r2 @ │ │ │ │ tstle r3, r3, lsl #22 │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rsccc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ @@ -58783,39 +58783,39 @@ │ │ │ │ strble r5, [ip, #133]! @ 0x85 │ │ │ │ @ instruction: 0xf8cc5085 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - adcsvs pc, ip, sp, asr #12 │ │ │ │ + adcvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - stmialt lr, {r1, r2, r3, r8, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x51b8f64d │ │ │ │ + ldmlt lr!, {r1, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0x51a8f64d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subvs pc, r8, sp, asr #12 │ │ │ │ + eorsvs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf8b4f229 │ │ │ │ - eorseq pc, r2, r4, lsr #31 │ │ │ │ + @ instruction: 0xf8a4f229 │ │ │ │ + mlaseq r2, r4, pc, pc @ │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ @ instruction: 0xf8532c08 │ │ │ │ vmull.u8 , d2, d4 │ │ │ │ stccs 4, cr2, [r0], {64} @ 0x40 │ │ │ │ addhi pc, r7, r0, asr #32 │ │ │ │ @ instruction: 0x414cf890 │ │ │ │ cmnle r2, r0, lsl #24 │ │ │ │ ldrsbmi pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ ldreq pc, [pc], #-4 @ 0x499cc │ │ │ │ stccs 12, cr3, [sl], {16} │ │ │ │ strcs fp, [r1], #-3983 @ 0xfffff071 │ │ │ │ - strbvc pc, [r0, #-1615] @ 0xfffff9b1 @ │ │ │ │ + ldrvc pc, [r0, #-1615]! @ 0xfffff9b1 │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ streq lr, [r4, #2821] @ 0xb05 │ │ │ │ @ instruction: 0xf8d5bf98 │ │ │ │ vshr.u64 d20, d20, #61 │ │ │ │ blcs 0x4a6ec │ │ │ │ vmla.i , q1, d1[5] │ │ │ │ stccs 5, cr7, [r0, #-512] @ 0xfffffe00 │ │ │ │ @@ -59022,15 +59022,15 @@ │ │ │ │ andle r0, fp, r0, ror #9 │ │ │ │ ldrcs pc, [r0], #2261 @ 0x8d5 │ │ │ │ @ instruction: 0xf8d54013 │ │ │ │ b 0x352f74 │ │ │ │ b 0x150cd30 │ │ │ │ svclt 0x0014030c │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ - blx 0xffa0603e │ │ │ │ + blx 0xff60603e │ │ │ │ vabd.s16 d30, d29, d16 │ │ │ │ svclt 0x0000fecb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @@ -59040,15 +59040,15 @@ │ │ │ │ blcs 0xf58680 │ │ │ │ vtst.8 , q2, q1 │ │ │ │ vmlal.s , d16, d0[1] │ │ │ │ @ instruction: 0xf8320295 │ │ │ │ @ instruction: 0xf64f2013 │ │ │ │ addsmi r7, sl, #-67108861 @ 0xfc000003 │ │ │ │ @ instruction: 0xf64fd048 │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ bl 0x10aa48 │ │ │ │ @ instruction: 0xf5051302 │ │ │ │ ldmvs fp, {r0, r2, r4, r8, fp, sp, lr} │ │ │ │ @ instruction: 0x46074798 │ │ │ │ strtmi r4, [r0], -r8, lsl #13 │ │ │ │ @ instruction: 0xf7ff4631 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -59106,15 +59106,15 @@ │ │ │ │ andle r0, sl, r0, ror #9 │ │ │ │ ldrcc pc, [r0], #2260 @ 0x8d4 │ │ │ │ tsteq r3, ip, lsl #20 │ │ │ │ ldrcc pc, [r4], #2260 @ 0x8d4 │ │ │ │ teqmi r1, #30 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ andls r2, r1, #0, 2 │ │ │ │ - blx 0x100618e │ │ │ │ + blx 0xc0618e │ │ │ │ str r9, [lr, r1, lsl #20]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r7, [pc], -ip, lsl #19 │ │ │ │ rsceq r7, r4, fp, asr #20 │ │ │ │ @@ -59153,21 +59153,21 @@ │ │ │ │ @ instruction: 0xf8c80207 │ │ │ │ andcs r2, r0, r4, asr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64d83f8 │ │ │ │ - vsra.s64 d21, d24, #64 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmov.i32 q11, #8 @ 0x00000008 │ │ │ │ + vmla.i d22, d0, d0[2] │ │ │ │ blmi 0xca000 │ │ │ │ subvs pc, fp, #64, 4 │ │ │ │ - ldc2l 2, cr15, [r8, #160] @ 0xa0 │ │ │ │ - eorseq r0, r3, r0, lsr r0 │ │ │ │ + stc2l 2, cr15, [r8, #160] @ 0xa0 │ │ │ │ + eorseq r0, r3, r0, lsr #32 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ mulsvc r8, sp, r8 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ bl 0x1db858 │ │ │ │ @@ -59178,15 +59178,15 @@ │ │ │ │ mulsle r8, sl, r2 │ │ │ │ ldmdale fp!, {r2, r3, r4, r5, r8, r9, fp, sp} │ │ │ │ sbcpl pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ andscs pc, r3, r2, lsr r8 @ │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ mlasle r1, sl, r2, r4 │ │ │ │ - movtvc pc, #1615 @ 0x64f @ │ │ │ │ + teqpvc r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwne lr, #11011 @ 0x2b03 │ │ │ │ ldmvs fp, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8c44798 │ │ │ │ @ instruction: 0xf8c40950 │ │ │ │ vmul.p32 , , q2 │ │ │ │ movwcs r4, #1304 @ 0x518 │ │ │ │ @@ -59598,15 +59598,15 @@ │ │ │ │ tstpeq r1, r3, lsl r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d7d009 │ │ │ │ mulsmi r8, r0, r4 │ │ │ │ ldrcc pc, [r4], #2263 @ 0x8d7 │ │ │ │ movwmi r4, #8218 @ 0x201a │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ - @ instruction: 0xff66f0c1 │ │ │ │ + @ instruction: 0xff56f0c1 │ │ │ │ svclt 0x0000e7bc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba1840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ @ instruction: 0xf005fab3 │ │ │ │ @@ -59727,20 +59727,20 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff0 │ │ │ │ @ instruction: 0x07dd3230 │ │ │ │ @ instruction: 0xf500d412 │ │ │ │ @ instruction: 0xf8d3635f │ │ │ │ ldrbeq r3, [ip, ip, lsr #14] │ │ │ │ @ instruction: 0xf64dd40c │ │ │ │ - vsra.s64 d21, d24, #64 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ vrhadd.s8 d16, d9, d29 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d17, d0, d0[5] │ │ │ │ blmi 0x6ca900 │ │ │ │ addne pc, pc, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf95cf228 │ │ │ │ + @ instruction: 0xf94cf228 │ │ │ │ @ instruction: 0xf0026b0b │ │ │ │ strcs r0, [r0], #-527 @ 0xfffffdf1 │ │ │ │ stmiavs sp, {r0, r1, r4, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c03eb00 │ │ │ │ andsle r2, r5, r1, lsl #26 │ │ │ │ streq r6, [r9], r9, lsl #18 │ │ │ │ sbcpl fp, r2, r8, asr pc │ │ │ │ @@ -59751,22 +59751,22 @@ │ │ │ │ ldrbeq r3, [fp, ip, lsr #14] │ │ │ │ ldrdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc50c2 │ │ │ │ strb r4, [sl, r4]! │ │ │ │ - @ instruction: 0x51b8f64d │ │ │ │ + @ instruction: 0x51a8f64d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subvs pc, r8, sp, asr #12 │ │ │ │ + eorsvs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf92cf228 │ │ │ │ - eorseq r0, r3, r4, asr #32 │ │ │ │ - eorseq pc, r2, r4, lsr #31 │ │ │ │ + @ instruction: 0xf91cf228 │ │ │ │ + eorseq r0, r3, r4, lsr r0 │ │ │ │ + mlaseq r2, r4, pc, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba1abc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34e884 │ │ │ │ stmiavs sp, {r2, r4, r5, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c04eb00 │ │ │ │ andle r2, r3, r1, lsl #26 │ │ │ │ @@ -59783,33 +59783,33 @@ │ │ │ │ stmdbpl r5, {r3, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ svclt 0x0008428b │ │ │ │ rscsle r4, r3, sl, lsr #5 │ │ │ │ andcs r5, r0, r2, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - @ instruction: 0x51b8f64d │ │ │ │ + @ instruction: 0x51a8f64d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subvs pc, r8, sp, asr #12 │ │ │ │ + eorsvs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorcs r4, sl, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf8ecf228 │ │ │ │ - ldrhteq pc, [r2], -r0 @ │ │ │ │ + @ instruction: 0xf8dcf228 │ │ │ │ + eorseq pc, r2, r0, lsr #31 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ cmpeq r9, r0, asr #4 │ │ │ │ bcs 0x7fdac │ │ │ │ @ instruction: 0xf890d13f │ │ │ │ blcs 0x56e7c │ │ │ │ @ instruction: 0xf8d0d166 │ │ │ │ @ instruction: 0xf0022158 │ │ │ │ blcc 0x44b5d4 │ │ │ │ ldmdale r9, {r1, r3, r8, r9, fp, sp} │ │ │ │ - cmppvc r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpvc r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r3, r1, lsl #22 │ │ │ │ ldrsbtcc pc, [r4], r1 @ │ │ │ │ @ instruction: 0xf8d0b95b │ │ │ │ streq r1, [r9, -r0, lsl #9] │ │ │ │ eor sp, r1, r7, lsl #10 │ │ │ │ @ instruction: 0xf890bbb2 │ │ │ │ @@ -59820,15 +59820,15 @@ │ │ │ │ stmdble sl, {r1, r3, r9, fp, sp} │ │ │ │ stmdaeq r0, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ subeq pc, r0, r0 │ │ │ │ svclt 0x00182800 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf64f4770 │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ bl 0x10b678 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ tstlt sl, #180 @ 0xb4 │ │ │ │ mvnle r2, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @@ -59879,15 +59879,15 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf890b9f1 │ │ │ │ blcs 0x56fb4 │ │ │ │ @ instruction: 0xf8d0d158 │ │ │ │ @ instruction: 0xf0011158 │ │ │ │ ldmdbcc r0, {r0, r1, r2, r3, r4, r8} │ │ │ │ stmiale r4!, {r1, r3, r8, fp, sp}^ │ │ │ │ - movtvc pc, #1615 @ 0x64f @ │ │ │ │ + teqpvc r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ ldrsbtne pc, [r4], r3 @ │ │ │ │ stmdbcs r3, {r0, r4, r5, r7, r8, ip, sp, pc} │ │ │ │ ldrdcs sp, [r0], -r9 │ │ │ │ blmi 0x188c24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -59911,15 +59911,15 @@ │ │ │ │ bl 0x51c5c │ │ │ │ @ instruction: 0xf8d40481 │ │ │ │ strbeq r4, [r4, r4, lsl #24]! │ │ │ │ @ instruction: 0xf890d5ab │ │ │ │ vraddhn.i16 d20, q10, q0 │ │ │ │ eormi r0, r2, #128, 8 @ 0x80000000 │ │ │ │ @ instruction: 0xe7cad0da │ │ │ │ - mcrrvc 6, 4, pc, r0, cr15 @ │ │ │ │ + ldcvc 6, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ ldrsbtcc pc, [r4], ip @ │ │ │ │ lslsle r2, r0, #22 │ │ │ │ strgt pc, [r0], #2192 @ 0x890 │ │ │ │ stceq 3, cr15, [r0], {204} @ 0xcc │ │ │ │ svceq 0x000cea12 │ │ │ │ @@ -59954,15 +59954,15 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf890b9f1 │ │ │ │ blcs 0x570e0 │ │ │ │ @ instruction: 0xf8d0d158 │ │ │ │ @ instruction: 0xf0011158 │ │ │ │ ldmdbcc r0, {r0, r1, r2, r3, r4, r8} │ │ │ │ stmiale r4!, {r1, r3, r8, fp, sp}^ │ │ │ │ - movtvc pc, #1615 @ 0x64f @ │ │ │ │ + teqpvc r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ ldrsbtne pc, [r4], r3 @ │ │ │ │ stmdbcs r3, {r0, r4, r5, r7, r8, ip, sp, pc} │ │ │ │ ldrdcs sp, [r0], -r9 │ │ │ │ blmi 0x188d50 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -59986,15 +59986,15 @@ │ │ │ │ bl 0x51d88 │ │ │ │ @ instruction: 0xf8d40481 │ │ │ │ strbeq r4, [r4, r4, lsl #24]! │ │ │ │ @ instruction: 0xf890d5ab │ │ │ │ vraddhn.i16 d20, q10, q0 │ │ │ │ eormi r0, r2, #192, 8 @ 0xc0000000 │ │ │ │ @ instruction: 0xe7cad0da │ │ │ │ - mcrrvc 6, 4, pc, r0, cr15 @ │ │ │ │ + ldcvc 6, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ ldrsbtcc pc, [r4], ip @ │ │ │ │ lslsle r2, r0, #22 │ │ │ │ strgt pc, [r0], #2192 @ 0x890 │ │ │ │ stcleq 3, cr15, [r0], {204} @ 0xcc │ │ │ │ svceq 0x000cea12 │ │ │ │ @@ -60028,15 +60028,15 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf890b9ec │ │ │ │ blcs 0x57208 │ │ │ │ @ instruction: 0xf8d0d15e │ │ │ │ @ instruction: 0xf0011158 │ │ │ │ ldmdbcc r0, {r0, r1, r2, r3, r4, r8} │ │ │ │ stmiale r6!, {r1, r3, r8, fp, sp}^ │ │ │ │ - movtvc pc, #1615 @ 0x64f @ │ │ │ │ + teqpvc r0, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ ldrsbtne pc, [r4], r3 @ │ │ │ │ stmdbcs r3, {r0, r3, r5, r7, r8, ip, sp, pc} │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf85dd1d9 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ @@ -60061,15 +60061,15 @@ │ │ │ │ ldrle r0, [r0, #2012]! @ 0x7dc │ │ │ │ strcc pc, [r0], #2192 @ 0x890 │ │ │ │ movteq pc, #963 @ 0x3c3 @ │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ @ instruction: 0xf0134313 │ │ │ │ ldrshle r0, [r8, #63] @ 0x3f │ │ │ │ @ instruction: 0xe7ab4618 │ │ │ │ - strbvc pc, [r0], #-1615 @ 0xfffff9b1 @ │ │ │ │ + ldrtvc pc, [r0], #-1615 @ 0xfffff9b1 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ streq lr, [r3], #2820 @ 0xb04 │ │ │ │ ldrsbtcc pc, [r4], r4 @ │ │ │ │ @ instruction: 0xd1ae2b00 │ │ │ │ strcc pc, [r0], #2192 @ 0x890 │ │ │ │ movteq pc, #963 @ 0x3c3 @ │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ @@ -60119,21 +60119,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ ble 0x116644 │ │ │ │ strle r0, [r1, #-310] @ 0xfffffeca │ │ │ │ sbcsle r2, ip, r1, lsl #26 │ │ │ │ ldrble r0, [sl], #1673 @ 0x689 │ │ │ │ @ instruction: 0xf64de7ee │ │ │ │ - vsra.s64 d21, d24, #64 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmla.i d22, d0, d0[2] │ │ │ │ + vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ blmi 0xcaf18 │ │ │ │ vhsub.s32 d2, d7, d26 │ │ │ │ - svclt 0x0000fe4d │ │ │ │ - ldrhteq pc, [r2], -r0 @ │ │ │ │ + svclt 0x0000fe3d │ │ │ │ + eorseq pc, r2, r0, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba2078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ ldrcc r5, [r0], #-1165 @ 0xfffffb73 │ │ │ │ stcmi 8, cr15, [r8], {84} @ 0x54 │ │ │ │ strle r0, [r4, #-1572] @ 0xfffff9dc │ │ │ │ @@ -60172,29 +60172,29 @@ │ │ │ │ movpl pc, #13959168 @ 0xd50000 │ │ │ │ svcvs 0x0060f415 │ │ │ │ bvc 0x3bf368 │ │ │ │ svclt 0x00182d06 │ │ │ │ cmnpvs lr, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ vld4.8 {d13,d15,d17,d19}, [r3], lr │ │ │ │ stmdblt ip!, {r1, r4, r5, r8, r9, sp, lr}^ │ │ │ │ - @ instruction: 0x51b8f64d │ │ │ │ + @ instruction: 0x51a8f64d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subvs pc, r8, sp, asr #12 │ │ │ │ + eorsvs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorcs r4, sl, #9216 @ 0x2400 │ │ │ │ - stc2l 2, cr15, [r2, #156]! @ 0x9c │ │ │ │ + ldc2l 2, cr15, [r2, #156] @ 0x9c │ │ │ │ rscsle r2, r1, r0, lsl #24 │ │ │ │ vmlaeq.f64 d14, d4, d0 │ │ │ │ @ instruction: 0xf8de5905 │ │ │ │ adcmi r4, r3, #4 │ │ │ │ adcmi fp, sl, #8, 30 │ │ │ │ @ instruction: 0xe7bcd1b2 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xff3870ac │ │ │ │ - ldrhteq pc, [r2], -r0 @ │ │ │ │ + bllt 0xfef870ac │ │ │ │ + eorseq pc, r2, r0, lsr #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba216c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ blvs 0x3a01ac │ │ │ │ @ instruction: 0xf8543410 │ │ │ │ vmull.u8 q10, d4, d8 │ │ │ │ @@ -60229,21 +60229,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ rsbsvs r5, r3, r2, asr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64dbd70 │ │ │ │ - vsra.s64 d21, d24, #64 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmla.i d22, d0, d0[2] │ │ │ │ + vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ blmi 0xcb0d0 │ │ │ │ vqsub.s32 d2, d7, d20 │ │ │ │ - svclt 0x0000fd71 │ │ │ │ - eorseq pc, r2, r4, lsr #31 │ │ │ │ + svclt 0x0000fd61 │ │ │ │ + mlaseq r2, r4, pc, pc @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strbteq r6, [ip], sp, lsl #18 │ │ │ │ stclvs 4, cr13, [pc], {21} │ │ │ │ ssatmi fp, #29, pc, lsl #2 @ │ │ │ │ @@ -60257,21 +60257,21 @@ │ │ │ │ andle r5, r1, r6, asr #1 │ │ │ │ strle r0, [r0, #-1707] @ 0xfffff955 │ │ │ │ andcs r6, r0, ip, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf64d81f0 │ │ │ │ - vsra.s64 d21, d24, #64 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmla.i d22, d0, d0[2] │ │ │ │ + vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ blmi 0xcb140 │ │ │ │ vqsub.s32 d2, d7, d20 │ │ │ │ - svclt 0x0000fd39 │ │ │ │ - eorseq pc, r2, r4, lsr #31 │ │ │ │ + svclt 0x0000fd29 │ │ │ │ + mlaseq r2, r4, pc, pc @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba22a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs ip, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strbteq r4, [r2], fp, lsl #12 │ │ │ │ ldmib r1, {r3, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ ldrle r0, [r4], #-266 @ 0xfffffef6 │ │ │ │ @@ -60284,21 +60284,21 @@ │ │ │ │ ldmdane r5, {r0, r1, r3, r4, r6, r7, fp, sp, lr} │ │ │ │ blcs 0xa1114 │ │ │ │ @ instruction: 0xf014d002 │ │ │ │ andle r0, r0, r0, lsr #2 │ │ │ │ andcs r6, r0, #6881280 @ 0x690000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x51b8f64d │ │ │ │ + @ instruction: 0x51a8f64d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subvs pc, r8, sp, asr #12 │ │ │ │ + eorsvs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorcs r4, sl, #1024 @ 0x400 │ │ │ │ - stc2 2, cr15, [r2, #-156] @ 0xffffff64 │ │ │ │ - ldrhteq pc, [r2], -r0 @ │ │ │ │ + ldc2l 2, cr15, [r2], #156 @ 0x9c │ │ │ │ + eorseq pc, r2, r0, lsr #31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strbpl pc, [r0], -r0, lsl #10 @ │ │ │ │ @ instruction: 0xf8d6b085 │ │ │ │ blcs 0x581d0 │ │ │ │ @@ -60333,15 +60333,15 @@ │ │ │ │ andle r5, r8, r0, lsl #3 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ @ instruction: 0xf441bf08 │ │ │ │ @ instruction: 0xf0414100 │ │ │ │ @ instruction: 0xf8d65100 │ │ │ │ @ instruction: 0xf1d70420 │ │ │ │ - @ instruction: 0x4604fb19 │ │ │ │ + strmi pc, [r4], -r9, lsl #22 │ │ │ │ stmdbvs r3, {r4, r8, r9, ip, sp, pc} │ │ │ │ ldrble r0, [r8], #1371 @ 0x55b │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xff6cf7ff │ │ │ │ strmi r4, [r8], r1, lsl #13 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf8d6d1b6 │ │ │ │ @@ -60406,15 +60406,15 @@ │ │ │ │ tstpmi r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstppl r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtcc pc, [r8], #-2262 @ 0xfffff72a │ │ │ │ strteq pc, [r0], #-2262 @ 0xfffff72a │ │ │ │ @ instruction: 0xf853189c │ │ │ │ @ instruction: 0xf8d48002 │ │ │ │ @ instruction: 0xf1d7b004 │ │ │ │ - strbmi pc, [r2], -r7, lsl #21 @ │ │ │ │ + @ instruction: 0x4642fa77 │ │ │ │ ldrbmi r4, [fp], -r4, lsl #12 │ │ │ │ stccs 6, cr4, [r0], {72} @ 0x48 │ │ │ │ @ instruction: 0xf8d6d1be │ │ │ │ strcc r3, [r1, #-1068] @ 0xfffffbd4 │ │ │ │ adcmi r4, fp, #169869312 @ 0xa200000 │ │ │ │ ldrbmi sp, [r0], -pc, asr #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -60431,75 +60431,75 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strbpl pc, [r0], #-1280 @ 0xfffffb00 @ │ │ │ │ @ instruction: 0xf04f4606 │ │ │ │ @ instruction: 0xf8d40800 │ │ │ │ @ instruction: 0xf1d80420 │ │ │ │ - vtst.8 d31, d24, d29 │ │ │ │ + vadd.i8 d31, d24, d29 │ │ │ │ vsra.s64 d21, d29, #64 │ │ │ │ @ instruction: 0xf1d90104 │ │ │ │ - ldrtmi pc, [r2], -fp, ror #16 @ │ │ │ │ + @ instruction: 0x4632f85b │ │ │ │ strthi pc, [ip], #-2244 @ 0xfffff73c │ │ │ │ msreq SP_fiq, r8 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1d94607 │ │ │ │ - @ instruction: 0xf8d4f839 │ │ │ │ + @ instruction: 0xf8d4f829 │ │ │ │ tstcs r8, ip, lsr #8 │ │ │ │ @ instruction: 0xf1e14628 │ │ │ │ - tstpcs r8, sp, lsr pc @ p-variant is OBSOLETE │ │ │ │ + tstpcs r8, sp, lsr #30 @ p-variant is OBSOLETE │ │ │ │ strteq pc, [r4], #-2244 @ 0xfffff73c │ │ │ │ @ instruction: 0xf1e14628 │ │ │ │ - tstpcs r8, r7, lsr pc @ p-variant is OBSOLETE │ │ │ │ + tstpcs r8, r7, lsr #30 @ p-variant is OBSOLETE │ │ │ │ strteq pc, [r8], #-2244 @ 0xfffff73c │ │ │ │ @ instruction: 0xf1e14628 │ │ │ │ - tstpcs r8, r1, lsr pc @ p-variant is OBSOLETE │ │ │ │ + tstpcs r8, r1, lsr #30 @ p-variant is OBSOLETE │ │ │ │ ldrteq pc, [r0], #-2244 @ 0xfffff73c @ │ │ │ │ @ instruction: 0xf1e14628 │ │ │ │ - @ instruction: 0xf8d4ff2b │ │ │ │ + @ instruction: 0xf8d4ff1b │ │ │ │ @ instruction: 0xf8c4342c │ │ │ │ @ instruction: 0x46320434 │ │ │ │ ldrtcc pc, [r8], #-2244 @ 0xfffff73c @ │ │ │ │ @ instruction: 0xf8c44638 │ │ │ │ @ instruction: 0xf647842c │ │ │ │ vaddw.s8 q11, q8, d5 │ │ │ │ @ instruction: 0xf1d90104 │ │ │ │ - @ instruction: 0xf8d4f811 │ │ │ │ + @ instruction: 0xf8d4f801 │ │ │ │ adcmi r3, fp, #44, 8 @ 0x2c000000 │ │ │ │ ldrtmi sp, [r8], -r4, lsl #2 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldcllt 1, cr15, [ip], #864 @ 0x360 │ │ │ │ - @ instruction: 0x51b8f64d │ │ │ │ + stcllt 1, cr15, [ip], #864 @ 0x360 │ │ │ │ + @ instruction: 0x51a8f64d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsvs pc, r0, sp, asr #12 │ │ │ │ + rscvs pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vhsub.s32 d1, d7, d7 │ │ │ │ - svclt 0x0000fb99 │ │ │ │ - eorseq r0, r3, r8, asr r0 │ │ │ │ + svclt 0x0000fb89 │ │ │ │ + eorseq r0, r3, r8, asr #32 │ │ │ │ andsmi pc, r5, r0, asr #12 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ rsbscs r4, sl, #7340032 @ 0x700000 │ │ │ │ bpl 0x1688814 │ │ │ │ strpl pc, [r8, -r7, lsl #10] │ │ │ │ @ instruction: 0xf10a46d0 │ │ │ │ @ instruction: 0xf1080a20 │ │ │ │ mvnscs r0, r0, lsr r8 │ │ │ │ sbcpl pc, r4, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - strbvc pc, [r0], #-1615 @ 0xfffff9b1 @ │ │ │ │ + ldrtvc pc, [r0], #-1615 @ 0xfffff9b1 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmibpl r4, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrcc r2, [r0, -r0, lsl #12] │ │ │ │ - ldmdb lr, {r0, r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmdb lr, {r0, r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ movwcs lr, #2506 @ 0x9ca │ │ │ │ movwcs lr, #10568 @ 0x2948 │ │ │ │ ldccs 8, cr8, [ip, #-148]! @ 0xffffff6c │ │ │ │ stmdavs r3!, {r3, r4, r5, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0x47984638 │ │ │ │ @ instruction: 0xf005b1d8 │ │ │ │ @@ -60525,22 +60525,22 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8da87f0 │ │ │ │ tstmi sl, #0 │ │ │ │ ldrdcc pc, [r4], -sl │ │ │ │ andcs pc, r0, sl, asr #17 │ │ │ │ @ instruction: 0xf8ca430b │ │ │ │ strb r3, [r6, r4]! │ │ │ │ - @ instruction: 0x51b8f64d │ │ │ │ + @ instruction: 0x51a8f64d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andsvc pc, r4, sp, asr #12 │ │ │ │ + andvc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vhsub.s32 , , q7 │ │ │ │ - svclt 0x0000fb1f │ │ │ │ - eorseq r0, r3, r8, rrx │ │ │ │ + svclt 0x0000fb0f │ │ │ │ + eorseq r0, r3, r8, asr r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba26d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ blx 0x1b094da │ │ │ │ ldrpl pc, [pc], r5, lsl #10 │ │ │ │ @ instruction: 0xf8563610 │ │ │ │ @@ -60751,15 +60751,15 @@ │ │ │ │ @ instruction: 0xf505d005 │ │ │ │ andcs r6, r0, r5, lsl #4 │ │ │ │ stmdb r2, {r8, sp}^ │ │ │ │ ldreq r0, [sl, r2, lsl #2]! │ │ │ │ @ instruction: 0xb12bd506 │ │ │ │ ldrdcs r0, [r0, -sl] │ │ │ │ subseq pc, r8, r5, lsl #12 │ │ │ │ - svc 0x0016f24a │ │ │ │ + svc 0x0006f24a │ │ │ │ strbtcc pc, [r8], #-2261 @ 0xfffff72b @ │ │ │ │ ldrbeq pc, [r9, r7]! @ │ │ │ │ @ instruction: 0xf0234628 │ │ │ │ teqmi fp, #-469762045 @ 0xe4000003 │ │ │ │ strbtcc pc, [r8], #-2245 @ 0xfffff73b @ │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mcrlt 7, 3, pc, cr2, cr15, {7} @ │ │ │ │ @@ -60849,22 +60849,22 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - @ instruction: 0x51b8f64d │ │ │ │ + @ instruction: 0x51a8f64d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorsvc pc, r0, sp, asr #12 │ │ │ │ + eorvc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d1, d2 │ │ │ │ vhsub.s32 d5, d7, d19 │ │ │ │ - svclt 0x0000f897 │ │ │ │ - eorseq r0, r3, r4, ror r0 │ │ │ │ + svclt 0x0000f887 │ │ │ │ + eorseq r0, r3, r4, rrx │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ addpl pc, r0, r0, lsl #10 │ │ │ │ @ instruction: 0xf8d02100 │ │ │ │ @ instruction: 0xf4133390 │ │ │ │ svclt 0x00142f70 │ │ │ │ @@ -60884,29 +60884,29 @@ │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ subsvs pc, pc, r0, lsl #10 │ │ │ │ @ instruction: 0x372cf8d0 │ │ │ │ strle r0, [ip], #-2011 @ 0xfffff825 │ │ │ │ - @ instruction: 0x51b8f64d │ │ │ │ + @ instruction: 0x51a8f64d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbsne pc, r4, r9, asr #4 │ │ │ │ + rsbne pc, r4, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b09 │ │ │ │ vhsub.s32 d1, d23, d15 │ │ │ │ - @ instruction: 0x4610f851 │ │ │ │ + ldrmi pc, [r0], -r1, asr #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - eorseq r0, r3, r4, asr #32 │ │ │ │ + eorseq r0, r3, r4, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeba2c8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0xf5003230 │ │ │ │ @ instruction: 0xf013605f │ │ │ │ andle r0, lr, r1, lsl #6 │ │ │ │ @@ -60916,28 +60916,28 @@ │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ tstcs r0, sp, lsl r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ ldrbeq r2, [r2, ip, lsr #14] │ │ │ │ @ instruction: 0xf64dd40c │ │ │ │ - vsra.s64 d21, d24, #64 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ vrhadd.s8 d16, d9, d29 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d17, d0, d0[5] │ │ │ │ blmi 0x28bb94 │ │ │ │ addne pc, pc, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf812f227 │ │ │ │ + @ instruction: 0xf802f227 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r8, lsl #26 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - eorseq r0, r3, r4, asr #32 │ │ │ │ + eorseq r0, r3, r4, lsr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0028f8cc │ │ │ │ stmibvc r9, {r2, r3, r9, sl, lr} │ │ │ │ blmi 0xfeef7dcc │ │ │ │ @ instruction: 0x460729ff │ │ │ │ @@ -60974,31 +60974,31 @@ │ │ │ │ rsbsle r2, r9, r0, lsl #16 │ │ │ │ mvnle r2, r1, lsl #16 │ │ │ │ ldmdacs r3, {r5, r8, fp, ip, sp, lr} │ │ │ │ stmdacs r0, {r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ bicshi pc, r1, r0, asr #32 │ │ │ │ vadd.f32 d2, d0, d7 │ │ │ │ @ instruction: 0xf64f815d │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ bl 0x10c880 │ │ │ │ stmdbvs r0!, {r0, r2, r7, r8, sl}^ │ │ │ │ @ instruction: 0x5198f8d5 │ │ │ │ streq lr, [r5, #-2608] @ 0xfffff5d0 │ │ │ │ bichi pc, lr, r0, asr #32 │ │ │ │ svceq 0x001ff01e │ │ │ │ stmdbvs r5!, {r0, r1, r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf140062b │ │ │ │ blvs 0x86c044 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldrmi r8, [r2, #308] @ 0x134 │ │ │ │ sbchi pc, r1, r0, lsl #6 │ │ │ │ @ instruction: 0x460b1c50 │ │ │ │ - stclne 2, cr15, [r8], #-312 @ 0xfffffec8 │ │ │ │ + mrrcne 2, 4, pc, r8, cr14 @ │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ - cdpne 2, 3, cr15, cr0, cr14, {2} │ │ │ │ + cdpne 2, 2, cr15, cr0, cr14, {2} │ │ │ │ cdpeq 2, 2, cr15, cr13, cr0, {6} │ │ │ │ @ instruction: 0x46324659 │ │ │ │ vqsub.u8 d4, d16, d3 │ │ │ │ ldrmi r8, [r9], sp, lsr #1 │ │ │ │ @ instruction: 0xf1011c55 │ │ │ │ strls r0, [lr, #-2817] @ 0xfffff4ff │ │ │ │ movweq lr, #63949 @ 0xf9cd │ │ │ │ @@ -61049,15 +61049,15 @@ │ │ │ │ ldrb sp, [r1, -r2, lsl #1]! │ │ │ │ strtmi r2, [r1], -r0, ror #4 │ │ │ │ @ instruction: 0xf7c4a812 │ │ │ │ stmdbvc r3!, {r3, r4, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdavs r1!, {r1, r5, r6, r7, r8, fp, sp, lr} │ │ │ │ movwls r9, #38923 @ 0x980b │ │ │ │ @ instruction: 0xf1e89208 │ │ │ │ - ldmib sp, {r0, r3, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r3, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r2, [r3], r8, lsl #6 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ blcs 0x3ec144 │ │ │ │ msrhi R8_usr, r0 │ │ │ │ sbcslt r3, fp, #67108864 @ 0x4000000 │ │ │ │ vst4.8 {d27,d29,d31,d33}, [r2], sl │ │ │ │ ldrtmi r5, [r8], -r0, lsl #4 │ │ │ │ @@ -61065,15 +61065,15 @@ │ │ │ │ movwcs r9, #8729 @ 0x2219 │ │ │ │ movwls sl, #2322 @ 0x912 │ │ │ │ movwcs r4, #5698 @ 0x1642 │ │ │ │ blvs 0x146444 │ │ │ │ stmdbge r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xff18f7fb │ │ │ │ @ instruction: 0xf1e14658 │ │ │ │ - stmib sp, {r0, r3, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r3, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r9, [r2], -r2, lsl #12 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ movwls r6, #18467 @ 0x4823 │ │ │ │ movwls r2, #770 @ 0x302 │ │ │ │ @ instruction: 0xf7fb2301 │ │ │ │ blls 0x24b958 │ │ │ │ @@ -61093,141 +61093,141 @@ │ │ │ │ cmnle r7, r0, lsl #6 │ │ │ │ andcs fp, r0, sp, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r1!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0xf1e8980a │ │ │ │ - strbmi pc, [r2], -r1, asr #20 @ │ │ │ │ + @ instruction: 0x4642fa31 │ │ │ │ movwcs r4, #5763 @ 0x1683 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ movwls r6, #3 │ │ │ │ @ instruction: 0x462b4638 │ │ │ │ stmdbge r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ mrc2 7, 6, pc, cr0, cr11, {7} │ │ │ │ @ instruction: 0xf1e14658 │ │ │ │ - stmib sp, {r0, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8cd9602 │ │ │ │ strtmi sl, [fp], -r4 │ │ │ │ andls r6, r4, #2228224 @ 0x220000 │ │ │ │ andls r2, r0, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf64de756 │ │ │ │ - vsra.s64 d21, d24, #64 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ blmi 0x3cc280 │ │ │ │ strls r4, [r0, #-1576] @ 0xfffff9d8 │ │ │ │ rscsmi pc, r8, #536870916 @ 0x20000004 │ │ │ │ - blx 0xffe08596 │ │ │ │ + blx 0xffa08596 │ │ │ │ svceq 0x0001f1bc │ │ │ │ blcs 0x23bc00 │ │ │ │ svcge 0x006df67f │ │ │ │ - @ instruction: 0x51b8f64d │ │ │ │ + @ instruction: 0x51a8f64d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andeq pc, r8, lr, asr #4 │ │ │ │ + rscsvc pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d4 │ │ │ │ vqsub.s32 q2, q3, │ │ │ │ - svclt 0x0000fe83 │ │ │ │ + svclt 0x0000fe73 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq r0, [r3], -r4 │ │ │ │ - mlaseq r3, r0, r0, r0 │ │ │ │ + eorseq r0, r3, r4, lsr #1 │ │ │ │ + eorseq r0, r3, r0, lsl #1 │ │ │ │ @ instruction: 0xf57f0668 │ │ │ │ blvs 0x8779ac │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ blvs 0x18779a4 │ │ │ │ @ instruction: 0x6c60b9f0 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf64daedc │ │ │ │ - vsra.s64 d21, d24, #64 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ vrhadd.s8 d16, d14, d29 │ │ │ │ - vshr.s64 q8, q4, #64 │ │ │ │ + vmla.i d16, d16, d0[2] │ │ │ │ blmi 0x14cbeec │ │ │ │ adcsmi pc, r8, #536870916 @ 0x20000004 │ │ │ │ - cdp2 2, 6, cr15, cr2, cr6, {1} │ │ │ │ + cdp2 2, 5, cr15, cr2, cr6, {1} │ │ │ │ andls r4, ip, r3, lsl #13 │ │ │ │ blvs 0x18858dc │ │ │ │ blvs 0xfe8782ac │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ stcvs 14, cr10, [r0], #-792 @ 0xfffffce8 │ │ │ │ @ instruction: 0x066bb1f0 │ │ │ │ strb sp, [r0], r1, ror #9 │ │ │ │ stmdacs r0, {r5, r7, r8, r9, fp, sp, lr} │ │ │ │ ssat sp, #29, sp, asr #1 │ │ │ │ mrc2 2, 1, pc, cr4, cr11, {2} │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vsra.s64 d21, d24, #64 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ blmi 0x114c328 │ │ │ │ vhadd.s8 d25, d2, d0 │ │ │ │ @ instruction: 0xf1ef42a7 │ │ │ │ - andcs pc, r0, r3, lsr #23 │ │ │ │ - @ instruction: 0x51b8f64d │ │ │ │ + mulcs r0, r3, fp │ │ │ │ + @ instruction: 0x51a8f64d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b3e │ │ │ │ andls r5, r0, r2, lsl r2 │ │ │ │ - blx 0xfe688652 │ │ │ │ - @ instruction: 0x51b8f64d │ │ │ │ + blx 0xfe288652 │ │ │ │ + @ instruction: 0x51a8f64d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addeq pc, r0, lr, asr #4 │ │ │ │ + rsbseq pc, r0, lr, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d2, d22 │ │ │ │ vqsub.s32 d4, d22, d19 │ │ │ │ - @ instruction: 0xf64dfe2b │ │ │ │ - vsra.s64 d21, d24, #64 │ │ │ │ + @ instruction: 0xf64dfe1b │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmla.i d23, d16, d0[7] │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ blmi 0xc4bf74 │ │ │ │ rsbsmi pc, r7, #536870916 @ 0x20000004 │ │ │ │ - cdp2 2, 1, cr15, cr14, cr6, {1} │ │ │ │ - @ instruction: 0x51b8f64d │ │ │ │ + cdp2 2, 0, cr15, cr14, cr6, {1} │ │ │ │ + @ instruction: 0x51a8f64d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subvc pc, r4, sp, asr #12 │ │ │ │ + eorsvc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d25 │ │ │ │ vhsub.s32 q2, q3, q8 │ │ │ │ - @ instruction: 0xf64dfe11 │ │ │ │ - vsra.s64 d21, d24, #64 │ │ │ │ + @ instruction: 0xf64dfe01 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ blmi 0x90bfa8 │ │ │ │ rsbmi pc, r2, #536870916 @ 0x20000004 │ │ │ │ - cdp2 2, 0, cr15, cr4, cr6, {1} │ │ │ │ - @ instruction: 0x51b8f64d │ │ │ │ + ldc2l 2, cr15, [r4, #152]! @ 0x98 │ │ │ │ + @ instruction: 0x51a8f64d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcvc pc, ip, sp, asr #12 │ │ │ │ + addsvc pc, ip, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d2, d12 │ │ │ │ vhsub.s32 q2, q3, q10 │ │ │ │ - @ instruction: 0xf64dfdf7 │ │ │ │ - vsra.s64 d21, d24, #64 │ │ │ │ + @ instruction: 0xf64dfde7 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ vrhadd.s8 d16, d14, d29 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ blmi 0x5cbfdc │ │ │ │ sbcsmi pc, r5, #536870916 @ 0x20000004 │ │ │ │ - stc2l 2, cr15, [sl, #152]! @ 0x98 │ │ │ │ - @ instruction: 0x51b8f64d │ │ │ │ + ldc2l 2, cr15, [sl, #152] @ 0x98 │ │ │ │ + @ instruction: 0x51a8f64d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subsne pc, r4, lr, asr #4 │ │ │ │ + subne pc, r4, lr, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d15 │ │ │ │ vqsub.s32 q2, q11, q3 │ │ │ │ - @ instruction: 0xf64dfddd │ │ │ │ - vsra.s64 d21, d24, #64 │ │ │ │ + @ instruction: 0xf64dfdcd │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ vrhadd.s8 d16, d14, d29 │ │ │ │ - vmvn.i32 d16, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q8, d0, d20 │ │ │ │ blmi 0x28c010 │ │ │ │ rsbsmi pc, sp, #536870916 @ 0x20000004 │ │ │ │ - ldc2l 2, cr15, [r0, #152] @ 0x98 │ │ │ │ - @ instruction: 0x51b8f64d │ │ │ │ + stc2l 2, cr15, [r0, #152] @ 0x98 │ │ │ │ + @ instruction: 0x51a8f64d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbeq pc, r4, lr, asr #4 │ │ │ │ + subseq pc, r4, lr, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0x73a8f503 │ │ │ │ adcmi pc, sl, #536870916 @ 0x20000004 │ │ │ │ - stc2l 2, cr15, [r2, #152] @ 0x98 │ │ │ │ - mlaseq r3, r0, r0, r0 │ │ │ │ - ldrhteq r0, [r3], -r4 │ │ │ │ + ldc2 2, cr15, [r2, #152]! @ 0x98 │ │ │ │ + eorseq r0, r3, r0, lsl #1 │ │ │ │ + eorseq r0, r3, r4, lsr #1 │ │ │ │ push {r0, r1, r3, r4, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ bl 0xfeba3194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strcs r0, [r0, #-4072] @ 0xfffff018 │ │ │ │ ldrmi r4, [r0], r7, lsl #12 │ │ │ │ @ instruction: 0x460c461e │ │ │ │ @@ -61259,31 +61259,31 @@ │ │ │ │ stccs 0, cr5, [r0, #-16] │ │ │ │ @ instruction: 0xb1a6d14e │ │ │ │ @ instruction: 0xf04f9c01 │ │ │ │ @ instruction: 0xf04f0a00 │ │ │ │ bllt 0x18eec4 │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ vadd.i8 d22, d10, d16 │ │ │ │ - cmpplt r8, #9984 @ p-variant is OBSOLETE @ 0x2700 │ │ │ │ + cmpplt r8, #5888 @ p-variant is OBSOLETE @ 0x1700 │ │ │ │ beq 0xc8454 │ │ │ │ ldrbmi r3, [r6, #-1120] @ 0xfffffba0 │ │ │ │ @ instruction: 0xb115d8f3 │ │ │ │ @ instruction: 0xf1e44628 │ │ │ │ - blls 0x8be00 │ │ │ │ + blls 0x8bdc0 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldmdbeq r8, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ bicsle r4, lr, r3, asr #10 │ │ │ │ ldc 0, cr11, [sp], #12 │ │ │ │ andcs r8, r0, r2, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r1!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0xf1e44628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf10ad0d8 │ │ │ │ stmib r4, {r0, r9, fp}^ │ │ │ │ vstr d7, [r4, #16] │ │ │ │ ldrmi r8, [r2, #2826]! @ 0xb0a │ │ │ │ strbteq pc, [r0], #-260 @ 0xfffffefc @ │ │ │ │ ldrb sp, [r8, pc, ror #7] │ │ │ │ @ instruction: 0x23aa6127 │ │ │ │ @@ -61294,15 +61294,15 @@ │ │ │ │ stmib r4, {r0, r1, r3, lr}^ │ │ │ │ @ instruction: 0xf8d9230a │ │ │ │ tstmi r1, #16 │ │ │ │ @ instruction: 0x2014f8d9 │ │ │ │ tstmi r3, #268435466 @ 0x1000000a │ │ │ │ strb r6, [r2, r3, ror #5] │ │ │ │ ldrdeq pc, [r0], -r9 │ │ │ │ - ldc2l 1, cr15, [r2, #912]! @ 0x390 │ │ │ │ + stc2l 1, cr15, [r2, #912]! @ 0x390 │ │ │ │ cdpcs 6, 0, cr4, cr0, cr5, {0} │ │ │ │ ldr sp, [sl, sl, lsr #3]! │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ ... │ │ │ │ @@ -61341,39 +61341,39 @@ │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ ldc2l 7, cr15, [r2], {255} @ 0xff │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf8539b00 │ │ │ │ cmpeq r8, r8, lsl #24 │ │ │ │ @ instruction: 0x81b1f142 │ │ │ │ @ instruction: 0xf0844650 │ │ │ │ - blls 0x8a9e0 │ │ │ │ + blls 0x8a9a0 │ │ │ │ stccs 8, cr15, [r8], {83} @ 0x53 │ │ │ │ sbceq pc, r0, #134217731 @ 0x8000003 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf50d87f1 │ │ │ │ @ instruction: 0xf50a63ac │ │ │ │ @ instruction: 0xf44f5b40 │ │ │ │ smlabtcs r0, r0, r2, r6 │ │ │ │ ldrcs r4, [r0], #-1560 @ 0xfffff9e8 │ │ │ │ - b 0x1a08ac0 │ │ │ │ + b 0x1608ac0 │ │ │ │ vmax.s8 d20, d14, d3 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[4] │ │ │ │ andvs r0, r1, sp, lsr #2 │ │ │ │ @ instruction: 0xf8db2202 │ │ │ │ vrshl.s8 , q10, q0 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf04f2403 │ │ │ │ stmib r0, {r0, fp}^ │ │ │ │ @ instruction: 0xf04f241b │ │ │ │ stmib r0, {r0, r1, r9, sl, fp}^ │ │ │ │ vqshl.s8 d18, d19, d8 │ │ │ │ vabal.s8 q10, d0, d1 │ │ │ │ sbchi r0, r6, r4, lsl #10 │ │ │ │ rsbvs pc, r6, r0, lsr #17 │ │ │ │ - ldrbne pc, [r8, -lr, asr #4]! @ │ │ │ │ + strbne pc, [r8, -lr, asr #4]! @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ sbcvs pc, r6, r0, lsr #17 │ │ │ │ sbccs pc, r9, r0, lsl #17 │ │ │ │ stceq 0, cr15, [r4], {79} @ 0x4f │ │ │ │ msrvs CPSR_sx, r0, lsr #17 │ │ │ │ stmdbeq r5, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ smlawtcs ip, r0, r8, pc @ │ │ │ │ @@ -61382,18 +61382,18 @@ │ │ │ │ addne pc, r8, r3, asr #17 │ │ │ │ ldrbne pc, [ip, #-2267]! @ 0xfffff725 @ │ │ │ │ rscne pc, r8, r3, asr #17 │ │ │ │ @ instruction: 0xf8832100 │ │ │ │ bicsvs r8, sp, #105 @ 0x69 │ │ │ │ rscspl pc, ip, r3, asr #17 │ │ │ │ vmin.s8 d22, d14, d15 │ │ │ │ - vabdl.s8 , d16, d0 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ cmpvs r8, sp, lsr #14 │ │ │ │ sbcvc pc, r0, r3, asr #17 │ │ │ │ - strne pc, [r8, lr, asr #4] │ │ │ │ + ldrbne pc, [r8, -lr, asr #4]! @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ @ instruction: 0xf8c36758 │ │ │ │ @ instruction: 0xf8c37120 │ │ │ │ sbcsvs r0, r9, #212 @ 0xd4 │ │ │ │ addne pc, ip, r3, asr #17 │ │ │ │ rscne pc, ip, r3, asr #17 │ │ │ │ smlawb r9, r3, r8, pc @ │ │ │ │ @@ -61402,21 +61402,21 @@ │ │ │ │ smlalbtvc pc, r8, r3, r8 @ │ │ │ │ strbvc pc, [ip, #-2267] @ 0xfffff725 @ │ │ │ │ @ instruction: 0x71a8f8c3 │ │ │ │ ldrbvc pc, [r0, #-2267] @ 0xfffff725 @ │ │ │ │ andvc pc, r8, #12779520 @ 0xc30000 │ │ │ │ streq pc, [r6, -pc, asr #32] │ │ │ │ subvc pc, r9, #8585216 @ 0x830000 │ │ │ │ - ldrne pc, [r0, lr, asr #4] │ │ │ │ + strne pc, [r0, lr, asr #4] │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ orrvc pc, r0, r3, asr #17 │ │ │ │ - ldrne pc, [ip, lr, asr #4] │ │ │ │ + strne pc, [ip, lr, asr #4] │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ mvnvc pc, r3, asr #17 │ │ │ │ - strne pc, [r8, lr, asr #4]! │ │ │ │ + ldrne pc, [r8, lr, asr #4] │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ subvc pc, r0, #12779520 @ 0xc30000 │ │ │ │ ldrbvc pc, [r4, #-2267] @ 0xfffff725 @ │ │ │ │ strbtcs lr, [r3], #-2499 @ 0xfffff63d │ │ │ │ ldrbtcs lr, [fp], #-2499 @ 0xfffff63d │ │ │ │ ldrcs lr, [r3], #2499 @ 0x9c3 │ │ │ │ cmpppl ip, r3, asr #17 @ p-variant is OBSOLETE │ │ │ │ @@ -61430,15 +61430,15 @@ │ │ │ │ @ instruction: 0x11acf8c3 │ │ │ │ mvnseq pc, r3, asr #17 │ │ │ │ andne pc, ip, #12779520 @ 0xc30000 │ │ │ │ subseq pc, r4, #12779520 @ 0xc30000 │ │ │ │ orrgt pc, r9, r3, lsl #17 │ │ │ │ mvnls pc, r3, lsl #17 │ │ │ │ rsbvc pc, r8, #12779520 @ 0xc30000 │ │ │ │ - ldrne pc, [r4, lr, asr #4]! │ │ │ │ + strne pc, [r4, lr, asr #4]! │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ adcvs pc, r6, #10682368 @ 0xa30000 │ │ │ │ ldrbvs pc, [r8, #-2267] @ 0xfffff725 @ │ │ │ │ sbcvs pc, r8, #12779520 @ 0xc30000 │ │ │ │ ldrvs pc, [r0, #-2267]! @ 0xfffff725 │ │ │ │ msrvs CPSR_f, #12779520 @ 0xc30000 │ │ │ │ ldrvs pc, [r4, #-2267]! @ 0xfffff725 │ │ │ │ @@ -61450,23 +61450,23 @@ │ │ │ │ rsbspl pc, ip, #12779520 @ 0xc30000 │ │ │ │ sbcspl pc, ip, #12779520 @ 0xc30000 │ │ │ │ teqppl ip, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ orrspl pc, ip, #12779520 @ 0xc30000 │ │ │ │ orrvs pc, r8, #12779520 @ 0xc30000 │ │ │ │ strcc pc, [r2], -r0, asr #4 │ │ │ │ adcvc pc, r0, #12779520 @ 0xc30000 │ │ │ │ - strbne pc, [r0, lr, asr #4] @ │ │ │ │ + ldrne pc, [r0, lr, asr #4]! │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ rsbne pc, ip, #12779520 @ 0xc30000 │ │ │ │ movwvc pc, #2243 @ 0x8c3 @ │ │ │ │ - strbne pc, [ip, lr, asr #4] @ │ │ │ │ + ldrne pc, [ip, lr, asr #4]! │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ adcseq pc, r4, #12779520 @ 0xc30000 │ │ │ │ msrvc SPSR_, #12779520 @ 0xc30000 │ │ │ │ - ldrbne pc, [r8, lr, asr #4] @ │ │ │ │ + strbne pc, [r8, lr, asr #4] @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ sbcne pc, ip, #12779520 @ 0xc30000 │ │ │ │ bicvc pc, r0, #12779520 @ 0xc30000 │ │ │ │ tstpeq r4, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ msrne CPSR_fs, #12779520 @ 0xc30000 │ │ │ │ cmnpeq r4, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ orrne pc, ip, #12779520 @ 0xc30000 │ │ │ │ @@ -61498,21 +61498,21 @@ │ │ │ │ ldrvc pc, [ip, #-2267]! @ 0xfffff725 │ │ │ │ ldrtpl pc, [ip], #2243 @ 0x8c3 @ │ │ │ │ strbtcs pc, [ip], #2243 @ 0x8c3 @ │ │ │ │ strbtvs pc, [r6], #2211 @ 0x8a3 @ │ │ │ │ stmibvc r8!, {r0, r2, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strbvc pc, [r0, #-2267] @ 0xfffff725 @ │ │ │ │ bvc 0x28a718 │ │ │ │ - strbne pc, [r4, lr, asr #4]! @ │ │ │ │ + ldrbne pc, [r4, lr, asr #4] @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ strtvc pc, [r0], #-2243 @ 0xfffff73d │ │ │ │ - ldrbne pc, [r0, lr, asr #4]! @ │ │ │ │ + strbne pc, [r0, lr, asr #4]! @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ strvc pc, [r0], #2243 @ 0x8c3 │ │ │ │ - ldrbne pc, [ip, lr, asr #4]! @ │ │ │ │ + strbne pc, [ip, lr, asr #4]! @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ strbtvc pc, [r0], #2243 @ 0x8c3 @ │ │ │ │ ldrbtmi pc, [r0], #2243 @ 0x8c3 @ │ │ │ │ streq pc, [r6, -pc, asr #32] │ │ │ │ ldrpl pc, [ip, #-2243] @ 0xfffff73d │ │ │ │ ldrvs pc, [r6, #-1293]! @ 0xfffffaf3 │ │ │ │ strbvc pc, [r9, #-2179] @ 0xfffff77d @ │ │ │ │ @@ -61530,24 +61530,24 @@ │ │ │ │ ldrbeq pc, [r4, #-2243] @ 0xfffff73d @ │ │ │ │ ldreq pc, [r4, #2243]! @ 0x8c3 │ │ │ │ bcs 0x1a8a788 │ │ │ │ ldrbcs pc, [ip, #-2267] @ 0xfffff725 @ │ │ │ │ bcs 0xff28a790 │ │ │ │ strbcs pc, [r8, #-2267] @ 0xfffff725 @ │ │ │ │ blcs 0xa8a798 │ │ │ │ - andcs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + rscsne pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ bne 0xff38a7a4 │ │ │ │ blne 0xb8a7a8 │ │ │ │ strbcs pc, [r0, #-2243] @ 0xfffff73d @ │ │ │ │ andmi pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r4, #192, 4 │ │ │ │ ldrbcs pc, [ip, #-2243]! @ 0xfffff73d @ │ │ │ │ ldrbcs pc, [ip, #2243] @ 0x8c3 @ │ │ │ │ - andscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ + andcs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strcs pc, [r0, #2243]! @ 0x8c3 │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ blx 0xc8a49e │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf5044c17 │ │ │ │ @@ -61561,25 +61561,25 @@ │ │ │ │ ldreq r8, [sl], #1625 @ 0x659 │ │ │ │ strbthi pc, [r7], -r0, lsl #2 @ │ │ │ │ @ instruction: 0xf140069b │ │ │ │ subscs r8, ip, #116, 12 @ 0x7400000 │ │ │ │ ldcge 1, cr2, [r8], {0} │ │ │ │ @ instruction: 0xf50da899 │ │ │ │ movwls r6, #5101 @ 0x13ed │ │ │ │ - stmia r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldm r0!, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ stcmi 6, cr4, [r8], {33} @ 0x21 │ │ │ │ stmdbeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - msrcs CPSR_, #-536870908 @ 0xe0000004 │ │ │ │ + tstpcs r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vcge.s8 d25, d16, d8 │ │ │ │ @ instruction: 0xf8ad1303 │ │ │ │ and r3, r5, r7, ror #4 │ │ │ │ - ldrshteq r0, [r3], -r8 │ │ │ │ - ldrhteq r0, [r3], -r8 │ │ │ │ - ldrhteq r0, [r3], -r8 │ │ │ │ + eorseq r0, r3, r8, ror #1 │ │ │ │ + eorseq r0, r3, r8, lsr #9 │ │ │ │ + eorseq r0, r3, r8, lsr #21 │ │ │ │ @ instruction: 0xf88d2301 │ │ │ │ tstcs r0, #-1879048186 @ 0x90000006 │ │ │ │ orrsls lr, fp, #3358720 @ 0x334000 │ │ │ │ orrsls r2, sp, #168, 6 @ 0xa0000002 │ │ │ │ movwmi pc, #42560 @ 0xa640 @ │ │ │ │ @ instruction: 0xf50a939f │ │ │ │ @ instruction: 0xf5045359 │ │ │ │ @@ -61602,15 +61602,15 @@ │ │ │ │ ldmibeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ movwvs lr, #10579 @ 0x2953 │ │ │ │ ldrvs pc, [r5], #1445 @ 0x5a5 │ │ │ │ movwls r1, #14824 @ 0x39e8 │ │ │ │ vst1.8 {d25-d27}, [pc], r2 │ │ │ │ vmlal.u8 q11, d22, d13 │ │ │ │ strls r2, [r8, -r4, asr #15] │ │ │ │ - stmda lr!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmda lr, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8c446a4 │ │ │ │ subscs r8, ip, #48 @ 0x30 │ │ │ │ vaddw.s32 q1, , d0 │ │ │ │ movwcs r4, #49220 @ 0xc044 │ │ │ │ @ instruction: 0x71a39501 │ │ │ │ blne 0x449ea0 │ │ │ │ movtvc pc, #1103 @ 0x44f @ │ │ │ │ @@ -61620,28 +61620,28 @@ │ │ │ │ streq pc, [r4, -r0, asr #5] │ │ │ │ ldrbeq pc, [r5], #-1600 @ 0xfffff9c0 @ │ │ │ │ subvc pc, r0, ip, asr #17 │ │ │ │ teqpne r9, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ andsmi pc, ip, ip, asr #17 │ │ │ │ eorscc pc, ip, ip, asr #17 │ │ │ │ - strtcs pc, [r8], #-590 @ 0xfffffdb2 │ │ │ │ + ldrcs pc, [r8], #-590 @ 0xfffffdb2 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ strbvc pc, [sp], fp, asr #4 @ │ │ │ │ streq pc, [r4], -r0, asr #5 │ │ │ │ andmi pc, r0, ip, asr #17 │ │ │ │ subvs pc, r4, ip, asr #17 │ │ │ │ strbvc pc, [r9, #-1607]! @ 0xfffff9b9 @ │ │ │ │ streq pc, [r4, #-704] @ 0xfffffd40 │ │ │ │ strvc pc, [r5], #-1607 @ 0xfffff9b9 │ │ │ │ streq pc, [r4], #-704 @ 0xfffffd40 │ │ │ │ subpl pc, r8, ip, asr #17 │ │ │ │ submi pc, ip, ip, asr #17 │ │ │ │ vcgt.s8 d25, d10, d4 │ │ │ │ - stmdals r1, {r1, r4, r5, fp, sp, lr, pc} │ │ │ │ + stmdals r1, {r1, r5, fp, sp, lr, pc} │ │ │ │ cdpvc 4, 4, cr15, cr8, cr15, {3} │ │ │ │ tstcs r0, r2, lsl #22 │ │ │ │ stcvs 5, cr15, [r9], {160} @ 0xa0 │ │ │ │ subseq pc, r5, #64, 12 @ 0x4000000 │ │ │ │ eorcc pc, r8, ip, asr #17 │ │ │ │ stmib ip, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f380b │ │ │ │ @@ -61651,32 +61651,32 @@ │ │ │ │ ldrvs lr, [r1, #-2508] @ 0xfffff634 │ │ │ │ andscs pc, ip, ip, asr #17 │ │ │ │ @ instruction: 0xf8cc2259 │ │ │ │ strmi r4, [r4], -ip, asr #32 │ │ │ │ movwhi lr, #14796 @ 0x39cc │ │ │ │ @ instruction: 0xf8cc4470 │ │ │ │ vqadd.s8 d25, d14, d4 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vsubw.s8 q9, q0, d16 │ │ │ │ @ instruction: 0xf8cc032d │ │ │ │ @ instruction: 0xf6403000 │ │ │ │ vsubw.s8 q10, q0, d9 │ │ │ │ @ instruction: 0xf8cc3303 │ │ │ │ @ instruction: 0xf5a43005 │ │ │ │ - vshl.s8 , q5, q5 │ │ │ │ - blls 0x86668 │ │ │ │ + vshl.s8 , q5, │ │ │ │ + blls 0x88628 │ │ │ │ ldmibge r0!, {r9, sp} │ │ │ │ @ instruction: 0xf8a44650 │ │ │ │ @ instruction: 0xf853b004 │ │ │ │ @ instruction: 0xf8c43c08 │ │ │ │ @ instruction: 0xf0139014 │ │ │ │ @ instruction: 0xf04f6f80 │ │ │ │ @ instruction: 0x71a3030d │ │ │ │ movtmi pc, #63040 @ 0xf640 @ │ │ │ │ vrhadd.s8 q11, q15, │ │ │ │ - vbic.i32 d18, #3072 @ 0x00000c00 │ │ │ │ + vsubw.s8 q9, q0, d28 │ │ │ │ eorvs r0, r3, sp, lsr #6 │ │ │ │ msrcs CPSR_fsc, #77594624 @ 0x4a00000 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ vcgt.s8 q11, q13, │ │ │ │ vbic.i32 d17, #2304 @ 0x00000900 │ │ │ │ strtvs r0, [r3], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0x63b1f24a │ │ │ │ @@ -61713,44 +61713,44 @@ │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ vcgt.s8 d25, d10, d12 │ │ │ │ vsubw.s8 q8, q0, d9 │ │ │ │ movwls r0, #37636 @ 0x9304 │ │ │ │ @ instruction: 0x23b9f247 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ vcgt.s8 d25, d14, d11 │ │ │ │ - vqdmlal.s q9, d0, d0[1] │ │ │ │ + vbic.i32 d18, #1024 @ 0x00000400 │ │ │ │ tstls r2, #-1275068416 @ 0xb4000000 │ │ │ │ - cmppcs r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + movtcs pc, #590 @ 0x24e @ │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vcge.s8 d25, d14, d3 │ │ │ │ - vqdmlal.s q9, d0, d0[4] │ │ │ │ + vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ tstls r4, #-1275068416 @ 0xb4000000 │ │ │ │ @ instruction: 0x63adf50d │ │ │ │ @ instruction: 0xf50d9307 │ │ │ │ movwls r6, #25516 @ 0x63ac │ │ │ │ ldmdals r2, {r0, r3, r6, r9, sl, lr} │ │ │ │ - ldc2l 1, cr15, [r0, #-924] @ 0xfffffc64 │ │ │ │ + stc2l 1, cr15, [r0, #-924] @ 0xfffffc64 │ │ │ │ strmi r4, [r4], -r9, asr #12 │ │ │ │ ldmdals r3, {r0, r1, ip, pc} │ │ │ │ bleq 0x4088b8 │ │ │ │ - stc2l 1, cr15, [r8, #-924] @ 0xfffffc64 │ │ │ │ + ldc2 1, cr15, [r8, #-924]! @ 0xfffffc64 │ │ │ │ strmi r4, [r5], -r9, asr #12 │ │ │ │ ldmdals r4, {r2, ip, pc} │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - stc2l 1, cr15, [r0, #-924] @ 0xfffffc64 │ │ │ │ + ldc2 1, cr15, [r0, #-924]! @ 0xfffffc64 │ │ │ │ strmi r4, [r7], -r9, asr #12 │ │ │ │ vhadd.s8 d25, d14, d5 │ │ │ │ - vmla.i d18, d0, d0[7] │ │ │ │ + vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf1e7002d │ │ │ │ - blls 0xcbc80 │ │ │ │ + blls 0xcbc40 │ │ │ │ vst1.8 {d20-d22}, [pc], r6 │ │ │ │ @ instruction: 0xf5a372c0 │ │ │ │ tstcs r0, r2, lsl #6 │ │ │ │ vmin.s8 d20, d9, d8 │ │ │ │ - bls 0x4c8518 │ │ │ │ + bls 0x4c84d8 │ │ │ │ @ instruction: 0x46039910 │ │ │ │ smlawtcs r7, r0, r9, lr │ │ │ │ cdpvc 4, 0, cr15, cr0, cr15, {2} │ │ │ │ strvs r6, [r1], #-962 @ 0xfffffc3e │ │ │ │ stmdbls r6, {r1, r2, r3, r9, fp, ip, pc} │ │ │ │ adccs pc, r8, r0, asr #17 │ │ │ │ bls 0x2f0bdc │ │ │ │ @@ -61807,34 +61807,34 @@ │ │ │ │ @ instruction: 0xf8c30164 │ │ │ │ strtmi r2, [r1], -ip, ror #2 │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff3460 │ │ │ │ adcmi pc, r5, #671744 @ 0xa4000 │ │ │ │ stmdals r3, {r0, r1, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - stc2l 1, cr15, [sl], #-896 @ 0xfffffc80 │ │ │ │ + mrrc2 1, 14, pc, sl, cr0 @ │ │ │ │ @ instruction: 0xf1e09804 │ │ │ │ - stmdals r5, {r0, r1, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - stc2l 1, cr15, [r4], #-896 @ 0xfffffc80 │ │ │ │ + stmdals r5, {r0, r1, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + mrrc2 1, 14, pc, r4, cr0 @ │ │ │ │ @ instruction: 0xf1e04630 │ │ │ │ - blls 0x28ba54 │ │ │ │ + blls 0x28ba14 │ │ │ │ @ instruction: 0xf47f454b │ │ │ │ @ instruction: 0xf50aaf49 │ │ │ │ @ instruction: 0xf8db5b40 │ │ │ │ @ instruction: 0xf013357c │ │ │ │ suble r6, pc, r0, asr #30 │ │ │ │ cmnpvs r0, #3 @ p-variant is OBSOLETE │ │ │ │ svcvs 0x0070f1b3 │ │ │ │ blls 0xc0a18 │ │ │ │ strvc pc, [r0, #-1135] @ 0xfffffb91 │ │ │ │ @ instruction: 0x210022b9 │ │ │ │ strvc pc, [r2], #-1443 @ 0xfffffa5d │ │ │ │ vmul.i8 , , q4 │ │ │ │ - @ instruction: 0xf24eeeb2 │ │ │ │ - vbic.i32 q9, #3072 @ 0x00000c00 │ │ │ │ + vceq.f32 d30, d30, d18 │ │ │ │ + vqdmlal.s q9, d0, d0[7] │ │ │ │ andcs r0, r0, #-1275068416 @ 0xb4000000 │ │ │ │ @ instruction: 0xf6406023 │ │ │ │ adchi r1, r3, pc, lsl #6 │ │ │ │ @ instruction: 0x61acf50d │ │ │ │ rsbcc pc, r4, r4, lsr #17 │ │ │ │ @ instruction: 0xf8842305 │ │ │ │ @ instruction: 0xf50a3069 │ │ │ │ @@ -61852,15 +61852,15 @@ │ │ │ │ cmnpmi sl, #64, 12 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ strbvs r6, [r3, r3, ror #3]! │ │ │ │ rsbvc r2, r3, #4, 6 @ 0x10000000 │ │ │ │ @ instruction: 0x03a9f249 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ @ instruction: 0xf8c463e3 │ │ │ │ vqadd.s8 d19, d30, d12 │ │ │ │ - vsubw.s8 q9, q8, d4 │ │ │ │ + vbic.i32 q9, #1024 @ 0x00000400 │ │ │ │ strtvs r0, [r3], -sp, lsr #6 │ │ │ │ @ instruction: 0xf8c4f7ff │ │ │ │ @ instruction: 0xf50d2200 │ │ │ │ @ instruction: 0x465061b8 │ │ │ │ @ instruction: 0xf8bef7ff │ │ │ │ ldrbcc pc, [r8, #2267] @ 0x8db @ │ │ │ │ andseq pc, pc, #72, 4 @ 0x80000004 │ │ │ │ @@ -61915,27 +61915,27 @@ │ │ │ │ blls 0x8abb4 │ │ │ │ stcmi 8, cr15, [r8], {83} @ 0x53 │ │ │ │ mvnvs pc, #54525952 @ 0x3400000 │ │ │ │ moveq r9, #67108864 @ 0x4000000 │ │ │ │ tstcs r0, r5, lsr r5 │ │ │ │ vqsub.s8 q1, , │ │ │ │ vhadd.s8 , , │ │ │ │ - strdeq lr, [r1, lr]! @ │ │ │ │ + @ instruction: 0x01a1edee │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0x61acf50d │ │ │ │ @ instruction: 0xf04f4650 │ │ │ │ @ instruction: 0xf88d0304 │ │ │ │ @ instruction: 0xf04f3566 │ │ │ │ @ instruction: 0xf8cd03fc │ │ │ │ vst3.16 {d19,d21,d23}, [pc :256], r4 │ │ │ │ @ instruction: 0xf8cd638b │ │ │ │ vst3.32 {d19,d21,d23}, [pc :64], r4 │ │ │ │ @ instruction: 0xf8cd6389 │ │ │ │ @ instruction: 0xf64e3598 │ │ │ │ - vrsra.s64 d23, d8, #64 │ │ │ │ + vsubw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf8cd032d │ │ │ │ vrshl.s8 , q8, q0 │ │ │ │ @ instruction: 0xf8ad730f │ │ │ │ @ instruction: 0xf64a3564 │ │ │ │ vqdmlal.s , d0, d1[4] │ │ │ │ @ instruction: 0xf8cd0304 │ │ │ │ svclt 0x004435a4 │ │ │ │ @@ -61965,29 +61965,29 @@ │ │ │ │ @ instruction: 0xfff4f7fe │ │ │ │ @ instruction: 0xf8539b00 │ │ │ │ @ instruction: 0x01a24c08 │ │ │ │ ldrbthi pc, [r2], #-257 @ 0xfffffeff @ │ │ │ │ ldrcc pc, [r4, #-2267]! @ 0xfffff725 │ │ │ │ @ instruction: 0xf0410f1b │ │ │ │ and r8, sp, r1, lsr r4 │ │ │ │ - eorseq r1, r3, r8, ror r7 │ │ │ │ - eorseq r4, r3, r8, asr #3 │ │ │ │ - eorseq r4, r3, r8, asr #6 │ │ │ │ - eorseq r4, r3, r8, asr #27 │ │ │ │ - eorseq r4, r3, r8, ror #29 │ │ │ │ - eorseq r5, r3, r8, asr #10 │ │ │ │ - eorseq r5, r3, r8, ror #15 │ │ │ │ + eorseq r1, r3, r8, ror #14 │ │ │ │ + ldrhteq r4, [r3], -r8 │ │ │ │ + eorseq r4, r3, r8, lsr r3 │ │ │ │ + ldrhteq r4, [r3], -r8 │ │ │ │ + ldrsbteq r4, [r3], -r8 │ │ │ │ + eorseq r5, r3, r8, lsr r5 │ │ │ │ + ldrsbteq r5, [r3], -r8 │ │ │ │ @ instruction: 0xf50a9e01 │ │ │ │ vst3.16 {d21,d23,d25}, [pc :64], r8 │ │ │ │ tstcs r0, r0, lsl r2 │ │ │ │ strvc pc, [r2], #-1446 @ 0xfffffa5a │ │ │ │ stmdbeq r6, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ vadd.i8 d16, d9, d7 │ │ │ │ - ldc 13, cr14, [r5, #504] @ 0x1f8 │ │ │ │ + ldc 13, cr14, [r5, #440] @ 0x1b8 │ │ │ │ @ instruction: 0xf5a68b00 │ │ │ │ @ instruction: 0xf04f6389 │ │ │ │ @ instruction: 0xf04f0eff │ │ │ │ @ instruction: 0xf8840c0f │ │ │ │ @ instruction: 0xf884e009 │ │ │ │ vst4.16 {d30-d33}, [pc :128], r9 │ │ │ │ @ instruction: 0xf8847290 │ │ │ │ @@ -62014,22 +62014,22 @@ │ │ │ │ @ instruction: 0x63230503 │ │ │ │ movwvc pc, #22087 @ 0x5647 @ │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ rsbpl pc, r6, r4, lsl #17 │ │ │ │ sbcvc pc, r6, r4, lsl #17 │ │ │ │ @ instruction: 0xf8842505 │ │ │ │ vrhadd.s8 d25, d30, d6 │ │ │ │ - vqshl.s64 q11, q0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[0] │ │ │ │ @ instruction: 0xf884072d │ │ │ │ eorvs r5, r7, r6, lsr #2 │ │ │ │ strbne pc, [sp, #1608] @ 0x648 @ │ │ │ │ streq pc, [r4, #-704] @ 0xfffffd40 │ │ │ │ subgt pc, r4, r4, asr #17 │ │ │ │ vshl.s8 d22, d21, d14 │ │ │ │ - @ instruction: 0xf2c06cd8 │ │ │ │ + vqdmulh.s d22, d16, d0[2] │ │ │ │ movwls r0, #44077 @ 0xac2d │ │ │ │ tstcs r0, #-486539264 @ 0xe3000000 │ │ │ │ rsbgt pc, r0, r4, asr #17 │ │ │ │ sbcgt pc, r0, r4, asr #17 │ │ │ │ blhi 0x308238 │ │ │ │ smlawtgt r0, r4, r8, pc @ │ │ │ │ orr pc, r9, r4, lsl #17 │ │ │ │ @@ -62037,26 +62037,26 @@ │ │ │ │ strbtcc lr, [r4], -r4, asr #19 │ │ │ │ ldrbtcc lr, [ip], -r4, asr #19 │ │ │ │ orrgt pc, r0, r4, asr #17 │ │ │ │ mvngt pc, r4, asr #17 │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ mvnhi pc, r4, lsl #17 │ │ │ │ mvngt pc, r4, lsl #17 │ │ │ │ - stc 2, cr15, [r8, #-292] @ 0xfffffedc │ │ │ │ + ldcl 2, cr15, [r8], #292 @ 0x124 │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ @ instruction: 0xf880020f │ │ │ │ andscs r2, r0, #100 @ 0x64 │ │ │ │ ldrtcs lr, [r4], -r0, asr #19 │ │ │ │ @ instruction: 0x2608f8db │ │ │ │ tstpvc lr, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ vst3.8 {d22-d24}, [pc], r5 │ │ │ │ movwvs r6, #5504 @ 0x1580 │ │ │ │ tstpeq r3, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ rsbhi pc, r9, r0, lsl #17 │ │ │ │ - stclvs 2, cr15, [r0], #312 @ 0x138 │ │ │ │ + ldclvs 2, cr15, [r0], {78} @ 0x4e │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ sbcls pc, r9, r0, lsl #17 │ │ │ │ @ instruction: 0xf04f71c1 │ │ │ │ cmpvs r6, r2, lsl #16 │ │ │ │ ldmibcc r9!, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdbeq r4, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbvs r6, [r6, -r7, lsl #12] │ │ │ │ @@ -62073,31 +62073,31 @@ │ │ │ │ stcls 0, cr5, [r1, #-880] @ 0xfffffc90 │ │ │ │ @ instruction: 0xf5a59801 │ │ │ │ @ instruction: 0xf8c365d1 │ │ │ │ @ instruction: 0xf8c3c000 │ │ │ │ vshr.s64 , q14, #32 │ │ │ │ @ instruction: 0xf8c36083 │ │ │ │ vhadd.s8 d24, d14, d12 │ │ │ │ - vqdmulh.s d22, d16, d0[7] │ │ │ │ + @ instruction: 0xf2c06cdc │ │ │ │ @ instruction: 0xf8c30c2d │ │ │ │ @ instruction: 0xf8c380cc │ │ │ │ vhadd.s8 q14, , q0 │ │ │ │ - strhtvs lr, [pc], -sl │ │ │ │ + eorvs lr, pc, sl, lsr #25 │ │ │ │ strtmi r9, [fp], -r1, lsl #30 │ │ │ │ @ instruction: 0xf04f616e │ │ │ │ stc 2, cr0, [r5, #60] @ 0x3c │ │ │ │ @ instruction: 0xf04f8b0a │ │ │ │ @ instruction: 0x712a0c04 │ │ │ │ @ instruction: 0xf8852100 │ │ │ │ @ instruction: 0xf5a7c009 │ │ │ │ vst3.16 {d23,d25,d27}, [pc], sl │ │ │ │ @ instruction: 0x46287290 │ │ │ │ ldcne 2, cr15, [r0], {72} @ 0x48 │ │ │ │ andsgt pc, r0, r3, asr #17 │ │ │ │ - stc 2, cr15, [r0], #292 @ 0x124 │ │ │ │ + ldc 2, cr15, [r0], {73} @ 0x49 │ │ │ │ @ instruction: 0xf04f2210 │ │ │ │ @ instruction: 0x712b030f │ │ │ │ sbccc pc, r4, r5, lsl #17 │ │ │ │ cmpppl r8, #41943040 @ p-variant is OBSOLETE @ 0x2800000 │ │ │ │ stmib r5, {r0, r1, r4, sl, lr}^ │ │ │ │ stmib r5, {r2, r9, sl, sp}^ │ │ │ │ tstcs r0, r4, lsr r6 │ │ │ │ @@ -62113,68 +62113,68 @@ │ │ │ │ strbvs r4, [fp, lr, lsl #6]! │ │ │ │ bicvs pc, r5, #700448768 @ 0x29c00000 │ │ │ │ blvc 0x308384 │ │ │ │ blvc 0x908388 │ │ │ │ rscsls pc, ip, r5, asr #17 │ │ │ │ ldrmi r9, [pc], -r1, lsl #14 │ │ │ │ vcgt.s8 d25, d14, d2 │ │ │ │ - vrsra.s64 q11, q12, #64 │ │ │ │ + vqdmlal.s q11, d16, d0[6] │ │ │ │ @ instruction: 0xf885032d │ │ │ │ eorvs r8, fp, r9, asr #1 │ │ │ │ mvnsmi pc, #72, 12 @ 0x4800000 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ @ instruction: 0xf8c563eb │ │ │ │ vqadd.s8 d19, d30, d12 │ │ │ │ - vrsra.s64 q11, q14, #64 │ │ │ │ + vqdmlal.s q11, d16, d0[7] │ │ │ │ strtvs r0, [fp], -sp, lsr #6 │ │ │ │ - movwvc pc, #16974 @ 0x424e @ │ │ │ │ + mvnsvs pc, #-536870908 @ 0xe0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ sbccc pc, r0, r5, asr #17 │ │ │ │ - mrrc 2, 4, pc, r8, cr9 @ │ │ │ │ + mcrr 2, 4, pc, r8, cr9 @ │ │ │ │ blls 0x9e69c │ │ │ │ andeq pc, pc, #79 @ 0x4f │ │ │ │ eorsls pc, ip, r7, asr #17 │ │ │ │ @ instruction: 0xf04f713a │ │ │ │ subvc r0, pc, #786432 @ 0xc0000 │ │ │ │ cmpvs lr, pc, lsl #12 │ │ │ │ vrshr.s32 d2, d0, #29 │ │ │ │ smlabtvs sl, r3, r0, r5 │ │ │ │ tstcs r0, fp, asr r2 │ │ │ │ ldmibvs r9!, {r0, r1, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ - movwvc pc, #49742 @ 0xc24e @ │ │ │ │ + mvnsvs pc, #-536870908 @ 0xe0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vqadd.s8 d22, d9, d27 │ │ │ │ - @ instruction: 0xf8dbec3e │ │ │ │ + @ instruction: 0xf8dbec2e │ │ │ │ @ instruction: 0xf8c9350c │ │ │ │ @ instruction: 0xf04f6014 │ │ │ │ @ instruction: 0xf889020f │ │ │ │ andscs r2, r0, #4 │ │ │ │ @ instruction: 0xf8c9021b │ │ │ │ blls 0x98ea4 │ │ │ │ tstcs r0, r7, lsl r6 │ │ │ │ andscs pc, r0, r9, asr #17 │ │ │ │ strtvs pc, [sp], r3, lsr #11 │ │ │ │ vrshr.s32 q1, , #29 │ │ │ │ @ instruction: 0xf04f5063 │ │ │ │ @ instruction: 0xf24e0c04 │ │ │ │ - vorr.i32 d23, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ @ instruction: 0xf889032d │ │ │ │ @ instruction: 0xf8c9c009 │ │ │ │ vhadd.s8 d19, d9, d0 │ │ │ │ - @ instruction: 0xf8dbec1c │ │ │ │ + @ instruction: 0xf8dbec0c │ │ │ │ @ instruction: 0xf04f2510 │ │ │ │ adcsvs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ bmi 0xff115248 │ │ │ │ teqvc r3, r8, asr #17 │ │ │ │ @ instruction: 0xf04f4643 │ │ │ │ teqvs r7, r0, lsr #25 │ │ │ │ andsgt pc, r4, r6, asr #17 │ │ │ │ stcmi 2, cr15, [r4], {64} @ 0x40 │ │ │ │ andgt pc, r8, r6, lsr #17 │ │ │ │ - ldcvc 2, cr15, [ip], {78} @ 0x4e │ │ │ │ + stcvc 2, cr15, [ip], {78} @ 0x4e │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, r6, asr #17 │ │ │ │ @ instruction: 0xf8baf7ff │ │ │ │ svcge 0x00ca9b00 │ │ │ │ stccs 8, cr15, [r8], {83} @ 0x53 │ │ │ │ b 0x110febc │ │ │ │ bfieq r2, r2, #7, #21 │ │ │ │ @@ -62234,19 +62234,19 @@ │ │ │ │ @ instruction: 0x5606e9d3 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ tstphi ip, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ subscs r9, sl, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf5a34641 │ │ │ │ vaddhn.i64 d7, , q1 │ │ │ │ vhadd.s8 d18, d9, d2 │ │ │ │ - movwcs lr, #19328 @ 0x4b80 │ │ │ │ + movwcs lr, #19312 @ 0x4b70 │ │ │ │ strpl lr, [sl], -r4, asr #19 │ │ │ │ mvncs r7, #805306370 @ 0x30000002 │ │ │ │ vrhadd.s8 q11, q7, │ │ │ │ - vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ + vqdmlal.s , d0, d0[7] │ │ │ │ eorvs r0, r3, sp, lsr #6 │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ vhadd.s8 d24, d16, d19 │ │ │ │ @ instruction: 0x63236304 │ │ │ │ tstcs r0, #-1073741813 @ 0xc000000b │ │ │ │ @ instruction: 0xf8c421a8 │ │ │ │ stmib r4, {r4, r5, pc}^ │ │ │ │ @@ -62260,17 +62260,17 @@ │ │ │ │ @ instruction: 0xf7fe4650 │ │ │ │ blls 0x8c64c │ │ │ │ stcmi 8, cr15, [r8], {83} @ 0x53 │ │ │ │ subscs r9, ip, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf5a32100 │ │ │ │ @ instruction: 0xf5a3754a │ │ │ │ vhadd.s8 , q7, │ │ │ │ - vrsra.s64 d23, d24, #64 │ │ │ │ + vsubw.s8 , q8, d24 │ │ │ │ eorvs r0, fp, sp, lsr #6 │ │ │ │ - bl 0x12098fc │ │ │ │ + bl 0xe098fc │ │ │ │ strbtvs r9, [fp], #2826 @ 0xb0a │ │ │ │ stcvc 4, cr15, [lr], #-316 @ 0xfffffec4 │ │ │ │ @ instruction: 0x3618f8db │ │ │ │ adcvs r2, fp, #0, 4 │ │ │ │ cdpmi 6, 1, cr15, cr13, cr0, {2} │ │ │ │ vst2.8 {d25,d27}, [pc], r8 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @@ -62355,21 +62355,21 @@ │ │ │ │ stmdbmi ip, {r0, r3, r4, r5, sl, pc} │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ ldcpl 5, cr15, [fp, #52]! @ 0x34 │ │ │ │ ldc 0, cr11, [sp], #12 │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ svclt 0x0000bcdd │ │ │ │ - eorseq r5, r3, r8, lsr #20 │ │ │ │ - eorseq r5, r3, r8, ror fp │ │ │ │ - eorseq r5, r3, r0, asr pc │ │ │ │ - eorseq r6, r3, r0, lsl r3 │ │ │ │ - ldrsbteq r6, [r3], -r0 │ │ │ │ + eorseq r5, r3, r8, lsl sl │ │ │ │ + eorseq r5, r3, r8, ror #22 │ │ │ │ + eorseq r5, r3, r0, asr #30 │ │ │ │ + eorseq r6, r3, r0, lsl #6 │ │ │ │ + eorseq r6, r3, r0, asr #13 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq r6, r3, r0, lsl r9 │ │ │ │ + eorseq r6, r3, r0, lsl #18 │ │ │ │ @ instruction: 0x4650491e │ │ │ │ stc2l 7, cr15, [sl], {254} @ 0xfe │ │ │ │ @ instruction: 0xf8539b00 │ │ │ │ ldrbeq r3, [r9], r8, lsl #24 │ │ │ │ stmibge r7!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5044c1a │ │ │ │ @ instruction: 0x46217510 │ │ │ │ @@ -62393,24 +62393,24 @@ │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ ldc2 7, cr15, [sl], {254} @ 0xfe │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf8539b00 │ │ │ │ cmpeq sl, r8, lsl #24 │ │ │ │ blge 0xffc8a7d8 │ │ │ │ svclt 0x0000e00a │ │ │ │ - eorseq r0, r3, r8, asr r7 │ │ │ │ - ldrhteq r0, [r3], -r8 │ │ │ │ - ldrshteq r0, [r3], -r8 │ │ │ │ - eorseq r0, r3, r8, asr sl │ │ │ │ - ldrsbteq r1, [r3], -r8 │ │ │ │ + eorseq r0, r3, r8, asr #14 │ │ │ │ + eorseq r0, r3, r8, lsr #15 │ │ │ │ + eorseq r0, r3, r8, ror #19 │ │ │ │ + eorseq r0, r3, r8, asr #20 │ │ │ │ + eorseq r1, r3, r8, asr #15 │ │ │ │ stmibvs ip!, {r0, r2, r3, r8, sl, ip, sp, lr, pc} │ │ │ │ addspl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ - b 0xc89b28 │ │ │ │ - orrcs pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ + b 0x889b28 │ │ │ │ + cmnpcs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ movtvc pc, #5199 @ 0x144f @ │ │ │ │ andcc pc, r6, r9, lsr #17 │ │ │ │ rsbcc pc, r6, r9, lsr #17 │ │ │ │ @ instruction: 0xf8a92510 │ │ │ │ strtcs r3, [r8], r6, asr #1 │ │ │ │ @@ -62441,171 +62441,171 @@ │ │ │ │ vrhadd.s8 d20, d9, d28 │ │ │ │ vaddhn.i16 d16, q8, │ │ │ │ movwls r0, #17412 @ 0x4404 │ │ │ │ movwcs r9, #4618 @ 0x120a │ │ │ │ @ instruction: 0xf1009112 │ │ │ │ @ instruction: 0xf8c90120 │ │ │ │ vhadd.s8 d19, d14, d12 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf889002d │ │ │ │ tstls r4, r9, rrx │ │ │ │ - orrscs pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ + orrcs pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ andspl pc, r0, r9, asr #17 │ │ │ │ rsbcc pc, r0, r9, asr #17 │ │ │ │ - @ instruction: 0x23acf24e │ │ │ │ + orrscs pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ rsbspl pc, r0, r9, asr #17 │ │ │ │ sbccc pc, r0, r9, asr #17 │ │ │ │ - biccs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + @ instruction: 0x23b8f24e │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ sbcspl pc, r0, r9, asr #17 │ │ │ │ smlawtcc r0, r9, r8, pc @ │ │ │ │ - mvncs pc, #-536870908 @ 0xe0000004 │ │ │ │ + bicscs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ teqppl r0, r9, asr #17 @ p-variant is OBSOLETE │ │ │ │ addsvc pc, ip, r9, asr #17 │ │ │ │ - mvnscs pc, lr, asr #4 │ │ │ │ + mvncs pc, lr, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rscsvc pc, ip, r9, asr #17 │ │ │ │ cmppvc ip, r9, asr #17 @ p-variant is OBSOLETE │ │ │ │ - subcc pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ + eorscc pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ orrcc pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0xf50a1973 │ │ │ │ tstls lr, #88, 12 @ 0x5800000 │ │ │ │ - msrcc CPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ + tstpcc r4, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ andls r9, r7, r5, lsl #2 │ │ │ │ cmppcc r0, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r9, r9, #8, 6 @ 0x20000000 │ │ │ │ - rsbcc pc, r0, lr, asr #4 │ │ │ │ + subscc pc, r0, lr, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ andls r9, ip, fp, lsl #2 │ │ │ │ - cmnpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + msrcc SPSR_fs, #-536870908 @ 0xe0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - adccc pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + addscc pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andls r9, lr, #872415232 @ 0x34000000 │ │ │ │ - @ instruction: 0x31b8f24e │ │ │ │ + @ instruction: 0x31a8f24e │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcscc pc, r4, lr, asr #4 │ │ │ │ + sbccc pc, r4, lr, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ andsls r9, r0, pc, lsl #2 │ │ │ │ - mvnscc pc, #-536870908 @ 0xe0000004 │ │ │ │ + mvncc pc, #-536870908 @ 0xe0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - andmi pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ + rscscc pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andsls r9, r3, #1140850688 @ 0x44000000 │ │ │ │ tstpmi r8, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eormi pc, ip, lr, asr #4 │ │ │ │ + andsmi pc, ip, lr, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ andsls r9, r6, r5, lsl r1 │ │ │ │ - movtmi pc, #33358 @ 0x824e @ │ │ │ │ + teqpmi r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - rsbmi pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ + subsmi pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andsls r9, r8, #1543503872 @ 0x5c000000 │ │ │ │ - orrmi pc, r0, lr, asr #4 │ │ │ │ + cmnpmi r0, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsmi pc, ip, lr, asr #4 │ │ │ │ + addmi pc, ip, lr, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ andsls r9, sl, r9, lsl r1 │ │ │ │ teqpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x43b8f24e │ │ │ │ + @ instruction: 0x43a8f24e │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vand d25, d14, d18 │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vrshr.s64 d20, d28, #64 │ │ │ │ tstls fp, #-805306366 @ 0xd0000002 │ │ │ │ vqsub.s8 d25, d14, d12 │ │ │ │ - vmla.i d20, d16, d0[4] │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ vhadd.s8 d16, d14, d29 │ │ │ │ - @ instruction: 0xf2c046f4 │ │ │ │ + vmlsl.s q10, d16, d0[5] │ │ │ │ andsls r0, sp, sp, lsr #12 │ │ │ │ vmin.s8 d25, d14, d15 │ │ │ │ - vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ + vqdmlal.s , d0, d0[3] │ │ │ │ vcgt.s8 d16, d14, d29 │ │ │ │ - vsubhn.i16 d21, q0, q4 │ │ │ │ + @ instruction: 0xf2c046f8 │ │ │ │ @ instruction: 0x9323062d │ │ │ │ vmax.s8 d25, d14, d16 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmlal.s , d0, d0[6] │ │ │ │ vhsub.s8 d16, d14, d29 │ │ │ │ - vsubhn.i16 d21, q0, q10 │ │ │ │ + vmov.i32 d21, #67108864 @ 0x04000000 │ │ │ │ eorls r0, r4, #47185920 @ 0x2d00000 │ │ │ │ vmax.s8 d25, d14, d17 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d14, d29 │ │ │ │ - vmlsl.s , d0, d0[0] │ │ │ │ + vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x9125062d │ │ │ │ vmax.s8 d25, d14, d18 │ │ │ │ - vshr.s64 d21, d0, #64 │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ vhadd.s8 d16, d14, d29 │ │ │ │ - vrsra.s64 d21, d12, #64 │ │ │ │ + vsubw.s8 , q8, d12 │ │ │ │ eorls r0, r6, sp, lsr #6 │ │ │ │ vcgt.s8 d25, d14, d23 │ │ │ │ - vsubl.s8 , d16, d28 │ │ │ │ + vrshr.s64 d21, d12, #64 │ │ │ │ eorls r0, r8, #-805306366 @ 0xd0000002 │ │ │ │ @ instruction: 0xf6409401 │ │ │ │ vaddhn.i16 d20, q0, │ │ │ │ strls r3, [r2], #-1027 @ 0xfffffbfd │ │ │ │ strtcs pc, [sp], #-1610 @ 0xfffff9b6 │ │ │ │ streq pc, [r4], #-704 @ 0xfffffd40 │ │ │ │ vqshl.s8 d25, d21, d10 │ │ │ │ vmvn.i32 d17, #589824 @ 0x00090000 │ │ │ │ ldrtls r0, [r6], #-1028 @ 0xfffffbfc │ │ │ │ ldrbeq pc, [r1], #586 @ 0x24a @ │ │ │ │ streq pc, [r4], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf04f9437 │ │ │ │ stcls 14, cr0, [r3], {4} │ │ │ │ - @ instruction: 0x51bcf24e │ │ │ │ + @ instruction: 0x51acf24e │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ orr pc, r9, r9, lsl #17 │ │ │ │ vrhadd.s8 d25, d14, d25 │ │ │ │ - vmla.i d21, d16, d0[3] │ │ │ │ + vshr.s64 d21, d28, #64 │ │ │ │ @ instruction: 0xf8cd002d │ │ │ │ ldc 0, cr9, [r4, #-96] @ 0xffffffa0 │ │ │ │ vqdmulh.s d23, d14, d2 │ │ │ │ - vrsra.s64 , q6, #64 │ │ │ │ + vqdmlal.s , d16, d0[3] │ │ │ │ eorls r0, sl, sp, lsr #6 │ │ │ │ vcgt.s8 d25, d14, d27 │ │ │ │ - vmlal.s , d16, d0[5] │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ stc 2, cr0, [r9, #180] @ 0xb4 │ │ │ │ vldr d7, [r4, #40] @ 0x28 │ │ │ │ vqdmulh.s d23, d14, d0 │ │ │ │ - vmla.f d21, d16, d0[7] │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ stcls 1, cr0, [r5], {45} @ 0x2d │ │ │ │ mvnmi pc, r9, asr #17 │ │ │ │ - ldrbtpl pc, [r8], lr, asr #4 @ │ │ │ │ + strbtpl pc, [r8], lr, asr #4 @ │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ @ instruction: 0xf8c99c07 │ │ │ │ vhsub.s8 q10, q7, q0 │ │ │ │ - @ instruction: 0xf2c03898 │ │ │ │ + vmlal.s8 , d16, d8 │ │ │ │ stcls 8, cr0, [r8], {45} @ 0x2d │ │ │ │ adcmi pc, r0, #13172736 @ 0xc90000 │ │ │ │ blpl 0x108a8f4 │ │ │ │ @ instruction: 0xf50d9c09 │ │ │ │ @ instruction: 0xf8c95cab │ │ │ │ strcs r4, [r1], #-768 @ 0xfffffd00 │ │ │ │ blvc 0x908b00 │ │ │ │ eorls r4, ip, #72, 12 @ 0x4800000 │ │ │ │ @ instruction: 0x912d2312 │ │ │ │ @ instruction: 0x962e2130 │ │ │ │ - strvs pc, [r8], -lr, asr #4 │ │ │ │ + ldrbtpl pc, [r8], lr, asr #4 @ │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ vmax.s8 d25, d14, d31 │ │ │ │ - vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ + vsubhn.i16 d22, q0, q0 │ │ │ │ ldrtls r0, [r0], -sp, lsr #12 │ │ │ │ - ldrvs pc, [ip], -lr, asr #4 │ │ │ │ + strvs pc, [ip], -lr, asr #4 │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ vmin.s8 d25, d14, d17 │ │ │ │ - vsubhn.i16 d22, q0, q10 │ │ │ │ + vmov.i32 d22, #67108864 @ 0x04000000 │ │ │ │ ldrtls r0, [r3], -sp, lsr #12 │ │ │ │ - ldrtcs pc, [ip], -lr, asr #4 @ │ │ │ │ + strtcs pc, [ip], -lr, asr #4 │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ stmib r9, {r2, r4, r5, r9, sl, ip, pc}^ │ │ │ │ strtcs r4, [r8], r3, ror #10 │ │ │ │ strbvc pc, [r1], #-1103 @ 0xfffffbb1 @ │ │ │ │ orrsvs pc, r4, r9, asr #17 │ │ │ │ mvnmi pc, r9, lsr #17 │ │ │ │ streq pc, [r5], -pc, asr #32 │ │ │ │ @@ -62956,15 +62956,15 @@ │ │ │ │ @ instruction: 0xf8ce7e1c │ │ │ │ @ instruction: 0xf04f4000 │ │ │ │ @ instruction: 0xf8c90e04 │ │ │ │ strcs r6, [r2], #-3648 @ 0xfffff1c0 │ │ │ │ @ instruction: 0xf8c99e2b │ │ │ │ @ instruction: 0xf8896ea0 │ │ │ │ and lr, r1, r9, lsr #29 │ │ │ │ - eorseq r1, r3, r8, ror sl │ │ │ │ + eorseq r1, r3, r8, ror #20 │ │ │ │ cdpeq 0, 0, cr15, cr5, cr15, {2} │ │ │ │ svc 0x0009f889 │ │ │ │ cdpcc 2, 0, cr15, cr3, cr0, {2} │ │ │ │ cdp 8, 4, cr15, cr6, cr9, {5} │ │ │ │ cdp 8, 10, cr15, cr6, cr9, {5} │ │ │ │ svc 0x0006f8a9 │ │ │ │ svc 0x0066f8a9 │ │ │ │ @@ -63108,34 +63108,34 @@ │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ @ instruction: 0xff04f7fd │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ strcc pc, [r8, #2267]! @ 0x8db │ │ │ │ svceq 0x00e0f013 │ │ │ │ strbhi pc, [lr, #64] @ 0x40 @ │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ - stmdavs r4, {r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmdavs r4!, {r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdaeq sp!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf50d2504 │ │ │ │ strtmi r6, [r9], -r8, lsl #9 │ │ │ │ @ instruction: 0xf1e64640 │ │ │ │ - subscs pc, fp, #487424 @ 0x77000 │ │ │ │ + subscs pc, fp, #421888 @ 0x67000 │ │ │ │ tstcs r0, r6, lsl #12 │ │ │ │ submi pc, r5, sp, lsl #4 │ │ │ │ - ldc 2, cr15, [sl], {72} @ 0x48 │ │ │ │ + stc 2, cr15, [sl], {72} @ 0x48 │ │ │ │ ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strbmi r2, [r9], -r0, lsl #4 │ │ │ │ movwcs r4, #63056 @ 0xf650 │ │ │ │ strcc r7, [r1, #-421] @ 0xfffffe5b │ │ │ │ mvnscs r7, #-1073741816 @ 0xc0000008 │ │ │ │ rsbvc r6, r3, #38 @ 0x26 │ │ │ │ mvnvs r2, #168, 6 @ 0xa0000002 │ │ │ │ movwgt lr, #18884 @ 0x49c4 │ │ │ │ mrc2 7, 6, pc, cr6, cr13, {7} │ │ │ │ @ instruction: 0xf1df4630 │ │ │ │ - vldrcs s30, [r0, #-108] @ 0xffffff94 │ │ │ │ + vldrcs s30, [r0, #-44] @ 0xffffffd4 │ │ │ │ blls 0x824d4 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ addvc pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ vceq.f32 d26, d3, d28 │ │ │ │ bl 0x2e66b4 │ │ │ │ @ instruction: 0xf50a0102 │ │ │ │ @@ -63145,28 +63145,28 @@ │ │ │ │ @ instruction: 0xf89bd506 │ │ │ │ blcs 0x5b22c │ │ │ │ ldrbhi pc, [fp, #-64]! @ 0xffffffc0 @ │ │ │ │ strmi pc, [r0, -r7, asr #32] │ │ │ │ @ instruction: 0x63acf50d │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ - stcl 2, cr15, [r0], #-288 @ 0xfffffee0 │ │ │ │ + mrrc 2, 4, pc, r0, cr8 @ │ │ │ │ ldmdbpl r8, {r1, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ bls 0xdf5b8 │ │ │ │ strbtvs pc, [sp], #1293 @ 0x50d @ │ │ │ │ @ instruction: 0xf8c09401 │ │ │ │ ldrbcs r7, [r0, #232]! @ 0xe8 │ │ │ │ rsccs pc, ip, r0, asr #17 │ │ │ │ cdpvs 4, 3, cr15, cr5, cr15, {2} │ │ │ │ cmpvs sp, r1, lsl #12 │ │ │ │ @ instruction: 0xf5a4675d │ │ │ │ @ instruction: 0xf8c37049 │ │ │ │ strcs r5, [pc], #-212 @ 0x4ddd0 │ │ │ │ teqppl r4, r3, asr #17 @ p-variant is OBSOLETE │ │ │ │ - mrrcvs 2, 4, pc, r4, cr14 @ │ │ │ │ + mcrrvs 2, 4, pc, r4, cr14 @ │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf883711c │ │ │ │ vst4. {d20-d23}, [pc], r4 │ │ │ │ @ instruction: 0xf8c32480 │ │ │ │ subscs lr, ip, #240 @ 0xf0 │ │ │ │ tstcs r0, ip, lsl r7 │ │ │ │ teqpmi r0, r3, asr #17 @ p-variant is OBSOLETE │ │ │ │ @@ -63178,25 +63178,25 @@ │ │ │ │ vqadd.s8 d20, d16, d0 │ │ │ │ @ instruction: 0xf8c34403 │ │ │ │ @ instruction: 0xf04fc03c │ │ │ │ @ instruction: 0xf8a30850 │ │ │ │ @ instruction: 0xf8a34067 │ │ │ │ strcs r4, [r4], #-295 @ 0xfffffed9 │ │ │ │ rscsgt pc, ip, r3, asr #17 │ │ │ │ - mrrcvs 2, 4, pc, ip, cr14 @ │ │ │ │ + mcrrvs 2, 4, pc, ip, cr14 @ │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf8c3721c │ │ │ │ strcs ip, [r8], #96 @ 0x60 │ │ │ │ vmin.s8 q11, q15, q7 │ │ │ │ - vqdmulh.s d22, d0, d0[6] │ │ │ │ + vmov.i32 q11, #2303 @ 0x000008ff │ │ │ │ @ instruction: 0xf8c30c2d │ │ │ │ @ instruction: 0xf8c34080 │ │ │ │ strcs ip, [r5], #-192 @ 0xffffff40 │ │ │ │ smlawtvs ip, r3, r8, pc @ │ │ │ │ - ldclvs 2, cr15, [r0], #-312 @ 0xfffffec8 │ │ │ │ + stclvs 2, cr15, [r0], #-312 @ 0xfffffec8 │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ smlawbmi r9, r3, r8, pc @ │ │ │ │ smlawtgt r0, r3, r8, pc @ │ │ │ │ strpl pc, [r4], #-576 @ 0xfffffdc0 │ │ │ │ sbcmi pc, r8, r3, lsr #17 │ │ │ │ strvc pc, [r0], #1103 @ 0x44f │ │ │ │ streq pc, [r4], #-704 @ 0xfffffd40 │ │ │ │ @@ -63206,26 +63206,26 @@ │ │ │ │ smlalbtvc pc, r8, r3, r8 @ │ │ │ │ strbvc pc, [sl], #-1444 @ 0xfffffa5c @ │ │ │ │ stmib r3, {r1, r8, r9, sl, fp, ip, pc}^ │ │ │ │ stc 14, cr7, [r3, #332] @ 0x14c │ │ │ │ vstr d7, [r3, #40] @ 0x28 │ │ │ │ @ instruction: 0xf8c37b22 │ │ │ │ vrhadd.s8 q12, q4, q0 │ │ │ │ - @ instruction: 0xf859ebe8 │ │ │ │ + @ instruction: 0xf859ebd8 │ │ │ │ cmnvs r5, r8, lsl #24 │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ vabal.u8 q9, d3, d2 │ │ │ │ rsbvc r2, r6, #196, 6 @ 0x10000003 │ │ │ │ ldrbmi r6, [r0], -r3, lsr #5 │ │ │ │ movwvc pc, #1103 @ 0x44f @ │ │ │ │ stmib r4, {r1, r5, r6, r7, r9, sp, lr}^ │ │ │ │ @ instruction: 0xf6405303 │ │ │ │ @ instruction: 0xf50d0338 │ │ │ │ @ instruction: 0x632365dc │ │ │ │ - cmnpvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + msrvs SPSR_fs, #-536870908 @ 0xe0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vhadd.s8 d22, d0, d19 │ │ │ │ vsubw.s8 , q0, d1 │ │ │ │ @ instruction: 0xf8c44303 │ │ │ │ vhadd.s8 d19, d11, d5 │ │ │ │ vsubw.s8 , q8, d29 │ │ │ │ strbtvs r0, [r3], #-772 @ 0xfffffcfc │ │ │ │ @@ -63257,15 +63257,15 @@ │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ ldc2l 7, cr15, [sl, #1012] @ 0x3f4 │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf44f9b01 │ │ │ │ smlabtcs r0, r0, r2, r7 │ │ │ │ movwvc pc, #9635 @ 0x25a3 @ │ │ │ │ vmin.s8 d20, d8, d8 │ │ │ │ - @ instruction: 0xf8dbeb82 │ │ │ │ + @ instruction: 0xf8dbeb72 │ │ │ │ @ instruction: 0xf8c02618 │ │ │ │ strmi r2, [r3], -r8, asr #2 │ │ │ │ andmi lr, r6, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf5022100 │ │ │ │ bls 0x6b668 │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ sbcvs pc, r0, #134217731 @ 0x8000003 │ │ │ │ @@ -63290,38 +63290,38 @@ │ │ │ │ addcs r2, r0, #208 @ 0xd0 │ │ │ │ vst4.16 {d22,d24,d26,d28}, [pc], r2 │ │ │ │ movwvs r6, #8860 @ 0x229c │ │ │ │ @ instruction: 0xf8c02200 │ │ │ │ vst4. {d18-d21}, [pc :128], ip │ │ │ │ @ instruction: 0xf8c0722e │ │ │ │ vand q9, q7, q0 │ │ │ │ - vsubl.s8 q11, d16, d8 │ │ │ │ + vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ andvs r0, r2, sp, lsr #4 │ │ │ │ - addsvs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ + addvs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vmax.s8 d22, d14, d2 │ │ │ │ - vrshr.s64 d22, d12, #64 │ │ │ │ + vsubl.s8 q11, d16, d12 │ │ │ │ @ instruction: 0xf8c0022d │ │ │ │ @ instruction: 0xf64020c0 │ │ │ │ @ instruction: 0xf8a0420f │ │ │ │ vhadd.s8 q9, q15, q2 │ │ │ │ - vsubl.s8 q11, d16, d16 │ │ │ │ + vrshr.s64 d22, d0, #64 │ │ │ │ @ instruction: 0xf8c0022d │ │ │ │ @ instruction: 0xf64a2120 │ │ │ │ vmlal.s q11, d0, d1[7] │ │ │ │ @ instruction: 0xf8c00204 │ │ │ │ andcs r2, r1, r4, ror #2 │ │ │ │ andvc pc, r5, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r4, #192, 4 │ │ │ │ smlawteq r2, r3, r9, lr │ │ │ │ msrcs SPSR_fs, r3, asr #17 │ │ │ │ svclt 0x0000e006 │ │ │ │ - eorseq r1, r3, r8, lsr #24 │ │ │ │ - eorseq r2, r3, r8, lsl #26 │ │ │ │ - eorseq r3, r3, r8, lsr #20 │ │ │ │ + eorseq r1, r3, r8, lsl ip │ │ │ │ + ldrshteq r2, [r3], -r8 │ │ │ │ + eorseq r3, r3, r8, lsl sl │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ ldc2l 7, cr15, [r8, #-1012] @ 0xfffffc0c │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf8539b00 │ │ │ │ blcs 0x5d07c │ │ │ │ ldcge 6, cr15, [sp], #760 @ 0x2f8 │ │ │ │ @@ -63392,31 +63392,31 @@ │ │ │ │ @ instruction: 0xf01335ac │ │ │ │ @ instruction: 0xf43f0ff0 │ │ │ │ rsb sl, r0, r2, ror #29 │ │ │ │ @ instruction: 0xf46f9b01 │ │ │ │ adcscs r7, r9, #0 │ │ │ │ @ instruction: 0xf5a32100 │ │ │ │ ldmdane r8, {r1, sl, ip, sp, lr} │ │ │ │ - b 0x1d0aaa0 │ │ │ │ + b 0x190aaa0 │ │ │ │ @ instruction: 0xf8c40cab │ │ │ │ ldreq r6, [fp], #140 @ 0x8c │ │ │ │ streq pc, [fp], -r6, asr #7 │ │ │ │ addpl pc, r8, r4, asr #17 │ │ │ │ adcvs r4, r3, #-872415232 @ 0xcc000000 │ │ │ │ eorvc r2, r3, #67108864 @ 0x4000000 │ │ │ │ tstcs r0, #238026752 @ 0xe300000 │ │ │ │ strvs r6, [r3, -r3, lsr #2]! │ │ │ │ cmnvs r3, r8, lsr #7 │ │ │ │ movwcs r6, #14179 @ 0x3763 │ │ │ │ vrhadd.s8 d23, d30, d19 │ │ │ │ - vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ + vqdmlal.s , d0, d0[7] │ │ │ │ eorvs r0, r3, sp, lsr #6 │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ vhadd.s8 d24, d30, d19 │ │ │ │ - vsubw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #1024 @ 0x00000400 │ │ │ │ strtvs r0, [r3], -sp, lsr #6 │ │ │ │ movwcc pc, #62016 @ 0xf240 @ │ │ │ │ movwne pc, #12992 @ 0x32c0 @ │ │ │ │ rsbcc pc, r5, r4, asr #17 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ andcs r8, r0, #-1677721597 @ 0x9c000003 │ │ │ │ @ instruction: 0x61acf50d │ │ │ │ @@ -63451,25 +63451,25 @@ │ │ │ │ ldmdb r3, {r8, r9, fp, ip, pc}^ │ │ │ │ mvneq r4, r2, lsl #6 │ │ │ │ mcrge 5, 3, pc, cr13, cr14, {3} @ │ │ │ │ subscs r9, ip, #1024 @ 0x400 │ │ │ │ strcs r2, [r3, #-256] @ 0xffffff00 │ │ │ │ strvc pc, [r2], #-1443 @ 0xfffffa5d │ │ │ │ andvc pc, r1, r3, lsr #11 │ │ │ │ - ldmib ip!, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmib ip!, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r9], -r1, lsl #6 │ │ │ │ mvnvc r4, r1, ror #20 │ │ │ │ adcvs pc, ip, sp, lsl #10 │ │ │ │ strcs r2, [r2], -r5, lsl #10 │ │ │ │ vst1.16 {d23-d26}, [pc :128], r5 │ │ │ │ stmib r4, {r7, r8, sl, sp, lr}^ │ │ │ │ strcs r6, [r8, #1283]! @ 0x503 │ │ │ │ @ instruction: 0xf6406165 │ │ │ │ mvnvs r4, sl, lsl r5 │ │ │ │ - strbvc pc, [ip, #-590] @ 0xfffffdb2 @ │ │ │ │ + ldrvc pc, [ip, #-590]! @ 0xfffffdb2 │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ vhadd.s8 d22, d8, d21 │ │ │ │ vabal.s8 q10, d0, d21 │ │ │ │ strtvs r0, [r5], #-1284 @ 0xfffffafc │ │ │ │ mrc2 7, 4, pc, cr8, cr13, {7} │ │ │ │ @ instruction: 0xf50d2200 │ │ │ │ ldrbmi r6, [r0], -ip, lsr #3 │ │ │ │ @@ -63477,15 +63477,15 @@ │ │ │ │ ldmdb r3, {r8, r9, fp, ip, pc}^ │ │ │ │ strbeq r4, [r2, r2, lsl #6]! │ │ │ │ mrcge 5, 1, APSR_nzcv, cr12, cr14, {3} │ │ │ │ @ instruction: 0xf44f9b01 │ │ │ │ @ instruction: 0x21007290 │ │ │ │ @ instruction: 0xf5a32401 │ │ │ │ ldrmi r7, [r8], -r2, lsl #6 │ │ │ │ - stmib r8, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmib r8!, {r3, r6, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8db4603 │ │ │ │ @ instruction: 0xf50d26e0 │ │ │ │ addvs r6, r2, #172, 2 @ 0x2b │ │ │ │ cmpvc ip, r0, lsl #4 │ │ │ │ subsvc r4, ip, #80, 12 @ 0x5000000 │ │ │ │ rsbmi pc, r5, r3, lsl #17 │ │ │ │ rsbmi pc, r9, r3, lsl #17 │ │ │ │ @@ -63502,23 +63502,23 @@ │ │ │ │ ldrbtcs r6, [r0], #540 @ 0x21c │ │ │ │ strbcs r6, [r0], #1884 @ 0x75c │ │ │ │ sbcsmi pc, r4, r3, asr #17 │ │ │ │ strmi pc, [r3], #-576 @ 0xfffffdc0 │ │ │ │ rsbmi pc, r7, r3, lsr #17 │ │ │ │ strvs pc, [r3], #-576 @ 0xfffffdc0 │ │ │ │ sbcmi pc, r7, r3, lsr #17 │ │ │ │ - ldrbvc pc, [r8], #-590 @ 0xfffffdb2 @ │ │ │ │ + strbvc pc, [r8], #-590 @ 0xfffffdb2 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ vqadd.s8 d22, d8, d12 │ │ │ │ @ instruction: 0xf2c034f1 │ │ │ │ bicsvs r0, ip, #4, 8 @ 0x4000000 │ │ │ │ - strbtvc pc, [r4], #-590 @ 0xfffffdb2 @ │ │ │ │ + ldrbvc pc, [r4], #-590 @ 0xfffffdb2 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ vmin.s8 d22, d14, d12 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vmls.i d23, d0, d0[4] │ │ │ │ @ instruction: 0xf8c3042d │ │ │ │ @ instruction: 0xf7fd40c0 │ │ │ │ andcs pc, r0, #211968 @ 0x33c00 │ │ │ │ @ instruction: 0x61b8f50d │ │ │ │ @ instruction: 0xf7fd4650 │ │ │ │ andcs pc, r0, #205824 @ 0x32400 │ │ │ │ bicvs pc, r4, sp, lsl #10 │ │ │ │ @@ -63534,35 +63534,35 @@ │ │ │ │ @ instruction: 0x4650fbb3 │ │ │ │ andcs r4, r0, #24, 18 @ 0x60000 │ │ │ │ blx 0xfec0c39a │ │ │ │ andcs r4, r0, #376832 @ 0x5c000 │ │ │ │ @ instruction: 0xf7fd4650 │ │ │ │ @ instruction: 0xf7fefba9 │ │ │ │ svclt 0x0000bbcd │ │ │ │ - eorseq r4, r3, r8, lsl #1 │ │ │ │ - eorseq r4, r3, r8, asr #3 │ │ │ │ - eorseq r4, r3, r8, lsl #20 │ │ │ │ - eorseq r4, r3, r8, ror #23 │ │ │ │ - mlaseq r3, r0, r4, r6 │ │ │ │ - ldrshteq r6, [r3], -r0 │ │ │ │ - eorseq r6, r3, r0, asr r5 │ │ │ │ - ldrhteq r6, [r3], -r0 │ │ │ │ - eorseq r6, r3, r0, lsl r6 │ │ │ │ - eorseq r6, r3, r0, ror r6 │ │ │ │ - eorseq r3, r3, r8, ror #15 │ │ │ │ - eorseq r3, r3, r8, lsl #18 │ │ │ │ - eorseq r3, r3, r8, ror #18 │ │ │ │ - eorseq r3, r3, r8, asr #19 │ │ │ │ - eorseq r4, r3, r8, asr #2 │ │ │ │ - eorseq r3, r3, r8, asr #16 │ │ │ │ - eorseq r3, r3, r8, lsr #17 │ │ │ │ - eorseq r5, r3, r8, ror lr │ │ │ │ - eorseq r5, r3, r8, asr sl │ │ │ │ - ldrhteq r5, [r3], -r8 │ │ │ │ - eorseq r5, r3, r8, lsl fp │ │ │ │ + eorseq r4, r3, r8, ror r0 │ │ │ │ + ldrhteq r4, [r3], -r8 │ │ │ │ + ldrshteq r4, [r3], -r8 │ │ │ │ + ldrsbteq r4, [r3], -r8 │ │ │ │ + eorseq r6, r3, r0, lsl #9 │ │ │ │ + eorseq r6, r3, r0, ror #9 │ │ │ │ + eorseq r6, r3, r0, asr #10 │ │ │ │ + eorseq r6, r3, r0, lsr #11 │ │ │ │ + eorseq r6, r3, r0, lsl #12 │ │ │ │ + eorseq r6, r3, r0, ror #12 │ │ │ │ + ldrsbteq r3, [r3], -r8 │ │ │ │ + ldrshteq r3, [r3], -r8 │ │ │ │ + eorseq r3, r3, r8, asr r9 │ │ │ │ + ldrhteq r3, [r3], -r8 │ │ │ │ + eorseq r4, r3, r8, lsr r1 │ │ │ │ + eorseq r3, r3, r8, lsr r8 │ │ │ │ + mlaseq r3, r8, r8, r3 │ │ │ │ + eorseq r5, r3, r8, ror #28 │ │ │ │ + eorseq r5, r3, r8, asr #20 │ │ │ │ + eorseq r5, r3, r8, lsr #21 │ │ │ │ + eorseq r5, r3, r8, lsl #22 │ │ │ │ @ instruction: 0xf5044c60 │ │ │ │ @ instruction: 0x462175f0 │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fd3460 │ │ │ │ adcmi pc, ip, #117760 @ 0x1cc00 │ │ │ │ @ instruction: 0xf7fed1f7 │ │ │ │ mrrcmi 11, 8, fp, fp, cr1 @ │ │ │ │ @@ -63652,32 +63652,32 @@ │ │ │ │ @ instruction: 0x4c17ba37 │ │ │ │ strvs pc, [r8, #1284]! @ 0x504 │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ blx 0xff00c578 │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ blt 0x13cc584 │ │ │ │ - eorseq r5, r3, r8, asr #16 │ │ │ │ - ldrhteq r5, [r3], -r0 │ │ │ │ - mlaseq r3, r0, r1, r6 │ │ │ │ - ldrshteq r6, [r3], -r0 │ │ │ │ - eorseq r6, r3, r0, asr r2 │ │ │ │ - ldrhteq r6, [r3], -r0 │ │ │ │ - eorseq r4, r3, r8, lsl #26 │ │ │ │ - eorseq r4, r3, r8, ror #26 │ │ │ │ - eorseq r4, r3, r8, asr #24 │ │ │ │ - eorseq r4, r3, r8, lsr #25 │ │ │ │ - eorseq r0, r3, r8, ror r2 │ │ │ │ - eorseq r5, r3, r8, lsr #11 │ │ │ │ - eorseq r5, r3, r8, ror #3 │ │ │ │ - eorseq r4, r3, r8, asr #30 │ │ │ │ - eorseq r4, r3, r8, lsr #28 │ │ │ │ - eorseq r4, r3, r8, lsl #29 │ │ │ │ - eorseq r4, r3, r8, ror #1 │ │ │ │ - eorseq r4, r3, r8, asr #9 │ │ │ │ + eorseq r5, r3, r8, lsr r8 │ │ │ │ + eorseq r5, r3, r0, lsr #31 │ │ │ │ + eorseq r6, r3, r0, lsl #3 │ │ │ │ + eorseq r6, r3, r0, ror #3 │ │ │ │ + eorseq r6, r3, r0, asr #4 │ │ │ │ + eorseq r6, r3, r0, lsr #5 │ │ │ │ + ldrshteq r4, [r3], -r8 │ │ │ │ + eorseq r4, r3, r8, asr sp │ │ │ │ + eorseq r4, r3, r8, lsr ip │ │ │ │ + mlaseq r3, r8, ip, r4 │ │ │ │ + eorseq r0, r3, r8, ror #4 │ │ │ │ + mlaseq r3, r8, r5, r5 │ │ │ │ + ldrsbteq r5, [r3], -r8 │ │ │ │ + eorseq r4, r3, r8, lsr pc │ │ │ │ + eorseq r4, r3, r8, lsl lr │ │ │ │ + eorseq r4, r3, r8, ror lr │ │ │ │ + ldrsbteq r4, [r3], -r8 │ │ │ │ + ldrhteq r4, [r3], -r8 │ │ │ │ andcs r4, r0, #49664 @ 0xc200 │ │ │ │ ldrbmi sl, [r0], -r8, ror #18 │ │ │ │ strvc pc, [r8, #-1284]! @ 0xfffffafc │ │ │ │ blx 0xfe40c5d8 │ │ │ │ stmibge r0, {r9, sp} │ │ │ │ @ instruction: 0xf7fd4650 │ │ │ │ strtmi pc, [r1], -r9, lsl #21 │ │ │ │ @@ -63691,32 +63691,32 @@ │ │ │ │ blge 0xfe657a10 │ │ │ │ stcne 2, cr15, [r1], {71} @ 0x47 │ │ │ │ stceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ msrvc (UNDEF: 101), r7 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ stmibvs r1!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdbeq r4, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - cdpvc 2, 2, cr15, cr4, cr14, {2} │ │ │ │ + cdpvc 2, 1, cr15, cr4, cr14, {2} │ │ │ │ cdpeq 2, 2, cr15, cr13, cr0, {6} │ │ │ │ tstls r5, r2, lsl #6 │ │ │ │ @ instruction: 0xf8cdabb0 │ │ │ │ stmib sp, {r2, r5, ip, sp, pc}^ │ │ │ │ stmib sp, {r0, r1, r9, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd9c06 │ │ │ │ @ instruction: 0xf005e02c │ │ │ │ strtmi r0, [r9], -r1, lsl #6 │ │ │ │ strtvs pc, [r0], pc, ror #8 │ │ │ │ b 0x1434680 │ │ │ │ @ instruction: 0xf1e50983 │ │ │ │ - @ instruction: 0x4604fddb │ │ │ │ + strmi pc, [r4], -fp, asr #27 │ │ │ │ andeq lr, r6, r8, lsl #22 │ │ │ │ strtvs pc, [r1], r8, lsr #11 │ │ │ │ tstcs r0, r9, asr r2 │ │ │ │ strbeq pc, [r2, -r5, asr #7] @ │ │ │ │ - svc 0x00faf247 │ │ │ │ + svc 0x00eaf247 │ │ │ │ bls 0x1b5290 │ │ │ │ streq pc, [r8, -r7, asr #32] │ │ │ │ @ instruction: 0xf3c59906 │ │ │ │ eorsvs r1, r4, r7, lsl #22 │ │ │ │ bvs 0xfe88b7c0 │ │ │ │ mvnsvs r7, #-1073741779 @ 0xc000002d │ │ │ │ ldrtvs r2, [r2], #-1020 @ 0xfffffc04 │ │ │ │ @@ -63724,39 +63724,39 @@ │ │ │ │ movwge lr, #18886 @ 0x49c6 │ │ │ │ movwvs pc, #62016 @ 0xf240 @ │ │ │ │ adcshi r9, r3, r2, lsl #18 │ │ │ │ @ instruction: 0xf8869804 │ │ │ │ @ instruction: 0xf886b008 │ │ │ │ @ instruction: 0xf7fd9009 │ │ │ │ strtmi pc, [r0], -fp, lsr #20 │ │ │ │ - ldc2l 1, cr15, [r0, #-888]! @ 0xfffffc88 │ │ │ │ + stc2l 1, cr15, [r0, #-888]! @ 0xfffffc88 │ │ │ │ ldrvs pc, [r5], #1448 @ 0x5a8 │ │ │ │ vmax.s8 d20, d14, d25 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ strcc r0, [r1, #-45] @ 0xffffffd3 │ │ │ │ - stc2 1, cr15, [r6, #916]! @ 0x394 │ │ │ │ + ldc2 1, cr15, [r6, #916] @ 0x394 │ │ │ │ ldcvs 4, cr15, [r4], {111} @ 0x6f │ │ │ │ subscs r4, r9, #6291456 @ 0x600000 │ │ │ │ andeq lr, ip, r8, lsl #22 │ │ │ │ vrhadd.s8 d18, d7, d0 │ │ │ │ - bls 0x1ca5f8 │ │ │ │ + bls 0x1ca5b8 │ │ │ │ vmla.i8 d25, d0, d6 │ │ │ │ adchi r6, r3, pc, lsl #6 │ │ │ │ movweq pc, #4169 @ 0x1049 @ │ │ │ │ blls 0x22b074 │ │ │ │ @ instruction: 0x71a763e3 │ │ │ │ strtvs r2, [r2], #-2044 @ 0xfffff804 │ │ │ │ strbtvs r2, [r1], #-512 @ 0xfffffe00 │ │ │ │ andlt pc, r8, r4, lsl #17 │ │ │ │ ldrdne lr, [r3], -sp │ │ │ │ andsge pc, r0, r4, asr #17 │ │ │ │ eorvs r6, r6, r7, ror #2 │ │ │ │ @ instruction: 0xf9fcf7fd │ │ │ │ @ instruction: 0xf1de4630 │ │ │ │ - blls 0x2cdc14 │ │ │ │ + blls 0x2cdbd4 │ │ │ │ strcc pc, [ip, #-2259] @ 0xfffff72d │ │ │ │ svclt 0x00282b20 │ │ │ │ adcmi r2, fp, #32, 6 @ 0x80000000 │ │ │ │ @ instruction: 0xf8ddd893 │ │ │ │ @ instruction: 0xf8dda010 │ │ │ │ @ instruction: 0xf8dbb024 │ │ │ │ blcs 0x5bb6c │ │ │ │ @@ -63764,30 +63764,30 @@ │ │ │ │ stmibvs r1!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdbeq r4, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ blls 0x208e70 │ │ │ │ @ instruction: 0xf8dd2500 │ │ │ │ blge 0xfe672754 │ │ │ │ msrvc (UNDEF: 101), r7 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ - ldcvc 2, cr15, [r4], #-312 @ 0xfffffec8 │ │ │ │ + stcvc 2, cr15, [r4], #-312 @ 0xfffffec8 │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ blge 0xfec73360 │ │ │ │ stmib sp, {r0, r2, r8, ip, pc}^ │ │ │ │ @ instruction: 0xf8cd3a03 │ │ │ │ @ instruction: 0xf005c024 │ │ │ │ strtmi r0, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf5a99809 │ │ │ │ b 0x14281f4 │ │ │ │ @ instruction: 0xf1e50a83 │ │ │ │ - strmi pc, [r4], -sp, asr #26 │ │ │ │ + @ instruction: 0x4604fd3d │ │ │ │ adcvs pc, r0, pc, ror #8 │ │ │ │ tstcs r0, r9, asr r2 │ │ │ │ vmls.i q10, , d0[2] │ │ │ │ vadd.i8 q8, , q1 │ │ │ │ - vqrdmlsh.s q15, , d2[7] │ │ │ │ + vmov.f32 q15, #-0.46875 @ 0xbef00000 │ │ │ │ blls 0x1943ac │ │ │ │ stmdaeq r8, {r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0479a06 │ │ │ │ stmdbls r2, {r2, r8, r9, sl} │ │ │ │ blvs 0xfe08b8dc │ │ │ │ ldrtvs r6, [r3], #-52 @ 0xffffffcc │ │ │ │ ldrbtvs r2, [r2], #-1008 @ 0xfffffc10 │ │ │ │ @@ -63795,57 +63795,57 @@ │ │ │ │ vcgt.s8 d27, d0, d4 │ │ │ │ stmdals r4, {r0, r1, r2, r3, r8, r9, sp, lr} │ │ │ │ @ instruction: 0xf88680b3 │ │ │ │ eorsvc r8, r7, #6 │ │ │ │ andge pc, r9, r6, lsl #17 │ │ │ │ @ instruction: 0xf99ef7fd │ │ │ │ @ instruction: 0xf1de4620 │ │ │ │ - @ instruction: 0xf46ffce3 │ │ │ │ + @ instruction: 0xf46ffcd3 │ │ │ │ @ instruction: 0x46296494 │ │ │ │ - subvc pc, r0, lr, asr #4 │ │ │ │ + eorsvc pc, r0, lr, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1e53501 │ │ │ │ - @ instruction: 0x4606fd19 │ │ │ │ + strmi pc, [r6], -r9, lsl #26 │ │ │ │ andeq lr, r4, r9, lsl #22 │ │ │ │ ldrvs pc, [r5], #1449 @ 0x5a9 │ │ │ │ tstcs r0, r9, asr r2 │ │ │ │ - svc 0x003af247 │ │ │ │ + svc 0x002af247 │ │ │ │ vpmax.s8 d25, d0, d6 │ │ │ │ adchi r6, r3, pc, lsl #6 │ │ │ │ movweq pc, #4170 @ 0x104a @ │ │ │ │ blls 0x1ab18c │ │ │ │ strtvs r2, [r3], #-496 @ 0xfffffe10 │ │ │ │ strbtvs r6, [r2], #-353 @ 0xfffffe9f │ │ │ │ ldmib sp, {r9, sp}^ │ │ │ │ @ instruction: 0xf8841003 │ │ │ │ eorvc r8, r7, #6 │ │ │ │ andslt pc, r0, r4, asr #17 │ │ │ │ @ instruction: 0xf7fd6026 │ │ │ │ @ instruction: 0x4630f971 │ │ │ │ - ldc2 1, cr15, [r6], #888 @ 0x378 │ │ │ │ + stc2 1, cr15, [r6], #888 @ 0x378 │ │ │ │ @ instruction: 0xf8d39b07 │ │ │ │ blcs 0x85bc6c │ │ │ │ @ instruction: 0x2320bf28 │ │ │ │ ldmle r6, {r0, r1, r3, r5, r7, r9, lr} │ │ │ │ @ instruction: 0xf8dd9b00 │ │ │ │ @ instruction: 0xf8dda010 │ │ │ │ ldmdb r3, {r2, r3, r4, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7fe4302 │ │ │ │ blls 0xbd614 │ │ │ │ tstcs r0, sl, asr r2 │ │ │ │ strvc pc, [r2], #-1443 @ 0xfffffa5d │ │ │ │ andcs pc, r2, r3, lsr #5 │ │ │ │ - svc 0x0006f247 │ │ │ │ + cdp 2, 15, cr15, cr6, cr7, {2} │ │ │ │ andcs r2, r0, #4, 6 @ 0x10000000 │ │ │ │ @ instruction: 0x61acf50d │ │ │ │ ldrbmi r7, [r0], -r3, lsr #4 │ │ │ │ strdvs r2, [r3, #-48]! @ 0xffffffd0 │ │ │ │ teqpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ vcgt.s8 d22, d14, d19 │ │ │ │ - vqdmlal.s , d16, d0[0] │ │ │ │ + vrsra.s64 d23, d16, #64 │ │ │ │ eorvs r0, r3, sp, lsr #6 │ │ │ │ movwcs pc, #62016 @ 0xf240 @ │ │ │ │ @ instruction: 0xf7fd80a3 │ │ │ │ @ instruction: 0xf7fef93f │ │ │ │ @ instruction: 0xf047bbdf │ │ │ │ @ instruction: 0xf7ff4740 │ │ │ │ ldrbmi fp, [r0], -r3, lsl #21 │ │ │ │ @@ -63865,28 +63865,28 @@ │ │ │ │ @ instruction: 0xf50dba21 │ │ │ │ @ instruction: 0xf50a63ed │ │ │ │ movwls r5, #6976 @ 0x1b40 │ │ │ │ @ instruction: 0x63adf50d │ │ │ │ @ instruction: 0xf50d9307 │ │ │ │ movwls r6, #25516 @ 0x63ac │ │ │ │ bllt 0xbcc8dc │ │ │ │ - ldrsbteq r5, [r3], -r8 │ │ │ │ - mlaseq r3, r0, lr, r5 │ │ │ │ - ldrshteq r5, [r3], -r0 │ │ │ │ - eorseq r2, r3, r8, ror #23 │ │ │ │ - eorseq r2, r3, r8, asr #24 │ │ │ │ - eorseq r2, r3, r8, lsr #25 │ │ │ │ + eorseq r5, r3, r8, asr #23 │ │ │ │ + eorseq r5, r3, r0, lsl #29 │ │ │ │ + eorseq r5, r3, r0, ror #29 │ │ │ │ + ldrsbteq r2, [r3], -r8 │ │ │ │ + eorseq r2, r3, r8, lsr ip │ │ │ │ + mlaseq r3, r8, ip, r2 │ │ │ │ @ instruction: 0xf50d9301 │ │ │ │ strbmi r6, [r1], -sp, ror #7 │ │ │ │ @ instruction: 0xf5a322bc │ │ │ │ vhadd.s8 , q7, │ │ │ │ - vmvn.i32 d22, #255 @ 0x000000ff │ │ │ │ + vmull.s8 q11, d0, d16 │ │ │ │ @ instruction: 0xf8cd0c2d │ │ │ │ vshl.s8 q14, q0, │ │ │ │ - @ instruction: 0xf04feea8 │ │ │ │ + @ instruction: 0xf04fee98 │ │ │ │ @ instruction: 0xf88d0301 │ │ │ │ @ instruction: 0x23a83449 │ │ │ │ ldrbcc pc, [r4], #-2253 @ 0xfffff733 @ │ │ │ │ movweq pc, #49231 @ 0xc04f @ │ │ │ │ strtcc pc, [r5], #2189 @ 0x88d │ │ │ │ movweq pc, #12367 @ 0x304f @ │ │ │ │ strtcc pc, [r7], #2189 @ 0x88d │ │ │ │ @@ -63905,38 +63905,38 @@ │ │ │ │ ldrbtcc pc, [r0], #-2253 @ 0xfffff733 @ │ │ │ │ @ instruction: 0xf8cd23fc │ │ │ │ movwcs r3, #1204 @ 0x4b4 │ │ │ │ strbcc pc, [ip], #2253 @ 0x8cd @ │ │ │ │ movtvs pc, #1103 @ 0x44f @ │ │ │ │ movwcc pc, #704 @ 0x2c0 @ │ │ │ │ strbcc pc, [r4], #-2253 @ 0xfffff733 @ │ │ │ │ - teqpvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + msrvs CPSR_fs, #-536870908 @ 0xe0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ strtcc pc, [r0], #2253 @ 0x8cd │ │ │ │ @ instruction: 0xf8b8f7fd │ │ │ │ @ instruction: 0xf50d4642 │ │ │ │ @ instruction: 0x46506194 │ │ │ │ @ instruction: 0xf8b2f7fd │ │ │ │ ldmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf896f259 │ │ │ │ - @ instruction: 0x51b8f64d │ │ │ │ + @ instruction: 0x51a8f64d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsvc pc, r0, lr, asr #4 │ │ │ │ + addvc pc, r0, lr, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d8 │ │ │ │ vhsub.s32 d2, d20, d31 │ │ │ │ - @ instruction: 0xf64df8a3 │ │ │ │ - vsra.s64 d21, d24, #64 │ │ │ │ + @ instruction: 0xf64df893 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ vrhadd.s8 d16, d14, d29 │ │ │ │ - vaddl.s8 q11, d16, d28 │ │ │ │ + vshr.s64 d22, d12, #64 │ │ │ │ blmi 0xcea84 │ │ │ │ eorsne pc, ip, #536870916 @ 0x20000004 │ │ │ │ - @ instruction: 0xf896f224 │ │ │ │ - eorseq r4, r3, r8, lsr #3 │ │ │ │ - svclt 0x0000f1d3 │ │ │ │ + @ instruction: 0xf886f224 │ │ │ │ + mlaseq r3, r8, r1, r4 │ │ │ │ + mrclt 1, 7, APSR_nzcv, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf8d0b530 │ │ │ │ @ instruction: 0xf8d03210 │ │ │ │ @ instruction: 0xf8d05208 │ │ │ │ @ instruction: 0xf0031158 │ │ │ │ @ instruction: 0xf8d04300 │ │ │ │ b 0x111f258 │ │ │ │ @ instruction: 0xf8d07345 │ │ │ │ @@ -64073,29 +64073,29 @@ │ │ │ │ ldreq r2, [r2, #3080] @ 0xc08 │ │ │ │ addhi pc, lr, r0, lsl #2 │ │ │ │ @ instruction: 0x214cf894 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ ldmdbcc r0, {r0, r1, r2, r4, r6, r7, pc} │ │ │ │ vmla.i8 d2, d0, d10 │ │ │ │ @ instruction: 0xf64f8085 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ bl 0xcf4f0 │ │ │ │ @ instruction: 0xf8d20281 │ │ │ │ vqadd.s8 d28, d30, d20 │ │ │ │ vrshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf1bc2295 │ │ │ │ ldmdavs r1, {r0, r1, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf5a4d154 │ │ │ │ strbeq r5, [r9], r8, lsl #4 │ │ │ │ andseq pc, r0, #-2147483608 @ 0x80000028 │ │ │ │ addshi pc, pc, r0, lsl #2 │ │ │ │ - cmppne ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpne ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0854610 │ │ │ │ - vst2. {d15-d16}, [r5 :128]! │ │ │ │ + vst2. {d15-d16}, [r5 :64]! │ │ │ │ @ instruction: 0xf8d473e0 │ │ │ │ b 0x8cf1c4 │ │ │ │ b 0x18f474 │ │ │ │ vst2.8 {d0-d3}, [r3], r6 │ │ │ │ tstmi sl, #224, 6 @ 0x80000003 │ │ │ │ eorcs pc, r8, #196, 16 @ 0xc40000 │ │ │ │ andeq lr, r0, #548864 @ 0x86000 │ │ │ │ @@ -64131,93 +64131,93 @@ │ │ │ │ @ instruction: 0xd1212b03 │ │ │ │ ldreq r6, [fp, #-2067] @ 0xfffff7ed │ │ │ │ b 0xfe07ea68 │ │ │ │ eormi r0, sl, r6, lsl #4 │ │ │ │ blmi 0x1184400 │ │ │ │ mrseq pc, CPSR @ │ │ │ │ andeq pc, pc, #6 │ │ │ │ - andne pc, r0, lr, asr #12 │ │ │ │ + rscseq pc, r0, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ orreq lr, r1, r3, lsl #22 │ │ │ │ - @ instruction: 0xff02f108 │ │ │ │ + cdp2 1, 15, cr15, cr2, cr8, {0} │ │ │ │ ldrsbeq pc, [r8, #-132] @ 0xffffff7c @ │ │ │ │ andeq lr, r0, #548864 @ 0x86000 │ │ │ │ str r4, [fp, sl, lsr #32]! │ │ │ │ rscsvc pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldreq pc, [pc, #-37] @ 0x4ed0f │ │ │ │ stccc 8, cr15, [r8], {89} @ 0x59 │ │ │ │ svclt 0x00440159 │ │ │ │ strne pc, [r0, #1093] @ 0x445 │ │ │ │ strne pc, [r0], r6, asr #8 │ │ │ │ @ instruction: 0x4620e7d4 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f43f0 │ │ │ │ - vfma.f32 , q15, │ │ │ │ + sha1c.32 , q15, │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrtle r0, [r6], #-1755 @ 0xfffff925 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ @ instruction: 0xf5a4bf1c │ │ │ │ bcc 0x46358c │ │ │ │ svcge 0x006ef47f │ │ │ │ ldrsbeq pc, [r8, #-132] @ 0xffffff7c @ │ │ │ │ andeq lr, r0, #548864 @ 0x86000 │ │ │ │ str r4, [r1, sl, lsr #32] │ │ │ │ rscsvc pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x06d26812 │ │ │ │ vrshl.s8 , q13, q15 │ │ │ │ - vmla.f d23, d16, d0[2] │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ vrhadd.s8 d16, d14, d29 │ │ │ │ - vmlal.s , d16, d0[6] │ │ │ │ + vrshr.s64 , q4, #64 │ │ │ │ blcs 0x8f650 │ │ │ │ sadd16mi fp, r1, r8 │ │ │ │ @ instruction: 0xf0004b1b │ │ │ │ @ instruction: 0xf006020f │ │ │ │ bl 0x10ede8 │ │ │ │ bl 0x10f7b8 │ │ │ │ blvs 0xff84fbb4 │ │ │ │ @ instruction: 0xf64e9000 │ │ │ │ - vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf108002d │ │ │ │ - strb pc, [sp, pc, lsr #29] @ │ │ │ │ + bfc pc, (invalid: 29:13) @ │ │ │ │ ldrdcs pc, [r8, #-132] @ 0xffffff7c │ │ │ │ stceq 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ vabd.s8 d30, d14, d31 │ │ │ │ - vmla.f d23, d16, d0[6] │ │ │ │ + vsra.s64 , q4, #64 │ │ │ │ strb r0, [r3, sp, lsr #2]! │ │ │ │ - subseq pc, r8, lr, asr #12 │ │ │ │ + subeq pc, r8, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1089303 │ │ │ │ - blls 0x14e85c │ │ │ │ - @ instruction: 0xf64ee6c2 │ │ │ │ - vaddl.s8 q8, d0, d4 │ │ │ │ + blls 0x14e81c │ │ │ │ + vmax.s8 q15, q15, q1 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ movwls r0, #12333 @ 0x302d │ │ │ │ - cdp2 1, 9, cr15, cr4, cr8, {0} │ │ │ │ + cdp2 1, 8, cr15, cr4, cr8, {0} │ │ │ │ strt r9, [r8], r3, lsl #22 │ │ │ │ - adceq pc, ip, lr, asr #12 │ │ │ │ + addseq pc, ip, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1089303 │ │ │ │ - blls 0x14e838 │ │ │ │ + blls 0x14e7f8 │ │ │ │ svclt 0x0000e6c0 │ │ │ │ - eorseq r6, r3, r0, ror r9 │ │ │ │ + eorseq r6, r3, r0, ror #18 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba6020 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vsra.s64 d21, d24, #64 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ blmi 0x10f2e8 │ │ │ │ eorvs pc, r9, #536870916 @ 0x20000004 │ │ │ │ @ instruction: 0xf1ec9000 │ │ │ │ - svclt 0x0000fbc3 │ │ │ │ - ldrhteq r6, [r3], -r0 │ │ │ │ + svclt 0x0000fbb3 │ │ │ │ + eorseq r6, r3, r0, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba604c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ bl 0x17b33c │ │ │ │ ldmib r4, {r0, r6, r7, sl}^ │ │ │ │ movwcs r0, #424 @ 0x1a8 │ │ │ │ @@ -64226,15 +64226,15 @@ │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ strle r0, [r1], #-1435 @ 0xfffffa65 │ │ │ │ strb r2, [lr, r1, lsl #2]! │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0532101 │ │ │ │ - ldmdacs r1, {r0, r1, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstcs r2, r8, lsl #30 │ │ │ │ ldmdacs r8, {r0, r1, r5, r6, r7, ip, lr, pc} │ │ │ │ tstcs r3, r8, lsl #30 │ │ │ │ ubfx sp, pc, #1, #14 │ │ │ │ stmdale r9, {r0, r2, r4, r9, fp, sp} │ │ │ │ stmdale fp, {r0, r1, r2, r3, r9, fp, sp} │ │ │ │ andpl pc, r0, r0, asr #6 │ │ │ │ @@ -64450,15 +64450,15 @@ │ │ │ │ ldrb r2, [r8, -r7, lsr #32] │ │ │ │ ldr r9, [r6, -r2] │ │ │ │ @ instruction: 0xf3c20f96 │ │ │ │ vmlacc.f32 s8, s2, s10 │ │ │ │ blcs 0xfe08c10c │ │ │ │ svclt 0x008f2e02 │ │ │ │ vmax.s8 d18, d6, d3 │ │ │ │ - vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ + vabdl.s8 , d0, d0 │ │ │ │ bl 0x210ed8 │ │ │ │ svclt 0x00980786 │ │ │ │ strbvs pc, [r4], #2263 @ 0x8d7 @ │ │ │ │ strvc pc, [r1, -r2, asr #7] │ │ │ │ vrsubhn.i16 d25, q1, │ │ │ │ strls r5, [r4, -r0, asr #13] │ │ │ │ strvs pc, [r0, -r4, asr #7] │ │ │ │ @@ -64690,34 +64690,34 @@ │ │ │ │ @ instruction: 0x9607e6f6 │ │ │ │ cdppl 5, 8, cr15, cr0, cr0, {0} │ │ │ │ ldrtmi r9, [r3], -r5, lsl #28 │ │ │ │ @ instruction: 0x9607e556 │ │ │ │ @ instruction: 0xf5002600 │ │ │ │ ldrtmi r5, [r3], -r0, lsl #29 │ │ │ │ andcs lr, r0, sp, ror r6 │ │ │ │ - orrvs pc, r8, sp, asr #12 │ │ │ │ + cmnpvs r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl #22 │ │ │ │ submi pc, sp, #64, 4 │ │ │ │ - @ instruction: 0xfff6f1eb │ │ │ │ + @ instruction: 0xffe6f1eb │ │ │ │ strb r2, [r0, #-1794]! @ 0xfffff8fe │ │ │ │ - @ instruction: 0x51b8f64d │ │ │ │ + @ instruction: 0x51a8f64d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbsne pc, r0, lr, asr #12 │ │ │ │ + rsbne pc, r0, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6424b03 │ │ │ │ vhsub.s32 , , q14 │ │ │ │ - svclt 0x0000fa87 │ │ │ │ - eorseq r6, r3, r8, asr #19 │ │ │ │ - eorseq r6, r3, r0, ror #19 │ │ │ │ + svclt 0x0000fa77 │ │ │ │ + ldrhteq r6, [r3], -r8 │ │ │ │ + ldrsbteq r6, [r3], -r0 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ subeq pc, r0, #16 │ │ │ │ ldmdacc r0, {r4, r8, ip, lr, pc} │ │ │ │ ldmdale r5, {r0, r3, fp, sp} │ │ │ │ - tstppl r0, #1610612740 @ p-variant is OBSOLETE @ 0x60000004 │ │ │ │ + movwpl pc, #582 @ 0x246 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ strbteq pc, [r4], #2259 @ 0x8d3 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andeq pc, r1, r0 │ │ │ │ @@ -64725,31 +64725,31 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba6844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64d4610 │ │ │ │ - vsra.s64 d21, d24, #64 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ blmi 0x10fb0c │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ @ instruction: 0xf1eb4283 │ │ │ │ - svclt 0x0000ffb1 │ │ │ │ - eorseq r6, r3, ip, lsl sl │ │ │ │ + svclt 0x0000ffa1 │ │ │ │ + eorseq r6, r3, ip, lsl #20 │ │ │ │ addpl pc, sp, #0, 10 │ │ │ │ andscc r4, r0, #3145728 @ 0x300000 │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ svcvc 0x0000f412 │ │ │ │ stmdbcs r3, {r0, r2, r8, ip, lr, pc} │ │ │ │ ldm pc, {r0, r2, r3, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldrne pc, [r0, -r1] │ │ │ │ @ instruction: 0xf8d02809 │ │ │ │ stmdbcc r0, {r3, r4, r6, sl, fp, ip} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ - svclt 0x00b4f052 │ │ │ │ + svclt 0x00a4f052 │ │ │ │ tstcs r0, r6, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andscs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -64780,30 +64780,30 @@ │ │ │ │ @ instruction: 0x315af893 │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ strlt lr, [r0, #-2020] @ 0xfffff81c │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - @ instruction: 0x51b8f64d │ │ │ │ + @ instruction: 0x51a8f64d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6424b02 │ │ │ │ @ instruction: 0x900042bd │ │ │ │ - @ instruction: 0xff42f1eb │ │ │ │ - eorseq r6, r3, r0, lsr sl │ │ │ │ + @ instruction: 0xff32f1eb │ │ │ │ + eorseq r6, r3, r0, lsr #20 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf3c16899 │ │ │ │ ldmiblt r9, {r6, r8, sp}^ │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b993 │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ blcc 0x4503dc │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf64f2101 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ bl 0xd0038 │ │ │ │ svclt 0x00980283 │ │ │ │ ldrsbtne pc, [r4], r2 @ │ │ │ │ svclt 0x0076f7ff │ │ │ │ ldrdne pc, [r8, #-128] @ 0xffffff80 │ │ │ │ orreq pc, r1, r1, asr #7 │ │ │ │ svclt 0x0070f7ff │ │ │ │ @@ -64817,15 +64817,15 @@ │ │ │ │ svclt 0x0000bf61 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba69b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ @ instruction: 0xf04f460f │ │ │ │ - ldmib r4, {r0, r1, r2, r3, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r1, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x07d32054 │ │ │ │ @ instruction: 0xf8d4d51d │ │ │ │ eorsvs r3, fp, r0, asr #2 │ │ │ │ orrpl pc, r0, #4, 10 @ 0x1000000 │ │ │ │ movne pc, #13828096 @ 0xd30000 │ │ │ │ streq r2, [r9, -r0, lsl #6] │ │ │ │ ldreq sp, [r7, ip, ror #2] │ │ │ │ @@ -64915,15 +64915,15 @@ │ │ │ │ @ instruction: 0xf4134620 │ │ │ │ @ instruction: 0xf8d64f70 │ │ │ │ svclt 0x0008338c │ │ │ │ streq pc, [r7, #-37] @ 0xffffffdb │ │ │ │ svcmi 0x0060f413 │ │ │ │ @ instruction: 0xf425bf08 │ │ │ │ strtmi r5, [r9], -r0, lsl #10 │ │ │ │ - @ instruction: 0xff4ef081 │ │ │ │ + @ instruction: 0xff3ef081 │ │ │ │ orrpl pc, sp, #4, 10 @ 0x1000000 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ vmov.i32 d29, #14614528 @ 0x00df0000 │ │ │ │ vsubl.u8 q10, d5, d2 │ │ │ │ @ instruction: 0xf8c45301 │ │ │ │ @ instruction: 0xf8c42ef0 │ │ │ │ @@ -64960,15 +64960,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba6bf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ mrcpl 8, 7, APSR_nzcv, cr8, cr0, {6} │ │ │ │ - cdp2 0, 7, cr15, cr4, cr1, {4} │ │ │ │ + cdp2 0, 6, cr15, cr4, cr1, {4} │ │ │ │ mcrcs 8, 7, pc, cr4, cr4, {6} @ │ │ │ │ mcrcc 8, 7, pc, cr0, cr4, {6} @ │ │ │ │ mcrne 8, 7, pc, cr8, cr4, {6} @ │ │ │ │ @ instruction: 0xf8d44313 │ │ │ │ movwmi r2, #48876 @ 0xbeec │ │ │ │ blcc 0x60664 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @@ -64989,15 +64989,15 @@ │ │ │ │ mrcvs 8, 7, APSR_nzcv, cr8, cr0, {6} │ │ │ │ movwmi lr, #10819 @ 0x2a43 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr0, cr0, {6} │ │ │ │ movwmi lr, #10819 @ 0x2a43 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr4, cr0, {6} │ │ │ │ movwpl lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf081401d │ │ │ │ - @ instruction: 0xf8d4fe3b │ │ │ │ + @ instruction: 0xf8d4fe2b │ │ │ │ @ instruction: 0xf8d42ee4 │ │ │ │ tstmi r3, #224, 28 @ 0xe00 │ │ │ │ mcrcs 8, 7, pc, cr8, cr4, {6} @ │ │ │ │ @ instruction: 0xf8d44313 │ │ │ │ tstmi r3, #236, 28 @ 0xec0 │ │ │ │ @ instruction: 0xf6cf229f │ │ │ │ blcc 0x50290 │ │ │ │ @@ -65026,15 +65026,15 @@ │ │ │ │ @ instruction: 0xf8c03ee8 │ │ │ │ orrscs r3, pc, #236, 28 @ 0xec0 │ │ │ │ movweq pc, #719 @ 0x2cf @ │ │ │ │ andmi r2, fp, r0, lsl #8 │ │ │ │ cdpmi 8, 15, cr15, cr12, cr0, {6} │ │ │ │ cdpcc 8, 15, cr15, cr8, cr0, {6} │ │ │ │ blmi 0x18dc78 │ │ │ │ - cdplt 0, 5, cr15, cr12, cr1, {4} │ │ │ │ + cdplt 0, 4, cr15, cr12, cr1, {4} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ svclt 0x0000e6ec │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba6d18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf44f0ff0 │ │ │ │ vmov.i32 d20, #3840 @ 0x00000f00 │ │ │ │ @@ -65058,69 +65058,69 @@ │ │ │ │ orrscs r3, pc, #236, 28 @ 0xec0 │ │ │ │ movweq pc, #719 @ 0x2cf @ │ │ │ │ tstcs r0, fp, lsr #32 │ │ │ │ cdpcc 8, 15, cr15, cr8, cr4, {6} │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ pop {r2, r3, r4, r5, r6, r7, r9, sl, fp, ip} │ │ │ │ @ instruction: 0xf0814038 │ │ │ │ - svclt 0x0000be1d │ │ │ │ + svclt 0x0000be0d │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba6d90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6462000 │ │ │ │ - vqdmlal.s q9, d0, d0[0] │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d15, d19 │ │ │ │ - vaddw.s8 q10, q8, d12 │ │ │ │ + vbic.i32 q10, #12 @ 0x0000000c │ │ │ │ andscs r0, r2, #1073741835 @ 0x4000000b │ │ │ │ @ instruction: 0xf1eb9000 │ │ │ │ - svclt 0x0000fd09 │ │ │ │ + svclt 0x0000fcf9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba6dbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q10, q8, d12 │ │ │ │ + vbic.i32 q10, #12 @ 0x0000000c │ │ │ │ blmi 0xd0084 │ │ │ │ andls r2, r0, r7, lsl r2 │ │ │ │ - ldc2l 1, cr15, [r6], #940 @ 0x3ac │ │ │ │ - eorseq r6, r3, r8, asr sl │ │ │ │ + stc2l 1, cr15, [r6], #940 @ 0x3ac │ │ │ │ + eorseq r6, r3, r8, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba6de4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [fp], {240} @ 0xf0 │ │ │ │ - rsbscs pc, r0, r6, asr #12 │ │ │ │ + rsbcs pc, r0, r6, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ ldrbvc pc, [r8, #1284]! @ 0x504 @ │ │ │ │ - stc2l 0, cr15, [r2, #760] @ 0x2f8 │ │ │ │ + ldc2 0, cr15, [r2, #760]! @ 0x2f8 │ │ │ │ ldrcc r4, [r0], #-1568 @ 0xfffff9e0 │ │ │ │ blx 0x28dbda │ │ │ │ mvnsle r4, ip, lsr #5 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ - eorseq r6, r3, r4, lsr #21 │ │ │ │ + mlaseq r3, r4, sl, r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0xf646b091 │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmls.i d18, d0, d0[4] │ │ │ │ tstcs fp, #855638016 @ 0x33000000 │ │ │ │ andvc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500ff79 │ │ │ │ + @ instruction: 0xf500ff69 │ │ │ │ @ instruction: 0xf5045c40 │ │ │ │ vrhadd.s8 d23, d15, d12 │ │ │ │ - vsubl.s8 q10, d16, d20 │ │ │ │ + vrshr.s64 d20, d4, #64 │ │ │ │ @ instruction: 0xf500022d │ │ │ │ @ instruction: 0xf8cc544f │ │ │ │ @ instruction: 0xf50024f4 │ │ │ │ andscc r5, r0, #88, 4 @ 0x80000005 │ │ │ │ @ instruction: 0xf5009204 │ │ │ │ @ instruction: 0xf5005259 │ │ │ │ andscc r5, r0, #1476395009 @ 0x58000001 │ │ │ │ @@ -65237,17 +65237,17 @@ │ │ │ │ bl 0xfeba703c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #94208 @ 0x17000 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fe73 │ │ │ │ + @ instruction: 0xf500fe63 │ │ │ │ ldc 2, cr5, [pc, #316] @ 0x4ffa0 │ │ │ │ @ instruction: 0xf8527b0e │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf8421388 │ │ │ │ @ instruction: 0xf5003c08 │ │ │ │ @ instruction: 0xf5005258 │ │ │ │ cmncs r0, #64 @ 0x40 │ │ │ │ @@ -65257,29 +65257,29 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ stmdbvs r1, {r0, r3, r4, r8, ip, sp, pc} │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r3, r4, ip, r6 │ │ │ │ + eorseq r6, r3, r4, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba70b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #106496 @ 0x1a000 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fe39 │ │ │ │ + @ instruction: 0xf500fe29 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vrsra.s64 d20, d20, #64 │ │ │ │ + vsubw.s8 q10, q8, d20 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25058 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x502bc │ │ │ │ @ instruction: 0xf8517b0c │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf8411388 │ │ │ │ cmncs r0, #8, 24 @ 0x800 │ │ │ │ @@ -65289,26 +65289,26 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ strmi sl, [r1], #-283 @ 0xfffffee5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r3, r4, ip, r6 │ │ │ │ + eorseq r6, r3, r4, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7130 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #28, 20 @ 0x1c000 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fdf9 │ │ │ │ + @ instruction: 0xf500fde9 │ │ │ │ ldc 2, cr5, [pc, #316] @ 0x50094 │ │ │ │ @ instruction: 0xf8527b11 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf8424388 │ │ │ │ @ instruction: 0xf5003c08 │ │ │ │ @ instruction: 0xf5005358 │ │ │ │ rsbscs r5, r0, #64 @ 0x40 │ │ │ │ @@ -65323,29 +65323,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strpl r9, [r2], #-594 @ 0xfffffdae │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldreq r9, [r0, #-329] @ 0xfffffeb7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r3, r4, ip, r6 │ │ │ │ + eorseq r6, r3, r4, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba71b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fdb5 │ │ │ │ + @ instruction: 0xf500fda5 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vqdmlal.s q10, d16, d0[1] │ │ │ │ + vrsra.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x503c4 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65361,29 +65361,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r0, r1, r2, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r3, r4, ip, r6 │ │ │ │ + eorseq r6, r3, r4, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7250 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fd69 │ │ │ │ + @ instruction: 0xf500fd59 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vqdmlal.s q10, d16, d0[1] │ │ │ │ + vrsra.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x5045c │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65399,29 +65399,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r2, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r3, r4, ip, r6 │ │ │ │ + eorseq r6, r3, r4, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba72e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fd1d │ │ │ │ + @ instruction: 0xf500fd0d │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vqdmlal.s q10, d16, d0[1] │ │ │ │ + vrsra.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x504f4 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65437,29 +65437,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r0, r1, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r3, r4, ip, r6 │ │ │ │ + eorseq r6, r3, r4, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7380 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fcd1 │ │ │ │ + @ instruction: 0xf500fcc1 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vqdmlal.s q10, d16, d0[1] │ │ │ │ + vrsra.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x5058c │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65475,29 +65475,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r1, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r3, r4, ip, r6 │ │ │ │ + eorseq r6, r3, r4, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7418 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fc85 │ │ │ │ + @ instruction: 0xf500fc75 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vqdmlal.s q10, d16, d0[1] │ │ │ │ + vrsra.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x50624 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65513,29 +65513,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r0, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r3, r4, ip, r6 │ │ │ │ + eorseq r6, r3, r4, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba74b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fc39 │ │ │ │ + @ instruction: 0xf500fc29 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vqdmlal.s q10, d16, d0[1] │ │ │ │ + vrsra.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x506bc │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65551,29 +65551,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r3, r4, ip, r6 │ │ │ │ + eorseq r6, r3, r4, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fbed │ │ │ │ + @ instruction: 0xf500fbdd │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vqdmlal.s q10, d16, d0[1] │ │ │ │ + vrsra.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x50754 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410302 │ │ │ │ @@ -65589,29 +65589,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r1, r2, r8, sl, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r3, r4, ip, r6 │ │ │ │ + eorseq r6, r3, r4, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba75e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fba1 │ │ │ │ + @ instruction: 0xf500fb91 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vqdmlal.s q10, d16, d0[1] │ │ │ │ + vrsra.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x507ec │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410302 │ │ │ │ @@ -65627,29 +65627,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r0, r2, r8, sl, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r3, r4, ip, r6 │ │ │ │ + eorseq r6, r3, r4, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7678 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fb55 │ │ │ │ + @ instruction: 0xf500fb45 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vqdmlal.s q10, d16, d0[1] │ │ │ │ + vrsra.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x50884 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410302 │ │ │ │ @@ -65665,29 +65665,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r0, r1, r8, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r3, r4, ip, r6 │ │ │ │ + eorseq r6, r3, r4, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7710 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fb09 │ │ │ │ + @ instruction: 0xf500faf9 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vqdmlal.s q10, d16, d0[1] │ │ │ │ + vrsra.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x5091c │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410302 │ │ │ │ @@ -65703,29 +65703,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r8, sl, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r3, r4, ip, r6 │ │ │ │ + eorseq r6, r3, r4, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba77a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fabd │ │ │ │ + @ instruction: 0xf500faad │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vqdmlal.s q10, d16, d0[1] │ │ │ │ + vrsra.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x509b4 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410302 │ │ │ │ @@ -65741,29 +65741,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r8, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r3, r4, ip, r6 │ │ │ │ + eorseq r6, r3, r4, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fa71 │ │ │ │ + @ instruction: 0xf500fa61 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vrsra.s64 q10, q2, #64 │ │ │ │ + vqdmlal.s q10, d16, d0[1] │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x50a4c │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0431384 │ │ │ │ @ instruction: 0xf8410380 │ │ │ │ @@ -65779,31 +65779,31 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ tstmi r5, r1, ror #8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svceq 0x00004006 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r3, r4, ip, r6 │ │ │ │ + eorseq r6, r3, r4, lsl #25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba78d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #68, 20 @ 0x44000 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r2, r0, #0, 10 │ │ │ │ - subcc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorscc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strne pc, [r3], -r0, asr #4 │ │ │ │ ldrne pc, [r0], -r0, asr #5 │ │ │ │ - blx 0x88c9fc │ │ │ │ + blx 0x48c9fc │ │ │ │ movtpl pc, #1280 @ 0x500 @ │ │ │ │ cmpppl pc, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ - rscmi pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + sbcsmi pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ ldrbpl pc, [r8], #-1280 @ 0xfffffb00 @ │ │ │ │ blvc 0xd0bd98 │ │ │ │ ldrbtcs pc, [r4], #2243 @ 0x8c3 @ │ │ │ │ stccs 8, cr15, [r8], {81} @ 0x51 │ │ │ │ addvc pc, r9, #66 @ 0x42 │ │ │ │ andseq pc, r0, #66 @ 0x42 │ │ │ │ @@ -65853,31 +65853,31 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstmi pc, r2, lsr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x1d192992 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r3, r4, ip, r6 │ │ │ │ + eorseq r6, r3, r4, lsl #25 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 0x127ca18 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ strcs r0, [r0, #-301] @ 0xfffffed3 │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf04f022d │ │ │ │ @ instruction: 0xf0be0833 │ │ │ │ - @ instruction: 0xf500f98d │ │ │ │ + @ instruction: 0xf500f97d │ │ │ │ @ instruction: 0xf5005340 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vrshr.s64 q10, q8, #64 │ │ │ │ + vmlal.s q10, d16, d0[4] │ │ │ │ vhsub.s8 d16, d3, d29 │ │ │ │ @ instruction: 0xf8c35c50 │ │ │ │ andscs r2, r0, #244, 8 @ 0xf4000000 │ │ │ │ sbcseq pc, r2, #200, 4 @ 0x8000000c │ │ │ │ vmlaeq.f64 d14, d12, d0 │ │ │ │ stcmi 8, cr15, [r8], {81} @ 0x51 │ │ │ │ ldmdbne r1, {r6, r9, ip, sp, lr, pc} │ │ │ │ @@ -65931,31 +65931,31 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ tstmi pc, r7, ror #14 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r3, r4, ip, r6 │ │ │ │ + eorseq r6, r3, r4, lsl #25 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ bmi 0x127cb4c │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ strcs r0, [r0, #-301] @ 0xfffffed3 │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ vhsub.s8 d16, d0, d29 │ │ │ │ @ instruction: 0xf0be1811 │ │ │ │ - @ instruction: 0xf500f8f1 │ │ │ │ + @ instruction: 0xf500f8e1 │ │ │ │ @ instruction: 0xf5005340 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vrshr.s64 q10, q14, #64 │ │ │ │ + vmlal.s q10, d16, d0[7] │ │ │ │ @ instruction: 0xf500022d │ │ │ │ @ instruction: 0xf8c35458 │ │ │ │ vqshl.s8 q9, q10, │ │ │ │ @ instruction: 0xa7355c50 │ │ │ │ @ instruction: 0x6700e9d7 │ │ │ │ vmlaeq.f64 d14, d12, d0 │ │ │ │ stccs 8, cr15, [r8], {81} @ 0x51 │ │ │ │ @@ -66009,31 +66009,31 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstmi r7, r3, ror #6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r3, r4, ip, r6 │ │ │ │ + eorseq r6, r3, r4, lsl #25 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ bmi 0x127cc84 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ strcs r0, [r0, #-301] @ 0xfffffed3 │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ vhsub.s8 d16, d0, d29 │ │ │ │ @ instruction: 0xf0be1811 │ │ │ │ - @ instruction: 0xf500f855 │ │ │ │ + @ instruction: 0xf500f845 │ │ │ │ @ instruction: 0xf5005340 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vrshr.s64 q10, q14, #64 │ │ │ │ + vmlal.s q10, d16, d0[7] │ │ │ │ @ instruction: 0xf500022d │ │ │ │ @ instruction: 0xf8c35458 │ │ │ │ vqshl.s8 q9, q10, │ │ │ │ @ instruction: 0xa7355c50 │ │ │ │ @ instruction: 0x6700e9d7 │ │ │ │ vmlaeq.f64 d14, d12, d0 │ │ │ │ stccs 8, cr15, [r8], {81} @ 0x51 │ │ │ │ @@ -66087,29 +66087,29 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstmi r7, r2, ror #6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r3, r4, ip, r6 │ │ │ │ + eorseq r6, r3, r4, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7da8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #44, 20 @ 0x2c000 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500ffbd │ │ │ │ + @ instruction: 0xf500ffad │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vsubw.s8 , q0, d8 │ │ │ │ + vrsra.s64 q10, q12, #64 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldrshtcs r3, [r8], #-68 @ 0xffffffbc │ │ │ │ andeq pc, r9, r0, asr #5 │ │ │ │ blvc 0x70c268 │ │ │ │ stccc 8, cr15, [r8], {81} @ 0x51 │ │ │ │ movtne pc, #9283 @ 0x2443 @ │ │ │ │ @@ -66137,29 +66137,29 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ tstmi r6, r5, ror #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r3, r4, ip, r6 │ │ │ │ + eorseq r6, r3, r4, lsl #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0xf646b085 │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmls.i d18, d0, d0[4] │ │ │ │ tstcs fp, #855638016 @ 0x33000000 │ │ │ │ andvc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500ff53 │ │ │ │ + @ instruction: 0xf500ff43 │ │ │ │ @ instruction: 0xf500534f │ │ │ │ @ instruction: 0xf5005e55 │ │ │ │ @ instruction: 0xf5045c40 │ │ │ │ ldc 1, cr7, [pc, #144] @ 0x50d40 │ │ │ │ @ instruction: 0xf8537b35 │ │ │ │ @ instruction: 0xf2402c08 │ │ │ │ @ instruction: 0xf04f1b31 │ │ │ │ @@ -66220,50 +66220,50 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba7fa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ vmax.s8 d20, d13, d5 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - subcc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorscc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mrc2 0, 5, pc, cr14, cr13, {5} │ │ │ │ + mcr2 0, 5, pc, cr14, cr13, {5} @ │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xff4cf7ff │ │ │ │ subspl pc, r5, r4, lsl #10 │ │ │ │ ldmib r3, {r0, r1, r2, r8, r9, sp, pc}^ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ andlt r2, r3, ip, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andsne r0, r1, r1, lsr #4 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ - mlaseq r3, r4, ip, r6 │ │ │ │ + eorseq r6, r3, r4, lsl #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf646b08b │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmls.i d18, d0, d0[4] │ │ │ │ tstcs fp, #855638016 @ 0x33000000 │ │ │ │ andvc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500fe87 │ │ │ │ + @ instruction: 0xf500fe77 │ │ │ │ @ instruction: 0xf5005c40 │ │ │ │ vmin.s8 , , │ │ │ │ - vmov.i32 d21, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf500022d │ │ │ │ @ instruction: 0xf8cc5358 │ │ │ │ @ instruction: 0xf50024f4 │ │ │ │ @ instruction: 0xf504524f │ │ │ │ ldrtcc r7, [r0], -ip, ror #2 │ │ │ │ ldrbpl pc, [r5], #-1280 @ 0xfffffb00 @ │ │ │ │ @ instruction: 0xf5009603 │ │ │ │ @@ -66358,25 +66358,25 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba81cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, ip, r0, lsl #31 │ │ │ │ mcrrmi 10, 4, r4, r4, cr3 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - subcc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorscc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ stmdavs r4!, {r0, r8, sl, sp} │ │ │ │ @ instruction: 0xf04f941b │ │ │ │ @ instruction: 0xf0bd0400 │ │ │ │ - @ instruction: 0xf500fda5 │ │ │ │ + @ instruction: 0xf500fd95 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vsubw.s8 , q0, d20 │ │ │ │ + vorr.i32 d21, #1024 @ 0x00000400 │ │ │ │ strmi r0, [r4], -sp, lsr #6 │ │ │ │ blvc 0xccc68c │ │ │ │ ldrbtcc pc, [r4], #2242 @ 0x8c2 @ │ │ │ │ subspl pc, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf85126fc │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0431342 │ │ │ │ @@ -66399,18 +66399,18 @@ │ │ │ │ orrpl pc, r0, r1, asr #32 │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrne pc, [r4, #-2242]! @ 0xfffff73e │ │ │ │ ldrbcc pc, [r0, #-2242]! @ 0xfffff73e @ │ │ │ │ @ instruction: 0xf8c22100 │ │ │ │ @ instruction: 0xf10d56e0 │ │ │ │ subscs r0, sl, #14 │ │ │ │ - b 0xffc8d998 │ │ │ │ + b 0xff88d998 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ vmla.i8 d26, d15, d2 │ │ │ │ - vqdmlal.s , d16, d0[7] │ │ │ │ + vrsra.s64 , q6, #64 │ │ │ │ @ instruction: 0xf88d032d │ │ │ │ vqadd.s8 d21, d0, d1 │ │ │ │ movwls r6, #9231 @ 0x240f │ │ │ │ tstpmi ip, #64, 4 @ p-variant is OBSOLETE │ │ │ │ movwls r9, #58887 @ 0xe607 │ │ │ │ andmi pc, ip, sp, lsr #17 │ │ │ │ stc2 7, cr15, [sl, #-1000]! @ 0xfffffc18 │ │ │ │ @@ -66424,30 +66424,30 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f16 , q3, q8 │ │ │ │ svclt 0x0000fcff │ │ │ │ tstmi r6, r2, ror #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r3, r4, ip, r6 │ │ │ │ + eorseq r6, r3, r4, lsl #25 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf646b08d │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmls.i d18, d0, d0[4] │ │ │ │ tstcs fp, #855638016 @ 0x33000000 │ │ │ │ andvc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf504fd11 │ │ │ │ + @ instruction: 0xf504fd01 │ │ │ │ @ instruction: 0xf50061e2 │ │ │ │ @ instruction: 0xf500544f │ │ │ │ andscc r5, r0, #88, 4 @ 0x80000005 │ │ │ │ ldrbpl pc, [r5, #-1280] @ 0xfffffb00 @ │ │ │ │ strcc r9, [r0, #-514]! @ 0xfffffdfe │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ ldrbpl pc, [r9], -r0, lsl #10 @ │ │ │ │ @@ -66557,24 +66557,24 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 0x1d3d52c │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ vqdmull.s , d4, d3[0] │ │ │ │ andls r1, r0, #3072 @ 0xc00 │ │ │ │ - subcc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorscc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - ldc2 0, cr15, [r6], {189} @ 0xbd │ │ │ │ + stc2 0, cr15, [r6], {189} @ 0xbd │ │ │ │ mcrrpl 5, 0, pc, r0, cr0 @ │ │ │ │ strbpl pc, [pc], #-1280 @ 0x51320 @ │ │ │ │ - eorspl pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + eorpl pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ cmpppl r9, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldrbtcs pc, [r4], #2252 @ 0x8cc @ │ │ │ │ subspl pc, r5, #0, 10 │ │ │ │ andls r3, r5, #32, 4 │ │ │ │ subspl pc, r9, #0, 10 │ │ │ │ ldrbpl pc, [r5, #-1280] @ 0xfffffb00 @ │ │ │ │ @@ -66671,33 +66671,33 @@ │ │ │ │ andeq r1, r1, r1, lsl r1 │ │ │ │ andhi r8, r4, #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ and lr, r7, sl, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs lr, r7, sl, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r3, r4, ip, r6 │ │ │ │ - eorseq r7, r3, r0, asr #28 │ │ │ │ + eorseq r6, r3, r4, lsl #25 │ │ │ │ + eorseq r7, r3, r0, lsr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0xf646b091 │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmls.i d18, d0, d0[4] │ │ │ │ tstcs fp, #855638016 @ 0x33000000 │ │ │ │ andvc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500fb21 │ │ │ │ + @ instruction: 0xf500fb11 │ │ │ │ @ instruction: 0xf5045c40 │ │ │ │ vrhadd.s8 d23, d15, d12 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf500022d │ │ │ │ @ instruction: 0xf8cc544f │ │ │ │ @ instruction: 0xf50024f4 │ │ │ │ eorcc r5, r0, #1342177285 @ 0x50000005 │ │ │ │ ldrbpl pc, [r5], -r0, lsl #10 @ │ │ │ │ @ instruction: 0xf5009206 │ │ │ │ @ instruction: 0x36305258 │ │ │ │ @@ -66884,24 +66884,24 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 0x1ffda48 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ vrhadd.s8 d16, d1, d29 │ │ │ │ vorr.i16 d17, #4352 @ 0x1100 │ │ │ │ andls r2, r0, #17408 @ 0x4400 │ │ │ │ - subcc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorscc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf988f0bd │ │ │ │ + @ instruction: 0xf978f0bd │ │ │ │ strbpl pc, [r0], #-1280 @ 0xfffffb00 @ │ │ │ │ cmpppl pc, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ - subspl pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + subpl pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ blvc 0x194cec4 │ │ │ │ ldrbtcs pc, [r4], #2244 @ 0x8c4 @ │ │ │ │ subspl pc, r8, #0, 10 │ │ │ │ andls r3, r3, #16, 4 │ │ │ │ subspl pc, r5, #0, 10 │ │ │ │ ldrbpl pc, [r5, #-1280] @ 0xfffffb00 @ │ │ │ │ @@ -67008,15 +67008,15 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andsvc lr, pc, sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ andscs lr, pc, r2, lsl r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ rscsvc lr, pc, sl, ror r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r3, r4, ip, r6 │ │ │ │ + eorseq r6, r3, r4, lsl #25 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba8c1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ @@ -67025,15 +67025,15 @@ │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcrr2 0, 13, pc, r2, cr2 @ │ │ │ │ + ldc2 0, cr15, [r2], #-840 @ 0xfffffcb8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, lr, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67047,15 +67047,15 @@ │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vmla.f d17, d16, d0[0] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [r6], {210} @ 0xd2 │ │ │ │ + stc2 0, cr15, [r6], {210} @ 0xd2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq lr, [fp], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67069,15 +67069,15 @@ │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vbic.i32 d16, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xffb0de4e │ │ │ │ + blx 0xff70de4e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, lr, ror r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67091,15 +67091,15 @@ │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vsra.s64 d16, d24, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xff00dea6 │ │ │ │ + blx 0xfec0dea6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r6, lsr #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67113,15 +67113,15 @@ │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfe50defe │ │ │ │ + blx 0xfe10defe │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, lr, asr #7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67135,15 +67135,15 @@ │ │ │ │ @ instruction: 0xf6419100 │ │ │ │ vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x1a0df56 │ │ │ │ + blx 0x160df56 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r6, ror r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67157,15 +67157,15 @@ │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vaddw.s8 q11, q8, d4 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xf0dfae │ │ │ │ + blx 0xb0dfae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, lr, lsl r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67179,15 +67179,15 @@ │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x40e006 │ │ │ │ + blx 0xe004 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r6, asr #5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67201,15 +67201,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xff90e05c │ │ │ │ + blx 0xff50e05c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, lr, ror #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67223,15 +67223,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vsra.s64 q9, q2, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfee0e0b4 │ │ │ │ + blx 0xfea0e0b4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r6, lsl r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67245,15 +67245,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vorr.i32 , #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfe30e10c │ │ │ │ + blx 0x1f0e10c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008be1be │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67267,15 +67267,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vsra.s64 , q6, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x180e164 │ │ │ │ + blx 0x140e164 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r6, ror #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67289,15 +67289,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vmla.f d16, d0, d0[0] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xd0e1bc │ │ │ │ + blx 0x90e1bc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, lr, lsl #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67311,15 +67311,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vmla.f d16, d16, d0[1] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x20e214 │ │ │ │ + @ instruction: 0xf9f6f0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strheq lr, [fp], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67333,15 +67333,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vmla.f d17, d0, d0[2] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf9daf0d2 │ │ │ │ + @ instruction: 0xf9caf0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, lr, asr r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67355,15 +67355,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vmla.f d17, d16, d0[3] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf9aef0d2 │ │ │ │ + @ instruction: 0xf99ef0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67377,15 +67377,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf982f0d2 │ │ │ │ + @ instruction: 0xf972f0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, lsr #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67399,15 +67399,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vsra.s64 d22, d20, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf956f0d2 │ │ │ │ + @ instruction: 0xf946f0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, asr pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67421,15 +67421,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf92af0d2 │ │ │ │ + @ instruction: 0xf91af0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strdeq sp, [fp], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67443,15 +67443,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vsra.s64 d23, d28, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8fef0d2 │ │ │ │ + @ instruction: 0xf8eef0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, lsr #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67465,15 +67465,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vaddw.s8 q10, q0, d16 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8d2f0d2 │ │ │ │ + @ instruction: 0xf8c2f0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, asr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67487,15 +67487,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vaddw.s8 q10, q8, d20 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8a6f0d2 │ │ │ │ + @ instruction: 0xf896f0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strdeq sp, [fp], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67509,15 +67509,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vaddw.s8 , q0, d24 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf87af0d2 │ │ │ │ + @ instruction: 0xf86af0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ umulleq sp, fp, lr, sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67531,15 +67531,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vaddw.s8 , q8, d28 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf84ef0d2 │ │ │ │ + @ instruction: 0xf83ef0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, asr #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67553,15 +67553,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vsra.s64 q9, q14, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf822f0d2 │ │ │ │ + @ instruction: 0xf812f0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, ror #25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67575,15 +67575,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xfff6f0d1 │ │ │ │ + @ instruction: 0xffe6f0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ umulleq sp, fp, r6, ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67597,15 +67597,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vaddw.s8 q10, q0, d4 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xffcaf0d1 │ │ │ │ + @ instruction: 0xffbaf0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, lsr ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67619,15 +67619,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vaddw.s8 q10, q8, d8 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff9ef0d1 │ │ │ │ + @ instruction: 0xff8ef0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, ror #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67641,15 +67641,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vmla.f d16, d16, d0[7] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff72f0d1 │ │ │ │ + @ instruction: 0xff62f0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, lsl #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67663,15 +67663,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff46f0d1 │ │ │ │ + @ instruction: 0xff36f0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, lsr fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67685,15 +67685,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff1af0d1 │ │ │ │ + @ instruction: 0xff0af0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq sp, [fp], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67707,15 +67707,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 7, pc, cr14, cr1, {6} @ │ │ │ │ + mrc2 0, 6, pc, cr14, cr1, {6} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, lsl #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67729,15 +67729,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vsra.s64 q11, q6, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 6, pc, cr2, cr1, {6} @ │ │ │ │ + mrc2 0, 5, pc, cr2, cr1, {6} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, lsr #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67751,15 +67751,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vmla.f d23, d0, d0[4] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 4, pc, cr6, cr1, {6} │ │ │ │ + mcr2 0, 4, pc, cr6, cr1, {6} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq sp, [fp], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67773,15 +67773,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vmla.f d23, d16, d0[5] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 3, pc, cr10, cr1, {6} @ │ │ │ │ + mrc2 0, 2, pc, cr10, cr1, {6} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, ror r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67795,15 +67795,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vmla.f d16, d0, d0[6] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 1, pc, cr14, cr1, {6} │ │ │ │ + mcr2 0, 1, pc, cr14, cr1, {6} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, lsr #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67817,15 +67817,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vmla.f d20, d16, d0[3] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 0, pc, cr2, cr1, {6} │ │ │ │ + mcr2 0, 0, pc, cr2, cr1, {6} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, asr #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67839,15 +67839,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [r6, #836]! @ 0x344 │ │ │ │ + ldc2l 0, cr15, [r6, #836] @ 0x344 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, ror r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67861,15 +67861,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vsra.s64 , q2, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [sl, #836]! @ 0x344 │ │ │ │ + stc2 0, cr15, [sl, #836]! @ 0x344 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, lsl r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67883,15 +67883,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vorr.i32 q11, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [lr, #836] @ 0x344 │ │ │ │ + ldc2l 0, cr15, [lr, #-836]! @ 0xfffffcbc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67904,15 +67904,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ @ instruction: 0xf2c05c98 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r6, #-836] @ 0xfffffcbc │ │ │ │ + ldc2l 0, cr15, [r6], #836 @ 0x344 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67925,15 +67925,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmov.i32 d22, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [ip], {209} @ 0xd1 │ │ │ │ + stc2l 0, cr15, [ip], {209} @ 0xd1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67946,15 +67946,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 q11, d16, d16 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r2], #836 @ 0x344 │ │ │ │ + stc2 0, cr15, [r2], #836 @ 0x344 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67967,15 +67967,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r8], {209} @ 0xd1 │ │ │ │ + ldc2l 0, cr15, [r8], #-836 @ 0xfffffcbc │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67988,15 +67988,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 , d16, d8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mrrc2 0, 13, pc, lr, cr1 @ │ │ │ │ + mcrr2 0, 13, pc, lr, cr1 @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68009,15 +68009,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 q10, d0, d12 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r4], #-836 @ 0xfffffcbc │ │ │ │ + stc2 0, cr15, [r4], #-836 @ 0xfffffcbc │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68030,15 +68030,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ @ instruction: 0xf2c04c90 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [sl], {209} @ 0xd1 │ │ │ │ + blx 0xfff0ed4e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68051,15 +68051,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmov.i32 d21, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff88eda2 │ │ │ │ + blx 0xff48eda2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68072,15 +68072,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfee0edf6 │ │ │ │ + blx 0xfea0edf6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68093,15 +68093,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ @ instruction: 0xf2c01cfc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe38ee4a │ │ │ │ + blx 0x1f8ee4a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68114,15 +68114,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 q9, d16, d0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x190ee9e │ │ │ │ + blx 0x150ee9e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68135,15 +68135,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xe8eef2 │ │ │ │ + blx 0xa8eef2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq sp, [fp], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68156,15 +68156,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vmov.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x40ef46 │ │ │ │ + blx 0xef44 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68177,15 +68177,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ @ instruction: 0xf2c05cdc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff98ef98 │ │ │ │ + blx 0xff58ef98 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68198,15 +68198,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d22, d0, d0[4] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfef0efec │ │ │ │ + blx 0xfeb0efec │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq sp, [fp], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68219,15 +68219,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d22, d16, d0[5] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe48f040 │ │ │ │ + blx 0xfe08f040 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68240,15 +68240,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d23, d0, d0[6] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1a0f094 │ │ │ │ + blx 0x160f094 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68261,15 +68261,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d23, d16, d0[7] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xf8f0e8 │ │ │ │ + blx 0xb8f0e8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq sp, [fp], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68282,15 +68282,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmvn.i32 q8, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x50f13c │ │ │ │ + blx 0x10f13c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68303,15 +68303,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ @ instruction: 0xf2c00cf4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9e8f0d1 │ │ │ │ + @ instruction: 0xf9d8f0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68324,15 +68324,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d19, d0, d0[2] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9bef0d1 │ │ │ │ + @ instruction: 0xf9aef0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq sp, [fp], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68345,15 +68345,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d19, d16, d0[3] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf994f0d1 │ │ │ │ + @ instruction: 0xf984f0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68366,15 +68366,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vmov.i32 q10, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf96af0d1 │ │ │ │ + @ instruction: 0xf95af0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68387,15 +68387,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ @ instruction: 0xf2c04cd4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf940f0d1 │ │ │ │ + @ instruction: 0xf930f0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, r2, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68408,15 +68408,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vmvn.i32 d17, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf916f0d1 │ │ │ │ + @ instruction: 0xf906f0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, lr, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68429,15 +68429,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ @ instruction: 0xf2c01cbc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8ecf0d1 │ │ │ │ + @ instruction: 0xf8dcf0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, sl, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68450,15 +68450,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d18, d0, d0[0] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8c2f0d1 │ │ │ │ + @ instruction: 0xf8b2f0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, r6, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68471,15 +68471,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d18, d16, d0[1] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf898f0d1 │ │ │ │ + @ instruction: 0xf888f0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq ip, fp, r2, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68492,15 +68492,15 @@ │ │ │ │ vhadd.s8 d19, d9, d4 │ │ │ │ vmull.s8 , d0, d24 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf86ef0d1 │ │ │ │ + @ instruction: 0xf85ef0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, lr, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68513,15 +68513,15 @@ │ │ │ │ vhadd.s8 d19, d9, d4 │ │ │ │ vmull.s8 , d16, d28 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf844f0d1 │ │ │ │ + @ instruction: 0xf834f0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, sl, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68534,15 +68534,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vmvn.i32 d16, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf81af0d1 │ │ │ │ + @ instruction: 0xf80af0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq ip, fp, r6, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68555,15 +68555,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ @ instruction: 0xf2c00cb4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xfff0f0d0 │ │ │ │ + @ instruction: 0xffe0f0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, r2, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68576,15 +68576,15 @@ │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ vmov.i32 d18, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffc6f0d0 │ │ │ │ + @ instruction: 0xffb6f0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, lr, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68597,15 +68597,15 @@ │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ @ instruction: 0xf2c01c90 │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff9cf0d0 │ │ │ │ + @ instruction: 0xff8cf0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq ip, fp, sl, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68618,15 +68618,15 @@ │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ @ instruction: 0xf2c02c90 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff72f0d0 │ │ │ │ + @ instruction: 0xff62f0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, r6, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68639,590 +68639,590 @@ │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vmull.s8 q9, d0, d12 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff48f0d0 │ │ │ │ + @ instruction: 0xff38f0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq ip, [fp], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa5ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf8a4f0d7 │ │ │ │ + @ instruction: 0xf894f0d7 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d64038 │ │ │ │ - svclt 0x0000bc89 │ │ │ │ + svclt 0x0000bc79 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa5d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - ldc2 0, cr15, [r8], {212} @ 0xd4 │ │ │ │ + stc2 0, cr15, [r8], {212} @ 0xd4 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d44038 │ │ │ │ - svclt 0x0000b923 │ │ │ │ + svclt 0x0000b913 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa5fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0xffb0f794 │ │ │ │ + blx 0xff70f794 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0df4038 │ │ │ │ - svclt 0x0000bb4f │ │ │ │ + svclt 0x0000bb3f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaa624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ ldrmi r4, [r1], -r5, lsl #12 │ │ │ │ blvc 0x20eaac │ │ │ │ blvc 0x8ea70 │ │ │ │ - blx 0x200f7de │ │ │ │ + blx 0x1c0f7de │ │ │ │ ldrtmi r4, [r2], -r3, lsr #12 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0e74070 │ │ │ │ - svclt 0x0000bbed │ │ │ │ + svclt 0x0000bbdd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa65c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0x1d0f7f4 │ │ │ │ + blx 0x190f7f4 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0df4038 │ │ │ │ - svclt 0x0000bb07 │ │ │ │ + svclt 0x0000baf7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xffdaf0d6 │ │ │ │ + @ instruction: 0xffcaf0d6 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d64038 │ │ │ │ - svclt 0x0000bc1d │ │ │ │ + svclt 0x0000bc0d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa6ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0xff40f80e │ │ │ │ + blx 0xff00f80e │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d44038 │ │ │ │ - svclt 0x0000b8b7 │ │ │ │ + svclt 0x0000b8a7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa6d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0x18f86c │ │ │ │ + @ instruction: 0xf9f4f0e2 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0df4038 │ │ │ │ - svclt 0x0000bae3 │ │ │ │ + svclt 0x0000bad3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaa6fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ ldrmi r4, [r1], -r5, lsl #12 │ │ │ │ blvc 0x20eb84 │ │ │ │ blvc 0x8eb48 │ │ │ │ - blx 0x30f8b6 │ │ │ │ + blx 0xfff0f8b4 │ │ │ │ ldrtmi r4, [r2], -r3, lsr #12 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0e74070 │ │ │ │ - svclt 0x0000bb81 │ │ │ │ + svclt 0x0000bb71 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf9b4f0e2 │ │ │ │ + @ instruction: 0xf9a4f0e2 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0df4038 │ │ │ │ - svclt 0x0000ba9b │ │ │ │ + svclt 0x0000ba8b │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r4, [r8], r4, lsl #12 │ │ │ │ - @ instruction: 0xff32f0cf │ │ │ │ + @ instruction: 0xff22f0cf │ │ │ │ @ instruction: 0x46291e72 │ │ │ │ strmi r2, [r7], -r1, lsl #6 │ │ │ │ - ldc2 0, cr15, [r0, #-864] @ 0xfffffca0 │ │ │ │ + stc2 0, cr15, [r0, #-864] @ 0xfffffca0 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strbmi r4, [r3], -r0, lsr #12 │ │ │ │ - @ instruction: 0xffbef0d6 │ │ │ │ + @ instruction: 0xffaef0d6 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d641f0 │ │ │ │ - svclt 0x0000bba3 │ │ │ │ + svclt 0x0000bb93 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r4, [r8], r4, lsl #12 │ │ │ │ - @ instruction: 0xff10f0cf │ │ │ │ + @ instruction: 0xff00f0cf │ │ │ │ @ instruction: 0x46291e72 │ │ │ │ strmi r2, [r7], -r1, lsl #6 │ │ │ │ - stc2l 0, cr15, [lr], #864 @ 0x360 │ │ │ │ + ldc2l 0, cr15, [lr], {216} @ 0xd8 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strbmi r4, [r3], -r0, lsr #12 │ │ │ │ - @ instruction: 0xff3ef0d6 │ │ │ │ + @ instruction: 0xff2ef0d6 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d641f0 │ │ │ │ - svclt 0x0000bb81 │ │ │ │ + svclt 0x0000bb71 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldrmi r4, [r8], pc, lsl #12 │ │ │ │ - cdp2 0, 14, cr15, cr14, cr15, {6} │ │ │ │ + cdp2 0, 13, cr15, cr14, cr15, {6} │ │ │ │ strmi r1, [r5], -r2, ror #28 │ │ │ │ movweq pc, #360 @ 0x168 @ │ │ │ │ @ instruction: 0xf0d64639 │ │ │ │ - strtmi pc, [r9], -r1, lsr #30 │ │ │ │ + qadd16mi pc, r9, r1 @ │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf04f1201 │ │ │ │ @ instruction: 0xf0d61301 │ │ │ │ - strtmi pc, [r2], -r7, ror #28 │ │ │ │ + @ instruction: 0x4622fe57 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ @ instruction: 0xf0e24643 │ │ │ │ - @ instruction: 0x462af9df │ │ │ │ + strtmi pc, [sl], -pc, asr #19 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x118f9ac │ │ │ │ + blt 0xd8f9ac │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa838 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf0cf4604 │ │ │ │ - ldrtmi pc, [sl], -r5, asr #29 @ │ │ │ │ + @ instruction: 0x463afeb5 │ │ │ │ ldrtmi r4, [r3], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7ff4605 │ │ │ │ strtmi pc, [sl], -r3, asr #31 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xb0f9e0 │ │ │ │ + blt 0x70f9e0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldrmi r4, [r8], pc, lsl #12 │ │ │ │ - cdp2 0, 10, cr15, cr10, cr15, {6} │ │ │ │ + cdp2 0, 9, cr15, cr10, cr15, {6} │ │ │ │ strmi r1, [r5], -r2, ror #28 │ │ │ │ movweq pc, #360 @ 0x168 @ │ │ │ │ @ instruction: 0xf0d64639 │ │ │ │ - @ instruction: 0x4629fedd │ │ │ │ + strtmi pc, [r9], -sp, asr #29 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ @ instruction: 0xf0d63301 │ │ │ │ - strtmi pc, [r2], -r3, lsr #28 │ │ │ │ + @ instruction: 0x4622fe13 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ @ instruction: 0xf0e24643 │ │ │ │ - @ instruction: 0x462af953 │ │ │ │ + strtmi pc, [sl], -r3, asr #18 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - stmiblt r8!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r8, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa8c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf0cf4604 │ │ │ │ - ldrtmi pc, [sl], -r1, lsl #29 @ │ │ │ │ + @ instruction: 0x463afe71 │ │ │ │ ldrtmi r4, [r3], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7ff4605 │ │ │ │ strtmi pc, [sl], -r3, asr #31 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - stmiblt lr, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt lr!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldrmi r4, [r8], pc, lsl #12 │ │ │ │ - cdp2 0, 6, cr15, cr6, cr15, {6} │ │ │ │ + cdp2 0, 5, cr15, cr6, cr15, {6} │ │ │ │ strmi r1, [r5], -r2, ror #28 │ │ │ │ movweq pc, #360 @ 0x168 @ │ │ │ │ @ instruction: 0xf0d64639 │ │ │ │ - @ instruction: 0x4629fe99 │ │ │ │ + strtmi pc, [r9], -r9, lsl #29 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf04f1201 │ │ │ │ @ instruction: 0xf0d61301 │ │ │ │ - @ instruction: 0x4622fddf │ │ │ │ + strtmi pc, [r2], -pc, asr #27 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ @ instruction: 0xf0e24643 │ │ │ │ - @ instruction: 0x462af8dd │ │ │ │ + strtmi pc, [sl], -sp, asr #17 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldmiblt ip!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmiblt ip!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ - cdp2 0, 3, cr15, cr12, cr15, {6} │ │ │ │ + cdp2 0, 2, cr15, cr12, cr15, {6} │ │ │ │ tstpeq r0, #1073741865 @ p-variant is OBSOLETE @ 0x40000029 │ │ │ │ @ instruction: 0x43234607 │ │ │ │ strtmi sp, [sl], -fp │ │ │ │ strtmi r4, [r3], -r1, asr #12 │ │ │ │ @ instruction: 0xffbef7ff │ │ │ │ @ instruction: 0x4631463a │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0df41f0 │ │ │ │ - @ instruction: 0x4641b99d │ │ │ │ + strbmi fp, [r1], -sp, lsl #19 │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ - @ instruction: 0xf8b2f0e2 │ │ │ │ + @ instruction: 0xf8a2f0e2 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0df41f0 │ │ │ │ - svclt 0x0000b991 │ │ │ │ + svclt 0x0000b981 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldrmi r4, [r8], pc, lsl #12 │ │ │ │ - cdp2 0, 1, cr15, cr0, cr15, {6} │ │ │ │ + cdp2 0, 0, cr15, cr0, cr15, {6} │ │ │ │ strmi r1, [r5], -r2, ror #28 │ │ │ │ movweq pc, #360 @ 0x168 @ │ │ │ │ @ instruction: 0xf0d64639 │ │ │ │ - strtmi pc, [r9], -r3, asr #28 │ │ │ │ + @ instruction: 0x4629fe33 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ @ instruction: 0xf0d63301 │ │ │ │ - strtmi pc, [r2], -r9, lsl #27 │ │ │ │ + @ instruction: 0x4622fd79 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ @ instruction: 0xf0e24643 │ │ │ │ - strtmi pc, [sl], -r7, ror #16 │ │ │ │ + @ instruction: 0x462af857 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - stmdblt lr, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt lr!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ - stc2l 0, cr15, [r6, #828]! @ 0x33c │ │ │ │ + ldc2l 0, cr15, [r6, #828] @ 0x33c │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ @ instruction: 0x43234607 │ │ │ │ strtmi sp, [sl], -fp │ │ │ │ strtmi r4, [r3], -r1, asr #12 │ │ │ │ @ instruction: 0xffbef7ff │ │ │ │ @ instruction: 0x4631463a │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0df41f0 │ │ │ │ - strbmi fp, [r1], -pc, lsr #18 │ │ │ │ + @ instruction: 0x4641b91f │ │ │ │ movwcs r2, #519 @ 0x207 │ │ │ │ - @ instruction: 0xf83cf0e2 │ │ │ │ + @ instruction: 0xf82cf0e2 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0df41f0 │ │ │ │ - svclt 0x0000b923 │ │ │ │ + svclt 0x0000b913 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cf8a0a │ │ │ │ - strtmi pc, [r1], -sp, ror #28 │ │ │ │ + @ instruction: 0x4621fe5d │ │ │ │ andcs r4, r1, #6291456 @ 0x600000 │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ - blx 0xff68fbb6 │ │ │ │ + blx 0xff28fbb6 │ │ │ │ mvnscc pc, #24, 2 │ │ │ │ ldrtmi r4, [sl], -r1, lsl #13 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf14a9300 │ │ │ │ movwls r3, #5119 @ 0x13ff │ │ │ │ - @ instruction: 0xf950f0e7 │ │ │ │ + @ instruction: 0xf940f0e7 │ │ │ │ ldrtmi r4, [r2], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xff66f0e6 │ │ │ │ + @ instruction: 0xff56f0e6 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf8cd4620 │ │ │ │ @ instruction: 0xf8cd8000 │ │ │ │ @ instruction: 0xf0e7a004 │ │ │ │ - ldrtmi pc, [r3], -r9, asr #18 @ │ │ │ │ + @ instruction: 0x4633f939 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - ldmiblt r8!, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmiblt r8!, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x46084617 │ │ │ │ ldmib sp, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cf890a │ │ │ │ - @ instruction: 0x463afe31 │ │ │ │ + ldrtmi pc, [sl], -r1, lsr #28 @ │ │ │ │ strmi r4, [r1], -r6, lsl #12 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ ldrtmi pc, [r3], -fp, lsr #31 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldmiblt r6, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmiblt r6, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cf8a0a │ │ │ │ - strtmi pc, [r1], -pc, lsl #28 │ │ │ │ + @ instruction: 0x4621fdff │ │ │ │ andcs r4, r1, #6291456 @ 0x600000 │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ - blx 0x1f0fc72 │ │ │ │ + blx 0x1b0fc72 │ │ │ │ mvnscc pc, #24, 2 │ │ │ │ ldrtmi r4, [sl], -r1, lsl #13 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf14a9300 │ │ │ │ movwls r3, #5119 @ 0x13ff │ │ │ │ - @ instruction: 0xf8f2f0e7 │ │ │ │ + @ instruction: 0xf8e2f0e7 │ │ │ │ ldrtmi r4, [r2], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xff08f0e6 │ │ │ │ + cdp2 0, 15, cr15, cr8, cr6, {7} │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf8cd4620 │ │ │ │ @ instruction: 0xf8cd8000 │ │ │ │ @ instruction: 0xf0e7a004 │ │ │ │ - ldrtmi pc, [r3], -r3, ror #17 @ │ │ │ │ + @ instruction: 0x4633f8d3 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - ldmdblt sl, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmdblt sl, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ ldmib sp, {r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cf790a │ │ │ │ - movwcs pc, #36307 @ 0x8dd3 @ │ │ │ │ + movwcs pc, #36291 @ 0x8dc3 @ │ │ │ │ adcmi r4, r3, r6, lsl #12 │ │ │ │ strbmi r1, [r9, #-2009] @ 0xfffff827 │ │ │ │ adcsmi fp, fp, #8, 30 │ │ │ │ @ instruction: 0x4601d010 │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xf8cd9700 │ │ │ │ @ instruction: 0xf7ff9004 │ │ │ │ ldrtmi pc, [r3], -r3, lsr #31 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldmdblt r0!, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmdblt r0!, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ strmi r3, [r1], -r1, lsl #30 │ │ │ │ mvnscc pc, #1073741842 @ 0x40000012 │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ movwls r9, #5888 @ 0x1700 │ │ │ │ - @ instruction: 0xf8a6f0e7 │ │ │ │ + @ instruction: 0xf896f0e7 │ │ │ │ svclt 0x0000e7eb │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - ldc2 0, cr15, [lr, #828] @ 0x33c │ │ │ │ + stc2 0, cr15, [lr, #828] @ 0x33c │ │ │ │ @ instruction: 0x46064653 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0xf04ffea9 │ │ │ │ + @ instruction: 0xf04ffe99 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf88af0e7 │ │ │ │ + @ instruction: 0xf87af0e7 │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e78900 │ │ │ │ - strbmi pc, [r2], -r3, lsl #17 @ │ │ │ │ + @ instruction: 0x4642f873 │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0d04628 │ │ │ │ - @ instruction: 0x4632faf1 │ │ │ │ + ldrtmi pc, [r2], -r1, ror #21 @ │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - ldrbmi pc, [r3], -fp, lsl #29 @ │ │ │ │ + @ instruction: 0x4653fe7b │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e74620 │ │ │ │ - ldrtmi pc, [r3], -r9, ror #17 @ │ │ │ │ + @ instruction: 0x4633f8d9 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - stmialt r0!, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmlt r0, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - ldc2l 0, cr15, [sl, #-828] @ 0xfffffcc4 │ │ │ │ + stc2l 0, cr15, [sl, #-828] @ 0xfffffcc4 │ │ │ │ @ instruction: 0x46064653 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0xf04ffe65 │ │ │ │ + @ instruction: 0xf04ffe55 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf83ef0e7 │ │ │ │ + @ instruction: 0xf82ef0e7 │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e78900 │ │ │ │ - @ instruction: 0x4642f837 │ │ │ │ + strbmi pc, [r2], -r7, lsr #16 @ │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0d04628 │ │ │ │ - ldrtmi pc, [r2], -sp, lsr #21 @ │ │ │ │ + @ instruction: 0x4632fa9d │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - ldrbmi pc, [r3], -r7, asr #28 @ │ │ │ │ + @ instruction: 0x4653fe37 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e74620 │ │ │ │ - ldrtmi pc, [r3], -r5, lsr #17 @ │ │ │ │ + @ instruction: 0x4633f895 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - ldmlt ip, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmlt ip, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r2, [r5], -r4, lsl #8 │ │ │ │ strmi fp, [r8], -r2, lsl #1 │ │ │ │ strmi r4, [lr], -ip, lsr #1 │ │ │ │ @ instruction: 0xf0cf4690 │ │ │ │ - @ instruction: 0xf1c4fd15 │ │ │ │ + @ instruction: 0xf1c4fd05 │ │ │ │ strmi r0, [r7], -r0, asr #24 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ eoreq pc, r0, r4, lsr #3 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ @ instruction: 0xf10cfa23 │ │ │ │ @ instruction: 0xf000fa03 │ │ │ │ blx 0x924738 │ │ │ │ movwmi pc, #41474 @ 0xa202 @ │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0x1c8fe84 │ │ │ │ + blx 0x188fe84 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ strbne r9, [r4, r0, lsl #8]! │ │ │ │ strmi r9, [r4], -r1, lsl #8 │ │ │ │ @ instruction: 0xf0e64628 │ │ │ │ - strtmi pc, [r3], -fp, ror #31 │ │ │ │ + @ instruction: 0x4623ffdb │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e64628 │ │ │ │ - ldrtmi pc, [fp], -r1, lsl #28 @ │ │ │ │ + @ instruction: 0x463bfdf1 │ │ │ │ @ instruction: 0x46314632 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldmdalt ip, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmdalt ip, {r0, r1, r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaad7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x46084616 │ │ │ │ @ instruction: 0xf0cf460d │ │ │ │ - @ instruction: 0x4632fcd9 │ │ │ │ + ldrtmi pc, [r2], -r9, asr #25 @ │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ ldrtmi pc, [r3], -sp, lsr #31 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e74070 │ │ │ │ - svclt 0x0000b841 │ │ │ │ + svclt 0x0000b831 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaadb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x46084614 │ │ │ │ strbeq pc, [r0], #-452 @ 0xfffffe3c @ │ │ │ │ - ldc2 0, cr15, [lr], #-856 @ 0xfffffca8 │ │ │ │ + stc2 0, cr15, [lr], #-856 @ 0xfffffca8 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0d79400 │ │ │ │ - andlt pc, r2, r1, ror #31 │ │ │ │ + ldrdlt pc, [r2], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaadf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf1c34613 │ │ │ │ strmi r0, [sl], -r0, asr #8 │ │ │ │ strls r4, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xffc6f0d7 │ │ │ │ + @ instruction: 0xffb6f0d7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaae2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x46084614 │ │ │ │ strteq pc, [r0], #-452 @ 0xfffffe3c │ │ │ │ - @ instruction: 0xf80af0d4 │ │ │ │ + @ instruction: 0xfffaf0d3 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0d49400 │ │ │ │ - strdlt pc, [r2], -r7 │ │ │ │ + andlt pc, r2, r7, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaae70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf1c34613 │ │ │ │ strmi r0, [sl], -r0, lsr #8 │ │ │ │ strls r4, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - mrc2 0, 6, pc, cr12, cr4, {6} │ │ │ │ + mcr2 0, 6, pc, cr12, cr4, {6} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -69242,164 +69242,164 @@ │ │ │ │ bl 0x766d0c │ │ │ │ bl 0x10d6cf0 │ │ │ │ ldreq r0, [fp], #-771 @ 0xfffffcfd │ │ │ │ tstmi ip, #274432 @ 0x43000 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ streq lr, [r4], #-2844 @ 0xfffff4e4 │ │ │ │ stmdbeq r3, {r1, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - blx 0x1c10036 │ │ │ │ + blx 0x1810036 │ │ │ │ @ instruction: 0x46434632 │ │ │ │ ldrtmi r4, [r9], -r6, lsl #12 │ │ │ │ - blx 0xfe91005e │ │ │ │ + blx 0xfe51005e │ │ │ │ strbmi r4, [fp], -r2, lsr #12 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0xffb10068 │ │ │ │ + blx 0xff710068 │ │ │ │ strtmi r4, [r9], -r2, ror #7 │ │ │ │ b 0x1c255b8 │ │ │ │ @ instruction: 0xf0d60309 │ │ │ │ - ldrtmi pc, [r2], -r3, ror #21 @ │ │ │ │ + @ instruction: 0x4632fad3 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldmdalt r0!, {r1, r2, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r0!, {r1, r2, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldcleq 0, cr15, [pc], #316 @ 0x53e7c │ │ │ │ @ instruction: 0xf04f4699 │ │ │ │ ldrmi r3, [r6], -r1, lsl #6 │ │ │ │ stc2 10, cr15, [r2], {76} @ 0x4c @ │ │ │ │ strmi r4, [r5], -r8, lsl #13 │ │ │ │ strbtvc lr, [ip], #2639 @ 0xa4f │ │ │ │ @ instruction: 0xf70cfb03 │ │ │ │ andgt pc, r3, #172, 22 @ 0x2b000 │ │ │ │ strvc pc, [r4], #-2819 @ 0xfffff4fd │ │ │ │ @ instruction: 0xf0cf4414 │ │ │ │ - @ instruction: 0x4632fb37 │ │ │ │ + ldrtmi pc, [r2], -r7, lsr #22 @ │ │ │ │ strmi r4, [r6], -fp, asr #12 │ │ │ │ @ instruction: 0xf0d64641 │ │ │ │ - ldrtmi pc, [sl], -fp, ror #22 @ │ │ │ │ + @ instruction: 0x463afb5b │ │ │ │ ldrtmi r4, [r1], -r3, lsr #12 │ │ │ │ @ instruction: 0xf0d64630 │ │ │ │ - mvnsmi pc, #733184 @ 0xb3000 │ │ │ │ + mvnsmi pc, #667648 @ 0xa3000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d643e3 │ │ │ │ - ldrtmi pc, [r2], -sp, lsr #21 @ │ │ │ │ + @ instruction: 0x4632fa9d │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldmdalt sl!, {r1, r2, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmdalt sl!, {r1, r2, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaafa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0x5100ee │ │ │ │ + blx 0x1100ee │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d64606 │ │ │ │ - strtmi pc, [r1], -r9, lsr #16 │ │ │ │ + @ instruction: 0x4621f819 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - strtmi pc, [r9], -sp, lsl #28 │ │ │ │ + @ instruction: 0x4629fdfd │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0xf04ffe07 │ │ │ │ + @ instruction: 0xf04ffdf7 │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d61201 │ │ │ │ - strtmi pc, [sl], -r1, lsl #21 │ │ │ │ + @ instruction: 0x462afa71 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - mcr2 0, 3, pc, cr6, cr14, {6} @ │ │ │ │ + mrc2 0, 2, pc, cr6, cr14, {6} │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000be5f │ │ │ │ + svclt 0x0000be4f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0xff890150 │ │ │ │ + blx 0xff490150 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d54606 │ │ │ │ - qsub8mi pc, r1, r7 @ │ │ │ │ + strtmi pc, [r1], -r7, ror #31 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0x4629fd93 │ │ │ │ + strtmi pc, [r9], -r3, lsl #27 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0xf04ffd8d │ │ │ │ + @ instruction: 0xf04ffd7d │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d63201 │ │ │ │ - strtmi pc, [sl], -pc, asr #20 │ │ │ │ + @ instruction: 0x462afa3f │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - mrc2 0, 0, pc, cr12, cr14, {6} │ │ │ │ + mcr2 0, 0, pc, cr12, cr14, {6} @ │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000be15 │ │ │ │ + svclt 0x0000be05 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab068 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0xfec101b4 │ │ │ │ + blx 0xfe8101b4 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d54606 │ │ │ │ - strtmi pc, [r1], -r5, asr #31 │ │ │ │ + @ instruction: 0x4621ffb5 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - strtmi pc, [r9], -pc, lsr #26 │ │ │ │ + @ instruction: 0x4629fd1f │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0xf04ffd29 │ │ │ │ + @ instruction: 0xf04ffd19 │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d61201 │ │ │ │ - @ instruction: 0x462afa1d │ │ │ │ + strtmi pc, [sl], -sp, lsl #20 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - mcr2 0, 0, pc, cr2, cr14, {6} @ │ │ │ │ + ldc2l 0, cr15, [r2, #888]! @ 0x378 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000bdfb │ │ │ │ + svclt 0x0000bdeb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab0cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0x1f90218 │ │ │ │ + blx 0x1b90218 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d54606 │ │ │ │ - qadd8mi pc, r1, r3 @ │ │ │ │ + strtmi pc, [r1], -r3, lsl #31 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0x4629fcdd │ │ │ │ + strtmi pc, [r9], -sp, asr #25 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0xf04ffcd7 │ │ │ │ + @ instruction: 0xf04ffcc7 │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d63201 │ │ │ │ - strtmi pc, [sl], -fp, ror #19 │ │ │ │ + @ instruction: 0x462af9db │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - ldc2 0, cr15, [r8, #888]! @ 0x378 │ │ │ │ + stc2 0, cr15, [r8, #888]! @ 0x378 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000bdb1 │ │ │ │ + svclt 0x0000bda1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ ldmib sp, {r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cf690a │ │ │ │ - @ instruction: 0xf04ffafb │ │ │ │ + @ instruction: 0xf04ffaeb │ │ │ │ @ instruction: 0x46073cff │ │ │ │ cdpeq 1, 4, cr15, cr0, cr6, {6} │ │ │ │ eoreq pc, r0, r6, lsr #3 │ │ │ │ @ instruction: 0xf1c62208 │ │ │ │ blx 0xb54be0 │ │ │ │ blx 0x39039c │ │ │ │ adcmi pc, r2, r0 │ │ │ │ @@ -69412,94 +69412,94 @@ │ │ │ │ vpmax.u8 d15, d3, d1 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ msreq CPSR_, #-2147483600 @ 0x80000030 │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ vpmax.u8 d15, d3, d17 │ │ │ │ b 0x136581c │ │ │ │ @ instruction: 0xf0d00303 │ │ │ │ - strbmi pc, [r2], -r3, asr #16 @ │ │ │ │ + @ instruction: 0x4642f833 │ │ │ │ stmib sp, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strmi r6, [r6], -r0, lsl #18 │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0x4633fdbf │ │ │ │ + ldrtmi pc, [r3], -pc, lsr #27 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0x463bfbd5 │ │ │ │ + ldrtmi pc, [fp], -r5, asr #23 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xffe10364 │ │ │ │ + bllt 0xffa10364 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - blx 0xfeb10328 │ │ │ │ + blx 0xfe710328 │ │ │ │ @ instruction: 0x46064653 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0xf04ffbdf │ │ │ │ + @ instruction: 0xf04ffbcf │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - ldc2 0, cr15, [r6, #920] @ 0x398 │ │ │ │ + stc2 0, cr15, [r6, #920] @ 0x398 │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e68900 │ │ │ │ - strbmi pc, [r2], -pc, lsl #27 @ │ │ │ │ + @ instruction: 0x4642fd7f │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0cf4628 │ │ │ │ - shsub8mi pc, r2, sp @ │ │ │ │ + ldrtmi pc, [r2], -sp, ror #31 @ │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0x4653fb97 │ │ │ │ + ldrbmi pc, [r3], -r7, lsl #23 @ │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0x4633fdf5 │ │ │ │ + ldrtmi pc, [r3], -r5, ror #27 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - stcllt 0, cr15, [ip, #920]! @ 0x398 │ │ │ │ + ldcllt 0, cr15, [ip, #920] @ 0x398 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - blx 0x1a103b0 │ │ │ │ + blx 0x16103b0 │ │ │ │ @ instruction: 0x46064653 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0xf04ffb9b │ │ │ │ + @ instruction: 0xf04ffb8b │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stc2l 0, cr15, [sl, #-920] @ 0xfffffc68 │ │ │ │ + ldc2 0, cr15, [sl, #-920]! @ 0xfffffc68 │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e68900 │ │ │ │ - strbmi pc, [r2], -r3, asr #26 @ │ │ │ │ + @ instruction: 0x4642fd33 │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0cf4628 │ │ │ │ - @ instruction: 0x4632ffb9 │ │ │ │ + ldrtmi pc, [r2], -r9, lsr #31 @ │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0x4653fb53 │ │ │ │ + ldrbmi pc, [r3], -r3, asr #22 @ │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0x4633fdb1 │ │ │ │ + ldrtmi pc, [r3], -r1, lsr #27 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - stclt 0, cr15, [r8, #920]! @ 0x398 │ │ │ │ + ldclt 0, cr15, [r8, #920] @ 0x398 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldclvc 6, cr15, [pc], #316 @ 0x5422c │ │ │ │ blx 0x36594c │ │ │ │ ldrmi pc, [r8], r2, lsl #24 │ │ │ │ @@ -69514,166 +69514,166 @@ │ │ │ │ @ instruction: 0x0c02eb1c │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ b 0x1115190 │ │ │ │ b 0x1424d98 │ │ │ │ bl 0x76715c │ │ │ │ @ instruction: 0xf1430402 │ │ │ │ @ instruction: 0xf0cf0900 │ │ │ │ - ldrtmi pc, [r2], -pc, asr #18 @ │ │ │ │ + @ instruction: 0x4632f93f │ │ │ │ strmi r4, [r6], -r3, asr #12 │ │ │ │ @ instruction: 0xf0d64639 │ │ │ │ - @ instruction: 0x4622f913 │ │ │ │ + strtmi pc, [r2], -r3, lsl #18 │ │ │ │ ldrtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0d64630 │ │ │ │ - mvnmi pc, #13303808 @ 0xcb0000 │ │ │ │ + mvnmi pc, #12255232 @ 0xbb0000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ movweq lr, #39535 @ 0x9a6f │ │ │ │ - @ instruction: 0xf8c4f0d6 │ │ │ │ + @ instruction: 0xf8b4f0d6 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d543f8 │ │ │ │ - svclt 0x0000be51 │ │ │ │ + svclt 0x0000be41 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf04f24ff │ │ │ │ ldrmi r3, [r6], -r1, lsl #24 │ │ │ │ addsmi r4, r4, r8, lsl #13 │ │ │ │ @ instruction: 0x46054699 │ │ │ │ blx 0x380d22 │ │ │ │ blx 0xfe991da6 │ │ │ │ bl 0x2271c8 │ │ │ │ @ instruction: 0xf0cf040c │ │ │ │ - @ instruction: 0x4632f91b │ │ │ │ + ldrtmi pc, [r2], -fp, lsl #18 @ │ │ │ │ strmi r4, [r6], -fp, asr #12 │ │ │ │ @ instruction: 0xf0d64641 │ │ │ │ - @ instruction: 0x463af8df │ │ │ │ + ldrtmi pc, [sl], -pc, asr #17 @ │ │ │ │ ldrtmi r4, [r1], -r3, lsr #12 │ │ │ │ @ instruction: 0xf0d64630 │ │ │ │ - mvnsmi pc, #9895936 @ 0x970000 │ │ │ │ + mvnsmi pc, #8847360 @ 0x870000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d643e3 │ │ │ │ - @ instruction: 0x4632f891 │ │ │ │ + ldrtmi pc, [r2], -r1, lsl #17 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - mrclt 0, 0, APSR_nzcv, cr14, cr5, {6} │ │ │ │ + mcrlt 0, 0, pc, cr14, cr5, {6} @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ ldmib sp, {r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cf790a │ │ │ │ - @ instruction: 0xf04ff9a7 │ │ │ │ + @ instruction: 0xf04ff997 │ │ │ │ @ instruction: 0x460633ff │ │ │ │ mcrreq 1, 12, pc, r0, cr7 @ │ │ │ │ eoreq pc, r0, r7, lsr #3 │ │ │ │ eoreq pc, r0, #-1073741775 @ 0xc0000031 │ │ │ │ @ instruction: 0xf10cfa23 │ │ │ │ @ instruction: 0xf000fa03 │ │ │ │ blx 0x924e14 │ │ │ │ movwmi pc, #41474 @ 0xa202 @ │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xff02f0cf │ │ │ │ + cdp2 0, 15, cr15, cr2, cr15, {6} │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ stmdbvc r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r7, lsl #12 │ │ │ │ - ldc2l 0, cr15, [r6], #-920 @ 0xfffffc68 │ │ │ │ + stc2l 0, cr15, [r6], #-920 @ 0xfffffc68 │ │ │ │ @ instruction: 0x4622463b │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xfe5905d4 │ │ │ │ + blx 0xfe1905d4 │ │ │ │ @ instruction: 0x46224633 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0e643f0 │ │ │ │ - svclt 0x0000bab5 │ │ │ │ + svclt 0x0000baa5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r2, [r4], -r4, lsl #12 │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ strmi r4, [r8], -r6, lsr #1 │ │ │ │ @ instruction: 0xf0cf460f │ │ │ │ - b 0x1452810 │ │ │ │ + b 0x14527d0 │ │ │ │ strmi r7, [r5], -r6, ror #19 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ strtmi r9, [r0], -r0, lsl #12 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ - mcrr2 0, 14, pc, sl, cr6 @ │ │ │ │ + ldc2 0, cr15, [sl], #-920 @ 0xfffffc68 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e66900 │ │ │ │ - @ instruction: 0x462afc53 │ │ │ │ + strtmi pc, [sl], -r3, asr #24 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf8cd9600 │ │ │ │ @ instruction: 0xf0e69004 │ │ │ │ - strtmi pc, [fp], -fp, asr #24 │ │ │ │ + @ instruction: 0x462bfc3b │ │ │ │ @ instruction: 0x4639463a │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldclt 0, cr15, [sl], #920 @ 0x398 │ │ │ │ + stclt 0, cr15, [sl], #920 @ 0x398 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab4c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x46084616 │ │ │ │ @ instruction: 0xf0cf460d │ │ │ │ - @ instruction: 0x4632f937 │ │ │ │ + ldrtmi pc, [r2], -r7, lsr #18 @ │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0x4633ffb9 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e64070 │ │ │ │ - svclt 0x0000bc9f │ │ │ │ + svclt 0x0000bc8f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab4f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - mcr2 0, 3, pc, cr4, cr5, {6} @ │ │ │ │ + mrc2 0, 2, pc, cr4, cr5, {6} │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d54038 │ │ │ │ - svclt 0x0000bce3 │ │ │ │ + svclt 0x0000bcd3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab520 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xff2cf0d3 │ │ │ │ + @ instruction: 0xff1cf0d3 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d34038 │ │ │ │ - svclt 0x0000b97d │ │ │ │ + svclt 0x0000b96d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcmi 0x00160fe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ ldmdavs pc!, {r0, r1, r2, r3, r4, r5, r6, sl, lr} @ │ │ │ │ stmibpl fp!, {r2, r9, sl, lr}^ │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ @ instruction: 0x61b8f644 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - blmi 0x3d4014 │ │ │ │ + blmi 0x3d3fd4 │ │ │ │ bicvc pc, r0, r4, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r6], #-2282 @ 0xfffff716 │ │ │ │ ldmdbne r3, {r9, sl, ip, pc} │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - @ instruction: 0xff18f0cf │ │ │ │ + @ instruction: 0xff08f0cf │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ addeq fp, fp, r0, lsl #24 │ │ │ │ ldrdeq fp, [fp], r8 │ │ │ │ @@ -69686,22 +69686,22 @@ │ │ │ │ ldmdavs pc!, {r0, r1, r2, r3, r4, r5, r6, sl, lr} @ │ │ │ │ stmibpl fp!, {r2, r9, sl, lr}^ │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ teqpvc ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - blmi 0x3d3fa4 │ │ │ │ + blmi 0x3d3f64 │ │ │ │ cmppeq r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r6], #-2282 @ 0xfffff716 │ │ │ │ ldmdbne r3, {r9, sl, ip, pc} │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - cdp2 0, 14, cr15, cr0, cr15, {6} │ │ │ │ + cdp2 0, 13, cr15, cr0, cr15, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ umulleq fp, fp, r0, fp @ │ │ │ │ addeq fp, fp, r8, ror #22 │ │ │ │ @@ -69713,15 +69713,15 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ asrspl pc, r4, #12 @ │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - cdp2 0, 11, cr15, cr8, cr15, {6} │ │ │ │ + cdp2 0, 10, cr15, cr8, cr15, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq fp, fp, r0, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -69732,243 +69732,243 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpvs r4, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - cdp2 0, 9, cr15, cr2, cr15, {6} │ │ │ │ + cdp2 0, 8, cr15, cr2, cr15, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq fp, [fp], r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab6c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf0e64611 │ │ │ │ - @ instruction: 0x4623fbd9 │ │ │ │ + strtmi pc, [r3], -r9, asr #23 │ │ │ │ @ instruction: 0x46314632 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e64070 │ │ │ │ - svclt 0x0000bba5 │ │ │ │ + svclt 0x0000bb95 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab6ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - stc2l 0, cr15, [sl, #-852]! @ 0xfffffcac │ │ │ │ + ldc2l 0, cr15, [sl, #-852] @ 0xfffffcac │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d54038 │ │ │ │ - svclt 0x0000bc19 │ │ │ │ + svclt 0x0000bc09 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - mrc2 0, 1, pc, cr2, cr3, {6} │ │ │ │ + mcr2 0, 1, pc, cr2, cr3, {6} @ │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d34038 │ │ │ │ - svclt 0x0000b8e1 │ │ │ │ + svclt 0x0000b8d1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab73c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf0e64611 │ │ │ │ - @ instruction: 0x4623fb9b │ │ │ │ + strtmi pc, [r3], -fp, lsl #23 │ │ │ │ @ instruction: 0x46314632 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e64070 │ │ │ │ - svclt 0x0000bb7d │ │ │ │ + svclt 0x0000bb6d │ │ │ │ ldrmi r4, [r3], -ip, lsl #13 │ │ │ │ strbtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf0d6200d │ │ │ │ - svclt 0x0000ba05 │ │ │ │ + svclt 0x0000b9f5 │ │ │ │ ldrmi r4, [r3], -ip, lsl #13 │ │ │ │ strbtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf0d3200d │ │ │ │ - svclt 0x0000bd55 │ │ │ │ + svclt 0x0000bd45 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebab788 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ strbtmi r4, [r3], -sl, lsl #12 │ │ │ │ strls r4, [r0], #-1537 @ 0xfffff9ff │ │ │ │ @ instruction: 0xf0e6200d │ │ │ │ - strdlt pc, [r2], -r9 │ │ │ │ + andlt pc, r2, r9, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ strmi r4, [r5], -sl, lsl #13 │ │ │ │ - cdp2 0, 12, cr15, cr12, cr14, {6} │ │ │ │ + cdp2 0, 11, cr15, cr12, cr14, {6} │ │ │ │ @ instruction: 0xf0ce4681 │ │ │ │ - strmi pc, [r7], -r9, asr #29 │ │ │ │ - cdp2 0, 12, cr15, cr6, cr14, {6} │ │ │ │ + @ instruction: 0x4607feb9 │ │ │ │ + cdp2 0, 11, cr15, cr6, cr14, {6} │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - strmi pc, [r6], -r3, asr #29 │ │ │ │ + @ instruction: 0x4606feb3 │ │ │ │ @ instruction: 0xf0cf2000 │ │ │ │ - @ instruction: 0x4683fb79 │ │ │ │ + strmi pc, [r3], r9, ror #22 │ │ │ │ @ instruction: 0xf0cf2020 │ │ │ │ - @ instruction: 0x4641fb75 │ │ │ │ + strbmi pc, [r1], -r5, ror #22 @ │ │ │ │ strtmi r4, [r0], -r0, lsl #13 │ │ │ │ - ldc2l 0, cr15, [sl, #-848]! @ 0xfffffcb0 │ │ │ │ + stc2l 0, cr15, [sl, #-848]! @ 0xfffffcb0 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf90cf0d3 │ │ │ │ + @ instruction: 0xf8fcf0d3 │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d34648 │ │ │ │ - ldrtmi pc, [r2], -r1, lsr #21 @ │ │ │ │ + @ instruction: 0x4632fa91 │ │ │ │ @ instruction: 0x46384651 │ │ │ │ - blx 0xfff10968 │ │ │ │ + blx 0xffb10968 │ │ │ │ strbmi r4, [r3], -r2, lsr #12 │ │ │ │ andcs r4, sl, r9, lsr #12 │ │ │ │ blls 0x8ed5c │ │ │ │ - blx 0xfff9097e │ │ │ │ + blx 0xffb9097e │ │ │ │ strbmi r2, [r3], -sl │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xffd9098e │ │ │ │ + blx 0xff99098e │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab85c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - @ instruction: 0x4632fe7f │ │ │ │ + ldrtmi pc, [r2], -pc, ror #28 @ │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf83ef0d3 │ │ │ │ + @ instruction: 0xf82ef0d3 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - andcs pc, r2, r9, lsr r8 @ │ │ │ │ + andcs pc, r2, r9, lsr #16 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0d44700 │ │ │ │ - andlt pc, r3, r9, asr #23 │ │ │ │ + @ instruction: 0xb003fbb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab8b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - @ instruction: 0x4632fe55 │ │ │ │ + ldrtmi pc, [r2], -r5, asr #28 @ │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf814f0d3 │ │ │ │ + @ instruction: 0xf804f0d3 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ - @ instruction: 0xf0d34620 │ │ │ │ - andcs pc, sl, pc, lsl #16 │ │ │ │ + @ instruction: 0xf0d24620 │ │ │ │ + strdcs pc, [sl], -pc @ │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0d44700 │ │ │ │ - mullt r3, pc, fp @ │ │ │ │ + andlt pc, r3, pc, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ strmi r4, [r5], -sl, lsl #13 │ │ │ │ - cdp2 0, 5, cr15, cr14, cr14, {6} │ │ │ │ + cdp2 0, 4, cr15, cr14, cr14, {6} │ │ │ │ @ instruction: 0xf0ce4681 │ │ │ │ - @ instruction: 0x4607fe5b │ │ │ │ - cdp2 0, 5, cr15, cr8, cr14, {6} │ │ │ │ + strmi pc, [r7], -fp, asr #28 │ │ │ │ + cdp2 0, 4, cr15, cr8, cr14, {6} │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - tstpcs r0, r5, asr lr @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r5, asr #28 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ - blx 0xffc90a70 │ │ │ │ + blx 0xff890a70 │ │ │ │ strmi r2, [r3], r0, lsl #2 │ │ │ │ @ instruction: 0xf0cf2040 │ │ │ │ - strbmi pc, [r1], -fp, ror #21 @ │ │ │ │ + @ instruction: 0x4641fadb │ │ │ │ strtmi r4, [r0], -r0, lsl #13 │ │ │ │ - blx 0x590aa2 │ │ │ │ + blx 0x190aa2 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2 0, cr15, [sl, #852] @ 0x354 │ │ │ │ + stc2 0, cr15, [sl, #852] @ 0x354 │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d54648 │ │ │ │ - ldrtmi pc, [r2], -r9, asr #23 @ │ │ │ │ + @ instruction: 0x4632fbb9 │ │ │ │ @ instruction: 0x46384651 │ │ │ │ - blx 0xffb10aba │ │ │ │ + blx 0xff710aba │ │ │ │ strbmi r4, [r3], -r2, lsr #12 │ │ │ │ andcs r4, sl, r9, lsr #12 │ │ │ │ blls 0x8eea4 │ │ │ │ - mcr2 0, 3, pc, cr0, cr7, {6} @ │ │ │ │ + mrc2 0, 2, pc, cr0, cr7, {6} │ │ │ │ strbmi r2, [r3], -sl │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - mrc2 0, 2, pc, cr8, cr7, {6} │ │ │ │ + mcr2 0, 2, pc, cr8, cr7, {6} @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab9a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - ldrtmi pc, [r2], -pc, lsl #28 @ │ │ │ │ + @ instruction: 0x4632fdff │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - blx 0xff010b14 │ │ │ │ + blx 0xfec10b14 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d54620 │ │ │ │ - @ instruction: 0x2002fab9 │ │ │ │ + andcs pc, r2, r9, lsr #21 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0d74700 │ │ │ │ - andlt pc, r3, sp, lsr #28 │ │ │ │ + andlt pc, r3, sp, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab9f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - ldrtmi pc, [r2], -r5, ror #27 @ │ │ │ │ + @ instruction: 0x4632fdd5 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - blx 0xfe590b68 │ │ │ │ + blx 0xfe190b68 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d54620 │ │ │ │ - andcs pc, sl, pc, lsl #21 │ │ │ │ + andcs pc, sl, pc, ror sl @ │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0d74700 │ │ │ │ - andlt pc, r3, r3, lsl #28 │ │ │ │ + strdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaba4c │ │ │ │ @@ -69980,15 +69980,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpne r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - strdlt pc, [r5], -sp │ │ │ │ + andlt pc, r5, sp, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ strdeq fp, [fp], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70001,15 +70001,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11b8f64a │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - ldrdlt pc, [r5], -r3 │ │ │ │ + andlt pc, r5, r3, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, sl, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70022,15 +70022,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r9, lsr #25 │ │ │ │ + mullt r5, r9, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r6, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70043,15 +70043,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccs pc, r0, sl, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, pc, ror ip @ │ │ │ │ + andlt pc, r5, pc, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r2, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70064,15 +70064,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncc pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r5, asr ip @ │ │ │ │ + andlt pc, r5, r5, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, lr, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70085,15 +70085,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi (UNDEF: 100), r5 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, fp, lsr #24 │ │ │ │ + andlt pc, r5, fp, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, sl, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70106,15 +70106,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnmi pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r1, lsl #24 │ │ │ │ + strdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r6, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70127,15 +70127,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl (UNDEF: 108), r5 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - ldrdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, r7, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0x008bb4b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70148,15 +70148,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsne pc, r0, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, sp, lsr #23 │ │ │ │ + mullt r5, sp, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, lr, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70169,15 +70169,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r3, lsl #23 │ │ │ │ + andlt pc, r5, r3, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, sl, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70190,15 +70190,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r8, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r9, asr fp @ │ │ │ │ + andlt pc, r5, r9, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0x008bb3b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70211,15 +70211,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, pc, lsr #22 │ │ │ │ + andlt pc, r5, pc, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r2, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70232,15 +70232,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r5, lsl #22 │ │ │ │ + strdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, lr, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70253,15 +70253,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscs pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - ldrdlt pc, [r5], -fp │ │ │ │ + andlt pc, r5, fp, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0x008bb2ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70274,15 +70274,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - @ instruction: 0xb005fab1 │ │ │ │ + andlt pc, r5, r1, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r6, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70295,15 +70295,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscc pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r7, lsl #21 │ │ │ │ + andlt pc, r5, r7, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r2, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70316,15 +70316,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, sp, asr sl @ │ │ │ │ + andlt pc, r5, sp, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0x008bb1be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70337,15 +70337,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orreq pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r3, lsr sl @ │ │ │ │ + andlt pc, r5, r3, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, sl, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70358,15 +70358,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpne r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r9, lsl #20 │ │ │ │ + strdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r6, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70379,15 +70379,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrne pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - ldrdlt pc, [r5], -pc @ │ │ │ │ + andlt pc, r5, pc, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r2, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70400,15 +70400,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnspl pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - @ instruction: 0xb005f9b5 │ │ │ │ + andlt pc, r5, r5, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, lr, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70421,15 +70421,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvs r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, fp, lsl #19 │ │ │ │ + andlt pc, r5, fp, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, sl, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70442,15 +70442,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvs pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r1, ror #18 │ │ │ │ + andlt pc, r5, r1, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70463,15 +70463,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvc ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r7, lsr r9 @ │ │ │ │ + andlt pc, r5, r7, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70484,15 +70484,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, sp, lsl #18 │ │ │ │ + strdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70505,15 +70505,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrspl pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r3, ror #17 │ │ │ │ + ldrdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70526,15 +70526,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvs R8_usr, r9 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - @ instruction: 0xb005f8b9 │ │ │ │ + andlt pc, r5, r9, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70547,15 +70547,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x61a4f249 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, pc, lsl #17 │ │ │ │ + andlt pc, r5, pc, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70568,15 +70568,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r5, ror #16 │ │ │ │ + andlt pc, r5, r5, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70589,15 +70589,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcc pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, fp, lsr r8 @ │ │ │ │ + andlt pc, r5, fp, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70610,15 +70610,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r1, lsl r8 @ │ │ │ │ + andlt pc, r5, r1, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70631,15 +70631,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsmi pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r7, ror #31 │ │ │ │ + ldrdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ ldrdeq sl, [fp], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70652,15 +70652,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnseq pc, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - @ instruction: 0xb005ffbd │ │ │ │ + andlt pc, r5, sp, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70673,15 +70673,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpne ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - mullt r5, r3, pc @ │ │ │ │ + andlt pc, r5, r3, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70694,15 +70694,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r9, ror #30 │ │ │ │ + andlt pc, r5, r9, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ ldrdeq sl, [fp], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70715,15 +70715,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcs pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, pc, lsr pc @ │ │ │ │ + andlt pc, r5, pc, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70736,15 +70736,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvs pc, r8, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r5, lsl pc @ │ │ │ │ + andlt pc, r5, r5, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70757,15 +70757,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc (UNDEF: 108), r8 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, fp, ror #29 │ │ │ │ + ldrdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ ldrdeq sl, [fp], sl @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70778,15 +70778,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvc pc, r8, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r1, asr #29 │ │ │ │ + @ instruction: 0xb005feb1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70799,15 +70799,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpeq r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - mullt r5, r7, lr │ │ │ │ + andlt pc, r5, r7, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70820,15 +70820,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, sp, ror #28 │ │ │ │ + andlt pc, r5, sp, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ ldrdeq sl, [fp], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70841,15 +70841,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicne pc, r8, r6, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r3, asr #28 │ │ │ │ + andlt pc, r5, r3, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70862,15 +70862,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r9, lsl lr @ │ │ │ │ + andlt pc, r5, r9, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70883,15 +70883,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r0, r6, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, pc, ror #27 │ │ │ │ + ldrdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70904,15 +70904,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71b8f246 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r5, asr #27 │ │ │ │ + @ instruction: 0xb005fdb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70925,15 +70925,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpeq ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - mullt r5, fp, sp │ │ │ │ + andlt pc, r5, fp, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70946,15 +70946,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biceq pc, r0, r6, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r1, ror sp @ │ │ │ │ + andlt pc, r5, r1, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70967,15 +70967,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvs R12_fiq, r6 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r7, asr #26 │ │ │ │ + andlt pc, r5, r7, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ umulleq sl, fp, r2, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70988,15 +70988,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrsvs pc, r6, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, sp, lsl sp @ │ │ │ │ + andlt pc, r5, sp, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71009,15 +71009,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvc r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - strdlt pc, [r5], -r3 │ │ │ │ + andlt pc, r5, r3, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71030,15 +71030,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrmi pc, r6, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r9, asr #25 │ │ │ │ + @ instruction: 0xb005fcb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ umulleq sl, fp, r6, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71051,15 +71051,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl R12_usr, r6 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - mullt r5, pc, ip @ │ │ │ │ + andlt pc, r5, pc, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71072,15 +71072,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x51a8f246 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r5, ror ip @ │ │ │ │ + andlt pc, r5, r5, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71093,15 +71093,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, fp, asr #24 │ │ │ │ + andlt pc, r5, fp, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ umulleq sl, fp, sl, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71114,15 +71114,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscc pc, r8, r6, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r1, lsr #24 │ │ │ │ + andlt pc, r5, r1, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71135,1176 +71135,1176 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - strdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, r7, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ strdeq sl, [fp], r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, sp, lsl #12 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0x469b4692 │ │ │ │ - ldc2 0, cr15, [lr, #-820]! @ 0xfffffccc │ │ │ │ + stc2 0, cr15, [lr, #-820]! @ 0xfffffccc │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ - ldc2 0, cr15, [sl, #-820]! @ 0xfffffccc │ │ │ │ + stc2 0, cr15, [sl, #-820]! @ 0xfffffccc │ │ │ │ strtmi r4, [r8], -r7, lsl #12 │ │ │ │ - ldc2 0, cr15, [r6, #-820]! @ 0xfffffccc │ │ │ │ + stc2 0, cr15, [r6, #-820]! @ 0xfffffccc │ │ │ │ strtmi r4, [r8], -r1, lsl #13 │ │ │ │ - ldc2 0, cr15, [r2, #-820]! @ 0xfffffccc │ │ │ │ + stc2 0, cr15, [r2, #-820]! @ 0xfffffccc │ │ │ │ pkhtbmi r4, r0, sl, asr #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xffe8f0e4 │ │ │ │ + @ instruction: 0xffd8f0e4 │ │ │ │ ldrbmi fp, [r9], -r4, asr #23 │ │ │ │ @ instruction: 0xf0e44648 │ │ │ │ - ldrbmi pc, [r2], -r1, asr #25 @ │ │ │ │ + @ instruction: 0x4652fcb1 │ │ │ │ ldrtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0e54620 │ │ │ │ - ldrbmi pc, [r2], -r5, lsl #18 @ │ │ │ │ + @ instruction: 0x4652f8f5 │ │ │ │ ldrtmi r4, [r9], -r3, asr #12 │ │ │ │ @ instruction: 0xf0e54620 │ │ │ │ - @ instruction: 0x4621f915 │ │ │ │ + strtmi pc, [r1], -r5, lsl #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf0ce4628 │ │ │ │ - strtmi pc, [r1], -r7, lsl #21 │ │ │ │ + @ instruction: 0x4621fa77 │ │ │ │ andcs r4, r8, #137363456 @ 0x8300000 │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ - blx 0xfe091e5c │ │ │ │ + blx 0x1c91e5c │ │ │ │ strmi r4, [r2], fp, asr #12 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ stmib sp, {ip, pc}^ │ │ │ │ andcs fp, fp, r1, lsl #12 │ │ │ │ - @ instruction: 0xf9dcf0e5 │ │ │ │ + @ instruction: 0xf9ccf0e5 │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ andcs r4, fp, r1, lsr #12 │ │ │ │ blge 0x90278 │ │ │ │ @ instruction: 0xf0e59702 │ │ │ │ - @ instruction: 0x463bf9d3 │ │ │ │ + ldrtmi pc, [fp], -r3, asr #19 @ │ │ │ │ @ instruction: 0x46294632 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - cdplt 0, 2, cr15, cr14, cr4, {7} │ │ │ │ + cdplt 0, 1, cr15, cr14, cr4, {7} │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ movwcs r2, #767 @ 0x2ff │ │ │ │ - blx 0x1811ea0 │ │ │ │ + blx 0x1411ea0 │ │ │ │ @ instruction: 0x4603465a │ │ │ │ andls r4, r5, r9, asr #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - blls 0x1d5354 │ │ │ │ + blls 0x1d5314 │ │ │ │ strbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - @ instruction: 0x464bfdf1 │ │ │ │ + strbmi pc, [fp], -r1, ror #27 @ │ │ │ │ @ instruction: 0x46314652 │ │ │ │ @ instruction: 0xf0e54620 │ │ │ │ - @ instruction: 0x4643f8bd │ │ │ │ + strbmi pc, [r3], -sp, lsr #17 @ │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf0e54620 │ │ │ │ - strtmi pc, [r1], -sp, asr #17 │ │ │ │ + @ instruction: 0x4621f8bd │ │ │ │ andcs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0ce2300 │ │ │ │ - andcs pc, r8, #258048 @ 0x3f000 │ │ │ │ + andcs pc, r8, #192512 @ 0x2f000 │ │ │ │ strtmi r4, [r1], -r3, lsl #13 │ │ │ │ strtmi r4, [r8], -r2, lsr #1 │ │ │ │ @ instruction: 0xf0ce17d3 │ │ │ │ - @ instruction: 0x464bfa37 │ │ │ │ + strbmi pc, [fp], -r7, lsr #20 @ │ │ │ │ ldrtmi r4, [r2], -r2, lsl #13 │ │ │ │ andls r4, r0, r1, lsr #12 │ │ │ │ strlt lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf0e52003 │ │ │ │ - @ instruction: 0x4643f993 │ │ │ │ + strbmi pc, [r3], -r3, lsl #19 @ │ │ │ │ @ instruction: 0x4621463a │ │ │ │ stmib sp, {r0, r1, sp}^ │ │ │ │ strls sl, [r2, -r0, lsl #22] │ │ │ │ - @ instruction: 0xf98af0e5 │ │ │ │ + @ instruction: 0xf97af0e5 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r1], r3, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsl #13 │ │ │ │ - blx 0xfee91f32 │ │ │ │ + blx 0xfea91f32 │ │ │ │ @ instruction: 0xf0cd4605 │ │ │ │ - @ instruction: 0x4607fbb5 │ │ │ │ - blx 0xfed11f3e │ │ │ │ + strmi pc, [r7], -r5, lsr #23 │ │ │ │ + blx 0xfe911f3e │ │ │ │ @ instruction: 0xf0cd4604 │ │ │ │ - strmi pc, [r6], -pc, lsr #23 │ │ │ │ + @ instruction: 0x4606fb9f │ │ │ │ @ instruction: 0xf0ce2000 │ │ │ │ - strmi pc, [r0], r5, ror #16 │ │ │ │ + pkhtbmi pc, r0, r5, asr #16 @ │ │ │ │ @ instruction: 0xf0ce201f │ │ │ │ - strbmi pc, [r9], -r1, ror #16 @ │ │ │ │ + @ instruction: 0x4649f851 │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ - blx 0x1a11f74 │ │ │ │ + blx 0x1611f74 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2l 0, cr15, [r8, #836]! @ 0x344 │ │ │ │ + stc2l 0, cr15, [r8, #836]! @ 0x344 │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d14628 │ │ │ │ - strbmi pc, [sl], -sp, lsl #31 @ │ │ │ │ + @ instruction: 0x464aff7d │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0x1511f92 │ │ │ │ + blx 0x1111f92 │ │ │ │ @ instruction: 0x46514632 │ │ │ │ @ instruction: 0xf0d24638 │ │ │ │ - @ instruction: 0x464bf83f │ │ │ │ + strbmi pc, [fp], -pc, lsr #16 @ │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ stmib sp, {r0, r1, r2, r3, sp}^ │ │ │ │ @ instruction: 0xf0d35800 │ │ │ │ - strbmi pc, [r3], -r3, ror #17 @ │ │ │ │ + @ instruction: 0x4643f8d3 │ │ │ │ ldrbmi r4, [r9], -r2, lsr #12 │ │ │ │ strls r2, [r1, #-2] │ │ │ │ @ instruction: 0xf0d39700 │ │ │ │ - ldrdlt pc, [r3], -fp │ │ │ │ + andlt pc, r3, fp, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r1], r3, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsl #13 │ │ │ │ - blx 0xfe711fd6 │ │ │ │ + blx 0xfe311fd6 │ │ │ │ @ instruction: 0xf0cd4605 │ │ │ │ - @ instruction: 0x4607fb97 │ │ │ │ - blx 0xfe591fe2 │ │ │ │ + strmi pc, [r7], -r7, lsl #23 │ │ │ │ + blx 0xfe191fe2 │ │ │ │ @ instruction: 0xf0cd4604 │ │ │ │ - @ instruction: 0x2100fb91 │ │ │ │ + smlabbcs r0, r1, fp, pc @ │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ - @ instruction: 0xf82cf0ce │ │ │ │ + @ instruction: 0xf81cf0ce │ │ │ │ strmi r2, [r0], r0, lsl #2 │ │ │ │ @ instruction: 0xf0ce203f │ │ │ │ - strbmi pc, [r9], -r7, lsr #16 @ │ │ │ │ + @ instruction: 0x4649f817 │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ - @ instruction: 0xf850f0d5 │ │ │ │ + @ instruction: 0xf840f0d5 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xff612028 │ │ │ │ + blx 0xff212028 │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d44628 │ │ │ │ - strbmi pc, [sl], -r5, lsl #18 @ │ │ │ │ + @ instruction: 0x464af8f5 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - ldc2 0, cr15, [lr, #856] @ 0x358 │ │ │ │ + stc2 0, cr15, [lr, #856] @ 0x358 │ │ │ │ @ instruction: 0x46514632 │ │ │ │ @ instruction: 0xf0d44638 │ │ │ │ - strbmi pc, [fp], -r7, asr #18 @ │ │ │ │ + @ instruction: 0x464bf937 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ stmib sp, {r0, r1, r2, r3, sp}^ │ │ │ │ @ instruction: 0xf0d65800 │ │ │ │ - @ instruction: 0x4643fb97 │ │ │ │ + strbmi pc, [r3], -r7, lsl #23 @ │ │ │ │ ldrbmi r4, [r9], -r2, lsr #12 │ │ │ │ strls r2, [r1, #-2] │ │ │ │ @ instruction: 0xf0d69700 │ │ │ │ - andlt pc, r3, pc, lsl #23 │ │ │ │ + andlt pc, r3, pc, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, sp, lsl #12 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0x469b4692 │ │ │ │ - blx 0xfff12082 │ │ │ │ + blx 0xffb12082 │ │ │ │ strtmi r4, [r8], -r7, lsl #12 │ │ │ │ - blx 0xffe1208a │ │ │ │ + blx 0xffa1208a │ │ │ │ strtmi r4, [r8], -r1, lsl #13 │ │ │ │ - blx 0xffd12092 │ │ │ │ + blx 0xff912092 │ │ │ │ strtmi r4, [r8], -r0, lsl #13 │ │ │ │ - blx 0xffc1209a │ │ │ │ + blx 0xff81209a │ │ │ │ @ instruction: 0x4606465a │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - cdp2 0, 10, cr15, cr4, cr4, {7} │ │ │ │ + cdp2 0, 9, cr15, cr4, cr4, {7} │ │ │ │ cmple r2, r0, lsl #24 │ │ │ │ @ instruction: 0x46404659 │ │ │ │ - blx 0x1f9210e │ │ │ │ + blx 0x1b9210e │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ movwcs r2, #519 @ 0x207 │ │ │ │ - @ instruction: 0xf94ef0ce │ │ │ │ + @ instruction: 0xf93ef0ce │ │ │ │ @ instruction: 0x46834632 │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e54620 │ │ │ │ - strbmi pc, [r3], -sp, lsr #20 @ │ │ │ │ + @ instruction: 0x4643fa1d │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - @ instruction: 0x4633ffb3 │ │ │ │ + ldrtmi pc, [r3], -r3, lsr #31 @ │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - @ instruction: 0x4621ffd9 │ │ │ │ + strtmi pc, [r1], -r9, asr #31 │ │ │ │ andcs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0ce2300 │ │ │ │ - @ instruction: 0x4643f935 │ │ │ │ + strbmi pc, [r3], -r5, lsr #18 @ │ │ │ │ ldrtmi r4, [sl], -r6, lsl #12 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd0701 │ │ │ │ andcs fp, r6, r0 │ │ │ │ - @ instruction: 0xf890f0e5 │ │ │ │ + @ instruction: 0xf880f0e5 │ │ │ │ strtmi r4, [sl], -r3, asr #12 │ │ │ │ andcs r4, r2, r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd9702 │ │ │ │ strls r9, [r0], -r4 │ │ │ │ - @ instruction: 0xf886f0e5 │ │ │ │ + @ instruction: 0xf876f0e5 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ qsub8mi r8, r1, r0 │ │ │ │ rscscs r4, pc, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0ce2300 │ │ │ │ - ldrbmi pc, [sl], -pc, lsl #18 @ │ │ │ │ + @ instruction: 0x465af8ff │ │ │ │ strbmi r4, [r1], -r3, lsl #12 │ │ │ │ strtmi r9, [r0], -r5 │ │ │ │ - stc2 0, cr15, [r8], #912 @ 0x390 │ │ │ │ + ldc2 0, cr15, [r8], {228} @ 0xe4 │ │ │ │ ldrtmi r9, [r2], -r5, lsl #22 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - stc2 0, cr15, [r2], #912 @ 0x390 │ │ │ │ + ldc2 0, cr15, [r2], {228} @ 0xe4 │ │ │ │ strtmi r2, [r1], -r8, lsl #4 │ │ │ │ adcmi r4, r2, r8, lsr #12 │ │ │ │ ldrbne r3, [r3, r1, lsl #20] │ │ │ │ - @ instruction: 0xf8faf0ce │ │ │ │ + @ instruction: 0xf8eaf0ce │ │ │ │ @ instruction: 0x46834632 │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e54620 │ │ │ │ - @ instruction: 0x4643f9d9 │ │ │ │ + strbmi pc, [r3], -r9, asr #19 @ │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - shsaxmi pc, r3, pc @ │ │ │ │ + ldrtmi pc, [r3], -pc, asr #30 @ │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - strtmi pc, [r1], -r5, lsl #31 │ │ │ │ + qsub16mi pc, r1, r5 @ │ │ │ │ andcs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0ce2300 │ │ │ │ - strbmi pc, [r3], -r1, ror #17 @ │ │ │ │ + @ instruction: 0x4643f8d1 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ andlt lr, r0, sp, asr #19 │ │ │ │ strls r2, [r2, -r6] │ │ │ │ - @ instruction: 0xf83ef0e5 │ │ │ │ + @ instruction: 0xf82ef0e5 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ movwcs r2, #640 @ 0x280 │ │ │ │ - @ instruction: 0xf8d2f0ce │ │ │ │ + @ instruction: 0xf8c2f0ce │ │ │ │ strmi r4, [r6], -r3, asr #12 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf8cd2002 │ │ │ │ strls r9, [r1, -r8] │ │ │ │ @ instruction: 0xf0e59600 │ │ │ │ - andlt pc, r7, sp, lsr #16 │ │ │ │ + andlt pc, r7, sp, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebad0b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461c │ │ │ │ strmi r4, [r5], -pc, lsl #12 │ │ │ │ - blx 0xfe2121fc │ │ │ │ + blx 0x1e121fc │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d34604 │ │ │ │ - @ instruction: 0xf04fff05 │ │ │ │ + @ instruction: 0xf04ffef5 │ │ │ │ @ instruction: 0xf04f31ff │ │ │ │ @ instruction: 0xf0cd30ff │ │ │ │ - shadd16mi pc, r3, fp @ │ │ │ │ + ldrtmi pc, [r3], -fp, lsl #30 @ │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ streq lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf0d6200a │ │ │ │ - strtmi pc, [sl], -r3, lsr #21 │ │ │ │ + @ instruction: 0x462afa93 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xffc2f0d3 │ │ │ │ + @ instruction: 0xffb2f0d3 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - svclt 0x0082f0d3 │ │ │ │ + svclt 0x0072f0d3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi fp, [pc], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ @ instruction: 0xf0cd4605 │ │ │ │ - @ instruction: 0x463afa57 │ │ │ │ + ldrtmi pc, [sl], -r7, asr #20 @ │ │ │ │ @ instruction: 0x46044631 │ │ │ │ - @ instruction: 0xff06f0d3 │ │ │ │ + mrc2 0, 7, pc, cr6, cr3, {6} │ │ │ │ andcs r2, r0, r0, lsl #2 │ │ │ │ - cdp2 0, 14, cr15, cr14, cr13, {6} │ │ │ │ + cdp2 0, 13, cr15, cr14, cr13, {6} │ │ │ │ @ instruction: 0x4632463b │ │ │ │ andls r4, r0, r9, lsr #12 │ │ │ │ strls r2, [r1], #-10 │ │ │ │ - blx 0x1e122a0 │ │ │ │ + blx 0x1a122a0 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - qadd8mi pc, r2, r5 @ │ │ │ │ + strtmi pc, [r2], -r5, lsl #31 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0d341f0 │ │ │ │ - svclt 0x0000bf55 │ │ │ │ + svclt 0x0000bf45 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @ instruction: 0xf0cd4690 │ │ │ │ - @ instruction: 0x464bfadd │ │ │ │ + strbmi pc, [fp], -sp, asr #21 @ │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - cdp2 0, 4, cr15, cr12, cr4, {7} │ │ │ │ + cdp2 0, 3, cr15, cr12, cr4, {7} │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xf9caf0e5 │ │ │ │ + @ instruction: 0xf9baf0e5 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - ldc2 0, cr15, [r0], #-912 @ 0xfffffc70 │ │ │ │ + stc2 0, cr15, [r0], #-912 @ 0xfffffc70 │ │ │ │ strbmi r4, [r2], -fp, lsr #12 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x1234c │ │ │ │ + bllt 0xffc1234c │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ pkhbtmi r4, sl, r7, lsl #12 │ │ │ │ @ instruction: 0xf0cd4680 │ │ │ │ - @ instruction: 0x4604f9fd │ │ │ │ - @ instruction: 0xf9faf0cd │ │ │ │ + strmi pc, [r4], -sp, ror #19 │ │ │ │ + @ instruction: 0xf9eaf0cd │ │ │ │ @ instruction: 0xf0cd4606 │ │ │ │ - @ instruction: 0x464af9f7 │ │ │ │ + strbmi pc, [sl], -r7, ror #19 @ │ │ │ │ ldrtmi r4, [r9], -r5, lsl #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - @ instruction: 0x464afe75 │ │ │ │ + strbmi pc, [sl], -r5, ror #28 @ │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xff40f0d3 │ │ │ │ + @ instruction: 0xff30f0d3 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf0d34628 │ │ │ │ - shasxmi pc, r2, fp @ │ │ │ │ + ldrtmi pc, [r2], -fp, lsr #30 @ │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf9b2f0d5 │ │ │ │ + @ instruction: 0xf9a2f0d5 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ movwcs r2, #575 @ 0x23f │ │ │ │ - blx 0x1d9236c │ │ │ │ + blx 0x199236c │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ - @ instruction: 0xf988f0d4 │ │ │ │ + @ instruction: 0xf978f0d4 │ │ │ │ andcs r2, r0, r0, lsl #2 │ │ │ │ - cdp2 0, 7, cr15, cr0, cr13, {6} │ │ │ │ + cdp2 0, 6, cr15, cr0, cr13, {6} │ │ │ │ @ instruction: 0x46034632 │ │ │ │ andcs r4, r2, r1, asr #12 │ │ │ │ strls r9, [r1], #-1280 @ 0xfffffb00 │ │ │ │ - @ instruction: 0xf9f8f0d6 │ │ │ │ + @ instruction: 0xf9e8f0d6 │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - qadd16mi pc, r2, r7 @ │ │ │ │ + strtmi pc, [r2], -r7, lsl #30 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0d347f0 │ │ │ │ - svclt 0x0000bed7 │ │ │ │ + svclt 0x0000bec7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @ instruction: 0xf0cd4690 │ │ │ │ - @ instruction: 0x464bfa5f │ │ │ │ + strbmi pc, [fp], -pc, asr #20 @ │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - stc2l 0, cr15, [lr, #912] @ 0x390 │ │ │ │ + ldc2 0, cr15, [lr, #912]! @ 0x390 │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - cdp2 0, 0, cr15, cr10, cr4, {7} │ │ │ │ + ldc2l 0, cr15, [sl, #912]! @ 0x390 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0xfed1243a │ │ │ │ + blx 0xfe91243a │ │ │ │ strbmi r4, [r2], -fp, lsr #12 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xfe092448 │ │ │ │ + bllt 0x1c92448 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @ instruction: 0xf0cd4690 │ │ │ │ - @ instruction: 0x464bfa33 │ │ │ │ + strbmi pc, [fp], -r3, lsr #20 @ │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - ldc2 0, cr15, [r8, #912]! @ 0x390 │ │ │ │ + stc2 0, cr15, [r8, #912]! @ 0x390 │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xf8def0e5 │ │ │ │ + @ instruction: 0xf8cef0e5 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0xfe212492 │ │ │ │ + blx 0x1e12492 │ │ │ │ strbmi r4, [r2], -fp, lsr #12 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x15924a0 │ │ │ │ + bllt 0x11924a0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ pkhbtmi r4, sl, r7, lsl #12 │ │ │ │ @ instruction: 0xf0cd4680 │ │ │ │ - @ instruction: 0x4604f953 │ │ │ │ - @ instruction: 0xf950f0cd │ │ │ │ + strmi pc, [r4], -r3, asr #18 │ │ │ │ + @ instruction: 0xf940f0cd │ │ │ │ @ instruction: 0xf0cd4606 │ │ │ │ - strbmi pc, [sl], -sp, asr #18 @ │ │ │ │ + @ instruction: 0x464af93d │ │ │ │ ldrtmi r4, [r9], -r5, lsl #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - @ instruction: 0x464afdfb │ │ │ │ + strbmi pc, [sl], -fp, ror #27 @ │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - mrc2 0, 4, pc, cr6, cr3, {6} │ │ │ │ + mcr2 0, 4, pc, cr6, cr3, {6} @ │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf0d34628 │ │ │ │ - @ instruction: 0x462afe91 │ │ │ │ + strtmi pc, [sl], -r1, lsl #29 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - mrc2 0, 0, pc, cr12, cr3, {6} │ │ │ │ + mcr2 0, 0, pc, cr12, cr3, {6} @ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ movwcs r2, #575 @ 0x23f │ │ │ │ - @ instruction: 0xf9caf0d4 │ │ │ │ + @ instruction: 0xf9baf0d4 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ - @ instruction: 0xf8def0d4 │ │ │ │ + @ instruction: 0xf8cef0d4 │ │ │ │ andcs r2, r0, r0, lsl #2 │ │ │ │ - stc2l 0, cr15, [r6, #820] @ 0x334 │ │ │ │ + ldc2 0, cr15, [r6, #820]! @ 0x334 │ │ │ │ @ instruction: 0x46034632 │ │ │ │ andcs r4, r2, r1, asr #12 │ │ │ │ strls r9, [r1], #-1280 @ 0xfffffb00 │ │ │ │ - @ instruction: 0xf94ef0d6 │ │ │ │ + @ instruction: 0xf93ef0d6 │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - strtmi pc, [r2], -sp, ror #28 │ │ │ │ + @ instruction: 0x4622fe5d │ │ │ │ @ instruction: 0x46504651 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0d347f0 │ │ │ │ - svclt 0x0000be2d │ │ │ │ + svclt 0x0000be1d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad3bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xf904f0cd │ │ │ │ + @ instruction: 0xf8f4f0cd │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d34606 │ │ │ │ - strtmi pc, [r1], -r3, ror #27 │ │ │ │ + @ instruction: 0x4621fdd3 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - @ instruction: 0x4629fbff │ │ │ │ + strtmi pc, [r9], -pc, ror #23 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - @ instruction: 0xf04ffbf9 │ │ │ │ + @ instruction: 0xf04ffbe9 │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d41201 │ │ │ │ - @ instruction: 0x462af873 │ │ │ │ + strtmi pc, [sl], -r3, ror #16 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - mrrc2 0, 13, pc, r8, cr12 @ │ │ │ │ + mcrr2 0, 13, pc, r8, cr12 @ │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0dc40f8 │ │ │ │ - svclt 0x0000bc51 │ │ │ │ + svclt 0x0000bc41 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad420 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xf8d2f0cd │ │ │ │ + @ instruction: 0xf8c2f0cd │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d34606 │ │ │ │ - @ instruction: 0x4621fdb1 │ │ │ │ + strtmi pc, [r1], -r1, lsr #27 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - strtmi pc, [r9], -r5, lsl #23 │ │ │ │ + @ instruction: 0x4629fb75 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - @ instruction: 0xf04ffb7f │ │ │ │ + @ instruction: 0xf04ffb6f │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d43201 │ │ │ │ - strtmi pc, [sl], -r1, asr #16 │ │ │ │ + @ instruction: 0x462af831 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - stc2 0, cr15, [lr], {220} @ 0xdc │ │ │ │ + blx 0x125de │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0dc40f8 │ │ │ │ - svclt 0x0000bc07 │ │ │ │ + svclt 0x0000bbf7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xf8a0f0cd │ │ │ │ + @ instruction: 0xf890f0cd │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d34606 │ │ │ │ - @ instruction: 0x4621fd7f │ │ │ │ + strtmi pc, [r1], -pc, ror #26 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - strtmi pc, [r9], -r1, lsr #22 │ │ │ │ + @ instruction: 0x4629fb11 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - @ instruction: 0xf04ffb1b │ │ │ │ + @ instruction: 0xf04ffb0b │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ - @ instruction: 0xf0d41201 │ │ │ │ - strtmi pc, [sl], -pc, lsl #16 │ │ │ │ + @ instruction: 0xf0d31201 │ │ │ │ + qsub8mi pc, sl, pc @ │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xffd92642 │ │ │ │ + blx 0xff992642 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0dc40f8 │ │ │ │ - svclt 0x0000bbed │ │ │ │ + svclt 0x0000bbdd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad4e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xf86ef0cd │ │ │ │ + @ instruction: 0xf85ef0cd │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d34606 │ │ │ │ - strtmi pc, [r1], -sp, asr #26 │ │ │ │ + @ instruction: 0x4621fd3d │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - strtmi pc, [r9], -pc, asr #21 │ │ │ │ + @ instruction: 0x4629fabf │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - @ instruction: 0xf04ffac9 │ │ │ │ + @ instruction: 0xf04ffab9 │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d33201 │ │ │ │ - @ instruction: 0x462affdd │ │ │ │ + strtmi pc, [sl], -sp, asr #31 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xfeb126a6 │ │ │ │ + blx 0xfe7126a6 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0dc40f8 │ │ │ │ - svclt 0x0000bba3 │ │ │ │ + svclt 0x0000bb93 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad54c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ @ instruction: 0xf0cd460f │ │ │ │ - @ instruction: 0xf64ff83d │ │ │ │ + @ instruction: 0xf64ff82d │ │ │ │ @ instruction: 0x460471ff │ │ │ │ rscsvc pc, pc, pc, asr #12 │ │ │ │ - ldc2l 0, cr15, [r6], {205} @ 0xcd │ │ │ │ + stc2l 0, cr15, [r6], {205} @ 0xcd │ │ │ │ strmi r2, [r6], -r0, lsl #6 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ @ instruction: 0xf0d42210 │ │ │ │ - ldrtmi pc, [r2], -r9, ror #16 @ │ │ │ │ + @ instruction: 0x4632f859 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - stc2 0, cr15, [lr, #-844] @ 0xfffffcb4 │ │ │ │ + ldc2l 0, cr15, [lr], #844 @ 0x34c │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - strtmi pc, [r2], -r9, lsl #26 │ │ │ │ + @ instruction: 0x4622fcf9 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - stclt 0, cr15, [r2], #844 @ 0x34c │ │ │ │ + ldclt 0, cr15, [r2], {211} @ 0xd3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad5a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ @ instruction: 0xf0cd460f │ │ │ │ - @ instruction: 0xf04ff813 │ │ │ │ + @ instruction: 0xf04ff803 │ │ │ │ @ instruction: 0x460411ff │ │ │ │ rscsne pc, pc, pc, asr #32 │ │ │ │ - stc2 0, cr15, [ip], #820 @ 0x334 │ │ │ │ + ldc2 0, cr15, [ip], {205} @ 0xcd │ │ │ │ strmi r2, [r6], -r0, lsl #6 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ @ instruction: 0xf0d42208 │ │ │ │ - @ instruction: 0x4632f83f │ │ │ │ + ldrtmi pc, [r2], -pc, lsr #16 @ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - stc2l 0, cr15, [r4], #844 @ 0x34c │ │ │ │ + ldc2l 0, cr15, [r4], {211} @ 0xd3 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - @ instruction: 0x4622fcdf │ │ │ │ + strtmi pc, [r2], -pc, asr #25 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - ldcllt 0, cr15, [r8], #-844 @ 0xfffffcb4 │ │ │ │ + stcllt 0, cr15, [r8], #-844 @ 0xfffffcb4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad5f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - strtmi pc, [r9], -r9, ror #31 │ │ │ │ + @ instruction: 0x4629ffd9 │ │ │ │ @ instruction: 0xf7ff4605 │ │ │ │ strtmi pc, [sl], -r7, asr #31 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0x1492788 │ │ │ │ + bllt 0x1092788 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @ instruction: 0xf0cd4690 │ │ │ │ - strbmi pc, [fp], -r3, lsl #17 @ │ │ │ │ + @ instruction: 0x464bf873 │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - stc2 0, cr15, [r8], {228} @ 0xe4 │ │ │ │ + blx 0xffe927da │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - mcrr2 0, 14, pc, r4, cr4 @ │ │ │ │ + ldc2 0, cr15, [r4], #-912 @ 0xfffffc70 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf9d6f0e4 │ │ │ │ + @ instruction: 0xf9c6f0e4 │ │ │ │ strbmi r4, [r2], -fp, lsr #12 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - stmiblt r4!, {r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldmiblt r4, {r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -r4, lsl #12 │ │ │ │ @ instruction: 0x46084698 │ │ │ │ @ instruction: 0xf0cd460d │ │ │ │ - @ instruction: 0x4643f859 │ │ │ │ + strbmi pc, [r3], -r9, asr #16 @ │ │ │ │ ldrtmi r4, [sl], -r6, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - cdp2 0, 7, cr15, cr10, cr4, {7} │ │ │ │ + cdp2 0, 6, cr15, cr10, cr4, {7} │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - cdp2 0, 13, cr15, cr4, cr4, {7} │ │ │ │ + cdp2 0, 12, cr15, cr4, cr4, {7} │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xff492848 │ │ │ │ + bllt 0xff092848 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -r4, lsl #12 │ │ │ │ @ instruction: 0x46084698 │ │ │ │ @ instruction: 0xf0cd460d │ │ │ │ - @ instruction: 0x4643f835 │ │ │ │ + strbmi pc, [r3], -r5, lsr #16 @ │ │ │ │ ldrtmi r4, [sl], -r6, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - cdp2 0, 8, cr15, cr6, cr4, {7} │ │ │ │ + cdp2 0, 7, cr15, cr6, cr4, {7} │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - cdp2 0, 2, cr15, cr0, cr4, {7} │ │ │ │ + cdp2 0, 1, cr15, cr0, cr4, {7} │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfeb92890 │ │ │ │ + bllt 0xfe792890 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad708 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xff2af0cc │ │ │ │ + @ instruction: 0xff1af0cc │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d14606 │ │ │ │ - @ instruction: 0x4621f993 │ │ │ │ + strtmi pc, [r1], -r3, lsl #19 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - blx 0xffd92872 │ │ │ │ + blx 0xff992872 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d12201 │ │ │ │ - ldrtmi pc, [r1], -pc, ror #23 @ │ │ │ │ + @ instruction: 0x4631fbdf │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - @ instruction: 0xf9a8f0d1 │ │ │ │ + @ instruction: 0xf998f0d1 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d14638 │ │ │ │ - @ instruction: 0x4632f877 │ │ │ │ + ldrtmi pc, [r2], -r7, ror #16 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - ldmdalt r0!, {r0, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r0!, {r0, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - cdp2 0, 15, cr15, cr14, cr12, {6} │ │ │ │ + cdp2 0, 14, cr15, cr14, cr12, {6} │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d14606 │ │ │ │ - strtmi pc, [r1], -r7, ror #18 │ │ │ │ + @ instruction: 0x4621f957 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - blx 0x1b128ca │ │ │ │ + blx 0x17128ca │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d12201 │ │ │ │ - ldrtmi pc, [r1], -r5, ror #22 @ │ │ │ │ + @ instruction: 0x4631fb55 │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - @ instruction: 0xf97cf0d1 │ │ │ │ + @ instruction: 0xf96cf0d1 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d14638 │ │ │ │ - ldrtmi pc, [r2], -fp, asr #16 @ │ │ │ │ + @ instruction: 0x4632f83b │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - stmdalt r4, {r0, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt r4!, {r0, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad7b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - cdp2 0, 13, cr15, cr2, cr12, {6} │ │ │ │ + cdp2 0, 12, cr15, cr2, cr12, {6} │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d14606 │ │ │ │ - strtmi pc, [r1], -r3, lsr #31 │ │ │ │ + qadd8mi pc, r1, r3 @ │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - blx 0xfe792922 │ │ │ │ + blx 0xfe392922 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d12201 │ │ │ │ - @ instruction: 0x4631fb97 │ │ │ │ + ldrtmi pc, [r1], -r7, lsl #23 @ │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - @ instruction: 0xf950f0d1 │ │ │ │ + @ instruction: 0xf940f0d1 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d14638 │ │ │ │ - @ instruction: 0x4632f87d │ │ │ │ + ldrtmi pc, [r2], -sp, ror #16 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - ldmdalt r6!, {r0, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r6!, {r0, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - cdp2 0, 10, cr15, cr6, cr12, {6} │ │ │ │ + cdp2 0, 9, cr15, cr6, cr12, {6} │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d14606 │ │ │ │ - qsub16mi pc, r1, r7 @ │ │ │ │ + strtmi pc, [r1], -r7, ror #30 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - blx 0x51297a │ │ │ │ + blx 0x11297a │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d12201 │ │ │ │ - ldrtmi pc, [r1], -sp, lsl #22 @ │ │ │ │ + @ instruction: 0x4631fafd │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - @ instruction: 0xf924f0d1 │ │ │ │ + @ instruction: 0xf914f0d1 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d14638 │ │ │ │ - @ instruction: 0x4632f851 │ │ │ │ + ldrtmi pc, [r2], -r1, asr #16 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - stmdalt sl, {r0, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt sl!, {r0, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - cdp2 0, 10, cr15, cr14, cr12, {6} │ │ │ │ + cdp2 0, 9, cr15, cr14, cr12, {6} │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d44606 │ │ │ │ - @ instruction: 0x4621fe79 │ │ │ │ + strtmi pc, [r1], -r9, ror #28 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - strtmi pc, [r9], -r9, lsr #19 │ │ │ │ + @ instruction: 0x4629f999 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - @ instruction: 0xf04ff9a3 │ │ │ │ + @ instruction: 0xf04ff993 │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d31201 │ │ │ │ - @ instruction: 0x462afe1d │ │ │ │ + strtmi pc, [sl], -sp, lsl #28 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf892f0df │ │ │ │ + @ instruction: 0xf882f0df │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0df40f8 │ │ │ │ - svclt 0x0000b88b │ │ │ │ + svclt 0x0000b87b │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad8cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - cdp2 0, 7, cr15, cr12, cr12, {6} │ │ │ │ + cdp2 0, 6, cr15, cr12, cr12, {6} │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d44606 │ │ │ │ - strtmi pc, [r1], -r7, asr #28 │ │ │ │ + @ instruction: 0x4621fe37 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - @ instruction: 0x4629f8fd │ │ │ │ + strtmi pc, [r9], -sp, ror #17 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - @ instruction: 0xf04ff8f7 │ │ │ │ + @ instruction: 0xf04ff8e7 │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d31201 │ │ │ │ - strtmi pc, [sl], -fp, ror #27 │ │ │ │ + @ instruction: 0x462afddb │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf860f0df │ │ │ │ + @ instruction: 0xf850f0df │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0df40f8 │ │ │ │ - svclt 0x0000b859 │ │ │ │ + svclt 0x0000b849 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - cdp2 0, 15, cr15, cr12, cr12, {6} │ │ │ │ + cdp2 0, 14, cr15, cr12, cr12, {6} │ │ │ │ @ instruction: 0x4606463b │ │ │ │ @ instruction: 0x46014652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - @ instruction: 0xf04ff885 │ │ │ │ + @ instruction: 0xf04ff875 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9e8f0e4 │ │ │ │ + @ instruction: 0xf9d8f0e4 │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e48900 │ │ │ │ - strbmi pc, [r2], -r1, ror #19 @ │ │ │ │ + @ instruction: 0x4642f9d1 │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0cd4628 │ │ │ │ - ldrtmi pc, [r2], -pc, asr #24 @ │ │ │ │ + @ instruction: 0x4632fc3f │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - ldrbmi pc, [r3], -r9, ror #31 @ │ │ │ │ + @ instruction: 0x4653ffd9 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - @ instruction: 0x4633fa5d │ │ │ │ + ldrtmi pc, [r3], -sp, asr #20 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0x1592b40 │ │ │ │ + blt 0x1192b40 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - cdp2 0, 11, cr15, cr8, cr12, {6} │ │ │ │ + cdp2 0, 10, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x4606463b │ │ │ │ @ instruction: 0x46014652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - @ instruction: 0xf04ff841 │ │ │ │ + @ instruction: 0xf04ff831 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf99cf0e4 │ │ │ │ + @ instruction: 0xf98cf0e4 │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e48900 │ │ │ │ - @ instruction: 0x4642f995 │ │ │ │ + strbmi pc, [r2], -r5, lsl #19 @ │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0cd4628 │ │ │ │ - ldrtmi pc, [r2], -fp, lsl #24 @ │ │ │ │ + @ instruction: 0x4632fbfb │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - ldrbmi pc, [r3], -r5, lsr #31 @ │ │ │ │ + uadd8mi pc, r3, r5 @ │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - @ instruction: 0x4633fa19 │ │ │ │ + ldrtmi pc, [r3], -r9, lsl #20 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0x492bc8 │ │ │ │ + blt 0x92bc8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebada40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - stc2l 0, cr15, [r2, #816] @ 0x330 │ │ │ │ + ldc2 0, cr15, [r2, #816]! @ 0x330 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d44606 │ │ │ │ - strtmi pc, [r1], -sp, lsl #27 │ │ │ │ + @ instruction: 0x4621fd7d │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - @ instruction: 0x4629f875 │ │ │ │ + strtmi pc, [r9], -r5, ror #16 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - @ instruction: 0xf04ff86f │ │ │ │ + @ instruction: 0xf04ff85f │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d33201 │ │ │ │ - @ instruction: 0x462afd31 │ │ │ │ + strtmi pc, [sl], -r1, lsr #26 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff8ef0de │ │ │ │ + @ instruction: 0xff7ef0de │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000bf87 │ │ │ │ + svclt 0x0000bf77 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebadaa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - ldc2 0, cr15, [r0, #816] @ 0x330 │ │ │ │ + stc2 0, cr15, [r0, #816] @ 0x330 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d44606 │ │ │ │ - @ instruction: 0x4621fd5b │ │ │ │ + strtmi pc, [r1], -fp, asr #26 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - qsub8mi pc, r9, r1 @ │ │ │ │ + strtmi pc, [r9], -r1, ror #31 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0xf04fffeb │ │ │ │ + @ instruction: 0xf04fffdb │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d33201 │ │ │ │ - @ instruction: 0x462afcff │ │ │ │ + strtmi pc, [sl], -pc, ror #25 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff5cf0de │ │ │ │ + @ instruction: 0xff4cf0de │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000bf55 │ │ │ │ + svclt 0x0000bf45 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebadb08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - stc2 0, cr15, [sl, #-816]! @ 0xfffffcd0 │ │ │ │ + ldc2 0, cr15, [sl, #-816] @ 0xfffffcd0 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d14606 │ │ │ │ - @ instruction: 0x4621f81f │ │ │ │ + strtmi pc, [r1], -pc, lsl #16 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf9f4f0d1 │ │ │ │ + @ instruction: 0xf9e4f0d1 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d12201 │ │ │ │ - ldrtmi pc, [r1], -pc, ror #19 @ │ │ │ │ + @ instruction: 0x4631f9df │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - @ instruction: 0xffa8f0d0 │ │ │ │ + @ instruction: 0xff98f0d0 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04638 │ │ │ │ - @ instruction: 0x4632fe77 │ │ │ │ + ldrtmi pc, [r2], -r7, ror #28 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - mrclt 0, 3, APSR_nzcv, cr0, cr0, {6} │ │ │ │ + mcrlt 0, 3, pc, cr0, cr0, {6} @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebadb60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - ldc2l 0, cr15, [lr], #816 @ 0x330 │ │ │ │ + stc2l 0, cr15, [lr], #816 @ 0x330 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04606 │ │ │ │ - qsub8mi pc, r1, r3 @ │ │ │ │ + strtmi pc, [r1], -r3, ror #31 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf96af0d1 │ │ │ │ + @ instruction: 0xf95af0d1 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d12201 │ │ │ │ - ldrtmi pc, [r1], -r5, ror #18 @ │ │ │ │ + @ instruction: 0x4631f955 │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - @ instruction: 0xff7cf0d0 │ │ │ │ + @ instruction: 0xff6cf0d0 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04638 │ │ │ │ - ldrtmi pc, [r2], -fp, asr #28 @ │ │ │ │ + @ instruction: 0x4632fe3b │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - mcrlt 0, 2, pc, cr4, cr0, {6} @ │ │ │ │ + mrclt 0, 1, APSR_nzcv, cr4, cr0, {6} │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldccc 6, cr15, [ip], {68} @ 0x44 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cd0000 │ │ │ │ - svclt 0x0000bbdd │ │ │ │ + svclt 0x0000bbcd │ │ │ │ umulleq r9, fp, r8, r5 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stccc 6, cr15, [r0], #272 @ 0x110 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cd0000 │ │ │ │ - svclt 0x0000bbc5 │ │ │ │ + svclt 0x0000bbb5 │ │ │ │ addeq r9, fp, r8, ror #10 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stcmi 6, cr15, [r4], #-272 @ 0xfffffef0 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cd0000 │ │ │ │ - svclt 0x0000bbad │ │ │ │ + svclt 0x0000bb9d │ │ │ │ addeq r9, fp, r8, lsr r5 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stcmi 6, cr15, [r8], #272 @ 0x110 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cd0000 │ │ │ │ - svclt 0x0000bb95 │ │ │ │ + svclt 0x0000bb85 │ │ │ │ addeq r9, fp, r8, lsl #10 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldccs 6, cr15, [ip], {67} @ 0x43 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cd0000 │ │ │ │ - svclt 0x0000bb7d │ │ │ │ + svclt 0x0000bb6d │ │ │ │ ldrdeq r9, [fp], r8 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stccc 6, cr15, [r0], #-268 @ 0xfffffef4 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cd0000 │ │ │ │ - svclt 0x0000bb65 │ │ │ │ + svclt 0x0000bb55 │ │ │ │ addeq r9, fp, r8, lsr #9 │ │ │ │ @ instruction: 0xf0d12220 │ │ │ │ - svclt 0x0000be15 │ │ │ │ + svclt 0x0000be05 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebadce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - blx 0xb92e3e │ │ │ │ + blx 0x792e3e │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ movwcs r2, #544 @ 0x220 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - svclt 0x00b4f0d4 │ │ │ │ + svclt 0x00a4f0d4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebadd04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - strtmi pc, [r9], -r1, ror #24 │ │ │ │ + @ instruction: 0x4629fc51 │ │ │ │ @ instruction: 0xf0d44606 │ │ │ │ - @ instruction: 0x4629f993 │ │ │ │ + strtmi pc, [r9], -r3, lsl #19 │ │ │ │ eorcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0d32300 │ │ │ │ - ldrtmi pc, [r2], -pc, ror #25 @ │ │ │ │ + @ instruction: 0x4632fcdf │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldmlt r4, {r0, r1, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmialt r4, {r0, r1, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebadd3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - strtmi pc, [r9], -r5, asr #24 │ │ │ │ + @ instruction: 0x4629fc35 │ │ │ │ @ instruction: 0xf7ff4605 │ │ │ │ @ instruction: 0x462afbf9 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - svclt 0x0016f0e1 │ │ │ │ + svclt 0x0006f0e1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebadd68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - strtmi pc, [r9], -pc, lsr #24 │ │ │ │ + @ instruction: 0x4629fc1f │ │ │ │ @ instruction: 0xf0d44606 │ │ │ │ - strtmi pc, [r9], -fp, lsl #20 │ │ │ │ + @ instruction: 0x4629f9fb │ │ │ │ eorcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0d32300 │ │ │ │ - @ instruction: 0x4632fc5f │ │ │ │ + ldrtmi pc, [r2], -pc, asr #24 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stmialt r2!, {r0, r1, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldmlt r2, {r0, r1, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ andsle r2, sp, r0, lsr #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebadda4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - blx 0xff792ee6 │ │ │ │ + blx 0xff392ee6 │ │ │ │ cdpne 3, 6, cr2, cr2, cr1, {0} │ │ │ │ @ instruction: 0x46074631 │ │ │ │ - @ instruction: 0xffb6f0d1 │ │ │ │ + @ instruction: 0xffa6f0d1 │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d14628 │ │ │ │ - ldrtmi pc, [sl], -r5, lsr #17 @ │ │ │ │ + @ instruction: 0x463af895 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - ldclt 0, cr15, [r0, #-832]! @ 0xfffffcc0 │ │ │ │ + stclt 0, cr15, [r0, #-832]! @ 0xfffffcc0 │ │ │ │ @ instruction: 0xf0d02100 │ │ │ │ - svclt 0x0000bd07 │ │ │ │ + svclt 0x0000bcf7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebadde8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ - blx 0xfef12f2a │ │ │ │ + blx 0xfeb12f2a │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf7ff4605 │ │ │ │ strtmi pc, [sl], -fp, asr #31 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldclt 0, cr15, [r4, #-832] @ 0xfffffcc0 │ │ │ │ + stclt 0, cr15, [r4, #-832] @ 0xfffffcc0 │ │ │ │ andsle r2, lr, r0, lsr #20 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0xf0cc4605 │ │ │ │ - vmovne.8 d18[4], pc │ │ │ │ + vmulne.f64 d31, d18, d15 │ │ │ │ movwcs r4, #5681 @ 0x1631 │ │ │ │ @ instruction: 0xf0d14607 │ │ │ │ - qsub16mi pc, r2, r9 @ │ │ │ │ + strtmi pc, [r2], -r9, ror #30 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - @ instruction: 0xf80af0d1 │ │ │ │ + @ instruction: 0xfffaf0d0 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - movwcs fp, #7411 @ 0x1cf3 │ │ │ │ + movwcs fp, #7395 @ 0x1ce3 │ │ │ │ @ instruction: 0xf0d1221f │ │ │ │ - svclt 0x0000bf69 │ │ │ │ + svclt 0x0000bf59 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebade64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcmi 0x00160fe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ ldmdavs pc!, {r0, r1, r2, r3, r4, r5, r6, sl, lr} @ │ │ │ │ stmibpl fp!, {r2, r9, sl, lr}^ │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ @ instruction: 0x61b8f644 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cd6808 │ │ │ │ - blmi 0x3d56f8 │ │ │ │ + blmi 0x3d56b8 │ │ │ │ biceq pc, r8, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r6], #-2282 @ 0xfffff716 │ │ │ │ ldmdbne r3, {r9, sl, ip, pc} │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - blx 0xfe312fe4 │ │ │ │ + blx 0x1f12fe4 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ addeq r9, fp, r4, ror #5 │ │ │ │ @ instruction: 0x008b92bc │ │ │ │ @@ -72317,420 +72317,420 @@ │ │ │ │ ldmdavs pc!, {r0, r1, r2, r3, r4, r5, r6, sl, lr} @ │ │ │ │ stmibpl fp!, {r2, r9, sl, lr}^ │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ teqpvc ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cd6808 │ │ │ │ - blmi 0x3d5688 │ │ │ │ + blmi 0x3d5648 │ │ │ │ cmppne ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r6], #-2282 @ 0xfffff716 │ │ │ │ ldmdbne r3, {r9, sl, ip, pc} │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - blx 0x1513054 │ │ │ │ + blx 0x1113054 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ addeq r9, fp, r4, ror r2 │ │ │ │ addeq r9, fp, ip, asr #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebadf44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf0cc460e │ │ │ │ - blmi 0x355a58 │ │ │ │ + blmi 0x355a18 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R8_usr, r3 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r2, r9, sl, lr}^ │ │ │ │ strmi r1, [r2], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf0cd6808 │ │ │ │ - @ instruction: 0x4622fa11 │ │ │ │ + strtmi pc, [r2], -r1, lsl #20 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - mrclt 0, 4, APSR_nzcv, cr12, cr11, {6} │ │ │ │ + mcrlt 0, 4, pc, cr12, cr11, {6} @ │ │ │ │ strdeq r9, [fp], r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebadf8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf0cc460e │ │ │ │ - blmi 0x355a10 │ │ │ │ + blmi 0x3559d0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrscs pc, ip, r3, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r2, r9, sl, lr}^ │ │ │ │ strmi r1, [r2], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf0cd6808 │ │ │ │ - strtmi pc, [r2], -sp, ror #19 │ │ │ │ + @ instruction: 0x4622f9dd │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stcllt 0, cr15, [r2, #900]! @ 0x384 │ │ │ │ + ldcllt 0, cr15, [r2, #900] @ 0x384 │ │ │ │ @ instruction: 0x008b91b0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebadfd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0xf0cc4606 │ │ │ │ - @ instruction: 0x4604faf9 │ │ │ │ - blx 0xffe13118 │ │ │ │ + strmi pc, [r4], -r9, ror #21 │ │ │ │ + blx 0xffa13118 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf828f0d4 │ │ │ │ + @ instruction: 0xf818f0d4 │ │ │ │ movwcs r4, #1577 @ 0x629 │ │ │ │ eorcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - blx 0xfe19314a │ │ │ │ + blx 0x1d9314a │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - strtmi pc, [r2], -fp, ror #30 │ │ │ │ + qsaxmi pc, r2, fp @ │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - svclt 0x0064f0d2 │ │ │ │ + svclt 0x0054f0d2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebae01c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0xf0cc4606 │ │ │ │ - @ instruction: 0x4604fad5 │ │ │ │ - blx 0xff513160 │ │ │ │ + strmi pc, [r4], -r5, asr #21 │ │ │ │ + blx 0xff113160 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf8aef0d4 │ │ │ │ + @ instruction: 0xf89ef0d4 │ │ │ │ movwcs r4, #1577 @ 0x629 │ │ │ │ eorcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - blx 0x113192 │ │ │ │ + blx 0xffd13190 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - strtmi pc, [r2], -r7, asr #30 │ │ │ │ + qasxmi pc, r2, r7 @ │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - svclt 0x0040f0d2 │ │ │ │ + svclt 0x0030f0d2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x46074699 │ │ │ │ - blx 0xfec131a8 │ │ │ │ + blx 0xfe8131a8 │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - vaddne.f32 s31, s5, s23 │ │ │ │ + mrcne 10, 3, APSR_nzcv, cr2, cr11, {4} │ │ │ │ movwcs r4, #5673 @ 0x1629 │ │ │ │ @ instruction: 0xf0d54680 │ │ │ │ - ldrtmi pc, [r2], -r9, lsl #17 @ │ │ │ │ + @ instruction: 0x4632f879 │ │ │ │ strtmi r4, [r9], -fp, asr #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - @ instruction: 0x4642fb37 │ │ │ │ + strbmi pc, [r2], -r7, lsr #22 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff1ef0d2 │ │ │ │ + @ instruction: 0xff0ef0d2 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d243f8 │ │ │ │ - svclt 0x0000bf17 │ │ │ │ + svclt 0x0000bf07 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ - blx 0x14931fc │ │ │ │ + blx 0x10931fc │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - ldrtmi pc, [r2], -sp, asr #20 @ │ │ │ │ + @ instruction: 0x4632fa3d │ │ │ │ strmi r4, [r0], r9, lsr #12 │ │ │ │ - stc2 0, cr15, [ip], {208} @ 0xd0 │ │ │ │ + blx 0xfff9321e │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04620 │ │ │ │ - strtmi pc, [sl], -r7, lsl #24 │ │ │ │ + @ instruction: 0x462afbf7 │ │ │ │ ldrtmi r4, [r3], -r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd2002 │ │ │ │ strls r8, [r0], #-4 │ │ │ │ - @ instruction: 0xff96f0d1 │ │ │ │ + @ instruction: 0xff86f0d1 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfe693248 │ │ │ │ + bllt 0xfe293248 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ - blx 0x993254 │ │ │ │ + blx 0x593254 │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - ldrtmi pc, [r2], -r1, lsr #20 @ │ │ │ │ + @ instruction: 0x4632fa11 │ │ │ │ strmi r4, [r0], r9, lsr #12 │ │ │ │ - blx 0xff893276 │ │ │ │ + blx 0xff493276 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04620 │ │ │ │ - @ instruction: 0x462afbdb │ │ │ │ + strtmi pc, [sl], -fp, asr #23 │ │ │ │ ldrtmi r4, [r3], -r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd200a │ │ │ │ strls r8, [r0], #-4 │ │ │ │ - @ instruction: 0xff6af0d1 │ │ │ │ + @ instruction: 0xff5af0d1 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1b932a0 │ │ │ │ + bllt 0x17932a0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ - blx 0xb932ac │ │ │ │ + blx 0x7932ac │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - ldrtmi pc, [r2], -r9, lsr #20 @ │ │ │ │ + @ instruction: 0x4632fa19 │ │ │ │ strmi r4, [r0], r9, lsr #12 │ │ │ │ - mrc2 0, 6, pc, cr8, cr2, {6} │ │ │ │ + mcr2 0, 6, pc, cr8, cr2, {6} @ │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - @ instruction: 0x462afed3 │ │ │ │ + strtmi pc, [sl], -r3, asr #29 │ │ │ │ ldrtmi r4, [r3], -r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd2002 │ │ │ │ strls r8, [r0], #-4 │ │ │ │ - blx 0x12132fc │ │ │ │ + blx 0xe132fc │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - mrclt 0, 4, APSR_nzcv, cr2, cr2, {6} │ │ │ │ + mcrlt 0, 4, pc, cr2, cr2, {6} @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ - blx 0x93304 │ │ │ │ + @ instruction: 0xf9f0f0cc │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - @ instruction: 0x4632f9fd │ │ │ │ + ldrtmi pc, [r2], -sp, ror #19 @ │ │ │ │ strmi r4, [r0], r9, lsr #12 │ │ │ │ - mcr2 0, 5, pc, cr12, cr2, {6} @ │ │ │ │ + mrc2 0, 4, pc, cr12, cr2, {6} │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - strtmi pc, [sl], -r7, lsr #29 │ │ │ │ + @ instruction: 0x462afe97 │ │ │ │ ldrtmi r4, [r3], -r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd200a │ │ │ │ strls r8, [r0], #-4 │ │ │ │ - blx 0x713354 │ │ │ │ + blx 0x313354 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - mcrlt 0, 3, pc, cr6, cr2, {6} @ │ │ │ │ + mrclt 0, 2, APSR_nzcv, cr6, cr2, {6} │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ ldrmi r4, [r0], lr, lsl #12 │ │ │ │ @ instruction: 0xf0cc4699 │ │ │ │ - strmi pc, [r5], -r9, lsl #21 │ │ │ │ - blx 0xfe213364 │ │ │ │ + @ instruction: 0x4605fa79 │ │ │ │ + blx 0x1e13364 │ │ │ │ strmi r4, [r7], -fp, asr #12 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - strbmi pc, [fp], -r7, lsr #17 @ │ │ │ │ + @ instruction: 0x464bf897 │ │ │ │ strtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - ldrtmi pc, [fp], -r1, lsl #18 @ │ │ │ │ + @ instruction: 0x463bf8f1 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - @ instruction: 0x462bfdff │ │ │ │ + strtmi pc, [fp], -pc, ror #27 │ │ │ │ @ instruction: 0x46314632 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e347f0 │ │ │ │ - svclt 0x0000bde1 │ │ │ │ + svclt 0x0000bdd1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ ldrmi r4, [r0], lr, lsl #12 │ │ │ │ @ instruction: 0xf0cc4699 │ │ │ │ - @ instruction: 0x4605fa5b │ │ │ │ - blx 0x16933c0 │ │ │ │ + strmi pc, [r5], -fp, asr #20 │ │ │ │ + blx 0x12933c0 │ │ │ │ strmi r4, [r7], -fp, asr #12 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - strbmi pc, [fp], -r9, lsr #17 @ │ │ │ │ + @ instruction: 0x464bf899 │ │ │ │ strtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - ldrtmi pc, [fp], -r3, asr #16 @ │ │ │ │ + @ instruction: 0x463bf833 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - @ instruction: 0x462bfdd1 │ │ │ │ + strtmi pc, [fp], -r1, asr #27 │ │ │ │ @ instruction: 0x46314632 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e347f0 │ │ │ │ - svclt 0x0000bdb3 │ │ │ │ + svclt 0x0000bda3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ strmi r4, [lr], -r0, lsl #13 │ │ │ │ - @ instruction: 0xf978f0cc │ │ │ │ + @ instruction: 0xf968f0cc │ │ │ │ movteq pc, #421 @ 0x1a5 @ │ │ │ │ teqmi fp, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0ccd019 │ │ │ │ - @ instruction: 0x1e6af971 │ │ │ │ + @ instruction: 0x1e6af961 │ │ │ │ movwcs r4, #5681 @ 0x1631 │ │ │ │ @ instruction: 0xf0d44681 │ │ │ │ - strtmi pc, [sl], -pc, asr #30 │ │ │ │ + qasxmi pc, sl, pc @ │ │ │ │ @ instruction: 0x4631463b │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - @ instruction: 0x464af99f │ │ │ │ + strbmi pc, [sl], -pc, lsl #19 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2l 0, cr15, [r4, #840]! @ 0x348 │ │ │ │ + ldc2l 0, cr15, [r4, #840] @ 0x348 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d243f8 │ │ │ │ - @ instruction: 0x4631bddd │ │ │ │ + ldrtmi fp, [r1], -sp, asr #27 │ │ │ │ movwcs r2, #575 @ 0x23f │ │ │ │ - @ instruction: 0xf98ef0d3 │ │ │ │ + @ instruction: 0xf97ef0d3 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d243f8 │ │ │ │ - svclt 0x0000bdd1 │ │ │ │ + svclt 0x0000bdc1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46074615 │ │ │ │ @ instruction: 0xf0cc460e │ │ │ │ - @ instruction: 0x2d20f90b │ │ │ │ + stccs 8, cr15, [r0, #-1004]! @ 0xfffffc14 │ │ │ │ andsle r4, r8, r4, lsl #12 │ │ │ │ - @ instruction: 0xf906f0cc │ │ │ │ + @ instruction: 0xf8f6f0cc │ │ │ │ cdpne 3, 6, cr2, cr10, cr1, {0} │ │ │ │ @ instruction: 0x46804631 │ │ │ │ - stc2l 0, cr15, [r0], #836 @ 0x344 │ │ │ │ + ldc2l 0, cr15, [r0], {209} @ 0xd1 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04620 │ │ │ │ - @ instruction: 0x4642fd71 │ │ │ │ + strbmi pc, [r2], -r1, ror #26 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x17934c0 │ │ │ │ + blx 0x13934c0 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - @ instruction: 0x4631ba55 │ │ │ │ + ldrtmi fp, [r1], -r5, asr #20 │ │ │ │ @ instruction: 0xf0d0221f │ │ │ │ - strtmi pc, [r2], -r1, ror #26 │ │ │ │ + @ instruction: 0x4622fd51 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x13134e4 │ │ │ │ + blt 0xf134e4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacc r1, {r1, r2, r3, r4, r9, sl, lr} │ │ │ │ - movwvc pc, #1607 @ 0x647 @ │ │ │ │ + mvnsvs pc, #74448896 @ 0x4700000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ @ instruction: 0xf8534615 │ │ │ │ @ instruction: 0xf0cc8020 │ │ │ │ - vmul.i8 d31, d7, d23 │ │ │ │ + vmla.i8 d31, d7, d23 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ strmi r6, [r7], -lr, ror #4 │ │ │ │ @ instruction: 0xf0d06819 │ │ │ │ - blls 0x355b20 │ │ │ │ + blls 0x355ae0 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ andhi pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf0df9402 │ │ │ │ - andlt pc, r4, r7, lsl #19 │ │ │ │ + andlt pc, r4, r7, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - stcvc 6, cr15, [r0], {71} @ 0x47 │ │ │ │ + ldclvs 6, cr15, [r0], #284 @ 0x11c │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r0, {d14-d19} │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ ldrdhi pc, [r4], -ip │ │ │ │ - @ instruction: 0xf8fef0cc │ │ │ │ + @ instruction: 0xf8eef0cc │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r0, r1, r2, r9, sl, lr} │ │ │ │ - blx 0x613594 │ │ │ │ + blx 0x213594 │ │ │ │ strtmi r9, [r0], -fp, lsl #22 │ │ │ │ movwls r9, #7178 @ 0x1c0a │ │ │ │ strls r4, [r0], #-1586 @ 0xfffff9ce │ │ │ │ @ instruction: 0x4629463b │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ strls r8, [r2], #-12 │ │ │ │ - @ instruction: 0xf94ef0df │ │ │ │ + @ instruction: 0xf93ef0df │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - stcvc 6, cr15, [r0], {71} @ 0x47 │ │ │ │ + ldclvs 6, cr15, [r0], #284 @ 0x11c │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r0, {d14-d19} │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ ldrdhi pc, [ip], -ip │ │ │ │ - @ instruction: 0xf8c4f0cc │ │ │ │ + @ instruction: 0xf8b4f0cc │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r0, r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9dcf0d0 │ │ │ │ + @ instruction: 0xf9ccf0d0 │ │ │ │ strtmi r9, [r0], -fp, lsl #22 │ │ │ │ movwls r9, #7178 @ 0x1c0a │ │ │ │ strls r4, [r0], #-1586 @ 0xfffff9ce │ │ │ │ @ instruction: 0x4629463b │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ strls r8, [r2], #-12 │ │ │ │ - @ instruction: 0xf914f0df │ │ │ │ + @ instruction: 0xf904f0df │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - stcvc 6, cr15, [r0], {71} @ 0x47 │ │ │ │ + ldclvs 6, cr15, [r0], #284 @ 0x11c │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r0, {d14-d19} │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ @ instruction: 0x8014f8dc │ │ │ │ - @ instruction: 0xf88af0cc │ │ │ │ + @ instruction: 0xf87af0cc │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r0, r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9a2f0d0 │ │ │ │ + @ instruction: 0xf992f0d0 │ │ │ │ strtmi r9, [r0], -fp, lsl #22 │ │ │ │ movwls r9, #7178 @ 0x1c0a │ │ │ │ strls r4, [r0], #-1586 @ 0xfffff9ce │ │ │ │ @ instruction: 0x4629463b │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ strls r8, [r2], #-12 │ │ │ │ - @ instruction: 0xf8daf0df │ │ │ │ + @ instruction: 0xf8caf0df │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -72740,15 +72740,15 @@ │ │ │ │ blvc 0x392a00 │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ ldrmi r4, [ip], -r1, lsl #12 │ │ │ │ strbtmi r9, [r3], -r6, lsl #16 │ │ │ │ andmi lr, r2, sp, asr #19 │ │ │ │ stc 0, cr2, [sp, #32] │ │ │ │ @ instruction: 0xf0e27b00 │ │ │ │ - andlt pc, r4, pc, ror #27 │ │ │ │ + ldrdlt pc, [r4], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -72758,15 +72758,15 @@ │ │ │ │ blvc 0x3d2a4c │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ ldrmi r4, [ip], -r1, lsl #12 │ │ │ │ strbtmi r9, [r3], -r6, lsl #16 │ │ │ │ andmi lr, r2, sp, asr #19 │ │ │ │ stc 0, cr2, [sp, #28] │ │ │ │ @ instruction: 0xf0e27b00 │ │ │ │ - andlt pc, r4, r9, asr #27 │ │ │ │ + @ instruction: 0xb004fdb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -72777,15 +72777,15 @@ │ │ │ │ blvc 0x3d2a9c │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ ldrmi r4, [ip], -r1, lsl #12 │ │ │ │ strbtmi r9, [r3], -r6, lsl #16 │ │ │ │ andmi lr, r2, sp, asr #19 │ │ │ │ stc 0, cr2, [sp, #12] │ │ │ │ @ instruction: 0xf0e27b00 │ │ │ │ - andlt pc, r4, r1, lsr #27 │ │ │ │ + mullt r4, r1, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -72796,15 +72796,15 @@ │ │ │ │ blvc 0x3d2aec │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ ldrmi r4, [ip], -r1, lsl #12 │ │ │ │ strbtmi r9, [r3], -r6, lsl #16 │ │ │ │ andmi lr, r2, sp, asr #19 │ │ │ │ stc 0, cr2, [sp, #8] │ │ │ │ @ instruction: 0xf0e27b00 │ │ │ │ - andlt pc, r4, r9, ror sp @ │ │ │ │ + andlt pc, r4, r9, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -72815,15 +72815,15 @@ │ │ │ │ blvc 0x3d2b3c │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ ldrmi r4, [ip], -r1, lsl #12 │ │ │ │ strbtmi r9, [r3], -r6, lsl #16 │ │ │ │ andmi lr, r2, sp, asr #19 │ │ │ │ stc 0, cr2, [sp, #24] │ │ │ │ @ instruction: 0xf0e27b00 │ │ │ │ - andlt pc, r4, r1, asr sp @ │ │ │ │ + andlt pc, r4, r1, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -72832,29 +72832,29 @@ │ │ │ │ blcc 0xa7714 │ │ │ │ b 0x1427f80 │ │ │ │ bl 0x1df489c │ │ │ │ svclt 0x00bc0c04 │ │ │ │ ldrtmi r4, [r4], -fp, lsr #12 │ │ │ │ strcc lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf0e2bc70 │ │ │ │ - svclt 0x0000b899 │ │ │ │ + svclt 0x0000b889 │ │ │ │ @ instruction: 0xf04fb530 │ │ │ │ stcls 12, cr0, [r3, #-32] @ 0xffffffe0 │ │ │ │ stc2 10, cr15, [r0], {12} @ │ │ │ │ stcls 5, cr4, [r4, #-404] @ 0xfffffe6c │ │ │ │ vfmsvc.f32 s29, s24, s30 │ │ │ │ movwmi lr, #23005 @ 0x59dd │ │ │ │ vmoveq.16 d14[1], lr │ │ │ │ vldr d13, [pc, #32] @ 0x57564 │ │ │ │ strtmi r7, [r2], -r6, lsl #22 │ │ │ │ blvc 0x152b80 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldmdblt ip!, {r0, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmdblt ip!, {r0, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - svclt 0x00d2f0e1 │ │ │ │ + svclt 0x00c2f0e1 │ │ │ │ ... │ │ │ │ @ instruction: 0x4603b4f0 │ │ │ │ strmi r2, [r8], -r8, lsl #8 │ │ │ │ bmi 0x368db4 │ │ │ │ ldrcs r4, [ip, #-156] @ 0xffffff64 │ │ │ │ cdpls 12, 0, cr3, cr4, cr1, {0} │ │ │ │ blx 0x1bf192 │ │ │ │ @@ -72862,74 +72862,74 @@ │ │ │ │ strbvc lr, [r4, #2639]! @ 0xa4f │ │ │ │ bl 0x1e3dda0 │ │ │ │ movwls r0, #27653 @ 0x6c05 │ │ │ │ @ instruction: 0x4634bfbc │ │ │ │ blls 0x228e88 │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf0dfbcf0 │ │ │ │ - svclt 0x0000bf51 │ │ │ │ - eorseq r7, r3, r0, lsr #30 │ │ │ │ + svclt 0x0000bf41 │ │ │ │ + eorseq r7, r3, r0, lsl pc │ │ │ │ ldrblt r2, [r0, #776]! @ 0x308 │ │ │ │ addmi r9, r3, r5, lsl #30 │ │ │ │ addsmi r4, pc, #20, 12 @ 0x1400000 │ │ │ │ b 0x143ddd0 │ │ │ │ blls 0x1f4d44 │ │ │ │ strmi r9, [lr], r8, lsl #28 │ │ │ │ streq lr, [r5, #-2931] @ 0xfffff48d │ │ │ │ strtmi sp, [r1], -ip, lsl #20 │ │ │ │ strmi r4, [r4], r9, lsl #24 │ │ │ │ @ instruction: 0x4633251c │ │ │ │ blx 0x1a8f92 │ │ │ │ strls r4, [r7], #-1036 @ 0xfffffbf4 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - svclt 0x0032f0df │ │ │ │ + svclt 0x0022f0df │ │ │ │ @ instruction: 0x96054613 │ │ │ │ pop {r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e040f0 │ │ │ │ - svclt 0x0000bef7 │ │ │ │ - mlaseq r3, r0, pc, r7 @ │ │ │ │ + svclt 0x0000bee7 │ │ │ │ + eorseq r7, r3, r0, lsl #31 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ blx 0x368e50 │ │ │ │ bls 0x296600 │ │ │ │ strvc lr, [r6], #-2525 @ 0xfffff623 │ │ │ │ strbtvc lr, [ip], pc, asr #20 │ │ │ │ adcmi r9, r6, #9216 @ 0x2400 │ │ │ │ ldrmi fp, [ip, #3848]! @ 0xf08 │ │ │ │ stcmi 0, cr13, [sl], {12} │ │ │ │ strmi r4, [r8], r6, lsl #13 │ │ │ │ ldrcs r4, [ip, #-1577] @ 0xfffff9d7 │ │ │ │ blx 0x1a8f22 │ │ │ │ strls r4, [r8], #-1038 @ 0xfffffbf2 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - svclt 0x000af0df │ │ │ │ + mrclt 0, 7, APSR_nzcv, cr10, cr15, {6} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - stmdblt r8, {r0, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ - eorseq r8, r3, r0 │ │ │ │ + ldmlt r8!, {r0, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + ldrshteq r7, [r3], -r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ ldrmi r2, [r0], r8, lsl #6 │ │ │ │ bls 0x267858 │ │ │ │ strvc lr, [r6], #-2525 @ 0xfffff623 │ │ │ │ stcls 7, cr1, [r9, #-888] @ 0xfffffc88 │ │ │ │ adcmi r4, r6, #148897792 @ 0x8e00000 │ │ │ │ adcsmi fp, fp, #8, 30 │ │ │ │ stcmi 0, cr13, [sl], {12} │ │ │ │ strtmi r4, [fp], -r4, lsl #13 │ │ │ │ @ instruction: 0x4641251c │ │ │ │ blx 0x1a902e │ │ │ │ strls r4, [r8], #-1036 @ 0xfffffbf4 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - mcrlt 0, 7, pc, cr4, cr15, {6} @ │ │ │ │ + mrclt 0, 6, APSR_nzcv, cr4, cr15, {6} │ │ │ │ strls r4, [r6, #-1555] @ 0xfffff9ed │ │ │ │ pop {r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e041f0 │ │ │ │ - svclt 0x0000bea9 │ │ │ │ - eorseq r8, r3, r0, ror r0 │ │ │ │ + svclt 0x0000be99 │ │ │ │ + eorseq r8, r3, r0, rrx │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ @ instruction: 0x4607e9dd │ │ │ │ stc2 10, cr15, [r0], {12} @ │ │ │ │ movwls lr, #39389 @ 0x99dd │ │ │ │ strbvc lr, [ip, pc, asr #20]! │ │ │ │ svclt 0x000842b7 │ │ │ │ @@ -72937,40 +72937,40 @@ │ │ │ │ stcmi 6, cr4, [fp], {21} │ │ │ │ strmi r4, [r8], r6, lsl #13 │ │ │ │ ldrcs r4, [ip, #-1577] @ 0xfffff9d7 │ │ │ │ strbmi r4, [r0], -sl, asr #12 │ │ │ │ strmi pc, [lr], #-2821 @ 0xfffff4fb │ │ │ │ pop {r0, r3, sl, ip, pc} │ │ │ │ @ instruction: 0xf0df43f0 │ │ │ │ - stccc 14, cr11, [r1], {187} @ 0xbb │ │ │ │ + stccc 14, cr11, [r1], {171} @ 0xab │ │ │ │ @ instruction: 0xf1469407 │ │ │ │ @ instruction: 0x960836ff │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - svclt 0x0012f0e1 │ │ │ │ - eorseq r8, r3, r0, ror #1 │ │ │ │ + svclt 0x0002f0e1 │ │ │ │ + ldrsbteq r8, [r3], -r0 │ │ │ │ tstcs ip, #16, 8 @ 0x10000000 │ │ │ │ blx 0x12a6fe │ │ │ │ strmi r4, [r8], -r0, lsl #8 │ │ │ │ ldmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ strls r2, [r3], #-771 @ 0xfffffcfd │ │ │ │ blmi 0x19586c │ │ │ │ - mcrlt 0, 5, pc, cr2, cr15, {6} @ │ │ │ │ - eorseq r8, r3, r0, asr r1 │ │ │ │ + mrclt 0, 4, APSR_nzcv, cr2, cr15, {6} │ │ │ │ + eorseq r8, r3, r0, asr #2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ blmi 0x120399c │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ tstcs r0, r6, lsl r6 │ │ │ │ stmdage r5, {r2, r3, r5, r6, r9, sp} │ │ │ │ @ instruction: 0x8728e9dd │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - svc 0x009af23e │ │ │ │ + svc 0x008af23e │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ blx 0x36a430 │ │ │ │ movwls pc, #39940 @ 0x9c04 @ │ │ │ │ tstls r0, #224, 10 @ 0x38000000 │ │ │ │ rscvc lr, ip, #323584 @ 0x4f000 │ │ │ │ tstls lr, #1543503872 @ 0x5c000000 │ │ │ │ andeq lr, r2, #121856 @ 0x1dc00 │ │ │ │ @@ -73011,43 +73011,43 @@ │ │ │ │ bge 0x18e054 │ │ │ │ ldrcs r4, [ip, #-1576] @ 0xfffff9d8 │ │ │ │ ldrtmi r9, [r1], -fp, lsr #22 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ blx 0x1bd3ee │ │ │ │ bls 0xae07fc │ │ │ │ @ instruction: 0xf0df9402 │ │ │ │ - blmi 0x417090 │ │ │ │ + blmi 0x417050 │ │ │ │ blls 0x8b1860 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r3, r0, lsl #6 │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462081f0 │ │ │ │ blls 0xafe8c8 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0e09400 │ │ │ │ - ubfx pc, r9, #27, #5 │ │ │ │ + strb pc, [r4, r9, asr #27]! @ │ │ │ │ @ instruction: 0xf952f250 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq r8, r3, r0, asr #3 │ │ │ │ + ldrhteq r8, [r3], -r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ blmi 0x10c3ad0 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ tstcs r0, r6, lsl r6 │ │ │ │ @ instruction: 0x8728e9dd │ │ │ │ stmdage r5, {r2, r3, r5, r6, r9, sp} │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - svc 0x0000f23e │ │ │ │ + mrc 2, 7, APSR_nzcv, cr0, cr14, {1} │ │ │ │ movwls r4, #39738 @ 0x9b3a │ │ │ │ tstls r7, #16, 6 @ 0x40000000 │ │ │ │ movwcs r9, #4894 @ 0x131e │ │ │ │ eorcc pc, sl, sp, lsl #17 │ │ │ │ subcc pc, r4, sp, lsl #17 │ │ │ │ subcc pc, r6, sp, lsl #17 │ │ │ │ rsbcc pc, r2, sp, lsl #17 │ │ │ │ @@ -73080,15 +73080,15 @@ │ │ │ │ vsubw.s8 , q0, d1 │ │ │ │ tstls ip, #335544320 @ 0x14000000 │ │ │ │ movweq lr, #31320 @ 0x7a58 │ │ │ │ @ instruction: 0x4620d119 │ │ │ │ blls 0xafe9a8 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0e09400 │ │ │ │ - blmi 0x4d6eac │ │ │ │ + blmi 0x4d6e6c │ │ │ │ blls 0x8b1974 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r9, r0, lsl #6 │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -73096,284 +73096,284 @@ │ │ │ │ bge 0x1780ec │ │ │ │ ldrcs r4, [ip, #-1576] @ 0xfffff9d8 │ │ │ │ ldrtmi r9, [r1], -fp, lsr #22 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ blx 0x1bd542 │ │ │ │ bls 0xae0950 │ │ │ │ @ instruction: 0xf0df9402 │ │ │ │ - @ instruction: 0xe7defd7d │ │ │ │ + ldrb pc, [lr, sp, ror #26] @ │ │ │ │ @ instruction: 0xf8c2f250 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq r8, r3, r8, asr #3 │ │ │ │ + ldrhteq r8, [r3], -r8 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x1291d0 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - svclt 0x00f2f0df │ │ │ │ - ldrsbteq r8, [r3], -r0 │ │ │ │ + svclt 0x00e2f0df │ │ │ │ + eorseq r8, r3, r0, asr #3 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x1291f8 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - svclt 0x00def0df │ │ │ │ - eorseq r8, r3, r0, asr #4 │ │ │ │ + svclt 0x00cef0df │ │ │ │ + eorseq r8, r3, r0, lsr r2 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129220 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - svclt 0x00caf0df │ │ │ │ - ldrhteq r8, [r3], -r0 │ │ │ │ + svclt 0x00baf0df │ │ │ │ + eorseq r8, r3, r0, lsr #5 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129248 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - svclt 0x00b6f0df │ │ │ │ - eorseq r8, r3, r0, lsr #6 │ │ │ │ + svclt 0x00a6f0df │ │ │ │ + eorseq r8, r3, r0, lsl r3 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129270 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - svclt 0x00a2f0df │ │ │ │ - mlaseq r3, r0, r3, r8 │ │ │ │ + svclt 0x0092f0df │ │ │ │ + eorseq r8, r3, r0, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaec24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - stcvc 6, cr15, [r0], {71} @ 0x47 │ │ │ │ + ldclvs 6, cr15, [r0], #284 @ 0x11c │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x383c48 │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #1280 @ 0x500 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - stc2l 0, cr15, [r2], #-888 @ 0xfffffc88 │ │ │ │ + mrrc2 0, 13, pc, r2, cr14 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaec70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - stcvc 6, cr15, [r0], {71} @ 0x47 │ │ │ │ + ldclvs 6, cr15, [r0], #284 @ 0x11c │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x383c94 │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #1296 @ 0x510 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - ldc2 0, cr15, [ip], #-888 @ 0xfffffc88 │ │ │ │ + stc2 0, cr15, [ip], #-888 @ 0xfffffc88 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaecbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ bls 0x1e9310 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - movwvc pc, #1607 @ 0x647 @ │ │ │ │ + mvnsvs pc, #74448896 @ 0x4700000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13600 @ 0x3520 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strls r6, [r1], #-2075 @ 0xfffff7e5 │ │ │ │ - stc2 0, cr15, [sl, #-888] @ 0xfffffc88 │ │ │ │ + ldc2l 0, cr15, [sl], #888 @ 0x378 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaed14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ bls 0x1e9368 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - movwvc pc, #1607 @ 0x647 @ │ │ │ │ + mvnsvs pc, #74448896 @ 0x4700000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13616 @ 0x3530 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strls r6, [r1], #-2075 @ 0xfffff7e5 │ │ │ │ - ldc2l 0, cr15, [lr], {222} @ 0xde │ │ │ │ + stc2l 0, cr15, [lr], {222} @ 0xde │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaed6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ bls 0x1e93c0 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - movwvc pc, #1607 @ 0x647 @ │ │ │ │ + mvnsvs pc, #74448896 @ 0x4700000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13632 @ 0x3540 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strls r6, [r1], #-2075 @ 0xfffff7e5 │ │ │ │ - ldc2 0, cr15, [r2], #888 @ 0x378 │ │ │ │ + stc2 0, cr15, [r2], #888 @ 0x378 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaedc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ bls 0x1e9418 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - movwvc pc, #1607 @ 0x647 @ │ │ │ │ + mvnsvs pc, #74448896 @ 0x4700000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13648 @ 0x3550 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strls r6, [r1], #-2075 @ 0xfffff7e5 │ │ │ │ - stc2 0, cr15, [r6], {222} @ 0xde │ │ │ │ + ldc2l 0, cr15, [r6], #-888 @ 0xfffffc88 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ @ instruction: 0xf6474611 │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ ldrlt r0, [r0], #-563 @ 0xfffffdcd │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ strbcs pc, [r0, #-2258]! @ 0xfffff72e @ │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ rscseq pc, r0, #1879048196 @ 0x70000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r2, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf85d9401 │ │ │ │ @ instruction: 0xf0de4b04 │ │ │ │ - svclt 0x0000bc5f │ │ │ │ + svclt 0x0000bc4f │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ @ instruction: 0xf6474611 │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ ldrlt r0, [r0], #-563 @ 0xfffffdcd │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ ldrbcs pc, [r0, #-2258]! @ 0xfffff72e @ │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ rscseq pc, r0, #1879048196 @ 0x70000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r2, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf85d9401 │ │ │ │ @ instruction: 0xf0de4b04 │ │ │ │ - svclt 0x0000bc43 │ │ │ │ + svclt 0x0000bc33 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ @ instruction: 0xf6474611 │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ ldrlt r0, [r0], #-563 @ 0xfffffdcd │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ strcs pc, [r0, #2258] @ 0x8d2 │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ rscseq pc, r0, #1879048196 @ 0x70000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r2, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf85d9401 │ │ │ │ @ instruction: 0xf0de4b04 │ │ │ │ - svclt 0x0000bc27 │ │ │ │ + svclt 0x0000bc17 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x46174698 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ - blx 0x1f9400a │ │ │ │ + blx 0x1b9400a │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0d14604 │ │ │ │ - movwcs pc, #36859 @ 0x8ffb @ │ │ │ │ + movwcs pc, #36843 @ 0x8feb @ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ vpmax.u8 d15, d9, d3 │ │ │ │ smlalbteq pc, r0, r3, r1 @ │ │ │ │ stceq 1, cr15, [r0], #-652 @ 0xfffffd74 │ │ │ │ msreq CPSR_, #-1073741776 @ 0xc0000030 │ │ │ │ stc2 10, cr15, [ip], {2} @ │ │ │ │ @ instruction: 0xf001fa22 │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ b 0x1069510 │ │ │ │ tstmi r8, #12 │ │ │ │ - @ instruction: 0xf800f0cc │ │ │ │ + @ instruction: 0xfff0f0cb │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0d44628 │ │ │ │ - strtmi pc, [sl], -r5, lsl #27 │ │ │ │ + @ instruction: 0x462afd75 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf8aaf0d2 │ │ │ │ + @ instruction: 0xf89af0d2 │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d243f8 │ │ │ │ - svclt 0x0000b86b │ │ │ │ + svclt 0x0000b85b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaef40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [ip], {232} @ 0xe8 │ │ │ │ @ instruction: 0xf04f4684 │ │ │ │ addlt r0, r4, ip, lsl lr │ │ │ │ blx 0x3e9576 │ │ │ │ stmdbls r6, {r2, r3, sl, lr} │ │ │ │ stcls 4, cr9, [r7], {2} │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r0 │ │ │ │ strls r6, [r1], #-366 @ 0xfffffe92 │ │ │ │ - @ instruction: 0xf880f0e0 │ │ │ │ + @ instruction: 0xf870f0e0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - mlaseq r3, r0, r4, r8 │ │ │ │ + eorseq r8, r3, r0, lsl #9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf04f9c08 │ │ │ │ ldrmi r0, [r0], r8, lsl #24 │ │ │ │ @ instruction: 0x46064699 │ │ │ │ @@ -73384,87 +73384,87 @@ │ │ │ │ @ instruction: 0xf1cc0321 │ │ │ │ blx 0x15ae34 │ │ │ │ blx 0x9949c0 │ │ │ │ blx 0x9965c0 │ │ │ │ b 0x1316dec │ │ │ │ b 0x12da5cc │ │ │ │ sbcsmi r0, r4, ip, lsl #20 │ │ │ │ - blx 0x2140f6 │ │ │ │ + blx 0xffe140f4 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0d14605 │ │ │ │ - strtmi pc, [r1], -r5, lsl #31 │ │ │ │ + qsub16mi pc, r1, r5 @ │ │ │ │ @ instruction: 0xf0cb4650 │ │ │ │ - qadd8mi pc, r9, sp @ │ │ │ │ + strtmi pc, [r9], -sp, lsl #31 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2 0, cr15, [r6, #-848] @ 0xfffffcb0 │ │ │ │ + ldc2l 0, cr15, [r6], #848 @ 0x350 │ │ │ │ b 0x1c28d6c │ │ │ │ @ instruction: 0xf0cb000a │ │ │ │ - shadd8mi pc, r1, r3 @ │ │ │ │ + ldrtmi pc, [r1], -r3, lsl #31 @ │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - ldc2 0, cr15, [r4, #-848]! @ 0xfffffcb0 │ │ │ │ + stc2 0, cr15, [r4, #-848]! @ 0xfffffcb0 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0d24628 │ │ │ │ - @ instruction: 0x462af83d │ │ │ │ + strtmi pc, [sl], -sp, lsr #16 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - svclt 0x00fef0d1 │ │ │ │ + svclt 0x00eef0d1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [ip], {232} @ 0xe8 │ │ │ │ @ instruction: 0xf04f4684 │ │ │ │ addlt r0, r4, ip, lsl lr │ │ │ │ blx 0x3e964e │ │ │ │ stmdbls r6, {r2, r3, sl, lr} │ │ │ │ stcls 4, cr9, [r7], {2} │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r0 │ │ │ │ strls r6, [r1], #-366 @ 0xfffffe92 │ │ │ │ - @ instruction: 0xf814f0e0 │ │ │ │ + @ instruction: 0xf804f0e0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq r8, r3, r0, lsl #10 │ │ │ │ + ldrshteq r8, [r3], -r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46174698 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - blx 0xfed1419c │ │ │ │ + blx 0xfe91419c │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0d14604 │ │ │ │ - tstpcs r0, r1, ror #30 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r1, asr pc @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0cb2000 │ │ │ │ - strtmi pc, [r1], -r9, asr #30 │ │ │ │ + qasxmi pc, r1, r9 @ │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - stc2l 0, cr15, [sl], #848 @ 0x350 │ │ │ │ + ldc2l 0, cr15, [sl], {212} @ 0xd4 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d14620 │ │ │ │ - qsub8mi pc, r2, r3 @ │ │ │ │ + strtmi pc, [r2], -r3, ror #31 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - svclt 0x00b4f0d1 │ │ │ │ + svclt 0x00a4f0d1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf0ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [ip], {232} @ 0xe8 │ │ │ │ @ instruction: 0xf04f4684 │ │ │ │ addlt r0, r4, ip, lsl lr │ │ │ │ blx 0x3e96e2 │ │ │ │ stmdbls r6, {r2, r3, sl, lr} │ │ │ │ stcls 4, cr9, [r7], {2} │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r0 │ │ │ │ strls r6, [r1], #-366 @ 0xfffffe92 │ │ │ │ - @ instruction: 0xffcaf0df │ │ │ │ + @ instruction: 0xffbaf0df │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq r8, r3, r0, ror r5 │ │ │ │ + eorseq r8, r3, r0, ror #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf04f9c08 │ │ │ │ ldrmi r0, [r0], r8, lsl #24 │ │ │ │ @ instruction: 0x46064699 │ │ │ │ @@ -73475,559 +73475,559 @@ │ │ │ │ @ instruction: 0xf1cc0321 │ │ │ │ blx 0x15afa0 │ │ │ │ blx 0x994b2c │ │ │ │ blx 0x99672c │ │ │ │ b 0x1316f58 │ │ │ │ b 0x12da738 │ │ │ │ sbcsmi r0, r4, ip, lsl #20 │ │ │ │ - blx 0x1494260 │ │ │ │ + blx 0x1094260 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0d14605 │ │ │ │ - @ instruction: 0x4621feff │ │ │ │ + strtmi pc, [r1], -pc, ror #29 │ │ │ │ @ instruction: 0xf0cb4650 │ │ │ │ - strtmi pc, [r9], -r7, ror #29 │ │ │ │ + @ instruction: 0x4629fed7 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - mrrc2 0, 13, pc, r0, cr4 @ │ │ │ │ + mcrr2 0, 13, pc, r0, cr4 @ │ │ │ │ b 0x1c28ed8 │ │ │ │ @ instruction: 0xf0cb000a │ │ │ │ - @ instruction: 0x4631fedd │ │ │ │ + ldrtmi pc, [r1], -sp, asr #29 @ │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - ldc2l 0, cr15, [lr], #-848 @ 0xfffffcb0 │ │ │ │ + stc2l 0, cr15, [lr], #-848 @ 0xfffffcb0 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0d14628 │ │ │ │ - strtmi pc, [sl], -r7, lsl #31 │ │ │ │ + qsub16mi pc, sl, r7 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - svclt 0x0048f0d1 │ │ │ │ + svclt 0x0038f0d1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf184 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [ip], {232} @ 0xe8 │ │ │ │ @ instruction: 0xf04f4684 │ │ │ │ addlt r0, r4, ip, lsl lr │ │ │ │ blx 0x3e97ba │ │ │ │ stmdbls r6, {r2, r3, sl, lr} │ │ │ │ stcls 4, cr9, [r7], {2} │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r0 │ │ │ │ strls r6, [r1], #-366 @ 0xfffffe92 │ │ │ │ - @ instruction: 0xff5ef0df │ │ │ │ + @ instruction: 0xff4ef0df │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq r8, r3, r0, ror #11 │ │ │ │ + ldrsbteq r8, [r3], -r0 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x12983c │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldclt 0, cr15, [ip], #892 @ 0x37c │ │ │ │ - eorseq r8, r3, r0, asr r6 │ │ │ │ + stclt 0, cr15, [ip], #892 @ 0x37c │ │ │ │ + eorseq r8, r3, r0, asr #12 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129864 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stclt 0, cr15, [r8], #892 @ 0x37c │ │ │ │ - eorseq r8, r3, r0, asr #13 │ │ │ │ + ldclt 0, cr15, [r8], {223} @ 0xdf │ │ │ │ + ldrhteq r8, [r3], -r0 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x12988c │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldclt 0, cr15, [r4], {223} @ 0xdf │ │ │ │ - eorseq r8, r3, r0, lsr r7 │ │ │ │ + stclt 0, cr15, [r4], {223} @ 0xdf │ │ │ │ + eorseq r8, r3, r0, lsr #14 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x1298b4 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stclt 0, cr15, [r0], {223} @ 0xdf │ │ │ │ - eorseq r8, r3, r0, lsr #15 │ │ │ │ + ldcllt 0, cr15, [r0], #-892 @ 0xfffffc84 │ │ │ │ + mlaseq r3, r0, r7, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf268 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - stcvc 6, cr15, [r0], {71} @ 0x47 │ │ │ │ + ldclvs 6, cr15, [r0], #284 @ 0x11c │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x38428c │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #2320 @ 0x910 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - @ instruction: 0xf940f0de │ │ │ │ + @ instruction: 0xf930f0de │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf2b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - stcvc 6, cr15, [r0], {71} @ 0x47 │ │ │ │ + ldclvs 6, cr15, [r0], #284 @ 0x11c │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3842d8 │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #2336 @ 0x920 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - @ instruction: 0xf91af0de │ │ │ │ + @ instruction: 0xf90af0de │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - stcvc 6, cr15, [r0], {71} @ 0x47 │ │ │ │ + ldclvs 6, cr15, [r0], #284 @ 0x11c │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x384324 │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #2352 @ 0x930 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - @ instruction: 0xf8f4f0de │ │ │ │ + @ instruction: 0xf8e4f0de │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf34c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - stcvc 6, cr15, [r0], {71} @ 0x47 │ │ │ │ + ldclvs 6, cr15, [r0], #284 @ 0x11c │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x384370 │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #2368 @ 0x940 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - @ instruction: 0xf8cef0de │ │ │ │ + @ instruction: 0xf8bef0de │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - stcvc 6, cr15, [r0], {71} @ 0x47 │ │ │ │ + ldclvs 6, cr15, [r0], #284 @ 0x11c │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3843bc │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #2384 @ 0x950 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - @ instruction: 0xf8a8f0de │ │ │ │ + @ instruction: 0xf898f0de │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129a58 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0xfec1457c │ │ │ │ - eorseq r8, r3, r0, ror #16 │ │ │ │ + bllt 0xfe81457c │ │ │ │ + eorseq r8, r3, r0, asr r8 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129a80 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0xfe7145a4 │ │ │ │ - ldrhteq r8, [r3], -r4 │ │ │ │ + bllt 0xfe3145a4 │ │ │ │ + eorseq r8, r3, r4, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46840ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1bc │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ @ instruction: 0xf04f4c0b │ │ │ │ blx 0x3dbaca │ │ │ │ strls r4, [r3], #-1036 @ 0xfffffbf4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 0x1f945e0 │ │ │ │ - @ instruction: 0x01b4f64f │ │ │ │ + bllt 0x1b945e0 │ │ │ │ + @ instruction: 0x01a4f64f │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcseq pc, r0, pc, asr #12 │ │ │ │ + sbceq pc, r0, pc, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ vqsub.s16 q0, q5, q7 │ │ │ │ - svclt 0x0000fc43 │ │ │ │ - eorseq r8, r3, r8, lsl r9 │ │ │ │ + svclt 0x0000fc33 │ │ │ │ eorseq r8, r3, r8, lsl #18 │ │ │ │ + ldrshteq r8, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46840ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1bc │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ @ instruction: 0xf04f4c0b │ │ │ │ blx 0x3dbb26 │ │ │ │ strls r4, [r3], #-1036 @ 0xfffffbf4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 0x141463c │ │ │ │ - @ instruction: 0x01b4f64f │ │ │ │ + bllt 0x101463c │ │ │ │ + @ instruction: 0x01a4f64f │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcseq pc, r0, pc, asr #12 │ │ │ │ + sbceq pc, r0, pc, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ vhsub.s16 d0, d26, d22 │ │ │ │ - svclt 0x0000fc15 │ │ │ │ - mlaseq r3, r8, r9, r8 │ │ │ │ + svclt 0x0000fc05 │ │ │ │ eorseq r8, r3, r8, lsl #19 │ │ │ │ + eorseq r8, r3, r8, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf4ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46840ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1bc │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ @ instruction: 0xf04f4c0b │ │ │ │ blx 0x3dbb82 │ │ │ │ strls r4, [r3], #-1036 @ 0xfffffbf4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 0x894698 │ │ │ │ - @ instruction: 0x01b4f64f │ │ │ │ + bllt 0x494698 │ │ │ │ + @ instruction: 0x01a4f64f │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcseq pc, r0, pc, asr #12 │ │ │ │ + sbceq pc, r0, pc, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ vhsub.s16 q0, q13, q15 │ │ │ │ - svclt 0x0000fbe7 │ │ │ │ - eorseq r8, r3, r8, lsl sl │ │ │ │ + svclt 0x0000fbd7 │ │ │ │ eorseq r8, r3, r8, lsl #20 │ │ │ │ + ldrshteq r8, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46840ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1bc │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ @ instruction: 0xf04f4c0b │ │ │ │ blx 0x3dbbde │ │ │ │ strls r4, [r3], #-1036 @ 0xfffffbf4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0xffd146f4 │ │ │ │ - @ instruction: 0x01b4f64f │ │ │ │ + blt 0xff9146f4 │ │ │ │ + @ instruction: 0x01a4f64f │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcseq pc, r0, pc, asr #12 │ │ │ │ + sbceq pc, r0, pc, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ vqsub.s16 d1, d10, d22 │ │ │ │ - svclt 0x0000fbb9 │ │ │ │ - eorseq r8, r3, ip, ror sl │ │ │ │ + svclt 0x0000fba9 │ │ │ │ eorseq r8, r3, ip, ror #20 │ │ │ │ + eorseq r8, r3, ip, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf5a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - @ instruction: 0xf64fbecf │ │ │ │ - vsra.s64 d16, d20, #64 │ │ │ │ + @ instruction: 0xf64fbebf │ │ │ │ + vaddw.s8 q8, q8, d20 │ │ │ │ @ instruction: 0xf64f012d │ │ │ │ - vshr.s64 q8, q0, #64 │ │ │ │ + vmla.i d16, d16, d0[0] │ │ │ │ blmi 0x118494 │ │ │ │ subne pc, r5, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xfe414c52 │ │ │ │ - eorseq r8, r3, r0, ror #21 │ │ │ │ + blx 0x2014c52 │ │ │ │ ldrsbteq r8, [r3], -r0 │ │ │ │ + eorseq r8, r3, r0, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf5f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - @ instruction: 0xf64fbea5 │ │ │ │ - vsra.s64 d16, d20, #64 │ │ │ │ + @ instruction: 0xf64fbe95 │ │ │ │ + vaddw.s8 q8, q8, d20 │ │ │ │ @ instruction: 0xf64f012d │ │ │ │ - vshr.s64 q8, q0, #64 │ │ │ │ + vmla.i d16, d16, d0[0] │ │ │ │ blmi 0x1184e8 │ │ │ │ subsne pc, r9, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x1994ca6 │ │ │ │ - eorseq r8, r3, r4, asr #22 │ │ │ │ + blx 0x1594ca6 │ │ │ │ eorseq r8, r3, r4, lsr fp │ │ │ │ + eorseq r8, r3, r4, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaf64c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiblt r8!, {r2, r9, sl, lr} │ │ │ │ strls r4, [r0], #-1544 @ 0xfffff9f8 │ │ │ │ vmin.s8 d20, d3, d1 │ │ │ │ vorr.i32 q9, #65536 @ 0x00010000 │ │ │ │ ldrmi r0, [sl], -r5, lsl #10 │ │ │ │ blls 0x1fd870 │ │ │ │ - mcr2 0, 7, pc, cr10, cr13, {6} @ │ │ │ │ + mrc2 0, 6, pc, cr10, cr13, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x01b4f64f │ │ │ │ + @ instruction: 0x01a4f64f │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsceq pc, r0, pc, asr #12 │ │ │ │ + sbcseq pc, r0, pc, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ vqsub.s16 d6, d10, d6 │ │ │ │ - svclt 0x0000fb33 │ │ │ │ - mlaseq r3, r8, fp, r8 │ │ │ │ + svclt 0x0000fb23 │ │ │ │ + eorseq r8, r3, r8, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaf6ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiblt r8!, {r2, r9, sl, lr} │ │ │ │ strls r4, [r0], #-1544 @ 0xfffff9f8 │ │ │ │ vmin.s8 d20, d3, d1 │ │ │ │ vabal.s8 q9, d16, d21 │ │ │ │ ldrmi r0, [sl], -r5, lsl #10 │ │ │ │ blls 0x1fd8d0 │ │ │ │ - mrc2 0, 5, pc, cr10, cr13, {6} │ │ │ │ + mcr2 0, 5, pc, cr10, cr13, {6} @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x01b4f64f │ │ │ │ + @ instruction: 0x01a4f64f │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsceq pc, r0, pc, asr #12 │ │ │ │ + sbcseq pc, r0, pc, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ vhsub.s16 , q5, q12 │ │ │ │ - svclt 0x0000fb03 │ │ │ │ - eorseq r8, r3, r8, lsr #23 │ │ │ │ + svclt 0x0000faf3 │ │ │ │ + mlaseq r3, r8, fp, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf70c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0xed9fb998 │ │ │ │ andcs r7, r1, r1, lsl fp │ │ │ │ stmib sp, {r1, r2, sl, fp, ip, pc}^ │ │ │ │ stc 4, cr3, [sp, #8] │ │ │ │ @ instruction: 0xf0e17b00 │ │ │ │ - ldrdlt pc, [r4], -r1 │ │ │ │ + andlt pc, r4, r1, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64fbd10 │ │ │ │ - vsra.s64 d16, d20, #64 │ │ │ │ + vaddw.s8 q8, q8, d20 │ │ │ │ @ instruction: 0xf64f012d │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vshr.s64 q8, q0, #64 │ │ │ │ blmi 0x198604 │ │ │ │ andsvs pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xff614dc0 │ │ │ │ + blx 0xff214dc0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrhteq r8, [r3], -r8 │ │ │ │ + eorseq r8, r3, r8, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaf770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ blls 0x269dec │ │ │ │ stmdacs r1, {r5, r7, r8, ip, sp, pc} │ │ │ │ stmib sp, {r0, r2, r3, r4, r8, ip, lr, pc}^ │ │ │ │ andcs r4, r2, r2, lsl #6 │ │ │ │ strcs r2, [r0, #-1040] @ 0xfffffbf0 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf89cf0e1 │ │ │ │ + @ instruction: 0xf88cf0e1 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ stcmi 6, cr4, [sl, #-600] @ 0xfffffda8 │ │ │ │ strtmi r4, [r2], -r8, lsl #12 │ │ │ │ strls r4, [r8, #-1649] @ 0xfffff98f │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0de4030 │ │ │ │ - ldrdcs fp, [r0], -r7 │ │ │ │ - @ instruction: 0x01b4f64f │ │ │ │ + andcs fp, r0, r7, asr #27 │ │ │ │ + @ instruction: 0x01a4f64f │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ addne pc, ip, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xfff8f1e2 │ │ │ │ - eorseq r8, r3, r8, asr #23 │ │ │ │ - eorseq r8, r3, r4, ror #23 │ │ │ │ + @ instruction: 0xffe8f1e2 │ │ │ │ + ldrhteq r8, [r3], -r8 │ │ │ │ + ldrsbteq r8, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf7e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ pkhbtmi r4, r4, ip, lsl #12 │ │ │ │ blls 0x1e25f8 │ │ │ │ stmdacs r2, {r2, r4, r8, fp, ip, lr, pc} │ │ │ │ ldc 1, cr13, [pc, #132] @ 0x58680 │ │ │ │ andcs r7, r3, r6, lsl fp │ │ │ │ movwmi lr, #10701 @ 0x29cd │ │ │ │ blvc 0x93c3c │ │ │ │ - @ instruction: 0xf860f0e1 │ │ │ │ + @ instruction: 0xf850f0e1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x46224696 │ │ │ │ strmi r4, [r8], -sp, lsl #24 │ │ │ │ @ instruction: 0xf04f4671 │ │ │ │ blx 0x3dbea2 │ │ │ │ strls r4, [r6], #-1036 @ 0xfffffbf4 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - mulcs r0, r7, sp │ │ │ │ - @ instruction: 0x01b4f64f │ │ │ │ + andcs fp, r0, r7, lsl #27 │ │ │ │ + @ instruction: 0x01a4f64f │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ adcne pc, r3, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xffb8f1e2 │ │ │ │ + @ instruction: 0xffa8f1e2 │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrshteq r8, [r3], -r4 │ │ │ │ - eorseq r8, r3, ip, lsr #24 │ │ │ │ + eorseq r8, r3, r4, ror #23 │ │ │ │ + eorseq r8, r3, ip, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf86c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - @ instruction: 0xf64fbd6b │ │ │ │ - vsra.s64 d16, d20, #64 │ │ │ │ + @ instruction: 0xf64fbd5b │ │ │ │ + vaddw.s8 q8, q8, d20 │ │ │ │ @ instruction: 0xf64f012d │ │ │ │ - vshr.s64 q8, q0, #64 │ │ │ │ + vmla.i d16, d16, d0[0] │ │ │ │ blmi 0x11875c │ │ │ │ sbcne pc, pc, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xb14f18 │ │ │ │ - eorseq r8, r3, ip, asr #24 │ │ │ │ + blx 0x714f18 │ │ │ │ eorseq r8, r3, ip, lsr ip │ │ │ │ + eorseq r8, r3, ip, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf8c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - @ instruction: 0xf64fbd41 │ │ │ │ - vsra.s64 d16, d20, #64 │ │ │ │ + @ instruction: 0xf64fbd31 │ │ │ │ + vaddw.s8 q8, q8, d20 │ │ │ │ @ instruction: 0xf64f012d │ │ │ │ - vshr.s64 q8, q0, #64 │ │ │ │ + vmla.i d16, d16, d0[0] │ │ │ │ blmi 0x1187b0 │ │ │ │ andcs pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x94f6c │ │ │ │ - ldrhteq r8, [r3], -r0 │ │ │ │ + @ instruction: 0xf9f0f21a │ │ │ │ eorseq r8, r3, r0, lsr #25 │ │ │ │ + mlaseq r3, r0, ip, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - @ instruction: 0xf64fbd17 │ │ │ │ - vsra.s64 d16, d20, #64 │ │ │ │ + @ instruction: 0xf64fbd07 │ │ │ │ + vaddw.s8 q8, q8, d20 │ │ │ │ @ instruction: 0xf64f012d │ │ │ │ - vshr.s64 q8, q0, #64 │ │ │ │ + vmla.i d16, d16, d0[0] │ │ │ │ blmi 0x118804 │ │ │ │ subcs pc, lr, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf9d6f21a │ │ │ │ - eorseq r8, r3, r4, lsl sp │ │ │ │ + @ instruction: 0xf9c6f21a │ │ │ │ eorseq r8, r3, r4, lsl #26 │ │ │ │ + ldrshteq r8, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf968 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - @ instruction: 0xf64fbced │ │ │ │ - vsra.s64 d16, d20, #64 │ │ │ │ + @ instruction: 0xf64fbcdd │ │ │ │ + vaddw.s8 q8, q8, d20 │ │ │ │ @ instruction: 0xf64f012d │ │ │ │ - vshr.s64 q8, q0, #64 │ │ │ │ + vmla.i d16, d16, d0[0] │ │ │ │ blmi 0x118858 │ │ │ │ addcs pc, r9, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf9acf21a │ │ │ │ - eorseq r8, r3, r8, ror sp │ │ │ │ + @ instruction: 0xf99cf21a │ │ │ │ eorseq r8, r3, r8, ror #26 │ │ │ │ + eorseq r8, r3, r8, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf9bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ movwcs r9, #33538 @ 0x8302 │ │ │ │ @ instruction: 0xf1034083 │ │ │ │ @@ -74038,15 +74038,15 @@ │ │ │ │ strls r0, [r0], #-801 @ 0xfffffcdf │ │ │ │ stc2 10, cr15, [ip], {14} @ │ │ │ │ vpmax.u8 d15, d3, d30 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnscc pc, #76, 2 │ │ │ │ blls 0x1fd3fc │ │ │ │ @ instruction: 0xf0e09303 │ │ │ │ - andlt pc, r4, r7, lsl #26 │ │ │ │ + strdlt pc, [r4], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebafa18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -74058,15 +74058,15 @@ │ │ │ │ msreq CPSR_c, #-1073741776 @ 0xc0000030 │ │ │ │ stc2 10, cr15, [ip], {14} @ │ │ │ │ vpmax.u8 d15, d3, d30 │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ blls 0x1fd448 │ │ │ │ vst1.8 {d15-d16}, [r4], lr │ │ │ │ strls r9, [r0], #-771 @ 0xfffffcfd │ │ │ │ - ldc2l 0, cr15, [r4, #-896] @ 0xfffffc80 │ │ │ │ + stc2l 0, cr15, [r4, #-896] @ 0xfffffc80 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebafa68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -74074,51 +74074,51 @@ │ │ │ │ tstle r6, r2, lsl #16 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ strls r4, [r0, #-1553] @ 0xfffff9ef │ │ │ │ vmin.s8 d20, d3, d10 │ │ │ │ @ instruction: 0xf2c024f9 │ │ │ │ blls 0x1d989c │ │ │ │ @ instruction: 0xf0dd9401 │ │ │ │ - ldrdlt pc, [r3], -fp │ │ │ │ + andlt pc, r3, fp, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64fbd30 │ │ │ │ - vsra.s64 d16, d20, #64 │ │ │ │ + vaddw.s8 q8, q8, d20 │ │ │ │ @ instruction: 0xf64f012d │ │ │ │ - vshr.s64 q8, q8, #64 │ │ │ │ + vmla.i d16, d16, d0[4] │ │ │ │ blmi 0xd8968 │ │ │ │ addscs pc, lr, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf924f21a │ │ │ │ - eorseq r8, r3, ip, asr #27 │ │ │ │ + @ instruction: 0xf914f21a │ │ │ │ + ldrhteq r8, [r3], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebafac8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstle r6, r2, lsl #16 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ strls r4, [r0, #-1553] @ 0xfffff9ef │ │ │ │ vmin.s8 d20, d3, d10 │ │ │ │ vmls.i d19, d0, d1[3] │ │ │ │ blls 0x1d98fc │ │ │ │ @ instruction: 0xf0dd9401 │ │ │ │ - andlt pc, r3, fp, lsr #25 │ │ │ │ + mullt r3, fp, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64fbd30 │ │ │ │ - vsra.s64 d16, d20, #64 │ │ │ │ + vaddw.s8 q8, q8, d20 │ │ │ │ @ instruction: 0xf64f012d │ │ │ │ - vshr.s64 q8, q8, #64 │ │ │ │ + vmla.i d16, d16, d0[4] │ │ │ │ blmi 0xd89c8 │ │ │ │ adccs pc, r6, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf8f4f21a │ │ │ │ - ldrsbteq r8, [r3], -ip │ │ │ │ + @ instruction: 0xf8e4f21a │ │ │ │ + eorseq r8, r3, ip, asr #27 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xf011b410 │ │ │ │ svclt 0x00140f01 │ │ │ │ ldcleq 0, cr15, [pc], #316 @ 0x58a6c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0048078b │ │ │ │ ldclmi 4, cr15, [pc], #-304 @ 0x5880c │ │ │ │ @@ -74188,67 +74188,67 @@ │ │ │ │ stmibvs r2, {r2, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8802101 │ │ │ │ stmib r2, {r0, r2, r4, r5, r6, r7, ip}^ │ │ │ │ andcs r3, r0, sl, lsl #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - orrvc pc, r8, #72, 12 @ 0x4800000 │ │ │ │ + cmnpvc r8, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpne r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnseq pc, pc, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andsne pc, ip, pc, asr #12 │ │ │ │ + andne pc, ip, pc, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ addsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf848f21a │ │ │ │ + @ instruction: 0xf838f21a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebafc7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r4, #992] @ 0x3e0 │ │ │ │ stclne 6, cr4, [r0], #-12 │ │ │ │ @ instruction: 0x4608d016 │ │ │ │ @ instruction: 0xf8d16819 │ │ │ │ ldclvs 0, cr12, [r9, #-80] @ 0xffffffb0 │ │ │ │ svccc 0x0000f41c │ │ │ │ andle r4, r9, r1, lsl r4 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ pop {r1, r3, r8, r9, fp, ip} │ │ │ │ blvs 0xff6a8aec │ │ │ │ - stcllt 0, cr15, [r8, #824]! @ 0x338 │ │ │ │ + ldcllt 0, cr15, [r8, #824] @ 0x338 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - ldclt 0, cr15, [sl, #824] @ 0x338 │ │ │ │ - teqpne r4, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + stclt 0, cr15, [sl, #824] @ 0x338 │ │ │ │ + msrne R12_usr, pc │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subsne pc, r0, pc, asr #12 │ │ │ │ + subne pc, r0, pc, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ vhsub.s16 d7, d26, d4 │ │ │ │ - svclt 0x0000f819 │ │ │ │ - eorseq r8, r3, r0, lsr #31 │ │ │ │ + svclt 0x0000f809 │ │ │ │ + mlaseq r3, r0, pc, r8 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebafce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ umulllt r2, r2, r5, r3 @ │ │ │ │ ldmdavs sp, {r1, r2, r3, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8f4f0cb │ │ │ │ + @ instruction: 0xf8e4f0cb │ │ │ │ ldrtmi r4, [r0], -r4, lsl #12 │ │ │ │ - @ instruction: 0xf8f0f0cb │ │ │ │ + @ instruction: 0xf8e0f0cb │ │ │ │ vnmls.f32 s8, s26, s28 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ tstpcc r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ stmib sp, {r2, r3, r4, sl, lr}^ │ │ │ │ strtmi r4, [fp], #-0 │ │ │ │ @ instruction: 0xf0cb6808 │ │ │ │ - andlt pc, r2, fp, ror fp @ │ │ │ │ + andlt pc, r2, fp, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ addeq r7, fp, r2, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74261,15 +74261,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ orreq pc, r4, r0, lsl #2 │ │ │ │ ldrdeq pc, [r4], r0 │ │ │ │ - blx 0x1494eaa │ │ │ │ + blx 0x1094eaa │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, r2, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74282,15 +74282,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ orrvc pc, r4, r0, lsl #10 │ │ │ │ ldrdeq pc, [r8, -r0] │ │ │ │ - blx 0xa14efe │ │ │ │ + blx 0x614efe │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, lr, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74303,15 +74303,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ bicvc pc, r6, r0, lsl #10 │ │ │ │ ldrdeq pc, [ip, r0] │ │ │ │ - blx 0xfff94f50 │ │ │ │ + blx 0xffb94f50 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, sl, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74324,67 +74324,67 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ tstpvc r4, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - blx 0xff514fa4 │ │ │ │ + blx 0xff114fa4 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, r6, lsl #6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebafe98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ umulllt r2, r2, r5, r3 @ │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmdavs lr, {r2, r3, r9, sl, lr} │ │ │ │ - @ instruction: 0xf816f0cb │ │ │ │ + @ instruction: 0xf806f0cb │ │ │ │ vnmls.f32 s8, s26, s30 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r1, r0, lsl r4 │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0], #-1044 @ 0xfffffbec │ │ │ │ @ instruction: 0xf5001993 │ │ │ │ strtmi r7, [sl], #-293 @ 0xfffffedb │ │ │ │ addseq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ - blx 0xfe81500c │ │ │ │ + blx 0xfe41500c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ umulleq r7, fp, lr, r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaff00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ umulllt r2, r2, r5, r3 @ │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmdavs lr, {r2, r3, r9, sl, lr} │ │ │ │ - @ instruction: 0xffe2f0ca │ │ │ │ + @ instruction: 0xffd2f0ca │ │ │ │ vnmls.f32 s8, s26, s30 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r1, r0, lsl r4 │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0], #-1044 @ 0xfffffbec │ │ │ │ @ instruction: 0xf5001993 │ │ │ │ strtmi r7, [sl], #-326 @ 0xfffffeba │ │ │ │ tstpeq r8, #208, 16 @ p-variant is OBSOLETE @ 0xd00000 │ │ │ │ - blx 0x1b15074 │ │ │ │ + blx 0x1715074 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, r6, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74397,15 +74397,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ msrvc SPSR_sxc, r0, lsl #10 │ │ │ │ orrseq pc, ip, #208, 16 @ 0xd00000 │ │ │ │ - blx 0x10950c8 │ │ │ │ + blx 0xc950c8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, r2, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74418,15 +74418,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ orrvs pc, r4, r0, lsl #10 │ │ │ │ strteq pc, [r0], #-2256 @ 0xfffff730 │ │ │ │ - blx 0x61511c │ │ │ │ + blx 0x21511c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, lr, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74439,15 +74439,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0x41a4f200 │ │ │ │ strteq pc, [r4], #2256 @ 0x8d0 │ │ │ │ - @ instruction: 0xf9ecf0cb │ │ │ │ + @ instruction: 0xf9dcf0cb │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, sl, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74460,67 +74460,67 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0x61a5f500 │ │ │ │ streq pc, [r8, #-2256]! @ 0xfffff730 │ │ │ │ - @ instruction: 0xf9c2f0cb │ │ │ │ + @ instruction: 0xf9b2f0cb │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, r6, ror #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebb00b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ umulllt r2, r2, r5, r3 @ │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmdavs lr, {r2, r3, r9, sl, lr} │ │ │ │ - @ instruction: 0xff06f0ca │ │ │ │ + cdp2 0, 15, cr15, cr6, cr10, {6} │ │ │ │ vnmls.f32 s8, s26, s30 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r1, r0, lsl r4 │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0], #-1044 @ 0xfffffbec │ │ │ │ vmul.i8 d1, d16, d3 │ │ │ │ strtmi r5, [sl], #-428 @ 0xfffffe54 │ │ │ │ streq pc, [ip, #2256]! @ 0x8d0 │ │ │ │ - @ instruction: 0xf98ef0cb │ │ │ │ + @ instruction: 0xf97ef0cb │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, lr, ror r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebb0120 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ umulllt r2, r2, r5, r3 @ │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmdavs lr, {r2, r3, r9, sl, lr} │ │ │ │ - cdp2 0, 13, cr15, cr2, cr10, {6} │ │ │ │ + cdp2 0, 12, cr15, cr2, cr10, {6} │ │ │ │ vnmls.f32 s8, s26, s30 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r1, r0, lsl r4 │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0], #-1044 @ 0xfffffbec │ │ │ │ @ instruction: 0xf5001993 │ │ │ │ strtmi r6, [sl], #-454 @ 0xfffffe3a │ │ │ │ @ instruction: 0x0630f8d0 │ │ │ │ - @ instruction: 0xf95af0cb │ │ │ │ + @ instruction: 0xf94af0cb │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, r6, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74533,15 +74533,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0x61b4f200 │ │ │ │ ssateq pc, #21, r0, asr #17 @ │ │ │ │ - @ instruction: 0xf930f0cb │ │ │ │ + @ instruction: 0xf920f0cb │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74554,15 +74554,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ mvnvs pc, r0, lsl #10 │ │ │ │ @ instruction: 0x0738f8d0 │ │ │ │ - @ instruction: 0xf906f0cb │ │ │ │ + @ instruction: 0xf8f6f0cb │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, lr, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74575,15 +74575,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0x71bcf200 │ │ │ │ sbfxeq pc, r0, #17, #29 │ │ │ │ - @ instruction: 0xf8dcf0cb │ │ │ │ + @ instruction: 0xf8ccf0cb │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, sl, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74596,15 +74596,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ tstpvs r4, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ stmdaeq r0, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf8b2f0cb │ │ │ │ + @ instruction: 0xf8a2f0cb │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r6, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74617,15 +74617,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ biceq pc, r4, r0, lsl #12 │ │ │ │ stmiaeq r4, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf888f0cb │ │ │ │ + @ instruction: 0xf878f0cb │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74638,15 +74638,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ cmppne r8, r0, lsl #12 @ p-variant is OBSOLETE │ │ │ │ stmdbeq r8, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf85ef0cb │ │ │ │ + @ instruction: 0xf84ef0cb │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, lr, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74659,15 +74659,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ bicne pc, ip, r0, lsl #12 │ │ │ │ stmibeq ip, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf834f0cb │ │ │ │ + @ instruction: 0xf824f0cb │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, sl, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74680,15 +74680,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ msrvs CPSR_sc, r0, lsl #10 │ │ │ │ beq 0x1497544 │ │ │ │ - @ instruction: 0xf80af0cb │ │ │ │ + @ instruction: 0xfffaf0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r6, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74701,15 +74701,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ bicscs pc, r4, r0, lsl #12 │ │ │ │ beq 0xff597598 │ │ │ │ - @ instruction: 0xffe0f0ca │ │ │ │ + @ instruction: 0xffd0f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74722,15 +74722,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ cmppcc r8, r0, lsl #12 @ p-variant is OBSOLETE │ │ │ │ bleq 0x16975ec │ │ │ │ - @ instruction: 0xffb6f0ca │ │ │ │ + @ instruction: 0xffa6f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, lr, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74743,15 +74743,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ bicscc pc, ip, r0, lsl #12 │ │ │ │ bleq 0xff797640 │ │ │ │ - @ instruction: 0xff8cf0ca │ │ │ │ + @ instruction: 0xff7cf0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, sl, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74764,15 +74764,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ cmppvs r6, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ stcleq 8, cr15, [r0], #-832 @ 0xfffffcc0 │ │ │ │ - @ instruction: 0xff62f0ca │ │ │ │ + @ instruction: 0xff52f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r6, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74785,15 +74785,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ mvnmi pc, r0, lsl #12 │ │ │ │ stcleq 8, cr15, [r4], #832 @ 0x340 │ │ │ │ - @ instruction: 0xff38f0ca │ │ │ │ + @ instruction: 0xff28f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq r6, [fp], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74806,15 +74806,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ msrpl (UNDEF: 104), r0 │ │ │ │ stcleq 8, cr15, [r8, #-832]! @ 0xfffffcc0 │ │ │ │ - @ instruction: 0xff0ef0ca │ │ │ │ + cdp2 0, 15, cr15, cr14, cr10, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, lr, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74827,15 +74827,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ mvnpl pc, r0, lsl #12 │ │ │ │ stcleq 8, cr15, [ip, #832]! @ 0x340 │ │ │ │ - cdp2 0, 14, cr15, cr4, cr10, {6} │ │ │ │ + cdp2 0, 13, cr15, cr4, cr10, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, sl, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74848,69 +74848,69 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ msrvs SPSR_sxc, r0, lsl #10 │ │ │ │ mrceq 8, 3, APSR_nzcv, cr0, cr0, {6} │ │ │ │ - cdp2 0, 11, cr15, cr10, cr10, {6} │ │ │ │ + cdp2 0, 10, cr15, cr10, cr10, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq r6, [fp], r6 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebb06c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q4 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ umulllt r2, r5, r5, r3 │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0xf0ca681f │ │ │ │ - @ instruction: 0x4604fbff │ │ │ │ + strmi pc, [r4], -pc, ror #23 │ │ │ │ @ instruction: 0xf0ca4630 │ │ │ │ - bmi 0x4d84d8 │ │ │ │ + bmi 0x4d8498 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #10158080 @ 0x9b0000 │ │ │ │ ldrmi r4, [ip], #-1048 @ 0xfffffbe8 │ │ │ │ andmi lr, r0, sp, asr #19 │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r2, #-1053] @ 0xfffffbe3 │ │ │ │ mvnsvs pc, r0, lsl #12 │ │ │ │ @ instruction: 0xf8d0443b │ │ │ │ @ instruction: 0xf0ca0ef4 │ │ │ │ - andlt pc, r5, pc, lsr #29 │ │ │ │ + mullt r5, pc, lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ addeq r6, fp, r8, ror #20 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andcs pc, fp, #268435456 @ 0x10000000 │ │ │ │ sbcseq r6, r2, r9, lsl r8 │ │ │ │ - blt 0xffe15888 │ │ │ │ + blt 0xffa15888 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebb0750 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d26, d3 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc7178 │ │ │ │ strls r0, [r0], #-3960 @ 0xfffff088 │ │ │ │ - cdp2 0, 2, cr15, cr2, cr10, {6} │ │ │ │ + cdp2 0, 1, cr15, cr2, cr10, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq r6, [fp], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74922,15 +74922,15 @@ │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc71fc │ │ │ │ strls r0, [r0], #-4092 @ 0xfffff004 │ │ │ │ - ldc2l 0, cr15, [sl, #808]! @ 0x328 │ │ │ │ + stc2l 0, cr15, [sl, #808]! @ 0x328 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74942,15 +74942,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf1ac182a │ │ │ │ @ instruction: 0xf85c0178 │ │ │ │ strls r0, [r0], #-3192 @ 0xfffff388 │ │ │ │ - ldc2l 0, cr15, [r2, #808] @ 0x328 │ │ │ │ + stc2l 0, cr15, [r2, #808] @ 0x328 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74962,15 +74962,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf10c182a │ │ │ │ @ instruction: 0xf8dc010c │ │ │ │ strls r0, [r0], #-12 │ │ │ │ - stc2 0, cr15, [sl, #808]! @ 0x328 │ │ │ │ + ldc2 0, cr15, [sl, #808] @ 0x328 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74982,15 +74982,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf10c182a │ │ │ │ @ instruction: 0xf8dc0190 │ │ │ │ strls r0, [r0], #-144 @ 0xffffff70 │ │ │ │ - stc2 0, cr15, [r2, #808] @ 0x328 │ │ │ │ + ldc2l 0, cr15, [r2, #-808]! @ 0xfffffcd8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008b68b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75002,15 +75002,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc718a │ │ │ │ strls r0, [r0], #-276 @ 0xfffffeec │ │ │ │ - ldc2l 0, cr15, [sl, #-808] @ 0xfffffcd8 │ │ │ │ + stc2l 0, cr15, [sl, #-808] @ 0xfffffcd8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75022,15 +75022,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc71cc │ │ │ │ strls r0, [r0], #-408 @ 0xfffffe68 │ │ │ │ - ldc2 0, cr15, [r2, #-808]! @ 0xfffffcd8 │ │ │ │ + stc2 0, cr15, [r2, #-808]! @ 0xfffffcd8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75042,15 +75042,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc7107 │ │ │ │ strls r0, [r0], #-540 @ 0xfffffde4 │ │ │ │ - stc2 0, cr15, [sl, #-808] @ 0xfffffcd8 │ │ │ │ + ldc2l 0, cr15, [sl], #808 @ 0x328 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75062,15 +75062,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc7128 │ │ │ │ strls r0, [r0], #-672 @ 0xfffffd60 │ │ │ │ - stc2l 0, cr15, [r2], #808 @ 0x328 │ │ │ │ + ldc2l 0, cr15, [r2], {202} @ 0xca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75082,15 +75082,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc7149 │ │ │ │ strls r0, [r0], #-804 @ 0xfffffcdc │ │ │ │ - ldc2 0, cr15, [sl], #808 @ 0x328 │ │ │ │ + stc2 0, cr15, [sl], #808 @ 0x328 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75102,15 +75102,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc716a │ │ │ │ strls r0, [r0], #-936 @ 0xfffffc58 │ │ │ │ - ldc2 0, cr15, [r2], {202} @ 0xca │ │ │ │ + stc2 0, cr15, [r2], {202} @ 0xca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq r6, [fp], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75122,15 +75122,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ vadd.i8 d1, d12, d26 │ │ │ │ @ instruction: 0xf8dc412c │ │ │ │ strls r0, [r0], #-1068 @ 0xfffffbd4 │ │ │ │ - stc2l 0, cr15, [sl], #-808 @ 0xfffffcd8 │ │ │ │ + mrrc2 0, 12, pc, sl, cr10 @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75142,15 +75142,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc6196 │ │ │ │ strls r0, [r0], #-1200 @ 0xfffffb50 │ │ │ │ - mcrr2 0, 12, pc, r2, cr10 @ │ │ │ │ + ldc2 0, cr15, [r2], #-808 @ 0xfffffcd8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75162,15 +75162,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ vadd.i8 d1, d12, d26 │ │ │ │ @ instruction: 0xf8dc5134 │ │ │ │ strls r0, [r0], #-1332 @ 0xfffffacc │ │ │ │ - ldc2 0, cr15, [sl], {202} @ 0xca │ │ │ │ + stc2 0, cr15, [sl], {202} @ 0xca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75182,15 +75182,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc61b7 │ │ │ │ strls r0, [r0], #-1464 @ 0xfffffa48 │ │ │ │ - blx 0xffd15d0a │ │ │ │ + blx 0xff915d0a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq r6, fp, r2, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75202,15 +75202,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ vadd.i8 d1, d12, d26 │ │ │ │ @ instruction: 0xf8dc613c │ │ │ │ strls r0, [r0], #-1596 @ 0xfffff9c4 │ │ │ │ - blx 0xff315d5a │ │ │ │ + blx 0xfef15d5a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75222,15 +75222,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc61d8 │ │ │ │ strls r0, [r0], #-1728 @ 0xfffff940 │ │ │ │ - blx 0xfe915daa │ │ │ │ + blx 0xfe515daa │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq r6, [fp], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75242,15 +75242,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ vadd.i8 d1, d12, d26 │ │ │ │ @ instruction: 0xf8dc7144 │ │ │ │ strls r0, [r0], #-1860 @ 0xfffff8bc │ │ │ │ - blx 0x1f15dfa │ │ │ │ + blx 0x1b15dfa │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75262,15 +75262,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc61f9 │ │ │ │ strls r0, [r0], #-1992 @ 0xfffff838 │ │ │ │ - blx 0x1515e4a │ │ │ │ + blx 0x1115e4a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75282,15 +75282,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc014c │ │ │ │ strls r0, [r0], #-2124 @ 0xfffff7b4 │ │ │ │ - blx 0xb15e9a │ │ │ │ + blx 0x715e9a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75302,15 +75302,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc610d │ │ │ │ strls r0, [r0], #-2256 @ 0xfffff730 │ │ │ │ - blx 0x115eea │ │ │ │ + blx 0xffd15ee8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008b63b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75322,15 +75322,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc1154 │ │ │ │ strls r0, [r0], #-2388 @ 0xfffff6ac │ │ │ │ - blx 0xff715f38 │ │ │ │ + blx 0xff315f38 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75342,15 +75342,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc11d8 │ │ │ │ strls r0, [r0], #-2520 @ 0xfffff628 │ │ │ │ - blx 0xfed15f88 │ │ │ │ + blx 0xfe915f88 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75362,15 +75362,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc215c │ │ │ │ strls r0, [r0], #-2652 @ 0xfffff5a4 │ │ │ │ - blx 0xfe315fd8 │ │ │ │ + blx 0x1f15fd8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75388,47 +75388,47 @@ │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmpl r3, {r0, r3, fp, sp, lr}^ │ │ │ │ stmdblt ip, {r0, r1, r3, sl, lr}^ │ │ │ │ msrcc (UNDEF: 100), r0 │ │ │ │ @ instruction: 0xf8d04622 │ │ │ │ andlt r0, r3, r4, ror #22 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0x1016040 │ │ │ │ + blt 0xc16040 │ │ │ │ msrvs CPSR_fsx, r0, lsl #10 │ │ │ │ @ instruction: 0xf8d02200 │ │ │ │ andlt r0, r3, r0, ror #21 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0xd96054 │ │ │ │ + blt 0x996054 │ │ │ │ ldrsbteq pc, [ip], r0 @ │ │ │ │ @ instruction: 0xf0c9460d │ │ │ │ - blmi 0x819c8c │ │ │ │ + blmi 0x819c4c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vtst.8 , , │ │ │ │ vrshr.s64 q8, q8, #64 │ │ │ │ ldrmi r2, [r8], #-661 @ 0xfffffd6b │ │ │ │ ldrmi r6, [r3], #-2066 @ 0xfffff7ee │ │ │ │ vmla.i8 d27, d27, d28 │ │ │ │ vshl.s64 , q12, #0 │ │ │ │ mulls r0, r1, r5 │ │ │ │ @ instruction: 0xf6054622 │ │ │ │ @ instruction: 0xf8d5416c │ │ │ │ @ instruction: 0xf0ca0c6c │ │ │ │ - andlt pc, r3, sp, lsr #20 │ │ │ │ + andlt pc, r3, sp, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d11, d16 │ │ │ │ @ instruction: 0xf2c034f8 │ │ │ │ mulls r0, r1, r4 │ │ │ │ @ instruction: 0xf604462a │ │ │ │ @ instruction: 0xf8d431e8 │ │ │ │ @ instruction: 0xf0ca0be8 │ │ │ │ - andlt pc, r3, r7, lsl sl @ │ │ │ │ + andlt pc, r3, r7, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r6, fp, r8, ror #4 │ │ │ │ addeq r6, fp, ip, lsl r2 │ │ │ │ @@ -75438,249 +75438,249 @@ │ │ │ │ ldceq 2, cr15, [r1], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ cmppvs pc, ip, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldcleq 8, cr15, [r0], #880 @ 0x370 │ │ │ │ - ldmiblt sl, {r1, r3, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmiblt sl, {r1, r3, r6, r7, ip, sp, lr, pc}^ │ │ │ │ umulleq r6, fp, r4, r1 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldclcc 2, cr15, [r8], #300 @ 0x12c │ │ │ │ ldceq 2, cr15, [r1], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ cmnppl r4, ip, lsl #12 @ p-variant is OBSOLETE │ │ │ │ ldcleq 8, cr15, [r4, #-880]! @ 0xfffffc90 │ │ │ │ - stmiblt r2, {r1, r3, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r2!, {r1, r3, r6, r7, ip, sp, lr, pc} │ │ │ │ addeq r6, fp, r4, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb101c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0c90ff8 │ │ │ │ - bmi 0x5188b4 │ │ │ │ + bmi 0x518874 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnscc pc, fp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf6014604 │ │ │ │ @ instruction: 0xf85c51f8 │ │ │ │ ldcvs 0, cr2, [fp], {2} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0ca6808 │ │ │ │ - vmul.i8 d31, d23, d15 │ │ │ │ + vmla.i8 d31, d23, d15 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46202395 │ │ │ │ rsceq pc, ip, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0xf0cf6819 │ │ │ │ - svclt 0x0000bc2d │ │ │ │ + svclt 0x0000bc1d │ │ │ │ addeq r6, fp, r4, lsr #2 │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ @ instruction: 0xf0cd461a │ │ │ │ - svclt 0x0000bc3b │ │ │ │ + svclt 0x0000bc2b │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebb1088 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q12 │ │ │ │ vmls.i d22, d0, d0[0] │ │ │ │ @ instruction: 0x46070495 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf0cd6c60 │ │ │ │ - ldmib r4, {r0, r3, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r3, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0cd1011 │ │ │ │ - ldrtmi pc, [r3], -r7, lsl #23 @ │ │ │ │ + @ instruction: 0x4633fb77 │ │ │ │ strtmi r6, [sl], -r1, ror #25 │ │ │ │ - @ instruction: 0xf0ce200b │ │ │ │ - stclvs 8, cr15, [r1], #-44 @ 0xffffffd4 │ │ │ │ + @ instruction: 0xf0cd200b │ │ │ │ + stclvs 15, cr15, [r1], #-1004 @ 0xfffffc14 │ │ │ │ stcvs 6, cr4, [r0, #-168]! @ 0xffffff58 │ │ │ │ - stc2l 0, cr15, [r6, #820] @ 0x334 │ │ │ │ - blx 0x15961e8 │ │ │ │ + ldc2 0, cr15, [r6, #820]! @ 0x334 │ │ │ │ + blx 0x11961e8 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0cd4605 │ │ │ │ - stcvs 13, cr15, [r1, #-764]! @ 0xfffffd04 │ │ │ │ + stcvs 13, cr15, [r1, #-700]! @ 0xfffffd44 │ │ │ │ strmi r4, [r8], -sl, lsr #12 │ │ │ │ - ldc2 0, cr15, [r8], #820 @ 0x334 │ │ │ │ + stc2 0, cr15, [r8], #820 @ 0x334 │ │ │ │ ldrtmi r6, [r8], -r1, ror #24 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x1b16218 │ │ │ │ + bllt 0x1716218 │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ bfi r4, sl, (invalid: 12:9) │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb10f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - blx 0xfe796236 │ │ │ │ + blx 0xfe396236 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0xf0cd6cda │ │ │ │ - svclt 0x0000bb91 │ │ │ │ + svclt 0x0000bb81 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebb1120 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0x816254 │ │ │ │ + blx 0x416254 │ │ │ │ strmi r4, [r6], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0cd4621 │ │ │ │ - ldrtmi pc, [r1], -r9, lsl #27 @ │ │ │ │ + @ instruction: 0x4631fd79 │ │ │ │ vst1.8 {d20-d22}, [pc :256], r0 │ │ │ │ @ instruction: 0xf0cd4200 │ │ │ │ - strtmi pc, [r1], -r5, lsr #25 │ │ │ │ + @ instruction: 0x4621fc95 │ │ │ │ vld1.8 {d20-d22}, [pc :128], r0 │ │ │ │ @ instruction: 0xf0cd4200 │ │ │ │ - @ instruction: 0x4629fc9f │ │ │ │ + strtmi pc, [r9], -pc, lsl #25 │ │ │ │ vld1.8 {d20-d22}, [pc :128], r8 │ │ │ │ @ instruction: 0xf0cd4200 │ │ │ │ - @ instruction: 0x462afc99 │ │ │ │ + strtmi pc, [sl], -r9, lsl #25 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x1a9629e │ │ │ │ + blx 0x169629e │ │ │ │ @ instruction: 0x46214632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0cd40f8 │ │ │ │ - svclt 0x0000bd6b │ │ │ │ + svclt 0x0000bd5b │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r0, r7, lsl #12 │ │ │ │ strbvs pc, [r0], #-580 @ 0xfffffdbc @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf9e8f0c9 │ │ │ │ + @ instruction: 0xf9d8f0c9 │ │ │ │ strmi r2, [r5], -r0, lsl #2 │ │ │ │ - blx 0x9962da │ │ │ │ + blx 0x5962da │ │ │ │ strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ stclvs 12, cr6, [r0], #-900 @ 0xfffffc7c │ │ │ │ - @ instruction: 0xff8cf0ce │ │ │ │ + @ instruction: 0xff7cf0ce │ │ │ │ @ instruction: 0x1011e9d4 │ │ │ │ - blx 0x162f0 │ │ │ │ + blx 0xffc162f0 │ │ │ │ ldrtmi r6, [r2], -r1, ror #24 │ │ │ │ @ instruction: 0xf0cd6d20 │ │ │ │ - ldrtmi pc, [sl], -r3, asr #26 @ │ │ │ │ + @ instruction: 0x463afd33 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - ldc2 0, cr15, [lr, #-820]! @ 0xfffffccc │ │ │ │ + stc2 0, cr15, [lr, #-820]! @ 0xfffffccc │ │ │ │ strtmi r6, [sl], -r1, lsr #26 │ │ │ │ @ instruction: 0xf0ce4608 │ │ │ │ - @ instruction: 0x6c61fa9f │ │ │ │ + @ instruction: 0x6c61fa8f │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xffa9631c │ │ │ │ + blt 0xff69631c │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r1, r7, lsl #12 │ │ │ │ - @ instruction: 0xf9b4f0c9 │ │ │ │ + @ instruction: 0xf9a4f0c9 │ │ │ │ strmi r2, [r5], -r0, lsl #4 │ │ │ │ eorcs r4, r7, r1, lsl r6 │ │ │ │ - @ instruction: 0xf82cf0ca │ │ │ │ + @ instruction: 0xf81cf0ca │ │ │ │ smlabbcs r0, r8, r3, fp │ │ │ │ vmax.s8 d20, d4, d24 │ │ │ │ vmls.i d22, d0, d0[0] │ │ │ │ @ instruction: 0xf0cd0495 │ │ │ │ - strls pc, [r1, #-2789] @ 0xfffff51b │ │ │ │ + strls pc, [r1, #-2773] @ 0xfffff52b │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ smlattls r0, r1, ip, r6 │ │ │ │ @ instruction: 0xf0ce6c60 │ │ │ │ - stmib sp, {r0, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stclvs 5, cr7, [r2], #-0 │ │ │ │ ldrmi r6, [r0], -r3, ror #25 │ │ │ │ @ instruction: 0xf0ce4619 │ │ │ │ - ldmib r4, {r0, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0cd1011 │ │ │ │ - @ instruction: 0x6c61fab7 │ │ │ │ + @ instruction: 0x6c61faa7 │ │ │ │ stcvs 6, cr4, [r0, #-200]! @ 0xffffff38 │ │ │ │ - ldc2l 0, cr15, [ip], #820 @ 0x334 │ │ │ │ + stc2l 0, cr15, [ip], #820 @ 0x334 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf0cd4628 │ │ │ │ - stcvs 12, cr15, [r1, #-988]! @ 0xfffffc24 │ │ │ │ + stcvs 12, cr15, [r1, #-924]! @ 0xfffffc64 │ │ │ │ strmi r4, [r8], -sl, lsr #12 │ │ │ │ - blx 0x16963a0 │ │ │ │ + blx 0x12963a0 │ │ │ │ strbmi r6, [r8], -r1, ror #24 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cd47f0 │ │ │ │ - @ instruction: 0xf0c9baa1 │ │ │ │ - strmi pc, [r0], sp, lsr #19 │ │ │ │ + @ instruction: 0xf0c9ba91 │ │ │ │ + pkhbtmi pc, r0, sp, lsl #19 @ │ │ │ │ strbvs pc, [r0], #-580 @ 0xfffffdbc @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf9a6f0c9 │ │ │ │ + @ instruction: 0xf996f0c9 │ │ │ │ @ instruction: 0x46824631 │ │ │ │ @ instruction: 0xf0d24640 │ │ │ │ - @ instruction: 0x4639fcd3 │ │ │ │ + ldrtmi pc, [r9], -r3, asr #25 @ │ │ │ │ @ instruction: 0xf0d24650 │ │ │ │ - ldrbmi pc, [r2], -pc, asr #25 @ │ │ │ │ + @ instruction: 0x4652fcbf │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - cdp2 0, 1, cr15, cr12, cr15, {6} │ │ │ │ + cdp2 0, 0, cr15, cr12, cr15, {6} │ │ │ │ ldrbmi r6, [r0], -r1, ror #25 │ │ │ │ - stc2l 0, cr15, [r6], {210} @ 0xd2 │ │ │ │ + ldc2 0, cr15, [r6], #840 @ 0x348 │ │ │ │ @ instruction: 0x46414652 │ │ │ │ @ instruction: 0xf0cf4640 │ │ │ │ - stclvs 14, cr15, [r1], #76 @ 0x4c │ │ │ │ + stclvs 14, cr15, [r1], #12 │ │ │ │ strbmi r6, [r2], -r0, ror #24 │ │ │ │ - stc2l 0, cr15, [r2, #-840]! @ 0xfffffcb8 │ │ │ │ + ldc2l 0, cr15, [r2, #-840] @ 0xfffffcb8 │ │ │ │ svclt 0x0000e7bf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb12cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - blx 0x41640e │ │ │ │ + blx 0x1640c │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0cd6cda │ │ │ │ - strtmi pc, [r1], -r7, lsr #21 │ │ │ │ + @ instruction: 0x4621fa97 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 0x171642c │ │ │ │ + bllt 0x131642c │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebb1300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - @ instruction: 0xf92ef0c9 │ │ │ │ + @ instruction: 0xf91ef0c9 │ │ │ │ @ instruction: 0x46064631 │ │ │ │ - stc2 0, cr15, [sl, #-820] @ 0xfffffccc │ │ │ │ + ldc2l 0, cr15, [sl], #820 @ 0x334 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xe7614070 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebb132c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0xf0c94604 │ │ │ │ - @ instruction: 0x4605f919 │ │ │ │ - @ instruction: 0xf916f0c9 │ │ │ │ + strmi pc, [r5], -r9, lsl #18 │ │ │ │ + @ instruction: 0xf906f0c9 │ │ │ │ strmi r4, [r7], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0ce4628 │ │ │ │ - ldrtmi pc, [r1], -r9, ror #31 @ │ │ │ │ + @ instruction: 0x4631ffd9 │ │ │ │ @ instruction: 0xf0ce4638 │ │ │ │ - ldrtmi pc, [sl], -r5, ror #31 @ │ │ │ │ + @ instruction: 0x463affd5 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf816f0ce │ │ │ │ + @ instruction: 0xf806f0ce │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0cd2210 │ │ │ │ - @ instruction: 0x4631fdd7 │ │ │ │ + ldrtmi pc, [r1], -r7, asr #27 @ │ │ │ │ andscs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ - ldc2l 0, cr15, [r2, #820] @ 0x334 │ │ │ │ + stc2l 0, cr15, [r2, #820] @ 0x334 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf0ce4622 │ │ │ │ - strtmi pc, [r9], -r7, lsl #16 │ │ │ │ + @ instruction: 0xf0cd4622 │ │ │ │ + qsub8mi pc, r9, r7 @ │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0cd40f8 │ │ │ │ - svclt 0x0000ba19 │ │ │ │ + svclt 0x0000ba09 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r6, [r4], -r3, lsl #16 │ │ │ │ ldmdbvs lr, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ stmdavs r3, {r0, r2, r3, r4, r7, fp, sp, lr}^ │ │ │ │ @@ -75762,18 +75762,18 @@ │ │ │ │ stmdbvs r2!, {r0, r1, r8, r9, ip, lr}^ │ │ │ │ tstpl r3, #454656 @ 0x6f000 │ │ │ │ ldmeq fp, {r0, r1, r3, r4, r6, r9, lr} │ │ │ │ svclt 0x00a84293 │ │ │ │ cmnvs r3, r3, lsl r6 │ │ │ │ strbvs pc, [r0], #-580 @ 0xfffffdbc @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf872f0c9 │ │ │ │ + @ instruction: 0xf862f0c9 │ │ │ │ @ instruction: 0xf0c96560 │ │ │ │ - strvs pc, [r0, #2159]! @ 0x86f │ │ │ │ - @ instruction: 0xf86cf0c9 │ │ │ │ + strvs pc, [r0, #2143]! @ 0x85f │ │ │ │ + @ instruction: 0xf85cf0c9 │ │ │ │ andcs r6, r0, r0, lsr #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf50181f0 │ │ │ │ @ instruction: 0xf858584f │ │ │ │ @@ -75802,37 +75802,37 @@ │ │ │ │ svceq 0x002be789 │ │ │ │ ldr r6, [lr, -r3, lsr #15]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebb1580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64f2000 │ │ │ │ - vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ blmi 0xda848 │ │ │ │ strdls r2, [r0], -ip │ │ │ │ - @ instruction: 0xf914f1e1 │ │ │ │ - ldrhteq r8, [r3], -r4 │ │ │ │ + @ instruction: 0xf904f1e1 │ │ │ │ + eorseq r8, r3, r4, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebb15a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ umulllt r2, r3, r5, r3 │ │ │ │ @ instruction: 0xf0c9681d │ │ │ │ - bmi 0x459604 │ │ │ │ + bmi 0x4595c4 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldclcc 2, cr15, [r8], #300 @ 0x12c │ │ │ │ ldceq 2, cr15, [r1], {192} @ 0xc0 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #9109504 @ 0x8b0000 │ │ │ │ cmnpvs ip, ip, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8dc181c │ │ │ │ strtmi r0, [fp], #-3708 @ 0xfffff184 │ │ │ │ @ instruction: 0xf0c99400 │ │ │ │ - andlt pc, r3, pc, ror #29 │ │ │ │ + ldrdlt pc, [r3], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r5, fp, ip, lsl #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75844,150 +75844,150 @@ │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ andeq r1, lr, #37888 @ 0x9400 │ │ │ │ suble r2, r1, r0, lsl #24 │ │ │ │ cmnle r1, r0, lsl #22 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - blt 0xff316770 │ │ │ │ + blt 0xfef16770 │ │ │ │ blcs 0x8728c │ │ │ │ stccs 1, cr13, [r0], #-480 @ 0xfffffe20 │ │ │ │ @ instruction: 0x4622d030 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cd40f0 │ │ │ │ - ldmiblt ip, {r0, r5, r6, sl, fp, ip, sp, pc}^ │ │ │ │ + ldmiblt ip, {r0, r4, r6, sl, fp, ip, sp, pc}^ │ │ │ │ cmnle r6, r0, lsl #22 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cd40f0 │ │ │ │ - smlalbtlt fp, ip, r3, r8 │ │ │ │ + strhlt fp, [ip, #-131] @ 0xffffff7d │ │ │ │ cmple sl, r0, lsl #22 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0xfe4967b0 │ │ │ │ + bllt 0xfe0967b0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ cmnle r4, r0, lsl #22 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0xff7967d4 │ │ │ │ + bllt 0xff3967d4 │ │ │ │ teqle sl, r0, lsl #22 │ │ │ │ bfc r2, #8, #5 │ │ │ │ strbvs pc, [r0], -r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf0c89301 │ │ │ │ - andscs pc, pc, #364 @ 0x16c │ │ │ │ + andscs pc, pc, #300 @ 0x12c │ │ │ │ ldclvs 6, cr4, [r1], #28 │ │ │ │ - blx 0x1c167f6 │ │ │ │ + blx 0x18167f6 │ │ │ │ stmdblt r3!, {r0, r8, r9, fp, ip, pc}^ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0cd2201 │ │ │ │ - ldrtmi pc, [sl], -r5, asr #23 @ │ │ │ │ + @ instruction: 0x463afbb5 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cd40f0 │ │ │ │ - vldmiavs r0!, {s23-s87} │ │ │ │ + vldmiavs r0!, {s23-s71} │ │ │ │ strtmi r2, [r2], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0ce4629 │ │ │ │ - strb pc, [fp, r1, lsr #22]! @ │ │ │ │ + @ instruction: 0xe7ebfb11 │ │ │ │ cmppvs r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ cdpne 3, 6, cr2, cr2, cr1, {0} │ │ │ │ strtmi r6, [r9], -r8, asr #25 │ │ │ │ - blx 0x61683a │ │ │ │ + blx 0x21683a │ │ │ │ vaba.s8 d30, d20, d2 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ movwcs r0, #4501 @ 0x1195 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ strtmi r6, [r9], -r8, asr #25 │ │ │ │ - blx 0x316852 │ │ │ │ + blx 0xfff16850 │ │ │ │ vabd.s8 d30, d20, d24 │ │ │ │ vmla.i d22, d0, d0[0] │ │ │ │ movwcs r0, #4245 @ 0x1095 │ │ │ │ @ instruction: 0x4629221f │ │ │ │ @ instruction: 0xf0ce6cc0 │ │ │ │ - @ instruction: 0xe7b9faff │ │ │ │ + ldr pc, [r9, pc, ror #21]! │ │ │ │ cmppvs r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ cdpne 3, 6, cr2, cr2, cr1, {0} │ │ │ │ strtmi r6, [r9], -r8, asr #25 │ │ │ │ - blx 0xffd9687c │ │ │ │ + blx 0xff99687c │ │ │ │ vaba.s8 q15, q2, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46010395 │ │ │ │ ldclvs 2, cr2, [r8], {31} │ │ │ │ - blx 0xfe09688e │ │ │ │ + blx 0x1c9688e │ │ │ │ vaba.s8 q15, q2, q15 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ movwcs r0, #4501 @ 0x1195 │ │ │ │ stclvs 14, cr1, [r8], {98} @ 0x62 │ │ │ │ @ instruction: 0xf0ce4629 │ │ │ │ - @ instruction: 0xe78ffadf │ │ │ │ + str pc, [pc, pc, asr #21] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ cmnlt fp, #22020096 @ 0x1500000 │ │ │ │ stmdale r4!, {r0, r1, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ ldrlt r6, [r1], #3143 @ 0xc47 │ │ │ │ - cdp2 0, 14, cr15, cr10, cr8, {6} │ │ │ │ + cdp2 0, 13, cr15, cr10, cr8, {6} │ │ │ │ @ instruction: 0xf0c84680 │ │ │ │ - strmi pc, [r6], -r7, ror #29 │ │ │ │ + @ instruction: 0x4606fed7 │ │ │ │ @ instruction: 0xf0c92000 │ │ │ │ - andscs pc, pc, #160768 @ 0x27400 │ │ │ │ + andscs pc, pc, #144384 @ 0x23400 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0cd4630 │ │ │ │ - ldrtmi pc, [r2], -pc, ror #18 @ │ │ │ │ + @ instruction: 0x4632f95f │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xff3968f0 │ │ │ │ + blx 0xfef968f0 │ │ │ │ rsccs r4, r0, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf0cd4630 │ │ │ │ - andcs pc, r9, r5, ror #18 │ │ │ │ + andcs pc, r9, r5, asr r9 @ │ │ │ │ @ instruction: 0x4632463b │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0ce7800 │ │ │ │ - andlt pc, r2, r7, lsr #24 │ │ │ │ + andlt pc, r2, r7, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmle r4!, {r0, r1, r8, fp, sp}^ │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f021 │ │ │ │ muleq r5, r1, r5 │ │ │ │ andeq sl, r5, fp, lsr r7 │ │ │ │ andeq sl, r5, r5, ror #14 │ │ │ │ andeq sl, r5, r1, lsl #12 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0cd221f │ │ │ │ - strtmi pc, [sl], -r1, asr #18 │ │ │ │ + @ instruction: 0x462af931 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0ce41f0 │ │ │ │ - bmi 0x1808cec │ │ │ │ + bmi 0x1808cac │ │ │ │ svcne 0x0070ee1d │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmpl fp, {r3, r4, fp, sp, lr} │ │ │ │ ldrmi r1, [sp], #-2330 @ 0xfffff6e6 │ │ │ │ vshl.s8 d20, d3, d11 │ │ │ │ vshr.s64 , q12, #64 │ │ │ │ stmib sp, {r0, r4, r7}^ │ │ │ │ @ instruction: 0xf5002500 │ │ │ │ @ instruction: 0xf8d06170 │ │ │ │ @ instruction: 0xf0c90f00 │ │ │ │ - andlt pc, r2, r5, ror #27 │ │ │ │ + ldrdlt pc, [r2], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vnmla.f32 s8, s26, s24 │ │ │ │ vrecps.f32 , , q8 │ │ │ │ @@ -75997,15 +75997,15 @@ │ │ │ │ ldmdbne sl, {r0, r1, r3, r7, fp, ip, lr} │ │ │ │ strmi r4, [r3], #-1053 @ 0xfffffbe3 │ │ │ │ rscscc pc, r8, fp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strcs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvc pc, r4, r0, lsl #12 │ │ │ │ svceq 0x0084f8d0 │ │ │ │ - stc2l 0, cr15, [r0, #804] @ 0x324 │ │ │ │ + ldc2 0, cr15, [r0, #804]! @ 0x324 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ bmi 0xf3ae74 │ │ │ │ svcne 0x0070ee1d │ │ │ │ @@ -76015,15 +76015,15 @@ │ │ │ │ stmpl fp, {r3, r4, fp, sp, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrmi r1, [sp], #-2330 @ 0xfffff6e6 │ │ │ │ @ instruction: 0xf8514403 │ │ │ │ stmib sp, {r4, r5, r6, r7, r8, sl, fp}^ │ │ │ │ @ instruction: 0xf0c92500 │ │ │ │ - mullt r2, sp, sp │ │ │ │ + andlt pc, r2, sp, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vnmls.f32 s8, s26, s21 │ │ │ │ vrecps.f32 , , q8 │ │ │ │ @@ -76032,74 +76032,74 @@ │ │ │ │ ldmdavs r8, {r1, r4, fp, sp, lr} │ │ │ │ vadd.i8 d21, d28, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldmdbne sl, {r0, r4, r7, r8} │ │ │ │ strmi r4, [r3], #-1053 @ 0xfffffbe3 │ │ │ │ stcleq 8, cr15, [ip, #-324]! @ 0xfffffebc │ │ │ │ strcs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - ldc2l 0, cr15, [sl, #-804]! @ 0xfffffcdc │ │ │ │ + stc2l 0, cr15, [sl, #-804]! @ 0xfffffcdc │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0c881f0 │ │ │ │ - pkhbtmi pc, r0, r5, lsl #28 @ │ │ │ │ - cdp2 0, 1, cr15, cr2, cr8, {6} │ │ │ │ + strmi pc, [r0], r5, lsl #28 │ │ │ │ + cdp2 0, 0, cr15, cr2, cr8, {6} │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ - blx 0xff296a74 │ │ │ │ + blx 0xfee96a74 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ @ instruction: 0x4630221f │ │ │ │ - @ instruction: 0xf89af0cd │ │ │ │ + @ instruction: 0xf88af0cd │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf0cd4640 │ │ │ │ - @ instruction: 0xe729fa55 │ │ │ │ - cdp2 0, 0, cr15, cr0, cr8, {6} │ │ │ │ + str pc, [r9, -r5, asr #20]! │ │ │ │ + ldc2l 0, cr15, [r0, #800]! @ 0x320 │ │ │ │ rscscs r4, pc, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf0cd4605 │ │ │ │ - andscs pc, pc, sp, lsl #17 │ │ │ │ - blx 0xfed16aa0 │ │ │ │ + andscs pc, pc, sp, ror r8 @ │ │ │ │ + blx 0xfe916aa0 │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0ce4628 │ │ │ │ - @ instruction: 0x462afdb1 │ │ │ │ + strtmi pc, [sl], -r1, lsr #27 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cd41f0 │ │ │ │ - svclt 0x0000ba9b │ │ │ │ + svclt 0x0000ba8b │ │ │ │ addeq r5, fp, ip, lsr #18 │ │ │ │ addeq r5, fp, r2, ror #17 │ │ │ │ umulleq r5, fp, r8, r8 │ │ │ │ addeq r5, fp, r2, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebb19b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00030ff8 │ │ │ │ svcvs 0x0043b90b │ │ │ │ andcs fp, r0, fp, ror #2 │ │ │ │ - blx 0xfe416ae8 │ │ │ │ + blx 0x2016ae8 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ pop {r0, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf0ce4008 │ │ │ │ - andcs fp, r0, r7, ror pc │ │ │ │ + andcs fp, r0, r7, ror #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebb19f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs r6, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs r3, {r2, r9, sl, lr} │ │ │ │ svcvs 0x0085695b │ │ │ │ svclt 0x0048039b │ │ │ │ streq pc, [fp], -r6, asr #7 │ │ │ │ @ instruction: 0x012db1b5 │ │ │ │ addcs r2, r1, r6, lsl #2 │ │ │ │ - @ instruction: 0xf936f0cb │ │ │ │ + @ instruction: 0xf926f0cb │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ stmib r0, {r1, r2, r8, r9, sp, lr}^ │ │ │ │ stmib r0, {r3, r8, r9, ip, lr}^ │ │ │ │ @ instruction: 0xf884330a │ │ │ │ strdcs r3, [r0], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -76111,15 +76111,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebb1a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ beq 0x111e834 │ │ │ │ subsne lr, r0, r3, asr #20 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ eorscs sp, pc, r3 │ │ │ │ - cdp2 0, 6, cr15, cr10, cr12, {6} │ │ │ │ + cdp2 0, 5, cr15, cr10, cr12, {6} │ │ │ │ tstcs r0, r1 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebb1a78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff8 │ │ │ │ @@ -76129,15 +76129,15 @@ │ │ │ │ subsne lr, r3, r0, asr #20 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ vhadd.s8 d29, d4, d11 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ @ instruction: 0xf04f0195 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ stclvs 3, cr3, [r8, #1020] @ 0x3fc │ │ │ │ - @ instruction: 0xffbef0ce │ │ │ │ + @ instruction: 0xffaef0ce │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrbeq fp, [fp], r8, lsl #26 │ │ │ │ @ instruction: 0xe7ead5f7 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ subcs pc, r0, #201326595 @ 0xc000003 │ │ │ │ @@ -76156,632 +76156,633 @@ │ │ │ │ ldrbtmi r2, [r8], #-917 @ 0xfffffc6b │ │ │ │ vadd.i8 d22, d12, d0 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldmdavs fp, {r0, r4, r7, r8} │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8514403 │ │ │ │ @ instruction: 0xf0c90f18 │ │ │ │ - svclt 0x0000bc3f │ │ │ │ + svclt 0x0000bc2f │ │ │ │ addeq r5, fp, lr, asr r6 │ │ │ │ ldrlt r0, [r0], #-2699 @ 0xfffff575 │ │ │ │ stcne 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - andeq pc, pc, #1 │ │ │ │ + streq pc, [pc], #-1 @ 0x5a92c │ │ │ │ + andne pc, r1, #67108867 @ 0x4000003 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - vaddl.u8 q11, d17, d4 │ │ │ │ - tstvs r3, r3, lsl #8 │ │ │ │ - movwne pc, #5057 @ 0x13c1 @ │ │ │ │ - vmla.i q11, , d0[1] │ │ │ │ - @ instruction: 0xf85d5100 │ │ │ │ - cmpvs r3, r4, lsl #22 │ │ │ │ - andvs r6, r1, r2, asr #1 │ │ │ │ + stmib r0, {r2, r6, r7, sp, lr}^ │ │ │ │ + vsubl.u8 , d1, d4 │ │ │ │ + vsubl.u8 q9, d1, d3 │ │ │ │ + @ instruction: 0xf85d5300 │ │ │ │ + @ instruction: 0xf3c14b04 │ │ │ │ + stmib r0, {r0, r1, r8, lr}^ │ │ │ │ + addvs r3, r1, r0, lsl #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - mcrrcs 3, 12, pc, r2, cr1 @ │ │ │ │ - movtmi pc, #9153 @ 0x23c1 @ │ │ │ │ - vsubl.u8 q9, d1, d1 │ │ │ │ - bl 0xe6d7c │ │ │ │ - subseq r0, fp, ip, asr #4 │ │ │ │ - stmib r0, {r0, r7, sp, lr}^ │ │ │ │ - andcs r3, r0, r0, lsl #4 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - mcrrcs 3, 12, pc, r2, cr1 @ │ │ │ │ vsubw.u8 q9, , d1 │ │ │ │ - bl 0x12b29c │ │ │ │ - subvs r0, r3, ip, asr #6 │ │ │ │ - vmlsl.u8 q8, d17, d11 │ │ │ │ - @ instruction: 0xf0031181 │ │ │ │ - subseq r0, r2, ip, lsl r3 │ │ │ │ - andvs r4, r2, fp, lsl #6 │ │ │ │ - andcs r6, r0, r3, lsl #1 │ │ │ │ + vmlal.u q10, d1, d2[0] │ │ │ │ + vqdmulh.s q9, , d2[0] │ │ │ │ + addsmi r3, sl, r3, lsl #2 │ │ │ │ + bl 0x132b78 │ │ │ │ + stmib r0, {r2, r3, r6, r8, r9}^ │ │ │ │ + andcs r2, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x181cde8 │ │ │ │ - bleq 0xff319bc4 │ │ │ │ + vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ + andcs r2, r1, #134217729 @ 0x8000001 │ │ │ │ + strbmi pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + bl 0xeabe8 │ │ │ │ + beq 0xfe31b2a8 │ │ │ │ + orrne pc, r1, r1, asr #7 │ │ │ │ + tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ + andmi lr, r0, #192, 18 @ 0x300000 │ │ │ │ + @ instruction: 0xf85d430b │ │ │ │ + addvs r4, r3, r4, lsl #22 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + svclt 0x00004770 │ │ │ │ + blx 0x181cdec │ │ │ │ + bleq 0xff319bc8 │ │ │ │ mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ stmdbeq fp, {r1, r3, r4, r6, lr} │ │ │ │ cmnpmi r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ smlabtcs r3, r1, r3, pc @ │ │ │ │ stmib r0, {r0, r1, r4, r6, lr}^ │ │ │ │ andcs r1, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrlt fp, [r0], #-715 @ 0xfffffd35 │ │ │ │ andcs pc, r3, #67108867 @ 0x4000003 │ │ │ │ - strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - smullvs r0, r4, fp, r0 │ │ │ │ + strcc pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + swpvs r0, fp, [r4] │ │ │ │ vmla.f q11, , d2[0] │ │ │ │ - @ instruction: 0xf85d52c0 │ │ │ │ + @ instruction: 0xf85d4203 │ │ │ │ @ instruction: 0xf3c14b04 │ │ │ │ - orrvs r3, r3, r3, lsl #2 │ │ │ │ - smlabbvs r1, r2, r0, r6 │ │ │ │ + orrvs r5, r3, r0, asr #3 │ │ │ │ + andne lr, r2, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - movwcs fp, #1040 @ 0x410 │ │ │ │ - strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - sbcvs r2, r4, r1, lsl #4 │ │ │ │ - vmla.f q11, , d3[0] │ │ │ │ - addvs r1, r2, r1, lsl #8 │ │ │ │ - @ instruction: 0xf0016184 │ │ │ │ - stmib r0, {r0, r1, r2, r3, sl}^ │ │ │ │ - vsubw.u8 q9, , d0 │ │ │ │ - stmib r0, {r0, r1, r8, ip, sp}^ │ │ │ │ - @ instruction: 0xf85d1404 │ │ │ │ + andcs fp, r0, #16, 8 @ 0x10000000 │ │ │ │ + strcc pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + tstvs r4, r1, lsl #6 │ │ │ │ + @ instruction: 0xf00161c2 │ │ │ │ + andvs r0, r3, pc, lsl #8 │ │ │ │ + vmla.f q11, , d0[1] │ │ │ │ + subvs r1, r2, r1, lsl #8 │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ + stmib r0, {r2, r7, r8, sp, lr}^ │ │ │ │ + @ instruction: 0xf85d3102 │ │ │ │ andcs r4, r0, r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ - sbclt r4, fp, #805306368 @ 0x30000000 │ │ │ │ - sbcvs r2, r2, r1, lsl #8 │ │ │ │ - vmla.f q11, , d3[0] │ │ │ │ - vmlal.u q9, d1, d0[0] │ │ │ │ - stmib r0, {r7, r8, r9, sp}^ │ │ │ │ - vsubl.u8 q10, d1, d1 │ │ │ │ - @ instruction: 0xf85d3103 │ │ │ │ - andvs r4, r3, r4, lsl #22 │ │ │ │ - andcs r6, r0, r1, lsl #2 │ │ │ │ + sbclt r3, ip, #201326592 @ 0xc000000 │ │ │ │ + tstvs r3, r1, lsl #4 │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + vsubw.u8 q10, , d3 │ │ │ │ + smlalbbvs r2, r4, r0, r2 │ │ │ │ + smlalbtcs pc, r0, r1, r3 @ │ │ │ │ + blmi 0x198be8 │ │ │ │ + stmib r0, {r1, sp, lr}^ │ │ │ │ + andcs r1, r0, r2, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ cmnpmi r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq pc, #192, 4 @ p-variant is OBSOLETE │ │ │ │ cmpne r1, #12288 @ 0x3000 │ │ │ │ stceq 3, cr15, [sl], {193} @ 0xc1 │ │ │ │ - b 0x111b4bc │ │ │ │ + b 0x111b4c0 │ │ │ │ vst2.8 {d0-d3}, [r2], ip │ │ │ │ subsmi r1, sl, r0, lsl #4 │ │ │ │ vst1.16 {d0-d3}, [r3], fp │ │ │ │ vcgt.u8 d16, d17, d0 │ │ │ │ subsmi r6, r3, r0, lsl #3 │ │ │ │ bicpl lr, r1, #339968 @ 0x53000 │ │ │ │ vst4. {d11[0],d12[0],d13[0],d14[0]}, [r3 :256], r8 │ │ │ │ subseq r0, fp, r0, asr #7 │ │ │ │ andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - beq 0xfe347b88 │ │ │ │ + beq 0xfe347b8c │ │ │ │ + streq pc, [pc], #-1 @ 0x5aad0 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ - andvs r0, r2, ip, lsl r3 │ │ │ │ - addne pc, r1, #67108867 @ 0x4000003 │ │ │ │ - streq pc, [pc], #-1 @ 0x5aad8 │ │ │ │ - tstmi r3, #0, 10 │ │ │ │ - vmla.i q11, , d0[1] │ │ │ │ - vraddhn.i16 d20, , │ │ │ │ - stmib r0, {r0, r8, ip}^ │ │ │ │ - stmib r0, {r0, sl, ip, lr}^ │ │ │ │ - ldclt 1, cr3, [r0], #-16 │ │ │ │ + sbcvs r0, r4, ip, lsl r3 │ │ │ │ + strne pc, [r1], #-961 @ 0xfffffc3f │ │ │ │ + vaddl.u8 q11, d1, d2 │ │ │ │ + vsubl.u8 q10, d1, d3 │ │ │ │ + strcs r1, [r0, #-385] @ 0xfffffe7f │ │ │ │ + subvs r4, r5, fp, lsl #6 │ │ │ │ + addvs r6, r2, r4, asr #2 │ │ │ │ + tstvs r3, r0, lsr ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ - vsubl.u8 , d1, d3 │ │ │ │ - @ instruction: 0xf0014403 │ │ │ │ - subvs r0, r4, pc, lsl #6 │ │ │ │ - vaddw.u8 q11, , d2 │ │ │ │ - @ instruction: 0xf85d5200 │ │ │ │ + vsubw.u8 , , d3 │ │ │ │ + @ instruction: 0xf0015400 │ │ │ │ + andvs r0, r4, pc, lsl #4 │ │ │ │ + vaddw.u8 q11, , d3 │ │ │ │ + @ instruction: 0xf85d2303 │ │ │ │ @ instruction: 0xf3c14b04 │ │ │ │ - andvs r2, r2, r3, lsl #2 │ │ │ │ - smlabtcc r2, r0, r9, lr │ │ │ │ + stmib r0, {r0, r1, r8, lr}^ │ │ │ │ + subvs r2, r1, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - @ instruction: 0xf001b410 │ │ │ │ - vsubl.u8 q8, d1, d15 │ │ │ │ - movwcs r5, #1088 @ 0x440 │ │ │ │ - cmpvs r2, r4, asr #32 │ │ │ │ + movwcs fp, #1040 @ 0x410 │ │ │ │ + strcc pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + smlabbvs r4, r3, r1, r6 │ │ │ │ strbpl pc, [r0], #961 @ 0x3c1 @ │ │ │ │ - addvs r2, r4, r1, lsl #4 │ │ │ │ vmla.f q11, , d3[0] │ │ │ │ - andvs r4, r2, r3, lsl #8 │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ - stmib r0, {r0, r1, r7, r8, sp, lr}^ │ │ │ │ - @ instruction: 0xf85d4103 │ │ │ │ - andcs r4, r0, r4, lsl #22 │ │ │ │ + cmpvs r2, r3, lsl #6 │ │ │ │ + smlalbtpl pc, r0, r1, r3 @ │ │ │ │ + movwmi lr, #10688 @ 0x29c0 │ │ │ │ + @ instruction: 0xf85d2301 │ │ │ │ + stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ + andcs r3, r0, r0, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ - @ instruction: 0xf00152c0 │ │ │ │ - movwcs r0, #1039 @ 0x40f │ │ │ │ - addvs r6, r2, r4, asr #2 │ │ │ │ - andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ - blmi 0x198cf0 │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ + movwcs fp, #1040 @ 0x410 │ │ │ │ + strcc pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + orrvs r6, r3, r4, lsl #2 │ │ │ │ + strbpl pc, [r0], #961 @ 0x3c1 @ │ │ │ │ + vmla.f q11, , d3[0] │ │ │ │ + addvs r4, r4, r3, lsl #2 │ │ │ │ + @ instruction: 0xf85d60c1 │ │ │ │ + cmpvs r2, r4, lsl #22 │ │ │ │ movwcc lr, #2496 @ 0x9c0 │ │ │ │ - smlabtcs r3, r0, r9, lr │ │ │ │ - movwcc lr, #27072 @ 0x69c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ stmdbeq fp, {r4, r5, sl, ip, sp, pc} │ │ │ │ andeq pc, pc, #1 │ │ │ │ mvnseq pc, #3 │ │ │ │ - strbpl pc, [r0], #-961 @ 0xfffffc3f @ │ │ │ │ + strcc pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ tstmi r3, #4194304 @ 0x400000 │ │ │ │ - strpl lr, [r0], #-2496 @ 0xfffff640 │ │ │ │ - andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ + vaddl.u8 q11, d1, d5 │ │ │ │ + tstvs r4, r3, lsl #4 │ │ │ │ strbpl pc, [r0], #961 @ 0x3c1 @ │ │ │ │ - movwcs lr, #18880 @ 0x49c0 │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ - smlabtmi r2, r0, r9, lr │ │ │ │ - andcs fp, r0, r0, lsr ip │ │ │ │ + vmla.f q11, , d3[0] │ │ │ │ + addvs r5, r4, r0, asr #2 │ │ │ │ + ldclt 0, cr6, [r0], #-776 @ 0xfffffcf8 │ │ │ │ + andcs r6, r0, r1, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ stmdbeq fp, {r4, r5, sl, ip, sp, pc} │ │ │ │ - streq pc, [pc], #-1 @ 0x5abd8 │ │ │ │ + streq pc, [pc], #-1 @ 0x5abdc │ │ │ │ mvnseq pc, #3 │ │ │ │ - strbpl pc, [r0, #961] @ 0x3c1 @ │ │ │ │ + strcc pc, [r3, #-961] @ 0xfffffc3f │ │ │ │ andcs r4, r0, #-1946157056 @ 0x8c000000 │ │ │ │ - strcc pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - vaddl.u8 q11, d17, d5 │ │ │ │ - stmib r0, {r0, r1, r8, lr}^ │ │ │ │ - sbcvs r4, r1, r4, lsl #6 │ │ │ │ - stmib r0, {r4, r5, sl, fp, ip, sp, pc}^ │ │ │ │ + strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + vaddw.u8 q11, , d5 │ │ │ │ + sbcvs r5, r4, r0, asr #3 │ │ │ │ + ldclt 0, cr6, [r0], #-516 @ 0xfffffdfc │ │ │ │ + stmib r0, {r0, r1, r6, r8, sp, lr}^ │ │ │ │ andcs r2, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - bleq 0xff2dd034 │ │ │ │ + bleq 0xff2dd038 │ │ │ │ mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ - sbclt fp, ip, #16, 10 @ 0x4000000 │ │ │ │ + sbclt fp, ip, #16, 8 @ 0x10000000 │ │ │ │ vst2.8 {d4-d7}, [r2 :128], r3 │ │ │ │ subsmi r6, sl, r0, lsl #4 │ │ │ │ - strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ b 0x144778c │ │ │ │ @ instruction: 0xf1bc2c12 │ │ │ │ - stmdale r4!, {r0, r1, r8, r9, sl, fp} │ │ │ │ + stmdale r6!, {r0, r1, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf00ce8df │ │ │ │ - ldrne r0, [sp, -r4, lsl #4] │ │ │ │ + ldmdbne pc, {r2, r9} @ │ │ │ │ movwmi lr, #15107 @ 0x3b03 │ │ │ │ - subvs r2, r4, r0, lsl #4 │ │ │ │ - strcs pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - andcc lr, r3, #192, 18 @ 0x300000 │ │ │ │ - smlabtpl r0, r1, r3, pc @ │ │ │ │ - andvs r6, r1, r4, lsl #1 │ │ │ │ + vsubl.u8 q9, d1, d0 │ │ │ │ + stmib r0, {r0, r1, sl, sp}^ │ │ │ │ + addvs r3, r4, r3, lsl #4 │ │ │ │ + movwpl pc, #961 @ 0x3c1 @ │ │ │ │ + blmi 0x198dbc │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ + smlabtcc r0, r0, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - @ instruction: 0xf04fbd10 │ │ │ │ - blx 0xe7466 │ │ │ │ - andcs pc, r0, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf04fe7e7 │ │ │ │ - blx 0xe3472 │ │ │ │ - andcs pc, r0, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf043e7e1 │ │ │ │ + @ instruction: 0xf04f4770 │ │ │ │ + andcs r3, r0, #16777216 @ 0x1000000 │ │ │ │ + vqrdmulh.s d15, d3, d4 │ │ │ │ + @ instruction: 0xf04fe7e5 │ │ │ │ + andcs r2, r0, #16777216 @ 0x1000000 │ │ │ │ + vqrdmulh.s d15, d3, d4 │ │ │ │ + @ instruction: 0xf043e7df │ │ │ │ ldmibeq r2, {r7, r8, r9}^ │ │ │ │ - svclt 0x0000e7dd │ │ │ │ + svclt 0x0000e7db │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb1e84 │ │ │ │ + bl 0xfebb1e88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe0 │ │ │ │ ldrdlt r5, [r3], r5 @ │ │ │ │ @ instruction: 0xf890b125 │ │ │ │ @ instruction: 0x460460d6 │ │ │ │ strcs fp, [r0, #-326] @ 0xfffffeba │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - blcs 0xb50bc │ │ │ │ + blcs 0xb50c0 │ │ │ │ vrhadd.s8 d29, d7, d23 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ mlacs r2, r5, r3, r2 │ │ │ │ andcs pc, r0, ip, asr #13 │ │ │ │ - @ instruction: 0xf0c9681f │ │ │ │ - ldmdbmi r5, {r0, r2, r3, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0c8681f │ │ │ │ + ldmdbmi r5, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ ldmdapl fp, {r0, r3, fp, sp, lr}^ │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrtmi r1, [fp], #-2078 @ 0xfffff7e2 │ │ │ │ svceq 0x009cf851 │ │ │ │ @ instruction: 0xf0c99600 │ │ │ │ - movwcs pc, #10861 @ 0x2a6d @ │ │ │ │ + movwcs pc, #10843 @ 0x2a5b @ │ │ │ │ rscvs r4, r3, r8, lsr #12 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64fbdf0 │ │ │ │ - vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ @ instruction: 0xf64f012d │ │ │ │ - vshr.s64 d17, d16, #64 │ │ │ │ - blmi 0x11adc8 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ + blmi 0x11adcc │ │ │ │ subsvs pc, r1, #68157440 @ 0x4100000 │ │ │ │ - mrc2 2, 7, pc, cr4, cr7, {0} │ │ │ │ - addeq r5, fp, sl, lsl #5 │ │ │ │ - ldrsbteq r8, [r3], -r8 │ │ │ │ + mcr2 2, 7, pc, cr2, cr7, {0} @ │ │ │ │ + addeq r5, fp, r6, lsl #5 │ │ │ │ + eorseq r8, r3, r8, asr #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb1f2c │ │ │ │ + bl 0xfebb1f30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe8 │ │ │ │ ldrdlt r3, [r2], r5 │ │ │ │ - bllt 0x172c54c │ │ │ │ + bllt 0x172c550 │ │ │ │ ldrbeq pc, [r0, #583]! @ 0x247 @ │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ smullseq pc, r7, r4, r8 @ │ │ │ │ @ instruction: 0xf6cc2222 │ │ │ │ stmdavs lr!, {r9, ip, sp} │ │ │ │ addne lr, r0, r2, asr #20 │ │ │ │ - @ instruction: 0xffc4f0c8 │ │ │ │ + @ instruction: 0xffb2f0c8 │ │ │ │ @ instruction: 0xee1d4a1c │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdane sp, {r9, sp} │ │ │ │ @ instruction: 0xf8514433 │ │ │ │ strls r0, [r0, #-3996] @ 0xfffff064 │ │ │ │ - blx 0x9970a0 │ │ │ │ + blx 0x5170a4 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrbeq pc, [r0, #583]! @ 0x247 @ │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf8802300 │ │ │ │ @ instruction: 0xf0c830d6 │ │ │ │ - vst1.64 {d31-d32}, [pc :128], r3 │ │ │ │ + vst1.64 {d31-d32}, [pc :64], r1 │ │ │ │ strmi r7, [r6], -r4, lsr #5 │ │ │ │ @ instruction: 0xf0ce6829 │ │ │ │ - @ instruction: 0x4631fc1f │ │ │ │ + ldrtmi pc, [r1], -sp, lsl #24 @ │ │ │ │ vld1.8 {d20-d22}, [pc :256], r0 │ │ │ │ @ instruction: 0xf0cc1200 │ │ │ │ - stmdavs r9!, {r0, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0ce4630 │ │ │ │ - @ instruction: 0xe7bbfc7f │ │ │ │ - strdeq r5, [fp], sl │ │ │ │ + ldr pc, [fp, sp, ror #24]! │ │ │ │ + strdeq r5, [fp], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb1fd8 │ │ │ │ + bl 0xfebb1fdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0xff117108 │ │ │ │ + blx 0xfec9710c │ │ │ │ @ instruction: 0x46064631 │ │ │ │ - cdp2 0, 9, cr15, cr14, cr12, {6} │ │ │ │ + cdp2 0, 8, cr15, cr12, cr12, {6} │ │ │ │ @ instruction: 0x46294632 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4070 │ │ │ │ - svclt 0x0000b8f5 │ │ │ │ + svclt 0x0000b8f3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb2008 │ │ │ │ + bl 0xfebb200c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ vshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0xf0c82595 │ │ │ │ - vpmax.s8 d31, d17, d25 │ │ │ │ + vpmin.s8 d31, d17, d7 │ │ │ │ strmi r0, [r4], -r4, ror #5 │ │ │ │ @ instruction: 0xf0ce6829 │ │ │ │ - strtmi pc, [r1], -r5, ror #23 │ │ │ │ + @ instruction: 0x4621fbd3 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - ldc2 0, cr15, [ip, #816]! @ 0x330 │ │ │ │ + stc2 0, cr15, [sl, #816]! @ 0x330 │ │ │ │ strtmi r6, [r0], -r9, lsr #16 │ │ │ │ rsceq pc, r4, #268435460 @ 0x10000004 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - mcrrlt 0, 12, pc, r4, cr14 @ │ │ │ │ + ldclt 0, cr15, [r2], #-824 @ 0xfffffcc8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb2048 │ │ │ │ + bl 0xfebb204c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ vshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0xf0c82595 │ │ │ │ - vpmax.s8 d31, d17, d9 │ │ │ │ + vpmin.s8 , , │ │ │ │ strmi r0, [r4], -r4, ror #5 │ │ │ │ @ instruction: 0xf0ce6829 │ │ │ │ - strtmi pc, [r1], -r5, asr #23 │ │ │ │ + @ instruction: 0x4621fbb3 │ │ │ │ andcs r4, r2, #32, 12 @ 0x2000000 │ │ │ │ - ldc2 0, cr15, [ip, #816] @ 0x330 │ │ │ │ + stc2 0, cr15, [sl, #816] @ 0x330 │ │ │ │ strtmi r6, [r0], -r9, lsr #16 │ │ │ │ rsceq pc, r4, #268435460 @ 0x10000004 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - stclt 0, cr15, [r4], #-824 @ 0xfffffcc8 │ │ │ │ + ldclt 0, cr15, [r2], {206} @ 0xce │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb2088 │ │ │ │ + bl 0xfebb208c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r3, r8 │ │ │ │ ldrmi r4, [r9], -sl, lsl #12 │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - @ instruction: 0xf244fc2d │ │ │ │ + vfma.f32 d31, d4, d11 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46210395 │ │ │ │ ldclvs 6, cr4, [sl], {32} │ │ │ │ - blx 0xff2171de │ │ │ │ + blx 0xfed971e2 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r0, r9, sp} │ │ │ │ @ instruction: 0xf0cc4010 │ │ │ │ - svclt 0x0000bc79 │ │ │ │ - bleq 0xff2dd2ec │ │ │ │ + svclt 0x0000bc67 │ │ │ │ + bleq 0xff2dd2f0 │ │ │ │ mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ sbclt fp, ip, #16, 8 @ 0x10000000 │ │ │ │ vst2.8 {d4-d7}, [r2 :128], r3 │ │ │ │ subsmi r6, sl, r0, lsl #4 │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ b 0x1447a44 │ │ │ │ @ instruction: 0xf1bc2c12 │ │ │ │ - stmdale r2!, {r0, r1, r8, r9, sl, fp} │ │ │ │ + stmdale r4!, {r0, r1, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf00ce8df │ │ │ │ - ldrne r0, [fp, #-516] @ 0xfffffdfc │ │ │ │ + ldrne r0, [sp, -r4, lsl #4] │ │ │ │ movwmi lr, #15107 @ 0x3b03 │ │ │ │ strcs r2, [r0], #-512 @ 0xfffffe00 │ │ │ │ - addvs r6, r4, r3, asr #1 │ │ │ │ - @ instruction: 0xf85d2301 │ │ │ │ - subvs r4, r1, r4, lsl #22 │ │ │ │ - andvs r6, r3, r2, lsl #2 │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ + andcc lr, r3, #192, 18 @ 0x300000 │ │ │ │ + addvs r2, r4, r1, lsl #6 │ │ │ │ + smlabtcc r0, r0, r9, lr │ │ │ │ + blmi 0x199078 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04f4770 │ │ │ │ andcs r3, r0, #16777216 @ 0x1000000 │ │ │ │ vqrdmulh.s d15, d3, d4 │ │ │ │ - @ instruction: 0xf04fe7e9 │ │ │ │ + @ instruction: 0xf04fe7e7 │ │ │ │ andcs r2, r0, #16777216 @ 0x1000000 │ │ │ │ vqrdmulh.s d15, d3, d4 │ │ │ │ - @ instruction: 0xf043e7e3 │ │ │ │ + @ instruction: 0xf043e7e1 │ │ │ │ ldmibeq r2, {r7, r8, r9}^ │ │ │ │ - svclt 0x0000e7df │ │ │ │ - bleq 0xff2dd360 │ │ │ │ + svclt 0x0000e7dd │ │ │ │ + bleq 0xff2dd364 │ │ │ │ mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ sbclt fp, ip, #16, 8 @ 0x10000000 │ │ │ │ vst2.8 {d4-d7}, [r2 :128], r3 │ │ │ │ subsmi r6, sl, r0, lsl #4 │ │ │ │ - b 0x1447ab4 │ │ │ │ + b 0x1447ab8 │ │ │ │ @ instruction: 0xf1bc2c12 │ │ │ │ - stmdale r5!, {r0, r1, r8, r9, sl, fp} │ │ │ │ + stmdale r4!, {r0, r1, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf00ce8df │ │ │ │ - ldmdane lr, {r2, r9} │ │ │ │ + ldrne r0, [sp, -r4, lsl #4] │ │ │ │ movwmi lr, #15107 @ 0x3b03 │ │ │ │ - strcs r2, [r0], #-512 @ 0xfffffe00 │ │ │ │ - subvs r6, r4, r3, asr #1 │ │ │ │ - movwcs pc, #13249 @ 0x33c1 @ │ │ │ │ - blmi 0x1990e0 │ │ │ │ - smlabtpl r0, r1, r3, pc @ │ │ │ │ - addvs r6, r3, r2, lsl #2 │ │ │ │ - andcs r6, r0, r1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - strcc pc, [r1], #-79 @ 0xffffffb1 │ │ │ │ - blx 0x16378e │ │ │ │ - strb pc, [r6, r3, lsl #6]! @ │ │ │ │ - strcs pc, [r1], #-79 @ 0xffffffb1 │ │ │ │ - blx 0x16379a │ │ │ │ - strb pc, [r0, r3, lsl #6]! @ │ │ │ │ - orreq pc, r0, #67 @ 0x43 │ │ │ │ - @ instruction: 0xe7dc09d2 │ │ │ │ + vsubl.u8 q9, d1, d0 │ │ │ │ + stmib r0, {r0, r1, sl, sp}^ │ │ │ │ + vsubl.u8 , d1, d3 │ │ │ │ + movwcs r5, #256 @ 0x100 │ │ │ │ + andseq lr, sl, r0, lsl #17 │ │ │ │ + blmi 0x1990ec │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + @ instruction: 0xf04f4770 │ │ │ │ + andcs r3, r0, #16777216 @ 0x1000000 │ │ │ │ + vqrdmulh.s d15, d3, d4 │ │ │ │ + @ instruction: 0xf04fe7e7 │ │ │ │ + andcs r2, r0, #16777216 @ 0x1000000 │ │ │ │ + vqrdmulh.s d15, d3, d4 │ │ │ │ + @ instruction: 0xf043e7e1 │ │ │ │ + ldmibeq r2, {r7, r8, r9}^ │ │ │ │ + svclt 0x0000e7dd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb21ac │ │ │ │ + bl 0xfebb21b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldreq r6, [fp], #-2395 @ 0xfffff6a5 │ │ │ │ andcs sp, r0, r6, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ vadd.f32 q11, q2, q1 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ stmvs r5, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebac7e8 │ │ │ │ + bne 0xfebac7ec │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - stc2l 7, cr15, [sl, #-1012] @ 0xfffffc0c │ │ │ │ + stc2l 7, cr15, [r8, #-1012] @ 0xfffffc0c │ │ │ │ andcs r6, sl, #6336 @ 0x18c0 │ │ │ │ strtmi r6, [fp], #-226 @ 0xffffff1e │ │ │ │ andcs r6, r0, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb2204 │ │ │ │ + bl 0xfebb2208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldreq r6, [fp], #-2395 @ 0xfffff6a5 │ │ │ │ andcs sp, r0, r6, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ vadd.f32 q11, q2, q1 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ stmvs r5, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebac840 │ │ │ │ + bne 0xfebac844 │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - ldc2 7, cr15, [lr, #-1012] @ 0xfffffc0c │ │ │ │ + ldc2 7, cr15, [ip, #-1012] @ 0xfffffc0c │ │ │ │ andcs r6, r7, #6336 @ 0x18c0 │ │ │ │ strtmi r6, [fp], #-226 @ 0xffffff1e │ │ │ │ andcs r6, r0, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb225c │ │ │ │ + bl 0xfebb2260 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0xf0004615 │ │ │ │ strbeq r0, [r3, #1039] @ 0x40f │ │ │ │ @ instruction: 0xf1a4d52a │ │ │ │ - blcs 0x11bc94 │ │ │ │ + blcs 0x11bc98 │ │ │ │ andcs fp, r1, r8, lsl #31 │ │ │ │ tstcs r0, r5, lsl #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0c8bdf8 │ │ │ │ - vmul.i8 , , │ │ │ │ + vmul.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf5042395 │ │ │ │ strmi r6, [r4], -r7, lsl #5 │ │ │ │ ldmdavs r9, {r1, r4, r7} │ │ │ │ - blx 0xfea973d8 │ │ │ │ + blx 0xfe6173dc │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf0cc4620 │ │ │ │ - @ instruction: 0x4628fbf3 │ │ │ │ + strtmi pc, [r8], -r1, ror #23 │ │ │ │ @ instruction: 0xf0cc4621 │ │ │ │ - andcs pc, r0, r3, lsl #21 │ │ │ │ + andcs pc, r0, r1, ror sl @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - @ instruction: 0xf952f0c8 │ │ │ │ + @ instruction: 0xf940f0c8 │ │ │ │ strbvs pc, [r0, -r4, asr #4] @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andcs pc, fp, #4, 4 @ 0x40000000 │ │ │ │ sbcseq r4, r2, r4, lsl #12 │ │ │ │ ldmdavs r9, {r3, r4, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ - stc2 0, cr15, [r6, #-824]! @ 0xfffffcc8 │ │ │ │ + ldc2 0, cr15, [r4, #-824] @ 0xfffffcc8 │ │ │ │ @ instruction: 0x46206d79 │ │ │ │ - ldc2l 0, cr15, [r0], #-836 @ 0xfffffcbc │ │ │ │ + mrrc2 0, 13, pc, lr, cr1 @ │ │ │ │ svclt 0x0000e7d6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb22fc │ │ │ │ + bl 0xfebb2300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ strmi r6, [r4], -r1, asr #26 │ │ │ │ ldrmi r4, [r1], #-1557 @ 0xfffff9eb │ │ │ │ - @ instruction: 0xf882f07e │ │ │ │ + @ instruction: 0xf870f07e │ │ │ │ stmdavs r3!, {r3, r8, r9, ip, sp, pc} │ │ │ │ orrseq r6, fp, #1490944 @ 0x16c000 │ │ │ │ @ instruction: 0x4630d436 │ │ │ │ - mcr2 0, 7, pc, cr6, cr1, {6} @ │ │ │ │ + mrc2 0, 6, pc, cr4, cr1, {6} │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - stclvs 12, cr15, [r3, #-644]! @ 0xfffffd7c │ │ │ │ + stclvs 12, cr15, [r3, #-636]! @ 0xfffffd84 │ │ │ │ strvs r4, [r3, #1067]! @ 0x42b │ │ │ │ ldrtmi r6, [r1], -r0, lsr #16 │ │ │ │ - mcr2 0, 6, pc, cr8, cr1, {6} @ │ │ │ │ + mrc2 0, 5, pc, cr6, cr1, {6} │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q2, q8 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x462a0395 │ │ │ │ - blvs 0xff6ac9e4 │ │ │ │ - stc2 7, cr15, [r6], {253} @ 0xfd │ │ │ │ + blvs 0xff6ac9e8 │ │ │ │ + stc2 7, cr15, [r4], {253} @ 0xfd │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ @ instruction: 0xf0d165a3 │ │ │ │ - movwcs pc, #11971 @ 0x2ec3 @ │ │ │ │ + movwcs pc, #11953 @ 0x2eb1 @ │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - stclvs 12, cr15, [r3, #-436]! @ 0xfffffe4c │ │ │ │ + stclvs 12, cr15, [r3, #-428]! @ 0xfffffe54 │ │ │ │ strtmi r4, [fp], #-1584 @ 0xfffff9d0 │ │ │ │ @ instruction: 0xf0d165a3 │ │ │ │ - strb pc, [r7, r3, lsr #29] @ │ │ │ │ + bfi pc, r1, (invalid: 29:7) @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb23b0 │ │ │ │ + bl 0xfebb23b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe8 │ │ │ │ ldrdlt r3, [r3], r5 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ stmiavs r3, {r0, r1, r3, r4, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ andle r2, sl, r4, lsl #22 │ │ │ │ - blcs 0x1511e8 │ │ │ │ + blcs 0x1511ec │ │ │ │ @ instruction: 0x4611d038 │ │ │ │ andlt r4, r3, sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blcs 0x3d500c │ │ │ │ + blcs 0x3d5010 │ │ │ │ vand d29, d4, d16 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x462a0395 │ │ │ │ - blvs 0xff6aca6c │ │ │ │ - mcrr2 7, 15, pc, r2, cr13 @ │ │ │ │ + blvs 0xff6aca70 │ │ │ │ + mcrr2 7, 15, pc, r0, cr13 @ │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ @ instruction: 0xf0d165a3 │ │ │ │ - movwcs pc, #11903 @ 0x2e7f @ │ │ │ │ + movwcs pc, #11885 @ 0x2e6d @ │ │ │ │ andlt r6, r3, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d4, d16 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x460a0395 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - stclvs 12, cr15, [r3, #-164]! @ 0xffffff5c │ │ │ │ + stclvs 12, cr15, [r3, #-156]! @ 0xffffff64 │ │ │ │ rscvs r2, r2, r3, lsl #4 │ │ │ │ strvs r4, [r3, #1067]! @ 0x42b │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf64f2000 │ │ │ │ - vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ - blmi 0x11b700 │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ + blmi 0x11b704 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1e02225 │ │ │ │ - svclt 0x0000f9b7 │ │ │ │ - eorseq r8, r3, ip, ror #31 │ │ │ │ + svclt 0x0000f9a5 │ │ │ │ + ldrsbteq r8, [r3], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb2464 │ │ │ │ + bl 0xfebb2468 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldrdeq pc, [r8], #128 @ 0x80 │ │ │ │ subcs pc, r0, r0, asr #7 │ │ │ │ teqle r9, r0, lsl #16 │ │ │ │ @ instruction: 0xf894460d │ │ │ │ ldrsblt r1, [r1, -r1] │ │ │ │ ldreq r6, [fp, fp, lsr #16] │ │ │ │ stmiavs r3!, {r2, r3, r5, sl, ip, lr, pc} │ │ │ │ stclvs 6, cr4, [r2, #-128]! @ 0xffffff80 │ │ │ │ vpmin.s8 d17, d20, d10 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ movwmi r0, #41877 @ 0xa395 │ │ │ │ @ instruction: 0xf7fd6b99 │ │ │ │ - @ instruction: 0xf894fbeb │ │ │ │ + @ instruction: 0xf894fbe9 │ │ │ │ @ instruction: 0xf08000d1 │ │ │ │ @ instruction: 0xf0c80001 │ │ │ │ - vmla.f32 d31, d7, d11 │ │ │ │ + vadd.f32 d31, d7, d9 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vcge.s8 d18, d16, d5 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - @ instruction: 0xf9bef0ce │ │ │ │ + @ instruction: 0xf9acf0ce │ │ │ │ @ instruction: 0xf8946d62 │ │ │ │ @ instruction: 0xf00200d1 │ │ │ │ stmdavs fp!, {r0, r1, r8} │ │ │ │ addsmi r2, r0, #0, 4 │ │ │ │ movweq lr, #7075 @ 0x1ba3 │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ strtmi r2, [r0], -r4, lsl #2 │ │ │ │ @@ -76798,216 +76799,216 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdpl pc, [r4], r0 │ │ │ │ @ instruction: 0xf8d04698 │ │ │ │ addlt r3, r2, r8, lsl #1 │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ - beq 0x45732c │ │ │ │ + beq 0x457330 │ │ │ │ vst1.8 {d20-d22}, [r5], r4 │ │ │ │ @ instruction: 0xf0c86588 │ │ │ │ - ldrtmi pc, [r1], -r1, lsr #16 @ │ │ │ │ + ldrtmi pc, [r1], -pc, lsl #16 @ │ │ │ │ @ instruction: 0xf0454681 │ │ │ │ @ instruction: 0xf0cc0503 │ │ │ │ - @ instruction: 0xf0c8f941 │ │ │ │ - svccs 0x000ff819 │ │ │ │ + @ instruction: 0xf0c8f92f │ │ │ │ + svccs 0x000ff807 │ │ │ │ teqle pc, r6, lsl #12 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfe49934a │ │ │ │ - @ instruction: 0xf80af0c8 │ │ │ │ + blx 0xfe41934e │ │ │ │ + @ instruction: 0xfff8f0c7 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ teqle sp, r7, lsl #12 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfe09936a │ │ │ │ - @ instruction: 0xf82ef0c8 │ │ │ │ + blx 0x201936e │ │ │ │ + @ instruction: 0xf81cf0c8 │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ - blcs 0x46cb90 │ │ │ │ + blcs 0x46cb94 │ │ │ │ ldrtmi fp, [r2], -r7, lsl #30 │ │ │ │ @ instruction: 0x463a4639 │ │ │ │ @ instruction: 0xf0d14631 │ │ │ │ - ldmdbmi r8, {r0, r1, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r8, {r0, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ cdp 6, 1, cr4, cr13, cr0, {1} │ │ │ │ ldrbtmi r4, [r9], #-3952 @ 0xfffff090 │ │ │ │ strtmi r6, [fp], -r9, lsl #16 │ │ │ │ stmdapl r1!, {r1, r4, r6, r9, sl, lr}^ │ │ │ │ strls r2, [r0], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf0d44449 │ │ │ │ - andlt pc, r2, r5, asr lr @ │ │ │ │ + andlt pc, r2, r3, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf8f4f0cc │ │ │ │ - @ instruction: 0xffccf0c7 │ │ │ │ + @ instruction: 0xf8e2f0cc │ │ │ │ + @ instruction: 0xffbaf0c7 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ sbcle r4, r1, r7, lsl #12 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf8e6f0cc │ │ │ │ + @ instruction: 0xf8d4f0cc │ │ │ │ svclt 0x0000e7c2 │ │ │ │ - addeq r4, fp, r2, asr #23 │ │ │ │ + @ instruction: 0x008b4bbe │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, pc, lsl #16 │ │ │ │ strmi r4, [r0], ip, lsl #12 │ │ │ │ @ instruction: 0xf0c74616 │ │ │ │ - svccs 0x000fffad │ │ │ │ + svccs 0x000fff9b │ │ │ │ teqle ip, r5, lsl #12 │ │ │ │ smullscc pc, r1, r8, r8 @ │ │ │ │ strbmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x999422 │ │ │ │ + blx 0x919426 │ │ │ │ andcc lr, r1, #212, 18 @ 0x350000 │ │ │ │ teqlt r3, #-2147483604 @ 0x8000002c │ │ │ │ strtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0cc4628 │ │ │ │ - @ instruction: 0xf898f921 │ │ │ │ + @ instruction: 0xf898f90f │ │ │ │ ldrhlt r3, [r3, -r2] │ │ │ │ - blcs 0x3b54d4 │ │ │ │ + blcs 0x3b54d8 │ │ │ │ strtmi sp, [r8], -ip, lsr #32 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x1426c6c │ │ │ │ + b 0x1426c70 │ │ │ │ svclt 0x00081353 │ │ │ │ - blcs 0x64070 │ │ │ │ + blcs 0x64074 │ │ │ │ @ instruction: 0xf1c6d0e5 │ │ │ │ strtmi r0, [r9], -r1, lsl #4 │ │ │ │ addseq r4, r2, r8, lsr #12 │ │ │ │ - @ instruction: 0xf900f0cc │ │ │ │ + @ instruction: 0xf8eef0cc │ │ │ │ eorslt lr, r2, #57933824 @ 0x3740000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - @ instruction: 0xf8f8f0cc │ │ │ │ + @ instruction: 0xf8e6f0cc │ │ │ │ vaba.s8 q15, q10, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0cc1027 │ │ │ │ - strb pc, [r3, fp, lsl #17] @ │ │ │ │ - blcs 0x75934 │ │ │ │ - bmi 0x3cf7e8 │ │ │ │ + @ instruction: 0xe7c3f879 │ │ │ │ + blcs 0x75938 │ │ │ │ + bmi 0x3cf7ec │ │ │ │ svcne 0x0070ee1d │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ rscsmi pc, r0, ip, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ stmpl sl, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ orrsvc pc, r0, r0, lsl #10 │ │ │ │ strtmi r4, [sl], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ ldrdeq pc, [r0, -r0]! │ │ │ │ - cdp2 0, 7, cr15, cr4, cr8, {6} │ │ │ │ + cdp2 0, 6, cr15, cr2, cr8, {6} │ │ │ │ svclt 0x0000e7b5 │ │ │ │ - addeq r4, fp, r0, lsr #21 │ │ │ │ + umulleq r4, fp, ip, sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb26ec │ │ │ │ + bl 0xfebb26f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ addcc pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} @ │ │ │ │ - @ instruction: 0xff2ef0c7 │ │ │ │ + @ instruction: 0xff1cf0c7 │ │ │ │ svccs 0x000f4605 │ │ │ │ @ instruction: 0xf894d130 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vmlsl.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46010695 │ │ │ │ strtmi r2, [r0], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - movwcs pc, #15009 @ 0x3aa1 @ │ │ │ │ + movwcs pc, #15007 @ 0x3a9f @ │ │ │ │ strdvs r6, [r3], #176 @ 0xb0 @ │ │ │ │ @ instruction: 0xf06f4629 │ │ │ │ @ instruction: 0xf0cc0201 │ │ │ │ - strtmi pc, [r9], -r7, lsr #19 │ │ │ │ + @ instruction: 0x4629f995 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf9a2f0cc │ │ │ │ + @ instruction: 0xf990f0cc │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ vmax.s8 d20, d0, d24 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - @ instruction: 0xf86cf0ce │ │ │ │ + @ instruction: 0xf85af0ce │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andcs r6, r1, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ strbvs pc, [r0], -r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ eorne pc, r7, r6, asr r8 @ │ │ │ │ - @ instruction: 0xf818f0cc │ │ │ │ + @ instruction: 0xf806f0cc │ │ │ │ svclt 0x0000e7d3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb2794 │ │ │ │ + bl 0xfebb2798 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ ldrdeq pc, [r8], #128 @ 0x80 │ │ │ │ sbccc pc, r0, r0, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} @ │ │ │ │ - cdp2 0, 13, cr15, cr10, cr7, {6} │ │ │ │ + cdp2 0, 12, cr15, cr8, cr7, {6} │ │ │ │ svccs 0x000f4605 │ │ │ │ @ instruction: 0xf894d13a │ │ │ │ vqadd.s8 , q10, │ │ │ │ vmlsl.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46010695 │ │ │ │ strtmi r2, [r0], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - vstmdbvs r3!, {s31-s107} │ │ │ │ + vstmdbvs r3!, {s31-s105} │ │ │ │ stmiavs r2!, {r5, r9, sl, lr} │ │ │ │ - bne 0xff4f64a8 │ │ │ │ + bne 0xff4f64ac │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ @ instruction: 0xf7fd431a │ │ │ │ - movwcs pc, #14915 @ 0x3a43 @ │ │ │ │ + movwcs pc, #14913 @ 0x3a41 @ │ │ │ │ @ instruction: 0x46296bf0 │ │ │ │ @ instruction: 0xf06f60e3 │ │ │ │ @ instruction: 0xf0cc0201 │ │ │ │ - strtmi pc, [r9], -r9, asr #18 │ │ │ │ + @ instruction: 0x4629f937 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf944f0cc │ │ │ │ + @ instruction: 0xf932f0cc │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ vmax.s8 d20, d0, d24 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - @ instruction: 0xf80ef0ce │ │ │ │ + @ instruction: 0xfffcf0cd │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andcs r6, r1, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ strbvs pc, [r0], -r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ eorne pc, r7, r6, asr r8 @ │ │ │ │ - @ instruction: 0xffbaf0cb │ │ │ │ + @ instruction: 0xffa8f0cb │ │ │ │ svclt 0x0000e7c9 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr}^ │ │ │ │ suble r0, lr, fp, lsl pc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @@ -77017,70 +77018,70 @@ │ │ │ │ ldrtle r2, [r6], #-0 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ stmdblt lr, {r7, r9, sl, sp, lr} │ │ │ │ strble r0, [r8], #-91 @ 0xffffffa5 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ ldrdhi pc, [r0], -r5 │ │ │ │ - cdp2 0, 7, cr15, cr0, cr7, {6} │ │ │ │ + cdp2 0, 5, cr15, cr14, cr7, {6} │ │ │ │ @ instruction: 0xf1b84605 │ │ │ │ teqle r3, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strbvs pc, [r0], -r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ - blcs 0x6cea8 │ │ │ │ + blcs 0x6ceac │ │ │ │ svclt 0x000c4620 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf9e2f7fd │ │ │ │ - blvs 0xffc642c0 │ │ │ │ + @ instruction: 0xf9e0f7fd │ │ │ │ + blvs 0xffc642c4 │ │ │ │ @ instruction: 0xf06f60e3 │ │ │ │ strtmi r0, [r9], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf8e8f0cc │ │ │ │ + @ instruction: 0xf8d6f0cc │ │ │ │ strtmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf0cc4628 │ │ │ │ - strtmi pc, [r8], -r3, ror #17 │ │ │ │ + @ instruction: 0x4628f8d1 │ │ │ │ vtst.8 d22, d0, d25 │ │ │ │ @ instruction: 0xf0cd124d │ │ │ │ - @ instruction: 0x2001ffb1 │ │ │ │ + mulcs r1, pc, pc @ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andlt r6, r2, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strbvs pc, [r0], -r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ eorne pc, r8, r6, asr r8 @ │ │ │ │ - @ instruction: 0xff56f0cb │ │ │ │ + @ instruction: 0xff44f0cb │ │ │ │ @ instruction: 0xf8d4e7d0 │ │ │ │ - blcs 0xa7a04 │ │ │ │ + blcs 0xa7a08 │ │ │ │ @ instruction: 0xf894dcb2 │ │ │ │ vhadd.s8 d19, d23, d15 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ - blcs 0x65578 │ │ │ │ + blcs 0x6557c │ │ │ │ stmdavs r8, {r1, r2, r3, r5, r7, ip, lr, pc} │ │ │ │ ldrdhi pc, [r0], -r7 │ │ │ │ - blx 0xff697a50 │ │ │ │ + blx 0xff217a54 │ │ │ │ @ instruction: 0xee1d490a │ │ │ │ shsub16mi r3, r2, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2139 @ 0xfffff7a5 │ │ │ │ vhadd.s8 d25, d12, d0 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ @ instruction: 0xf5000091 │ │ │ │ strbmi r7, [r3], #-466 @ 0xfffffe2e │ │ │ │ ldrdeq pc, [r4, r0]! │ │ │ │ - ldc2 0, cr15, [r6, #-800]! @ 0xfffffce0 │ │ │ │ + stc2 0, cr15, [r4, #-800]! @ 0xfffffce0 │ │ │ │ svclt 0x0000e794 │ │ │ │ - addeq r4, fp, r0, lsr #16 │ │ │ │ + addeq r4, fp, ip, lsl r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb2968 │ │ │ │ + bl 0xfebb296c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff0 │ │ │ │ @ instruction: 0x460d20d1 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ cmppmi r6, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00182a00 │ │ │ │ @@ -77088,178 +77089,178 @@ │ │ │ │ strle r0, [r2], #-1417 @ 0xfffffa77 │ │ │ │ addsmi r6, r9, #2686976 @ 0x290000 │ │ │ │ @ instruction: 0xf894d04b │ │ │ │ mvnlt r3, r8, ror #1 │ │ │ │ @ instruction: 0xf082882d │ │ │ │ andcs r0, r2, r1, lsl #4 │ │ │ │ strbvs lr, [r2, #-2629] @ 0xfffff5bb │ │ │ │ - blx 0xfe797ac8 │ │ │ │ + blx 0xfe317acc │ │ │ │ smullscc pc, r0, r4, r8 @ │ │ │ │ strmi pc, [r8, #69] @ 0x45 │ │ │ │ cmnlt r3, #6291456 @ 0x600000 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf7fd2001 │ │ │ │ - movwcs pc, #11905 @ 0x2e81 @ │ │ │ │ + movwcs pc, #11903 @ 0x2e7f @ │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vadd.f32 q11, q2, q9 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ stmiavs r6!, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfeded064 │ │ │ │ + bne 0xfeded068 │ │ │ │ @ instruction: 0x46326bd9 │ │ │ │ - @ instruction: 0xf944f7fd │ │ │ │ + @ instruction: 0xf942f7fd │ │ │ │ movwcs r6, #28002 @ 0x6d62 │ │ │ │ strvs r4, [r2, #1074]! @ 0x432 │ │ │ │ @ instruction: 0xf8c4682a │ │ │ │ strhtvs r2, [r3], #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svcvs 0x0023bd70 │ │ │ │ vmla.i8 , q10, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ - blvs 0xff6ad0a0 │ │ │ │ - @ instruction: 0xf928f7fd │ │ │ │ + blvs 0xff6ad0a4 │ │ │ │ + @ instruction: 0xf926f7fd │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ svcvs 0x0003e7c4 │ │ │ │ vmul.i8 , q10, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46200395 │ │ │ │ - blvs 0xff6a403c │ │ │ │ - @ instruction: 0xf91af7fd │ │ │ │ + blvs 0xff6a4040 │ │ │ │ + @ instruction: 0xf918f7fd │ │ │ │ andscs r6, r0, r3, ror #26 │ │ │ │ @ instruction: 0xf7fe65a3 │ │ │ │ - ldr pc, [r8, fp, lsr #27]! │ │ │ │ + ldr pc, [r8, r9, lsr #27]! │ │ │ │ subsne r6, fp, r0, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - blx 0x1197b78 │ │ │ │ + blx 0xd17b7c │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6819 │ │ │ │ - ldrb pc, [r2, pc, lsr #30] @ │ │ │ │ + bfi pc, sp, (invalid: 30:18) @ │ │ │ │ subsne r6, fp, r0, asr #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - blx 0xd97b98 │ │ │ │ + blx 0x917b9c │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6819 │ │ │ │ - bfc pc, (invalid: 30:16) @ │ │ │ │ + ldrb pc, [r0, sp, lsl #30] @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb2a94 │ │ │ │ + bl 0xfebb2a98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r2, [r4], -r8, asr #1 │ │ │ │ vaddl.u8 , d18, d2 │ │ │ │ stmdacs r0, {r6, r7, ip, sp} │ │ │ │ movwcs sp, #4157 @ 0x103d │ │ │ │ rsbscc pc, ip, r4, lsl #17 │ │ │ │ ldreq r6, [r2, #3878] @ 0xf26 │ │ │ │ strle r6, [r1, #-2061] @ 0xfffff7f3 │ │ │ │ suble r2, fp, fp, lsr #27 │ │ │ │ adclt r6, sp, #10616832 @ 0xa20000 │ │ │ │ - bne 0x14f6e48 │ │ │ │ + bne 0x14f6e4c │ │ │ │ svclt 0x00183a02 │ │ │ │ - b 0x11a40d0 │ │ │ │ + b 0x11a40d4 │ │ │ │ @ instruction: 0xf0456542 │ │ │ │ - bllt 0x1fece54 │ │ │ │ + bllt 0x1fece58 │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - stclvs 8, cr15, [r3, #-780]! @ 0xfffffcf4 │ │ │ │ + stclvs 8, cr15, [r3, #-772]! @ 0xfffffcfc │ │ │ │ strvs r4, [r3, #1576]! @ 0x628 │ │ │ │ @ instruction: 0xf0c86835 │ │ │ │ - bmi 0xa5a0c8 │ │ │ │ + bmi 0xa5a084 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 d21, d28, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ andcs r0, r0, #1073741860 @ 0x40000024 │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ @ instruction: 0xf501442b │ │ │ │ stmdavs r8, {r1, r3, r8, ip, sp, lr} │ │ │ │ - mrrc2 0, 12, pc, r2, cr8 @ │ │ │ │ + mcrr2 0, 12, pc, r0, cr8 @ │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ rsbsne r6, r6, r0, ror #30 │ │ │ │ andne lr, r0, r6, asr #20 │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - @ instruction: 0xf9ccf0c8 │ │ │ │ + @ instruction: 0xf9baf0c8 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6831 │ │ │ │ - @ instruction: 0xe7c3febb │ │ │ │ + strb pc, [r3, r9, lsr #29] @ │ │ │ │ vmla.i8 d27, d20, d6 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ - blvs 0xff6ad1e4 │ │ │ │ - @ instruction: 0xf886f7fd │ │ │ │ + blvs 0xff6ad1e8 │ │ │ │ + @ instruction: 0xf884f7fd │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ @ instruction: 0xf7fe2010 │ │ │ │ - movwcs pc, #11543 @ 0x2d17 @ │ │ │ │ + movwcs pc, #11541 @ 0x2d15 @ │ │ │ │ ldrb r6, [r5, r3, ror #1] │ │ │ │ tstmi lr, r0, ror #30 │ │ │ │ andne lr, r0, r6, asr #20 │ │ │ │ - @ instruction: 0xf9aef0c8 │ │ │ │ + @ instruction: 0xf99cf0c8 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6819 │ │ │ │ - bfi pc, r9, #29, #2 @ │ │ │ │ - addeq r4, fp, r8, asr r6 │ │ │ │ + ldrb pc, [lr, r7, lsl #29] @ │ │ │ │ + addeq r4, fp, r4, asr r6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, pc, asr #17 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - ldc2l 0, cr15, [sl], {199} @ 0xc7 │ │ │ │ + stc2l 0, cr15, [r8], {199} @ 0xc7 │ │ │ │ strmi r2, [r6], -pc, lsl #30 │ │ │ │ @ instruction: 0xf895d11c │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6d268 │ │ │ │ + blcs 0x6d26c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - @ instruction: 0xf895f851 │ │ │ │ + @ instruction: 0xf895f84f │ │ │ │ ldrhlt r3, [r3, -r2] │ │ │ │ - blcs 0x3b5d68 │ │ │ │ + blcs 0x3b5d6c │ │ │ │ stmdavs r3!, {r0, r1, r2, r3, r5, ip, lr, pc} │ │ │ │ @ instruction: 0x4630b99b │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - ldc2l 0, cr15, [r8, #812] @ 0x32c │ │ │ │ + stc2l 0, cr15, [r6, #812] @ 0x32c │ │ │ │ @ instruction: 0xf8d4e7e3 │ │ │ │ @ instruction: 0xf0c78014 │ │ │ │ - strmi pc, [r7], -sp, lsr #25 │ │ │ │ + @ instruction: 0x4607fc9b │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf895d12e │ │ │ │ @ instruction: 0x462830d1 │ │ │ │ - blcs 0x6d308 │ │ │ │ + blcs 0x6d30c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - ldmib r4, {r0, r1, r5, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x12464c │ │ │ │ + ldmib r4, {r0, r5, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x124650 │ │ │ │ ldm pc, {r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ subpl pc, r9, r3 │ │ │ │ stmdavs r3!, {r0, r1, r2, r3, r5, fp, sp}^ │ │ │ │ sbcle r2, ip, r0, lsl #22 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ @@ -77268,64 +77269,64 @@ │ │ │ │ ldmpl r2, {r4, r7, r8, ip, sp, lr}^ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ @ instruction: 0xf8d02200 │ │ │ │ @ instruction: 0xf0c80120 │ │ │ │ - ldr pc, [r2, r7, lsr #23]! │ │ │ │ + @ instruction: 0xe7b2fb95 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - ldc2 0, cr15, [r8, #812] @ 0x32c │ │ │ │ - bcs 0x959d0 │ │ │ │ + stc2 0, cr15, [r6, #812] @ 0x32c │ │ │ │ + bcs 0x959d4 │ │ │ │ @ instruction: 0x4639d03d │ │ │ │ @ instruction: 0xf0cc4638 │ │ │ │ - mul r7, fp, pc @ │ │ │ │ + and pc, r7, r9, lsl #31 │ │ │ │ nopeq {50} @ 0x32 │ │ │ │ svclt 0x00084639 │ │ │ │ @ instruction: 0x4638221f │ │ │ │ - @ instruction: 0xf936f0cc │ │ │ │ + @ instruction: 0xf924f0cc │ │ │ │ ldrtmi r6, [sl], -r3, lsr #17 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0cbb1cb │ │ │ │ - ldrtmi pc, [r0], -r1, asr #27 @ │ │ │ │ + ldrtmi pc, [r0], -pc, lsr #27 @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ rscle r2, fp, r0, lsl #20 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf862f0cc │ │ │ │ + @ instruction: 0xf850f0cc │ │ │ │ stmiblt sl, {r1, r2, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0x46384611 │ │ │ │ - stc2 0, cr15, [r4, #812] @ 0x32c │ │ │ │ + ldc2l 0, cr15, [r2, #-812]! @ 0xfffffcd4 │ │ │ │ @ instruction: 0xf0cbe7e0 │ │ │ │ - ldrtmi pc, [r0], -r5, lsl #28 @ │ │ │ │ + @ instruction: 0x4630fdf3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf8a8f0cc │ │ │ │ + @ instruction: 0xf896f0cc │ │ │ │ @ instruction: 0xf0c7e7ce │ │ │ │ - @ instruction: 0xf244fc2f │ │ │ │ + vfma.f32 d31, d4, d13 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ andscs r0, pc, #1409286146 @ 0x54000002 │ │ │ │ ldclvs 6, cr4, [r9], {5} │ │ │ │ - @ instruction: 0xf83ef0cc │ │ │ │ + @ instruction: 0xf82cf0cc │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf0cc2201 │ │ │ │ - @ instruction: 0x462af897 │ │ │ │ + strtmi pc, [sl], -r5, lsl #17 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xff16f0cb │ │ │ │ + @ instruction: 0xff04f0cb │ │ │ │ svclt 0x0000e7b8 │ │ │ │ - addeq r4, fp, r6, lsl #10 │ │ │ │ + addeq r4, fp, r2, lsl #10 │ │ │ │ ldmdavs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ stmdble pc, {r1, r8, r9, fp, sp}^ @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -77334,411 +77335,411 @@ │ │ │ │ eorsle r2, r9, sp, lsl #22 │ │ │ │ strmi r6, [r5], -fp, asr #16 │ │ │ │ suble r2, r4, r4, lsl #22 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ eorsle r6, r1, r0, ror r3 │ │ │ │ @ instruction: 0xf4136c53 │ │ │ │ eorle r6, sp, r0, ror r3 │ │ │ │ - stc2l 0, cr15, [r0, #248]! @ 0xf8 │ │ │ │ + stc2l 0, cr15, [r2, #248] @ 0xf8 │ │ │ │ stmdavs r6!, {r6, r8, r9, ip, sp, pc} │ │ │ │ - blx 0xffd17ea6 │ │ │ │ + blx 0xff897eaa │ │ │ │ cdpcs 6, 0, cr4, cr15, cr7, {0} │ │ │ │ @ instruction: 0xf895d136 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ @ instruction: 0x46010895 │ │ │ │ strtmi r2, [r8], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - @ instruction: 0xf8d8ff65 │ │ │ │ + @ instruction: 0xf8d8ff63 │ │ │ │ @ instruction: 0x46390038 │ │ │ │ - stc2 0, cr15, [r2, #-812] @ 0xfffffcd4 │ │ │ │ + ldc2l 0, cr15, [r0], #812 @ 0x32c │ │ │ │ stmdacs r4, {r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf0c8d00c │ │ │ │ - vtst.8 d31, d23, d1 │ │ │ │ + vtst.8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r1, r3, r6, r9, sp, lr} │ │ │ │ - ldc2l 0, cr15, [ip, #-820]! @ 0xfffffccc │ │ │ │ + stc2l 0, cr15, [sl, #-820]! @ 0xfffffccc │ │ │ │ rscvs r2, fp, sp, lsl #6 │ │ │ │ and r2, r0, r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0c74770 │ │ │ │ - @ instruction: 0x4607fbb9 │ │ │ │ + strmi pc, [r7], -r7, lsr #23 │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8584638 │ │ │ │ @ instruction: 0xf0cb1026 │ │ │ │ - @ instruction: 0xe7ccfcd5 │ │ │ │ + strb pc, [ip, r3, asr #25] @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb2e18 │ │ │ │ + bl 0xfebb2e1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00030fe0 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ cmnle r7, r0, lsl #22 │ │ │ │ stccs 8, cr6, [fp, #-916] @ 0xfffffc6c │ │ │ │ @ instruction: 0xf894d017 │ │ │ │ - blcs 0x67f88 │ │ │ │ + blcs 0x67f8c │ │ │ │ cmnphi r6, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ vadd.f32 d2, d0, d13 │ │ │ │ ldm pc, {r1, r2, r4, r7, pc}^ @ │ │ │ │ rsbeq pc, fp, r5, lsl r0 @ │ │ │ │ eorseq r0, r9, fp, rrx │ │ │ │ teqeq r9, r8, lsr #1 │ │ │ │ rsceq r0, fp, r7, ror r0 │ │ │ │ tsteq r4, r1, lsr #2 │ │ │ │ smlalbteq r0, r9, r6, r0 │ │ │ │ umullseq r0, r4, r4, r0 │ │ │ │ @ instruction: 0xf0c30099 │ │ │ │ - @ instruction: 0xf8d4fc41 │ │ │ │ + @ instruction: 0xf8d4fc2f │ │ │ │ strmi r3, [r6], -ip, asr #1 │ │ │ │ rscsvc pc, lr, #82837504 @ 0x4f00000 │ │ │ │ rscsvs pc, pc, #217055232 @ 0xcf00000 │ │ │ │ svceq 0x0008f013 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ svclt 0x00084628 │ │ │ │ rsbsmi pc, pc, #79 @ 0x4f │ │ │ │ - blvs 0xff6b731c │ │ │ │ + blvs 0xff6b7320 │ │ │ │ @ instruction: 0xf0cc4633 │ │ │ │ - @ instruction: 0xf894f8cb │ │ │ │ + @ instruction: 0xf894f8b9 │ │ │ │ stmdbcs r0, {r0, r2, r4, r6, r7, ip} │ │ │ │ strmi sp, [r8], -r8, asr #2 │ │ │ │ - @ instruction: 0xf91af0d1 │ │ │ │ + @ instruction: 0xf908f0d1 │ │ │ │ @ instruction: 0xf0cb4630 │ │ │ │ - @ instruction: 0xf894fc13 │ │ │ │ + @ instruction: 0xf894fc01 │ │ │ │ strvs r3, [r5, #213]! @ 0xd5 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ andcs r8, r8, sp, asr r1 │ │ │ │ - blx 0x1e19cae │ │ │ │ + blx 0x1d99cb2 │ │ │ │ ldmdblt fp!, {r0, r1, r5, r6, r9, sl, fp, sp, lr} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ldreq lr, [sl, #-2516] @ 0xfffff62c │ │ │ │ - blx 0xfff97ffe │ │ │ │ + blx 0xffb18002 │ │ │ │ strvs r6, [r5, #3875]! @ 0xf23 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8948115 │ │ │ │ stmiavs r2!, {r0, r2, r4, r6, r7, ip, sp} │ │ │ │ - bne 0x14f7268 │ │ │ │ + bne 0x14f726c │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ tstcs r1, lr, ror #2 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmiblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ subsne r6, fp, r0, asr #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - @ instruction: 0xffeef0c7 │ │ │ │ + @ instruction: 0xffdcf0c7 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6819 │ │ │ │ - @ instruction: 0xe787fcd9 │ │ │ │ + str pc, [r7, r7, asr #25] │ │ │ │ smlatbcs r1, r2, r8, r6 │ │ │ │ strtmi r6, [r0], -r3, ror #26 │ │ │ │ @ instruction: 0xf7ff1ad2 │ │ │ │ strb pc, [r5, r7, ror #19] @ │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xe7b5fffb │ │ │ │ vadd.f32 q11, , q9 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ stmiavs r0!, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdavs sp, {r7, r9, fp, ip} │ │ │ │ - @ instruction: 0xffcef0c7 │ │ │ │ + @ instruction: 0xffbcf0c7 │ │ │ │ vnmls.f32 s8, s27, s19 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ strtmi r9, [fp], #-0 │ │ │ │ msrvc CPSR_fxc, r1, lsl #10 │ │ │ │ @ instruction: 0xf0c86808 │ │ │ │ - tstpcs r0, sp, lsr #20 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, fp, lsl sl @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0d14608 │ │ │ │ - ldr pc, [pc, pc, lsr #17] │ │ │ │ + @ instruction: 0xe79ff89d │ │ │ │ vadd.f32 q11, q2, q9 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ stmiavs r5!, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebad604 │ │ │ │ + bne 0xfebad608 │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - mrc2 7, 3, pc, cr4, cr12, {7} │ │ │ │ + mrc2 7, 3, pc, cr2, cr12, {7} │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ @ instruction: 0xf0d165a3 │ │ │ │ - @ instruction: 0xe78df8b1 │ │ │ │ + @ instruction: 0xe78df89f │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ @ instruction: 0xf0c730d6 │ │ │ │ - vst1.64 {d31-d32}, [pc :128], r1 │ │ │ │ + vst1.64 {d31-d32}, [pc] │ │ │ │ strmi r7, [r5], -r4, lsr #5 │ │ │ │ @ instruction: 0xf0cd6831 │ │ │ │ - @ instruction: 0xf46ffc1d │ │ │ │ + @ instruction: 0xf46ffc0b │ │ │ │ strtmi r1, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cb4628 │ │ │ │ - ldmdavs r1!, {r0, r1, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd4628 │ │ │ │ - andcs pc, r3, sp, ror ip @ │ │ │ │ - @ instruction: 0xff86f0c7 │ │ │ │ + andcs pc, r3, fp, ror #24 │ │ │ │ + @ instruction: 0xff74f0c7 │ │ │ │ orrsmi pc, ip, pc, asr #32 │ │ │ │ andcs r4, sp, r2, lsl #12 │ │ │ │ - blx 0x1c99dd6 │ │ │ │ + blx 0x1c19dda │ │ │ │ vabd.s8 q15, , q12 │ │ │ │ @ instruction: 0xf2c006f0 │ │ │ │ movwcs r2, #1685 @ 0x695 │ │ │ │ sbcscc pc, r6, r4, lsl #17 │ │ │ │ - blx 0xfef98110 │ │ │ │ + blx 0xfeb18114 │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r1!, {r0, r2, r9, sl, lr} │ │ │ │ - blx 0xffe98136 │ │ │ │ + blx 0xffa1813a │ │ │ │ andne pc, r0, #1862270976 @ 0x6f000000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - stc2l 0, cr15, [r2, #-812] @ 0xfffffcd4 │ │ │ │ + ldc2 0, cr15, [r0, #-812]! @ 0xfffffcd4 │ │ │ │ vst2.8 {d22-d23}, [pc :256], r1 │ │ │ │ strtmi r7, [r8], -r4, lsr #5 │ │ │ │ - mrrc2 0, 12, pc, r8, cr13 @ │ │ │ │ + mcrr2 0, 12, pc, r6, cr13 @ │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ @ instruction: 0xf8b42002 │ │ │ │ @ instruction: 0xf08310b8 │ │ │ │ - b 0x109ca2c │ │ │ │ + b 0x109ca30 │ │ │ │ @ instruction: 0xf0416143 │ │ │ │ @ instruction: 0xf7fc4188 │ │ │ │ - @ instruction: 0xe73ffe53 │ │ │ │ + @ instruction: 0xe73ffe51 │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ @ instruction: 0xf0c730d6 │ │ │ │ - vst1.32 {d31-d32}, [pc :64], r3 │ │ │ │ + vst1.32 {d31-d32}, [pc], r1 │ │ │ │ strmi r7, [r5], -r4, lsr #5 │ │ │ │ @ instruction: 0xf0cd6831 │ │ │ │ - @ instruction: 0xf46ffbcf │ │ │ │ + @ instruction: 0xf46ffbbd │ │ │ │ strtmi r1, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cb4628 │ │ │ │ - ldmdavs r1!, {r0, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r1, r2, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd4628 │ │ │ │ - @ instruction: 0xf8b4fc2f │ │ │ │ + @ instruction: 0xf8b4fc1d │ │ │ │ strhcs r5, [r2], -r8 │ │ │ │ - @ instruction: 0xff36f0c7 │ │ │ │ + @ instruction: 0xff24f0c7 │ │ │ │ @ instruction: 0xf0454602 │ │ │ │ mulcs fp, r4, r5 │ │ │ │ @ instruction: 0xf7fd4629 │ │ │ │ - sdiv r7, pc, fp │ │ │ │ + sdiv r7, sp, fp │ │ │ │ @ instruction: 0xee1d4a5a │ │ │ │ vrecps.f32 , , q8 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldrbtmi r2, [sl], #-917 @ 0xfffffc6b │ │ │ │ vtst.8 d22, d12, d2 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ ldmdavs fp, {r0, r4, r7} │ │ │ │ @ instruction: 0xf500588a │ │ │ │ @ instruction: 0xf8d0714c │ │ │ │ ldrmi r0, [r3], #-816 @ 0xfffffcd0 │ │ │ │ @ instruction: 0xf0c82200 │ │ │ │ - @ instruction: 0xe6fff971 │ │ │ │ + usat pc, #31, pc, asr #18 @ │ │ │ │ vadd.f32 q11, q2, q9 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ stmiavs r5!, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebad744 │ │ │ │ + bne 0xfebad748 │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - ldc2l 7, cr15, [r4, #1008] @ 0x3f0 │ │ │ │ + ldc2l 7, cr15, [r2, #1008] @ 0x3f0 │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ strb r6, [sl, -r3, lsr #11] │ │ │ │ vnmla.f32 s8, s26, s14 │ │ │ │ vrecps.f32 , , q8 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldrbtmi r2, [sl], #-917 @ 0xfffffc6b │ │ │ │ vtst.8 d22, d12, d2 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ ldmdavs fp, {r0, r4, r7} │ │ │ │ @ instruction: 0xf500588a │ │ │ │ @ instruction: 0xf8d0716d │ │ │ │ ldrmi r0, [r3], #-948 @ 0xfffffc4c │ │ │ │ @ instruction: 0xf0c82200 │ │ │ │ - ldrb pc, [r7], r9, asr #18 @ │ │ │ │ + @ instruction: 0xe6d7f937 │ │ │ │ subsne r6, fp, r0, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - cdp2 0, 14, cr15, cr8, cr7, {6} │ │ │ │ + cdp2 0, 13, cr15, cr6, cr7, {6} │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6819 │ │ │ │ - @ instruction: 0xe6dafbd3 │ │ │ │ + ldrb pc, [sl], r1, asr #23 @ │ │ │ │ stmdale sl, {r0, r2, r3, r8, sl, fp, sp}^ │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f025 │ │ │ │ - muleq r5, sp, pc @ │ │ │ │ - muleq r5, sp, pc @ │ │ │ │ - @ instruction: 0x0005bcb1 │ │ │ │ - @ instruction: 0x0005bfbb │ │ │ │ - muleq r5, sp, pc @ │ │ │ │ - @ instruction: 0x0005bfbb │ │ │ │ - ldrdeq fp, [r5], -pc @ │ │ │ │ - @ instruction: 0x0005bfbb │ │ │ │ - andeq fp, r5, r1, lsr lr │ │ │ │ - muleq r5, r5, sp │ │ │ │ - @ instruction: 0x0005bfbb │ │ │ │ - @ instruction: 0x0005bfbb │ │ │ │ - @ instruction: 0x0005bfbb │ │ │ │ - muleq r5, sp, pc @ │ │ │ │ + andeq fp, r5, r1, lsr #31 │ │ │ │ + andeq fp, r5, r1, lsr #31 │ │ │ │ + @ instruction: 0x0005bcb5 │ │ │ │ + @ instruction: 0x0005bfbf │ │ │ │ + andeq fp, r5, r1, lsr #31 │ │ │ │ + @ instruction: 0x0005bfbf │ │ │ │ + andeq fp, r5, r3, ror #27 │ │ │ │ + @ instruction: 0x0005bfbf │ │ │ │ + andeq fp, r5, r5, lsr lr │ │ │ │ + muleq r5, r9, sp │ │ │ │ + @ instruction: 0x0005bfbf │ │ │ │ + @ instruction: 0x0005bfbf │ │ │ │ + @ instruction: 0x0005bfbf │ │ │ │ + andeq fp, r5, r1, lsr #31 │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ @ instruction: 0xf0c730d6 │ │ │ │ - vst2. {d31,d33}, [pc :256], r9 │ │ │ │ + vst2. {d31,d33}, [pc :128], r7 │ │ │ │ strmi r7, [r5], -r4, lsr #5 │ │ │ │ @ instruction: 0xf0cd6831 │ │ │ │ - @ instruction: 0x4629fb35 │ │ │ │ + strtmi pc, [r9], -r3, lsr #22 │ │ │ │ vld1.8 {d20-d22}, [pc :128], r8 │ │ │ │ @ instruction: 0xf0cb1200 │ │ │ │ - ldmdavs r1!, {r0, r1, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd4628 │ │ │ │ - pkhbt pc, r6, r5, lsl #23 @ │ │ │ │ + str pc, [r6], r3, lsl #23 │ │ │ │ vadd.f32 q11, q2, q9 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ stmiavs r5!, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebad830 │ │ │ │ + bne 0xfebad834 │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - ldc2l 7, cr15, [lr, #-1008] @ 0xfffffc10 │ │ │ │ + ldc2l 7, cr15, [ip, #-1008] @ 0xfffffc10 │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ strtmi r6, [r0], -r3, lsr #11 │ │ │ │ mrc2 7, 5, pc, cr0, cr14, {7} │ │ │ │ vmin.s8 q15, q2, q11 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46200395 │ │ │ │ - blvs 0xff6c07e0 │ │ │ │ - stc2l 7, cr15, [lr, #-1008] @ 0xfffffc10 │ │ │ │ - bls 0x137568 │ │ │ │ + blvs 0xff6c07e4 │ │ │ │ + stc2l 7, cr15, [ip, #-1008] @ 0xfffffc10 │ │ │ │ + bls 0x13756c │ │ │ │ ldrmi r4, [r3], #-1568 @ 0xfffff9e0 │ │ │ │ andlt r6, r4, r3, lsr #11 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mrclt 7, 4, APSR_nzcv, cr12, cr14, {7} │ │ │ │ - addeq r4, fp, lr, lsl #4 │ │ │ │ - addeq r4, fp, r6, asr #1 │ │ │ │ - addeq r4, fp, r6, ror r0 │ │ │ │ + addeq r4, fp, sl, lsl #4 │ │ │ │ + addeq r4, fp, r2, asr #1 │ │ │ │ + addeq r4, fp, r2, ror r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ vrecps.f32 d20, d7, d17 │ │ │ │ @ instruction: 0xf2c006f0 │ │ │ │ ldcmi 6, cr2, [r0, #-596]! @ 0xfffffdac │ │ │ │ @ instruction: 0xf1071f3c │ │ │ │ @ instruction: 0xf1c7083c │ │ │ │ ldmdbne r9!, {r2, r8, r9, sl} │ │ │ │ svccs 0x0004f854 │ │ │ │ @ instruction: 0xf0c66830 │ │ │ │ - strbmi pc, [r4, #-3935] @ 0xfffff0a1 @ │ │ │ │ + strbmi pc, [r4, #-3917] @ 0xfffff0b3 @ │ │ │ │ svceq 0x0004f845 │ │ │ │ vand , q10, │ │ │ │ vmls.i d22, d0, d0[0] │ │ │ │ vst3.32 {d16-d18}, [pc :64], r5 │ │ │ │ ldmdavs r0!, {r1, r8, ip, sp, lr} │ │ │ │ - sbcne pc, r8, #82837504 @ 0x4f00000 │ │ │ │ + adcsne pc, r8, #82837504 @ 0x4f00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xff4ef0c6 │ │ │ │ + @ instruction: 0xff3cf0c6 │ │ │ │ tstpvc r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64f4603 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vrshr.s64 d17, d28, #64 │ │ │ │ ldmdavs r0!, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf0c664e3 │ │ │ │ - @ instruction: 0xf44fff43 │ │ │ │ + @ instruction: 0xf44fff31 │ │ │ │ strmi r7, [r3], -r3, lsl #2 │ │ │ │ - eorspl pc, r8, #72, 4 @ 0x80000004 │ │ │ │ + eorpl pc, r8, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ strbtvs r6, [r3], #-2096 @ 0xfffff7d0 │ │ │ │ - @ instruction: 0xff38f0c6 │ │ │ │ + @ instruction: 0xff26f0c6 │ │ │ │ tstpvc r5, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64f4603 │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + vmlal.s , d16, d0[0] │ │ │ │ ldmdavs r0!, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf0c66523 │ │ │ │ - @ instruction: 0xf44fff2d │ │ │ │ + @ instruction: 0xf44fff1b │ │ │ │ strmi r5, [r3], -r2, lsl #3 │ │ │ │ - sbcsne pc, r4, #82837504 @ 0x4f00000 │ │ │ │ + sbcne pc, r4, #82837504 @ 0x4f00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strtvs r6, [r3], #2096 @ 0x830 │ │ │ │ - @ instruction: 0xff84f0c6 │ │ │ │ - rscne pc, r4, #82837504 @ 0x4f00000 │ │ │ │ + @ instruction: 0xff72f0c6 │ │ │ │ + sbcsne pc, r4, #82837504 @ 0x4f00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vmax.s8 d20, d1, d3 │ │ │ │ ldmdavs r0!, {r3, r6, r8} │ │ │ │ @ instruction: 0xf0c665e3 │ │ │ │ - qsub16vs pc, r0, r9 @ │ │ │ │ + strtvs pc, [r0], -r7, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldrshteq r8, [r3], -r8 │ │ │ │ + eorseq r8, r3, r8, ror #31 │ │ │ │ addseq r4, r5, ip, lsr r6 │ │ │ │ strmi r3, [r4], r2, lsl #18 │ │ │ │ stmdale ip, {r0, r2, r3, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ vmovne.32 r1, d14[0] │ │ │ │ strtcs r2, [r4], #-289 @ 0xfffffedf │ │ │ │ smladcs r7, r7, r7, r1 │ │ │ │ - b 0x14291a4 │ │ │ │ + b 0x14291a8 │ │ │ │ @ instruction: 0xf04c2c00 │ │ │ │ - bcc 0x5f4f8 │ │ │ │ + bcc 0x5f4fc │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0xfe0eca4c │ │ │ │ + b 0xfe0eca50 │ │ │ │ strmi r0, [r1], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x06034770 │ │ │ │ @ instruction: 0x2c00ea43 │ │ │ │ - b 0x14560d8 │ │ │ │ + b 0x14560dc │ │ │ │ strb r2, [ip, r0, lsl #24]! │ │ │ │ @ instruction: 0x4c00ea4f │ │ │ │ - b 0x14560cc │ │ │ │ + b 0x14560d0 │ │ │ │ strb r6, [r6, r0, lsl #24]! │ │ │ │ @ instruction: 0x4c00ea40 │ │ │ │ @ instruction: 0xf64fe7e3 │ │ │ │ - b 0x1139134 │ │ │ │ + b 0x1139138 │ │ │ │ ldrb r4, [lr, r0, lsl #24] │ │ │ │ streq fp, [r2], #-2522 @ 0xfffff626 │ │ │ │ andcs lr, r0, #270336 @ 0x42000 │ │ │ │ - b 0x10ecd50 │ │ │ │ + b 0x10ecd54 │ │ │ │ ldrb r6, [ip, r0] │ │ │ │ subeq pc, r0, r0 │ │ │ │ - b 0x144afdc │ │ │ │ - b 0x1434d88 │ │ │ │ + b 0x144afe0 │ │ │ │ + b 0x1434d8c │ │ │ │ @ instruction: 0xf0034ccc │ │ │ │ stmdacs r0, {r8, r9, lr} │ │ │ │ ldclvc 0, cr15, [ip], #48 @ 0x30 │ │ │ │ andeq lr, ip, r3, asr #20 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f4380 │ │ │ │ tstmi r8, #120, 6 @ 0xe0000001 │ │ │ │ movwcs lr, #1991 @ 0x7c7 │ │ │ │ @ instruction: 0x4618b570 │ │ │ │ ldrmi r2, [r9], -r1, lsl #12 │ │ │ │ - blx 0x1e5980 │ │ │ │ - b 0x518994 │ │ │ │ + blx 0x1e5984 │ │ │ │ + b 0x518998 │ │ │ │ andle r0, pc, ip, lsl #30 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ eoreq pc, r0, #-2147483605 @ 0x8000002b │ │ │ │ strteq pc, [r0], #-462 @ 0xfffffe32 │ │ │ │ vseleq.f32 s30, s28, s10 │ │ │ │ vpmax.s8 d15, d2, d5 │ │ │ │ andeq lr, r0, lr, asr #20 │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r5 │ │ │ │ tstmi r1, #-2013265920 @ 0x88000000 │ │ │ │ - blcs 0x268db4 │ │ │ │ + blcs 0x268db8 │ │ │ │ andcs sp, r0, #-1073741767 @ 0xc0000039 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ tstmi ip, pc, asr #20 │ │ │ │ svceq 0x0080f01c │ │ │ │ cmnpne ip, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf041bf18 │ │ │ │ @@ -77752,80 +77753,80 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xb12b6e43 │ │ │ │ andcs r2, r0, #0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb3408 │ │ │ │ + bl 0xfebb340c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - @ instruction: 0xf968f0c3 │ │ │ │ + @ instruction: 0xf956f0c3 │ │ │ │ stcvs 3, cr2, [r2, #4]! │ │ │ │ andseq lr, sl, #196, 18 @ 0x310000 │ │ │ │ andcs r6, r0, r3, ror #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ andle r2, r8, r1, lsl #22 │ │ │ │ tstle sp, r4, lsl #22 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0cd6819 │ │ │ │ - vpmin.s8 d27, d7, d31 │ │ │ │ + vpmax.s8 d27, d7, d29 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - ldmiblt r0!, {r0, r2, r3, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt lr, {r0, r2, r3, r6, r7, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebb3460 │ │ │ │ + bl 0xfebb3464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64f2000 │ │ │ │ - vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ - blmi 0xdc728 │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ + blmi 0xdc72c │ │ │ │ @ instruction: 0x900022bb │ │ │ │ - @ instruction: 0xf9a4f1df │ │ │ │ - eorseq r9, r3, r8, lsr r0 │ │ │ │ + @ instruction: 0xf992f1df │ │ │ │ + eorseq r9, r3, r8, lsr #32 │ │ │ │ tstle r7, pc, lsl #20 │ │ │ │ smullscc pc, r1, r0, r8 @ │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - bllt 0xffc9a284 │ │ │ │ + bllt 0xffc1a288 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534608 │ │ │ │ @ instruction: 0xf0cb1022 │ │ │ │ - svclt 0x0000b989 │ │ │ │ + svclt 0x0000b977 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb34b0 │ │ │ │ + bl 0xfebb34b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf856f0c7 │ │ │ │ + @ instruction: 0xf844f0c7 │ │ │ │ strmi r2, [r6], -pc, lsl #30 │ │ │ │ @ instruction: 0xf895d118 │ │ │ │ @ instruction: 0x462820d1 │ │ │ │ ldrtmi r6, [r1], -fp, ror #26 │ │ │ │ @ instruction: 0xf0032a00 │ │ │ │ - bl 0xfe95cee4 │ │ │ │ + bl 0xfe95cee8 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #17160 @ 0x4308 │ │ │ │ @ instruction: 0xf7fc441a │ │ │ │ - ldrtmi pc, [r0], -r7, asr #23 @ │ │ │ │ + ldrtmi pc, [r0], -r5, asr #23 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534622 │ │ │ │ @ instruction: 0xf0cb1027 │ │ │ │ - @ instruction: 0x4630f9bb │ │ │ │ + ldrtmi pc, [r0], -r9, lsr #19 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -77833,77 +77834,77 @@ │ │ │ │ addlt r6, r2, pc, lsl #17 │ │ │ │ strmi r6, [ip], -lr, asr #18 │ │ │ │ stmdblt r7, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf8954276 │ │ │ │ stmiavs r1!, {r1, r4, r5, r7, ip, sp}^ │ │ │ │ stmdbcs sp, {r0, r1, r3, r8, ip, sp, pc} │ │ │ │ stmdavs r2!, {r0, r3, ip, lr, pc} │ │ │ │ - bcs 0x6dbec │ │ │ │ + bcs 0x6dbf0 │ │ │ │ shadd16mi fp, r2, r8 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff41f0 │ │ │ │ stmdavs r3!, {r0, r1, r2, r5, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ rscsle r2, r2, r0, lsl #22 │ │ │ │ - blmi 0x808b60 │ │ │ │ + blmi 0x808b64 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppvs r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r0, r3, r6, r8, r9, fp, sp, lr}^ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #167772160 @ 0xa000000 │ │ │ │ vhsub.s8 d18, d12, d0 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ @ instruction: 0xf5000091 │ │ │ │ @ instruction: 0xf8d07190 │ │ │ │ @ instruction: 0xf0c70120 │ │ │ │ - stmiavs r1!, {r0, r1, r4, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0c6e7d1 │ │ │ │ - vmax.f32 , q10, │ │ │ │ + vrecps.f32 , q10, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46320395 │ │ │ │ - blvs 0x16addb4 │ │ │ │ - @ instruction: 0xf964f0cb │ │ │ │ + blvs 0x16addb8 │ │ │ │ + @ instruction: 0xf952f0cb │ │ │ │ vnmls.f64 d4, d13, d9 │ │ │ │ shsub16mi r1, sl, r0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 q8, q8, #64 │ │ │ │ - bl 0x124a24 │ │ │ │ + bl 0x124a28 │ │ │ │ andls r0, r0, r8 │ │ │ │ strmi r6, [fp], #-2057 @ 0xfffff7f7 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ - addeq r3, fp, r8, ror #23 │ │ │ │ - umulleq r3, fp, r8, fp │ │ │ │ + addeq r3, fp, r4, ror #23 │ │ │ │ + umulleq r3, fp, r4, fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb35ec │ │ │ │ + bl 0xfebb35f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ andsle r2, r7, pc, lsl #18 │ │ │ │ andle r2, sl, sp, lsl #18 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534629 │ │ │ │ pop {r2, r5} │ │ │ │ @ instruction: 0xf0cb4070 │ │ │ │ - @ instruction: 0xf8d0b8d1 │ │ │ │ + @ instruction: 0xf8d0b8bf │ │ │ │ ldreq r3, [fp, #200] @ 0xc8 │ │ │ │ @ instruction: 0xf06fd5f0 │ │ │ │ strtmi r0, [r9], -r3, lsl #4 │ │ │ │ @ instruction: 0xf0cb4628 │ │ │ │ - @ instruction: 0xe7e9fa33 │ │ │ │ + strb pc, [r9, r1, lsr #20]! @ │ │ │ │ smullscc pc, r1, r0, r8 @ │ │ │ │ @ instruction: 0x46284611 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ - blx 0xa18770 │ │ │ │ + blx 0x598774 │ │ │ │ @ instruction: 0xf04f2203 │ │ │ │ ldrshtvs r3, [r2], #63 @ 0x3f │ │ │ │ @ instruction: 0xe7d765b3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -77915,116 +77916,116 @@ │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x00b4f7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x8014f8d1 │ │ │ │ - @ instruction: 0xff6cf0c6 │ │ │ │ + @ instruction: 0xff5af0c6 │ │ │ │ @ instruction: 0xf1b84607 │ │ │ │ tstle r1, pc, lsl #30 │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xff91a4a0 │ │ │ │ + blx 0xff89a4a4 │ │ │ │ movwcs lr, #27092 @ 0x69d4 │ │ │ │ ldmdale sl, {r0, r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ - bleq 0x4a7d5c │ │ │ │ + bleq 0x4a7d60 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf874f0cb │ │ │ │ + @ instruction: 0xf862f0cb │ │ │ │ @ instruction: 0xb3aae7ee │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0x1e9880c │ │ │ │ + blx 0x1a18810 │ │ │ │ @ instruction: 0xf032e007 │ │ │ │ ldrtmi r0, [r9], -r0, lsr #6 │ │ │ │ andscs fp, pc, #8, 30 │ │ │ │ @ instruction: 0xf0cb4638 │ │ │ │ - stmiavs r3!, {r0, r1, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xb1ab4628 │ │ │ │ - @ instruction: 0xf89ef0cb │ │ │ │ + @ instruction: 0xf88cf0cb │ │ │ │ strtmi r6, [sl], -r1, ror #17 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff41f0 │ │ │ │ - bcs 0x8c2c0 │ │ │ │ + bcs 0x8c2c4 │ │ │ │ ldrtmi sp, [r9], -pc, ror #1 │ │ │ │ @ instruction: 0xf0cb4638 │ │ │ │ - strb pc, [sl, r3, asr #22]! @ │ │ │ │ + @ instruction: 0xe7eafb31 │ │ │ │ ldrmi fp, [r1], -sl, ror #18 │ │ │ │ @ instruction: 0xf0cb4638 │ │ │ │ - strb pc, [r4, r5, ror #16]! @ │ │ │ │ - @ instruction: 0xf8e6f0cb │ │ │ │ + ubfx pc, r3, #16, #5 │ │ │ │ + @ instruction: 0xf8d4f0cb │ │ │ │ strtmi r6, [sl], -r1, ror #17 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff41f0 │ │ │ │ shsaxmi fp, r9, r7 │ │ │ │ @ instruction: 0xf0cb4638 │ │ │ │ - ldrb pc, [r6, sp, lsl #23] @ │ │ │ │ - @ instruction: 0xff14f0c6 │ │ │ │ + @ instruction: 0xe7d6fb7b │ │ │ │ + @ instruction: 0xff02f0c6 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ pkhbtmi r2, r0, pc, lsl #4 @ │ │ │ │ @ instruction: 0xf0cb6cd9 │ │ │ │ - ldrtmi pc, [r9], -r3, lsr #22 @ │ │ │ │ + @ instruction: 0x4639fb11 │ │ │ │ andcs r4, r1, #56, 12 @ 0x3800000 │ │ │ │ - blx 0x1f9888e │ │ │ │ + blx 0x1b18892 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0cb4638 │ │ │ │ - @ instruction: 0xe7c0f9fb │ │ │ │ + strb pc, [r0, r9, ror #19] @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdmi pc, [r8], #128 @ 0x80 │ │ │ │ vrsubhn.i16 d20, q2, │ │ │ │ ldmdblt r0!, {r6, r7} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf8d183f8 │ │ │ │ strmi r9, [lr], -r8 │ │ │ │ @ instruction: 0x461f4690 │ │ │ │ - cdp2 0, 14, cr15, cr4, cr6, {6} │ │ │ │ + cdp2 0, 13, cr15, cr2, cr6, {6} │ │ │ │ svceq 0x000ff1b9 │ │ │ │ teqle r5, r4, lsl #12 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x171a5b0 │ │ │ │ + blx 0x169a5b4 │ │ │ │ @ instruction: 0x462168f2 │ │ │ │ sbcseq r4, r2, r0, lsr #12 │ │ │ │ - blx 0x988fc │ │ │ │ + @ instruction: 0xf9eef0cc │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf8d647c0 │ │ │ │ @ instruction: 0xf1b88004 │ │ │ │ andle r0, lr, pc, lsl #30 │ │ │ │ - cdp2 0, 12, cr15, cr6, cr6, {6} │ │ │ │ + cdp2 0, 11, cr15, cr4, cr6, {6} │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534681 │ │ │ │ @ instruction: 0xf0ca1028 │ │ │ │ - strbmi pc, [sl], -r3, ror #31 @ │ │ │ │ + @ instruction: 0x464affd1 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0x462847b8 │ │ │ │ @ instruction: 0x46226831 │ │ │ │ mrc2 7, 7, pc, cr0, cr15, {7} │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - @ instruction: 0xffc8f0ca │ │ │ │ + @ instruction: 0xffb6f0ca │ │ │ │ svclt 0x0000e7ca │ │ │ │ smullscc pc, r1, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b123 │ │ │ │ @ instruction: 0xf01330cc │ │ │ │ andle r0, r8, r1, lsl #6 │ │ │ │ tstpvc r5, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ @@ -78043,88 +78044,88 @@ │ │ │ │ rscpl pc, r1, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4618e776 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb3894 │ │ │ │ + bl 0xfebb3898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldmib r1, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [r6], -r1, lsl #2 │ │ │ │ movwlt fp, #43361 @ 0xa961 │ │ │ │ strtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0ca4628 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mrclt 7, 4, APSR_nzcv, cr2, cr15, {7} │ │ │ │ svclt 0x00181e59 │ │ │ │ - bcs 0x64acc │ │ │ │ + bcs 0x64ad0 │ │ │ │ tstcs r0, r8, lsl pc │ │ │ │ rscsle r2, r0, r0, lsl #18 │ │ │ │ movweq pc, #4547 @ 0x11c3 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0ca009a │ │ │ │ - stmdavs r1!, {r0, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mrclt 7, 3, APSR_nzcv, cr12, cr15, {7} │ │ │ │ @ instruction: 0x4629b21b │ │ │ │ addseq r4, sl, r8, lsr #12 │ │ │ │ @ instruction: 0xf0ca4252 │ │ │ │ - stmdavs r1!, {r0, r1, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mcrlt 7, 3, pc, cr14, cr15, {7} @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d04698 │ │ │ │ addlt r3, r3, r8, lsl #1 │ │ │ │ @ instruction: 0xf8d0460e │ │ │ │ ldrmi r5, [r1], r4, lsl #1 │ │ │ │ - bleq 0x458738 │ │ │ │ + bleq 0x45873c │ │ │ │ @ instruction: 0xf0c64604 │ │ │ │ - @ instruction: 0x4631fe1d │ │ │ │ + ldrtmi pc, [r1], -fp, lsl #28 @ │ │ │ │ vst1.32 {d20-d22}, [r5], r2 │ │ │ │ @ instruction: 0xf0ca6588 │ │ │ │ - @ instruction: 0xf045ff3d │ │ │ │ + @ instruction: 0xf045ff2b │ │ │ │ @ instruction: 0xf0c60503 │ │ │ │ - strmi pc, [r7], -r7, asr #28 │ │ │ │ - cdp2 0, 1, cr15, cr0, cr6, {6} │ │ │ │ + @ instruction: 0x4607fe35 │ │ │ │ + ldc2l 0, cr15, [lr, #792]! @ 0x318 │ │ │ │ @ instruction: 0xf0c64606 │ │ │ │ - ldmdbmi r3, {r0, r2, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r3, {r0, r1, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r4, [r5], -fp, lsr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdapl r1, {r1, r3, r4, r6, r9, sl, lr}^ │ │ │ │ andls r2, r0, r0 │ │ │ │ ldrbmi r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ - ldc2l 0, cr15, [r0], #-844 @ 0xfffffcb4 │ │ │ │ + mrrc2 0, 13, pc, lr, cr3 @ │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ - blcs 0x46e060 │ │ │ │ + blcs 0x46e064 │ │ │ │ ldrtmi fp, [r1], -r7, lsl #30 │ │ │ │ strtmi r4, [r9], -r8, lsr #12 │ │ │ │ @ instruction: 0xf0d04630 │ │ │ │ - @ instruction: 0x4632f9ff │ │ │ │ + ldrtmi pc, [r2], -sp, ror #19 @ │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ mcr2 7, 1, pc, cr10, cr15, {7} @ │ │ │ │ strbmi r4, [r1], -sl, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mcrlt 7, 1, pc, cr2, cr15, {7} @ │ │ │ │ - addeq r3, fp, r0, lsl #16 │ │ │ │ + strdeq r3, [fp], ip │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ biccc pc, r0, #201326595 @ 0xc000003 │ │ │ │ push {r0, r1, r3, r4, r5, r7, r8, r9, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebb39b8 │ │ │ │ + bl 0xfebb39bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs sp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf015460c │ │ │ │ svclt 0x00180801 │ │ │ │ andle r2, r6, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -78134,28 +78135,28 @@ │ │ │ │ strmi r1, [r1], -fp, ror #24 │ │ │ │ strmi r6, [r6], -r2, lsr #18 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ stmdavs r3!, {r0, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3!, {r0, r1, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ strbmi fp, [r2], -fp, asr #2 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xff40f0ca │ │ │ │ + @ instruction: 0xff2ef0ca │ │ │ │ ldrtmi r6, [r2], -r1, ror #17 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ andcs pc, r1, sp, ror #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d468a3 │ │ │ │ - blcs 0x7c884 │ │ │ │ + blcs 0x7c888 │ │ │ │ @ instruction: 0xf1c8d1df │ │ │ │ ldrb r0, [ip, r0, lsl #16] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf890460d │ │ │ │ @@ -78165,111 +78166,111 @@ │ │ │ │ ldrdcs r4, [r0], -r2 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ andlt fp, r3, r3, lsl #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, r9, pc}^ │ │ │ │ - b 0x112487c │ │ │ │ + b 0x1124880 │ │ │ │ bicsmi r7, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf8d5686f │ │ │ │ @ instruction: 0xf0c6800c │ │ │ │ - svccs 0x000ffd6d │ │ │ │ + svccs 0x000ffd5b │ │ │ │ cmple r1, r6, lsl #12 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8e4f7fc │ │ │ │ + @ instruction: 0xf8e2f7fc │ │ │ │ ldrdls pc, [r8], -r5 │ │ │ │ - ldc2l 0, cr15, [ip, #-792] @ 0xfffffce8 │ │ │ │ + stc2l 0, cr15, [sl, #-792] @ 0xfffffce8 │ │ │ │ @ instruction: 0xf1b94607 │ │ │ │ teqle pc, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8d2f7fc │ │ │ │ + @ instruction: 0xf8d0f7fc │ │ │ │ @ instruction: 0x9010f8d5 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf1b8d03d │ │ │ │ ldrtmi r0, [r9], -r0, lsl #30 │ │ │ │ @ instruction: 0x4642bf14 │ │ │ │ @ instruction: 0x4638221f │ │ │ │ - blx 0x598c18 │ │ │ │ + blx 0x118c1c │ │ │ │ @ instruction: 0x463a2310 │ │ │ │ ldrtmi r9, [r1], -r0, lsl #6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ - @ instruction: 0xf8a2f0cc │ │ │ │ + @ instruction: 0xf890f0cc │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ andcs pc, r1, pc, ror #26 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - cdp2 0, 4, cr15, cr6, cr10, {6} │ │ │ │ + cdp2 0, 3, cr15, cr4, cr10, {6} │ │ │ │ ldrdls pc, [r8], -r5 │ │ │ │ - ldc2 0, cr15, [ip, #-792] @ 0xfffffce8 │ │ │ │ + stc2 0, cr15, [sl, #-792] @ 0xfffffce8 │ │ │ │ @ instruction: 0xf1b94607 │ │ │ │ adcsle r0, pc, pc, lsl #30 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - cdp2 0, 3, cr15, cr6, cr10, {6} │ │ │ │ + cdp2 0, 2, cr15, cr4, cr10, {6} │ │ │ │ @ instruction: 0x9010f8d5 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strbmi sp, [r2], -r1, asr #3 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf91ef0cb │ │ │ │ + @ instruction: 0xf90cf0cb │ │ │ │ @ instruction: 0x464b2210 │ │ │ │ ldrtmi r9, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0x46304632 │ │ │ │ - @ instruction: 0xf868f0cc │ │ │ │ + @ instruction: 0xf856f0cc │ │ │ │ svclt 0x0000e7c4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb3b7c │ │ │ │ + bl 0xfebb3b80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ addne pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} @ │ │ │ │ @ instruction: 0xf0c6460d │ │ │ │ - strmi pc, [r6], -r5, ror #25 │ │ │ │ + @ instruction: 0x4606fcd3 │ │ │ │ @ instruction: 0xd1212f0f │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf85cf7fc │ │ │ │ + @ instruction: 0xf85af7fc │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0xffa98cf6 │ │ │ │ + blx 0xff618cfa │ │ │ │ ldrtmi r6, [r1], -sl, ror #16 │ │ │ │ ldreq r4, [r2], #-1584 @ 0xfffff9d0 │ │ │ │ - @ instruction: 0xffecf0ca │ │ │ │ + @ instruction: 0xffdaf0ca │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ andcs pc, r1, r5, lsl #26 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - ldc2l 0, cr15, [lr, #808] @ 0x328 │ │ │ │ + stc2l 0, cr15, [ip, #808] @ 0x328 │ │ │ │ svclt 0x0000e7de │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ @@ -78277,50 +78278,50 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf8d183f8 │ │ │ │ strmi r9, [ip], -r4 │ │ │ │ ldrdhi pc, [ip], -r1 │ │ │ │ @ instruction: 0xf0c64616 │ │ │ │ - @ instruction: 0xf1b9fc99 │ │ │ │ + @ instruction: 0xf1b9fc87 │ │ │ │ strmi r0, [r5], -pc, lsl #30 │ │ │ │ @ instruction: 0xf897d131 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e32c │ │ │ │ + blcs 0x6e330 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - stmdbvs r3!, {r0, r1, r2, r3, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r2, r3, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b383 │ │ │ │ strtmi r0, [r9], -r0, lsl #30 │ │ │ │ @ instruction: 0x4642bf14 │ │ │ │ @ instruction: 0x4628221f │ │ │ │ - @ instruction: 0xf954f0cb │ │ │ │ + @ instruction: 0xf942f0cb │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8d368a0 │ │ │ │ @ instruction: 0xf0c78000 │ │ │ │ - @ instruction: 0x462af931 │ │ │ │ + @ instruction: 0x462af91f │ │ │ │ strbmi r4, [r1], -r3, lsl #12 │ │ │ │ ldrmi r4, [r0, r8, lsr #12]! │ │ │ │ stmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ andcs pc, r1, r9, lsr #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vcge.s8 q12, q10, q12 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca1029 │ │ │ │ - stmdbvs r3!, {r0, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r1, r2, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ bicle r2, lr, r0, lsl #22 │ │ │ │ strtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0cb4628 │ │ │ │ - ldrb pc, [r1, fp, ror #16] @ │ │ │ │ + @ instruction: 0xe7d1f859 │ │ │ │ smullscc pc, r1, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b123 │ │ │ │ @ instruction: 0xf01330cc │ │ │ │ andle r0, r4, r1, lsl #6 │ │ │ │ rsbsvc pc, sp, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrmi lr, [r8], -lr, lsl #15 │ │ │ │ @@ -78350,62 +78351,62 @@ │ │ │ │ tstcs r0, fp, ror r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdcs r0, [r0], -fp │ │ │ │ movtvc lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0x5d764 │ │ │ │ + blcs 0x5d768 │ │ │ │ @ instruction: 0xf8d5d1ef │ │ │ │ @ instruction: 0xf0c68004 │ │ │ │ - strmi pc, [r7], -r1, lsl #24 │ │ │ │ + strmi pc, [r7], -pc, ror #23 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf894d13b │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e3fc │ │ │ │ + blcs 0x6e400 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf8d5ff77 │ │ │ │ + @ instruction: 0xf8d5ff75 │ │ │ │ @ instruction: 0xf0c69008 │ │ │ │ - strmi pc, [r0], pc, ror #23 │ │ │ │ + pkhtbmi pc, r0, sp, asr #23 @ │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf894d139 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e420 │ │ │ │ + blcs 0x6e424 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf0c6ff65 │ │ │ │ - sha1c.32 , , │ │ │ │ + @ instruction: 0xf0c6ff63 │ │ │ │ + vfma.f32 d31, d7, d21 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ pkhbtmi r2, r1, r5, lsl #7 │ │ │ │ andvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0ca6819 │ │ │ │ - @ instruction: 0x464bfd5f │ │ │ │ + strbmi pc, [fp], -sp, asr #26 @ │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff463a │ │ │ │ andcs pc, r1, r7, lsl #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vcge.s8 q12, q10, q12 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca1028 │ │ │ │ - @ instruction: 0xf8d5fcdf │ │ │ │ + @ instruction: 0xf8d5fccd │ │ │ │ @ instruction: 0xf0c69008 │ │ │ │ - @ instruction: 0x4680fbb5 │ │ │ │ + strmi pc, [r0], r3, lsr #23 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ vhadd.s8 , q10, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca1029 │ │ │ │ - strb pc, [r6, pc, asr #25] @ │ │ │ │ + @ instruction: 0xe7c6fcbd │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf890460d │ │ │ │ @ instruction: 0x461610d1 │ │ │ │ ldmib r0, {r2, r9, sl, lr}^ │ │ │ │ @@ -78415,55 +78416,55 @@ │ │ │ │ tstcs r0, fp, ror r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdcs r0, [r0], -fp │ │ │ │ movtvc lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0x5d868 │ │ │ │ + blcs 0x5d86c │ │ │ │ @ instruction: 0xf8d5d1ef │ │ │ │ @ instruction: 0xf0c68004 │ │ │ │ - @ instruction: 0x4607fb7f │ │ │ │ + strmi pc, [r7], -sp, ror #22 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf894d12e │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e500 │ │ │ │ + blcs 0x6e504 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf8d5fef5 │ │ │ │ + @ instruction: 0xf8d5fef3 │ │ │ │ @ instruction: 0xf0c69008 │ │ │ │ - strmi pc, [r0], sp, ror #22 │ │ │ │ + pkhtbmi pc, r0, fp, asr #22 @ │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf894d12c │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e524 │ │ │ │ + blcs 0x6e528 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - strbmi pc, [r2], -r3, ror #29 @ │ │ │ │ + strbmi pc, [r2], -r1, ror #29 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0x462047b0 │ │ │ │ ldrtmi r6, [sl], -r9, lsr #16 │ │ │ │ - blx 0xfe51acbe │ │ │ │ + blx 0xfe51acc2 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - stc2l 0, cr15, [sl], #-808 @ 0xfffffcd8 │ │ │ │ + mrrc2 0, 12, pc, r8, cr10 @ │ │ │ │ ldrdls pc, [r8], -r5 │ │ │ │ - blx 0x1099006 │ │ │ │ + blx 0xc1900a │ │ │ │ @ instruction: 0xf1b94680 │ │ │ │ sbcsle r0, r2, pc, lsl #30 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - mrrc2 0, 12, pc, sl, cr10 @ │ │ │ │ + mcrr2 0, 12, pc, r8, cr10 @ │ │ │ │ svclt 0x0000e7d3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf8d0461f │ │ │ │ @@ -78473,92 +78474,92 @@ │ │ │ │ cmnlt r2, ip, asr #1 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ orrlt r0, r0, r1 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - bleq 0xff080d0c │ │ │ │ + bleq 0xff080d10 │ │ │ │ submi lr, r3, r0, asr #20 │ │ │ │ @ instruction: 0xf00043c0 │ │ │ │ stmdacs r0, {r0} │ │ │ │ @ instruction: 0xf8d5d1ee │ │ │ │ @ instruction: 0xf0c68008 │ │ │ │ - strmi pc, [r1], r5, lsl #22 │ │ │ │ + @ instruction: 0x4681faf3 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf894d178 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e5f4 │ │ │ │ + blcs 0x6e5f8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf8d5fe7b │ │ │ │ + @ instruction: 0xf8d5fe79 │ │ │ │ @ instruction: 0xf0c6a004 │ │ │ │ - @ instruction: 0x4680faf3 │ │ │ │ + strmi pc, [r0], r1, ror #21 │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf894d13f │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e618 │ │ │ │ + blcs 0x6e61c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - svccs 0x0000fe69 │ │ │ │ + svccs 0x0000fe67 │ │ │ │ vand d29, d7, d29 │ │ │ │ @ instruction: 0xf2c00af0 │ │ │ │ vpmin.s8 d18, d28, d5 │ │ │ │ vqshl.s64 q10, q8, #0 │ │ │ │ mrc 7, 0, r0, cr13, cr1, {4} │ │ │ │ - bmi 0xbccb7c │ │ │ │ + bmi 0xbccb80 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r2, fp, asr r8 @ │ │ │ │ tsteq r8, r2, lsl #22 │ │ │ │ tstls r1, r3, lsl r4 │ │ │ │ @ instruction: 0xb1ae444a │ │ │ │ ldrteq pc, [r8], #-2263 @ 0xfffff729 @ │ │ │ │ andls r4, r0, #622592 @ 0x98000 │ │ │ │ - blx 0x8190fc │ │ │ │ + blx 0x399100 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff464a │ │ │ │ strdcs pc, [r1], -sp │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrteq pc, [ip], #2263 @ 0x8d7 @ │ │ │ │ andls r4, r0, #28, 18 @ 0x70000 │ │ │ │ - blx 0x299128 │ │ │ │ + @ instruction: 0xf9f6f0c7 │ │ │ │ vabd.s8 q15, q10, q12 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca102a │ │ │ │ - svccs 0x0000fbcd │ │ │ │ - blmi 0x611128 │ │ │ │ + svccs 0x0000fbbb │ │ │ │ + blmi 0x61112c │ │ │ │ svclt 0x0070ee1d │ │ │ │ - beq 0xffc99748 │ │ │ │ - bcs 0xfe5d9930 │ │ │ │ + beq 0xffc9974c │ │ │ │ + bcs 0xfe5d9934 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrbmi pc, [r0, ip, asr #4]! @ │ │ │ │ ldreq pc, [r1, r0, asr #5] │ │ │ │ andcc pc, r3, fp, asr r8 @ │ │ │ │ andeq lr, r8, #3072 @ 0xc00 │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrteq pc, [r8], #-2263 @ 0xfffff729 @ │ │ │ │ @ instruction: 0xf507440b │ │ │ │ @ instruction: 0xf0c76187 │ │ │ │ - str pc, [lr, r1, ror #19]! │ │ │ │ + str pc, [lr, pc, asr #19]! │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - blx 0xfea19196 │ │ │ │ + blx 0xfe59919a │ │ │ │ svclt 0x0000e787 │ │ │ │ - umulleq r3, fp, r8, r1 │ │ │ │ + umulleq r3, fp, r4, r1 │ │ │ │ addseq ip, r1, r8, lsr #18 │ │ │ │ addseq ip, r1, ip, lsr #19 │ │ │ │ - addeq r3, fp, r8, lsr #2 │ │ │ │ + addeq r3, fp, r4, lsr #2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf890460d │ │ │ │ ldmib r0, {r0, r4, r6, r7, ip}^ │ │ │ │ addlt r3, r2, r2, lsr r2 │ │ │ │ @@ -78566,410 +78567,410 @@ │ │ │ │ ldrdcs r4, [r0], -r2 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ andlt fp, r2, r3, lsl #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ - b 0x1124ec0 │ │ │ │ + b 0x1124ec4 │ │ │ │ bicsmi r7, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf0c6686e │ │ │ │ - strmi pc, [r7], -sp, asr #20 │ │ │ │ + @ instruction: 0x4607fa3b │ │ │ │ cmple sp, pc, lsl #28 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2l 7, cr15, [r4, #1004] @ 0x3ec │ │ │ │ + stc2l 7, cr15, [r2, #1004] @ 0x3ec │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ - blx 0xf9920c │ │ │ │ + blx 0xb19210 │ │ │ │ @ instruction: 0xf1b84606 │ │ │ │ cmple fp, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [r2, #1004]! @ 0x3ec │ │ │ │ - blx 0xb9922c │ │ │ │ + ldc2 7, cr15, [r0, #1004]! @ 0x3ec │ │ │ │ + blx 0x719230 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r7, r9, sl, lr} │ │ │ │ - blx 0x199925a │ │ │ │ + blx 0x151925e │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x96014416 │ │ │ │ ldrbtmi pc, [r0], ip, asr #4 @ │ │ │ │ ldreq pc, [r1], r0, asr #5 │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ andls r4, r0, #973078528 @ 0x3a000000 │ │ │ │ @ instruction: 0x61a8f506 │ │ │ │ strbeq pc, [r0, #-2262] @ 0xfffff72a @ │ │ │ │ - @ instruction: 0xf964f0c7 │ │ │ │ + @ instruction: 0xf952f0c7 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff463a │ │ │ │ andcs pc, r1, r3, asr #20 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ - blx 0x7192ae │ │ │ │ + blx 0x2992b2 │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ - @ instruction: 0xf9f0f0c6 │ │ │ │ + @ instruction: 0xf9def0c6 │ │ │ │ @ instruction: 0xf1b84606 │ │ │ │ adcsle r0, r3, pc, lsl #30 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - blx 0x3192ce │ │ │ │ + blx 0xffe992d0 │ │ │ │ svclt 0x0000e7b4 │ │ │ │ - addeq r3, fp, sl, lsr #32 │ │ │ │ + addeq r3, fp, r6, lsr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb41b4 │ │ │ │ + bl 0xfebb41b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ sbccc pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ @ │ │ │ │ @ instruction: 0xf0c6460e │ │ │ │ - strmi pc, [r5], -r9, asr #19 │ │ │ │ + @ instruction: 0x4605f9b7 │ │ │ │ tstle ip, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2l 7, cr15, [r0, #-1004] @ 0xfffffc14 │ │ │ │ + ldc2 7, cr15, [lr, #-1004]! @ 0xfffffc14 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0cb2220 │ │ │ │ - strtmi pc, [r0], -r1, lsl #23 │ │ │ │ + strtmi pc, [r0], -pc, ror #22 │ │ │ │ @ instruction: 0x462a6831 │ │ │ │ @ instruction: 0xf9eef7ff │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q10, q12 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca1027 │ │ │ │ - strb pc, [r3, r7, asr #21]! @ │ │ │ │ + @ instruction: 0xe7e3fab5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-124] @ 0xffffff84 │ │ │ │ addlt r4, r2, r5, lsl #12 │ │ │ │ @ instruction: 0xf4106958 │ │ │ │ tstle r7, r0, ror r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strmi r6, [lr], -ip, asr #16 │ │ │ │ @ instruction: 0xf0c64690 │ │ │ │ - @ instruction: 0x2c0ff983 │ │ │ │ + @ instruction: 0x2c0ff971 │ │ │ │ cmnle r2, r1, lsl #13 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2l 7, cr15, [sl], #1004 @ 0x3ec │ │ │ │ + ldc2l 7, cr15, [r8], #1004 @ 0x3ec │ │ │ │ ldrdge pc, [r8], -r6 │ │ │ │ - @ instruction: 0xf972f0c6 │ │ │ │ + @ instruction: 0xf960f0c6 │ │ │ │ @ instruction: 0xf1ba4604 │ │ │ │ cmple r1, pc, lsl #30 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2l 7, cr15, [r8], #1004 @ 0x3ec │ │ │ │ + stc2l 7, cr15, [r6], #1004 @ 0x3ec │ │ │ │ eorsle r2, pc, r1, lsl #30 │ │ │ │ cmple fp, r2, lsl #30 │ │ │ │ adcsmi r2, r8, r1 │ │ │ │ - cdp2 0, 1, cr15, cr6, cr6, {6} │ │ │ │ + cdp2 0, 0, cr15, cr4, cr6, {6} │ │ │ │ vnmls.f64 d4, d13, d22 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [ip], #-1048 @ 0xfffffbe8 │ │ │ │ stmib sp, {r0, r1, r3, r6, sl, lr}^ │ │ │ │ ldrmi r4, [sl], -r0 │ │ │ │ rscsmi pc, r0, ip, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vqadd.s8 d13, d0, d5 │ │ │ │ @ instruction: 0xf8d051c4 │ │ │ │ @ instruction: 0xf0c705c4 │ │ │ │ - @ instruction: 0x4628f89b │ │ │ │ + strtmi pc, [r8], -r9, lsl #17 │ │ │ │ @ instruction: 0x464a6831 │ │ │ │ @ instruction: 0xf97af7ff │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf50087f0 │ │ │ │ @ instruction: 0xf8d061c9 │ │ │ │ @ instruction: 0xf0c70648 │ │ │ │ - strb pc, [r8, r5, lsl #17]! @ │ │ │ │ + @ instruction: 0xe7e8f873 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - blx 0x131944c │ │ │ │ + blx 0xe99450 │ │ │ │ @ instruction: 0xd1bf2f01 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf832f0cc │ │ │ │ + @ instruction: 0xf820f0cc │ │ │ │ vaba.s8 d30, d20, d28 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca1024 │ │ │ │ - @ instruction: 0xe79dfa3b │ │ │ │ + ldr pc, [sp, r9, lsr #20] │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xfffcf0cb │ │ │ │ + @ instruction: 0xffeaf0cb │ │ │ │ svclt 0x0000e7ae │ │ │ │ - umulleq r2, fp, lr, lr │ │ │ │ + umulleq r2, fp, sl, lr │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ vrsubhn.i16 d20, , q2 │ │ │ │ ldmdblt r0!, {r7, ip} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs pc, {r4, r5, r6, r7, r8, pc}^ @ │ │ │ │ @ instruction: 0xf0c6460d │ │ │ │ - @ instruction: 0x4606f8f3 │ │ │ │ + strmi pc, [r6], -r1, ror #17 │ │ │ │ cmple r6, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2l 7, cr15, [sl], #-1004 @ 0xfffffc14 │ │ │ │ + stc2l 7, cr15, [r8], #-1004 @ 0xfffffc14 │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ - @ instruction: 0xf8e2f0c6 │ │ │ │ + @ instruction: 0xf8d0f0c6 │ │ │ │ @ instruction: 0xf1b84607 │ │ │ │ cmple r4, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrrc2 7, 15, pc, r8, cr11 @ │ │ │ │ + mrrc2 7, 15, pc, r6, cr11 @ │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf0ca4630 │ │ │ │ - @ instruction: 0xf8d5ffdd │ │ │ │ + @ instruction: 0xf8d5ffcb │ │ │ │ @ instruction: 0xf0c6800c │ │ │ │ - strmi pc, [r7], -fp, asr #17 │ │ │ │ + @ instruction: 0x4607f8b9 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf894d136 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6ea68 │ │ │ │ + blcs 0x6ea6c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - ldrtmi pc, [r2], -r1, asr #24 @ │ │ │ │ + @ instruction: 0x4632fc3f │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - blx 0x1f99524 │ │ │ │ + blx 0x1b19528 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ andcs pc, r1, pc, ror #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q10, q8 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca1027 │ │ │ │ - @ instruction: 0xf8d5f9c7 │ │ │ │ + @ instruction: 0xf8d5f9b5 │ │ │ │ @ instruction: 0xf0c68008 │ │ │ │ - @ instruction: 0x4607f89d │ │ │ │ + strmi pc, [r7], -fp, lsl #17 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ vqadd.s8 d29, d20, d26 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca1028 │ │ │ │ - @ instruction: 0xe7bbf9b7 │ │ │ │ + ldr pc, [fp, r5, lsr #19]! │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf9aef0ca │ │ │ │ + @ instruction: 0xf99cf0ca │ │ │ │ svclt 0x0000e7c9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdavs pc, {r0, r1, r7, ip, sp, pc}^ @ │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x46994690 │ │ │ │ mlaslt r0, sp, r8, pc @ │ │ │ │ - @ instruction: 0xf874f0c6 │ │ │ │ + @ instruction: 0xf862f0c6 │ │ │ │ strmi r2, [r4], -pc, lsl #30 │ │ │ │ rschi pc, r7, r0, asr #32 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xffb1b28e │ │ │ │ + blx 0xffa9b292 │ │ │ │ ldrdge pc, [r8], -r6 │ │ │ │ - @ instruction: 0xf862f0c6 │ │ │ │ + @ instruction: 0xf850f0c6 │ │ │ │ @ instruction: 0xf1ba4607 │ │ │ │ @ instruction: 0xf0400f0f │ │ │ │ @ instruction: 0xf89580cb │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6eb5c │ │ │ │ + blcs 0x6eb60 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf1b9fbd7 │ │ │ │ + @ instruction: 0xf1b9fbd5 │ │ │ │ eorle r0, r7, r0, lsl #30 │ │ │ │ @ instruction: 0x46212210 │ │ │ │ @ instruction: 0xf0ca4620 │ │ │ │ - @ instruction: 0xf1bbfd1f │ │ │ │ + @ instruction: 0xf1bbfd0d │ │ │ │ eorle r0, r6, r0, lsl #30 │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf0ca4638 │ │ │ │ - @ instruction: 0x463afd17 │ │ │ │ + ldrtmi pc, [sl], -r5, lsl #26 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff4cf0ca │ │ │ │ + @ instruction: 0xff3af0ca │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf1b8d025 │ │ │ │ subsle r0, pc, r2, lsl #30 │ │ │ │ ldmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4622 │ │ │ │ andcs pc, r1, pc, ror #16 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - cdp2 0, 15, cr15, cr12, cr11, {6} │ │ │ │ + cdp2 0, 14, cr15, cr10, cr11, {6} │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0x4639d1d8 │ │ │ │ @ instruction: 0xf0cb4638 │ │ │ │ - @ instruction: 0x463afef5 │ │ │ │ + ldrtmi pc, [sl], -r3, ror #29 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff26f0ca │ │ │ │ + @ instruction: 0xff14f0ca │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf8d6d1d9 │ │ │ │ - @ instruction: 0xf0c6800c │ │ │ │ - @ instruction: 0x4607f811 │ │ │ │ + @ instruction: 0xf0c5800c │ │ │ │ + @ instruction: 0x4607ffff │ │ │ │ svceq 0x000ff1b8 │ │ │ │ adchi pc, r5, r0, asr #32 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfe21b356 │ │ │ │ + blx 0xfe19b35a │ │ │ │ @ instruction: 0xee1d4b51 │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ vtst.8 d6, d0, d11 │ │ │ │ ldmpl r2, {r2, r3, r6, r7, r8, sp, lr}^ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ smladls r1, r7, r4, r4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #570425344 @ 0x22000000 │ │ │ │ @ instruction: 0x06ccf8d0 │ │ │ │ - @ instruction: 0xff40f0c6 │ │ │ │ + @ instruction: 0xff2ef0c6 │ │ │ │ ldmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4622 │ │ │ │ andcs pc, r1, pc, lsl r8 @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf0c568f7 │ │ │ │ - pkhtbmi pc, r0, r5, asr #31 @ │ │ │ │ + strmi pc, [r0], r3, asr #31 │ │ │ │ cmple r1, pc, lsl #30 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x139b3ca │ │ │ │ + blx 0x131b3ce │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ - @ instruction: 0xffc4f0c5 │ │ │ │ + @ instruction: 0xffb2f0c5 │ │ │ │ @ instruction: 0xf1b94607 │ │ │ │ cmple pc, pc, lsl #30 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xf1b3ee │ │ │ │ - @ instruction: 0xffb4f0c5 │ │ │ │ + blx 0xe9b3f2 │ │ │ │ + @ instruction: 0xffa2f0c5 │ │ │ │ andscs r4, pc, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xf0ca4681 │ │ │ │ - ldrtmi pc, [fp], -r3, lsl #25 @ │ │ │ │ + @ instruction: 0x463bfc71 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cb4900 │ │ │ │ - ldmvs r1!, {r0, r1, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs r1!, {r0, r2, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r8], -r2, asr #12 │ │ │ │ @ instruction: 0xffdef7fe │ │ │ │ ldmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe463a │ │ │ │ ldrdcs pc, [r1], -r9 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf8b0f0ca │ │ │ │ + @ instruction: 0xf89ef0ca │ │ │ │ vaba.s8 d30, d4, d21 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca1027 │ │ │ │ - ldr pc, [r9, -r7, lsr #17] │ │ │ │ + @ instruction: 0xe719f895 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf89ef0ca │ │ │ │ + @ instruction: 0xf88cf0ca │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ - @ instruction: 0xff74f0c5 │ │ │ │ + @ instruction: 0xff62f0c5 │ │ │ │ @ instruction: 0xf1b94607 │ │ │ │ adcle r0, pc, pc, lsl #30 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf88ef0ca │ │ │ │ + @ instruction: 0xf87cf0ca │ │ │ │ vaba.s8 d30, d20, d16 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca1028 │ │ │ │ - ldrb pc, [fp, -r5, lsl #17] @ │ │ │ │ - addeq r2, fp, r2, ror #23 │ │ │ │ + @ instruction: 0xe75bf873 │ │ │ │ + ldrdeq r2, [fp], lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb46bc │ │ │ │ + bl 0xfebb46c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe0 │ │ │ │ ldrdlt r7, [r3], r1 │ │ │ │ @ instruction: 0x4632e9d0 │ │ │ │ mlapl r0, sp, r8, pc @ │ │ │ │ mvnsmi fp, #-1073741801 @ 0xc0000017 │ │ │ │ streq pc, [r1], #-6 │ │ │ │ andcs fp, r0, ip, ror r1 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bleq 0xff98ccac │ │ │ │ + bleq 0xff98ccb0 │ │ │ │ strbmi lr, [r6], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0xf00443e4 │ │ │ │ stccs 4, cr0, [r0], {1} │ │ │ │ strls sp, [r0, #-495] @ 0xfffffe11 │ │ │ │ mrc2 7, 5, pc, cr0, cr15, {7} │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -78979,82 +78980,82 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, ip, asr #16 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x46984691 │ │ │ │ - @ instruction: 0xff1cf0c5 │ │ │ │ + @ instruction: 0xff0af0c5 │ │ │ │ strmi r2, [r5], -pc, lsl #24 │ │ │ │ sbcshi pc, pc, r0, asr #32 │ │ │ │ smullscc pc, r1, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfe51b53c │ │ │ │ + blx 0xfe49b540 │ │ │ │ ldrdge pc, [r8], -r6 │ │ │ │ - @ instruction: 0xff0af0c5 │ │ │ │ + cdp2 0, 15, cr15, cr8, cr5, {6} │ │ │ │ @ instruction: 0xf1ba4604 │ │ │ │ @ instruction: 0xf0400f0f │ │ │ │ @ instruction: 0xf897809a │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6ee4c │ │ │ │ + blcs 0x6ee50 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf1b9fa7f │ │ │ │ + @ instruction: 0xf1b9fa7d │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @ instruction: 0x46218098 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf1b8fdcf │ │ │ │ + @ instruction: 0xf1b8fdcd │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ ldmvs r3!, {r0, r2, r3, r4, r7, pc}^ │ │ │ │ rsble r2, r5, pc, lsl #22 │ │ │ │ - @ instruction: 0xff1ef0c5 │ │ │ │ + @ instruction: 0xff0cf0c5 │ │ │ │ @ instruction: 0xf0c54680 │ │ │ │ - qadd16mi pc, r9, fp @ │ │ │ │ + strtmi pc, [r9], -r9, lsl #30 │ │ │ │ strbmi r4, [r0], -r1, lsl #13 │ │ │ │ - blx 0xfe0998e4 │ │ │ │ + blx 0x1c198e8 │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x1f998ec │ │ │ │ + blx 0x1b198f0 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0cc4640 │ │ │ │ - ldmvs r3!, {r0, r4, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs r3!, {r0, r1, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89780a5 │ │ │ │ @ instruction: 0x462130d1 │ │ │ │ - blcs 0x6eeac │ │ │ │ + blcs 0x6eeb0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - strbmi pc, [r8], -pc, asr #20 @ │ │ │ │ + strbmi pc, [r8], -sp, asr #20 @ │ │ │ │ @ instruction: 0xf0cf4621 │ │ │ │ - strbmi pc, [sl], -r5, ror #20 @ │ │ │ │ + @ instruction: 0x464afa53 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ ldmibeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x1e19922 │ │ │ │ + blx 0x1999926 │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0cf4628 │ │ │ │ - @ instruction: 0xf0c5fac5 │ │ │ │ - andscs pc, pc, #2928 @ 0xb70 │ │ │ │ + @ instruction: 0xf0c5fab3 │ │ │ │ + andscs pc, pc, #2640 @ 0xa50 │ │ │ │ strmi r4, [r2], r9, lsr #12 │ │ │ │ - blx 0xfe219932 │ │ │ │ - cdp2 0, 11, cr15, cr0, cr5, {6} │ │ │ │ + blx 0x1d99936 │ │ │ │ + cdp2 0, 9, cr15, cr14, cr5, {6} │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ andvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cb4680 │ │ │ │ - andcs pc, r1, fp, ror #31 │ │ │ │ - blx 0x189993a │ │ │ │ + ldrdcs pc, [r1], -r9 │ │ │ │ + blx 0x141993e │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ ldrbmi r9, [r3], -r0 │ │ │ │ @ instruction: 0xf8cd2009 │ │ │ │ @ instruction: 0xf0cb8004 │ │ │ │ - @ instruction: 0xf8d9fbf9 │ │ │ │ + @ instruction: 0xf8d9fbe7 │ │ │ │ strbmi r1, [r0], -r0 │ │ │ │ andvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf844f0cc │ │ │ │ + @ instruction: 0xf832f0cc │ │ │ │ ldmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ andcs pc, r1, sp, asr #29 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -79067,54 +79068,54 @@ │ │ │ │ ldmpl r2, {r2, r3, r6, r7, r8, sp, lr}^ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strls r4, [r1], #-1044 @ 0xfffffbec │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #704643072 @ 0x2a000000 │ │ │ │ @ instruction: 0x06ccf8d0 │ │ │ │ - stc2l 0, cr15, [r4, #792] @ 0x318 │ │ │ │ + ldc2 0, cr15, [r2, #792]! @ 0x318 │ │ │ │ vaba.s8 q15, q10, q2 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c9102a │ │ │ │ - @ instruction: 0xf1b9ff89 │ │ │ │ + @ instruction: 0xf1b9ff77 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ strtmi sl, [r1], -r8, ror #30 │ │ │ │ andscs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf98af0cb │ │ │ │ + @ instruction: 0xf978f0cb │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - ldc2 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ + ldc2 7, cr15, [r0, #-1008]! @ 0xfffffc10 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ svcge 0x0063f43f │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf0ca4628 │ │ │ │ - @ instruction: 0xf8d6f811 │ │ │ │ + @ instruction: 0xf0c94628 │ │ │ │ + @ instruction: 0xf8d6ffff │ │ │ │ @ instruction: 0xf1b8800c │ │ │ │ adcsle r0, r1, pc, lsl #30 │ │ │ │ - cdp2 0, 4, cr15, cr6, cr5, {6} │ │ │ │ + cdp2 0, 3, cr15, cr4, cr5, {6} │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534604 │ │ │ │ @ instruction: 0xf0c91028 │ │ │ │ - blmi 0x39d480 │ │ │ │ + blmi 0x39d43c │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vaba.s8 d30, d20, d21 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91024 │ │ │ │ - @ instruction: 0xe721ff57 │ │ │ │ + str pc, [r1, -r5, asr #30]! │ │ │ │ subvs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8524620 │ │ │ │ @ instruction: 0xf0c91023 │ │ │ │ - ldrb pc, [sl, -sp, asr #30] @ │ │ │ │ - strdeq r2, [fp], r6 │ │ │ │ - addeq r2, fp, r4, ror #16 │ │ │ │ + smmulr sl, fp, pc @ │ │ │ │ + strdeq r2, [fp], r2 @ │ │ │ │ + addeq r2, fp, r0, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb4930 │ │ │ │ + bl 0xfebb4934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i q10, q10, d0[2] │ │ │ │ ldmdblt r4!, {r6, r7, sl} │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -79134,90 +79135,90 @@ │ │ │ │ andlt fp, r2, r8, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs ip, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0xf0c54699 │ │ │ │ - stccs 13, cr15, [pc], {231} @ 0xe7 │ │ │ │ + stccs 13, cr15, [pc], {213} @ 0xd5 │ │ │ │ cmnle pc, r0, lsl #13 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf95ef7fb │ │ │ │ + @ instruction: 0xf95cf7fb │ │ │ │ ldrdge pc, [r8], -r6 │ │ │ │ - ldc2l 0, cr15, [r6, #788] @ 0x314 │ │ │ │ + stc2l 0, cr15, [r4, #788] @ 0x314 │ │ │ │ @ instruction: 0xf1ba4604 │ │ │ │ cmnle r4, pc, lsl #30 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf94cf7fb │ │ │ │ + @ instruction: 0xf94af7fb │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0x4621d01d │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ rscsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ - @ instruction: 0xf850f0ca │ │ │ │ + @ instruction: 0xf83ef0ca │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ strtmi r4, [r1], -r0, asr #12 │ │ │ │ - blx 0xff899b2a │ │ │ │ + blx 0xff419b2e │ │ │ │ strtmi fp, [r8], -r7, ror #19 │ │ │ │ @ instruction: 0x46226831 │ │ │ │ stc2l 7, cr15, [lr, #1016]! @ 0x3f8 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ andscs r8, r0, #240, 14 @ 0x3c00000 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf9baf0ca │ │ │ │ + @ instruction: 0xf9a8f0ca │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ strtmi r4, [r1], -r0, asr #12 │ │ │ │ - blx 0xff199b62 │ │ │ │ + blx 0xfed19b66 │ │ │ │ rscle r2, r2, r0, lsl #30 │ │ │ │ ldrdhi pc, [ip], -r6 │ │ │ │ - ldc2 0, cr15, [r6, #788] @ 0x314 │ │ │ │ + stc2 0, cr15, [r4, #788] @ 0x314 │ │ │ │ @ instruction: 0xf1b84607 │ │ │ │ teqle r6, pc, lsl #30 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf90cf7fb │ │ │ │ + @ instruction: 0xf90af7fb │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ vtst.8 d6, d0, d11 │ │ │ │ ldmpl r2, {r2, r3, r6, r7, r8, sp, lr}^ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ smladls r1, r7, r4, r4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #570425344 @ 0x22000000 │ │ │ │ @ instruction: 0x06ccf8d0 │ │ │ │ - stc2l 0, cr15, [r6], {198} @ 0xc6 │ │ │ │ + ldc2 0, cr15, [r4], #792 @ 0x318 │ │ │ │ vaba.s8 d30, d20, d21 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c9102a │ │ │ │ - ldr pc, [fp, fp, lsl #29] │ │ │ │ + @ instruction: 0xe79bfe79 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - cdp2 0, 8, cr15, cr2, cr9, {6} │ │ │ │ + cdp2 0, 7, cr15, cr0, cr9, {6} │ │ │ │ vabd.s8 d30, d20, d0 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91028 │ │ │ │ - @ instruction: 0xe7c9fe79 │ │ │ │ - addeq r2, fp, lr, ror #13 │ │ │ │ + strb pc, [r9, r7, ror #28] @ │ │ │ │ + addeq r2, fp, sl, ror #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf8d0461f │ │ │ │ addlt r0, r3, r8, asr #1 │ │ │ │ @@ -79232,182 +79233,182 @@ │ │ │ │ pop {sl, fp} │ │ │ │ stmiaeq r0, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ subvc lr, r3, r0, asr #20 │ │ │ │ @ instruction: 0xf00043c0 │ │ │ │ stmdacs r0, {r0} │ │ │ │ @ instruction: 0xf8d5d1ee │ │ │ │ @ instruction: 0xf0c59004 │ │ │ │ - strmi pc, [r0], r3, lsr #26 │ │ │ │ + pkhbtmi pc, r0, r1, lsl #26 @ │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf894d157 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f1b8 │ │ │ │ + blcs 0x6f1bc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf8d5f899 │ │ │ │ + @ instruction: 0xf8d5f897 │ │ │ │ @ instruction: 0xf0c5a008 │ │ │ │ - pkhbtmi pc, r1, r1, lsl #26 @ │ │ │ │ + @ instruction: 0x4681fcff │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf894d13c │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f1dc │ │ │ │ + blcs 0x6f1e0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - strbmi pc, [fp], -r7, lsl #17 @ │ │ │ │ + strbmi pc, [fp], -r5, lsl #17 @ │ │ │ │ strbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0cb4648 │ │ │ │ - @ instruction: 0xf8d5fb25 │ │ │ │ + @ instruction: 0xf8d5fb13 │ │ │ │ @ instruction: 0xf1baa00c │ │ │ │ andsle r0, r6, pc, lsl #30 │ │ │ │ - ldc2l 0, cr15, [r6], #788 @ 0x314 │ │ │ │ + stc2l 0, cr15, [r4], #788 @ 0x314 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534683 │ │ │ │ @ instruction: 0xf0c9102a │ │ │ │ - msrlt SPSR_fsxc, #304 @ 0x130 │ │ │ │ + msrlt SPSR_fsxc, #1, 28 │ │ │ │ @ instruction: 0xf0c62000 │ │ │ │ - ldrbmi pc, [fp], -r3, lsr #19 @ │ │ │ │ + @ instruction: 0x465bf991 │ │ │ │ strbmi r4, [r1], -r2, lsl #12 │ │ │ │ stmib sp, {r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cb9800 │ │ │ │ - bllt 0x121c498 │ │ │ │ + bllt 0x121c454 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4642 │ │ │ │ andcs pc, r1, r7, lsl sp @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - stc2l 0, cr15, [lr, #804]! @ 0x324 │ │ │ │ + ldc2l 0, cr15, [ip, #804] @ 0x324 │ │ │ │ vabd.s8 q15, q10, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91029 │ │ │ │ - str pc, [r8, r5, ror #27]! │ │ │ │ + sbfx pc, r3, #27, #9 │ │ │ │ @ instruction: 0x4641465a │ │ │ │ @ instruction: 0xf0c94640 │ │ │ │ - mcrcs 14, 0, pc, cr0, cr15, {0} @ │ │ │ │ + cdpcs 14, 0, cr15, cr0, cr13, {0} │ │ │ │ @ instruction: 0x4649d0d6 │ │ │ │ andscs r4, pc, #72, 12 @ 0x4800000 │ │ │ │ - @ instruction: 0xf928f0ca │ │ │ │ + @ instruction: 0xf916f0ca │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0c94640 │ │ │ │ - bfi pc, r3, (invalid: 28:11) @ │ │ │ │ + strb pc, [fp, r1, lsl #28] @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ addlt r4, r2, r4, lsl #12 │ │ │ │ sbceq pc, r0, r3, asr #7 │ │ │ │ andlt fp, r2, r8, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs lr, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ @ instruction: 0xf0c5460d │ │ │ │ - @ instruction: 0x4607fc91 │ │ │ │ + @ instruction: 0x4607fc7f │ │ │ │ cmple fp, pc, lsl #28 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf808f7fb │ │ │ │ + @ instruction: 0xf806f7fb │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ - stc2 0, cr15, [r0], {197} @ 0xc5 │ │ │ │ + stc2l 0, cr15, [lr], #-788 @ 0xfffffcec │ │ │ │ @ instruction: 0xf1b84606 │ │ │ │ cmple r0, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xfff6f7fa │ │ │ │ + @ instruction: 0xfff4f7fa │ │ │ │ vnmls.f64 d4, d13, d20 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x9600441e │ │ │ │ ldrbtmi pc, [r0], ip, asr #4 @ │ │ │ │ ldreq pc, [r1], r0, asr #5 │ │ │ │ @ instruction: 0xf506443b │ │ │ │ ldrmi r6, [sl], -sl, ror #3 │ │ │ │ smmlseq r0, r6, r8, pc @ │ │ │ │ - blx 0xfe319dca │ │ │ │ + blx 0x1e99dce │ │ │ │ cdpcs 8, 0, cr6, cr15, cr14, {7} │ │ │ │ @ instruction: 0xf0c5d00f │ │ │ │ - vfma.f32 , q2, │ │ │ │ + sha1c.32 , q2, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ pkhbtmi r0, r0, r5, lsl #7 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ - ldc2l 0, cr15, [r6, #-804]! @ 0xfffffcdc │ │ │ │ + stc2l 0, cr15, [r4, #-804]! @ 0xfffffcdc │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0c94638 │ │ │ │ - @ instruction: 0x4620fdb1 │ │ │ │ + @ instruction: 0x4620fd9f │ │ │ │ ldrtmi r6, [sl], -r9, lsr #16 │ │ │ │ stc2 7, cr15, [r2], {254} @ 0xfe │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q10, q8 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91028 │ │ │ │ - sbfx pc, r9, #26, #32 │ │ │ │ + ldr pc, [pc, r7, asr #26]! │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ - ldc2l 0, cr15, [r0, #-804] @ 0xfffffcdc │ │ │ │ + ldc2 0, cr15, [lr, #-804]! @ 0xfffffcdc │ │ │ │ svclt 0x0000e7a4 │ │ │ │ - addeq r2, fp, sl, asr #9 │ │ │ │ + addeq r2, fp, r6, asr #9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf8904604 │ │ │ │ ldrdlt r0, [r3], r1 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r5, r8, sl, fp, sp, lr} │ │ │ │ suble r2, pc, r0, lsl #16 │ │ │ │ cmnpvs r0, #19 @ p-variant is OBSOLETE │ │ │ │ stmdavs pc!, {r4, r5, r6, ip, lr, pc}^ @ │ │ │ │ - stc2 0, cr15, [lr], {197} @ 0xc5 │ │ │ │ + blx 0xfff99e6a │ │ │ │ svccs 0x000f4680 │ │ │ │ @ instruction: 0xf894d161 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f3e0 │ │ │ │ + blcs 0x6f3e4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf8d5ff85 │ │ │ │ + @ instruction: 0xf8d5ff83 │ │ │ │ @ instruction: 0xf0c59008 │ │ │ │ - @ instruction: 0x4607fbfd │ │ │ │ + strmi pc, [r7], -fp, ror #23 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf894d146 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f404 │ │ │ │ + blcs 0x6f408 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - blmi 0xa9d95c │ │ │ │ + blmi 0xa9d958 │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscsmi pc, r0, ip, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vtst.8 , , q1 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldrmi r2, [r7], #-917 @ 0xfffffc6b │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmib sp, {r1, r6, sl, lr}^ │ │ │ │ movwlt r2, #26368 @ 0x6700 │ │ │ │ bicsvc pc, r4, r0, lsl #4 │ │ │ │ @ instruction: 0x07d4f8d0 │ │ │ │ - blx 0xb99ede │ │ │ │ + blx 0x719ee2 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4642 │ │ │ │ andcs pc, r1, fp, lsl #24 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -79416,135 +79417,135 @@ │ │ │ │ andlt sp, r3, pc, lsr #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf60083f0 │ │ │ │ @ instruction: 0xf8d00158 │ │ │ │ @ instruction: 0xf0c60858 │ │ │ │ - ldrb pc, [sp, fp, lsl #22] @ │ │ │ │ + @ instruction: 0xe7ddfaf9 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - ldc2l 0, cr15, [r0], {201} @ 0xc9 │ │ │ │ + ldc2 0, cr15, [lr], #804 @ 0x324 │ │ │ │ vaba.s8 d30, d20, d25 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91027 │ │ │ │ - ldr pc, [lr, r7, asr #25] │ │ │ │ + @ instruction: 0xe79efcb5 │ │ │ │ bfi r4, r8, #12, #17 │ │ │ │ - @ instruction: 0x008b23bc │ │ │ │ + @ instruction: 0x008b23b8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [lr], -ip, asr #16 │ │ │ │ ldrmi r4, [r2], r5, lsl #12 │ │ │ │ @ instruction: 0xf0c54699 │ │ │ │ - @ instruction: 0x2c0ffb8d │ │ │ │ + @ instruction: 0x2c0ffb7b │ │ │ │ @ instruction: 0xf0404680 │ │ │ │ @ instruction: 0xf895808f │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f504 │ │ │ │ + blcs 0x6f508 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - ldmvs r4!, {r0, r1, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1f99f8a │ │ │ │ + ldmvs r4!, {r0, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x1b19f8e │ │ │ │ stccs 6, cr4, [pc], {7} │ │ │ │ addhi pc, sp, r0, asr #32 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 7, pc, cr2, cr10, {7} │ │ │ │ + mrc2 7, 7, pc, cr0, cr10, {7} │ │ │ │ svceq 0x0000f1ba │ │ │ │ addhi pc, fp, r0, asr #32 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - blx 0x111bc90 │ │ │ │ - blx 0xfe699fba │ │ │ │ + blx 0x109bc94 │ │ │ │ + blx 0xfe219fbe │ │ │ │ @ instruction: 0xf0c54604 │ │ │ │ - @ instruction: 0x4641fb95 │ │ │ │ + strbmi pc, [r1], -r3, lsl #23 @ │ │ │ │ strtmi r4, [r0], -r0, lsl #13 │ │ │ │ - cdp2 0, 15, cr15, cr10, cr14, {6} │ │ │ │ + cdp2 0, 14, cr15, cr8, cr14, {6} │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - cdp2 0, 15, cr15, cr6, cr14, {6} │ │ │ │ + cdp2 0, 14, cr15, cr4, cr14, {6} │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf1b94620 │ │ │ │ subsle r0, r4, r0, lsl #30 │ │ │ │ - @ instruction: 0xf838f0cc │ │ │ │ + @ instruction: 0xf826f0cc │ │ │ │ ldrdhi pc, [ip], -r6 │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ - blx 0x1319fee │ │ │ │ + blx 0xe99ff2 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ cmnle r5, r7, lsl #12 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 6, pc, cr0, cr10, {7} @ │ │ │ │ - blx 0xf1a00e │ │ │ │ + mrc2 7, 5, pc, cr14, cr10, {7} │ │ │ │ + blx 0xa9a012 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ cmple ip, r0, lsl #13 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 5, pc, cr0, cr10, {7} │ │ │ │ - blx 0x181a02e │ │ │ │ + mcr2 7, 5, pc, cr14, cr10, {7} @ │ │ │ │ + blx 0x139a032 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0ce4607 │ │ │ │ - @ instruction: 0x463afefd │ │ │ │ + ldrtmi pc, [sl], -fp, ror #29 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xffd8f0cb │ │ │ │ + @ instruction: 0xffc6f0cb │ │ │ │ ldrdhi pc, [ip], -r6 │ │ │ │ @ instruction: 0xf0c56837 │ │ │ │ - @ instruction: 0x4621fb1b │ │ │ │ + strtmi pc, [r1], -r9, lsl #22 │ │ │ │ @ instruction: 0xf0ce4606 │ │ │ │ - ldrtmi pc, [r2], -r9, asr #28 @ │ │ │ │ + @ instruction: 0x4632fe37 │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0x141bd42 │ │ │ │ - blx 0x49a062 │ │ │ │ + blx 0x141bd46 │ │ │ │ + blx 0x1a064 │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - cdp2 0, 5, cr15, cr8, cr14, {6} │ │ │ │ + cdp2 0, 4, cr15, cr6, cr14, {6} │ │ │ │ strtmi r4, [r2], -r8, lsr #12 │ │ │ │ @ instruction: 0xf7fe4639 │ │ │ │ andcs pc, r1, r3, asr #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0cb87f0 │ │ │ │ - @ instruction: 0xe7a9ffb3 │ │ │ │ + str pc, [r9, r1, lsr #31]! │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - ldc2 0, cr15, [r8], {201} @ 0xc9 │ │ │ │ + stc2 0, cr15, [r6], {201} @ 0xc9 │ │ │ │ @ instruction: 0xf0c568b4 │ │ │ │ - strmi pc, [r7], -pc, ror #21 │ │ │ │ + @ instruction: 0x4607fadd │ │ │ │ @ instruction: 0xf43f2c0f │ │ │ │ vrecps.f32 q13, q2, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91024 │ │ │ │ - @ instruction: 0xf1bafc09 │ │ │ │ + @ instruction: 0xf1bafbf7 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ andscs sl, r0, #468 @ 0x1d4 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - cdp2 0, 0, cr15, cr10, cr10, {6} │ │ │ │ + ldc2l 0, cr15, [r8, #808]! @ 0x328 │ │ │ │ vabd.s8 q15, q2, q15 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91029 │ │ │ │ - @ instruction: 0xe7a3fbf7 │ │ │ │ + str pc, [r3, r5, ror #23]! │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - blx 0xffc1a102 │ │ │ │ + blx 0xff79a106 │ │ │ │ svclt 0x0000e78a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb4fe8 │ │ │ │ + bl 0xfebb4fec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i q10, q10, d0[2] │ │ │ │ ldmdblt r4!, {r6, r7, sl} │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -79565,808 +79566,808 @@ │ │ │ │ ldrdcs r4, [r0], -r2 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ andlt fp, r2, r3, lsl #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ - b 0x1125e5c │ │ │ │ + b 0x1125e60 │ │ │ │ bicsmi r7, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf0c568ae │ │ │ │ - @ instruction: 0x4607fa7f │ │ │ │ + strmi pc, [r7], -sp, ror #20 │ │ │ │ cmnle lr, pc, lsl #28 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2l 7, cr15, [r6, #1000]! @ 0x3e8 │ │ │ │ + ldc2l 7, cr15, [r4, #1000]! @ 0x3e8 │ │ │ │ ldrdhi pc, [r4], -r5 │ │ │ │ - blx 0x1c1a1a4 │ │ │ │ + blx 0x179a1a8 │ │ │ │ @ instruction: 0xf1b84606 │ │ │ │ cmnle ip, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2l 7, cr15, [r4, #1000]! @ 0x3e8 │ │ │ │ + stc2l 7, cr15, [r2, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - @ instruction: 0xf85ef0cb │ │ │ │ + @ instruction: 0xf84cf0cb │ │ │ │ @ instruction: 0xf0c52000 │ │ │ │ - @ instruction: 0xf8d5ff11 │ │ │ │ + @ instruction: 0xf8d5feff │ │ │ │ strmi sl, [r0], ip │ │ │ │ - blx 0x151a1dc │ │ │ │ + blx 0x109a1e0 │ │ │ │ svceq 0x000ff1ba │ │ │ │ cmnle r2, r1, lsl #13 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2l 7, cr15, [r8, #1000] @ 0x3e8 │ │ │ │ + stc2l 7, cr15, [r6, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xffecf0ca │ │ │ │ + @ instruction: 0xffdaf0ca │ │ │ │ ldrdge pc, [r0], -r5 │ │ │ │ - blx 0xe9a210 │ │ │ │ + blx 0xa1a214 │ │ │ │ @ instruction: 0xf1ba4681 │ │ │ │ teqle pc, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [lr, #1000]! @ 0x3e8 │ │ │ │ + stc2 7, cr15, [ip, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xffd2f0ca │ │ │ │ + @ instruction: 0xffc0f0ca │ │ │ │ ldrtmi r6, [sl], -r9, ror #17 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0x4620fa59 │ │ │ │ ldrtmi r6, [r2], -r9, lsr #16 │ │ │ │ - blx 0x159bf34 │ │ │ │ + blx 0x159bf38 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vaba.s8 q12, q10, q8 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91026 │ │ │ │ - @ instruction: 0xf8d5fb2b │ │ │ │ + @ instruction: 0xf8d5fb19 │ │ │ │ @ instruction: 0xf0c58004 │ │ │ │ - strmi pc, [r6], -r1, lsl #20 │ │ │ │ + strmi pc, [r6], -pc, ror #19 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ vqadd.s8 d29, d20, d2 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91028 │ │ │ │ - @ instruction: 0xe793fb1b │ │ │ │ + ldr pc, [r3, r9, lsl #22] │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - blx 0x51a2ba │ │ │ │ + blx 0x9a2be │ │ │ │ vabd.s8 q15, q10, q0 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c9102a │ │ │ │ - ldr pc, [sp, r9, lsl #22] │ │ │ │ + @ instruction: 0xe79dfaf7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb51b0 │ │ │ │ + bl 0xfebb51b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ sbceq pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ @ │ │ │ │ @ instruction: 0xf0c5460e │ │ │ │ - strmi pc, [r5], -fp, asr #19 │ │ │ │ + @ instruction: 0x4605f9b9 │ │ │ │ tstle fp, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2l 7, cr15, [r2, #-1000] @ 0xfffffc18 │ │ │ │ + stc2l 7, cr15, [r0, #-1000] @ 0xfffffc18 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf906f0cb │ │ │ │ + @ instruction: 0xf8f4f0cb │ │ │ │ ldmdavs r1!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ strdcs pc, [r1], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - blx 0xff31a348 │ │ │ │ + blx 0xfee9a34c │ │ │ │ svclt 0x0000e7e4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdcc pc, [r4], r0 │ │ │ │ stmdavs pc, {r0, r1, r7, ip, sp, pc} @ │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ stmdaeq r3, {r1, r6, r9, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf990f0c5 │ │ │ │ + @ instruction: 0xf97ef0c5 │ │ │ │ strmi r2, [r5], -pc, lsl #30 │ │ │ │ @ instruction: 0xf894d13c │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f8dc │ │ │ │ + blcs 0x6f8e0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf0c5fd07 │ │ │ │ - strtmi pc, [r9], -r1, lsl #19 │ │ │ │ + @ instruction: 0xf0c5fd05 │ │ │ │ + strtmi pc, [r9], -pc, ror #18 │ │ │ │ @ instruction: 0xf0c94607 │ │ │ │ - @ instruction: 0xf8d6faa3 │ │ │ │ + @ instruction: 0xf8d6fa91 │ │ │ │ @ instruction: 0xf0c59008 │ │ │ │ - @ instruction: 0x4605f979 │ │ │ │ + strmi pc, [r5], -r7, ror #18 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf894d12d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f90c │ │ │ │ + blcs 0x6f910 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - blmi 0x61d454 │ │ │ │ + blmi 0x61d450 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1576 @ 0xfffff9d8 │ │ │ │ ldmpl r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8cd2200 │ │ │ │ ldrtmi r8, [r9], #-0 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ strtmi r9, [sl], -r1, lsl #4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - stc2 0, cr15, [lr, #-844] @ 0xfffffcb4 │ │ │ │ + ldc2l 0, cr15, [ip], #844 @ 0x34c │ │ │ │ @ instruction: 0x462a6871 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - blx 0x1c1a400 │ │ │ │ + blx 0x179a404 │ │ │ │ vabd.s8 q15, q10, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91029 │ │ │ │ - ldrb pc, [r2, r5, ror #20] @ │ │ │ │ - @ instruction: 0x008b1eba │ │ │ │ + @ instruction: 0xe7d2fa53 │ │ │ │ + @ instruction: 0x008b1eb6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, sp, asr #17 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46984691 │ │ │ │ - @ instruction: 0xf92cf0c5 │ │ │ │ + @ instruction: 0xf91af0c5 │ │ │ │ strmi r2, [r7], -pc, lsl #26 │ │ │ │ @ instruction: 0xf896d17b │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f9e4 │ │ │ │ + blcs 0x6f9e8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf8d4fca3 │ │ │ │ + @ instruction: 0xf8d4fca1 │ │ │ │ @ instruction: 0xf0c5a008 │ │ │ │ - @ instruction: 0x4605f91b │ │ │ │ + strmi pc, [r5], -r9, lsl #18 │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf896d179 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fa08 │ │ │ │ + blcs 0x6fa0c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x462bfc91 │ │ │ │ + strtmi pc, [fp], -pc, lsl #25 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf1b94638 │ │ │ │ andsle r0, r4, r0, lsl #30 │ │ │ │ - @ instruction: 0xff08f0ca │ │ │ │ + cdp2 0, 15, cr15, cr6, cr10, {6} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ stmdavs r3!, {r2, r4, r8, ip, lr, pc} │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ ldrtmi r6, [sl], -r1, lsr #18 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ stmdavs r1!, {r0, r2, r4, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe47f0 │ │ │ │ @ instruction: 0xf0cab92d │ │ │ │ - @ instruction: 0xf1b8ff17 │ │ │ │ + @ instruction: 0xf1b8ff05 │ │ │ │ rscle r0, sl, r0, lsl #30 │ │ │ │ @ instruction: 0x9010f8d4 │ │ │ │ - @ instruction: 0xf8e8f0c5 │ │ │ │ + @ instruction: 0xf8d6f0c5 │ │ │ │ @ instruction: 0xf1b94680 │ │ │ │ cmple pc, pc, lsl #30 │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrrc2 7, 15, pc, lr, cr10 @ │ │ │ │ + mrrc2 7, 15, pc, ip, cr10 @ │ │ │ │ ldrdge pc, [r4], -r4 │ │ │ │ - @ instruction: 0xf8d6f0c5 │ │ │ │ + @ instruction: 0xf8c4f0c5 │ │ │ │ @ instruction: 0xf1ba4681 │ │ │ │ cmple sp, pc, lsl #30 │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcrr2 7, 15, pc, ip, cr10 @ │ │ │ │ + mcrr2 7, 15, pc, sl, cr10 @ │ │ │ │ ldrtmi r4, [sl], -fp, lsr #12 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - cdp2 0, 7, cr15, cr0, cr10, {6} │ │ │ │ - blcs 0x7827c │ │ │ │ + cdp2 0, 5, cr15, cr14, cr10, {6} │ │ │ │ + blcs 0x78280 │ │ │ │ vqadd.s8 d29, d20, d30 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ @ instruction: 0x46290895 │ │ │ │ ldrdeq pc, [r4], #-136 @ 0xffffff78 │ │ │ │ - @ instruction: 0xf9daf0c9 │ │ │ │ + @ instruction: 0xf9c8f0c9 │ │ │ │ ldrdeq pc, [r8], #-136 @ 0xffffff78 │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ - blx 0xfea9a536 │ │ │ │ + blx 0xfe61a53a │ │ │ │ vabd.s8 d30, d20, d30 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91025 │ │ │ │ - @ instruction: 0xf8d4f9cb │ │ │ │ + @ instruction: 0xf8d4f9b9 │ │ │ │ @ instruction: 0xf0c5a008 │ │ │ │ - strmi pc, [r5], -r1, lsr #17 │ │ │ │ + strmi pc, [r5], -pc, lsl #17 │ │ │ │ svceq 0x000ff1ba │ │ │ │ vhadd.s8 d29, d20, d5 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c9102a │ │ │ │ - @ instruction: 0xe786f9bb │ │ │ │ + str pc, [r6, r9, lsr #19] │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf9b2f0c9 │ │ │ │ + @ instruction: 0xf9a0f0c9 │ │ │ │ ldrdge pc, [r4], -r4 │ │ │ │ - @ instruction: 0xf888f0c5 │ │ │ │ + @ instruction: 0xf876f0c5 │ │ │ │ @ instruction: 0xf1ba4681 │ │ │ │ adcsle r0, r1, pc, lsl #30 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf9a2f0c9 │ │ │ │ + @ instruction: 0xf990f0c9 │ │ │ │ svclt 0x0000e7b2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [sp], -pc, lsl #17 │ │ │ │ ldrmi r4, [r0], r6, lsl #12 │ │ │ │ - @ instruction: 0xf86cf0c5 │ │ │ │ + @ instruction: 0xf85af0c5 │ │ │ │ strmi r2, [r4], -pc, lsl #30 │ │ │ │ @ instruction: 0xf896d12d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fb64 │ │ │ │ + blcs 0x6fb68 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf8d5fbe3 │ │ │ │ + @ instruction: 0xf8d5fbe1 │ │ │ │ @ instruction: 0xf0c5900c │ │ │ │ - @ instruction: 0x4607f85b │ │ │ │ + strmi pc, [r7], -r9, asr #16 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf896d12b │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fb88 │ │ │ │ + blcs 0x6fb8c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x463afbd1 │ │ │ │ + ldrtmi pc, [sl], -pc, asr #23 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff56f0c9 │ │ │ │ + @ instruction: 0xff44f0c9 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ stmdavs fp!, {r0, r3, r5, r8, ip, lr, pc} │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ strtmi r6, [r2], -r9, ror #16 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe43f8 │ │ │ │ vtst.8 , q2, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91027 │ │ │ │ - @ instruction: 0xf8d5f959 │ │ │ │ + @ instruction: 0xf8d5f947 │ │ │ │ @ instruction: 0xf0c5900c │ │ │ │ - strmi pc, [r7], -pc, lsr #16 │ │ │ │ + @ instruction: 0x4607f81d │ │ │ │ svceq 0x000ff1b9 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91029 │ │ │ │ - ldrtmi pc, [sl], -r9, asr #18 @ │ │ │ │ + @ instruction: 0x463af937 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff2cf0c9 │ │ │ │ + @ instruction: 0xff1af0c9 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf8d5d0d5 │ │ │ │ @ instruction: 0xf0c58010 │ │ │ │ - @ instruction: 0x4607f817 │ │ │ │ + strmi pc, [r7], -r5, lsl #16 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf896d124 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fc10 │ │ │ │ + blcs 0x6fc14 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - ldrtmi pc, [sl], -sp, lsl #23 @ │ │ │ │ + ldrtmi pc, [sl], -fp, lsl #23 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf96af0c9 │ │ │ │ - blcs 0x78414 │ │ │ │ + @ instruction: 0xf958f0c9 │ │ │ │ + blcs 0x78418 │ │ │ │ vqadd.s8 d29, d20, d30 │ │ │ │ vqdmlsl.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46210795 │ │ │ │ @ instruction: 0xf0c96c78 │ │ │ │ - @ instruction: 0x6cb8f91f │ │ │ │ + @ instruction: 0x6cb8f90d │ │ │ │ @ instruction: 0xf0c94621 │ │ │ │ - stmdavs r9!, {r0, r1, r3, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r3, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt sl!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf90cf0c9 │ │ │ │ + @ instruction: 0xf8faf0c9 │ │ │ │ svclt 0x0000e7db │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb55ac │ │ │ │ + bl 0xfebb55b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ andsle r2, r8, r1, lsl #22 │ │ │ │ andle r2, r7, r2, lsl #22 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ ldrle r0, [sl], #-1435 @ 0xfffffa65 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ - blvs 0x166fc68 │ │ │ │ + blvs 0x166fc6c │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c94030 │ │ │ │ - @ instruction: 0xf890b8e5 │ │ │ │ + @ instruction: 0xf890b8d3 │ │ │ │ stmdblt sl!, {r0, r4, r6, r7, sp} │ │ │ │ tstle r3, pc, lsl #18 │ │ │ │ ldrdcs pc, [r8], #128 @ 0x80 │ │ │ │ strle r0, [sp], #-1682 @ 0xfffff96e │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4030 │ │ │ │ @ instruction: 0xf06fbfeb │ │ │ │ strtmi r0, [r1], -r3, lsl #4 │ │ │ │ @ instruction: 0xf0c94620 │ │ │ │ - @ instruction: 0xe7ddfa3b │ │ │ │ + ldrb pc, [sp, r9, lsr #20] @ │ │ │ │ cmppvs r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ sbcvs r2, r2, r3, lsl #4 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ - blvs 0xff283034 │ │ │ │ + blvs 0xff283038 │ │ │ │ @ instruction: 0xf0c94621 │ │ │ │ - blls 0xdccec │ │ │ │ + blls 0xdcca8 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0c9461a │ │ │ │ - vpmax.s8 d31, d7, d23 │ │ │ │ + vpmin.s8 d31, d7, d5 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46202395 │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf0cb6819 │ │ │ │ - @ instruction: 0xf04ff8f1 │ │ │ │ + @ instruction: 0xf04ff8df │ │ │ │ strvs r3, [fp, #1023]! @ 0x3ff │ │ │ │ svclt 0x0000e7b0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmiavs sp, {r0, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46984691 │ │ │ │ ldrdlt pc, [r8], -sp @ │ │ │ │ - @ instruction: 0xff74f0c4 │ │ │ │ + @ instruction: 0xff62f0c4 │ │ │ │ strmi r2, [r7], -pc, lsl #26 │ │ │ │ @ instruction: 0xf896d130 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fd54 │ │ │ │ + blcs 0x6fd58 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - ldmib r4, {r0, r1, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r2, [r3], -r4, lsl #2 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf8d4ffab │ │ │ │ + @ instruction: 0xf8d4ffa9 │ │ │ │ @ instruction: 0xf0c4a008 │ │ │ │ - @ instruction: 0x4605ff5d │ │ │ │ + strmi pc, [r5], -fp, asr #30 │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf896d121 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fd84 │ │ │ │ + blcs 0x6fd88 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x463afad3 │ │ │ │ + @ instruction: 0x463afad1 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847c8 │ │ │ │ tstle pc, r0, lsl #30 │ │ │ │ ldrbmi r6, [fp], -r1, ror #16 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ smmlsr fp, r0, pc, r4 @ │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r5, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf85ef0c9 │ │ │ │ + @ instruction: 0xf84cf0c9 │ │ │ │ vabd.s8 q15, q10, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c9102a │ │ │ │ - @ instruction: 0x463af855 │ │ │ │ + ldrtmi pc, [sl], -r3, asr #16 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847c8 │ │ │ │ sbcsle r0, pc, r0, lsl #30 │ │ │ │ strbvs pc, [r0, -r4, asr #4] @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-164 @ 0xffffff5c │ │ │ │ - @ instruction: 0xf846f0c9 │ │ │ │ + @ instruction: 0xf834f0c9 │ │ │ │ @ instruction: 0x46296cb8 │ │ │ │ - @ instruction: 0xf842f0c9 │ │ │ │ + @ instruction: 0xf830f0c9 │ │ │ │ svclt 0x0000e7d2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [lr], -sp, asr #17 │ │ │ │ ldrdge pc, [r0], -sp @ │ │ │ │ ldrmi r4, [r1], r7, lsl #12 │ │ │ │ @ instruction: 0xf0c44698 │ │ │ │ - stccs 15, cr15, [pc, #-36] @ 0x5e538 │ │ │ │ + stccs 14, cr15, [pc, #-988] @ 0x5e184 │ │ │ │ tstle ip, r4, lsl #12 │ │ │ │ smullscc pc, r1, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfe09c55c │ │ │ │ + blx 0x201c560 │ │ │ │ ldrdcs lr, [r4, -r6] │ │ │ │ strbmi r4, [r3], -r0, lsr #12 │ │ │ │ - @ instruction: 0xff40f7fb │ │ │ │ + @ instruction: 0xff3ef7fb │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf1b847c8 │ │ │ │ tstle pc, r0, lsl #30 │ │ │ │ @ instruction: 0x46536871 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ vabd.s8 d30, d4, d4 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ - @ instruction: 0xf0c91025 │ │ │ │ - strb pc, [r3, r7, lsl #16]! @ │ │ │ │ + @ instruction: 0xf0c81025 │ │ │ │ + @ instruction: 0xe7e3fff5 │ │ │ │ strbvs pc, [r0, #-580] @ 0xfffffdbc @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ stclvs 6, cr4, [r8], #-132 @ 0xffffff7c │ │ │ │ - @ instruction: 0xfffef0c8 │ │ │ │ + @ instruction: 0xffecf0c8 │ │ │ │ strtmi r6, [r1], -r8, lsr #25 │ │ │ │ - @ instruction: 0xfffaf0c8 │ │ │ │ + @ instruction: 0xffe8f0c8 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdbvs pc, {r0, r7, ip, sp, pc} @ │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46984691 │ │ │ │ ldrdge pc, [r8], -sp @ │ │ │ │ - cdp2 0, 12, cr15, cr0, cr4, {6} │ │ │ │ + cdp2 0, 10, cr15, cr14, cr4, {6} │ │ │ │ strmi r2, [r5], -pc, lsl #30 │ │ │ │ @ instruction: 0xf896d142 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6febc │ │ │ │ + blcs 0x6fec0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf8d4fa37 │ │ │ │ + @ instruction: 0xf8d4fa35 │ │ │ │ @ instruction: 0xf0c4b00c │ │ │ │ - strmi pc, [r7], -pc, lsr #29 │ │ │ │ + @ instruction: 0x4607fe9d │ │ │ │ svceq 0x000ff1bb │ │ │ │ @ instruction: 0xf896d140 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fee0 │ │ │ │ + blcs 0x6fee4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - strtmi pc, [sl], -r5, lsr #20 │ │ │ │ + strtmi pc, [sl], -r3, lsr #20 │ │ │ │ strbmi r6, [r3], -r1, ror #18 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf8d4ff9d │ │ │ │ + @ instruction: 0xf8d4ff9b │ │ │ │ @ instruction: 0xf0c4b004 │ │ │ │ - @ instruction: 0x4605fe97 │ │ │ │ + strmi pc, [r5], -r5, lsl #29 │ │ │ │ svceq 0x000ff1bb │ │ │ │ @ instruction: 0xf896d131 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6ff10 │ │ │ │ + blcs 0x6ff14 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - ldrtmi pc, [sl], -sp, lsl #20 @ │ │ │ │ + ldrtmi pc, [sl], -fp, lsl #20 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847c8 │ │ │ │ @ instruction: 0xd12f0f00 │ │ │ │ ldrbmi r6, [r3], -r1, lsr #17 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ @ instruction: 0xe6954ff0 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - @ instruction: 0xff98f0c8 │ │ │ │ + @ instruction: 0xff86f0c8 │ │ │ │ ldrdlt pc, [ip], -r4 │ │ │ │ - cdp2 0, 6, cr15, cr14, cr4, {6} │ │ │ │ + cdp2 0, 5, cr15, cr12, cr4, {6} │ │ │ │ @ instruction: 0xf1bb4607 │ │ │ │ adcsle r0, lr, pc, lsl #30 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, fp, r3, asr r8 @ │ │ │ │ - @ instruction: 0xff88f0c8 │ │ │ │ + @ instruction: 0xff76f0c8 │ │ │ │ vaba.s8 d30, d20, d31 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c8102b │ │ │ │ - shsub16mi pc, sl, pc @ │ │ │ │ + ldrtmi pc, [sl], -sp, ror #30 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847c8 │ │ │ │ sbcle r0, pc, r0, lsl #30 │ │ │ │ strbvs pc, [r0, -r4, asr #4] @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-164 @ 0xffffff5c │ │ │ │ - @ instruction: 0xff70f0c8 │ │ │ │ + @ instruction: 0xff5ef0c8 │ │ │ │ @ instruction: 0x46296cb8 │ │ │ │ - @ instruction: 0xff6cf0c8 │ │ │ │ + @ instruction: 0xff5af0c8 │ │ │ │ svclt 0x0000e7c2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdbvs ip, {r0, r7, ip, sp, pc} │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x461f4691 │ │ │ │ ldrdlt pc, [r8], -sp @ │ │ │ │ - cdp2 0, 3, cr15, cr2, cr4, {6} │ │ │ │ + cdp2 0, 2, cr15, cr0, cr4, {6} │ │ │ │ strmi r2, [r0], pc, lsl #24 │ │ │ │ @ instruction: 0xf896d12d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6ffd8 │ │ │ │ + blcs 0x6ffdc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf8d5f9a9 │ │ │ │ + @ instruction: 0xf8d5f9a7 │ │ │ │ @ instruction: 0xf0c4a00c │ │ │ │ - strmi pc, [r4], -r1, lsr #28 │ │ │ │ + strmi pc, [r4], -pc, lsl #28 │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf896d12b │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fffc │ │ │ │ + blcs 0x70000 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - stmdbvs r9!, {r0, r1, r2, r4, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r9!, {r0, r2, r4, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r4, [r2], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7fb463b │ │ │ │ - strtmi pc, [r1], -pc, lsl #30 │ │ │ │ + strtmi pc, [r1], -sp, lsl #30 │ │ │ │ strbmi r4, [r8, r0, lsr #12] │ │ │ │ stmiavs r9!, {r0, r1, r2, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x4622465b │ │ │ │ andlt r4, r1, r0, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ vmin.s8 d30, d4, d12 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81024 │ │ │ │ - @ instruction: 0xf8d5ff1f │ │ │ │ + @ instruction: 0xf8d5ff0d │ │ │ │ @ instruction: 0xf0c4a00c │ │ │ │ - @ instruction: 0x4604fdf5 │ │ │ │ + strmi pc, [r4], -r3, ror #27 │ │ │ │ svceq 0x000ff1ba │ │ │ │ vqadd.s8 , q10, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c8102a │ │ │ │ - ldrb pc, [r4, pc, lsl #30] @ │ │ │ │ + @ instruction: 0xe7d4fefd │ │ │ │ strbvs pc, [r0, -r4, asr #4] @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-132 @ 0xffffff7c │ │ │ │ - @ instruction: 0xff06f0c8 │ │ │ │ + cdp2 0, 15, cr15, cr4, cr8, {6} │ │ │ │ @ instruction: 0x46216cb8 │ │ │ │ - @ instruction: 0xff02f0c8 │ │ │ │ + cdp2 0, 15, cr15, cr0, cr8, {6} │ │ │ │ svclt 0x0000e7d1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ movwne lr, #14801 @ 0x39d1 │ │ │ │ ldrmi fp, [r1], r1, lsl #1 │ │ │ │ @ instruction: 0xf0034606 │ │ │ │ svccs 0x0000021f │ │ │ │ - blcs 0x8e440 │ │ │ │ + blcs 0x8e444 │ │ │ │ ldrdge pc, [r8], -sp @ │ │ │ │ @ instruction: 0xf802fa61 │ │ │ │ @ instruction: 0xf8d5d137 │ │ │ │ @ instruction: 0xf0c4b004 │ │ │ │ - @ instruction: 0x4604fdbd │ │ │ │ + strmi pc, [r4], -fp, lsr #27 │ │ │ │ svceq 0x000ff1bb │ │ │ │ @ instruction: 0xf896d119 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x700c4 │ │ │ │ + blcs 0x700c8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x4640f933 │ │ │ │ - blx 0x1a1ab28 │ │ │ │ + @ instruction: 0x4640f931 │ │ │ │ + blx 0x159ab2c │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ strbmi r4, [r8, r0, lsr #12] │ │ │ │ stmiavs r9!, {r0, r1, r2, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x46224653 │ │ │ │ andlt r4, r1, r0, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ vqrshl.s8 d30, d26, d20 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c8102b │ │ │ │ - @ instruction: 0xe7e6febd │ │ │ │ + strb pc, [r6, fp, lsr #29]! @ │ │ │ │ strbvs pc, [r0, -r4, asr #4] @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-132 @ 0xffffff7c │ │ │ │ - cdp2 0, 11, cr15, cr4, cr8, {6} │ │ │ │ + cdp2 0, 10, cr15, cr2, cr8, {6} │ │ │ │ @ instruction: 0x46216cb8 │ │ │ │ - cdp2 0, 11, cr15, cr0, cr8, {6} │ │ │ │ + cdp2 0, 9, cr15, cr14, cr8, {6} │ │ │ │ vabd.s8 q15, q10, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ - b 0x141f6b8 │ │ │ │ + b 0x141f6bc │ │ │ │ ldclvs 1, cr7, [r8], {216} @ 0xd8 │ │ │ │ - cdp2 0, 12, cr15, cr0, cr8, {6} │ │ │ │ + cdp2 0, 10, cr15, cr14, cr8, {6} │ │ │ │ svclt 0x0000e7bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461e │ │ │ │ movwvc lr, #14801 @ 0x39d1 │ │ │ │ @ instruction: 0xf8dd4680 │ │ │ │ ldrmi r9, [r2], r0, lsr #32 │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00182b00 │ │ │ │ - blx 0x1a2a09c │ │ │ │ + blx 0x1a2a0a0 │ │ │ │ tstple r0, r1, lsl #14 @ p-variant is OBSOLETE │ │ │ │ - stc2l 0, cr15, [r4, #-784]! @ 0xfffffcf0 │ │ │ │ + ldc2l 0, cr15, [r2, #-784] @ 0xfffffcf0 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0x71abc0 │ │ │ │ + blx 0x29abc4 │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ - bllt 0x1f07f4 │ │ │ │ + bllt 0x1f07f8 │ │ │ │ strbmi r6, [fp], -r1, lsr #17 │ │ │ │ strbmi r4, [r0], -sl, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ vqrshl.s8 q15, q8, q2 │ │ │ │ vmlsl.s q11, d0, d0[0] │ │ │ │ svceq 0x00f90695 │ │ │ │ @ instruction: 0xf0c86cf0 │ │ │ │ - @ instruction: 0xf0c4fe8d │ │ │ │ - strmi pc, [r5], -fp, asr #26 │ │ │ │ + @ instruction: 0xf0c4fe7b │ │ │ │ + @ instruction: 0x4605fd39 │ │ │ │ @ instruction: 0xf0c54638 │ │ │ │ - strmi pc, [r1], -r1, lsl #20 │ │ │ │ + strmi pc, [r1], -pc, ror #19 │ │ │ │ ldrbmi r4, [r0, r8, lsr #12] │ │ │ │ @ instruction: 0x46296c70 │ │ │ │ - cdp2 0, 6, cr15, cr6, cr8, {6} │ │ │ │ + cdp2 0, 5, cr15, cr4, cr8, {6} │ │ │ │ @ instruction: 0x46296cb0 │ │ │ │ - cdp2 0, 6, cr15, cr2, cr8, {6} │ │ │ │ + cdp2 0, 5, cr15, cr0, cr8, {6} │ │ │ │ vaba.s8 q15, q10, q7 │ │ │ │ vmlsl.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xe7f10695 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb5b08 │ │ │ │ + bl 0xfebb5b0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ @ instruction: 0x460f4615 │ │ │ │ - stc2 0, cr15, [sl, #-784]! @ 0xfffffcf0 │ │ │ │ + ldc2 0, cr15, [r8, #-784] @ 0xfffffcf0 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ strtmi r6, [r0], -r3, ror #26 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ @ instruction: 0xf8941aed │ │ │ │ - blcs 0x6ac70 │ │ │ │ + blcs 0x6ac74 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ strtmi r2, [sl], #-516 @ 0xfffffdfc │ │ │ │ - @ instruction: 0xf89ef7fa │ │ │ │ + @ instruction: 0xf89cf7fa │ │ │ │ tstle r3, pc, lsl #30 │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ strle r0, [r6], #-1691 @ 0xfffff965 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ vadd.f32 , q2, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ andcs r0, r3, #1409286146 @ 0x54000002 │ │ │ │ ldrtmi r6, [r1], -r2, ror #1 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ @ instruction: 0xf0c86bd8 │ │ │ │ - andcs pc, r1, #588 @ 0x24c │ │ │ │ + andcs pc, r1, #516 @ 0x204 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xff8ef0c8 │ │ │ │ + @ instruction: 0xff7cf0c8 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ vmin.s8 d20, d0, d16 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - cdp2 0, 5, cr15, cr8, cr10, {6} │ │ │ │ + cdp2 0, 4, cr15, cr6, cr10, {6} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andcs r6, r0, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb5ba8 │ │ │ │ + bl 0xfebb5bac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ sbceq pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ @ │ │ │ │ @ instruction: 0xf0c4460e │ │ │ │ - strmi pc, [r5], -pc, asr #25 │ │ │ │ + @ instruction: 0x4605fcbd │ │ │ │ tstle ip, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf846f7fa │ │ │ │ + @ instruction: 0xf844f7fa │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0ca2204 │ │ │ │ - strtmi pc, [r0], -r5, ror #23 │ │ │ │ + @ instruction: 0x4620fbd3 │ │ │ │ @ instruction: 0x462a6831 │ │ │ │ ldc2l 7, cr15, [r4], #1012 @ 0x3f4 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q10, q12 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81027 │ │ │ │ - strb pc, [r3, sp, asr #27]! @ │ │ │ │ + @ instruction: 0xe7e3fdbb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb5c28 │ │ │ │ + bl 0xfebb5c2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ addne pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ @ │ │ │ │ @ instruction: 0xf0c4460e │ │ │ │ - strmi pc, [r5], -pc, lsl #25 │ │ │ │ + @ instruction: 0x4605fc7d │ │ │ │ @ instruction: 0xd1292f0f │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf806f7fa │ │ │ │ + @ instruction: 0xf804f7fa │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ rscsmi pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ addseq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf602442b │ │ │ │ @ instruction: 0xf8d201dc │ │ │ │ @ instruction: 0x461a08dc │ │ │ │ - blx 0xfe19ada2 │ │ │ │ + blx 0x1d1ada6 │ │ │ │ ldmdavs r1!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd462a │ │ │ │ andcs pc, r1, r7, lsr #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - stc2 0, cr15, [r0, #800] @ 0x320 │ │ │ │ + stc2l 0, cr15, [lr, #-800]! @ 0xfffffce0 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ - addeq r1, fp, sl, ror #9 │ │ │ │ + addeq r1, fp, r6, ror #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, fp, lsr #22 │ │ │ │ stmdbvc r0, {r0, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ @@ -80385,15 +80386,15 @@ │ │ │ │ strmi r9, [r4], -r1, lsl #22 │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ ldmiblt r7!, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0x4632d018 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2 0, cr15, [sl, #800]! @ 0x320 │ │ │ │ + ldc2 0, cr15, [r8, #800] @ 0x320 │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r2], -r0, lsr #2 │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4ff0 │ │ │ │ @@ -80406,15 +80407,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xffa8f248 │ │ │ │ + @ instruction: 0xffa6f248 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, fp, lsr #22 │ │ │ │ stmdbvc r0, {r0, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -80426,23 +80427,23 @@ │ │ │ │ ldrdge pc, [r8], -r1 │ │ │ │ ldrdhi pc, [ip], -r1 │ │ │ │ stmib sp, {r1, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf8cd7902 │ │ │ │ @ instruction: 0xf8cda010 │ │ │ │ @ instruction: 0xf8cd8014 │ │ │ │ @ instruction: 0x9607b018 │ │ │ │ - blx 0xfea1cbc6 │ │ │ │ + blx 0xfea1cbca │ │ │ │ strmi r9, [r4], -r1, lsl #22 │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7fd4628 │ │ │ │ ldmiblt r7!, {r0, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0x4632d018 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2l 0, cr15, [r8, #-800] @ 0xfffffce0 │ │ │ │ + ldc2 0, cr15, [r6, #-800]! @ 0xfffffce0 │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r2], -r0, lsr #2 │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4ff0 │ │ │ │ @@ -80455,155 +80456,155 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff46f248 │ │ │ │ + @ instruction: 0xff44f248 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ biccc pc, r0, #201326595 @ 0xc000003 │ │ │ │ push {r0, r1, r3, r4, r5, r7, r8, r9, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebb5e5c │ │ │ │ + bl 0xfebb5e60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs sp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf015460c │ │ │ │ svclt 0x00180801 │ │ │ │ andle r2, r6, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x460781f0 │ │ │ │ - blx 0x139cc7a │ │ │ │ + blx 0x139cc7e │ │ │ │ strmi r1, [r1], -fp, ror #24 │ │ │ │ strmi r6, [r6], -r2, lsr #18 │ │ │ │ @ instruction: 0xf7fc4638 │ │ │ │ stmdavs r3!, {r0, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3!, {r0, r1, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ strbmi fp, [r2], -fp, asr #2 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - stc2l 0, cr15, [lr], #800 @ 0x320 │ │ │ │ + ldc2l 0, cr15, [ip], {200} @ 0xc8 │ │ │ │ ldrtmi r6, [r2], -r1, ror #17 │ │ │ │ @ instruction: 0xf7fd4638 │ │ │ │ mulcs r1, fp, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d468a3 │ │ │ │ - blcs 0x7ed28 │ │ │ │ + blcs 0x7ed2c │ │ │ │ @ instruction: 0xf1c8d1df │ │ │ │ ldrb r0, [ip, r0, lsl #16] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb5ee8 │ │ │ │ + bl 0xfebb5eec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ umulllt r2, r3, r5, r3 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xf0c4681d │ │ │ │ - bmi 0x45ecc0 │ │ │ │ + bmi 0x45ec7c │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 d21, d28, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ andcs r0, r0, #1073741860 @ 0x40000024 │ │ │ │ ldrmi r4, [ip], #-1048 @ 0xfffffbe8 │ │ │ │ andmi lr, r0, sp, asr #19 │ │ │ │ @ instruction: 0xf501442b │ │ │ │ stmdavs r8, {r1, r2, r4, r8, sp, lr} │ │ │ │ - blx 0x1e9b040 │ │ │ │ + blx 0x1a1b044 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r1, fp, r0, asr r2 │ │ │ │ + addeq r1, fp, ip, asr #4 │ │ │ │ ldmdblt r3!, {r0, r1, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ - @ instruction: 0xffbaf0c4 │ │ │ │ + @ instruction: 0xffa8f0c4 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0ca6819 │ │ │ │ - movwcs pc, #3237 @ 0xca5 @ │ │ │ │ + movwcs pc, #3219 @ 0xc93 @ │ │ │ │ andcs r6, r0, r3, lsr #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb5f9c │ │ │ │ + bl 0xfebb5fa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0xf0c44607 │ │ │ │ - strmi pc, [r5], -r1, ror #21 │ │ │ │ + strmi pc, [r5], -pc, asr #21 │ │ │ │ rscsne pc, pc, pc, asr #32 │ │ │ │ - @ instruction: 0xff96f0c4 │ │ │ │ + @ instruction: 0xff84f0c4 │ │ │ │ strmi r4, [r6], -r1, lsr #12 │ │ │ │ strtmi r2, [r8], -r8, lsl #4 │ │ │ │ - @ instruction: 0xff4cf0c8 │ │ │ │ + @ instruction: 0xff3af0c8 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0c84628 │ │ │ │ - @ instruction: 0x4632fd3f │ │ │ │ + ldrtmi pc, [r2], -sp, lsr #26 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2 0, cr15, [sl, #-800]! @ 0xfffffce0 │ │ │ │ + stc2 0, cr15, [r8, #-800]! @ 0xfffffce0 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0c82208 │ │ │ │ - @ instruction: 0x462afedf │ │ │ │ + strtmi pc, [sl], -sp, asr #29 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - ldclt 0, cr15, [sl, #800]! @ 0x320 │ │ │ │ + stclt 0, cr15, [r8, #800]! @ 0x320 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb5ff4 │ │ │ │ + bl 0xfebb5ff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ sbceq pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ @ │ │ │ │ @ instruction: 0xf0c4460e │ │ │ │ - strmi pc, [r5], -r9, lsr #21 │ │ │ │ + @ instruction: 0x4605fa97 │ │ │ │ tstle fp, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 1, pc, cr0, cr9, {7} @ │ │ │ │ + mrc2 7, 0, pc, cr14, cr9, {7} │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xffacf7ff │ │ │ │ ldmdavs r1!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd462a │ │ │ │ andcs pc, r1, pc, asr #21 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - blx 0xfea9b18a │ │ │ │ + blx 0xfe61b18e │ │ │ │ svclt 0x0000e7e4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb6074 │ │ │ │ + bl 0xfebb6078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ stmdbcs pc, {r1, r2, r9, sl, lr} @ │ │ │ │ ldm pc, {r2, r4, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldrne pc, [r7, -r1] │ │ │ │ eorscc r2, r0, r9, lsr #18 │ │ │ │ mrccc 7, 1, r3, cr14, cr7, {1} │ │ │ │ @@ -80634,568 +80635,568 @@ │ │ │ │ ubfx r6, r5, #24, #6 │ │ │ │ subvs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldcvs 3, cr2, [r5, #-8] │ │ │ │ vaba.s8 q15, q10, q7 │ │ │ │ vqdmlsl.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf0c40795 │ │ │ │ - strmi pc, [r5], -pc, lsr #20 │ │ │ │ + @ instruction: 0x4605fa1d │ │ │ │ @ instruction: 0xf0c86cf9 │ │ │ │ - ldcvs 12, cr15, [sl], #532 @ 0x214 │ │ │ │ + ldcvs 12, cr15, [sl], #460 @ 0x1cc │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - ldc2 0, cr15, [r4], {200} @ 0xc8 │ │ │ │ + stc2 0, cr15, [r2], {200} @ 0xc8 │ │ │ │ strb r2, [sp, r9, lsl #6] │ │ │ │ - blx 0x91b238 │ │ │ │ + blx 0x49b23c │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ mrrcvs 6, 0, r4, sl, cr5 │ │ │ │ @ instruction: 0xf0c86d19 │ │ │ │ - movwcs pc, #15753 @ 0x3d89 @ │ │ │ │ + movwcs pc, #15735 @ 0x3d77 @ │ │ │ │ vabd.s8 q15, q10, q0 │ │ │ │ vqdmlsl.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf0c40795 │ │ │ │ - @ instruction: 0x4605fa11 │ │ │ │ + @ instruction: 0x4605f9ff │ │ │ │ ldcvs 12, cr6, [r9, #-488]! @ 0xfffffe18 │ │ │ │ - ldc2l 0, cr15, [ip, #-800]! @ 0xfffffce0 │ │ │ │ + stc2l 0, cr15, [sl, #-800]! @ 0xfffffce0 │ │ │ │ @ instruction: 0x4629221f │ │ │ │ @ instruction: 0xf0c84628 │ │ │ │ - ldcvs 14, cr15, [r9], #876 @ 0x36c │ │ │ │ + ldcvs 14, cr15, [r9], #804 @ 0x324 │ │ │ │ strtmi r4, [r8], -sl, lsr #12 │ │ │ │ - blx 0xff69b28c │ │ │ │ + blx 0xff21b290 │ │ │ │ str r2, [r9, r9, lsl #6]! │ │ │ │ subcc pc, r4, r3, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf64f460b │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d16, d0[5] │ │ │ │ tstcs r1, sp, lsr #4 │ │ │ │ vadd.i8 d22, d8, d0 │ │ │ │ - @ instruction: 0xf7b1fbdf │ │ │ │ - svclt 0x0000fd99 │ │ │ │ + @ instruction: 0xf7b1fbdd │ │ │ │ + svclt 0x0000fd97 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0xf8d0b087 │ │ │ │ - bmi 0x126b2d4 │ │ │ │ + bmi 0x126b2d8 │ │ │ │ strmi r2, [r6], -r0, lsl #10 │ │ │ │ strpl lr, [r3, #-2509] @ 0xfffff633 │ │ │ │ subne pc, r0, r3, asr #7 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ stmdbvs fp, {r3, r4, r5, r6, r8, ip, sp, pc} │ │ │ │ - blcs 0x3b07f0 │ │ │ │ + blcs 0x3b07f4 │ │ │ │ stmvs fp, {r1, r3, ip, lr, pc} │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ andle r2, r5, sp, lsl #22 │ │ │ │ - blcs 0x3b8ffc │ │ │ │ + blcs 0x3b9000 │ │ │ │ stmiavs fp, {r1, ip, lr, pc}^ │ │ │ │ - vstrle d2, [pc, #-52] @ 0x5efa4 │ │ │ │ - blmi 0xef087c │ │ │ │ - blls 0x1b9048 │ │ │ │ + vstrle d2, [pc, #-52] @ 0x5efa8 │ │ │ │ + blmi 0xef0880 │ │ │ │ + blls 0x1b904c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple pc, r0, lsl #6 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - @ instruction: 0xf9b8f0c4 │ │ │ │ + @ instruction: 0xf9a6f0c4 │ │ │ │ @ instruction: 0xf0c44607 │ │ │ │ - stmdavs r3!, {r0, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blcs 0x430a08 │ │ │ │ + stmdavs r3!, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + blcs 0x430a0c │ │ │ │ vhadd.s8 , q2, │ │ │ │ vmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46380295 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0xff41b33c │ │ │ │ - blcs 0x4394ac │ │ │ │ + blx 0xfef9b340 │ │ │ │ + blcs 0x4394b0 │ │ │ │ vqadd.s8 d29, d4, d24 │ │ │ │ vmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46400295 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0xff11b354 │ │ │ │ - blcs 0x1391c4 │ │ │ │ + blx 0xfec9b358 │ │ │ │ + blcs 0x1391c8 │ │ │ │ ldm pc, {r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ strcs pc, [r6, #-3] │ │ │ │ strbmi r2, [r1], -r2 │ │ │ │ @ instruction: 0xf0c84640 │ │ │ │ - stmiavs r1!, {r0, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r1, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7ffa803 │ │ │ │ stcls 15, cr15, [r3, #-52] @ 0xffffffcc │ │ │ │ @ instruction: 0x9010f8dd │ │ │ │ @ instruction: 0xf0c42000 │ │ │ │ - ldrtmi pc, [r9], -r1, asr #28 @ │ │ │ │ + ldrtmi pc, [r9], -pc, lsr #28 @ │ │ │ │ strbmi r4, [sl], -r3, lsl #12 │ │ │ │ @ instruction: 0xf8cd4628 │ │ │ │ strls r8, [r0, -r4] │ │ │ │ - cdp2 0, 13, cr15, cr10, cr9, {6} │ │ │ │ + cdp2 0, 12, cr15, cr8, cr9, {6} │ │ │ │ stmiavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd463a │ │ │ │ @ instruction: 0x2001f9b5 │ │ │ │ strbmi lr, [r1], -sp, lsr #15 │ │ │ │ @ instruction: 0xf0c84640 │ │ │ │ - strb pc, [r0, sp, asr #23]! @ │ │ │ │ + @ instruction: 0xe7e0fbbb │ │ │ │ strbmi r2, [r1], -r1, lsl #4 │ │ │ │ @ instruction: 0xf0c84640 │ │ │ │ - @ instruction: 0xe7dafaf7 │ │ │ │ + ldrb pc, [sl, r5, ror #21] @ │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0xfea9b3bc │ │ │ │ + blx 0xfe61b3c0 │ │ │ │ strtmi lr, [r9], -sl, asr #15 │ │ │ │ @ instruction: 0xf0c84638 │ │ │ │ - ldr pc, [r9, r3, lsr #21]! │ │ │ │ - ldc2 2, cr15, [r2, #-288] @ 0xfffffee0 │ │ │ │ + @ instruction: 0xe7b9fa91 │ │ │ │ + ldc2 2, cr15, [r0, #-288] @ 0xfffffee0 │ │ │ │ @ instruction: 0xf64f2000 │ │ │ │ - vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ - blmi 0x15f56c │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ + blmi 0x15f570 │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ @ instruction: 0xf1dc4286 │ │ │ │ - svclt 0x0000fa81 │ │ │ │ + svclt 0x0000fa6f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq r9, r3, ip, asr #32 │ │ │ │ + eorseq r9, r3, ip, lsr r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb62d4 │ │ │ │ + bl 0xfebb62d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x5a305c │ │ │ │ + blmi 0x5a3060 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ cdpvs 3, 4, cr0, cr3, cr0, {0} │ │ │ │ cdpvs 1, 8, cr11, cr6, cr11, {5} │ │ │ │ smlabbeq r1, r5, r0, pc @ │ │ │ │ @ instruction: 0xf7ffa801 │ │ │ │ - blmi 0x3debe0 │ │ │ │ - blls 0x139168 │ │ │ │ + blmi 0x3debe4 │ │ │ │ + blls 0x13916c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ ldrdeq lr, [r1, -sp] │ │ │ │ andcs r4, r0, #53477376 @ 0x3300000 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c84070 │ │ │ │ - @ instruction: 0xf0c0be85 │ │ │ │ - @ instruction: 0x6da2f9e3 │ │ │ │ + @ instruction: 0xf0c0be73 │ │ │ │ + @ instruction: 0x6da2f9d1 │ │ │ │ strmi r2, [r6], -r1, lsl #6 │ │ │ │ andseq lr, sl, #196, 18 @ 0x310000 │ │ │ │ strb r6, [r1, r3, ror #12]! │ │ │ │ - ldc2l 2, cr15, [r0], {72} @ 0x48 │ │ │ │ + stc2l 2, cr15, [lr], {72} @ 0x48 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andcs r4, r0, #11534336 @ 0xb00000 │ │ │ │ ldrdeq lr, [r0, -r0] │ │ │ │ - cdplt 0, 7, cr15, cr2, cr8, {6} │ │ │ │ + cdplt 0, 6, cr15, cr0, cr8, {6} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb6348 │ │ │ │ + bl 0xfebb634c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4230f0 │ │ │ │ + blmi 0x4230f4 │ │ │ │ strmi fp, [r2], -r4, lsl #1 │ │ │ │ stmdage r1, {r2, r3, r9, sl, lr} │ │ │ │ ldmdavs fp, {r0, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7ff0300 │ │ │ │ - blmi 0x2deb74 │ │ │ │ - blls 0x1391d4 │ │ │ │ + blmi 0x2deb78 │ │ │ │ + blls 0x1391d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ ldrdeq lr, [r1, -sp] │ │ │ │ andcs r4, r0, #36700160 @ 0x2300000 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c84010 │ │ │ │ - vceq.f32 , q4, │ │ │ │ - svclt 0x0000fca3 │ │ │ │ + @ instruction: 0xf248be3d │ │ │ │ + svclt 0x0000fca1 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebb6398 │ │ │ │ + bl 0xfebb639c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00030ff8 │ │ │ │ andcs fp, r0, r3, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ subsne r6, fp, r0, asr #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - ldc2 0, cr15, [r2, #784] @ 0x310 │ │ │ │ + stc2 0, cr15, [r0, #784] @ 0x310 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ pop {r0, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf0ca4008 │ │ │ │ - svclt 0x0000ba7b │ │ │ │ + svclt 0x0000ba69 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb63dc │ │ │ │ + bl 0xfebb63e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46040395 │ │ │ │ strtmi r4, [sl], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7f96bd9 │ │ │ │ - stclvs 12, cr15, [r3, #-252]! @ 0xffffff04 │ │ │ │ + stclvs 12, cr15, [r3, #-244]! @ 0xffffff0c │ │ │ │ strvs r4, [r3, #1067]! @ 0x42b │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ stmdale sp, {r0, r2, fp, sp} │ │ │ │ - orrvc pc, r8, #72, 12 @ 0x4800000 │ │ │ │ + cmnpvc r8, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ ldrsbeq pc, [ip], #131 @ 0x83 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebb6438 │ │ │ │ + bl 0xfebb643c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - andscs pc, r0, #82837504 @ 0x4f00000 │ │ │ │ + andcs pc, r0, #82837504 @ 0x4f00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - teqpne r4, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_usr, pc │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, #3072 @ 0xc00 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ @ instruction: 0xf1dc328b │ │ │ │ - svclt 0x0000f9b3 │ │ │ │ - eorseq r9, r3, r8, asr r0 │ │ │ │ + svclt 0x0000f9a1 │ │ │ │ + eorseq r9, r3, r8, asr #32 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #26 │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ - @ instruction: 0xf874f0c4 │ │ │ │ + @ instruction: 0xf862f0c4 │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf996f0c8 │ │ │ │ + @ instruction: 0xf984f0c8 │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ stmdbpl r9, {r4, r5, r9, sl, lr}^ │ │ │ │ strcs r4, [r0], #-1057 @ 0xfffffbdf │ │ │ │ pop {r1, r2, sl, ip, pc} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000becf │ │ │ │ - addeq r0, fp, ip, asr #25 │ │ │ │ + svclt 0x0000bebd │ │ │ │ + addeq r0, fp, r8, asr #25 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #26 │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ - @ instruction: 0xf84ef0c4 │ │ │ │ + @ instruction: 0xf83cf0c4 │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf970f0c8 │ │ │ │ + @ instruction: 0xf95ef0c8 │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ stmdbpl r9, {r4, r5, r9, sl, lr}^ │ │ │ │ strcs r4, [r0], #-1057 @ 0xfffffbdf │ │ │ │ pop {r1, r2, sl, ip, pc} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000beab │ │ │ │ - addeq r0, fp, r0, lsl #25 │ │ │ │ + svclt 0x0000be99 │ │ │ │ + addeq r0, fp, ip, ror ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #26 │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ - @ instruction: 0xf828f0c4 │ │ │ │ + @ instruction: 0xf816f0c4 │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf94af0c8 │ │ │ │ + @ instruction: 0xf938f0c8 │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ stmdbpl r9, {r4, r5, r9, sl, lr}^ │ │ │ │ strcs r4, [r0], #-1057 @ 0xfffffbdf │ │ │ │ pop {r1, r2, sl, ip, pc} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000be87 │ │ │ │ - addeq r0, fp, r4, lsr ip │ │ │ │ + svclt 0x0000be75 │ │ │ │ + addeq r0, fp, r0, lsr ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #26 │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ - @ instruction: 0xf802f0c4 │ │ │ │ + @ instruction: 0xfff0f0c3 │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf924f0c8 │ │ │ │ + @ instruction: 0xf912f0c8 │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ stmdbpl r9, {r4, r5, r9, sl, lr}^ │ │ │ │ strcs r4, [r0], #-1057 @ 0xfffffbdf │ │ │ │ pop {r1, r2, sl, ip, pc} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000be63 │ │ │ │ - addeq r0, fp, r8, ror #23 │ │ │ │ + svclt 0x0000be51 │ │ │ │ + addeq r0, fp, r4, ror #23 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf8904615 │ │ │ │ ldrmi r2, [r8], r0, ror #1 │ │ │ │ smullscc pc, r2, r0, r8 @ │ │ │ │ strmi r9, [pc], -r6, lsl #28 │ │ │ │ ldrdmi pc, [r4], r0 │ │ │ │ @ instruction: 0xb122025b │ │ │ │ svceq 0x00e0f016 │ │ │ │ @ instruction: 0xf046bf08 │ │ │ │ tstmi ip, #224, 12 @ 0xe000000 │ │ │ │ - @ instruction: 0xffd0f0c3 │ │ │ │ + @ instruction: 0xffbef0c3 │ │ │ │ mcrmi 3, 0, r4, cr10, cr4, {1} │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf8f0f0c8 │ │ │ │ + @ instruction: 0xf8def0c8 │ │ │ │ ldmdavs r6!, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ strls r5, [r6], #-2441 @ 0xfffff677 │ │ │ │ pop {r0, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000be29 │ │ │ │ - addeq r0, fp, r0, lsl #23 │ │ │ │ + svclt 0x0000be17 │ │ │ │ + addeq r0, fp, ip, ror fp │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r3, lr, asr #16 │ │ │ │ strmi r4, [r5], -r8, lsl #13 │ │ │ │ @ instruction: 0xf0c34691 │ │ │ │ - cdpcs 15, 0, cr15, cr15, cr9, {5} │ │ │ │ + mcrcs 15, 0, pc, cr15, cr7, {4} @ │ │ │ │ cmple lr, r4, lsl #12 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ strbvs pc, [r0, -r4, asr #4] @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x79d422 │ │ │ │ + blx 0x71d426 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf8d8d158 │ │ │ │ @ instruction: 0xf0c38000 │ │ │ │ - @ instruction: 0x4606ff91 │ │ │ │ + @ instruction: 0x4606ff7f │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf895d15d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x70cfc │ │ │ │ + blcs 0x70d00 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - strtmi pc, [r2], -r7, lsl #22 │ │ │ │ + strtmi pc, [r2], -r5, lsl #22 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf8e4f0c8 │ │ │ │ + @ instruction: 0xf8d2f0c8 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf7ff030f │ │ │ │ strtmi pc, [r2], -r7, lsl #31 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf8d4f0c8 │ │ │ │ + @ instruction: 0xf8c2f0c8 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ @ instruction: 0x46284631 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xffa9d488 │ │ │ │ + blx 0xffa1d48c │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf0c84620 │ │ │ │ - @ instruction: 0xf895f8c5 │ │ │ │ + @ instruction: 0xf895f8b3 │ │ │ │ @ instruction: 0x462130d1 │ │ │ │ - blcs 0x70d38 │ │ │ │ + blcs 0x70d3c │ │ │ │ @ instruction: 0xf06fbf0c │ │ │ │ @ instruction: 0xf06f0203 │ │ │ │ @ instruction: 0xf0c80201 │ │ │ │ - movwcs pc, #14821 @ 0x39e5 @ │ │ │ │ + movwcs pc, #14803 @ 0x39d3 @ │ │ │ │ strtmi r6, [r1], -fp, ror #1 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strvs r6, [fp, #3064]! @ 0xbf8 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c843f0 │ │ │ │ - vadd.i8 , q2, │ │ │ │ + vtst.8 , q2, │ │ │ │ vqdmlsl.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8570795 │ │ │ │ @ instruction: 0xf0c81026 │ │ │ │ - @ instruction: 0xf1b9f865 │ │ │ │ + @ instruction: 0xf1b9f853 │ │ │ │ adcle r0, r6, r0, lsl #30 │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0c84620 │ │ │ │ - @ instruction: 0xf8d8f89d │ │ │ │ + @ instruction: 0xf8d8f88b │ │ │ │ @ instruction: 0xf0c38000 │ │ │ │ - @ instruction: 0x4606ff33 │ │ │ │ + strmi pc, [r6], -r1, lsr #30 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf857d0a1 │ │ │ │ @ instruction: 0xf0c81028 │ │ │ │ - sbfx pc, r1, #16, #7 │ │ │ │ + @ instruction: 0xe7a6f83f │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x46994690 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ - blcc 0x70d4c │ │ │ │ - beq 0x89b678 │ │ │ │ + blcc 0x70d50 │ │ │ │ + beq 0x89b67c │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ svclt 0x00182a00 │ │ │ │ mrslt r2, (UNDEF: 115) │ │ │ │ stmvs r3, {r1, r3, r8, fp, sp, lr} │ │ │ │ - bne 0x173aa54 │ │ │ │ + bne 0x173aa58 │ │ │ │ svclt 0x00142b02 │ │ │ │ vst1.32 {d20-d22}, [r2 :64], r2 │ │ │ │ strtmi r7, [r1], -r0, lsl #21 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ @ instruction: 0x4606fedd │ │ │ │ - @ instruction: 0xff02f0c3 │ │ │ │ + cdp2 0, 15, cr15, cr0, cr3, {6} │ │ │ │ strmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0x46074632 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ ldrbmi pc, [r2], -sp, lsl #30 @ │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0xb9d568 │ │ │ │ + blx 0xb1d56c │ │ │ │ stmiblt fp, {r0, r1, r5, fp, sp, lr}^ │ │ │ │ stmdbvs r2!, {r0, r1, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x4631b1db │ │ │ │ @ instruction: 0xf0c84630 │ │ │ │ - stmiavs r1!, {r0, r2, r4, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r1, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284632 │ │ │ │ @ instruction: 0xff22f7fc │ │ │ │ stmdbcs pc, {r0, r5, r8, fp, sp, lr} @ │ │ │ │ @ instruction: 0xf8d5d103 │ │ │ │ ldreq r3, [fp], #-200 @ 0xffffff38 │ │ │ │ ldrtmi sp, [sl], -sp, lsl #8 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x0014f7fc │ │ │ │ - blcs 0x7974c │ │ │ │ + blcs 0x79750 │ │ │ │ andcs sp, r0, #238 @ 0xee │ │ │ │ subsmi lr, r2, #59506688 @ 0x38c0000 │ │ │ │ vabd.s8 q15, q10, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ andcs r0, r3, #1409286146 @ 0x54000002 │ │ │ │ ldrtmi r6, [r9], -sl, ror #1 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ @ instruction: 0xf0c86bd8 │ │ │ │ - @ instruction: 0x4639f957 │ │ │ │ + ldrtmi pc, [r9], -r5, asr #18 @ │ │ │ │ andcs r4, r1, #56, 12 @ 0x3800000 │ │ │ │ - @ instruction: 0xf952f0c8 │ │ │ │ + @ instruction: 0xf940f0c8 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ vmin.s8 d20, d0, d24 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - @ instruction: 0xf81cf0ca │ │ │ │ + @ instruction: 0xf80af0ca │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andlt r6, r2, fp, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1ae338 │ │ │ │ + blcs 0x1ae33c │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x4593ec │ │ │ │ + blcs 0x4593f0 │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb6864 │ │ │ │ + bl 0xfebb6868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #28293 @ 0x6e85 @ │ │ │ │ + movwcs pc, #28291 @ 0x6e83 @ │ │ │ │ ldrb r2, [r1, -r1, lsl #4] │ │ │ │ andcs r2, r1, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1870 @ 0x74e │ │ │ │ strb r2, [fp, -r1, lsl #4] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1ae39c │ │ │ │ + blcs 0x1ae3a0 │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r8, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x459388 │ │ │ │ + blcs 0x45938c │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb68c8 │ │ │ │ + bl 0xfebb68cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #28243 @ 0x6e53 @ │ │ │ │ + movwcs pc, #28241 @ 0x6e51 @ │ │ │ │ ldr r2, [pc, -r8, lsl #4] │ │ │ │ andcs r2, r8, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1820 @ 0x71c │ │ │ │ ldr r2, [r9, -r8, lsl #4] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1ae400 │ │ │ │ + blcs 0x1ae404 │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r9, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x459324 │ │ │ │ + blcs 0x459328 │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb692c │ │ │ │ + bl 0xfebb6930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #28193 @ 0x6e21 @ │ │ │ │ + movwcs pc, #28191 @ 0x6e1f @ │ │ │ │ strbt r2, [sp], r9, lsl #4 │ │ │ │ andcs r2, r9, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1770 @ 0x6ea │ │ │ │ strbt r2, [r7], r9, lsl #4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x46994690 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ - blcc 0x70f78 │ │ │ │ - beq 0x89b8a8 │ │ │ │ + blcc 0x70f7c │ │ │ │ + beq 0x89b8ac │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ svclt 0x00182a00 │ │ │ │ mrslt r2, (UNDEF: 115) │ │ │ │ stmvs r3, {r1, r3, r8, fp, sp, lr} │ │ │ │ - bne 0x173ac84 │ │ │ │ + bne 0x173ac88 │ │ │ │ svclt 0x00142b02 │ │ │ │ vst1.32 {d20-d22}, [r2 :64], r2 │ │ │ │ strtmi r7, [r9], -r0, lsl #21 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ strmi pc, [r7], -r5, lsl #18 │ │ │ │ - stc2l 0, cr15, [sl, #780]! @ 0x30c │ │ │ │ + ldc2l 0, cr15, [r8, #780] @ 0x30c │ │ │ │ strmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0x4606463a │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0x4652fdf5 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf914f7f9 │ │ │ │ + @ instruction: 0xf912f7f9 │ │ │ │ ldrtmi r4, [sl], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ stmdbvs r9!, {r0, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ tstle r3, pc, lsl #18 │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ strle r0, [r6], #-1051 @ 0xfffffbe5 │ │ │ │ @ instruction: 0x46204632 │ │ │ │ @@ -81203,22 +81204,22 @@ │ │ │ │ @ instruction: 0xf7fc47f0 │ │ │ │ vceq.f32 d27, d4, d5 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ andcs r0, r3, #1409286146 @ 0x54000002 │ │ │ │ ldrtmi r6, [r1], -r2, ror #1 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ @ instruction: 0xf0c86bd8 │ │ │ │ - ldrtmi pc, [r1], -pc, asr #16 @ │ │ │ │ + @ instruction: 0x4631f83d │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - @ instruction: 0xf84af0c8 │ │ │ │ + @ instruction: 0xf838f0c8 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ vmin.s8 d20, d0, d16 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - @ instruction: 0xff14f0c9 │ │ │ │ + @ instruction: 0xff02f0c9 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andlt r6, r2, r3, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -81231,77 +81232,77 @@ │ │ │ │ smullscc pc, r2, r0, r8 @ │ │ │ │ strmi r9, [pc], -r6, lsl #28 │ │ │ │ ldrdmi pc, [r4], r0 │ │ │ │ @ instruction: 0xb122025b │ │ │ │ svceq 0x00e0f016 │ │ │ │ @ instruction: 0xf046bf08 │ │ │ │ tstmi ip, #224, 12 @ 0xe000000 │ │ │ │ - stc2 0, cr15, [r4, #780] @ 0x30c │ │ │ │ + ldc2l 0, cr15, [r2, #-780]! @ 0xfffffcf4 │ │ │ │ mcrmi 3, 0, r4, cr10, cr4, {1} │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - cdp2 0, 10, cr15, cr4, cr7, {6} │ │ │ │ + cdp2 0, 9, cr15, cr2, cr7, {6} │ │ │ │ ldmdavs r6!, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ strls r5, [r6], #-2441 @ 0xfffff677 │ │ │ │ pop {r0, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000bbdf │ │ │ │ - addeq r0, fp, r8, ror #13 │ │ │ │ + svclt 0x0000bbcd │ │ │ │ + addeq r0, fp, r4, ror #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x46994616 │ │ │ │ movwcs lr, #2513 @ 0x9d1 │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ - bcc 0x710c4 │ │ │ │ - beq 0xfe89b9f4 │ │ │ │ + bcc 0x710c8 │ │ │ │ + beq 0xfe89b9f8 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ svclt 0x00182b00 │ │ │ │ mrslt r2, (UNDEF: 106) │ │ │ │ stmvs r3, {r1, r3, r8, fp, sp, lr} │ │ │ │ - bne 0x173add0 │ │ │ │ + bne 0x173add4 │ │ │ │ svclt 0x00142b02 │ │ │ │ - beq 0xfe09b9dc │ │ │ │ - bvc 0xff09c9e0 │ │ │ │ + beq 0xfe09b9e0 │ │ │ │ + bvc 0xff09c9e4 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ stmiavs fp!, {r0, r1, r5, r8, ip, sp, pc}^ │ │ │ │ svclt 0x00082b0f │ │ │ │ eorle r2, r8, r0 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf856f7fc │ │ │ │ @ instruction: 0xb010f8d5 │ │ │ │ @ instruction: 0xf0c34607 │ │ │ │ - @ instruction: 0xf1bbfd39 │ │ │ │ + @ instruction: 0xf1bbfd27 │ │ │ │ strmi r0, [r0], pc, lsl #30 │ │ │ │ @ instruction: 0xf894d123 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x7118c │ │ │ │ + blcs 0x71190 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - strbmi pc, [fp], -pc, lsr #17 @ │ │ │ │ + strbmi pc, [fp], -sp, lsr #17 @ │ │ │ │ ldrtmi r4, [sl], -r1, asr #12 │ │ │ │ strls r4, [r0], -r0, lsr #12 │ │ │ │ @ instruction: 0xff84f7ff │ │ │ │ @ instruction: 0x46314652 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - @ instruction: 0x4620f857 │ │ │ │ + @ instruction: 0x4620f855 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ stc2 7, cr15, [ip, #1008] @ 0x3f0 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrecps.f32 q12, q10, q8 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c7102b │ │ │ │ - ldrb pc, [ip, pc, lsr #28] @ │ │ │ │ + bfi pc, sp, #28, #1 @ │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032202 │ │ │ │ ldr r0, [r5, pc, lsl #6] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ str r0, [pc, pc, lsl #6] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @@ -81310,63 +81311,63 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x46994617 │ │ │ │ movwcs lr, #2513 @ 0x9d1 │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ - bcc 0x711b4 │ │ │ │ - beq 0xfe89bae0 │ │ │ │ + bcc 0x711b8 │ │ │ │ + beq 0xfe89bae4 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ svclt 0x00182b00 │ │ │ │ mrslt r2, (UNDEF: 106) │ │ │ │ stmvs r3, {r1, r3, r8, fp, sp, lr} │ │ │ │ - bne 0x173aebc │ │ │ │ + bne 0x173aec0 │ │ │ │ svclt 0x00142b02 │ │ │ │ - beq 0xfe09bac8 │ │ │ │ - bvc 0xff09cacc │ │ │ │ + beq 0xfe09bacc │ │ │ │ + bvc 0xff09cad0 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ stmiavs r3!, {r0, r1, r5, r8, ip, sp, pc}^ │ │ │ │ svclt 0x00082b0f │ │ │ │ eorsle r2, r2, r0 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ stc2 7, cr15, [r0], #1008 @ 0x3f0 │ │ │ │ @ instruction: 0xb010f8d4 │ │ │ │ @ instruction: 0xf0c34606 │ │ │ │ - @ instruction: 0xf1bbfcc3 │ │ │ │ + @ instruction: 0xf1bbfcb1 │ │ │ │ strmi r0, [r0], pc, lsl #30 │ │ │ │ @ instruction: 0xf895d12d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x71298 │ │ │ │ + blcs 0x7129c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - @ instruction: 0x464bf839 │ │ │ │ + @ instruction: 0x464bf837 │ │ │ │ ldrtmi r4, [r2], -r1, asr #12 │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ @ instruction: 0xff0ef7ff │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - stmdavs r3!, {r0, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r3!, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ stmdblt r3, {r1, r5, r6, r8, fp, sp, lr} │ │ │ │ @ instruction: 0x46314252 │ │ │ │ @ instruction: 0xf0c74630 │ │ │ │ - stmiavs r1!, {r0, r3, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r1, r2, r4, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284632 │ │ │ │ ldc2l 7, cr15, [r6], {252} @ 0xfc │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrecps.f32 q12, q10, q8 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c7102b │ │ │ │ - ldrb pc, [r2, pc, lsr #27] @ │ │ │ │ - blcs 0x79bec │ │ │ │ + bfi pc, sp, (invalid: 27:18) @ │ │ │ │ + blcs 0x79bf0 │ │ │ │ andcs sp, r0, #234 @ 0xea │ │ │ │ svclt 0x0000e7df │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032200 │ │ │ │ str r0, [r5, pc, lsl #6] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ @@ -81374,31 +81375,31 @@ │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032202 │ │ │ │ ldrb r0, [r9, -pc, lsl #6]! │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1ae7a8 │ │ │ │ + blcs 0x1ae7ac │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x45984c │ │ │ │ + blcs 0x459850 │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb6cd4 │ │ │ │ + bl 0xfebb6cd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #27725 @ 0x6c4d @ │ │ │ │ + movwcs pc, #27723 @ 0x6c4b @ │ │ │ │ strb r2, [sp, -r1, lsl #4] │ │ │ │ andcs r2, r1, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1866 @ 0x74a │ │ │ │ strb r2, [r7, -r1, lsl #4] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -81408,53 +81409,53 @@ │ │ │ │ smullscc pc, r2, r0, r8 @ │ │ │ │ strmi r9, [pc], -r6, lsl #28 │ │ │ │ ldrdmi pc, [r4], r0 │ │ │ │ @ instruction: 0xb122025b │ │ │ │ svceq 0x00e0f016 │ │ │ │ @ instruction: 0xf046bf08 │ │ │ │ tstmi ip, #224, 12 @ 0xe000000 │ │ │ │ - stc2 0, cr15, [r2], #-780 @ 0xfffffcf4 │ │ │ │ + ldc2 0, cr15, [r0], {195} @ 0xc3 │ │ │ │ mcrmi 3, 0, r4, cr10, cr4, {1} │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - stc2l 0, cr15, [r2, #-796] @ 0xfffffce4 │ │ │ │ + ldc2 0, cr15, [r0, #-796]! @ 0xfffffce4 │ │ │ │ ldmdavs r6!, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ strls r5, [r6], #-2441 @ 0xfffff677 │ │ │ │ pop {r0, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000ba7f │ │ │ │ - addeq r0, fp, r4, lsr #8 │ │ │ │ + svclt 0x0000ba6d │ │ │ │ + addeq r0, fp, r0, lsr #8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf8904615 │ │ │ │ ldrmi r2, [r8], r0, ror #1 │ │ │ │ smullscc pc, r2, r0, r8 @ │ │ │ │ strmi r9, [pc], -r6, lsl #28 │ │ │ │ ldrdmi pc, [r4], r0 │ │ │ │ @ instruction: 0xb122025b │ │ │ │ svceq 0x00e0f016 │ │ │ │ @ instruction: 0xf046bf08 │ │ │ │ tstmi ip, #224, 12 @ 0xe000000 │ │ │ │ - blx 0xffc1be9e │ │ │ │ + blx 0xff79bea2 │ │ │ │ mcrmi 3, 0, r4, cr10, cr4, {1} │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - stc2 0, cr15, [lr, #-796] @ 0xfffffce4 │ │ │ │ + ldc2l 0, cr15, [ip], #796 @ 0x31c │ │ │ │ ldmdavs r6!, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ strls r5, [r6], #-2441 @ 0xfffff677 │ │ │ │ pop {r0, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000ba4d │ │ │ │ - @ instruction: 0x008b03bc │ │ │ │ + svclt 0x0000ba3b │ │ │ │ + @ instruction: 0x008b03b8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ movwcs pc, #57345 @ 0xe001 @ │ │ │ │ strmi fp, [ip], -r7, lsl #1 │ │ │ │ @ instruction: 0xf1b34605 │ │ │ │ @@ -81468,330 +81469,330 @@ │ │ │ │ tstmi r3, #112, 4 │ │ │ │ andspl pc, lr, #64, 4 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ @ instruction: 0xf5b382af │ │ │ │ vmax.f32 d6, d16, d0 │ │ │ │ @ instruction: 0xf5b383e8 │ │ │ │ vmax.f32 d7, d2, d6 │ │ │ │ - blcs 0x40b5c │ │ │ │ + blcs 0x40b60 │ │ │ │ adcshi pc, r4, #536870916 @ 0x20000004 │ │ │ │ orrvc pc, r0, #683671552 @ 0x28c00000 │ │ │ │ svcvc 0x008cf5b3 │ │ │ │ andge sp, r1, #14811136 @ 0xe20000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - strdeq r2, [r6], -r1 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - ldrdeq r1, [r6], -r3 │ │ │ │ - andeq r0, r6, r9, lsl pc │ │ │ │ - andeq r0, r6, fp, asr fp │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, fp │ │ │ │ - andeq r1, r6, sp, ror #5 │ │ │ │ - andeq r0, r6, sp, ror #28 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ + strdeq r2, [r6], -r5 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + ldrdeq r1, [r6], -r7 │ │ │ │ + andeq r0, r6, sp, lsl pc │ │ │ │ + andeq r0, r6, pc, asr fp │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, pc │ │ │ │ strdeq r1, [r6], -r1 @ │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r5, ror r3 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r7, asr #18 │ │ │ │ - strheq r2, [r6], -sp │ │ │ │ - andeq r2, r6, pc, lsl r0 │ │ │ │ - ldrdeq r1, [r6], -r5 │ │ │ │ - andeq r0, r6, fp, asr fp │ │ │ │ - andeq r1, r6, r1, asr #2 │ │ │ │ - andeq r1, r6, r5, lsl #9 │ │ │ │ - andeq r1, r6, r9, lsr #1 │ │ │ │ - strdeq r0, [r6], -pc @ │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, pc, ror r2 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r9, lsr #10 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r2, r6, r1, asr #2 │ │ │ │ - andeq r0, r6, pc, ror #19 │ │ │ │ - ldrdeq r1, [r6], -r3 │ │ │ │ - andeq r0, r6, pc, ror #19 │ │ │ │ - ldrdeq r0, [r6], -sp │ │ │ │ - andeq r0, r6, pc, ror #19 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r0, r6, pc, ror #19 │ │ │ │ - andeq r0, r6, sp, ror #28 │ │ │ │ - andeq r0, r6, pc, ror #19 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r0, r6, pc, ror #19 │ │ │ │ - andeq r1, r6, fp, lsr #13 │ │ │ │ - andeq r0, r6, pc, ror #19 │ │ │ │ - andeq r1, r6, r5, lsr r6 │ │ │ │ - andeq r0, r6, pc, ror #19 │ │ │ │ - andeq r1, r6, r7, asr #18 │ │ │ │ - andeq r0, r6, pc, ror #19 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r0, r6, pc, ror #19 │ │ │ │ - ldrdeq r0, [r6], -sp │ │ │ │ - andeq r0, r6, pc, ror #19 │ │ │ │ - andeq r1, r6, fp, lsr #11 │ │ │ │ - andeq r0, r6, pc, ror #19 │ │ │ │ - strdeq r0, [r6], -pc @ │ │ │ │ + andeq r0, r6, r1, ror lr │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + strdeq r1, [r6], -r5 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, r9, ror r3 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, fp, asr #18 │ │ │ │ + andeq r2, r6, r1, asr #1 │ │ │ │ + andeq r2, r6, r3, lsr #32 │ │ │ │ + ldrdeq r1, [r6], -r9 │ │ │ │ + andeq r0, r6, pc, asr fp │ │ │ │ + andeq r1, r6, r5, asr #2 │ │ │ │ + andeq r1, r6, r9, lsl #9 │ │ │ │ + andeq r1, r6, sp, lsr #1 │ │ │ │ + andeq r0, r6, r3, lsl #28 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, r3, lsl #5 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, sp, lsr #10 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r2, r6, r5, asr #2 │ │ │ │ + strdeq r0, [r6], -r3 │ │ │ │ + ldrdeq r1, [r6], -r7 │ │ │ │ + strdeq r0, [r6], -r3 │ │ │ │ + andeq r0, r6, r1, ror #25 │ │ │ │ + strdeq r0, [r6], -r3 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + strdeq r0, [r6], -r3 │ │ │ │ + andeq r0, r6, r1, ror lr │ │ │ │ + strdeq r0, [r6], -r3 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + strdeq r0, [r6], -r3 │ │ │ │ + andeq r1, r6, pc, lsr #13 │ │ │ │ + strdeq r0, [r6], -r3 │ │ │ │ + andeq r1, r6, r9, lsr r6 │ │ │ │ + strdeq r0, [r6], -r3 │ │ │ │ + andeq r1, r6, fp, asr #18 │ │ │ │ + strdeq r0, [r6], -r3 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + strdeq r0, [r6], -r3 │ │ │ │ + andeq r0, r6, r1, ror #25 │ │ │ │ + strdeq r0, [r6], -r3 │ │ │ │ + andeq r1, r6, pc, lsr #11 │ │ │ │ + strdeq r0, [r6], -r3 │ │ │ │ + andeq r0, r6, r3, lsl #28 │ │ │ │ cmnpvs pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ mvnvc pc, #192, 12 @ 0xc000000 │ │ │ │ vaddl.u8 q10, d1, d11 │ │ │ │ vmlal.u8 q10, d1, d3 │ │ │ │ @ instruction: 0xf1b33903 │ │ │ │ @ instruction: 0xf0006f44 │ │ │ │ @ instruction: 0xf0c380c2 │ │ │ │ - @ instruction: 0x4607f95f │ │ │ │ - @ instruction: 0xf95cf0c3 │ │ │ │ + strmi pc, [r7], -sp, asr #18 │ │ │ │ + @ instruction: 0xf94af0c3 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf0404606 │ │ │ │ @ instruction: 0xf89580af │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x71968 │ │ │ │ + blcs 0x7196c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f82204 │ │ │ │ - stmibeq r3!, {r0, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmibeq r3!, {r0, r1, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf003b2e2 │ │ │ │ vst2.8 {d0-d3}, [r4], r2 │ │ │ │ vst1.8 {d1-d2}, [r4], r0 │ │ │ │ mvneq r0, r0, lsl #22 │ │ │ │ vpmax.s8 d15, d3, d2 │ │ │ │ sbchi pc, sl, r0, asr #2 │ │ │ │ svceq 0x0000f1bb │ │ │ │ subsmi sp, r2, #0, 2 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0xff11c418 │ │ │ │ + blx 0xfec9c41c │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - blx 0x171c420 │ │ │ │ + blx 0x129c424 │ │ │ │ svceq 0x0000f1ba │ │ │ │ msrhi CPSR_f, r0, asr #32 │ │ │ │ rsceq r0, r1, #35, 30 @ 0x8c │ │ │ │ teqphi ip, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002b0f │ │ │ │ vst3.16 {d8-d10}, [r4 :64], r2 │ │ │ │ strbeq r0, [r2, #1664]! @ 0x680 │ │ │ │ @@ -81807,82 +81808,82 @@ │ │ │ │ @ instruction: 0xf7ff1040 │ │ │ │ vfma.f32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vcge.s8 d2, d25, d5 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ ldmdavs r9, {r6} │ │ │ │ @ instruction: 0xf0c900d2 │ │ │ │ - add pc, r4, r9, lsl #27 │ │ │ │ + add pc, r4, r7, ror sp @ │ │ │ │ andsne pc, lr, #64, 12 @ 0x4000000 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ @ instruction: 0xf5b38091 │ │ │ │ @ instruction: 0xf0826f10 │ │ │ │ vqadd.s8 q12, q8, │ │ │ │ addsmi r7, r3, #-536870911 @ 0xe0000001 │ │ │ │ @ instruction: 0x83bcf200 │ │ │ │ andvc pc, r1, #64, 4 │ │ │ │ vqsub.s8 d4, d18, d3 │ │ │ │ vld1.32 {d24-d27}, [pc] │ │ │ │ strmi r6, [r3], #-192 @ 0xffffff40 │ │ │ │ @ instruction: 0xf63f2b1d │ │ │ │ - blcs 0x7cb644 │ │ │ │ + blcs 0x7cb648 │ │ │ │ stcge 6, cr15, [r8, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r0, r6, r5, lsr #21 │ │ │ │ - ldrdeq r1, [r6], -r3 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - ldrdeq r0, [r6], -sp │ │ │ │ - andeq r0, r6, r5, lsr #21 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r0, r6, sp, ror #28 │ │ │ │ - andeq r0, r6, r5, lsr #21 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, fp, lsr #13 │ │ │ │ - andeq r0, r6, r5, lsr #21 │ │ │ │ - andeq r1, r6, r5, lsr r6 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, fp, asr sl │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - ldrdeq r0, [r6], -sp │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, fp, lsr #11 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - strdeq r0, [r6], -pc @ │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, pc, ror r2 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r9, lsr #10 │ │ │ │ + andeq r0, r6, r9, lsr #21 │ │ │ │ + ldrdeq r1, [r6], -r7 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r0, r6, r1, ror #25 │ │ │ │ + andeq r0, r6, r9, lsr #21 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r0, r6, r1, ror lr │ │ │ │ + andeq r0, r6, r9, lsr #21 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, pc, lsr #13 │ │ │ │ + andeq r0, r6, r9, lsr #21 │ │ │ │ + andeq r1, r6, r9, lsr r6 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, pc, asr sl │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r0, r6, r1, ror #25 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, pc, lsr #11 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r0, r6, r3, lsl #28 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, r3, lsl #5 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, sp, lsr #10 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf9c6f0c7 │ │ │ │ + @ instruction: 0xf9b4f0c7 │ │ │ │ @ instruction: 0xf001e751 │ │ │ │ vhsub.s8 d16, d4, d15 │ │ │ │ vmls.f d22, d0, d0[0] │ │ │ │ vqrshl.s8 d0, d5, d18 │ │ │ │ rsceq r2, r4, #-1342177280 @ 0xb0000000 │ │ │ │ strbeq lr, [r2], pc, asr #20 │ │ │ │ @ instruction: 0xf1406d68 │ │ │ │ vhadd.s8 d24, d23, d15 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46322395 │ │ │ │ @ instruction: 0xf0c96819 │ │ │ │ - stclvs 12, cr15, [r9, #-436]! @ 0xfffffe4c │ │ │ │ + stclvs 12, cr15, [r9, #-364]! @ 0xfffffe94 │ │ │ │ eoreq pc, r9, r5, asr r8 @ │ │ │ │ - blx 0xfee1c596 │ │ │ │ + blx 0xfe99c59a │ │ │ │ @ instruction: 0xf8556d69 │ │ │ │ @ instruction: 0xf0cc0028 │ │ │ │ - andcs pc, r0, fp, asr #23 │ │ │ │ + @ instruction: 0x2000fbb9 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf1bbd15c │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ @@ -81893,975 +81894,975 @@ │ │ │ │ @ instruction: 0xf0806f50 │ │ │ │ @ instruction: 0xf64082e5 │ │ │ │ addsmi r3, r3, #-536870911 @ 0xe0000001 │ │ │ │ @ instruction: 0x81b5f202 │ │ │ │ andcc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ vqsub.s8 d4, d18, d3 │ │ │ │ @ instruction: 0xf6a3824f │ │ │ │ - blcs 0x768ec4 │ │ │ │ + blcs 0x768ec8 │ │ │ │ ldcge 6, cr15, [r6], {63} @ 0x3f │ │ │ │ @ instruction: 0xf63f2b1c │ │ │ │ andge sl, r1, #37632 @ 0x9300 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r1, r6, r1, lsr #17 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - ldrdeq r0, [r6], -sp │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r0, r6, sp, ror #28 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, fp, lsr #13 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r5, lsr r6 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - muleq r6, r7, r7 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - ldrdeq r0, [r6], -sp │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, fp, lsr #11 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - strdeq r0, [r6], -pc @ │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, pc, ror r2 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r9, lsr #10 │ │ │ │ + andeq r1, r6, r5, lsr #17 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r0, r6, r1, ror #25 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r0, r6, r1, ror lr │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, pc, lsr #13 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, r9, lsr r6 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + muleq r6, fp, r7 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r0, r6, r1, ror #25 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, pc, lsr #11 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r0, r6, r3, lsl #28 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, r3, lsl #5 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, sp, lsr #10 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ @ instruction: 0xf0c79205 │ │ │ │ - bls 0x1de828 │ │ │ │ + bls 0x1de7e4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ subsmi sp, r2, #0, 2 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf992f0c7 │ │ │ │ + @ instruction: 0xf980f0c7 │ │ │ │ @ instruction: 0x46414632 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ @ instruction: 0xe6d1f83f │ │ │ │ eorcs pc, r8, r5, asr r8 @ │ │ │ │ eorne pc, r9, r5, asr r8 @ │ │ │ │ - blx 0xff59c6a6 │ │ │ │ + blx 0xff11c6aa │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrtmi r6, [r2], -r8, ror #26 │ │ │ │ @ instruction: 0xf0c96819 │ │ │ │ - @ instruction: 0xf7fafc77 │ │ │ │ + @ instruction: 0xf7fafc65 │ │ │ │ @ instruction: 0xe770fd5b │ │ │ │ @ instruction: 0xf0002b0f │ │ │ │ vqsub.s8 q12, , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vcge.s8 d18, d20, d5 │ │ │ │ vmlsl.s q11, d0, d0[0] │ │ │ │ vmin.s8 d0, d25, d5 │ │ │ │ ldmdavs r9, {r0, r1, r3, r9, sp} │ │ │ │ sbcseq r6, r2, r0, lsr ip │ │ │ │ - blx 0xff11c6d6 │ │ │ │ - @ instruction: 0xffdcf0c2 │ │ │ │ + blx 0xfec9c6da │ │ │ │ + @ instruction: 0xffcaf0c2 │ │ │ │ @ instruction: 0x46806c31 │ │ │ │ streq pc, [r0], r4, lsl #8 │ │ │ │ @ instruction: 0xf14205e3 │ │ │ │ cdpcs 0, 0, cr8, cr0, cr5, {5} │ │ │ │ @ instruction: 0x81b2f002 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ ldrtmi r2, [sl], -r3, lsl #8 │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ strls r0, [r0], #-783 @ 0xfffffcf1 │ │ │ │ - blx 0xff01e3da │ │ │ │ + blx 0xff01e3de │ │ │ │ vld1.16 {d30}, [pc], r7 │ │ │ │ @ instruction: 0xf2406c80 │ │ │ │ strbtmi r1, [r3], #-541 @ 0xfffffde3 │ │ │ │ @ instruction: 0xf63f4293 │ │ │ │ strdge sl, [r1, -pc] │ │ │ │ @ instruction: 0xf023f851 │ │ │ │ - andeq r0, r6, sp, ror sp │ │ │ │ - ldrdeq r1, [r6], -r3 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r0, r6, fp, lsr #24 │ │ │ │ - andeq r0, r6, sp, ror sp │ │ │ │ - andeq r1, r6, r9, lsl r7 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r0, r6, sp, ror #28 │ │ │ │ - andeq r0, r6, sp, ror sp │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, fp, lsr #13 │ │ │ │ - andeq r0, r6, sp, ror sp │ │ │ │ - andeq r1, r6, r5, lsr r6 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, fp, asr sl │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r2, r6, pc, lsl r0 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r0, r6, fp, lsr #24 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, fp, lsr #11 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - strdeq r0, [r6], -pc @ │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, pc, ror r2 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, sp, lsr r8 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r9, lsr #10 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - ldrdeq r1, [r6], -r3 │ │ │ │ - andeq r0, r6, r9, lsl pc │ │ │ │ - andeq r0, r6, fp, asr fp │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, fp │ │ │ │ - andeq r1, r6, sp, ror #5 │ │ │ │ - andeq r0, r6, sp, ror #28 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ + andeq r0, r6, r1, lsl #27 │ │ │ │ + ldrdeq r1, [r6], -r7 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r0, r6, pc, lsr #24 │ │ │ │ + andeq r0, r6, r1, lsl #27 │ │ │ │ + andeq r1, r6, sp, lsl r7 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r0, r6, r1, ror lr │ │ │ │ + andeq r0, r6, r1, lsl #27 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, pc, lsr #13 │ │ │ │ + andeq r0, r6, r1, lsl #27 │ │ │ │ + andeq r1, r6, r9, lsr r6 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, pc, asr sl │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r2, r6, r3, lsr #32 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r0, r6, pc, lsr #24 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, pc, lsr #11 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r0, r6, r3, lsl #28 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, r3, lsl #5 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, r1, asr #16 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, sp, lsr #10 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + ldrdeq r1, [r6], -r7 │ │ │ │ + andeq r0, r6, sp, lsl pc │ │ │ │ + andeq r0, r6, pc, asr fp │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, pc │ │ │ │ strdeq r1, [r6], -r1 @ │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r5, ror r3 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, fp, asr sl │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r2, r6, pc, lsl r0 │ │ │ │ - ldrdeq r1, [r6], -r5 │ │ │ │ - andeq r0, r6, fp, asr fp │ │ │ │ - andeq r1, r6, r1, asr #2 │ │ │ │ - andeq r1, r6, r5, lsl #9 │ │ │ │ - andeq r1, r6, r9, lsr #1 │ │ │ │ - strdeq r0, [r6], -pc @ │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, pc, ror r2 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r9, lsr #10 │ │ │ │ + andeq r0, r6, r1, ror lr │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + strdeq r1, [r6], -r5 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, r9, ror r3 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, pc, asr sl │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r2, r6, r3, lsr #32 │ │ │ │ + ldrdeq r1, [r6], -r9 │ │ │ │ + andeq r0, r6, pc, asr fp │ │ │ │ + andeq r1, r6, r5, asr #2 │ │ │ │ + andeq r1, r6, r9, lsl #9 │ │ │ │ + andeq r1, r6, sp, lsr #1 │ │ │ │ + andeq r0, r6, r3, lsl #28 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, r3, lsl #5 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, sp, lsr #10 │ │ │ │ cmppvs r0, #683671552 @ p-variant is OBSOLETE @ 0x28c00000 │ │ │ │ @ instruction: 0xf63f2b1e │ │ │ │ andge sl, r1, #3063808 @ 0x2ec000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r0, r6, fp, lsl #31 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r0, r6, r9, lsl pc │ │ │ │ - andeq r0, r6, fp, asr fp │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, fp │ │ │ │ - andeq r1, r6, sp, ror #5 │ │ │ │ - andeq r0, r6, sp, ror #28 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ + andeq r0, r6, pc, lsl #31 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r0, r6, sp, lsl pc │ │ │ │ + andeq r0, r6, pc, asr fp │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, pc │ │ │ │ strdeq r1, [r6], -r1 @ │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r5, ror r3 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - ldrdeq r1, [r6], -r5 │ │ │ │ - andeq r0, r6, fp, asr fp │ │ │ │ - andeq r1, r6, r1, asr #2 │ │ │ │ - andeq r1, r6, r5, lsl #9 │ │ │ │ - andeq r1, r6, r9, lsr #1 │ │ │ │ - strdeq r0, [r6], -pc @ │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, pc, ror r2 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r9, lsr #10 │ │ │ │ + andeq r0, r6, r1, ror lr │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + strdeq r1, [r6], -r5 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, r9, ror r3 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + ldrdeq r1, [r6], -r9 │ │ │ │ + andeq r0, r6, pc, asr fp │ │ │ │ + andeq r1, r6, r5, asr #2 │ │ │ │ + andeq r1, r6, r9, lsl #9 │ │ │ │ + andeq r1, r6, sp, lsr #1 │ │ │ │ + andeq r0, r6, r3, lsl #28 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, r3, lsl #5 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, sp, lsr #10 │ │ │ │ movwvs pc, #1443 @ 0x5a3 @ │ │ │ │ @ instruction: 0xf63f2b1e │ │ │ │ - blcs 0x80aed8 │ │ │ │ + blcs 0x80aedc │ │ │ │ ldmdbge r2!, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r0, r6, fp, lsl #31 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r1, lsr #17 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r0, r6, fp, lsr #24 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r9, lsl r7 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r0, r6, sp, ror #28 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, fp, lsr #13 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r5, lsr r6 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - muleq r6, r7, r7 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r0, r6, fp, lsr #24 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, fp, lsr #11 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - strdeq r0, [r6], -pc @ │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, pc, ror r2 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, sp, lsr r8 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r9, lsr #10 │ │ │ │ - stc2l 0, cr15, [lr], #776 @ 0x308 │ │ │ │ + andeq r0, r6, pc, lsl #31 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, r5, lsr #17 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r0, r6, pc, lsr #24 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, sp, lsl r7 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r0, r6, r1, ror lr │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, pc, lsr #13 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, r9, lsr r6 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + muleq r6, fp, r7 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r0, r6, pc, lsr #24 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, pc, lsr #11 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r0, r6, r3, lsl #28 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, r3, lsl #5 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, r1, asr #16 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, sp, lsr #10 │ │ │ │ + ldc2l 0, cr15, [ip], {194} @ 0xc2 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ addvs pc, r7, #37748736 @ 0x2400000 │ │ │ │ strcs r4, [r2], -r4, lsl #12 │ │ │ │ ldmdavs r9, {r1, r4, r7} │ │ │ │ - cdp2 0, 2, cr15, cr4, cr8, {6} │ │ │ │ + cdp2 0, 1, cr15, cr2, cr8, {6} │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls r4, [r0], -r8, lsr #12 │ │ │ │ @ instruction: 0xff38f7fe │ │ │ │ @ instruction: 0xf0c2e457 │ │ │ │ - @ instruction: 0xf8d5fcd5 │ │ │ │ + @ instruction: 0xf8d5fcc3 │ │ │ │ strmi r3, [r4], -r8, lsl #1 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ tstls r0, r2, lsl #2 │ │ │ │ @ instruction: 0xf7fe4621 │ │ │ │ vfma.f32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf5092395 │ │ │ │ strtmi r6, [r0], -r7, lsl #5 │ │ │ │ ldmdavs r9, {r1, r4, r7} │ │ │ │ - cdp2 0, 6, cr15, cr12, cr8, {6} │ │ │ │ + cdp2 0, 5, cr15, cr10, cr8, {6} │ │ │ │ @ instruction: 0xf006e43d │ │ │ │ @ instruction: 0xf004060f │ │ │ │ @ instruction: 0xf1bb0b0f │ │ │ │ svclt 0x00180f0f │ │ │ │ @ instruction: 0xf43f2e0f │ │ │ │ @ instruction: 0xf3c4a8f3 │ │ │ │ vmla.i8 , , │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d2, d25, d5 │ │ │ │ vmla.i8 d18, d4, d11 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ - b 0x1422c74 │ │ │ │ + b 0x1422c78 │ │ │ │ ldmdavs r9!, {r0, r3, r6, r7, r8, fp} │ │ │ │ @ instruction: 0xf8d8464a │ │ │ │ @ instruction: 0xf0c90040 │ │ │ │ - @ instruction: 0xf0c2f883 │ │ │ │ - @ instruction: 0x4632fc9d │ │ │ │ + @ instruction: 0xf0c2f871 │ │ │ │ + ldrtmi pc, [r2], -fp, lsl #25 @ │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7fb4631 │ │ │ │ @ instruction: 0xf0c2fc21 │ │ │ │ - pkhbtmi pc, r2, r5, lsl #25 @ │ │ │ │ + strmi pc, [r2], r3, lsl #25 │ │ │ │ @ instruction: 0x4628465a │ │ │ │ @ instruction: 0xf7fb4651 │ │ │ │ vmov.i32 d31, #51711 @ 0x0000c9ff │ │ │ │ - blcs 0x271660 │ │ │ │ + blcs 0x271664 │ │ │ │ ldrhi pc, [r4], #2 │ │ │ │ addhi pc, r0, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - blmi 0xff10ad78 │ │ │ │ + blmi 0xff10ad7c │ │ │ │ svccs 0x0070ee1d │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpvs r1, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ - bl 0x136dc8 │ │ │ │ + bl 0x136dcc │ │ │ │ ldrmi r0, [lr], #-522 @ 0xfffffdf6 │ │ │ │ strls r9, [r0], -r1, lsl #4 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - bleq 0x49edcc │ │ │ │ + bleq 0x49edd0 │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ - blx 0xff19cda2 │ │ │ │ + blx 0xfed1cda6 │ │ │ │ @ instruction: 0x464a6839 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - @ instruction: 0xf8eaf0c9 │ │ │ │ + @ instruction: 0xf8d8f0c9 │ │ │ │ @ instruction: 0xf9cef7fa │ │ │ │ - bllt 0xff95eaa4 │ │ │ │ + bllt 0xff95eaa8 │ │ │ │ biceq pc, r0, #4 │ │ │ │ @ instruction: 0xf43f2bc0 │ │ │ │ @ instruction: 0xf0c2a89d │ │ │ │ - @ instruction: 0x4601fc5b │ │ │ │ + strmi pc, [r1], -r9, asr #24 │ │ │ │ strtmi r4, [r8], -r1, lsl #13 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ strcs pc, [fp, #-517] @ 0xfffffdfb │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andeq pc, pc, #6 │ │ │ │ @ instruction: 0xf7fb00ed │ │ │ │ ldmdavs r9!, {r0, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0c9462a │ │ │ │ - vmlal.u8 , d4, d21 │ │ │ │ - blcs 0xa58f4 │ │ │ │ + vmov.i16 d31, #195 @ 0x00c3 │ │ │ │ + blcs 0xa58f8 │ │ │ │ andhi pc, ip, #2 │ │ │ │ @ instruction: 0xf0022b02 │ │ │ │ - blcs 0x812ec │ │ │ │ + blcs 0x812f0 │ │ │ │ ldrthi pc, [r3], -r2, asr #32 @ │ │ │ │ strdeq r2, [r4], #15 @ │ │ │ │ - @ instruction: 0xf8ecf0c3 │ │ │ │ + @ instruction: 0xf8daf0c3 │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ @ instruction: 0xf0c30038 │ │ │ │ - strmi pc, [r2], -r7, ror #17 │ │ │ │ + @ instruction: 0x4602f8d5 │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ vrecps.f32 , , q8 │ │ │ │ vmla.i d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ mrspl pc, (UNDEF: 108) @ │ │ │ │ ldrmi r4, [lr], #-1050 @ 0xfffffbe6 │ │ │ │ - bl 0x14533c │ │ │ │ + bl 0x145340 │ │ │ │ strls r0, [r1], -r9, lsl #4 │ │ │ │ @ instruction: 0xf8d89200 │ │ │ │ @ instruction: 0xf8d02040 │ │ │ │ ldrmi r0, [r3], #-1356 @ 0xfffffab4 │ │ │ │ @ instruction: 0xf0c3461a │ │ │ │ - ldmdavs r9!, {r0, r1, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0c9462a │ │ │ │ - @ instruction: 0xf7faf88f │ │ │ │ + @ instruction: 0xf7faf87d │ │ │ │ @ instruction: 0xf7fff973 │ │ │ │ @ instruction: 0xf414bb88 │ │ │ │ @ instruction: 0xf43f0f40 │ │ │ │ vmul.i q13, q2, d3[0] │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ sbcseq r0, r2, pc, lsl #20 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf0c2ffd3 │ │ │ │ - strbeq pc, [r2, #3053]! @ 0xbed @ │ │ │ │ + @ instruction: 0xf0c2ffc1 │ │ │ │ + strbeq pc, [r2, #3035]! @ 0xbdb @ │ │ │ │ @ instruction: 0xf1424681 │ │ │ │ @ instruction: 0xf1aa8240 │ │ │ │ - blcs 0x1217c0 │ │ │ │ + blcs 0x1217c4 │ │ │ │ stmdage r4!, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ - blx 0xff91ceb2 │ │ │ │ + blx 0xff49ceb6 │ │ │ │ addvs pc, r7, #41943040 @ 0x2800000 │ │ │ │ @ instruction: 0x46056839 │ │ │ │ @ instruction: 0xf0c80092 │ │ │ │ - rscscs pc, pc, #1856 @ 0x740 │ │ │ │ + rscscs pc, pc, #704 @ 0x2c0 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ - cdp2 0, 6, cr15, cr6, cr6, {6} │ │ │ │ + cdp2 0, 5, cr15, cr4, cr6, {6} │ │ │ │ strbmi r4, [r8], -r9, lsr #12 │ │ │ │ - ldc2l 0, cr15, [r6], #792 @ 0x318 │ │ │ │ + stc2l 0, cr15, [r4], #792 @ 0x318 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ stccs 8, cr6, [r2], {59} @ 0x3b │ │ │ │ strbhi pc, [r8], #-2 @ │ │ │ │ @ instruction: 0xf0022c03 │ │ │ │ stccs 4, cr8, [r1], {206} @ 0xce │ │ │ │ stmdbmi r4!, {r0, r2, r4, r8, ip, lr, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0xb6cf4 │ │ │ │ + bl 0xb6cf8 │ │ │ │ strmi r0, [sl], #-9 │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ rscvs pc, r0, lr, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ vshl.s8 d4, d11, d0 │ │ │ │ @ instruction: 0xf8d051dc │ │ │ │ @ instruction: 0xf0c305dc │ │ │ │ - @ instruction: 0xf006fb07 │ │ │ │ + @ instruction: 0xf006faf5 │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0c900d2 │ │ │ │ - @ instruction: 0xf7faf829 │ │ │ │ + @ instruction: 0xf7faf817 │ │ │ │ @ instruction: 0xf7faf90d │ │ │ │ @ instruction: 0xf7fff8eb │ │ │ │ @ instruction: 0xf414bb20 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ @ instruction: 0xf3c4afdb │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, fp} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf0c2ff6b │ │ │ │ - strbeq pc, [r1, #2949]! @ 0xb85 @ │ │ │ │ + @ instruction: 0xf0c2ff59 │ │ │ │ + strbeq pc, [r1, #2931]! @ 0xb73 @ │ │ │ │ @ instruction: 0xf1424681 │ │ │ │ @ instruction: 0xf1aa819e │ │ │ │ - blcs 0x121890 │ │ │ │ + blcs 0x121894 │ │ │ │ svcge 0x00bcf63e │ │ │ │ - blx 0x1f1cf82 │ │ │ │ + blx 0x1a9cf86 │ │ │ │ addvs pc, r7, #41943040 @ 0x2800000 │ │ │ │ @ instruction: 0x46056839 │ │ │ │ @ instruction: 0xf0c80092 │ │ │ │ - rscscs pc, pc, #46336 @ 0xb500 │ │ │ │ + rscscs pc, pc, #41728 @ 0xa300 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ - ldc2l 0, cr15, [lr, #792]! @ 0x318 │ │ │ │ + stc2l 0, cr15, [ip, #792]! @ 0x318 │ │ │ │ strbmi r4, [r8], -r9, lsr #12 │ │ │ │ - stc2 0, cr15, [lr], {198} @ 0xc6 │ │ │ │ + ldc2l 0, cr15, [ip], #-792 @ 0xfffffce8 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ stccs 8, cr6, [r2], {59} @ 0x3b │ │ │ │ ldrthi pc, [r6], #-2 @ │ │ │ │ @ instruction: 0xf0022c03 │ │ │ │ stccs 3, cr8, [r1], {245} @ 0xf5 │ │ │ │ ldmdbmi r1!, {r0, r2, r3, r5, r7, r8, ip, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0xb6dc4 │ │ │ │ + bl 0xb6dc8 │ │ │ │ strmi r0, [sl], #-9 │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ rscvs pc, r0, lr, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d0618a │ │ │ │ @ instruction: 0xf0c30450 │ │ │ │ - @ instruction: 0xe796fa9f │ │ │ │ + ldr pc, [r6, sp, lsl #21] │ │ │ │ svceq 0x0040f414 │ │ │ │ svcge 0x0082f43e │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - @ instruction: 0xff14f0c8 │ │ │ │ - blx 0xc1d01a │ │ │ │ + @ instruction: 0xff02f0c8 │ │ │ │ + blx 0x79d01e │ │ │ │ @ instruction: 0x460521ff │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf99cf7fa │ │ │ │ @ instruction: 0xf47e2800 │ │ │ │ vqrdmlsh.s q13, q2, d1[5] │ │ │ │ @ instruction: 0xf8d85481 │ │ │ │ ldmdavs fp!, {r6, sp} │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ stccs 4, cr8, [r3], {121} @ 0x79 │ │ │ │ - ldrbhi pc, [pc], #-2 @ 0x60d38 @ │ │ │ │ + ldrbhi pc, [pc], #-2 @ 0x60d3c @ │ │ │ │ @ instruction: 0xf47f2c01 │ │ │ │ stmdbmi pc, {r3, r5, r6, r8, r9, sl, fp, sp, pc} @ │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 , q7, │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ strmi r0, [sl], #-145 @ 0xffffff6f │ │ │ │ stmib sp, {r0, r2, r3, sl, lr}^ │ │ │ │ strmi r2, [fp], #-1280 @ 0xfffffb00 │ │ │ │ teqpvc r1, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ sbceq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ - blx 0x171d074 │ │ │ │ + blx 0x129d078 │ │ │ │ svclt 0x0000e751 │ │ │ │ - addeq pc, sl, r8, ror #9 │ │ │ │ - addeq pc, sl, r6, lsr r4 @ │ │ │ │ - addeq pc, sl, r0, ror r3 @ │ │ │ │ - addeq pc, sl, r0, lsr #5 │ │ │ │ - addeq pc, sl, r4, lsl r2 @ │ │ │ │ + addeq pc, sl, r4, ror #9 │ │ │ │ + addeq pc, sl, r2, lsr r4 @ │ │ │ │ + addeq pc, sl, ip, ror #6 │ │ │ │ + umulleq pc, sl, ip, r2 @ │ │ │ │ + addeq pc, sl, r0, lsl r2 @ │ │ │ │ biceq pc, r0, #4 │ │ │ │ @ instruction: 0xf43e2bc0 │ │ │ │ vrecps.f32 d26, d4, d17 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ @ instruction: 0xf0c20895 │ │ │ │ - @ instruction: 0xf006faeb │ │ │ │ + @ instruction: 0xf006fad9 │ │ │ │ strmi r0, [r6], -pc, lsl #4 │ │ │ │ strmi pc, [r3, -r4, asr #7] │ │ │ │ ldrtmi r4, [r1], -r8, lsr #12 │ │ │ │ strne pc, [r1], #964 @ 0x3c4 │ │ │ │ - blx 0x1b1ed98 │ │ │ │ + blx 0x1b1ed9c │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0022c01 │ │ │ │ stccs 1, cr8, [r2], {10} │ │ │ │ tstphi fp, r2 @ p-variant is OBSOLETE │ │ │ │ - blmi 0xfee0f3f0 │ │ │ │ + blmi 0xfee0f3f4 │ │ │ │ svcne 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmibne fp, {r0, r3, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf500440a │ │ │ │ @ instruction: 0xf8d061ba │ │ │ │ @ instruction: 0xf0c305d0 │ │ │ │ - vmul.i8 , , │ │ │ │ + vmla.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vcge.s8 d2, d23, d5 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ ldmdavs r9, {r6} │ │ │ │ @ instruction: 0xf0c800d2 │ │ │ │ - @ instruction: 0xf7faff3d │ │ │ │ + @ instruction: 0xf7faff2b │ │ │ │ @ instruction: 0xf7fff821 │ │ │ │ vmvn.i16 d27, #50688 @ 0xc600 │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ vabal.u8 q8, d4, d15 │ │ │ │ ldmdavs r9!, {r0, r1, sl, ip, lr} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0060040 │ │ │ │ @ instruction: 0xf0c8060f │ │ │ │ - stccs 14, cr15, [fp], {129} @ 0x81 │ │ │ │ + stccs 14, cr15, [fp], {111} @ 0x6f │ │ │ │ mrcge 6, 6, APSR_nzcv, cr10, cr14, {1} │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f024 │ │ │ │ - ldrdeq r1, [r6], -r9 │ │ │ │ - muleq r6, r3, pc @ │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, sp, asr #30 │ │ │ │ - ldrdeq r1, [r6], -r7 │ │ │ │ - muleq r6, r1, lr │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, fp, asr #28 │ │ │ │ - andeq r1, r6, r5, lsl #28 │ │ │ │ - @ instruction: 0x00061dbf │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, fp, ror #21 │ │ │ │ + ldrdeq r1, [r6], -sp │ │ │ │ + muleq r6, r7, pc @ │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, r1, asr pc │ │ │ │ + ldrdeq r1, [r6], -fp │ │ │ │ + muleq r6, r5, lr │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, pc, asr #28 │ │ │ │ + andeq r1, r6, r9, lsl #28 │ │ │ │ + andeq r1, r6, r3, asr #27 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, pc, ror #21 │ │ │ │ @ instruction: 0xf57e02e2 │ │ │ │ @ instruction: 0xf414aebb │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ @ instruction: 0xf244aeb7 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d16, d23, d5 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vqshl.u64 d18, d5, #4 │ │ │ │ @ instruction: 0xf0064103 │ │ │ │ @ instruction: 0xf8d8060f │ │ │ │ @ instruction: 0xf0040040 │ │ │ │ @ instruction: 0xf7f8050f │ │ │ │ - @ instruction: 0xf3c4fb49 │ │ │ │ + @ instruction: 0xf3c4fb47 │ │ │ │ ldmdavs r9!, {r0, r7, r8, r9, ip, lr} │ │ │ │ @ instruction: 0xf0022b02 │ │ │ │ - blcs 0x141ae4 │ │ │ │ + blcs 0x141ae8 │ │ │ │ cmnphi fp, #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xd1232b01 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x1421950 │ │ │ │ + b 0x1421954 │ │ │ │ @ instruction: 0xf14202c2 │ │ │ │ @ instruction: 0xf0c883eb │ │ │ │ - blmi 0x1d6079c │ │ │ │ + blmi 0x1d60758 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsvs pc, r1, lsl #10 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf98ef0c3 │ │ │ │ + @ instruction: 0xf97cf0c3 │ │ │ │ strcs pc, [fp], -r6, lsl #4 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ rscseq r0, r2, r0, asr #32 │ │ │ │ - cdp2 0, 11, cr15, cr2, cr8, {6} │ │ │ │ + cdp2 0, 10, cr15, cr0, cr8, {6} │ │ │ │ @ instruction: 0xff96f7f9 │ │ │ │ @ instruction: 0xff74f7f9 │ │ │ │ stmiblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf47e0722 │ │ │ │ @ instruction: 0xf404ae65 │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ @ instruction: 0xf244ae5f │ │ │ │ vqdmlsl.s q11, d0, d0[0] │ │ │ │ vqshl.u64 d16, d5, #4 │ │ │ │ vaddw.u8 q10, q2, d3 │ │ │ │ ldcvs 4, cr5, [r8], #-516 @ 0xfffffdfc │ │ │ │ - blx 0xffe9ef24 │ │ │ │ - blx 0x51d250 │ │ │ │ + blx 0xffe1ef28 │ │ │ │ + blx 0x9d254 │ │ │ │ strmi r2, [r0], r1, lsl #24 │ │ │ │ subhi pc, r8, #2 │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ ldmiblt r4, {r4, r5, r9, pc} │ │ │ │ @ instruction: 0xee1d4a51 │ │ │ │ ldcvs 15, cr1, [fp], #-448 @ 0xfffffe40 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r3], #-2186 @ 0xfffff776 │ │ │ │ vshl.s8 d20, d2, d13 │ │ │ │ vmla.i d21, d16, d0[6] │ │ │ │ @ instruction: 0xf6000091 │ │ │ │ @ instruction: 0xf8d001e8 │ │ │ │ @ instruction: 0xf0c308e8 │ │ │ │ - strbmi pc, [r2], -fp, lsl #18 @ │ │ │ │ + @ instruction: 0x4642f8f9 │ │ │ │ tstpeq pc, r6 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ @ instruction: 0xf7fffa2d │ │ │ │ vbic.i16 , #192 @ 0x00c0 │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ @ instruction: 0xf006050f │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf8d8fdbd │ │ │ │ + @ instruction: 0xf8d8fdab │ │ │ │ vst4.16 {d0-d3}, [r4 :64], r8 │ │ │ │ strtmi r1, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1410262 │ │ │ │ - blcs 0x821f8 │ │ │ │ + blcs 0x821fc │ │ │ │ ldrbthi pc, [r0], -r1 @ │ │ │ │ - blx 0xfec9efb4 │ │ │ │ + blx 0xfec1efb8 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r2, r3, r5, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c36808 │ │ │ │ - ldmdavs r9!, {r0, r1, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #1610612736 @ 0x60000000 │ │ │ │ vrsubhn.i16 d30, q2, q2 │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r8, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - vmvn.i32 , #13631487 @ 0x00cfffff │ │ │ │ - blcs 0xf5e40 │ │ │ │ + vqrdmulh.s , q2, d1[7] │ │ │ │ + blcs 0xf5e44 │ │ │ │ strbhi pc, [r7, #-1]! @ │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ vmla.f32 q5, , │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x142bc58 │ │ │ │ + b 0x142bc5c │ │ │ │ @ instruction: 0xf00102c2 │ │ │ │ adceq r8, r3, #243269632 @ 0xe800000 │ │ │ │ eorshi pc, lr, r2, asr #2 │ │ │ │ - stc2l 0, cr15, [r8, #-800]! @ 0xfffffce0 │ │ │ │ + ldc2l 0, cr15, [r6, #-800] @ 0xfffffce0 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r4, r5, r6, r8, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c36808 │ │ │ │ - ldr pc, [sl, #2243]! @ 0x8c3 │ │ │ │ - addeq pc, sl, ip, lsl #3 │ │ │ │ - addeq pc, sl, ip, ror r0 @ │ │ │ │ - strdeq lr, [sl], r8 │ │ │ │ - addeq lr, sl, r6, ror pc │ │ │ │ - addeq lr, sl, r6, ror #29 │ │ │ │ + ldr pc, [sl, #2225]! @ 0x8b1 │ │ │ │ + addeq pc, sl, r8, lsl #3 │ │ │ │ + addeq pc, sl, r8, ror r0 @ │ │ │ │ + strdeq lr, [sl], r4 │ │ │ │ + addeq lr, sl, r2, ror pc │ │ │ │ + addeq lr, sl, r2, ror #29 │ │ │ │ movweq pc, #33359 @ 0x824f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf47e3f7c │ │ │ │ @ instruction: 0xf404ad97 │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ vmla.f32 d26, d23, d1 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0xf0c22795 │ │ │ │ - vmla.i8 , , │ │ │ │ + vmul.i8 d31, d1, d25 │ │ │ │ strmi r0, [r5], -ip, ror #5 │ │ │ │ @ instruction: 0xf0c86839 │ │ │ │ - vmlsl.u8 , d20, d7 │ │ │ │ - blcs 0xb5eec │ │ │ │ + vmvn.i16 , #50432 @ 0xc500 │ │ │ │ + blcs 0xb5ef0 │ │ │ │ @ instruction: 0x81b4f002 │ │ │ │ @ instruction: 0xf0022b02 │ │ │ │ ldmdblt r3!, {r0, r1, r2, r5, r7, r8, pc} │ │ │ │ strtmi r0, [r9], -r2, lsr #1 │ │ │ │ andseq pc, ip, #2 │ │ │ │ @ instruction: 0xf0c64628 │ │ │ │ - strtmi pc, [r9], -fp, lsr #27 │ │ │ │ + @ instruction: 0x4629fd99 │ │ │ │ @ instruction: 0x4628221c │ │ │ │ - stc2l 0, cr15, [r8, #-792] @ 0xfffffce8 │ │ │ │ + ldc2 0, cr15, [r6, #-792]! @ 0xfffffce8 │ │ │ │ rsbsmi pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0xf0c2683e │ │ │ │ - bmi 0xff6608ac │ │ │ │ + bmi 0xff660868 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 d21, d28, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrmi r0, [r8], #-401 @ 0xfffffe6f │ │ │ │ ldrtmi r4, [r3], #-1053 @ 0xfffffbe3 │ │ │ │ andpl lr, r0, sp, asr #19 │ │ │ │ @ instruction: 0xf5012200 │ │ │ │ stmdavs r8, {r1, r2, r4, r8, sp, lr} │ │ │ │ - @ instruction: 0xf86ef0c3 │ │ │ │ + @ instruction: 0xf85cf0c3 │ │ │ │ ldmlt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movweq pc, #62031 @ 0xf24f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf47e3f7c │ │ │ │ @ instruction: 0xf404ad4b │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ vadd.f32 q13, , │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0xf0c22795 │ │ │ │ - vtst.8 , , │ │ │ │ + vadd.i8 , , │ │ │ │ strmi r0, [r5], -ip, ror #5 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf0c86839 │ │ │ │ - @ instruction: 0xf0c2fa39 │ │ │ │ - @ instruction: 0x4629f8f5 │ │ │ │ + @ instruction: 0xf0c2fa27 │ │ │ │ + strtmi pc, [r9], -r3, ror #17 │ │ │ │ @ instruction: 0xf0c64606 │ │ │ │ - @ instruction: 0x2c01fa17 │ │ │ │ + @ instruction: 0x2c01fa05 │ │ │ │ cmpphi r9, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ stmdblt r4!, {r1, r3, r4, r5, r8, pc}^ │ │ │ │ andcs r2, r4, #117440512 @ 0x7000000 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - ldc2l 0, cr15, [ip], #792 @ 0x318 │ │ │ │ + stc2l 0, cr15, [sl], #792 @ 0x318 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0c64628 │ │ │ │ - @ instruction: 0x3c01fbd9 │ │ │ │ + @ instruction: 0x3c01fbc7 │ │ │ │ @ instruction: 0xf04fd1f3 │ │ │ │ ldmdavs ip!, {r4, r5, r6, lr} │ │ │ │ - ldc2 0, cr15, [r2, #776] @ 0x308 │ │ │ │ + stc2 0, cr15, [r0, #776] @ 0x308 │ │ │ │ vnmls.f32 s8, s27, s29 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrmi r4, [sp], #-1048 @ 0xfffffbe8 │ │ │ │ str r4, [fp, r3, lsr #8]! │ │ │ │ @@ -82871,34 +82872,34 @@ │ │ │ │ @ instruction: 0xf47e3f7c │ │ │ │ @ instruction: 0xf404ad01 │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ vfma.f32 q13, , │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0xf0c22795 │ │ │ │ - vtst.8 d31, d17, d21 │ │ │ │ + vadd.i8 d31, d17, d19 │ │ │ │ strmi r0, [r5], -ip, ror #5 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf0c86839 │ │ │ │ - @ instruction: 0xf0c2f9ef │ │ │ │ - strtmi pc, [r9], -fp, lsr #17 │ │ │ │ + @ instruction: 0xf0c2f9dd │ │ │ │ + @ instruction: 0x4629f899 │ │ │ │ @ instruction: 0xf0c64606 │ │ │ │ - @ instruction: 0x2c01f9cd │ │ │ │ + @ instruction: 0x2c01f9bb │ │ │ │ orrshi pc, ip, r2 │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ stmdblt r4!, {r0, r2, r3, r7, r8, pc}^ │ │ │ │ andcs r2, r4, #117440512 @ 0x7000000 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - ldc2 0, cr15, [r2], #792 @ 0x318 │ │ │ │ + stc2 0, cr15, [r0], #792 @ 0x318 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0c64628 │ │ │ │ - @ instruction: 0x3c01fb03 │ │ │ │ + @ instruction: 0x3c01faf1 │ │ │ │ @ instruction: 0xf04fd1f3 │ │ │ │ ldmdavs ip!, {r4, r5, r6, lr} │ │ │ │ - stc2l 0, cr15, [r8, #-776] @ 0xfffffcf8 │ │ │ │ + ldc2 0, cr15, [r6, #-776]! @ 0xfffffcf8 │ │ │ │ vnmls.f32 s8, s27, s20 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ @ instruction: 0xe7b46812 │ │ │ │ strvc pc, [r6, -pc, ror #8] │ │ │ │ ldmibne r9, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf012408a │ │ │ │ @ instruction: 0xf47f0f55 │ │ │ │ @@ -82915,1850 +82916,1850 @@ │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ vabal.u8 q8, d4, d15 │ │ │ │ ldmdavs r9!, {r0, r1, sl, ip, lr} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0060040 │ │ │ │ @ instruction: 0xf0c8060f │ │ │ │ - stccs 12, cr15, [fp], {65} @ 0x41 │ │ │ │ + stccs 12, cr15, [fp], {47} @ 0x2f │ │ │ │ ldcge 6, cr15, [sl], {62} @ 0x3e │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f024 │ │ │ │ - andeq r1, r6, r3, lsr sp │ │ │ │ - andeq r1, r6, sp, ror #25 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r9, lsr #25 │ │ │ │ - andeq r1, r6, r5, ror #24 │ │ │ │ - andeq r1, r6, r1, lsr #24 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - ldrdeq r1, [r6], -sp │ │ │ │ - andeq r1, r6, r7, ror fp │ │ │ │ - andeq r1, r6, r1, lsr fp │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r9, ror sp │ │ │ │ + andeq r1, r6, r7, lsr sp │ │ │ │ + strdeq r1, [r6], -r1 @ │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, sp, lsr #25 │ │ │ │ + andeq r1, r6, r9, ror #24 │ │ │ │ + andeq r1, r6, r5, lsr #24 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, r1, ror #23 │ │ │ │ + andeq r1, r6, fp, ror fp │ │ │ │ + andeq r1, r6, r5, lsr fp │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, sp, ror sp │ │ │ │ streq pc, [pc], -r6 │ │ │ │ @ instruction: 0xf43e2e0f │ │ │ │ @ instruction: 0xf404ac79 │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ vmvn.i32 q13, #50175 @ 0x0000c3ff │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vcge.s8 d18, d20, d5 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ ldmdavs r9, {r0, r1, r3, r9, sp} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf0c2fc05 │ │ │ │ - vmov.i16 d31, #207 @ 0x00cf │ │ │ │ + @ instruction: 0xf0c2fbf3 │ │ │ │ + vmlal.u8 , d4, d13 │ │ │ │ strmi r5, [r7], -r1, lsl #7 │ │ │ │ @ instruction: 0xf0012b01 │ │ │ │ - blcs 0x102df8 │ │ │ │ + blcs 0x102dfc │ │ │ │ ldrhi pc, [ip], r1 │ │ │ │ @ instruction: 0xf8d8b99b │ │ │ │ rsceq r1, r2, r0, asr #32 │ │ │ │ eorseq pc, r8, #2 │ │ │ │ @ instruction: 0xf0c94608 │ │ │ │ - @ instruction: 0xf8d8f87b │ │ │ │ + @ instruction: 0xf8d8f869 │ │ │ │ ldrtmi r1, [r8], -r0, asr #32 │ │ │ │ - blx 0xf1d68a │ │ │ │ + blx 0xa9d68e │ │ │ │ @ instruction: 0xf1420723 │ │ │ │ @ instruction: 0x4639817e │ │ │ │ @ instruction: 0xf0c74638 │ │ │ │ - ldrtmi pc, [sl], -r5, asr #29 @ │ │ │ │ + @ instruction: 0x463afeb3 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ @ instruction: 0xf838f7fb │ │ │ │ svclt 0x007bf7fe │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ - streq pc, [pc, #-4] @ 0x61390 │ │ │ │ + streq pc, [pc, #-4] @ 0x61394 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - blx 0xff29d6c6 │ │ │ │ + blx 0xfee1d6ca │ │ │ │ @ instruction: 0xf0012c02 │ │ │ │ stccs 4, cr8, [r3], {218} @ 0xda │ │ │ │ ldcge 4, cr15, [lr], {62} @ 0x3e │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ stccs 6, cr4, [r1], {41} @ 0x29 │ │ │ │ ldrthi pc, [r4], #1 @ │ │ │ │ - @ instruction: 0xf8baf7f8 │ │ │ │ + @ instruction: 0xf8b8f7f8 │ │ │ │ vnmls.f64 d4, d13, d31 │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r5, r6, r7, r8, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - str pc, [ip], #-3861 @ 0xfffff0eb │ │ │ │ + str pc, [ip], #-3843 @ 0xfffff0fd │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ - streq pc, [pc, #-4] @ 0x6140c │ │ │ │ + streq pc, [pc, #-4] @ 0x61410 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - blx 0xfe31d742 │ │ │ │ + blx 0x1e9d746 │ │ │ │ @ instruction: 0xf0012c02 │ │ │ │ stccs 4, cr8, [r3], {10} │ │ │ │ - blge 0xff89e524 │ │ │ │ + blge 0xff89e528 │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ stccs 6, cr4, [r1], {41} @ 0x29 │ │ │ │ mvnhi pc, #1 │ │ │ │ - @ instruction: 0xf87cf7f8 │ │ │ │ + @ instruction: 0xf87af7f8 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r4, r5, r6, r8, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xf7fffed7 │ │ │ │ + @ instruction: 0xf7fffec5 │ │ │ │ svclt 0x0000bbce │ │ │ │ - addeq lr, sl, ip, lsr lr │ │ │ │ - umulleq lr, sl, r6, sp │ │ │ │ - addeq lr, sl, r2, lsl #26 │ │ │ │ - addeq lr, sl, sl, lsl #23 │ │ │ │ - addeq lr, sl, lr, lsl #22 │ │ │ │ + addeq lr, sl, r8, lsr lr │ │ │ │ + umulleq lr, sl, r2, sp │ │ │ │ + strdeq lr, [sl], lr @ │ │ │ │ + addeq lr, sl, r6, lsl #23 │ │ │ │ + addeq lr, sl, sl, lsl #22 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ - streq pc, [pc, #-4] @ 0x614a0 │ │ │ │ + streq pc, [pc, #-4] @ 0x614a4 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - blx 0x111d7d2 │ │ │ │ + blx 0xc9d7d6 │ │ │ │ orrpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0012b02 │ │ │ │ - blcs 0x141fd0 │ │ │ │ - blge 0xfe61e5b8 │ │ │ │ + blcs 0x141fd4 │ │ │ │ + blge 0xfe61e5bc │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ - blcs 0xa162c │ │ │ │ + blcs 0xa1630 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ addshi pc, r8, #1 │ │ │ │ @ instruction: 0xf14102a3 │ │ │ │ @ instruction: 0xf0c885b2 │ │ │ │ - blmi 0xff4e018c │ │ │ │ + blmi 0xff4e0148 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnseq pc, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 0, 8, cr15, cr6, cr2, {6} │ │ │ │ + cdp2 0, 7, cr15, cr4, cr2, {6} │ │ │ │ andeq pc, pc, #6 │ │ │ │ vtst.8 d6, d2, d25 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ sbcseq r0, r2, r0, asr #32 │ │ │ │ - blx 0xfea9d846 │ │ │ │ + blx 0xfe61d84a │ │ │ │ stc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ mcrlt 7, 5, pc, cr1, cr14, {7} @ │ │ │ │ ldmdami r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ andeq pc, pc, #8 │ │ │ │ strbvs pc, [r0, #-580] @ 0xfffffdbc @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ ldmeq r0!, {r3, ip, sp, lr, pc}^ │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ @ instruction: 0xf0c86c28 │ │ │ │ - @ instruction: 0xf004faef │ │ │ │ - b 0x1261598 │ │ │ │ + @ instruction: 0xf004fadd │ │ │ │ + b 0x126159c │ │ │ │ @ instruction: 0xf0c20000 │ │ │ │ - blmi 0xfece0460 │ │ │ │ + blmi 0xfece041c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2259 @ 0xfffff72d │ │ │ │ vhadd.s8 d25, d15, d1 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ stcvs 0, cr0, [sl], #-580 @ 0xfffffdbc │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ strmi r6, [fp], #-2105 @ 0xfffff7c7 │ │ │ │ teqpvc r4, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ sbcseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - cdp2 0, 4, cr15, cr6, cr2, {6} │ │ │ │ + cdp2 0, 3, cr15, cr4, cr2, {6} │ │ │ │ andeq pc, pc, #6 │ │ │ │ vtst.8 d6, d2, d25 │ │ │ │ stcvs 2, cr2, [r8], #-44 @ 0xffffffd4 │ │ │ │ @ instruction: 0xf0c800d2 │ │ │ │ - @ instruction: 0xf7f9fb69 │ │ │ │ + @ instruction: 0xf7f9fb57 │ │ │ │ @ instruction: 0xf7f9fc4d │ │ │ │ @ instruction: 0xf7fefc2b │ │ │ │ vqrdmlah.s , q2, d0[4] │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r8, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - vmlsl.u8 , d20, d31 │ │ │ │ - blcs 0xf63e0 │ │ │ │ + @ instruction: 0xf3c4fa9d │ │ │ │ + blcs 0xf63e4 │ │ │ │ ldrthi pc, [r6], #-1 @ │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ vqdmulh.s d10, d5, d3 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x142c1f8 │ │ │ │ + b 0x142c1fc │ │ │ │ @ instruction: 0xf00102c2 │ │ │ │ adceq r8, r3, #150994944 @ 0x9000000 │ │ │ │ strbhi pc, [r6], -r1, asr #2 @ │ │ │ │ - blx 0xfe69d924 │ │ │ │ + blx 0xfe21d928 │ │ │ │ vnmls.f64 d4, d29, d9 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r8, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xe76bfdf3 │ │ │ │ + strb pc, [fp, -r1, ror #27]! @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - blx 0x1b9d97c │ │ │ │ + blx 0x171d980 │ │ │ │ orrpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0012b02 │ │ │ │ - blcs 0x142054 │ │ │ │ - bge 0xff09e764 │ │ │ │ + blcs 0x142058 │ │ │ │ + bge 0xff09e768 │ │ │ │ @ instruction: 0xf0012b01 │ │ │ │ - blmi 0x1c41eb4 │ │ │ │ + blmi 0x1c41eb8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ vtst.8 d22, d13, d25 │ │ │ │ vmla.i d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ adceq r9, r1, #0, 4 │ │ │ │ @ instruction: 0xf600bf4b │ │ │ │ @ instruction: 0xf500518c │ │ │ │ @ instruction: 0xf8d06161 │ │ │ │ @ instruction: 0xf8d00d8c │ │ │ │ @ instruction: 0xf0c20e10 │ │ │ │ - @ instruction: 0xf7fffd8d │ │ │ │ + @ instruction: 0xf7fffd7b │ │ │ │ @ instruction: 0xf3c4bab0 │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - vmvn.i16 d31, #49408 @ 0xc100 │ │ │ │ - blcs 0xf64dc │ │ │ │ + vmov.i16 d31, #52992 @ 0xcf00 │ │ │ │ + blcs 0xf64e0 │ │ │ │ cmnphi sl, #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - blcs 0xcc0f8 │ │ │ │ + blcs 0xcc0fc │ │ │ │ cmpphi fp, #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xee1d4b52 │ │ │ │ ldmdavs r9!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldrbtmi r0, [fp], #-672 @ 0xfffffd60 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf851bf4c │ │ │ │ @ instruction: 0xf8510d54 │ │ │ │ andls r0, r0, #48, 30 @ 0xc0 │ │ │ │ - ldc2l 0, cr15, [r6, #-776] @ 0xfffffcf8 │ │ │ │ - blt 0x1edf718 │ │ │ │ + stc2l 0, cr15, [r4, #-776] @ 0xfffffcf8 │ │ │ │ + blt 0x1edf71c │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ - streq pc, [pc, #-4] @ 0x61734 │ │ │ │ + streq pc, [pc, #-4] @ 0x61738 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - @ instruction: 0xf9f6f0c8 │ │ │ │ + @ instruction: 0xf9e4f0c8 │ │ │ │ @ instruction: 0xf0012c02 │ │ │ │ stccs 1, cr8, [r3], {59} @ 0x3b │ │ │ │ - bge 0x139e84c │ │ │ │ + bge 0x139e850 │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ stccs 6, cr4, [r1], {41} @ 0x29 │ │ │ │ tstphi r5, r1 @ p-variant is OBSOLETE │ │ │ │ - mcr2 7, 7, pc, cr8, cr7, {7} @ │ │ │ │ + mcr2 7, 7, pc, cr6, cr7, {7} @ │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r2, r4, r7, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xf7fffd43 │ │ │ │ + @ instruction: 0xf7fffd31 │ │ │ │ @ instruction: 0xf004ba3a │ │ │ │ vhsub.s8 d16, d7, d15 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf006220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf3c4f9b9 │ │ │ │ + @ instruction: 0xf3c4f9a7 │ │ │ │ vhsub.s8 d4, d2, d3 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ ldmdavs r9!, {r3, r4, r6} │ │ │ │ - b 0x1422260 │ │ │ │ + b 0x1422264 │ │ │ │ @ instruction: 0xf14102c2 │ │ │ │ @ instruction: 0xf0c88068 │ │ │ │ - blmi 0x65fe8c │ │ │ │ + blmi 0x65fe48 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ mvnne pc, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d2 │ │ │ │ ldrmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - ldc2l 0, cr15, [ip], {194} @ 0xc2 │ │ │ │ + stc2l 0, cr15, [sl], {194} @ 0xc2 │ │ │ │ andcs pc, fp, #1610612736 @ 0x60000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r0, asr #32 │ │ │ │ - blx 0xb9db3c │ │ │ │ - blx 0x49f806 │ │ │ │ + blx 0x71db40 │ │ │ │ + blx 0x49f80a │ │ │ │ stclt 7, cr15, [r5, #-1016]! @ 0xfffffc08 │ │ │ │ - addeq lr, sl, ip, ror #20 │ │ │ │ - strdeq lr, [sl], r0 │ │ │ │ - addeq lr, sl, r6, asr #18 │ │ │ │ - ldrdeq lr, [sl], r6 │ │ │ │ - addeq lr, sl, r6, ror #16 │ │ │ │ - addeq lr, sl, r6, ror #15 │ │ │ │ - addeq lr, sl, r0, ror r7 │ │ │ │ + addeq lr, sl, r8, ror #20 │ │ │ │ + addeq lr, sl, ip, ror #19 │ │ │ │ + addeq lr, sl, r2, asr #18 │ │ │ │ + ldrdeq lr, [sl], r2 │ │ │ │ + addeq lr, sl, r2, ror #16 │ │ │ │ + addeq lr, sl, r2, ror #15 │ │ │ │ + addeq lr, sl, ip, ror #14 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - @ instruction: 0xf966f0c8 │ │ │ │ + @ instruction: 0xf954f0c8 │ │ │ │ @ instruction: 0xf0012c02 │ │ │ │ stccs 3, cr8, [r3], {44} @ 0x2c │ │ │ │ ldmibge ip!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0012c01 │ │ │ │ - blmi 0xff4c24bc │ │ │ │ + blmi 0xff4c24c0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppvc ip, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ smmlseq ip, r0, r8, pc @ │ │ │ │ @ instruction: 0xf8d858d3 │ │ │ │ ldrmi r2, [r3], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf0c2461a │ │ │ │ - @ instruction: 0xe635fc79 │ │ │ │ + ldrt pc, [r5], -r7, ror #24 @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldmeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbvs pc, [r0, #-580] @ 0xfffffdbc @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ - @ instruction: 0xf936f0c8 │ │ │ │ - ldc2l 0, cr15, [r0, #-772] @ 0xfffffcfc │ │ │ │ + @ instruction: 0xf924f0c8 │ │ │ │ + ldc2 0, cr15, [lr, #-772]! @ 0xfffffcfc │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ addvs pc, r8, #8388608 @ 0x800000 │ │ │ │ @ instruction: 0xf8d84607 │ │ │ │ addseq r1, r2, r0 │ │ │ │ - cdp2 0, 8, cr15, cr8, cr7, {6} │ │ │ │ + cdp2 0, 7, cr15, cr6, cr7, {6} │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf0c52207 │ │ │ │ - @ instruction: 0xf004ffd3 │ │ │ │ + @ instruction: 0xf004ffc1 │ │ │ │ vhsub.s8 d0, d2, d15 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ stcvs 0, cr1, [r8] │ │ │ │ @ instruction: 0xf0c800d2 │ │ │ │ - blmi 0xfecdfd6c │ │ │ │ + blmi 0xfecdfd28 │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrsvs pc, r9, r0, lsl #10 │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x61918 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x6191c │ │ │ │ stcvs 7, cr9, [sl, #4]! │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ @ instruction: 0xf8d06c2a │ │ │ │ ldrmi r0, [r3], #-1224 @ 0xfffffb38 │ │ │ │ @ instruction: 0xf0c2461a │ │ │ │ - @ instruction: 0xf006fc77 │ │ │ │ + @ instruction: 0xf006fc65 │ │ │ │ vhsub.s8 d0, d2, d15 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ stcvs 0, cr1, [r8], #-0 │ │ │ │ @ instruction: 0xf0c800d2 │ │ │ │ - @ instruction: 0xf7f9f999 │ │ │ │ + @ instruction: 0xf7f9f987 │ │ │ │ @ instruction: 0xf7fefa7d │ │ │ │ @ instruction: 0xf3c4bc92 │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ @ instruction: 0xf006050f │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf8d8f8df │ │ │ │ + @ instruction: 0xf8d8f8cd │ │ │ │ vst4.16 {d0-d3}, [r4 :64], r8 │ │ │ │ strtmi r1, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf14002a2 │ │ │ │ - blcs 0x8375c │ │ │ │ + blcs 0x83760 │ │ │ │ cmnphi r7, r1 @ p-variant is OBSOLETE │ │ │ │ - ldc2l 7, cr15, [r2, #988] @ 0x3dc │ │ │ │ + ldc2l 7, cr15, [r0, #988] @ 0x3dc │ │ │ │ vnmls.f64 d4, d29, d13 │ │ │ │ @ instruction: 0xf8d82f70 │ │ │ │ ldrbtmi r0, [fp], #-88 @ 0xffffffa8 │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ @ instruction: 0xf6010191 │ │ │ │ ldmpl r2, {r2, r3, r8, ip, sp, lr}^ │ │ │ │ ldrdcc pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xf206fc03 │ │ │ │ + vpadd.i8 , q11, │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sl, sp} │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0c800f2 │ │ │ │ - @ instruction: 0xf7f9f953 │ │ │ │ + @ instruction: 0xf7f9f941 │ │ │ │ @ instruction: 0xf7fefa37 │ │ │ │ vqdmulh.s , q2, d0[3] │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmls.f d22, d0, d0[0] │ │ │ │ vqrshl.s8 d0, d5, d18 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ - @ instruction: 0xf89ef0c8 │ │ │ │ + @ instruction: 0xf88cf0c8 │ │ │ │ andeq pc, pc, #4 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ stcvs 8, cr6, [r8, #228]! @ 0xe4 │ │ │ │ @ instruction: 0xf0c800d2 │ │ │ │ - @ instruction: 0xf3c4f895 │ │ │ │ + vmlal.u8 , d20, d3 │ │ │ │ @ instruction: 0xf8d55001 │ │ │ │ stcvs 0, cr8, [ip], #-352 @ 0xfffffea0 │ │ │ │ - @ instruction: 0xf964f0c2 │ │ │ │ + @ instruction: 0xf952f0c2 │ │ │ │ vnmla.f64 d4, d13, d28 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r0], #-2323 @ 0xfffff6ed │ │ │ │ stmib sp, {r1, r6, sl, lr}^ │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ vmla.i d21, d16, d0[6] │ │ │ │ @ instruction: 0x461a0091 │ │ │ │ orrsvs pc, r9, r0, lsl #10 │ │ │ │ strbeq pc, [r8], #2256 @ 0x8d0 @ │ │ │ │ - blx 0xffb9dd4e │ │ │ │ + blx 0xff71dd52 │ │ │ │ andeq pc, pc, #6 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ stcvs 8, cr6, [r8], #-228 @ 0xffffff1c │ │ │ │ @ instruction: 0xf0c800d2 │ │ │ │ - @ instruction: 0xf7f9f90f │ │ │ │ + @ instruction: 0xf7f9f8fd │ │ │ │ @ instruction: 0xf7fef9f3 │ │ │ │ vmull.u8 , d4, d8 │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf006220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf004f857 │ │ │ │ + @ instruction: 0xf004f845 │ │ │ │ vhsub.s8 d0, d2, d15 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x142252c │ │ │ │ + b 0x1422530 │ │ │ │ @ instruction: 0xf14002c2 │ │ │ │ @ instruction: 0xf0c88741 │ │ │ │ - blmi 0x135fbc8 │ │ │ │ + blmi 0x135fb84 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf8d858d2 │ │ │ │ ldrmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8514402 │ │ │ │ andls r0, r0, #36, 30 @ 0x90 │ │ │ │ @ instruction: 0xf0c2461a │ │ │ │ - rsceq pc, r1, #125952 @ 0x1ec00 │ │ │ │ + rsceq pc, r1, #107520 @ 0x1a400 │ │ │ │ mrcge 5, 4, APSR_nzcv, cr12, cr15, {1} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf7f74631 │ │ │ │ - @ instruction: 0xf8d8fd2b │ │ │ │ + @ instruction: 0xf8d8fd29 │ │ │ │ @ instruction: 0xf8d81040 │ │ │ │ @ instruction: 0x46082058 │ │ │ │ - @ instruction: 0xf8f8f0c8 │ │ │ │ + @ instruction: 0xf8e6f0c8 │ │ │ │ vmax.s8 d14, d21, d14 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c800d2 │ │ │ │ - blmi 0xddfb6c │ │ │ │ + blmi 0xddfb28 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpvc r4, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0x1e1de3a │ │ │ │ + blx 0x199de3e │ │ │ │ stmiblt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - @ instruction: 0xfff8f0c7 │ │ │ │ + @ instruction: 0xffe6f0c7 │ │ │ │ vnmls.f64 d4, d13, d20 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r2, r5, r6, r7, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xf7fffb53 │ │ │ │ + @ instruction: 0xf7fffb41 │ │ │ │ vmla.i8 , , │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0x5a1ae0 │ │ │ │ + blmi 0x5a1a9c │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x71a2f501 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0xc9dec6 │ │ │ │ + blx 0x81deca │ │ │ │ stmiblt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldrdeq lr, [sl], r0 │ │ │ │ - addeq lr, sl, ip, asr #12 │ │ │ │ - @ instruction: 0x008ae5be │ │ │ │ - addeq lr, sl, sl, lsr r5 │ │ │ │ - addeq lr, sl, r8, lsr #9 │ │ │ │ - addeq lr, sl, ip, asr #8 │ │ │ │ - addeq lr, sl, r6, lsl #8 │ │ │ │ - addeq lr, sl, r0, asr #7 │ │ │ │ + addeq lr, sl, ip, asr #13 │ │ │ │ + addeq lr, sl, r8, asr #12 │ │ │ │ + @ instruction: 0x008ae5ba │ │ │ │ + addeq lr, sl, r6, lsr r5 │ │ │ │ + addeq lr, sl, r4, lsr #9 │ │ │ │ + addeq lr, sl, r8, asr #8 │ │ │ │ + addeq lr, sl, r2, lsl #8 │ │ │ │ + @ instruction: 0x008ae3bc │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - @ instruction: 0xffa2f0c7 │ │ │ │ + @ instruction: 0xff90f0c7 │ │ │ │ vnmla.f64 d4, d29, d11 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ biccc r6, r0, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0x1df28 │ │ │ │ + blx 0xffb9df2c │ │ │ │ stmdblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - @ instruction: 0xff80f0c7 │ │ │ │ + @ instruction: 0xff6ef0c7 │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ teqcc ip, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0xff79df6c │ │ │ │ + blx 0xff31df70 │ │ │ │ stmdblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - @ instruction: 0xff5ef0c7 │ │ │ │ + @ instruction: 0xff4cf0c7 │ │ │ │ vnmls.f64 d4, d29, d27 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ stmdbcc r8, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0xfef1dfb0 │ │ │ │ + blx 0xfea9dfb4 │ │ │ │ stmdblt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - @ instruction: 0xff3cf0c7 │ │ │ │ + @ instruction: 0xff2af0c7 │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ stmibcc ip, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0xfe69dff4 │ │ │ │ + blx 0xfe21dff8 │ │ │ │ stmdblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - @ instruction: 0xff1af0c7 │ │ │ │ + @ instruction: 0xff08f0c7 │ │ │ │ vnmls.f64 d4, d29, d11 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r5, r7, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xf7fffa75 │ │ │ │ + @ instruction: 0xf7fffa63 │ │ │ │ vadd.i8 , , │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0x1f61924 │ │ │ │ + blmi 0x1f618e0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ msrvc R12_usr, r1 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0x151e080 │ │ │ │ + blx 0x109e084 │ │ │ │ stmialt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - cdp2 0, 13, cr15, cr4, cr7, {6} │ │ │ │ + cdp2 0, 12, cr15, cr2, cr7, {6} │ │ │ │ vnmla.f64 d4, d13, d26 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r1, r4, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xf7fffa2f │ │ │ │ + @ instruction: 0xf7fffa1d │ │ │ │ vtst.8 d11, d21, d15 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0x1721898 │ │ │ │ + blmi 0x1721854 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ bicsvs pc, lr, r1, lsl #10 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0x39e10c │ │ │ │ + @ instruction: 0xf9faf0c2 │ │ │ │ ldmdalt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - cdp2 0, 8, cr15, cr14, cr7, {6} │ │ │ │ + cdp2 0, 7, cr15, cr12, cr7, {6} │ │ │ │ vnmla.f64 d4, d13, d9 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ vtst.8 d6, d1, d11 │ │ │ │ ldmpl r0, {r2, r3, r5, r6, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xf7fff9e9 │ │ │ │ + @ instruction: 0xf7fff9d7 │ │ │ │ vtst.8 , , │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0xee180c │ │ │ │ + blmi 0xee17c8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x61bdf501 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf9c6f0c2 │ │ │ │ + @ instruction: 0xf9b4f0c2 │ │ │ │ ldmdalt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - cdp2 0, 4, cr15, cr8, cr7, {6} │ │ │ │ + cdp2 0, 3, cr15, cr6, cr7, {6} │ │ │ │ vnmls.f64 d4, d13, d24 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ vtst.8 d6, d1, d11 │ │ │ │ ldmpl r0, {r2, r5, r6, r8, ip, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xf7fff9a3 │ │ │ │ + @ instruction: 0xf7fff991 │ │ │ │ vtst.8 d11, d5, d3 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0x6a1780 │ │ │ │ + blmi 0x6a173c │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrsvs pc, ip, r1, lsl #10 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf980f0c2 │ │ │ │ + @ instruction: 0xf96ef0c2 │ │ │ │ svclt 0x00f0f7fe │ │ │ │ - addeq lr, sl, sl, asr r3 │ │ │ │ - addeq lr, sl, r6, lsl r3 │ │ │ │ - ldrdeq lr, [sl], r2 │ │ │ │ - addeq lr, sl, lr, lsl #5 │ │ │ │ - addeq lr, sl, sl, asr #4 │ │ │ │ - addeq lr, sl, r4, lsl #4 │ │ │ │ - @ instruction: 0x008ae1be │ │ │ │ - addeq lr, sl, r8, ror r1 │ │ │ │ - addeq lr, sl, r2, lsr r1 │ │ │ │ - addeq lr, sl, ip, ror #1 │ │ │ │ - addeq lr, sl, r6, lsr #1 │ │ │ │ - addeq lr, sl, r0, rrx │ │ │ │ + addeq lr, sl, r6, asr r3 │ │ │ │ + addeq lr, sl, r2, lsl r3 │ │ │ │ + addeq lr, sl, lr, asr #5 │ │ │ │ + addeq lr, sl, sl, lsl #5 │ │ │ │ + addeq lr, sl, r6, asr #4 │ │ │ │ + addeq lr, sl, r0, lsl #4 │ │ │ │ + @ instruction: 0x008ae1ba │ │ │ │ + addeq lr, sl, r4, ror r1 │ │ │ │ + addeq lr, sl, lr, lsr #2 │ │ │ │ + addeq lr, sl, r8, ror #1 │ │ │ │ + addeq lr, sl, r2, lsr #1 │ │ │ │ + addeq lr, sl, ip, asr r0 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - stc2l 0, cr15, [sl, #796]! @ 0x31c │ │ │ │ + ldc2l 0, cr15, [r8, #796] @ 0x31c │ │ │ │ @ instruction: 0xee1d4bdb │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ vtst.8 d6, d1, d11 │ │ │ │ ldmpl r0, {r2, r3, r4, r6, r8, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xf7fef945 │ │ │ │ + @ instruction: 0xf7fef933 │ │ │ │ vrecps.f32 d11, d21, d21 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0xff3616c4 │ │ │ │ + blmi 0xff361680 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpvc r6, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf922f0c2 │ │ │ │ + @ instruction: 0xf910f0c2 │ │ │ │ svclt 0x0092f7fe │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - stc2 0, cr15, [r4, #796]! @ 0x31c │ │ │ │ + ldc2 0, cr15, [r2, #796] @ 0x31c │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r2, r4, r6, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xf7fef8ff │ │ │ │ + @ instruction: 0xf7fef8ed │ │ │ │ vqrdmlsh.s , q2, d3[7] │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf006220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c70040 │ │ │ │ - @ instruction: 0xf004fd75 │ │ │ │ + @ instruction: 0xf004fd63 │ │ │ │ vhsub.s8 d0, d2, d15 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x14229f0 │ │ │ │ + b 0x14229f4 │ │ │ │ @ instruction: 0xf14002c2 │ │ │ │ @ instruction: 0xf0c78479 │ │ │ │ - blmi 0xfe7e1604 │ │ │ │ + blmi 0xfe7e15c0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ tstpvs r4, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d2 │ │ │ │ ldrmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf898f0c2 │ │ │ │ + @ instruction: 0xf886f0c2 │ │ │ │ @ instruction: 0xf53f02e1 │ │ │ │ @ instruction: 0xf8d8abb9 │ │ │ │ @ instruction: 0x46310058 │ │ │ │ - blx 0x12a0080 │ │ │ │ + blx 0x1220084 │ │ │ │ ldrsbne pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c84608 │ │ │ │ - @ instruction: 0xf8d8ff73 │ │ │ │ + @ instruction: 0xf8d8ff61 │ │ │ │ @ instruction: 0xf8d81040 │ │ │ │ @ instruction: 0x46082058 │ │ │ │ - cdp2 0, 1, cr15, cr0, cr7, {6} │ │ │ │ - bllt 0xfea200bc │ │ │ │ + ldc2l 0, cr15, [lr, #796]! @ 0x31c │ │ │ │ + bllt 0xfea200c0 │ │ │ │ @ instruction: 0xf47d070a │ │ │ │ @ instruction: 0xf0c1ad93 │ │ │ │ - vorr.i16 , #193 @ 0x00c1 │ │ │ │ + vbic.i16 d31, #207 @ 0x00cf │ │ │ │ vshl.s8 d20, d3, d7 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf5042395 │ │ │ │ strmi r6, [r7], -r7, lsl #9 │ │ │ │ adceq r6, r2, r9, lsl r8 │ │ │ │ - blx 0xfe21e400 │ │ │ │ + blx 0x1d9e404 │ │ │ │ @ instruction: 0xf006463a │ │ │ │ strtmi r0, [r8], -pc, lsl #2 │ │ │ │ @ instruction: 0xf97af7fa │ │ │ │ poplt {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andeq pc, pc, #1 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ strbvs pc, [r0, #-580] @ 0xfffffdbc @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ @ instruction: 0xf0c76c28 │ │ │ │ - @ instruction: 0xf3c4fd0f │ │ │ │ + @ instruction: 0xf3c4fcfd │ │ │ │ vhsub.s8 d4, d2, d3 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ sbcseq r6, r2, r8, lsr #27 │ │ │ │ - stc2 0, cr15, [r6, #-796] @ 0xfffffce4 │ │ │ │ + ldc2l 0, cr15, [r4], #796 @ 0x31c │ │ │ │ stcvs 12, cr6, [sl, #164]! @ 0xa4 │ │ │ │ @ instruction: 0xf0c74608 │ │ │ │ - @ instruction: 0xf7f7fea5 │ │ │ │ - @ instruction: 0xf006fe6f │ │ │ │ + @ instruction: 0xf7f7fe93 │ │ │ │ + @ instruction: 0xf006fe6d │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ - blt 0xb60140 │ │ │ │ + blt 0xb60144 │ │ │ │ andeq pc, pc, #1 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ strbvs pc, [r0, #-580] @ 0xfffffdbc @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ @ instruction: 0xf0c76c28 │ │ │ │ - vqdmulh.s , q10, d3[5] │ │ │ │ + @ instruction: 0xf3c4fcd5 │ │ │ │ ldmdavs r9!, {r0, r1, r9, lr} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r8, lsr #27 │ │ │ │ - ldc2l 0, cr15, [lr], {199} @ 0xc7 │ │ │ │ + stc2l 0, cr15, [ip], {199} @ 0xc7 │ │ │ │ stcvs 12, cr6, [sl, #164]! @ 0xa4 │ │ │ │ @ instruction: 0xf0c74608 │ │ │ │ - ldrb pc, [r6, sp, lsl #28] @ │ │ │ │ + @ instruction: 0xe7d6fdfb │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ - blcs 0x80d650 │ │ │ │ + blcs 0x80d654 │ │ │ │ stcge 6, cr15, [lr, #-244]! @ 0xffffff0c │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r2, r6, fp, lsl #5 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - ldrdeq r1, [r6], -r3 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r0, r6, fp, lsr #24 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r9, lsl r7 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r0, r6, sp, ror #28 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, fp, lsr #13 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r5, lsr r6 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r7, asr #18 │ │ │ │ - andeq r2, r6, r1, lsl r2 │ │ │ │ - andeq r2, r6, pc, lsl r0 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r0, r6, fp, lsr #24 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, fp, lsr #11 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - strdeq r0, [r6], -pc @ │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, pc, ror r2 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, sp, lsr r8 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r9, lsr #10 │ │ │ │ + andeq r2, r6, pc, lsl #5 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + ldrdeq r1, [r6], -r7 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r0, r6, pc, lsr #24 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, sp, lsl r7 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r0, r6, r1, ror lr │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, pc, lsr #13 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, r9, lsr r6 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, fp, asr #18 │ │ │ │ + andeq r2, r6, r5, lsl r2 │ │ │ │ + andeq r2, r6, r3, lsr #32 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r0, r6, pc, lsr #24 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, pc, lsr #11 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r0, r6, r3, lsl #28 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, r3, lsl #5 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, r1, asr #16 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, sp, lsr #10 │ │ │ │ @ instruction: 0xf47d0721 │ │ │ │ vqdmulh.s q13, q10, d1[6] │ │ │ │ @ instruction: 0xf0064403 │ │ │ │ stccs 6, cr0, [fp], {15} │ │ │ │ stclge 6, cr15, [r2], #244 @ 0xf4 │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f024 │ │ │ │ - andeq r0, r6, fp, ror #4 │ │ │ │ - ldrdeq r2, [r6], -sp │ │ │ │ + andeq r0, r6, pc, ror #4 │ │ │ │ andeq r2, r6, r1, ror #5 │ │ │ │ - andeq r0, r6, fp, ror #4 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r2, r6, sp, asr r2 │ │ │ │ - andeq r2, r6, sp, asr r2 │ │ │ │ - andeq r2, r6, sp, asr r2 │ │ │ │ - andeq r2, r6, sp, asr r2 │ │ │ │ + andeq r2, r6, r5, ror #5 │ │ │ │ + andeq r0, r6, pc, ror #4 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r2, r6, r1, ror #4 │ │ │ │ + andeq r2, r6, r1, ror #4 │ │ │ │ + andeq r2, r6, r1, ror #4 │ │ │ │ + andeq r2, r6, r1, ror #4 │ │ │ │ stc2l 7, cr15, [lr, #992] @ 0x3e0 │ │ │ │ strvs pc, [r7], #1284 @ 0x504 │ │ │ │ - @ instruction: 0xf880f0c1 │ │ │ │ + @ instruction: 0xf86ef0c1 │ │ │ │ @ instruction: 0x46064632 │ │ │ │ ldrtmi r4, [r1], -r8, lsr #12 │ │ │ │ @ instruction: 0xf804f7fa │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ adceq r4, r2, r0, lsr r6 │ │ │ │ @ instruction: 0xf0c76819 │ │ │ │ - @ instruction: 0xf7fdfa1f │ │ │ │ + @ instruction: 0xf7fdfa0d │ │ │ │ @ instruction: 0xf001bff0 │ │ │ │ vhsub.s8 d16, d7, d15 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmls.f d22, d0, d0[0] │ │ │ │ vqrshl.s8 d0, d5, d18 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ - mcrr2 0, 12, pc, r2, cr7 @ │ │ │ │ + ldc2 0, cr15, [r0], #-796 @ 0xfffffce4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ stcvs 8, cr6, [r8, #228]! @ 0xe4 │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - stcvs 12, cr15, [r9], #-228 @ 0xffffff1c │ │ │ │ + stcvs 12, cr15, [r9], #-156 @ 0xffffff64 │ │ │ │ strmi r6, [r8], -sl, lsr #27 │ │ │ │ - stc2 0, cr15, [r0, #796]! @ 0x31c │ │ │ │ + stc2 0, cr15, [lr, #796] @ 0x31c │ │ │ │ svclt 0x0000e731 │ │ │ │ - addeq sp, sl, sl, ror #31 │ │ │ │ - addeq sp, sl, r4, lsr #31 │ │ │ │ - addeq sp, sl, lr, asr pc │ │ │ │ - addeq sp, sl, r8, ror #29 │ │ │ │ + addeq sp, sl, r6, ror #31 │ │ │ │ + addeq sp, sl, r0, lsr #31 │ │ │ │ + addeq sp, sl, sl, asr pc │ │ │ │ + addeq sp, sl, r4, ror #29 │ │ │ │ stc2 7, cr15, [lr, #992] @ 0x3e0 │ │ │ │ strvs pc, [r7], #1284 @ 0x504 │ │ │ │ ldmeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf83cf0c1 │ │ │ │ + @ instruction: 0xf82af0c1 │ │ │ │ strmi r0, [r7], -r4, lsr #1 │ │ │ │ @ instruction: 0xf8d84622 │ │ │ │ @ instruction: 0xf0c71000 │ │ │ │ - @ instruction: 0xf0c1f977 │ │ │ │ - @ instruction: 0x4632f833 │ │ │ │ + @ instruction: 0xf0c1f965 │ │ │ │ + ldrtmi pc, [r2], -r1, lsr #16 @ │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7f94631 │ │ │ │ @ instruction: 0x4632ffb7 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf8fef0c6 │ │ │ │ + @ instruction: 0xf8ecf0c6 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf9d0f0c7 │ │ │ │ + @ instruction: 0xf9bef0c7 │ │ │ │ svclt 0x00a1f7fd │ │ │ │ tstpvs r0, #683671552 @ p-variant is OBSOLETE @ 0x28c00000 │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ andge sl, r1, #23296 @ 0x5b00 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r0, r6, fp, lsl #31 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r1, lsr #17 │ │ │ │ - andeq r0, r6, r9, lsl pc │ │ │ │ - andeq r0, r6, fp, asr fp │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, fp │ │ │ │ - andeq r1, r6, sp, ror #5 │ │ │ │ - andeq r0, r6, sp, ror #28 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ + andeq r0, r6, pc, lsl #31 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, r5, lsr #17 │ │ │ │ + andeq r0, r6, sp, lsl pc │ │ │ │ + andeq r0, r6, pc, asr fp │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, pc │ │ │ │ strdeq r1, [r6], -r1 @ │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r5, ror r3 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - ldrdeq r1, [r6], -r5 │ │ │ │ - andeq r0, r6, fp, asr fp │ │ │ │ - andeq r1, r6, r1, asr #2 │ │ │ │ - andeq r1, r6, r5, lsl #9 │ │ │ │ - andeq r1, r6, r9, lsr #1 │ │ │ │ - strdeq r0, [r6], -pc @ │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, pc, ror r2 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r9, lsr #10 │ │ │ │ + andeq r0, r6, r1, ror lr │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + strdeq r1, [r6], -r5 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, r9, ror r3 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + ldrdeq r1, [r6], -r9 │ │ │ │ + andeq r0, r6, pc, asr fp │ │ │ │ + andeq r1, r6, r5, asr #2 │ │ │ │ + andeq r1, r6, r9, lsl #9 │ │ │ │ + andeq r1, r6, sp, lsr #1 │ │ │ │ + andeq r0, r6, r3, lsl #28 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, r3, lsl #5 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, sp, lsr #10 │ │ │ │ svcvc 0x0008f5b3 │ │ │ │ svcge 0x004ef4fe │ │ │ │ movtvc pc, #1443 @ 0x5a3 @ │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ - blcs 0x80d410 │ │ │ │ + blcs 0x80d414 │ │ │ │ stcge 6, cr15, [lr], {61} @ 0x3d │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - ldrdeq r2, [r6], -sp │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - ldrdeq r1, [r6], -r3 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r2, r6, r1, asr r4 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, fp │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r0, r6, sp, ror #28 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r7, asr #18 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r2, r6, r1, asr r4 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r5, lsl #9 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - strdeq r0, [r6], -pc @ │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, pc, ror r2 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r9, lsr #10 │ │ │ │ + andeq r2, r6, r1, ror #9 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + ldrdeq r1, [r6], -r7 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r2, r6, r5, asr r4 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, pc │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r0, r6, r1, ror lr │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, fp, asr #18 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r2, r6, r5, asr r4 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, r9, lsl #9 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r0, r6, r3, lsl #28 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, r3, lsl #5 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, sp, lsr #10 │ │ │ │ svceq 0x0040f414 │ │ │ │ - blge 0xff29f550 │ │ │ │ + blge 0xff29f554 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - blx 0x171e79e │ │ │ │ - @ instruction: 0xff74f0c0 │ │ │ │ + blx 0x129e7a2 │ │ │ │ + @ instruction: 0xff62f0c0 │ │ │ │ orrpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - blcs 0xf3ca0 │ │ │ │ + blcs 0xf3ca4 │ │ │ │ ldrbhi pc, [r6, -r0] @ │ │ │ │ @ instruction: 0xf0002b03 │ │ │ │ - blcs 0xc415c │ │ │ │ - blge 0xfeedf694 │ │ │ │ + blcs 0xc4160 │ │ │ │ + blge 0xfeedf698 │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7f8210f │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe89f6a0 │ │ │ │ + blge 0xfe89f6a4 │ │ │ │ vnmla.f64 d4, d29, d14 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r1, #-1053] @ 0xfffffbe3 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ strmi r6, [fp], #-2105 @ 0xfffff7c7 │ │ │ │ mvnvs pc, r0, lsl #10 │ │ │ │ @ instruction: 0x0768f8d0 │ │ │ │ - cdp2 0, 10, cr15, cr0, cr1, {6} │ │ │ │ - bllt 0xfe6604d8 │ │ │ │ + cdp2 0, 8, cr15, cr14, cr1, {6} │ │ │ │ + bllt 0xfe6604dc │ │ │ │ andeq pc, pc, #4 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ strbvs pc, [r0, #-580] @ 0xfffffdbc @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ @ instruction: 0xf0c76c28 │ │ │ │ - @ instruction: 0x6c29fb19 │ │ │ │ + @ instruction: 0x6c29fb07 │ │ │ │ @ instruction: 0xf0c74608 │ │ │ │ - @ instruction: 0xe62cfebd │ │ │ │ + strt pc, [ip], -fp, lsr #29 │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ @ instruction: 0xf0ca8113 │ │ │ │ - @ instruction: 0xf8d5fa5d │ │ │ │ + @ instruction: 0xf8d5fa4b │ │ │ │ strcs r3, [r1], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf003463a │ │ │ │ strbmi r0, [r1], -pc, lsl #6 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf980f7fd │ │ │ │ mrclt 7, 4, APSR_nzcv, cr15, cr13, {7} │ │ │ │ andsvs pc, lr, #64, 12 @ 0x4000000 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ @ instruction: 0xf6408159 │ │ │ │ addsmi r6, r3, #805306368 @ 0x30000000 │ │ │ │ - blge 0x159ff38 │ │ │ │ + blge 0x159ff3c │ │ │ │ movwvs pc, #18083 @ 0x46a3 @ │ │ │ │ @ instruction: 0xf63d2b1a │ │ │ │ andge sl, r1, #80896 @ 0x13c00 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - ldrdeq r0, [r6], -sp │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r0, r6, sp, ror #28 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, fp, lsr #13 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r5, lsr r6 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - ldrdeq r0, [r6], -sp │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, fp, lsr #11 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - strdeq r0, [r6], -pc @ │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, pc, ror r2 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r9, lsr #10 │ │ │ │ - cdp2 0, 13, cr15, cr4, cr0, {6} │ │ │ │ + andeq r0, r6, r1, ror #25 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r0, r6, r1, ror lr │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, pc, lsr #13 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, r9, lsr r6 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r0, r6, r1, ror #25 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, pc, lsr #11 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r0, r6, r3, lsl #28 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, r3, lsl #5 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, sp, lsr #10 │ │ │ │ + cdp2 0, 12, cr15, cr2, cr0, {6} │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ tstcs r2, r4, lsl #12 │ │ │ │ tstls r0, sl, lsr r6 │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ strtmi r0, [r1], -pc, lsl #6 │ │ │ │ mrc2 7, 6, pc, cr12, cr12, {7} │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d84621 │ │ │ │ @ instruction: 0xf0ca0040 │ │ │ │ - @ instruction: 0xf7fdfa25 │ │ │ │ + @ instruction: 0xf7fdfa13 │ │ │ │ @ instruction: 0xf0c0bdac │ │ │ │ - @ instruction: 0xf8d5febb │ │ │ │ + @ instruction: 0xf8d5fea9 │ │ │ │ strmi r3, [r4], -r8, lsl #1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ smlattcs r1, r9, r0, r8 │ │ │ │ tstls r0, sl, lsr r6 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ mcr2 7, 6, pc, cr0, cr12, {7} @ │ │ │ │ @ instruction: 0xf5a3e7e2 │ │ │ │ - blcs 0x7fb31c │ │ │ │ - bge 0xffa1ff14 │ │ │ │ + blcs 0x7fb320 │ │ │ │ + bge 0xffa1ff18 │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ andge sl, r1, #929792 @ 0xe3000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r0, r6, fp, lsl #31 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r0, r6, fp, lsr #24 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r9, lsl r7 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r0, r6, sp, ror #28 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, fp, lsr #13 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r5, lsr r6 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r0, r6, fp, lsr #24 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, fp, lsr #11 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - strdeq r0, [r6], -pc @ │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, pc, ror r2 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, sp, lsr r8 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r9, lsr #10 │ │ │ │ + andeq r0, r6, pc, lsl #31 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r0, r6, pc, lsr #24 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, sp, lsl r7 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r0, r6, r1, ror lr │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, pc, lsr #13 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, r9, lsr r6 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r0, r6, pc, lsr #24 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, pc, lsr #11 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r0, r6, r3, lsl #28 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, r3, lsl #5 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, r1, asr #16 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, sp, lsr #10 │ │ │ │ movwvc pc, #8867 @ 0x22a3 @ │ │ │ │ @ instruction: 0xf63d2b1c │ │ │ │ andge sl, r1, #643072 @ 0x9d000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - ldrdeq r1, [r6], -r3 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r2, r6, r1, asr r4 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, fp │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r0, r6, sp, ror #28 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, fp, asr sl │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r2, r6, r1, asr r4 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r5, lsl #9 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - strdeq r0, [r6], -pc @ │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, pc, ror r2 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r9, lsr #10 │ │ │ │ - @ instruction: 0xf950f0ca │ │ │ │ + ldrdeq r1, [r6], -r7 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r2, r6, r5, asr r4 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, pc │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r0, r6, r1, ror lr │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, pc, asr sl │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r2, r6, r5, asr r4 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, r9, lsl #9 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r0, r6, r3, lsl #28 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, r3, lsl #5 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, sp, lsr #10 │ │ │ │ + @ instruction: 0xf93ef0ca │ │ │ │ @ instruction: 0xf8d52402 │ │ │ │ ldrbt r3, [r1], r8, lsl #1 │ │ │ │ - @ instruction: 0xf94af0ca │ │ │ │ + @ instruction: 0xf938f0ca │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls r4, [r0], -r8, lsr #12 │ │ │ │ @ instruction: 0xf86ef7fd │ │ │ │ stclt 7, cr15, [sp, #1012] @ 0x3f4 │ │ │ │ movwcc pc, #9891 @ 0x26a3 @ │ │ │ │ @ instruction: 0xf63d2b1c │ │ │ │ andge sl, r1, #290816 @ 0x47000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r1, r6, r1, lsr #17 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r2, r6, r1, asr r4 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, fp │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r0, r6, sp, ror #28 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r2, r6, r1, asr r4 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r5, lsl #9 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - strdeq r0, [r6], -pc @ │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, pc, ror r2 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r9, lsr #10 │ │ │ │ + andeq r1, r6, r5, lsr #17 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r2, r6, r5, asr r4 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, pc │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r0, r6, r1, ror lr │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r2, r6, r5, asr r4 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, r9, lsl #9 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r0, r6, r3, lsl #28 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, r3, lsl #5 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, sp, lsr #10 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ strls r4, [r0], -r1, lsr #12 │ │ │ │ ldc2l 7, cr15, [r8, #1008] @ 0x3f0 │ │ │ │ svclt 0x0000e6fa │ │ │ │ - umulleq sp, sl, lr, sl │ │ │ │ + umulleq sp, sl, sl, sl │ │ │ │ movwvc pc, #18083 @ 0x46a3 @ │ │ │ │ @ instruction: 0xf63d2b1a │ │ │ │ - blcs 0x70cfe4 │ │ │ │ + blcs 0x70cfe8 │ │ │ │ ldmibge r8!, {r0, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r2, r6, r1, asr r4 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, fp │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r0, r6, sp, ror #28 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r2, r6, r1, asr r4 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r5, lsl #9 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - strdeq r0, [r6], -pc @ │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, pc, ror r2 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq pc, r5, r9, ror #23 │ │ │ │ - andeq r1, r6, r9, lsr #10 │ │ │ │ + andeq r2, r6, r5, asr r4 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, pc │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r0, r6, r1, ror lr │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r2, r6, r5, asr r4 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, r9, lsl #9 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r0, r6, r3, lsl #28 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, r3, lsl #5 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq pc, r5, sp, ror #23 │ │ │ │ + andeq r1, r6, sp, lsr #10 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf7f6818e │ │ │ │ - blmi 0xff5621f0 │ │ │ │ + blmi 0xff5621ec │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf8d858d4 │ │ │ │ strtmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ ldrmi r4, [sl], -r4, lsl #8 │ │ │ │ stcleq 8, cr15, [r4, #324]! @ 0x144 │ │ │ │ @ instruction: 0xf0c19400 │ │ │ │ - @ instruction: 0xf7fffc8f │ │ │ │ + @ instruction: 0xf7fffc7d │ │ │ │ @ instruction: 0xf0c7b88a │ │ │ │ - blmi 0xff260dbc │ │ │ │ + blmi 0xff260d78 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ msrcs (UNDEF: 104), r1 │ │ │ │ @ instruction: 0xf8d858d2 │ │ │ │ ldrmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - ldc2l 0, cr15, [r4], #-772 @ 0xfffffcfc │ │ │ │ + stc2l 0, cr15, [r2], #-772 @ 0xfffffcfc │ │ │ │ svclt 0x0096f7fe │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf7f68202 │ │ │ │ - blmi 0xfeee2180 │ │ │ │ + blmi 0xfeee217c │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpvc r0, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2 0, cr15, [r0], {193} @ 0xc1 │ │ │ │ - bllt 0x1d60918 │ │ │ │ - @ instruction: 0xf908f0c7 │ │ │ │ + stc2l 0, cr15, [lr], #-772 @ 0xfffffcfc │ │ │ │ + bllt 0x1d6091c │ │ │ │ + @ instruction: 0xf8f6f0c7 │ │ │ │ vnmls.f64 d4, d29, d27 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf8d8681b │ │ │ │ ldmpl r2, {r3, r4, r6}^ │ │ │ │ ldrdcc pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ svceq 0x00a8f851 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - ldc2 0, cr15, [sl], #-772 @ 0xfffffcfc │ │ │ │ + stc2 0, cr15, [r8], #-772 @ 0xfffffcfc │ │ │ │ poplt {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8eef0c7 │ │ │ │ + @ instruction: 0xf8dcf0c7 │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ @ instruction: 0xf8d82f70 │ │ │ │ ldrbtmi r0, [fp], #-88 @ 0xffffffa8 │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ @ instruction: 0xf6010191 │ │ │ │ ldmpl r2, {r3, r7, r8, sp, lr}^ │ │ │ │ ldrdcc pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fffc1f │ │ │ │ + @ instruction: 0xf7fffc0d │ │ │ │ @ instruction: 0xf7f6bb85 │ │ │ │ - blmi 0xfe5620dc │ │ │ │ + blmi 0xfe5620d8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ bicsvc pc, r8, r1, lsl #10 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2 0, cr15, [lr], #-772 @ 0xfffffcfc │ │ │ │ + ldc2 0, cr15, [ip], {193} @ 0xc1 │ │ │ │ stmdblt r5!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf7f64629 │ │ │ │ - blmi 0xfe1a209c │ │ │ │ + blmi 0xfe1a2098 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpvc sp, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2 0, cr15, [lr], {193} @ 0xc1 │ │ │ │ + blx 0xfff9ed0a │ │ │ │ stmdblt r5, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf14002a5 │ │ │ │ @ instruction: 0xf0c783cd │ │ │ │ - blmi 0x1de0c5c │ │ │ │ + blmi 0x1de0c18 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsne pc, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0xffc1ed46 │ │ │ │ + blx 0xff79ed4a │ │ │ │ stcllt 7, cr15, [r6, #-1016]! @ 0xfffffc08 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ adceq r0, r4, #88 @ 0x58 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ mvnhi pc, #64, 2 │ │ │ │ - @ instruction: 0xf86cf0c7 │ │ │ │ + @ instruction: 0xf85af0c7 │ │ │ │ vnmla.f64 d4, d13, d18 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fefbc7 │ │ │ │ - blmi 0x1611f90 │ │ │ │ + @ instruction: 0xf7fefbb5 │ │ │ │ + blmi 0x1611f94 │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ adceq r6, r5, #3735552 @ 0x390000 │ │ │ │ @ instruction: 0xf8d858d3 │ │ │ │ ldrmi r2, [sl], #-64 @ 0xffffffc0 │ │ │ │ strmi r9, [fp], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf600bf4b │ │ │ │ @ instruction: 0xf6006194 │ │ │ │ @ instruction: 0xf8d07118 │ │ │ │ @ instruction: 0xf8d00e94 │ │ │ │ @ instruction: 0xf0c10f18 │ │ │ │ - @ instruction: 0xf7fefb7d │ │ │ │ + @ instruction: 0xf7fefb6b │ │ │ │ adceq fp, r5, #160, 16 @ 0xa00000 │ │ │ │ orrhi pc, r5, #64, 2 │ │ │ │ - @ instruction: 0xf82ef0c7 │ │ │ │ + @ instruction: 0xf81cf0c7 │ │ │ │ vnmla.f64 d4, d13, d5 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r5, r6, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fefb89 │ │ │ │ + @ instruction: 0xf7fefb77 │ │ │ │ vadd.i8 d11, d21, d0 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x14235ac │ │ │ │ + b 0x14235b0 │ │ │ │ @ instruction: 0xf14002c2 │ │ │ │ - @ instruction: 0xf0c78398 │ │ │ │ - blmi 0xd60b44 │ │ │ │ + @ instruction: 0xf0c68398 │ │ │ │ + blmi 0xd62b00 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrmi pc, r4, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0x191ee5e │ │ │ │ + blx 0x149ee62 │ │ │ │ ldmdalt r9, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vnmls.f64 d4, d13, d22 │ │ │ │ ldmdavs r9!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldrbtmi r0, [fp], #-676 @ 0xfffffd5c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ adchi pc, r7, #64, 2 │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf6009200 │ │ │ │ @ instruction: 0xf8d0719c │ │ │ │ @ instruction: 0xf0c10f9c │ │ │ │ - @ instruction: 0xf7fefb1b │ │ │ │ + @ instruction: 0xf7fefb09 │ │ │ │ @ instruction: 0xf7f6b83e │ │ │ │ - blmi 0x6e1ed4 │ │ │ │ + blmi 0x6e1ed0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf8d858d4 │ │ │ │ strtmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ ldrmi r4, [sl], -r4, lsl #8 │ │ │ │ stcleq 8, cr15, [r0, #-324]! @ 0xfffffebc │ │ │ │ @ instruction: 0xf0c19400 │ │ │ │ - @ instruction: 0xf7fefb01 │ │ │ │ + @ instruction: 0xf7fefaef │ │ │ │ svclt 0x0000befc │ │ │ │ - ldrdeq sp, [sl], r0 │ │ │ │ - addeq sp, sl, r0, lsr #13 │ │ │ │ - addeq sp, sl, r0, ror #12 │ │ │ │ - addeq sp, sl, r6, lsr #12 │ │ │ │ - strdeq sp, [sl], r6 │ │ │ │ - @ instruction: 0x008ad5bc │ │ │ │ - addeq sp, sl, ip, ror r5 │ │ │ │ - addeq sp, sl, ip, lsr r5 │ │ │ │ - addeq sp, sl, lr, ror #9 │ │ │ │ - @ instruction: 0x008ad4b8 │ │ │ │ - addeq sp, sl, r2, ror r4 │ │ │ │ - addeq sp, sl, r4, lsr #8 │ │ │ │ + addeq sp, sl, ip, asr #13 │ │ │ │ + umulleq sp, sl, ip, r6 │ │ │ │ + addeq sp, sl, ip, asr r6 │ │ │ │ + addeq sp, sl, r2, lsr #12 │ │ │ │ strdeq sp, [sl], r2 │ │ │ │ - @ instruction: 0x008ad3b4 │ │ │ │ - ldc2 7, cr15, [r8], {246} @ 0xf6 │ │ │ │ + @ instruction: 0x008ad5b8 │ │ │ │ + addeq sp, sl, r8, ror r5 │ │ │ │ + addeq sp, sl, r8, lsr r5 │ │ │ │ + addeq sp, sl, sl, ror #9 │ │ │ │ + @ instruction: 0x008ad4b4 │ │ │ │ + addeq sp, sl, lr, ror #8 │ │ │ │ + addeq sp, sl, r0, lsr #8 │ │ │ │ + addeq sp, sl, lr, ror #7 │ │ │ │ + @ instruction: 0x008ad3b0 │ │ │ │ + ldc2 7, cr15, [r6], {246} @ 0xf6 │ │ │ │ vnmla.f64 d4, d29, d8 │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r5, r6, r7, r8, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fdfaf3 │ │ │ │ + @ instruction: 0xf7fdfae1 │ │ │ │ @ instruction: 0xf8d8bfea │ │ │ │ @ instruction: 0x46290058 │ │ │ │ - ldc2l 7, cr15, [r8], #-984 @ 0xfffffc28 │ │ │ │ + ldc2l 7, cr15, [r6], #-984 @ 0xfffffc28 │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r3, r4, r6, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fdfad3 │ │ │ │ + @ instruction: 0xf7fdfac1 │ │ │ │ @ instruction: 0xf7f6bfca │ │ │ │ - blmi 0xfeba1dec │ │ │ │ + blmi 0xfeba1de8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ cmnpvs r9, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d2 │ │ │ │ ldrmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfe39efb0 │ │ │ │ + blx 0x1f1efb4 │ │ │ │ mcrlt 7, 4, pc, cr7, cr14, {7} @ │ │ │ │ - mcrr2 7, 15, pc, r0, cr6 @ │ │ │ │ + ldc2 7, cr15, [lr], #-984 @ 0xfffffc28 │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r1, r2, r3, r6, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fefa9b │ │ │ │ + @ instruction: 0xf7fefa89 │ │ │ │ @ instruction: 0xf7f6b98e │ │ │ │ - blmi 0xfe521d7c │ │ │ │ + blmi 0xfe521d78 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppmi r4, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0x201f024 │ │ │ │ + blx 0x1b9f028 │ │ │ │ ldmdblt r1!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - stc2 7, cr15, [r6], {246} @ 0xf6 │ │ │ │ + stc2 7, cr15, [r4], {246} @ 0xf6 │ │ │ │ vnmls.f64 d4, d29, d4 │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r1, r2, r4, r5, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fdfa61 │ │ │ │ + @ instruction: 0xf7fdfa4f │ │ │ │ @ instruction: 0xf8d8bf58 │ │ │ │ @ instruction: 0x46290058 │ │ │ │ - blx 0xffa20d42 │ │ │ │ + blx 0xff9a0d46 │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r4, r5, r6, r7, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fdfa41 │ │ │ │ - blmi 0x1ad2a80 │ │ │ │ + @ instruction: 0xf7fdfa2f │ │ │ │ + blmi 0x1ad2a84 │ │ │ │ svccs 0x0070ee1d │ │ │ │ adceq r6, r5, #3735552 @ 0x390000 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d858d3 │ │ │ │ ldrmi r2, [sl], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf140440b │ │ │ │ vrhadd.s8 q12, q15, q12 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ @ instruction: 0xf8510191 │ │ │ │ andls r0, r0, #180, 30 @ 0x2d0 │ │ │ │ - @ instruction: 0xf9fcf0c1 │ │ │ │ + @ instruction: 0xf9eaf0c1 │ │ │ │ svclt 0x001ff7fd │ │ │ │ @ instruction: 0xee1d4b5d │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ ldmdavs r9!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmpl r3, {r2, r5, r7, r9}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ svclt 0x004b440b │ │ │ │ bicsvc pc, lr, r0, lsl #10 │ │ │ │ tstpvc r0, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x01bcf8d0 │ │ │ │ subeq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - @ instruction: 0xf9def0c1 │ │ │ │ + @ instruction: 0xf9ccf0c1 │ │ │ │ svclt 0x0001f7fd │ │ │ │ @ instruction: 0xf14002a5 │ │ │ │ @ instruction: 0xf0c68182 │ │ │ │ - blmi 0x13e2854 │ │ │ │ + blmi 0x13e2810 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstppl r4, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf9eaf0c1 │ │ │ │ - bllt 0x1920e44 │ │ │ │ + @ instruction: 0xf9d8f0c1 │ │ │ │ + bllt 0x1920e48 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ adceq r0, r4, #88 @ 0x58 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ cmnphi r8, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ - cdp2 0, 6, cr15, cr8, cr6, {6} │ │ │ │ + cdp2 0, 5, cr15, cr6, cr6, {6} │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fef9c3 │ │ │ │ - blmi 0xc11b88 │ │ │ │ + @ instruction: 0xf7fef9b1 │ │ │ │ + blmi 0xc11b8c │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsvs pc, r0, lsl #10 │ │ │ │ ubfxeq pc, r0, #17, #1 │ │ │ │ @ instruction: 0xf8d858d3 │ │ │ │ ldrmi r2, [r3], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf0c1461a │ │ │ │ - @ instruction: 0xf7fef969 │ │ │ │ - blmi 0x991b5c │ │ │ │ + @ instruction: 0xf7fef957 │ │ │ │ + blmi 0x991b60 │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ msreq (UNDEF: 100), r0 │ │ │ │ stmdaeq r4!, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8d858d3 │ │ │ │ ldrmi r2, [r3], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf0c1461a │ │ │ │ - @ instruction: 0xf7fef953 │ │ │ │ + @ instruction: 0xf7fef941 │ │ │ │ @ instruction: 0xf04fbb0f │ │ │ │ strdeq r3, [r4, #-15]! │ │ │ │ - cdp2 0, 15, cr15, cr2, cr0, {6} │ │ │ │ + cdp2 0, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ @ instruction: 0xf0c00020 │ │ │ │ - strmi pc, [r2], -sp, ror #29 │ │ │ │ + @ instruction: 0x4602fedb │ │ │ │ mcrlt 7, 0, pc, cr4, cr13, {7} @ │ │ │ │ @ instruction: 0xf64f0124 │ │ │ │ @ instruction: 0xf0c070ff │ │ │ │ - strmi pc, [r6], -r5, ror #29 │ │ │ │ + @ instruction: 0x4606fed3 │ │ │ │ eorseq pc, r0, r4 │ │ │ │ - cdp2 0, 14, cr15, cr0, cr0, {6} │ │ │ │ + cdp2 0, 12, cr15, cr14, cr0, {6} │ │ │ │ @ instruction: 0xf7fd4602 │ │ │ │ svclt 0x0000bdf7 │ │ │ │ - addeq sp, sl, r6, asr #6 │ │ │ │ - addeq sp, sl, r6, lsl #6 │ │ │ │ - ldrdeq sp, [sl], r0 │ │ │ │ - umulleq sp, sl, r6, r2 │ │ │ │ - addeq sp, sl, ip, asr r2 │ │ │ │ - addeq sp, sl, r2, lsr #4 │ │ │ │ - addeq sp, sl, r2, ror #3 │ │ │ │ - @ instruction: 0x008ad1b0 │ │ │ │ - addeq sp, sl, sl, ror r1 │ │ │ │ - addeq sp, sl, r4, lsr r1 │ │ │ │ - addeq sp, sl, r6, ror #1 │ │ │ │ - strheq sp, [sl], r0 │ │ │ │ - addeq sp, sl, r4, lsl #1 │ │ │ │ - blcs 0x131b90 │ │ │ │ + addeq sp, sl, r2, asr #6 │ │ │ │ + addeq sp, sl, r2, lsl #6 │ │ │ │ + addeq sp, sl, ip, asr #5 │ │ │ │ + umulleq sp, sl, r2, r2 │ │ │ │ + addeq sp, sl, r8, asr r2 │ │ │ │ + addeq sp, sl, lr, lsl r2 │ │ │ │ + ldrdeq sp, [sl], lr │ │ │ │ + addeq sp, sl, ip, lsr #3 │ │ │ │ + addeq sp, sl, r6, ror r1 │ │ │ │ + addeq sp, sl, r0, lsr r1 │ │ │ │ + addeq sp, sl, r2, ror #1 │ │ │ │ + addeq sp, sl, ip, lsr #1 │ │ │ │ + addeq sp, sl, r0, lsl #1 │ │ │ │ + blcs 0x131b94 │ │ │ │ mcrge 6, 2, pc, cr4, cr12, {1} @ │ │ │ │ @ instruction: 0xf10003e2 │ │ │ │ @ instruction: 0x03a383f8 │ │ │ │ mvnhi pc, #0, 2 │ │ │ │ @ instruction: 0xee1d4bd5 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ @@ -84767,228 +84768,228 @@ │ │ │ │ ldmpl r2, {r3, r4, r8, lr}^ │ │ │ │ movweq lr, #43778 @ 0xab02 │ │ │ │ movwls r4, #5142 @ 0x1416 │ │ │ │ @ instruction: 0xf8d89600 │ │ │ │ @ instruction: 0xf8d03040 │ │ │ │ ldrmi r0, [r3], #-3096 @ 0xfffff3e8 │ │ │ │ @ instruction: 0xf0c1461a │ │ │ │ - @ instruction: 0xf7fdf93d │ │ │ │ + @ instruction: 0xf7fdf92b │ │ │ │ @ instruction: 0xf0c0bd77 │ │ │ │ - vmla.i8 , q13, │ │ │ │ + vmla.i8 , q13, │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ sbcseq r4, r2, r5, lsl #12 │ │ │ │ ldrsbeq pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ - ldc2 0, cr15, [ip, #792]! @ 0x318 │ │ │ │ + stc2 0, cr15, [sl, #792]! @ 0x318 │ │ │ │ ldrsbne pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c94628 │ │ │ │ - @ instruction: 0xf7fdfd05 │ │ │ │ - blmi 0xff092944 │ │ │ │ + @ instruction: 0xf7fdfcf3 │ │ │ │ + blmi 0xff092948 │ │ │ │ svcne 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmibne fp, {r0, r3, r6, r7, fp, ip, lr} │ │ │ │ vshl.s8 d4, d10, d0 │ │ │ │ @ instruction: 0xf8d06154 │ │ │ │ @ instruction: 0xf0c10654 │ │ │ │ - @ instruction: 0xf7fdf8d3 │ │ │ │ - blmi 0xfee52bd4 │ │ │ │ + @ instruction: 0xf7fdf8c1 │ │ │ │ + blmi 0xfee52bd8 │ │ │ │ svcne 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmibne fp, {r0, r3, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf500440a │ │ │ │ @ instruction: 0xf8d061db │ │ │ │ @ instruction: 0xf0c106d8 │ │ │ │ - @ instruction: 0xf7fdf8bf │ │ │ │ + @ instruction: 0xf7fdf8ad │ │ │ │ @ instruction: 0xf0c0bee4 │ │ │ │ - vmla.i8 d15, d26, d23 │ │ │ │ + vmul.i8 d15, d26, d5 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ sbcseq r4, r2, r5, lsl #12 │ │ │ │ ldrsbeq pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ - stc2 0, cr15, [r2, #792] @ 0x318 │ │ │ │ + ldc2l 0, cr15, [r0, #-792]! @ 0xfffffce8 │ │ │ │ ldrsbne pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c94628 │ │ │ │ - @ instruction: 0xf7fdfccb │ │ │ │ + @ instruction: 0xf7fdfcb9 │ │ │ │ @ instruction: 0xf0c6bdbc │ │ │ │ - blmi 0xfe9a2628 │ │ │ │ + blmi 0xfe9a25e4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpne r8, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf8d4f0c1 │ │ │ │ - blt 0x13a1070 │ │ │ │ + @ instruction: 0xf8c2f0c1 │ │ │ │ + blt 0x13a1074 │ │ │ │ ldrdne pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0020162 │ │ │ │ movwcs r0, #544 @ 0x220 │ │ │ │ @ instruction: 0xf0c74608 │ │ │ │ - @ instruction: 0xf8d8f9df │ │ │ │ + @ instruction: 0xf8d8f9cd │ │ │ │ ldrtmi r1, [r8], -r0, asr #32 │ │ │ │ - ldc2 0, cr15, [lr], {201} @ 0xc9 │ │ │ │ + stc2 0, cr15, [ip], {201} @ 0xc9 │ │ │ │ stmdblt r9!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdne pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0020122 │ │ │ │ movwcs r0, #560 @ 0x230 │ │ │ │ @ instruction: 0xf0c74608 │ │ │ │ - @ instruction: 0xf8d8f9cf │ │ │ │ + @ instruction: 0xf8d8f9bd │ │ │ │ ldrtmi r1, [r8], -r0, asr #32 │ │ │ │ - stc2 0, cr15, [lr], {201} @ 0xc9 │ │ │ │ + ldc2l 0, cr15, [ip], #-804 @ 0xfffffcdc │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf1400724 │ │ │ │ @ instruction: 0xf0c682ca │ │ │ │ - @ instruction: 0xf7fef82d │ │ │ │ + @ instruction: 0xf7fef81b │ │ │ │ vmul.i8 , q7, q1 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ @ instruction: 0xf8510191 │ │ │ │ andls r0, r0, #216, 26 @ 0x3600 │ │ │ │ - @ instruction: 0xf876f0c1 │ │ │ │ + @ instruction: 0xf864f0c1 │ │ │ │ ldclt 7, cr15, [r9, #1012] @ 0x3f4 │ │ │ │ - stc2 0, cr15, [sl, #-792]! @ 0xfffffce8 │ │ │ │ + ldc2 0, cr15, [r8, #-792] @ 0xfffffce8 │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r4, r5, r6, r7, r8, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fdf885 │ │ │ │ + @ instruction: 0xf7fdf873 │ │ │ │ @ instruction: 0xf0c6bd7c │ │ │ │ - blmi 0x1ca2550 │ │ │ │ + blmi 0x1ca250c │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrspl pc, r8, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf868f0c1 │ │ │ │ + @ instruction: 0xf856f0c1 │ │ │ │ stmiblt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldc2l 0, cr15, [r0], #792 @ 0x318 │ │ │ │ + ldc2l 0, cr15, [lr], {198} @ 0xc6 │ │ │ │ vnmla.f64 d4, d13, d18 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r3, r5, r6, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fef84b │ │ │ │ + @ instruction: 0xf7fef839 │ │ │ │ vmla.i8 , q15, │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ andls r0, r0, #145 @ 0x91 │ │ │ │ orrsvc pc, ip, r0, lsl #10 │ │ │ │ teqpeq r8, r0 @ @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf812f0c1 │ │ │ │ + @ instruction: 0xf800f0c1 │ │ │ │ ldclt 7, cr15, [r5, #-1012]! @ 0xfffffc0c │ │ │ │ - stc2l 0, cr15, [r6], {198} @ 0xc6 │ │ │ │ + ldc2 0, cr15, [r4], #792 @ 0x318 │ │ │ │ vnmla.f64 d4, d13, d14 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r3, r5, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fef821 │ │ │ │ + @ instruction: 0xf7fef80f │ │ │ │ @ instruction: 0xf0c6b999 │ │ │ │ - blmi 0x10e2488 │ │ │ │ + blmi 0x10e2444 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppvs r0, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf804f0c1 │ │ │ │ + @ instruction: 0xfff2f0c0 │ │ │ │ ldcllt 7, cr15, [fp], #1012 @ 0x3f4 │ │ │ │ - stc2 0, cr15, [ip], {198} @ 0xc6 │ │ │ │ + ldc2l 0, cr15, [sl], #-792 @ 0xfffffce8 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r7, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7feffe7 │ │ │ │ + @ instruction: 0xf7feffd5 │ │ │ │ @ instruction: 0xf0c6b95f │ │ │ │ - blmi 0xa22414 │ │ │ │ + blmi 0xa223d0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstppl r8, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xffcaf0c0 │ │ │ │ + @ instruction: 0xffb8f0c0 │ │ │ │ stcllt 7, cr15, [r1], {253} @ 0xfd │ │ │ │ - mrrc2 0, 12, pc, r2, cr6 @ │ │ │ │ + mcrr2 0, 12, pc, r0, cr6 @ │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r3, r6, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7feffad │ │ │ │ + @ instruction: 0xf7feff9b │ │ │ │ svclt 0x0000b925 │ │ │ │ - ldrdeq ip, [sl], sl │ │ │ │ - addeq ip, sl, r0, lsl #31 │ │ │ │ - addeq ip, sl, r8, asr pc │ │ │ │ - addeq ip, sl, r8, lsl #30 │ │ │ │ - addeq ip, sl, sl, ror #28 │ │ │ │ - addeq ip, sl, r0, lsr lr │ │ │ │ - strdeq ip, [sl], r6 │ │ │ │ - addeq ip, sl, r2, lsr #27 │ │ │ │ - addeq ip, sl, r8, ror #26 │ │ │ │ - addeq ip, sl, lr, lsr #26 │ │ │ │ - strdeq ip, [sl], r4 │ │ │ │ - @ instruction: 0x008accba │ │ │ │ + ldrdeq ip, [sl], r6 │ │ │ │ + addeq ip, sl, ip, ror pc │ │ │ │ + addeq ip, sl, r4, asr pc │ │ │ │ + addeq ip, sl, r4, lsl #30 │ │ │ │ + addeq ip, sl, r6, ror #28 │ │ │ │ + addeq ip, sl, ip, lsr #28 │ │ │ │ + strdeq ip, [sl], r2 │ │ │ │ + umulleq ip, sl, lr, sp │ │ │ │ + addeq ip, sl, r4, ror #26 │ │ │ │ + addeq ip, sl, sl, lsr #26 │ │ │ │ + strdeq ip, [sl], r0 │ │ │ │ + @ instruction: 0x008accb6 │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7f7213f │ │ │ │ stmdacs r0, {r0, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r2], #-496 @ 0xfffffe10 │ │ │ │ @ instruction: 0xee1d4bd8 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ @@ -84996,15 +84997,15 @@ │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r1, #-1053] @ 0xfffffbe3 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ strmi r6, [fp], #-2105 @ 0xfffff7c7 │ │ │ │ tstpvs r7, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldmdaeq r0!, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xff72f0c0 │ │ │ │ + @ instruction: 0xff60f0c0 │ │ │ │ stcllt 7, cr15, [r9], #-1012 @ 0xfffffc0c │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7f7211f │ │ │ │ stmdacs r0, {r0, r1, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrrcge 4, 7, pc, r0, cr12 @ │ │ │ │ vnmla.f64 d4, d29, d8 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ @@ -85013,364 +85014,364 @@ │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r1, #-1053] @ 0xfffffbe3 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ strmi r6, [fp], #-2105 @ 0xfffff7c7 │ │ │ │ mvnvc pc, r0, lsl #4 │ │ │ │ ubfxeq pc, r0, #17, #13 │ │ │ │ - @ instruction: 0xff50f0c0 │ │ │ │ + @ instruction: 0xff3ef0c0 │ │ │ │ mcrrlt 7, 15, pc, r7, cr13 @ │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ @ instruction: 0xf600681b │ │ │ │ ldmpl r3, {r2, r4, r7, r8, ip, sp}^ │ │ │ │ andeq lr, sl, #3072 @ 0xc00 │ │ │ │ andls r4, r1, #503316480 @ 0x1e000000 │ │ │ │ @ instruction: 0xf8d89600 │ │ │ │ @ instruction: 0xf8d02040 │ │ │ │ ldrmi r0, [r3], #-2964 @ 0xfffff46c │ │ │ │ @ instruction: 0xf0c0461a │ │ │ │ - @ instruction: 0xf7fdff35 │ │ │ │ - bmi 0xfec92174 │ │ │ │ + @ instruction: 0xf7fdff23 │ │ │ │ + bmi 0xfec92178 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r6, [sl], #-3131 @ 0xfffff3c5 │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ tstpvs pc, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldmibeq r0!, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - cdp2 0, 13, cr15, cr12, cr0, {6} │ │ │ │ - stcllt 7, cr15, [pc, #1012] @ 0x637d4 │ │ │ │ + cdp2 0, 12, cr15, cr10, cr0, {6} │ │ │ │ + stcllt 7, cr15, [pc, #1012] @ 0x637d8 │ │ │ │ vnmls.f32 s8, s27, s13 │ │ │ │ ldcvs 15, cr1, [fp], #-448 @ 0xfffffe40 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r3], #-2186 @ 0xfffff776 │ │ │ │ vshl.s8 d20, d2, d13 │ │ │ │ vmla.i d21, d16, d0[6] │ │ │ │ @ instruction: 0xf6000091 │ │ │ │ @ instruction: 0xf8d0116c │ │ │ │ @ instruction: 0xf0c0096c │ │ │ │ - @ instruction: 0xf7fdfec7 │ │ │ │ + @ instruction: 0xf7fdfeb5 │ │ │ │ @ instruction: 0x4631bdba │ │ │ │ andscs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ - blx 0xff19f726 │ │ │ │ + blx 0xfed1f72a │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0c44628 │ │ │ │ - @ instruction: 0xf7fdfaa1 │ │ │ │ + @ instruction: 0xf7fdfa8f │ │ │ │ strcs fp, [r3], #-3784 @ 0xfffff138 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0c44630 │ │ │ │ - @ instruction: 0x4632fbb7 │ │ │ │ + ldrtmi pc, [r2], -r5, lsr #23 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0xfe59f748 │ │ │ │ + blx 0xfe11f74c │ │ │ │ mvnsle r3, r1, lsl #24 │ │ │ │ mrclt 7, 5, APSR_nzcv, cr9, cr13, {7} │ │ │ │ strtmi r0, [r9], -r2, lsr #2 │ │ │ │ andseq pc, r0, #2 │ │ │ │ andcc r4, ip, #40, 12 @ 0x2800000 │ │ │ │ - stc2 0, cr15, [r4], {196} @ 0xc4 │ │ │ │ + blx 0xffd1f766 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr7, cr13, {7} │ │ │ │ strtmi r0, [r9], -r2, ror #1 │ │ │ │ andseq pc, r8, #2 │ │ │ │ andcc r4, r4, #40, 12 @ 0x2800000 │ │ │ │ - blx 0xfff1f776 │ │ │ │ + blx 0xffa9f77a │ │ │ │ mcrlt 7, 2, pc, cr13, cr13, {7} @ │ │ │ │ @ instruction: 0xee1d4985 │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ andeq lr, r9, r1, lsl #22 │ │ │ │ stmib sp, {r1, r3, sl, lr}^ │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ strmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ bicvs pc, ip, r0, lsl #10 │ │ │ │ @ instruction: 0x0660f8d0 │ │ │ │ - cdp2 0, 12, cr15, cr4, cr0, {6} │ │ │ │ - bllt 0xfef6148c │ │ │ │ + cdp2 0, 11, cr15, cr2, cr0, {6} │ │ │ │ + bllt 0xfef61490 │ │ │ │ @ instruction: 0xee1d497a │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ tsteq r9, r0, lsl #22 │ │ │ │ strmi r4, [r3], #-1026 @ 0xfffffbfe │ │ │ │ rscvs pc, r0, lr, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0x61abf500 │ │ │ │ ldrbeq pc, [r8, #-2256] @ 0xfffff730 @ │ │ │ │ - cdp2 0, 10, cr15, cr12, cr0, {6} │ │ │ │ - bllt 0xfe9614bc │ │ │ │ + cdp2 0, 9, cr15, cr10, cr0, {6} │ │ │ │ + bllt 0xfe9614c0 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x1423f68 │ │ │ │ + b 0x1423f6c │ │ │ │ @ instruction: 0xf14002c2 │ │ │ │ @ instruction: 0xf0c6811d │ │ │ │ - blmi 0x1b2218c │ │ │ │ + blmi 0x1b22148 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpvs r0, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 0, 8, cr15, cr6, cr0, {6} │ │ │ │ + cdp2 0, 7, cr15, cr4, cr0, {6} │ │ │ │ ldcllt 7, cr15, [r6], #1012 @ 0x3f4 │ │ │ │ @ instruction: 0xee1d495d │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ andeq lr, r9, r1, lsl #22 │ │ │ │ stmib sp, {r1, r3, sl, lr}^ │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ strmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ bicsmi pc, r4, r0, lsl #4 │ │ │ │ ldrbeq pc, [r4], #2256 @ 0x8d0 @ │ │ │ │ - cdp2 0, 6, cr15, cr14, cr0, {6} │ │ │ │ - bllt 0x19e1538 │ │ │ │ + cdp2 0, 5, cr15, cr12, cr0, {6} │ │ │ │ + bllt 0x19e153c │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0c42210 │ │ │ │ - ldrtmi pc, [r2], -r7, lsr #22 @ │ │ │ │ + @ instruction: 0x4632fb15 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf978f0c4 │ │ │ │ + @ instruction: 0xf966f0c4 │ │ │ │ mrclt 7, 3, APSR_nzcv, cr5, cr13, {7} │ │ │ │ andcs r2, r8, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0x71f87a │ │ │ │ + blx 0x29f87e │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0c44628 │ │ │ │ - @ instruction: 0x3c01f96b │ │ │ │ + @ instruction: 0x3c01f959 │ │ │ │ @ instruction: 0xf7fdd1f3 │ │ │ │ stmdbmi r5, {r1, r2, r5, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x79688 │ │ │ │ + bl 0x7968c │ │ │ │ strmi r0, [r2], #-265 @ 0xfffffef7 │ │ │ │ vshl.s8 d20, d3, d14 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ stmib sp, {r0, r4, r7}^ │ │ │ │ vrhadd.s8 d2, d0, d0 │ │ │ │ @ instruction: 0xf8d061e4 │ │ │ │ @ instruction: 0xf0c006e4 │ │ │ │ - @ instruction: 0xf7fdfe3b │ │ │ │ + @ instruction: 0xf7fdfe29 │ │ │ │ vpadd.i8 d11, d5, d18 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ adceq r0, r4, #88 @ 0x58 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ addhi pc, pc, r0, asr #2 │ │ │ │ - blx 0xfef1f8d8 │ │ │ │ + blx 0xfea9f8dc │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r8, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdfe15 │ │ │ │ + @ instruction: 0xf7fdfe03 │ │ │ │ stmdbmi r8!, {r0, r2, r7, sl, fp, ip, sp, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r5, [r2], #-2112 @ 0xfffff7c0 │ │ │ │ strmi r4, [r3], #-1029 @ 0xfffffbfb │ │ │ │ rscvs pc, r0, lr, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strcs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvc r3, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ biceq pc, ip, #208, 16 @ 0xd00000 │ │ │ │ - ldc2l 0, cr15, [lr, #768]! @ 0x300 │ │ │ │ - blt 0xffde1618 │ │ │ │ + stc2l 0, cr15, [ip, #768]! @ 0x300 │ │ │ │ + blt 0xffde161c │ │ │ │ @ instruction: 0xee1d491d │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ rscvs pc, r0, lr, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strmi r4, [sp], #-1034 @ 0xfffffbf6 │ │ │ │ strcs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d07152 │ │ │ │ @ instruction: 0xf0c00348 │ │ │ │ - @ instruction: 0xf7fdfde7 │ │ │ │ + @ instruction: 0xf7fdfdd5 │ │ │ │ @ instruction: 0xf64fbade │ │ │ │ @ instruction: 0xf0c472ff │ │ │ │ - @ instruction: 0xf7fdf91b │ │ │ │ + @ instruction: 0xf7fdf909 │ │ │ │ rscscs fp, pc, #2144 @ 0x860 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf914f0c4 │ │ │ │ + @ instruction: 0xf902f0c4 │ │ │ │ mrclt 7, 3, APSR_nzcv, cr15, cr13, {7} │ │ │ │ - addeq ip, sl, r2, asr #24 │ │ │ │ - strdeq ip, [sl], lr │ │ │ │ - addeq ip, sl, sl, asr #23 │ │ │ │ - umulleq ip, sl, sl, fp │ │ │ │ - addeq ip, sl, r0, ror fp │ │ │ │ - addeq ip, sl, sl, ror #21 │ │ │ │ - @ instruction: 0x008acaba │ │ │ │ - addeq ip, sl, ip, ror #20 │ │ │ │ - addeq ip, sl, lr, lsr sl │ │ │ │ - ldrdeq ip, [sl], r8 │ │ │ │ - addeq ip, sl, sl, lsl #19 │ │ │ │ - addeq ip, sl, ip, asr r9 │ │ │ │ - addeq ip, sl, lr, lsr #18 │ │ │ │ - blx 0x129f9bc │ │ │ │ + addeq ip, sl, lr, lsr ip │ │ │ │ + strdeq ip, [sl], sl │ │ │ │ + addeq ip, sl, r6, asr #23 │ │ │ │ + umulleq ip, sl, r6, fp │ │ │ │ + addeq ip, sl, ip, ror #22 │ │ │ │ + addeq ip, sl, r6, ror #21 │ │ │ │ + @ instruction: 0x008acab6 │ │ │ │ + addeq ip, sl, r8, ror #20 │ │ │ │ + addeq ip, sl, sl, lsr sl │ │ │ │ + ldrdeq ip, [sl], r4 │ │ │ │ + addeq ip, sl, r6, lsl #19 │ │ │ │ + addeq ip, sl, r8, asr r9 │ │ │ │ + addeq ip, sl, sl, lsr #18 │ │ │ │ + blx 0xe1f9c0 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r5, r6, r8}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdfda3 │ │ │ │ + @ instruction: 0xf7fdfd91 │ │ │ │ @ instruction: 0xf0c6bc13 │ │ │ │ - blmi 0xaa1f8c │ │ │ │ + blmi 0xaa1f48 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrcs pc, ip, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2 0, cr15, [r6, #768] @ 0x300 │ │ │ │ - bllt 0xffe21708 │ │ │ │ - blx 0x41fa30 │ │ │ │ + ldc2l 0, cr15, [r4, #-768]! @ 0xfffffd00 │ │ │ │ + bllt 0xffe2170c │ │ │ │ + @ instruction: 0xf9fcf0c6 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r7, r8, ip}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdfd69 │ │ │ │ + @ instruction: 0xf7fdfd57 │ │ │ │ andscs fp, r0, #222208 @ 0x36400 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - blx 0xfe09fa68 │ │ │ │ + blx 0x1c1fa6c │ │ │ │ andscs lr, r0, #167772160 @ 0xa000000 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0x1f1fa74 │ │ │ │ + blx 0x1a9fa78 │ │ │ │ andcs lr, r0, r1, lsl #8 │ │ │ │ - teqpne r4, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_usr, pc │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ eorvc pc, ip, #64, 4 │ │ │ │ - @ instruction: 0xff24f1d7 │ │ │ │ - addeq ip, sl, r6, lsr #17 │ │ │ │ - addeq ip, sl, ip, ror #16 │ │ │ │ - addeq ip, sl, r2, lsr r8 │ │ │ │ - eorseq r9, r3, ip, ror r0 │ │ │ │ + @ instruction: 0xff12f1d7 │ │ │ │ + addeq ip, sl, r2, lsr #17 │ │ │ │ + addeq ip, sl, r8, ror #16 │ │ │ │ + addeq ip, sl, lr, lsr #16 │ │ │ │ + eorseq r9, r3, ip, rrx │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ stmdals r6, {r2, r9, sl, lr} │ │ │ │ pkhbtmi r4, r8, lr, lsl #12 │ │ │ │ @ instruction: 0xf0c04615 │ │ │ │ - @ instruction: 0xf894fa9b │ │ │ │ + @ instruction: 0xf894fa89 │ │ │ │ @ instruction: 0x460730d0 │ │ │ │ ldrtmi fp, [sl], -r3, lsl #3 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - mcr2 7, 4, pc, cr2, cr5, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr0, cr5, {7} @ │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdblt r0!, {r5, r8, r9, sl, fp, sp, lr}^ │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xf7f56bd9 │ │ │ │ - @ instruction: 0x6d63f945 │ │ │ │ + @ instruction: 0x6d63f943 │ │ │ │ strvs r4, [r3, #1091]! @ 0x443 │ │ │ │ svcvs 0x0063e7df │ │ │ │ - b 0x10678f8 │ │ │ │ + b 0x10678fc │ │ │ │ @ instruction: 0xf0c01003 │ │ │ │ - vpmin.s8 , , │ │ │ │ + vpmin.s8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xff5cf0c5 │ │ │ │ + @ instruction: 0xff4af0c5 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ ldmdavs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ push {r0, r3, r7, pc} │ │ │ │ vst1.64 {d20}, [pc :256], r0 │ │ │ │ - bl 0xfebbaa2c │ │ │ │ + bl 0xfebbaa30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ rsbsle r2, r0, sp, lsl #22 │ │ │ │ strmi r6, [r4], -r1, lsl #30 │ │ │ │ cmnle ip, r0, lsl #18 │ │ │ │ - blcs 0x17daf8 │ │ │ │ - blvs 0xfe55787c │ │ │ │ + blcs 0x17dafc │ │ │ │ + blvs 0xfe557880 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 6, sp, r3, cr5 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8d0d071 │ │ │ │ mcrcs 0, 0, r6, cr0, cr0, {4} │ │ │ │ @ instruction: 0xf0bbd174 │ │ │ │ - @ instruction: 0xf244fe3d │ │ │ │ + vceq.f32 d31, d4, d27 │ │ │ │ vmlsl.s q11, d0, d0[0] │ │ │ │ stmdavs fp!, {r0, r2, r4, r7, r9, sl} │ │ │ │ strmi r2, [r7], -r0, lsl #4 │ │ │ │ ldrsbls pc, [r8], #-132 @ 0xffffff7c @ │ │ │ │ eorne pc, r3, r6, asr r8 @ │ │ │ │ andcs r4, r8, r3, lsl #12 │ │ │ │ - blx 0xff41fb98 │ │ │ │ + blx 0xfef9fb9c │ │ │ │ ldrdge pc, [r0], -r5 │ │ │ │ - stc2l 0, cr15, [lr, #-764]! @ 0xfffffd04 │ │ │ │ + ldc2l 0, cr15, [ip, #-764] @ 0xfffffd04 │ │ │ │ @ instruction: 0xf1ba4680 │ │ │ │ cmple r6, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8e4f7f5 │ │ │ │ + @ instruction: 0xf8e2f7f5 │ │ │ │ @ instruction: 0x46416bb0 │ │ │ │ - cdp2 0, 8, cr15, cr2, cr3, {6} │ │ │ │ - blcs 0x17db64 │ │ │ │ + cdp2 0, 7, cr15, cr0, cr3, {6} │ │ │ │ + blcs 0x17db68 │ │ │ │ @ instruction: 0x4620d010 │ │ │ │ - @ instruction: 0xff40f036 │ │ │ │ + @ instruction: 0xff22f036 │ │ │ │ suble r2, ip, r0, lsl #16 │ │ │ │ @ instruction: 0xf0c068a8 │ │ │ │ - vpmax.s8 d31, d7, d11 │ │ │ │ + vmul.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r1, r3, r6, r9, sp, lr} │ │ │ │ - cdp2 0, 15, cr15, cr6, cr5, {6} │ │ │ │ + cdp2 0, 14, cr15, cr4, cr5, {6} │ │ │ │ andcs r6, r1, #6336 @ 0x18c0 │ │ │ │ strtmi r6, [r0], -r1, lsr #17 │ │ │ │ @ instruction: 0xf7f71ac9 │ │ │ │ @ instruction: 0x4638fc5f │ │ │ │ - stc2l 0, cr15, [ip, #780]! @ 0x30c │ │ │ │ + ldc2l 0, cr15, [sl, #780] @ 0x30c │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ subsls pc, r8, r4, asr #17 │ │ │ │ addsmi r2, r3, #0, 4 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr}^ │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [r9], #-772 @ 0xfffffcfc │ │ │ │ mcrr2 7, 15, pc, lr, cr7 @ │ │ │ │ @@ -85386,64 +85387,64 @@ │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46184770 │ │ │ │ @ instruction: 0xf856e7ee │ │ │ │ @ instruction: 0xf0c3102a │ │ │ │ - @ instruction: 0xe7adfe35 │ │ │ │ + str pc, [sp, r3, lsr #28]! │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x96002211 │ │ │ │ @ instruction: 0xff18f7ff │ │ │ │ @ instruction: 0xf64fe7d6 │ │ │ │ - vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ @ instruction: 0xf64f012d │ │ │ │ - vshr.s64 d20, d0, #64 │ │ │ │ - blmi 0xe3a34 │ │ │ │ + vaddl.s8 q10, d16, d0 │ │ │ │ + blmi 0xe3a38 │ │ │ │ rsbscs pc, r9, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf8c6f20f │ │ │ │ - mlaseq r3, r0, r0, r9 │ │ │ │ + @ instruction: 0xf8b4f20f │ │ │ │ + eorseq r9, r3, r0, lsl #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebbab84 │ │ │ │ + bl 0xfebbab88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ smullscc pc, r0, r0, r8 @ │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ @ instruction: 0x4631b173 │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - movwcs pc, #10397 @ 0x289d @ │ │ │ │ + movwcs pc, #10395 @ 0x289b @ │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ strmi r6, [pc], -r0, lsl #30 │ │ │ │ vmla.i8 , q2, q8 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x463a0395 │ │ │ │ - blvs 0xff6b5248 │ │ │ │ - @ instruction: 0xf854f7f5 │ │ │ │ + blvs 0xff6b524c │ │ │ │ + @ instruction: 0xf852f7f5 │ │ │ │ ldrtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ strb r6, [r0, r3, lsr #11]! │ │ │ │ subne r6, r0, r3, ror #30 │ │ │ │ andne lr, r3, r0, asr #20 │ │ │ │ - @ instruction: 0xf980f0c0 │ │ │ │ + @ instruction: 0xf96ef0c0 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c56819 │ │ │ │ - strb pc, [r2, fp, ror #28]! @ │ │ │ │ + ubfx pc, r9, #28, #3 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ andcs fp, r0, r1, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbac14 │ │ │ │ + bl 0xfebbac18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0ff8 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xffacf7ff │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -85453,255 +85454,255 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdavs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ stmdble sl, {r1, r8, r9, fp, sp}^ │ │ │ │ strmi r6, [r4], -fp, lsl #16 │ │ │ │ - blcs 0x75290 │ │ │ │ + blcs 0x75294 │ │ │ │ stmdavs r8, {r3, r4, r5, ip, lr, pc}^ │ │ │ │ cmple r2, r0, lsl #16 │ │ │ │ - blcs 0x7f6f4 │ │ │ │ + blcs 0x7f6f8 │ │ │ │ @ instruction: 0xf8d4d140 │ │ │ │ andcs r3, r1, #144 @ 0x90 │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ suble r2, r0, r0, lsl #22 │ │ │ │ stmdavs lr!, {r8, r9, sp}^ │ │ │ │ @ instruction: 0x6d22b97e │ │ │ │ @ instruction: 0xf4116b91 │ │ │ │ andle r6, sl, r0, ror pc │ │ │ │ @ instruction: 0xf4026c52 │ │ │ │ - bcs 0x7c450 │ │ │ │ + bcs 0x7c454 │ │ │ │ movwcs fp, #3852 @ 0xf0c │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ stmdavs fp!, {r0, r2, r5, r7, pc} │ │ │ │ eorsle r2, r3, r0, lsl #22 │ │ │ │ smullsne pc, r1, r4, r8 @ │ │ │ │ stmiavs fp!, {r9, sp} │ │ │ │ addsmi r4, r1, #32, 12 @ 0x2000000 │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ - bne 0xff2abec8 │ │ │ │ - blx 0x1e21a9a │ │ │ │ + bne 0xff2abecc │ │ │ │ + blx 0x1e21a9e │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdblt r1, {r0, r8, r9, sl, fp, sp, lr}^ │ │ │ │ - blcs 0x7dc84 │ │ │ │ - blvs 0xfe557df8 │ │ │ │ + blcs 0x7dc88 │ │ │ │ + blvs 0xfe557dfc │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 0, sp, r3, cr3 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ andcs sp, r0, r5, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf89483f8 │ │ │ │ - bcs 0x6bdd4 │ │ │ │ + bcs 0x6bdd8 │ │ │ │ @ instruction: 0xf894d1bb │ │ │ │ @ instruction: 0xf08330b4 │ │ │ │ ldr r0, [r6, r1, lsl #6]! │ │ │ │ - stc2l 0, cr15, [sl], #748 @ 0x2ec │ │ │ │ + ldc2l 0, cr15, [r8], {187} @ 0xbb │ │ │ │ @ instruction: 0xf8d4686b │ │ │ │ @ instruction: 0x46069058 │ │ │ │ vqdmulh.s , q2, │ │ │ │ vqdmlsl.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46030795 │ │ │ │ andcs r2, pc, r1, lsl #4 │ │ │ │ @ instruction: 0xf0c46bb9 │ │ │ │ - blvs 0xfeee211c │ │ │ │ + blvs 0xfeee20d8 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf0c34608 │ │ │ │ - @ instruction: 0xf894fda3 │ │ │ │ + @ instruction: 0xf894fd91 │ │ │ │ @ instruction: 0x462020d1 │ │ │ │ - bcs 0x7ddf0 │ │ │ │ + bcs 0x7ddf4 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ - bne 0xff2abf60 │ │ │ │ - blx 0xb21b32 │ │ │ │ + bne 0xff2abf64 │ │ │ │ + blx 0xb21b36 │ │ │ │ @ instruction: 0xf0c34630 │ │ │ │ - @ instruction: 0xf8c4fcb7 │ │ │ │ + @ instruction: 0xf8c4fca5 │ │ │ │ stmdavs fp!, {r3, r4, r6, ip, pc}^ │ │ │ │ cmnle r5, r0, lsl #22 │ │ │ │ andcs r6, r1, #10551296 @ 0xa10000 │ │ │ │ strtmi r6, [r0], -r3, ror #26 │ │ │ │ @ instruction: 0xf7f71ac9 │ │ │ │ @ instruction: 0xe7a3fb1b │ │ │ │ - blx 0xfff1fe76 │ │ │ │ + blx 0xffa9fe7a │ │ │ │ @ instruction: 0xf0bf4607 │ │ │ │ - vpadd.i8 , , │ │ │ │ + vqdmulh.s , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ strmi r6, [r0], sl, asr #4 │ │ │ │ @ instruction: 0xf0c56819 │ │ │ │ - andcs pc, r4, pc, lsr #26 │ │ │ │ - @ instruction: 0xf8a4f0c0 │ │ │ │ + andcs pc, r4, sp, lsl sp @ │ │ │ │ + @ instruction: 0xf892f0c0 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0c34638 │ │ │ │ - andcs pc, r1, r5, lsr #27 │ │ │ │ - @ instruction: 0xf898f0c0 │ │ │ │ + mulcs r1, r3, sp │ │ │ │ + @ instruction: 0xf886f0c0 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ @ instruction: 0xf0c34638 │ │ │ │ - @ instruction: 0xf8d8ffcd │ │ │ │ + @ instruction: 0xf8d8ffbb │ │ │ │ @ instruction: 0x463a1038 │ │ │ │ andcs r4, pc, r3, lsr r6 @ │ │ │ │ - @ instruction: 0xf8e0f0c4 │ │ │ │ + @ instruction: 0xf8cef0c4 │ │ │ │ ldrsbtne pc, [r8], -r8 @ │ │ │ │ @ instruction: 0x4608463a │ │ │ │ - ldc2 0, cr15, [r0, #780] @ 0x30c │ │ │ │ + ldc2l 0, cr15, [lr, #-780]! @ 0xfffffcf4 │ │ │ │ @ instruction: 0xf036e7b1 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0045f47f │ │ │ │ @ instruction: 0xf8842301 │ │ │ │ @ instruction: 0xe769307c │ │ │ │ - ldc2l 0, cr15, [ip], #-748 @ 0xfffffd14 │ │ │ │ + stc2l 0, cr15, [sl], #-748 @ 0xfffffd14 │ │ │ │ ldrsbls pc, [r8], #-132 @ 0xffffff7c @ │ │ │ │ @ instruction: 0xf0bf4607 │ │ │ │ - vpadd.i8 d31, d23, d27 │ │ │ │ + vqdmulh.s d31, d23, d25 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ pkhbtmi r2, r0, r5, lsl #7 │ │ │ │ subvs pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c56819 │ │ │ │ - @ instruction: 0x463bfcf3 │ │ │ │ + ldrtmi pc, [fp], -r1, ror #25 @ │ │ │ │ andcs r4, r4, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf0c42008 │ │ │ │ - ldrtmi pc, [r1], -r7, lsl #18 @ │ │ │ │ + @ instruction: 0x4631f8f5 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x46202212 │ │ │ │ mcr2 7, 5, pc, cr12, cr15, {7} @ │ │ │ │ @ instruction: 0xf0c34638 │ │ │ │ - @ instruction: 0xf8c4fc4f │ │ │ │ + @ instruction: 0xf8c4fc3d │ │ │ │ @ instruction: 0xe7369058 │ │ │ │ @ instruction: 0xf0c02004 │ │ │ │ - vtst.8 , , │ │ │ │ + vadd.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r1, r3, r6, r9, sp, lr} │ │ │ │ - stc2l 0, cr15, [r0, #-788] @ 0xfffffcec │ │ │ │ + stc2 0, cr15, [lr, #-788]! @ 0xfffffcec │ │ │ │ svclt 0x0000e78c │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbae54 │ │ │ │ + bl 0xfebbae58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ stmdbcs sp, {r0, r3, fp, sp, lr} │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svcvs 0x0006dc11 │ │ │ │ stmiblt r6!, {r2, r9, sl, lr} │ │ │ │ - blx 0xc21c5c │ │ │ │ + blx 0xc21c60 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ ldrtmi r6, [r2], -r9, ror #16 │ │ │ │ strtmi r2, [r0], -r0, lsl #22 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [r9], #-772 @ 0xfffffcfc │ │ │ │ - blx 0xfe4a1c64 │ │ │ │ + blx 0xfe4a1c68 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fbd70 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ ldrb pc, [r1, sp, ror #28]! @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf8d0461f │ │ │ │ strhlt r3, [r7], ip │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ - blcs 0xb551c │ │ │ │ + blcs 0xb5520 │ │ │ │ sbchi pc, r8, r0 │ │ │ │ vmul.i8 d2, d0, d15 │ │ │ │ andcs r8, r1, #187 @ 0xbb │ │ │ │ smlabbcs r0, sl, r0, r4 │ │ │ │ orreq pc, pc, r8, asr #13 │ │ │ │ @ instruction: 0xf040420a │ │ │ │ ldccs 0, cr8, [sl, #-700] @ 0xfffffd44 │ │ │ │ adchi pc, r8, r0 │ │ │ │ @ instruction: 0xf0402d16 │ │ │ │ - blcs 0x143fa0 │ │ │ │ + blcs 0x143fa4 │ │ │ │ adchi pc, sl, r0, asr #32 │ │ │ │ - blx 0xf9fff2 │ │ │ │ + blx 0xb1fff6 │ │ │ │ svcvs 0x00204680 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ vhadd.s8 q12, , q0 │ │ │ │ @ instruction: 0xf2c009f0 │ │ │ │ vmul.i8 d18, d20, d5 │ │ │ │ vqdmull.s q11, d0, d0[0] │ │ │ │ andcs r0, r0, #152576 @ 0x25400 │ │ │ │ @ instruction: 0xf8db4620 │ │ │ │ @ instruction: 0xf7f4103c │ │ │ │ - stclvs 14, cr15, [r3, #-692]! @ 0xfffffd4c │ │ │ │ + stclvs 14, cr15, [r3, #-684]! @ 0xfffffd54 │ │ │ │ strtmi r6, [r8], -r3, lsr #11 │ │ │ │ ldrdge pc, [r0], -r9 │ │ │ │ - @ instruction: 0xffdcf0bf │ │ │ │ + @ instruction: 0xffcaf0bf │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ andls r6, r4, #1769472 @ 0x1b0000 │ │ │ │ - bl 0xfa080 │ │ │ │ + bl 0xfa084 │ │ │ │ vcgt.s8 d16, d15, d10 │ │ │ │ @ instruction: 0xf2c07ad8 │ │ │ │ ldrmi r0, [r0], #-2705 @ 0xfffff56f │ │ │ │ strbmi r9, [r2], #-0 │ │ │ │ orrsmi pc, ip, sl, lsl #12 │ │ │ │ ldceq 8, cr15, [ip], {218} @ 0xda │ │ │ │ - blx 0xea0054 │ │ │ │ + blx 0xa20058 │ │ │ │ vceq.f32 d2, d0, d3 │ │ │ │ @ instruction: 0xf64880d1 │ │ │ │ - vsubw.s8 , q8, d8 │ │ │ │ + vbic.i32 , #2048 @ 0x00000800 │ │ │ │ movwls r0, #21299 @ 0x5333 │ │ │ │ orreq lr, r6, #3072 @ 0xc00 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x2114f8d3 │ │ │ │ - stc2 0, cr15, [r6], {195} @ 0xc3 │ │ │ │ - blx 0xfff20074 │ │ │ │ + ldc2l 0, cr15, [r4], #-780 @ 0xfffffcf4 │ │ │ │ + blx 0xffaa0078 │ │ │ │ ldrsbtne pc, [r8], -fp @ │ │ │ │ @ instruction: 0xf0c34683 │ │ │ │ - @ instruction: 0xf8d4fc1b │ │ │ │ + @ instruction: 0xf8d4fc09 │ │ │ │ ldrbmi r3, [r9], -r8, lsl #1 │ │ │ │ @ instruction: 0xf04f4642 │ │ │ │ @ instruction: 0xf0030be2 │ │ │ │ strtmi r0, [r0], -pc, lsl #6 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r8, #-1004] @ 0xfffffc14 │ │ │ │ - blx 0xffa2009c │ │ │ │ + blx 0xff5a00a0 │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ adcvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c59003 │ │ │ │ - andcs pc, r4, #8448 @ 0x2100 │ │ │ │ + andcs pc, r4, #3840 @ 0xf00 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - stc2l 0, cr15, [r4], #-780 @ 0xfffffcf4 │ │ │ │ + mrrc2 0, 12, pc, r2, cr3 @ │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ strbmi r9, [r2], -r3, lsl #18 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ @ instruction: 0xf0034620 │ │ │ │ @ instruction: 0xf7fb030f │ │ │ │ msrlt CPSR_sxc, #3008 @ 0xbc0 │ │ │ │ strbmi r3, [r1], -r1, lsl #28 │ │ │ │ strbmi r2, [r0], -r2, lsl #28 │ │ │ │ @ instruction: 0xf06fbf8f │ │ │ │ - blls 0x1a45fc │ │ │ │ + blls 0x1a4600 │ │ │ │ orreq lr, r6, #3072 @ 0xc00 │ │ │ │ ldrdcs pc, [ip, -r3]! │ │ │ │ - mcrr2 0, 12, pc, sl, cr3 @ │ │ │ │ + ldc2 0, cr15, [r8], #-780 @ 0xfffffcf4 │ │ │ │ @ instruction: 0xf8d94628 │ │ │ │ @ instruction: 0xf0bf5000 │ │ │ │ - bmi 0x12a3bcc │ │ │ │ - blls 0x175600 │ │ │ │ + bmi 0x12a3b88 │ │ │ │ + blls 0x175604 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stceq 8, cr15, [r0, #-872]! @ 0xfffffc98 │ │ │ │ - bl 0x13a074 │ │ │ │ + bl 0x13a078 │ │ │ │ ldrmi r0, [r9], #-520 @ 0xfffffdf8 │ │ │ │ strtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ andcs r9, r0, #0, 2 │ │ │ │ @ instruction: 0xf0c04941 │ │ │ │ - movwcs pc, #18945 @ 0x4a01 @ │ │ │ │ + movwcs pc, #18927 @ 0x49ef @ │ │ │ │ andlt r6, r7, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrdcs pc, [r8], #132 @ 0x84 │ │ │ │ @@ -85721,55 +85722,55 @@ │ │ │ │ stmiale r9!, {r0, r1, r2, r3, r4, r8, fp, sp}^ │ │ │ │ andcs r4, r0, #139 @ 0x8b │ │ │ │ addeq pc, pc, #200, 12 @ 0xc800000 │ │ │ │ rscle r4, r3, r3, lsl r2 │ │ │ │ svcvs 0x0063e738 │ │ │ │ ldmibeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - b 0x1067f8c │ │ │ │ + b 0x1067f90 │ │ │ │ @ instruction: 0xf0bf1003 │ │ │ │ - @ instruction: 0xf8d9ff27 │ │ │ │ + @ instruction: 0xf8d9ff15 │ │ │ │ vst4.8 {d17-d20}, [pc], r0 │ │ │ │ @ instruction: 0xf0c57208 │ │ │ │ - udiv r2, r5, ip │ │ │ │ + ldr pc, [r2, -r3, lsl #24]! │ │ │ │ @ instruction: 0xf0bf2003 │ │ │ │ - @ instruction: 0xf894ff1d │ │ │ │ + @ instruction: 0xf894ff0b │ │ │ │ @ instruction: 0x460530d0 │ │ │ │ strtmi fp, [sl], -r3, asr #2 │ │ │ │ tstpvc r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f52001 │ │ │ │ - movwcs pc, #11011 @ 0x2b03 @ │ │ │ │ + movwcs pc, #11009 @ 0x2b01 @ │ │ │ │ str r6, [lr, r3, ror #1]! │ │ │ │ ldmdblt fp, {r0, r1, r5, r8, r9, sl, fp, sp, lr}^ │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f46bd9 │ │ │ │ - stclvs 13, cr15, [r3, #-828]! @ 0xfffffcc4 │ │ │ │ + stclvs 13, cr15, [r3, #-820]! @ 0xfffffccc │ │ │ │ strb r6, [r8, r3, lsr #11]! │ │ │ │ subsne r6, fp, r0, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - mrc2 0, 7, pc, cr12, cr15, {5} │ │ │ │ + mcr2 0, 7, pc, cr10, cr15, {5} @ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c56819 │ │ │ │ - strb pc, [r3, r7, ror #23]! @ │ │ │ │ + ubfx pc, r5, #23, #4 │ │ │ │ @ instruction: 0xf64f2000 │ │ │ │ - vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ - blmi 0x1e43bc │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ + blmi 0x1e43c0 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1d75285 │ │ │ │ - svclt 0x0000fb59 │ │ │ │ - addeq ip, sl, sl, lsr #4 │ │ │ │ - addeq ip, sl, ip, asr r1 │ │ │ │ + svclt 0x0000fb47 │ │ │ │ + addeq ip, sl, r6, lsr #4 │ │ │ │ + addeq ip, sl, r8, asr r1 │ │ │ │ @ instruction: 0x009204f8 │ │ │ │ - eorseq r9, r3, ip, lsr #1 │ │ │ │ + mlaseq r3, ip, r0, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbb12c │ │ │ │ + bl 0xfebbb130 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i q9, q9, d0[2] │ │ │ │ smlabtlt fp, r0, r3, r0 │ │ │ │ strle r0, [r6, #-1427] @ 0xfffffa6d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -85780,15 +85781,15 @@ │ │ │ │ @ instruction: 0xf7ff2301 │ │ │ │ andcs pc, r1, r3, lsr #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbb178 │ │ │ │ + bl 0xfebbb17c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ tstlt r3, r0, asr #7 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ andcs fp, r0, r1, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -85798,15 +85799,15 @@ │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ andcs pc, r1, fp, ror #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebbb1c0 │ │ │ │ + bl 0xfebbb1c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ vmla.i q10, q10, d0[3] │ │ │ │ @ instruction: 0xb3b31340 │ │ │ │ ldrmi r6, [r5], -r3, lsl #26 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ tstle lr, r0, ror pc │ │ │ │ @@ -85821,15 +85822,15 @@ │ │ │ │ svcvs 0x0070f413 │ │ │ │ strbteq sp, [r3], ip, ror #1 │ │ │ │ stmdavs fp, {r1, r3, r5, r6, r7, r8, sl, ip, lr, pc} │ │ │ │ andeq pc, r2, #35 @ 0x23 │ │ │ │ rscle r2, r5, sp, lsl #20 │ │ │ │ @ instruction: 0xf0216849 │ │ │ │ addmi r0, fp, #536870912 @ 0x20000000 │ │ │ │ - bcs 0x3d3c7c │ │ │ │ + bcs 0x3d3c80 │ │ │ │ vqadd.s8 , q10, q7 │ │ │ │ vmla.i d22, d0, d0[0] │ │ │ │ vqadd.s8 d16, d23, d5 │ │ │ │ @ instruction: 0xf2c004f0 │ │ │ │ @ instruction: 0xf8502495 │ │ │ │ @ instruction: 0xf8502023 │ │ │ │ stmdavs r1!, {r0, r5, ip, sp} │ │ │ │ @@ -85842,97 +85843,97 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdcc pc, [ip], #128 @ 0x80 │ │ │ │ vrsubhn.i16 d20, , q2 │ │ │ │ orrslt r1, r8, r0, asr #32 │ │ │ │ stmdavs sl, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ - bcs 0x4358a4 │ │ │ │ + bcs 0x4358a8 │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ stcvs 0, cr13, [r1, #-48]! @ 0xffffffd0 │ │ │ │ @ instruction: 0xf4106b88 │ │ │ │ tstle lr, r0, ror pc │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ andcs pc, r1, r7, ror ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ mcrrvs 15, 15, r8, r9, cr8 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - b 0x1c58458 │ │ │ │ + b 0x1c5845c │ │ │ │ @ instruction: 0xf0031313 │ │ │ │ - bcs 0x3a4cb4 │ │ │ │ + bcs 0x3a4cb8 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ - blcs 0x64cbc │ │ │ │ + blcs 0x64cc0 │ │ │ │ stmiavs fp!, {r1, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ tstpeq r2, r3, lsr #32 @ p-variant is OBSOLETE │ │ │ │ svclt 0x0018429a │ │ │ │ sbcsle r2, fp, sp, lsl #18 │ │ │ │ addsmi r6, r3, #2752512 @ 0x2a0000 │ │ │ │ @ instruction: 0xf0bfd0d8 │ │ │ │ - @ instruction: 0xf8d5f981 │ │ │ │ + @ instruction: 0xf8d5f96f │ │ │ │ strmi r8, [r7], -r0 │ │ │ │ - @ instruction: 0xf948f0bf │ │ │ │ + @ instruction: 0xf936f0bf │ │ │ │ svceq 0x000ff1b8 │ │ │ │ smlalbble r4, r2, r1, r6 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ - bvs 0x10a09fc │ │ │ │ - beq 0xfe5e0bf0 │ │ │ │ - blcs 0x758f8 │ │ │ │ + bvs 0x10a0a00 │ │ │ │ + beq 0xfe5e0bf4 │ │ │ │ + blcs 0x758fc │ │ │ │ svclt 0x000c4620 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [sl], #976 @ 0x3d0 │ │ │ │ + ldc2 7, cr15, [r8], #976 @ 0x3d0 │ │ │ │ ldrdlt pc, [r4], -r5 │ │ │ │ - @ instruction: 0xf932f0bf │ │ │ │ + @ instruction: 0xf920f0bf │ │ │ │ @ instruction: 0xf1bb4680 │ │ │ │ teqle r5, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [r8], #976 @ 0x3d0 │ │ │ │ + stc2 7, cr15, [r6], #976 @ 0x3d0 │ │ │ │ strbmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0c84638 │ │ │ │ - vfma.f32 , , │ │ │ │ + sha1c.32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x463a2395 │ │ │ │ ldmdavs r9, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf85a68ab │ │ │ │ ldrmi r3, [r0, r3, lsr #32]! │ │ │ │ @ instruction: 0x46484639 │ │ │ │ - mcrr2 0, 12, pc, r2, cr8 @ │ │ │ │ + ldc2 0, cr15, [r0], #-800 @ 0xfffffce0 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - mrrc2 0, 12, pc, r8, cr8 @ │ │ │ │ + mcrr2 0, 12, pc, r6, cr8 @ │ │ │ │ strbmi r6, [sl], -r9, lsr #16 │ │ │ │ @ instruction: 0xf7f84620 │ │ │ │ stmdavs r9!, {r0, r1, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xf93ef7f8 │ │ │ │ vaba.s8 d30, d20, d1 │ │ │ │ vmull.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf85a0a95 │ │ │ │ @ instruction: 0xf0c31028 │ │ │ │ - bfc pc, (invalid: 20:1) @ │ │ │ │ + strb pc, [r1, sp, lsl #20] @ │ │ │ │ eorne pc, fp, sl, asr r8 @ │ │ │ │ - blx 0x720490 │ │ │ │ + blx 0x2a0494 │ │ │ │ svclt 0x0000e7ce │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebbb390 │ │ │ │ + bl 0xfebbb394 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ vmla.i q10, q10, d0[3] │ │ │ │ cmnlt r3, #64, 6 │ │ │ │ ldrmi r6, [r5], -r3, lsl #26 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ tstle lr, r0, ror pc │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ - blx 0xff9221b6 │ │ │ │ + blx 0xff9221ba │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mrrcvs 13, 3, fp, fp, cr8 @ │ │ │ │ svcvs 0x0070f413 │ │ │ │ strbteq sp, [r3], ip, ror #1 │ │ │ │ @@ -85953,105 +85954,105 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdcc pc, [ip], #128 @ 0x80 │ │ │ │ vrsubhn.i16 d20, , q2 │ │ │ │ orrslt r1, r8, r0, asr #32 │ │ │ │ stmdavs sl, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ - bcs 0x435a60 │ │ │ │ + bcs 0x435a64 │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ stcvs 0, cr13, [r1, #-48]! @ 0xffffffd0 │ │ │ │ @ instruction: 0xf4106b88 │ │ │ │ tstle lr, r0, ror pc │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ mulcs r1, r9, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ mcrrvs 7, 15, r8, r9, cr0 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - b 0x1c58614 │ │ │ │ + b 0x1c58618 │ │ │ │ @ instruction: 0xf0031313 │ │ │ │ - bcs 0x3a4e70 │ │ │ │ + bcs 0x3a4e74 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ - blcs 0x64e78 │ │ │ │ + blcs 0x64e7c │ │ │ │ stmiavs fp!, {r1, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0x2320b90b │ │ │ │ @ instruction: 0xf0bf60ab │ │ │ │ - @ instruction: 0xf8d5f8a9 │ │ │ │ + @ instruction: 0xf8d5f897 │ │ │ │ strmi r8, [r7], -r0 │ │ │ │ - @ instruction: 0xf870f0bf │ │ │ │ + @ instruction: 0xf85ef0bf │ │ │ │ svceq 0x000ff1b8 │ │ │ │ teqle r8, r1, lsl #13 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xffa2227a │ │ │ │ + blx 0xff9a227e │ │ │ │ ldrdge pc, [r4], -r5 │ │ │ │ - @ instruction: 0xf85ef0bf │ │ │ │ + @ instruction: 0xf84cf0bf │ │ │ │ @ instruction: 0xf1ba4680 │ │ │ │ @ instruction: 0xd12f0f0f │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xff5a229e │ │ │ │ + blx 0xff5222a2 │ │ │ │ strbmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0c84638 │ │ │ │ - stmiavs sl!, {r0, r1, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs sl!, {r0, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46384639 │ │ │ │ sbfxmi r1, r3, #15, #17 │ │ │ │ @ instruction: 0x46484639 │ │ │ │ - blx 0x1da060a │ │ │ │ + blx 0x192060e │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - blx 0xfe320612 │ │ │ │ + blx 0x1ea0616 │ │ │ │ strbmi r6, [sl], -r9, lsr #16 │ │ │ │ @ instruction: 0xf7f84620 │ │ │ │ stmdavs r9!, {r0, r2, r4, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xf870f7f8 │ │ │ │ vabd.s8 d30, d20, d17 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c31028 │ │ │ │ - @ instruction: 0xe7c7f951 │ │ │ │ + @ instruction: 0xe7c7f93f │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf948f0c3 │ │ │ │ + @ instruction: 0xf936f0c3 │ │ │ │ svclt 0x0000e7d0 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ suble r2, ip, r0, lsl #22 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [ip], -lr, asr #17 │ │ │ │ ldrdls pc, [r8], -r1 │ │ │ │ - bl 0x1f1b58 │ │ │ │ - blcs 0x864f7c │ │ │ │ + bl 0x1f1b5c │ │ │ │ + blcs 0x864f80 │ │ │ │ @ instruction: 0xf8d1dc2b │ │ │ │ strmi sl, [r5], -r4 │ │ │ │ - @ instruction: 0xf0bf4690 │ │ │ │ - @ instruction: 0xf1baf803 │ │ │ │ + @ instruction: 0xf0be4690 │ │ │ │ + @ instruction: 0xf1bafff1 │ │ │ │ strmi r0, [r7], -pc, lsl #30 │ │ │ │ @ instruction: 0xf895d13b │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x75c18 │ │ │ │ + blcs 0x75c1c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f42204 │ │ │ │ - @ instruction: 0x4633fb79 │ │ │ │ + @ instruction: 0x4633fb77 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf1b84638 │ │ │ │ eorle r0, r7, r0, lsl #30 │ │ │ │ - blx 0xff3a06a6 │ │ │ │ + blx 0xfef206aa │ │ │ │ stmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f8463a │ │ │ │ andcs pc, r1, r3, lsr #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -86063,117 +86064,117 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xff8a06f6 │ │ │ │ + blx 0xff4206fa │ │ │ │ vaba.s8 q15, q10, q3 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c3102a │ │ │ │ - strb pc, [r4, r1, ror #17] @ │ │ │ │ + strb pc, [r4, pc, asr #17] @ │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ suble r2, r8, r0, lsl #22 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ movwhi lr, #10705 @ 0x29d1 │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ - blle 0x143592c │ │ │ │ + blle 0x1435930 │ │ │ │ movwcc r6, #6222 @ 0x184e │ │ │ │ - bl 0xfe935c3c │ │ │ │ + bl 0xfe935c40 │ │ │ │ cdpcs 7, 0, cr0, cr15, cr8, {0} │ │ │ │ @ instruction: 0xf0bed043 │ │ │ │ - vrecps.f32 d31, d20, d13 │ │ │ │ + vmax.f32 d31, d20, d11 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ pkhbtmi r0, r1, r5, lsl #7 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf8baf0c3 │ │ │ │ + @ instruction: 0xf8a8f0c3 │ │ │ │ ldrdge pc, [r0], -r4 │ │ │ │ - @ instruction: 0xff90f0be │ │ │ │ + @ instruction: 0xff7ef0be │ │ │ │ @ instruction: 0xf1ba4606 │ │ │ │ @ instruction: 0xd1270f0f │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x22243a │ │ │ │ + blx 0x1a243e │ │ │ │ strbmi r4, [sl], -r3, asr #12 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0c49700 │ │ │ │ - strtmi pc, [r8], -r5, ror #21 │ │ │ │ + @ instruction: 0x4628fad3 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ @ instruction: 0xffb2f7f7 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf882f0c3 │ │ │ │ + @ instruction: 0xf870f0c3 │ │ │ │ ldrdcs lr, [r0], -r8 │ │ │ │ - ldc2 0, cr15, [r2], {191} @ 0xbf │ │ │ │ + stc2 0, cr15, [r0], {191} @ 0xbf │ │ │ │ strb r4, [r1, r1, lsl #13] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ - blx 0x16a24c8 │ │ │ │ + blx 0x16a24cc │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbb6ec │ │ │ │ + bl 0xfebbb6f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ strmi r3, [sp], -r8, asr #1 │ │ │ │ smlalbtcs pc, r0, r3, r3 @ │ │ │ │ stmdavs fp!, {r0, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ strmi fp, [r4], -r3, asr #22 │ │ │ │ - @ instruction: 0xff32f0be │ │ │ │ + @ instruction: 0xff20f0be │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0x46062f70 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vtst.8 , , q1 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0x51a4f600 │ │ │ │ stceq 8, cr15, [r4, #832]! @ 0x340 │ │ │ │ - mcr2 0, 1, pc, cr14, cr15, {5} @ │ │ │ │ + mrc2 0, 0, pc, cr12, cr15, {5} │ │ │ │ ldrtmi r6, [r2], -r9, lsr #16 │ │ │ │ @ instruction: 0xf7f74620 │ │ │ │ andcs pc, r1, r1, asr pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ ldrb pc, [r0, pc, lsl #20]! @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq fp, sl, r8, asr #20 │ │ │ │ + addeq fp, sl, r4, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbb77c │ │ │ │ + bl 0xfebbb780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ tstlt r3, r0, asr #6 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ andcs fp, r0, r1, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -86251,29 +86252,29 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [fp], pc, lsl #1 │ │ │ │ @ instruction: 0xf8904617 │ │ │ │ strmi r2, [lr], -pc, lsl #1 │ │ │ │ - blls 0x6f5ee4 │ │ │ │ + blls 0x6f5ee8 │ │ │ │ ldrdge pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ movwls r9, #40216 @ 0x9d18 │ │ │ │ biceq lr, fp, #274432 @ 0x43000 │ │ │ │ bicne lr, sl, #274432 @ 0x43000 │ │ │ │ ldrdeq pc, [r0], #128 @ 0x80 │ │ │ │ biccs lr, r5, #274432 @ 0x43000 │ │ │ │ - b 0x1149b04 │ │ │ │ + b 0x1149b08 │ │ │ │ @ instruction: 0xf89d33c7 │ │ │ │ - b 0x11448a8 │ │ │ │ - b 0x1135300 │ │ │ │ - blls 0x780c08 │ │ │ │ - blls 0x7c9314 │ │ │ │ + b 0x11448ac │ │ │ │ + b 0x1135304 │ │ │ │ + blls 0x780c0c │ │ │ │ + blls 0x7c9318 │ │ │ │ movwls r9, #33031 @ 0x8107 │ │ │ │ - @ instruction: 0xf968f7ea │ │ │ │ + @ instruction: 0xf966f7ea │ │ │ │ strmi r2, [r5], -lr, lsl #28 │ │ │ │ mrshi pc, (UNDEF: 8) @ │ │ │ │ @ instruction: 0xf0002e0f │ │ │ │ @ instruction: 0xf8d480cf │ │ │ │ cmpeq r8, r8, asr #1 │ │ │ │ @ instruction: 0xf04fbf5c │ │ │ │ movwls r7, #25344 @ 0x6300 │ │ │ │ @@ -86284,50 +86285,50 @@ │ │ │ │ cmpeq r2, r8, lsl #22 │ │ │ │ ldrbeq r4, [r8, fp, asr #1] │ │ │ │ rschi pc, r6, r0, asr #2 │ │ │ │ smullscc pc, pc, r4, r8 @ │ │ │ │ svclt 0x00142a00 │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ ldmdblt fp, {r0, r8, r9} │ │ │ │ - blcs 0x7f704 │ │ │ │ + blcs 0x7f708 │ │ │ │ eorshi pc, r5, #0 │ │ │ │ stmdacs r0, {r5, r8, r9, sl, fp, sp, lr} │ │ │ │ eorhi pc, r0, #64 @ 0x40 │ │ │ │ ldmibeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f46bd9 │ │ │ │ - @ instruction: 0x6d63f97b │ │ │ │ + @ instruction: 0x6d63f979 │ │ │ │ @ instruction: 0xf0be65a3 │ │ │ │ - @ instruction: 0x4606fe5b │ │ │ │ + strmi pc, [r6], -r9, asr #28 │ │ │ │ @ instruction: 0xf8d99807 │ │ │ │ @ instruction: 0xf0bfb000 │ │ │ │ - strmi pc, [r1], r7, lsr #21 │ │ │ │ + pkhbtmi pc, r1, r5, lsl #21 @ │ │ │ │ @ instruction: 0xf0bf9806 │ │ │ │ - strmi pc, [r2], r3, lsr #21 │ │ │ │ + pkhbtmi pc, r2, r1, lsl #21 @ │ │ │ │ @ instruction: 0xf0bf4640 │ │ │ │ - bmi 0xfeba3220 │ │ │ │ + bmi 0xfeba31dc │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2202 @ 0xfffff766 │ │ │ │ vhadd.s8 d25, d15, d2 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ - bl 0xe4a00 │ │ │ │ + bl 0xe4a04 │ │ │ │ tstls r1, sl, lsl #2 │ │ │ │ tsteq r9, r2, lsl #22 │ │ │ │ - bl 0x108bc8 │ │ │ │ + bl 0x108bcc │ │ │ │ @ instruction: 0xf500030b │ │ │ │ ldrtmi r6, [r2], #-371 @ 0xfffffe8d │ │ │ │ svceq 0x0030f8d0 │ │ │ │ - ldc2l 0, cr15, [r0, #-764] @ 0xfffffd04 │ │ │ │ + ldc2 0, cr15, [lr, #-764]! @ 0xfffffd04 │ │ │ │ @ instruction: 0xf003692b │ │ │ │ - bcs 0xa501c │ │ │ │ - bcs 0x118960 │ │ │ │ + bcs 0xa5020 │ │ │ │ + bcs 0x118964 │ │ │ │ sbchi pc, r1, r0 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf413844f │ │ │ │ @ instruction: 0xf0407a00 │ │ │ │ @ instruction: 0xf0038190 │ │ │ │ @ instruction: 0xf1b80310 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @@ -86338,61 +86339,61 @@ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ mcrcs 3, 0, r8, cr0, cr0, {4} │ │ │ │ ldrhi pc, [r5], #-0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmibeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0be469b │ │ │ │ - bmi 0xfe323f7c │ │ │ │ + bmi 0xfe323f38 │ │ │ │ bicseq pc, r0, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ @ instruction: 0xf85b4605 │ │ │ │ ldrmi r2, [r6], #-2 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ stcleq 8, cr15, [r0, #324] @ 0x144 │ │ │ │ @ instruction: 0xf0bf9600 │ │ │ │ - @ instruction: 0xf0befcb7 │ │ │ │ - strtmi pc, [r9], -r9, lsl #27 │ │ │ │ + @ instruction: 0xf0befca5 │ │ │ │ + @ instruction: 0x4629fd77 │ │ │ │ @ instruction: 0xf0c84606 │ │ │ │ - @ instruction: 0x4632f8b7 │ │ │ │ + ldrtmi pc, [r2], -r5, lsr #17 @ │ │ │ │ strtmi r9, [r0], -r4, lsl #18 │ │ │ │ ldc2 7, cr15, [ip, #988]! @ 0x3dc │ │ │ │ - ldc2l 0, cr15, [lr, #-760]! @ 0xfffffd08 │ │ │ │ + stc2l 0, cr15, [ip, #-760]! @ 0xfffffd08 │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf8c6f0c8 │ │ │ │ + @ instruction: 0xf8b4f0c8 │ │ │ │ strtmi r9, [sl], -r8, lsl #18 │ │ │ │ @ instruction: 0xf7f74620 │ │ │ │ @ instruction: 0xf1bafdb1 │ │ │ │ andle r0, ip, r0, lsl #30 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r6, [r0], -r5, lsr #17 │ │ │ │ - blvs 0xff6bfe20 │ │ │ │ + blvs 0xff6bfe24 │ │ │ │ @ instruction: 0xf7f41aaa │ │ │ │ - movwcs pc, #51435 @ 0xc8eb @ │ │ │ │ + movwcs pc, #51433 @ 0xc8e9 @ │ │ │ │ andlt r6, pc, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x144b4cc │ │ │ │ + b 0x144b4d0 │ │ │ │ @ instruction: 0xf894014a │ │ │ │ ldrsbeq r2, [fp, #-15] │ │ │ │ @ instruction: 0xf0402f00 │ │ │ │ stmdals r5, {r0, r7, pc} │ │ │ │ orrcs lr, r0, #274432 @ 0x43000 │ │ │ │ - b 0x114a8f8 │ │ │ │ - b 0x11254f8 │ │ │ │ - b 0x11355dc │ │ │ │ + b 0x114a8fc │ │ │ │ + b 0x11254fc │ │ │ │ + b 0x11355e0 │ │ │ │ movwmi r3, #45963 @ 0xb38b │ │ │ │ cmnpvs lr, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ - bcs 0x89500 │ │ │ │ + bcs 0x89504 │ │ │ │ tstphi fp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1a09805 │ │ │ │ sbcslt r0, fp, #603979776 @ 0x24000000 │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ stccs 1, cr8, [r0, #-124] @ 0xffffff84 │ │ │ │ svcge 0x0019f47f │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ @@ -86400,117 +86401,117 @@ │ │ │ │ ldrbeq r6, [sp, #-2075] @ 0xfffff7e5 │ │ │ │ subshi pc, r8, #0, 2 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, pc, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdalt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - b 0x144b538 │ │ │ │ + b 0x144b53c │ │ │ │ cmpeq fp, sl, asr #4 │ │ │ │ eorsle r2, fp, r0, lsl #30 │ │ │ │ - b 0x110ad54 │ │ │ │ + b 0x110ad58 │ │ │ │ tstmi r3, #268435464 @ 0x10000008 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ movwmi lr, #47683 @ 0xba43 │ │ │ │ movtpl pc, #61507 @ 0xf043 @ │ │ │ │ movwne pc, #1091 @ 0x443 @ │ │ │ │ @ instruction: 0xf8949306 │ │ │ │ - blcs 0x70ccc │ │ │ │ + blcs 0x70cd0 │ │ │ │ stmdacs r0, {r4, r6, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf8d4d051 │ │ │ │ - bl 0x270c4c │ │ │ │ + bl 0x270c50 │ │ │ │ stmdbvs r3, {r0, r1, r6, r9}^ │ │ │ │ @ instruction: 0x07db40d3 │ │ │ │ mrcge 5, 7, APSR_nzcv, cr6, cr15, {1} │ │ │ │ @ instruction: 0xf1b8e7d2 │ │ │ │ bicle r0, pc, r0, lsl #30 │ │ │ │ vadd.f32 q11, q2, q9 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ stmiavs r5!, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebb6200 │ │ │ │ + bne 0xfebb6204 │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - @ instruction: 0xf876f7f4 │ │ │ │ + @ instruction: 0xf874f7f4 │ │ │ │ andcs r6, r5, #6336 @ 0x18c0 │ │ │ │ strtmi r6, [fp], #-226 @ 0xffffff1e │ │ │ │ andlt r6, pc, r3, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x114adc0 │ │ │ │ + b 0x114adc4 │ │ │ │ stmdbls r9, {r0, r7, r8, r9, sp} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ movtmi lr, #6723 @ 0x1a43 │ │ │ │ orrcc lr, fp, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0434313 │ │ │ │ movwls r5, #25535 @ 0x63bf │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xe799aeb4 │ │ │ │ - b 0x10ca9f0 │ │ │ │ + b 0x10ca9f4 │ │ │ │ movwmi r2, #45440 @ 0xb180 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ movwmi lr, #47683 @ 0xba43 │ │ │ │ orrspl pc, pc, #67 @ 0x43 │ │ │ │ - bcs 0x895fc │ │ │ │ + bcs 0x89600 │ │ │ │ tstphi r7, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcc 0x2cb600 │ │ │ │ - blcs 0x11155c │ │ │ │ + blcc 0x2cb604 │ │ │ │ + blcs 0x111560 │ │ │ │ adchi pc, r2, r0, asr #4 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ @ instruction: 0xf24eae9c │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strle r0, [r3, #1369] @ 0x559 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - strbvc pc, [r4, #1612]! @ 0x64c @ │ │ │ │ - streq pc, [pc, #-704]! @ 0x64754 │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + ldrbvc pc, [r4, #1612] @ 0x64c @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x64758 │ │ │ │ + mvnvc pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ umullvc pc, pc, r4, r8 @ │ │ │ │ @ instruction: 0xf1b84632 │ │ │ │ svclt 0x00080f00 │ │ │ │ @ instruction: 0xf64f4629 │ │ │ │ - vsubhn.i16 d18, q0, q14 │ │ │ │ + vmov.i32 d18, #201326592 @ 0x0c000000 │ │ │ │ @ instruction: 0xf64f062d │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vabal.s8 q9, d0, d16 │ │ │ │ svccs 0x0000052d │ │ │ │ shadd16mi fp, r5, r8 │ │ │ │ @ instruction: 0xf64f465b │ │ │ │ - vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ + vmla.i d18, d0, d0[3] │ │ │ │ strls r0, [r1, #-45] @ 0xffffffd3 │ │ │ │ - @ instruction: 0xf868f0f3 │ │ │ │ + @ instruction: 0xf856f0f3 │ │ │ │ svclt 0x0000e75e │ │ │ │ - @ instruction: 0x008ab7b0 │ │ │ │ - addeq fp, sl, r0, lsr #14 │ │ │ │ + addeq fp, sl, ip, lsr #15 │ │ │ │ + addeq fp, sl, ip, lsl r7 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ svccs 0x0000af20 │ │ │ │ msrhi CPSR_fsx, r0 │ │ │ │ - ldc2 0, cr15, [r4], #760 @ 0x2f8 │ │ │ │ + stc2 0, cr15, [r2], #760 @ 0x2f8 │ │ │ │ @ instruction: 0xf0be4607 │ │ │ │ - blls 0x1a3c68 │ │ │ │ - blcs 0x436478 │ │ │ │ + blls 0x1a3c24 │ │ │ │ + blcs 0x43647c │ │ │ │ mvnshi pc, r0, asr #32 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xfff2f7f3 │ │ │ │ - stc2l 0, cr15, [ip], #-760 @ 0xfffffd08 │ │ │ │ + @ instruction: 0xfff0f7f3 │ │ │ │ + mrrc2 0, 11, pc, sl, cr14 @ │ │ │ │ strmi r9, [r1], r8, lsl #22 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89481e3 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x76328 │ │ │ │ + blcs 0x7632c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - strbmi pc, [sl], -r1, ror #31 @ │ │ │ │ + @ instruction: 0x464affdf │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - @ instruction: 0xf830f0c8 │ │ │ │ - blcs 0x7fc6c │ │ │ │ + @ instruction: 0xf81ef0c8 │ │ │ │ + blcs 0x7fc70 │ │ │ │ subhi pc, r5, #0 │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ mrc 2, 0, r8, cr13, cr11, {4} │ │ │ │ vrecps.f32 , , q8 │ │ │ │ @ instruction: 0xf2c009f0 │ │ │ │ @ instruction: 0x469b2995 │ │ │ │ @ instruction: 0xf8d94ab5 │ │ │ │ @@ -86519,66 +86520,66 @@ │ │ │ │ andcs r3, r0, #2 │ │ │ │ ldrmi r4, [lr], #-1055 @ 0xfffffbe1 │ │ │ │ @ instruction: 0xf640440b │ │ │ │ vsra.s64 q8, q0, #64 │ │ │ │ @ instruction: 0xf8510192 │ │ │ │ stmib sp, {r3, r6, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf0bf6700 │ │ │ │ - stmdbvs r9!, {r0, r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r9!, {r0, r1, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf53f064a │ │ │ │ @ instruction: 0xf3c1aebc │ │ │ │ strtmi r3, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf8daf7f5 │ │ │ │ + @ instruction: 0xf8d8f7f5 │ │ │ │ @ instruction: 0x4620e6b8 │ │ │ │ - blx 0x1b20cee │ │ │ │ + blx 0x16a0cf2 │ │ │ │ strmi r6, [r2], fp, lsr #18 │ │ │ │ @ instruction: 0xf8d4e669 │ │ │ │ - blls 0x1ace18 │ │ │ │ + blls 0x1ace1c │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - blcc 0x2c4d48 │ │ │ │ - blcs 0x1116a0 │ │ │ │ + blcc 0x2c4d4c │ │ │ │ + blcs 0x1116a4 │ │ │ │ rscshi pc, fp, r0, lsl #4 │ │ │ │ mulscs r4, sp, r8 │ │ │ │ - orrvc pc, r8, #72, 12 @ 0x4800000 │ │ │ │ + cmnpvc r8, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ @ instruction: 0xf28afa5f │ │ │ │ teqpcc r6, r3 @ @ p-variant is OBSOLETE │ │ │ │ bfieq r4, r3, #2, #25 │ │ │ │ stclge 5, cr15, [sl, #508]! @ 0x1fc │ │ │ │ ldrsbtcs pc, [ip], r4 @ │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - bcs 0xc51b8 │ │ │ │ + bcs 0xc51bc │ │ │ │ stclge 4, cr15, [r2, #508]! @ 0x1fc │ │ │ │ ldmibeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d99806 │ │ │ │ @ instruction: 0xf0bf9000 │ │ │ │ - blmi 0xfe422e48 │ │ │ │ + blmi 0xfe422e04 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #13828096 @ 0xd30000 │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0x61acf600 │ │ │ │ @ instruction: 0xf8d0444b │ │ │ │ @ instruction: 0xf0bf0eac │ │ │ │ - strb pc, [r3, #2833] @ 0xb11 @ │ │ │ │ + strb pc, [r3, #2815] @ 0xaff @ │ │ │ │ vmax.f32 q11, , │ │ │ │ @ instruction: 0xf2c009f0 │ │ │ │ umaalne r2, r0, r5, r9 │ │ │ │ andne lr, r3, r0, asr #20 │ │ │ │ - @ instruction: 0xf894f0bf │ │ │ │ + @ instruction: 0xf882f0bf │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ - stc2 0, cr15, [r2, #784] @ 0x310 │ │ │ │ + ldc2l 0, cr15, [r0, #-784]! @ 0xfffffcf0 │ │ │ │ stmibvs fp!, {r1, r4, r6, r7, r8, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf894b123 │ │ │ │ - blcs 0x70f6c │ │ │ │ + blcs 0x70f70 │ │ │ │ stclge 4, cr15, [r4, #508] @ 0x1fc │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ svclt 0x00cc2e0d │ │ │ │ strcs r2, [r1], -r0, lsl #12 │ │ │ │ @ instruction: 0x0653ea16 │ │ │ │ ldcge 4, cr15, [sl, #508]! @ 0x1fc │ │ │ │ @ instruction: 0xf413692b │ │ │ │ @@ -86586,331 +86587,331 @@ │ │ │ │ svcvs 0x0023adf4 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ vrhadd.s8 d24, d20, d0 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ strcs r4, [r0], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7f36bd9 │ │ │ │ - stclvs 15, cr15, [r3, #-204]! @ 0xffffff34 │ │ │ │ + stclvs 15, cr15, [r3, #-196]! @ 0xffffff3c │ │ │ │ stmdbvs fp!, {r0, r1, r5, r7, r8, sl, sp, lr} │ │ │ │ @ instruction: 0xf8d4e5e1 │ │ │ │ - bcs 0xacf0c │ │ │ │ - blls 0x1d8c50 │ │ │ │ + bcs 0xacf10 │ │ │ │ + blls 0x1d8c54 │ │ │ │ sbcslt r3, fp, #9216 @ 0x2400 │ │ │ │ stmible r7, {r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ strbt sl, [r4], r4, lsl #27 │ │ │ │ @ instruction: 0xf47f2f00 │ │ │ │ strbt sl, [r3], -r2, ror #29 │ │ │ │ - blcs 0x176588 │ │ │ │ - blcs 0x4148a0 │ │ │ │ - blls 0x1d9228 │ │ │ │ + blcs 0x17658c │ │ │ │ + blcs 0x4148a4 │ │ │ │ + blls 0x1d922c │ │ │ │ sbcslt r3, fp, #9216 @ 0x2400 │ │ │ │ @ instruction: 0xf63f2b02 │ │ │ │ ldrb sl, [r3, -pc, ror #26]! │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ stcvs 0, cr8, [fp], #-648 @ 0xfffffd78 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ mcrcs 1, 0, r8, cr0, cr15, {2} │ │ │ │ orrhi pc, r9, r0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmibeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0be469b │ │ │ │ - bmi 0x14a3a64 │ │ │ │ + bmi 0x14a3a20 │ │ │ │ bicseq pc, r0, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ @ instruction: 0xf85b4605 │ │ │ │ ldrmi r2, [r6], #-2 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ ldceq 8, cr15, [ip, #-324]! @ 0xfffffebc │ │ │ │ @ instruction: 0xf0bf9600 │ │ │ │ - blls 0x1a36ec │ │ │ │ + blls 0x1a36a8 │ │ │ │ @ instruction: 0xf0002b0f │ │ │ │ - blls 0x184f7c │ │ │ │ + blls 0x184f80 │ │ │ │ @ instruction: 0xf0002b0d │ │ │ │ - bls 0x185118 │ │ │ │ + bls 0x18511c │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534629 │ │ │ │ @ instruction: 0xf0c20022 │ │ │ │ - ldrb pc, [lr, #3195] @ 0xc7b @ │ │ │ │ - blx 0x1520fc2 │ │ │ │ + ldrb pc, [lr, #3177] @ 0xc69 @ │ │ │ │ + blx 0x10a0fc6 │ │ │ │ strmi r9, [r7], -r4, lsl #22 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89480bf │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x7655c │ │ │ │ + blcs 0x76560 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - stclvs 14, cr15, [fp], #-796 @ 0xfffffce4 │ │ │ │ + stclvs 14, cr15, [fp], #-788 @ 0xfffffcec │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ mcrcs 1, 0, r8, cr0, cr10, {1} │ │ │ │ msrhi SPSR_xc, r0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmibeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - bmi 0xbf6770 │ │ │ │ + bmi 0xbf6774 │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r2, fp, asr r8 @ │ │ │ │ - ldrmi r2, [pc], #-512 @ 0x64d14 │ │ │ │ + ldrmi r2, [pc], #-512 @ 0x64d18 │ │ │ │ strmi r4, [fp], #-1054 @ 0xfffffbe2 │ │ │ │ bicseq pc, r0, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ svceq 0x00ccf851 │ │ │ │ strvs lr, [r0, -sp, asr #19] │ │ │ │ - blx 0x1ea1028 │ │ │ │ + blx 0x1a2102c │ │ │ │ stccs 6, cr14, [r0, #-932] @ 0xfffffc5c │ │ │ │ stcge 4, cr15, [r1, #-508] @ 0xfffffe04 │ │ │ │ vrshl.s8 q15, q10, │ │ │ │ @ instruction: 0xf2c009f0 │ │ │ │ movwls r2, #55701 @ 0xd995 │ │ │ │ - blx 0xff4a102e │ │ │ │ + blx 0xff021032 │ │ │ │ movwls r6, #52643 @ 0xcda3 │ │ │ │ @ instruction: 0xf0be900b │ │ │ │ - @ instruction: 0xf8d9fb0f │ │ │ │ + @ instruction: 0xf8d9fafd │ │ │ │ vst4.8 {d17-d20}, [pc], r0 │ │ │ │ andls r6, sl, r7, lsl #5 │ │ │ │ - mcrr2 0, 12, pc, sl, cr4 @ │ │ │ │ + ldc2 0, cr15, [r8], #-784 @ 0xfffffcf0 │ │ │ │ @ instruction: 0xf04f9b0d │ │ │ │ stmdbls sl, {r0, r8, fp} │ │ │ │ vpmax.s8 d15, d3, d9 │ │ │ │ @ instruction: 0xf0c24608 │ │ │ │ - andcs pc, r0, #9280 @ 0x2440 │ │ │ │ + andcs pc, r0, #8128 @ 0x1fc0 │ │ │ │ movwne lr, #43485 @ 0xa9dd │ │ │ │ @ instruction: 0xf0c32008 │ │ │ │ - @ instruction: 0x464af855 │ │ │ │ + strbmi pc, [sl], -r3, asr #16 @ │ │ │ │ tstcs r0, r2, lsl #6 │ │ │ │ movwls r4, #1568 @ 0x620 │ │ │ │ @ instruction: 0xf7fe9b06 │ │ │ │ movwcs pc, #3329 @ 0xd01 @ │ │ │ │ rscvs r9, r3, fp, lsl #16 │ │ │ │ - blx 0xfe72109e │ │ │ │ + blx 0xfe2a10a2 │ │ │ │ strvs r9, [r3, #2828]! @ 0xb0c │ │ │ │ - bvs 0xfea9eae8 │ │ │ │ - @ instruction: 0xffa0f0be │ │ │ │ + bvs 0xfea9eaec │ │ │ │ + @ instruction: 0xff8ef0be │ │ │ │ ldrb r4, [ip, -r5, lsl #12]! │ │ │ │ ldrdeq lr, [sl, -r5] │ │ │ │ - @ instruction: 0xffb4f0be │ │ │ │ + @ instruction: 0xffa2f0be │ │ │ │ ldrb r4, [r2, #-1541] @ 0xfffff9fb │ │ │ │ - addeq fp, sl, sl, ror r4 │ │ │ │ - ldrdeq fp, [sl], r8 │ │ │ │ - ldrdeq fp, [sl], r8 │ │ │ │ - addeq fp, sl, r0, asr r2 │ │ │ │ + addeq fp, sl, r6, ror r4 │ │ │ │ + ldrdeq fp, [sl], r4 │ │ │ │ + ldrdeq fp, [sl], r4 │ │ │ │ + addeq fp, sl, ip, asr #4 │ │ │ │ @ instruction: 0xf64c9b09 │ │ │ │ - vmls.f d23, d16, d0[5] │ │ │ │ + vshl.s64 , q2, #0 │ │ │ │ stmdbls r5, {r0, r1, r2, r3, r5, r8, sl} │ │ │ │ movwge lr, #6605 @ 0x19cd │ │ │ │ tstls r0, r2, lsr r6 │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + mvnvc pc, ip, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - strtcs pc, [ip], -pc, asr #12 │ │ │ │ + ldrcs pc, [ip], -pc, asr #12 │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ umullvc pc, pc, r4, r8 @ │ │ │ │ svceq 0x0000f1b8 │ │ │ │ strtmi fp, [r9], -r8, lsl #30 │ │ │ │ - ldrcs pc, [r0, #-1615]! @ 0xfffff9b1 │ │ │ │ + strcs pc, [r0, #-1615]! @ 0xfffff9b1 │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ svccs 0x0000465b │ │ │ │ shadd16mi fp, r5, r8 │ │ │ │ - adcscs pc, r0, pc, asr #12 │ │ │ │ + adccs pc, r0, pc, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf0f29503 │ │ │ │ - ldrb pc, [pc, #-3721]! @ 0x63f87 @ │ │ │ │ + ldrb pc, [pc, #-3703]! @ 0x63f9d @ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbsmi pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0xf0be681e │ │ │ │ - bmi 0xfea24ba0 │ │ │ │ + bmi 0xfea24b5c │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #10158080 @ 0x9b0000 │ │ │ │ andls r4, r1, r8, lsl r4 │ │ │ │ rscsmi pc, r0, ip, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ tstpvs r6, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d04433 │ │ │ │ @ instruction: 0xf0bf0960 │ │ │ │ - ldr pc, [r8, #-2535] @ 0xfffff619 │ │ │ │ + ldr pc, [r8, #-2517] @ 0xfffff62b │ │ │ │ vpmax.s8 d25, d4, d4 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c21022 │ │ │ │ - strb pc, [r0, -fp, lsr #23] @ │ │ │ │ + @ instruction: 0xe740fb99 │ │ │ │ vpmax.s8 d25, d4, d8 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c21022 │ │ │ │ - ldr pc, [ip], -r1, lsr #23 │ │ │ │ + ldr pc, [ip], -pc, lsl #23 │ │ │ │ vpmax.s8 d25, d4, d4 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c21022 │ │ │ │ - @ instruction: 0xe601fb97 │ │ │ │ + str pc, [r1], -r5, lsl #23 │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ @ instruction: 0xf57f011b │ │ │ │ stcvs 12, cr10, [r3, #-300]! @ 0xfffffed4 │ │ │ │ @ instruction: 0x3094f8d3 │ │ │ │ svceq 0x0070f413 │ │ │ │ mcrrge 4, 3, pc, r4, cr15 @ │ │ │ │ ldmibeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andls r9, sl, #393216 @ 0x60000 │ │ │ │ ldrdls pc, [r0], -r9 │ │ │ │ - @ instruction: 0xff14f0be │ │ │ │ + @ instruction: 0xff02f0be │ │ │ │ vnmls.f64 d4, d29, d1 │ │ │ │ - bls 0x2ecc80 │ │ │ │ + bls 0x2ecc84 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2251 @ 0xfffff735 │ │ │ │ vhadd.s8 d25, d15, d0 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf6000091 │ │ │ │ strbmi r6, [fp], #-296 @ 0xfffffed8 │ │ │ │ mcreq 8, 1, pc, cr8, cr0, {6} @ │ │ │ │ - @ instruction: 0xf972f0bf │ │ │ │ + @ instruction: 0xf960f0bf │ │ │ │ @ instruction: 0xf8d4e424 │ │ │ │ ldreq r3, [r9, #200] @ 0xc8 │ │ │ │ mcrge 5, 7, pc, cr1, cr15, {3} @ │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - stc2l 0, cr15, [ip], {194} @ 0xc2 │ │ │ │ + ldc2 0, cr15, [sl], #776 @ 0x308 │ │ │ │ svcvs 0x0060e6d9 │ │ │ │ ldmibeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - b 0x1129074 │ │ │ │ + b 0x1129078 │ │ │ │ @ instruction: 0xf0be1000 │ │ │ │ - @ instruction: 0xf8d9fee9 │ │ │ │ + @ instruction: 0xf8d9fed7 │ │ │ │ vst4.8 {d17-d20}, [pc], r0 │ │ │ │ @ instruction: 0xf0c47208 │ │ │ │ - @ instruction: 0xe66efbd7 │ │ │ │ + strbt pc, [lr], -r5, asr #23 @ │ │ │ │ @ instruction: 0xf0be6b2d │ │ │ │ - vpmax.s8 d31, d7, d21 │ │ │ │ + vpmin.s8 d31, d7, d3 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x462a2395 │ │ │ │ ldmdavs r9, {r0, r2, r9, sl, lr} │ │ │ │ - blx 0x1821246 │ │ │ │ + blx 0x13a124a │ │ │ │ @ instruction: 0xf0bee6b3 │ │ │ │ - vpmax.s8 , , │ │ │ │ + vpmin.s8 d31, d7, d27 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ - blvs 0xaedd98 │ │ │ │ + blvs 0xaedd9c │ │ │ │ ldmdavs r9, {r0, r2, r9, sl, lr} │ │ │ │ - ldc2l 0, cr15, [r4, #784]! @ 0x310 │ │ │ │ + stc2l 0, cr15, [r2, #784]! @ 0x310 │ │ │ │ vshl.s8 d30, d3, d23 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ - blvs 0xaeddac │ │ │ │ + blvs 0xaeddb0 │ │ │ │ ldmdavs r9, {r3, r4, r5, r9, sl, lr} │ │ │ │ - cdp2 0, 8, cr15, cr10, cr4, {6} │ │ │ │ + cdp2 0, 7, cr15, cr8, cr4, {6} │ │ │ │ vrshl.s8 q15, , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ - blvs 0xaeddc0 │ │ │ │ + blvs 0xaeddc4 │ │ │ │ ldmdavs r9, {r3, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xfeb21286 │ │ │ │ + blx 0xfe6a128a │ │ │ │ vrshl.s8 q15, , │ │ │ │ @ instruction: 0xf2c009f0 │ │ │ │ @ instruction: 0xf0be2995 │ │ │ │ - @ instruction: 0x4606fa5d │ │ │ │ + strmi pc, [r6], -fp, asr #20 │ │ │ │ @ instruction: 0xf8d99807 │ │ │ │ @ instruction: 0xf0be5000 │ │ │ │ - bmi 0x13e4a34 │ │ │ │ + bmi 0x13e49f0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r4, [sl], #-1691 @ 0xfffff965 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf6001953 │ │ │ │ ldrtmi r7, [r2], #-436 @ 0xfffffe4c │ │ │ │ svceq 0x00b4f8d0 │ │ │ │ - @ instruction: 0xf906f0bf │ │ │ │ + @ instruction: 0xf8f4f0bf │ │ │ │ vmin.s8 q15, , │ │ │ │ @ instruction: 0xf2c009f0 │ │ │ │ @ instruction: 0xf0be2995 │ │ │ │ - @ instruction: 0x4606fa3b │ │ │ │ + strmi pc, [r6], -r9, lsr #20 │ │ │ │ @ instruction: 0xf8d99807 │ │ │ │ @ instruction: 0xf0be8000 │ │ │ │ - blmi 0xfe49f0 │ │ │ │ + blmi 0xfe49ac │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1683 @ 0xfffff96d │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ @ instruction: 0x71b4f600 │ │ │ │ @ instruction: 0xf8d04432 │ │ │ │ @ instruction: 0xf0bf0fb4 │ │ │ │ - str pc, [r0], r3, ror #17 │ │ │ │ + pkhtb pc, r0, r1, asr #17 @ │ │ │ │ ldmibeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x6a1304 │ │ │ │ + blx 0x221308 │ │ │ │ stmdals r7, {r1, r2, r9, sl, lr} │ │ │ │ ldrdhi pc, [r0], -r9 │ │ │ │ - mcr2 0, 3, pc, cr4, cr14, {5} @ │ │ │ │ + mrc2 0, 2, pc, cr2, cr14, {5} │ │ │ │ vnmls.f64 d4, d13, d28 │ │ │ │ @ instruction: 0x46932f70 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ vhadd.s8 d25, d15, d0 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ - bl 0xe5278 │ │ │ │ + bl 0xe527c │ │ │ │ @ instruction: 0xf6000308 │ │ │ │ ldrtmi r7, [r2], #-436 @ 0xfffffe4c │ │ │ │ svceq 0x00b4f8d0 │ │ │ │ - @ instruction: 0xf8c0f0bf │ │ │ │ + @ instruction: 0xf8aef0bf │ │ │ │ vrshl.s8 q15, q4, │ │ │ │ @ instruction: 0xf2c009f0 │ │ │ │ @ instruction: 0xf0be2995 │ │ │ │ - @ instruction: 0x4606f9f5 │ │ │ │ + strmi pc, [r6], -r3, ror #19 │ │ │ │ @ instruction: 0xf8d99807 │ │ │ │ @ instruction: 0xf0be5000 │ │ │ │ - blmi 0x7a4964 │ │ │ │ + blmi 0x7a4920 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1683 @ 0xfffff96d │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf6001953 │ │ │ │ ldrtmi r7, [r2], #-436 @ 0xfffffe4c │ │ │ │ svceq 0x00b4f8d0 │ │ │ │ - @ instruction: 0xf89ef0bf │ │ │ │ - bllt 0xff463088 │ │ │ │ + @ instruction: 0xf88cf0bf │ │ │ │ + bllt 0xff46308c │ │ │ │ @ instruction: 0xf64f2000 │ │ │ │ - vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ - blmi 0x42554c │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ + blmi 0x425550 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1d6421c │ │ │ │ - @ instruction: 0xf64ffa91 │ │ │ │ - vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf64ffa7f │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ @ instruction: 0xf64f012d │ │ │ │ - vmvn.i32 d18, #8 @ 0x00000008 │ │ │ │ - blmi 0x2a5168 │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ + blmi 0x2a516c │ │ │ │ adccc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ - stc2 2, cr15, [r4, #-52]! @ 0xffffffcc │ │ │ │ - addeq fp, sl, r0, lsr r1 │ │ │ │ - umulleq fp, sl, r8, r0 │ │ │ │ - addeq sl, sl, r2, asr #31 │ │ │ │ - addeq sl, sl, lr, ror pc │ │ │ │ - addeq sl, sl, r8, lsr pc │ │ │ │ - strdeq sl, [sl], r2 │ │ │ │ - ldrsbteq r9, [r3], -r8 │ │ │ │ - eorseq r9, r3, r0, asr #1 │ │ │ │ + ldc2 2, cr15, [r2, #-52] @ 0xffffffcc │ │ │ │ + addeq fp, sl, ip, lsr #2 │ │ │ │ + umulleq fp, sl, r4, r0 │ │ │ │ + @ instruction: 0x008aafbe │ │ │ │ + addeq sl, sl, sl, ror pc │ │ │ │ + addeq sl, sl, r4, lsr pc │ │ │ │ + addeq sl, sl, lr, ror #29 │ │ │ │ + eorseq r9, r3, r8, asr #1 │ │ │ │ + ldrhteq r9, [r3], -r0 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ stmdavs r9, {r1, r3, r9, sl, lr} │ │ │ │ svceq 0x0002f013 │ │ │ │ stmdbcs r1, {r0, ip, lr, pc} │ │ │ │ @ instruction: 0xf013d92b │ │ │ │ andle r6, r2, r0, lsl #31 │ │ │ │ movtcs pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0xf1a1b31b │ │ │ │ - blcs 0x1a5d20 │ │ │ │ + blcs 0x1a5d24 │ │ │ │ ldrlt sp, [r0, #-2337]! @ 0xfffff6df │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldmib r2, {r0, r1, r2, r7, ip, sp, pc}^ │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strcs r3, [r0], #-1028 @ 0xfffffbfc │ │ │ │ @@ -86925,34 +86926,34 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbcs sp, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ ldrdcs sp, [r0], -sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbc35c │ │ │ │ + bl 0xfebbc360 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe0 │ │ │ │ strmi r2, [ip], r8, asr #1 │ │ │ │ stmdavs r9, {r1, r2, r7, ip, sp, pc} │ │ │ │ strle r0, [r1, #-1940] @ 0xfffff86c │ │ │ │ stmdble r5!, {r0, r8, fp, sp} │ │ │ │ strle r0, [r2, #-339] @ 0xfffffead │ │ │ │ subcs pc, r0, #134217731 @ 0x8000003 │ │ │ │ @ instruction: 0xf1a1b1f2 │ │ │ │ - blcs 0x1a5da4 │ │ │ │ + blcs 0x1a5da8 │ │ │ │ @ instruction: 0xf8dcd91c │ │ │ │ strcs r3, [r1], #-16 │ │ │ │ @ instruction: 0xf8dc9305 │ │ │ │ movwls r3, #16396 @ 0x400c │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r3, #1026 @ 0x402 │ │ │ │ andcc lr, r1, #220, 18 @ 0x370000 │ │ │ │ strtmi r9, [r2], -r1, lsl #4 │ │ │ │ - blx 0xfe2231a4 │ │ │ │ + blx 0xfe2231a8 │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xdce2290d │ │ │ │ andlt r2, r6, r0 │ │ │ │ @@ -86962,255 +86963,255 @@ │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ strle r0, [r6, #-1435] @ 0xfffffa65 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ push {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebbc3f0 │ │ │ │ + bl 0xfebbc3f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r0, ror #31 │ │ │ │ ldmib r1, {r1, r7, ip, sp, pc}^ │ │ │ │ strmi r2, [r4], -r1, lsl #2 │ │ │ │ - blx 0xfe4a31d2 │ │ │ │ + blx 0xfe4231d6 │ │ │ │ strmi r6, [r0], lr, lsr #16 │ │ │ │ - @ instruction: 0xf8b0f0be │ │ │ │ + @ instruction: 0xf89ef0be │ │ │ │ strmi r2, [r7], -pc, lsl #28 │ │ │ │ @ instruction: 0xf894d11d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x76a9c │ │ │ │ + blcs 0x76aa0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - stmdavs sp!, {r0, r1, r2, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs sp!, {r0, r2, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi fp, [r0], -r5, ror #3 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ - blx 0xfe923232 │ │ │ │ + blx 0xfe923236 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q10, q8 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c21026 │ │ │ │ - stmdavs sp!, {r0, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs sp!, {r0, r1, r3, r4, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ mvnle r2, r0, lsl #26 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs lr, {r6, r9, sl, lr} │ │ │ │ - ldc2 0, cr15, [r6, #-760]! @ 0xfffffd08 │ │ │ │ + stc2 0, cr15, [r4, #-760]! @ 0xfffffd08 │ │ │ │ @ instruction: 0xee1d4916 │ │ │ │ qsub16mi r3, sl, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2139 @ 0xfffff7a5 │ │ │ │ vhadd.s8 d25, d12, d1 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ - ldrmi r0, [pc], #-145 @ 0x65290 │ │ │ │ + ldrmi r0, [pc], #-145 @ 0x65294 │ │ │ │ ldrtmi r9, [r3], #-1792 @ 0xfffff900 │ │ │ │ tstpvs r6, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ stmdbeq r0!, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xffbef0be │ │ │ │ + @ instruction: 0xffacf0be │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stclvs 8, cr6, [r2, #-660]! @ 0xfffffd6c │ │ │ │ - blvs 0xff6b6b30 │ │ │ │ + blvs 0xff6b6b34 │ │ │ │ @ instruction: 0xf7f31aaa │ │ │ │ - movwcs pc, #52191 @ 0xcbdf @ │ │ │ │ + movwcs pc, #52189 @ 0xcbdd @ │ │ │ │ rscvs r2, r3, r1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldrdeq sl, [sl], ip │ │ │ │ + ldrdeq sl, [sl], r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbc4dc │ │ │ │ + bl 0xfebbc4e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r3, r2, lsl #4 │ │ │ │ ldrdvs lr, [r0, -r1] │ │ │ │ subseq r4, fp, r4, lsl #12 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf503fa62 │ │ │ │ @ instruction: 0xf7f34632 │ │ │ │ - @ instruction: 0x4607fb13 │ │ │ │ - @ instruction: 0xf834f0be │ │ │ │ + @ instruction: 0x4607fb11 │ │ │ │ + @ instruction: 0xf822f0be │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf970f0c2 │ │ │ │ + @ instruction: 0xf95ef0c2 │ │ │ │ @ instruction: 0xf04fb14e │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe40f0 │ │ │ │ vqdmulh.s d27, d7, d29 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46382395 │ │ │ │ @ instruction: 0xf0be681f │ │ │ │ - ldmdbmi r6, {r0, r1, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r6, {r0, r2, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ ldmdapl fp, {r0, r3, fp, sp, lr}^ │ │ │ │ andls r4, r1, r8, lsl r4 │ │ │ │ rscsmi pc, r0, ip, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ @ instruction: 0xf500443b │ │ │ │ @ instruction: 0xf8d06116 │ │ │ │ @ instruction: 0xf0be0960 │ │ │ │ - vrecps.f32 , q2, │ │ │ │ + vmax.f32 , q2, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ stmiavs r5!, {r0, r2, r4, r7, r8, r9} │ │ │ │ strtmi r6, [r0], -r2, ror #26 │ │ │ │ - bne 0xfeb002d4 │ │ │ │ - blx 0xfe0a3342 │ │ │ │ + bne 0xfeb002d8 │ │ │ │ + blx 0x2023346 │ │ │ │ rscvs r2, r3, ip, lsl #6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - addeq sl, sl, lr, lsl ip │ │ │ │ + addeq sl, sl, sl, lsl ip │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ addlt r4, r2, r4, lsl #12 │ │ │ │ addvs pc, r0, r3, asr #7 │ │ │ │ eorsle r2, fp, r0, lsl #16 │ │ │ │ strmi r6, [sp], -pc, lsl #16 │ │ │ │ eorsle r2, pc, pc, lsl #30 │ │ │ │ - blcs 0x43f4e8 │ │ │ │ + blcs 0x43f4ec │ │ │ │ vqadd.s8 d29, d4, d28 │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ @ instruction: 0x46160895 │ │ │ │ - @ instruction: 0xffd0f0bd │ │ │ │ + @ instruction: 0xffbef0bd │ │ │ │ @ instruction: 0xf8584681 │ │ │ │ @ instruction: 0xf0c21027 │ │ │ │ - @ instruction: 0xf8d5f8f1 │ │ │ │ + @ instruction: 0xf8d5f8df │ │ │ │ @ instruction: 0xf0bda004 │ │ │ │ - strmi pc, [r7], -r7, asr #31 │ │ │ │ + @ instruction: 0x4607ffb5 │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf894d131 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x76c70 │ │ │ │ + blcs 0x76c74 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - eorcs pc, pc, sp, lsr fp @ │ │ │ │ - @ instruction: 0xf89cf0c2 │ │ │ │ + eorcs pc, pc, fp, lsr fp @ │ │ │ │ + @ instruction: 0xf88af0c2 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rsceq pc, r0, r6, asr #32 │ │ │ │ strtmi r9, [r0], -r0 │ │ │ │ - blx 0x323400 │ │ │ │ + blx 0x323404 │ │ │ │ strtmi r6, [r0], -sl, ror #16 │ │ │ │ @ instruction: 0xf0424631 │ │ │ │ @ instruction: 0xf7f302c0 │ │ │ │ - ldrdcs pc, [r1], -fp │ │ │ │ + ldrdcs pc, [r1], -r9 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ mulcs r1, fp, sl │ │ │ │ @ instruction: 0xf858e7ee │ │ │ │ @ instruction: 0xf0c2102a │ │ │ │ - @ instruction: 0xe7d2f8b3 │ │ │ │ + ldrb pc, [r2, r1, lsr #17] @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ addlt r4, r2, r4, lsl #12 │ │ │ │ addvs pc, r0, r3, asr #7 │ │ │ │ stmdavs pc, {r3, r7, r8, r9, ip, sp, pc} @ │ │ │ │ svccs 0x000f460d │ │ │ │ stmdavs fp, {r0, r2, r4, r5, ip, lr, pc}^ │ │ │ │ eorsle r2, r2, pc, lsl #22 │ │ │ │ @ instruction: 0xf0bd4616 │ │ │ │ - vrecps.f32 , q2, │ │ │ │ + vmax.f32 , q2, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ pkhbtmi r0, r0, r5, lsl #7 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf890f0c2 │ │ │ │ - @ instruction: 0xff68f0bd │ │ │ │ + @ instruction: 0xf87ef0c2 │ │ │ │ + @ instruction: 0xff56f0bd │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ strmi r4, [r7], -r2, asr #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ mvneq pc, r6, asr #32 │ │ │ │ strmi r9, [r1], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ stmdavs sl!, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46204631 │ │ │ │ subeq pc, r0, #66 @ 0x42 │ │ │ │ - blx 0xfe3a3490 │ │ │ │ + blx 0xfe323494 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f6463a │ │ │ │ eorcs pc, pc, fp, lsl #31 │ │ │ │ - @ instruction: 0xf832f0c2 │ │ │ │ + @ instruction: 0xf820f0c2 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf04f81f0 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0x11a34ec │ │ │ │ + blx 0x11a34f0 │ │ │ │ svclt 0x0000e7ee │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, lr, asr #17 │ │ │ │ cdpcs 6, 0, cr4, cr0, cr7, {0} │ │ │ │ @ instruction: 0xf8d1d15d │ │ │ │ pkhbtmi r9, r8, r4 │ │ │ │ @ instruction: 0xf089fa1f │ │ │ │ subsle r2, r6, r0, lsl #16 │ │ │ │ - blcs 0x43f550 │ │ │ │ + blcs 0x43f554 │ │ │ │ vqadd.s8 , , │ │ │ │ - movwcs pc, #7165 @ 0x1bfd @ │ │ │ │ + movwcs pc, #7147 @ 0x1beb @ │ │ │ │ @ instruction: 0xf8874602 │ │ │ │ sxtab16mi r3, r3, ip │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ @ instruction: 0xf7f54634 │ │ │ │ @ instruction: 0xf8d7ff5b │ │ │ │ strmi r3, [r2], r8, lsl #1 │ │ │ │ strvs lr, [r4], -sp, asr #19 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0x12ca15c │ │ │ │ + blx 0x12ca160 │ │ │ │ ldrbeq pc, [sl, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf0bdd54f │ │ │ │ - mvncs pc, #9, 30 @ 0x24 │ │ │ │ + mvncs pc, #3952 @ 0xf70 │ │ │ │ movwls r4, #1537 @ 0x601 │ │ │ │ - blls 0x136d78 │ │ │ │ + blls 0x136d7c │ │ │ │ @ instruction: 0x46384652 │ │ │ │ @ instruction: 0xff14f7f9 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ adcmi r3, r3, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0x462ad035 │ │ │ │ cmple r0, pc, lsl #24 │ │ │ │ ldrdcc pc, [r8], #135 @ 0x87 │ │ │ │ strble r0, [fp], #-1051 @ 0xfffffbe5 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xff2cf7f6 │ │ │ │ @ instruction: 0xd00445b3 │ │ │ │ ldrbmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0c24650 │ │ │ │ - @ instruction: 0xf8d8f873 │ │ │ │ + @ instruction: 0xf8d8f861 │ │ │ │ @ instruction: 0xb12b3010 │ │ │ │ @ instruction: 0x4652465b │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ @ instruction: 0xf870f7f7 │ │ │ │ - blcs 0x8c1c0 │ │ │ │ + blcs 0x8c1c4 │ │ │ │ svcvs 0x00bbd155 │ │ │ │ cmple fp, r0, lsl #22 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -87218,53 +87219,53 @@ │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ ldrmi fp, [r3, #2509]! @ 0x9cd │ │ │ │ andcs sp, r4, #4 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - @ instruction: 0xf848f0c2 │ │ │ │ + @ instruction: 0xf836f0c2 │ │ │ │ strls r2, [r5, #-769] @ 0xfffffcff │ │ │ │ strcc r9, [r1], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xd1a82c10 │ │ │ │ strtmi lr, [r1], -sp, asr #15 │ │ │ │ @ instruction: 0xf7f64638 │ │ │ │ ldrmi pc, [r3, #3823]! @ 0xeef │ │ │ │ strcc fp, [r1], #-3848 @ 0xfffff0f8 │ │ │ │ andcs sp, r4, #159 @ 0x9f │ │ │ │ @ instruction: 0x46504651 │ │ │ │ @ instruction: 0xf0c23401 │ │ │ │ - @ instruction: 0xe798f833 │ │ │ │ + ldr pc, [r8, r1, lsr #16] │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ rscsvs r2, sl, r3, lsl #4 │ │ │ │ @ instruction: 0xf06f4629 │ │ │ │ - blvs 0xff665e34 │ │ │ │ - @ instruction: 0xf92ef0c2 │ │ │ │ + blvs 0xff665e38 │ │ │ │ + @ instruction: 0xf91cf0c2 │ │ │ │ strtmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf0c24628 │ │ │ │ - vmla.i8 d31, d7, d25 │ │ │ │ + vmul.i8 d31, d7, d7 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46282395 │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf0c36819 │ │ │ │ - @ instruction: 0xf04ffff3 │ │ │ │ + @ instruction: 0xf04fffe1 │ │ │ │ ldrmi r3, [r3, #1023]! @ 0x3ff │ │ │ │ @ instruction: 0xd09e65bb │ │ │ │ @ instruction: 0xf8d8e798 │ │ │ │ ldrtmi r1, [r8], -r0 │ │ │ │ @ instruction: 0xf7f69a05 │ │ │ │ svcvs 0x00bbfebd │ │ │ │ adcle r2, r3, r0, lsl #22 │ │ │ │ @ instruction: 0xf0be2000 │ │ │ │ - vpadd.i8 d31, d7, d21 │ │ │ │ + vqdmulh.s d31, d7, d19 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf820f0c4 │ │ │ │ + @ instruction: 0xf80ef0c4 │ │ │ │ ldrvs r2, [fp, r0, lsl #6]! │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -87274,81 +87275,81 @@ │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, ip, asr #17 │ │ │ │ stccs 6, cr4, [r0], {6} │ │ │ │ @ instruction: 0xf8d1d159 │ │ │ │ pkhbtmi r8, sl, r4 │ │ │ │ @ instruction: 0xf088fa1f │ │ │ │ subsle r2, r2, r0, lsl #16 │ │ │ │ - blcs 0x43f6fc │ │ │ │ + blcs 0x43f700 │ │ │ │ vhadd.s8 , , │ │ │ │ - movwcs pc, #6951 @ 0x1b27 @ │ │ │ │ + movwcs pc, #6933 @ 0x1b15 @ │ │ │ │ @ instruction: 0xf8864602 │ │ │ │ sxtab16mi r3, r3, ip │ │ │ │ @ instruction: 0x46304651 │ │ │ │ @ instruction: 0xf7f54627 │ │ │ │ @ instruction: 0xf8d6fe85 │ │ │ │ strmi r3, [r1], r8, lsl #1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ vcgt.s8 d25, d4, d2 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ movwls r0, #13205 @ 0x3395 │ │ │ │ vpmax.u8 , q2, q4 │ │ │ │ ldrle r0, [lr, #-2011]! @ 0xfffff825 │ │ │ │ - mrc2 0, 1, pc, cr0, cr13, {5} │ │ │ │ + mrc2 0, 0, pc, cr14, cr13, {5} │ │ │ │ strmi r3, [r5], -r1, lsl #14 │ │ │ │ teqle ip, pc, lsl #24 │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf9a6f7f3 │ │ │ │ - blls 0xedab4 │ │ │ │ + @ instruction: 0xf9a4f7f3 │ │ │ │ + blls 0xedab8 │ │ │ │ andls r4, r0, sl, asr #12 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf87af7fa │ │ │ │ @ instruction: 0xd00445bb │ │ │ │ strbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0c14648 │ │ │ │ - @ instruction: 0xf8daff9d │ │ │ │ + @ instruction: 0xf8daff8b │ │ │ │ @ instruction: 0xb12b3010 │ │ │ │ @ instruction: 0x464a465b │ │ │ │ @ instruction: 0x46304651 │ │ │ │ @ instruction: 0xff9af7f6 │ │ │ │ - bllt 0xfe141628 │ │ │ │ + bllt 0xfe14162c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf04f8ff0 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ strcc fp, [r1], #-2299 @ 0xfffff705 │ │ │ │ @ instruction: 0xd1b92c10 │ │ │ │ - blls 0x15f6fc │ │ │ │ + blls 0x15f700 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - @ instruction: 0xff10f0c1 │ │ │ │ + cdp2 0, 15, cr15, cr14, cr1, {6} │ │ │ │ strtmi r2, [r9], -r2, ror #7 │ │ │ │ strbmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r2, lsl #22 │ │ │ │ @ instruction: 0xf842f7fa │ │ │ │ svclt 0x000845bb │ │ │ │ adcle r3, r7, r1, lsl #8 │ │ │ │ strbmi r2, [r9], -r4, lsl #4 │ │ │ │ strcc r4, [r1], #-1608 @ 0xfffff9b8 │ │ │ │ - @ instruction: 0xff62f0c1 │ │ │ │ + @ instruction: 0xff50f0c1 │ │ │ │ andcs lr, r0, r0, lsr #15 │ │ │ │ - blx 0xfe421abc │ │ │ │ + blx 0x1fa1ac0 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c36819 │ │ │ │ - movwcs pc, #3961 @ 0xf79 @ │ │ │ │ + movwcs pc, #3943 @ 0xf67 @ │ │ │ │ @ instruction: 0xb00567b3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -87358,135 +87359,135 @@ │ │ │ │ @ instruction: 0xf8d0461e │ │ │ │ strmi r3, [pc], -r8, asr #1 │ │ │ │ umulllt r4, r7, r1, r6 │ │ │ │ strmi r6, [r4], -sl, lsl #16 │ │ │ │ strle r0, [r1, #-345] @ 0xfffffea7 │ │ │ │ strble r0, [r4, #-1435]! @ 0xfffffa65 │ │ │ │ rsble r2, pc, pc, lsl #20 │ │ │ │ - blcs 0x43fa0c │ │ │ │ + blcs 0x43fa10 │ │ │ │ @ instruction: 0xf894d06c │ │ │ │ - bcs 0x6db6c │ │ │ │ - blcs 0x3d99ac │ │ │ │ + bcs 0x6db70 │ │ │ │ + blcs 0x3d99b0 │ │ │ │ @ instruction: 0xf1b9d066 │ │ │ │ tstle r6, r3, lsl #30 │ │ │ │ addsmi r6, sl, #12189696 @ 0xba0000 │ │ │ │ - bcs 0x45549c │ │ │ │ - bcs 0x3d99b8 │ │ │ │ + bcs 0x4554a0 │ │ │ │ + bcs 0x3d99bc │ │ │ │ @ instruction: 0xf0bdd05c │ │ │ │ - ldmdavs fp!, {r0, r1, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blcs 0x437060 │ │ │ │ + ldmdavs fp!, {r0, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blcs 0x437064 │ │ │ │ @ instruction: 0xf894d160 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vmul.i d22, d0, d0[0] │ │ │ │ @ instruction: 0x46010895 │ │ │ │ strtmi r2, [r0], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - ldmvs sl!, {r0, r2, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs sl!, {r0, r1, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xff06f0c1 │ │ │ │ - blge 0xdffd4 │ │ │ │ - ldc2l 0, cr15, [r8, #-756]! @ 0xfffffd0c │ │ │ │ + cdp2 0, 15, cr15, cr4, cr1, {6} │ │ │ │ + blge 0xdffd8 │ │ │ │ + stc2l 0, cr15, [r6, #-756]! @ 0xfffffd0c │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ strmi r2, [r7], -r1, lsl #4 │ │ │ │ svceq 0x0003f1b9 │ │ │ │ movweq lr, #14921 @ 0x3a49 │ │ │ │ sbcscs pc, r7, r4, lsl #17 │ │ │ │ mvneq pc, #67 @ 0x43 │ │ │ │ movwls sp, #69 @ 0x45 │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf8d44620 │ │ │ │ @ instruction: 0xf0033088 │ │ │ │ @ instruction: 0xf7f9030f │ │ │ │ @ instruction: 0xf8d8fd75 │ │ │ │ ldrtmi r0, [r9], -r0, rrx │ │ │ │ - @ instruction: 0xf8c2f0c7 │ │ │ │ + @ instruction: 0xf8b0f0c7 │ │ │ │ @ instruction: 0x46204651 │ │ │ │ @ instruction: 0xf7f6463a │ │ │ │ @ instruction: 0xf8d8fd93 │ │ │ │ @ instruction: 0x4629005c │ │ │ │ - @ instruction: 0xf8b8f0c7 │ │ │ │ + @ instruction: 0xf8a6f0c7 │ │ │ │ cmple pc, r0, lsl #28 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bcs 0x4498a4 │ │ │ │ + bcs 0x4498a8 │ │ │ │ ldmdavs fp!, {r1, r3, ip, lr, pc}^ │ │ │ │ andle r2, r7, pc, lsl #22 │ │ │ │ svceq 0x0003f1b9 │ │ │ │ ldmvs sl!, {r0, r1, r2, r5, r7, r8, ip, lr, pc} │ │ │ │ svclt 0x00182a0f │ │ │ │ @ instruction: 0xd1a2429a │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmdalt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ eorne pc, r3, r8, asr r8 @ │ │ │ │ - cdp2 0, 4, cr15, cr12, cr1, {6} │ │ │ │ + cdp2 0, 3, cr15, cr10, cr1, {6} │ │ │ │ movwls lr, #22435 @ 0x57a3 │ │ │ │ - stc2 0, cr15, [r2, #-756]! @ 0xfffffd0c │ │ │ │ + ldc2 0, cr15, [r0, #-756] @ 0xfffffd0c │ │ │ │ @ instruction: 0xf0bd9003 │ │ │ │ - pkhtbmi pc, r1, r3, asr #26 @ │ │ │ │ - ldc2 0, cr15, [ip, #-756] @ 0xfffffd0c │ │ │ │ + strmi pc, [r1], r1, asr #26 │ │ │ │ + stc2 0, cr15, [sl, #-756] @ 0xfffffd0c │ │ │ │ andls r4, r4, r9, lsr #12 │ │ │ │ - cdp2 0, 3, cr15, cr14, cr1, {6} │ │ │ │ + cdp2 0, 2, cr15, cr12, cr1, {6} │ │ │ │ @ instruction: 0xee1d4916 │ │ │ │ - bls 0x169704 │ │ │ │ + bls 0x169708 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r1, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r2, [r1], #-0 │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ strbmi r9, [r8], -r0 │ │ │ │ andeq pc, pc, #2 │ │ │ │ - blx 0x1ea1c8a │ │ │ │ + blx 0x1a21c8e │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c34649 │ │ │ │ - @ instruction: 0xf8d4fef7 │ │ │ │ + @ instruction: 0xf8d4fee5 │ │ │ │ strbmi r3, [sl], -r4, lsl #1 │ │ │ │ svclt 0x000b2b10 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ stmdbls r3, {r0, r1, fp, ip, pc} │ │ │ │ - @ instruction: 0xf902f0c7 │ │ │ │ + @ instruction: 0xf8f0f0c7 │ │ │ │ ldrbmi r9, [r9], -r3, lsl #20 │ │ │ │ @ instruction: 0xf7f64620 │ │ │ │ ldr pc, [r3, sp, lsr #26] │ │ │ │ andlt r2, r7, pc, lsl r0 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - ldcllt 0, cr15, [r0, #772] @ 0x304 │ │ │ │ - addeq sl, sl, r4, lsl r6 │ │ │ │ + ldclt 0, cr15, [lr, #772]! @ 0x304 │ │ │ │ + addeq sl, sl, r0, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbcba4 │ │ │ │ + bl 0xfebbcba8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r4, r6, r7, lr}^ │ │ │ │ cmnlt ip, r2, lsr r2 │ │ │ │ - b 0x1127f24 │ │ │ │ + b 0x1127f28 │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x1127e40 │ │ │ │ + b 0x1127e44 │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ andcs pc, r1, r5, lsl #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbcc00 │ │ │ │ + bl 0xfebbcc04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87494,38 +87495,38 @@ │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, r5, ror #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbcc40 │ │ │ │ + bl 0xfebbcc44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r4, r6, r7, lr}^ │ │ │ │ cmnlt ip, r2, lsr r2 │ │ │ │ - b 0x1127fc0 │ │ │ │ + b 0x1127fc4 │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x1127edc │ │ │ │ + b 0x1127ee0 │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ @ instruction: 0x2001feb7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbcc9c │ │ │ │ + bl 0xfebbcca0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87533,15 +87534,15 @@ │ │ │ │ @ instruction: 0xf7ff2200 │ │ │ │ mulcs r1, r7, lr │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbccdc │ │ │ │ + bl 0xfebbcce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r6, r7, r8, r9} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87549,15 +87550,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ andcs pc, r1, r7, ror lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbcd1c │ │ │ │ + bl 0xfebbcd20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87572,203 +87573,203 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi r4, [r5], -r8, lsl #13 │ │ │ │ teqcs r2, r0 @ │ │ │ │ addlt r4, fp, r4, lsl #12 │ │ │ │ addvs pc, r0, r2, asr #7 │ │ │ │ - beq 0x1512018 │ │ │ │ + beq 0x151201c │ │ │ │ sbcpl lr, r1, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ @ instruction: 0xf8d80001 │ │ │ │ stmdbcs pc, {r2, ip} @ │ │ │ │ @ instruction: 0xf8d8d010 │ │ │ │ - bcs 0x42db90 │ │ │ │ + bcs 0x42db94 │ │ │ │ @ instruction: 0xf8d8d00c │ │ │ │ cdpcs 0, 0, cr6, cr15, cr8, {0} │ │ │ │ addsmi fp, r1, #24, 30 @ 0x60 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ adcsmi r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf042bf08 │ │ │ │ cmplt sl, r1, lsl #4 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 6, APSR_nzcv, cr14, cr13, {7} │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf89480a2 │ │ │ │ - bcs 0x6df10 │ │ │ │ + bcs 0x6df14 │ │ │ │ addshi pc, sp, r0 │ │ │ │ svclt 0x0018290d │ │ │ │ rscle r2, r9, sp, lsl #28 │ │ │ │ @ instruction: 0xf0002d03 │ │ │ │ - blcs 0x85fe4 │ │ │ │ + blcs 0x85fe8 │ │ │ │ adchi pc, sl, r0, asr #32 │ │ │ │ - blx 0xff121ede │ │ │ │ + blx 0xfeca1ee2 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ - blcs 0x43740c │ │ │ │ + blcs 0x437410 │ │ │ │ addshi pc, r9, r0, asr #32 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strbvs pc, [r0], -r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ - blcs 0x77408 │ │ │ │ + blcs 0x7740c │ │ │ │ svclt 0x000c4620 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xff32f7f2 │ │ │ │ + @ instruction: 0xff30f7f2 │ │ │ │ @ instruction: 0x2010f8d8 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - ldc2 0, cr15, [r2, #-772]! @ 0xfffffcfc │ │ │ │ + stc2 0, cr15, [r0, #-772]! @ 0xfffffcfc │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ - bls 0xe0384 │ │ │ │ + bls 0xe0388 │ │ │ │ @ instruction: 0xf043432b │ │ │ │ movwls r0, #25568 @ 0x63e0 │ │ │ │ ldrdcc pc, [ip], -r8 │ │ │ │ @ instruction: 0xf0b99308 │ │ │ │ - andls pc, r5, r7, asr ip @ │ │ │ │ - mrrc2 0, 11, pc, r4, cr9 @ │ │ │ │ + andls pc, r5, r5, asr #24 │ │ │ │ + mcrr2 0, 11, pc, r2, cr9 @ │ │ │ │ @ instruction: 0xf0bd4680 │ │ │ │ - ldrtmi pc, [r9], -r9, asr #23 @ │ │ │ │ + @ instruction: 0x4639fbb7 │ │ │ │ @ instruction: 0xf0c64683 │ │ │ │ - blls 0x1e5828 │ │ │ │ + blls 0x1e57e4 │ │ │ │ @ instruction: 0x46596df2 │ │ │ │ @ instruction: 0xf0c42009 │ │ │ │ - @ instruction: 0xf0bdfcb7 │ │ │ │ - ldrtmi pc, [r9], -r9, lsl #23 @ │ │ │ │ + @ instruction: 0xf0bdfca5 │ │ │ │ + @ instruction: 0x4639fb77 │ │ │ │ @ instruction: 0xf0c19007 │ │ │ │ - @ instruction: 0xf0bdfcab │ │ │ │ - strmi pc, [r7], -r3, lsl #23 │ │ │ │ - blx 0xfe0a1f62 │ │ │ │ + @ instruction: 0xf0bdfc99 │ │ │ │ + @ instruction: 0x4607fb71 │ │ │ │ + blx 0x1c21f66 │ │ │ │ svceq 0x000ff1ba │ │ │ │ cmnle r5, r3, lsl #13 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 7, pc, cr6, cr2, {7} │ │ │ │ + mrc2 7, 7, pc, cr4, cr2, {7} │ │ │ │ subsle r2, lr, r3, lsl #26 │ │ │ │ - blx 0x1c21f86 │ │ │ │ + blx 0x17a1f8a │ │ │ │ @ instruction: 0x46056e31 │ │ │ │ - cdp2 0, 9, cr15, cr12, cr6, {6} │ │ │ │ + cdp2 0, 8, cr15, cr10, cr6, {6} │ │ │ │ @ instruction: 0xee1d4958 │ │ │ │ @ instruction: 0xf8d40f70 │ │ │ │ ldrbmi r2, [fp], -r8, lsl #1 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmdals r6, {r0, r6, fp, ip, lr} │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ - bls 0x237598 │ │ │ │ + bls 0x23759c │ │ │ │ andcs r4, r0, #285212672 @ 0x11000000 │ │ │ │ strtmi r9, [sl], -r2, lsl #4 │ │ │ │ - @ instruction: 0xff60f0ca │ │ │ │ + @ instruction: 0xff4ef0ca │ │ │ │ ldrtmi r4, [sl], -fp, lsr #12 │ │ │ │ andcs r4, r9, r9, lsr r6 │ │ │ │ - @ instruction: 0xf8fef0c2 │ │ │ │ + @ instruction: 0xf8ecf0c2 │ │ │ │ @ instruction: 0xf8564639 │ │ │ │ @ instruction: 0xf0c10029 │ │ │ │ - strbmi pc, [r0], -pc, ror #24 @ │ │ │ │ - blx 0xfff21fe6 │ │ │ │ + @ instruction: 0x4640fc5d │ │ │ │ + blx 0xffaa1fea │ │ │ │ @ instruction: 0xf0c19805 │ │ │ │ - @ instruction: 0xf856fbf1 │ │ │ │ + @ instruction: 0xf856fbdf │ │ │ │ tstcs r1, r9, lsr #32 │ │ │ │ - ldc2l 0, cr15, [lr], #-772 @ 0xfffffcfc │ │ │ │ + stc2l 0, cr15, [ip], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xf0c14640 │ │ │ │ - @ instruction: 0x6df0fbe9 │ │ │ │ + @ instruction: 0x6df0fbd7 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c34ff0 │ │ │ │ - stccs 13, cr11, [r3, #-572] @ 0xfffffdc4 │ │ │ │ + stccs 13, cr11, [r3, #-500] @ 0xfffffe0c │ │ │ │ svcge 0x0067f47f │ │ │ │ ldrdcs pc, [ip], -r8 │ │ │ │ svclt 0x00182a0f │ │ │ │ @ instruction: 0xf43f4291 │ │ │ │ - blcs 0x91a3c │ │ │ │ + blcs 0x91a40 │ │ │ │ svcge 0x0060f43f │ │ │ │ vhadd.s8 d30, d4, d8 │ │ │ │ vmlsl.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8560695 │ │ │ │ @ instruction: 0xf0c11023 │ │ │ │ - strb pc, [fp, -r1, asr #24]! @ │ │ │ │ + strb pc, [fp, -pc, lsr #24]! @ │ │ │ │ @ instruction: 0xf0c1202f │ │ │ │ - smmlsr r1, sp, fp, pc @ │ │ │ │ + ldrb pc, [r1, -fp, ror #23] @ │ │ │ │ eorne pc, sl, r6, asr r8 @ │ │ │ │ - ldc2 0, cr15, [r8], #-772 @ 0xfffffcfc │ │ │ │ + stc2 0, cr15, [r6], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xf0bde79e │ │ │ │ - strmi pc, [r5], -r3, asr #22 │ │ │ │ - blx 0x10a204a │ │ │ │ + @ instruction: 0x4605fb31 │ │ │ │ + blx 0xc2204e │ │ │ │ @ instruction: 0xf0bd4682 │ │ │ │ - bls 0x2a4980 │ │ │ │ + bls 0x2a493c │ │ │ │ teqle r7, pc, lsl #20 │ │ │ │ smullscs pc, r1, r4, r8 @ │ │ │ │ andls r4, r8, r1, lsl #12 │ │ │ │ - bcs 0x775ec │ │ │ │ + bcs 0x775f0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f22204 │ │ │ │ - blls 0x2a5774 │ │ │ │ + blls 0x2a5770 │ │ │ │ ldrdcs pc, [r4], r4 │ │ │ │ - bcs 0x4776c0 │ │ │ │ + bcs 0x4776c4 │ │ │ │ ldrmi fp, [r9], -fp, lsl #30 │ │ │ │ @ instruction: 0x465a461a │ │ │ │ @ instruction: 0xf0c64659 │ │ │ │ - ldmdbmi ip, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi ip, {r0, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf0024653 │ │ │ │ stmdapl r1, {r0, r1, r2, r3, r9}^ │ │ │ │ stmib sp, {r1, r2, fp, ip, pc}^ │ │ │ │ strtmi r2, [r8], -r0 │ │ │ │ ldrmi r9, [r1], #-2567 @ 0xfffff5f9 │ │ │ │ andls r2, r2, #0, 4 │ │ │ │ @ instruction: 0xf0ca6e32 │ │ │ │ - strtmi pc, [r9], -r9, ror #29 │ │ │ │ + @ instruction: 0x4629fed7 │ │ │ │ andcs r6, r9, r3, lsr lr │ │ │ │ @ instruction: 0xf0c4462a │ │ │ │ - @ instruction: 0x4629fcbb │ │ │ │ + strtmi pc, [r9], -r9, lsr #25 │ │ │ │ @ instruction: 0xf0c64638 │ │ │ │ - ldrb pc, [pc, -r1, lsl #28]! @ │ │ │ │ + ldrb pc, [pc, -pc, ror #27]! @ │ │ │ │ andls r9, r9, r8, lsl #22 │ │ │ │ eorne pc, r3, r6, asr r8 @ │ │ │ │ - blx 0xffc220e2 │ │ │ │ + blx 0xff7a20e6 │ │ │ │ strb r9, [fp, r9, lsl #22] │ │ │ │ ldrdcs pc, [ip], -r8 │ │ │ │ svclt 0x00182a0f │ │ │ │ @ instruction: 0xf43f4291 │ │ │ │ - bcs 0x3d196c │ │ │ │ + bcs 0x3d1970 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr12, cr15, {1} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xe79daef5 │ │ │ │ - @ instruction: 0x008aa2b4 │ │ │ │ - addeq sl, sl, r0, asr #3 │ │ │ │ + @ instruction: 0x008aa2b0 │ │ │ │ + @ instruction: 0x008aa1bc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbd00c │ │ │ │ + bl 0xfebbd010 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r4, r6, r7, lr}^ │ │ │ │ cmnlt ip, r2, lsr r2 │ │ │ │ - b 0x112838c │ │ │ │ + b 0x1128390 │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x11282a8 │ │ │ │ + b 0x11282ac │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ andcs pc, r1, r3, lsl #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbd068 │ │ │ │ + bl 0xfebbd06c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87776,38 +87777,38 @@ │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, r3, ror #28 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbd0a8 │ │ │ │ + bl 0xfebbd0ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r4, r6, r7, lr}^ │ │ │ │ cmnlt ip, r2, lsr r2 │ │ │ │ - b 0x1128428 │ │ │ │ + b 0x112842c │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x1128344 │ │ │ │ + b 0x1128348 │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, r5, lsr lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbd104 │ │ │ │ + bl 0xfebbd108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87815,15 +87816,15 @@ │ │ │ │ @ instruction: 0xf7ff2200 │ │ │ │ andcs pc, r1, r5, lsl lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbd144 │ │ │ │ + bl 0xfebbd148 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87831,15 +87832,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ strdcs pc, [r1], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbd184 │ │ │ │ + bl 0xfebbd188 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r6, r7, r8, r9} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87847,15 +87848,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ ldrdcs pc, [r1], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbd1c4 │ │ │ │ + bl 0xfebbd1c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r6, r8, r9, ip, sp} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87864,15 +87865,15 @@ │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ andcs pc, r1, r7, asr #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbd208 │ │ │ │ + bl 0xfebbd20c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ tstlt r3, r0, lsl #6 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ andcs fp, r0, r1, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -87885,79 +87886,79 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ cmplt sl, sl, lsl #18 │ │ │ │ stmdbvs sl, {r4, sl, ip, sp, pc}^ │ │ │ │ @ instruction: 0x4122680c │ │ │ │ strle r0, [r5], #-2002 @ 0xfffff82e │ │ │ │ - blmi 0x1a41d0 │ │ │ │ - bllt 0x92405c │ │ │ │ - bllt 0x8a4060 │ │ │ │ - blmi 0x1a41dc │ │ │ │ + blmi 0x1a41d4 │ │ │ │ + bllt 0x924060 │ │ │ │ + bllt 0x8a4064 │ │ │ │ + blmi 0x1a41e0 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ stclt 7, cr15, [r4], {253} @ 0xfd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbd27c │ │ │ │ + bl 0xfebbd280 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs sl, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs fp, {r1, r7, ip, sp, pc} │ │ │ │ - bcs 0x437a9c │ │ │ │ - bcs 0x3da0e4 │ │ │ │ + bcs 0x437aa0 │ │ │ │ + bcs 0x3da0e8 │ │ │ │ strcs fp, [r2], #-3852 @ 0xfffff0f4 │ │ │ │ strbtmi r2, [r0], -r1, lsl #8 │ │ │ │ vshl.s8 d25, d0, d7 │ │ │ │ - vrshr.s64 d21, d21, #64 │ │ │ │ + vrshr.s64 d21, d5, #64 │ │ │ │ @ instruction: 0xf7f80212 │ │ │ │ andlt pc, r2, pc, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strcs fp, [r1], #-3344 @ 0xfffff2f0 │ │ │ │ rscle r2, sl, r0, lsl #22 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4010 │ │ │ │ svclt 0x0000bc55 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbd2dc │ │ │ │ + bl 0xfebbd2e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r2, r0, lsl #4 │ │ │ │ - bcs 0x437afc │ │ │ │ - bcs 0x3da144 │ │ │ │ + bcs 0x437b00 │ │ │ │ + bcs 0x3da148 │ │ │ │ strcs fp, [r2], #-3852 @ 0xfffff0f4 │ │ │ │ strbtmi r2, [r0], -r1, lsl #8 │ │ │ │ vshl.s8 d25, d0, d7 │ │ │ │ - vrshr.s64 d21, d21, #64 │ │ │ │ + vrshr.s64 d21, d5, #64 │ │ │ │ @ instruction: 0xf7f80212 │ │ │ │ andlt pc, r2, r9, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strcs fp, [r1], #-3344 @ 0xfffff2f0 │ │ │ │ rscle r2, sl, r0, lsl #22 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4010 │ │ │ │ svclt 0x0000bc25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbd33c │ │ │ │ + bl 0xfebbd340 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs ip, {r0, r1, r7, ip, sp, pc} │ │ │ │ - blcs 0x437b5c │ │ │ │ - blcs 0x3da1dc │ │ │ │ + blcs 0x437b60 │ │ │ │ + blcs 0x3da1e0 │ │ │ │ strcs fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ vqadd.s8 d29, d7, d9 │ │ │ │ - vrshr.s64 q11, , #64 │ │ │ │ + vrshr.s64 q11, , #64 │ │ │ │ @ instruction: 0xf6490212 │ │ │ │ vbic.i32 q11, #3328 @ 0x00000d00 │ │ │ │ stccs 3, cr0, [r0], {5} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ strbtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f89500 │ │ │ │ andlt pc, r3, r1, lsr #22 │ │ │ │ @@ -87965,32 +87966,32 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs fp, {r4, r5, r8, sl, fp, ip, sp, pc}^ │ │ │ │ svclt 0x000c2b0d │ │ │ │ strcs r2, [r1, #-1282] @ 0xfffffafe │ │ │ │ vaba.s8 q15, , │ │ │ │ - vrshr.s64 q11, , #64 │ │ │ │ + vrshr.s64 q11, , #64 │ │ │ │ strcs r0, [r1, #-530] @ 0xfffffdee │ │ │ │ rscle r2, r3, r0, lsl #24 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4030 │ │ │ │ svclt 0x0000bbe3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbd3c0 │ │ │ │ + bl 0xfebbd3c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r4, r3, r0, lsl #6 │ │ │ │ - blcs 0x437be0 │ │ │ │ - blcs 0x3da260 │ │ │ │ + blcs 0x437be4 │ │ │ │ + blcs 0x3da264 │ │ │ │ strcs fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ vqadd.s8 d29, d7, d9 │ │ │ │ - vrshr.s64 q11, , #64 │ │ │ │ + vrshr.s64 q11, , #64 │ │ │ │ @ instruction: 0xf6490212 │ │ │ │ vbic.i32 q11, #3328 @ 0x00000d00 │ │ │ │ stccs 3, cr0, [r0], {5} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ strbtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f89500 │ │ │ │ andlt pc, r3, r3, lsr r9 @ │ │ │ │ @@ -87998,1825 +87999,1828 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmvs fp, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ svclt 0x000c2b0d │ │ │ │ strcs r2, [r1, #-1282] @ 0xfffffafe │ │ │ │ vaba.s8 q15, , │ │ │ │ - vrshr.s64 q11, , #64 │ │ │ │ + vrshr.s64 q11, , #64 │ │ │ │ strcs r0, [r1, #-530] @ 0xfffffdee │ │ │ │ rscle r2, r3, r0, lsl #24 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4030 │ │ │ │ svclt 0x0000bba1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbd444 │ │ │ │ + bl 0xfebbd448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, lsr #31 │ │ │ │ addslt r4, r1, r6, lsr #23 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ vrsubhn.i16 d20, q2, │ │ │ │ stmdage r6, {r1, r6, r9, sl, sp, lr} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmib lr!, {r4, r5, r9, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x1edc38 │ │ │ │ - ldrbhi pc, [r8, #513]! @ 0x201 @ │ │ │ │ + stmib ip!, {r4, r5, r9, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x1edc3c │ │ │ │ + ldrbhi pc, [lr, #513]! @ 0x201 @ │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ rsbeq r0, r2, fp, asr #32 │ │ │ │ smlaleq r0, r0, r0, r0 @ │ │ │ │ tsteq ip, r8, lsl #2 │ │ │ │ mvneq r0, r7 │ │ │ │ - strhi pc, [r2], #-256 @ 0xffffff00 │ │ │ │ + strhi pc, [r3], #-256 @ 0xffffff00 │ │ │ │ vnmlacs.f32 s28, s8, s30 │ │ │ │ andsne pc, r0, #4 │ │ │ │ - strmi pc, [r3], -r4, asr #7 │ │ │ │ movtpl pc, #9156 @ 0x23c4 @ │ │ │ │ - subne pc, r2, r4, asr #7 │ │ │ │ + andcc pc, r3, r4, asr #7 │ │ │ │ + strbne pc, [r2], -r4, asr #7 @ │ │ │ │ + strmi pc, [r3, -r4, asr #7] │ │ │ │ tstpeq pc, lr @ p-variant is OBSOLETE │ │ │ │ - strcc pc, [r3, -r4, asr #7] │ │ │ │ stceq 0, cr15, [pc], {4} │ │ │ │ - stmib sp, {r4, r9, fp, sp}^ │ │ │ │ - andls r3, sl, r7, lsl #12 │ │ │ │ - strls r9, [fp, -r6, lsl #2] │ │ │ │ + movwls r2, #31248 @ 0x7a10 │ │ │ │ + andvs lr, sl, sp, asr #19 │ │ │ │ + tstls r6, r8, lsl #14 │ │ │ │ eorgt pc, r4, sp, asr #17 │ │ │ │ - bichi pc, r7, #0 │ │ │ │ + bichi pc, r8, #0 │ │ │ │ svcne 0x0010f1b2 │ │ │ │ tstphi sl, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrdcs pc, [r8], #133 @ 0x85 │ │ │ │ svceq 0x0002f012 │ │ │ │ @ instruction: 0xf414d003 │ │ │ │ @ instruction: 0xf0006f60 │ │ │ │ cmpeq r4, r1, lsl #2 │ │ │ │ ldreq sp, [r4, #1282] @ 0x502 │ │ │ │ - strhi pc, [fp], -r0, asr #2 │ │ │ │ + strhi pc, [sp], -r0, asr #2 │ │ │ │ andeq pc, r8, #1073741864 @ 0x40000028 │ │ │ │ svclt 0x00942a05 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ andcs r8, r0, #243 @ 0xf3 │ │ │ │ - andls r2, r2, r1, lsl #8 │ │ │ │ - strls r4, [r4, -r8, lsr #12] │ │ │ │ - @ instruction: 0x6c00e9cd │ │ │ │ + andls r2, r4, r1, lsl #8 │ │ │ │ + strls r4, [r2], -r8, lsr #12 │ │ │ │ + @ instruction: 0x7c00e9cd │ │ │ │ strls r9, [r3], #-517 @ 0xfffffdfb │ │ │ │ @ instruction: 0xf9d6f7fe │ │ │ │ vaddl.u8 q15, d20, d28 │ │ │ │ - blcc 0xbb01c │ │ │ │ + blcc 0xbb020 │ │ │ │ vqdmulh.s d2, d1, d14 │ │ │ │ - ldm pc, {r0, r2, r3, r4, r5, r9, sl, pc}^ @ │ │ │ │ - eorseq pc, r7, #19 │ │ │ │ - sbcseq r0, r4, #1610612751 @ 0x6000000f │ │ │ │ - addeq r0, sl, #172, 4 @ 0xc000000a │ │ │ │ - @ instruction: 0x01ad01cf │ │ │ │ - cmpeq r5, sp, lsl r2 │ │ │ │ - cmneq r9, fp, lsl #4 │ │ │ │ - teqeq r4, r1 @ │ │ │ │ - subseq r0, r1, #112, 4 │ │ │ │ + ldm pc, {r0, r1, r6, r9, sl, pc}^ @ │ │ │ │ + eorseq pc, r9, #19 │ │ │ │ + sbcseq r0, r5, #1879048207 @ 0x7000000f │ │ │ │ + addeq r0, fp, #-805306358 @ 0xd000000a │ │ │ │ + ldrdeq r0, [pc, r1]! │ │ │ │ + cmpeq r7, pc, lsl r2 │ │ │ │ + cmneq fp, sp, lsl #4 │ │ │ │ + teqeq r4, r3 @ │ │ │ │ + subseq r0, r3, #268435463 @ 0x10000007 │ │ │ │ @ instruction: 0x73a8f004 │ │ │ │ svcvc 0x0080f1b3 │ │ │ │ - strthi pc, [r0], #-0 │ │ │ │ - rscshi pc, r3, #0, 4 │ │ │ │ + strthi pc, [r1], #-0 │ │ │ │ + rscshi pc, r4, #0, 4 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ rscshi pc, ip, r0 │ │ │ │ - @ instruction: 0x83a4f200 │ │ │ │ + @ instruction: 0x83a5f200 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - vsri.64 q12, q11, #60 │ │ │ │ - vmla.f , q10, d0[0] │ │ │ │ + vsri.64 q12, q12, #60 │ │ │ │ + vaddw.u8 , q2, d3 │ │ │ │ vrsubhn.i16 d16, q2, │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - tstls r8, r3, lsl #6 │ │ │ │ + @ instruction: 0xf3c453c0 │ │ │ │ + tstls sl, r3, lsl #4 │ │ │ │ @ instruction: 0xf10002a7 │ │ │ │ - movwls r8, #38349 @ 0x95cd │ │ │ │ + movwls r8, #34255 @ 0x85cf │ │ │ │ @ instruction: 0xf8d54628 │ │ │ │ stmdbge r6, {r3, r7, ip, sp} │ │ │ │ - andcs r9, r2, #-1610612736 @ 0xa0000000 │ │ │ │ + andcs r9, r2, #-1879048192 @ 0x90000000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmib sp, {r0, r1, r3, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f94506 │ │ │ │ rsb pc, r7, r3, asr #17 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - b 0x16ac9c │ │ │ │ + b 0x16aca0 │ │ │ │ @ instruction: 0xf1b30302 │ │ │ │ @ instruction: 0xf0007f80 │ │ │ │ - vshl.s8 d8, d10, d0 │ │ │ │ - @ instruction: 0xf5b382e9 │ │ │ │ + vshl.s8 d8, d11, d0 │ │ │ │ + @ instruction: 0xf5b382ea │ │ │ │ @ instruction: 0xf0000f80 │ │ │ │ vqadd.s8 d8, d16, d13 │ │ │ │ - blcs 0x87208 │ │ │ │ - ldrhi pc, [r6], #0 │ │ │ │ + blcs 0x87210 │ │ │ │ + ldrhi pc, [r7], #0 │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ - b 0x166e44 │ │ │ │ + b 0x166e48 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0010f00 │ │ │ │ - vrhadd.s8 d8, d16, d25 │ │ │ │ - @ instruction: 0xf5b38564 │ │ │ │ + vrhadd.s8 d8, d16, d31 │ │ │ │ + @ instruction: 0xf5b38566 │ │ │ │ @ instruction: 0xf0011f00 │ │ │ │ - vhsub.s8 d8, d0, d4 │ │ │ │ - blcs 0x88178 │ │ │ │ - eorhi pc, ip, #1 │ │ │ │ + vhsub.s8 d8, d0, d10 │ │ │ │ + blcs 0x88194 │ │ │ │ + eorshi pc, r2, #1 │ │ │ │ rsbsvs pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ - vst4.8 {d25,d27,d29,d31}, [pc], r7 │ │ │ │ + vst4.8 {d25,d27,d29,d31}, [pc], r8 │ │ │ │ vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ vorr.i32 d16, #192 @ 0x000000c0 │ │ │ │ - addmi r3, fp, #3 │ │ │ │ - streq pc, [pc], #-4 @ 0x66408 │ │ │ │ - strls r9, [r8], #-6 │ │ │ │ - @ instruction: 0x83a9f001 │ │ │ │ + addmi r4, fp, #3 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-7 │ │ │ │ + @ instruction: 0x83aff001 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst2. {d24-d27}, [pc], r4 │ │ │ │ + vst2. {d24-d27}, [pc], sl │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ stmdbge r6, {r1, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ ands pc, r8, r3, ror fp @ │ │ │ │ - sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - smlabtvs r0, r4, r3, pc @ │ │ │ │ - movtpl pc, #964 @ 0x3c4 @ │ │ │ │ - tstls r8, r7, lsl #4 │ │ │ │ - vsubl.u8 , d20, d18 │ │ │ │ - movwls r5, #41344 @ 0xa180 │ │ │ │ - rsceq r9, r0, #1073741826 @ 0x40000002 │ │ │ │ + addpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + bicpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ - tstls r6, fp, lsl #4 │ │ │ │ - rschi pc, r7, #0, 2 │ │ │ │ + movwls r9, #29193 @ 0x7209 │ │ │ │ + vsubl.u8 , d20, d18 │ │ │ │ + mrsls r6, LR_und │ │ │ │ + rsceq r9, r0, #8, 6 @ 0x20000000 │ │ │ │ + movtpl pc, #964 @ 0x3c4 @ │ │ │ │ + movwls r9, #41483 @ 0xa20b │ │ │ │ + rschi pc, r8, #0, 2 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xf920f7ff │ │ │ │ - blmi 0x86e46c │ │ │ │ - blls 0x4404d4 │ │ │ │ + blmi 0x86e470 │ │ │ │ + blls 0x4404d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0410300 │ │ │ │ - andslt r8, r1, r5, asr #7 │ │ │ │ + andslt r8, r1, fp, asr #7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldreq pc, [r7], -r4, asr #6 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ addvc pc, r0, #20 │ │ │ │ streq lr, [r6], pc, asr #20 │ │ │ │ @ instruction: 0xf0409606 │ │ │ │ - blcs 0x86f5c │ │ │ │ + blcs 0x86f64 │ │ │ │ svclt 0x000c4628 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7f44431 │ │ │ │ @ instruction: 0xe7dbfe7f │ │ │ │ movwpl pc, #17348 @ 0x43c4 @ │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r2, r9, #4, 22 @ 0x1000 │ │ │ │ andne pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r2, r7, #4, 22 @ 0x1000 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + andls r4, sl, #805306368 @ 0x30000000 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - andls r3, r9, #805306368 @ 0x30000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0x664cc │ │ │ │ - strls r9, [r8], #-522 @ 0xfffffdf6 │ │ │ │ - adcshi pc, r6, #0 │ │ │ │ + streq pc, [pc], #-4 @ 0x664d0 │ │ │ │ + strls r9, [r8], #-518 @ 0xfffffdfa │ │ │ │ + adcshi pc, r7, #0 │ │ │ │ andle r2, r1, r5, lsl #22 │ │ │ │ strb r2, [r4, r0] │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ mrc2 7, 1, pc, cr8, cr14, {7} │ │ │ │ svclt 0x0000e7bf │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ bicne pc, r4, r4, asr #7 │ │ │ │ - strbpl pc, [r0, r4, asr #7] @ │ │ │ │ - andcc pc, r3, r4, asr #7 │ │ │ │ - strmi pc, [r3], -r4, asr #7 │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + strbpl pc, [r0], r4, asr #7 @ │ │ │ │ + strcc pc, [r3, -r4, asr #7] │ │ │ │ + subne pc, r1, r4, asr #7 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0042b02 │ │ │ │ - stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - andls r7, sl, r8, lsl #12 │ │ │ │ - @ instruction: 0xf000910c │ │ │ │ - blcs 0x147ce4 │ │ │ │ - strbhi pc, [fp] @ │ │ │ │ - @ instruction: 0xf8d52b01 │ │ │ │ - strtmi r3, [r8], -r8, lsl #1 │ │ │ │ - @ instruction: 0xf04f940b │ │ │ │ - @ instruction: 0xf04f0500 │ │ │ │ - andls r0, sp, #0, 8 │ │ │ │ - @ instruction: 0xf003a906 │ │ │ │ + strls r0, [sl, -pc, lsl #8] │ │ │ │ + tstls ip, r8, lsl #12 │ │ │ │ + ldrbhi pc, [r6, #0]! @ │ │ │ │ + @ instruction: 0xf0002b03 │ │ │ │ + blcs 0xc7c54 │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + stmdbge r6, {r0, r2, r3, ip, pc} │ │ │ │ + andls r4, r9, #40, 12 @ 0x2800000 │ │ │ │ + streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ + @ instruction: 0xf003940b │ │ │ │ @ instruction: 0xf04f030f │ │ │ │ + @ instruction: 0xf04f0400 │ │ │ │ stmib sp, {r9}^ │ │ │ │ @ instruction: 0xf0004506 │ │ │ │ - @ instruction: 0xf7f985b4 │ │ │ │ + @ instruction: 0xf7f985b5 │ │ │ │ str pc, [lr, r7, lsr #19] │ │ │ │ - strbpl pc, [r0], r4, asr #7 @ │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ + bicpl pc, r0, r4, asr #7 │ │ │ │ + strcc pc, [r3], -r4, asr #7 │ │ │ │ andeq pc, fp, r4, asr #7 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ andne pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - smlabtvs r8, sp, r9, lr │ │ │ │ - ldrbthi pc, [sl], #64 @ 0x40 @ │ │ │ │ - andcc lr, sl, sp, asr #19 │ │ │ │ - @ instruction: 0xf8d5a906 │ │ │ │ - strtmi r3, [r8], -r8, lsl #1 │ │ │ │ - strcs r2, [r0, -r0, lsl #12] │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ + tstls r8, sl, lsl #12 │ │ │ │ + ldrbthi pc, [ip], #64 @ 0x40 @ │ │ │ │ + stmdbge r6, {r0, r3, r8, r9, ip, pc} │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + andls r2, fp, r0, lsl #12 │ │ │ │ + @ instruction: 0xf0034628 │ │ │ │ + strcs r0, [r0, -pc, lsl #6] │ │ │ │ strvs lr, [r6, -sp, asr #19] │ │ │ │ - blx 0xa4564 │ │ │ │ + blx 0xa4568 │ │ │ │ vbic.i32 q15, #-1056964608 @ 0xc1000000 │ │ │ │ - tstcs r0, r3, lsl #6 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + @ instruction: 0xf4145300 │ │ │ │ + movwls r2, #28528 @ 0x6f70 │ │ │ │ + subeq lr, r2, #323584 @ 0x4f000 │ │ │ │ + rsclt r9, r2, #-1610612736 @ 0xa0000000 │ │ │ │ + @ instruction: 0xf04f9209 │ │ │ │ + andls r0, r7, #0, 4 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - subseq r9, fp, r7, lsl #2 │ │ │ │ - movwls fp, #41697 @ 0xa2e1 │ │ │ │ - svccs 0x0070f414 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - movwls r9, #25096 @ 0x6208 │ │ │ │ - orrsle r9, r9, r9, lsl #2 │ │ │ │ + orrsle r9, r7, r8, lsl #4 │ │ │ │ @ instruction: 0xf0012a0f │ │ │ │ - bcs 0x3c7070 │ │ │ │ + bcs 0x3c7088 │ │ │ │ strcs fp, [r2], -r8, lsl #30 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - adcspl pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + addspl pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f89600 │ │ │ │ - smlsld pc, pc, r7, r9 @ │ │ │ │ + smlsld pc, sp, r5, r9 @ │ │ │ │ cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ - @ instruction: 0xf5b38610 │ │ │ │ + @ instruction: 0xf5b38614 │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ - movwcs sl, #8061 @ 0x1f7d │ │ │ │ - andls r2, r0, #0, 4 │ │ │ │ - andls sl, r8, #98304 @ 0x18000 │ │ │ │ + movwcs sl, #8059 @ 0x1f7b │ │ │ │ + andls fp, r9, #536870926 @ 0x2000000e │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ - vmlal.u , d20, d2[4] │ │ │ │ - andls r2, r9, #50331648 @ 0x3000000 │ │ │ │ - @ instruction: 0xf6474628 │ │ │ │ - vmlal.s q9, d0, d1[2] │ │ │ │ - addsmi r0, ip, r2, lsl r2 │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + stmdbge r6, {r0, r1, r2, r9, ip, pc} │ │ │ │ + strtmi r2, [r8], -r0, lsl #4 │ │ │ │ + andls r9, r8, #0, 4 │ │ │ │ + eorcs pc, r9, #74448896 @ 0x4700000 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + movwls r4, #24732 @ 0x609c │ │ │ │ @ instruction: 0xf7f8940a │ │ │ │ - @ instruction: 0xe72bf8d7 │ │ │ │ + @ instruction: 0xe729f8d5 │ │ │ │ cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ - @ instruction: 0xf5b38636 │ │ │ │ + @ instruction: 0xf5b3863a │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ - vmov.f32 q13, #-0.1953125 @ 0xbe480000 │ │ │ │ - rsclt r2, r6, #805306368 @ 0x30000000 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - subseq r2, r2, r0, lsl #2 │ │ │ │ - strls r9, [r9], -r8, lsl #2 │ │ │ │ - bicsmi r2, r6, r1, lsl #2 │ │ │ │ - strne lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf0bc920a │ │ │ │ - stccs 14, cr15, [pc], {147} @ 0x93 │ │ │ │ - @ instruction: 0xf0414607 │ │ │ │ - @ instruction: 0xf8958124 │ │ │ │ + tstcs r1, r7, asr pc │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + vmlal.u , d20, d3[5] │ │ │ │ + addmi r4, fp, r3, lsl #8 │ │ │ │ + movwls r9, #42761 @ 0xa709 │ │ │ │ + ldrdls r4, [r6, -pc] │ │ │ │ + strls r2, [r7], #-768 @ 0xfffffd00 │ │ │ │ + @ instruction: 0xf0bc9308 │ │ │ │ + stccs 14, cr15, [pc], {127} @ 0x7f │ │ │ │ + @ instruction: 0xf0414606 │ │ │ │ + @ instruction: 0xf8958128 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x77ef8 │ │ │ │ + blcs 0x77f00 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f22204 │ │ │ │ - ldrtmi pc, [r0], -r9, lsl #20 @ │ │ │ │ - blx 0xfa295e │ │ │ │ - @ instruction: 0x46024639 │ │ │ │ - @ instruction: 0xf7f34638 │ │ │ │ - ldrbt pc, [r7], r3, lsl #25 @ │ │ │ │ + ldrtmi pc, [r8], -r5, lsl #20 @ │ │ │ │ + blx 0xaa2966 │ │ │ │ + @ instruction: 0x46024631 │ │ │ │ + @ instruction: 0xf7f34630 │ │ │ │ + uxtah pc, r5, pc, ror #24 @ │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strpl pc, [r0], -r4, asr #7 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - subseq r9, r2, r8, lsl #6 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf64a920a │ │ │ │ - vmlal.s , d16, d1[3] │ │ │ │ - movwls r0, #29189 @ 0x7205 │ │ │ │ movwls fp, #37603 @ 0x92e3 │ │ │ │ - cmnpvs sp, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ - movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - svclt 0x00082e00 │ │ │ │ - strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + vmov.i32 q8, #194 @ 0x000000c2 │ │ │ │ + andls r4, sl, #201326592 @ 0xc000000 │ │ │ │ + sbcspl pc, r1, #77594624 @ 0x4a00000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf64a9307 │ │ │ │ + vsubw.s8 q11, q8, d1 │ │ │ │ + vsubw.u8 q8, q2, d5 │ │ │ │ + cdpcs 4, 0, cr3, cr0, cr3, {0} │ │ │ │ + ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ + stmdbge r6, {r3, sl, ip, pc} │ │ │ │ + strtmi r2, [r8], -r1, lsl #8 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf7f89606 │ │ │ │ - ldrb pc, [r5], r1, lsl #17 @ │ │ │ │ + @ instruction: 0xe6d3f87f │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strpl pc, [r0], -r4, asr #7 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - subseq r9, r2, r8, lsl #6 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - vhsub.s8 d25, d10, d10 │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ - movwls r0, #29189 @ 0x7205 │ │ │ │ movwls fp, #37603 @ 0x92e3 │ │ │ │ - biceq pc, r1, #-1610612732 @ 0xa0000004 │ │ │ │ - movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - svclt 0x00082e00 │ │ │ │ - strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + vmov.i32 q8, #194 @ 0x000000c2 │ │ │ │ + andls r4, sl, #201326592 @ 0xc000000 │ │ │ │ + rscseq pc, r5, #-1610612732 @ 0xa0000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + vcgt.s8 d25, d10, d7 │ │ │ │ + vqdmlal.s q8, d16, d1[0] │ │ │ │ + vsubw.u8 q8, q2, d5 │ │ │ │ + cdpcs 4, 0, cr3, cr0, cr3, {0} │ │ │ │ + ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ + stmdbge r6, {r3, sl, ip, pc} │ │ │ │ + strtmi r2, [r8], -r1, lsl #8 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf7f89606 │ │ │ │ - ssat pc, #20, pc, asr #16 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - strtmi r5, [r8], -r0, lsl #6 │ │ │ │ - subseq sl, r2, r6, lsl #18 │ │ │ │ - andcs r9, r1, #-1610612736 @ 0xa0000000 │ │ │ │ + ssat pc, #18, sp, asr #16 @ │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + vabal.u8 q9, d4, d3 │ │ │ │ + rsclt r5, r2, #0, 6 │ │ │ │ + andls sl, r9, #98304 @ 0x18000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andcs r9, r1, #1879048192 @ 0x70000000 │ │ │ │ @ instruction: 0xf6479200 │ │ │ │ - vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ + vmvn.i32 d17, #3328 @ 0x00000d00 │ │ │ │ vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ - movwls r4, #25859 @ 0x6503 │ │ │ │ - strls fp, [r7, #-740] @ 0xfffffd1c │ │ │ │ - @ instruction: 0xf7f89409 │ │ │ │ - ldr pc, [r9], r5, asr #16 │ │ │ │ + rsbeq r3, sp, r3, lsl #8 │ │ │ │ + strls r9, [r8], #-774 @ 0xfffffcfa │ │ │ │ + @ instruction: 0xf7f8950a │ │ │ │ + ldr pc, [r7], r3, asr #16 │ │ │ │ rsceq r0, r0, #8960 @ 0x2300 │ │ │ │ - ldrhi pc, [sp], #256 @ 0x100 │ │ │ │ + ldrhi pc, [ip], #256 @ 0x100 │ │ │ │ vorr.i32 d16, #51968 @ 0x0000cb00 │ │ │ │ - stmdbge r6, {r0, r1, r9, ip, sp} │ │ │ │ - streq pc, [fp], #-964 @ 0xfffffc3c │ │ │ │ + stmdbge r6, {r0, r1, r3, r9} │ │ │ │ addslt r4, fp, #40, 12 @ 0x2800000 │ │ │ │ - stmib sp, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ - @ instruction: 0xf7f62306 │ │ │ │ - pkhbt pc, r8, r1, lsl #18 @ │ │ │ │ - rsceq r0, r7, #8960 @ 0x2300 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ + @ instruction: 0xf7f64306 │ │ │ │ + str pc, [r6], pc, lsl #18 │ │ │ │ + rsceq r0, r7, #8704 @ 0x2200 │ │ │ │ strbthi pc, [lr], #-256 @ 0xffffff00 @ │ │ │ │ - @ instruction: 0xf8d50318 │ │ │ │ + @ instruction: 0xf8d50310 │ │ │ │ vmla.i , q10, d0[2] │ │ │ │ vsubl.u8 q8, d4, d11 │ │ │ │ addlt r3, r0, #50331648 @ 0x3000000 │ │ │ │ tstmi r0, #100663296 @ 0x6000000 │ │ │ │ andls r0, r7, lr, asr r6 │ │ │ │ - mrcge 5, 5, APSR_nzcv, cr0, cr15, {3} │ │ │ │ - blx 0xfed22a70 │ │ │ │ + mcrge 5, 5, pc, cr14, cr15, {3} @ │ │ │ │ + blx 0xfe822a78 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - strbt pc, [sp], -pc, lsr #28 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - strtmi r5, [r8], -r0, lsl #6 │ │ │ │ - subseq sl, r2, r6, lsl #18 │ │ │ │ - andcs r9, r1, #-1610612736 @ 0xa0000000 │ │ │ │ + strbt pc, [fp], -sp, lsr #28 @ │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + vabal.u8 q9, d4, d3 │ │ │ │ + rsclt r5, r2, #0, 6 │ │ │ │ + andls sl, r9, #98304 @ 0x18000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andcs r9, r1, #1879048192 @ 0x70000000 │ │ │ │ @ instruction: 0xf6479200 │ │ │ │ - vmlal.s q9, d0, d1[2] │ │ │ │ + vsubl.s8 q9, d0, d25 │ │ │ │ vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ - movwls r4, #25859 @ 0x6503 │ │ │ │ - strls fp, [r7, #-740] @ 0xfffffd1c │ │ │ │ - @ instruction: 0xf7f79409 │ │ │ │ - usub8 pc, r3, pc @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - @ instruction: 0xf4145300 │ │ │ │ - movwls r2, #28528 @ 0x6f70 │ │ │ │ - subeq lr, r2, #323584 @ 0x4f000 │ │ │ │ - @ instruction: 0xf04f920a │ │ │ │ - andls r0, r7, #0, 4 │ │ │ │ + rsbeq r3, sp, r3, lsl #8 │ │ │ │ + strls r9, [r8], #-774 @ 0xfffffcfa │ │ │ │ + @ instruction: 0xf7f7950a │ │ │ │ + usub8 pc, r1, sp @ │ │ │ │ andls fp, r9, #536870926 @ 0x2000000e │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr10, cr15, {3} │ │ │ │ - stmdbge r6, {r0, sl, sp} │ │ │ │ - @ instruction: 0xf6474628 │ │ │ │ - vsubl.s8 , d0, d25 │ │ │ │ - strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - @ instruction: 0xf83cf7f8 │ │ │ │ - vmvn.i32 d30, #-1006632960 @ 0xc4000000 │ │ │ │ - andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ + andls r2, r7, #0, 4 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - stmdbge r6, {r3, r5, r9, sl, lr} │ │ │ │ - andls r0, sl, #82 @ 0x52 │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - andspl pc, r5, #72, 4 @ 0x80000004 │ │ │ │ + svccs 0x0070f414 │ │ │ │ + b 0x144b3f4 │ │ │ │ + andls r0, sl, #536870916 @ 0x20000004 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf47f9208 │ │ │ │ + strcs sl, [r1], #-3705 @ 0xfffff187 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + andcc pc, r9, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - rsclt r9, r4, #402653184 @ 0x18000000 │ │ │ │ - strls r9, [r9], #-1287 @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xffc6f7f7 │ │ │ │ - vmov.i32 d30, #-905969664 @ 0xca000000 │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - vrsubhn.i16 d21, q2, q0 │ │ │ │ - movwls r3, #33539 @ 0x8303 │ │ │ │ + @ instruction: 0xf7f89400 │ │ │ │ + @ instruction: 0xe633f83b │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + vabal.u8 q9, d4, d3 │ │ │ │ + rsclt r5, r2, #0, 6 │ │ │ │ + andls sl, r9, #98304 @ 0x18000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andcs r9, r1, #1879048192 @ 0x70000000 │ │ │ │ + vhsub.s8 d25, d8, d0 │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ + vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ + rsbeq r3, sp, r3, lsl #8 │ │ │ │ + strls r9, [r8], #-774 @ 0xfffffcfa │ │ │ │ + @ instruction: 0xf7f7950a │ │ │ │ + ldr pc, [r9], -r5, asr #31 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strpl pc, [r0], -r4, asr #7 │ │ │ │ + movwls fp, #37603 @ 0x92e3 │ │ │ │ vmov.i32 q8, #194 @ 0x000000c2 │ │ │ │ andls r4, sl, #201326592 @ 0xc000000 │ │ │ │ rscvc pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - rsclt r9, r3, #469762048 @ 0x1c000000 │ │ │ │ - @ instruction: 0xf6499309 │ │ │ │ + @ instruction: 0xf6499307 │ │ │ │ vqdmlal.s q11, d16, d1[6] │ │ │ │ - cdpcs 3, 0, cr0, cr0, cr5, {0} │ │ │ │ + vsubw.u8 q8, q2, d5 │ │ │ │ + cdpcs 4, 0, cr3, cr0, cr3, {0} │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r6, {r0, sl, sp} │ │ │ │ - movwcs r4, #1576 @ 0x628 │ │ │ │ - strls r9, [r6], -r0, lsl #8 │ │ │ │ - @ instruction: 0xffa4f7f7 │ │ │ │ - vsli.64 q15, q12, #4 │ │ │ │ + stmdbge r6, {r3, sl, ip, pc} │ │ │ │ + strtmi r2, [r8], -r1, lsl #8 │ │ │ │ + strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ + @ instruction: 0xf7f79606 │ │ │ │ + ldrb pc, [r7, #4003]! @ 0xfa3 @ │ │ │ │ + strtmi fp, [r8], -r3, ror #5 │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ + vabal.u8 , d4, d3 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ - blcs 0x3b3088 │ │ │ │ - bcs 0x3d64a0 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - movwls r2, #29187 @ 0x7203 │ │ │ │ - movwcs fp, #7948 @ 0x1f0c │ │ │ │ - vsubw.u8 q9, q2, d0 │ │ │ │ - movwcc r5, #5632 @ 0x1600 │ │ │ │ - subseq fp, r2, r4, ror #5 │ │ │ │ - movwcs r9, #768 @ 0x300 │ │ │ │ - vshl.s8 d25, d9, d7 │ │ │ │ - vmvn.i32 d22, #327680 @ 0x00050000 │ │ │ │ - andls r0, sl, #301989888 @ 0x12000000 │ │ │ │ - rsbsvc pc, r5, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + blcs 0x3af098 │ │ │ │ + stccs 15, cr11, [sp, #-32] @ 0xffffffe0 │ │ │ │ + svclt 0x000c9307 │ │ │ │ + movwcs r2, #769 @ 0x301 │ │ │ │ + strpl pc, [r0], -r4, asr #7 │ │ │ │ + subseq r3, r2, r1, lsl #6 │ │ │ │ + andls r9, sl, #0, 6 │ │ │ │ + vcgt.s8 d18, d7, d0 │ │ │ │ + vmov.i32 d22, #327680 @ 0x00050000 │ │ │ │ + @ instruction: 0xf6490412 │ │ │ │ + vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ + stmdbge r6, {r0, r2, r9} │ │ │ │ svclt 0x0008429e │ │ │ │ strls r4, [r6], -r2, lsr #12 │ │ │ │ - @ instruction: 0xff7cf7f7 │ │ │ │ - vsli.64 q15, q0, #4 │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - vrsubhn.i16 d21, q2, q0 │ │ │ │ - movwls r3, #33539 @ 0x8303 │ │ │ │ + @ instruction: 0xf7f79508 │ │ │ │ + strb pc, [pc, #3963] @ 0x67843 @ │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strpl pc, [r0], -r4, asr #7 │ │ │ │ + movwls fp, #37603 @ 0x92e3 │ │ │ │ vmov.i32 q8, #194 @ 0x000000c2 │ │ │ │ andls r4, sl, #201326592 @ 0xc000000 │ │ │ │ rscvs pc, r1, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - rsclt r9, r3, #469762048 @ 0x1c000000 │ │ │ │ - @ instruction: 0xf6499309 │ │ │ │ + @ instruction: 0xf6499307 │ │ │ │ vbic.i32 q11, #256 @ 0x00000100 │ │ │ │ - cdpcs 3, 0, cr0, cr0, cr5, {0} │ │ │ │ + vsubw.u8 q8, q2, d5 │ │ │ │ + cdpcs 4, 0, cr3, cr0, cr3, {0} │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r6, {r0, sl, sp} │ │ │ │ - movwcs r4, #1576 @ 0x628 │ │ │ │ - strls r9, [r6], -r0, lsl #8 │ │ │ │ - @ instruction: 0xff5af7f7 │ │ │ │ - vabal.u8 q15, d20, d30 │ │ │ │ - stmdbge r6, {r0, r1, r8, r9, sp} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - subseq r3, fp, r3, lsl #4 │ │ │ │ - movwls r9, #41480 @ 0xa208 │ │ │ │ - andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - rsclt r9, r4, #1610612736 @ 0x60000000 │ │ │ │ - strls r9, [r9], #-775 @ 0xfffffcf9 │ │ │ │ - stc2 7, cr15, [r4], {255} @ 0xff │ │ │ │ - @ instruction: 0xf1b3e59a │ │ │ │ - @ instruction: 0xf0007fa0 │ │ │ │ - @ instruction: 0xf1b38226 │ │ │ │ - @ instruction: 0xf0007fa8 │ │ │ │ - @ instruction: 0xf1b38163 │ │ │ │ - @ instruction: 0xf47f7f88 │ │ │ │ - @ instruction: 0xf8d5adc9 │ │ │ │ - strtmi r3, [r8], -r8, lsl #1 │ │ │ │ - stmdbge r6, {r1, r9, sp} │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strbpl pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ - vabal.u8 , d4, d7 │ │ │ │ - strls r5, [r8, #-1472] @ 0xfffffa40 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d9 │ │ │ │ - vabal.u8 q8, d4, d11 │ │ │ │ - strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ - strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ - @ instruction: 0xf7f89406 │ │ │ │ - ldrb pc, [r3, #-3535]! @ 0xfffff231 @ │ │ │ │ - svcvc 0x00a0f1b3 │ │ │ │ - orrhi pc, sp, r0 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - andscs r8, r0, #88, 2 │ │ │ │ - andne pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47f4293 │ │ │ │ - cmncs r0, #10304 @ 0x2840 │ │ │ │ - moveq pc, #192, 4 │ │ │ │ - blcs 0x1876a2c │ │ │ │ - strhi pc, [sl, #-0] │ │ │ │ - andhi pc, r9, #0, 4 │ │ │ │ - @ instruction: 0xf0002b20 │ │ │ │ - blcs 0x1087d5c │ │ │ │ - strbhi pc, [sp], #0 @ │ │ │ │ - @ instruction: 0xf47f2b00 │ │ │ │ - orrcs sl, r0, #9152 @ 0x23c0 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x76a50 │ │ │ │ - subhi pc, r8, r1 │ │ │ │ - svcne 0x0080f5b3 │ │ │ │ - stcge 4, cr15, [r4, #508] @ 0x1fc │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - @ instruction: 0xf0044203 │ │ │ │ - stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - @ instruction: 0xf47f2406 │ │ │ │ - andcs sl, r0, #7488 @ 0x1d40 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf894f7f7 │ │ │ │ - stclvs 5, cr14, [r9, #-212]! @ 0xffffff2c │ │ │ │ - stmiavs sl!, {r3, r5, r9, sl, lr} │ │ │ │ - vpmin.s8 , q2, q1 │ │ │ │ - vmla.f d22, d0, d0[0] │ │ │ │ - tstmi sl, #1073741861 @ 0x40000025 │ │ │ │ - @ instruction: 0xf7f26b89 │ │ │ │ - @ instruction: 0xf895f831 │ │ │ │ - andcs r3, r0, #209 @ 0xd1 │ │ │ │ - addsmi r4, r3, #40, 12 @ 0x2800000 │ │ │ │ - tstcs r8, ip, lsl #30 │ │ │ │ - ldrtmi r2, [r1], #-260 @ 0xfffffefc │ │ │ │ - blx 0xff0a49fa │ │ │ │ - @ instruction: 0xf8d5e51c │ │ │ │ - b 0x526d50 │ │ │ │ - @ instruction: 0xf0401350 │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r7, pc} │ │ │ │ - @ instruction: 0xf7fe4628 │ │ │ │ - ldr pc, [r1, #-3421] @ 0xfffff2a3 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x1324a42 │ │ │ │ - @ instruction: 0xf8d5e50d │ │ │ │ - ldreq r2, [r4, r8, asr #1] │ │ │ │ - @ instruction: 0xf01ed503 │ │ │ │ - @ instruction: 0xf43f0f0e │ │ │ │ - cmpeq r4, pc, lsr sp │ │ │ │ - ldreq sp, [r4, #1282] @ 0x502 │ │ │ │ - subhi pc, pc, #64, 2 │ │ │ │ - andeq pc, r8, #1073741864 @ 0x40000028 │ │ │ │ - svclt 0x00942a05 │ │ │ │ - andcs r2, r1, #0, 4 │ │ │ │ - @ instruction: 0xf43f2a00 │ │ │ │ - andcs sl, r0, #3136 @ 0xc40 │ │ │ │ - strls r9, [r4, -r2] │ │ │ │ - stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ - andls r6, r5, #0, 24 │ │ │ │ - @ instruction: 0xf7fd9203 │ │ │ │ - strbt pc, [fp], #3605 @ 0xe15 @ │ │ │ │ + stmdbge r6, {r3, sl, ip, pc} │ │ │ │ + strtmi r2, [r8], -r1, lsl #8 │ │ │ │ + strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ + @ instruction: 0xf7f79606 │ │ │ │ + str pc, [sp, #3929]! @ 0xf59 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldrbtmi pc, [pc], #-36 @ 0x66a94 @ │ │ │ │ - @ instruction: 0xf7f49406 │ │ │ │ - strbt pc, [r3], #3683 @ 0xe63 @ │ │ │ │ - svceq 0x00a0f5b3 │ │ │ │ - ldcge 4, cr15, [sl, #-508] @ 0xfffffe04 │ │ │ │ - strbpl pc, [r0], r4, asr #7 @ │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ - andeq pc, fp, r4, asr #7 │ │ │ │ + andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + andls r0, r6, #91 @ 0x5b │ │ │ │ + rsclt r9, r2, #671088640 @ 0x28000000 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - andne pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - smlabtvs r8, sp, r9, lr │ │ │ │ - addshi pc, r7, #64 @ 0x40 │ │ │ │ - andcc lr, sl, sp, asr #19 │ │ │ │ - @ instruction: 0xf8d5a906 │ │ │ │ - strtmi r3, [r8], -r8, lsl #1 │ │ │ │ - strcs r2, [r0, -r0, lsl #12] │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strvs lr, [r6, -sp, asr #19] │ │ │ │ - ldc2 7, cr15, [lr, #-992] @ 0xfffffc20 │ │ │ │ - andscs lr, r0, #-1040187392 @ 0xc2000000 │ │ │ │ - subeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47f4293 │ │ │ │ - eorcs sl, r0, #63232 @ 0xf700 │ │ │ │ - adceq pc, r0, #192, 4 │ │ │ │ - movweq lr, #10756 @ 0x2a04 │ │ │ │ - svcne 0x0020f1b3 │ │ │ │ - ldrhi pc, [r6], #0 │ │ │ │ - @ instruction: 0x81a6f200 │ │ │ │ - @ instruction: 0xf0002b20 │ │ │ │ - @ instruction: 0xf5b3853a │ │ │ │ - @ instruction: 0xf0001f00 │ │ │ │ - blcs 0x87f20 │ │ │ │ - stclge 4, cr15, [r2], #508 @ 0x1fc │ │ │ │ - cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ - vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ - vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - addsmi r4, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - vaddw.u8 , q2, d7 │ │ │ │ - @ instruction: 0xf0043103 │ │ │ │ - tstls r6, pc, lsl #8 │ │ │ │ - @ instruction: 0xf0019408 │ │ │ │ - vst4.8 {d24-d27}, [pc :128], r6 │ │ │ │ - vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ - addsmi r0, r3, #16, 4 │ │ │ │ - andshi pc, r5, r1 │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47f4293 │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r4, r5, r7, sl, fp, sp, pc} │ │ │ │ - vmax.s8 d20, d9, d24 │ │ │ │ - vmov.i32 d19, #2304 @ 0x00000900 │ │ │ │ - @ instruction: 0xf7f50205 │ │ │ │ - ldrbt pc, [ip], #-4055 @ 0xfffff029 @ │ │ │ │ - ldrbeq r4, [r7, sl, lsl #2] │ │ │ │ - svcge 0x0061f57f │ │ │ │ - movwvc pc, #79 @ 0x4f @ │ │ │ │ - tstcs r0, r1, lsl #4 │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - strbt pc, [pc], #-3837 @ 0x66b84 @ │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - stmdbge r6, {r1, r9, sp} │ │ │ │ - @ instruction: 0xf0034628 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - strls r5, [r7, #-1344] @ 0xfffffac0 │ │ │ │ - strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ - vabal.u8 , d4, d8 │ │ │ │ - strls r4, [r9, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [fp, #-964] @ 0xfffffc3c │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [sl], #-1291 @ 0xfffffaf5 │ │ │ │ - strls r2, [r6], #-1025 @ 0xfffffbff │ │ │ │ - mcr2 7, 7, pc, cr4, cr8, {7} @ │ │ │ │ - @ instruction: 0xf8d5e455 │ │ │ │ - vaddl.u8 , d20, d8 │ │ │ │ - stmdbge r6, {r6, r9, ip, lr} │ │ │ │ - @ instruction: 0xf0039207 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - strtmi r5, [r8], -r0, asr #5 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d13 │ │ │ │ - andls r3, sl, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - andcs r9, r1, #-1342177280 @ 0xb0000000 │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - rsceq r1, r4, #196, 4 @ 0x4000000c │ │ │ │ - @ instruction: 0xf04f920c │ │ │ │ - @ instruction: 0xf1000202 │ │ │ │ - @ instruction: 0xf7f882f1 │ │ │ │ - ldrt pc, [r0], #-3657 @ 0xfffff1b7 @ │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + stmib sp, {r0, r1, sl, lr}^ │ │ │ │ + @ instruction: 0xf7ff4307 │ │ │ │ + ldr pc, [r9, #3075] @ 0xc03 │ │ │ │ + svcvc 0x00a0f1b3 │ │ │ │ + eorhi pc, r7, #0 │ │ │ │ + svcvc 0x00a8f1b3 │ │ │ │ + msrhi SPSR_xc, r0 │ │ │ │ + svcvc 0x0088f1b3 │ │ │ │ + stclge 4, cr15, [r8, #508] @ 0x1fc │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - andcs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ + andcs r4, r2, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ - strls r5, [r7, #-1344] @ 0xfffffac0 │ │ │ │ + strls r3, [sl, #-1283] @ 0xfffffafd │ │ │ │ strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ - strls r4, [r9, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [fp, #-964] @ 0xfffffc3c │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [sl], #-1291 @ 0xfffffaf5 │ │ │ │ + strls r0, [fp, #-1291] @ 0xfffffaf5 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ + strls r9, [r7], #-1289 @ 0xfffffaf7 │ │ │ │ strls r2, [r6], #-1025 @ 0xfffffbff │ │ │ │ - ldc2l 7, cr15, [r0], #-992 @ 0xfffffc20 │ │ │ │ - rsbcs lr, r0, #20, 8 @ 0x14000000 │ │ │ │ - adceq pc, r0, #192, 4 │ │ │ │ - movweq lr, #10756 @ 0x2a04 │ │ │ │ + stc2l 7, cr15, [lr, #992] @ 0x3e0 │ │ │ │ + @ instruction: 0xf1b3e572 │ │ │ │ + @ instruction: 0xf0007fa0 │ │ │ │ + addsmi r8, r3, #1073741859 @ 0x40000023 │ │ │ │ + cmpphi r8, r0 @ p-variant is OBSOLETE │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + addsmi r1, r3, #0, 4 │ │ │ │ + stcge 4, cr15, [r0, #508]! @ 0x1fc │ │ │ │ + vqdmlal.s q9, d0, d0[4] │ │ │ │ + eormi r0, r3, r0, lsr #7 │ │ │ │ @ instruction: 0xf0002b60 │ │ │ │ - vcge.s8 q4, q8, q1 │ │ │ │ - blcs 0x886fd0 │ │ │ │ - ldrhi pc, [fp, #-0] │ │ │ │ + vrshl.s8 d8, d15, d0 │ │ │ │ + blcs 0x8871d8 │ │ │ │ + ldrbthi pc, [r0], #0 @ │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ - blcs 0x88044 │ │ │ │ - ldcge 4, cr15, [ip], #-508 @ 0xfffffe04 │ │ │ │ + blcs 0x87d04 │ │ │ │ + stcge 4, cr15, [lr, #508] @ 0x1fc │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - eormi r2, r3, r3, lsl #4 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0x66c7c │ │ │ │ - strls r9, [r7], #-521 @ 0xfffffdf7 │ │ │ │ - @ instruction: 0xf0002b00 │ │ │ │ - @ instruction: 0xf5b38713 │ │ │ │ + eormi r0, r3, r0, lsl r3 │ │ │ │ + @ instruction: 0xf0012b00 │ │ │ │ + @ instruction: 0xf5b3804d │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ - movwcs sl, #3109 @ 0xc25 │ │ │ │ - ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fffe19 │ │ │ │ - @ instruction: 0xf8d5bbe4 │ │ │ │ - vaddl.u8 , d20, d8 │ │ │ │ - andls r5, r7, #64, 4 │ │ │ │ + @ instruction: 0xf404ad83 │ │ │ │ + vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ + @ instruction: 0xf5b32203 │ │ │ │ + andls r4, r8, #112, 30 @ 0x1c0 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + andmi lr, r6, #3358720 @ 0x334000 │ │ │ │ + ldclge 4, cr15, [r4, #-508]! @ 0xfffffe04 │ │ │ │ + stmdbge r6, {r9, sp} │ │ │ │ + @ instruction: 0xf7f74628 │ │ │ │ + ldr pc, [r4, #-2195]! @ 0xfffff76d │ │ │ │ + strtmi r6, [r8], -r9, ror #26 │ │ │ │ + bne 0x1500cb0 │ │ │ │ + cmppvs r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrseq pc, r5, r0, asr #5 │ │ │ │ + blvs 0xfe2b767c │ │ │ │ + @ instruction: 0xf82ef7f2 │ │ │ │ + smullscc pc, r1, r5, r8 @ │ │ │ │ + strtmi r2, [r8], -r0, lsl #4 │ │ │ │ + svclt 0x000c4293 │ │ │ │ + tstcs r4, r8, lsl #2 │ │ │ │ + @ instruction: 0xf7f44431 │ │ │ │ + ldr pc, [fp, #-3007] @ 0xfffff441 │ │ │ │ + ldrdeq pc, [r8], #133 @ 0x85 │ │ │ │ + cmpne r0, #77824 @ 0x13000 │ │ │ │ + addshi pc, fp, r0, asr #32 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + ldc2l 7, cr15, [ip, #-1016] @ 0xfffffc08 │ │ │ │ + stmdbge r6, {r4, r8, sl, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fe4628 │ │ │ │ + str pc, [ip, #-2889] @ 0xfffff4b7 │ │ │ │ + ldrdcs pc, [r8], #133 @ 0x85 │ │ │ │ + strle r0, [r3, #-1940] @ 0xfffff86c │ │ │ │ + svceq 0x000ef01e │ │ │ │ + ldcge 4, cr15, [lr, #-252]! @ 0xffffff04 │ │ │ │ + strle r0, [r2, #-340] @ 0xfffffeac │ │ │ │ + @ instruction: 0xf1400594 │ │ │ │ + @ instruction: 0xf1a18250 │ │ │ │ + bcs 0x1a7290 │ │ │ │ + andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ + bcs 0x6f27c │ │ │ │ + ldcge 4, cr15, [r0, #-252]! @ 0xffffff04 │ │ │ │ + andls r2, r4, r0, lsl #4 │ │ │ │ + strtmi r9, [r8], -r2, lsl #12 │ │ │ │ + @ instruction: 0x7c00e9cd │ │ │ │ + andls r9, r3, #1342177280 @ 0x50000000 │ │ │ │ + mrc2 7, 0, pc, cr4, cr13, {7} │ │ │ │ + stmdbge r6, {r1, r3, r5, r6, r7, sl, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0244628 │ │ │ │ + strls r4, [r6], #-1151 @ 0xfffffb81 │ │ │ │ + mcr2 7, 3, pc, cr2, cr4, {7} @ │ │ │ │ + @ instruction: 0xf5b3e4e2 │ │ │ │ + @ instruction: 0xf47f0fa0 │ │ │ │ + vmov.i32 d26, #13238271 @ 0x00c9ffff │ │ │ │ + vmla.f , q10, d0[0] │ │ │ │ + vrsubhn.i16 d19, q2, │ │ │ │ + vaddl.u8 q8, d4, d11 │ │ │ │ + @ instruction: 0xf4144303 │ │ │ │ + strls r1, [sl], -r0, lsl #4 │ │ │ │ + @ instruction: 0xf0409108 │ │ │ │ + movwls r8, #37528 @ 0x9298 │ │ │ │ + @ instruction: 0xf8d5a906 │ │ │ │ + strcs r3, [r0], -r8, lsl #1 │ │ │ │ + strtmi r9, [r8], -fp │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + stmib sp, {r8, r9, sl, sp}^ │ │ │ │ + @ instruction: 0xf7f86706 │ │ │ │ + strb pc, [r1], #3357 @ 0xd1d @ │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #64, 4 │ │ │ │ + ldclge 4, cr15, [r6], #508 @ 0x1fc │ │ │ │ + vsubl.s8 q9, d0, d16 │ │ │ │ + b 0x167578 │ │ │ │ + @ instruction: 0xf1b30302 │ │ │ │ + @ instruction: 0xf0001f20 │ │ │ │ + vqshl.s8 d8, d11, d16 │ │ │ │ + blcs 0x8871a4 │ │ │ │ + ldrhi pc, [pc, #-0]! @ 0x66b0c │ │ │ │ + svcne 0x0000f5b3 │ │ │ │ + strhi pc, [r9, #-0] │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + @ instruction: 0xf44face1 │ │ │ │ + vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ + eormi r0, r3, r0, lsl r3 │ │ │ │ + rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x91084293 │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-263 @ 0xfffffef9 │ │ │ │ + eorhi pc, fp, r1 │ │ │ │ + rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + vst4.8 {d24-d27}, [pc :64], sl │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + ldcge 4, cr15, [lr], #508 @ 0x1fc │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + andscc pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xffd6f7f5 │ │ │ │ + tstmi sl, fp, ror r4 │ │ │ │ + @ instruction: 0xf57f07d7 │ │ │ │ + @ instruction: 0xf04faf61 │ │ │ │ + andcs r7, r1, #0, 6 │ │ │ │ + strtmi r2, [r8], -r0, lsl #2 │ │ │ │ + mrc2 7, 7, pc, cr12, cr12, {7} │ │ │ │ + @ instruction: 0xf8d5e46e │ │ │ │ + andcs r3, r2, #136 @ 0x88 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d10 │ │ │ │ + strls r5, [r8, #-1472] @ 0xfffffa40 │ │ │ │ + streq pc, [fp, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d11 │ │ │ │ + vabal.u8 q10, d4, d3 │ │ │ │ + strls r5, [r9, #-1088] @ 0xfffffbc0 │ │ │ │ + strcs r9, [r1], #-1031 @ 0xfffffbf9 │ │ │ │ + @ instruction: 0xf7f89406 │ │ │ │ + ldrb pc, [r4], #-3811 @ 0xfffff11d @ │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls sl, sl, #98304 @ 0x18000 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r8, #40, 12 @ 0x2800000 │ │ │ │ + sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d12 │ │ │ │ + andls r1, sp, #268435460 @ 0x10000004 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049209 │ │ │ │ + andls r0, fp, #-268435456 @ 0xf0000000 │ │ │ │ + andls r2, r6, #268435456 @ 0x10000000 │ │ │ │ + subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + andls r0, r7, #228, 4 @ 0x4000000e │ │ │ │ + andeq pc, r2, #79 @ 0x4f │ │ │ │ + rscshi pc, r6, #0, 2 │ │ │ │ + mcr2 7, 2, pc, cr8, cr8, {7} @ │ │ │ │ + @ instruction: 0xf8d5e42f │ │ │ │ + strtmi r3, [r8], -r8, lsl #1 │ │ │ │ + stmdbge r6, {r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d13 │ │ │ │ - andls r3, sl, #805306368 @ 0x30000000 │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d10 │ │ │ │ + strls r5, [r8, #-1472] @ 0xfffffa40 │ │ │ │ + streq pc, [fp, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d11 │ │ │ │ + vabal.u8 q10, d4, d3 │ │ │ │ + strls r5, [r9, #-1088] @ 0xfffffbc0 │ │ │ │ + strcs r9, [r1], #-1031 @ 0xfffffbf9 │ │ │ │ + @ instruction: 0xf7f89406 │ │ │ │ + ldr pc, [r3], #-3183 @ 0xfffff391 │ │ │ │ + vmlal.s q9, d0, d0[4] │ │ │ │ + b 0x1676c8 │ │ │ │ + blcs 0x1867854 │ │ │ │ + bicshi pc, r7, #0 │ │ │ │ + rschi pc, r1, r0, lsl #4 │ │ │ │ + @ instruction: 0xf0002b20 │ │ │ │ + blcs 0x10880dc │ │ │ │ + ldrbthi pc, [pc], #0 @ 0x66c60 @ │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + orrcs sl, r0, #15104 @ 0x3b00 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r8, #35 @ 0x23 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - andcs r9, r1, #-1342177280 @ 0xb0000000 │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - andls r1, ip, #196, 4 @ 0x4000000c │ │ │ │ - addne pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - addhi pc, r6, #64 @ 0x40 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r8, #992] @ 0x3e0 │ │ │ │ - bllt 0xff064ce4 │ │ │ │ - andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - stclpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ - andcc pc, r3, r4, asr #7 │ │ │ │ - strmi pc, [r3, -r4, asr #7] │ │ │ │ - bicne pc, r4, r4, asr #7 │ │ │ │ - strbne pc, [r1], -r4, asr #7 @ │ │ │ │ - @ instruction: 0xf0042a02 │ │ │ │ - stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - andls ip, sl, r8, lsl #14 │ │ │ │ - subhi pc, r2, #0 │ │ │ │ - bcs 0x14b144 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + andls r4, r9, #50331648 @ 0x3000000 │ │ │ │ + blcs 0x8bca0 │ │ │ │ + ldrhi pc, [r8, -r0] │ │ │ │ + svcne 0x0080f5b3 │ │ │ │ + stcge 4, cr15, [r4], #-508 @ 0xfffffe04 │ │ │ │ + stmdbge r6, {r8, r9, sp} │ │ │ │ + @ instruction: 0x4628461a │ │ │ │ + mrc2 7, 0, pc, cr8, cr6, {7} │ │ │ │ + bllt 0xff964ca0 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - andshi pc, r9, #0 │ │ │ │ - bcs 0xb85c0 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + @ instruction: 0xf00352c0 │ │ │ │ + andls r0, r8, #1006632960 @ 0x3c000000 │ │ │ │ + sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d12 │ │ │ │ + andls r1, sp, #268435460 @ 0x10000004 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049209 │ │ │ │ + andls r0, fp, #-268435456 @ 0xf0000000 │ │ │ │ + andls r2, r6, #268435456 @ 0x10000000 │ │ │ │ + subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf4149207 │ │ │ │ + @ instruction: 0xf0401280 │ │ │ │ + stmdbge r6, {r0, r1, r3, r7, r9, pc} │ │ │ │ + @ instruction: 0xf7f84628 │ │ │ │ + @ instruction: 0xf7fffdd7 │ │ │ │ + @ instruction: 0xf3c4bbbe │ │ │ │ + vsubl.u8 , d4, d1 │ │ │ │ + vmla.f , q10, d0[1] │ │ │ │ + @ instruction: 0xf3c457c0 │ │ │ │ + vmull.u8 , d4, d3 │ │ │ │ + vmla.i , q2, d1[0] │ │ │ │ + bcs 0xf8514 │ │ │ │ + streq pc, [pc], #-4 @ 0x66d0c │ │ │ │ + eorgt pc, r8, sp, asr #17 │ │ │ │ + tstls ip, r8, lsl #14 │ │ │ │ + subhi pc, r6, #0 │ │ │ │ + @ instruction: 0xf0002a03 │ │ │ │ + @ instruction: 0xf8d5821d │ │ │ │ + bcs 0xb2f44 │ │ │ │ + stmdbge r6, {r0, r2, r3, ip, pc} │ │ │ │ + strls r4, [fp], #-1576 @ 0xfffff9d8 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ - stmdbge r6, {r0, r1, r3, sl, ip, pc} │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ andeq pc, r2, #79 @ 0x4f │ │ │ │ - stmib sp, {r0, r2, r3, r9, sl, ip, pc}^ │ │ │ │ + stmib sp, {r0, r3, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf0004506 │ │ │ │ - @ instruction: 0xf7f88204 │ │ │ │ - @ instruction: 0xf7fffda9 │ │ │ │ - @ instruction: 0xf3c4bb90 │ │ │ │ - vmla.f , q10, d0[0] │ │ │ │ - tstls r8, fp, lsl #12 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andmi pc, r3, r4, asr #7 │ │ │ │ + @ instruction: 0xf7f88205 │ │ │ │ + @ instruction: 0xf7fffda7 │ │ │ │ + @ instruction: 0xf3c4bb8e │ │ │ │ + vaddw.u8 , q2, d3 │ │ │ │ + tstls sl, fp, lsl #12 │ │ │ │ + sbcpl pc, r0, r4, asr #7 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf10002a1 │ │ │ │ @ instruction: 0xf8d58122 │ │ │ │ stmdbge r6, {r3, r7, ip, sp} │ │ │ │ - strtmi r9, [r8], -r9 │ │ │ │ - @ instruction: 0xf003920a │ │ │ │ + strtmi r9, [r8], -r8 │ │ │ │ + @ instruction: 0xf0039209 │ │ │ │ andcs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmib sp, {r0, r1, r3, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f84506 │ │ │ │ - @ instruction: 0xf7fffe01 │ │ │ │ - @ instruction: 0xf8d5bb72 │ │ │ │ + @ instruction: 0xf7fffdff │ │ │ │ + @ instruction: 0xf8d5bb70 │ │ │ │ andcs r3, r0, #136 @ 0x88 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strbpl pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ - vabal.u8 , d4, d7 │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d10 │ │ │ │ strls r5, [r8, #-1472] @ 0xfffffa40 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d9 │ │ │ │ - vabal.u8 q8, d4, d11 │ │ │ │ - strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ - strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ + streq pc, [fp, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d11 │ │ │ │ + vabal.u8 q10, d4, d3 │ │ │ │ + strls r5, [r9, #-1088] @ 0xfffffbc0 │ │ │ │ + strcs r9, [r1], #-1031 @ 0xfffffbf9 │ │ │ │ @ instruction: 0xf7f89406 │ │ │ │ - @ instruction: 0xf7fffde5 │ │ │ │ - @ instruction: 0xf5b3bb56 │ │ │ │ + @ instruction: 0xf7fffde3 │ │ │ │ + @ instruction: 0xf5b3bb54 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ - subcs r8, r0, #-1778384896 @ 0x96000000 │ │ │ │ + subcs r8, r0, #-1711276032 @ 0x9a000000 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - @ instruction: 0xf5b3847d │ │ │ │ + @ instruction: 0xf5b38481 │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ - vqdmulh.s d26, d31, d1 │ │ │ │ + vpadd.i8 q13, , │ │ │ │ vsubw.s8 q8, q8, d0 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ smlabtcs r3, r4, r3, pc @ │ │ │ │ @ instruction: 0x91084293 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ - streq pc, [pc], #-4 @ 0x66df8 │ │ │ │ - strls r9, [r7], #-262 @ 0xfffffefa │ │ │ │ - blge 0x1ba3ffc │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-263 @ 0xfffffef9 │ │ │ │ + blge 0x1b24004 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fffe8b │ │ │ │ - cmpcs r0, ip, lsr #22 │ │ │ │ + @ instruction: 0xf7fffe89 │ │ │ │ + cmpcs r0, sl, lsr #22 │ │ │ │ asreq pc, r0, #5 @ │ │ │ │ @ instruction: 0xf000428b │ │ │ │ - addsmi r8, r3, #-1744830461 @ 0x98000003 │ │ │ │ - bicshi pc, r7, #0 │ │ │ │ + addsmi r8, r3, #-1476395005 @ 0xa8000003 │ │ │ │ + bicshi pc, fp, #0 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ - blge 0x16a4024 │ │ │ │ + blge 0x162402c │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ - movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ - strbne pc, [r4], #964 @ 0x3c4 @ │ │ │ │ - movwmi lr, #35277 @ 0x89cd │ │ │ │ - blx 0xff6a4e3c │ │ │ │ - bllt 0x3e4e48 │ │ │ │ + andmi pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + movwls r9, #29193 @ 0x7209 │ │ │ │ + bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-776 @ 0xfffffcf8 │ │ │ │ + blx 0xff624e44 │ │ │ │ + bllt 0x364e50 │ │ │ │ svceq 0x0020f5b3 │ │ │ │ - movthi pc, #32768 @ 0x8000 @ │ │ │ │ + movthi pc, #49152 @ 0xc000 @ │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - eorcs r8, r0, #1409286144 @ 0x54000000 │ │ │ │ + eorcs r8, r0, #1677721600 @ 0x64000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - @ instruction: 0xf44fab39 │ │ │ │ + @ instruction: 0xf44fab37 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andls r2, r8, #64, 22 @ 0x10000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r2, r7, #64, 22 @ 0x10000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - @ instruction: 0xf0042281 │ │ │ │ - stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - @ instruction: 0xf47f4208 │ │ │ │ - stmdbge r6, {r0, r2, r5, r8, r9, fp, sp, pc} │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + vsubl.u8 q9, d20, d1 │ │ │ │ + andls r3, r9, #50331648 @ 0x3000000 │ │ │ │ + @ instruction: 0xf47f9406 │ │ │ │ + stmdbge r6, {r0, r1, r5, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fffbe3 │ │ │ │ - @ instruction: 0xf5b3bae6 │ │ │ │ + @ instruction: 0xf7fffbe1 │ │ │ │ + @ instruction: 0xf5b3bae4 │ │ │ │ @ instruction: 0xf0000f20 │ │ │ │ - addsmi r8, r3, #-2030043136 @ 0x87000000 │ │ │ │ - ldrbhi pc, [r4], #-0 @ │ │ │ │ + addsmi r8, r3, #-1962934272 @ 0x8b000000 │ │ │ │ + ldrbhi pc, [r8], #-0 @ │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - blge 0x5240b0 │ │ │ │ + blge 0x4a40b8 │ │ │ │ cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x1076f4c │ │ │ │ - strthi pc, [r9], -r0 │ │ │ │ + blcs 0x1076f54 │ │ │ │ + strthi pc, [sp], -r0 │ │ │ │ svcvc 0x0060f5b3 │ │ │ │ - blge 0x2240c8 │ │ │ │ + blge 0x1a40d0 │ │ │ │ movtvs pc, #1028 @ 0x404 @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ - @ instruction: 0xf0043203 │ │ │ │ - andls r0, r6, #251658240 @ 0xf000000 │ │ │ │ - @ instruction: 0xf47f9408 │ │ │ │ - stmdbge r6, {r0, r1, r2, r4, r5, r6, r7, r9, fp, sp, pc} │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + @ instruction: 0xf47f4206 │ │ │ │ + stmdbge r6, {r0, r2, r4, r5, r6, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7ffffc7 │ │ │ │ - stmdbcs sp, {r3, r4, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7ffffc5 │ │ │ │ + stmdbcs sp, {r1, r2, r4, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ - stmdbcs sp, {r0, r2, r4, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ + stmdbcs sp, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - ldr r2, [r1, #513]! @ 0x201 │ │ │ │ - andcs r9, r0, r9, lsl #6 │ │ │ │ + ldr r2, [r0, #513]! @ 0x201 │ │ │ │ + andcs r9, r0, r8, lsl #6 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - stmib sp, {r8, sp}^ │ │ │ │ - blcs 0x6b0744 │ │ │ │ + strls r2, [fp], -r0, lsl #2 │ │ │ │ + andls r2, r9, #25600 @ 0x6400 │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ - orrhi pc, r4, #64, 4 │ │ │ │ + orrhi pc, r8, #64, 4 │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0x1107728 │ │ │ │ + blcc 0x1107740 │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r0, r8, sl, pc}^ @ │ │ │ │ + ldm pc, {r0, r2, r8, sl, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bleq 0x32a374 │ │ │ │ + bleq 0x32a37c │ │ │ │ andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xffa24f2c │ │ │ │ - blt 0xfe324f4c │ │ │ │ + blx 0xff9a4f34 │ │ │ │ + blt 0xfe2a4f54 │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ ldrdcs pc, [r8], r5 │ │ │ │ - stmib sp, {r8, sp}^ │ │ │ │ - andcs r3, r0, sl │ │ │ │ - stmib sp, {r0, r3, r4, r9, fp, sp}^ │ │ │ │ + andls r2, fp, r0, lsl #2 │ │ │ │ + bcs 0x6aef6c │ │ │ │ + stmib sp, {r0, r3, r8, r9, ip, pc}^ │ │ │ │ vrhadd.s8 d16, d0, d6 │ │ │ │ - @ instruction: 0xf1a2834f │ │ │ │ - blcs 0x227c74 │ │ │ │ - bicshi pc, r9, r0, lsl #4 │ │ │ │ - bcs 0x1b5884 │ │ │ │ - ldrbhi pc, [pc], #512 @ 0x66f80 @ │ │ │ │ + @ instruction: 0xf1a28353 │ │ │ │ + blcs 0x227c7c │ │ │ │ + bicshi pc, sp, r0, lsl #4 │ │ │ │ + bcs 0x1b588c │ │ │ │ + strbthi pc, [r3], #512 @ 0x200 @ │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffcf5 │ │ │ │ - movwcs fp, #27238 @ 0x6a66 │ │ │ │ + @ instruction: 0xf7fffcf3 │ │ │ │ + movwcs fp, #27236 @ 0x6a64 │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ - stmib sp, {r2, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - tstcs r0, sl, lsl #12 │ │ │ │ - ldrdcs pc, [r8], r5 │ │ │ │ - andcs r9, r0, r9 │ │ │ │ - stmib sp, {r0, r3, r4, r9, fp, sp}^ │ │ │ │ + andls lr, r9, #244, 14 @ 0x3d00000 │ │ │ │ + @ instruction: 0xf8d52100 │ │ │ │ + andls r2, r8, r8, lsl #1 │ │ │ │ + bcs 0x6aefb8 │ │ │ │ + stmib sp, {r0, r1, r3, r9, sl, ip, pc}^ │ │ │ │ vrhadd.s8 d16, d0, d6 │ │ │ │ - @ instruction: 0xf1a281ba │ │ │ │ - blcs 0x227cc0 │ │ │ │ - @ instruction: 0x81b3f200 │ │ │ │ - bcs 0x1b58d0 │ │ │ │ - ldrhi pc, [r1, r0, lsl #4] │ │ │ │ + @ instruction: 0xf1a281be │ │ │ │ + blcs 0x227cc8 │ │ │ │ + @ instruction: 0x81b7f200 │ │ │ │ + bcs 0x1b58d8 │ │ │ │ + ldrhi pc, [r5, r0, lsl #4] │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ stmdbge r6, {r1, r9, sp} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffccf │ │ │ │ - movwcs fp, #27200 @ 0x6a40 │ │ │ │ + @ instruction: 0xf7fffccd │ │ │ │ + movwcs fp, #27198 @ 0x6a3e │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ @ instruction: 0xf8d5e7f4 │ │ │ │ smlabbcs r0, r8, r0, r2 │ │ │ │ - andcc lr, sl, sp, asr #19 │ │ │ │ - bcs 0x6aeffc │ │ │ │ + andcs r9, r0, fp │ │ │ │ + movwls r2, #39449 @ 0x9a19 │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ - orrhi pc, r5, r0, asr #4 │ │ │ │ + orrhi pc, r9, r0, asr #4 │ │ │ │ movteq pc, #418 @ 0x1a2 @ │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ - bcc 0x1107648 │ │ │ │ + bcc 0x1107660 │ │ │ │ vpmax.s8 d2, d0, d5 │ │ │ │ - ldm pc, {r1, r2, r3, r7, sl, pc}^ @ │ │ │ │ + ldm pc, {r1, r4, r7, sl, pc}^ @ │ │ │ │ movweq pc, #12290 @ 0x3002 @ │ │ │ │ - bleq 0x32a454 │ │ │ │ + bleq 0x32a45c │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x1e2500c │ │ │ │ - blt 0x72502c │ │ │ │ + blx 0x1da5014 │ │ │ │ + blt 0x6a5034 │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ - andeq pc, pc, #3 │ │ │ │ - andls r2, r7, #67108864 @ 0x4000000 │ │ │ │ - andls fp, r9, #536870926 @ 0x2000000e │ │ │ │ + @ instruction: 0xf0022301 │ │ │ │ + andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf4142100 │ │ │ │ - blx 0xf8210 │ │ │ │ - tstpls r8, r3, lsl #4 @ p-variant is OBSOLETE │ │ │ │ - andls r9, sl, #402653184 @ 0x18000000 │ │ │ │ - bge 0x1024258 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - subeq pc, r5, #74448896 @ 0x4700000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf7f79400 │ │ │ │ - @ instruction: 0xf7fffba5 │ │ │ │ - andcs fp, r0, #4079616 @ 0x3e4000 │ │ │ │ + addsmi r9, sl, r6, lsl #6 │ │ │ │ + andcs r9, r0, #-1610612736 @ 0xa0000000 │ │ │ │ + rsclt r9, r2, #8, 4 @ 0x80000000 │ │ │ │ + ldrbtmi pc, [r0], #-1044 @ 0xfffffbec @ │ │ │ │ + @ instruction: 0xf47f9209 │ │ │ │ + stmdbge r6, {r0, r2, r3, r4, r5, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6474628 │ │ │ │ + vsubl.s8 q8, d0, d21 │ │ │ │ + strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ + blx 0xfe9a5052 │ │ │ │ + ldmiblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - andcs r9, r1, #8, 4 @ 0x80000000 │ │ │ │ - rsclt r9, r3, #469762048 @ 0x1c000000 │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - andls r2, r6, #201326592 @ 0xc000000 │ │ │ │ - movwls r4, #41107 @ 0xa093 │ │ │ │ - cmnpmi r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ - bge 0x924290 │ │ │ │ + vsubw.u8 , q2, d7 │ │ │ │ + andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ + rsclt r9, r2, #1610612736 @ 0x60000000 │ │ │ │ + andls r0, r9, #91 @ 0x5b │ │ │ │ + movwcs r9, #778 @ 0x30a │ │ │ │ + @ instruction: 0xf4149308 │ │ │ │ + @ instruction: 0xf47f4370 │ │ │ │ + stmdbge r6, {r0, r5, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vmvn.i32 q11, #3328 @ 0x00000d00 │ │ │ │ + movwls r0, #517 @ 0x205 │ │ │ │ + blx 0xfe2a508a │ │ │ │ + ldmiblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x13a5096 │ │ │ │ + ldmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + andls r2, sp, r0, lsl #2 │ │ │ │ + blcs 0x6af0c4 │ │ │ │ + strls r9, [fp], #-521 @ 0xfffffdf7 │ │ │ │ + smlabteq r6, sp, r9, lr │ │ │ │ + strthi pc, [r8], #-576 @ 0xfffffdc0 │ │ │ │ + subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ + vpmax.s8 d2, d0, d7 │ │ │ │ + blcc 0x110759c │ │ │ │ + vqdmulh.s d2, d0, d5 │ │ │ │ + ldm pc, {r1, r4, r5, r7, sl, pc}^ @ │ │ │ │ + movweq pc, #12291 @ 0x3003 @ │ │ │ │ + bleq 0x32a520 │ │ │ │ + andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rsbsvs pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7f79300 │ │ │ │ - @ instruction: 0xf7fffb89 │ │ │ │ - @ instruction: 0xf7f8b9dd │ │ │ │ - @ instruction: 0xf7fffb4d │ │ │ │ - @ instruction: 0xf8d5b9d9 │ │ │ │ - andcs r3, r0, r8, lsl #1 │ │ │ │ - strls r2, [fp], #-256 @ 0xffffff00 │ │ │ │ - andls r2, sp, #25600 @ 0x6400 │ │ │ │ + blx 0xb250da │ │ │ │ + ldmiblt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldrb r2, [r6, r6, lsl #6]! │ │ │ │ + ldrb r2, [r4, r4, lsl #6]! │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + andls r2, sp, r0, lsl #2 │ │ │ │ + blcs 0x6af110 │ │ │ │ + strls r9, [fp], #-521 @ 0xfffffdf7 │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ - strthi pc, [r4], #-576 @ 0xfffffdc0 │ │ │ │ + mvnshi pc, #64, 4 │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0x1107584 │ │ │ │ + blcc 0x1107550 │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r1, r2, r3, r5, r7, sl, pc}^ @ │ │ │ │ + ldm pc, {r0, r3, r7, sl, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bleq 0x32a518 │ │ │ │ + bleq 0x32a56c │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xba50d2 │ │ │ │ - ldmiblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfeb25126 │ │ │ │ + ldmiblt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ + blx 0xfffa5134 │ │ │ │ + stmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - blcs 0x6cc134 │ │ │ │ - stmib sp, {r0, r2, r3, r9, ip, pc}^ │ │ │ │ - vrhadd.s8 d16, d0, d6 │ │ │ │ - @ instruction: 0xf1a383ee │ │ │ │ - bcs 0x227a18 │ │ │ │ - mrshi pc, (UNDEF: 39) @ │ │ │ │ - blcs 0x1b5e28 │ │ │ │ - strhi pc, [r6], #512 @ 0x200 │ │ │ │ - @ instruction: 0xf003e8df │ │ │ │ - stceq 3, cr0, [sp, #-12] │ │ │ │ - movwcs r0, #11019 @ 0x2b0b │ │ │ │ - stmdbge r6, {r9, sp} │ │ │ │ - @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffbad │ │ │ │ - movwcs fp, #27028 @ 0x6994 │ │ │ │ - movwcs lr, #18422 @ 0x47f6 │ │ │ │ - @ instruction: 0xf7f8e7f4 │ │ │ │ - @ instruction: 0xf7fffaff │ │ │ │ - andcs fp, r0, fp, lsl #19 │ │ │ │ - blcs 0x6af554 │ │ │ │ - strls r9, [sp], -fp, lsl #8 │ │ │ │ + andls r2, sp, r0, lsl #2 │ │ │ │ + blcs 0x6af164 │ │ │ │ + strls r9, [fp], #-1545 @ 0xfffff9f7 │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ @ instruction: 0x83a5f240 │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0x11074ec │ │ │ │ + blcc 0x11074fc │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ ldm pc, {r1, r2, r7, sl, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bleq 0x32a5b0 │ │ │ │ + bleq 0x32a5c0 │ │ │ │ andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xff8a5168 │ │ │ │ - stmdblt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xff725178 │ │ │ │ + stmdblt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ ldrdcs pc, [r8], r5 │ │ │ │ - stmib sp, {sp}^ │ │ │ │ - tstcs r0, fp, lsl #2 │ │ │ │ - @ instruction: 0x960d2a19 │ │ │ │ + andls r2, sp, r0, lsl #2 │ │ │ │ + bcs 0x6af1b0 │ │ │ │ + strls r9, [fp], #-1545 @ 0xfffff9f7 │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ orrshi pc, r0, #64, 4 │ │ │ │ movteq pc, #418 @ 0x1a2 @ │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ - bcc 0x11074a0 │ │ │ │ + bcc 0x11074b0 │ │ │ │ vpmax.s8 d2, d0, d5 │ │ │ │ ldm pc, {r2, r8, r9, sl, pc}^ @ │ │ │ │ movweq pc, #12290 @ 0x3002 @ │ │ │ │ - bleq 0x32a5fc │ │ │ │ + bleq 0x32a60c │ │ │ │ andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x18a51b6 │ │ │ │ - stmdblt r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x17251c6 │ │ │ │ + stmdblt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ - blx 0xfed251c4 │ │ │ │ - ldmdblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfeba51d4 │ │ │ │ + ldmdblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffaab │ │ │ │ - @ instruction: 0xf414b937 │ │ │ │ + @ instruction: 0xf7fffaa5 │ │ │ │ + @ instruction: 0xf414b931 │ │ │ │ @ instruction: 0xf0402f70 │ │ │ │ @ instruction: 0xf0148477 │ │ │ │ @ instruction: 0xf47f0fec │ │ │ │ - @ instruction: 0xf004a92f │ │ │ │ - blcc 0xa7e58 │ │ │ │ + @ instruction: 0xf004a929 │ │ │ │ + blcc 0xa7e68 │ │ │ │ @ instruction: 0xf63f2b0f │ │ │ │ - andge sl, r1, #671744 @ 0xa4000 │ │ │ │ + andge sl, r1, #573440 @ 0x8c000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r7, r6, sp, ror r2 │ │ │ │ - andeq r7, r6, r3, ror r2 │ │ │ │ - andeq r7, r6, pc, asr r2 │ │ │ │ - andeq r6, r6, r1, ror #8 │ │ │ │ - andeq r6, r6, r1, ror #8 │ │ │ │ - andeq r6, r6, r1, ror #8 │ │ │ │ - andeq r6, r6, r1, ror #8 │ │ │ │ - andeq r6, r6, r1, ror #8 │ │ │ │ - andeq r6, r6, r1, ror #8 │ │ │ │ - andeq r6, r6, r1, ror #8 │ │ │ │ - andeq r6, r6, r1, ror #8 │ │ │ │ - andeq r6, r6, r1, ror #8 │ │ │ │ - andeq r6, r6, r1, ror #8 │ │ │ │ - andeq r6, r6, r1, ror #8 │ │ │ │ - andeq r6, r6, r1, ror #8 │ │ │ │ - andeq r7, r6, r5, asr r2 │ │ │ │ + andeq r7, r6, sp, lsl #5 │ │ │ │ + andeq r7, r6, r3, lsl #5 │ │ │ │ + andeq r7, r6, pc, ror #4 │ │ │ │ + andeq r6, r6, r5, ror #8 │ │ │ │ + andeq r6, r6, r5, ror #8 │ │ │ │ + andeq r6, r6, r5, ror #8 │ │ │ │ + andeq r6, r6, r5, ror #8 │ │ │ │ + andeq r6, r6, r5, ror #8 │ │ │ │ + andeq r6, r6, r5, ror #8 │ │ │ │ + andeq r6, r6, r5, ror #8 │ │ │ │ + andeq r6, r6, r5, ror #8 │ │ │ │ + andeq r6, r6, r5, ror #8 │ │ │ │ + andeq r6, r6, r5, ror #8 │ │ │ │ + andeq r6, r6, r5, ror #8 │ │ │ │ + andeq r6, r6, r5, ror #8 │ │ │ │ + andeq r7, r6, r5, ror #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fffb31 │ │ │ │ - @ instruction: 0x6d6bb901 │ │ │ │ + @ instruction: 0xf7fffb29 │ │ │ │ + stclvs 8, cr11, [fp, #-1004]! @ 0xfffffc14 │ │ │ │ stmiavs r9!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f71ac9 │ │ │ │ - movwcs pc, #24499 @ 0x5fb3 @ │ │ │ │ + movwcs pc, #24493 @ 0x5fad @ │ │ │ │ @ instruction: 0xf7ff60eb │ │ │ │ - @ instruction: 0x4628b8f7 │ │ │ │ - mcr2 7, 6, pc, cr0, cr3, {7} @ │ │ │ │ - ldmlt r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0x4628b8f1 │ │ │ │ + mrc2 7, 5, pc, cr10, cr3, {7} │ │ │ │ + stmialt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fffe8f │ │ │ │ - stmdbge r6, {r0, r2, r3, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fffe89 │ │ │ │ + stmdbge r6, {r0, r1, r2, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ rsclt r4, r2, #40, 12 @ 0x2800000 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ - stmib sp, {r0, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf7fe3406 │ │ │ │ - @ instruction: 0xf7fff817 │ │ │ │ - @ instruction: 0xf1b3b8dd │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + movwls r2, #29699 @ 0x7403 │ │ │ │ + strls r2, [r8], #-769 @ 0xfffffcff │ │ │ │ + @ instruction: 0xf7fe9306 │ │ │ │ + @ instruction: 0xf7fff811 │ │ │ │ + @ instruction: 0xf1b3b8d7 │ │ │ │ @ instruction: 0xf47f1f20 │ │ │ │ - vst2.8 {d26,d28}, [pc :64], r3 │ │ │ │ + vst2.8 {d26,d28}, [pc]! │ │ │ │ vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - b 0x1776cc │ │ │ │ - tstls r7, r2, lsl #6 │ │ │ │ + @ instruction: 0xf0040210 │ │ │ │ + b 0x16770c │ │ │ │ + tstls r8, r2, lsl #6 │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andcc pc, r3, r4, asr #7 │ │ │ │ - @ instruction: 0xf004428b │ │ │ │ - andls r0, r6, pc, lsl #8 │ │ │ │ - @ instruction: 0xf0009408 │ │ │ │ + andmi pc, r3, r4, asr #7 │ │ │ │ + vsubl.u8 q10, d20, d11 │ │ │ │ + andls r3, r7, r3, lsl #8 │ │ │ │ + @ instruction: 0xf0009406 │ │ │ │ vrshl.s8 d8, d19, d16 │ │ │ │ @ instruction: 0xf5b383d1 │ │ │ │ @ instruction: 0xf0006f74 │ │ │ │ @ instruction: 0xf5b385b1 │ │ │ │ @ instruction: 0xf0006f7c │ │ │ │ @ instruction: 0xf5b385a3 │ │ │ │ @ instruction: 0xf47f6f70 │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r5, r6, r7, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r3, r5, r6, r7, fp, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ vsubl.s8 q11, d16, d5 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fffc89 │ │ │ │ - bcs 0x4555c0 │ │ │ │ + @ instruction: 0xf7fffc83 │ │ │ │ + bcs 0x4555b8 │ │ │ │ movwcs sp, #6411 @ 0x190b │ │ │ │ @ instruction: 0xf4134093 │ │ │ │ @ instruction: 0xf0400faa │ │ │ │ @ instruction: 0xf013830a │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ - @ instruction: 0xf7f3ae7c │ │ │ │ - bcs 0x4653c4 │ │ │ │ + @ instruction: 0xf7f3ae78 │ │ │ │ + bcs 0x4653b4 │ │ │ │ strdcs sp, [r1, -fp] │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ svceq 0x00aaf412 │ │ │ │ - mcrge 4, 2, pc, cr12, cr15, {3} @ │ │ │ │ + mcrge 4, 2, pc, cr8, cr15, {3} @ │ │ │ │ svcvc 0x0060f012 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - mcrge 4, 2, pc, cr6, cr15, {3} @ │ │ │ │ + mcrge 4, 2, pc, cr2, cr15, {3} @ │ │ │ │ orrcs lr, r0, #62128128 @ 0x3b40000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r4, r8, #35 @ 0x23 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - @ instruction: 0xf0043203 │ │ │ │ - andls r0, r9, #251658240 @ 0xf000000 │ │ │ │ - blcs 0x8c38c │ │ │ │ - ldmge r2!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + andls r4, r9, #50331648 @ 0x3000000 │ │ │ │ + blcs 0x8c398 │ │ │ │ + stmiage ip!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf9d4f7f6 │ │ │ │ - ldmdalt r1!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf9cef7f6 │ │ │ │ + stmdalt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ eormi r2, r3, r3, lsl #4 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ + @ instruction: 0xf0049208 │ │ │ │ + andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0x673a0 │ │ │ │ - strls r9, [r7], #-521 @ 0xfffffdf7 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-521 @ 0xfffffdf7 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - andcs sl, r1, #9895936 @ 0x970000 │ │ │ │ + andcs sl, r1, #9502720 @ 0x910000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf9baf7f6 │ │ │ │ - ldmdalt r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf9b4f7f6 │ │ │ │ + ldmdalt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ eormi r2, r3, r3, lsl #4 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ + @ instruction: 0xf0049208 │ │ │ │ + andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0x673d4 │ │ │ │ - strls r9, [r7], #-521 @ 0xfffffdf7 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-521 @ 0xfffffdf7 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - movwcs sl, #6269 @ 0x187d │ │ │ │ + movwcs sl, #6263 @ 0x1877 │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fff99f │ │ │ │ - orrcs fp, r0, #60, 16 @ 0x3c0000 │ │ │ │ + @ instruction: 0xf7fff999 │ │ │ │ + orrcs fp, r0, #3538944 @ 0x360000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ + @ instruction: 0xf0049208 │ │ │ │ + andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049209 │ │ │ │ - andsmi r0, ip, pc, lsl #4 │ │ │ │ - @ instruction: 0xf0009207 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + andsmi r4, ip, r3, lsl #4 │ │ │ │ + @ instruction: 0xf0009206 │ │ │ │ addsmi r8, ip, #-1610612725 @ 0xa000000b │ │ │ │ - stmdage r0!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage sl, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4628461a │ │ │ │ - blx 0x15a53fc │ │ │ │ - ldmdalt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + blx 0x142540c │ │ │ │ + ldmdalt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbsvs pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ - vst4.8 {d25,d27,d29,d31}, [pc], r7 │ │ │ │ + vst4.8 {d25,d27,d29,d31}, [pc], r8 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ vorr.i32 d16, #192 @ 0x000000c0 │ │ │ │ - addmi r3, fp, #3 │ │ │ │ - streq pc, [pc], #-4 @ 0x6744c │ │ │ │ - strls r9, [r8], #-6 │ │ │ │ + addmi r4, fp, #3 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-7 │ │ │ │ ldrbthi pc, [sl], #-0 @ │ │ │ │ sbchi pc, r0, #0, 4 │ │ │ │ svcvs 0x0074f5b3 │ │ │ │ strhi pc, [r8], #0 │ │ │ │ svcvs 0x007cf5b3 │ │ │ │ ldrbthi pc, [sl], #-0 @ │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - ldmdage r4!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdage lr!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ subcs pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - blx 0xff425456 │ │ │ │ - svclt 0x00f1f7fe │ │ │ │ + blx 0xff2a5466 │ │ │ │ + svclt 0x00ebf7fe │ │ │ │ cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ eormi r0, r3, r0, lsl r2 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ subcs r8, r0, #1006632963 @ 0x3c000003 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ - blcs 0x1087de4 │ │ │ │ + blcs 0x1087df4 │ │ │ │ @ instruction: 0x83acf000 │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ - ldmdage r2, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - subvs pc, r0, #4, 8 @ 0x4000000 │ │ │ │ - vsubw.u8 q9, q2, d0 │ │ │ │ - stmib sp, {r0, r1, r8, ip, sp}^ │ │ │ │ - @ instruction: 0xf5b23309 │ │ │ │ - vqrdmlsh.s q11, q2, d0[0] │ │ │ │ - tstls r6, r3, lsl #6 │ │ │ │ - streq pc, [pc], #-4 @ 0x674d0 │ │ │ │ - movwmi lr, #31181 @ 0x79cd │ │ │ │ - stmdage r0, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdage ip, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + vst2.8 {d3-d6}, [r4], r9 │ │ │ │ + @ instruction: 0xf0046340 │ │ │ │ + @ instruction: 0xf5b3020f │ │ │ │ + andls r6, r7, #64, 30 @ 0x100 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-520 @ 0xfffffdf8 │ │ │ │ + svcge 0x00faf47e │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x2a54b6 │ │ │ │ - svclt 0x00c1f7fe │ │ │ │ + blx 0x1254c6 │ │ │ │ + svclt 0x00bbf7fe │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ rsbseq pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubw.u8 , q2, d6 │ │ │ │ - movwls r4, #33540 @ 0x8304 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - vsubw.u8 , q2, d7 │ │ │ │ - @ instruction: 0xf3c413c4 │ │ │ │ - stmib sp, {r7, sl, ip}^ │ │ │ │ - @ instruction: 0xf7f53409 │ │ │ │ - @ instruction: 0xf7fefa77 │ │ │ │ - @ instruction: 0xf44fbfa8 │ │ │ │ + orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + movwls r1, #37828 @ 0x93c4 │ │ │ │ + movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ + @ instruction: 0xf0049308 │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + @ instruction: 0xf7f54306 │ │ │ │ + @ instruction: 0xf7fefa71 │ │ │ │ + @ instruction: 0xf44fbfa2 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x91084293 │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ - @ instruction: 0x91074293 │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ - streq pc, [pc], #-4 @ 0x67538 │ │ │ │ - strls r9, [r8], #-262 @ 0xfffffefa │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-263 @ 0xfffffef9 │ │ │ │ mvnshi pc, #0 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ @ instruction: 0xf5b382b7 │ │ │ │ @ instruction: 0xf0006f74 │ │ │ │ @ instruction: 0xf5b38453 │ │ │ │ @ instruction: 0xf0006f78 │ │ │ │ @ instruction: 0xf5b38445 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r6, {r0, r3, r4, r5, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r1, r4, r5, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ vsubl.s8 , d16, d21 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fefb53 │ │ │ │ - @ instruction: 0xf44fbf76 │ │ │ │ + @ instruction: 0xf7fefb4d │ │ │ │ + @ instruction: 0xf44fbf70 │ │ │ │ vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - b 0x177994 │ │ │ │ - tstls r7, r2, lsl #6 │ │ │ │ + @ instruction: 0xf0040210 │ │ │ │ + b 0x1679d4 │ │ │ │ + tstls r8, r2, lsl #6 │ │ │ │ cmnpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andcc pc, r3, r4, asr #7 │ │ │ │ - @ instruction: 0xf004428b │ │ │ │ - andls r0, r6, pc, lsl #8 │ │ │ │ - @ instruction: 0xf0009408 │ │ │ │ + andmi pc, r3, r4, asr #7 │ │ │ │ + vsubl.u8 q10, d20, d11 │ │ │ │ + andls r3, r7, r3, lsl #8 │ │ │ │ + @ instruction: 0xf0009406 │ │ │ │ addsmi r8, r3, #16, 6 @ 0x40000000 │ │ │ │ movwhi pc, #12288 @ 0x3000 @ │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r3, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ vmlal.s , d0, d1[7] │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fefaa7 │ │ │ │ - orrcs fp, r0, #76, 30 @ 0x130 │ │ │ │ + @ instruction: 0xf7fefaa1 │ │ │ │ + orrcs fp, r0, #280 @ 0x118 │ │ │ │ tstpeq r0, #-268435444 @ p-variant is OBSOLETE @ 0xf000000c │ │ │ │ vsubl.s8 q9, d30, d0 │ │ │ │ eormi r0, r3, r0, lsl r2 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf7ffaf7b │ │ │ │ - andcs fp, r1, #815104 @ 0xc7000 │ │ │ │ + @ instruction: 0xf7ffaf75 │ │ │ │ + andcs fp, r1, #794624 @ 0xc2000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - movwls r3, #25347 @ 0x6303 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + vsubw.u8 , q2, d7 │ │ │ │ + movwls r4, #37636 @ 0x9304 │ │ │ │ bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0x67600 │ │ │ │ - movwmi lr, #31181 @ 0x79cd │ │ │ │ - mrc2 7, 4, pc, cr2, cr12, {7} │ │ │ │ - svclt 0x002df7fe │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-776 @ 0xfffffcf8 │ │ │ │ + mcr2 7, 4, pc, cr12, cr12, {7} @ │ │ │ │ + svclt 0x0027f7fe │ │ │ │ @ instruction: 0xf67f2a0f │ │ │ │ movwcs sl, #7820 @ 0x1e8c │ │ │ │ @ instruction: 0xf4134093 │ │ │ │ @ instruction: 0xf0400faa │ │ │ │ @ instruction: 0xf0138190 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ - @ instruction: 0xe67eacb1 │ │ │ │ + ldrbt sl, [lr], -sp, lsr #25 │ │ │ │ @ instruction: 0xf67f2b0f │ │ │ │ andcs sl, r1, #124, 28 @ 0x7c0 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ cmnphi ip, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - ldclge 4, cr15, [fp], #-508 @ 0xfffffe04 │ │ │ │ + ldclge 4, cr15, [r7], #-508 @ 0xfffffe04 │ │ │ │ orrcs lr, r0, #114294784 @ 0x6d00000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049209 │ │ │ │ + @ instruction: 0xf0049208 │ │ │ │ andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ mvnhi pc, r0 │ │ │ │ @ instruction: 0xf47e429a │ │ │ │ - movwcs sl, #7983 @ 0x1f2f │ │ │ │ + movwcs sl, #7977 @ 0x1f29 │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fef923 │ │ │ │ - orrcs fp, r0, #3808 @ 0xee0 │ │ │ │ + @ instruction: 0xf7fef91d │ │ │ │ + orrcs fp, r0, #232, 28 @ 0xe80 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r4, r8, #35 @ 0x23 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - @ instruction: 0xf0043203 │ │ │ │ - andls r0, r9, #251658240 @ 0xf000000 │ │ │ │ - blcs 0x8c6c8 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + andls r4, r9, #50331648 @ 0x3000000 │ │ │ │ + blcs 0x8c6d4 │ │ │ │ bichi pc, sp, r0 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - svcge 0x0010f47e │ │ │ │ + svcge 0x000af47e │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf904f7f6 │ │ │ │ - mcrlt 7, 6, pc, cr15, cr14, {7} @ │ │ │ │ + @ instruction: 0xf8fef7f6 │ │ │ │ + mcrlt 7, 6, pc, cr9, cr14, {7} @ │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - movwls r4, #37636 @ 0x9304 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubw.u8 , q2, d6 │ │ │ │ - @ instruction: 0xf00413c4 │ │ │ │ - stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - @ instruction: 0xf7fc4307 │ │ │ │ - @ instruction: 0xf7fefe21 │ │ │ │ - orrcs fp, r0, #188, 28 @ 0xbc0 │ │ │ │ + @ instruction: 0xf0044628 │ │ │ │ + movwls r0, #29455 @ 0x730f │ │ │ │ + movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ + @ instruction: 0xf3c413c4 │ │ │ │ + movwls r3, #33795 @ 0x8403 │ │ │ │ + @ instruction: 0xf7fc9406 │ │ │ │ + @ instruction: 0xf7fefe1b │ │ │ │ + orrcs fp, r0, #2912 @ 0xb60 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r4, r8, #35 @ 0x23 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - @ instruction: 0xf0043203 │ │ │ │ - andls r0, r9, #251658240 @ 0xf000000 │ │ │ │ - blcs 0x8c72c │ │ │ │ - mcrge 4, 7, pc, cr2, cr14, {3} @ │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + andls r4, r9, #50331648 @ 0x3000000 │ │ │ │ + blcs 0x8c738 │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr12, cr14, {3} │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf97cf7f6 │ │ │ │ - mcrlt 7, 5, pc, cr3, cr14, {7} @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf976f7f6 │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr13, cr14, {7} │ │ │ │ + addne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ stmib sp, {r1, r2, r5, r6, r7, r9}^ │ │ │ │ - vsubw.u8 q9, q2, d6 │ │ │ │ - vsubw.u8 , q10, d0 │ │ │ │ - stmib sp, {r2, r6, r7, r9, ip}^ │ │ │ │ - @ instruction: 0xf0042309 │ │ │ │ - movwls r0, #33551 @ 0x830f │ │ │ │ - mcrge 5, 6, pc, cr10, cr14, {1} @ │ │ │ │ + @ instruction: 0xf0043209 │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + stmib sp, {r0, r1, r9, lr}^ │ │ │ │ + vsubw.u8 q9, q2, d7 │ │ │ │ + movwls r3, #25347 @ 0x6303 │ │ │ │ + mcrge 5, 6, pc, cr4, cr14, {1} @ │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf878f7f5 │ │ │ │ - mcrlt 7, 4, pc, cr11, cr14, {7} @ │ │ │ │ + @ instruction: 0xf872f7f5 │ │ │ │ + mcrlt 7, 4, pc, cr5, cr14, {7} @ │ │ │ │ cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ eormi r0, r3, r0, lsl r2 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ subcs r8, r0, #805306376 @ 0x30000008 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ - blcs 0x1087bbc │ │ │ │ + blcs 0x1087bcc │ │ │ │ addshi pc, r4, #0 │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ - mcrge 4, 5, pc, cr12, cr14, {3} @ │ │ │ │ - subvs pc, r0, #4, 8 @ 0x4000000 │ │ │ │ - vsubw.u8 q9, q2, d0 │ │ │ │ - stmib sp, {r0, r1, r8, ip, sp}^ │ │ │ │ - @ instruction: 0xf5b23309 │ │ │ │ - vqrdmlsh.s q11, q2, d0[0] │ │ │ │ - tstls r6, r3, lsl #6 │ │ │ │ - streq pc, [pc], #-4 @ 0x6779c │ │ │ │ - movwmi lr, #31181 @ 0x79cd │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr10, cr14, {3} │ │ │ │ + mcrge 4, 5, pc, cr6, cr14, {3} @ │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + vst2.8 {d3-d6}, [r4], r9 │ │ │ │ + @ instruction: 0xf0046340 │ │ │ │ + @ instruction: 0xf5b3020f │ │ │ │ + andls r6, r7, #64, 30 @ 0x100 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-520 @ 0xfffffdf8 │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr4, cr14, {3} │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf98ef7f5 │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr11, cr14, {7} │ │ │ │ + @ instruction: 0xf988f7f5 │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr5, cr14, {7} │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ sbcsvc pc, r1, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubw.u8 , q2, d6 │ │ │ │ - movwls r4, #33540 @ 0x8304 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - vsubw.u8 , q2, d7 │ │ │ │ - @ instruction: 0xf3c413c4 │ │ │ │ - stmib sp, {r7, sl, ip}^ │ │ │ │ - @ instruction: 0xf7f53409 │ │ │ │ - @ instruction: 0xf7fef911 │ │ │ │ - @ instruction: 0xf44fbe42 │ │ │ │ + orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + movwls r1, #37828 @ 0x93c4 │ │ │ │ + movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ + @ instruction: 0xf0049308 │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + @ instruction: 0xf7f54306 │ │ │ │ + @ instruction: 0xf7fef90b │ │ │ │ + @ instruction: 0xf44fbe3c │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x91084293 │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ - @ instruction: 0x91074293 │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ - streq pc, [pc], #-4 @ 0x67804 │ │ │ │ - strls r9, [r8], #-262 @ 0xfffffefa │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-263 @ 0xfffffef9 │ │ │ │ sbcshi pc, r0, #0 │ │ │ │ rscshi pc, r8, r0, lsl #4 │ │ │ │ svcvs 0x0074f5b3 │ │ │ │ sbchi pc, r0, #0 │ │ │ │ svcvs 0x0078f5b3 │ │ │ │ adcshi pc, r2, #0 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr8, cr14, {3} │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr2, cr14, {3} │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ rscpl pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf9f2f7f5 │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr5, cr14, {7} │ │ │ │ + @ instruction: 0xf9ecf7f5 │ │ │ │ + mcrlt 7, 0, pc, cr15, cr14, {7} @ │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ - vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - addsmi r4, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - vaddw.u8 , q2, d7 │ │ │ │ - @ instruction: 0xf0043103 │ │ │ │ - tstls r6, pc, lsl #8 │ │ │ │ - @ instruction: 0xf0009408 │ │ │ │ + @ instruction: 0xf0040210 │ │ │ │ + addsmi r0, r3, #-1073741821 @ 0xc0000003 │ │ │ │ + vaddw.u8 , q2, d8 │ │ │ │ + vaddw.u8 q10, q2, d3 │ │ │ │ + tstls r7, r3, lsl #8 │ │ │ │ + @ instruction: 0xf0009406 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :256], r4 │ │ │ │ vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ msrhi SPSR_xc, r0 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r6, {r0, r1, r3, r5, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r2, r5, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ vsubl.s8 , d0, d17 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fef943 │ │ │ │ - vadd.f32 , q10, q12 │ │ │ │ + @ instruction: 0xf7fef93d │ │ │ │ + vadd.f32 , q10, q9 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0bf1024 │ │ │ │ - @ instruction: 0xf7fefe89 │ │ │ │ + @ instruction: 0xf7fefe71 │ │ │ │ blcs 0x45741c │ │ │ │ ldcge 6, cr15, [sp, #-508]! @ 0xfffffe04 │ │ │ │ - blx 0xf00b8 │ │ │ │ + blx 0xf00c8 │ │ │ │ pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ @ instruction: 0xf0400faa │ │ │ │ @ instruction: 0xf01380e0 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ str sl, [lr, #-3162]! @ 0xfffff3a6 │ │ │ │ @ instruction: 0xf67f2a0f │ │ │ │ tstcs r1, ip, lsr #26 │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ svceq 0x00aaf412 │ │ │ │ ldclge 4, cr15, [r5], #-508 @ 0xfffffe04 │ │ │ │ svcvc 0x0060f012 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - stclge 4, cr15, [pc], #-508 @ 0x676f0 │ │ │ │ - blcs 0x460d64 │ │ │ │ + stclge 4, cr15, [pc], #-508 @ 0x67700 │ │ │ │ + blcs 0x460d74 │ │ │ │ ldcge 6, cr15, [fp, #-508] @ 0xfffffe04 │ │ │ │ - blx 0xf00fc │ │ │ │ + blx 0xf010c │ │ │ │ pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ @ instruction: 0xf0400faa │ │ │ │ @ instruction: 0xf0138097 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ - str sl, [ip, #-3089] @ 0xfffff3ef │ │ │ │ + str sl, [ip, #-3086] @ 0xfffff3f2 │ │ │ │ @ instruction: 0xf67f2b0f │ │ │ │ andcs sl, r1, #640 @ 0x280 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ addhi pc, r9, r0, asr #32 │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - blge 0xff764b2c │ │ │ │ + blge 0xff664b3c │ │ │ │ movwcs lr, #1275 @ 0x4fb │ │ │ │ - bllt 0x1de5934 │ │ │ │ + bllt 0x1ce5944 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - movwcs fp, #2818 @ 0xb02 │ │ │ │ - bllt 0x9a5940 │ │ │ │ + movwcs fp, #2814 @ 0xafe │ │ │ │ + bllt 0x8a5950 │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst4. {d24,d26,d28,d30}, [pc], r1 │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - ldcge 4, cr15, [ip, #504]! @ 0x1f8 │ │ │ │ + ldcge 4, cr15, [r6, #504]! @ 0x1f8 │ │ │ │ movtvs pc, #1103 @ 0x44f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ andeq pc, pc, #4 │ │ │ │ @ instruction: 0x43a39207 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf47e9206 │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r3, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - @ instruction: 0xf7fef80f │ │ │ │ - movwcs fp, #7536 @ 0x1d70 │ │ │ │ + @ instruction: 0xf7fef809 │ │ │ │ + movwcs fp, #7530 @ 0x1d6a │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fefa27 │ │ │ │ - @ instruction: 0xf44fbd68 │ │ │ │ + @ instruction: 0xf7fefa21 │ │ │ │ + @ instruction: 0xf44fbd62 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ @ instruction: 0x81abf000 │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf44fad93 │ │ │ │ + @ instruction: 0xf44fad8d │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf004030f │ │ │ │ andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ vsubw.u8 q10, q10, d19 │ │ │ │ andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ - stcge 4, cr15, [r6, #504] @ 0x1f8 │ │ │ │ + stcge 4, cr15, [r0, #504] @ 0x1f8 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x3a59b0 │ │ │ │ - stcllt 7, cr15, [r7, #-1016] @ 0xfffffc08 │ │ │ │ + blx 0x2259c0 │ │ │ │ + stcllt 7, cr15, [r1, #-1016] @ 0xfffffc08 │ │ │ │ cmnpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf000428b │ │ │ │ addsmi r8, r3, #1073741883 @ 0x4000003b │ │ │ │ - ldclge 4, cr15, [r6, #-504]! @ 0xfffffe08 │ │ │ │ + ldclge 4, cr15, [r0, #-504]! @ 0xfffffe08 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ eorscc pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf910f7f5 │ │ │ │ - ldclt 7, cr15, [r3, #-1016]! @ 0xfffffc08 │ │ │ │ + @ instruction: 0xf90af7f5 │ │ │ │ + stclt 7, cr15, [sp, #-1016]! @ 0xfffffc08 │ │ │ │ rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst4. {d24,d26,d28,d30}, [pc :128], r3 │ │ │ │ vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - ldclge 4, cr15, [lr, #-504] @ 0xfffffe08 │ │ │ │ + ldclge 4, cr15, [r8, #-504] @ 0xfffffe08 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ addspl pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8f8f7f5 │ │ │ │ - ldclt 7, cr15, [fp, #-1016] @ 0xfffffc08 │ │ │ │ + @ instruction: 0xf8f2f7f5 │ │ │ │ + ldclt 7, cr15, [r5, #-1016] @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - movwcs fp, #2941 @ 0xb7d │ │ │ │ - bllt 0x15e5a38 │ │ │ │ + movwcs fp, #2938 @ 0xb7a │ │ │ │ + bllt 0x14e5a48 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fef9cd │ │ │ │ - andcs fp, r1, #896 @ 0x380 │ │ │ │ + @ instruction: 0xf7fef9c7 │ │ │ │ + andcs fp, r1, #8, 26 @ 0x200 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf9c6f7f6 │ │ │ │ - stclt 7, cr15, [r7, #-1016] @ 0xfffffc08 │ │ │ │ + @ instruction: 0xf9c0f7f6 │ │ │ │ + stclt 7, cr15, [r1, #-1016] @ 0xfffffc08 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r8, #98304 @ 0x18000 │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ + @ instruction: 0xf0044628 │ │ │ │ + andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrmi r9, [sl], -r9, lsl #4 │ │ │ │ - streq pc, [pc], #-4 @ 0x67a74 │ │ │ │ - @ instruction: 0xf7f59407 │ │ │ │ - @ instruction: 0xf7fefe57 │ │ │ │ - movwcs fp, #3316 @ 0xcf4 │ │ │ │ - bllt 0x1fe5a80 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf7f59406 │ │ │ │ + @ instruction: 0xf7fefe51 │ │ │ │ + movwcs fp, #3310 @ 0xcee │ │ │ │ + bllt 0x1fe5a90 │ │ │ │ cmnpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf000428b │ │ │ │ addsmi r8, r3, #1073741844 @ 0x40000014 │ │ │ │ - stcge 4, cr15, [r0, #-504]! @ 0xfffffe08 │ │ │ │ + ldcge 4, cr15, [sl, #-504] @ 0xfffffe08 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ rsbsvc pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8baf7f5 │ │ │ │ - ldcllt 7, cr15, [sp], {254} @ 0xfe │ │ │ │ + @ instruction: 0xf8b4f7f5 │ │ │ │ + ldcllt 7, cr15, [r7], {254} @ 0xfe │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0x4628461a │ │ │ │ - @ instruction: 0xf994f7f6 │ │ │ │ - ldcllt 7, cr15, [r5], {254} @ 0xfe │ │ │ │ + @ instruction: 0xf98ef7f6 │ │ │ │ + stcllt 7, cr15, [pc], {254} @ 0xfe │ │ │ │ rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst4.32 {d24,d26,d28,d30}, [pc :128], r3 │ │ │ │ vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - stcge 4, cr15, [r0, #-504] @ 0xfffffe08 │ │ │ │ + ldclge 4, cr15, [sl], #504 @ 0x1f8 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ subsne pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf89af7f5 │ │ │ │ - ldclt 7, cr15, [sp], #1016 @ 0x3f8 │ │ │ │ + @ instruction: 0xf894f7f5 │ │ │ │ + ldclt 7, cr15, [r7], #1016 @ 0x3f8 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ vmlal.u , d20, d2[4] │ │ │ │ - vsubw.u8 q9, q2, d3 │ │ │ │ - stmib sp, {r0, r1, sl, lr}^ │ │ │ │ - movwcs r3, #520 @ 0x208 │ │ │ │ - strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xffa25afe │ │ │ │ - stclt 7, cr15, [ip], #1016 @ 0x3f8 │ │ │ │ + andls r4, r9, #201326592 @ 0xc000000 │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + movwcs r9, #775 @ 0x307 │ │ │ │ + movwls r9, #25608 @ 0x6408 │ │ │ │ + blx 0xff8a5b0e │ │ │ │ + stclt 7, cr15, [r6], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0xf7ffad4f │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r5, fp, ip, sp, pc} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - @ instruction: 0xf0042381 │ │ │ │ - stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - @ instruction: 0xf7f44308 │ │ │ │ - @ instruction: 0xf7fefd7b │ │ │ │ - stmdbge r6, {r1, r2, r4, r7, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7ffad4b │ │ │ │ + stmdbge r6, {r1, r3, r5, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf0044628 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + vsubw.u8 q9, q10, d1 │ │ │ │ + movwls r3, #37891 @ 0x9403 │ │ │ │ + @ instruction: 0xf7f49406 │ │ │ │ + @ instruction: 0xf7fefd75 │ │ │ │ + stmdbge r6, {r4, r7, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ vmlal.s q8, d16, d1[3] │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feffe7 │ │ │ │ - stmdbge r6, {r2, r3, r7, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feffe1 │ │ │ │ + stmdbge r6, {r1, r2, r7, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ vmvn.i32 q9, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feffdd │ │ │ │ - stmdbge r6, {r1, r7, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feffd7 │ │ │ │ + stmdbge r6, {r2, r3, r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ vmov.i32 d18, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feffd3 │ │ │ │ - stmdbge r6, {r3, r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feffcd │ │ │ │ + stmdbge r6, {r1, r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ vmlal.s q9, d16, d1[1] │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feffc9 │ │ │ │ - stmdbge r6, {r1, r2, r3, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feffc3 │ │ │ │ + stmdbge r6, {r3, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ vmlal.s q10, d0, d1[6] │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feffbf │ │ │ │ - stmdbge r6, {r2, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feffb9 │ │ │ │ + stmdbge r6, {r1, r2, r3, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ vmlal.s , d16, d1[2] │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feffb5 │ │ │ │ - stmdbge r6, {r1, r3, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feffaf │ │ │ │ + stmdbge r6, {r2, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ vmlal.s , d16, d1[0] │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feffab │ │ │ │ - stmdbge r6, {r4, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feffa5 │ │ │ │ + stmdbge r6, {r1, r3, r6, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ vmov.i32 d20, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feffa1 │ │ │ │ - @ instruction: 0xf64fbc46 │ │ │ │ + @ instruction: 0xf7feff9b │ │ │ │ + @ instruction: 0xf64fbc40 │ │ │ │ vsubw.s8 , q0, d15 │ │ │ │ andcs r0, lr, #1006632961 @ 0x3c000001 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ - ldclge 4, cr15, [r4], #-504 @ 0xfffffe08 │ │ │ │ + stclge 4, cr15, [lr], #-504 @ 0xfffffe08 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - strhi pc, [ip, #1] │ │ │ │ - @ instruction: 0xff66f23f │ │ │ │ + strhi pc, [sl, #1] │ │ │ │ + @ instruction: 0xff5ef23f │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - teqpvs r5, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ + tstpvs r5, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - subne pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + eorne pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d7 │ │ │ │ - strls r3, [r6, #-1283] @ 0xfffffafd │ │ │ │ + streq pc, [pc, #-4] @ 0x67c28 │ │ │ │ + vabal.u8 , d4, d8 │ │ │ │ + strls r4, [r7, #-1283] @ 0xfffffafd │ │ │ │ strcs pc, [r1, #964] @ 0x3c4 │ │ │ │ - streq pc, [pc], #-4 @ 0x67c2c │ │ │ │ - strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ - ldc2 7, cr15, [ip], {244} @ 0xf4 │ │ │ │ - ldclt 7, cr15, [r7], {254} @ 0xfe │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-1289 @ 0xfffffaf7 │ │ │ │ + ldc2 7, cr15, [r6], {244} @ 0xf4 │ │ │ │ + ldclt 7, cr15, [r1], {254} @ 0xfe │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - teqpvs r5, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ + tstpvs r5, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - addsne pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + rsbsne pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d7 │ │ │ │ - strls r3, [r6, #-1283] @ 0xfffffafd │ │ │ │ + streq pc, [pc, #-4] @ 0x67c5c │ │ │ │ + vabal.u8 , d4, d8 │ │ │ │ + strls r4, [r7, #-1283] @ 0xfffffafd │ │ │ │ strcs pc, [r1, #964] @ 0x3c4 │ │ │ │ - streq pc, [pc], #-4 @ 0x67c60 │ │ │ │ - strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ - stc2 7, cr15, [r2], {244} @ 0xf4 │ │ │ │ - bllt 0xfffe5c64 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-1289 @ 0xfffffaf7 │ │ │ │ + ldc2l 7, cr15, [ip], #-976 @ 0xfffffc30 │ │ │ │ + bllt 0xffe65c74 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - teqpvs r5, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ + tstpvs r5, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andsne pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + rscseq pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d7 │ │ │ │ - strls r3, [r6, #-1283] @ 0xfffffafd │ │ │ │ + streq pc, [pc, #-4] @ 0x67c90 │ │ │ │ + vabal.u8 , d4, d8 │ │ │ │ + strls r4, [r7, #-1283] @ 0xfffffafd │ │ │ │ strcs pc, [r1, #964] @ 0x3c4 │ │ │ │ - streq pc, [pc], #-4 @ 0x67c94 │ │ │ │ - strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ - stc2l 7, cr15, [r8], #-976 @ 0xfffffc30 │ │ │ │ - bllt 0xff965c98 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-1289 @ 0xfffffaf7 │ │ │ │ + stc2l 7, cr15, [r2], #-976 @ 0xfffffc30 │ │ │ │ + bllt 0xff7e5ca8 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - teqpvs r5, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ + tstpvs r5, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - rscseq pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + sbcseq pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d7 │ │ │ │ - strls r3, [r6, #-1283] @ 0xfffffafd │ │ │ │ + streq pc, [pc, #-4] @ 0x67cc4 │ │ │ │ + vabal.u8 , d4, d8 │ │ │ │ + strls r4, [r7, #-1283] @ 0xfffffafd │ │ │ │ strcs pc, [r1, #964] @ 0x3c4 │ │ │ │ - streq pc, [pc], #-4 @ 0x67cc8 │ │ │ │ - strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ - mcrr2 7, 15, pc, lr, cr4 @ │ │ │ │ - bllt 0xff2e5ccc │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-1289 @ 0xfffffaf7 │ │ │ │ + mcrr2 7, 15, pc, r8, cr4 @ │ │ │ │ + bllt 0xff165cdc │ │ │ │ movtvs pc, #1103 @ 0x44f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ andeq pc, pc, #4 │ │ │ │ @ instruction: 0x43a39207 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf47e9206 │ │ │ │ - stmdbge r6, {r0, r2, r4, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fefe95 │ │ │ │ - @ instruction: 0xf44fbbb6 │ │ │ │ + @ instruction: 0xf7fefe8f │ │ │ │ + @ instruction: 0xf44fbbb0 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf004030f │ │ │ │ andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ vsubw.u8 q10, q10, d19 │ │ │ │ andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ - blge 0xff924f0c │ │ │ │ + blge 0xff7a4f1c │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf946f7f6 │ │ │ │ - bllt 0xfe965d18 │ │ │ │ + @ instruction: 0xf940f7f6 │ │ │ │ + bllt 0xfe7e5d28 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ rscsne pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff76f7f4 │ │ │ │ - bllt 0xfe6e5d2c │ │ │ │ + @ instruction: 0xff70f7f4 │ │ │ │ + bllt 0xfe565d3c │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ andseq pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff6cf7f4 │ │ │ │ - bllt 0xfe465d40 │ │ │ │ + @ instruction: 0xff66f7f4 │ │ │ │ + bllt 0xfe2e5d50 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ addscs pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff62f7f4 │ │ │ │ - bllt 0xfe1e5d54 │ │ │ │ + @ instruction: 0xff5cf7f4 │ │ │ │ + bllt 0x2065d64 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ rsccs pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff58f7f4 │ │ │ │ - bllt 0x1f65d68 │ │ │ │ + @ instruction: 0xff52f7f4 │ │ │ │ + bllt 0x1de5d78 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ addcc pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff4ef7f4 │ │ │ │ - bllt 0x1ce5d7c │ │ │ │ + @ instruction: 0xff48f7f4 │ │ │ │ + bllt 0x1b65d8c │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ subpl pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff44f7f4 │ │ │ │ - bllt 0x1a65d90 │ │ │ │ + @ instruction: 0xff3ef7f4 │ │ │ │ + bllt 0x18e5da0 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ rsbeq pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff3af7f4 │ │ │ │ - bllt 0x17e5da4 │ │ │ │ + @ instruction: 0xff34f7f4 │ │ │ │ + bllt 0x1665db4 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ eorsvs pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff30f7f4 │ │ │ │ - bllt 0x1565db8 │ │ │ │ + @ instruction: 0xff2af7f4 │ │ │ │ + bllt 0x13e5dc8 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ sbcscc pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff26f7f4 │ │ │ │ - bllt 0x12e5dcc │ │ │ │ + @ instruction: 0xff20f7f4 │ │ │ │ + bllt 0x1165ddc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ adcseq pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff1cf7f4 │ │ │ │ - bllt 0x1065de0 │ │ │ │ + @ instruction: 0xff16f7f4 │ │ │ │ + bllt 0xee5df0 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ andne pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff12f7f4 │ │ │ │ - bllt 0xde5df4 │ │ │ │ + @ instruction: 0xff0cf7f4 │ │ │ │ + bllt 0xc65e04 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ eormi pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff08f7f4 │ │ │ │ - bllt 0xb65e08 │ │ │ │ + @ instruction: 0xff02f7f4 │ │ │ │ + bllt 0x9e5e18 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ rsbsmi pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 7, pc, cr14, cr4, {7} │ │ │ │ - bllt 0x8e5e1c │ │ │ │ + mrc2 7, 7, pc, cr8, cr4, {7} │ │ │ │ + bllt 0x765e2c │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ sbcsvs pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 7, pc, cr4, cr4, {7} │ │ │ │ - bllt 0x665e30 │ │ │ │ + mcr2 7, 7, pc, cr14, cr4, {7} @ │ │ │ │ + bllt 0x4e5e40 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ eorvc pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 7, pc, cr10, cr4, {7} @ │ │ │ │ - bllt 0x3e5e44 │ │ │ │ + mcr2 7, 7, pc, cr4, cr4, {7} @ │ │ │ │ + bllt 0x265e54 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ sbcvc pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 7, pc, cr0, cr4, {7} @ │ │ │ │ - bllt 0x165e58 │ │ │ │ + mrc2 7, 6, pc, cr10, cr4, {7} │ │ │ │ + blt 0xfffe5e68 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - b 0x16ca68 │ │ │ │ + b 0x16ca78 │ │ │ │ @ instruction: 0xf1b20203 │ │ │ │ suble r7, r1, r0, lsl #31 │ │ │ │ adchi pc, ip, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ addcs r8, r0, #239 @ 0xef │ │ │ │ rsbeq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ @@ -89830,1267 +89834,1267 @@ │ │ │ │ vmov.i32 q12, #50944 @ 0x0000c700 │ │ │ │ cdpcs 6, 0, cr1, cr2, cr1, {2} │ │ │ │ addhi pc, ip, #0 │ │ │ │ @ instruction: 0xf0002e03 │ │ │ │ cdpcs 2, 0, cr8, cr1, cr8, {5} │ │ │ │ adcshi pc, pc, #0 │ │ │ │ movweq pc, #1044 @ 0x414 @ │ │ │ │ - rsbshi pc, ip, r1, asr #32 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d10 │ │ │ │ - stmib sp, {r8, r9, ip, lr}^ │ │ │ │ - @ instruction: 0xf0043206 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf4142308 │ │ │ │ - @ instruction: 0xf47e4270 │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r5, r6, r7, r9, fp, sp, pc} │ │ │ │ + rsbshi pc, sp, r1, asr #32 │ │ │ │ + andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + andls r9, r6, #671088640 @ 0x28000000 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r9, r9, #8, 6 @ 0x20000000 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + rsbsmi pc, r0, #20, 8 @ 0x14000000 │ │ │ │ + @ instruction: 0xf47e9307 │ │ │ │ + stmdbge r6, {r0, r2, r4, r5, r6, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fef9c7 │ │ │ │ - movwcs fp, #2747 @ 0xabb │ │ │ │ - ldmdalt r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7fef9c1 │ │ │ │ + movwcs fp, #2741 @ 0xab5 │ │ │ │ + stmdalt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ vhadd.s8 d13, d0, d18 │ │ │ │ - blcs 0x88af4 │ │ │ │ + blcs 0x88b04 │ │ │ │ orrshi pc, r0, #0 │ │ │ │ rsceq r0, r2, #1622016 @ 0x18c000 │ │ │ │ msrhi SPSR_sxc, r1, lsl #2 │ │ │ │ movweq pc, #28675 @ 0x7003 @ │ │ │ │ - blcs 0x1f6b1c │ │ │ │ - msrhi SPSR_fsx, #268435456 @ 0x10000000 │ │ │ │ + blcs 0x1f6b2c │ │ │ │ + msrhi SPSR_fsc, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r9, r6, fp, asr #11 │ │ │ │ - muleq r6, r3, r6 │ │ │ │ - ldrdeq r7, [r6], -r7 @ │ │ │ │ - andeq r9, r6, fp, asr #13 │ │ │ │ - andeq r9, r6, sp, lsl #11 │ │ │ │ - andeq r9, r6, r5, asr r1 │ │ │ │ - andeq r9, r6, r5, lsl #2 │ │ │ │ + ldrdeq r9, [r6], -r9 @ │ │ │ │ + muleq r6, pc, r6 @ │ │ │ │ + andeq r7, r6, r7, ror #23 │ │ │ │ + ldrdeq r9, [r6], -r7 │ │ │ │ + muleq r6, sp, r5 │ │ │ │ + andeq r9, r6, r5, ror #2 │ │ │ │ + andeq r9, r6, r7, lsl r1 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svceq 0x0080f414 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ + sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andls r1, fp, #268435460 @ 0x10000004 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r1, sl, #196, 4 @ 0x4000000c │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004920b │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r9} │ │ │ │ - @ instruction: 0xf04f9209 │ │ │ │ + @ instruction: 0xf04f9207 │ │ │ │ svclt 0x000b0401 │ │ │ │ - subsne pc, sp, #74448896 @ 0x4700000 │ │ │ │ - andspl pc, r5, #72, 4 @ 0x80000004 │ │ │ │ + eorsne pc, sp, #74448896 @ 0x4700000 │ │ │ │ + rscsmi pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - blx 0x1b25f64 │ │ │ │ - blt 0x1b25f88 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - strtmi r5, [r8], -r0, lsl #6 │ │ │ │ - subseq sl, r2, r6, lsl #18 │ │ │ │ - andcs r9, r1, #-1610612736 @ 0xa0000000 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + movwls r9, #25600 @ 0x6400 │ │ │ │ + blx 0x19a5f74 │ │ │ │ + blt 0x19a5f98 │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + vabal.u8 q9, d4, d3 │ │ │ │ + rsclt r5, r2, #0, 6 │ │ │ │ + andls sl, r9, #98304 @ 0x18000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andcs r9, r1, #1879048192 @ 0x70000000 │ │ │ │ @ instruction: 0xf6479200 │ │ │ │ - vmlal.s q8, d0, d1[1] │ │ │ │ + vsubl.s8 q8, d0, d21 │ │ │ │ vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ - movwls r4, #25859 @ 0x6503 │ │ │ │ - strls fp, [r7, #-740] @ 0xfffffd1c │ │ │ │ - @ instruction: 0xf7f69409 │ │ │ │ - @ instruction: 0xf7fefbfb │ │ │ │ - movwcs fp, #2639 @ 0xa4f │ │ │ │ + rsbeq r3, sp, r3, lsl #8 │ │ │ │ + strls r9, [r8], #-774 @ 0xfffffcfa │ │ │ │ + @ instruction: 0xf7f6950a │ │ │ │ + @ instruction: 0xf7fefbf5 │ │ │ │ + movwcs fp, #2633 @ 0xa49 │ │ │ │ ldmlt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf47e429a │ │ │ │ - addcs sl, r0, #536576 @ 0x83000 │ │ │ │ + addcs sl, r0, #512000 @ 0x7d000 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ sbcshi pc, sl, #0 │ │ │ │ - strhi pc, [r7, #-512] @ 0xfffffe00 │ │ │ │ + strhi pc, [r6, #-512] @ 0xfffffe00 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - vst3.8 {d24,d26,d28}, [pc :128], r4 │ │ │ │ + vst3.8 {d24,d26,d28}, [pc :128], r3 │ │ │ │ vbic.i32 q11, #1536 @ 0x00000600 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ strbhi pc, [r2, #-0]! @ │ │ │ │ ldrbhi pc, [lr, #576] @ 0x240 @ │ │ │ │ subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vmin.s8 d8, d16, d6 │ │ │ │ - subcs r8, r0, #267386880 @ 0xff00000 │ │ │ │ + vmin.s8 d8, d16, d7 │ │ │ │ + subcs r8, r0, #0, 14 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - rsbcs r8, r0, #24641536 @ 0x1780000 │ │ │ │ + rsbcs r8, r0, #24903680 @ 0x17c0000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - eorcs r8, r0, #28573696 @ 0x1b40000 │ │ │ │ + eorcs r8, r0, #28835840 @ 0x1b80000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - strtmi sl, [r1], -pc, asr #20 │ │ │ │ + strtmi sl, [r1], -r9, asr #20 │ │ │ │ @ instruction: 0xf7f2a806 │ │ │ │ - @ instruction: 0xf8d5fd75 │ │ │ │ + @ instruction: 0xf8d5fd6f │ │ │ │ andcs r3, r1, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ strtmi r0, [r8], -pc, lsl #6 │ │ │ │ - blx 0x1f26032 │ │ │ │ - blt 0x226050 │ │ │ │ + blx 0x1da6042 │ │ │ │ + blt 0xa6060 │ │ │ │ subpl pc, r2, #196, 6 @ 0x10000003 │ │ │ │ - sbcne pc, r4, r4, asr #7 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ vmlsl.u8 , d4, d1 │ │ │ │ - vaddw.u8 , q2, d3 │ │ │ │ - vrsubhn.i16 d21, q2, q0 │ │ │ │ - andls r4, sl, r3, lsl #6 │ │ │ │ - subne pc, r1, r4, asr #7 │ │ │ │ - smlabtvs r6, sp, r9, lr │ │ │ │ - streq pc, [pc], #-4 @ 0x6807c │ │ │ │ - andls r9, fp, r8, lsl #6 │ │ │ │ - bcs 0x20d0a8 │ │ │ │ + vmla.f , q10, d0[1] │ │ │ │ + movwls r5, #38400 @ 0x9600 │ │ │ │ + vaddw.u8 , q2, d10 │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + strls r1, [r6], -r1, asr #2 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + tstls fp, r8, lsl #6 │ │ │ │ + bcs 0x20d0b0 │ │ │ │ rsbshi pc, r5, #0, 4 │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ addeq r0, r0, #1610612742 @ 0x60000006 │ │ │ │ strdeq r0, [r3], #-20 @ 0xffffffec │ │ │ │ andseq r0, fp, pc, lsr #32 │ │ │ │ @ instruction: 0xf64a0007 │ │ │ │ - vmvn.i32 q11, #3328 @ 0x00000d00 │ │ │ │ + vsubl.s8 q11, d16, d1 │ │ │ │ @ instruction: 0xf64a0205 │ │ │ │ - vqdmlal.s , d16, d1[3] │ │ │ │ + vrsra.s64 , , #64 │ │ │ │ cdpcs 3, 0, cr0, cr0, cr5, {0} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fef9d1 │ │ │ │ - vmul.i8 , q13, │ │ │ │ + @ instruction: 0xf7fef9cb │ │ │ │ + vmla.i8 , q13, │ │ │ │ vmlal.s q8, d16, d1[0] │ │ │ │ vhsub.s8 d16, d10, d5 │ │ │ │ vrsra.s64 q8, , #64 │ │ │ │ cdpcs 3, 0, cr0, cr0, cr5, {0} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fef9bd │ │ │ │ - @ instruction: 0xf649b9bd │ │ │ │ + @ instruction: 0xf7fef9b7 │ │ │ │ + @ instruction: 0xf649b9b7 │ │ │ │ vmlal.s q11, d16, d1[6] │ │ │ │ @ instruction: 0xf6490205 │ │ │ │ vqdmlal.s , d16, d1[5] │ │ │ │ cdpcs 3, 0, cr0, cr0, cr5, {0} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fef9a9 │ │ │ │ - blcs 0x3d67b8 │ │ │ │ - stmdbcs sp, {r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - ldrtvs pc, [r5], #-583 @ 0xfffffdb9 @ │ │ │ │ - ldreq pc, [r2], #-704 @ 0xfffffd40 │ │ │ │ + @ instruction: 0xf7fef9a3 │ │ │ │ + blcs 0x3d67b0 │ │ │ │ + stccs 15, cr11, [sp], {8} │ │ │ │ + rsbsvc pc, r5, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - @ instruction: 0xf6492300 │ │ │ │ - vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ - movwcc r0, #4613 @ 0x1205 │ │ │ │ + vcgt.s8 d18, d7, d0 │ │ │ │ + vmov.i32 d22, #327680 @ 0x00050000 │ │ │ │ + movwcc r0, #5138 @ 0x1412 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ svclt 0x0008429e │ │ │ │ @ instruction: 0xf7f64622 │ │ │ │ - @ instruction: 0xf7fef98f │ │ │ │ - @ instruction: 0xf3c4b98f │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - vmla.i , q2, d1[0] │ │ │ │ - vsubw.u8 , q2, d3 │ │ │ │ - andls r5, sl, #0, 2 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004900b │ │ │ │ - movwls r0, #32783 @ 0x800f │ │ │ │ - eoreq r9, r0, #9 │ │ │ │ - andls r9, r7, #-2147483647 @ 0x80000001 │ │ │ │ - blcs 0x45d1c4 │ │ │ │ - blcs 0x3dc210 │ │ │ │ - bcs 0x3d7d98 │ │ │ │ + @ instruction: 0xf7fef989 │ │ │ │ + @ instruction: 0xf3c4b989 │ │ │ │ + vsubw.u8 q9, q2, d3 │ │ │ │ + vaddw.u8 , q2, d0 │ │ │ │ + movwls r4, #41475 @ 0xa203 │ │ │ │ + @ instruction: 0xf0049106 │ │ │ │ + andls r0, r7, #1006632960 @ 0x3c000000 │ │ │ │ + movwls r0, #37408 @ 0x9220 │ │ │ │ + movtne pc, #5060 @ 0x13c4 @ │ │ │ │ + vsubw.u8 , q2, d11 │ │ │ │ + movwls r3, #33539 @ 0x8303 │ │ │ │ + blcs 0x45d1d4 │ │ │ │ + blcs 0x3dc220 │ │ │ │ + bcs 0x3d7da8 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ mrrcne 3, 0, r2, ip, cr0 │ │ │ │ @ instruction: 0xf649b319 │ │ │ │ vmvn.i32 q11, #3328 @ 0x00000d00 │ │ │ │ movwcs r0, #517 @ 0x205 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fefa19 │ │ │ │ - vmla.i8 , q5, │ │ │ │ + @ instruction: 0xf7fefa13 │ │ │ │ + vmul.i8 , q5, │ │ │ │ vmlal.s q8, d16, d1[0] │ │ │ │ vhsub.s8 d16, d10, d5 │ │ │ │ vrsra.s64 q8, , #64 │ │ │ │ stmdbcs r0, {r0, r2, r8, r9} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fefa05 │ │ │ │ - stmdbcs r0, {r0, r4, r6, r8, fp, ip, sp, pc} │ │ │ │ - ldclge 4, cr15, [r6], {126} @ 0x7e │ │ │ │ + @ instruction: 0xf7fef9ff │ │ │ │ + stmdbcs r0, {r0, r1, r3, r6, r8, fp, ip, sp, pc} │ │ │ │ + ldclge 4, cr15, [r1], {126} @ 0x7e │ │ │ │ vshl.s8 d18, d1, d7 │ │ │ │ - vrshr.s64 q11, , #64 │ │ │ │ + vrshr.s64 q11, , #64 │ │ │ │ bfi r0, r2, #4, #23 │ │ │ │ svceq 0x00c0f5b3 │ │ │ │ addsmi sp, r3, #95 @ 0x5f │ │ │ │ cmpphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #64, 4 │ │ │ │ - ldmdbge r6!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdbge r0!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strbne pc, [r1], -r4, asr #7 @ │ │ │ │ @ instruction: 0xf0002e02 │ │ │ │ - cdpcs 6, 0, cr8, cr3, cr13, {7} │ │ │ │ - strhi pc, [sp, -r0] │ │ │ │ + cdpcs 6, 0, cr8, cr3, cr14, {7} │ │ │ │ + strhi pc, [lr, -r0] │ │ │ │ @ instruction: 0xf0002e01 │ │ │ │ - eoreq r8, r7, #5767168 @ 0x580000 │ │ │ │ - ldrhi pc, [r5, -r0, lsl #2]! │ │ │ │ + eoreq r8, r7, #6029312 @ 0x5c0000 │ │ │ │ + ldrhi pc, [r6, -r0, lsl #2]! │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - rsceq r9, r6, #8, 4 @ 0x80000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, r9, #402653184 @ 0x18000000 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ - @ instruction: 0xf53e9307 │ │ │ │ - stmdbge r6, {r0, r3, r4, r6, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fefdf7 │ │ │ │ - vorr.i16 d27, #202 @ 0x00ca │ │ │ │ + stmib sp, {r1, r2, r5, r6, r7, r9}^ │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ vsubl.u8 , d4, d3 │ │ │ │ - andls r2, r8, #201326592 @ 0xc000000 │ │ │ │ - vsubl.u8 q8, d4, d22 │ │ │ │ - movwls r4, #41475 @ 0xa203 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ + andls r4, r9, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf53e9306 │ │ │ │ + stmdbge r6, {r0, r1, r4, r6, r8, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f54628 │ │ │ │ + @ instruction: 0xf7fefdf1 │ │ │ │ + vorr.i16 d27, #196 @ 0x00c4 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + andls r5, sl, #0, 6 │ │ │ │ + @ instruction: 0xf0040226 │ │ │ │ + movwls r0, #25103 @ 0x620f │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004920b │ │ │ │ - andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ strcs sp, [r1], #-1035 @ 0xfffffbf5 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - subcs pc, r9, #74448896 @ 0x4700000 │ │ │ │ + eorcs pc, r9, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fef9ad │ │ │ │ - @ instruction: 0xf649b8f9 │ │ │ │ + @ instruction: 0xf7fef9a7 │ │ │ │ + @ instruction: 0xf649b8f3 │ │ │ │ vmla.f d22, d16, d1[6] │ │ │ │ @ instruction: 0xf6490105 │ │ │ │ vmlal.s , d16, d1[5] │ │ │ │ - blcs 0x68a98 │ │ │ │ + blcs 0x68aa8 │ │ │ │ strmi fp, [sl], -r8, lsl #30 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fef999 │ │ │ │ - vmul.i , q10, d1[5] │ │ │ │ + @ instruction: 0xf7fef993 │ │ │ │ + @ instruction: 0xf3c4b8df │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ movwls r5, #42496 @ 0xa600 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ - vsubw.u8 q11, q2, d6 │ │ │ │ - movwls r1, #45889 @ 0xb341 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ - @ instruction: 0xf4149309 │ │ │ │ + movwls r9, #38406 @ 0x9606 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d7 │ │ │ │ + movwls r1, #45889 @ 0xb341 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf4149308 │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ ldrbvs pc, [r1, -r9, asr #12]! @ │ │ │ │ streq pc, [r5, -r0, asr #5] │ │ │ │ rscvs pc, r1, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ cdpcs 6, 0, cr4, cr0, cr8, {1} │ │ │ │ ldrtmi fp, [sl], -r8, lsl #30 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fef971 │ │ │ │ - @ instruction: 0xf64ab8bd │ │ │ │ - vmvn.i32 q11, #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf7fef96b │ │ │ │ + @ instruction: 0xf64ab8b7 │ │ │ │ + vsubl.s8 q11, d16, d1 │ │ │ │ @ instruction: 0xf64a0205 │ │ │ │ - vqdmlal.s , d16, d1[3] │ │ │ │ + vrsra.s64 , , #64 │ │ │ │ cdpcs 3, 0, cr0, cr0, cr5, {0} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fef95d │ │ │ │ - addcs fp, r0, #11075584 @ 0xa90000 │ │ │ │ + @ instruction: 0xf7fef957 │ │ │ │ + addcs fp, r0, #10682368 @ 0xa30000 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf3c4a8dd │ │ │ │ + @ instruction: 0xf3c4a8d7 │ │ │ │ strtmi r1, [r1], -r1, asr #12 │ │ │ │ cdpcs 8, 0, cr10, cr2, cr6, {0} │ │ │ │ - addhi pc, r1, #0 │ │ │ │ + addhi pc, r0, #0 │ │ │ │ @ instruction: 0xf0002e03 │ │ │ │ - mcrcs 2, 0, r8, cr1, cr11, {4} │ │ │ │ - adcshi pc, r4, #0 │ │ │ │ - blx 0xff8a6306 │ │ │ │ + mcrcs 2, 0, r8, cr1, cr10, {4} │ │ │ │ + adcshi pc, r3, #0 │ │ │ │ + blx 0xff726316 │ │ │ │ @ instruction: 0xf1000224 │ │ │ │ - andcs r8, r1, #44, 6 @ 0xb0000000 │ │ │ │ + andcs r8, r1, #-1409286144 @ 0xac000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff96f7f5 │ │ │ │ - stmlt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - smlabtcs r3, r4, r3, pc @ │ │ │ │ - subne pc, r1, r4, asr #7 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xff90f7f5 │ │ │ │ + stmlt r4, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strpl pc, [r0], -r4, asr #7 │ │ │ │ - eoreq r9, r7, #-2147483646 @ 0x80000002 │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ - andls r9, r8, #11 │ │ │ │ - andeq pc, pc, r4 │ │ │ │ - tstls r7, r6, lsl #12 │ │ │ │ - strle r9, [ip], #-9 │ │ │ │ + strls r9, [r6], -sl, lsl #4 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + eoreq r9, r7, #-1073741823 @ 0xc0000001 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + andls r1, fp, #268435460 @ 0x10000004 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strle r9, [ip], #-520 @ 0xfffffdf8 │ │ │ │ ldrtmi r2, [r3], -r1, lsl #8 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - subeq pc, r5, #74448896 @ 0x4700000 │ │ │ │ + eoreq pc, r5, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fef91d │ │ │ │ - bcs 0x3d6538 │ │ │ │ + @ instruction: 0xf7fef917 │ │ │ │ + bcs 0x3d6530 │ │ │ │ stmdbcs sp, {r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - ldrtvs pc, [r5], #-583 @ 0xfffffdb9 @ │ │ │ │ + ldrvs pc, [r5], #-583 @ 0xfffffdb9 │ │ │ │ ldreq pc, [r2], #-704 @ 0xfffffd40 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ andls r3, r0, #268435456 @ 0x10000000 │ │ │ │ rsbsvc pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ cdpcs 6, 0, cr4, cr0, cr8, {1} │ │ │ │ strtmi fp, [r2], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf904f7f6 │ │ │ │ - ldmdalt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf8fef7f6 │ │ │ │ + stmdalt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xff3a6396 │ │ │ │ + blx 0xff2263a6 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andle r4, lr, r3, lsr #32 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - ldmdage ip!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage r6!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r6, {r3, r9, sp} │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf7f7030f │ │ │ │ - @ instruction: 0xf7fef9ab │ │ │ │ - stmdbge r6, {r0, r1, r2, r4, r5, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef9a5 │ │ │ │ + stmdbge r6, {r0, r4, r5, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fef8df │ │ │ │ - @ instruction: 0x4621b832 │ │ │ │ + @ instruction: 0xf7fef8d9 │ │ │ │ + strtmi fp, [r1], -ip, lsr #16 │ │ │ │ @ instruction: 0xf7f2a806 │ │ │ │ - @ instruction: 0xf44ffbad │ │ │ │ + @ instruction: 0xf44ffba7 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ addshi pc, sl, r0 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - ldmdage ip, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage r6, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r6, {r0, r3, r9, sp} │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf7f7030f │ │ │ │ - @ instruction: 0xf7fef98b │ │ │ │ - @ instruction: 0x4621b817 │ │ │ │ + @ instruction: 0xf7fef985 │ │ │ │ + @ instruction: 0x4621b811 │ │ │ │ @ instruction: 0xf7f2a806 │ │ │ │ - @ instruction: 0xf44ffb93 │ │ │ │ + @ instruction: 0xf44ffb8d │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ @ instruction: 0xf5b3d00e │ │ │ │ @ instruction: 0xf47e1f80 │ │ │ │ - @ instruction: 0xf8d5a843 │ │ │ │ + @ instruction: 0xf8d5a83d │ │ │ │ ldrtmi r3, [r2], -r8, lsl #1 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf972f7f7 │ │ │ │ - svclt 0x00fef7fd │ │ │ │ + @ instruction: 0xf96cf7f7 │ │ │ │ + svclt 0x00f8f7fd │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x1fa644c │ │ │ │ - svclt 0x00f9f7fd │ │ │ │ + blx 0x1e2645c │ │ │ │ + svclt 0x00f3f7fd │ │ │ │ rsbsvs pc, r1, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ mvnvs pc, #76546048 @ 0x4900000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ svclt 0x00182e00 │ │ │ │ strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - @ instruction: 0xffe4f7f5 │ │ │ │ - svclt 0x00e4f7fd │ │ │ │ + @ instruction: 0xffdef7f5 │ │ │ │ + svclt 0x00def7fd │ │ │ │ movtne pc, #5060 @ 0x13c4 @ │ │ │ │ andsle r2, sp, r2, lsl #22 │ │ │ │ @ instruction: 0xf0002b03 │ │ │ │ - blcs 0xc99a4 │ │ │ │ - strbhi pc, [r8, #-0] @ │ │ │ │ + blcs 0xc99b8 │ │ │ │ + strbhi pc, [r9, #-0] @ │ │ │ │ @ instruction: 0xf1000222 │ │ │ │ - vorr.i32 q12, #12910592 @ 0x00c50000 │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - andls r4, r8, #201326592 @ 0xc000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049306 │ │ │ │ - andls r0, r9, #1006632960 @ 0x3c000000 │ │ │ │ - rsceq r9, r3, #469762048 @ 0x1c000000 │ │ │ │ - stmdage r2, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ + vorr.i32 q12, #12976128 @ 0x00c60000 │ │ │ │ + @ instruction: 0xf0042203 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + movwls r3, #25091 @ 0x6203 │ │ │ │ + rsceq r9, r3, #-1879048192 @ 0x90000000 │ │ │ │ + svcge 0x00fcf53d │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - mrc2 7, 1, pc, cr12, cr4, {7} │ │ │ │ - svclt 0x00c3f7fd │ │ │ │ + mrc2 7, 1, pc, cr6, cr4, {7} │ │ │ │ + svclt 0x00bdf7fd │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x1da64b2 │ │ │ │ + blx 0x1c264c2 │ │ │ │ @ instruction: 0xf57d02e6 │ │ │ │ - stmdbge r6, {r0, r2, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - @ instruction: 0xf7fdf8c5 │ │ │ │ - @ instruction: 0xf5b3bfb5 │ │ │ │ + @ instruction: 0xf7fdf8bf │ │ │ │ + @ instruction: 0xf5b3bfaf │ │ │ │ @ instruction: 0xf47d0f20 │ │ │ │ - vqrdmlsh.s q13, q10, d3[6] │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - mrscs r5, LR_irq │ │ │ │ - andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ - vaddw.u8 , q2, d8 │ │ │ │ - smlabtls sl, r4, r1, r1 │ │ │ │ - smlalbtne pc, r1, r4, r3 @ │ │ │ │ - @ instruction: 0xf004910b │ │ │ │ - @ instruction: 0xf414010f │ │ │ │ - @ instruction: 0x9109049e │ │ │ │ - strhi pc, [r6, #-0]! │ │ │ │ + @ instruction: 0xf004afe5 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + andls r5, r9, #0, 6 │ │ │ │ + movwls r2, #25088 @ 0x6200 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + andls r1, sl, #196, 4 @ 0x4000000c │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + @ instruction: 0xf4143203 │ │ │ │ + andls r0, r7, #-1644167168 @ 0x9e000000 │ │ │ │ + strhi pc, [r7, #-0]! │ │ │ │ svceq 0x0080f5b4 │ │ │ │ - svcge 0x00d2f47d │ │ │ │ + svcge 0x00ccf47d │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vsubl.s8 , d0, d25 │ │ │ │ + vsubl.s8 , d0, d9 │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - @ instruction: 0xfff8f7f5 │ │ │ │ - svclt 0x008cf7fd │ │ │ │ + @ instruction: 0xfff2f7f5 │ │ │ │ + svclt 0x0086f7fd │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf872f7fc │ │ │ │ - svclt 0x0087f7fd │ │ │ │ + @ instruction: 0xf86cf7fc │ │ │ │ + svclt 0x0081f7fd │ │ │ │ ldrtmi r2, [r3], -r1, lsl #8 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - subcs pc, r9, #74448896 @ 0x4700000 │ │ │ │ + eorcs pc, r9, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fdff79 │ │ │ │ - strcs fp, [r1], #-3961 @ 0xfffff087 │ │ │ │ + @ instruction: 0xf7fdff73 │ │ │ │ + strcs fp, [r1], #-3955 @ 0xfffff08d │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vmlal.s q8, d0, d1[1] │ │ │ │ + vsubl.s8 q8, d0, d21 │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - @ instruction: 0xff6cf7f5 │ │ │ │ - svclt 0x006cf7fd │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - mrc2 7, 0, pc, cr2, cr13, {7} │ │ │ │ + @ instruction: 0xff66f7f5 │ │ │ │ svclt 0x0066f7fd │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + mcr2 7, 0, pc, cr12, cr13, {7} @ │ │ │ │ + svclt 0x0060f7fd │ │ │ │ msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ vhadd.s8 d13, d0, d20 │ │ │ │ - blcs 0x89b70 │ │ │ │ - ldrhi pc, [r5] │ │ │ │ + blcs 0x89b84 │ │ │ │ + ldrhi pc, [r6] │ │ │ │ @ instruction: 0xf10002e3 │ │ │ │ vst1.16 {d8-d10}, [r4 :256], ip │ │ │ │ - blcs 0x1881390 │ │ │ │ + blcs 0x18813a0 │ │ │ │ ldrhi pc, [r6], r0 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ strthi pc, [r7], r0 │ │ │ │ @ instruction: 0xf47d2b40 │ │ │ │ - movwcs sl, #8071 @ 0x1f87 │ │ │ │ + movwcs sl, #8065 @ 0x1f81 │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - strls r4, [r7, #-1283] @ 0xfffffafd │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - streq pc, [pc], #-4 @ 0x685e0 │ │ │ │ - strls r9, [r8], #-1286 @ 0xfffffafa │ │ │ │ - blx 0xfe4a65ba │ │ │ │ - svclt 0x003df7fd │ │ │ │ + @ instruction: 0xf0044628 │ │ │ │ + strls r0, [r8, #-1295] @ 0xfffffaf1 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-1287 @ 0xfffffaf9 │ │ │ │ + blx 0xfe3265ca │ │ │ │ + svclt 0x0037f7fd │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r8, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf3c4a906 │ │ │ │ - andls r2, sl, #805306368 @ 0x30000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls sl, sl, #98304 @ 0x18000 │ │ │ │ + @ instruction: 0xf0044628 │ │ │ │ + andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + andls r1, fp, #268435460 @ 0x10000004 │ │ │ │ andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - andspl pc, r5, #72, 4 @ 0x80000004 │ │ │ │ + rscsmi pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strls r9, [r7, #-774] @ 0xfffffcfa │ │ │ │ - strbne pc, [r1, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0x6861c │ │ │ │ - strls r9, [r9], #-1291 @ 0xfffffaf5 │ │ │ │ - @ instruction: 0xffd2f7f5 │ │ │ │ - svclt 0x001ef7fd │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r8], #-774 @ 0xfffffcfa │ │ │ │ + @ instruction: 0xffccf7f5 │ │ │ │ + svclt 0x0018f7fd │ │ │ │ rsceq r0, r0, #1605632 @ 0x188000 │ │ │ │ @ instruction: 0xf002d418 │ │ │ │ - bcs 0x228e50 │ │ │ │ - svcge 0x0050f63d │ │ │ │ + bcs 0x228e60 │ │ │ │ + svcge 0x004af63d │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f022 │ │ │ │ - andeq r8, r6, sp, ror #15 │ │ │ │ - ldrdeq r6, [r6], -r5 │ │ │ │ - andeq r8, r6, r9, lsr #15 │ │ │ │ - ldrdeq r6, [r6], -r5 │ │ │ │ - andeq r8, r6, r9, asr #14 │ │ │ │ - andeq r8, r6, sp, lsl #14 │ │ │ │ - ldrdeq r8, [r6], -pc @ │ │ │ │ - andeq r8, r6, r9, lsr #13 │ │ │ │ + strdeq r8, [r6], -fp │ │ │ │ + ldrdeq r6, [r6], -r9 │ │ │ │ + @ instruction: 0x000687b7 │ │ │ │ + ldrdeq r6, [r6], -r9 │ │ │ │ + andeq r8, r6, r7, asr r7 │ │ │ │ + andeq r8, r6, fp, lsl r7 │ │ │ │ + andeq r8, r6, sp, ror #13 │ │ │ │ + @ instruction: 0x000686b9 │ │ │ │ andeq pc, r3, #2 │ │ │ │ - @ instruction: 0xf004920b │ │ │ │ - andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ - rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - subeq pc, r0, #192, 4 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ - tstls r8, r1 │ │ │ │ + vst1.8 {d25-d28}, [pc], fp │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf0040240 │ │ │ │ + andcs r0, r1, pc, lsl #2 │ │ │ │ + vaddw.u8 , q2, d9 │ │ │ │ + tstls r8, r3, lsl #2 │ │ │ │ bicne pc, r4, r4, asr #7 │ │ │ │ tstls sl, r4, lsl r0 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ - @ instruction: 0xf5b4d078 │ │ │ │ + @ instruction: 0xf5b4d077 │ │ │ │ @ instruction: 0xf47d0f80 │ │ │ │ - stmdbge r6, {r0, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r1, r3, r4, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ vmvn.i32 q11, #3328 @ 0x00000d00 │ │ │ │ movwls r0, #517 @ 0x205 │ │ │ │ - mrc2 7, 6, pc, cr12, cr5, {7} │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr12, cr13, {7} │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049306 │ │ │ │ - movwls r0, #29455 @ 0x730f │ │ │ │ - rsbeq r2, r1, #67108864 @ 0x4000000 │ │ │ │ + mrc2 7, 6, pc, cr6, cr5, {7} │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr6, cr13, {7} │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - stmdbge r6, {r3, r4, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - svclt 0x00489208 │ │ │ │ - @ instruction: 0xf3c4a906 │ │ │ │ - strtmi r3, [r8], -r3, lsl #4 │ │ │ │ - svclt 0x00549209 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + andcc lr, r7, #3358720 @ 0x334000 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + movwcs r9, #4870 @ 0x1306 │ │ │ │ + vmlal.u q8, d4, d1[4] │ │ │ │ + svclt 0x00583203 │ │ │ │ + andls sl, r9, #98304 @ 0x18000 │ │ │ │ + stmdbge r6, {r1, r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ andcs r4, r2, #27262976 @ 0x1a00000 │ │ │ │ - @ instruction: 0xf7f49300 │ │ │ │ - @ instruction: 0xf7fdfeeb │ │ │ │ - vqrdmlah.s , q10, d2[0] │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - andls r4, r8, #201326592 @ 0xc000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049306 │ │ │ │ - andls r0, r9, #1006632960 @ 0x3c000000 │ │ │ │ - @ instruction: 0xf4149307 │ │ │ │ - smlalbble r0, fp, r0, r3 │ │ │ │ - stmdbge r6, {r0, r9, sp} │ │ │ │ - andls r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - mrc2 7, 6, pc, cr4, cr4, {7} │ │ │ │ - mcrlt 7, 5, pc, cr11, cr13, {7} @ │ │ │ │ + movwls r4, #1576 @ 0x628 │ │ │ │ + mcr2 7, 7, pc, cr6, cr4, {7} @ │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr13, cr13, {7} │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - movwls r3, #25091 @ 0x6203 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ - streq pc, [r0], #1044 @ 0x414 │ │ │ │ - svclt 0x00089307 │ │ │ │ - andls r2, r9, #67108864 @ 0x4000000 │ │ │ │ - strcs fp, [r0], #-3859 @ 0xfffff0ed │ │ │ │ - ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ - svclt 0x001c2301 │ │ │ │ - stmdbge r6, {r1, r9, sp} │ │ │ │ - strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - mrc2 7, 5, pc, cr6, cr4, {7} │ │ │ │ - mcrlt 7, 4, pc, cr13, cr13, {7} @ │ │ │ │ + andcc lr, r7, #3358720 @ 0x334000 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049306 │ │ │ │ - movwls r0, #29455 @ 0x730f │ │ │ │ - orreq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwcs fp, #3864 @ 0xf18 │ │ │ │ - stmdbge r6, {r3, r9, ip, pc} │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r9, #40, 12 @ 0x2800000 │ │ │ │ - svclt 0x000c9300 │ │ │ │ - andcs r2, r2, #268435456 @ 0x10000000 │ │ │ │ - mrc2 7, 4, pc, cr12, cr4, {7} │ │ │ │ - mrclt 7, 3, APSR_nzcv, cr3, cr13, {7} │ │ │ │ - stmdbge r6, {r0, r8, r9, sp} │ │ │ │ - @ instruction: 0xf6474628 │ │ │ │ - vmlal.s q8, d0, d1[1] │ │ │ │ - strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - mcr2 7, 3, pc, cr6, cr5, {7} @ │ │ │ │ - mcrlt 7, 3, pc, cr6, cr13, {7} @ │ │ │ │ - movwcs r2, #1025 @ 0x401 │ │ │ │ - stmdbge r6, {r1, r9, sp} │ │ │ │ - strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - mcr2 7, 4, pc, cr6, cr4, {7} @ │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr13, cr13, {7} │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - movteq pc, #704 @ 0x2c0 @ │ │ │ │ - vaddl.u8 q10, d4, d19 │ │ │ │ - @ instruction: 0xf5b34203 │ │ │ │ - andls r0, r7, #128, 30 @ 0x200 │ │ │ │ + andls r9, r9, #402653184 @ 0x18000000 │ │ │ │ + orreq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ + andcs sp, r1, #-1073741806 @ 0xc0000012 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf7f49200 │ │ │ │ + @ instruction: 0xf7fdfecf │ │ │ │ + vmull.p8 , d20, d22 │ │ │ │ + @ instruction: 0xf0042203 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + @ instruction: 0xf4143203 │ │ │ │ + movwls r0, #25728 @ 0x6480 │ │ │ │ + movwcs fp, #7944 @ 0x1f08 │ │ │ │ + svclt 0x00139209 │ │ │ │ + stmdbge r6, {sl, sp} │ │ │ │ + movwcs r4, #5658 @ 0x161a │ │ │ │ + andcs fp, r2, #28, 30 @ 0x70 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf7f49400 │ │ │ │ + @ instruction: 0xf7fdfeb1 │ │ │ │ + vmull.p8 , d20, d8 │ │ │ │ + @ instruction: 0xf0042203 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + movwls r4, #25347 @ 0x6303 │ │ │ │ + orreq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0x687c8 │ │ │ │ - strls r9, [r8], #-518 @ 0xfffffdfa │ │ │ │ - vhadd.s8 d13, d0, d23 │ │ │ │ - blcs 0x89764 │ │ │ │ - ldrhi pc, [r8], #-0 │ │ │ │ - svcvc 0x0000f5b3 │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr12, cr13, {3} │ │ │ │ - andcs r2, r1, #0, 6 │ │ │ │ + movwcs fp, #3864 @ 0xf18 │ │ │ │ + stmdbge r6, {r0, r3, r9, ip, pc} │ │ │ │ + andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ + strtmi r2, [r8], -r2, lsl #4 │ │ │ │ + @ instruction: 0xf7f49300 │ │ │ │ + @ instruction: 0xf7fdfe97 │ │ │ │ + movwcs fp, #7790 @ 0x1e6e │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - stc2 7, cr15, [r0], #-976 @ 0xfffffc30 │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr11, cr13, {7} │ │ │ │ - movwvs pc, #63040 @ 0xf640 @ │ │ │ │ - @ instruction: 0xf0004023 │ │ │ │ - @ instruction: 0xf5b384dd │ │ │ │ + eoreq pc, r5, #74448896 @ 0x4700000 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + @ instruction: 0xf7f59400 │ │ │ │ + @ instruction: 0xf7fdfe61 │ │ │ │ + strcs fp, [r1], #-3681 @ 0xfffff19f │ │ │ │ + andcs r2, r2, #0, 6 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf7f49400 │ │ │ │ + @ instruction: 0xf7fdfe81 │ │ │ │ + @ instruction: 0xf44fbe58 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, asr #6 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + svceq 0x0080f5b3 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + eorle r4, r7, r6, lsl #4 │ │ │ │ + mvnhi pc, #0, 4 │ │ │ │ + @ instruction: 0xf0002b00 │ │ │ │ + @ instruction: 0xf5b3841a │ │ │ │ @ instruction: 0xf47d7f00 │ │ │ │ - blmi 0xfec541b0 │ │ │ │ - blls 0x442870 │ │ │ │ - @ instruction: 0xf04f405a │ │ │ │ - @ instruction: 0xf47f0300 │ │ │ │ - @ instruction: 0x4628a9f7 │ │ │ │ - pop {r0, r4, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fb40f0 │ │ │ │ - movwcs fp, #10475 @ 0x28eb │ │ │ │ - stmdbge r6, {r9, sp} │ │ │ │ + movwcs sl, #3703 @ 0xe77 │ │ │ │ + stmdbge r6, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fdfc01 │ │ │ │ - @ instruction: 0xf7f2be1c │ │ │ │ - vst2.32 {d31,d33}, [pc :64], r9 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, lsl r3 │ │ │ │ - svcne 0x0080f5b3 │ │ │ │ - mcrge 4, 2, pc, cr10, cr13, {3} @ │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - ldmdble r6!, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ - subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ - @ instruction: 0xf63e2a07 │ │ │ │ - blcc 0x1113e00 │ │ │ │ - vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r1, r3, r4, r5, r7, pc}^ @ │ │ │ │ - ldclt 0, cr15, [ip], #12 │ │ │ │ - cdplt 0, 11, cr12, cr14, cr0, {6} │ │ │ │ - @ instruction: 0xf97cf7f2 │ │ │ │ + @ instruction: 0xf7fdfc1b │ │ │ │ + @ instruction: 0xf640be36 │ │ │ │ + eormi r6, r3, pc, lsl #6 │ │ │ │ + ldrbhi pc, [lr], #0 @ │ │ │ │ + svcvc 0x0000f5b3 │ │ │ │ + mcrge 4, 3, pc, cr6, cr13, {3} @ │ │ │ │ + ldmdavs sl, {r0, r1, r2, r3, r5, r7, r8, r9, fp, lr} │ │ │ │ + subsmi r9, sl, pc, lsl #22 │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + ldmibge r8!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + andslt r4, r1, r8, lsr #12 │ │ │ │ + ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ + stmialt r6!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + blx 0xfffa680a │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr7, cr13, {7} │ │ │ │ + @ instruction: 0xf994f7f2 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf47d1f80 │ │ │ │ - @ instruction: 0xf8d5ae2d │ │ │ │ - blcs 0x6b4aa4 │ │ │ │ - @ instruction: 0xf1a3d93b │ │ │ │ - bcs 0x22918c │ │ │ │ - stclge 6, cr15, [sp, #-248] @ 0xffffff08 │ │ │ │ - blcs 0x1b759c │ │ │ │ - ldm pc, {r0, r2, r3, r6, fp, ip, lr, pc}^ @ │ │ │ │ - bmi 0x13248a8 │ │ │ │ - cdpmi 8, 4, cr4, cr14, cr8, {2} │ │ │ │ - @ instruction: 0xf960f7f2 │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andsle r4, r5, r3, lsr #32 │ │ │ │ + @ instruction: 0xf8d5ae45 │ │ │ │ + blcs 0x6b4a78 │ │ │ │ + @ instruction: 0xf1a3d976 │ │ │ │ + bcs 0x229160 │ │ │ │ + stclge 6, cr15, [fp, #-248]! @ 0xffffff08 │ │ │ │ + blcs 0x1b7570 │ │ │ │ + adcshi pc, sl, r0, lsl #4 │ │ │ │ + @ instruction: 0xf003e8df │ │ │ │ + strhgt fp, [r0], #204 @ 0xcc │ │ │ │ + @ instruction: 0xf7f2bebe │ │ │ │ + vst2.16 {d31,d33}, [pc :256], r7 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl r3 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - mrcge 4, 0, APSR_nzcv, cr0, cr13, {3} │ │ │ │ + mcrge 4, 1, pc, cr8, cr13, {3} @ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - ldmdble r4!, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ + ldmdble fp!, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ @ instruction: 0xf63e2a07 │ │ │ │ - blcc 0x1113d8c │ │ │ │ - vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r2, r3, r7, pc}^ @ │ │ │ │ - stchi 0, cr15, [ip], {3} │ │ │ │ - cdphi 8, 8, cr8, cr14, cr8, {4} │ │ │ │ - ldrdcs pc, [r8], r5 │ │ │ │ - stmdble sl, {r0, r3, r4, r9, fp, sp}^ │ │ │ │ - movteq pc, #418 @ 0x1a2 @ │ │ │ │ - @ instruction: 0xf63e2b07 │ │ │ │ - bcc 0x1113d68 │ │ │ │ - ldmdale r0, {r0, r2, r9, fp, sp}^ │ │ │ │ - @ instruction: 0xf002e8df │ │ │ │ - @ instruction: 0x37373f3f │ │ │ │ - blcs 0x4446bc │ │ │ │ - ldcge 6, cr15, [r3, #-504] @ 0xfffffe08 │ │ │ │ - blx 0xf110c │ │ │ │ - pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ - tstle r0, sl, lsr #31 │ │ │ │ - svcvc 0x0060f013 │ │ │ │ - movwcs fp, #36632 @ 0x8f18 │ │ │ │ - stcge 4, cr15, [r7, #-248] @ 0xffffff08 │ │ │ │ - stmdbge r6, {r0, r3, r9, sp} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdff11 │ │ │ │ - movwcs fp, #19869 @ 0x4d9d │ │ │ │ - movwcs lr, #10230 @ 0x27f6 │ │ │ │ - movwcs lr, #2036 @ 0x7f4 │ │ │ │ - movwcs lr, #26610 @ 0x67f2 │ │ │ │ - blcs 0x4628fc │ │ │ │ - ldclge 6, cr15, [r5], #504 @ 0x1f8 │ │ │ │ - blx 0xf1148 │ │ │ │ - pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ - smlaltble r0, r2, sl, pc @ │ │ │ │ - svcvc 0x0060f013 │ │ │ │ - movwcs fp, #36632 @ 0x8f18 │ │ │ │ - stclge 4, cr15, [r9], #248 @ 0xf8 │ │ │ │ - stmdbge r6, {r3, r9, sp} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfef3 │ │ │ │ - movwcs fp, #19839 @ 0x4d7f │ │ │ │ - stmdbge r6, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdff91 │ │ │ │ - movwcs fp, #11640 @ 0x2d78 │ │ │ │ - bcs 0x462954 │ │ │ │ - ldclge 6, cr15, [r5], {126} @ 0x7e │ │ │ │ - @ instruction: 0xf4164096 │ │ │ │ - mvnle r0, sl, lsr #31 │ │ │ │ - svcvc 0x0060f016 │ │ │ │ - movwcs fp, #36632 @ 0x8f18 │ │ │ │ - @ instruction: 0xf7fed1ea │ │ │ │ - movwcs fp, #3274 @ 0xcca │ │ │ │ - movwcs lr, #6118 @ 0x17e6 │ │ │ │ - ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fdfba7 │ │ │ │ - blcs 0x457f20 │ │ │ │ - ldcge 6, cr15, [sp], #504 @ 0x1f8 │ │ │ │ - @ instruction: 0xf416409e │ │ │ │ - tstle r8, sl, lsr #31 │ │ │ │ - svcvc 0x0060f016 │ │ │ │ - movwcs fp, #36632 @ 0x8f18 │ │ │ │ - ldcge 4, cr15, [r3], #248 @ 0xf8 │ │ │ │ - stmdbge r6, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfebd │ │ │ │ - movwcs fp, #3401 @ 0xd49 │ │ │ │ - movwcs lr, #26560 @ 0x67c0 │ │ │ │ - movwcs lr, #10182 @ 0x27c6 │ │ │ │ - movwcs lr, #26556 @ 0x67bc │ │ │ │ - movwcs lr, #18362 @ 0x47ba │ │ │ │ - movwcs lr, #18360 @ 0x47b8 │ │ │ │ - movwcs lr, #2028 @ 0x7ec │ │ │ │ - movwcs lr, #10218 @ 0x27ea │ │ │ │ - movwcs lr, #26600 @ 0x67e8 │ │ │ │ - addsmi lr, r3, #60293120 @ 0x3980000 │ │ │ │ - stclge 4, cr15, [lr, #-500]! @ 0xfffffe0c │ │ │ │ - vqdmlal.s q9, d0, d0[4] │ │ │ │ - b 0x169644 │ │ │ │ - @ instruction: 0xf5b20203 │ │ │ │ - @ instruction: 0xf0001f80 │ │ │ │ - vqshl.s8 d8, d10, d0 │ │ │ │ - bcs 0x1089c5c │ │ │ │ - strbhi pc, [r1], #0 @ │ │ │ │ - strbthi pc, [r9], #512 @ 0x200 @ │ │ │ │ + blcc 0x1113dd8 │ │ │ │ + stmdale sp, {r0, r2, r8, r9, fp, sp}^ │ │ │ │ + @ instruction: 0xf003e8df │ │ │ │ + stmdami r8, {r1, r3, r6, r9, fp, lr}^ │ │ │ │ + @ instruction: 0xf7f24e4e │ │ │ │ + vst2.16 {d31,d33}, [pc :64], fp │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl r3 │ │ │ │ + @ instruction: 0xf5b3d015 │ │ │ │ + @ instruction: 0xf47d1f80 │ │ │ │ + @ instruction: 0xf8d5ae0b │ │ │ │ + blcs 0x6b4aec │ │ │ │ + @ instruction: 0xf1a3d974 │ │ │ │ + bcs 0x2291d4 │ │ │ │ + ldcge 6, cr15, [r1, #-248]! @ 0xffffff08 │ │ │ │ + blcs 0x1b75e4 │ │ │ │ + addhi pc, ip, r0, lsl #4 │ │ │ │ + @ instruction: 0xf003e8df │ │ │ │ + stmhi r8, {r2, r3, r7, sl, fp, pc} │ │ │ │ + @ instruction: 0xf8d58e8e │ │ │ │ + bcs 0x6b0b10 │ │ │ │ + @ instruction: 0xf1a2d94a │ │ │ │ + blcs 0x2295f8 │ │ │ │ + ldcge 6, cr15, [pc, #-248] @ 0x68804 │ │ │ │ + bcs 0x1b7208 │ │ │ │ + ldm pc, {r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ + svccc 0x003ff002 │ │ │ │ + svcvs 0x006f3737 │ │ │ │ + @ instruction: 0xf67e2b0f │ │ │ │ + andcs sl, r1, #20, 26 @ 0x500 │ │ │ │ + vpmax.u8 d15, d3, d2 │ │ │ │ + svceq 0x00aaf413 │ │ │ │ + @ instruction: 0xf013d110 │ │ │ │ + svclt 0x00187f60 │ │ │ │ + @ instruction: 0xf43e2308 │ │ │ │ + andcs sl, r9, #8, 26 @ 0x200 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xff0cf7f6 │ │ │ │ + ldclt 7, cr15, [r8, #1012] @ 0x3f4 │ │ │ │ + ldrb r2, [r6, r4, lsl #6]! │ │ │ │ + ldrb r2, [r4, r2, lsl #6]! │ │ │ │ + ldrb r2, [r2, r0, lsl #6]! │ │ │ │ + ldrb r2, [r0, r6, lsl #6]! │ │ │ │ + @ instruction: 0xf67e2b0f │ │ │ │ + andcs sl, r1, #62976 @ 0xf600 │ │ │ │ + vpmax.u8 d15, d3, d2 │ │ │ │ + svceq 0x00aaf413 │ │ │ │ + @ instruction: 0xf013d142 │ │ │ │ + svclt 0x00187f60 │ │ │ │ + @ instruction: 0xf43e2308 │ │ │ │ + andcs sl, r8, #59904 @ 0xea00 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + mcr2 7, 7, pc, cr14, cr6, {7} @ │ │ │ │ + ldcllt 7, cr15, [sl, #-1012]! @ 0xfffffc0c │ │ │ │ + andcs r2, r1, #4, 6 @ 0x10000000 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xff8cf7f6 │ │ │ │ + ldcllt 7, cr15, [r3, #-1012]! @ 0xfffffc0c │ │ │ │ + ldrb r2, [r6, r2, lsl #6]! │ │ │ │ + @ instruction: 0xf67e2a0f │ │ │ │ + @ instruction: 0x4096acd6 │ │ │ │ + svceq 0x00aaf416 │ │ │ │ + @ instruction: 0xf016d1ef │ │ │ │ + svclt 0x00187f60 │ │ │ │ + mvnle r2, r8, lsl #6 │ │ │ │ + stcllt 7, cr15, [fp], {254} @ 0xfe │ │ │ │ + strb r2, [r6, r0, lsl #6]! │ │ │ │ + stmdbge r6, {r0, r8, r9, sp} │ │ │ │ + @ instruction: 0x4628461a │ │ │ │ + blx 0xfe92698a │ │ │ │ + ldcllt 7, cr15, [r8, #-1012] @ 0xfffffc0c │ │ │ │ + @ instruction: 0xf67e2b0f │ │ │ │ + @ instruction: 0x409eacbe │ │ │ │ + svceq 0x00aaf416 │ │ │ │ + @ instruction: 0xf016d118 │ │ │ │ + svclt 0x00187f60 │ │ │ │ + @ instruction: 0xf43e2308 │ │ │ │ + andcs sl, r1, #180, 24 @ 0xb400 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + mrc2 7, 5, pc, cr8, cr6, {7} │ │ │ │ + stcllt 7, cr15, [r4, #-1012] @ 0xfffffc0c │ │ │ │ + strb r2, [r0, r0, lsl #6] │ │ │ │ + strb r2, [r6, r6, lsl #6] │ │ │ │ + ldr r2, [ip, r2, lsl #6]! │ │ │ │ + ldr r2, [sl, r6, lsl #6]! │ │ │ │ + ldr r2, [r8, r4, lsl #6]! │ │ │ │ + strb r2, [ip, r4, lsl #6]! │ │ │ │ + strb r2, [sl, r0, lsl #6]! │ │ │ │ + strb r2, [r8, r2, lsl #6]! │ │ │ │ + strb r2, [r6, r6, lsl #6]! │ │ │ │ + @ instruction: 0xf47d4293 │ │ │ │ + cmncs r0, #6720 @ 0x1a40 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ + svcne 0x0080f5b2 │ │ │ │ + ldrhi pc, [fp], #-0 │ │ │ │ + ldrhi pc, [r3], #512 @ 0x200 │ │ │ │ + @ instruction: 0xf0002a40 │ │ │ │ + vshl.s8 q4, q1, q8 │ │ │ │ + bcs 0x89dd4 │ │ │ │ + ldrbthi pc, [r4], #0 @ │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf8b2f7f2 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf81cf7f7 │ │ │ │ + ldclt 7, cr15, [r3, #-1012] @ 0xfffffc0c │ │ │ │ + eoreq pc, r0, #4, 8 @ 0x4000000 │ │ │ │ + svceq 0x0000f5b2 │ │ │ │ + stmdale pc!, {r0, r5, ip, lr, pc}^ @ │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - @ instruction: 0x462184f3 │ │ │ │ - @ instruction: 0xf7f2a806 │ │ │ │ - stmdbge r6, {r0, r1, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7f74628 │ │ │ │ - @ instruction: 0xf7fdf821 │ │ │ │ - @ instruction: 0xf404bd18 │ │ │ │ - @ instruction: 0xf5b20220 │ │ │ │ - eorle r0, r1, r0, lsl #30 │ │ │ │ - bcs 0x9ebfc │ │ │ │ - addhi pc, sl, r0 │ │ │ │ - movtne pc, #5060 @ 0x13c4 @ │ │ │ │ + vaddl.u8 q12, d20, d11 │ │ │ │ + @ instruction: 0xf0041341 │ │ │ │ + rsceq r0, r0, #-268435456 @ 0xf0000000 │ │ │ │ + orrshi pc, r0, r0, lsl #2 │ │ │ │ + @ instruction: 0xf0002b02 │ │ │ │ + blcs 0x14910c │ │ │ │ + @ instruction: 0x81b7f000 │ │ │ │ + andls r2, r6, #1024 @ 0x400 │ │ │ │ + cmnpmi pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ + @ instruction: 0x81baf000 │ │ │ │ + @ instruction: 0xf47d43a3 │ │ │ │ + stmdbge r6, {r0, r1, r3, r5, r8, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f24628 │ │ │ │ + @ instruction: 0xf7fdfd2d │ │ │ │ + vqdmulh.s , q10, d0[7] │ │ │ │ + vsubw.u8 , q2, d0 │ │ │ │ + stmdbge r6, {r0, r1, r9, sp} │ │ │ │ + strtmi r9, [r8], -sl, lsl #4 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - @ instruction: 0xf10002e0 │ │ │ │ - blcs 0x109090 │ │ │ │ - @ instruction: 0x81a6f000 │ │ │ │ - @ instruction: 0xf0002b03 │ │ │ │ - blcs 0xc9138 │ │ │ │ - vst1.8 {d25-d28}, [pc], r6 │ │ │ │ - vbic.i32 q10, #3840 @ 0x00000f00 │ │ │ │ - @ instruction: 0xf000030f │ │ │ │ - @ instruction: 0x43a381b8 │ │ │ │ - ldcge 4, cr15, [r0, #-500]! @ 0xfffffe0c │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldc2 7, cr15, [r2, #-968]! @ 0xfffffc38 │ │ │ │ - ldcllt 7, cr15, [r1], #1012 @ 0x3f4 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r8, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf3c4a906 │ │ │ │ - andls r2, sl, #805306368 @ 0x30000000 │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - subsne pc, sp, #74448896 @ 0x4700000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strls r9, [r7, #-774] @ 0xfffffcfa │ │ │ │ - strbne pc, [r1, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0x68ab4 │ │ │ │ - strls r9, [r9], #-1291 @ 0xfffffaf5 │ │ │ │ - stc2 7, cr15, [r6, #980] @ 0x3d4 │ │ │ │ - ldcllt 7, cr15, [r2], {253} @ 0xfd │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + andcs r9, r1, #-1342177280 @ 0xb0000000 │ │ │ │ + @ instruction: 0xf6479200 │ │ │ │ + vmvn.i32 d17, #3328 @ 0x00000d00 │ │ │ │ + vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ + movwls r3, #25603 @ 0x6403 │ │ │ │ + @ instruction: 0xf7f59408 │ │ │ │ + @ instruction: 0xf7fdfd81 │ │ │ │ + svclt 0x0000bccd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], -r4 │ │ │ │ - andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf004230f │ │ │ │ + stmib sp, {r0, r1, r2, r3, r9, sl}^ │ │ │ │ movwcs r6, #776 @ 0x308 │ │ │ │ - vst2.8 {d9-d12}, [r4], sl │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + movwls r4, #25347 @ 0x6303 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + vst2.8 {d9-d12}, [r4], r7 │ │ │ │ @ instruction: 0xf5b30320 │ │ │ │ andsle r0, r5, r0, lsl #30 │ │ │ │ svceq 0x0020f5b3 │ │ │ │ - ldclge 4, cr15, [r4], #500 @ 0x1f4 │ │ │ │ + stclge 4, cr15, [lr], #500 @ 0x1f4 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57d06db │ │ │ │ - @ instruction: 0xf014acef │ │ │ │ + @ instruction: 0xf014ace9 │ │ │ │ @ instruction: 0xf47e0301 │ │ │ │ - andcs sl, r3, #3735552 @ 0x390000 │ │ │ │ + andcs sl, r3, #52, 16 @ 0x340000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ strls r3, [r9], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf822f7fd │ │ │ │ - stclt 7, cr15, [r8], #1012 @ 0x3f4 │ │ │ │ + @ instruction: 0xf81cf7fd │ │ │ │ + stclt 7, cr15, [r2], #1012 @ 0x3f4 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xca6b10 │ │ │ │ - stclt 7, cr15, [r3], #1012 @ 0x3f4 │ │ │ │ + blx 0xb26b20 │ │ │ │ + ldclt 7, cr15, [sp], {253} @ 0xfd │ │ │ │ svceq 0x0020f5b2 │ │ │ │ - ldclge 4, cr15, [r8], {125} @ 0x7d │ │ │ │ + ldclge 4, cr15, [r2], {125} @ 0x7d │ │ │ │ subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ + smlabtpl r0, r4, r3, pc @ │ │ │ │ @ instruction: 0xf4149307 │ │ │ │ @ instruction: 0xf3c42f70 │ │ │ │ andls r2, fp, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf004930a │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - mrsls r5, (UNDEF: 56) │ │ │ │ - movwls r9, #25097 @ 0x6209 │ │ │ │ - stclge 4, cr15, [r4], {125} @ 0x7d │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + @ instruction: 0xf0043203 │ │ │ │ + tstls r6, pc, lsl #6 │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + ldcge 4, cr15, [lr], #500 @ 0x1f4 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xfe426b4c │ │ │ │ - stclt 7, cr15, [r4], {253} @ 0xfd │ │ │ │ + blx 0xfe2a6b5c │ │ │ │ + ldcllt 7, cr15, [lr], #-1012 @ 0xfffffc0c │ │ │ │ movtne pc, #5060 @ 0x13c4 @ │ │ │ │ @ instruction: 0xf10002e6 │ │ │ │ - blcs 0x108e54 │ │ │ │ - sbcshi pc, r5, r0 │ │ │ │ + blcs 0x108e64 │ │ │ │ + sbcshi pc, r6, r0 │ │ │ │ @ instruction: 0xf47d2b03 │ │ │ │ - beq 0x953e40 │ │ │ │ + beq 0x953e38 │ │ │ │ smullscs pc, r1, r5, r8 @ │ │ │ │ - streq pc, [pc], #-4 @ 0x68b7c │ │ │ │ - bcs 0x68fec │ │ │ │ + streq pc, [pc], #-4 @ 0x68b8c │ │ │ │ + bcs 0x68ffc │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ eorscs r4, ip, #112, 4 │ │ │ │ @ instruction: 0x4323b29b │ │ │ │ addsmi r9, r3, #402653184 @ 0x18000000 │ │ │ │ - svcge 0x00f0f47d │ │ │ │ - blcs 0x84844 │ │ │ │ - msrhi CPSR_fs, r0, asr #32 │ │ │ │ + svcge 0x00ebf47d │ │ │ │ + blcs 0x84854 │ │ │ │ + msrhi CPSR_fsc, r0, asr #32 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ef6bd9 │ │ │ │ - stclvs 15, cr15, [fp, #-396]! @ 0xfffffe74 │ │ │ │ + stclvs 15, cr15, [fp, #-364]! @ 0xfffffe94 │ │ │ │ andscs r6, r0, fp, lsr #11 │ │ │ │ - blx 0xffda6b7e │ │ │ │ + blx 0xffba6b8e │ │ │ │ rscvs r2, fp, r2, lsl #6 │ │ │ │ - mrrclt 7, 15, pc, r2, cr13 @ │ │ │ │ + mcrrlt 7, 15, pc, ip, cr13 @ │ │ │ │ andsle r2, fp, r0, ror #22 │ │ │ │ - blcs 0x89ec58 │ │ │ │ - blcs 0x109cd84 │ │ │ │ - blcs 0x9cdc0 │ │ │ │ - stcge 4, cr15, [r2], {125} @ 0x7d │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + blcs 0x89ec68 │ │ │ │ + blcs 0x109cd94 │ │ │ │ + blcs 0x9cdd0 │ │ │ │ + ldclge 4, cr15, [ip], #-500 @ 0xfffffe0c │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ svceq 0x0020f414 │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ + andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @ instruction: 0xf47d9308 │ │ │ │ - rsccs sl, r2, #29952 @ 0x7500 │ │ │ │ + rsccs sl, r2, #28416 @ 0x6f00 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x6a6bcc │ │ │ │ - ldclt 7, cr15, [r4], #-1012 @ 0xfffffc0c │ │ │ │ + blx 0x526bdc │ │ │ │ + stclt 7, cr15, [lr], #-1012 @ 0xfffffc0c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff94f7f1 │ │ │ │ + @ instruction: 0xff8ef7f1 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldc2 7, cr15, [r6, #-1004] @ 0xfffffc14 │ │ │ │ - stclt 7, cr15, [fp], #-1012 @ 0xfffffc0c │ │ │ │ + ldc2 7, cr15, [r0, #-1004] @ 0xfffffc14 │ │ │ │ + stclt 7, cr15, [r5], #-1012 @ 0xfffffc0c │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ @ instruction: 0xf5b3d02b │ │ │ │ @ instruction: 0xf47d6f60 │ │ │ │ - vmov.i32 q13, #52735 @ 0x0000cdff │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ - @ instruction: 0xf0043203 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r9, sl}^ │ │ │ │ - movwcs r3, #61958 @ 0xf206 │ │ │ │ + movwcs sl, #64599 @ 0xfc57 │ │ │ │ + streq pc, [pc], -r4 │ │ │ │ movwvs lr, #35277 @ 0x89cd │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d6 │ │ │ │ + movwls r3, #29443 @ 0x7303 │ │ │ │ msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ @ instruction: 0xf5b3d03c │ │ │ │ @ instruction: 0xf47d0f20 │ │ │ │ - @ instruction: 0xf8d5ac47 │ │ │ │ + @ instruction: 0xf8d5ac41 │ │ │ │ cmpeq r9, r8, asr #1 │ │ │ │ - mcrrge 5, 7, pc, r2, cr13 @ │ │ │ │ + ldcge 5, cr15, [ip], #-500 @ 0xfffffe0c │ │ │ │ @ instruction: 0xf53d07e2 │ │ │ │ - movwcs sl, #8077 @ 0x1f8d │ │ │ │ + movwcs sl, #8072 @ 0x1f88 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrmi r4, [lr], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf7fc9609 │ │ │ │ - @ instruction: 0xf7fdff75 │ │ │ │ - @ instruction: 0xf3c4bbfb │ │ │ │ - @ instruction: 0xf0044203 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ - andcs r2, pc, #402653184 @ 0x18000000 │ │ │ │ + @ instruction: 0xf7fdff6f │ │ │ │ + @ instruction: 0xf004bbf5 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ + andcs r3, pc, #1610612736 @ 0x60000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vst2.8 {d18-d21}, [pc], r8 │ │ │ │ vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ vst2.32 {d16-d19}, [pc :128], r0 │ │ │ │ vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #5 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - andcs sl, r2, #7936 @ 0x1f00 │ │ │ │ + andcs sl, r2, #6400 @ 0x1900 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x1e26c96 │ │ │ │ - bllt 0xff866c9c │ │ │ │ + blx 0x1ca6ca6 │ │ │ │ + bllt 0xff6e6cac │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff3ef7f1 │ │ │ │ + @ instruction: 0xff38f7f1 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - mrc2 7, 2, pc, cr8, cr6, {7} │ │ │ │ - bllt 0xff5e6cb0 │ │ │ │ + mrc2 7, 2, pc, cr2, cr6, {7} │ │ │ │ + bllt 0xff466cc0 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf93cf7fd │ │ │ │ - bllt 0xff466cbc │ │ │ │ + @ instruction: 0xf936f7fd │ │ │ │ + bllt 0xff2e6ccc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff2ef7f1 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r2], #-1004 @ 0xfffffc14 │ │ │ │ - bllt 0xff1e6cd0 │ │ │ │ - movwls r2, #45568 @ 0xb200 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - vsubw.u8 q9, q2, d3 │ │ │ │ - movwls r4, #41475 @ 0xa203 │ │ │ │ - stmib sp, {r0, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf0043206 │ │ │ │ - @ instruction: 0xf414020f │ │ │ │ - andls r4, r9, #112, 8 @ 0x70000000 │ │ │ │ - blge 0xffba5ef4 │ │ │ │ + @ instruction: 0xff28f7f1 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - subeq pc, r5, #74448896 @ 0x4700000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fdfc5b │ │ │ │ - @ instruction: 0xf3c4bba7 │ │ │ │ - vsubw.u8 , q2, d3 │ │ │ │ - stmib sp, {r0, r1, r9, lr}^ │ │ │ │ - @ instruction: 0xf0043206 │ │ │ │ - movwls r0, #33551 @ 0x830f │ │ │ │ - cmnpvs r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ - blge 0xff5a5f24 │ │ │ │ - stmdbge r6, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fdffe7 │ │ │ │ - @ instruction: 0xf3c4bb94 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ - andcs r2, pc, #402653184 @ 0x18000000 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - movwcs r2, #62216 @ 0xf308 │ │ │ │ - moveq pc, #192, 4 │ │ │ │ - addeq pc, r0, #192, 4 │ │ │ │ - addsmi r4, r3, #35 @ 0x23 │ │ │ │ - blge 0xfef25f58 │ │ │ │ - stmdbge r6, {r1, r9, sp} │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdfb73 │ │ │ │ - movwls fp, #47994 @ 0xbb7a │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - andcs r9, r0, #-1879048192 @ 0x90000000 │ │ │ │ - movwcs r9, #4874 @ 0x130a │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ + stc2l 7, cr15, [ip], #-1004 @ 0xfffffc14 │ │ │ │ + bllt 0xff066ce0 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r9, sl, #738197504 @ 0x2c000000 │ │ │ │ + @ instruction: 0xf0042301 │ │ │ │ + movwls r0, #25103 @ 0x620f │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ @ instruction: 0xf4144203 │ │ │ │ - stmib sp, {r4, r5, r6, sl, lr}^ │ │ │ │ - @ instruction: 0xf47d3206 │ │ │ │ - stmdbge r6, {r0, r1, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ + andls r4, r7, #112, 8 @ 0x70000000 │ │ │ │ + andeq pc, r0, #79 @ 0x4f │ │ │ │ + @ instruction: 0xf47d9208 │ │ │ │ + stmdbge r6, {r0, r2, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vmlal.s q9, d0, d1[2] │ │ │ │ + vsubl.s8 q8, d0, d21 │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - ldc2 7, cr15, [r2], {245} @ 0xf5 │ │ │ │ - bllt 0x1826d9c │ │ │ │ + mrrc2 7, 15, pc, r4, cr5 @ │ │ │ │ + bllt 0xfe8a6d1c │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + andeq pc, pc, #4 │ │ │ │ andcc lr, r7, #3358720 @ 0x334000 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ @ instruction: 0xf4149306 │ │ │ │ @ instruction: 0xf47d6370 │ │ │ │ - ldrmi sl, [sl], -sp, lsl #23 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xffa0f7f3 │ │ │ │ - bllt 0x13e6dc0 │ │ │ │ - stmdbge r6, {r0, r1, r5, r9, fp} │ │ │ │ - tsteq fp, r8, lsr #12 │ │ │ │ - tstmi r3, #-1342177271 @ 0xb0000009 │ │ │ │ - @ instruction: 0xf7f29306 │ │ │ │ - @ instruction: 0xf7fdfd57 │ │ │ │ - @ instruction: 0x43a3bb42 │ │ │ │ - blge 0x1ea5fdc │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xff426dba │ │ │ │ - bllt 0xee6de8 │ │ │ │ - subsne r6, fp, r8, ror #30 │ │ │ │ - andne lr, r0, r3, asr #20 │ │ │ │ - @ instruction: 0xff70f0ba │ │ │ │ - mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ - orrscs pc, r5, #192, 4 │ │ │ │ - andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf0c06819 │ │ │ │ - @ instruction: 0xe6c3fc5b │ │ │ │ - rsbvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - mlale pc, r3, r2, r4 @ │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47d4293 │ │ │ │ - vldr d10, [pc, #340] @ 0x68f84 │ │ │ │ - andcs r7, pc, #203776 @ 0x31c00 │ │ │ │ - adceq pc, r0, #192, 4 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - strcc pc, [r3], -r4, asr #7 │ │ │ │ - vaddw.s8 q9, q0, d15 │ │ │ │ - stmib sp, {r7, r8}^ │ │ │ │ - bleq 0x936664 │ │ │ │ - addmi r4, ip, #20 │ │ │ │ - blvc 0x2a4488 │ │ │ │ - addsmi sp, r4, #82 @ 0x52 │ │ │ │ - blge 0x1026050 │ │ │ │ - ldrdcs pc, [r8], #133 @ 0x85 │ │ │ │ - @ instruction: 0xf57d06d0 │ │ │ │ - @ instruction: 0xf013ab39 │ │ │ │ - @ instruction: 0xf47d0301 │ │ │ │ - andcs sl, r3, #2096 @ 0x830 │ │ │ │ + andcs sl, r1, #209920 @ 0x33400 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - strls r3, [r8], -r1, lsl #12 │ │ │ │ - ldc2 7, cr15, [sl], #1008 @ 0x3f0 │ │ │ │ - blt 0xffd26e74 │ │ │ │ - blvc 0xfed24500 │ │ │ │ + @ instruction: 0xffe0f7f3 │ │ │ │ + bllt 0xfe3e6d44 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - strcc pc, [r3], -r4, asr #7 │ │ │ │ - strcc lr, [r6], -sp, asr #19 │ │ │ │ + andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ + movwcs r2, #527 @ 0x20f │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ vsubw.s8 q9, q0, d15 │ │ │ │ - bleq 0x8a9d18 │ │ │ │ + vsubw.s8 q8, q8, d16 │ │ │ │ + eormi r0, r3, r0, lsl #5 │ │ │ │ + @ instruction: 0xf47d4293 │ │ │ │ + andcs sl, r2, #183296 @ 0x2cc00 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + blx 0x1ba6d72 │ │ │ │ + bllt 0x1d66d78 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + movwls r4, #45571 @ 0xb203 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + vsubw.u8 q9, q2, d7 │ │ │ │ + movwcs r2, #4611 @ 0x1203 │ │ │ │ + ldrbtmi pc, [r0], #-1044 @ 0xfffffbec @ │ │ │ │ + movwls r9, #25098 @ 0x620a │ │ │ │ + blge 0xfe7a5f98 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + eorcs pc, r9, #74448896 @ 0x4700000 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + @ instruction: 0xf7f59400 │ │ │ │ + @ instruction: 0xf7fdfc0b │ │ │ │ + vorr.i16 , #50944 @ 0xc700 │ │ │ │ + stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + movwls r3, #25347 @ 0x6303 │ │ │ │ + cmnpvs r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ + blge 0xfe225fc4 │ │ │ │ + stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ + @ instruction: 0xf7f34628 │ │ │ │ + @ instruction: 0xf7fdff99 │ │ │ │ + beq 0x957af8 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + addslt r0, fp, #-1073741818 @ 0xc0000006 │ │ │ │ + movwls r4, #25363 @ 0x6313 │ │ │ │ + ldc2l 7, cr15, [r0, #-968] @ 0xfffffc38 │ │ │ │ + bllt 0xf66de8 │ │ │ │ + @ instruction: 0xf47d43a3 │ │ │ │ + stmdbge r6, {r0, r4, r5, r6, r8, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f24628 │ │ │ │ + @ instruction: 0xf7fdfbc7 │ │ │ │ + svcvs 0x0068bb32 │ │ │ │ + b 0x112cf78 │ │ │ │ + @ instruction: 0xf0ba1000 │ │ │ │ + vrecps.f32 , , │ │ │ │ + vrsra.s64 q8, q8, #64 │ │ │ │ + vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ + ldmdavs r9, {r3, r9, ip, sp, lr} │ │ │ │ + mcrr2 0, 12, pc, r2, cr0 @ │ │ │ │ + vst1.64 {d30-d32}, [pc], r2 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + vst4.8 {d29-d32}, [pc :128] │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + blge 0x1426034 │ │ │ │ + blvc 0xff2244c0 │ │ │ │ vsubl.s8 q9, d0, d15 │ │ │ │ - andsmi r0, ip, r0, lsl #5 │ │ │ │ - stc 2, cr4, [sp, #592] @ 0x250 │ │ │ │ - andsle r7, r4, r8, lsl #22 │ │ │ │ - @ instruction: 0xf47d429c │ │ │ │ - @ instruction: 0xf8d5ab15 │ │ │ │ - cmpeq pc, r8, asr #1 │ │ │ │ - blge 0x4a64ac │ │ │ │ - @ instruction: 0xf53d07cc │ │ │ │ - movwcs sl, #7771 @ 0x1e5b │ │ │ │ + vsubl.u8 q8, d20, d16 │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + tstcs pc, r3, lsl #12 │ │ │ │ + orreq pc, r0, r0, asr #5 │ │ │ │ + strcc lr, [r6], -sp, asr #19 │ │ │ │ + andsmi r0, r4, r3, lsr #22 │ │ │ │ + stc 2, cr4, [sp, #560] @ 0x230 │ │ │ │ + subsle r7, r2, r8, lsl #22 │ │ │ │ + @ instruction: 0xf47d4294 │ │ │ │ + @ instruction: 0xf8d5ab37 │ │ │ │ + ldrbeq r2, [r0], r8, asr #1 │ │ │ │ + blge 0xd2646c │ │ │ │ + movweq pc, #4115 @ 0x1013 @ │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr13, cr13, {3} │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ - ldrmi r4, [lr], #-1576 @ 0xfffff9d8 │ │ │ │ + strcc r4, [r1], -r8, lsr #12 │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - @ instruction: 0xf7fdfc91 │ │ │ │ - stmdbge r6, {r0, r3, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdfcb3 │ │ │ │ + vldr s22, [pc, #940] @ 0x69240 │ │ │ │ + @ instruction: 0xf3c47bb2 │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + stmib sp, {r0, r1, r9, sl, ip, sp}^ │ │ │ │ + movwcs r3, #62982 @ 0xf606 │ │ │ │ + moveq pc, #192, 4 │ │ │ │ + andcs r0, pc, #33792 @ 0x8400 │ │ │ │ + addeq pc, r0, #192, 4 │ │ │ │ + addsmi r4, r4, #28 │ │ │ │ + blvc 0x2a44ec │ │ │ │ + addsmi sp, ip, #20 │ │ │ │ + blge 0x4260b4 │ │ │ │ + ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ + @ instruction: 0xf57d015f │ │ │ │ + strbeq sl, [ip, r9, lsl #22] │ │ │ │ + mrcge 5, 2, APSR_nzcv, cr5, cr13, {1} │ │ │ │ + andcs r2, r3, #67108864 @ 0x4000000 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0x9608441e │ │ │ │ + stc2 7, cr15, [sl], {252} @ 0xfc │ │ │ │ + blt 0xff126ed8 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + mrc2 7, 0, pc, cr6, cr12, {7} │ │ │ │ + blt 0xfefe6ee4 │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + mrc2 7, 0, pc, cr12, cr1, {7} │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + stmdbge r6, {r3, r9, sp} │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fdfc21 │ │ │ │ + stmdbge r6, {r0, r2, r3, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdfe1d │ │ │ │ - strtmi fp, [r1], -r4, asr #21 │ │ │ │ + @ instruction: 0xf7fdfde1 │ │ │ │ + strtmi fp, [r1], -r8, lsr #21 │ │ │ │ @ instruction: 0xf7f1a806 │ │ │ │ - @ instruction: 0xf8d5fe23 │ │ │ │ - andcs r3, r8, #136 @ 0x88 │ │ │ │ + @ instruction: 0xf8d5fe07 │ │ │ │ + andcs r3, r9, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ strtmi r0, [r8], -pc, lsl #6 │ │ │ │ - stc2 7, cr15, [r8], #-984 @ 0xfffffc28 │ │ │ │ - blt 0xfeda6ef0 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - stc2l 7, cr15, [r8, #1008]! @ 0x3f0 │ │ │ │ - blt 0xfec66efc │ │ │ │ + stc2 7, cr15, [ip], {246} @ 0xf6 │ │ │ │ + blt 0xfe6a6f2c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - mcr2 7, 0, pc, cr14, cr1, {7} @ │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - stmdbge r6, {r0, r3, r9, sp} │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ + mcr2 7, 2, pc, cr10, cr1, {7} @ │ │ │ │ + @ instruction: 0xf57d02e4 │ │ │ │ + stmdbge r6, {r0, r1, r3, r6, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfc13 │ │ │ │ - @ instruction: 0x4621ba9f │ │ │ │ + @ instruction: 0xf7fdfbcd │ │ │ │ + strtmi fp, [r1], -fp, lsl #21 │ │ │ │ + @ instruction: 0xf7f1a806 │ │ │ │ + stmdbge r6, {r0, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + rsceq r4, r7, #40, 12 @ 0x2800000 │ │ │ │ + @ instruction: 0xf7f6d403 │ │ │ │ + @ instruction: 0xf7fdfd95 │ │ │ │ + @ instruction: 0xf7f6ba80 │ │ │ │ + @ instruction: 0xf7fdfb59 │ │ │ │ + @ instruction: 0x4621ba7b │ │ │ │ + @ instruction: 0xf7f1a806 │ │ │ │ + movwcs pc, #7619 @ 0x1dc3 @ │ │ │ │ + stmdbge r6, {r9, sp} │ │ │ │ + @ instruction: 0xf7f54628 │ │ │ │ + @ instruction: 0xf7fdf8b9 │ │ │ │ + bcs 0x457948 │ │ │ │ + bcs 0x3dd090 │ │ │ │ + strcs fp, [r2], #-3852 @ 0xfffff0f4 │ │ │ │ + stmdbge r6, {r0, sl, sp} │ │ │ │ + vmax.s8 d20, d7, d24 │ │ │ │ + vrshr.s64 d21, d5, #64 │ │ │ │ + strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ + blx 0xff326f7c │ │ │ │ + blt 0x1826fa0 │ │ │ │ + andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47d4293 │ │ │ │ + movwcs sl, #10897 @ 0x2a91 │ │ │ │ + stmdbge r6, {r0, r9, sp} │ │ │ │ + @ instruction: 0xf7f44628 │ │ │ │ + @ instruction: 0xf7fdf835 │ │ │ │ + @ instruction: 0x4621ba50 │ │ │ │ @ instruction: 0xf7f1a806 │ │ │ │ - rsceq pc, r4, #1296 @ 0x510 │ │ │ │ - bge 0xff526528 │ │ │ │ + movwcs pc, #3479 @ 0xd97 @ │ │ │ │ + stmdbge r6, {r0, r9, sp} │ │ │ │ + @ instruction: 0xf7f54628 │ │ │ │ + @ instruction: 0xf7fdf88d │ │ │ │ + stmdage r6, {r0, r1, r6, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7f14621 │ │ │ │ + rsceq pc, r0, #15680 @ 0x3d40 │ │ │ │ + stmdbge r6, {r0, r2, sl, ip, lr, pc} │ │ │ │ + @ instruction: 0xf7f34628 │ │ │ │ + @ instruction: 0xf7fdfbd9 │ │ │ │ + @ instruction: 0xf8d5ba38 │ │ │ │ + andcs r3, r8, #136 @ 0x88 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xff5a6f16 │ │ │ │ - blt 0xfe526f34 │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - mcr2 7, 2, pc, cr4, cr1, {7} @ │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + blx 0xfe2a6fe4 │ │ │ │ + blt 0xba7004 │ │ │ │ + @ instruction: 0xf47d2b00 │ │ │ │ + strcs sl, [r1], #-3506 @ 0xfffff24e │ │ │ │ + @ instruction: 0x461ae7bd │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - strle r0, [r3], #-743 @ 0xfffffd19 │ │ │ │ - ldc2 7, cr15, [ip, #984] @ 0x3d8 │ │ │ │ - blt 0xfe266f4c │ │ │ │ - blx 0x18a6f36 │ │ │ │ - blt 0xfe126f54 │ │ │ │ + @ instruction: 0xf806f7f4 │ │ │ │ + blt 0x8e701c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [sl, #964] @ 0x3c4 │ │ │ │ - andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf8c0f7f5 │ │ │ │ - blt 0x1e26f6c │ │ │ │ - suble r2, r0, pc, lsl #20 │ │ │ │ - svclt 0x000c2a0d │ │ │ │ - strcs r2, [r1], #-1026 @ 0xfffffbfe │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - adcspl pc, r5, #1879048196 @ 0x70000004 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fdfad1 │ │ │ │ - vst1.16 {d27-d28}, [pc :128], r5 │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ - addsmi r0, r3, #64, 4 │ │ │ │ - bge 0xfe6a619c │ │ │ │ - andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ + ldc2l 7, cr15, [r2, #964] @ 0x3c4 │ │ │ │ + ldrle r0, [ip], #-737 @ 0xfffffd1f │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf83cf7f4 │ │ │ │ - blt 0x1666fac │ │ │ │ + mcr2 7, 0, pc, cr8, cr5, {7} @ │ │ │ │ + blt 0x5e7034 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [lr, #964] @ 0x3c4 │ │ │ │ - andcs r2, r1, #0, 6 │ │ │ │ + stc2l 7, cr15, [r6, #964] @ 0x3c4 │ │ │ │ + strle r0, [r5], #-740 @ 0xfffffd1c │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf894f7f5 │ │ │ │ - blt 0x1326fc4 │ │ │ │ - strtmi sl, [r1], -r6, lsl #16 │ │ │ │ - ldc2l 7, cr15, [ip, #964]! @ 0x3c4 │ │ │ │ - strle r0, [r5], #-736 @ 0xfffffd20 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xff8a6fb2 │ │ │ │ - blt 0x1066fdc │ │ │ │ + ldc2 7, cr15, [r2, #-984] @ 0xfffffc28 │ │ │ │ + blt 0x2e704c │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - stmdbge r6, {r3, r9, sp} │ │ │ │ + stmdbge r6, {r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf7f6030f │ │ │ │ - @ instruction: 0xf7fdfa8f │ │ │ │ - blcs 0x978cc │ │ │ │ - ldcge 4, cr15, [r8, #500]! @ 0x1f4 │ │ │ │ - ldr r2, [sp, r1, lsl #8]! │ │ │ │ - stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fdf80d │ │ │ │ - strtmi fp, [r1], -r8, lsr #20 │ │ │ │ - @ instruction: 0xf7f1a806 │ │ │ │ - rsceq pc, r1, #13888 @ 0x3640 │ │ │ │ - stmdbge r6, {r2, r3, r4, sl, ip, lr, pc} │ │ │ │ - @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fdfe0f │ │ │ │ - @ instruction: 0x4621ba1c │ │ │ │ - @ instruction: 0xf7f1a806 │ │ │ │ - rsceq pc, r4, #13120 @ 0x3340 │ │ │ │ - stmdbge r6, {r0, r2, sl, ip, lr, pc} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfd19 │ │ │ │ - @ instruction: 0xf8d5ba10 │ │ │ │ - ldrtmi r3, [r2], -r8, lsl #1 │ │ │ │ + @ instruction: 0xf7fdfa59 │ │ │ │ + @ instruction: 0xf8d5b9fd │ │ │ │ + andcs r3, r9, #136 @ 0x88 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0x18a7030 │ │ │ │ - blt 0x1a7050 │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - stmdbge r6, {r0, r3, r9, sp} │ │ │ │ - @ instruction: 0xf0034628 │ │ │ │ - @ instruction: 0xf7f6030f │ │ │ │ - @ instruction: 0xf7fdfa55 │ │ │ │ - @ instruction: 0x4621b9f9 │ │ │ │ - @ instruction: 0xf7f1a806 │ │ │ │ - movwcs pc, #3393 @ 0xd41 @ │ │ │ │ - stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fdf837 │ │ │ │ - @ instruction: 0xf5b3b9ed │ │ │ │ - @ instruction: 0xf47d0f20 │ │ │ │ - vmlsl.u8 q13, d4, d19 │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - andls r2, r8, #201326592 @ 0xc000000 │ │ │ │ - svccs 0x0070f414 │ │ │ │ - andeq pc, r0, #79 @ 0x4f │ │ │ │ - vsubw.u8 , q2, d10 │ │ │ │ - stmib sp, {r8, r9, ip, lr}^ │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - andls r1, fp, #268435460 @ 0x10000004 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - @ instruction: 0xf47d9209 │ │ │ │ - strcs sl, [r1], #-2573 @ 0xfffff5f3 │ │ │ │ + blx 0x1427058 │ │ │ │ + ldmiblt r2!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + ldc2 7, cr15, [sl, #-964]! @ 0xfffffc3c │ │ │ │ + ldrmi r2, [sl], -r0, lsl #6 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - eorcc pc, r9, #74448896 @ 0x4700000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fdfb09 │ │ │ │ - vmul.f , q10, d3[1] │ │ │ │ - rsceq r1, r1, #268435460 @ 0x10000004 │ │ │ │ - adchi pc, sl, #0, 2 │ │ │ │ - @ instruction: 0xf0002a02 │ │ │ │ - bcs 0x149bf4 │ │ │ │ - ldmibge r6!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ - subsmi r9, sl, pc, lsl #22 │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - stcge 4, cr15, [r2, #504] @ 0x1f8 │ │ │ │ - andslt r4, r1, r8, lsr #12 │ │ │ │ - ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - blt 0xe270f4 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049306 │ │ │ │ - movwls r0, #29455 @ 0x730f │ │ │ │ + @ instruction: 0xf830f7f5 │ │ │ │ + stmiblt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svceq 0x0020f5b3 │ │ │ │ + bge 0x7a6298 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + @ instruction: 0xf414920a │ │ │ │ + @ instruction: 0xf0042f70 │ │ │ │ + movwls r0, #25103 @ 0x620f │ │ │ │ + @ instruction: 0xf04f9209 │ │ │ │ + andls r0, r7, #0, 4 │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ + bge 0x2262c4 │ │ │ │ + stmdbge r6, {r0, sl, sp} │ │ │ │ + @ instruction: 0xf6474628 │ │ │ │ + vsubl.s8 , d0, d9 │ │ │ │ + strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ + blx 0x1270ba │ │ │ │ + stmiblt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf10002e1 │ │ │ │ + bcs 0x109b90 │ │ │ │ + sbchi pc, r0, #0 │ │ │ │ + @ instruction: 0xf47d2a03 │ │ │ │ + blmi 0x6d38bc │ │ │ │ + blls 0x44316c │ │ │ │ + @ instruction: 0xf04f405a │ │ │ │ + @ instruction: 0xf47e0300 │ │ │ │ + strtmi sl, [r8], -r1, lsl #27 │ │ │ │ + pop {r0, r4, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fb40f0 │ │ │ │ + vmlsl.u8 , d4, d31 │ │ │ │ + @ instruction: 0xf0042203 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + movwls r4, #25347 @ 0x6303 │ │ │ │ cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r2, r8, #0, 2 │ │ │ │ - andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ - eorle r9, pc, r9, lsl #2 │ │ │ │ - svceq 0x0080f5b2 │ │ │ │ - ldmibge r2, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - strmi r2, [sl], -r1, lsl #6 │ │ │ │ - stmdbge r6, {r3, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7f49300 │ │ │ │ - @ instruction: 0xf7fdf9b9 │ │ │ │ - svclt 0x0000b990 │ │ │ │ + b 0x571538 │ │ │ │ + tstls r9, r3, lsl #4 │ │ │ │ + @ instruction: 0xf5b2d02e │ │ │ │ + @ instruction: 0xf47d0f80 │ │ │ │ + movwcs sl, #6603 @ 0x19cb │ │ │ │ + strtmi r4, [r8], -sl, lsl #12 │ │ │ │ + movwls sl, #2310 @ 0x906 │ │ │ │ + @ instruction: 0xf9b2f7f4 │ │ │ │ + stmiblt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ smlabtcs r3, r4, r3, pc @ │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - andeq pc, pc, #4 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ rsbeq r9, r7, #8, 2 │ │ │ │ - movwls sp, #25879 @ 0x6517 │ │ │ │ - andls r2, r7, #0, 6 │ │ │ │ + movwls sp, #29975 @ 0x7517 │ │ │ │ + andls r2, r6, #0, 6 │ │ │ │ @ instruction: 0xf4149309 │ │ │ │ @ instruction: 0xf47d4370 │ │ │ │ - strcs sl, [r1], -pc, lsr #19 │ │ │ │ + strcs sl, [r1], -r9, lsr #19 │ │ │ │ stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ strls r4, [r0], -r8, lsr #12 │ │ │ │ - @ instruction: 0xf996f7f4 │ │ │ │ - stmdblt sp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf990f7f4 │ │ │ │ + stmdblt r7!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fdfae7 │ │ │ │ - movwls fp, #26982 @ 0x6966 │ │ │ │ - andls r2, r7, #67108864 @ 0x4000000 │ │ │ │ + @ instruction: 0xf7fdfae1 │ │ │ │ + movwls fp, #31072 @ 0x7960 │ │ │ │ + andls r2, r6, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ strls r3, [r9], #-1027 @ 0xfffffbfd │ │ │ │ - blx 0xff727180 │ │ │ │ - ldmdblt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xff5a7190 │ │ │ │ + ldmdblt r3, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ - @ instruction: 0xf5b33203 │ │ │ │ + @ instruction: 0xf5b35280 │ │ │ │ @ instruction: 0xf3c42f70 │ │ │ │ - stmib sp, {r7, sl, ip, lr}^ │ │ │ │ - @ instruction: 0xf47d2406 │ │ │ │ - stmdbge r6, {r0, r1, r7, r8, fp, sp, pc} │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + @ instruction: 0xf47d4206 │ │ │ │ + stmdbge r6, {r0, r2, r3, r4, r5, r6, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdf985 │ │ │ │ - @ instruction: 0xf003b944 │ │ │ │ + @ instruction: 0xf7fdf97f │ │ │ │ + @ instruction: 0xf003b93e │ │ │ │ movwls r0, #45827 @ 0xb303 │ │ │ │ - cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - movteq pc, #704 @ 0x2c0 @ │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - tstcs r0, r1 │ │ │ │ - stmib sp, {r0, r3, r9, ip, pc}^ │ │ │ │ - vaddw.u8 q8, q2, d6 │ │ │ │ - andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ - sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, sl, #28 │ │ │ │ + bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + vst2.8 {d25-d28}, [pc], sl │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf0040340 │ │ │ │ + andcs r0, r1, pc, lsl #4 │ │ │ │ + andls r2, r9, #0, 2 │ │ │ │ + smlabteq r6, sp, r9, lr │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r8, #28 │ │ │ │ @ instruction: 0xf5b4d00f │ │ │ │ @ instruction: 0xf47d0f80 │ │ │ │ - movwcs sl, #2403 @ 0x963 │ │ │ │ + movwcs sl, #2397 @ 0x95d │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ rsbsvc pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f59300 │ │ │ │ - @ instruction: 0xf7fdf91d │ │ │ │ - movwcs fp, #6429 @ 0x191d │ │ │ │ + @ instruction: 0xf7fdf917 │ │ │ │ + movwcs fp, #6423 @ 0x1917 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - subcs pc, r9, #74448896 @ 0x4700000 │ │ │ │ + eorcs pc, r9, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fdf911 │ │ │ │ - vorr.i16 d27, #193 @ 0x00c1 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ - andcs r2, pc, #402653184 @ 0x18000000 │ │ │ │ + @ instruction: 0xf7fdf90b │ │ │ │ + @ instruction: 0xf3c4b90b │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ + andcs r3, pc, #1610612736 @ 0x60000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf6402308 │ │ │ │ vsubw.s8 , q0, d15 │ │ │ │ eormi r0, r3, r0, lsr #7 │ │ │ │ andmi pc, pc, #64, 12 @ 0x4000000 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ @@ -91101,351 +91105,350 @@ │ │ │ │ mrshi pc, (UNDEF: 2) @ │ │ │ │ andvc pc, pc, #64, 12 @ 0x4000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ @ instruction: 0xf640812f │ │ │ │ vsubl.s8 q10, d0, d15 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - ldmdbge lr, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge r8, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdf8d7 │ │ │ │ - andcs fp, r0, #14548992 @ 0xde0000 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - andcs r9, r1, #8, 4 @ 0x80000000 │ │ │ │ - vsubw.u8 , q2, d10 │ │ │ │ - stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ - @ instruction: 0xf0042306 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - movwls r1, #37441 @ 0x9241 │ │ │ │ - @ instruction: 0xf414920b │ │ │ │ + @ instruction: 0xf7fdf8d1 │ │ │ │ + @ instruction: 0xf3c4b8d8 │ │ │ │ + movwcs r2, #4611 @ 0x1203 │ │ │ │ + @ instruction: 0xf004920a │ │ │ │ + movwls r0, #25103 @ 0x620f │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + movwls r1, #29249 @ 0x7241 │ │ │ │ + andls r2, fp, #0, 6 │ │ │ │ + @ instruction: 0xf4149308 │ │ │ │ @ instruction: 0xf47d4370 │ │ │ │ - stmdbge r6, {r0, r1, r8, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r2, r3, r4, r5, r6, r7, fp, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ movwls r0, #517 @ 0x205 │ │ │ │ - @ instruction: 0xf972f7f5 │ │ │ │ - ldmlt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf96cf7f5 │ │ │ │ + ldmlt r8!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ svccs 0x007ff414 │ │ │ │ @ instruction: 0xf47d9306 │ │ │ │ - blmi 0xff4136bc │ │ │ │ - blls 0x443364 │ │ │ │ + blmi 0xff1936b4 │ │ │ │ + blls 0x443374 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf47e0300 │ │ │ │ @ instruction: 0x4628ac7d │ │ │ │ pop {r0, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc40f0 │ │ │ │ - @ instruction: 0xf404be77 │ │ │ │ + @ instruction: 0xf404be71 │ │ │ │ @ instruction: 0xf0042370 │ │ │ │ @ instruction: 0xf5b3020f │ │ │ │ @ instruction: 0xf3c42f70 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf47d4206 │ │ │ │ - stmdbge r6, {r0, r1, r2, r4, r6, r7, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r4, r6, r7, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fdfe3d │ │ │ │ - @ instruction: 0x2140b898 │ │ │ │ + @ instruction: 0xf7fdfe37 │ │ │ │ + @ instruction: 0x2140b892 │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andsle r4, r6, sl, lsl #5 │ │ │ │ mlasle r4, sl, r2, r4 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ addsmi r0, sl, #16, 6 @ 0x40000000 │ │ │ │ - stmiage r4, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge lr!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r0], #-964 @ 0xfffffc3c │ │ │ │ + ldc2 7, cr15, [sl], {241} @ 0xf1 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdf8d7 │ │ │ │ - @ instruction: 0x4621b87b │ │ │ │ + @ instruction: 0xf7fdf8d1 │ │ │ │ + @ instruction: 0x4621b875 │ │ │ │ @ instruction: 0xf7f1a806 │ │ │ │ - @ instruction: 0xf8d5fc11 │ │ │ │ + @ instruction: 0xf8d5fc0b │ │ │ │ andcs r3, r8, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ strtmi r0, [r8], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf8c8f7f6 │ │ │ │ - stmdalt ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf8c2f7f6 │ │ │ │ + stmdalt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdf85f │ │ │ │ - strtmi fp, [r1], -r6, ror #16 │ │ │ │ + @ instruction: 0xf7fdf859 │ │ │ │ + strtmi fp, [r1], -r0, ror #16 │ │ │ │ @ instruction: 0xf7f1a806 │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fdf9fd │ │ │ │ - @ instruction: 0x4621b85c │ │ │ │ + @ instruction: 0xf7fdf9f7 │ │ │ │ + @ instruction: 0x4621b856 │ │ │ │ @ instruction: 0xf7f1a806 │ │ │ │ - @ instruction: 0xf8d5fbf1 │ │ │ │ + @ instruction: 0xf8d5fbeb │ │ │ │ andcs r3, r9, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ strtmi r0, [r8], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf8a8f7f6 │ │ │ │ - stmdalt ip, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf8a2f7f6 │ │ │ │ + stmdalt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xd05d4293 │ │ │ │ andvc pc, pc, #64, 12 @ 0x4000000 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r5, r6, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r2, r4, r5, r6, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdfad9 │ │ │ │ - bcs 0x18974e0 │ │ │ │ - ldmdage r2!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7fdfad3 │ │ │ │ + bcs 0x18974d8 │ │ │ │ + stmdage ip!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xff4273c2 │ │ │ │ + blx 0xff2a73d2 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - stc2 7, cr15, [r2], #-980 @ 0xfffffc2c │ │ │ │ - stmdalt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + ldc2 7, cr15, [ip], {245} @ 0xf5 │ │ │ │ + stmdalt r9!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ asreq pc, r0, #5 @ │ │ │ │ rsbsvs pc, r0, pc, asr #8 │ │ │ │ addeq pc, r0, r0, asr #5 │ │ │ │ movweq lr, #6660 @ 0x1a04 │ │ │ │ andsle r4, pc, r3, lsl #5 │ │ │ │ vst2.8 {d29-d30}, [pc :256], ip │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ addmi r0, fp, #128, 2 │ │ │ │ vst4.16 {d29-d32}, [pc :256], r6 │ │ │ │ vmla.f d22, d0, d0[4] │ │ │ │ addmi r0, fp, #128, 2 │ │ │ │ addhi pc, r6, r0 │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r6, {r0, r1, r3, r6, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r2, r6, fp, sp, pc} │ │ │ │ vrsubhn.i16 d20, q2, q12 │ │ │ │ - movwls r4, #25347 @ 0x6303 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - streq pc, [pc], #-4 @ 0x69454 │ │ │ │ - strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - stc2l 7, cr15, [r6, #976]! @ 0x3d0 │ │ │ │ - stmdalt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + movwls r3, #29443 @ 0x7303 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + streq pc, [pc], #-4 @ 0x69464 │ │ │ │ + strls r9, [r8], #-774 @ 0xfffffcfa │ │ │ │ + stc2l 7, cr15, [r0, #976]! @ 0x3d0 │ │ │ │ + svclt 0x00fcf7fc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r9, #29194 @ 0x720a │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + movwls r9, #33290 @ 0x820a │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004230f │ │ │ │ - andls r0, r6, #251658240 @ 0xf000000 │ │ │ │ - movwmi lr, #35277 @ 0x89cd │ │ │ │ - ldc2 7, cr15, [r0, #-1008] @ 0xfffffc10 │ │ │ │ - svclt 0x00f1f7fc │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x1a747e │ │ │ │ + vsubw.u8 q9, q2, d15 │ │ │ │ + andls r3, r6, #50331648 @ 0x3000000 │ │ │ │ + strls r9, [r7], #-777 @ 0xfffffcf7 │ │ │ │ + stc2 7, cr15, [sl, #-1008] @ 0xfffffc10 │ │ │ │ svclt 0x00ebf7fc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xfeca7488 │ │ │ │ + blx 0x2748c │ │ │ │ svclt 0x00e5f7fc │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + blx 0xfeb27498 │ │ │ │ + svclt 0x00dff7fc │ │ │ │ rsbvs pc, r0, pc, asr #8 │ │ │ │ adceq pc, r0, r0, asr #5 │ │ │ │ eorle r4, r7, r3, lsl #5 │ │ │ │ subsle r4, pc, fp, lsl #5 │ │ │ │ subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - vmlal.u8 q13, d4, d15 │ │ │ │ - @ instruction: 0xf0044203 │ │ │ │ - vst2.8 {d0-d3}, [r4] │ │ │ │ + @ instruction: 0xf004a809 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + vst2.8 {d4-d7}, [r4], r3 │ │ │ │ stmib sp, {r4, r5, r6, sl, lr}^ │ │ │ │ - @ instruction: 0xf5b42306 │ │ │ │ + @ instruction: 0xf5b43206 │ │ │ │ @ instruction: 0xf04f4f70 │ │ │ │ @ instruction: 0xf04f020f │ │ │ │ stmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf47c2308 │ │ │ │ - andcs sl, r1, #1012 @ 0x3f4 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff54f7fb │ │ │ │ - svclt 0x00bdf7fc │ │ │ │ + andcs sl, r1, #988 @ 0x3dc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xfe9274e4 │ │ │ │ + @ instruction: 0xff4ef7fb │ │ │ │ svclt 0x00b7f7fc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r9, #29194 @ 0x720a │ │ │ │ + blx 0xfe7a74f4 │ │ │ │ + svclt 0x00b1f7fc │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + movwls r9, #33290 @ 0x820a │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004230f │ │ │ │ - andls r0, r6, #251658240 @ 0xf000000 │ │ │ │ - movwmi lr, #35277 @ 0x89cd │ │ │ │ - stc2 7, cr15, [r4], #1008 @ 0x3f0 │ │ │ │ - svclt 0x00a5f7fc │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049306 │ │ │ │ - vst2.8 {d0-d3}, [r4] │ │ │ │ + vsubw.u8 q9, q2, d15 │ │ │ │ + andls r3, r6, #50331648 @ 0x3000000 │ │ │ │ + strls r9, [r7], #-777 @ 0xfffffcf7 │ │ │ │ + ldc2 7, cr15, [lr], {252} @ 0xfc │ │ │ │ + svclt 0x009ff7fc │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + vsubw.u8 , q2, d7 │ │ │ │ + vst2.8 {d4-d7}, [r4], r3 │ │ │ │ andcs r4, pc, r0, ror r4 @ │ │ │ │ @ instruction: 0xf5b42100 │ │ │ │ - movwls r4, #32624 @ 0x7f70 │ │ │ │ + movwls r4, #28528 @ 0x6f70 │ │ │ │ smlabteq r8, sp, r9, lr │ │ │ │ - svcge 0x00cef47c │ │ │ │ + svcge 0x00c8f47c │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff26f7fb │ │ │ │ - svclt 0x008ff7fc │ │ │ │ + @ instruction: 0xff20f7fb │ │ │ │ + svclt 0x0089f7fc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r9, #29194 @ 0x720a │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + movwls r9, #33290 @ 0x820a │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004230f │ │ │ │ - andls r0, r6, #251658240 @ 0xf000000 │ │ │ │ - movwmi lr, #35277 @ 0x89cd │ │ │ │ - stc2l 7, cr15, [sl], {252} @ 0xfc │ │ │ │ - svclt 0x007df7fc │ │ │ │ + vsubw.u8 q9, q2, d15 │ │ │ │ + andls r3, r6, #50331648 @ 0x3000000 │ │ │ │ + strls r9, [r7], #-777 @ 0xfffffcf7 │ │ │ │ + stc2l 7, cr15, [r4], {252} @ 0xfc │ │ │ │ + svclt 0x0077f7fc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r9, #29194 @ 0x720a │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + movwls r9, #33290 @ 0x820a │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004230f │ │ │ │ - andls r0, r6, #251658240 @ 0xf000000 │ │ │ │ - movwmi lr, #35277 @ 0x89cd │ │ │ │ - ldc2 7, cr15, [ip], #-1008 @ 0xfffffc10 │ │ │ │ - svclt 0x006bf7fc │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049306 │ │ │ │ - movwls r0, #29455 @ 0x730f │ │ │ │ - cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - movteq pc, #704 @ 0x2c0 @ │ │ │ │ + vsubw.u8 q9, q2, d15 │ │ │ │ + andls r3, r6, #50331648 @ 0x3000000 │ │ │ │ + strls r9, [r7], #-777 @ 0xfffffcf7 │ │ │ │ + ldc2 7, cr15, [r6], #-1008 @ 0xfffffc10 │ │ │ │ + svclt 0x0065f7fc │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r8, #35 @ 0x23 │ │ │ │ - andeq pc, r0, #79 @ 0x4f │ │ │ │ - @ instruction: 0xf0009209 │ │ │ │ - @ instruction: 0xf5b380b7 │ │ │ │ - @ instruction: 0xf47c0f80 │ │ │ │ - movwcs sl, #8077 @ 0x1f8d │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf7f39200 │ │ │ │ - @ instruction: 0xf7fcff75 │ │ │ │ - @ instruction: 0xf44fbf4c │ │ │ │ - vbic.i32 q10, #3840 @ 0x00000f00 │ │ │ │ - eormi r0, r3, pc, asr #6 │ │ │ │ - rsbsmi pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ - andeq pc, pc, #192, 4 │ │ │ │ - streq pc, [pc], #-4 @ 0x695e4 │ │ │ │ - strls r4, [r6], #-659 @ 0xfffffd6d │ │ │ │ - svcge 0x0076f47c │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf82af7f2 │ │ │ │ - svclt 0x0037f7fc │ │ │ │ - movtcs pc, #25540 @ 0x63c4 @ │ │ │ │ - andle r2, r4, r8, ror fp │ │ │ │ - @ instruction: 0xf43f2b79 │ │ │ │ - @ instruction: 0xf7fca8fe │ │ │ │ - vqrdmlsh.s , q2, d3[5] │ │ │ │ - @ instruction: 0xf0045380 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r9}^ │ │ │ │ - vsubw.u8 q9, q2, d6 │ │ │ │ - movwls r4, #33539 @ 0x8303 │ │ │ │ - @ instruction: 0xf53c05e3 │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fcfdd3 │ │ │ │ - svclt 0x0000bf1c │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + andcc lr, r7, #3358720 @ 0x334000 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + vst2.8 {d25-d28}, [pc], r6 │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + andcs r0, r0, #64, 6 │ │ │ │ + andls r4, r9, #35 @ 0x23 │ │ │ │ + adcshi pc, r6, r0 │ │ │ │ + svceq 0x0080f5b3 │ │ │ │ + svcge 0x0088f47c │ │ │ │ + stmdbge r6, {r0, r8, r9, sp} │ │ │ │ + andls r4, r0, #40, 12 @ 0x2800000 │ │ │ │ + @ instruction: 0xff70f7f3 │ │ │ │ + svclt 0x0047f7fc │ │ │ │ + cmnpmi pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + movteq pc, #62144 @ 0xf2c0 @ │ │ │ │ + vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ + vmvn.i32 q10, #3840 @ 0x00000f00 │ │ │ │ + @ instruction: 0xf004020f │ │ │ │ + addsmi r0, r3, #251658240 @ 0xf000000 │ │ │ │ + @ instruction: 0xf47c9406 │ │ │ │ + stmdbge r6, {r0, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f24628 │ │ │ │ + @ instruction: 0xf7fcf825 │ │ │ │ + @ instruction: 0xf3c4bf32 │ │ │ │ + blcs 0x1e72324 │ │ │ │ + blcs 0x1edd628 │ │ │ │ + ldmge lr!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + svclt 0x0062f7fc │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + andeq pc, pc, #4 │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ - andls r2, fp, #201326592 @ 0xc000000 │ │ │ │ + andls r5, r6, #128, 6 │ │ │ │ + strbeq r9, [r3, #775]! @ 0x307 │ │ │ │ + svcge 0x0054f53c │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + stc2l 7, cr15, [ip, #1004] @ 0x3ec │ │ │ │ + svclt 0x0015f7fc │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + movwls r2, #33283 @ 0x8203 │ │ │ │ + andls r2, sl, #67108864 @ 0x4000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - movwcs r9, #4874 @ 0x130a │ │ │ │ - movwls r9, #25097 @ 0x6209 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d6 │ │ │ │ + andls r4, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf4149307 │ │ │ │ @ instruction: 0xf47c4370 │ │ │ │ - stmdbge r6, {r0, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r2, r3, r4, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ vmvn.i32 q11, #3328 @ 0x00000d00 │ │ │ │ movwls r0, #517 @ 0x205 │ │ │ │ - @ instruction: 0xffb0f7f4 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr12, cr12, {7} │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xffacf7f4 │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr8, cr12, {7} │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + andeq pc, pc, #4 │ │ │ │ svcvs 0x0070f414 │ │ │ │ - andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - @ instruction: 0xf47c9308 │ │ │ │ - movwcs sl, #7977 @ 0x1f29 │ │ │ │ + andcc lr, r7, #3358720 @ 0x334000 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf47c9306 │ │ │ │ + movwcs sl, #7973 @ 0x1f25 │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fcfb3b │ │ │ │ - @ instruction: 0xf44fbee8 │ │ │ │ + @ instruction: 0xf7fcfb37 │ │ │ │ + @ instruction: 0xf44fbee4 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf3c40340 │ │ │ │ - andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049206 │ │ │ │ + @ instruction: 0xf0040340 │ │ │ │ andls r0, r8, #-268435456 @ 0xf0000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ @ instruction: 0xf5b2d03d │ │ │ │ @ instruction: 0xf47c7f00 │ │ │ │ - movwcs sl, #7949 @ 0x1f0d │ │ │ │ + movwcs sl, #7945 @ 0x1f09 │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fcfcb1 │ │ │ │ - vqrdmlah.s , q10, d0[3] │ │ │ │ - vaddl.u8 q9, d4, d3 │ │ │ │ - @ instruction: 0xf0044103 │ │ │ │ - @ instruction: 0xf414020f │ │ │ │ - andls r0, r8, r0, lsl #7 │ │ │ │ - andle r9, lr, r6, lsl #2 │ │ │ │ - andls r2, r7, #0, 6 │ │ │ │ + @ instruction: 0xf7fcfcad │ │ │ │ + vqrdmlah.s , q10, d0[2] │ │ │ │ + @ instruction: 0xf0042003 │ │ │ │ + vaddw.u8 q8, q2, d15 │ │ │ │ + @ instruction: 0xf4144203 │ │ │ │ + stmib sp, {r7, r8, r9}^ │ │ │ │ + andle r1, lr, r7 │ │ │ │ + andls r2, r6, #0, 6 │ │ │ │ @ instruction: 0xf4149309 │ │ │ │ @ instruction: 0xf47c4370 │ │ │ │ - @ instruction: 0x461aaef3 │ │ │ │ + ldrmi sl, [sl], -pc, ror #29 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f39300 │ │ │ │ - @ instruction: 0xf7fcfedb │ │ │ │ - andls fp, r7, #2848 @ 0xb20 │ │ │ │ + @ instruction: 0xf7fcfed7 │ │ │ │ + andls fp, r6, #2784 @ 0xae0 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ strls r3, [r9], #-1027 @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf828f7f4 │ │ │ │ - mcrlt 7, 5, pc, cr7, cr12, {7} @ │ │ │ │ + @ instruction: 0xf824f7f4 │ │ │ │ + mcrlt 7, 5, pc, cr3, cr12, {7} @ │ │ │ │ andslt r4, r1, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - mcrrlt 7, 15, pc, ip, cr12 @ │ │ │ │ + mcrrlt 7, 15, pc, r8, cr12 @ │ │ │ │ stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fcf81b │ │ │ │ - movwcs fp, #7834 @ 0x1e9a │ │ │ │ + @ instruction: 0xf7fcf817 │ │ │ │ + movwcs fp, #7830 @ 0x1e96 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r8], #-972 @ 0xfffffc34 │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr3, cr12, {7} │ │ │ │ + ldc2l 7, cr15, [r4], #-972 @ 0xfffffc34 │ │ │ │ + mcrlt 7, 4, pc, cr15, cr12, {7} @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xb08a4bba │ │ │ │ strmi r6, [r4], -r5, lsl #17 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7f10300 │ │ │ │ - stmdacs r0, {r0, r1, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ sbcshi pc, pc, r0, asr #32 │ │ │ │ @ instruction: 0xf04007aa │ │ │ │ stmiavs r3!, {r1, r5, r7, pc} │ │ │ │ @ instruction: 0xf1131d2e │ │ │ │ vmax.f32 d1, d0, d1 │ │ │ │ @ instruction: 0xf507813b │ │ │ │ @ instruction: 0xf8d45008 │ │ │ │ strtmi r7, [sl], -r0, lsl #1 │ │ │ │ andscc r6, r0, r5, ror #10 │ │ │ │ @ instruction: 0xf06f4621 │ │ │ │ - strmi pc, [r5], -r9, asr #31 │ │ │ │ + @ instruction: 0x4605ffb3 │ │ │ │ @ instruction: 0xf0402f00 │ │ │ │ @ instruction: 0xf8d480cb │ │ │ │ strtvs r0, [r5], -r8, asr #1 │ │ │ │ vaddl.u8 q11, d16, d22 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ msrhi CPSR_fxc, r0, asr #32 │ │ │ │ smlalcc pc, r1, r4, r8 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ svceq 0x0029812e │ │ │ │ @ instruction: 0xf000290f │ │ │ │ stmdbcs lr, {r0, r1, r3, r4, r5, r7, pc} │ │ │ │ strtmi sp, [r0], -r2 │ │ │ │ - stc2 7, cr15, [r2], {245} @ 0xf5 │ │ │ │ + ldc2l 7, cr15, [lr], #-980 @ 0xfffffc2c │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - ldc2 7, cr15, [r6, #-1008]! @ 0xfffffc10 │ │ │ │ + ldc2 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ cmnle r0, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - ldc2 0, cr15, [sl], {49} @ 0x31 │ │ │ │ + stc2 0, cr15, [r6], {49} @ 0x31 │ │ │ │ cmple sl, r0, lsl #16 │ │ │ │ ldrdcs pc, [r8], #132 @ 0x84 │ │ │ │ @ instruction: 0xf1400793 │ │ │ │ vst4. {d24-d27}, [pc :256]! │ │ │ │ @ instruction: 0xf6c06360 │ │ │ │ eormi r4, fp, r0, lsl #6 │ │ │ │ svcvs 0x0040f1b3 │ │ │ │ @@ -91476,49 +91479,49 @@ │ │ │ │ stmdacc r3, {r0, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ ldclvs 2, cr0, [r0, #-940]! @ 0xfffffc54 │ │ │ │ subshi pc, r1, #64, 2 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ subseq pc, r8, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf0c06819 │ │ │ │ - @ instruction: 0x6d71f95f │ │ │ │ + @ instruction: 0x6d71f949 │ │ │ │ eoreq pc, r8, r6, asr r8 @ │ │ │ │ - @ instruction: 0xf8a8f0c3 │ │ │ │ + @ instruction: 0xf892f0c3 │ │ │ │ @ instruction: 0xf8566d71 │ │ │ │ @ instruction: 0xf0c30027 │ │ │ │ - @ instruction: 0xf856f8bd │ │ │ │ + @ instruction: 0xf856f8a7 │ │ │ │ rscscs r1, pc, #39 @ 0x27 │ │ │ │ @ instruction: 0xf0bd4608 │ │ │ │ - mcrvs 15, 3, pc, cr3, cr13, {7} @ │ │ │ │ + cdpvs 15, 6, cr15, cr3, cr7, {7} │ │ │ │ stmiavs r3!, {r0, r1, r5, r7, r8, r9, ip, sp, pc}^ │ │ │ │ ldmdale r1!, {r0, r8, r9, fp, sp} │ │ │ │ cdpvs 13, 14, cr6, cr2, cr5, {5} │ │ │ │ @ instruction: 0xf0404295 │ │ │ │ mcrvs 0, 5, r8, cr0, cr11, {5} │ │ │ │ - mcr2 0, 0, pc, cr12, cr13, {5} @ │ │ │ │ + ldc2l 0, cr15, [r6, #756]! @ 0x2f4 │ │ │ │ strbtvs r2, [r3], -r0, lsl #6 │ │ │ │ stmdbvs r3!, {r1, r2, r5, sp, lr, pc} │ │ │ │ @ instruction: 0xf0402b01 │ │ │ │ vqsub.s8 d24, d23, d11 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46062395 │ │ │ │ strcc r4, [r3, #-1576] @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf0ba681f │ │ │ │ - ldmdbmi fp, {r0, r1, r2, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdbmi fp, {r0, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ svccc 0x0070ee1d │ │ │ │ @ instruction: 0xf0254632 │ │ │ │ ldrbtmi r0, [r9], #-1283 @ 0xfffffafd │ │ │ │ ldmdapl fp, {r0, r3, fp, sp, lr}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ sbcseq pc, r0, r0, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf500443b │ │ │ │ @ instruction: 0xf8d071a8 │ │ │ │ @ instruction: 0xf0ba0150 │ │ │ │ - movwcs pc, #11363 @ 0x2c63 @ │ │ │ │ + movwcs pc, #11341 @ 0x2c4d @ │ │ │ │ movwpl lr, #10692 @ 0x29c4 │ │ │ │ ldmdavs sl, {r0, r2, r3, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ orrshi pc, r0, r0, asr #32 │ │ │ │ andcs fp, r0, sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -91529,77 +91532,77 @@ │ │ │ │ strb r6, [r9, r5, lsr #1]! │ │ │ │ ldr fp, [r2, -r5, lsl #20]! │ │ │ │ sbccc pc, r0, #192, 6 │ │ │ │ subsle r2, r3, r0, lsl #20 │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - blcc 0x1e6d2f8 │ │ │ │ + blcc 0x1e6d304 │ │ │ │ ldmdale r5, {r0, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ mulseq r4, r1, r0 │ │ │ │ ldrsbteq r0, [r8], #-0 │ │ │ │ strdeq r0, [r6], -lr │ │ │ │ andseq pc, r7, #335544321 @ 0x14000001 │ │ │ │ movwvs pc, #965 @ 0x3c5 @ │ │ │ │ strtmi sl, [r0], -r3, lsl #18 │ │ │ │ movteq lr, #10819 @ 0x2a43 │ │ │ │ movwls r0, #12379 @ 0x305b │ │ │ │ - ldc2l 7, cr15, [r2], #-964 @ 0xfffffc3c │ │ │ │ + stc2l 7, cr15, [lr], #-964 @ 0xfffffc3c │ │ │ │ orrle r2, ip, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - mcr2 0, 7, pc, cr8, cr0, {1} @ │ │ │ │ + mcr2 0, 6, pc, cr6, cr0, {1} @ │ │ │ │ orrle r2, r6, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - cdp2 0, 15, cr15, cr10, cr5, {1} │ │ │ │ + cdp2 0, 13, cr15, cr10, cr5, {1} │ │ │ │ orrle r2, r0, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf982f02b │ │ │ │ + @ instruction: 0xf960f02b │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ qsub16mi sl, r9, sl │ │ │ │ @ instruction: 0xf02b4620 │ │ │ │ - stmdacs r0, {r0, r1, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0073f47f │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwvs pc, #1728 @ 0x6c0 @ │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #192, 12 @ 0xc000000 │ │ │ │ addsmi r4, r3, #43 @ 0x2b │ │ │ │ @ instruction: 0xf8d4d10e │ │ │ │ ldrbeq r3, [r9, -r8, asr #1] │ │ │ │ @ instruction: 0xf8d4d50a │ │ │ │ @ instruction: 0x079a30f8 │ │ │ │ strtmi sp, [r9], -r6, lsl #10 │ │ │ │ @ instruction: 0xf7f64620 │ │ │ │ - stmdacs r0, {r0, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0059f43f │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - ldrb pc, [r0, -r5, asr #31] @ │ │ │ │ + ldrb pc, [r0, -r1, asr #31] @ │ │ │ │ @ instruction: 0xf7f02009 │ │ │ │ - movwcs pc, #11475 @ 0x2cd3 @ │ │ │ │ + movwcs pc, #11469 @ 0x2ccd @ │ │ │ │ movwvs lr, #10692 @ 0x29c4 │ │ │ │ @ instruction: 0xf04fe780 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xffb6f7f9 │ │ │ │ + @ instruction: 0xffb2f7f9 │ │ │ │ @ instruction: 0xf04fe741 │ │ │ │ andcs r5, r1, #104, 6 @ 0xa0000001 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - ldr pc, [sl, -pc, lsr #31]! │ │ │ │ + ldr pc, [sl, -fp, lsr #31]! │ │ │ │ cmppvs r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0x46201b55 │ │ │ │ - blvs 0xff2bb2d8 │ │ │ │ - @ instruction: 0xf820f7ef │ │ │ │ + blvs 0xff2bb2e4 │ │ │ │ + @ instruction: 0xf81af7ef │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ ldr r6, [r6, -r3, lsr #11]! │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r6, sl, sl, ror r6 │ │ │ │ + addeq r6, sl, lr, ror #12 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ eormi r1, fp, r0, ror r3 │ │ │ │ svcvc 0x0088f1b3 │ │ │ │ adchi pc, r3, r0 │ │ │ │ adchi pc, fp, r0, lsl #4 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ adchi pc, r3, r0 │ │ │ │ @@ -91634,15 +91637,15 @@ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ sbcseq pc, r0, r0, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d071ea │ │ │ │ @ instruction: 0xf0ba01d4 │ │ │ │ - movwcs pc, #19283 @ 0x4b53 @ │ │ │ │ + movwcs pc, #19261 @ 0x4b3d @ │ │ │ │ ldrb r6, [r0], r3, ror #1 │ │ │ │ @ instruction: 0x73b8f005 │ │ │ │ svcvc 0x0088f1b3 │ │ │ │ stmible fp!, {r0, r2, r3, r6, ip, lr, pc} │ │ │ │ svcvc 0x00a8f1b3 │ │ │ │ @ instruction: 0xf1b3d057 │ │ │ │ @ instruction: 0xf47f7fb8 │ │ │ │ @@ -91658,15 +91661,15 @@ │ │ │ │ addhi pc, r2, r0 │ │ │ │ subeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ pkhbteq sl, r0, sp, lsl #30 │ │ │ │ svcge 0x001af57f │ │ │ │ @ instruction: 0xf0bd203f │ │ │ │ - @ instruction: 0xe6a2fcf5 │ │ │ │ + ssat pc, #3, pc, asr #25 @ │ │ │ │ mvnvc pc, #82837504 @ 0x4f00000 │ │ │ │ cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ addsmi r4, r3, #43 @ 0x2b │ │ │ │ vst4.8 {d29-d32}, [pc :256], r8 │ │ │ │ vsubl.s8 q11, d16, d16 │ │ │ │ @@ -91676,116 +91679,116 @@ │ │ │ │ svccs 0x0050f5b3 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr14, cr15, {3} │ │ │ │ @ instruction: 0xf57f0700 │ │ │ │ @ instruction: 0xf3c5aefb │ │ │ │ @ instruction: 0xf3c55340 │ │ │ │ @ instruction: 0xf00552c1 │ │ │ │ @ instruction: 0x4620011f │ │ │ │ - @ instruction: 0xf886f7fa │ │ │ │ + @ instruction: 0xf882f7fa │ │ │ │ vst1.16 {d14-d16}, [r5 :256]! │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf47f4f70 │ │ │ │ strbeq sl, [r7], #3819 @ 0xeeb │ │ │ │ mcrge 5, 7, pc, cr8, cr15, {3} @ │ │ │ │ @ instruction: 0xf1b3e673 │ │ │ │ @ instruction: 0xf47f7fa8 │ │ │ │ @ instruction: 0xf405aee3 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf47f4f70 │ │ │ │ - bcs 0x95738 │ │ │ │ + bcs 0x95744 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr10, cr15, {1} │ │ │ │ streq lr, [fp, #1637]! @ 0x665 │ │ │ │ mrcge 5, 6, APSR_nzcv, cr6, cr15, {1} │ │ │ │ @ instruction: 0xf53f0707 │ │ │ │ ldrb sl, [r1], r0, ror #28 │ │ │ │ tstpeq pc, r5, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ mcrge 4, 6, pc, cr14, cr15, {3} @ │ │ │ │ @ instruction: 0xf57f0706 │ │ │ │ @ instruction: 0xf04faecb │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - ldrb pc, [r0], -r5, asr #29 @ │ │ │ │ + ldrb pc, [r0], -r1, asr #29 @ │ │ │ │ rsbeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ mlale r7, r3, r2, r4 │ │ │ │ rsbseq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ @ instruction: 0x072aaeb7 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr4, cr15, {3} │ │ │ │ ldmibvs fp, {r0, r1, r5, r8, sl, fp, sp, lr} │ │ │ │ svcmi 0x0070f413 │ │ │ │ mcrge 4, 5, pc, cr14, cr15, {1} @ │ │ │ │ @ instruction: 0xf0bd203f │ │ │ │ - cdpvs 12, 6, cr15, cr3, cr9, {4} │ │ │ │ + mcrvs 12, 3, pc, cr3, cr3, {3} @ │ │ │ │ rscvs r2, r2, r1, lsl #4 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xe667ae37 │ │ │ │ - @ instruction: 0xff4cf23d │ │ │ │ + @ instruction: 0xff46f23d │ │ │ │ movweq pc, #61445 @ 0xf005 @ │ │ │ │ @ instruction: 0xf47f2b0f │ │ │ │ @ instruction: 0x4620ae9d │ │ │ │ - mrc2 7, 0, pc, cr4, cr0, {7} │ │ │ │ + mcr2 7, 0, pc, cr14, cr0, {7} @ │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xe622ae97 │ │ │ │ @ instruction: 0xf57f0681 │ │ │ │ @ instruction: 0xe7e6ae93 │ │ │ │ svceq 0x00e0f015 │ │ │ │ mcrge 4, 6, pc, cr2, cr15, {3} @ │ │ │ │ strcc pc, [r3, -r5, asr #7] │ │ │ │ - blx 0xfe125f4e │ │ │ │ + blx 0x1ba5f5a │ │ │ │ strmi r2, [r6], -pc, lsl #30 │ │ │ │ adchi pc, r5, r0, asr #32 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - cdp2 7, 15, cr15, cr8, cr14, {7} │ │ │ │ + cdp2 7, 15, cr15, cr2, cr14, {7} │ │ │ │ stmdaeq pc, {r0, r2, ip, sp, lr, pc} @ │ │ │ │ - blx 0x1ca5f72 │ │ │ │ + blx 0x1725f7e │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf0404607 │ │ │ │ @ instruction: 0xf8948089 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x7b520 │ │ │ │ + blcs 0x7b52c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7ee2204 │ │ │ │ - vqrdmlah.s , , d1[5] │ │ │ │ - blcs 0x27a8bc │ │ │ │ + @ instruction: 0xf3c5fedf │ │ │ │ + blcs 0x27a8c8 │ │ │ │ ldmdale r9!, {r1, r2, r3, r4, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - blmi 0x1295710 │ │ │ │ + blmi 0x129571c │ │ │ │ svccs 0x0070ee1d │ │ │ │ strbvs pc, [r0, #-580] @ 0xfffffdbc @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vtst.8 , , │ │ │ │ vrshr.s64 , q4, #64 │ │ │ │ - ldrmi r0, [pc], #-657 @ 0x69cd8 │ │ │ │ + ldrmi r0, [pc], #-657 @ 0x69ce4 │ │ │ │ smladls r1, lr, r4, r4 │ │ │ │ stcvs 6, cr9, [r9], #-0 │ │ │ │ - bleq 0x4a802c │ │ │ │ + bleq 0x4a8038 │ │ │ │ @ instruction: 0xf502440b │ │ │ │ @ instruction: 0x461a6131 │ │ │ │ - blx 0xfe625fd8 │ │ │ │ + blx 0xfe0a5fe4 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf2416c28 │ │ │ │ ldmdavs r9, {r3, r4, r6, r9} │ │ │ │ - @ instruction: 0xffb8f0bf │ │ │ │ + @ instruction: 0xffa2f0bf │ │ │ │ @ instruction: 0xf856e5c7 │ │ │ │ @ instruction: 0xf8562027 │ │ │ │ @ instruction: 0xf0c21028 │ │ │ │ - vmax.f32 d31, d7, d5 │ │ │ │ + vceq.f32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldclvs 3, cr2, [r0, #-596]! @ 0xfffffdac │ │ │ │ subseq pc, r8, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf0bf6819 │ │ │ │ - ldr pc, [r6, #4007]! @ 0xfa7 │ │ │ │ - blcs 0x13895c │ │ │ │ + ldr pc, [r6, #3985]! @ 0xf91 │ │ │ │ + blcs 0x138968 │ │ │ │ mrcge 6, 2, APSR_nzcv, cr10, cr15, {1} │ │ │ │ ldrble r0, [r9], #-1000 @ 0xfffffc18 │ │ │ │ strble r0, [r9], #-937 @ 0xfffffc57 │ │ │ │ vnmls.f64 d4, d13, d25 │ │ │ │ vrecps.f32 q9, q2, q8 │ │ │ │ vmls.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-1429 @ 0xfffffa6b │ │ │ │ @@ -91794,343 +91797,343 @@ │ │ │ │ addseq pc, r1, #192, 4 │ │ │ │ ldrmi r4, [lr], #-1055 @ 0xfffffbe1 │ │ │ │ strls r9, [r0], -r1, lsl #14 │ │ │ │ @ instruction: 0xf8d26c29 │ │ │ │ strmi r0, [fp], #-3096 @ 0xfffff3e8 │ │ │ │ tstpmi r8, r2, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0ba461a │ │ │ │ - sbfx pc, r7, #20, #32 │ │ │ │ + ldr pc, [pc, r1, asr #20]! │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q2, q8 │ │ │ │ vmls.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-1429 @ 0xfffffa6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ sbcsvc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ addseq pc, r1, #192, 4 │ │ │ │ ldrmi r4, [lr], #-1055 @ 0xfffffbe1 │ │ │ │ strls r9, [r0], -r1, lsl #14 │ │ │ │ @ instruction: 0xf8d26c29 │ │ │ │ strmi r0, [fp], #-2964 @ 0xfffff46c │ │ │ │ orrscc pc, r4, r2, lsl #12 │ │ │ │ @ instruction: 0xf0ba461a │ │ │ │ - @ instruction: 0xe7a3fa3b │ │ │ │ + str pc, [r3, r5, lsr #20]! │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - stc2 0, cr15, [r0], {189} @ 0xbd │ │ │ │ + blx 0xffb260ba │ │ │ │ vaba.s8 q15, q2, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0bd1027 │ │ │ │ - smmlsr fp, r7, fp, pc @ │ │ │ │ + ldrb pc, [fp, -r1, ror #23] @ │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf0bd4638 │ │ │ │ - str pc, [pc, r1, asr #30]! │ │ │ │ - addeq r6, sl, r8, lsl #9 │ │ │ │ - umulleq r6, sl, r0, r2 │ │ │ │ - addeq r6, sl, r2, lsl r2 │ │ │ │ - ldrdeq r6, [sl], sl │ │ │ │ + str pc, [pc, fp, lsr #30]! │ │ │ │ + addeq r6, sl, ip, ror r4 │ │ │ │ + addeq r6, sl, r4, lsl #5 │ │ │ │ + addeq r6, sl, r6, lsl #4 │ │ │ │ + addeq r6, sl, lr, asr #3 │ │ │ │ @ instruction: 0x46312210 │ │ │ │ @ instruction: 0xf0bd4630 │ │ │ │ - @ instruction: 0xe79fff33 │ │ │ │ - teqpne r4, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xe79fff1d │ │ │ │ + msrne R12_usr, pc │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcsne pc, r0, pc, asr #12 │ │ │ │ + adcne pc, r0, pc, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b02 │ │ │ │ vqsub.s8 q3, q4, q13 │ │ │ │ - svclt 0x0000fe7b │ │ │ │ - eorseq r9, r3, r8, ror #1 │ │ │ │ + svclt 0x0000fe65 │ │ │ │ + ldrsbteq r9, [r3], -r8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0xb0914bbb │ │ │ │ strmi r2, [ip], -r0, lsl #10 │ │ │ │ eorcs r4, r0, #6291456 @ 0x600000 │ │ │ │ stmdage r6, {r0, r3, r5, r9, sl, lr} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldc 2, cr15, [r2], {44} @ 0x2c │ │ │ │ + bl 0xfffa66fc │ │ │ │ strtmi r0, [r8], r3, ror #29 │ │ │ │ - blcs 0x7fb704 │ │ │ │ - blcs 0x85dec4 │ │ │ │ - blcs 0x7dde98 │ │ │ │ + blcs 0x7fb710 │ │ │ │ + blcs 0x85ded0 │ │ │ │ + blcs 0x7ddea4 │ │ │ │ andcs sp, r0, r4, asr #32 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r5, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - strbhi pc, [r3, #67] @ 0x43 @ │ │ │ │ + strhi pc, [r5, #67]! @ 0x43 │ │ │ │ tstcs r0, r1, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andvs pc, r2, #196, 6 @ 0x10000003 │ │ │ │ stmiale sl!, {r0, r1, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ strdeq r0, [r1], #1 │ │ │ │ mlseq r1, r5, r0, r0 │ │ │ │ ldrtle r0, [sp], #-1059 @ 0xfffffbdd │ │ │ │ stmibpl r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svceq 0x000ff1b9 │ │ │ │ movwge sp, #6365 @ 0x18dd │ │ │ │ @ instruction: 0xf029f853 │ │ │ │ - andeq sl, r6, sp, asr #11 │ │ │ │ - muleq r6, fp, r5 │ │ │ │ - andeq sl, r6, r5, ror #10 │ │ │ │ - andeq r9, r6, pc, asr #28 │ │ │ │ - andeq sl, r6, pc, lsl #10 │ │ │ │ ldrdeq sl, [r6], -r9 │ │ │ │ - @ instruction: 0x0006a4b3 │ │ │ │ - andeq sl, r6, sp, ror r4 │ │ │ │ - andeq sl, r6, r3, lsr #8 │ │ │ │ - andeq sl, r6, pc, ror #7 │ │ │ │ - andeq sl, r6, r7, lsr #7 │ │ │ │ - andeq sl, r6, sp, asr r6 │ │ │ │ - andeq sl, r6, r3, lsl #12 │ │ │ │ - andeq sl, r6, fp, lsr #6 │ │ │ │ - ldrdeq sl, [r6], -r3 │ │ │ │ - andeq sl, r6, sp, ror #6 │ │ │ │ + andeq sl, r6, r7, lsr #11 │ │ │ │ + andeq sl, r6, r1, ror r5 │ │ │ │ + andeq r9, r6, fp, asr lr │ │ │ │ + andeq sl, r6, fp, lsl r5 │ │ │ │ + andeq sl, r6, r5, ror #9 │ │ │ │ + @ instruction: 0x0006a4bf │ │ │ │ + andeq sl, r6, r9, lsl #9 │ │ │ │ + andeq sl, r6, pc, lsr #8 │ │ │ │ + strdeq sl, [r6], -fp │ │ │ │ + @ instruction: 0x0006a3b3 │ │ │ │ + andeq sl, r6, r9, ror #12 │ │ │ │ + andeq sl, r6, pc, lsl #12 │ │ │ │ + andeq sl, r6, r7, lsr r3 │ │ │ │ + ldrdeq sl, [r6], -pc @ │ │ │ │ + andeq sl, r6, r9, ror r3 │ │ │ │ movwvs pc, #9156 @ 0x23c4 @ │ │ │ │ ldmle r6!, {r1, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq sl, r6, r9, ror r0 │ │ │ │ - strheq sl, [r6], -fp │ │ │ │ - andeq sl, r6, r3, ror #1 │ │ │ │ - andeq sl, r6, r5, lsl r1 │ │ │ │ - andeq sl, r6, fp, lsl #3 │ │ │ │ - andeq r9, r6, pc, asr #28 │ │ │ │ - andeq sl, r6, r3, asr #3 │ │ │ │ + andeq sl, r6, r5, lsl #1 │ │ │ │ + andeq sl, r6, r7, asr #1 │ │ │ │ + andeq sl, r6, pc, ror #1 │ │ │ │ + andeq sl, r6, r1, lsr #2 │ │ │ │ + muleq r6, r7, r1 │ │ │ │ + andeq r9, r6, fp, asr lr │ │ │ │ + andeq sl, r6, pc, asr #3 │ │ │ │ movmi pc, #4, 8 @ 0x4000000 │ │ │ │ svcmi 0x0080f5b3 │ │ │ │ - ldrbthi pc, [r5], r0 @ │ │ │ │ + ldrbthi pc, [r4], r0 @ │ │ │ │ orrshi pc, r0, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - @ instruction: 0x46218736 │ │ │ │ + @ instruction: 0x46218735 │ │ │ │ @ instruction: 0xf7f0a806 │ │ │ │ - @ instruction: 0xf896fdad │ │ │ │ - blls 0x1ee270 │ │ │ │ + @ instruction: 0xf896fda9 │ │ │ │ + blls 0x1ee27c │ │ │ │ stmdbcs r0, {r1, r3, r5, r9, sl, lr} │ │ │ │ svclt 0x000c4630 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7f14419 │ │ │ │ - andcs pc, r1, r5, lsr r9 @ │ │ │ │ + andcs pc, r1, r1, lsr r9 @ │ │ │ │ @ instruction: 0xf004e788 │ │ │ │ @ instruction: 0xf5b313f0 │ │ │ │ @ instruction: 0xf0000fe0 │ │ │ │ - vqrshl.s8 q4, , q8 │ │ │ │ - @ instruction: 0xf5b3866a │ │ │ │ + vqrshl.s8 q4, q3, q8 │ │ │ │ + @ instruction: 0xf5b38669 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - vcgt.s8 q4, q0, q9 │ │ │ │ - eorcs r8, r0, #57409536 @ 0x36c0000 │ │ │ │ + vcge.s8 q4, q0, q6 │ │ │ │ + eorcs r8, r0, #57147392 @ 0x3680000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vcge.s8 d8, d1, d17 │ │ │ │ - @ instruction: 0xf5b382d8 │ │ │ │ + vcgt.s8 d8, d1, d27 │ │ │ │ + @ instruction: 0xf5b382d6 │ │ │ │ @ instruction: 0xf0021f80 │ │ │ │ - vshl.s8 d8, d25, d18 │ │ │ │ - blcs 0x8a9bc │ │ │ │ - rscshi pc, r1, #2 │ │ │ │ + vshl.s8 d8, d19, d18 │ │ │ │ + blcs 0x8a9b0 │ │ │ │ + rschi pc, fp, #2 │ │ │ │ @ instruction: 0xf47f2b10 │ │ │ │ stmdbge r6, {r1, r2, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ movwls r4, #25091 @ 0x6203 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r9], #-775 @ 0xfffffcf9 │ │ │ │ - @ instruction: 0xf8d6f7f3 │ │ │ │ + @ instruction: 0xf8d2f7f3 │ │ │ │ vaba.s8 q15, , q2 │ │ │ │ vqdmlal.s q8, d16, d0[0] │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ cmnpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf000428b │ │ │ │ vcgt.s8 q4, q0, q8 │ │ │ │ - @ instruction: 0xf5b38663 │ │ │ │ + @ instruction: 0xf5b38662 │ │ │ │ @ instruction: 0xf0014f70 │ │ │ │ - vqadd.s8 q12, , q2 │ │ │ │ + vqadd.s8 q12, , │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ svcge 0x003df47f │ │ │ │ movwpl pc, #9156 @ 0x23c4 @ │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc, -r4] │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + andcs pc, r3, r4, asr #7 │ │ │ │ + streq pc, [pc], #-4 @ 0x69ff8 │ │ │ │ @ instruction: 0xf63f2b05 │ │ │ │ ldm pc, {r4, r5, r8, r9, sl, fp, sp, pc}^ @ │ │ │ │ - @ instruction: 0x0605f013 │ │ │ │ - ldrbeq r0, [r7, #1522] @ 0x5f2 │ │ │ │ - streq r0, [r9, #1468]! @ 0x5bc │ │ │ │ - vsli.64 d16, d6, #4 │ │ │ │ - blcs 0xbec10 │ │ │ │ + @ instruction: 0x0604f013 │ │ │ │ + ldrbeq r0, [r6, #1521] @ 0x5f1 │ │ │ │ + streq r0, [r8, #1467]! @ 0x5bb │ │ │ │ + vsli.64 d16, d5, #4 │ │ │ │ + blcs 0xbec1c │ │ │ │ teqphi r9, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f2b03 │ │ │ │ @ instruction: 0xf404af20 │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ @ instruction: 0xf0012f70 │ │ │ │ - @ instruction: 0xf41481ab │ │ │ │ + @ instruction: 0xf41481a9 │ │ │ │ @ instruction: 0xf0010200 │ │ │ │ - vst4. {d8,d10,d12,d14}, [r4], r7 │ │ │ │ + vst4. {d8,d10,d12,d14}, [r4], r5 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ addle r4, r6, r0, ror pc │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r9, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x17a8034 │ │ │ │ + blx 0x16a8040 │ │ │ │ @ instruction: 0xf3c4e76d │ │ │ │ - blcs 0x1bec70 │ │ │ │ + blcs 0x1bec7c │ │ │ │ mrcge 6, 7, APSR_nzcv, cr3, cr15, {1} │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ - cmneq r4, #1207959554 @ 0x48000002 │ │ │ │ - strteq r0, [r2], #-823 @ 0xfffffcc9 │ │ │ │ - mvneq r0, #-67108862 @ 0xfc000002 │ │ │ │ + cmneq r3, #1140850690 @ 0x44000002 │ │ │ │ + strteq r0, [r1], #-822 @ 0xfffffcca │ │ │ │ + mvneq r0, #-134217726 @ 0xf8000002 │ │ │ │ adceq pc, r0, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x0080f5b2 │ │ │ │ - subhi pc, fp, r1 │ │ │ │ - strhi pc, [r8, r0, lsl #4]! │ │ │ │ + subhi pc, r9, r1 │ │ │ │ + strhi pc, [r7, r0, lsl #4]! │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ - adclt r8, r7, #112 @ 0x70 │ │ │ │ + adclt r8, r7, #110 @ 0x6e │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf5b78447 │ │ │ │ + @ instruction: 0xf5b78443 │ │ │ │ @ instruction: 0xf47f4f40 │ │ │ │ - blmi 0x795c04 │ │ │ │ - blls 0x444110 │ │ │ │ + blmi 0x795c10 │ │ │ │ + blls 0x44411c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0430300 │ │ │ │ - @ instruction: 0x4630849c │ │ │ │ + @ instruction: 0x4630847e │ │ │ │ pop {r0, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f943f0 │ │ │ │ - @ instruction: 0xf404bf59 │ │ │ │ + @ instruction: 0xf404bf55 │ │ │ │ @ instruction: 0xf5b303a0 │ │ │ │ @ instruction: 0xf0010f80 │ │ │ │ - vhadd.s8 d8, d16, d15 │ │ │ │ - blcs 0x8be20 │ │ │ │ - rsbhi pc, lr, r1 │ │ │ │ + vhadd.s8 d8, d16, d13 │ │ │ │ + blcs 0x8be28 │ │ │ │ + rsbhi pc, ip, r1 │ │ │ │ eoreq fp, r7, #805306378 @ 0x3000000a │ │ │ │ - ldrbhi pc, [r6], #-321 @ 0xfffffebf @ │ │ │ │ + ldrbhi pc, [r2], #-321 @ 0xfffffebf @ │ │ │ │ svcmi 0x0040f5b3 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr7, cr15, {3} │ │ │ │ vqshl.u64 q15, , #4 │ │ │ │ - blcs 0x1fedf4 │ │ │ │ + blcs 0x1fee00 │ │ │ │ mrcge 6, 5, APSR_nzcv, cr1, cr15, {1} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - muleq r6, pc, sl @ │ │ │ │ - @ instruction: 0x0006a9b9 │ │ │ │ - andeq sl, r6, r3, ror #18 │ │ │ │ - andeq sl, r6, r9, lsl #18 │ │ │ │ - andeq sl, r6, r5, asr #20 │ │ │ │ - andeq r9, r6, pc, asr #28 │ │ │ │ - andeq sl, r6, r3, lsl #20 │ │ │ │ + andeq sl, r6, r9, lsr #21 │ │ │ │ + andeq sl, r6, r3, asr #19 │ │ │ │ + andeq sl, r6, sp, ror #18 │ │ │ │ + andeq sl, r6, r3, lsl r9 │ │ │ │ + andeq sl, r6, pc, asr #20 │ │ │ │ + andeq r9, r6, fp, asr lr │ │ │ │ + andeq sl, r6, sp, lsl #20 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ movwmi pc, #1103 @ 0x44f @ │ │ │ │ mvneq pc, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0010fc0 │ │ │ │ - vqadd.s8 q4, q0, q14 │ │ │ │ - blcs 0x8ba88 │ │ │ │ - adchi pc, r1, r1 │ │ │ │ + vqadd.s8 q4, q0, q13 │ │ │ │ + blcs 0x8ba90 │ │ │ │ + addshi pc, pc, r1 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ mcrge 4, 4, pc, cr11, cr15, {3} @ │ │ │ │ - vmlsl.u8 q8, d20, d18 │ │ │ │ - @ instruction: 0xf0021581 │ │ │ │ - vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ - @ instruction: 0x432a4303 │ │ │ │ - movwls r4, #34352 @ 0x8630 │ │ │ │ - strpl pc, [r0], -r4, asr #7 │ │ │ │ - andls r2, sl, #67108864 @ 0x4000000 │ │ │ │ - @ instruction: 0xf6499300 │ │ │ │ - vmls.f d22, d16, d1[6] │ │ │ │ - movwcs r0, #1285 @ 0x505 │ │ │ │ + vmlsl.u8 q8, d20, d19 │ │ │ │ + @ instruction: 0xf0031581 │ │ │ │ + vorr.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ + @ instruction: 0x432b1201 │ │ │ │ + stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andcs r5, r1, #0, 12 │ │ │ │ + andls r2, r0, #0, 6 │ │ │ │ + strbvs pc, [r9, #1609]! @ 0x649 @ │ │ │ │ + streq pc, [r5, #-704] @ 0xfffffd40 │ │ │ │ rscvc pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - svclt 0x0008429e │ │ │ │ - stmdbge r6, {r1, r3, r5, r9, sl, lr} │ │ │ │ + addsmi sl, lr, #98304 @ 0x18000 │ │ │ │ + strtmi fp, [sl], -r8, lsl #30 │ │ │ │ + @ instruction: 0xf0049606 │ │ │ │ + strls r0, [r9, #-1295] @ 0xfffffaf1 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strls r9, [r7, #-1542] @ 0xfffff9fa │ │ │ │ - strne pc, [r1, #-964] @ 0xfffffc3c │ │ │ │ - streq pc, [pc], #-4 @ 0x6a184 │ │ │ │ - strls r9, [r9], #-1291 @ 0xfffffaf5 │ │ │ │ - @ instruction: 0xf96af7f4 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r8], #-1287 @ 0xfffffaf9 │ │ │ │ + @ instruction: 0xf966f7f4 │ │ │ │ vqshlu.s64 q15, , #4 │ │ │ │ - vsubw.u8 , q2, d3 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - @ instruction: 0xf0042003 │ │ │ │ + @ instruction: 0xf0045303 │ │ │ │ vabal.u8 q8, d4, d15 │ │ │ │ - blcs 0x16e5b0 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strbhi pc, [r9], -r0 @ │ │ │ │ + vaddw.u8 , q2, d3 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + blcs 0x1721bc │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strbhi pc, [r8], -r0 @ │ │ │ │ @ instruction: 0xf47f2b05 │ │ │ │ stmib sp, {r4, r6, r9, sl, fp, sp, pc}^ │ │ │ │ stmdbge r6, {r1, r2, r8} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ - andls r5, sl, #8, 8 @ 0x8000000 │ │ │ │ - @ instruction: 0xffc8f7fa │ │ │ │ - beq 0x8a3ae0 │ │ │ │ + strls r5, [sl], #-520 @ 0xfffffdf8 │ │ │ │ + @ instruction: 0xffc4f7fa │ │ │ │ + beq 0x8a3aec │ │ │ │ andsne pc, r0, #4 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strbne pc, [r2, -r4, asr #7] @ │ │ │ │ - mrseq pc, CPSR @ │ │ │ │ - stceq 0, cr15, [pc], {4} │ │ │ │ + streq pc, [pc, #-4] @ 0x6a1d8 │ │ │ │ movtpl pc, #9156 @ 0x23c4 @ │ │ │ │ - cdpcc 3, 0, cr15, cr3, cr4, {6} │ │ │ │ + strcc pc, [r3, -r4, asr #7] │ │ │ │ + stcmi 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ + cdpne 3, 4, cr15, cr2, cr4, {6} │ │ │ │ + mrseq pc, CPSR @ │ │ │ │ @ instruction: 0xf0002a10 │ │ │ │ - @ instruction: 0xf1b28635 │ │ │ │ + @ instruction: 0xf1b28634 │ │ │ │ @ instruction: 0xf47f1f10 │ │ │ │ @ instruction: 0xf8d6ae30 │ │ │ │ ldreq r2, [r0, r8, asr #1] │ │ │ │ @ instruction: 0xf414d503 │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ cmpeq r4, r8, lsr #28 │ │ │ │ ldreq sp, [r0, #1282] @ 0x502 │ │ │ │ - strhi pc, [fp, r1, asr #2] │ │ │ │ + strhi pc, [r5, r1, asr #2] │ │ │ │ andeq pc, r8, #1073741864 @ 0x40000028 │ │ │ │ svclt 0x00942a05 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ andcs sl, r0, #416 @ 0x1a0 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #8 │ │ │ │ - ands pc, r0, sp, asr #17 │ │ │ │ - stmib sp, {r1, r8, r9, sl, ip, pc}^ │ │ │ │ - andls r5, r5, #0, 24 │ │ │ │ + @ instruction: 0xf8cd9704 │ │ │ │ + stmib sp, {r3, sp, lr, pc}^ │ │ │ │ + andls ip, r5, #0, 10 │ │ │ │ @ instruction: 0xf7fa9403 │ │ │ │ - @ instruction: 0xe682fa3f │ │ │ │ + @ instruction: 0xe682fa3b │ │ │ │ svcmi 0x00a0f5b3 │ │ │ │ mcrge 4, 0, pc, cr9, cr15, {3} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [ip], {240} @ 0xf0 │ │ │ │ + ldc2 7, cr15, [r8], {240} @ 0xf0 │ │ │ │ ldmvs r1!, {r4, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ smullscs pc, r1, r6, r8 @ │ │ │ │ ldrtmi r1, [r0], -r9, lsl #20 │ │ │ │ stcls 3, cr4, [r6], {10} │ │ │ │ @ instruction: 0xf7ee6b99 │ │ │ │ - @ instruction: 0xf896fc07 │ │ │ │ + @ instruction: 0xf896fc01 │ │ │ │ @ instruction: 0x462a30d1 │ │ │ │ - blcs 0x7bb30 │ │ │ │ + blcs 0x7bb3c │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ strtmi r2, [r1], #-260 @ 0xfffffefc │ │ │ │ - @ instruction: 0xff96f7f0 │ │ │ │ + @ instruction: 0xff92f7f0 │ │ │ │ vst1.16 {d14-d16}, [r4 :64] │ │ │ │ @ instruction: 0xf5b22270 │ │ │ │ @ instruction: 0xf0012f70 │ │ │ │ - eoreq r8, r5, #81 @ 0x51 │ │ │ │ - sbchi pc, r4, r1, asr #2 │ │ │ │ + eoreq r8, r5, #79 @ 0x4f │ │ │ │ + sbchi pc, r2, r1, asr #2 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ ldreq r3, [r8], r8, asr #1 │ │ │ │ mcrge 5, 2, pc, cr13, cr15, {1} @ │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ @@ -92139,4094 +92142,4076 @@ │ │ │ │ andcs r0, r8, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf922f7f5 │ │ │ │ + @ instruction: 0xf91ef7f5 │ │ │ │ @ instruction: 0x2320e633 │ │ │ │ tstpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f421c │ │ │ │ vmla.f32 d26, d23, d24 │ │ │ │ vqdmlal.s q8, d16, d0[0] │ │ │ │ eormi r0, r3, r0, lsr #6 │ │ │ │ strmi pc, [r3, -r4, asr #7] │ │ │ │ stmdacs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - ldreq pc, [pc, #-4] @ 0x6a2f4 │ │ │ │ + ldreq pc, [pc, #-4] @ 0x6a300 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - ldrbhi pc, [lr], r1 @ │ │ │ │ + ldrbhi pc, [r8], r1 @ │ │ │ │ vmlsl.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0031281 │ │ │ │ stmdbge r6, {r2, r3, r4, r8, r9} │ │ │ │ @ instruction: 0x46304313 │ │ │ │ rsbseq pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ andshi pc, r8, sp, asr #17 │ │ │ │ strls r9, [r8, #-1799] @ 0xfffff8f9 │ │ │ │ strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x1b282f6 │ │ │ │ + blx 0x1a28302 │ │ │ │ @ instruction: 0x2320e592 │ │ │ │ teqpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ - mvnshi pc, r1 │ │ │ │ + mvnhi pc, r1 │ │ │ │ svcne 0x0000f5b2 │ │ │ │ stcge 4, cr15, [r7, #508] @ 0x1fc │ │ │ │ vmlsl.u8 q8, d20, d19 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ addne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ tstmi r3, #41943040 @ 0x2800000 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - ldreq pc, [pc], #-4 @ 0x6a364 │ │ │ │ + ldreq pc, [pc], #-4 @ 0x6a370 │ │ │ │ stmib sp, {r0, r1, r2, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7fa3408 │ │ │ │ - ldrb pc, [r1, #-2117]! @ 0xfffff7bb @ │ │ │ │ + ldrb pc, [r1, #-2113]! @ 0xfffff7bf @ │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ andsmi r4, ip, #48, 6 @ 0xc0000000 │ │ │ │ stclge 4, cr15, [fp, #-508]! @ 0xfffffe04 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ movwls r4, #29443 @ 0x7303 │ │ │ │ strls r0, [sl, #-2723] @ 0xfffff55d │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ stmdbge r6, {r0, r7, r8, sl, ip} │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ @ instruction: 0xf004031c │ │ │ │ @ instruction: 0x432b041f │ │ │ │ strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xffc2f7f9 │ │ │ │ + @ instruction: 0xffbef7f9 │ │ │ │ vst3.16 {d14,d16,d18}, [r4 :64], r4 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ stmdbeq r3!, {r1, r2, r3, r6, r8, sl, fp, sp, pc} │ │ │ │ vst1.64 {d11-d14}, [r3 :128], r2 │ │ │ │ @ instruction: 0xf3c463e0 │ │ │ │ tstmi r3, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf4020be2 │ │ │ │ subsmi r6, sl, r0, lsl #4 │ │ │ │ cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - ldrbhi pc, [r5, #2] @ │ │ │ │ + strbhi pc, [sp, #2] @ │ │ │ │ ldrtmi r9, [r0], -r8, lsl #2 │ │ │ │ movwcs sl, #2310 @ 0x906 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r7], #-521 @ 0xfffffdf7 │ │ │ │ movwls r9, #41734 @ 0xa306 │ │ │ │ - mcr2 7, 5, pc, cr2, cr11, {7} @ │ │ │ │ + mrc2 7, 4, pc, cr14, cr11, {7} │ │ │ │ stmdage r6, {r0, r2, r5, r7, r8, sl, sp, lr, pc} │ │ │ │ strls r4, [r8, #-1569] @ 0xfffff9df │ │ │ │ strls r9, [sl, #-1289] @ 0xfffffaf7 │ │ │ │ - blx 0xff7a83c0 │ │ │ │ + blx 0xff6a83cc │ │ │ │ svcne 0x0040f414 │ │ │ │ stcge 4, cr15, [r5, #-508]! @ 0xfffffe04 │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57f0659 │ │ │ │ ldmib sp, {r5, r8, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0b94006 │ │ │ │ - strmi pc, [r2], -r3, ror #24 │ │ │ │ + strmi pc, [r2], -sp, asr #24 │ │ │ │ @ instruction: 0x46214630 │ │ │ │ - @ instruction: 0xffe0f7f1 │ │ │ │ + @ instruction: 0xffdcf7f1 │ │ │ │ @ instruction: 0xf414e58b │ │ │ │ @ instruction: 0xf47f1340 │ │ │ │ stmdbeq r2!, {r1, r4, r8, sl, fp, sp, pc} │ │ │ │ vst1.64 {d11-d14}, [r2 :128], r1 │ │ │ │ vmlal.u q11, d20, d0[4] │ │ │ │ movwmi r2, #42243 @ 0xa503 │ │ │ │ @ instruction: 0xf4010be1 │ │ │ │ submi r6, sl, r0, lsl #2 │ │ │ │ cmnpcs r0, r4, lsl #8 @ p-variant is OBSOLETE │ │ │ │ svccs 0x0070f5b1 │ │ │ │ - ldrhi pc, [r5], -r1 │ │ │ │ + strhi pc, [pc], -r1 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ svclt 0x00082c0d │ │ │ │ andls r2, r9, #832 @ 0x340 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ strcc r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - eorsvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + andsvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ strls r9, [r8, #-1024] @ 0xfffffc00 │ │ │ │ @ instruction: 0xf7f4930a │ │ │ │ - ldrb pc, [lr, #-2461] @ 0xfffff663 @ │ │ │ │ + ldrb pc, [lr, #-2457] @ 0xfffff667 @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xff02844a │ │ │ │ + blx 0xfef28456 │ │ │ │ movwne pc, #1044 @ 0x414 @ │ │ │ │ stclge 4, cr15, [r1], #508 @ 0x1fc │ │ │ │ @ instruction: 0xf6499d06 │ │ │ │ vmvn.i32 q11, #65536 @ 0x00010000 │ │ │ │ @ instruction: 0xf6490405 │ │ │ │ vmlal.s q11, d16, d1[4] │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ svclt 0x00082d00 │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ strls r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ - @ instruction: 0xf982f7f4 │ │ │ │ + @ instruction: 0xf97ef7f4 │ │ │ │ adceq lr, r0, #281018368 @ 0x10c00000 │ │ │ │ stclge 5, cr15, [fp], {127} @ 0x7f │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf00143a3 │ │ │ │ - @ instruction: 0xf7f08658 │ │ │ │ - stmdbge r6, {r0, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f08652 │ │ │ │ + stmdbge r6, {r0, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - ldr pc, [r0, #-3629]! @ 0xfffff1d3 │ │ │ │ + ldr pc, [r0, #-3625]! @ 0xfffff1d7 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfe4a84a6 │ │ │ │ + blx 0xfe3a84b2 │ │ │ │ @ instruction: 0xf4149f06 │ │ │ │ @ instruction: 0xf0411300 │ │ │ │ - @ instruction: 0xf6498104 │ │ │ │ + @ instruction: 0xf6498100 │ │ │ │ vmls.f d22, d16, d1[6] │ │ │ │ @ instruction: 0xf6490505 │ │ │ │ vmlal.s , d16, d1[5] │ │ │ │ strcs r0, [r1], #-517 @ 0xfffffdfb │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ svclt 0x00082f00 │ │ │ │ strls r4, [r0], #-1578 @ 0xfffff9d6 │ │ │ │ - @ instruction: 0xf954f7f4 │ │ │ │ + @ instruction: 0xf950f7f4 │ │ │ │ adceq lr, r5, #88080384 @ 0x5400000 │ │ │ │ ldcge 5, cr15, [sp], {63} @ 0x3f │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf00143a3 │ │ │ │ - @ instruction: 0xf7f08608 │ │ │ │ - blls 0x2a92dc │ │ │ │ - blcs 0x3d094c │ │ │ │ + @ instruction: 0xf7f08602 │ │ │ │ + blls 0x2a92d8 │ │ │ │ + blcs 0x3d0958 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ - blls 0x25e94c │ │ │ │ + blls 0x25e958 │ │ │ │ svclt 0x000c2b0d │ │ │ │ movwcs r2, #4866 @ 0x1302 │ │ │ │ @ instruction: 0xf6499300 │ │ │ │ vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ vhsub.s8 d16, d7, d5 │ │ │ │ - vbic.i32 d22, #1280 @ 0x00000500 │ │ │ │ + vorr.i32 d22, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0x46300312 │ │ │ │ svclt 0x00082900 │ │ │ │ stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f42300 │ │ │ │ - strbt pc, [sl], #2345 @ 0x929 @ │ │ │ │ + strbt pc, [sl], #2341 @ 0x925 @ │ │ │ │ strne pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ ldclge 4, cr15, [r1], #-508 @ 0xfffffe04 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf00143a3 │ │ │ │ - @ instruction: 0xf7f08620 │ │ │ │ - strcs pc, [r1], #-2879 @ 0xfffff4c1 │ │ │ │ + @ instruction: 0xf7f0861a │ │ │ │ + strcs pc, [r1], #-2875 @ 0xfffff4c5 │ │ │ │ stmdbge r6, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf6474630 │ │ │ │ - vmlal.s q9, d0, d1[2] │ │ │ │ + vsubl.s8 q9, d0, d25 │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - @ instruction: 0xf90ef7f4 │ │ │ │ + @ instruction: 0xf90af7f4 │ │ │ │ vst3. {d14-d16}, [r4] │ │ │ │ @ instruction: 0x46212370 │ │ │ │ adceq sl, r7, #393216 @ 0x60000 │ │ │ │ - addshi pc, r2, r1, lsl #2 │ │ │ │ + addhi pc, lr, r1, lsl #2 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - andshi pc, r7, #1 │ │ │ │ - blx 0xa2857a │ │ │ │ - blls 0x1f35c0 │ │ │ │ + andshi pc, r3, #1 │ │ │ │ + blx 0x928586 │ │ │ │ + blls 0x1f35cc │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - subsne pc, sp, #74448896 @ 0x4700000 │ │ │ │ + eorsne pc, sp, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f49400 │ │ │ │ - ldrt pc, [r6], #2293 @ 0x8f5 @ │ │ │ │ + ldrt pc, [r6], #2289 @ 0x8f1 @ │ │ │ │ strne pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ - strthi pc, [fp], #-66 @ 0xffffffbe │ │ │ │ + strthi pc, [r3], #-66 @ 0xffffffbe │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf00143a3 │ │ │ │ - @ instruction: 0xf7f080c4 │ │ │ │ - strcs pc, [r1], #-2827 @ 0xfffff4f5 │ │ │ │ + @ instruction: 0xf7f080c0 │ │ │ │ + strcs pc, [r1], #-2823 @ 0xfffff4f9 │ │ │ │ stmdbge r6, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf6474630 │ │ │ │ - vmlal.s q8, d0, d1[1] │ │ │ │ + vsubl.s8 q8, d0, d21 │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - @ instruction: 0xf8daf7f4 │ │ │ │ + @ instruction: 0xf8d6f7f4 │ │ │ │ @ instruction: 0x2320e49b │ │ │ │ tstpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f421c │ │ │ │ @ instruction: 0xf247ac20 │ │ │ │ vqdmlal.s q8, d16, d0[0] │ │ │ │ eormi r0, r3, r0, lsr #6 │ │ │ │ strmi pc, [r3, -r4, asr #7] │ │ │ │ stmdacs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - ldreq pc, [pc, #-4] @ 0x6a624 │ │ │ │ + ldreq pc, [pc, #-4] @ 0x6a630 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - strhi pc, [fp, #-1]! │ │ │ │ + strhi pc, [r5, #-1]! │ │ │ │ vmlsl.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0031281 │ │ │ │ stmdbge r6, {r2, r3, r4, r8, r9} │ │ │ │ @ instruction: 0x46304313 │ │ │ │ sbcsvc pc, r1, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ andshi pc, r8, sp, asr #17 │ │ │ │ strls r9, [r8, #-1799] @ 0xfffff8f9 │ │ │ │ strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9d2f7f2 │ │ │ │ - bllt 0xfff2865c │ │ │ │ + @ instruction: 0xf9cef7f2 │ │ │ │ + bllt 0xfff28668 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f0950a │ │ │ │ - pldw [r4], #-2469 @ 0xfffff65b │ │ │ │ + pldw [r4], #-2465 @ 0xfffff65f │ │ │ │ @ instruction: 0xf47f1f40 │ │ │ │ stmdbge r6, {r1, r2, r3, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f24630 │ │ │ │ - @ instruction: 0xf7fff97b │ │ │ │ + @ instruction: 0xf7fff977 │ │ │ │ eorscs fp, r0, #238592 @ 0x3a400 │ │ │ │ rsbseq pc, r0, #192, 4 │ │ │ │ vaddl.u8 q10, d4, d18 │ │ │ │ - @ instruction: 0xf0044c03 │ │ │ │ - @ instruction: 0xf5b2070f │ │ │ │ - @ instruction: 0xf3c40f80 │ │ │ │ - @ instruction: 0xf0032403 │ │ │ │ - vand q4, q8, │ │ │ │ - @ instruction: 0xf1b287ec │ │ │ │ + vabdl.u8 q10, d4, d3 │ │ │ │ + @ instruction: 0xf5b22103 │ │ │ │ + @ instruction: 0xf0040f80 │ │ │ │ + @ instruction: 0xf003040f │ │ │ │ + vand d8, d16, d27 │ │ │ │ + @ instruction: 0xf1b287e9 │ │ │ │ @ instruction: 0xf0031f10 │ │ │ │ - vrhadd.s8 d8, d17, d0 │ │ │ │ - bcs 0x88b9c0 │ │ │ │ - sbchi pc, r4, r3 │ │ │ │ - strhi pc, [r5, r2, lsl #4] │ │ │ │ + vrhadd.s8 q4, , q10 │ │ │ │ + bcs 0x88b9b8 │ │ │ │ + adcshi pc, r1, r3 │ │ │ │ + ldrbhi pc, [fp, -r2, lsl #4]! @ │ │ │ │ @ instruction: 0xf0032a00 │ │ │ │ - stmdbge r6, {r1, r2, r6, r8, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ - vmlal.s , d0, d1[1] │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f2950a │ │ │ │ - @ instruction: 0xf7fffaa1 │ │ │ │ - @ instruction: 0xf414bbbb │ │ │ │ - @ instruction: 0xf0420200 │ │ │ │ - vst2.8 {d8-d11}, [r4 :64], r6 │ │ │ │ - @ instruction: 0xf5b36310 │ │ │ │ - @ instruction: 0xf0026f00 │ │ │ │ - @ instruction: 0xf5b382f5 │ │ │ │ - @ instruction: 0xf0026f10 │ │ │ │ - blcs 0x8add8 │ │ │ │ - blge 0xfeae78fc │ │ │ │ - andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf414930d │ │ │ │ - @ instruction: 0xf0046fd8 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ - @ instruction: 0xf47f320b │ │ │ │ - stmdbge r6, {r1, r2, r3, r4, r7, r8, r9, fp, sp, pc} │ │ │ │ - andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - vsubw.u8 q9, q2, d6 │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - @ instruction: 0xf91af7f5 │ │ │ │ - bllt 0xfe428734 │ │ │ │ - cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svccs 0x0070f5b3 │ │ │ │ - sbchi pc, lr, r1 │ │ │ │ - streq pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ - eorhi pc, r1, r1 │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - @ instruction: 0xf8d6d104 │ │ │ │ - ldreq r3, [sl], #-200 @ 0xffffff38 │ │ │ │ - blge 0xffc67c5c │ │ │ │ - ldrdcc pc, [r8], r6 │ │ │ │ - andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, fp, #98304 @ 0x18000 │ │ │ │ - @ instruction: 0xf0034630 │ │ │ │ - andcs r0, r0, #1006632960 @ 0x3c000000 │ │ │ │ - strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ - strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ - strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - mcr2 7, 6, pc, cr4, cr4, {7} @ │ │ │ │ - bllt 0xff5e8790 │ │ │ │ + tstls r6, sp, lsr #2 │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ + subpl pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ + strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + blx 0xfe8286ac │ │ │ │ + bllt 0xfefa86e4 │ │ │ │ andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - rsbhi pc, ip, #66 @ 0x42 │ │ │ │ + movwhi pc, #61506 @ 0xf042 @ │ │ │ │ tstpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ - eorshi pc, r1, #2 │ │ │ │ + rschi pc, lr, #2 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - rsbshi pc, ip, #2 │ │ │ │ + movshi pc, r2 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf3c4ab4e │ │ │ │ - movwls r1, #53761 @ 0xd201 │ │ │ │ + @ instruction: 0xf004abaa │ │ │ │ + movwls r0, #53775 @ 0xd20f │ │ │ │ svcvs 0x00d8f414 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - andcc lr, fp, #3358720 @ 0x334000 │ │ │ │ - blge 0x11679c8 │ │ │ │ + movwne pc, #5060 @ 0x13c4 @ │ │ │ │ + movwls r9, #49675 @ 0xc20b │ │ │ │ + blge 0xfe86791c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf7f5940a │ │ │ │ - @ instruction: 0xf7fff8c5 │ │ │ │ - @ instruction: 0xf414bb33 │ │ │ │ + @ instruction: 0xf7fff917 │ │ │ │ + @ instruction: 0xf404bb8f │ │ │ │ + @ instruction: 0xf5b32370 │ │ │ │ + @ instruction: 0xf0012f70 │ │ │ │ + @ instruction: 0xf41480cb │ │ │ │ + @ instruction: 0xf0010500 │ │ │ │ + vst4.8 {d8-d11}, [r4 :64], lr │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + tstle r4, r0, ror pc │ │ │ │ + ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ + @ instruction: 0xf53f041a │ │ │ │ + @ instruction: 0xf8d6abf0 │ │ │ │ + vaddl.u8 , d20, d8 │ │ │ │ + stmdbge r6, {r0, r1, r3, r9} │ │ │ │ + ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + strcs r2, [r1, #-512] @ 0xfffffe00 │ │ │ │ + vabal.u8 , d4, d8 │ │ │ │ + vabal.u8 q10, d4, d3 │ │ │ │ + strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ + strcs r9, [r0, #-1034] @ 0xfffffbf6 │ │ │ │ + stmib sp, {r0, sl, sp}^ │ │ │ │ + @ instruction: 0xf7f44506 │ │ │ │ + @ instruction: 0xf7fffec1 │ │ │ │ + @ instruction: 0xf414bbd6 │ │ │ │ @ instruction: 0xf0420200 │ │ │ │ - vst4.32 {d8,d10,d12,d14}, [r4 :128], r3 │ │ │ │ + vst1.16 {d8-d11}, [r4 :128], r5 │ │ │ │ @ instruction: 0xf5b36310 │ │ │ │ @ instruction: 0xf0026f00 │ │ │ │ - @ instruction: 0xf5b38168 │ │ │ │ + @ instruction: 0xf5b3822a │ │ │ │ @ instruction: 0xf0026f10 │ │ │ │ - blcs 0x8ad30 │ │ │ │ - blge 0x8e7a0c │ │ │ │ - andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + blcs 0x8b190 │ │ │ │ + blge 0x14679bc │ │ │ │ + andeq pc, pc, #4 │ │ │ │ @ instruction: 0xf414930d │ │ │ │ - @ instruction: 0xf0046fd8 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ - @ instruction: 0xf47f320b │ │ │ │ - stmdbge r6, {r1, r2, r4, r8, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf3c46fd8 │ │ │ │ + andls r1, fp, #67108864 @ 0x4000000 │ │ │ │ + @ instruction: 0xf47f930c │ │ │ │ + stmdbge r6, {r2, r6, r8, r9, fp, sp, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d6 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - @ instruction: 0xf88cf7f5 │ │ │ │ - bllt 0x228844 │ │ │ │ - cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svccs 0x0070f5b3 │ │ │ │ - strhi pc, [r6], #-2 │ │ │ │ + @ instruction: 0xf8c2f7f5 │ │ │ │ + bllt 0xda87f4 │ │ │ │ andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - rsbshi pc, sp, #66 @ 0x42 │ │ │ │ - tstpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + orrshi pc, ip, r2, asr #32 │ │ │ │ + tstpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svcvs 0x0000f5b3 │ │ │ │ + msrhi SPSR_c, r2 │ │ │ │ + svcvs 0x0010f5b3 │ │ │ │ + cmpphi r2, r2 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + @ instruction: 0xf004ab22 │ │ │ │ + movwls r0, #53775 @ 0xd20f │ │ │ │ + svcvs 0x00d8f414 │ │ │ │ + movwne pc, #5060 @ 0x13c4 @ │ │ │ │ + movwls r9, #49675 @ 0xc20b │ │ │ │ + blge 0x667a2c │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + movwcs r2, #513 @ 0x201 │ │ │ │ + movwcs lr, #27085 @ 0x69cd │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + @ instruction: 0xf7f5940a │ │ │ │ + @ instruction: 0xf7fff889 │ │ │ │ + @ instruction: 0xf404bb07 │ │ │ │ + @ instruction: 0xf5b32370 │ │ │ │ + @ instruction: 0xf0022f70 │ │ │ │ + @ instruction: 0xf41483ff │ │ │ │ + @ instruction: 0xf0420200 │ │ │ │ + vst1.16 {d24-d27}, [pc :256], r6 │ │ │ │ + vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl #7 │ │ │ │ + svcvs 0x0010f5b3 │ │ │ │ + ldrbhi pc, [fp], #2 @ │ │ │ │ + cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf0026f10 │ │ │ │ - vst3. {d24-d26}, [pc :128], r2 │ │ │ │ + @ instruction: 0xf0026f40 │ │ │ │ + @ instruction: 0xf5b38515 │ │ │ │ + @ instruction: 0xf0026f60 │ │ │ │ + vst1.8 {d24-d26}, [pc :256], r3 │ │ │ │ + vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ + andsmi r0, ip, #128, 6 │ │ │ │ + bge 0xff867a9c │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf8bcf7f0 │ │ │ │ + ldrdcc pc, [r8], r6 │ │ │ │ + stmdbge r6, {r1, r9, sp} │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + @ instruction: 0xf7f44630 │ │ │ │ + @ instruction: 0xf7ffff49 │ │ │ │ + @ instruction: 0xf404bb46 │ │ │ │ + @ instruction: 0xf5b32370 │ │ │ │ + @ instruction: 0xf0002f70 │ │ │ │ + eoreq r8, r0, #208, 14 @ 0x3400000 │ │ │ │ + ldrhi pc, [r7, r0, asr #2] │ │ │ │ + cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + @ instruction: 0xf8d6d104 │ │ │ │ + ldrbeq r3, [r9], #200 @ 0xc8 │ │ │ │ + blge 0xd67de0 │ │ │ │ + ldrdcc pc, [r8], r6 │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + andls sl, fp, #98304 @ 0x18000 │ │ │ │ + andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ + strls r2, [sl], #-1280 @ 0xfffffb00 │ │ │ │ + stmib sp, {r0, sl, sp}^ │ │ │ │ + @ instruction: 0xf7f44506 │ │ │ │ + @ instruction: 0xf7fffe05 │ │ │ │ + @ instruction: 0xf414bb1a │ │ │ │ + @ instruction: 0xf47f4100 │ │ │ │ + beq 0xfe9d53a0 │ │ │ │ + orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + ldreq pc, [ip, #-5] │ │ │ │ + rsbscs pc, r0, #4, 8 @ 0x4000000 │ │ │ │ + stcne 3, cr15, [r1], {196} @ 0xc4 │ │ │ │ + vorr.i32 d20, #52480 @ 0x0000cd00 │ │ │ │ + @ instruction: 0xf0042003 │ │ │ │ + vabdl.u8 q8, d4, d15 │ │ │ │ + @ instruction: 0xf5b25300 │ │ │ │ + @ instruction: 0xf8cd2f70 │ │ │ │ + andls ip, r7, ip, lsr #32 │ │ │ │ + movthi pc, #57346 @ 0xe002 @ │ │ │ │ + stmdbge r6, {r0, r9, sp} │ │ │ │ + ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ + eorvs pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r8], #-1801 @ 0xfffff8f7 │ │ │ │ + strls r9, [sl, #-774] @ 0xfffffcfa │ │ │ │ + ldc2l 7, cr15, [ip, #-972]! @ 0xfffffc34 │ │ │ │ + blt 0xffbe896c │ │ │ │ + movwne pc, #53824 @ 0xd240 @ │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf00143a3 │ │ │ │ + vst3.16 {d8-d10}, [r4], lr │ │ │ │ + @ instruction: 0xf5b32378 │ │ │ │ + @ instruction: 0xf0022f70 │ │ │ │ + strteq r8, [r5], #-1252 @ 0xfffffb1c │ │ │ │ + ldrthi pc, [r6], #321 @ 0x141 @ │ │ │ │ + orrne pc, r6, #4, 8 @ 0x4000000 │ │ │ │ + svcne 0x0084f5b3 │ │ │ │ + bge 0x18e7b98 │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwcc pc, #5060 @ 0x13c4 @ │ │ │ │ + movwcs lr, #27085 @ 0x69cd │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwne pc, #13252 @ 0x33c4 @ │ │ │ │ + streq pc, [pc], #-4 @ 0x6a9b8 │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + @ instruction: 0xf7f4940a │ │ │ │ + @ instruction: 0xf7fffae7 │ │ │ │ + vmull.u , d4, d1[3] │ │ │ │ + strteq r1, [r7], #-769 @ 0xfffffcff │ │ │ │ + @ instruction: 0xf53f930b │ │ │ │ + vmull.u q13, d4, d2[1] │ │ │ │ + vsubw.u8 , q2, d0 │ │ │ │ + stmib sp, {r0, r1, r9, sp}^ │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + beq 0xfe90f210 │ │ │ │ + andseq pc, ip, #2 │ │ │ │ + strne pc, [r1], #964 @ 0x3c4 │ │ │ │ + stmdbge r6, {r2, r4, r8, r9, lr} │ │ │ │ + ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ + vhsub.s8 d25, d8, d0 │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ + strls r0, [sl], #-530 @ 0xfffffdee │ │ │ │ + stc2 7, cr15, [ip, #-972]! @ 0xfffffc34 │ │ │ │ + blt 0xfe7e8a0c │ │ │ │ + tstpeq r0, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + blcs 0x7aaa8 │ │ │ │ + bge 0x867c1c │ │ │ │ + vmlsl.u8 q8, d20, d19 │ │ │ │ + @ instruction: 0xf0031581 │ │ │ │ + stmdbge r6, {r2, r3, r4, r8, r9} │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + @ instruction: 0x432b2203 │ │ │ │ + movwls r9, #37382 @ 0x9206 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movtne pc, #964 @ 0x3c4 @ │ │ │ │ + streq pc, [pc], #-4 @ 0x6aa44 │ │ │ │ + stmib sp, {r1, r3, r8, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f12407 │ │ │ │ + @ instruction: 0xf7fffef9 │ │ │ │ + @ instruction: 0xf414ba07 │ │ │ │ + @ instruction: 0xf47f4500 │ │ │ │ + vst1.8 {d26-d27}, [pc], r2 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, lsl #7 │ │ │ │ - svcvs 0x0040f5b3 │ │ │ │ - ldrhi pc, [ip, #-2] │ │ │ │ - svcvs 0x0060f5b3 │ │ │ │ - ldrthi pc, [fp], -r2 @ │ │ │ │ - cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - orreq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47f421c │ │ │ │ - @ instruction: 0x4621aade │ │ │ │ - @ instruction: 0xf7f0a806 │ │ │ │ - @ instruction: 0xf8d6f8bf │ │ │ │ - andcs r3, r2, #136 @ 0x88 │ │ │ │ - @ instruction: 0xf003a906 │ │ │ │ - ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ - @ instruction: 0xff4cf7f4 │ │ │ │ - bllt 0x11e88b0 │ │ │ │ - cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svccs 0x0070f5b3 │ │ │ │ - ldrbhi pc, [r3, r0] @ │ │ │ │ - @ instruction: 0xf1400220 │ │ │ │ - vst1.32 {d8}, [r4 :64], sl │ │ │ │ - @ instruction: 0xf5b34370 │ │ │ │ - tstle r4, r0, ror pc │ │ │ │ - ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ - @ instruction: 0xf53f04d9 │ │ │ │ - @ instruction: 0xf8d6ab32 │ │ │ │ - vaddl.u8 , d20, d8 │ │ │ │ - stmdbge r6, {r0, r1, r3, r9} │ │ │ │ - ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ - @ instruction: 0xf0032201 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - andls r4, r8, #12582912 @ 0xc00000 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs r9, [r0, #-1289] @ 0xfffffaf7 │ │ │ │ - strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ - strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - mcr2 7, 0, pc, cr8, cr4, {7} @ │ │ │ │ - bllt 0x6e8908 │ │ │ │ - tstpmi r0, r4, lsl r4 @ p-variant is OBSOLETE │ │ │ │ - bge 0xfe867b10 │ │ │ │ - vmlsl.u8 q8, d20, d21 │ │ │ │ - @ instruction: 0xf0051381 │ │ │ │ - vst3.8 {d0,d2,d4}, [r4 :64], ip │ │ │ │ - vmvn.i32 q9, #49152 @ 0x0000c000 │ │ │ │ - tstmi sp, #256 @ 0x100 │ │ │ │ - andcs pc, r3, r4, asr #7 │ │ │ │ - streq pc, [pc, -r4] │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - svccs 0x0070f5b2 │ │ │ │ - eorgt pc, ip, sp, asr #17 │ │ │ │ - @ instruction: 0xf0029007 │ │ │ │ - andcs r8, r1, #1409286145 @ 0x54000001 │ │ │ │ - andls sl, r0, #98304 @ 0x18000 │ │ │ │ - vmin.s8 d20, d8, d16 │ │ │ │ - vmlal.s q11, d0, d1[3] │ │ │ │ - vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ - strls r4, [r9, -r3, lsl #8] │ │ │ │ - movwls r9, #25608 @ 0x6408 │ │ │ │ - @ instruction: 0xf7f3950a │ │ │ │ - @ instruction: 0xf7fffd7f │ │ │ │ - vpmax.s8 , q8, q14 │ │ │ │ - vsubw.s8 , q0, d13 │ │ │ │ @ instruction: 0x43a30310 │ │ │ │ - ldrbhi pc, [r3], #-1 @ │ │ │ │ - cmnpcs r8, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svccs 0x0070f5b3 │ │ │ │ - strbthi pc, [fp], #2 @ │ │ │ │ - @ instruction: 0xf1410425 │ │ │ │ - vst3.32 {d8-d10}, [r4 :256], fp │ │ │ │ - @ instruction: 0xf5b31386 │ │ │ │ - @ instruction: 0xf47f1f84 │ │ │ │ - stmdbge r6, {r5, r6, r9, fp, sp, pc} │ │ │ │ - vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - stmib sp, {r0, r8, r9, ip, sp}^ │ │ │ │ - vsubw.u8 q9, q2, d6 │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - @ instruction: 0xf0041303 │ │ │ │ - stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - blx 0xffb28988 │ │ │ │ - blt 0x13a89b8 │ │ │ │ - movwne pc, #5060 @ 0x13c4 @ │ │ │ │ - movwls r0, #46119 @ 0xb427 │ │ │ │ - bge 0x11e7ec4 │ │ │ │ + sbcshi pc, r0, #2 │ │ │ │ + andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + beq 0xfe90f29c │ │ │ │ + strne pc, [r1, #964] @ 0x3c4 │ │ │ │ + andseq pc, ip, #2 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049208 │ │ │ │ - andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ - @ instruction: 0xf0020aa2 │ │ │ │ - vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ - tstmi r4, #-2130706432 @ 0x81000000 │ │ │ │ - andcs sl, r1, #98304 @ 0x18000 │ │ │ │ - andls r4, r0, #48, 12 @ 0x3000000 │ │ │ │ - andspl pc, r5, #72, 4 @ 0x80000004 │ │ │ │ + stmdbge r6, {r1, r3, r5, r8, r9, lr} │ │ │ │ + ldrtmi r9, [r0], -sl, lsl #4 │ │ │ │ + andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ + eorcs pc, r9, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf7f3940a │ │ │ │ - @ instruction: 0xf7fffd2f │ │ │ │ - vpmin.s8 d27, d24, d12 │ │ │ │ - vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, lsl r3 │ │ │ │ - @ instruction: 0xf47f2b00 │ │ │ │ - beq 0xfe955290 │ │ │ │ - strne pc, [r1, #964] @ 0x3c4 │ │ │ │ - tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r6, #-1409286144 @ 0xac000000 │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - @ instruction: 0xf0041340 │ │ │ │ - movwls r0, #41999 @ 0xa40f │ │ │ │ - strcs lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - mrc2 7, 7, pc, cr12, cr1, {7} │ │ │ │ - blt 0x228a44 │ │ │ │ + strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strls r9, [r7, #-774] @ 0xfffffcfa │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + streq pc, [pc], #-4 @ 0x6aaa0 │ │ │ │ + strls r9, [r9], #-1288 @ 0xfffffaf8 │ │ │ │ + ldc2l 7, cr15, [lr], {243} @ 0xf3 │ │ │ │ + blt 0x1468aa8 │ │ │ │ strmi pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ - bge 0xe7c4c │ │ │ │ + ldmibge r5, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf00243a3 │ │ │ │ - vrshr.u64 q12, , #60 │ │ │ │ + vmvn.i32 q12, #51456 @ 0x0000c900 │ │ │ │ andls r1, fp, #268435456 @ 0x10000000 │ │ │ │ vmlsl.u8 q8, d20, d18 │ │ │ │ @ instruction: 0xf0021581 │ │ │ │ vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ @ instruction: 0x432a5300 │ │ │ │ andls sl, sl, #98304 @ 0x18000 │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ @ instruction: 0xf6479200 │ │ │ │ - vmlal.s q9, d0, d1[2] │ │ │ │ + vsubl.s8 q8, d0, d21 │ │ │ │ vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ movwls r2, #25859 @ 0x6503 │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ @ instruction: 0xf0044503 │ │ │ │ strls r0, [r8, #-1039] @ 0xfffffbf1 │ │ │ │ @ instruction: 0xf7f39409 │ │ │ │ - @ instruction: 0xf7fffce1 │ │ │ │ - @ instruction: 0xf414ba4e │ │ │ │ - @ instruction: 0xf47f4500 │ │ │ │ - vst2. {d26,d28}, [pc :64], r4 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0x43a30310 │ │ │ │ - addhi pc, r0, #2 │ │ │ │ - andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - beq 0xfe90f2ec │ │ │ │ - strne pc, [r1, #964] @ 0x3c4 │ │ │ │ - andseq pc, ip, #2 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - stmdbge r6, {r1, r3, r5, r8, r9, lr} │ │ │ │ - ldrtmi r9, [r0], -sl, lsl #4 │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - subeq pc, r5, #74448896 @ 0x4700000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strls r9, [r7, #-774] @ 0xfffffcfa │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - streq pc, [pc], #-4 @ 0x6aaf0 │ │ │ │ - strls r9, [r9], #-1288 @ 0xfffffaf8 │ │ │ │ - ldc2 7, cr15, [r4], #972 @ 0x3cc │ │ │ │ - blt 0x8e8af8 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049306 │ │ │ │ - strls r0, [sl, #-783] @ 0xfffffcf1 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwcs lr, #31181 @ 0x79cd │ │ │ │ - @ instruction: 0xf7f29409 │ │ │ │ - @ instruction: 0xf7ffff7b │ │ │ │ - stmib sp, {r0, r3, r4, r7, r8, fp, ip, sp, pc}^ │ │ │ │ - ldrtmi r4, [r0], -r6, lsl #2 │ │ │ │ - strcs lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - vmla.i8 d26, d7, d6 │ │ │ │ - vbic.i32 d22, #1280 @ 0x00000500 │ │ │ │ - vcge.s8 d16, d9, d2 │ │ │ │ - vmlal.s , d0, d1[0] │ │ │ │ - smladls r8, r2, r2, r0 │ │ │ │ - ldc2 7, cr15, [r4, #-964] @ 0xfffffc3c │ │ │ │ - stmiblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - smlabtmi r6, sp, r9, lr │ │ │ │ - stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ - stmdbge r6, {r0, r3, r8, sl, sp} │ │ │ │ - teqpvs r5, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ + @ instruction: 0xf7fffcb1 │ │ │ │ + stmdbge r6, {r1, r5, r9, fp, ip, sp, pc} │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + vsubw.u8 q9, q2, d3 │ │ │ │ + movwls r4, #25091 @ 0x6203 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + vabal.u8 , d4, d10 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + strls r2, [r9], #-775 @ 0xfffffcf9 │ │ │ │ + @ instruction: 0xff78f7f2 │ │ │ │ + ldmiblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + smlabteq r6, sp, r9, lr │ │ │ │ + tstpvs r5, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - rscseq pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf7f19708 │ │ │ │ - @ instruction: 0xf7fffd01 │ │ │ │ - @ instruction: 0xf896b973 │ │ │ │ - ldrdlt r3, [r3, -r1]! │ │ │ │ - ldrdcc pc, [ip], #134 @ 0x86 │ │ │ │ - @ instruction: 0xf57f07d8 │ │ │ │ - stmib sp, {r1, r3, r5, r6, r8, fp, sp, pc}^ │ │ │ │ - ldrtmi r4, [r0], -r6, lsl #2 │ │ │ │ strcs lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf649a906 │ │ │ │ - vorr.i32 d23, #1280 @ 0x00000500 │ │ │ │ - @ instruction: 0xf6490305 │ │ │ │ - vmlal.s , d16, d1[4] │ │ │ │ - strls r0, [r8, -r5, lsl #4] │ │ │ │ - stc2l 7, cr15, [r6], #964 @ 0x3c4 │ │ │ │ - ldmdblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + eorne pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + @ instruction: 0xf7f19408 │ │ │ │ + @ instruction: 0xf7fffd11 │ │ │ │ + stmib sp, {r0, r1, r2, r7, r8, fp, ip, sp, pc}^ │ │ │ │ + vrhadd.s8 d16, d7, d6 │ │ │ │ + vorr.i32 d22, #1280 @ 0x00000500 │ │ │ │ + stmib sp, {r1, r4, r8, r9}^ │ │ │ │ + stmdbge r6, {r0, r3, r8, sl, sp} │ │ │ │ + vmin.s8 d20, d9, d16 │ │ │ │ + vrshr.s64 q8, , #64 │ │ │ │ + strls r0, [r8], #-530 @ 0xfffffdee │ │ │ │ + ldc2l 7, cr15, [lr], #964 @ 0x3c4 │ │ │ │ + ldmdblt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ @ instruction: 0xf8d6b123 │ │ │ │ - ldrbeq r3, [fp, ip, asr #1] │ │ │ │ - stmdbge pc, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ @ │ │ │ │ - smlabtmi r6, sp, r9, lr │ │ │ │ - stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ - stmdbge r6, {r0, r3, r8, sl, sp} │ │ │ │ + ldrbeq r3, [pc, ip, asr #1] │ │ │ │ + stmdbge fp!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + smlabteq r6, sp, r9, lr │ │ │ │ tstpvc r5, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - adcspl pc, r1, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7f19708 │ │ │ │ - @ instruction: 0xf7fffccb │ │ │ │ - stmib sp, {r0, r2, r3, r4, r5, r8, fp, ip, sp, pc}^ │ │ │ │ - ldrtmi r4, [r0], -r6, lsl #2 │ │ │ │ strcs lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - vmla.i8 d26, d7, d6 │ │ │ │ - vbic.i32 d22, #1280 @ 0x00000500 │ │ │ │ - vcge.s8 d16, d9, d2 │ │ │ │ - vrshr.s64 d17, d1, #64 │ │ │ │ - smladls r8, r2, r2, r0 │ │ │ │ - ldc2 7, cr15, [r8], #964 @ 0x3c4 │ │ │ │ - stmdblt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - smlabtmi r6, sp, r9, lr │ │ │ │ - stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + rscpl pc, r1, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf7f19408 │ │ │ │ + @ instruction: 0xf7fffce3 │ │ │ │ + @ instruction: 0xf896b959 │ │ │ │ + ldrdlt r3, [r3, -r1]! │ │ │ │ + ldrdcc pc, [ip], #134 @ 0x86 │ │ │ │ + @ instruction: 0xf57f07db │ │ │ │ + stmib sp, {r4, r6, r8, fp, sp, pc}^ │ │ │ │ + @ instruction: 0xf6490106 │ │ │ │ + vorr.i32 d23, #1280 @ 0x00000500 │ │ │ │ + stmib sp, {r0, r2, r8, r9}^ │ │ │ │ stmdbge r6, {r0, r3, r8, sl, sp} │ │ │ │ - teqpvs r5, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ + @ instruction: 0xf6494630 │ │ │ │ + vrshr.s64 d21, d17, #64 │ │ │ │ + strls r0, [r8], #-517 @ 0xfffffdfb │ │ │ │ + stc2l 7, cr15, [r8], {241} @ 0xf1 │ │ │ │ + ldmdblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + smlabteq r6, sp, r9, lr │ │ │ │ + tstpvs r5, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andsne pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + strcs lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + rsbsne pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf7f19708 │ │ │ │ - @ instruction: 0xf7fffca5 │ │ │ │ - adccs fp, r0, #376832 @ 0x5c000 │ │ │ │ - sbceq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - vmax.s8 d8, d0, d14 │ │ │ │ - rscscs r8, r0, #-2147483636 @ 0x8000000c │ │ │ │ - adcseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - vmax.s8 d8, d0, d27 │ │ │ │ - rscscs r8, r0, #1191182336 @ 0x47000000 │ │ │ │ - addseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - @ instruction: 0xf5b38598 │ │ │ │ - @ instruction: 0xf0010f20 │ │ │ │ - @ instruction: 0xf5b3857f │ │ │ │ - @ instruction: 0xf47f0f00 │ │ │ │ - movwcs sl, #2296 @ 0x8f8 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - stmib sp, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ - ldrtmi r3, [r0], -r6, lsl #4 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049208 │ │ │ │ - andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ - vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ - strls r3, [sl], #-1027 @ 0xfffffbfd │ │ │ │ - blx 0xe28c54 │ │ │ │ - ldmdblt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - subeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ - addeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - vqsub.s8 d24, d15, d4 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + @ instruction: 0xf7f19408 │ │ │ │ + @ instruction: 0xf7fffcb5 │ │ │ │ + stmib sp, {r0, r1, r3, r5, r8, fp, ip, sp, pc}^ │ │ │ │ + vrhadd.s8 d16, d7, d6 │ │ │ │ + vorr.i32 d22, #1280 @ 0x00000500 │ │ │ │ + stmib sp, {r1, r4, r8, r9}^ │ │ │ │ + stmdbge r6, {r0, r3, r8, sl, sp} │ │ │ │ + vmin.s8 d20, d9, d16 │ │ │ │ + vrshr.s64 q8, , #64 │ │ │ │ + strls r0, [r8], #-530 @ 0xfffffdee │ │ │ │ + stc2 7, cr15, [r2], #964 @ 0x3c4 │ │ │ │ + ldmdblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + vsubl.s8 q9, d16, d16 │ │ │ │ + addsmi r0, r3, #192, 4 │ │ │ │ + strhi pc, [r9], -r1 │ │ │ │ + teqphi r2, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + vrshr.s64 q9, q8, #64 │ │ │ │ + addsmi r0, r3, #176, 4 │ │ │ │ + strthi pc, [r6], -r1 │ │ │ │ + strbhi pc, [r6], #-512 @ 0xfffffe00 @ │ │ │ │ + vrshr.s64 q9, q8, #64 │ │ │ │ + addsmi r0, r3, #144, 4 │ │ │ │ + ldrhi pc, [r3, #1] │ │ │ │ + svceq 0x0020f5b3 │ │ │ │ + ldrbhi pc, [sl, #-1]! @ │ │ │ │ + svceq 0x0000f5b3 │ │ │ │ + ldmge r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + vsubw.u8 q9, q2, d0 │ │ │ │ + stmdbge r6, {r0, r1, r9, sp} │ │ │ │ + andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + ldrmi r9, [sl], -r9, lsl #4 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf7f3940a │ │ │ │ + @ instruction: 0xf7fffa33 │ │ │ │ + vmul.i8 , , q5 │ │ │ │ + vmlal.s q8, d0, d0[0] │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - ldmge r5, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, ror r3 │ │ │ │ - svcne 0x0000f5b3 │ │ │ │ - msrhi CPSR_fxc, #2 │ │ │ │ - ldrthi pc, [sl], #512 @ 0x200 @ │ │ │ │ - svcne 0x0080f5b3 │ │ │ │ - strhi pc, [lr, #-2]! │ │ │ │ - bichi pc, sl, #268435456 @ 0x10000000 │ │ │ │ - @ instruction: 0xf0022b20 │ │ │ │ - vcgt.s8 d8, d2, d13 │ │ │ │ - blcs 0x8b708 │ │ │ │ - bichi pc, r7, #2 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubw.u8 , q2, d6 │ │ │ │ - movwls r4, #29443 @ 0x7303 │ │ │ │ - stmdbge r6, {r0, r8, r9, sp} │ │ │ │ - @ instruction: 0x461a4630 │ │ │ │ - streq pc, [pc], #-4 @ 0x6acf0 │ │ │ │ - strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ - @ instruction: 0xf7f2950a │ │ │ │ - @ instruction: 0xf7fff807 │ │ │ │ - strtmi fp, [r1], -fp, lsr #17 │ │ │ │ - stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ - stmib sp, {r0, r1, r2, r8, sl, ip, lr}^ │ │ │ │ - @ instruction: 0xf7ef5509 │ │ │ │ - stmdbge r6, {r0, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7f04630 │ │ │ │ - stmdacs r0, {r0, r1, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldmdbge r1, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf57f07e2 │ │ │ │ - @ instruction: 0xf3c4a898 │ │ │ │ - strteq r5, [r3], #195 @ 0xc3 │ │ │ │ - rschi pc, r7, r1, lsl #2 │ │ │ │ - ldmdavs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ - movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ - vqdmulh.s d18, d2, d2 │ │ │ │ - stmdacs r0, {r0, r2, pc} │ │ │ │ - ldmge pc!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ - movwpl pc, #1103 @ 0x44f @ │ │ │ │ - movteq pc, #704 @ 0x2c0 @ │ │ │ │ + andshi pc, r4, #0 │ │ │ │ + addeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + addeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47f4293 │ │ │ │ + teqcs r0, #14024704 @ 0xd60000 │ │ │ │ + cmnpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf0020f80 │ │ │ │ - vabdl.u8 q12, d20, d16 │ │ │ │ - vrshl.s8 q9, q0, q8 │ │ │ │ - strdmi r7, [r3], -lr @ │ │ │ │ - tstmi sp, #2496 @ 0x9c0 │ │ │ │ - cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svccs 0x0070f5b3 │ │ │ │ - strbeq lr, [r5, #-2639] @ 0xfffff5b1 │ │ │ │ - adchi pc, r2, r3 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - streq pc, [r3, -r7] │ │ │ │ - strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f89708 │ │ │ │ - @ instruction: 0xf7fffd47 │ │ │ │ - @ instruction: 0xf004b865 │ │ │ │ - @ instruction: 0xf1b37360 │ │ │ │ - @ instruction: 0xf0007f60 │ │ │ │ - movwcs r8, #325 @ 0x145 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r4, r9, sl, lr}^ │ │ │ │ - stmdbeq r3!, {r0, r3, r8, r9, ip, lr}^ │ │ │ │ - andeq pc, sl, #196, 6 @ 0x10000003 │ │ │ │ - mvnscc pc, #50331648 @ 0x3000000 │ │ │ │ - @ instruction: 0x01224313 │ │ │ │ - andcc pc, r0, #33554432 @ 0x2000000 │ │ │ │ - subsmi sl, sl, r6, lsl #18 │ │ │ │ - vst4. {d0,d2,d4,d6}, [r3 :128], r3 │ │ │ │ - ldrtmi r2, [r0], -r0, lsl #7 │ │ │ │ - vmov.i32 q10, #195 @ 0x000000c3 │ │ │ │ - vhsub.u8 d21, d20, d3 │ │ │ │ - strls r6, [r8, -r0, lsl #9] │ │ │ │ - b 0x114f5e4 │ │ │ │ - subseq r4, fp, r4, asr #7 │ │ │ │ - @ instruction: 0xf7f89307 │ │ │ │ - @ instruction: 0xf7ffff3b │ │ │ │ - @ instruction: 0xf5b3b83d │ │ │ │ - @ instruction: 0xf0000f20 │ │ │ │ - @ instruction: 0xf5b38282 │ │ │ │ - @ instruction: 0xf47f0f40 │ │ │ │ - beq 0xfe914ebc │ │ │ │ - strne pc, [r1, #964] @ 0x3c4 │ │ │ │ - andseq pc, ip, #2 │ │ │ │ + @ instruction: 0xf0021f00 │ │ │ │ + vcgt.s8 d8, d0, d20 │ │ │ │ + @ instruction: 0xf5b384b8 │ │ │ │ + @ instruction: 0xf0021f80 │ │ │ │ + vrshl.s8 d8, d17, d1 │ │ │ │ + blcs 0x88bbe8 │ │ │ │ + movwhi pc, #24578 @ 0x6002 @ │ │ │ │ + addhi pc, r6, #536870912 @ 0x20000000 │ │ │ │ + @ instruction: 0xf0022b00 │ │ │ │ + @ instruction: 0xf3c483c0 │ │ │ │ + movwls r2, #25347 @ 0x6303 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - ldrtmi r4, [r0], -sl, lsr #6 │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - movwcs r5, #5632 @ 0x1600 │ │ │ │ - movwls r9, #522 @ 0x20a │ │ │ │ + movwcs r9, #4871 @ 0x1307 │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf004461a │ │ │ │ + strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ + strls r9, [sl, #-1032] @ 0xfffffbf8 │ │ │ │ + @ instruction: 0xf804f7f2 │ │ │ │ + stmialt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ + strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ + cdp2 7, 11, cr15, cr6, cr15, {7} │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + blx 0xfe8a8ce0 │ │ │ │ + @ instruction: 0xf47f2800 │ │ │ │ + @ instruction: 0x07e2a912 │ │ │ │ + ldmge r9, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + sbcpl pc, r3, r4, asr #7 │ │ │ │ + @ instruction: 0xf10104a3 │ │ │ │ + ldcvs 0, cr8, [r3, #-912]! @ 0xfffffc70 │ │ │ │ + vmov.i16 d22, #187 @ 0x00bb │ │ │ │ + blcs 0xf794c │ │ │ │ + ldrbhi pc, [lr, r1, asr #4]! @ │ │ │ │ + @ instruction: 0xf47f2800 │ │ │ │ + vst2.8 {d26,d28}, [pc], r0 │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ + eormi r0, r3, r0, asr #6 │ │ │ │ + svceq 0x0080f5b3 │ │ │ │ + ldrbhi pc, [sp, -r2]! @ │ │ │ │ + strbcs pc, [r0, #964] @ 0x3c4 @ │ │ │ │ + mvnsvc pc, #64, 4 │ │ │ │ + stceq 0, cr4, [r7, #-140]! @ 0xffffff74 │ │ │ │ + vst2.8 {d4-d7}, [r4 :64]! │ │ │ │ + @ instruction: 0xf5b32370 │ │ │ │ + b 0x1436b34 │ │ │ │ + @ instruction: 0xf0030545 │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r4, r5, r6, pc} │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + @ instruction: 0xf0074403 │ │ │ │ + stmib sp, {r0, r1, r8, r9, sl}^ │ │ │ │ + strls r4, [r8, -r6, lsl #10] │ │ │ │ + stc2l 7, cr15, [r4, #-992] @ 0xfffffc20 │ │ │ │ + stmdalt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + msrvc SPSR_, #4 │ │ │ │ + svcvc 0x0060f1b3 │ │ │ │ + mrshi pc, (UNDEF: 69) @ │ │ │ │ + ldrmi r2, [pc], -r0, lsl #6 │ │ │ │ + movwpl lr, #39373 @ 0x99cd │ │ │ │ + vmul.f q8, q2, d3[4] │ │ │ │ + vst1.8 {d0-d3}, [r3], sl │ │ │ │ + tstmi r3, #252, 6 @ 0xf0000003 │ │ │ │ + vst4.8 {d0,d2,d4,d6}, [r2 :128], r2 │ │ │ │ + stmdbge r6, {r9, ip, sp} │ │ │ │ + mvneq r4, sl, asr r0 │ │ │ │ + orrcs pc, r0, #50331648 @ 0x3000000 │ │ │ │ + subsmi r4, r3, r0, lsr r6 │ │ │ │ + addpl pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strvs pc, [r0], #836 @ 0x344 │ │ │ │ + andls r9, r6, #8, 14 @ 0x200000 │ │ │ │ + bicmi lr, r4, #274432 @ 0x43000 │ │ │ │ + movwls r0, #28763 @ 0x705b │ │ │ │ + @ instruction: 0xff38f7f8 │ │ │ │ + ldmdalt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svceq 0x0020f5b3 │ │ │ │ + addhi pc, r1, #0 │ │ │ │ + svceq 0x0040f5b3 │ │ │ │ + ldmdage r5!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + vmlsl.u8 q8, d20, d19 │ │ │ │ + @ instruction: 0xf0031581 │ │ │ │ + vorr.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ + @ instruction: 0x432b1201 │ │ │ │ + stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andcs r5, r1, #0, 12 │ │ │ │ + andls r2, r0, #0, 6 │ │ │ │ ldrbvs pc, [r1, #-1609]! @ 0xfffff9b7 @ │ │ │ │ streq pc, [r5, #-704] @ 0xfffffd40 │ │ │ │ - @ instruction: 0xf6492300 │ │ │ │ - vmlal.s q11, d16, d1[4] │ │ │ │ - addsmi r0, lr, #1342177280 @ 0x50000000 │ │ │ │ + rscvs pc, r1, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + addsmi sl, lr, #98304 @ 0x18000 │ │ │ │ strtmi fp, [sl], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf3c4a906 │ │ │ │ - strls r2, [r6], -r3, lsl #10 │ │ │ │ - vabal.u8 , d4, d7 │ │ │ │ - @ instruction: 0xf0041501 │ │ │ │ - strls r0, [fp, #-1039] @ 0xfffffbf1 │ │ │ │ - @ instruction: 0xf7f39409 │ │ │ │ - @ instruction: 0xf7fffb13 │ │ │ │ - stmib sp, {r7, fp, ip, sp, pc}^ │ │ │ │ - stmdbge r6, {r1, r2, r8} │ │ │ │ - stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ - andls r5, sl, #8, 8 @ 0x8000000 │ │ │ │ - @ instruction: 0xf946f7fa │ │ │ │ - stmdalt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ - strle r0, [r3, #-1940] @ 0xfffff86c │ │ │ │ - svceq 0x000ef010 │ │ │ │ - svcge 0x00f7f43e │ │ │ │ - strle r0, [r2, #-336] @ 0xfffffeb0 │ │ │ │ - @ instruction: 0xf1410594 │ │ │ │ - @ instruction: 0xf1a18160 │ │ │ │ - bcs 0x1ab694 │ │ │ │ - andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0x73680 │ │ │ │ - svcge 0x00e9f43e │ │ │ │ - ldrtmi r2, [r0], -r0, lsl #4 │ │ │ │ - ands pc, r0, sp, asr #17 │ │ │ │ - stmib sp, {r1, r8, r9, sl, ip, pc}^ │ │ │ │ - andls r5, r5, #0, 24 │ │ │ │ - @ instruction: 0xf7f99203 │ │ │ │ - @ instruction: 0xf7fffc0f │ │ │ │ - sbccs fp, r0, #5373952 @ 0x520000 │ │ │ │ - sbcseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - vshl.s8 d8, d6, d16 │ │ │ │ - @ instruction: 0xf1b382ed │ │ │ │ - @ instruction: 0xf0011fc0 │ │ │ │ - sbcscs r8, r0, #180, 8 @ 0xb4000000 │ │ │ │ - sbceq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0049606 │ │ │ │ + strls r0, [r9, #-1295] @ 0xfffffaf1 │ │ │ │ + strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r8], #-1287 @ 0xfffffaf9 │ │ │ │ + blx 0x4a8e12 │ │ │ │ + stmlt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + smlabteq r6, sp, r9, lr │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + andpl lr, r8, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf7fa940a │ │ │ │ + @ instruction: 0xf7fff943 │ │ │ │ + @ instruction: 0xf8d6b801 │ │ │ │ + ldreq r2, [r4, r8, asr #1] │ │ │ │ + @ instruction: 0xf010d503 │ │ │ │ + @ instruction: 0xf43e0f0e │ │ │ │ + ldrsheq sl, [r0, #-248] @ 0xffffff08 │ │ │ │ + ldreq sp, [r4, #1282] @ 0x502 │ │ │ │ + cmpphi fp, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ + andeq pc, r8, #1073741864 @ 0x40000028 │ │ │ │ + svclt 0x00942a05 │ │ │ │ + andcs r2, r1, #0, 4 │ │ │ │ + @ instruction: 0xf43e2a00 │ │ │ │ + andcs sl, r0, #936 @ 0x3a8 │ │ │ │ + smladxls r4, r0, r6, r4 │ │ │ │ + and pc, r8, sp, asr #17 │ │ │ │ + strgt lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ + andls r9, r3, #1342177280 @ 0x50000000 │ │ │ │ + stc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ + ldmdalt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + vmlal.s q9, d16, d0[0] │ │ │ │ + addsmi r0, r3, #208, 4 │ │ │ │ + strhi pc, [r1], #1 │ │ │ │ + rschi pc, ip, #0, 4 │ │ │ │ + svcne 0x00c0f1b3 │ │ │ │ + strthi pc, [pc], #1 @ 0x6aebc │ │ │ │ + vrshr.s64 q9, q0, #64 │ │ │ │ + addsmi r0, r3, #192, 4 │ │ │ │ + strhi pc, [pc], #1 @ 0x6aec8 │ │ │ │ + vrshr.s64 d18, d16, #64 │ │ │ │ + addsmi r0, r3, #192, 4 │ │ │ │ + svcge 0x00c5f47e │ │ │ │ + smullsne pc, r1, r6, r8 @ │ │ │ │ + ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ + ldrdcs pc, [ip], #134 @ 0x86 │ │ │ │ + @ instruction: 0xf0022900 │ │ │ │ + bicsmi r8, r2, #254 @ 0xfe │ │ │ │ + movweq pc, #4098 @ 0x1002 @ │ │ │ │ + @ instruction: 0xf47e2b00 │ │ │ │ + @ instruction: 0xf3c4afb6 │ │ │ │ + movwcs r2, #4611 @ 0x1203 │ │ │ │ + stmdbge r6, {r1, r2, r9, ip, pc} │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r7, #48, 12 @ 0x3000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubw.u8 , q2, d0 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + andcs r2, r2, #8, 8 @ 0x8000000 │ │ │ │ + @ instruction: 0xf7f2950a │ │ │ │ + @ instruction: 0xf7fff9a5 │ │ │ │ + @ instruction: 0xf5b3b816 │ │ │ │ + @ instruction: 0xf0010fa0 │ │ │ │ + vcgt.s8 d8, d0, d9 │ │ │ │ + @ instruction: 0xf5b38337 │ │ │ │ + @ instruction: 0xf0010f80 │ │ │ │ + andscs r8, r0, #-469762045 @ 0xe4000003 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - adcscs r8, r0, #148, 8 @ 0x94000000 │ │ │ │ - sbceq pc, r0, #192, 4 │ │ │ │ + andscs r8, r0, #1677721603 @ 0x64000003 │ │ │ │ + eorseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf896afc4 │ │ │ │ - @ instruction: 0xf8d610d1 │ │ │ │ - @ instruction: 0xf8d630c8 │ │ │ │ - stmdbcs r0, {r2, r3, r6, r7, sp} │ │ │ │ - tstphi r5, r2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf00243d2 │ │ │ │ - blcs 0x6bae8 │ │ │ │ - svcge 0x00b5f47e │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r2, r6, #67108864 @ 0x4000000 │ │ │ │ - @ instruction: 0xf3c4a906 │ │ │ │ - ldrtmi r4, [r0], -r3, lsl #4 │ │ │ │ - @ instruction: 0xf0049207 │ │ │ │ - movwls r0, #527 @ 0x20f │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - strls r2, [sl, #-514] @ 0xfffffdfe │ │ │ │ - @ instruction: 0xf9a8f7f2 │ │ │ │ - ldmdalt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - svceq 0x00a0f5b3 │ │ │ │ - movwhi pc, #57345 @ 0xe001 @ │ │ │ │ - teqphi r8, #0, 4 @ p-variant is OBSOLETE │ │ │ │ - svceq 0x0080f5b3 │ │ │ │ - mvnshi pc, #1 │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #64, 4 │ │ │ │ - bicshi pc, lr, #1 │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #48, 4 │ │ │ │ - svcge 0x0089f47e │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - stmdami r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - streq pc, [pc, -r4] │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - movwhi pc, #2 @ │ │ │ │ - stmdbge r6, {r0, r8, r9, sp} │ │ │ │ - @ instruction: 0x461a4630 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stmib sp, {r3, r8, r9, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f24509 │ │ │ │ - @ instruction: 0xf7fefbf9 │ │ │ │ - @ instruction: 0xf5b3bf6f │ │ │ │ - @ instruction: 0xf47e0fa0 │ │ │ │ - adceq sl, r3, #424 @ 0x1a8 │ │ │ │ - ldrhi pc, [r5], #320 @ 0x140 │ │ │ │ - cmnpmi pc, #36 @ p-variant is OBSOLETE @ 0x24 │ │ │ │ - rsbsne pc, pc, #81788928 @ 0x4e00000 │ │ │ │ - andeq pc, pc, #192, 4 │ │ │ │ - mvneq pc, #587202560 @ 0x23000000 │ │ │ │ - @ instruction: 0xd1084293 │ │ │ │ - ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ - movwvc pc, #1103 @ 0x44f @ │ │ │ │ - movwmi pc, #704 @ 0x2c0 @ │ │ │ │ - @ instruction: 0xf0014393 │ │ │ │ - rsclt r8, r3, #63438848 @ 0x3c80000 │ │ │ │ + @ instruction: 0xf404af8a │ │ │ │ + vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ + vmlal.u8 q10, d4, d3 │ │ │ │ + @ instruction: 0xf0042903 │ │ │ │ + @ instruction: 0xf5b3070f │ │ │ │ + @ instruction: 0xf0024f70 │ │ │ │ + movwcs r8, #4856 @ 0x12f8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - stmib sp, {r0, r1, r3, r4, r7}^ │ │ │ │ - andcs r2, r1, #738197504 @ 0x2c000000 │ │ │ │ - stmib sp, {r0, r8, r9, sp}^ │ │ │ │ - vsubw.u8 q9, q2, d6 │ │ │ │ - vmlal.u , d20, d0[0] │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ + vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - ldc2l 7, cr15, [r6, #972] @ 0x3cc │ │ │ │ - svclt 0x00b1f7fe │ │ │ │ - svceq 0x00a0f5b2 │ │ │ │ - svcge 0x0037f47e │ │ │ │ - @ instruction: 0xf10202a3 │ │ │ │ - eoreq r8, r7, #93 @ 0x5d │ │ │ │ - strthi pc, [r4], -r0, lsl #2 │ │ │ │ - cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcvs 0x0070f5b3 │ │ │ │ - svcge 0x002bf47e │ │ │ │ + strls r9, [r8, -r6, lsl #16] │ │ │ │ + strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ + blx 0xffe28f46 │ │ │ │ + svclt 0x0070f7fe │ │ │ │ + svceq 0x00a0f5b3 │ │ │ │ + svcge 0x006bf47e │ │ │ │ + @ instruction: 0xf14002a3 │ │ │ │ + @ instruction: 0xf0248492 │ │ │ │ + @ instruction: 0xf64e437f │ │ │ │ + vmvn.i32 , #3840 @ 0x00000f00 │ │ │ │ + vld1.8 {d0-d3}, [r3] │ │ │ │ + addsmi r0, r3, #224, 6 @ 0x80000003 │ │ │ │ + @ instruction: 0xf8d6d108 │ │ │ │ + vst4. {d18-d21}, [pc], r8 │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ + orrsmi r4, r3, #0, 6 │ │ │ │ + strbhi pc, [fp, r1]! @ │ │ │ │ + stmdbge r6, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + addseq r2, fp, r3, lsl #4 │ │ │ │ + movwcs lr, #47565 @ 0xb9cd │ │ │ │ + movwcs r2, #4609 @ 0x1201 │ │ │ │ + movwcs lr, #27085 @ 0x69cd │ │ │ │ + sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - rsclt r9, r3, #402653184 @ 0x18000000 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - addseq r2, fp, pc, lsl #4 │ │ │ │ - stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ - movwls r4, #37383 @ 0x9207 │ │ │ │ - ldc2l 7, cr15, [ip, #-1000] @ 0xfffffc18 │ │ │ │ - svclt 0x001af7fe │ │ │ │ - movwpl pc, #1103 @ 0x44f @ │ │ │ │ - msrmi SPSR_, #192, 4 │ │ │ │ - streq lr, [r3, -r4, lsl #20] │ │ │ │ - svceq 0x00c0f5b7 │ │ │ │ - strthi pc, [fp], r1 │ │ │ │ - orrhi pc, sl, #0, 4 │ │ │ │ - svcne 0x0000f5b7 │ │ │ │ - ldrhi pc, [ip, -r1]! │ │ │ │ - svceq 0x0080f5b7 │ │ │ │ - strhi pc, [pc, -r1] │ │ │ │ - @ instruction: 0xf47f2f00 │ │ │ │ - @ instruction: 0xf004aea4 │ │ │ │ - blcs 0x86c010 │ │ │ │ - ldrhi pc, [r6, #2] │ │ │ │ - ldmdami r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - ldmibeq pc!, {r2, r4, ip, sp, lr, pc}^ @ │ │ │ │ - strhi pc, [r8, #-2] │ │ │ │ - movtvc pc, #1103 @ 0x44f @ │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf002421c │ │ │ │ - movwcs r8, #1408 @ 0x580 │ │ │ │ - vqshlu.s64 d30, d1, #4 │ │ │ │ - @ instruction: 0xf0145341 │ │ │ │ - movwls r0, #48944 @ 0xbf30 │ │ │ │ - mcrge 4, 7, pc, cr7, cr14, {3} @ │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + @ instruction: 0xf7f3940a │ │ │ │ + @ instruction: 0xf7fefdd3 │ │ │ │ + @ instruction: 0xf5b2bfb2 │ │ │ │ + @ instruction: 0xf47e0fa0 │ │ │ │ + adceq sl, r3, #56, 30 @ 0xe0 │ │ │ │ + subshi pc, r6, r2, lsl #2 │ │ │ │ + @ instruction: 0xf1000227 │ │ │ │ + vst1.8 {d8-d10}, [r4 :128], r1 │ │ │ │ + @ instruction: 0xf5b36370 │ │ │ │ + @ instruction: 0xf47e6f70 │ │ │ │ + @ instruction: 0xf3c4af2c │ │ │ │ + movwls r4, #25347 @ 0x6303 │ │ │ │ + stmdbge r6, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + andcs r3, pc, #50331648 @ 0x3000000 │ │ │ │ + strls r0, [sl, #-155] @ 0xffffff65 │ │ │ │ + andmi lr, r7, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf7fa9309 │ │ │ │ + @ instruction: 0xf7fefd59 │ │ │ │ + @ instruction: 0xf44fbf1b │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ + b 0x17bdb4 │ │ │ │ + @ instruction: 0xf5b70703 │ │ │ │ + @ instruction: 0xf0010fc0 │ │ │ │ + vmax.s8 d8, d16, d20 │ │ │ │ + @ instruction: 0xf5b78387 │ │ │ │ + @ instruction: 0xf0011f00 │ │ │ │ + @ instruction: 0xf5b78735 │ │ │ │ + @ instruction: 0xf0010f80 │ │ │ │ + svccs 0x00008708 │ │ │ │ + mcrge 4, 5, pc, cr4, cr15, {3} @ │ │ │ │ + mvneq pc, #4 │ │ │ │ + @ instruction: 0xf0022b20 │ │ │ │ + b 0x144c630 │ │ │ │ + @ instruction: 0xf0144814 │ │ │ │ + @ instruction: 0xf00209ff │ │ │ │ + vst3. {d24-d26}, [pc :128], r8 │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ + andsmi r0, ip, #16, 6 @ 0x40000000 │ │ │ │ + ldrbhi pc, [sp, #-2] @ │ │ │ │ + ldr r2, [r1], r0, lsl #6 │ │ │ │ + movtpl pc, #5060 @ 0x13c4 @ │ │ │ │ + svceq 0x0030f014 │ │ │ │ + @ instruction: 0xf47e930b │ │ │ │ + vqrdmlah.s q13, q10, d0[6] │ │ │ │ + vaddw.u8 q9, q2, d3 │ │ │ │ + stmdbcs sp, {r8, r9, ip, lr} │ │ │ │ + andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ + @ instruction: 0xf002290f │ │ │ │ + andls r8, r0, #-1073741824 @ 0xc0000000 │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + tstls r8, r3, lsl #4 │ │ │ │ + stmdbge r6, {r0, r3, r9, ip, pc} │ │ │ │ + addspl pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + streq pc, [pc], #-4 @ 0x6b0bc │ │ │ │ + strls r9, [sl], #-774 @ 0xfffffcfa │ │ │ │ + strls r2, [r7], #-1024 @ 0xfffffc00 │ │ │ │ + blx 0x4a9096 │ │ │ │ + svclt 0x003ff7fe │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ + eormi r0, r2, r0, ror r2 │ │ │ │ + strmi pc, [r3, -r4, asr #7] │ │ │ │ smlabtcs r3, r4, r3, pc @ │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - svclt 0x0018290d │ │ │ │ - stmdbcs pc, {r0, r9, sp} @ │ │ │ │ - tstphi sl, r2 @ p-variant is OBSOLETE │ │ │ │ - ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, r9, #8, 2 │ │ │ │ - vmla.i8 d26, d7, d6 │ │ │ │ - vrshr.s64 d21, d21, #64 │ │ │ │ - @ instruction: 0xf0040212 │ │ │ │ - movwls r0, #25615 @ 0x640f │ │ │ │ - strcs r9, [r0], #-1034 @ 0xfffffbf6 │ │ │ │ - @ instruction: 0xf7f39407 │ │ │ │ - @ instruction: 0xf7fefb13 │ │ │ │ - eorscs fp, r0, #62, 30 @ 0xf8 │ │ │ │ - rsbseq pc, r0, #192, 4 │ │ │ │ - vaddl.u8 q10, d4, d18 │ │ │ │ - @ instruction: 0xf0044c03 │ │ │ │ - @ instruction: 0xf5b2070f │ │ │ │ - @ instruction: 0xf3c40f80 │ │ │ │ - @ instruction: 0xf0022403 │ │ │ │ - vqshl.s8 d8, d11, d16 │ │ │ │ - @ instruction: 0xf1b2827c │ │ │ │ - @ instruction: 0xf0021f10 │ │ │ │ - vqshl.s8 q4, q14, q8 │ │ │ │ - bcs 0x88cef8 │ │ │ │ - strhi pc, [fp], #-2 │ │ │ │ - subhi pc, r0, #536870912 @ 0x20000000 │ │ │ │ - @ instruction: 0xf0022a00 │ │ │ │ - stmdbge r6, {r1, r2, r4, r5, sl, pc} │ │ │ │ - @ instruction: 0xf6494630 │ │ │ │ + svceq 0x0080f5b2 │ │ │ │ + streq pc, [pc], #-4 @ 0x6b0e4 │ │ │ │ + ldrbthi pc, [lr], #-2 @ │ │ │ │ + rsbshi pc, fp, #0, 4 │ │ │ │ + svcne 0x0010f1b2 │ │ │ │ + ldrbhi pc, [ip], #2 @ │ │ │ │ + ldrbhi pc, [pc, -r0, lsl #4]! @ │ │ │ │ + @ instruction: 0xf0022a20 │ │ │ │ + vcge.s8 q4, q9, │ │ │ │ + bcs 0x8b9e4 │ │ │ │ + ldrhi pc, [sp], #-2 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + @ instruction: 0xf649a906 │ │ │ │ vsubl.s8 , d0, d5 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f1950a │ │ │ │ - @ instruction: 0xf7fefd81 │ │ │ │ - adceq fp, r7, #2480 @ 0x9b0 │ │ │ │ - strbhi pc, [lr, r1, lsl #2] @ │ │ │ │ + @ instruction: 0xf7fefd7f │ │ │ │ + adceq fp, r7, #2512 @ 0x9d0 │ │ │ │ + strbhi pc, [r8, r1, lsl #2] @ │ │ │ │ movweq pc, #1044 @ 0x414 @ │ │ │ │ - ldrbthi pc, [r2], #-64 @ 0xffffffc0 @ │ │ │ │ + ldrbthi pc, [r0], #-64 @ 0xffffffc0 @ │ │ │ │ vpmax.s8 d16, d15, d17 │ │ │ │ eormi r0, r3, pc, lsr r3 │ │ │ │ ldrdeq pc, [r8], #134 @ 0x86 │ │ │ │ strmi pc, [r3, -r4, asr #7] │ │ │ │ - streq pc, [pc, #-1] @ 0x6b13f │ │ │ │ + streq pc, [pc, #-1] @ 0x6b147 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - ldrhi pc, [r4, #-1] │ │ │ │ + strhi pc, [lr, #-1] │ │ │ │ @ instruction: 0xf57e0701 │ │ │ │ - ldrtmi sl, [r0], -r2, lsl #29 │ │ │ │ + ldrtmi sl, [r0], -r4, lsl #29 │ │ │ │ movwcs fp, #62182 @ 0xf2e6 │ │ │ │ movwls sl, #39174 @ 0x9906 │ │ │ │ movwcs r2, #514 @ 0x202 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0x970600b6 │ │ │ │ strpl lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fa960a │ │ │ │ - @ instruction: 0xf7fefcf3 │ │ │ │ - stcleq 14, cr11, [r3, #-920]! @ 0xfffffc68 │ │ │ │ + @ instruction: 0xf7fefcf1 │ │ │ │ + stcleq 14, cr11, [r3, #-928]! @ 0xfffffc60 │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf64f8759 │ │ │ │ + @ instruction: 0xf64f8753 │ │ │ │ vmlal.s , d16, d0[4] │ │ │ │ eormi r0, r2, pc, lsl #4 │ │ │ │ svccs 0x005cf5b2 │ │ │ │ - mcrge 4, 3, pc, cr3, cr14, {3} @ │ │ │ │ + mcrge 4, 3, pc, cr5, cr14, {3} @ │ │ │ │ ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57e0711 │ │ │ │ - ldreq sl, [r7, #3678] @ 0xe5e │ │ │ │ - mrcge 5, 2, APSR_nzcv, cr11, cr14, {1} │ │ │ │ + ldreq sl, [r7, #3680] @ 0xe60 │ │ │ │ + mrcge 5, 2, APSR_nzcv, cr13, cr14, {1} │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf0042202 │ │ │ │ @ instruction: 0x4630011f │ │ │ │ - ldc2l 7, cr15, [ip, #-992]! @ 0xfffffc20 │ │ │ │ - mcrlt 7, 6, pc, cr7, cr14, {7} @ │ │ │ │ + ldc2l 7, cr15, [sl, #-992]! @ 0xfffffc20 │ │ │ │ + mcrlt 7, 6, pc, cr9, cr14, {7} @ │ │ │ │ subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf1400221 │ │ │ │ - @ instruction: 0xf64f83fe │ │ │ │ + @ instruction: 0xf64f83fc │ │ │ │ vqdmlal.s , d16, d0[4] │ │ │ │ eormi r0, r3, pc, lsl #6 │ │ │ │ svccs 0x005cf5b3 │ │ │ │ - mcrge 4, 2, pc, cr3, cr14, {3} @ │ │ │ │ + mcrge 4, 2, pc, cr5, cr14, {3} @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - ldreq pc, [pc], #-4 @ 0x6b1d4 │ │ │ │ + ldreq pc, [pc], #-4 @ 0x6b1dc │ │ │ │ andls r2, r7, #67108864 @ 0x4000000 │ │ │ │ stmib sp, {r1, r2, sl, ip, pc}^ │ │ │ │ strls r3, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - mcr2 7, 5, pc, cr0, cr8, {7} @ │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr6, cr14, {7} │ │ │ │ - vmlal.u , d20, d3[4] │ │ │ │ - ldrtmi r5, [r0], -r0, asr #3 │ │ │ │ - stmdbge r6, {r3, r8, ip, pc} │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r0, fp, #155 @ 0x9b │ │ │ │ - vsubw.u8 , q2, d12 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - adceq r3, r4, #201326592 @ 0xc000000 │ │ │ │ - movwcs lr, #39373 @ 0x99cd │ │ │ │ + mrc2 7, 4, pc, cr14, cr8, {7} │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr8, cr14, {7} │ │ │ │ + stmdbge r6, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + addseq r3, fp, r3, lsl #10 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + movwls r5, #49856 @ 0xc2c0 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + adceq r9, r4, #8, 4 @ 0x80000000 │ │ │ │ + strcc lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ andeq pc, r1, #79 @ 0x4f │ │ │ │ movwcs fp, #3924 @ 0xf54 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f32306 │ │ │ │ - @ instruction: 0xf7fefc51 │ │ │ │ - beq 0xfe91ac5c │ │ │ │ + @ instruction: 0xf7fefc4f │ │ │ │ + beq 0xfe95ac6c │ │ │ │ strne pc, [r1, #964] @ 0x3c4 │ │ │ │ - andseq pc, ip, #2 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - ldrtmi r4, [r0], -sl, lsr #6 │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - movwcs r5, #5632 @ 0x1600 │ │ │ │ - movwls r9, #522 @ 0x20a │ │ │ │ - strbeq pc, [r1, #586] @ 0x24a @ │ │ │ │ - streq pc, [r5, #-704] @ 0xfffffd40 │ │ │ │ - vcgt.s8 d18, d10, d0 │ │ │ │ + tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ + andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + ldrtmi r4, [r0], -fp, lsr #6 │ │ │ │ + andcc lr, sl, #3358720 @ 0x334000 │ │ │ │ + strpl pc, [r0], -r4, asr #7 │ │ │ │ + movwcs r2, #513 @ 0x201 │ │ │ │ + vhsub.s8 d25, d10, d0 │ │ │ │ + vmls.f d16, d16, d1[0] │ │ │ │ + vrshl.s8 d16, d5, d10 │ │ │ │ vrshr.s64 q8, , #64 │ │ │ │ - addsmi r0, lr, #1342177280 @ 0x50000000 │ │ │ │ - strtmi fp, [sl], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf3c4a906 │ │ │ │ - strls r2, [r6], -r3, lsl #10 │ │ │ │ - vabal.u8 , d4, d7 │ │ │ │ - @ instruction: 0xf0041501 │ │ │ │ - strls r0, [fp, #-1039] @ 0xfffffbf1 │ │ │ │ - @ instruction: 0xf7f39409 │ │ │ │ - @ instruction: 0xf7fef8f7 │ │ │ │ - beq 0xfe91ac08 │ │ │ │ + stmdbge r6, {r0, r2, r9} │ │ │ │ + svclt 0x0008429e │ │ │ │ + strls r4, [r6], -sl, lsr #12 │ │ │ │ + streq pc, [pc, #-4] @ 0x6b264 │ │ │ │ + vabal.u8 , d4, d9 │ │ │ │ + vabal.u8 q9, d4, d3 │ │ │ │ + strls r4, [r7, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f39408 │ │ │ │ + @ instruction: 0xf7fef8f5 │ │ │ │ + beq 0xfe91ac18 │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andseq pc, ip, #2 │ │ │ │ addne pc, r1, r4, asr #7 │ │ │ │ stcne 3, cr15, [r1], {196} @ 0xc4 │ │ │ │ streq lr, [r0, #-2626] @ 0xfffff5be │ │ │ │ streq pc, [pc, -r4] │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf8cd43a1 │ │ │ │ @ instruction: 0xf000c02c │ │ │ │ - stmib sp, {r3, r9, sl, pc}^ │ │ │ │ + stmib sp, {r1, r2, r9, sl, pc}^ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ stccs 5, cr2, [sp, #-12] │ │ │ │ - bcs 0x3daed0 │ │ │ │ + bcs 0x3daed8 │ │ │ │ svclt 0x000c9208 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ strpl pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ strls r3, [r7, #-513] @ 0xfffffdff │ │ │ │ - ldrvs pc, [r5, #-583]! @ 0xfffffdb9 │ │ │ │ + ldrvs pc, [r5, #-583] @ 0xfffffdb9 │ │ │ │ ldreq pc, [r2, #-704] @ 0xfffffd40 │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ stccs 6, cr4, [r0], {48} @ 0x30 │ │ │ │ strtmi fp, [sl], -r8, lsl #30 │ │ │ │ @ instruction: 0xf7f39406 │ │ │ │ - @ instruction: 0xf7fef8bf │ │ │ │ - beq 0xfe95ab98 │ │ │ │ + @ instruction: 0xf7fef8bd │ │ │ │ + beq 0xfe95aba8 │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ addne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ strne pc, [r1, -r4, asr #7] │ │ │ │ andmi pc, r3, r4, asr #7 │ │ │ │ @ instruction: 0xf004431a │ │ │ │ @ instruction: 0x43a1050f │ │ │ │ andls r9, r8, fp, lsl #14 │ │ │ │ - strbhi pc, [r3, #0]! @ │ │ │ │ + strbhi pc, [r1, #0]! @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ andpl lr, r9, #3358720 @ 0x334000 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xff48f7fa │ │ │ │ - mcrlt 7, 0, pc, cr9, cr14, {7} @ │ │ │ │ + @ instruction: 0xff46f7fa │ │ │ │ + mcrlt 7, 0, pc, cr11, cr14, {7} @ │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ ldreq r3, [pc], r8, asr #1 │ │ │ │ - ldclge 5, cr15, [pc, #248]! @ 0x6b438 │ │ │ │ + mcrge 5, 0, pc, cr1, cr14, {1} @ │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r8, #1006632960 @ 0x3c000000 │ │ │ │ strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ - strcs r2, [pc], #-1280 @ 0x6b364 │ │ │ │ + strcs r2, [pc], #-1280 @ 0x6b36c │ │ │ │ strcs r9, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf8d4f7f4 │ │ │ │ - stcllt 7, cr15, [r5, #1016]! @ 0x3f8 │ │ │ │ + @ instruction: 0xf8d2f7f4 │ │ │ │ + stcllt 7, cr15, [r7, #1016]! @ 0x3f8 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - ldclge 4, cr15, [pc, #248] @ 0x6b478 │ │ │ │ + stclge 4, cr15, [r1, #248]! @ 0xf8 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r9, #1006632960 @ 0x3c000000 │ │ │ │ strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ - strcs r2, [pc], #-1280 @ 0x6b3a4 │ │ │ │ + strcs r2, [pc], #-1280 @ 0x6b3ac │ │ │ │ strcs r9, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf8b4f7f4 │ │ │ │ - stcllt 7, cr15, [r5, #1016] @ 0x3f8 │ │ │ │ + @ instruction: 0xf8b2f7f4 │ │ │ │ + stcllt 7, cr15, [r7, #1016] @ 0x3f8 │ │ │ │ tstpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0016f10 │ │ │ │ - vst1.8 {d24}, [pc], r4 │ │ │ │ + vst1.64 {d24-d26}, [pc :256], lr │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ - strhi pc, [r3, -r0] │ │ │ │ + ldrbthi pc, [pc], r0 @ │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - subshi pc, lr, #2 │ │ │ │ + subhi pc, sl, #2 │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e421c │ │ │ │ - @ instruction: 0xf404ad32 │ │ │ │ + @ instruction: 0xf404ad34 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf43e4f70 │ │ │ │ - strtmi sl, [r1], -r2, lsr #27 │ │ │ │ + strtmi sl, [r1], -r4, lsr #27 │ │ │ │ @ instruction: 0xf7efa806 │ │ │ │ - @ instruction: 0xf8d6fb0d │ │ │ │ + @ instruction: 0xf8d6fb0b │ │ │ │ andcs r3, r9, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf99af7f4 │ │ │ │ - ldclt 7, cr15, [r3, #1016] @ 0x3f8 │ │ │ │ + @ instruction: 0xf998f7f4 │ │ │ │ + ldclt 7, cr15, [r5, #1016] @ 0x3f8 │ │ │ │ andsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b24022 │ │ │ │ @ instruction: 0xf0016f10 │ │ │ │ - vst1.8 {d24}, [pc :64], r3 │ │ │ │ + vst1.8 {d24}, [pc]! │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r2, r0, lsl #5 │ │ │ │ svcvs 0x0040f5b2 │ │ │ │ - strbhi pc, [sp, r0]! @ │ │ │ │ + strbhi pc, [r9, r0]! @ │ │ │ │ svcvs 0x0060f5b2 │ │ │ │ - sbcshi pc, r5, #2 │ │ │ │ + adcshi pc, r9, #2 │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e421c │ │ │ │ - @ instruction: 0xf404ad00 │ │ │ │ + @ instruction: 0xf404ad02 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf53e069a │ │ │ │ - strtmi sl, [r1], -ip, ror #26 │ │ │ │ + strtmi sl, [r1], -lr, ror #26 │ │ │ │ @ instruction: 0xf7efa806 │ │ │ │ - @ instruction: 0xf8d6fad7 │ │ │ │ + @ instruction: 0xf8d6fad5 │ │ │ │ andcs r3, r8, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf964f7f4 │ │ │ │ - ldcllt 7, cr15, [sp, #-1016] @ 0xfffffc08 │ │ │ │ + @ instruction: 0xf962f7f4 │ │ │ │ + ldcllt 7, cr15, [pc, #-1016] @ 0x6b094 │ │ │ │ svceq 0x0060f5b3 │ │ │ │ - tstphi ip, r1 @ p-variant is OBSOLETE │ │ │ │ + tstphi r8, r1 @ p-variant is OBSOLETE │ │ │ │ vmlal.s q9, d0, d0[4] │ │ │ │ addsmi r0, r3, #224, 4 │ │ │ │ - tstphi r3, r1 @ p-variant is OBSOLETE │ │ │ │ + rscshi pc, pc, r1 │ │ │ │ svcne 0x00d0f1b3 │ │ │ │ - ldclge 4, cr15, [r9], {126} @ 0x7e │ │ │ │ + ldclge 4, cr15, [fp], {126} @ 0x7e │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57e071b │ │ │ │ - movwcs sl, #7380 @ 0x1cd4 │ │ │ │ + movwcs sl, #7382 @ 0x1cd6 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [sl, #-1562] @ 0xfffff9e6 │ │ │ │ - blx 0xfed2949a │ │ │ │ - ldclt 7, cr15, [r5, #-1016]! @ 0xfffffc08 │ │ │ │ + blx 0xfeca94a2 │ │ │ │ + ldclt 7, cr15, [r7, #-1016]! @ 0xfffffc08 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #192, 4 │ │ │ │ - rsbhi pc, r0, #1 │ │ │ │ + subshi pc, ip, #1 │ │ │ │ vrshr.s64 d18, d0, #64 │ │ │ │ addsmi r0, r3, #192, 4 │ │ │ │ - adcshi pc, r4, r1 │ │ │ │ + adcshi pc, r0, r1 │ │ │ │ svceq 0x0040f5b3 │ │ │ │ - stcge 4, cr15, [pc], #504 @ 0x6b6ec │ │ │ │ + ldcge 4, cr15, [r1], #504 @ 0x1f8 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwls r4, #33539 @ 0x8303 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ movwcs r9, #4873 @ 0x1309 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf7f2940a │ │ │ │ - @ instruction: 0xf7fefded │ │ │ │ - @ instruction: 0xf5b3bd10 │ │ │ │ + @ instruction: 0xf7fefdeb │ │ │ │ + @ instruction: 0xf5b3bd12 │ │ │ │ @ instruction: 0xf0011f00 │ │ │ │ - andscs r8, r0, #1073741886 @ 0x4000003e │ │ │ │ + andscs r8, r0, #1073741885 @ 0x4000003d │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - eorscs r8, r0, #51 @ 0x33 │ │ │ │ + eorscs r8, r0, #47 @ 0x2f │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf404ac8a │ │ │ │ + @ instruction: 0xf404ac8c │ │ │ │ vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ vmlal.u8 q10, d4, d3 │ │ │ │ @ instruction: 0xf0042903 │ │ │ │ @ instruction: 0xf5b3070f │ │ │ │ @ instruction: 0xf0014f70 │ │ │ │ - @ instruction: 0xf8968765 │ │ │ │ + @ instruction: 0xf896875f │ │ │ │ ldmib r6, {r0, r4, r6, r7, ip}^ │ │ │ │ stmdbcs r0, {r1, r4, r5, r9, ip, sp} │ │ │ │ - ldrbhi pc, [sl, #1]! @ │ │ │ │ + ldrbhi pc, [r4, #1]! @ │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ - blcs 0x6c170 │ │ │ │ - ldclge 4, cr15, [r1], #-504 @ 0xfffffe08 │ │ │ │ + blcs 0x6c178 │ │ │ │ + ldclge 4, cr15, [r3], #-504 @ 0xfffffe08 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - mcr2 7, 3, pc, cr10, cr1, {7} @ │ │ │ │ - ldcllt 7, cr15, [r7], {254} @ 0xfe │ │ │ │ + mcr2 7, 3, pc, cr8, cr1, {7} @ │ │ │ │ + ldcllt 7, cr15, [r9], {254} @ 0xfe │ │ │ │ svceq 0x00c0f5b3 │ │ │ │ mvnhi pc, r1 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #96, 4 │ │ │ │ - bicshi pc, r4, r1 │ │ │ │ + bicshi pc, r0, r1 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #80, 4 │ │ │ │ - mrrcge 4, 7, pc, r1, cr14 @ │ │ │ │ + mrrcge 4, 7, pc, r3, cr14 @ │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r4, #515 @ 0x203 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, r1, #8, 8 @ 0x8000000 │ │ │ │ @ instruction: 0xf7f2950a │ │ │ │ - @ instruction: 0xf7fef97b │ │ │ │ - @ instruction: 0x2320bc3d │ │ │ │ + @ instruction: 0xf7fef979 │ │ │ │ + @ instruction: 0x2320bc3f │ │ │ │ cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf002429a │ │ │ │ - vrhadd.s8 d8, d17, d18 │ │ │ │ - @ instruction: 0xf5b2821f │ │ │ │ + vrhadd.s8 d8, d17, d12 │ │ │ │ + @ instruction: 0xf5b2821a │ │ │ │ @ instruction: 0xf0020fa0 │ │ │ │ - @ instruction: 0xf04f8105 │ │ │ │ + @ instruction: 0xf04f80f6 │ │ │ │ vcge.s8 d0, d2, d0 │ │ │ │ - vmvn.i32 q12, #14 @ 0x0000000e │ │ │ │ + vmvn.i32 q12, #3 @ 0x00000003 │ │ │ │ addsmi r0, sl, #64, 6 │ │ │ │ - tstphi ip, r2 @ p-variant is OBSOLETE │ │ │ │ + rscshi pc, ip, r2 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ addsmi r0, sl, #64, 6 │ │ │ │ - stcge 4, cr15, [r1], #-504 @ 0xfffffe08 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - eorscc pc, r5, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0xffea95f0 │ │ │ │ - ldclt 7, cr15, [r2], {254} @ 0xfe │ │ │ │ - vsubl.s8 q9, d0, d16 │ │ │ │ - addsmi r0, r3, #64, 4 │ │ │ │ - strthi pc, [r8], r1 │ │ │ │ - ldrbhi pc, [r9, -r0, lsl #4] @ │ │ │ │ - svceq 0x0080f5b3 │ │ │ │ - strbhi pc, [r8], r1 @ │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #64, 4 │ │ │ │ - strthi pc, [pc], r1 │ │ │ │ - svcne 0x0040f5b3 │ │ │ │ - blge 0xfff68854 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6b66c │ │ │ │ - stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f13406 │ │ │ │ - @ instruction: 0xf7fefc9b │ │ │ │ - @ instruction: 0x2320bbed │ │ │ │ - cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf002429a │ │ │ │ - vand q4, , │ │ │ │ - @ instruction: 0xf5b281af │ │ │ │ - @ instruction: 0xf0020fa0 │ │ │ │ - @ instruction: 0xf04f8056 │ │ │ │ - vcge.s8 d0, d1, d0 │ │ │ │ - vqshl.s64 q12, , #0 │ │ │ │ - addsmi r0, sl, #64, 6 │ │ │ │ - msrhi CPSR_xc, r2 │ │ │ │ + stcge 4, cr15, [r3], #-504 @ 0xfffffe08 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + @ instruction: 0xf649a906 │ │ │ │ + vmvn.i32 d19, #1280 @ 0x00000500 │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f1950a │ │ │ │ + @ instruction: 0xf7fefaf7 │ │ │ │ + eorcs fp, r0, #5376 @ 0x1500 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + vmax.s8 d8, d16, d19 │ │ │ │ + @ instruction: 0xf5b38756 │ │ │ │ + @ instruction: 0xf0010f80 │ │ │ │ + andscs r8, r0, #204472320 @ 0xc300000 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + @ instruction: 0xf5b386aa │ │ │ │ + @ instruction: 0xf47e1f40 │ │ │ │ + stmdbge r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf0045508 │ │ │ │ + strls r0, [sl, #-1039] @ 0xfffffbf1 │ │ │ │ + strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ + ldc2 7, cr15, [sl], {241} @ 0xf1 │ │ │ │ + bllt 0xffca9678 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ - addsmi r0, sl, #64, 6 │ │ │ │ - blge 0xff4e88a8 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ + @ instruction: 0x81bbf002 │ │ │ │ + @ instruction: 0x81acf201 │ │ │ │ + svceq 0x00a0f5b2 │ │ │ │ + subhi pc, fp, r2 │ │ │ │ + tstpeq r0, #79 @ p-variant is OBSOLETE @ 0x4f │ │ │ │ + ldrbhi pc, [r7, r1, lsl #4] @ │ │ │ │ + movteq pc, #704 @ 0x2c0 @ │ │ │ │ + @ instruction: 0xf002429a │ │ │ │ + @ instruction: 0x23208110 │ │ │ │ + movteq pc, #704 @ 0x2c0 @ │ │ │ │ + @ instruction: 0xf47e429a │ │ │ │ + ldrdls sl, [r6, -r4] │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ rsbsvc pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0xfeaa9690 │ │ │ │ - bllt 0xff1296c8 │ │ │ │ + stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ + strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + blx 0xfeaa9694 │ │ │ │ + bllt 0xff2296cc │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - orrshi pc, ip, #1 │ │ │ │ - blx 0xfe5a9698 │ │ │ │ - blls 0x1f46e4 │ │ │ │ + orrshi pc, r8, #1 │ │ │ │ + blx 0xfe5a969c │ │ │ │ + blls 0x1f46e8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - subvs pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + eorvs pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f39400 │ │ │ │ @ instruction: 0xf7fef863 │ │ │ │ - @ instruction: 0xf24abc24 │ │ │ │ + @ instruction: 0xf24abc28 │ │ │ │ vqdmlal.s q8, d16, d1[0] │ │ │ │ vcgt.s8 d16, d10, d5 │ │ │ │ vrshr.s64 q8, , #64 │ │ │ │ svccs 0x00000205 │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf7f39400 │ │ │ │ @ instruction: 0xf7fef84f │ │ │ │ - beq 0xfe95a760 │ │ │ │ + beq 0xfe95a774 │ │ │ │ stmdbge r6, {r1, r3, r8, sl, ip, pc} │ │ │ │ strne pc, [r1, #964] @ 0x3c4 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ @ instruction: 0x432b031c │ │ │ │ @ instruction: 0xf0049308 │ │ │ │ movwls r0, #37663 @ 0x931f │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ ldc2l 7, cr15, [r2, #992]! @ 0x3e0 │ │ │ │ - bllt 0xfe1a9744 │ │ │ │ + bllt 0xfe2a9748 │ │ │ │ svcvs 0x008cf1b7 │ │ │ │ - cmnphi lr, #1 @ p-variant is OBSOLETE │ │ │ │ + cmnphi sl, #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f429f │ │ │ │ - rsceq sl, r1, #30720 @ 0x7800 │ │ │ │ - blge 0x768d5c │ │ │ │ + rsceq sl, r1, #33792 @ 0x8400 │ │ │ │ + blge 0x828d60 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf7f84630 │ │ │ │ @ instruction: 0xf7fef907 │ │ │ │ - @ instruction: 0xf7efbbe6 │ │ │ │ + @ instruction: 0xf7efbbea │ │ │ │ movwcs pc, #7075 @ 0x1ba3 @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - subeq pc, r5, #74448896 @ 0x4700000 │ │ │ │ + eoreq pc, r5, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f39500 │ │ │ │ @ instruction: 0xf7fef817 │ │ │ │ - @ instruction: 0xf44fbbd8 │ │ │ │ + @ instruction: 0xf44fbbdc │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - eorhi pc, r3, #2 │ │ │ │ + andhi pc, r3, #2 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0016f40 │ │ │ │ - @ instruction: 0xf5b384a9 │ │ │ │ + @ instruction: 0xf5b384a5 │ │ │ │ @ instruction: 0xf0026f60 │ │ │ │ - vst1.64 {d24-d27}, [pc], r9 │ │ │ │ + vst1.32 {d24-d27}, [pc :128], r9 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ andsmi r0, ip, #128, 6 │ │ │ │ - blge 0x11e89c0 │ │ │ │ + blge 0x12e89c4 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ - ldreq r3, [pc], #-200 @ 0x6b7d8 │ │ │ │ - blge 0xfece8cd4 │ │ │ │ + ldreq r3, [pc], #-200 @ 0x6b7dc │ │ │ │ + blge 0xfede8cd8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf91cf7ef │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0xf7feffa9 │ │ │ │ - @ instruction: 0xf44fbba2 │ │ │ │ + @ instruction: 0xf44fbba6 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - @ instruction: 0x81a4f002 │ │ │ │ + orrhi pc, r4, r2 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0016f40 │ │ │ │ - @ instruction: 0xf5b384b5 │ │ │ │ + @ instruction: 0xf5b384b1 │ │ │ │ @ instruction: 0xf0026f60 │ │ │ │ - vst1.32 {d24-d27}, [pc], r0 │ │ │ │ + vst1.16 {d24-d27}, [pc :128], r0 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ andsmi r0, ip, #128, 6 │ │ │ │ - blge 0x468a2c │ │ │ │ + blge 0x568a30 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ ldrbeq r3, [fp], #200 @ 0xc8 │ │ │ │ - blge 0x1f68d40 │ │ │ │ + blge 0x2068d44 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8e6f7ef │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0xf7feff73 │ │ │ │ - @ instruction: 0xf404bb6c │ │ │ │ + @ instruction: 0xf404bb70 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf53e041d │ │ │ │ - @ instruction: 0xf8d6ab62 │ │ │ │ + @ instruction: 0xf8d6ab66 │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ stmdbge r6, {r0, r1, r3, r9} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ vmls.f , q10, d0[0] │ │ │ │ strls r3, [r8, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1034] @ 0xfffffbf6 │ │ │ │ strls r2, [r9], #-1039 @ 0xfffffbf1 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f34506 │ │ │ │ @ instruction: 0xf7fefe37 │ │ │ │ - rsclt fp, r3, #72, 22 @ 0x12000 │ │ │ │ + rsclt fp, r3, #76, 22 @ 0x13000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmib sp, {r0, r1, r3, r4, r7}^ │ │ │ │ andcs r2, r1, #738197504 @ 0x2c000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d6 │ │ │ │ vmlal.u , d20, d0[0] │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ @ instruction: 0xf954f7f3 │ │ │ │ - bllt 0xc698d8 │ │ │ │ + bllt 0xd698dc │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ ldreq r3, [r9], #-200 @ 0xffffff38 │ │ │ │ - blge 0x9e8dec │ │ │ │ + blge 0xae8df0 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r0, #1006632960 @ 0x3c000000 │ │ │ │ strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ - strcs r2, [pc], #-1280 @ 0x6b918 │ │ │ │ + strcs r2, [pc], #-1280 @ 0x6b91c │ │ │ │ strcs r9, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ ldc2l 7, cr15, [sl, #972]! @ 0x3cc │ │ │ │ - bllt 0x369920 │ │ │ │ + bllt 0x469924 │ │ │ │ teqpne ip, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - bicshi pc, pc, #64 @ 0x40 │ │ │ │ - blvs 0xfe746e04 │ │ │ │ + bicshi pc, sp, #64 @ 0x40 │ │ │ │ + blvs 0xfe746e08 │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ - strteq r8, [r0], #984 @ 0x3d8 │ │ │ │ - bicshi pc, r5, #0, 2 │ │ │ │ + strteq r8, [r0], #982 @ 0x3d6 │ │ │ │ + bicshi pc, r3, #0, 2 │ │ │ │ @ instruction: 0xf587fab7 │ │ │ │ svccs 0x0000096d │ │ │ │ - bichi pc, pc, #0 │ │ │ │ + bichi pc, sp, #0 │ │ │ │ strtmi r2, [r8], -r1, lsl #6 │ │ │ │ rsbscc pc, ip, r6, lsl #17 │ │ │ │ stmdbvs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9bcf0b8 │ │ │ │ + @ instruction: 0xf9aaf0b8 │ │ │ │ and r4, r3, r0, lsl #13 │ │ │ │ - stccs 5, cr3, [pc, #-4] @ 0x6b96c │ │ │ │ - tstphi r5, r2 @ p-variant is OBSOLETE │ │ │ │ + stccs 5, cr3, [pc, #-4] @ 0x6b970 │ │ │ │ + rscshi pc, r5, r2 │ │ │ │ vpmax.s8 d15, d5, d23 │ │ │ │ ldrble r0, [r7, #2001]! @ 0x7d1 │ │ │ │ eoreq pc, r5, r9, asr r8 @ │ │ │ │ @ instruction: 0xf0bb4641 │ │ │ │ - @ instruction: 0xe7f1fe19 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + ldrb pc, [r1, r7, lsl #28]! @ │ │ │ │ + subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ vsubw.u8 , q2, d11 │ │ │ │ - tstlt ip, r0, asr #8 │ │ │ │ - bfieq r4, r3, #2, #28 │ │ │ │ + tstlt sl, r3, lsl #8 │ │ │ │ + ldrbeq r4, [sp, r3, lsr #2] │ │ │ │ mcrge 5, 7, pc, cr2, cr15, {1} @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - andls r2, r6, #0, 6 │ │ │ │ - andcs r9, r1, #167772160 @ 0xa000000 │ │ │ │ + andls r2, sl, #0, 6 │ │ │ │ + andcs r9, r1, #100663296 @ 0x6000000 │ │ │ │ stmib sp, {r0, r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f93207 │ │ │ │ @ instruction: 0xf7fefda3 │ │ │ │ - vmull.u , d20, d0[1] │ │ │ │ - adclt r4, r4, #12582912 @ 0xc00000 │ │ │ │ - tstlt sl, fp, lsl #8 │ │ │ │ - strbeq r4, [r3, ip, lsr #2]! │ │ │ │ + adclt fp, r3, #200, 20 @ 0xc8000 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + tstlt sl, fp, lsl #6 │ │ │ │ + ldrbeq r4, [fp, r3, lsr #2] │ │ │ │ mcrge 5, 6, pc, cr12, cr15, {1} @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andls r2, sl, #0, 6 │ │ │ │ - andcs r9, r1, #25165824 @ 0x1800000 │ │ │ │ + andcs r9, r1, #100663296 @ 0x6000000 │ │ │ │ stmib sp, {r0, r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f93207 │ │ │ │ @ instruction: 0xf7fefe63 │ │ │ │ - @ instruction: 0xf7efbaae │ │ │ │ - bls 0x2aa47c │ │ │ │ - bcs 0x452604 │ │ │ │ - cmnphi r6, #1 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf7efbab2 │ │ │ │ + bls 0x2aa480 │ │ │ │ + bcs 0x452608 │ │ │ │ + cmnphi r2, #1 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00082a0d │ │ │ │ stmdbeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - adcspl pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + addspl pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xff32f7f2 │ │ │ │ - blt 0xfe669a08 │ │ │ │ + blt 0xfe769a0c │ │ │ │ movwne pc, #13252 @ 0x33c4 @ │ │ │ │ - blcs 0x33a628 │ │ │ │ - bge 0x769314 │ │ │ │ + blcs 0x33a62c │ │ │ │ + bge 0x869318 │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq fp, r6, r3, lsl #24 │ │ │ │ - ldrdeq fp, [r6], -r1 │ │ │ │ - andeq r9, r6, pc, asr #28 │ │ │ │ - andeq fp, r6, r7, lsr #23 │ │ │ │ - andeq fp, r6, r9, ror fp │ │ │ │ - andeq fp, r6, fp, asr #22 │ │ │ │ - andeq fp, r6, sp, lsl fp │ │ │ │ - andeq r9, r6, pc, asr #28 │ │ │ │ - andeq fp, r6, fp, ror #21 │ │ │ │ - @ instruction: 0x0006bab9 │ │ │ │ - andeq fp, r6, r7, lsl #21 │ │ │ │ - andeq fp, r6, r1, asr sl │ │ │ │ + andeq fp, r6, r7, lsl #24 │ │ │ │ + ldrdeq fp, [r6], -r5 │ │ │ │ + andeq r9, r6, fp, asr lr │ │ │ │ + andeq fp, r6, fp, lsr #23 │ │ │ │ + andeq fp, r6, sp, ror fp │ │ │ │ + andeq fp, r6, pc, asr #22 │ │ │ │ + andeq fp, r6, r1, lsr #22 │ │ │ │ + andeq r9, r6, fp, asr lr │ │ │ │ + andeq fp, r6, pc, ror #21 │ │ │ │ + @ instruction: 0x0006babd │ │ │ │ + andeq fp, r6, fp, lsl #21 │ │ │ │ + andeq fp, r6, r5, asr sl │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57e015a │ │ │ │ - movwcs sl, #6650 @ 0x19fa │ │ │ │ + movwcs sl, #6654 @ 0x19fe │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ strls r4, [r6, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0x6ba6c │ │ │ │ + streq pc, [pc, #-4] @ 0x6ba70 │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vabal.u8 , d4, d3 │ │ │ │ strls r2, [r8, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0], #-1033 @ 0xfffffbf7 │ │ │ │ @ instruction: 0xf7fa940a │ │ │ │ @ instruction: 0xf7fef867 │ │ │ │ - vst1.16 {d11-d12}, [r4 :64], sl │ │ │ │ + vst1.16 {d11-d12}, [r4 :64], lr │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r6, {r1, r2, r3, r4, r6, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r5, r6, r7, r8, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #402653184 @ 0x18000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #41480 @ 0xa208 │ │ │ │ - blx 0x1129aa0 │ │ │ │ - stmiblt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x1129aa4 │ │ │ │ + ldmiblt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - stmibge r5, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibge r9, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7fa930a │ │ │ │ @ instruction: 0xf7fef9bb │ │ │ │ - vst2.32 {d11,d13}, [r4 :256], r3 │ │ │ │ + vst2.32 {d11,d13}, [r4 :256], r7 │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r6, {r2, r3, r5, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r6, {r4, r5, r7, r8, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #402653184 @ 0x18000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #41480 @ 0xa208 │ │ │ │ @ instruction: 0xf9f0f7fa │ │ │ │ - ldmiblt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmiblt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r2, #148, 18 @ 0x250000 │ │ │ │ + andcs sl, r2, #152, 18 @ 0x260000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f94508 │ │ │ │ @ instruction: 0xf7fefc23 │ │ │ │ - @ instruction: 0xf640b983 │ │ │ │ + @ instruction: 0xf640b987 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - ldmdbge sp!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibge r1, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ strls r4, [sl, #-771] @ 0xfffffcfd │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ - strcs r3, [pc], #-1030 @ 0x6bb70 │ │ │ │ + strcs r3, [pc], #-1030 @ 0x6bb74 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ stc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ - stmdblt ip!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r0, #1671168 @ 0x198000 │ │ │ │ + andcs sl, r0, #1736704 @ 0x1a8000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f94508 │ │ │ │ @ instruction: 0xf7fefbf5 │ │ │ │ - vorr.i16 , #197 @ 0x00c5 │ │ │ │ + vorr.i16 , #201 @ 0x00c9 │ │ │ │ movwcs r4, #515 @ 0x203 │ │ │ │ stmdbge r6, {r1, r2, r9, ip, pc} │ │ │ │ andeq pc, pc, #4 │ │ │ │ andls r4, r7, #48, 12 @ 0x3000000 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andcs r9, r3, #8, 4 @ 0x80000000 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r9], #-778 @ 0xfffffcf6 │ │ │ │ @ instruction: 0xffc2f7f9 │ │ │ │ - ldmiblt r5!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmiblt r9!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - ldmdbge r9!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge sp!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7fa930a │ │ │ │ @ instruction: 0xf7fef901 │ │ │ │ - vst2.8 {d11,d13}, [r4 :128], r7 │ │ │ │ + vst2.8 {d11,d13}, [r4 :128], fp │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r6, {r5, r8, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r5, r8, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #402653184 @ 0x18000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #41480 @ 0xa208 │ │ │ │ @ instruction: 0xf936f7fa │ │ │ │ - stmdblt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdblt r2, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwne pc, #13252 @ 0x33c4 @ │ │ │ │ @ instruction: 0xf63e2b0f │ │ │ │ - andge sl, r1, #8, 18 @ 0x20000 │ │ │ │ + andge sl, r1, #12, 18 @ 0x30000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq fp, r6, r3, lsl #29 │ │ │ │ - andeq fp, r6, r7, asr lr │ │ │ │ - andeq r9, r6, pc, asr #28 │ │ │ │ - andeq r9, r6, pc, asr #28 │ │ │ │ - andeq fp, r6, fp, lsr #28 │ │ │ │ - strdeq fp, [r6], -pc @ │ │ │ │ - andeq r9, r6, pc, asr #28 │ │ │ │ - andeq fp, r6, pc, asr #27 │ │ │ │ - andeq fp, r6, r1, lsr #27 │ │ │ │ - andeq fp, r6, r3, ror sp │ │ │ │ - andeq fp, r6, r5, asr #26 │ │ │ │ - andeq r9, r6, pc, asr #28 │ │ │ │ - andeq fp, r6, r9, lsl sp │ │ │ │ - andeq fp, r6, sp, ror #25 │ │ │ │ - andeq fp, r6, r1, asr #25 │ │ │ │ - andeq fp, r6, r5, lsl #25 │ │ │ │ + andeq fp, r6, r7, lsl #29 │ │ │ │ + andeq fp, r6, fp, asr lr │ │ │ │ + andeq r9, r6, fp, asr lr │ │ │ │ + andeq r9, r6, fp, asr lr │ │ │ │ + andeq fp, r6, pc, lsr #28 │ │ │ │ + andeq fp, r6, r3, lsl #28 │ │ │ │ + andeq r9, r6, fp, asr lr │ │ │ │ + ldrdeq fp, [r6], -r3 │ │ │ │ + andeq fp, r6, r5, lsr #27 │ │ │ │ + andeq fp, r6, r7, ror sp │ │ │ │ + andeq fp, r6, r9, asr #26 │ │ │ │ + andeq r9, r6, fp, asr lr │ │ │ │ + andeq fp, r6, sp, lsl sp │ │ │ │ + strdeq fp, [r6], -r1 │ │ │ │ + andeq fp, r6, r5, asr #25 │ │ │ │ + andeq fp, r6, r9, lsl #25 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @ instruction: 0xf47e2b0f │ │ │ │ - @ instruction: 0xf8d6a8e0 │ │ │ │ + @ instruction: 0xf8d6a8e4 │ │ │ │ cmpeq r8, r8, asr #1 │ │ │ │ - ldmge fp, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge pc, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r3, #4611 @ 0x1203 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ andcs r9, r0, #1879048192 @ 0x70000000 │ │ │ │ andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ strls r2, [sl, #-515] @ 0xfffffdfd │ │ │ │ ldc2 7, cr15, [r8, #996] @ 0x3e4 │ │ │ │ - ldmdblt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdblt r1, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r6, {r1, r6, r7, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r2, r6, r7, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl, #-774] @ 0xfffffcfa │ │ │ │ strls r2, [r7], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xff14f7f9 │ │ │ │ - ldmlt r2!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmlt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r6, {r2, r3, r5, r7, fp, sp, pc} │ │ │ │ + stmdbge r6, {r4, r5, r7, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl, #-774] @ 0xfffffcfa │ │ │ │ strls r2, [r7], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ mrc2 7, 3, pc, cr0, cr9, {7} │ │ │ │ - ldmlt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmialt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r6, {r1, r2, r4, r7, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r3, r4, r7, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl, #-774] @ 0xfffffcfa │ │ │ │ strls r2, [r7], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ mcr2 7, 5, pc, cr8, cr9, {7} @ │ │ │ │ - stmlt r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmlt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r2, #128, 16 @ 0x800000 │ │ │ │ + andcs sl, r2, #132, 16 @ 0x840000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f94508 │ │ │ │ @ instruction: 0xf7fefb71 │ │ │ │ - @ instruction: 0xf640b86f │ │ │ │ + @ instruction: 0xf640b873 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - stmdage r9!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage sp!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ strls r4, [sl, #-771] @ 0xfffffcfd │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ - strcs r3, [pc], #-1030 @ 0x6bd98 │ │ │ │ + strcs r3, [pc], #-1030 @ 0x6bd9c │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x1729d86 │ │ │ │ - ldmdalt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x1729d8a │ │ │ │ + ldmdalt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r0, #5373952 @ 0x520000 │ │ │ │ + andcs sl, r0, #5636096 @ 0x560000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f94508 │ │ │ │ @ instruction: 0xf7fefb43 │ │ │ │ - @ instruction: 0xf004b841 │ │ │ │ - blcs 0x42ca14 │ │ │ │ - ldmdage fp!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf004b845 │ │ │ │ + blcs 0x42ca18 │ │ │ │ + ldmdage pc!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r6, {r1, r2, r8, r9, ip, pc} │ │ │ │ andls r2, r7, #0, 6 │ │ │ │ andcs r4, r3, #48, 12 @ 0x3000000 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwls r9, #38154 @ 0x950a │ │ │ │ @ instruction: 0xf7f99408 │ │ │ │ @ instruction: 0xf7fefcf9 │ │ │ │ - @ instruction: 0xf640b89e │ │ │ │ + @ instruction: 0xf640b8a2 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - stmdage r3!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdage r7!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vsubl.u8 q9, d4, d15 │ │ │ │ movwls r3, #25603 @ 0x6403 │ │ │ │ movwcs r9, #1290 @ 0x50a │ │ │ │ stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f92308 │ │ │ │ @ instruction: 0xf7fefdb9 │ │ │ │ - @ instruction: 0xf640b813 │ │ │ │ + @ instruction: 0xf640b817 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - stmdage sp, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage r1, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vsubl.u8 q9, d4, d15 │ │ │ │ movwls r3, #25603 @ 0x6403 │ │ │ │ movwcs r9, #1290 @ 0x50a │ │ │ │ stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f92308 │ │ │ │ - @ instruction: 0xf7fdfdf1 │ │ │ │ - @ instruction: 0xf404bffd │ │ │ │ + @ instruction: 0xf7fefdf1 │ │ │ │ + vst2.8 {d11-d12}, [r4], r1 │ │ │ │ @ instruction: 0xf5b3437f │ │ │ │ @ instruction: 0xf47d4f70 │ │ │ │ - stmdbge r6, {r1, r2, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r3, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6be78 │ │ │ │ + streq pc, [pc], #-4 @ 0x6be7c │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f34507 │ │ │ │ @ instruction: 0xf7fefabd │ │ │ │ - vst2.16 {d11-d12}, [r4 :64], ip │ │ │ │ + vst2.16 {d11-d12}, [r4 :128], r0 │ │ │ │ @ instruction: 0xf5b3437f │ │ │ │ @ instruction: 0xf47d4f70 │ │ │ │ - stmdbge r6, {r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6bea4 │ │ │ │ + streq pc, [pc], #-4 @ 0x6bea8 │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f34507 │ │ │ │ @ instruction: 0xf7fefaa7 │ │ │ │ - andls fp, r8, #4587520 @ 0x460000 │ │ │ │ + andls fp, r8, #4849664 @ 0x4a0000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf6499300 │ │ │ │ vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ strcs r0, [r1], #-517 @ 0xfffffdfb │ │ │ │ strls r9, [r9, -sl, lsl #10] │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24506 │ │ │ │ @ instruction: 0xf7fefac7 │ │ │ │ - stmib sp, {r2, r4, r5, fp, ip, sp, pc}^ │ │ │ │ + stmib sp, {r3, r4, r5, fp, ip, sp, pc}^ │ │ │ │ movwcs r5, #521 @ 0x209 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf6499300 │ │ │ │ vmvn.i32 q11, #3328 @ 0x00000d00 │ │ │ │ strcs r0, [r1], #-517 @ 0xfffffdfb │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24506 │ │ │ │ @ instruction: 0xf7fefab5 │ │ │ │ - rsbeq fp, r7, #2228224 @ 0x220000 │ │ │ │ - @ instruction: 0x81b7f101 │ │ │ │ + rsbeq fp, r7, #2490368 @ 0x260000 │ │ │ │ + @ instruction: 0x81b3f101 │ │ │ │ ldmdavs sl, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ andcc pc, r3, #134217731 @ 0x8000003 │ │ │ │ vpmax.s8 d18, d1, d2 │ │ │ │ - stmdacs r0, {r1, r3, r4, r5, r6, r7, r8, sl, pc} │ │ │ │ - ldmdage r5, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r2, r3, r4, r6, r7, r8, sl, pc} │ │ │ │ + ldmdage r9, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ smlalbteq pc, sl, r4, r3 @ │ │ │ │ @ instruction: 0xf0012900 │ │ │ │ - @ instruction: 0xf5b187b9 │ │ │ │ + @ instruction: 0xf5b18799 │ │ │ │ @ instruction: 0xf47d6f80 │ │ │ │ - blvs 0xfe717d80 │ │ │ │ + blvs 0xfe717d94 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - svcge 0x0091f43d │ │ │ │ - b 0x14470a0 │ │ │ │ + svcge 0x0095f43d │ │ │ │ + b 0x14470a4 │ │ │ │ @ instruction: 0xf4134914 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - @ instruction: 0xf009af8a │ │ │ │ + @ instruction: 0xf009af8e │ │ │ │ @ instruction: 0xf1a7070d │ │ │ │ submi r0, r7, #13 │ │ │ │ svccs 0x00004147 │ │ │ │ - svcge 0x0081f47d │ │ │ │ + svcge 0x0085f47d │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00f1f43d │ │ │ │ + stmdacs r0, {r0, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00f5f43d │ │ │ │ @ instruction: 0xf02e4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00ebf43d │ │ │ │ - blx 0xa8248 │ │ │ │ + stmdacs r0, {r0, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00eff43d │ │ │ │ + @ instruction: 0xf9eef0b7 │ │ │ │ @ instruction: 0xf0b74680 │ │ │ │ - @ instruction: 0x4605f9fd │ │ │ │ + strmi pc, [r5], -fp, ror #19 │ │ │ │ andeq pc, pc, #9 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ strpl pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf97ef7f0 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0bb4640 │ │ │ │ - @ instruction: 0xf1c4fe07 │ │ │ │ + @ instruction: 0xf1c4fdf5 │ │ │ │ andcs r0, r1, r4, lsl #8 │ │ │ │ @ instruction: 0xf0b740a0 │ │ │ │ - strmi pc, [r4], -r3, lsr #29 │ │ │ │ + @ instruction: 0x4604fe91 │ │ │ │ @ instruction: 0xf0b72010 │ │ │ │ - @ instruction: 0x4623fe9f │ │ │ │ + strtmi pc, [r3], -sp, lsl #29 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andhi lr, r0, sp, asr #19 │ │ │ │ @ instruction: 0xf0bc200f │ │ │ │ - blmi 0xff12bc98 │ │ │ │ + blmi 0xff0ebc54 │ │ │ │ svcne 0x0070ee1d │ │ │ │ rscseq pc, r0, r7, asr #4 │ │ │ │ addscs pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiapl fp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ @ instruction: 0xf6406801 │ │ │ │ vshr.s64 q8, q0, #64 │ │ │ │ strmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ cmnpvc r9, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ mvneq pc, #208, 16 @ 0xd00000 │ │ │ │ - @ instruction: 0xf8f0f0b8 │ │ │ │ + @ instruction: 0xf8def0b8 │ │ │ │ ldrtmi r2, [r0], -sp, lsl #6 │ │ │ │ @ instruction: 0xf01560f3 │ │ │ │ - @ instruction: 0xf7fdf9d5 │ │ │ │ - tstcs r0, #664 @ 0x298 │ │ │ │ + @ instruction: 0xf7fdf9ad │ │ │ │ + tstcs r0, #680 @ 0x2a8 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ @ instruction: 0xf001429a │ │ │ │ - vshl.s8 q4, q3, │ │ │ │ - @ instruction: 0x23208257 │ │ │ │ + vshl.s8 d8, d31, d17 │ │ │ │ + @ instruction: 0x23208253 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf001429a │ │ │ │ - @ instruction: 0xf5b284de │ │ │ │ + @ instruction: 0xf5b284c5 │ │ │ │ @ instruction: 0xf47d1f00 │ │ │ │ - stmdbge r6, {r1, r2, r3, r4, r8, r9, sl, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ - vmlal.s , d0, d1[7] │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f0950a │ │ │ │ - @ instruction: 0xf7fdfd73 │ │ │ │ - tstcs r0, #15, 30 @ 0x3c │ │ │ │ - msreq CPSR_, #192, 4 │ │ │ │ - @ instruction: 0xf001429a │ │ │ │ - vcgt.s8 d8, d17, d14 │ │ │ │ - @ instruction: 0x23208344 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf001429a │ │ │ │ - @ instruction: 0xf5b283c5 │ │ │ │ - @ instruction: 0xf47d1f00 │ │ │ │ - stmdbge r6, {r2, r3, r4, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ + tstls r6, r2, lsr #30 │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ + rsbcc pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ + strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + ldc2l 7, cr15, [r4, #-960]! @ 0xfffffc40 │ │ │ │ + svclt 0x0014f7fd │ │ │ │ + vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + addsmi r0, sl, #32, 6 @ 0x80000000 │ │ │ │ + orrhi pc, r4, #1 │ │ │ │ + teqphi sp, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ + vsubw.s8 q9, q0, d16 │ │ │ │ + addsmi r0, sl, #16, 6 @ 0x40000000 │ │ │ │ + @ instruction: 0x83baf001 │ │ │ │ + svcne 0x0000f5b2 │ │ │ │ + svcge 0x0001f47d │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + vmla.i8 d26, d9, d6 │ │ │ │ vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f0950a │ │ │ │ - @ instruction: 0xf7fdfd51 │ │ │ │ - strtmi fp, [r9], -sp, ror #29 │ │ │ │ + @ instruction: 0xf7fdfd53 │ │ │ │ + @ instruction: 0x4629bef3 │ │ │ │ @ instruction: 0xf7f24630 │ │ │ │ - @ instruction: 0xf7fdfc3f │ │ │ │ - @ instruction: 0xf896bf5c │ │ │ │ + @ instruction: 0xf7fdfc41 │ │ │ │ + @ instruction: 0xf896bf62 │ │ │ │ ldrdlt r3, [r3, -r1]! │ │ │ │ ldrdcc pc, [ip], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57e07da │ │ │ │ - @ instruction: 0xf648aacd │ │ │ │ + @ instruction: 0xf648aad3 │ │ │ │ vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ strhi lr, [r6, -sp, asr #19] │ │ │ │ stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f03309 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfefa91b0 │ │ │ │ - svclt 0x0041f7fd │ │ │ │ + stmdacs r0, {r0, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xff1291b0 │ │ │ │ + svclt 0x0047f7fd │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ @ instruction: 0xf8d6b123 │ │ │ │ ldrbeq r3, [fp, ip, asr #1] │ │ │ │ - ldmdbge sl, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge r0!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ eoreq pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ strls r8, [r8, #-1798] @ 0xfffff8fa │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - stc2 7, cr15, [ip], {240} @ 0xf0 │ │ │ │ + stc2 7, cr15, [lr], {240} @ 0xf0 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fda909 │ │ │ │ - @ instruction: 0xf3c4bf26 │ │ │ │ - strls r4, [fp, -r3, lsl #4] │ │ │ │ - strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - blx 0x1258590 │ │ │ │ - ldrbeq pc, [fp, r2, lsl #6] @ │ │ │ │ - blge 0xba9604 │ │ │ │ + @ instruction: 0xf7fda90f │ │ │ │ + @ instruction: 0xf3c4bf2c │ │ │ │ + strls r5, [fp, -r0, asr #4] │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + blx 0x1258588 │ │ │ │ + ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ + blge 0xc29604 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strcs r2, [r1, #-768] @ 0xfffffd00 │ │ │ │ - stmib sp, {r1, r3, sl, ip, pc}^ │ │ │ │ - stmib sp, {r1, r2, r8, sl, sp}^ │ │ │ │ + stmib sp, {r1, r3, r9, ip, pc}^ │ │ │ │ + stmib sp, {r1, r2, r8, sl, lr}^ │ │ │ │ @ instruction: 0xf7f93308 │ │ │ │ - @ instruction: 0xf7fdf9ed │ │ │ │ - stmdbcs sp, {r1, r2, r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdf9ef │ │ │ │ + stmdbcs sp, {r2, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ - stmdbcs sp, {r0, r2, r4, r5, r6, fp, ip, sp, pc} │ │ │ │ + stmdbcs sp, {r0, r1, r3, r4, r5, r6, fp, ip, sp, pc} │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ - @ instruction: 0xf7eebea0 │ │ │ │ - svcls 0x0007febf │ │ │ │ + @ instruction: 0xf7eebea5 │ │ │ │ + svcls 0x0007fec1 │ │ │ │ movwpl lr, #39389 @ 0x99dd │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0b741dd │ │ │ │ - svccs 0x000ff90f │ │ │ │ + svccs 0x000ff8ff │ │ │ │ @ instruction: 0xf0404604 │ │ │ │ - @ instruction: 0xf8968741 │ │ │ │ + @ instruction: 0xf896873f │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ blcs 0x7da20 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7ec2204 │ │ │ │ strtmi pc, [r8], -r5, lsl #25 │ │ │ │ - ldc2 0, cr15, [r8, #732]! @ 0x2dc │ │ │ │ + stc2 0, cr15, [r8, #732]! @ 0x2dc │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf7fdfeff │ │ │ │ - @ instruction: 0xf7eebee0 │ │ │ │ - svcls 0x0007fe9d │ │ │ │ + @ instruction: 0xf7eebee6 │ │ │ │ + svcls 0x0007fe9f │ │ │ │ movwpl lr, #39389 @ 0x99dd │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0b741dd │ │ │ │ - svccs 0x000ff8ed │ │ │ │ + svccs 0x000ff8dd │ │ │ │ @ instruction: 0xf0404604 │ │ │ │ - @ instruction: 0xf8968705 │ │ │ │ + @ instruction: 0xf8968703 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ blcs 0x7da64 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7ec2204 │ │ │ │ strtmi pc, [r8], -r3, ror #24 │ │ │ │ - ldc2 0, cr15, [r6, #732] @ 0x2dc │ │ │ │ + stc2 0, cr15, [r6, #732] @ 0x2dc │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf7fdfe61 │ │ │ │ - @ instruction: 0xf7eebebe │ │ │ │ - movwcs pc, #7803 @ 0x1e7b @ │ │ │ │ + @ instruction: 0xf7eebec4 │ │ │ │ + movwcs pc, #7805 @ 0x1e7d @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - subcs pc, r9, #74448896 @ 0x4700000 │ │ │ │ + eorcs pc, r9, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f29500 │ │ │ │ - @ instruction: 0xf7fdfaef │ │ │ │ - @ instruction: 0xf404beb0 │ │ │ │ + @ instruction: 0xf7fdfaf1 │ │ │ │ + @ instruction: 0xf404beb6 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf43d4f70 │ │ │ │ - @ instruction: 0xf8d6aeaa │ │ │ │ + @ instruction: 0xf8d6aeb0 │ │ │ │ stmdbge r6, {r3, r7, ip, sp} │ │ │ │ ldrtmi r9, [r0], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0032209 │ │ │ │ rsclt r0, r5, #1006632960 @ 0x3c000000 │ │ │ │ vabal.u8 , d4, d11 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ strls r2, [sl], #-1280 @ 0xfffffb00 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f34506 │ │ │ │ - @ instruction: 0xf7fdf981 │ │ │ │ - @ instruction: 0xf004be92 │ │ │ │ + @ instruction: 0xf7fdf983 │ │ │ │ + @ instruction: 0xf004be98 │ │ │ │ blcs 0x8ecee8 │ │ │ │ - ldrthi pc, [ip], #-513 @ 0xfffffdff @ │ │ │ │ + strthi pc, [r1], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf63e2b22 │ │ │ │ - andge sl, r1, #168960 @ 0x29400 │ │ │ │ + andge sl, r1, #174080 @ 0x2a800 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ muleq r6, r7, r3 │ │ │ │ - andeq sl, r6, r1, ror r9 │ │ │ │ + andeq sl, r6, fp, ror r9 │ │ │ │ andeq ip, r6, r9, asr r3 │ │ │ │ - andeq sl, r6, r1, ror r9 │ │ │ │ - andeq sl, r6, r1, ror r9 │ │ │ │ - andeq sl, r6, r1, ror r9 │ │ │ │ - andeq sl, r6, r1, ror r9 │ │ │ │ - andeq sl, r6, r1, ror r9 │ │ │ │ - andeq sl, r6, r1, ror r9 │ │ │ │ - andeq sl, r6, r1, ror r9 │ │ │ │ - andeq sl, r6, r1, ror r9 │ │ │ │ - andeq sl, r6, r1, ror r9 │ │ │ │ - andeq sl, r6, r1, ror r9 │ │ │ │ - andeq sl, r6, r1, ror r9 │ │ │ │ - andeq sl, r6, r1, ror r9 │ │ │ │ - andeq sl, r6, r1, ror r9 │ │ │ │ - andeq sl, r6, r1, ror r9 │ │ │ │ - andeq sl, r6, r1, ror r9 │ │ │ │ + andeq sl, r6, fp, ror r9 │ │ │ │ + andeq sl, r6, fp, ror r9 │ │ │ │ + andeq sl, r6, fp, ror r9 │ │ │ │ + andeq sl, r6, fp, ror r9 │ │ │ │ + andeq sl, r6, fp, ror r9 │ │ │ │ + andeq sl, r6, fp, ror r9 │ │ │ │ + andeq sl, r6, fp, ror r9 │ │ │ │ + andeq sl, r6, fp, ror r9 │ │ │ │ + andeq sl, r6, fp, ror r9 │ │ │ │ + andeq sl, r6, fp, ror r9 │ │ │ │ + andeq sl, r6, fp, ror r9 │ │ │ │ + andeq sl, r6, fp, ror r9 │ │ │ │ + andeq sl, r6, fp, ror r9 │ │ │ │ + andeq sl, r6, fp, ror r9 │ │ │ │ + andeq sl, r6, fp, ror r9 │ │ │ │ andeq ip, r6, fp, lsl r3 │ │ │ │ - andeq sl, r6, r1, ror r9 │ │ │ │ - andeq sl, r6, r1, ror r9 │ │ │ │ - andeq sl, r6, r1, ror r9 │ │ │ │ - andeq sl, r6, r1, ror r9 │ │ │ │ - andeq sl, r6, r1, ror r9 │ │ │ │ - andeq sl, r6, r1, ror r9 │ │ │ │ - andeq sl, r6, r1, ror r9 │ │ │ │ - andeq sl, r6, r1, ror r9 │ │ │ │ - andeq sl, r6, r1, ror r9 │ │ │ │ - andeq sl, r6, r1, ror r9 │ │ │ │ - andeq sl, r6, r1, ror r9 │ │ │ │ - andeq sl, r6, r1, ror r9 │ │ │ │ - andeq sl, r6, r1, ror r9 │ │ │ │ + andeq sl, r6, fp, ror r9 │ │ │ │ + andeq sl, r6, fp, ror r9 │ │ │ │ + andeq sl, r6, fp, ror r9 │ │ │ │ + andeq sl, r6, fp, ror r9 │ │ │ │ + andeq sl, r6, fp, ror r9 │ │ │ │ + andeq sl, r6, fp, ror r9 │ │ │ │ + andeq sl, r6, fp, ror r9 │ │ │ │ + andeq sl, r6, fp, ror r9 │ │ │ │ + andeq sl, r6, fp, ror r9 │ │ │ │ + andeq sl, r6, fp, ror r9 │ │ │ │ + andeq sl, r6, fp, ror r9 │ │ │ │ + andeq sl, r6, fp, ror r9 │ │ │ │ + andeq sl, r6, fp, ror r9 │ │ │ │ ldrdeq ip, [r6], -r5 │ │ │ │ - andeq sl, r6, r1, ror r9 │ │ │ │ + andeq sl, r6, fp, ror r9 │ │ │ │ @ instruction: 0x0006c2bd │ │ │ │ - umulleq r3, sl, r8, pc @ │ │ │ │ + umulleq r3, sl, r4, pc @ │ │ │ │ @ instruction: 0xf53e0423 │ │ │ │ - @ instruction: 0xf404ab60 │ │ │ │ + @ instruction: 0xf404ab65 │ │ │ │ @ instruction: 0xf5b36360 │ │ │ │ @ instruction: 0xf0016f60 │ │ │ │ - strtmi r8, [r1], -sp, ror #13 │ │ │ │ + strtmi r8, [r1], -pc, asr #13 │ │ │ │ @ instruction: 0xf8cda806 │ │ │ │ mvneq r8, #36 @ 0x24 │ │ │ │ @ instruction: 0xf101970a │ │ │ │ - @ instruction: 0xf7ee8605 │ │ │ │ + @ instruction: 0xf7ee85e7 │ │ │ │ vpadd.i8 , q5, │ │ │ │ - vsubl.s8 , d0, d1 │ │ │ │ + vmlal.s q10, d16, d1[4] │ │ │ │ stmdbge r6, {r1, r4, r9} │ │ │ │ @ instruction: 0xf7f74630 │ │ │ │ - stmdacs r0, {r0, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 1, pc, cr1, cr13, {3} @ │ │ │ │ + stmdacs r0, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 1, pc, cr7, cr13, {3} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ blx 0x3aa2be │ │ │ │ blls 0x1f530c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - subsne pc, sp, #74448896 @ 0x4700000 │ │ │ │ + eorsne pc, sp, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f29400 │ │ │ │ - @ instruction: 0xf7fdf8a3 │ │ │ │ - strteq fp, [r3], #-3600 @ 0xfffff1f0 │ │ │ │ - blge 0xce981c │ │ │ │ + @ instruction: 0xf7fdf8a5 │ │ │ │ + strteq fp, [r3], #-3606 @ 0xfffff1ea │ │ │ │ + blge 0xe2981c │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - ldrbthi pc, [r1], -r1 @ │ │ │ │ + ldrbhi pc, [r3], -r1 @ │ │ │ │ strtmi r9, [r1], -sl, lsl #14 │ │ │ │ @ instruction: 0xf8cda806 │ │ │ │ mvneq r8, #36 @ 0x24 │ │ │ │ - ldrbhi pc, [fp, #-257] @ 0xfffffeff @ │ │ │ │ + ldrhi pc, [sp, #-257]! @ 0xfffffeff │ │ │ │ blx 0x92a2fe │ │ │ │ - submi pc, r5, #-1610612732 @ 0xa0000004 │ │ │ │ + eormi pc, r5, #-1610612732 @ 0xa0000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff5af7f7 │ │ │ │ + @ instruction: 0xff5cf7f7 │ │ │ │ sbcsle r2, r1, r0, lsl #16 │ │ │ │ - ldcllt 7, cr15, [r1, #1012]! @ 0x3f4 │ │ │ │ + ldcllt 7, cr15, [r7, #1012]! @ 0x3f4 │ │ │ │ @ instruction: 0xf53e0421 │ │ │ │ - @ instruction: 0xf404ab12 │ │ │ │ + @ instruction: 0xf404ab17 │ │ │ │ @ instruction: 0xf5b36360 │ │ │ │ @ instruction: 0xf0016f60 │ │ │ │ - @ instruction: 0x46218715 │ │ │ │ + @ instruction: 0x462186f7 │ │ │ │ @ instruction: 0xf8cda806 │ │ │ │ mvneq r8, #36 @ 0x24 │ │ │ │ @ instruction: 0xf101970a │ │ │ │ - @ instruction: 0xf7ee85c6 │ │ │ │ + @ instruction: 0xf7ee85a8 │ │ │ │ vqdmulh.s d31, d10, d3 │ │ │ │ - vmlal.s , d0, d1[5] │ │ │ │ + vmlal.s , d0, d1[1] │ │ │ │ stmdbge r6, {r1, r4, r9} │ │ │ │ @ instruction: 0xf7f74630 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fdd0b2 │ │ │ │ - @ instruction: 0xf3c4bdd2 │ │ │ │ + @ instruction: 0xf3c4bdd8 │ │ │ │ @ instruction: 0xf0141381 │ │ │ │ @ instruction: 0xf0010fc0 │ │ │ │ - blcs 0x10d884 │ │ │ │ - bge 0xff9a95a4 │ │ │ │ + blcs 0x10d80c │ │ │ │ + bge 0xffae95a4 │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ strls r9, [sl, #-1289] @ 0xfffffaf7 │ │ │ │ blx 0xff5aa370 │ │ │ │ @ instruction: 0xf57e03e0 │ │ │ │ - @ instruction: 0xf648aae1 │ │ │ │ + @ instruction: 0xf648aae6 │ │ │ │ vmvn.i32 d20, #2304 @ 0x00000900 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f74630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff4a94cc │ │ │ │ - ldclt 7, cr15, [r3, #1012]! @ 0x3f4 │ │ │ │ + stmdacs r0, {r0, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xff5e94cc │ │ │ │ + ldclt 7, cr15, [r9, #1012]! @ 0x3f4 │ │ │ │ orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ svceq 0x00c0f014 │ │ │ │ - strhi pc, [r5, #1]! │ │ │ │ + strhi pc, [r7, #1] │ │ │ │ @ instruction: 0xf47e2b02 │ │ │ │ - strtmi sl, [r1], -r5, asr #21 │ │ │ │ + strtmi sl, [r1], -sl, asr #21 │ │ │ │ strls sl, [r9, #-2054] @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7ee950a │ │ │ │ mvneq pc, #741376 @ 0xb5000 │ │ │ │ - bge 0xff1299f4 │ │ │ │ + bge 0xff2699f4 │ │ │ │ subsvs pc, r9, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - mcr2 7, 1, pc, cr0, cr7, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr2, cr7, {7} @ │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fdaab1 │ │ │ │ - @ instruction: 0xf404bd94 │ │ │ │ + @ instruction: 0xf7fdaab6 │ │ │ │ + @ instruction: 0xf404bd9a │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf53d0699 │ │ │ │ - @ instruction: 0xf8d6ad8a │ │ │ │ + @ instruction: 0xf8d6ad90 │ │ │ │ rsclt r3, r2, #136 @ 0x88 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r8, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [r8, #-1280] @ 0xfffffb00 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf860f7f3 │ │ │ │ - ldcllt 7, cr15, [r1, #-1012]! @ 0xfffffc0c │ │ │ │ + @ instruction: 0xf862f7f3 │ │ │ │ + ldcllt 7, cr15, [r7, #-1012]! @ 0xfffffc0c │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - rschi pc, r9, r1 │ │ │ │ + rschi pc, r4, r1 │ │ │ │ vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - sbcshi pc, r4, r1 │ │ │ │ + sbchi pc, pc, r1 │ │ │ │ svcne 0x0010f1b3 │ │ │ │ - stclge 4, cr15, [fp], #500 @ 0x1f4 │ │ │ │ + ldclge 4, cr15, [r1], #500 @ 0x1f4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ streq pc, [pc], #-4 @ 0x6c48c │ │ │ │ stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f23406 │ │ │ │ - @ instruction: 0xf7fdfcab │ │ │ │ - @ instruction: 0xf1b3bcdd │ │ │ │ + @ instruction: 0xf7fdfcad │ │ │ │ + @ instruction: 0xf1b3bce3 │ │ │ │ @ instruction: 0xf47d1f10 │ │ │ │ - @ instruction: 0xf404acd8 │ │ │ │ + @ instruction: 0xf404acde │ │ │ │ vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ vmlal.u8 q10, d4, d3 │ │ │ │ @ instruction: 0xf0042903 │ │ │ │ @ instruction: 0xf5b3070f │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ - @ instruction: 0xf89687c4 │ │ │ │ + @ instruction: 0xf89687c2 │ │ │ │ ldmib r6, {r0, r4, r6, r7, ip}^ │ │ │ │ stmdbcs r0, {r1, r4, r5, r9, ip, sp} │ │ │ │ - ldrbhi pc, [r0], -r0 @ │ │ │ │ + strbhi pc, [lr], -r0 @ │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ blcs 0x6d0d4 │ │ │ │ - ldcge 4, cr15, [pc], #500 @ 0x6c6c8 │ │ │ │ + stclge 4, cr15, [r5], {125} @ 0x7d │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ andls r4, r0, #48, 12 @ 0x3000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strls r9, [sl, #-1800] @ 0xfffff8f8 │ │ │ │ @ instruction: 0xf7f09409 │ │ │ │ - @ instruction: 0xf7fdfeb9 │ │ │ │ - andscs fp, r0, #2432 @ 0x980 │ │ │ │ + @ instruction: 0xf7fdfebb │ │ │ │ + andscs fp, r0, #44, 26 @ 0xb00 │ │ │ │ subseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - eorcs r8, r0, #213 @ 0xd5 │ │ │ │ + eorcs r8, r0, #207 @ 0xcf │ │ │ │ subseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - @ instruction: 0xf5b380bc │ │ │ │ + @ instruction: 0xf5b380b6 │ │ │ │ @ instruction: 0xf47d0fa0 │ │ │ │ - vmull.u8 q13, d20, d16 │ │ │ │ + vmull.u8 q13, d20, d22 │ │ │ │ stmdbge r6, {r0, r1, r8, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #29185 @ 0x7201 │ │ │ │ @ instruction: 0xf0042300 │ │ │ │ strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [sl, #-1032] @ 0xfffffbf8 │ │ │ │ - ldc2l 7, cr15, [ip, #-960]! @ 0xfffffc40 │ │ │ │ - stclt 7, cr15, [lr], {253} @ 0xfd │ │ │ │ + ldc2l 7, cr15, [lr, #-960]! @ 0xfffffc40 │ │ │ │ + ldclt 7, cr15, [r4], {253} @ 0xfd │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ ldrmi r2, [sl], -r8, lsl #8 │ │ │ │ @ instruction: 0xf7f1950a │ │ │ │ - @ instruction: 0xf7fdf9b7 │ │ │ │ - @ instruction: 0xf404bc79 │ │ │ │ + @ instruction: 0xf7fdf9b9 │ │ │ │ + @ instruction: 0xf404bc7f │ │ │ │ vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 q9, q2, d3 │ │ │ │ tstls r7, r3, lsl #4 │ │ │ │ streq pc, [pc, #-4] @ 0x6c570 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - eorshi pc, r5, r1 │ │ │ │ + eorshi pc, r0, r1 │ │ │ │ andcs r9, r1, #8, 4 @ 0x80000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r5, #25609 @ 0x6409 │ │ │ │ - mrc2 7, 3, pc, cr2, cr1, {7} │ │ │ │ - ldcllt 7, cr15, [r3], {253} @ 0xfd │ │ │ │ + mrc2 7, 3, pc, cr4, cr1, {7} │ │ │ │ + ldcllt 7, cr15, [r9], {253} @ 0xfd │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57d071a │ │ │ │ - vmov.i32 q13, #51455 @ 0x0000c8ff │ │ │ │ + vmov.i32 q13, #52991 @ 0x0000ceff │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r2, r7, #0, 6 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [sl, #-513] @ 0xfffffdff │ │ │ │ - @ instruction: 0xffa6f7f0 │ │ │ │ - ldclt 7, cr15, [r9], #1012 @ 0x3f4 │ │ │ │ + @ instruction: 0xffa8f7f0 │ │ │ │ + ldclt 7, cr15, [pc], #1012 @ 0x6c9c0 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ stmdami r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ streq pc, [pc, -r4] │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - ldrbhi pc, [lr, r0] @ │ │ │ │ + ldrbhi pc, [sl, r0] @ │ │ │ │ smullsne pc, r1, r6, r8 @ │ │ │ │ eorscc lr, r2, #3506176 @ 0x358000 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - bicsmi r8, r2, #817889280 @ 0x30c00000 │ │ │ │ + bicsmi r8, r2, #809500672 @ 0x30400000 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - movwls sl, #3114 @ 0xc2a │ │ │ │ + movwls sl, #3120 @ 0xc30 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmib sp, {r3, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f04509 │ │ │ │ - @ instruction: 0xf7fdfe23 │ │ │ │ - @ instruction: 0xf404bc90 │ │ │ │ + @ instruction: 0xf7fdfe25 │ │ │ │ + @ instruction: 0xf404bc96 │ │ │ │ vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ vmlal.u8 q10, d4, d3 │ │ │ │ @ instruction: 0xf0042903 │ │ │ │ @ instruction: 0xf5b3070f │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ - stmdbge r6, {r0, r1, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ + stmdbge r6, {r1, r2, r3, r4, r6, r7, r8, r9, sl, pc} │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf88af7f1 │ │ │ │ - stclt 7, cr15, [r0], {253} @ 0xfd │ │ │ │ + @ instruction: 0xf88cf7f1 │ │ │ │ + stclt 7, cr15, [r6], {253} @ 0xfd │ │ │ │ smullsne pc, r1, r6, r8 @ │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ ldrdcs pc, [ip], #134 @ 0x86 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - bicsmi r8, r2, #-184549376 @ 0xf5000000 │ │ │ │ + bicsmi r8, r2, #-218103808 @ 0xf3000000 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - andcs sl, r1, #240, 22 @ 0x3c000 │ │ │ │ + andcs sl, r1, #251904 @ 0x3d800 │ │ │ │ andls sl, r0, #98304 @ 0x18000 │ │ │ │ andcs r4, r2, #48, 12 @ 0x3000000 │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ strls r2, [r6, #-1283] @ 0xfffffafd │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0xf0049507 │ │ │ │ vabal.u8 q8, d4, d15 │ │ │ │ strls r3, [r8, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f09409 │ │ │ │ - @ instruction: 0xf7fdfde3 │ │ │ │ - stmdbge r6, {r4, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdfde5 │ │ │ │ + stmdbge r6, {r1, r2, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ movwls r4, #25091 @ 0x6203 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r9], #-775 @ 0xfffffcf9 │ │ │ │ - blx 0xfec2a686 │ │ │ │ - bllt 0xff2aa6b8 │ │ │ │ + blx 0xfecaa686 │ │ │ │ + bllt 0xff42a6b8 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4630461a │ │ │ │ strls r2, [r6, #-1280] @ 0xfffffb00 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ strls r4, [r8, #-1283] @ 0xfffffafd │ │ │ │ streq pc, [pc, #-4] @ 0x6c6dc │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ - stc2 7, cr15, [r4, #-964] @ 0xfffffc3c │ │ │ │ - stclt 7, cr15, [r7], #-1012 @ 0xfffffc0c │ │ │ │ + stc2 7, cr15, [r6, #-964] @ 0xfffffc3c │ │ │ │ + stclt 7, cr15, [sp], #-1012 @ 0xfffffc0c │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57d071f │ │ │ │ - movwcs sl, #7084 @ 0x1bac │ │ │ │ + movwcs sl, #7090 @ 0x1bb2 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [sl, #-1562] @ 0xfffff9e6 │ │ │ │ - mrc2 7, 7, pc, cr10, cr0, {7} │ │ │ │ - stclt 7, cr15, [sp], {253} @ 0xfd │ │ │ │ + mrc2 7, 7, pc, cr12, cr0, {7} │ │ │ │ + ldclt 7, cr15, [r3], {253} @ 0xfd │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57d071b │ │ │ │ - @ instruction: 0xf3c4ab92 │ │ │ │ + @ instruction: 0xf3c4ab98 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r2, r7, #67108864 @ 0x4000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [sl, #-512] @ 0xfffffe00 │ │ │ │ - mcr2 7, 7, pc, cr0, cr0, {7} @ │ │ │ │ - bllt 0xffd6a74c │ │ │ │ + mcr2 7, 7, pc, cr2, cr0, {7} @ │ │ │ │ + bllt 0xffeea74c │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ andcs r9, r1, #-1879048192 @ 0x90000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf7f1940a │ │ │ │ - @ instruction: 0xf7fdfcbb │ │ │ │ - @ instruction: 0xf404bbde │ │ │ │ + @ instruction: 0xf7fdfcbd │ │ │ │ + @ instruction: 0xf404bbe4 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf47d4f70 │ │ │ │ - stmdbge r6, {r1, r5, r6, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r3, r5, r6, r8, r9, fp, sp, pc} │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r9, #25865 @ 0x6509 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ @ instruction: 0xf004950a │ │ │ │ movwls r0, #29711 @ 0x740f │ │ │ │ @ instruction: 0xf7f19408 │ │ │ │ - @ instruction: 0xf7fdf9b9 │ │ │ │ - @ instruction: 0xf8d6bb51 │ │ │ │ + @ instruction: 0xf7fdf9bb │ │ │ │ + @ instruction: 0xf8d6bb57 │ │ │ │ ldreq r3, [sl, -r8, asr #1] │ │ │ │ - blge 0x1369db0 │ │ │ │ + blge 0x14e9db0 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r4, #4611 @ 0x1203 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, r0, #8, 8 @ 0x8000000 │ │ │ │ @ instruction: 0xf7f1950a │ │ │ │ - @ instruction: 0xf7fdfa29 │ │ │ │ - @ instruction: 0xf8d6bbac │ │ │ │ + @ instruction: 0xf7fdfa2b │ │ │ │ + @ instruction: 0xf8d6bbb2 │ │ │ │ ldreq r3, [r9, -r8, asr #1] │ │ │ │ - blge 0xce9de4 │ │ │ │ + blge 0xe69de4 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r4, #515 @ 0x203 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, r1, #8, 8 @ 0x8000000 │ │ │ │ @ instruction: 0xf7f1950a │ │ │ │ - @ instruction: 0xf7fdfa0f │ │ │ │ - @ instruction: 0xf8d6bb92 │ │ │ │ + @ instruction: 0xf7fdfa11 │ │ │ │ + @ instruction: 0xf8d6bb98 │ │ │ │ ldreq r3, [r8, -r8, asr #1] │ │ │ │ - blge 0x669e18 │ │ │ │ + blge 0x7e9e18 │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ ldrmi r2, [sl], -r8, lsl #8 │ │ │ │ @ instruction: 0xf7f1950a │ │ │ │ - @ instruction: 0xf7fdf9f5 │ │ │ │ - @ instruction: 0xf896bb78 │ │ │ │ + @ instruction: 0xf7fdf9f7 │ │ │ │ + @ instruction: 0xf896bb7e │ │ │ │ @ instruction: 0xf8d610d1 │ │ │ │ @ instruction: 0xf8d630c8 │ │ │ │ stmdbcs r0, {r2, r3, r6, r7, sp} │ │ │ │ - ldrhi pc, [sl], #-0 │ │ │ │ + ldrhi pc, [r8], #-0 │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ blcs 0x6d46c │ │ │ │ - bge 0xffd69a60 │ │ │ │ + bge 0xffee9a60 │ │ │ │ andcs r9, r2, #0, 6 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ strls r4, [sl, #-1584] @ 0xfffff9d0 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ strls r4, [r7, #-1283] @ 0xfffffafd │ │ │ │ streq pc, [pc, #-4] @ 0x6c884 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r9], #-1288 @ 0xfffffaf8 │ │ │ │ - stc2l 7, cr15, [r6], #960 @ 0x3c0 │ │ │ │ - bllt 0x156a88c │ │ │ │ + stc2l 7, cr15, [r8], #960 @ 0x3c0 │ │ │ │ + bllt 0x16ea88c │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - bge 0xff669a98 │ │ │ │ + bge 0xff7e9a98 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ strls r2, [r9, #-771] @ 0xfffffcfd │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r4, [sl, #-771] @ 0xfffffcfd │ │ │ │ streq pc, [pc], #-4 @ 0x6c8bc │ │ │ │ strls r9, [r8], #-775 @ 0xfffffcf9 │ │ │ │ - @ instruction: 0xf92ef7f1 │ │ │ │ - blt 0xff22a8bc │ │ │ │ + @ instruction: 0xf930f7f1 │ │ │ │ + blt 0xff3aa8bc │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ stmdami r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ streq pc, [pc, -r4] │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - strhi pc, [pc] @ 0x6c8e0 │ │ │ │ + strhi pc, [sp] │ │ │ │ smullsne pc, r1, r6, r8 @ │ │ │ │ eorscc lr, r2, #3506176 @ 0x358000 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - bicsmi r8, r2, #754974720 @ 0x2d000000 │ │ │ │ + bicsmi r8, r2, #721420288 @ 0x2b000000 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r6, {r2, r3, r5, r7, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r4, r5, r7, r9, fp, sp, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ strls r9, [r9], #-1290 @ 0xfffffaf6 │ │ │ │ - stc2 7, cr15, [r6], #960 @ 0x3c0 │ │ │ │ - bllt 0x56a90c │ │ │ │ + stc2 7, cr15, [r8], #960 @ 0x3c0 │ │ │ │ + bllt 0x6ea90c │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57d0719 │ │ │ │ - movwcs sl, #2712 @ 0xa98 │ │ │ │ + movwcs sl, #2718 @ 0xa9e │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [sl, #-1562] @ 0xfffff9e6 │ │ │ │ - stc2l 7, cr15, [r6, #960]! @ 0x3c0 │ │ │ │ - blt 0xffeea940 │ │ │ │ + stc2l 7, cr15, [r8, #960]! @ 0x3c0 │ │ │ │ + blt 0x6a940 │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ ldrmi r2, [sl], -r8, lsl #8 │ │ │ │ @ instruction: 0xf7f0950a │ │ │ │ - @ instruction: 0xf7fdffad │ │ │ │ - vmull.u , d4, d3[7] │ │ │ │ + @ instruction: 0xf7fdffaf │ │ │ │ + vmvn.i16 , #50432 @ 0xc500 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r2, r7, #67108864 @ 0x4000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [sl, #-512] @ 0xfffffe00 │ │ │ │ - @ instruction: 0xff98f7f0 │ │ │ │ - blt 0x172a994 │ │ │ │ + @ instruction: 0xff9af7f0 │ │ │ │ + blt 0x18aa994 │ │ │ │ smullsne pc, r1, r6, r8 @ │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ ldrdcs pc, [ip], #134 @ 0x86 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - bicsmi r8, r2, #-2013265918 @ 0x88000002 │ │ │ │ + bicsmi r8, r2, #160, 6 @ 0x80000002 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r6, {r1, r3, r6, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r4, r6, r9, fp, sp, pc} │ │ │ │ andcs r4, r2, #48, 12 @ 0x3000000 │ │ │ │ strls r9, [sl, #-768] @ 0xfffffd00 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ strls r4, [r7, #-1283] @ 0xfffffafd │ │ │ │ streq pc, [pc, #-4] @ 0x6c9d4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r9], #-1288 @ 0xfffffaf8 │ │ │ │ - ldc2 7, cr15, [lr], #-960 @ 0xfffffc40 │ │ │ │ - blt 0xfeb6a9dc │ │ │ │ + mcrr2 7, 15, pc, r0, cr0 @ │ │ │ │ + blt 0xfecea9dc │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, sl, #96, 6 @ 0x80000001 │ │ │ │ - strbhi pc, [r4, -r0] @ │ │ │ │ - vsubw.s8 q9, q0, d16 │ │ │ │ - addsmi r0, sl, #96, 6 @ 0x80000001 │ │ │ │ - strhi pc, [lr, -r0]! │ │ │ │ - svceq 0x00c0f5b2 │ │ │ │ - bge 0x9e9bfc │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - rsbscs pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf87af7f0 │ │ │ │ - blt 0x62aa1c │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, sl, #96, 6 @ 0x80000001 │ │ │ │ - addhi pc, r0, r1 │ │ │ │ + ldrhi pc, [r5, -r0]! │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ addsmi r0, sl, #96, 6 @ 0x80000001 │ │ │ │ - rsbhi pc, sl, r1 │ │ │ │ + strhi pc, [r0, -r0]! │ │ │ │ svceq 0x00c0f5b2 │ │ │ │ - bge 0x1e9c3c │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + bge 0xb69bfc │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + vmla.i8 d26, d9, d6 │ │ │ │ + vmvn.i32 q9, #256 @ 0x00000100 │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f0950a │ │ │ │ + @ instruction: 0xf7fdf87d │ │ │ │ + tstcs r0, #118784 @ 0x1d000 │ │ │ │ + msreq SPSR_, #192, 4 │ │ │ │ + @ instruction: 0xf001429a │ │ │ │ + @ instruction: 0x23208064 │ │ │ │ + msreq SPSR_, #192, 4 │ │ │ │ + @ instruction: 0xf001429a │ │ │ │ + @ instruction: 0xf5b2804f │ │ │ │ + @ instruction: 0xf47d0fc0 │ │ │ │ + tstls r6, ip, lsl #20 │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ rsbmi pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf85af7f0 │ │ │ │ - ldmiblt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ + strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf85ef7f0 │ │ │ │ + ldmiblt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ andls r2, r7, #128, 10 @ 0x20000000 │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ strls r2, [r8, #-1344] @ 0xfffffac0 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ - @ instruction: 0xff74f7f2 │ │ │ │ - ldmiblt ip, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff78f7f2 │ │ │ │ + stmiblt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ vsubl.u8 q9, d4, d2 │ │ │ │ strls r2, [r6, #-1408] @ 0xfffffa80 │ │ │ │ strls r2, [r7, #-1281] @ 0xfffffaff │ │ │ │ strbcs pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f2940a │ │ │ │ - @ instruction: 0xf7fdff59 │ │ │ │ - vmul.f , q10, d1[0] │ │ │ │ - blcs 0xf57dc │ │ │ │ + @ instruction: 0xf7fdff5d │ │ │ │ + vmul.f , q10, d1[2] │ │ │ │ + blcs 0xf57d8 │ │ │ │ strthi pc, [sl], #-0 │ │ │ │ @ instruction: 0xf47d2b03 │ │ │ │ - @ instruction: 0xf8d6a9b8 │ │ │ │ + @ instruction: 0xf8d6a9c0 │ │ │ │ rsclt r3, r1, #136 @ 0x88 │ │ │ │ - andmi pc, r3, r4, asr #7 │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vaddw.u8 , q2, d11 │ │ │ │ - blcs 0x6b9b00 │ │ │ │ - tstphi r7, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blcs 0x6bdafc │ │ │ │ + rschi pc, fp, r1, asr #4 │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d1, d7 │ │ │ │ - blcc 0x110cf04 │ │ │ │ + blcc 0x110ce90 │ │ │ │ vqdmulh.s d2, d1, d5 │ │ │ │ - ldm pc, {r0, r1, r2, r3, r9, pc}^ @ │ │ │ │ + ldm pc, {r0, r1, r4, r5, r6, r7, r8, pc}^ @ │ │ │ │ tstpne r3, #3 @ p-variant is OBSOLETE │ │ │ │ ldrne r0, [r5, #-771] @ 0xfffffcfd │ │ │ │ - andls r2, r9, r4, lsl #6 │ │ │ │ - stmdbge r6, {r1, r9, sp} │ │ │ │ - strcs r4, [r0, #-1584] @ 0xfffff9d0 │ │ │ │ - strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ + andcs r2, r2, #4, 6 @ 0x10000000 │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + strls r9, [sl, #-1033] @ 0xfffffbf7 │ │ │ │ + strcs r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ strcs r9, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff28f7f2 │ │ │ │ - ldmiblt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff2cf7f2 │ │ │ │ + ldmiblt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strb r2, [lr, r2, lsl #6]! │ │ │ │ strb r2, [ip, r6, lsl #6]! │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff0af7f2 │ │ │ │ - ldmdblt r2!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff0ef7f2 │ │ │ │ + ldmdblt sl!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #1103 @ 0x44f @ │ │ │ │ movwmi pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf47e4383 │ │ │ │ - @ instruction: 0xf001aae5 │ │ │ │ + @ instruction: 0xf001aaeb │ │ │ │ stmdbcs sp, {r0, r2, r3, r8} │ │ │ │ - stclge 4, cr15, [ip, #248]! @ 0xf8 │ │ │ │ + ldclge 4, cr15, [r0, #248]! @ 0xf8 │ │ │ │ @ instruction: 0xf43e2f0f │ │ │ │ - vqrdmulh.s q13, q10, d1[6] │ │ │ │ + vqrdmulh.s q13, q10, d1[7] │ │ │ │ strteq r1, [r0], -r0, asr #19 │ │ │ │ @ instruction: 0xf896d504 │ │ │ │ - blcs 0x78e60 │ │ │ │ - stclge 4, cr15, [r0, #248]! @ 0xf8 │ │ │ │ - blx 0xff9a8e7e │ │ │ │ + blcs 0x78e5c │ │ │ │ + stclge 4, cr15, [r4, #248]! @ 0xf8 │ │ │ │ + blx 0xff628e7a │ │ │ │ @ instruction: 0x4601463a │ │ │ │ ldrtmi r4, [r0], -r0, lsl #13 │ │ │ │ - blx 0x1aaab6e │ │ │ │ - blx 0xff7a8e8e │ │ │ │ + blx 0x1baab6a │ │ │ │ + blx 0xff428e8a │ │ │ │ vrsubhn.i16 d20, q2, │ │ │ │ ldrmi r1, [ip], -r0, lsl #1 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ subeq lr, r9, r0, asr #20 │ │ │ │ @ instruction: 0xf0b7681f │ │ │ │ - bmi 0xff3eadf4 │ │ │ │ + bmi 0xff3eadb8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2202 @ 0xfffff766 │ │ │ │ @ instruction: 0xf6409001 │ │ │ │ vshr.s64 q8, q0, #64 │ │ │ │ - bl 0xece30 │ │ │ │ + bl 0xece2c │ │ │ │ tstls r0, r8, lsl #2 │ │ │ │ @ instruction: 0xf50019d3 │ │ │ │ strtmi r7, [r2], #-311 @ 0xfffffec9 │ │ │ │ sbcseq pc, ip, #208, 16 @ 0xd00000 │ │ │ │ - blx 0x4a8eda │ │ │ │ + blx 0x128ed6 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ef4630 │ │ │ │ - @ instruction: 0xf7fdfbef │ │ │ │ - @ instruction: 0xf3c4b99a │ │ │ │ - blcs 0xf5914 │ │ │ │ - strbthi pc, [r2], #-0 @ │ │ │ │ + @ instruction: 0xf7fdfbf3 │ │ │ │ + @ instruction: 0xf3c4b9a2 │ │ │ │ + blcs 0xf5910 │ │ │ │ + strbthi pc, [r1], #-0 @ │ │ │ │ @ instruction: 0xf47d2b03 │ │ │ │ - @ instruction: 0xf8d6a91c │ │ │ │ + @ instruction: 0xf8d6a924 │ │ │ │ rsclt r3, r1, #136 @ 0x88 │ │ │ │ - andmi pc, r3, r4, asr #7 │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vaddw.u8 , q2, d11 │ │ │ │ - blcs 0x6b9c38 │ │ │ │ - subshi pc, sl, r1, asr #4 │ │ │ │ + blcs 0x6bdc34 │ │ │ │ + eorshi pc, lr, r1, asr #4 │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d1, d7 │ │ │ │ - blcc 0x110cdcc │ │ │ │ + blcc 0x110cd58 │ │ │ │ vqdmulh.s d2, d1, d5 │ │ │ │ - ldm pc, {r1, r4, r6, r8, pc}^ @ │ │ │ │ + ldm pc, {r1, r2, r4, r5, r8, pc}^ @ │ │ │ │ tstpne r3, #3 @ p-variant is OBSOLETE │ │ │ │ ldrne r0, [r5, #-771] @ 0xfffffcfd │ │ │ │ - andls r2, r9, r4, lsl #6 │ │ │ │ - stmdbge r6, {r9, sp} │ │ │ │ - strcs r4, [r0, #-1584] @ 0xfffff9d0 │ │ │ │ - strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ + andcs r2, r0, #4, 6 @ 0x10000000 │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + strls r9, [sl, #-1033] @ 0xfffffbf7 │ │ │ │ + strcs r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ strcs r9, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - mcr2 7, 4, pc, cr12, cr2, {7} @ │ │ │ │ - ldmlt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 4, pc, cr0, cr2, {7} │ │ │ │ + ldmlt ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strb r2, [lr, r2, lsl #6]! │ │ │ │ strb r2, [ip, r6, lsl #6]! │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r0, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - mcr2 7, 3, pc, cr14, cr2, {7} @ │ │ │ │ - ldmlt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 3, pc, cr2, cr2, {7} │ │ │ │ + ldmlt lr, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwls fp, #45795 @ 0xb2e3 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strcs pc, [r0, #964] @ 0x3c4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r9, [r1, #-1286] @ 0xfffffafa │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ strls r2, [r8, #-1344] @ 0xfffffac0 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ - mrc2 7, 2, pc, cr4, cr2, {7} │ │ │ │ - ldmlt ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mrc2 7, 2, pc, cr8, cr2, {7} │ │ │ │ + stmialt r4, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movtcs pc, #5060 @ 0x13c4 @ │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x14dc30 │ │ │ │ - ldmge r3!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + blcs 0x14dc2c │ │ │ │ + ldmge fp!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andcs fp, r1, #805306382 @ 0x3000000e │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf7f2940a │ │ │ │ - @ instruction: 0xf7fdfebf │ │ │ │ - @ instruction: 0xf8d6b8a1 │ │ │ │ + @ instruction: 0xf7fdfec3 │ │ │ │ + @ instruction: 0xf8d6b8a9 │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ stmdbge r6, {r0, r1, r3, r9} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ andls r4, r8, #12582912 @ 0xc00000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs r9, [r0, #-1289] @ 0xfffffaf7 │ │ │ │ strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - mcr2 7, 1, pc, cr0, cr2, {7} @ │ │ │ │ - stmlt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mcr2 7, 1, pc, cr4, cr2, {7} @ │ │ │ │ + ldmlt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ eormi r7, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47d2b01 │ │ │ │ - @ instruction: 0xf7fda880 │ │ │ │ - @ instruction: 0xf8d6bff5 │ │ │ │ + @ instruction: 0xf7fda888 │ │ │ │ + @ instruction: 0xf8d6bffc │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ stmdbge r6, {r0, r1, r3, r9} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r2, [r1, #-514] @ 0xfffffdfe │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1034] @ 0xfffffbf6 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24506 │ │ │ │ - @ instruction: 0xf7fdfbc9 │ │ │ │ - @ instruction: 0xf004b8da │ │ │ │ - blcs 0x86dd4c │ │ │ │ + @ instruction: 0xf7fdfbcd │ │ │ │ + @ instruction: 0xf004b8e2 │ │ │ │ + blcs 0x86dd48 │ │ │ │ qadd16mi fp, pc, r8 @ │ │ │ │ - ldrhi pc, [sl, -r0] │ │ │ │ + ldrbthi pc, [lr], r0 @ │ │ │ │ mvnsne pc, #4 │ │ │ │ cmnpeq r0, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - strhi pc, [ip, r0] │ │ │ │ + ldrbhi pc, [r0, -r0]! @ │ │ │ │ mvnsne pc, #4, 8 @ 0x4000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - ldmdbge pc, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ + stmdbge r6!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ movtcs pc, #962 @ 0x3c2 @ │ │ │ │ @ instruction: 0xf57d0592 │ │ │ │ - @ instruction: 0xf0b6afec │ │ │ │ - vpmin.s8 , , │ │ │ │ + @ instruction: 0xf0b6aff3 │ │ │ │ + vpmax.s8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46052395 │ │ │ │ ldmdavs pc, {r5, r6, r7, r9, ip, sp, pc} @ │ │ │ │ - @ instruction: 0xff84f0b6 │ │ │ │ + @ instruction: 0xff76f0b6 │ │ │ │ vnmla.f32 s8, s26, s22 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ sbcseq pc, r0, r0, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf50019d3 │ │ │ │ strtmi r7, [sl], #-344 @ 0xfffffea8 │ │ │ │ msreq SPSR_, #208, 16 @ 0xd00000 │ │ │ │ - @ instruction: 0xf9e2f0b7 │ │ │ │ + @ instruction: 0xf9d4f0b7 │ │ │ │ vrsubhn.i16 d20, q2, q13 │ │ │ │ ldrtmi r2, [r0], -r3, lsl #2 │ │ │ │ - blx 0xffbaadc8 │ │ │ │ - ldmlt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf88ef7ee │ │ │ │ - blls 0x1f5e1c │ │ │ │ + blx 0xffcaadc4 │ │ │ │ + ldmlt pc, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + @ instruction: 0xf892f7ee │ │ │ │ + blls 0x1f5e18 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - eorcc pc, r9, #74448896 @ 0x4700000 │ │ │ │ + andcc pc, r9, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f19400 │ │ │ │ - @ instruction: 0xf7fdfd23 │ │ │ │ - strtmi fp, [r1], -r8, lsl #17 │ │ │ │ + @ instruction: 0xf7fdfd27 │ │ │ │ + @ instruction: 0x4621b890 │ │ │ │ @ instruction: 0xf7eda806 │ │ │ │ - strcs pc, [r1], #-3815 @ 0xfffff119 │ │ │ │ + strcs pc, [r1], #-3819 @ 0xfffff115 │ │ │ │ stmdbge r6, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ vmin.s8 d20, d8, d16 │ │ │ │ - vmov.i32 d21, #1280 @ 0x00000500 │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - ldc2 7, cr15, [r6], #964 @ 0x3c4 │ │ │ │ - ldmdalt r7!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [sl], #964 @ 0x3c4 │ │ │ │ + ldmdalt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf10002e0 │ │ │ │ ldrtmi r8, [r0], -r1, ror #3 │ │ │ │ - blx 0xfe3aae3a │ │ │ │ + blx 0xfe4aae36 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fdaf9a │ │ │ │ - vst2.16 {d27-d28}, [pc :128], ip │ │ │ │ + @ instruction: 0xf7fdafa1 │ │ │ │ + vst2.16 {d27-d28}, [pc :256], r4 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - b 0x16dab0 │ │ │ │ + b 0x16daac │ │ │ │ @ instruction: 0xf5b20203 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ - addsmi r8, sl, #36, 10 @ 0x9000000 │ │ │ │ - svcge 0x008bf47d │ │ │ │ + addsmi r8, sl, #92274688 @ 0x5800000 │ │ │ │ + svcge 0x0092f47d │ │ │ │ cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svccs 0x0060f5b3 │ │ │ │ - svcge 0x0085f47d │ │ │ │ + svcge 0x008cf47d │ │ │ │ stmdblt ip!, {r2, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - stmdacs r0, {r0, r1, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ - ldmdage r1, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmdage r9, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ smullscc pc, r0, r6, r8 @ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ - @ instruction: 0xf04f80f2 │ │ │ │ + @ instruction: 0xf04f80d6 │ │ │ │ andcs r7, r1, r0, lsl #2 │ │ │ │ - cdp2 7, 1, cr15, cr4, cr11, {7} │ │ │ │ + cdp2 7, 1, cr15, cr6, cr11, {7} │ │ │ │ rscsvs r2, r3, r2, lsl #6 │ │ │ │ - stmdalt r3, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt fp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvs pc, #1103 @ 0x44f @ │ │ │ │ tstpeq pc, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0002f70 │ │ │ │ - vst3.16 {d24-d26}, [pc :64], sl │ │ │ │ + vst3.16 {d24-d26}, [pc :64], r2 │ │ │ │ vsubl.s8 q11, d0, d0 │ │ │ │ addsmi r0, r3, #-268435455 @ 0xf0000001 │ │ │ │ - svcge 0x005ff47d │ │ │ │ + svcge 0x0066f47d │ │ │ │ movwne pc, #25540 @ 0x63c4 @ │ │ │ │ - blcs 0x1bbca8 │ │ │ │ - svcge 0x0059f63d │ │ │ │ + blcs 0x1bbca4 │ │ │ │ + svcge 0x0060f63d │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq ip, r6, r5, ror #30 │ │ │ │ - muleq r6, r3, sp │ │ │ │ - andeq ip, r6, r3, asr pc │ │ │ │ - andeq ip, r6, r1, asr #30 │ │ │ │ - andeq ip, r6, r9, lsr #30 │ │ │ │ - andeq ip, r6, r9, lsl #30 │ │ │ │ - addeq r3, sl, r4, lsl #7 │ │ │ │ - addeq r3, sl, sl, ror r1 │ │ │ │ + andeq ip, r6, r1, ror #30 │ │ │ │ + muleq r6, sp, sp │ │ │ │ + andeq ip, r6, pc, asr #30 │ │ │ │ + andeq ip, r6, sp, lsr pc │ │ │ │ + andeq ip, r6, r5, lsr #30 │ │ │ │ + andeq ip, r6, r5, lsl #30 │ │ │ │ + addeq r3, sl, r8, lsl #7 │ │ │ │ + addeq r3, sl, lr, ror r1 │ │ │ │ @ instruction: 0xf47d0721 │ │ │ │ - ldcvs 15, cr10, [r3, #-264]! @ 0xfffffef8 │ │ │ │ + ldcvs 15, cr10, [r3, #-292]! @ 0xfffffedc │ │ │ │ @ instruction: 0xf413699b │ │ │ │ @ instruction: 0xf43d4f70 │ │ │ │ - eorscs sl, pc, ip, lsr pc @ │ │ │ │ - blx 0x32920e │ │ │ │ + eorscs sl, pc, r3, asr #30 │ │ │ │ + blx 0xfffa9208 │ │ │ │ rscsvs r2, r3, r1, lsl #6 │ │ │ │ - stmdalt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdalt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ - b 0x112f880 │ │ │ │ + b 0x112f87c │ │ │ │ @ instruction: 0x07d81352 │ │ │ │ - svcge 0x002df57d │ │ │ │ + svcge 0x0034f57d │ │ │ │ rscsvs r2, r3, r1, lsl #6 │ │ │ │ - svclt 0x00fdf7fc │ │ │ │ + stmdalt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ teqeq r2, r6 @ │ │ │ │ - ldc2l 7, cr15, [ip], #-948 @ 0xfffffc4c │ │ │ │ + ldc2l 7, cr15, [lr], #-948 @ 0xfffffc4c │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcaf22 │ │ │ │ - ldmib r6, {r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcaf29 │ │ │ │ + ldmib r6, {r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7ed0132 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0019f43d │ │ │ │ - svclt 0x00ebf7fc │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0020f43d │ │ │ │ + svclt 0x00f3f7fc │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @ instruction: 0xf47d2b0f │ │ │ │ - shadd16mi sl, r0, r2 │ │ │ │ - ldc2l 7, cr15, [ip], #-948 @ 0xfffffc4c │ │ │ │ + shadd16mi sl, r0, r9 │ │ │ │ + ldc2l 7, cr15, [lr], #-948 @ 0xfffffc4c │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcaf0c │ │ │ │ - subsmi fp, r2, #888 @ 0x378 │ │ │ │ + @ instruction: 0xf7fcaf13 │ │ │ │ + subsmi fp, r2, #920 @ 0x398 │ │ │ │ @ instruction: 0xf7f14630 │ │ │ │ - @ instruction: 0xf7fcfcbb │ │ │ │ - @ instruction: 0xf896bfd8 │ │ │ │ - blcs 0x79258 │ │ │ │ - svcge 0x00d3f43c │ │ │ │ + @ instruction: 0xf7fcfcbf │ │ │ │ + @ instruction: 0xf896bfe0 │ │ │ │ + blcs 0x79254 │ │ │ │ + svcge 0x00dbf43c │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ tstcs ip, #3244032 @ 0x318000 │ │ │ │ - svclt 0x00cdf7fc │ │ │ │ + svclt 0x00d5f7fc │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - blx 0x12929e │ │ │ │ - ldmlt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xffda9298 │ │ │ │ + ldmlt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r2, #948] @ 0x3b4 │ │ │ │ + stc2 7, cr15, [r6, #948] @ 0x3b4 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf6474630 │ │ │ │ - vmlal.s q8, d0, d1[1] │ │ │ │ + vsubl.s8 q8, d0, d21 │ │ │ │ strls r0, [r0, #-530] @ 0xfffffdee │ │ │ │ - blx 0x122af98 │ │ │ │ - svclt 0x00b3f7fc │ │ │ │ + blx 0x132af94 │ │ │ │ + svclt 0x00bbf7fc │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - blx 0xffaa92d0 │ │ │ │ - ldmlt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + blx 0xff7292cc │ │ │ │ + stmialt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ tstls r8, r1, lsl #4 │ │ │ │ stmdbge r6, {r9, ip, pc} │ │ │ │ @ instruction: 0xf6474630 │ │ │ │ - vsubl.s8 , d0, d25 │ │ │ │ + vsubl.s8 , d0, d9 │ │ │ │ movwls r0, #25106 @ 0x6212 │ │ │ │ strls r9, [sl, #-1801] @ 0xfffff8f7 │ │ │ │ - blx 0xfe6aafcc │ │ │ │ - svclt 0x0099f7fc │ │ │ │ + blx 0xfe7aafc8 │ │ │ │ + svclt 0x00a1f7fc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [r8, #-948] @ 0xfffffc4c │ │ │ │ + ldc2l 7, cr15, [ip, #-948] @ 0xfffffc4c │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf6474630 │ │ │ │ - vmlal.s q9, d0, d1[2] │ │ │ │ + vsubl.s8 q9, d0, d25 │ │ │ │ strls r0, [r0, #-530] @ 0xfffffdee │ │ │ │ - blx 0x7aafec │ │ │ │ - svclt 0x0089f7fc │ │ │ │ + blx 0x8aafe8 │ │ │ │ + svclt 0x0091f7fc │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs lr, r8, #3358720 @ 0x334000 │ │ │ │ adclt r9, r2, #671088640 @ 0x28000000 │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ andls r4, fp, #50331648 @ 0x3000000 │ │ │ │ movwmi lr, #27085 @ 0x69cd │ │ │ │ - @ instruction: 0xfffef7f8 │ │ │ │ - svclt 0x0077f7fc │ │ │ │ - b 0x112ffc0 │ │ │ │ + @ instruction: 0xf802f7f9 │ │ │ │ + svclt 0x007ff7fc │ │ │ │ + b 0x112ffbc │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bllt 0x22b05c │ │ │ │ + bllt 0x2ab058 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ - strcs r2, [pc], #-1280 @ 0x6d084 │ │ │ │ + strcs r2, [pc], #-1280 @ 0x6d080 │ │ │ │ strcs r9, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x11ab058 │ │ │ │ - svclt 0x0055f7fc │ │ │ │ - b 0x1130004 │ │ │ │ + blx 0x12ab054 │ │ │ │ + svclt 0x005df7fc │ │ │ │ + b 0x1130000 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bllt 0xff8eb0a0 │ │ │ │ + bllt 0xff96b09c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r0], #948 @ 0x3b4 │ │ │ │ + stc2 7, cr15, [r4], #948 @ 0x3b4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - stc2l 7, cr15, [r4, #-964]! @ 0xfffffc3c │ │ │ │ - svclt 0x003ff7fc │ │ │ │ + stc2l 7, cr15, [r8, #-964]! @ 0xfffffc3c │ │ │ │ + svclt 0x0047f7fc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [r2], {237} @ 0xed │ │ │ │ + ldc2 7, cr15, [r6], {237} @ 0xed │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - ldc2l 7, cr15, [r4], #964 @ 0x3c4 │ │ │ │ - svclt 0x0031f7fc │ │ │ │ + ldc2l 7, cr15, [r8], #964 @ 0x3c4 │ │ │ │ + svclt 0x0039f7fc │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0xf7feac8b │ │ │ │ - bleq 0xff75bddc │ │ │ │ + @ instruction: 0xf7feac8f │ │ │ │ + bleq 0xff75bde8 │ │ │ │ movtmi lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ @ instruction: 0xf7fd0301 │ │ │ │ - bleq 0xff75ccd0 │ │ │ │ + bleq 0xff75cce8 │ │ │ │ movtmi lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - ldrb r0, [r9], #-769 @ 0xfffffcff │ │ │ │ + ldrb r0, [fp], #-769 @ 0xfffffcff │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ ldreq r3, [fp], #-200 @ 0xffffff38 │ │ │ │ - svcge 0x0013f53c │ │ │ │ + svcge 0x001bf53c │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ @ instruction: 0xf0032200 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ andls r4, r8, #12582912 @ 0xc00000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs r9, [r0, #-1289] @ 0xfffffaf7 │ │ │ │ strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9eaf7f2 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr11, cr12, {7} │ │ │ │ - b 0x11300b8 │ │ │ │ + @ instruction: 0xf9eef7f2 │ │ │ │ + svclt 0x0003f7fc │ │ │ │ + b 0x11300b4 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bllt 0xff42b154 │ │ │ │ - b 0x11300c8 │ │ │ │ + bllt 0xff4ab150 │ │ │ │ + b 0x11300c4 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - blt 0xeb160 │ │ │ │ - b 0x11300d8 │ │ │ │ + blt 0x26b15c │ │ │ │ + b 0x11300d4 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - stmiblt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - b 0x11300e8 │ │ │ │ + stmiblt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + b 0x11300e4 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - blt 0xeab184 │ │ │ │ + blt 0xf2b180 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ ldrbeq r3, [sl], #200 @ 0xc8 │ │ │ │ - mrcge 5, 6, APSR_nzcv, cr1, cr12, {1} │ │ │ │ + mrcge 5, 6, APSR_nzcv, cr9, cr12, {1} │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r2, [r0, #-513] @ 0xfffffdff │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1034] @ 0xfffffbf6 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24506 │ │ │ │ - @ instruction: 0xf7fcf9a7 │ │ │ │ - @ instruction: 0x4621beb8 │ │ │ │ + @ instruction: 0xf7fcf9ab │ │ │ │ + strtmi fp, [r1], -r0, asr #29 │ │ │ │ @ instruction: 0xf7eda806 │ │ │ │ - @ instruction: 0xf8d6fc3d │ │ │ │ + @ instruction: 0xf8d6fc41 │ │ │ │ andcs r3, r9, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf998f7f2 │ │ │ │ - mcrlt 7, 5, pc, cr9, cr12, {7} @ │ │ │ │ + @ instruction: 0xf99cf7f2 │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr1, cr12, {7} │ │ │ │ @ instruction: 0xf47c2b30 │ │ │ │ - vmov.i64 d26, #0xffff000000000000 │ │ │ │ + vmov.i64 d26, #0xffff0000ff000000 │ │ │ │ stmdbge r6, {r0, r1, r8, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #29184 @ 0x7200 │ │ │ │ @ instruction: 0xf0042301 │ │ │ │ strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [sl, #-1032] @ 0xfffffbf8 │ │ │ │ - ldc2l 7, cr15, [sl, #-956]! @ 0xfffffc44 │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr14, cr12, {7} │ │ │ │ + ldc2l 7, cr15, [lr, #-956]! @ 0xfffffc44 │ │ │ │ + mcrlt 7, 1, pc, cr6, cr12, {7} @ │ │ │ │ movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - @ instruction: 0x4630adba │ │ │ │ - mcr2 7, 7, pc, cr12, cr8, {7} @ │ │ │ │ + ldrtmi sl, [r0], -r1, asr #27 │ │ │ │ + mrc2 7, 7, pc, cr0, cr8, {7} │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcadb4 │ │ │ │ - strtmi fp, [r1], -r6, lsl #29 │ │ │ │ + @ instruction: 0xf7fcadbb │ │ │ │ + strtmi fp, [r1], -lr, lsl #29 │ │ │ │ @ instruction: 0xf7eda806 │ │ │ │ - @ instruction: 0xf8d6fc0b │ │ │ │ + @ instruction: 0xf8d6fc0f │ │ │ │ andcs r3, r2, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf966f7f2 │ │ │ │ - mrclt 7, 3, APSR_nzcv, cr7, cr12, {7} │ │ │ │ + @ instruction: 0xf96af7f2 │ │ │ │ + mrclt 7, 3, APSR_nzcv, cr15, cr12, {7} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfffab20e │ │ │ │ + stc2 7, cr15, [r0], {237} @ 0xed │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r3, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f24630 │ │ │ │ - @ instruction: 0xf7fcf957 │ │ │ │ - adceq fp, r5, #104, 28 @ 0x680 │ │ │ │ - strhi pc, [r7, #256] @ 0x100 │ │ │ │ + @ instruction: 0xf7fcf95b │ │ │ │ + adceq fp, r5, #112, 28 @ 0x700 │ │ │ │ + strbhi pc, [fp, #-256]! @ 0xffffff00 @ │ │ │ │ ldmdavs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r6, r9, sl, pc} │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr11, cr12, {3} │ │ │ │ + stmdacs r0, {r0, r3, r4, r6, r9, sl, pc} │ │ │ │ + mcrge 4, 3, pc, cr3, cr12, {3} @ │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47c421c │ │ │ │ - stmdbge r6, {r1, r2, r3, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r2, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r4, #17411 @ 0x4403 │ │ │ │ movwmi lr, #27085 @ 0x69cd │ │ │ │ - mcrr2 7, 14, pc, sl, cr14 @ │ │ │ │ - ldcllt 7, cr15, [r4, #1008] @ 0x3f0 │ │ │ │ + mcrr2 7, 14, pc, lr, cr14 @ │ │ │ │ + ldcllt 7, cr15, [ip, #1008] @ 0x3f0 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ - andcs sl, r1, #356352 @ 0x57000 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr0, cr13, {7} │ │ │ │ + andcs sl, r1, #372736 @ 0x5b000 │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr7, cr13, {7} │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andls sl, r8, #98304 @ 0x18000 │ │ │ │ andcs r4, r2, #48, 12 @ 0x3000000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls fp, [fp, #-741] @ 0xfffffd1b │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs r9, [r0, #-1289] @ 0xfffffaf7 │ │ │ │ strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf91af7f2 │ │ │ │ - mcrlt 7, 1, pc, cr11, cr12, {7} @ │ │ │ │ + @ instruction: 0xf91ef7f2 │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr3, cr12, {7} │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ movwls r4, #29443 @ 0x7303 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d300 │ │ │ │ + streq pc, [pc], #-4 @ 0x6d2fc │ │ │ │ strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfcff │ │ │ │ - stmdbge r6, {r0, r1, r5, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfd03 │ │ │ │ + stmdbge r6, {r0, r1, r3, r5, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ strls r2, [r9, #-771] @ 0xfffffcfd │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r4, [sl, #-771] @ 0xfffffcfd │ │ │ │ - streq pc, [pc], #-4 @ 0x6d324 │ │ │ │ + streq pc, [pc], #-4 @ 0x6d320 │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - stc2 7, cr15, [sl, #956]! @ 0x3bc │ │ │ │ - ldclt 7, cr15, [r2, #1008] @ 0x3f0 │ │ │ │ + stc2 7, cr15, [lr, #956]! @ 0x3bc │ │ │ │ + ldclt 7, cr15, [sl, #1008] @ 0x3f0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andls fp, r8, #805306382 @ 0x3000000e │ │ │ │ andcs r9, r1, #738197504 @ 0x2c000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d6 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf7f23409 │ │ │ │ - @ instruction: 0xf7fcfb97 │ │ │ │ - beq 0xfe95c954 │ │ │ │ + @ instruction: 0xf7fcfb9b │ │ │ │ + beq 0xfe95c970 │ │ │ │ strne pc, [r1, #964] @ 0x3c4 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ andls r4, fp, #-1409286144 @ 0xac000000 │ │ │ │ vsubw.u8 , q2, d10 │ │ │ │ movwcs r5, #512 @ 0x200 │ │ │ │ vsubl.u8 , d4, d6 │ │ │ │ @ instruction: 0xf0042203 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ strls r2, [r9], #-775 @ 0xfffffcf9 │ │ │ │ - mcr2 7, 5, pc, cr6, cr8, {7} @ │ │ │ │ - ldcllt 7, cr15, [r9, #1008] @ 0x3f0 │ │ │ │ + mcr2 7, 5, pc, cr10, cr8, {7} @ │ │ │ │ + stcllt 7, cr15, [r1, #1008]! @ 0x3f0 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ movwls sl, #26886 @ 0x6906 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r4, r0, #201326592 @ 0xc000000 │ │ │ │ movwcs r9, #8967 @ 0x2307 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d3a4 │ │ │ │ + streq pc, [pc], #-4 @ 0x6d3a0 │ │ │ │ strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfe3f │ │ │ │ - vmov.i32 , #12713983 @ 0x00c1ffff │ │ │ │ + @ instruction: 0xf7fcfe43 │ │ │ │ + vmov.i32 , #13238271 @ 0x00c9ffff │ │ │ │ stmdbge r6, {r0, r1, r8, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #29184 @ 0x7200 │ │ │ │ @ instruction: 0xf0042301 │ │ │ │ strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [sl, #-1032] @ 0xfffffbf8 │ │ │ │ - cdp2 7, 2, cr15, cr12, cr15, {7} │ │ │ │ - ldclt 7, cr15, [lr, #-1008]! @ 0xfffffc10 │ │ │ │ + cdp2 7, 3, cr15, cr0, cr15, {7} │ │ │ │ + stcllt 7, cr15, [r6, #-1008] @ 0xfffffc10 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ movwls r4, #29443 @ 0x7303 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d3f0 │ │ │ │ + streq pc, [pc], #-4 @ 0x6d3ec │ │ │ │ strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfe19 │ │ │ │ - movwcs fp, #3371 @ 0xd2b │ │ │ │ + @ instruction: 0xf7fcfe1d │ │ │ │ + movwcs fp, #3379 @ 0xd33 │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strls r9, [sl, #-1800] @ 0xfffff8f8 │ │ │ │ @ instruction: 0xf7f09309 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x192a518 │ │ │ │ - stclt 7, cr15, [pc, #1008] @ 0x6d810 │ │ │ │ + stmdacs r0, {r0, r1, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x19aa514 │ │ │ │ + ldclt 7, cr15, [r7, #1008] @ 0x3f0 │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stmib sp, {r8, r9, ip, pc}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ andls r9, r9, #41943040 @ 0x2800000 │ │ │ │ - @ instruction: 0xf83ef7f0 │ │ │ │ + @ instruction: 0xf842f7f0 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fca88c │ │ │ │ - movwcs fp, #3454 @ 0xd7e │ │ │ │ + @ instruction: 0xf7fca892 │ │ │ │ + movwcs fp, #3462 @ 0xd86 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ stmib sp, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ movwls r9, #38154 @ 0x950a │ │ │ │ - @ instruction: 0xf82cf7f0 │ │ │ │ + @ instruction: 0xf830f7f0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7fca82c │ │ │ │ - stmdbge r6, {r2, r3, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fca82e │ │ │ │ + stmdbge r6, {r2, r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ @ instruction: 0xf0044503 │ │ │ │ strls r0, [r7, #-1039] @ 0xfffffbf1 │ │ │ │ @ instruction: 0xf7ef9408 │ │ │ │ - @ instruction: 0xf7fcfc41 │ │ │ │ - stmdbge r6, {r0, r2, r5, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfc45 │ │ │ │ + stmdbge r6, {r0, r2, r3, r5, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ rsclt r4, r3, #48, 12 @ 0x3000000 │ │ │ │ movwls r9, #45576 @ 0xb208 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xff9ab474 │ │ │ │ - ldcllt 7, cr15, [r2], {252} @ 0xfc │ │ │ │ + blx 0xffaab470 │ │ │ │ + ldcllt 7, cr15, [sl], {252} @ 0xfc │ │ │ │ svcne 0x0020f1b2 │ │ │ │ - stclge 4, cr15, [sp], {124} @ 0x7c │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - addscs pc, r5, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0xfe9ab492 │ │ │ │ - ldclt 7, cr15, [lr], #1008 @ 0x3f0 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - andls fp, r8, #805306382 @ 0x3000000e │ │ │ │ - andcs r9, r1, #738197504 @ 0x2c000000 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - vsubw.u8 q9, q2, d6 │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf7f23409 │ │ │ │ - @ instruction: 0xf7fcfab7 │ │ │ │ - @ instruction: 0xf8d6bcab │ │ │ │ - rsclt r3, r1, #136 @ 0x88 │ │ │ │ - andmi pc, r3, r4, asr #7 │ │ │ │ - vaddw.u8 , q2, d11 │ │ │ │ - blcs 0x6ba51c │ │ │ │ - ldrbhi pc, [pc], #-576 @ 0x6d514 @ │ │ │ │ - subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ - vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0x110e4e8 │ │ │ │ - vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r0, r2, r5, r6, sl, pc}^ @ │ │ │ │ - tstpne r3, #3 @ p-variant is OBSOLETE │ │ │ │ - ldrne r0, [r5, #-771] @ 0xfffffcfd │ │ │ │ - andls r2, r9, r4, lsl #6 │ │ │ │ + ldclge 4, cr15, [r5], {124} @ 0x7c │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + @ instruction: 0xf649a906 │ │ │ │ + vrshr.s64 d18, d5, #64 │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ef950a │ │ │ │ + @ instruction: 0xf7fcfba9 │ │ │ │ + stmdbge r6, {r0, r1, r2, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ + rsclt r4, r3, #48, 12 @ 0x3000000 │ │ │ │ + movwls r9, #45576 @ 0xb208 │ │ │ │ + movwcs r2, #513 @ 0x201 │ │ │ │ + movwcs lr, #27085 @ 0x69cd │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ + blx 0xfefab4bc │ │ │ │ + ldclt 7, cr15, [r4], #1008 @ 0x3f0 │ │ │ │ + ldrdcc pc, [r8], r6 │ │ │ │ + vmlal.u , d20, d1[4] │ │ │ │ + tstls fp, r3, lsl #10 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + vpadd.i8 d18, d0, d9 │ │ │ │ + @ instruction: 0xf1a38444 │ │ │ │ + bcs 0x22de14 │ │ │ │ + bicshi pc, r7, #0, 4 │ │ │ │ + blcs 0x1bc224 │ │ │ │ + strbhi pc, [sl], #-512 @ 0xfffffe00 @ │ │ │ │ + @ instruction: 0xf003e8df │ │ │ │ + movweq r1, #13075 @ 0x3313 │ │ │ │ + movwcs r1, #17685 @ 0x4515 │ │ │ │ stmdbge r6, {r1, r9, sp} │ │ │ │ - strcs r4, [r0, #-1584] @ 0xfffff9d0 │ │ │ │ - strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ - strcs r9, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ - strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xffe6f7f1 │ │ │ │ - ldcllt 7, cr15, [r7], #1008 @ 0x3f0 │ │ │ │ - strb r2, [lr, r2, lsl #6]! │ │ │ │ - strb r2, [ip, r6, lsl #6]! │ │ │ │ - movwcs r2, #4608 @ 0x1200 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - strls r9, [sl, #-1800] @ 0xfffff8f8 │ │ │ │ - @ instruction: 0xf7f09209 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [r2], #244 @ 0xf4 │ │ │ │ - stcllt 7, cr15, [r3], #1008 @ 0x3f0 │ │ │ │ - svcne 0x0080f5b2 │ │ │ │ - stclge 4, cr15, [r9], #-496 @ 0xfffffe10 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + strls r4, [r9], #-1584 @ 0xfffff9d0 │ │ │ │ + strcs r9, [r1], #-1290 @ 0xfffffaf6 │ │ │ │ + strls r2, [r8], #-1280 @ 0xfffffb00 │ │ │ │ + stmib sp, {r0, sl, sp}^ │ │ │ │ + @ instruction: 0xf7f14506 │ │ │ │ + @ instruction: 0xf7fcffeb │ │ │ │ + movwcs fp, #11520 @ 0x2d00 │ │ │ │ + movwcs lr, #26606 @ 0x67ee │ │ │ │ + andcs lr, r0, #236, 14 @ 0x3b00000 │ │ │ │ + stmdbge r6, {r0, r8, r9, sp} │ │ │ │ + stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ + strls r9, [r8, -r6, lsl #16] │ │ │ │ + andls r9, r9, #41943040 @ 0x2800000 │ │ │ │ + @ instruction: 0xf900f7f0 │ │ │ │ + @ instruction: 0xf43d2800 │ │ │ │ + @ instruction: 0xf7fcacfa │ │ │ │ + @ instruction: 0xf5b2bcec │ │ │ │ + @ instruction: 0xf47c1f80 │ │ │ │ + tstls r6, r2, ror ip │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ andscc pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0xff02b558 │ │ │ │ - mrrclt 7, 15, pc, sl, cr12 @ │ │ │ │ + stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ + strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + blx 0xff1ab550 │ │ │ │ + stcllt 7, cr15, [r4], #-1008 @ 0xfffffc10 │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stmib sp, {r9, ip, pc}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ andls r9, r9, #41943040 @ 0x2800000 │ │ │ │ - @ instruction: 0xff7ef7ef │ │ │ │ + @ instruction: 0xff84f7ef │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7fca813 │ │ │ │ - @ instruction: 0xf5b2bcbe │ │ │ │ + @ instruction: 0xf7fca817 │ │ │ │ + @ instruction: 0xf5b2bcc8 │ │ │ │ @ instruction: 0xf47c1f80 │ │ │ │ - stmdbge r6, {r2, r6, sl, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ - vsubl.s8 , d0, d17 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfa99 │ │ │ │ - stmib sp, {r0, r2, r4, r5, sl, fp, ip, sp, pc}^ │ │ │ │ - andcs r2, r0, #8, 10 @ 0x2000000 │ │ │ │ - andls r9, sl, #1610612736 @ 0x60000000 │ │ │ │ - mcr2 7, 2, pc, cr0, cr0, {7} @ │ │ │ │ - stclt 7, cr15, [r1], #1008 @ 0x3f0 │ │ │ │ - stmdbge r6, {r8, r9, sp} │ │ │ │ - @ instruction: 0x4630461a │ │ │ │ - stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - strls r9, [sl, #-1800] @ 0xfffff8f8 │ │ │ │ - @ instruction: 0xf7f09309 │ │ │ │ - stmdacs r0, {r0, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ - stmdage pc, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} @ │ │ │ │ - ldclt 7, cr15, [r1], {252} @ 0xfc │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d62c │ │ │ │ - stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f13406 │ │ │ │ - @ instruction: 0xf7fcf9b5 │ │ │ │ - stmdbge r6, {r0, r2, r3, sl, fp, ip, sp, pc} │ │ │ │ + tstls r6, lr, asr #24 │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ + eorne pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ + strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + blx 0xfe8ab598 │ │ │ │ + mcrrlt 7, 15, pc, r0, cr12 @ │ │ │ │ + strcs lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + andls r2, r6, #0, 4 │ │ │ │ + @ instruction: 0xf7f0920a │ │ │ │ + @ instruction: 0xf7fcfe47 │ │ │ │ + movwcs fp, #3244 @ 0xcac │ │ │ │ + ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ + stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ + strls r9, [r8, -r6, lsl #16] │ │ │ │ + movwls r9, #38154 @ 0x950a │ │ │ │ + @ instruction: 0xf8b0f7f0 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7fca814 │ │ │ │ + stmdbge r6, {r2, r3, r4, r7, sl, fp, ip, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf0045508 │ │ │ │ strls r0, [sl, #-1039] @ 0xfffffbf1 │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9e6f7f1 │ │ │ │ - bllt 0x2b648 │ │ │ │ - cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf47c429a │ │ │ │ - stmdbge r6, {r3, r4, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ + @ instruction: 0xf9bcf7f1 │ │ │ │ + ldclt 7, cr15, [r8], {252} @ 0xfc │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + streq pc, [pc], #-4 @ 0x6d640 │ │ │ │ + stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f13406 │ │ │ │ + @ instruction: 0xf7fcf9ed │ │ │ │ + vmull.s8 , d0, d9 │ │ │ │ + addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ + stcge 4, cr15, [r3], {124} @ 0x7c │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + vmla.i8 d26, d9, d6 │ │ │ │ vmlal.s , d16, d1[1] │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfacf │ │ │ │ - @ instruction: 0xf3c4bbe9 │ │ │ │ + @ instruction: 0xf7fcfad7 │ │ │ │ + @ instruction: 0xf3c4bbf5 │ │ │ │ stmdbge r6, {r0, r1, r8, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #29185 @ 0x7201 │ │ │ │ @ instruction: 0xf0042302 │ │ │ │ strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [sl, #-1032] @ 0xfffffbf8 │ │ │ │ - stc2l 7, cr15, [r4], {239} @ 0xef │ │ │ │ - bllt 0xff62b698 │ │ │ │ + stc2l 7, cr15, [ip], {239} @ 0xef │ │ │ │ + bllt 0xff92b68c │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ movwls r4, #29443 @ 0x7303 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d6c0 │ │ │ │ + streq pc, [pc], #-4 @ 0x6d6b4 │ │ │ │ strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfcb1 │ │ │ │ - @ instruction: 0xf1b2bbc3 │ │ │ │ + @ instruction: 0xf7fcfcb9 │ │ │ │ + @ instruction: 0xf1b2bbcf │ │ │ │ @ instruction: 0xf47c1f20 │ │ │ │ - stmdbge r6, {r1, r2, r3, r4, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ - vrshr.s64 q11, , #64 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfa95 │ │ │ │ - vqdmlsl.s , d16, d31 │ │ │ │ - addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ - blge 0xfeaea8f0 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + smlabtls r6, sl, fp, sl │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ + sbcsvs pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ + strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + blx 0xfe82b6a0 │ │ │ │ + bllt 0xfefab6d8 │ │ │ │ + cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf47c429a │ │ │ │ + @ instruction: 0x9106abb6 │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ addcc pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0xfe0ab6d8 │ │ │ │ - bllt 0xfe72b710 │ │ │ │ + stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ + strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + blx 0xfe32b6c8 │ │ │ │ + bllt 0xfeaab700 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d730 │ │ │ │ + streq pc, [pc], #-4 @ 0x6d720 │ │ │ │ stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f03406 │ │ │ │ - @ instruction: 0xf7fcfc37 │ │ │ │ - stmdbge r6, {r0, r1, r3, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ - vmov.i32 d18, #3328 @ 0x00000d00 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf9df │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ + @ instruction: 0xf7fcfc41 │ │ │ │ + @ instruction: 0x9106bb99 │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ + andscs pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ + strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf9eaf7ef │ │ │ │ + bllt 0xfe32b73c │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + vmla.i8 d26, d9, d6 │ │ │ │ vsubl.s8 q11, d16, d5 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfa51 │ │ │ │ - vqdmulh.s , q0, │ │ │ │ + @ instruction: 0xf7fcfa5d │ │ │ │ + vpadd.i8 , q0, │ │ │ │ andsmi r7, ip, #236, 6 @ 0xb0000003 │ │ │ │ - movwhi pc, #57408 @ 0xe040 @ │ │ │ │ + rscshi pc, sl, #64 @ 0x40 │ │ │ │ tstpeq r3, #4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x43c394 │ │ │ │ - blge 0xff5eb084 │ │ │ │ + blcs 0x43c380 │ │ │ │ + blge 0xff9eb070 │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq lr, r6, r3, lsr #2 │ │ │ │ - andeq lr, r6, r1, asr #2 │ │ │ │ - andeq lr, r6, sp, lsr #2 │ │ │ │ - andeq r9, r6, fp, lsr pc │ │ │ │ - andeq r9, r6, fp, lsr pc │ │ │ │ - andeq r9, r6, fp, lsr pc │ │ │ │ - andeq r9, r6, fp, lsr pc │ │ │ │ - andeq r9, r6, fp, lsr pc │ │ │ │ - andeq r9, r6, fp, lsr pc │ │ │ │ - andeq r9, r6, fp, lsr pc │ │ │ │ - andeq r9, r6, fp, lsr pc │ │ │ │ - andeq r9, r6, fp, lsr pc │ │ │ │ - andeq r9, r6, fp, lsr pc │ │ │ │ - andeq r9, r6, fp, lsr pc │ │ │ │ - andeq r9, r6, fp, lsr pc │ │ │ │ - andeq lr, r6, sp, ror r0 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - eorsvs pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0x52b7b4 │ │ │ │ - bllt 0xbab7ec │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + andeq lr, r6, r7, ror #1 │ │ │ │ + andeq lr, r6, r5, lsl #2 │ │ │ │ + strdeq lr, [r6], -r1 │ │ │ │ + andeq r9, r6, r7, asr #30 │ │ │ │ + andeq r9, r6, r7, asr #30 │ │ │ │ + andeq r9, r6, r7, asr #30 │ │ │ │ + andeq r9, r6, r7, asr #30 │ │ │ │ + andeq r9, r6, r7, asr #30 │ │ │ │ + andeq r9, r6, r7, asr #30 │ │ │ │ + andeq r9, r6, r7, asr #30 │ │ │ │ + andeq r9, r6, r7, asr #30 │ │ │ │ + andeq r9, r6, r7, asr #30 │ │ │ │ + andeq r9, r6, r7, asr #30 │ │ │ │ + andeq r9, r6, r7, asr #30 │ │ │ │ + andeq r9, r6, r7, asr #30 │ │ │ │ + andeq lr, r6, r1, asr #32 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + vmla.i8 d26, d9, d6 │ │ │ │ + vmvn.i32 d22, #1280 @ 0x00000500 │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ef950a │ │ │ │ + @ instruction: 0xf7fcfa1f │ │ │ │ + tstls r6, sp, lsr fp │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ andsmi pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf980f7ef │ │ │ │ - bllt 0x7ab80c │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - rsccs pc, r5, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf9f2f7ef │ │ │ │ - bllt 0x3ab82c │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ + strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf98ef7ef │ │ │ │ + bllt 0xc2b7f4 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + @ instruction: 0xf649a906 │ │ │ │ + vmlal.s q9, d16, d1[5] │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ef950a │ │ │ │ + @ instruction: 0xf7fcfa01 │ │ │ │ + tstls r6, pc, lsl fp │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ addspl pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf9e2f7ef │ │ │ │ - blt 0xfffab84c │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - adcseq pc, r5, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf9d2f7ef │ │ │ │ - blt 0xffbab86c │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ + strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf9f2f7ef │ │ │ │ + bllt 0x4ab830 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + @ instruction: 0xf649a906 │ │ │ │ + vrshr.s64 d16, d21, #64 │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ef950a │ │ │ │ + @ instruction: 0xf7fcf9e3 │ │ │ │ + tstls r6, r1, lsl #22 │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ rsbeq pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf9c2f7ef │ │ │ │ - blt 0xff7ab88c │ │ │ │ + stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ + strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf9d4f7ef │ │ │ │ + blt 0xffd2b86c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andcs fp, r1, #805306382 @ 0x3000000e │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf7f1940a │ │ │ │ - @ instruction: 0xf7fcff13 │ │ │ │ - rsclt fp, r3, #63488 @ 0xf800 │ │ │ │ + @ instruction: 0xf7fcff25 │ │ │ │ + rsclt fp, r3, #84, 22 @ 0x15000 │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r6, {r1, r2, r5, r6, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r1, r3, r4, r5, r6, r9, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ stmib sp, {r3, r8, sl, ip, lr}^ │ │ │ │ strls r3, [sl, #-1286] @ 0xfffffafa │ │ │ │ - cdp2 7, 11, cr15, cr4, cr13, {7} │ │ │ │ + cdp2 7, 12, cr15, cr6, cr13, {7} │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcaa58 │ │ │ │ - stmdbge r6, {r1, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ - vsubl.s8 , d0, d21 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf98b │ │ │ │ - stmdbge r6, {r0, r2, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf6494630 │ │ │ │ + @ instruction: 0xf7fcaa6d │ │ │ │ + tstls r6, r0, asr #22 │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ + eorvc pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ + strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf99ef7ef │ │ │ │ + blt 0xfefab8d8 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + @ instruction: 0xf649a906 │ │ │ │ vmov.i32 , #1280 @ 0x00000500 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf97b │ │ │ │ - stmdbge r6, {r0, r2, r4, r7, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf6494630 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf96b │ │ │ │ - stmdbge r6, {r0, r2, r7, r9, fp, ip, sp, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ + @ instruction: 0xf7fcf98f │ │ │ │ + smlatbls r6, sp, sl, fp │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ + sbcscc pc, r5, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ + strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf980f7ef │ │ │ │ + blt 0xfe82b914 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + vmla.i8 d26, d9, d6 │ │ │ │ vmlal.s q8, d16, d1[3] │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf8d9 │ │ │ │ - stmdbge r6, {r0, r2, r4, r5, r6, r9, fp, ip, sp, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ - vmlal.s q9, d16, d1[1] │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf8c9 │ │ │ │ - stmdbge r6, {r0, r2, r5, r6, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf6494630 │ │ │ │ + @ instruction: 0xf7fcf8ef │ │ │ │ + smlabbls r6, pc, sl, fp @ │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ + sbccs pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ + strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf8e0f7ef │ │ │ │ + blt 0xfe0ab950 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + @ instruction: 0xf649a906 │ │ │ │ vmlal.s q9, d0, d1[1] │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf93b │ │ │ │ - stmdbge r6, {r0, r2, r4, r6, r9, fp, ip, sp, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ - vmlal.s , d16, d1[5] │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf92b │ │ │ │ - stmdbge r6, {r0, r2, r6, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf6494630 │ │ │ │ + @ instruction: 0xf7fcf953 │ │ │ │ + tstls r6, r1, ror sl │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ + rscpl pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ + strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf944f7ef │ │ │ │ + blt 0x192b98c │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + @ instruction: 0xf649a906 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf91b │ │ │ │ - vpmin.s d11, d10, d21 │ │ │ │ - stmdbge r6, {r0, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fcf935 │ │ │ │ + vpmin.s , q5, │ │ │ │ + stmdbge r6, {r0, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ rsclt r9, r3, #8, 6 @ 0x20000000 │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - mrc2 7, 1, pc, cr8, cr1, {7} │ │ │ │ - blt 0xfe5eba04 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - sbccc pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf874f7ef │ │ │ │ - blt 0x4aba24 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + mrc2 7, 2, pc, cr2, cr1, {7} │ │ │ │ + blt 0xfed6b9d4 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + vmla.i8 d26, d9, d6 │ │ │ │ + vmlal.s , d16, d1[0] │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ef950a │ │ │ │ + @ instruction: 0xf7fcf88f │ │ │ │ + tstls r6, pc, lsr #20 │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ andseq pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf8e6f7ef │ │ │ │ - blt 0xaba44 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - sbcne pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf854f7ef │ │ │ │ - ldmiblt r0!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - movweq pc, #61448 @ 0xf008 @ │ │ │ │ - strcs pc, [r3, -r4, asr #7] │ │ │ │ - vsubw.u8 , q2, d6 │ │ │ │ - stmib sp, {r8, r9, ip, lr}^ │ │ │ │ - strls r5, [r8, -r9, lsl #10] │ │ │ │ - @ instruction: 0xf7f79307 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xffa2ab8c │ │ │ │ - blt 0x14eba8c │ │ │ │ - @ instruction: 0xf47c2b32 │ │ │ │ - strteq sl, [r2], #-3945 @ 0xfffff097 │ │ │ │ - svcge 0x006ff53c │ │ │ │ - msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ - svcvs 0x0060f5b3 │ │ │ │ - sbchi pc, fp, #0 │ │ │ │ - @ instruction: 0xf57e03e3 │ │ │ │ - strtmi sl, [r1], -r1, lsr #24 │ │ │ │ - @ instruction: 0xf8cda806 │ │ │ │ - strls r8, [sl, -r4, lsr #32] │ │ │ │ - @ instruction: 0xff60f7ec │ │ │ │ - andsvc pc, r5, #72, 12 @ 0x4800000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfe6abab2 │ │ │ │ - @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fcaf4b │ │ │ │ - stmdbge r6, {r1, r2, r3, r5, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf6494630 │ │ │ │ + stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ + strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf902f7ef │ │ │ │ + blt 0x8aba10 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + vmla.i8 d26, d9, d6 │ │ │ │ + vmlal.s , d16, d1[2] │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ef950a │ │ │ │ + @ instruction: 0xf7fcf871 │ │ │ │ + stmdbge r6, {r0, r4, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf0084630 │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + movwls r2, #26371 @ 0x6703 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ + movwls r9, #30472 @ 0x7708 │ │ │ │ + blx 0xfefaba3a │ │ │ │ + @ instruction: 0xf43d2800 │ │ │ │ + @ instruction: 0xf7fcab06 │ │ │ │ + blcs 0xd1c430 │ │ │ │ + svcge 0x0089f47c │ │ │ │ + @ instruction: 0xf53c0422 │ │ │ │ + @ instruction: 0xf404af8f │ │ │ │ + @ instruction: 0xf5b36360 │ │ │ │ + @ instruction: 0xf0006f60 │ │ │ │ + mvneq r8, #200, 4 @ 0x8000000c │ │ │ │ + ldcge 5, cr15, [ip], #-504 @ 0xfffffe08 │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + eorhi pc, r4, sp, asr #17 │ │ │ │ + @ instruction: 0xf7ec970a │ │ │ │ + @ instruction: 0xf648ff7b │ │ │ │ + vmov.i32 d23, #1280 @ 0x00000500 │ │ │ │ + stmdbge r6, {r0, r2, r9} │ │ │ │ + @ instruction: 0xf7f64630 │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x006bf43c │ │ │ │ + blt 0x146ba9c │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + @ instruction: 0xf649a906 │ │ │ │ vsubl.s8 , d16, d21 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf88f │ │ │ │ - smlatbcs r1, r9, r9, fp │ │ │ │ + @ instruction: 0xf7fcf8ad │ │ │ │ + smlabtcs r1, fp, r9, fp │ │ │ │ orrvc pc, r0, r0, asr #5 │ │ │ │ stmdbcs r1, {r0, r5, lr} │ │ │ │ - stmibge r1!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - blt 0xabb0c │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - rsbsmi pc, r5, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf876f7ef │ │ │ │ - ldmiblt r0, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + stmibge r3, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + blt 0x82bad4 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + @ instruction: 0xf649a906 │ │ │ │ + vmvn.i32 q10, #1280 @ 0x00000500 │ │ │ │ + strls r0, [r7, -r5, lsl #4] │ │ │ │ + strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7ef950a │ │ │ │ + @ instruction: 0xf7fcf895 │ │ │ │ + @ instruction: 0x9106b9b3 │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ eormi pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8cd9406 │ │ │ │ - stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ - strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf866f7ef │ │ │ │ - stmiblt r0, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ + strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf886f7ef │ │ │ │ + stmiblt r4!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff7af7ec │ │ │ │ + @ instruction: 0xff9af7ec │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f14630 │ │ │ │ - @ instruction: 0xf7fcfcd5 │ │ │ │ - @ instruction: 0xf8d6b9e6 │ │ │ │ + @ instruction: 0xf7fcfcf5 │ │ │ │ + @ instruction: 0xf8d6ba0a │ │ │ │ vmla.i q9, q9, d0[2] │ │ │ │ ldreq r2, [r0, #832] @ 0x340 │ │ │ │ strbmi sp, [pc], -r2, asr #8 │ │ │ │ - stmdblt fp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdblt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f54630 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldmibge r7, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmibge fp!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strcs pc, [r3, -r4, asr #7] │ │ │ │ tstpeq r0, #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fd431f │ │ │ │ - strteq fp, [r2], #-2653 @ 0xfffff5a3 │ │ │ │ + strteq fp, [r2], #-2688 @ 0xfffff580 │ │ │ │ cmpphi r5, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x89a74 │ │ │ │ - stmibge r9, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x89a38 │ │ │ │ + stmibge sp!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0b62000 │ │ │ │ - vtst.8 d31, d23, d7 │ │ │ │ + vadd.i8 d31, d23, d21 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r3, r9, ip, sp, lr} │ │ │ │ - stc2 0, cr15, [r2, #748] @ 0x2ec │ │ │ │ + ldc2 0, cr15, [r0, #748] @ 0x2ec │ │ │ │ ldrvs r2, [r3, r0, lsl #6]! │ │ │ │ - ldmiblt r9!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmiblt sp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f54630 │ │ │ │ - stmdacs r0, {r0, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldmibge r3!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmibge r7, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strmi pc, [r3, -r4, asr #7] │ │ │ │ tstpeq r0, #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ff431f │ │ │ │ - @ instruction: 0x4621b8d9 │ │ │ │ + @ instruction: 0x4621b8f5 │ │ │ │ @ instruction: 0xf7eca806 │ │ │ │ - @ instruction: 0xf8d6ff31 │ │ │ │ + @ instruction: 0xf8d6ff51 │ │ │ │ strtmi r3, [sl], -r8, lsl #1 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ - stc2 7, cr15, [ip], {241} @ 0xf1 │ │ │ │ - ldmiblt sp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2 7, cr15, [ip], #964 @ 0x3c4 │ │ │ │ + stmiblt r1, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq pc, {r3, ip, sp, lr, pc} @ │ │ │ │ rscsmi pc, pc, r0, asr #12 │ │ │ │ @ instruction: 0xf0b64020 │ │ │ │ - strmi pc, [r5], -r7, ror #16 │ │ │ │ - blx 0xfeb29eee │ │ │ │ + @ instruction: 0x4605f875 │ │ │ │ + blx 0xfeea9eb2 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf0404604 │ │ │ │ @ instruction: 0xf8968159 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vqdmlsl.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46010795 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7ea2204 │ │ │ │ - blmi 0xff2ed8ac │ │ │ │ + blmi 0xff2ed8e8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnseq pc, r7, asr #4 │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ sbcseq pc, r0, r0, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ andcs r5, r0, #13828096 @ 0xd30000 │ │ │ │ ldrmi r4, [sp], #-1052 @ 0xfffffbe4 │ │ │ │ strls r9, [r0, #-1025] @ 0xfffffbff │ │ │ │ strmi r6, [fp], #-2057 @ 0xfffff7f7 │ │ │ │ tstpvc r6, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ subseq pc, r8, #208, 16 @ 0xd00000 │ │ │ │ - blx 0xff5a9f4c │ │ │ │ + blx 0xff929f10 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - @ instruction: 0xf826f7ec │ │ │ │ + @ instruction: 0xf844f7ec │ │ │ │ ldmvs r2!, {r0, r1, r4, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ - blvs 0xffebf544 │ │ │ │ + blvs 0xffebf508 │ │ │ │ @ instruction: 0xf7ea1ad2 │ │ │ │ - movwcs pc, #52981 @ 0xcef5 @ │ │ │ │ + movwcs pc, #53011 @ 0xcf13 @ │ │ │ │ @ instruction: 0xf7fc60f3 │ │ │ │ - @ instruction: 0xf414b956 │ │ │ │ + @ instruction: 0xf414b97a │ │ │ │ @ instruction: 0xf47c1f40 │ │ │ │ - @ instruction: 0xf3c4a8dc │ │ │ │ + @ instruction: 0xf3c4a900 │ │ │ │ vcgt.s8 q9, q8, q0 │ │ │ │ strdmi r7, [r2], -lr @ │ │ │ │ tstmi r3, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r4, r4, #50331648 @ 0x3000000 │ │ │ │ andls r0, r8, #91 @ 0x5b │ │ │ │ movwmi lr, #27085 @ 0x69cd │ │ │ │ - stc2 7, cr15, [ip, #980]! @ 0x3d4 │ │ │ │ - stmialt sl, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2l 7, cr15, [ip, #980] @ 0x3d4 │ │ │ │ + stmialt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r5, [sl, #-768] @ 0xfffffd00 │ │ │ │ @ instruction: 0xf7f69307 │ │ │ │ - stmdacs r0, {r0, r2, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmdage r4!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - pushlt {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmge r0, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmdblt r1, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdble ip, {r0, r1, r2, r3, r8, r9, fp, sp} │ │ │ │ - blx 0xb60f0 │ │ │ │ + blx 0xb60b4 │ │ │ │ pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ @ instruction: 0xf0400faa │ │ │ │ @ instruction: 0xf01380f8 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47e2308 │ │ │ │ - @ instruction: 0xf7ecafa6 │ │ │ │ - blcs 0x46c9ec │ │ │ │ + @ instruction: 0xf7ecafc2 │ │ │ │ + blcs 0x46ca28 │ │ │ │ strdcs sp, [r1, -fp] │ │ │ │ vpmax.u8 d15, d3, d1 │ │ │ │ svceq 0x00aaf413 │ │ │ │ tstphi r8, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - mrcge 4, 7, APSR_nzcv, cr9, cr14, {3} │ │ │ │ + svcge 0x0015f47e │ │ │ │ stmdbge r6, {r0, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ rsclt r4, r3, #48, 12 @ 0x3000000 │ │ │ │ movwls r2, #45569 @ 0xb201 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d6 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - stc2l 7, cr15, [sl], #-964 @ 0xfffffc3c │ │ │ │ - ldmlt r9!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2 7, cr15, [sl], {241} @ 0xf1 │ │ │ │ + ldmdblt sp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ vmlal.u , d20, d2[4] │ │ │ │ - andls r4, fp, #-1073741824 @ 0xc0000000 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + andls r3, fp, #786432 @ 0xc0000 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ vpadd.i8 d18, d0, d9 │ │ │ │ @ instruction: 0xf1a3810e │ │ │ │ - bcs 0x22e668 │ │ │ │ - blcc 0x1124098 │ │ │ │ + bcs 0x22e62c │ │ │ │ + blcc 0x112405c │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ ldm pc, {r1, r2, r3, r6, r8, pc}^ @ │ │ │ │ cmppeq sl, r3, lsl r0 @ p-variant is OBSOLETE │ │ │ │ cmpeq r6, sl, asr #2 │ │ │ │ cmpeq r8, r6, asr #2 │ │ │ │ @ instruction: 0xf6400148 │ │ │ │ andsmi r7, ip, #-134217725 @ 0xf8000003 │ │ │ │ - stmdage r3!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmge r7, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldmdavs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ @ instruction: 0xf67c2b02 │ │ │ │ - stmdacc r0, {r2, r3, r4, r6, fp, sp, pc} │ │ │ │ + stmdacc r0, {r7, fp, sp, pc} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ - ldmdalt r8, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt ip!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvs 0x00e0f414 │ │ │ │ - stmiage r9, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiage sp!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ movtne pc, #964 @ 0x3c4 @ │ │ │ │ strcs pc, [r0, -r4, asr #7] │ │ │ │ vsubw.u8 , q2, d11 │ │ │ │ vmls.f , q10, d0[0] │ │ │ │ ldreq r1, [r1, -r0, lsl #7] │ │ │ │ - svcge 0x00e9f57c │ │ │ │ - @ instruction: 0xf53c0592 │ │ │ │ - @ instruction: 0xf7fcafe6 │ │ │ │ - blcs 0x45c0ac │ │ │ │ + stmdage ip, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf53d0592 │ │ │ │ + @ instruction: 0xf7fca809 │ │ │ │ + blcs 0x45c100 │ │ │ │ @ instruction: 0x2101d995 │ │ │ │ vpmax.u8 d15, d3, d1 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d106 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ - str sl, [r8, r2, lsr #23] │ │ │ │ + @ instruction: 0xe788abbd │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - @ instruction: 0xf7ecbb9e │ │ │ │ - vadd.f32 , , │ │ │ │ + @ instruction: 0xf7ecbbb9 │ │ │ │ + vadd.f32 , , │ │ │ │ vrshr.s64 d21, d5, #64 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f64630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r2, #240]! @ 0xf0 │ │ │ │ - ldmlt r5, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldclge 4, cr15, [r5, #240] @ 0xf0 │ │ │ │ + ldmlt r9!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ @ instruction: 0x81a6f000 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ eorhi pc, r4, sp, asr #17 │ │ │ │ strls r0, [sl, -r5, ror #7] │ │ │ │ orrhi pc, pc, r0, lsl #2 │ │ │ │ - ldc2 7, cr15, [r6, #944] @ 0x3b0 │ │ │ │ + ldc2 7, cr15, [r4, #944]! @ 0x3b0 │ │ │ │ addscc pc, r1, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf904f7f6 │ │ │ │ + @ instruction: 0xf924f7f6 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fcad9b │ │ │ │ - vtst.8 , , q12 │ │ │ │ + @ instruction: 0xf7fcadbe │ │ │ │ + vtst.8 d27, d23, d12 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs ip, {r6, sp, lr} │ │ │ │ - @ instruction: 0xff40f0b5 │ │ │ │ + @ instruction: 0xff4ef0b5 │ │ │ │ vnmla.f32 s8, s26, s2 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ sbcseq pc, r0, r0, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ andeq lr, r8, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf5009201 │ │ │ │ strtmi r7, [r3], #-278 @ 0xfffffeea │ │ │ │ subseq pc, r8, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf0b62200 │ │ │ │ - str pc, [r9], r7, asr #19 │ │ │ │ + pkhtb pc, r9, r5, asr #19 @ │ │ │ │ cmnpne ip, r4, lsl #8 @ p-variant is OBSOLETE │ │ │ │ svccs 0x0070f5b1 │ │ │ │ msrhi CPSR_s, r0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - cdp2 7, 4, cr15, cr6, cr13, {7} │ │ │ │ - svclt 0x00d0f7fb │ │ │ │ + cdp2 7, 6, cr15, cr6, cr13, {7} │ │ │ │ + svclt 0x00f4f7fb │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movtpl pc, #964 @ 0x3c4 @ │ │ │ │ movwls r9, #25864 @ 0x6508 │ │ │ │ movweq pc, #4103 @ 0x1007 @ │ │ │ │ @ instruction: 0xf7f59307 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0050f43c │ │ │ │ - ldmdalt r5!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0073f43c │ │ │ │ + ldmdalt r9, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strbvs pc, [r0, -r4, asr #4] @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ eorne pc, r8, r7, asr r8 @ │ │ │ │ - blx 0x1b2a1ca │ │ │ │ + blx 0x1eaa18e │ │ │ │ movwcs lr, #1707 @ 0x6ab │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr1, cr14, {7} │ │ │ │ - stc2l 7, cr15, [ip, #-944] @ 0xfffffc50 │ │ │ │ + mcrlt 7, 6, pc, cr13, cr14, {7} @ │ │ │ │ + stc2l 7, cr15, [sl, #-944]! @ 0xfffffc50 │ │ │ │ subspl pc, r1, #805306372 @ 0x30000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf984f7f6 │ │ │ │ + @ instruction: 0xf9a4f7f6 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fcad37 │ │ │ │ - @ instruction: 0xf7ecb81a │ │ │ │ - @ instruction: 0xf648fd3d │ │ │ │ + @ instruction: 0xf7fcad5a │ │ │ │ + @ instruction: 0xf7ecb83e │ │ │ │ + @ instruction: 0xf648fd5b │ │ │ │ vrshr.s64 q10, , #64 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f64630 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r8, #-240]! @ 0xffffff10 │ │ │ │ - stmdalt fp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [fp, #-240] @ 0xffffff10 │ │ │ │ + stmdalt pc!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf7fe2300 │ │ │ │ - @ instruction: 0xf404bdf4 │ │ │ │ + @ instruction: 0xf404be10 │ │ │ │ @ instruction: 0xf5b36360 │ │ │ │ suble r6, pc, r0, ror #30 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ eorhi pc, r4, sp, asr #17 │ │ │ │ strls r0, [sl, -r5, ror #7] │ │ │ │ @ instruction: 0xf7ecd439 │ │ │ │ - @ instruction: 0xf648fd0b │ │ │ │ + @ instruction: 0xf648fd29 │ │ │ │ vrshr.s64 d21, d17, #64 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f64630 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r0, #-240] @ 0xffffff10 │ │ │ │ - svclt 0x00edf7fb │ │ │ │ - addeq r2, sl, ip, lsl #6 │ │ │ │ - strdeq r2, [sl], r2 @ │ │ │ │ + stmdacs r0, {r0, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [r3, #-240]! @ 0xffffff10 │ │ │ │ + ldmdalt r1, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + addeq r2, sl, r8, asr #6 │ │ │ │ + addeq r2, sl, lr, lsr #2 │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ eormi r7, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47b2b01 │ │ │ │ - @ instruction: 0xf7ffaf6c │ │ │ │ - blcs 0x45c594 │ │ │ │ + @ instruction: 0xf7ffaf90 │ │ │ │ + blcs 0x45c5c8 │ │ │ │ mrcge 6, 5, APSR_nzcv, cr15, cr15, {3} │ │ │ │ - blx 0xf678c │ │ │ │ + blx 0xf6750 │ │ │ │ pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ teqle lr, sl, lsr #31 │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr3, cr15, {1} │ │ │ │ - andcs r9, r0, #1073741826 @ 0x40000002 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - strls r2, [sl], #-1280 @ 0xfffffb00 │ │ │ │ - strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ + stmdbge r6, {r9, sp} │ │ │ │ + strcs r4, [r0, #-1584] @ 0xfffff9d0 │ │ │ │ + strcs r9, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ + strls r9, [r8], #-1802 @ 0xfffff8f6 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f14506 │ │ │ │ - @ instruction: 0xf7fbfab1 │ │ │ │ - @ instruction: 0xf7ecbfc2 │ │ │ │ - @ instruction: 0xf648fcd1 │ │ │ │ + @ instruction: 0xf7fbfad1 │ │ │ │ + @ instruction: 0xf7ecbfe6 │ │ │ │ + @ instruction: 0xf648fcef │ │ │ │ vsubl.s8 q11, d0, d5 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f64630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [r0], {60} @ 0x3c │ │ │ │ - svclt 0x00b3f7fb │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + ldclge 4, cr15, [r3], #240 @ 0xf0 │ │ │ │ + svclt 0x00d7f7fb │ │ │ │ subspl pc, sp, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r3, [sl, #-771] @ 0xfffffcfd │ │ │ │ @ instruction: 0xf7f59307 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fbd09c │ │ │ │ - movwcs fp, #20382 @ 0x4f9e │ │ │ │ + movwcs fp, #20418 @ 0x4fc2 │ │ │ │ movwcs lr, #26570 @ 0x67ca │ │ │ │ movwcs lr, #10184 @ 0x27c8 │ │ │ │ movwcs lr, #1990 @ 0x7c6 │ │ │ │ @ instruction: 0xf3c4e7c4 │ │ │ │ movwls r4, #25347 @ 0x6303 │ │ │ │ vmlsl.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0031181 │ │ │ │ @ instruction: 0xf646031c │ │ │ │ vsubl.s8 q10, d0, d13 │ │ │ │ movwmi r0, #45573 @ 0xb205 │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ movwls r5, #29961 @ 0x7509 │ │ │ │ - @ instruction: 0xf8a6f7f6 │ │ │ │ + @ instruction: 0xf8c6f7f6 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - ldmib sp, {r1, r2, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmib sp, {r1, r5, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7fe8709 │ │ │ │ - vbic.i16 , #195 @ 0x00c3 │ │ │ │ + @ instruction: 0xf3c4b991 │ │ │ │ movwls r4, #25347 @ 0x6303 │ │ │ │ vmlsl.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0031181 │ │ │ │ @ instruction: 0xf648031c │ │ │ │ vsubl.s8 q11, d16, d29 │ │ │ │ movwmi r0, #45573 @ 0xb205 │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ movwls r5, #29961 @ 0x7509 │ │ │ │ - @ instruction: 0xf88af7f6 │ │ │ │ + @ instruction: 0xf8aaf7f6 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - ldmib sp, {r1, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ - ldr r8, [r9, #-1801] @ 0xfffff8f7 │ │ │ │ + ldmib sp, {r1, r2, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldr r8, [ip, #-1801] @ 0xfffff8f7 │ │ │ │ @ instruction: 0xf7ec4630 │ │ │ │ - @ instruction: 0xf7fbfc1d │ │ │ │ - svcvs 0x0033bf5a │ │ │ │ + @ instruction: 0xf7fbfc3b │ │ │ │ + svcvs 0x0033bf7e │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ vqadd.s8 d24, d20, d15 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ - blvs 0xff6bf960 │ │ │ │ - stc2l 7, cr15, [r8], #936 @ 0x3a8 │ │ │ │ + blvs 0xff6bf924 │ │ │ │ + stc2 7, cr15, [r6, #-936] @ 0xfffffc58 │ │ │ │ ldrvs r6, [r3, #3443]! @ 0xd73 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr13, cr14, {7} │ │ │ │ + svclt 0x0019f7fe │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe952ccc │ │ │ │ + beq 0xfe952c90 │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ addscc pc, r5, #73400320 @ 0x4600000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [r8, #-2310] @ 0xfffff6fa │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f69307 │ │ │ │ - stmdacs r0, {r0, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0031f47b │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0055f47b │ │ │ │ @ instruction: 0x8709e9dd │ │ │ │ - ldmlt r7!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r5, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67f2a02 │ │ │ │ - blvs 0xfe719c50 │ │ │ │ + blvs 0xfe719c14 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr4, cr15, {1} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldrtmi sl, [r0], -pc, asr #29 │ │ │ │ - blx 0x82a1b6 │ │ │ │ + blx 0x8aa17a │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - andcs sl, r4, sl, lsl pc │ │ │ │ - stc2l 0, cr15, [r8, #724]! @ 0x2d4 │ │ │ │ + andcs sl, r4, lr, lsr pc │ │ │ │ + ldc2l 0, cr15, [r6, #724]! @ 0x2d4 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ subvs pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0bb6819 │ │ │ │ - @ instruction: 0xf7fbfad3 │ │ │ │ - ldrtmi fp, [r0], -ip, lsl #30 │ │ │ │ - @ instruction: 0xff3cf7ec │ │ │ │ - svclt 0x0007f7fb │ │ │ │ + @ instruction: 0xf7fbfae1 │ │ │ │ + shasxmi fp, r0, r0 │ │ │ │ + @ instruction: 0xff5cf7ec │ │ │ │ + svclt 0x002bf7fb │ │ │ │ @ instruction: 0x46306d73 │ │ │ │ - bne 0xff2c83fc │ │ │ │ - @ instruction: 0xf84cf7f1 │ │ │ │ + bne 0xff2c83c0 │ │ │ │ + @ instruction: 0xf86cf7f1 │ │ │ │ rscsvs r2, r3, r5, lsl #6 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr13, cr11, {7} │ │ │ │ + svclt 0x0021f7fb │ │ │ │ @ instruction: 0xf7ec4630 │ │ │ │ - @ instruction: 0xf7fbff59 │ │ │ │ - @ instruction: 0xf7ecbef8 │ │ │ │ - @ instruction: 0xf648fc07 │ │ │ │ + @ instruction: 0xf7fbff79 │ │ │ │ + @ instruction: 0xf7ecbf1c │ │ │ │ + @ instruction: 0xf648fc25 │ │ │ │ vmlal.s , d16, d1[5] │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f54630 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r6], {60} @ 0x3c │ │ │ │ - mcrlt 7, 7, pc, cr9, cr11, {7} @ │ │ │ │ + stmdacs r0, {r0, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [r9], #-240 @ 0xffffff10 │ │ │ │ + svclt 0x000df7fb │ │ │ │ eorscc pc, sp, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r3, [sl, #-771] @ 0xfffffcfd │ │ │ │ @ instruction: 0xf7f59307 │ │ │ │ - stmdacs r0, {r0, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 2, pc, cr6, cr15, {1} @ │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr3, cr11, {7} │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr7, cr11, {7} │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe952db8 │ │ │ │ + beq 0xfe952d7c │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ addmi pc, sp, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [r8, #-2310] @ 0xfffff6fa │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f59307 │ │ │ │ - stmdacs r0, {r0, r1, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr11, cr11, {3} │ │ │ │ + @ instruction: 0xf7f69307 │ │ │ │ + stmdacs r0, {r0, r1, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr15, cr11, {3} │ │ │ │ @ instruction: 0x8709e9dd │ │ │ │ - stmialt pc, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + stmialt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ subsne r6, fp, r0, ror pc │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - stc2 0, cr15, [r2, #724] @ 0x2d4 │ │ │ │ + ldc2 0, cr15, [r0, #724] @ 0x2d4 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0bb6819 │ │ │ │ - ldrb pc, [r0, -sp, ror #20] @ │ │ │ │ + @ instruction: 0xe750fa7b │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r6, sp, r7, lsl #17 │ │ │ │ ldrbeq r4, [sl, r9, lsr #23]! │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - msrhi CPSR_sc, r1, lsl #2 │ │ │ │ + msrhi CPSR_s, r1, lsl #2 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ - ldc2 7, cr15, [r0, #-944]! @ 0xfffffc50 │ │ │ │ + ldc2l 7, cr15, [r0, #-944] @ 0xfffffc50 │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ tstphi lr, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf11368a3 │ │ │ │ vmax.f32 d1, d0, d1 │ │ │ │ @ instruction: 0xf8d48104 │ │ │ │ @ instruction: 0xf5056080 │ │ │ │ ldrcc r5, [r0, #-1288] @ 0xfffffaf8 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ strbvs r4, [r7, #-1576]! @ 0xfffff9d8 │ │ │ │ - blx 0xbaa3f0 │ │ │ │ + blx 0xf2a3b4 │ │ │ │ tstlt lr, r1, lsl #13 │ │ │ │ @ instruction: 0xf990fa90 │ │ │ │ @ instruction: 0xf989fa1f │ │ │ │ ldcne 6, cr4, [sl], #312 @ 0x138 │ │ │ │ svcmi 0x0068f5b9 │ │ │ │ sbcscs lr, r6, pc, asr #20 │ │ │ │ @ instruction: 0xf8d4d30a │ │ │ │ - beq 0x16ba584 │ │ │ │ + beq 0x16ba548 │ │ │ │ orrsne lr, r3, #266240 @ 0x41000 │ │ │ │ @ instruction: 0xf10007db │ │ │ │ ldmdacs lr, {r0, r1, r3, r5, r8, pc} │ │ │ │ msrhi CPSR_, r0 │ │ │ │ smlalcc pc, r1, r4, r8 @ │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strtvs r6, [r6], -r2, lsr #1 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ svcvs 0x00a78132 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ - blmi 0xfe29a84c │ │ │ │ + blmi 0xfe29a810 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrsbls pc, [r8], #-132 @ 0xffffff7c @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf50358d3 │ │ │ │ @ instruction: 0xf8d343a0 │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, ip, sp}^ │ │ │ │ svcvs 0x0023681f │ │ │ │ @@ -96238,157 +96223,157 @@ │ │ │ │ addsmi r2, sl, #128, 6 │ │ │ │ cmpphi r4, r0 @ p-variant is OBSOLETE │ │ │ │ cmnpne pc, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ cmnpne pc, #216006656 @ p-variant is OBSOLETE @ 0xce00000 │ │ │ │ @ instruction: 0xf000429e │ │ │ │ svcvs 0x0061819e │ │ │ │ vmla.i8 d18, d0, d13 │ │ │ │ - @ instruction: 0xf1b883ce │ │ │ │ + @ instruction: 0xf1b883cd │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @ instruction: 0xf8d480c2 │ │ │ │ ldrmi r3, [sl], r8, asr #1 │ │ │ │ @ instruction: 0xf140059a │ │ │ │ ldreq r8, [r8], r1, lsr #2 │ │ │ │ tstphi pc, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ msrmi SPSR_f, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #1743 @ 0x6cf @ │ │ │ │ vst4.8 {d20-d23}, [pc :256], r3 │ │ │ │ vmlal.s q10, d15, d0[6] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - ldrbhi pc, [sp], #0 @ │ │ │ │ + ldrbhi pc, [ip], #0 @ │ │ │ │ svceq 0x0040f01a │ │ │ │ @ instruction: 0x4631d035 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - bllt 0xfeeac69c │ │ │ │ + bllt 0xfeeac658 │ │ │ │ msrmi SPSR_fsxc, #6 │ │ │ │ svcmi 0x006ff1b3 │ │ │ │ - ldrthi pc, [pc], #0 @ 0x6e32c @ │ │ │ │ + ldrthi pc, [lr], #0 @ │ │ │ │ @ instruction: 0xf6cf2300 │ │ │ │ eorsmi r7, r3, r0, lsl r3 │ │ │ │ svcmi 0x0079f1b3 │ │ │ │ @ instruction: 0xf026d107 │ │ │ │ @ instruction: 0x4620417f │ │ │ │ cmnpmi r4, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ - stc2 0, cr15, [ip], #152 @ 0x98 │ │ │ │ + stc2 0, cr15, [lr], #152 @ 0x98 │ │ │ │ @ instruction: 0x4631bb10 │ │ │ │ @ instruction: 0xf7fb4620 │ │ │ │ - stmiblt r8!, {r0, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r8!, {r0, r2, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xf9fcf02c │ │ │ │ + @ instruction: 0xf9fef02c │ │ │ │ ldrtmi fp, [r1], -r0, asr #19 │ │ │ │ @ instruction: 0xf0264620 │ │ │ │ - ldmiblt r8, {r0, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8, {r0, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xf840f013 │ │ │ │ + @ instruction: 0xf838f013 │ │ │ │ svceq 0x0033b970 │ │ │ │ tstle r4, lr, lsl #22 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - cdp2 0, 4, cr15, cr8, cr12, {1} │ │ │ │ + cdp2 0, 5, cr15, cr8, cr12, {1} │ │ │ │ @ instruction: 0xf04fb930 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0xffe2c364 │ │ │ │ + blx 0x62c32a │ │ │ │ cmnlt r3, r3, lsr #30 │ │ │ │ subseq r6, r9, r2, ror #30 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ movwne pc, #963 @ 0x3c3 @ │ │ │ │ andeq pc, lr, #2 │ │ │ │ - b 0x10f87a8 │ │ │ │ + b 0x10f876c │ │ │ │ svclt 0x00080203 │ │ │ │ stmib r4, {r1, r3, r9, sl, lr}^ │ │ │ │ svcvs 0x00a3121c │ │ │ │ @ instruction: 0xf894b123 │ │ │ │ mcrcs 0, 0, r6, cr0, cr12, {3} │ │ │ │ sbchi pc, sl, r0 │ │ │ │ cmnlt r3, r3, ror #28 │ │ │ │ - blcs 0xc8754 │ │ │ │ + blcs 0xc8718 │ │ │ │ stcvs 8, cr13, [r6, #240]! @ 0xf0 │ │ │ │ addsmi r6, r6, #3616 @ 0xe20 │ │ │ │ msrhi SPSR_xc, r0, asr #32 │ │ │ │ @ instruction: 0xf0b96ea0 │ │ │ │ - movwcs pc, #2167 @ 0x877 @ │ │ │ │ + movwcs pc, #2181 @ 0x885 @ │ │ │ │ stmiavs r3!, {r0, r1, r5, r6, r9, sl, sp, lr}^ │ │ │ │ stmiavs r2!, {r0, r1, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - bne 0xff549b74 │ │ │ │ + bne 0xff549b38 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ @ instruction: 0xf640d220 │ │ │ │ addmi r7, fp, #252, 2 @ 0x3f │ │ │ │ strtmi sp, [r8], -r6, lsr #18 │ │ │ │ ldrdpl pc, [r0], r4 │ │ │ │ @ instruction: 0xf06b4621 │ │ │ │ - tstplt sp, sp, asr #18 @ p-variant is OBSOLETE │ │ │ │ + tstplt sp, fp, asr r9 @ p-variant is OBSOLETE │ │ │ │ addlt fp, r0, #64, 20 @ 0x40000 │ │ │ │ @ instruction: 0xf5b00ac1 │ │ │ │ tstle r9, #104, 30 @ 0x1a0 │ │ │ │ ldrdcs pc, [r8], #132 @ 0x84 │ │ │ │ - b 0x1130d64 │ │ │ │ + b 0x1130d28 │ │ │ │ bfieq r1, r2, #7, #20 │ │ │ │ ldmdbcs lr, {r3, sl, ip, lr, pc} │ │ │ │ stmiavs r3!, {r4, r8, ip, lr, pc} │ │ │ │ rscsvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ - bne 0x1749bb0 │ │ │ │ + bne 0x1749b74 │ │ │ │ stmdale r9, {r0, r1, r4, r7, r9, lr} │ │ │ │ rscvs r2, r3, r1, lsl #6 │ │ │ │ andcs lr, r9, r6 │ │ │ │ - @ instruction: 0xffb2f7eb │ │ │ │ + @ instruction: 0xffd0f7eb │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ adcvs r3, r7, r2, lsl #14 │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldrthi pc, [sl], -r0, asr #32 @ │ │ │ │ + ldrthi pc, [r9], -r0, asr #32 @ │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf10d8ff0 │ │ │ │ - blx 0x830c90 │ │ │ │ + blx 0x830c54 │ │ │ │ eorcs pc, r0, #8781824 @ 0x860000 │ │ │ │ ldrbmi r2, [r0], -r0, lsl #2 │ │ │ │ - ldm r4!, {r3, r5, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdb r2, {r3, r5, r9, ip, sp, lr, pc} │ │ │ │ tstcc r8, #323584 @ 0x4f000 │ │ │ │ - blcs 0x3fd088 │ │ │ │ - ldrhi pc, [r6, r0, lsl #4]! │ │ │ │ + blcs 0x3fd04c │ │ │ │ + ldrhi pc, [r5, r0, lsl #4]! │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ cmpeq r5, r4, lsl r2 │ │ │ │ - subseq r0, r1, #100, 4 @ 0x40000006 │ │ │ │ - orreq r0, pc, r8, lsl #5 │ │ │ │ - ldrsheq r0, [pc, #25] @ 0x6e4b5 │ │ │ │ + subseq r0, r0, #805306374 @ 0x30000006 │ │ │ │ + orreq r0, pc, r7, lsl #5 │ │ │ │ + ldrsheq r0, [pc, #25] @ 0x6e479 │ │ │ │ asrseq r0, r2, #3 │ │ │ │ teqeq pc, pc, lsl #1 │ │ │ │ sbcseq r0, sp, r7, lsr #2 │ │ │ │ svclt 0x00000173 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r1, sl, r0, asr #25 │ │ │ │ + strdeq r1, [sl], ip │ │ │ │ stmiavs r3!, {r0, r5, r6, r7, r8, sl, fp, sp, lr} │ │ │ │ @ instruction: 0xf6401a5b │ │ │ │ addmi r7, fp, #252, 2 @ 0x3f │ │ │ │ mrcge 6, 6, APSR_nzcv, cr8, cr15, {1} │ │ │ │ ldrdvs pc, [r0], r4 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf8e6f06b │ │ │ │ - blt 0x109a90c │ │ │ │ + @ instruction: 0xf8f4f06b │ │ │ │ + blt 0x109a8d0 │ │ │ │ @ instruction: 0xf894b280 │ │ │ │ - b 0x107a860 │ │ │ │ + b 0x107a824 │ │ │ │ ldcne 6, cr4, [sl, #-36]! @ 0xffffffdc │ │ │ │ adcvs r6, r2, r6, lsr #12 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - blmi 0xff25a024 │ │ │ │ - blls 0x348558 │ │ │ │ + blmi 0xff259fe8 │ │ │ │ + blls 0x34851c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ - @ instruction: 0xf04f85e7 │ │ │ │ + @ instruction: 0xf04f85e6 │ │ │ │ andcs r5, r1, #104, 6 @ 0xa0000001 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r0, r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f54ff0 │ │ │ │ - @ instruction: 0xf01aba37 │ │ │ │ + @ instruction: 0xf01aba57 │ │ │ │ @ instruction: 0xf47f0f20 │ │ │ │ - bmi 0xfefda10c │ │ │ │ + bmi 0xfefda0d0 │ │ │ │ tstpeq r8, r2, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf852468c │ │ │ │ @ instruction: 0xf8513b04 │ │ │ │ eorsmi r0, r3, r4, lsl #22 │ │ │ │ @ instruction: 0xf43f4283 │ │ │ │ strbmi sl, [r2, #-3828]! @ 0xfffff10c │ │ │ │ @ instruction: 0xe726d1f5 │ │ │ │ @@ -96397,202 +96382,202 @@ │ │ │ │ vst4.8 {d20-d23}, [pc :256], r2 │ │ │ │ vmla.f d20, d15, d0[6] │ │ │ │ addmi r0, sl, #0, 2 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr15, cr15, {1} │ │ │ │ @ instruction: 0xf57f0659 │ │ │ │ usat sl, #5, r8, lsl #30 │ │ │ │ @ instruction: 0xf0b74638 │ │ │ │ - @ instruction: 0xf04ffa35 │ │ │ │ + @ instruction: 0xf04ffa43 │ │ │ │ ldrtmi r7, [r1], -r0, lsl #6 │ │ │ │ @ instruction: 0x46202212 │ │ │ │ subsls pc, r8, r4, asr #17 │ │ │ │ @ instruction: 0xf7f56666 │ │ │ │ - str pc, [r7, -r7, lsl #20]! │ │ │ │ + str pc, [r7, -r7, lsr #20]! │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ addvs pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ vshr.u64 d24, d12, #61 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ - @ instruction: 0x83b6f000 │ │ │ │ + @ instruction: 0x83b5f000 │ │ │ │ stmdbcs sp, {r0, r5, r6, r8, r9, sl, fp, sp, lr} │ │ │ │ - rsbshi pc, r5, #64, 4 │ │ │ │ + rsbshi pc, r4, #64, 4 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ mcrge 4, 5, pc, cr9, cr15, {1} @ │ │ │ │ - beq 0x2aa9d0 │ │ │ │ + beq 0x2aa994 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ - blx 0x83fee4 │ │ │ │ + blx 0x83fea8 │ │ │ │ vadd.i32 d15, d24, d6 │ │ │ │ - @ instruction: 0xf418e85e │ │ │ │ + @ instruction: 0xf418e86c │ │ │ │ @ instruction: 0xf0406f80 │ │ │ │ - @ instruction: 0xf4188621 │ │ │ │ + @ instruction: 0xf4188620 │ │ │ │ @ instruction: 0xf0407280 │ │ │ │ - vst3.8 {d8,d10,d12}, [r8 :64], r6 │ │ │ │ + vst3.8 {d8,d10,d12}, [r8 :64], r5 │ │ │ │ @ instruction: 0xf5b36328 │ │ │ │ @ instruction: 0xf0007f20 │ │ │ │ - vqshl.s8 d8, d3, d16 │ │ │ │ - blcs 0xfe08f788 │ │ │ │ - ldrbthi pc, [sl], #0 @ │ │ │ │ + vqshl.s8 d8, d2, d16 │ │ │ │ + blcs 0xfe08f748 │ │ │ │ + ldrbthi pc, [r9], #0 @ │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - ldrbhi pc, [r4], #0 @ │ │ │ │ + ldrbhi pc, [r3], #0 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf008aed2 │ │ │ │ andcs r0, r2, #8323072 @ 0x7f0000 │ │ │ │ andls r4, r0, #84934656 @ 0x5100000 │ │ │ │ - eorsvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + andsvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ stmeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8cd9306 │ │ │ │ @ instruction: 0x46208014 │ │ │ │ @ instruction: 0xf04f260d │ │ │ │ @ instruction: 0xf04f0a00 │ │ │ │ strls r0, [r4], -sp, lsl #22 │ │ │ │ - blge 0x128d40 │ │ │ │ - @ instruction: 0xf8d4f7f0 │ │ │ │ + blge 0x128d04 │ │ │ │ + @ instruction: 0xf8f4f7f0 │ │ │ │ @ instruction: 0xf8d4e6be │ │ │ │ vst4. {d26-d29}, [pc], r8 │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ ldrbmi r4, [r3], -r0, lsl #4 │ │ │ │ andeq lr, sl, #204800 @ 0x32000 │ │ │ │ - bicshi pc, sp, r0 │ │ │ │ + bicshi pc, ip, r0 │ │ │ │ stmdbcs sp, {r0, r5, r6, r8, r9, sl, fp, sp, lr} │ │ │ │ - eorhi pc, r5, #64, 4 │ │ │ │ + eorhi pc, r4, #64, 4 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ mrcge 4, 2, APSR_nzcv, cr9, cr15, {1} │ │ │ │ ldmdane pc!, {r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ eorcs r2, r0, #0, 2 │ │ │ │ vadd.i32 d10, d8, d2 │ │ │ │ - @ instruction: 0xf418e810 │ │ │ │ + @ instruction: 0xf418e81e │ │ │ │ @ instruction: 0xf0406200 │ │ │ │ - @ instruction: 0xf89483ea │ │ │ │ + @ instruction: 0xf89483e9 │ │ │ │ vqadd.u8 , q11, │ │ │ │ strtmi r0, [r0], -sl, lsl #2 │ │ │ │ svclt 0x000c2b00 │ │ │ │ movwcs r2, #17160 @ 0x4308 │ │ │ │ cmpeq r1, r3, lsl #22 │ │ │ │ - stc2 7, cr15, [r0, #944]! @ 0x3b0 │ │ │ │ + stc2l 7, cr15, [r0, #944] @ 0x3b0 │ │ │ │ @ instruction: 0xf1b8e692 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ - @ instruction: 0xf10d8335 │ │ │ │ + @ instruction: 0xf10d8334 │ │ │ │ eorcs r0, r0, #8, 20 @ 0x8000 │ │ │ │ ldrbmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf886fa1f │ │ │ │ - svc 0x00f0f227 │ │ │ │ + svc 0x00fef227 │ │ │ │ @ instruction: 0x46204651 │ │ │ │ @ instruction: 0xf388fa5f │ │ │ │ @ instruction: 0xf7ed9302 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr5, cr15, {1} │ │ │ │ vmin.s8 q15, q2, q13 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ - blne 0xfe5eecf8 │ │ │ │ + blne 0xfe5eecbc │ │ │ │ ldrtmi r4, [r2], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7ea6bc9 │ │ │ │ - @ instruction: 0x6d63f9e3 │ │ │ │ + vstmdbvs r3!, {s31} │ │ │ │ strvs r4, [r3, #1075]! @ 0x433 │ │ │ │ svcvs 0x0061e68e │ │ │ │ vmla.i8 d18, d0, d13 │ │ │ │ - @ instruction: 0xf1b881de │ │ │ │ + @ instruction: 0xf1b881dd │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xf10dae12 │ │ │ │ ldrmi r0, [r1], -r8, lsl #20 │ │ │ │ eorcs r4, r0, #80, 12 @ 0x5000000 │ │ │ │ @ instruction: 0xf886fa1f │ │ │ │ - svc 0x00c6f227 │ │ │ │ + svc 0x00d4f227 │ │ │ │ vst1.16 {d14}, [r8 :128], r7 │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ ldrbmi sl, [r1], -lr, asr #28 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - @ instruction: 0x83a1f000 │ │ │ │ + movhi pc, #0 │ │ │ │ @ instruction: 0x4620b273 │ │ │ │ strcs pc, [r3], -r6, asr #7 │ │ │ │ subseq r9, fp, r2, lsl #12 │ │ │ │ @ instruction: 0xf7f59303 │ │ │ │ - stmdacs r0, {r0, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 1, APSR_nzcv, cr13, cr15, {1} │ │ │ │ movwcs lr, #5698 @ 0x1642 │ │ │ │ strcs pc, [r2], -r6, asr #7 │ │ │ │ - @ instruction: 0xf4189306 │ │ │ │ - movwls r6, #16128 @ 0x3f00 │ │ │ │ + @ instruction: 0xf4189303 │ │ │ │ + movwls r6, #28416 @ 0x6f00 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmib sp, {r1, r9, sl, ip, pc}^ │ │ │ │ - blx 0x183b334 │ │ │ │ + blx 0x183b2f8 │ │ │ │ movwls pc, #29576 @ 0x7388 @ │ │ │ │ - cmpphi r6, #64 @ p-variant is OBSOLETE @ 0x40 │ │ │ │ + cmpphi r5, #64 @ p-variant is OBSOLETE @ 0x40 │ │ │ │ @ instruction: 0x46204651 │ │ │ │ - @ instruction: 0xffb8f7f6 │ │ │ │ + @ instruction: 0xffd8f7f6 │ │ │ │ vrsubhn.i16 d30, q3, q14 │ │ │ │ - blx 0x1837f44 │ │ │ │ - movwcs pc, #2952 @ 0xb88 @ │ │ │ │ + movwcs r2, #1538 @ 0x602 │ │ │ │ + blx 0xfe2ad082 │ │ │ │ svcvs 0x0000f418 │ │ │ │ strvs lr, [r3], -sp, asr #19 │ │ │ │ - andslt pc, r4, sp, asr #17 │ │ │ │ - @ instruction: 0xf0409306 │ │ │ │ - svcvs 0x00238301 │ │ │ │ + @ instruction: 0xf8cd9306 │ │ │ │ + @ instruction: 0xf040b014 │ │ │ │ + svcvs 0x00238300 │ │ │ │ ldrbmi r2, [r1], -r1, lsl #4 │ │ │ │ - blx 0xfed52f5c │ │ │ │ + blx 0xfed52f20 │ │ │ │ strtmi pc, [r0], -r3, lsl #7 │ │ │ │ - adcspl pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + addspl pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ movwls r0, #10587 @ 0x295b │ │ │ │ - @ instruction: 0xf880f7f0 │ │ │ │ + @ instruction: 0xf8a0f7f0 │ │ │ │ @ instruction: 0xf418e60e │ │ │ │ @ instruction: 0xf0406f00 │ │ │ │ - @ instruction: 0xf8d48318 │ │ │ │ + @ instruction: 0xf8d48317 │ │ │ │ vhadd.u8 , q11, q4 │ │ │ │ ldrbeq r0, [r8], -sl, lsl #4 │ │ │ │ - strhi pc, [fp], -r0, lsl #2 │ │ │ │ + strhi pc, [sl], -r0, lsl #2 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ - blcs 0x80010 │ │ │ │ + blcs 0x7ffd4 │ │ │ │ movtvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ svclt 0x000c6b99 │ │ │ │ movwcs r2, #17160 @ 0x4308 │ │ │ │ andcc lr, r2, #3072 @ 0xc00 │ │ │ │ - @ instruction: 0xf966f7ea │ │ │ │ + @ instruction: 0xf984f7ea │ │ │ │ vsli.64 q15, q9, #6 │ │ │ │ @ instruction: 0xf8d41284 │ │ │ │ andcs r3, r1, r8, lsl #1 │ │ │ │ addseq r2, r2, r0, lsl #2 │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ strbeq pc, [r2], r6, asr #7 @ │ │ │ │ @ instruction: 0xf0039207 │ │ │ │ @ instruction: 0xf008030f │ │ │ │ ldrbmi r0, [r1], -r7, lsl #4 │ │ │ │ strtmi r9, [r0], -r6, lsl #4 │ │ │ │ @ instruction: 0xf4182201 │ │ │ │ andls r6, r4, #0, 30 │ │ │ │ @ instruction: 0xf04f9605 │ │ │ │ teqle r1, r2, lsl #4 │ │ │ │ - @ instruction: 0xf8cef7f1 │ │ │ │ + @ instruction: 0xf8eef7f1 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldrb sl, [r1, #3532] @ 0xdcc │ │ │ │ @ instruction: 0xf388fa5f │ │ │ │ smlabtcs r2, r6, r3, pc @ │ │ │ │ svcvs 0x0000f418 │ │ │ │ addeq lr, r3, #323584 @ 0x4f000 │ │ │ │ - adcshi pc, pc, #64 @ 0x40 │ │ │ │ + adcshi pc, lr, #64 @ 0x40 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - strb pc, [r3, #2173] @ 0x87d @ │ │ │ │ + strb pc, [r3, #2205] @ 0x89d @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq r9, r3, r0, asr r1 │ │ │ │ + eorseq r9, r3, r0, asr #2 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ @ instruction: 0xf288fa5f │ │ │ │ strcs pc, [r2], -r6, asr #7 │ │ │ │ addseq r2, r2, r1 │ │ │ │ strls r2, [r6], -r0, lsl #2 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ andls r2, r7, #13631488 @ 0xd00000 │ │ │ │ andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ andls r4, r4, #32, 12 @ 0x2000000 │ │ │ │ svcvs 0x0000f418 │ │ │ │ andeq pc, r2, #79 @ 0x4f │ │ │ │ sbcle r9, sp, r5, lsl #12 │ │ │ │ - mcr2 7, 3, pc, cr8, cr0, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr8, cr0, {7} @ │ │ │ │ vabal.u8 q15, d22, d18 │ │ │ │ @ instruction: 0xf8d41284 │ │ │ │ andcs r3, r1, r8, lsl #1 │ │ │ │ subseq r2, r2, r0, lsl #2 │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ strbeq pc, [r2], r6, asr #7 @ │ │ │ │ @ instruction: 0xf0039207 │ │ │ │ @@ -96601,842 +96586,842 @@ │ │ │ │ strtmi r9, [r0], -r6, lsl #4 │ │ │ │ @ instruction: 0xf4182201 │ │ │ │ strls r6, [r5], -r0, lsl #30 │ │ │ │ adcsle r9, r1, r4, lsl #4 │ │ │ │ @ instruction: 0xf8d4e7e2 │ │ │ │ @ instruction: 0xf0083088 │ │ │ │ andls r0, r6, #1879048192 @ 0x70000000 │ │ │ │ - @ instruction: 0xf0032201 │ │ │ │ - andls r0, r4, #-1073741821 @ 0xc0000003 │ │ │ │ - vsubw.u8 q9, q3, d0 │ │ │ │ - vsubl.u8 , d22, d4 │ │ │ │ - andls r0, r7, #203423744 @ 0xc200000 │ │ │ │ - andcs r9, r1, #5242880 @ 0x500000 │ │ │ │ + sbceq pc, r2, #402653187 @ 0x18000003 │ │ │ │ + tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ + strne pc, [r4], r6, asr #7 │ │ │ │ + andls r2, r5, #0, 6 │ │ │ │ + andcs r9, r1, #7340032 @ 0x700000 │ │ │ │ + andcs r9, r1, #4, 4 @ 0x40000000 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ @ instruction: 0xf418460b │ │ │ │ ldrbmi r6, [r1], -r0, lsl #4 │ │ │ │ - adcshi pc, lr, #64 @ 0x40 │ │ │ │ + adcshi pc, sp, #64 @ 0x40 │ │ │ │ ldr r4, [r5, r0, lsr #12] │ │ │ │ - adcslt r6, r6, #32, 30 @ 0x80 │ │ │ │ - stceq 0, cr15, [r7], {8} │ │ │ │ + @ instruction: 0xf3c66f20 │ │ │ │ + @ instruction: 0xf00801c2 │ │ │ │ + vsubl.u8 q8, d6, d7 │ │ │ │ + blx 0xfec742ac │ │ │ │ + pldw [r8], #-896 @ 0xfffffc80 │ │ │ │ + b 0x144a490 │ │ │ │ + @ instruction: 0xf0001353 │ │ │ │ + vrshr.u64 d24, d2, #56 │ │ │ │ + @ instruction: 0xf0062841 │ │ │ │ + @ instruction: 0xf1b80607 │ │ │ │ + @ instruction: 0xf0000f02 │ │ │ │ + @ instruction: 0xf1b882b4 │ │ │ │ + @ instruction: 0xf0000f03 │ │ │ │ + stmib sp, {r1, r4, r6, r7, r9, pc}^ │ │ │ │ + @ instruction: 0xf1b81604 │ │ │ │ + ldrbmi r0, [r1], -r1, lsl #30 │ │ │ │ + andcc lr, r2, #3358720 @ 0x334000 │ │ │ │ + sbchi pc, r0, #0 │ │ │ │ + tstpvs r5, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ + tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + rsbsvc pc, r5, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + svclt 0x00182800 │ │ │ │ + movwcs r4, #5658 @ 0x161a │ │ │ │ + movwcs r9, #768 @ 0x300 │ │ │ │ + @ instruction: 0xf04f4620 │ │ │ │ + @ instruction: 0xf04f0a00 │ │ │ │ + stmib sp, {r8, r9, fp}^ │ │ │ │ + @ instruction: 0xf7efab06 │ │ │ │ + ldr pc, [r1, #-3515]! @ 0xfffff245 │ │ │ │ svcvs 0x0000f418 │ │ │ │ - @ instruction: 0xf380fab0 │ │ │ │ - addsne lr, r6, #323584 @ 0x4f000 │ │ │ │ - strbeq pc, [r2], r6, asr #7 @ │ │ │ │ - cmpne r3, #323584 @ 0x4f000 │ │ │ │ - addshi pc, r2, #0 │ │ │ │ - stmdacs r1, {r3, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ - andeq pc, r7, #2 │ │ │ │ - svceq 0x0002f1b8 │ │ │ │ - adcshi pc, r4, #0 │ │ │ │ - svceq 0x0003f1b8 │ │ │ │ - sbcshi pc, r2, #0 │ │ │ │ - @ instruction: 0xf1b84651 │ │ │ │ - andls r0, r5, #1, 30 │ │ │ │ - strgt lr, [r3], -sp, asr #19 │ │ │ │ - @ instruction: 0xf0009302 │ │ │ │ - vhsub.s8 q12, , q0 │ │ │ │ - vbic.i32 d22, #1280 @ 0x00000500 │ │ │ │ - @ instruction: 0xf6490312 │ │ │ │ - vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ - stmdacs r0, {r0, r2, r9} │ │ │ │ - sadd16mi fp, sl, r8 │ │ │ │ - movwls r2, #769 @ 0x301 │ │ │ │ - strtmi r2, [r0], -r0, lsl #6 │ │ │ │ - beq 0xaaa5c │ │ │ │ - bleq 0xaaa60 │ │ │ │ - blge 0x22905c │ │ │ │ - ldc2 7, cr15, [sl, #956] @ 0x3bc │ │ │ │ - @ instruction: 0xf418e530 │ │ │ │ - @ instruction: 0xf0406f00 │ │ │ │ - vmlal.u q12, d24, d2[0] │ │ │ │ - blcc 0xb7544 │ │ │ │ - vqdmulh.s d2, d0, d6 │ │ │ │ - ldm pc, {r0, r1, r3, r4, r5, r8, sl, pc}^ @ │ │ │ │ - orreq pc, sl, r3, lsl r0 @ │ │ │ │ - @ instruction: 0x012a0160 │ │ │ │ - rscseq r0, r0, fp, lsl #2 │ │ │ │ - ldrdeq r0, [sl, #-2] │ │ │ │ - blx 0x184a5d8 │ │ │ │ - vsubw.u8 , q11, d8 │ │ │ │ - movwls r2, #22018 @ 0x5602 │ │ │ │ + sbchi pc, r2, #64 @ 0x40 │ │ │ │ + movwcs pc, #9160 @ 0x23c8 @ │ │ │ │ + blcs 0x1fd504 │ │ │ │ + ldrhi pc, [fp, #-512]! @ 0xfffffe00 │ │ │ │ + @ instruction: 0xf013e8df │ │ │ │ + smulbbeq r0, sl, r1 │ │ │ │ + tsteq fp, sl, lsr #2 │ │ │ │ + ldrsheq r0, [r2], #0 │ │ │ │ + svcvs 0x0020014a │ │ │ │ + vsubw.u8 q9, q3, d0 │ │ │ │ + movwls r2, #26114 @ 0x6602 │ │ │ │ @ instruction: 0xf280fab0 │ │ │ │ - ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ - ldmdbeq r2, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ - movwvs pc, #1048 @ 0x418 @ │ │ │ │ - strvs lr, [r3], -sp, asr #19 │ │ │ │ - @ instruction: 0xf0409202 │ │ │ │ - vqsub.s8 d24, d7, d26 │ │ │ │ - vmvn.i32 d22, #83886080 @ 0x05000000 │ │ │ │ - @ instruction: 0xf6490612 │ │ │ │ - vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ - stmdacs r0, {r0, r2, r9} │ │ │ │ - shadd16mi fp, r2, r8 │ │ │ │ - andls r2, r0, r1 │ │ │ │ - @ instruction: 0xf7ef4620 │ │ │ │ - ldrbt pc, [r9], #3855 @ 0xf0f @ │ │ │ │ - ldrdcc pc, [r8], r4 │ │ │ │ - subcs pc, r2, #200, 6 @ 0x20000003 │ │ │ │ - @ instruction: 0xf0083a01 │ │ │ │ - andcs r0, r0, r7, lsl #2 │ │ │ │ - @ instruction: 0xf0039106 │ │ │ │ - tstcs r1, pc, lsl #6 │ │ │ │ - vaddw.u8 , q3, d4 │ │ │ │ - vaddw.u8 , q11, d2 │ │ │ │ - smlabtls r7, r2, r6, r0 │ │ │ │ - tstcs r0, r5, lsl #12 │ │ │ │ - smlabteq r8, sp, r9, lr │ │ │ │ - tstcs r0, r1 │ │ │ │ - smlabteq r2, sp, r9, lr │ │ │ │ - vpmax.s8 d2, d0, d6 │ │ │ │ - ldm pc, {r0, r4, r6, r8, sl, pc}^ @ │ │ │ │ - ldrbtvc pc, [pc], -r2 @ │ │ │ │ - @ instruction: 0x5e646a70 │ │ │ │ - @ instruction: 0xf1b80058 │ │ │ │ - @ instruction: 0xf43f0f00 │ │ │ │ - vmla.f32 d26, d16, d2 │ │ │ │ - tstcs r0, pc, ror r6 │ │ │ │ - stmdage r2, {r5, r9, sp} │ │ │ │ - cdp 2, 3, cr15, cr6, cr7, {1} │ │ │ │ - svceq 0x0040f01a │ │ │ │ - @ instruction: 0xf0409602 │ │ │ │ - @ instruction: 0xf41a84b4 │ │ │ │ - @ instruction: 0xf43f4f00 │ │ │ │ - vfma.f32 d26, d20, d28 │ │ │ │ - vmul.i d22, d0, d0[0] │ │ │ │ - @ instruction: 0xf0b40895 │ │ │ │ - rsbseq pc, r2, fp, lsr #25 │ │ │ │ - @ instruction: 0xf8d84606 │ │ │ │ - @ instruction: 0xf0b81038 │ │ │ │ - @ instruction: 0xf06ffe2f │ │ │ │ - ldrtmi r0, [r1], -r3, lsl #4 │ │ │ │ - @ instruction: 0xf0b84630 │ │ │ │ - stmiavs r3!, {r0, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stclvs 6, cr4, [r2, #-128]! @ 0xffffff80 │ │ │ │ - ldrsbtne pc, [r8], -r8 @ │ │ │ │ - @ instruction: 0xf0421a9a │ │ │ │ - @ instruction: 0xf7ea0201 │ │ │ │ - movwcs pc, #14361 @ 0x3819 @ │ │ │ │ - @ instruction: 0xf06f60e3 │ │ │ │ - ldrtmi r0, [r1], -r1, lsl #4 │ │ │ │ - ldrsbteq pc, [ip], -r8 @ │ │ │ │ - @ instruction: 0xff1ef0b8 │ │ │ │ - ldrtmi r2, [r1], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf0b84630 │ │ │ │ - vrecps.f32 d31, d7, d9 │ │ │ │ - vrsra.s64 q8, q8, #64 │ │ │ │ - @ instruction: 0x46302395 │ │ │ │ - subne pc, sp, #64, 4 │ │ │ │ - @ instruction: 0xf0ba6819 │ │ │ │ - @ instruction: 0xf04ffde3 │ │ │ │ - strvs r3, [r3, #1023]! @ 0x3ff │ │ │ │ - strtmi lr, [r0], -sl, lsl #9 │ │ │ │ - blx 0xa2ca42 │ │ │ │ + @ instruction: 0xf388fa5f │ │ │ │ + movwls r4, #22097 @ 0x5651 │ │ │ │ + @ instruction: 0xf4180952 │ │ │ │ + stmib sp, {r8, r9, sp, lr}^ │ │ │ │ + andls r6, r2, #3145728 @ 0x300000 │ │ │ │ + eorshi pc, sl, #64 @ 0x40 │ │ │ │ + ldrvs pc, [r5], -r7, asr #4 │ │ │ │ + ldreq pc, [r2], -r0, asr #5 │ │ │ │ + rsbsvc pc, r5, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + svclt 0x00182800 │ │ │ │ + andcs r4, r1, r2, lsr r6 │ │ │ │ + strtmi r9, [r0], -r0 │ │ │ │ + @ instruction: 0xff30f7ef │ │ │ │ + @ instruction: 0xf8d4e4fa │ │ │ │ + vaddl.u8 , d24, d8 │ │ │ │ + bcc 0xb7270 │ │ │ │ + tstpeq r7, r8 @ p-variant is OBSOLETE │ │ │ │ + mrsls r2, (UNDEF: 6) │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + orrne pc, r2, r6, asr #7 │ │ │ │ + strbeq pc, [r2], r6, asr #7 @ │ │ │ │ + strls r9, [r5], -r7, lsl #2 │ │ │ │ + tstls r4, r1, lsl #2 │ │ │ │ + stmib sp, {r8, sp}^ │ │ │ │ + andcs r0, r1, r8, lsl #2 │ │ │ │ + stmib sp, {r8, sp}^ │ │ │ │ + bcs 0x1eed9c │ │ │ │ + ldrbhi pc, [r1, #-512] @ 0xfffffe00 @ │ │ │ │ + @ instruction: 0xf002e8df │ │ │ │ + bvs 0x1c8c39c │ │ │ │ + subseq r5, r8, r4, ror #28 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ - ldclge 4, cr15, [r1], #508 @ 0x1fc │ │ │ │ - ldrbmi lr, [r1], -sp, lsr #8 │ │ │ │ - strtmi r2, [r0], -r9, lsl #4 │ │ │ │ - mrc2 7, 2, pc, cr10, cr0, {7} │ │ │ │ - @ instruction: 0x4651e47c │ │ │ │ - strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - mrc2 7, 2, pc, cr4, cr0, {7} │ │ │ │ - @ instruction: 0x4651e476 │ │ │ │ - strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - mcr2 7, 2, pc, cr14, cr0, {7} @ │ │ │ │ - @ instruction: 0x4651e470 │ │ │ │ - strtmi r2, [r0], -r2, lsl #4 │ │ │ │ - mcr2 7, 2, pc, cr8, cr0, {7} @ │ │ │ │ - ldrbmi lr, [r1], -sl, ror #8 │ │ │ │ - strtmi r2, [r0], -r8, lsl #4 │ │ │ │ - mcr2 7, 2, pc, cr2, cr0, {7} @ │ │ │ │ - ldrbmi lr, [r1], -r4, ror #8 │ │ │ │ - strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - mcr2 7, 7, pc, cr2, cr0, {7} @ │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - ldrb sl, [fp], #-3158 @ 0xfffff3aa │ │ │ │ + ldcge 4, cr15, [r3, #252] @ 0xfc │ │ │ │ + ldrbtne pc, [pc], -r0, asr #4 @ │ │ │ │ + eorcs r2, r0, #0, 2 │ │ │ │ + vadd.i32 d10, d7, d2 │ │ │ │ + @ instruction: 0xf01aee46 │ │ │ │ + strls r0, [r2], -r0, asr #30 │ │ │ │ + ldrthi pc, [r4], #64 @ 0x40 @ │ │ │ │ + svcmi 0x0000f41a │ │ │ │ + ldcge 4, cr15, [sp], #252 @ 0xfc │ │ │ │ + stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ + ldc2 0, cr15, [sl], #720 @ 0x2d0 │ │ │ │ + @ instruction: 0x46060072 │ │ │ │ + ldrsbtne pc, [r8], -r8 @ │ │ │ │ + mrc2 0, 1, pc, cr14, cr8, {5} │ │ │ │ + andeq pc, r3, #111 @ 0x6f │ │ │ │ + @ instruction: 0x46304631 │ │ │ │ + @ instruction: 0xff40f0b8 │ │ │ │ + strtmi r6, [r0], -r3, lsr #17 │ │ │ │ + @ instruction: 0xf8d86d62 │ │ │ │ + bne 0xfe6f2adc │ │ │ │ + andeq pc, r1, #66 @ 0x42 │ │ │ │ + @ instruction: 0xf838f7ea │ │ │ │ + rscvs r2, r3, r3, lsl #6 │ │ │ │ + andeq pc, r1, #111 @ 0x6f │ │ │ │ + @ instruction: 0xf8d84631 │ │ │ │ + @ instruction: 0xf0b8003c │ │ │ │ + andcs pc, r1, #45, 30 @ 0xb4 │ │ │ │ + @ instruction: 0x46304631 │ │ │ │ + @ instruction: 0xff28f0b8 │ │ │ │ + mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ + orrscs pc, r5, #192, 4 │ │ │ │ + vmin.s8 d20, d0, d16 │ │ │ │ + ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ + ldc2l 0, cr15, [r2, #744]! @ 0x2e8 │ │ │ │ + mvnscc pc, #79 @ 0x4f │ │ │ │ + str r6, [fp], #1443 @ 0x5a3 │ │ │ │ + @ instruction: 0xf7f04620 │ │ │ │ + @ instruction: 0xf1b8fb47 │ │ │ │ + @ instruction: 0xf47f0f00 │ │ │ │ + strt sl, [lr], #-3314 @ 0xfffff30e │ │ │ │ + andcs r4, r9, #84934656 @ 0x5100000 │ │ │ │ + @ instruction: 0xf7f04620 │ │ │ │ + ldrbt pc, [sp], #-3707 @ 0xfffff185 @ │ │ │ │ + andcs r4, r0, #84934656 @ 0x5100000 │ │ │ │ + @ instruction: 0xf7f04620 │ │ │ │ + ldrbt pc, [r7], #-3701 @ 0xfffff18b @ │ │ │ │ andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - stmdacs r0, {r0, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrrge 4, 3, pc, sp, cr15 @ │ │ │ │ - ldmdbeq r3!, {r1, r4, r6, sl, sp, lr, pc} │ │ │ │ - stmdaeq r7, {r3, ip, sp, lr, pc} │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - b 0xfe14043c │ │ │ │ - strtmi r0, [r0], -r8, lsl #6 │ │ │ │ - movwls r2, #15117 @ 0x3b0d │ │ │ │ - andcs fp, r2, #12, 30 @ 0x30 │ │ │ │ - movwls r2, #16897 @ 0x4201 │ │ │ │ - andls r2, r0, #0, 6 │ │ │ │ - adcspl pc, r5, #1879048196 @ 0x70000004 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - strbeq pc, [r3], r6, asr #7 @ │ │ │ │ - movwcc lr, #27085 @ 0x69cd │ │ │ │ - movwls r9, #9733 @ 0x2605 │ │ │ │ - stc2 7, cr15, [sl, #-956] @ 0xfffffc44 │ │ │ │ - ldmdbeq r2!, {r2, r4, r5, sl, sp, lr, pc} │ │ │ │ - stmdaeq r7, {r3, ip, sp, lr, pc} │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - b 0xfe0f7734 │ │ │ │ - ldrbmi r0, [r1], -r8, lsl #4 │ │ │ │ - andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ - movwls r4, #1568 @ 0x620 │ │ │ │ - rsbsvs pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - strbeq pc, [r3], r6, asr #7 @ │ │ │ │ - movwcc lr, #27085 @ 0x69cd │ │ │ │ - strcs r9, [r1], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf7ef9602 │ │ │ │ - ldr pc, [r9], #-3203 @ 0xfffff37d │ │ │ │ + ldrbt pc, [r1], #-3695 @ 0xfffff191 @ │ │ │ │ + andcs r4, r2, #84934656 @ 0x5100000 │ │ │ │ + @ instruction: 0xf7f04620 │ │ │ │ + strbt pc, [fp], #-3689 @ 0xfffff197 @ │ │ │ │ + andcs r4, r8, #84934656 @ 0x5100000 │ │ │ │ + @ instruction: 0xf7f04620 │ │ │ │ + strbt pc, [r5], #-3683 @ 0xfffff19d @ │ │ │ │ + andcs r4, r0, #84934656 @ 0x5100000 │ │ │ │ + @ instruction: 0xf7f04620 │ │ │ │ + stmdacs r0, {r0, r1, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mrrcge 4, 3, pc, r7, cr15 @ │ │ │ │ + @ instruction: 0x4651e45c │ │ │ │ + strtmi r2, [r0], -r1, lsl #4 │ │ │ │ + mrc2 7, 7, pc, cr10, cr0, {7} │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + ldrb sl, [r3], #-3150 @ 0xfffff3b2 │ │ │ │ @ instruction: 0xf0080933 │ │ │ │ @ instruction: 0xf0030807 │ │ │ │ ldrbmi r0, [r1], -r8, lsl #6 │ │ │ │ movweq lr, #35459 @ 0x8a83 │ │ │ │ - blcs 0x3c03f0 │ │ │ │ - svclt 0x00149303 │ │ │ │ - andcs r2, r2, #268435456 @ 0x10000000 │ │ │ │ - movwcs r9, #772 @ 0x304 │ │ │ │ + blcs 0x3c0340 │ │ │ │ + svclt 0x000c9304 │ │ │ │ + andcs r2, r1, #536870912 @ 0x20000000 │ │ │ │ + movwcs r9, #771 @ 0x303 │ │ │ │ vhsub.s8 d25, d7, d0 │ │ │ │ - vmvn.i32 d22, #1280 @ 0x00000500 │ │ │ │ + vrshr.s64 d21, d5, #64 │ │ │ │ vmov.i32 d16, #57856 @ 0x0000e200 │ │ │ │ stmib sp, {r0, r1, r6, r7, r9, sl}^ │ │ │ │ strls r3, [r5], -r6, lsl #6 │ │ │ │ @ instruction: 0xf7ef9302 │ │ │ │ - @ instruction: 0xf7fffc65 │ │ │ │ - svcvs 0x0023bbfb │ │ │ │ - orrne pc, r1, r8, asr #7 │ │ │ │ - strbeq pc, [r2], r6, asr #7 @ │ │ │ │ - andeq pc, r7, #8 │ │ │ │ - @ instruction: 0xf383fab3 │ │ │ │ - b 0x1438fb8 │ │ │ │ - @ instruction: 0xf0001353 │ │ │ │ - stmdbcs r3, {r0, r2, r3, r4, r5, r6, r9, pc} │ │ │ │ - rsbhi pc, r4, #0 │ │ │ │ - @ instruction: 0xf0002901 │ │ │ │ - stmib sp, {r0, r2, r4, r6, r9, pc}^ │ │ │ │ - ldrbmi r2, [r1], -r3, lsl #4 │ │ │ │ - strls r2, [r5], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf6479200 │ │ │ │ - vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ - movwls r0, #8722 @ 0x2212 │ │ │ │ - @ instruction: 0xf008e69f │ │ │ │ - vsubw.u8 q8, q11, d7 │ │ │ │ - blcs 0xfe0706f0 │ │ │ │ - @ instruction: 0xf0009602 │ │ │ │ - @ instruction: 0xf63f82fc │ │ │ │ - blcs 0x99b18 │ │ │ │ - blge 0xff26bdf0 │ │ │ │ - @ instruction: 0x46204651 │ │ │ │ - ldc2l 7, cr15, [r4], #-944 @ 0xfffffc50 │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffabc0 │ │ │ │ - @ instruction: 0xf3c8bbc5 │ │ │ │ - vsubl.u8 , d22, d1 │ │ │ │ + ldrt pc, [r5], #-3371 @ 0xfffff2d5 @ │ │ │ │ + @ instruction: 0xf0080932 │ │ │ │ + @ instruction: 0xf0020807 │ │ │ │ + movwcs r0, #520 @ 0x208 │ │ │ │ + andeq lr, r8, #532480 @ 0x82000 │ │ │ │ + strbeq pc, [r3], r6, asr #7 @ │ │ │ │ + ldrbmi r9, [r1], -r3, lsl #4 │ │ │ │ + strcs lr, [r4], -sp, asr #19 │ │ │ │ + movwls r4, #1568 @ 0x620 │ │ │ │ + rsbsvs pc, sp, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + stmib sp, {r0, r9, sl, sp}^ │ │ │ │ + strls r3, [r2], -r6, lsl #6 │ │ │ │ + stc2 7, cr15, [r4], #956 @ 0x3bc │ │ │ │ + ldmdbeq r3!, {r1, r3, r4, sl, sp, lr, pc} │ │ │ │ + stmdaeq r7, {r3, ip, sp, lr, pc} │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + b 0xfe140470 │ │ │ │ + strtmi r0, [r0], -r8, lsl #6 │ │ │ │ + movwls r2, #19213 @ 0x4b0d │ │ │ │ + andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ + movwls r2, #12802 @ 0x3202 │ │ │ │ + andls r2, r0, #0, 6 │ │ │ │ + andsvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + strbeq pc, [r3], r6, asr #7 @ │ │ │ │ + movwcc lr, #27085 @ 0x69cd │ │ │ │ + movwls r9, #9733 @ 0x2605 │ │ │ │ + stc2 7, cr15, [r6], {239} @ 0xef │ │ │ │ + bllt 0xfffacb58 │ │ │ │ + @ instruction: 0xf3c86f23 │ │ │ │ + vaddw.u8 , q11, d1 │ │ │ │ @ instruction: 0xf00806c2 │ │ │ │ - bcs 0xef830 │ │ │ │ - addhi pc, r1, #0 │ │ │ │ - @ instruction: 0xf0002a03 │ │ │ │ - bcs 0xcf5f0 │ │ │ │ - subshi pc, r4, #0 │ │ │ │ - strcc lr, [r4], -sp, asr #19 │ │ │ │ - subeq pc, r5, #74448896 @ 0x4700000 │ │ │ │ + blx 0xfed2f388 │ │ │ │ + stmdbcs r2, {r0, r1, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + cmpne r3, #323584 @ 0x4f000 │ │ │ │ + rsbshi pc, sp, #0 │ │ │ │ + @ instruction: 0xf0002903 │ │ │ │ + stmdbcs r1, {r2, r5, r6, r9, pc} │ │ │ │ + subshi pc, r5, #0 │ │ │ │ + andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ + andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ + andls r9, r0, #5242880 @ 0x500000 │ │ │ │ + eorsne pc, sp, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ - movwcs r9, #4864 @ 0x1300 │ │ │ │ - @ instruction: 0xf04f4620 │ │ │ │ - @ instruction: 0xf04f0a00 │ │ │ │ - stmib sp, {r8, r9, fp}^ │ │ │ │ - @ instruction: 0xf04fab06 │ │ │ │ - @ instruction: 0xf04f0a01 │ │ │ │ - stmib sp, {r8, r9, fp}^ │ │ │ │ - @ instruction: 0xf7efab02 │ │ │ │ - @ instruction: 0xf7fffc05 │ │ │ │ - svcvs 0x0020bb9b │ │ │ │ - orrne pc, r1, r8, asr #7 │ │ │ │ + ldr r9, [pc], r2, lsl #6 │ │ │ │ + orreq pc, r7, #8 │ │ │ │ + strbeq pc, [r3], r6, asr #7 @ │ │ │ │ + strls r2, [r2], -r0, lsl #23 │ │ │ │ + rscshi pc, ip, #0 │ │ │ │ + blge 0xff36c4ac │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + ldrbmi sl, [r1], -r8, asr #23 │ │ │ │ + @ instruction: 0xf7ec4620 │ │ │ │ + stmdacs r0, {r0, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xff0ebcc0 │ │ │ │ + bllt 0xff22cbc4 │ │ │ │ + addne pc, r1, #200, 6 @ 0x20000003 │ │ │ │ strbeq pc, [r2], r6, asr #7 @ │ │ │ │ - andeq pc, r7, #8 │ │ │ │ - @ instruction: 0xf380fab0 │ │ │ │ - b 0x1439078 │ │ │ │ - @ instruction: 0xf0001353 │ │ │ │ - stmdbcs r3, {r0, r2, r7, r9, pc} │ │ │ │ - rsbhi pc, pc, #0 │ │ │ │ - @ instruction: 0xf0002901 │ │ │ │ - stmib sp, {r2, r4, r7, r9, pc}^ │ │ │ │ - ldrbmi r2, [r1], -r4, lsl #4 │ │ │ │ - strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - vhsub.s8 d25, d7, d0 │ │ │ │ - vrshr.s64 d21, d21, #64 │ │ │ │ - @ instruction: 0x96060212 │ │ │ │ - strcs r9, [r0], -r2, lsl #6 │ │ │ │ - strcs r9, [r2], -r3, lsl #12 │ │ │ │ - @ instruction: 0xf7ef9607 │ │ │ │ - @ instruction: 0xf7fffd1f │ │ │ │ - ldmdbeq r1!, {r0, r1, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ - mvnpl pc, #38 @ 0x26 │ │ │ │ - orrvc pc, r0, r1 │ │ │ │ - tstmi r9, #32, 12 @ 0x2000000 │ │ │ │ - orrpl pc, r0, r1, asr #32 │ │ │ │ - stc2l 0, cr15, [r2, #-128]! @ 0xffffff80 │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffab42 │ │ │ │ - ldrtmi fp, [r1], -r3, ror #22 │ │ │ │ - @ instruction: 0xf0014620 │ │ │ │ - stmdacs r0, {r0, r2, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xeebdd4 │ │ │ │ - bllt 0x172ccd8 │ │ │ │ - ldrdge pc, [r8], #132 @ 0x84 │ │ │ │ - svcvc 0x0000f41a │ │ │ │ - ldcge 4, cr15, [r3], {127} @ 0x7f │ │ │ │ - svceq 0x0040f01a │ │ │ │ - blge 0xbebeec │ │ │ │ - bllt 0x126ccf0 │ │ │ │ - svceq 0x0000f1b8 │ │ │ │ - adchi pc, r3, r0 │ │ │ │ - beq 0x2ab134 │ │ │ │ - ldrbmi r2, [r0], -r0, lsr #4 │ │ │ │ - @ instruction: 0xf886fa1f │ │ │ │ - stc 2, cr15, [ip], #156 @ 0x9c │ │ │ │ - bleq 0x10aad70 │ │ │ │ - orrshi pc, sp, r0, asr #32 │ │ │ │ - smullscs pc, r1, r4, r8 @ │ │ │ │ - teqpeq pc, #8 @ p-variant is OBSOLETE │ │ │ │ - bcs 0x93928 │ │ │ │ - blge 0xc6be20 │ │ │ │ - @ instruction: 0xf47f2b3c │ │ │ │ - strtmi sl, [r0], -ip, lsr #22 │ │ │ │ - blx 0xcaccf0 │ │ │ │ - movtvs pc, #580 @ 0x244 @ │ │ │ │ - orrseq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0x4620465a │ │ │ │ - @ instruction: 0xf7e96bd9 │ │ │ │ - stclvs 14, cr15, [r3, #-612]! @ 0xfffffd9c │ │ │ │ - andscs r6, r0, r3, lsr #11 │ │ │ │ - blx 0xb2ccfa │ │ │ │ - rscvs r2, r3, r2, lsl #6 │ │ │ │ - bllt 0x82cd50 │ │ │ │ - blx 0x32b02a │ │ │ │ - movtvs pc, #580 @ 0x244 @ │ │ │ │ - orrseq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8534680 │ │ │ │ - @ instruction: 0xf0b81026 │ │ │ │ - ldrbmi pc, [r8], -r7, lsr #24 @ │ │ │ │ - @ instruction: 0xffb8f0b4 │ │ │ │ - strmi r4, [r2], -r1, asr #12 │ │ │ │ - @ instruction: 0xf7eb4640 │ │ │ │ - @ instruction: 0xf7fff883 │ │ │ │ - stmib sp, {r0, r3, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - movwcs r1, #516 @ 0x204 │ │ │ │ + movweq pc, #28680 @ 0x7008 @ │ │ │ │ + @ instruction: 0xf0002a02 │ │ │ │ + bcs 0x14f5e0 │ │ │ │ + rsbshi pc, r4, #0 │ │ │ │ + @ instruction: 0xf0002a01 │ │ │ │ + stmib sp, {r2, r4, r6, r9, pc}^ │ │ │ │ + @ instruction: 0xf6473604 │ │ │ │ + vsubl.s8 q8, d0, d21 │ │ │ │ + movwcs r0, #530 @ 0x212 │ │ │ │ + movwls r4, #1617 @ 0x651 │ │ │ │ + strtmi r2, [r0], -r1, lsl #6 │ │ │ │ + beq 0xaad3c │ │ │ │ + bleq 0xaad40 │ │ │ │ + blge 0x22933c │ │ │ │ + beq 0xead48 │ │ │ │ + bleq 0xaad4c │ │ │ │ + blge 0x129348 │ │ │ │ + stc2 7, cr15, [r6], #-956 @ 0xfffffc44 │ │ │ │ + bllt 0xfe7acc18 │ │ │ │ + @ instruction: 0xf3c86f20 │ │ │ │ + vaddw.u8 , q11, d1 │ │ │ │ + @ instruction: 0xf00806c2 │ │ │ │ + blx 0xfec6f448 │ │ │ │ + stmdbcs r2, {r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + cmpne r3, #323584 @ 0x4f000 │ │ │ │ + addhi pc, r5, #0 │ │ │ │ + @ instruction: 0xf0002903 │ │ │ │ + stmdbcs r1, {r0, r1, r2, r3, r5, r6, r9, pc} │ │ │ │ + addshi pc, r4, #0 │ │ │ │ + andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ andls r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - eorsvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + addspl pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - beq 0xaaed4 │ │ │ │ - bleq 0x3eaed8 │ │ │ │ - stmib sp, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf7efab02 │ │ │ │ - @ instruction: 0xf7fffd09 │ │ │ │ - @ instruction: 0xf0b4baf3 │ │ │ │ - @ instruction: 0xf8d4fadf │ │ │ │ - vmla.i , q12, d0[2] │ │ │ │ - strmi r0, [r6], -sl, lsl #16 │ │ │ │ - @ instruction: 0xf1000659 │ │ │ │ - b 0x144f94c │ │ │ │ - @ instruction: 0xf0480848 │ │ │ │ - vhsub.s8 d16, d4, d1 │ │ │ │ - vmul.i d22, d0, d0[0] │ │ │ │ - @ instruction: 0xf8d80895 │ │ │ │ - @ instruction: 0xf0b81038 │ │ │ │ - @ instruction: 0xe62afc55 │ │ │ │ - @ instruction: 0x46514133 │ │ │ │ - @ instruction: 0x462043db │ │ │ │ - movweq pc, #4099 @ 0x1003 @ │ │ │ │ - @ instruction: 0xf7f69306 │ │ │ │ - @ instruction: 0xf7fffb87 │ │ │ │ - @ instruction: 0x4620bad1 │ │ │ │ - @ instruction: 0xf9a0f7f7 │ │ │ │ - blt 0xff3acdf4 │ │ │ │ - andseq pc, pc, #2 │ │ │ │ - andls r4, r6, #84934656 @ 0x5100000 │ │ │ │ - andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - vhsub.s8 d25, d7, d0 │ │ │ │ - vrshr.s64 d21, d21, #64 │ │ │ │ - @ instruction: 0x96050212 │ │ │ │ - stmib sp, {r1, r9, sl, sp}^ │ │ │ │ - movwls ip, #11267 @ 0x2c03 │ │ │ │ - @ instruction: 0xf7ef9607 │ │ │ │ - @ instruction: 0xf7fffb8d │ │ │ │ - @ instruction: 0xf8d4bab7 │ │ │ │ - vmla.i q13, q12, d0[2] │ │ │ │ - strb r0, [r5, #1546]! @ 0x60a │ │ │ │ - strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - strtmi lr, [r0], -r8, lsl #10 │ │ │ │ - @ instruction: 0xf388fa5f │ │ │ │ - @ instruction: 0xf7ec9302 │ │ │ │ - @ instruction: 0xf7fffc91 │ │ │ │ - ldrbeq fp, [fp], -r7, lsr #21 │ │ │ │ - bge 0x1d2c344 │ │ │ │ - blt 0xfe76ce48 │ │ │ │ - strcc lr, [r2], -sp, asr #19 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - vhsub.s8 d28, d7, d4 │ │ │ │ - vmvn.i32 d22, #83886080 @ 0x05000000 │ │ │ │ - @ instruction: 0xf6490612 │ │ │ │ - vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ - ldrbmi r0, [r1], -r5, lsl #4 │ │ │ │ - svclt 0x00184298 │ │ │ │ - andcs r4, r1, r2, lsr r6 │ │ │ │ - strtmi r9, [r0], -r0 │ │ │ │ - @ instruction: 0xf7ef9306 │ │ │ │ - @ instruction: 0xf7fffc9f │ │ │ │ - strtmi fp, [r0], -r9, lsl #21 │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - @ instruction: 0xf996f7f7 │ │ │ │ - blt 0xfe0ace8c │ │ │ │ - @ instruction: 0x46204651 │ │ │ │ - strcc lr, [r2], -sp, asr #19 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - movwls ip, #25092 @ 0x6204 │ │ │ │ - @ instruction: 0xf948f7f7 │ │ │ │ - blt 0x1dacea4 │ │ │ │ - svcvs 0x0020f5b3 │ │ │ │ - @ instruction: 0xf5b3d040 │ │ │ │ - @ instruction: 0xf43f6f28 │ │ │ │ - @ instruction: 0xf7ffaf2b │ │ │ │ - blx 0x185d84c │ │ │ │ - ldrbmi pc, [r1], -r8, lsl #7 @ │ │ │ │ - strtmi r2, [r0], -r2, lsl #4 │ │ │ │ - movwls r0, #28827 @ 0x709b │ │ │ │ - ldrdcc pc, [r8], r4 │ │ │ │ - strcs pc, [r2], -r6, asr #7 │ │ │ │ - strcs r9, [r1], -r6, lsl #12 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strls r9, [r2], -r4, lsl #12 │ │ │ │ + movwls r9, #9734 @ 0x2606 │ │ │ │ strls r2, [r3], -r0, lsl #12 │ │ │ │ - strls r2, [r5], -pc, lsl #12 │ │ │ │ - blx 0x6aceaa │ │ │ │ - blt 0x152cee8 │ │ │ │ - svceq 0x0040f018 │ │ │ │ - @ instruction: 0xf04f9205 │ │ │ │ - ldrbmi r0, [r1], -pc, lsl #6 │ │ │ │ - vmax.f32 d27, d9, d11 │ │ │ │ - vqsub.s8 d17, d25, d1 │ │ │ │ - vmlal.s , d0, d1[0] │ │ │ │ - vmov.i32 d16, #512 @ 0x00000200 │ │ │ │ - movwls r0, #12818 @ 0x3212 │ │ │ │ - @ instruction: 0xf0084620 │ │ │ │ - movwls r0, #8967 @ 0x2307 │ │ │ │ - teqpvs r5, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ - tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strbeq pc, [r2], r6, asr #7 @ │ │ │ │ - @ instruction: 0xf7ed9604 │ │ │ │ - stmdacs r0, {r0, r1, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xb6c028 │ │ │ │ - blt 0xcacf2c │ │ │ │ - ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ - beq 0xff12be50 │ │ │ │ - svceq 0x0040f018 │ │ │ │ - streq pc, [r7], -r8 │ │ │ │ - andge pc, ip, sp, asr #17 │ │ │ │ - biceq pc, r0, #201326595 @ 0xc000003 │ │ │ │ - @ instruction: 0xf0409602 │ │ │ │ - blcs 0x8f310 │ │ │ │ - bge 0x66c050 │ │ │ │ - blx 0x32b228 │ │ │ │ - movtvs pc, #580 @ 0x244 @ │ │ │ │ - orrseq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8534680 │ │ │ │ - @ instruction: 0xf0b8102a │ │ │ │ - strbmi pc, [r1], -r7, lsr #22 @ │ │ │ │ - @ instruction: 0xf0ba4640 │ │ │ │ - strbmi pc, [r2], -r9, asr #18 @ │ │ │ │ + strls r2, [r7], -r2, lsl #12 │ │ │ │ + stc2l 7, cr15, [r0, #-956] @ 0xfffffc44 │ │ │ │ + bllt 0x1dacc68 │ │ │ │ + @ instruction: 0xf0260931 │ │ │ │ + @ instruction: 0xf00153e8 │ │ │ │ + strtmi r7, [r0], -r0, lsl #3 │ │ │ │ + @ instruction: 0xf0414319 │ │ │ │ + @ instruction: 0xf0205180 │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x116bd84 │ │ │ │ + bllt 0x19acc88 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blx 0xdacf30 │ │ │ │ - blt 0x2acf7c │ │ │ │ - svceq 0x0040f018 │ │ │ │ - @ instruction: 0xf04f9205 │ │ │ │ - ldrbmi r0, [r1], -pc, lsl #6 │ │ │ │ - vmax.f32 d27, d9, d11 │ │ │ │ - vqsub.s8 d17, d9, d9 │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ - vmov.i32 d16, #512 @ 0x00000200 │ │ │ │ - movwls r0, #12818 @ 0x3212 │ │ │ │ - @ instruction: 0xf0084620 │ │ │ │ - movwls r0, #8967 @ 0x2307 │ │ │ │ - teqpvs r5, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ - tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strbeq pc, [r2], r6, asr #7 @ │ │ │ │ - @ instruction: 0xf7ed9604 │ │ │ │ - stmdacs r0, {r0, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - stmibge r1!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - stmiblt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmdaeq pc!, {r3, ip, sp, lr, pc}^ @ │ │ │ │ - andls r4, r6, #19922944 @ 0x1300000 │ │ │ │ - andcs r4, r2, #84934656 @ 0x5100000 │ │ │ │ - stmeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ + stc2 0, cr15, [r4], {1} │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7ffab3a │ │ │ │ + @ instruction: 0xf8d4bb5b │ │ │ │ + @ instruction: 0xf41aa0c8 │ │ │ │ + @ instruction: 0xf47f7f00 │ │ │ │ + @ instruction: 0xf01aac14 │ │ │ │ + @ instruction: 0xf47f0f40 │ │ │ │ + @ instruction: 0xf7ffab2e │ │ │ │ + @ instruction: 0xf1b8bb48 │ │ │ │ + @ instruction: 0xf0000f00 │ │ │ │ + @ instruction: 0xf10d80a3 │ │ │ │ + eorcs r0, r0, #8, 20 @ 0x8000 │ │ │ │ + blx 0x840608 │ │ │ │ + vadd.i32 d15, d23, d6 │ │ │ │ + @ instruction: 0xf018ecbc │ │ │ │ + @ instruction: 0xf0400b40 │ │ │ │ + @ instruction: 0xf894819d │ │ │ │ + @ instruction: 0xf00820d1 │ │ │ │ + movwls r0, #9023 @ 0x233f │ │ │ │ + @ instruction: 0xf43f2a00 │ │ │ │ + blcs 0xf999a8 │ │ │ │ + blge 0xbebee8 │ │ │ │ + @ instruction: 0xf7f04620 │ │ │ │ + vpmin.s8 , q2, │ │ │ │ + vqdmlal.s q11, d0, d0[0] │ │ │ │ + @ instruction: 0x465a0395 │ │ │ │ + blvs 0xff6c0580 │ │ │ │ + cdp2 7, 11, cr15, cr8, cr9, {7} │ │ │ │ + strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ + @ instruction: 0xf7eb2010 │ │ │ │ + movwcs pc, #11081 @ 0x2b49 @ │ │ │ │ + @ instruction: 0xf7ff60e3 │ │ │ │ + @ instruction: 0xf0b4bb1f │ │ │ │ + vpadd.i8 d31, d4, d9 │ │ │ │ + vqdmlal.s q11, d0, d0[0] │ │ │ │ + pkhbtmi r0, r0, r5, lsl #7 │ │ │ │ + eorne pc, r6, r3, asr r8 @ │ │ │ │ + ldc2 0, cr15, [r6], #-736 @ 0xfffffd20 │ │ │ │ + @ instruction: 0xf0b44658 │ │ │ │ + strbmi pc, [r1], -r7, asr #31 @ │ │ │ │ + strbmi r4, [r0], -r2, lsl #12 │ │ │ │ + @ instruction: 0xf8a2f7eb │ │ │ │ + bllt 0x32cd3c │ │ │ │ + andne lr, r4, #3358720 @ 0x334000 │ │ │ │ + ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ + strtmi r2, [r0], -r1, lsl #4 │ │ │ │ vhsub.s8 d25, d7, d0 │ │ │ │ - vrshr.s64 q11, , #64 │ │ │ │ - @ instruction: 0xf8cd0212 │ │ │ │ - @ instruction: 0xf7ff8014 │ │ │ │ - adcslt fp, r2, #10240 @ 0x2800 │ │ │ │ - stmdaeq r7, {r3, ip, sp, lr, pc} │ │ │ │ - bcs 0xff0abf08 │ │ │ │ - andhi pc, ip, sp, asr #17 │ │ │ │ - vorr.i16 d16, #163 @ 0x00a3 │ │ │ │ - @ instruction: 0xf00302c4 │ │ │ │ - @ instruction: 0xf8cd0320 │ │ │ │ - tstmi r3, #8 │ │ │ │ - @ instruction: 0x9604005e │ │ │ │ - @ instruction: 0xf9b0f0b4 │ │ │ │ - movtvs pc, #580 @ 0x244 @ │ │ │ │ - orrseq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8534683 │ │ │ │ - @ instruction: 0xf0b81028 │ │ │ │ - vnmulvs.f32 s31, s7, s26 │ │ │ │ - @ instruction: 0xf0002b00 │ │ │ │ - @ instruction: 0x465980d6 │ │ │ │ - @ instruction: 0xf1ca6ea3 │ │ │ │ - andcs r0, r0, #9 │ │ │ │ - mrc2 0, 7, pc, cr8, cr8, {5} │ │ │ │ - smullscc pc, r1, r4, r8 @ │ │ │ │ - strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - svclt 0x000c2b00 │ │ │ │ - tstcs r4, r8, lsl #2 │ │ │ │ - @ instruction: 0xf7ec4431 │ │ │ │ - @ instruction: 0xf7fff8af │ │ │ │ - ldrbmi fp, [r1], -r1, lsr #19 │ │ │ │ - @ instruction: 0xf0084620 │ │ │ │ - vsubw.u8 q8, q3, d7 │ │ │ │ - movwls r0, #9922 @ 0x26c2 │ │ │ │ - @ instruction: 0xf7ef9603 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmibge sp, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - ldmiblt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldrbmi r9, [r1], -r5, lsl #4 │ │ │ │ - strtmi r9, [r0], -r3, lsl #4 │ │ │ │ - strls r2, [r4], -r0, lsl #4 │ │ │ │ - andls r9, r6, #134217728 @ 0x8000000 │ │ │ │ - @ instruction: 0xf8fcf7ef │ │ │ │ - stmiblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - stmib sp, {r0, r4, r6, r9, sl, lr}^ │ │ │ │ - strtmi r2, [r0], -r3, lsl #4 │ │ │ │ + vmov.i32 d22, #1280 @ 0x00000500 │ │ │ │ + @ instruction: 0xf04f0212 │ │ │ │ + @ instruction: 0xf04f0a00 │ │ │ │ + movwls r0, #27405 @ 0x6b0d │ │ │ │ + blge 0x129498 │ │ │ │ + stc2 7, cr15, [sl, #-956]! @ 0xfffffc44 │ │ │ │ + blt 0xffdacd68 │ │ │ │ + blx 0xffc2b040 │ │ │ │ + ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ + stmdaeq sl, {r3, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + ldrbeq r4, [r9], -r6, lsl #12 │ │ │ │ + rschi pc, r3, #0, 2 │ │ │ │ + stmdaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ + andeq pc, r1, #72 @ 0x48 │ │ │ │ + stmdavs r0, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ + ldrsbtne pc, [r8], -r8 @ │ │ │ │ + stc2l 0, cr15, [r4], #-736 @ 0xfffffd20 │ │ │ │ + teqmi r3, sl, lsr #12 │ │ │ │ + bicsmi r4, fp, #84934656 @ 0x5100000 │ │ │ │ + @ instruction: 0xf0034620 │ │ │ │ + movwls r0, #25345 @ 0x6301 │ │ │ │ + blx 0xfeaacd86 │ │ │ │ + blt 0xff52cdac │ │ │ │ + @ instruction: 0xf7f74620 │ │ │ │ + @ instruction: 0xf7fff9c1 │ │ │ │ + smlabtls r5, sp, sl, fp │ │ │ │ + stmib sp, {r5, r9, sl, lr}^ │ │ │ │ + ldrbmi r2, [r1], -r3, lsl #4 │ │ │ │ andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - eorcc pc, r9, #74448896 @ 0x4700000 │ │ │ │ + addspl pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - beq 0xab1d8 │ │ │ │ - bleq 0xab1dc │ │ │ │ - movwls r9, #9733 @ 0x2605 │ │ │ │ - blge 0x2297dc │ │ │ │ - blx 0x122d068 │ │ │ │ - ldmdblt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ - andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ - andls r9, r0, #5242880 @ 0x500000 │ │ │ │ - andspl pc, r5, #72, 4 @ 0x80000004 │ │ │ │ + ldreq pc, [pc], -r6 │ │ │ │ + strls r9, [r6], -r2, lsl #6 │ │ │ │ + strls r2, [r7], -r2, lsl #12 │ │ │ │ + blx 0xfec2cd9e │ │ │ │ + blt 0xfeeacde0 │ │ │ │ + ldrdge pc, [r8], #132 @ 0x84 │ │ │ │ + streq pc, [sl], -r8, asr #7 │ │ │ │ + andcs lr, r0, #960495616 @ 0x39400000 │ │ │ │ + str r4, [r9, #-1568] @ 0xfffff9e0 │ │ │ │ + blx 0x1840678 │ │ │ │ + movwls pc, #9096 @ 0x2388 @ │ │ │ │ + ldc2 7, cr15, [r2], #944 @ 0x3b0 │ │ │ │ + blt 0xfeaace00 │ │ │ │ + @ instruction: 0xf53f065b │ │ │ │ + @ instruction: 0xf7ffaa73 │ │ │ │ + stmib sp, {r2, r3, r4, r7, r9, fp, ip, sp, pc}^ │ │ │ │ + movwcs r3, #258 @ 0x102 │ │ │ │ + strcs lr, [r4], -sp, asr #19 │ │ │ │ + ldrvs pc, [r5], -r7, asr #4 │ │ │ │ + ldreq pc, [r2], -r0, asr #5 │ │ │ │ + rsbsvc pc, r5, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + addsmi r4, r8, #84934656 @ 0x5100000 │ │ │ │ + shadd16mi fp, r2, r8 │ │ │ │ + andls r2, r0, r1 │ │ │ │ + movwls r4, #26144 @ 0x6620 │ │ │ │ + stc2l 7, cr15, [r0], {239} @ 0xef │ │ │ │ + blt 0xfe32ce3c │ │ │ │ + andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf7f72306 │ │ │ │ + @ instruction: 0xf7fff9b7 │ │ │ │ + stmib sp, {r0, r7, r9, fp, ip, sp, pc}^ │ │ │ │ + strtmi r3, [r0], -r2, lsl #2 │ │ │ │ + movwcs r4, #1617 @ 0x651 │ │ │ │ + strcs lr, [r4], -sp, asr #19 │ │ │ │ + @ instruction: 0xf7f79306 │ │ │ │ + @ instruction: 0xf7fff969 │ │ │ │ + @ instruction: 0xf5b3ba75 │ │ │ │ + suble r6, r0, r0, lsr #30 │ │ │ │ + svcvs 0x0028f5b3 │ │ │ │ + svcge 0x002bf43f │ │ │ │ + blt 0x19ece78 │ │ │ │ + @ instruction: 0xf388fa5f │ │ │ │ + andcs r4, r2, #84934656 @ 0x5100000 │ │ │ │ + addseq r4, fp, r0, lsr #12 │ │ │ │ + @ instruction: 0xf8d49307 │ │ │ │ + vaddl.u8 , d22, d8 │ │ │ │ + strls r2, [r6], -r2, lsl #12 │ │ │ │ + @ instruction: 0xf0032601 │ │ │ │ + strls r0, [r2], -pc, lsl #6 │ │ │ │ + strcs r9, [r0], -r4, lsl #12 │ │ │ │ + strcs r9, [pc], -r3, lsl #12 │ │ │ │ + @ instruction: 0xf7f09605 │ │ │ │ + @ instruction: 0xf7fffb39 │ │ │ │ + @ instruction: 0xf018ba53 │ │ │ │ + andls r0, r5, #64, 30 @ 0x100 │ │ │ │ + movweq pc, #61519 @ 0xf04f @ │ │ │ │ + svclt 0x000b4651 │ │ │ │ + rsbsne pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + eorne pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - strt r9, [r8], #-770 @ 0xfffffcfe │ │ │ │ - stc2 2, cr15, [r2, #-224] @ 0xffffff20 │ │ │ │ - @ instruction: 0xf6499200 │ │ │ │ - vmvn.i32 q11, #1 @ 0x00000001 │ │ │ │ - stmib sp, {r0, r2}^ │ │ │ │ - svcvs 0x00236303 │ │ │ │ - @ instruction: 0xf6494651 │ │ │ │ - vmlal.s q11, d16, d1[4] │ │ │ │ - blcs 0x6f8fc │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0x4602bf18 │ │ │ │ - svclt 0x000c4620 │ │ │ │ - ldrmi r2, [lr], -r1, lsl #12 │ │ │ │ - movwcc lr, #22989 @ 0x59cd │ │ │ │ - @ instruction: 0xf7ef9602 │ │ │ │ - @ instruction: 0xf7fffb5b │ │ │ │ - stmib sp, {r0, r2, r6, r8, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0xf6493604 │ │ │ │ - vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ - movwcs r0, #517 @ 0x205 │ │ │ │ - movwls r4, #1617 @ 0x651 │ │ │ │ - stmib sp, {r1, r2, r3, r7, r8, sl, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf6493604 │ │ │ │ - vmvn.i32 q11, #3328 @ 0x00000d00 │ │ │ │ - movwcs r0, #517 @ 0x205 │ │ │ │ - movwls r4, #1617 @ 0x651 │ │ │ │ - blcs 0xa8740 │ │ │ │ - stmdbge r7!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf91af0b4 │ │ │ │ - pkhtbmi r4, r0, r2, asr #12 │ │ │ │ - strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf89ef7ed │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + strtmi r9, [r0], -r3, lsl #6 │ │ │ │ + movweq pc, #28680 @ 0x7008 @ │ │ │ │ + vcgt.s8 d25, d7, d2 │ │ │ │ + vorr.i32 d22, #1280 @ 0x00000500 │ │ │ │ + vorr.i32 d16, #57856 @ 0x0000e200 │ │ │ │ + strls r0, [r4], -r2, asr #13 │ │ │ │ + blx 0x11ace9e │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7ffaa2c │ │ │ │ + @ instruction: 0xf8d4ba31 │ │ │ │ + vmla.i , q11, d0[2] │ │ │ │ + @ instruction: 0xf0180ac2 │ │ │ │ + @ instruction: 0xf0080f40 │ │ │ │ + @ instruction: 0xf8cd0607 │ │ │ │ + vaddl.u8 q13, d3, d12 │ │ │ │ + strls r0, [r2], -r0, asr #7 │ │ │ │ + rscshi pc, r0, r0, asr #32 │ │ │ │ + @ instruction: 0xf43f2b00 │ │ │ │ + @ instruction: 0xf0b4aa18 │ │ │ │ + vpmin.s8 d31, d4, d9 │ │ │ │ + vqdmlal.s q11, d0, d0[0] │ │ │ │ + pkhbtmi r0, r0, r5, lsl #7 │ │ │ │ + eorne pc, sl, r3, asr r8 @ │ │ │ │ + blx 0xe2b20e │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - cdp2 7, 2, cr15, cr4, cr15, {7} │ │ │ │ + @ instruction: 0xf958f0ba │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ - @ instruction: 0xf7fff947 │ │ │ │ - stmib sp, {r0, r1, r3, r4, r8, fp, ip, sp, pc}^ │ │ │ │ - ldrbmi r6, [r1], -r6, lsl #2 │ │ │ │ - andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ - movwls r2, #8705 @ 0x2201 │ │ │ │ - strtmi r9, [r0], -r0, lsl #4 │ │ │ │ - adcspl pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + @ instruction: 0xf7fffa55 │ │ │ │ + @ instruction: 0xf018ba09 │ │ │ │ + andls r0, r5, #64, 30 @ 0x100 │ │ │ │ + movweq pc, #61519 @ 0xf04f @ │ │ │ │ + svclt 0x000b4651 │ │ │ │ + rscseq pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + sbcseq pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - strls r2, [r3], -r0, lsl #12 │ │ │ │ - blx 0xfedad138 │ │ │ │ - stmdblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - vcgt.s8 d25, d10, d2 │ │ │ │ - vrsra.s64 q8, , #64 │ │ │ │ - stmib sp, {r0, r2, r8, r9}^ │ │ │ │ - vhsub.s8 d18, d10, d3 │ │ │ │ - vmlal.s q8, d16, d1[0] │ │ │ │ - stmdacs r0, {r0, r2, r9} │ │ │ │ - ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - movwcs r4, #5713 @ 0x1651 │ │ │ │ - movwls r9, #1541 @ 0x605 │ │ │ │ - @ instruction: 0xf7ff2300 │ │ │ │ - movwls fp, #11192 @ 0x2bb8 │ │ │ │ - mvnvc pc, #76546048 @ 0x4900000 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + strtmi r9, [r0], -r3, lsl #6 │ │ │ │ + movweq pc, #28680 @ 0x7008 @ │ │ │ │ + vcgt.s8 d25, d7, d2 │ │ │ │ + vorr.i32 d22, #1280 @ 0x00000500 │ │ │ │ + vorr.i32 d16, #57856 @ 0x0000e200 │ │ │ │ + strls r0, [r4], -r2, asr #13 │ │ │ │ + blx 0xfff2cf30 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7ffa9e2 │ │ │ │ + @ instruction: 0xf008b9e7 │ │ │ │ + @ instruction: 0x4613087f │ │ │ │ + ldrbmi r9, [r1], -r6, lsl #4 │ │ │ │ + b 0x143779c │ │ │ │ + andls r0, r0, #136, 16 @ 0x880000 │ │ │ │ + sbcsvs pc, r1, #1879048196 @ 0x70000004 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + andshi pc, r4, sp, asr #17 │ │ │ │ + bllt 0x36cfa4 │ │ │ │ + @ instruction: 0xf008b2b2 │ │ │ │ + vmlal.u8 q8, d6, d7 │ │ │ │ + @ instruction: 0xf8cd2ac0 │ │ │ │ + ldmdbeq r3, {r2, r3, pc} │ │ │ │ + sbceq pc, r4, #134217731 @ 0x8000003 │ │ │ │ + wfieq │ │ │ │ + andge pc, r8, sp, asr #17 │ │ │ │ + subseq r4, lr, r3, lsl r3 │ │ │ │ + @ instruction: 0xf0b49604 │ │ │ │ + vmul.i8 d31, d20, d31 │ │ │ │ + vqdmlal.s q11, d0, d0[0] │ │ │ │ + pkhbtmi r0, r3, r5, lsl #7 │ │ │ │ + eorne pc, r8, r3, asr r8 @ │ │ │ │ + blx 0xff7ab2c0 │ │ │ │ + blcs 0x8a970 │ │ │ │ + sbcshi pc, r6, r0 │ │ │ │ + mcrvs 6, 5, r4, cr3, cr9, {2} │ │ │ │ + andeq pc, r9, sl, asr #3 │ │ │ │ + @ instruction: 0xf0b82200 │ │ │ │ + @ instruction: 0xf894ff07 │ │ │ │ + andcs r3, r0, #209 @ 0xd1 │ │ │ │ + blcs 0x80880 │ │ │ │ + tstcs r8, ip, lsl #30 │ │ │ │ + ldrtmi r2, [r1], #-260 @ 0xfffffefc │ │ │ │ + @ instruction: 0xf8d0f7ec │ │ │ │ + stmiblt r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0x46204651 │ │ │ │ + strbeq pc, [r2], r6, asr #7 @ │ │ │ │ + movweq pc, #28680 @ 0x7008 @ │ │ │ │ + movwls r9, #9731 @ 0x2603 │ │ │ │ + stc2l 7, cr15, [r0], {239} @ 0xef │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7ffa98e │ │ │ │ + andls fp, r5, #2408448 @ 0x24c000 │ │ │ │ + andls r4, r3, #84934656 @ 0x5100000 │ │ │ │ + andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ + movwls r9, #9732 @ 0x2604 │ │ │ │ + @ instruction: 0xf7ef9206 │ │ │ │ + @ instruction: 0xf7fff91d │ │ │ │ + ldrbmi fp, [r1], -r7, lsl #19 │ │ │ │ + andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ + andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ + @ instruction: 0xf6479200 │ │ │ │ + vsubl.s8 , d0, d9 │ │ │ │ + @ instruction: 0xf04f0212 │ │ │ │ + @ instruction: 0xf04f0a00 │ │ │ │ + strls r0, [r5], -r0, lsl #22 │ │ │ │ + stmib sp, {r1, r8, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf7efab06 │ │ │ │ + @ instruction: 0xf7fffa67 │ │ │ │ + stmib sp, {r0, r4, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ + ldrbmi r2, [r1], -r3, lsl #4 │ │ │ │ + strls r2, [r5], -r1, lsl #4 │ │ │ │ + vhsub.s8 d25, d8, d0 │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ + movwls r0, #8722 @ 0x2212 │ │ │ │ + vshl.s64 d14, d24, d8 │ │ │ │ + andls pc, r0, #2112 @ 0x840 │ │ │ │ + rsbsvs pc, r1, r9, asr #12 │ │ │ │ + andeq pc, r5, r0, asr #5 │ │ │ │ + movwvs lr, #14797 @ 0x39cd │ │ │ │ + ldrbmi r6, [r1], -r3, lsr #30 │ │ │ │ + rscvs pc, r1, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf04f2b00 │ │ │ │ + svclt 0x00180300 │ │ │ │ + strtmi r4, [r0], -r2, lsl #12 │ │ │ │ + strcs fp, [r1], -ip, lsl #30 │ │ │ │ + stmib sp, {r1, r2, r3, r4, r9, sl, lr}^ │ │ │ │ + strls r3, [r2], -r5, lsl #6 │ │ │ │ + blx 0x1fad082 │ │ │ │ + stmdblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strcc lr, [r4], -sp, asr #19 │ │ │ │ + rsbsvc pc, r5, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ + str r9, [lr, #768] @ 0x300 │ │ │ │ + strcc lr, [r4], -sp, asr #19 │ │ │ │ + rsbsvs pc, sp, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ + str r9, [r4, #768] @ 0x300 │ │ │ │ + @ instruction: 0xf43f2b00 │ │ │ │ + @ instruction: 0xf0b4a928 │ │ │ │ + ldrbmi pc, [r2], -r9, lsr #18 @ │ │ │ │ + strmi r4, [r1], -r0, lsl #13 │ │ │ │ + @ instruction: 0xf7ed4620 │ │ │ │ + @ instruction: 0x4641f8bf │ │ │ │ + @ instruction: 0xf7ef4640 │ │ │ │ + strbmi pc, [r2], -r5, asr #28 @ │ │ │ │ + @ instruction: 0x46204631 │ │ │ │ + @ instruction: 0xf968f7ed │ │ │ │ + ldmdblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + smlabtvs r6, sp, r9, lr │ │ │ │ + stmib sp, {r0, r4, r6, r9, sl, lr}^ │ │ │ │ + andcs r2, r1, #4, 4 @ 0x40000000 │ │ │ │ + andls r9, r0, #134217728 @ 0x8000000 │ │ │ │ + vmax.s8 d20, d7, d16 │ │ │ │ + vrshr.s64 d21, d5, #64 │ │ │ │ + @ instruction: 0x26000212 │ │ │ │ + @ instruction: 0xf7ef9603 │ │ │ │ + @ instruction: 0xf7fffad5 │ │ │ │ + movwls fp, #10505 @ 0x2909 │ │ │ │ + mvnseq pc, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ - rscvs pc, r9, #76546048 @ 0x4900000 │ │ │ │ + sbceq pc, r1, #-1610612732 @ 0xa0000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ svclt 0x00082800 │ │ │ │ - tstls r0, sl, lsl r6 │ │ │ │ - ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ - @ instruction: 0xf7ff9605 │ │ │ │ - @ instruction: 0xf0b0bba4 │ │ │ │ - @ instruction: 0x6da3f987 │ │ │ │ - movwcs r6, #5859 @ 0x16e3 │ │ │ │ - strbtvs r6, [r3], -r0, lsr #13 │ │ │ │ - ldrbmi lr, [r1], -r1, lsr #14 │ │ │ │ - @ instruction: 0xf7ec4620 │ │ │ │ - stmdacs r0, {r0, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - stmiage r9, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - stmialt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - msrvs CPSR_, #8, 8 @ 0x8000000 │ │ │ │ - svcvc 0x0000f5b3 │ │ │ │ - ldmdble r6!, {r1, r3, r4, ip, lr, pc} │ │ │ │ - svcvs 0x0000f5b3 │ │ │ │ - b 0x14637f8 │ │ │ │ - ldrbmi r1, [r1], -r8, asr #7 │ │ │ │ - @ instruction: 0xf888fa5f │ │ │ │ - movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x1140a98 │ │ │ │ - movwls r0, #29448 @ 0x7308 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - movwcs r3, #4868 @ 0x1304 │ │ │ │ - movwls r9, #25347 @ 0x6303 │ │ │ │ - movwls r2, #8973 @ 0x230d │ │ │ │ - @ instruction: 0xf964f7f6 │ │ │ │ - stmialt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - movtne pc, #13256 @ 0x33c8 @ │ │ │ │ - eorle r2, pc, r2, lsl #22 │ │ │ │ - @ instruction: 0xf47f2b03 │ │ │ │ - @ instruction: 0xf018a8a0 │ │ │ │ - @ instruction: 0xf47f0f08 │ │ │ │ - @ instruction: 0xf8d4a89c │ │ │ │ - streq r0, [r3, -r8, asr #1] │ │ │ │ - streq sp, [r6, #1282] @ 0x502 │ │ │ │ - ldmge ip, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ - svceq 0x0004f018 │ │ │ │ - ldmge r1, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - subcs pc, r0, r0, asr #7 │ │ │ │ + @ instruction: 0x4651461a │ │ │ │ + strls r2, [r5], -r1, lsl #6 │ │ │ │ + movwcs r9, #768 @ 0x300 │ │ │ │ + bllt 0xfeead168 │ │ │ │ + @ instruction: 0xf6499302 │ │ │ │ + vqdmlal.s , d16, d1[5] │ │ │ │ + stmib sp, {r0, r2, r8, r9}^ │ │ │ │ + @ instruction: 0xf6492203 │ │ │ │ + vmlal.s q11, d16, d1[6] │ │ │ │ + stmdacs r0, {r0, r2, r9} │ │ │ │ + ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ + movwcs r9, #256 @ 0x100 │ │ │ │ + @ instruction: 0x96054651 │ │ │ │ + bllt 0xfe9ad190 │ │ │ │ + @ instruction: 0xf996f0b0 │ │ │ │ + strbtvs r6, [r3], r3, lsr #27 │ │ │ │ + strtvs r2, [r0], r1, lsl #6 │ │ │ │ + str r6, [r1, -r3, ror #12]! │ │ │ │ + @ instruction: 0x46204651 │ │ │ │ + @ instruction: 0xf9f2f7ec │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffa88c │ │ │ │ - b 0x145d4b4 │ │ │ │ - ldrbmi r1, [r1], -r8, lsl #7 │ │ │ │ - @ instruction: 0xf888fa5f │ │ │ │ - orrmi pc, r0, #50331648 @ 0x3000000 │ │ │ │ - b 0x1140b00 │ │ │ │ - movwls r0, #29448 @ 0x7308 │ │ │ │ - movwls r2, #25345 @ 0x6301 │ │ │ │ - movwcs r9, #772 @ 0x304 │ │ │ │ - movwls r9, #13061 @ 0x3305 │ │ │ │ - movwls r2, #8973 @ 0x230d │ │ │ │ - blx 0x22d270 │ │ │ │ - ldmdalt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmdaeq r7, {r3, ip, sp, lr, pc} │ │ │ │ - strbeq pc, [r0], r6, asr #7 @ │ │ │ │ - svceq 0x0010f1b8 │ │ │ │ - @ instruction: 0xf47f9602 │ │ │ │ - @ instruction: 0xf8d4a86a │ │ │ │ - ldreq r3, [r9, -r8, asr #1] │ │ │ │ - stmdage r5!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrdcc pc, [r4], r4 │ │ │ │ - andseq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ - cmpmi r3, r3, asr r2 │ │ │ │ - @ instruction: 0xf43f429e │ │ │ │ - blmi 0xfe099458 │ │ │ │ - svccs 0x0070ee1d │ │ │ │ - sbcseq pc, r0, r0, asr #12 │ │ │ │ - addseq pc, r2, r0, asr #5 │ │ │ │ - ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - vtst.8 , , │ │ │ │ - vrshr.s64 q8, q8, #64 │ │ │ │ - ldmdavs r3, {r0, r2, r4, r7, r9, sp} │ │ │ │ - strmi r2, [fp], #-512 @ 0xfffffe00 │ │ │ │ - mvnvc pc, r0, lsl #10 │ │ │ │ - ldrsbeq pc, [r4, #128] @ 0x80 @ │ │ │ │ - @ instruction: 0xff4ef0b4 │ │ │ │ - rscvs r2, r3, r4, lsl #6 │ │ │ │ - stmdalt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - svcvs 0x0020f5b3 │ │ │ │ - ldmdage sp!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - svcvc 0x0080f418 │ │ │ │ - ldmibge sl!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - svceq 0x000ff018 │ │ │ │ - @ instruction: 0xf008d115 │ │ │ │ - @ instruction: 0xf1b808f0 │ │ │ │ - andsle r0, pc, r0, lsl pc @ │ │ │ │ - svceq 0x0020f1b8 │ │ │ │ - @ instruction: 0xf1b8d017 │ │ │ │ - @ instruction: 0xf47f0f30 │ │ │ │ - stclvs 8, cr10, [r3, #-196]! @ 0xffffff3c │ │ │ │ - stmiavs r1!, {r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7ef1ac9 │ │ │ │ - movwcs pc, #24397 @ 0x5f4d @ │ │ │ │ + @ instruction: 0xf7ffa8ca │ │ │ │ + vst2. {d11-d12}, [r8] │ │ │ │ + @ instruction: 0xf5b36320 │ │ │ │ + andsle r7, sl, r0, lsl #30 │ │ │ │ + @ instruction: 0xf5b3d936 │ │ │ │ + cmnle ip, r0, lsl #30 │ │ │ │ + bicne lr, r8, #323584 @ 0x4f000 │ │ │ │ + blx 0x1840b14 │ │ │ │ + vst2.32 {d15-d16}, [r3], r8 │ │ │ │ + strtmi r4, [r0], -r0, lsl #6 │ │ │ │ + movweq lr, #35395 @ 0x8a43 │ │ │ │ + movwcs r9, #4871 @ 0x1307 │ │ │ │ + movwls r9, #25347 @ 0x6303 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + movwcs r3, #54020 @ 0xd304 │ │ │ │ + @ instruction: 0xf7f69302 │ │ │ │ + @ instruction: 0xf7fff985 │ │ │ │ + vmlal.u8 , d24, d31 │ │ │ │ + blcs 0xf3f08 │ │ │ │ + blcs 0x1632bc │ │ │ │ + stmiage r1!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + svceq 0x0008f018 │ │ │ │ + ldmge sp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldrdeq pc, [r8], #132 @ 0x84 │ │ │ │ + strle r0, [r2, #-1795] @ 0xfffff8fd │ │ │ │ + @ instruction: 0xf57f0586 │ │ │ │ + @ instruction: 0xf018a89d │ │ │ │ + @ instruction: 0xf47f0f04 │ │ │ │ + @ instruction: 0xf3c0a892 │ │ │ │ + stmdacs r0, {r6, sp} │ │ │ │ + stmge sp, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmlt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + orrne lr, r8, #323584 @ 0x4f000 │ │ │ │ + blx 0x1840b7c │ │ │ │ + vst2.32 {d15-d16}, [r3], r8 │ │ │ │ + strtmi r4, [r0], -r0, lsl #7 │ │ │ │ + movweq lr, #35395 @ 0x8a43 │ │ │ │ + movwcs r9, #775 @ 0x307 │ │ │ │ + movwls r9, #21251 @ 0x5303 │ │ │ │ + movwls r2, #17153 @ 0x4301 │ │ │ │ + movwcs r9, #54022 @ 0xd306 │ │ │ │ + @ instruction: 0xf7f69302 │ │ │ │ + @ instruction: 0xf7fffa27 │ │ │ │ + @ instruction: 0xf008b87b │ │ │ │ + vmov.i16 d16, #231 @ 0x00e7 │ │ │ │ + @ instruction: 0xf1b806c0 │ │ │ │ + @ instruction: 0x96020f10 │ │ │ │ + stmdage fp!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ + @ instruction: 0xf57f0719 │ │ │ │ + @ instruction: 0xf8d4a866 │ │ │ │ + @ instruction: 0xf1a33084 │ │ │ │ + subsmi r0, r3, #16, 4 │ │ │ │ + addsmi r4, lr, #-1073741804 @ 0xc0000014 │ │ │ │ + stmdage r4!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + vnmls.f64 d4, d29, d0 │ │ │ │ + @ instruction: 0xf6402f70 │ │ │ │ + vshr.s64 q8, q0, #64 │ │ │ │ + ldrbtmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ + ldmpl r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ + rscseq pc, r0, #1879048196 @ 0x70000004 │ │ │ │ + addscs pc, r5, #192, 4 │ │ │ │ + andcs r6, r0, #1245184 @ 0x130000 │ │ │ │ + @ instruction: 0xf500440b │ │ │ │ + @ instruction: 0xf8d071ea │ │ │ │ + @ instruction: 0xf0b401d4 │ │ │ │ + movwcs pc, #20317 @ 0x4f5d @ │ │ │ │ @ instruction: 0xf7ff60e3 │ │ │ │ - vmlal.u8 , d8, d23 │ │ │ │ - @ instruction: 0xf0081303 │ │ │ │ - @ instruction: 0xf003021f │ │ │ │ - strvs r0, [r2, -lr, lsl #6]! │ │ │ │ - @ instruction: 0xf7ff6763 │ │ │ │ - @ instruction: 0x4620b81d │ │ │ │ - cdp2 7, 5, cr15, cr0, cr11, {7} │ │ │ │ - ldmdalt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf5b3b849 │ │ │ │ + @ instruction: 0xf47f6f20 │ │ │ │ + @ instruction: 0xf418a83e │ │ │ │ + @ instruction: 0xf43f7f80 │ │ │ │ + @ instruction: 0xf018a9bb │ │ │ │ + tstle r5, pc, lsl #30 │ │ │ │ + ldmeq r0!, {r3, ip, sp, lr, pc}^ │ │ │ │ + svceq 0x0010f1b8 │ │ │ │ + @ instruction: 0xf1b8d01f │ │ │ │ + andsle r0, r7, r0, lsr #30 │ │ │ │ + svceq 0x0030f1b8 │ │ │ │ + ldmdage r2!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + strtmi r6, [r0], -r3, ror #26 │ │ │ │ + bne 0xff2c957c │ │ │ │ + @ instruction: 0xff6ef7ef │ │ │ │ + rscvs r2, r3, r5, lsl #6 │ │ │ │ + stmdalt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + movwne pc, #13256 @ 0x33c8 @ │ │ │ │ + andseq pc, pc, #8 │ │ │ │ + movweq pc, #57347 @ 0xe003 @ │ │ │ │ + strbvs r6, [r3, -r2, lsr #14]! │ │ │ │ + ldmdalt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7eb4620 │ │ │ │ - @ instruction: 0xf7fffe1f │ │ │ │ - @ instruction: 0xf64fb813 │ │ │ │ - vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ - @ instruction: 0xf64f012d │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ - blmi 0x15af430 │ │ │ │ - rscsne pc, r9, #68157440 @ 0x4100000 │ │ │ │ - blx 0xff0abb92 │ │ │ │ - teqpne r4, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf7fffe71 │ │ │ │ + @ instruction: 0x4620b819 │ │ │ │ + cdp2 7, 4, cr15, cr0, cr11, {7} │ │ │ │ + ldmdalt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + msrne R12_usr, pc │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorcc pc, r8, pc, asr #12 │ │ │ │ + andscc pc, r8, pc, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf6414b4f │ │ │ │ - vhsub.s8 , , q15 │ │ │ │ - @ instruction: 0xf64ffbb3 │ │ │ │ - vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf6414b55 │ │ │ │ + vqsub.s8 , , │ │ │ │ + @ instruction: 0xf64ffbcf │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ @ instruction: 0xf64f012d │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ - blmi 0x12ef464 │ │ │ │ - rscne pc, r5, #68157440 @ 0x4100000 │ │ │ │ - blx 0xfea2bbc6 │ │ │ │ - @ instruction: 0xf3c86f23 │ │ │ │ - vaddw.u8 , q11, d1 │ │ │ │ - @ instruction: 0xf00806c2 │ │ │ │ - blx 0xfed2fbe4 │ │ │ │ - stmdbcs r2, {r0, r1, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - cmpne r3, #323584 @ 0x4f000 │ │ │ │ - stmdbcs r3, {r1, r4, r5, ip, lr, pc} │ │ │ │ - stmdbcs r1, {r0, r2, r5, r6, ip, lr, pc} │ │ │ │ - stmib sp, {r2, r3, r5, r6, ip, lr, pc}^ │ │ │ │ - ldrbmi r2, [r1], -r3, lsl #4 │ │ │ │ - strls r2, [r5], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf6479200 │ │ │ │ - vmlal.s q8, d0, d1[1] │ │ │ │ - movwls r0, #8722 @ 0x2212 │ │ │ │ - blt 0xfe56d3f0 │ │ │ │ - b 0x144b084 │ │ │ │ - @ instruction: 0xf00822d8 │ │ │ │ - bcs 0xaf81c │ │ │ │ + vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ + blmi 0x146f40c │ │ │ │ + rscne pc, lr, #68157440 @ 0x4100000 │ │ │ │ + blx 0xff12bb6e │ │ │ │ + msrne R12_usr, pc │ │ │ │ + smlawteq sp, r0, r2, pc @ │ │ │ │ + andscc pc, r8, pc, asr #12 │ │ │ │ + eoreq pc, sp, r0, asr #5 │ │ │ │ + @ instruction: 0xf6414b4a │ │ │ │ + vhsub.s8 , , │ │ │ │ + svcvs 0x0023fbb5 │ │ │ │ + orrne pc, r1, r8, asr #7 │ │ │ │ + strbeq pc, [r2], r6, asr #7 @ │ │ │ │ + andeq pc, r7, #8 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - smlabtne r3, sp, r9, lr │ │ │ │ - biceq pc, r2, r6, asr #7 │ │ │ │ - strne pc, [r4], r6, asr #7 │ │ │ │ - cmpne r3, #323584 @ 0x4f000 │ │ │ │ - movwls r9, #8453 @ 0x2105 │ │ │ │ - @ instruction: 0x96064651 │ │ │ │ - andcs sp, r1, #54 @ 0x36 │ │ │ │ - andls r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - adcspl pc, r5, #1879048196 @ 0x70000004 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - strls r2, [r7], -r0, lsl #12 │ │ │ │ - @ instruction: 0xf882f7ef │ │ │ │ - svclt 0x00acf7fe │ │ │ │ - andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ + b 0x1439798 │ │ │ │ + eorsle r1, r2, r3, asr r3 │ │ │ │ + rsble r2, r5, r3, lsl #18 │ │ │ │ + rsble r2, ip, r1, lsl #18 │ │ │ │ + andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ - andls r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - adcspl pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + andls r9, r0, #5242880 @ 0x500000 │ │ │ │ + eoreq pc, r5, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - movwls r9, #9734 @ 0x2606 │ │ │ │ - strls r2, [r3], -r0, lsl #12 │ │ │ │ + @ instruction: 0xf7ff9302 │ │ │ │ + svcvs 0x0023ba93 │ │ │ │ + sbcscs lr, r8, #323584 @ 0x4f000 │ │ │ │ + tstpeq r7, r8 @ p-variant is OBSOLETE │ │ │ │ + blx 0xfed39bc8 │ │ │ │ + stmib sp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ + vaddw.u8 , q3, d3 │ │ │ │ + vaddw.u8 , q11, d4 │ │ │ │ + b 0x1430edc │ │ │ │ + tstls r6, r3, asr r3 │ │ │ │ + ldrbmi r9, [r1], -r2, lsl #6 │ │ │ │ + eorsle r9, r6, r5, lsl #12 │ │ │ │ + strtmi r2, [r0], -r1, lsl #4 │ │ │ │ + vhsub.s8 d25, d7, d0 │ │ │ │ + vrshr.s64 d21, d5, #64 │ │ │ │ + @ instruction: 0x26000212 │ │ │ │ @ instruction: 0xf7ef9607 │ │ │ │ - @ instruction: 0xf7fef945 │ │ │ │ - @ instruction: 0xf64fbf99 │ │ │ │ - vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ - @ instruction: 0xf64f012d │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ - blmi 0x72f524 │ │ │ │ - sbcvs pc, ip, #68157440 @ 0x4100000 │ │ │ │ - blx 0x122bc86 │ │ │ │ - andcs r4, r2, #84934656 @ 0x5100000 │ │ │ │ - @ instruction: 0xf7f04620 │ │ │ │ - stmdacs r0, {r0, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x007df43e │ │ │ │ - svclt 0x0082f7fe │ │ │ │ - strtmi r9, [r0], -r0, lsl #4 │ │ │ │ - vhsub.s8 d25, d7, d7 │ │ │ │ - vrshr.s64 d21, d21, #64 │ │ │ │ - @ instruction: 0xf7ef0212 │ │ │ │ - @ instruction: 0xf7fef84d │ │ │ │ - stmib sp, {r0, r1, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fef8a3 │ │ │ │ + stmib sp, {r0, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ ldrbmi r2, [r1], -r4, lsl #4 │ │ │ │ - strls r2, [r6], -r1, lsl #4 │ │ │ │ - andls r9, r0, #134217728 @ 0x8000000 │ │ │ │ - ldrb r9, [sl], -r7, lsl #4 │ │ │ │ - ldrbmi r9, [r1], -r0, lsl #2 │ │ │ │ - andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ - subcs pc, r9, #74448896 @ 0x4700000 │ │ │ │ + strtmi r2, [r0], -r1, lsl #4 │ │ │ │ + vhsub.s8 d25, d7, d0 │ │ │ │ + vrshr.s64 d21, d5, #64 │ │ │ │ + @ instruction: 0x96060212 │ │ │ │ + strcs r9, [r0], -r2, lsl #6 │ │ │ │ + strls r9, [r7], -r3, lsl #12 │ │ │ │ + @ instruction: 0xf966f7ef │ │ │ │ + svclt 0x009af7fe │ │ │ │ + msrne R12_usr, pc │ │ │ │ + smlawteq sp, r0, r2, pc @ │ │ │ │ + rscscs pc, ip, pc, asr #12 │ │ │ │ + eoreq pc, sp, r0, asr #5 │ │ │ │ + @ instruction: 0xf6414b1b │ │ │ │ + vhsub.s8 q3, , q6 │ │ │ │ + @ instruction: 0x4651fb55 │ │ │ │ + strtmi r2, [r0], -r2, lsl #4 │ │ │ │ + blx 0xb2d404 │ │ │ │ + @ instruction: 0xf43e2800 │ │ │ │ + @ instruction: 0xf7feaf7e │ │ │ │ + andls fp, r0, #524 @ 0x20c │ │ │ │ + andls r4, r7, #32, 12 @ 0x2000000 │ │ │ │ + addspl pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - movwls r9, #9733 @ 0x2605 │ │ │ │ - blt 0xa6d4c8 │ │ │ │ - addeq r0, sl, r0, lsl #25 │ │ │ │ - eorseq r9, r3, r8, lsl r1 │ │ │ │ - eorseq r9, r3, r0, asr #2 │ │ │ │ - eorseq r9, r3, ip, lsr #2 │ │ │ │ - eorseq r9, r3, r0, lsl #2 │ │ │ │ + @ instruction: 0xf86ef7ef │ │ │ │ + svclt 0x0078f7fe │ │ │ │ + andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ + andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ + movwls r9, #9734 @ 0x2606 │ │ │ │ + andls r9, r7, #0, 4 │ │ │ │ + tstls r0, sl, asr r6 │ │ │ │ + stmib sp, {r0, r4, r6, r9, sl, lr}^ │ │ │ │ + @ instruction: 0xf6472203 │ │ │ │ + vsubl.s8 q9, d0, d25 │ │ │ │ + @ instruction: 0x96050212 │ │ │ │ + @ instruction: 0xf7ff9302 │ │ │ │ + svclt 0x0000ba27 │ │ │ │ + @ instruction: 0x008a0cbe │ │ │ │ + eorseq r9, r3, r8, lsl #2 │ │ │ │ + eorseq r9, r3, r0, lsr r1 │ │ │ │ + eorseq r9, r3, ip, lsl r1 │ │ │ │ + ldrshteq r9, [r3], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebc66e8 │ │ │ │ + bl 0xfebc66ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0x460430d0 │ │ │ │ @ instruction: 0xf04fb17b │ │ │ │ andcs r7, r1, r0, lsl #2 │ │ │ │ - blx 0xffbad4a4 │ │ │ │ + blx 0x32d46a │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svcvs 0x0003bd10 │ │ │ │ vmul.i8 , q2, │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ - blvs 0xff6c0da8 │ │ │ │ - blx 0xfe9ad4d0 │ │ │ │ + blvs 0xff6c0d6c │ │ │ │ + blx 0xff12d494 │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ svcvs 0x0040e7e1 │ │ │ │ - b 0x11336a4 │ │ │ │ + b 0x1133668 │ │ │ │ @ instruction: 0xf0b41000 │ │ │ │ - vpadd.i8 , , │ │ │ │ + vpadd.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf8bcf0ba │ │ │ │ + @ instruction: 0xf8caf0ba │ │ │ │ svclt 0x0000e7e3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebc675c │ │ │ │ + bl 0xfebc6720 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ stclvs 3, cr0, [r2, #-596] @ 0xfffffdac │ │ │ │ - blvs 0xff6c0d80 │ │ │ │ - bne 0xfe709780 │ │ │ │ - blx 0x202d51c │ │ │ │ + blvs 0xff6c0d44 │ │ │ │ + bne 0xfe709744 │ │ │ │ + blx 0xfe7ad4e0 │ │ │ │ rscvs r2, r3, ip, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ movweq pc, #4128 @ 0x1020 @ │ │ │ │ @@ -97450,23 +97435,23 @@ │ │ │ │ andeq pc, r1, r0 │ │ │ │ addsmi r4, r1, r8, lsl r4 │ │ │ │ sbceq lr, r0, r1, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ cmplt r8, fp, asr #16 │ │ │ │ @ instruction: 0xf00133ce │ │ │ │ - bl 0x6f5d4 │ │ │ │ + bl 0x6f598 │ │ │ │ sbceq r0, r0, r3, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf003088a │ │ │ │ sbccc r0, lr, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf0000088 │ │ │ │ - bl 0x12f5fc │ │ │ │ - bl 0x702f8 │ │ │ │ + bl 0x12f5c0 │ │ │ │ + bl 0x702bc │ │ │ │ smlabtcs r0, r3, r0, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ stceq 0, cr15, [r1], {33} @ 0x21 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ stclvc 5, cr15, [lr], {12} │ │ │ │ @ instruction: 0xf003448c │ │ │ │ @@ -97476,182 +97461,181 @@ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbcs r6, {r0, r2, r3, r8, r9, fp, ip} │ │ │ │ stmdbcs r9!, {r0, r3, r5, r8, fp, sp} │ │ │ │ andeq r1, r6, r2, lsr #8 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - vrecps.f32 , , │ │ │ │ + vmax.f32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - svclt 0x0046f0b9 │ │ │ │ + svclt 0x0054f0b9 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - vmax.f32 d27, d23, d27 │ │ │ │ + vrecps.f32 d27, d23, d25 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - svclt 0x0080f0b9 │ │ │ │ + svclt 0x008ef0b9 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - strlt fp, [r0, #-3925] @ 0xfffff0ab │ │ │ │ + strlt fp, [r0, #-3939] @ 0xfffff09d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - teqpne r4, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_usr, pc │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0x900042b7 │ │ │ │ - @ instruction: 0xff98f1cb │ │ │ │ - eorseq r9, r3, r0, lsl #3 │ │ │ │ + @ instruction: 0xffa6f1cb │ │ │ │ + eorseq r9, r3, r0, ror r1 │ │ │ │ stceq 0, cr15, [r1], {33} @ 0x21 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ stclvc 5, cr15, [lr], {12} │ │ │ │ strmi r2, [ip], #2819 @ 0xb03 │ │ │ │ tstpeq r7, r3 @ p-variant is OBSOLETE │ │ │ │ vpmax.s8 d15, d1, d2 │ │ │ │ sbceq lr, ip, #2048 @ 0x800 │ │ │ │ - blcs 0x3236fc │ │ │ │ - blcs 0x1236dc │ │ │ │ + blcs 0x3236c0 │ │ │ │ + blcs 0x1236a0 │ │ │ │ vand d29, d7, d4 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - stmiblt r6, {r1, r3, r4, r5, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r4, {r1, r3, r4, r5, r7, ip, sp, lr, pc}^ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0ba6819 │ │ │ │ - vmul.i8 , , │ │ │ │ + vpmax.s8 d27, d7, d5 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - blt 0xa2b9d0 │ │ │ │ + blt 0xdab994 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebc68f0 │ │ │ │ + bl 0xfebc68b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64f2000 │ │ │ │ - vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ - blmi 0x12fbb8 │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ + blmi 0x12fb7c │ │ │ │ sbcmi pc, sl, #64, 4 │ │ │ │ @ instruction: 0xf1cb9000 │ │ │ │ - svclt 0x0000ff5b │ │ │ │ - mlaseq r3, r4, r1, r9 │ │ │ │ + svclt 0x0000ff69 │ │ │ │ + eorseq r9, r3, r4, lsl #3 │ │ │ │ stceq 0, cr15, [r1], {33} @ 0x21 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ stclvc 5, cr15, [lr], {12} │ │ │ │ strmi r2, [ip], #2817 @ 0xb01 │ │ │ │ tstpeq r7, r3 @ p-variant is OBSOLETE │ │ │ │ vpmax.s8 d15, d1, d2 │ │ │ │ sbceq lr, ip, #2048 @ 0x800 │ │ │ │ - blcs 0x123774 │ │ │ │ + blcs 0x123738 │ │ │ │ stmiblt r3!, {r0, r1, r2, ip, lr, pc} │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - vrecps.f32 , , │ │ │ │ + vmax.f32 d27, d23, d7 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - svclt 0x00baf0b9 │ │ │ │ + svclt 0x00c8f0b9 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - strlt fp, [r0, #-3983] @ 0xfffff071 │ │ │ │ + strlt fp, [r0, #-3997] @ 0xfffff063 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - teqpne r4, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_usr, pc │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ ldrdls r4, [r0], -sp │ │ │ │ - @ instruction: 0xff1ef1cb │ │ │ │ - eorseq r9, r3, r8, lsr #3 │ │ │ │ + @ instruction: 0xff2cf1cb │ │ │ │ + mlaseq r3, r8, r1, r9 │ │ │ │ stceq 0, cr15, [r1], {33} @ 0x21 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ stclvc 5, cr15, [lr], {12} │ │ │ │ strmi r2, [ip], #2818 @ 0xb02 │ │ │ │ tstpeq r7, r3 @ p-variant is OBSOLETE │ │ │ │ vpmax.s8 d15, d1, d2 │ │ │ │ sbceq lr, ip, #2048 @ 0x800 │ │ │ │ - blcs 0x1637cc │ │ │ │ + blcs 0x163790 │ │ │ │ vrhadd.s8 d29, d7, d13 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - blt 0x17abaa4 │ │ │ │ + blt 0x1b2ba68 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0ba6819 │ │ │ │ - strlt fp, [r0, #-2609] @ 0xfffff5cf │ │ │ │ + strlt fp, [r0, #-2623] @ 0xfffff5c1 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - teqpne r4, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_usr, pc │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ andls r4, r0, sp, ror #5 │ │ │ │ - cdp2 1, 14, cr15, cr10, cr11, {6} │ │ │ │ - eorseq r9, r3, r0, asr #3 │ │ │ │ + cdp2 1, 15, cr15, cr8, cr11, {6} │ │ │ │ + ldrhteq r9, [r3], -r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [pc], -r6, asr #1 │ │ │ │ @ instruction: 0x46054b1b │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movtls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf8ddab04 │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc :256], r0 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ vmin.s32 d4, d6, d8 │ │ │ │ - @ instruction: 0xf8cdef1e │ │ │ │ + @ instruction: 0xf8cdef2c │ │ │ │ andls r8, r2, r0 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ stmiavs r4!, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf4144632 │ │ │ │ stcmi 15, cr0, [pc], {-0} │ │ │ │ ldreq pc, [r8, #-420] @ 0xfffffe5c │ │ │ │ strtmi fp, [ip], -r8, lsl #30 │ │ │ │ @ instruction: 0xf0699401 │ │ │ │ - blmi 0x32ec24 │ │ │ │ - blls 0x11c98bc │ │ │ │ + blmi 0x32ec20 │ │ │ │ + blls 0x11c9880 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r6, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vorn q4, q12, q8 │ │ │ │ - svclt 0x0000f92d │ │ │ │ + svclt 0x0000f94b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrshteq r9, [r3], -r0 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ + eorseq r9, r3, r0, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebc6a8c │ │ │ │ + bl 0xfebc6a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ stmvs ip, {r1, r3, r6, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf0b34605 │ │ │ │ - strtmi pc, [r2], -r7, ror #26 │ │ │ │ + @ instruction: 0x4622fd77 │ │ │ │ strtmi r4, [r1], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7ec4628 │ │ │ │ - strtmi pc, [r0], -fp, ror #25 │ │ │ │ + strtmi pc, [r0], -sp, lsl #26 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebc6ac0 │ │ │ │ + bl 0xfebc6a80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r4, #-992] @ 0xfffffc20 │ │ │ │ stcvs 6, cr4, [r3], #-8 │ │ │ │ ldcleq 0, cr15, [r0], #76 @ 0x4c │ │ │ │ - blvs 0xfe963d34 │ │ │ │ + blvs 0xfe963cf4 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ stclvs 0, cr13, [r0], #-108 @ 0xffffff94 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ stmdbcs pc, {r0, r1, r2, r4, ip, lr, pc} @ │ │ │ │ stmdbcs r0, {r1, r2, r4, r5, r6, sl, fp, ip, lr, pc} │ │ │ │ mcrne 13, 2, sp, cr11, cr8, {3} │ │ │ │ stmdale pc, {r1, r2, r3, r8, r9, fp, sp} @ │ │ │ │ @@ -97667,34 +97651,34 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbcs r0, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ mcrne 13, 2, sp, cr11, cr6, {7} │ │ │ │ ldmle r3!, {r1, r2, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf850a001 │ │ │ │ svclt 0x0000f023 │ │ │ │ + andeq pc, r6, r5, lsr r9 @ │ │ │ │ + andeq pc, r6, r9, lsr #18 │ │ │ │ + andeq pc, r6, sp, asr #17 │ │ │ │ + andeq pc, r6, sp, asr #17 │ │ │ │ + andeq pc, r6, sp, asr #17 │ │ │ │ + andeq pc, r6, sp, asr #17 │ │ │ │ + andeq pc, r6, sp, asr #17 │ │ │ │ + andeq pc, r6, sp, asr #17 │ │ │ │ + andeq pc, r6, sp, asr #17 │ │ │ │ + andeq pc, r6, sp, asr #17 │ │ │ │ + andeq pc, r6, sp, asr #17 │ │ │ │ andeq pc, r6, r5, ror r9 @ │ │ │ │ - andeq pc, r6, r9, ror #18 │ │ │ │ - andeq pc, r6, sp, lsl #18 │ │ │ │ - andeq pc, r6, sp, lsl #18 │ │ │ │ - andeq pc, r6, sp, lsl #18 │ │ │ │ - andeq pc, r6, sp, lsl #18 │ │ │ │ - andeq pc, r6, sp, lsl #18 │ │ │ │ - andeq pc, r6, sp, lsl #18 │ │ │ │ - andeq pc, r6, sp, lsl #18 │ │ │ │ - andeq pc, r6, sp, lsl #18 │ │ │ │ - andeq pc, r6, sp, lsl #18 │ │ │ │ - @ instruction: 0x0006f9b5 │ │ │ │ - @ instruction: 0x0006f9b5 │ │ │ │ - andeq pc, r6, sp, lsl #19 │ │ │ │ - andeq pc, r6, sp, lsl #19 │ │ │ │ + andeq pc, r6, r5, ror r9 @ │ │ │ │ + andeq pc, r6, sp, asr #18 │ │ │ │ + andeq pc, r6, sp, asr #18 │ │ │ │ ldrdcc pc, [ip], #130 @ 0x82 │ │ │ │ subne pc, r0, r3, asr #7 │ │ │ │ sbcle r2, ip, r0, lsl #16 │ │ │ │ @ instruction: 0xf02a4610 │ │ │ │ - andcc pc, r1, r1, ror #29 │ │ │ │ + andcc pc, r1, r5, ror #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdcc pc, [ip], #130 @ 0x82 │ │ │ │ subne pc, r0, r3, asr #7 │ │ │ │ adcsle r2, sl, r0, lsl #16 │ │ │ │ @@ -97725,329 +97709,329 @@ │ │ │ │ addlt r4, r3, lr, lsl r6 │ │ │ │ movwhi lr, #10705 @ 0x29d1 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ stmdblt fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ stmdaeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r1, r2, r3, r8, fp, ip, sp, pc} │ │ │ │ stmdavs r7!, {r0, r1, r8, r9, ip, sp, pc} │ │ │ │ - stc2 0, cr15, [r8], #716 @ 0x2cc │ │ │ │ + ldc2 0, cr15, [r8], #716 @ 0x2cc │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - stc2 7, cr15, [ip], #-944 @ 0xfffffc50 │ │ │ │ - bllt 0xfe149fb8 │ │ │ │ + mcrr2 7, 14, pc, lr, cr12 @ │ │ │ │ + bllt 0xfe149f78 │ │ │ │ umlalscc pc, r2, r5, r8 @ │ │ │ │ stmdavs r3!, {r0, r1, r4, r8, ip, sp, pc} │ │ │ │ andle r2, ip, sp, lsl #22 │ │ │ │ stmdbvs r3!, {r1, r2, r3, r4, r5, r7, r8, fp, ip, sp, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r5, r6, r8, ip, sp, pc}^ │ │ │ │ stmdavs r1!, {r0, r1, r3, r4, r6, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0x4628463a │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ec43f0 │ │ │ │ - stmdbvs r3!, {r0, r3, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ + stmdbvs r3!, {r0, r1, r3, r5, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ stmdblt r6, {r0, r1, r3, r4, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf8d583f0 │ │ │ │ strbmi r3, [r9], -r8, lsl #1 │ │ │ │ ldrdcs pc, [r4], r5 │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf042030f │ │ │ │ andls r0, r0, #536870926 @ 0x2000000e │ │ │ │ @ instruction: 0xf7ef463a │ │ │ │ - stmdbvs r3!, {r0, r1, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ bicsle r2, r8, r0, lsl #22 │ │ │ │ strbmi lr, [r2], -r4, ror #15 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - ldc2l 0, cr15, [r4, #732]! @ 0x2dc │ │ │ │ + mcr2 0, 0, pc, cr4, cr7, {5} @ │ │ │ │ strbmi lr, [r2], -r8, asr #15 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - stc2l 0, cr15, [lr, #732]! @ 0x2dc │ │ │ │ - blmi 0x3a99dc │ │ │ │ + ldc2l 0, cr15, [lr, #732]! @ 0x2dc │ │ │ │ + blmi 0x3a999c │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vtst.8 , , q1 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrtmi r4, [sl], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf0b46808 │ │ │ │ - vmovcs.16 d0[1], pc │ │ │ │ + vmlacs.f64 d15, d16, d9 │ │ │ │ @ instruction: 0xe7c8d0b1 │ │ │ │ - addeq r0, sl, r4, lsr #9 │ │ │ │ + addeq r0, sl, r4, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebc6ce4 │ │ │ │ + bl 0xfebc6ca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r0, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r2, r2, lsr r2 │ │ │ │ ldrle r0, [r3, #-1436]! @ 0xfffffa64 │ │ │ │ - blcs 0x349b24 │ │ │ │ + blcs 0x349ae4 │ │ │ │ ldreq sp, [r2], r9 │ │ │ │ @ instruction: 0xf1a3d514 │ │ │ │ @ instruction: 0xf1a30208 │ │ │ │ stccs 4, cr0, [r1], {14} │ │ │ │ - bcs 0xdf92c │ │ │ │ + bcs 0xdf8ec │ │ │ │ movwcs sp, #43020 @ 0xa80c │ │ │ │ @ instruction: 0xf8d0600b │ │ │ │ stmiblt ip, {r4, r7, lr}^ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ rscsle r2, r2, sl, lsl #22 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl r2 │ │ │ │ - @ instruction: 0xff22f7f3 │ │ │ │ + @ instruction: 0xff44f7f3 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl r2 │ │ │ │ @ instruction: 0xf7f39400 │ │ │ │ - @ instruction: 0xe7edfe19 │ │ │ │ - movwcs pc, #33353 @ 0x8249 @ │ │ │ │ + @ instruction: 0xe7edfe3b │ │ │ │ + mvnsne pc, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrvc R8_usr, r5 │ │ │ │ + tstpvc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subvc pc, r4, r5, asr #4 │ │ │ │ + eorsvc pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ sbcscs pc, lr, #64, 4 │ │ │ │ - @ instruction: 0xffc4f202 │ │ │ │ + @ instruction: 0xffd4f202 │ │ │ │ stmvs r9, {r0, r1, r3, r6, r8, ip, sp, pc} │ │ │ │ andle r2, r1, pc, lsl #18 │ │ │ │ - stclt 7, cr15, [lr], #-944 @ 0xfffffc50 │ │ │ │ + mrrclt 7, 14, pc, r0, cr12 @ │ │ │ │ cmnpmi r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ef4610 │ │ │ │ - andcs fp, r0, r7, lsr #17 │ │ │ │ + andcs fp, r0, r9, asr #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ movwhi lr, #10705 @ 0x29d1 │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ ldrmi r4, [r5], -r7, lsl #12 │ │ │ │ @ instruction: 0xf1c8b90b │ │ │ │ stmdblt sp, {fp} │ │ │ │ movtlt r6, #47395 @ 0xb923 │ │ │ │ @ instruction: 0xf0b36826 │ │ │ │ - ldrtmi pc, [r2], -pc, asr #23 @ │ │ │ │ + @ instruction: 0x4632fbdf │ │ │ │ ldrtmi r4, [r1], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ec4638 │ │ │ │ - stmdbvs r3!, {r0, r1, r4, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r3!, {r0, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ teqle r9, r0, lsl #22 │ │ │ │ umlalscc pc, r2, r7, r8 @ │ │ │ │ - bllt 0x7de274 │ │ │ │ + bllt 0x7de234 │ │ │ │ teqlt r3, r3, lsr #18 │ │ │ │ @ instruction: 0xb3bb6963 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7ec4638 │ │ │ │ - @ instruction: 0x4628fbf5 │ │ │ │ + @ instruction: 0x4628fc17 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - blcs 0x3c9ca0 │ │ │ │ + blcs 0x3c9c60 │ │ │ │ stmdbvs r3!, {r0, r1, r2, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdblt sp, {r0, r1, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ strtmi r2, [r8], -r0, lsl #10 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - blx 0xfe7abf02 │ │ │ │ + blx 0xfebabec2 │ │ │ │ ldrdcc pc, [r8], r7 │ │ │ │ ldrdcs pc, [r4], r7 │ │ │ │ strmi r4, [r1], -r5, lsl #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rsceq pc, r2, #66 @ 0x42 │ │ │ │ andls r4, r0, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf7ef4632 │ │ │ │ - strb pc, [r9, r1, lsr #23] @ │ │ │ │ + strb pc, [r9, r3, asr #23] @ │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0b74630 │ │ │ │ - @ instruction: 0xe7bffd11 │ │ │ │ + ldr pc, [pc, r1, lsr #26]! │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0b74630 │ │ │ │ - strb pc, [r1, fp, lsl #26] @ │ │ │ │ + bfi pc, fp, (invalid: 26:1) @ │ │ │ │ vnmls.f64 d4, d13, d11 │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfe62bf68 │ │ │ │ + blx 0xfea2bf28 │ │ │ │ svclt 0x0000e7a5 │ │ │ │ - ldrdeq r0, [sl], lr │ │ │ │ + addeq r0, sl, lr, lsl r3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf0b34607 │ │ │ │ - @ instruction: 0xf640fb57 │ │ │ │ + @ instruction: 0xf640fb67 │ │ │ │ strmi r4, [r5], -r4, lsl #5 │ │ │ │ @ instruction: 0xf0b96831 │ │ │ │ - @ instruction: 0xf0b3fc93 │ │ │ │ - ldmdavs r1!, {r0, r1, r2, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0b3fca3 │ │ │ │ + ldmdavs r1!, {r0, r1, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b94604 │ │ │ │ - strtmi pc, [r9], -fp, lsl #25 │ │ │ │ + @ instruction: 0x4629fc9b │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf0b74200 │ │ │ │ - @ instruction: 0x4629fdd5 │ │ │ │ + strtmi pc, [r9], -r5, ror #27 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf0b74200 │ │ │ │ - @ instruction: 0x4621fed1 │ │ │ │ + strtmi pc, [r1], -r1, ror #29 │ │ │ │ andcs r4, r4, #32, 12 @ 0x2000000 │ │ │ │ - stc2l 0, cr15, [sl, #732] @ 0x2dc │ │ │ │ + ldc2l 0, cr15, [sl, #732] @ 0x2dc │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0b74620 │ │ │ │ - ldrtmi pc, [fp], -sp, lsr #28 @ │ │ │ │ + @ instruction: 0x463bfe3d │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf0b82009 │ │ │ │ - svclt 0x0000b887 │ │ │ │ - blvs 0xfe54b124 │ │ │ │ + svclt 0x0000b897 │ │ │ │ + blvs 0xfe54b0e4 │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ push {r1, r3, r7, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebc6f30 │ │ │ │ + bl 0xfebc6ef0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe0 │ │ │ │ addlt r3, r2, ip, asr #1 │ │ │ │ ldrbeq r4, [sp], r4, lsl #12 │ │ │ │ @ instruction: 0xf890d56d │ │ │ │ - blcs 0x7c00c │ │ │ │ + blcs 0x7bfcc │ │ │ │ movwcs sp, #4201 @ 0x1069 │ │ │ │ rsbscc pc, ip, r0, lsl #17 │ │ │ │ @ instruction: 0x07186c13 │ │ │ │ adchi pc, r8, r0 │ │ │ │ ldrbeq pc, [r0, #583]! @ 0x247 @ │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf0b3460f │ │ │ │ - @ instruction: 0xf640fb03 │ │ │ │ + @ instruction: 0xf640fb13 │ │ │ │ strmi r4, [r6], -r8, lsl #5 │ │ │ │ @ instruction: 0xf0b96829 │ │ │ │ - @ instruction: 0xf0b3fc3f │ │ │ │ - stmdavs r9!, {r0, r1, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0b3fc4f │ │ │ │ + stmdavs r9!, {r0, r1, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b94605 │ │ │ │ - @ instruction: 0xf04ffc37 │ │ │ │ + @ instruction: 0xf04ffc47 │ │ │ │ ldrtmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0b74630 │ │ │ │ - @ instruction: 0xf04ffd81 │ │ │ │ + @ instruction: 0xf04ffd91 │ │ │ │ ldrtmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0b74630 │ │ │ │ - @ instruction: 0x4629fe7d │ │ │ │ + strtmi pc, [r9], -sp, lsl #29 │ │ │ │ andcs r4, r8, #40, 12 @ 0x2800000 │ │ │ │ - ldc2l 0, cr15, [r6, #-732]! @ 0xfffffd24 │ │ │ │ + stc2 0, cr15, [r6, #732] @ 0x2dc │ │ │ │ ldrtmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0b74628 │ │ │ │ - @ instruction: 0x4620fdd9 │ │ │ │ - blx 0x82dd64 │ │ │ │ + strtmi pc, [r0], -r9, ror #27 │ │ │ │ + blx 0x10add24 │ │ │ │ cdpvs 6, 10, cr4, cr3, cr9, {1} │ │ │ │ andcs r2, r8, r0, lsl #4 │ │ │ │ - @ instruction: 0xf832f0b8 │ │ │ │ + @ instruction: 0xf842f0b8 │ │ │ │ @ instruction: 0x5090f8d4 │ │ │ │ cmnle sp, r0, lsl #26 │ │ │ │ strvs lr, [r0, #-2519] @ 0xfffff629 │ │ │ │ strtmi r6, [lr], #-2235 @ 0xfffff745 │ │ │ │ - blcs 0x13f5d8 │ │ │ │ + blcs 0x13f598 │ │ │ │ mrccs 0, 1, sp, cr15, cr14, {0} │ │ │ │ cdpcs 12, 1, cr13, cr15, cr1, {1} │ │ │ │ ldrbeq sp, [r2, r7, lsl #26]! │ │ │ │ stcvs 5, cr13, [r3, #-116]! @ 0xffffff8c │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ svclt 0x00080f0e │ │ │ │ @ instruction: 0x4620261f │ │ │ │ - stc2 0, cr15, [r6], #168 @ 0xa8 │ │ │ │ + stc2 0, cr15, [sl], #168 @ 0xa8 │ │ │ │ @ instruction: 0x2000b1b0 │ │ │ │ @ instruction: 0xf0b32100 │ │ │ │ - strbeq pc, [fp, fp, lsl #31]! @ │ │ │ │ + @ instruction: 0x07ebff9b │ │ │ │ strle r4, [sp, #-1664]! @ 0xfffff980 │ │ │ │ movwcs r2, #8705 @ 0x2201 │ │ │ │ @ instruction: 0xf102fa45 │ │ │ │ @ instruction: 0xf7ff4415 │ │ │ │ - strht pc, [r5], -sp @ │ │ │ │ + strht pc, [r5], -pc @ │ │ │ │ rsbeq r0, sp, r6, ror r0 │ │ │ │ cdpcs 6, 3, cr3, cr15, cr1, {0} │ │ │ │ @ instruction: 0x4620dd14 │ │ │ │ - blx 0x182de22 │ │ │ │ + blx 0x18adde2 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stclle 14, cr2, [sl], {31} │ │ │ │ @ instruction: 0xf02a4620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r0, r6, ror #1 │ │ │ │ @ instruction: 0xf0b32100 │ │ │ │ - pkhtbmi pc, r0, fp, asr #30 @ │ │ │ │ + strmi pc, [r0], fp, ror #30 │ │ │ │ adcsmi r1, r7, #28416 @ 0x6f00 │ │ │ │ strtmi sp, [pc], -sl, lsl #24 │ │ │ │ movwcs r1, #12393 @ 0x3069 │ │ │ │ strbmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff3703 │ │ │ │ - strcc pc, [r2, #-3211] @ 0xfffff375 │ │ │ │ + strcc pc, [r2, #-3213] @ 0xfffff373 │ │ │ │ ldclle 2, cr4, [r4, #732]! @ 0x2dc │ │ │ │ strhtle r4, [sl], -r5 │ │ │ │ adcmi r3, lr, #1048576 @ 0x100000 │ │ │ │ stcvs 1, cr13, [r3, #-188]! @ 0xffffff44 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ andle r6, fp, r0, ror pc │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ andle r6, r7, r0, ror pc │ │ │ │ @ instruction: 0xf0b32000 │ │ │ │ - andcs pc, r4, #33, 30 @ 0x84 │ │ │ │ + andcs pc, r4, #49, 30 @ 0xc4 │ │ │ │ @ instruction: 0x41a4f640 │ │ │ │ - @ instruction: 0xf9c4f7ec │ │ │ │ + @ instruction: 0xf9e6f7ec │ │ │ │ @ instruction: 0xf7ee4620 │ │ │ │ - andcs pc, r1, fp, asr #30 │ │ │ │ + andcs pc, r1, sp, ror #30 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl r2 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - mrrc2 7, 15, pc, ip, cr3 @ │ │ │ │ + ldc2l 7, cr15, [lr], #-972 @ 0xfffffc34 │ │ │ │ rsbne lr, r9, r6, lsr #15 │ │ │ │ movwcs r4, #9792 @ 0x2640 │ │ │ │ ldrtmi r2, [sp], -r0, lsl #4 │ │ │ │ - mrrc2 7, 15, pc, r4, cr15 @ │ │ │ │ + mrrc2 7, 15, pc, r6, cr15 @ │ │ │ │ vabd.s8 q15, , q6 │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ + vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vmla.i d23, d0, d0[6] │ │ │ │ - blmi 0xeffb0 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ + blmi 0xeff70 │ │ │ │ vqsub.s8 d2, d18, d25 │ │ │ │ - svclt 0x0000fe03 │ │ │ │ - eorseq r9, r3, r4, lsl r2 │ │ │ │ + svclt 0x0000fe13 │ │ │ │ + eorseq r9, r3, r4, lsl #4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ @@ -98065,140 +98049,140 @@ │ │ │ │ rscseq r0, sl, r8, asr r0 │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ eorseq r0, r1, r3, asr r0 │ │ │ │ adcseq r0, r8, pc │ │ │ │ - blx 0xfefac228 │ │ │ │ + blx 0xff3ac1e8 │ │ │ │ @ instruction: 0xf0af4604 │ │ │ │ - @ instruction: 0x4680fab9 │ │ │ │ + strmi pc, [r0], r9, asr #21 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0x4639fe93 │ │ │ │ strtmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0x464047b0 │ │ │ │ - blx 0xfea2c264 │ │ │ │ + blx 0xfee2c224 │ │ │ │ @ instruction: 0xf0b74620 │ │ │ │ - @ instruction: 0x2101fa9d │ │ │ │ + smlatbcs r1, sp, sl, pc @ │ │ │ │ @ instruction: 0xf0274628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r1, r0, asr #32 │ │ │ │ @ instruction: 0xf1b860e8 │ │ │ │ sbcle r0, r1, r0, lsl #30 │ │ │ │ @ instruction: 0xf0b74640 │ │ │ │ - ldr pc, [sp, pc, lsl #21]! │ │ │ │ + @ instruction: 0xe7bdfa9f │ │ │ │ ldrtmi r2, [r9], -r1, lsl #4 │ │ │ │ ldrmi r4, [r0, r8, lsr #12]! │ │ │ │ @ instruction: 0xf0b34606 │ │ │ │ - vmul.i8 , , │ │ │ │ + vmla.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46042395 │ │ │ │ adcmi pc, r4, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - movwcs pc, #2833 @ 0xb11 @ │ │ │ │ + movwcs pc, #2849 @ 0xb21 @ │ │ │ │ @ instruction: 0x46322110 │ │ │ │ tstls r0, r0, lsr #12 │ │ │ │ @ instruction: 0xf0b84621 │ │ │ │ - andcs pc, r4, #3136 @ 0xc40 │ │ │ │ + andcs pc, r4, #4160 @ 0x1040 │ │ │ │ @ instruction: 0xf6404620 │ │ │ │ @ instruction: 0xf7ec41a4 │ │ │ │ - movwcs pc, #55587 @ 0xd923 @ │ │ │ │ + movwcs pc, #55621 @ 0xd945 @ │ │ │ │ ldr r6, [fp, fp, ror #1] │ │ │ │ ldrtmi r2, [r9], -r0, lsl #4 │ │ │ │ ldrmi r4, [r0, r8, lsr #12]! │ │ │ │ andcs lr, r1, #39321600 @ 0x2580000 │ │ │ │ ldrtmi r4, [r9], -r8, lsr #12 │ │ │ │ stcvs 7, cr4, [fp, #-704]! @ 0xfffffd40 │ │ │ │ - blvs 0xfe70181c │ │ │ │ + blvs 0xfe7017dc │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 1, sp, fp, cr3 │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf0b3d00f │ │ │ │ - @ instruction: 0xf04ff9a9 │ │ │ │ + @ instruction: 0xf04ff9b9 │ │ │ │ strtmi r6, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0b74604 │ │ │ │ - tstpcs r0, #13568 @ p-variant is OBSOLETE @ 0x3500 │ │ │ │ + tstpcs r0, #17664 @ p-variant is OBSOLETE @ 0x4500 │ │ │ │ msrvs SPSR_fsx, pc, asr #8 │ │ │ │ andcs r4, r2, sl, lsl r6 │ │ │ │ @ instruction: 0xf0c89400 │ │ │ │ - strtmi pc, [r9], -r9, lsl #20 │ │ │ │ + @ instruction: 0x4629fa19 │ │ │ │ rsbsmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf0b74628 │ │ │ │ - @ instruction: 0xf0b3fc27 │ │ │ │ - vmul.i8 d31, d23, d3 │ │ │ │ + @ instruction: 0xf0b3fc37 │ │ │ │ + vmla.i8 d31, d23, d19 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46042395 │ │ │ │ rscsvs pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - strtmi pc, [r1], -fp, asr #21 │ │ │ │ + @ instruction: 0x4621fadb │ │ │ │ @ instruction: 0xf06f4620 │ │ │ │ @ instruction: 0xf0b74270 │ │ │ │ - @ instruction: 0x462afc15 │ │ │ │ + strtmi pc, [sl], -r5, lsr #24 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2l 0, cr15, [r8], #-732 @ 0xfffffd24 │ │ │ │ + stc2 0, cr15, [r8], {183} @ 0xb7 │ │ │ │ strtmi r2, [r0], -r4, lsl #4 │ │ │ │ mvnsvs pc, r0, asr #12 │ │ │ │ - @ instruction: 0xf8daf7ec │ │ │ │ + @ instruction: 0xf8fcf7ec │ │ │ │ @ instruction: 0x4639e754 │ │ │ │ strtmi r2, [r8], -r1, lsl #4 │ │ │ │ - bmi 0xd41f48 │ │ │ │ + bmi 0xd41f08 │ │ │ │ svcne 0x0070ee1d │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmpl fp, {r2, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0x21bcf24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ strtmi r9, [r3], #-0 │ │ │ │ @ instruction: 0xf0b46808 │ │ │ │ - strtmi pc, [r8], -r9, lsl #17 │ │ │ │ - blx 0x142e0b4 │ │ │ │ + @ instruction: 0x4628f899 │ │ │ │ + blx 0x14ae074 │ │ │ │ @ instruction: 0xf04fe736 │ │ │ │ ldrtmi r0, [r9], -r0, lsl #16 │ │ │ │ strtmi r2, [r8], -r1, lsl #4 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ @ instruction: 0x460447b0 │ │ │ │ - @ instruction: 0xf94cf0b3 │ │ │ │ + @ instruction: 0xf95cf0b3 │ │ │ │ andscs r4, pc, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xf0b74681 │ │ │ │ - @ instruction: 0xf0b3fdbd │ │ │ │ - ldmdavs r9!, {r0, r2, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0b3fdcd │ │ │ │ + ldmdavs r9!, {r0, r2, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6404606 │ │ │ │ @ instruction: 0xf0b94208 │ │ │ │ - strbmi pc, [sl], -r1, lsl #21 @ │ │ │ │ + @ instruction: 0x464afa91 │ │ │ │ ldrtmi r2, [r1], -r1, lsl #6 │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf0b82303 │ │ │ │ - ldrtmi pc, [r0], -r1, lsr #25 @ │ │ │ │ + @ instruction: 0x4630fcb1 │ │ │ │ @ instruction: 0xf6402204 │ │ │ │ @ instruction: 0xf7ec4108 │ │ │ │ - @ instruction: 0x4621f893 │ │ │ │ + @ instruction: 0x4621f8b5 │ │ │ │ @ instruction: 0xf06f4620 │ │ │ │ @ instruction: 0xf0b74270 │ │ │ │ bmi 0x4af00c │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r6, [sl], #-2105 @ 0xfffff7c7 │ │ │ │ ldmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ ldrmi r2, [ip], #-512 @ 0xfffffe00 │ │ │ │ vshl.s8 d20, d11, d12 │ │ │ │ vsra.s64 d18, d28, #64 │ │ │ │ strls r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf0b46808 │ │ │ │ - andcs pc, sp, r5, asr #16 │ │ │ │ + andcs pc, sp, r5, asr r8 @ │ │ │ │ andcs lr, r0, lr, lsr #14 │ │ │ │ - msrvc R8_usr, r5 │ │ │ │ + tstpvc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ ldrdls r7, [r0], -r2 │ │ │ │ - blx 0xeac880 │ │ │ │ - addeq pc, r9, r4, asr #29 │ │ │ │ - addeq pc, r9, sl, lsr lr @ │ │ │ │ - eorseq r9, r3, r4, lsr #4 │ │ │ │ + blx 0x12ac840 │ │ │ │ + addeq pc, r9, r4, lsl #30 │ │ │ │ + addeq pc, r9, sl, ror lr @ │ │ │ │ + eorseq r9, r3, r4, lsl r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -r5, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ @ instruction: 0xf7ff460f │ │ │ │ @@ -98215,213 +98199,213 @@ │ │ │ │ subseq r0, ip, ip, asr r0 │ │ │ │ subseq r0, ip, ip, asr r0 │ │ │ │ subseq r0, ip, ip, asr r0 │ │ │ │ rscseq r0, pc, r2, lsl r1 @ │ │ │ │ ldrdeq r0, [r7], #-3 @ │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ @ instruction: 0xd148429f │ │ │ │ - @ instruction: 0xf8d4f0b3 │ │ │ │ + @ instruction: 0xf8e4f0b3 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf6404607 │ │ │ │ ldmdavs r9, {r3, r4, r5, r6, r7, r9, sp, lr} │ │ │ │ - blx 0x3ac4bc │ │ │ │ + blx 0x7ac47c │ │ │ │ rsbsmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0x162c4c2 │ │ │ │ + blx 0x1a2c482 │ │ │ │ ldrtmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ andcs r4, r1, r8, lsr #15 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blvs 0xfe70b694 │ │ │ │ + blvs 0xfe70b654 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 13, sp, fp, cr8 │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf0b3d0d4 │ │ │ │ blmi 0xfeaee4c0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmdavs r8, {r1, sl, lr} │ │ │ │ - @ instruction: 0xffa8f0b3 │ │ │ │ + @ instruction: 0xffb8f0b3 │ │ │ │ rsbsmi pc, r8, #79 @ 0x4f │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0x8ac52e │ │ │ │ + blx 0xcac4ee │ │ │ │ andcs lr, r0, r8, asr #15 │ │ │ │ - msrvc R8_usr, r5 │ │ │ │ + tstpvc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ mulls r0, r9, fp │ │ │ │ eorscs pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf9aef1cb │ │ │ │ - @ instruction: 0xf880f0b3 │ │ │ │ + @ instruction: 0xf9bef1cb │ │ │ │ + @ instruction: 0xf890f0b3 │ │ │ │ @ instruction: 0xf0b34607 │ │ │ │ blmi 0xfe5ee468 │ │ │ │ svclt 0x0070ee1d │ │ │ │ ldmeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r9, [r2], r2, lsl #14 │ │ │ │ andcc pc, r3, fp, asr r8 @ │ │ │ │ ldmibne sl, {r3, fp, sp, lr}^ │ │ │ │ ldrdvc pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0b3443b │ │ │ │ - svcls 0x0002ff79 │ │ │ │ + svcls 0x0002ff89 │ │ │ │ rsbsmi pc, r0, #111 @ 0x6f │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0xffcac58c │ │ │ │ - @ instruction: 0xf85cf0b3 │ │ │ │ + blx 0xac54e │ │ │ │ + @ instruction: 0xf86cf0b3 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0xf6404681 │ │ │ │ @ instruction: 0xf0b94208 │ │ │ │ - andcs pc, r8, #2473984 @ 0x25c000 │ │ │ │ + andcs pc, r8, #2736128 @ 0x29c000 │ │ │ │ ldrbmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0xff92c5a8 │ │ │ │ + blx 0xffd2c568 │ │ │ │ @ instruction: 0x4651221c │ │ │ │ @ instruction: 0xf0b74650 │ │ │ │ - ldrbmi pc, [r2], -r3, ror #24 @ │ │ │ │ + @ instruction: 0x4652fc73 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0x10ac5be │ │ │ │ + blx 0x14ac57e │ │ │ │ ldrtmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf06f47a8 │ │ │ │ strbmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0b74648 │ │ │ │ - andcs pc, r4, #839680 @ 0xcd000 │ │ │ │ + andcs pc, r4, #905216 @ 0xdd000 │ │ │ │ tstpmi r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7eb4648 │ │ │ │ - @ instruction: 0xf0b3ff97 │ │ │ │ - @ instruction: 0xf8d8f833 │ │ │ │ + @ instruction: 0xf0b3ffb9 │ │ │ │ + @ instruction: 0xf8d8f843 │ │ │ │ @ instruction: 0xf6401000 │ │ │ │ strmi r4, [r5], -ip, lsl #5 │ │ │ │ - @ instruction: 0xf96ef0b9 │ │ │ │ + @ instruction: 0xf97ef0b9 │ │ │ │ vpmax.s8 q10, q6, │ │ │ │ vsra.s64 d18, d28, #64 │ │ │ │ ldrbtmi r0, [sl], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf8d86812 │ │ │ │ @ instruction: 0xf85b0000 │ │ │ │ andcs r3, r0, #2 │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xff46f0b3 │ │ │ │ + @ instruction: 0xff56f0b3 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ - ldrb pc, [r6, -fp, lsl #18] @ │ │ │ │ + ldrb pc, [r6, -sp, lsl #18] @ │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ - @ instruction: 0xf8ccf0af │ │ │ │ + @ instruction: 0xf8dcf0af │ │ │ │ @ instruction: 0xf7ff4681 │ │ │ │ @ instruction: 0xf0b3fca7 │ │ │ │ - ldmdavs r9!, {r0, r1, r3, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r1, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6404680 │ │ │ │ @ instruction: 0xf0b9428c │ │ │ │ - strbmi pc, [r2], -r7, asr #18 @ │ │ │ │ + @ instruction: 0x4642f957 │ │ │ │ movwcs r4, #5681 @ 0x1631 │ │ │ │ strmi r4, [r8, r0, lsr #12]! │ │ │ │ - @ instruction: 0xf8baf0af │ │ │ │ + @ instruction: 0xf8caf0af │ │ │ │ @ instruction: 0xf0b74680 │ │ │ │ - strbmi pc, [r8], -pc, lsr #17 @ │ │ │ │ - @ instruction: 0xf8a6f0b7 │ │ │ │ + @ instruction: 0x4648f8bf │ │ │ │ + @ instruction: 0xf8b6f0b7 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - cdp2 0, 5, cr15, cr0, cr6, {1} │ │ │ │ + cdp2 0, 5, cr15, cr4, cr6, {1} │ │ │ │ teqle r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf1b860e0 │ │ │ │ sbcsle r0, r3, r0, lsl #30 │ │ │ │ @ instruction: 0xf0b74640 │ │ │ │ - bfi pc, r9, (invalid: 17:15) @ │ │ │ │ - @ instruction: 0xffe8f0b2 │ │ │ │ + strb pc, [pc, r9, lsr #17] @ │ │ │ │ + @ instruction: 0xfff8f0b2 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf6404607 │ │ │ │ ldmdavs r9, {r2, r5, r7, r9, lr} │ │ │ │ - @ instruction: 0xf920f0b9 │ │ │ │ + @ instruction: 0xf930f0b9 │ │ │ │ andcs r2, r0, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0xfeeac69e │ │ │ │ + blx 0xff2ac65e │ │ │ │ movwcs lr, #1810 @ 0x712 │ │ │ │ @ instruction: 0x461a4631 │ │ │ │ strmi r4, [r8, r0, lsr #12]! │ │ │ │ @ instruction: 0xf0b2e711 │ │ │ │ blmi 0x10b030c │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmdavs r8, {r1, sl, lr} │ │ │ │ - mcr2 0, 6, pc, cr14, cr3, {5} @ │ │ │ │ + mrc2 0, 6, pc, cr14, cr3, {5} │ │ │ │ @ instruction: 0xf0b2e6f4 │ │ │ │ - selmi pc, r3, r7 @ │ │ │ │ - @ instruction: 0xffb4f0b2 │ │ │ │ + strmi pc, [r3], r7, asr #31 │ │ │ │ + @ instruction: 0xffc4f0b2 │ │ │ │ @ instruction: 0xf0b24682 │ │ │ │ blmi 0xd302d0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r9, [r1], r2, lsl #4 │ │ │ │ ldmdavs fp!, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - @ instruction: 0x4649feb3 │ │ │ │ + strbmi pc, [r9], -r3, asr #29 @ │ │ │ │ rsbsmi pc, r0, #111 @ 0x6f │ │ │ │ @ instruction: 0xf0b74658 │ │ │ │ - @ instruction: 0xf0b2fa2b │ │ │ │ - ldmdavs r9!, {r0, r1, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0b2fa3b │ │ │ │ + ldmdavs r9!, {r0, r1, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b99003 │ │ │ │ - stmdbls r3, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r8, #80, 12 @ 0x5000000 │ │ │ │ - blx 0x82c730 │ │ │ │ + blx 0xc2c6f0 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ @ instruction: 0xf0b7221c │ │ │ │ - @ instruction: 0x4652fb9f │ │ │ │ + ldrbmi pc, [r2], -pc, lsr #23 @ │ │ │ │ @ instruction: 0x46584659 │ │ │ │ - blx 0x1fac744 │ │ │ │ + blx 0xfe3ac704 │ │ │ │ ldrbmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf0b247a8 │ │ │ │ - ldmdavs r9!, {r0, r1, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addmi pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b94605 │ │ │ │ - @ instruction: 0x2000f8b7 │ │ │ │ - stc2 0, cr15, [ip], #-716 @ 0xfffffd34 │ │ │ │ + andcs pc, r0, r7, asr #17 │ │ │ │ + ldc2 0, cr15, [ip], #-716 @ 0xfffffd34 │ │ │ │ @ instruction: 0x46034652 │ │ │ │ andcs r4, r8, r9, asr #12 │ │ │ │ @ instruction: 0xf8cd9500 │ │ │ │ @ instruction: 0xf0b89004 │ │ │ │ bmi 0x46f7b0 │ │ │ │ ldrbtmi r9, [sl], #-2818 @ 0xfffff4fe │ │ │ │ ldmdavs r9!, {r1, r4, fp, sp, lr} │ │ │ │ - bl 0x146714 │ │ │ │ + bl 0x1466d4 │ │ │ │ strmi r0, [fp], #-521 @ 0xfffffdf7 │ │ │ │ @ instruction: 0x21bcf24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - strb pc, [r4, -r3, lsl #29]! @ │ │ │ │ - addeq pc, r9, r0, lsr sp @ │ │ │ │ - eorseq r9, r3, ip, lsr r2 │ │ │ │ - ldrdeq pc, [r9], r8 │ │ │ │ - addeq pc, r9, sl, lsr ip @ │ │ │ │ - addeq pc, r9, ip, ror fp @ │ │ │ │ - addeq pc, r9, r0, asr #22 │ │ │ │ - @ instruction: 0x0089faba │ │ │ │ + @ instruction: 0xe764fe93 │ │ │ │ + addeq pc, r9, r0, ror sp @ │ │ │ │ + eorseq r9, r3, ip, lsr #4 │ │ │ │ + addeq pc, r9, r8, lsl sp @ │ │ │ │ + addeq pc, r9, sl, ror ip @ │ │ │ │ + @ instruction: 0x0089fbbc │ │ │ │ + addeq pc, r9, r0, lsl #23 │ │ │ │ + strdeq pc, [r9], sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf001b08d │ │ │ │ strmi r6, [ip], -r0, asr #4 │ │ │ │ movwcs r4, #2465 @ 0x9a1 │ │ │ │ @@ -98431,15 +98415,15 @@ │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ movwcc lr, #27085 @ 0x69cd │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ andcs sp, r0, r0, lsl r0 │ │ │ │ ldmdavs sl, {r0, r3, r4, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - addshi pc, r0, #64 @ 0x40 │ │ │ │ + addshi pc, r4, #64 @ 0x40 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ cmnpvc pc, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ mvncc pc, #-268435444 @ 0xf000000c │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -98471,14088 +98455,14090 @@ │ │ │ │ addsmi r4, lr, #38 @ 0x26 │ │ │ │ rschi pc, ip, r0 │ │ │ │ ldrbpl pc, [ip, pc, asr #8]! @ │ │ │ │ ldrcc pc, [r0, -r0, asr #5]! │ │ │ │ vst4.8 {d20-d23}, [pc :128], r7 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, pc, #48, 6 @ 0xc0000000 │ │ │ │ - orrshi pc, ip, r0 │ │ │ │ + movhi pc, r0 │ │ │ │ cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf000429e │ │ │ │ - vst4. {d24,d26,d28,d30}, [pc], r4 │ │ │ │ + vst4. {d24,d26,d28,d30}, [pc], r8 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, pc, #32, 6 @ 0x80000000 │ │ │ │ - msrhi SPSR_c, r0 │ │ │ │ + msrhi SPSR_sc, r0 │ │ │ │ strbtmi pc, [r3], -r4 @ │ │ │ │ svcmi 0x0062f1b6 │ │ │ │ - orrshi pc, pc, r0 │ │ │ │ + @ instruction: 0x81a3f000 │ │ │ │ msrmi SPSR_x, #4 │ │ │ │ svcmi 0x0060f1b3 │ │ │ │ - bichi pc, r6, r0 │ │ │ │ + bichi pc, sl, r0 │ │ │ │ svcmi 0x0063f1b6 │ │ │ │ @ instruction: 0xf8d5d189 │ │ │ │ andcs r3, sl, #204 @ 0xcc │ │ │ │ ldreq r9, [fp], r4, lsl #4 │ │ │ │ stmdbge r4, {r0, r1, r7, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ ldrb pc, [pc, -r5, ror #20]! @ │ │ │ │ ldrdcs pc, [r8], #128 @ 0x80 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - strmi pc, [r3], -r4, asr #7 │ │ │ │ - strcc lr, [r4], -sp, asr #19 │ │ │ │ movwvc pc, #1103 @ 0x44f @ │ │ │ │ movwmi pc, #704 @ 0x2c0 @ │ │ │ │ + andpl pc, r0, r4, asr #7 │ │ │ │ + strmi pc, [r3], -r4, asr #7 │ │ │ │ bicne pc, r0, r4, asr #7 │ │ │ │ - ldrdeq pc, [ip], #128 @ 0x80 │ │ │ │ - @ instruction: 0x91064393 │ │ │ │ + orrsmi r9, r3, #4 │ │ │ │ + ldrdeq pc, [ip], #133 @ 0x85 │ │ │ │ + smlabtvs r5, sp, r9, lr │ │ │ │ stmdbcs r0, {r3, r7, r8, ip, lr, pc} │ │ │ │ mvnhi pc, r0 │ │ │ │ strble r0, [r9, #-1666] @ 0xfffff97e │ │ │ │ umlalscc pc, r1, r5, r8 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - stcvs 1, cr8, [fp, #-936]! @ 0xfffffc58 │ │ │ │ + stcvs 1, cr8, [fp, #-952]! @ 0xfffffc48 │ │ │ │ @ instruction: 0xf8852201 │ │ │ │ ldcvs 0, cr2, [fp], {124} @ 0x7c │ │ │ │ svcvs 0x007ff413 │ │ │ │ - mvnhi pc, r0 │ │ │ │ - mcr2 0, 4, pc, cr4, cr2, {5} @ │ │ │ │ + mvnshi pc, r0 │ │ │ │ + mrc2 0, 4, pc, cr4, cr2, {5} │ │ │ │ @ instruction: 0x46014632 │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ - cdp2 7, 0, cr15, cr8, cr11, {7} │ │ │ │ + cdp2 7, 2, cr15, cr10, cr11, {7} │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 q8, q8, #64 │ │ │ │ ldrbtmi r2, [fp], #-405 @ 0xfffffe6b │ │ │ │ stmdavs r9, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmdane r3, {r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ - bls 0x1816dc │ │ │ │ + bls 0x18169c │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - vrhadd.s8 q12, q14, q6 │ │ │ │ + vand q12, q14, q0 │ │ │ │ vsra.s64 q11, q6, #64 │ │ │ │ strls r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [r0, #716] @ 0x2cc │ │ │ │ + stc2 0, cr15, [r0, #716]! @ 0x2cc │ │ │ │ @ instruction: 0xf7ee4628 │ │ │ │ - movwcs pc, #19277 @ 0x4b4d @ │ │ │ │ - rsc r6, r1, fp, ror #1 │ │ │ │ + movwcs pc, #19311 @ 0x4b6f @ │ │ │ │ + rsc r6, r5, fp, ror #1 │ │ │ │ vmull.u8 q8, d20, d19 │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - @ instruction: 0xf0030146 │ │ │ │ - tstls r4, r0, lsl r3 │ │ │ │ - stmdbge r4, {r3, r5, r9, sl, lr} │ │ │ │ - andcs r4, r3, #1275068416 @ 0x4c000000 │ │ │ │ - andls r9, r6, #335544320 @ 0x14000000 │ │ │ │ - blx 0x9ae6ce │ │ │ │ + @ instruction: 0xf0033203 │ │ │ │ + stmdbge r4, {r4, r8, r9} │ │ │ │ + tstmi r3, #40, 12 @ 0x2800000 │ │ │ │ + stmib sp, {r0, r1, r9, sp}^ │ │ │ │ + vsubl.u8 , d4, d5 │ │ │ │ + movwls r0, #17222 @ 0x4346 │ │ │ │ + blx 0x9ae68e │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - sbc sl, sp, r7, asr #30 │ │ │ │ + sbcs sl, r1, r7, asr #30 │ │ │ │ movwvc pc, #5696 @ 0x1640 @ │ │ │ │ @ instruction: 0x33bff2cf │ │ │ │ eorsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addseq pc, pc, #-536870900 @ 0xe000000c │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ vst4. {d29-d32}, [pc :128], r0 │ │ │ │ vrsra.s8 q11, q8, #1 │ │ │ │ vst2.32 {d19-d22}, [pc :256] │ │ │ │ vsubl.s8 q11, d14, d16 │ │ │ │ mlami r3, pc, r2, r0 @ │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - beq 0xff95c424 │ │ │ │ + beq 0xff95c3e4 │ │ │ │ addpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf003b2e1 │ │ │ │ - tstls r4, lr, lsl r3 │ │ │ │ - stmdbge r4, {r3, r5, r9, sl, lr} │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ andcs r4, r2, #1275068416 @ 0x4c000000 │ │ │ │ - andls r9, r6, #335544320 @ 0x14000000 │ │ │ │ - blx 0xfff2e720 │ │ │ │ + andcc lr, r5, #3358720 @ 0x334000 │ │ │ │ + movwls fp, #17123 @ 0x42e3 │ │ │ │ + blx 0xfff2e6e0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - adc sl, r3, r9, lsr #30 │ │ │ │ + adc sl, r7, r9, lsr #30 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ ldmdami r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ tstpeq pc, r8 @ p-variant is OBSOLETE │ │ │ │ - movwls r2, #27407 @ 0x6b0f │ │ │ │ - tstls r5, r4, lsl #4 │ │ │ │ - addshi pc, r8, r0 │ │ │ │ + andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + tstls r5, pc, lsl #22 │ │ │ │ + andls r9, r4, #402653184 @ 0x18000000 │ │ │ │ + addshi pc, ip, r0 │ │ │ │ strtmi sl, [r8], -r4, lsl #22 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ - @ instruction: 0xf64f8140 │ │ │ │ - vsubl.s8 q8, d16, d1 │ │ │ │ + @ instruction: 0xf64f8144 │ │ │ │ + vmlal.s q8, d0, d1[0] │ │ │ │ @ instruction: 0xf7ff0206 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - addhi pc, r8, r0, asr #32 │ │ │ │ + addhi pc, ip, r0, asr #32 │ │ │ │ ldrbtpl pc, [ip], pc, asr #8 @ │ │ │ │ ldrcc pc, [r0], -r0, asr #5 │ │ │ │ ldrbpl pc, [ip, pc, asr #8]! @ │ │ │ │ ldrcc pc, [r0, -r0, asr #5]! │ │ │ │ eormi r4, r7, r6, lsr #32 │ │ │ │ svclt 0x0000e724 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrdeq pc, [r9], sl │ │ │ │ + addeq pc, r9, sl, lsl r9 @ │ │ │ │ ldmdami r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq pc, {r3, ip, sp, lr, pc} @ │ │ │ │ ldrdcc pc, [ip], #133 @ 0x85 │ │ │ │ - beq 0x46ce34 │ │ │ │ + beq 0x46cdf4 │ │ │ │ ldmdbeq pc!, {r2, ip, sp, lr, pc}^ @ │ │ │ │ - blx 0xfe32f284 │ │ │ │ - b 0x1c33b24 │ │ │ │ + blx 0xfe32f244 │ │ │ │ + b 0x1c33ae4 │ │ │ │ vorr.i32 , #49920 @ 0x0000c300 │ │ │ │ @ instruction: 0xf0033242 │ │ │ │ @ instruction: 0xf0010301 │ │ │ │ - b 0x1430bd0 │ │ │ │ + b 0x1430b90 │ │ │ │ tstmi r1, #368640 @ 0x5a000 │ │ │ │ - stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ + blpl 0xff0ad688 │ │ │ │ subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - blpl 0xff0ad6d0 │ │ │ │ - b 0x1714fe4 │ │ │ │ + stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ + b 0x1714fa4 │ │ │ │ @ instruction: 0xf04f0303 │ │ │ │ @ instruction: 0xf8cd0201 │ │ │ │ @ instruction: 0xf8cd8010 │ │ │ │ + @ instruction: 0xf8cdb01c │ │ │ │ tstls r5, r8, lsl r0 │ │ │ │ - andslt pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf0009209 │ │ │ │ - vst4. {d24-d27}, [pc :64], lr │ │ │ │ + vst4. {d24-d27}, [pc :128], r2 │ │ │ │ vqshl.s64 , q14, #0 │ │ │ │ eormi r3, r7, r0, lsr r7 │ │ │ │ cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f429f │ │ │ │ @ instruction: 0xf44faeee │ │ │ │ vmvn.i32 q11, #134217728 @ 0x08000000 │ │ │ │ @ instruction: 0xf8d51610 │ │ │ │ - ldc 0, cr3, [pc, #816] @ 0x70b34 │ │ │ │ - stmib sp, {r1, r4, r7, r8, r9, fp, ip, sp, lr}^ │ │ │ │ - b 0x1c57424 │ │ │ │ - stmib sp, {r0, r1, r4, r6, r8, r9, ip}^ │ │ │ │ - @ instruction: 0xf0038104 │ │ │ │ - stc 3, cr0, [sp, #4] │ │ │ │ - b 0x170f43c │ │ │ │ - @ instruction: 0xf0000303 │ │ │ │ - vst4. {d24-d27}, [pc], sl │ │ │ │ + ldc 0, cr3, [pc, #816] @ 0x70af4 │ │ │ │ + @ instruction: 0xf8cd7b94 │ │ │ │ + b 0x1c5c83c │ │ │ │ + @ instruction: 0xf8cd1353 │ │ │ │ + @ instruction: 0xf0038010 │ │ │ │ + stmib sp, {r0, r8, r9}^ │ │ │ │ + b 0x16f6bf0 │ │ │ │ + stc 3, cr0, [sp, #12] │ │ │ │ + @ instruction: 0xf0007b08 │ │ │ │ + vst4. {d24-d27}, [pc], ip │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r1, lr, #0, 6 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr8, cr15, {3} │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr6, cr15, {3} │ │ │ │ ldrbvs pc, [r8, -pc, asr #8]! @ │ │ │ │ ldreq pc, [r0, -r0, asr #5]! │ │ │ │ ldrdcc pc, [ip], #133 @ 0x85 │ │ │ │ subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - blls 0x22af78 │ │ │ │ + andslt pc, ip, sp, asr #17 │ │ │ │ andcs r9, r1, #8, 4 @ 0x80000000 │ │ │ │ cmpne r3, #454656 @ 0x6f000 │ │ │ │ - smlabthi r4, sp, r9, lr │ │ │ │ + andshi pc, r0, sp, asr #17 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - b 0x171507c │ │ │ │ - @ instruction: 0xf47f0303 │ │ │ │ - @ instruction: 0xf64faeba │ │ │ │ - vmlal.s , d16, d1[6] │ │ │ │ - blge 0x171080 │ │ │ │ + stmdbne r5, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ + movweq lr, #14938 @ 0x3a5a │ │ │ │ + @ instruction: 0xf47f9209 │ │ │ │ + @ instruction: 0xf64faeb6 │ │ │ │ + vsubl.s8 , d16, d25 │ │ │ │ + blge 0x171048 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 5, pc, cr15, cr15, {1} @ │ │ │ │ - strb r2, [sp], -r1 │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 5, pc, cr11, cr15, {1} @ │ │ │ │ + strb r2, [r9], -r1 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ - stmdbcs r1, {r0, r4, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ - mcrge 4, 5, pc, cr14, cr15, {3} @ │ │ │ │ + stmdbcs r1, {r0, r2, r3, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ + mcrge 4, 5, pc, cr10, cr15, {3} @ │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ - rsbscc pc, r9, #82837504 @ 0x4f00000 │ │ │ │ + eorscc pc, r9, #82837504 @ 0x4f00000 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7ff9105 │ │ │ │ - stmdacs r0, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 5, pc, cr0, cr15, {1} @ │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr12, cr15, {1} │ │ │ │ @ instruction: 0xf004e7e8 │ │ │ │ vbic.i32 q8, #52992 @ 0x0000cf00 │ │ │ │ - vmla.i , q10, d0[0] │ │ │ │ stcleq 2, cr4, [r1], #12 │ │ │ │ - stmib sp, {r0, r1, r3, r4, r7}^ │ │ │ │ - @ instruction: 0xf8d53006 │ │ │ │ + addseq r9, fp, r4, lsl #4 │ │ │ │ + @ instruction: 0xf8d59306 │ │ │ │ @ instruction: 0xf00130cc │ │ │ │ - andls r0, r4, #8, 2 │ │ │ │ - strcs r2, [r0, -r1, lsl #12] │ │ │ │ - strvs lr, [r8, -sp, asr #19] │ │ │ │ + vaddw.u8 q8, q2, d8 │ │ │ │ + strcs r5, [r1], -r0, asr #1 │ │ │ │ + andls r2, r7, r0, lsl #14 │ │ │ │ cmpne r3, #454656 @ 0x6f000 │ │ │ │ + strvs lr, [r8, -sp, asr #19] │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ svclt 0x00082a0f │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ tstls r5, r1, lsl r3 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf64fae7d │ │ │ │ - vmlal.s , d16, d1[6] │ │ │ │ - blge 0x171108 │ │ │ │ + @ instruction: 0xf64fae79 │ │ │ │ + vsubl.s8 , d16, d25 │ │ │ │ + blge 0x1710d0 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xe671d1bc │ │ │ │ + stmdacs r0, {r0, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xe66dd1bc │ │ │ │ ldmdami r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq pc, {r3, ip, sp, lr, pc} @ │ │ │ │ ldmdbeq pc!, {r2, ip, sp, lr, pc}^ @ │ │ │ │ - beq 0x46cfac │ │ │ │ - blx 0xfeef3c94 │ │ │ │ + beq 0x46cf74 │ │ │ │ + blx 0xfeef3c5c │ │ │ │ @ instruction: 0xf001fa8a │ │ │ │ vaddw.u8 q8, q2, d8 │ │ │ │ - b 0x143d624 │ │ │ │ + b 0x143d5ec │ │ │ │ tstmi r9, #2244608 @ 0x224000 │ │ │ │ - bne 0x172b260 │ │ │ │ - blpl 0xff0ad838 │ │ │ │ - stmdbge r4, {r0, r3, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ + bne 0x172b228 │ │ │ │ + blpl 0xff0ad800 │ │ │ │ + stmdbge r4, {r0, r2, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ vrsubhn.i16 d20, q2, q12 │ │ │ │ strls r2, [r4], -r3, lsl #12 │ │ │ │ - @ instruction: 0xf8d2f7ff │ │ │ │ + @ instruction: 0xf8cef7ff │ │ │ │ orrsle r2, fp, r0, lsl #16 │ │ │ │ strbtmi pc, [r2], #-4 @ │ │ │ │ svcmi 0x0060f1b4 │ │ │ │ - stclge 4, cr15, [r5, #508]! @ 0x1fc │ │ │ │ + stclge 4, cr15, [r1, #508]! @ 0x1fc │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7ff9604 │ │ │ │ - stmdacs r0, {r0, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [sp, #252] @ 0xfc │ │ │ │ + stmdacs r0, {r0, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldclge 4, cr15, [r9, #252] @ 0xfc │ │ │ │ vabdl.u8 q15, d20, d12 │ │ │ │ @ instruction: 0xf0044803 │ │ │ │ @ instruction: 0xf1a8097f │ │ │ │ vstmiaeq r1!, {s1-s15} │ │ │ │ - blx 0xfe32f454 │ │ │ │ + blx 0xfe32f41c │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x14415e0 │ │ │ │ + b 0x14415a8 │ │ │ │ vmov.i16 , #51712 @ 0xca00 │ │ │ │ - ldrb r5, [r9, -r0, asr #23] │ │ │ │ + ldrb r5, [r7, -r0, asr #23] │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf7ff9404 │ │ │ │ - stmdacs r0, {r0, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 1, APSR_nzcv, cr0, cr15, {1} │ │ │ │ - blge 0x1aa74c │ │ │ │ + stmdacs r0, {r0, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 1, pc, cr12, cr15, {1} @ │ │ │ │ + blge 0x1aa714 │ │ │ │ @ instruction: 0xf64f4628 │ │ │ │ - vrshr.s64 d19, d13, #64 │ │ │ │ + vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ tstls r3, r6, lsl #4 │ │ │ │ - blx 0xfebae9a8 │ │ │ │ + blx 0xfeaae970 │ │ │ │ stmdacs r0, {r0, r1, r8, fp, ip, pc} │ │ │ │ svcge 0x0060f47f │ │ │ │ - blge 0x1aa604 │ │ │ │ + blge 0x1aa5bc │ │ │ │ @ instruction: 0xf64f4628 │ │ │ │ - vrshr.s64 d19, d13, #64 │ │ │ │ + vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ tstls r3, r6, lsl #4 │ │ │ │ - blx 0xfe82e9c4 │ │ │ │ + blx 0xfe72e98c │ │ │ │ stmdacs r0, {r0, r1, r8, fp, ip, pc} │ │ │ │ svcge 0x0052f47f │ │ │ │ - @ instruction: 0xf64fe727 │ │ │ │ - vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ + @ instruction: 0xf64fe725 │ │ │ │ + vmvn.i32 d19, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7ff0206 │ │ │ │ - stmdacs r0, {r0, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0048f47f │ │ │ │ ldrbtpl pc, [ip], pc, asr #8 @ │ │ │ │ ldrcc pc, [r0], -r0, asr #5 │ │ │ │ vst4.8 {d20-d23}, [pc :128], r6 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r1, lr, #16, 6 @ 0x40000000 │ │ │ │ - mcrge 4, 6, pc, cr6, cr15, {1} @ │ │ │ │ + mcrge 4, 6, pc, cr2, cr15, {1} @ │ │ │ │ ldrbpl pc, [ip, pc, asr #8]! @ │ │ │ │ ldrcc pc, [r0, -r0, asr #5]! │ │ │ │ vst4.8 {d20-d23}, [pc :128], r7 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, pc, #48, 6 @ 0xc0000000 │ │ │ │ - ldclge 4, cr15, [pc, #508] @ 0x70c10 │ │ │ │ + ldclge 4, cr15, [fp, #508] @ 0x1fc │ │ │ │ stcvs 7, cr14, [fp, #-464]! @ 0xfffffe30 │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ @ instruction: 0xf43f0f0e │ │ │ │ - @ instruction: 0x4628ae11 │ │ │ │ - ldc2l 7, cr15, [ip, #-1016] @ 0xfffffc08 │ │ │ │ + strtmi sl, [r8], -sp, lsl #28 │ │ │ │ + ldc2l 7, cr15, [sl, #-1016] @ 0xfffffc08 │ │ │ │ vabd.s8 d30, d12, d20 │ │ │ │ vmla.f d23, d0, d0[4] │ │ │ │ strls r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - ldrt pc, [r3], -r5, asr #23 @ │ │ │ │ + @ instruction: 0xe62ffbd1 │ │ │ │ @ instruction: 0xf7ee4628 │ │ │ │ - ldr pc, [r7, -r1, lsl #19] │ │ │ │ - @ instruction: 0xf844f237 │ │ │ │ + @ instruction: 0xe717f99f │ │ │ │ + @ instruction: 0xf860f237 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebc7c5c │ │ │ │ + bl 0xfebc7c24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - stc2l 0, cr15, [sl], #712 @ 0x2c8 │ │ │ │ + ldc2l 0, cr15, [r6], #712 @ 0x2c8 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ sbceq pc, lr, #4, 2 │ │ │ │ ldmdavs r9, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf0b60112 │ │ │ │ - strtmi pc, [r0], -r1, lsl #28 │ │ │ │ + strtmi pc, [r0], -sp, lsl #28 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7c98 │ │ │ │ + bl 0xfebc7c60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrspl pc, r4, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - ldrdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, r3, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089f4b2 │ │ │ │ + addeq pc, r9, sl, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7cec │ │ │ │ + bl 0xfebc7cb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, sp, lsr #23 │ │ │ │ + @ instruction: 0xb005fbb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, lr, asr r4 @ │ │ │ │ + umulleq pc, r9, r6, r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7d40 │ │ │ │ + bl 0xfebc7d08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicspl pc, r4, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, r3, lsl #23 │ │ │ │ + andlt pc, r5, pc, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, sl, lsl #8 │ │ │ │ + addeq pc, r9, r2, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7d94 │ │ │ │ + bl 0xfebc7d5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, r9, asr fp @ │ │ │ │ + andlt pc, r5, r5, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089f3b6 │ │ │ │ + addeq pc, r9, lr, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7de8 │ │ │ │ + bl 0xfebc7db0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrmi pc, ip, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, pc, lsr #22 │ │ │ │ + andlt pc, r5, fp, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r2, ror #6 │ │ │ │ + umulleq pc, r9, sl, r3 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7e3c │ │ │ │ + bl 0xfebc7e04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, r5, lsl #22 │ │ │ │ + andlt pc, r5, r1, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, lr, lsl #6 │ │ │ │ + addeq pc, r9, r6, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7e90 │ │ │ │ + bl 0xfebc7e58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnmi pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - ldrdlt pc, [r5], -fp │ │ │ │ + andlt pc, r5, r7, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089f2ba │ │ │ │ + strdeq pc, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7ee4 │ │ │ │ + bl 0xfebc7eac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl (UNDEF: 108), r4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - @ instruction: 0xb005fab1 │ │ │ │ + @ instruction: 0xb005fabd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r6, ror #4 │ │ │ │ + umulleq pc, r9, lr, r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7f38 │ │ │ │ + bl 0xfebc7f00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnspl pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, r7, lsl #21 │ │ │ │ + mullt r5, r3, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r2, lsl r2 @ │ │ │ │ + addeq pc, r9, sl, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7f8c │ │ │ │ + bl 0xfebc7f54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvs r4, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, sp, asr sl @ │ │ │ │ + andlt pc, r5, r9, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089f1be │ │ │ │ + strdeq pc, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7fe0 │ │ │ │ + bl 0xfebc7fa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrne pc, ip, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, r3, lsr sl @ │ │ │ │ + andlt pc, r5, pc, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, sl, ror #2 │ │ │ │ + addeq pc, r9, r2, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8034 │ │ │ │ + bl 0xfebc7ffc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, r9, lsl #20 │ │ │ │ + andlt pc, r5, r5, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r6, lsl r1 @ │ │ │ │ + addeq pc, r9, lr, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8088 │ │ │ │ + bl 0xfebc8050 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscs pc, r4, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - ldrdlt pc, [r5], -pc @ │ │ │ │ + andlt pc, r5, fp, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r2, asr #1 │ │ │ │ + strdeq pc, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc80dc │ │ │ │ + bl 0xfebc80a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - @ instruction: 0xb005f9b5 │ │ │ │ + andlt pc, r5, r1, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, lr, rrx │ │ │ │ + addeq pc, r9, r6, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8130 │ │ │ │ + bl 0xfebc80f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscc pc, ip, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, fp, lsl #19 │ │ │ │ + mullt r5, r7, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, sl, lsl r0 @ │ │ │ │ + addeq pc, r9, r2, asr r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8184 │ │ │ │ + bl 0xfebc814c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi R8_usr, r5 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, r1, ror #18 │ │ │ │ + andlt pc, r5, sp, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, asr #31 │ │ │ │ + strdeq lr, [r9], lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc81d8 │ │ │ │ + bl 0xfebc81a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x41a4f245 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, r7, lsr r9 @ │ │ │ │ + andlt pc, r5, r3, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, ror pc │ │ │ │ + addeq lr, r9, sl, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc822c │ │ │ │ + bl 0xfebc81f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, sp, lsl #18 │ │ │ │ + andlt pc, r5, r9, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, lsl pc │ │ │ │ + addeq lr, r9, r6, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8280 │ │ │ │ + bl 0xfebc8248 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biceq pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, r3, ror #17 │ │ │ │ + andlt pc, r5, pc, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, asr #29 │ │ │ │ + addeq lr, r9, r2, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc82d4 │ │ │ │ + bl 0xfebc829c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - @ instruction: 0xb005f8b9 │ │ │ │ + andlt pc, r5, r5, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, ror lr │ │ │ │ + addeq lr, r9, lr, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8328 │ │ │ │ + bl 0xfebc82f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicne pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, pc, lsl #17 │ │ │ │ + mullt r5, fp, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, lsr #28 │ │ │ │ + addeq lr, r9, sl, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc837c │ │ │ │ + bl 0xfebc8344 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvs pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, r5, ror #16 │ │ │ │ + andlt pc, r5, r1, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, asr #27 │ │ │ │ + addeq lr, r9, r6, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc83d0 │ │ │ │ + bl 0xfebc8398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvc ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, fp, lsr r8 @ │ │ │ │ + andlt pc, r5, r7, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, ror sp │ │ │ │ + @ instruction: 0x0089edb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8424 │ │ │ │ + bl 0xfebc83ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, r1, lsl r8 @ │ │ │ │ + andlt pc, r5, sp, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, lsr #26 │ │ │ │ + addeq lr, r9, lr, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8478 │ │ │ │ + bl 0xfebc8440 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orreq pc, r4, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r7, ror #31 │ │ │ │ + strdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq lr, [r9], r2 │ │ │ │ + addeq lr, r9, sl, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc84cc │ │ │ │ + bl 0xfebc8494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl R8_fiq, r5 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - @ instruction: 0xb005ffbd │ │ │ │ + andlt pc, r5, r9, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, ror ip │ │ │ │ + @ instruction: 0x0089ecb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8520 │ │ │ │ + bl 0xfebc84e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x51acf245 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - mullt r5, r3, pc @ │ │ │ │ + mullt r5, pc, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, lsr #24 │ │ │ │ + addeq lr, r9, r2, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8574 │ │ │ │ + bl 0xfebc853c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r9, ror #30 │ │ │ │ + andlt pc, r5, r5, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq lr, [r9], r6 │ │ │ │ + addeq lr, r9, lr, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc85c8 │ │ │ │ + bl 0xfebc8590 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x61b4f245 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, pc, lsr pc @ │ │ │ │ + andlt pc, r5, fp, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, lsl #23 │ │ │ │ + @ instruction: 0x0089ebba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc861c │ │ │ │ + bl 0xfebc85e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r5, lsl pc @ │ │ │ │ + andlt pc, r5, r1, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, lsr #22 │ │ │ │ + addeq lr, r9, r6, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8670 │ │ │ │ + bl 0xfebc8638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71bcf245 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, fp, ror #29 │ │ │ │ + strdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq lr, [r9], sl │ │ │ │ + addeq lr, r9, r2, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc86c4 │ │ │ │ + bl 0xfebc868c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r1, asr #29 │ │ │ │ + andlt pc, r5, sp, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, lsl #21 │ │ │ │ + @ instruction: 0x0089eabe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8718 │ │ │ │ + bl 0xfebc86e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcc pc, r4, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - mullt r5, r7, lr │ │ │ │ + andlt pc, r5, r3, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, lsr sl │ │ │ │ + addeq lr, r9, sl, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc876c │ │ │ │ + bl 0xfebc8734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, sp, ror #28 │ │ │ │ + andlt pc, r5, r9, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq lr, [r9], lr @ │ │ │ │ + addeq lr, r9, r6, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc87c0 │ │ │ │ + bl 0xfebc8788 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicmi pc, ip, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r3, asr #28 │ │ │ │ + andlt pc, r5, pc, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, lsl #19 │ │ │ │ + addeq lr, r9, r2, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8814 │ │ │ │ + bl 0xfebc87dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r9, lsl lr @ │ │ │ │ + andlt pc, r5, r5, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, lsr r9 │ │ │ │ + addeq lr, r9, lr, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8868 │ │ │ │ + bl 0xfebc8830 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, pc, ror #27 │ │ │ │ + strdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, ror #17 │ │ │ │ + addeq lr, r9, sl, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc88bc │ │ │ │ + bl 0xfebc8884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r5, asr #27 │ │ │ │ + ldrdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, lsl #17 │ │ │ │ + addeq lr, r9, r6, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8910 │ │ │ │ + bl 0xfebc88d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - mullt r5, fp, sp │ │ │ │ + andlt pc, r5, r7, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, lsr r8 │ │ │ │ + addeq lr, r9, r2, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8964 │ │ │ │ + bl 0xfebc892c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi (UNDEF: 100), r4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r1, ror sp @ │ │ │ │ + andlt pc, r5, sp, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, ror #15 │ │ │ │ + addeq lr, r9, lr, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc89b8 │ │ │ │ + bl 0xfebc8980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r8, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r7, asr #26 │ │ │ │ + andlt pc, r5, r3, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq lr, r9, r2, r7 │ │ │ │ + addeq lr, r9, sl, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8a0c │ │ │ │ + bl 0xfebc89d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncc pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, sp, lsl sp @ │ │ │ │ + andlt pc, r5, r9, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, lsr r7 │ │ │ │ + addeq lr, r9, r6, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8a60 │ │ │ │ + bl 0xfebc8a28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11b4f24b │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - strdlt pc, [r5], -r3 │ │ │ │ + strdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, ror #13 │ │ │ │ + addeq lr, r9, r2, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8ab4 │ │ │ │ + bl 0xfebc8a7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcs r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r9, asr #25 │ │ │ │ + ldrdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq lr, r9, r6, r6 │ │ │ │ + addeq lr, r9, lr, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8b08 │ │ │ │ + bl 0xfebc8ad0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - mullt r5, pc, ip @ │ │ │ │ + andlt pc, r5, fp, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, asr #12 │ │ │ │ + addeq lr, r9, sl, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8b5c │ │ │ │ + bl 0xfebc8b24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvc pc, ip, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r5, ror ip @ │ │ │ │ + andlt pc, r5, r1, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, ror #11 │ │ │ │ + addeq lr, r9, r6, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8bb0 │ │ │ │ + bl 0xfebc8b78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq (UNDEF: 96), sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, fp, asr #24 │ │ │ │ + andlt pc, r5, r7, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq lr, r9, sl, r5 │ │ │ │ + ldrdeq lr, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8c04 │ │ │ │ + bl 0xfebc8bcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne R8_fiq, sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r1, lsr #24 │ │ │ │ + andlt pc, r5, sp, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, asr #10 │ │ │ │ + addeq lr, r9, lr, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8c58 │ │ │ │ + bl 0xfebc8c20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11acf24d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - strdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, r3, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq lr, [r9], r2 │ │ │ │ + addeq lr, r9, sl, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8cac │ │ │ │ + bl 0xfebc8c74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, sp, asr #23 │ │ │ │ + ldrdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq lr, r9, lr, r4 │ │ │ │ + ldrdeq lr, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8d00 │ │ │ │ + bl 0xfebc8cc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x01acf24b │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r3, lsr #23 │ │ │ │ + andlt pc, r5, pc, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, asr #8 │ │ │ │ + addeq lr, r9, r2, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8d54 │ │ │ │ + bl 0xfebc8d1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpne r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r9, ror fp @ │ │ │ │ + andlt pc, r5, r5, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq lr, [r9], r6 │ │ │ │ + addeq lr, r9, lr, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8da8 │ │ │ │ + bl 0xfebc8d70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppmi r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, pc, asr #22 │ │ │ │ + andlt pc, r5, fp, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, lsr #7 │ │ │ │ + ldrdeq lr, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8dfc │ │ │ │ + bl 0xfebc8dc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicmi pc, r4, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r5, lsr #22 │ │ │ │ + andlt pc, r5, r1, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, asr #6 │ │ │ │ + addeq lr, r9, r6, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8e50 │ │ │ │ + bl 0xfebc8e18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - strdlt pc, [r5], -fp │ │ │ │ + andlt pc, r5, r7, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq lr, [r9], sl │ │ │ │ + addeq lr, r9, r2, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8ea4 │ │ │ │ + bl 0xfebc8e6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - ldrdlt pc, [r5], -r1 │ │ │ │ + ldrdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, lsr #5 │ │ │ │ + ldrdeq lr, [r9], lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8ef8 │ │ │ │ + bl 0xfebc8ec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvs pc, r4, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r7, lsr #21 │ │ │ │ + @ instruction: 0xb005fab3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, asr r2 │ │ │ │ + addeq lr, r9, sl, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8f4c │ │ │ │ + bl 0xfebc8f14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, sp, ror sl @ │ │ │ │ + andlt pc, r5, r9, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq lr, [r9], lr @ │ │ │ │ + addeq lr, r9, r6, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8fa0 │ │ │ │ + bl 0xfebc8f68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71a4f64a │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r3, asr sl @ │ │ │ │ + andlt pc, r5, pc, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, lsr #3 │ │ │ │ + addeq lr, r9, r2, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8ff4 │ │ │ │ + bl 0xfebc8fbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq R8_fiq, fp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r9, lsr #20 │ │ │ │ + andlt pc, r5, r5, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, asr r1 │ │ │ │ + addeq lr, r9, lr, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9048 │ │ │ │ + bl 0xfebc9010 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicpl pc, ip, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - strdlt pc, [r5], -pc @ │ │ │ │ + andlt pc, r5, fp, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, lsl #2 │ │ │ │ + addeq lr, r9, sl, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc909c │ │ │ │ + bl 0xfebc9064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - ldrdlt pc, [r5], -r5 │ │ │ │ + andlt pc, r5, r1, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, lsr #1 │ │ │ │ + addeq lr, r9, r6, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc90f0 │ │ │ │ + bl 0xfebc90b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvs pc, r4, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, fp, lsr #19 │ │ │ │ + @ instruction: 0xb005f9b7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, asr r0 │ │ │ │ + umulleq lr, r9, r2, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9144 │ │ │ │ + bl 0xfebc910c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvc pc, ip, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r1, lsl #19 │ │ │ │ + andlt pc, r5, sp, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6 │ │ │ │ + addeq lr, r9, lr, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9198 │ │ │ │ + bl 0xfebc9160 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq R8_usr, sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r7, asr r9 @ │ │ │ │ + andlt pc, r5, r3, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089dfb2 │ │ │ │ + addeq sp, r9, sl, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc91ec │ │ │ │ + bl 0xfebc91b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x01a4f24d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, sp, lsr #18 │ │ │ │ + andlt pc, r5, r9, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, asr pc │ │ │ │ + umulleq sp, r9, r6, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9240 │ │ │ │ + bl 0xfebc9208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvs pc, ip, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r3, lsl #18 │ │ │ │ + andlt pc, r5, pc, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, lsl #30 │ │ │ │ + addeq sp, r9, r2, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9294 │ │ │ │ + bl 0xfebc925c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc R8_usr, sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - ldrdlt pc, [r5], -r9 │ │ │ │ + andlt pc, r5, r5, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089deb6 │ │ │ │ + addeq sp, r9, lr, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc92e8 │ │ │ │ + bl 0xfebc92b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21b4f24d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, pc, lsr #17 │ │ │ │ + @ instruction: 0xb005f8bb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, ror #28 │ │ │ │ + umulleq sp, r9, sl, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc933c │ │ │ │ + bl 0xfebc9304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r5, lsl #17 │ │ │ │ + mullt r5, r1, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, lsl #28 │ │ │ │ + addeq sp, r9, r6, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9390 │ │ │ │ + bl 0xfebc9358 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x31bcf24d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, fp, asr r8 @ │ │ │ │ + andlt pc, r5, r7, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089ddba │ │ │ │ + strdeq sp, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc93e4 │ │ │ │ + bl 0xfebc93ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrmi pc, r4, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r1, lsr r8 @ │ │ │ │ + andlt pc, r5, sp, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, ror #26 │ │ │ │ + umulleq sp, r9, lr, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9438 │ │ │ │ + bl 0xfebc9400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r7, lsl #16 │ │ │ │ + andlt pc, r5, r3, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, lsl sp │ │ │ │ + addeq sp, r9, sl, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc948c │ │ │ │ + bl 0xfebc9454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrpl pc, ip, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - ldrdlt pc, [r5], -sp │ │ │ │ + andlt pc, r5, r9, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089dcbe │ │ │ │ + strdeq sp, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc94e0 │ │ │ │ + bl 0xfebc94a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - @ instruction: 0xb005ffb3 │ │ │ │ + @ instruction: 0xb005ffbf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, ror #24 │ │ │ │ + addeq sp, r9, r2, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9534 │ │ │ │ + bl 0xfebc94fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r9, lsl #31 │ │ │ │ + mullt r5, r5, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, lsl ip │ │ │ │ + addeq sp, r9, lr, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9588 │ │ │ │ + bl 0xfebc9550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, pc, asr pc @ │ │ │ │ + andlt pc, r5, fp, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, asr #23 │ │ │ │ + strdeq sp, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc95dc │ │ │ │ + bl 0xfebc95a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicpl pc, r4, pc, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r5, lsr pc @ │ │ │ │ + andlt pc, r5, r1, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, ror #22 │ │ │ │ + addeq sp, r9, r6, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9630 │ │ │ │ + bl 0xfebc95f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, fp, lsl #30 │ │ │ │ + andlt pc, r5, r7, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, lsl fp │ │ │ │ + addeq sp, r9, r2, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9684 │ │ │ │ + bl 0xfebc964c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x31b4f24f │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r1, ror #29 │ │ │ │ + andlt pc, r5, sp, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, asr #21 │ │ │ │ + strdeq sp, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc96d8 │ │ │ │ + bl 0xfebc96a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpmi r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - @ instruction: 0xb005feb7 │ │ │ │ + andlt pc, r5, r3, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, ror sl │ │ │ │ + addeq sp, r9, sl, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc972c │ │ │ │ + bl 0xfebc96f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x41bcf24f │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, sp, lsl #29 │ │ │ │ + mullt r5, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, lsl sl │ │ │ │ + addeq sp, r9, r6, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9780 │ │ │ │ + bl 0xfebc9748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncs pc, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r3, ror #28 │ │ │ │ + andlt pc, r5, pc, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, asr #19 │ │ │ │ + addeq sp, r9, r2, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc97d4 │ │ │ │ + bl 0xfebc979c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcc (UNDEF: 108), r0 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r9, lsr lr @ │ │ │ │ + andlt pc, r5, r5, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, ror r9 │ │ │ │ + addeq sp, r9, lr, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9828 │ │ │ │ + bl 0xfebc97f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, pc, lsl #28 │ │ │ │ + andlt pc, r5, fp, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, lsr #18 │ │ │ │ + addeq sp, r9, sl, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc987c │ │ │ │ + bl 0xfebc9844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvc pc, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r5, ror #27 │ │ │ │ + strdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, asr #17 │ │ │ │ + addeq sp, r9, r6, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc98d0 │ │ │ │ + bl 0xfebc9898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq (UNDEF: 104), fp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - @ instruction: 0xb005fdbb │ │ │ │ + andlt pc, r5, r7, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, ror r8 │ │ │ │ + @ instruction: 0x0089d8b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9924 │ │ │ │ + bl 0xfebc98ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - mullt r5, r1, sp │ │ │ │ + mullt r5, sp, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, lsr #16 │ │ │ │ + addeq sp, r9, lr, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9978 │ │ │ │ + bl 0xfebc9940 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnne pc, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r7, ror #26 │ │ │ │ + andlt pc, r5, r3, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq sp, [r9], r2 │ │ │ │ + addeq sp, r9, sl, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc99cc │ │ │ │ + bl 0xfebc9994 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 100), r0 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, sp, lsr sp @ │ │ │ │ + andlt pc, r5, r9, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, ror r7 │ │ │ │ + @ instruction: 0x0089d7b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9a20 │ │ │ │ + bl 0xfebc99e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, ip, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r3, lsl sp @ │ │ │ │ + andlt pc, r5, pc, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, lsr #14 │ │ │ │ + addeq sp, r9, r2, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9a74 │ │ │ │ + bl 0xfebc9a3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvc pc, r4, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r9, ror #25 │ │ │ │ + strdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq sp, [r9], r6 │ │ │ │ + addeq sp, r9, lr, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9ac8 │ │ │ │ + bl 0xfebc9a90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs R8_fiq, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - @ instruction: 0xb005fcbf │ │ │ │ + andlt pc, r5, fp, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, lsl #13 │ │ │ │ + @ instruction: 0x0089d6ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9b1c │ │ │ │ + bl 0xfebc9ae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21acf24f │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - mullt r5, r5, ip │ │ │ │ + andlt pc, r5, r1, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, lsr #12 │ │ │ │ + addeq sp, r9, r6, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9b70 │ │ │ │ + bl 0xfebc9b38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, fp, ror #24 │ │ │ │ + andlt pc, r5, r7, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq sp, [r9], sl │ │ │ │ + addeq sp, r9, r2, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9bc4 │ │ │ │ + bl 0xfebc9b8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrseq pc, ip, pc, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r1, asr #24 │ │ │ │ + andlt pc, r5, sp, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, lsl #11 │ │ │ │ + @ instruction: 0x0089d5be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9c18 │ │ │ │ + bl 0xfebc9be0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne R8_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r7, lsl ip @ │ │ │ │ + andlt pc, r5, r3, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, lsr r5 │ │ │ │ + addeq sp, r9, sl, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9c6c │ │ │ │ + bl 0xfebc9c34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11a4f24f │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, sp, ror #23 │ │ │ │ + strdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq sp, [r9], lr │ │ │ │ + addeq sp, r9, r6, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9cc0 │ │ │ │ + bl 0xfebc9c88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvc pc, r0, r0, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r3, asr #23 │ │ │ │ + andlt pc, r5, pc, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, lsl #9 │ │ │ │ + addeq sp, r9, r2, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9d14 │ │ │ │ + bl 0xfebc9cdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - mullt r5, r9, fp │ │ │ │ + andlt pc, r5, r5, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, lsr r4 │ │ │ │ + addeq sp, r9, lr, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9d68 │ │ │ │ + bl 0xfebc9d30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicseq pc, r8, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, pc, ror #22 │ │ │ │ + andlt pc, r5, fp, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, ror #7 │ │ │ │ + addeq sp, r9, sl, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9dbc │ │ │ │ + bl 0xfebc9d84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvs pc, ip, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r5, asr #22 │ │ │ │ + andlt pc, r5, r1, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, lsl #7 │ │ │ │ + addeq sp, r9, r6, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9e10 │ │ │ │ + bl 0xfebc9dd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc (UNDEF: 96), fp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, fp, lsl fp @ │ │ │ │ + andlt pc, r5, r7, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, lsr r3 │ │ │ │ + addeq sp, r9, r2, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9e64 │ │ │ │ + bl 0xfebc9e2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - strdlt pc, [r5], -r1 │ │ │ │ + strdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, ror #5 │ │ │ │ + addeq sp, r9, lr, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9eb8 │ │ │ │ + bl 0xfebc9e80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicvs pc, r8, r0, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r7, asr #21 │ │ │ │ + ldrdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq sp, r9, r2, r2 │ │ │ │ + addeq sp, r9, sl, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9f0c │ │ │ │ + bl 0xfebc9ed4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - mullt r5, sp, sl │ │ │ │ + andlt pc, r5, r9, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, lsr r2 │ │ │ │ + addeq sp, r9, r6, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9f60 │ │ │ │ + bl 0xfebc9f28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsmi pc, r4, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r3, ror sl @ │ │ │ │ + andlt pc, r5, pc, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, ror #3 │ │ │ │ + addeq sp, r9, r2, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9fb4 │ │ │ │ + bl 0xfebc9f7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r9, asr #20 │ │ │ │ + andlt pc, r5, r5, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq sp, r9, r6, r1 │ │ │ │ + addeq sp, r9, lr, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca008 │ │ │ │ + bl 0xfebc9fd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrspl pc, ip, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, pc, lsl sl @ │ │ │ │ + andlt pc, r5, fp, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, asr #2 │ │ │ │ + addeq sp, r9, sl, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca05c │ │ │ │ + bl 0xfebca024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvs R8_usr, r8 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - strdlt pc, [r5], -r5 │ │ │ │ + andlt pc, r5, r1, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, ror #1 │ │ │ │ + addeq sp, r9, r6, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca0b0 │ │ │ │ + bl 0xfebca078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x61a4f648 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, fp, asr #19 │ │ │ │ + ldrdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq sp, r9, sl, r0 │ │ │ │ + ldrdeq sp, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca104 │ │ │ │ + bl 0xfebca0cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc R8_fiq, r8 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r1, lsr #19 │ │ │ │ + andlt pc, r5, sp, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, asr #32 │ │ │ │ + addeq sp, r9, lr, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca158 │ │ │ │ + bl 0xfebca120 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpne ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r7, ror r9 @ │ │ │ │ + andlt pc, r5, r3, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq ip, [r9], r2 │ │ │ │ + addeq sp, r9, sl, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca1ac │ │ │ │ + bl 0xfebca174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, sp, asr #18 │ │ │ │ + andlt pc, r5, r9, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq ip, r9, lr, pc @ │ │ │ │ + ldrdeq ip, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca200 │ │ │ │ + bl 0xfebca1c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcs pc, r4, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r3, lsr #18 │ │ │ │ + andlt pc, r5, pc, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, asr #30 │ │ │ │ + addeq ip, r9, r2, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca254 │ │ │ │ + bl 0xfebca21c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - strdlt pc, [r5], -r9 │ │ │ │ + andlt pc, r5, r5, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq ip, [r9], r6 │ │ │ │ + addeq ip, r9, lr, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca2a8 │ │ │ │ + bl 0xfebca270 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcc pc, ip, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, pc, asr #17 │ │ │ │ + ldrdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, lsr #29 │ │ │ │ + ldrdeq ip, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca2fc │ │ │ │ + bl 0xfebca2c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r5, lsr #17 │ │ │ │ + @ instruction: 0xb005f8b1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, asr #28 │ │ │ │ + addeq ip, r9, r6, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca350 │ │ │ │ + bl 0xfebca318 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, fp, ror r8 @ │ │ │ │ + andlt pc, r5, r7, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq ip, [r9], sl │ │ │ │ + addeq ip, r9, r2, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca3a4 │ │ │ │ + bl 0xfebca36c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsmi pc, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r1, asr r8 @ │ │ │ │ + andlt pc, r5, sp, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, lsr #27 │ │ │ │ + ldrdeq ip, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca3f8 │ │ │ │ + bl 0xfebca3c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpne r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r7, lsr #16 │ │ │ │ + andlt pc, r5, r3, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, asr sp │ │ │ │ + addeq ip, r9, sl, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca44c │ │ │ │ + bl 0xfebca414 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11bcf249 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0b06808 │ │ │ │ - strdlt pc, [r5], -sp │ │ │ │ + @ instruction: 0xf0b16808 │ │ │ │ + andlt pc, r5, r9, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq ip, [r9], lr │ │ │ │ + addeq ip, r9, r6, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca4a0 │ │ │ │ + bl 0xfebca468 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - ldrdlt pc, [r5], -r3 │ │ │ │ + ldrdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, lsr #25 │ │ │ │ + addeq ip, r9, r2, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca4f4 │ │ │ │ + bl 0xfebca4bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnppl r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r9, lsr #31 │ │ │ │ + @ instruction: 0xb005ffb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, asr ip │ │ │ │ + addeq ip, r9, lr, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca548 │ │ │ │ + bl 0xfebca510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnspl pc, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, pc, ror pc @ │ │ │ │ + andlt pc, r5, fp, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, lsl #24 │ │ │ │ + addeq ip, r9, sl, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca59c │ │ │ │ + bl 0xfebca564 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvc pc, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r5, asr pc @ │ │ │ │ + andlt pc, r5, r1, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, lsr #23 │ │ │ │ + addeq ip, r9, r6, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca5f0 │ │ │ │ + bl 0xfebca5b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpeq r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, fp, lsr #30 │ │ │ │ + andlt pc, r5, r7, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, asr fp │ │ │ │ + umulleq ip, r9, r2, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca644 │ │ │ │ + bl 0xfebca60c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnseq pc, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r1, lsl #30 │ │ │ │ + andlt pc, r5, sp, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, lsl #22 │ │ │ │ + addeq ip, r9, lr, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca698 │ │ │ │ + bl 0xfebca660 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvs (UNDEF: 96), r9 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - ldrdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, r3, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089cab2 │ │ │ │ + addeq ip, r9, sl, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca6ec │ │ │ │ + bl 0xfebca6b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvs pc, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, sp, lsr #29 │ │ │ │ + @ instruction: 0xb005feb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, asr sl │ │ │ │ + umulleq ip, r9, r6, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca740 │ │ │ │ + bl 0xfebca708 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc (UNDEF: 104), r9 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r3, lsl #29 │ │ │ │ + andlt pc, r5, pc, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, lsl #20 │ │ │ │ + addeq ip, r9, r2, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca794 │ │ │ │ + bl 0xfebca75c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcc (UNDEF: 104), r1 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r9, asr lr @ │ │ │ │ + andlt pc, r5, r5, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089c9b6 │ │ │ │ + addeq ip, r9, lr, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca7e8 │ │ │ │ + bl 0xfebca7b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncc pc, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, pc, lsr #28 │ │ │ │ + andlt pc, r5, fp, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, ror #18 │ │ │ │ + umulleq ip, r9, sl, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca83c │ │ │ │ + bl 0xfebca804 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71acf648 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r5, lsl #28 │ │ │ │ + andlt pc, r5, r1, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, lsl #18 │ │ │ │ + addeq ip, r9, r6, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca890 │ │ │ │ + bl 0xfebca858 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpeq r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - ldrdlt pc, [r5], -fp │ │ │ │ + andlt pc, r5, r7, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089c8ba │ │ │ │ + strdeq ip, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca8e4 │ │ │ │ + bl 0xfebca8ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x01b4f249 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - @ instruction: 0xb005fdb1 │ │ │ │ + @ instruction: 0xb005fdbd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, ror #16 │ │ │ │ + umulleq ip, r9, lr, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca938 │ │ │ │ + bl 0xfebca900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r7, lsl #27 │ │ │ │ + mullt r5, r3, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, lsl r8 │ │ │ │ + addeq ip, r9, sl, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca98c │ │ │ │ + bl 0xfebca954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r0, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, sp, asr sp @ │ │ │ │ + andlt pc, r5, r9, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089c7be │ │ │ │ + strdeq ip, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca9e0 │ │ │ │ + bl 0xfebca9a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r3, lsr sp @ │ │ │ │ + andlt pc, r5, pc, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, ror #14 │ │ │ │ + addeq ip, r9, r2, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaa34 │ │ │ │ + bl 0xfebca9fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscs pc, r0, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r9, lsl #26 │ │ │ │ + andlt pc, r5, r5, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, lsl r7 │ │ │ │ + addeq ip, r9, lr, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaa88 │ │ │ │ + bl 0xfebcaa50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - ldrdlt pc, [r5], -pc @ │ │ │ │ + andlt pc, r5, fp, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, asr #13 │ │ │ │ + strdeq ip, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaadc │ │ │ │ + bl 0xfebcaaa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscc pc, r8, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - @ instruction: 0xb005fcb5 │ │ │ │ + andlt pc, r5, r1, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, ror #12 │ │ │ │ + addeq ip, r9, r6, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcab30 │ │ │ │ + bl 0xfebcaaf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvc r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, fp, lsl #25 │ │ │ │ + mullt r5, r7, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, lsl r6 │ │ │ │ + addeq ip, r9, r2, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcab84 │ │ │ │ + bl 0xfebcab4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71b8f645 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r1, ror #24 │ │ │ │ + andlt pc, r5, sp, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, asr #11 │ │ │ │ + strdeq ip, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcabd8 │ │ │ │ + bl 0xfebcaba0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r7, lsr ip @ │ │ │ │ + andlt pc, r5, r3, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, ror r5 │ │ │ │ + addeq ip, r9, sl, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcac2c │ │ │ │ + bl 0xfebcabf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, sp, lsl #24 │ │ │ │ + andlt pc, r5, r9, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, lsl r5 │ │ │ │ + addeq ip, r9, r6, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcac80 │ │ │ │ + bl 0xfebcac48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvc pc, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r3, ror #23 │ │ │ │ + andlt pc, r5, pc, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, asr #9 │ │ │ │ + addeq ip, r9, r2, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcacd4 │ │ │ │ + bl 0xfebcac9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orreq pc, r0, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - @ instruction: 0xb005fbb9 │ │ │ │ + andlt pc, r5, r5, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, ror r4 │ │ │ │ + addeq ip, r9, lr, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcad28 │ │ │ │ + bl 0xfebcacf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicspl pc, r8, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, pc, lsl #23 │ │ │ │ + mullt r5, fp, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, lsr #8 │ │ │ │ + addeq ip, r9, sl, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcad7c │ │ │ │ + bl 0xfebcad44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r5, ror #22 │ │ │ │ + andlt pc, r5, r1, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, asr #7 │ │ │ │ + addeq ip, r9, r6, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcadd0 │ │ │ │ + bl 0xfebcad98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvs pc, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, fp, lsr fp @ │ │ │ │ + andlt pc, r5, r7, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, ror r3 │ │ │ │ + @ instruction: 0x0089c3b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcae24 │ │ │ │ + bl 0xfebcadec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biceq pc, r0, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r1, lsl fp @ │ │ │ │ + andlt pc, r5, sp, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, lsr #6 │ │ │ │ + addeq ip, r9, lr, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcae78 │ │ │ │ + bl 0xfebcae40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r7, ror #21 │ │ │ │ + strdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq ip, [r9], r2 │ │ │ │ + addeq ip, r9, sl, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaecc │ │ │ │ + bl 0xfebcae94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicne pc, r8, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - @ instruction: 0xb005fabd │ │ │ │ + andlt pc, r5, r9, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, ror r2 │ │ │ │ + @ instruction: 0x0089c2b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaf20 │ │ │ │ + bl 0xfebcaee8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpne r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - mullt r5, r3, sl │ │ │ │ + mullt r5, pc, sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, lsr #4 │ │ │ │ + addeq ip, r9, r2, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaf74 │ │ │ │ + bl 0xfebcaf3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrne pc, r8, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r9, ror #20 │ │ │ │ + andlt pc, r5, r5, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq ip, [r9], r6 │ │ │ │ + addeq ip, r9, lr, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcafc8 │ │ │ │ + bl 0xfebcaf90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, pc, lsr sl @ │ │ │ │ + andlt pc, r5, fp, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, lsl #3 │ │ │ │ + @ instruction: 0x0089c1ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb01c │ │ │ │ + bl 0xfebcafe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x51a8f645 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r5, lsl sl @ │ │ │ │ + andlt pc, r5, r1, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, lsr #2 │ │ │ │ + addeq ip, r9, r6, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb070 │ │ │ │ + bl 0xfebcb038 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvs R12_fiq, r5 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, fp, ror #19 │ │ │ │ + strdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq ip, [r9], sl │ │ │ │ + addeq ip, r9, r2, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb0c4 │ │ │ │ + bl 0xfebcb08c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrsvs pc, r5, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r1, asr #19 │ │ │ │ + andlt pc, r5, sp, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, lsl #1 │ │ │ │ + strheq ip, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb118 │ │ │ │ + bl 0xfebcb0e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnpl pc, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - mullt r5, r7, r9 │ │ │ │ + andlt pc, r5, r3, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, lsr r0 │ │ │ │ + addeq ip, r9, sl, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb16c │ │ │ │ + bl 0xfebcb134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, sp, ror #18 │ │ │ │ + andlt pc, r5, r9, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq fp, [r9], lr │ │ │ │ + addeq ip, r9, r6, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb1c0 │ │ │ │ + bl 0xfebcb188 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvs pc, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r3, asr #18 │ │ │ │ + andlt pc, r5, pc, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, lsl #31 │ │ │ │ + addeq fp, r9, r2, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb214 │ │ │ │ + bl 0xfebcb1dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsmi pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r9, lsl r9 @ │ │ │ │ + andlt pc, r5, r5, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, lsr pc │ │ │ │ + addeq fp, r9, lr, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb268 │ │ │ │ + bl 0xfebcb230 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, pc, ror #17 │ │ │ │ + strdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, ror #29 │ │ │ │ + addeq fp, r9, sl, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb2bc │ │ │ │ + bl 0xfebcb284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicspl pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r5, asr #17 │ │ │ │ + ldrdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, lsl #29 │ │ │ │ + addeq fp, r9, r6, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb310 │ │ │ │ + bl 0xfebcb2d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvs pc, r8, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - mullt r5, fp, r8 │ │ │ │ + andlt pc, r5, r7, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, lsr lr │ │ │ │ + addeq fp, r9, r2, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb364 │ │ │ │ + bl 0xfebcb32c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r1, ror r8 @ │ │ │ │ + andlt pc, r5, sp, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, ror #27 │ │ │ │ + addeq fp, r9, lr, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb3b8 │ │ │ │ + bl 0xfebcb380 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x01a8f24c │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r7, asr #16 │ │ │ │ + andlt pc, r5, r3, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq fp, r9, r2, sp │ │ │ │ + addeq fp, r9, sl, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb40c │ │ │ │ + bl 0xfebcb3d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne R12_fiq, ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, sp, lsl r8 @ │ │ │ │ + andlt pc, r5, r9, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, lsr sp │ │ │ │ + addeq fp, r9, r6, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb460 │ │ │ │ + bl 0xfebcb428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrsne pc, ip, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - strdlt pc, [r5], -r3 │ │ │ │ + strdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, ror #25 │ │ │ │ + addeq fp, r9, r2, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb4b4 │ │ │ │ + bl 0xfebcb47c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r9, asr #31 │ │ │ │ + ldrdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq fp, r9, r6, ip │ │ │ │ + addeq fp, r9, lr, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb508 │ │ │ │ + bl 0xfebcb4d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrvc pc, fp, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - mullt r5, pc, pc @ │ │ │ │ + andlt pc, r5, fp, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, asr #24 │ │ │ │ + addeq fp, r9, sl, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb55c │ │ │ │ + bl 0xfebcb524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq R12_usr, ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r5, ror pc @ │ │ │ │ + andlt pc, r5, r1, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, ror #23 │ │ │ │ + addeq fp, r9, r6, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb5b0 │ │ │ │ + bl 0xfebcb578 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicspl pc, r0, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, fp, asr #30 │ │ │ │ + andlt pc, r5, r7, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq fp, r9, sl, fp │ │ │ │ + ldrdeq fp, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb604 │ │ │ │ + bl 0xfebcb5cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r1, lsr #30 │ │ │ │ + andlt pc, r5, sp, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, asr #22 │ │ │ │ + addeq fp, r9, lr, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb658 │ │ │ │ + bl 0xfebcb620 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccc pc, r0, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - strdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, r3, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq fp, [r9], r2 │ │ │ │ + addeq fp, r9, sl, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb6ac │ │ │ │ + bl 0xfebcb674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppmi r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, sp, asr #29 │ │ │ │ + ldrdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq fp, r9, lr, sl │ │ │ │ + ldrdeq fp, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb700 │ │ │ │ + bl 0xfebcb6c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicmi pc, r8, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r3, lsr #29 │ │ │ │ + andlt pc, r5, pc, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, asr #20 │ │ │ │ + addeq fp, r9, r2, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb754 │ │ │ │ + bl 0xfebcb71c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcs r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r9, ror lr @ │ │ │ │ + andlt pc, r5, r5, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq fp, [r9], r6 │ │ │ │ + addeq fp, r9, lr, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb7a8 │ │ │ │ + bl 0xfebcb770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21b8f24c │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, pc, asr #28 │ │ │ │ + andlt pc, r5, fp, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, lsr #19 │ │ │ │ + ldrdeq fp, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb7fc │ │ │ │ + bl 0xfebcb7c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcc ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r5, lsr #28 │ │ │ │ + andlt pc, r5, r1, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, asr #18 │ │ │ │ + addeq fp, r9, r6, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb850 │ │ │ │ + bl 0xfebcb818 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcc ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - strdlt pc, [r5], -fp │ │ │ │ + andlt pc, r5, r7, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq fp, [r9], sl │ │ │ │ + addeq fp, r9, r2, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb8a4 │ │ │ │ + bl 0xfebcb86c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - ldrdlt pc, [r5], -r1 │ │ │ │ + ldrdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, lsr #17 │ │ │ │ + ldrdeq fp, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb8f8 │ │ │ │ + bl 0xfebcb8c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcs r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r7, lsr #27 │ │ │ │ + @ instruction: 0xb005fdb3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, asr r8 │ │ │ │ + addeq fp, r9, sl, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb94c │ │ │ │ + bl 0xfebcb914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscs pc, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, sp, ror sp @ │ │ │ │ + andlt pc, r5, r9, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq fp, [r9], lr │ │ │ │ + addeq fp, r9, r6, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb9a0 │ │ │ │ + bl 0xfebcb968 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsne pc, ip, r1, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r3, asr sp @ │ │ │ │ + andlt pc, r5, pc, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, lsr #15 │ │ │ │ + addeq fp, r9, r2, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb9f4 │ │ │ │ + bl 0xfebcb9bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvc pc, r8, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r9, lsr #26 │ │ │ │ + andlt pc, r5, r5, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, asr r7 │ │ │ │ + addeq fp, r9, lr, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcba48 │ │ │ │ + bl 0xfebcba10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - strdlt pc, [r5], -pc @ │ │ │ │ + andlt pc, r5, fp, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, lsl #14 │ │ │ │ + addeq fp, r9, sl, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcba9c │ │ │ │ + bl 0xfebcba64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppmi ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - ldrdlt pc, [r5], -r5 │ │ │ │ + andlt pc, r5, r1, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, lsr #13 │ │ │ │ + addeq fp, r9, r6, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbaf0 │ │ │ │ + bl 0xfebcbab8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsmi pc, r0, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, fp, lsr #25 │ │ │ │ + @ instruction: 0xb005fcb7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, asr r6 │ │ │ │ + umulleq fp, r9, r2, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbb44 │ │ │ │ + bl 0xfebcbb0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r1, lsl #25 │ │ │ │ + andlt pc, r5, sp, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, lsl #12 │ │ │ │ + addeq fp, r9, lr, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbb98 │ │ │ │ + bl 0xfebcbb60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccs pc, r0, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r7, asr ip @ │ │ │ │ + andlt pc, r5, r3, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089b5b2 │ │ │ │ + addeq fp, r9, sl, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbbec │ │ │ │ + bl 0xfebcbbb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, sp, lsr #24 │ │ │ │ + andlt pc, r5, r9, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, asr r5 │ │ │ │ + umulleq fp, r9, r6, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbc40 │ │ │ │ + bl 0xfebcbc08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccc pc, r8, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r3, lsl #24 │ │ │ │ + andlt pc, r5, pc, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, lsl #10 │ │ │ │ + addeq fp, r9, r2, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbc94 │ │ │ │ + bl 0xfebcbc5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - ldrdlt pc, [r5], -r9 │ │ │ │ + andlt pc, r5, r5, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089b4b6 │ │ │ │ + addeq fp, r9, lr, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbce8 │ │ │ │ + bl 0xfebcbcb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrvs pc, r9, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, pc, lsr #23 │ │ │ │ + @ instruction: 0xb005fbbb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, ror #8 │ │ │ │ + umulleq fp, r9, sl, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbd3c │ │ │ │ + bl 0xfebcbd04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc R12_usr, r9 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r5, lsl #23 │ │ │ │ + mullt r5, r1, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, lsl #8 │ │ │ │ + addeq fp, r9, r6, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbd90 │ │ │ │ + bl 0xfebcbd58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsmi pc, r0, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, fp, asr fp @ │ │ │ │ + andlt pc, r5, r7, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089b3ba │ │ │ │ + strdeq fp, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbde4 │ │ │ │ + bl 0xfebcbdac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r1, lsr fp @ │ │ │ │ + andlt pc, r5, sp, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, ror #6 │ │ │ │ + umulleq fp, r9, lr, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbe38 │ │ │ │ + bl 0xfebcbe00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrspl pc, r8, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r7, lsl #22 │ │ │ │ + andlt pc, r5, r3, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, lsl r3 │ │ │ │ + addeq fp, r9, sl, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbe8c │ │ │ │ + bl 0xfebcbe54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccc pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - ldrdlt pc, [r5], -sp │ │ │ │ + andlt pc, r5, r9, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089b2be │ │ │ │ + strdeq fp, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbee0 │ │ │ │ + bl 0xfebcbea8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppmi r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - @ instruction: 0xb005fab3 │ │ │ │ + @ instruction: 0xb005fabf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, ror #4 │ │ │ │ + addeq fp, r9, r2, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbf34 │ │ │ │ + bl 0xfebcbefc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, r0, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r9, lsl #21 │ │ │ │ + mullt r5, r5, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, lsl r2 │ │ │ │ + addeq fp, r9, lr, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbf88 │ │ │ │ + bl 0xfebcbf50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, pc, asr sl @ │ │ │ │ + andlt pc, r5, fp, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, asr #3 │ │ │ │ + strdeq fp, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbfdc │ │ │ │ + bl 0xfebcbfa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpne r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r5, lsr sl @ │ │ │ │ + andlt pc, r5, r1, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, ror #2 │ │ │ │ + addeq fp, r9, r6, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc030 │ │ │ │ + bl 0xfebcbff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11b8f24a │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, fp, lsl #20 │ │ │ │ + andlt pc, r5, r7, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, lsl r1 │ │ │ │ + addeq fp, r9, r2, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc084 │ │ │ │ + bl 0xfebcc04c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcs ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r1, ror #19 │ │ │ │ + andlt pc, r5, sp, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, asr #1 │ │ │ │ + strdeq fp, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc0d8 │ │ │ │ + bl 0xfebcc0a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71a8f649 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - @ instruction: 0xb005f9b7 │ │ │ │ + andlt pc, r5, r3, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, ror r0 │ │ │ │ + addeq fp, r9, sl, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc12c │ │ │ │ + bl 0xfebcc0f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq R12_fiq, sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, sp, lsl #19 │ │ │ │ + mullt r5, r9, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, lsl r0 │ │ │ │ + addeq fp, r9, r6, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc180 │ │ │ │ + bl 0xfebcc148 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrseq pc, sl, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r3, ror #18 │ │ │ │ + andlt pc, r5, pc, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, sl, asr #31 │ │ │ │ + addeq fp, r9, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc1d4 │ │ │ │ + bl 0xfebcc19c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r9, lsr r9 @ │ │ │ │ + andlt pc, r5, r5, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, r6, ror pc │ │ │ │ + addeq sl, r9, lr, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc228 │ │ │ │ + bl 0xfebcc1f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcc pc, r8, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, pc, lsl #18 │ │ │ │ + andlt pc, r5, fp, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, r2, lsr #30 │ │ │ │ + addeq sl, r9, sl, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc27c │ │ │ │ + bl 0xfebcc244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r5, ror #17 │ │ │ │ + strdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, lr, asr #29 │ │ │ │ + addeq sl, r9, r6, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc2d0 │ │ │ │ + bl 0xfebcc298 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpne r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - @ instruction: 0xb005f8bb │ │ │ │ + andlt pc, r5, r7, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, sl, ror lr │ │ │ │ + @ instruction: 0x0089aeb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc324 │ │ │ │ + bl 0xfebcc2ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsne pc, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - mullt r5, r1, r8 │ │ │ │ + mullt r5, sp, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, r6, lsr #28 │ │ │ │ + addeq sl, r9, lr, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc378 │ │ │ │ + bl 0xfebcc340 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcs pc, r0, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r7, ror #16 │ │ │ │ + andlt pc, r5, r3, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq sl, [r9], r2 │ │ │ │ + addeq sl, r9, sl, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc3cc │ │ │ │ + bl 0xfebcc394 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccs pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, sp, lsr r8 @ │ │ │ │ + andlt pc, r5, r9, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, lr, ror sp │ │ │ │ + @ instruction: 0x0089adb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc420 │ │ │ │ + bl 0xfebcc3e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r3, lsl r8 @ │ │ │ │ + andlt pc, r5, pc, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, sl, lsr #26 │ │ │ │ + addeq sl, r9, r2, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc474 │ │ │ │ + bl 0xfebcc43c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnseq pc, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r9, ror #31 │ │ │ │ + strdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq sl, [r9], r6 │ │ │ │ + addeq sl, r9, lr, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc4c8 │ │ │ │ + bl 0xfebcc490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpne r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - @ instruction: 0xb005ffbf │ │ │ │ + andlt pc, r5, fp, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, r2, lsl #25 │ │ │ │ + @ instruction: 0x0089acba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc51c │ │ │ │ + bl 0xfebcc4e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsne pc, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - mullt r5, r5, pc @ │ │ │ │ + andlt pc, r5, r1, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, lr, lsr #24 │ │ │ │ + addeq sl, r9, r6, ror #24 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc570 │ │ │ │ + bl 0xfebcc538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vbic.i32 d22, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xff6af0ae │ │ │ │ + @ instruction: 0xff76f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r9], sl @ │ │ │ │ + addeq sl, r9, r2, lsl ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc5c4 │ │ │ │ + bl 0xfebcc58c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 d22, d28, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xff40f0ae │ │ │ │ + @ instruction: 0xff4cf0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, lsl #23 │ │ │ │ + @ instruction: 0x0089abbe │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc618 │ │ │ │ + bl 0xfebcc5e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d23, d0, d0[0] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xff16f0ae │ │ │ │ + @ instruction: 0xff22f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, lsr fp │ │ │ │ + addeq sl, r9, sl, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc66c │ │ │ │ + bl 0xfebcc634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc (UNDEF: 100), sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, sp, ror #29 │ │ │ │ + strdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq sl, [r9], lr │ │ │ │ + addeq sl, r9, r6, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc6c0 │ │ │ │ + bl 0xfebcc688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvc pc, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r3, asr #29 │ │ │ │ + andlt pc, r5, pc, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, sl, lsl #21 │ │ │ │ + addeq sl, r9, r2, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc714 │ │ │ │ + bl 0xfebcc6dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq (UNDEF: 108), sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - mullt r5, r9, lr │ │ │ │ + andlt pc, r5, r5, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, r6, lsr sl │ │ │ │ + addeq sl, r9, lr, ror #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc768 │ │ │ │ + bl 0xfebcc730 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d23, d0, d0[7] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - cdp2 0, 6, cr15, cr14, cr14, {5} │ │ │ │ + cdp2 0, 7, cr15, cr10, cr14, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, ror #19 │ │ │ │ + addeq sl, r9, sl, lsl sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc7bc │ │ │ │ + bl 0xfebcc784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6481863 │ │ │ │ vbic.i32 q8, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - cdp2 0, 4, cr15, cr4, cr14, {5} │ │ │ │ + cdp2 0, 5, cr15, cr0, cr14, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, lsl #19 │ │ │ │ + addeq sl, r9, r6, asr #19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc810 │ │ │ │ + bl 0xfebcc7d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vsra.s64 , q8, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - cdp2 0, 1, cr15, cr10, cr14, {5} │ │ │ │ + cdp2 0, 2, cr15, cr6, cr14, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, lsr r9 │ │ │ │ + addeq sl, r9, r2, ror r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc864 │ │ │ │ + bl 0xfebcc82c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6481863 │ │ │ │ vsra.s64 q8, q12, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2l 0, cr15, [r0, #696]! @ 0x2b8 │ │ │ │ + ldc2l 0, cr15, [ip, #696]! @ 0x2b8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, ror #17 │ │ │ │ + addeq sl, r9, lr, lsl r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc8b8 │ │ │ │ + bl 0xfebcc880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2l 0, cr15, [r6, #696] @ 0x2b8 │ │ │ │ + ldc2l 0, cr15, [r2, #696] @ 0x2b8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq sl, r9, r2, r8 │ │ │ │ + addeq sl, r9, sl, asr #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc90c │ │ │ │ + bl 0xfebcc8d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vorr.i32 , #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2 0, cr15, [ip, #696] @ 0x2b8 │ │ │ │ + stc2 0, cr15, [r8, #696]! @ 0x2b8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, lsr r8 │ │ │ │ + addeq sl, r9, r6, ror r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc960 │ │ │ │ + bl 0xfebcc928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vsra.s64 q10, q4, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2l 0, cr15, [r2, #-696]! @ 0xfffffd48 │ │ │ │ + ldc2l 0, cr15, [lr, #-696]! @ 0xfffffd48 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, ror #15 │ │ │ │ + addeq sl, r9, r2, lsr #16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc9b4 │ │ │ │ + bl 0xfebcc97c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d21, d16, d0[4] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2l 0, cr15, [r8, #-696] @ 0xfffffd48 │ │ │ │ + ldc2l 0, cr15, [r4, #-696] @ 0xfffffd48 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq sl, r9, r6, r7 │ │ │ │ + addeq sl, r9, lr, asr #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcca08 │ │ │ │ + bl 0xfebcc9d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d22, d0, d0[5] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2 0, cr15, [lr, #-696] @ 0xfffffd48 │ │ │ │ + stc2 0, cr15, [sl, #-696]! @ 0xfffffd48 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, asr #14 │ │ │ │ + addeq sl, r9, sl, ror r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcca5c │ │ │ │ + bl 0xfebcca24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d22, d16, d0[6] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2l 0, cr15, [r4], #696 @ 0x2b8 │ │ │ │ + stc2 0, cr15, [r0, #-696] @ 0xfffffd48 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, ror #13 │ │ │ │ + addeq sl, r9, r6, lsr #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccab0 │ │ │ │ + bl 0xfebcca78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 q9, q0, d4 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2l 0, cr15, [sl], {174} @ 0xae │ │ │ │ + ldc2l 0, cr15, [r6], {174} @ 0xae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq sl, r9, sl, r6 │ │ │ │ + ldrdeq sl, [r9], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccb04 │ │ │ │ + bl 0xfebccacc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vorr.i32 d21, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2 0, cr15, [r0], #696 @ 0x2b8 │ │ │ │ + stc2 0, cr15, [ip], #696 @ 0x2b8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, asr #12 │ │ │ │ + addeq sl, r9, lr, ror r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccb58 │ │ │ │ + bl 0xfebccb20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 q9, q8, d8 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2l 0, cr15, [r6], #-696 @ 0xfffffd48 │ │ │ │ + stc2 0, cr15, [r2], {174} @ 0xae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq sl, [r9], r2 │ │ │ │ + addeq sl, r9, sl, lsr #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccbac │ │ │ │ + bl 0xfebccb74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 , q8, d16 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - mcrr2 0, 10, pc, ip, cr14 @ │ │ │ │ + mrrc2 0, 10, pc, r8, cr14 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq sl, r9, lr, r5 │ │ │ │ + ldrdeq sl, [r9], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccc00 │ │ │ │ + bl 0xfebccbc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2 0, cr15, [r2], #-696 @ 0xfffffd48 │ │ │ │ + stc2 0, cr15, [lr], #-696 @ 0xfffffd48 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, asr #10 │ │ │ │ + addeq sl, r9, r2, lsl #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccc54 │ │ │ │ + bl 0xfebccc1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xffeb1d42 │ │ │ │ + stc2 0, cr15, [r4], {174} @ 0xae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq sl, [r9], r6 │ │ │ │ + addeq sl, r9, lr, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccca8 │ │ │ │ + bl 0xfebccc70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d17, d16, d0[0] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xff431d96 │ │ │ │ + blx 0xff731d5e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, lsr #9 │ │ │ │ + ldrdeq sl, [r9], sl @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcccfc │ │ │ │ + bl 0xfebcccc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d18, d0, d0[1] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xfe9b1dea │ │ │ │ + blx 0xfecb1db2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, asr #8 │ │ │ │ + addeq sl, r9, r6, lsl #9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccd50 │ │ │ │ + bl 0xfebccd18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d19, d0, d0[3] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0x1f31e3e │ │ │ │ + blx 0xfe231e06 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq sl, [r9], sl @ │ │ │ │ + addeq sl, r9, r2, lsr r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccda4 │ │ │ │ + bl 0xfebccd6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vsra.s64 , q0, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0x14b1e92 │ │ │ │ + blx 0x17b1e5a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, lsr #7 │ │ │ │ + ldrdeq sl, [r9], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccdf8 │ │ │ │ + bl 0xfebccdc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d18, d16, d0[2] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xa31ee6 │ │ │ │ + blx 0xd31eae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, asr r3 │ │ │ │ + addeq sl, r9, sl, lsl #7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcce4c │ │ │ │ + bl 0xfebcce14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vsra.s64 q11, q8, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xfffb1f38 │ │ │ │ + blx 0x2b1f02 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq sl, [r9], lr │ │ │ │ + addeq sl, r9, r6, lsr r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccea0 │ │ │ │ + bl 0xfebcce68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vbic.i32 , #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xff531f8c │ │ │ │ + blx 0xff831f54 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, lsr #5 │ │ │ │ + addeq sl, r9, r2, ror #5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccef4 │ │ │ │ + bl 0xfebccebc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vsra.s64 , q12, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xfeab1fe0 │ │ │ │ + blx 0xfedb1fa8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, asr r2 │ │ │ │ + addeq sl, r9, lr, lsl #5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccf48 │ │ │ │ + bl 0xfebccf10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vsra.s64 d19, d0, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0x2032034 │ │ │ │ + blx 0xfe331ffc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, lsl #4 │ │ │ │ + addeq sl, r9, sl, lsr r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccf9c │ │ │ │ + bl 0xfebccf64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vbic.i32 d16, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0x15b2088 │ │ │ │ + blx 0x18b2050 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, lsr #3 │ │ │ │ + addeq sl, r9, r6, ror #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccff0 │ │ │ │ + bl 0xfebccfb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xb320dc │ │ │ │ + blx 0xe320a4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, asr r1 │ │ │ │ + umulleq sl, r9, r2, r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd044 │ │ │ │ + bl 0xfebcd00c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vsra.s64 d16, d24, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xb2130 │ │ │ │ + blx 0x3b20f8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, lsl #2 │ │ │ │ + addeq sl, r9, lr, lsr r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd098 │ │ │ │ + bl 0xfebcd060 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vsra.s64 d20, d8, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf9d6f0ae │ │ │ │ + @ instruction: 0xf9e2f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strheq sl, [r9], r2 │ │ │ │ + addeq sl, r9, sl, ror #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd0ec │ │ │ │ + bl 0xfebcd0b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf9acf0ae │ │ │ │ + @ instruction: 0xf9b8f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, asr r0 │ │ │ │ + umulleq sl, r9, r6, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd140 │ │ │ │ + bl 0xfebcd108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vmla.f d21, d0, d0[5] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf982f0ae │ │ │ │ + @ instruction: 0xf98ef0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl │ │ │ │ + addeq sl, r9, r2, asr #32 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd194 │ │ │ │ + bl 0xfebcd15c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf958f0ae │ │ │ │ + @ instruction: 0xf964f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00899fb6 │ │ │ │ + addeq r9, r9, lr, ror #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd1e8 │ │ │ │ + bl 0xfebcd1b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vmla.f d22, d0, d0[7] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf92ef0ae │ │ │ │ + @ instruction: 0xf93af0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r9, r9, r2, ror #30 │ │ │ │ + umulleq r9, r9, sl, pc @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd23c │ │ │ │ + bl 0xfebcd204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 q11, q8, d24 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf904f0ae │ │ │ │ + @ instruction: 0xf910f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r9, r9, lr, lsl #30 │ │ │ │ + addeq r9, r9, r6, asr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd290 │ │ │ │ + bl 0xfebcd258 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf8daf0ae │ │ │ │ + @ instruction: 0xf8e6f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00899eba │ │ │ │ + strdeq r9, [r9], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd2e4 │ │ │ │ + bl 0xfebcd2ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vsra.s64 d23, d16, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf8b0f0ae │ │ │ │ + @ instruction: 0xf8bcf0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r9, r9, r6, ror #28 │ │ │ │ + umulleq r9, r9, lr, lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd338 │ │ │ │ + bl 0xfebcd300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrne pc, ip, r4, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r7, lsl #17 │ │ │ │ + mullt r5, r3, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, lsl lr │ │ │ │ + addeq r9, r9, sl, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd38c │ │ │ │ + bl 0xfebcd354 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, sp, asr r8 @ │ │ │ │ + andlt pc, r5, r9, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00899dbe │ │ │ │ + strdeq r9, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd3e0 │ │ │ │ + bl 0xfebcd3a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc ip, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r3, lsr r8 @ │ │ │ │ + andlt pc, r5, pc, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, ror #26 │ │ │ │ + addeq r9, r9, r2, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd434 │ │ │ │ + bl 0xfebcd3fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncc pc, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r9, lsl #16 │ │ │ │ + andlt pc, r5, r5, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, lsl sp │ │ │ │ + addeq r9, r9, lr, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd488 │ │ │ │ + bl 0xfebcd450 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl (UNDEF: 108), r4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - ldrdlt pc, [r5], -pc @ │ │ │ │ + andlt pc, r5, fp, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, asr #25 │ │ │ │ + strdeq r9, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd4dc │ │ │ │ + bl 0xfebcd4a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnspl pc, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - @ instruction: 0xb005ffb5 │ │ │ │ + andlt pc, r5, r1, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, ror #24 │ │ │ │ + addeq r9, r9, r6, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd530 │ │ │ │ + bl 0xfebcd4f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x51acf644 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, fp, lsl #31 │ │ │ │ + mullt r5, r7, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, lsl ip │ │ │ │ + addeq r9, r9, r2, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd584 │ │ │ │ + bl 0xfebcd54c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r1, ror #30 │ │ │ │ + andlt pc, r5, sp, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, asr #23 │ │ │ │ + strdeq r9, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd5d8 │ │ │ │ + bl 0xfebcd5a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orreq pc, r4, r4, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r7, lsr pc @ │ │ │ │ + andlt pc, r5, r3, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, ror fp │ │ │ │ + addeq r9, r9, sl, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd62c │ │ │ │ + bl 0xfebcd5f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpne r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, sp, lsl #30 │ │ │ │ + andlt pc, r5, r9, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, lsl fp │ │ │ │ + addeq r9, r9, r6, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd680 │ │ │ │ + bl 0xfebcd648 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r3, ror #29 │ │ │ │ + andlt pc, r5, pc, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, asr #21 │ │ │ │ + addeq r9, r9, r2, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd6d4 │ │ │ │ + bl 0xfebcd69c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r8, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - @ instruction: 0xb005feb9 │ │ │ │ + andlt pc, r5, r5, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, ror sl │ │ │ │ + addeq r9, r9, lr, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd728 │ │ │ │ + bl 0xfebcd6f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi (UNDEF: 100), r4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, pc, lsl #29 │ │ │ │ + mullt r5, fp, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, lsr #20 │ │ │ │ + addeq r9, r9, sl, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd77c │ │ │ │ + bl 0xfebcd744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnmi pc, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r5, ror #28 │ │ │ │ + andlt pc, r5, r1, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, asr #19 │ │ │ │ + addeq r9, r9, r6, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd7d0 │ │ │ │ + bl 0xfebcd798 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x41a4f644 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, fp, lsr lr @ │ │ │ │ + andlt pc, r5, r7, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, ror r9 │ │ │ │ + @ instruction: 0x008999b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd824 │ │ │ │ + bl 0xfebcd7ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl R8_fiq, r4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r1, lsl lr @ │ │ │ │ + andlt pc, r5, sp, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, lsr #18 │ │ │ │ + addeq r9, r9, lr, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd878 │ │ │ │ + bl 0xfebcd840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnmi pc, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r7, ror #27 │ │ │ │ + strdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r9, [r9], r2 │ │ │ │ + addeq r9, r9, sl, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd8cc │ │ │ │ + bl 0xfebcd894 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl (UNDEF: 104), r5 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - @ instruction: 0xb005fdbd │ │ │ │ + andlt pc, r5, r9, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, ror r8 │ │ │ │ + @ instruction: 0x008998b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd920 │ │ │ │ + bl 0xfebcd8e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r4, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - mullt r5, r3, sp │ │ │ │ + mullt r5, pc, sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, lsr #16 │ │ │ │ + addeq r9, r9, r2, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd974 │ │ │ │ + bl 0xfebcd93c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r9, ror #26 │ │ │ │ + andlt pc, r5, r5, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r9, [r9], r6 │ │ │ │ + addeq r9, r9, lr, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd9c8 │ │ │ │ + bl 0xfebcd990 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvc ip, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, pc, lsr sp @ │ │ │ │ + andlt pc, r5, fp, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, lsl #15 │ │ │ │ + @ instruction: 0x008997ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcda1c │ │ │ │ + bl 0xfebcd9e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r5, lsl sp @ │ │ │ │ + andlt pc, r5, r1, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, lsr #14 │ │ │ │ + addeq r9, r9, r6, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcda70 │ │ │ │ + bl 0xfebcda38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne ip, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, fp, ror #25 │ │ │ │ + strdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r9, [r9], sl │ │ │ │ + addeq r9, r9, r2, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdac4 │ │ │ │ + bl 0xfebcda8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsne pc, r0, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r1, asr #25 │ │ │ │ + andlt pc, r5, sp, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, lsl #13 │ │ │ │ + @ instruction: 0x008996be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdb18 │ │ │ │ + bl 0xfebcdae0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvc ip, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - mullt r5, r7, ip │ │ │ │ + andlt pc, r5, r3, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, lsr r6 │ │ │ │ + addeq r9, r9, sl, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdb6c │ │ │ │ + bl 0xfebcdb34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicvc pc, r0, r3, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, sp, ror #24 │ │ │ │ + andlt pc, r5, r9, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r9, [r9], lr │ │ │ │ + addeq r9, r9, r6, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdbc0 │ │ │ │ + bl 0xfebcdb88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscc pc, ip, r4, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r3, asr #24 │ │ │ │ + andlt pc, r5, pc, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, lsl #11 │ │ │ │ + addeq r9, r9, r2, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdc14 │ │ │ │ + bl 0xfebcdbdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi R8_usr, r4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r9, lsl ip @ │ │ │ │ + andlt pc, r5, r5, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, lsr r5 │ │ │ │ + addeq r9, r9, lr, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdc68 │ │ │ │ + bl 0xfebcdc30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvs r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, pc, ror #23 │ │ │ │ + strdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, ror #9 │ │ │ │ + addeq r9, r9, sl, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdcbc │ │ │ │ + bl 0xfebcdc84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvs pc, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r5, asr #23 │ │ │ │ + ldrdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, lsl #9 │ │ │ │ + addeq r9, r9, r6, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdd10 │ │ │ │ + bl 0xfebcdcd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - mullt r5, fp, fp │ │ │ │ + andlt pc, r5, r7, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, lsr r4 │ │ │ │ + addeq r9, r9, r2, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdd64 │ │ │ │ + bl 0xfebcdd2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biceq pc, r8, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r1, ror fp @ │ │ │ │ + andlt pc, r5, sp, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, ror #7 │ │ │ │ + addeq r9, r9, lr, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcddb8 │ │ │ │ + bl 0xfebcdd80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvs r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r7, asr #22 │ │ │ │ + andlt pc, r5, r3, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r9, r9, r2, r3 @ │ │ │ │ + addeq r9, r9, sl, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcde0c │ │ │ │ + bl 0xfebcddd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x61b8f643 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, sp, lsl fp @ │ │ │ │ + andlt pc, r5, r9, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, lsr r3 │ │ │ │ + addeq r9, r9, r6, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcde60 │ │ │ │ + bl 0xfebcde28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscs pc, r4, r4, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - strdlt pc, [r5], -r3 │ │ │ │ + strdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, ror #5 │ │ │ │ + addeq r9, r9, r2, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdeb4 │ │ │ │ + bl 0xfebcde7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r9, asr #21 │ │ │ │ + ldrdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r9, r9, r6, r2 @ │ │ │ │ + addeq r9, r9, lr, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdf08 │ │ │ │ + bl 0xfebcded0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscc pc, ip, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - mullt r5, pc, sl @ │ │ │ │ + andlt pc, r5, fp, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, asr #4 │ │ │ │ + addeq r9, r9, sl, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdf5c │ │ │ │ + bl 0xfebcdf24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi (UNDEF: 96), r5 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r5, ror sl @ │ │ │ │ + andlt pc, r5, r1, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, ror #3 │ │ │ │ + addeq r9, r9, r6, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdfb0 │ │ │ │ + bl 0xfebcdf78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicne pc, ip, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, fp, asr #20 │ │ │ │ + andlt pc, r5, r7, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r9, r9, sl, r1 @ │ │ │ │ + ldrdeq r9, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce004 │ │ │ │ + bl 0xfebcdfcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r1, lsr #20 │ │ │ │ + andlt pc, r5, sp, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, asr #2 │ │ │ │ + addeq r9, r9, lr, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce058 │ │ │ │ + bl 0xfebce020 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcc r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - strdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r9, [r9], r2 │ │ │ │ + addeq r9, r9, sl, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce0ac │ │ │ │ + bl 0xfebce074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, sp, asr #19 │ │ │ │ + ldrdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r9, r9, lr, r0 @ │ │ │ │ + ldrdeq r9, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce100 │ │ │ │ + bl 0xfebce0c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r3, lsr #19 │ │ │ │ + andlt pc, r5, pc, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, asr #32 │ │ │ │ + addeq r9, r9, r2, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce154 │ │ │ │ + bl 0xfebce11c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvneq pc, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r9, ror r9 @ │ │ │ │ + andlt pc, r5, r5, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r9], r6 │ │ │ │ + addeq r9, r9, lr, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce1a8 │ │ │ │ + bl 0xfebce170 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 108), ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, pc, asr #18 │ │ │ │ + andlt pc, r5, fp, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, lsr #31 │ │ │ │ + ldrdeq r8, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce1fc │ │ │ │ + bl 0xfebce1c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsne pc, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r5, lsr #18 │ │ │ │ + andlt pc, r5, r1, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, asr #30 │ │ │ │ + addeq r8, r9, r6, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce250 │ │ │ │ + bl 0xfebce218 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - strdlt pc, [r5], -fp │ │ │ │ + andlt pc, r5, r7, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r9], sl │ │ │ │ + addeq r8, r9, r2, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce2a4 │ │ │ │ + bl 0xfebce26c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicseq pc, ip, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - ldrdlt pc, [r5], -r1 │ │ │ │ + ldrdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, lsr #29 │ │ │ │ + ldrdeq r8, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce2f8 │ │ │ │ + bl 0xfebce2c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 96), pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r7, lsr #17 │ │ │ │ + @ instruction: 0xb005f8b3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, asr lr │ │ │ │ + addeq r8, r9, sl, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce34c │ │ │ │ + bl 0xfebce314 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x31b8f24e │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, sp, ror r8 @ │ │ │ │ + andlt pc, r5, r9, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r9], lr │ │ │ │ + addeq r8, r9, r6, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce3a0 │ │ │ │ + bl 0xfebce368 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpmi ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r3, asr r8 @ │ │ │ │ + andlt pc, r5, pc, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, lsr #27 │ │ │ │ + addeq r8, r9, r2, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce3f4 │ │ │ │ + bl 0xfebce3bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicmi pc, r0, lr, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r9, lsr #16 │ │ │ │ + andlt pc, r5, r5, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, asr sp │ │ │ │ + addeq r8, r9, lr, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce448 │ │ │ │ + bl 0xfebce410 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asreq pc, lr, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0ac6808 │ │ │ │ - strdlt pc, [r5], -pc @ │ │ │ │ + @ instruction: 0xf0ad6808 │ │ │ │ + andlt pc, r5, fp, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, lsl #26 │ │ │ │ + addeq r8, r9, sl, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce49c │ │ │ │ + bl 0xfebce464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne R12_usr, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - ldrdlt pc, [r5], -r5 │ │ │ │ + andlt pc, r5, r1, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, lsr #25 │ │ │ │ + addeq r8, r9, r6, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce4f0 │ │ │ │ + bl 0xfebce4b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11a8f24e │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, fp, lsr #31 │ │ │ │ + @ instruction: 0xb005ffb7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, asr ip │ │ │ │ + umulleq r8, r9, r2, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce544 │ │ │ │ + bl 0xfebce50c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x41b8f240 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r1, lsl #31 │ │ │ │ + andlt pc, r5, sp, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, lsl #24 │ │ │ │ + addeq r8, r9, lr, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce598 │ │ │ │ + bl 0xfebce560 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqppl ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r7, asr pc @ │ │ │ │ + andlt pc, r5, r3, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00898bb2 │ │ │ │ + addeq r8, r9, sl, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce5ec │ │ │ │ + bl 0xfebce5b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicpl pc, r0, r0, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, sp, lsr #30 │ │ │ │ + andlt pc, r5, r9, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, asr fp │ │ │ │ + umulleq r8, r9, r6, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce640 │ │ │ │ + bl 0xfebce608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, r8, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r3, lsl #30 │ │ │ │ + andlt pc, r5, pc, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, lsl #22 │ │ │ │ + addeq r8, r9, r2, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce694 │ │ │ │ + bl 0xfebce65c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - ldrdlt pc, [r5], -r9 │ │ │ │ + andlt pc, r5, r5, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00898ab6 │ │ │ │ + addeq r8, r9, lr, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce6e8 │ │ │ │ + bl 0xfebce6b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvc pc, r0, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, pc, lsr #29 │ │ │ │ + @ instruction: 0xb005febb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, ror #20 │ │ │ │ + umulleq r8, r9, sl, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce73c │ │ │ │ + bl 0xfebce704 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvc pc, ip, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r5, lsl #29 │ │ │ │ + mullt r5, r1, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, lsl #20 │ │ │ │ + addeq r8, r9, r6, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce790 │ │ │ │ + bl 0xfebce758 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, fp, asr lr @ │ │ │ │ + andlt pc, r5, r7, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008989ba │ │ │ │ + strdeq r8, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce7e4 │ │ │ │ + bl 0xfebce7ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrseq pc, r4, r1, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r1, lsr lr @ │ │ │ │ + andlt pc, r5, sp, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, ror #18 │ │ │ │ + umulleq r8, r9, lr, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce838 │ │ │ │ + bl 0xfebce800 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r7, lsl #28 │ │ │ │ + andlt pc, r5, r3, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, lsl r9 │ │ │ │ + addeq r8, r9, sl, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce88c │ │ │ │ + bl 0xfebce854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrpl pc, r4, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - ldrdlt pc, [r5], -sp │ │ │ │ + andlt pc, r5, r9, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008988be │ │ │ │ + strdeq r8, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce8e0 │ │ │ │ + bl 0xfebce8a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r8, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - @ instruction: 0xb005fdb3 │ │ │ │ + @ instruction: 0xb005fdbf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, ror #16 │ │ │ │ + addeq r8, r9, r2, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce934 │ │ │ │ + bl 0xfebce8fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r9, lsl #27 │ │ │ │ + mullt r5, r5, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, lsl r8 │ │ │ │ + addeq r8, r9, lr, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce988 │ │ │ │ + bl 0xfebce950 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvs pc, r8, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, pc, asr sp @ │ │ │ │ + andlt pc, r5, fp, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, asr #15 │ │ │ │ + strdeq r8, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce9dc │ │ │ │ + bl 0xfebce9a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r5, lsr sp @ │ │ │ │ + andlt pc, r5, r1, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, ror #14 │ │ │ │ + addeq r8, r9, r6, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcea30 │ │ │ │ + bl 0xfebce9f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrspl pc, r0, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, fp, lsl #26 │ │ │ │ + andlt pc, r5, r7, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, lsl r7 │ │ │ │ + addeq r8, r9, r2, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcea84 │ │ │ │ + bl 0xfebcea4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnne pc, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r1, ror #25 │ │ │ │ + andlt pc, r5, sp, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, asr #13 │ │ │ │ + strdeq r8, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcead8 │ │ │ │ + bl 0xfebceaa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 104), pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - @ instruction: 0xb005fcb7 │ │ │ │ + andlt pc, r5, r3, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, ror r6 │ │ │ │ + addeq r8, r9, sl, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebceb2c │ │ │ │ + bl 0xfebceaf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncs pc, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, sp, lsl #25 │ │ │ │ + mullt r5, r9, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, lsl r6 │ │ │ │ + addeq r8, r9, r6, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebceb80 │ │ │ │ + bl 0xfebceb48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r3, ror #24 │ │ │ │ + andlt pc, r5, pc, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, asr #11 │ │ │ │ + addeq r8, r9, r2, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcebd4 │ │ │ │ + bl 0xfebceb9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvc pc, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r9, lsr ip @ │ │ │ │ + andlt pc, r5, r5, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, ror r5 │ │ │ │ + addeq r8, r9, lr, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcec28 │ │ │ │ + bl 0xfebcebf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq (UNDEF: 100), ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, pc, lsl #24 │ │ │ │ + andlt pc, r5, fp, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, lsr #10 │ │ │ │ + addeq r8, r9, sl, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcec7c │ │ │ │ + bl 0xfebcec44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicvs pc, ip, pc, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r5, ror #23 │ │ │ │ + strdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, asr #9 │ │ │ │ + addeq r8, r9, r6, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcecd0 │ │ │ │ + bl 0xfebcec98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - @ instruction: 0xb005fbbb │ │ │ │ + andlt pc, r5, r7, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, ror r4 │ │ │ │ + @ instruction: 0x008984b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebced24 │ │ │ │ + bl 0xfebcecec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvc pc, r4, pc, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - mullt r5, r1, fp │ │ │ │ + mullt r5, sp, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, lsr #8 │ │ │ │ + addeq r8, r9, lr, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebced78 │ │ │ │ + bl 0xfebced40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r7, ror #22 │ │ │ │ + andlt pc, r5, r3, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r8, [r9], r2 │ │ │ │ + addeq r8, r9, sl, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcedcc │ │ │ │ + bl 0xfebced94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrscs pc, lr, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, sp, lsr fp @ │ │ │ │ + andlt pc, r5, r9, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, ror r3 │ │ │ │ + @ instruction: 0x008983b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcee20 │ │ │ │ + bl 0xfebcede8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcc r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r3, lsl fp @ │ │ │ │ + andlt pc, r5, pc, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, lsr #6 │ │ │ │ + addeq r8, r9, r2, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcee74 │ │ │ │ + bl 0xfebcee3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r9, ror #21 │ │ │ │ + strdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r8, [r9], r6 │ │ │ │ + addeq r8, r9, lr, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebceec8 │ │ │ │ + bl 0xfebcee90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvc pc, r8, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - @ instruction: 0xb005fabf │ │ │ │ + andlt pc, r5, fp, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, lsl #5 │ │ │ │ + @ instruction: 0x008982ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcef1c │ │ │ │ + bl 0xfebceee4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - mullt r5, r5, sl │ │ │ │ + andlt pc, r5, r1, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, lsr #4 │ │ │ │ + addeq r8, r9, r6, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcef70 │ │ │ │ + bl 0xfebcef38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcc R12_fiq, r0 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, fp, ror #20 │ │ │ │ + andlt pc, r5, r7, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r8, [r9], sl │ │ │ │ + addeq r8, r9, r2, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcefc4 │ │ │ │ + bl 0xfebcef8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrscc pc, r0, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r1, asr #20 │ │ │ │ + andlt pc, r5, sp, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, lsl #3 │ │ │ │ + @ instruction: 0x008981be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf018 │ │ │ │ + bl 0xfebcefe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpmi r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r7, lsl sl @ │ │ │ │ + andlt pc, r5, r3, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, lsr r1 │ │ │ │ + addeq r8, r9, sl, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf06c │ │ │ │ + bl 0xfebcf034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsmi pc, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, sp, ror #19 │ │ │ │ + strdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r8, [r9], lr │ │ │ │ + addeq r8, r9, r6, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf0c0 │ │ │ │ + bl 0xfebcf088 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrpl pc, r0, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r3, asr #19 │ │ │ │ + andlt pc, r5, pc, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, lsl #1 │ │ │ │ + addeq r8, r9, r2, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf114 │ │ │ │ + bl 0xfebcf0dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r4, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - mullt r5, r9, r9 │ │ │ │ + andlt pc, r5, r5, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, lsr r0 │ │ │ │ + addeq r8, r9, lr, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf168 │ │ │ │ + bl 0xfebcf130 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r0, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, pc, ror #18 │ │ │ │ + andlt pc, r5, fp, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, ror #31 │ │ │ │ + addeq r8, r9, sl, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf1bc │ │ │ │ + bl 0xfebcf184 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, r4, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r5, asr #18 │ │ │ │ + andlt pc, r5, r1, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, lsl #31 │ │ │ │ + addeq r7, r9, r6, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf210 │ │ │ │ + bl 0xfebcf1d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, fp, lsl r9 @ │ │ │ │ + andlt pc, r5, r7, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, lsr pc │ │ │ │ + addeq r7, r9, r2, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf264 │ │ │ │ + bl 0xfebcf22c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcc r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - strdlt pc, [r5], -r1 │ │ │ │ + strdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, ror #29 │ │ │ │ + addeq r7, r9, lr, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf2b8 │ │ │ │ + bl 0xfebcf280 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r7, asr #17 │ │ │ │ + ldrdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r7, r9, r2, lr │ │ │ │ + addeq r7, r9, sl, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf30c │ │ │ │ + bl 0xfebcf2d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - mullt r5, sp, r8 │ │ │ │ + andlt pc, r5, r9, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, lsr lr │ │ │ │ + addeq r7, r9, r6, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf360 │ │ │ │ + bl 0xfebcf328 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscs pc, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r3, ror r8 @ │ │ │ │ + andlt pc, r5, pc, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, ror #27 │ │ │ │ + addeq r7, r9, r2, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf3b4 │ │ │ │ + bl 0xfebcf37c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcc pc, r0, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r9, asr #16 │ │ │ │ + andlt pc, r5, r5, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r7, r9, r6, sp │ │ │ │ + addeq r7, r9, lr, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf408 │ │ │ │ + bl 0xfebcf3d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnne pc, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, pc, lsl r8 @ │ │ │ │ + andlt pc, r5, fp, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, asr #26 │ │ │ │ + addeq r7, r9, sl, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf45c │ │ │ │ + bl 0xfebcf424 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 108), lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0ab6808 │ │ │ │ - strdlt pc, [r5], -r5 │ │ │ │ + @ instruction: 0xf0ac6808 │ │ │ │ + andlt pc, r5, r1, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, ror #25 │ │ │ │ + addeq r7, r9, r6, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf4b0 │ │ │ │ + bl 0xfebcf478 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscs pc, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, fp, asr #31 │ │ │ │ + ldrdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r7, r9, sl, ip │ │ │ │ + ldrdeq r7, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf504 │ │ │ │ + bl 0xfebcf4cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpmi r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r1, lsr #31 │ │ │ │ + andlt pc, r5, sp, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, asr #24 │ │ │ │ + addeq r7, r9, lr, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf558 │ │ │ │ + bl 0xfebcf520 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x31acf241 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r7, ror pc @ │ │ │ │ + andlt pc, r5, r3, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r7, [r9], r2 │ │ │ │ + addeq r7, r9, sl, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf5ac │ │ │ │ + bl 0xfebcf574 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcc R8_fiq, r1 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, sp, asr #30 │ │ │ │ + andlt pc, r5, r9, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r7, r9, lr, fp │ │ │ │ + ldrdeq r7, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf600 │ │ │ │ + bl 0xfebcf5c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21a4f241 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r3, lsr #30 │ │ │ │ + andlt pc, r5, pc, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, asr #22 │ │ │ │ + addeq r7, r9, r2, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf654 │ │ │ │ + bl 0xfebcf61c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvs pc, r0, lr, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - strdlt pc, [r5], -r9 │ │ │ │ + andlt pc, r5, r5, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r7, [r9], r6 │ │ │ │ + addeq r7, r9, lr, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf6a8 │ │ │ │ + bl 0xfebcf670 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, pc, asr #29 │ │ │ │ + ldrdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, lsr #21 │ │ │ │ + ldrdeq r7, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf6fc │ │ │ │ + bl 0xfebcf6c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvc pc, r8, lr, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r5, lsr #29 │ │ │ │ + @ instruction: 0xb005feb1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, asr #20 │ │ │ │ + addeq r7, r9, r6, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf750 │ │ │ │ + bl 0xfebcf718 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrpl pc, r8, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, fp, ror lr @ │ │ │ │ + andlt pc, r5, r7, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r7, [r9], sl │ │ │ │ + addeq r7, r9, r2, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf7a4 │ │ │ │ + bl 0xfebcf76c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r1, asr lr @ │ │ │ │ + andlt pc, r5, sp, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, lsr #19 │ │ │ │ + ldrdeq r7, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf7f8 │ │ │ │ + bl 0xfebcf7c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvs pc, r0, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r7, lsr #28 │ │ │ │ + andlt pc, r5, r3, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, asr r9 │ │ │ │ + addeq r7, r9, sl, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf84c │ │ │ │ + bl 0xfebcf814 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - strdlt pc, [r5], -sp │ │ │ │ + andlt pc, r5, r9, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r7, [r9], lr │ │ │ │ + addeq r7, r9, r6, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf8a0 │ │ │ │ + bl 0xfebcf868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscs pc, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - ldrdlt pc, [r5], -r3 │ │ │ │ + ldrdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, lsr #17 │ │ │ │ + addeq r7, r9, r2, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf8f4 │ │ │ │ + bl 0xfebcf8bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r9, lsr #27 │ │ │ │ + @ instruction: 0xb005fdb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, asr r8 │ │ │ │ + addeq r7, r9, lr, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf948 │ │ │ │ + bl 0xfebcf910 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrne pc, r0, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, pc, ror sp @ │ │ │ │ + andlt pc, r5, fp, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, lsl #16 │ │ │ │ + addeq r7, r9, sl, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf99c │ │ │ │ + bl 0xfebcf964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs R12_usr, r0 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r5, asr sp @ │ │ │ │ + andlt pc, r5, r1, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, lsr #15 │ │ │ │ + addeq r7, r9, r6, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf9f0 │ │ │ │ + bl 0xfebcf9b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21a8f240 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, fp, lsr #26 │ │ │ │ + andlt pc, r5, r7, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, asr r7 │ │ │ │ + umulleq r7, r9, r2, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfa44 │ │ │ │ + bl 0xfebcfa0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r1, lsl #26 │ │ │ │ + andlt pc, r5, sp, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, lsl #14 │ │ │ │ + addeq r7, r9, lr, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfa98 │ │ │ │ + bl 0xfebcfa60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsmi pc, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - ldrdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, r3, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008976b2 │ │ │ │ + addeq r7, r9, sl, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfaec │ │ │ │ + bl 0xfebcfab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnppl ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, sp, lsr #25 │ │ │ │ + @ instruction: 0xb005fcb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, asr r6 │ │ │ │ + umulleq r7, r9, r6, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfb40 │ │ │ │ + bl 0xfebcfb08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccc pc, r4, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r3, lsl #25 │ │ │ │ + andlt pc, r5, pc, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, lsl #12 │ │ │ │ + addeq r7, r9, r2, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfb94 │ │ │ │ + bl 0xfebcfb5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppmi r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r9, asr ip @ │ │ │ │ + andlt pc, r5, r5, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008975b6 │ │ │ │ + addeq r7, r9, lr, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfbe8 │ │ │ │ + bl 0xfebcfbb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21bcf24b │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, pc, lsr #24 │ │ │ │ + andlt pc, r5, fp, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, ror #10 │ │ │ │ + umulleq r7, r9, sl, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfc3c │ │ │ │ + bl 0xfebcfc04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r5, lsl #24 │ │ │ │ + andlt pc, r5, r1, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, lsl #10 │ │ │ │ + addeq r7, r9, r6, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfc90 │ │ │ │ + bl 0xfebcfc58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - ldrdlt pc, [r5], -fp │ │ │ │ + andlt pc, r5, r7, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008974ba │ │ │ │ + strdeq r7, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfce4 │ │ │ │ + bl 0xfebcfcac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvneq pc, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - @ instruction: 0xb005fbb1 │ │ │ │ + @ instruction: 0xb005fbbd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, ror #8 │ │ │ │ + umulleq r7, r9, lr, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfd38 │ │ │ │ + bl 0xfebcfd00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 100), lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r7, lsl #23 │ │ │ │ + mullt r5, r3, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, lsl r4 │ │ │ │ + addeq r7, r9, sl, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfd8c │ │ │ │ + bl 0xfebcfd54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs R8_usr, r1 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, sp, asr fp @ │ │ │ │ + andlt pc, r5, r9, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008973be │ │ │ │ + strdeq r7, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfde0 │ │ │ │ + bl 0xfebcfda8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r3, lsr fp @ │ │ │ │ + andlt pc, r5, pc, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, ror #6 │ │ │ │ + addeq r7, r9, r2, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfe34 │ │ │ │ + bl 0xfebcfdfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicpl pc, r8, lr, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r9, lsl #22 │ │ │ │ + andlt pc, r5, r5, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, lsl r3 │ │ │ │ + addeq r7, r9, lr, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfe88 │ │ │ │ + bl 0xfebcfe50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - ldrdlt pc, [r5], -pc @ │ │ │ │ + andlt pc, r5, fp, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, asr #5 │ │ │ │ + strdeq r7, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfedc │ │ │ │ + bl 0xfebcfea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - @ instruction: 0xb005fab5 │ │ │ │ + andlt pc, r5, r1, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, ror #4 │ │ │ │ + addeq r7, r9, r6, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcff30 │ │ │ │ + bl 0xfebcfef8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrmi pc, r0, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, fp, lsl #21 │ │ │ │ + mullt r5, r7, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, lsl r2 │ │ │ │ + addeq r7, r9, r2, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcff84 │ │ │ │ + bl 0xfebcff4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r1, ror #20 │ │ │ │ + andlt pc, r5, sp, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, asr #3 │ │ │ │ + strdeq r7, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcffd8 │ │ │ │ + bl 0xfebcffa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvneq pc, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r7, lsr sl @ │ │ │ │ + andlt pc, r5, r3, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, ror r1 │ │ │ │ + addeq r7, r9, sl, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd002c │ │ │ │ + bl 0xfebcfff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 104), sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, sp, lsl #20 │ │ │ │ + andlt pc, r5, r9, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, lsl r1 │ │ │ │ + addeq r7, r9, r6, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0080 │ │ │ │ + bl 0xfebd0048 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnne pc, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r3, ror #19 │ │ │ │ + andlt pc, r5, pc, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, asr #1 │ │ │ │ + addeq r7, r9, r2, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd00d4 │ │ │ │ + bl 0xfebd009c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - @ instruction: 0xb005f9b9 │ │ │ │ + andlt pc, r5, r5, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, ror r0 │ │ │ │ + addeq r7, r9, lr, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0128 │ │ │ │ + bl 0xfebd00f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrseq pc, r8, r0, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, pc, lsl #19 │ │ │ │ + mullt r5, fp, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, lsr #32 │ │ │ │ + addeq r7, r9, sl, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd017c │ │ │ │ + bl 0xfebd0144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpne ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r5, ror #18 │ │ │ │ + andlt pc, r5, r1, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, lr, asr #31 │ │ │ │ + addeq r7, r9, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd01d0 │ │ │ │ + bl 0xfebd0198 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, fp, lsr r9 @ │ │ │ │ + andlt pc, r5, r7, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, sl, ror pc │ │ │ │ + @ instruction: 0x00896fb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0224 │ │ │ │ + bl 0xfebd01ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrmi pc, r8, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r1, lsl r9 @ │ │ │ │ + andlt pc, r5, sp, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r6, lsr #30 │ │ │ │ + addeq r6, r9, lr, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0278 │ │ │ │ + bl 0xfebd0240 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsne pc, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r7, ror #17 │ │ │ │ + strdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r6, [r9], r2 │ │ │ │ + addeq r6, r9, sl, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd02cc │ │ │ │ + bl 0xfebd0294 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - @ instruction: 0xb005f8bd │ │ │ │ + andlt pc, r5, r9, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, lr, ror lr │ │ │ │ + @ instruction: 0x00896eb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0320 │ │ │ │ + bl 0xfebd02e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvneq pc, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - mullt r5, r3, r8 │ │ │ │ + mullt r5, pc, r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, sl, lsr #28 │ │ │ │ + addeq r6, r9, r2, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0374 │ │ │ │ + bl 0xfebd033c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpne r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r9, ror #16 │ │ │ │ + andlt pc, r5, r5, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r6, [r9], r6 @ │ │ │ │ + addeq r6, r9, lr, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd03c8 │ │ │ │ + bl 0xfebd0390 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, pc, lsr r8 @ │ │ │ │ + andlt pc, r5, fp, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r2, lsl #27 │ │ │ │ + @ instruction: 0x00896dba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd041c │ │ │ │ + bl 0xfebd03e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvc pc, r8, r1, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r5, lsl r8 @ │ │ │ │ + andlt pc, r5, r1, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, lr, lsr #26 │ │ │ │ + addeq r6, r9, r6, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0470 │ │ │ │ + bl 0xfebd0438 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq ip, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, fp, ror #31 │ │ │ │ + strdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r6, [r9], sl │ │ │ │ + addeq r6, r9, r2, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd04c4 │ │ │ │ + bl 0xfebd048c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrseq pc, r0, r2, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r1, asr #31 │ │ │ │ + andlt pc, r5, sp, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r6, lsl #25 │ │ │ │ + @ instruction: 0x00896cbe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0518 │ │ │ │ + bl 0xfebd04e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicseq pc, r4, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - mullt r5, r7, pc @ │ │ │ │ + andlt pc, r5, r3, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r2, lsr ip │ │ │ │ + addeq r6, r9, sl, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd056c │ │ │ │ + bl 0xfebd0534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncs pc, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, sp, ror #30 │ │ │ │ + andlt pc, r5, r9, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r6, [r9], lr │ │ │ │ + addeq r6, r9, r6, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd05c0 │ │ │ │ + bl 0xfebd0588 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r3, asr #30 │ │ │ │ + andlt pc, r5, pc, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, sl, lsl #23 │ │ │ │ + addeq r6, r9, r2, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0614 │ │ │ │ + bl 0xfebd05dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 96), r1 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r9, lsl pc @ │ │ │ │ + andlt pc, r5, r5, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r6, lsr fp │ │ │ │ + addeq r6, r9, lr, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0668 │ │ │ │ + bl 0xfebd0630 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicvc pc, ip, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, pc, ror #29 │ │ │ │ + strdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r2, ror #21 │ │ │ │ + addeq r6, r9, sl, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd06bc │ │ │ │ + bl 0xfebd0684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsne pc, ip, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r5, asr #29 │ │ │ │ + ldrdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, lr, lsl #21 │ │ │ │ + addeq r6, r9, r6, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0710 │ │ │ │ + bl 0xfebd06d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - mullt r5, fp, lr │ │ │ │ + andlt pc, r5, r7, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, sl, lsr sl │ │ │ │ + addeq r6, r9, r2, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0764 │ │ │ │ + bl 0xfebd072c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r1, ror lr @ │ │ │ │ + andlt pc, r5, sp, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r6, ror #19 │ │ │ │ + addeq r6, r9, lr, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd07b8 │ │ │ │ + bl 0xfebd0780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r7, asr #28 │ │ │ │ + andlt pc, r5, r3, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r6, r9, r2, r9 │ │ │ │ + addeq r6, r9, sl, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd080c │ │ │ │ + bl 0xfebd07d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biceq pc, r4, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, sp, lsl lr @ │ │ │ │ + andlt pc, r5, r9, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, lr, lsr r9 │ │ │ │ + addeq r6, r9, r6, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0860 │ │ │ │ + bl 0xfebd0828 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - strdlt pc, [r5], -r3 │ │ │ │ + strdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, sl, ror #17 │ │ │ │ + addeq r6, r9, r2, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd08b4 │ │ │ │ + bl 0xfebd087c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x61b4f644 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r9, asr #27 │ │ │ │ + ldrdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r6, r9, r6, r8 │ │ │ │ + addeq r6, r9, lr, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0908 │ │ │ │ + bl 0xfebd08d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - mullt r5, pc, sp @ │ │ │ │ + andlt pc, r5, fp, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r2, asr #16 │ │ │ │ + addeq r6, r9, sl, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd095c │ │ │ │ + bl 0xfebd0924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71bcf644 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r5, ror sp @ │ │ │ │ + andlt pc, r5, r1, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, lr, ror #15 │ │ │ │ + addeq r6, r9, r6, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd09b0 │ │ │ │ + bl 0xfebd0978 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, fp, asr #26 │ │ │ │ + andlt pc, r5, r7, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r6, r9, sl, r7 │ │ │ │ + ldrdeq r6, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0a04 │ │ │ │ + bl 0xfebd09cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrmi pc, r5, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r1, lsr #26 │ │ │ │ + andlt pc, r5, sp, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r6, asr #14 │ │ │ │ + addeq r6, r9, lr, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0a58 │ │ │ │ + bl 0xfebd0a20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl R12_usr, r5 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - strdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, r3, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r6, [r9], r2 │ │ │ │ + addeq r6, r9, sl, lsr #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0aac │ │ │ │ + bl 0xfebd0a74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q8 │ │ │ │ - vorr.i32 d16, #3072 @ 0x00000c00 │ │ │ │ + vsubw.s8 q8, q0, d12 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdavc r8, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - blx 0x3b5b70 │ │ │ │ + blx 0x6b5b38 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r4, r3, asr #25 │ │ │ │ + andlt pc, r4, pc, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r6, r9, r2, lsl #13 │ │ │ │ + @ instruction: 0x008966ba │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0b14 │ │ │ │ + bl 0xfebd0adc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q8 │ │ │ │ - vorr.i32 d16, #3072 @ 0x00000c00 │ │ │ │ + vsubw.s8 q8, q0, d12 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdavc r8, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf9d8f0aa │ │ │ │ + @ instruction: 0xf9e4f0aa │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r4, pc, lsl #25 │ │ │ │ + mullt r4, fp, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r6, r9, sl, lsl r6 │ │ │ │ + addeq r6, r9, r2, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0b7c │ │ │ │ + bl 0xfebd0b44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmvn.i32 q11, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r6], #-680 @ 0xfffffd58 │ │ │ │ + mcrr2 0, 10, pc, r2, cr10 @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, lr, asr #11 │ │ │ │ + addeq r6, r9, r6, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0bd0 │ │ │ │ + bl 0xfebd0b98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c06cfc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [ip], {170} @ 0xaa │ │ │ │ + ldc2 0, cr15, [r8], {170} @ 0xaa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, sl, ror r5 │ │ │ │ + @ instruction: 0x008965b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0c24 │ │ │ │ + bl 0xfebd0bec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 , d16, d0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff935d02 │ │ │ │ + blx 0xffc35cca │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r6, lsr #10 │ │ │ │ + addeq r6, r9, lr, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0c78 │ │ │ │ + bl 0xfebd0c40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 q8, d0, d4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfeeb5d56 │ │ │ │ + blx 0xff1b5d1e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r6, [r9], r2 │ │ │ │ + addeq r6, r9, sl, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0ccc │ │ │ │ + bl 0xfebd0c94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 q8, d16, d8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe435daa │ │ │ │ + blx 0xfe735d72 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, lr, ror r4 │ │ │ │ + @ instruction: 0x008964b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0d20 │ │ │ │ + bl 0xfebd0ce8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 , d0, d12 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x19b5dfe │ │ │ │ + blx 0x1cb5dc6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, sl, lsr #8 │ │ │ │ + addeq r6, r9, r2, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0d74 │ │ │ │ + bl 0xfebd0d3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d16, d0, d0[2] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xf35e52 │ │ │ │ + blx 0x1235e1a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r6, [r9], r6 @ │ │ │ │ + addeq r6, r9, lr, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0dc8 │ │ │ │ + bl 0xfebd0d90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d16, d16, d0[3] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x4b5ea6 │ │ │ │ + blx 0x7b5e6e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r2, lsl #7 │ │ │ │ + @ instruction: 0x008963ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0e1c │ │ │ │ + bl 0xfebd0de4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmov.i32 , #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xffa35ef8 │ │ │ │ + blx 0xffd35ec0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, lr, lsr #6 │ │ │ │ + addeq r6, r9, r6, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0e70 │ │ │ │ + bl 0xfebd0e38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c01cd4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfefb5f4c │ │ │ │ + blx 0xff2b5f14 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r6, [r9], sl │ │ │ │ + addeq r6, r9, r2, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0ec4 │ │ │ │ + bl 0xfebd0e8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmov.i32 q9, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe535fa0 │ │ │ │ + blx 0xfe835f68 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r6, lsl #5 │ │ │ │ + @ instruction: 0x008962be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0f18 │ │ │ │ + bl 0xfebd0ee0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c02cdc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1ab5ff4 │ │ │ │ + blx 0x1db5fbc │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r2, lsr r2 │ │ │ │ + addeq r6, r9, sl, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0f6c │ │ │ │ + bl 0xfebd0f34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d19, d0, d0[4] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1036048 │ │ │ │ + blx 0x1336010 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r6, [r9], lr │ │ │ │ + addeq r6, r9, r6, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0fc0 │ │ │ │ + bl 0xfebd0f88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d19, d16, d0[5] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x5b609c │ │ │ │ + blx 0x8b6064 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, sl, lsl #3 │ │ │ │ + addeq r6, r9, r2, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1014 │ │ │ │ + bl 0xfebd0fdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d20, d0, d0[6] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9eaf0aa │ │ │ │ + @ instruction: 0xf9f6f0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r6, lsr r1 │ │ │ │ + addeq r6, r9, lr, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1068 │ │ │ │ + bl 0xfebd1030 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d20, d16, d0[7] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9c0f0aa │ │ │ │ + @ instruction: 0xf9ccf0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r2, ror #1 │ │ │ │ + addeq r6, r9, sl, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd10bc │ │ │ │ + bl 0xfebd1084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmvn.i32 , #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf996f0aa │ │ │ │ + @ instruction: 0xf9a2f0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, lr, lsl #1 │ │ │ │ + addeq r6, r9, r6, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1110 │ │ │ │ + bl 0xfebd10d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c05cf4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf96cf0aa │ │ │ │ + @ instruction: 0xf978f0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, sl, lsr r0 │ │ │ │ + addeq r6, r9, r2, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1164 │ │ │ │ + bl 0xfebd112c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vqdmulh.s d23, d16, d0[0] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf942f0aa │ │ │ │ + @ instruction: 0xf94ef0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, ror #31 │ │ │ │ + addeq r6, r9, lr, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd11b8 │ │ │ │ + bl 0xfebd1180 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ vqdmulh.s d16, d0, d0[1] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf918f0aa │ │ │ │ + @ instruction: 0xf924f0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r9, r2, pc @ │ │ │ │ + addeq r5, r9, sl, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd120c │ │ │ │ + bl 0xfebd11d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ vqdmulh.s d16, d16, d0[2] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8eef0aa │ │ │ │ + @ instruction: 0xf8faf0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, lsr pc │ │ │ │ + addeq r5, r9, r6, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1260 │ │ │ │ + bl 0xfebd1228 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ vqdmulh.s d17, d0, d0[3] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8c4f0aa │ │ │ │ + @ instruction: 0xf8d0f0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, ror #29 │ │ │ │ + addeq r5, r9, r2, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd12b4 │ │ │ │ + bl 0xfebd127c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ @ instruction: 0xf2c01cd0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf89af0aa │ │ │ │ + @ instruction: 0xf8a6f0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r9, r6, lr │ │ │ │ + addeq r5, r9, lr, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1308 │ │ │ │ + bl 0xfebd12d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ vmov.i32 q9, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf870f0aa │ │ │ │ + @ instruction: 0xf87cf0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, asr #28 │ │ │ │ + addeq r5, r9, sl, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd135c │ │ │ │ + bl 0xfebd1324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ @ instruction: 0xf2c01c90 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf846f0aa │ │ │ │ + @ instruction: 0xf852f0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, ror #27 │ │ │ │ + addeq r5, r9, r6, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd13b0 │ │ │ │ + bl 0xfebd1378 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmov.i32 d18, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf81cf0aa │ │ │ │ + @ instruction: 0xf828f0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r9, sl, sp │ │ │ │ + ldrdeq r5, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1404 │ │ │ │ + bl 0xfebd13cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ @ instruction: 0xf2c02c98 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xfff2f0a9 │ │ │ │ + @ instruction: 0xfffef0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, asr #26 │ │ │ │ + addeq r5, r9, lr, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1458 │ │ │ │ + bl 0xfebd1420 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffc8f0a9 │ │ │ │ + @ instruction: 0xffd4f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r9], r2 │ │ │ │ + addeq r5, r9, sl, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd14ac │ │ │ │ + bl 0xfebd1474 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 , d16, d16 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff9ef0a9 │ │ │ │ + @ instruction: 0xffaaf0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r9, lr, ip │ │ │ │ + ldrdeq r5, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1500 │ │ │ │ + bl 0xfebd14c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 q10, d0, d20 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff74f0a9 │ │ │ │ + @ instruction: 0xff80f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, asr #24 │ │ │ │ + addeq r5, r9, r2, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1554 │ │ │ │ + bl 0xfebd151c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 q10, d16, d24 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff4af0a9 │ │ │ │ + @ instruction: 0xff56f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r9], r6 │ │ │ │ + addeq r5, r9, lr, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd15a8 │ │ │ │ + bl 0xfebd1570 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 , d0, d28 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff20f0a9 │ │ │ │ + @ instruction: 0xff2cf0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, lsr #23 │ │ │ │ + ldrdeq r5, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd15fc │ │ │ │ + bl 0xfebd15c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ @ instruction: 0xf2c05cb0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 15, cr15, cr6, cr9, {5} │ │ │ │ + @ instruction: 0xff02f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, asr #22 │ │ │ │ + addeq r5, r9, r6, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1650 │ │ │ │ + bl 0xfebd1618 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmvn.i32 d22, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 12, cr15, cr12, cr9, {5} │ │ │ │ + cdp2 0, 13, cr15, cr8, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r9], sl │ │ │ │ + addeq r5, r9, r2, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd16a4 │ │ │ │ + bl 0xfebd166c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ @ instruction: 0xf2c06cb8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 10, cr15, cr2, cr9, {5} │ │ │ │ + cdp2 0, 10, cr15, cr14, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, lsr #21 │ │ │ │ + ldrdeq r5, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd16f8 │ │ │ │ + bl 0xfebd16c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmvn.i32 d23, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 7, cr15, cr8, cr9, {5} │ │ │ │ + cdp2 0, 8, cr15, cr4, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, asr sl │ │ │ │ + addeq r5, r9, sl, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd174c │ │ │ │ + bl 0xfebd1714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vqdmulh.s d21, d0, d0[6] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 4, cr15, cr14, cr9, {5} │ │ │ │ + cdp2 0, 5, cr15, cr10, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r9], lr │ │ │ │ + addeq r5, r9, r6, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd17a0 │ │ │ │ + bl 0xfebd1768 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vmvn.i32 q11, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 2, cr15, cr4, cr9, {5} │ │ │ │ + cdp2 0, 3, cr15, cr0, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, lsr #19 │ │ │ │ + addeq r5, r9, r2, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd17f4 │ │ │ │ + bl 0xfebd17bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vmov.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [sl, #676]! @ 0x2a4 │ │ │ │ + cdp2 0, 0, cr15, cr6, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, asr r9 │ │ │ │ + addeq r5, r9, lr, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1848 │ │ │ │ + bl 0xfebd1810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vqdmulh.s d20, d16, d0[5] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r0, #676] @ 0x2a4 │ │ │ │ + ldc2l 0, cr15, [ip, #676] @ 0x2a4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, lsl #18 │ │ │ │ + addeq r5, r9, sl, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd189c │ │ │ │ + bl 0xfebd1864 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vqdmulh.s d21, d16, d0[7] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r6, #676]! @ 0x2a4 │ │ │ │ + ldc2 0, cr15, [r2, #676]! @ 0x2a4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, lsr #17 │ │ │ │ + addeq r5, r9, r6, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd18f0 │ │ │ │ + bl 0xfebd18b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ @ instruction: 0xf2c02cd4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [ip, #-676]! @ 0xfffffd5c │ │ │ │ + stc2 0, cr15, [r8, #676] @ 0x2a4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, asr r8 │ │ │ │ + umulleq r5, r9, r2, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1944 │ │ │ │ + bl 0xfebd190c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ @ instruction: 0xf2c03cdc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r2, #-676] @ 0xfffffd5c │ │ │ │ + ldc2l 0, cr15, [lr, #-676] @ 0xfffffd5c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, lsl #16 │ │ │ │ + addeq r5, r9, lr, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1998 │ │ │ │ + bl 0xfebd1960 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vqdmulh.s d20, d0, d0[4] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r8, #-676]! @ 0xfffffd5c │ │ │ │ + ldc2 0, cr15, [r4, #-676]! @ 0xfffffd5c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008957b2 │ │ │ │ + addeq r5, r9, sl, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd19ec │ │ │ │ + bl 0xfebd19b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vmov.i32 q9, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [lr], #676 @ 0x2a4 │ │ │ │ + stc2 0, cr15, [sl, #-676] @ 0xfffffd5c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, asr r7 │ │ │ │ + umulleq r5, r9, r6, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1a40 │ │ │ │ + bl 0xfebd1a08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vmull.s8 q8, d16, d0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r4], {169} @ 0xa9 │ │ │ │ + stc2l 0, cr15, [r0], #676 @ 0x2a4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, lsl #14 │ │ │ │ + addeq r5, r9, r2, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1a94 │ │ │ │ + bl 0xfebd1a5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ @ instruction: 0xf2c06cf4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [sl], #676 @ 0x2a4 │ │ │ │ + ldc2 0, cr15, [r6], #676 @ 0x2a4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008956b6 │ │ │ │ + addeq r5, r9, lr, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1ae8 │ │ │ │ + bl 0xfebd1ab0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r0], {169} @ 0xa9 │ │ │ │ + stc2 0, cr15, [ip], {169} @ 0xa9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, ror #12 │ │ │ │ + umulleq r5, r9, sl, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1b3c │ │ │ │ + bl 0xfebd1b04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mrrc2 0, 10, pc, r6, cr9 @ │ │ │ │ + stc2l 0, cr15, [r2], #-676 @ 0xfffffd5c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, lsl #12 │ │ │ │ + addeq r5, r9, r6, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1b90 │ │ │ │ + bl 0xfebd1b58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vmull.s8 , d16, d8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [ip], #-676 @ 0xfffffd5c │ │ │ │ + ldc2 0, cr15, [r8], #-676 @ 0xfffffd5c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008955ba │ │ │ │ + strdeq r5, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1be4 │ │ │ │ + bl 0xfebd1bac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ @ instruction: 0xf2c07cfc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r2], {169} @ 0xa9 │ │ │ │ + stc2 0, cr15, [lr], {169} @ 0xa9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, ror #10 │ │ │ │ + umulleq r5, r9, lr, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1c38 │ │ │ │ + bl 0xfebd1c00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmull.s8 q11, d16, d0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff6b6d12 │ │ │ │ + blx 0xff9b6cda │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, lsl r5 │ │ │ │ + addeq r5, r9, sl, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1c8c │ │ │ │ + bl 0xfebd1c54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c01cdc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfec36d66 │ │ │ │ + blx 0xfef36d2e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008954be │ │ │ │ + strdeq r5, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1ce0 │ │ │ │ + bl 0xfebd1ca8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d18, d0, d0[4] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe1b6dba │ │ │ │ + blx 0xfe4b6d82 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, ror #8 │ │ │ │ + addeq r5, r9, r2, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1d34 │ │ │ │ + bl 0xfebd1cfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ vqdmulh.s d23, d16, d0[3] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1736e0e │ │ │ │ + blx 0x1a36dd6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, lsl r4 │ │ │ │ + addeq r5, r9, lr, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1d88 │ │ │ │ + bl 0xfebd1d50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmov.i32 q8, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xcb6e62 │ │ │ │ + blx 0xfb6e2a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, asr #7 │ │ │ │ + strdeq r5, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1ddc │ │ │ │ + bl 0xfebd1da4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 q9, d16, d16 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x236eb6 │ │ │ │ + blx 0x536e7e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, ror #6 │ │ │ │ + addeq r5, r9, r6, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1e30 │ │ │ │ + bl 0xfebd1df8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff7b6f08 │ │ │ │ + blx 0xffab6ed0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, lsl r3 │ │ │ │ + addeq r5, r9, r2, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1e84 │ │ │ │ + bl 0xfebd1e4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 , d16, d24 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfed36f5c │ │ │ │ + blx 0xff036f24 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, asr #5 │ │ │ │ + strdeq r5, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1ed8 │ │ │ │ + bl 0xfebd1ea0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe2b6fb0 │ │ │ │ + blx 0xfe5b6f78 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, ror r2 │ │ │ │ + addeq r5, r9, sl, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1f2c │ │ │ │ + bl 0xfebd1ef4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d19, d16, d0[7] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1837004 │ │ │ │ + blx 0x1b36fcc │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, lsl r2 │ │ │ │ + addeq r5, r9, r6, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1f80 │ │ │ │ + bl 0xfebd1f48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmvn.i32 q10, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xdb7058 │ │ │ │ + blx 0x10b7020 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, asr #3 │ │ │ │ + addeq r5, r9, r2, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1fd4 │ │ │ │ + bl 0xfebd1f9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ @ instruction: 0xf2c05cbc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x3370ac │ │ │ │ + blx 0x637074 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, ror r1 │ │ │ │ + addeq r5, r9, lr, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2028 │ │ │ │ + bl 0xfebd1ff0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ vqdmulh.s d22, d0, d0[0] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9e0f0a9 │ │ │ │ + @ instruction: 0xf9ecf0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, lsr #2 │ │ │ │ + addeq r5, r9, sl, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd207c │ │ │ │ + bl 0xfebd2044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c05cfc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9b6f0a9 │ │ │ │ + @ instruction: 0xf9c2f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, asr #1 │ │ │ │ + addeq r5, r9, r6, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd20d0 │ │ │ │ + bl 0xfebd2098 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c00cd4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf98cf0a9 │ │ │ │ + @ instruction: 0xf998f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, ror r0 │ │ │ │ + strheq r5, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2124 │ │ │ │ + bl 0xfebd20ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmov.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf962f0a9 │ │ │ │ + @ instruction: 0xf96ef0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, lsr #32 │ │ │ │ + addeq r5, r9, lr, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2178 │ │ │ │ + bl 0xfebd2140 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ vqdmulh.s d22, d16, d0[1] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf938f0a9 │ │ │ │ + @ instruction: 0xf944f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r9], r2 │ │ │ │ + addeq r5, r9, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd21cc │ │ │ │ + bl 0xfebd2194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ vqdmulh.s d23, d0, d0[2] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf90ef0a9 │ │ │ │ + @ instruction: 0xf91af0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, ror pc │ │ │ │ + @ instruction: 0x00894fb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2220 │ │ │ │ + bl 0xfebd21e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmov.i32 d17, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8e4f0a9 │ │ │ │ + @ instruction: 0xf8f0f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, lsr #30 │ │ │ │ + addeq r4, r9, r2, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2274 │ │ │ │ + bl 0xfebd223c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c01c98 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8baf0a9 │ │ │ │ + @ instruction: 0xf8c6f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r9], r6 │ │ │ │ + addeq r4, r9, lr, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd22c8 │ │ │ │ + bl 0xfebd2290 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf890f0a9 │ │ │ │ + @ instruction: 0xf89cf0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, lsl #29 │ │ │ │ + @ instruction: 0x00894eba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd231c │ │ │ │ + bl 0xfebd22e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c04cf4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf866f0a9 │ │ │ │ + @ instruction: 0xf872f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, lsr #28 │ │ │ │ + addeq r4, r9, r6, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2370 │ │ │ │ + bl 0xfebd2338 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d18, d16, d0[5] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf83cf0a9 │ │ │ │ + @ instruction: 0xf848f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r9], sl │ │ │ │ + addeq r4, r9, r2, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd23c4 │ │ │ │ + bl 0xfebd238c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d19, d0, d0[6] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf812f0a9 │ │ │ │ + @ instruction: 0xf81ef0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, lsl #27 │ │ │ │ + @ instruction: 0x00894dbe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2418 │ │ │ │ + bl 0xfebd23e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ @ instruction: 0xf2c04cb4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffe8f0a8 │ │ │ │ + @ instruction: 0xfff4f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, lsr sp │ │ │ │ + addeq r4, r9, sl, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd246c │ │ │ │ + bl 0xfebd2434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ vmvn.i32 d21, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffbef0a8 │ │ │ │ + @ instruction: 0xffcaf0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r9], lr │ │ │ │ + addeq r4, r9, r6, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd24c0 │ │ │ │ + bl 0xfebd2488 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d19, d16, d0[6] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff94f0a8 │ │ │ │ + @ instruction: 0xffa0f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, lsl #25 │ │ │ │ + addeq r4, r9, r2, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2514 │ │ │ │ + bl 0xfebd24dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d20, d0, d0[7] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff6af0a8 │ │ │ │ + @ instruction: 0xff76f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, lsr ip │ │ │ │ + addeq r4, r9, lr, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2568 │ │ │ │ + bl 0xfebd2530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 q10, d0, d20 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff40f0a8 │ │ │ │ + @ instruction: 0xff4cf0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, ror #23 │ │ │ │ + addeq r4, r9, sl, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd25bc │ │ │ │ + bl 0xfebd2584 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 q10, d16, d24 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff16f0a8 │ │ │ │ + @ instruction: 0xff22f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, lsl #23 │ │ │ │ + addeq r4, r9, r6, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2610 │ │ │ │ + bl 0xfebd25d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 , d0, d28 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 14, cr15, cr12, cr8, {5} │ │ │ │ + cdp2 0, 15, cr15, cr8, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, lsr fp │ │ │ │ + addeq r4, r9, r2, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2664 │ │ │ │ + bl 0xfebd262c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d18, d16, d0[4] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 12, cr15, cr2, cr8, {5} │ │ │ │ + cdp2 0, 12, cr15, cr14, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, ror #21 │ │ │ │ + addeq r4, r9, lr, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd26b8 │ │ │ │ + bl 0xfebd2680 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d19, d0, d0[5] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 9, cr15, cr8, cr8, {5} │ │ │ │ + cdp2 0, 10, cr15, cr4, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r4, r9, r2, sl │ │ │ │ + addeq r4, r9, sl, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd270c │ │ │ │ + bl 0xfebd26d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c02c98 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 6, cr15, cr14, cr8, {5} │ │ │ │ + cdp2 0, 7, cr15, cr10, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, lsr sl │ │ │ │ + addeq r4, r9, r6, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2760 │ │ │ │ + bl 0xfebd2728 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 4, cr15, cr4, cr8, {5} │ │ │ │ + cdp2 0, 5, cr15, cr0, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, ror #19 │ │ │ │ + addeq r4, r9, r2, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd27b4 │ │ │ │ + bl 0xfebd277c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 , d16, d16 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 1, cr15, cr10, cr8, {5} │ │ │ │ + cdp2 0, 2, cr15, cr6, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r4, r9, r6, r9 │ │ │ │ + addeq r4, r9, lr, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2808 │ │ │ │ + bl 0xfebd27d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c01cd8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r0, #672]! @ 0x2a0 │ │ │ │ + ldc2l 0, cr15, [ip, #672]! @ 0x2a0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, asr #18 │ │ │ │ + addeq r4, r9, sl, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd285c │ │ │ │ + bl 0xfebd2824 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmov.i32 q9, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r6, #672] @ 0x2a0 │ │ │ │ + ldc2l 0, cr15, [r2, #672] @ 0x2a0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, ror #17 │ │ │ │ + addeq r4, r9, r6, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd28b0 │ │ │ │ + bl 0xfebd2878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c05cf4 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [ip, #672] @ 0x2a0 │ │ │ │ + stc2 0, cr15, [r8, #672]! @ 0x2a0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r4, r9, sl, r8 │ │ │ │ + ldrdeq r4, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2904 │ │ │ │ + bl 0xfebd28cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmvn.i32 q11, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r2, #-672]! @ 0xfffffd60 │ │ │ │ + ldc2l 0, cr15, [lr, #-672]! @ 0xfffffd60 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, asr #16 │ │ │ │ + addeq r4, r9, lr, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2958 │ │ │ │ + bl 0xfebd2920 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c06cfc │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r8, #-672] @ 0xfffffd60 │ │ │ │ + ldc2l 0, cr15, [r4, #-672] @ 0xfffffd60 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r4, [r9], r2 │ │ │ │ + addeq r4, r9, sl, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd29ac │ │ │ │ + bl 0xfebd2974 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c00cd0 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [lr, #-672] @ 0xfffffd60 │ │ │ │ + stc2 0, cr15, [sl, #-672]! @ 0xfffffd60 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r4, r9, lr, r7 │ │ │ │ + ldrdeq r4, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2a00 │ │ │ │ + bl 0xfebd29c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmov.i32 , #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r4], #672 @ 0x2a0 │ │ │ │ + stc2 0, cr15, [r0, #-672] @ 0xfffffd60 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, asr #14 │ │ │ │ + addeq r4, r9, r2, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2a54 │ │ │ │ + bl 0xfebd2a1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d20, d0, d0[6] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [sl], {168} @ 0xa8 │ │ │ │ + ldc2l 0, cr15, [r6], {168} @ 0xa8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r4, [r9], r6 │ │ │ │ + addeq r4, r9, lr, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2aa8 │ │ │ │ + bl 0xfebd2a70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d20, d16, d0[7] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r0], #672 @ 0x2a0 │ │ │ │ + stc2 0, cr15, [ip], #672 @ 0x2a0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, lsr #13 │ │ │ │ + ldrdeq r4, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2afc │ │ │ │ + bl 0xfebd2ac4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmvn.i32 , #255 @ 0x000000ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r6], #-672 @ 0xfffffd60 │ │ │ │ + stc2 0, cr15, [r2], {168} @ 0xa8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, asr #12 │ │ │ │ + addeq r4, r9, r6, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2b50 │ │ │ │ + bl 0xfebd2b18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 , d0, d12 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcrr2 0, 10, pc, ip, cr8 @ │ │ │ │ + mrrc2 0, 10, pc, r8, cr8 @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r4, [r9], sl │ │ │ │ + addeq r4, r9, r2, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2ba4 │ │ │ │ + bl 0xfebd2b6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c01c90 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r2], #-672 @ 0xfffffd60 │ │ │ │ + stc2 0, cr15, [lr], #-672 @ 0xfffffd60 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, lsr #11 │ │ │ │ + ldrdeq r4, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2bf8 │ │ │ │ + bl 0xfebd2bc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmov.i32 d18, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xffeb7cce │ │ │ │ + stc2 0, cr15, [r4], {168} @ 0xa8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, asr r5 │ │ │ │ + addeq r4, r9, sl, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2c4c │ │ │ │ + bl 0xfebd2c14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmull.s8 , d16, d0 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff437d22 │ │ │ │ + blx 0xff737cea │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r4, [r9], lr │ │ │ │ + addeq r4, r9, r6, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2ca0 │ │ │ │ + bl 0xfebd2c68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 q8, d0, d4 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe9b7d76 │ │ │ │ + blx 0xfecb7d3e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, lsr #9 │ │ │ │ + addeq r4, r9, r2, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2cf4 │ │ │ │ + bl 0xfebd2cbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 q8, d16, d8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1f37dca │ │ │ │ + blx 0xfe237d92 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, asr r4 │ │ │ │ + addeq r4, r9, lr, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2d48 │ │ │ │ + bl 0xfebd2d10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d23, d16, d0[2] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x14b7e1e │ │ │ │ + blx 0x17b7de6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, lsl #8 │ │ │ │ + addeq r4, r9, sl, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2d9c │ │ │ │ + bl 0xfebd2d64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d16, d0, d0[3] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xa37e72 │ │ │ │ + blx 0xd37e3a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, lsr #7 │ │ │ │ + addeq r4, r9, r6, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2df0 │ │ │ │ + bl 0xfebd2db8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c02cdc │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfffb7ec4 │ │ │ │ + blx 0x2b7e8e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, asr r3 │ │ │ │ + umulleq r4, r9, r2, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2e44 │ │ │ │ + bl 0xfebd2e0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d19, d0, d0[4] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff537f18 │ │ │ │ + blx 0xff837ee0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, lsl #6 │ │ │ │ + addeq r4, r9, lr, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2e98 │ │ │ │ + bl 0xfebd2e60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d19, d16, d0[5] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfeab7f6c │ │ │ │ + blx 0xfedb7f34 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008942b2 │ │ │ │ + addeq r4, r9, sl, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2eec │ │ │ │ + bl 0xfebd2eb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d22, d16, d0[0] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x2037fc0 │ │ │ │ + blx 0xfe337f88 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, asr r2 │ │ │ │ + umulleq r4, r9, r6, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2f40 │ │ │ │ + bl 0xfebd2f08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d23, d0, d0[1] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x15b8014 │ │ │ │ + blx 0x18b7fdc │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, lsl #4 │ │ │ │ + addeq r4, r9, r2, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2f94 │ │ │ │ + bl 0xfebd2f5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmov.i32 , #255 @ 0x000000ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xb38068 │ │ │ │ + blx 0xe38030 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008941b6 │ │ │ │ + addeq r4, r9, lr, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2fe8 │ │ │ │ + bl 0xfebd2fb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c01cd4 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xb80bc │ │ │ │ + blx 0x3b8084 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, ror #2 │ │ │ │ + umulleq r4, r9, sl, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd303c │ │ │ │ + bl 0xfebd3004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmov.i32 q9, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9d6f0a8 │ │ │ │ + @ instruction: 0xf9e2f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, lsl #2 │ │ │ │ + addeq r4, r9, r6, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3090 │ │ │ │ + bl 0xfebd3058 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c05cb8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9acf0a8 │ │ │ │ + @ instruction: 0xf9b8f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strheq r4, [r9], sl │ │ │ │ + strdeq r4, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd30e4 │ │ │ │ + bl 0xfebd30ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmvn.i32 d22, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf982f0a8 │ │ │ │ + @ instruction: 0xf98ef0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, rrx │ │ │ │ + umulleq r4, r9, lr, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3138 │ │ │ │ + bl 0xfebd3100 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d23, d16, d0[1] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf958f0a8 │ │ │ │ + @ instruction: 0xf964f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, lsl r0 │ │ │ │ + addeq r4, r9, sl, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd318c │ │ │ │ + bl 0xfebd3154 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d16, d0, d0[2] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf92ef0a8 │ │ │ │ + @ instruction: 0xf93af0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00893fbe │ │ │ │ + strdeq r3, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd31e0 │ │ │ │ + bl 0xfebd31a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d16, d16, d0[3] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf904f0a8 │ │ │ │ + @ instruction: 0xf910f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, ror #30 │ │ │ │ + addeq r3, r9, r2, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3234 │ │ │ │ + bl 0xfebd31fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c04cb0 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8daf0a8 │ │ │ │ + @ instruction: 0xf8e6f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, lsl pc │ │ │ │ + addeq r3, r9, lr, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3288 │ │ │ │ + bl 0xfebd3250 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmvn.i32 d21, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8b0f0a8 │ │ │ │ + @ instruction: 0xf8bcf0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, asr #29 │ │ │ │ + strdeq r3, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd32dc │ │ │ │ + bl 0xfebd32a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmvn.i32 d22, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf886f0a8 │ │ │ │ + @ instruction: 0xf892f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, ror #28 │ │ │ │ + addeq r3, r9, r6, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3330 │ │ │ │ + bl 0xfebd32f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c06cbc │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf85cf0a8 │ │ │ │ + @ instruction: 0xf868f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, lsl lr │ │ │ │ + addeq r3, r9, r2, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3384 │ │ │ │ + bl 0xfebd334c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d23, d0, d0[0] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf832f0a8 │ │ │ │ + @ instruction: 0xf83ef0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, asr #27 │ │ │ │ + strdeq r3, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd33d8 │ │ │ │ + bl 0xfebd33a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 q10, d16, d28 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf808f0a8 │ │ │ │ + @ instruction: 0xf814f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, ror sp │ │ │ │ + addeq r3, r9, sl, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd342c │ │ │ │ + bl 0xfebd33f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmvn.i32 d21, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffdef0a7 │ │ │ │ + @ instruction: 0xffeaf0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, lsl sp │ │ │ │ + addeq r3, r9, r6, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3480 │ │ │ │ + bl 0xfebd3448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c05cb4 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffb4f0a7 │ │ │ │ + @ instruction: 0xffc0f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, asr #25 │ │ │ │ + addeq r3, r9, r2, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd34d4 │ │ │ │ + bl 0xfebd349c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 , d0, d16 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff8af0a7 │ │ │ │ + @ instruction: 0xff96f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, ror ip │ │ │ │ + addeq r3, r9, lr, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3528 │ │ │ │ + bl 0xfebd34f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 , d16, d20 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff60f0a7 │ │ │ │ + @ instruction: 0xff6cf0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, lsr #24 │ │ │ │ + addeq r3, r9, sl, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd357c │ │ │ │ + bl 0xfebd3544 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 q10, d0, d24 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff36f0a7 │ │ │ │ + @ instruction: 0xff42f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, asr #23 │ │ │ │ + addeq r3, r9, r6, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd35d0 │ │ │ │ + bl 0xfebd3598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmull.s8 , d16, d24 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff0cf0a7 │ │ │ │ + @ instruction: 0xff18f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, ror fp │ │ │ │ + @ instruction: 0x00893bb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3624 │ │ │ │ + bl 0xfebd35ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmull.s8 q10, d0, d28 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 14, cr15, cr2, cr7, {5} │ │ │ │ + cdp2 0, 14, cr15, cr14, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, lsr #22 │ │ │ │ + addeq r3, r9, lr, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3678 │ │ │ │ + bl 0xfebd3640 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c01c94 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 11, cr15, cr8, cr7, {5} │ │ │ │ + cdp2 0, 12, cr15, cr4, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r3, [r9], r2 │ │ │ │ + addeq r3, r9, sl, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd36cc │ │ │ │ + bl 0xfebd3694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmov.i32 d18, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 8, cr15, cr14, cr7, {5} │ │ │ │ + cdp2 0, 9, cr15, cr10, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, ror sl │ │ │ │ + @ instruction: 0x00893ab6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3720 │ │ │ │ + bl 0xfebd36e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c02c9c │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 6, cr15, cr4, cr7, {5} │ │ │ │ + cdp2 0, 7, cr15, cr0, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, lsr #20 │ │ │ │ + addeq r3, r9, r2, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3774 │ │ │ │ + bl 0xfebd373c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmull.s8 q9, d16, d16 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 3, cr15, cr10, cr7, {5} │ │ │ │ + cdp2 0, 4, cr15, cr6, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r3, [r9], r6 │ │ │ │ + addeq r3, r9, lr, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd37c8 │ │ │ │ + bl 0xfebd3790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 1, cr15, cr0, cr7, {5} │ │ │ │ + cdp2 0, 1, cr15, cr12, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, lsl #19 │ │ │ │ + @ instruction: 0x008939ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd381c │ │ │ │ + bl 0xfebd37e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 q8, d0, d8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r6, #668]! @ 0x29c │ │ │ │ + ldc2l 0, cr15, [r2, #668]! @ 0x29c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, lsr #18 │ │ │ │ + addeq r3, r9, r6, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3870 │ │ │ │ + bl 0xfebd3838 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 q8, d16, d12 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [ip, #668]! @ 0x29c │ │ │ │ + stc2l 0, cr15, [r8, #668] @ 0x29c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r3, [r9], sl │ │ │ │ + addeq r3, r9, r2, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd38c4 │ │ │ │ + bl 0xfebd388c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmov.i32 d17, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r2, #668] @ 0x29c │ │ │ │ + ldc2 0, cr15, [lr, #668] @ 0x29c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, lsl #17 │ │ │ │ + @ instruction: 0x008938be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3918 │ │ │ │ + bl 0xfebd38e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c01c98 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r8, #-668]! @ 0xfffffd64 │ │ │ │ + ldc2l 0, cr15, [r4, #-668]! @ 0xfffffd64 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, lsr r8 │ │ │ │ + addeq r3, r9, sl, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd396c │ │ │ │ + bl 0xfebd3934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [lr, #-668]! @ 0xfffffd64 │ │ │ │ + stc2l 0, cr15, [sl, #-668] @ 0xfffffd64 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r3, [r9], lr │ │ │ │ + addeq r3, r9, r6, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd39c0 │ │ │ │ + bl 0xfebd3988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmvn.i32 q11, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r4, #-668] @ 0xfffffd64 │ │ │ │ + stc2 0, cr15, [r0, #-668]! @ 0xfffffd64 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, lsl #15 │ │ │ │ + addeq r3, r9, r2, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3a14 │ │ │ │ + bl 0xfebd39dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [sl], #668 @ 0x29c │ │ │ │ + ldc2l 0, cr15, [r6], #668 @ 0x29c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, lsr r7 │ │ │ │ + addeq r3, r9, lr, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3a68 │ │ │ │ + bl 0xfebd3a30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 , d16, d4 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r0], {167} @ 0xa7 │ │ │ │ + stc2l 0, cr15, [ip], {167} @ 0xa7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, ror #13 │ │ │ │ + addeq r3, r9, sl, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3abc │ │ │ │ + bl 0xfebd3a84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c00c90 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r6], {167} @ 0xa7 │ │ │ │ + stc2 0, cr15, [r2], #668 @ 0x29c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, lsl #13 │ │ │ │ + addeq r3, r9, r6, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3b10 │ │ │ │ + bl 0xfebd3ad8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmov.i32 d17, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [ip], #-668 @ 0xfffffd64 │ │ │ │ + ldc2l 0, cr15, [r8], #-668 @ 0xfffffd64 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, lsr r6 │ │ │ │ + addeq r3, r9, r2, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3b64 │ │ │ │ + bl 0xfebd3b2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c04cf0 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcrr2 0, 10, pc, r2, cr7 @ │ │ │ │ + mcrr2 0, 10, pc, lr, cr7 @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, ror #11 │ │ │ │ + addeq r3, r9, lr, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3bb8 │ │ │ │ + bl 0xfebd3b80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmvn.i32 , #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r8], {167} @ 0xa7 │ │ │ │ + stc2 0, cr15, [r4], #-668 @ 0xfffffd64 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r3, r9, r2, r5 │ │ │ │ + addeq r3, r9, sl, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3c0c │ │ │ │ + bl 0xfebd3bd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c05cf8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xffc38cde │ │ │ │ + blx 0xfff38ca6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, lsr r5 │ │ │ │ + addeq r3, r9, r6, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3c60 │ │ │ │ + bl 0xfebd3c28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d18, d0, d0[2] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, r7, asr #23 │ │ │ │ + ldrdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, ror #9 │ │ │ │ + addeq r3, r9, r2, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3cb0 │ │ │ │ + bl 0xfebd3c78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d18, d16, d0[3] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - mullt r3, pc, fp @ │ │ │ │ + andlt pc, r3, fp, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r3, r9, sl, r4 │ │ │ │ + ldrdeq r3, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3d00 │ │ │ │ + bl 0xfebd3cc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, r7, ror fp @ │ │ │ │ + andlt pc, r3, r3, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, asr #8 │ │ │ │ + addeq r3, r9, r2, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3d50 │ │ │ │ + bl 0xfebd3d18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 , q8, d20 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, pc, asr #22 │ │ │ │ + andlt pc, r3, fp, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r3, [r9], sl │ │ │ │ + addeq r3, r9, r2, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3da0 │ │ │ │ + bl 0xfebd3d68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 q11, q0, d24 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, r7, lsr #22 │ │ │ │ + andlt pc, r3, r3, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, lsr #7 │ │ │ │ + addeq r3, r9, r2, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3df0 │ │ │ │ + bl 0xfebd3db8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 q11, q8, d28 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - strdlt pc, [r3], -pc @ │ │ │ │ + andlt pc, r3, fp, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, asr r3 │ │ │ │ + umulleq r3, r9, r2, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3e40 │ │ │ │ + bl 0xfebd3e08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d21, d0, d0[4] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - ldrdlt pc, [r3], -r7 │ │ │ │ + andlt pc, r3, r3, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, lsl #6 │ │ │ │ + addeq r3, r9, r2, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3e90 │ │ │ │ + bl 0xfebd3e58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d21, d16, d0[5] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, pc, lsr #21 │ │ │ │ + @ instruction: 0xb003fabb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008932ba │ │ │ │ + strdeq r3, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3ee0 │ │ │ │ + bl 0xfebd3ea8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d22, d0, d0[6] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, r7, lsl #21 │ │ │ │ + mullt r3, r3, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, ror #4 │ │ │ │ + addeq r3, r9, r2, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3f30 │ │ │ │ + bl 0xfebd3ef8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 d16, d28, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, pc, asr sl @ │ │ │ │ + andlt pc, r3, fp, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, lsl r2 │ │ │ │ + addeq r3, r9, r2, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3f80 │ │ │ │ + bl 0xfebd3f48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d17, d0, d0[0] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, r7, lsr sl @ │ │ │ │ + andlt pc, r3, r3, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, asr #3 │ │ │ │ + addeq r3, r9, r2, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3fd0 │ │ │ │ + bl 0xfebd3f98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d17, d16, d0[1] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, pc, lsl #20 │ │ │ │ + andlt pc, r3, fp, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, ror r1 │ │ │ │ + @ instruction: 0x008931b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4020 │ │ │ │ + bl 0xfebd3fe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 q9, q8, d12 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, r7, ror #19 │ │ │ │ + strdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, lsr #2 │ │ │ │ + addeq r3, r9, r2, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4070 │ │ │ │ + bl 0xfebd4038 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - @ instruction: 0xb003f9bf │ │ │ │ + andlt pc, r3, fp, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r3, [r9], sl │ │ │ │ + addeq r3, r9, r2, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd40c0 │ │ │ │ + bl 0xfebd4088 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 , q8, d4 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - mullt r3, r7, r9 │ │ │ │ + andlt pc, r3, r3, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, lsl #1 │ │ │ │ + addeq r3, r9, r2, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4110 │ │ │ │ + bl 0xfebd40d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 q9, q0, d8 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, pc, ror #18 │ │ │ │ + andlt pc, r3, fp, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, sl, lsr r0 │ │ │ │ + addeq r3, r9, r2, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4160 │ │ │ │ + bl 0xfebd4128 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vsra.s64 d20, d12, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, r7, asr #18 │ │ │ │ + andlt pc, r3, r3, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, ror #31 │ │ │ │ + addeq r3, r9, r2, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd41b0 │ │ │ │ + bl 0xfebd4178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, pc, lsl r9 @ │ │ │ │ + andlt pc, r3, fp, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r2, r9, sl, pc @ │ │ │ │ + ldrdeq r2, [r9], r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4200 │ │ │ │ + bl 0xfebd41c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vsra.s64 d19, d4, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - strdlt pc, [r3], -r7 │ │ │ │ + andlt pc, r3, r3, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, asr #30 │ │ │ │ + addeq r2, r9, r2, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4250 │ │ │ │ + bl 0xfebd4218 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, pc, asr #17 │ │ │ │ + ldrdlt pc, [r3], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r2, [r9], sl │ │ │ │ + addeq r2, r9, r2, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd42a0 │ │ │ │ + bl 0xfebd4268 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 , q2, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, r7, lsr #17 │ │ │ │ + @ instruction: 0xb003f8b3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, lsr #29 │ │ │ │ + addeq r2, r9, r2, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd42f0 │ │ │ │ + bl 0xfebd42b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, pc, ror r8 @ │ │ │ │ + andlt pc, r3, fp, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, asr lr │ │ │ │ + umulleq r2, r9, r2, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4340 │ │ │ │ + bl 0xfebd4308 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 q10, q6, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, r7, asr r8 @ │ │ │ │ + andlt pc, r3, r3, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, lsl #28 │ │ │ │ + addeq r2, r9, r2, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4390 │ │ │ │ + bl 0xfebd4358 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, pc, lsr #16 │ │ │ │ + andlt pc, r3, fp, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00892dba │ │ │ │ + strdeq r2, [r9], r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd43e0 │ │ │ │ + bl 0xfebd43a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vsra.s64 d23, d20, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, r7, lsl #16 │ │ │ │ + andlt pc, r3, r3, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, ror #26 │ │ │ │ + addeq r2, r9, r2, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4430 │ │ │ │ + bl 0xfebd43f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - ldrdlt pc, [r3], -pc @ │ │ │ │ + andlt pc, r3, fp, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, lsl sp │ │ │ │ + addeq r2, r9, r2, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4480 │ │ │ │ + bl 0xfebd4448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d22, d16, d0[7] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - @ instruction: 0xb003ffb7 │ │ │ │ + andlt pc, r3, r3, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, asr #25 │ │ │ │ + addeq r2, r9, r2, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd44d0 │ │ │ │ + bl 0xfebd4498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, pc, lsl #31 │ │ │ │ + mullt r3, fp, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, ror ip │ │ │ │ + @ instruction: 0x00892cb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4520 │ │ │ │ + bl 0xfebd44e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r7, ror #30 │ │ │ │ + andlt pc, r3, r3, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, lsr #24 │ │ │ │ + addeq r2, r9, r2, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4570 │ │ │ │ + bl 0xfebd4538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, pc, lsr pc @ │ │ │ │ + andlt pc, r3, fp, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r2, [r9], sl │ │ │ │ + addeq r2, r9, r2, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd45c0 │ │ │ │ + bl 0xfebd4588 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vsra.s64 q8, q14, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r7, lsl pc @ │ │ │ │ + andlt pc, r3, r3, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, lsl #23 │ │ │ │ + addeq r2, r9, r2, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4610 │ │ │ │ + bl 0xfebd45d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, pc, ror #29 │ │ │ │ + strdlt pc, [r3], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, sl, lsr fp │ │ │ │ + addeq r2, r9, r2, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4660 │ │ │ │ + bl 0xfebd4628 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c04cf0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 12, cr15, cr4, cr6, {5} │ │ │ │ + cdp2 0, 13, cr15, cr0, cr6, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, ror #21 │ │ │ │ + addeq r2, r9, r2, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd46b4 │ │ │ │ + bl 0xfebd467c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmvn.i32 , #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 9, cr15, cr10, cr6, {5} │ │ │ │ + cdp2 0, 10, cr15, cr6, cr6, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r2, r9, r6, sl │ │ │ │ + addeq r2, r9, lr, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4708 │ │ │ │ + bl 0xfebd46d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c05cf8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 7, cr15, cr0, cr6, {5} │ │ │ │ + cdp2 0, 7, cr15, cr12, cr6, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, asr #20 │ │ │ │ + addeq r2, r9, sl, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd475c │ │ │ │ + bl 0xfebd4724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmvn.i32 q11, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 4, cr15, cr6, cr6, {5} │ │ │ │ + cdp2 0, 5, cr15, cr2, cr6, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, ror #19 │ │ │ │ + addeq r2, r9, r6, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd47b0 │ │ │ │ + bl 0xfebd4778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 1, cr15, cr12, cr6, {5} │ │ │ │ + cdp2 0, 2, cr15, cr8, cr6, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r2, r9, sl, r9 │ │ │ │ + ldrdeq r2, [r9], r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4804 │ │ │ │ + bl 0xfebd47cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 , d16, d4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r2, #664]! @ 0x298 │ │ │ │ + ldc2l 0, cr15, [lr, #664]! @ 0x298 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, asr #18 │ │ │ │ + addeq r2, r9, lr, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4858 │ │ │ │ + bl 0xfebd4820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c01c94 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r8, #664] @ 0x298 │ │ │ │ + ldc2l 0, cr15, [r4, #664] @ 0x298 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r2, [r9], r2 @ │ │ │ │ + addeq r2, r9, sl, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd48ac │ │ │ │ + bl 0xfebd4874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmov.i32 d18, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [lr, #664] @ 0x298 │ │ │ │ + stc2 0, cr15, [sl, #664]! @ 0x298 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r2, r9, lr, r8 │ │ │ │ + ldrdeq r2, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4900 │ │ │ │ + bl 0xfebd48c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c02c9c │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r4, #-664]! @ 0xfffffd68 │ │ │ │ + stc2 0, cr15, [r0, #664] @ 0x298 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, asr #16 │ │ │ │ + addeq r2, r9, r2, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4954 │ │ │ │ + bl 0xfebd491c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmull.s8 q8, d0, d8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [sl, #-664] @ 0xfffffd68 │ │ │ │ + ldc2l 0, cr15, [r6, #-664] @ 0xfffffd68 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r2, [r9], r6 │ │ │ │ + addeq r2, r9, lr, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd49a8 │ │ │ │ + bl 0xfebd4970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmull.s8 q8, d16, d12 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r0, #-664]! @ 0xfffffd68 │ │ │ │ + stc2 0, cr15, [ip, #-664]! @ 0xfffffd68 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, lsr #15 │ │ │ │ + ldrdeq r2, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd49fc │ │ │ │ + bl 0xfebd49c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmov.i32 d17, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r6], #664 @ 0x298 │ │ │ │ + stc2 0, cr15, [r2, #-664] @ 0xfffffd68 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, asr #14 │ │ │ │ + addeq r2, r9, r6, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4a50 │ │ │ │ + bl 0xfebd4a18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d20, d0, d0[7] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [ip], {166} @ 0xa6 │ │ │ │ + ldc2l 0, cr15, [r8], {166} @ 0xa6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r2, [r9], sl │ │ │ │ + addeq r2, r9, r2, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4aa4 │ │ │ │ + bl 0xfebd4a6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c05cb8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r2], #664 @ 0x298 │ │ │ │ + stc2 0, cr15, [lr], #664 @ 0x298 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, lsr #13 │ │ │ │ + ldrdeq r2, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4af8 │ │ │ │ + bl 0xfebd4ac0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmvn.i32 d22, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r8], #-664 @ 0xfffffd68 │ │ │ │ + stc2 0, cr15, [r4], {166} @ 0xa6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, asr r6 │ │ │ │ + addeq r2, r9, sl, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4b4c │ │ │ │ + bl 0xfebd4b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d22, d16, d0[0] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcrr2 0, 10, pc, lr, cr6 @ │ │ │ │ + mrrc2 0, 10, pc, sl, cr6 @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r2, [r9], lr │ │ │ │ + addeq r2, r9, r6, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4ba0 │ │ │ │ + bl 0xfebd4b68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 q10, d0, d28 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r4], #-664 @ 0xfffffd68 │ │ │ │ + ldc2 0, cr15, [r0], #-664 @ 0xfffffd68 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, lsr #11 │ │ │ │ + addeq r2, r9, r2, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4bf4 │ │ │ │ + bl 0xfebd4bbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c04cb0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfff39cc2 │ │ │ │ + stc2 0, cr15, [r6], {166} @ 0xa6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, asr r5 │ │ │ │ + addeq r2, r9, lr, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4c48 │ │ │ │ + bl 0xfebd4c10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmvn.i32 d21, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff4b9d16 │ │ │ │ + blx 0xff7b9cde │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, lsl #10 │ │ │ │ + addeq r2, r9, sl, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4c9c │ │ │ │ + bl 0xfebd4c64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d18, d16, d0[4] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfea39d6a │ │ │ │ + blx 0xfed39d32 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, lsr #9 │ │ │ │ + addeq r2, r9, r6, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4cf0 │ │ │ │ + bl 0xfebd4cb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d19, d0, d0[5] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1fb9dbe │ │ │ │ + blx 0xfe2b9d86 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, asr r4 │ │ │ │ + umulleq r2, r9, r2, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4d44 │ │ │ │ + bl 0xfebd4d0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d19, d16, d0[6] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1539e12 │ │ │ │ + blx 0x1839dda │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, lsl #8 │ │ │ │ + addeq r2, r9, lr, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4d98 │ │ │ │ + bl 0xfebd4d60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d16, d0, d0[3] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xab9e66 │ │ │ │ + blx 0xdb9e2e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008923b2 │ │ │ │ + addeq r2, r9, sl, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4dec │ │ │ │ + bl 0xfebd4db4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c00cd0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x39eb8 │ │ │ │ + blx 0x339e82 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, asr r3 │ │ │ │ + umulleq r2, r9, r6, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4e40 │ │ │ │ + bl 0xfebd4e08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmov.i32 , #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff5b9f0c │ │ │ │ + blx 0xff8b9ed4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, lsl #6 │ │ │ │ + addeq r2, r9, r2, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4e94 │ │ │ │ + bl 0xfebd4e5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c01cd8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfeb39f60 │ │ │ │ + blx 0xfee39f28 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008922b6 │ │ │ │ + addeq r2, r9, lr, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4ee8 │ │ │ │ + bl 0xfebd4eb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmov.i32 q9, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe0b9fb4 │ │ │ │ + blx 0xfe3b9f7c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, ror #4 │ │ │ │ + umulleq r2, r9, sl, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4f3c │ │ │ │ + bl 0xfebd4f04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d23, d0, d0[1] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x163a008 │ │ │ │ + blx 0x1939fd0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, lsl #4 │ │ │ │ + addeq r2, r9, r6, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4f90 │ │ │ │ + bl 0xfebd4f58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d23, d16, d0[2] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xbba05c │ │ │ │ + blx 0xeba024 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008921ba │ │ │ │ + strdeq r2, [r9], r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4fe4 │ │ │ │ + bl 0xfebd4fac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6403004 │ │ │ │ vmvn.i32 d21, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x13a0b0 │ │ │ │ + blx 0x43a078 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, ror #2 │ │ │ │ + umulleq r2, r9, lr, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd5038 │ │ │ │ + bl 0xfebd5000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6403004 │ │ │ │ @ instruction: 0xf2c05cbc │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9d8f0a6 │ │ │ │ + @ instruction: 0xf9e4f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, lsl r1 │ │ │ │ + addeq r2, r9, sl, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd508c │ │ │ │ + bl 0xfebd5054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vqdmulh.s d20, d16, d0[4] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9aef0a6 │ │ │ │ + @ instruction: 0xf9baf0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strheq r2, [r9], lr │ │ │ │ + strdeq r2, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd50e0 │ │ │ │ + bl 0xfebd50a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ @ instruction: 0xf2c03cd8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf984f0a6 │ │ │ │ + @ instruction: 0xf990f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, rrx │ │ │ │ + addeq r2, r9, r2, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd5134 │ │ │ │ + bl 0xfebd50fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vmov.i32 q10, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf95af0a6 │ │ │ │ + @ instruction: 0xf966f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, lsl r0 │ │ │ │ + addeq r2, r9, lr, asr #32 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5188 │ │ │ │ + bl 0xfebd5150 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vaddw.s8 q10, q8, d28 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a69403 │ │ │ │ - andlt pc, r4, fp, lsl #19 │ │ │ │ + mullt r4, r7, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, r2, asr #31 │ │ │ │ + strdeq r1, [r9], sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd51e4 │ │ │ │ + bl 0xfebd51ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a69403 │ │ │ │ - andlt pc, r4, sp, asr r9 @ │ │ │ │ + andlt pc, r4, r9, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, r6, ror #30 │ │ │ │ + umulleq r1, r9, lr, pc @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5240 │ │ │ │ + bl 0xfebd5208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 d21, d20, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a69403 │ │ │ │ - andlt pc, r4, pc, lsr #18 │ │ │ │ + andlt pc, r4, fp, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, sl, lsl #30 │ │ │ │ + addeq r1, r9, r2, asr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd529c │ │ │ │ + bl 0xfebd5264 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a69403 │ │ │ │ - andlt pc, r4, r1, lsl #18 │ │ │ │ + andlt pc, r4, sp, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, lr, lsr #29 │ │ │ │ + addeq r1, r9, r6, ror #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd52f8 │ │ │ │ + bl 0xfebd52c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vaddw.s8 , q8, d20 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a69403 │ │ │ │ - ldrdlt pc, [r4], -r3 │ │ │ │ + ldrdlt pc, [r4], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, r2, asr lr │ │ │ │ + addeq r1, r9, sl, lsl #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5354 │ │ │ │ + bl 0xfebd531c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vaddw.s8 q10, q0, d24 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a69403 │ │ │ │ - andlt pc, r4, r5, lsr #17 │ │ │ │ + @ instruction: 0xb004f8b1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - strdeq r1, [r9], r6 │ │ │ │ + addeq r1, r9, lr, lsr #28 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdacs r0, {r2, r7, ip, sp, pc} │ │ │ │ streq pc, [r1], #-256 @ 0xffffff00 │ │ │ │ ldrcs fp, [r0, #-3860] @ 0xfffff0ec │ │ │ │ @@ -112561,1518 +112547,1513 @@ │ │ │ │ @ instruction: 0xf8dd4620 │ │ │ │ @ instruction: 0x460f903c │ │ │ │ ldrsbtge pc, [r0], -sp @ │ │ │ │ strls r9, [r0, #-3597] @ 0xfffff1f3 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ andls pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf0bb9301 │ │ │ │ - bl 0xfedfc670 │ │ │ │ + bl 0xfedfc668 │ │ │ │ strtmi r0, [r0], -sl, lsl #10 │ │ │ │ - bl 0x1a0fadc │ │ │ │ + bl 0x1a0faa4 │ │ │ │ ldrtmi r0, [r9], -r6, asr #12 │ │ │ │ eorsls pc, ip, sp, asr #17 │ │ │ │ eorshi pc, r8, sp, asr #17 │ │ │ │ strpl lr, [ip], -sp, asr #19 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0bb47f0 │ │ │ │ - svclt 0x0000ba23 │ │ │ │ + svclt 0x0000ba2f │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ ldmib sp, {r3, r8, r9, sp}^ │ │ │ │ addmi r6, r3, r6, lsl #14 │ │ │ │ @ instruction: 0xce08e9dd │ │ │ │ - b 0x144ebf8 │ │ │ │ + b 0x144ebc0 │ │ │ │ stmib sp, {r0, r1, r5, r6, r7, fp, ip, sp, lr}^ │ │ │ │ - bl 0x1a71a4c │ │ │ │ + bl 0x1a71a14 │ │ │ │ strmi r0, [r0, #1095]! @ 0x447 │ │ │ │ adcmi fp, fp, #8, 30 │ │ │ │ mvnsmi fp, #4, 30 │ │ │ │ stmib sp, {r2, r3, r4, r5, r6, r7, r8, r9, lr}^ │ │ │ │ pop {r1, r2, sl, ip, lr} │ │ │ │ @ instruction: 0xf0bb41f0 │ │ │ │ - svclt 0x0000ba07 │ │ │ │ + svclt 0x0000ba13 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ - beq 0xfa660 │ │ │ │ + beq 0xfa628 │ │ │ │ strvc lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ stmdbhi lr, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - b 0x166a76c │ │ │ │ + b 0x166a734 │ │ │ │ eorle r0, r8, r5, lsl #6 │ │ │ │ @ instruction: 0xf6cf2000 │ │ │ │ @ instruction: 0x261070ff │ │ │ │ and r2, r9, r0, lsl #2 │ │ │ │ movweq lr, #23127 @ 0x5a57 │ │ │ │ andcs fp, r8, r4, lsl #30 │ │ │ │ andsle r2, lr, r0, lsl #2 │ │ │ │ vst1.8 {d18-d20}, [pc], r8 │ │ │ │ tstcs r0, pc, ror r0 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ stmdbhi r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xffb6f0ba │ │ │ │ + @ instruction: 0xffc2f0ba │ │ │ │ @ instruction: 0x46501bf6 │ │ │ │ - bl 0x19cfb30 │ │ │ │ + bl 0x19cfaf8 │ │ │ │ strtmi r0, [r1], -r5, asr #10 │ │ │ │ eorsls pc, ip, sp, asr #17 │ │ │ │ eorshi pc, r8, sp, asr #17 │ │ │ │ strvs lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0bb47f0 │ │ │ │ - andscs fp, r0, r9, asr #19 │ │ │ │ + @ instruction: 0x2010b9d5 │ │ │ │ stmib sp, {r8, sp}^ │ │ │ │ strtmi r0, [r1], -ip, lsl #2 │ │ │ │ @ instruction: 0xf8cd4650 │ │ │ │ @ instruction: 0xf8cd903c │ │ │ │ andlt r8, r4, r8, lsr r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - ldmiblt sl!, {r0, r1, r3, r4, r5, r7, ip, sp, lr, pc} │ │ │ │ + stmiblt r6, {r0, r1, r3, r4, r5, r7, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ ldmib sp, {r1, r2, r6, sl, fp, ip}^ │ │ │ │ ldmib sp, {r2, r3, r8, fp, pc}^ │ │ │ │ lslslt r5, lr, #14 │ │ │ │ @ instruction: 0xf64f2100 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, ip, sp, lr}^ │ │ │ │ strtmi r0, [r1], -r0, lsl #2 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0ba5702 │ │ │ │ - shsub16mi pc, r0, fp @ │ │ │ │ + ldrtmi pc, [r0], -r7, lsl #31 @ │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ strls r9, [lr, #-1807] @ 0xfffff8f1 │ │ │ │ stmdbhi ip, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0bb43f0 │ │ │ │ - rscscs fp, pc, pc, ror r8 @ │ │ │ │ + rscscs fp, pc, fp, lsl #17 │ │ │ │ strb r2, [r8, r0, lsl #2]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ - beq 0xfa74c │ │ │ │ + beq 0xfa714 │ │ │ │ strvc lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ stmdbhi lr, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - b 0x166a858 │ │ │ │ + b 0x166a820 │ │ │ │ eorle r0, r8, r5, lsl #6 │ │ │ │ @ instruction: 0xf6cf2000 │ │ │ │ @ instruction: 0x261070ff │ │ │ │ and r2, r9, r0, lsl #2 │ │ │ │ movweq lr, #23127 @ 0x5a57 │ │ │ │ andcs fp, r8, r4, lsl #30 │ │ │ │ andsle r2, lr, r0, lsl #2 │ │ │ │ vst1.8 {d18-d20}, [pc], r8 │ │ │ │ tstcs r0, pc, ror r0 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ stmdbhi r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xff40f0ba │ │ │ │ + @ instruction: 0xff4cf0ba │ │ │ │ @ instruction: 0x46501bf6 │ │ │ │ - bl 0x19cfc1c │ │ │ │ + bl 0x19cfbe4 │ │ │ │ strtmi r0, [r1], -r5, asr #10 │ │ │ │ eorsls pc, ip, sp, asr #17 │ │ │ │ eorshi pc, r8, sp, asr #17 │ │ │ │ strvs lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0bb47f0 │ │ │ │ - andscs fp, r0, r9, lsr #17 │ │ │ │ + @ instruction: 0x2010b8b5 │ │ │ │ stmib sp, {r8, sp}^ │ │ │ │ strtmi r0, [r1], -ip, lsl #2 │ │ │ │ @ instruction: 0xf8cd4650 │ │ │ │ @ instruction: 0xf8cd903c │ │ │ │ andlt r8, r4, r8, lsr r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - ldmlt sl, {r0, r1, r3, r4, r5, r7, ip, sp, lr, pc} │ │ │ │ + stmialt r6!, {r0, r1, r3, r4, r5, r7, ip, sp, lr, pc} │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ - blt 0xfba6bc │ │ │ │ + blt 0x12ba684 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebd55dc │ │ │ │ + bl 0xfebd55a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d9, d0 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ vcge.s8 d16, d5, d19 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ addcs r0, ip, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1bd9000 │ │ │ │ - svclt 0x0000f8e3 │ │ │ │ + svclt 0x0000f8ef │ │ │ │ @ instruction: 0xf04fb570 │ │ │ │ - blls 0x181428 │ │ │ │ - blx 0x3a5820 │ │ │ │ + blls 0x1813f0 │ │ │ │ + blx 0x3a57e8 │ │ │ │ subsmi pc, ip, #0, 24 │ │ │ │ vfmsvc.f32 s29, s24, s30 │ │ │ │ strbeq lr, [r5, #-2917] @ 0xfffff49b │ │ │ │ movwvs lr, #27101 @ 0x69dd │ │ │ │ svclt 0x000845ae │ │ │ │ andle r4, r5, r4, lsr #11 │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stmdalt r8!, {r0, r1, r3, r4, r5, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt r4!, {r0, r1, r3, r4, r5, r7, ip, sp, lr, pc}^ │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ pop {r2, r8, sl, lr} │ │ │ │ @ instruction: 0xf0ba4070 │ │ │ │ - svclt 0x0000ba05 │ │ │ │ + svclt 0x0000ba11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd564c │ │ │ │ + bl 0xfebd5614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ - @ instruction: 0xff88f0a4 │ │ │ │ + @ instruction: 0xff94f0a4 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ adcmi pc, r4, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8c0f0ab │ │ │ │ - blcs 0x11a340 │ │ │ │ + @ instruction: 0xf8ccf0ab │ │ │ │ + blcs 0x11a308 │ │ │ │ ldcle 0, cr13, [r6], {26} │ │ │ │ stmdale r3!, {r0, r8, r9, fp, sp} │ │ │ │ andne lr, r5, r5, asr #20 │ │ │ │ @ instruction: 0xf0a52508 │ │ │ │ - tstpcs r0, #11520 @ p-variant is OBSOLETE @ 0x2d00 │ │ │ │ + tstpcs r0, #14592 @ p-variant is OBSOLETE @ 0x3900 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - blx 0xff63a73c │ │ │ │ + blx 0xff93a704 │ │ │ │ strtmi r2, [r0], -r4, lsl #4 │ │ │ │ @ instruction: 0x41a4f640 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7dd4070 │ │ │ │ - blcc 0x1adfbc │ │ │ │ + blcc 0x1adffc │ │ │ │ stmdale fp, {r0, r8, r9, fp, sp} │ │ │ │ strcs r4, [r4, #-1576] @ 0xfffff9d8 │ │ │ │ - ldc2 0, cr15, [r6], {165} @ 0xa5 │ │ │ │ + stc2 0, cr15, [r2], #-660 @ 0xfffffd6c │ │ │ │ @ instruction: 0x46022314 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0aa9500 │ │ │ │ - @ instruction: 0xe7e7fabf │ │ │ │ + strb pc, [r7, fp, asr #21]! @ │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ - blmi 0x13e988 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ + blmi 0x13e950 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1bd5243 │ │ │ │ - svclt 0x0000f875 │ │ │ │ - eorseq r9, r3, r8, ror #4 │ │ │ │ - strcs fp, [r0], #-1040 @ 0xfffffbf0 │ │ │ │ - addvs r2, r4, r1, lsl #4 │ │ │ │ + svclt 0x0000f881 │ │ │ │ + eorseq r9, r3, r8, asr r2 │ │ │ │ + andcs fp, r1, #16, 8 @ 0x10000000 │ │ │ │ + strbcc pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + addvs r2, r3, r0, lsl #6 │ │ │ │ + umaalvs r4, r4, r4, r0 │ │ │ │ + strcc pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ + vmla.f q11, , d0[1] │ │ │ │ + tstvs r4, r2, asr #8 │ │ │ │ strpl pc, [r2], #-961 @ 0xfffffc3f │ │ │ │ - bl 0x10091c │ │ │ │ - andvs r0, r2, r4, asr #4 │ │ │ │ - subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ - strbeq pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - vaddw.u8 q11, , d4 │ │ │ │ - cmpvs r4, r0, lsl #8 │ │ │ │ - strbne pc, [r0], #-961 @ 0xfffffc3f @ │ │ │ │ - smlalbtmi pc, r2, r1, r3 @ │ │ │ │ - movwmi r0, #45138 @ 0xb052 │ │ │ │ - subvs r6, r2, r4, lsl #3 │ │ │ │ - blmi 0x1bc690 │ │ │ │ + @ instruction: 0xf003090b │ │ │ │ + bl 0xff0f0 │ │ │ │ + vmlal.u q8, d1, d0[1] │ │ │ │ + vmls.i , , d0[0] │ │ │ │ + orrvs r4, r4, r2, asr #2 │ │ │ │ + @ instruction: 0xf85d430b │ │ │ │ + andvs r4, r2, r4, lsl #22 │ │ │ │ andcs r6, r0, r3, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - vsubl.u8 q9, d1, d1 │ │ │ │ - stmdbeq fp, {r1, r6, sl, fp, ip, sp} │ │ │ │ - @ instruction: 0xf003b410 │ │ │ │ + andcs fp, r1, #112, 8 @ 0x70000000 │ │ │ │ + strbcc pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + strmi pc, [r0, #-961] @ 0xfffffc3f │ │ │ │ + addsmi r0, r4, fp, lsl #18 │ │ │ │ + stmib r0, {r0, r2, r4, sl, lr}^ │ │ │ │ + vabal.u8 q10, d1, d1 │ │ │ │ + @ instruction: 0xf0035402 │ │ │ │ vsubw.u8 q8, , d8 │ │ │ │ - @ instruction: 0x43234442 │ │ │ │ - blx 0x39684c │ │ │ │ - subvs pc, r3, r2, lsl #6 │ │ │ │ - movwpl pc, #9153 @ 0x23c1 @ │ │ │ │ - stcmi 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ - strbeq pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - bl 0x116964 │ │ │ │ - @ instruction: 0xf85d0343 │ │ │ │ - strbtmi r4, [r2], #-2820 @ 0xfffff4fc │ │ │ │ - addvs r6, r2, r3 │ │ │ │ - movwcc pc, #961 @ 0x3c1 @ │ │ │ │ - smlalbtne pc, r0, r1, r3 @ │ │ │ │ - smlabtcc r5, r0, r9, lr │ │ │ │ + bl 0x10bd14 │ │ │ │ + andvs r0, r2, r4, asr #4 │ │ │ │ + submi pc, r2, #67108867 @ 0x4000003 │ │ │ │ + strbne pc, [r0], #-961 @ 0xfffffc3f @ │ │ │ │ + vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ + cmpvs r6, r2, asr #2 │ │ │ │ + smlabbvs r1, r4, r1, r6 │ │ │ │ + sbcvs fp, r3, r0, ror ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - andcs fp, r0, #16, 8 @ 0x10000000 │ │ │ │ - subvs r0, r2, fp, lsl #18 │ │ │ │ - subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ - strbmi pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - vsubw.u8 q10, , d19 │ │ │ │ - addvs r0, r3, r2, asr #8 │ │ │ │ - sbcvs r0, r4, r3, asr r0 │ │ │ │ + @ instruction: 0xf3c1090b │ │ │ │ + @ instruction: 0xf0034c42 │ │ │ │ + ldrlt r0, [r0], #-776 @ 0xfffffcf8 │ │ │ │ andcc pc, r0, #67108867 @ 0x4000003 │ │ │ │ - blmi 0x1bc718 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + vaddw.u8 q11, , d2 │ │ │ │ + stmib r0, {r1, r6, r9}^ │ │ │ │ + vsubl.u8 , d1, d2 │ │ │ │ + strcs r3, [r0], #-834 @ 0xfffffcbe │ │ │ │ smlalbtne pc, r0, r1, r3 @ │ │ │ │ - stmib r0, {r0, r1, sp, lr}^ │ │ │ │ - andcs r2, r0, r4, lsl #2 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + subseq r6, fp, r4, asr #32 │ │ │ │ + blmi 0x1bc6e0 │ │ │ │ + andvs r6, r3, r1, asr #2 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ stmeq sl, {r0, r1, r3, r6, r7, sl, fp} │ │ │ │ mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ smlalbteq pc, r2, r1, r3 @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - addvs r4, r3, sl, lsl #6 │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + andvs r4, r3, sl, lsl #6 │ │ │ │ + movwcs lr, #6592 @ 0x19c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vmul.f q8, , d2[2] │ │ │ │ - @ instruction: 0xf0021c00 │ │ │ │ - @ instruction: 0xf0010202 │ │ │ │ - b 0x10ff1fc │ │ │ │ - tstvs r2, ip, lsl #4 │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ - @ instruction: 0xf0023c42 │ │ │ │ - cmpvs r3, r8, lsl #4 │ │ │ │ - b 0x1100838 │ │ │ │ - @ instruction: 0xf003020c │ │ │ │ - vsubw.u8 q8, , d8 │ │ │ │ - b 0x1141720 │ │ │ │ - andvs r0, r2, ip, lsl #6 │ │ │ │ - vmla.i q11, , d3[0] │ │ │ │ - vmlal.u , d17, d1[0] │ │ │ │ - stmib r0, {r0, r1, r8, lr}^ │ │ │ │ - andcs r1, r0, r2, lsl #4 │ │ │ │ + stcleq 4, cr11, [ip], {16} │ │ │ │ + andeq pc, r1, #1 │ │ │ │ + movtcc pc, #9153 @ 0x23c1 @ │ │ │ │ + streq pc, [r8], #-4 │ │ │ │ + stmeq sl, {r1, r6, r8, sp, lr} │ │ │ │ + @ instruction: 0xf002431c │ │ │ │ + vsubl.u8 q8, d1, d8 │ │ │ │ + tstmi sl, #134217729 @ 0x8000001 │ │ │ │ + stmib r0, {r0, r1, r3, r6, r8, fp}^ │ │ │ │ + @ instruction: 0xf0034200 │ │ │ │ + vsubw.u8 q8, , d2 │ │ │ │ + @ instruction: 0xf85d1200 │ │ │ │ + tstmi r3, #4, 22 @ 0x1000 │ │ │ │ + andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ + vaddw.u8 q11, , d3 │ │ │ │ + stmib r0, {r0, r6, r7, r8, ip}^ │ │ │ │ + andcs r2, r0, r2, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf001098b │ │ │ │ - @ instruction: 0xf0030c01 │ │ │ │ - ldrlt r0, [r0], #-770 @ 0xfffffcfe │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - vsubl.u8 q9, d1, d1 │ │ │ │ - vmls.i q8, , d2[0] │ │ │ │ - bl 0x11175c │ │ │ │ - addsmi r0, sl, r4, asr #8 │ │ │ │ - addvs r0, r4, fp, asr #25 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + ldrlt r0, [r0], #-2443 @ 0xfffff675 │ │ │ │ + movweq pc, #8195 @ 0x2003 @ │ │ │ │ + streq pc, [r1], #-1 │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + stcleq 3, cr4, [sl], {35} @ 0x23 │ │ │ │ strpl pc, [r1], #-961 @ 0xfffffc3f │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + vpmax.u8 d15, d3, d12 │ │ │ │ + vaddw.u8 q11, , d3 │ │ │ │ + sbcvs r0, r4, r2, asr #6 │ │ │ │ + blmi 0x1bc79c │ │ │ │ + movteq lr, #15116 @ 0x3b0c │ │ │ │ + mcrrmi 3, 12, pc, r2, cr1 @ │ │ │ │ smlalbtcc pc, r2, r1, r3 @ │ │ │ │ - movwmi r6, #45252 @ 0xb0c4 │ │ │ │ - @ instruction: 0xf85d6102 │ │ │ │ - b 0x1451284 │ │ │ │ - stmib r0, {r2, r3, r6, r9}^ │ │ │ │ - andcs r3, r0, r0, lsl #4 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf001098a │ │ │ │ - @ instruction: 0xf0020301 │ │ │ │ - @ instruction: 0xf04f0202 │ │ │ │ - tstmi sl, #256 @ 0x100 │ │ │ │ - stcleq 4, cr11, [fp], {16} │ │ │ │ - vpmax.s8 d15, d2, d12 │ │ │ │ - vmla.i q11, , d2[0] │ │ │ │ - vmlal.u q10, d1, d2[0] │ │ │ │ - @ instruction: 0xf0035401 │ │ │ │ - vsubw.u8 q8, , d8 │ │ │ │ - movwmi r3, #45378 @ 0xb142 │ │ │ │ + tstmi r1, #131 @ 0x83 │ │ │ │ + subeq lr, ip, #323584 @ 0x4f000 │ │ │ │ + andne lr, r0, #192, 18 @ 0x300000 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + strlt r0, [r0, #-2442] @ 0xfffff676 │ │ │ │ + andeq pc, r2, #2 │ │ │ │ + cdpeq 0, 0, cr15, cr1, cr1, {0} │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + andeq lr, lr, #270336 @ 0x42000 │ │ │ │ + @ instruction: 0xf0030ccb │ │ │ │ + blx 0x37f28c │ │ │ │ + sbcvs pc, r2, r2, lsl #4 │ │ │ │ + submi pc, r2, #67108867 @ 0x4000003 │ │ │ │ vpmax.s8 d15, d12, d2 │ │ │ │ - stmib r0, {r2, r7, sp, lr}^ │ │ │ │ - @ instruction: 0xf85d3200 │ │ │ │ - andcs r4, r0, r4, lsl #22 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + vmlal.u , d1, d2[0] │ │ │ │ + tstmi r3, #1073741824 @ 0x40000000 │ │ │ │ + andvs r6, r3, r1, lsl #1 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + blx 0x1bc80e │ │ │ │ ldrlt r0, [r0], #-3275 @ 0xfffff335 │ │ │ │ mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - strbmi pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + strpl pc, [r1], #-961 @ 0xfffffc3f │ │ │ │ andeq pc, pc, #1 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - smlabtpl r1, r1, r3, pc @ │ │ │ │ - stmib r0, {r2, sp, lr}^ │ │ │ │ - @ instruction: 0xf85d2101 │ │ │ │ + smlalbtmi pc, r2, r1, r3 @ │ │ │ │ + stmib r0, {r2, r7, sp, lr}^ │ │ │ │ + @ instruction: 0xf85d1200 │ │ │ │ sbcvs r4, r3, r4, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vqdmulh.s q8, , d3[2] │ │ │ │ @ instruction: 0xf0033c42 │ │ │ │ @ instruction: 0xf0010308 │ │ │ │ - b 0x113ef54 │ │ │ │ + b 0x113ef1c │ │ │ │ vsubw.u8 q8, , d12 │ │ │ │ sbcvs r4, r3, r2, asr #2 │ │ │ │ andne lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - stcleq 4, cr11, [sl], {16} │ │ │ │ - vmlal.u8 q8, d17, d11 │ │ │ │ + stmeq sl, {r4, sl, ip, sp, pc} │ │ │ │ + vqdmulh.s q8, , d3[2] │ │ │ │ @ instruction: 0xf0027400 │ │ │ │ @ instruction: 0xf1c40208 │ │ │ │ @ instruction: 0xf0030402 │ │ │ │ addvs r0, r4, r8, lsl #6 │ │ │ │ strbmi pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ vmla.i q11, , d0[1] │ │ │ │ - vmls.i , , d2[0] │ │ │ │ - @ instruction: 0x43220142 │ │ │ │ + vmls.i q8, , d2[0] │ │ │ │ + @ instruction: 0x43223142 │ │ │ │ @ instruction: 0xf85d430b │ │ │ │ - sbcvs r4, r2, r4, lsl #22 │ │ │ │ - andcs r6, r0, r3 │ │ │ │ + andvs r4, r2, r4, lsl #22 │ │ │ │ + andcs r6, r0, r3, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - stmeq fp, {r1, r3, r6, r7, sl, fp} │ │ │ │ + stcleq 8, cr0, [fp], {138} @ 0x8a │ │ │ │ vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ - vqdmulh.s , , d2[0] │ │ │ │ - @ instruction: 0xf0024442 │ │ │ │ + vqdmulh.s q8, , d2[0] │ │ │ │ + @ instruction: 0xf0025401 │ │ │ │ @ instruction: 0xf0030208 │ │ │ │ - subvs r0, r4, r8, lsl #6 │ │ │ │ - strpl pc, [r1], #-961 @ 0xfffffc3f │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ + addvs r0, r4, r8, lsl #6 │ │ │ │ + strbmi pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - andvs r4, r3, r2, lsl #4 │ │ │ │ - blmi 0x1bc914 │ │ │ │ + sbcvs r2, r3, r0, lsl #8 │ │ │ │ + blmi 0x1bc8dc │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vqdmulh.s q8, , d3[2] │ │ │ │ @ instruction: 0xf0033c42 │ │ │ │ @ instruction: 0xf0010308 │ │ │ │ - b 0x113effc │ │ │ │ + b 0x113efc4 │ │ │ │ vsubw.u8 q8, , d12 │ │ │ │ andvs r4, r3, r1, lsl #3 │ │ │ │ smlabtcs r1, r0, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - @ instruction: 0xf3c1090a │ │ │ │ - @ instruction: 0xf0024342 │ │ │ │ - ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ - stcleq 3, cr4, [fp], {26} │ │ │ │ - streq pc, [pc], #-1 @ 0x7e7f0 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - smlalbtcc pc, r2, r1, r3 @ │ │ │ │ - addvs r4, r4, fp, lsl #6 │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ - blmi 0x1bc978 │ │ │ │ + movweq pc, #61441 @ 0xf001 @ │ │ │ │ + addvs r0, r3, sl, asr #25 │ │ │ │ + @ instruction: 0xf3c1090b │ │ │ │ + @ instruction: 0xf0023c42 │ │ │ │ + vsubl.u8 q8, d1, d8 │ │ │ │ + @ instruction: 0xf0034142 │ │ │ │ + b 0x10ff3e0 │ │ │ │ + movwmi r0, #45580 @ 0xb20c │ │ │ │ + movwcs lr, #2496 @ 0x9c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - @ instruction: 0xf3c1090a │ │ │ │ - @ instruction: 0xf0024342 │ │ │ │ + vqdmulh.s q8, , d2[2] │ │ │ │ + @ instruction: 0xf0023342 │ │ │ │ ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ - stcleq 3, cr4, [fp], {26} │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ + stmdbeq fp, {r1, r3, r4, r8, r9, lr} │ │ │ │ + mcrrmi 3, 12, pc, r2, cr1 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - streq pc, [pc], #-1 @ 0x7e82c │ │ │ │ + streq pc, [pc], #-1 @ 0x7e7f4 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ smlabtpl r1, r1, r3, pc @ │ │ │ │ - subvs r6, r2, r4, lsl #1 │ │ │ │ - blmi 0x1bc9b0 │ │ │ │ - andvs r6, r3, r1, asr #1 │ │ │ │ + andvs r6, r2, r4, lsl #1 │ │ │ │ + blmi 0x1bc978 │ │ │ │ + subvs r6, r3, r1, asr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - stmdbeq ip, {r4, r5, sl, ip, sp, pc} │ │ │ │ - strvc pc, [r0, #-961] @ 0xfffffc3f │ │ │ │ - stmeq fp, {r1, r3, r6, r7, sl, fp} │ │ │ │ - @ instruction: 0xf0043501 │ │ │ │ - sbcvs r0, r5, r8, lsl #8 │ │ │ │ - strbmi pc, [r2, #-961] @ 0xfffffc3f @ │ │ │ │ - @ instruction: 0xf002432c │ │ │ │ - @ instruction: 0xf0030208 │ │ │ │ - addvs r0, r4, r8, lsl #6 │ │ │ │ - strbcc pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - movwmi r4, #45858 @ 0xb322 │ │ │ │ - stmib r0, {r4, r5, sl, fp, ip, sp, pc}^ │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ + stcleq 4, cr11, [ip], {16} │ │ │ │ + mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ + streq pc, [r8], #-4 │ │ │ │ + stmeq fp, {r1, r3, r8, fp} │ │ │ │ + streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ + vaddl.u8 q11, d1, d4 │ │ │ │ + strcc r7, [r1], #-1024 @ 0xfffffc00 │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + vmla.i q11, , d0[1] │ │ │ │ + vmls.i q10, , d2[0] │ │ │ │ + @ instruction: 0x43220142 │ │ │ │ + @ instruction: 0xf85d430b │ │ │ │ + stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ + andcs r3, r0, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - stmeq ip, {r4, sl, ip, sp, pc} │ │ │ │ - stmdbeq fp, {r1, r3, r6, r7, sl, fp} │ │ │ │ - mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + stcleq 4, cr11, [ip], {16} │ │ │ │ + stmdbeq fp, {r1, r3, r7, fp} │ │ │ │ + mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ streq pc, [r8], #-4 │ │ │ │ andeq pc, r8, #2 │ │ │ │ streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - vaddl.u8 q11, d17, d4 │ │ │ │ + vaddl.u8 q11, d1, d4 │ │ │ │ sbcvs r5, r4, r1, lsl #8 │ │ │ │ - strbcc pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + strbeq pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ smlalbtmi pc, r2, r1, r3 @ │ │ │ │ movwmi r4, #45858 @ 0xb322 │ │ │ │ - blmi 0x1bca38 │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ + blmi 0x1bca08 │ │ │ │ + andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - stmdbeq ip, {r4, sl, ip, sp, pc} │ │ │ │ - movtmi pc, #9153 @ 0x23c1 @ │ │ │ │ - @ instruction: 0xf0042200 │ │ │ │ - sbcvs r0, r2, r8, lsl #8 │ │ │ │ - tstmi ip, #51712 @ 0xca00 │ │ │ │ + vqdmulh.s q8, , d3[2] │ │ │ │ + @ instruction: 0xf0033c42 │ │ │ │ + andcs r0, r0, #8, 6 @ 0x20000000 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + andvs r6, r3, r2, asr #1 │ │ │ │ + stmeq fp, {r1, r3, r8, fp} │ │ │ │ + mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ - movtcc pc, #9153 @ 0x23c1 @ │ │ │ │ - stmeq fp, {r1, r3, r4, r8, r9, lr} │ │ │ │ + smlalbtmi pc, r2, r1, r3 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - stm r0, {r0, r1, r3, r8, r9, lr} │ │ │ │ - @ instruction: 0xf85d001c │ │ │ │ - andcs r4, r0, r4, lsl #22 │ │ │ │ + b 0x114f4fc │ │ │ │ + stmib r0, {r2, r3, r8, r9}^ │ │ │ │ + andcs r3, r0, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - stmdbeq ip, {r4, r5, sl, ip, sp, pc} │ │ │ │ - strpl pc, [r0, #-961] @ 0xfffffc3f │ │ │ │ - stmeq fp, {r1, r3, r6, r7, sl, fp} │ │ │ │ - @ instruction: 0xf0043501 │ │ │ │ - sbcvs r0, r5, r8, lsl #8 │ │ │ │ - strbmi pc, [r2, #-961] @ 0xfffffc3f @ │ │ │ │ - @ instruction: 0xf002432c │ │ │ │ - @ instruction: 0xf0030208 │ │ │ │ - addvs r0, r4, r8, lsl #6 │ │ │ │ - strbcc pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - movwmi r4, #45858 @ 0xb322 │ │ │ │ - stmib r0, {r4, r5, sl, fp, ip, sp, pc}^ │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - movwvc pc, #961 @ 0x3c1 @ │ │ │ │ - stmdbeq sl, {r4, sl, ip, sp, pc} │ │ │ │ - streq pc, [pc], #-1 @ 0x7e960 │ │ │ │ - movweq pc, #8643 @ 0x21c3 @ │ │ │ │ - movwmi lr, #10688 @ 0x29c0 │ │ │ │ - vqdmulh.s q8, , d3[2] │ │ │ │ - @ instruction: 0xf0023c42 │ │ │ │ - vsubl.u8 q8, d1, d8 │ │ │ │ - @ instruction: 0xf0034142 │ │ │ │ - movwmi r0, #41736 @ 0xa308 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - blmi 0x1bcaf8 │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - stmdbeq ip, {r4, r5, sl, ip, sp, pc} │ │ │ │ - strpl pc, [r0, #-961] @ 0xfffffc3f │ │ │ │ - stmeq fp, {r1, r3, r6, r7, sl, fp} │ │ │ │ - streq pc, [r2, #-453] @ 0xfffffe3b │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + stcleq 4, cr11, [ip], {16} │ │ │ │ + mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ streq pc, [r8], #-4 │ │ │ │ - vmla.i q11, , d1[1] │ │ │ │ - @ instruction: 0x432c4542 │ │ │ │ + stmeq fp, {r1, r3, r8, fp} │ │ │ │ + streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ + vaddl.u8 q11, d1, d4 │ │ │ │ + strcc r5, [r1], #-1024 @ 0xfffffc00 │ │ │ │ andeq pc, r8, #2 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - vaddl.u8 q11, d17, d4 │ │ │ │ - vmls.i , , d2[0] │ │ │ │ + vmla.i q11, , d0[1] │ │ │ │ + vmls.i q10, , d2[0] │ │ │ │ @ instruction: 0x43220142 │ │ │ │ - ldclt 3, cr4, [r0], #-44 @ 0xffffffd4 │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ + @ instruction: 0xf85d430b │ │ │ │ + stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ + andcs r3, r0, r1, lsl #4 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + vqdmulh.s q8, , d3[2] │ │ │ │ + @ instruction: 0xf0033c42 │ │ │ │ + @ instruction: 0xf0010308 │ │ │ │ + b 0x113f17c │ │ │ │ + andvs r0, r3, ip, lsl #6 │ │ │ │ + addvs r0, r2, fp, lsl #18 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + andvc pc, r0, #67108867 @ 0x4000003 │ │ │ │ + smlalbtmi pc, r2, r1, r3 @ │ │ │ │ + andeq pc, r2, #-2147483600 @ 0x80000030 │ │ │ │ + sbcvs r4, r2, fp, lsl #6 │ │ │ │ + andcs r6, r0, r3, asr #32 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + stcleq 4, cr11, [ip], {16} │ │ │ │ + mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ + streq pc, [r8], #-4 │ │ │ │ + stmeq fp, {r1, r3, r8, fp} │ │ │ │ + streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ + vaddl.u8 q11, d1, d4 │ │ │ │ + @ instruction: 0xf1c45400 │ │ │ │ + @ instruction: 0xf0020402 │ │ │ │ + @ instruction: 0xf0030208 │ │ │ │ + sbcvs r0, r4, r8, lsl #6 │ │ │ │ + strbmi pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + smlalbteq pc, r2, r1, r3 @ │ │ │ │ + movwmi r4, #45858 @ 0xb322 │ │ │ │ + blmi 0x1bcb18 │ │ │ │ + andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - stmdbeq ip, {r4, sl, ip, sp, pc} │ │ │ │ - stmeq fp, {r1, r3, r6, r7, sl, fp} │ │ │ │ - mcrrmi 3, 12, pc, r2, cr1 @ │ │ │ │ + stcleq 4, cr11, [ip], {16} │ │ │ │ + stmeq fp, {r1, r3, r8, fp} │ │ │ │ + mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ streq pc, [r8], #-4 │ │ │ │ andeq pc, r8, #2 │ │ │ │ streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - vaddl.u8 q11, d17, d4 │ │ │ │ + vaddl.u8 q11, d1, d4 │ │ │ │ sbcvs r5, r4, r1, lsl #8 │ │ │ │ - strbcc pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + strbmi pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ smlalbteq pc, r2, r1, r3 @ │ │ │ │ movwmi r4, #45858 @ 0xb322 │ │ │ │ - blmi 0x1bcb84 │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ + blmi 0x1bcb60 │ │ │ │ + andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - strcs fp, [r2], #-1040 @ 0xfffffbf0 │ │ │ │ - movwmi pc, #17345 @ 0x43c1 @ │ │ │ │ - @ instruction: 0xf1c30cca │ │ │ │ - stmib r0, {r5, r8, r9}^ │ │ │ │ - blx 0x8cba40 │ │ │ │ - vsubw.u8 , , d4 │ │ │ │ - @ instruction: 0xf0020c42 │ │ │ │ + stcleq 3, cr2, [sl], {2} │ │ │ │ + @ instruction: 0xf002b410 │ │ │ │ vsubl.u8 q8, d1, d8 │ │ │ │ - @ instruction: 0xf0033142 │ │ │ │ - movwmi r0, #41736 @ 0xa308 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - blmi 0x1bcbc8 │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ + sbcvs r3, r3, r2, asr #8 │ │ │ │ + vpmax.u8 d15, d3, d17 │ │ │ │ + @ instruction: 0xf0034322 │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + vraddhn.i16 d20, , q2 │ │ │ │ + @ instruction: 0xf1c40142 │ │ │ │ + movwmi r0, #46112 @ 0xb420 │ │ │ │ + andseq lr, ip, r0, lsl #17 │ │ │ │ + blmi 0x1bcba4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - movwmi pc, #13249 @ 0x33c1 @ │ │ │ │ - stcleq 4, cr11, [sl], {16} │ │ │ │ - @ instruction: 0xf1c32401 │ │ │ │ - stmib r0, {r4, r8, r9}^ │ │ │ │ - stmeq fp, {r1, sl, ip, sp} │ │ │ │ - mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + ldrlt r0, [r0], #-3274 @ 0xfffff336 │ │ │ │ + vsubw.u8 q9, , d1 │ │ │ │ + @ instruction: 0xf0023442 │ │ │ │ + sbcvs r0, r3, r8, lsl #4 │ │ │ │ + @ instruction: 0x4322088b │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - b 0x114f6b8 │ │ │ │ - @ instruction: 0xf85d030c │ │ │ │ - stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ + strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + smlalbteq pc, r2, r1, r3 @ │ │ │ │ + ldreq pc, [r0], #-452 @ 0xfffffe3c │ │ │ │ + stm r0, {r0, r1, r3, r8, r9, lr} │ │ │ │ + @ instruction: 0xf85d001c │ │ │ │ + andcs r4, r0, r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - movwmi pc, #9153 @ 0x23c1 @ │ │ │ │ - stcleq 4, cr11, [sl], {16} │ │ │ │ - @ instruction: 0xf1c32400 │ │ │ │ - stmib r0, {r3, r8, r9}^ │ │ │ │ - stmeq fp, {r1, sl, ip, sp} │ │ │ │ - mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + ldrlt r0, [r0], #-3274 @ 0xfffff336 │ │ │ │ + vsubw.u8 q9, , d0 │ │ │ │ + @ instruction: 0xf0023442 │ │ │ │ + sbcvs r0, r3, r8, lsl #4 │ │ │ │ + @ instruction: 0x4322088b │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - b 0x114f6f8 │ │ │ │ - @ instruction: 0xf85d030c │ │ │ │ - stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ + strmi pc, [r2], #-961 @ 0xfffffc3f │ │ │ │ + smlalbteq pc, r2, r1, r3 @ │ │ │ │ + streq pc, [r8], #-452 @ 0xfffffe3c │ │ │ │ + stm r0, {r0, r1, r3, r8, r9, lr} │ │ │ │ + @ instruction: 0xf85d001c │ │ │ │ + andcs r4, r0, r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - movwcs fp, #5136 @ 0x1410 │ │ │ │ - stcleq 4, cr2, [sl], {16} │ │ │ │ - movwmi lr, #10688 @ 0x29c0 │ │ │ │ - vmlal.u8 q8, d17, d11 │ │ │ │ - @ instruction: 0xf0023c42 │ │ │ │ - @ instruction: 0xf0030208 │ │ │ │ - vsubw.u8 q8, , d8 │ │ │ │ - b 0x10ff010 │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ - blmi 0x1bcc84 │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + andscs fp, r0, #16, 8 @ 0x10000000 │ │ │ │ + addvs r0, r2, fp, asr #25 │ │ │ │ + vmlal.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0033c42 │ │ │ │ + @ instruction: 0xf0020308 │ │ │ │ + vsubl.u8 q8, d1, d8 │ │ │ │ + strcs r0, [r1], #-322 @ 0xfffffebe │ │ │ │ + b 0x114f6f4 │ │ │ │ + sbcvs r0, r4, ip, lsl #6 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + blmi 0x1bcc4c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - movwcs fp, #1040 @ 0x410 │ │ │ │ - stcleq 4, cr2, [sl], {8} │ │ │ │ - movwmi lr, #10688 @ 0x29c0 │ │ │ │ - eormi r0, r2, fp, lsl #17 │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ - vaddl.u8 q10, d1, d19 │ │ │ │ - b 0x10ff048 │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ - blmi 0x1bccbc │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ + andcs fp, r8, #16, 8 @ 0x10000000 │ │ │ │ + addvs r0, r2, fp, asr #25 │ │ │ │ + vmlal.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0033c42 │ │ │ │ + @ instruction: 0xf0020308 │ │ │ │ + vsubl.u8 q8, d1, d8 │ │ │ │ + strcs r0, [r0], #-322 @ 0xfffffebe │ │ │ │ + b 0x114f730 │ │ │ │ + sbcvs r0, r4, ip, lsl #6 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + blmi 0x1bcc88 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - stcleq 2, cr2, [fp], {2} │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - b 0x116bbac │ │ │ │ - vsubw.u8 q8, , d12 │ │ │ │ - andvs r4, r3, r4, lsl #8 │ │ │ │ - vpmax.u8 d15, d2, d17 │ │ │ │ + stcleq 3, cr2, [sl], {2} │ │ │ │ + @ instruction: 0xf002b410 │ │ │ │ + vsubl.u8 q8, d1, d8 │ │ │ │ + sbcvs r3, r3, r2, asr #8 │ │ │ │ + vpmax.u8 d15, d3, d17 │ │ │ │ + @ instruction: 0xf0034322 │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + vraddhn.i16 d20, , q2 │ │ │ │ + movwmi r0, #45378 @ 0xb142 │ │ │ │ + stmib r0, {r1, sp, lr}^ │ │ │ │ + @ instruction: 0xf85d3401 │ │ │ │ + andcs r4, r0, r4, lsl #22 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + ldrlt r0, [r0], #-3274 @ 0xfffff336 │ │ │ │ + vsubw.u8 q9, , d1 │ │ │ │ + @ instruction: 0xf0023442 │ │ │ │ + sbcvs r0, r3, r8, lsl #4 │ │ │ │ + @ instruction: 0x4322088b │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ + strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ smlalbteq pc, r2, r1, r3 @ │ │ │ │ - stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - subvs r4, r3, r2, lsl #4 │ │ │ │ - blmi 0x1bcd00 │ │ │ │ + andvs r4, r2, fp, lsl #6 │ │ │ │ + strcc lr, [r1], #-2496 @ 0xfffff640 │ │ │ │ + blmi 0x1bccfc │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vqdmulh.s q8, , d3[2] │ │ │ │ - @ instruction: 0xf0033c42 │ │ │ │ - ldrlt r0, [r0], #-776 @ 0xfffffcf8 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - stmeq fp, {r0, r1, sp, lr} │ │ │ │ - strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + ldrlt r0, [r0], #-3274 @ 0xfffff336 │ │ │ │ + vsubw.u8 q9, , d0 │ │ │ │ + @ instruction: 0xf0023442 │ │ │ │ + sbcvs r0, r3, r8, lsl #4 │ │ │ │ + @ instruction: 0x4322088b │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - movwmi r2, #45569 @ 0xb201 │ │ │ │ - andmi lr, r2, #192, 18 @ 0x300000 │ │ │ │ - @ instruction: 0xf85d6043 │ │ │ │ - andcs r4, r0, r4, lsl #22 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vqdmulh.s q8, , d3[2] │ │ │ │ - @ instruction: 0xf0033c42 │ │ │ │ - ldrlt r0, [r0], #-776 @ 0xfffffcf8 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - stmeq fp, {r0, r1, sp, lr} │ │ │ │ strmi pc, [r2], #-961 @ 0xfffffc3f │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ smlalbteq pc, r2, r1, r3 @ │ │ │ │ - movwmi r2, #45568 @ 0xb200 │ │ │ │ - andmi lr, r2, #192, 18 @ 0x300000 │ │ │ │ - @ instruction: 0xf85d6043 │ │ │ │ - andcs r4, r0, r4, lsl #22 │ │ │ │ + andvs r4, r2, fp, lsl #6 │ │ │ │ + strcc lr, [r1], #-2496 @ 0xfffff640 │ │ │ │ + blmi 0x1bcd34 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + svclt 0x00004770 │ │ │ │ + stcleq 3, cr2, [sl], {0} │ │ │ │ + stmeq fp, {r0, r1, r7, sp, lr} │ │ │ │ + mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + smlalbteq pc, r2, r1, r3 @ │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ + andcs r2, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vqdmulh.s q8, , d2[2] │ │ │ │ - @ instruction: 0xf0023342 │ │ │ │ - ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ - stmeq fp, {r1, r3, r4, r8, r9, lr} │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ + stmeq fp, {r1, r6, sl, fp, ip, sp} │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - movwmi r2, #46080 @ 0xb400 │ │ │ │ - stmib r0, {r2, r7, sp, lr}^ │ │ │ │ - @ instruction: 0xf85d2300 │ │ │ │ - andcs r4, r0, r4, lsl #22 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - stmeq fp, {r1, r3, r6, r7, sl, fp} │ │ │ │ - vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ - vqdmulh.s , , d2[0] │ │ │ │ - @ instruction: 0xf0024481 │ │ │ │ - @ instruction: 0xf0030208 │ │ │ │ - vsubw.u8 q8, , d8 │ │ │ │ - b 0x10ff168 │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ - andvs r6, r2, r4, lsl #1 │ │ │ │ - blmi 0x1bcde0 │ │ │ │ - andcs r6, r0, r3, asr #32 │ │ │ │ + mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + vaddl.u8 q11, d1, d2 │ │ │ │ + b 0x114f220 │ │ │ │ + stmib r0, {r2, r3, r8, r9}^ │ │ │ │ + andcs r3, r0, r1, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5e84 │ │ │ │ + bl 0xfebd5e38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xf824f0a5 │ │ │ │ + @ instruction: 0xf83af0a5 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 q8, q2, #64 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - ldrdlt pc, [r4], -fp │ │ │ │ + strdlt pc, [r4], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - @ instruction: 0x008912b2 │ │ │ │ + strdeq r1, [r9], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5ee4 │ │ │ │ + bl 0xfebd5e98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xfff4f0a4 │ │ │ │ + @ instruction: 0xf80af0a5 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d18, d16, d0[5] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - andlt pc, r4, fp, lsr #21 │ │ │ │ + andlt pc, r4, r1, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, r2, asr r2 │ │ │ │ + umulleq r1, r9, lr, r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5f44 │ │ │ │ + bl 0xfebd5ef8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xffc4f0a4 │ │ │ │ + @ instruction: 0xffdaf0a4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - andlt pc, r4, fp, ror sl @ │ │ │ │ + mullt r4, r1, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - strdeq r1, [r9], r2 │ │ │ │ + addeq r1, r9, lr, lsr r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5fa4 │ │ │ │ + bl 0xfebd5f58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xff94f0a4 │ │ │ │ + @ instruction: 0xffaaf0a4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d18, d0, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - andlt pc, r4, fp, asr #20 │ │ │ │ + andlt pc, r4, r1, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - umulleq r1, r9, r2, r1 │ │ │ │ + ldrdeq r1, [r9], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd6004 │ │ │ │ + bl 0xfebd5fb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xff64f0a4 │ │ │ │ + @ instruction: 0xff7af0a4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d23, d16, d0[3] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - andlt pc, r4, fp, lsl sl @ │ │ │ │ + andlt pc, r4, r1, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, r2, lsr r1 │ │ │ │ + addeq r1, r9, lr, ror r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd6064 │ │ │ │ + bl 0xfebd6018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xff34f0a4 │ │ │ │ + @ instruction: 0xff4af0a4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q6, #64 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - andlt pc, r4, fp, ror #19 │ │ │ │ + andlt pc, r4, r1, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - ldrdeq r1, [r9], r2 │ │ │ │ + addeq r1, r9, lr, lsl r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd60c4 │ │ │ │ + bl 0xfebd6078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xff04f0a4 │ │ │ │ + @ instruction: 0xff1af0a4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d23, d0, d0[2] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - @ instruction: 0xb004f9bb │ │ │ │ + ldrdlt pc, [r4], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, r2, ror r0 │ │ │ │ + strheq r1, [r9], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd6124 │ │ │ │ + bl 0xfebd60d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - cdp2 0, 13, cr15, cr4, cr4, {5} │ │ │ │ + cdp2 0, 14, cr15, cr10, cr4, {5} │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vorr.i32 , #8 @ 0x00000008 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - andlt pc, r4, fp, lsl #19 │ │ │ │ + andlt pc, r4, r1, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, r2, lsl r0 │ │ │ │ + addeq r1, r9, lr, asr r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd6184 │ │ │ │ + bl 0xfebd6138 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q8 │ │ │ │ - vorr.i32 d16, #3072 @ 0x00000c00 │ │ │ │ + vsubw.s8 q8, q0, d12 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdavc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 10, cr15, cr0, cr4, {5} │ │ │ │ + cdp2 0, 11, cr15, cr6, cr4, {5} │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - andlt pc, r4, r7, asr r9 @ │ │ │ │ + andlt pc, r4, sp, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, sl, lsr #31 │ │ │ │ + strdeq r0, [r9], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd61ec │ │ │ │ + bl 0xfebd61a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q8 │ │ │ │ - vorr.i32 d16, #3072 @ 0x00000c00 │ │ │ │ + vsubw.s8 q8, q0, d12 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdavc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 6, cr15, cr12, cr4, {5} │ │ │ │ + cdp2 0, 8, cr15, cr2, cr4, {5} │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - andlt pc, r4, r3, lsr #18 │ │ │ │ + andlt pc, r4, r9, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, r2, asr #30 │ │ │ │ + addeq r0, r9, lr, lsl #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd6254 │ │ │ │ + bl 0xfebd6208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q8 │ │ │ │ - vorr.i32 d16, #3072 @ 0x00000c00 │ │ │ │ + vsubw.s8 q8, q0, d12 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdbvc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 3, cr15, cr8, cr4, {5} │ │ │ │ + cdp2 0, 4, cr15, cr14, cr4, {5} │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - andlt pc, r4, pc, ror #17 │ │ │ │ + andlt pc, r4, r5, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - ldrdeq r0, [r9], sl │ │ │ │ + addeq r0, r9, r6, lsr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd62bc │ │ │ │ + bl 0xfebd6270 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q8 │ │ │ │ - vorr.i32 d16, #3072 @ 0x00000c00 │ │ │ │ + vsubw.s8 q8, q0, d12 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdbvc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 0, cr15, cr4, cr4, {5} │ │ │ │ + cdp2 0, 1, cr15, cr10, cr4, {5} │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - @ instruction: 0xb004f8bb │ │ │ │ + ldrdlt pc, [r4], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, r2, ror lr │ │ │ │ + @ instruction: 0x00890ebe │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd6324 │ │ │ │ + bl 0xfebd62d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q8 │ │ │ │ - vorr.i32 d16, #3072 @ 0x00000c00 │ │ │ │ + vsubw.s8 q8, q0, d12 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmvc r8, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - ldc2l 0, cr15, [r0, #656] @ 0x290 │ │ │ │ + stc2l 0, cr15, [r6, #656]! @ 0x290 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - andlt pc, r4, r7, lsl #17 │ │ │ │ + mullt r4, sp, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, sl, lsl #28 │ │ │ │ + addeq r0, r9, r6, asr lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd638c │ │ │ │ + bl 0xfebd6340 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q8 │ │ │ │ - vorr.i32 d16, #3072 @ 0x00000c00 │ │ │ │ + vsubw.s8 q8, q0, d12 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmvc r8, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - ldc2 0, cr15, [ip, #656] @ 0x290 │ │ │ │ + ldc2 0, cr15, [r2, #656]! @ 0x290 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - andlt pc, r4, r3, asr r8 @ │ │ │ │ + andlt pc, r4, r9, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, r2, lsr #27 │ │ │ │ + addeq r0, r9, lr, ror #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd63f4 │ │ │ │ + bl 0xfebd63a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q8 │ │ │ │ - vorr.i32 d16, #3072 @ 0x00000c00 │ │ │ │ + vsubw.s8 q8, q0, d12 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmvc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - stc2l 0, cr15, [r8, #-656]! @ 0xfffffd70 │ │ │ │ + ldc2l 0, cr15, [lr, #-656]! @ 0xfffffd70 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a56808 │ │ │ │ - andlt pc, r4, pc, lsl r8 @ │ │ │ │ + andlt pc, r4, r5, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, sl, lsr sp │ │ │ │ + addeq r0, r9, r6, lsl #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd645c │ │ │ │ + bl 0xfebd6410 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q8 │ │ │ │ - vorr.i32 d16, #3072 @ 0x00000c00 │ │ │ │ + vsubw.s8 q8, q0, d12 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmvc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - ldc2 0, cr15, [r4, #-656]! @ 0xfffffd70 │ │ │ │ + stc2l 0, cr15, [sl, #-656] @ 0xfffffd70 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ - @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, fp, ror #31 │ │ │ │ + @ instruction: 0xf0a56808 │ │ │ │ + andlt pc, r4, r1, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - ldrdeq r0, [r9], r2 │ │ │ │ + addeq r0, r9, lr, lsl sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ stmvs fp, {r1, r3, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf023460e │ │ │ │ - blcs 0x3bfee4 │ │ │ │ + blcs 0x3bfe98 │ │ │ │ svcvs 0x0083d017 │ │ │ │ strmi r2, [r5], -r1, lsl #4 │ │ │ │ rsbscs pc, ip, r0, lsl #17 │ │ │ │ @ instruction: 0xdc192b02 │ │ │ │ - blle 0x709ef0 │ │ │ │ + blle 0x709ea4 │ │ │ │ @ instruction: 0xf01b4628 │ │ │ │ - ldmiblt r8!, {r0, r2, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r8!, {r0, r1, r2, r3, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blcs 0xcdf34 │ │ │ │ + blcs 0xcdee8 │ │ │ │ strtmi sp, [r8], -r4, ror #19 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ - blx 0x9bd2c6 │ │ │ │ + blx 0x13bd27a │ │ │ │ strb r2, [r0, r1]! │ │ │ │ vtst.8 d22, d7, d23 │ │ │ │ @ instruction: 0xf2c009f0 │ │ │ │ @ instruction: 0xf0a42995 │ │ │ │ - @ instruction: 0xf107f87b │ │ │ │ + @ instruction: 0xf107f891 │ │ │ │ strmi r0, [r2], lr, asr #5 │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ @ instruction: 0xf0a80112 │ │ │ │ - @ instruction: 0xf8d6f995 │ │ │ │ + @ instruction: 0xf8d6f9ab │ │ │ │ @ instruction: 0xf0a48004 │ │ │ │ - strmi pc, [r7], -r7, lsl #16 │ │ │ │ + @ instruction: 0x4607f81d │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7dc4628 │ │ │ │ - @ instruction: 0xf8d6ff8b │ │ │ │ - @ instruction: 0xf0a3b008 │ │ │ │ - @ instruction: 0x4601fffd │ │ │ │ + @ instruction: 0xf8d6ffb3 │ │ │ │ + @ instruction: 0xf0a4b008 │ │ │ │ + @ instruction: 0x4601f813 │ │ │ │ pkhtbmi r4, r0, sl, asr #12 │ │ │ │ @ instruction: 0xf7dc4628 │ │ │ │ - @ instruction: 0xf8d9ff81 │ │ │ │ + @ instruction: 0xf8d9ffa9 │ │ │ │ ldmdbvs r0!, {ip, pc} │ │ │ │ - stc2 0, cr15, [ip], #656 @ 0x290 │ │ │ │ + stc2l 0, cr15, [r2], {164} @ 0xa4 │ │ │ │ @ instruction: 0x4652463b │ │ │ │ stmib sp, {r0, r3, r6, r9, sl, lr}^ │ │ │ │ ldrtmi r8, [r8], -r0 │ │ │ │ ldmdavs r1!, {r5, r7, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0x4628463a │ │ │ │ - @ instruction: 0xf822f7dd │ │ │ │ - blcs 0x9b250 │ │ │ │ + @ instruction: 0xf84af7dd │ │ │ │ + blcs 0x9b204 │ │ │ │ @ instruction: 0xf1a3d0a8 │ │ │ │ - blx 0xfed3ffc0 │ │ │ │ + blx 0xfed3ff74 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ str r6, [r1, fp, lsr #15]! │ │ │ │ @ instruction: 0xf023680b │ │ │ │ - blcs 0x3bffc4 │ │ │ │ + blcs 0x3bff78 │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r3, lsl #31 │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ strmi r2, [r4], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldcle 0, cr2, [r0], {124} @ 0x7c │ │ │ │ - blle 0x4c9ff4 │ │ │ │ + blle 0x4c9fa8 │ │ │ │ @ instruction: 0xf01b4620 │ │ │ │ - ldmiblt r8!, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r8!, {r0, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blcc 0x1a33d4 │ │ │ │ + blcc 0x1a3388 │ │ │ │ stmible sp!, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ @ instruction: 0xf7e42100 │ │ │ │ - andcs pc, r1, fp, lsr #21 │ │ │ │ + ldrdcs pc, [r1], -r3 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vtst.8 q11, , │ │ │ │ @ instruction: 0xf2c008f0 │ │ │ │ - @ instruction: 0xf0a32895 │ │ │ │ - @ instruction: 0xf107fff9 │ │ │ │ + @ instruction: 0xf0a42895 │ │ │ │ + @ instruction: 0xf107f80f │ │ │ │ strmi r0, [r2], lr, asr #5 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0a80112 │ │ │ │ - ldmdbvs r7!, {r0, r1, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xffeef0a3 │ │ │ │ + ldmdbvs r7!, {r0, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf804f0a4 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ tsteq r2, r3, lsl #13 │ │ │ │ - @ instruction: 0xf908f0a8 │ │ │ │ - @ instruction: 0xffb0f0a3 │ │ │ │ + @ instruction: 0xf91ef0a8 │ │ │ │ + @ instruction: 0xffc6f0a3 │ │ │ │ @ instruction: 0x460769b3 │ │ │ │ svcvs 0x00a3b953 │ │ │ │ mcrrle 11, 0, r2, ip, cr2 │ │ │ │ @ instruction: 0xdc052b00 │ │ │ │ tstcs r0, ip, asr #2 │ │ │ │ @ instruction: 0xf0a42000 │ │ │ │ - ands pc, sl, r3, asr #24 │ │ │ │ + ands pc, sl, r9, asr ip @ │ │ │ │ ldrdls pc, [r4], -r6 │ │ │ │ - @ instruction: 0xff6af0a3 │ │ │ │ + @ instruction: 0xff80f0a3 │ │ │ │ strmi r4, [r1], sl, asr #12 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ - mcr2 7, 7, pc, cr14, cr12, {6} @ │ │ │ │ + @ instruction: 0xff16f7dc │ │ │ │ andls r6, r3, #3276800 @ 0x320000 │ │ │ │ - @ instruction: 0xff60f0a3 │ │ │ │ + @ instruction: 0xff76f0a3 │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ strtmi r9, [r0], -r3 │ │ │ │ - mcr2 7, 7, pc, cr4, cr12, {6} @ │ │ │ │ + @ instruction: 0xff0cf7dc │ │ │ │ ldrtmi r9, [r8], -r3, lsl #18 │ │ │ │ strbmi r4, [r9], -sl, lsl #12 │ │ │ │ - blx 0xbbb77a │ │ │ │ + blx 0x113b72e │ │ │ │ andls r4, r0, r8, lsr r6 │ │ │ │ @ instruction: 0x4652465b │ │ │ │ @ instruction: 0xf8d84638 │ │ │ │ strmi r1, [r8, r0]! │ │ │ │ - @ instruction: 0xff4af0a3 │ │ │ │ + @ instruction: 0xff60f0a3 │ │ │ │ @ instruction: 0xf0a34680 │ │ │ │ - ldrtmi pc, [r9], -r7, asr #30 @ │ │ │ │ + shsaxmi pc, r9, sp @ │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - blx 0x1dbb79c │ │ │ │ + blx 0xfe33b750 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - blx 0xfe33b7a4 │ │ │ │ + blx 0xfe8bb758 │ │ │ │ @ instruction: 0x46426871 │ │ │ │ @ instruction: 0xf7dc4620 │ │ │ │ - ldmdavs r1!, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ - @ instruction: 0xff70f7dc │ │ │ │ - blcs 0x9b394 │ │ │ │ + @ instruction: 0xff98f7dc │ │ │ │ + blcs 0x9b348 │ │ │ │ svcge 0x0078f43f │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ - blcc 0x1b92dc │ │ │ │ + blcc 0x1b9290 │ │ │ │ ldmible r7!, {r0, r8, r9, fp, sp} │ │ │ │ - @ instruction: 0xff58f7fe │ │ │ │ + @ instruction: 0xff62f7fe │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-608] @ 0xfffffda0 │ │ │ │ - blvs 0xfe690d50 │ │ │ │ + blvs 0xfe690d04 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ mrrcvs 0, 3, sp, r8, cr11 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ - blx 0xfed33628 │ │ │ │ + blx 0xfed335dc │ │ │ │ stmdavs fp, {r1, r7, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ - blcs 0x241a58 │ │ │ │ + blcs 0x241a0c │ │ │ │ @ instruction: 0xf040bfc8 │ │ │ │ - bllt 0xfe67f564 │ │ │ │ - blcs 0x3d9690 │ │ │ │ - blcs 0x473670 │ │ │ │ + bllt 0xfe67f518 │ │ │ │ + blcs 0x3d9644 │ │ │ │ + blcs 0x473624 │ │ │ │ movwcs sp, #4135 @ 0x1027 │ │ │ │ rsbscc pc, ip, r5, lsl #17 │ │ │ │ - blcs 0x11b420 │ │ │ │ - blcc 0x1b6a38 │ │ │ │ + blcs 0x11b3d4 │ │ │ │ + blcc 0x1b69ec │ │ │ │ stmdale pc!, {r0, r8, r9, fp, sp} @ │ │ │ │ @ instruction: 0xf01b4628 │ │ │ │ - ldrdlt pc, [r8, #143] @ 0x8f │ │ │ │ + biclt pc, r8, r9, ror #17 │ │ │ │ @ instruction: 0xf0a36874 │ │ │ │ - @ instruction: 0x4622fef1 │ │ │ │ + strtmi pc, [r2], -r7, lsl #30 │ │ │ │ strtmi r4, [r1], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7dc4628 │ │ │ │ - @ instruction: 0xf247fe75 │ │ │ │ + @ instruction: 0xf247fe9d │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldmdavs r0!, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrdls pc, [r0], -r3 │ │ │ │ - blx 0xfe7bb83a │ │ │ │ + blx 0xfed3b7ee │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ ldrmi r4, [r8, r8, asr #12]! │ │ │ │ - bllt 0x1d59a80 │ │ │ │ + bllt 0x1d59a34 │ │ │ │ stmiblt fp!, {r0, r1, r3, r5, r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - ble 0xff44a1dc │ │ │ │ + ble 0xff44a190 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e44628 │ │ │ │ - strb pc, [r5, r9, asr #19]! @ │ │ │ │ - blcs 0x99a1c │ │ │ │ + @ instruction: 0xe7e5f9f1 │ │ │ │ + blcs 0x999d0 │ │ │ │ @ instruction: 0xe7e2d0bb │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #12 │ │ │ │ @ instruction: 0xf0a40118 │ │ │ │ - andcs pc, r4, #111616 @ 0x1b400 │ │ │ │ + andcs pc, r4, #134144 @ 0x20c00 │ │ │ │ tstpvc r8, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - mrc2 7, 0, pc, cr0, cr12, {6} │ │ │ │ + mrc2 7, 1, pc, cr8, cr12, {6} │ │ │ │ @ instruction: 0x4642e7d2 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf832f0a8 │ │ │ │ + @ instruction: 0xf848f0a8 │ │ │ │ @ instruction: 0x46226871 │ │ │ │ @ instruction: 0xf7dc4628 │ │ │ │ - @ instruction: 0xe7c5fedf │ │ │ │ + strb pc, [r5, r7, lsl #30] @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r2, #-92] @ 0xffffffa4 │ │ │ │ addlt r4, r3, r5, lsl #12 │ │ │ │ @ instruction: 0xf4106b90 │ │ │ │ andsle r6, r0, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c50 │ │ │ │ andle r6, ip, r0, ror r0 │ │ │ │ andcs r4, r0, lr, lsl #12 │ │ │ │ ldrdcs lr, [r0, -r1] │ │ │ │ - blx 0xfee502a0 │ │ │ │ + blx 0xfee50254 │ │ │ │ ldmdbeq r2, {r0, r1, r2, r7, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00c82907 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andlt fp, r3, sl, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ andcs r8, r1, #240, 6 @ 0xc0000003 │ │ │ │ rsbscs pc, ip, r5, lsl #17 │ │ │ │ - bcs 0x11b52c │ │ │ │ - bcs 0xb6764 │ │ │ │ + bcs 0x11b4e0 │ │ │ │ + bcs 0xb6718 │ │ │ │ @ instruction: 0x4628db38 │ │ │ │ @ instruction: 0xf01b9301 │ │ │ │ - blls 0xfd7f0 │ │ │ │ + blls 0xfd7cc │ │ │ │ ldmdbvs r2!, {r3, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf803fa02 │ │ │ │ @ instruction: 0xb3ab68b3 │ │ │ │ @ instruction: 0xf0a36834 │ │ │ │ - strmi pc, [r1], fp, asr #29 │ │ │ │ + strmi pc, [r1], r1, ror #29 │ │ │ │ sbceq pc, lr, #4, 2 │ │ │ │ ldrbteq pc, [r0], #583 @ 0x247 @ │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ stmdavs r1!, {r1, r4, r8} │ │ │ │ - @ instruction: 0xffe2f0a7 │ │ │ │ + @ instruction: 0xfff8f0a7 │ │ │ │ @ instruction: 0xf0a36876 │ │ │ │ - stmdavs r1!, {r0, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ sbceq pc, lr, #-2147483647 @ 0x80000001 │ │ │ │ tsteq r2, r6, lsl #12 │ │ │ │ - @ instruction: 0xffd8f0a7 │ │ │ │ + @ instruction: 0xffeef0a7 │ │ │ │ strbmi r6, [r0], -r4, lsr #16 │ │ │ │ - blx 0x1bb96a │ │ │ │ + blx 0x73b91e │ │ │ │ @ instruction: 0x46034632 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ svcvs 0x00ab47b8 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed40300 │ │ │ │ + blx 0xfed402b4 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, fp, lsr #15 │ │ │ │ - bcc 0x1b95dc │ │ │ │ + bcc 0x1b9590 │ │ │ │ stmible r6, {r0, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e44628 │ │ │ │ - @ instruction: 0xe7f2f939 │ │ │ │ + ldrb pc, [r2, r1, ror #18]! @ │ │ │ │ stmdaeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7c6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-84] @ 0xffffffac │ │ │ │ - blvs 0xfe550f3c │ │ │ │ + blvs 0xfe550ef0 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 0, sp, r3, cr10 │ │ │ │ cmnpvs r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00182d00 │ │ │ │ svclt 0x000a2b00 │ │ │ │ andcs r2, r0, r1 │ │ │ │ mrsle r2, (UNDEF: 6) │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs fp, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ - blcs 0x3d0f94 │ │ │ │ + blcs 0x3d0f48 │ │ │ │ svcvs 0x00a3d0f4 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0x107958 │ │ │ │ - blcs 0xb67a8 │ │ │ │ + blcs 0x10790c │ │ │ │ + blcs 0xb675c │ │ │ │ @ instruction: 0x4620db10 │ │ │ │ - @ instruction: 0xffe6f01a │ │ │ │ + @ instruction: 0xfff0f01a │ │ │ │ andcs fp, r1, r0, lsr #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blcc 0x1a174c │ │ │ │ + blcc 0x1a1700 │ │ │ │ stmible lr!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e44620 │ │ │ │ - strb pc, [sl, pc, ror #17]! @ │ │ │ │ + @ instruction: 0xe7eaf917 │ │ │ │ @ instruction: 0xf0a36837 │ │ │ │ - strmi pc, [r1], fp, asr #28 │ │ │ │ + strmi pc, [r1], r1, ror #28 │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ ldmdavs r9!, {r1, r4, r8} │ │ │ │ - @ instruction: 0xff62f0a7 │ │ │ │ + @ instruction: 0xff78f0a7 │ │ │ │ ldrdge pc, [r4], -r6 │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf0a3d019 │ │ │ │ - @ instruction: 0x4652fdd1 │ │ │ │ + ldrbmi pc, [r2], -r7, ror #27 @ │ │ │ │ strmi r4, [r1], -r0, lsl #13 │ │ │ │ @ instruction: 0xf7dc4620 │ │ │ │ - @ instruction: 0x4649fd55 │ │ │ │ + @ instruction: 0x4649fd7d │ │ │ │ @ instruction: 0x46426838 │ │ │ │ ldmvs r1!, {r3, r5, r7, r8, r9, sl, lr}^ │ │ │ │ svcvs 0x00a3b981 │ │ │ │ rscvs r2, r2, sp, lsl #4 │ │ │ │ sbcle r2, r4, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ @ instruction: 0x2000e7bd │ │ │ │ - blx 0x1cbba90 │ │ │ │ + blx 0xfe23ba44 │ │ │ │ strb r4, [r8, r0, lsl #13]! │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ - @ instruction: 0xe7eafe1d │ │ │ │ + strb pc, [sl, r7, lsr #28]! @ │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ vadd.i8 d22, d25, d10 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x152440 │ │ │ │ - bvs 0x70063c │ │ │ │ + bl 0x1523f4 │ │ │ │ + bvs 0x7005f0 │ │ │ │ andcs lr, r0, lr, ror #14 │ │ │ │ - blmi 0x1bd9b0 │ │ │ │ + blmi 0x1bd964 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ vadd.i8 d22, d25, d10 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x15247c │ │ │ │ - blvs 0x700678 │ │ │ │ + bl 0x152430 │ │ │ │ + blvs 0x70062c │ │ │ │ andcs lr, r0, r0, asr r7 │ │ │ │ - blmi 0x1bd9ec │ │ │ │ + blmi 0x1bd9a0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ vadd.i8 d22, d25, d10 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x1524b8 │ │ │ │ + bl 0x15246c │ │ │ │ ldcvs 3, cr0, [sl], {130} @ 0x82 │ │ │ │ andcs lr, r0, r2, lsr r7 │ │ │ │ - blmi 0x1bda28 │ │ │ │ + blmi 0x1bd9dc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ vadd.i8 d22, d25, d10 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x1524f4 │ │ │ │ + bl 0x1524a8 │ │ │ │ ldcvs 3, cr0, [sl, #-520] @ 0xfffffdf8 │ │ │ │ andcs lr, r0, r4, lsl r7 │ │ │ │ - blmi 0x1bda64 │ │ │ │ + blmi 0x1bda18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ vadd.i8 d22, d25, d10 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x152530 │ │ │ │ + bl 0x1524e4 │ │ │ │ cdpvs 3, 1, cr0, cr10, cr2, {4} │ │ │ │ strdcs lr, [r0], -r6 │ │ │ │ - blmi 0x1bdaa0 │ │ │ │ + blmi 0x1bda54 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ vadd.i8 d22, d25, d10 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x15256c │ │ │ │ + bl 0x152520 │ │ │ │ svcvs 0x001a0382 │ │ │ │ ldrdcs lr, [r0], -r8 │ │ │ │ - blmi 0x1bdadc │ │ │ │ + blmi 0x1bda90 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @@ -114088,104 +114069,104 @@ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ andcs fp, r0, fp, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svcvs 0x00a383f8 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0x107bb8 │ │ │ │ - blcs 0xb69e8 │ │ │ │ + blcs 0x107b6c │ │ │ │ + blcs 0xb699c │ │ │ │ strtmi sp, [r0], -r8, lsl #22 │ │ │ │ - mrc2 0, 5, pc, cr6, cr10, {0} │ │ │ │ + mcr2 0, 6, pc, cr0, cr10, {0} @ │ │ │ │ andcs fp, r1, r0, ror #18 │ │ │ │ - blcc 0x1b9984 │ │ │ │ + blcc 0x1b9938 │ │ │ │ ldmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34620 │ │ │ │ - ldrb pc, [r2, r7, asr #31]! @ │ │ │ │ + ldrb pc, [r2, pc, ror #31]! @ │ │ │ │ @ instruction: 0xf0a3687d │ │ │ │ - strmi pc, [r0], r3, lsr #26 │ │ │ │ + @ instruction: 0x4680fd39 │ │ │ │ sbceq pc, lr, #1073741825 @ 0x40000001 │ │ │ │ ldrbeq pc, [r0, #583]! @ 0x247 @ │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ stmdavs r9!, {r1, r4, r8} │ │ │ │ - cdp2 0, 3, cr15, cr10, cr7, {5} │ │ │ │ + cdp2 0, 5, cr15, cr0, cr7, {5} │ │ │ │ ldrdls pc, [r0], -r7 │ │ │ │ - ldc2 0, cr15, [r4, #-652] @ 0xfffffd74 │ │ │ │ + stc2 0, cr15, [sl, #-652]! @ 0xfffffd74 │ │ │ │ @ instruction: 0xf1096829 │ │ │ │ strmi r0, [r1], lr, asr #5 │ │ │ │ @ instruction: 0xf0a70112 │ │ │ │ - strbmi pc, [r1], -pc, lsr #28 @ │ │ │ │ + strbmi pc, [r1], -r5, asr #28 @ │ │ │ │ strbmi r6, [sl], -r8, lsr #16 │ │ │ │ ldmvs r9!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ svcvs 0x00a3b959 │ │ │ │ rscvs r2, r2, sp, lsl #4 │ │ │ │ sbcle r2, lr, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ strtmi lr, [r0], -r7, asr #15 │ │ │ │ - ldc2l 7, cr15, [ip], #1016 @ 0x3f8 │ │ │ │ + stc2 7, cr15, [r6, #-1016] @ 0xfffffc08 │ │ │ │ svclt 0x0000e7ef │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r1, #-52] @ 0xffffffcc │ │ │ │ addlt r4, r2, r4, lsl #12 │ │ │ │ @ instruction: 0xf4136b8b │ │ │ │ andsle r6, r7, r0, ror r0 │ │ │ │ @ instruction: 0xf4136c4b │ │ │ │ andsle r6, fp, r0, ror r3 │ │ │ │ - blcs 0x259b28 │ │ │ │ + blcs 0x259adc │ │ │ │ stmiavs fp!, {r3, r4, sl, fp, ip, lr, pc} │ │ │ │ andsle r2, r5, r3, lsl #22 │ │ │ │ ldrmi r6, [r6], -r3, lsr #31 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0x107c80 │ │ │ │ - blcs 0xb6af0 │ │ │ │ + blcs 0x107c34 │ │ │ │ + blcs 0xb6aa4 │ │ │ │ @ instruction: 0x4620db18 │ │ │ │ - mrc2 0, 2, pc, cr2, cr10, {0} │ │ │ │ + mrc2 0, 2, pc, cr12, cr10, {0} │ │ │ │ andcs fp, r1, r0, ror #19 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcc 0x1a1a84 │ │ │ │ + blcc 0x1a1a38 │ │ │ │ stmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34620 │ │ │ │ - ubfx pc, r3, #30, #3 │ │ │ │ + @ instruction: 0xe7e2ff7b │ │ │ │ vadd.i8 d22, d7, d31 │ │ │ │ @ instruction: 0xf2c008f0 │ │ │ │ @ instruction: 0xf0a32895 │ │ │ │ - @ instruction: 0xf107fcab │ │ │ │ + @ instruction: 0xf107fcc1 │ │ │ │ strmi r0, [r1], lr, asr #5 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0a70112 │ │ │ │ - @ instruction: 0xf8d5fdc5 │ │ │ │ + @ instruction: 0xf8d5fddb │ │ │ │ @ instruction: 0xf0a3a004 │ │ │ │ - @ instruction: 0x4607fc37 │ │ │ │ + strmi pc, [r7], -sp, asr #24 │ │ │ │ ldrbmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7dc4620 │ │ │ │ - @ instruction: 0xf8d8fbbb │ │ │ │ + @ instruction: 0xf8d8fbe3 │ │ │ │ stmiavs r8!, {pc}^ │ │ │ │ - @ instruction: 0xf8e6f0a4 │ │ │ │ + @ instruction: 0xf8fcf0a4 │ │ │ │ @ instruction: 0x464a463b │ │ │ │ andls r4, r0, r1, asr #12 │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ ldrtmi r6, [sl], -r9, ror #16 │ │ │ │ @ instruction: 0xf7dc4620 │ │ │ │ - svcvs 0x00a3fc5d │ │ │ │ + svcvs 0x00a3fc85 │ │ │ │ adcsle r2, r6, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ svclt 0x0000e7af │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -114197,727 +114178,727 @@ │ │ │ │ andsle r6, r1, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c58 │ │ │ │ andle r6, sp, r0, ror r0 │ │ │ │ @ instruction: 0x460e4617 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ tstmi sl, #0 │ │ │ │ @ instruction: 0xf387fab7 │ │ │ │ - bcs 0x2420e8 │ │ │ │ + bcs 0x24209c │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ teqlt fp, r1, lsl #6 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ svcvs 0x00ab307c │ │ │ │ @ instruction: 0xdc222b02 │ │ │ │ - blle 0x94a7a4 │ │ │ │ + blle 0x94a758 │ │ │ │ @ instruction: 0xf01a4628 │ │ │ │ - bicslt pc, r0, fp, asr #27 │ │ │ │ + ldrsblt pc, [r0, #213] @ 0xd5 @ │ │ │ │ biccc r6, lr, #3342336 @ 0x330000 │ │ │ │ @ instruction: 0xf1b8011c │ │ │ │ eorle r0, r1, r0, lsl #30 │ │ │ │ ldmiblt fp!, {r0, r1, r3, r5, r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ smlalcc pc, r6, r5, r8 @ │ │ │ │ ldmib r6, {r0, r1, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ strtmi r3, [r1], -r1 │ │ │ │ tsteq sl, lr, asr #7 │ │ │ │ movwls r2, #784 @ 0x310 │ │ │ │ svcvs 0x00ab47c0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed407f0 │ │ │ │ + blx 0xfed407a4 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, fp, lsr #15 │ │ │ │ - blcc 0x1b9b20 │ │ │ │ + blcc 0x1b9ad4 │ │ │ │ ldmible fp, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34628 │ │ │ │ - ldrb pc, [r2, r1, asr #29]! @ │ │ │ │ - ldc2 0, cr15, [lr], {163} @ 0xa3 │ │ │ │ + ldrb pc, [r2, r9, ror #29]! @ │ │ │ │ + ldc2 0, cr15, [r4], #-652 @ 0xfffffd74 │ │ │ │ vmax.s8 d20, d7, d18 │ │ │ │ @ instruction: 0xf2c004f0 │ │ │ │ pkhbtmi r2, r0, r5, lsl #9 │ │ │ │ @ instruction: 0xf0a76821 │ │ │ │ - ldmdavs r6!, {r0, r1, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - ldc2 0, cr15, [r2], {163} @ 0xa3 │ │ │ │ + ldmdavs r6!, {r0, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stc2 0, cr15, [r8], #-652 @ 0xfffffd74 │ │ │ │ @ instruction: 0xf1066821 │ │ │ │ strmi r0, [r6], -lr, asr #5 │ │ │ │ @ instruction: 0xf0a70112 │ │ │ │ - stmdavs r0!, {r0, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0!, {r0, r1, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46414632 │ │ │ │ @ instruction: 0xe7d047b8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-92] @ 0xffffffa4 │ │ │ │ - blvs 0xfe49145c │ │ │ │ + blvs 0xfe491410 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ mrrcvs 0, 1, sp, r0, cr11 │ │ │ │ rsbvs pc, r0, r0, lsl r4 @ │ │ │ │ @ instruction: 0x460ed017 │ │ │ │ vadd.i8 d22, d25, d9 │ │ │ │ - vmov.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d0, d0[1] │ │ │ │ andcs r0, r0, r3, lsr r2 │ │ │ │ movteq lr, #6915 @ 0x1b03 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d26833 │ │ │ │ ldmdavs r2!, {r7, lr}^ │ │ │ │ - blx 0xfed908e0 │ │ │ │ + blx 0xfed90894 │ │ │ │ ldmdbeq fp, {r2, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00c82a07 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ tstcs r0, r3, lsr r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ svcvs 0x00ab307c │ │ │ │ @ instruction: 0xdc072b02 │ │ │ │ - blle 0x28a8a4 │ │ │ │ + blle 0x28a858 │ │ │ │ @ instruction: 0xf01a4628 │ │ │ │ - stmdblt r0!, {r0, r1, r3, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strb r2, [sl, r1]! │ │ │ │ - blcs 0xce8c4 │ │ │ │ + blcs 0xce878 │ │ │ │ @ instruction: 0xf04fd9f6 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ - cdp2 7, 5, cr15, cr12, cr3, {7} │ │ │ │ + cdp2 7, 8, cr15, cr4, cr3, {7} │ │ │ │ @ instruction: 0xf8d6e7f2 │ │ │ │ @ instruction: 0xf0a38000 │ │ │ │ - @ instruction: 0x4681fbb7 │ │ │ │ + strmi pc, [r1], sp, asr #23 │ │ │ │ sbceq pc, lr, #8, 2 │ │ │ │ ldmeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d80112 │ │ │ │ @ instruction: 0xf0a71000 │ │ │ │ - ldmdavs r6!, {r0, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0xfeabbf7a │ │ │ │ + ldmdavs r6!, {r0, r1, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + blx 0xff03bf2e │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ sbceq pc, lr, #-2147483647 @ 0x80000001 │ │ │ │ tsteq r2, r6, lsl #12 │ │ │ │ - stc2l 0, cr15, [r2], {167} @ 0xa7 │ │ │ │ - tstpeq ip, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + ldc2l 0, cr15, [r8], {167} @ 0xa7 │ │ │ │ + movweq pc, #49741 @ 0xc24d @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrdhi pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0a35dd8 │ │ │ │ - ldrtmi pc, [r2], -r9, ror #31 @ │ │ │ │ + shsub8mi pc, r2, pc @ │ │ │ │ strbmi r4, [r9], -r3, lsl #12 │ │ │ │ strmi r4, [r0, r0, asr #12]! │ │ │ │ - blcs 0x9bbc8 │ │ │ │ + blcs 0x9bb7c │ │ │ │ @ instruction: 0xf1a3d0c6 │ │ │ │ - blx 0xfed40938 │ │ │ │ + blx 0xfed408ec │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ ldr r6, [pc, fp, lsr #15]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r2, #-92] @ 0xffffffa4 │ │ │ │ addlt r4, r2, r5, lsl #12 │ │ │ │ @ instruction: 0xf4106b90 │ │ │ │ rsble r6, r0, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c50 │ │ │ │ subsle r6, ip, r0, ror r0 │ │ │ │ @ instruction: 0xf087fab7 │ │ │ │ strmi r6, [lr], -sl, asr #16 │ │ │ │ - bcs 0x242260 │ │ │ │ + bcs 0x242214 │ │ │ │ @ instruction: 0xf040bfc8 │ │ │ │ stmdacs r0, {r0} │ │ │ │ stmdavs sl, {r0, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ suble r2, lr, pc, lsl #20 │ │ │ │ tstle r2, sp, lsl #20 │ │ │ │ - bcs 0x9a2a0 │ │ │ │ + bcs 0x9a254 │ │ │ │ andcs sp, r1, #1073741842 @ 0x40000012 │ │ │ │ rsbscs pc, ip, r5, lsl #17 │ │ │ │ - bcs 0x11bc2c │ │ │ │ - bcc 0x1b72d8 │ │ │ │ + bcs 0x11bbe0 │ │ │ │ + bcc 0x1b728c │ │ │ │ ldmdale r3, {r0, r9, fp, sp}^ │ │ │ │ movwls r4, #5672 @ 0x1628 │ │ │ │ - ldc2l 0, cr15, [r6], {26} │ │ │ │ + stc2l 0, cr15, [r0], #104 @ 0x68 │ │ │ │ stmdacs r0, {r0, r8, r9, fp, ip, pc} │ │ │ │ ldmvs r2!, {r3, r4, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf903fa02 │ │ │ │ stmdblt fp, {r0, r1, r4, r5, r8, fp, sp, lr} │ │ │ │ stmdbeq r0, {r0, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0a36834 │ │ │ │ - @ instruction: 0x4622fadf │ │ │ │ + @ instruction: 0x4622faf5 │ │ │ │ strtmi r4, [r1], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7dc4628 │ │ │ │ - ldmvs r3!, {r0, r1, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs r3!, {r0, r1, r3, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ cmple r1, r0, lsl #22 │ │ │ │ ldrdhi pc, [r4], -r6 │ │ │ │ - blx 0xf3c056 │ │ │ │ + blx 0x14bc00a │ │ │ │ @ instruction: 0xf1084682 │ │ │ │ vhsub.s8 q8, , q7 │ │ │ │ @ instruction: 0xf2c008f0 │ │ │ │ @ instruction: 0x01122895 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ - mrrc2 0, 10, pc, r0, cr7 @ │ │ │ │ + stc2l 0, cr15, [r6], #-668 @ 0xfffffd64 │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ ldmdbvs r3!, {r3, r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ ldmvs r3!, {r0, r1, r4, r5, r8, ip, sp, pc}^ │ │ │ │ ldmdavs r1!, {r0, r1, r4, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ - blx 0xffdbdd6c │ │ │ │ + blx 0x7bdd22 │ │ │ │ @ instruction: 0xb12b6fab │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #12 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ble 0xfeb4a634 │ │ │ │ + ble 0xfeb4a5e8 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34628 │ │ │ │ - @ instruction: 0xe7e3fd9d │ │ │ │ + strb pc, [r3, r5, asr #27]! @ │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0a74620 │ │ │ │ - @ instruction: 0xe7b7fc19 │ │ │ │ + ldr pc, [r7, pc, lsr #24]! │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0a74620 │ │ │ │ - bfi pc, r3, (invalid: 24:10) @ │ │ │ │ + strb pc, [sl, r9, lsr #24] @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r2, #-92] @ 0xffffffa4 │ │ │ │ addlt r4, r7, r5, lsl #12 │ │ │ │ @ instruction: 0xf4106b90 │ │ │ │ andsle r6, r0, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c50 │ │ │ │ andle r6, ip, r0, ror r0 │ │ │ │ andcs r4, r0, lr, lsl #12 │ │ │ │ ldrdcs lr, [r0, -r1] │ │ │ │ - blx 0xfee50ad4 │ │ │ │ + blx 0xfee50a88 │ │ │ │ ldmdbeq r2, {r0, r1, r2, r7, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00c82907 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andlt fp, r7, sl, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svcvs 0x00aa83f0 │ │ │ │ ldmvs r4!, {r0, r8, sp} │ │ │ │ @ instruction: 0xf8852a02 │ │ │ │ stcle 0, cr1, [sl], #-496 @ 0xfffffe10 │ │ │ │ - blle 0xb4a6c0 │ │ │ │ + blle 0xb4a674 │ │ │ │ movwls r4, #22056 @ 0x5628 │ │ │ │ - ldc2 0, cr15, [ip], #-104 @ 0xffffff98 │ │ │ │ + mcrr2 0, 1, pc, r6, cr10 @ │ │ │ │ movwlt r9, #2821 @ 0xb05 │ │ │ │ ldmdavs r3!, {r0, r1, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ - b 0x144ce0c │ │ │ │ - blls 0x405ee4 │ │ │ │ + b 0x144cdc0 │ │ │ │ + blls 0x405e98 │ │ │ │ svcvs 0x00abb343 │ │ │ │ @ instruction: 0xf895bb33 │ │ │ │ tstlt fp, #230 @ 0xe6 │ │ │ │ @ instruction: 0x46416873 │ │ │ │ biccc r6, lr, #240, 16 @ 0xf00000 │ │ │ │ strbne r9, [r4, r0, lsl #8]! │ │ │ │ tsteq sl, r1, lsl #8 │ │ │ │ stmib sp, {r4, r8, r9, sp}^ │ │ │ │ - blls 0x40cb04 │ │ │ │ + blls 0x40cab8 │ │ │ │ svcvs 0x00ab4798 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed40b1c │ │ │ │ + blx 0xfed40ad0 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, fp, lsr #15 │ │ │ │ - bcc 0x1b9e28 │ │ │ │ + bcc 0x1b9ddc │ │ │ │ ldmible r3, {r0, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34628 │ │ │ │ - ldrb pc, [r2, fp, lsr #26]! @ │ │ │ │ + ubfx pc, r3, #26, #19 │ │ │ │ ldrb r4, [r0, r4, ror #4] │ │ │ │ - blx 0xfe23c1bc │ │ │ │ + blx 0xfe7bc170 │ │ │ │ vmax.s8 q10, , q1 │ │ │ │ @ instruction: 0xf2c008f0 │ │ │ │ pkhbtmi r2, r1, r5, lsl #17 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ - blx 0xfe83c1e2 │ │ │ │ + blx 0xfedbc196 │ │ │ │ @ instruction: 0xf0a36876 │ │ │ │ - @ instruction: 0xf8d8fa79 │ │ │ │ + @ instruction: 0xf8d8fa8f │ │ │ │ @ instruction: 0xf1061000 │ │ │ │ strmi r0, [r6], -lr, asr #5 │ │ │ │ @ instruction: 0xf0a70112 │ │ │ │ - @ instruction: 0x4620fb93 │ │ │ │ + strtmi pc, [r0], -r9, lsr #23 │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ - cdp2 0, 11, cr15, cr14, cr3, {5} │ │ │ │ + cdp2 0, 13, cr15, cr4, cr3, {5} │ │ │ │ @ instruction: 0x46034632 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xe7c647b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7178 │ │ │ │ + bl 0xfebd712c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20a0 │ │ │ │ andlt pc, r2, r1, ror #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd71b4 │ │ │ │ + bl 0xfebd7168 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20a8 │ │ │ │ andlt pc, r2, r3, asr #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd71f0 │ │ │ │ + bl 0xfebd71a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20b0 │ │ │ │ andlt pc, r2, r5, lsr #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd722c │ │ │ │ + bl 0xfebd71e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20b8 │ │ │ │ andlt pc, r2, r7, lsl #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7268 │ │ │ │ + bl 0xfebd721c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20c0 │ │ │ │ andlt pc, r2, r9, ror #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd72a4 │ │ │ │ + bl 0xfebd7258 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20c8 │ │ │ │ andlt pc, r2, fp, asr #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd72e0 │ │ │ │ + bl 0xfebd7294 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20d0 │ │ │ │ andlt pc, r2, sp, lsr #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd731c │ │ │ │ + bl 0xfebd72d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20d8 │ │ │ │ andlt pc, r2, pc, lsl #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7358 │ │ │ │ + bl 0xfebd730c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20e0 │ │ │ │ andlt pc, r2, r1, ror lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7394 │ │ │ │ + bl 0xfebd7348 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20e8 │ │ │ │ andlt pc, r2, r3, asr lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd73d0 │ │ │ │ + bl 0xfebd7384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20f0 │ │ │ │ andlt pc, r2, r5, lsr lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd740c │ │ │ │ + bl 0xfebd73c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20f8 │ │ │ │ andlt pc, r2, r7, lsl lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7448 │ │ │ │ + bl 0xfebd73fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ strdlt pc, [r2], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7484 │ │ │ │ + bl 0xfebd7438 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff2108 │ │ │ │ ldrdlt pc, [r2], -fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd74c0 │ │ │ │ + bl 0xfebd7474 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff2110 │ │ │ │ @ instruction: 0xb002fdbd │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd74fc │ │ │ │ + bl 0xfebd74b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff2118 │ │ │ │ mullt r2, pc, sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7538 │ │ │ │ + bl 0xfebd74ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d30, d2 │ │ │ │ - vsubw.s8 , q8, d21 │ │ │ │ - bl 0x100f70 │ │ │ │ + vqdmlal.s , d0, d1[7] │ │ │ │ + bl 0x100f24 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2120 │ │ │ │ andlt pc, r2, sp, ror sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd757c │ │ │ │ + bl 0xfebd7530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d30, d2 │ │ │ │ - vqdmlal.s q9, d0, d1[1] │ │ │ │ - bl 0x100fb4 │ │ │ │ + vsubw.s8 q9, q0, d13 │ │ │ │ + bl 0x100f68 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2128 │ │ │ │ andlt pc, r2, fp, asr sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd75c0 │ │ │ │ + bl 0xfebd7574 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d30, d2 │ │ │ │ - vrsra.s64 q9, , #64 │ │ │ │ - bl 0x100ff8 │ │ │ │ + vsubw.s8 q9, q8, d21 │ │ │ │ + bl 0x100fac │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2130 │ │ │ │ andlt pc, r2, r9, lsr sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7604 │ │ │ │ + bl 0xfebd75b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d30, d2 │ │ │ │ - vbic.i32 d19, #256 @ 0x00000100 │ │ │ │ - bl 0x10103c │ │ │ │ + vrsra.s64 q9, , #64 │ │ │ │ + bl 0x100ff0 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2138 │ │ │ │ andlt pc, r2, r7, lsl sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7648 │ │ │ │ + bl 0xfebd75fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d30, d2 │ │ │ │ - vsubw.s8 q9, q0, d13 │ │ │ │ - bl 0x101080 │ │ │ │ + vrsra.s64 , , #64 │ │ │ │ + bl 0x101034 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22301 │ │ │ │ @ instruction: 0xf7ff2140 │ │ │ │ strdlt pc, [r2], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd768c │ │ │ │ + bl 0xfebd7640 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ ldrsbcs pc, [r0, #-130] @ 0xffffff7e @ │ │ │ │ ldc2l 7, cr15, [r6], {255} @ 0xff │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd76cc │ │ │ │ + bl 0xfebd7680 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d25, d2 │ │ │ │ - vsubw.s8 q10, q0, d25 │ │ │ │ - bl 0x101134 │ │ │ │ + vsubw.s8 q10, q0, d9 │ │ │ │ + bl 0x1010e8 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2160 │ │ │ │ @ instruction: 0xb002fcb3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7710 │ │ │ │ + bl 0xfebd76c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff2170 │ │ │ │ mullt r2, r5, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd774c │ │ │ │ + bl 0xfebd7700 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ - vrshr.s64 d19, d20, #64 │ │ │ │ + vsubl.s8 , d16, d20 │ │ │ │ addlt r0, r2, r3, lsr r2 │ │ │ │ vadd.i8 q11, q15, q6 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ + vqdmlal.s , d16, d1[1] │ │ │ │ @ instruction: 0xf8520307 │ │ │ │ movwls r2, #36 @ 0x24 │ │ │ │ @ instruction: 0xf7ff2301 │ │ │ │ andlt pc, r2, r5, ror ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd778c │ │ │ │ + bl 0xfebd7740 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ ldrdcs pc, [r0, r2] │ │ │ │ mrrc2 7, 15, pc, r6, cr15 @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd77cc │ │ │ │ + bl 0xfebd7780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d23, d2 │ │ │ │ vrsra.s64 q11, , #64 │ │ │ │ - bl 0x1011fc │ │ │ │ + bl 0x1011b0 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2190 │ │ │ │ andlt pc, r2, r3, lsr ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7810 │ │ │ │ + bl 0xfebd77c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf647b082 │ │ │ │ vbic.i32 d16, #256 @ 0x00000100 │ │ │ │ - bl 0x101240 │ │ │ │ + bl 0x1011f4 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff21a0 │ │ │ │ andlt pc, r2, r1, lsl ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7854 │ │ │ │ + bl 0xfebd7808 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff21b0 │ │ │ │ strdlt pc, [r2], -r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7890 │ │ │ │ + bl 0xfebd7844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff21c0 │ │ │ │ ldrdlt pc, [r2], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -114932,79 +114913,79 @@ │ │ │ │ addlt r4, r3, r4, lsl #12 │ │ │ │ @ instruction: 0xf4136b8b │ │ │ │ andle r6, lr, r0, ror r0 │ │ │ │ @ instruction: 0xf4136c4b │ │ │ │ andle r6, r9, r0, ror r3 │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ stmiavs sl!, {r1, r2, r4, r9, sl, lr} │ │ │ │ - bcs 0x242c64 │ │ │ │ + bcs 0x242c18 │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ cmplt r3, r1, lsl #6 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svcvs 0x00a38ff0 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0x10890c │ │ │ │ - blcs 0xb773c │ │ │ │ + blcs 0x1088c0 │ │ │ │ + blcs 0xb76f0 │ │ │ │ strtmi sp, [r0], -r8, lsl #22 │ │ │ │ - @ instruction: 0xf80cf01a │ │ │ │ + @ instruction: 0xf816f01a │ │ │ │ andcs fp, r1, r0, ror #18 │ │ │ │ - blcc 0x1ba6d4 │ │ │ │ + blcc 0x1ba688 │ │ │ │ ldmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34620 │ │ │ │ - @ instruction: 0xe7f2f91d │ │ │ │ + ldrb pc, [r2, r5, asr #18]! @ │ │ │ │ @ instruction: 0xf0a268af │ │ │ │ - @ instruction: 0x4681fe79 │ │ │ │ + strmi pc, [r1], pc, lsl #29 │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ ldmdavs r9!, {r1, r4, r8} │ │ │ │ - @ instruction: 0xff90f0a6 │ │ │ │ + @ instruction: 0xffa6f0a6 │ │ │ │ ldrdhi pc, [ip], -r5 │ │ │ │ - cdp2 0, 6, cr15, cr10, cr2, {5} │ │ │ │ + cdp2 0, 8, cr15, cr0, cr2, {5} │ │ │ │ @ instruction: 0xf1086839 │ │ │ │ strmi r0, [r2], lr, asr #5 │ │ │ │ @ instruction: 0xf0a60112 │ │ │ │ - stmdbvs fp!, {r0, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs fp!, {r0, r1, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ svcvs 0x00a0bb0b │ │ │ │ stcle 8, cr2, [sl], #-8 │ │ │ │ ldcle 8, cr2, [ip], {-0} │ │ │ │ @ instruction: 0xf0a3d12a │ │ │ │ - strmi pc, [r0], fp, lsr #21 │ │ │ │ - stc2l 0, cr15, [lr, #648]! @ 0x288 │ │ │ │ + strmi pc, [r0], r1, asr #21 │ │ │ │ + cdp2 0, 0, cr15, cr4, cr2, {5} │ │ │ │ @ instruction: 0xf8cd4683 │ │ │ │ ldrbmi r8, [r3], -r0 │ │ │ │ @ instruction: 0x464a6839 │ │ │ │ sbfxmi r4, r8, #12, #17 │ │ │ │ ldrbmi r6, [sl], -r9, lsr #16 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - svcvs 0x00a3fe1d │ │ │ │ + svcvs 0x00a3fe45 │ │ │ │ adcsle r2, ip, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ @ instruction: 0xf8d5e7b5 │ │ │ │ @ instruction: 0xf0a28000 │ │ │ │ - @ instruction: 0x4642fdd3 │ │ │ │ + strbmi pc, [r2], -r9, ror #27 @ │ │ │ │ strbmi r4, [r1], -r0, lsl #13 │ │ │ │ strbmi r4, [r3], r0, lsr #12 │ │ │ │ - ldc2l 7, cr15, [r6, #-876] @ 0xfffffc94 │ │ │ │ + ldc2l 7, cr15, [lr, #-876]! @ 0xfffffc94 │ │ │ │ stmdacc r4, {r0, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldmible r0!, {r0, fp, sp}^ │ │ │ │ - ldc2l 7, cr15, [sl, #1012]! @ 0x3f4 │ │ │ │ + mcr2 7, 0, pc, cr4, cr13, {7} @ │ │ │ │ vqshl.s8 d27, d0, d9 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ stmdavs ip, {r0, r1, r4, r5, r8, r9}^ │ │ │ │ - bl 0x11ac18 │ │ │ │ + bl 0x11abcc │ │ │ │ @ instruction: 0xf85d0244 │ │ │ │ - bl 0x153408 │ │ │ │ + bl 0x1533bc │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xe76121d0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-608] @ 0xfffffda0 │ │ │ │ @@ -115014,160 +114995,160 @@ │ │ │ │ @ instruction: 0xf4106c58 │ │ │ │ andle r6, pc, r0, ror r0 @ │ │ │ │ stmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ strmi r6, [lr], -sl, lsl #17 │ │ │ │ tstmi r3, #0 │ │ │ │ tstmi sl, #4849664 @ 0x4a0000 │ │ │ │ @ instruction: 0xf387fab7 │ │ │ │ - bcs 0x242dac │ │ │ │ + bcs 0x242d60 │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ teqlt fp, r1, lsl #6 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ svcvs 0x00ab307c │ │ │ │ @ instruction: 0xdc262b02 │ │ │ │ - blle 0xa4b468 │ │ │ │ + blle 0xa4b41c │ │ │ │ @ instruction: 0xf0194628 │ │ │ │ - mvnslt pc, r9, ror #30 │ │ │ │ + mvnslt pc, r3, ror pc @ │ │ │ │ biccc r6, lr, #3342336 @ 0x330000 │ │ │ │ @ instruction: 0xf1b8011c │ │ │ │ eorle r0, r5, r0, lsl #30 │ │ │ │ - bllt 0x75c72c │ │ │ │ + bllt 0x75c6e0 │ │ │ │ smlalcc pc, r6, r5, r8 @ │ │ │ │ ldmib r6, {r0, r1, r8, r9, ip, sp, pc}^ │ │ │ │ strtmi r2, [r1], -r2 │ │ │ │ ldrcs r6, [r0], #-2163 @ 0xfffff78d │ │ │ │ stmib sp, {r1, r2, r3, r6, r7, r9, ip, sp}^ │ │ │ │ biccc r4, lr, #0, 8 │ │ │ │ tsteq fp, r2, lsl r1 │ │ │ │ svcvs 0x00ab47c0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed414bc │ │ │ │ + blx 0xfed41470 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, fp, lsr #15 │ │ │ │ - blcc 0x1ba7dc │ │ │ │ + blcc 0x1ba790 │ │ │ │ ldmible r7, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34628 │ │ │ │ - ubfx pc, fp, #16, #19 │ │ │ │ - ldc2 0, cr15, [r8, #648]! @ 0x288 │ │ │ │ + ldrb pc, [r2, r3, lsl #17]! @ │ │ │ │ + stc2l 0, cr15, [lr, #648] @ 0x288 │ │ │ │ vmax.s8 d20, d7, d18 │ │ │ │ @ instruction: 0xf2c004f0 │ │ │ │ pkhbtmi r2, r0, r5, lsl #9 │ │ │ │ @ instruction: 0xf0a66821 │ │ │ │ - @ instruction: 0xf8d6fed1 │ │ │ │ + @ instruction: 0xf8d6fee7 │ │ │ │ @ instruction: 0xf0a2a008 │ │ │ │ - stmdavs r1!, {r0, r1, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ sbceq pc, lr, #-2147483646 @ 0x80000002 │ │ │ │ tsteq r2, r1, lsl #13 │ │ │ │ - cdp2 0, 12, cr15, cr6, cr6, {5} │ │ │ │ + cdp2 0, 13, cr15, cr12, cr6, {5} │ │ │ │ @ instruction: 0xf0a26876 │ │ │ │ - stmdavs r1!, {r0, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ sbceq pc, lr, #-2147483647 @ 0x80000001 │ │ │ │ tsteq r2, r6, lsl #12 │ │ │ │ - cdp2 0, 11, cr15, cr12, cr6, {5} │ │ │ │ + cdp2 0, 13, cr15, cr2, cr6, {5} │ │ │ │ ldrtmi r6, [r3], -r0, lsr #16 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xe7c447b8 │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andsle r6, r0, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, ip, r0, ror #30 │ │ │ │ vadd.i8 q11, , q6 │ │ │ │ - vmov.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d0, d0[1] │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ - blmi 0x1beab0 │ │ │ │ + blmi 0x1bea64 │ │ │ │ ldrsbcs pc, [r0, #130]! @ 0x82 @ │ │ │ │ andcs lr, r0, lr, asr r7 │ │ │ │ - blmi 0x1beabc │ │ │ │ + blmi 0x1bea70 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andsle r6, r0, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, ip, r0, ror #30 │ │ │ │ vadd.i8 q11, , q6 │ │ │ │ - vmov.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d0, d0[1] │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ - blmi 0x1beaf0 │ │ │ │ + blmi 0x1beaa4 │ │ │ │ andcs pc, r0, #13762560 @ 0xd20000 │ │ │ │ andcs lr, r0, lr, lsr r7 │ │ │ │ - blmi 0x1beafc │ │ │ │ + blmi 0x1beab0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-84] @ 0xffffffac │ │ │ │ - blvs 0xfe5521bc │ │ │ │ + blvs 0xfe552170 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 5, sp, r3, cr0 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldmib r1, {r0, r1, r4, r6, ip, lr, pc}^ │ │ │ │ strmi r3, [lr], -r0, lsl #4 │ │ │ │ - blx 0xfedd162c │ │ │ │ + blx 0xfedd15e0 │ │ │ │ ldmdbeq fp, {r0, r2, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00d42a07 │ │ │ │ @ instruction: 0xf0434618 │ │ │ │ stmdacs r0, {r0} │ │ │ │ stmvs fp, {r0, r2, r6, r8, ip, lr, pc} │ │ │ │ eorsle r2, fp, pc, lsl #22 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ vstrle d18, [r4, #-8] │ │ │ │ - blcs 0xcf5fc │ │ │ │ + blcs 0xcf5b0 │ │ │ │ strtmi sp, [r0], -r3, asr #16 │ │ │ │ - mcr2 0, 5, pc, cr6, cr9, {0} @ │ │ │ │ + mrc2 0, 5, pc, cr0, cr9, {0} │ │ │ │ ldmvs r7!, {r3, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ - ldc2 0, cr15, [r8], #648 @ 0x288 │ │ │ │ + stc2l 0, cr15, [lr], {162} @ 0xa2 │ │ │ │ strtmi r4, [r0], -r0, lsl #13 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ - ldc2 7, cr15, [ip], #-876 @ 0xfffffc94 │ │ │ │ + stc2l 7, cr15, [r4], #-876 @ 0xfffffc94 │ │ │ │ @ instruction: 0xf0a26837 │ │ │ │ - pkhbtmi pc, r1, r7, lsl #26 @ │ │ │ │ + strmi pc, [r1], sp, lsr #26 │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ ldmdavs r9!, {r1, r4, r8} │ │ │ │ - cdp2 0, 2, cr15, cr14, cr6, {5} │ │ │ │ + cdp2 0, 4, cr15, cr4, cr6, {5} │ │ │ │ @ instruction: 0xf0a26876 │ │ │ │ - ldmdavs r9!, {r0, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r1, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ sbceq pc, lr, #-2147483647 @ 0x80000001 │ │ │ │ tsteq r2, r6, lsl #12 │ │ │ │ - cdp2 0, 2, cr15, cr4, cr6, {5} │ │ │ │ + cdp2 0, 3, cr15, cr10, cr6, {5} │ │ │ │ ldmdavs r8!, {r0, r1, r6, r9, sl, lr} │ │ │ │ @ instruction: 0x46494632 │ │ │ │ svcvs 0x00a347a8 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed41660 │ │ │ │ + blx 0xfed41614 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r3, lsr #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r8 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xa1a54 │ │ │ │ + blcs 0xa1a08 │ │ │ │ @ instruction: 0xf04fdabb │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xff7cf7e2 │ │ │ │ + @ instruction: 0xffa4f7e2 │ │ │ │ svclt 0x0000e7e5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [r4], -r5, lsl #26 │ │ │ │ @ instruction: 0xf4136bab │ │ │ │ @@ -115179,618 +115160,618 @@ │ │ │ │ ldrmi r6, [r6], -fp, asr #16 │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ svclt 0x00182a00 │ │ │ │ eorsle r2, r9, sp, lsl #22 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ vldmdble fp!, {d2} │ │ │ │ - blcs 0xcf6e4 │ │ │ │ + blcs 0xcf698 │ │ │ │ @ instruction: 0x4620d83a │ │ │ │ - mrc2 0, 1, pc, cr2, cr9, {0} │ │ │ │ + mrc2 0, 1, pc, cr12, cr9, {0} │ │ │ │ ldmdavs sp!, {r5, r8, r9, ip, sp, pc} │ │ │ │ - stc2 0, cr15, [ip], #648 @ 0x288 │ │ │ │ + stc2l 0, cr15, [r2], {162} @ 0xa2 │ │ │ │ @ instruction: 0xf1054680 │ │ │ │ vhsub.s8 q8, , q7 │ │ │ │ vshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0x01122595 │ │ │ │ @ instruction: 0xf0a66829 │ │ │ │ - @ instruction: 0xf8d7fdc3 │ │ │ │ + @ instruction: 0xf8d7fdd9 │ │ │ │ @ instruction: 0xf0a29004 │ │ │ │ - @ instruction: 0x4601fc35 │ │ │ │ + strmi pc, [r1], -fp, asr #24 │ │ │ │ strbmi r4, [sl], -r7, lsl #12 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - @ instruction: 0x463bfbb9 │ │ │ │ + ldrtmi pc, [fp], -r1, ror #23 @ │ │ │ │ strbmi r6, [r2], -r8, lsr #16 │ │ │ │ ldrmi r4, [r0, r1, asr #12]! │ │ │ │ @ instruction: 0xb12b6fa3 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - ble 0xff18b74c │ │ │ │ + ble 0xff18b700 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24620 │ │ │ │ - @ instruction: 0xe7e5ff11 │ │ │ │ + @ instruction: 0xe7e5ff39 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-88] @ 0xffffffa8 │ │ │ │ - blvs 0xfe552384 │ │ │ │ + blvs 0xfe552338 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 4, sp, r0, cr14 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ - blx 0xfee34cac │ │ │ │ + blx 0xfee34c60 │ │ │ │ stmdavs sl, {r1, r2, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq fp, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ svclt 0x00d42a07 │ │ │ │ @ instruction: 0xf0434618 │ │ │ │ stmdacs r0, {r0} │ │ │ │ stmdavs fp, {r0, r2, r6, r8, ip, lr, pc}^ │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ eorsle r2, r9, sp, lsl #22 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ vstrle d18, [r2, #-8] │ │ │ │ - blcs 0xcf7c4 │ │ │ │ + blcs 0xcf778 │ │ │ │ strtmi sp, [r0], -r1, asr #16 │ │ │ │ - stc2l 0, cr15, [r2, #100] @ 0x64 │ │ │ │ + stc2l 0, cr15, [ip, #100] @ 0x64 │ │ │ │ stmdavs pc!, {r3, r4, r6, r8, r9, ip, sp, pc} @ │ │ │ │ ldmeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldc2 0, cr15, [r8], #-648 @ 0xfffffd78 │ │ │ │ + mcrr2 0, 10, pc, lr, cr2 @ │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf8d84681 │ │ │ │ tsteq r2, r0 │ │ │ │ - ldc2l 0, cr15, [r2, #-664] @ 0xfffffd68 │ │ │ │ + stc2l 0, cr15, [r8, #-664]! @ 0xfffffd68 │ │ │ │ ldrdge pc, [r4], -r5 │ │ │ │ - blx 0xff1bce6e │ │ │ │ + blx 0xff73ce22 │ │ │ │ strmi r4, [r1], -r7, lsl #12 │ │ │ │ @ instruction: 0x46204652 │ │ │ │ - blx 0x12beb5e │ │ │ │ + blx 0x1cbeb12 │ │ │ │ @ instruction: 0xf8d8463b │ │ │ │ strbmi r1, [sl], -r0 │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ ldrtmi r6, [sl], -r9, ror #16 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - svcvs 0x00a3fbef │ │ │ │ + svcvs 0x00a3fc17 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed41824 │ │ │ │ + blx 0xfed417d8 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r3, lsr #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xa2bf8 │ │ │ │ + blcs 0xa2bac │ │ │ │ @ instruction: 0xf04fdabd │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - cdp2 7, 9, cr15, cr10, cr2, {7} │ │ │ │ + cdp2 7, 12, cr15, cr2, cr2, {7} │ │ │ │ svclt 0x0000e7e5 │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ vadd.i8 d22, d25, d10 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x153880 │ │ │ │ + bl 0x153834 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xe7712210 │ │ │ │ @ instruction: 0xf85d2000 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ vadd.i8 d22, d25, d10 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x1538c0 │ │ │ │ + bl 0x153874 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ ldrb r2, [r1, -r0, lsr #4] │ │ │ │ @ instruction: 0xf85d2000 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ vadd.i8 d22, d25, d10 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x153900 │ │ │ │ + bl 0x1538b4 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xe7312230 │ │ │ │ @ instruction: 0xf85d2000 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ vadd.i8 d22, d25, d10 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x153940 │ │ │ │ + bl 0x1538f4 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ ldr r2, [r1, -r0, asr #4] │ │ │ │ @ instruction: 0xf85d2000 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r6, [r4], -r2, lsl #26 │ │ │ │ - blvs 0xfe56cf70 │ │ │ │ + blvs 0xfe56cf24 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 0, sp, r3, cr10 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ stmiavs fp, {r0, r2, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf023460d │ │ │ │ - blcs 0x3c1984 │ │ │ │ + blcs 0x3c1938 │ │ │ │ andcs sp, r0, r8, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ @ instruction: 0xdc072b02 │ │ │ │ - blle 0x28b9a0 │ │ │ │ + blle 0x28b954 │ │ │ │ @ instruction: 0xf0194620 │ │ │ │ - stmdblt r0!, {r0, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r1, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strb r2, [r9, r1]! │ │ │ │ - blcs 0xcf9c0 │ │ │ │ + blcs 0xcf974 │ │ │ │ @ instruction: 0xf04fd9f6 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - ldc2l 7, cr15, [lr, #904] @ 0x388 │ │ │ │ + cdp2 7, 0, cr15, cr6, cr2, {7} │ │ │ │ @ instruction: 0xf0a2e7f2 │ │ │ │ - stmdavs fp!, {r0, r1, r2, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x925e4 │ │ │ │ + stmdavs fp!, {r0, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x92598 │ │ │ │ svcvs 0x00a3d154 │ │ │ │ @ instruction: 0xdc732b02 │ │ │ │ mcrrle 11, 0, r2, pc, cr0 │ │ │ │ andcs sp, r0, r3, ror r1 │ │ │ │ @ instruction: 0xf0a22100 │ │ │ │ - pkhbtmi pc, r1, r9, lsl #31 @ │ │ │ │ + strmi pc, [r1], pc, lsr #31 │ │ │ │ vadd.i8 d22, d23, d31 │ │ │ │ @ instruction: 0xf2c008f0 │ │ │ │ @ instruction: 0xf0a22895 │ │ │ │ - @ instruction: 0xf107fb25 │ │ │ │ + @ instruction: 0xf107fb3b │ │ │ │ strmi r0, [r7], -lr, asr #5 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0a60112 │ │ │ │ - bmi 0xcfff00 │ │ │ │ + bmi 0xcfff0c │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r6, [sl], #-2088 @ 0xfffff7d8 │ │ │ │ @ instruction: 0xf8d86812 │ │ │ │ stmpl sl, {ip, sp} │ │ │ │ - bl 0x111e74 │ │ │ │ + bl 0x111e28 │ │ │ │ ldrmi r0, [r3], #-265 @ 0xfffffef7 │ │ │ │ smlabtvc r0, sp, r9, lr │ │ │ │ stmdacs r0, {r1, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf646d042 │ │ │ │ vbic.i32 q8, #12 @ 0x0000000c │ │ │ │ stmdavs r8, {r1, r4, r7, r8} │ │ │ │ - @ instruction: 0xf9f4f0a3 │ │ │ │ - blx 0xfe73d0c0 │ │ │ │ + blx 0x33d074 │ │ │ │ + blx 0xfecbd074 │ │ │ │ @ instruction: 0xf0a24680 │ │ │ │ - @ instruction: 0x4631fa97 │ │ │ │ + ldrtmi pc, [r1], -sp, lsr #21 @ │ │ │ │ strbmi r4, [r0], -r7, lsl #12 │ │ │ │ - stc2l 0, cr15, [r4, #684] @ 0x2ac │ │ │ │ - @ instruction: 0x46384631 │ │ │ │ ldc2l 0, cr15, [sl, #684] @ 0x2ac │ │ │ │ + @ instruction: 0x46384631 │ │ │ │ + ldc2l 0, cr15, [r0, #684]! @ 0x2ac │ │ │ │ strbmi r6, [r2], -r9, lsr #18 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - stmiavs r9!, {r0, r2, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r9!, {r0, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - blx 0xff0bedd0 │ │ │ │ - blcs 0x9ccf4 │ │ │ │ + blx 0xffabed84 │ │ │ │ + blcs 0x9cca8 │ │ │ │ @ instruction: 0xf1a3d09e │ │ │ │ - blx 0xfed41a84 │ │ │ │ + blx 0xfed41a38 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ ldr r6, [r7, r3, lsr #15] │ │ │ │ @ instruction: 0xf0a2692f │ │ │ │ - @ instruction: 0x463afa77 │ │ │ │ + ldrtmi pc, [sl], -sp, lsl #21 @ │ │ │ │ ldrtmi r4, [r9], -r7, lsl #12 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - @ instruction: 0xf8d5f9fb │ │ │ │ + @ instruction: 0xf8d5fa23 │ │ │ │ @ instruction: 0xf0a2900c │ │ │ │ - strmi pc, [r1], -sp, ror #20 │ │ │ │ + strmi pc, [r1], -r3, lsl #21 │ │ │ │ strmi r4, [r0], sl, asr #12 │ │ │ │ ldrtmi r4, [r1], r0, lsr #12 │ │ │ │ - @ instruction: 0xf9f0f7db │ │ │ │ + blx 0x6bedc0 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0ab4630 │ │ │ │ - @ instruction: 0xe79bfe39 │ │ │ │ + ldr pc, [fp, pc, asr #28] │ │ │ │ tstpne r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf0a36808 │ │ │ │ - @ instruction: 0xe7bbf9b1 │ │ │ │ - blcs 0xcfad0 │ │ │ │ + ldr pc, [fp, r7, asr #19]! │ │ │ │ + blcs 0xcfa84 │ │ │ │ @ instruction: 0xf7fdd9da │ │ │ │ - svclt 0x0000fa87 │ │ │ │ - addeq pc, r8, lr, asr #2 │ │ │ │ + svclt 0x0000fa91 │ │ │ │ + umulleq pc, r8, sl, r1 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, fp, lsl #17 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ ldrle r0, [sp, #-2010]! @ 0xfffff826 │ │ │ │ @ instruction: 0xdc362b0b │ │ │ │ vadd.i8 q11, , q5 │ │ │ │ - vsubw.s8 q9, q0, d9 │ │ │ │ + vqdmlal.s , d16, d1[6] │ │ │ │ vcge.s8 d16, d9, d3 │ │ │ │ - vabdl.s8 , d16, d9 │ │ │ │ - bcs 0x82b4c │ │ │ │ + vqdmlsl.s , d0, d1[6] │ │ │ │ + bcs 0x82b00 │ │ │ │ svclt 0x00186d2a │ │ │ │ @ instruction: 0xf64d461f │ │ │ │ - vsubw.s8 , q0, d25 │ │ │ │ + vrsra.s64 q11, , #64 │ │ │ │ @ instruction: 0xf64d0307 │ │ │ │ - @ instruction: 0xf2c066d5 │ │ │ │ + @ instruction: 0xf2c0669d │ │ │ │ svclt 0x00180607 │ │ │ │ - blvs 0xfe552794 │ │ │ │ + blvs 0xfe552748 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 1, sp, r3, cr3 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ stmdavs r3!, {r0, r2, r3, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xdc2a2b07 │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ svcvs 0x00ab307c │ │ │ │ @ instruction: 0xdc2d2b02 │ │ │ │ - blle 0xc0bb40 │ │ │ │ + blle 0xc0baf4 │ │ │ │ @ instruction: 0xf0194628 │ │ │ │ - bllt 0xfe4bff3c │ │ │ │ + bllt 0xfe4bff18 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0x461f1c │ │ │ │ + blcs 0x461ed0 │ │ │ │ stmiavs fp, {r1, r8, ip, lr, pc}^ │ │ │ │ andsle r2, r0, r1, lsl #22 │ │ │ │ vadd.f32 d22, d14, d26 │ │ │ │ - vqdmlsl.s , d16, d1[2] │ │ │ │ + vqshl.s64 d19, d1, #0 │ │ │ │ @ instruction: 0xf64d0707 │ │ │ │ - vsubhn.i16 d22, q8, │ │ │ │ - blvs 0xfe542794 │ │ │ │ + vmlsl.s q11, d0, d1[2] │ │ │ │ + blvs 0xfe542748 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 14, sp, r3, cr5 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldrdcs sp, [r0], -r1 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - blcs 0xcfbac │ │ │ │ + blcs 0xcfb60 │ │ │ │ @ instruction: 0xf04fd9d0 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ - stc2l 7, cr15, [r8], #904 @ 0x388 │ │ │ │ + ldc2 7, cr15, [r0, #-904] @ 0xfffffc78 │ │ │ │ ldmib r4, {r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmdavs r0!, {r1, r9, ip}^ │ │ │ │ - @ instruction: 0xf890f7db │ │ │ │ + @ instruction: 0xf8b8f7db │ │ │ │ svcvs 0x00ab6824 │ │ │ │ strbcc r4, [lr], #1665 @ 0x681 │ │ │ │ smlawbeq r4, r8, r6, r4 │ │ │ │ @ instruction: 0xf895b9b3 │ │ │ │ orrslt r3, fp, r6, ror #1 │ │ │ │ andls r2, r0, r0, lsl r3 │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf8cd2003 │ │ │ │ stmib sp, {r2, pc}^ │ │ │ │ ldrmi r3, [r8, r2, lsl #6]! │ │ │ │ - blcs 0x9ce90 │ │ │ │ + blcs 0x9ce44 │ │ │ │ @ instruction: 0xf1a3d0b0 │ │ │ │ - blx 0xfed41c00 │ │ │ │ + blx 0xfed41bb4 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ str r6, [r9, fp, lsr #15]! │ │ │ │ - blx 0x93d280 │ │ │ │ + blx 0xebd234 │ │ │ │ vmax.s8 d20, d7, d18 │ │ │ │ @ instruction: 0xf2c004f0 │ │ │ │ @ instruction: 0x46072495 │ │ │ │ @ instruction: 0xf0a66821 │ │ │ │ - stmdavs r4!, {r0, r1, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r8], -r1, asr #12 │ │ │ │ - cdp2 0, 8, cr15, cr0, cr2, {5} │ │ │ │ + cdp2 0, 9, cr15, cr6, cr2, {5} │ │ │ │ @ instruction: 0x46024639 │ │ │ │ ldrmi r4, [r0, r0, lsr #12]! │ │ │ │ svclt 0x0000e7e0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-84] @ 0xffffffac │ │ │ │ - blvs 0xfe552848 │ │ │ │ + blvs 0xfe5527fc │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 5, sp, r3, cr4 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldmib r1, {r0, r1, r2, r4, r6, ip, lr, pc}^ │ │ │ │ strmi r3, [lr], -r0, lsl #4 │ │ │ │ - blx 0xfedd1cb8 │ │ │ │ + blx 0xfedd1c6c │ │ │ │ ldmdbeq fp, {r0, r2, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00d42a07 │ │ │ │ @ instruction: 0xf0434618 │ │ │ │ stmdacs r0, {r0} │ │ │ │ stmvs fp, {r0, r3, r6, r8, ip, lr, pc} │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ eorsle r2, sp, sp, lsl #22 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ vstrle d18, [r6, #-8] │ │ │ │ - blcs 0xcfc8c │ │ │ │ + blcs 0xcfc40 │ │ │ │ strtmi sp, [r0], -r5, asr #16 │ │ │ │ - blx 0x183d0ea │ │ │ │ + blx 0x1abd09e │ │ │ │ ldmdavs r7!, {r3, r4, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ - @ instruction: 0xf9d8f0a2 │ │ │ │ + @ instruction: 0xf9eef0a2 │ │ │ │ @ instruction: 0xf1074680 │ │ │ │ vhsub.s8 q8, , q7 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0x01122795 │ │ │ │ @ instruction: 0xf0a66839 │ │ │ │ - @ instruction: 0xf8d6faef │ │ │ │ + @ instruction: 0xf8d6fb05 │ │ │ │ @ instruction: 0xf0a2a004 │ │ │ │ - ldmdavs r9!, {r0, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ sbceq pc, lr, #-2147483646 @ 0x80000002 │ │ │ │ tsteq r2, r1, lsl #13 │ │ │ │ - blx 0xff9bd350 │ │ │ │ + blx 0xfff3d304 │ │ │ │ ldrdge pc, [r8], -r6 │ │ │ │ - @ instruction: 0xf956f0a2 │ │ │ │ + @ instruction: 0xf96cf0a2 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ @ instruction: 0x46204652 │ │ │ │ - @ instruction: 0xf8daf7db │ │ │ │ + @ instruction: 0xf902f7db │ │ │ │ ldmdavs r8!, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ svcvs 0x00a347a8 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed41cf4 │ │ │ │ + blx 0xfed41ca8 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r3, lsr #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xa30c8 │ │ │ │ + blcs 0xa307c │ │ │ │ @ instruction: 0xf04fdab9 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - ldc2 7, cr15, [r2], #-904 @ 0xfffffc78 │ │ │ │ + mrrc2 7, 14, pc, sl, cr2 @ │ │ │ │ svclt 0x0000e7e5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-88] @ 0xffffffa8 │ │ │ │ addlt r4, r3, r4, lsl #12 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ subsle r6, ip, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c50 │ │ │ │ subsle r6, r8, r0, ror r0 │ │ │ │ movwcs lr, #2513 @ 0x9d1 │ │ │ │ tstmi sl, #13631488 @ 0xd00000 │ │ │ │ @ instruction: 0xf386fab6 │ │ │ │ - bcs 0x2436c0 │ │ │ │ + bcs 0x243674 │ │ │ │ @ instruction: 0x4618bfd4 │ │ │ │ andeq pc, r1, r3, asr #32 │ │ │ │ cmple r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf023688b │ │ │ │ - blcs 0x3c1d70 │ │ │ │ + blcs 0x3c1d24 │ │ │ │ svcvs 0x00a3d045 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0x109364 │ │ │ │ - blcc 0x1b86b8 │ │ │ │ + blcs 0x109318 │ │ │ │ + blcc 0x1b866c │ │ │ │ stmdale pc, {r0, r8, r9, fp, sp}^ @ │ │ │ │ @ instruction: 0xf0194620 │ │ │ │ - @ instruction: 0xb3b8fadf │ │ │ │ + @ instruction: 0xb3b8fae9 │ │ │ │ vadd.i8 q11, , │ │ │ │ @ instruction: 0xf2c008f0 │ │ │ │ @ instruction: 0xf0a22895 │ │ │ │ - @ instruction: 0xf107f955 │ │ │ │ + @ instruction: 0xf107f96b │ │ │ │ strmi r0, [r2], lr, asr #5 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0a60112 │ │ │ │ - stmdavs pc!, {r0, r1, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} @ │ │ │ │ - @ instruction: 0xf94af0a2 │ │ │ │ + stmdavs pc!, {r0, r2, r7, r9, fp, ip, sp, lr, pc} @ │ │ │ │ + @ instruction: 0xf960f0a2 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ tsteq r2, r1, lsl #13 │ │ │ │ - blx 0x19bd450 │ │ │ │ + blx 0x1f3d404 │ │ │ │ ldrdlt pc, [r8], -r5 │ │ │ │ - @ instruction: 0xf8d6f0a2 │ │ │ │ + @ instruction: 0xf8ecf0a2 │ │ │ │ strmi r4, [r1], -r7, lsl #12 │ │ │ │ @ instruction: 0x4620465a │ │ │ │ - @ instruction: 0xf85af7db │ │ │ │ + @ instruction: 0xf882f7db │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0x464a4653 │ │ │ │ smladxls r0, r8, r6, r4 │ │ │ │ stmiavs r9!, {r4, r5, r7, r8, r9, sl, lr} │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - @ instruction: 0xf900f7db │ │ │ │ + @ instruction: 0xf928f7db │ │ │ │ @ instruction: 0xb12b6fa3 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ble 0xfec4be1c │ │ │ │ + ble 0xfec4bdd0 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24620 │ │ │ │ - strb pc, [r3, r9, lsr #23]! @ │ │ │ │ + ubfx pc, r1, #23, #4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [r4], -r2, lsl #26 │ │ │ │ - blvs 0xfe56d44c │ │ │ │ + blvs 0xfe56d400 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 3, sp, r3, cr10 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ stmdavs fp, {r1, r2, r3, r4, r5, ip, lr, pc} │ │ │ │ - blcs 0x252a8c │ │ │ │ + blcs 0x252a40 │ │ │ │ stmdavs fp, {r1, r3, r4, r5, sl, fp, ip, lr, pc}^ │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ eorsle r2, r5, sp, lsl #22 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ vldmdble r8!, {d2} │ │ │ │ - blcs 0xcfe84 │ │ │ │ + blcs 0xcfe38 │ │ │ │ @ instruction: 0x4620d837 │ │ │ │ - blx 0x193d2e0 │ │ │ │ + blx 0x1bbd294 │ │ │ │ stmdavs lr!, {r3, r4, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ - @ instruction: 0xf874f0a2 │ │ │ │ + @ instruction: 0xf88af0a2 │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ - @ instruction: 0xfff8f7da │ │ │ │ + @ instruction: 0xf820f7db │ │ │ │ svcvs 0x00a2682b │ │ │ │ tsteq pc, lr, asr #7 │ │ │ │ @ instruction: 0xf894bb6a │ │ │ │ cmplt r3, #230 @ 0xe6 │ │ │ │ stmiavs r8!, {r4, r8, r9, sp} │ │ │ │ @ instruction: 0x461a4639 │ │ │ │ @ instruction: 0xf0b79600 │ │ │ │ - svcvs 0x00a3f8cd │ │ │ │ + svcvs 0x00a3f8e3 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed41ecc │ │ │ │ + blx 0xfed41e80 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r3, lsr #15 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xa1aa4 │ │ │ │ + blcs 0xa1a58 │ │ │ │ @ instruction: 0xf04fdac7 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0x11bf27e │ │ │ │ + blx 0x1bbf232 │ │ │ │ vabd.s8 q15, , │ │ │ │ @ instruction: 0xf2c008f0 │ │ │ │ @ instruction: 0xf0a22895 │ │ │ │ - @ instruction: 0x463af89d │ │ │ │ + @ instruction: 0x463af8b3 │ │ │ │ @ instruction: 0xf8d84607 │ │ │ │ @ instruction: 0xf0a61000 │ │ │ │ - stmiavs r8!, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r8!, {r0, r1, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46314632 │ │ │ │ - blx 0x153d5ec │ │ │ │ + blx 0x1abd5a0 │ │ │ │ vnmls.f32 s8, s26, s20 │ │ │ │ @ instruction: 0xf8d83f70 │ │ │ │ ldrbtmi r1, [sl], #-0 │ │ │ │ ldmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ ldrmi r2, [lr], #-512 @ 0xfffffe00 │ │ │ │ strmi r4, [fp], #-1055 @ 0xfffffbe1 │ │ │ │ bicvc pc, r4, r3, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ strls r9, [r0, -r1, lsl #12] │ │ │ │ @ instruction: 0xf0a26808 │ │ │ │ - ldr pc, [r4, sp, ror #30]! │ │ │ │ - addeq lr, r8, r6, lsr ip │ │ │ │ + ldr pc, [r4, r3, lsl #31]! │ │ │ │ + addeq lr, r8, r2, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebd8550 │ │ │ │ + bl 0xfebd8504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00820ff8 │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ - bcs 0x10d550 │ │ │ │ - bcs 0xb8384 │ │ │ │ + bcs 0x10d504 │ │ │ │ + bcs 0xb8338 │ │ │ │ ldrmi sp, [r8], -r9, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - bcs 0xcfb88 │ │ │ │ + bcs 0xcfb3c │ │ │ │ @ instruction: 0xf04fd9f5 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ @ instruction: 0xf7e22100 │ │ │ │ - strdcs pc, [r0], -fp │ │ │ │ + andcs pc, r0, r3, lsr #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ smlawblt fp, r3, pc, r6 @ │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0x6783095b │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebd85b8 │ │ │ │ + bl 0xfebd856c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00830ff8 │ │ │ │ andcs fp, r0, r3, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0x6783095b │ │ │ │ @ instruction: 0xf0a20118 │ │ │ │ - andcs pc, r4, #32512 @ 0x7f00 │ │ │ │ + andcs pc, r4, #38144 @ 0x9500 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ tstpvc r8, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - svclt 0x0020f7da │ │ │ │ + svclt 0x0048f7da │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, pc, r6, lsr #23 │ │ │ │ strmi r2, [ip], -r0, lsl #10 │ │ │ │ eorcs r4, r4, #6291456 @ 0x600000 │ │ │ │ stmdage r4, {r0, r3, r5, r9, sl, lr} │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmdb r4!, {r0, r2, r4, r9, ip, sp, lr, pc} │ │ │ │ + ldmdb sl!, {r0, r2, r4, r9, ip, sp, lr, pc} │ │ │ │ msrmi SPSR_fsxc, #4 │ │ │ │ svcmi 0x006ef1b3 │ │ │ │ addshi pc, r0, r0 │ │ │ │ @ instruction: 0xf1b3d827 │ │ │ │ @ instruction: 0xf0004f6c │ │ │ │ @ instruction: 0xf1b380e0 │ │ │ │ @ instruction: 0xf0404f6d │ │ │ │ vorr.i32 d24, #207 @ 0x000000cf │ │ │ │ - blcc 0x28a050 │ │ │ │ + blcc 0x28a004 │ │ │ │ vpadd.i8 d2, d0, d7 │ │ │ │ ldm pc, {r0, r3, r4, r8, pc}^ @ │ │ │ │ orrseq pc, lr, #19 │ │ │ │ tsteq r7, r7, lsl r1 │ │ │ │ tsteq r7, r7, lsl r1 │ │ │ │ ldrteq r0, [r8], #-279 @ 0xfffffee9 │ │ │ │ @ instruction: 0x011703d4 │ │ │ │ @@ -115807,15 +115788,15 @@ │ │ │ │ vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ eorhi pc, sl, #0 │ │ │ │ rschi pc, r8, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ - blcs 0x14a26d8 │ │ │ │ + blcs 0x14a268c │ │ │ │ rschi pc, r8, r0, asr #32 │ │ │ │ strvc pc, [r1, -r0, asr #12] │ │ │ │ streq pc, [r1, -r1, asr #5] │ │ │ │ @ instruction: 0xf1b74027 │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ vqsub.s8 q4, q8, q9 │ │ │ │ @ instruction: 0xf5b7861a │ │ │ │ @@ -115827,33 +115808,33 @@ │ │ │ │ svccs 0x0000874b │ │ │ │ adcshi pc, r3, #2 │ │ │ │ svcvc 0x0080f5b7 │ │ │ │ sbchi pc, sl, r0, asr #32 │ │ │ │ @ instruction: 0xf3c40921 │ │ │ │ @ instruction: 0xf0014042 │ │ │ │ stcleq 1, cr0, [r2], #32 │ │ │ │ - b 0x10c3780 │ │ │ │ + b 0x10c3734 │ │ │ │ @ instruction: 0xf0020700 │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ movwmi r3, #41282 @ 0xa142 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ smlalbteq pc, r2, r4, r3 @ │ │ │ │ strpl pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ ldrtmi r4, [r0], -fp, lsl #6 │ │ │ │ @ instruction: 0x2c02a904 │ │ │ │ movwls r9, #20996 @ 0x5204 │ │ │ │ sbchi pc, r5, r4 │ │ │ │ @ instruction: 0xf0042c03 │ │ │ │ stccs 0, cr8, [r1], {228} @ 0xe4 │ │ │ │ sbcshi pc, r0, r4 │ │ │ │ @ instruction: 0xf6482200 │ │ │ │ - vsubw.s8 q11, q8, d21 │ │ │ │ + vsubw.s8 q11, q8, d5 │ │ │ │ stmib sp, {r0, r1, r4, r8, r9}^ │ │ │ │ vhsub.s8 d23, d8, d6 │ │ │ │ - vrshr.s64 q9, , #64 │ │ │ │ + vmlal.s q9, d16, d1[0] │ │ │ │ stmib sp, {r0, r1, r2, r9}^ │ │ │ │ @ instruction: 0xf7ff5508 │ │ │ │ adds pc, r8, sp, asr r9 @ │ │ │ │ cmnpvs r5, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vmvn.i32 d22, #256 @ 0x00000100 │ │ │ │ @@ -115877,36 +115858,36 @@ │ │ │ │ ldrbhi pc, [r2], -r1, lsl #4 @ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ strdeq r8, [r3], #110 @ 0x6e @ │ │ │ │ vmls.i , q2, d2[5] │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #32 │ │ │ │ vcgt.s8 d25, d9, d9 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ andls r0, r7, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ teqmi r5, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf8d3a904 │ │ │ │ stmdbeq r3!, {r4, r5, r7, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ ldc2 7, cr15, [r8, #-1020] @ 0xfffffc04 │ │ │ │ vmla.i q15, q2, d3[0] │ │ │ │ - blcs 0x24a304 │ │ │ │ - blcs 0x475744 │ │ │ │ + blcs 0x24a2b8 │ │ │ │ + blcs 0x4756f8 │ │ │ │ rscshi pc, sp, r0 │ │ │ │ teqle r9, r4, lsl #22 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf982f7fd │ │ │ │ + @ instruction: 0xf992f7fd │ │ │ │ cmppne r1, #64, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x03a1f2c1 │ │ │ │ subcs r4, r0, #35 @ 0x23 │ │ │ │ addeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ addsmi r9, r3, #114688 @ 0x1c000 │ │ │ │ cmnphi r8, #0 @ p-variant is OBSOLETE │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ @@ -115915,26 +115896,26 @@ │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ ldcvs 1, cr13, [r3, #-112]! @ 0xffffff90 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ andsle r6, r7, r0, ror pc │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ andsle r6, r3, r0, ror #30 │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf8d2a904 │ │ │ │ @ instruction: 0xf7ff2250 │ │ │ │ and pc, r6, fp, asr #17 │ │ │ │ vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ mrshi pc, (UNDEF: 2) @ │ │ │ │ - blmi 0x28967c │ │ │ │ - blls 0x3db6e8 │ │ │ │ + blmi 0x289630 │ │ │ │ + blls 0x3db69c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0440300 │ │ │ │ ldrdlt r8, [pc], -r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ @@ -115946,44 +115927,44 @@ │ │ │ │ svceq 0x0000f5b2 │ │ │ │ rschi pc, r1, r1 │ │ │ │ strbhi pc, [r8, #-512]! @ 0xfffffe00 @ │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ vst4. {d8-d11}, [r4 :256], r5 │ │ │ │ @ instruction: 0xf5b373f0 │ │ │ │ bicsle r7, r5, r0, lsl #31 │ │ │ │ - blvs 0xfe71cb9c │ │ │ │ + blvs 0xfe71cb50 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 13, sp, fp, cr0 │ │ │ │ @ instruction: 0xf0070c27 │ │ │ │ stcleq 2, cr0, [r5], #52 @ 0x34 │ │ │ │ cmnpvs r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svclt 0x00182a0d │ │ │ │ @ instruction: 0xf3c42b00 │ │ │ │ svclt 0x000c3242 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf0044315 │ │ │ │ - bcs 0x3c1f34 │ │ │ │ + bcs 0x3c1ee8 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ - blcs 0x8230c │ │ │ │ + blcs 0x822c0 │ │ │ │ stccs 1, cr13, [r7, #-728] @ 0xfffffd28 │ │ │ │ @ instruction: 0x4630d8b4 │ │ │ │ mrc2 7, 0, pc, cr10, cr15, {7} │ │ │ │ ldrtmi fp, [r0], -r0, ror #3 │ │ │ │ - @ instruction: 0xf812f019 │ │ │ │ + @ instruction: 0xf81cf019 │ │ │ │ vmla.f , q10, d0[0] │ │ │ │ rsbeq r1, sp, r0, lsl #16 │ │ │ │ strbmi r2, [r2], -r2, lsl #6 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0xebd796 │ │ │ │ + blx 0x14bd74a │ │ │ │ @ instruction: 0xf0052800 │ │ │ │ strcc r8, [r1, #-677] @ 0xfffffd5b │ │ │ │ strbmi r2, [r2], -r2, lsl #6 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0xc3d7aa │ │ │ │ + blx 0x123d75e │ │ │ │ @ instruction: 0xf0052800 │ │ │ │ ldrtmi r8, [r0], -sl, lsl #5 │ │ │ │ mrc2 7, 1, pc, cr0, cr15, {7} │ │ │ │ ldr r2, [r2, r1] │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ @@ -115997,35 +115978,35 @@ │ │ │ │ movwcs sl, #8061 @ 0x1f7d │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcpl 0x0080f1b2 │ │ │ │ adcshi pc, r5, #1 │ │ │ │ @ instruction: 0xf001429a │ │ │ │ vst1.32 {d8-d11}, [r4], r2 │ │ │ │ - bcs 0x8271c │ │ │ │ + bcs 0x826d0 │ │ │ │ subhi pc, pc, #1 │ │ │ │ svceq 0x00e0f5b3 │ │ │ │ ldrhi pc, [r0, #2]! │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - mrc2 7, 5, pc, cr12, cr12, {7} │ │ │ │ - blvs 0xfe71cc80 │ │ │ │ + mcr2 7, 6, pc, cr6, cr12, {7} @ │ │ │ │ + blvs 0xfe71cc34 │ │ │ │ svcvs 0x0070f412 │ │ │ │ svcge 0x005ef43f │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ stmdbls r6, {r0, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x127ff8 │ │ │ │ + bl 0x127fac │ │ │ │ stmdbls r7, {r0, r6, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0xff0bfb2c │ │ │ │ + blcs 0xff0bfae0 │ │ │ │ tstmi r9, #8, 22 @ 0x2000 │ │ │ │ @ instruction: 0xf73f2907 │ │ │ │ - bcs 0xad508 │ │ │ │ + bcs 0xad4bc │ │ │ │ svcge 0x0044f43f │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ ldc2l 7, cr15, [lr, #1012] @ 0x3f4 │ │ │ │ stcleq 7, cr14, [r3], #252 @ 0xfc │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strmi pc, [r3, -r4, asr #7] │ │ │ │ @@ -116033,25 +116014,25 @@ │ │ │ │ orrpl pc, r0, #20 │ │ │ │ cmpphi r6, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ addcs r4, r0, r2, lsr #32 │ │ │ │ eoreq pc, r0, r0, asr #5 │ │ │ │ strpl pc, [r0, #-964] @ 0xfffffc3c │ │ │ │ - ldcleq 0, cr15, [pc], #-16 @ 0x8181c │ │ │ │ + ldcleq 0, cr15, [pc], #-16 @ 0x817d0 │ │ │ │ movwls r4, #49794 @ 0xc282 │ │ │ │ @ instruction: 0xf000950b │ │ │ │ vst1.8 {d24}, [pc], lr │ │ │ │ vaddl.s8 , d16, d0 │ │ │ │ addmi r0, r2, #32 │ │ │ │ strbthi pc, [sp], r0 @ │ │ │ │ svcne 0x0000f5b2 │ │ │ │ svcge 0x0016f47f │ │ │ │ andls r2, r9, #268435456 @ 0x10000000 │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ smlabtvc r4, sp, r9, lr │ │ │ │ stmdbge r4, {r4, r5, r9, sl, lr} │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ ldrtcs pc, [r0], #-2258 @ 0xfffff72e @ │ │ │ │ @@ -116072,22 +116053,22 @@ │ │ │ │ vmin.s8 q4, , │ │ │ │ @ instruction: 0xf5b38080 │ │ │ │ @ instruction: 0xf0036f40 │ │ │ │ vmin.s8 q4, , q6 │ │ │ │ @ instruction: 0xf5b384f1 │ │ │ │ @ instruction: 0xf0036fa0 │ │ │ │ vmin.s8 d8, d3, d28 │ │ │ │ - blcs 0xa28c4 │ │ │ │ + blcs 0xa2878 │ │ │ │ ldrhi pc, [r1, #3] │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr2, cr15, {3} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fd9309 │ │ │ │ - stmdbge r4, {r0, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ strb pc, [r6], sp, asr #27 @ │ │ │ │ orrvc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ teqpeq r3, #268435468 @ p-variant is OBSOLETE @ 0x1000000c │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vrshr.s64 d22, d16, #63 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ @@ -116109,15 +116090,15 @@ │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0034293 │ │ │ │ andcs r8, r0, #102 @ 0x66 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ strls sl, [r7, #-3731] @ 0xfffff16d │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ @@ -116126,36 +116107,36 @@ │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ @ instruction: 0xf8d6f7fe │ │ │ │ vmin.s8 q15, , │ │ │ │ vsubw.s8 q8, q0, d1 │ │ │ │ - b 0x1825a4 │ │ │ │ + b 0x182558 │ │ │ │ @ instruction: 0xf5b70703 │ │ │ │ @ instruction: 0xf0013f80 │ │ │ │ vmax.s8 d8, d0, d27 │ │ │ │ @ instruction: 0xf5b78540 │ │ │ │ @ instruction: 0xf0015f80 │ │ │ │ vabd.s8 q4, , │ │ │ │ svccs 0x0000841f │ │ │ │ ldrhi pc, [ip, #-1] │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ addhi pc, ip, r4 │ │ │ │ - ldrbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ + strbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf0142300 │ │ │ │ movwls r5, #34688 @ 0x8780 │ │ │ │ eorshi pc, r1, #67 @ 0x43 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7fc9309 │ │ │ │ - bls 0x2819d0 │ │ │ │ + @ instruction: 0xf7fd9309 │ │ │ │ + bls 0x27f9d4 │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ - bl 0x1d32b4 │ │ │ │ + bl 0x1d3268 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fe25e0 │ │ │ │ ldrt pc, [ip], -r1, lsl #30 @ │ │ │ │ orrpl pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ msreq CPSR_, #268435468 @ 0x1000000c │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vsubl.s8 , d16, d0 │ │ │ │ @@ -116164,27 +116145,27 @@ │ │ │ │ strhi pc, [sp], #512 @ 0x200 │ │ │ │ svcpl 0x0084f5b3 │ │ │ │ @ instruction: 0x83acf002 │ │ │ │ movwhi pc, #4609 @ 0x1201 @ │ │ │ │ @ instruction: 0xf0022b80 │ │ │ │ @ instruction: 0xf5b3842c │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ - blcs 0xa29fc │ │ │ │ + blcs 0xa29b0 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr14, cr15, {3} │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x182284 │ │ │ │ + b 0x182238 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0041f80 │ │ │ │ addsmi r8, r3, #1577058304 @ 0x5e000000 │ │ │ │ strbhi pc, [lr], #-4 @ │ │ │ │ @ instruction: 0xf0042b00 │ │ │ │ strtmi r8, [r1], -r7, lsr #9 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf820f7fd │ │ │ │ + @ instruction: 0xf82cf7fd │ │ │ │ @ instruction: 0xf57f0327 │ │ │ │ stmdbge r4, {r0, r2, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ @ instruction: 0xe600fa9b │ │ │ │ @ instruction: 0x232f0922 │ │ │ │ cmnpeq r1, #268435468 @ p-variant is OBSOLETE @ 0x1000000c │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ @@ -116201,30 +116182,30 @@ │ │ │ │ andls r2, r4, #134217728 @ 0x8000000 │ │ │ │ movwmi lr, #22989 @ 0x59cd │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ff9509 │ │ │ │ ldrb pc, [ip, #2999] @ 0xbb7 @ │ │ │ │ vorr.i32 d18, #3840 @ 0x00000f00 │ │ │ │ mlami r3, r0, r3, r0 │ │ │ │ - sbcne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ subpl pc, r0, r4, asr #7 │ │ │ │ + sbcne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ svceq 0x0010f5b3 │ │ │ │ strbne pc, [r1], #-964 @ 0xfffffc3c @ │ │ │ │ tstphi r3, #1 @ p-variant is OBSOLETE │ │ │ │ andhi pc, lr, r1, lsl #4 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ msrhi CPSR_f, #1 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ stceq 2, cr15, [r0], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf47f4563 │ │ │ │ stmdbcs r4, {r0, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ ldcge 6, cr15, [lr, #252]! @ 0xfc │ │ │ │ - bl 0x126318 │ │ │ │ + bl 0x1262cc │ │ │ │ strls r0, [r7], #-644 @ 0xfffffd7c │ │ │ │ - ldrbcs pc, [r4], #-585 @ 0xfffffdb7 @ │ │ │ │ + strbcs pc, [r4], #-585 @ 0xfffffdb7 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strne lr, [r4, -sp, asr #19] │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ stmdbge r4, {r3, ip, pc} │ │ │ │ movtcs r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf8d49509 │ │ │ │ @ instruction: 0xf7fd2490 │ │ │ │ @@ -116239,66 +116220,66 @@ │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf53f920b │ │ │ │ movwls sl, #23957 @ 0x5d95 │ │ │ │ movwls r2, #29441 @ 0x7301 │ │ │ │ bicpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ movwls r5, #37696 @ 0x9340 │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x16bf7c │ │ │ │ + bl 0x16bf30 │ │ │ │ ldrtmi r0, [r0], -r2, lsl #7 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r4], #-1798 @ 0xfffff8fa │ │ │ │ strbcs pc, [r0], #-2259 @ 0xfffff72d @ │ │ │ │ movwls r2, #41730 @ 0xa302 │ │ │ │ @ instruction: 0xf8d4f7fe │ │ │ │ @ instruction: 0x4621e579 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7fc5508 │ │ │ │ - cmppcs r1, #3088 @ p-variant is OBSOLETE @ 0xc10 │ │ │ │ + cmppcs r1, #3344 @ p-variant is OBSOLETE @ 0xd10 │ │ │ │ @ instruction: 0x03a1f2c1 │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ eormi r0, r3, r0, lsl #5 │ │ │ │ addsmi r9, r3, #114688 @ 0x1c000 │ │ │ │ strhi pc, [r1, #-0]! │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ strhi pc, [r1, #-0] │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ ldclge 4, cr15, [ip, #-508] @ 0xfffffe04 │ │ │ │ - blvs 0xfe71d090 │ │ │ │ + blvs 0xfe71d044 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldclge 4, cr15, [r6, #-252] @ 0xffffff04 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ vmla.f32 q13, , │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ - bl 0x1428ac │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ + bl 0x142860 │ │ │ │ ldrtmi r0, [r0], -r1, lsl #5 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ ldrbcs pc, [r0, #-2258] @ 0xfffff72e @ │ │ │ │ mcr2 7, 0, pc, cr8, cr14, {7} @ │ │ │ │ orrcs lr, r0, #281018368 @ 0x10c00000 │ │ │ │ movteq pc, #33472 @ 0x82c0 @ │ │ │ │ smlabtvc r0, r4, r3, pc @ │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0044023 │ │ │ │ - vbic.i32 q8, #13565952 @ 0x00cf0000 │ │ │ │ - vabdl.u8 q10, d4, d2 │ │ │ │ - stmib sp, {r1, r6, ip, sp}^ │ │ │ │ - blcs 0x8a040 │ │ │ │ + strmi pc, [r2, -r4, asr #7] │ │ │ │ + vaddl.u8 q10, d4, d19 │ │ │ │ + @ instruction: 0xf0043042 │ │ │ │ + tstls ip, pc, ror r5 │ │ │ │ + blcs 0xa63f4 │ │ │ │ cmnphi r2, #0 @ p-variant is OBSOLETE │ │ │ │ svccs 0x0000f5b3 │ │ │ │ stcge 4, cr15, [ip, #-508]! @ 0xfffffe04 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ vrshl.s8 d25, d6, d9 │ │ │ │ - vorr.i32 q9, #262144 @ 0x00040000 │ │ │ │ - bl 0x1c30fc │ │ │ │ + vmls.f d18, d0, d0[1] │ │ │ │ + bl 0x1c30b0 │ │ │ │ movwcs r0, #5506 @ 0x1582 │ │ │ │ andvc lr, r4, sp, asr #19 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf8d59307 │ │ │ │ strcs r2, [r2, #-1056] @ 0xfffffbe0 │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ vmls.f , q10, d0[0] │ │ │ │ @@ -116306,91 +116287,91 @@ │ │ │ │ @ instruction: 0xf7fe9409 │ │ │ │ ldr pc, [r0, #-2155] @ 0xfffff795 │ │ │ │ vqdmulh.s q8, q10, d3[4] │ │ │ │ @ instruction: 0xf0033242 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ tstmi sl, #64, 14 @ 0x1000000 │ │ │ │ cdppl 3, 12, cr15, cr0, cr4, {6} │ │ │ │ - ldcleq 0, cr15, [pc], #-16 @ 0x81c60 │ │ │ │ + ldcleq 0, cr15, [pc], #-16 @ 0x81c14 │ │ │ │ orrpl pc, r0, #20 │ │ │ │ rscshi pc, r0, #64 @ 0x40 │ │ │ │ strpl pc, [r0, #-964] @ 0xfffffc3c │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ @ instruction: 0xf014930c │ │ │ │ strls r0, [fp, #-896] @ 0xfffffc80 │ │ │ │ andne lr, r4, #3358720 @ 0x334000 │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ strbhi pc, [r0, #64]! @ 0x40 @ │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf8cd2401 │ │ │ │ @ instruction: 0xf8d2e020 │ │ │ │ stmib sp, {r4, r5, sl, sp}^ │ │ │ │ strls r7, [r7], #-777 @ 0xfffffcf7 │ │ │ │ @ instruction: 0xf83af7fe │ │ │ │ orrcs lr, r0, #-553648128 @ 0xdf000000 │ │ │ │ movteq pc, #33472 @ 0x82c0 @ │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ vaddw.u8 , q2, d0 │ │ │ │ - blcs 0xfe0964cc │ │ │ │ + blcs 0xfe096480 │ │ │ │ smlabtcs fp, sp, r9, lr │ │ │ │ ldclge 4, cr15, [r2], {127} @ 0x7f │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ movwmi pc, #9156 @ 0x23c4 @ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwls r3, #21314 @ 0x5342 │ │ │ │ cmnpeq pc, #4 @ p-variant is OBSOLETE │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ @ instruction: 0xf3c453c0 │ │ │ │ strls r5, [r9], #-1088 @ 0xfffffbc0 │ │ │ │ - ldrbcs pc, [r4], #-585 @ 0xfffffdb7 @ │ │ │ │ + strbcs pc, [r4], #-585 @ 0xfffffdb7 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ stmdbge r4, {r3, r8, r9, ip, pc} │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ strcs pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ strls r2, [sl], #-1025 @ 0xfffffbff │ │ │ │ @ instruction: 0xf7fe9407 │ │ │ │ ldrt pc, [r0], #2059 @ 0x80b @ │ │ │ │ - blvs 0xfe71d1e8 │ │ │ │ + blvs 0xfe71d19c │ │ │ │ svcvs 0x0070f412 │ │ │ │ stcge 4, cr15, [sl], #252 @ 0xfc │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ @ instruction: 0xf249aca5 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ - bl 0x142a04 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ + bl 0x1429b8 │ │ │ │ ldrtmi r0, [r0], -r1, lsl #5 │ │ │ │ stmdbge r4, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ rsbcs pc, r0, #13762560 @ 0xd20000 │ │ │ │ ldc2l 7, cr15, [ip, #-1016] @ 0xfffffc08 │ │ │ │ vst3.32 {d30-d32}, [pc :64], r7 │ │ │ │ vqdmlal.s , d16, d0[0] │ │ │ │ eormi r0, r3, r8, asr #6 │ │ │ │ smlabtvc r0, r4, r3, pc @ │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - ldrbeq pc, [pc, #-4]! @ 0x81d5c @ │ │ │ │ stcmi 3, cr15, [r2], {196} @ 0xc4 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ + ldrbeq pc, [pc, #-4]! @ 0x81d18 @ │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ andls r9, fp, #12, 2 │ │ │ │ cmnphi pc, #1 @ p-variant is OBSOLETE │ │ │ │ addvc pc, r0, pc, asr #8 │ │ │ │ andeq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf0014283 │ │ │ │ - blcs 0xfe0a2af4 │ │ │ │ + blcs 0xfe0a2aa8 │ │ │ │ ldclge 4, cr15, [r8], #-508 @ 0xfffffe04 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vshl.s8 d19, d7, d9 │ │ │ │ - vmov.i32 q9, #262144 @ 0x00040000 │ │ │ │ - bl 0x182e6c │ │ │ │ + vmls.i d18, d0, d0[1] │ │ │ │ + bl 0x182e20 │ │ │ │ stmdbge r4, {r1, r7, sl} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls ip, [r6, #-1796] @ 0xfffff8fc │ │ │ │ strcs pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7fd4409 │ │ │ │ ldrb pc, [lr], #-4025 @ 0xfffff047 @ │ │ │ │ @@ -116408,16 +116389,16 @@ │ │ │ │ stccs 0, cr8, [r0, #-252] @ 0xffffff04 │ │ │ │ strbhi pc, [r8, r1]! @ │ │ │ │ svcvc 0x0080f5b5 │ │ │ │ mcrrge 4, 7, pc, r0, cr15 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - stmdals r7, {r0, r1, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe2cc8 │ │ │ │ strt pc, [sl], #-3311 @ 0xfffff311 │ │ │ │ svcvs 0x0074f5b3 │ │ │ │ @@ -116434,100 +116415,100 @@ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ stmdbeq r3!, {r0, r1, r2, r5, r7, r8, r9, pc} │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ movwmi r0, #48354 @ 0xbce2 │ │ │ │ andeq pc, r8, #2 │ │ │ │ smlalbtcc pc, r2, r4, r3 @ │ │ │ │ - ldrbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ + strbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ vsubw.u8 q10, q2, d10 │ │ │ │ @ instruction: 0xf0045101 │ │ │ │ stmib sp, {r0, r1, r2, r3}^ │ │ │ │ rsceq r2, r7, r4, lsl #6 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ orreq lr, r1, r5, lsl #22 │ │ │ │ ldrbhi pc, [r1], r2, lsl #2 @ │ │ │ │ - bcs 0xc01e0 │ │ │ │ + bcs 0xc0194 │ │ │ │ stmdbge r4, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8bef7ff │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf404ac53 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf47f1f40 │ │ │ │ strtmi sl, [r1], -r1, ror #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2 7, cr15, [ip], {252} @ 0xfc │ │ │ │ - bl 0x1caacc │ │ │ │ + ldc2 7, cr15, [r6], {252} @ 0xfc │ │ │ │ + bl 0x1caa80 │ │ │ │ stmdbge r4, {r0, r1, r7, r8, sl} │ │ │ │ movwls r4, #30256 @ 0x7630 │ │ │ │ - bcs 0x8c0228 │ │ │ │ + bcs 0x8c01dc │ │ │ │ @ instruction: 0xf8a4f7ff │ │ │ │ - bllt 0xff47fed8 │ │ │ │ + bllt 0xff47fe8c │ │ │ │ movwne pc, #4100 @ 0x1004 @ │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ @ instruction: 0xf5b385ca │ │ │ │ @ instruction: 0xf0003f80 │ │ │ │ - blcs 0xa3554 │ │ │ │ - blge 0xff13f0f0 │ │ │ │ + blcs 0xa3508 │ │ │ │ + blge 0xff13f0a4 │ │ │ │ mvnseq pc, #4, 8 @ 0x4000000 │ │ │ │ @ instruction: 0xf10200e7 │ │ │ │ @ instruction: 0xf5b3805a │ │ │ │ @ instruction: 0xf0020fd8 │ │ │ │ vst1.16 {d8-d10}, [r4 :64], r7 │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0030fc0 │ │ │ │ @ instruction: 0xf5b382e4 │ │ │ │ @ instruction: 0xf0020fe0 │ │ │ │ strtmi r8, [r1], -r7, lsr #14 │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - vldmdbvs r3!, {s30-s252} │ │ │ │ + vldmdbvs r3!, {s30-s262} │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 11, 10, sl, fp, cr5 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0xfe8bf034 │ │ │ │ + blge 0xfe8befe8 │ │ │ │ vpmax.s8 d25, d9, d9 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ stmdbls r7, {r0, r1, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ mcrrcs 8, 13, pc, r8, cr3 @ │ │ │ │ tstmi r9, #8, 22 @ 0x2000 │ │ │ │ @ instruction: 0xf73f2907 │ │ │ │ - bcs 0xacd9c │ │ │ │ - blge 0xfe43f058 │ │ │ │ + bcs 0xacd50 │ │ │ │ + blge 0xfe43f00c │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xabff58 │ │ │ │ - bllt 0xfe2fff64 │ │ │ │ + blx 0xabff0c │ │ │ │ + bllt 0xfe2fff18 │ │ │ │ movwne pc, #4100 @ 0x1004 @ │ │ │ │ svccc 0x0080f5b3 │ │ │ │ ldrhi pc, [r8, -r0] │ │ │ │ svcne 0x0001f1b3 │ │ │ │ strbthi pc, [pc], r0 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0x46218633 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - stc2l 7, cr15, [r0], #-1008 @ 0xfffffc10 │ │ │ │ + stc2l 7, cr15, [sl], #-1008 @ 0xfffffc10 │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r2, r3, r4, lr}^ │ │ │ │ @ instruction: 0xf5b41504 │ │ │ │ ldmib sp, {r6, r8, r9, sl, fp, ip}^ │ │ │ │ @ instruction: 0xf0020206 │ │ │ │ addsmi r8, ip, #536870917 @ 0x20000005 │ │ │ │ - blge 0x19bf1ac │ │ │ │ + blge 0x19bf160 │ │ │ │ tstle r5, r2, lsl #20 │ │ │ │ @ instruction: 0xf43f42a9 │ │ │ │ addmi sl, r1, #97280 @ 0x17c00 │ │ │ │ - blge 0x17bf0bc │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + blge 0x17bf070 │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2308 @ 0x904 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe28e0 │ │ │ │ @ instruction: 0xf7fffc13 │ │ │ │ @ instruction: 0xf44fbb4e │ │ │ │ @@ -116544,38 +116525,38 @@ │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ andcs r8, r0, #692060160 @ 0x29400000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst3.8 {d24-d26}, [pc :256], r3 │ │ │ │ vrshr.s64 q11, q0, #63 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ - blge 0xabf224 │ │ │ │ - blvs 0xfe71d4f8 │ │ │ │ + blge 0xabf1d8 │ │ │ │ + blvs 0xfe71d4ac │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0x93f130 │ │ │ │ + blge 0x93f0e4 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ strls sl, [r7, #-2845] @ 0xfffff4e3 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r4, r5, r6, r7, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ stc2l 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ - blt 0xfff80080 │ │ │ │ + blt 0xfff80034 │ │ │ │ bicvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ vabd.s8 d8, d0, d3 │ │ │ │ vst2.16 {d24-d27}, [pc :64], r9 │ │ │ │ vsubw.s8 q11, , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ @@ -116583,20 +116564,20 @@ │ │ │ │ ldrbhi pc, [r3, #513] @ 0x201 @ │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ vst1.8 {d24}, [pc :256], r9 │ │ │ │ vsubw.s8 , , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - bge 0xff73f2c0 │ │ │ │ + bge 0xff73f274 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - stmdals r7, {r0, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r7, {r0, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe2d88 │ │ │ │ @ instruction: 0xf7fffb89 │ │ │ │ vst1.64 {d27-d28}, [pc], r4 │ │ │ │ @@ -116612,51 +116593,51 @@ │ │ │ │ strbhi pc, [lr], #-1 @ │ │ │ │ orrvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429f │ │ │ │ vst3.8 {d24-d26}, [pc :256], r0 │ │ │ │ vsubw.s8 , , d0 │ │ │ │ addsmi r0, pc, #0, 6 │ │ │ │ - bge 0xfe8bf334 │ │ │ │ + bge 0xfe8bf2e8 │ │ │ │ movtne pc, #1044 @ 0x414 @ │ │ │ │ - bge 0xfe7bf33c │ │ │ │ + bge 0xfe7bf2f0 │ │ │ │ stcleq 6, cr4, [r6], #192 @ 0xc0 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0060922 │ │ │ │ @ instruction: 0xf0020608 │ │ │ │ teqmi lr, #8, 4 @ 0x80000000 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ stmiaeq r5!, {r2, r9, sl, ip, pc} │ │ │ │ strbeq pc, [r2], -r4, asr #7 @ │ │ │ │ strbmi pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ movwls r4, #29460 @ 0x7314 │ │ │ │ @ instruction: 0xf005a904 │ │ │ │ @ instruction: 0xf6480508 │ │ │ │ - vsubw.s8 , q8, d21 │ │ │ │ + vsubw.s8 , q8, d5 │ │ │ │ @ instruction: 0xf6480313 │ │ │ │ - vsubl.s8 , d16, d1 │ │ │ │ + vmlal.s , d0, d1[2] │ │ │ │ teqmi r5, #1879048192 @ 0x70000000 │ │ │ │ strls r9, [r5, #-1030] @ 0xfffffbfa │ │ │ │ - blx 0xfc0182 │ │ │ │ - blt 0x1e80188 │ │ │ │ + blx 0xfc0136 │ │ │ │ + blt 0x1e8013c │ │ │ │ svceq 0x0010f5b2 │ │ │ │ mvnhi pc, #0 │ │ │ │ @ instruction: 0xf47f429a │ │ │ │ strtmi sl, [r1], -pc, ror #20 │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - ldmib sp, {r0, r1, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r3, sl, #4, 4 @ 0x40000000 │ │ │ │ - bge 0x1a3f2a8 │ │ │ │ + bge 0x1a3f25c │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0xe89d8 │ │ │ │ + bl 0xe898c │ │ │ │ stmdbge r4, {r7, sl} │ │ │ │ - bl 0x113a84 │ │ │ │ - bl 0x142bd8 │ │ │ │ + bl 0x113a38 │ │ │ │ + bl 0x142b8c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fe2380 │ │ │ │ @ instruction: 0xf7fffbe1 │ │ │ │ rsceq fp, r5, #335872 @ 0x52000 │ │ │ │ ldrbhi pc, [lr], #256 @ 0x100 @ │ │ │ │ movwcs pc, #1044 @ 0x414 @ │ │ │ │ strthi pc, [sp], #64 @ 0x40 │ │ │ │ @@ -116671,41 +116652,41 @@ │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ vsubl.u8 , d4, d6 │ │ │ │ vmlal.u , d4, d0[0] │ │ │ │ andls r3, r7, #1107296256 @ 0x42000000 │ │ │ │ movwls r4, #17187 @ 0x4323 │ │ │ │ mrc2 7, 2, pc, cr6, cr14, {7} │ │ │ │ - blt 0xb80220 │ │ │ │ - blvs 0xfe71d6f4 │ │ │ │ + blt 0xb801d4 │ │ │ │ + blvs 0xfe71d6a8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - bge 0x9bf32c │ │ │ │ + bge 0x9bf2e0 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ vpmin.s8 d26, d9, d15 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ - bl 0x142f10 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ + bl 0x142ec4 │ │ │ │ ldrtmi r0, [r0], -r1, lsl #5 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ rsbscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - blx 0xff64024c │ │ │ │ - blt 0x500254 │ │ │ │ + blx 0xff640200 │ │ │ │ + blt 0x500208 │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ @ instruction: 0xf0034142 │ │ │ │ @ instruction: 0xf4140308 │ │ │ │ - b 0x1147488 │ │ │ │ + b 0x114743c │ │ │ │ @ instruction: 0xf0000301 │ │ │ │ @ instruction: 0xf5b486a5 │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ addsmi sl, r3, #4096 @ 0x1000 │ │ │ │ ldmibge lr!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x12c69c │ │ │ │ + bl 0x12c650 │ │ │ │ ldrtmi r0, [r0], -r7, lsl #5 │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ stmib sp, {r3, r4, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8d27c07 │ │ │ │ strls r2, [r9, #-1416] @ 0xfffffa78 │ │ │ │ @ instruction: 0xf9c2f7fd │ │ │ │ stmiblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -116717,27 +116698,27 @@ │ │ │ │ strne pc, [r8], #1044 @ 0x414 │ │ │ │ strbthi pc, [r5], -r0 @ │ │ │ │ svcne 0x0080f5b4 │ │ │ │ ldmibge r6, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43f429a │ │ │ │ stmib sp, {r0, r1, r4, r6, r7, r8, fp, sp, pc}^ │ │ │ │ vhsub.s8 d19, d9, d4 │ │ │ │ - vmov.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d0, d0[1] │ │ │ │ tstls r6, r3, lsr r2 │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8d2c707 │ │ │ │ strls r2, [r9, #-1432] @ 0xfffffa68 │ │ │ │ @ instruction: 0xf998f7fd │ │ │ │ ldmiblt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ vrshl.s8 d25, d6, d9 │ │ │ │ - vorr.i32 q9, #262144 @ 0x00040000 │ │ │ │ - bl 0x1c37d8 │ │ │ │ + vmls.f d18, d0, d0[1] │ │ │ │ + bl 0x1c378c │ │ │ │ stmib sp, {r1, r7, r8, sl}^ │ │ │ │ stmdbge r4, {r2, ip, sp, lr} │ │ │ │ @ instruction: 0xf8d54630 │ │ │ │ strcs r2, [r2, #-1040] @ 0xfffffbf0 │ │ │ │ strcs r9, [r1, #-1290] @ 0xfffffaf6 │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vmls.f , q10, d0[0] │ │ │ │ @@ -116753,24 +116734,24 @@ │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ ldrbthi pc, [r5], r1 @ │ │ │ │ svccs 0x0010f1b3 │ │ │ │ ldrbhi pc, [r2], r1 @ │ │ │ │ svcpl 0x0080f1b3 │ │ │ │ stmibge sl, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x182bac │ │ │ │ + b 0x182b60 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0031f80 │ │ │ │ addsmi r8, r3, #4980736 @ 0x4c0000 │ │ │ │ strhi pc, [r3, -r3] │ │ │ │ @ instruction: 0xf0042b00 │ │ │ │ strtmi r8, [r1], -sl, lsl #1 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfe3c0382 │ │ │ │ + blx 0xfe6c0336 │ │ │ │ @ instruction: 0xf57f0322 │ │ │ │ stmdbge r4, {r0, r4, r5, r6, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ @ instruction: 0xf7fffef7 │ │ │ │ vst2.16 {d27,d29}, [pc :128], ip │ │ │ │ vrshr.s64 q11, q8, #63 │ │ │ │ addsmi r0, r3, #268435459 @ 0x10000003 │ │ │ │ @@ -116786,63 +116767,63 @@ │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r1, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ movwcs sl, #2381 @ 0x94d │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ ldrmi r4, [sl], -r1, lsl #11 │ │ │ │ vhsub.s8 d25, d9, d9 │ │ │ │ - vmov.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d0, d0[1] │ │ │ │ strls r0, [r6, #-563] @ 0xfffffdcd │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ @ instruction: 0xf0053742 │ │ │ │ movwls r0, #34056 @ 0x8508 │ │ │ │ @ instruction: 0xf8d2a904 │ │ │ │ @ instruction: 0xf0062f78 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ @ instruction: 0xf6480442 │ │ │ │ - vsubw.s8 q11, q8, d1 │ │ │ │ + vqdmlal.s q11, d0, d1[4] │ │ │ │ teqmi lr, #1275068416 @ 0x4c000000 │ │ │ │ strls r4, [r4], -ip, lsr #6 │ │ │ │ @ instruction: 0xf7fd9405 │ │ │ │ @ instruction: 0xf7fffb8b │ │ │ │ @ instruction: 0xf5b7b926 │ │ │ │ @ instruction: 0xf0013f88 │ │ │ │ addsmi r8, pc, #-2147483593 @ 0x80000037 │ │ │ │ orrshi pc, r9, r1 │ │ │ │ svcne 0x0001f1b7 │ │ │ │ ldmdbge sl, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ - b 0x182944 │ │ │ │ + b 0x1828f8 │ │ │ │ @ instruction: 0xf0140201 │ │ │ │ @ instruction: 0xf0425780 │ │ │ │ @ instruction: 0xf5b285ef │ │ │ │ @ instruction: 0xf0031f78 │ │ │ │ addmi r8, sl, #244318208 @ 0xe900000 │ │ │ │ strthi pc, [r5], #3 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ ldrhi pc, [r6, r3] │ │ │ │ svcne 0x0050f5b2 │ │ │ │ strhi pc, [r1, r3] │ │ │ │ orrcs r2, r0, #0, 14 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ - b 0x182944 │ │ │ │ + b 0x1828f8 │ │ │ │ addmi r0, sl, #805306368 @ 0x30000000 │ │ │ │ subhi pc, pc, r4 │ │ │ │ svcne 0x0048f5b2 │ │ │ │ sbchi pc, r3, r4 │ │ │ │ @ instruction: 0xf003429a │ │ │ │ vqshl.s8 d24, d10, d25 │ │ │ │ - vorr.i32 q9, #262144 @ 0x00040000 │ │ │ │ + vmls.f d18, d0, d0[1] │ │ │ │ @ instruction: 0x46210533 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfe6404a0 │ │ │ │ + blx 0xfeb40454 │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x26c0f8d2 │ │ │ │ @ instruction: 0xf99ef7fe │ │ │ │ ldmlt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svccc 0x0088f5b3 │ │ │ │ @@ -116853,15 +116834,15 @@ │ │ │ │ eorcs r8, r0, #60293120 @ 0x3980000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ vst2. {d10-d11}, [r4], r7 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ vcgt.s8 q12, , │ │ │ │ - vorr.i32 q9, #262144 @ 0x00040000 │ │ │ │ + vmls.f d18, d0, d0[1] │ │ │ │ stmdbeq r3!, {r0, r1, r4, r5, r8, sl} │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ @ instruction: 0xf0030ce2 │ │ │ │ @ instruction: 0xf0020308 │ │ │ │ movwmi r0, #45576 @ 0xb208 │ │ │ │ smlalbtcc pc, r2, r4, r3 @ │ │ │ │ andeq pc, pc, r4 │ │ │ │ @@ -116881,101 +116862,101 @@ │ │ │ │ addsmi r8, r3, #1073741874 @ 0x40000032 │ │ │ │ sbcshi pc, r6, r1 │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ stmge ip, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf10300e7 │ │ │ │ @ instruction: 0xf0048180 │ │ │ │ - blcs 0x4031a4 │ │ │ │ + blcs 0x403158 │ │ │ │ strbhi pc, [ip, -r2] @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc9509 │ │ │ │ - ldcvs 8, cr15, [r3, #-380]! @ 0xfffffe84 │ │ │ │ + ldcvs 8, cr15, [r3, #-412]! @ 0xfffffe64 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 8, 7, sl, fp, cr9 │ │ │ │ svcvs 0x0070f413 │ │ │ │ ldmdage r4!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x2691a4 │ │ │ │ + blcs 0x269158 │ │ │ │ ldmdage r0!, {r0, r1, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vpmax.s8 d25, d9, d7 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x153e68 │ │ │ │ + bl 0x153e1c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fc2ad0 │ │ │ │ @ instruction: 0xf7fffe85 │ │ │ │ ldcvs 8, cr11, [r3, #-392]! @ 0xfffffe78 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 8, 5, sl, fp, cr11 │ │ │ │ svcvs 0x0060f413 │ │ │ │ ldmdage r6, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf8d2a904 │ │ │ │ @ instruction: 0xf7fe2570 │ │ │ │ @ instruction: 0xf7fff90d │ │ │ │ ldcvs 8, cr11, [r3, #-288]! @ 0xfffffee0 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 8, 4, sl, fp, cr1 │ │ │ │ svcvs 0x0060f413 │ │ │ │ ldmdage ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf8d2a904 │ │ │ │ @ instruction: 0xf7fe2560 │ │ │ │ @ instruction: 0xf7fff8f3 │ │ │ │ vmlal.u8 , d4, d30 │ │ │ │ movwls r5, #29888 @ 0x74c0 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ vcgt.s8 d20, d9, d8 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ - bl 0x143300 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ + bl 0x1432b4 │ │ │ │ stmib sp, {r0, r2, r7, r8, r9}^ │ │ │ │ ldrtmi r7, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf8cda904 │ │ │ │ @ instruction: 0xf8d3c018 │ │ │ │ movwcs r2, #9280 @ 0x2440 │ │ │ │ @ instruction: 0xf7fd930a │ │ │ │ @ instruction: 0xf7fffb6f │ │ │ │ vmov.i16 d27, #196 @ 0x00c4 │ │ │ │ stmib sp, {r6, r7, sl, ip, lr}^ │ │ │ │ vshl.s8 d19, d7, d9 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ - bl 0x143330 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ + bl 0x1432e4 │ │ │ │ stmib sp, {r0, r2, r7, r8, r9}^ │ │ │ │ ldrtmi r7, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf8cda904 │ │ │ │ @ instruction: 0xf8d3c018 │ │ │ │ movwcs r2, #5176 @ 0x1438 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - blx 0x1640676 │ │ │ │ + blx 0x164062a │ │ │ │ svclt 0x00fbf7fe │ │ │ │ svcvs 0x0030f5b5 │ │ │ │ cmpphi r5, #1 @ p-variant is OBSOLETE │ │ │ │ rscshi pc, sp, #268435456 @ 0x10000000 │ │ │ │ svcvs 0x00e0f5b5 │ │ │ │ msrhi SPSR_sx, #1 │ │ │ │ svcvs 0x0000f5b5 │ │ │ │ svcge 0x00ecf47e │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - bls 0x280d0c │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + bls 0x280d10 │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - mvnsne pc, #72, 12 @ 0x4800000 │ │ │ │ + bicsne pc, r1, #72, 12 @ 0x4800000 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stccs 8, cr15, [r8, #-840]! @ 0xfffffcb8 │ │ │ │ @ instruction: 0xf898f7fe │ │ │ │ svclt 0x00d3f7fe │ │ │ │ sbcsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ @@ -116999,15 +116980,15 @@ │ │ │ │ strls r0, [r4, #-520] @ 0xfffffdf8 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ movwcs r4, #810 @ 0x32a │ │ │ │ stmdbge r4, {r0, r2, r9, ip, pc} │ │ │ │ vsubl.u8 q9, d4, d2 │ │ │ │ stmib sp, {r0, r7, sl, lr}^ │ │ │ │ strls r3, [r6], #-776 @ 0xfffffcf8 │ │ │ │ - blx 0x1e40738 │ │ │ │ + blx 0x1e406ec │ │ │ │ svclt 0x0099f7fe │ │ │ │ teqpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ vqshl.s8 d8, d7, d1 │ │ │ │ vst1.64 {d24-d27}, [pc], r2 │ │ │ │ vqdmlal.s q11, d17, d0[4] │ │ │ │ @@ -117015,21 +116996,21 @@ │ │ │ │ bichi pc, r9, #1 │ │ │ │ movwvs pc, #1103 @ 0x44f @ │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47e429d │ │ │ │ strtmi sl, [r1], -r1, lsl #31 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf92cf7fc │ │ │ │ + @ instruction: 0xf940f7fc │ │ │ │ vpmax.s8 d25, d9, d7 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x154054 │ │ │ │ + bl 0x154008 │ │ │ │ @ instruction: 0xf6480282 │ │ │ │ - vsubw.s8 q10, q0, d1 │ │ │ │ + vqdmlal.s , d16, d1[4] │ │ │ │ @ instruction: 0xf8d20313 │ │ │ │ @ instruction: 0xf7fe2dd8 │ │ │ │ @ instruction: 0xf7fef82d │ │ │ │ @ instruction: 0xf44fbf68 │ │ │ │ vorr.i32 q11, #4096 @ 0x00001000 │ │ │ │ addsmi r0, pc, #0, 6 │ │ │ │ movshi pc, r1 │ │ │ │ @@ -117039,126 +117020,126 @@ │ │ │ │ vst4.32 {d24,d26,d28,d30}, [pc], r3 │ │ │ │ vqdmlal.s q11, d17, d0[0] │ │ │ │ addsmi r0, pc, #0, 6 │ │ │ │ svcge 0x0052f47e │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - bls 0x280bd8 │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + bls 0x280bdc │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - orrpl pc, r5, #72, 12 @ 0x4800000 │ │ │ │ + msrpl SPSR_sc, #72, 12 @ 0x4800000 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrcs 8, 6, pc, cr8, cr2, {6} @ │ │ │ │ @ instruction: 0xfffef7fd │ │ │ │ svclt 0x0039f7fe │ │ │ │ svcvs 0x0010f5b7 │ │ │ │ bichi pc, pc, r1 │ │ │ │ svcvs 0x0040f5b7 │ │ │ │ @ instruction: 0x81a5f001 │ │ │ │ svcvs 0x00c0f5b7 │ │ │ │ svcge 0x002cf47e │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - bls 0x280b8c │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + bls 0x280b90 │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - cmpppl sp, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + teqppl sp, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrcs 8, 2, pc, cr8, cr2, {6} @ │ │ │ │ @ instruction: 0xffd8f7fd │ │ │ │ svclt 0x0013f7fe │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r5, #3072 @ 0xc00 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ str lr, [r8, -sp, asr #19] │ │ │ │ ldrtcs pc, [r8], #-2259 @ 0xfffff72d @ │ │ │ │ movwls r2, #41729 @ 0xa301 │ │ │ │ @ instruction: 0xf7fd9307 │ │ │ │ @ instruction: 0xf7fefa5b │ │ │ │ strtmi fp, [r1], -r0, lsl #30 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - bls 0x282350 │ │ │ │ + bls 0x28232c │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r0], #2817 @ 0xb01 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ addcs pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf876f7fe │ │ │ │ mcrlt 7, 7, pc, cr7, cr14, {7} @ │ │ │ │ mvnsvc pc, #4, 8 @ 0x4000000 │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ mcrge 4, 7, pc, cr0, cr14, {3} @ │ │ │ │ - blvs 0xfe71dd88 │ │ │ │ + blvs 0xfe71dd3c │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr10, cr14, {1} │ │ │ │ stceq 12, cr6, [r2], #-364 @ 0xfffffe94 │ │ │ │ andeq pc, sp, #2 │ │ │ │ @ instruction: 0xf4030ce5 │ │ │ │ - vbic.i32 q11, #49152 @ 0x0000c000 │ │ │ │ - bcs 0x3d44e4 │ │ │ │ - blcs 0xb253c │ │ │ │ + @ instruction: 0xf0046370 │ │ │ │ + bcs 0x3c48c8 │ │ │ │ + blcs 0xb24f0 │ │ │ │ andeq pc, sp, #4 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - bcs 0x3cb4e8 │ │ │ │ + bcs 0x3cb49c │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ @ instruction: 0xf0050301 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ - @ instruction: 0xf0043242 │ │ │ │ - tstmi r5, #983040 @ 0xf0000 │ │ │ │ - svclt 0x00084547 │ │ │ │ - movweq pc, #4163 @ 0x1043 @ │ │ │ │ + vabdl.u8 q10, d4, d3 │ │ │ │ + ldrmi r3, [r8, #578]! @ 0x242 │ │ │ │ + @ instruction: 0xf043bf08 │ │ │ │ + tstmi r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ stccs 14, cr10, [r7, #-732] @ 0xfffffd24 │ │ │ │ mrcge 6, 5, APSR_nzcv, cr4, cr14, {1} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ stmdacs r0, {r0, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x001af43e │ │ │ │ @ instruction: 0xf0174630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0014f43e │ │ │ │ strne pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ movwcs r0, #8301 @ 0x206d │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0184630 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ cmnphi r1, r4 @ p-variant is OBSOLETE │ │ │ │ movwcs r3, #9473 @ 0x2501 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0184630 │ │ │ │ - stmdacs r0, {r0, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr11, cr14, {3} │ │ │ │ - stc2 0, cr15, [sl, #-640] @ 0xfffffd80 │ │ │ │ + stc2 0, cr15, [r0, #-640]! @ 0xfffffd80 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ movwcs r4, #9732 @ 0x2604 │ │ │ │ - cdp2 7, 4, cr15, cr12, cr12, {7} │ │ │ │ + cdp2 7, 5, cr15, cr4, cr12, {7} │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7d94630 │ │ │ │ - @ instruction: 0xf7fefd3b │ │ │ │ + @ instruction: 0xf7fefd63 │ │ │ │ strtmi fp, [r1], -ip, ror #29 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - ldmib sp, {r0, r1, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r3, sl, #4, 4 @ 0x40000000 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr10, cr14, {1} │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0xe91b0 │ │ │ │ + bl 0xe9164 │ │ │ │ stmdbge r4, {r7, sl} │ │ │ │ - bl 0x11425c │ │ │ │ - bl 0x1433b0 │ │ │ │ + bl 0x114210 │ │ │ │ + bl 0x143364 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fd2300 │ │ │ │ @ instruction: 0xf7fefff5 │ │ │ │ @ instruction: 0xf44fbe66 │ │ │ │ vmlal.s q11, d1, d0[0] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ ldrbthi pc, [r8], #2 @ │ │ │ │ @@ -117173,15 +117154,15 @@ │ │ │ │ ldrbhi pc, [r0, #-2]! @ │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ strtmi sl, [r1], -r5, asr #28 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf8b0f7fc │ │ │ │ + @ instruction: 0xf8baf7fc │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ mcr2 7, 0, pc, cr2, cr13, {7} @ │ │ │ │ mrclt 7, 1, APSR_nzcv, cr9, cr14, {7} │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ strcs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @@ -117200,32 +117181,32 @@ │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ strls r1, [r9, #-576] @ 0xfffffdc0 │ │ │ │ strpl pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ - bl 0x103b70 │ │ │ │ + bl 0x103b24 │ │ │ │ subseq r0, fp, r5, asr #4 │ │ │ │ stmib sp, {r1, r2, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7fe2307 │ │ │ │ @ instruction: 0xf7fef96b │ │ │ │ @ instruction: 0xf004be00 │ │ │ │ @ instruction: 0xf1b35382 │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ vqadd.s8 q4, , q12 │ │ │ │ - blcs 0xa3648 │ │ │ │ + blcs 0xa35fc │ │ │ │ @ instruction: 0x81b5f002 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ stclge 4, cr15, [lr, #504]! @ 0x1f8 │ │ │ │ andcc pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1672cc │ │ │ │ + bl 0x167280 │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ andls r1, r9, #64, 4 │ │ │ │ strls sl, [r5, #-2308] @ 0xfffff6fc │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf3c42b60 │ │ │ │ @ instruction: 0xf3c43342 │ │ │ │ subseq r4, fp, r2, asr #10 │ │ │ │ @@ -117236,24 +117217,24 @@ │ │ │ │ @ instruction: 0xf7fd3406 │ │ │ │ @ instruction: 0xf7fefdf3 │ │ │ │ stmdbge r4, {r2, r3, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ stmib sp, {r2, r9, ip, pc}^ │ │ │ │ stmib sp, {r0, r2, r8, r9, lr}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - blx 0xfe740af2 │ │ │ │ - ldclt 7, cr15, [pc, #1016]! @ 0x82ef4 │ │ │ │ + blx 0xfe740aa6 │ │ │ │ + ldclt 7, cr15, [pc, #1016]! @ 0x82ea8 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ ldceq 2, cr15, [r0], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf47e4563 │ │ │ │ stmdbcs r4, {r0, r1, r2, r4, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ ldcge 6, cr15, [r4, #248]! @ 0xf8 │ │ │ │ - bl 0x12732c │ │ │ │ + bl 0x1272e0 │ │ │ │ strls r0, [r7], #-644 @ 0xfffffd7c │ │ │ │ - ldrbcs pc, [r4], #-585 @ 0xfffffdb7 @ │ │ │ │ + strbcs pc, [r4], #-585 @ 0xfffffdb7 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strne lr, [r4, -sp, asr #19] │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ stmdbge r4, {r3, ip, pc} │ │ │ │ movtcs r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf8d49509 │ │ │ │ @ instruction: 0xf7fc2510 │ │ │ │ @@ -117273,15 +117254,15 @@ │ │ │ │ @ instruction: 0x81a7f202 │ │ │ │ @ instruction: 0xf0032b00 │ │ │ │ @ instruction: 0xf5b38178 │ │ │ │ @ instruction: 0xf47e7f00 │ │ │ │ @ instruction: 0x4621ad7d │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff8ef7fb │ │ │ │ + @ instruction: 0xff9af7fb │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ ldc2l 7, cr15, [r8], #-1012 @ 0xfffffc0c │ │ │ │ ldcllt 7, cr15, [r1, #-1016]! @ 0xfffffc08 │ │ │ │ andvc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ vst4.8 {d20-d23}, [pc :128], r2 │ │ │ │ vaddw.s8 , , d0 │ │ │ │ @@ -117293,15 +117274,15 @@ │ │ │ │ @ instruction: 0x81b3f202 │ │ │ │ @ instruction: 0xf0032a00 │ │ │ │ @ instruction: 0xf5b280cd │ │ │ │ @ instruction: 0xf47e7f00 │ │ │ │ @ instruction: 0x4621ad55 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff46f7fb │ │ │ │ + @ instruction: 0xff56f7fb │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ mrrc2 7, 15, pc, r0, cr13 @ │ │ │ │ stcllt 7, cr15, [r9, #-1016] @ 0xfffffc08 │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ setend le │ │ │ │ @@ -117310,87 +117291,87 @@ │ │ │ │ addsmi r8, sl, #830472192 @ 0x31800000 │ │ │ │ ldrhi pc, [r7, #-1]! │ │ │ │ strpl pc, [r0, #1044] @ 0x414 │ │ │ │ strbhi pc, [lr, #-65] @ 0xffffffbf @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - stmdals r7, {r0, r1, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r7, {r0, r1, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2890 │ │ │ │ @ instruction: 0xf7fefde3 │ │ │ │ @ instruction: 0xf5b3bd1e │ │ │ │ @ instruction: 0xf0010fe0 │ │ │ │ strtmi r8, [r1], -ip, lsl #7 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - ldcvs 12, cr15, [r3, #-436]! @ 0xfffffe4c │ │ │ │ + ldcvs 12, cr15, [r3, #-476]! @ 0xfffffe24 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ mrrcvs 13, 0, sl, fp, cr15 │ │ │ │ svcvs 0x0070f413 │ │ │ │ stcge 4, cr15, [sl, #-248] @ 0xffffff08 │ │ │ │ vmla.i8 d25, d9, d6 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ - bls 0x2c393c │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ + bls 0x2c38f0 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ - bl 0x169094 │ │ │ │ + bl 0x169048 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ - blls 0x28da80 │ │ │ │ + blls 0x28da34 │ │ │ │ stmdbcs r7, {r0, r3, r4, r8, r9, lr} │ │ │ │ ldclge 7, cr15, [r8], #248 @ 0xf8 │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ stmdbge r4, {r0, r2, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ @ instruction: 0xf7fefb8f │ │ │ │ mvneq fp, #240, 24 @ 0xf000 │ │ │ │ stclge 5, cr15, [ip], #248 @ 0xf8 │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x00e0f5b3 │ │ │ │ eorshi pc, ip, #2 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [r6], {251} @ 0xfb │ │ │ │ - blvs 0xfe71e184 │ │ │ │ + stc2 7, cr15, [r0], #-1004 @ 0xfffffc14 │ │ │ │ + blvs 0xfe71e138 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldclge 4, cr15, [ip], {62} @ 0x3e │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - bls 0x2ee028 │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + bls 0x2edfdc │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1690f4 │ │ │ │ + bl 0x1690a8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ - blls 0x28dce0 │ │ │ │ + blls 0x28dc94 │ │ │ │ stmdbcs r7, {r0, r3, r4, r8, r9, lr} │ │ │ │ stclge 7, cr15, [r8], {62} @ 0x3e │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ stmdbge r4, {r0, r2, r6, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ @ instruction: 0xf7fefb5f │ │ │ │ @ instruction: 0xf404bcc0 │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0010fe0 │ │ │ │ @ instruction: 0x46218357 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - ldcvs 12, cr15, [r3, #-52]! @ 0xffffffcc │ │ │ │ + ldcvs 12, cr15, [r3, #-92]! @ 0xffffffa4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ mrrcvs 12, 10, sl, fp, cr15 │ │ │ │ svcvs 0x0070f413 │ │ │ │ stcge 4, cr15, [sl], #248 @ 0xf8 │ │ │ │ vmla.i8 d25, d9, d6 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ - bls 0x2c39fc │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ + bls 0x2c39b0 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ - bl 0x169154 │ │ │ │ + bl 0x169108 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ - blls 0x28dcc0 │ │ │ │ + blls 0x28dc74 │ │ │ │ stmdbcs r7, {r0, r3, r4, r8, r9, lr} │ │ │ │ ldcge 7, cr15, [r8], {62} @ 0x3e │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ stmdbge r4, {r0, r2, r4, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ @ instruction: 0xf7fefb2f │ │ │ │ strbteq fp, [r7], #3216 @ 0xc90 │ │ │ │ @@ -117400,16 +117381,16 @@ │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ movwcs r8, #929 @ 0x3a1 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ @ instruction: 0xf1020624 │ │ │ │ @ instruction: 0xf7fb838e │ │ │ │ - bls 0x24215c │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + bls 0x242138 │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ stc2l 7, cr15, [sl, #1008]! @ 0x3f0 │ │ │ │ stcllt 7, cr15, [fp], #-1016 @ 0xfffffc08 │ │ │ │ orrpl pc, r4, #4, 8 @ 0x4000000 │ │ │ │ @@ -117421,16 +117402,16 @@ │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ rsceq r8, r1, r2, ror r4 │ │ │ │ mrrcge 5, 7, pc, r6, cr14 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - bls 0x242108 │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + bls 0x2420e4 │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r0, #1008] @ 0x3f0 │ │ │ │ mcrrlt 7, 15, pc, r1, cr14 @ │ │ │ │ adcsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -117441,15 +117422,15 @@ │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ strbhi pc, [ip], #1 @ │ │ │ │ addsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ strls sl, [r7, #-3115] @ 0xfffff3d5 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ @@ -117464,16 +117445,16 @@ │ │ │ │ svcvs 0x0080f5b5 │ │ │ │ ldrhi pc, [r1, r0] │ │ │ │ svcvs 0x00a0f5b5 │ │ │ │ stcge 4, cr15, [r0], {126} @ 0x7e │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - stmdals r7, {r0, r2, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r7, {r0, r1, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2cf8 │ │ │ │ @ instruction: 0xf7fefcaf │ │ │ │ @ instruction: 0xf44fbbea │ │ │ │ @@ -117482,38 +117463,38 @@ │ │ │ │ @ instruction: 0x83b3f001 │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r2, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst2.16 {d24-d27}, [pc :256], lr │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ - blge 0xff5c00c8 │ │ │ │ - blvs 0xfe71e3a0 │ │ │ │ + blge 0xff5c007c │ │ │ │ + blvs 0xfe71e354 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0xff43ffd4 │ │ │ │ + blge 0xff43ff88 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ strls sl, [r7, #-3017] @ 0xfffff437 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r4, r5, r7, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ mcr2 7, 0, pc, cr12, cr12, {7} @ │ │ │ │ - bllt 0xfea80f24 │ │ │ │ + bllt 0xfea80ed8 │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst3. {d24,d26,d28}, [pc], lr │ │ │ │ vsubl.s8 , d1, d0 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ strhi pc, [fp, #1]! │ │ │ │ @@ -117532,194 +117513,194 @@ │ │ │ │ ldrmi r9, [sl], -r5, lsl #4 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf7fc9406 │ │ │ │ @ instruction: 0xf7fefe53 │ │ │ │ stmib sp, {r1, r2, r4, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ vhsub.s8 d19, d9, d4 │ │ │ │ - vmov.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d0, d0[1] │ │ │ │ tstls r6, r3, lsr r2 │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8d2c707 │ │ │ │ strls r2, [r9, #-1424] @ 0xfffffa70 │ │ │ │ - blx 0xf40fa6 │ │ │ │ - bllt 0x1900fb0 │ │ │ │ + blx 0xf40f5a │ │ │ │ + bllt 0x1900f64 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x12d3d8 │ │ │ │ + bl 0x12d38c │ │ │ │ ldrtmi r0, [r0], -r7, lsl #5 │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ stmib sp, {r3, r4, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8d27c07 │ │ │ │ strls r2, [r9, #-1408] @ 0xfffffa80 │ │ │ │ - blx 0x9c0fd2 │ │ │ │ - bllt 0x1380fdc │ │ │ │ + blx 0x9c0f86 │ │ │ │ + bllt 0x1380f90 │ │ │ │ svcpl 0x0081f1b3 │ │ │ │ teqphi r5, r1 @ p-variant is OBSOLETE │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eoreq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ movwcs sl, #6975 @ 0x1b3f │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x93090 │ │ │ │ + blcs 0x93044 │ │ │ │ ldrhi pc, [r0, #2]! │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - blge 0xdc0208 │ │ │ │ + blge 0xdc01bc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ @ instruction: 0xf7fef9eb │ │ │ │ @ instruction: 0xf5b3bb28 │ │ │ │ @ instruction: 0xf0011f00 │ │ │ │ addcs r8, r0, #196 @ 0xc4 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ ssateq sl, #6, sp, lsl #22 │ │ │ │ - blge 0x74053c │ │ │ │ - blvs 0xfe71e514 │ │ │ │ + blge 0x7404f0 │ │ │ │ + blvs 0xfe71e4c8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0x5c0148 │ │ │ │ + blge 0x5c00fc │ │ │ │ stcleq 12, cr6, [r5], #364 @ 0x16c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf4134315 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ vstrcs d10, [r7, #-36] @ 0xffffffdc │ │ │ │ - blge 0x240964 │ │ │ │ + blge 0x240918 │ │ │ │ movweq pc, #53252 @ 0xd004 @ │ │ │ │ @ instruction: 0xf43e2b0d │ │ │ │ ldrtmi sl, [r0], -r1, lsl #22 │ │ │ │ @ instruction: 0xf966f7fe │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ ldrtmi sl, [r0], -r7, ror #22 │ │ │ │ - blx 0x17bf0e6 │ │ │ │ + blx 0x1a3f09a │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf004ab61 │ │ │ │ strtmi r0, [r8], -pc, lsl #16 │ │ │ │ - ldc2l 7, cr15, [lr], {237} @ 0xed │ │ │ │ + stc2l 7, cr15, [r8], #948 @ 0x3b4 │ │ │ │ @ instruction: 0xf0a04607 │ │ │ │ - strbmi pc, [r2], -r7, ror #18 @ │ │ │ │ + @ instruction: 0x4642f97d │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7d94630 │ │ │ │ - vadd.i8 , , │ │ │ │ + vmul.i8 d31, d7, d3 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ vrsra.u64 d18, d5, #60 │ │ │ │ ldmdavs ip, {r2, lr} │ │ │ │ - cdp2 0, 1, cr15, cr2, cr0, {5} │ │ │ │ + cdp2 0, 2, cr15, cr8, cr0, {5} │ │ │ │ vnmla.f32 s8, s27, s26 │ │ │ │ @ instruction: 0xf6433f70 │ │ │ │ vsra.s64 d21, d16, #64 │ │ │ │ ldrbtmi r0, [sl], #-402 @ 0xfffffe6e │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ ldrmi r1, [r0], #-2323 @ 0xfffff6ed │ │ │ │ andls r4, r2, r7, lsl r4 │ │ │ │ strls r4, [r0, -sl, lsr #8] │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - @ instruction: 0xf8caf0a1 │ │ │ │ + @ instruction: 0xf8e0f0a1 │ │ │ │ strbmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7d94630 │ │ │ │ - svcvs 0x00b3f97b │ │ │ │ + svcvs 0x00b3f9a3 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ svcne 0x005cab2d │ │ │ │ cmnmi r3, r3, ror #4 │ │ │ │ @ instruction: 0xf7fe67b3 │ │ │ │ stmdbcs r6, {r0, r1, r2, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ - bge 0xfeec0a00 │ │ │ │ - bl 0x127924 │ │ │ │ + bge 0xfeec09b4 │ │ │ │ + bl 0x1278d8 │ │ │ │ strls r0, [r7], #-644 @ 0xfffffd7c │ │ │ │ strls r2, [r9], #-1024 @ 0xfffffc00 │ │ │ │ - ldrbcs pc, [r4], #-585 @ 0xfffffdb7 @ │ │ │ │ + strbcs pc, [r4], #-585 @ 0xfffffdb7 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strne lr, [r4, -sp, asr #19] │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ stmdbge r4, {r3, ip, pc} │ │ │ │ @ instruction: 0x23204630 │ │ │ │ ldrbcs pc, [r0], #2260 @ 0x8d4 @ │ │ │ │ @ instruction: 0xf9f8f7fc │ │ │ │ - blt 0xfe901130 │ │ │ │ + blt 0xfe9010e4 │ │ │ │ @ instruction: 0xf63e2906 │ │ │ │ andls sl, r6, #643072 @ 0x9d000 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ vshl.s8 d25, d7, d9 │ │ │ │ - vmov.i32 q9, #262144 @ 0x00040000 │ │ │ │ + vmls.i d18, d0, d0[1] │ │ │ │ stmib sp, {r0, r1, r4, r5, sl}^ │ │ │ │ - bl 0x188d64 │ │ │ │ + bl 0x188d18 │ │ │ │ andls r0, r8, r2, lsl #9 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ strls r2, [r9, #-800] @ 0xfffffce0 │ │ │ │ ldrbcs pc, [r0], #-2260 @ 0xfffff72c @ │ │ │ │ @ instruction: 0xf9def7fc │ │ │ │ - blt 0xfe281164 │ │ │ │ + blt 0xfe281118 │ │ │ │ svcpl 0x0081f5b3 │ │ │ │ - bge 0xfe14036c │ │ │ │ + bge 0xfe140320 │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ @ instruction: 0xf0034142 │ │ │ │ stcleq 3, cr0, [r2], #32 │ │ │ │ @ instruction: 0xf002430b │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ vrhadd.s8 , , q1 │ │ │ │ - vorr.i32 q9, #262144 @ 0x00040000 │ │ │ │ + vmls.f d18, d0, d0[1] │ │ │ │ movwmi r0, #42291 @ 0xa533 │ │ │ │ smlabtpl r1, r4, r3, pc @ │ │ │ │ andeq pc, pc, r4 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - bl 0x1c35c0 │ │ │ │ + bl 0x1c3574 │ │ │ │ stmib sp, {r0, r7, r8}^ │ │ │ │ rsceq r3, r0, r8, lsl #6 │ │ │ │ strhi pc, [r5, #-257]! @ 0xfffffeff │ │ │ │ - bcs 0x18c14fc │ │ │ │ + bcs 0x18c14b0 │ │ │ │ stmdbge r4, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff30f7fd │ │ │ │ @ instruction: 0xf47e2800 │ │ │ │ vst1.64 {d10-d11}, [r4], r5 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf47e1f40 │ │ │ │ @ instruction: 0x4621aa53 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x411cc │ │ │ │ - bl 0x1cbde8 │ │ │ │ + blx 0x2c1182 │ │ │ │ + bl 0x1cbd9c │ │ │ │ stmdbge r4, {r0, r1, r7, r8, sl} │ │ │ │ movwls r4, #30256 @ 0x7630 │ │ │ │ - bcs 0xfe0c1544 │ │ │ │ + bcs 0xfe0c14f8 │ │ │ │ @ instruction: 0xff16f7fd │ │ │ │ - blt 0x11011f0 │ │ │ │ + blt 0x11011a4 │ │ │ │ movweq pc, #4673 @ 0x1241 @ │ │ │ │ @ instruction: 0xf47e429f │ │ │ │ vst1.8 {d10-d11}, [r4 :256], fp │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ vcge.s8 d24, d25, d22 │ │ │ │ - vorr.i32 q9, #262144 @ 0x00040000 │ │ │ │ + vmls.f d18, d0, d0[1] │ │ │ │ movwcs r0, #1331 @ 0x533 │ │ │ │ usad8pl r0, r4, r0 │ │ │ │ @ instruction: 0xf0419308 │ │ │ │ @ instruction: 0x46218570 │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ - blx 0xff6c121a │ │ │ │ + blx 0xffbc11ce │ │ │ │ ldrtmi r9, [fp], -r7, lsl #20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2640f8d2 │ │ │ │ - blx 0xff8c1234 │ │ │ │ - blt 0x78123c │ │ │ │ + blx 0xff8c11e8 │ │ │ │ + blt 0x7811f0 │ │ │ │ svcpl 0x0081f5b3 │ │ │ │ - bge 0x640444 │ │ │ │ + bge 0x6403f8 │ │ │ │ @ instruction: 0xf53e00e5 │ │ │ │ vmov.i16 d26, #49920 @ 0xc300 │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #32 │ │ │ │ vcgt.s8 d25, d9, d9 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ andls r0, r7, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ teqmi r5, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf8d3a904 │ │ │ │ stmdbeq r3!, {r4, r6, r7, r8, r9, sl, sp} │ │ │ │ @@ -117736,127 +117717,127 @@ │ │ │ │ svcvs 0x0050f5b3 │ │ │ │ orrshi pc, lr, r2 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ stmibge r0!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - fldmdbxvs r3!, {d15-d101} @ Deprecated │ │ │ │ + fldmdbxvs r3!, {d15-d111} @ Deprecated │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ mrrcvs 9, 13, sl, fp, cr3 @ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stmibge lr, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ - andcc pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + sbcscs pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ ldc2 7, cr15, [r6, #1008]! @ 0x3f0 │ │ │ │ stmiblt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst2.8 {d24-d27}, [pc :256], r7 │ │ │ │ vrshr.s64 q11, q8, #63 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ ldmibge r4!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe71e7e0 │ │ │ │ + blvs 0xfe71e794 │ │ │ │ svcvs 0x0070f412 │ │ │ │ stmibge lr!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ strls sl, [r7, #-2473] @ 0xfffff657 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - subcc pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + eorscc pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r4, {r4, r5, r7, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - blx 0xffbc135a │ │ │ │ + blx 0xffbc130e │ │ │ │ stmiblt r7, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svcvs 0x0080f5b7 │ │ │ │ stmibge r2, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - stmdals r7, {r0, r1, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r7, {r0, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2e28 │ │ │ │ @ instruction: 0xf7fefa31 │ │ │ │ rsceq fp, r2, ip, ror #18 │ │ │ │ stmdbge r8!, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ movwls r0, #40165 @ 0x9ce5 │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x167bdc │ │ │ │ + bl 0x167b90 │ │ │ │ ldrtmi r0, [r0], -r2, lsl #7 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ stmdbge r4, {r0, r2, r4, r5, r8, r9, lr} │ │ │ │ sbfxcs pc, r3, #17, #1 │ │ │ │ strls r0, [r4, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0x833e4 │ │ │ │ + streq pc, [pc], #-4 @ 0x83398 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3405 │ │ │ │ @ instruction: 0xf7fefe19 │ │ │ │ svclt 0x0000b944 │ │ │ │ - addeq ip, r8, lr, lsl #29 │ │ │ │ + ldrdeq ip, [r8], sl │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ addshi pc, r6, #2 │ │ │ │ - ldrbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ + strbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf0142300 │ │ │ │ movwls r5, #34688 @ 0x8780 │ │ │ │ strbthi pc, [r4], #-65 @ 0xffffffbf @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - bls 0x281f98 │ │ │ │ + bls 0x281f9c │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ - bl 0x1d4cec │ │ │ │ + bl 0x1d4ca0 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fd25b0 │ │ │ │ @ instruction: 0xf7fef9e5 │ │ │ │ - bl 0x1318bc │ │ │ │ + bl 0x131870 │ │ │ │ vmlal.u q8, d4, d1[0] │ │ │ │ movwcs r5, #1216 @ 0x4c0 │ │ │ │ movwcs r9, #4871 @ 0x1307 │ │ │ │ movwmi lr, #35277 @ 0x89cd │ │ │ │ - ldrbcs pc, [r4], #-585 @ 0xfffffdb7 @ │ │ │ │ + strbcs pc, [r4], #-585 @ 0xfffffdb7 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ strgt lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf8d49506 │ │ │ │ strcs r2, [r2], #-1056 @ 0xfffffbe0 │ │ │ │ @ instruction: 0xf7fc940a │ │ │ │ @ instruction: 0xf7fefc5f │ │ │ │ - bl 0x131884 │ │ │ │ + bl 0x131838 │ │ │ │ vmlal.u q8, d4, d1[0] │ │ │ │ movwcs r5, #1216 @ 0x4c0 │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [r9], #-1025 @ 0xfffffbff │ │ │ │ - ldrbcs pc, [r4], #-585 @ 0xfffffdb7 @ │ │ │ │ + strbcs pc, [r4], #-585 @ 0xfffffdb7 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ strgt lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf8d49506 │ │ │ │ strcs r2, [r2], #-1040 @ 0xfffffbf0 │ │ │ │ @ instruction: 0xf7fc940a │ │ │ │ @@ -117873,44 +117854,44 @@ │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf001428b │ │ │ │ addsmi r8, r3, #216, 8 @ 0xd8000000 │ │ │ │ strbthi pc, [fp], #65 @ 0x41 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - @ instruction: 0xf962f7fb │ │ │ │ + @ instruction: 0xf96cf7fb │ │ │ │ vqdmulh.s d25, d9, d6 │ │ │ │ - vorr.i32 q9, #262144 @ 0x00040000 │ │ │ │ + vmls.f d18, d0, d0[1] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x1d4dbc │ │ │ │ + bl 0x1d4d70 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fd2860 │ │ │ │ stmdacs r0, {r0, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdbge r2!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ movwls r5, #29441 @ 0x7301 │ │ │ │ - bl 0x1d4ddc │ │ │ │ + bl 0x1d4d90 │ │ │ │ stcleq 3, cr0, [r5], #524 @ 0x20c │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ streq pc, [r8, #-5] │ │ │ │ stmdbge r4, {r0, r2, r4, r5, r8, r9, lr} │ │ │ │ ldmdacs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ strls r0, [r4, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0x83540 │ │ │ │ + streq pc, [pc], #-4 @ 0x834f4 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3405 │ │ │ │ @ instruction: 0xf7fefd6b │ │ │ │ vst2.32 {d11-d12}, [r4 :64], r6 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ vmin.s8 d24, d25, d2 │ │ │ │ - vorr.i32 q9, #262144 @ 0x00040000 │ │ │ │ + vmls.f d18, d0, d0[1] │ │ │ │ movwcs r0, #1331 @ 0x533 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ ldrtmi r9, [r0], -r7, lsl #6 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ @ instruction: 0xf0053642 │ │ │ │ @@ -117923,55 +117904,55 @@ │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ stc2l 7, cr15, [r0, #-1012] @ 0xfffffc0c │ │ │ │ stmdalt fp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ teqphi r5, #2 @ p-variant is OBSOLETE │ │ │ │ - ldrbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ + strbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ stcleq 1, cr4, [r2], #264 @ 0x108 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ vsubw.u8 q10, q2, d11 │ │ │ │ @ instruction: 0xf0043142 │ │ │ │ movwmi r0, #40975 @ 0xa00f │ │ │ │ smlabtpl r1, r4, r3, pc @ │ │ │ │ setend le │ │ │ │ - bl 0x1e4590 │ │ │ │ + bl 0x1e4544 │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r6, r4, lsl #6 │ │ │ │ tstls r7, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a904 │ │ │ │ movwcs r2, #2528 @ 0x9e0 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ ldc2 7, cr15, [r2, #-1012] @ 0xfffffc0c │ │ │ │ ldmdalt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ cmpphi fp, r2 @ p-variant is OBSOLETE │ │ │ │ - ldrbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ + strbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf0142300 │ │ │ │ movwls r5, #34688 @ 0x8780 │ │ │ │ movthi pc, #61505 @ 0xf041 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - bls 0x281d90 │ │ │ │ + bls 0x281d94 │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ - bl 0x1d4ef4 │ │ │ │ + bl 0x1d4ea8 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fd2670 │ │ │ │ @ instruction: 0xf7fef8e1 │ │ │ │ vst2.8 {d11-d12}, [r4 :64], ip │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ vmin.s8 d24, d9, d28 │ │ │ │ - vorr.i32 q9, #262144 @ 0x00040000 │ │ │ │ + vmls.f d18, d0, d0[1] │ │ │ │ movwcs r0, #1331 @ 0x533 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ ldrtmi r9, [r0], -r7, lsl #6 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ @ instruction: 0xf0053642 │ │ │ │ @@ -117992,15 +117973,15 @@ │ │ │ │ svcne 0x0040f5b2 │ │ │ │ strhi pc, [lr, #2]! │ │ │ │ @ instruction: 0xf002429a │ │ │ │ vaddw.u8 q12, q10, d7 │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #32 │ │ │ │ vcgt.s8 d25, d9, d9 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ andls r0, r7, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ teqmi r5, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf8d3a904 │ │ │ │ stmdbeq r3!, {r4, r7, r9, fp, sp} │ │ │ │ @@ -118015,30 +117996,30 @@ │ │ │ │ orrcs r8, r0, #68, 8 @ 0x44000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ strbthi pc, [r6], #2 @ │ │ │ │ @ instruction: 0xf002429a │ │ │ │ @ instruction: 0xf004850f │ │ │ │ - blcs 0x40435c │ │ │ │ + blcs 0x404310 │ │ │ │ cmnphi r4, r2 @ p-variant is OBSOLETE │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9509 │ │ │ │ - ldcvs 15, cr15, [r3, #-524]! @ 0xfffffdf4 │ │ │ │ + ldcvs 15, cr15, [r3, #-556]! @ 0xfffffdd4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ mrrcvs 15, 9, sl, fp, cr13 │ │ │ │ svcvs 0x0070f413 │ │ │ │ svcge 0x0098f43d │ │ │ │ - blcs 0x26a35c │ │ │ │ + blcs 0x26a310 │ │ │ │ svcge 0x0094f73d │ │ │ │ vpmax.s8 d25, d9, d7 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x155020 │ │ │ │ + bl 0x154fd4 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fb2b30 │ │ │ │ @ instruction: 0xf7fdfda9 │ │ │ │ orrcs fp, r0, r6, lsl #31 │ │ │ │ teqpeq lr, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r1, #4, 20 @ 0x4000 │ │ │ │ usad8pl r0, r4, r0 │ │ │ │ @@ -118056,274 +118037,274 @@ │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ @ instruction: 0xf003428a │ │ │ │ @ instruction: 0xf5b2804a │ │ │ │ @ instruction: 0xf0031f48 │ │ │ │ addsmi r8, sl, #88 @ 0x58 │ │ │ │ rsbshi pc, lr, #2 │ │ │ │ - ldrbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ + strbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - bls 0x281be0 │ │ │ │ + bls 0x281be4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ - bl 0x1d50a4 │ │ │ │ + bl 0x1d5058 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fd2760 │ │ │ │ @ instruction: 0xf7fdf809 │ │ │ │ @ instruction: 0xf404bf44 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ vand q12, , │ │ │ │ - vorr.i32 q9, #262144 @ 0x00040000 │ │ │ │ + vmls.f d18, d0, d0[1] │ │ │ │ movwcs r0, #1331 @ 0x533 │ │ │ │ usad8pl r0, r4, r0 │ │ │ │ @ instruction: 0xf0419308 │ │ │ │ strtmi r8, [r1], -r9, lsr #6 │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ - @ instruction: 0xf8e0f7fb │ │ │ │ + @ instruction: 0xf8f4f7fb │ │ │ │ ldrtmi r9, [fp], -r7, lsl #20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2710f8d2 │ │ │ │ @ instruction: 0xffe8f7fc │ │ │ │ svclt 0x0023f7fd │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ tstphi r2, r2 @ p-variant is OBSOLETE │ │ │ │ - ldrbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ + strbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ stcleq 1, cr4, [r2], #264 @ 0x108 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ vsubw.u8 q10, q2, d11 │ │ │ │ @ instruction: 0xf0043142 │ │ │ │ movwmi r0, #40975 @ 0xa00f │ │ │ │ smlabtpl r1, r4, r3, pc @ │ │ │ │ setend le │ │ │ │ - bl 0x1e4344 │ │ │ │ + bl 0x1e42f8 │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r6, r4, lsl #6 │ │ │ │ tstls r7, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a904 │ │ │ │ movwcs r2, #2624 @ 0xa40 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xff341882 │ │ │ │ + blx 0xff341836 │ │ │ │ mrclt 7, 7, APSR_nzcv, cr5, cr13, {7} │ │ │ │ @ instruction: 0xf53d00e7 │ │ │ │ @ instruction: 0xf3c4aef1 │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #32 │ │ │ │ vcgt.s8 d25, d9, d9 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ andls r0, r7, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ teqmi r5, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf8d3a904 │ │ │ │ stmdbeq r3!, {r6, r7, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xfe9418d2 │ │ │ │ + blx 0xfe941886 │ │ │ │ mcrlt 7, 6, pc, cr13, cr13, {7} @ │ │ │ │ setend le │ │ │ │ orrcs r8, r0, #0, 8 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ @ instruction: 0xf00243a3 │ │ │ │ @ instruction: 0xf5b28460 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ vmla.i q12, q10, d3[1] │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #32 │ │ │ │ vcgt.s8 d25, d9, d9 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ andls r0, r7, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ teqmi r5, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf8d3a904 │ │ │ │ stmdbeq r3!, {r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x1c4193a │ │ │ │ + blx 0x1c418ee │ │ │ │ mrclt 7, 4, APSR_nzcv, cr9, cr13, {7} │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ teqphi lr, r2 @ p-variant is OBSOLETE │ │ │ │ - ldrbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ + strbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf0142300 │ │ │ │ movwls r5, #34688 @ 0x8780 │ │ │ │ mvnhi pc, r1, asr #32 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - bls 0x281a48 │ │ │ │ + bls 0x281a4c │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ - bl 0x1d523c │ │ │ │ + bl 0x1d51f0 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fc2610 │ │ │ │ @ instruction: 0xf7fdff3d │ │ │ │ @ instruction: 0x4621be78 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff7cf7fa │ │ │ │ + @ instruction: 0xff8af7fa │ │ │ │ vadd.i8 d25, d9, d7 │ │ │ │ - vmov.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d0, d0[1] │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12ddb8 │ │ │ │ + bl 0x12dd6c │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mcrcs 8, 5, pc, cr8, cr2, {6} @ │ │ │ │ @ instruction: 0xff26f7fc │ │ │ │ mcrlt 7, 3, pc, cr1, cr13, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - stmdals r7, {r0, r1, r3, fp, ip, sp, lr, pc} │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r7, {r0, r1, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2e98 │ │ │ │ @ instruction: 0xf7fdff0f │ │ │ │ strtmi fp, [r1], -sl, asr #28 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff4ef7fa │ │ │ │ + @ instruction: 0xff5cf7fa │ │ │ │ vadd.i8 d25, d9, d7 │ │ │ │ - vmov.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d0, d0[1] │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12de14 │ │ │ │ + bl 0x12ddc8 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mrccs 8, 1, APSR_nzcv, cr8, cr2, {6} │ │ │ │ mrc2 7, 7, pc, cr8, cr12, {7} │ │ │ │ mrclt 7, 1, APSR_nzcv, cr3, cr13, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r1, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r7, {r0, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2eb8 │ │ │ │ @ instruction: 0xf7fdfee1 │ │ │ │ @ instruction: 0x4621be1c │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xffc6f7fa │ │ │ │ + @ instruction: 0xffdaf7fa │ │ │ │ vadd.i8 d25, d9, d7 │ │ │ │ - vmov.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d0, d0[1] │ │ │ │ @ instruction: 0x463b0233 │ │ │ │ - bl 0x12de70 │ │ │ │ + bl 0x12de24 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mcrcs 8, 0, pc, cr8, cr2, {6} @ │ │ │ │ mcr2 7, 6, pc, cr10, cr12, {7} @ │ │ │ │ mcrlt 7, 0, pc, cr5, cr13, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r1, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r7, {r0, r1, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2e18 │ │ │ │ @ instruction: 0xf7fdfeb3 │ │ │ │ strtmi fp, [r1], -lr, ror #27 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xff98f7fa │ │ │ │ + @ instruction: 0xffacf7fa │ │ │ │ vadd.i8 d25, d9, d7 │ │ │ │ - vmov.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d0, d0[1] │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12decc │ │ │ │ + bl 0x12de80 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mcrcs 8, 4, pc, cr8, cr2, {6} @ │ │ │ │ mrc2 7, 4, pc, cr12, cr12, {7} │ │ │ │ ldcllt 7, cr15, [r7, #1012] @ 0x3f4 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - ldcvs 15, cr15, [r1, #-380]! @ 0xfffffe84 │ │ │ │ - blvs 0xfe369afc │ │ │ │ + ldcvs 15, cr15, [r1, #-444]! @ 0xfffffe44 │ │ │ │ + blvs 0xfe369ab0 │ │ │ │ rsbsvs pc, r0, #50331648 @ 0x3000000 │ │ │ │ movwne pc, #1044 @ 0x414 @ │ │ │ │ strthi pc, [r5], #-65 @ 0xffffffbf │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ mcrrvs 13, 12, sl, sl, cr3 │ │ │ │ svcvs 0x0060f412 │ │ │ │ ldcge 4, cr15, [lr, #244]! @ 0xf4 │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ mcrcs 8, 7, pc, cr8, cr2, {6} @ │ │ │ │ mrc2 7, 3, pc, cr6, cr12, {7} │ │ │ │ ldclt 7, cr15, [r1, #1012]! @ 0x3f4 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - pldw [r4], #-3897 @ 0xfffff0c7 │ │ │ │ + pldw [r4], #-3913 @ 0xfffff0b7 │ │ │ │ @ instruction: 0xf47d1300 │ │ │ │ ldcvs 13, cr10, [r2, #-660]! @ 0xfffffd6c │ │ │ │ @ instruction: 0xf4116b91 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ mrrcvs 13, 9, sl, r2, cr15 │ │ │ │ svcvs 0x0060f412 │ │ │ │ ldcge 4, cr15, [sl, #244] @ 0xf4 │ │ │ │ @ instruction: 0xf2499c07 │ │ │ │ - vmov.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d0, d0[1] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r9} │ │ │ │ - bl 0x115414 │ │ │ │ + bl 0x1153c8 │ │ │ │ @ instruction: 0xf8d20284 │ │ │ │ @ instruction: 0xf7fc2ed8 │ │ │ │ @ instruction: 0xf7fdfe51 │ │ │ │ strtmi fp, [r1], -ip, lsl #27 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff14f7fa │ │ │ │ + @ instruction: 0xff24f7fa │ │ │ │ stmdals r7, {r0, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ @ instruction: 0xf4036b8b │ │ │ │ @ instruction: 0xf4146270 │ │ │ │ @ instruction: 0xf0411300 │ │ │ │ - bcs 0xa4b48 │ │ │ │ + bcs 0xa4afc │ │ │ │ ldclge 4, cr15, [r8, #-244]! @ 0xffffff0c │ │ │ │ @ instruction: 0xf4126c4a │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ vmla.f32 q13, , │ │ │ │ - vmov.i32 q9, #1024 @ 0x00000400 │ │ │ │ - bl 0x104468 │ │ │ │ + vmlal.s q9, d0, d0[1] │ │ │ │ + bl 0x10441c │ │ │ │ stmdbge r4, {r7, r9} │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2e68 │ │ │ │ @ instruction: 0xf7fdfe2b │ │ │ │ strtmi fp, [r1], -r6, ror #26 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff10f7fa │ │ │ │ + @ instruction: 0xff24f7fa │ │ │ │ vpmax.s8 d25, d9, d7 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x15548c │ │ │ │ + bl 0x155440 │ │ │ │ @ instruction: 0xf6480282 │ │ │ │ - vsubw.s8 q10, q0, d25 │ │ │ │ + vsubw.s8 q10, q0, d9 │ │ │ │ @ instruction: 0xf8d20313 │ │ │ │ @ instruction: 0xf7fc2e58 │ │ │ │ @ instruction: 0xf7fdfe11 │ │ │ │ @ instruction: 0xf44fbd4c │ │ │ │ vmlal.s q11, d1, d0[4] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ ldrhi pc, [sp, #-1]! │ │ │ │ @@ -118333,152 +118314,152 @@ │ │ │ │ vst3.8 {d24,d26,d28}, [pc :64], r8 │ │ │ │ vmov.i32 q11, #4096 @ 0x00001000 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ ldcge 4, cr15, [r6, #-500]! @ 0xfffffe0c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - rsceq pc, r3, #39, 30 @ 0x9c │ │ │ │ + rsceq pc, r3, #55, 30 @ 0xdc │ │ │ │ stcge 5, cr15, [ip, #-500]! @ 0xfffffe0c │ │ │ │ - blvs 0xfe71f0f0 │ │ │ │ + blvs 0xfe71f0a4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ stcge 4, cr15, [r6, #-244]! @ 0xffffff0c │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ movwcs sl, #3361 @ 0xd21 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vcgt.s8 d25, d9, d0 │ │ │ │ - vmov.i32 , #2304 @ 0x00000900 │ │ │ │ + vsubl.s8 , d0, d17 │ │ │ │ @ instruction: 0xf7fc0207 │ │ │ │ @ instruction: 0xf7fdf909 │ │ │ │ @ instruction: 0xf44fbd16 │ │ │ │ vsubw.s8 q11, , d16 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ stcge 4, cr15, [lr, #-500] @ 0xfffffe0c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r1, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r7, {r0, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2da8 │ │ │ │ @ instruction: 0xf7fdfdbd │ │ │ │ @ instruction: 0xf5b5bcf8 │ │ │ │ @ instruction: 0xf47d6f50 │ │ │ │ @ instruction: 0x4621acf3 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mrc2 7, 3, pc, cr12, cr10, {7} │ │ │ │ + mcr2 7, 4, pc, cr12, cr10, {7} @ │ │ │ │ @ instruction: 0xf4146d31 │ │ │ │ stmdals r7, {r8, r9, ip} │ │ │ │ @ instruction: 0xf4026b8a │ │ │ │ @ instruction: 0xf0416270 │ │ │ │ - bcs 0xa5210 │ │ │ │ + bcs 0xa51c4 │ │ │ │ stclge 4, cr15, [r0], #244 @ 0xf4 │ │ │ │ @ instruction: 0xf4126c4a │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ vfma.f32 q13, , │ │ │ │ - vmov.i32 q9, #1024 @ 0x00000400 │ │ │ │ - bl 0x104598 │ │ │ │ + vmlal.s q9, d0, d0[1] │ │ │ │ + bl 0x10454c │ │ │ │ stmdbge r4, {r7, r9} │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2d48 │ │ │ │ @ instruction: 0xf7fdfd93 │ │ │ │ @ instruction: 0xf44fbcce │ │ │ │ vorr.i32 q11, #4096 @ 0x00001000 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ stclge 4, cr15, [r6], {125} @ 0x7d │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - adceq pc, r7, #1264 @ 0x4f0 │ │ │ │ + adceq pc, r7, #1520 @ 0x5f0 │ │ │ │ ldcge 5, cr15, [ip], #500 @ 0x1f4 │ │ │ │ - blvs 0xfe71f1d0 │ │ │ │ + blvs 0xfe71f184 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldcge 4, cr15, [r6], #244 @ 0xf4 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ stcls 12, cr10, [r7], {177} @ 0xb1 │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ - bl 0x1155e8 │ │ │ │ + bl 0x11559c │ │ │ │ @ instruction: 0xf8d20284 │ │ │ │ @ instruction: 0xf7fc2df8 │ │ │ │ @ instruction: 0xf7fdfd67 │ │ │ │ strtmi fp, [r1], -r2, lsr #25 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mcr2 7, 2, pc, cr12, cr10, {7} @ │ │ │ │ + mcr2 7, 3, pc, cr0, cr10, {7} @ │ │ │ │ vadd.i8 d25, d9, d7 │ │ │ │ - vmov.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d0, d0[1] │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12e164 │ │ │ │ + bl 0x12e118 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldccs 8, cr15, [r8, #-840]! @ 0xfffffcb8 │ │ │ │ ldc2l 7, cr15, [r0, #-1008] @ 0xfffffc10 │ │ │ │ stclt 7, cr15, [fp], {253} @ 0xfd │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r7, {r0, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2d18 │ │ │ │ @ instruction: 0xf7fdfd39 │ │ │ │ @ instruction: 0x4621bc74 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2l 7, cr15, [r8, #-1000]! @ 0xfffffc18 │ │ │ │ + stc2 7, cr15, [r6, #1000] @ 0x3e8 │ │ │ │ vadd.i8 d25, d9, d7 │ │ │ │ - vmov.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d0, d0[1] │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12e1c0 │ │ │ │ + bl 0x12e174 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ stclcs 8, cr15, [r8], #840 @ 0x348 │ │ │ │ stc2 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ mrrclt 7, 15, pc, sp, cr13 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r1, r2, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r7, {r0, r1, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2cb8 │ │ │ │ @ instruction: 0xf7fdfd0b │ │ │ │ strtmi fp, [r1], -r6, asr #24 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [sl, #-1000] @ 0xfffffc18 │ │ │ │ + ldc2l 7, cr15, [r8, #-1000] @ 0xfffffc18 │ │ │ │ vadd.i8 d25, d9, d7 │ │ │ │ - vmov.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d0, d0[1] │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12e21c │ │ │ │ + bl 0x12e1d0 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldccs 8, cr15, [r8, #840] @ 0x348 │ │ │ │ ldc2l 7, cr15, [r4], #1008 @ 0x3f0 │ │ │ │ - stclt 7, cr15, [pc], #-1012 @ 0x83a28 │ │ │ │ + stclt 7, cr15, [pc], #-1012 @ 0x839dc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fa3308 │ │ │ │ - bls 0x283590 │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + bls 0x283594 │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - @ instruction: 0x53adf648 │ │ │ │ + orrpl pc, sp, #72, 12 @ 0x4800000 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stccs 8, cr15, [r8, #-840] @ 0xfffffcb8 │ │ │ │ ldc2l 7, cr15, [sl], {252} @ 0xfc │ │ │ │ ldclt 7, cr15, [r5], {253} @ 0xfd │ │ │ │ bicvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429a │ │ │ │ @@ -118489,82 +118470,82 @@ │ │ │ │ strhi pc, [r5, r1] │ │ │ │ movvs pc, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47d429a │ │ │ │ @ instruction: 0x4621abfd │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mcr2 7, 4, pc, cr8, cr10, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr14, cr10, {7} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfef41e86 │ │ │ │ - bllt 0xffd01e8c │ │ │ │ + blx 0xfef41e3a │ │ │ │ + bllt 0xffd01e40 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fa3308 │ │ │ │ - bls 0x283514 │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + bls 0x283518 │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - bicspl pc, r5, #72, 12 @ 0x4800000 │ │ │ │ + @ instruction: 0x53b5f648 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldccs 8, cr15, [r8, #840]! @ 0x348 │ │ │ │ ldc2 7, cr15, [ip], {252} @ 0xfc │ │ │ │ - bllt 0xff681ec0 │ │ │ │ + bllt 0xff681e74 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fa3308 │ │ │ │ - stmdals r7, {r0, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r7, {r0, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2d68 │ │ │ │ @ instruction: 0xf7fdfc85 │ │ │ │ strtmi fp, [r1], -r0, asr #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [sl, #-1000]! @ 0xfffffc18 │ │ │ │ + ldc2l 7, cr15, [lr, #-1000]! @ 0xfffffc18 │ │ │ │ vadd.i8 d25, d9, d7 │ │ │ │ - vmov.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d0, d0[1] │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12e328 │ │ │ │ + bl 0x12e2dc │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ stclcs 8, cr15, [r8, #840] @ 0x348 │ │ │ │ stc2l 7, cr15, [lr], #-1008 @ 0xfffffc10 │ │ │ │ - bllt 0xfeb01f1c │ │ │ │ + bllt 0xfeb01ed0 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r1, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r7, {r0, r1, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2d78 │ │ │ │ @ instruction: 0xf7fdfc57 │ │ │ │ @ instruction: 0x4621bb92 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [ip, #-1000]! @ 0xfffffc18 │ │ │ │ + ldc2l 7, cr15, [r0, #-1000] @ 0xfffffc18 │ │ │ │ vadd.i8 d25, d9, d7 │ │ │ │ - vmov.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d0, d0[1] │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12e384 │ │ │ │ + bl 0x12e338 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldclcs 8, cr15, [r8], {210} @ 0xd2 │ │ │ │ mcrr2 7, 15, pc, r0, cr12 @ │ │ │ │ - bllt 0x1f81f78 │ │ │ │ + bllt 0x1f81f2c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r2, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r7, {r0, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2de8 │ │ │ │ @ instruction: 0xf7fdfc29 │ │ │ │ @ instruction: 0xf5b3bb64 │ │ │ │ @@ -118573,59 +118554,59 @@ │ │ │ │ @ instruction: 0xf5b303e4 │ │ │ │ @ instruction: 0xf0020fc4 │ │ │ │ vst1.8 {d8-d11}, [r4 :128], r9 │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0010fe0 │ │ │ │ @ instruction: 0x46218492 │ │ │ │ @ instruction: 0xf7faa804 │ │ │ │ - vldmdbvs r3!, {s30-s160} │ │ │ │ + vldmdbvs r3!, {s30-s170} │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ mrrcvs 11, 4, sl, fp, cr9 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0x11c10e4 │ │ │ │ + blge 0x11c1098 │ │ │ │ vpmax.s8 d25, d9, d9 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ stmdbls r7, {r0, r1, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldclcs 8, cr15, [r0], #-844 @ 0xfffffcb4 │ │ │ │ tstmi r9, #8, 22 @ 0x2000 │ │ │ │ @ instruction: 0xf73d2907 │ │ │ │ - bcs 0xaece4 │ │ │ │ - blge 0xd41108 │ │ │ │ + bcs 0xaec98 │ │ │ │ + blge 0xd410bc │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf9ccf7fb │ │ │ │ - bllt 0xc02014 │ │ │ │ + bllt 0xc01fc8 │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vmin.s8 q4, , │ │ │ │ vst3.8 {d24-d26}, [pc :256], r4 │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strhi pc, [r3], r1 │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ @ instruction: 0x4621ab15 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [lr, #1000]! @ 0x3e8 │ │ │ │ + stc2l 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xff542054 │ │ │ │ - bllt 0x30205c │ │ │ │ + blx 0xff542008 │ │ │ │ + bllt 0x302010 │ │ │ │ svcpl 0x0082f1b3 │ │ │ │ - blge 0x1c1264 │ │ │ │ + blge 0x1c1218 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - bge 0x41270 │ │ │ │ + bge 0x41224 │ │ │ │ andcc pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1688ac │ │ │ │ + bl 0x168860 │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ andls r1, r9, #64, 4 │ │ │ │ strls sl, [r5, #-2308] @ 0xfffff6fc │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ vsra.u64 q9, q0, #60 │ │ │ │ @ instruction: 0xf3c43342 │ │ │ │ subseq r4, fp, r2, asr #10 │ │ │ │ @@ -118637,185 +118618,185 @@ │ │ │ │ @ instruction: 0xf7fdfb03 │ │ │ │ andcs fp, r1, #220, 20 @ 0xdc000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ addshi pc, r0, r2 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - blcs 0xa42dc │ │ │ │ + blcs 0xa4290 │ │ │ │ strbhi pc, [r1, -r1] @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - msreq CPSR_c, #56576 @ 0xdd00 │ │ │ │ - bge 0xff1416e8 │ │ │ │ + msreq CPSR_c, #59648 @ 0xe900 │ │ │ │ + bge 0xff14169c │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf8fcf7fc │ │ │ │ - blt 0xff0020f4 │ │ │ │ + blt 0xff0020a8 │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x184948 │ │ │ │ + b 0x1848fc │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0011f80 │ │ │ │ addsmi r8, r3, #21757952 @ 0x14c0000 │ │ │ │ strbhi pc, [r3, -r1] @ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ @ instruction: 0x46218731 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [lr], #1000 @ 0x3e8 │ │ │ │ + stc2l 7, cr15, [sl], {250} @ 0xfa │ │ │ │ @ instruction: 0xf57d0324 │ │ │ │ stmdbge r4, {r0, r1, r5, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ @ instruction: 0xf7fdf8a1 │ │ │ │ andcs fp, r1, #647168 @ 0x9e000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ cmpphi r7, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - blcs 0xa4674 │ │ │ │ + blcs 0xa4628 │ │ │ │ teqphi r5, r2 @ p-variant is OBSOLETE │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - msreq CPSR_sxc, #40704 @ 0x9f00 │ │ │ │ - bge 0xfe1c1764 │ │ │ │ + msreq CPSR_sxc, #43776 @ 0xab00 │ │ │ │ + bge 0xfe1c1718 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf846f7fc │ │ │ │ - blt 0x2082170 │ │ │ │ + blt 0x2082124 │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x1849c4 │ │ │ │ + b 0x184978 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0011f80 │ │ │ │ addsmi r8, r3, #231735296 @ 0xdd00000 │ │ │ │ strbhi pc, [sp], r1 @ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ @ instruction: 0x462186bb │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2 7, cr15, [r0], {250} @ 0xfa │ │ │ │ + stc2 7, cr15, [ip], {250} @ 0xfa │ │ │ │ @ instruction: 0xf57d0323 │ │ │ │ stmdbge r4, {r0, r2, r5, r6, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fdffaf │ │ │ │ movwcs fp, #6752 @ 0x1a60 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x94250 │ │ │ │ + blcs 0x94204 │ │ │ │ @ instruction: 0x83a4f001 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - bge 0x15c13c4 │ │ │ │ + bge 0x15c1378 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ @ instruction: 0xf7fdf8a5 │ │ │ │ movwcs fp, #6728 @ 0x1a48 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x94280 │ │ │ │ + blcs 0x94234 │ │ │ │ ldrhi pc, [r5, #-1]! │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - bge 0xfc13f4 │ │ │ │ + bge 0xfc13a8 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - stc2l 7, cr15, [r8], {250} @ 0xfa │ │ │ │ + stc2l 7, cr15, [lr], {250} @ 0xfa │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf8b0f7fc │ │ │ │ - blt 0xd0220c │ │ │ │ + blt 0xd021c0 │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x184a60 │ │ │ │ + b 0x184a14 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0021f80 │ │ │ │ addsmi r8, r3, #138 @ 0x8a │ │ │ │ rsbshi pc, sl, r2 │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ @ instruction: 0x46218091 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [r2], #-1000 @ 0xfffffc18 │ │ │ │ + ldc2 7, cr15, [lr], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf57d0321 │ │ │ │ stmdbge r4, {r0, r1, r2, r4, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fdff25 │ │ │ │ movwcs fp, #6674 @ 0x1a12 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x942ec │ │ │ │ + blcs 0x942a0 │ │ │ │ strhi pc, [lr, #-1] │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - bge 0x241460 │ │ │ │ + bge 0x241414 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdbge r4, {r0, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ @ instruction: 0xf7fdf89b │ │ │ │ andcs fp, r1, #4096000 @ 0x3e8000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ strbhi pc, [lr], r1 @ │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - blcs 0xa5d98 │ │ │ │ + blcs 0xa5d4c │ │ │ │ ldrbhi pc, [r5], r1 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - msreq CPSR_s, #257024 @ 0x3ec00 │ │ │ │ + msreq CPSR_s, #1792 @ 0x700 │ │ │ │ stmibge r0!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ mrc2 7, 5, pc, cr2, cr11, {7} │ │ │ │ ldmiblt fp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcne 0x0040f5b2 │ │ │ │ strhi pc, [sp], -r1 │ │ │ │ @ instruction: 0xf001429a │ │ │ │ @ instruction: 0xf41480b4 │ │ │ │ @ instruction: 0xf0415580 │ │ │ │ strtmi r8, [r1], -fp, asr #1 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x1f422d2 │ │ │ │ + blx 0xfe442286 │ │ │ │ vadd.i8 d25, d9, d7 │ │ │ │ - vmov.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d0, d0[1] │ │ │ │ @ instruction: 0x462b0233 │ │ │ │ - bl 0x12e708 │ │ │ │ + bl 0x12e6bc │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldmcs r0!, {r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x20422f4 │ │ │ │ + blx 0x20422a8 │ │ │ │ ldmiblt r9!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #196, 6 @ 0x10000003 │ │ │ │ movwcc pc, #964 @ 0x3c4 @ │ │ │ │ movwls r3, #33281 @ 0x8201 │ │ │ │ stmdbeq r1!, {r0, r2, r9, ip, pc} │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ subseq r4, r2, r0, lsr r6 │ │ │ │ vhsub.s8 d25, d9, d4 │ │ │ │ - vmov.i32 q9, #1024 @ 0x00000400 │ │ │ │ - bl 0x104c00 │ │ │ │ + vmlal.s q9, d0, d0[1] │ │ │ │ + bl 0x104bb4 │ │ │ │ vsubl.u8 q8, d20, d3 │ │ │ │ movwmi r4, #45890 @ 0xb342 │ │ │ │ movwls sl, #26884 @ 0x6904 │ │ │ │ movteq pc, #9156 @ 0x23c4 @ │ │ │ │ - blcs 0xfe8c2690 │ │ │ │ + blcs 0xfe8c2644 │ │ │ │ vsubw.u8 , q2, d7 │ │ │ │ movwls r1, #37696 @ 0x9340 │ │ │ │ @ instruction: 0xf9b8f7fc │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fdaa27 │ │ │ │ @ instruction: 0xf3c4b9f9 │ │ │ │ vsubl.u8 q10, d4, d0 │ │ │ │ andcc r3, r1, #0, 6 │ │ │ │ andls r9, r5, #8, 6 @ 0x20000000 │ │ │ │ - bl 0x1467f4 │ │ │ │ + bl 0x1467a8 │ │ │ │ @ instruction: 0xf3c40342 │ │ │ │ @ instruction: 0xf0013242 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ andls r0, r4, #82 @ 0x52 │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ movtmi pc, #9156 @ 0x23c4 @ │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ @ instruction: 0xf8d20342 │ │ │ │ movwls r2, #31584 @ 0x7b60 │ │ │ │ @@ -118829,16 +118810,16 @@ │ │ │ │ movwls r3, #33281 @ 0x8201 │ │ │ │ stmdbeq r1!, {r0, r2, r9, ip, pc} │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ subseq r4, r2, r0, lsr r6 │ │ │ │ vhsub.s8 d25, d9, d4 │ │ │ │ - vmov.i32 q9, #1024 @ 0x00000400 │ │ │ │ - bl 0x104cac │ │ │ │ + vmlal.s q9, d0, d0[1] │ │ │ │ + bl 0x104c60 │ │ │ │ vsubl.u8 q8, d20, d3 │ │ │ │ movwmi r4, #45890 @ 0xb342 │ │ │ │ movwls sl, #26884 @ 0x6904 │ │ │ │ movteq pc, #9156 @ 0x23c4 @ │ │ │ │ ldrsbcs pc, [r0, #130] @ 0x82 @ │ │ │ │ vsubw.u8 , q2, d7 │ │ │ │ movwls r1, #37696 @ 0x9340 │ │ │ │ @@ -118850,29 +118831,29 @@ │ │ │ │ orrhi pc, sp, #1073741824 @ 0x40000000 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ tstphi r1, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf57d00e7 │ │ │ │ strtmi sl, [r1], -fp, lsr #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf9a0f7fa │ │ │ │ + @ instruction: 0xf9aaf7fa │ │ │ │ vpmax.s8 d25, d9, d6 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x155d00 │ │ │ │ + bl 0x155cb4 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fb29a0 │ │ │ │ @ instruction: 0xf7fdfa95 │ │ │ │ - bcs 0x1328a8 │ │ │ │ + bcs 0x13285c │ │ │ │ adcmi sp, r9, #1073741825 @ 0x40000001 │ │ │ │ ldmdbge r0, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43d4281 │ │ │ │ vmla.i8 d26, d9, d13 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ - bl 0x145134 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ + bl 0x1450e8 │ │ │ │ stmdbge r4, {r1, r7, r9} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ ldmcs r0, {r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf9c4f7fc │ │ │ │ ldmlt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ stmiaeq r2!, {r0, r2, r5, r6, r7, sl, fp} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ @@ -118892,16 +118873,16 @@ │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ mrrcvs 8, 13, sl, fp, cr11 │ │ │ │ svcvs 0x0060f413 │ │ │ │ ldmge r6, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vrshl.s8 d20, d1, d25 │ │ │ │ - vmov.i32 q9, #1024 @ 0x00000400 │ │ │ │ - bl 0x104da8 │ │ │ │ + vmlal.s q9, d0, d0[1] │ │ │ │ + bl 0x104d5c │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00a8f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ @@ -118915,16 +118896,16 @@ │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ mrrcvs 8, 10, sl, fp, cr13 │ │ │ │ svcvs 0x0060f413 │ │ │ │ stmiage r8!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vrshl.s8 d20, d1, d25 │ │ │ │ - vmov.i32 q9, #1024 @ 0x00000400 │ │ │ │ - bl 0x104e04 │ │ │ │ + vmlal.s q9, d0, d0[1] │ │ │ │ + bl 0x104db8 │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0098f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ @@ -118934,40 +118915,40 @@ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ @ instruction: 0xf7fdfaeb │ │ │ │ movwcs fp, #2182 @ 0x886 │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ ldrmi r4, [sl], -r1, lsl #11 │ │ │ │ vhsub.s8 d25, d9, d9 │ │ │ │ - vmov.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d0, d0[1] │ │ │ │ strls r0, [r6, #-563] @ 0xfffffdcd │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ @ instruction: 0xf0053742 │ │ │ │ movwls r0, #34056 @ 0x8508 │ │ │ │ @ instruction: 0xf8d2a904 │ │ │ │ @ instruction: 0xf0062f88 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ @ instruction: 0xf6480442 │ │ │ │ - vorr.i32 q11, #3328 @ 0x00000d00 │ │ │ │ + vbic.i32 d22, #3328 @ 0x00000d00 │ │ │ │ teqmi lr, #1275068416 @ 0x4c000000 │ │ │ │ strls r4, [r4], -ip, lsr #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ @ instruction: 0xf7fdfac3 │ │ │ │ ldcvs 8, cr11, [r3, #-376]! @ 0xfffffe88 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ mrrcvs 8, 5, sl, fp, cr7 │ │ │ │ svcvs 0x0060f413 │ │ │ │ ldmdage r2, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vrshl.s8 d20, d1, d25 │ │ │ │ - vmov.i32 q9, #1024 @ 0x00000400 │ │ │ │ - bl 0x104eb0 │ │ │ │ + vmlal.s q9, d0, d0[1] │ │ │ │ + bl 0x104e64 │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00d8f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ @@ -118981,16 +118962,16 @@ │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ mrrcvs 8, 2, sl, fp, cr9 │ │ │ │ svcvs 0x0060f413 │ │ │ │ stmdage r4!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vrshl.s8 d20, d1, d25 │ │ │ │ - vmov.i32 q9, #1024 @ 0x00000400 │ │ │ │ - bl 0x104f0c │ │ │ │ + vmlal.s q9, d0, d0[1] │ │ │ │ + bl 0x104ec0 │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00c8f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ @@ -118999,30 +118980,30 @@ │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ @ instruction: 0xf7fdfa67 │ │ │ │ strtmi fp, [r1], -r2, lsl #16 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf92af7fa │ │ │ │ - blcs 0x120554 │ │ │ │ + @ instruction: 0xf938f7fa │ │ │ │ + blcs 0x120508 │ │ │ │ ldrhi pc, [sl, #-769] @ 0xfffffcff │ │ │ │ vqrdmulh.s d2, d1, d0 │ │ │ │ @ instruction: 0xf042851b │ │ │ │ vqsub.s8 d24, d4, d31 │ │ │ │ - vmov.i32 , #2304 @ 0x00000900 │ │ │ │ + vsubl.s8 , d0, d17 │ │ │ │ stmdbge r4, {r0, r1, r2, r9} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldmdage r2, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r7, {r0, r2, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc28a0 │ │ │ │ @ instruction: 0xf7fcf895 │ │ │ │ stcleq 15, cr11, [r5], #832 @ 0x340 │ │ │ │ @@ -119034,24 +119015,24 @@ │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432a2300 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ stmdbge r4, {r0, r3, r8, r9, ip, pc} │ │ │ │ movwcs r9, #4613 @ 0x1205 │ │ │ │ vsubl.u8 q9, d4, d4 │ │ │ │ strls r4, [r6], #-1153 @ 0xfffffb7f │ │ │ │ - blx 0xfe4c26fc │ │ │ │ + blx 0xfe4c26b0 │ │ │ │ svclt 0x00b3f7fc │ │ │ │ - blvs 0xfe71fbe4 │ │ │ │ + blvs 0xfe71fb98 │ │ │ │ svcvs 0x0070f412 │ │ │ │ svcge 0x00acf43c │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ strls sl, [r7, #-4007] @ 0xfffff059 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - subcc pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + eorscc pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ @@ -119072,20 +119053,20 @@ │ │ │ │ teqmi r5, #8, 4 @ 0x80000000 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ movwls r0, #34114 @ 0x8542 │ │ │ │ stmdbge r4, {r1, r3, r5, r8, r9, lr} │ │ │ │ movwcs r9, #4613 @ 0x1205 │ │ │ │ vsubl.u8 q9, d4, d2 │ │ │ │ strls r4, [r6], #-1153 @ 0xfffffb7f │ │ │ │ - blx 0x11c2794 │ │ │ │ + blx 0x11c2748 │ │ │ │ svclt 0x0067f7fc │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vrshl.s8 d20, d1, d25 │ │ │ │ - vmov.i32 q9, #1024 @ 0x00000400 │ │ │ │ - bl 0x105088 │ │ │ │ + vmlal.s q9, d0, d0[1] │ │ │ │ + bl 0x10503c │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0058f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ @@ -119102,33 +119083,33 @@ │ │ │ │ andeq pc, r8, #2 │ │ │ │ ldrtmi r9, [r0], -r9, lsl #10 │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ vmlsl.u , d4, d2[0] │ │ │ │ tstmi r4, #1107296256 @ 0x42000000 │ │ │ │ stmdbge r4, {r1, r2, r8, r9, ip, pc} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - orreq pc, r1, #72, 12 @ 0x4800000 │ │ │ │ + msreq SPSR_c, #72, 12 @ 0x4800000 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - subeq pc, r5, #80740352 @ 0x4d00000 │ │ │ │ + andeq pc, sp, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ strls r4, [r5], #-821 @ 0xfffffccb │ │ │ │ @ instruction: 0xf7fb9504 │ │ │ │ @ instruction: 0xf7fcf985 │ │ │ │ @ instruction: 0xf5b3bf20 │ │ │ │ @ instruction: 0xf47c5f84 │ │ │ │ @ instruction: 0xf404af1b │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ rsceq r8, r3, sl, asr #12 │ │ │ │ svcge 0x0012f57c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x244680 │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + bls 0x24465c │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf87cf7fb │ │ │ │ mrclt 7, 7, APSR_nzcv, cr13, cr12, {7} │ │ │ │ stcleq 5, cr9, [r5], #28 │ │ │ │ @@ -119141,22 +119122,22 @@ │ │ │ │ movwcs r4, #810 @ 0x32a │ │ │ │ stmdbge r4, {r0, r2, r9, ip, pc} │ │ │ │ vsubl.u8 q9, d4, d4 │ │ │ │ stmib sp, {r0, r7, sl, lr}^ │ │ │ │ strls r3, [r6], #-776 @ 0xfffffcf8 │ │ │ │ @ instruction: 0xf9bef7fb │ │ │ │ mcrlt 7, 7, pc, cr1, cr12, {7} @ │ │ │ │ - blvs 0xfe71fd88 │ │ │ │ + blvs 0xfe71fd3c │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr10, cr12, {1} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ @ instruction: 0xf3c4aed5 │ │ │ │ vrshl.s8 d20, d1, d25 │ │ │ │ - vmov.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d0, d0[1] │ │ │ │ strls r0, [r6, #-563] @ 0xfffffdcd │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ movwcs r0, #3302 @ 0xce6 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00e8f8d2 │ │ │ │ @@ -119164,22 +119145,22 @@ │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ movwls r3, #37639 @ 0x9307 │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ @ instruction: 0xf918f7fb │ │ │ │ mrclt 7, 5, APSR_nzcv, cr3, cr12, {7} │ │ │ │ - blvs 0xfe71fde4 │ │ │ │ + blvs 0xfe71fd98 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mcrge 4, 5, pc, cr12, cr12, {1} @ │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ strls sl, [r7, #-3751] @ 0xfffff159 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - subcc pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + eorscc pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ @@ -119187,22 +119168,22 @@ │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ @ instruction: 0xf8eaf7fb │ │ │ │ mcrlt 7, 4, pc, cr5, cr12, {7} @ │ │ │ │ - blvs 0xfe71fe40 │ │ │ │ + blvs 0xfe71fdf4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr14, cr12, {1} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ strls sl, [r7, #-3705] @ 0xfffff187 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - subcc pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + eorscc pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ @@ -119211,17 +119192,17 @@ │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ @ instruction: 0xf8bcf7fb │ │ │ │ mrclt 7, 2, APSR_nzcv, cr7, cr12, {7} │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x129df4 │ │ │ │ + bl 0x129da8 │ │ │ │ ldrtmi r0, [r0], -r5, lsl #5 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ @ instruction: 0xf0053742 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r4, r5, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ @@ -119229,15 +119210,15 @@ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ strls r9, [r4], -r9, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ @ instruction: 0xf7fcf899 │ │ │ │ strls fp, [r7, #-3636] @ 0xfffff1cc │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ @@ -119247,16 +119228,16 @@ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ @ instruction: 0xf876f7fb │ │ │ │ mrclt 7, 0, APSR_nzcv, cr1, cr12, {7} │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vrshl.s8 d20, d1, d25 │ │ │ │ - vmov.i32 q9, #1024 @ 0x00000400 │ │ │ │ - bl 0x105334 │ │ │ │ + vmlal.s q9, d0, d0[1] │ │ │ │ + bl 0x1052e8 │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0018f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ @@ -119293,15 +119274,15 @@ │ │ │ │ andls sl, r5, #4, 18 @ 0x10000 │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf7fb9406 │ │ │ │ @ instruction: 0xf7fcf891 │ │ │ │ @ instruction: 0xf3c4bdb4 │ │ │ │ vrshl.s8 d20, d1, d25 │ │ │ │ - vmov.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d0, d0[1] │ │ │ │ strls r0, [r6, #-563] @ 0xfffffdcd │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ movwcs r0, #3302 @ 0xce6 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0068f8d2 │ │ │ │ @@ -119309,22 +119290,22 @@ │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ movwls r3, #37639 @ 0x9307 │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ @ instruction: 0xfff6f7fa │ │ │ │ ldclt 7, cr15, [r1, #1008] @ 0x3f0 │ │ │ │ - blvs 0xfe720028 │ │ │ │ + blvs 0xfe71ffdc │ │ │ │ svcvs 0x0070f412 │ │ │ │ stcge 4, cr15, [sl, #240] @ 0xf0 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ strls sl, [r7, #-3461] @ 0xfffff27b │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - subcc pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + eorscc pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ @@ -119361,38 +119342,38 @@ │ │ │ │ stcge 4, cr15, [r0, #496]! @ 0x1f0 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ stcge 4, cr15, [lr, #-496]! @ 0xfffffe10 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - ldmib sp, {r0, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r2, sl, #4, 6 @ 0x10000000 │ │ │ │ stcge 4, cr15, [r2, #-240]! @ 0xffffff10 │ │ │ │ @ instruction: 0xf7fe2302 │ │ │ │ @ instruction: 0xf8d1bad4 │ │ │ │ @ instruction: 0x46302a10 │ │ │ │ @ instruction: 0xf7fca904 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r2, #496] @ 0x1f0 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ ldcge 4, cr15, [r0, #-496] @ 0xfffffe10 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - ldmib sp, {r0, r1, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r2, sl, #4, 6 @ 0x10000000 │ │ │ │ stcge 4, cr15, [r4, #-240] @ 0xffffff10 │ │ │ │ @ instruction: 0xf7fd2302 │ │ │ │ @ instruction: 0xf3c4b928 │ │ │ │ vhsub.s8 d21, d9, d1 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ stmib sp, {r0, r1, r4, r5, r8, r9}^ │ │ │ │ - bl 0x14e0a4 │ │ │ │ + bl 0x14e058 │ │ │ │ strls r0, [r9, #-898] @ 0xfffffc7e │ │ │ │ ldrtmi r0, [r0], -r5, lsr #18 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ strbmi pc, [r2], -r4, asr #7 @ │ │ │ │ stccs 8, cr15, [r8], {211} @ 0xd3 │ │ │ │ teqmi r5, #10682368 @ 0xa30000 │ │ │ │ strls sl, [r4, #-2308] @ 0xfffff6fc │ │ │ │ @@ -119400,32 +119381,32 @@ │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc3405 │ │ │ │ @ instruction: 0xf7fcfa31 │ │ │ │ @ instruction: 0x4621bcde │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ - mcr2 7, 4, pc, cr10, cr9, {7} @ │ │ │ │ + mrc2 7, 4, pc, cr14, cr9, {7} │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ pkhtbcs pc, r0, r2, asr #17 @ │ │ │ │ ldc2 7, cr15, [r2, #1004] @ 0x3ec │ │ │ │ stcllt 7, cr15, [sp], {252} @ 0xfc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x2846d0 │ │ │ │ + bls 0x2846d4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ - bl 0x1d65b4 │ │ │ │ + bl 0x1d6568 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb25c0 │ │ │ │ @ instruction: 0xf7fcfd81 │ │ │ │ @ instruction: 0x4621bcbc │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ - mcr2 7, 3, pc, cr8, cr9, {7} @ │ │ │ │ + mrc2 7, 3, pc, cr12, cr9, {7} │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2650f8d2 │ │ │ │ ldc2l 7, cr15, [r0, #-1004]! @ 0xfffffc14 │ │ │ │ stclt 7, cr15, [fp], #1008 @ 0x3f0 │ │ │ │ streq lr, [r1, #2821] @ 0xb05 │ │ │ │ @@ -119434,174 +119415,174 @@ │ │ │ │ stmdbge r4, {r0, r1, r2, r8, ip, pc} │ │ │ │ stmdacs r0!, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ @ instruction: 0xf7fcf96f │ │ │ │ @ instruction: 0x4621bc9a │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ - mcr2 7, 2, pc, cr6, cr9, {7} @ │ │ │ │ + mrc2 7, 2, pc, cr10, cr9, {7} │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2620f8d2 │ │ │ │ stc2l 7, cr15, [lr, #-1004] @ 0xfffffc14 │ │ │ │ stclt 7, cr15, [r9], {252} @ 0xfc │ │ │ │ andcc pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x169598 │ │ │ │ + bl 0x16954c │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ vmlal.u , d4, d2[0] │ │ │ │ ldrtmi r4, [r0], -r2, asr #2 │ │ │ │ andls r0, r4, #82 @ 0x52 │ │ │ │ - blcs 0x18c30d8 │ │ │ │ + blcs 0x18c308c │ │ │ │ movwls r2, #21248 @ 0x5300 │ │ │ │ @ instruction: 0xf0030923 │ │ │ │ movwmi r0, #45832 @ 0xb308 │ │ │ │ movwls sl, #26884 @ 0x6904 │ │ │ │ movteq pc, #9156 @ 0x23c4 @ │ │ │ │ vsubw.u8 , q2, d7 │ │ │ │ movwls r1, #37696 @ 0x9340 │ │ │ │ stc2 7, cr15, [ip], {251} @ 0xfb │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fca8b4 │ │ │ │ - bl 0x1f40ec │ │ │ │ + bl 0x1f40a0 │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r6, r4, lsl #6 │ │ │ │ tstls r7, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a904 │ │ │ │ movwcs r2, #2544 @ 0x9f0 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ @ instruction: 0xf926f7fc │ │ │ │ mrrclt 7, 15, pc, r1, cr12 @ │ │ │ │ streq lr, [r1, #2821] @ 0xb05 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ ldrtmi r9, [r0], -r6 │ │ │ │ stmdbge r4, {r0, r1, r2, r8, ip, pc} │ │ │ │ - bcs 0x14c3140 │ │ │ │ + bcs 0x14c30f4 │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ @ instruction: 0xf7fcf915 │ │ │ │ vqdmulh.s , q2, d0[0] │ │ │ │ movwls r5, #37377 @ 0x9201 │ │ │ │ movwcs lr, #31181 @ 0x79cd │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1472a4 │ │ │ │ + bl 0x147258 │ │ │ │ ldrtmi r0, [r0], -r2, lsl #7 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ strbmi pc, [r2], -r4, asr #7 @ │ │ │ │ stmdbge r4, {r0, r2, r4, r5, r8, r9, lr} │ │ │ │ ldclcs 8, cr15, [r8], #-844 @ 0xfffffcb4 │ │ │ │ strls r0, [r4, #-2211] @ 0xfffff75d │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc3405 │ │ │ │ @ instruction: 0xf7fcf96f │ │ │ │ @ instruction: 0x4621bc1c │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ - stc2l 7, cr15, [r8, #996] @ 0x3e4 │ │ │ │ + ldc2l 7, cr15, [ip, #996] @ 0x3e4 │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ ldrbcs pc, [r0, #2258]! @ 0x8d2 @ │ │ │ │ ldc2l 7, cr15, [r0], {251} @ 0xfb │ │ │ │ stclt 7, cr15, [fp], {252} @ 0xfc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x28454c │ │ │ │ + bls 0x284550 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ - bl 0x1d6738 │ │ │ │ + bl 0x1d66ec │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb2720 │ │ │ │ @ instruction: 0xf7fcfcbf │ │ │ │ @ instruction: 0x4621bbfa │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f93307 │ │ │ │ - @ instruction: 0xf249fc8d │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ - bls 0x205b6c │ │ │ │ + vfma.f32 d31, d25, d7 │ │ │ │ + vrsra.s64 d19, d20, #64 │ │ │ │ + bls 0x205b20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ stc2l 7, cr15, [lr, #1004]! @ 0x3ec │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ sha1c.32 q13, , │ │ │ │ - vorr.i32 q9, #262144 @ 0x00040000 │ │ │ │ + vmls.f d18, d0, d0[1] │ │ │ │ @ instruction: 0xf7fe0533 │ │ │ │ @ instruction: 0xf5b3bb27 │ │ │ │ @ instruction: 0xf0016fe0 │ │ │ │ @ instruction: 0xf1b38003 │ │ │ │ @ instruction: 0xf47c5f80 │ │ │ │ @ instruction: 0x4621abd5 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [r6, #996]! @ 0x3e4 │ │ │ │ + ldc2l 7, cr15, [r2, #996]! @ 0x3e4 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xcc2ed2 │ │ │ │ - bllt 0xff302ed8 │ │ │ │ + blx 0xcc2e86 │ │ │ │ + bllt 0xff302e8c │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ ldrhi pc, [sl], #-1 │ │ │ │ @ instruction: 0xf57c00e2 │ │ │ │ @ instruction: 0x4621abbf │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [r4], #-996 @ 0xfffffc1c │ │ │ │ + ldc2 7, cr15, [lr], #-996 @ 0xfffffc1c │ │ │ │ vpmax.s8 d25, d9, d6 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x1567d8 │ │ │ │ + bl 0x15678c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2940 │ │ │ │ @ instruction: 0xf7fcfd29 │ │ │ │ @ instruction: 0xf5b2bbaa │ │ │ │ @ instruction: 0xf0006fe0 │ │ │ │ @ instruction: 0xf1b287c2 │ │ │ │ @ instruction: 0xf47c5f80 │ │ │ │ strtmi sl, [r1], -r1, lsr #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [r2, #996] @ 0x3e4 │ │ │ │ + stc2 7, cr15, [r2, #996]! @ 0x3e4 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfffc2f38 │ │ │ │ - bllt 0xfe602f40 │ │ │ │ + blx 0xfffc2eec │ │ │ │ + bllt 0xfe602ef4 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ msrhi CPSR_fxc, #1 │ │ │ │ @ instruction: 0xf57c00e0 │ │ │ │ strtmi sl, [r1], -fp, lsl #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2 7, cr15, [r0], {249} @ 0xf9 │ │ │ │ + stc2 7, cr15, [sl], {249} @ 0xf9 │ │ │ │ vpmax.s8 d25, d9, d6 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x156840 │ │ │ │ + bl 0x1567f4 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2900 │ │ │ │ @ instruction: 0xf7fcfcf5 │ │ │ │ @ instruction: 0xf404bb76 │ │ │ │ strteq r1, [r2], -r0, asr #6 │ │ │ │ adcshi pc, r8, r1, lsl #2 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ strbhi pc, [r3], #-1 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x243df4 │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + bls 0x243dd0 │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0x10c3310 │ │ │ │ - blx 0xfea42fb2 │ │ │ │ - bllt 0x1682fbc │ │ │ │ + blcs 0x10c32c4 │ │ │ │ + blx 0xfea42f66 │ │ │ │ + bllt 0x1682f70 │ │ │ │ @ instruction: 0xf1010623 │ │ │ │ vhadd.s8 q12, q7, │ │ │ │ vsubw.s8 q8, q0, d15 │ │ │ │ eormi r0, r3, lr, ror r3 │ │ │ │ vsubl.s8 q9, d0, d13 │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ ldrbthi pc, [r9], #1 @ │ │ │ │ @@ -119612,22 +119593,22 @@ │ │ │ │ strhi pc, [r6, #-1]! │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ teqphi pc, #1 @ p-variant is OBSOLETE │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x243d8c │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + bls 0x243d68 │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - bcs 0xfe8c3378 │ │ │ │ - blx 0x1d4301a │ │ │ │ - bllt 0x983024 │ │ │ │ + bcs 0xfe8c332c │ │ │ │ + blx 0x1d42fce │ │ │ │ + bllt 0x982fd8 │ │ │ │ svcne 0x0078f5b2 │ │ │ │ strthi pc, [fp], #-1 │ │ │ │ @ instruction: 0xf001428a │ │ │ │ @ instruction: 0xf5b28141 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0xf5b28456 │ │ │ │ @ instruction: 0xf0011f50 │ │ │ │ @@ -119637,104 +119618,104 @@ │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ @ instruction: 0xf5b3857d │ │ │ │ @ instruction: 0xf0411f48 │ │ │ │ @ instruction: 0x4621813b │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - stc2l 7, cr15, [r4, #996]! @ 0x3e4 │ │ │ │ + stc2l 7, cr15, [r6, #996]! @ 0x3e4 │ │ │ │ vqdmulh.s d25, d9, d6 │ │ │ │ - vorr.i32 q9, #262144 @ 0x00040000 │ │ │ │ - bl 0x1c6554 │ │ │ │ + vmls.f d18, d0, d0[1] │ │ │ │ + bl 0x1c6508 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1760 @ 0x6e0 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ ldc2l 7, cr15, [r4, #-1000] @ 0xfffffc18 │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ @ instruction: 0x4621ab59 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [r8], {249} @ 0xf9 │ │ │ │ + stc2 7, cr15, [ip], #996 @ 0x3e4 │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ usatcs pc, #16, r2, asr #17 @ │ │ │ │ - blx 0xfe8c30ae │ │ │ │ - blt 0xff7830b4 │ │ │ │ + blx 0xfe8c3062 │ │ │ │ + blt 0xff783068 │ │ │ │ svcvs 0x00e0f5b3 │ │ │ │ - bge 0xff6422bc │ │ │ │ + bge 0xff642270 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - stmdbge r4, {r0, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fcfa13 │ │ │ │ vst1.64 {d11-d12}, [r4], sl │ │ │ │ strteq r1, [r0], -r0, asr #6 │ │ │ │ @ instruction: 0x81b9f101 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ eorhi pc, sl, #1 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x243c9c │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + bls 0x243c78 │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0x4c3468 │ │ │ │ - blx 0xfff43108 │ │ │ │ - blt 0xfeb83114 │ │ │ │ + blcs 0x4c341c │ │ │ │ + blx 0xfff430bc │ │ │ │ + blt 0xfeb830c8 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xac3110 │ │ │ │ - bls 0x2ab544 │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + blx 0xc430c4 │ │ │ │ + bls 0x2ab4f8 │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1169fc │ │ │ │ + bl 0x1169b0 │ │ │ │ stmdbge r4, {r0, r6, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0xfe8c3494 │ │ │ │ - blx 0xfefc3138 │ │ │ │ + blcs 0xfe8c3448 │ │ │ │ + blx 0xfefc30ec │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fcadad │ │ │ │ @ instruction: 0xf1b3bafd │ │ │ │ @ instruction: 0xf47c5f80 │ │ │ │ strtmi sl, [r1], -sp, lsl #21 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mrrc2 7, 15, pc, ip, cr9 @ │ │ │ │ + ldc2l 7, cr15, [r0], #-996 @ 0xfffffc1c │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf9e8f7fb │ │ │ │ - blt 0xfe103168 │ │ │ │ + blt 0xfe10311c │ │ │ │ svcne 0x0040f5b3 │ │ │ │ movwhi pc, #32769 @ 0x8001 @ │ │ │ │ svcne 0x0048f5b3 │ │ │ │ ldrhi pc, [r6, #0]! │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ addmi r0, fp, #48, 2 │ │ │ │ mvnhi pc, #1 │ │ │ │ @ instruction: 0xf0404293 │ │ │ │ strtmi r8, [r1], -r3, asr #11 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f93307 │ │ │ │ - blls 0x243db8 │ │ │ │ - ldrbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ + blls 0x243d94 │ │ │ │ + strbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ldmdacs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ stc2l 7, cr15, [r2], #-1004 @ 0xfffffc14 │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ strtmi sl, [r1], -r3, asr #21 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x7c31be │ │ │ │ + blx 0xa43172 │ │ │ │ stmdbge r4, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ - bl 0x1d6aa0 │ │ │ │ + bl 0x1d6a54 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2880 │ │ │ │ @ instruction: 0xf7fcff1b │ │ │ │ @ instruction: 0xf5b2ba46 │ │ │ │ @ instruction: 0xf0011f78 │ │ │ │ addmi r8, sl, #1073741871 @ 0x4000002f │ │ │ │ strbthi pc, [fp], r0 @ │ │ │ │ @@ -119748,1479 +119729,1479 @@ │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ @ instruction: 0x83b9f001 │ │ │ │ svcne 0x0048f5b3 │ │ │ │ strbthi pc, [r5], r0, asr #32 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f99509 │ │ │ │ - blls 0x244654 │ │ │ │ - ldrbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ + blls 0x244610 │ │ │ │ + strbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2780f8d3 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x1fc2448 │ │ │ │ + bge 0x1fc23fc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x284154 │ │ │ │ + bls 0x284158 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ - bl 0x1d6b30 │ │ │ │ + bl 0x1d6ae4 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb2790 │ │ │ │ @ instruction: 0xf7fcfac3 │ │ │ │ @ instruction: 0x4621b9fe │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0x19c3272 │ │ │ │ - blvs 0xfe72075c │ │ │ │ + blx 0x1ec3226 │ │ │ │ + blvs 0xfe720710 │ │ │ │ svcvs 0x0070f412 │ │ │ │ stmdbge r1!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - blls 0x26f814 │ │ │ │ - ldrbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ + blls 0x26f7c8 │ │ │ │ + strbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ mrc2 7, 5, pc, cr2, cr11, {7} │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ @ instruction: 0xf7feaa47 │ │ │ │ strtmi fp, [r1], -lr, asr #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0x10c32ba │ │ │ │ - blvs 0xfe7207a4 │ │ │ │ + blx 0x15c326e │ │ │ │ + blvs 0xfe720758 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmibge r7!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - blls 0x26f9b4 │ │ │ │ - ldrbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ + blls 0x26f968 │ │ │ │ + strbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ubfxcs pc, r3, #17, #17 │ │ │ │ mcr2 7, 4, pc, cr14, cr11, {7} @ │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ @ instruction: 0xf7feaa23 │ │ │ │ vst2.32 {d27,d29}, [pc :128], r4 │ │ │ │ vmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ stmibge lr!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - stmdbge r4, {r0, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fcf9ab │ │ │ │ - bcs 0xb39c0 │ │ │ │ + bcs 0xb3974 │ │ │ │ ldmibge lr, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c4b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ vmul.i8 d26, d25, d9 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ - bl 0x14601c │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ + bl 0x145fd0 │ │ │ │ stmdbge r4, {r7, r9} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr2, {6} │ │ │ │ - blx 0x14c334c │ │ │ │ + blx 0x14c3300 │ │ │ │ stmiblt fp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43c2a00 │ │ │ │ mcrrvs 9, 8, sl, fp, cr7 @ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stmibge r2, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r0, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2308 @ 0x904 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb2e78 │ │ │ │ @ instruction: 0xf7fcfa39 │ │ │ │ @ instruction: 0x4621b974 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xff843386 │ │ │ │ + blx 0xffac333a │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf952f7fb │ │ │ │ stmdblt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - rsceq pc, r2, #89088 @ 0x15c00 │ │ │ │ + rsceq pc, r2, #105472 @ 0x19c00 │ │ │ │ ldmdbge ip, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - blvs 0xfe720890 │ │ │ │ + blvs 0xfe720844 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdbge r6, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ movwcs sl, #2385 @ 0x951 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vcgt.s8 d25, d9, d0 │ │ │ │ - vsubl.s8 q10, d0, d9 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7fa0207 │ │ │ │ @ instruction: 0xf7fcfd39 │ │ │ │ strtmi fp, [r1], -r6, asr #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x5c33e2 │ │ │ │ + blx 0xac3396 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf81ef7fb │ │ │ │ ldmdblt r9!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f93308 │ │ │ │ - bls 0x2438fc │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + bls 0x2438d8 │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - bcs 0xff0c3778 │ │ │ │ - blx 0x4c341a │ │ │ │ + bcs 0xff0c372c │ │ │ │ + blx 0x4c33ce │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fca89d │ │ │ │ strtmi fp, [r1], -fp, lsl #19 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0x12c342c │ │ │ │ - blcs 0x121318 │ │ │ │ + blx 0x16433e0 │ │ │ │ + blcs 0x1212cc │ │ │ │ cmpphi pc, #67108864 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ vqrdmulh.s d2, d1, d0 │ │ │ │ @ instruction: 0xf041834e │ │ │ │ vcge.s8 q12, q2, │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vmlal.s , d16, d1[0] │ │ │ │ stmdbge r4, {r0, r1, r2, r9} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ stmdacs r0, {r0, r1, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldmdbge r0!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - stmdals r7, {r0, r1, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r7, {r0, r1, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb28c0 │ │ │ │ @ instruction: 0xf7fcf9b3 │ │ │ │ @ instruction: 0xf7f9b8ee │ │ │ │ - bls 0x243a40 │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + bls 0x243a1c │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x17c34a4 │ │ │ │ + blx 0x17c3458 │ │ │ │ ldmlt sp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - stmdbge r4, {r0, r1, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fcf877 │ │ │ │ stmiaeq r2!, {r4, r6, r7, fp, ip, sp, pc} │ │ │ │ vaddl.s8 q9, d16, d0 │ │ │ │ vaddl.u8 q8, d4, d2 │ │ │ │ @ instruction: 0xf0020342 │ │ │ │ - b 0x185d0c │ │ │ │ + b 0x185cc0 │ │ │ │ tstmi sl, #0, 14 │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ orrmi pc, r1, #196, 6 @ 0x10000003 │ │ │ │ svccc 0x0000f5b7 │ │ │ │ andhi pc, r3, #1 │ │ │ │ rscshi pc, r7, r1, lsl #4 │ │ │ │ @ instruction: 0xf0012f00 │ │ │ │ stmib sp, {r2, r3, r4, r6, r7, r9, pc}^ │ │ │ │ andcs r2, r0, #4, 2 │ │ │ │ stmdbge r4, {r3, r9, ip, pc} │ │ │ │ vhsub.s8 d25, d9, d9 │ │ │ │ - vmov.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d0, d0[1] │ │ │ │ @ instruction: 0x46300233 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ movwls r9, #25863 @ 0x6507 │ │ │ │ ldccs 8, cr15, [r8], {210} @ 0xd2 │ │ │ │ - blx 0x64351e │ │ │ │ + blx 0x6434d2 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf7fcacf2 │ │ │ │ strtmi fp, [r1], -fp, lsl #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x34352e │ │ │ │ + blx 0x5c34e2 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xffbaf7fa │ │ │ │ ldmlt r3, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f93308 │ │ │ │ - stmdbge r4, {r0, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fcf80d │ │ │ │ stmdage r4, {r1, r2, r7, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x1e43560 │ │ │ │ + blx 0xfe243514 │ │ │ │ @ instruction: 0xf57c02e0 │ │ │ │ ldcvs 8, cr10, [r3, #-492]! @ 0xfffffe14 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ mrrcvs 8, 7, sl, fp, cr5 │ │ │ │ svcvs 0x0060f413 │ │ │ │ ldmdage r0!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ - rsbcc pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + eorcc pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ mrrc2 7, 15, pc, r8, cr10 @ │ │ │ │ stmdalt r5!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - vldmdbvs r3!, {s30-s80} │ │ │ │ + vldmdbvs r3!, {s30-s100} │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ mrrcvs 8, 5, sl, fp, cr7 │ │ │ │ svcvs 0x0060f413 │ │ │ │ ldmdage r2, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ - subsmi pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + eormi pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ ldc2 7, cr15, [sl], #-1000 @ 0xfffffc18 │ │ │ │ stmdalt r7, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - rsceq pc, r1, #225280 @ 0x37000 │ │ │ │ + rsceq pc, r1, #290816 @ 0x47000 │ │ │ │ ldmdage ip!, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe720ad0 │ │ │ │ + blvs 0xfe720a84 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdage r6!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ movwcs sl, #2097 @ 0x831 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vcgt.s8 d25, d9, d0 │ │ │ │ - vrshr.s64 d20, d17, #64 │ │ │ │ + vmvn.i32 q10, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7fa0207 │ │ │ │ @ instruction: 0xf7fcfc19 │ │ │ │ strtmi fp, [r1], -r6, lsr #16 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf9f4f7f9 │ │ │ │ - blvs 0xfe720b0c │ │ │ │ + blx 0x2c35d4 │ │ │ │ + blvs 0xfe720ac0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdage r8, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ movwcs sl, #2067 @ 0x813 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vcgt.s8 d25, d9, d0 │ │ │ │ - vsubl.s8 , d0, d5 │ │ │ │ + vmlal.s q10, d16, d1[3] │ │ │ │ @ instruction: 0xf7fa0207 │ │ │ │ @ instruction: 0xf7fcfbfb │ │ │ │ strtmi fp, [r1], -r8, lsl #16 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf9d6f7f9 │ │ │ │ - blvs 0xfe720b48 │ │ │ │ + @ instruction: 0xf9eaf7f9 │ │ │ │ + blvs 0xfe720afc │ │ │ │ svcvs 0x0070f412 │ │ │ │ svcge 0x00faf43b │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43b6f60 │ │ │ │ movwcs sl, #4085 @ 0xff5 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vcgt.s8 d25, d9, d0 │ │ │ │ - vrshr.s64 d19, d21, #64 │ │ │ │ + vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7fa0207 │ │ │ │ @ instruction: 0xf7fbfbdd │ │ │ │ andcs fp, r0, #936 @ 0x3a8 │ │ │ │ - msrvc CPSR_sc, #72, 12 @ 0x4800000 │ │ │ │ + movwvc pc, #22088 @ 0x5648 @ │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andvc lr, r6, #3358720 @ 0x334000 │ │ │ │ - adccc pc, r1, #72, 4 @ 0x80000004 │ │ │ │ + rsbcc pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf89ef7fb │ │ │ │ svclt 0x00d9f7fb │ │ │ │ - vhsub.s8 d18, d9, d0 │ │ │ │ - vsubw.s8 q8, q0, d13 │ │ │ │ + @ instruction: 0xf6482200 │ │ │ │ + vqdmlal.s , d16, d1[7] │ │ │ │ stmib sp, {r0, r1, r4, r8, r9}^ │ │ │ │ vhsub.s8 d23, d8, d6 │ │ │ │ - vmlal.s , d0, d1[3] │ │ │ │ + vmov.i32 d19, #1280 @ 0x00000500 │ │ │ │ stmib sp, {r0, r1, r2, r9}^ │ │ │ │ @ instruction: 0xf7fb5508 │ │ │ │ @ instruction: 0xf7fbf88d │ │ │ │ andcs fp, r0, #200, 30 @ 0x320 │ │ │ │ - cmnpeq r5, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + cmppeq r5, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andvc lr, r6, #3358720 @ 0x334000 │ │ │ │ - rscscc pc, r5, #72, 4 @ 0x80000004 │ │ │ │ + adcscc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf87cf7fb │ │ │ │ svclt 0x00b7f7fb │ │ │ │ orrcs r0, r0, r7, ror #18 │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ movteq pc, #9156 @ 0x23c4 @ │ │ │ │ strdmi r0, [r1], -sl @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ ldmdbeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x1456390 │ │ │ │ + b 0x1456344 │ │ │ │ vmov.i16 d19, #196 @ 0x00c4 │ │ │ │ @ instruction: 0xf5b13303 │ │ │ │ @ instruction: 0xf0013f00 │ │ │ │ vrhadd.s8 d8, d1, d0 │ │ │ │ stmdbcs r0, {r0, r3, r4, r5, pc} │ │ │ │ tstphi r9, r1 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ @ instruction: 0xf7fb9306 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [pc], #-248 @ 0x85664 │ │ │ │ + stcge 4, cr15, [pc], #-248 @ 0x85618 │ │ │ │ svclt 0x00f8f7fb │ │ │ │ @ instruction: 0xf43b2a00 │ │ │ │ mcrrvs 15, 8, sl, fp, cr9 │ │ │ │ svcvs 0x0060f413 │ │ │ │ svcge 0x0084f43b │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r0, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2308 @ 0x904 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb2d58 │ │ │ │ @ instruction: 0xf7fbf83b │ │ │ │ qsub16mi fp, r1, r6 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf89ef7f9 │ │ │ │ - andne pc, r5, #68, 4 @ 0x40000004 │ │ │ │ + @ instruction: 0xf8acf7f9 │ │ │ │ + sbceq pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ stmdacs r0, {r0, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xb428a8 │ │ │ │ + bge 0xb4285c │ │ │ │ svclt 0x00ccf7fb │ │ │ │ - blvs 0xfe720c88 │ │ │ │ + blvs 0xfe720c3c │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdbge fp!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ vbic.i16 d26, #198 @ 0x00c6 │ │ │ │ @ instruction: 0xf1b84881 │ │ │ │ @ instruction: 0xf43b0f03 │ │ │ │ ldrtmi sl, [r0], -pc, asr #30 │ │ │ │ ldc2 7, cr15, [r4, #1004]! @ 0x3ec │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0x4630afb5 │ │ │ │ - @ instruction: 0xffaaf014 │ │ │ │ + @ instruction: 0xffb4f014 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf3c4afaf │ │ │ │ strteq r3, [r2], r2, asr #14 │ │ │ │ strbeq lr, [r7, -pc, asr #20] │ │ │ │ eorhi pc, r4, #1073741824 @ 0x40000000 │ │ │ │ stmdacs r2, {r4, r5, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ andshi pc, ip, #67108864 @ 0x4000000 │ │ │ │ vsub.i8 d2, d1, d0 │ │ │ │ @ instruction: 0xf041821d │ │ │ │ @ instruction: 0xf09e8181 │ │ │ │ - strmi pc, [r1], r5, ror #20 │ │ │ │ - stc2 0, cr15, [r8, #628]! @ 0x274 │ │ │ │ + @ instruction: 0x4681fa7b │ │ │ │ + ldc2 0, cr15, [lr, #628]! @ 0x274 │ │ │ │ vrsubhn.i16 d20, q2, │ │ │ │ vmla.i q8, q2, d2[0] │ │ │ │ - bl 0x1a2828 │ │ │ │ + bl 0x1a27dc │ │ │ │ @ instruction: 0xf7eb0448 │ │ │ │ - vmul.i8 d31, d9, d3 │ │ │ │ - vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ - bl 0xc5d04 │ │ │ │ + vmul.i8 d31, d9, d13 │ │ │ │ + vmla.f d18, d0, d0[1] │ │ │ │ + bl 0xc5cb8 │ │ │ │ strmi r0, [r2], -r4, lsl #3 │ │ │ │ strtmi r4, [r8], -fp, asr #12 │ │ │ │ ldcmi 8, cr15, [r8], {209} @ 0xd1 │ │ │ │ mvnseq pc, r7, asr #4 │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ strmi r6, [r0, r9, lsl #16]! │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7d64630 │ │ │ │ - svcvs 0x00b3fdc5 │ │ │ │ + svcvs 0x00b3fded │ │ │ │ @ instruction: 0xf43b2b00 │ │ │ │ @ instruction: 0xf7fdaf77 │ │ │ │ strtmi fp, [r1], -r8, asr #24 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff2ef7f8 │ │ │ │ + @ instruction: 0xff38f7f8 │ │ │ │ vpmax.s8 d25, d9, d6 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ @ instruction: 0x46300333 │ │ │ │ stmdbge r4, {r1, r2, r5, r9, sl} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8d3bf54 │ │ │ │ @ instruction: 0xf8d32ae0 │ │ │ │ @ instruction: 0xf7f92af0 │ │ │ │ @ instruction: 0xf7fbff3f │ │ │ │ @ instruction: 0xf44fbef0 │ │ │ │ vmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ mcrge 4, 7, pc, cr8, cr11, {3} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - stmdbge r4, {r0, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfee5 │ │ │ │ @ instruction: 0x4621bedc │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xffc0f7f8 │ │ │ │ + @ instruction: 0xffcaf7f8 │ │ │ │ vqdmulh.s d25, d9, d7 │ │ │ │ - vorr.i32 q9, #262144 @ 0x00040000 │ │ │ │ + vmls.f d18, d0, d0[1] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x1d71a0 │ │ │ │ + bl 0x1d7154 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1632 @ 0x660 │ │ │ │ @ instruction: 0xff8af7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbae91 │ │ │ │ strtmi fp, [r1], -sp, lsr #30 │ │ │ │ @ instruction: 0xf7f8a804 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1982a04 │ │ │ │ + blge 0x19829b8 │ │ │ │ svclt 0x0020f7fb │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - msreq CPSR_sxc, #1523712 @ 0x174000 │ │ │ │ + msreq CPSR_sxc, #1589248 @ 0x184000 │ │ │ │ mcrge 5, 5, pc, cr10, cr11, {3} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ stc2 7, cr15, [r2, #-1000] @ 0xfffffc18 │ │ │ │ mcrlt 7, 5, pc, cr5, cr11, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - ldcvs 15, cr15, [r3, #-548]! @ 0xfffffddc │ │ │ │ + ldcvs 15, cr15, [r3, #-588]! @ 0xfffffdb4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ mrrcvs 13, 5, sl, fp, cr13 │ │ │ │ svcvs 0x0060f413 │ │ │ │ ldclge 4, cr15, [r8, #-244] @ 0xffffff0c │ │ │ │ vpmax.s8 d25, d9, d7 │ │ │ │ - vorr.i32 q9, #262144 @ 0x00040000 │ │ │ │ + vmls.f d18, d0, d0[1] │ │ │ │ @ instruction: 0x463b0533 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ strcs pc, [r0, #2258]! @ 0x8d2 │ │ │ │ @ instruction: 0xff48f7fa │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fdaeed │ │ │ │ strtmi fp, [r1], -r9, asr #26 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xff64f7f8 │ │ │ │ - blvs 0xfe720e58 │ │ │ │ + @ instruction: 0xff6ef7f8 │ │ │ │ + blvs 0xfe720e0c │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldcge 4, cr15, [sp], #-244 @ 0xffffff0c │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - blls 0x270a80 │ │ │ │ - ldrbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ + blls 0x270a34 │ │ │ │ + strbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2630f8d3 │ │ │ │ @ instruction: 0xf7fa2300 │ │ │ │ stmdacs r0, {r0, r1, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 6, pc, cr8, cr11, {3} @ │ │ │ │ stclt 7, cr15, [r9], #-1012 @ 0xfffffc0c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 3, pc, cr9, cr13, {1} @ │ │ │ │ mrclt 7, 5, APSR_nzcv, cr4, cr11, {7} │ │ │ │ mvnvs pc, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47b429a │ │ │ │ strtmi sl, [r1], -r1, asr #28 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf8ccf7f9 │ │ │ │ + @ instruction: 0xf8d2f7f9 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ mrc2 7, 1, pc, cr14, cr10, {7} │ │ │ │ mrclt 7, 1, APSR_nzcv, cr5, cr11, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - bls 0x2452f4 │ │ │ │ - tstppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ + bls 0x2452d0 │ │ │ │ + movwpl pc, #17993 @ 0x4649 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ subsmi r9, fp, #7168 @ 0x1c00 │ │ │ │ @ instruction: 0xf7fa9307 │ │ │ │ stmdacs r0, {r0, r1, r3, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr4, cr13, {1} │ │ │ │ mcrlt 7, 4, pc, cr6, cr11, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - ldcvs 15, cr15, [r3, #-516]! @ 0xfffffdfc │ │ │ │ + ldcvs 15, cr15, [r3, #-596]! @ 0xfffffdac │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ mrrcvs 14, 15, sl, fp, cr1 │ │ │ │ svcvs 0x0060f413 │ │ │ │ mcrge 4, 7, pc, cr12, cr13, {1} @ │ │ │ │ vqdmulh.s d25, d9, d7 │ │ │ │ - vorr.i32 q9, #262144 @ 0x00040000 │ │ │ │ + vmls.f d18, d0, d0[1] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x1d7338 │ │ │ │ + bl 0x1d72ec │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2a30 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 3, pc, cr4, cr11, {3} @ │ │ │ │ mrclt 7, 6, APSR_nzcv, cr14, cr13, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0029f43d │ │ │ │ mrclt 7, 2, APSR_nzcv, cr0, cr11, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - blls 0x2855e4 │ │ │ │ - ldrbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ + blls 0x2855c0 │ │ │ │ + strbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2700f8d3 │ │ │ │ @ instruction: 0xf7fa2300 │ │ │ │ stmdacs r0, {r0, r1, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr3, cr13, {1} │ │ │ │ mrclt 7, 1, APSR_nzcv, cr6, cr11, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - ldcvs 14, cr15, [r3, #-700]! @ 0xfffffd44 │ │ │ │ + ldcvs 14, cr15, [r3, #-740]! @ 0xfffffd1c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43b6f70 │ │ │ │ mrrcvs 15, 6, sl, fp, cr7 │ │ │ │ svcvs 0x0060f413 │ │ │ │ svcge 0x0062f43b │ │ │ │ vqdmulh.s d25, d9, d7 │ │ │ │ - vorr.i32 q9, #262144 @ 0x00040000 │ │ │ │ + vmls.f d18, d0, d0[1] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x1d73d8 │ │ │ │ + bl 0x1d738c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1488 @ 0x5d0 │ │ │ │ mcr2 7, 3, pc, cr14, cr10, {7} @ │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbae13 │ │ │ │ @ instruction: 0xf5b3bf53 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ rsceq r8, r5, r7, lsr #32 │ │ │ │ ldcge 5, cr15, [lr, #492] @ 0x1ec │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - bls 0x245398 │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + bls 0x245374 │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xff08f7f9 │ │ │ │ stclt 7, cr15, [r9, #1004] @ 0x3ec │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - msreq CPSR_xc, #3211264 @ 0x310000 │ │ │ │ + msreq CPSR_xc, #3473408 @ 0x350000 │ │ │ │ ldclge 5, cr15, [lr, #-492]! @ 0xfffffe14 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ ldc2 7, cr15, [ip], #-1000 @ 0xfffffc18 │ │ │ │ ldcllt 7, cr15, [r9, #-1004]! @ 0xfffffc14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - ldcvs 14, cr15, [r3, #-892]! @ 0xfffffc84 │ │ │ │ + ldcvs 14, cr15, [r3, #-972]! @ 0xfffffc34 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ mrrcvs 12, 10, sl, fp, cr10 │ │ │ │ svcvs 0x0060f413 │ │ │ │ stcge 4, cr15, [r5], #240 @ 0xf0 │ │ │ │ vqdmulh.s d25, d9, d7 │ │ │ │ - vorr.i32 q9, #262144 @ 0x00040000 │ │ │ │ + vmls.f d18, d0, d0[1] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x1d747c │ │ │ │ + bl 0x1d7430 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2800 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r2, #492] @ 0x1ec │ │ │ │ ldclt 7, cr15, [r7], {252} @ 0xfc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - ldcvs 14, cr15, [r3, #-228]! @ 0xffffff1c │ │ │ │ + ldcvs 14, cr15, [r3, #-268]! @ 0xfffffef4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ mrrcvs 14, 11, sl, fp, cr5 │ │ │ │ svcvs 0x0060f413 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr0, cr13, {1} │ │ │ │ vqdmulh.s d25, d9, d7 │ │ │ │ - vorr.i32 q9, #262144 @ 0x00040000 │ │ │ │ + vmls.f d18, d0, d0[1] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x1d74c4 │ │ │ │ + bl 0x1d7478 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1536 @ 0x600 │ │ │ │ ldc2l 7, cr15, [r8, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fdad9d │ │ │ │ strtmi fp, [r1], -r1, lsr #29 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - mrc2 7, 4, pc, cr6, cr8, {7} │ │ │ │ - blvs 0xfe7210f8 │ │ │ │ + mcr2 7, 5, pc, cr10, cr8, {7} @ │ │ │ │ + blvs 0xfe7210ac │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldcge 4, cr15, [lr], #244 @ 0xf4 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - blls 0x270f24 │ │ │ │ - ldrbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ + blls 0x270ed8 │ │ │ │ + strbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ldmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf9e4f7fb │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fdad79 │ │ │ │ stmdage r4, {r0, r1, r3, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - msreq CPSR_, #724 @ 0x2d4 │ │ │ │ + msreq CPSR_, #740 @ 0x2e4 │ │ │ │ stcge 5, cr15, [r2, #-492] @ 0xfffffe14 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0x1fc3c66 │ │ │ │ + blx 0x1fc3c1a │ │ │ │ ldcllt 7, cr15, [sp], #1004 @ 0x3ec │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - msreq CPSR_x, #660 @ 0x294 │ │ │ │ + msreq CPSR_x, #676 @ 0x2a4 │ │ │ │ ldclge 5, cr15, [r2], #492 @ 0x1ec │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfe443c86 │ │ │ │ + blx 0xfe443c3a │ │ │ │ stcllt 7, cr15, [sp], #1004 @ 0x3ec │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ smladxcs r2, r0, r6, r4 │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ stmdacs r0, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r8, #-492] @ 0xfffffe14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strvc lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f89509 │ │ │ │ - blls 0x245bbc │ │ │ │ - ldrbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ + blls 0x245b78 │ │ │ │ + strbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ smmlscs r0, r3, r8, pc @ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [lr, #-244]! @ 0xffffff0c │ │ │ │ stclt 7, cr15, [lr, #-1004]! @ 0xfffffc14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - ldc2l 7, cr15, [r6, #-992] @ 0xfffffc20 │ │ │ │ - bicscc pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + stc2l 7, cr15, [r0, #-992]! @ 0xfffffc20 │ │ │ │ + biccc pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stmdbge r4, {r1, r2, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf8534630 │ │ │ │ @ instruction: 0xf7fa2022 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r8, #-492] @ 0xfffffe14 │ │ │ │ - ldrbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ + strbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - blt 0x1483d28 │ │ │ │ + blt 0x1483cdc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfc85 │ │ │ │ @ instruction: 0x4621bc9a │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mcr2 7, 5, pc, cr10, cr8, {7} @ │ │ │ │ + mrc2 7, 5, pc, cr6, cr8, {7} │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ ldc2 7, cr15, [r4], #-1000 @ 0xfffffc18 │ │ │ │ stclt 7, cr15, [sp], {251} @ 0xfb │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfb65 │ │ │ │ strtmi fp, [r1], -r0, lsl #25 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mrc2 7, 3, pc, cr0, cr8, {7} │ │ │ │ + mcr2 7, 4, pc, cr0, cr8, {7} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ ldc2 7, cr15, [sl], {250} @ 0xfa │ │ │ │ ldcllt 7, cr15, [r3], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfc51 │ │ │ │ strtmi fp, [r1], -r6, ror #24 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0x43d9e │ │ │ │ + stc2 7, cr15, [r8], {248} @ 0xf8 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ strls r2, [r7, -r2, lsl #14] │ │ │ │ stc2 7, cr15, [r6, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ strtmi sl, [r1], -r1, asr #25 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r7, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xff34f7f8 │ │ │ │ + @ instruction: 0xff36f7f8 │ │ │ │ vqdmulh.s d25, d9, d6 │ │ │ │ - vorr.i32 q9, #262144 @ 0x00040000 │ │ │ │ - bl 0x1c72b4 │ │ │ │ + vmls.f d18, d0, d0[1] │ │ │ │ + bl 0x1c7268 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1712 @ 0x6b0 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ mcr2 7, 5, pc, cr4, cr9, {7} @ │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf7fbab52 │ │ │ │ strtmi fp, [r1], -r7, lsr #25 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mcr2 7, 2, pc, cr12, cr8, {7} @ │ │ │ │ + mrc2 7, 2, pc, cr8, cr8, {7} │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfee43e02 │ │ │ │ - stclt 7, cr15, [pc], #-1004 @ 0x85a30 │ │ │ │ + blx 0xfee43db6 │ │ │ │ + stclt 7, cr15, [pc], #-1004 @ 0x859e4 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfb49 │ │ │ │ @ instruction: 0xf221bc22 │ │ │ │ - addcs pc, r0, fp, asr #28 │ │ │ │ + addcs pc, r0, r1, ror lr @ │ │ │ │ andeq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf47c4282 │ │ │ │ stmib sp, {r5, r6, fp, sp, pc}^ │ │ │ │ ldrtmi r3, [r0], -r4, lsl #2 │ │ │ │ movwcs sl, #10500 @ 0x2904 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ movwls r9, #25865 @ 0x6509 │ │ │ │ @ instruction: 0xff58f7fa │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf7fba852 │ │ │ │ @ instruction: 0x4621bc75 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mrc2 7, 0, pc, cr10, cr8, {7} │ │ │ │ + mcr2 7, 1, pc, cr6, cr8, {7} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xff943e64 │ │ │ │ - bllt 0x3e6c │ │ │ │ + blx 0xff943e18 │ │ │ │ + bllt 0x3e20 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - stc2l 7, cr15, [lr, #992]! @ 0x3e0 │ │ │ │ + ldc2l 7, cr15, [lr, #992]! @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0x1ec3e7e │ │ │ │ - bllt 0xffd03e84 │ │ │ │ + blx 0x1ec3e32 │ │ │ │ + bllt 0xffd03e38 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfb0b │ │ │ │ strtmi fp, [r1], -r4, ror #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mcr2 7, 3, pc, cr14, cr8, {7} @ │ │ │ │ + mrc2 7, 3, pc, cr4, cr8, {7} │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0x8c3eb2 │ │ │ │ - bllt 0xff683eb8 │ │ │ │ + blx 0x8c3e66 │ │ │ │ + bllt 0xff683e6c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfb13 │ │ │ │ strtmi fp, [r1], -sl, asr #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - ldc2l 7, cr15, [r2], #992 @ 0x3e0 │ │ │ │ - adccc pc, r5, #68, 4 @ 0x40000004 │ │ │ │ + stc2 7, cr15, [r0, #-992] @ 0xfffffc20 │ │ │ │ + rsbcc pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ stmibge r3!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ stclt 7, cr15, [r0], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [r6, #992] @ 0x3e0 │ │ │ │ + ldc2l 7, cr15, [r2, #992] @ 0x3e0 │ │ │ │ @ instruction: 0xf57b0322 │ │ │ │ stmdbge r4, {r0, r1, r3, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbf8d7 │ │ │ │ strtmi fp, [r1], -r6, lsr #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [r6, #992] @ 0x3e0 │ │ │ │ + stc2 7, cr15, [r6, #992]! @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf8e8f7fa │ │ │ │ - bllt 0xfe703f34 │ │ │ │ + bllt 0xfe703ee8 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbf8bd │ │ │ │ stmdage r4, {r2, r3, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ movwls r4, #34337 @ 0x8621 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - msreq CPSR_, #10048 @ 0x2740 │ │ │ │ - blge 0xfe143560 │ │ │ │ + msreq CPSR_, #10816 @ 0x2a40 │ │ │ │ + blge 0xfe143514 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf99ef7fa │ │ │ │ - bllt 0x2003f6c │ │ │ │ + bllt 0x2003f20 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2 7, cr15, [lr, #992] @ 0x3e0 │ │ │ │ + ldc2 7, cr15, [sl, #992] @ 0x3e0 │ │ │ │ @ instruction: 0xf57b0325 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r6, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbf953 │ │ │ │ strtmi fp, [r1], -lr, ror #22 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2l 7, cr15, [lr, #-992] @ 0xfffffc20 │ │ │ │ + stc2l 7, cr15, [lr, #-992]! @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf964f7fa │ │ │ │ - bllt 0x1903fa4 │ │ │ │ + bllt 0x1903f58 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbf939 │ │ │ │ @ instruction: 0x4621bb54 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0xffbc3fc0 │ │ │ │ + blx 0xffe43f74 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #29441 @ 0x7301 │ │ │ │ ldc2 7, cr15, [r4], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ vqdmulh.s d26, d25, d31 │ │ │ │ - vorr.i32 q9, #262144 @ 0x00040000 │ │ │ │ + vmls.f d18, d0, d0[1] │ │ │ │ @ instruction: 0xf7ff0533 │ │ │ │ strtmi fp, [r1], -sp, lsr #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83307 │ │ │ │ - vpadd.i8 , , │ │ │ │ - vsubw.s8 , q8, d20 │ │ │ │ + vpadd.i8 , , │ │ │ │ + vrsra.s64 d19, d4, #64 │ │ │ │ @ instruction: 0xf7fe0333 │ │ │ │ strtmi fp, [r1], -r2, asr #30 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2 7, cr15, [r0, #-992]! @ 0xfffffc20 │ │ │ │ + ldc2 7, cr15, [r0, #-992]! @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xfffaf7f9 │ │ │ │ - bllt 0x984020 │ │ │ │ + bllt 0x983fd4 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbffcf │ │ │ │ @ instruction: 0x4621bb16 │ │ │ │ movwls sl, #34820 @ 0x8804 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - msreq CPSR_sc, #2496 @ 0x9c0 │ │ │ │ - blge 0x3c364c │ │ │ │ + msreq CPSR_sc, #3264 @ 0xcc0 │ │ │ │ + blge 0x3c3600 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xffc0f7f9 │ │ │ │ - bllt 0x284058 │ │ │ │ + bllt 0x28400c │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - ldrhi pc, [pc], #0 @ 0x86078 │ │ │ │ + ldrhi pc, [pc], #0 @ 0x8602c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - bls 0x244d1c │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + bls 0x244cf8 │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - bcs 0xfecc43e8 │ │ │ │ - blx 0xf44086 │ │ │ │ - blt 0xffb84090 │ │ │ │ + bcs 0xfecc439c │ │ │ │ + blx 0xf4403a │ │ │ │ + blt 0xffb84044 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - blx 0x2044096 │ │ │ │ - orrscc pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + blx 0xfe2c404a │ │ │ │ + orrcc pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrlt 7, 7, pc, cr15, cr14, {7} @ │ │ │ │ - blcs 0xd4cd4 │ │ │ │ + blcs 0xd4c88 │ │ │ │ strhi pc, [r6, #-512]! @ 0xfffffe00 │ │ │ │ - andne pc, r5, #68, 4 @ 0x40000004 │ │ │ │ + sbceq pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ stmdacs r0, {r0, r1, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xffa431d8 │ │ │ │ - bllt 0xe440d0 │ │ │ │ + bge 0xffa4318c │ │ │ │ + bllt 0xe44084 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x4031f8 │ │ │ │ - bllt 0x9c40f4 │ │ │ │ + blge 0x4031ac │ │ │ │ + bllt 0x9c40a8 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ strhi pc, [r4, #-0] │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - bls 0x244c84 │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + bls 0x244c60 │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0x14c4480 │ │ │ │ - blx 0xffc4411c │ │ │ │ - blt 0xfe884128 │ │ │ │ + blcs 0x14c4434 │ │ │ │ + blx 0xffc440d0 │ │ │ │ + blt 0xfe8840dc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ stmdacs r0, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff903250 │ │ │ │ - blt 0xffec414c │ │ │ │ + bge 0xff903204 │ │ │ │ + blt 0xffec4100 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svcls 0x00074630 │ │ │ │ @ instruction: 0xf8fef7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbab11 │ │ │ │ strtmi fp, [r1], -r7, ror #21 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [ip], #-992 @ 0xfffffc20 │ │ │ │ + ldc2l 7, cr15, [ip], #-992 @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xfffaf7f9 │ │ │ │ - blt 0x1c84188 │ │ │ │ + blt 0x1c8413c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbffcf │ │ │ │ strtmi fp, [r1], -r2, ror #20 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0xfe9441a4 │ │ │ │ + blx 0xfebc4158 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #25346 @ 0x6302 │ │ │ │ - blx 0x1ec41b6 │ │ │ │ + blx 0x1ec416a │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbab94 │ │ │ │ @ instruction: 0x4621babb │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mcrr2 7, 15, pc, r0, cr8 @ │ │ │ │ + mrrc2 7, 15, pc, r0, cr8 @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf882f7fa │ │ │ │ - blt 0x11841e0 │ │ │ │ + blt 0x1184194 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [r4], #-992 @ 0xfffffc20 │ │ │ │ + mcrr2 7, 15, pc, r4, cr8 @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf858f7fa │ │ │ │ - blt 0xe841f8 │ │ │ │ + blt 0xe841ac │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x1203320 │ │ │ │ - blt 0xfe4c421c │ │ │ │ + bge 0x12032d4 │ │ │ │ + blt 0xfe4c41d0 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - stc2l 7, cr15, [sl], #992 @ 0x3e0 │ │ │ │ - blvs 0xfe721710 │ │ │ │ + stc2l 7, cr15, [ip], #992 @ 0x3e0 │ │ │ │ + blvs 0xfe7216c4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdbge r4, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ @ instruction: 0xf64aa90f │ │ │ │ - vsubl.s8 q9, d0, d29 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ ldrtmi r0, [fp], -r7, lsl #4 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ stc2l 7, cr15, [ip], #-996 @ 0xfffffc1c │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fcaa71 │ │ │ │ strtmi fp, [r1], -r1, lsl #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - mrrc2 7, 15, pc, r2, cr8 @ │ │ │ │ + mrrc2 7, 15, pc, sl, cr8 @ │ │ │ │ @ instruction: 0x4621e775 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83307 │ │ │ │ - ldcvs 12, cr15, [r3, #-772]! @ 0xfffffcfc │ │ │ │ + ldcvs 12, cr15, [r3, #-780]! @ 0xfffffcf4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ mrrcvs 10, 8, sl, fp, cr0 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - bge 0x1f8339c │ │ │ │ - rsbsvs pc, r1, #77594624 @ 0x4a00000 │ │ │ │ + bge 0x1f83350 │ │ │ │ + eorsvs pc, r9, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ stmdacs r0, {r0, r1, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x12c34ac │ │ │ │ - blt 0x1c042b8 │ │ │ │ + bge 0x12c3460 │ │ │ │ + blt 0x1c0426c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7fa9307 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xe434d0 │ │ │ │ - ldrbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ + bge 0xe43484 │ │ │ │ + strbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ mrclt 7, 6, APSR_nzcv, cr7, cr14, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbfe53 │ │ │ │ @ instruction: 0x4621b9b8 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfeac42fa │ │ │ │ + blx 0xfeec42ae │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ mcr2 7, 1, pc, cr8, cr9, {7} @ │ │ │ │ stmiblt fp!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbfeb1 │ │ │ │ @ instruction: 0x4621b99e │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfe44432e │ │ │ │ + blx 0xfe8442e2 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ mcr2 7, 4, pc, cr6, cr9, {7} @ │ │ │ │ ldmiblt r1, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r1], -r4, lsl #16 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfe944346 │ │ │ │ + blx 0xfec442fa │ │ │ │ @ instruction: 0xf57b0320 │ │ │ │ stmdbge r4, {r0, r1, r2, r7, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbfe77 │ │ │ │ strtmi fp, [r1], -r2, lsl #19 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0xfed44366 │ │ │ │ + blx 0xfef4431a │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7f99f07 │ │ │ │ stmdacs r0, {r0, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmdage r1!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldmiblt ip, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - @ instruction: 0xe7edfbbf │ │ │ │ + strb pc, [sp, r7, asr #23]! @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x1f44396 │ │ │ │ + blx 0xfe24434a │ │ │ │ @ instruction: 0xf57b0323 │ │ │ │ stmdbge r4, {r0, r1, r2, r3, r4, r6, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbfdd7 │ │ │ │ @ instruction: 0x4621b95a │ │ │ │ movwls sl, #34820 @ 0x8804 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - msreq CPSR_xc, #109568 @ 0x1ac00 │ │ │ │ + msreq CPSR_xc, #121856 @ 0x1dc00 │ │ │ │ ldmdbge r0, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ mrc2 7, 7, pc, cr4, cr9, {7} │ │ │ │ stmdblt fp, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbff05 │ │ │ │ @ instruction: 0x4621b93e │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xc443ee │ │ │ │ + blx 0x10443a2 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ mrc2 7, 6, pc, cr10, cr9, {7} │ │ │ │ ldmdblt r1!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vmlal.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0030242 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ tstmi r3, #-1073741824 @ 0xc0000000 │ │ │ │ vrsubhn.i16 d16, q2, q8 │ │ │ │ @ instruction: 0xf1004281 │ │ │ │ stmib sp, {r1, r5, r6, r7, r8, pc}^ │ │ │ │ movwcs r3, #260 @ 0x104 │ │ │ │ stmdbge r4, {r3, r8, r9, ip, pc} │ │ │ │ vcgt.s8 d25, d9, d9 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ andls r0, r6, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ strls r4, [r7, #-1584] @ 0xfffff9d0 │ │ │ │ mrrccs 8, 13, pc, r0, cr3 @ │ │ │ │ - blx 0xfe144442 │ │ │ │ + blx 0xfe1443f6 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbadb4 │ │ │ │ @ instruction: 0xf5b3b977 │ │ │ │ @ instruction: 0xf0001f40 │ │ │ │ strtmi r8, [r1], -r9, ror #6 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf92cf7f8 │ │ │ │ + @ instruction: 0xf936f7f8 │ │ │ │ vpmax.s8 d25, d9, d6 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x157d48 │ │ │ │ + bl 0x157cfc │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92b20 │ │ │ │ @ instruction: 0xf7fbf941 │ │ │ │ @ instruction: 0x4621b8f2 │ │ │ │ movwls sl, #34820 @ 0x8804 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - msreq CPSR_c, #3072 @ 0xc00 │ │ │ │ + msreq CPSR_c, #15360 @ 0x3c00 │ │ │ │ stmiage r8!, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ mrc2 7, 2, pc, cr0, cr9, {7} │ │ │ │ stmialt r3!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - movwcs pc, #55819 @ 0xda0b @ │ │ │ │ - addsvc pc, r5, #68, 4 @ 0x40000004 │ │ │ │ + movwcs pc, #55833 @ 0xda19 @ │ │ │ │ + subsvc pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r6, r7, sp, lr} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf994f7fa │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf7fbac4a │ │ │ │ @ instruction: 0x4621b937 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf922f7f8 │ │ │ │ - blvs 0xfe7219c0 │ │ │ │ + @ instruction: 0xf92cf7f8 │ │ │ │ + blvs 0xfe721974 │ │ │ │ svcvs 0x0070f412 │ │ │ │ stmibge r9!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - bls 0x230b98 │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + bls 0x230b4c │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmdbcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0xb44504 │ │ │ │ + blx 0xb444b8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fea915 │ │ │ │ @ instruction: 0x4621b992 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r7, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - blx 0xfe24451a │ │ │ │ + blx 0xfe2c44ce │ │ │ │ vqdmulh.s d25, d9, d6 │ │ │ │ - vorr.i32 q9, #262144 @ 0x00040000 │ │ │ │ - bl 0x1c7a10 │ │ │ │ + vmls.f d18, d0, d0[1] │ │ │ │ + bl 0x1c79c4 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ ldrb r2, [r0], #-1680 @ 0xfffff970 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r6, #248] @ 0xf8 │ │ │ │ ldmlt r0!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - blx 0x1344562 │ │ │ │ - blvs 0xfe721a50 │ │ │ │ + blx 0x13c4516 │ │ │ │ + blvs 0xfe721a04 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mcrge 4, 2, pc, cr0, cr14, {1} @ │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ @ instruction: 0xf24bae3b │ │ │ │ - vmov.i32 d17, #256 @ 0x00000100 │ │ │ │ + vrshr.s64 q8, , #64 │ │ │ │ movwcs r0, #519 @ 0x207 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xff3c458c │ │ │ │ + blx 0xff3c4540 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fea8d1 │ │ │ │ strtmi fp, [r1], -sp, lsr #28 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf8baf7f8 │ │ │ │ - blvs 0xfe721a90 │ │ │ │ + @ instruction: 0xf8c4f7f8 │ │ │ │ + blvs 0xfe721a44 │ │ │ │ svcvs 0x0070f412 │ │ │ │ stclge 4, cr15, [r8], {62} @ 0x3e │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - bls 0x2318e4 │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + bls 0x231898 │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf9c2f7f9 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fea8ad │ │ │ │ stmib sp, {r0, r4, r5, r7, sl, fp, ip, sp, pc}^ │ │ │ │ ldrtmi r3, [r0], -r4, lsl #2 │ │ │ │ movwcs sl, #10500 @ 0x2904 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ movwls r9, #25865 @ 0x6509 │ │ │ │ - blx 0x18445fa │ │ │ │ + blx 0x18445ae │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbac78 │ │ │ │ @ instruction: 0x4621b89b │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r7, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - blx 0x44460a │ │ │ │ + blx 0x4c45be │ │ │ │ vqdmulh.s d25, d9, d6 │ │ │ │ - vorr.i32 q9, #262144 @ 0x00040000 │ │ │ │ - bl 0x1c7b00 │ │ │ │ + vmls.f d18, d0, d0[1] │ │ │ │ + bl 0x1c7ab4 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7ff26a0 │ │ │ │ @ instruction: 0x4621bbd8 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf874f7f8 │ │ │ │ - blvs 0xfe721b1c │ │ │ │ + @ instruction: 0xf87ef7f8 │ │ │ │ + blvs 0xfe721ad0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mcrge 4, 7, pc, cr2, cr13, {1} @ │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - bls 0x2321d8 │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + bls 0x23218c │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf97cf7f9 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fda867 │ │ │ │ strtmi fp, [r1], -fp, asr #29 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf83af7f8 │ │ │ │ + @ instruction: 0xf844f7f8 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #25345 @ 0x6301 │ │ │ │ @ instruction: 0xf8b6f7f9 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fbacb1 │ │ │ │ @ instruction: 0x4621b853 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf83ef7f8 │ │ │ │ - blvs 0xfe721b88 │ │ │ │ + @ instruction: 0xf848f7f8 │ │ │ │ + blvs 0xfe721b3c │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0xfe1037b4 │ │ │ │ + blge 0xfe103768 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - bls 0x2314c0 │ │ │ │ - cmppcs r4, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + bls 0x231474 │ │ │ │ + movtcs pc, #16969 @ 0x4249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmdbcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf946f7f9 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fca831 │ │ │ │ addmi fp, r7, #108544 @ 0x1a800 │ │ │ │ ldcge 4, cr15, [r1], {123} @ 0x7b │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ andls r2, r8, #0, 4 │ │ │ │ andls sl, r9, #4, 18 @ 0x10000 │ │ │ │ - subscs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x117fd0 │ │ │ │ + bl 0x117f84 │ │ │ │ strls r0, [r7, #-643] @ 0xfffffd7d │ │ │ │ @ instruction: 0xf8d29306 │ │ │ │ @ instruction: 0xf7fa2c38 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfff83810 │ │ │ │ + blge 0xfff837c4 │ │ │ │ ldmdalt r4, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf7f73308 │ │ │ │ - ldcvs 15, cr15, [r3, #-1020]! @ 0xfffffc04 │ │ │ │ + @ instruction: 0xf7f83308 │ │ │ │ + ldcvs 8, cr15, [r3, #-36]! @ 0xffffffdc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ mrrcvs 11, 13, sl, fp, cr9 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - blge 0xff5c3844 │ │ │ │ + blge 0xff5c37f8 │ │ │ │ vpmax.s8 d25, d9, d6 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x15801c │ │ │ │ + bl 0x157fd0 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92930 │ │ │ │ stmdacs r0, {r0, r1, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x00f2f47a │ │ │ │ - bllt 0xff144768 │ │ │ │ + bllt 0xff14471c │ │ │ │ smlabtcc r4, sp, r9, lr │ │ │ │ stmdbge r4, {r4, r5, r9, sl, lr} │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ @ instruction: 0xf7fa9306 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xff003878 │ │ │ │ + blge 0xff00382c │ │ │ │ svclt 0x00e0f7fa │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - @ instruction: 0xf808f7f8 │ │ │ │ - @ instruction: 0x33b4f249 │ │ │ │ + @ instruction: 0xf812f7f8 │ │ │ │ + @ instruction: 0x33a4f249 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blt 0xfecc47a8 │ │ │ │ + blt 0xfecc475c │ │ │ │ vaddl.s8 q9, d16, d0 │ │ │ │ addmi r0, r1, #2 │ │ │ │ stcge 4, cr15, [r1], {125} @ 0x7d │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ @ instruction: 0xf7fa9306 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x00bef47a │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x00c4f5b3 │ │ │ │ - blge 0xffd839d4 │ │ │ │ + blge 0xffd83988 │ │ │ │ @ instruction: 0xf00900fb │ │ │ │ @ instruction: 0xf0030907 │ │ │ │ @ instruction: 0xf0080308 │ │ │ │ - b 0x1146c2c │ │ │ │ + b 0x1146be0 │ │ │ │ vsubw.u8 q8, q2, d9 │ │ │ │ stmib sp, {r0, r7, r9, lr}^ │ │ │ │ movwcs r3, #260 @ 0x104 │ │ │ │ stmdbge r4, {r3, r8, r9, ip, pc} │ │ │ │ vcgt.s8 d25, d9, d9 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ andls r0, r6, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ strls r4, [r7, #-1584] @ 0xfffff9d0 │ │ │ │ stclcs 8, cr15, [r0], #-844 @ 0xfffffcb4 │ │ │ │ @ instruction: 0xf9a0f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7faabd2 │ │ │ │ qadd8mi fp, r1, r5 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xff6af7f7 │ │ │ │ + @ instruction: 0xff74f7f7 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #25345 @ 0x6301 │ │ │ │ @ instruction: 0xf85ef7f9 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7faabad │ │ │ │ strtmi fp, [r1], -r3, lsl #31 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r7, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xf9f6f7f8 │ │ │ │ + @ instruction: 0xf9f8f7f8 │ │ │ │ vqdmulh.s d25, d9, d6 │ │ │ │ - vorr.i32 q9, #262144 @ 0x00040000 │ │ │ │ - bl 0x1c7d30 │ │ │ │ + vmls.f d18, d0, d0[1] │ │ │ │ + bl 0x1c7ce4 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7ff2730 │ │ │ │ @ instruction: 0x4621ba39 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r7, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xf9e4f7f8 │ │ │ │ + @ instruction: 0xf9e6f7f8 │ │ │ │ vqdmulh.s d25, d9, d6 │ │ │ │ - vorr.i32 q9, #262144 @ 0x00040000 │ │ │ │ - bl 0x1c7d54 │ │ │ │ + vmls.f d18, d0, d0[1] │ │ │ │ + bl 0x1c7d08 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7ff2740 │ │ │ │ strtmi fp, [r1], -r7, lsr #20 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83307 │ │ │ │ - @ instruction: 0x6d33f9b9 │ │ │ │ + @ instruction: 0x6d33f9bb │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ mrrcvs 11, 13, sl, fp, cr2 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - blge 0xff4039b0 │ │ │ │ - sbcmi pc, sp, #77594624 @ 0x4a00000 │ │ │ │ + blge 0xff403964 │ │ │ │ + addsmi pc, r5, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0040f47a │ │ │ │ - bllt 0xff0848cc │ │ │ │ + bllt 0xff084880 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ stcls 6, cr4, [r7, #-192] @ 0xffffff40 │ │ │ │ stc2l 7, cr15, [r6, #-996]! @ 0xfffffc1c │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7faabb0 │ │ │ │ strtmi fp, [r1], -sp, lsr #30 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf910f7f8 │ │ │ │ + @ instruction: 0xf918f7f8 │ │ │ │ stmib sp, {r0, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ andcs r2, r0, #4, 2 │ │ │ │ stmdbge r4, {r3, r9, ip, pc} │ │ │ │ vhsub.s8 d25, d9, d9 │ │ │ │ - vmov.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d0, d0[1] │ │ │ │ @ instruction: 0x46300233 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ movwls r9, #25863 @ 0x6507 │ │ │ │ stccs 8, cr15, [r8], #-840 @ 0xfffffcb8 │ │ │ │ @ instruction: 0xf918f7fa │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7faaaf4 │ │ │ │ @@ -121232,258 +121213,258 @@ │ │ │ │ @ instruction: 0xf9c0f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7faab34 │ │ │ │ @ instruction: 0x4621befd │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f73307 │ │ │ │ - vmax.f32 d31, d9, d21 │ │ │ │ - vorr.i32 d20, #1024 @ 0x00000400 │ │ │ │ + vmax.f32 d31, d9, d31 │ │ │ │ + vsubw.s8 q10, q0, d4 │ │ │ │ @ instruction: 0xf7ff0333 │ │ │ │ stmdbge r4, {r0, r2, r3, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ movwcs r2, #4868 @ 0x1304 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ strcc lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf962f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7faab1c │ │ │ │ @ instruction: 0x4621bedf │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xf952f7f8 │ │ │ │ + @ instruction: 0xf954f7f8 │ │ │ │ vqdmulh.s d25, d9, d6 │ │ │ │ - vorr.i32 q9, #262144 @ 0x00040000 │ │ │ │ - bl 0x1c7e78 │ │ │ │ + vmls.f d18, d0, d0[1] │ │ │ │ + bl 0x1c7e2c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fe2770 │ │ │ │ strtmi fp, [r1], -r9, asr #24 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - mcr2 7, 5, pc, cr2, cr7, {7} @ │ │ │ │ + mcr2 7, 5, pc, cr12, cr7, {7} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #25345 @ 0x6301 │ │ │ │ @ instruction: 0xff3cf7f8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7faab51 │ │ │ │ ldcvs 14, cr11, [r3, #-748]! @ 0xfffffd14 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ mrrcvs 11, 0, sl, fp, cr11 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0x243ae8 │ │ │ │ + blge 0x243a9c │ │ │ │ andcs r6, r1, #716 @ 0x2cc │ │ │ │ rsbscs pc, ip, r6, lsl #17 │ │ │ │ vqrdmulh.s d2, d0, d2 │ │ │ │ - blcs 0xa6e34 │ │ │ │ + blcs 0xa6de8 │ │ │ │ smlabthi r1, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0134630 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 5, pc, cr0, cr10, {1} @ │ │ │ │ vnmls.f32 s8, s27, s9 │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldrbtmi r2, [sl], #-917 @ 0xfffffc6b │ │ │ │ vtst.8 d22, d1, d2 │ │ │ │ vorr.i32 d17, #8 @ 0x00000008 │ │ │ │ ldmdavs fp, {r0, r1, r4, r7, r8} │ │ │ │ stmdavs r8, {r1, r7, fp, ip, lr} │ │ │ │ andcs r4, r0, #318767104 @ 0x13000000 │ │ │ │ - blx 0xfec42cae │ │ │ │ + blx 0xff1c2c62 │ │ │ │ andcs r6, sp, #716 @ 0x2cc │ │ │ │ - blcs 0x9ee08 │ │ │ │ + blcs 0x9edbc │ │ │ │ mcrge 4, 4, pc, cr6, cr10, {1} @ │ │ │ │ - bllt 0x1684a38 │ │ │ │ - blvs 0xfe721f18 │ │ │ │ + bllt 0x16849ec │ │ │ │ + blvs 0xfe721ecc │ │ │ │ svcvs 0x0070f412 │ │ │ │ - bge 0xff5c3b4c │ │ │ │ + bge 0xff5c3b00 │ │ │ │ stcleq 12, cr6, [r5], #364 @ 0x16c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf4134315 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ vstrcs s20, [r0, #-804] @ 0xfffffcdc │ │ │ │ - bge 0xff243b68 │ │ │ │ + bge 0xff243b1c │ │ │ │ andcs r6, r1, #716 @ 0x2cc │ │ │ │ rsbscs pc, ip, r6, lsl #17 │ │ │ │ vqrdmulh.s d2, d0, d2 │ │ │ │ - blcs 0xa6d80 │ │ │ │ + blcs 0xa6d34 │ │ │ │ sbchi pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf0134630 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 3, pc, cr0, cr10, {1} @ │ │ │ │ @ instruction: 0x46294630 │ │ │ │ - ldc2l 7, cr15, [r6], {247} @ 0xf7 │ │ │ │ + stc2l 7, cr15, [r0], #988 @ 0x3dc │ │ │ │ stmdacs r0, {r4, r5, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ mrcge 4, 2, APSR_nzcv, cr8, cr10, {1} │ │ │ │ stceq 1, cr15, [r5], {160} @ 0xa0 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ andeq lr, ip, r0, asr #22 │ │ │ │ @ instruction: 0x010067b0 │ │ │ │ - @ instruction: 0xf916f09d │ │ │ │ + @ instruction: 0xf92cf09d │ │ │ │ vst1.8 {d18-d21}, [pc], r4 │ │ │ │ @ instruction: 0xf7d57108 │ │ │ │ - @ instruction: 0xf7fafbb9 │ │ │ │ + @ instruction: 0xf7fafbe1 │ │ │ │ stmib sp, {r0, r1, r2, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r0, #4, 2 │ │ │ │ stmdbge r4, {r3, r9, ip, pc} │ │ │ │ vhsub.s8 d25, d9, d9 │ │ │ │ - vmov.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d0, d0[1] │ │ │ │ @ instruction: 0x46300233 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ movwls r9, #25863 @ 0x6507 │ │ │ │ stccs 8, cr15, [r8], {210} @ 0xd2 │ │ │ │ @ instruction: 0xf83af7fa │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7faaa16 │ │ │ │ vceq.f32 d27, d4, d31 │ │ │ │ - vsubl.s8 , d16, d21 │ │ │ │ + vmlal.s , d0, d1[7] │ │ │ │ movwcs r0, #519 @ 0x207 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ mrc2 7, 3, pc, cr14, cr9, {7} │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7faacb3 │ │ │ │ - blcc 0x1b6394 │ │ │ │ + blcc 0x1b6348 │ │ │ │ stmible lr!, {r0, r8, r9, fp, sp}^ │ │ │ │ - mrrc2 7, 15, pc, lr, cr7 @ │ │ │ │ + stc2l 7, cr15, [r8], #-988 @ 0xfffffc24 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f73308 │ │ │ │ - stmdbge r4, {r0, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7f89306 │ │ │ │ stmdacs r0, {r0, r1, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xffbc3c34 │ │ │ │ + bge 0xffbc3be8 │ │ │ │ mcrlt 7, 0, pc, cr10, cr10, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f73308 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7f89306 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r7], {63} @ 0x3f │ │ │ │ ldcllt 7, cr15, [r8, #1000]! @ 0x3e8 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f89509 │ │ │ │ - blls 0x244d1c │ │ │ │ - ldrbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ + blls 0x244cd8 │ │ │ │ + strbcs pc, [r4, #-585] @ 0xfffffdb7 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x26d0f8d3 │ │ │ │ - blt 0xfe204b7c │ │ │ │ + blt 0xfe204b30 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f73308 │ │ │ │ - ldcvs 13, cr15, [r3, #-836]! @ 0xfffffcbc │ │ │ │ + ldcvs 13, cr15, [r3, #-876]! @ 0xfffffc94 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ mrrcvs 15, 12, sl, fp, cr12 │ │ │ │ svcvs 0x0060f413 │ │ │ │ svcge 0x00c7f43e │ │ │ │ vpmax.s8 d25, d9, d6 │ │ │ │ - vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x158478 │ │ │ │ + bl 0x15842c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f829b0 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r4, #488] @ 0x1e8 │ │ │ │ svclt 0x00b5f7fe │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f73308 │ │ │ │ - stmdbge r4, {r0, r1, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcls 6, cr4, [r7, #-192] @ 0xffffff40 │ │ │ │ stc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7faab11 │ │ │ │ @ instruction: 0x4621bdb1 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xff94f7f7 │ │ │ │ - blcc 0x1c0bb4 │ │ │ │ + @ instruction: 0xff9cf7f7 │ │ │ │ + blcc 0x1c0b68 │ │ │ │ @ instruction: 0xf67f2b01 │ │ │ │ @ instruction: 0xf04faf3f │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - mrc2 7, 5, pc, cr4, cr12, {6} │ │ │ │ + mrc2 7, 6, pc, cr12, cr12, {6} │ │ │ │ ldclt 7, cr15, [ip, #1000] @ 0x3e8 │ │ │ │ - blcs 0xd582c │ │ │ │ + blcs 0xd57e0 │ │ │ │ mrcge 6, 7, APSR_nzcv, cr2, cr15, {3} │ │ │ │ @ instruction: 0xf09ce7f1 │ │ │ │ - strtmi pc, [r2], -r3, lsr #23 │ │ │ │ + @ instruction: 0x4622fbb9 │ │ │ │ strtmi r4, [r9], -r1, lsl #13 │ │ │ │ @ instruction: 0xf7e82302 │ │ │ │ - strbmi pc, [sl], -r5, ror #25 @ │ │ │ │ + strbmi pc, [sl], -sp, ror #25 @ │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0xff5c4b92 │ │ │ │ + blx 0xfffc4b46 │ │ │ │ mcrlt 7, 4, pc, cr0, cr11, {7} @ │ │ │ │ stmdacs r1, {r2, fp, ip, sp} │ │ │ │ svcge 0x0066f63f │ │ │ │ - blx 0xfe4c2ebe │ │ │ │ + blx 0xfea42e72 │ │ │ │ @ instruction: 0x4681463a │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7d5464d │ │ │ │ - @ instruction: 0xf7fefb13 │ │ │ │ + @ instruction: 0xf7fefb3b │ │ │ │ @ instruction: 0xf09cbde0 │ │ │ │ - @ instruction: 0xf007fb85 │ │ │ │ + @ instruction: 0xf007fb9b │ │ │ │ strmi r0, [r4], -pc, lsl #4 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0x2c4bc6 │ │ │ │ + blx 0xcc4b7a │ │ │ │ strbmi r2, [r2], -r2, lsl #6 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - stc2l 7, cr15, [ip, #-928] @ 0xfffffc60 │ │ │ │ + ldc2l 7, cr15, [r4, #-928] @ 0xfffffc60 │ │ │ │ stcllt 7, cr15, [r5, #-1000]! @ 0xfffffc18 │ │ │ │ - blx 0x1dc2ef6 │ │ │ │ + blx 0xfe342eaa │ │ │ │ andeq pc, pc, #4 │ │ │ │ strmi r4, [r1], -r1, lsl #13 │ │ │ │ @ instruction: 0xf7d54630 │ │ │ │ - @ instruction: 0x4648faf7 │ │ │ │ + @ instruction: 0x4648fb1f │ │ │ │ strbmi r2, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e84629 │ │ │ │ - @ instruction: 0xf7fafd3b │ │ │ │ + @ instruction: 0xf7fafd43 │ │ │ │ svclt 0x0000bd4a │ │ │ │ - addeq r9, r8, sl, lsr r5 │ │ │ │ + addeq r9, r8, r6, lsl #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ movweq lr, #10705 @ 0x29d1 │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ stmdbeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - mrrc2 7, 14, pc, lr, cr8 @ │ │ │ │ + stc2l 7, cr15, [r6], #-928 @ 0xfffffc60 │ │ │ │ stmdavs r0!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ - mrrc2 7, 14, pc, sl, cr8 @ │ │ │ │ + stc2l 7, cr15, [r2], #-928 @ 0xfffffc60 │ │ │ │ stmdavs r0!, {r7, r9, sl, lr} │ │ │ │ - mrrc2 7, 14, pc, r6, cr8 @ │ │ │ │ + mrrc2 7, 14, pc, lr, cr8 @ │ │ │ │ ldrdpl pc, [r8], #138 @ 0x8a │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ orrslt r2, r8, r0 │ │ │ │ ldrsbcc pc, [r0], #-138 @ 0xffffff76 @ │ │ │ │ ldcvs 8, cr6, [sp], {34} @ 0x22 │ │ │ │ movwne lr, #6612 @ 0x19d4 │ │ │ │ streq pc, [lr, #-21] @ 0xffffffeb │ │ │ │ movweq lr, #6723 @ 0x1a43 │ │ │ │ - b 0x117b114 │ │ │ │ + b 0x117b0c8 │ │ │ │ strbeq r0, [r9], r2, lsl #2 │ │ │ │ tstmi r3, #50331648 @ 0x3000000 │ │ │ │ andsmi r6, r3, #14811136 @ 0xe20000 │ │ │ │ andcs sp, r0, sl │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf0134650 │ │ │ │ - teqplt r0, r7, lsl #26 @ p-variant is OBSOLETE │ │ │ │ + teqplt r0, r1, lsl sp @ p-variant is OBSOLETE │ │ │ │ ldrbmi r6, [fp], -r0, lsr #18 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ stmdbls r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x200147b0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -121495,31 +121476,31 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r6, [ip], -fp, lsl #17 │ │ │ │ addlt r4, r3, r5, lsl #12 │ │ │ │ stmdavs r8, {r8, r9, fp, sp} │ │ │ │ svclt 0x000c4616 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - stc2 7, cr15, [r6], {232} @ 0xe8 │ │ │ │ + stc2 7, cr15, [lr], {232} @ 0xe8 │ │ │ │ stmdavs r0!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ - stc2 7, cr15, [r2], {232} @ 0xe8 │ │ │ │ + stc2 7, cr15, [sl], {232} @ 0xe8 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ mvnslt r2, r0 │ │ │ │ ldcvs 13, cr6, [fp], {43} @ 0x2b │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldmib r4, {r2, r8, ip, lr, pc}^ │ │ │ │ movwmi r2, #41216 @ 0xa100 │ │ │ │ ldrle r0, [lr], #-1747 @ 0xfffff92d │ │ │ │ - blcs 0x16113c │ │ │ │ + blcs 0x1610f0 │ │ │ │ ldmib r4, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ tstmi r3, #0, 4 │ │ │ │ andsmi r6, r3, #10616832 @ 0xa20000 │ │ │ │ @ instruction: 0x4628d115 │ │ │ │ - ldc2 0, cr15, [lr], #76 @ 0x4c │ │ │ │ + stc2l 0, cr15, [r8], {19} │ │ │ │ stmiavs r0!, {r4, r5, r8, ip, sp, pc}^ │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf8cd4643 │ │ │ │ ldrmi r8, [r0, r0]! │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -121537,17 +121518,17 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ movweq lr, #6609 @ 0x19d1 │ │ │ │ ldrmi fp, [r6], -r5, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0xfed44dce │ │ │ │ + blx 0xfef44d82 │ │ │ │ stmdavs r0!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - blx 0xfec44dd6 │ │ │ │ + blx 0xfee44d8a │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ cmnlt r8, r0 │ │ │ │ ldmib r4, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ ldcvs 1, cr2, [fp], {-0} │ │ │ │ @ instruction: 0xf0134311 │ │ │ │ tstle r1, lr, lsl #6 │ │ │ │ @@ -121556,2851 +121537,2851 @@ │ │ │ │ andcs sp, r0, sl │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf0134628 │ │ │ │ - cmpplt r8, r5, ror #24 @ p-variant is OBSOLETE │ │ │ │ + cmpplt r8, pc, ror #24 @ p-variant is OBSOLETE │ │ │ │ stmdahi r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ ldrdcc lr, [r3], -r4 │ │ │ │ ldrbne r9, [fp, r0, lsl #6] │ │ │ │ ldrmi r9, [r0, r1, lsl #6]! │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde0ac │ │ │ │ + bl 0xfebde060 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ - bls 0x218848 │ │ │ │ + bls 0x2187fc │ │ │ │ stcls 4, cr9, [r7], {-0} │ │ │ │ strmi r9, [sl], -r1, lsl #4 │ │ │ │ strmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0b22006 │ │ │ │ - andlt pc, r4, r7, lsl #27 │ │ │ │ + mullt r4, sp, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde0ec │ │ │ │ + bl 0xfebde0a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ - bls 0x218888 │ │ │ │ + bls 0x21883c │ │ │ │ stcls 4, cr9, [r7], {-0} │ │ │ │ strmi r9, [sl], -r1, lsl #4 │ │ │ │ strmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0b2200e │ │ │ │ - andlt pc, r4, r7, ror #26 │ │ │ │ + andlt pc, r4, sp, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde12c │ │ │ │ + bl 0xfebde0e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ - bls 0x2188c8 │ │ │ │ + bls 0x21887c │ │ │ │ stcls 4, cr9, [r7], {-0} │ │ │ │ strmi r9, [sl], -r1, lsl #4 │ │ │ │ strmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0b22003 │ │ │ │ - andlt pc, r4, r7, asr #26 │ │ │ │ + andlt pc, r4, sp, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde16c │ │ │ │ + bl 0xfebde120 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ - bls 0x218908 │ │ │ │ + bls 0x2188bc │ │ │ │ stcls 4, cr9, [r7], {-0} │ │ │ │ strmi r9, [sl], -r1, lsl #4 │ │ │ │ strmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0b2200b │ │ │ │ - andlt pc, r4, r7, lsr #26 │ │ │ │ + andlt pc, r4, sp, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde1ac │ │ │ │ + bl 0xfebde160 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ - bls 0x218948 │ │ │ │ + bls 0x2188fc │ │ │ │ stcls 4, cr9, [r7], {-0} │ │ │ │ strmi r9, [sl], -r1, lsl #4 │ │ │ │ strmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0b22008 │ │ │ │ - andlt pc, r4, r7, lsl #26 │ │ │ │ + andlt pc, r4, sp, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde1ec │ │ │ │ + bl 0xfebde1a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - vmvn.i32 q9, #589824 @ 0x00090000 │ │ │ │ - blls 0x248024 │ │ │ │ + vaddhn.i16 d18, q0, │ │ │ │ + blls 0x247fd8 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0af9b06 │ │ │ │ - andlt pc, r4, r3, lsl #19 │ │ │ │ + mullt r4, r9, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde230 │ │ │ │ + bl 0xfebde1e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - vmls.i d18, d16, d1[3] │ │ │ │ - blls 0x248068 │ │ │ │ + vaddhn.i16 d18, q8, │ │ │ │ + blls 0x24801c │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0af9b06 │ │ │ │ - andlt pc, r4, r1, ror #18 │ │ │ │ + andlt pc, r4, r7, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde274 │ │ │ │ + bl 0xfebde228 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - vaddhn.i16 d19, q0, │ │ │ │ - blls 0x2480ac │ │ │ │ + @ instruction: 0xf2c024d5 │ │ │ │ + blls 0x248060 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0af9b06 │ │ │ │ - andlt pc, r4, pc, lsr r9 @ │ │ │ │ + andlt pc, r4, r5, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde2b8 │ │ │ │ + bl 0xfebde26c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - vmvn.i32 , #327680 @ 0x00050000 │ │ │ │ - blls 0x2480f0 │ │ │ │ + vaddhn.i16 d19, q0, │ │ │ │ + blls 0x2480a4 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0af9b06 │ │ │ │ - andlt pc, r4, sp, lsl r9 @ │ │ │ │ + andlt pc, r4, r3, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde2fc │ │ │ │ + bl 0xfebde2b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - vmls.i d19, d16, d1[2] │ │ │ │ - blls 0x248134 │ │ │ │ + vmvn.i32 , #851968 @ 0x000d0000 │ │ │ │ + blls 0x2480e8 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0af9b06 │ │ │ │ - strdlt pc, [r4], -fp │ │ │ │ + andlt pc, r4, r1, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde340 │ │ │ │ + bl 0xfebde2f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - vmov.i32 d20, #851968 @ 0x000d0000 │ │ │ │ - blls 0x248178 │ │ │ │ + @ instruction: 0xf2c034d1 │ │ │ │ + blls 0x24812c │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0af9b06 │ │ │ │ - ldrdlt pc, [r4], -r9 │ │ │ │ + andlt pc, r4, pc, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde384 │ │ │ │ + bl 0xfebde338 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - vmvn.i32 q10, #65536 @ 0x00010000 │ │ │ │ - blls 0x2481bc │ │ │ │ + vaddhn.i16 d20, q0, │ │ │ │ + blls 0x248170 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0af9b06 │ │ │ │ - @ instruction: 0xb004f8b7 │ │ │ │ + andlt pc, r4, sp, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde3c8 │ │ │ │ + bl 0xfebde37c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - vmls.i d20, d16, d1[1] │ │ │ │ - blls 0x248200 │ │ │ │ + vmvn.i32 q10, #589824 @ 0x00090000 │ │ │ │ + blls 0x2481b4 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0af9b06 │ │ │ │ - mullt r4, r5, r8 │ │ │ │ + andlt pc, r4, fp, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde40c │ │ │ │ + bl 0xfebde3c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r6], {8} │ │ │ │ strcs r9, [r0], #-1024 @ 0xfffffc00 │ │ │ │ vshl.s8 d25, d1, d7 │ │ │ │ - vmov.i32 d21, #589824 @ 0x00090000 │ │ │ │ + vmls.i d20, d16, d1[3] │ │ │ │ strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf876f0af │ │ │ │ + @ instruction: 0xf88cf0af │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde448 │ │ │ │ + bl 0xfebde3fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r6], {8} │ │ │ │ strcs r9, [r0], #-1024 @ 0xfffffc00 │ │ │ │ vshl.s8 d25, d1, d7 │ │ │ │ - vmls.i d21, d0, d1[7] │ │ │ │ + vaddhn.i16 d21, q0, │ │ │ │ strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf858f0af │ │ │ │ + @ instruction: 0xf86ef0af │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde484 │ │ │ │ + bl 0xfebde438 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcc (UNDEF: 104), r2 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r1, ror #31 │ │ │ │ + strdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, asr #25 │ │ │ │ + addeq r8, r8, r2, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde4d8 │ │ │ │ + bl 0xfebde48c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncs pc, r2, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - @ instruction: 0xb005ffb7 │ │ │ │ + andlt pc, r5, sp, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, ror ip │ │ │ │ + @ instruction: 0x00888cbe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde52c │ │ │ │ + bl 0xfebde4e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 96), r2 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, sp, lsl #31 │ │ │ │ + andlt pc, r5, r3, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, lsl ip │ │ │ │ + addeq r8, r8, sl, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde580 │ │ │ │ + bl 0xfebde534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncc pc, r2, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r3, ror #30 │ │ │ │ + andlt pc, r5, r9, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, asr #23 │ │ │ │ + addeq r8, r8, r6, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde5d4 │ │ │ │ + bl 0xfebde588 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicseq pc, r4, r2, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r9, lsr pc @ │ │ │ │ + andlt pc, r5, pc, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, ror fp │ │ │ │ + addeq r8, r8, r2, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde628 │ │ │ │ + bl 0xfebde5dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, pc, lsl #30 │ │ │ │ + andlt pc, r5, r5, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, lsr #22 │ │ │ │ + addeq r8, r8, lr, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde67c │ │ │ │ + bl 0xfebde630 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r5, ror #29 │ │ │ │ + strdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, asr #21 │ │ │ │ + addeq r8, r8, sl, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde6d0 │ │ │ │ + bl 0xfebde684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrseq pc, sl, #12 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - @ instruction: 0xb005febb │ │ │ │ + ldrdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, ror sl │ │ │ │ + addeq r8, r8, r6, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde724 │ │ │ │ + bl 0xfebde6d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnspl pc, r2, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - mullt r5, r1, lr │ │ │ │ + andlt pc, r5, r7, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, lsr #20 │ │ │ │ + addeq r8, r8, r2, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde778 │ │ │ │ + bl 0xfebde72c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnppl r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r7, ror #28 │ │ │ │ + andlt pc, r5, sp, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r8, [r8], r2 │ │ │ │ + addeq r8, r8, lr, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde7cc │ │ │ │ + bl 0xfebde780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x41bcf64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, sp, lsr lr @ │ │ │ │ + andlt pc, r5, r3, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, ror r9 │ │ │ │ + addeq r8, r8, sl, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde820 │ │ │ │ + bl 0xfebde7d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x31b4f64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r3, lsl lr @ │ │ │ │ + andlt pc, r5, r9, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, lsr #18 │ │ │ │ + addeq r8, r8, r6, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde874 │ │ │ │ + bl 0xfebde828 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpmi r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r9, ror #27 │ │ │ │ + strdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r8, [r8], r6 │ │ │ │ + addeq r8, r8, r2, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde8c8 │ │ │ │ + bl 0xfebde87c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcc r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - @ instruction: 0xb005fdbf │ │ │ │ + ldrdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, lsl #17 │ │ │ │ + addeq r8, r8, lr, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde91c │ │ │ │ + bl 0xfebde8d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - mullt r5, r5, sp │ │ │ │ + andlt pc, r5, fp, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, lsr #16 │ │ │ │ + addeq r8, r8, sl, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde970 │ │ │ │ + bl 0xfebde924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, fp, ror #26 │ │ │ │ + andlt pc, r5, r1, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r8, [r8], sl │ │ │ │ + addeq r8, r8, r6, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde9c4 │ │ │ │ + bl 0xfebde978 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 108), pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r1, asr #26 │ │ │ │ + andlt pc, r5, r7, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, lsl #15 │ │ │ │ + ldrdeq r8, [r8], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdea18 │ │ │ │ + bl 0xfebde9cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscs pc, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r7, lsl sp @ │ │ │ │ + andlt pc, r5, sp, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, lsr r7 │ │ │ │ + addeq r8, r8, lr, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdea6c │ │ │ │ + bl 0xfebdea20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvneq pc, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, sp, ror #25 │ │ │ │ + andlt pc, r5, r3, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r8, [r8], lr │ │ │ │ + addeq r8, r8, sl, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdeac0 │ │ │ │ + bl 0xfebdea74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 100), pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r3, asr #25 │ │ │ │ + ldrdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, lsl #13 │ │ │ │ + ldrdeq r8, [r8], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdeb14 │ │ │ │ + bl 0xfebdeac8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - mullt r5, r9, ip │ │ │ │ + andlt pc, r5, pc, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, lsr r6 │ │ │ │ + addeq r8, r8, r2, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdeb68 │ │ │ │ + bl 0xfebdeb1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvc pc, r8, lr, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, pc, ror #24 │ │ │ │ + andlt pc, r5, r5, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, ror #11 │ │ │ │ + addeq r8, r8, lr, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdebbc │ │ │ │ + bl 0xfebdeb70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicpl pc, r8, lr, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r5, asr #24 │ │ │ │ + andlt pc, r5, fp, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, lsl #11 │ │ │ │ + ldrdeq r8, [r8], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdec10 │ │ │ │ + bl 0xfebdebc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, fp, lsl ip @ │ │ │ │ + andlt pc, r5, r1, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, lsr r5 │ │ │ │ + addeq r8, r8, r6, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdec64 │ │ │ │ + bl 0xfebdec18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs R8_fiq, pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - strdlt pc, [r5], -r1 │ │ │ │ + andlt pc, r5, r7, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, ror #9 │ │ │ │ + addeq r8, r8, r2, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdecb8 │ │ │ │ + bl 0xfebdec6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21acf64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r7, asr #23 │ │ │ │ + ldrdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r8, r8, r2, r4 @ │ │ │ │ + ldrdeq r8, [r8], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebded0c │ │ │ │ + bl 0xfebdecc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne R8_usr, pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - mullt r5, sp, fp │ │ │ │ + @ instruction: 0xb005fbb3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, lsr r4 │ │ │ │ + addeq r8, r8, sl, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebded60 │ │ │ │ + bl 0xfebded14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11a4f64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r3, ror fp @ │ │ │ │ + andlt pc, r5, r9, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, ror #7 │ │ │ │ + addeq r8, r8, r6, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdedb4 │ │ │ │ + bl 0xfebded68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r9, asr #22 │ │ │ │ + andlt pc, r5, pc, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r8, r8, r6, r3 @ │ │ │ │ + addeq r8, r8, r2, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdee08 │ │ │ │ + bl 0xfebdedbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrseq pc, ip, pc, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, pc, lsl fp @ │ │ │ │ + andlt pc, r5, r5, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, asr #6 │ │ │ │ + addeq r8, r8, lr, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdee5c │ │ │ │ + bl 0xfebdee10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - strdlt pc, [r5], -r5 │ │ │ │ + andlt pc, r5, fp, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, ror #5 │ │ │ │ + addeq r8, r8, sl, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdeeb0 │ │ │ │ + bl 0xfebdee64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, ip, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, fp, asr #21 │ │ │ │ + andlt pc, r5, r1, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r8, r8, sl, r2 @ │ │ │ │ + addeq r8, r8, r6, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdef04 │ │ │ │ + bl 0xfebdeeb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvc pc, r0, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r1, lsr #21 │ │ │ │ + @ instruction: 0xb005fab7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, asr #4 │ │ │ │ + umulleq r8, r8, r2, r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdef58 │ │ │ │ + bl 0xfebdef0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r7, ror sl @ │ │ │ │ + andlt pc, r5, sp, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r8], r2 │ │ │ │ + addeq r8, r8, lr, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdefac │ │ │ │ + bl 0xfebdef60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, r8, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, sp, asr #20 │ │ │ │ + andlt pc, r5, r3, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r8, r8, lr, r1 @ │ │ │ │ + addeq r8, r8, sl, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf000 │ │ │ │ + bl 0xfebdefb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r3, lsr #20 │ │ │ │ + andlt pc, r5, r9, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, asr #2 │ │ │ │ + umulleq r8, r8, r6, r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf054 │ │ │ │ + bl 0xfebdf008 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrpl pc, r0, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - strdlt pc, [r5], -r9 │ │ │ │ + andlt pc, r5, pc, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r8], r6 │ │ │ │ + addeq r8, r8, r2, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf0a8 │ │ │ │ + bl 0xfebdf05c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, pc, asr #19 │ │ │ │ + andlt pc, r5, r5, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, lsr #1 │ │ │ │ + addeq r8, r8, lr, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf0fc │ │ │ │ + bl 0xfebdf0b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r5, lsr #19 │ │ │ │ + @ instruction: 0xb005f9bb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, asr #32 │ │ │ │ + umulleq r8, r8, sl, r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf150 │ │ │ │ + bl 0xfebdf104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsmi pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, fp, ror r9 @ │ │ │ │ + mullt r5, r1, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r7, [r8], sl │ │ │ │ + addeq r8, r8, r6, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf1a4 │ │ │ │ + bl 0xfebdf158 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq R12_fiq, sl │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r1, asr r9 @ │ │ │ │ + andlt pc, r5, r7, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, r6, lsr #31 │ │ │ │ + strdeq r7, [r8], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf1f8 │ │ │ │ + bl 0xfebdf1ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71a8f24a │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r7, lsr #18 │ │ │ │ + andlt pc, r5, sp, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, r2, asr pc │ │ │ │ + umulleq r7, r8, lr, pc @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf24c │ │ │ │ + bl 0xfebdf200 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q2, │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf8fcf09c │ │ │ │ + @ instruction: 0xf912f09c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r8], lr │ │ │ │ + addeq r7, r8, sl, asr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf2a0 │ │ │ │ + bl 0xfebdf254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6441863 │ │ │ │ vaddw.s8 q8, q0, d4 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf8d2f09c │ │ │ │ + @ instruction: 0xf8e8f09c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, lsr #29 │ │ │ │ + strdeq r7, [r8], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf2f4 │ │ │ │ + bl 0xfebdf2a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q2, │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf8a8f09c │ │ │ │ + @ instruction: 0xf8bef09c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r6, asr lr │ │ │ │ + addeq r7, r8, r2, lsr #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf348 │ │ │ │ + bl 0xfebdf2fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q2, │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf87ef09c │ │ │ │ + @ instruction: 0xf894f09c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, lsl #28 │ │ │ │ + addeq r7, r8, lr, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf39c │ │ │ │ + bl 0xfebdf350 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnne pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r5, asr r8 @ │ │ │ │ + andlt pc, r5, fp, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, lr, lsr #27 │ │ │ │ + strdeq r7, [r8], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf3f0 │ │ │ │ + bl 0xfebdf3a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicseq pc, ip, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, fp, lsr #16 │ │ │ │ + andlt pc, r5, r1, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, sl, asr sp │ │ │ │ + addeq r7, r8, r6, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf444 │ │ │ │ + bl 0xfebdf3f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r1, lsl #16 │ │ │ │ + andlt pc, r5, r7, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, r6, lsl #26 │ │ │ │ + addeq r7, r8, r2, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf498 │ │ │ │ + bl 0xfebdf44c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncs pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - ldrdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, sp, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00887cb2 │ │ │ │ + strdeq r7, [r8], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf4ec │ │ │ │ + bl 0xfebdf4a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 96), r0 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, sp, lsr #31 │ │ │ │ + andlt pc, r5, r3, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, lr, asr ip │ │ │ │ + addeq r7, r8, sl, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf540 │ │ │ │ + bl 0xfebdf4f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r3, lsl #31 │ │ │ │ + mullt r5, r9, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, sl, lsl #24 │ │ │ │ + addeq r7, r8, r6, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf594 │ │ │ │ + bl 0xfebdf548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcc r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r9, asr pc @ │ │ │ │ + andlt pc, r5, pc, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00887bb6 │ │ │ │ + addeq r7, r8, r2, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf5e8 │ │ │ │ + bl 0xfebdf59c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 104), r0 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, pc, lsr #30 │ │ │ │ + andlt pc, r5, r5, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, r2, ror #22 │ │ │ │ + addeq r7, r8, lr, lsr #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf63c │ │ │ │ + bl 0xfebdf5f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff32f09b │ │ │ │ + @ instruction: 0xff48f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, lr, lsl #22 │ │ │ │ + addeq r7, r8, sl, asr fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf694 │ │ │ │ + bl 0xfebdf648 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vmla.f d20, d16, d0[0] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff06f09b │ │ │ │ + @ instruction: 0xff1cf09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00887ab6 │ │ │ │ + addeq r7, r8, r2, lsl #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf6ec │ │ │ │ + bl 0xfebdf6a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vsra.s64 d18, d16, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 6, pc, cr10, cr11, {4} │ │ │ │ + mrc2 0, 7, pc, cr0, cr11, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, lr, asr sl │ │ │ │ + addeq r7, r8, sl, lsr #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf744 │ │ │ │ + bl 0xfebdf6f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vbic.i32 d19, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 5, pc, cr14, cr11, {4} @ │ │ │ │ + mcr2 0, 6, pc, cr4, cr11, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r6, lsl #20 │ │ │ │ + addeq r7, r8, r2, asr sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf79c │ │ │ │ + bl 0xfebdf750 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vaddw.s8 q10, q8, d0 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 4, pc, cr2, cr11, {4} @ │ │ │ │ + mrc2 0, 4, pc, cr8, cr11, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, lr, lsr #19 │ │ │ │ + strdeq r7, [r8], sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf7f4 │ │ │ │ + bl 0xfebdf7a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vaddw.s8 , q0, d4 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 2, pc, cr6, cr11, {4} │ │ │ │ + mcr2 0, 3, pc, cr12, cr11, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r6, asr r9 │ │ │ │ + addeq r7, r8, r2, lsr #19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf84c │ │ │ │ + bl 0xfebdf800 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vmla.f d20, d16, d0[1] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 1, pc, cr10, cr11, {4} @ │ │ │ │ + mcr2 0, 2, pc, cr0, cr11, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r8], lr │ │ │ │ + addeq r7, r8, sl, asr #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf8a4 │ │ │ │ + bl 0xfebdf858 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vmla.f d21, d0, d0[2] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [lr, #620]! @ 0x26c │ │ │ │ + mrc2 0, 0, pc, cr4, cr11, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r6, lsr #17 │ │ │ │ + strdeq r7, [r8], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf8fc │ │ │ │ + bl 0xfebdf8b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [r2, #620] @ 0x26c │ │ │ │ + stc2l 0, cr15, [r8, #620]! @ 0x26c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, lr, asr #16 │ │ │ │ + umulleq r7, r8, sl, r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf954 │ │ │ │ + bl 0xfebdf908 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vsra.s64 d19, d28, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [r6, #620]! @ 0x26c │ │ │ │ + ldc2 0, cr15, [ip, #620]! @ 0x26c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r8], r6 │ │ │ │ + addeq r7, r8, r2, asr #16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf9ac │ │ │ │ + bl 0xfebdf960 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d7, d0 │ │ │ │ vaddw.s8 q9, q0, d8 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [sl, #-620]! @ 0xfffffd94 │ │ │ │ + ldc2 0, cr15, [r0, #620] @ 0x26c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r7, r8, lr, r7 │ │ │ │ + addeq r7, r8, sl, ror #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfa04 │ │ │ │ + bl 0xfebdf9b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d7, d0 │ │ │ │ vaddw.s8 q9, q8, d12 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [lr, #-620] @ 0xfffffd94 │ │ │ │ + stc2l 0, cr15, [r4, #-620]! @ 0xfffffd94 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r6, asr #14 │ │ │ │ + umulleq r7, r8, r2, r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfa5c │ │ │ │ + bl 0xfebdfa10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vsra.s64 d23, d8, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [r2, #-620]! @ 0xfffffd94 │ │ │ │ + ldc2 0, cr15, [r8, #-620]! @ 0xfffffd94 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, lr, ror #13 │ │ │ │ + addeq r7, r8, sl, lsr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfab4 │ │ │ │ + bl 0xfebdfa68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vorr.i32 d16, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [r6], #620 @ 0x26c │ │ │ │ + stc2 0, cr15, [ip, #-620] @ 0xfffffd94 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r7, r8, r6, r6 │ │ │ │ + addeq r7, r8, r2, ror #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfb0c │ │ │ │ + bl 0xfebdfac0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vsra.s64 q9, q10, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [sl], {155} @ 0x9b │ │ │ │ + stc2l 0, cr15, [r0], #620 @ 0x26c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, lr, lsr r6 │ │ │ │ + addeq r7, r8, sl, lsl #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfb64 │ │ │ │ + bl 0xfebdfb18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vbic.i32 , #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [lr], {155} @ 0x9b │ │ │ │ + ldc2 0, cr15, [r4], #620 @ 0x26c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r6, ror #11 │ │ │ │ + addeq r7, r8, r2, lsr r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfbbc │ │ │ │ + bl 0xfebdfb70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vmla.f d17, d0, d0[6] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [r2], #-620 @ 0xfffffd94 │ │ │ │ + stc2 0, cr15, [r8], {155} @ 0x9b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, lr, lsl #11 │ │ │ │ + ldrdeq r7, [r8], sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfc14 │ │ │ │ + bl 0xfebdfbc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vmla.f d17, d16, d0[7] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcrr2 0, 9, pc, r6, cr11 @ │ │ │ │ + mrrc2 0, 9, pc, ip, cr11 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r6, lsr r5 │ │ │ │ + addeq r7, r8, r2, lsl #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfc6c │ │ │ │ + bl 0xfebdfc20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d7, d0 │ │ │ │ vbic.i32 q8, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [sl], {155} @ 0x9b │ │ │ │ + ldc2 0, cr15, [r0], #-620 @ 0xfffffd94 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r7, [r8], lr │ │ │ │ + addeq r7, r8, sl, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfcc4 │ │ │ │ + bl 0xfebdfc78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d7, d0 │ │ │ │ vaddw.s8 , q0, d0 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xffc44d6a │ │ │ │ + stc2 0, cr15, [r4], {155} @ 0x9b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r6, lsl #9 │ │ │ │ + ldrdeq r7, [r8], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfd1c │ │ │ │ + bl 0xfebdfcd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6469100 │ │ │ │ vsra.s64 q11, q8, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xff144dc2 │ │ │ │ + blx 0xff6c4d76 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, lr, lsr #8 │ │ │ │ + addeq r7, r8, sl, ror r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfd74 │ │ │ │ + bl 0xfebdfd28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6469100 │ │ │ │ vbic.i32 , #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfe644e1a │ │ │ │ + blx 0xfebc4dce │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r7, [r8], r6 │ │ │ │ + addeq r7, r8, r2, lsr #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfdcc │ │ │ │ + bl 0xfebdfd80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x1b44e72 │ │ │ │ + blx 0xfe0c4e26 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, lr, ror r3 │ │ │ │ + addeq r7, r8, sl, asr #7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfe24 │ │ │ │ + bl 0xfebdfdd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vsra.s64 q9, q12, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x1044eca │ │ │ │ + blx 0x15c4e7e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r6, lsr #6 │ │ │ │ + addeq r7, r8, r2, ror r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfe7c │ │ │ │ + bl 0xfebdfe30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vmla.f d16, d16, d0[6] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x544f22 │ │ │ │ + blx 0xac4ed6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, lr, asr #5 │ │ │ │ + addeq r7, r8, sl, lsl r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfed4 │ │ │ │ + bl 0xfebdfe88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vmla.f d17, d0, d0[7] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xffa44f78 │ │ │ │ + blx 0xfffc4f2c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r6, ror r2 │ │ │ │ + addeq r7, r8, r2, asr #5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdff2c │ │ │ │ + bl 0xfebdfee0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vaddw.s8 q10, q8, d4 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfef44fd0 │ │ │ │ + blx 0xff4c4f84 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, lr, lsl r2 │ │ │ │ + addeq r7, r8, sl, ror #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdff84 │ │ │ │ + bl 0xfebdff38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfe445028 │ │ │ │ + blx 0xfe9c4fdc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r6, asr #3 │ │ │ │ + addeq r7, r8, r2, lsl r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdffdc │ │ │ │ + bl 0xfebdff90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vbic.i32 , #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x1945080 │ │ │ │ + blx 0x1ec5034 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, lr, ror #2 │ │ │ │ + @ instruction: 0x008871ba │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0034 │ │ │ │ + bl 0xfebdffe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vaddw.s8 q10, q0, d0 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xe450d8 │ │ │ │ + blx 0x13c508c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r6, lsl r1 │ │ │ │ + addeq r7, r8, r2, ror #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe008c │ │ │ │ + bl 0xfebe0040 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vsra.s64 d22, d4, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x345130 │ │ │ │ + blx 0x8c50e4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strheq r7, [r8], lr │ │ │ │ + addeq r7, r8, sl, lsl #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe00e4 │ │ │ │ + bl 0xfebe0098 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf9def09b │ │ │ │ + @ instruction: 0xf9f4f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r6, rrx │ │ │ │ + strheq r7, [r8], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe013c │ │ │ │ + bl 0xfebe00f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf9b2f09b │ │ │ │ + @ instruction: 0xf9c8f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, lr │ │ │ │ + addeq r7, r8, sl, asr r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0194 │ │ │ │ + bl 0xfebe0148 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf986f09b │ │ │ │ + @ instruction: 0xf99cf09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00886fb6 │ │ │ │ + addeq r7, r8, r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe01ec │ │ │ │ + bl 0xfebe01a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf95af09b │ │ │ │ + @ instruction: 0xf970f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, lr, asr pc │ │ │ │ + addeq r6, r8, sl, lsr #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0244 │ │ │ │ + bl 0xfebe01f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vaddw.s8 , q8, d24 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf92ef09b │ │ │ │ + @ instruction: 0xf944f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r6, lsl #30 │ │ │ │ + addeq r6, r8, r2, asr pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe029c │ │ │ │ + bl 0xfebe0250 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vsra.s64 , q6, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf902f09b │ │ │ │ + @ instruction: 0xf918f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, lr, lsr #29 │ │ │ │ + strdeq r6, [r8], sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe02f4 │ │ │ │ + bl 0xfebe02a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vmla.f d16, d0, d0[4] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8d6f09b │ │ │ │ + @ instruction: 0xf8ecf09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r6, asr lr │ │ │ │ + addeq r6, r8, r2, lsr #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe034c │ │ │ │ + bl 0xfebe0300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8aaf09b │ │ │ │ + @ instruction: 0xf8c0f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [r8], lr │ │ │ │ + addeq r6, r8, sl, asr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe03a4 │ │ │ │ + bl 0xfebe0358 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vsra.s64 q11, q2, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf87ef09b │ │ │ │ + @ instruction: 0xf894f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r6, lsr #27 │ │ │ │ + strdeq r6, [r8], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe03fc │ │ │ │ + bl 0xfebe03b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vaddw.s8 , q8, d28 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf852f09b │ │ │ │ + @ instruction: 0xf868f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, lr, asr #26 │ │ │ │ + umulleq r6, r8, sl, sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0454 │ │ │ │ + bl 0xfebe0408 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf826f09b │ │ │ │ + @ instruction: 0xf83cf09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [r8], r6 @ │ │ │ │ + addeq r6, r8, r2, asr #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe04ac │ │ │ │ + bl 0xfebe0460 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vaddw.s8 q8, q0, d16 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xfffaf09a │ │ │ │ + @ instruction: 0xf810f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r6, r8, lr, ip │ │ │ │ + addeq r6, r8, sl, ror #25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0504 │ │ │ │ + bl 0xfebe04b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vaddw.s8 q8, q8, d20 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xffcef09a │ │ │ │ + @ instruction: 0xffe4f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r6, asr #24 │ │ │ │ + umulleq r6, r8, r2, ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe055c │ │ │ │ + bl 0xfebe0510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vsra.s64 d18, d24, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xffa2f09a │ │ │ │ + @ instruction: 0xffb8f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, lr, ror #23 │ │ │ │ + addeq r6, r8, sl, lsr ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe05b4 │ │ │ │ + bl 0xfebe0568 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff76f09a │ │ │ │ + @ instruction: 0xff8cf09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r6, r8, r6, fp │ │ │ │ + addeq r6, r8, r2, ror #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe060c │ │ │ │ + bl 0xfebe05c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vsra.s64 d17, d16, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff4af09a │ │ │ │ + @ instruction: 0xff60f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, lr, lsr fp │ │ │ │ + addeq r6, r8, sl, lsl #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0664 │ │ │ │ + bl 0xfebe0618 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vbic.i32 d18, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff1ef09a │ │ │ │ + @ instruction: 0xff34f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r6, ror #21 │ │ │ │ + addeq r6, r8, r2, lsr fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe06bc │ │ │ │ + bl 0xfebe0670 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vmla.f d20, d0, d0[1] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 7, pc, cr2, cr10, {4} │ │ │ │ + @ instruction: 0xff08f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, lr, lsl #21 │ │ │ │ + ldrdeq r6, [r8], sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0714 │ │ │ │ + bl 0xfebe06c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vmla.f d20, d16, d0[2] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 6, pc, cr6, cr10, {4} @ │ │ │ │ + mrc2 0, 6, pc, cr12, cr10, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r6, lsr sl │ │ │ │ + addeq r6, r8, r2, lsl #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe076c │ │ │ │ + bl 0xfebe0720 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vsra.s64 d19, d16, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 4, pc, cr10, cr10, {4} │ │ │ │ + mrc2 0, 5, pc, cr0, cr10, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r6, [r8], lr │ │ │ │ + addeq r6, r8, sl, lsr #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe07c4 │ │ │ │ + bl 0xfebe0778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 3, pc, cr14, cr10, {4} @ │ │ │ │ + mcr2 0, 4, pc, cr4, cr10, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r6, lsl #19 │ │ │ │ + ldrdeq r6, [r8], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe081c │ │ │ │ + bl 0xfebe07d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vaddw.s8 q8, q0, d24 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 2, pc, cr2, cr10, {4} @ │ │ │ │ + mrc2 0, 2, pc, cr8, cr10, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, lr, lsr #18 │ │ │ │ + addeq r6, r8, sl, ror r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0874 │ │ │ │ + bl 0xfebe0828 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vmla.f d18, d16, d0[3] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 0, pc, cr6, cr10, {4} │ │ │ │ + mcr2 0, 1, pc, cr12, cr10, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r6, [r8], r6 @ │ │ │ │ + addeq r6, r8, r2, lsr #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe08cc │ │ │ │ + bl 0xfebe0880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vmla.f d17, d16, d0[1] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [sl, #616]! @ 0x268 │ │ │ │ + mcr2 0, 0, pc, cr0, cr10, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, lr, ror r8 │ │ │ │ + addeq r6, r8, sl, asr #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0924 │ │ │ │ + bl 0xfebe08d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vmla.f d18, d0, d0[2] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [lr, #616]! @ 0x268 │ │ │ │ + ldc2l 0, cr15, [r4, #616] @ 0x268 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r6, lsr #16 │ │ │ │ + addeq r6, r8, r2, ror r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe097c │ │ │ │ + bl 0xfebe0930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vmla.f d17, d16, d0[4] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [r2, #616] @ 0x268 │ │ │ │ + stc2 0, cr15, [r8, #616]! @ 0x268 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, lr, asr #15 │ │ │ │ + addeq r6, r8, sl, lsl r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe09d4 │ │ │ │ + bl 0xfebe0988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vsra.s64 , q0, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [r6, #-616]! @ 0xfffffd98 │ │ │ │ + ldc2l 0, cr15, [ip, #-616]! @ 0xfffffd98 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r6, ror r7 │ │ │ │ + addeq r6, r8, r2, asr #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0a2c │ │ │ │ + bl 0xfebe09e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vorr.i32 , #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [sl, #-616]! @ 0xfffffd98 │ │ │ │ + ldc2l 0, cr15, [r0, #-616] @ 0xfffffd98 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, lr, lsl r7 │ │ │ │ + addeq r6, r8, sl, ror #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0a84 │ │ │ │ + bl 0xfebe0a38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [lr, #-616] @ 0xfffffd98 │ │ │ │ + stc2 0, cr15, [r4, #-616]! @ 0xfffffd98 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r6, asr #13 │ │ │ │ + addeq r6, r8, r2, lsl r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0adc │ │ │ │ + bl 0xfebe0a90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vmla.f d23, d0, d0[3] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [r2], #616 @ 0x268 │ │ │ │ + ldc2l 0, cr15, [r8], #616 @ 0x268 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, lr, ror #12 │ │ │ │ + @ instruction: 0x008866ba │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0b34 │ │ │ │ + bl 0xfebe0ae8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vsra.s64 d20, d24, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [r6], #616 @ 0x268 │ │ │ │ + stc2l 0, cr15, [ip], {154} @ 0x9a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r6, lsl r6 │ │ │ │ + addeq r6, r8, r2, ror #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0b8c │ │ │ │ + bl 0xfebe0b40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vmla.f d22, d16, d0[2] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [sl], {154} @ 0x9a │ │ │ │ + stc2 0, cr15, [r0], #616 @ 0x268 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008865be │ │ │ │ + addeq r6, r8, sl, lsl #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0be4 │ │ │ │ + bl 0xfebe0b98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vbic.i32 d21, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrrc2 0, 9, pc, lr, cr10 @ │ │ │ │ + ldc2l 0, cr15, [r4], #-616 @ 0xfffffd98 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r6, ror #10 │ │ │ │ + @ instruction: 0x008865b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe0c3c │ │ │ │ + bl 0xfebe0bf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strls r9, [r1], #-3078 @ 0xfffff3fa │ │ │ │ movwls r9, #3079 @ 0xc07 │ │ │ │ strls r4, [r2], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf0b0460a │ │ │ │ - @ instruction: 0xb004fab5 │ │ │ │ + andlt pc, r4, fp, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe0c74 │ │ │ │ + bl 0xfebe0c28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461a4694 │ │ │ │ stcls 6, cr4, [r6], {99} @ 0x63 │ │ │ │ stcls 4, cr9, [r7], {1} │ │ │ │ strls r9, [r2], #-256 @ 0xffffff00 │ │ │ │ - blx 0xfe6c5d50 │ │ │ │ + blx 0xfec45d04 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe0cac │ │ │ │ + bl 0xfebe0c60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x460b469c │ │ │ │ strls r9, [r1], #-3078 @ 0xfffff3fa │ │ │ │ andls r9, r0, #1792 @ 0x700 │ │ │ │ strls r4, [r2], #-1634 @ 0xfffff99e │ │ │ │ - blx 0x1fc5d88 │ │ │ │ + blx 0xfe545d3c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ @@ -124412,383 +124393,383 @@ │ │ │ │ strmi r6, [ip], -r3, lsl #26 │ │ │ │ andne lr, r3, #3424256 @ 0x344000 │ │ │ │ stmiavs r5!, {r0, r1, r3, r4, sl, fp, sp, lr} │ │ │ │ @ instruction: 0xf013430a │ │ │ │ tstle r3, lr, lsl #6 │ │ │ │ tsteq r5, r2, asr #20 │ │ │ │ strble r0, [r5], #-1737 @ 0xfffff937 │ │ │ │ - b 0x1123c9c │ │ │ │ + b 0x1123c50 │ │ │ │ andmi r0, fp, r5, lsl #6 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ stmdavs r5!, {r4, r5, r8, ip, lr, pc} │ │ │ │ svclt 0x00d42d07 │ │ │ │ strcs r2, [r1, #-1280] @ 0xfffffb00 │ │ │ │ svclt 0x00182900 │ │ │ │ - bllt 0xfebd2f34 │ │ │ │ - mcr2 0, 0, pc, cr4, cr0, {0} @ │ │ │ │ + bllt 0xfebd2ee8 │ │ │ │ + mcr2 0, 0, pc, cr14, cr0, {0} @ │ │ │ │ stmdavs r6!, {r3, r4, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf099bbc6 │ │ │ │ - strmi pc, [r0], r9, asr #24 │ │ │ │ - mcrr2 0, 9, pc, r6, cr9 @ │ │ │ │ + pkhtbmi pc, r0, pc, asr #24 @ │ │ │ │ + mrrc2 0, 9, pc, ip, cr9 @ │ │ │ │ @ instruction: 0xf0994607 │ │ │ │ - stmiavs r1!, {r0, r1, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r3, r4, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #13829 @ 0x3605 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ - ldc2 7, cr15, [lr, #916] @ 0x394 │ │ │ │ + stc2 7, cr15, [r6, #916]! @ 0x394 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ @ instruction: 0x46404632 │ │ │ │ - ldc2 7, cr15, [r8, #916] @ 0x394 │ │ │ │ + stc2 7, cr15, [r0, #916]! @ 0x394 │ │ │ │ strbmi r6, [r2], -r3, lsr #16 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ @ instruction: 0xf0a200db │ │ │ │ - stmdbvs r1!, {r0, r1, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r2], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7e54628 │ │ │ │ - andcs pc, r1, r5, lsl #28 │ │ │ │ + andcs pc, r1, sp, lsl #28 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ldc2 0, cr15, [r0], {153} @ 0x99 │ │ │ │ + stc2 0, cr15, [r6], #-612 @ 0xfffffd9c │ │ │ │ @ instruction: 0xf0994681 │ │ │ │ - strmi pc, [r6], -sp, lsl #24 │ │ │ │ - stc2 0, cr15, [sl], {153} @ 0x99 │ │ │ │ + strmi pc, [r6], -r3, lsr #24 │ │ │ │ + stc2 0, cr15, [r0], #-612 @ 0xfffffd9c │ │ │ │ @ instruction: 0xf0994682 │ │ │ │ - strmi pc, [r7], -r7, lsl #24 │ │ │ │ - stc2 0, cr15, [r4], {153} @ 0x99 │ │ │ │ + @ instruction: 0x4607fc1d │ │ │ │ + ldc2 0, cr15, [sl], {153} @ 0x99 │ │ │ │ stmiavs r1!, {r0, r1, r5, fp, sp, lr}^ │ │ │ │ - blcs 0x25b5d4 │ │ │ │ + blcs 0x25b588 │ │ │ │ movweq pc, #12367 @ 0x304f @ │ │ │ │ andcs sp, r1, #44, 26 @ 0xb00 │ │ │ │ @ instruction: 0xf7e54650 │ │ │ │ - stmiavs r1!, {r0, r1, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r1, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #13866 @ 0x362a │ │ │ │ @ instruction: 0xf7e54630 │ │ │ │ - stmdavs r3!, {r0, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46324651 │ │ │ │ strbmi r3, [r0], -r8, lsl #22 │ │ │ │ @ instruction: 0xf0a200db │ │ │ │ - stmiavs r1!, {r0, r1, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7e54648 │ │ │ │ - stmdavs r3!, {r0, r1, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ ldrtmi r3, [r8], -r8, lsl #22 │ │ │ │ @ instruction: 0xf0a200db │ │ │ │ - stmdbvs r1!, {r0, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r1, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #13888 @ 0x3640 │ │ │ │ @ instruction: 0xf7e52200 │ │ │ │ - stmdbvs r1!, {r0, r1, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r1, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7e54638 │ │ │ │ - str pc, [r6, sp, lsr #27]! │ │ │ │ + @ instruction: 0xe7a6fdb5 │ │ │ │ ldrbmi r4, [r0], -sl, lsr #12 │ │ │ │ - stc2 7, cr15, [lr, #-916]! @ 0xfffffc6c │ │ │ │ + ldc2 7, cr15, [r6, #-916]! @ 0xfffffc6c │ │ │ │ ldrtmi r6, [r0], -r1, ror #17 │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - stc2 7, cr15, [r8, #-916]! @ 0xfffffc6c │ │ │ │ + ldc2 7, cr15, [r0, #-916]! @ 0xfffffc6c │ │ │ │ ldrbmi r6, [r1], -r3, lsr #16 │ │ │ │ @ instruction: 0x46404632 │ │ │ │ @ instruction: 0xf0a200db │ │ │ │ - stmiavs r1!, {r0, r1, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r8], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7e52303 │ │ │ │ - stmdavs r3!, {r0, r1, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ sbcseq r4, fp, r8, lsr r6 │ │ │ │ - blx 0xfe245efa │ │ │ │ + blx 0xfe7c5eae │ │ │ │ svclt 0x0000e7d3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0e7c │ │ │ │ + bl 0xfebe0e30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6494611 │ │ │ │ - @ instruction: 0xf2c054b1 │ │ │ │ + vmls.i d21, d0, d1[5] │ │ │ │ ldrmi r0, [sl], -r8, lsl #8 │ │ │ │ - blls 0x22ec9c │ │ │ │ + blls 0x22ec50 │ │ │ │ @ instruction: 0xf0ac9500 │ │ │ │ - ldrdlt pc, [r3], -r3 │ │ │ │ + andlt pc, r3, r9, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0ebc │ │ │ │ + bl 0xfebe0e70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6494611 │ │ │ │ - vaddhn.i16 d22, q0, │ │ │ │ + @ instruction: 0xf2c054b9 │ │ │ │ ldrmi r0, [sl], -r8, lsl #8 │ │ │ │ - blls 0x22ecdc │ │ │ │ + blls 0x22ec90 │ │ │ │ @ instruction: 0xf0ac9500 │ │ │ │ - @ instruction: 0xb003fab3 │ │ │ │ + andlt pc, r3, r9, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0efc │ │ │ │ + bl 0xfebe0eb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6494611 │ │ │ │ - vmov.i32 q11, #589824 @ 0x00090000 │ │ │ │ + vaddhn.i16 d22, q0, │ │ │ │ ldrmi r0, [sl], -r8, lsl #8 │ │ │ │ - blls 0x22ed1c │ │ │ │ + blls 0x22ecd0 │ │ │ │ @ instruction: 0xf0ac9500 │ │ │ │ - mullt r3, r3, sl │ │ │ │ + andlt pc, r3, r9, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0f3c │ │ │ │ + bl 0xfebe0ef0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6494611 │ │ │ │ - vaddhn.i16 d22, q8, │ │ │ │ + vmls.i d22, d0, d1[4] │ │ │ │ ldrmi r0, [sl], -r8, lsl #8 │ │ │ │ - blls 0x22ed5c │ │ │ │ + blls 0x22ed10 │ │ │ │ @ instruction: 0xf0ac9500 │ │ │ │ - andlt pc, r3, r3, ror sl @ │ │ │ │ + andlt pc, r3, r9, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0f7c │ │ │ │ + bl 0xfebe0f30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6494611 │ │ │ │ - vaddhn.i16 d23, q0, │ │ │ │ + @ instruction: 0xf2c064b5 │ │ │ │ ldrmi r0, [sl], -r8, lsl #8 │ │ │ │ - blls 0x22ed9c │ │ │ │ + blls 0x22ed50 │ │ │ │ @ instruction: 0xf0ac9500 │ │ │ │ - andlt pc, r3, r3, asr sl @ │ │ │ │ + andlt pc, r3, r9, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe0fbc │ │ │ │ + bl 0xfebe0f70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c04cf4 │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x646058 │ │ │ │ + blx 0xbc600c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, lr, lsl #3 │ │ │ │ + ldrdeq r6, [r8], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1010 │ │ │ │ + bl 0xfebe0fc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmvn.i32 q10, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9ecf09a │ │ │ │ + blx 0x146060 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, lsr r1 │ │ │ │ + addeq r6, r8, r6, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1064 │ │ │ │ + bl 0xfebe1018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c01cdc │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9c2f09a │ │ │ │ + @ instruction: 0xf9d8f09a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r6, ror #1 │ │ │ │ + addeq r6, r8, r2, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe10b8 │ │ │ │ + bl 0xfebe106c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmov.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf998f09a │ │ │ │ + @ instruction: 0xf9aef09a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r6, r8, r2, r0 │ │ │ │ + ldrdeq r6, [r8], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe110c │ │ │ │ + bl 0xfebe10c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d23, d16, d0[3] │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf96ef09a │ │ │ │ + @ instruction: 0xf984f09a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, lr, lsr r0 │ │ │ │ + addeq r6, r8, sl, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe1160 │ │ │ │ + bl 0xfebe1114 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x54df28 │ │ │ │ + blmi 0x54dedc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d7, d3 │ │ │ │ @ instruction: 0xf2c00cf0 │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ mvnsvs pc, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xf940f09a │ │ │ │ + @ instruction: 0xf956f09a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, sl, ror #31 │ │ │ │ + addeq r6, r8, r6, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe11c0 │ │ │ │ + bl 0xfebe1174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x54df88 │ │ │ │ + blmi 0x54df3c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d7, d3 │ │ │ │ @ instruction: 0xf2c00cf0 │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ tstpne ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xf910f09a │ │ │ │ + @ instruction: 0xf926f09a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, sl, lsl #31 │ │ │ │ + ldrdeq r5, [r8], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe1220 │ │ │ │ + bl 0xfebe11d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x54dfe8 │ │ │ │ + blmi 0x54df9c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d7, d3 │ │ │ │ @ instruction: 0xf2c00cf0 │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ cmnpvs r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xf8e0f09a │ │ │ │ + @ instruction: 0xf8f6f09a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, sl, lsr #30 │ │ │ │ + addeq r5, r8, r6, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe1280 │ │ │ │ + bl 0xfebe1234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x54e048 │ │ │ │ + blmi 0x54dffc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d7, d3 │ │ │ │ @ instruction: 0xf2c00cf0 │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ orreq pc, r8, r4, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xf8b0f09a │ │ │ │ + @ instruction: 0xf8c6f09a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, sl, asr #29 │ │ │ │ + addeq r5, r8, r6, lsl pc │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdmi pc, [r8], #128 @ 0x80 │ │ │ │ strcs pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ strmi fp, [sp], -ip, ror #3 │ │ │ │ @@ -124797,107 +124778,107 @@ │ │ │ │ @ instruction: 0xf0144313 │ │ │ │ tstle r1, lr, lsl #8 │ │ │ │ ldrle r0, [r2], #-1754 @ 0xfffff926 │ │ │ │ andsmi r6, ip, ip, lsr #17 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ stmiavs fp!, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ andle r2, sl, r3, lsl #22 │ │ │ │ - blx 0x54615e │ │ │ │ + blx 0x7c6112 │ │ │ │ andcs fp, r1, r8, ror r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x462087f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf09987f0 │ │ │ │ - @ instruction: 0x4607f915 │ │ │ │ - @ instruction: 0xf912f099 │ │ │ │ + strmi pc, [r7], -fp, lsr #18 │ │ │ │ + @ instruction: 0xf928f099 │ │ │ │ strmi r6, [r6], -fp, ror #17 │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ @ instruction: 0xf04f8093 │ │ │ │ @ instruction: 0xf6cf0900 │ │ │ │ strd r7, [r2], #-159 @ 0xffffff61 │ │ │ │ - @ instruction: 0xf906f099 │ │ │ │ + @ instruction: 0xf91cf099 │ │ │ │ @ instruction: 0xf0994680 │ │ │ │ - andcs pc, r8, #49152 @ 0xc000 │ │ │ │ + andcs pc, r8, #409600 @ 0x64000 │ │ │ │ ldrtmi r4, [r9], -r2, lsl #13 │ │ │ │ @ instruction: 0xf09d4640 │ │ │ │ - @ instruction: 0xf04ffd15 │ │ │ │ + @ instruction: 0xf04ffd2b │ │ │ │ @ instruction: 0x464122ff │ │ │ │ @ instruction: 0xf09d4640 │ │ │ │ - @ instruction: 0xf04ffb89 │ │ │ │ + @ instruction: 0xf04ffb9f │ │ │ │ @ instruction: 0x463112ff │ │ │ │ @ instruction: 0xf09d4650 │ │ │ │ - ldrbmi pc, [r2], -r3, lsl #23 @ │ │ │ │ + @ instruction: 0x4652fb99 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0xffa4640a │ │ │ │ + blx 0xfffc63be │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf09d4630 │ │ │ │ - @ instruction: 0xf04ffd5d │ │ │ │ + @ instruction: 0xf04ffd73 │ │ │ │ @ instruction: 0x463112ff │ │ │ │ @ instruction: 0xf09d4630 │ │ │ │ - @ instruction: 0xf04ffb73 │ │ │ │ + @ instruction: 0xf04ffb89 │ │ │ │ @ instruction: 0x463922ff │ │ │ │ @ instruction: 0xf09d4650 │ │ │ │ - ldrbmi pc, [r2], -sp, ror #22 @ │ │ │ │ + ldrbmi pc, [r2], -r3, lsl #23 @ │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0xff4c6436 │ │ │ │ + blx 0xffa463ea │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - @ instruction: 0xf9f8f09d │ │ │ │ + blx 0x4463f0 │ │ │ │ stmdavs r9!, {r1, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - blx 0xfe8c8168 │ │ │ │ + blx 0xfeac811c │ │ │ │ strcc r4, [r1], #-1570 @ 0xfffff9de │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ @ instruction: 0xf7e54638 │ │ │ │ - stmiavs sl!, {r0, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs sl!, {r0, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r8], -r2, lsl #6 │ │ │ │ strtmi r2, [r2], -r0, lsl #20 │ │ │ │ ldrmi fp, [r9], -ip, lsl #30 │ │ │ │ addmi r2, ip, #4, 2 │ │ │ │ stmdavs r9!, {r0, r1, r4, r7, r9, fp, ip, lr, pc}^ │ │ │ │ - blx 0xc8190 │ │ │ │ + blx 0x2c8144 │ │ │ │ stmdavs r9!, {r1, r8, r9, sp} │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf9faf7e5 │ │ │ │ - blcs 0xa45b8 │ │ │ │ + blx 0x148150 │ │ │ │ + blcs 0xa456c │ │ │ │ @ instruction: 0xf099d0a6 │ │ │ │ - strmi pc, [r0], sp, lsr #17 │ │ │ │ - @ instruction: 0xf8aaf099 │ │ │ │ + strmi pc, [r0], r3, asr #17 │ │ │ │ + @ instruction: 0xf8c0f099 │ │ │ │ pkhbtmi r2, r2, r0, lsl #4 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - ldc2 0, cr15, [ip], #628 @ 0x274 │ │ │ │ + ldc2l 0, cr15, [r2], {157} @ 0x9d │ │ │ │ @ instruction: 0x46504631 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - blx 0xcc64a6 │ │ │ │ + blx 0x124645a │ │ │ │ @ instruction: 0x46414652 │ │ │ │ @ instruction: 0xf09d4640 │ │ │ │ - andscs pc, r0, #150528 @ 0x24c00 │ │ │ │ + andscs pc, r0, #173056 @ 0x2a400 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - stc2 0, cr15, [sl, #-628] @ 0xfffffd8c │ │ │ │ + stc2 0, cr15, [r0, #-628]! @ 0xfffffd8c │ │ │ │ ldr r4, [r2, sl, asr #12]! │ │ │ │ stmdaeq r1, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7e56869 │ │ │ │ - stmdavs r9!, {r0, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strbmi r2, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e54630 │ │ │ │ - strtmi pc, [r2], -pc, asr #19 │ │ │ │ + @ instruction: 0x4622f9d7 │ │ │ │ stmdavs r9!, {r1, sl, ip, sp}^ │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - blx 0x15c8200 │ │ │ │ + blx 0x17c81b4 │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ ldrtmi r4, [r8], -r2, asr #12 │ │ │ │ - blx 0x144820c │ │ │ │ + blx 0x16481c0 │ │ │ │ movwcs r6, #10409 @ 0x28a9 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ svclt 0x000c2900 │ │ │ │ tstcs r4, r9, lsl r6 │ │ │ │ - blle 0xff7dacbc │ │ │ │ + blle 0xff7dac70 │ │ │ │ svclt 0x0000e747 │ │ │ │ ldmibvs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldrblt sp, [r0, #47]! @ 0x2f │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -124911,1173 +124892,1173 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf012bdf0 │ │ │ │ mvnsle r0, r0, lsl r1 │ │ │ │ tstlt fp, r3, ror #18 │ │ │ │ strbteq r6, [r9], r5, ror #17 │ │ │ │ strb sp, [ip, pc, ror #9]! │ │ │ │ - blx 0xc46324 │ │ │ │ + blx 0xec62d8 │ │ │ │ andcs fp, r1, r0, lsl #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4618bdf0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strne lr, [r4, #-2516] @ 0xfffff62c │ │ │ │ strmi r2, [r5], #-1 │ │ │ │ - @ instruction: 0xf958f7e5 │ │ │ │ + @ instruction: 0xf960f7e5 │ │ │ │ strmi r6, [r6], -r3, ror #18 │ │ │ │ rsceq r6, sp, r1, ror #17 │ │ │ │ svclt 0x00181e18 │ │ │ │ @ instruction: 0xf7e52001 │ │ │ │ - stmdbvs r3!, {r0, r1, r2, r3, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r3!, {r0, r1, r2, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ stmiavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ svclt 0x00181e18 │ │ │ │ @ instruction: 0xf7e52001 │ │ │ │ - stmib sp, {r0, r1, r2, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, r3, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r5, [r2], -r0, lsl #10 │ │ │ │ ldmib r4, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6493500 │ │ │ │ - vmvn.i32 q8, #589824 @ 0x00090000 │ │ │ │ + vaddhn.i16 d16, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - b 0x115bc10 │ │ │ │ + b 0x115bbc4 │ │ │ │ movwls r0, #9093 @ 0x2385 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0ac681b │ │ │ │ - ldrdcs pc, [r1], -r5 │ │ │ │ + andcs pc, r1, fp, ror #17 │ │ │ │ svclt 0x0000e7c0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe1570 │ │ │ │ + bl 0xfebe1524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e338 │ │ │ │ + bmi 0x44e2ec │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmov.i32 d17, #1279 @ 0x000004ff │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff12f099 │ │ │ │ + @ instruction: 0xff28f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - ldrdeq r5, [r8], r2 │ │ │ │ + addeq r5, r8, lr, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe15c0 │ │ │ │ + bl 0xfebe1574 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e388 │ │ │ │ + bmi 0x44e33c │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ @ instruction: 0xf2c01c98 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcr2 0, 7, pc, cr10, cr9, {4} @ │ │ │ │ + @ instruction: 0xff00f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, r2, lsl #23 │ │ │ │ + addeq r5, r8, lr, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe1610 │ │ │ │ + bl 0xfebe15c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e3d8 │ │ │ │ + bmi 0x44e38c │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcr2 0, 6, pc, cr2, cr9, {4} @ │ │ │ │ + mrc2 0, 6, pc, cr8, cr9, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, r2, lsr fp │ │ │ │ + addeq r5, r8, lr, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe1660 │ │ │ │ + bl 0xfebe1614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e428 │ │ │ │ + bmi 0x44e3dc │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmull.s8 q9, d16, d16 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mrc2 0, 4, pc, cr10, cr9, {4} │ │ │ │ + mrc2 0, 5, pc, cr0, cr9, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, r2, ror #21 │ │ │ │ + addeq r5, r8, lr, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe16b0 │ │ │ │ + bl 0xfebe1664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e478 │ │ │ │ + bmi 0x44e42c │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mrc2 0, 3, pc, cr2, cr9, {4} │ │ │ │ + mcr2 0, 4, pc, cr8, cr9, {4} @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - umulleq r5, r8, r2, sl │ │ │ │ + ldrdeq r5, [r8], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe1700 │ │ │ │ + bl 0xfebe16b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e4c8 │ │ │ │ + bmi 0x44e47c │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d18, d3 │ │ │ │ vmull.s8 q11, d16, d0 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcr2 0, 2, pc, cr10, cr9, {4} @ │ │ │ │ + mcr2 0, 3, pc, cr0, cr9, {4} @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, r2, asr #20 │ │ │ │ + addeq r5, r8, lr, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe1750 │ │ │ │ + bl 0xfebe1704 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e518 │ │ │ │ + bmi 0x44e4cc │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d18, d3 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcr2 0, 1, pc, cr2, cr9, {4} @ │ │ │ │ + mrc2 0, 1, pc, cr8, cr9, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - strdeq r5, [r8], r2 │ │ │ │ + addeq r5, r8, lr, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe17a0 │ │ │ │ + bl 0xfebe1754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e568 │ │ │ │ + bmi 0x44e51c │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d18, d3 │ │ │ │ vmull.s8 , d16, d8 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [sl, #612]! @ 0x264 │ │ │ │ + mrc2 0, 0, pc, cr0, cr9, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, r2, lsr #19 │ │ │ │ + addeq r5, r8, lr, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe17f0 │ │ │ │ + bl 0xfebe17a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e5b8 │ │ │ │ + bmi 0x44e56c │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmull.s8 q8, d0, d12 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r2, #612] @ 0x264 │ │ │ │ + stc2l 0, cr15, [r8, #612]! @ 0x264 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, r2, asr r9 │ │ │ │ + umulleq r5, r8, lr, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe1840 │ │ │ │ + bl 0xfebe17f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e608 │ │ │ │ + bmi 0x44e5bc │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ @ instruction: 0xf2c00c90 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [sl, #612]! @ 0x264 │ │ │ │ + stc2l 0, cr15, [r0, #612] @ 0x264 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, r2, lsl #18 │ │ │ │ + addeq r5, r8, lr, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1890 │ │ │ │ + bl 0xfebe1844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ biceq pc, ip, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - stc2 0, cr15, [r4, #612] @ 0x264 │ │ │ │ + ldc2 0, cr15, [sl, #612] @ 0x264 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008858b8 │ │ │ │ + addeq r5, r8, r4, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe18dc │ │ │ │ + bl 0xfebe1890 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppcs r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - ldc2l 0, cr15, [lr, #-612] @ 0xfffffd9c │ │ │ │ + ldc2l 0, cr15, [r4, #-612]! @ 0xfffffd9c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, ip, ror #16 │ │ │ │ + @ instruction: 0x008858b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1928 │ │ │ │ + bl 0xfebe18dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ mvncc pc, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - ldc2 0, cr15, [r8, #-612]! @ 0xfffffd9c │ │ │ │ + stc2l 0, cr15, [lr, #-612] @ 0xfffffd9c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r0, lsr #16 │ │ │ │ + addeq r5, r8, ip, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1974 │ │ │ │ + bl 0xfebe1928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ bicvc pc, r4, r3, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - ldc2 0, cr15, [r2, #-612] @ 0xfffffd9c │ │ │ │ + stc2 0, cr15, [r8, #-612]! @ 0xfffffd9c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r8], r4 │ │ │ │ + addeq r5, r8, r0, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe19c0 │ │ │ │ + bl 0xfebe1974 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppne r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - stc2l 0, cr15, [ip], #612 @ 0x264 │ │ │ │ + stc2 0, cr15, [r2, #-612] @ 0xfffffd9c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r8, lsl #15 │ │ │ │ + ldrdeq r5, [r8], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1a0c │ │ │ │ + bl 0xfebe19c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ bicscs pc, ip, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - stc2l 0, cr15, [r6], {153} @ 0x99 │ │ │ │ + ldc2l 0, cr15, [ip], {153} @ 0x99 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, ip, lsr r7 │ │ │ │ + addeq r5, r8, r8, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1a58 │ │ │ │ + bl 0xfebe1a0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppeq r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - stc2 0, cr15, [r0], #612 @ 0x264 │ │ │ │ + ldc2 0, cr15, [r6], #612 @ 0x264 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r8], r0 │ │ │ │ + addeq r5, r8, ip, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1aa4 │ │ │ │ + bl 0xfebe1a58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ bicsne pc, r4, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - ldc2l 0, cr15, [sl], #-612 @ 0xfffffd9c │ │ │ │ + ldc2 0, cr15, [r0], {153} @ 0x99 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r4, lsr #13 │ │ │ │ + strdeq r5, [r8], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1af0 │ │ │ │ + bl 0xfebe1aa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ msrcc (UNDEF: 96), r4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - mrrc2 0, 9, pc, r4, cr9 @ │ │ │ │ + stc2l 0, cr15, [sl], #-612 @ 0xfffffd9c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r8, asr r6 │ │ │ │ + addeq r5, r8, r4, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1b3c │ │ │ │ + bl 0xfebe1af0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ vhadd.s8 d27, d23, d2 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldrbtmi r2, [ip], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ bicsne pc, r8, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0996808 │ │ │ │ - andlt pc, r2, r9, lsr #24 │ │ │ │ + andlt pc, r2, pc, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r5, r8, r6, lsl #12 │ │ │ │ + addeq r5, r8, r2, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1b94 │ │ │ │ + bl 0xfebe1b48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ vhadd.s8 d27, d23, d2 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldrbtmi r2, [ip], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ cmppcs ip, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0996808 │ │ │ │ - strdlt pc, [r2], -sp │ │ │ │ + andlt pc, r2, r3, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r5, r8, lr, lsr #11 │ │ │ │ + strdeq r5, [r8], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1bec │ │ │ │ + bl 0xfebe1ba0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ vhadd.s8 d27, d23, d2 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldrbtmi r2, [ip], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ mvncs pc, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0996808 │ │ │ │ - ldrdlt pc, [r2], -r1 │ │ │ │ + andlt pc, r2, r7, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r5, r8, r6, asr r5 │ │ │ │ + addeq r5, r8, r2, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1c44 │ │ │ │ + bl 0xfebe1bf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ vhadd.s8 d27, d23, d2 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldrbtmi r2, [ip], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ bicvc pc, r8, r2, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0996808 │ │ │ │ - andlt pc, r2, r5, lsr #23 │ │ │ │ + @ instruction: 0xb002fbbb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq r5, [r8], lr │ │ │ │ + addeq r5, r8, sl, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1c9c │ │ │ │ + bl 0xfebe1c50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ vhadd.s8 d27, d23, d2 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldrbtmi r2, [ip], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ cmppeq ip, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0996808 │ │ │ │ - andlt pc, r2, r9, ror fp @ │ │ │ │ + andlt pc, r2, pc, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r5, r8, r6, lsr #9 │ │ │ │ + strdeq r5, [r8], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1cf4 │ │ │ │ + bl 0xfebe1ca8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ vhadd.s8 d27, d23, d2 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldrbtmi r2, [ip], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ bicseq pc, r0, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0996808 │ │ │ │ - andlt pc, r2, sp, asr #22 │ │ │ │ + andlt pc, r2, r3, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r5, r8, lr, asr #8 │ │ │ │ + umulleq r5, r8, sl, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1d4c │ │ │ │ + bl 0xfebe1d00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x61b8f644 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0xa46dde │ │ │ │ + blx 0xfc6d92 │ │ │ │ + andcs fp, r0, r3 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + @ instruction: 0xf04f0c00 │ │ │ │ + ldclt 14, cr0, [r0, #-0] │ │ │ │ + addeq r5, r8, r8, asr #8 │ │ │ │ + vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ + bl 0xfebe1d4c │ │ │ │ + @ instruction: 0xf8cc0c0c │ │ │ │ + stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ + svcpl 0x0070ee1d │ │ │ │ + strmi fp, [fp], -r3, lsl #1 │ │ │ │ + stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ + biceq pc, r8, r5, asr #4 │ │ │ │ + orrseq pc, r4, r0, asr #5 │ │ │ │ + stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ + stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ + strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ + blx 0x646dde │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq r5, [r8], ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe1d98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ - biceq pc, r8, r5, asr #4 │ │ │ │ + msrmi (UNDEF: 108), r3 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0xc6e2a │ │ │ │ + blx 0xffcc6e28 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008853b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe1de4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ - msrmi (UNDEF: 108), r3 │ │ │ │ + mvnsmi pc, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0xff746e74 │ │ │ │ + blx 0xff346e74 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r5, r8, r4, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe1e30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ - mvnsmi pc, r3, asr #4 │ │ │ │ + bicvc pc, r0, r4, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0xfedc6ec0 │ │ │ │ + blx 0xfe9c6ec0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r5, r8, r8, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe1e7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ - bicvc pc, r0, r4, asr #12 │ │ │ │ + cmnpvs ip, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0xfe446f0c │ │ │ │ + blx 0x2046f0c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r5, r8, ip, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe1ec8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ - cmnpvs ip, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, r4, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0x1ac6f58 │ │ │ │ + blx 0x16c6f58 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r5, r8, r0, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe1f14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ - orrvc pc, r4, r3, asr #4 │ │ │ │ + orreq pc, ip, r3, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0x1146fa4 │ │ │ │ + blx 0xd46fa4 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r5, r8, r4, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe1f60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ - orreq pc, ip, r3, asr #12 │ │ │ │ + tstpvc r0, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0x7c6ff0 │ │ │ │ + blx 0x3c6ff0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r5, r8, r8, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe1fac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ - tstpvc r0, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf9f6f099 │ │ │ │ + @ instruction: 0xf9e6f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq r5, r8, ip, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe1ff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ - tstpeq r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpne r0, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf9d0f099 │ │ │ │ + @ instruction: 0xf9c0f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r5, r8, r0, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe2044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ - tstpne r0, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r4, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf9aaf099 │ │ │ │ + @ instruction: 0xf99af099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r5, r8, r4, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe2090 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ - cmnppl r4, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnspl pc, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf984f099 │ │ │ │ + @ instruction: 0xf974f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strheq r5, [r8], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe20dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ - mvnspl pc, r3, asr #4 │ │ │ │ + cmppcc r4, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf95ef099 │ │ │ │ + @ instruction: 0xf94ef099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r5, r8, ip, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe2128 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ - cmppcc r4, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppne r4, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf938f099 │ │ │ │ + @ instruction: 0xf928f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r5, r8, r0, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe2174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ - cmppne r4, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r0, r7, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf912f099 │ │ │ │ + @ instruction: 0xf902f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq r4, [r8], r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe21c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ - bicscs pc, r0, r7, asr #4 │ │ │ │ + biceq pc, r0, r7, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf8ecf099 │ │ │ │ + @ instruction: 0xf8dcf099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r4, r8, r8, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe220c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ - biceq pc, r0, r7, asr #4 │ │ │ │ + teqpeq ip, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf8c6f099 │ │ │ │ + @ instruction: 0xf8b6f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r4, r8, ip, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe2258 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ - teqpeq ip, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x71b8f646 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf8a0f099 │ │ │ │ + @ instruction: 0xf890f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq r4, [r8], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe22a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ - @ instruction: 0x71b8f646 │ │ │ │ + teqpvc r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf87af099 │ │ │ │ + @ instruction: 0xf86af099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r4, r8, r4, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe22f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ - teqpvc r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ - orrseq pc, r4, r0, asr #5 │ │ │ │ - stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ - stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ - strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf854f099 │ │ │ │ - andcs fp, r0, r3 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - @ instruction: 0xf04f0c00 │ │ │ │ - ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r8, r8, asr lr │ │ │ │ - vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe233c │ │ │ │ - @ instruction: 0xf8cc0c0c │ │ │ │ - stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ - svcpl 0x0070ee1d │ │ │ │ - strmi fp, [fp], -r3, lsl #1 │ │ │ │ - stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ asrsvs pc, r6, #12 @ │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf82ef099 │ │ │ │ + @ instruction: 0xf844f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r8, ip, lsl #28 │ │ │ │ + addeq r4, r8, r8, asr lr │ │ │ │ @ instruction: 0xf09f4611 │ │ │ │ - svclt 0x0000bf07 │ │ │ │ + svclt 0x0000bf1d │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr12, [r8], {112} @ 0x70 │ │ │ │ msrmi (UNDEF: 104), r4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andmi pc, r4, ip, asr r8 @ │ │ │ │ stmdane r2!, {r0, r1, r5, r7, fp, ip} │ │ │ │ @ instruction: 0xf85d6808 │ │ │ │ - @ instruction: 0xf0984b04 │ │ │ │ - svclt 0x0000bff3 │ │ │ │ - addeq r4, r8, r0, asr #27 │ │ │ │ + @ instruction: 0xf0994b04 │ │ │ │ + svclt 0x0000b809 │ │ │ │ + addeq r4, r8, ip, lsl #28 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr12, [r8], {112} @ 0x70 │ │ │ │ mvnmi pc, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andmi pc, r4, ip, asr r8 @ │ │ │ │ stmdane r2!, {r0, r1, r5, r7, fp, ip} │ │ │ │ @ instruction: 0xf85d6808 │ │ │ │ @ instruction: 0xf0984b04 │ │ │ │ - svclt 0x0000bfdd │ │ │ │ - umulleq r4, r8, r4, sp │ │ │ │ + svclt 0x0000bff3 │ │ │ │ + addeq r4, r8, r0, ror #27 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stcmi 6, cr15, [r8], #-268 @ 0xfffffef4 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bfc5 │ │ │ │ - addeq r4, r8, r8, ror #26 │ │ │ │ + svclt 0x0000bfdb │ │ │ │ + @ instruction: 0x00884db4 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldcpl 6, cr15, [r0], #-268 @ 0xfffffef4 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bfad │ │ │ │ - addeq r4, r8, r8, lsr sp │ │ │ │ + svclt 0x0000bfc3 │ │ │ │ + addeq r4, r8, r4, lsl #27 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stccc 6, cr15, [r4], #268 @ 0x10c │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bf95 │ │ │ │ - addeq r4, r8, r8, lsl #26 │ │ │ │ + svclt 0x0000bfab │ │ │ │ + addeq r4, r8, r4, asr sp │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stcmi 6, cr15, [ip], #268 @ 0x10c │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bf7d │ │ │ │ - ldrdeq r4, [r8], r8 │ │ │ │ + svclt 0x0000bf93 │ │ │ │ + addeq r4, r8, r4, lsr #26 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldcvs 6, cr15, [ip], #268 @ 0x10c │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bf65 │ │ │ │ - addeq r4, r8, r8, lsr #25 │ │ │ │ + svclt 0x0000bf7b │ │ │ │ + strdeq r4, [r8], r4 @ │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ mcrrvc 6, 4, pc, r0, cr3 @ │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bf4d │ │ │ │ - addeq r4, r8, r8, ror ip │ │ │ │ + svclt 0x0000bf63 │ │ │ │ + addeq r4, r8, r4, asr #25 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldcpl 6, cr15, [r4], #268 @ 0x10c │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bf35 │ │ │ │ - addeq r4, r8, r8, asr #24 │ │ │ │ + svclt 0x0000bf4b │ │ │ │ + umulleq r4, r8, r4, ip │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldcvs 6, cr15, [r8], #-268 @ 0xfffffef4 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bf1d │ │ │ │ - addeq r4, r8, r8, lsl ip │ │ │ │ + svclt 0x0000bf33 │ │ │ │ + addeq r4, r8, r4, ror #24 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ stcvs 1, cr11, [r3, #-780] @ 0xfffffcf4 │ │ │ │ stmdavs sp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ tstle r3, lr, lsl #6 │ │ │ │ @ instruction: 0x43296849 │ │ │ │ strle r0, [sp], #-1739 @ 0xfffff935 │ │ │ │ vadd.i8 q11, q13, │ │ │ │ - vsubw.s8 q9, q8, d28 │ │ │ │ + vrsra.s64 d18, d12, #64 │ │ │ │ @ instruction: 0xf0050333 │ │ │ │ @ instruction: 0xf8530501 │ │ │ │ svccs 0x00007021 │ │ │ │ @ instruction: 0xf045bf08 │ │ │ │ teqlt sp, r1, lsl #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - @ instruction: 0xf9c0f00f │ │ │ │ + @ instruction: 0xf9caf00f │ │ │ │ andcs fp, r1, r8, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - @ instruction: 0xf09783f8 │ │ │ │ - @ instruction: 0x4606fffd │ │ │ │ - @ instruction: 0xffc6f097 │ │ │ │ + @ instruction: 0xf09883f8 │ │ │ │ + @ instruction: 0x4606f813 │ │ │ │ + @ instruction: 0xffdcf097 │ │ │ │ @ instruction: 0xf0974680 │ │ │ │ - stmdavs r1!, {r0, r1, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #9857 @ 0x2681 │ │ │ │ strtmi r4, [sl], -r0, asr #12 │ │ │ │ - @ instruction: 0xf904f7e4 │ │ │ │ + @ instruction: 0xf90cf7e4 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ strbmi r6, [r8], -r1, ror #16 │ │ │ │ - @ instruction: 0xf8fef7e4 │ │ │ │ + @ instruction: 0xf906f7e4 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmiavs r2!, {r3, r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0x46304631 │ │ │ │ vpmax.s8 d15, d2, d8 │ │ │ │ @ instruction: 0xf09e17d3 │ │ │ │ - strtmi pc, [sl], -r7, lsr #31 │ │ │ │ + @ instruction: 0x462affbd │ │ │ │ stmdavs r1!, {r0, r1, r8, r9, sp} │ │ │ │ @ instruction: 0xf7e44630 │ │ │ │ - @ instruction: 0x4649f9b3 │ │ │ │ + @ instruction: 0x4649f9bb │ │ │ │ @ instruction: 0x47b84630 │ │ │ │ ldrtmi r6, [r1], -r3, ror #17 │ │ │ │ - blx 0x29ccf4 │ │ │ │ + blx 0x29cca8 │ │ │ │ ldrbne pc, [r3, r3, lsl #4] @ │ │ │ │ - @ instruction: 0xff96f09e │ │ │ │ + @ instruction: 0xffacf09e │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf9a2f7e4 │ │ │ │ + @ instruction: 0xf9aaf7e4 │ │ │ │ ldr r2, [fp, r1]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebe2654 │ │ │ │ + bl 0xfebe2608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ - @ instruction: 0xff84f097 │ │ │ │ + @ instruction: 0xff9af097 │ │ │ │ @ instruction: 0xf0974604 │ │ │ │ - strtmi pc, [fp], -r1, lsl #31 │ │ │ │ + qadd8mi pc, fp, r7 @ │ │ │ │ @ instruction: 0x4605463a │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - stc2 0, cr15, [r2, #628]! @ 0x274 │ │ │ │ + ldc2 0, cr15, [r8, #628]! @ 0x274 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0a140f8 │ │ │ │ - svclt 0x0000bb4b │ │ │ │ + svclt 0x0000bb61 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebe2690 │ │ │ │ + bl 0xfebe2644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ - @ instruction: 0xff66f097 │ │ │ │ + @ instruction: 0xff7cf097 │ │ │ │ @ instruction: 0xf0974604 │ │ │ │ - strtmi pc, [fp], -r3, ror #30 │ │ │ │ + qsub16mi pc, fp, r9 @ │ │ │ │ @ instruction: 0x4605463a │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - stc2l 0, cr15, [r0, #-628]! @ 0xfffffd8c │ │ │ │ + ldc2l 0, cr15, [r6, #-628]! @ 0xfffffd8c │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0a140f8 │ │ │ │ - svclt 0x0000bb2d │ │ │ │ + svclt 0x0000bb43 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebe26cc │ │ │ │ + bl 0xfebe2680 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf09e4608 │ │ │ │ - strtmi pc, [r1], -pc, ror #27 │ │ │ │ + strtmi pc, [r1], -r5, lsl #28 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0a14038 │ │ │ │ - svclt 0x0000ba8b │ │ │ │ + svclt 0x0000baa1 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0xf0ad2003 │ │ │ │ - svclt 0x0000b9a9 │ │ │ │ + svclt 0x0000b9bf │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdmi pc, [r8], #128 @ 0x80 │ │ │ │ strcs pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0x4616b174 │ │ │ │ @@ -126088,97 +126069,97 @@ │ │ │ │ tstmi sl, #655360 @ 0xa0000 │ │ │ │ strle r0, [r1], #-1746 @ 0xfffff92e │ │ │ │ strle r0, [r7, #-2011] @ 0xfffff825 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - @ instruction: 0xf8fcf00f │ │ │ │ + @ instruction: 0xf906f00f │ │ │ │ subsle r2, sl, r0, lsl #16 │ │ │ │ - blcs 0xa58fc │ │ │ │ + blcs 0xa58b0 │ │ │ │ stmdbvs r8!, {r0, r5, r6, ip, lr, pc} │ │ │ │ svclt 0x00d82801 │ │ │ │ streq pc, [r1, -r7, asr #32] │ │ │ │ teqlt r7, #195035136 @ 0xba00000 │ │ │ │ @ instruction: 0xf04f2208 │ │ │ │ strdmi r3, [r2], pc @ │ │ │ │ @ instruction: 0xf1c23001 │ │ │ │ @ instruction: 0xf1a20c40 │ │ │ │ - bne 0xff54d1f4 │ │ │ │ + bne 0xff54d1a8 │ │ │ │ eoreq pc, r0, #-2147483600 @ 0x80000030 │ │ │ │ @ instruction: 0xf707fa04 │ │ │ │ @ instruction: 0xf10cfa24 │ │ │ │ vpmax.s8 d15, d2, d20 │ │ │ │ - blx 0x99c26c │ │ │ │ + blx 0x99c220 │ │ │ │ tstpmi r1, #12, 8 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ eoreq pc, r0, #-1073741776 @ 0xc0000030 │ │ │ │ - blx 0x19b8f8 │ │ │ │ + blx 0x19b8ac │ │ │ │ tstpmi r1, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ eoreq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.u8 d15, d3, d20 │ │ │ │ vpmax.s8 d15, d2, d20 │ │ │ │ @ instruction: 0xf0ab430a │ │ │ │ - @ instruction: 0x4607f8b5 │ │ │ │ + strmi pc, [r7], -fp, asr #17 │ │ │ │ @ instruction: 0xf097468a │ │ │ │ - pkhtbmi pc, r1, sp, asr #29 @ │ │ │ │ - mrc2 0, 6, pc, cr10, cr7, {4} │ │ │ │ + @ instruction: 0x4681fef3 │ │ │ │ + mrc2 0, 7, pc, cr0, cr7, {4} │ │ │ │ strmi r6, [r0], r9, lsr #16 │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7e44648 │ │ │ │ - andcs pc, r1, #1769472 @ 0x1b0000 │ │ │ │ + andcs pc, r1, #2293760 @ 0x230000 │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ @ instruction: 0xf7e44640 │ │ │ │ - @ instruction: 0xf097f815 │ │ │ │ - @ instruction: 0x4649feff │ │ │ │ + @ instruction: 0xf097f81d │ │ │ │ + @ instruction: 0x4649ff15 │ │ │ │ ldrmi r4, [r0, r4, lsl #12]! │ │ │ │ - bllt 0x1525988 │ │ │ │ + bllt 0x152593c │ │ │ │ stmdavs r9!, {r9, sp}^ │ │ │ │ strtmi r2, [r0], -r3, lsl #6 │ │ │ │ - @ instruction: 0xf8d0f7e4 │ │ │ │ + @ instruction: 0xf8d8f7e4 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ stmiavs sl!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ stmdavs r9!, {r1, r4, r7, r8, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7e44620 │ │ │ │ - andcs pc, r1, r5, asr #17 │ │ │ │ + andcs pc, r1, sp, asr #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461f87f0 │ │ │ │ bfi r4, sl, (invalid: 13:8) │ │ │ │ @ instruction: 0x462117d3 │ │ │ │ @ instruction: 0xf09e4620 │ │ │ │ - mvnsmi pc, #2576 @ 0xa10 │ │ │ │ + mvnsmi pc, #2928 @ 0xb70 │ │ │ │ movweq lr, #43631 @ 0xaa6f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - mrc2 0, 2, pc, cr8, cr14, {4} │ │ │ │ + mcr2 0, 3, pc, cr14, cr14, {4} @ │ │ │ │ @ instruction: 0x17d3e7df │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - mrc2 0, 4, pc, cr4, cr14, {4} │ │ │ │ - b 0x1c5c62c │ │ │ │ + mcr2 0, 5, pc, cr10, cr14, {4} @ │ │ │ │ + b 0x1c5c5e0 │ │ │ │ strtmi r0, [r1], -sl, lsl #6 │ │ │ │ @ instruction: 0xf09e4620 │ │ │ │ - strb pc, [r7, fp, asr #28] @ │ │ │ │ + strb pc, [r7, r1, ror #28] @ │ │ │ │ vqshl.s8 d27, d0, d10 │ │ │ │ - vsubl.s8 q9, d16, d28 │ │ │ │ + vrshr.s64 d18, d12, #64 │ │ │ │ stmdbvs ip, {r0, r1, r4, r5, r9} │ │ │ │ - bl 0x114260 │ │ │ │ + bl 0x114214 │ │ │ │ @ instruction: 0xf85d0284 │ │ │ │ ldmdbvs r2, {r2, r8, r9, fp, lr} │ │ │ │ svclt 0x0000e748 │ │ │ │ vqshl.s8 d27, d0, d10 │ │ │ │ - vsubl.s8 q9, d16, d28 │ │ │ │ + vrshr.s64 d18, d12, #64 │ │ │ │ stmdbvs ip, {r0, r1, r4, r5, r9} │ │ │ │ - bl 0x114280 │ │ │ │ + bl 0x114234 │ │ │ │ @ instruction: 0xf85d0284 │ │ │ │ ldmibvs r2, {r2, r8, r9, fp, lr}^ │ │ │ │ svclt 0x0000e73a │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2890 │ │ │ │ + bl 0xfebe2844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126186,23 +126167,23 @@ │ │ │ │ @ instruction: 0xf6401500 │ │ │ │ vaddw.s8 , q8, d16 │ │ │ │ stmiane r6!, {r2, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, r7, lsr lr @ │ │ │ │ + andlt pc, r6, sp, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - @ instruction: 0x008848ba │ │ │ │ + addeq r4, r8, r6, lsl #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe28f0 │ │ │ │ + bl 0xfebe28a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126210,23 +126191,23 @@ │ │ │ │ @ instruction: 0xf6401500 │ │ │ │ vaddw.s8 q9, q8, d24 │ │ │ │ stmiane r6!, {r2, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, r7, lsl #28 │ │ │ │ + andlt pc, r6, sp, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r4, r8, sl, asr r8 │ │ │ │ + addeq r4, r8, r6, lsr #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2950 │ │ │ │ + bl 0xfebe2904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126234,23 +126215,23 @@ │ │ │ │ vrshl.s8 d17, d0, d7 │ │ │ │ vsra.s64 d23, d20, #64 │ │ │ │ stmiane r6!, {r0, r1, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - ldrdlt pc, [r6], -r7 │ │ │ │ + andlt pc, r6, sp, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - strdeq r4, [r8], sl │ │ │ │ + addeq r4, r8, r6, asr #16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe29b0 │ │ │ │ + bl 0xfebe2964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126258,23 +126239,23 @@ │ │ │ │ @ instruction: 0xf6471500 │ │ │ │ vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ stmiane r6!, {r0, r1, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, r7, lsr #27 │ │ │ │ + @ instruction: 0xb006fdbd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - umulleq r4, r8, sl, r7 │ │ │ │ + addeq r4, r8, r6, ror #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2a10 │ │ │ │ + bl 0xfebe29c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126282,23 +126263,23 @@ │ │ │ │ @ instruction: 0xf6471500 │ │ │ │ vmla.f d17, d0, d0[0] │ │ │ │ stmiane r6!, {r0, r1, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, r7, ror sp @ │ │ │ │ + andlt pc, r6, sp, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r4, r8, sl, lsr r7 │ │ │ │ + addeq r4, r8, r6, lsl #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2a70 │ │ │ │ + bl 0xfebe2a24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126306,23 +126287,23 @@ │ │ │ │ @ instruction: 0xf6401500 │ │ │ │ vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ stmiane r6!, {r2, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, r7, asr #26 │ │ │ │ + andlt pc, r6, sp, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - ldrdeq r4, [r8], sl │ │ │ │ + addeq r4, r8, r6, lsr #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2ad0 │ │ │ │ + bl 0xfebe2a84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126330,23 +126311,23 @@ │ │ │ │ @ instruction: 0xf6401500 │ │ │ │ vaddw.s8 q9, q0, d20 │ │ │ │ stmiane r6!, {r2, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, r7, lsl sp @ │ │ │ │ + andlt pc, r6, sp, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r4, r8, sl, ror r6 │ │ │ │ + addeq r4, r8, r6, asr #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2b30 │ │ │ │ + bl 0xfebe2ae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126354,23 +126335,23 @@ │ │ │ │ vrshl.s8 d17, d0, d7 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ stmiane r6!, {r0, r1, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, r7, ror #25 │ │ │ │ + strdlt pc, [r6], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r4, r8, sl, lsl r6 │ │ │ │ + addeq r4, r8, r6, ror #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2b90 │ │ │ │ + bl 0xfebe2b44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126378,21 +126359,21 @@ │ │ │ │ @ instruction: 0xf6471500 │ │ │ │ vsra.s64 d16, d28, #64 │ │ │ │ stmiane r6!, {r0, r1, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - @ instruction: 0xb006fcb7 │ │ │ │ + andlt pc, r6, sp, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - @ instruction: 0x008845ba │ │ │ │ + addeq r4, r8, r6, lsl #12 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sp], -r6, lsl #1 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ teqmi fp, #12, 30 @ 0x30 │ │ │ │ @@ -126407,38 +126388,38 @@ │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ andle r4, r8, r3, lsr r2 │ │ │ │ andlt r2, r6, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00e81f0 │ │ │ │ - msrlt SPSR_, #2032 @ 0x7f0 │ │ │ │ + msrlt SPSR_, #2192 @ 0x890 │ │ │ │ strtmi r2, [r1], -r0, lsl #28 │ │ │ │ andeq pc, r1, pc, asr #32 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0808 │ │ │ │ @ instruction: 0xf7e30810 │ │ │ │ - @ instruction: 0x4629fdb5 │ │ │ │ + @ instruction: 0x4629fdbd │ │ │ │ andcs r4, r1, r5, lsl #12 │ │ │ │ - ldc2 7, cr15, [r0, #908]! @ 0x38c │ │ │ │ + ldc2 7, cr15, [r8, #908]! @ 0x38c │ │ │ │ @ instruction: 0x46064639 │ │ │ │ @ instruction: 0xf7e32001 │ │ │ │ - strtmi pc, [r1], -fp, lsr #27 │ │ │ │ + @ instruction: 0x4621fdb3 │ │ │ │ andcs r4, r1, r4, lsl #12 │ │ │ │ - stc2 7, cr15, [r6, #908]! @ 0x38c │ │ │ │ + stc2 7, cr15, [lr, #908]! @ 0x38c │ │ │ │ stcls 6, cr4, [lr], {34} @ 0x22 │ │ │ │ strls r4, [r4], #-1539 @ 0xfffff9fd │ │ │ │ stcls 6, cr4, [sp], {49} @ 0x31 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ vshl.s8 d24, d2, d7 │ │ │ │ @ instruction: 0xf2c004f0 │ │ │ │ @ instruction: 0xf8cd2495 │ │ │ │ stmdavs r4!, {r2, pc} │ │ │ │ @ instruction: 0xf0aa9400 │ │ │ │ - andcs pc, r1, sp, ror sp @ │ │ │ │ + mulcs r1, r3, sp │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -126458,45 +126439,45 @@ │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ andle r4, r8, r3, lsr r2 │ │ │ │ andlt r2, r4, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00e81f0 │ │ │ │ - teqplt r0, #400 @ p-variant is OBSOLETE @ 0x190 │ │ │ │ + teqplt r0, #560 @ p-variant is OBSOLETE @ 0x230 │ │ │ │ strtmi r2, [r1], -r0, lsl #28 │ │ │ │ andeq pc, r1, pc, asr #32 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0808 │ │ │ │ @ instruction: 0xf7e30810 │ │ │ │ - strtmi pc, [r9], -pc, asr #26 │ │ │ │ + @ instruction: 0x4629fd57 │ │ │ │ andcs r4, r1, r5, lsl #12 │ │ │ │ - stc2l 7, cr15, [sl, #-908] @ 0xfffffc74 │ │ │ │ + ldc2l 7, cr15, [r2, #-908] @ 0xfffffc74 │ │ │ │ @ instruction: 0x46064639 │ │ │ │ @ instruction: 0xf7e32001 │ │ │ │ - strtmi pc, [r1], -r5, asr #26 │ │ │ │ + strtmi pc, [r1], -sp, asr #26 │ │ │ │ andcs r4, r1, r4, lsl #12 │ │ │ │ - stc2l 7, cr15, [r0, #-908] @ 0xfffffc74 │ │ │ │ + stc2l 7, cr15, [r8, #-908] @ 0xfffffc74 │ │ │ │ stcls 6, cr4, [ip], {34} @ 0x22 │ │ │ │ strls r4, [r3], #-1539 @ 0xfffff9fd │ │ │ │ stcls 6, cr4, [fp], {49} @ 0x31 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd8401 │ │ │ │ @ instruction: 0xf0aa8000 │ │ │ │ - andcs pc, r1, pc, lsl ip @ │ │ │ │ + andcs pc, r1, r5, lsr ip @ │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ push {r0, r1, r3, r4, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ vst1.64 {d20}, [pc :256], r0 │ │ │ │ - bl 0xfebe2d88 │ │ │ │ + bl 0xfebe2d3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r3, #-896] @ 0xfffffc80 │ │ │ │ stmdavs lr, {r2, r3, r9, sl, lr}^ │ │ │ │ ldcvs 6, cr4, [fp], {21} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ stmdavs sl, {r0, r1, r8, ip, lr, pc} │ │ │ │ @ instruction: 0x06d34332 │ │ │ │ @@ -126504,48 +126485,48 @@ │ │ │ │ stccs 6, cr0, [r0, #-4] │ │ │ │ @ instruction: 0xf046bf08 │ │ │ │ teqlt lr, r1, lsl #12 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ldc2 0, cr15, [ip, #56]! @ 0x38 │ │ │ │ + stc2l 0, cr15, [r6, #56] @ 0x38 │ │ │ │ andcs fp, r1, r0, lsl #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - beq 0xffcc850c │ │ │ │ - bcs 0xfe6086f4 │ │ │ │ - blx 0xffc47e56 │ │ │ │ + beq 0xffcc84c0 │ │ │ │ + bcs 0xfe6086a8 │ │ │ │ + stc2 0, cr15, [r4], {151} @ 0x97 │ │ │ │ @ instruction: 0xf0974607 │ │ │ │ - strmi pc, [r1], fp, ror #23 │ │ │ │ - blx 0xffac7e62 │ │ │ │ + strmi pc, [r1], r1, lsl #24 │ │ │ │ + blx 0x47e16 │ │ │ │ strmi r2, [r0], r3, lsl #6 │ │ │ │ ldrtmi r6, [r2], -r1, ror #16 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - @ instruction: 0xf8dafd43 │ │ │ │ + @ instruction: 0xf8dafd4b │ │ │ │ ldrtmi r1, [sl], -r0 │ │ │ │ strmi r4, [r8, r8, asr #12]! │ │ │ │ stmdavs r1!, {r0, r1, r8, r9, sp}^ │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - ldc2 7, cr15, [r8, #-908]! @ 0xfffffc74 │ │ │ │ + stc2l 7, cr15, [r0, #-908] @ 0xfffffc74 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ @ instruction: 0x4640463a │ │ │ │ stmdavs r1!, {r3, r5, r7, r8, r9, sl, lr} │ │ │ │ ldrtmi r2, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e34648 │ │ │ │ - strbmi pc, [r0], -r7, lsr #27 @ │ │ │ │ + strbmi pc, [r0], -pc, lsr #27 @ │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ @ instruction: 0xf7e32201 │ │ │ │ - andcs pc, r1, r1, lsr #27 │ │ │ │ + andcs pc, r1, r9, lsr #27 │ │ │ │ svclt 0x0000e7be │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r1, #-52] @ 0xffffffcc │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @@ -126553,88 +126534,88 @@ │ │ │ │ tstle r6, lr, lsl #8 │ │ │ │ movwcs lr, #6613 @ 0x19d5 │ │ │ │ stmdavs sl!, {r0, r1, r4, r8, r9, lr} │ │ │ │ @ instruction: 0x06db4313 │ │ │ │ mcrcs 4, 0, sp, cr0, cr4, {2} │ │ │ │ stmiavs ip!, {r1, r4, r6, ip, lr, pc} │ │ │ │ streq pc, [r1], #-20 @ 0xffffffec │ │ │ │ - blls 0x2c01c4 │ │ │ │ + blls 0x2c0178 │ │ │ │ cmple r3, r3, lsl #22 │ │ │ │ ldrbeq r6, [ip, fp, ror #16] │ │ │ │ @ instruction: 0xf00ed448 │ │ │ │ - stmdacs r0, {r0, r1, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf097d03a │ │ │ │ - pkhbtmi pc, r1, r9, lsl #23 @ │ │ │ │ - blx 0xfe647f06 │ │ │ │ + strmi pc, [r1], pc, lsr #23 │ │ │ │ + blx 0xfebc7eba │ │ │ │ @ instruction: 0xf0974680 │ │ │ │ - pkhbtmi pc, r2, r3, lsl #23 @ │ │ │ │ + strmi pc, [r2], r9, lsr #23 │ │ │ │ andcs r6, r0, #6881280 @ 0x690000 │ │ │ │ strbmi r9, [r8], -r8, lsl #22 │ │ │ │ - stc2l 7, cr15, [lr], #908 @ 0x38c │ │ │ │ + ldc2l 7, cr15, [r6], #908 @ 0x38c │ │ │ │ mrrcne 11, 0, r9, r8, cr9 │ │ │ │ stmdavs r9!, {r1, r2, r3, r5, r6, ip, lr, pc} │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ - stc2l 7, cr15, [r6], #908 @ 0x38c │ │ │ │ + stc2l 7, cr15, [lr], #908 @ 0x38c │ │ │ │ ldrbmi r4, [r2], -r9, asr #12 │ │ │ │ ldrmi r4, [r0, r8, asr #12]! │ │ │ │ mrrcne 11, 0, r9, r9, cr8 @ │ │ │ │ stmdavs r9!, {r1, r2, r4, r6, ip, lr, pc}^ │ │ │ │ strbmi r2, [r0], -r1, lsl #4 │ │ │ │ - ldc2l 7, cr15, [sl], {227} @ 0xe3 │ │ │ │ + stc2l 7, cr15, [r2], #908 @ 0x38c │ │ │ │ mrrcne 11, 0, r9, sl, cr9 │ │ │ │ stmdavs r9!, {r1, r6, ip, lr, pc} │ │ │ │ ldrbmi r2, [r0], -r1, lsl #4 │ │ │ │ - ldc2l 7, cr15, [r2], {227} @ 0xe3 │ │ │ │ + ldc2l 7, cr15, [sl], {227} @ 0xe3 │ │ │ │ stmiavs r9!, {r0, r1, r8, r9, sp} │ │ │ │ andcs r4, r0, #72, 12 @ 0x4800000 │ │ │ │ - stc2l 7, cr15, [r6, #-908] @ 0xfffffc74 │ │ │ │ + stc2l 7, cr15, [lr, #-908] @ 0xfffffc74 │ │ │ │ @ instruction: 0x46414652 │ │ │ │ ldrmi r4, [r0, r0, asr #12]! │ │ │ │ movwcs r6, #14505 @ 0x38a9 │ │ │ │ strbmi r2, [r0], -r1, lsl #4 │ │ │ │ - ldc2 7, cr15, [ip, #-908]! @ 0xfffffc74 │ │ │ │ + stc2l 7, cr15, [r4, #-908] @ 0xfffffc74 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - stc2 0, cr15, [r2, #-56] @ 0xffffffc8 │ │ │ │ + stc2 0, cr15, [ip, #-56] @ 0xffffffc8 │ │ │ │ rscle r2, r9, r0, lsl #16 │ │ │ │ - blx 0x12c7fa2 │ │ │ │ + blx 0x1847f56 │ │ │ │ @ instruction: 0xf0974681 │ │ │ │ - strmi pc, [r0], r5, asr #22 │ │ │ │ - blx 0x1147fae │ │ │ │ + pkhtbmi pc, r0, fp, asr #22 @ │ │ │ │ + blx 0x16c7f62 │ │ │ │ strmi r9, [r2], r8, lsl #22 │ │ │ │ @ instruction: 0xd1ab3301 │ │ │ │ - blx 0x2c7fba │ │ │ │ + blx 0x847f6e │ │ │ │ strtmi r6, [r2], -r9, ror #16 │ │ │ │ strmi r2, [r4], -r2, lsl #6 │ │ │ │ - mcrr2 7, 14, pc, sl, cr3 @ │ │ │ │ + mrrc2 7, 14, pc, r2, cr3 @ │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xe7a547b8 │ │ │ │ - blx 0xfffc7fd0 │ │ │ │ + blx 0x547f86 │ │ │ │ strmi r6, [r4], -r9, lsr #16 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - ldc2 7, cr15, [lr], #-908 @ 0xfffffc74 │ │ │ │ + mcrr2 7, 14, pc, r6, cr3 @ │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xe7b547b8 │ │ │ │ - blx 0xffcc7fe8 │ │ │ │ + blx 0x247f9e │ │ │ │ strmi r6, [r4], -r9, ror #16 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - ldc2 7, cr15, [r2], #-908 @ 0xfffffc74 │ │ │ │ + ldc2 7, cr15, [sl], #-908 @ 0xfffffc74 │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xe7a147b8 │ │ │ │ - blx 0xff9c8000 │ │ │ │ + blx 0xfff47fb4 │ │ │ │ strmi r6, [r4], -r9, lsr #16 │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ - stc2 7, cr15, [r6], #-908 @ 0xfffffc74 │ │ │ │ + stc2 7, cr15, [lr], #-908 @ 0xfffffc74 │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xe78947b8 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ @@ -126647,95 +126628,95 @@ │ │ │ │ tstlt sp, r4, lsl #8 │ │ │ │ @ instruction: 0xf01268a2 │ │ │ │ andle r0, r7, r1, lsl #14 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f8e8bd │ │ │ │ - ldc2 0, cr15, [lr], {14} │ │ │ │ + stc2 0, cr15, [r8], #56 @ 0x38 │ │ │ │ andcs fp, r1, r8, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0978ff8 │ │ │ │ - pkhtbmi pc, r3, fp, asr #21 @ │ │ │ │ - blx 0xff6c8080 │ │ │ │ + @ instruction: 0x4683faf1 │ │ │ │ + blx 0xffc48034 │ │ │ │ @ instruction: 0xf0974682 │ │ │ │ - strmi pc, [r0], r1, lsr #21 │ │ │ │ - blx 0xfe84808c │ │ │ │ + @ instruction: 0x4680fab7 │ │ │ │ + blx 0xfedc8040 │ │ │ │ strmi r6, [r1], r1, ror #16 │ │ │ │ ldrtmi r2, [sl], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e34640 │ │ │ │ - movwcs pc, #11231 @ 0x2bdf @ │ │ │ │ + movwcs pc, #11239 @ 0x2be7 @ │ │ │ │ ldrtmi r6, [sl], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7e34648 │ │ │ │ - @ instruction: 0x464afbd9 │ │ │ │ + strbmi pc, [sl], -r1, ror #23 @ │ │ │ │ ldrbmi r4, [r8], -r1, asr #12 │ │ │ │ stmdavs r1!, {r3, r5, r7, r8, r9, sl, lr}^ │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7e34640 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strbmi r2, [r8], -r1, lsl #4 │ │ │ │ @ instruction: 0xf7e32302 │ │ │ │ - strbmi pc, [sl], -r9, asr #23 @ │ │ │ │ + @ instruction: 0x464afbd1 │ │ │ │ ldrbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xb1ae47a8 │ │ │ │ - blx 0xfec480d4 │ │ │ │ + blx 0xff1c8088 │ │ │ │ strmi r2, [r5], -r3, lsl #6 │ │ │ │ ldrtmi r6, [sl], -r1, lsr #17 │ │ │ │ - stc2 7, cr15, [sl], {227} @ 0xe3 │ │ │ │ + ldc2 7, cr15, [r2], {227} @ 0xe3 │ │ │ │ @ instruction: 0x4629465a │ │ │ │ sbfxmi r4, r8, #12, #17 │ │ │ │ andcs r6, r1, #10551296 @ 0xa10000 │ │ │ │ movwcs r4, #13864 @ 0x3628 │ │ │ │ - stc2 7, cr15, [r0], {227} @ 0xe3 │ │ │ │ + stc2 7, cr15, [r8], {227} @ 0xe3 │ │ │ │ @ instruction: 0x46294652 │ │ │ │ sbfxmi r4, r0, #12, #17 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ ldrbmi r2, [r8], -r0, lsl #4 │ │ │ │ - ldc2l 7, cr15, [r0], #-908 @ 0xfffffc74 │ │ │ │ + ldc2l 7, cr15, [r8], #-908 @ 0xfffffc74 │ │ │ │ stmiavs r1!, {r4, r6, r9, sl, lr} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - stc2l 7, cr15, [sl], #-908 @ 0xfffffc74 │ │ │ │ + ldc2l 7, cr15, [r2], #-908 @ 0xfffffc74 │ │ │ │ str r2, [r5, r1]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebe30c4 │ │ │ │ + bl 0xfebe3078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ mvnslt r2, r0, lsl #6 │ │ │ │ strmi r6, [ip], -r3, lsl #26 │ │ │ │ ldcvs 6, cr4, [fp], {22} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldmib r1, {r2, r8, ip, lr, pc}^ │ │ │ │ movwmi r2, #41216 @ 0xa100 │ │ │ │ ldrle r0, [r2], #-1747 @ 0xfffff92d │ │ │ │ ldmib r4, {r1, r2, r3, r7, r8, ip, sp, pc}^ │ │ │ │ tstmi sp, #0, 6 │ │ │ │ andsmi r6, sp, r3, lsr #17 │ │ │ │ @ instruction: 0xf00ed10b │ │ │ │ - ldmdblt r8!, {r0, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8!, {r0, r1, r3, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - blx 0x9c8180 │ │ │ │ + blx 0xf48134 │ │ │ │ and r4, ip, r7, lsl #12 │ │ │ │ @ instruction: 0xf7e36861 │ │ │ │ - ldrtmi pc, [r9], -r7, ror #22 @ │ │ │ │ + ldrtmi pc, [r9], -pc, ror #22 @ │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ strcc r4, [r1, #-1578] @ 0xfffff9d6 │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - stmiavs r1!, {r0, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [sl], -r2, lsl #6 │ │ │ │ stmdbcs r0, {r3, r4, r5, r9, sl, lr} │ │ │ │ ldrmi fp, [r9], -ip, lsl #30 │ │ │ │ addmi r2, sp, #4, 2 │ │ │ │ andcs sp, r1, r8, ror #23 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ @@ -126757,55 +126738,55 @@ │ │ │ │ tstmi sl, #0, 4 │ │ │ │ streq pc, [r1], #-18 @ 0xffffffee │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f8e8bd │ │ │ │ @ instruction: 0xf00e4660 │ │ │ │ - stmiblt r8, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r8, {r0, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f8e8bd │ │ │ │ - @ instruction: 0xf9f8f097 │ │ │ │ + blx 0x4481f4 │ │ │ │ @ instruction: 0xf0974680 │ │ │ │ - @ instruction: 0x4681f9f5 │ │ │ │ - @ instruction: 0xf9bef097 │ │ │ │ + strmi pc, [r1], fp, lsl #20 │ │ │ │ + @ instruction: 0xf9d4f097 │ │ │ │ @ instruction: 0xf0974683 │ │ │ │ - stmdavs r9!, {r0, r1, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r4, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #13954 @ 0x3682 │ │ │ │ strbmi r4, [r0], -r2, lsr #12 │ │ │ │ - blx 0x1349f92 │ │ │ │ + blx 0x1549f46 │ │ │ │ stmdavs r9!, {r0, r1, r8, r9, sp} │ │ │ │ strbmi r4, [r8], -r2, lsr #12 │ │ │ │ - blx 0x11c9f9e │ │ │ │ + blx 0x13c9f52 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ ldrmi r4, [r8, r0, asr #12]! │ │ │ │ ldrbmi r4, [r8], -r1, asr #12 │ │ │ │ stmdavs r9!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7e34640 │ │ │ │ - movwcs pc, #15159 @ 0x3b37 @ │ │ │ │ + movwcs pc, #15167 @ 0x3b3f @ │ │ │ │ andcs r6, r1, #2686976 @ 0x290000 │ │ │ │ @ instruction: 0xf7e34648 │ │ │ │ - @ instruction: 0x464afb31 │ │ │ │ + @ instruction: 0x464afb39 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x464147b8 │ │ │ │ sbfxmi r4, r0, #12, #17 │ │ │ │ movwcs r6, #10409 @ 0x28a9 │ │ │ │ ldrbmi r4, [r8], -r2, lsr #12 │ │ │ │ - blx 0x1949fde │ │ │ │ + blx 0x1b49f92 │ │ │ │ stmiavs r9!, {r4, r6, r9, sl, lr} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blx 0x17c9fea │ │ │ │ + blx 0x19c9f9e │ │ │ │ str r2, [lr, r1]! │ │ │ │ ldmibvs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldrblt sp, [r0, #39]! @ 0x27 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -126815,45 +126796,45 @@ │ │ │ │ ldrbeq sp, [r3], r1, lsl #2 │ │ │ │ stmdbvs r3!, {r1, sl, ip, lr, pc} │ │ │ │ andle r4, r7, sl, lsl r2 │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - blx 0x14480de │ │ │ │ + blx 0x16c8092 │ │ │ │ andcs fp, r1, r0, lsl #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4618bdf0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strne lr, [r3, #-2516] @ 0xfffff62c │ │ │ │ strmi r2, [r5], #-1 │ │ │ │ - blx 0x1eca060 │ │ │ │ + blx 0xfe0ca014 │ │ │ │ strmi r6, [r7], -r3, lsr #18 │ │ │ │ rsceq r6, sp, r1, lsr #17 │ │ │ │ svclt 0x00181e18 │ │ │ │ @ instruction: 0xf7e32001 │ │ │ │ - stmdbvs r3!, {r0, r1, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r1, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1!, {r1, r2, r9, sl, lr}^ │ │ │ │ svclt 0x00181e18 │ │ │ │ @ instruction: 0xf7e32001 │ │ │ │ - stmdavs r3!, {r0, r1, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ vcgt.s8 d25, d7, d2 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ stmib sp, {r0, r2, r4, r7, r8, r9, sp}^ │ │ │ │ vrshl.s8 d21, d0, d9 │ │ │ │ - vmov.i32 d22, #65536 @ 0x00010000 │ │ │ │ + vmls.i d21, d16, d1[1] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ ldrtmi r4, [r1], -r2, lsl #12 │ │ │ │ ldmdavs fp, {r3, r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9f8f0aa │ │ │ │ + blx 0x448378 │ │ │ │ strb r2, [r3, r1] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @@ -126865,83 +126846,83 @@ │ │ │ │ tstlt r5, r3, lsl #8 │ │ │ │ ldrbeq r6, [fp, r3, lsr #17] │ │ │ │ andcs sp, r0, r7, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00e83f8 │ │ │ │ - stmdblt r8, {r0, r1, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r8, {r0, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ ldrdls pc, [ip], -r4 │ │ │ │ - @ instruction: 0xf8f0f097 │ │ │ │ - b 0x145d9ac │ │ │ │ + @ instruction: 0xf906f097 │ │ │ │ + b 0x145d960 │ │ │ │ @ instruction: 0xf1b91228 │ │ │ │ suble r0, r3, r1, lsl #30 │ │ │ │ tstpeq pc, r8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7e32302 │ │ │ │ - @ instruction: 0xf097fa2d │ │ │ │ - movwcs pc, #10467 @ 0x28e3 @ │ │ │ │ + @ instruction: 0xf097fa35 │ │ │ │ + movwcs pc, #10489 @ 0x28f9 @ │ │ │ │ stmdavs r1!, {r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7e32200 │ │ │ │ - @ instruction: 0xf097fa25 │ │ │ │ - ldrtmi pc, [sl], -pc, lsl #18 @ │ │ │ │ + @ instruction: 0xf097fa2d │ │ │ │ + ldrtmi pc, [sl], -r5, lsr #18 @ │ │ │ │ strmi r4, [r1], r1, asr #12 │ │ │ │ stmdavs r1!, {r3, r5, r7, r8, r9, sl, lr}^ │ │ │ │ movwcs r2, #8705 @ 0x2201 │ │ │ │ @ instruction: 0xf7e34640 │ │ │ │ - @ instruction: 0xf097fa19 │ │ │ │ - ldrtmi pc, [sl], -r3, lsl #18 @ │ │ │ │ + @ instruction: 0xf097fa21 │ │ │ │ + @ instruction: 0x463af919 │ │ │ │ strmi r4, [r7], -r1, asr #12 │ │ │ │ @ instruction: 0xb1ae47a8 │ │ │ │ - @ instruction: 0xf8fcf097 │ │ │ │ + @ instruction: 0xf912f097 │ │ │ │ strmi r2, [r5], -r3, lsl #6 │ │ │ │ andcs r6, r0, #10551296 @ 0xa10000 │ │ │ │ - blx 0x16ca174 │ │ │ │ + blx 0x18ca128 │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ ldrmi r4, [r0, r8, asr #12]! │ │ │ │ andcs r6, r1, #10551296 @ 0xa10000 │ │ │ │ movwcs r4, #13864 @ 0x3628 │ │ │ │ - blx 0x144a188 │ │ │ │ + blx 0x164a13c │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ strbmi r2, [r8], -r0, lsl #4 │ │ │ │ - blx 0xff04a19c │ │ │ │ + blx 0xff24a150 │ │ │ │ stmiavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - blx 0xfeeca1a8 │ │ │ │ + blx 0xff0ca15c │ │ │ │ str r2, [r6, r1]! │ │ │ │ @ instruction: 0xf0082302 │ │ │ │ @ instruction: 0xf7e30107 │ │ │ │ - @ instruction: 0xf018f9e9 │ │ │ │ + @ instruction: 0xf018f9f1 │ │ │ │ andsle r0, r4, r8, lsl #30 │ │ │ │ - @ instruction: 0xf89cf097 │ │ │ │ + @ instruction: 0xf8b2f097 │ │ │ │ @ instruction: 0x46804639 │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ @ instruction: 0x463872ff │ │ │ │ - blx 0xa484b2 │ │ │ │ + blx 0xfc8466 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ @ instruction: 0xf09b2210 │ │ │ │ - strbmi pc, [r2], -r5, lsl #26 @ │ │ │ │ + @ instruction: 0x4642fd1b │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0xfe1c84c6 │ │ │ │ + blx 0xfe74847a │ │ │ │ @ instruction: 0xf097e7a3 │ │ │ │ - ldrtmi pc, [r9], -r7, lsl #17 @ │ │ │ │ + @ instruction: 0x4639f89d │ │ │ │ ldrtmi r4, [r8], -r0, lsl #13 │ │ │ │ - @ instruction: 0xff96f09c │ │ │ │ + @ instruction: 0xffacf09c │ │ │ │ @ instruction: 0x46404639 │ │ │ │ @ instruction: 0xf09b2210 │ │ │ │ - @ instruction: 0x4642fc95 │ │ │ │ + strbmi pc, [r2], -fp, lsr #25 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0x1d484ea │ │ │ │ + blx 0xfe2c849e │ │ │ │ svclt 0x0000e791 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ ldrblt fp, [r0, #-851]! @ 0xfffffcad │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -126953,34 +126934,34 @@ │ │ │ │ strle r0, [r2], #-1739 @ 0xfffff935 │ │ │ │ andsmi r6, sl, #6488064 @ 0x630000 │ │ │ │ andcs sp, r0, r7 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf00ebd70 │ │ │ │ - stmiblt r0, {r0, r1, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r0, {r0, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib r4, {r4, r5, r6, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7e30603 │ │ │ │ - stmdbvs r2!, {r0, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r2!, {r0, r2, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1!, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7e368a0 │ │ │ │ - stmdavs r3!, {r0, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #22 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ movwls r2, #784 @ 0x310 │ │ │ │ - @ instruction: 0xf8daf0ac │ │ │ │ + @ instruction: 0xf8f0f0ac │ │ │ │ ldrb r2, [r8, r1] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d0461e │ │ │ │ addlt r3, r3, r8, asr #1 │ │ │ │ @@ -126993,69 +126974,69 @@ │ │ │ │ @ instruction: 0x06c94311 │ │ │ │ ldrbeq sp, [r3, r1, lsl #8] │ │ │ │ andcs sp, r0, r8, lsl #10 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9eaf00e │ │ │ │ + @ instruction: 0xf9f4f00e │ │ │ │ rsble r2, r8, r0, lsl #16 │ │ │ │ movweq lr, #14804 @ 0x39d4 │ │ │ │ - blcs 0xdcc78 │ │ │ │ + blcs 0xdcc2c │ │ │ │ streq fp, [r3], #-3844 @ 0xfffff0fc │ │ │ │ @ instruction: 0xf080fa13 │ │ │ │ - stc2 0, cr15, [lr], #604 @ 0x25c │ │ │ │ - @ instruction: 0xf0964681 │ │ │ │ - @ instruction: 0x4682fff1 │ │ │ │ - @ instruction: 0xffeef096 │ │ │ │ - @ instruction: 0xf0964683 │ │ │ │ - strmi pc, [r0], fp, ror #31 │ │ │ │ - @ instruction: 0xffe8f096 │ │ │ │ + stc2l 0, cr15, [r4], {151} @ 0x97 │ │ │ │ + @ instruction: 0xf0974681 │ │ │ │ + strmi pc, [r2], r7, lsl #16 │ │ │ │ + @ instruction: 0xf804f097 │ │ │ │ + @ instruction: 0xf0974683 │ │ │ │ + strmi pc, [r0], r1, lsl #16 │ │ │ │ + @ instruction: 0xfffef096 │ │ │ │ strmi r6, [r7], -r1, lsr #16 │ │ │ │ ldrbmi r2, [r0], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e32200 │ │ │ │ - stmdavs r1!, {r0, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7e34658 │ │ │ │ - movwcs pc, #10531 @ 0x2923 @ │ │ │ │ + movwcs pc, #10539 @ 0x292b @ │ │ │ │ stmdavs r1!, {r1, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7e34640 │ │ │ │ - movwcs pc, #10525 @ 0x291d @ │ │ │ │ + movwcs pc, #10533 @ 0x2925 @ │ │ │ │ andcs r6, r3, #2162688 @ 0x210000 │ │ │ │ smladxls r1, r8, r6, r4 │ │ │ │ - @ instruction: 0xf916f7e3 │ │ │ │ - @ instruction: 0xf800f097 │ │ │ │ + @ instruction: 0xf91ef7e3 │ │ │ │ + @ instruction: 0xf816f097 │ │ │ │ strmi r4, [r7], -sl, asr #12 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ strbmi r4, [sl], -r8, lsr #15 │ │ │ │ @ instruction: 0x46584659 │ │ │ │ ldrbmi r4, [r1], -r8, lsr #15 │ │ │ │ - beq 0xffcc8d08 │ │ │ │ - bcs 0xfe608ef0 │ │ │ │ + beq 0xffcc8cbc │ │ │ │ + bcs 0xfe608ea4 │ │ │ │ @ instruction: 0x4638465a │ │ │ │ - blx 0xfe54867a │ │ │ │ + blx 0xfeac862e │ │ │ │ @ instruction: 0xf8da463a │ │ │ │ ldrtmi r1, [r8], -r0 │ │ │ │ movwcs r4, #10160 @ 0x27b0 │ │ │ │ andcs r6, r0, #6356992 @ 0x610000 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - @ instruction: 0x464af9bf │ │ │ │ + strbmi pc, [sl], -r7, asr #19 @ │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ strbmi r4, [sl], -r8, lsr #15 │ │ │ │ ldrdls pc, [r4], -sp │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ strbmi r4, [sl], -r8, lsr #15 │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0x1ec86ae │ │ │ │ + blx 0xfe448662 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ @ instruction: 0x4638463a │ │ │ │ stmdavs r1!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - andcs pc, r1, r5, lsr #19 │ │ │ │ + andcs pc, r1, sp, lsr #19 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -127072,331 +127053,337 @@ │ │ │ │ strle r0, [r2], #-1755 @ 0xfffff925 │ │ │ │ streq pc, [r1], #-18 @ 0xffffffee │ │ │ │ andcs sp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00e8ff8 │ │ │ │ - stmdblt r8, {r0, r2, r3, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r8, {r0, r1, r2, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ submi r6, r0, #232, 16 @ 0xe80000 │ │ │ │ @ instruction: 0xf09717c1 │ │ │ │ - strmi pc, [r3], r7, lsr #24 │ │ │ │ - @ instruction: 0xff84f096 │ │ │ │ + @ instruction: 0x4683fc3d │ │ │ │ + @ instruction: 0xff9af096 │ │ │ │ @ instruction: 0xf0964682 │ │ │ │ - strmi pc, [r1], r1, lsl #31 │ │ │ │ - @ instruction: 0xff7ef096 │ │ │ │ + pkhbtmi pc, r1, r7, lsl #31 @ │ │ │ │ + @ instruction: 0xff94f096 │ │ │ │ strmi r6, [r0], r9, lsr #16 │ │ │ │ ldrbmi r2, [r0], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7e34622 │ │ │ │ - movwcs pc, #14553 @ 0x38d9 @ │ │ │ │ + movwcs pc, #14561 @ 0x38e1 @ │ │ │ │ andcs r6, r1, #2686976 @ 0x290000 │ │ │ │ @ instruction: 0xf7e34648 │ │ │ │ - @ instruction: 0x4651f8d3 │ │ │ │ + @ instruction: 0x4651f8db │ │ │ │ @ instruction: 0x465a4650 │ │ │ │ @ instruction: 0x465247b8 │ │ │ │ - beq 0xffcc8e1c │ │ │ │ - bcs 0xfe609004 │ │ │ │ + beq 0xffcc8dd0 │ │ │ │ + bcs 0xfe608fb8 │ │ │ │ @ instruction: 0xf8da4640 │ │ │ │ ldrmi r1, [r0, r0]! │ │ │ │ stmdavs r9!, {r1, r8, r9, sp}^ │ │ │ │ strbmi r4, [r0], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf93af7e3 │ │ │ │ + @ instruction: 0xf942f7e3 │ │ │ │ @ instruction: 0x4649465a │ │ │ │ ldrmi r4, [r8, r8, asr #12]! │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ strbmi r4, [r0], -sl, asr #12 │ │ │ │ @ instruction: 0x464047b0 │ │ │ │ movwcs r6, #10345 @ 0x2869 │ │ │ │ @ instruction: 0xf7e32201 │ │ │ │ - andcs pc, r1, fp, lsr #18 │ │ │ │ + andcs pc, r1, r3, lsr r9 @ │ │ │ │ svclt 0x0000e7b7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ ldrmi r4, [r8], pc, lsl #12 │ │ │ │ - @ instruction: 0xff0af096 │ │ │ │ + @ instruction: 0xff20f096 │ │ │ │ @ instruction: 0x46014632 │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ - cdp2 7, 8, cr15, cr14, cr15, {6} │ │ │ │ + cdp2 7, 11, cr15, cr6, cr15, {6} │ │ │ │ andsle r2, r3, sp, lsl #30 │ │ │ │ - @ instruction: 0xff00f096 │ │ │ │ + @ instruction: 0xff16f096 │ │ │ │ @ instruction: 0x4680463a │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ - cdp2 7, 8, cr15, cr4, cr15, {6} │ │ │ │ + cdp2 7, 10, cr15, cr12, cr15, {6} │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf09b4620 │ │ │ │ - @ instruction: 0x4622f85b │ │ │ │ + @ instruction: 0x4622f871 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - svclt 0x002af7cf │ │ │ │ + svclt 0x0052f7cf │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf09b4620 │ │ │ │ - @ instruction: 0x4622f873 │ │ │ │ + strtmi pc, [r2], -r9, lsl #17 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - svclt 0x001ef7cf │ │ │ │ + svclt 0x0046f7cf │ │ │ │ @ instruction: 0xf001084b │ │ │ │ - stmiaeq sl, {r0, r1, r2, r3, sl, fp}^ │ │ │ │ + stceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - stceq 0, cr6, [fp], {67} @ 0x43 │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + stmiaeq fp, {r0, r1, r6, sp, lr}^ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ orrne pc, r0, r1, asr #7 │ │ │ │ - movwcs lr, #10688 @ 0x29c0 │ │ │ │ - andcs r6, r0, r1 │ │ │ │ + andvs r6, r1, r2, asr #1 │ │ │ │ + andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vmul.i q8, , d2[2] │ │ │ │ - @ instruction: 0xf0024303 │ │ │ │ + vmull.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0023303 │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ tstmi sl, #3840 @ 0xf00 │ │ │ │ - stmdaeq sl, {r1, sp, lr}^ │ │ │ │ - @ instruction: 0xf0020c8b │ │ │ │ - @ instruction: 0xf0030210 │ │ │ │ - b 0x110d24c │ │ │ │ - vsubl.u8 q8, d1, d12 │ │ │ │ - b 0x115b620 │ │ │ │ - subvs r0, r2, ip, lsl #6 │ │ │ │ - addne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - smlabtpl r1, r1, r3, pc @ │ │ │ │ - andcc lr, r2, #192, 18 @ 0x300000 │ │ │ │ - andcs r6, r0, r1, lsl #2 │ │ │ │ + @ instruction: 0xf003084b │ │ │ │ + ldrlt r0, [r0], #-784 @ 0xfffffcf0 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + stmiaeq fp, {r0, r1, r6, sp, lr}^ │ │ │ │ + strne pc, [r0], #961 @ 0x3c1 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + strcs lr, [r2], #-2496 @ 0xfffff640 │ │ │ │ + andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ + vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ + @ instruction: 0xf85d5101 │ │ │ │ + tstvs r1, r4, lsl #22 │ │ │ │ + andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stmdaeq ip, {r4, r5, sl, ip, sp, pc}^ │ │ │ │ - movweq pc, #61441 @ 0xf001 @ │ │ │ │ - @ instruction: 0xf0042200 │ │ │ │ - sbcvs r0, r2, r0, lsl r4 │ │ │ │ - tstmi ip, #35328 @ 0x8a00 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ - strpl pc, [r1, #-961] @ 0xfffffc3f │ │ │ │ - stmiaeq fp, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ + stmdaeq ip, {r4, sl, ip, sp, pc}^ │ │ │ │ + stceq 0, cr15, [pc], {1} │ │ │ │ + stceq 2, cr2, [fp], {0} │ │ │ │ + ldreq pc, [r0], #-4 │ │ │ │ + stmiaeq sl, {r1, r6, r7, sp, lr}^ │ │ │ │ + streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + vaddl.u8 q11, d1, d4 │ │ │ │ + tstvs r4, r1, lsl #8 │ │ │ │ + strcc pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ smlabtmi r3, r1, r3, pc @ │ │ │ │ - tstvs r5, fp, lsl #6 │ │ │ │ - stmib r0, {r2, sp, lr}^ │ │ │ │ - ldclt 2, cr3, [r0], #-4 │ │ │ │ + movwmi r4, #41763 @ 0xa323 │ │ │ │ + blmi 0x1ca798 │ │ │ │ + movwcs lr, #6592 @ 0x19c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stmdaeq ip, {r4, sl, ip, sp, pc}^ │ │ │ │ - andeq pc, pc, #1 │ │ │ │ - ldreq pc, [r0], #-4 │ │ │ │ - tstmi r4, #0, 6 │ │ │ │ - @ instruction: 0xf0020c8a │ │ │ │ - tstvs r3, r0, lsl r2 │ │ │ │ - stmiaeq fp, {r2, sp, lr}^ │ │ │ │ - strcc pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - vsubw.u8 q10, , d18 │ │ │ │ - @ instruction: 0x43234403 │ │ │ │ - orrne pc, r0, r1, asr #7 │ │ │ │ - blmi 0x1ca820 │ │ │ │ - smlabtcs r2, r0, r9, lr │ │ │ │ - andcs r6, r0, r3, asr #32 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - stmdaeq ip, {r4, sl, ip, sp, pc}^ │ │ │ │ - movweq pc, #61441 @ 0xf001 @ │ │ │ │ - @ instruction: 0xf0042200 │ │ │ │ - sbcvs r0, r2, r0, lsl r4 │ │ │ │ - andpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ - @ instruction: 0xf1c2431c │ │ │ │ - stceq 2, cr0, [fp], {2} │ │ │ │ - stmiaeq sl, {r1, r8, sp, lr}^ │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + stceq 0, cr15, [pc], {1} │ │ │ │ + @ instruction: 0xf0040c8a │ │ │ │ + movwcs r0, #1040 @ 0x410 │ │ │ │ + streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ andseq pc, r0, #2 │ │ │ │ - vaddl.u8 q11, d1, d4 │ │ │ │ - vraddhn.i16 d19, , │ │ │ │ - @ instruction: 0x43234103 │ │ │ │ - @ instruction: 0xf85d430a │ │ │ │ + andvs r6, r4, r3, lsl #2 │ │ │ │ + vmul.i q8, , d3[2] │ │ │ │ + @ instruction: 0xf0033403 │ │ │ │ + @ instruction: 0x43220310 │ │ │ │ + strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + vsubw.u8 q10, , d19 │ │ │ │ + @ instruction: 0xf85d1180 │ │ │ │ stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - andcs r2, r0, r1, lsl #6 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - ldrtlt r0, [r0], #-2123 @ 0xfffff7b5 │ │ │ │ - @ instruction: 0xf0010c8a │ │ │ │ - @ instruction: 0xf003040f │ │ │ │ - @ instruction: 0x43230310 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - strcc pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - stmiaeq fp, {r0, r1, sp, lr}^ │ │ │ │ - strne pc, [r0, #961] @ 0x3c1 │ │ │ │ - @ instruction: 0xf0034322 │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - vraddhn.i16 d21, , q0 │ │ │ │ - @ instruction: 0xf1c44103 │ │ │ │ - movwmi r0, #46082 @ 0xb402 │ │ │ │ - smlabtvs r4, r5, r0, r6 │ │ │ │ - ldclt 0, cr6, [r0], #-520 @ 0xfffffdf8 │ │ │ │ - andcs r6, r0, r3, asr #32 │ │ │ │ + subvs r2, r3, r2, lsl #2 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + strlt r0, [r0, #-3210] @ 0xfffff376 │ │ │ │ + ldceq 0, cr15, [r0], {2} │ │ │ │ + @ instruction: 0xf001084a │ │ │ │ + @ instruction: 0xf0020e0f │ │ │ │ + movwcs r0, #528 @ 0x210 │ │ │ │ + andeq lr, lr, #270336 @ 0x42000 │ │ │ │ + andvs r6, r2, r3, asr #1 │ │ │ │ + vmul.i q8, , d3[2] │ │ │ │ + @ instruction: 0xf0035200 │ │ │ │ + @ instruction: 0xf1c20310 │ │ │ │ + tstvs r2, r2, lsl #4 │ │ │ │ + andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ + b 0x139d2e8 │ │ │ │ + stmib r0, {r1, r9}^ │ │ │ │ + andcs r3, r0, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - ldrlt r0, [r0], #-2123 @ 0xfffff7b5 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - streq pc, [pc], #-1 @ 0x8c758 │ │ │ │ - @ instruction: 0x43230c8a │ │ │ │ - stmiaeq fp, {r0, r1, sp, lr}^ │ │ │ │ - strcc pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - b 0x115d3fc │ │ │ │ - vsubw.u8 q8, , d12 │ │ │ │ - addvs r1, r2, r0, lsl #9 │ │ │ │ - smlabtpl r1, r1, r3, pc @ │ │ │ │ - smlabtvs r1, r4, r0, r6 │ │ │ │ - blmi 0x1ca8fc │ │ │ │ - andcs r6, r0, r3, asr #32 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + @ instruction: 0xf85d0c00 │ │ │ │ + svclt 0x0000fb04 │ │ │ │ + vmull.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf0033203 │ │ │ │ + ldrlt r0, [r0], #-784 @ 0xfffffcf0 │ │ │ │ + vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ + stmib r0, {r7, sl, ip}^ │ │ │ │ + stmdaeq fp, {r1, sl, ip, sp}^ │ │ │ │ + stceq 0, cr15, [pc], {1} │ │ │ │ + @ instruction: 0xf00308ca │ │ │ │ + b 0x114d338 │ │ │ │ + @ instruction: 0xf002030c │ │ │ │ + vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ + vmull.u8 , d1, d0 │ │ │ │ + movwmi r4, #41219 @ 0xa103 │ │ │ │ + blmi 0x1ca880 │ │ │ │ + smlabteq r2, ip, r1, pc @ │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + andcs r6, r0, r1, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldrlt r0, [r0], #-2123 @ 0xfffff7b5 │ │ │ │ + vmull.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0023303 │ │ │ │ + ldrtlt r0, [r0], #-528 @ 0xfffffdf0 │ │ │ │ + vorr.i32 d20, #39424 @ 0x00009a00 │ │ │ │ + stmib r0, {r7, r8, sl, ip}^ │ │ │ │ + stmdaeq sl, {r1, r8, sl, sp}^ │ │ │ │ + streq pc, [pc], #-1 @ 0x8c740 │ │ │ │ + @ instruction: 0xf00208cb │ │ │ │ + @ instruction: 0x43220210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - streq pc, [pc], #-1 @ 0x8c7a4 │ │ │ │ - @ instruction: 0x432308ca │ │ │ │ - stceq 0, cr6, [fp], {3} │ │ │ │ strpl pc, [r1], #-961 @ 0xfffffc3f │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - sbcvs r4, r4, fp, lsl #6 │ │ │ │ - movwcs lr, #6592 @ 0x19c0 │ │ │ │ - blmi 0x1ca944 │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ + tstvs r4, fp, lsl #6 │ │ │ │ + movwcs lr, #2496 @ 0x9c0 │ │ │ │ + andcs fp, r0, r0, lsr ip │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + vmul.i q8, , d3[2] │ │ │ │ + @ instruction: 0xf0034203 │ │ │ │ + @ instruction: 0xf0010310 │ │ │ │ + tstmi r3, #3840 @ 0xf00 │ │ │ │ + @ instruction: 0xf002084a │ │ │ │ + subvs r0, r3, r0, lsl r2 │ │ │ │ + b 0x110f9b0 │ │ │ │ + @ instruction: 0xf003020c │ │ │ │ + vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ + b 0x115b79c │ │ │ │ + vsubw.u8 q8, , d12 │ │ │ │ + andvs r5, r2, r1, lsl #2 │ │ │ │ + smlabtcc r2, r0, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - stmdaeq ip, {r4, r5, sl, ip, sp, pc}^ │ │ │ │ - movweq pc, #61441 @ 0xf001 @ │ │ │ │ - @ instruction: 0xf0042200 │ │ │ │ - tstvs r2, r0, lsl r4 │ │ │ │ - tstmi ip, #35328 @ 0x8a00 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ - strpl pc, [r1, #-961] @ 0xfffffc3f │ │ │ │ - stmiaeq fp, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ + stmdaeq ip, {r4, sl, ip, sp, pc}^ │ │ │ │ + stceq 0, cr15, [pc], {1} │ │ │ │ + stceq 2, cr2, [fp], {0} │ │ │ │ + ldreq pc, [r0], #-4 │ │ │ │ + stmiaeq sl, {r1, r8, sp, lr}^ │ │ │ │ + streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + vaddl.u8 q11, d1, d4 │ │ │ │ + sbcvs r5, r4, r1, lsl #8 │ │ │ │ + strcc pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ smlabtmi r3, r1, r3, pc @ │ │ │ │ - sbcvs r4, r5, fp, lsl #6 │ │ │ │ - stmib r0, {r2, sp, lr}^ │ │ │ │ - ldclt 2, cr3, [r0], #-4 │ │ │ │ + movwmi r4, #41763 @ 0xa323 │ │ │ │ + blmi 0x1ca958 │ │ │ │ + movwcs lr, #6592 @ 0x19c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - ldrlt r0, [r0], #-2123 @ 0xfffff7b5 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - streq pc, [pc], #-1 @ 0x8c830 │ │ │ │ - @ instruction: 0x43230c8a │ │ │ │ - stmiaeq fp, {r0, r1, sp, lr}^ │ │ │ │ - strcc pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + vmull.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0023303 │ │ │ │ + ldrtlt r0, [r0], #-528 @ 0xfffffdf0 │ │ │ │ + addvs r4, r2, sl, lsl r3 │ │ │ │ + @ instruction: 0xf001084a │ │ │ │ + stmiaeq fp, {r0, r1, r2, r3, sl}^ │ │ │ │ andseq pc, r0, #2 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - b 0x115d4d4 │ │ │ │ - vsubw.u8 q8, , d12 │ │ │ │ - subvs r6, r3, r0, lsl #8 │ │ │ │ - smlabtpl r1, r1, r3, pc @ │ │ │ │ - stmib r0, {r2, r8, sp, lr}^ │ │ │ │ - @ instruction: 0xf85d2102 │ │ │ │ - andcs r4, r0, r4, lsl #22 │ │ │ │ + strvs pc, [r0, #-961] @ 0xfffffc3f │ │ │ │ + @ instruction: 0xf0034322 │ │ │ │ + vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ + vraddhn.i16 d21, , │ │ │ │ + movwmi r4, #45315 @ 0xb103 │ │ │ │ + sbcvs r6, r4, r5, lsl #2 │ │ │ │ + movwcs lr, #2496 @ 0x9c0 │ │ │ │ + andcs fp, r0, r0, lsr ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ strcs fp, [r1], #-1040 @ 0xfffffbf0 │ │ │ │ movweq pc, #61441 @ 0xf001 @ │ │ │ │ vpmax.s8 d15, d4, d17 │ │ │ │ stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstmi sl, #132 @ 0x84 │ │ │ │ @ instruction: 0xf0030c8b │ │ │ │ vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - b 0x115ce98 │ │ │ │ + b 0x115ce64 │ │ │ │ @ instruction: 0xf85d030c │ │ │ │ subvs r4, r2, r4, lsl #22 │ │ │ │ andvs r6, r3, r1, asr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf001084a │ │ │ │ @ instruction: 0xf002030f │ │ │ │ ldrlt r0, [r0], #-528 @ 0xfffffdf0 │ │ │ │ stceq 3, cr4, [fp], {26} │ │ │ │ stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ vraddhn.i16 d18, , q0 │ │ │ │ - b 0x115ced4 │ │ │ │ + b 0x115cea0 │ │ │ │ addvs r0, r4, ip, lsl #6 │ │ │ │ @ instruction: 0xf85d6042 │ │ │ │ sbcvs r4, r1, r4, lsl #22 │ │ │ │ andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldrlt r0, [r0], #-2122 @ 0xfffff7b6 │ │ │ │ - @ instruction: 0xf0010c8b │ │ │ │ - @ instruction: 0xf002040f │ │ │ │ - @ instruction: 0x43220210 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - strne pc, [r0], #961 @ 0x3c1 │ │ │ │ - strcs lr, [r1], #-2496 @ 0xfffff640 │ │ │ │ - andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ - blmi 0x1caa84 │ │ │ │ - orrmi pc, r1, r1, asr #7 │ │ │ │ - sbcvs r4, r1, r3, lsl r3 │ │ │ │ - andcs r6, r0, r3 │ │ │ │ + vmull.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0023303 │ │ │ │ + @ instruction: 0xf0010210 │ │ │ │ + tstmi sl, #3840 @ 0xf00 │ │ │ │ + @ instruction: 0xf003084b │ │ │ │ + andvs r0, r2, r0, lsl r3 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + addmi pc, r1, #67108867 @ 0x4000003 │ │ │ │ + vmla.i q11, , d3[0] │ │ │ │ + stmib r0, {r7, r8, ip}^ │ │ │ │ + andcs r1, r0, r2, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf8d04605 │ │ │ │ addlt r0, r7, r8, asr #1 │ │ │ │ andcs pc, r0, r0, asr #7 │ │ │ │ stcvs 1, cr11, [fp, #-672]! @ 0xfffffd60 │ │ │ │ stmibvs lr, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0106c18 │ │ │ │ tstle r1, lr │ │ │ │ strle r0, [ip], #-1777 @ 0xfffff90f │ │ │ │ @ instruction: 0xf10368a3 │ │ │ │ - blcs 0x14f560 │ │ │ │ + blcs 0x14f52c │ │ │ │ tstphi r8, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stceq 7, cr5, [r2, #-284] @ 0xfffffee4 │ │ │ │ cmnlt r2, r2, lsr #18 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmibvs r2!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0xf0002a02 │ │ │ │ - bvs 0x92cd24 │ │ │ │ + bvs 0x92ccf0 │ │ │ │ movwvs pc, #15106 @ 0x3b02 @ │ │ │ │ fstmiaxle sp!, {d18-d32} @ Deprecated │ │ │ │ @ instruction: 0xf00d4628 │ │ │ │ - stmdacs r0, {r0, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcshi pc, sl, r0 │ │ │ │ smlalne pc, r0, r5, r8 @ │ │ │ │ smullscc pc, r2, r5, r8 @ │ │ │ │ @ instruction: 0xf8d569e0 │ │ │ │ subseq r7, fp, #132 @ 0x84 │ │ │ │ @ instruction: 0xb1214602 │ │ │ │ svceq 0x00e0f010 │ │ │ │ @@ -127407,1443 +127394,1443 @@ │ │ │ │ svceq 0x0002f1bb │ │ │ │ sbchi pc, r9, r0 │ │ │ │ svceq 0x0004f1bb │ │ │ │ @ instruction: 0xf1bbd026 │ │ │ │ svclt 0x00080f01 │ │ │ │ eorle r2, r7, r0, ror #1 │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ - blmi 0x1c8cea0 │ │ │ │ + vsra.s64 d23, d0, #64 │ │ │ │ + blmi 0x1c8ce6c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1ae22ee │ │ │ │ - bvs 0x94c198 │ │ │ │ + bvs 0x94c18c │ │ │ │ @ instruction: 0xd1b92a01 │ │ │ │ stmibvs r1!, {r0, r1, r2, r5, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf001fa47 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ stmdbcs r2, {r1, r4, r5, r7, r8, ip, lr, pc} │ │ │ │ svccc 0x0001d1be │ │ │ │ ldmle fp!, {r0, r8, r9, sl, fp, sp} │ │ │ │ stmibvs r2!, {r0, r2, r3, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xd1b62a02 │ │ │ │ ldreq r6, [r2, r2, lsr #18] │ │ │ │ @ instruction: 0xe7a5d5b3 │ │ │ │ svclt 0x000c2802 │ │ │ │ mulcc r2, r8, ip │ │ │ │ - blx 0xffd4a976 │ │ │ │ + stc2 7, cr15, [lr], {210} @ 0xd2 │ │ │ │ strbeq pc, [r0, r7, lsr #32]! @ │ │ │ │ @ instruction: 0xf0964307 │ │ │ │ - pkhbtmi pc, r2, fp, lsl #25 @ │ │ │ │ - ldc2 0, cr15, [r8], {150} @ 0x96 │ │ │ │ + strmi pc, [r2], r5, lsr #25 │ │ │ │ + stc2 0, cr15, [r2], #600 @ 0x258 │ │ │ │ strmi r6, [r1], -r2, ror #16 │ │ │ │ strtmi r4, [r8], -r0, lsl #13 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ldc2 7, cr15, [sl], {207} @ 0xcf │ │ │ │ + ldc2 7, cr15, [r6], #-828 @ 0xfffffcc4 │ │ │ │ mvnseq pc, r7, asr #4 │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ ldrbmi r9, [r3], r4, lsl #2 │ │ │ │ smladxls r0, r0, r0, lr │ │ │ │ ldrbmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf8d54628 │ │ │ │ @ instruction: 0xf0033088 │ │ │ │ @ instruction: 0xf7d2030f │ │ │ │ - @ instruction: 0xf8d4fbf9 │ │ │ │ + @ instruction: 0xf8d4fc15 │ │ │ │ stmiavs r1!, {r2, r3, r4, sp, pc}^ │ │ │ │ @ instruction: 0x46524630 │ │ │ │ - ldc2 7, cr15, [r2, #904] @ 0x388 │ │ │ │ + stc2 7, cr15, [lr, #904] @ 0x388 │ │ │ │ svceq 0x0001f1ba │ │ │ │ suble r4, r6, r2, lsl #12 │ │ │ │ svceq 0x0002f1ba │ │ │ │ @ instruction: 0xf1bad03d │ │ │ │ cmnle r3, r0, lsl #30 │ │ │ │ ldrbmi r9, [r8], -r4, lsl #22 │ │ │ │ @ instruction: 0xf09c6819 │ │ │ │ - stmibvs r2!, {r0, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmibvs r2!, {r0, r1, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r2, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1094640 │ │ │ │ @ instruction: 0xf0270901 │ │ │ │ - blx 0x14ea30 │ │ │ │ - bvs 0x9892bc │ │ │ │ + blx 0x14e9fc │ │ │ │ + bvs 0x989288 │ │ │ │ @ instruction: 0xf09a441e │ │ │ │ - blls 0x18c248 │ │ │ │ + blls 0x18c23c │ │ │ │ ldcle 5, cr4, [ip, #-300]! @ 0xfffffed4 │ │ │ │ ldrdge pc, [r0], -r4 │ │ │ │ svceq 0x0000f1ba │ │ │ │ stmibvs r3!, {r0, r3, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmiavs r1!, {r4, r5, r9, sl, lr}^ │ │ │ │ andeq pc, r7, #3 │ │ │ │ @ instruction: 0xf7e29305 │ │ │ │ - blls 0x20c070 │ │ │ │ - blcs 0xde2e8 │ │ │ │ - blcs 0x140b78 │ │ │ │ - blcs 0xc0b5c │ │ │ │ - blls 0x1c0fe0 │ │ │ │ + blls 0x20c02c │ │ │ │ + blcs 0xde2b4 │ │ │ │ + blcs 0x140b44 │ │ │ │ + blcs 0xc0b28 │ │ │ │ + blls 0x1c0fac │ │ │ │ ldmdavs r9, {r3, r4, r6, r9, sl, lr} │ │ │ │ - stc2l 0, cr15, [lr], #624 @ 0x270 │ │ │ │ + ldc2l 0, cr15, [r8], #624 @ 0x270 │ │ │ │ strbmi r9, [r2], -r0, lsl #14 │ │ │ │ @ instruction: 0x46284659 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0xff5caa52 │ │ │ │ - blls 0x1c6a30 │ │ │ │ + blx 0xffccaa1e │ │ │ │ + blls 0x1c69fc │ │ │ │ ldmdavs r9, {r3, r4, r6, r9, sl, lr} │ │ │ │ - ldc2l 0, cr15, [sl, #624] @ 0x270 │ │ │ │ - blls 0x1c6a24 │ │ │ │ + stc2l 0, cr15, [r4, #624]! @ 0x270 │ │ │ │ + blls 0x1c69f0 │ │ │ │ ldmdavs r9, {r3, r4, r6, r9, sl, lr} │ │ │ │ - ldc2 0, cr15, [r0, #624]! @ 0x270 │ │ │ │ - blls 0x1c6a18 │ │ │ │ + ldc2 0, cr15, [sl, #624]! @ 0x270 │ │ │ │ + blls 0x1c69e4 │ │ │ │ ldmdavs r9, {r3, r4, r6, r9, sl, lr} │ │ │ │ - stc2l 0, cr15, [r2, #-624]! @ 0xfffffd90 │ │ │ │ - blls 0x1c6ab8 │ │ │ │ + stc2l 0, cr15, [ip, #-624]! @ 0xfffffd90 │ │ │ │ + blls 0x1c6a84 │ │ │ │ ldmdavs r9, {r3, r4, r6, r9, sl, lr} │ │ │ │ - ldc2 0, cr15, [r4, #-624] @ 0xfffffd90 │ │ │ │ + ldc2 0, cr15, [lr, #-624] @ 0xfffffd90 │ │ │ │ stmdbvs r1!, {r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmdbcs pc, {r0, r1, r3, r4, r7, r9, sl, lr} @ │ │ │ │ stmibvs r3!, {r1, r2, ip, lr, pc}^ │ │ │ │ stmdavs r2!, {r3, r5, r9, sl, lr}^ │ │ │ │ vpmax.u8 d15, d3, d11 │ │ │ │ - ldc2l 7, cr15, [r6], #1020 @ 0x3fc │ │ │ │ + stc2l 7, cr15, [sl], #1020 @ 0x3fc │ │ │ │ str r2, [ip, -r1] │ │ │ │ - bcs 0x166fe0 │ │ │ │ + bcs 0x166fac │ │ │ │ svcge 0x0015f47f │ │ │ │ andcc lr, r1, r6, lsl #14 │ │ │ │ - blx 0x164aaae │ │ │ │ + blx 0x1d4aa7a │ │ │ │ vabd.s8 q15, , q9 │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ - blmi 0x44d028 │ │ │ │ + vsra.s64 d23, d0, #64 │ │ │ │ + blmi 0x44cff4 │ │ │ │ @ instruction: 0x46502236 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - stc2 1, cr15, [r4, #-696]! @ 0xfffffd48 │ │ │ │ + stc2 1, cr15, [lr, #-696]! @ 0xfffffd48 │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ - blmi 0x30d040 │ │ │ │ + vsra.s64 d23, d0, #64 │ │ │ │ + blmi 0x30d00c │ │ │ │ andls r2, r0, pc, asr r2 │ │ │ │ - ldc2 1, cr15, [sl, #-696] @ 0xfffffd48 │ │ │ │ + stc2 1, cr15, [r4, #-696]! @ 0xfffffd48 │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ - blmi 0x14d054 │ │ │ │ + vsra.s64 d23, d0, #64 │ │ │ │ + blmi 0x14d020 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1ae22c2 │ │ │ │ - svclt 0x0000fd0f │ │ │ │ - eorseq sl, r3, r0, ror #5 │ │ │ │ - eorseq sl, r3, r8, lsl #6 │ │ │ │ - ldrshteq sl, [r3], -r4 │ │ │ │ + svclt 0x0000fd19 │ │ │ │ + ldrsbteq sl, [r3], -r0 │ │ │ │ + ldrshteq sl, [r3], -r8 │ │ │ │ + eorseq sl, r3, r4, ror #5 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ push {r0, r1, r4, r7, r8, r9, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebe3dc8 │ │ │ │ + bl 0xfebe3d94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ ldmib r1, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ tstmi r9, #0, 6 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ strbeq sp, [fp], r1, lsl #2 │ │ │ │ stmiavs r3!, {r0, r3, sl, ip, lr, pc} │ │ │ │ - blx 0xfeddcc50 │ │ │ │ + blx 0xfeddcc1c │ │ │ │ ldmdbeq fp, {r0, r2, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00182900 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ andcs fp, r0, fp, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00d81f0 │ │ │ │ - stmiblt r0, {r0, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r0, {r0, r1, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s8 q10, , q8 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ stmdavs r6!, {r0, r2, r4, r7, r8, r9, sl, sp} │ │ │ │ - blx 0x48e9a │ │ │ │ + stc2 0, cr15, [r8], {150} @ 0x96 │ │ │ │ ldrdhi pc, [r0], -r7 │ │ │ │ @ instruction: 0x46064631 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - @ instruction: 0x4641fcbb │ │ │ │ + @ instruction: 0x4641fcb7 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - ldc2 0, cr15, [r4, #-616] @ 0xfffffd98 │ │ │ │ + ldc2 0, cr15, [lr, #-616] @ 0xfffffd98 │ │ │ │ @ instruction: 0xf0966864 │ │ │ │ - ldmdavs pc!, {r0, r1, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} @ │ │ │ │ + ldmdavs pc!, {r0, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} @ │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - ldrtmi pc, [r9], -sp, lsr #25 @ │ │ │ │ + ldrtmi pc, [r9], -r9, lsr #25 @ │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2 0, cr15, [r6, #-616] @ 0xfffffd98 │ │ │ │ + ldc2 0, cr15, [r0, #-616] @ 0xfffffd98 │ │ │ │ @ instruction: 0x46214630 │ │ │ │ andcs r4, r1, r8, lsr #15 │ │ │ │ svclt 0x0000e7c9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe3e88 │ │ │ │ + bl 0xfebe3e54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdpmi 15, 1, cr0, cr8, cr8, {7} │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ ldmdavs r6!, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdane r3, {r3, r5, r7, r8, fp, ip, lr}^ │ │ │ │ msrmi (UNDEF: 108), r3 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r8, fp, ip} │ │ │ │ - blx 0xfe2c8f10 │ │ │ │ + blx 0xfe548edc │ │ │ │ vpmax.s8 d20, d7, d15 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldrbtmi r2, [sl], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf6436812 │ │ │ │ vorr.i32 d18, #8 @ 0x00000008 │ │ │ │ ldmdavs r8, {r2, r4, r7, r8} │ │ │ │ ldmdbne sl, {r0, r1, r3, r5, r7, fp, ip, lr} │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ - blx 0xfe8c8f38 │ │ │ │ + blx 0xfeb48f04 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r8, r0, asr #5 │ │ │ │ - umulleq r3, r8, sl, r2 │ │ │ │ + strdeq r3, [r8], r4 │ │ │ │ + addeq r3, r8, lr, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe3f00 │ │ │ │ + bl 0xfebe3ecc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x550cc8 │ │ │ │ + blmi 0x550c94 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d7, d3 │ │ │ │ @ instruction: 0xf2c00cf0 │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ orrsne pc, r4, r3, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0x1cc8f98 │ │ │ │ + blx 0x1f48f64 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r3, r8, sl, asr #4 │ │ │ │ + addeq r3, r8, lr, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe3f60 │ │ │ │ + bl 0xfebe3f2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x550d28 │ │ │ │ + blmi 0x550cf4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d7, d3 │ │ │ │ @ instruction: 0xf2c00cf0 │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ tstpcs r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0x10c8ff8 │ │ │ │ + blx 0x1348fc4 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r3, r8, sl, ror #3 │ │ │ │ + addeq r3, r8, lr, lsl r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe3fc0 │ │ │ │ + bl 0xfebe3f8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ @ instruction: 0x46114610 │ │ │ │ @ instruction: 0xf09d4614 │ │ │ │ - blmi 0x50b734 │ │ │ │ + blmi 0x50b728 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnseq pc, r7, asr #4 │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [ip], #-2259 @ 0xfffff72d │ │ │ │ ldrmi r9, [sp], #-1025 @ 0xfffffbff │ │ │ │ stmdavs r9, {r1, r3, r4, r7, r8, fp, ip} │ │ │ │ strmi r9, [fp], #-1280 @ 0xfffffb00 │ │ │ │ orrsne pc, r4, r3, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf0976808 │ │ │ │ - andlt pc, r2, fp, lsl #20 │ │ │ │ + andlt pc, r2, r5, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r3, r8, r4, ror r1 │ │ │ │ + addeq r3, r8, r8, lsr #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4028 │ │ │ │ + bl 0xfebe3ff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x6d0db0 │ │ │ │ + blmi 0x6d0d7c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ vmax.s8 d20, d3, d13 │ │ │ │ vmla.f d19, d0, d0[5] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ addlt r6, r3, fp, lsl r8 │ │ │ │ ldrmi r4, [r4], -r7, lsl #12 │ │ │ │ stmdavs r8, {r0, r1, r4, r5, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ - @ instruction: 0xf9a0f097 │ │ │ │ + @ instruction: 0xf9aaf097 │ │ │ │ vpadd.i8 d20, d7, d0 │ │ │ │ vsra.s64 q8, q8, #64 │ │ │ │ ldrbtmi r2, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r1], #-1052 @ 0xfffffbe4 │ │ │ │ ldmibne sl, {r0, r2, r3, r4, sl, lr}^ │ │ │ │ strls r6, [r0, #-2057] @ 0xfffff7f7 │ │ │ │ @ instruction: 0xf643440b │ │ │ │ vorr.i32 d18, #8 @ 0x00000008 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xf9cef097 │ │ │ │ + @ instruction: 0xf9d8f097 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - addeq r3, r8, sl, lsl r1 │ │ │ │ - strdeq r3, [r8], sl │ │ │ │ + addeq r3, r8, lr, asr #2 │ │ │ │ + addeq r3, r8, lr, lsr #2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe40a4 │ │ │ │ + bl 0xfebe4070 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf0964604 │ │ │ │ - @ instruction: 0x4605fa5b │ │ │ │ - blx 0x16c9114 │ │ │ │ + strmi pc, [r5], -r5, ror #20 │ │ │ │ + blx 0x19490e0 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ strmi r4, [r1], -r6, lsl #12 │ │ │ │ @ instruction: 0xf09c4628 │ │ │ │ - @ instruction: 0x4632f879 │ │ │ │ + ldrtmi pc, [r2], -r3, lsl #17 @ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - mcr2 0, 1, pc, cr4, cr15, {4} @ │ │ │ │ + mcr2 0, 1, pc, cr14, cr15, {4} @ │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ vrshr.s64 q8, q8, #64 │ │ │ │ ldrbtmi r2, [fp], #-661 @ 0xfffffd6b │ │ │ │ @ instruction: 0xf643681b │ │ │ │ vsra.s64 d17, d4, #64 │ │ │ │ stmiapl r3, {r2, r4, r7, r8}^ │ │ │ │ ldmdbne sl, {r4, fp, sp, lr} │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf98ef097 │ │ │ │ + @ instruction: 0xf998f097 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - addeq r3, r8, r6, ror r0 │ │ │ │ + addeq r3, r8, sl, lsr #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4120 │ │ │ │ + bl 0xfebe40ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf096461e │ │ │ │ - vpmax.s8 d31, d23, d5 │ │ │ │ + vpmax.s8 d31, d23, d15 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38bdbc │ │ │ │ + blls 0x38bdb0 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmvn.i32 d20, #65536 @ 0x00010000 │ │ │ │ + vmls.i d19, d16, d1[5] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xff54920c │ │ │ │ + blx 0xff7c91d8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4184 │ │ │ │ + bl 0xfebe4150 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf096461e │ │ │ │ - vpmin.s8 , , │ │ │ │ + vpmin.s8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38bd58 │ │ │ │ + blls 0x38bd4c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vaddhn.i16 d20, q8, │ │ │ │ + vmvn.i32 d20, #851968 @ 0x000d0000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xfe8c9270 │ │ │ │ + blx 0xfeb4923c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe41e8 │ │ │ │ + bl 0xfebe41b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf096461e │ │ │ │ - vpmax.s8 d31, d7, d17 │ │ │ │ + vpmax.s8 d31, d7, d27 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38bcf4 │ │ │ │ + blls 0x38bce8 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmls.i d20, d16, d1[4] │ │ │ │ + @ instruction: 0xf2c04495 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x1c492d4 │ │ │ │ + blx 0x1ec92a0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe424c │ │ │ │ + bl 0xfebe4218 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf096461e │ │ │ │ - vmla.i8 , , │ │ │ │ + vmul.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38bc90 │ │ │ │ + blls 0x38bc84 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmvn.i32 d21, #589824 @ 0x00090000 │ │ │ │ + vmls.i d20, d16, d1[7] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xfc9338 │ │ │ │ + blx 0x1249304 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe42b0 │ │ │ │ + bl 0xfebe427c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf096461e │ │ │ │ - vmul.i8 d31, d23, d29 │ │ │ │ + vmla.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38bc2c │ │ │ │ + blls 0x38bc20 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - @ instruction: 0xf2c05491 │ │ │ │ + vmls.i d21, d0, d1[1] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x34939c │ │ │ │ + blx 0x5c9368 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4314 │ │ │ │ + bl 0xfebe42e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf096461e │ │ │ │ - vmla.i8 d31, d23, d11 │ │ │ │ + vmul.i8 d31, d23, d5 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38bbc8 │ │ │ │ + blls 0x38bbbc │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmls.i d21, d16, d1[6] │ │ │ │ + @ instruction: 0xf2c0549d │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf9d8f0a9 │ │ │ │ + @ instruction: 0xf9e2f0a9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4378 │ │ │ │ + bl 0xfebe4344 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf096461e │ │ │ │ - vmul.i8 , , │ │ │ │ + vmla.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38bb64 │ │ │ │ + blls 0x38bb58 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmls.i d22, d0, d1[0] │ │ │ │ + @ instruction: 0xf2c054f5 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf9a6f0a9 │ │ │ │ + @ instruction: 0xf9b0f0a9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe43dc │ │ │ │ + bl 0xfebe43a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf096461e │ │ │ │ - vmla.i8 d31, d7, d23 │ │ │ │ + vmul.i8 d31, d7, d17 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38bb00 │ │ │ │ + blls 0x38baf4 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - @ instruction: 0xf2c06499 │ │ │ │ + vmls.i d22, d0, d1[3] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf974f0a9 │ │ │ │ + @ instruction: 0xf97ef0a9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4440 │ │ │ │ + bl 0xfebe440c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf096461e │ │ │ │ - vtst.8 , , │ │ │ │ + vtst.8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38ba9c │ │ │ │ + blls 0x38ba90 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - @ instruction: 0xf2c064f1 │ │ │ │ + vaddhn.i16 d22, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf942f0a9 │ │ │ │ + @ instruction: 0xf94cf0a9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe44a4 │ │ │ │ + bl 0xfebe4470 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf096461e │ │ │ │ - vadd.i8 , , │ │ │ │ + vadd.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38ba38 │ │ │ │ + blls 0x38ba2c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmls.i d23, d0, d1[2] │ │ │ │ + @ instruction: 0xf2c064fd │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf910f0a9 │ │ │ │ + @ instruction: 0xf91af0a9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4508 │ │ │ │ + bl 0xfebe44d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf096461e │ │ │ │ - vtst.8 d31, d23, d1 │ │ │ │ + vtst.8 d31, d23, d11 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38b9d4 │ │ │ │ + blls 0x38b9c8 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vaddhn.i16 d23, q8, │ │ │ │ + vmov.i32 , #327680 @ 0x00050000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf8def0a9 │ │ │ │ + @ instruction: 0xf8e8f0a9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe456c │ │ │ │ + bl 0xfebe4538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf096461e │ │ │ │ - vtst.8 , , │ │ │ │ + vadd.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38b970 │ │ │ │ + blls 0x38b964 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - @ instruction: 0xf2c074f9 │ │ │ │ + vaddhn.i16 d23, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf8acf0a9 │ │ │ │ + @ instruction: 0xf8b6f0a9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe45d0 │ │ │ │ + bl 0xfebe459c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf096461e │ │ │ │ - vadd.i8 d31, d7, d29 │ │ │ │ + vtst.8 d31, d7, d23 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38b90c │ │ │ │ + blls 0x38b900 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmov.i32 q8, #65536 @ 0x00010000 │ │ │ │ + vaddhn.i16 d16, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf87af0a9 │ │ │ │ + @ instruction: 0xf884f0a9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4634 │ │ │ │ + bl 0xfebe4600 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xf095461e │ │ │ │ - vrecps.f32 , , │ │ │ │ + @ instruction: 0xf096461e │ │ │ │ + vadd.i8 d31, d7, d5 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38b8a8 │ │ │ │ + blls 0x38b89c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d16, q8, │ │ │ │ + vmov.i32 q8, #851968 @ 0x000d0000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf848f0a9 │ │ │ │ + @ instruction: 0xf852f0a9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4698 │ │ │ │ + bl 0xfebe4664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vmax.f32 , , │ │ │ │ + vrecps.f32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38b844 │ │ │ │ + blls 0x38b838 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d17, q0, │ │ │ │ + @ instruction: 0xf2c004b5 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf816f0a9 │ │ │ │ + @ instruction: 0xf820f0a9 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe46fc │ │ │ │ + bl 0xfebe46c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vrecps.f32 d31, d23, d7 │ │ │ │ + vmax.f32 d31, d23, d17 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38b7e0 │ │ │ │ + blls 0x38b7d4 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmov.i32 , #589824 @ 0x00090000 │ │ │ │ + vaddhn.i16 d17, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xffe4f0a8 │ │ │ │ + @ instruction: 0xffeef0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4760 │ │ │ │ + bl 0xfebe472c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vmax.f32 , , │ │ │ │ + vmax.f32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38b77c │ │ │ │ + blls 0x38b770 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - @ instruction: 0xf2c014b1 │ │ │ │ + vmls.i d17, d0, d1[5] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xffb2f0a8 │ │ │ │ + @ instruction: 0xffbcf0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe47c4 │ │ │ │ + bl 0xfebe4790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vrecps.f32 d31, d7, d19 │ │ │ │ + vrecps.f32 d31, d7, d29 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38b718 │ │ │ │ + blls 0x38b70c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d18, q0, │ │ │ │ + @ instruction: 0xf2c014bd │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xff80f0a8 │ │ │ │ + @ instruction: 0xff8af0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4828 │ │ │ │ + bl 0xfebe47f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vmax.f32 d31, d7, d1 │ │ │ │ + vmax.f32 d31, d7, d11 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38b6b4 │ │ │ │ + blls 0x38b6a8 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmls.i d18, d0, d1[4] │ │ │ │ + vmov.i32 d18, #327680 @ 0x00050000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xff4ef0a8 │ │ │ │ + @ instruction: 0xff58f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe488c │ │ │ │ + bl 0xfebe4858 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vceq.f32 , , │ │ │ │ + @ instruction: 0xf247fed9 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d650 │ │ │ │ + blls 0x38d644 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - @ instruction: 0xf2c024b9 │ │ │ │ + vmls.i d18, d0, d1[7] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xff1cf0a8 │ │ │ │ + @ instruction: 0xff26f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe48f0 │ │ │ │ + bl 0xfebe48bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf247fe9d │ │ │ │ + vceq.f32 d31, d23, d23 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d5ec │ │ │ │ + blls 0x38d5e0 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmov.i32 d19, #65536 @ 0x00010000 │ │ │ │ + vmls.i d18, d16, d1[1] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - cdp2 0, 14, cr15, cr10, cr8, {5} │ │ │ │ + cdp2 0, 15, cr15, cr4, cr8, {5} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4954 │ │ │ │ + bl 0xfebe4920 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vceq.f32 , , │ │ │ │ + @ instruction: 0xf247fe75 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d588 │ │ │ │ + blls 0x38d57c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmls.i d19, d0, d1[6] │ │ │ │ + vmov.i32 d19, #851968 @ 0x000d0000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - cdp2 0, 11, cr15, cr8, cr8, {5} │ │ │ │ + cdp2 0, 12, cr15, cr2, cr8, {5} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe49b8 │ │ │ │ + bl 0xfebe4984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf247fe39 │ │ │ │ + vceq.f32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d524 │ │ │ │ + blls 0x38d518 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmls.i d19, d16, d1[0] │ │ │ │ + vmvn.i32 , #327680 @ 0x00050000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - cdp2 0, 8, cr15, cr6, cr8, {5} │ │ │ │ + cdp2 0, 9, cr15, cr0, cr8, {5} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4a1c │ │ │ │ + bl 0xfebe49e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vceq.f32 d31, d7, d7 │ │ │ │ + @ instruction: 0xf247fe11 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d4c0 │ │ │ │ + blls 0x38d4b4 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmov.i32 d20, #589824 @ 0x00090000 │ │ │ │ + vmls.i d19, d16, d1[3] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - cdp2 0, 5, cr15, cr4, cr8, {5} │ │ │ │ + cdp2 0, 5, cr15, cr14, cr8, {5} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4a80 │ │ │ │ + bl 0xfebe4a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vmla.f32 , , │ │ │ │ + vmla.f32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d45c │ │ │ │ + blls 0x38d450 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmvn.i32 q10, #65536 @ 0x00010000 │ │ │ │ + vaddhn.i16 d20, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - cdp2 0, 2, cr15, cr2, cr8, {5} │ │ │ │ + cdp2 0, 2, cr15, cr12, cr8, {5} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4ae4 │ │ │ │ + bl 0xfebe4ab0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vadd.f32 d31, d23, d19 │ │ │ │ + vadd.f32 d31, d23, d29 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d3f8 │ │ │ │ + blls 0x38d3ec │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmls.i d20, d16, d1[2] │ │ │ │ + vmvn.i32 q10, #851968 @ 0x000d0000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2l 0, cr15, [r0, #672]! @ 0x2a0 │ │ │ │ + ldc2l 0, cr15, [sl, #672]! @ 0x2a0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4b48 │ │ │ │ + bl 0xfebe4b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vmla.f32 , , │ │ │ │ + vmla.f32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d394 │ │ │ │ + blls 0x38d388 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d21, q0, │ │ │ │ + @ instruction: 0xf2c044d5 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2 0, cr15, [lr, #672]! @ 0x2a0 │ │ │ │ + stc2l 0, cr15, [r8, #672] @ 0x2a0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4bac │ │ │ │ + bl 0xfebe4b78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vmla.f32 d31, d7, d31 │ │ │ │ + vadd.f32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d330 │ │ │ │ + blls 0x38d324 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmvn.i32 , #589824 @ 0x00090000 │ │ │ │ + vaddhn.i16 d21, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2 0, cr15, [ip, #672] @ 0x2a0 │ │ │ │ + ldc2 0, cr15, [r6, #672] @ 0x2a0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4c10 │ │ │ │ + bl 0xfebe4bdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vadd.f32 d31, d7, d13 │ │ │ │ + vmla.f32 d31, d7, d7 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d2cc │ │ │ │ + blls 0x38d2c0 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - @ instruction: 0xf2c054d1 │ │ │ │ + vaddhn.i16 d21, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2l 0, cr15, [sl, #-672] @ 0xfffffd60 │ │ │ │ + stc2l 0, cr15, [r4, #-672]! @ 0xfffffd60 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4c74 │ │ │ │ + bl 0xfebe4c40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vfma.f32 , , │ │ │ │ + sha1c.32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d268 │ │ │ │ + blls 0x38d25c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d22, q0, │ │ │ │ + @ instruction: 0xf2c054dd │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2 0, cr15, [r8, #-672]! @ 0xfffffd60 │ │ │ │ + ldc2 0, cr15, [r2, #-672]! @ 0xfffffd60 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4cd8 │ │ │ │ + bl 0xfebe4ca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf247fca9 │ │ │ │ + vfma.f32 d31, d23, d19 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d204 │ │ │ │ + blls 0x38d1f8 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d22, q8, │ │ │ │ + vmvn.i32 d22, #327680 @ 0x00050000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2l 0, cr15, [r6], #672 @ 0x2a0 │ │ │ │ + stc2 0, cr15, [r0, #-672] @ 0xfffffd60 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4d3c │ │ │ │ + bl 0xfebe4d08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vfma.f32 , , │ │ │ │ + @ instruction: 0xf247fc81 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d1a0 │ │ │ │ + blls 0x38d194 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - @ instruction: 0xf2c064d9 │ │ │ │ + vaddhn.i16 d22, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2l 0, cr15, [r4], {168} @ 0xa8 │ │ │ │ + stc2l 0, cr15, [lr], {168} @ 0xa8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4da0 │ │ │ │ + bl 0xfebe4d6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - sha1c.32 , , │ │ │ │ + sha1c.32 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d13c │ │ │ │ + blls 0x38d130 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmvn.i32 d23, #65536 @ 0x00010000 │ │ │ │ + vmls.i d22, d16, d1[5] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2 0, cr15, [r2], {168} @ 0xa8 │ │ │ │ + ldc2 0, cr15, [ip], {168} @ 0xa8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4e04 │ │ │ │ + bl 0xfebe4dd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vfma.f32 d31, d7, d3 │ │ │ │ + vfma.f32 d31, d7, d13 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d0d8 │ │ │ │ + blls 0x38d0cc │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d23, q8, │ │ │ │ + vmvn.i32 d23, #851968 @ 0x000d0000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2l 0, cr15, [r0], #-672 @ 0xfffffd60 │ │ │ │ + stc2l 0, cr15, [sl], #-672 @ 0xfffffd60 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4e68 │ │ │ │ + bl 0xfebe4e34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vqdmulh.s , , │ │ │ │ + vqdmulh.s , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d074 │ │ │ │ + blls 0x38d068 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmls.i d23, d16, d1[4] │ │ │ │ + @ instruction: 0xf2c07495 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2 0, cr15, [lr], #-672 @ 0xfffffd60 │ │ │ │ + ldc2 0, cr15, [r8], #-672 @ 0xfffffd60 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4ecc │ │ │ │ + bl 0xfebe4e98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vqdmulh.s d31, d23, d31 │ │ │ │ + vpadd.i8 d31, d23, d25 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38d010 │ │ │ │ + blls 0x38d004 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ - vshl.s8 d25, d2, d9 │ │ │ │ - vmvn.i32 d16, #589824 @ 0x00090000 │ │ │ │ + @ instruction: 0xf6489402 │ │ │ │ + vmls.i d23, d16, d1[7] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xfffc9fb6 │ │ │ │ + stc2 0, cr15, [r6], {168} @ 0xa8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4f30 │ │ │ │ + bl 0xfebe4efc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vpadd.i8 , , │ │ │ │ + vqdmulh.s d31, d23, d7 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cfac │ │ │ │ + blls 0x38cfa0 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - @ instruction: 0xf2c00491 │ │ │ │ + vmls.i d16, d0, d1[1] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xff34a01a │ │ │ │ + blx 0xff5c9fe6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4f94 │ │ │ │ + bl 0xfebe4f60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vqdmulh.s , , │ │ │ │ + vpadd.i8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cf48 │ │ │ │ + blls 0x38cf3c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - vmls.i d16, d16, d1[6] │ │ │ │ + @ instruction: 0xf2c0049d │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xfe6ca07e │ │ │ │ + blx 0xfe94a04a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4ff8 │ │ │ │ + bl 0xfebe4fc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vpadd.i8 d31, d7, d9 │ │ │ │ + vqdmulh.s d31, d7, d19 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cee4 │ │ │ │ + blls 0x38ced8 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - vmls.i d17, d0, d1[0] │ │ │ │ + @ instruction: 0xf2c004f5 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x1a4a0e2 │ │ │ │ + blx 0x1cca0ae │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe505c │ │ │ │ + bl 0xfebe5028 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vpmax.s8 , , │ │ │ │ + vpmin.s8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38ce80 │ │ │ │ + blls 0x38ce74 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - @ instruction: 0xf2c01499 │ │ │ │ + vmls.i d17, d0, d1[3] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xdca146 │ │ │ │ + blx 0x104a112 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe50c0 │ │ │ │ + bl 0xfebe508c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vpmin.s8 d31, d23, d21 │ │ │ │ + vpmin.s8 d31, d23, d31 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38ce1c │ │ │ │ + blls 0x38ce10 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - @ instruction: 0xf2c014f1 │ │ │ │ + vaddhn.i16 d17, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x14a1aa │ │ │ │ + blx 0x3ca176 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe5124 │ │ │ │ + bl 0xfebe50f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vpmax.s8 d31, d23, d3 │ │ │ │ + vpmax.s8 d31, d23, d13 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cdb8 │ │ │ │ + blls 0x38cdac │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - vmls.i d18, d0, d1[2] │ │ │ │ + @ instruction: 0xf2c014fd │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xff4ca20c │ │ │ │ + blx 0xff74a1d8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe5188 │ │ │ │ + bl 0xfebe5154 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vpmin.s8 , , │ │ │ │ + vpmin.s8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cd54 │ │ │ │ + blls 0x38cd48 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - vaddhn.i16 d18, q8, │ │ │ │ + vmov.i32 q9, #327680 @ 0x00050000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xfe84a270 │ │ │ │ + blx 0xfeaca23c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe51ec │ │ │ │ + bl 0xfebe51b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vpmin.s8 d31, d7, d15 │ │ │ │ + vpmax.s8 d31, d7, d25 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38ccf0 │ │ │ │ + blls 0x38cce4 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - @ instruction: 0xf2c024f9 │ │ │ │ + vaddhn.i16 d18, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x1bca2d4 │ │ │ │ + blx 0x1e4a2a0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -128851,29 +128838,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf9e4f095 │ │ │ │ + @ instruction: 0xf9eef095 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - vpmin.s8 , q13, │ │ │ │ - vmull.s8 q9, d16, d28 │ │ │ │ - blls 0x31115c │ │ │ │ + vqdmulh.s d31, d10, d7 │ │ │ │ + @ instruction: 0xf2c02c9c │ │ │ │ + blls 0x311128 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-112 @ 0xffffff90 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0xc4a34c │ │ │ │ + blx 0xeca318 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -128882,29 +128869,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf9a6f095 │ │ │ │ + @ instruction: 0xf9b0f095 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - vpmin.s8 d31, d26, d31 │ │ │ │ - vmull.s8 q9, d16, d28 │ │ │ │ - blls 0x3111d8 │ │ │ │ + vpmax.s8 , q13, │ │ │ │ + @ instruction: 0xf2c02c9c │ │ │ │ + blls 0x3111a4 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-128 @ 0xffffff80 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf9f0f0a8 │ │ │ │ + @ instruction: 0xf9faf0a8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -128913,29 +128900,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf968f095 │ │ │ │ + @ instruction: 0xf972f095 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - vpmax.s8 d31, d26, d1 │ │ │ │ - vmull.s8 q9, d16, d28 │ │ │ │ - blls 0x311254 │ │ │ │ + vpmax.s8 d31, d26, d11 │ │ │ │ + @ instruction: 0xf2c02c9c │ │ │ │ + blls 0x311220 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-144 @ 0xffffff70 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf9b2f0a8 │ │ │ │ + @ instruction: 0xf9bcf0a8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -128944,29 +128931,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf92af095 │ │ │ │ + @ instruction: 0xf934f095 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - vpmax.s8 , q5, │ │ │ │ - vmull.s8 q9, d16, d28 │ │ │ │ - blls 0x3112d0 │ │ │ │ + vpmax.s8 , q5, │ │ │ │ + @ instruction: 0xf2c02c9c │ │ │ │ + blls 0x31129c │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-160 @ 0xffffff60 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf974f0a8 │ │ │ │ + @ instruction: 0xf97ef0a8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -128975,29 +128962,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf8ecf095 │ │ │ │ + @ instruction: 0xf8f6f095 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - vpmax.s8 d31, d10, d5 │ │ │ │ - vmull.s8 q9, d16, d28 │ │ │ │ - blls 0x31134c │ │ │ │ + vpmax.s8 d31, d10, d15 │ │ │ │ + @ instruction: 0xf2c02c9c │ │ │ │ + blls 0x311318 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-176 @ 0xffffff50 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf936f0a8 │ │ │ │ + @ instruction: 0xf940f0a8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129006,29 +128993,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf8aef095 │ │ │ │ + @ instruction: 0xf8b8f095 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - vmla.i8 , q13, │ │ │ │ - vmull.s8 q9, d16, d28 │ │ │ │ - blls 0x3113c8 │ │ │ │ + vmul.i8 , q13, │ │ │ │ + @ instruction: 0xf2c02c9c │ │ │ │ + blls 0x311394 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-192 @ 0xffffff40 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf8f8f0a8 │ │ │ │ + @ instruction: 0xf902f0a8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129037,29 +129024,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf870f095 │ │ │ │ + @ instruction: 0xf87af095 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - vmla.i8 d31, d26, d9 │ │ │ │ - vmull.s8 q9, d16, d28 │ │ │ │ - blls 0x311444 │ │ │ │ + vmul.i8 d31, d26, d3 │ │ │ │ + @ instruction: 0xf2c02c9c │ │ │ │ + blls 0x311410 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-208 @ 0xffffff30 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf8baf0a8 │ │ │ │ + @ instruction: 0xf8c4f0a8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129068,29 +129055,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf832f095 │ │ │ │ + @ instruction: 0xf83cf095 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - vmla.i8 , q5, │ │ │ │ - vmull.s8 q9, d16, d28 │ │ │ │ - blls 0x3114c0 │ │ │ │ + vmul.i8 , q5, │ │ │ │ + @ instruction: 0xf2c02c9c │ │ │ │ + blls 0x31148c │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-224 @ 0xffffff20 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf87cf0a8 │ │ │ │ + @ instruction: 0xf886f0a8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129099,29 +129086,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xfff4f094 │ │ │ │ + @ instruction: 0xfffef094 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - vmla.i8 d31, d10, d13 │ │ │ │ - vmull.s8 q9, d16, d28 │ │ │ │ - blls 0x31153c │ │ │ │ + vmul.i8 d31, d10, d7 │ │ │ │ + @ instruction: 0xf2c02c9c │ │ │ │ + blls 0x311508 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-240 @ 0xffffff10 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf83ef0a8 │ │ │ │ + @ instruction: 0xf848f0a8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129130,29 +129117,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xffb6f094 │ │ │ │ + @ instruction: 0xffc0f094 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - vadd.i8 , q13, │ │ │ │ - vmull.s8 q9, d16, d28 │ │ │ │ - blls 0x3115b8 │ │ │ │ + vtst.8 , q13, │ │ │ │ + @ instruction: 0xf2c02c9c │ │ │ │ + blls 0x311584 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-256 @ 0xffffff00 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf800f0a8 │ │ │ │ + @ instruction: 0xf80af0a8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129161,29 +129148,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xff78f094 │ │ │ │ + @ instruction: 0xff82f094 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - vtst.8 d31, d26, d1 │ │ │ │ - vmull.s8 q9, d16, d28 │ │ │ │ - blls 0x311634 │ │ │ │ + vtst.8 d31, d26, d11 │ │ │ │ + @ instruction: 0xf2c02c9c │ │ │ │ + blls 0x311600 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-272 @ 0xfffffef0 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xffc2f0a7 │ │ │ │ + @ instruction: 0xffccf0a7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129192,29 +129179,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xff3af094 │ │ │ │ + @ instruction: 0xff44f094 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - vtst.8 , q5, │ │ │ │ - vmull.s8 q9, d16, d28 │ │ │ │ - blls 0x3116b0 │ │ │ │ + vtst.8 , q5, │ │ │ │ + @ instruction: 0xf2c02c9c │ │ │ │ + blls 0x31167c │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-288 @ 0xfffffee0 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xff84f0a7 │ │ │ │ + @ instruction: 0xff8ef0a7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129223,31 +129210,31 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - mrc2 0, 7, pc, cr12, cr4, {4} │ │ │ │ + @ instruction: 0xff06f094 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - vtst.8 d31, d10, d5 │ │ │ │ - vmull.s8 q9, d16, d28 │ │ │ │ - blls 0x31172c │ │ │ │ + vtst.8 d31, d10, d15 │ │ │ │ + @ instruction: 0xf2c02c9c │ │ │ │ + blls 0x3116f8 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-304 @ 0xfffffed0 │ │ │ │ - ldreq pc, [ip], #-589 @ 0xfffffdb3 │ │ │ │ + streq pc, [ip], #-589 @ 0xfffffdb3 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2340 @ 0xfffff6dc │ │ │ │ - @ instruction: 0xff42f0a7 │ │ │ │ + @ instruction: 0xff4cf0a7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129256,31 +129243,31 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - mrc2 0, 5, pc, cr10, cr4, {4} │ │ │ │ + mcr2 0, 6, pc, cr4, cr4, {4} @ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vrecps.f32 , q13, │ │ │ │ - vmull.s8 q9, d16, d28 │ │ │ │ - blls 0x3117b0 │ │ │ │ + vrecps.f32 , q13, │ │ │ │ + @ instruction: 0xf2c02c9c │ │ │ │ + blls 0x31177c │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-320 @ 0xfffffec0 │ │ │ │ - ldreq pc, [ip], #-589 @ 0xfffffdb3 │ │ │ │ + streq pc, [ip], #-589 @ 0xfffffdb3 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2340 @ 0xfffff6dc │ │ │ │ - @ instruction: 0xff00f0a7 │ │ │ │ + @ instruction: 0xff0af0a7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129289,30 +129276,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - mrc2 0, 3, pc, cr8, cr4, {4} │ │ │ │ + mcr2 0, 4, pc, cr2, cr4, {4} @ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vrecps.f32 d31, d26, d1 │ │ │ │ - @ instruction: 0xf2c03cdc │ │ │ │ - blls 0x311834 │ │ │ │ + vrecps.f32 d31, d26, d11 │ │ │ │ + vqdmulh.s d19, d16, d0[3] │ │ │ │ + blls 0x311800 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - ldreq pc, [ip], #-589 @ 0xfffffdb3 │ │ │ │ + streq pc, [ip], #-589 @ 0xfffffdb3 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2084 @ 0xfffff7dc │ │ │ │ - cdp2 0, 12, cr15, cr0, cr7, {5} │ │ │ │ + cdp2 0, 12, cr15, cr10, cr7, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129321,30 +129308,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - mrc2 0, 1, pc, cr8, cr4, {4} │ │ │ │ + mcr2 0, 2, pc, cr2, cr4, {4} @ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vrecps.f32 , q5, │ │ │ │ - vqdmulh.s d19, d16, d0[7] │ │ │ │ - blls 0x3118b4 │ │ │ │ + vrecps.f32 , q5, │ │ │ │ + @ instruction: 0xf2c03cdc │ │ │ │ + blls 0x311880 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - ldreq pc, [ip], #-589 @ 0xfffffdb3 │ │ │ │ + streq pc, [ip], #-589 @ 0xfffffdb3 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2084 @ 0xfffff7dc │ │ │ │ - cdp2 0, 8, cr15, cr0, cr7, {5} │ │ │ │ + cdp2 0, 8, cr15, cr10, cr7, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129353,30 +129340,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - ldc2l 0, cr15, [r8, #592]! @ 0x250 │ │ │ │ + mcr2 0, 0, pc, cr2, cr4, {4} @ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vrecps.f32 d31, d10, d1 │ │ │ │ - @ instruction: 0xf2c03cdc │ │ │ │ - blls 0x311934 │ │ │ │ + vrecps.f32 d31, d10, d11 │ │ │ │ + vqdmulh.s d19, d16, d0[3] │ │ │ │ + blls 0x311900 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - ldreq pc, [ip], #-589 @ 0xfffffdb3 │ │ │ │ + streq pc, [ip], #-589 @ 0xfffffdb3 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2148 @ 0xfffff79c │ │ │ │ - cdp2 0, 4, cr15, cr0, cr7, {5} │ │ │ │ + cdp2 0, 4, cr15, cr10, cr7, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129385,30 +129372,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - ldc2 0, cr15, [r8, #592]! @ 0x250 │ │ │ │ + stc2l 0, cr15, [r2, #592] @ 0x250 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf24afed1 │ │ │ │ - vqdmulh.s d19, d16, d0[7] │ │ │ │ - blls 0x3119b4 │ │ │ │ + @ instruction: 0xf24afedb │ │ │ │ + @ instruction: 0xf2c03cdc │ │ │ │ + blls 0x311980 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - ldreq pc, [ip], #-589 @ 0xfffffdb3 │ │ │ │ + streq pc, [ip], #-589 @ 0xfffffdb3 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2148 @ 0xfffff79c │ │ │ │ - cdp2 0, 0, cr15, cr0, cr7, {5} │ │ │ │ + cdp2 0, 0, cr15, cr10, cr7, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129417,30 +129404,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - ldc2l 0, cr15, [r8, #-592]! @ 0xfffffdb0 │ │ │ │ + stc2 0, cr15, [r2, #592] @ 0x250 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf24afe91 │ │ │ │ - @ instruction: 0xf2c03cdc │ │ │ │ - blls 0x311a34 │ │ │ │ + @ instruction: 0xf24afe9b │ │ │ │ + vqdmulh.s d19, d16, d0[3] │ │ │ │ + blls 0x311a00 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - ldreq pc, [ip], #-589 @ 0xfffffdb3 │ │ │ │ + streq pc, [ip], #-589 @ 0xfffffdb3 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2212 @ 0xfffff75c │ │ │ │ - stc2l 0, cr15, [r0, #668] @ 0x29c │ │ │ │ + stc2l 0, cr15, [sl, #668] @ 0x29c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129449,30 +129436,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - ldc2 0, cr15, [r8, #-592]! @ 0xfffffdb0 │ │ │ │ + stc2l 0, cr15, [r2, #-592] @ 0xfffffdb0 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf24afe51 │ │ │ │ - vqdmulh.s d19, d16, d0[7] │ │ │ │ - blls 0x311ab4 │ │ │ │ + @ instruction: 0xf24afe5b │ │ │ │ + @ instruction: 0xf2c03cdc │ │ │ │ + blls 0x311a80 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - ldreq pc, [ip], #-589 @ 0xfffffdb3 │ │ │ │ + streq pc, [ip], #-589 @ 0xfffffdb3 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2212 @ 0xfffff75c │ │ │ │ - stc2 0, cr15, [r0, #668] @ 0x29c │ │ │ │ + stc2 0, cr15, [sl, #668] @ 0x29c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129481,31 +129468,31 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - ldc2l 0, cr15, [r8], #592 @ 0x250 │ │ │ │ + stc2 0, cr15, [r2, #-592] @ 0xfffffdb0 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf24afe11 │ │ │ │ - vmull.s8 q9, d16, d28 │ │ │ │ - blls 0x311b34 │ │ │ │ + @ instruction: 0xf24afe1b │ │ │ │ + @ instruction: 0xf2c02c9c │ │ │ │ + blls 0x311b00 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-336 @ 0xfffffeb0 │ │ │ │ - ldreq pc, [ip], #-589 @ 0xfffffdb3 │ │ │ │ + streq pc, [ip], #-589 @ 0xfffffdb3 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2084 @ 0xfffff7dc │ │ │ │ - ldc2 0, cr15, [lr, #-668]! @ 0xfffffd64 │ │ │ │ + stc2l 0, cr15, [r8, #-668] @ 0xfffffd64 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129514,30 +129501,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - ldc2 0, cr15, [r6], #592 @ 0x250 │ │ │ │ + stc2l 0, cr15, [r0], {148} @ 0x94 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vadd.f32 , q13, │ │ │ │ - @ instruction: 0xf2c03cfc │ │ │ │ - blls 0x311bb8 │ │ │ │ + vmla.f32 , q13, │ │ │ │ + vqdmulh.s d19, d16, d0[7] │ │ │ │ + blls 0x311b84 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - ldreq pc, [ip], #-589 @ 0xfffffdb3 │ │ │ │ + streq pc, [ip], #-589 @ 0xfffffdb3 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2340 @ 0xfffff6dc │ │ │ │ - ldc2l 0, cr15, [lr], #668 @ 0x29c │ │ │ │ + stc2 0, cr15, [r8, #-668] @ 0xfffffd64 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129546,30 +129533,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - ldc2l 0, cr15, [r6], #-592 @ 0xfffffdb0 │ │ │ │ + stc2 0, cr15, [r0], {148} @ 0x94 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vadd.f32 d31, d26, d15 │ │ │ │ - @ instruction: 0xf2c03cfc │ │ │ │ - blls 0x311c38 │ │ │ │ + vmla.f32 d31, d26, d9 │ │ │ │ + vqdmulh.s d19, d16, d0[7] │ │ │ │ + blls 0x311c04 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - ldreq pc, [ip], #-589 @ 0xfffffdb3 │ │ │ │ + streq pc, [ip], #-589 @ 0xfffffdb3 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2276 @ 0xfffff71c │ │ │ │ - ldc2 0, cr15, [lr], #668 @ 0x29c │ │ │ │ + stc2l 0, cr15, [r8], {167} @ 0xa7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129578,30 +129565,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - ldc2 0, cr15, [r6], #-592 @ 0xfffffdb0 │ │ │ │ + mcrr2 0, 9, pc, r0, cr4 @ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vadd.f32 , q5, │ │ │ │ - @ instruction: 0xf2c03cfc │ │ │ │ - blls 0x311cb8 │ │ │ │ + vmla.f32 , q5, │ │ │ │ + vqdmulh.s d19, d16, d0[7] │ │ │ │ + blls 0x311c84 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - ldreq pc, [ip], #-589 @ 0xfffffdb3 │ │ │ │ + streq pc, [ip], #-589 @ 0xfffffdb3 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2212 @ 0xfffff75c │ │ │ │ - ldc2l 0, cr15, [lr], #-668 @ 0xfffffd64 │ │ │ │ + stc2 0, cr15, [r8], {167} @ 0xa7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129610,30 +129597,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - blx 0xffe4aea2 │ │ │ │ + stc2 0, cr15, [r0], {148} @ 0x94 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vadd.f32 d31, d10, d15 │ │ │ │ - @ instruction: 0xf2c03cfc │ │ │ │ - blls 0x311d38 │ │ │ │ + vmla.f32 d31, d10, d9 │ │ │ │ + vqdmulh.s d19, d16, d0[7] │ │ │ │ + blls 0x311d04 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - ldreq pc, [ip], #-589 @ 0xfffffdb3 │ │ │ │ + streq pc, [ip], #-589 @ 0xfffffdb3 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2148 @ 0xfffff79c │ │ │ │ - ldc2 0, cr15, [lr], #-668 @ 0xfffffd64 │ │ │ │ + mcrr2 0, 10, pc, r8, cr7 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -129650,78 +129637,78 @@ │ │ │ │ stmdavs r1!, {r1, r3, r8, r9, lr} │ │ │ │ ldrbeq r4, [r1], sl, lsl #6 │ │ │ │ @ instruction: 0xb1a7d415 │ │ │ │ @ instruction: 0xb1236923 │ │ │ │ movwcs lr, #6612 @ 0x19d4 │ │ │ │ bfieq r4, r3, #6, #21 │ │ │ │ @ instruction: 0xf00bd40d │ │ │ │ - ldmiblt r8, {r0, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8, {r0, r1, r2, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ stmiavs r6!, {r0, r2, r5, fp, sp, lr}^ │ │ │ │ - blx 0xa4af72 │ │ │ │ + blx 0xccaf3e │ │ │ │ smlawbne sl, r1, r6, r4 │ │ │ │ eorsle r2, r4, r1, lsl #28 │ │ │ │ tstpeq pc, r5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7e02302 │ │ │ │ - @ instruction: 0xf094fc65 │ │ │ │ - vpadd.i8 d31, d7, d11 │ │ │ │ + @ instruction: 0xf094fc61 │ │ │ │ + vqdmulh.s d31, d7, d21 │ │ │ │ @ instruction: 0xf2c00af0 │ │ │ │ pkhbtmi r2, r0, r5, lsl #21 │ │ │ │ @ instruction: 0xf0942500 │ │ │ │ - @ instruction: 0x4606fb13 │ │ │ │ + @ instruction: 0x4606fb1d │ │ │ │ stmdavs r1!, {r1, r2, r4, sp, lr, pc}^ │ │ │ │ - mrrc2 7, 14, pc, r6, cr0 @ │ │ │ │ + mrrc2 7, 14, pc, r2, cr0 @ │ │ │ │ stmiavs r1!, {r1, r3, r5, r9, sl, lr} │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - mrrc2 7, 14, pc, r0, cr0 @ │ │ │ │ + mcrr2 7, 14, pc, ip, cr0 @ │ │ │ │ strbmi r9, [fp], -r0, lsl #12 │ │ │ │ @ instruction: 0xf8da4642 │ │ │ │ ldrtmi r1, [r0], -r0 │ │ │ │ @ instruction: 0x462a47b8 │ │ │ │ stmiavs r1!, {r0, r8, sl, ip, sp} │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - stc2l 7, cr15, [lr], {224} @ 0xe0 │ │ │ │ + stc2l 7, cr15, [sl], {224} @ 0xe0 │ │ │ │ movwcs r6, #10529 @ 0x2921 │ │ │ │ strbmi r4, [r0], -sl, lsr #12 │ │ │ │ svclt 0x000c2900 │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ strbmi r0, [r5, #-3076]! @ 0xfffff3fc │ │ │ │ ldrdcs sp, [r1], -sp @ │ │ │ │ movwcs lr, #10159 @ 0x27af │ │ │ │ tstpeq r7, r5 @ p-variant is OBSOLETE │ │ │ │ - ldc2 7, cr15, [r0], #-896 @ 0xfffffc80 │ │ │ │ + stc2 7, cr15, [ip], #-896 @ 0xfffffc80 │ │ │ │ ldrle r0, [r4, #-1835] @ 0xfffff8d5 │ │ │ │ - blx 0xff9caff4 │ │ │ │ + blx 0xffc4afc0 │ │ │ │ strmi r4, [r5], -r9, asr #12 │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ @ instruction: 0x464872ff │ │ │ │ - stc2l 0, cr15, [lr, #-608]! @ 0xfffffda0 │ │ │ │ + ldc2l 0, cr15, [r8, #-608]! @ 0xfffffda0 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf0982210 │ │ │ │ - strtmi pc, [sl], -sp, asr #30 │ │ │ │ + qsaxmi pc, sl, r7 @ │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - stc2l 0, cr15, [ip, #608] @ 0x260 │ │ │ │ + ldc2l 0, cr15, [r6, #608] @ 0x260 │ │ │ │ @ instruction: 0xf094e7b3 │ │ │ │ - strbmi pc, [r9], -pc, asr #21 @ │ │ │ │ + @ instruction: 0x4649fad9 │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf9def09a │ │ │ │ + @ instruction: 0xf9e8f09a │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf0982210 │ │ │ │ - @ instruction: 0x462afedd │ │ │ │ + strtmi pc, [sl], -r7, ror #29 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - ldc2 0, cr15, [sl, #608]! @ 0x260 │ │ │ │ + stc2l 0, cr15, [r4, #608] @ 0x260 │ │ │ │ svclt 0x0000e7a1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf8d0460c │ │ │ │ vmla.i , , d0[2] │ │ │ │ @@ -129733,77 +129720,77 @@ │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ tstmi r3, #2228224 @ 0x220000 │ │ │ │ ldrle r0, [r4], #-1753 @ 0xfffff927 │ │ │ │ stmdbvs r3!, {r0, r1, r2, r3, r4, r7, r8, ip, sp, pc} │ │ │ │ ldmib r4, {r0, r1, r5, r8, ip, sp, pc}^ │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strle r0, [ip], #-2010 @ 0xfffff826 │ │ │ │ - stc2 0, cr15, [r2], {11} │ │ │ │ + stc2 0, cr15, [r0], {11} │ │ │ │ andcs fp, r1, r8, lsl #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r5!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldrdhi pc, [ip], -r4 │ │ │ │ - blx 0xfe0cb0bc │ │ │ │ + blx 0xfe34b088 │ │ │ │ smlawbne sl, r1, r6, r4 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf005d031 │ │ │ │ movwcs r0, #8463 @ 0x210f │ │ │ │ - blx 0xff04ce02 │ │ │ │ - blx 0x1dcb0d4 │ │ │ │ + blx 0xfef4cdce │ │ │ │ + blx 0x204b0a0 │ │ │ │ strmi r2, [r0], r0, lsl #10 │ │ │ │ stmdavs r1!, {r0, r1, r3, r4, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7e04640 │ │ │ │ - @ instruction: 0x464afbb5 │ │ │ │ + @ instruction: 0x464afbb1 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ ldrhlt r4, [lr, #-120] @ 0xffffff88 │ │ │ │ - blx 0x1a4b0f0 │ │ │ │ + blx 0x1ccb0bc │ │ │ │ strmi r6, [r2], r1, lsr #17 │ │ │ │ movwcs r4, #9770 @ 0x262a │ │ │ │ - blx 0xfeacce2e │ │ │ │ + blx 0xfe9ccdfa │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ ldrmi r4, [r0, r0, asr #12]! │ │ │ │ strcc r4, [r1, #-1578] @ 0xfffff9d6 │ │ │ │ movwcs r6, #10401 @ 0x28a1 │ │ │ │ @ instruction: 0xf7e04640 │ │ │ │ - stmdbvs r1!, {r0, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r2, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [sl], -r2, lsl #6 │ │ │ │ svclt 0x000c2900 │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ strbmi r0, [r5, #-3076]! @ 0xfffff3fc │ │ │ │ ldrdcs sp, [r1], -r9 │ │ │ │ movwcs lr, #10162 @ 0x27b2 │ │ │ │ tstpeq r7, r5 @ p-variant is OBSOLETE │ │ │ │ - blx 0xfe3cce66 │ │ │ │ + blx 0xfe2cce32 │ │ │ │ ldrle r0, [r4, #-1835] @ 0xfffff8d5 │ │ │ │ - blx 0x10cb13c │ │ │ │ + blx 0x134b108 │ │ │ │ strmi r4, [r5], -r9, asr #12 │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ @ instruction: 0x464872ff │ │ │ │ - stc2l 0, cr15, [sl], {152} @ 0x98 │ │ │ │ + ldc2l 0, cr15, [r4], {152} @ 0x98 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf0982210 │ │ │ │ - strtmi pc, [sl], -r9, lsr #29 │ │ │ │ + @ instruction: 0x462afeb3 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - stc2 0, cr15, [r8, #-608]! @ 0xfffffda0 │ │ │ │ + ldc2 0, cr15, [r2, #-608]! @ 0xfffffda0 │ │ │ │ @ instruction: 0xf094e7b6 │ │ │ │ - strbmi pc, [r9], -fp, lsr #20 @ │ │ │ │ + @ instruction: 0x4649fa35 │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf93af09a │ │ │ │ + @ instruction: 0xf944f09a │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf0982210 │ │ │ │ - @ instruction: 0x462afe39 │ │ │ │ + strtmi pc, [sl], -r3, asr #28 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - ldc2 0, cr15, [r6, #-608] @ 0xfffffda0 │ │ │ │ + stc2 0, cr15, [r0, #-608]! @ 0xfffffda0 │ │ │ │ svclt 0x0000e7a4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [sp], -r7, lsl #1 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @@ -129819,81 +129806,81 @@ │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ andle r4, r8, r3, lsr r2 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00b83f0 │ │ │ │ - @ instruction: 0xb3b8fbd7 │ │ │ │ + @ instruction: 0xb3b8fbd5 │ │ │ │ svclt 0x000c2e00 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0x13cb1f4 │ │ │ │ + blx 0x164b1c0 │ │ │ │ andscs r9, r2, #16, 22 @ 0x4000 │ │ │ │ - blx 0x1209b2 │ │ │ │ + blx 0x12097e │ │ │ │ vhsub.s8 d31, d7, d3 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6022395 │ │ │ │ ldmdavs r9, {r3, r5, r6, r9, ip, sp, lr} │ │ │ │ - blx 0x18cb222 │ │ │ │ + blx 0x1b4b1ee │ │ │ │ andcs r4, r1, r1, lsr #12 │ │ │ │ - blx 0x4cf48 │ │ │ │ + blx 0xfff4cf14 │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7e02001 │ │ │ │ - @ instruction: 0x4639faf9 │ │ │ │ + @ instruction: 0x4639faf5 │ │ │ │ andcs r4, r1, r6, lsl #12 │ │ │ │ - blx 0xffdccf5c │ │ │ │ + blx 0xffcccf28 │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7e02001 │ │ │ │ - strtmi pc, [r2], -pc, ror #21 │ │ │ │ + strtmi pc, [r2], -fp, ror #21 │ │ │ │ @ instruction: 0x46039c11 │ │ │ │ ldrtmi r9, [r1], -r4, lsl #8 │ │ │ │ strtmi r9, [r8], -pc, lsl #24 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ strhi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ - blx 0xff34b2a0 │ │ │ │ + blx 0xff5cb26c │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ stcvs 6, cr4, [r1, #-40] @ 0xffffffd8 │ │ │ │ svceq 0x001b694b │ │ │ │ ldrlt sp, [r0, #-77]! @ 0xffffffb3 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r5, r3, lsl r8 │ │ │ │ - b 0x116928c │ │ │ │ + b 0x1169258 │ │ │ │ ldmibvs r3, {r2, r7, sl} │ │ │ │ @ instruction: 0xd1262b01 │ │ │ │ strmi r6, [r4], fp, lsl #23 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mcrrvs 0, 4, sp, fp, cr0 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldrmi fp, [r8], -r8, lsl #30 │ │ │ │ strls sp, [r1], #-44 @ 0xffffffd4 │ │ │ │ strcs r2, [r7], #-262 @ 0xfffffefa │ │ │ │ ldmdavs r3, {r5, r6, r9, sl, lr}^ │ │ │ │ strls r6, [r0, #-2261] @ 0xfffff72b │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - biceq pc, r5, #78643200 @ 0x4b00000 │ │ │ │ + cmnpeq r9, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ movwmi lr, #10701 @ 0x29cd │ │ │ │ andcc lr, r4, #3440640 @ 0x348000 │ │ │ │ @ instruction: 0xff5cf7ff │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strls fp, [r1], #-3376 @ 0xfffff2d0 │ │ │ │ @ instruction: 0xf64b2106 │ │ │ │ - vqdmlal.s q8, d0, d1[5] │ │ │ │ + vorr.i32 d16, #2304 @ 0x00000900 │ │ │ │ ldmdavs r4, {r3, r8, r9}^ │ │ │ │ movwls r9, #12546 @ 0x3102 │ │ │ │ @ instruction: 0xf101fb04 │ │ │ │ movwmi lr, #14802 @ 0x39d2 │ │ │ │ strls r6, [r0], #-2386 @ 0xfffff6ae │ │ │ │ @ instruction: 0xff42f7ff │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -129916,45 +129903,45 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r1, lsl #13 │ │ │ │ movweq lr, #6609 @ 0x19d1 │ │ │ │ ldrmi fp, [r7], -r5, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0xfcd098 │ │ │ │ + blx 0xecd064 │ │ │ │ stmdavs r0!, {r0, r2, r9, sl, lr} │ │ │ │ - blx 0xecd0a0 │ │ │ │ + blx 0xdcd06c │ │ │ │ ldrdcc pc, [r8], #137 @ 0x89 │ │ │ │ vrsubhn.i16 d20, , q3 │ │ │ │ orrslt r2, r0, #0 │ │ │ │ @ instruction: 0xf8d96923 │ │ │ │ - blcs 0xd7274 │ │ │ │ + blcs 0xd7240 │ │ │ │ ldcvs 0, cr13, [r3], {68} @ 0x44 │ │ │ │ andne lr, r0, #212, 18 @ 0x350000 │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ stmiavs r3!, {r0, r1, r2, r3, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xd12e421a │ │ │ │ @ instruction: 0xf00b4648 │ │ │ │ - strdlt pc, [r8, #167]! @ 0xa7 │ │ │ │ + strdlt pc, [r8, #165]! @ 0xa5 │ │ │ │ @ instruction: 0xf6406923 │ │ │ │ @ instruction: 0xf64072e6 │ │ │ │ - blcs 0xed8b0 │ │ │ │ + blcs 0xed87c │ │ │ │ ldrmi fp, [r1], r8, lsl #30 │ │ │ │ - @ instruction: 0xf96af094 │ │ │ │ + @ instruction: 0xf974f094 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strmi r4, [r1], sl, asr #12 │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - strls pc, [r2, -r3, lsl #21] │ │ │ │ + strls pc, [r2, -sp, lsl #21] │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ strtmi r6, [r8], -r3, ror #17 │ │ │ │ strbmi r9, [r3], -r1, lsl #6 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9bcf0a7 │ │ │ │ + @ instruction: 0xf9c6f0a7 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x06d383f0 │ │ │ │ andcs sp, r0, sp, asr #11 │ │ │ │ @@ -129977,32 +129964,32 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r6, [ip], -fp, lsl #18 │ │ │ │ addlt r4, r4, r1, lsl #13 │ │ │ │ stmvs r8, {r8, r9, fp, sp} │ │ │ │ svclt 0x000c4615 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9c2f7e0 │ │ │ │ - stmdavs r0!, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf9bef7e0 │ │ │ │ + stmdavs r0!, {r1, r2, r9, sl, lr}^ │ │ │ │ + @ instruction: 0xf9baf7e0 │ │ │ │ ldrdcc pc, [r8], #137 @ 0x89 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ biclt r2, r8, r0 │ │ │ │ ldrsbcc pc, [r0], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ tstle r6, lr, lsl #6 │ │ │ │ andne lr, r1, #212, 18 @ 0x350000 │ │ │ │ stmdavs r1!, {r1, r3, r8, r9, lr} │ │ │ │ ldrbeq r4, [r2], sl, lsl #6 │ │ │ │ @ instruction: 0xb1add416 │ │ │ │ @ instruction: 0xb1236923 │ │ │ │ movwcs lr, #6612 @ 0x19d4 │ │ │ │ bfieq r4, r3, #6, #22 │ │ │ │ strbmi sp, [r8], -lr, lsl #8 │ │ │ │ - blx 0x1ecb27c │ │ │ │ + blx 0x1e4b248 │ │ │ │ andcs fp, r1, r8, lsr #19 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andlt r2, r4, r0 │ │ │ │ @@ -130010,38 +129997,38 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmiavs r3!, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ movwcc r6, #10274 @ 0x2822 │ │ │ │ @ instruction: 0xf1c3d42f │ │ │ │ stmdbcs r1, {r5, r8} │ │ │ │ - blx 0x94673c │ │ │ │ + blx 0x946708 │ │ │ │ @ instruction: 0xf009f903 │ │ │ │ teqlt r3, #49152 @ 0xc000 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - bvc 0xff5ccba0 │ │ │ │ + bvc 0xff5ccb6c │ │ │ │ andsmi r4, r0, r8, asr #1 │ │ │ │ @ instruction: 0xf7e06020 │ │ │ │ - stmiavs r2!, {r0, r1, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r2!, {r0, r1, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ mvnvc pc, #64, 12 @ 0x4000000 │ │ │ │ - bcs 0xe0ac4 │ │ │ │ + bcs 0xe0a90 │ │ │ │ ldrmi fp, [sl], r8, lsl #30 │ │ │ │ - @ instruction: 0xf8c0f094 │ │ │ │ + @ instruction: 0xf8caf094 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ pkhtbmi r4, r2, r2, asr #12 │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0x4630f9d9 │ │ │ │ + ldrtmi pc, [r0], -r3, ror #19 @ │ │ │ │ @ instruction: 0x46224653 │ │ │ │ stmib sp, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf0a78800 │ │ │ │ - andcs pc, r1, r5, lsl r9 @ │ │ │ │ + andcs pc, r1, pc, lsl r9 @ │ │ │ │ @ instruction: 0xf780e7b6 │ │ │ │ - svclt 0x0000ff9b │ │ │ │ + svclt 0x0000ffb5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r3, lsl #26 │ │ │ │ @ instruction: 0xf414699c │ │ │ │ andsle r0, r1, r0, ror r4 │ │ │ │ @@ -130055,60 +130042,60 @@ │ │ │ │ stmiavs lr!, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ andle r2, r8, r1, lsl #28 │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00b8ff0 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf094d051 │ │ │ │ - vtst.8 , , │ │ │ │ + vadd.i8 d31, d23, d3 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ pkhtbmi r7, r1, r4, asr #5 │ │ │ │ svclt 0x0070ee1d │ │ │ │ strvc pc, [r8, sl, asr #12]! │ │ │ │ ldreq pc, [r4, r0, asr #5] │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf094f98b │ │ │ │ - @ instruction: 0x4680f833 │ │ │ │ - @ instruction: 0xfffcf093 │ │ │ │ - @ instruction: 0xf0934682 │ │ │ │ - stmdavs r9!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf094f995 │ │ │ │ + @ instruction: 0x4680f83d │ │ │ │ + @ instruction: 0xf806f094 │ │ │ │ + @ instruction: 0xf0944682 │ │ │ │ + stmdavs r9!, {r0, r1, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r2, [r2], -r3, lsl #6 │ │ │ │ strbmi r9, [r0], -r3 │ │ │ │ - @ instruction: 0xf988f7e0 │ │ │ │ + @ instruction: 0xf984f7e0 │ │ │ │ @ instruction: 0x46394b19 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, fp, asr r8 @ │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldmdavs r8!, {r8, r9, ip, pc} │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ @ instruction: 0xf0944452 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r2, [r2], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7e04640 │ │ │ │ - blmi 0x4cd980 │ │ │ │ + blmi 0x4cd93c │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf85b681b │ │ │ │ - bl 0x1173cc │ │ │ │ + bl 0x117398 │ │ │ │ movwls r0, #777 @ 0x309 │ │ │ │ - bl 0x1294a8 │ │ │ │ + bl 0x129474 │ │ │ │ strmi r0, [sl], #-776 @ 0xfffffcf8 │ │ │ │ @ instruction: 0xf0944639 │ │ │ │ - stmdavs r9!, {r0, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi r4, [r0], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7e02302 │ │ │ │ - stmdavs r9!, {r0, r1, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs r9, #10243 @ 0x2803 │ │ │ │ @ instruction: 0xf7e04632 │ │ │ │ - mulcs r1, r5, r9 │ │ │ │ + mulcs r1, r1, r9 │ │ │ │ svclt 0x0000e79f │ │ │ │ - addeq r0, r8, ip, asr #23 │ │ │ │ - addeq r0, r8, r2, lsr #23 │ │ │ │ + addeq r0, r8, r0, lsl #24 │ │ │ │ + ldrdeq r0, [r8], r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrdmi pc, [r8], #128 @ 0x80 │ │ │ │ vaddl.u8 , d20, d5 │ │ │ │ @ instruction: 0xb1b42400 │ │ │ │ @@ -130124,103 +130111,103 @@ │ │ │ │ mrsle r2, (UNDEF: 3) │ │ │ │ cdpcs 8, 0, cr6, cr1, cr14, {7} │ │ │ │ strtmi sp, [r0], -r8 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf974f00b │ │ │ │ + @ instruction: 0xf972f00b │ │ │ │ andcs fp, r1, r8, lsl #18 │ │ │ │ vaba.s8 q15, , q9 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0xf0932795 │ │ │ │ - @ instruction: 0xf640ffe9 │ │ │ │ + @ instruction: 0xf640fff3 │ │ │ │ ldrdls r7, [r2], -r4 │ │ │ │ @ instruction: 0xf0986839 │ │ │ │ - @ instruction: 0xf093f905 │ │ │ │ - ldmdavs r9!, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf093f90f │ │ │ │ + ldmdavs r9!, {r0, r1, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vst1.32 {d20-d22}, [pc], r0 │ │ │ │ @ instruction: 0xf09a6270 │ │ │ │ - @ instruction: 0x4633f8b5 │ │ │ │ + @ instruction: 0x4633f8bf │ │ │ │ andscs r4, sl, #68157440 @ 0x4100000 │ │ │ │ vmax.s8 q10, q4, q0 │ │ │ │ vqdmlsl.s , d0, d0[4] │ │ │ │ @ instruction: 0xf0990794 │ │ │ │ - @ instruction: 0xf093fb49 │ │ │ │ - strmi pc, [r2], r7, ror #30 │ │ │ │ - @ instruction: 0xff64f093 │ │ │ │ + @ instruction: 0xf093fb53 │ │ │ │ + @ instruction: 0x4682ff71 │ │ │ │ + @ instruction: 0xff6ef093 │ │ │ │ @ instruction: 0xf0934681 │ │ │ │ - stmdavs r9!, {r0, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r1, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #9762 @ 0x2622 │ │ │ │ @ instruction: 0xf7e04683 │ │ │ │ - ldrtmi pc, [r2], -r3, lsr #17 @ │ │ │ │ + @ instruction: 0x4632f89f │ │ │ │ movwcs r6, #10345 @ 0x2869 │ │ │ │ @ instruction: 0xf7e04648 │ │ │ │ - @ instruction: 0x4659f89d │ │ │ │ + @ instruction: 0x4659f899 │ │ │ │ @ instruction: 0xf0994650 │ │ │ │ - blmi 0xe8ee60 │ │ │ │ + blmi 0xe8ee54 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r0, r1, r9, ip, pc}^ │ │ │ │ tsteq r8, r2, lsl #22 │ │ │ │ stmdbls r2, {r0, r8, ip, pc} │ │ │ │ movweq lr, #43778 @ 0xab02 │ │ │ │ andls r4, r0, #167772160 @ 0xa000000 │ │ │ │ @ instruction: 0x461a6838 │ │ │ │ @ instruction: 0xf0944639 │ │ │ │ - stmdavs r9!, {r0, r2, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9762 @ 0x2622 │ │ │ │ @ instruction: 0xf7e04650 │ │ │ │ - ldrbmi pc, [r9], -fp, lsl #18 @ │ │ │ │ + ldrbmi pc, [r9], -r7, lsl #18 @ │ │ │ │ andscs r4, r0, #88, 12 @ 0x5800000 │ │ │ │ - blx 0xfeacb76a │ │ │ │ - bls 0x1621ac │ │ │ │ + blx 0xfed4b736 │ │ │ │ + bls 0x162178 │ │ │ │ ldrbtmi r4, [fp], #-1593 @ 0xfffff9c7 │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - bl 0x125860 │ │ │ │ + bl 0x12582c │ │ │ │ strls r0, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ - bl 0x136528 │ │ │ │ + bl 0x1364f4 │ │ │ │ strtmi r0, [r2], #-779 @ 0xfffffcf5 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - mrc2 0, 3, pc, cr8, cr4, {4} │ │ │ │ + mcr2 0, 4, pc, cr2, cr4, {4} @ │ │ │ │ stmdavs r9!, {r1, r4, r5, r9, sl, lr} │ │ │ │ movwcs r4, #9816 @ 0x2658 │ │ │ │ - @ instruction: 0xf8eef7e0 │ │ │ │ + @ instruction: 0xf8eaf7e0 │ │ │ │ ldrbmi r4, [r0], -r9, asr #12 │ │ │ │ - mcr2 0, 1, pc, cr10, cr9, {4} @ │ │ │ │ + mrc2 0, 1, pc, cr4, cr9, {4} │ │ │ │ vmovls.32 d3[0], r4 │ │ │ │ ldrbtmi r4, [fp], #-1593 @ 0xfffff9c7 │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - bl 0x125918 │ │ │ │ + bl 0x1258e4 │ │ │ │ strls r0, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ - bl 0x136560 │ │ │ │ + bl 0x13652c │ │ │ │ strtmi r0, [r2], #-778 @ 0xfffffcf6 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - mrc2 0, 2, pc, cr12, cr4, {4} │ │ │ │ + mcr2 0, 3, pc, cr6, cr4, {4} @ │ │ │ │ ldrmi r2, [sl], -r2, lsl #6 │ │ │ │ ldrbmi r6, [r0], -r9, lsr #16 │ │ │ │ - @ instruction: 0xf8d2f7e0 │ │ │ │ + @ instruction: 0xf8cef7e0 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf0982210 │ │ │ │ - blmi 0x44e338 │ │ │ │ + blmi 0x44e32c │ │ │ │ ldrbtmi r4, [fp], #-1593 @ 0xfffff9c7 │ │ │ │ ldmpl r3!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andeq lr, r8, #3072 @ 0xc00 │ │ │ │ ldmdbne sl, {r0, r9, ip, pc} │ │ │ │ andls r4, r0, #1258291200 @ 0x4b000000 │ │ │ │ ldmdavs r8!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - mcr2 0, 2, pc, cr2, cr4, {4} @ │ │ │ │ + mcr2 0, 2, pc, cr12, cr4, {4} @ │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ strbmi r2, [r8], -r3, lsl #4 │ │ │ │ - @ instruction: 0xf8b8f7e0 │ │ │ │ + @ instruction: 0xf8b4f7e0 │ │ │ │ svclt 0x0000e759 │ │ │ │ - addeq r0, r8, r8, lsl #21 │ │ │ │ - addeq r0, r8, sl, asr #20 │ │ │ │ - addeq r0, r8, r2, lsl sl │ │ │ │ - ldrdeq r0, [r8], sl │ │ │ │ + @ instruction: 0x00880abc │ │ │ │ + addeq r0, r8, lr, ror sl │ │ │ │ + addeq r0, r8, r6, asr #20 │ │ │ │ + addeq r0, r8, lr, lsl #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrdmi pc, [r8], #128 @ 0x80 │ │ │ │ vaddl.u8 , d20, d5 │ │ │ │ @ instruction: 0xb1b42400 │ │ │ │ @@ -130236,106 +130223,106 @@ │ │ │ │ mrsle r2, (UNDEF: 3) │ │ │ │ cdpcs 8, 0, cr6, cr1, cr14, {7} │ │ │ │ strtmi sp, [r0], -r8 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf894f00b │ │ │ │ + @ instruction: 0xf892f00b │ │ │ │ andcs fp, r1, r8, lsl #18 │ │ │ │ vaba.s8 q15, , q9 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0xf0932795 │ │ │ │ - @ instruction: 0xf640ff09 │ │ │ │ + @ instruction: 0xf640ff13 │ │ │ │ pkhtbmi r7, r1, r4, asr #5 │ │ │ │ @ instruction: 0xf0986839 │ │ │ │ - @ instruction: 0xf093f825 │ │ │ │ - ldmdavs r9!, {r0, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf093f82f │ │ │ │ + ldmdavs r9!, {r0, r1, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vst1.32 {d20-d22}, [pc], r0 │ │ │ │ @ instruction: 0xf0996270 │ │ │ │ - @ instruction: 0x4633ffd5 │ │ │ │ + @ instruction: 0x4633ffdf │ │ │ │ andscs r4, sl, #68157440 @ 0x4100000 │ │ │ │ strbmi r4, [pc], -r0, asr #12 │ │ │ │ - blx 0x1bcb8b8 │ │ │ │ - mcr2 0, 4, pc, cr10, cr3, {4} @ │ │ │ │ + blx 0x1e4b884 │ │ │ │ + mrc2 0, 4, pc, cr4, cr3, {4} │ │ │ │ strtmi r6, [r2], -r9, ror #16 │ │ │ │ strmi r2, [r3], r2, lsl #6 │ │ │ │ - @ instruction: 0xffccf7df │ │ │ │ + @ instruction: 0xffc8f7df │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ vrecps.f32 q9, q4, q8 │ │ │ │ vshr.s64 q10, q6, #64 │ │ │ │ ldrbtmi r0, [fp], #-148 @ 0xffffff6c │ │ │ │ andls r6, r2, #1769472 @ 0x1b0000 │ │ │ │ - bl 0x1259c4 │ │ │ │ - bl 0x1102ac │ │ │ │ + bl 0x125990 │ │ │ │ + bl 0x110278 │ │ │ │ strbmi r0, [sl], #-264 @ 0xfffffef8 │ │ │ │ andls r9, r0, #1073741824 @ 0x40000000 │ │ │ │ ldrmi r4, [sl], -r1, lsl #12 │ │ │ │ stmdavs r0, {r0, r3, r7, r9, sl, lr} │ │ │ │ - stc2l 0, cr15, [r4, #592] @ 0x250 │ │ │ │ - mcr2 0, 3, pc, cr10, cr3, {4} @ │ │ │ │ + stc2l 0, cr15, [lr, #592] @ 0x250 │ │ │ │ + mrc2 0, 3, pc, cr4, cr3, {4} │ │ │ │ ldrtmi r6, [r2], -r9, ror #16 │ │ │ │ strmi r2, [r2], r2, lsl #6 │ │ │ │ - @ instruction: 0xffacf7df │ │ │ │ + @ instruction: 0xffa8f7df │ │ │ │ @ instruction: 0x46494b34 │ │ │ │ ldrbtmi r9, [fp], #-2562 @ 0xfffff5fe │ │ │ │ @ instruction: 0xf8d9681b │ │ │ │ ldmpl r2, {}^ @ │ │ │ │ vmlaeq.f64 d14, d10, d2 │ │ │ │ @ instruction: 0x0c08eb02 │ │ │ │ @ instruction: 0xf8cd4673 │ │ │ │ ldrtmi ip, [sl], #-4 │ │ │ │ ldrbtmi r9, [r2], -r0, lsl #4 │ │ │ │ - stc2 0, cr15, [r8, #592]! @ 0x250 │ │ │ │ + ldc2 0, cr15, [r2, #592]! @ 0x250 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ @ instruction: 0xf0982210 │ │ │ │ - ldrbmi pc, [sl], -r3, ror #20 @ │ │ │ │ + ldrbmi pc, [sl], -sp, ror #20 @ │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - @ instruction: 0xf940f098 │ │ │ │ + @ instruction: 0xf94af098 │ │ │ │ stmdavs r9!, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0x4658461a │ │ │ │ - @ instruction: 0xff88f7df │ │ │ │ - bls 0x12237c │ │ │ │ + @ instruction: 0xff84f7df │ │ │ │ + bls 0x122348 │ │ │ │ ldrbtmi r4, [fp], #-1609 @ 0xfffff9b7 │ │ │ │ @ instruction: 0xf8d9681b │ │ │ │ @ instruction: 0xf8cd0000 │ │ │ │ ldmpl r2, {r2, r3, ip, pc}^ │ │ │ │ movweq lr, #47874 @ 0xbb02 │ │ │ │ @ instruction: 0x0c08eb02 │ │ │ │ @ instruction: 0xf8cd443a │ │ │ │ andls ip, r0, #4 │ │ │ │ @ instruction: 0xf094461a │ │ │ │ - @ instruction: 0xf093fd83 │ │ │ │ - stmdavs r9!, {r0, r3, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf093fd8d │ │ │ │ + stmdavs r9!, {r0, r1, r4, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r3, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7df4681 │ │ │ │ - stmdavs r9!, {r0, r1, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi r4, [r0], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7df2302 │ │ │ │ - blmi 0x58f6f8 │ │ │ │ + blmi 0x58f6b4 │ │ │ │ ldrbtmi r9, [fp], #-2562 @ 0xfffff5fe │ │ │ │ stmdbls r3, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - bl 0x165a8c │ │ │ │ + bl 0x165a58 │ │ │ │ andls r0, r1, #8, 4 @ 0x80000000 │ │ │ │ andls r1, r0, #3571712 @ 0x368000 │ │ │ │ ldrmi r4, [sl], -fp, asr #8 │ │ │ │ @ instruction: 0xf0946808 │ │ │ │ - strbmi pc, [r9], -r5, ror #26 @ │ │ │ │ + strbmi pc, [r9], -pc, ror #26 @ │ │ │ │ andscs r4, r0, #72, 12 @ 0x4800000 │ │ │ │ - blx 0x8cb9bc │ │ │ │ + blx 0xb4b988 │ │ │ │ @ instruction: 0x4649465a │ │ │ │ @ instruction: 0xf0984648 │ │ │ │ - stmdavs r9!, {r0, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7df4648 │ │ │ │ - smmls r2, r1, pc, pc @ │ │ │ │ - addeq r0, r8, r6, ror #17 │ │ │ │ - addeq r0, r8, lr, lsr #17 │ │ │ │ - addeq r0, r8, r6, ror #16 │ │ │ │ - addeq r0, r8, r2, lsr #16 │ │ │ │ + ldrb pc, [r2, -sp, asr #31] @ │ │ │ │ + addeq r0, r8, sl, lsl r9 │ │ │ │ + addeq r0, r8, r2, ror #17 │ │ │ │ + umulleq r0, r8, sl, r8 │ │ │ │ + addeq r0, r8, r6, asr r8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ tstcs r0, #180, 20 @ 0xb4000 │ │ │ │ orrvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ andmi fp, fp, sl, lsl #1 │ │ │ │ @@ -130352,189 +130339,189 @@ │ │ │ │ vst4.32 {d24-d27}, [pc], r6 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ andmi r1, fp, r0, lsl #6 │ │ │ │ svcvc 0x0080f1b3 │ │ │ │ mvnhi pc, #0 │ │ │ │ orrhi pc, r2, r0, lsl #4 │ │ │ │ svcvs 0x00e0f5b3 │ │ │ │ - rschi pc, r4, #1 │ │ │ │ + rschi pc, r2, #1 │ │ │ │ subshi pc, r7, #64, 4 │ │ │ │ svcvs 0x0030f5b3 │ │ │ │ - addshi pc, fp, #1 │ │ │ │ + addshi pc, r9, #1 │ │ │ │ strhi pc, [lr, #-512]! @ 0xfffffe00 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - rscshi pc, sp, #1 │ │ │ │ + rscshi pc, fp, #1 │ │ │ │ svcvs 0x0020f5b3 │ │ │ │ - rschi pc, r5, #1 │ │ │ │ + rschi pc, r3, #1 │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ stmdage r4, {r0, r1, r5, r6, r8, ip, lr, pc} │ │ │ │ - @ instruction: 0xff9cf7fc │ │ │ │ - blcs 0x176438 │ │ │ │ + @ instruction: 0xffa2f7fc │ │ │ │ + blcs 0x176404 │ │ │ │ stmdbge r4, {r0, r2, r3, r4, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vsubl.s8 , d16, d17 │ │ │ │ @ instruction: 0xf7f70205 │ │ │ │ - subs pc, r5, pc, lsr sl @ │ │ │ │ + subs pc, r5, r3, lsr sl @ │ │ │ │ vrshr.s8 d18, d0, #1 │ │ │ │ addsmi r2, r3, #128, 4 │ │ │ │ @ instruction: 0xf011d14f │ │ │ │ @ instruction: 0xf0400280 │ │ │ │ addeq r8, lr, #-1073741819 @ 0xc0000005 │ │ │ │ mvnhi pc, #0, 2 │ │ │ │ addne pc, r0, #285212672 @ 0x11000000 │ │ │ │ strbhi pc, [r3], #-64 @ 0xffffffc0 @ │ │ │ │ @ instruction: 0xf1400321 │ │ │ │ vst2.16 {d24-d27}, [pc :64], r5 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r1, r3, r0, lsl #6 │ │ │ │ svccs 0x0001f1b3 │ │ │ │ - ldrthi pc, [r5], #-3 @ │ │ │ │ + ldrthi pc, [r3], #-3 @ │ │ │ │ ldrbhi pc, [lr, -r0, lsl #4] @ │ │ │ │ svcvs 0x00e0f5b3 │ │ │ │ - ldrbhi pc, [sl, #-3]! @ │ │ │ │ - ldrhi pc, [r4, #513] @ 0x201 │ │ │ │ + ldrbhi pc, [r8, #-3]! @ │ │ │ │ + ldrhi pc, [r2, #513] @ 0x201 │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - rscshi pc, ip, #3 │ │ │ │ - movwhi pc, #57858 @ 0xe202 @ │ │ │ │ + rscshi pc, sl, #3 │ │ │ │ + movwhi pc, #49666 @ 0xc202 @ │ │ │ │ @ instruction: 0xf0032b00 │ │ │ │ - stmdaeq r2!, {r3, r4, r8, r9, pc}^ │ │ │ │ + stmdaeq r2!, {r1, r2, r4, r8, r9, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rsbpl pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0xfe84d8a0 │ │ │ │ + blx 0xfe54d86c │ │ │ │ svcge 0x0004e008 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xff88f7fc │ │ │ │ @ instruction: 0xf14001e4 │ │ │ │ @ instruction: 0x200082be │ │ │ │ ldmdavs sl, {r0, r1, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bicshi pc, r8, r4, asr #32 │ │ │ │ + bicshi pc, r6, r4, asr #32 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ movtne pc, #1025 @ 0x401 @ │ │ │ │ @ instruction: 0xf5b32600 │ │ │ │ rsbsle r1, r0, r0, asr #30 │ │ │ │ cmnpvs r4, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x00e8f5b3 │ │ │ │ @ instruction: 0xf5b3d0db │ │ │ │ vmax.f32 q3, q8, q12 │ │ │ │ @ instruction: 0xf5b38159 │ │ │ │ @ instruction: 0xf0017f50 │ │ │ │ - vmax.s8 q4, q0, q4 │ │ │ │ + vmax.s8 q4, q0, q3 │ │ │ │ @ instruction: 0xf5b38207 │ │ │ │ @ instruction: 0xf0027fa0 │ │ │ │ - vqadd.s8 d8, d0, d1 │ │ │ │ - blcs 0x10b11d8 │ │ │ │ - strhi pc, [r5], r1 │ │ │ │ + vhadd.s8 d8, d0, d15 │ │ │ │ + blcs 0x10b11a4 │ │ │ │ + strhi pc, [r3], r1 │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ - ldrbhi pc, [r8], -r1 @ │ │ │ │ + ldrbhi pc, [r6], -r1 @ │ │ │ │ bicle r2, sl, r0, lsl #22 │ │ │ │ strtmi sl, [r1], -r4, lsl #30 │ │ │ │ @ instruction: 0x96084638 │ │ │ │ - @ instruction: 0xff26f7fc │ │ │ │ + @ instruction: 0xff28f7fc │ │ │ │ @ instruction: 0xf8d59a07 │ │ │ │ mvneq r3, r8, asr #1 │ │ │ │ - ldrbhi pc, [r2, #258] @ 0x102 @ │ │ │ │ + ldrbhi pc, [r0, #258] @ 0x102 @ │ │ │ │ svclt 0x00142a02 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x8f960 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x8f92c @ │ │ │ │ ldrbeq r2, [r8, #1034] @ 0x40a │ │ │ │ vqrshl.s8 d29, d23, d26 │ │ │ │ - vsubw.s8 q9, q8, d28 │ │ │ │ - bl 0x15063c │ │ │ │ + vrsra.s64 d18, d12, #64 │ │ │ │ + bl 0x150608 │ │ │ │ ldrtmi r0, [r9], -r2, lsl #5 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8d24400 │ │ │ │ @ instruction: 0xf8d23200 │ │ │ │ @ instruction: 0xf7fc2210 │ │ │ │ - str pc, [r7, r5, ror #18]! │ │ │ │ + sbfx pc, r9, #18, #8 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf1b3400b │ │ │ │ @ instruction: 0xf0007f80 │ │ │ │ vcgt.s8 d8, d0, d24 │ │ │ │ @ instruction: 0xf5b380e1 │ │ │ │ @ instruction: 0xf0016f00 │ │ │ │ - vcge.s8 q4, q0, │ │ │ │ + vcge.s8 q4, q0, │ │ │ │ @ instruction: 0xf5b38372 │ │ │ │ @ instruction: 0xf0006f80 │ │ │ │ vcge.s8 d8, d0, d0 │ │ │ │ @ instruction: 0xf5b38518 │ │ │ │ @ instruction: 0xf0017f00 │ │ │ │ - vcge.s8 d8, d17, d14 │ │ │ │ - blcs 0xafb98 │ │ │ │ + vcge.s8 d8, d17, d12 │ │ │ │ + blcs 0xafb5c │ │ │ │ mvnhi pc, #1 │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - blls 0x2cf4cc │ │ │ │ + blls 0x2cf4b0 │ │ │ │ addle r2, r0, r3, lsl #22 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsccs pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf962f7f7 │ │ │ │ + @ instruction: 0xf956f7f7 │ │ │ │ biceq lr, pc, r8, ror r7 @ │ │ │ │ andhi pc, r7, #64, 2 │ │ │ │ orrcs pc, r1, #67108867 @ 0x4000003 │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x171974 │ │ │ │ + blcs 0x171940 │ │ │ │ strhi pc, [lr, r0]! │ │ │ │ @ instruction: 0xf44f2b01 │ │ │ │ vqdmlal.s , d0, d0[4] │ │ │ │ - b 0x150614 │ │ │ │ + b 0x1505e0 │ │ │ │ @ instruction: 0xf0000301 │ │ │ │ @ instruction: 0xf5b38778 │ │ │ │ @ instruction: 0xf0043f00 │ │ │ │ - vrhadd.s8 q4, q1, │ │ │ │ - @ instruction: 0xf5b38183 │ │ │ │ + vand q4, q1, │ │ │ │ + @ instruction: 0xf5b38181 │ │ │ │ @ instruction: 0xf0043f80 │ │ │ │ - vhsub.s8 d8, d18, d15 │ │ │ │ - @ instruction: 0xf5b383f5 │ │ │ │ + vhsub.s8 d8, d18, d13 │ │ │ │ + @ instruction: 0xf5b383f3 │ │ │ │ @ instruction: 0xf0047f00 │ │ │ │ - vqsub.s8 d8, d3, d16 │ │ │ │ - blcs 0xfe0b14d0 │ │ │ │ - sbcshi pc, r1, #4 │ │ │ │ + vhsub.s8 d8, d3, d30 │ │ │ │ + blcs 0xfe0b1494 │ │ │ │ + sbchi pc, pc, #4 │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ - orrhi pc, r8, #4 │ │ │ │ + orrhi pc, r6, #4 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ stmdage r4, {r0, r1, r2, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ vmax.f32 , q4, │ │ │ │ vrshr.s64 , , #64 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0050f43f │ │ │ │ ldr r2, [r7, -r1]! │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf1b3400b │ │ │ │ @ instruction: 0xf0022f01 │ │ │ │ - vhadd.s8 d8, d0, d31 │ │ │ │ + vhadd.s8 d8, d0, d29 │ │ │ │ @ instruction: 0xf5b381ff │ │ │ │ @ instruction: 0xf0027f40 │ │ │ │ - vhadd.s8 d8, d0, d8 │ │ │ │ + vhadd.s8 d8, d0, d6 │ │ │ │ @ instruction: 0xf5b385de │ │ │ │ @ instruction: 0xf0017f80 │ │ │ │ - @ instruction: 0xf5b387e1 │ │ │ │ + @ instruction: 0xf5b387df │ │ │ │ @ instruction: 0xf0017f00 │ │ │ │ - blcs 0xb1990 │ │ │ │ + blcs 0xb1954 │ │ │ │ svcge 0x0019f47f │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @@ -130543,212 +130530,212 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vrshr.s64 q10, , #64 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #13632 @ 0x3540 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f79308 │ │ │ │ - ldrbt pc, [r9], pc, lsl #19 @ │ │ │ │ + ldrbt pc, [r9], r3, lsl #19 @ │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vhadd.s8 d8, d16, d31 │ │ │ │ + vhadd.s8 d8, d16, d29 │ │ │ │ vst4.32 {d24-d27}, [pc :128], r4 │ │ │ │ vsubl.s8 q11, d16, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - strbhi pc, [r9, r0]! @ │ │ │ │ + strbhi pc, [r7, r0]! @ │ │ │ │ mvnhi pc, #0, 4 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst4.32 {d24,d26,d28,d30}, [pc :64], r4 │ │ │ │ + vst4.32 {d24,d26,d28,d30}, [pc :64], r2 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - cmnphi ip, r1 @ p-variant is OBSOLETE │ │ │ │ + cmnphi sl, r1 @ p-variant is OBSOLETE │ │ │ │ svccs 0x0001f1b3 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr5, cr15, {3} │ │ │ │ vmlal.u8 q13, d4, d4 │ │ │ │ @ instruction: 0xf7fc5401 │ │ │ │ - stmdbge r4, {r0, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stccs 6, cr4, [r2], {40} @ 0x28 │ │ │ │ - ldrthi pc, [ip], -r2 @ │ │ │ │ + ldrthi pc, [sl], -r2 @ │ │ │ │ @ instruction: 0xf0022c03 │ │ │ │ - stccs 6, cr8, [r1], {49} @ 0x31 │ │ │ │ + stccs 6, cr8, [r1], {47} @ 0x2f │ │ │ │ @ instruction: 0xf648bf15 │ │ │ │ - @ instruction: 0xf64972a5 │ │ │ │ - vmvn.i32 d18, #256 @ 0x00000100 │ │ │ │ + @ instruction: 0xf6497285 │ │ │ │ + vmlal.s , d16, d1[5] │ │ │ │ vmov.i32 d16, #768 @ 0x00000300 │ │ │ │ @ instruction: 0xf7f70208 │ │ │ │ - ldrt pc, [fp], r5, lsr #17 @ │ │ │ │ + ssat pc, #28, r9, lsl #17 @ │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vcge.s8 d8, d16, d7 │ │ │ │ + vcge.s8 d8, d16, d5 │ │ │ │ vst4.32 {d24-d27}, [pc :256], r1 │ │ │ │ vsubl.s8 q11, d16, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - orrhi pc, r1, #1 │ │ │ │ + cmnphi pc, #1 @ p-variant is OBSOLETE │ │ │ │ bicshi pc, r3, #0, 4 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst1.8 {d24-d27}, [pc], r6 │ │ │ │ + vst1.8 {d24-d27}, [pc], r4 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ mvnhi pc, r1 │ │ │ │ svccs 0x0001f1b3 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr7, cr15, {3} │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - blls 0x2cf2ec │ │ │ │ + blls 0x2cf2d0 │ │ │ │ @ instruction: 0xf43f2b03 │ │ │ │ stmdbge r4, {r4, r7, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ vmvn.i32 d19, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f70205 │ │ │ │ - sxtab16 pc, r7, r1, ror #16 @ │ │ │ │ + str pc, [r7], r5, ror #16 │ │ │ │ svcvs 0x0034f5b3 │ │ │ │ - strbhi pc, [ip, #1]! @ │ │ │ │ + strbhi pc, [sl, #1]! @ │ │ │ │ svcvs 0x0034f5b3 │ │ │ │ rschi pc, r1, r0, lsl #4 │ │ │ │ svcvs 0x0014f5b3 │ │ │ │ - strbhi pc, [r2], #1 @ │ │ │ │ + strbhi pc, [r0], #1 @ │ │ │ │ strbhi pc, [sl], #-512 @ 0xfffffe00 @ │ │ │ │ svcvs 0x0004f5b3 │ │ │ │ - ldrbhi pc, [r5], r1 @ │ │ │ │ + ldrbhi pc, [r3], r1 @ │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - ldrthi pc, [r6], -r1 @ │ │ │ │ + ldrthi pc, [r4], -r1 @ │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ mcrge 4, 3, pc, cr13, cr15, {3} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - @ instruction: 0xf8d5fdc9 │ │ │ │ + @ instruction: 0xf8d5fdcb │ │ │ │ mvneq r3, r8, asr #1 │ │ │ │ vmlsl.u8 , d3, d7 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ - blcs 0xb0b6c │ │ │ │ + blcs 0xb0b30 │ │ │ │ mrcge 4, 2, APSR_nzcv, cr13, cr15, {1} │ │ │ │ - @ instruction: 0x43acf24a │ │ │ │ + orrsmi pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strbtpl pc, [ip], #586 @ 0x24a @ │ │ │ │ + ldrbpl pc, [ip], #586 @ 0x24a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - @ instruction: 0xf8bef7fc │ │ │ │ + @ instruction: 0xf8b2f7fc │ │ │ │ vst1.16 {d30-d32}, [pc], ip │ │ │ │ vmlal.s q11, d0, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - strbhi pc, [r9, r0]! @ │ │ │ │ + strbhi pc, [r7, r0]! @ │ │ │ │ sbchi pc, r9, #0, 4 │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst4.32 {d24-d27}, [pc :64], r5 │ │ │ │ + vst4.32 {d24-d27}, [pc :64], r3 │ │ │ │ vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - rsbshi pc, r6, r1 │ │ │ │ + rsbshi pc, r4, r1 │ │ │ │ andsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmdage r4, {r1, r2, r3, r5, r9, sl, fp, sp, pc} │ │ │ │ - stc2l 7, cr15, [r6, #-1008]! @ 0xfffffc10 │ │ │ │ - blcs 0xb68a4 │ │ │ │ + stc2l 7, cr15, [ip, #-1008]! @ 0xfffffc10 │ │ │ │ + blcs 0xb6870 │ │ │ │ mcrge 4, 1, pc, cr7, cr15, {3} @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - adcsne pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + rsbsne pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xf808f7f7 │ │ │ │ + @ instruction: 0xfffcf7f6 │ │ │ │ @ instruction: 0xf5b3e61e │ │ │ │ @ instruction: 0xf0017f40 │ │ │ │ - vhadd.s8 d8, d0, d10 │ │ │ │ + vhadd.s8 d8, d0, d8 │ │ │ │ @ instruction: 0xf5b38307 │ │ │ │ @ instruction: 0xf0017f80 │ │ │ │ - @ instruction: 0xf5b38023 │ │ │ │ + @ instruction: 0xf5b38021 │ │ │ │ @ instruction: 0xf0017f00 │ │ │ │ - blcs 0xafd00 │ │ │ │ + blcs 0xafcc4 │ │ │ │ mcrge 4, 0, pc, cr13, cr15, {3} @ │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - stmdbge r4, {r0, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vsubl.s8 q11, d0, d13 │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ - str pc, [r1], -fp, ror #31 │ │ │ │ + @ instruction: 0xe601ffdf │ │ │ │ subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vqsub.s8 d8, d16, d2 │ │ │ │ + vqsub.s8 d8, d16, d0 │ │ │ │ vst2.16 {d24-d27}, [pc], r4 │ │ │ │ vsubl.s8 q11, d0, d16 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - cmnphi r8, r1 @ p-variant is OBSOLETE │ │ │ │ + cmnphi r6, r1 @ p-variant is OBSOLETE │ │ │ │ eorsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst4.16 {d24,d26,d28,d30}, [pc :64] │ │ │ │ + vst4.16 {d24,d26,d28,d30}, [pc :64]! │ │ │ │ vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ stclge 4, cr15, [r3, #508]! @ 0x1fc │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - blls 0x2cf184 │ │ │ │ + blls 0x2cf168 │ │ │ │ @ instruction: 0xf43f2b03 │ │ │ │ stmdbge r4, {r2, r3, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ - ldrb pc, [r3, #4029] @ 0xfbd @ │ │ │ │ + ldrb pc, [r3, #4017] @ 0xfb1 @ │ │ │ │ svcvs 0x00a8f5b3 │ │ │ │ - @ instruction: 0x83a5f001 │ │ │ │ + @ instruction: 0x83a3f001 │ │ │ │ ldrbhi pc, [r9], #-512 @ 0xfffffe00 @ │ │ │ │ svcvs 0x0088f5b3 │ │ │ │ - ldrhi pc, [r9, #-1] │ │ │ │ + ldrhi pc, [r7, #-1] │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ - ldrbthi pc, [r3], #1 @ │ │ │ │ + ldrbthi pc, [r1], #1 @ │ │ │ │ svcvs 0x0080f5b3 │ │ │ │ stclge 4, cr15, [r1, #508] @ 0x1fc │ │ │ │ strtmi sl, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - @ instruction: 0xf8d5fd1d │ │ │ │ + @ instruction: 0xf8d5fd1f │ │ │ │ mvneq r3, r8, asr #1 │ │ │ │ vmlsl.u8 , d3, d7 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ - blcs 0xb0ec4 │ │ │ │ + blcs 0xb0e88 │ │ │ │ ldcge 4, cr15, [r1, #252]! @ 0xfc │ │ │ │ - @ instruction: 0x23acf24a │ │ │ │ + orrscs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - strtmi pc, [ip], #586 @ 0x24a │ │ │ │ + ldrmi pc, [ip], #586 @ 0x24a │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - @ instruction: 0xf8e2f7fc │ │ │ │ + @ instruction: 0xf8d6f7fc │ │ │ │ @ instruction: 0xf5b3e59e │ │ │ │ @ instruction: 0xf0016f54 │ │ │ │ - vrshl.s8 d8, d1, d16 │ │ │ │ + vqrshl.s8 q4, , q0 │ │ │ │ @ instruction: 0xf5b38397 │ │ │ │ @ instruction: 0xf0016f44 │ │ │ │ - @ instruction: 0xf5b384ae │ │ │ │ + @ instruction: 0xf5b384ac │ │ │ │ @ instruction: 0xf0016f50 │ │ │ │ - @ instruction: 0xf5b3848d │ │ │ │ + @ instruction: 0xf5b3848b │ │ │ │ @ instruction: 0xf47f6f40 │ │ │ │ strtmi sl, [r1], -ip, lsl #27 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - stc2l 7, cr15, [r8], #1008 @ 0x3f0 │ │ │ │ + stc2l 7, cr15, [sl], #1008 @ 0x3f0 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf3c39907 │ │ │ │ @ instruction: 0xf0142200 │ │ │ │ @ instruction: 0xf0427380 │ │ │ │ - bcs 0xb0c98 │ │ │ │ + bcs 0xb0c5c │ │ │ │ ldclge 4, cr15, [fp, #-252]! @ 0xffffff04 │ │ │ │ - adccs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + addscs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ stmdbge r4, {r3, r5, r9, sl, lr} │ │ │ │ movtcs pc, #2258 @ 0x8d2 @ │ │ │ │ - @ instruction: 0xffe0f7fb │ │ │ │ + @ instruction: 0xffd4f7fb │ │ │ │ stceq 5, cr14, [lr], {110} @ 0x6e │ │ │ │ movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ @ instruction: 0xf006084a │ │ │ │ tstmi lr, #16, 12 @ 0x1000000 │ │ │ │ andseq pc, r0, #2 │ │ │ │ movwcs pc, #13249 @ 0x33c1 @ │ │ │ │ movwls sl, #20228 @ 0x4f04 │ │ │ │ @@ -130756,45 +130743,45 @@ │ │ │ │ stmiaeq fp, {r0, r2, r8, r9, ip, pc}^ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ ldrtmi r4, [r9], -sl, lsl #6 │ │ │ │ vsubl.u8 , d4, d6 │ │ │ │ tstmi r3, #805306368 @ 0x30000000 │ │ │ │ movwls r9, #30216 @ 0x7608 │ │ │ │ - mrc2 7, 2, pc, cr2, cr9, {7} │ │ │ │ + mcr2 7, 2, pc, cr6, cr9, {7} @ │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf404ae13 │ │ │ │ @ instruction: 0xf5b36374 │ │ │ │ @ instruction: 0xf47f6fe8 │ │ │ │ strtmi sl, [r1], -r2, ror #26 │ │ │ │ @ instruction: 0xf7fc4638 │ │ │ │ @ instruction: 0xf8d5fcc7 │ │ │ │ ldrbeq r3, [r8, #200] @ 0xc8 │ │ │ │ ldcge 5, cr15, [sp, #-508]! @ 0xfffffe04 │ │ │ │ @ instruction: 0xf24a9c07 │ │ │ │ - vrsra.s64 , q6, #64 │ │ │ │ + vqdmlal.s , d16, d0[3] │ │ │ │ vcge.s8 d16, d10, d19 │ │ │ │ - vmov.i32 d22, #3072 @ 0x00000c00 │ │ │ │ + vsubl.s8 q11, d0, d12 │ │ │ │ @ instruction: 0x46390233 │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8523024 │ │ │ │ @ instruction: 0xf7fc2024 │ │ │ │ - str pc, [fp, #-2385]! @ 0xfffff6af │ │ │ │ + str pc, [fp, #-2373]! @ 0xfffff6bb │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vmax.s8 q4, q8, q5 │ │ │ │ + vmax.s8 q4, q8, q4 │ │ │ │ vst3.32 {d24-d26}, [pc] │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - strthi pc, [r0], r1 │ │ │ │ + ldrhi pc, [lr], r1 │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst1.16 {d24-d26}, [pc :256], r8 │ │ │ │ + vst1.16 {d24-d26}, [pc :256], r6 │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ stcge 4, cr15, [sp, #-508] @ 0xfffffe04 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ @@ -130805,98 +130792,98 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vsubl.s8 q11, d16, d9 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #13632 @ 0x3540 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f69308 │ │ │ │ - strbt pc, [sp], #3971 @ 0xf83 @ │ │ │ │ + strbt pc, [sp], #3959 @ 0xf77 @ │ │ │ │ vmlsl.u8 q8, d4, d19 │ │ │ │ @ instruction: 0xf0031940 │ │ │ │ @ instruction: 0xf1b8080f │ │ │ │ svclt 0x008c0f0b │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ - blcs 0x90b18 │ │ │ │ - ldrhi pc, [ip, #64]! @ 0x40 │ │ │ │ + blcs 0x90ae4 │ │ │ │ + ldrhi pc, [sl, #64]! @ 0x40 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ movwcs fp, #3860 @ 0xf14 │ │ │ │ movweq pc, #4105 @ 0x1009 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ vfma.f32 q13, , q3 │ │ │ │ - vqdmlsl.s q10, d16, d1[7] │ │ │ │ + vabdl.s8 q10, d16, d17 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ ldrbeq r3, [sl, #200] @ 0xc8 │ │ │ │ stclge 5, cr15, [sp], {127} @ 0x7f │ │ │ │ stceq 13, cr6, [r6], #172 @ 0xac │ │ │ │ ldreq pc, [r0], -r6 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldcvs 3, cr4, [fp], {22} │ │ │ │ svceq 0x000ef013 │ │ │ │ ldrbteq sp, [r3], r2, lsl #2 │ │ │ │ - ldcge 5, cr15, [pc], #252 @ 0x90054 │ │ │ │ - bne 0xfe0cce6c │ │ │ │ - svceq 0x0006ea1a │ │ │ │ + ldcge 5, cr15, [pc], #252 @ 0x90020 │ │ │ │ + bne 0xfe0cce38 │ │ │ │ + svceq 0x000aea16 │ │ │ │ ldcge 4, cr15, [r9], #508 @ 0x1fc │ │ │ │ @ instruction: 0xf00a4628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [sl, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ - bleq 0x98ebac │ │ │ │ + bleq 0x98eb68 │ │ │ │ @ instruction: 0xf0034605 │ │ │ │ @ instruction: 0xf0040370 │ │ │ │ @ instruction: 0xf1ba000f │ │ │ │ - b 0x1153b88 │ │ │ │ - b 0x1450b8c │ │ │ │ + b 0x1153b54 │ │ │ │ + b 0x1450b58 │ │ │ │ @ instruction: 0xf0004054 │ │ │ │ strbmi r0, [sl], -r0, lsl #1 │ │ │ │ - b 0x10a189c │ │ │ │ + b 0x10a1868 │ │ │ │ svclt 0x000c0003 │ │ │ │ ldrcs r2, [r0], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf89af7cc │ │ │ │ + @ instruction: 0xf8b6f7cc │ │ │ │ strmi r4, [r0], sl, lsr #12 │ │ │ │ andcs r4, r3, r9, lsl #13 │ │ │ │ stmib sp, {r0, r3, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ ldrmi r8, [r8, r0, lsl #18]! │ │ │ │ stmdage r4, {r2, r4, r6, r8, sl, sp, lr, pc} │ │ │ │ - blx 0xff24dfb2 │ │ │ │ + blx 0xff3cdf7e │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorspl pc, r5, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 3, pc, cr12, cr6, {7} @ │ │ │ │ + mcr2 7, 3, pc, cr0, cr6, {7} @ │ │ │ │ stmdage r4, {r1, r7, sl, sp, lr, pc} │ │ │ │ - blx 0x34dfca │ │ │ │ + blx 0x4df94 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rscsne pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 3, pc, cr0, cr6, {7} @ │ │ │ │ + mrc2 7, 2, pc, cr4, cr6, {7} │ │ │ │ stmdage r4, {r1, r2, r4, r5, r6, sl, sp, lr, pc} │ │ │ │ - blx 0xfec4dfe2 │ │ │ │ - blcs 0x176c14 │ │ │ │ - stclge 4, cr15, [pc], #-252 @ 0x8fefc │ │ │ │ + blx 0xfedcdfae │ │ │ │ + blcs 0x176be0 │ │ │ │ + stclge 4, cr15, [pc], #-252 @ 0x8fec8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ andcs pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 2, pc, cr0, cr6, {7} │ │ │ │ + mcr2 7, 2, pc, cr4, cr6, {7} @ │ │ │ │ vst3.16 {d30-d32}, [pc :128], r6 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ andmi r1, fp, r0, lsl #6 │ │ │ │ svccs 0x0001f1b3 │ │ │ │ - strhi pc, [r6], -r2 │ │ │ │ + strhi pc, [r4], -r2 │ │ │ │ addshi pc, r4, r0, lsl #4 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - ldrbhi pc, [lr], #2 @ │ │ │ │ + ldrbhi pc, [ip], #2 @ │ │ │ │ mvnshi pc, #0, 4 │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ - ldrthi pc, [r7], #2 @ │ │ │ │ - strbhi pc, [r3], #513 @ 0x201 @ │ │ │ │ + ldrthi pc, [r5], #2 @ │ │ │ │ + strbhi pc, [r1], #513 @ 0x201 @ │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ - ldrbthi pc, [r7], -r2 @ │ │ │ │ + ldrbthi pc, [r5], -r2 @ │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - ldrbhi pc, [r2], -r2 @ │ │ │ │ + ldrbhi pc, [r0], -r2 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ stmdaeq sl, {r2, r6, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ @@ -130905,84 +130892,84 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rscsmi pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - mrc2 7, 5, pc, cr10, cr6, {7} │ │ │ │ + mcr2 7, 5, pc, cr14, cr6, {7} @ │ │ │ │ @ instruction: 0xf5b3e424 │ │ │ │ @ instruction: 0xf0016f40 │ │ │ │ - vhadd.s8 q4, q0, │ │ │ │ + vhadd.s8 q4, q0, │ │ │ │ @ instruction: 0xf5b381bf │ │ │ │ @ instruction: 0xf0006f20 │ │ │ │ - @ instruction: 0xf5b38737 │ │ │ │ + @ instruction: 0xf5b38735 │ │ │ │ @ instruction: 0xf0006f30 │ │ │ │ - @ instruction: 0xf5b38721 │ │ │ │ + @ instruction: 0xf5b3871f │ │ │ │ @ instruction: 0xf47f6f10 │ │ │ │ stmdage r4, {r1, r4, sl, fp, sp, pc} │ │ │ │ - blx 0x134e0aa │ │ │ │ - blcs 0x176cdc │ │ │ │ + blx 0x14ce076 │ │ │ │ + blcs 0x176ca8 │ │ │ │ stcge 4, cr15, [fp], {63} @ 0x3f │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ subsne pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stc2l 7, cr15, [ip, #984]! @ 0x3d8 │ │ │ │ + stc2l 7, cr15, [r0, #984]! @ 0x3d8 │ │ │ │ vst3.8 {d30-d32}, [pc], r2 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ andmi r1, fp, r0, lsl #6 │ │ │ │ svccs 0x0001f1b3 │ │ │ │ - adchi pc, r3, r3 │ │ │ │ + adchi pc, r1, r3 │ │ │ │ sbcshi pc, sp, #0, 4 │ │ │ │ svcvs 0x00e0f5b3 │ │ │ │ - sbcshi pc, sp, r3 │ │ │ │ - tstphi pc, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + sbcshi pc, fp, r3 │ │ │ │ + tstphi sp, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - strbhi pc, [r0, -r2]! @ │ │ │ │ - ldrbthi pc, [r6], r1, lsl #4 @ │ │ │ │ + ldrbhi pc, [lr, -r2] @ │ │ │ │ + ldrbthi pc, [r4], r1, lsl #4 @ │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ - stmdaeq sl, {r1, r2, r4, r7, r9, sl, pc}^ │ │ │ │ + stmdaeq sl, {r2, r4, r7, r9, sl, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rsbpl pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - mrc2 7, 2, pc, cr14, cr6, {7} │ │ │ │ - bllt 0xff2ce144 │ │ │ │ + mrc2 7, 2, pc, cr2, cr6, {7} │ │ │ │ + bllt 0xff2ce110 │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428b │ │ │ │ - vcge.s8 q4, q8, │ │ │ │ + vcge.s8 q4, q8, │ │ │ │ vst2.32 {d24-d27}, [pc], r8 │ │ │ │ vsubl.s8 q11, d16, d16 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - strhi pc, [r2, #2]! │ │ │ │ + strhi pc, [r0, #2]! │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ vqsub.s8 d4, d17, d3 │ │ │ │ - vst1.8 {d24-d26}, [pc]! │ │ │ │ + vst1.8 {d24-d26}, [pc], fp │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - ldrbthi pc, [r8], #-2 @ │ │ │ │ + ldrbthi pc, [r6], #-2 @ │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vst3.16 {d24-d26}, [pc :64], r0 │ │ │ │ + vst3.16 {d24-d26}, [pc], lr │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - blge 0xfe78d39c │ │ │ │ + blge 0xfe78d368 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46340 @ 0xb504 │ │ │ │ @@ -130990,332 +130977,332 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vsubl.s8 q11, d16, d9 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #9504 @ 0x2520 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f69308 │ │ │ │ - @ instruction: 0xf7fffe11 │ │ │ │ + @ instruction: 0xf7fffe05 │ │ │ │ @ instruction: 0xf44fbb7b │ │ │ │ vmlal.s q11, d0, d0[4] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - ldrbthi pc, [r3], #0 @ │ │ │ │ + ldrbthi pc, [r1], #0 @ │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vst3. {d24-d26}, [pc], r1 │ │ │ │ + vst3.32 {d24-d26}, [pc :256] │ │ │ │ vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - blge 0x1a0d408 │ │ │ │ + blge 0x1a0d3d4 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - blx 0x1ece204 │ │ │ │ + blx 0x1f4e1d0 │ │ │ │ @ instruction: 0xf53f02a4 │ │ │ │ - blls 0x2baf94 │ │ │ │ + blls 0x2baf60 │ │ │ │ @ instruction: 0xf0432b01 │ │ │ │ - stcvs 1, cr8, [fp, #-652]! @ 0xfffffd74 │ │ │ │ + stcvs 1, cr8, [fp, #-644]! @ 0xfffffd7c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0036f70 │ │ │ │ - mrrcvs 4, 5, r8, fp, cr13 │ │ │ │ + mrrcvs 4, 5, r8, fp, cr11 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x98e40 │ │ │ │ - blge 0x138d33c │ │ │ │ + blcs 0x98e0c │ │ │ │ + blge 0x138d308 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - sbcmi pc, r1, #80740352 @ 0x4d00000 │ │ │ │ + addmi pc, sp, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - stc2 7, cr15, [ip, #-984]! @ 0xfffffc28 │ │ │ │ - bllt 0x114e250 │ │ │ │ + stc2 7, cr15, [r0, #-984]! @ 0xfffffc28 │ │ │ │ + bllt 0x114e21c │ │ │ │ svcvs 0x0050f5b3 │ │ │ │ - strbthi pc, [lr], #-0 @ │ │ │ │ + strbthi pc, [ip], #-0 @ │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - strbhi pc, [r6], #-0 @ │ │ │ │ + strbhi pc, [r4], #-0 @ │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ - blge 0xe0d468 │ │ │ │ + blge 0xe0d434 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - blx 0x12ce264 │ │ │ │ + blx 0x134e230 │ │ │ │ adceq r9, r0, #8, 22 @ 0x2000 │ │ │ │ - strbhi pc, [r1, -r1, lsl #2] @ │ │ │ │ + ldrhi pc, [pc, -r1, lsl #2]! │ │ │ │ @ instruction: 0xf0412b01 │ │ │ │ - stcvs 7, cr8, [fp, #-472]! @ 0xfffffe28 │ │ │ │ + stcvs 7, cr8, [fp, #-464]! @ 0xfffffe30 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0036f70 │ │ │ │ - mrrcvs 1, 4, r8, fp, cr5 │ │ │ │ + mrrcvs 1, 4, r8, fp, cr3 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x98ea0 │ │ │ │ - blge 0x78d39c │ │ │ │ + blcs 0x98e6c │ │ │ │ + blge 0x78d368 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - andseq pc, r1, #80740352 @ 0x4d00000 │ │ │ │ + sbcsvc pc, sp, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - ldc2l 7, cr15, [ip], #984 @ 0x3d8 │ │ │ │ - bllt 0x54e2b0 │ │ │ │ + ldc2l 7, cr15, [r0], #984 @ 0x3d8 │ │ │ │ + bllt 0x54e27c │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ - ldrbhi pc, [pc] @ 0x902bc @ │ │ │ │ + ldrbhi pc, [sp] @ │ │ │ │ svcvs 0x00c0f5b3 │ │ │ │ - strbhi pc, [sl] @ │ │ │ │ + strbhi pc, [r8] @ │ │ │ │ svcvs 0x0080f5b3 │ │ │ │ - blge 0x20d4c8 │ │ │ │ + blge 0x20d494 │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - stmdbge r4, {r0, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vrshr.s64 d18, d17, #64 │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ - @ instruction: 0xf7fffce3 │ │ │ │ + @ instruction: 0xf7fffcd7 │ │ │ │ vst1.64 {d27-d28}, [pc :256], r9 │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - ldrbhi pc, [r0], #0 @ │ │ │ │ + strbhi pc, [lr], #0 @ │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vst3.32 {d24-d26}, [pc :256], r8 │ │ │ │ + vst3.32 {d24-d26}, [pc :256], r6 │ │ │ │ vsubl.s8 q11, d16, d16 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - bge 0xff98d50c │ │ │ │ + bge 0xff98d4d8 │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - stmdbge r4, {r0, r1, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vrshr.s64 d19, d25, #64 │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ - @ instruction: 0xf7fffcc1 │ │ │ │ + @ instruction: 0xf7fffcb5 │ │ │ │ vst1.64 {d27-d28}, [pc :64], r7 │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - ldrbthi pc, [fp], -r0 @ │ │ │ │ + ldrbthi pc, [r9], -r0 @ │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vst1.16 {d24-d26}, [pc :128], r3 │ │ │ │ + vst1.16 {d24-d26}, [pc :128], r1 │ │ │ │ vsubl.s8 q11, d16, d16 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - bge 0xff10d550 │ │ │ │ + bge 0xff10d51c │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - stmdbge r4, {r0, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vmlal.s q9, d0, d1[5] │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ - @ instruction: 0xf7fffc9f │ │ │ │ + @ instruction: 0xf7fffc93 │ │ │ │ vst1.32 {d27-d28}, [pc :256], r5 │ │ │ │ vmlal.s q11, d0, d0[4] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - strhi pc, [r1, -r0]! │ │ │ │ + ldrhi pc, [pc, -r0] │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vst3.32 {d24,d26,d28}, [pc], r5 │ │ │ │ + vst3.32 {d24,d26,d28}, [pc], r3 │ │ │ │ vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - bge 0xfe88d594 │ │ │ │ + bge 0xfe88d560 │ │ │ │ addeq sl, lr, #4, 30 │ │ │ │ @ instruction: 0xf1014638 │ │ │ │ - @ instruction: 0xf7fc863b │ │ │ │ - strbteq pc, [r1], -fp, lsl #19 @ │ │ │ │ - bge 0xfe60d8a8 │ │ │ │ - blcs 0xf6fd0 │ │ │ │ - movwhi pc, #16451 @ 0x4043 @ │ │ │ │ - blvs 0xfe72b864 │ │ │ │ + @ instruction: 0xf7fc8639 │ │ │ │ + strbteq pc, [r1], -r9, lsl #19 @ │ │ │ │ + bge 0xfe60d874 │ │ │ │ + blcs 0xf6f9c │ │ │ │ + movwhi pc, #8259 @ 0x2043 @ │ │ │ │ + blvs 0xfe72b830 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrbhi pc, [sp], r3 @ │ │ │ │ + ldrbhi pc, [fp], r3 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x91188 │ │ │ │ + blcc 0x91154 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ ldrtmi sl, [r9], -r2, lsl #21 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmlal.s , d0, d1[4] │ │ │ │ + vsubl.s8 , d0, d29 │ │ │ │ @ instruction: 0xf7f60208 │ │ │ │ - @ instruction: 0xf7fffc63 │ │ │ │ + @ instruction: 0xf7fffc57 │ │ │ │ @ instruction: 0xf5b3ba79 │ │ │ │ @ instruction: 0xf0006fc0 │ │ │ │ - @ instruction: 0xf5b385b6 │ │ │ │ + @ instruction: 0xf5b385b4 │ │ │ │ @ instruction: 0xf0006fe0 │ │ │ │ - @ instruction: 0xf5b385a1 │ │ │ │ + @ instruction: 0xf5b3859f │ │ │ │ @ instruction: 0xf47f6fa0 │ │ │ │ stmdage r4, {r2, r3, r5, r6, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf8f4f7fc │ │ │ │ + @ instruction: 0xf8e8f7fc │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ andscs pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mcrr2 7, 15, pc, sl, cr6 @ │ │ │ │ - blt 0x18ce414 │ │ │ │ + ldc2 7, cr15, [lr], #-984 @ 0xfffffc28 │ │ │ │ + blt 0x18ce3e0 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - strbhi pc, [r9], -r0 @ │ │ │ │ + strbhi pc, [r7], -r0 @ │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - strthi pc, [r1], -r0 │ │ │ │ + ldrhi pc, [pc], -r0 │ │ │ │ svcvs 0x0050f5b3 │ │ │ │ - bge 0x158d62c │ │ │ │ + bge 0x158d5f8 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - @ instruction: 0xf966f7fc │ │ │ │ + @ instruction: 0xf968f7fc │ │ │ │ adceq r9, r0, #8, 22 @ 0x2000 │ │ │ │ - strhi pc, [fp], -r1, lsl #2 │ │ │ │ + strhi pc, [r9], -r1, lsl #2 │ │ │ │ @ instruction: 0xf0412b01 │ │ │ │ - stcvs 6, cr8, [fp, #-672]! @ 0xfffffd60 │ │ │ │ + stcvs 6, cr8, [fp, #-664]! @ 0xfffffd68 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0036f70 │ │ │ │ - mrrcvs 0, 13, r8, fp, cr11 │ │ │ │ + mrrcvs 0, 13, r8, fp, cr9 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x99064 │ │ │ │ - bge 0xf0d560 │ │ │ │ + blcs 0x99030 │ │ │ │ + bge 0xf0d52c │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rsbsvc pc, r9, #76, 12 @ 0x4c00000 │ │ │ │ + subvc pc, r5, #76, 12 @ 0x4c00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - ldc2 7, cr15, [sl], {246} @ 0xf6 │ │ │ │ - blt 0xcce474 │ │ │ │ + stc2 7, cr15, [lr], {246} @ 0xf6 │ │ │ │ + blt 0xcce440 │ │ │ │ svcvs 0x0024f5b3 │ │ │ │ - subhi pc, r8, #1 │ │ │ │ + subhi pc, r6, #1 │ │ │ │ svcvs 0x0030f5b3 │ │ │ │ - eorhi pc, r2, #1 │ │ │ │ + eorhi pc, r0, #1 │ │ │ │ svcvs 0x0020f5b3 │ │ │ │ - bge 0x98d68c │ │ │ │ + bge 0x98d658 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - @ instruction: 0xf8d5f97f │ │ │ │ + @ instruction: 0xf8d5f981 │ │ │ │ mvneq r3, r8, asr #1 │ │ │ │ vmlsl.u8 , d3, d7 │ │ │ │ @ instruction: 0xf1012300 │ │ │ │ - blcs 0xb2438 │ │ │ │ - bge 0x58d5ac │ │ │ │ - mvnsmi pc, #-1610612732 @ 0xa0000004 │ │ │ │ + blcs 0xb23fc │ │ │ │ + bge 0x58d578 │ │ │ │ + mvnmi pc, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strbtpl pc, [ip], #586 @ 0x24a @ │ │ │ │ + ldrbpl pc, [ip], #586 @ 0x24a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [r4], #-1004 @ 0xfffffc14 │ │ │ │ - blt 0x14e4d0 │ │ │ │ + stc2l 7, cr15, [r8], #-1004 @ 0xfffffc14 │ │ │ │ + blt 0x14e49c │ │ │ │ svcvs 0x0064f5b3 │ │ │ │ - rschi pc, r2, r1 │ │ │ │ + rschi pc, r0, r1 │ │ │ │ svcvs 0x0074f5b3 │ │ │ │ - sbchi pc, r6, r1 │ │ │ │ + sbchi pc, r4, r1 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ ldmibge r5!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - mvneq pc, r1, asr r9 @ │ │ │ │ + mvneq pc, r3, asr r9 @ │ │ │ │ stmibge sp!, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57f05dc │ │ │ │ @ instruction: 0x6d2aa9e8 │ │ │ │ stmdavc r4, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ mcrls 12, 0, r6, cr6, cr3, {0} │ │ │ │ svceq 0x000ef013 │ │ │ │ - b 0x128492c │ │ │ │ + b 0x12848f8 │ │ │ │ teqmi r3, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf53f06d8 │ │ │ │ ubfxeq sl, sl, #19, #18 │ │ │ │ ldmibge r7, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - blcs 0xb7148 │ │ │ │ - eorshi pc, r7, r4 │ │ │ │ + blcs 0xb7114 │ │ │ │ + eorshi pc, r5, r4 │ │ │ │ @ instruction: 0xf47f2b02 │ │ │ │ ldmdbvs r3, {r4, r6, r7, r8, fp, sp, pc}^ │ │ │ │ svceq 0x00e0f013 │ │ │ │ stmibge fp, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrvc pc, [r9], #1607 @ 0x647 │ │ │ │ + strbvc pc, [sp], #-1607 @ 0xfffff9b9 @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf00a4628 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfe2cd650 │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xfe2cd61c │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ - @ instruction: 0x4605f81b │ │ │ │ + @ instruction: 0x4605f817 │ │ │ │ @ instruction: 0xf7df4640 │ │ │ │ - @ instruction: 0x4606f817 │ │ │ │ + @ instruction: 0x4606f813 │ │ │ │ @ instruction: 0xf7df4638 │ │ │ │ - tstpcs r0, #1245184 @ p-variant is OBSOLETE @ 0x130000 │ │ │ │ + tstpcs r0, #983040 @ p-variant is OBSOLETE @ 0xf0000 │ │ │ │ tstcs r0, r2, lsl #12 │ │ │ │ tstls r1, r8, lsr #12 │ │ │ │ ldrtmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0a59300 │ │ │ │ - @ instruction: 0xf7fffecd │ │ │ │ + @ instruction: 0xf7fffed7 │ │ │ │ @ instruction: 0xf5b3ba71 │ │ │ │ @ instruction: 0xf0007f10 │ │ │ │ - @ instruction: 0xf5b387ca │ │ │ │ + @ instruction: 0xf5b387c8 │ │ │ │ @ instruction: 0xf0007f40 │ │ │ │ - @ instruction: 0xf5b3879d │ │ │ │ + @ instruction: 0xf5b3879b │ │ │ │ @ instruction: 0xf47f7f00 │ │ │ │ svcge 0x0004a99e │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - bls 0x28e98c │ │ │ │ + bls 0x28e960 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ setend le │ │ │ │ - bcs 0x1323d8 │ │ │ │ + bcs 0x13239c │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ strcs r3, [sl], #-1279 @ 0xfffffb01 │ │ │ │ @ instruction: 0xf57f05d9 │ │ │ │ vmla.i8 d26, d26, d10 │ │ │ │ - vsubw.s8 q9, q8, d28 │ │ │ │ - bl 0x151298 │ │ │ │ + vrsra.s64 d18, d12, #64 │ │ │ │ + bl 0x151264 │ │ │ │ stmib sp, {r1, r7, r8, r9}^ │ │ │ │ vshl.s8 d20, d0, d10 │ │ │ │ - @ instruction: 0xf2c044bc │ │ │ │ + vaddhn.i16 d20, q8, q14 │ │ │ │ @ instruction: 0x46390433 │ │ │ │ @ instruction: 0xf8d34628 │ │ │ │ @ instruction: 0xf8543250 │ │ │ │ @ instruction: 0xf7fb2022 │ │ │ │ - @ instruction: 0xf7fffb33 │ │ │ │ + @ instruction: 0xf7fffb27 │ │ │ │ @ instruction: 0xf5b3b975 │ │ │ │ @ instruction: 0xf0016fc8 │ │ │ │ - @ instruction: 0xf5b38112 │ │ │ │ + @ instruction: 0xf5b38110 │ │ │ │ @ instruction: 0xf0016fe0 │ │ │ │ - @ instruction: 0xf5b380ef │ │ │ │ + @ instruction: 0xf5b380ed │ │ │ │ @ instruction: 0xf47f6fc0 │ │ │ │ strtmi sl, [r1], -r8, ror #18 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - @ instruction: 0xf8c4f7fc │ │ │ │ + @ instruction: 0xf8c6f7fc │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ - bls 0x250db4 │ │ │ │ + bls 0x250d80 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ - strbhi pc, [r7, r1, lsl #2]! @ │ │ │ │ + strbhi pc, [r5, r1, lsl #2]! @ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ vmul.i8 q13, q5, q4 │ │ │ │ - vorr.i32 d21, #3072 @ 0x00000c00 │ │ │ │ + vsubw.s8 , q0, d12 │ │ │ │ vcge.s8 d16, d10, d19 │ │ │ │ - @ instruction: 0xf2c044fc │ │ │ │ + vmls.i d20, d16, d0[7] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ @ instruction: 0xf7fb2022 │ │ │ │ - @ instruction: 0xf7fffc8b │ │ │ │ + @ instruction: 0xf7fffc7f │ │ │ │ @ instruction: 0xf5b3b947 │ │ │ │ @ instruction: 0xf0016fe0 │ │ │ │ - @ instruction: 0xf1b38287 │ │ │ │ + @ instruction: 0xf1b38285 │ │ │ │ @ instruction: 0xf0017f80 │ │ │ │ - @ instruction: 0xf5b38262 │ │ │ │ + @ instruction: 0xf5b38260 │ │ │ │ @ instruction: 0xf47f6fa0 │ │ │ │ stmdaeq sl, {r1, r3, r4, r5, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ - b 0x1110aac │ │ │ │ + b 0x1110a78 │ │ │ │ @ instruction: 0xf0030501 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ vcge.s8 d20, d9, d3 │ │ │ │ - vsubl.s8 q10, d0, d25 │ │ │ │ + vsubl.s8 q10, d0, d9 │ │ │ │ vmov.i32 d16, #49920 @ 0x0000c300 │ │ │ │ stmib sp, {r7, r9, sl, ip}^ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwcs r4, #13317 @ 0x3405 │ │ │ │ strls r9, [r7], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xf7f69308 │ │ │ │ - @ instruction: 0xf7fffbb1 │ │ │ │ + @ instruction: 0xf7fffba5 │ │ │ │ vst2.8 {d27,d29}, [pc :64], fp │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - ldrbhi pc, [lr, #2] @ │ │ │ │ - strhi pc, [r1], -r0, lsl #4 │ │ │ │ + ldrbhi pc, [ip, #2] @ │ │ │ │ + ldrbhi pc, [pc, #512]! @ 0x90880 @ │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vqrshl.s8 d8, d3, d18 │ │ │ │ - vst4.32 {d24-d27}, [pc :256], r5 │ │ │ │ + vqrshl.s8 d8, d1, d18 │ │ │ │ + vst4.32 {d24-d27}, [pc :256], r3 │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - ldrhi pc, [sp, #-2] │ │ │ │ + ldrhi pc, [fp, #-2] │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmdaeq sl, {r1, r3, r4, r5, r6, r7, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ @@ -131326,31 +131313,31 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ sbcsvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0x1cce6fa │ │ │ │ + blx 0x19ce6c6 │ │ │ │ ldmlt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vst1.8 {d24-d26}, [pc :256], r9 │ │ │ │ + vst1.8 {d24-d26}, [pc :256], r7 │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - strbthi pc, [r3], -r0, lsl #4 @ │ │ │ │ + strbthi pc, [r1], -r0, lsl #4 @ │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vrshl.s8 q4, q13, │ │ │ │ - vst1.64 {d24}, [pc :64] │ │ │ │ + vrshl.s8 q4, q12, │ │ │ │ + vst1.64 {d24}, [pc :64]! │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - strhi pc, [r3, #-2]! │ │ │ │ + strhi pc, [r1, #-2]! │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmdaeq r2!, {r2, r4, r5, r7, fp, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ @@ -131361,20 +131348,20 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ sbcsvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0xb4e786 │ │ │ │ + blx 0x84e752 │ │ │ │ ldmlt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst1.16 {d24-d27}, [pc :64], r1 │ │ │ │ + vst1.16 {d24-d27}, [pc] │ │ │ │ vmlal.s q11, d16, d0[4] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ stmge r5, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ @@ -131384,23 +131371,23 @@ │ │ │ │ submi pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r5], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r3, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - blx 0xfffce7e0 │ │ │ │ + blx 0xffcce7ac │ │ │ │ stmdalt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - orrshi pc, sl, r2 │ │ │ │ - tstphi r9, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ + orrshi pc, r8, r2 │ │ │ │ + tstphi r7, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ - msrhi SPSR_fsxc, r2 │ │ │ │ + msrhi SPSR_fsc, r2 │ │ │ │ svcvs 0x0050f5b3 │ │ │ │ - cmpphi r7, r2 @ p-variant is OBSOLETE │ │ │ │ + cmpphi r5, r2 @ p-variant is OBSOLETE │ │ │ │ svcvs 0x0020f5b3 │ │ │ │ ldmdage r3, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ cmppeq r0, r1, lsl r0 @ p-variant is OBSOLETE │ │ │ │ stmdage pc, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ @ instruction: 0xf002030f │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ @@ -131408,631 +131395,630 @@ │ │ │ │ smlatbls r6, r3, ip, r0 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4323a904 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fa5307 │ │ │ │ - @ instruction: 0xf7fffef5 │ │ │ │ + @ instruction: 0xf7fffee9 │ │ │ │ vst2.8 {d27-d28}, [pc :256], r7 │ │ │ │ vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - rsbshi pc, ip, #2 │ │ │ │ + rsbshi pc, sl, #2 │ │ │ │ subsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ vqsub.s8 d4, d17, d3 │ │ │ │ - vst1.32 {d24-d27}, [pc :256], r3 │ │ │ │ + vst1.32 {d24-d27}, [pc :256], r1 │ │ │ │ vsubl.s8 q11, d0, d16 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - adcshi pc, r2, #2 │ │ │ │ + adcshi pc, r0, #2 │ │ │ │ subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vst4.16 {d24-d27}, [pc :64], ip │ │ │ │ + vst4.16 {d24-d27}, [pc :64], sl │ │ │ │ vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ ldmdage r3, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf0040866 │ │ │ │ - stceq 3, cr0, [r2], #60 @ 0x3c │ │ │ │ - ldreq pc, [r0], -r6 │ │ │ │ - strmi pc, [r4, -r4, asr #7] │ │ │ │ + vmull.u8 q8, d20, d18 │ │ │ │ + stmdaeq r6!, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ andseq pc, r0, #2 │ │ │ │ - vorr.i32 d20, #52736 @ 0x0000ce00 │ │ │ │ - tstmi sl, #201326592 @ 0xc000000 │ │ │ │ - streq pc, [r0, -r7, asr #3]! │ │ │ │ + strmi pc, [r4, -r4, asr #7] │ │ │ │ + ldreq pc, [r0], -r6 │ │ │ │ + @ instruction: 0xf004431a │ │ │ │ + @ instruction: 0xf1c7030f │ │ │ │ + tstmi lr, #32, 14 @ 0x800000 │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ - orrhi pc, r3, r3, asr #32 │ │ │ │ + orrhi pc, r1, r3, asr #32 │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf64aa904 │ │ │ │ - vqdmlal.s q8, d0, d1[3] │ │ │ │ + vsubw.s8 q8, q0, d1 │ │ │ │ vcgt.s8 d16, d4, d8 │ │ │ │ vrshr.s64 q11, , #64 │ │ │ │ strcs r0, [r3, #-517] @ 0xfffffdfb │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7fb9707 │ │ │ │ - @ instruction: 0xf7fefdaf │ │ │ │ + @ instruction: 0xf7fefda3 │ │ │ │ @ instruction: 0xf5b3bfed │ │ │ │ @ instruction: 0xf0033f00 │ │ │ │ - vrhadd.s8 q4, , │ │ │ │ - @ instruction: 0xf5b381ca │ │ │ │ + vrhadd.s8 q4, , │ │ │ │ + @ instruction: 0xf5b381c8 │ │ │ │ @ instruction: 0xf0037f60 │ │ │ │ - vhsub.s8 d8, d17, d24 │ │ │ │ - @ instruction: 0xf5b3844a │ │ │ │ + vhsub.s8 d8, d17, d22 │ │ │ │ + @ instruction: 0xf5b38448 │ │ │ │ @ instruction: 0xf0037fc0 │ │ │ │ - vrshl.s8 d8, d9, d2 │ │ │ │ - blcs 0xfe0b27d8 │ │ │ │ - ldrhi pc, [r2, #-3]! │ │ │ │ + vrshl.s8 d8, d7, d2 │ │ │ │ + blcs 0xfe0b279c │ │ │ │ + ldrhi pc, [r0, #-3]! │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ - ldrhi pc, [r6], #3 │ │ │ │ + ldrhi pc, [r4], #3 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ stmdage r4, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb9608 │ │ │ │ vrecps.f32 , q12, │ │ │ │ vrshr.s64 d19, d9, #64 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - stmdacs r0, {r0, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x00d8f43e │ │ │ │ stmlt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ msrvc SPSR_, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ @ instruction: 0xf001400b │ │ │ │ - @ instruction: 0xf5b382eb │ │ │ │ + @ instruction: 0xf5b382e9 │ │ │ │ @ instruction: 0xf47e3f80 │ │ │ │ stmdaeq sl, {r0, r1, r3, r6, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ movtmi pc, #9153 @ 0x23c1 @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ vsubw.u8 , , d4 │ │ │ │ movwls r1, #21376 @ 0x5380 │ │ │ │ @ instruction: 0xf0010c8b │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ stmdbge r4, {r1, r2, r9, ip, pc} │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #8, 12 @ 0x800000 │ │ │ │ @ instruction: 0xf7fb9307 │ │ │ │ - stmdacs r0, {r0, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdage r0!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ cmnpvs r4, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x00e8f5b3 │ │ │ │ ldmdbge r0, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x00b1f7fe │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ vmull.u8 q8, d17, d14 │ │ │ │ @ instruction: 0xf0063203 │ │ │ │ tstmi r6, #16, 12 @ 0x1000000 │ │ │ │ @ instruction: 0xf14105d9 │ │ │ │ - stmdaeq r3!, {r0, r1, r3, r4, r6, r7, r8, pc}^ │ │ │ │ - andeq pc, pc, #4 │ │ │ │ + stmiaeq r3!, {r0, r3, r4, r6, r7, r8, pc}^ │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - ldmeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r2, -r3, asr #20] │ │ │ │ - @ instruction: 0xf0086d03 │ │ │ │ - vmov.i16 d16, #192 @ 0x00c0 │ │ │ │ - b 0x12a11f4 │ │ │ │ - ldcvs 8, cr0, [fp], {2} │ │ │ │ - svceq 0x000ef013 │ │ │ │ - b 0x1284e0c │ │ │ │ - b 0x1151610 │ │ │ │ - ldrbeq r0, [sl], r8, lsl #6 │ │ │ │ - bichi pc, r0, r1, lsl #2 │ │ │ │ - stmdbcs r1, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - movweq pc, #4361 @ 0x1109 @ │ │ │ │ - blcs 0x8a1b18 │ │ │ │ - @ instruction: 0x81b8f301 │ │ │ │ - @ instruction: 0xf0094628 │ │ │ │ - stmdacs r0, {r0, r2, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmdage r4!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - addeq lr, r8, r9, asr #20 │ │ │ │ - @ instruction: 0xf95ef093 │ │ │ │ - @ instruction: 0xf0924605 │ │ │ │ - @ instruction: 0x0663fcd5 │ │ │ │ - @ instruction: 0xf1424680 │ │ │ │ - movwcs r8, #14271 @ 0x37bf │ │ │ │ - ldrtmi r2, [r1], -r0, lsl #4 │ │ │ │ - mcr2 7, 1, pc, cr14, cr14, {6} @ │ │ │ │ - stc2l 0, cr15, [sl], {146} @ 0x92 │ │ │ │ - movwcs r4, #13881 @ 0x3639 │ │ │ │ - strmi r2, [r4], -r0, lsl #4 │ │ │ │ - mcr2 7, 1, pc, cr6, cr14, {6} @ │ │ │ │ - vnmla.f64 d4, d29, d1 │ │ │ │ - @ instruction: 0xf6472f70 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ - ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ - ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - movweq lr, #35586 @ 0x8b02 │ │ │ │ - vcgt.s8 d25, d7, d2 │ │ │ │ + stmdaeq r3!, {r1, r8, sl, fp, sp, lr}^ │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + b 0x116b9fc │ │ │ │ + @ instruction: 0xf0120801 │ │ │ │ + tstle r6, lr, lsl #30 │ │ │ │ + movweq lr, #31302 @ 0x7a46 │ │ │ │ + movweq lr, #35395 @ 0x8a43 │ │ │ │ + @ instruction: 0xf10106da │ │ │ │ + vsra.u64 d24, d31, #60 │ │ │ │ + @ instruction: 0xf1092901 │ │ │ │ + ldrtmi r0, [fp], #-769 @ 0xfffffcff │ │ │ │ + vqrdmulh.s d2, d1, d16 │ │ │ │ + @ instruction: 0x462881b7 │ │ │ │ + cdp2 0, 9, cr15, cr4, cr9, {0} │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + b 0x12faa7c │ │ │ │ + @ instruction: 0xf0930087 │ │ │ │ + strmi pc, [r5], -r9, ror #18 │ │ │ │ + stc2l 0, cr15, [r0], #584 @ 0x248 │ │ │ │ + strmi r0, [r7], -r3, ror #12 │ │ │ │ + ldrhi pc, [lr, r2, asr #2]! │ │ │ │ + andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf7de4631 │ │ │ │ + @ instruction: 0xf092fe2b │ │ │ │ + @ instruction: 0x4641fcd5 │ │ │ │ + andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf7de4604 │ │ │ │ + blmi 0xff1102a4 │ │ │ │ + svccs 0x0070ee1d │ │ │ │ + orrsmi pc, ip, r7, asr #12 │ │ │ │ + orrseq pc, r4, r0, asr #5 │ │ │ │ + ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ + vtst.8 , , q1 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ - ldrmi r2, [r5], #-917 @ 0xfffffc6b │ │ │ │ + ldrmi r2, [r7], #-917 @ 0xfffffc6b │ │ │ │ + smladls r2, r5, r4, r4 │ │ │ │ ldmdavs fp, {r8, sl, ip, pc} │ │ │ │ strtmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - blx 0xfffcccce │ │ │ │ + stc2 0, cr15, [r8], {147} @ 0x93 │ │ │ │ andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - mcr2 7, 4, pc, cr0, cr14, {6} @ │ │ │ │ - svclt 0x00eaf7fe │ │ │ │ - strcc pc, [r9, r9, asr #4] │ │ │ │ + mrc2 7, 3, pc, cr14, cr14, {6} │ │ │ │ + svclt 0x00ecf7fe │ │ │ │ + strbcc pc, [r9, -r9, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5] │ │ │ │ - movwcs pc, #37449 @ 0x9249 @ │ │ │ │ + mvnne pc, #-1879048188 @ 0x90000004 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0000f1b9 │ │ │ │ sadd16mi fp, pc, r8 @ │ │ │ │ - blt 0x118eaa8 │ │ │ │ + blt 0x120ea70 │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ - svcge 0x0011f47e │ │ │ │ + svcge 0x0013f47e │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d03e0 │ │ │ │ + blls 0x2d03c8 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r1, r3, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r2, r3, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vsubl.s8 q11, d16, d17 │ │ │ │ + vmov.i32 q11, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f60208 │ │ │ │ - @ instruction: 0xf7fef8eb │ │ │ │ - stmdage r4, {r0, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - stc2 7, cr15, [r8, #1004] @ 0x3ec │ │ │ │ + @ instruction: 0xf7fef8e1 │ │ │ │ + stmdage r4, {r0, r1, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + ldc2l 7, cr15, [lr, #-1004]! @ 0xfffffc14 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ andcc pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8def7f6 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr4, cr14, {7} │ │ │ │ + @ instruction: 0xf8d4f7f6 │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr6, cr14, {7} │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - mcr2 7, 0, pc, cr6, cr11, {7} @ │ │ │ │ + mcr2 7, 0, pc, cr10, cr11, {7} @ │ │ │ │ adceq r9, r2, #8, 22 @ 0x2000 │ │ │ │ rschi pc, r3, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf0412b01 │ │ │ │ stcvs 3, cr8, [fp, #-248]! @ 0xffffff08 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0026f70 │ │ │ │ mrrcvs 5, 0, r8, fp, cr13 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x99724 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr9, cr14, {1} │ │ │ │ + blcs 0x996ec │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr11, cr14, {1} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - eorscc pc, r1, #80740352 @ 0x4d00000 │ │ │ │ + rscscs pc, sp, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xf8baf7f6 │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr0, cr14, {7} │ │ │ │ + @ instruction: 0xf8b0f7f6 │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr2, cr14, {7} │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - stc2l 7, cr15, [r2, #1004]! @ 0x3ec │ │ │ │ + stc2l 7, cr15, [r6, #1004]! @ 0x3ec │ │ │ │ adceq r9, r1, #8, 22 @ 0x2000 │ │ │ │ adchi pc, r3, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf0412b01 │ │ │ │ stcvs 3, cr8, [fp, #-752]! @ 0xfffffd10 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0026f70 │ │ │ │ mrrcvs 4, 15, r8, fp, cr13 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9976c │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr5, cr14, {1} │ │ │ │ + blcs 0x99734 │ │ │ │ + mrcge 4, 5, APSR_nzcv, cr7, cr14, {1} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - adcne pc, r1, #80740352 @ 0x4d00000 │ │ │ │ + rsbne pc, sp, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xf896f7f6 │ │ │ │ - mcrlt 7, 5, pc, cr12, cr14, {7} @ │ │ │ │ + @ instruction: 0xf88cf7f6 │ │ │ │ + mcrlt 7, 5, pc, cr14, cr14, {7} @ │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - ldc2 7, cr15, [lr, #1004]! @ 0x3ec │ │ │ │ + stc2l 7, cr15, [r2, #1004] @ 0x3ec │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ adceq r9, r1, #8, 20 @ 0x8000 │ │ │ │ orrvs pc, r0, #201326595 @ 0xc000003 │ │ │ │ eorhi pc, r1, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - bcs 0xfc610 │ │ │ │ + bcs 0xfc5e0 │ │ │ │ strhi pc, [r2], #66 @ 0x42 │ │ │ │ - blvs 0xfe72c054 │ │ │ │ + blvs 0xfe72c01c │ │ │ │ svcvs 0x0070f412 │ │ │ │ strbthi pc, [r6], r2 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x91978 │ │ │ │ + blcc 0x91940 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - ldrtmi sl, [r9], -sl, lsl #29 │ │ │ │ + ldrtmi sl, [r9], -ip, lsl #29 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vmov.i32 d23, #2304 @ 0x00000900 │ │ │ │ + vmlal.s q11, d16, d1[5] │ │ │ │ @ instruction: 0xf7f60208 │ │ │ │ - @ instruction: 0xf7fef86b │ │ │ │ - svcge 0x0004be81 │ │ │ │ + @ instruction: 0xf7fef861 │ │ │ │ + svcge 0x0004be83 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - blls 0x2d022c │ │ │ │ + blls 0x2d0204 │ │ │ │ setend be │ │ │ │ - blcs 0xf12f0 │ │ │ │ + blcs 0xf12b8 │ │ │ │ msrhi SPSR_xc, #65 @ 0x41 │ │ │ │ - blvs 0xfe72c09c │ │ │ │ + blvs 0xfe72c064 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strthi pc, [r4], #2 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x919c0 │ │ │ │ + blcc 0x91988 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - ldrtmi sl, [r9], -r6, ror #28 │ │ │ │ + ldrtmi sl, [r9], -r8, ror #28 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vsubl.s8 , d16, d9 │ │ │ │ + vmov.i32 , #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f60208 │ │ │ │ - @ instruction: 0xf7fef847 │ │ │ │ - svcge 0x0004be5d │ │ │ │ + @ instruction: 0xf7fef83d │ │ │ │ + svcge 0x0004be5f │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - stcvs 13, cr15, [fp, #-588]! @ 0xfffffdb4 │ │ │ │ + stcvs 13, cr15, [fp, #-620]! @ 0xfffffd94 │ │ │ │ @ instruction: 0xf013695b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - blls 0x2bc57c │ │ │ │ - blcs 0xdf83c │ │ │ │ - mcrge 6, 2, pc, cr13, cr14, {1} @ │ │ │ │ + blls 0x2bc54c │ │ │ │ + blcs 0xdf804 │ │ │ │ + mcrge 6, 2, pc, cr15, cr14, {1} @ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ rscscs pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf82ef7f6 │ │ │ │ - mcrlt 7, 2, pc, cr4, cr14, {7} @ │ │ │ │ + @ instruction: 0xf824f7f6 │ │ │ │ + mcrlt 7, 2, pc, cr6, cr14, {7} @ │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d0244 │ │ │ │ + blls 0x2d022c │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r2, r3, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r2, r3, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vsubl.s8 , d16, d17 │ │ │ │ + vmov.i32 , #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f60208 │ │ │ │ - @ instruction: 0xf7fef81d │ │ │ │ - stmdage r4, {r0, r1, r4, r5, r9, sl, fp, ip, sp, pc} │ │ │ │ - stc2l 7, cr15, [sl, #-1004]! @ 0xfffffc14 │ │ │ │ - blcs 0x17789c │ │ │ │ - mcrge 4, 1, pc, cr11, cr14, {1} @ │ │ │ │ + @ instruction: 0xf7fef813 │ │ │ │ + stmdage r4, {r0, r2, r4, r5, r9, sl, fp, ip, sp, pc} │ │ │ │ + ldc2l 7, cr15, [r2, #-1004]! @ 0xfffffc14 │ │ │ │ + blcs 0x177864 │ │ │ │ + mcrge 4, 1, pc, cr13, cr14, {1} @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorseq pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf80cf7f6 │ │ │ │ - mcrlt 7, 1, pc, cr2, cr14, {7} @ │ │ │ │ + @ instruction: 0xf802f7f6 │ │ │ │ + mcrlt 7, 1, pc, cr4, cr14, {7} @ │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d0200 │ │ │ │ + blls 0x2d01e8 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r1, r3, r4, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r2, r3, r4, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6484628 │ │ │ │ - vsubl.s8 , d16, d5 │ │ │ │ + vmlal.s , d0, d1[5] │ │ │ │ @ instruction: 0xf7f50213 │ │ │ │ - @ instruction: 0xf7fefffb │ │ │ │ - svcge 0x0004be11 │ │ │ │ + @ instruction: 0xf7fefff1 │ │ │ │ + svcge 0x0004be13 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - blls 0x2d01dc │ │ │ │ + blls 0x2d01c4 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - ldrtmi sl, [r9], -r8, lsl #28 │ │ │ │ + ldrtmi sl, [r9], -sl, lsl #28 │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vsubl.s8 , d0, d17 │ │ │ │ + vrshr.s64 q11, , #64 │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7feffe9 │ │ │ │ - stmdage r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - ldc2 7, cr15, [r6, #-1004]! @ 0xfffffc14 │ │ │ │ + @ instruction: 0xf7feffdf │ │ │ │ + stmdage r4, {r0, r9, sl, fp, ip, sp, pc} │ │ │ │ + ldc2 7, cr15, [lr, #-1004]! @ 0xfffffc14 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbsvc pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xffdcf7f5 │ │ │ │ - ldcllt 7, cr15, [r2, #1016]! @ 0x3f8 │ │ │ │ + @ instruction: 0xffd2f7f5 │ │ │ │ + ldcllt 7, cr15, [r4, #1016]! @ 0x3f8 │ │ │ │ vmlal.u8 q13, d4, d4 │ │ │ │ @ instruction: 0xf7fb5401 │ │ │ │ - stmdbge r4, {r0, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stccs 6, cr4, [r2], {40} @ 0x28 │ │ │ │ strbhi pc, [r8, #-1]! @ │ │ │ │ @ instruction: 0xf0012c03 │ │ │ │ stccs 5, cr8, [r1], {93} @ 0x5d │ │ │ │ @ instruction: 0xf648bf15 │ │ │ │ - vhsub.s8 d22, d25, d21 │ │ │ │ - vsubl.s8 q8, d0, d13 │ │ │ │ + @ instruction: 0xf6486285 │ │ │ │ + vmlal.s , d16, d1[7] │ │ │ │ vmov.i32 d16, #768 @ 0x00000300 │ │ │ │ @ instruction: 0xf7f50213 │ │ │ │ - @ instruction: 0xf7feffc1 │ │ │ │ - svcge 0x0004bdd7 │ │ │ │ + @ instruction: 0xf7feffb7 │ │ │ │ + svcge 0x0004bdd9 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - strbteq pc, [r4], -r1, lsl #25 @ │ │ │ │ - stclge 5, cr15, [pc, #248] @ 0x90e30 │ │ │ │ - blcs 0x17795c │ │ │ │ - stclge 4, cr15, [fp, #248] @ 0xf8 │ │ │ │ + @ instruction: 0x0664fc79 │ │ │ │ + ldclge 5, cr15, [r1, #248] @ 0xf8 │ │ │ │ + blcs 0x177924 │ │ │ │ + stclge 4, cr15, [sp, #248] @ 0xf8 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ subseq pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xffacf7f5 │ │ │ │ - stcllt 7, cr15, [r2, #1016] @ 0x3f8 │ │ │ │ - strdeq pc, [r7], lr │ │ │ │ + @ instruction: 0xffa2f7f5 │ │ │ │ + stcllt 7, cr15, [r4, #1016] @ 0x3f8 │ │ │ │ + addeq pc, r7, r4, lsr r5 @ │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - stcvs 12, cr15, [fp, #-988]! @ 0xfffffc24 │ │ │ │ + stcvs 12, cr15, [fp, #-1020]! @ 0xfffffc04 │ │ │ │ @ instruction: 0xf013695b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - blls 0x2bc444 │ │ │ │ - blcs 0xdf974 │ │ │ │ - ldcge 6, cr15, [r1, #248]! @ 0xf8 │ │ │ │ + blls 0x2bc414 │ │ │ │ + blcs 0xdf93c │ │ │ │ + ldcge 6, cr15, [r3, #248]! @ 0xf8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ addcs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff92f7f5 │ │ │ │ - stclt 7, cr15, [r8, #1016]! @ 0x3f8 │ │ │ │ + @ instruction: 0xff88f7f5 │ │ │ │ + stclt 7, cr15, [sl, #1016]! @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - @ instruction: 0x0666fc53 │ │ │ │ - stcge 5, cr15, [r1, #248]! @ 0xf8 │ │ │ │ - blcs 0x1779b8 │ │ │ │ - ldcge 4, cr15, [sp, #248] @ 0xf8 │ │ │ │ + strbteq pc, [r6], -fp, asr #24 @ │ │ │ │ + stcge 5, cr15, [r3, #248]! @ 0xf8 │ │ │ │ + blcs 0x177980 │ │ │ │ + ldcge 4, cr15, [pc, #248] @ 0x90e5c │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ addne pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff7ef7f5 │ │ │ │ - ldclt 7, cr15, [r4, #1016] @ 0x3f8 │ │ │ │ + @ instruction: 0xff74f7f5 │ │ │ │ + ldclt 7, cr15, [r6, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d00e4 │ │ │ │ + blls 0x2d00cc │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r2, r3, r7, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r2, r3, r7, r8, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ vsubl.s8 q8, d0, d13 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7feff6d │ │ │ │ - stmdage r4, {r0, r1, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - stc2 7, cr15, [lr], #-1004 @ 0xfffffc14 │ │ │ │ + @ instruction: 0xf7feff63 │ │ │ │ + stmdage r4, {r0, r2, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + stc2 7, cr15, [r6], #-1004 @ 0xfffffc14 │ │ │ │ @ instruction: 0xf53e0666 │ │ │ │ - blls 0x2bc3d0 │ │ │ │ + blls 0x2bc3a0 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r3, r4, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r3, r4, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ vrshr.s64 q8, , #64 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7feff59 │ │ │ │ - stmdage r4, {r0, r1, r2, r3, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ - stc2 7, cr15, [r6], #1004 @ 0x3ec │ │ │ │ - blcs 0x177a24 │ │ │ │ - stclge 4, cr15, [r7, #-248]! @ 0xffffff08 │ │ │ │ + @ instruction: 0xf7feff4f │ │ │ │ + stmdage r4, {r0, r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ + stc2 7, cr15, [lr], #1004 @ 0x3ec │ │ │ │ + blcs 0x1779ec │ │ │ │ + stclge 4, cr15, [r9, #-248]! @ 0xffffff08 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - eormi pc, r9, #72, 12 @ 0x4800000 │ │ │ │ + andmi pc, r9, #72, 12 @ 0x4800000 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ - @ instruction: 0xff48f7f5 │ │ │ │ - ldcllt 7, cr15, [lr, #-1016] @ 0xfffffc08 │ │ │ │ + @ instruction: 0xff3ef7f5 │ │ │ │ + stcllt 7, cr15, [r0, #-1016]! @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d0078 │ │ │ │ + blls 0x2d0060 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r1, r2, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r3, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vmlal.s , d0, d1[4] │ │ │ │ + vmov.i32 d23, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7feff37 │ │ │ │ - stmdage r4, {r0, r2, r3, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ - stc2 7, cr15, [r4], {251} @ 0xfb │ │ │ │ + @ instruction: 0xf7feff2d │ │ │ │ + stmdage r4, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ + stc2 7, cr15, [ip], {251} @ 0xfb │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ adcvs pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff2af7f5 │ │ │ │ - stcllt 7, cr15, [r0, #-1016] @ 0xfffffc08 │ │ │ │ + @ instruction: 0xff20f7f5 │ │ │ │ + stcllt 7, cr15, [r2, #-1016] @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d003c │ │ │ │ + blls 0x2d0024 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r3, r4, r5, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r3, r4, r5, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6484628 │ │ │ │ - vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ + vmvn.i32 d21, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f50213 │ │ │ │ - @ instruction: 0xf7feff19 │ │ │ │ - stmdage r4, {r0, r1, r2, r3, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xfee4ee6e │ │ │ │ + @ instruction: 0xf7feff0f │ │ │ │ + stmdage r4, {r0, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ + blx 0xfebcee36 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbcc pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff0cf7f5 │ │ │ │ - stclt 7, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ + @ instruction: 0xff02f7f5 │ │ │ │ + stclt 7, cr15, [r4, #-1016]! @ 0xfffffc08 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ ldc2 7, cr15, [r0], {251} @ 0xfb │ │ │ │ vqdmlal.s q9, d0, d0[0] │ │ │ │ - bls 0x291b24 │ │ │ │ - blcs 0xa0f34 │ │ │ │ + bls 0x291aec │ │ │ │ + blcs 0xa0efc │ │ │ │ mvnhi pc, r1 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - ldcge 4, cr15, [r1, #-504] @ 0xfffffe08 │ │ │ │ + ldcge 4, cr15, [r3, #-504] @ 0xfffffe08 │ │ │ │ @ instruction: 0xf0422a01 │ │ │ │ stcvs 3, cr8, [fp, #-548]! @ 0xfffffddc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0026f70 │ │ │ │ mrrcvs 5, 11, r8, fp, cr7 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x99ad8 │ │ │ │ - ldclge 4, cr15, [pc], #248 @ 0x90fd0 │ │ │ │ + blcs 0x99aa0 │ │ │ │ + stcge 4, cr15, [r1, #-248] @ 0xffffff08 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - subvc pc, r9, #-805306364 @ 0xd0000004 │ │ │ │ + andsvc pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - mcr2 7, 7, pc, cr0, cr5, {7} @ │ │ │ │ - ldcllt 7, cr15, [r6], #1016 @ 0x3f8 │ │ │ │ + mrc2 7, 6, pc, cr6, cr5, {7} │ │ │ │ + ldcllt 7, cr15, [r8], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cffa8 │ │ │ │ - blcs 0xdfafc │ │ │ │ - stclge 6, cr15, [sp], #248 @ 0xf8 │ │ │ │ + blls 0x2cff90 │ │ │ │ + blcs 0xdfac4 │ │ │ │ + stclge 6, cr15, [pc], #248 @ 0x90fbc │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ adcne pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 6, pc, cr14, cr5, {7} @ │ │ │ │ - stcllt 7, cr15, [r4], #1016 @ 0x3f8 │ │ │ │ + mcr2 7, 6, pc, cr4, cr5, {7} @ │ │ │ │ + stcllt 7, cr15, [r6], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - strbteq pc, [r4], -pc, lsl #23 @ │ │ │ │ - ldclge 5, cr15, [sp], {62} @ 0x3e │ │ │ │ - blcs 0x177b40 │ │ │ │ - ldclge 4, cr15, [r9], {62} @ 0x3e │ │ │ │ + strbteq pc, [r4], -r7, lsl #23 @ │ │ │ │ + ldclge 5, cr15, [pc], {62} @ 0x3e │ │ │ │ + blcs 0x177b08 │ │ │ │ + ldclge 4, cr15, [fp], {62} @ 0x3e │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ adceq pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 5, pc, cr10, cr5, {7} │ │ │ │ - ldcllt 7, cr15, [r0], {254} @ 0xfe │ │ │ │ + mrc2 7, 5, pc, cr0, cr5, {7} │ │ │ │ + ldcllt 7, cr15, [r2], {254} @ 0xfe │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cff5c │ │ │ │ + blls 0x2cff44 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r3, r6, r7, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r3, r6, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vrshr.s64 d23, d29, #64 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fefea9 │ │ │ │ - stmdage r4, {r0, r1, r2, r3, r4, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xffe4ef4e │ │ │ │ - blcs 0x177b84 │ │ │ │ - ldcge 4, cr15, [r7], #248 @ 0xf8 │ │ │ │ + @ instruction: 0xf7fefe9f │ │ │ │ + stmdage r4, {r0, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ + blx 0x4ef16 │ │ │ │ + blcs 0x177b4c │ │ │ │ + ldcge 4, cr15, [r9], #248 @ 0xf8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - adcpl pc, sp, #72, 12 @ 0x4800000 │ │ │ │ + addpl pc, sp, #72, 12 @ 0x4800000 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ - mrc2 7, 4, pc, cr8, cr5, {7} │ │ │ │ - stclt 7, cr15, [lr], #1016 @ 0x3f8 │ │ │ │ + mcr2 7, 4, pc, cr14, cr5, {7} @ │ │ │ │ + ldclt 7, cr15, [r0], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cff18 │ │ │ │ + blls 0x2cff00 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r1, r2, r5, r7, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r3, r5, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vmlal.s q11, d16, d1[4] │ │ │ │ + vrshr.s64 d22, d5, #64 │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7fefe87 │ │ │ │ - stmdage r4, {r0, r2, r3, r4, r7, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xff5cef92 │ │ │ │ - blcs 0x177bc8 │ │ │ │ - ldcge 4, cr15, [r5], {62} @ 0x3e │ │ │ │ + @ instruction: 0xf7fefe7d │ │ │ │ + stmdage r4, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, pc} │ │ │ │ + blx 0xff7cef5a │ │ │ │ + blcs 0x177b90 │ │ │ │ + ldcge 4, cr15, [r7], {62} @ 0x3e │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ addcs pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 3, pc, cr6, cr5, {7} │ │ │ │ - stclt 7, cr15, [ip], {254} @ 0xfe │ │ │ │ + mcr2 7, 3, pc, cr12, cr5, {7} @ │ │ │ │ + stclt 7, cr15, [lr], {254} @ 0xfe │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cfed4 │ │ │ │ - blcs 0xdfbd0 │ │ │ │ - stcge 6, cr15, [r3], {62} @ 0x3e │ │ │ │ + blls 0x2cfebc │ │ │ │ + blcs 0xdfb98 │ │ │ │ + stcge 6, cr15, [r5], {62} @ 0x3e │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ andscs pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 3, pc, cr4, cr5, {7} @ │ │ │ │ - ldcllt 7, cr15, [sl], #-1016 @ 0xfffffc08 │ │ │ │ + mrc2 7, 2, pc, cr10, cr5, {7} │ │ │ │ + ldcllt 7, cr15, [ip], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - strbteq pc, [r7], -r5, lsr #22 @ │ │ │ │ - ldclge 5, cr15, [r3], #-248 @ 0xffffff08 │ │ │ │ - blcs 0x177c14 │ │ │ │ - stclge 4, cr15, [pc], #-248 @ 0x90f00 │ │ │ │ + @ instruction: 0x0667fb1d │ │ │ │ + ldclge 5, cr15, [r5], #-248 @ 0xffffff08 │ │ │ │ + blcs 0x177bdc │ │ │ │ + ldclge 4, cr15, [r1], #-248 @ 0xffffff08 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ subne pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 2, pc, cr0, cr5, {7} │ │ │ │ - stcllt 7, cr15, [r6], #-1016 @ 0xfffffc08 │ │ │ │ + mcr2 7, 2, pc, cr6, cr5, {7} @ │ │ │ │ + stcllt 7, cr15, [r8], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cfe88 │ │ │ │ + blls 0x2cfe70 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r1, r2, r3, r4, r6, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r5, r6, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vmlal.s , d16, d1[5] │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fefe3f │ │ │ │ - stmdage r4, {r0, r2, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xfe3cf022 │ │ │ │ - blcs 0x177c58 │ │ │ │ - mcrrge 4, 3, pc, sp, cr14 @ │ │ │ │ + @ instruction: 0xf7fefe35 │ │ │ │ + stmdage r4, {r0, r1, r2, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ + blx 0xfe5cefea │ │ │ │ + blcs 0x177c20 │ │ │ │ + mcrrge 4, 3, pc, pc, cr14 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - sbcspl pc, r5, #72, 12 @ 0x4800000 │ │ │ │ + adcspl pc, r5, #72, 12 @ 0x4800000 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ - mcr2 7, 1, pc, cr14, cr5, {7} @ │ │ │ │ - mcrrlt 7, 15, pc, r4, cr14 @ │ │ │ │ + mcr2 7, 1, pc, cr4, cr5, {7} @ │ │ │ │ + mcrrlt 7, 15, pc, r6, cr14 @ │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6484628 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f50213 │ │ │ │ - @ instruction: 0xf7fefe21 │ │ │ │ - svcge 0x0004bc37 │ │ │ │ + @ instruction: 0xf7fefe17 │ │ │ │ + svcge 0x0004bc39 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - blls 0x2cfd98 │ │ │ │ + blls 0x2cfd70 │ │ │ │ @ instruction: 0xf10002a2 │ │ │ │ - blcs 0xf2ecc │ │ │ │ + blcs 0xf2e94 │ │ │ │ orrshi pc, r6, r1, asr #32 │ │ │ │ - blvs 0xfe72c530 │ │ │ │ + blvs 0xfe72c4f8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ movwhi pc, #40962 @ 0xa002 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x91e54 │ │ │ │ + blcc 0x91e1c │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0x4639ac1c │ │ │ │ + @ instruction: 0x4639ac1e │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vrshr.s64 d17, d13, #64 │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7fefdfd │ │ │ │ - svcge 0x0004bc13 │ │ │ │ + @ instruction: 0xf7fefdf3 │ │ │ │ + svcge 0x0004bc15 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - adceq pc, r1, #37888 @ 0x9400 │ │ │ │ - stcge 5, cr15, [fp], {62} @ 0x3e │ │ │ │ - blcs 0xf7ce4 │ │ │ │ + adceq pc, r1, #41984 @ 0xa400 │ │ │ │ + stcge 5, cr15, [sp], {62} @ 0x3e │ │ │ │ + blcs 0xf7cac │ │ │ │ rschi pc, r2, #66 @ 0x42 │ │ │ │ - blvs 0xfe72c578 │ │ │ │ + blvs 0xfe72c540 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strthi pc, [r6], #2 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x91e9c │ │ │ │ + blcc 0x91e64 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0x4639abf8 │ │ │ │ + @ instruction: 0x4639abfa │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vsubl.s8 , d0, d9 │ │ │ │ + vrshr.s64 q8, , #64 │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7fefdd9 │ │ │ │ - stmdage r4, {r0, r1, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - blx 0xa4f0ee │ │ │ │ - blcs 0x177d24 │ │ │ │ - blge 0xffa8e200 │ │ │ │ + @ instruction: 0xf7fefdcf │ │ │ │ + stmdage r4, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + blx 0xc4f0b6 │ │ │ │ + blcs 0x177cec │ │ │ │ + blge 0xffb0e1c8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcs pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stc2l 7, cr15, [r8, #980] @ 0x3d4 │ │ │ │ - bllt 0xff84f114 │ │ │ │ + ldc2 7, cr15, [lr, #980]! @ 0x3d4 │ │ │ │ + bllt 0xff8cf0dc │ │ │ │ vmull.u8 q8, d20, d11 │ │ │ │ @ instruction: 0xf0033203 │ │ │ │ @ instruction: 0xf0040310 │ │ │ │ - b 0x1151168 │ │ │ │ + b 0x1151130 │ │ │ │ stmiaeq r2!, {r1, r8, r9, sl}^ │ │ │ │ vqdmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0xf0020330 │ │ │ │ eormi r0, r3, r0, lsl r2 │ │ │ │ vmul.i q8, q2, d1[2] │ │ │ │ @ instruction: 0xf0014403 │ │ │ │ tstmi r4, #16, 2 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ - b 0x10d19d0 │ │ │ │ + b 0x10d1998 │ │ │ │ addsmi r0, r3, #0, 12 │ │ │ │ @ instruction: 0x81b2f002 │ │ │ │ rsbshi pc, r5, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf0022b40 │ │ │ │ subcs r8, r0, #196, 2 @ 0x31 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - vstmdbvs fp!, {d10-} │ │ │ │ + vstmdbvs fp!, {d10-} │ │ │ │ @ instruction: 0xf413695b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - stmdbge r4, {r1, r2, r3, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ - vmax.s8 d20, d7, d24 │ │ │ │ - vsubl.s8 q8, d0, d21 │ │ │ │ + stmdbge r4, {r4, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6464628 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ movwcs r0, #4616 @ 0x1208 │ │ │ │ strvs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ movwls r9, #34566 @ 0x8706 │ │ │ │ - stc2 7, cr15, [r8, #980] @ 0x3d4 │ │ │ │ - bllt 0xfe84f194 │ │ │ │ + ldc2l 7, cr15, [lr, #-980]! @ 0xfffffc2c │ │ │ │ + bllt 0xfe8cf15c │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cfcf8 │ │ │ │ + blls 0x2cfce0 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r1, r2, r4, r7, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r3, r4, r7, r8, r9, fp, sp, pc} │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fefd77 │ │ │ │ - svcge 0x0004bb8d │ │ │ │ + @ instruction: 0xf7fefd6d │ │ │ │ + svcge 0x0004bb8f │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - blls 0x2cfc44 │ │ │ │ + blls 0x2cfc1c │ │ │ │ @ instruction: 0xf10002a2 │ │ │ │ - blcs 0xf30a0 │ │ │ │ + blcs 0xf3068 │ │ │ │ subhi pc, r9, r1, asr #32 │ │ │ │ - blvs 0xfe72c684 │ │ │ │ + blvs 0xfe72c64c │ │ │ │ svcvs 0x0070f412 │ │ │ │ subhi pc, r2, #2 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x91fa8 │ │ │ │ + blcc 0x91f70 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0x4639ab72 │ │ │ │ + @ instruction: 0x4639ab74 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vrshr.s64 q10, , #64 │ │ │ │ + vrshr.s64 d20, d29, #64 │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7fefd53 │ │ │ │ - fstmiaxeq fp, {d11-d62} @ Deprecated │ │ │ │ + @ instruction: 0xf7fefd49 │ │ │ │ + fstmiaxeq fp, {d11-d63} @ Deprecated │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andeq pc, pc, r4 │ │ │ │ streq lr, [r2, -r3, asr #20] │ │ │ │ movtcs r0, #2274 @ 0x8e2 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r0, #2 │ │ │ │ @@ -132042,529 +132028,529 @@ │ │ │ │ subcs r4, r0, #20, 6 @ 0x50000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ streq lr, [r0], -r1, asr #20 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ subcs r8, r0, #220, 8 @ 0xdc000000 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - blcs 0x10b254c │ │ │ │ - blge 0x110e44c │ │ │ │ + blcs 0x10b2514 │ │ │ │ + blge 0x118e414 │ │ │ │ ldmdbvs fp, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ svcmi 0x0070f413 │ │ │ │ - blge 0xf8e358 │ │ │ │ + blge 0x100e320 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - rscseq pc, r1, #1879048196 @ 0x70000004 │ │ │ │ + adceq pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r6, #29700 @ 0x7404 │ │ │ │ strls r2, [r6, -r0, lsl #6] │ │ │ │ @ instruction: 0xf7f59308 │ │ │ │ - @ instruction: 0xf7fefd15 │ │ │ │ - stmdage r4, {r0, r1, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf9b2f7fb │ │ │ │ + @ instruction: 0xf7fefd0b │ │ │ │ + stmdage r4, {r0, r2, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf9a8f7fb │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ sbcne pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stc2 7, cr15, [r8, #-980] @ 0xfffffc2c │ │ │ │ - bllt 0x84f294 │ │ │ │ + ldc2l 7, cr15, [lr], #980 @ 0x3d4 │ │ │ │ + bllt 0x8cf25c │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - stmdbge r4, {r0, r2, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6484628 │ │ │ │ - vsubl.s8 q10, d0, d1 │ │ │ │ + vmlal.s , d16, d1[4] │ │ │ │ @ instruction: 0xf7f50213 │ │ │ │ - @ instruction: 0xf7fefcfb │ │ │ │ - @ instruction: 0xf44fbb11 │ │ │ │ + @ instruction: 0xf7fefcf1 │ │ │ │ + @ instruction: 0xf44fbb13 │ │ │ │ vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ ldrthi pc, [r5], -r1 @ │ │ │ │ addshi pc, r0, #268435456 @ 0x10000000 │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst1.16 {d24-d26}, [pc :64], r3 │ │ │ │ vsubl.s8 q11, d0, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - bge 0xfff0e4dc │ │ │ │ - @ instruction: 0xf001084e │ │ │ │ - stceq 3, cr0, [sl], {15} │ │ │ │ - ldreq pc, [r0], -r6 │ │ │ │ + bge 0xfff8e4a4 │ │ │ │ + vmull.u8 q8, d17, d10 │ │ │ │ + stmdaeq lr, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ andseq pc, r0, #2 │ │ │ │ - vorr.i32 d20, #40448 @ 0x00009e00 │ │ │ │ - vabdl.u8 q10, d1, d3 │ │ │ │ - tstmi sl, #201326592 @ 0xc000000 │ │ │ │ - ldreq pc, [r0, -r7, asr #3] │ │ │ │ + strmi pc, [r3, -r1, asr #7] │ │ │ │ + ldreq pc, [r0], -r6 │ │ │ │ + @ instruction: 0xf001431a │ │ │ │ + @ instruction: 0xf1c7030f │ │ │ │ + tstmi lr, #16, 14 @ 0x400000 │ │ │ │ strbeq pc, [r0], #-17 @ 0xffffffef @ │ │ │ │ strbhi pc, [r1], #-66 @ 0xffffffbe @ │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ vmla.i8 d26, d10, d4 │ │ │ │ - vrsra.s64 q11, , #64 │ │ │ │ + vsubw.s8 q11, q8, d5 │ │ │ │ @ instruction: 0xf6450308 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ strcs r0, [r2, #-517] @ 0xfffffdfb │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - @ instruction: 0xf7fefff7 │ │ │ │ - @ instruction: 0xf5b3bad3 │ │ │ │ + @ instruction: 0xf7feffed │ │ │ │ + @ instruction: 0xf5b3bad5 │ │ │ │ @ instruction: 0xf0016f20 │ │ │ │ vaba.s8 q4, , │ │ │ │ @ instruction: 0xf5b381c4 │ │ │ │ @ instruction: 0xf0026f00 │ │ │ │ @ instruction: 0xf5b3804f │ │ │ │ @ instruction: 0xf47e6f10 │ │ │ │ - stmdaeq lr, {r2, r6, r7, r9, fp, sp, pc}^ │ │ │ │ - movweq pc, #61441 @ 0xf001 @ │ │ │ │ - @ instruction: 0xf0060c8a │ │ │ │ - @ instruction: 0xf0020610 │ │ │ │ - tstmi lr, #16, 4 │ │ │ │ - strmi pc, [r3, -r1, asr #7] │ │ │ │ + vstmiaeq sl, {s20-s217} │ │ │ │ movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ - @ instruction: 0xf1c7431a │ │ │ │ - @ instruction: 0xf0110710 │ │ │ │ + @ instruction: 0xf002084e │ │ │ │ + vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ + @ instruction: 0xf0064703 │ │ │ │ + tstmi sl, #16, 12 @ 0x1000000 │ │ │ │ + movweq pc, #61441 @ 0xf001 @ │ │ │ │ + ldreq pc, [r0, -r7, asr #3] │ │ │ │ + @ instruction: 0xf011431e │ │ │ │ @ instruction: 0xf0420440 │ │ │ │ stmib sp, {r0, r6, r8, r9, pc}^ │ │ │ │ stmdbge r4, {r0, r2, sl, sp} │ │ │ │ - @ instruction: 0x73b5f24a │ │ │ │ + msrvc SPSR_fc, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ sbcscc pc, sp, #72351744 @ 0x4500000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strls r2, [r4], -r2, lsl #10 │ │ │ │ strls r9, [r7, -r8, lsl #10] │ │ │ │ - @ instruction: 0xffc2f7fa │ │ │ │ - blt 0xfe84f394 │ │ │ │ + @ instruction: 0xffb8f7fa │ │ │ │ + blt 0xfe8cf35c │ │ │ │ svcvs 0x0020f5b3 │ │ │ │ strhi pc, [r9, #1]! │ │ │ │ bicshi pc, fp, r1, lsl #4 │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ subhi pc, r1, r2 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - bge 0xfe48e5b0 │ │ │ │ - @ instruction: 0xf0040866 │ │ │ │ - stceq 3, cr0, [r2], #60 @ 0x3c │ │ │ │ - ldreq pc, [r0], -r6 │ │ │ │ - strmi pc, [r2, -r4, asr #7] │ │ │ │ + bge 0xfe50e578 │ │ │ │ + vmull.u8 q8, d20, d18 │ │ │ │ + stmdaeq r6!, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ andseq pc, r0, #2 │ │ │ │ - vorr.i32 d20, #52736 @ 0x0000ce00 │ │ │ │ - tstmi sl, #201326592 @ 0xc000000 │ │ │ │ - streq pc, [r8, -r7, asr #3] │ │ │ │ + strmi pc, [r2, -r4, asr #7] │ │ │ │ + ldreq pc, [r0], -r6 │ │ │ │ + @ instruction: 0xf004431a │ │ │ │ + @ instruction: 0xf1c7030f │ │ │ │ + tstmi lr, #8, 14 @ 0x200000 │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ strthi pc, [r0], #-66 @ 0xffffffbe │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf64aa904 │ │ │ │ - vsubw.s8 q8, q0, d1 │ │ │ │ + vmla.i8 d26, d10, d4 │ │ │ │ + vrsra.s64 d23, d21, #64 │ │ │ │ @ instruction: 0xf64a0308 │ │ │ │ - vrshr.s64 d23, d21, #64 │ │ │ │ + vmlal.s , d0, d1[6] │ │ │ │ strcs r0, [r1, #-520] @ 0xfffffdf8 │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - @ instruction: 0xf7feff8d │ │ │ │ - vst1.16 {d27-d28}, [pc :128], r9 │ │ │ │ + @ instruction: 0xf7feff83 │ │ │ │ + vst1.16 {d27-d28}, [pc :128], fp │ │ │ │ vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ ldrhi pc, [r6], -r1 │ │ │ │ teqphi r4, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst1.8 {d24-d26}, [pc :256], r4 │ │ │ │ vsubl.s8 q11, d0, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - bge 0x150e62c │ │ │ │ - @ instruction: 0xf0040866 │ │ │ │ - stceq 3, cr0, [r2], #60 @ 0x3c │ │ │ │ - ldreq pc, [r0], -r6 │ │ │ │ - strmi pc, [r2, -r4, asr #7] │ │ │ │ + bge 0x158e5f4 │ │ │ │ + vmull.u8 q8, d20, d18 │ │ │ │ + stmdaeq r6!, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ andseq pc, r0, #2 │ │ │ │ - vorr.i32 d20, #52736 @ 0x0000ce00 │ │ │ │ - tstmi sl, #201326592 @ 0xc000000 │ │ │ │ - streq pc, [r8, -r7, asr #3] │ │ │ │ + strmi pc, [r2, -r4, asr #7] │ │ │ │ + ldreq pc, [r0], -r6 │ │ │ │ + @ instruction: 0xf004431a │ │ │ │ + @ instruction: 0xf1c7030f │ │ │ │ + tstmi lr, #8, 14 @ 0x200000 │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ movwhi pc, #41026 @ 0xa042 @ │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ vmla.i8 d26, d10, d4 │ │ │ │ - vorr.i32 d23, #3328 @ 0x00000d00 │ │ │ │ + vrsra.s64 q11, , #64 │ │ │ │ @ instruction: 0xf64a0308 │ │ │ │ - vrshr.s64 d23, d21, #64 │ │ │ │ + vmlal.s , d0, d1[6] │ │ │ │ strcs r0, [r1, #-520] @ 0xfffffdf8 │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - @ instruction: 0xf7feff4f │ │ │ │ - svcge 0x0004ba2b │ │ │ │ + @ instruction: 0xf7feff45 │ │ │ │ + svcge 0x0004ba2d │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf9ccf7fb │ │ │ │ - bcs 0xf7cac │ │ │ │ + @ instruction: 0xf9d2f7fb │ │ │ │ + bcs 0xf7c74 │ │ │ │ stcvs 1, cr13, [fp, #-56]! @ 0xffffffc8 │ │ │ │ @ instruction: 0xf4116b99 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ mrrcvs 7, 15, r8, fp, cr1 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9a0b0 │ │ │ │ - bge 0x58e5a8 │ │ │ │ - @ instruction: 0x23acf24a │ │ │ │ + blcs 0x9a078 │ │ │ │ + bge 0x60e570 │ │ │ │ + orrscs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ adccs pc, r0, #13828096 @ 0xd30000 │ │ │ │ - mcr2 7, 4, pc, cr12, cr13, {7} @ │ │ │ │ - blt 0x24f4c4 │ │ │ │ + mcr2 7, 4, pc, cr14, cr13, {7} @ │ │ │ │ + blt 0x2cf48c │ │ │ │ strtmi sl, [r1], -r4, lsl #30 │ │ │ │ @ instruction: 0x96084638 │ │ │ │ - @ instruction: 0xf960f7fb │ │ │ │ + @ instruction: 0xf964f7fb │ │ │ │ mvneq r9, r7, lsl #20 │ │ │ │ strhi pc, [r5, r0, lsl #2] │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ svclt 0x00142a02 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ ldrbeq r2, [r8, #266] @ 0x10a │ │ │ │ - ldmibge r1!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - mvnsmi pc, #-1610612732 @ 0xa0000004 │ │ │ │ + ldmibge r3!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + mvnmi pc, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - ldrtmi pc, [ip], #586 @ 0x24a @ │ │ │ │ + strtmi pc, [ip], #586 @ 0x24a │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi r9, [r8], -r1, lsl #2 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8544639 │ │ │ │ strcs r2, [r3], #-34 @ 0xffffffde │ │ │ │ @ instruction: 0xf7fa9400 │ │ │ │ - @ instruction: 0xf7fefb9b │ │ │ │ - @ instruction: 0x4621b9dd │ │ │ │ + @ instruction: 0xf7fefb91 │ │ │ │ + @ instruction: 0x4621b9df │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - @ instruction: 0xf8d5f95d │ │ │ │ - bls 0x25d84c │ │ │ │ + @ instruction: 0xf8d5f95f │ │ │ │ + bls 0x25d814 │ │ │ │ vmla.f q8, , d2[5] │ │ │ │ @ instruction: 0xf1012300 │ │ │ │ - blcs 0xb15d8 │ │ │ │ - stmibge sp, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x23acf24a │ │ │ │ + blcs 0xb15a0 │ │ │ │ + stmibge pc, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ + orrscs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - ldrtpl pc, [ip], #586 @ 0x24a @ │ │ │ │ + strtpl pc, [ip], #586 @ 0x24a │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbcc pc, r0, #13828096 @ 0xd30000 │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - stc2l 7, cr15, [r0, #1000]! @ 0x3e8 │ │ │ │ - ldmiblt sl!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2l 7, cr15, [r6, #1000] @ 0x3e8 │ │ │ │ + ldmiblt ip!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r1], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - bls 0x28fadc │ │ │ │ + bls 0x28fabc │ │ │ │ tstle lr, r1, lsl #20 │ │ │ │ - blvs 0xfe6eca24 │ │ │ │ + blvs 0xfe6ec9ec │ │ │ │ svcvs 0x0070f411 │ │ │ │ strhi pc, [r9], -r1 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92348 │ │ │ │ + blcc 0x92310 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - vmla.i8 d26, d26, d18 │ │ │ │ - vsubw.s8 q9, q8, d28 │ │ │ │ - bl 0x152268 │ │ │ │ + vmla.i8 d26, d26, d20 │ │ │ │ + vrsra.s64 d18, d12, #64 │ │ │ │ + bl 0x152230 │ │ │ │ ldrtmi r0, [r9], -r2, lsl #7 │ │ │ │ @ instruction: 0xf8d34628 │ │ │ │ @ instruction: 0xf7fd2300 │ │ │ │ - @ instruction: 0xf7fefe1b │ │ │ │ - @ instruction: 0x4621b995 │ │ │ │ + @ instruction: 0xf7fefe1d │ │ │ │ + @ instruction: 0x4621b997 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - mvneq pc, r5, lsl r9 @ │ │ │ │ - stmibge sp, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ + mvneq pc, r7, lsl r9 @ │ │ │ │ + stmibge pc, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} @ │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57e05dc │ │ │ │ - @ instruction: 0x9c07a988 │ │ │ │ - orrspl pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + @ instruction: 0x9c07a98a │ │ │ │ + orrpl pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andsvs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + andvs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ - ldc2 7, cr15, [ip, #1000] @ 0x3e8 │ │ │ │ - ldmdblt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ + ldmdblt r8!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi sl, [r1], -r4, lsl #30 │ │ │ │ @ instruction: 0x96084638 │ │ │ │ - @ instruction: 0xf8d0f7fb │ │ │ │ + @ instruction: 0xf8d4f7fb │ │ │ │ mvneq r9, r7, lsl #20 │ │ │ │ ldrbhi pc, [r8, r0, lsl #2] @ │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ svclt 0x00142a02 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ ldrbeq r2, [lr, #266] @ 0x10a │ │ │ │ - stmdbge r1!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x43acf24a │ │ │ │ + stmdbge r3!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + orrsmi pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - ldrtmi pc, [ip], #586 @ 0x24a @ │ │ │ │ + strtmi pc, [ip], #586 @ 0x24a │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi r9, [r8], -r1, lsl #2 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8544639 │ │ │ │ strcs r2, [r3], #-34 @ 0xffffffde │ │ │ │ @ instruction: 0xf7fa9400 │ │ │ │ - @ instruction: 0xf7fefb0b │ │ │ │ - strtmi fp, [r1], -sp, asr #18 │ │ │ │ + @ instruction: 0xf7fefb01 │ │ │ │ + strtmi fp, [r1], -pc, asr #18 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - stcls 8, cr15, [r7], {239} @ 0xef │ │ │ │ - @ instruction: 0x23acf24a │ │ │ │ + stcls 8, cr15, [r7], {245} @ 0xf5 │ │ │ │ + orrscs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - addpl pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + rsbspl pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ eorscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xff14f662 │ │ │ │ - ldmdblt r4!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xff1cf62a │ │ │ │ + ldmdblt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8d6f7fb │ │ │ │ + @ instruction: 0xf8dcf7fb │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57e05df │ │ │ │ - bls 0x27bb2c │ │ │ │ - @ instruction: 0x23acf24a │ │ │ │ + bls 0x27bafc │ │ │ │ + orrscs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ movcs pc, #13828096 @ 0xd30000 │ │ │ │ - blx 0x1cf692 │ │ │ │ - ldmdblt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x24f65a │ │ │ │ + ldmdblt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8bef7fb │ │ │ │ + @ instruction: 0xf8c4f7fb │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57e05db │ │ │ │ - bls 0x27bafc │ │ │ │ - @ instruction: 0x23acf24a │ │ │ │ + bls 0x27bacc │ │ │ │ + orrscs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ orrscs pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xffbcf6c0 │ │ │ │ - stmdblt r4, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xffc4f688 │ │ │ │ + stmdblt r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9608 │ │ │ │ - @ instruction: 0xf014f85f │ │ │ │ + @ instruction: 0xf014f863 │ │ │ │ @ instruction: 0xf47e7380 │ │ │ │ - @ instruction: 0xf8d5a8fa │ │ │ │ + @ instruction: 0xf8d5a8fc │ │ │ │ ldrbeq r2, [r7, #200] @ 0xc8 │ │ │ │ - ldmge r5!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r7!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf24a9c07 │ │ │ │ - vsubl.s8 q9, d16, d28 │ │ │ │ + vrshr.s64 d18, d12, #64 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r9} │ │ │ │ - bl 0x122f9c │ │ │ │ + bl 0x122f64 │ │ │ │ @ instruction: 0xf8d20284 │ │ │ │ @ instruction: 0xf7fa2370 │ │ │ │ - @ instruction: 0xf7fefb59 │ │ │ │ - strtmi fp, [r1], -r7, ror #17 │ │ │ │ + @ instruction: 0xf7fefb4f │ │ │ │ + strtmi fp, [r1], -r9, ror #17 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - stmdals r7, {r0, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ - adccs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + stmdals r7, {r0, r1, r2, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ + addscs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24628 │ │ │ │ @ instruction: 0xf7fd2360 │ │ │ │ - @ instruction: 0xf7fefb61 │ │ │ │ - @ instruction: 0x4621b8d3 │ │ │ │ + @ instruction: 0xf7fefb63 │ │ │ │ + @ instruction: 0x4621b8d5 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - @ instruction: 0xf82ef7fb │ │ │ │ + @ instruction: 0xf832f7fb │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ - bls 0x251ec8 │ │ │ │ + bls 0x251e90 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ strthi pc, [r7], r0, lsl #2 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - vadd.i8 q13, q13, q1 │ │ │ │ - vsubw.s8 q10, q8, d28 │ │ │ │ + vadd.i8 q13, q13, q2 │ │ │ │ + vrsra.s64 d20, d12, #64 │ │ │ │ vcge.s8 d16, d10, d19 │ │ │ │ - vmls.i d21, d0, d0[7] │ │ │ │ + vmov.i32 , #786432 @ 0x000c0000 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ @ instruction: 0xf7fa2022 │ │ │ │ - @ instruction: 0xf7fefb23 │ │ │ │ - @ instruction: 0x4621b8b1 │ │ │ │ + @ instruction: 0xf7fefb19 │ │ │ │ + @ instruction: 0x4621b8b3 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - stcls 8, cr15, [r7], {83} @ 0x53 │ │ │ │ - @ instruction: 0x23acf24a │ │ │ │ + stcls 8, cr15, [r7], {89} @ 0x59 │ │ │ │ + orrscs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - addpl pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + rsbspl pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xa4f79a │ │ │ │ - ldmlt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xacf762 │ │ │ │ + ldmlt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf818f7fb │ │ │ │ + @ instruction: 0xf81af7fb │ │ │ │ orrvc pc, r0, #20 │ │ │ │ - stmge pc, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ + ldmge r1, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrdcs pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57e05d2 │ │ │ │ - stcls 8, cr10, [r7], {138} @ 0x8a │ │ │ │ - andsvs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + stcls 8, cr10, [r7], {140} @ 0x8c │ │ │ │ + andvs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ - stc2 7, cr15, [r4], #1000 @ 0x3e8 │ │ │ │ - ldmdalt lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [sl], {250} @ 0xfa │ │ │ │ + stmlt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9608 │ │ │ │ - @ instruction: 0xf8d5ffd9 │ │ │ │ + @ instruction: 0xf8d5ffdd │ │ │ │ stmdbls r7, {r3, r6, r7, ip, sp} │ │ │ │ andcs pc, r0, #201326595 @ 0xc000003 │ │ │ │ orrvc pc, r0, #20 │ │ │ │ strthi pc, [sl], -r0, asr #32 │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ - vadd.i8 q13, q5, q14 │ │ │ │ - vsubl.s8 q9, d16, d28 │ │ │ │ - bl 0x1120d4 │ │ │ │ + vadd.i8 q13, q5, q15 │ │ │ │ + vrshr.s64 d18, d12, #64 │ │ │ │ + bl 0x11209c │ │ │ │ strtmi r0, [r8], -r1, lsl #5 │ │ │ │ @ instruction: 0xf8d2a904 │ │ │ │ @ instruction: 0xf7fa22c0 │ │ │ │ - @ instruction: 0xf7fefad1 │ │ │ │ - @ instruction: 0x4621b85f │ │ │ │ + @ instruction: 0xf7fefac7 │ │ │ │ + strtmi fp, [r1], -r1, ror #16 │ │ │ │ @ instruction: 0xf7faa804 │ │ │ │ - @ instruction: 0xf8d5ffdf │ │ │ │ - bls 0x25db48 │ │ │ │ + @ instruction: 0xf8d5ffe1 │ │ │ │ + bls 0x25db10 │ │ │ │ vmla.f q8, , d2[5] │ │ │ │ @ instruction: 0xf1002300 │ │ │ │ - blcs 0xb3288 │ │ │ │ - stmdage pc, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ - @ instruction: 0x23acf24a │ │ │ │ + blcs 0xb3250 │ │ │ │ + ldmdage r1, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + orrscs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - ldrtpl pc, [ip], #586 @ 0x24a @ │ │ │ │ + strtpl pc, [ip], #586 @ 0x24a │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ adcscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - stc2l 7, cr15, [r2], #-1000 @ 0xfffffc18 │ │ │ │ - ldmdalt ip!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mrrc2 7, 15, pc, r8, cr10 @ │ │ │ │ + ldmdalt lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9608 │ │ │ │ - strexheq pc, r7, [r7] @ │ │ │ │ - ldmdage r3!, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ + strexheq pc, fp, [r7] @ │ │ │ │ + ldmdage r5!, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57e05de │ │ │ │ - stcls 8, cr10, [r7], {46} @ 0x2e │ │ │ │ - @ instruction: 0x23acf24a │ │ │ │ + stcls 8, cr10, [r7], {48} @ 0x30 │ │ │ │ + orrscs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andsvs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + andvs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x17bca0 │ │ │ │ + bl 0x17bc68 │ │ │ │ strtmi r0, [r8], -r4, lsl #7 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ rscscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xfe3cf888 │ │ │ │ - ldmdalt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfe14f850 │ │ │ │ + ldmdalt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xffbcf7fa │ │ │ │ + @ instruction: 0xffc2f7fa │ │ │ │ vadd.i8 d25, d10, d7 │ │ │ │ - vsubl.s8 q9, d16, d28 │ │ │ │ + vrshr.s64 d18, d12, #64 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x13bccc │ │ │ │ + bl 0x13bc94 │ │ │ │ strtmi r0, [r8], -r0, lsl #5 │ │ │ │ orrcs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - blx 0xfe5cf8bc │ │ │ │ - stmdalt r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfe64f884 │ │ │ │ + stmdalt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf7fa9608 │ │ │ │ - mvneq pc, r1, ror #30 │ │ │ │ - svcge 0x00fdf53d │ │ │ │ + mvneq pc, r5, ror #30 │ │ │ │ + svcge 0x00fff53d │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57d05d9 │ │ │ │ - stcls 15, cr10, [r7], {248} @ 0xf8 │ │ │ │ - @ instruction: 0x23acf24a │ │ │ │ + stcls 15, cr10, [r7], {250} @ 0xfa │ │ │ │ + orrscs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andsvs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + andvs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x17bd0c │ │ │ │ + bl 0x17bcd4 │ │ │ │ strtmi r0, [r8], -r4, lsl #7 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ teqpcc r0, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ - blx 0x164f8f4 │ │ │ │ - svclt 0x00e4f7fd │ │ │ │ + blx 0x13cf8bc │ │ │ │ + svclt 0x00e6f7fd │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff64f7fa │ │ │ │ + @ instruction: 0xff66f7fa │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf3c39907 │ │ │ │ @ instruction: 0xf0142200 │ │ │ │ @ instruction: 0xf0407380 │ │ │ │ - bcs 0xb2f28 │ │ │ │ - svcge 0x00d3f43d │ │ │ │ - adccs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + bcs 0xb2ef0 │ │ │ │ + svcge 0x00d5f43d │ │ │ │ + addscs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ stmdbge r4, {r3, r5, r9, sl, lr} │ │ │ │ tstpcs r0, #13762560 @ p-variant is OBSOLETE @ 0xd20000 │ │ │ │ - blx 0xffbcf932 │ │ │ │ - svclt 0x00c6f7fd │ │ │ │ + blx 0xff94f8fa │ │ │ │ + svclt 0x00c8f7fd │ │ │ │ strtmi sl, [r1], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7fa4638 │ │ │ │ - bls 0x2916f4 │ │ │ │ + bls 0x2916d4 │ │ │ │ tstle lr, r1, lsl #20 │ │ │ │ - blvs 0xfe6ece0c │ │ │ │ + blvs 0xfe6ecdd4 │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldrhi pc, [r6, #1] │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92730 │ │ │ │ + blcc 0x926f8 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - vmax.f32 d26, d26, d30 │ │ │ │ - vsubw.s8 q9, q8, d28 │ │ │ │ - bl 0x152650 │ │ │ │ + vrecps.f32 d26, d26, d16 │ │ │ │ + vrsra.s64 d18, d12, #64 │ │ │ │ + bl 0x152618 │ │ │ │ ldrtmi r0, [r9], -r2, lsl #7 │ │ │ │ @ instruction: 0xf8d34628 │ │ │ │ @ instruction: 0xf7fd2240 │ │ │ │ - @ instruction: 0xf7fdfc27 │ │ │ │ - strtmi fp, [r1], -r1, lsr #31 │ │ │ │ + @ instruction: 0xf7fdfc29 │ │ │ │ + strtmi fp, [r1], -r3, lsr #31 │ │ │ │ @ instruction: 0xf7faa804 │ │ │ │ - stmdals r7, {r0, r1, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - adccs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + stmdals r7, {r0, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + addscs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24628 │ │ │ │ @ instruction: 0xf7fd22e0 │ │ │ │ - @ instruction: 0xf7fdfa1b │ │ │ │ - @ instruction: 0xf5b3bf8d │ │ │ │ + @ instruction: 0xf7fdfa1d │ │ │ │ + @ instruction: 0xf5b3bf8f │ │ │ │ @ instruction: 0xf0006fe0 │ │ │ │ @ instruction: 0xf5b38783 │ │ │ │ @ instruction: 0xf0006f00 │ │ │ │ @ instruction: 0xf5b38758 │ │ │ │ @ instruction: 0xf47d6fa0 │ │ │ │ - stmdaeq sl, {r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + stmdaeq sl, {r1, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ - b 0x1111e20 │ │ │ │ + b 0x1111de8 │ │ │ │ @ instruction: 0xf0030501 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ vcge.s8 d20, d9, d3 │ │ │ │ - vsubl.s8 q10, d0, d25 │ │ │ │ + vsubl.s8 q10, d0, d9 │ │ │ │ vmov.i32 d16, #49920 @ 0x0000c300 │ │ │ │ stmib sp, {r7, r9, sl, ip}^ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwcs r4, #9220 @ 0x2404 │ │ │ │ strls r9, [r7], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xf7f59308 │ │ │ │ - @ instruction: 0xf7fdf9f7 │ │ │ │ - stmdaeq sl, {r0, r5, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdf9ed │ │ │ │ + stmdaeq sl, {r0, r1, r5, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r5, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rscpl pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf9d6f7f5 │ │ │ │ - svclt 0x0040f7fd │ │ │ │ + @ instruction: 0xf9ccf7f5 │ │ │ │ + svclt 0x0042f7fd │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46341 @ 0xb505 │ │ │ │ @@ -132572,32 +132558,32 @@ │ │ │ │ rsbpl pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r9, sl, sp}^ │ │ │ │ strls r3, [r8], -r5, lsl #8 │ │ │ │ @ instruction: 0xf7f59507 │ │ │ │ - @ instruction: 0xf7fdf9b5 │ │ │ │ - stmdaeq sl, {r0, r1, r2, r3, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdf9ab │ │ │ │ + stmdaeq sl, {r0, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r5, #-964] @ 0xfffffc3c │ │ │ │ andls r4, r4, #738197504 @ 0x2c000000 │ │ │ │ vmla.i8 d26, d7, d4 │ │ │ │ vmvn.i32 d22, #3328 @ 0x00000d00 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ strcs r0, [r3], -r0, asr #10 │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ strls r9, [r7, #-1544] @ 0xfffff9f8 │ │ │ │ - @ instruction: 0xf994f7f5 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr14, cr13, {7} │ │ │ │ + @ instruction: 0xf98af7f5 │ │ │ │ + svclt 0x0000f7fd │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46341 @ 0xb505 │ │ │ │ @@ -132605,64 +132591,64 @@ │ │ │ │ adcpl pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r9, sl, sp}^ │ │ │ │ strls r3, [r8], -r5, lsl #8 │ │ │ │ @ instruction: 0xf7f59507 │ │ │ │ - @ instruction: 0xf7fdf973 │ │ │ │ - stmdaeq sl, {r0, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdf969 │ │ │ │ + stmdaeq sl, {r0, r1, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r5, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ eorpl pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf952f7f5 │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr12, cr13, {7} │ │ │ │ + @ instruction: 0xf948f7f5 │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr14, cr13, {7} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ andls r3, r4, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf647430b │ │ │ │ vmov.i32 d20, #256 @ 0x00000100 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ strne pc, [r0, #964] @ 0x3c4 │ │ │ │ vsubw.u8 , q2, d5 │ │ │ │ movwcs r4, #13317 @ 0x3405 │ │ │ │ strls r9, [r7], #-1286 @ 0xfffffafa │ │ │ │ @ instruction: 0xf7f59308 │ │ │ │ - @ instruction: 0xf7fdf933 │ │ │ │ - stmdaeq sl, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdf929 │ │ │ │ + stmdaeq sl, {r0, r1, r2, r3, r4, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r5, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rscsvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf912f7f5 │ │ │ │ - mrclt 7, 3, APSR_nzcv, cr12, cr13, {7} │ │ │ │ + @ instruction: 0xf908f7f5 │ │ │ │ + mrclt 7, 3, APSR_nzcv, cr14, cr13, {7} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46341 @ 0xb505 │ │ │ │ @@ -132670,79 +132656,79 @@ │ │ │ │ sbcsvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r9, sl, sp}^ │ │ │ │ strls r3, [r8], -r5, lsl #8 │ │ │ │ @ instruction: 0xf7f59507 │ │ │ │ - @ instruction: 0xf7fdf8f1 │ │ │ │ - stmdaeq sl, {r0, r1, r3, r4, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdf8e7 │ │ │ │ + stmdaeq sl, {r0, r2, r3, r4, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ movwmi r9, #45572 @ 0xb204 │ │ │ │ eorseq pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf3c4a904 │ │ │ │ movwls r1, #21888 @ 0x5580 │ │ │ │ strmi pc, [r5], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6, #-771] @ 0xfffffcfd │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xf8d2f7f5 │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr12, cr13, {7} │ │ │ │ + @ instruction: 0xf8c8f7f5 │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr14, cr13, {7} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ andls r3, r4, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf647430b │ │ │ │ vsubl.s8 q10, d16, d1 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ strne pc, [r0, #964] @ 0x3c4 │ │ │ │ vsubw.u8 , q2, d5 │ │ │ │ movwcs r4, #13317 @ 0x3405 │ │ │ │ strls r9, [r7], #-1286 @ 0xfffffafa │ │ │ │ @ instruction: 0xf7f59308 │ │ │ │ - @ instruction: 0xf7fdf8b3 │ │ │ │ - @ instruction: 0xf5b3be1d │ │ │ │ + @ instruction: 0xf7fdf8a9 │ │ │ │ + @ instruction: 0xf5b3be1f │ │ │ │ @ instruction: 0xf0023f40 │ │ │ │ vst2.32 {d24-d27}, [pc :256], fp │ │ │ │ vhsub.s8 d7, d0, d0 │ │ │ │ vorr.i32 d24, #1536 @ 0x00000600 │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ sbchi pc, r2, #2 │ │ │ │ - ldrbhi pc, [pc, #-513]! @ 0x91abb @ │ │ │ │ + ldrbhi pc, [pc, #-513]! @ 0x91a83 @ │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :128], sl │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ cmpphi r5, r2 @ p-variant is OBSOLETE │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ - mrcge 4, 0, APSR_nzcv, cr0, cr13, {3} │ │ │ │ + mrcge 4, 0, APSR_nzcv, cr2, cr13, {3} │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7fa4638 │ │ │ │ - @ instruction: 0xf8d5fdff │ │ │ │ + @ instruction: 0xf8d5fe01 │ │ │ │ cmpeq fp, r8, asr #1 │ │ │ │ - mcrge 5, 0, pc, cr6, cr13, {3} @ │ │ │ │ - blcs 0xf8918 │ │ │ │ + mcrge 5, 0, pc, cr8, cr13, {3} @ │ │ │ │ + blcs 0xf88e0 │ │ │ │ ldrbhi pc, [r6], r2 @ │ │ │ │ @ instruction: 0xf47d2b02 │ │ │ │ - vmla.f32 q13, q15, │ │ │ │ - vrshr.s64 d18, d17, #64 │ │ │ │ + vceq.f32 d26, d14, d1 │ │ │ │ + vmvn.i32 q9, #3328 @ 0x00000d00 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - stmdacs r0, {r0, r5, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 5, pc, cr4, cr13, {3} @ │ │ │ │ - ldcllt 7, cr15, [r2, #1012]! @ 0x3f4 │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 5, pc, cr6, cr13, {3} @ │ │ │ │ + ldcllt 7, cr15, [r4, #1012]! @ 0x3f4 │ │ │ │ svccc 0x0040f5b3 │ │ │ │ ldrhi pc, [sp], #-2 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movwhi pc, #20992 @ 0x5200 @ │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vhsub.s8 q4, , q12 │ │ │ │ @@ -132752,850 +132738,850 @@ │ │ │ │ eorhi pc, fp, r2 │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ addcs r8, r0, #11 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - stmdage r4, {r0, r1, r2, r3, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + stmdage r4, {r0, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa9608 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - stmdacs r0, {r0, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [r4, #244] @ 0xf4 │ │ │ │ - mrclt 7, 3, APSR_nzcv, cr2, cr13, {7} │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [r6, #244] @ 0xf4 │ │ │ │ + mrclt 7, 3, APSR_nzcv, cr4, cr13, {7} │ │ │ │ cmnpvs r4, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x00e8f5b3 │ │ │ │ - stclge 4, cr15, [r1, #500] @ 0x1f4 │ │ │ │ - stclt 7, cr15, [r3, #1012]! @ 0x3f4 │ │ │ │ + stclge 4, cr15, [r3, #500] @ 0x1f4 │ │ │ │ + stclt 7, cr15, [r5, #1012]! @ 0x3f4 │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst4.8 {d24-d27}, [pc]! │ │ │ │ vmlal.s q11, d16, d0[4] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - ldcge 4, cr15, [r5, #500] @ 0x1f4 │ │ │ │ + ldcge 4, cr15, [r7, #500] @ 0x1f4 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ submi pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r2, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xf80cf7f5 │ │ │ │ - ldcllt 7, cr15, [r6, #-1012]! @ 0xfffffc0c │ │ │ │ + @ instruction: 0xf802f7f5 │ │ │ │ + ldcllt 7, cr15, [r8, #-1012]! @ 0xfffffc0c │ │ │ │ rsbvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst1.64 {d24-d26}, [pc], r8 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - stclge 4, cr15, [r7, #-500]! @ 0xfffffe0c │ │ │ │ + stclge 4, cr15, [r9, #-500]! @ 0xfffffe0c │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46340 @ 0xb504 │ │ │ │ stmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ vcgt.s8 d18, d8, d4 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vrshr.s64 d19, d1, #64 │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #9504 @ 0x2520 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fd9308 │ │ │ │ - @ instruction: 0xf7fdf953 │ │ │ │ - @ instruction: 0xf5b3bd47 │ │ │ │ + @ instruction: 0xf7fdf955 │ │ │ │ + @ instruction: 0xf5b3bd49 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ @ instruction: 0xf1b3870c │ │ │ │ @ instruction: 0xf47d7f80 │ │ │ │ - stmdaeq sl, {r1, r2, r3, r4, r5, r8, sl, fp, sp, pc}^ │ │ │ │ + stmdaeq sl, {r6, r8, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r4, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ eorpl pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xffb4f7f4 │ │ │ │ - ldclt 7, cr15, [lr, #-1012] @ 0xfffffc0c │ │ │ │ + @ instruction: 0xffaaf7f4 │ │ │ │ + stclt 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ adchi pc, sp, r1 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ - ldcge 4, cr15, [r5, #-500] @ 0xfffffe0c │ │ │ │ + ldcge 4, cr15, [r7, #-500] @ 0xfffffe0c │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ - eormi pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + andmi pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r2], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r0, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xff8cf7f4 │ │ │ │ - ldcllt 7, cr15, [r6], #1012 @ 0x3f4 │ │ │ │ + @ instruction: 0xff82f7f4 │ │ │ │ + ldcllt 7, cr15, [r8], #1012 @ 0x3f4 │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ msrhi CPSR_fsx, r1 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ - stclge 4, cr15, [sp], #500 @ 0x1f4 │ │ │ │ + stclge 4, cr15, [pc], #500 @ 0x920b8 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ - eormi pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + andmi pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r1, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xff64f7f4 │ │ │ │ - stcllt 7, cr15, [lr], {253} @ 0xfd │ │ │ │ - @ instruction: 0xf001084b │ │ │ │ - @ instruction: 0xf003020f │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - tstmi r3, #3145728 @ 0x300000 │ │ │ │ - @ instruction: 0xf0020ca2 │ │ │ │ + @ instruction: 0xff5af7f4 │ │ │ │ + ldcllt 7, cr15, [r0], {253} @ 0xfd │ │ │ │ + vmull.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf0033203 │ │ │ │ + @ instruction: 0xf0040310 │ │ │ │ + tstmi r3, #15728640 @ 0xf00000 │ │ │ │ + @ instruction: 0xf0020862 │ │ │ │ vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ teqmi r2, #128, 2 │ │ │ │ setend be │ │ │ │ cmneq r7, #2080374785 @ 0x7c000001 │ │ │ │ ldrhi pc, [r6, #-257] @ 0xfffffeff │ │ │ │ @ instruction: 0xf7fe2602 │ │ │ │ - blcs 0x1013e0 │ │ │ │ + blcs 0x1013b0 │ │ │ │ movthi pc, #8257 @ 0x2041 @ │ │ │ │ - blvs 0xfe72d420 │ │ │ │ + blvs 0xfe72d3e8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrbhi pc, [pc, #1]! @ 0x91f7d @ │ │ │ │ + ldrbhi pc, [pc, #1]! @ 0x91f45 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92d44 │ │ │ │ + blcc 0x92d0c │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - ldrtmi sl, [r9], -r4, lsr #25 │ │ │ │ + ldrtmi sl, [r9], -r6, lsr #25 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vmov.i32 q11, #256 @ 0x00000100 │ │ │ │ + vmov.i32 d22, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfe85 │ │ │ │ - blcs 0x101210 │ │ │ │ + @ instruction: 0xf7fdfe7b │ │ │ │ + blcs 0x1011e0 │ │ │ │ msrhi SPSR_f, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d458 │ │ │ │ + blvs 0xfe72d420 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldrhi pc, [r0, #1] │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92d7c │ │ │ │ + blcc 0x92d44 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - ldrtmi sl, [r9], -r8, lsl #25 │ │ │ │ + ldrtmi sl, [r9], -sl, lsl #25 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vrshr.s64 d18, d9, #64 │ │ │ │ + vmlal.s q9, d0, d1[5] │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfe69 │ │ │ │ - blcs 0xc11d8 │ │ │ │ - ldclge 4, cr15, [fp], #-244 @ 0xffffff0c │ │ │ │ + @ instruction: 0xf7fdfe5f │ │ │ │ + blcs 0xc11a8 │ │ │ │ + ldclge 4, cr15, [sp], #-244 @ 0xffffff0c │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ stcvs 4, cr8, [fp, #-772]! @ 0xfffffcfc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ mrrcvs 6, 4, r8, fp, cr9 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9ac04 │ │ │ │ - stclge 4, cr15, [r9], #-244 @ 0xffffff0c │ │ │ │ + blcs 0x9abcc │ │ │ │ + stclge 4, cr15, [fp], #-244 @ 0xffffff0c │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rscvc pc, r1, #80740352 @ 0x4d00000 │ │ │ │ + adcvc pc, sp, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - mcr2 7, 2, pc, cr10, cr4, {7} @ │ │ │ │ - stcllt 7, cr15, [r0], #-1012 @ 0xfffffc0c │ │ │ │ - blx 0x1dd0006 │ │ │ │ - blcs 0xf8c40 │ │ │ │ + mcr2 7, 2, pc, cr0, cr4, {7} @ │ │ │ │ + stcllt 7, cr15, [r2], #-1012 @ 0xfffffc0c │ │ │ │ + blx 0x1ecffce │ │ │ │ + blcs 0xf8c08 │ │ │ │ sbchi pc, sl, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d4d4 │ │ │ │ + blvs 0xfe72d49c │ │ │ │ svcvs 0x0070f412 │ │ │ │ strthi pc, [r0], -r1 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92df8 │ │ │ │ + blcc 0x92dc0 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - ldrtmi sl, [r9], -sl, asr #24 │ │ │ │ + ldrtmi sl, [r9], -ip, asr #24 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vsubl.s8 q10, d0, d25 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfe2b │ │ │ │ - blcs 0x10115c │ │ │ │ + @ instruction: 0xf7fdfe21 │ │ │ │ + blcs 0x10112c │ │ │ │ rscshi pc, r0, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d50c │ │ │ │ + blvs 0xfe72d4d4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strbhi pc, [fp, #-1]! @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92e30 │ │ │ │ + blcc 0x92df8 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - ldrtmi sl, [r9], -lr, lsr #24 │ │ │ │ + @ instruction: 0x4639ac30 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmlal.s q8, d0, d1[0] │ │ │ │ + vsubl.s8 q8, d0, d13 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfe0f │ │ │ │ - blcs 0x101124 │ │ │ │ + @ instruction: 0xf7fdfe05 │ │ │ │ + blcs 0x1010f4 │ │ │ │ rsbshi pc, lr, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d544 │ │ │ │ + blvs 0xfe72d50c │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldrbhi pc, [r4], #1 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92e68 │ │ │ │ + blcc 0x92e30 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - @ instruction: 0x4639ac12 │ │ │ │ + @ instruction: 0x4639ac14 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vmlal.s q9, d0, d1[6] │ │ │ │ + vmvn.i32 d18, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfdf3 │ │ │ │ - blcs 0x1010ec │ │ │ │ + @ instruction: 0xf7fdfde9 │ │ │ │ + blcs 0x1010bc │ │ │ │ sbchi pc, r2, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d57c │ │ │ │ + blvs 0xfe72d544 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldrhi pc, [sp, #-1]! │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92ea0 │ │ │ │ + blcc 0x92e68 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - @ instruction: 0x4639abf6 │ │ │ │ + @ instruction: 0x4639abf8 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vmlal.s , d16, d1[1] │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfdd7 │ │ │ │ - blcs 0x1010b4 │ │ │ │ + @ instruction: 0xf7fdfdcd │ │ │ │ + blcs 0x101084 │ │ │ │ eorshi pc, ip, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d5b4 │ │ │ │ + blvs 0xfe72d57c │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldrbhi pc, [r8], #1 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92ed8 │ │ │ │ + blcc 0x92ea0 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - @ instruction: 0x4639abda │ │ │ │ + @ instruction: 0x4639abdc │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ + vsubl.s8 q8, d16, d21 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfdbb │ │ │ │ - blcs 0x10107c │ │ │ │ + @ instruction: 0xf7fdfdb1 │ │ │ │ + blcs 0x10104c │ │ │ │ eorshi pc, r4, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d5ec │ │ │ │ + blvs 0xfe72d5b4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strhi pc, [sl], #1 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92f10 │ │ │ │ + blcc 0x92ed8 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - @ instruction: 0x4639abbe │ │ │ │ + ldrtmi sl, [r9], -r0, asr #23 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vrshr.s64 d21, d25, #64 │ │ │ │ + vsubl.s8 , d16, d5 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfd9f │ │ │ │ - @ instruction: 0x4639bbb5 │ │ │ │ + @ instruction: 0xf7fdfd95 │ │ │ │ + @ instruction: 0x4639bbb7 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vsubl.s8 , d16, d29 │ │ │ │ + vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfd95 │ │ │ │ - ldrtmi fp, [r9], -fp, lsr #23 │ │ │ │ + @ instruction: 0xf7fdfd8b │ │ │ │ + ldrtmi fp, [r9], -sp, lsr #23 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vmlal.s q9, d16, d1[3] │ │ │ │ + vrshr.s64 d18, d9, #64 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfd8b │ │ │ │ - ldrtmi fp, [r9], -r1, lsr #23 │ │ │ │ + @ instruction: 0xf7fdfd81 │ │ │ │ + ldrtmi fp, [r9], -r3, lsr #23 │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vmov.i32 d23, #1280 @ 0x00000500 │ │ │ │ + vmlal.s q11, d16, d1[4] │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfd81 │ │ │ │ - @ instruction: 0xf44fbb97 │ │ │ │ + @ instruction: 0xf7fdfd77 │ │ │ │ + @ instruction: 0xf44fbb99 │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0x81bcf002 │ │ │ │ cmnphi sp, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ strhi pc, [sp], r1 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ @ instruction: 0xf5b3866d │ │ │ │ @ instruction: 0xf47d3f80 │ │ │ │ - svcge 0x0004ab93 │ │ │ │ + svcge 0x0004ab95 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0xfe1501d2 │ │ │ │ - blcs 0xf8e08 │ │ │ │ + blx 0xfe1d019a │ │ │ │ + blcs 0xf8dd0 │ │ │ │ bichi pc, r7, #2 │ │ │ │ @ instruction: 0xf47d2b02 │ │ │ │ - vqdmulh.s d26, d30, d7 │ │ │ │ - vmlal.s q8, d0, d1[1] │ │ │ │ + vqdmulh.s d26, d30, d9 │ │ │ │ + vmov.i32 d16, #256 @ 0x00000100 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - stmdacs r0, {r0, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [ip], #-500 @ 0xfffffe0c │ │ │ │ - bllt 0x1f50204 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [lr], #-500 @ 0xfffffe0c │ │ │ │ + bllt 0x1fd01cc │ │ │ │ svccc 0x0081f5b3 │ │ │ │ strbhi pc, [r3, -r1] @ │ │ │ │ subhi pc, ip, #268435456 @ 0x10000000 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc :256], r1 │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ ldrbhi pc, [fp, -r1]! @ │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ - blge 0x18cf438 │ │ │ │ + blge 0x194f400 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0x14d0236 │ │ │ │ + blx 0x15501fe │ │ │ │ andmi pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [lr, #-976]! @ 0xfffffc30 │ │ │ │ + ldc2l 7, cr15, [r4, #-976]! @ 0xfffffc30 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fdab51 │ │ │ │ - @ instruction: 0x4639bbff │ │ │ │ + @ instruction: 0xf7fdab53 │ │ │ │ + ldrtmi fp, [r9], -r1, lsl #24 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vsubl.s8 q10, d16, d13 │ │ │ │ + vmov.i32 q10, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfd19 │ │ │ │ - bcs 0x100f38 │ │ │ │ + @ instruction: 0xf7fdfd0f │ │ │ │ + bcs 0x100f08 │ │ │ │ asrshi pc, r1, #32 @ │ │ │ │ - blvs 0xfe72d730 │ │ │ │ + blvs 0xfe72d6f8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strbthi pc, [sp], #-1 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x93054 │ │ │ │ + blcc 0x9301c │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - @ instruction: 0x4639ab1c │ │ │ │ + @ instruction: 0x4639ab1e │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vsubl.s8 q11, d16, d1 │ │ │ │ - @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfcfd │ │ │ │ - @ instruction: 0x4639bb13 │ │ │ │ - @ instruction: 0xf64d4628 │ │ │ │ - vsubl.s8 , d0, d21 │ │ │ │ + vmlal.s q11, d0, d1[3] │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ @ instruction: 0xf7fdfcf3 │ │ │ │ - ldrtmi fp, [r9], -r9, lsl #22 │ │ │ │ + @ instruction: 0x4639bb15 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vmvn.i32 d17, #3328 @ 0x00000d00 │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ @ instruction: 0xf7fdfce9 │ │ │ │ - @ instruction: 0xf2c0baff │ │ │ │ + ldrtmi fp, [r9], -fp, lsl #22 │ │ │ │ + @ instruction: 0xf64d4628 │ │ │ │ + vsubl.s8 , d0, d9 │ │ │ │ + @ instruction: 0xf7f40208 │ │ │ │ + @ instruction: 0xf7fdfcdf │ │ │ │ + vqdmlsl.s , d0, d1 │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ ldrbhi pc, [r8, #-1]! @ │ │ │ │ addshi pc, ip, #268435456 @ 0x10000000 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst4.8 {d24-d27}, [pc :256], r2 │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ ldrbthi pc, [ip], r1 @ │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ - bge 0xfff4f504 │ │ │ │ + bge 0xfffcf4cc │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xffb50300 │ │ │ │ - blcs 0x138f38 │ │ │ │ - bge 0xffd4f514 │ │ │ │ + blx 0xffbd02c8 │ │ │ │ + blcs 0x138f00 │ │ │ │ + bge 0xffdcf4dc │ │ │ │ adcseq pc, sp, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2 7, cr15, [r4, #-976] @ 0xfffffc30 │ │ │ │ + stc2 7, cr15, [sl, #-976] @ 0xfffffc30 │ │ │ │ @ instruction: 0xf47d2800 │ │ │ │ - @ instruction: 0xf7fdab97 │ │ │ │ - vmull.s , d16, d1[5] │ │ │ │ + @ instruction: 0xf7fdab99 │ │ │ │ + vmull.s , d16, d3[5] │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ ldrthi pc, [lr], r1 @ │ │ │ │ mvnhi pc, r1, lsl #4 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst1.32 {d24}, [pc :256], r6 │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ ldrhi pc, [r1, r1] │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ - bge 0xff34f564 │ │ │ │ + bge 0xff3cf52c │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7fa4638 │ │ │ │ - @ instruction: 0xf8d5fab9 │ │ │ │ + @ instruction: 0xf8d5fabb │ │ │ │ cmpeq fp, r8, asr #1 │ │ │ │ - bge 0xff0cf978 │ │ │ │ - blcs 0xf8fa4 │ │ │ │ + bge 0xff14f940 │ │ │ │ + blcs 0xf8f6c │ │ │ │ bicshi pc, ip, r2 │ │ │ │ @ instruction: 0xf47d2b02 │ │ │ │ - vpmin.s8 d26, d30, d25 │ │ │ │ - vrshr.s64 d22, d9, #64 │ │ │ │ + vpmin.s8 d26, d30, d27 │ │ │ │ + vmlal.s q11, d0, d1[5] │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x184f59c │ │ │ │ - blt 0xfebd03a0 │ │ │ │ + stmdacs r0, {r0, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x18cf564 │ │ │ │ + blt 0xfec50368 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rsbne pc, sp, #-805306364 @ 0xd0000004 │ │ │ │ + eorsne pc, r9, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - ldc2l 7, cr15, [r6], #-976 @ 0xfffffc30 │ │ │ │ - blt 0xfe3d03b4 │ │ │ │ + stc2l 7, cr15, [ip], #-976 @ 0xfffffc30 │ │ │ │ + blt 0xfe45037c │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - vpmax.s8 d26, d26, d8 │ │ │ │ - vsubw.s8 q10, q8, d28 │ │ │ │ + vpmax.s8 d26, d26, d10 │ │ │ │ + vrsra.s64 d20, d12, #64 │ │ │ │ vcge.s8 d16, d10, d19 │ │ │ │ - @ instruction: 0xf2c054fc │ │ │ │ + vmls.i d21, d16, d0[7] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ @ instruction: 0xf7f92022 │ │ │ │ - @ instruction: 0xf7fdfce9 │ │ │ │ - @ instruction: 0xf8d5ba77 │ │ │ │ - bcs 0x116710 │ │ │ │ + @ instruction: 0xf7fdfcdf │ │ │ │ + @ instruction: 0xf8d5ba79 │ │ │ │ + bcs 0x1166d8 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ movwcs r3, #9215 @ 0x23ff │ │ │ │ @ instruction: 0xf57d05c9 │ │ │ │ - movwls sl, #6764 @ 0x1a6c │ │ │ │ - strbmi pc, [ip], #586 @ 0x24a @ │ │ │ │ + movwls sl, #6766 @ 0x1a6e │ │ │ │ + ldrtmi pc, [ip], #586 @ 0x24a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ - mvnsmi pc, #-1610612732 @ 0xa0000004 │ │ │ │ + mvnmi pc, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x46284639 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ strls r2, [r0], #-1027 @ 0xfffffbfd │ │ │ │ - ldc2 7, cr15, [r6], {249} @ 0xf9 │ │ │ │ - blt 0x16d041c │ │ │ │ + stc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ + blt 0x17503e4 │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - vpmin.s8 q13, q5, q2 │ │ │ │ - vsubw.s8 q9, q8, d28 │ │ │ │ - bl 0x153104 │ │ │ │ + vpmin.s8 q13, q5, q3 │ │ │ │ + vrsra.s64 d18, d12, #64 │ │ │ │ + bl 0x1530cc │ │ │ │ strtmi r0, [r8], -r1, lsl #5 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ msrcs CPSR_, #13762560 @ 0xd20000 │ │ │ │ - mcr2 7, 3, pc, cr12, cr9, {7} @ │ │ │ │ - blt 0x1250440 │ │ │ │ + mcr2 7, 3, pc, cr2, cr9, {7} @ │ │ │ │ + blt 0x12d0408 │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - vpmax.s8 q13, q5, q1 │ │ │ │ - vsubw.s8 q9, q8, d28 │ │ │ │ - bl 0x153128 │ │ │ │ + vpmax.s8 q13, q5, q2 │ │ │ │ + vrsra.s64 d18, d12, #64 │ │ │ │ + bl 0x1530f0 │ │ │ │ strtmi r0, [r8], -r1, lsl #5 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ sbcscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - stc2 7, cr15, [r6], #996 @ 0x3e4 │ │ │ │ - blt 0xdd0464 │ │ │ │ + ldc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ + blt 0xe5042c │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - vpmin.s8 d26, d10, d16 │ │ │ │ - vrsra.s64 q10, q14, #64 │ │ │ │ + vpmin.s8 d26, d10, d18 │ │ │ │ + vqdmlal.s q10, d16, d0[7] │ │ │ │ vcge.s8 d16, d10, d19 │ │ │ │ - @ instruction: 0xf2c054fc │ │ │ │ + vmls.i d21, d16, d0[7] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ @ instruction: 0xf7f92022 │ │ │ │ - @ instruction: 0xf7fdfc91 │ │ │ │ - blcs 0xc0d18 │ │ │ │ - bge 0x78f594 │ │ │ │ - @ instruction: 0x43acf24a │ │ │ │ + @ instruction: 0xf7fdfc87 │ │ │ │ + blcs 0xc0ce8 │ │ │ │ + bge 0x80f55c │ │ │ │ + orrsmi pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - ldrbtpl pc, [ip], #-586 @ 0xfffffdb6 @ │ │ │ │ + strbtpl pc, [ip], #-586 @ 0xfffffdb6 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [ip], #-996 @ 0xfffffc1c │ │ │ │ - blt 0x3504b8 │ │ │ │ + ldc2l 7, cr15, [r2], #-996 @ 0xfffffc1c │ │ │ │ + blt 0x3d0480 │ │ │ │ svclt 0x00142a02 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x924cc @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x92494 @ │ │ │ │ ldrbeq r2, [fp, #1026] @ 0x402 │ │ │ │ - bge 0x10fac8 │ │ │ │ + bge 0x18fa90 │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - mvnsmi pc, #-1610612732 @ 0xa0000004 │ │ │ │ + mvnmi pc, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strbmi pc, [ip], #586 @ 0x24a @ │ │ │ │ + ldrtmi pc, [ip], #586 @ 0x24a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - blx 0xfebd04de │ │ │ │ - stmiblt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfe9504a6 │ │ │ │ + ldmiblt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00142a02 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x92504 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x924cc @ │ │ │ │ ldrbeq r2, [r9, #1026] @ 0x402 │ │ │ │ - stmibge r5!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibge r7!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - strtcs pc, [ip], #586 @ 0x24a │ │ │ │ + ldrcs pc, [ip], #586 @ 0x24a │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ - @ instruction: 0x43acf24a │ │ │ │ + orrsmi pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ - blx 0xfe45051a │ │ │ │ - ldmiblt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfe1d04e2 │ │ │ │ + ldmiblt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - vmla.i8 q13, q13, q6 │ │ │ │ - vsubw.s8 q9, q8, d28 │ │ │ │ - bl 0x153214 │ │ │ │ + vmla.i8 q13, q13, q7 │ │ │ │ + vrsra.s64 d18, d12, #64 │ │ │ │ + bl 0x1531dc │ │ │ │ strtmi r0, [r8], -r1, lsl #5 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ cmppcs r0, #13762560 @ p-variant is OBSOLETE @ 0xd20000 │ │ │ │ - ldc2 7, cr15, [r0], #-996 @ 0xfffffc1c │ │ │ │ - ldmiblt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2 7, cr15, [r6], #-996 @ 0xfffffc1c │ │ │ │ + stmiblt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - vmul.i8 d26, d26, d26 │ │ │ │ - vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmul.i8 d26, d26, d28 │ │ │ │ + vqdmlal.s , d0, d0[3] │ │ │ │ vcge.s8 d16, d10, d19 │ │ │ │ - vmls.i d21, d16, d0[3] │ │ │ │ + @ instruction: 0xf2c054bc │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ @ instruction: 0xf7f92022 │ │ │ │ - @ instruction: 0xf7fdfdcf │ │ │ │ - blcs 0xc0c2c │ │ │ │ - stmibge r5!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - movwpl pc, #49738 @ 0xc24a @ │ │ │ │ + @ instruction: 0xf7fdfdc5 │ │ │ │ + blcs 0xc0bfc │ │ │ │ + stmibge r7!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + mvnsmi pc, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strbpl pc, [ip], #586 @ 0x24a @ │ │ │ │ + ldrtpl pc, [ip], #586 @ 0x24a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - ldc2 7, cr15, [sl, #996]! @ 0x3e4 │ │ │ │ - ldmiblt r4, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2 7, cr15, [r0, #996]! @ 0x3e4 │ │ │ │ + ldmiblt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrdne pc, [r8], #133 @ 0x85 │ │ │ │ svclt 0x00142a02 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strbeq r2, [ip, #770] @ 0x302 │ │ │ │ - stmibge r9, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + stmibge fp, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ vcgt.s8 d25, d10, d1 │ │ │ │ - vmls.i d20, d16, d0[3] │ │ │ │ + @ instruction: 0xf2c044bc │ │ │ │ vqshl.s8 d16, d19, d10 │ │ │ │ - vsubw.s8 q10, q8, d28 │ │ │ │ + vrsra.s64 d20, d12, #64 │ │ │ │ @ instruction: 0x46390333 │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ strcs r2, [r3], #-34 @ 0xffffffde │ │ │ │ @ instruction: 0xf7f99400 │ │ │ │ - @ instruction: 0xf7fdfb33 │ │ │ │ - blcs 0xc0bc4 │ │ │ │ - ldmdbge r1!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - msrpl CPSR_fs, #-1610612732 @ 0xa0000004 │ │ │ │ + @ instruction: 0xf7fdfb29 │ │ │ │ + blcs 0xc0b94 │ │ │ │ + ldmdbge r3!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + tstppl ip, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - ldrbtmi pc, [ip], #586 @ 0x24a @ │ │ │ │ + strbtmi pc, [ip], #586 @ 0x24a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - stc2 7, cr15, [r4], #996 @ 0x3e4 │ │ │ │ - stmdblt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [sl], {249} @ 0xf9 │ │ │ │ + stmdblt r2!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - vmul.i8 q13, q5, q6 │ │ │ │ - vsubw.s8 q9, q8, d28 │ │ │ │ - bl 0x1532f4 │ │ │ │ + vmul.i8 q13, q5, q7 │ │ │ │ + vrsra.s64 d18, d12, #64 │ │ │ │ + bl 0x1532bc │ │ │ │ vcgt.s8 d16, d26, d2 │ │ │ │ - vaddhn.i16 d20, q8, q14 │ │ │ │ + @ instruction: 0xf2c0449c │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8d34628 │ │ │ │ @ instruction: 0xf8543280 │ │ │ │ @ instruction: 0xf7f92022 │ │ │ │ - @ instruction: 0xf7fdfc8d │ │ │ │ - subcs fp, r0, #1196032 @ 0x124000 │ │ │ │ + @ instruction: 0xf7fdfc83 │ │ │ │ + subcs fp, r0, #1228800 @ 0x12c000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - @ instruction: 0x6d2ba942 │ │ │ │ + @ instruction: 0x6d2ba944 │ │ │ │ @ instruction: 0xf413695b │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - stmdbge r4, {r2, r3, r4, r5, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r2, r3, r4, r5, r8, fp, sp, pc} │ │ │ │ vmax.s8 d20, d7, d24 │ │ │ │ - vsubl.s8 q8, d16, d29 │ │ │ │ + vmlal.s q8, d0, d1[4] │ │ │ │ movwcs r0, #4616 @ 0x1208 │ │ │ │ strvs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ movwls r9, #34566 @ 0x8706 │ │ │ │ - blx 0x65064e │ │ │ │ - stmdblt ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x3d0616 │ │ │ │ + stmdblt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - @ instruction: 0xf014a924 │ │ │ │ + @ instruction: 0xf014a926 │ │ │ │ @ instruction: 0xf47d0140 │ │ │ │ - stmdaeq r2!, {r5, r8, fp, sp, pc}^ │ │ │ │ + stmdaeq r2!, {r1, r5, r8, fp, sp, pc}^ │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstmi sl, #-2147483647 @ 0x80000001 │ │ │ │ andls r0, r4, #41728 @ 0xa300 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r4, {r3, r8, ip, pc} │ │ │ │ vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ movwls r4, #21506 @ 0x5402 │ │ │ │ @ instruction: 0xf7f89407 │ │ │ │ - @ instruction: 0xf7fdffd5 │ │ │ │ - @ instruction: 0xf1b3b909 │ │ │ │ + @ instruction: 0xf7fdffcb │ │ │ │ + @ instruction: 0xf1b3b90b │ │ │ │ @ instruction: 0xf47d7f80 │ │ │ │ - stmdaeq sl, {r2, r8, fp, sp, pc}^ │ │ │ │ + stmdaeq sl, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ eorpl pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0x1f506de │ │ │ │ - stmialt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x1cd06a6 │ │ │ │ + stmialt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - stmdaeq r2!, {r2, r3, r4, r6, r7, fp, sp, pc}^ │ │ │ │ + stmdaeq r2!, {r1, r2, r3, r4, r6, r7, fp, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ - b 0x1112f6c │ │ │ │ + b 0x1112f34 │ │ │ │ @ instruction: 0xf0030501 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0xf6474313 │ │ │ │ vmvn.i32 d16, #256 @ 0x00000100 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ stmib sp, {r7, r9, sl, ip}^ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwcs r4, #1026 @ 0x402 │ │ │ │ strls r9, [r7], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xf7f49308 │ │ │ │ - @ instruction: 0xf7fdfb53 │ │ │ │ - @ instruction: 0xf1b3b8bd │ │ │ │ + @ instruction: 0xf7fdfb49 │ │ │ │ + @ instruction: 0xf1b3b8bf │ │ │ │ @ instruction: 0xf47d7f80 │ │ │ │ - stmdaeq r2!, {r3, r4, r5, r7, fp, sp, pc}^ │ │ │ │ + stmdaeq r2!, {r1, r3, r4, r5, r7, fp, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ eorpl pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0xc50776 │ │ │ │ - ldmlt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - adccs pc, r1, #76546048 @ 0x4900000 │ │ │ │ + blx 0x9d073e │ │ │ │ + ldmlt sl, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + subscs pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x1f50784 │ │ │ │ - ldmlt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - rsbcs pc, r9, #76546048 @ 0x4900000 │ │ │ │ + blx 0x1cd074c │ │ │ │ + ldmlt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + andscs pc, sp, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x1d50794 │ │ │ │ - stmlt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - rsbseq pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ + blx 0x1ad075c │ │ │ │ + stmlt sl, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + subseq pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ - blx 0x1b507a4 │ │ │ │ - stmlt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - eorvc pc, r5, #72, 12 @ 0x4800000 │ │ │ │ + blx 0x18d076c │ │ │ │ + stmlt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + andvc pc, r5, #72, 12 @ 0x4800000 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ - blx 0x19507b4 │ │ │ │ - ldmdalt r8!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x16d077c │ │ │ │ + ldmdalt sl!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - @ instruction: 0xf011a870 │ │ │ │ + @ instruction: 0xf011a872 │ │ │ │ @ instruction: 0xf47d0140 │ │ │ │ - stmdaeq r2!, {r2, r3, r5, r6, fp, sp, pc}^ │ │ │ │ + stmdaeq r2!, {r1, r2, r3, r5, r6, fp, sp, pc}^ │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ stceq 3, cr4, [r3], #104 @ 0x68 │ │ │ │ vaddw.u8 , q2, d6 │ │ │ │ @ instruction: 0xf0033403 │ │ │ │ stmdbge r4, {r4, r8, r9} │ │ │ │ stmib sp, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ movwcs r2, #4868 @ 0x1304 │ │ │ │ movwpl lr, #31181 @ 0x79cd │ │ │ │ - @ instruction: 0xff20f7f8 │ │ │ │ - ldmdalt r4, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff16f7f8 │ │ │ │ + ldmdalt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - stmdaeq sl, {r2, r3, r6, fp, sp, pc}^ │ │ │ │ + stmdaeq sl, {r1, r2, r3, r6, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ - b 0x1112c88 │ │ │ │ + b 0x1112c50 │ │ │ │ @ instruction: 0xf0030501 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0xf6474313 │ │ │ │ vmvn.i32 d16, #256 @ 0x00000100 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ stmib sp, {r7, r9, sl, ip}^ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwcs r4, #5123 @ 0x1403 │ │ │ │ strls r9, [r7], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xf7f49308 │ │ │ │ - @ instruction: 0xf7fdfac3 │ │ │ │ - stmdaeq lr, {r0, r2, r3, r5, fp, ip, sp, pc}^ │ │ │ │ - movweq pc, #61441 @ 0xf001 @ │ │ │ │ - @ instruction: 0xf0060c8a │ │ │ │ - @ instruction: 0xf0020610 │ │ │ │ - tstmi lr, #16, 4 │ │ │ │ - strmi pc, [r4, -r1, asr #7] │ │ │ │ + @ instruction: 0xf7fdfab9 │ │ │ │ + stceq 8, cr11, [sl], {47} @ 0x2f │ │ │ │ movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ - @ instruction: 0xf1c7431a │ │ │ │ - @ instruction: 0xf0110720 │ │ │ │ + @ instruction: 0xf002084e │ │ │ │ + vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ + @ instruction: 0xf0064704 │ │ │ │ + tstmi sl, #16, 12 @ 0x1000000 │ │ │ │ + movweq pc, #61441 @ 0xf001 @ │ │ │ │ + streq pc, [r0, -r7, asr #3]! │ │ │ │ + @ instruction: 0xf011431e │ │ │ │ @ instruction: 0xf0410440 │ │ │ │ stmib sp, {r3, r4, r5, r8, pc}^ │ │ │ │ stmdbge r4, {r0, r2, sl, sp} │ │ │ │ - cmnpne sp, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ + teqpne r1, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ rscsvs pc, r9, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strls r2, [r4], -r3, lsl #10 │ │ │ │ strls r9, [r7, -r8, lsl #10] │ │ │ │ - stc2l 7, cr15, [r8, #996] @ 0x3e4 │ │ │ │ - stmdalt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2 7, cr15, [lr, #996]! @ 0x3e4 │ │ │ │ + stmdalt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ andsmi pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r2, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - blx 0x1fd08d8 │ │ │ │ - svclt 0x00e6f7fc │ │ │ │ - @ instruction: 0xf0040863 │ │ │ │ - stceq 1, cr0, [r5], #60 @ 0x3c │ │ │ │ + blx 0x1d508a0 │ │ │ │ + svclt 0x00e8f7fc │ │ │ │ + vmull.u8 q8, d20, d21 │ │ │ │ + stmdaeq r3!, {r0, r1, r8, ip, sp}^ │ │ │ │ + ldreq pc, [r0, #-5] │ │ │ │ + strmi pc, [r4], -r4, asr #7 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - vsubw.u8 q10, q2, d11 │ │ │ │ - vrsubhn.i16 d20, q2, q2 │ │ │ │ - @ instruction: 0xf0053103 │ │ │ │ - movwmi r0, #54544 @ 0xd510 │ │ │ │ - @ instruction: 0xf1c69304 │ │ │ │ - vmax.s8 d16, d10, d16 │ │ │ │ - vsubw.s8 q11, q8, d5 │ │ │ │ - stmdbge r4, {r3, r8, r9} │ │ │ │ + @ instruction: 0xf004430d │ │ │ │ + movwmi r0, #45327 @ 0xb10f │ │ │ │ + strteq pc, [r0], -r6, asr #3 │ │ │ │ + stmdbge r4, {r2, r8, r9, ip, pc} │ │ │ │ + teqpvs r9, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + movweq pc, #33472 @ 0x82c0 @ │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ msrhi SPSR_xc, r1, asr #32 │ │ │ │ andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ addmi pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strpl lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f99607 │ │ │ │ - @ instruction: 0xf7fcfd81 │ │ │ │ - rsceq fp, r2, #764 @ 0x2fc │ │ │ │ - svcge 0x00bbf57c │ │ │ │ + @ instruction: 0xf7fcfd77 │ │ │ │ + rsceq fp, r2, #772 @ 0x304 │ │ │ │ + svcge 0x00bdf57c │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46339 @ 0xb503 │ │ │ │ stmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ vcgt.s8 d18, d8, d4 │ │ │ │ - vmlal.s q9, d16, d1[4] │ │ │ │ + vrshr.s64 d18, d5, #64 │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #5392 @ 0x1510 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fc9308 │ │ │ │ - @ instruction: 0xf7fcfba7 │ │ │ │ - stmdaeq sl, {r0, r1, r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfba9 │ │ │ │ + stmdaeq sl, {r0, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r4, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ eorsvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0x4d09b0 │ │ │ │ - svclt 0x007af7fc │ │ │ │ - stceq 8, cr0, [r5], #300 @ 0x12c │ │ │ │ - tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ + blx 0x250978 │ │ │ │ + svclt 0x007cf7fc │ │ │ │ + vmull.u8 q8, d17, d13 │ │ │ │ + stmdaeq fp, {r2, r9, sl, lr}^ │ │ │ │ + ldreq pc, [r0, #-5] │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - vsubw.u8 q10, q2, d11 │ │ │ │ - vrsubhn.i16 d20, q2, q2 │ │ │ │ - @ instruction: 0xf0053103 │ │ │ │ - movwmi r0, #54544 @ 0xd510 │ │ │ │ - @ instruction: 0xf1c69304 │ │ │ │ - vmax.s8 d16, d10, d16 │ │ │ │ - vqdmlal.s , d0, d1[6] │ │ │ │ - stmdbge r4, {r3, r8, r9} │ │ │ │ + @ instruction: 0xf004430d │ │ │ │ + movwmi r0, #45327 @ 0xb10f │ │ │ │ + strteq pc, [r0], -r6, asr #3 │ │ │ │ + stmdbge r4, {r2, r8, r9, ip, pc} │ │ │ │ + tstpvc sp, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + movweq pc, #33472 @ 0x82c0 @ │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ rsbshi pc, r2, r1, asr #32 │ │ │ │ andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ addmi pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strpl lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f99607 │ │ │ │ - @ instruction: 0xf7fcfd15 │ │ │ │ - stmdaeq r2!, {r0, r1, r4, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfd0b │ │ │ │ + stmdaeq r2!, {r0, r2, r4, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r4, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rscsvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf9c8f7f4 │ │ │ │ - svclt 0x0032f7fc │ │ │ │ + @ instruction: 0xf9bef7f4 │ │ │ │ + svclt 0x0034f7fc │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46340 @ 0xb504 │ │ │ │ @@ -133603,108 +133589,108 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vrshr.s64 q11, , #64 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #9504 @ 0x2520 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f49308 │ │ │ │ - @ instruction: 0xf7fcf9a7 │ │ │ │ - rsceq fp, r1, #17, 30 @ 0x44 │ │ │ │ - svcge 0x000df57c │ │ │ │ + @ instruction: 0xf7fcf99d │ │ │ │ + rsceq fp, r1, #19, 30 @ 0x4c │ │ │ │ + svcge 0x000ff57c │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46339 @ 0xb503 │ │ │ │ stmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ vcgt.s8 d18, d8, d4 │ │ │ │ - vmlal.s , d16, d1[5] │ │ │ │ + vrshr.s64 d17, d9, #64 │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #5392 @ 0x1510 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fc9308 │ │ │ │ - @ instruction: 0xf7fcfaf9 │ │ │ │ - sbceq fp, r8, #3792 @ 0xed0 │ │ │ │ - mcrge 5, 7, pc, cr9, cr12, {3} @ │ │ │ │ + @ instruction: 0xf7fcfafb │ │ │ │ + sbceq fp, r8, #3824 @ 0xef0 │ │ │ │ + mcrge 5, 7, pc, cr11, cr12, {3} @ │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ strtmi r3, [r8], -r3, lsl #2 │ │ │ │ vsubw.u8 q10, q2, d11 │ │ │ │ stmib sp, {r0, r1, r8, sl, lr}^ │ │ │ │ stmdbge r4, {r2, r8, r9, sp} │ │ │ │ - addsne pc, r1, #72, 4 @ 0x80000004 │ │ │ │ + subne pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0xff5d0b34 │ │ │ │ - mcrlt 7, 6, pc, cr8, cr12, {7} @ │ │ │ │ + blx 0xff650afc │ │ │ │ + mcrlt 7, 6, pc, cr10, cr12, {7} @ │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46340 @ 0xb504 │ │ │ │ stmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ vcgt.s8 d18, d8, d4 │ │ │ │ - vmvn.i32 d18, #2304 @ 0x00000900 │ │ │ │ + vmlal.s , d16, d1[7] │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #9504 @ 0x2520 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fc9308 │ │ │ │ - @ instruction: 0xf7fcfab3 │ │ │ │ - stmdaeq r2!, {r0, r1, r2, r5, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfab5 │ │ │ │ + stmdaeq r2!, {r0, r3, r5, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r4, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - addcc pc, r9, #72, 4 @ 0x80000004 │ │ │ │ + eorscc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0xfe550bb8 │ │ │ │ - mcrlt 7, 4, pc, cr6, cr12, {7} @ │ │ │ │ + blx 0xfe5d0b80 │ │ │ │ + mcrlt 7, 4, pc, cr8, cr12, {7} @ │ │ │ │ ldmdbvs fp, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ svcmi 0x0070f413 │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr15, cr12, {1} │ │ │ │ + mcrge 4, 4, pc, cr1, cr12, {1} @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - rsbsne pc, r9, #1879048196 @ 0x70000004 │ │ │ │ + eorne pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r6, #29700 @ 0x7404 │ │ │ │ strls r2, [r6, -r0, lsl #6] │ │ │ │ @ instruction: 0xf7f49308 │ │ │ │ - @ instruction: 0xf7fcf859 │ │ │ │ - stcvs 14, cr11, [fp, #-444]! @ 0xfffffe44 │ │ │ │ + @ instruction: 0xf7fcf84f │ │ │ │ + stcvs 14, cr11, [fp, #-452]! @ 0xfffffe3c │ │ │ │ @ instruction: 0xf413695b │ │ │ │ @ instruction: 0xf43c4f70 │ │ │ │ - stmdbge r4, {r3, r5, r6, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r3, r5, r6, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d7, d24 │ │ │ │ - vmvn.i32 d17, #1280 @ 0x00000500 │ │ │ │ + vmlal.s q8, d16, d1[6] │ │ │ │ movwcs r0, #4616 @ 0x1208 │ │ │ │ strvs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ movwls r9, #34566 @ 0x8706 │ │ │ │ - @ instruction: 0xf842f7f4 │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr8, cr12, {7} │ │ │ │ + @ instruction: 0xf838f7f4 │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr10, cr12, {7} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46340 @ 0xb504 │ │ │ │ @@ -133712,48 +133698,48 @@ │ │ │ │ adcpl pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r9, sl, sp}^ │ │ │ │ strls r3, [r8], -r5, lsl #8 │ │ │ │ @ instruction: 0xf7f49507 │ │ │ │ - @ instruction: 0xf7fcf8cd │ │ │ │ - stmdaeq sl, {r0, r1, r2, r4, r5, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf8c3 │ │ │ │ + stmdaeq sl, {r0, r3, r4, r5, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r4, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - addcs pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + subcs pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0x950c98 │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr6, cr12, {7} │ │ │ │ + blx 0x9d0c60 │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr8, cr12, {7} │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ eorseq pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r2, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xf88cf7f4 │ │ │ │ - ldcllt 7, cr15, [r6, #1008]! @ 0x3f0 │ │ │ │ + @ instruction: 0xf882f7f4 │ │ │ │ + ldcllt 7, cr15, [r8, #1008]! @ 0x3f0 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46340 @ 0xb504 │ │ │ │ @@ -133761,97 +133747,97 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vmlal.s , d16, d1[7] │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #9504 @ 0x2520 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f49308 │ │ │ │ - @ instruction: 0xf7fcf86b │ │ │ │ - stmdaeq sl, {r0, r2, r4, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf861 │ │ │ │ + stmdaeq sl, {r0, r1, r2, r4, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r4, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rsbpl pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf84af7f4 │ │ │ │ - ldclt 7, cr15, [r4, #1008]! @ 0x3f0 │ │ │ │ + @ instruction: 0xf840f7f4 │ │ │ │ + ldclt 7, cr15, [r6, #1008]! @ 0x3f0 │ │ │ │ @ instruction: 0xf57c02e3 │ │ │ │ - stmdaeq r2!, {r4, r5, r7, r8, sl, fp, sp, pc}^ │ │ │ │ + stmdaeq r2!, {r1, r4, r5, r7, r8, sl, fp, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - eorscc pc, r5, #72, 4 @ 0x80000004 │ │ │ │ + rsccs pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf99cf7fc │ │ │ │ - ldclt 7, cr15, [r0, #1008] @ 0x3f0 │ │ │ │ + @ instruction: 0xf99ef7fc │ │ │ │ + ldclt 7, cr15, [r2, #1008] @ 0x3f0 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ addmi pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r2, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xf806f7f4 │ │ │ │ - ldcllt 7, cr15, [r0, #-1008]! @ 0xfffffc10 │ │ │ │ + @ instruction: 0xfffcf7f3 │ │ │ │ + ldcllt 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ cmppeq r0, r4, lsl r0 @ p-variant is OBSOLETE │ │ │ │ - stclge 4, cr15, [fp, #-496]! @ 0xfffffe10 │ │ │ │ + stclge 4, cr15, [sp, #-496]! @ 0xfffffe10 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ @ instruction: 0xf002030f │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ tstmi sl, #4, 10 @ 0x1000000 │ │ │ │ smlatbls r6, r3, ip, r0 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4323a904 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f85307 │ │ │ │ - @ instruction: 0xf7fcfc1f │ │ │ │ - stmdaeq sl, {r0, r1, r4, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfc15 │ │ │ │ + stmdaeq sl, {r0, r2, r4, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rscsmi pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xffc8f7f3 │ │ │ │ - ldclt 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ + @ instruction: 0xffbef7f3 │ │ │ │ + ldclt 7, cr15, [r4, #-1008]! @ 0xfffffc10 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46338 @ 0xb502 │ │ │ │ @@ -133859,81 +133845,81 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vmlal.s , d16, d1[7] │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #1288 @ 0x508 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcffa7 │ │ │ │ - stmdaeq r1!, {r0, r4, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcff9d │ │ │ │ + stmdaeq r1!, {r0, r1, r4, r8, sl, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #4 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tstmi r1, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf0020ca2 │ │ │ │ tstls r4, r0, lsl r3 │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ vcgt.s8 d20, d7, d11 │ │ │ │ vrshr.s64 q10, , #64 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39507 │ │ │ │ - @ instruction: 0xf7fcff87 │ │ │ │ - @ instruction: 0xf014bcf1 │ │ │ │ + @ instruction: 0xf7fcff7d │ │ │ │ + @ instruction: 0xf014bcf3 │ │ │ │ @ instruction: 0xf47c0140 │ │ │ │ - stmdaeq r2!, {r2, r3, r5, r6, r7, sl, fp, sp, pc}^ │ │ │ │ + stmdaeq r2!, {r1, r2, r3, r5, r6, r7, sl, fp, sp, pc}^ │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstmi sl, #-2147483647 @ 0x80000001 │ │ │ │ andls r0, r4, #41728 @ 0xa300 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r4, {r3, r8, ip, pc} │ │ │ │ vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ movwls r4, #21506 @ 0x5402 │ │ │ │ @ instruction: 0xf7f89407 │ │ │ │ - @ instruction: 0xf7fcfb93 │ │ │ │ - stmdaeq lr, {r0, r2, r4, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ - movweq pc, #61441 @ 0xf001 @ │ │ │ │ - @ instruction: 0xf0060c8a │ │ │ │ - @ instruction: 0xf0020610 │ │ │ │ - tstmi lr, #16, 4 │ │ │ │ - strmi pc, [r3, -r1, asr #7] │ │ │ │ + @ instruction: 0xf7fcfb89 │ │ │ │ + stceq 12, cr11, [sl], {215} @ 0xd7 │ │ │ │ movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ - @ instruction: 0xf1c7431a │ │ │ │ - @ instruction: 0xf0110710 │ │ │ │ + @ instruction: 0xf002084e │ │ │ │ + vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ + @ instruction: 0xf0064703 │ │ │ │ + tstmi sl, #16, 12 @ 0x1000000 │ │ │ │ + movweq pc, #61441 @ 0xf001 @ │ │ │ │ + ldreq pc, [r0, -r7, asr #3] │ │ │ │ + @ instruction: 0xf011431e │ │ │ │ @ instruction: 0xf0400440 │ │ │ │ stmib sp, {r4, r5, r9, sl, pc}^ │ │ │ │ stmdbge r4, {r0, r2, sl, sp} │ │ │ │ - orrseq pc, r9, #77594624 @ 0x4a00000 │ │ │ │ + movteq pc, #54858 @ 0xd64a @ │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ adcspl pc, r5, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strls r2, [r4], -r2, lsl #10 │ │ │ │ strls r9, [r7, -r8, lsl #10] │ │ │ │ - @ instruction: 0xf9d2f7f9 │ │ │ │ - stclt 7, cr15, [lr], #1008 @ 0x3f0 │ │ │ │ + @ instruction: 0xf9c8f7f9 │ │ │ │ + ldclt 7, cr15, [r0], #1008 @ 0x3f0 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ submi pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r1, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xff24f7f3 │ │ │ │ - stclt 7, cr15, [lr], {252} @ 0xfc │ │ │ │ + @ instruction: 0xff1af7f3 │ │ │ │ + ldclt 7, cr15, [r0], {252} @ 0xfc │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46339 @ 0xb503 │ │ │ │ @@ -133941,100 +133927,100 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vmlal.s , d16, d1[7] │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #5392 @ 0x1510 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcff03 │ │ │ │ - stmdaeq r2!, {r0, r2, r3, r5, r6, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfef9 │ │ │ │ + stmdaeq r2!, {r0, r1, r2, r3, r5, r6, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ eorsvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - mcr2 7, 7, pc, cr2, cr3, {7} @ │ │ │ │ - mcrrlt 7, 15, pc, ip, cr12 @ │ │ │ │ - @ instruction: 0xf0040866 │ │ │ │ - stceq 3, cr0, [r2], #60 @ 0x3c │ │ │ │ - ldreq pc, [r0], -r6 │ │ │ │ - strmi pc, [r2, -r4, asr #7] │ │ │ │ + mrc2 7, 6, pc, cr8, cr3, {7} │ │ │ │ + mcrrlt 7, 15, pc, lr, cr12 @ │ │ │ │ + vmull.u8 q8, d20, d18 │ │ │ │ + stmdaeq r6!, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ andseq pc, r0, #2 │ │ │ │ - vorr.i32 d20, #52736 @ 0x0000ce00 │ │ │ │ - tstmi sl, #201326592 @ 0xc000000 │ │ │ │ - streq pc, [r8, -r7, asr #3] │ │ │ │ + strmi pc, [r2, -r4, asr #7] │ │ │ │ + ldreq pc, [r0], -r6 │ │ │ │ + @ instruction: 0xf004431a │ │ │ │ + @ instruction: 0xf1c7030f │ │ │ │ + tstmi lr, #8, 14 @ 0x200000 │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ ldrhi pc, [r8, #-64] @ 0xffffffc0 │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf64aa904 │ │ │ │ - vqdmlal.s q8, d16, d1[5] │ │ │ │ + vrsra.s64 d16, d9, #64 │ │ │ │ @ instruction: 0xf64a0308 │ │ │ │ - vmov.i32 d23, #3328 @ 0x00000d00 │ │ │ │ + vrshr.s64 q11, , #64 │ │ │ │ strcs r0, [r1, #-520] @ 0xfffffdf8 │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7f99707 │ │ │ │ - @ instruction: 0xf7fcf949 │ │ │ │ - stmdaeq r2!, {r0, r2, r5, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf93f │ │ │ │ + stmdaeq r2!, {r0, r1, r2, r5, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ - b 0x11138dc │ │ │ │ + b 0x11138a4 │ │ │ │ @ instruction: 0xf0030501 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0xf6474313 │ │ │ │ vmlal.s q10, d0, d1[2] │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ stmib sp, {r7, r9, sl, ip}^ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwcs r4, #1026 @ 0x402 │ │ │ │ strls r9, [r7], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfe9b │ │ │ │ - stmdaeq r1!, {r0, r2, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfe91 │ │ │ │ + stmdaeq r1!, {r0, r1, r2, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ strmi pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ stceq 3, cr4, [r3], #100 @ 0x64 │ │ │ │ @ instruction: 0xf0039104 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ andls r3, r8, #-1073741824 @ 0xc0000000 │ │ │ │ vcgt.s8 d20, d7, d11 │ │ │ │ vsubl.s8 , d16, d17 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39507 │ │ │ │ - @ instruction: 0xf7fcfe7b │ │ │ │ - stmdaeq sl, {r0, r2, r5, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfe71 │ │ │ │ + stmdaeq sl, {r0, r1, r2, r5, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ addvs pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - mrc2 7, 2, pc, cr10, cr3, {7} │ │ │ │ - bllt 0xff1d1140 │ │ │ │ + mrc2 7, 2, pc, cr0, cr3, {7} │ │ │ │ + bllt 0xff251108 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46339 @ 0xb503 │ │ │ │ @@ -134042,18 +134028,18 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vmvn.i32 d22, #3328 @ 0x00000d00 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #5392 @ 0x1510 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfe39 │ │ │ │ - @ instruction: 0xf893bba3 │ │ │ │ + @ instruction: 0xf7fcfe2f │ │ │ │ + @ instruction: 0xf893bba5 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x113dd8 │ │ │ │ + blcs 0x113da0 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ stmdaeq r2!, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @@ -134063,16 +134049,16 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ addvs pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - mcr2 7, 0, pc, cr14, cr3, {7} @ │ │ │ │ - bllt 0x1ed11d8 │ │ │ │ + mcr2 7, 0, pc, cr4, cr3, {7} @ │ │ │ │ + bllt 0x1f511a0 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46339 @ 0xb503 │ │ │ │ @@ -134080,301 +134066,301 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vrshr.s64 q11, , #64 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #5392 @ 0x1510 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfded │ │ │ │ - stmdaeq sl, {r0, r1, r2, r4, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfde3 │ │ │ │ + stmdaeq sl, {r0, r3, r4, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ andls r4, r4, #738197504 @ 0x2c000000 │ │ │ │ vmla.i8 d26, d7, d4 │ │ │ │ vsubl.s8 , d16, d17 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ @ instruction: 0x26010510 │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ strls r9, [r7, #-1544] @ 0xfffff9f8 │ │ │ │ - stc2l 7, cr15, [ip, #972] @ 0x3cc │ │ │ │ - bllt 0xe5125c │ │ │ │ + stc2l 7, cr15, [r2, #972] @ 0x3cc │ │ │ │ + bllt 0xed1224 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ andls r3, r4, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf647430b │ │ │ │ vsubl.s8 q10, d16, d1 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ strne pc, [r0, #964] @ 0x3c4 │ │ │ │ vsubw.u8 , q2, d5 │ │ │ │ movwcs r4, #5123 @ 0x1403 │ │ │ │ strls r9, [r7], #-1286 @ 0xfffffafa │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfdad │ │ │ │ - stmdaeq sl, {r0, r1, r2, r4, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfda3 │ │ │ │ + stmdaeq sl, {r0, r3, r4, r8, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ movwmi r9, #45572 @ 0xb204 │ │ │ │ andsmi pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf3c4a904 │ │ │ │ movwls r1, #21888 @ 0x5580 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6, #-769] @ 0xfffffcff │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - stc2 7, cr15, [lr, #972] @ 0x3cc │ │ │ │ - blt 0xffed12d8 │ │ │ │ + stc2 7, cr15, [r4, #972] @ 0x3cc │ │ │ │ + blt 0xfff512a0 │ │ │ │ cmppeq r0, r1, lsl r0 @ p-variant is OBSOLETE │ │ │ │ - bge 0xffd904e0 │ │ │ │ + bge 0xffe104a8 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ @ instruction: 0xf002030f │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ tstmi sl, #12582912 @ 0xc00000 │ │ │ │ smlatbls r6, r3, ip, r0 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4323a904 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f85307 │ │ │ │ - @ instruction: 0xf7fcf999 │ │ │ │ - stmdaeq r2!, {r0, r1, r3, r4, r6, r7, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf98f │ │ │ │ + stmdaeq r2!, {r0, r2, r3, r4, r6, r7, r9, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rscsvs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - ldc2l 7, cr15, [r0, #-972] @ 0xfffffc34 │ │ │ │ - blt 0xfef51354 │ │ │ │ + stc2l 7, cr15, [r6, #-972] @ 0xfffffc34 │ │ │ │ + blt 0xfefd131c │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ andsmi pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r2], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r0, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - ldc2 7, cr15, [r0, #-972]! @ 0xfffffc34 │ │ │ │ - blt 0xfe751394 │ │ │ │ + stc2 7, cr15, [r6, #-972]! @ 0xfffffc34 │ │ │ │ + blt 0xfe7d135c │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ addmi pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r2], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r0, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - ldc2 7, cr15, [r0, #-972] @ 0xfffffc34 │ │ │ │ - blt 0x1f513d4 │ │ │ │ - @ instruction: 0xf001084e │ │ │ │ - stceq 3, cr0, [sl], {15} │ │ │ │ - ldreq pc, [r0], -r6 │ │ │ │ + stc2 7, cr15, [r6, #-972] @ 0xfffffc34 │ │ │ │ + blt 0x1fd139c │ │ │ │ + vmull.u8 q8, d17, d10 │ │ │ │ + stmdaeq lr, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ andseq pc, r0, #2 │ │ │ │ - vorr.i32 d20, #40448 @ 0x00009e00 │ │ │ │ - vabdl.u8 q10, d1, d3 │ │ │ │ - tstmi sl, #201326592 @ 0xc000000 │ │ │ │ - ldreq pc, [r0, -r7, asr #3] │ │ │ │ + strmi pc, [r3, -r1, asr #7] │ │ │ │ + ldreq pc, [r0], -r6 │ │ │ │ + @ instruction: 0xf001431a │ │ │ │ + @ instruction: 0xf1c7030f │ │ │ │ + tstmi lr, #16, 14 @ 0x400000 │ │ │ │ strbeq pc, [r0], #-17 @ 0xffffffef @ │ │ │ │ ldrhi pc, [lr], #-64 @ 0xffffffc0 │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ vmla.i8 d26, d11, d4 │ │ │ │ - vsubw.s8 , q8, d5 │ │ │ │ + vbic.i32 d17, #2304 @ 0x00000900 │ │ │ │ vcgt.s8 d16, d4, d8 │ │ │ │ vrshr.s64 d21, d21, #64 │ │ │ │ strcs r0, [r2, #-517] @ 0xfffffdfb │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7f89707 │ │ │ │ - @ instruction: 0xf7fcff77 │ │ │ │ - stmdaeq r6!, {r0, r1, r4, r6, r9, fp, ip, sp, pc}^ │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - @ instruction: 0xf0060ca2 │ │ │ │ - vmov.i32 d16, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf0024702 │ │ │ │ - tstmi lr, #16, 4 │ │ │ │ + @ instruction: 0xf7fcff6d │ │ │ │ + vstmiaeq r2!, {s22-s106} │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf1c7431a │ │ │ │ - @ instruction: 0xf0140708 │ │ │ │ + @ instruction: 0xf0020866 │ │ │ │ + vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + @ instruction: 0xf0064702 │ │ │ │ + tstmi sl, #16, 12 @ 0x1000000 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + streq pc, [r8, -r7, asr #3] │ │ │ │ + @ instruction: 0xf014431e │ │ │ │ @ instruction: 0xf0400440 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r7, r9, pc}^ │ │ │ │ stmdbge r4, {r0, r2, sl, sp} │ │ │ │ - @ instruction: 0x13b1f24b │ │ │ │ + msrne SPSR_sc, #-1342177276 @ 0xb0000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ - andsvc pc, sp, #77594624 @ 0x4a00000 │ │ │ │ + sbcsvs pc, r1, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strls r2, [r4], -r1, lsl #10 │ │ │ │ strls r9, [r7, -r8, lsl #10] │ │ │ │ - @ instruction: 0xff50f7f8 │ │ │ │ - blt 0xbd1470 │ │ │ │ + @ instruction: 0xff46f7f8 │ │ │ │ + blt 0xc51438 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ stmdalt fp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0x1a514a0 │ │ │ │ + blt 0x1a51468 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - adcsvs pc, r5, #80740352 @ 0x4d00000 │ │ │ │ + addvs pc, r1, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0xffed1486 │ │ │ │ - blt 0x4514ac │ │ │ │ + blx 0xffc5144e │ │ │ │ + blt 0x4d1474 │ │ │ │ ldmdbvs fp, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - bge 0x2905b8 │ │ │ │ + bge 0x310580 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - rsbeq pc, r9, #1879048196 @ 0x70000004 │ │ │ │ + andseq pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r6, #29700 @ 0x7404 │ │ │ │ strls r2, [r6, -r0, lsl #6] │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfbe1 │ │ │ │ - @ instruction: 0x6d2bb9f7 │ │ │ │ + @ instruction: 0xf7fcfbd7 │ │ │ │ + @ instruction: 0x6d2bb9f9 │ │ │ │ @ instruction: 0xf413695b │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - stmdbge r4, {r4, r5, r6, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r4, r5, r6, r7, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vmlal.s , d16, d1[4] │ │ │ │ + vrshr.s64 d23, d5, #64 │ │ │ │ movwcs r0, #4616 @ 0x1208 │ │ │ │ strvs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ movwls r9, #34566 @ 0x8706 │ │ │ │ - blx 0xff3514e2 │ │ │ │ - stmiblt r0!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xff0d14aa │ │ │ │ + stmiblt r2!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr7, cr12, {7} │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr9, cr12, {7} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0xffc91534 │ │ │ │ + blt 0xffc914fc │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0x16d1548 │ │ │ │ + bllt 0x16d1510 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0x9155c │ │ │ │ + blt 0x91524 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - subsmi pc, sp, #80740352 @ 0x4d00000 │ │ │ │ + eormi pc, r9, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0xfe6d1546 │ │ │ │ - stmiblt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfe45150e │ │ │ │ + ldmiblt r0!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rsbseq pc, r5, #80740352 @ 0x4d00000 │ │ │ │ + subeq pc, r1, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0xfe45155a │ │ │ │ - stmiblt r4!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfe1d1522 │ │ │ │ + stmiblt r6!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - andcs pc, r5, #80740352 @ 0x4d00000 │ │ │ │ + sbcsne pc, r1, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0xfe1d156e │ │ │ │ - ldmiblt sl, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x1f51536 │ │ │ │ + ldmiblt ip, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - subspl pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ + eorpl pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x1f51582 │ │ │ │ - ldmiblt r0, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x1cd154a │ │ │ │ + ldmiblt r2, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - sbccc pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ + addscc pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x1cd1596 │ │ │ │ - stmiblt r6, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x1a5155e │ │ │ │ + stmiblt r8, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rscvs pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ + adcsvs pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x1a515aa │ │ │ │ - ldmdblt ip!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x17d1572 │ │ │ │ + ldmdblt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - andsvs pc, sp, #-805306364 @ 0xd0000004 │ │ │ │ + rscpl pc, r9, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x17d15be │ │ │ │ - ldmdblt r2!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x1551586 │ │ │ │ + ldmdblt r4!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rscpl pc, sp, #80740352 @ 0x4d00000 │ │ │ │ + adcspl pc, r9, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x15515d2 │ │ │ │ - stmdblt r8!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x12d159a │ │ │ │ + stmdblt sl!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - svclt 0x0021f7fc │ │ │ │ - movwne lr, #22989 @ 0x59cd │ │ │ │ + svclt 0x0023f7fc │ │ │ │ + andne lr, r5, #3358720 @ 0x334000 │ │ │ │ strcs sl, [r1], -r4, lsl #18 │ │ │ │ + strcc lr, [r7], -sp, asr #19 │ │ │ │ orrmi pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - strcs lr, [r7], -sp, asr #19 │ │ │ │ @ instruction: 0xf7f89304 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldmibge r6!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - blt 0x5d162c │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmibge r8!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + blt 0x6515f4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - sbcsvc pc, sp, #76, 12 @ 0x4c00000 │ │ │ │ + adcvc pc, r9, #76, 12 @ 0x4c00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0xc5161a │ │ │ │ - stmdblt r4, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x9d15e2 │ │ │ │ + stmdblt r6, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - addscc pc, r5, #80740352 @ 0x4d00000 │ │ │ │ + rsbcc pc, r1, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x9d162e │ │ │ │ - ldmdblt sl!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x7515f6 │ │ │ │ + ldmdblt ip!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ ldclt 7, cr15, [sl, #1012]! @ 0x3f4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - eorscs pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ + andcs pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x4d1656 │ │ │ │ - stmdblt r6!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x25161e │ │ │ │ + stmdblt r8!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - adceq pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ + rsbseq pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x25166a │ │ │ │ - ldmdblt ip, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfffd1630 │ │ │ │ + ldmdblt lr, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ ldcllt 7, cr15, [r2], #1012 @ 0x3f4 │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @@ -134382,1862 +134368,1863 @@ │ │ │ │ vst1.64 {d24-d26}, [pc :64], r4 │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ ldrthi pc, [ip], r0 @ │ │ │ │ eorvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf47c4293 │ │ │ │ - stmdage r4, {r0, r1, r4, r8, fp, sp, pc} │ │ │ │ + stmdage r4, {r0, r2, r4, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f99608 │ │ │ │ - strbteq pc, [r7], -r5, asr #17 @ │ │ │ │ - stmdbge ip, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + strbteq pc, [r7], -r7, asr #17 @ │ │ │ │ + stmdbge lr, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ ldmdbvs fp, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - stmdbge r6, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - blcs 0x13a318 │ │ │ │ - stmdbge r2, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - rscsmi pc, r1, #76546048 @ 0x4900000 │ │ │ │ + stmdbge r8, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + blcs 0x13a2e0 │ │ │ │ + stmdbge r4, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + adcmi pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x9d16de │ │ │ │ + blx 0x7516a6 │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - @ instruction: 0xf7fca9a7 │ │ │ │ - vst2. {d27-d28}, [pc :256], r5 │ │ │ │ + @ instruction: 0xf7fca9a9 │ │ │ │ + vst2. {d27-d28}, [pc :256], r7 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ strhi pc, [ip], #0 │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst3.16 {d24-d26}, [pc :128], r7 │ │ │ │ vsubl.s8 , d0, d16 │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ - stmiage r0!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiage r2!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f94638 │ │ │ │ - @ instruction: 0xf8d5f8cf │ │ │ │ + @ instruction: 0xf8d5f8d1 │ │ │ │ cmpeq fp, r8, asr #1 │ │ │ │ - ldmge r6, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - blcs 0xfa378 │ │ │ │ + ldmge r8, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0xfa340 │ │ │ │ andhi pc, r3, r1 │ │ │ │ @ instruction: 0xf47c2b02 │ │ │ │ - @ instruction: 0xf64ea8cf │ │ │ │ - vrshr.s64 d16, d13, #64 │ │ │ │ + @ instruction: 0xf64ea8d1 │ │ │ │ + vmlal.s q8, d0, d1[6] │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - stmdacs r0, {r0, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldmdbge r4!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - stmialt r2, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbge r6!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmialt r4, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ strhi pc, [r2, #-0]! │ │ │ │ svcvc 0x0060f5b3 │ │ │ │ - ldrbthi pc, [pc], #0 @ 0x93790 @ │ │ │ │ + ldrbthi pc, [pc], #0 @ 0x93758 @ │ │ │ │ svcvc 0x0020f5b3 │ │ │ │ - ldmge r6!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmge r8!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - @ instruction: 0xf8a6f7f9 │ │ │ │ + @ instruction: 0xf8a8f7f9 │ │ │ │ andvc pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xff5d177c │ │ │ │ + blx 0xff351744 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fca8a7 │ │ │ │ - vst2.16 {d27,d29}, [pc :64], r5 │ │ │ │ + @ instruction: 0xf7fca8a9 │ │ │ │ + vst2.16 {d27,d29}, [pc :64], r7 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ teqphi sp, #0 @ p-variant is OBSOLETE │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst2.8 {d24-d27}, [pc :64], r8 │ │ │ │ vsubl.s8 , d0, d16 │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ - ldmge r0, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmge r2, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f94638 │ │ │ │ - @ instruction: 0xf8d5f87f │ │ │ │ + @ instruction: 0xf8d5f881 │ │ │ │ cmpeq fp, r8, asr #1 │ │ │ │ - stmge r6, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ - blcs 0xfa418 │ │ │ │ + stmge r8, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + blcs 0xfa3e0 │ │ │ │ strbhi pc, [fp, -r0] @ │ │ │ │ @ instruction: 0xf47c2b02 │ │ │ │ - @ instruction: 0xf64ea87f │ │ │ │ - vsubl.s8 , d16, d17 │ │ │ │ + @ instruction: 0xf64ea881 │ │ │ │ + vmlal.s , d0, d1[7] │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - stmdacs r0, {r0, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - stmdbge r4!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - ldmdalt r2!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdalt r4!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst1.16 {d24-d26}, [pc :128], r8 │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ strbhi pc, [r9], -r0 @ │ │ │ │ eorvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf47c4293 │ │ │ │ - svcge 0x0004a85d │ │ │ │ + svcge 0x0004a85f │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - @ instruction: 0xf84cf7f9 │ │ │ │ - blcs 0xfa474 │ │ │ │ + @ instruction: 0xf84ef7f9 │ │ │ │ + blcs 0xfa43c │ │ │ │ subhi pc, pc, r1 │ │ │ │ @ instruction: 0xf47c2b02 │ │ │ │ - vtst.8 q13, q7, │ │ │ │ - vsubl.s8 q10, d16, d17 │ │ │ │ + vtst.8 q13, q7, │ │ │ │ + vmlal.s q10, d0, d1[7] │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldmge r6!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdalt r4, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmge r8!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r6, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvc 0x0020f5b3 │ │ │ │ mvnshi pc, #0 │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ movthi pc, #16384 @ 0x4000 @ │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - ldmdage r8!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage sl!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - @ instruction: 0xf828f7f9 │ │ │ │ + @ instruction: 0xf82af7f9 │ │ │ │ adcsvs pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x1651878 │ │ │ │ + blx 0x13d1840 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fca829 │ │ │ │ - vst2. {d27-d28}, [pc :64], r7 │ │ │ │ + @ instruction: 0xf7fca82b │ │ │ │ + vst2. {d27-d28}, [pc :64], r9 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ ldrbhi pc, [r5, #-0]! @ │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ @ instruction: 0xf5b38516 │ │ │ │ @ instruction: 0xf47c3f81 │ │ │ │ - svcge 0x0004a815 │ │ │ │ + svcge 0x0004a817 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - @ instruction: 0xf804f7f9 │ │ │ │ - blcs 0xfa504 │ │ │ │ + @ instruction: 0xf806f7f9 │ │ │ │ + blcs 0xfa4cc │ │ │ │ strhi pc, [r1, r0] │ │ │ │ @ instruction: 0xf47c2b02 │ │ │ │ - vadd.i8 d26, d14, d9 │ │ │ │ - vmvn.i32 d18, #1280 @ 0x00000500 │ │ │ │ + vadd.i8 d26, d14, d11 │ │ │ │ + vsubl.s8 q9, d0, d1 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ - stmiage lr!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - svclt 0x00fcf7fb │ │ │ │ + stmdacs r0, {r0, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmge r0!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x00fef7fb │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst3. {d24,d26,d28}, [pc], sl │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ ldrbhi pc, [ip, #-0] @ │ │ │ │ eorvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf47b4293 │ │ │ │ - stmdage r4, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdage r4, {r0, r3, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - bls 0x293824 │ │ │ │ - @ instruction: 0x23acf24a │ │ │ │ + bls 0x2937f4 │ │ │ │ + orrscs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strbteq sl, [r7], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ strbthi pc, [lr], r0, lsl #2 @ │ │ │ │ ldrdcs pc, [r0, #131] @ 0x83 │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00d0f43b │ │ │ │ - ldmdalt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r8, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00d2f43b │ │ │ │ + stmlt r0, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rsbsvc pc, sp, #80740352 @ 0x4d00000 │ │ │ │ + subvc pc, r9, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xf998f7f3 │ │ │ │ - svclt 0x00aef7fb │ │ │ │ + @ instruction: 0xf98ef7f3 │ │ │ │ + svclt 0x00b0f7fb │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ ldmdblt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - movwne lr, #22989 @ 0x59cd │ │ │ │ - movwcs sl, #10500 @ 0x2904 │ │ │ │ - movwcs lr, #31181 @ 0x79cd │ │ │ │ + andne lr, r5, #3358720 @ 0x334000 │ │ │ │ + andcs sl, r2, #4, 18 @ 0x10000 │ │ │ │ + andcc lr, r7, #3358720 @ 0x334000 │ │ │ │ bicmi pc, r0, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf7f89304 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff7d0aa4 │ │ │ │ - ldmdalt sl, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xff7d0a6c │ │ │ │ + ldmdalt ip, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - @ instruction: 0xff38f095 │ │ │ │ - stmdalt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff44f095 │ │ │ │ + stmdalt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rscscs pc, sp, #-805306364 @ 0xd0000004 │ │ │ │ + sbccs pc, r9, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xf96ef7f3 │ │ │ │ - svclt 0x0084f7fb │ │ │ │ + @ instruction: 0xf964f7f3 │ │ │ │ + svclt 0x0086f7fb │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d11, d4 │ │ │ │ - vrsra.s64 d17, d17, #64 │ │ │ │ + vqdmlal.s , d0, d1[5] │ │ │ │ @ instruction: 0xf64a0308 │ │ │ │ - vmlal.s , d0, d1[6] │ │ │ │ + vmov.i32 d23, #3328 @ 0x00000d00 │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ - ldc2 7, cr15, [r4], {248} @ 0xf8 │ │ │ │ - svclt 0x0070f7fb │ │ │ │ + stc2 7, cr15, [sl], {248} @ 0xf8 │ │ │ │ + svclt 0x0072f7fb │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d10, d4 │ │ │ │ - vrsra.s64 d23, d21, #64 │ │ │ │ + vqdmlal.s , d0, d1[6] │ │ │ │ vcgt.s8 d16, d11, d8 │ │ │ │ - vrshr.s64 d16, d9, #64 │ │ │ │ + vmlal.s q8, d0, d1[3] │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1026 @ 0xfffffbfe │ │ │ │ - stc2 7, cr15, [r0], {248} @ 0xf8 │ │ │ │ - svclt 0x005cf7fb │ │ │ │ + ldc2l 7, cr15, [r6], #-992 @ 0xfffffc20 │ │ │ │ + svclt 0x005ef7fb │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0x1651a28 │ │ │ │ + bllt 0x16519f0 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0x1211a3c │ │ │ │ + blt 0x1211a04 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0xad1a54 │ │ │ │ + bllt 0xad1a1c │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0x1d51a68 │ │ │ │ + bllt 0x1d51a30 │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d10, d4 │ │ │ │ - vorr.i32 d23, #3328 @ 0x00000d00 │ │ │ │ - vcgt.s8 d16, d11, d8 │ │ │ │ - vsubl.s8 q8, d0, d1 │ │ │ │ + vrsra.s64 q11, , #64 │ │ │ │ + @ instruction: 0xf64a0308 │ │ │ │ + vrshr.s64 d23, d21, #64 │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ - mcrr2 7, 15, pc, r4, cr8 @ │ │ │ │ - svclt 0x0020f7fb │ │ │ │ + ldc2 7, cr15, [sl], #-992 @ 0xfffffc20 │ │ │ │ + svclt 0x0022f7fb │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf64aa904 │ │ │ │ - vqdmlal.s q8, d16, d1[5] │ │ │ │ + vrsra.s64 d16, d9, #64 │ │ │ │ @ instruction: 0xf64a0308 │ │ │ │ - vmlal.s , d0, d1[6] │ │ │ │ + vmov.i32 d23, #3328 @ 0x00000d00 │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ - ldc2 7, cr15, [r0], #-992 @ 0xfffffc20 │ │ │ │ - svclt 0x000cf7fb │ │ │ │ + stc2 7, cr15, [r6], #-992 @ 0xfffffc20 │ │ │ │ + svclt 0x000ef7fb │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0x9d1acc │ │ │ │ + bllt 0x9d1a94 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0x1bd1ae0 │ │ │ │ + blt 0x1bd1aa8 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0xfe891aec │ │ │ │ + bllt 0xfe911ab4 │ │ │ │ andpl lr, r5, #3358720 @ 0x334000 │ │ │ │ - eorsne pc, r1, #-1342177276 @ 0xb0000004 │ │ │ │ + rsceq pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strls r2, [r7], -r3, lsl #8 │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fbfca3 │ │ │ │ - stmib sp, {r0, r5, r6, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbfc99 │ │ │ │ + stmib sp, {r0, r1, r5, r6, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r4, {r2, r9, sp, lr} │ │ │ │ - cmnpne sp, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ + teqpne r1, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ - rsceq pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ + addseq pc, r9, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ strcs r4, [r3], #-1798 @ 0xfffff8fa │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fbfc8f │ │ │ │ - @ instruction: 0xf893becd │ │ │ │ + @ instruction: 0xf7fbfc85 │ │ │ │ + @ instruction: 0xf893becf │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x114784 │ │ │ │ + blcs 0x11474c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ @ instruction: 0xf893ba91 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x114798 │ │ │ │ + blcs 0x114760 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ @ instruction: 0xf893babf │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1147ac │ │ │ │ + blcs 0x114774 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ @ instruction: 0xf893bb8f │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1147c0 │ │ │ │ + blcs 0x114788 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ stmib sp, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ stmdbge r4, {r2, r9, sp, lr} │ │ │ │ - bicsvs pc, r1, #-1610612732 @ 0xa0000004 │ │ │ │ + orrvs pc, r5, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ - addseq pc, r9, #-1342177276 @ 0xb0000004 │ │ │ │ + subeq pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ strcs r4, [r2], #-1798 @ 0xfffff8fa │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fbfbb5 │ │ │ │ - stmib sp, {r0, r4, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbfbab │ │ │ │ + stmib sp, {r0, r1, r4, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r4, {r2, r9, sp, lr} │ │ │ │ - orrseq pc, r9, #77594624 @ 0x4a00000 │ │ │ │ + movteq pc, #54858 @ 0xd64a @ │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ - subeq pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ + andeq pc, r1, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ strcs r4, [r2], #-1798 @ 0xfffff8fa │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fbfba1 │ │ │ │ - stmib sp, {r0, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbfb97 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r4, {r2, r9, sp, lr} │ │ │ │ - movteq pc, #54858 @ 0xd64a @ │ │ │ │ + movweq pc, #5706 @ 0x164a @ │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ - rsceq pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ + addseq pc, r9, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ strcs r4, [r3], #-1798 @ 0xfffff8fa │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fbfc2b │ │ │ │ - stmib sp, {r0, r3, r5, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbfc21 │ │ │ │ + stmib sp, {r0, r1, r3, r5, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ vhsub.s8 d21, d11, d5 │ │ │ │ - vmvn.i32 d17, #256 @ 0x00000100 │ │ │ │ + vmlal.s q8, d16, d1[5] │ │ │ │ strcs r0, [r3], #-520 @ 0xfffffdf8 │ │ │ │ strls r9, [r8], #-1543 @ 0xfffff9f9 │ │ │ │ - ldc2 7, cr15, [lr], {248} @ 0xf8 │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr12, cr11, {7} │ │ │ │ + ldc2 7, cr15, [r4], {248} @ 0xf8 │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr14, cr11, {7} │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf64aa904 │ │ │ │ - vsubw.s8 q8, q0, d1 │ │ │ │ - vcgt.s8 d16, d11, d8 │ │ │ │ - vsubl.s8 q8, d0, d1 │ │ │ │ + vmla.i8 d26, d10, d4 │ │ │ │ + vrsra.s64 d23, d21, #64 │ │ │ │ + @ instruction: 0xf64a0308 │ │ │ │ + vrshr.s64 d23, d21, #64 │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ - blx 0x1bd1c26 │ │ │ │ - mcrlt 7, 2, pc, cr8, cr11, {7} @ │ │ │ │ + blx 0x1951bee │ │ │ │ + mcrlt 7, 2, pc, cr10, cr11, {7} @ │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d11, d4 │ │ │ │ - vsubw.s8 , q8, d5 │ │ │ │ + vbic.i32 d17, #2304 @ 0x00000900 │ │ │ │ vcgt.s8 d16, d11, d8 │ │ │ │ - vmlal.s q8, d0, d1[3] │ │ │ │ + vsubl.s8 q8, d0, d1 │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1026 @ 0xfffffbfe │ │ │ │ - blx 0x16d1c4e │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr4, cr11, {7} │ │ │ │ + blx 0x1451c16 │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr6, cr11, {7} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ ldmiblt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ ldmiblt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff1af213 │ │ │ │ + @ instruction: 0xff36f213 │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - @ instruction: 0xf8d5fe23 │ │ │ │ + @ instruction: 0xf8d5fe25 │ │ │ │ cmpeq sl, r8, asr #1 │ │ │ │ - mcrge 5, 1, pc, cr10, cr11, {3} @ │ │ │ │ - blcs 0xfa8d0 │ │ │ │ + mcrge 5, 1, pc, cr12, cr11, {3} @ │ │ │ │ + blcs 0xfa898 │ │ │ │ ldrbhi pc, [lr], #0 @ │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - @ instruction: 0xf64eae23 │ │ │ │ - vmov.i32 d18, #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf64eae25 │ │ │ │ + vmlal.s , d16, d1[6] │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - stmdacs r0, {r0, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 6, pc, cr8, cr11, {3} @ │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr6, cr11, {7} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 6, pc, cr10, cr11, {3} @ │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr8, cr11, {7} │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - mcr2 7, 0, pc, cr6, cr8, {7} @ │ │ │ │ + mcr2 7, 0, pc, cr8, cr8, {7} @ │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b05d8 │ │ │ │ - stcvs 14, cr10, [fp, #-52]! @ 0xffffffcc │ │ │ │ + stcvs 14, cr10, [fp, #-60]! @ 0xffffffc4 │ │ │ │ stmdbhi r4, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ - b 0x1297930 │ │ │ │ + b 0x12978f8 │ │ │ │ tstle r2, r9, lsl #6 │ │ │ │ @ instruction: 0xf53b06d9 │ │ │ │ - @ instruction: 0xf8ddae01 │ │ │ │ - bls 0x27bd68 │ │ │ │ + @ instruction: 0xf8ddae03 │ │ │ │ + bls 0x27bd30 │ │ │ │ movweq lr, #43523 @ 0xaa03 │ │ │ │ smlsdeq r2, r3, sl, lr │ │ │ │ - ldclge 4, cr15, [r8, #492]! @ 0x1ec │ │ │ │ + ldclge 4, cr15, [sl, #492]! @ 0x1ec │ │ │ │ @ instruction: 0xf0064628 │ │ │ │ stmdacs r0, {r0, r1, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 5, pc, cr2, cr11, {1} @ │ │ │ │ - blx 0x16cff62 │ │ │ │ + mcrge 4, 5, pc, cr4, cr11, {1} @ │ │ │ │ + blx 0x19cff2a │ │ │ │ @ instruction: 0xf08f4605 │ │ │ │ - @ instruction: 0xf1bafb55 │ │ │ │ + @ instruction: 0xf1bafb61 │ │ │ │ strmi r0, [r4], -r0, lsl #30 │ │ │ │ @ instruction: 0x2602bf14 │ │ │ │ ldrtmi r2, [sl], -r1, lsl #12 │ │ │ │ strbmi r2, [r9], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7db4628 │ │ │ │ - ldrtmi pc, [sl], -fp, lsr #25 @ │ │ │ │ + ldrtmi pc, [sl], -r9, lsr #25 @ │ │ │ │ strbmi r2, [r1], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - ldrtmi pc, [sl], -r5, lsr #25 @ │ │ │ │ + ldrtmi pc, [sl], -r3, lsr #25 @ │ │ │ │ strbmi r2, [r1], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7db4628 │ │ │ │ - @ instruction: 0x463afd19 │ │ │ │ + @ instruction: 0x463afd17 │ │ │ │ strbmi r2, [r9], -r3, lsl #6 │ │ │ │ strcc r4, [r1, -r0, lsr #12] │ │ │ │ - ldc2 7, cr15, [r2, #-876] @ 0xfffffc94 │ │ │ │ + ldc2 7, cr15, [r0, #-876] @ 0xfffffc94 │ │ │ │ strhle r4, [r4, #39]! @ 0x27 │ │ │ │ - mrclt 7, 3, APSR_nzcv, cr10, cr11, {7} │ │ │ │ + mrclt 7, 3, APSR_nzcv, cr12, cr11, {7} │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - ldc2 7, cr15, [sl, #992]! @ 0x3e0 │ │ │ │ - @ instruction: 0x23acf24a │ │ │ │ + ldc2 7, cr15, [ip, #992]! @ 0x3e0 │ │ │ │ + orrscs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ - bl 0x1145a0 │ │ │ │ + bl 0x114568 │ │ │ │ strtmi r0, [r8], -r0, lsl #5 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrdcs pc, [r0, r3] │ │ │ │ - @ instruction: 0xff0ef7f8 │ │ │ │ + @ instruction: 0xff10f7f8 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbadb3 │ │ │ │ - stmdage r4, {r0, r5, r6, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbadb5 │ │ │ │ + stmdage r4, {r0, r1, r5, r6, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - vadd.f32 d31, d26, d17 │ │ │ │ - vsubw.s8 q9, q8, d28 │ │ │ │ + vadd.f32 d31, d26, d19 │ │ │ │ + vrsra.s64 d18, d12, #64 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ andeq lr, r6, #3620864 @ 0x374000 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ - bl 0x165660 │ │ │ │ + bl 0x165628 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f82160 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [sl, #236] @ 0xec │ │ │ │ - mcrlt 7, 2, pc, cr8, cr11, {7} @ │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [ip, #236] @ 0xec │ │ │ │ + mcrlt 7, 2, pc, cr10, cr11, {7} @ │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - blls 0x2933fc │ │ │ │ + blls 0x2933cc │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x135498 │ │ │ │ - stcge 4, cr15, [ip, #492] @ 0x1ec │ │ │ │ - eormi pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ + blcs 0x135460 │ │ │ │ + stcge 4, cr15, [lr, #492] @ 0x1ec │ │ │ │ + rscscc pc, r1, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - @ instruction: 0xffaef7f2 │ │ │ │ + @ instruction: 0xffa4f7f2 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbae31 │ │ │ │ - svcge 0x0004bd7f │ │ │ │ + @ instruction: 0xf7fbae33 │ │ │ │ + svcge 0x0004bd81 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - stc2l 7, cr15, [lr, #-992]! @ 0xfffffc20 │ │ │ │ + ldc2l 7, cr15, [r0, #-992]! @ 0xfffffc20 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b0158 │ │ │ │ - blls 0x27f3f0 │ │ │ │ + blls 0x27f3c0 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x13549c │ │ │ │ - stclge 4, cr15, [lr, #-492]! @ 0xfffffe14 │ │ │ │ - eormi pc, r1, #81788928 @ 0x4e00000 │ │ │ │ + blcs 0x135464 │ │ │ │ + ldclge 4, cr15, [r0, #-492]! @ 0xfffffe14 │ │ │ │ + rsccc pc, sp, #81788928 @ 0x4e00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - @ instruction: 0xff90f7f2 │ │ │ │ + @ instruction: 0xff86f7f2 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbae13 │ │ │ │ - stmdage r4, {r0, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbae15 │ │ │ │ + stmdage r4, {r0, r1, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - @ instruction: 0x0667fd33 │ │ │ │ - ldclge 5, cr15, [sl, #-236] @ 0xffffff14 │ │ │ │ + @ instruction: 0x0667fd35 │ │ │ │ + ldclge 5, cr15, [ip, #-236] @ 0xffffff14 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xff4d1e44 │ │ │ │ + blx 0xff551e0c │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbad53 │ │ │ │ - stmdage r4, {r0, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbad55 │ │ │ │ + stmdage r4, {r0, r1, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - bls 0x293370 │ │ │ │ - @ instruction: 0x23acf24a │ │ │ │ + bls 0x293340 │ │ │ │ + orrscs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrsbcs pc, [r0, #131]! @ 0x83 @ │ │ │ │ - @ instruction: 0xf81cf7f8 │ │ │ │ + @ instruction: 0xf812f7f8 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbad3d │ │ │ │ - stmdage r4, {r0, r1, r3, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbad3f │ │ │ │ + stmdage r4, {r0, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - vadd.f32 d31, d8, d27 │ │ │ │ + vadd.f32 d31, d8, d29 │ │ │ │ vmlal.s q11, d0, d1[4] │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [ip, #-236]! @ 0xffffff14 │ │ │ │ - ldcllt 7, cr15, [sl, #1004] @ 0x3ec │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [lr, #-236]! @ 0xffffff14 │ │ │ │ + ldcllt 7, cr15, [ip, #1004] @ 0x3ec │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - blls 0x293320 │ │ │ │ + blls 0x2932f0 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134cd4 │ │ │ │ - ldcge 4, cr15, [lr, #-492] @ 0xfffffe14 │ │ │ │ - eorsne pc, sp, #-536870908 @ 0xe0000004 │ │ │ │ + blcs 0x134c9c │ │ │ │ + stcge 4, cr15, [r0, #-492]! @ 0xfffffe14 │ │ │ │ + andne pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - @ instruction: 0xff40f7f2 │ │ │ │ + @ instruction: 0xff36f7f2 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbadc3 │ │ │ │ - svcge 0x0004bd11 │ │ │ │ + @ instruction: 0xf7fbadc5 │ │ │ │ + svcge 0x0004bd13 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - stc2 7, cr15, [r0, #-992] @ 0xfffffc20 │ │ │ │ - blcs 0xfab0c │ │ │ │ + stc2 7, cr15, [r2, #-992] @ 0xfffffc20 │ │ │ │ + blcs 0xfaad4 │ │ │ │ strthi pc, [r1], #0 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - vadd.f32 d26, d14, d5 │ │ │ │ - vmlal.s q8, d16, d1[0] │ │ │ │ + vadd.f32 d26, d14, d7 │ │ │ │ + vsubl.s8 q8, d16, d13 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [sl, #492]! @ 0x1ec │ │ │ │ - ldcllt 7, cr15, [r8], #1004 @ 0x3ec │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [ip, #492]! @ 0x1ec │ │ │ │ + ldcllt 7, cr15, [sl], #1004 @ 0x3ec │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - stc2l 7, cr15, [r8], #992 @ 0x3e0 │ │ │ │ + stc2l 7, cr15, [sl], #992 @ 0x3e0 │ │ │ │ vpmax.s8 d25, d10, d7 │ │ │ │ - vsubw.s8 q9, q8, d28 │ │ │ │ + vrsra.s64 d18, d12, #64 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x1657cc │ │ │ │ + bl 0x165794 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f721e0 │ │ │ │ - stmdacs r0, {r0, r1, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [r4], #236 @ 0xec │ │ │ │ - ldclt 7, cr15, [r2, #1004] @ 0x3ec │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [r6], #236 @ 0xec │ │ │ │ + ldclt 7, cr15, [r4, #1004] @ 0x3ec │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - ldc2l 7, cr15, [r2], {248} @ 0xf8 │ │ │ │ + ldc2l 7, cr15, [r4], {248} @ 0xf8 │ │ │ │ adcmi pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xff00f7f2 │ │ │ │ + mrc2 7, 7, pc, cr6, cr2, {7} │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbacd3 │ │ │ │ - svcge 0x0004bd81 │ │ │ │ + @ instruction: 0xf7fbacd5 │ │ │ │ + svcge 0x0004bd83 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - stc2l 7, cr15, [r0], {248} @ 0xf8 │ │ │ │ + stc2l 7, cr15, [r2], {248} @ 0xf8 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b0159 │ │ │ │ - blls 0x27f294 │ │ │ │ + blls 0x27f264 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134fd8 │ │ │ │ - stclge 4, cr15, [r0], {123} @ 0x7b │ │ │ │ - eorcc pc, r1, #81788928 @ 0x4e00000 │ │ │ │ + blcs 0x134fa0 │ │ │ │ + stclge 4, cr15, [r2], {123} @ 0x7b │ │ │ │ + rsccs pc, sp, #81788928 @ 0x4e00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - mcr2 7, 7, pc, cr2, cr2, {7} @ │ │ │ │ + mrc2 7, 6, pc, cr8, cr2, {7} │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbad65 │ │ │ │ - svcge 0x0004bcb3 │ │ │ │ + @ instruction: 0xf7fbad67 │ │ │ │ + svcge 0x0004bcb5 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - stc2 7, cr15, [r2], #992 @ 0x3e0 │ │ │ │ + stc2 7, cr15, [r4], #992 @ 0x3e0 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b0158 │ │ │ │ - blls 0x27f258 │ │ │ │ + blls 0x27f228 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134f58 │ │ │ │ - stcge 4, cr15, [r2], #492 @ 0x1ec │ │ │ │ - adccs pc, r1, #81788928 @ 0x4e00000 │ │ │ │ + blcs 0x134f20 │ │ │ │ + stcge 4, cr15, [r4], #492 @ 0x1ec │ │ │ │ + rsbcs pc, sp, #81788928 @ 0x4e00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - mcr2 7, 6, pc, cr4, cr2, {7} @ │ │ │ │ + mrc2 7, 5, pc, cr10, cr2, {7} │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbad47 │ │ │ │ - stmdage r4, {r0, r2, r4, r7, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbad49 │ │ │ │ + stmdage r4, {r0, r1, r2, r4, r7, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - blls 0x2931f8 │ │ │ │ + blls 0x2931c8 │ │ │ │ @ instruction: 0xf63b2b01 │ │ │ │ - @ instruction: 0xf248ac8d │ │ │ │ + @ instruction: 0xf248ac8f │ │ │ │ vmlal.s , d0, d1[5] │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r2, #-492]! @ 0xfffffe14 │ │ │ │ - stclt 7, cr15, [r0], {251} @ 0xfb │ │ │ │ + stmdacs r0, {r0, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [r4, #-492]! @ 0xfffffe14 │ │ │ │ + stclt 7, cr15, [r2], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - @ instruction: 0xf8d5fc6f │ │ │ │ + @ instruction: 0xf8d5fc71 │ │ │ │ cmpeq r9, r8, asr #1 │ │ │ │ - ldclge 5, cr15, [r6], #-492 @ 0xfffffe14 │ │ │ │ - blcs 0xfac38 │ │ │ │ + ldclge 5, cr15, [r8], #-492 @ 0xfffffe14 │ │ │ │ + blcs 0xfac00 │ │ │ │ bicshi pc, r6, #0 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - @ instruction: 0xf64eac6f │ │ │ │ - vrshr.s64 d17, d13, #64 │ │ │ │ + @ instruction: 0xf64eac71 │ │ │ │ + vmlal.s , d0, d1[6] │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r4, #-492] @ 0xfffffe14 │ │ │ │ - stcllt 7, cr15, [r2], #-1004 @ 0xfffffc14 │ │ │ │ + stmdacs r0, {r0, r1, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [r6, #-492] @ 0xfffffe14 │ │ │ │ + stcllt 7, cr15, [r4], #-1004 @ 0xfffffc14 │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - @ instruction: 0xf8d5fc51 │ │ │ │ + @ instruction: 0xf8d5fc53 │ │ │ │ cmpeq r8, r8, asr #1 │ │ │ │ - mrrcge 5, 7, pc, r8, cr11 @ │ │ │ │ - blcs 0xfac74 │ │ │ │ + mrrcge 5, 7, pc, sl, cr11 @ │ │ │ │ + blcs 0xfac3c │ │ │ │ mvnshi pc, #0 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - @ instruction: 0xf64eac51 │ │ │ │ - vmov.i32 d17, #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf64eac53 │ │ │ │ + vmlal.s q8, d16, d1[6] │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [r6], #492 @ 0x1ec │ │ │ │ - mcrrlt 7, 15, pc, r4, cr11 @ │ │ │ │ + stmdacs r0, {r0, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldclge 4, cr15, [r8], #492 @ 0x1ec │ │ │ │ + mcrrlt 7, 15, pc, r6, cr11 @ │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - ldc2 7, cr15, [r4], #-992 @ 0xfffffc20 │ │ │ │ + ldc2 7, cr15, [r6], #-992 @ 0xfffffc20 │ │ │ │ subsvc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mcr2 7, 3, pc, cr2, cr2, {7} @ │ │ │ │ + mrc2 7, 2, pc, cr8, cr2, {7} │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbac35 │ │ │ │ - stmdage r4, {r0, r1, r5, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbac37 │ │ │ │ + stmdage r4, {r0, r2, r5, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - @ instruction: 0xf247fc23 │ │ │ │ + @ instruction: 0xf247fc25 │ │ │ │ vmov.i32 q10, #2304 @ 0x00000900 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r4], #-236 @ 0xffffff14 │ │ │ │ - ldcllt 7, cr15, [r2], {251} @ 0xfb │ │ │ │ + stmdacs r0, {r0, r1, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [r6], #-236 @ 0xffffff14 │ │ │ │ + ldcllt 7, cr15, [r4], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - @ instruction: 0xf8d5fc11 │ │ │ │ + @ instruction: 0xf8d5fc13 │ │ │ │ cmpeq sl, r8, asr #1 │ │ │ │ - ldcge 5, cr15, [r8], {123} @ 0x7b │ │ │ │ - blcs 0xfacf4 │ │ │ │ + ldcge 5, cr15, [sl], {123} @ 0x7b │ │ │ │ + blcs 0xfacbc │ │ │ │ addhi pc, r8, #0 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - @ instruction: 0xf64eac11 │ │ │ │ - vmov.i32 d16, #3328 @ 0x00000d00 │ │ │ │ + vfma.f32 d26, d14, d3 │ │ │ │ + vmlal.s , d16, d1[6] │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r6], #492 @ 0x1ec │ │ │ │ - stclt 7, cr15, [r4], {251} @ 0xfb │ │ │ │ + stmdacs r0, {r0, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [r8], #492 @ 0x1ec │ │ │ │ + stclt 7, cr15, [r6], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - blls 0x2930d4 │ │ │ │ + blls 0x2930a4 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134b54 │ │ │ │ - blge 0xffed1300 │ │ │ │ - adccc pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ + blcs 0x134b1c │ │ │ │ + blge 0xfff512c8 │ │ │ │ + rsbscc pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - mrc2 7, 0, pc, cr10, cr2, {7} │ │ │ │ + mrc2 7, 0, pc, cr0, cr2, {7} │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbac9d │ │ │ │ - stmdage r4, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbac9f │ │ │ │ + stmdage r4, {r0, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - vpadd.i8 , , │ │ │ │ + vpadd.i8 , , │ │ │ │ vrshr.s64 d19, d25, #64 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xff7d1238 │ │ │ │ - stclt 7, cr15, [sl], {251} @ 0xfb │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xff851200 │ │ │ │ + stclt 7, cr15, [ip], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xff35213a │ │ │ │ - blcs 0xbad78 │ │ │ │ - blge 0xff55134c │ │ │ │ + blx 0xff3d2102 │ │ │ │ + blcs 0xbad40 │ │ │ │ + blge 0xff5d1314 │ │ │ │ andpl pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r4, #968]! @ 0x3c8 │ │ │ │ + stc2l 7, cr15, [sl, #968]! @ 0x3c8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbac77 │ │ │ │ - @ instruction: 0xf893bbc5 │ │ │ │ + @ instruction: 0xf7fbac79 │ │ │ │ + @ instruction: 0xf893bbc7 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x114dc0 │ │ │ │ + blcs 0x114d88 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fc2301 │ │ │ │ - stmdage r4, {r0, r1, r2, r3, r4, r8, fp, ip, sp, pc} │ │ │ │ + stmdage r4, {r0, r5, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - fstmdbxvs fp!, {d15-d68} @ Deprecated │ │ │ │ + fstmdbxvs fp!, {d15-d69} @ Deprecated │ │ │ │ strbteq r9, [r1], -r7, lsl #20 │ │ │ │ @ instruction: 0xf003695b │ │ │ │ @ instruction: 0xf10003f0 │ │ │ │ - blcs 0xb4c2c │ │ │ │ - blge 0xfebd1298 │ │ │ │ + blcs 0xb4bf4 │ │ │ │ + blge 0xfec51260 │ │ │ │ @ instruction: 0xf47b2a00 │ │ │ │ - @ instruction: 0xf649aba9 │ │ │ │ - vmvn.i32 q10, #256 @ 0x00000100 │ │ │ │ + @ instruction: 0xf649abab │ │ │ │ + vsubl.s8 q10, d0, d21 │ │ │ │ stmdbge r4, {r3, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrrge 4, 7, pc, lr, cr11 @ │ │ │ │ - bllt 0xfe7d21b8 │ │ │ │ + stmdacs r0, {r0, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + mrrcge 4, 7, pc, r0, cr11 @ │ │ │ │ + bllt 0xfe852180 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0x14521b6 │ │ │ │ - bls 0x26f684 │ │ │ │ + blx 0x14d217e │ │ │ │ + bls 0x26f64c │ │ │ │ ldmdbvs fp, {r5, r6, r9, sl}^ │ │ │ │ mvnseq pc, #3 │ │ │ │ tstphi r6, #0, 2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43b2b00 │ │ │ │ - bcs 0xbf020 │ │ │ │ - blge 0xfe3513dc │ │ │ │ - andcs pc, r1, #1879048196 @ 0x70000004 │ │ │ │ + bcs 0xbeff0 │ │ │ │ + blge 0xfe3d13a4 │ │ │ │ + adcsne pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2 7, cr15, [ip, #968]! @ 0x3c8 │ │ │ │ + stc2 7, cr15, [r2, #968]! @ 0x3c8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbac2f │ │ │ │ - stmdage r4, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbac31 │ │ │ │ + stmdage r4, {r0, r1, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - bls 0x292f50 │ │ │ │ - @ instruction: 0x23acf24a │ │ │ │ + bls 0x292f20 │ │ │ │ + orrscs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x17e630 │ │ │ │ + bl 0x17e5f8 │ │ │ │ strbteq r0, [r2], -r2, lsl #7 │ │ │ │ msrhi CPSR_fc, #0, 2 │ │ │ │ ldrdcs pc, [r0, r3]! │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - stmdacs r0, {r0, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1a51324 │ │ │ │ - ldclt 7, cr15, [r4], {251} @ 0xfb │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x1ad12ec │ │ │ │ + ldclt 7, cr15, [r6], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xe52226 │ │ │ │ + blx 0xed21ee │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ @ instruction: 0xf1000662 │ │ │ │ @ instruction: 0xf7fb8235 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1651344 │ │ │ │ - stclt 7, cr15, [r4], {251} @ 0xfb │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x16d130c │ │ │ │ + stclt 7, cr15, [r6], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0x11d2246 │ │ │ │ - blcs 0xbae84 │ │ │ │ - blge 0x13d1458 │ │ │ │ + blx 0x125220e │ │ │ │ + blcs 0xbae4c │ │ │ │ + blge 0x1451420 │ │ │ │ submi pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [lr, #-968]! @ 0xfffffc38 │ │ │ │ + stc2l 7, cr15, [r4, #-968]! @ 0xfffffc38 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbabf1 │ │ │ │ - svcge 0x0004bb3f │ │ │ │ + @ instruction: 0xf7fbabf3 │ │ │ │ + svcge 0x0004bb41 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0xc52272 │ │ │ │ + blx 0xcd223a │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b0159 │ │ │ │ - blls 0x27ef70 │ │ │ │ + blls 0x27ef40 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134b7c │ │ │ │ - blge 0xc51494 │ │ │ │ - addsvc pc, sp, #-536870908 @ 0xe0000004 │ │ │ │ + blcs 0x134b44 │ │ │ │ + blge 0xcd145c │ │ │ │ + rsbvc pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - ldc2l 7, cr15, [r0, #-968] @ 0xfffffc38 │ │ │ │ + stc2l 7, cr15, [r6, #-968] @ 0xfffffc38 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbabd3 │ │ │ │ - svcge 0x0004bb21 │ │ │ │ + @ instruction: 0xf7fbabd5 │ │ │ │ + svcge 0x0004bb23 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0x4d22ae │ │ │ │ + blx 0x552276 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b0158 │ │ │ │ - blls 0x27ef34 │ │ │ │ + blls 0x27ef04 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134940 │ │ │ │ - blge 0x4d14d0 │ │ │ │ - andsvc pc, sp, #-536870908 @ 0xe0000004 │ │ │ │ + blcs 0x134908 │ │ │ │ + blge 0x551498 │ │ │ │ + rscvs pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - ldc2 7, cr15, [r2, #-968]! @ 0xfffffc38 │ │ │ │ + stc2 7, cr15, [r8, #-968]! @ 0xfffffc38 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbabb5 │ │ │ │ - svcge 0x0004bb03 │ │ │ │ + @ instruction: 0xf7fbabb7 │ │ │ │ + svcge 0x0004bb05 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0xffd522e8 │ │ │ │ - blcs 0xfaf28 │ │ │ │ + blx 0xffdd22b0 │ │ │ │ + blcs 0xfaef0 │ │ │ │ movwhi pc, #24576 @ 0x6000 @ │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - @ instruction: 0xf648aaf7 │ │ │ │ + @ instruction: 0xf648aaf9 │ │ │ │ vsubl.s8 q8, d0, d13 │ │ │ │ ldrtmi r0, [r9], -r5, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe7d1518 │ │ │ │ - blt 0xffb5231c │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xfe8514e0 │ │ │ │ + blt 0xffbd22e4 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xff752318 │ │ │ │ - blcs 0xbaf58 │ │ │ │ - bge 0xff95152c │ │ │ │ - addeq pc, r1, #72, 12 @ 0x4800000 │ │ │ │ + blx 0xff7d22e0 │ │ │ │ + blcs 0xbaf20 │ │ │ │ + bge 0xff9d14f4 │ │ │ │ + rsbeq pc, r1, #72, 12 @ 0x4800000 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2 7, cr15, [r4, #-968] @ 0xfffffc38 │ │ │ │ + ldc2l 7, cr15, [sl], #968 @ 0x3c8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbab87 │ │ │ │ - svcge 0x0004bad5 │ │ │ │ + @ instruction: 0xf7fbab89 │ │ │ │ + svcge 0x0004bad7 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0xff1d2344 │ │ │ │ - blcs 0xfaf84 │ │ │ │ + blx 0xff25230c │ │ │ │ + blcs 0xfaf4c │ │ │ │ @ instruction: 0x81adf000 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - vpmax.s8 q13, q15, │ │ │ │ - vsubl.s8 , d0, d29 │ │ │ │ + vpmax.s8 q13, q15, │ │ │ │ + vrshr.s64 q9, , #64 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1c51574 │ │ │ │ - blt 0xfefd2378 │ │ │ │ + stmdacs r0, {r0, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x1cd153c │ │ │ │ + blt 0xff052340 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xfebd2374 │ │ │ │ + blx 0xfec5233c │ │ │ │ rsccc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [sl], {242} @ 0xf2 │ │ │ │ + ldc2l 7, cr15, [r0], {242} @ 0xf2 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbaaad │ │ │ │ - svcge 0x0004bb5b │ │ │ │ + @ instruction: 0xf7fbaaaf │ │ │ │ + svcge 0x0004bb5d │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0xfe752398 │ │ │ │ - blcs 0xfafd8 │ │ │ │ + blx 0xfe7d2360 │ │ │ │ + blcs 0xfafa0 │ │ │ │ mrshi pc, (UNDEF: 73) @ │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - vpmin.s8 d26, d24, d15 │ │ │ │ + vpmax.s8 d26, d24, d17 │ │ │ │ vrshr.s64 d23, d17, #64 │ │ │ │ ldrtmi r0, [r9], -r5, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x11d15c8 │ │ │ │ - blt 0xfe5523cc │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x1251590 │ │ │ │ + blt 0xfe5d2394 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0x11d23c8 │ │ │ │ - blls 0x26f894 │ │ │ │ + blx 0x1252390 │ │ │ │ + blls 0x26f85c │ │ │ │ ldmdbvs r2, {r0, r5, r6, r9, sl}^ │ │ │ │ subshi pc, lr, #0, 2 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - bge 0xfe1d14e8 │ │ │ │ + bge 0xfe2514b0 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - @ instruction: 0xf649aa81 │ │ │ │ - vmvn.i32 d21, #256 @ 0x00000100 │ │ │ │ + @ instruction: 0xf649aa83 │ │ │ │ + vmlal.s q10, d16, d1[5] │ │ │ │ stmdbge r4, {r3, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xa51604 │ │ │ │ - blt 0x1dd2408 │ │ │ │ + stmdacs r0, {r0, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xad15cc │ │ │ │ + blt 0x1e523d0 │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - blls 0x292db4 │ │ │ │ + blls 0x292d84 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - @ instruction: 0xf648aa6b │ │ │ │ + @ instruction: 0xf648aa6d │ │ │ │ vmov.i32 q8, #3328 @ 0x00000d00 │ │ │ │ ldrtmi r0, [r9], -r5, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x4d1630 │ │ │ │ - blt 0x1852434 │ │ │ │ + stmdacs r0, {r0, r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x5515f8 │ │ │ │ + blt 0x18d23fc │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0x1452430 │ │ │ │ - subsvs pc, sp, #72, 12 @ 0x4800000 │ │ │ │ + blx 0x14d23f8 │ │ │ │ + eorsvs pc, sp, #72, 12 @ 0x4800000 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [ip], #-968 @ 0xfffffc38 │ │ │ │ + ldc2l 7, cr15, [r2], #-968 @ 0xfffffc38 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbaa4f │ │ │ │ - stmdage r4, {r0, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbaa51 │ │ │ │ + stmdage r4, {r0, r1, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - @ instruction: 0xf648fa3d │ │ │ │ - vsubl.s8 q11, d16, d1 │ │ │ │ + @ instruction: 0xf648fa3f │ │ │ │ + vmlal.s q11, d0, d1[4] │ │ │ │ stmdbge r4, {r0, r1, r4, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x1051574 │ │ │ │ - blt 0xffbd2478 │ │ │ │ + stmdacs r0, {r0, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x10d153c │ │ │ │ + blt 0xffc52440 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xbd2474 │ │ │ │ + blx 0xc5243c │ │ │ │ rsbcc pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrrc2 7, 15, pc, sl, cr2 @ │ │ │ │ + mrrc2 7, 15, pc, r0, cr2 @ │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbaa2d │ │ │ │ - stmdage r4, {r0, r1, r3, r4, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbaa2f │ │ │ │ + stmdage r4, {r0, r2, r3, r4, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - @ instruction: 0x0660f9fd │ │ │ │ - bge 0x9d19a8 │ │ │ │ + @ instruction: 0x0660f9ff │ │ │ │ + bge 0xa51970 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xff4ef7f6 │ │ │ │ + @ instruction: 0xff44f7f6 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbaa1d │ │ │ │ - svcge 0x0004bacb │ │ │ │ + @ instruction: 0xf7fbaa1f │ │ │ │ + svcge 0x0004bacd │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0x3524b8 │ │ │ │ - blcs 0xfb0f8 │ │ │ │ - blcs 0x148674 │ │ │ │ - bge 0x4d16d0 │ │ │ │ - addspl pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ + blx 0x3d2480 │ │ │ │ + blcs 0xfb0c0 │ │ │ │ + blcs 0x14863c │ │ │ │ + bge 0x551698 │ │ │ │ + rsbpl pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - ldc2 7, cr15, [r2], #-968 @ 0xfffffc38 │ │ │ │ + stc2 7, cr15, [r8], #-968 @ 0xfffffc38 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbaab5 │ │ │ │ - svcge 0x0004ba03 │ │ │ │ + @ instruction: 0xf7fbaab7 │ │ │ │ + svcge 0x0004ba05 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - @ instruction: 0xf9f2f7f8 │ │ │ │ - blcs 0xfb128 │ │ │ │ + @ instruction: 0xf9f4f7f8 │ │ │ │ + blcs 0xfb0f0 │ │ │ │ @ instruction: 0x81bff000 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - vmul.i8 q13, q15, │ │ │ │ - vmov.i32 d21, #3328 @ 0x00000d00 │ │ │ │ + vmul.i8 q13, q15, │ │ │ │ + vmlal.s q10, d16, d1[6] │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfe7d1718 │ │ │ │ - stmiblt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xfe8516e0 │ │ │ │ + stmiblt ip!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - blls 0x292ca0 │ │ │ │ + blls 0x292c70 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134c70 │ │ │ │ - ldmibge lr, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - adcsne pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ + blcs 0x134c38 │ │ │ │ + stmibge r0!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + addne pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - stc2 7, cr15, [r0], {242} @ 0xf2 │ │ │ │ + blx 0xffe524ea │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbaa83 │ │ │ │ - svcge 0x0004b9d1 │ │ │ │ + @ instruction: 0xf7fbaa85 │ │ │ │ + svcge 0x0004b9d3 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - @ instruction: 0xf9c0f7f8 │ │ │ │ + @ instruction: 0xf9c2f7f8 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b015a │ │ │ │ - blls 0x27ec94 │ │ │ │ + blls 0x27ec64 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134dc4 │ │ │ │ - stmibge r0, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - andsvs pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ + blcs 0x134d8c │ │ │ │ + stmibge r2, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + rscpl pc, r1, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - blx 0xff95255e │ │ │ │ + blx 0xff6d2526 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbaa65 │ │ │ │ - @ instruction: 0xf647b9b3 │ │ │ │ - vmls.i d23, d16, d1[7] │ │ │ │ + @ instruction: 0xf7fbaa67 │ │ │ │ + @ instruction: 0xf647b9b5 │ │ │ │ + vaddhn.i16 d23, q8, │ │ │ │ @ instruction: 0xf7fb0408 │ │ │ │ - stcvs 15, cr11, [fp, #-828]! @ 0xfffffcc4 │ │ │ │ + stcvs 15, cr11, [fp, #-836]! @ 0xfffffcbc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 3, 6, r8, fp, cr8 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d1c8 │ │ │ │ + blcs 0x9d190 │ │ │ │ @ instruction: 0xf7fbd18e │ │ │ │ - @ instruction: 0x6d2bb99d │ │ │ │ + @ instruction: 0x6d2bb99f │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 3, 0, r8, fp, cr10 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d1e8 │ │ │ │ + blcs 0x9d1b0 │ │ │ │ ldclge 4, cr15, [r0], #-508 @ 0xfffffe04 │ │ │ │ - stmiblt ip, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe72fa9c │ │ │ │ + stmiblt lr, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blvs 0xfe72fa64 │ │ │ │ svcvs 0x0070f412 │ │ │ │ rsbhi pc, sl, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x953c0 │ │ │ │ + blcc 0x95388 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbad6c │ │ │ │ - @ instruction: 0x6d2bb97b │ │ │ │ + @ instruction: 0x6d2bb97d │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 2, 2, r8, fp, cr15 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d22c │ │ │ │ + blcs 0x9d1f4 │ │ │ │ mrcge 4, 2, APSR_nzcv, cr12, cr15, {3} │ │ │ │ - stmdblt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvs 0xfe72fae0 │ │ │ │ + stmdblt ip!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blvs 0xfe72faa8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ addhi pc, r9, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95404 │ │ │ │ + blcc 0x953cc │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbad63 │ │ │ │ - @ instruction: 0x6d2bb959 │ │ │ │ + @ instruction: 0x6d2bb95b │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 2, 10, r8, fp, cr12 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d270 │ │ │ │ + blcs 0x9d238 │ │ │ │ mcrge 4, 5, pc, cr11, cr15, {3} @ │ │ │ │ - stmdblt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvs 0xfe72fb24 │ │ │ │ + stmdblt sl, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blvs 0xfe72faec │ │ │ │ svcvs 0x0070f412 │ │ │ │ andhi pc, r9, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95448 │ │ │ │ + blcc 0x95410 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbab16 │ │ │ │ - @ instruction: 0x6d2bb937 │ │ │ │ + @ instruction: 0x6d2bb939 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 13, r8, fp, cr1 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d2b4 │ │ │ │ + blcs 0x9d27c │ │ │ │ stmiage r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - stmdblt r6!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - mrc2 7, 0, pc, cr8, cr10, {7} │ │ │ │ + stmdblt r8!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mrc2 7, 0, pc, cr10, cr10, {7} │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fba921 │ │ │ │ - @ instruction: 0x6d2bb9cf │ │ │ │ + @ instruction: 0xf7fba923 │ │ │ │ + @ instruction: 0x6d2bb9d1 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 12, r8, fp, cr6 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d2e4 │ │ │ │ + blcs 0x9d2ac │ │ │ │ mcrge 4, 2, pc, cr7, cr15, {3} @ │ │ │ │ - stmdblt lr, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdblt r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43b2b00 │ │ │ │ - bcs 0xbeb1c │ │ │ │ - stmdbge r8, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - adcsmi pc, r1, #76546048 @ 0x4900000 │ │ │ │ + bcs 0xbeaec │ │ │ │ + stmdbge sl, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + rsbmi pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xb526ce │ │ │ │ + blx 0x8d2696 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fba9ad │ │ │ │ - stcvs 8, cr11, [fp, #-1004]! @ 0xfffffc14 │ │ │ │ + @ instruction: 0xf7fba9af │ │ │ │ + stcvs 8, cr11, [fp, #-1012]! @ 0xfffffc0c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 2, 10, r8, fp, cr9 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d32c │ │ │ │ + blcs 0x9d2f4 │ │ │ │ ldcge 4, cr15, [lr, #508]! @ 0x1fc │ │ │ │ - stmialt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmialt ip!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrsbcs pc, [r0, #131] @ 0x83 @ │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ - stmiage r2!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmiblt r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe72fbf4 │ │ │ │ + stmdacs r0, {r0, r1, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiage r4!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r2, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blvs 0xfe72fbbc │ │ │ │ svcvs 0x0070f412 │ │ │ │ andhi pc, ip, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95518 │ │ │ │ + blcc 0x954e0 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ @ instruction: 0xf7fbae18 │ │ │ │ - stcvs 8, cr11, [fp, #-828]! @ 0xfffffcc4 │ │ │ │ + stcvs 8, cr11, [fp, #-836]! @ 0xfffffcbc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 2, 6, r8, fp, cr3 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d384 │ │ │ │ + blcs 0x9d34c │ │ │ │ svcge 0x00f1f47e │ │ │ │ - ldmlt lr!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe72fc38 │ │ │ │ + stmialt r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blvs 0xfe72fc00 │ │ │ │ svcvs 0x0070f412 │ │ │ │ subshi pc, pc, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x9555c │ │ │ │ + blcc 0x95524 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbac0d │ │ │ │ - stcvs 8, cr11, [fp, #-692]! @ 0xfffffd4c │ │ │ │ + stcvs 8, cr11, [fp, #-700]! @ 0xfffffd44 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 2, 2, r8, fp, cr7 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d3c8 │ │ │ │ - blge 0xff8519c4 │ │ │ │ - ldmlt ip, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe72fc7c │ │ │ │ + blcs 0x9d390 │ │ │ │ + blge 0xff85198c │ │ │ │ + ldmlt lr, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blvs 0xfe72fc44 │ │ │ │ svcvs 0x0070f412 │ │ │ │ eorhi pc, r3, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x955a0 │ │ │ │ + blcc 0x95568 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbac1e │ │ │ │ - stcvs 8, cr11, [fp, #-556]! @ 0xfffffdd4 │ │ │ │ + stcvs 8, cr11, [fp, #-564]! @ 0xfffffdcc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 14, r8, fp, cr11 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d40c │ │ │ │ + blcs 0x9d3d4 │ │ │ │ ldmdage r3!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmdalt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt ip!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43b2b00 │ │ │ │ - bcs 0xbe9f4 │ │ │ │ - ldmdage r4!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - eorscs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + bcs 0xbe9c4 │ │ │ │ + ldmdage r6!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + rscsne pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xfe6527f4 │ │ │ │ + blx 0xfe3d27bc │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fba919 │ │ │ │ - stcvs 8, cr11, [fp, #-412]! @ 0xfffffe64 │ │ │ │ + @ instruction: 0xf7fba91b │ │ │ │ + stcvs 8, cr11, [fp, #-420]! @ 0xfffffe5c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 5, r8, fp, cr15 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d454 │ │ │ │ - blge 0x1591a50 │ │ │ │ - ldmdalt r6, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvs 0xfe72fd08 │ │ │ │ + blcs 0x9d41c │ │ │ │ + blge 0x1591a18 │ │ │ │ + ldmdalt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blvs 0xfe72fcd0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ sbchi pc, r9, r0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x9562c │ │ │ │ + blcc 0x955f4 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbabf6 │ │ │ │ - @ instruction: 0xf8d3b845 │ │ │ │ + @ instruction: 0xf8d3b847 │ │ │ │ @ instruction: 0x462821b0 │ │ │ │ - @ instruction: 0xf978f7f7 │ │ │ │ + @ instruction: 0xf96ef7f7 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fba83d │ │ │ │ - stcvs 8, cr11, [fp, #-940]! @ 0xfffffc54 │ │ │ │ + @ instruction: 0xf7fba83f │ │ │ │ + stcvs 8, cr11, [fp, #-948]! @ 0xfffffc4c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 4, r8, fp, cr0 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d4ac │ │ │ │ + blcs 0x9d474 │ │ │ │ mrcge 4, 1, APSR_nzcv, cr5, cr15, {3} │ │ │ │ - stmdalt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdalt ip!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svcmi 0x0070f412 │ │ │ │ - stmdage r6!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmdage r8!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - @ instruction: 0xf649a823 │ │ │ │ - vmvn.i32 , #256 @ 0x00000100 │ │ │ │ + @ instruction: 0xf649a825 │ │ │ │ + vsubl.s8 , d0, d21 │ │ │ │ stmdbge r4, {r3, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - stmiage r8, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmdalt r6, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe72fd88 │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiage sl, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blvs 0xfe72fd50 │ │ │ │ svcvs 0x0070f412 │ │ │ │ msrhi CPSR_f, r0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x956ac │ │ │ │ + blcc 0x95674 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbae29 │ │ │ │ - stcvs 8, cr11, [fp, #-20]! @ 0xffffffec │ │ │ │ + stcvs 8, cr11, [fp, #-28]! @ 0xffffffe4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 0, 8, r8, fp, cr5 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d518 │ │ │ │ + blcs 0x9d4e0 │ │ │ │ svcge 0x00a5f47e │ │ │ │ - svclt 0x00f4f7fa │ │ │ │ - blvs 0xfe72fdcc │ │ │ │ + svclt 0x00f6f7fa │ │ │ │ + blvs 0xfe72fd94 │ │ │ │ svcvs 0x0070f412 │ │ │ │ addhi pc, r1, r0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x956f0 │ │ │ │ + blcc 0x956b8 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faacee │ │ │ │ - stcvs 15, cr11, [fp, #-908]! @ 0xfffffc74 │ │ │ │ + stcvs 15, cr11, [fp, #-916]! @ 0xfffffc6c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ suble r6, r9, r0, ror pc │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95710 │ │ │ │ + blcc 0x956d8 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faaa49 │ │ │ │ - stcvs 15, cr11, [fp, #-844]! @ 0xfffffcb4 │ │ │ │ + stcvs 15, cr11, [fp, #-852]! @ 0xfffffcac │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ eorle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95730 │ │ │ │ + blcc 0x956f8 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faaa57 │ │ │ │ - stcvs 15, cr11, [fp, #-780]! @ 0xfffffcf4 │ │ │ │ + stcvs 15, cr11, [fp, #-788]! @ 0xfffffcec │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 0, 15, r8, fp, cr12 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d59c │ │ │ │ + blcs 0x9d564 │ │ │ │ stcge 4, cr15, [sp], #-500 @ 0xfffffe0c │ │ │ │ - svclt 0x00b2f7fa │ │ │ │ - blvs 0xfe72fe50 │ │ │ │ + svclt 0x00b4f7fa │ │ │ │ + blvs 0xfe72fe18 │ │ │ │ svcvs 0x0070f412 │ │ │ │ rscshi pc, r8, r0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95774 │ │ │ │ + blcc 0x9573c │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faade3 │ │ │ │ - @ instruction: 0xf893bfa1 │ │ │ │ + @ instruction: 0xf893bfa3 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115608 │ │ │ │ + blcs 0x1155d0 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d5d8 │ │ │ │ - bge 0xad1bd4 │ │ │ │ - svclt 0x0094f7fa │ │ │ │ + blcs 0x9d5a0 │ │ │ │ + bge 0xad1b9c │ │ │ │ + svclt 0x0096f7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faa9fd │ │ │ │ - @ instruction: 0xf893bf87 │ │ │ │ + @ instruction: 0xf893bf89 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11563c │ │ │ │ + blcs 0x115604 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d60c │ │ │ │ - blge 0xb91c08 │ │ │ │ - svclt 0x007af7fa │ │ │ │ + blcs 0x9d5d4 │ │ │ │ + blge 0xb91bd0 │ │ │ │ + svclt 0x007cf7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf7faaf1e │ │ │ │ - @ instruction: 0xf893bf6d │ │ │ │ + @ instruction: 0xf893bf6f │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115670 │ │ │ │ + blcs 0x115638 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d640 │ │ │ │ + blcs 0x9d608 │ │ │ │ stclge 4, cr15, [fp], #-508 @ 0xfffffe04 │ │ │ │ - svclt 0x0060f7fa │ │ │ │ + svclt 0x0062f7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf7faaed6 │ │ │ │ - @ instruction: 0xf893bf53 │ │ │ │ + @ instruction: 0xf893bf55 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1156a4 │ │ │ │ + blcs 0x11566c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d674 │ │ │ │ - ldclge 4, cr15, [pc], #-508 @ 0x94878 │ │ │ │ - svclt 0x0046f7fa │ │ │ │ + blcs 0x9d63c │ │ │ │ + ldclge 4, cr15, [pc], #-508 @ 0x94840 │ │ │ │ + svclt 0x0048f7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faac2b │ │ │ │ - @ instruction: 0xf893bf39 │ │ │ │ + @ instruction: 0xf893bf3b │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1156d8 │ │ │ │ + blcs 0x1156a0 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d6a8 │ │ │ │ + blcs 0x9d670 │ │ │ │ stmdbge fp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - svclt 0x002cf7fa │ │ │ │ - blvs 0xfe72ff5c │ │ │ │ + svclt 0x002ef7fa │ │ │ │ + blvs 0xfe72ff24 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 1, sp, fp, cr7 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d6c8 │ │ │ │ + blcs 0x9d690 │ │ │ │ ldmdbge pc, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ - svclt 0x001cf7fa │ │ │ │ + svclt 0x001ef7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faab00 │ │ │ │ - @ instruction: 0xf893bf0f │ │ │ │ + @ instruction: 0xf893bf11 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11572c │ │ │ │ + blcs 0x1156f4 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d6fc │ │ │ │ + blcs 0x9d6c4 │ │ │ │ stmdbge r5, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - svclt 0x0002f7fa │ │ │ │ + svclt 0x0004f7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faa9f2 │ │ │ │ - @ instruction: 0xf893bef5 │ │ │ │ + @ instruction: 0xf893bef7 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115760 │ │ │ │ + blcs 0x115728 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d730 │ │ │ │ + blcs 0x9d6f8 │ │ │ │ ldclge 4, cr15, [r3], #508 @ 0x1fc │ │ │ │ - mcrlt 7, 7, pc, cr8, cr10, {7} @ │ │ │ │ + mcrlt 7, 7, pc, cr10, cr10, {7} @ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faacff │ │ │ │ - @ instruction: 0xf893bedb │ │ │ │ + @ instruction: 0xf893bedd │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115794 │ │ │ │ + blcs 0x11575c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d764 │ │ │ │ - bge 0xff6d1d60 │ │ │ │ - mcrlt 7, 6, pc, cr14, cr10, {7} @ │ │ │ │ + blcs 0x9d72c │ │ │ │ + bge 0xff6d1d28 │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr0, cr10, {7} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ @ instruction: 0xf7faac0a │ │ │ │ - @ instruction: 0xf893bec1 │ │ │ │ + @ instruction: 0xf893bec3 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1157c8 │ │ │ │ + blcs 0x115790 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d798 │ │ │ │ - blge 0xc91d8c │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr4, cr10, {7} │ │ │ │ + blcs 0x9d760 │ │ │ │ + blge 0xc91d54 │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr6, cr10, {7} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faace9 │ │ │ │ - @ instruction: 0xf893bea7 │ │ │ │ + @ instruction: 0xf893bea9 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1157fc │ │ │ │ + blcs 0x1157c4 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d7cc │ │ │ │ - blge 0x11dc8 │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr10, cr10, {7} │ │ │ │ + blcs 0x9d794 │ │ │ │ + blge 0x11d90 │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr12, cr10, {7} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf7faae86 │ │ │ │ - @ instruction: 0xf893be8d │ │ │ │ + @ instruction: 0xf893be8f │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115830 │ │ │ │ + blcs 0x1157f8 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d800 │ │ │ │ + blcs 0x9d7c8 │ │ │ │ stmdbge r4!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - mcrlt 7, 4, pc, cr0, cr10, {7} @ │ │ │ │ + mcrlt 7, 4, pc, cr2, cr10, {7} @ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faa9b5 │ │ │ │ - @ instruction: 0xf893be73 │ │ │ │ + @ instruction: 0xf893be75 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115864 │ │ │ │ + blcs 0x11582c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d834 │ │ │ │ + blcs 0x9d7fc │ │ │ │ ldmibge r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - mcrlt 7, 3, pc, cr6, cr10, {7} @ │ │ │ │ + mcrlt 7, 3, pc, cr8, cr10, {7} @ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf7faad8c │ │ │ │ - @ instruction: 0xf893be59 │ │ │ │ + @ instruction: 0xf893be5b │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115898 │ │ │ │ + blcs 0x115860 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d868 │ │ │ │ + blcs 0x9d830 │ │ │ │ stmibge ip!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - mcrlt 7, 2, pc, cr12, cr10, {7} @ │ │ │ │ + mcrlt 7, 2, pc, cr14, cr10, {7} @ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faab13 │ │ │ │ - @ instruction: 0xf893be3f │ │ │ │ + @ instruction: 0xf893be41 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1158cc │ │ │ │ + blcs 0x115894 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d89c │ │ │ │ + blcs 0x9d864 │ │ │ │ stcge 4, cr15, [r4], #-508 @ 0xfffffe04 │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr2, cr10, {7} │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr4, cr10, {7} │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ - blmi 0xfedc0f28 │ │ │ │ + blmi 0xfee80ef0 │ │ │ │ eorcs r4, r4, #12, 12 @ 0xc00000 │ │ │ │ andls r2, r3, r0, lsl #2 │ │ │ │ ldmdavs fp, {r1, r4, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f931b │ │ │ │ vcgt.s8 d0, d1, d0 │ │ │ │ - movwcs lr, #3278 @ 0xcce │ │ │ │ + movwcs lr, #3290 @ 0xcda │ │ │ │ orrsvc pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf1b34023 │ │ │ │ suble r4, r1, r4, ror pc │ │ │ │ svcvs 0x0038f113 │ │ │ │ andcs sp, r0, r0, lsl r0 │ │ │ │ - ldmdavs sl, {r3, r5, r7, r8, r9, fp, lr} │ │ │ │ + ldmdavs sl, {r0, r1, r3, r5, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - adchi pc, r1, #64 @ 0x40 │ │ │ │ + adchi pc, r4, #64 @ 0x40 │ │ │ │ tstcs r0, sp, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vmull.u8 q8, d20, d21 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ @ instruction: 0xf0052381 │ │ │ │ - vorr.i32 d16, #12582912 @ 0x00c00000 │ │ │ │ - vaddw.u8 , q2, d3 │ │ │ │ - movwmi r4, #53763 @ 0xd203 │ │ │ │ + tstmi r5, #16, 10 @ 0x4000000 │ │ │ │ + ldmdbne r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcs pc, [r1], -r4, asr #7 │ │ │ │ stmdaeq pc, {r2, ip, sp, lr, pc} @ │ │ │ │ - ldmdbne r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x175184 │ │ │ │ - blcs 0x108f0c │ │ │ │ - ldrcs lr, [r3], -sp, asr #19 │ │ │ │ - msrhi CPSR_fx, r0 │ │ │ │ - ldmdbge r2, {r0, r1, fp, ip, pc} │ │ │ │ - @ instruction: 0xf0092200 │ │ │ │ - stmib sp, {r0, r8, r9}^ │ │ │ │ - vorr.i32 d24, #13041664 @ 0x00c70000 │ │ │ │ - andsls r5, r9, #64, 10 @ 0x10000000 │ │ │ │ + blcs 0x175164 │ │ │ │ + blcs 0x108ee0 │ │ │ │ + stmib sp, {r2, r4, r9, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf0008517 │ │ │ │ + stmdals r3, {r0, r1, r2, r3, r5, r8, pc} │ │ │ │ + @ instruction: 0xf009a912 │ │ │ │ + andsls r0, r3, #67108864 @ 0x4000000 │ │ │ │ + andcs r9, r0, #1476395008 @ 0x58000000 │ │ │ │ + movtpl pc, #964 @ 0x3c4 @ │ │ │ │ strbne pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ - ldrls r2, [r5], #-513 @ 0xfffffdff │ │ │ │ - andsls r9, sl, #75497472 @ 0x4800000 │ │ │ │ - @ instruction: 0xf7f79316 │ │ │ │ - strb pc, [r1, r5, ror #27] @ │ │ │ │ - @ instruction: 0xf3c49d03 │ │ │ │ - vsubw.u8 , q10, d1 │ │ │ │ - ldrmi r4, [r8], r3, lsl #4 │ │ │ │ - vsubw.u8 , q2, d4 │ │ │ │ - andls r3, sp, #-1073741824 @ 0xc0000000 │ │ │ │ - subpl pc, r0, r4, asr #7 │ │ │ │ - stceq 3, cr9, [r3], #84 @ 0x54 │ │ │ │ - @ instruction: 0xf0039213 │ │ │ │ - @ instruction: 0xf8d50310 │ │ │ │ - movwmi r2, #45256 @ 0xb0c8 │ │ │ │ - @ instruction: 0xf0040a21 │ │ │ │ - vrsubhn.i16 d16, q2, │ │ │ │ - andls r1, r5, r1, lsl #14 │ │ │ │ - ldrbeq r9, [r2, #18] │ │ │ │ + movwcs r9, #4882 @ 0x1312 │ │ │ │ + stmib sp, {r0, r2, r4, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f72319 │ │ │ │ + strb pc, [r1, r7, ror #27] @ │ │ │ │ + vmull.u8 q8, d20, d19 │ │ │ │ + @ instruction: 0xf0033203 │ │ │ │ + beq 0x8d5970 │ │ │ │ + streq lr, [r2, #-2627] @ 0xfffff5bd │ │ │ │ + @ instruction: 0xf3c49b03 │ │ │ │ + andls r4, sp, #805306368 @ 0x30000000 │ │ │ │ + vmov.i32 d25, #49920 @ 0x0000c300 │ │ │ │ + @ instruction: 0xf8d35040 │ │ │ │ + vmla.i , q10, d0[2] │ │ │ │ + movwls r1, #22273 @ 0x5701 │ │ │ │ + orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049a05 │ │ │ │ + andls r0, r4, pc, lsl #12 │ │ │ │ + mulsls r2, r8, r6 │ │ │ │ andeq pc, pc, r1 │ │ │ │ - @ instruction: 0x96179318 │ │ │ │ - @ instruction: 0x97169014 │ │ │ │ - stcvs 5, cr13, [sl, #-628]! @ 0xfffffd8c │ │ │ │ + ldrbeq r9, [r2, #1287] @ 0x507 │ │ │ │ + ldrls r9, [r8, #-1814] @ 0xfffff8ea │ │ │ │ + andsls r9, r4, r5, lsl r3 │ │ │ │ + ldrle r9, [sl, #1559] @ 0x617 │ │ │ │ + vldrvs s18, [r2, #-12] │ │ │ │ @ instruction: 0xf0126c12 │ │ │ │ - eorsle r0, r3, lr, lsl #30 │ │ │ │ - ldmle r6, {r1, r3, fp, sp} │ │ │ │ + eorsle r0, r2, lr, lsl #30 │ │ │ │ + ldmle r2, {r1, r3, fp, sp} │ │ │ │ tstpeq ip, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002904 │ │ │ │ - stmdbcs r8, {r2, r3, r4, r6, r7, r8, pc} │ │ │ │ + stmdbcs r8, {r0, r2, r3, r4, r6, r7, r8, pc} │ │ │ │ @ instruction: 0x81b7f000 │ │ │ │ vrhadd.s8 d18, d10, d12 │ │ │ │ - vsubl.s8 q9, d16, d28 │ │ │ │ - movwls r0, #25139 @ 0x6233 │ │ │ │ - andcs pc, r0, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf8d09803 │ │ │ │ - @ instruction: 0xf8d25088 │ │ │ │ - @ instruction: 0xf8d213b0 │ │ │ │ - @ instruction: 0x9110b3b8 │ │ │ │ - @ instruction: 0x13b4f8d2 │ │ │ │ - tstls pc, r4, lsl #20 │ │ │ │ - @ instruction: 0xf0402a03 │ │ │ │ - b 0x10f5178 │ │ │ │ - bcs 0xd5620 │ │ │ │ - svcge 0x0073f47f │ │ │ │ - stc2 0, cr15, [r2], #20 │ │ │ │ - stmdacs r0, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ - orrshi pc, r3, r0 │ │ │ │ - @ instruction: 0xf8d29a03 │ │ │ │ - blx 0xfeda501c │ │ │ │ - b 0x1493420 │ │ │ │ - sbcs r1, fp, r9, asr r9 │ │ │ │ - @ instruction: 0xf53f06dd │ │ │ │ - strb sl, [r7, r2, ror #30] │ │ │ │ - strne pc, [r1, r4, asr #7] │ │ │ │ - stmdbeq r1, {r0, r3, ip, sp, lr, pc} │ │ │ │ - bne 0x10d1d38 │ │ │ │ - ldrcs lr, [r2], -sp, asr #19 │ │ │ │ - ldmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - ldrls r0, [r8, #-675] @ 0xfffffd5d │ │ │ │ - @ instruction: 0xf8cd9714 │ │ │ │ - smlsdls r5, r4, r0, sl │ │ │ │ - svcge 0x004ff57f │ │ │ │ - @ instruction: 0xf8d19903 │ │ │ │ - ldrbeq r3, [r8, #200] @ 0xc8 │ │ │ │ - svcge 0x0049f57f │ │ │ │ - ldcvs 13, cr6, [fp], {11} │ │ │ │ - svceq 0x000ef013 │ │ │ │ - strbteq sp, [fp], r2, lsl #2 │ │ │ │ - svcge 0x0041f53f │ │ │ │ - svccs 0x00033601 │ │ │ │ - bichi pc, sp, r0 │ │ │ │ - svceq 0x0000f1b9 │ │ │ │ - @ instruction: 0x81b4f000 │ │ │ │ - @ instruction: 0xf43f2e03 │ │ │ │ - mcrcs 15, 0, sl, cr4, cr6, {1} │ │ │ │ - mvnshi pc, r0 │ │ │ │ - @ instruction: 0xf0002e02 │ │ │ │ - svccs 0x000081dc │ │ │ │ - svcge 0x002df43f │ │ │ │ - andls r9, r4, #196608 @ 0x30000 │ │ │ │ - mrrc2 0, 0, pc, sl, cr5 @ │ │ │ │ + vrshr.s64 d18, d12, #64 │ │ │ │ + blcs 0x155668 │ │ │ │ + blx 0xf99b6 │ │ │ │ + stmdals r3, {r9, sp} │ │ │ │ + ldrdpl pc, [r8], r0 │ │ │ │ + movsne pc, #13762560 @ 0xd20000 │ │ │ │ + @ instruction: 0xf8d29110 │ │ │ │ + @ instruction: 0xf8d213b4 │ │ │ │ + @ instruction: 0x910fb3b8 │ │ │ │ + rschi pc, r4, r0, asr #32 │ │ │ │ + andeq lr, fp, #266240 @ 0x41000 │ │ │ │ + @ instruction: 0xf47f2a01 │ │ │ │ + @ instruction: 0xf005af70 │ │ │ │ + blls 0x214048 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bls 0x1b53c4 │ │ │ │ - beq 0x1112c0 │ │ │ │ - stmibeq r0!, {r0, r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ - streq pc, [r2], #-426 @ 0xfffffe56 │ │ │ │ - blx 0xfed9daa8 │ │ │ │ - b 0x14920b8 │ │ │ │ - adcsmi r0, fp, sl, asr #3 │ │ │ │ - stmdbeq r4!, {r2, r8, ip, pc}^ │ │ │ │ - andls r9, r8, #671088640 @ 0x28000000 │ │ │ │ - blx 0x17510f0 │ │ │ │ - @ instruction: 0xf08e9006 │ │ │ │ - bls 0x2d381c │ │ │ │ - andls r4, r7, r1, lsl #12 │ │ │ │ - andls r9, r9, #196608 @ 0x30000 │ │ │ │ - @ instruction: 0xf9daf7c7 │ │ │ │ - movwls r2, #33536 @ 0x8300 │ │ │ │ - ldrmi r9, [fp], sl, lsl #22 │ │ │ │ + bls 0x175424 │ │ │ │ + ldrdmi pc, [r4], r2 │ │ │ │ + @ instruction: 0xf984fab4 │ │ │ │ + ldmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ + usateq lr, #13, ip, asr #1 │ │ │ │ + svcge 0x005ff53f │ │ │ │ + @ instruction: 0xf3c4e7c8 │ │ │ │ + @ instruction: 0xf0091781 │ │ │ │ + @ instruction: 0xf3c40901 │ │ │ │ + ldrls r1, [r3], -r0, asr #20 │ │ │ │ + adceq r9, r3, #24, 10 @ 0x6000000 │ │ │ │ + ldmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ + @ instruction: 0x97149212 │ │ │ │ + subsge pc, r4, sp, asr #17 │ │ │ │ + @ instruction: 0xf57f9705 │ │ │ │ + stmdbls r3, {r2, r3, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + ldrdcc pc, [r8], #129 @ 0x81 │ │ │ │ + @ instruction: 0xf57f05d8 │ │ │ │ + stcvs 15, cr10, [fp, #-280] @ 0xfffffee8 │ │ │ │ + @ instruction: 0xf0136c1b │ │ │ │ + tstle r2, lr, lsl #30 │ │ │ │ + @ instruction: 0xf53f06eb │ │ │ │ + @ instruction: 0x3601af3e │ │ │ │ + @ instruction: 0xf0002f03 │ │ │ │ + @ instruction: 0xf1b981cd │ │ │ │ + @ instruction: 0xf0000f00 │ │ │ │ + mcrcs 1, 0, r8, cr3, cr4, {5} │ │ │ │ + svcge 0x0033f43f │ │ │ │ + @ instruction: 0xf0002e04 │ │ │ │ + mcrcs 1, 0, r8, cr2, cr5, {7} │ │ │ │ + bicshi pc, ip, r0 │ │ │ │ + @ instruction: 0xf43f2f00 │ │ │ │ + stmdals r3, {r1, r3, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf0059204 │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + mrshi pc, (UNDEF: 77) @ │ │ │ │ + @ instruction: 0xf10a9a04 │ │ │ │ + @ instruction: 0xf0470a01 │ │ │ │ + @ instruction: 0xf1aa09e0 │ │ │ │ + movwcs r0, #5122 @ 0x1402 │ │ │ │ + vst3.32 @ instruction: 0xf484fab4 │ │ │ │ + biceq lr, sl, pc, asr #20 │ │ │ │ + strhls r4, [r4, -fp] │ │ │ │ + movwls r0, #47460 @ 0xb964 │ │ │ │ + @ instruction: 0xf08e9208 │ │ │ │ + andls pc, r6, r3, ror #20 │ │ │ │ + blx 0x18d10c4 │ │ │ │ + strmi r9, [r1], -r8, lsl #20 │ │ │ │ + stmdals r3, {r0, r1, r2, ip, pc} │ │ │ │ + @ instruction: 0xf7c7920a │ │ │ │ + movwcs pc, #2549 @ 0x9f5 @ │ │ │ │ + stmib sp, {r1, r3, r9, fp, ip, pc}^ │ │ │ │ + blls 0x362ec4 │ │ │ │ + @ instruction: 0x46984693 │ │ │ │ @ instruction: 0xf7dae017 │ │ │ │ - blls 0x253c48 │ │ │ │ + blls 0x253bfc │ │ │ │ strmi r9, [r1], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r8], -r4, lsl #22 │ │ │ │ @ instruction: 0xf0a3461a │ │ │ │ - stmdbls r7, {r0, r1, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldrbmi r4, [r5], #-1626 @ 0xfffff9a6 │ │ │ │ + stmdbls r7, {r0, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldrbmi r4, [r5], #-1602 @ 0xfffff9be │ │ │ │ stmibeq r0!, {r0, r3, r5, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0924608 │ │ │ │ - blls 0x2d3e08 │ │ │ │ + blls 0x2d3df4 │ │ │ │ movwls r3, #33537 @ 0x8301 │ │ │ │ vqsub.u8 d20, d16, d14 │ │ │ │ - stmdals r3, {r0, r1, r3, r4, r6, r8, pc} │ │ │ │ + stmdals r3, {r1, r2, r4, r6, r8, pc} │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ andne lr, r6, #3620864 @ 0x374000 │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0xfd2e44 │ │ │ │ + blx 0x15d2e18 │ │ │ │ eormi r4, r5, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf7dad0d9 │ │ │ │ - blls 0x253bfc │ │ │ │ + blls 0x253bb0 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ ldrmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf0a34638 │ │ │ │ - @ instruction: 0x1c68fa89 │ │ │ │ - blx 0xb52ea6 │ │ │ │ + @ instruction: 0x1c68fa8f │ │ │ │ + blx 0x952e7a │ │ │ │ strtmi r9, [r8], -sl │ │ │ │ - blx 0xa52eae │ │ │ │ + blx 0x852e82 │ │ │ │ strmi r2, [r2], -r8, lsl #6 │ │ │ │ andcs r9, r0, sl, lsl #18 │ │ │ │ @ instruction: 0xf0a39300 │ │ │ │ - strb pc, [sl, r3, asr #20] @ │ │ │ │ + strb pc, [sl, r9, asr #20] @ │ │ │ │ ldmdbge r2, {r0, r3, r4, r8, r9, ip, pc} │ │ │ │ movweq pc, #12297 @ 0x3009 @ │ │ │ │ tstls r6, #196608 @ 0x30000 │ │ │ │ + movtpl pc, #964 @ 0x3c4 @ │ │ │ │ + andscc lr, r2, #3358720 @ 0x334000 │ │ │ │ orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - stmib sp, {r0, r8, r9, ip, sp}^ │ │ │ │ - stmib sp, {r0, r1, r4, r9, sl, sp}^ │ │ │ │ - vorr.i32 d24, #13041664 @ 0x00c70000 │ │ │ │ - tstls sl, #64, 4 │ │ │ │ - strbne pc, [r0], #964 @ 0x3c4 @ │ │ │ │ - ldrls r9, [r5], #-530 @ 0xfffffdee │ │ │ │ - ldc2l 7, cr15, [r2], {247} @ 0xf7 │ │ │ │ - svclt 0x0000e6ae │ │ │ │ + vsubw.u8 , q2, d1 │ │ │ │ + ldrls r1, [r4], -r0, asr #9 │ │ │ │ + ldrhi lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ + ldrls r9, [r5], #-794 @ 0xfffffce6 │ │ │ │ + stc2l 7, cr15, [lr], {247} @ 0xf7 │ │ │ │ + svclt 0x0000e6a8 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldmdbge r2, {r0, r3, r4, r8, r9, ip, pc} │ │ │ │ movweq pc, #4105 @ 0x1009 @ │ │ │ │ tstls r6, #196608 @ 0x30000 │ │ │ │ + movtpl pc, #964 @ 0x3c4 @ │ │ │ │ + andscc lr, r2, #3358720 @ 0x334000 │ │ │ │ movtne pc, #964 @ 0x3c4 @ │ │ │ │ - subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ vsubw.u8 , q2, d1 │ │ │ │ - stmib sp, {r0, r7, sl, ip}^ │ │ │ │ - andsls r8, r2, #96468992 @ 0x5c00000 │ │ │ │ - tstls sl, #352321536 @ 0x15000000 │ │ │ │ - ldc2 7, cr15, [sl], #988 @ 0x3dc │ │ │ │ - stmdals r3, {r1, r2, r4, r7, r9, sl, sp, lr, pc} │ │ │ │ - blx 0xff1d0fce │ │ │ │ - stmdacs r0, {r0, r7, r9, sl, lr} │ │ │ │ - adcshi pc, r5, r0 │ │ │ │ - blls 0x23b7d4 │ │ │ │ - bcs 0xbbfd8 │ │ │ │ - svcge 0x001cf47f │ │ │ │ - bcs 0xfb80c │ │ │ │ + tstls sl, #-2130706432 @ 0x81000000 │ │ │ │ + @ instruction: 0xf7f79415 │ │ │ │ + @ instruction: 0xe691fcb7 │ │ │ │ + @ instruction: 0xf0059803 │ │ │ │ + @ instruction: 0x4681fbbf │ │ │ │ + @ instruction: 0xf0002800 │ │ │ │ + blls 0x1f5264 │ │ │ │ + blcs 0xa6808 │ │ │ │ + svcge 0x001bf47f │ │ │ │ + bcs 0xfb7dc │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ @ instruction: 0xf0090900 │ │ │ │ svccs 0x00000901 │ │ │ │ - sbchi pc, sp, r0, asr #32 │ │ │ │ + sbchi pc, lr, r0, asr #32 │ │ │ │ @ instruction: 0xf8929a03 │ │ │ │ - bcs 0x9d368 │ │ │ │ - sbcshi pc, r1, r0, asr #32 │ │ │ │ + bcs 0x9d338 │ │ │ │ + sbcshi pc, r2, r0, asr #32 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - svclt 0x001c9a04 │ │ │ │ + movwcs fp, #16156 @ 0x3f1c │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - andls r2, r4, #805306368 @ 0x30000000 │ │ │ │ - @ instruction: 0xf08e9308 │ │ │ │ - strmi pc, [r1], r9, ror #19 │ │ │ │ - @ instruction: 0xf9b2f08e │ │ │ │ + @ instruction: 0xf08e9305 │ │ │ │ + @ instruction: 0x4681f9f3 │ │ │ │ + @ instruction: 0xf9bcf08e │ │ │ │ strmi r9, [r1], -sp, lsl #20 │ │ │ │ stmdals r3, {r0, r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf936f7c7 │ │ │ │ - b 0x117bc28 │ │ │ │ - blls 0x49502c │ │ │ │ - vldmdble r8!, {d18-d17} │ │ │ │ + @ instruction: 0xf952f7c7 │ │ │ │ + ldmdbls r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + andeq lr, r4, r3, asr #20 │ │ │ │ + @ instruction: 0xdd7a2900 │ │ │ │ andeq pc, pc, #5 │ │ │ │ - beq 0x111164 │ │ │ │ - andcs r9, r8, #1610612736 @ 0x60000000 │ │ │ │ - vmax.s8 d20, d23, d6 │ │ │ │ - @ instruction: 0xf2c00cf0 │ │ │ │ - blx 0x112028c │ │ │ │ - andls pc, ip, #8, 4 @ 0x80000000 │ │ │ │ - vpmax.s8 d15, d8, d10 │ │ │ │ - ldrsbtge pc, [ip], -sp @ │ │ │ │ - ldrmi r9, [sl], -r7, lsl #4 │ │ │ │ - ldrls r9, [r1], -r8, lsl #22 │ │ │ │ - @ instruction: 0xf8cd18d5 │ │ │ │ - strls fp, [lr, #-32] @ 0xffffffe0 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ + beq 0x111130 │ │ │ │ + andcs r9, r8, #1342177280 @ 0x50000000 │ │ │ │ + ldcleq 2, cr15, [r0], #284 @ 0x11c │ │ │ │ + ldccs 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ + vpmax.s8 , q4, q1 │ │ │ │ + blx 0x339838 │ │ │ │ + andls pc, r6, #8, 4 @ 0x80000000 │ │ │ │ + @ instruction: 0xf8dd9a07 │ │ │ │ + @ instruction: 0xf8cda03c │ │ │ │ + ldrmi ip, [r6], r4, lsr #32 │ │ │ │ + stmne sp, {r2, r7, r9, sl, lr} │ │ │ │ + movwlt lr, #31181 @ 0x79cd │ │ │ │ + strls r9, [lr, #-1553] @ 0xfffff9ef │ │ │ │ svceq 0x0000f1ba │ │ │ │ - andcs fp, r0, #220, 30 @ 0x370 │ │ │ │ - @ instruction: 0xdd4e990c │ │ │ │ - bleq 0xd11a4 │ │ │ │ - cdpls 3, 0, cr9, cr11, cr11, {0} │ │ │ │ - strcs r4, [r0], #-1653 @ 0xfffff98b │ │ │ │ - eor pc, r8, sp, asr #17 │ │ │ │ - blls 0x24d110 │ │ │ │ - stmdals r3, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ - strls r4, [r0, #-1609] @ 0xfffff9b7 │ │ │ │ - @ instruction: 0xf93cf7ca │ │ │ │ - ldrbmi r9, [r9], -r4, lsl #20 │ │ │ │ - @ instruction: 0xf7da4630 │ │ │ │ - blls 0x313abc │ │ │ │ - @ instruction: 0xf1b84602 │ │ │ │ - strbmi r0, [r8], -r2, lsl #30 │ │ │ │ - subsle r6, fp, r9, lsl r8 │ │ │ │ - svceq 0x0003f1b8 │ │ │ │ - @ instruction: 0xf1b8d055 │ │ │ │ - suble r0, pc, r1, lsl #30 │ │ │ │ - ldc2l 0, cr15, [r8, #-592]! @ 0xfffffdb0 │ │ │ │ - ldrtmi r9, [r9], -r7, lsl #20 │ │ │ │ - strcc r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ - blx 0xff9d1300 │ │ │ │ - @ instruction: 0xf0259b08 │ │ │ │ - strmi r0, [r2, #1504]! @ 0x5e0 │ │ │ │ - suble r4, sl, lr, lsl r4 │ │ │ │ - blcs 0xbbcdc │ │ │ │ - bls 0x1c9820 │ │ │ │ + movwcs fp, #4060 @ 0xfdc │ │ │ │ + vstrle s19, [pc, #-48] @ 0x95000 │ │ │ │ + bleq 0xd1170 │ │ │ │ + eor pc, ip, sp, asr #17 │ │ │ │ + strbtmi r9, [r5], -fp, lsl #28 │ │ │ │ + @ instruction: 0xf8cd2400 │ │ │ │ + eor ip, r6, r8, lsr #32 │ │ │ │ + ldrtmi r9, [sl], -r5, lsl #22 │ │ │ │ + strbmi r9, [r9], -r3, lsl #16 │ │ │ │ + @ instruction: 0xf7ca9500 │ │ │ │ + bls 0x2d35b0 │ │ │ │ @ instruction: 0x46304659 │ │ │ │ - blx 0x1ad303c │ │ │ │ + blx 0xfe252fc4 │ │ │ │ strmi r9, [r2], -r9, lsl #22 │ │ │ │ svceq 0x0002f1b8 │ │ │ │ ldmdavs r9, {r3, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf1b8d02f │ │ │ │ - eorle r0, r9, r3, lsl #30 │ │ │ │ + @ instruction: 0xf1b8d05c │ │ │ │ + subsle r0, r6, r3, lsl #30 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ - @ instruction: 0xf094d023 │ │ │ │ - blls 0x254050 │ │ │ │ - stmdals r3, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ - strls r4, [r0, #-1609] @ 0xfffff9b7 │ │ │ │ - @ instruction: 0xf924f7ca │ │ │ │ - andcc lr, r1, #212, 14 @ 0x3500000 │ │ │ │ - mvnsle r4, sl, lsl #5 │ │ │ │ - movwcc r9, #6670 @ 0x1a0e │ │ │ │ - @ instruction: 0xd1a3429a │ │ │ │ + @ instruction: 0xf094d050 │ │ │ │ + bls 0x254680 │ │ │ │ + @ instruction: 0x46384639 │ │ │ │ + @ instruction: 0xf0923401 │ │ │ │ + blls 0x293c3c │ │ │ │ + strbeq pc, [r0, #37]! @ 0x25 @ │ │ │ │ + ldrmi r4, [lr], #-1442 @ 0xfffffa5e │ │ │ │ + blls 0x1c91c0 │ │ │ │ + bicsle r2, r5, r0, lsl #22 │ │ │ │ + ldrbmi r9, [r9], -r8, lsl #20 │ │ │ │ + @ instruction: 0xf7da4630 │ │ │ │ + blls 0x313a30 │ │ │ │ + @ instruction: 0xf1b84602 │ │ │ │ + strbmi r0, [r8], -r2, lsl #30 │ │ │ │ + eorsle r6, r0, r9, lsl r8 │ │ │ │ + svceq 0x0003f1b8 │ │ │ │ + @ instruction: 0xf1b8d02a │ │ │ │ + eorle r0, r4, r1, lsl #30 │ │ │ │ + blx 0xff8d1312 │ │ │ │ + ldrtmi r9, [sl], -r5, lsl #22 │ │ │ │ + strbmi r9, [r9], -r3, lsl #16 │ │ │ │ + @ instruction: 0xf7ca9500 │ │ │ │ + @ instruction: 0xe7d4f93f │ │ │ │ + addsmi r3, r3, #67108864 @ 0x4000000 │ │ │ │ + blls 0x4498c8 │ │ │ │ + cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ + @ instruction: 0xd1a14573 │ │ │ │ mcrcs 14, 0, r9, cr15, cr1, {0} │ │ │ │ ldmib sp, {r0, r3, ip, lr, pc}^ │ │ │ │ ldrtmi r2, [r1], -pc, lsl #6 │ │ │ │ - blx 0x13b12e │ │ │ │ - bls 0x411d30 │ │ │ │ + blx 0x13b0fe │ │ │ │ + bls 0x411d00 │ │ │ │ @ instruction: 0xf7f700db │ │ │ │ - andcs pc, r1, r9, lsl #20 │ │ │ │ - svccs 0x0003e5d8 │ │ │ │ + strdcs pc, [r1], -fp │ │ │ │ + svccs 0x0003e5d4 │ │ │ │ mcrge 4, 2, pc, cr6, cr15, {3} @ │ │ │ │ - @ instruction: 0xf094e5d3 │ │ │ │ - ldrb pc, [sl, r1, lsr #24] @ │ │ │ │ - ldc2l 0, cr15, [sl], #592 @ 0x250 │ │ │ │ - @ instruction: 0xf094e7d7 │ │ │ │ - ldrb pc, [r4, r9, lsl #25] @ │ │ │ │ - stc2l 0, cr15, [ip, #-592] @ 0xfffffdb0 │ │ │ │ - @ instruction: 0xf094e7ae │ │ │ │ - @ instruction: 0xe7abfd91 │ │ │ │ - stc2l 0, cr15, [sl, #-592]! @ 0xfffffdb0 │ │ │ │ - @ instruction: 0xf8dde7a8 │ │ │ │ - @ instruction: 0xf10be028 │ │ │ │ - blls 0x397d68 │ │ │ │ - cdpeq 0, 14, cr15, cr0, cr14, {1} │ │ │ │ + @ instruction: 0xf094e5cf │ │ │ │ + ldrb pc, [r9, r9, lsr #24] @ │ │ │ │ + stc2 0, cr15, [r2, #-592] @ 0xfffffdb0 │ │ │ │ + @ instruction: 0xf094e7d6 │ │ │ │ + bfi pc, r1, (invalid: 25:19) @ │ │ │ │ + ldc2l 0, cr15, [r4, #-592] @ 0xfffffdb0 │ │ │ │ + @ instruction: 0xf094e7ad │ │ │ │ + @ instruction: 0xe7aafd99 │ │ │ │ + ldc2l 0, cr15, [r2, #-592]! @ 0xfffffdb0 │ │ │ │ + @ instruction: 0xf8dde7a7 │ │ │ │ + @ instruction: 0xf10bc028 │ │ │ │ + blls 0x397d38 │ │ │ │ + stcleq 0, cr15, [r0], #176 @ 0xb0 │ │ │ │ @ instruction: 0xf47f455b │ │ │ │ - blls 0x380f68 │ │ │ │ - strteq lr, [r2], sl, asr #15 │ │ │ │ - mcrge 5, 1, pc, cr4, cr15, {3} @ │ │ │ │ - ldcne 5, cr14, [r8], #708 @ 0x2c4 │ │ │ │ - @ instruction: 0xf7ca9306 │ │ │ │ - blls 0x2532a0 │ │ │ │ + @ instruction: 0xf8ddaf7d │ │ │ │ + strb lr, [r8, ip, lsr #32] │ │ │ │ + @ instruction: 0xf57f06a2 │ │ │ │ + str sl, [ip, #3619]! @ 0xe23 │ │ │ │ + movwls r1, #23736 @ 0x5cb8 │ │ │ │ + @ instruction: 0xf860f7ca │ │ │ │ + @ instruction: 0xf1b99b05 │ │ │ │ + tstle r7, r0, lsl #30 │ │ │ │ + ldr r4, [r3, -r4, lsl #6]! │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - movwmi sp, #16647 @ 0x4107 │ │ │ │ - @ instruction: 0xf1b9e736 │ │ │ │ - tstle r9, r0, lsl #30 │ │ │ │ - strbteq pc, [r0], #68 @ 0x44 @ │ │ │ │ - stmiacs r0!, {r4, r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - andcs sp, r3, #4 │ │ │ │ - ldrmi r4, [r0], r4, lsl #6 │ │ │ │ - str r9, [r9, -r4, lsl #4]! │ │ │ │ - movwls r9, #26628 @ 0x6804 │ │ │ │ - @ instruction: 0xf830f7ca │ │ │ │ + @ instruction: 0xf044d108 │ │ │ │ + str r0, [sp, -r0, ror #9]! │ │ │ │ + andle r2, r3, r0, ror #17 │ │ │ │ movwmi r2, #17155 @ 0x4303 │ │ │ │ - movwls r4, #18072 @ 0x4698 │ │ │ │ - ldr r9, [pc, -r6, lsl #22] │ │ │ │ - @ instruction: 0xf1b89a09 │ │ │ │ - adcsle r0, r2, pc, lsl #30 │ │ │ │ - strbmi r9, [r1], -r5, lsl #22 │ │ │ │ - blx 0x23b1d8 │ │ │ │ - @ instruction: 0xf7f7f303 │ │ │ │ - @ instruction: 0xe7aaf9b5 │ │ │ │ - andls r9, r4, #196608 @ 0x30000 │ │ │ │ - blx 0xfed511f0 │ │ │ │ - adcle r2, r4, r0, lsl #16 │ │ │ │ - bls 0x1a09e8 │ │ │ │ - beq 0x111610 │ │ │ │ - ldrtmi fp, [r9], r8, lsl #30 │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr6, cr15, {1} │ │ │ │ - strbmi r2, [ip], -r1, lsl #6 │ │ │ │ - ldrtmi r2, [r9], r8, lsl #2 │ │ │ │ - strhls r4, [r4, -fp] │ │ │ │ - @ instruction: 0xf089e658 │ │ │ │ - cdpcs 4, 0, cr0, cr4, cr1, {0} │ │ │ │ - @ instruction: 0xf044bf18 │ │ │ │ - stccs 4, cr0, [r0], {1} │ │ │ │ - stclge 4, cr15, [r7, #-508]! @ 0xfffffe04 │ │ │ │ - andls r9, r6, #196608 @ 0x30000 │ │ │ │ - blx 0xfe5d122c │ │ │ │ - addle r2, r6, r0, lsl #16 │ │ │ │ - strcs r2, [r2, -r8, lsl #4] │ │ │ │ - @ instruction: 0xf10a9204 │ │ │ │ - bls 0x217a2c │ │ │ │ - @ instruction: 0xf04f2304 │ │ │ │ - strls r0, [r5, -r2, lsl #19] │ │ │ │ - vmin.s16 d14, d2, d30 │ │ │ │ - ldclne 12, cr15, [r8], #-308 @ 0xfffffecc │ │ │ │ - @ instruction: 0xf7c99204 │ │ │ │ - strmi pc, [r1], r9, ror #31 │ │ │ │ - @ instruction: 0xf0059803 │ │ │ │ - bls 0x1d3c3c │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - movwcs sl, #8046 @ 0x1f6e │ │ │ │ - @ instruction: 0xf10a2108 │ │ │ │ - b 0x1257a5c │ │ │ │ - adcsmi r0, fp, r9, lsl #18 │ │ │ │ - tstls r4, r0, lsl #8 │ │ │ │ - svccs 0x0002e626 │ │ │ │ - ldcne 0, cr13, [r8], #84 @ 0x54 │ │ │ │ - @ instruction: 0xf7c99206 │ │ │ │ - pkhtbmi pc, r1, r1, asr #31 @ │ │ │ │ - @ instruction: 0xf0059803 │ │ │ │ - stmdacs r0, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0057f43f │ │ │ │ - andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ - beq 0x1116ac │ │ │ │ - b 0x1279a98 │ │ │ │ - bls 0x2176b0 │ │ │ │ + @ instruction: 0xe7274698 │ │ │ │ + @ instruction: 0xf7ca4618 │ │ │ │ + movwcs pc, #14411 @ 0x384b @ │ │ │ │ + ldrmi r4, [r8], r4, lsl #6 │ │ │ │ + @ instruction: 0xf8dde720 │ │ │ │ + ldrbmi r8, [sl], -r4, lsr #32 │ │ │ │ + svceq 0x000ff1b8 │ │ │ │ + blls 0x209460 │ │ │ │ + stmdals r3, {r0, r6, r9, sl, lr} │ │ │ │ + vpmax.u8 d15, d3, d6 │ │ │ │ + @ instruction: 0xf9a8f7f7 │ │ │ │ + stmdals r3, {r0, r1, r3, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0059204 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + cdpcs 0, 0, cr13, cr1, cr5, {5} │ │ │ │ + @ instruction: 0xf10a9a04 │ │ │ │ + svclt 0x00080a01 │ │ │ │ + @ instruction: 0xf43f46b9 │ │ │ │ + movwcs sl, #7766 @ 0x1e56 │ │ │ │ + tstcs r8, ip, asr #12 │ │ │ │ + ldrhtmi r4, [fp], r9 │ │ │ │ + ldrb r9, [r8], -r4, lsl #2 │ │ │ │ + streq pc, [r1], #-137 @ 0xffffff77 │ │ │ │ + svclt 0x00182e04 │ │ │ │ + streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ + @ instruction: 0xf47f2c00 │ │ │ │ + stmdals r3, {r2, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf0059206 │ │ │ │ + stmdacs r0, {r0, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + andcs sp, r8, #135 @ 0x87 │ │ │ │ + andls r2, r4, #524288 @ 0x80000 │ │ │ │ + beq 0x11161c │ │ │ │ + movwcs r9, #18950 @ 0x4a06 │ │ │ │ + stmibeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ + ldrt r9, [lr], -r5, lsl #14 │ │ │ │ + stc2l 2, cr15, [r6], #-72 @ 0xffffffb8 │ │ │ │ + andls r1, r4, #120, 24 @ 0x7800 │ │ │ │ + @ instruction: 0xf804f7ca │ │ │ │ + stmdals r3, {r0, r7, r9, sl, lr} │ │ │ │ + blx 0x1f51228 │ │ │ │ + stmdacs r0, {r2, r9, fp, ip, pc} │ │ │ │ + svcge 0x006ff43f │ │ │ │ + tstcs r8, r1, lsl #6 │ │ │ │ + beq 0x11164c │ │ │ │ + stmdbeq r9, {r0, r1, r2, r6, r9, fp, sp, lr, pc} │ │ │ │ strcs r4, [r0], #-187 @ 0xffffff45 │ │ │ │ - andcs lr, r3, lr, lsl #12 │ │ │ │ - @ instruction: 0xf7c99204 │ │ │ │ - selmi pc, r1, fp @ │ │ │ │ - @ instruction: 0xf0059803 │ │ │ │ - bls 0x1d3be0 │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - tstcs r8, r0, asr #30 │ │ │ │ - beq 0x1116d8 │ │ │ │ - stmdbeq r2, {r0, r3, r6, ip, sp, lr, pc} │ │ │ │ - strcs r4, [r0], #-1587 @ 0xfffff9cd │ │ │ │ - tstls r4, r5, lsl #14 │ │ │ │ - svclt 0x0000e5f8 │ │ │ │ + strt r9, [r6], -r4, lsl #2 │ │ │ │ + andsle r2, r5, r2, lsl #30 │ │ │ │ + andls r1, r6, #184, 24 @ 0xb800 │ │ │ │ + @ instruction: 0xffecf7c9 │ │ │ │ + stmdals r3, {r0, r7, r9, sl, lr} │ │ │ │ + blx 0x1951258 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + movwcs sl, #8024 @ 0x1f58 │ │ │ │ + @ instruction: 0xf10a2208 │ │ │ │ + andls r0, r4, #4096 @ 0x1000 │ │ │ │ + stmdbeq r9, {r0, r1, r2, r6, r9, fp, sp, lr, pc} │ │ │ │ + adcsmi r9, fp, r6, lsl #20 │ │ │ │ + str r2, [lr], -r0, lsl #8 │ │ │ │ + andls r2, r4, #3 │ │ │ │ + @ instruction: 0xffd6f7c9 │ │ │ │ + stmdals r3, {r0, r7, r9, sl, lr} │ │ │ │ + blx 0x13d1284 │ │ │ │ + stmdacs r0, {r2, r9, fp, ip, pc} │ │ │ │ + svcge 0x0041f43f │ │ │ │ + @ instruction: 0xf10a2108 │ │ │ │ + @ instruction: 0xf0490a01 │ │ │ │ + ldrtmi r0, [r3], -r2, lsl #18 │ │ │ │ + strls r2, [r5, -r0, lsl #8] │ │ │ │ + ldrb r9, [r8, #260]! @ 0x104 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ - addlt r4, ip, r9, asr #21 │ │ │ │ + addlt r4, ip, lr, lsl #21 │ │ │ │ cmnpvs r1, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwvs pc, #1743 @ 0x6cf @ │ │ │ │ andls r6, fp, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ vst4.8 {d20-d23}, [pc], fp │ │ │ │ @ instruction: 0xf6cf6251 │ │ │ │ strcs r4, [r0, #-512] @ 0xfffffe00 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ stmib sp, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ stmib sp, {r2, r8, sl, ip, lr}^ │ │ │ │ stmib sp, {r1, r2, r8, sl, ip, lr}^ │ │ │ │ strls r5, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - andshi pc, pc, #0 │ │ │ │ + andshi pc, lr, #0 │ │ │ │ vst2.8 {d29-d30}, [pc :256], lr │ │ │ │ @ instruction: 0xf6cf6240 │ │ │ │ addsmi r4, r3, #0, 4 │ │ │ │ - mvnhi pc, r0 │ │ │ │ + bicshi pc, pc, r0 │ │ │ │ addhi pc, r2, r0, lsl #4 │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vst4. {d24-d27}, [pc :256], r0 │ │ │ │ + vst4. {d24-d27}, [pc :256], r3 │ │ │ │ @ instruction: 0xf6cf6201 │ │ │ │ addsmi r4, r3, #0, 4 │ │ │ │ sbcshi pc, r8, r0, asr #32 │ │ │ │ orrsvc pc, r8, #1 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - addhi pc, r4, #0 │ │ │ │ + addhi pc, r3, #0 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ sbchi pc, lr, r0, asr #32 │ │ │ │ @ instruction: 0xf7f7a804 │ │ │ │ - eoreq pc, r2, #704512 @ 0xac000 │ │ │ │ + eoreq pc, r2, #507904 @ 0x7c000 │ │ │ │ sbchi pc, r8, r0, lsl #2 │ │ │ │ ldmibvs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x0070f413 │ │ │ │ sbchi pc, r2, r0 │ │ │ │ strne lr, [r4], #-2525 @ 0xfffff623 │ │ │ │ tstls r1, r6, lsl #10 │ │ │ │ - blls 0x226c30 │ │ │ │ + blls 0x226bfc │ │ │ │ vrhadd.s8 d18, d11, d7 │ │ │ │ - vmlal.s , d0, d1[1] │ │ │ │ + vrshr.s64 q11, , #64 │ │ │ │ strls r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ andpl lr, r2, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7f99a07 │ │ │ │ ldrsbt pc, [r0], r9 @ │ │ │ │ subsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vrhadd.s8 q4, q0, q14 │ │ │ │ - vst4.8 {d24,d26,d28,d30}, [pc :256], r1 │ │ │ │ + vst4.8 {d24,d26,d28,d30}, [pc :256], r2 │ │ │ │ @ instruction: 0xf6cf6200 │ │ │ │ addsmi r6, r3, #0, 4 │ │ │ │ vst4.16 {d29-d32}, [pc :128]! │ │ │ │ @ instruction: 0xf6cf6201 │ │ │ │ addsmi r6, r3, #0, 4 │ │ │ │ addshi pc, sl, r0, asr #32 │ │ │ │ bicsvc pc, r0, #17 │ │ │ │ - addhi pc, ip, #0 │ │ │ │ + addhi pc, fp, #0 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ addshi pc, r2, r0, asr #32 │ │ │ │ vmull.u8 q8, d17, d10 │ │ │ │ @ instruction: 0xf0023303 │ │ │ │ tstmi sl, #16, 4 │ │ │ │ andls r0, r8, #-1342177268 @ 0xb000000c │ │ │ │ addhi pc, r8, r0, asr #2 │ │ │ │ @@ -136251,835 +136238,834 @@ │ │ │ │ vabal.u8 q8, d4, d2 │ │ │ │ vmla.f q8, q10, d0[0] │ │ │ │ movwmi r1, #54912 @ 0xd680 │ │ │ │ streq pc, [r7], #-4 │ │ │ │ strls r2, [r0], #-262 @ 0xfffffefa │ │ │ │ strbeq lr, [r5, #-2630] @ 0xfffff5ba │ │ │ │ strls r9, [r1, #-258] @ 0xfffffefe │ │ │ │ - strtne pc, [r5], #-1611 @ 0xfffff9b5 │ │ │ │ + ldrbeq pc, [r9], #1611 @ 0x64b @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f99403 │ │ │ │ rsb pc, r4, sp, lsl #27 │ │ │ │ subvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xd0534293 │ │ │ │ subsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xd1574293 │ │ │ │ @ instruction: 0xf004a804 │ │ │ │ @ instruction: 0xf7f774d8 │ │ │ │ - @ instruction: 0xf5b4f8b3 │ │ │ │ + @ instruction: 0xf5b4f8a7 │ │ │ │ ldmib sp, {r8, r9, sl, fp, ip}^ │ │ │ │ ldmib sp, {r2, r8, r9, sl, ip}^ │ │ │ │ @ instruction: 0xf0003206 │ │ │ │ - @ instruction: 0xf5b48290 │ │ │ │ + @ instruction: 0xf5b4828e │ │ │ │ @ instruction: 0xf0000f20 │ │ │ │ - stccs 1, cr8, [r0], {168} @ 0xa8 │ │ │ │ + stccs 1, cr8, [r0], {167} @ 0xa7 │ │ │ │ ldcvs 1, cr13, [r0, #-272]! @ 0xfffffef0 │ │ │ │ @ instruction: 0xf4106980 │ │ │ │ eorsle r0, pc, r0, ror pc @ │ │ │ │ - bl 0xff0fa470 │ │ │ │ + bl 0xff0fa43c │ │ │ │ ldrtmi r0, [r0], -r1, asr #3 │ │ │ │ - @ instruction: 0xf64b9700 │ │ │ │ - vaddhn.i16 d16, q0, │ │ │ │ + vabd.s8 d25, d11, d0 │ │ │ │ + @ instruction: 0xf2c074b9 │ │ │ │ strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xfedd3458 │ │ │ │ + blx 0xfead3424 │ │ │ │ vmvn.i32 d30, #147 @ 0x00000093 │ │ │ │ - blcs 0xaa38c │ │ │ │ - andhi pc, r4, #0 │ │ │ │ + blcs 0xaa358 │ │ │ │ + andhi pc, r3, #0 │ │ │ │ @ instruction: 0xd12b2b01 │ │ │ │ - andcs r0, r2, #4915200 @ 0x4b0000 │ │ │ │ - @ instruction: 0xf0039506 │ │ │ │ - @ instruction: 0xf0010310 │ │ │ │ - andls r0, sl, #62914560 @ 0x3c00000 │ │ │ │ - @ instruction: 0x432b08e2 │ │ │ │ + vmul.i q8, , d3[2] │ │ │ │ + @ instruction: 0xf0034203 │ │ │ │ + strls r0, [r6, #-784] @ 0xfffffcf0 │ │ │ │ + stceq 3, cr4, [r2], #76 @ 0x4c │ │ │ │ + movwls r2, #34050 @ 0x8502 │ │ │ │ + stmdaeq r3!, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ - vsubw.u8 , q2, d7 │ │ │ │ - stmdbge r4, {r0, r1, r8, r9, lr} │ │ │ │ - stceq 3, cr4, [r3], #104 @ 0x68 │ │ │ │ - @ instruction: 0xf0039208 │ │ │ │ + stmdbge r4, {r1, r3, r5, r8, r9, lr} │ │ │ │ + @ instruction: 0xf0039209 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - tstmi r3, #805306368 @ 0x30000000 │ │ │ │ - andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - stmib sp, {r7, sl, ip}^ │ │ │ │ - @ instruction: 0xf7f92404 │ │ │ │ + andls r5, r4, #268435456 @ 0x10000000 │ │ │ │ + addne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], #-4 @ 0x95494 │ │ │ │ + andls r4, r5, #-1946157056 @ 0x8c000000 │ │ │ │ + @ instruction: 0xf7f99307 │ │ │ │ and pc, sl, r5, lsr #27 │ │ │ │ vqdmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0x400b13b0 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ - rsbhi pc, sp, #0 │ │ │ │ - blmi 0x115d4ec │ │ │ │ - blls 0x36f558 │ │ │ │ + rsbhi pc, fp, #0 │ │ │ │ + blmi 0x29d4b8 │ │ │ │ + blls 0x36f524 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ - andlt r8, ip, r6, ror #5 │ │ │ │ + andlt r8, ip, r5, ror #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - stmdaeq sl, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ - strpl pc, [r0, -r1, asr #7] │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - b 0x1457844 │ │ │ │ - @ instruction: 0xf0014891 │ │ │ │ - @ instruction: 0xf003010f │ │ │ │ - b 0x1116164 │ │ │ │ - vabal.u8 q8, d4, d1 │ │ │ │ - @ instruction: 0xf0084203 │ │ │ │ - b 0x1157570 │ │ │ │ - @ instruction: 0xf3c40902 │ │ │ │ - b 0x12a2144 │ │ │ │ - strcc r0, [r1, -r3, lsl #16] │ │ │ │ - bne 0xfe0d2450 │ │ │ │ - strhi lr, [r8, -sp, asr #19] │ │ │ │ - @ instruction: 0xf10002a3 │ │ │ │ - eoreq r8, r0, #88, 2 │ │ │ │ - ldcvs 5, cr13, [r2, #-816]! @ 0xfffffcd0 │ │ │ │ - svceq 0x001b6953 │ │ │ │ - svccs 0x0001d0c8 │ │ │ │ - addshi pc, fp, #0 │ │ │ │ - b 0x12f05a8 │ │ │ │ - b 0x1156178 │ │ │ │ - @ instruction: 0xf0120308 │ │ │ │ - tstle r1, lr, lsl #30 │ │ │ │ - ldrtle r0, [fp], #1753 @ 0x6d9 │ │ │ │ - svceq 0x0003ea1a │ │ │ │ - @ instruction: 0x4630d1b8 │ │ │ │ - @ instruction: 0xf8e2f005 │ │ │ │ - @ instruction: 0xf08db3d0 │ │ │ │ - @ instruction: 0xf1c7ff5d │ │ │ │ - tstcs r2, #8, 4 @ 0x80000000 │ │ │ │ - streq pc, [r1], -sl, lsl #2 │ │ │ │ - vrsubhn.i16 d20, q10, q1 │ │ │ │ - rscseq r6, r6, r0, lsl #8 │ │ │ │ - vqdmulh.s d15, d2, d3 │ │ │ │ - mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ - orrscs pc, r5, #192, 4 │ │ │ │ - rsbvc pc, r8, #2097152 @ 0x200000 │ │ │ │ - @ instruction: 0xf0926819 │ │ │ │ - strbmi pc, [r1], -fp, ror #16 @ │ │ │ │ - vhadd.s8 d18, d9, d1 │ │ │ │ - vmlal.s , d0, d1[4] │ │ │ │ - vhsub.s8 d16, d9, d8 │ │ │ │ - vrsra.s64 d21, d25, #64 │ │ │ │ - addmi r0, r7, #8, 6 @ 0x20000000 │ │ │ │ - @ instruction: 0x4690bf14 │ │ │ │ - @ instruction: 0xf7d94698 │ │ │ │ - @ instruction: 0x4649fffd │ │ │ │ - andcs r4, r1, r7, lsl #12 │ │ │ │ - @ instruction: 0xfff8f7d9 │ │ │ │ - strmi r4, [r5], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf7d92001 │ │ │ │ - usub8mi pc, r3, r3 @ │ │ │ │ - strtmi r4, [r9], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf8cd4638 │ │ │ │ - strls r8, [r2], #-12 │ │ │ │ - strvs lr, [r0], -sp, asr #19 │ │ │ │ - @ instruction: 0xff8cf0a0 │ │ │ │ - ldrb r2, [r8, -r1]! │ │ │ │ + svclt 0x000087f0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - subsvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ - andvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ - @ instruction: 0xf47f4293 │ │ │ │ - stmiaeq fp, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ - vmull.u8 q8, d17, d10 │ │ │ │ - @ instruction: 0xf0011740 │ │ │ │ - @ instruction: 0xf003050f │ │ │ │ + vmul.i q8, , d2[2] │ │ │ │ + @ instruction: 0xf0025700 │ │ │ │ + stmiaeq fp, {r4, r9}^ │ │ │ │ + ldmmi r1, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ + tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + ldmdaeq r0, {r3, ip, sp, lr, pc} │ │ │ │ + stmdbeq r2, {r0, r1, r6, r9, fp, sp, lr, pc} │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ + vabdl.u8 , d4, d1 │ │ │ │ + stmib sp, {r7, r9, fp, ip}^ │ │ │ │ + adceq r8, r3, #8, 14 @ 0x200000 │ │ │ │ + cmpphi r4, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ + strble r0, [r9, #544] @ 0x220 │ │ │ │ + ldmdbvs r3, {r1, r4, r5, r8, sl, fp, sp, lr}^ │ │ │ │ + sbcle r0, r5, fp, lsl pc │ │ │ │ + @ instruction: 0xf0002f01 │ │ │ │ + ldcvs 2, cr8, [r2], {151} @ 0x97 │ │ │ │ + movweq lr, #23113 @ 0x5a49 │ │ │ │ + movweq lr, #35395 @ 0x8a43 │ │ │ │ + svceq 0x000ef012 │ │ │ │ + ldrbeq sp, [r9], r1, lsl #2 │ │ │ │ + b 0x74a824 │ │ │ │ + @ instruction: 0xd1b50f03 │ │ │ │ + @ instruction: 0xf0054630 │ │ │ │ + bicslt pc, r0, #14483456 @ 0xdd0000 │ │ │ │ + @ instruction: 0xff64f08d │ │ │ │ + andeq pc, r8, #-1073741775 @ 0xc0000031 │ │ │ │ + @ instruction: 0xf10a2312 │ │ │ │ + strmi r0, [r2], r1, lsl #12 │ │ │ │ + strvs pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ + blx 0x155942 │ │ │ │ + vhsub.s8 d31, d7, d2 │ │ │ │ + vrsra.s64 q8, q8, #64 │ │ │ │ + @ instruction: 0xf6022395 │ │ │ │ + ldmdavs r9, {r3, r5, r6, r9, ip, sp, lr} │ │ │ │ + @ instruction: 0xf872f092 │ │ │ │ + andcs r4, r1, r1, asr #12 │ │ │ │ + andspl pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r8, #192, 4 │ │ │ │ + msrpl SPSR_fsc, #-1879048188 @ 0x90000004 │ │ │ │ + movweq pc, #33472 @ 0x82c0 @ │ │ │ │ + svclt 0x00144287 │ │ │ │ + @ instruction: 0x46984690 │ │ │ │ + @ instruction: 0xfff6f7d9 │ │ │ │ + strmi r4, [r7], -r9, asr #12 │ │ │ │ + @ instruction: 0xf7d92001 │ │ │ │ + qsub8mi pc, r9, r1 @ │ │ │ │ + andcs r4, r1, r5, lsl #12 │ │ │ │ + @ instruction: 0xffecf7d9 │ │ │ │ + @ instruction: 0x46024653 │ │ │ │ + ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ + andhi pc, ip, sp, asr #17 │ │ │ │ + stmib sp, {r1, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf0a06600 │ │ │ │ + mulcs r1, r3, pc @ │ │ │ │ + vst1.16 {d30}, [pc :256], r5 │ │ │ │ + @ instruction: 0xf6cf6251 │ │ │ │ + addsmi r6, r3, #0, 4 │ │ │ │ + svcge 0x006ef47f │ │ │ │ + vmul.i q8, , d3[2] │ │ │ │ + @ instruction: 0xf0034203 │ │ │ │ vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - @ instruction: 0xf0024103 │ │ │ │ - movwmi r0, #45584 @ 0xb210 │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ - @ instruction: 0xf004430a │ │ │ │ - @ instruction: 0xf5b171d8 │ │ │ │ - b 0x145d234 │ │ │ │ - andls r1, r8, #148, 8 @ 0x94000000 │ │ │ │ - cmnphi r4, r0 @ p-variant is OBSOLETE │ │ │ │ + tstmi r3, #12582912 @ 0xc00000 │ │ │ │ + stmibeq pc, {r1, r3, r7, sl, fp} @ │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + bicsvc pc, r8, r1 │ │ │ │ + @ instruction: 0xf5b1432a │ │ │ │ + @ instruction: 0xf0041f00 │ │ │ │ + andls r0, r8, #62914560 @ 0x3c00000 │ │ │ │ + strbne pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ + cmnphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0000f5b1 │ │ │ │ svcge 0x0052f47f │ │ │ │ stmibvs r9, {r0, r8, sl, fp, sp, lr} │ │ │ │ svcvs 0x0070f011 │ │ │ │ svcge 0x004cf43f │ │ │ │ - streq pc, [r1], #-4 │ │ │ │ - strls r9, [r0, #-1793] @ 0xfffff8ff │ │ │ │ - strbeq lr, [r4], #-2820 @ 0xfffff4fc │ │ │ │ - @ instruction: 0xf6490061 │ │ │ │ - @ instruction: 0xf2c014d9 │ │ │ │ - strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x9d3644 │ │ │ │ + tstpeq r1, r7 @ p-variant is OBSOLETE │ │ │ │ + strls r9, [r0, #-1025] @ 0xfffffbff │ │ │ │ + strne pc, [sp], #1609 @ 0x649 │ │ │ │ + streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ + cmpeq r1, r1, lsl #22 │ │ │ │ + subeq r9, r9, r2, lsl #8 │ │ │ │ + blx 0x6d3610 │ │ │ │ stmiaeq fp, {r0, r2, r3, r4, r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - vmull.u8 q8, d17, d10 │ │ │ │ - @ instruction: 0xf0011740 │ │ │ │ - @ instruction: 0xf003050f │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - @ instruction: 0xf0024103 │ │ │ │ - movwmi r0, #45584 @ 0xb210 │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ - @ instruction: 0xf004430a │ │ │ │ - @ instruction: 0xf5b171d8 │ │ │ │ - b 0x145d298 │ │ │ │ - andls r1, r8, #148, 8 @ 0x94000000 │ │ │ │ - cmnphi ip, r0 @ p-variant is OBSOLETE │ │ │ │ - svceq 0x0000f5b1 │ │ │ │ - addshi pc, r4, r0 │ │ │ │ - @ instruction: 0xf47f2900 │ │ │ │ - stcvs 15, cr10, [r1, #-116] @ 0xffffff8c │ │ │ │ - @ instruction: 0xf4116989 │ │ │ │ - @ instruction: 0xf43f0f70 │ │ │ │ - @ instruction: 0xf004af17 │ │ │ │ - strls r0, [r1, -r1, lsl #8] │ │ │ │ - bl 0x1baac4 │ │ │ │ - rsbeq r0, r1, r4, asr #8 │ │ │ │ - strne pc, [r5], #1611 @ 0x64b │ │ │ │ + andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + tstmi r3, #2310144 @ 0x234000 │ │ │ │ + @ instruction: 0xf0020c8a │ │ │ │ + vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ + movwmi r3, #41219 @ 0xa103 │ │ │ │ + bicsvc pc, r8, r4 │ │ │ │ + streq pc, [pc, -r4] │ │ │ │ + svcne 0x0000f5b1 │ │ │ │ + strbne pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ + @ instruction: 0xf0009208 │ │ │ │ + @ instruction: 0xf5b1817b │ │ │ │ + @ instruction: 0xf0000f00 │ │ │ │ + stmdbcs r0, {r2, r4, r7, pc} │ │ │ │ + svcge 0x001ef47f │ │ │ │ + stmibvs r9, {r0, r8, sl, fp, sp, lr} │ │ │ │ + svceq 0x0070f411 │ │ │ │ + svcge 0x0018f43f │ │ │ │ + streq pc, [r1, #-5] │ │ │ │ + strls r9, [r0, -r1, lsl #8] │ │ │ │ + ldrtne pc, [r9], #-1611 @ 0xfffff9b5 @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0xf7f69402 │ │ │ │ - str pc, [r8, -r9, lsl #19] │ │ │ │ - stmiaeq r3!, {r0, r3, r6, fp}^ │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - stceq 0, cr15, [pc], {4} │ │ │ │ - @ instruction: 0xf0030ca2 │ │ │ │ - smlaldcs r0, r0, r0, r3 @ │ │ │ │ - ldrne pc, [r0, r0, asr #5]! │ │ │ │ - @ instruction: 0x0c0cea41 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ - @ instruction: 0xf0024027 │ │ │ │ - movwmi r0, #45584 @ 0xb210 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strbeq lr, [r5, #-2821] @ 0xfffff4fb │ │ │ │ + rsbeq r9, r9, r2, lsl #8 │ │ │ │ + @ instruction: 0xf97ef7f6 │ │ │ │ + stmdaeq r9, {r0, r3, r8, r9, sl, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf0010ca2 │ │ │ │ + @ instruction: 0xf0040110 │ │ │ │ + stmiaeq r3!, {r0, r1, r2, r3, sl, fp}^ │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + vqdmlsl.s q9, d0, d0[0] │ │ │ │ + b 0x10db57c │ │ │ │ + vmull.u8 q8, d4, d12 │ │ │ │ + eormi r3, r7, r3, lsl #2 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + vsubw.u8 q10, q2, d10 │ │ │ │ + cmpcs r0, r3, lsl #8 │ │ │ │ + smlawteq r0, r0, r2, pc @ │ │ │ │ + addmi r4, pc, #-1946157056 @ 0x8c000000 │ │ │ │ + tstphi sp, r0 @ p-variant is OBSOLETE │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ - @ instruction: 0x43220120 │ │ │ │ - @ instruction: 0xf000428f │ │ │ │ - cmpcs r0, lr, lsl r1 │ │ │ │ - asreq pc, r0, #5 @ │ │ │ │ - eorsle r4, r4, pc, lsl #5 │ │ │ │ - @ instruction: 0xf47f2f40 │ │ │ │ - stcvs 14, cr10, [r1, #-908] @ 0xfffffc74 │ │ │ │ - @ instruction: 0xf4116989 │ │ │ │ - @ instruction: 0xf43f0f70 │ │ │ │ - ldrdcs sl, [r7, -sp] │ │ │ │ - @ instruction: 0xf8cd9501 │ │ │ │ - vhadd.s8 d28, d11, d0 │ │ │ │ - vaddhn.i16 d23, q8, │ │ │ │ - strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf952f7f6 │ │ │ │ - stmdage r4, {r0, r4, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ - ldrbvc pc, [r8], #4 @ │ │ │ │ - @ instruction: 0xff2cf7f6 │ │ │ │ - svcne 0x0000f5b4 │ │ │ │ - mcrge 4, 6, pc, cr8, cr15, {3} @ │ │ │ │ - ldmibvs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ - svceq 0x00f0f013 │ │ │ │ - mcrge 4, 6, pc, cr2, cr15, {1} @ │ │ │ │ - strne lr, [r4], #-2525 @ 0xfffff623 │ │ │ │ - blls 0x22702c │ │ │ │ - eoreq pc, r1, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r8, #192, 4 │ │ │ │ - stmib sp, {sl, ip, pc}^ │ │ │ │ - bl 0xff0e9f80 │ │ │ │ - bls 0x255e84 │ │ │ │ - @ instruction: 0xf998f7f6 │ │ │ │ - stcvs 6, cr14, [r1, #-708] @ 0xfffffd3c │ │ │ │ - @ instruction: 0xf0116989 │ │ │ │ - @ instruction: 0xf43f6f70 │ │ │ │ - smlatbcs r7, fp, lr, sl │ │ │ │ - @ instruction: 0xf8cd9501 │ │ │ │ - vhadd.s8 d28, d9, d0 │ │ │ │ - vmls.i d22, d16, d1[0] │ │ │ │ - strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf986f7f6 │ │ │ │ - ldcvs 6, cr14, [r0, #-636]! @ 0xfffffd84 │ │ │ │ - @ instruction: 0xf0106980 │ │ │ │ - @ instruction: 0xf43f6f70 │ │ │ │ - bl 0xff10121c │ │ │ │ - ldrtmi r0, [r0], -r1, asr #3 │ │ │ │ - vrshl.s8 d25, d1, d9 │ │ │ │ - vmls.i d23, d16, d1[2] │ │ │ │ - strls r0, [r0, -r8, lsl #8] │ │ │ │ + addmi r0, pc, #160, 2 @ 0x28 │ │ │ │ + svccs 0x0040d034 │ │ │ │ + mcrge 4, 7, pc, cr4, cr15, {3} @ │ │ │ │ + stmibvs r9, {r0, r8, sl, fp, sp, lr} │ │ │ │ + svceq 0x0070f411 │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr14, cr15, {1} │ │ │ │ + strls r2, [r1, #-263] @ 0xfffffef9 │ │ │ │ + andgt pc, r0, sp, asr #17 │ │ │ │ + ldrbvc pc, [r9], #-587 @ 0xfffffdb5 @ │ │ │ │ + streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f69402 │ │ │ │ - @ instruction: 0xe68cf973 │ │ │ │ + ldrb pc, [r2], r7, asr #18 @ │ │ │ │ + @ instruction: 0xf004a804 │ │ │ │ + @ instruction: 0xf7f674d8 │ │ │ │ + @ instruction: 0xf5b4ff21 │ │ │ │ + @ instruction: 0xf47f1f00 │ │ │ │ + ldcvs 14, cr10, [r3, #-804]! @ 0xfffffcdc │ │ │ │ + @ instruction: 0xf013699b │ │ │ │ + @ instruction: 0xf43f0ff0 │ │ │ │ + ldmib sp, {r0, r1, r6, r7, r9, sl, fp, sp, pc}^ │ │ │ │ + ldrtmi r1, [r0], -r4, lsl #8 │ │ │ │ + vqdmulh.s d25, d9, d6 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + strls r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ + andpl lr, r1, #3358720 @ 0x334000 │ │ │ │ + biceq lr, r1, r1, asr #23 │ │ │ │ + @ instruction: 0xf7f69a07 │ │ │ │ + ldrt pc, [r2], sp, lsl #19 @ │ │ │ │ stmibvs r9, {r0, r8, sl, fp, sp, lr} │ │ │ │ svcvs 0x0070f011 │ │ │ │ - mcrge 4, 4, pc, cr6, cr15, {1} @ │ │ │ │ - streq pc, [r1], #-4 │ │ │ │ - strls r9, [r0, #-1793] @ 0xfffff8ff │ │ │ │ - strbeq lr, [r4], #-2820 @ 0xfffff4fc │ │ │ │ - @ instruction: 0xf6490061 │ │ │ │ - vaddhn.i16 d17, q0, │ │ │ │ - strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf95ef7f6 │ │ │ │ - stcvs 6, cr14, [r2, #-476] @ 0xfffffe24 │ │ │ │ - svceq 0x001b6953 │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr2, cr15, {1} │ │ │ │ - strbpl pc, [r1], #964 @ 0x3c4 @ │ │ │ │ - @ instruction: 0xf0402f01 │ │ │ │ - blvs 0xfe575cb4 │ │ │ │ - svcvs 0x0070f413 │ │ │ │ - teqphi r4, r0 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf4036c53 │ │ │ │ - blcc 0x965e0 │ │ │ │ - movwcs fp, #7960 @ 0x1f18 │ │ │ │ - @ instruction: 0xf43f2b00 │ │ │ │ - strls sl, [r1], #-3679 @ 0xfffff1a1 │ │ │ │ - strcs r4, [r7], #-1611 @ 0xfffff9b5 │ │ │ │ - strls r4, [r2], #-1602 @ 0xfffff9be │ │ │ │ - biceq lr, sl, sl, asr #23 │ │ │ │ - strls r4, [r0, #-1584] @ 0xfffff9d0 │ │ │ │ - strbtvs pc, [r5], #587 @ 0x24b @ │ │ │ │ + mcrge 4, 5, pc, cr12, cr15, {1} @ │ │ │ │ + strls r2, [r1, #-263] @ 0xfffffef9 │ │ │ │ + andgt pc, r0, sp, asr #17 │ │ │ │ + ldrbtvs pc, [r5], #-585 @ 0xfffffdb7 @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0xf7f99403 │ │ │ │ - @ instruction: 0xe64efb77 │ │ │ │ - vmull.u8 q8, d20, d18 │ │ │ │ - @ instruction: 0xf0023303 │ │ │ │ - vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ - tstmi sl, #192, 12 @ 0xc000000 │ │ │ │ - @ instruction: 0x0c230949 │ │ │ │ - @ instruction: 0xf01409e5 │ │ │ │ - @ instruction: 0xf0400740 │ │ │ │ - andls r8, r7, #207 @ 0xcf │ │ │ │ - @ instruction: 0xf0010062 │ │ │ │ - subseq r0, fp, r1, lsl #2 │ │ │ │ - andseq pc, lr, #2 │ │ │ │ - streq pc, [r1, #-5] │ │ │ │ - @ instruction: 0xf003430a │ │ │ │ - stmdbge r4, {r1, r2, r3, r4, r8, r9} │ │ │ │ - strls r4, [r8, -fp, lsr #6] │ │ │ │ - stmib sp, {r2, r9, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f62305 │ │ │ │ - strt pc, [sl], -r7, ror #23 │ │ │ │ - vmul.i q8, , d3[2] │ │ │ │ - @ instruction: 0xf0034503 │ │ │ │ - andcs r0, r1, #16, 6 @ 0x40000000 │ │ │ │ - movwls r4, #33579 @ 0x832b │ │ │ │ - andls r0, sl, #41728 @ 0xa300 │ │ │ │ - @ instruction: 0xf3c4a904 │ │ │ │ - @ instruction: 0xf0033203 │ │ │ │ - tstmi r3, #16, 6 @ 0x40000000 │ │ │ │ - andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - andls r1, r4, #64, 6 │ │ │ │ - addne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0x958c8 │ │ │ │ - movwcs lr, #22989 @ 0x59cd │ │ │ │ - @ instruction: 0xf7f99407 │ │ │ │ - str pc, [sl], -r5, lsr #23 │ │ │ │ - vmull.u8 q8, d17, d10 │ │ │ │ - @ instruction: 0xf0023303 │ │ │ │ - vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ - tstmi sl, #0, 14 │ │ │ │ - strbeq pc, [r0], r1, asr #7 @ │ │ │ │ - stmdbeq r9, {r0, r1, r5, sl, fp}^ │ │ │ │ - @ instruction: 0xf01409e5 │ │ │ │ - andls r0, r8, #64, 24 @ 0x4000 │ │ │ │ + @ instruction: 0xf7f69402 │ │ │ │ + @ instruction: 0xe6a0f97b │ │ │ │ + stmibvs r0, {r4, r5, r8, sl, fp, sp, lr} │ │ │ │ + svcvs 0x0070f010 │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr10, cr15, {1} │ │ │ │ + biceq lr, r1, r1, asr #23 │ │ │ │ + strls r4, [r1, #-1584] @ 0xfffff9d0 │ │ │ │ + ldrbtvc pc, [sp], #-585 @ 0xfffffdb7 @ │ │ │ │ + streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ + strls r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ + @ instruction: 0xf968f7f6 │ │ │ │ + stcvs 6, cr14, [r1, #-564] @ 0xfffffdcc │ │ │ │ + @ instruction: 0xf0116989 │ │ │ │ + @ instruction: 0xf43f6f70 │ │ │ │ + @ instruction: 0xf005ae87 │ │ │ │ + strls r0, [r1], #-1281 @ 0xfffffaff │ │ │ │ + @ instruction: 0xf6499700 │ │ │ │ + @ instruction: 0xf2c004dd │ │ │ │ + bl 0x1d67d8 │ │ │ │ + strls r0, [r2], #-1349 @ 0xfffffabb │ │ │ │ + @ instruction: 0xf7f60069 │ │ │ │ + @ instruction: 0xe678f953 │ │ │ │ + ldmdbvs r3, {r1, r8, sl, fp, sp, lr}^ │ │ │ │ + @ instruction: 0xf43f0f1b │ │ │ │ + vmov.i64 q13, #0xffff00000000ffff │ │ │ │ + svccs 0x000154c1 │ │ │ │ + msrhi CPSR_fc, r0, asr #32 │ │ │ │ + @ instruction: 0xf4136b93 │ │ │ │ + @ instruction: 0xf0006f70 │ │ │ │ + mrrcvs 1, 3, r8, r3, cr4 │ │ │ │ + cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ + svclt 0x00183b00 │ │ │ │ + blcs 0x9e3f4 │ │ │ │ + mcrge 4, 3, pc, cr0, cr15, {1} @ │ │ │ │ + strbmi r9, [fp], -r1, lsl #8 │ │ │ │ + strbmi r2, [r2], -r7, lsl #8 │ │ │ │ + bl 0xff33a808 │ │ │ │ + ldrtmi r0, [r0], -sl, asr #3 │ │ │ │ + vrshl.s8 d25, d0, d11 │ │ │ │ + @ instruction: 0xf2c06499 │ │ │ │ + strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ + blx 0x1ed37fa │ │ │ │ + stceq 6, cr14, [r3], #316 @ 0x13c │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + strbpl pc, [r0, #961] @ 0x3c1 @ │ │ │ │ + stceq 3, cr4, [r9], {19} │ │ │ │ + stmdbeq r2!, {r1, r2, r5, r6, r7, r8, fp}^ │ │ │ │ + smlaldeq pc, r0, r4, r0 @ │ │ │ │ + sbchi pc, lr, r0, asr #32 │ │ │ │ + @ instruction: 0xf0020064 │ │ │ │ + movwls r0, #29185 @ 0x7201 │ │ │ │ + ldreq pc, [lr], #-4 │ │ │ │ + tstmi r4, #75 @ 0x4b │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + andeq pc, r1, #6 │ │ │ │ + tstmi r3, #4, 18 @ 0x10000 │ │ │ │ + strls r9, [r4, #-1800] @ 0xfffff8f8 │ │ │ │ + movwmi lr, #22989 @ 0x59cd │ │ │ │ + blx 0xff7d3836 │ │ │ │ + stmiaeq sl, {r0, r1, r3, r5, r9, sl, sp, lr, pc}^ │ │ │ │ + movwmi pc, #13249 @ 0x33c1 @ │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + tstmi sl, #4, 18 @ 0x10000 │ │ │ │ + andls r0, r8, #41728 @ 0xa300 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + tstmi r3, #4194304 @ 0x400000 │ │ │ │ + vabal.u8 , d4, d10 │ │ │ │ + movwls r5, #37377 @ 0x9201 │ │ │ │ + vsubl.u8 , d4, d4 │ │ │ │ + @ instruction: 0xf3c41340 │ │ │ │ + @ instruction: 0xf0041280 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + strls r2, [r7], #-773 @ 0xfffffcfb │ │ │ │ + blx 0xfea53882 │ │ │ │ + stceq 6, cr14, [r3], #44 @ 0x2c │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + smlabtpl r0, r1, r3, pc @ │ │ │ │ + vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ + stceq 7, cr0, [r5], #-768 @ 0xfffffd00 │ │ │ │ + stmdbeq r2!, {r1, r2, r5, r6, r7, r8, fp}^ │ │ │ │ + mcrreq 0, 1, pc, r0, cr4 @ │ │ │ │ addshi pc, lr, r0, asr #32 │ │ │ │ - @ instruction: 0xf0010064 │ │ │ │ - subseq r0, fp, r1, lsl #2 │ │ │ │ - streq pc, [lr], #-4 │ │ │ │ - @ instruction: 0xf005430c │ │ │ │ - @ instruction: 0xf0030501 │ │ │ │ + @ instruction: 0xf0020064 │ │ │ │ + stmib sp, {r0, r9}^ │ │ │ │ + @ instruction: 0xf0043c08 │ │ │ │ + rsbeq r0, fp, lr, lsl #8 │ │ │ │ + stmib sp, {r2, r4, r8, r9, lr}^ │ │ │ │ + @ instruction: 0xf0061704 │ │ │ │ + @ instruction: 0xf0030201 │ │ │ │ stmdbge r4, {r1, r2, r3, r4, r8, r9} │ │ │ │ - @ instruction: 0xf8cd432b │ │ │ │ - stmib sp, {r2, r5, lr, pc}^ │ │ │ │ - stmib sp, {r2, r9, sl, ip, sp, lr}^ │ │ │ │ + stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7f44306 │ │ │ │ - strb pc, [r2, #3255]! @ 0xcb7 @ │ │ │ │ + strb pc, [r4, #3245]! @ 0xcad @ │ │ │ │ stmibvs r9, {r0, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f011 │ │ │ │ - ldclge 4, cr15, [ip, #252] @ 0xfc │ │ │ │ - streq pc, [r1], #-4 │ │ │ │ - strls r9, [r0, #-1793] @ 0xfffff8ff │ │ │ │ - strbeq lr, [r4], #-2820 @ 0xfffff4fc │ │ │ │ - @ instruction: 0xf6490061 │ │ │ │ - vaddhn.i16 d17, q8, │ │ │ │ - strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf8b4f7f6 │ │ │ │ - stcvs 5, cr14, [r1, #-820] @ 0xfffffccc │ │ │ │ + ldclge 4, cr15, [lr, #252] @ 0xfc │ │ │ │ + tstpeq r1, r7 @ p-variant is OBSOLETE │ │ │ │ + strls r9, [r0, #-1025] @ 0xfffffbff │ │ │ │ + ldrtne pc, [r5], #-1609 @ 0xfffff9b7 @ │ │ │ │ + streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ + cmpeq r1, r1, lsl #22 │ │ │ │ + subeq r9, r9, r2, lsl #8 │ │ │ │ + @ instruction: 0xf8aaf7f6 │ │ │ │ + stcvs 5, cr14, [r1, #-828] @ 0xfffffcc4 │ │ │ │ @ instruction: 0xf0116989 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - smlabtcs r7, r7, sp, sl │ │ │ │ + smlabtcs r7, r9, sp, sl │ │ │ │ @ instruction: 0xf8cd9501 │ │ │ │ vhadd.s8 d28, d9, d0 │ │ │ │ - vmls.i d22, d0, d1[6] │ │ │ │ + vmov.i32 d22, #851968 @ 0x000d0000 │ │ │ │ strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf8a2f7f6 │ │ │ │ - ldcvs 5, cr14, [r0, #-748]! @ 0xfffffd14 │ │ │ │ + @ instruction: 0xf898f7f6 │ │ │ │ + ldcvs 5, cr14, [r0, #-756]! @ 0xfffffd0c │ │ │ │ @ instruction: 0xf0106980 │ │ │ │ @ instruction: 0xf43f0ff0 │ │ │ │ - bl 0xff101054 │ │ │ │ + bl 0xff101024 │ │ │ │ ldrtmi r0, [r0], -r1, asr #3 │ │ │ │ vrshl.s8 d25, d1, d9 │ │ │ │ - vmvn.i32 , #65536 @ 0x00010000 │ │ │ │ + vaddhn.i16 d23, q0, │ │ │ │ strls r0, [r0, -r8, lsl #8] │ │ │ │ @ instruction: 0xf7f69402 │ │ │ │ - str pc, [r8, #2191]! @ 0x88f │ │ │ │ + str pc, [sl, #2181]! @ 0x885 │ │ │ │ stmibvs r9, {r0, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f011 │ │ │ │ - stcge 4, cr15, [r2, #252]! @ 0xfc │ │ │ │ - streq pc, [r1], #-4 │ │ │ │ - strls r9, [r0, #-1793] @ 0xfffff8ff │ │ │ │ - strbeq lr, [r4], #-2820 @ 0xfffff4fc │ │ │ │ - @ instruction: 0xf6490061 │ │ │ │ - @ instruction: 0xf2c004d1 │ │ │ │ - strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf87af7f6 │ │ │ │ - stcvs 5, cr14, [r3, #-588] @ 0xfffffdb4 │ │ │ │ + stcge 4, cr15, [r4, #252]! @ 0xfc │ │ │ │ + streq pc, [r1, #-5] │ │ │ │ + strls r9, [r0, -r1, lsl #8] │ │ │ │ + streq pc, [r5], #1609 @ 0x649 │ │ │ │ + streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ + strbeq lr, [r5, #-2821] @ 0xfffff4fb │ │ │ │ + rsbeq r9, r9, r2, lsl #8 │ │ │ │ + @ instruction: 0xf870f7f6 │ │ │ │ + stcvs 5, cr14, [r3, #-596] @ 0xfffffdac │ │ │ │ @ instruction: 0xf013699b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - stmiaeq fp, {r0, r2, r3, r7, r8, sl, fp, sp, pc}^ │ │ │ │ + stmiaeq fp, {r0, r1, r2, r3, r7, r8, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0030c8a │ │ │ │ vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ movwmi r4, #45315 @ 0xb103 │ │ │ │ @ instruction: 0xf0010861 │ │ │ │ strls r0, [r1, #-272] @ 0xfffffef0 │ │ │ │ andseq pc, r0, #2 │ │ │ │ strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - streq pc, [pc], #-4 @ 0x959f0 │ │ │ │ + streq pc, [pc], #-4 @ 0x959b8 │ │ │ │ movwmi r4, #49962 @ 0xc32a │ │ │ │ strls r2, [r0], #-263 @ 0xfffffef9 │ │ │ │ - ldrvc pc, [r9], #-585 @ 0xfffffdb7 │ │ │ │ + strbvs pc, [sp], #585 @ 0x249 @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f69402 │ │ │ │ - ldrb pc, [r0, #-2135]! @ 0xfffff7a9 @ │ │ │ │ - tsteq sl, r7, lsl #4 │ │ │ │ - streq pc, [pc], #-4 @ 0x95a10 │ │ │ │ - @ instruction: 0xf0020129 │ │ │ │ - @ instruction: 0xf0030210 │ │ │ │ - @ instruction: 0x4322030f │ │ │ │ - ldreq pc, [r0], #-1 │ │ │ │ - @ instruction: 0x4323a904 │ │ │ │ - stmib sp, {r2, r9, sl, ip, pc}^ │ │ │ │ - movwcs r2, #4869 @ 0x1305 │ │ │ │ + ldrb pc, [r2, #-2125]! @ 0xfffff7b3 @ │ │ │ │ + tsteq r3, r7, lsl #6 │ │ │ │ + streq pc, [pc], #-4 @ 0x959d8 │ │ │ │ + @ instruction: 0xf0030132 │ │ │ │ + @ instruction: 0xf0020310 │ │ │ │ + @ instruction: 0x43230210 │ │ │ │ + streq pc, [pc], #-1 @ 0x959e8 │ │ │ │ + @ instruction: 0x4322a904 │ │ │ │ + stmib sp, {r2, r8, sl, ip, pc}^ │ │ │ │ + movwcs r3, #4613 @ 0x1205 │ │ │ │ @ instruction: 0xf7f69308 │ │ │ │ - ldrb pc, [sl, #-2839] @ 0xfffff4e9 @ │ │ │ │ - @ instruction: 0x0129004a │ │ │ │ - andeq pc, r2, #2 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - andls r4, r5, #-939524096 @ 0xc8000000 │ │ │ │ - andseq pc, r0, #1 │ │ │ │ - tstmi r3, #4, 18 @ 0x10000 │ │ │ │ + ldrb pc, [ip, #-2829] @ 0xfffff4f3 @ │ │ │ │ + subseq r9, r3, r8, lsl #6 │ │ │ │ + movweq pc, #8195 @ 0x2003 @ │ │ │ │ + teqmi fp, #-2147483636 @ 0x8000000c │ │ │ │ + movwls r9, #20740 @ 0x5104 │ │ │ │ + @ instruction: 0xf002a904 │ │ │ │ + @ instruction: 0xf0050310 │ │ │ │ + tstmi r3, #-268435456 @ 0xf0000000 │ │ │ │ streq pc, [r7], #-4 │ │ │ │ - stmib sp, {r2, r8, r9, sl, ip, pc}^ │ │ │ │ - movwcs r4, #4870 @ 0x1306 │ │ │ │ - @ instruction: 0xf7f49309 │ │ │ │ - strb pc, [r4, #-3097] @ 0xfffff3e7 @ │ │ │ │ - strbmi r9, [fp], -r1, lsl #8 │ │ │ │ - strbmi r2, [r2], -r6, lsl #8 │ │ │ │ - bl 0xff33aa74 │ │ │ │ - strls r0, [r0, #-458] @ 0xfffffe36 │ │ │ │ - strvs pc, [r5], #587 @ 0x24b │ │ │ │ - streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0xf7f99403 │ │ │ │ - ldr pc, [r4, #-2653]! @ 0xfffff5a3 │ │ │ │ + movwmi lr, #27085 @ 0x69cd │ │ │ │ + movwls r2, #37633 @ 0x9301 │ │ │ │ + stc2 7, cr15, [lr], {244} @ 0xf4 │ │ │ │ + strls lr, [r1], #-1349 @ 0xfffffabb │ │ │ │ + strcs r4, [r6], #-1611 @ 0xfffff9b5 │ │ │ │ + strls r4, [r2], #-1602 @ 0xfffff9be │ │ │ │ + biceq lr, sl, sl, asr #23 │ │ │ │ + vrshl.s8 d25, d0, d11 │ │ │ │ + vmvn.i32 d22, #589824 @ 0x00090000 │ │ │ │ + strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ + blx 0x1853a2c │ │ │ │ + @ instruction: 0xf892e535 │ │ │ │ + @ instruction: 0xf0033047 │ │ │ │ + blcs 0x116690 │ │ │ │ + movwcs fp, #3988 @ 0xf94 │ │ │ │ + strb r2, [r8], r1, lsl #6 │ │ │ │ + @ instruction: 0xf4136b93 │ │ │ │ + andle r6, r9, r0, ror pc │ │ │ │ + @ instruction: 0xf4036c53 │ │ │ │ + blcc 0x9682c │ │ │ │ + movwcs fp, #7960 @ 0x1f18 │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + ldr sl, [sp, #-3420] @ 0xfffff2a4 │ │ │ │ umaalcc pc, r7, r2, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blvs 0xfe58f5b4 │ │ │ │ - svcvs 0x0070f413 │ │ │ │ - mrrcvs 0, 0, sp, r3, cr9 │ │ │ │ - cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ - svclt 0x00183b00 │ │ │ │ - blcs 0x9e6ac │ │ │ │ - ldclge 4, cr15, [r8, #-508] @ 0xfffffe04 │ │ │ │ - @ instruction: 0xf892e51c │ │ │ │ - @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1166f4 │ │ │ │ - movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9e6c4 │ │ │ │ - stclge 4, cr15, [ip, #-508] @ 0xfffffe04 │ │ │ │ - vqrshl.s16 d14, d0, d2 │ │ │ │ - svclt 0x0000f803 │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + ldr sl, [r1, #-3408] @ 0xfffff2b0 │ │ │ │ + @ instruction: 0xf81ef212 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebeccd4 │ │ │ │ + bl 0xfebecc9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46042395 │ │ │ │ ldmdavs sp, {sp} │ │ │ │ - stc2l 7, cr15, [ip, #-868]! @ 0xfffffc9c │ │ │ │ + stc2l 7, cr15, [sl, #-868]! @ 0xfffffc9c │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ pop {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0934038 │ │ │ │ - svclt 0x0000bd7b │ │ │ │ + svclt 0x0000bd87 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebecd04 │ │ │ │ + bl 0xfebecccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46042395 │ │ │ │ ldmdavs sp, {sp} │ │ │ │ - ldc2l 7, cr15, [r4, #-868] @ 0xfffffc9c │ │ │ │ + ldc2l 7, cr15, [r2, #-868] @ 0xfffffc9c │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ pop {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0934038 │ │ │ │ - svclt 0x0000bdcf │ │ │ │ + svclt 0x0000bddb │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecd34 │ │ │ │ + bl 0xfebeccfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, sp, asr fp @ │ │ │ │ + andlt pc, r3, r9, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, lsl r4 │ │ │ │ + addeq sl, r7, lr, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecd84 │ │ │ │ + bl 0xfebecd4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , q6, │ │ │ │ vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, r5, lsr fp @ │ │ │ │ + andlt pc, r3, r1, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, asr #7 │ │ │ │ + strdeq sl, [r7], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecdd4 │ │ │ │ + bl 0xfebecd9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , q6, │ │ │ │ vaddw.s8 q8, q8, d28 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, sp, lsl #22 │ │ │ │ + andlt pc, r3, r9, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, ror r3 │ │ │ │ + addeq sl, r7, lr, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebece24 │ │ │ │ + bl 0xfebecdec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vsra.s64 d21, d4, #64 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, r5, ror #21 │ │ │ │ + strdlt pc, [r3], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, lsr #6 │ │ │ │ + addeq sl, r7, lr, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebece74 │ │ │ │ + bl 0xfebece3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vsra.s64 d22, d12, #64 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - @ instruction: 0xb003fabd │ │ │ │ + andlt pc, r3, r9, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq sl, [r7], r6 │ │ │ │ + addeq sl, r7, lr, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecec4 │ │ │ │ + bl 0xfebece8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , q6, │ │ │ │ vsra.s64 d17, d20, #64 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - mullt r3, r5, sl │ │ │ │ + andlt pc, r3, r1, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, lsl #5 │ │ │ │ + @ instruction: 0x0087a2be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecf14 │ │ │ │ + bl 0xfebecedc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , q6, │ │ │ │ vaddw.s8 q8, q0, d24 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, sp, ror #20 │ │ │ │ + andlt pc, r3, r9, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, lsr r2 │ │ │ │ + addeq sl, r7, lr, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecf64 │ │ │ │ + bl 0xfebecf2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, r5, asr #20 │ │ │ │ + andlt pc, r3, r1, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, ror #3 │ │ │ │ + addeq sl, r7, lr, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecfb4 │ │ │ │ + bl 0xfebecf7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vorr.i32 d22, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, sp, lsl sl @ │ │ │ │ + andlt pc, r3, r9, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq sl, r7, r6, r1 │ │ │ │ + addeq sl, r7, lr, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed004 │ │ │ │ + bl 0xfebecfcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , q6, │ │ │ │ vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - strdlt pc, [r3], -r5 │ │ │ │ + andlt pc, r3, r1, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, asr #2 │ │ │ │ + addeq sl, r7, lr, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed054 │ │ │ │ + bl 0xfebed01c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vaddw.s8 q10, q8, d12 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, sp, asr #19 │ │ │ │ + ldrdlt pc, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sl, [r7], r6 │ │ │ │ + addeq sl, r7, lr, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed0a4 │ │ │ │ + bl 0xfebed06c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vaddw.s8 , q8, d20 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, r5, lsr #19 │ │ │ │ + @ instruction: 0xb003f9b1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, lsr #1 │ │ │ │ + ldrdeq sl, [r7], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed0f4 │ │ │ │ + bl 0xfebed0bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vsra.s64 q8, q8, #64 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, sp, ror r9 @ │ │ │ │ + andlt pc, r3, r9, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6, asr r0 │ │ │ │ + addeq sl, r7, lr, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed144 │ │ │ │ + bl 0xfebed10c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d23, d0, d0[5] │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, r5, asr r9 @ │ │ │ │ + andlt pc, r3, r1, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, r6 │ │ │ │ + addeq sl, r7, lr, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed194 │ │ │ │ + bl 0xfebed15c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vmla.f d16, d0, d0[7] │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, sp, lsr #18 │ │ │ │ + andlt pc, r3, r9, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00879fb6 │ │ │ │ + addeq r9, r7, lr, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed1e4 │ │ │ │ + bl 0xfebed1ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, r5, lsl #18 │ │ │ │ + andlt pc, r3, r1, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r7, r6, ror #30 │ │ │ │ + umulleq r9, r7, lr, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed234 │ │ │ │ + bl 0xfebed1fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d23, d16, d0[6] │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - ldrdlt pc, [r3], -sp │ │ │ │ + andlt pc, r3, r9, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r7, r6, lsl pc │ │ │ │ + addeq r9, r7, lr, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed284 │ │ │ │ + bl 0xfebed24c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - @ instruction: 0xb003f8b5 │ │ │ │ + andlt pc, r3, r1, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r7, r6, asr #29 │ │ │ │ + strdeq r9, [r7], lr │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - stcllt 0, cr15, [r0], #580 @ 0x244 │ │ │ │ + stcllt 0, cr15, [ip], #580 @ 0x244 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ - bllt 0xff752320 │ │ │ │ + bllt 0xffa522e8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebed2e4 │ │ │ │ + bl 0xfebed2ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ umulllt r4, r2, r0, r0 │ │ │ │ @ instruction: 0xf890bb4c │ │ │ │ ldmdblt sl, {r2, r5, r6, r7, sp}^ │ │ │ │ umlalcs pc, r4, r0, r8 @ │ │ │ │ eorsle r4, r2, r1, lsl r3 │ │ │ │ @@ -137090,57 +137076,57 @@ │ │ │ │ strtmi r6, [r1], -r3, asr #26 │ │ │ │ strcs r6, [r1], #-2178 @ 0xfffff77e │ │ │ │ strvs pc, [r0], #-711 @ 0xfffffd39 │ │ │ │ movwcs r1, #6866 @ 0x1ad2 │ │ │ │ movwmi pc, #711 @ 0x2c7 @ │ │ │ │ svclt 0x00182a02 │ │ │ │ andcs r4, r1, #36700160 @ 0x2300000 │ │ │ │ - stc2 7, cr15, [r6], #-820 @ 0xfffffccc │ │ │ │ + mcrr2 7, 12, pc, r4, cr13 @ │ │ │ │ strmi r2, [r8], -r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ movwcs r1, #41160 @ 0xa0c8 │ │ │ │ mvnvc pc, #202375168 @ 0xc100000 │ │ │ │ @ instruction: 0xf0112201 │ │ │ │ strls r6, [r0], #-3968 @ 0xfffff080 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ strdcs r5, [r0, -pc] │ │ │ │ - blx 0x5d409a │ │ │ │ + blx 0xd54062 │ │ │ │ @ instruction: 0xf8d0e7e4 │ │ │ │ ldreq r3, [fp, #200] @ 0xc8 │ │ │ │ @ instruction: 0xf7d9d402 │ │ │ │ - @ instruction: 0xe7ddf9b7 │ │ │ │ - mvnvs pc, #-1610612732 @ 0xa0000004 │ │ │ │ + @ instruction: 0xe7ddf9b5 │ │ │ │ + bicsvs pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicvc pc, r0, r5, asr #4 │ │ │ │ + asrsvc pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscvc pc, r0, r5, asr #4 │ │ │ │ + sbcsvc pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf1dc22fa │ │ │ │ - svclt 0x0000fcb9 │ │ │ │ + svclt 0x0000fcc5 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf0944300 │ │ │ │ - svclt 0x0000b8cf │ │ │ │ + svclt 0x0000b8db │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ - ldmlt ip, {r2, r4, r7, ip, sp, lr, pc} │ │ │ │ + stmialt r8!, {r2, r4, r7, ip, sp, lr, pc} │ │ │ │ strlt r0, [r0, #-3018] @ 0xfffff436 │ │ │ │ - b 0x1458ce0 │ │ │ │ + b 0x1458ca8 │ │ │ │ vqdmulh.s q8, , d1[0] │ │ │ │ @ instruction: 0xf0021ec0 │ │ │ │ @ instruction: 0xf003021e │ │ │ │ - b 0x1116e3c │ │ │ │ + b 0x1116e04 │ │ │ │ @ instruction: 0xf00c020e │ │ │ │ subvs r0, r2, lr, lsl ip │ │ │ │ addpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ smlalbtne pc, r0, r1, r3 @ │ │ │ │ - b 0x10e6e24 │ │ │ │ + b 0x10e6dec │ │ │ │ addvs r0, r3, ip, lsl #2 │ │ │ │ andcs r6, r0, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ vmul.i q8, , d3[2] │ │ │ │ @@ -137187,667 +137173,667 @@ │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stmib r0, {r0, r4, r8, r9, lr}^ │ │ │ │ andcs r1, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vmull.u q8, d17, d3[2] │ │ │ │ - b 0x146acb8 │ │ │ │ - @ instruction: 0xf0030c41 │ │ │ │ - ldrlt r0, [r0], #-798 @ 0xfffffce2 │ │ │ │ - @ instruction: 0xf00c4313 │ │ │ │ - vmov.i32 d16, #40703 @ 0x00009eff │ │ │ │ - vmlal.u , d1, d0[0] │ │ │ │ - b 0x11272d0 │ │ │ │ - vsubl.u8 q8, d1, d12 │ │ │ │ - addvs r1, r3, r0, asr #3 │ │ │ │ - smlabtmi r0, r0, r9, lr │ │ │ │ - @ instruction: 0xf85d60c2 │ │ │ │ - andcs r4, r0, r4, lsl #22 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf3c10bcb │ │ │ │ - stceq 12, cr1, [sl], {192} @ 0xc0 │ │ │ │ - movweq pc, #8195 @ 0x2003 @ │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - andeq pc, r4, #2 │ │ │ │ - beq 0xff366470 │ │ │ │ + subeq r0, sl, fp, asr #21 │ │ │ │ stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - mcrreq 10, 4, lr, r1, cr15 │ │ │ │ - ldceq 0, cr15, [lr], {12} │ │ │ │ - smlalbtne pc, r0, r1, r3 @ │ │ │ │ - tsteq ip, r1, asr #20 │ │ │ │ - stmib r0, {r1, r7, sp, lr}^ │ │ │ │ - andcs r3, r0, r0, lsl #2 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vmull.u q8, d17, d3[2] │ │ │ │ - b 0x146ad40 │ │ │ │ - @ instruction: 0xf0030c41 │ │ │ │ - tstmi r3, #2013265920 @ 0x78000000 │ │ │ │ - ldceq 0, cr15, [lr], {12} │ │ │ │ - subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - bicne pc, r0, r1, asr #7 │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - movwne lr, #2496 @ 0x9c0 │ │ │ │ - andcs r6, r0, r2, lsl #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + b 0x11832c8 │ │ │ │ + vsubw.u8 q8, , d12 │ │ │ │ + @ instruction: 0xf00214c0 │ │ │ │ + stmib r0, {r1, r2, r3, r4, r9}^ │ │ │ │ + vsubw.u8 q10, , d1 │ │ │ │ + @ instruction: 0xf85d1340 │ │ │ │ + tstmi r3, #4, 22 @ 0x1000 │ │ │ │ + smlabtmi r0, r1, r3, pc @ │ │ │ │ + andvs r6, r1, r3, asr #1 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + beq 0xff3c32fc │ │ │ │ + orrpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ + @ instruction: 0xf0040bca │ │ │ │ + tstmi ip, #503316480 @ 0x1e000000 │ │ │ │ + andeq pc, r2, #2 │ │ │ │ + bicne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + tstmi sl, #4 │ │ │ │ + @ instruction: 0xf0030c0b │ │ │ │ + @ instruction: 0xf85d0304 │ │ │ │ + subsmi r4, r3, r4, lsl #22 │ │ │ │ + @ instruction: 0xf002004a │ │ │ │ + vmov.i32 d16, #40448 @ 0x00009e00 │ │ │ │ + tstmi r1, #64, 2 │ │ │ │ + movwne lr, #6592 @ 0x19c0 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + svclt 0x00004770 │ │ │ │ mcrreq 10, 4, lr, r1, cr15 │ │ │ │ vmull.u q8, d17, d3[2] │ │ │ │ @ instruction: 0xf00c1240 │ │ │ │ - b 0x11193f4 │ │ │ │ + b 0x1119384 │ │ │ │ @ instruction: 0xf003020c │ │ │ │ vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ vmull.u8 , d17, d0 │ │ │ │ - b 0x115aa8c │ │ │ │ + b 0x115aa1c │ │ │ │ andvs r0, r1, ip, lsl #6 │ │ │ │ andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ subeq r0, sl, fp, asr #21 │ │ │ │ + vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ + vmull.u8 , d17, d0 │ │ │ │ + @ instruction: 0xf00314c0 │ │ │ │ + @ instruction: 0xf002031e │ │ │ │ + vmov.i32 d16, #40448 @ 0x00009e00 │ │ │ │ + b 0x115a850 │ │ │ │ + tstmi r1, #12, 6 @ 0x30000000 │ │ │ │ + subvs r6, r3, r4 │ │ │ │ + blmi 0x1d44d0 │ │ │ │ + andcs r6, r0, r1, lsl #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + subeq r0, sl, fp, asr #21 │ │ │ │ stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - b 0x11833f4 │ │ │ │ + b 0x11833bc │ │ │ │ @ instruction: 0xf002030c │ │ │ │ addvs r0, r3, lr, lsl r2 │ │ │ │ movtne pc, #961 @ 0x3c1 @ │ │ │ │ strmi pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ andvs r1, r4, r0, asr #3 │ │ │ │ - @ instruction: 0xf85d60c3 │ │ │ │ - subvs r4, r1, r4, lsl #22 │ │ │ │ + @ instruction: 0xf85d6041 │ │ │ │ + sbcvs r4, r3, r4, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed5ec │ │ │ │ + bl 0xfebed5b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - stcmi 15, cr0, [pc, #-928] @ 0x96054 │ │ │ │ + stcmi 15, cr0, [pc, #-928] @ 0x9601c │ │ │ │ cdp 6, 1, cr4, cr13, cr4, {0} │ │ │ │ addlt r0, r3, r0, ror pc │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r5, [r3], #-2368 @ 0xfffff6c0 │ │ │ │ stmdane r3, {r0, r8, r9, ip, pc}^ │ │ │ │ msrvc R8_usr, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strls r1, [r0, #-2181] @ 0xfffff77b │ │ │ │ stmdavs r8, {r1, r8, fp, ip} │ │ │ │ - @ instruction: 0xff00f08d │ │ │ │ + @ instruction: 0xff0cf08d │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0914030 │ │ │ │ - svclt 0x0000bb33 │ │ │ │ - addeq r9, r7, ip, asr fp │ │ │ │ + svclt 0x0000bb3f │ │ │ │ + umulleq r9, r7, r4, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed63c │ │ │ │ + bl 0xfebed604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - stcmi 15, cr0, [pc, #-928] @ 0x960a4 │ │ │ │ + stcmi 15, cr0, [pc, #-928] @ 0x9606c │ │ │ │ cdp 6, 1, cr4, cr13, cr4, {0} │ │ │ │ addlt r0, r3, r0, ror pc │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r5, [r3], #-2368 @ 0xfffff6c0 │ │ │ │ stmdane r3, {r0, r8, r9, ip, pc}^ │ │ │ │ orrsvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strls r1, [r0, #-2181] @ 0xfffff77b │ │ │ │ stmdavs r8, {r1, r8, fp, ip} │ │ │ │ - cdp2 0, 13, cr15, cr8, cr13, {4} │ │ │ │ + cdp2 0, 14, cr15, cr4, cr13, {4} │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0914030 │ │ │ │ - svclt 0x0000bb0b │ │ │ │ - addeq r9, r7, ip, lsl #22 │ │ │ │ + svclt 0x0000bb17 │ │ │ │ + addeq r9, r7, r4, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed68c │ │ │ │ + bl 0xfebed654 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - stcmi 15, cr0, [pc, #-928] @ 0x960f4 │ │ │ │ + stcmi 15, cr0, [pc, #-928] @ 0x960bc │ │ │ │ cdp 6, 1, cr4, cr13, cr4, {0} │ │ │ │ addlt r0, r3, r0, ror pc │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r5, [r3], #-2368 @ 0xfffff6c0 │ │ │ │ stmdane r3, {r0, r8, r9, ip, pc}^ │ │ │ │ tstpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strls r1, [r0, #-2181] @ 0xfffff77b │ │ │ │ stmdavs r8, {r1, r8, fp, ip} │ │ │ │ - cdp2 0, 11, cr15, cr0, cr13, {4} │ │ │ │ + cdp2 0, 11, cr15, cr12, cr13, {4} │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ strtmi r4, [r1], -r0, lsl #6 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - svclt 0x0036f093 │ │ │ │ - @ instruction: 0x00879abc │ │ │ │ + svclt 0x0042f093 │ │ │ │ + strdeq r9, [r7], r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x7161e8 │ │ │ │ + blmi 0x7161e0 │ │ │ │ svchi 0x0070ee1d │ │ │ │ msrvc R8_usr, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - blmi 0x495f1c │ │ │ │ + blmi 0x495f14 │ │ │ │ teqpcs r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r7], #-1044 @ 0xfffffbec │ │ │ │ strvc lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1993 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, sp, ror #28 │ │ │ │ + andlt pc, r3, r9, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, r8, asr sl │ │ │ │ - addeq r9, r7, r0, lsr sl │ │ │ │ + umulleq r9, r7, r0, sl │ │ │ │ + addeq r9, r7, r8, ror #20 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x71615c │ │ │ │ + blmi 0x716154 │ │ │ │ svchi 0x0070ee1d │ │ │ │ orrsvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - blmi 0x495e90 │ │ │ │ + blmi 0x495e88 │ │ │ │ @ instruction: 0x11b4f24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r7], #-1044 @ 0xfffffbec │ │ │ │ strvc lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1993 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r7, lsr #28 │ │ │ │ + andlt pc, r3, r3, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, ip, asr #19 │ │ │ │ - addeq r9, r7, r4, lsr #19 │ │ │ │ + addeq r9, r7, r4, lsl #20 │ │ │ │ + ldrdeq r9, [r7], ip │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x7161a0 │ │ │ │ + blmi 0x716198 │ │ │ │ svchi 0x0070ee1d │ │ │ │ tstpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - blmi 0x495e04 │ │ │ │ + blmi 0x495dfc │ │ │ │ teqpne r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r7], #-1044 @ 0xfffffbec │ │ │ │ strvc lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1993 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r1, ror #27 │ │ │ │ + andlt pc, r3, sp, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, r0, asr #18 │ │ │ │ - addeq r9, r7, r8, lsl r9 │ │ │ │ + addeq r9, r7, r8, ror r9 │ │ │ │ + addeq r9, r7, r0, asr r9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08c4616 │ │ │ │ - blmi 0x7d6044 │ │ │ │ + blmi 0x7d603c │ │ │ │ svchi 0x0070ee1d │ │ │ │ msrvc R8_usr, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r6, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1536 @ 0xfffffa00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - strtmi pc, [r1], -sp, lsr #27 │ │ │ │ + @ instruction: 0x4621fdb9 │ │ │ │ vst1.8 {d20-d22}, [pc :128], r0 │ │ │ │ @ instruction: 0xf0914200 │ │ │ │ - blmi 0x494e5c │ │ │ │ + blmi 0x494e54 │ │ │ │ teqpcs r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r7], #-1045 @ 0xfffffbeb │ │ │ │ strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - mullt r3, r5, sp │ │ │ │ + andlt pc, r3, r1, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - @ instruction: 0x008798b4 │ │ │ │ - addeq r9, r7, r0, lsl #17 │ │ │ │ + addeq r9, r7, ip, ror #17 │ │ │ │ + @ instruction: 0x008798b8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x7d5fac │ │ │ │ + blmi 0x7d5fa4 │ │ │ │ svchi 0x0070ee1d │ │ │ │ msrvc R8_usr, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - ldrtmi pc, [r1], -r1, ror #26 @ │ │ │ │ + ldrtmi pc, [r1], -sp, ror #26 @ │ │ │ │ vst1.8 {d20-d22}, [pc :256], r0 │ │ │ │ @ instruction: 0xf0914200 │ │ │ │ - blmi 0x494dc4 │ │ │ │ + blmi 0x494dbc │ │ │ │ teqpcs r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r6], #-1044 @ 0xfffffbec │ │ │ │ strvs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a19d3 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r9, asr #26 │ │ │ │ + andlt pc, r3, r5, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, ip, lsl r8 │ │ │ │ - addeq r9, r7, r8, ror #15 │ │ │ │ + addeq r9, r7, r4, asr r8 │ │ │ │ + addeq r9, r7, r0, lsr #16 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08c4616 │ │ │ │ - blmi 0x7d5f14 │ │ │ │ + blmi 0x7d5f0c │ │ │ │ svchi 0x0070ee1d │ │ │ │ orrsvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r6, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1536 @ 0xfffffa00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - @ instruction: 0x4621fd15 │ │ │ │ + strtmi pc, [r1], -r1, lsr #26 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ @ instruction: 0xf0914200 │ │ │ │ - blmi 0x494d2c │ │ │ │ + blmi 0x494d24 │ │ │ │ @ instruction: 0x11b4f24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r7], #-1045 @ 0xfffffbeb │ │ │ │ strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - strdlt pc, [r3], -sp │ │ │ │ + andlt pc, r3, r9, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, r4, lsl #15 │ │ │ │ - addeq r9, r7, r0, asr r7 │ │ │ │ + @ instruction: 0x008797bc │ │ │ │ + addeq r9, r7, r8, lsl #15 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x7d5e7c │ │ │ │ + blmi 0x7d5e74 │ │ │ │ svchi 0x0070ee1d │ │ │ │ orrsvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - ldrtmi pc, [r1], -r9, asr #25 @ │ │ │ │ + @ instruction: 0x4631fcd5 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0914200 │ │ │ │ - blmi 0x494c94 │ │ │ │ + blmi 0x494c8c │ │ │ │ @ instruction: 0x11b4f24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r6], #-1044 @ 0xfffffbec │ │ │ │ strvs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a19d3 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - @ instruction: 0xb003fcb1 │ │ │ │ + @ instruction: 0xb003fcbd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, ip, ror #13 │ │ │ │ - @ instruction: 0x008796b8 │ │ │ │ + addeq r9, r7, r4, lsr #14 │ │ │ │ + strdeq r9, [r7], r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x815eb4 │ │ │ │ + blmi 0x815eac │ │ │ │ svchi 0x0070ee1d │ │ │ │ tstpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - @ instruction: 0x4631fc7d │ │ │ │ + ldrtmi pc, [r1], -r9, lsl #25 @ │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - stc2 0, cr15, [r6, #-588] @ 0xfffffdb4 │ │ │ │ + ldc2 0, cr15, [r2, #-588] @ 0xfffffdb4 │ │ │ │ vqdmulh.s d20, d12, d15 │ │ │ │ vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf858681b │ │ │ │ ldrmi r2, [r4], #-3 │ │ │ │ stmib sp, {r1, r2, r4, sl, lr}^ │ │ │ │ ldmibne r3, {sl, sp, lr}^ │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - stc2l 0, cr15, [r4], #-564 @ 0xfffffdcc │ │ │ │ + ldc2l 0, cr15, [r0], #-564 @ 0xfffffdcc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ - addeq r9, r7, r4, asr r6 │ │ │ │ - addeq r9, r7, lr, lsl r6 │ │ │ │ + addeq r9, r7, ip, lsl #13 │ │ │ │ + addeq r9, r7, r6, asr r6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08c4616 │ │ │ │ - blmi 0x815e18 │ │ │ │ + blmi 0x815e10 │ │ │ │ svchi 0x0070ee1d │ │ │ │ tstpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r6, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1536 @ 0xfffffa00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - strtmi pc, [r1], -pc, lsr #24 │ │ │ │ + @ instruction: 0x4621fc3b │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - ldc2 0, cr15, [r8], #588 @ 0x24c │ │ │ │ + stc2l 0, cr15, [r4], {147} @ 0x93 │ │ │ │ vqdmulh.s d20, d12, d15 │ │ │ │ vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf858681b │ │ │ │ ldrmi r2, [r5], #-3 │ │ │ │ stmib sp, {r0, r1, r2, r4, sl, lr}^ │ │ │ │ ldmdbne r3, {r8, sl, ip, sp, lr} │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - ldc2 0, cr15, [r6], {141} @ 0x8d │ │ │ │ + stc2 0, cr15, [r2], #-564 @ 0xfffffdcc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ - @ instruction: 0x008795b8 │ │ │ │ - addeq r9, r7, r2, lsl #11 │ │ │ │ + strdeq r9, [r7], r0 │ │ │ │ + @ instruction: 0x008795ba │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08c4617 │ │ │ │ - blmi 0x895cac │ │ │ │ + blmi 0x895ca4 │ │ │ │ svchi 0x0070ee1d │ │ │ │ msrvc R8_usr, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r7, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - ldrtmi pc, [r1], -r1, ror #23 @ │ │ │ │ + ldrtmi pc, [r1], -sp, ror #23 @ │ │ │ │ vst1.8 {d20-d22}, [pc :256], r0 │ │ │ │ @ instruction: 0xf0914200 │ │ │ │ - @ instruction: 0x4621f817 │ │ │ │ + strtmi pc, [r1], -r3, lsr #16 │ │ │ │ vst1.8 {d20-d22}, [pc :128], r0 │ │ │ │ @ instruction: 0xf0914200 │ │ │ │ - blmi 0x494ab8 │ │ │ │ + blmi 0x494ab0 │ │ │ │ teqpcs r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r3, asr #23 │ │ │ │ + andlt pc, r3, pc, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, ip, lsl r5 │ │ │ │ - ldrdeq r9, [r7], ip │ │ │ │ + addeq r9, r7, r4, asr r5 │ │ │ │ + addeq r9, r7, r4, lsl r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08c4617 │ │ │ │ - blmi 0x895c08 │ │ │ │ + blmi 0x895c00 │ │ │ │ svchi 0x0070ee1d │ │ │ │ orrsvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r7, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - ldrtmi pc, [r1], -pc, lsl #23 @ │ │ │ │ + @ instruction: 0x4631fb9b │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - strtmi pc, [r1], -r5, asr #31 │ │ │ │ + @ instruction: 0x4621ffd1 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - blmi 0x496a14 │ │ │ │ + blmi 0x496a0c │ │ │ │ @ instruction: 0x11b4f24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r1, ror fp @ │ │ │ │ + andlt pc, r3, sp, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, r8, ror r4 │ │ │ │ - addeq r9, r7, r8, lsr r4 │ │ │ │ + @ instruction: 0x008794b0 │ │ │ │ + addeq r9, r7, r0, ror r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08c4617 │ │ │ │ - blmi 0x8d5c34 │ │ │ │ + blmi 0x8d5c2c │ │ │ │ svchi 0x0070ee1d │ │ │ │ tstpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r7, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - @ instruction: 0x4631fb3d │ │ │ │ + ldrtmi pc, [r1], -r9, asr #22 @ │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - blx 0xff252dfe │ │ │ │ + blx 0xff552dc6 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf0934300 │ │ │ │ - blmi 0x495abc │ │ │ │ + blmi 0x495ab4 │ │ │ │ teqpne r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, sp, lsl fp @ │ │ │ │ + andlt pc, r3, r9, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldrdeq r9, [r7], r4 │ │ │ │ - umulleq r9, r7, r0, r3 │ │ │ │ + addeq r9, r7, ip, lsl #8 │ │ │ │ + addeq r9, r7, r8, asr #7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebede08 │ │ │ │ + bl 0xfebeddd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - ldc2 0, cr15, [r2], {140} @ 0x8c │ │ │ │ + ldc2 0, cr15, [lr], {140} @ 0x8c │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r2, r9, sl, lr} │ │ │ │ - stc2 0, cr15, [sl, #-576]! @ 0xfffffdc0 │ │ │ │ + ldc2 0, cr15, [r6, #-576]! @ 0xfffffdc0 │ │ │ │ vnmls.f64 d4, d13, d13 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vorr.i32 , #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r6, [r4], #-2056 @ 0xfffff7f8 │ │ │ │ strls r1, [r0], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf08d442a │ │ │ │ - @ instruction: 0xb002fabb │ │ │ │ + andlt pc, r2, r7, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r9, r7, lr, lsl r3 │ │ │ │ + addeq r9, r7, r6, asr r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebede70 │ │ │ │ + bl 0xfebede38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - blx 0xff852eb2 │ │ │ │ + blx 0xffb52e7a │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r2, r9, sl, lr} │ │ │ │ - ldc2l 0, cr15, [r6], #576 @ 0x240 │ │ │ │ + stc2 0, cr15, [r2, #-576] @ 0xfffffdc0 │ │ │ │ vnmls.f64 d4, d13, d13 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 q10, q0, #64 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r6, [r4], #-2056 @ 0xfffff7f8 │ │ │ │ strls r1, [r0], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf08d442a │ │ │ │ - andlt pc, r2, r7, lsl #21 │ │ │ │ + mullt r2, r3, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - @ instruction: 0x008792b6 │ │ │ │ + addeq r9, r7, lr, ror #5 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movtcs pc, #963 @ 0x3c3 @ │ │ │ │ push {r0, r1, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebedee4 │ │ │ │ + bl 0xfebedeac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-896] @ 0xfffffc80 │ │ │ │ addlt r4, r2, sp, lsl #12 │ │ │ │ ldcvs 6, cr4, [r2], {4} │ │ │ │ mvnseq pc, r2, lsl r0 @ │ │ │ │ stmdavs r8!, {r0, r2, r3, ip, lr, pc}^ │ │ │ │ stmdacs r1, {r3, r4, r6, r7, r8, ip, sp, pc} │ │ │ │ @@ -137870,162 +137856,162 @@ │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ teqplt r8, #3325952 @ p-variant is OBSOLETE @ 0x32c000 │ │ │ │ @ instruction: 0x3600e9d5 │ │ │ │ cdpcs 3, 0, cr11, cr10, cr3, {2} │ │ │ │ ldm pc, {r2, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ stmdbvs r6, {r1, r2, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x06535353 │ │ │ │ - bleq 0x358578 │ │ │ │ + bleq 0x358540 │ │ │ │ @ instruction: 0xf8d4000b │ │ │ │ - blcs 0xe3058 │ │ │ │ + blcs 0xe3020 │ │ │ │ sbcshi pc, r0, r0 │ │ │ │ ldmeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbcc pc, [r2], r6, lsl #4 @ │ │ │ │ - blx 0xffed2fac │ │ │ │ + blx 0x1d2f76 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ adcseq r4, r2, r7, lsl #12 │ │ │ │ - ldc2 0, cr15, [r4], #-584 @ 0xfffffdb8 │ │ │ │ + mcrr2 0, 9, pc, r0, cr2 @ │ │ │ │ stmdbcs pc, {r0, r3, r5, r7, fp, sp, lr} @ │ │ │ │ adchi pc, r5, r0 │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - blx 0xa54cae │ │ │ │ + blx 0x11d4c76 │ │ │ │ ldr r2, [r4, r1]! │ │ │ │ bfi r4, r9, #12, #4 │ │ │ │ ldmdale r6!, {r1, r3, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f026 │ │ │ │ - muleq r9, r5, sp │ │ │ │ - andeq r6, r9, fp, asr lr │ │ │ │ - andeq r6, r9, pc, lsl #28 │ │ │ │ - andeq r6, r9, pc, lsl #28 │ │ │ │ - andeq r6, r9, pc, lsl #28 │ │ │ │ - muleq r9, r5, sp │ │ │ │ - muleq r9, r5, sp │ │ │ │ - muleq r9, r5, sp │ │ │ │ - andeq r6, r9, r1, lsr #29 │ │ │ │ - ldrdeq r6, [r9], -r5 │ │ │ │ - ldrdeq r6, [r9], -r5 │ │ │ │ + andeq r6, r9, sp, asr sp │ │ │ │ + andeq r6, r9, r3, lsr #28 │ │ │ │ + ldrdeq r6, [r9], -r7 │ │ │ │ + ldrdeq r6, [r9], -r7 │ │ │ │ + ldrdeq r6, [r9], -r7 │ │ │ │ + andeq r6, r9, sp, asr sp │ │ │ │ + andeq r6, r9, sp, asr sp │ │ │ │ + andeq r6, r9, sp, asr sp │ │ │ │ + andeq r6, r9, r9, ror #28 │ │ │ │ + muleq r9, sp, sp │ │ │ │ + muleq r9, sp, sp │ │ │ │ @ instruction: 0xf08c68ae │ │ │ │ - ldrtmi pc, [r2], -r7, asr #21 @ │ │ │ │ + @ instruction: 0x4632fad3 │ │ │ │ ldrtmi r4, [r1], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7c54620 │ │ │ │ - stmdavs fp!, {r0, r1, r3, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r3, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r2, [r0], -r4, lsl #4 │ │ │ │ biccc pc, r2, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf7c50099 │ │ │ │ - bfi pc, fp, (invalid: 20:13) @ │ │ │ │ + @ instruction: 0xe7cdfa39 │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vmla.f d23, d16, d0[0] │ │ │ │ - blmi 0x16172c0 │ │ │ │ + vsra.s64 d23, d16, #64 │ │ │ │ + blmi 0x1617288 │ │ │ │ subsvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a49000 │ │ │ │ - ldrdcs pc, [r0], -r9 │ │ │ │ - bicvc pc, r0, r5, asr #4 │ │ │ │ + andcs pc, r0, r5, ror #23 │ │ │ │ + asrsvc pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r0, asr fp │ │ │ │ rsbscc pc, r3, #64, 4 │ │ │ │ - blx 0xff4534ba │ │ │ │ - blcs 0x4710d8 │ │ │ │ + blx 0xff753482 │ │ │ │ + blcs 0x4710a0 │ │ │ │ @ instruction: 0xf08cd05b │ │ │ │ - blmi 0x13d58a8 │ │ │ │ + blmi 0x13d58a0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmdavs r8, {r1, sl, lr} │ │ │ │ - @ instruction: 0xf99cf08d │ │ │ │ + @ instruction: 0xf9a8f08d │ │ │ │ stmiavs sp!, {r2, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - blx 0xfe1d3094 │ │ │ │ + blx 0xfe4d305c │ │ │ │ strmi r4, [r5], -sl, lsr #12 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0x2d4d84 │ │ │ │ + blx 0xa54d4c │ │ │ │ @ instruction: 0xee1d4a3d │ │ │ │ vrecps.f32 , , q8 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ ldrbtmi r2, [sl], #-917 @ 0xfffffc6b │ │ │ │ ldmdavs r8, {r1, r4, fp, sp, lr} │ │ │ │ vadd.i8 d21, d28, d11 │ │ │ │ vsra.s64 d18, d28, #64 │ │ │ │ andcs r0, r0, #148, 2 @ 0x25 │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xf994f08d │ │ │ │ + @ instruction: 0xf9a0f08d │ │ │ │ @ instruction: 0xf7d84620 │ │ │ │ - @ instruction: 0xe779fb59 │ │ │ │ + @ instruction: 0xe779fb57 │ │ │ │ @ instruction: 0xf08c68ae │ │ │ │ - strmi pc, [r1], -r1, ror #20 │ │ │ │ + strmi pc, [r1], -sp, ror #20 │ │ │ │ @ instruction: 0x46064632 │ │ │ │ @ instruction: 0xf7c54620 │ │ │ │ - ldrtmi pc, [r1], -r5, ror #19 @ │ │ │ │ + ldrtmi pc, [r1], -r3, lsl #20 @ │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0904280 │ │ │ │ - stmdavs fp!, {r0, r1, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r4, r4, #48, 12 @ 0x3000000 │ │ │ │ biccc pc, r2, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf7c50099 │ │ │ │ - strtmi pc, [r0], -pc, lsr #19 │ │ │ │ - blx 0x1054e3a │ │ │ │ + strtmi pc, [r0], -sp, asr #19 │ │ │ │ + blx 0xfd4e02 │ │ │ │ @ instruction: 0xf04fe75e │ │ │ │ @ instruction: 0x46384170 │ │ │ │ - cdp2 7, 15, cr15, cr14, cr7, {6} │ │ │ │ + @ instruction: 0xff1cf7c7 │ │ │ │ @ instruction: 0xf08ce758 │ │ │ │ - vpmax.s8 , , │ │ │ │ + vpmax.s8 , , │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46072395 │ │ │ │ rscsvs pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0926819 │ │ │ │ - @ instruction: 0xf04ffb79 │ │ │ │ + @ instruction: 0xf04ffb85 │ │ │ │ @ instruction: 0x46394270 │ │ │ │ @ instruction: 0xf0904638 │ │ │ │ - ldr pc, [sp, -r3, asr #25]! │ │ │ │ + ldr pc, [sp, -pc, asr #25]! │ │ │ │ vmax.s8 d20, d7, d16 │ │ │ │ @ instruction: 0xf2c008f0 │ │ │ │ @ instruction: 0xf7c82895 │ │ │ │ - tstpcs r0, fp, lsr r9 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r9, asr r9 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7c84620 │ │ │ │ - stmiavs r8!, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r8!, {r0, r1, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrdvc pc, [r0], -r8 │ │ │ │ - cdp2 0, 13, cr15, cr10, cr12, {4} │ │ │ │ + cdp2 0, 14, cr15, cr6, cr12, {4} │ │ │ │ stmdavs r8!, {r1, r2, r9, sl, lr}^ │ │ │ │ - cdp2 0, 13, cr15, cr6, cr12, {4} │ │ │ │ + cdp2 0, 14, cr15, cr2, cr12, {4} │ │ │ │ vnmls.f32 s8, s26, s26 │ │ │ │ vrecps.f32 , , q8 │ │ │ │ vsra.s64 , q12, #64 │ │ │ │ ldrbtmi r0, [sl], #-404 @ 0xfffffe6c │ │ │ │ ldmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ andls r4, r1, lr, lsl r4 │ │ │ │ @ instruction: 0x9600443b │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - stmdavs lr!, {r0, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs lr!, {r0, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ svclt 0x0000e70a │ │ │ │ - ldrshteq sl, [r3], -r4 │ │ │ │ - addeq r9, r7, r8, lsl r1 │ │ │ │ - ldrdeq r9, [r7], sl │ │ │ │ - addeq r9, r7, r6, lsl r0 │ │ │ │ + eorseq sl, r3, r4, ror #13 │ │ │ │ + addeq r9, r7, r0, asr r1 │ │ │ │ + addeq r9, r7, r2, lsl r1 │ │ │ │ + addeq r9, r7, lr, asr #32 │ │ │ │ eorle r2, sp, r2, lsl #16 │ │ │ │ andsle r2, r6, r3, lsl #16 │ │ │ │ teqle pc, r1, lsl #16 │ │ │ │ svceq 0x0040f011 │ │ │ │ sbcsne lr, r1, #323584 @ 0x4f000 │ │ │ │ teqpeq pc, #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ vst4.32 {d20-d23}, [pc], r0 │ │ │ │ tstcs r0, r0, asr #32 │ │ │ │ sbccc lr, r2, r0, asr #20 │ │ │ │ addne lr, r3, r0, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0114770 │ │ │ │ - b 0x145acac │ │ │ │ + b 0x145ac74 │ │ │ │ svclt 0x000c12d1 │ │ │ │ orrmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ cmnppl pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ biccc lr, r2, #274432 @ 0x43000 │ │ │ │ teqpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r0, r9, lsl r3 │ │ │ │ andcs r0, r0, #150994944 @ 0x9000000 │ │ │ │ @@ -138039,144 +138025,144 @@ │ │ │ │ tstcs r0, r8, ror r0 │ │ │ │ sbccc lr, r2, r0, asr #20 │ │ │ │ sbceq lr, r3, r0, asr #20 │ │ │ │ andcs r0, r0, #0, 8 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebee204 │ │ │ │ + bl 0xfebee1cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vmla.f d23, d16, d0[0] │ │ │ │ - blmi 0x1174d0 │ │ │ │ + vsra.s64 d23, d16, #64 │ │ │ │ + blmi 0x117498 │ │ │ │ andls r2, r0, r5, asr r2 │ │ │ │ - blx 0xff5536b0 │ │ │ │ - eorseq sl, r3, r4, lsl #14 │ │ │ │ + blx 0xff853678 │ │ │ │ + ldrshteq sl, [r3], -r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebee22c │ │ │ │ + bl 0xfebee1f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe0 │ │ │ │ umulllt r5, r3, r0, r0 │ │ │ │ cmple r6, r0, lsl #26 │ │ │ │ umlalscc pc, r5, r0, r8 @ │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ stmdbcs r0, {r0, r1, r3, r6, r8, fp, ip, sp, pc} │ │ │ │ andcs sp, r1, r5, rrx │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf042bdf0 │ │ │ │ - smlabtlt r8, r9, r8, pc @ │ │ │ │ + ldrdlt pc, [r8, -r5] │ │ │ │ rscvs r2, r3, r4, lsl #6 │ │ │ │ vnmla.f64 d4, d13, d22 │ │ │ │ vrecps.f32 , , q8 │ │ │ │ vshl.s64 q8, q8, #0 │ │ │ │ ldrbtmi r2, [fp], #-1429 @ 0xfffffa6b │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ vmla.f d23, d16, d0[5] │ │ │ │ ldmpl sl!, {r2, r4, r7, r8}^ │ │ │ │ stmdavs r8, {r0, r1, r3, r5, fp, sp, lr} │ │ │ │ andcs r4, r0, #318767104 @ 0x13000000 │ │ │ │ - @ instruction: 0xf884f08d │ │ │ │ + @ instruction: 0xf890f08d │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ mcrcs 0, 0, r3, cr0, cr5, {5} │ │ │ │ @ instruction: 0xf894d13a │ │ │ │ @ instruction: 0xf89420b4 │ │ │ │ - bcs 0xa336c │ │ │ │ + bcs 0xa3334 │ │ │ │ addhi pc, r4, r0, asr #32 │ │ │ │ @ instruction: 0xf884220d │ │ │ │ rscvs r6, r2, r6, ror #1 │ │ │ │ sbcle r2, ip, r0, lsl #22 │ │ │ │ - @ instruction: 0xf95cf08c │ │ │ │ + @ instruction: 0xf968f08c │ │ │ │ @ instruction: 0xf6406829 │ │ │ │ strmi r4, [r5], -r8, lsl #5 │ │ │ │ - blx 0xfe6d3308 │ │ │ │ + blx 0xfe9d32d0 │ │ │ │ umlalscc pc, r1, r4, r8 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf06f8094 │ │ │ │ strtmi r0, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - andcs pc, r4, #226304 @ 0x37400 │ │ │ │ + andcs pc, r4, #238592 @ 0x3a400 │ │ │ │ @ instruction: 0xf6404628 │ │ │ │ @ instruction: 0xf7c54188 │ │ │ │ - movwcs pc, #2215 @ 0x8a7 @ │ │ │ │ + movwcs pc, #2245 @ 0x8c5 @ │ │ │ │ adcscc pc, r3, r4, lsl #17 │ │ │ │ @ instruction: 0xf04fe01d │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ strls r2, [r0, #-256] @ 0xffffff00 │ │ │ │ - blx 0x135502a │ │ │ │ + blx 0x1ad4ff2 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf884220d │ │ │ │ rscvs r3, r2, r6, ror #1 │ │ │ │ @ instruction: 0xf890e799 │ │ │ │ vqadd.s8 d19, d23, d19 │ │ │ │ vshl.s64 q8, q8, #0 │ │ │ │ - blcs 0xa0778 │ │ │ │ + blcs 0xa0740 │ │ │ │ @ instruction: 0xf894d1c4 │ │ │ │ - blcs 0xa33fc │ │ │ │ + blcs 0xa33c4 │ │ │ │ vhadd.s8 d29, d23, d13 │ │ │ │ vshl.s64 q8, q8, #0 │ │ │ │ mrc 5, 0, r2, cr13, cr5, {4} │ │ │ │ @ instruction: 0xf8947f70 │ │ │ │ @ instruction: 0xf08c60b1 │ │ │ │ - stmdavs r9!, {r0, r2, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ strtcc pc, [r3], -r6, lsl #4 │ │ │ │ @ instruction: 0x463200b6 │ │ │ │ @ instruction: 0xf0924606 │ │ │ │ - blmi 0xbd5a90 │ │ │ │ + blmi 0xbd5a88 │ │ │ │ @ instruction: 0x21bcf24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl fp!, {r1, r3, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0x9600441e │ │ │ │ andcs r4, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - stcvs 8, cr15, [r3, #-164]! @ 0xffffff5c │ │ │ │ + stcvs 8, cr15, [r3, #-212]! @ 0xffffff2c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ andsle r6, sl, r0, ror pc │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ andle r6, pc, r0, ror r3 @ │ │ │ │ @ instruction: 0xf08c2000 │ │ │ │ - andcs pc, r4, #10944 @ 0x2ac0 │ │ │ │ + andcs pc, r4, #11712 @ 0x2dc0 │ │ │ │ @ instruction: 0x41a4f640 │ │ │ │ - @ instruction: 0xf84ef7c5 │ │ │ │ - blvs 0xfe732624 │ │ │ │ + @ instruction: 0xf86cf7c5 │ │ │ │ + blvs 0xfe7325ec │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 0, sp, fp, cr9 │ │ │ │ cmnpvs r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ and r2, r3, r1, lsl #6 │ │ │ │ sbcle r2, r4, r0, lsl #22 │ │ │ │ movwcs lr, #1918 @ 0x77e │ │ │ │ umlalscs pc, r1, r4, r8 @ │ │ │ │ rsccc pc, r6, r4, lsl #17 │ │ │ │ svclt 0x00142a00 │ │ │ │ strcs r2, [r4], -ip, lsl #12 │ │ │ │ - @ instruction: 0xf8d2f08c │ │ │ │ + @ instruction: 0xf8def08c │ │ │ │ @ instruction: 0xf6406829 │ │ │ │ strmi r4, [r5], -r8, lsl #4 │ │ │ │ - blx 0x45341c │ │ │ │ + blx 0x7533e4 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - andcs pc, r4, #234496 @ 0x39400 │ │ │ │ + andcs pc, r4, #246784 @ 0x3c400 │ │ │ │ @ instruction: 0xf6404628 │ │ │ │ @ instruction: 0xf7c54108 │ │ │ │ - movwcs pc, #2083 @ 0x823 @ │ │ │ │ + movwcs pc, #2113 @ 0x841 @ │ │ │ │ adcscc pc, r4, r4, lsl #17 │ │ │ │ andcs lr, r4, #11272192 @ 0xac0000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0xff65343e │ │ │ │ + blx 0xff953406 │ │ │ │ svclt 0x0000e76b │ │ │ │ - addeq r8, r7, r6, ror #29 │ │ │ │ - strdeq r8, [r7], ip │ │ │ │ + addeq r8, r7, lr, lsl pc │ │ │ │ + addeq r8, r7, r4, lsr lr │ │ │ │ ldcvs 13, cr6, [r2], {2} │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ stmdale r6, {r1, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #1904]! @ 0x770 │ │ │ │ @@ -138187,46 +138173,46 @@ │ │ │ │ addlt r1, r3, r8, asr #1 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r1, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ orrslt pc, r8, #3824 @ 0xef0 │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - @ instruction: 0xf88cf08c │ │ │ │ + @ instruction: 0xf898f08c │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ ldmdavs r7!, {sp} │ │ │ │ - @ instruction: 0xf9b2f7d8 │ │ │ │ + @ instruction: 0xf9b0f7d8 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0924639 │ │ │ │ - @ instruction: 0xf08cf9c3 │ │ │ │ - ldmdavs r1!, {r0, r1, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08cf9cf │ │ │ │ + ldmdavs r1!, {r0, r1, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0904607 │ │ │ │ - blmi 0x5d5a88 │ │ │ │ + blmi 0x5d5a80 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpcs r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x97290 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x97258 │ │ │ │ strtmi r9, [fp], #-1792 @ 0xfffff900 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - @ instruction: 0xff94f08c │ │ │ │ + @ instruction: 0xffa0f08c │ │ │ │ ldmdavs r4!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d82000 │ │ │ │ - strmi pc, [r2], -pc, lsl #19 │ │ │ │ + strmi pc, [r2], -sp, lsl #19 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x3d34f8 │ │ │ │ + blx 0x6d34c0 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xff0af7fe │ │ │ │ svclt 0x0000e7bd │ │ │ │ - ldrdeq r8, [r7], r0 │ │ │ │ + addeq r8, r7, r8, lsl #26 │ │ │ │ ldcvs 13, cr6, [r2], {2} │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ stmdale r6, {r1, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #1904]! @ 0x770 │ │ │ │ @@ -138237,213 +138223,213 @@ │ │ │ │ addlt r1, r3, r8, asr #1 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r1, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ orrslt pc, r8, #2224 @ 0x8b0 │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - @ instruction: 0xf828f08c │ │ │ │ + @ instruction: 0xf834f08c │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ ldmdavs r7!, {sp} │ │ │ │ - @ instruction: 0xf94ef7d8 │ │ │ │ + @ instruction: 0xf94cf7d8 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0924639 │ │ │ │ - @ instruction: 0xf08cf95f │ │ │ │ - ldmdavs r1!, {r0, r1, r7, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08cf96b │ │ │ │ + ldmdavs r1!, {r0, r1, r2, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0904607 │ │ │ │ - blmi 0x5d59c0 │ │ │ │ + blmi 0x5d59b8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrscc pc, r4, r7, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x97358 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x97320 │ │ │ │ strtmi r9, [fp], #-1792 @ 0xfffff900 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - @ instruction: 0xff30f08c │ │ │ │ + @ instruction: 0xff3cf08c │ │ │ │ ldmdavs r4!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d82000 │ │ │ │ - strmi pc, [r2], -fp, lsr #18 │ │ │ │ + strmi pc, [r2], -r9, lsr #18 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf9a8f092 │ │ │ │ + @ instruction: 0xf9b4f092 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ mcr2 7, 5, pc, cr6, cr14, {7} @ │ │ │ │ svclt 0x0000e7bd │ │ │ │ - addeq r8, r7, r8, lsl #24 │ │ │ │ + addeq r8, r7, r0, asr #24 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r5, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebee5ac │ │ │ │ + bl 0xfebee574 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r0, ror #31 │ │ │ │ @ instruction: 0xf013460c │ │ │ │ tstle r4, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #16 │ │ │ │ ldrmi fp, [r8], -r8, asr #30 │ │ │ │ @ instruction: 0xf8d0d443 │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r5, asr #32 │ │ │ │ mcr2 7, 1, pc, cr6, cr15, {7} @ │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ ldrbeq pc, [r0, #583]! @ 0x247 @ │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ - @ instruction: 0xffc2f08b │ │ │ │ + @ instruction: 0xffcef08b │ │ │ │ @ instruction: 0xf08b4680 │ │ │ │ - stmdavs r1!, {r0, r1, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r7], -lr, lsr #16 │ │ │ │ @ instruction: 0xf7d82000 │ │ │ │ - ldrtmi pc, [r1], -r5, ror #17 @ │ │ │ │ + ldrtmi pc, [r1], -r3, ror #17 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf8f6f092 │ │ │ │ - @ instruction: 0xf81af08c │ │ │ │ + @ instruction: 0xf902f092 │ │ │ │ + @ instruction: 0xf826f08c │ │ │ │ @ instruction: 0xf6406829 │ │ │ │ strmi r7, [r6], -r8, ror #4 │ │ │ │ - @ instruction: 0xf936f090 │ │ │ │ + @ instruction: 0xf942f090 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x96004416 │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ stmdavs r8, {r1, r3, r4, r5, sl, lr} │ │ │ │ - cdp2 0, 12, cr15, cr6, cr12, {4} │ │ │ │ + cdp2 0, 13, cr15, cr2, cr12, {4} │ │ │ │ stmdavs ip!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d82001 │ │ │ │ - strmi pc, [r2], -r1, asr #17 │ │ │ │ + @ instruction: 0x4602f8bf │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - ldc2 0, cr15, [r4], {146} @ 0x92 │ │ │ │ + stc2 0, cr15, [r0], #-584 @ 0xfffffdb8 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ @ instruction: 0xe7b9fe3d │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - addeq r8, r7, r6, lsr fp │ │ │ │ + addeq r8, r7, lr, ror #22 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r5, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebee68c │ │ │ │ + bl 0xfebee654 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r0, ror #31 │ │ │ │ @ instruction: 0xf013460c │ │ │ │ tstle r4, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, lsl #16 │ │ │ │ ldrmi fp, [r8], -r8, asr #30 │ │ │ │ @ instruction: 0xf8d0d443 │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r5, asr #32 │ │ │ │ ldc2 7, cr15, [r6, #1020]! @ 0x3fc │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ ldrbeq pc, [r0, #583]! @ 0x247 @ │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ - @ instruction: 0xff52f08b │ │ │ │ + @ instruction: 0xff5ef08b │ │ │ │ @ instruction: 0xf08b4607 │ │ │ │ - stmdavs r1!, {r0, r1, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r0], lr, lsr #16 │ │ │ │ @ instruction: 0xf7d82001 │ │ │ │ - @ instruction: 0x4631f875 │ │ │ │ + @ instruction: 0x4631f873 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xad372e │ │ │ │ - @ instruction: 0xffaaf08b │ │ │ │ + blx 0xdd36f6 │ │ │ │ + @ instruction: 0xffb6f08b │ │ │ │ @ instruction: 0xf6406829 │ │ │ │ strmi r7, [r6], -r8, ror #4 │ │ │ │ - @ instruction: 0xf8c6f090 │ │ │ │ + @ instruction: 0xf8d2f090 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 d16, d16, #64 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x96004416 │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ stmdavs r8, {r1, r3, r4, r5, sl, lr} │ │ │ │ - cdp2 0, 5, cr15, cr6, cr12, {4} │ │ │ │ + cdp2 0, 6, cr15, cr2, cr12, {4} │ │ │ │ stmdavs ip!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d82000 │ │ │ │ - @ instruction: 0x4602f851 │ │ │ │ + strmi pc, [r2], -pc, asr #16 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf8cef092 │ │ │ │ + @ instruction: 0xf8daf092 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ ldr pc, [r9, sp, asr #27]! │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - addeq r8, r7, r6, asr sl │ │ │ │ + addeq r8, r7, lr, lsl #21 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebee760 │ │ │ │ + bl 0xfebee728 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-896] @ 0xfffffc80 │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ suble r6, fp, r0, ror r3 │ │ │ │ @ instruction: 0xf4136c53 │ │ │ │ suble r0, sp, r0, ror r3 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, pc, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ orrslt pc, r8, #4800 @ 0x12c0 │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - cdp2 0, 14, cr15, cr8, cr11, {4} │ │ │ │ + cdp2 0, 15, cr15, cr4, cr11, {4} │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ ldmdavs r7!, {sp} │ │ │ │ - @ instruction: 0xf80ef7d8 │ │ │ │ + @ instruction: 0xf80cf7d8 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914639 │ │ │ │ - @ instruction: 0xf08bffd7 │ │ │ │ - ldmdavs r1!, {r0, r1, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08bffe3 │ │ │ │ + ldmdavs r1!, {r0, r1, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0904607 │ │ │ │ - blmi 0x795740 │ │ │ │ + blmi 0x795738 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpmi r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x975d8 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x975a0 │ │ │ │ strtmi r9, [fp], #-1792 @ 0xfffff900 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - ldc2l 0, cr15, [r0, #560]! @ 0x230 │ │ │ │ + ldc2l 0, cr15, [ip, #560]! @ 0x230 │ │ │ │ ldmdavs r4!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - strmi pc, [r2], -fp, ror #31 │ │ │ │ + strmi pc, [r2], -r9, ror #31 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf868f092 │ │ │ │ + @ instruction: 0xf874f092 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ ldmle r1!, {r1, r9, fp, sp} │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldc2l 7, cr15, [r8, #-1016] @ 0xfffffc08 │ │ │ │ svclt 0x0000e7af │ │ │ │ - addeq r8, r7, r8, lsl #19 │ │ │ │ + addeq r8, r7, r0, asr #19 │ │ │ │ mrrcvs 13, 0, r6, fp, cr3 │ │ │ │ cmnpvs r0, #19 @ p-variant is OBSOLETE │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -138455,58 +138441,58 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, sl, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ vhadd.s8 , , q5 │ │ │ │ @ instruction: 0xf2c006f0 │ │ │ │ @ instruction: 0xf08b2695 │ │ │ │ - @ instruction: 0xf640fedd │ │ │ │ + @ instruction: 0xf640fee9 │ │ │ │ strmi r7, [r0], r8, ror #4 │ │ │ │ - @ instruction: 0xf08f6831 │ │ │ │ - @ instruction: 0xf08bfff9 │ │ │ │ - ldmdavs r1!, {r0, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0906831 │ │ │ │ + @ instruction: 0xf08bf805 │ │ │ │ + ldmdavs r1!, {r0, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vst1.8 {d20-d22}, [pc], r5 │ │ │ │ @ instruction: 0xf0916270 │ │ │ │ - andscs pc, sl, #676 @ 0x2a4 │ │ │ │ + andscs pc, sl, #724 @ 0x2d4 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0914628 │ │ │ │ - @ instruction: 0xf08bfa41 │ │ │ │ - @ instruction: 0xf8d4fe5f │ │ │ │ + @ instruction: 0xf08bfa4d │ │ │ │ + @ instruction: 0xf8d4fe6b │ │ │ │ stmiavs r1!, {sp, pc} │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ - @ instruction: 0xff82f7d7 │ │ │ │ + @ instruction: 0xff80f7d7 │ │ │ │ @ instruction: 0xf1ba4602 │ │ │ │ @ instruction: 0xd12f0f00 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xff48f091 │ │ │ │ + @ instruction: 0xff54f091 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q4, q8 │ │ │ │ vmla.f d21, d0, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andeq lr, r8, #3072 @ 0xc00 │ │ │ │ andls r4, r0, #486539264 @ 0x1d000000 │ │ │ │ strls r4, [r1, #-1083] @ 0xfffffbc5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - ldc2 0, cr15, [r2, #560] @ 0x230 │ │ │ │ + ldc2 0, cr15, [lr, #560] @ 0x230 │ │ │ │ ldmdavs r4!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - strmi pc, [r2], -r1, ror #30 │ │ │ │ + @ instruction: 0x4602ff5f │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xffdef091 │ │ │ │ + @ instruction: 0xffeaf091 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe87f0 │ │ │ │ sbfx pc, fp, #25, #5 │ │ │ │ strb r3, [sp, r2, lsl #4] │ │ │ │ - addeq r8, r7, sl, ror r8 │ │ │ │ + @ instruction: 0x008788b2 │ │ │ │ mrrcvs 13, 0, r6, fp, cr3 │ │ │ │ cmnpvs r0, #19 @ p-variant is OBSOLETE │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -138518,70 +138504,70 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ vhadd.s8 , , │ │ │ │ @ instruction: 0xf2c006f0 │ │ │ │ @ instruction: 0xf08b2695 │ │ │ │ - @ instruction: 0xf640fe5f │ │ │ │ + @ instruction: 0xf640fe6b │ │ │ │ strmi r7, [r0], r8, ror #4 │ │ │ │ @ instruction: 0xf08f6831 │ │ │ │ - @ instruction: 0xf08bff7b │ │ │ │ - ldmdavs r1!, {r0, r1, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08bff87 │ │ │ │ + ldmdavs r1!, {r0, r1, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ vst1.8 {d20-d22}, [pc], r5 │ │ │ │ @ instruction: 0xf0916270 │ │ │ │ - movwcs pc, #7979 @ 0x1f2b @ │ │ │ │ + movwcs pc, #7991 @ 0x1f37 @ │ │ │ │ @ instruction: 0x4629221a │ │ │ │ @ instruction: 0xf0914628 │ │ │ │ - @ instruction: 0xf08bf9c3 │ │ │ │ - @ instruction: 0xf8d6fde1 │ │ │ │ + @ instruction: 0xf08bf9cf │ │ │ │ + @ instruction: 0xf8d6fded │ │ │ │ stmiavs r1!, {ip, pc} │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ - @ instruction: 0xff06f7d7 │ │ │ │ + @ instruction: 0xff04f7d7 │ │ │ │ strmi r4, [r2], -r9, asr #12 │ │ │ │ @ instruction: 0xf0914638 │ │ │ │ - blmi 0x6d7420 │ │ │ │ + blmi 0x6d7418 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsmi pc, ip, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [sp], #-2259 @ 0xfffff72d │ │ │ │ andeq lr, r8, #3072 @ 0xc00 │ │ │ │ ldrtmi r9, [fp], #-1281 @ 0xfffffaff │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - stmdavs r1!, {r0, r3, r4, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r2, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r0, r4, lsr #16 │ │ │ │ @ instruction: 0xf7d76835 │ │ │ │ - strmi pc, [r2], -r7, ror #29 │ │ │ │ + strmi pc, [r2], -r5, ror #29 │ │ │ │ strtmi fp, [r9], -ip, lsl #19 │ │ │ │ @ instruction: 0xf0914638 │ │ │ │ - andcs pc, r1, pc, lsr pc @ │ │ │ │ + andcs pc, r1, fp, asr #30 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ stc2l 7, cr15, [r0], #-1016 @ 0xfffffc08 │ │ │ │ andcc lr, r2, #43778048 @ 0x29c0000 │ │ │ │ svclt 0x0000e7eb │ │ │ │ - addeq r8, r7, r8, lsl #15 │ │ │ │ + addeq r8, r7, r0, asr #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ @ instruction: 0xf8d0b083 │ │ │ │ strmi r5, [r7], -r8, lsr #1 │ │ │ │ ldcvs 6, cr4, [r8], {20} │ │ │ │ @ instruction: 0xf0109101 │ │ │ │ tstle r6, r0, ror r0 │ │ │ │ cmple fp, r0, lsl #26 │ │ │ │ ldrdcc pc, [ip], r7 @ │ │ │ │ - blcs 0xa90fc │ │ │ │ + blcs 0xa90c4 │ │ │ │ @ instruction: 0xf8d7d156 │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ qaddcs sp, r8, r0 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stccs 0, cr13, [r0, #-292] @ 0xfffffedc │ │ │ │ @@ -138591,67 +138577,67 @@ │ │ │ │ svceq 0x0018f016 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf1030a00 │ │ │ │ movwls r0, #769 @ 0x301 │ │ │ │ @ instruction: 0x469abf18 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ - stc2l 0, cr15, [r4, #-556]! @ 0xfffffdd4 │ │ │ │ + ldc2l 0, cr15, [r0, #-556]! @ 0xfffffdd4 │ │ │ │ @ instruction: 0xf08b4681 │ │ │ │ - ldrtmi pc, [r1], -r1, ror #26 @ │ │ │ │ + ldrtmi pc, [r1], -sp, ror #26 @ │ │ │ │ @ instruction: 0xf8d74680 │ │ │ │ andcs fp, r0, r0 │ │ │ │ @ instruction: 0xf024e00a │ │ │ │ @ instruction: 0xf8d70207 │ │ │ │ stccc 0, cr11, [r1, #-0] │ │ │ │ vmin.u32 d20, d3, d17 │ │ │ │ @ instruction: 0xf1ba0402 │ │ │ │ eorle r0, pc, r0, lsl #30 │ │ │ │ - mrc2 7, 3, pc, cr10, cr7, {6} │ │ │ │ + mrc2 7, 3, pc, cr8, cr7, {6} │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf0914648 │ │ │ │ - blls 0x117308 │ │ │ │ + blls 0x117300 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf8d74798 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - ldrbmi pc, [r9], -fp, ror #28 @ │ │ │ │ + ldrbmi pc, [r9], -r9, ror #28 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - mcr2 0, 7, pc, cr8, cr1, {4} @ │ │ │ │ - bl 0x33e4fc │ │ │ │ + mrc2 0, 7, pc, cr4, cr1, {4} │ │ │ │ + bl 0x33e4c4 │ │ │ │ andcs r0, r0, r6, lsl #4 │ │ │ │ vsub.i32 , q9, │ │ │ │ stccs 6, cr0, [r0, #-8] │ │ │ │ ldrdcs sp, [r1], -r5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ sbfx pc, sp, #23, #7 │ │ │ │ @ instruction: 0xf0249b00 │ │ │ │ stmiane r3!, {r0, r1, r2, r9}^ │ │ │ │ movweq pc, #28675 @ 0x7003 @ │ │ │ │ - b 0x1171a2c │ │ │ │ + b 0x11719f4 │ │ │ │ andcs r0, r0, r2, lsl #8 │ │ │ │ @ instruction: 0xf7d74621 │ │ │ │ - ldrtmi pc, [r1], -r3, asr #28 @ │ │ │ │ + ldrtmi pc, [r1], -r1, asr #28 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - mcr2 0, 6, pc, cr0, cr1, {4} @ │ │ │ │ + mcr2 0, 6, pc, cr12, cr1, {4} @ │ │ │ │ rscle r3, fp, #1, 26 @ 0x40 │ │ │ │ ldrb r2, [sp, r1] │ │ │ │ @ instruction: 0x469a461d │ │ │ │ ldr r9, [pc, r0, lsl #6] │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ @ instruction: 0xe79b469a │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r0, r5, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebeeb74 │ │ │ │ + bl 0xfebeeb3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r0, ror #31 │ │ │ │ @ instruction: 0xf013460c │ │ │ │ tstle r4, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #16 │ │ │ │ ldrmi fp, [r8], -r8, asr #30 │ │ │ │ @ instruction: 0xf8d0d409 │ │ │ │ @@ -138664,231 +138650,231 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ stmdacs r0, {r0, r1, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 , , q9 │ │ │ │ @ instruction: 0xf2c006f0 │ │ │ │ @ instruction: 0xf08b2695 │ │ │ │ - @ instruction: 0x4605fcd3 │ │ │ │ - stc2 0, cr15, [r4, #-556] @ 0xfffffdd4 │ │ │ │ + @ instruction: 0x4605fcdf │ │ │ │ + ldc2 0, cr15, [r0, #-556] @ 0xfffffdd4 │ │ │ │ ldmdavs r7!, {r0, r5, r7, fp, sp, lr} │ │ │ │ andcs r4, r0, r0, lsl #13 │ │ │ │ - ldc2l 7, cr15, [r6, #860]! @ 0x35c │ │ │ │ + ldc2l 7, cr15, [r4, #860]! @ 0x35c │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf0914628 │ │ │ │ - @ instruction: 0xf08bfe07 │ │ │ │ - ldmdavs r1!, {r0, r1, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08bfe13 │ │ │ │ + ldmdavs r1!, {r0, r1, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08f4607 │ │ │ │ - blmi 0x657310 │ │ │ │ + blmi 0x657308 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2081 @ 0xfffff7df │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldmdbne r3, {r0, r1, r2, r4, sl, lr}^ │ │ │ │ strbmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf64ab9c1 │ │ │ │ vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - blx 0xff653c4a │ │ │ │ + blx 0xff953c12 │ │ │ │ andcs r6, r1, r1, ror #16 │ │ │ │ @ instruction: 0xf7d76834 │ │ │ │ - @ instruction: 0x4602fdd1 │ │ │ │ + strmi pc, [r2], -pc, asr #27 │ │ │ │ strtmi r4, [r1], -r0, asr #12 │ │ │ │ - @ instruction: 0xf924f092 │ │ │ │ + @ instruction: 0xf930f092 │ │ │ │ @ instruction: 0x4610e7b8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ orrsmi pc, r0, sl, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - @ instruction: 0xe7e5fbbd │ │ │ │ - addeq r8, r7, lr, asr r5 │ │ │ │ + strb pc, [r5, r9, asr #23]! @ │ │ │ │ + umulleq r8, r7, r6, r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebeec58 │ │ │ │ + bl 0xfebeec20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-896] @ 0xfffffc80 │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ suble r6, sp, r0, ror r3 │ │ │ │ @ instruction: 0xf4136c53 │ │ │ │ suble r0, pc, r0, ror r3 @ │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, r1, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ @ instruction: 0xb3a8facf │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - stc2l 0, cr15, [ip], #-556 @ 0xfffffdd4 │ │ │ │ + ldc2l 0, cr15, [r8], #-556 @ 0xfffffdd4 │ │ │ │ strmi r6, [r5], -r1, lsr #17 │ │ │ │ ldmdavs r7!, {sp} │ │ │ │ - ldc2 7, cr15, [r2, #860] @ 0x35c │ │ │ │ + ldc2 7, cr15, [r0, #860] @ 0x35c │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914639 │ │ │ │ - @ instruction: 0xf08bfda3 │ │ │ │ - @ instruction: 0xf640fcc7 │ │ │ │ + @ instruction: 0xf08bfdaf │ │ │ │ + @ instruction: 0xf640fcd3 │ │ │ │ ldmdavs r1!, {r2, r3, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf08f4607 │ │ │ │ - blmi 0x8d7248 │ │ │ │ + blmi 0x8d7240 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdavs r2!, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ strtmi r4, [fp], #-1055 @ 0xfffffbe1 │ │ │ │ - bllt 0x193d6d0 │ │ │ │ + bllt 0x193d698 │ │ │ │ msrvc R12_usr, sl │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0x1d53d12 │ │ │ │ + blx 0x2053cda │ │ │ │ andcs r6, r0, r1, ror #16 │ │ │ │ @ instruction: 0xf7d76834 │ │ │ │ - strmi pc, [r2], -sp, ror #26 │ │ │ │ + strmi pc, [r2], -fp, ror #26 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ - stc2l 0, cr15, [sl, #580]! @ 0x244 │ │ │ │ + ldc2l 0, cr15, [r6, #580]! @ 0x244 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmiale pc!, {r1, r9, fp, sp} @ │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - blx 0xff755b20 │ │ │ │ + blx 0xff755ae8 │ │ │ │ @ instruction: 0xf64ae7ad │ │ │ │ vsra.s64 d21, d8, #64 │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - ldrb pc, [r1, r5, asr #22] @ │ │ │ │ - umulleq r8, r7, r8, r4 │ │ │ │ + @ instruction: 0xe7d1fb51 │ │ │ │ + ldrdeq r8, [r7], r0 │ │ │ │ ldcvs 13, cr6, [r2], {2} │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ stmdale r6, {r1, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ push {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ vst1.64 {d20}, [pc :256], r0 │ │ │ │ - bl 0xfebeed64 │ │ │ │ + bl 0xfebeed2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0fd8 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ vaddl.u8 , d17, d2 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r1, ror r0 │ │ │ │ - blx 0x1555b7c │ │ │ │ + blx 0x1555b44 │ │ │ │ rsble r2, r1, r0, lsl #16 │ │ │ │ ldmeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xffc53dbe │ │ │ │ + blx 0xfff53d86 │ │ │ │ strmi r6, [r7], -r1, lsr #16 │ │ │ │ @ instruction: 0xf8d82000 │ │ │ │ @ instruction: 0xf7d75000 │ │ │ │ - @ instruction: 0x4602fd13 │ │ │ │ + @ instruction: 0x4602fd11 │ │ │ │ @ instruction: 0x46294638 │ │ │ │ svcge 0x0070ee1d │ │ │ │ - stc2 0, cr15, [r2, #-580]! @ 0xfffffdbc │ │ │ │ - mcrr2 0, 8, pc, r6, cr11 @ │ │ │ │ + stc2 0, cr15, [lr, #-580]! @ 0xfffffdbc │ │ │ │ + mrrc2 0, 8, pc, r2, cr11 @ │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08f4681 │ │ │ │ - vadd.f32 , , │ │ │ │ - vorr.i32 d16, #3072 @ 0x00000c00 │ │ │ │ + vadd.f32 , , │ │ │ │ + vsubw.s8 q8, q0, d12 │ │ │ │ ldmvc r8, {r0, r1, r4, r5, r8, r9}^ │ │ │ │ - @ instruction: 0xf88af08c │ │ │ │ + @ instruction: 0xf896f08c │ │ │ │ @ instruction: 0xf08b4606 │ │ │ │ - blmi 0x9d6b08 │ │ │ │ + blmi 0x9d6b00 │ │ │ │ ldrbtmi r4, [fp], #-1541 @ 0xfffff9fb │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ ldmibne r3, {r0, r1, sp} │ │ │ │ strbtpl pc, [r4], r8, asr #4 @ │ │ │ │ ldreq pc, [r4], r0, asr #5 │ │ │ │ tsteq r9, r2, lsl #22 │ │ │ │ strmi r9, [r2], #-256 @ 0xffffff00 │ │ │ │ ldmdavs r0!, {r0, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xffa53e28 │ │ │ │ + blx 0xffd53df0 │ │ │ │ @ instruction: 0xf6474b1b │ │ │ │ vaddw.s8 q9, q0, d8 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ ldmibne r3, {r0, r1, sp}^ │ │ │ │ andls r4, r0, #1241513984 @ 0x4a000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xff653e48 │ │ │ │ + blx 0xff953e10 │ │ │ │ @ instruction: 0x46314b14 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, sl, asr r8 @ │ │ │ │ strbmi r1, [sl], #-2387 @ 0xfffff6ad │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08c6830 │ │ │ │ - stmdavs r1!, {r0, r3, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - strmi pc, [r2], -r3, asr #25 │ │ │ │ + strmi pc, [r2], -r1, asr #25 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - stc2l 0, cr15, [r0, #-580] @ 0xfffffdbc │ │ │ │ + stc2l 0, cr15, [ip, #-580] @ 0xfffffdbc │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe87f0 │ │ │ │ @ instruction: 0xe78dfa3d │ │ │ │ - addeq r8, r7, r2, lsl #7 │ │ │ │ - addeq r8, r7, r6, asr r3 │ │ │ │ - addeq r8, r7, ip, lsr r3 │ │ │ │ + @ instruction: 0x008783ba │ │ │ │ + addeq r8, r7, lr, lsl #7 │ │ │ │ + addeq r8, r7, r4, ror r3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r2, lsl #26 │ │ │ │ - blvs 0xfe5694b8 │ │ │ │ + blvs 0xfe569480 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 5, sp, r3, cr6 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ stmdavs r3!, {r3, r4, r6, ip, lr, pc} │ │ │ │ stmiavs r3!, {r0, r1, r4, r8, ip, sp, pc}^ │ │ │ │ cmple r3, r0, lsl #22 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, r6, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 d29, d7, d23 │ │ │ │ @ instruction: 0xf2c006f0 │ │ │ │ @ instruction: 0xf08b2695 │ │ │ │ - @ instruction: 0x4605fb55 │ │ │ │ - blx 0x1553ef6 │ │ │ │ + strmi pc, [r5], -r1, ror #22 │ │ │ │ + blx 0x1853ebe │ │ │ │ @ instruction: 0xf8d668a1 │ │ │ │ strmi r8, [r7], -r0 │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - @ instruction: 0x4641fc77 │ │ │ │ + @ instruction: 0x4641fc75 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - mcrr2 0, 9, pc, r0, cr1 @ │ │ │ │ + mcrr2 0, 9, pc, ip, cr1 @ │ │ │ │ stmdacs r0, {r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf8d6d13c │ │ │ │ stmiavs r1!, {pc}^ │ │ │ │ - stc2l 7, cr15, [sl], #-860 @ 0xfffffca4 │ │ │ │ + stc2l 7, cr15, [r8], #-860 @ 0xfffffca4 │ │ │ │ strmi r4, [r2], -r1, asr #12 │ │ │ │ @ instruction: 0xf0914638 │ │ │ │ - blmi 0x916dc8 │ │ │ │ + blmi 0x916dc0 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2146 @ 0xfffff79e │ │ │ │ ldmdavs r0!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ stmdbne fp, {r0, r3, r6, r7, fp, ip, lr}^ │ │ │ │ strmi r4, [r8], #-1039 @ 0xfffffbf1 │ │ │ │ vcge.s8 , , q5 │ │ │ │ vmla.f d18, d16, d0[0] │ │ │ │ stmib sp, {r2, r4, r7, r8}^ │ │ │ │ andcs r7, r0, #0 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - andcs pc, r1, fp, ror sl @ │ │ │ │ + andcs pc, r1, r7, lsl #21 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ @@ -138896,104 +138882,104 @@ │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ @ instruction: 0xe7a8f9bf │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - mcrr2 0, 8, pc, r2, cr15 @ │ │ │ │ + mcrr2 0, 8, pc, lr, cr15 @ │ │ │ │ vabd.s8 q15, , │ │ │ │ vmla.f d20, d0, d0[3] │ │ │ │ mulls r1, r4, r1 │ │ │ │ strls r6, [r0, -r8, lsl #16] │ │ │ │ - blx 0x14d3fac │ │ │ │ + blx 0x17d3f74 │ │ │ │ ldrb r2, [r3, r1] │ │ │ │ - addeq r8, r7, r6, asr r2 │ │ │ │ + addeq r8, r7, lr, lsl #5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r2, lsl #26 │ │ │ │ - blvs 0xfe5695cc │ │ │ │ + blvs 0xfe569594 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 7, sp, r3, cr12 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8d0d07e │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ addhi pc, r1, r0 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ vhadd.s8 , , │ │ │ │ @ instruction: 0xf2c008f0 │ │ │ │ @ instruction: 0xf08b2895 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ ldrdpl pc, [r0], -r8 │ │ │ │ - blx 0xffdd5d3a │ │ │ │ + blx 0xffd55d02 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ cdp 6, 1, cr4, cr13, cr9, {1} │ │ │ │ @ instruction: 0xf091af70 │ │ │ │ - @ instruction: 0xf08bfbbb │ │ │ │ - @ instruction: 0xf8d8fb27 │ │ │ │ + @ instruction: 0xf08bfbc7 │ │ │ │ + @ instruction: 0xf8d8fb33 │ │ │ │ @ instruction: 0xf6401000 │ │ │ │ strmi r7, [r1], ip, lsl #5 │ │ │ │ - mcrr2 0, 8, pc, r2, cr15 @ │ │ │ │ - tstpeq ip, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + mcrr2 0, 8, pc, lr, cr15 @ │ │ │ │ + movweq pc, #49741 @ 0xc24d @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf08b78d8 │ │ │ │ - strmi pc, [r6], -fp, ror #30 │ │ │ │ - blx 0xfec5403c │ │ │ │ + @ instruction: 0x4606ff77 │ │ │ │ + blx 0xfef54004 │ │ │ │ strmi r4, [r5], -fp, lsr #22 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, sl, asr r8 @ │ │ │ │ vmul.i8 d17, d24, d3 │ │ │ │ vmlsl.s , d16, d0[5] │ │ │ │ - bl 0x119878 │ │ │ │ + bl 0x119840 │ │ │ │ tstls r0, r9, lsl #2 │ │ │ │ ldrtmi r4, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf08c6830 │ │ │ │ - blmi 0x996554 │ │ │ │ + blmi 0x99654c │ │ │ │ orrcs pc, ip, r7, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, sl, asr r8 @ │ │ │ │ strbmi r1, [sl], #-2515 @ 0xfffff62d │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - blmi 0x7d6534 │ │ │ │ + blmi 0x7d652c │ │ │ │ ldrbtmi r4, [fp], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ ldmdbne r3, {r0, r1, sp}^ │ │ │ │ andls r4, r0, #1241513984 @ 0x4a000000 │ │ │ │ ldmdavs r0!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9aaf08c │ │ │ │ + @ instruction: 0xf9b6f08c │ │ │ │ @ instruction: 0xf8d86861 │ │ │ │ andcs r4, r0, r0 │ │ │ │ - blx 0xfe9d5dda │ │ │ │ + blx 0xfe955da2 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914638 │ │ │ │ - andcs pc, r1, r1, lsr #24 │ │ │ │ + andcs pc, r1, sp, lsr #24 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmle r0, {r1, r9, fp, sp} │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fe87f0 │ │ │ │ ldrb pc, [lr, -pc, lsl #18]! @ │ │ │ │ - addeq r8, r7, r4, asr #2 │ │ │ │ - addeq r8, r7, r8, lsl r1 │ │ │ │ - strdeq r8, [r7], lr │ │ │ │ + addeq r8, r7, ip, ror r1 │ │ │ │ + addeq r8, r7, r0, asr r1 │ │ │ │ + addeq r8, r7, r6, lsr r1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r4, lsl #26 │ │ │ │ @ instruction: 0xf4126c22 │ │ │ │ subsle r6, r0, r0, ror r3 │ │ │ │ @@ -139006,49 +138992,49 @@ │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r8, asr #32 │ │ │ │ @ instruction: 0xf88af7ff │ │ │ │ vcgt.s8 d27, d23, d0 │ │ │ │ @ instruction: 0xf2c004f0 │ │ │ │ @ instruction: 0xf08b2495 │ │ │ │ - @ instruction: 0x4607fa5b │ │ │ │ - blx 0x9d4150 │ │ │ │ + strmi pc, [r7], -r7, ror #20 │ │ │ │ + blx 0xcd4118 │ │ │ │ @ instruction: 0xf8d46829 │ │ │ │ strmi r8, [r6], -r0 │ │ │ │ @ instruction: 0xf7d72001 │ │ │ │ - strbmi pc, [r1], -r9, asr #22 @ │ │ │ │ + strbmi pc, [r1], -r7, asr #22 @ │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2l 0, cr15, [ip, #580]! @ 0x244 │ │ │ │ + mcr2 0, 0, pc, cr8, cr1, {4} @ │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdavs r0!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpne r0, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ ldmibne r3, {ip, pc}^ │ │ │ │ stmdavs r8, {r1, r4, r5, sl, lr} │ │ │ │ - @ instruction: 0xf932f08c │ │ │ │ + @ instruction: 0xf93ef08c │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - strtmi pc, [r1], -sp, lsr #22 │ │ │ │ + strtmi pc, [r1], -fp, lsr #22 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xfeb541ba │ │ │ │ + blx 0xfee54182 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf89ef7fe │ │ │ │ svclt 0x0000e7b6 │ │ │ │ - addeq r8, r7, r4, lsl r0 │ │ │ │ + addeq r8, r7, ip, asr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ ldrdmi pc, [r8], r0 @ │ │ │ │ addlt r4, r5, r7, lsl #12 │ │ │ │ @@ -139056,15 +139042,15 @@ │ │ │ │ @ instruction: 0xf0134615 │ │ │ │ tstle r2, lr │ │ │ │ @ instruction: 0x06d24332 │ │ │ │ @ instruction: 0xf013d464 │ │ │ │ tstle r6, r0, ror r0 │ │ │ │ cmple pc, r0, lsl #24 │ │ │ │ ldrdcc pc, [ip], r7 @ │ │ │ │ - blcs 0xa9868 │ │ │ │ + blcs 0xa9830 │ │ │ │ @ instruction: 0xf8d7d15a │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ qaddcs sp, ip, r0 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ stmdacs r0, {r0, r1, r4, fp, ip, sp, lr, pc} │ │ │ │ stccs 0, cr13, [r0], {77} @ 0x4d │ │ │ │ @@ -139074,60 +139060,60 @@ │ │ │ │ svceq 0x000cf016 │ │ │ │ cmneq r3, #323584 @ 0x4f000 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ svclt 0x00089303 │ │ │ │ movwls r2, #4864 @ 0x1300 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ - @ instruction: 0xf9d2f08b │ │ │ │ + @ instruction: 0xf9def08b │ │ │ │ @ instruction: 0xf08b4681 │ │ │ │ - ldrtmi pc, [r1], -pc, asr #19 @ │ │ │ │ + @ instruction: 0x4631f9db │ │ │ │ ldrdge pc, [r0], -r7 │ │ │ │ andcs r4, r1, r0, lsl #13 │ │ │ │ - blx 0xff0d5fa0 │ │ │ │ + blx 0xff055f68 │ │ │ │ @ instruction: 0x46024651 │ │ │ │ @ instruction: 0xf0914648 │ │ │ │ - blls 0x11761c │ │ │ │ + blls 0x117614 │ │ │ │ ldrtmi r4, [r3], #-1706 @ 0xfffff956 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ and r9, sp, r2, lsl #6 │ │ │ │ @ instruction: 0x3c019a01 │ │ │ │ cmnlt sl, #3997696 @ 0x3d0000 │ │ │ │ - b 0x113e870 │ │ │ │ + b 0x113e838 │ │ │ │ @ instruction: 0xf7d70a03 │ │ │ │ - strtmi pc, [r9], -fp, lsr #21 │ │ │ │ + strtmi pc, [r9], -r9, lsr #21 │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2l 0, cr15, [lr, #-580] @ 0xfffffdbc │ │ │ │ + stc2l 0, cr15, [sl, #-580]! @ 0xfffffdbc │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ ldmdavs sp!, {r3, r4, r6, r7, r8, r9, sl, lr} │ │ │ │ andcs r4, r1, r1, asr r6 │ │ │ │ - blx 0xfe855fe4 │ │ │ │ + blx 0xfe7d5fac │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0914640 │ │ │ │ - strdcs pc, [r1], -r1 │ │ │ │ + strdcs pc, [r1], -sp │ │ │ │ movweq pc, #12326 @ 0x3026 @ │ │ │ │ stccs 6, cr4, [r0], {49} @ 0x31 │ │ │ │ ldrdcs sp, [r1], -lr │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ @ instruction: 0xe7a2f813 │ │ │ │ movwls r4, #13852 @ 0x361c │ │ │ │ ldr r9, [r1, r1, lsl #6]! │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ - bl 0x1e9a1c │ │ │ │ + bl 0x1e99e4 │ │ │ │ ldmdavs lr!, {r0, r3, r8, r9} │ │ │ │ vhadd.u32 d18, d3, d1 │ │ │ │ strtmi r0, [r9], -r1, lsl #10 │ │ │ │ - blx 0x1e56034 │ │ │ │ + blx 0x1dd5ffc │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf0914640 │ │ │ │ - stccc 13, cr15, [r1], {201} @ 0xc9 │ │ │ │ + stccc 13, cr15, [r1], {213} @ 0xd5 │ │ │ │ andcs sp, r1, pc, ror #5 │ │ │ │ movwcs lr, #2010 @ 0x7da │ │ │ │ movwls r9, #4867 @ 0x1303 │ │ │ │ svclt 0x0000e798 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ mvnseq pc, #19 │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ @@ -139143,67 +139129,67 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r8, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 d29, d7, d24 │ │ │ │ @ instruction: 0xf2c006f0 │ │ │ │ @ instruction: 0xf08b2695 │ │ │ │ - @ instruction: 0xf640f97d │ │ │ │ + @ instruction: 0xf640f989 │ │ │ │ strmi r7, [r7], -r8, ror #4 │ │ │ │ @ instruction: 0xf08f6831 │ │ │ │ - @ instruction: 0xf08bfa99 │ │ │ │ - @ instruction: 0xf8d6f90d │ │ │ │ + @ instruction: 0xf08bfaa5 │ │ │ │ + @ instruction: 0xf8d6f919 │ │ │ │ strmi r8, [r5], -r0 │ │ │ │ andcs r6, r0, r1, ror #17 │ │ │ │ - blx 0xd560bc │ │ │ │ + blx 0xcd6084 │ │ │ │ strmi r4, [r2], -r1, asr #12 │ │ │ │ @ instruction: 0xf0914628 │ │ │ │ - blmi 0x9d6a78 │ │ │ │ + blmi 0x9d6a70 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2146 @ 0xfffff79e │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - ldrmi r6, [pc], #-2081 @ 0x9817c │ │ │ │ + ldrmi r6, [pc], #-2081 @ 0x98144 │ │ │ │ strls r4, [r0, -fp, lsr #8] │ │ │ │ movtlt fp, #43777 @ 0xab01 │ │ │ │ mvnsne pc, sl, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf818f08c │ │ │ │ + @ instruction: 0xf824f08c │ │ │ │ andcs r6, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf7d76834 │ │ │ │ - @ instruction: 0x4602fa13 │ │ │ │ + @ instruction: 0x4602fa11 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ - blx 0xfe4d43ec │ │ │ │ + blx 0xfe7d43b4 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fd81f0 │ │ │ │ ldr pc, [r6, sp, lsl #31]! │ │ │ │ vrhadd.s8 d27, d26, d10 │ │ │ │ vmla.f d22, d16, d0[5] │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ - @ instruction: 0xf08b6808 │ │ │ │ - @ instruction: 0xe7ddfff7 │ │ │ │ + @ instruction: 0xf08c6808 │ │ │ │ + ldrb pc, [sp, r3, lsl #16] @ │ │ │ │ orrcc pc, r8, sl, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xffeef08b │ │ │ │ + @ instruction: 0xfffaf08b │ │ │ │ @ instruction: 0xf64ae7d4 │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - strb pc, [fp, r5, ror #31] @ │ │ │ │ - addeq r7, r7, r6, ror #27 │ │ │ │ + @ instruction: 0xe7cbfff1 │ │ │ │ + addeq r7, r7, lr, lsl lr │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r2, r5, r6, ip, lr, pc} │ │ │ │ vst2. {d20-d23}, [pc :256], r0 │ │ │ │ - bl 0xfebef414 │ │ │ │ + bl 0xfebef3dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r3], r8 │ │ │ │ @ instruction: 0xf013460c │ │ │ │ tstle r4, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #17 │ │ │ │ ldrmi fp, [r8], -r8, asr #30 │ │ │ │ @ instruction: 0xf8d0d409 │ │ │ │ @@ -139216,61 +139202,61 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fd83f0 │ │ │ │ stmdacs r0, {r0, r1, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 , , q9 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0xf08b2795 │ │ │ │ - @ instruction: 0xf640f8eb │ │ │ │ + @ instruction: 0xf640f8f7 │ │ │ │ strmi r7, [r6], -r8, ror #4 │ │ │ │ @ instruction: 0xf08f6839 │ │ │ │ - @ instruction: 0xf08bfa07 │ │ │ │ - strmi pc, [r5], -pc, lsr #17 │ │ │ │ - @ instruction: 0xf878f08b │ │ │ │ + @ instruction: 0xf08bfa13 │ │ │ │ + @ instruction: 0x4605f8bb │ │ │ │ + @ instruction: 0xf884f08b │ │ │ │ ldrdls pc, [r0], -r7 │ │ │ │ strmi r6, [r0], r1, ror #17 │ │ │ │ @ instruction: 0xf7d72001 │ │ │ │ - @ instruction: 0x4649f99d │ │ │ │ + @ instruction: 0x4649f99b │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - mrrc2 0, 9, pc, r0, cr1 @ │ │ │ │ + mrrc2 0, 9, pc, ip, cr1 @ │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmib r4, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldmpl r2, {ip}^ │ │ │ │ ldmdbne r3, {r1, r2, r4, sl, lr}^ │ │ │ │ strbmi r9, [r2], #-1536 @ 0xfffffa00 │ │ │ │ movwlt fp, #35273 @ 0x89c9 │ │ │ │ cmnpne r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - stmiavs r1!, {r0, r1, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r1, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmdavs ip!, {sp} │ │ │ │ - @ instruction: 0xf97ef7d7 │ │ │ │ + @ instruction: 0xf97cf7d7 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914621 │ │ │ │ - @ instruction: 0xe7b5f9fb │ │ │ │ + ldr pc, [r5, r7, lsl #20]! │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cmnlt r8, r0, ror r7 │ │ │ │ msrvs (UNDEF: 96), sl │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - strb pc, [r4, r9, ror #30]! @ │ │ │ │ + @ instruction: 0xe7e4ff75 │ │ │ │ tstpcc r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - ldrb pc, [ip, r1, ror #30] @ │ │ │ │ + ldrb pc, [ip, sp, ror #30] @ │ │ │ │ mvnvc pc, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - @ instruction: 0xe7d4ff59 │ │ │ │ - @ instruction: 0x00877cbe │ │ │ │ + ldrb pc, [r4, r5, ror #30] @ │ │ │ │ + strdeq r7, [r7], r6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebef520 │ │ │ │ + bl 0xfebef4e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r4, #-896] @ 0xfffffc80 │ │ │ │ stcvs 0, cr11, [r3], #-524 @ 0xfffffdf4 │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ stcvs 0, cr13, [r2], #348 @ 0x15c │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ ldmdble r2, {r1, r9, fp, sp}^ │ │ │ │ @@ -139283,51 +139269,51 @@ │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r9, asr #32 │ │ │ │ mcr2 7, 3, pc, cr0, cr14, {7} @ │ │ │ │ vcge.s8 d27, d23, d8 │ │ │ │ @ instruction: 0xf2c006f0 │ │ │ │ @ instruction: 0xf08b2695 │ │ │ │ - stmdavs r9!, {r0, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r4, lsl #12 │ │ │ │ @ instruction: 0xf7d76837 │ │ │ │ - strmi pc, [r2], -r3, lsr #18 │ │ │ │ + strmi pc, [r2], -r1, lsr #18 │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ - blx 0xff6545ce │ │ │ │ - @ instruction: 0xf858f08b │ │ │ │ + blx 0xff954596 │ │ │ │ + @ instruction: 0xf864f08b │ │ │ │ @ instruction: 0xf6406831 │ │ │ │ strmi r7, [r7], -r8, ror #4 │ │ │ │ - @ instruction: 0xf974f08f │ │ │ │ + @ instruction: 0xf980f08f │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf6472f70 │ │ │ │ vaddw.s8 , q8, d4 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ smladls r0, pc, r4, r4 @ │ │ │ │ stmdavs r8, {r0, r1, r5, sl, lr} │ │ │ │ @ instruction: 0xf08b461a │ │ │ │ - stmdavs r9!, {r0, r2, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r4, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r5, lsr r8 │ │ │ │ - @ instruction: 0xf900f7d7 │ │ │ │ + @ instruction: 0xf8fef7d7 │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914620 │ │ │ │ - andcs pc, r1, r3, asr ip @ │ │ │ │ + andcs pc, r1, pc, asr ip @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fdbdf0 │ │ │ │ @ instruction: 0xe7b5fe73 │ │ │ │ - @ instruction: 0x00877bb2 │ │ │ │ + addeq r7, r7, sl, ror #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebef604 │ │ │ │ + bl 0xfebef5cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r4, #-896] @ 0xfffffc80 │ │ │ │ stcvs 0, cr11, [r3], #-524 @ 0xfffffdf4 │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ stcvs 0, cr13, [r2], #348 @ 0x15c │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ ldmdble r2, {r1, r9, fp, sp}^ │ │ │ │ @@ -139340,93 +139326,93 @@ │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r9, asr #32 │ │ │ │ stc2l 7, cr15, [lr, #1016]! @ 0x3f8 │ │ │ │ vcge.s8 d27, d23, d8 │ │ │ │ @ instruction: 0xf2c006f0 │ │ │ │ @ instruction: 0xf08a2695 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r4, lsl #12 │ │ │ │ @ instruction: 0xf7d76837 │ │ │ │ - @ instruction: 0x4602f8b1 │ │ │ │ + strmi pc, [r2], -pc, lsr #17 │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ - blx 0x19d46b2 │ │ │ │ - @ instruction: 0xffe6f08a │ │ │ │ + blx 0x1cd467a │ │ │ │ + @ instruction: 0xfff2f08a │ │ │ │ @ instruction: 0xf6406831 │ │ │ │ strmi r7, [r7], -r8, ror #4 │ │ │ │ - @ instruction: 0xf902f08f │ │ │ │ + @ instruction: 0xf90ef08f │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf6472f70 │ │ │ │ vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ smladls r0, pc, r4, r4 @ │ │ │ │ stmdavs r8, {r0, r1, r5, sl, lr} │ │ │ │ @ instruction: 0xf08b461a │ │ │ │ - stmdavs r9!, {r0, r1, r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r1, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r5, lsr r8 │ │ │ │ - @ instruction: 0xf88ef7d7 │ │ │ │ + @ instruction: 0xf88cf7d7 │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914620 │ │ │ │ - andcs pc, r1, r1, ror #23 │ │ │ │ + andcs pc, r1, sp, ror #23 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fdbdf0 │ │ │ │ ldr pc, [r5, r1, lsl #28]! │ │ │ │ - addeq r7, r7, lr, asr #21 │ │ │ │ + addeq r7, r7, r6, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r2, lsl #26 │ │ │ │ - blvs 0xfe569d28 │ │ │ │ + blvs 0xfe569cf0 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 5, sp, r3, cr2 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8d0d054 │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ qaddcs sp, r7, r0 │ │ │ │ stc2 7, cr15, [r6, #1016] @ 0x3f8 │ │ │ │ eorsle r2, r8, r0, lsl #16 │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - @ instruction: 0xff8af08a │ │ │ │ + @ instruction: 0xff96f08a │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8a6f08f │ │ │ │ - @ instruction: 0xff1af08a │ │ │ │ + @ instruction: 0xf8b2f08f │ │ │ │ + @ instruction: 0xff26f08a │ │ │ │ ldrdhi pc, [r0], -r6 │ │ │ │ stmiavs r1!, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - @ instruction: 0x4641f83f │ │ │ │ + @ instruction: 0x4641f83d │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf808f091 │ │ │ │ + @ instruction: 0xf814f091 │ │ │ │ vnmls.f64 d4, d13, d27 │ │ │ │ stmdavs r2!, {r4, r5, r6, r8, r9, sl, fp, ip}^ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdavs r1!, {r0, r1, r3, r6, r7, fp, ip, lr} │ │ │ │ strtmi r4, [fp], #-1055 @ 0xfffffbe1 │ │ │ │ - bllt 0x1efe168 │ │ │ │ + bllt 0x1efe130 │ │ │ │ @ instruction: 0xf64ab3c2 │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - stmiavs r1!, {r0, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmdavs r4!, {sp} │ │ │ │ - @ instruction: 0xf820f7d7 │ │ │ │ + @ instruction: 0xf81ef7d7 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914621 │ │ │ │ - mulcs r1, sp, r8 │ │ │ │ + andcs pc, r1, r9, lsr #17 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ @@ -139437,30 +139423,30 @@ │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fd81f0 │ │ │ │ str pc, [r7, fp, lsl #27]! │ │ │ │ vrhadd.s8 d27, d26, d10 │ │ │ │ vmla.f d23, d0, d0[6] │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - @ instruction: 0xe7cefdf5 │ │ │ │ + strb pc, [lr, r1, lsl #28] @ │ │ │ │ tstpmi ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - stc2l 0, cr15, [ip, #556]! @ 0x22c │ │ │ │ + ldc2l 0, cr15, [r8, #556]! @ 0x22c │ │ │ │ @ instruction: 0xf64ae7c5 │ │ │ │ vsra.s64 q8, q10, #64 │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - ldr pc, [ip, r3, ror #27]! │ │ │ │ - addeq r7, r7, r0, lsl #20 │ │ │ │ + ldr pc, [ip, pc, ror #27]! │ │ │ │ + addeq r7, r7, r8, lsr sl │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r0, r2, r5, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebef818 │ │ │ │ + bl 0xfebef7e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs sl, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ stmiavs sl, {r1, r4, r8, ip, sp, pc}^ │ │ │ │ cmnle r0, r0, lsl #20 │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldmib r4, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ @@ -139471,40 +139457,40 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, sp, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 d29, d7, d24 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0xf08a2795 │ │ │ │ - @ instruction: 0x4606feb9 │ │ │ │ - cdp2 0, 11, cr15, cr6, cr10, {4} │ │ │ │ + strmi pc, [r6], -r5, asr #29 │ │ │ │ + cdp2 0, 12, cr15, cr2, cr10, {4} │ │ │ │ @ instruction: 0xf8d768a1 │ │ │ │ strmi r8, [r5], -r0 │ │ │ │ @ instruction: 0xf7d62001 │ │ │ │ - strbmi pc, [r1], -r7, lsr #31 @ │ │ │ │ + strbmi pc, [r1], -r5, lsr #31 @ │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0x17548c4 │ │ │ │ - blcs 0xb2710 │ │ │ │ + blx 0x1a5488c │ │ │ │ + blcs 0xb26d8 │ │ │ │ @ instruction: 0xf8d7d13c │ │ │ │ andcs r8, r1, r0 │ │ │ │ @ instruction: 0xf7d668e1 │ │ │ │ - @ instruction: 0x4641ff99 │ │ │ │ + @ instruction: 0x4641ff97 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0x13d48e0 │ │ │ │ + blx 0x16d48a8 │ │ │ │ vnmls.f64 d4, d13, d17 │ │ │ │ stmdavs r2!, {r4, r5, r6, r8, r9, sl, fp, ip}^ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiapl r9, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ strmi r1, [sp], #-2443 @ 0xfffff675 │ │ │ │ cmplt sl, #8, 8 @ 0x8000000 │ │ │ │ @ instruction: 0x11b8f24b │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andpl lr, r0, sp, asr #19 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [sl, #556]! @ 0x22c │ │ │ │ + ldc2 0, cr15, [r6, #556]! @ 0x22c │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461081f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -139513,22 +139499,22 @@ │ │ │ │ @ instruction: 0x2000e7b1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf0914628 │ │ │ │ - strb pc, [r7, pc, lsl #17] @ │ │ │ │ + bfi pc, fp, (invalid: 17:7) @ │ │ │ │ cmppcc r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ @ instruction: 0xf08b9500 │ │ │ │ - andcs pc, r1, pc, ror sp @ │ │ │ │ + andcs pc, r1, fp, lsl #27 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ - @ instruction: 0x008778b4 │ │ │ │ + addeq r7, r7, ip, ror #17 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r4, lsl #26 │ │ │ │ @ instruction: 0xf4126c22 │ │ │ │ andsle r6, lr, r0, ror r3 │ │ │ │ @@ -139552,53 +139538,53 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ stc2 7, cr15, [r2], #1012 @ 0x3f4 │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - cdp2 0, 4, cr15, cr10, cr10, {4} │ │ │ │ + cdp2 0, 5, cr15, cr6, cr10, {4} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xff66f08e │ │ │ │ - ldc2l 0, cr15, [sl, #552] @ 0x228 │ │ │ │ + @ instruction: 0xff72f08e │ │ │ │ + stc2l 0, cr15, [r6, #552]! @ 0x228 │ │ │ │ @ instruction: 0x46046831 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xff16f090 │ │ │ │ + @ instruction: 0xff22f090 │ │ │ │ movwcs r2, #4634 @ 0x121a │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf9aef090 │ │ │ │ - stc2l 0, cr15, [ip, #552] @ 0x228 │ │ │ │ + @ instruction: 0xf9baf090 │ │ │ │ + ldc2l 0, cr15, [r8, #552] @ 0x228 │ │ │ │ ldrdge pc, [r0], -r5 │ │ │ │ strmi r6, [r1], r9, lsr #17 │ │ │ │ @ instruction: 0xf8d62000 │ │ │ │ @ instruction: 0xf7d68000 │ │ │ │ - strmi pc, [r2], -pc, ror #29 │ │ │ │ + strmi pc, [r2], -sp, ror #29 │ │ │ │ svceq 0x0000f1ba │ │ │ │ andcc sp, r2, #0 │ │ │ │ strbmi r4, [r8], -r1, asr #12 │ │ │ │ - mrc2 0, 5, pc, cr4, cr0, {4} │ │ │ │ - stc2l 0, cr15, [ip, #552]! @ 0x228 │ │ │ │ + mcr2 0, 6, pc, cr0, cr0, {4} @ │ │ │ │ + ldc2l 0, cr15, [r8, #552]! @ 0x228 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, q4, q8 │ │ │ │ vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ pkhbtmi r6, r0, fp, lsl #16 │ │ │ │ ldrmi r5, [r4], #-2258 @ 0xfffff72e │ │ │ │ strls r4, [r1], #-1047 @ 0xfffffbe9 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ strmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - ldmdavs r4!, {r0, r1, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r4!, {r0, r1, r2, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r1, r9, ror #16 │ │ │ │ - mcr2 7, 6, pc, cr10, cr6, {6} @ │ │ │ │ + mcr2 7, 6, pc, cr8, cr6, {6} @ │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0914640 │ │ │ │ - @ instruction: 0xe797fa1d │ │ │ │ - addeq r7, r7, lr, asr #14 │ │ │ │ + ldr pc, [r7, r9, lsr #20] │ │ │ │ + addeq r7, r7, r6, lsl #15 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r4, lsl #26 │ │ │ │ @ instruction: 0xf4126c22 │ │ │ │ andsle r6, lr, r0, ror r3 │ │ │ │ @@ -139622,52 +139608,52 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldc2 7, cr15, [r6], {253} @ 0xfd │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - ldc2 0, cr15, [lr, #552]! @ 0x228 │ │ │ │ + stc2l 0, cr15, [sl, #552] @ 0x228 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - cdp2 0, 13, cr15, cr10, cr14, {4} │ │ │ │ - stc2l 0, cr15, [lr, #-552] @ 0xfffffdd8 │ │ │ │ + cdp2 0, 14, cr15, cr6, cr14, {4} │ │ │ │ + ldc2l 0, cr15, [sl, #-552] @ 0xfffffdd8 │ │ │ │ @ instruction: 0x46046831 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - mcr2 0, 4, pc, cr10, cr0, {4} @ │ │ │ │ + mrc2 0, 4, pc, cr6, cr0, {4} │ │ │ │ andscs r2, sl, #67108864 @ 0x4000000 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf922f090 │ │ │ │ - stc2l 0, cr15, [r0, #-552] @ 0xfffffdd8 │ │ │ │ + @ instruction: 0xf92ef090 │ │ │ │ + stc2l 0, cr15, [ip, #-552] @ 0xfffffdd8 │ │ │ │ @ instruction: 0xf08a4680 │ │ │ │ - @ instruction: 0xf8d6fd71 │ │ │ │ + @ instruction: 0xf8d6fd7d │ │ │ │ stmiavs r9!, {sp, pc} │ │ │ │ andcs r4, r1, r1, lsl #13 │ │ │ │ - mcr2 7, 3, pc, cr2, cr6, {6} @ │ │ │ │ + mcr2 7, 3, pc, cr0, cr6, {6} @ │ │ │ │ @ instruction: 0x46024651 │ │ │ │ @ instruction: 0xf0914648 │ │ │ │ - blmi 0x516d60 │ │ │ │ + blmi 0x516d58 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicscc pc, r4, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r4], #-2258 @ 0xfffff72e │ │ │ │ strls r4, [r1], #-1047 @ 0xfffffbe9 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ strbmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - stmdavs r9!, {r0, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r0, sp, lsr #16 │ │ │ │ @ instruction: 0xf7d66834 │ │ │ │ - strmi pc, [r2], -r3, asr #28 │ │ │ │ + strmi pc, [r2], -r1, asr #28 │ │ │ │ andcc fp, r2, #1073741825 @ 0x40000001 │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ - mrc2 0, 4, pc, cr10, cr0, {4} │ │ │ │ + mcr2 0, 5, pc, cr6, cr0, {4} @ │ │ │ │ svclt 0x0000e79a │ │ │ │ - addeq r7, r7, r0, asr #12 │ │ │ │ + addeq r7, r7, r8, ror r6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r4, lsl #26 │ │ │ │ @ instruction: 0xf4136c23 │ │ │ │ @ instruction: 0xf0006270 │ │ │ │ @@ -139684,75 +139670,75 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ rsbsle r2, sl, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vhadd.s8 , , │ │ │ │ @ instruction: 0xf2c008f0 │ │ │ │ @ instruction: 0xf08a2895 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r7, lsl #12 │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ - mcr2 7, 0, pc, cr0, cr6, {6} @ │ │ │ │ + ldc2l 7, cr15, [lr, #856]! @ 0x358 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ cdp 6, 1, cr4, cr13, cr1, {1} │ │ │ │ @ instruction: 0xf091af70 │ │ │ │ - @ instruction: 0xf08af8b1 │ │ │ │ - @ instruction: 0xf8d8fd33 │ │ │ │ + @ instruction: 0xf08af8bd │ │ │ │ + @ instruction: 0xf8d8fd3f │ │ │ │ @ instruction: 0xf6401000 │ │ │ │ strmi r7, [r1], r8, ror #4 │ │ │ │ - cdp2 0, 4, cr15, cr14, cr14, {4} │ │ │ │ - tstpeq ip, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + cdp2 0, 5, cr15, cr10, cr14, {4} │ │ │ │ + movweq pc, #49741 @ 0xc24d @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf08b78d8 │ │ │ │ - @ instruction: 0x4606f977 │ │ │ │ - ldc2 0, cr15, [sl], #552 @ 0x228 │ │ │ │ + strmi pc, [r6], -r3, lsl #19 │ │ │ │ + stc2l 0, cr15, [r6], {138} @ 0x8a │ │ │ │ strmi r4, [r4], -r8, lsr #22 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, sl, asr r8 @ │ │ │ │ vmul.i8 d17, d24, d3 │ │ │ │ vmlsl.s , d16, d0[5] │ │ │ │ - bl 0x11a460 │ │ │ │ + bl 0x11a428 │ │ │ │ tstls r0, r9, lsl #2 │ │ │ │ ldrtmi r4, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf08b6830 │ │ │ │ - blmi 0x8d796c │ │ │ │ + blmi 0x8d7964 │ │ │ │ orrne pc, r4, r7, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, sl, asr r8 @ │ │ │ │ strbmi r1, [sl], #-2515 @ 0xfffff62d │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - blmi 0x71794c │ │ │ │ + blmi 0x717944 │ │ │ │ ldrbtmi r4, [fp], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ ldmdbne r3, {r0, r1, sp} │ │ │ │ andls r4, r0, #1241513984 @ 0x4a000000 │ │ │ │ ldmdavs r0!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfee54c86 │ │ │ │ + blx 0xff154c4e │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ andcs r6, r1, r9, ror #16 │ │ │ │ - ldc2 7, cr15, [r0, #856]! @ 0x358 │ │ │ │ + stc2 7, cr15, [lr, #856]! @ 0x358 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0914638 │ │ │ │ - andcs pc, r1, r3, lsl #18 │ │ │ │ + andcs pc, r1, pc, lsl #18 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fd87f0 │ │ │ │ str pc, [r4, r1, lsr #22] │ │ │ │ - addeq r7, r7, ip, asr r5 │ │ │ │ - addeq r7, r7, r0, lsr r5 │ │ │ │ - addeq r7, r7, r6, lsl r5 │ │ │ │ + umulleq r7, r7, r4, r5 @ │ │ │ │ + addeq r7, r7, r8, ror #10 │ │ │ │ + addeq r7, r7, lr, asr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ ldrmi fp, [r4], -r7, lsl #1 │ │ │ │ ldcvs 6, cr4, [fp], {7} │ │ │ │ @@ -139761,101 +139747,101 @@ │ │ │ │ andls r9, r3, #-2147483648 @ 0x80000000 │ │ │ │ adchi pc, sp, r0 │ │ │ │ ldrdvs pc, [r8], r7 @ │ │ │ │ rsbsvs pc, r0, r3, lsl r0 @ │ │ │ │ cdpcs 1, 0, cr13, cr0, cr8, {0} │ │ │ │ adchi pc, r5, r0, asr #32 │ │ │ │ ldrdcc pc, [ip], r7 @ │ │ │ │ - blcs 0xaa3ac │ │ │ │ + blcs 0xaa374 │ │ │ │ addshi pc, pc, r0, asr #32 │ │ │ │ ldrdne pc, [r8], #135 @ 0x87 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ smlatbcs r0, r0, r0, r8 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r0, r0 │ │ │ │ svclt 0x00dc2e00 │ │ │ │ - beq 0xd4c50 │ │ │ │ + beq 0xd4c18 │ │ │ │ andsge pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf014dd0e │ │ │ │ @ instruction: 0xf0000318 │ │ │ │ @ instruction: 0xf8d78092 │ │ │ │ - bls 0x4a4dd8 │ │ │ │ - beq 0x114f38 │ │ │ │ + bls 0x4a4da0 │ │ │ │ + beq 0x114f00 │ │ │ │ svceq 0x0018f012 │ │ │ │ uadd16mi fp, r3, r4 │ │ │ │ movwls r2, #17152 @ 0x4300 │ │ │ │ ldrbeq pc, [r0, r7, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ - ldc2 0, cr15, [r4], {138} @ 0x8a │ │ │ │ + stc2 0, cr15, [r0], #-552 @ 0xfffffdd8 │ │ │ │ @ instruction: 0xf08a4681 │ │ │ │ - andls pc, r1, r1, lsl ip @ │ │ │ │ - stc2 0, cr15, [lr], {138} @ 0x8a │ │ │ │ + andls pc, r1, sp, lsl ip @ │ │ │ │ + ldc2 0, cr15, [sl], {138} @ 0x8a │ │ │ │ @ instruction: 0xf08a4680 │ │ │ │ - @ instruction: 0xf640fc73 │ │ │ │ + @ instruction: 0xf640fc7f │ │ │ │ ldmdavs r9!, {r3, r5, r6, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf08e9005 │ │ │ │ - @ instruction: 0xf8d7fd8f │ │ │ │ + @ instruction: 0xf8d7fd9b │ │ │ │ strtmi fp, [r9], -r0 │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - ldrbmi pc, [r9], -fp, lsr #26 @ │ │ │ │ + ldrbmi pc, [r9], -r9, lsr #26 @ │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2 0, cr15, [ip, #-576]! @ 0xfffffdc0 │ │ │ │ + stc2l 0, cr15, [r8, #-576] @ 0xfffffdc0 │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r9, r0, r0, lsl r9 │ │ │ │ - stc2 7, cr15, [r0, #-856]! @ 0xfffffca8 │ │ │ │ + ldc2 7, cr15, [lr, #-856] @ 0xfffffca8 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf0909801 │ │ │ │ - @ instruction: 0x9600fd31 │ │ │ │ - blcs 0xbf7a0 │ │ │ │ - blls 0x20d090 │ │ │ │ - bls 0xea4c0 │ │ │ │ + @ instruction: 0x9600fd3d │ │ │ │ + blcs 0xbf768 │ │ │ │ + blls 0x20d058 │ │ │ │ + bls 0xea488 │ │ │ │ cdpls 6, 0, cr4, cr2, cr0, {2} │ │ │ │ @ instruction: 0xf8d747b0 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - ldrbmi pc, [r9], -fp, lsl #26 @ │ │ │ │ + ldrbmi pc, [r9], -r9, lsl #26 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2 0, cr15, [r8, #576] @ 0x240 │ │ │ │ - blcs 0xbf7bc │ │ │ │ - blcc 0x10cc98 │ │ │ │ - bl 0x33d7c4 │ │ │ │ + ldc2 0, cr15, [r4, #576] @ 0x240 │ │ │ │ + blcs 0xbf784 │ │ │ │ + blcc 0x10cc60 │ │ │ │ + bl 0x33d78c │ │ │ │ @ instruction: 0xf8d70305 │ │ │ │ andcs fp, r0, r0 │ │ │ │ streq pc, [r2, #-867] @ 0xfffffc9d │ │ │ │ movweq lr, #19210 @ 0x4b0a │ │ │ │ vmax.u32 d20, d3, d25 │ │ │ │ @ instruction: 0xf7d60402 │ │ │ │ - @ instruction: 0x4659fcf3 │ │ │ │ + @ instruction: 0x4659fcf1 │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - stc2 0, cr15, [r4, #-576] @ 0xfffffdc0 │ │ │ │ - blcs 0xbf7fc │ │ │ │ - bls 0x4ccf30 │ │ │ │ + ldc2 0, cr15, [r0, #-576] @ 0xfffffdc0 │ │ │ │ + blcs 0xbf7c4 │ │ │ │ + bls 0x4ccef8 │ │ │ │ @ instruction: 0xf8d72000 │ │ │ │ ldrmi fp, [r3], #-0 │ │ │ │ andeq pc, r2, #-1946157055 @ 0x8c000001 │ │ │ │ @ instruction: 0x46119210 │ │ │ │ - stc2l 7, cr15, [r0], #856 @ 0x358 │ │ │ │ + ldc2l 7, cr15, [lr], {214} @ 0xd6 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf0909801 │ │ │ │ - blls 0x197fd4 │ │ │ │ + blls 0x197fcc │ │ │ │ sbcle r2, r0, r0, lsl #22 │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r0, r1, lsr #12 │ │ │ │ - ldc2l 7, cr15, [r2], {214} @ 0xd6 │ │ │ │ + ldc2l 7, cr15, [r0], {214} @ 0xd6 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf0904640 │ │ │ │ - ldr pc, [r4, r3, ror #25]! │ │ │ │ + ldr pc, [r4, pc, ror #25]! │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ shsub8mi r8, r8, r0 │ │ │ │ - blx 0x13d6c38 │ │ │ │ + blx 0x13d6c00 │ │ │ │ @ instruction: 0x461ee75f │ │ │ │ movwls r4, #18074 @ 0x469a │ │ │ │ svclt 0x0000e774 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @@ -139879,93 +139865,93 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ qsub8mi r8, r8, r0 │ │ │ │ - blx 0x3d6cb8 │ │ │ │ + blx 0x3d6c80 │ │ │ │ rscle r2, r6, r0, lsl #16 │ │ │ │ andcs r6, r0, #10551296 @ 0xa10000 │ │ │ │ @ instruction: 0xf7c34628 │ │ │ │ - stmdbvs r3!, {r0, r1, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0xaa6d8 │ │ │ │ + stmdbvs r3!, {r0, r3, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0xaa6a0 │ │ │ │ @ instruction: 0xf895d15a │ │ │ │ ldrhlt r3, [r3, -r2] │ │ │ │ - blcs 0x3f2f70 │ │ │ │ + blcs 0x3f2f38 │ │ │ │ @ instruction: 0xf08ad05b │ │ │ │ - vmlscs.f64 d15, d0, d1 │ │ │ │ + vmlscs.f64 d15, d0, d13 │ │ │ │ stclle 6, cr4, [r2, #-516] @ 0xfffffdfc │ │ │ │ - beq 0xffcd5610 │ │ │ │ - bcs 0xfe6157f8 │ │ │ │ + beq 0xffcd55d8 │ │ │ │ + bcs 0xfe6157c0 │ │ │ │ @ instruction: 0xf04f2700 │ │ │ │ ands r0, lr, r2, ror #23 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0x10d6c2e │ │ │ │ + blx 0x1856bf6 │ │ │ │ @ instruction: 0xf8da6921 │ │ │ │ andcs r3, r0, r0 │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - mrrc2 7, 13, pc, r0, cr6 @ │ │ │ │ + mcrr2 7, 13, pc, lr, cr6 @ │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf0904648 │ │ │ │ - andcs pc, r4, #52480 @ 0xcd00 │ │ │ │ + andcs pc, r4, #55552 @ 0xd900 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf08e3701 │ │ │ │ - adcsmi pc, lr, #41728 @ 0xa300 │ │ │ │ + adcsmi pc, lr, #44800 @ 0xaf00 │ │ │ │ stmdavs r0!, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ stmdacs r0, {r1, r6, r9, sl, lr} │ │ │ │ stmdbvs r1!, {r2, r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - ldc2 7, cr15, [r8], #-856 @ 0xfffffca8 │ │ │ │ + ldc2 7, cr15, [r6], #-856 @ 0xfffffca8 │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf0904648 │ │ │ │ - @ instruction: 0xf8cdfc49 │ │ │ │ + @ instruction: 0xf8cdfc55 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ @ instruction: 0xf8d54649 │ │ │ │ strtmi r3, [r8], -r8, lsl #1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - ldc2l 7, cr15, [ip, #-792] @ 0xfffffce8 │ │ │ │ + ldc2l 7, cr15, [sl, #-792]! @ 0xfffffce8 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r4, r5, r8, ip, sp, pc}^ │ │ │ │ stmiavs r1!, {r0, r1, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ strtmi r4, [r8], -r2, asr #12 │ │ │ │ - blx 0xc56c96 │ │ │ │ + blx 0x13d6c5e │ │ │ │ @ instruction: 0xf7c54628 │ │ │ │ - @ instruction: 0xe782ffdb │ │ │ │ + @ instruction: 0xe782fff9 │ │ │ │ strmi r6, [r1], -r2, ror #17 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - ldc2l 0, cr15, [r2], #-568 @ 0xfffffdc8 │ │ │ │ + ldc2l 0, cr15, [lr], #-568 @ 0xfffffdc8 │ │ │ │ stmdavs r3!, {r0, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ adcle r2, r0, r0, lsl #22 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ @ instruction: 0xf2c00af0 │ │ │ │ ldrbtmi r2, [fp], #-2709 @ 0xfffff56b │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ ldmpl r2, {r0, r4, r7, r8}^ │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ strbmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - @ instruction: 0xe788f9f9 │ │ │ │ + str pc, [r8, r5, lsl #20] │ │ │ │ @ instruction: 0x464100b2 │ │ │ │ @ instruction: 0x46404252 │ │ │ │ - mrrc2 0, 8, pc, r0, cr14 @ │ │ │ │ + mrrc2 0, 8, pc, ip, cr14 @ │ │ │ │ svclt 0x0000e7cd │ │ │ │ - addeq r7, r7, r6, lsr #3 │ │ │ │ + ldrdeq r7, [r7], lr │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r0, r2, r4, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebefffc │ │ │ │ + bl 0xfebeffc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r0, ror #31 │ │ │ │ @ instruction: 0xf013460c │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r1], sl, lsl #16 │ │ │ │ @ instruction: 0xf8d0d44c │ │ │ │ vmla.i , , d0[2] │ │ │ │ @@ -139974,27 +139960,27 @@ │ │ │ │ orrlt pc, r8, #16384 @ 0x4000 │ │ │ │ andcc lr, r1, #212, 18 @ 0x350000 │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ svclt 0x004c07d2 │ │ │ │ stmdaeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xff355068 │ │ │ │ + blx 0xff655030 │ │ │ │ @ instruction: 0x46056837 │ │ │ │ andcs r6, r1, r1, lsr #16 │ │ │ │ - blx 0xfefd6da6 │ │ │ │ + blx 0xfef56d6e │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - @ instruction: 0xf08afe6f │ │ │ │ - ldmdavs r1!, {r0, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08afe7b │ │ │ │ + ldmdavs r1!, {r0, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08e4607 │ │ │ │ - strbmi pc, [r0], -sp, lsl #24 @ │ │ │ │ - @ instruction: 0xff3af08a │ │ │ │ - blcs 0x2730fc │ │ │ │ + @ instruction: 0x4640fc19 │ │ │ │ + @ instruction: 0xff46f08a │ │ │ │ + blcs 0x2730c4 │ │ │ │ sbchi pc, pc, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stclvc 5, cr5, [r9, #-260]! @ 0xfffffefc │ │ │ │ @ instruction: 0x23b9a591 │ │ │ │ @ instruction: 0xf92cf7fd │ │ │ │ bicle r2, sp, r0, lsl #16 │ │ │ │ andlt r2, r2, r1 │ │ │ │ @@ -140006,114 +139992,114 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blmi 0x1739680 │ │ │ │ + blmi 0x1739648 │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0x71acf649 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2259 @ 0xfffff72d │ │ │ │ andls r4, r0, pc, lsl r4 │ │ │ │ strls r4, [r1, -fp, lsr #8] │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf99cf08b │ │ │ │ + @ instruction: 0xf9a8f08b │ │ │ │ andcs r6, r1, r1, lsr #16 │ │ │ │ @ instruction: 0xf7d66834 │ │ │ │ - strmi pc, [r2], -fp, ror #22 │ │ │ │ + strmi pc, [r2], -r9, ror #22 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ - mrc2 0, 5, pc, cr14, cr0, {4} │ │ │ │ - blmi 0x13d2e14 │ │ │ │ + mcr2 0, 6, pc, cr10, cr0, {4} @ │ │ │ │ + blmi 0x13d2ddc │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpcs r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x98f10 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98ed8 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf97ef08b │ │ │ │ - blmi 0x1192ea4 │ │ │ │ + @ instruction: 0xf98af08b │ │ │ │ + blmi 0x1192e6c │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrne pc, r0, r8, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x98f38 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98f00 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf96af08b │ │ │ │ - blmi 0xf52e7c │ │ │ │ + @ instruction: 0xf976f08b │ │ │ │ + blmi 0xf52e44 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnseq pc, r8, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x98f60 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98f28 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf956f08b │ │ │ │ - blmi 0xd12e54 │ │ │ │ + @ instruction: 0xf962f08b │ │ │ │ + blmi 0xd12e1c │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmnpeq r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x98f88 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98f50 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf942f08b │ │ │ │ - blmi 0xad2e2c │ │ │ │ + @ instruction: 0xf94ef08b │ │ │ │ + blmi 0xad2df4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0x11bcf24a │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x98fb0 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98f78 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf92ef08b │ │ │ │ - blmi 0x892e04 │ │ │ │ + @ instruction: 0xf93af08b │ │ │ │ + blmi 0x892dcc │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x98fd8 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98fa0 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf91af08b │ │ │ │ - blmi 0x652ddc │ │ │ │ + @ instruction: 0xf926f08b │ │ │ │ + blmi 0x652da4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpeq r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x99000 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98fc8 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf906f08b │ │ │ │ + @ instruction: 0xf912f08b │ │ │ │ andcs lr, r0, r8, ror #14 │ │ │ │ - bicvc pc, r0, r5, asr #4 │ │ │ │ + asrsvc pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl #22 │ │ │ │ adcsmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xff4556b0 │ │ │ │ - addeq r7, r7, ip, lsl #1 │ │ │ │ - addeq r7, r7, r0, asr r0 │ │ │ │ - addeq r7, r7, r8, lsr #32 │ │ │ │ - addeq r7, r7, r0 │ │ │ │ - ldrdeq r6, [r7], r8 │ │ │ │ - @ instruction: 0x00876fb0 │ │ │ │ - addeq r6, r7, r8, lsl #31 │ │ │ │ - addeq r6, r7, r0, ror #30 │ │ │ │ - eorseq sl, r3, r4, lsl r7 │ │ │ │ + blx 0xff755678 │ │ │ │ + addeq r7, r7, r4, asr #1 │ │ │ │ + addeq r7, r7, r8, lsl #1 │ │ │ │ + addeq r7, r7, r0, rrx │ │ │ │ + addeq r7, r7, r8, lsr r0 │ │ │ │ + addeq r7, r7, r0, lsl r0 │ │ │ │ + addeq r6, r7, r8, ror #31 │ │ │ │ + addeq r6, r7, r0, asr #31 │ │ │ │ + umulleq r6, r7, r8, pc @ │ │ │ │ + eorseq sl, r3, r4, lsl #14 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ mvneq pc, #19 │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -140128,26 +140114,26 @@ │ │ │ │ ldmib r4, {r3, r7, r8, r9, ip, sp, pc}^ │ │ │ │ vhsub.s8 d19, d7, d1 │ │ │ │ vshl.s64 q8, q8, #0 │ │ │ │ bfieq r2, r5, #11, #8 │ │ │ │ @ instruction: 0xf1c3bf4c │ │ │ │ @ instruction: 0xf1c30820 │ │ │ │ @ instruction: 0xf08a0810 │ │ │ │ - stmdavs pc!, {r0, r1, r5, r6, r8, fp, ip, sp, lr, pc} @ │ │ │ │ + stmdavs pc!, {r0, r1, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} @ │ │ │ │ stmdavs r1!, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - ldrtmi pc, [r9], -r9, lsl #21 @ │ │ │ │ + ldrtmi pc, [r9], -r7, lsl #21 @ │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xfe7552fc │ │ │ │ - @ instruction: 0xf9bef08a │ │ │ │ + blx 0xfea552c4 │ │ │ │ + @ instruction: 0xf9caf08a │ │ │ │ @ instruction: 0xf6406829 │ │ │ │ strmi r7, [r7], -r8, ror #4 │ │ │ │ - blx 0xff755304 │ │ │ │ + blx 0xffa552cc │ │ │ │ @ instruction: 0xf08a4640 │ │ │ │ - stmiavs r3!, {r0, r1, r2, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ ldm pc, {r0, r3, r6, r7, pc}^ @ │ │ │ │ svcmi 0x003bf003 │ │ │ │ svcls 0x008b7763 │ │ │ │ @ instruction: 0xf7fc13b3 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r1, sp, asr #3 │ │ │ │ @@ -140157,120 +140143,120 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xee1d4b5f │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - ldrmi r4, [pc], #-1048 @ 0x9911c │ │ │ │ + ldrmi r4, [pc], #-1048 @ 0x990e4 │ │ │ │ ldrtmi r9, [r3], #-0 │ │ │ │ ldrmi r9, [sl], -r1, lsl #14 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - stmdavs r1!, {r0, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ stmdavs ip!, {sp} │ │ │ │ - blx 0x12d708c │ │ │ │ + blx 0x1257054 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0904621 │ │ │ │ - andcs pc, r1, r5, asr #21 │ │ │ │ + ldrdcs pc, [r1], -r1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vnmla.f64 d4, d13, d12 │ │ │ │ @ instruction: 0xf6482f70 │ │ │ │ vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - @ instruction: 0xe7d6f851 │ │ │ │ + @ instruction: 0xe7d6f85d │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ @ instruction: 0xf6482f70 │ │ │ │ vsra.s64 d19, d0, #64 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - @ instruction: 0xe7c2f83d │ │ │ │ + strb pc, [r2, r9, asr #16] @ │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf6482f70 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - str pc, [lr, r9, lsr #16]! │ │ │ │ + @ instruction: 0xe7aef835 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf6482f70 │ │ │ │ vaddw.s8 q9, q8, d8 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - @ instruction: 0xe79af815 │ │ │ │ + ldr pc, [sl, r1, lsr #16] │ │ │ │ vnmls.f64 d4, d13, d24 │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d19, d16, d0[3] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - str pc, [r6, r1, lsl #16] │ │ │ │ + str pc, [r6, sp, lsl #16] │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d19, d0, d0[2] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - ldrb pc, [r2, -sp, ror #31]! @ │ │ │ │ + @ instruction: 0xe772fff9 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d18, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - smmls lr, r9, pc, pc @ │ │ │ │ + ldrb pc, [lr, -r5, ror #31] @ │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vmla.f d23, d16, d0[0] │ │ │ │ - blmi 0x359730 │ │ │ │ + vsra.s64 d23, d16, #64 │ │ │ │ + blmi 0x3596f8 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1a2427a │ │ │ │ - svclt 0x0000f9a1 │ │ │ │ - addeq r6, r7, r6, asr #28 │ │ │ │ - strdeq r6, [r7], r6 @ │ │ │ │ - addeq r6, r7, lr, asr #27 │ │ │ │ - addeq r6, r7, r6, lsr #27 │ │ │ │ - addeq r6, r7, lr, ror sp │ │ │ │ - addeq r6, r7, r6, asr sp │ │ │ │ - addeq r6, r7, lr, lsr #26 │ │ │ │ - addeq r6, r7, r6, lsl #26 │ │ │ │ - eorseq sl, r3, r8, lsr #14 │ │ │ │ + svclt 0x0000f9ad │ │ │ │ + addeq r6, r7, lr, ror lr │ │ │ │ + addeq r6, r7, lr, lsr #28 │ │ │ │ + addeq r6, r7, r6, lsl #28 │ │ │ │ + ldrdeq r6, [r7], lr │ │ │ │ + @ instruction: 0x00876db6 │ │ │ │ + addeq r6, r7, lr, lsl #27 │ │ │ │ + addeq r6, r7, r6, ror #26 │ │ │ │ + addeq r6, r7, lr, lsr sp │ │ │ │ + eorseq sl, r3, r8, lsl r7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r2, lsl #26 │ │ │ │ - blvs 0xfe56aaf0 │ │ │ │ + blvs 0xfe56aab8 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 3, sp, r3, cr12 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8d0d03e │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r1, asr #32 │ │ │ │ @@ -140278,27 +140264,27 @@ │ │ │ │ suble r2, r0, r0, lsl #16 │ │ │ │ andcc lr, r1, #212, 18 @ 0x350000 │ │ │ │ ldrbeq pc, [r0, #583]! @ 0x247 @ │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ svclt 0x004c07d2 │ │ │ │ stmdaeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf836f08a │ │ │ │ + @ instruction: 0xf842f08a │ │ │ │ strmi r6, [r6], -pc, lsr #16 │ │ │ │ andcs r6, r0, r1, lsr #16 │ │ │ │ - @ instruction: 0xf95cf7d6 │ │ │ │ + @ instruction: 0xf95af7d6 │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf0904630 │ │ │ │ - @ instruction: 0xf08af96d │ │ │ │ - stmdavs r9!, {r0, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08af979 │ │ │ │ + stmdavs r9!, {r0, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08e4607 │ │ │ │ - strbmi pc, [r0], -sp, lsr #19 @ │ │ │ │ - ldc2l 0, cr15, [sl], {138} @ 0x8a │ │ │ │ - blcs 0x2735bc │ │ │ │ + @ instruction: 0x4640f9b9 │ │ │ │ + stc2l 0, cr15, [r6], #552 @ 0x228 │ │ │ │ + blcs 0x273584 │ │ │ │ sbchi pc, pc, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stclvc 5, cr5, [r9, #-260]! @ 0xfffffefc │ │ │ │ adcscs sl, r9, #608174080 @ 0x24400000 │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmiale r0, {r1, r9, fp, sp}^ │ │ │ │ @@ -140315,281 +140301,281 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xee1d4b5a │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vorr.i32 q10, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - ldrmi r4, [pc], #-1048 @ 0x99394 │ │ │ │ + ldrmi r4, [pc], #-1048 @ 0x9935c │ │ │ │ ldrtmi r9, [r3], #-0 │ │ │ │ ldrmi r9, [sl], -r1, lsl #14 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - stmdavs r1!, {r0, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs ip!, {sp} │ │ │ │ - @ instruction: 0xf90cf7d6 │ │ │ │ + @ instruction: 0xf90af7d6 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0904621 │ │ │ │ - andcs pc, r1, r9, lsl #19 │ │ │ │ - blmi 0x13d3314 │ │ │ │ + mulcs r1, r5, r9 │ │ │ │ + blmi 0x13d32dc │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnsvc pc, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x993d0 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x99398 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xff1ef08a │ │ │ │ - blmi 0x1193360 │ │ │ │ + @ instruction: 0xff2af08a │ │ │ │ + blmi 0x1193328 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x993f8 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x993c0 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xff0af08a │ │ │ │ - blmi 0xf53338 │ │ │ │ + @ instruction: 0xff16f08a │ │ │ │ + blmi 0xf53300 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmnpvc r0, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x99420 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x993e8 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 15, cr15, cr6, cr10, {4} │ │ │ │ - blmi 0xd13310 │ │ │ │ + @ instruction: 0xff02f08a │ │ │ │ + blmi 0xd132d8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrvs (UNDEF: 104), r8 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x99448 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x99410 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 14, cr15, cr2, cr10, {4} │ │ │ │ - blmi 0xad32e8 │ │ │ │ + cdp2 0, 14, cr15, cr14, cr10, {4} │ │ │ │ + blmi 0xad32b0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicspl pc, ip, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x99470 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x99438 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 12, cr15, cr14, cr10, {4} │ │ │ │ - blmi 0x8932c0 │ │ │ │ + cdp2 0, 13, cr15, cr10, cr10, {4} │ │ │ │ + blmi 0x893288 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmpppl r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x99498 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x99460 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 11, cr15, cr10, cr10, {4} │ │ │ │ - blmi 0x653298 │ │ │ │ + cdp2 0, 12, cr15, cr6, cr10, {4} │ │ │ │ + blmi 0x653260 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsmi pc, r4, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x994c0 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x99488 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 10, cr15, cr6, cr10, {4} │ │ │ │ + cdp2 0, 11, cr15, cr2, cr10, {4} │ │ │ │ andcs lr, r0, r7, ror #14 │ │ │ │ - bicvc pc, r0, r5, asr #4 │ │ │ │ + asrsvc pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl #22 │ │ │ │ submi pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf86ef1a2 │ │ │ │ - addeq r6, r7, lr, asr #23 │ │ │ │ - umulleq r6, r7, r0, fp │ │ │ │ - addeq r6, r7, r8, ror #22 │ │ │ │ - addeq r6, r7, r0, asr #22 │ │ │ │ - addeq r6, r7, r8, lsl fp │ │ │ │ - strdeq r6, [r7], r0 │ │ │ │ - addeq r6, r7, r8, asr #21 │ │ │ │ - addeq r6, r7, r0, lsr #21 │ │ │ │ - eorseq sl, r3, ip, lsr r7 │ │ │ │ + @ instruction: 0xf87af1a2 │ │ │ │ + addeq r6, r7, r6, lsl #24 │ │ │ │ + addeq r6, r7, r8, asr #23 │ │ │ │ + addeq r6, r7, r0, lsr #23 │ │ │ │ + addeq r6, r7, r8, ror fp │ │ │ │ + addeq r6, r7, r0, asr fp │ │ │ │ + addeq r6, r7, r8, lsr #22 │ │ │ │ + addeq r6, r7, r0, lsl #22 │ │ │ │ + ldrdeq r6, [r7], r8 │ │ │ │ + eorseq sl, r3, ip, lsr #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r2, #-84] @ 0xffffffac │ │ │ │ addlt r4, r5, ip, lsl r6 │ │ │ │ mcrls 12, 0, r6, cr14, cr3, {4} │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ mcrcs 0, 0, r8, cr3, cr6, {5} │ │ │ │ addshi pc, sp, r0 │ │ │ │ @ instruction: 0xf0002e01 │ │ │ │ vqadd.s8 d24, d26, d28 │ │ │ │ - vqdmlal.s q11, d16, d0[4] │ │ │ │ + vrsra.s64 q11, q0, #64 │ │ │ │ strmi r0, [fp], #-819 @ 0xfffffccd │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ @ instruction: 0x7070f893 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ smlatbcs r0, fp, r0, r8 │ │ │ │ stc2l 7, cr15, [r2, #-1012]! @ 0xfffffc0c │ │ │ │ rsbsle r2, fp, r0, lsl #16 │ │ │ │ @ instruction: 0xf0002e01 │ │ │ │ vhadd.s8 q12, , q8 │ │ │ │ @ instruction: 0xf2c00af0 │ │ │ │ @ instruction: 0xf0892a95 │ │ │ │ - @ instruction: 0xf640ff63 │ │ │ │ + @ instruction: 0xf640ff6f │ │ │ │ strmi r7, [r1], r8, ror #4 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ - @ instruction: 0xf87ef08e │ │ │ │ + @ instruction: 0xf88af08e │ │ │ │ vmax.f32 d2, d0, d5 │ │ │ │ vhadd.s8 q12, , │ │ │ │ - vorr.i32 d16, #3072 @ 0x00000c00 │ │ │ │ + vsubw.s8 q8, q0, d12 │ │ │ │ mrc 3, 0, r0, cr13, cr3, {1} │ │ │ │ ldclpl 15, cr11, [r8, #448] @ 0x1c0 │ │ │ │ - blx 0xfe9557c6 │ │ │ │ + blx 0xfec5578e │ │ │ │ @ instruction: 0xf0894680 │ │ │ │ - blmi 0x1dd9138 │ │ │ │ + blmi 0x1dd9130 │ │ │ │ ldrbtmi r4, [fp], #-1543 @ 0xfffff9f9 │ │ │ │ @ instruction: 0xf85b681b │ │ │ │ - bl 0x1215bc │ │ │ │ + bl 0x121584 │ │ │ │ vcgt.s8 d16, d8, d8 │ │ │ │ vmul.i d21, d16, d0[5] │ │ │ │ - bl 0x11b80c │ │ │ │ + bl 0x11b7d4 │ │ │ │ tstls r0, r9, lsl #2 │ │ │ │ strbmi r4, [r1], -r2, lsl #8 │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ - ldc2l 0, cr15, [ip, #552]! @ 0x228 │ │ │ │ + cdp2 0, 0, cr15, cr8, cr10, {4} │ │ │ │ rsbsle r2, sp, r3, lsl #28 │ │ │ │ - cdp2 0, 12, cr15, cr12, cr9, {4} │ │ │ │ + cdp2 0, 13, cr15, cr8, cr9, {4} │ │ │ │ @ instruction: 0xf0899002 │ │ │ │ - @ instruction: 0xf8dafec9 │ │ │ │ + @ instruction: 0xf8dafed5 │ │ │ │ strtmi r2, [r9], -r0 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ @ instruction: 0xf7d59203 │ │ │ │ - strmi pc, [r2], -sp, ror #31 │ │ │ │ + strmi pc, [r2], -fp, ror #31 │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ - @ instruction: 0xfffef08f │ │ │ │ + @ instruction: 0xf80af090 │ │ │ │ vmlscs.f64 d4, d1, d16 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andne pc, r3, fp, asr r8 @ │ │ │ │ - bl 0x10020c │ │ │ │ + bl 0x1001d4 │ │ │ │ strmi r0, [fp], #-517 @ 0xfffffdfb │ │ │ │ tstls r0, r9, asr #8 │ │ │ │ @ instruction: 0xf647bf0b │ │ │ │ @ instruction: 0xf647218c │ │ │ │ vaddw.s8 q9, q0, d8 │ │ │ │ vsra.s64 d16, d4, #64 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - ldc2l 0, cr15, [r0, #552] @ 0x228 │ │ │ │ + ldc2l 0, cr15, [ip, #552] @ 0x228 │ │ │ │ @ instruction: 0xf8da4621 │ │ │ │ andcs r4, r0, r0 │ │ │ │ - @ instruction: 0xffcaf7d5 │ │ │ │ + @ instruction: 0xffc8f7d5 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - blmi 0x14d7758 │ │ │ │ + blmi 0x14d7750 │ │ │ │ mvnpl pc, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andmi pc, r3, fp, asr r8 @ │ │ │ │ strbmi r1, [ip], #-2531 @ 0xfffff61d │ │ │ │ strls r4, [r0], #-1562 @ 0xfffff9e6 │ │ │ │ - ldc2 0, cr15, [r4, #552]! @ 0x228 │ │ │ │ + stc2l 0, cr15, [r0, #552] @ 0x228 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldcvs 15, cr8, [r2], {240} @ 0xf0 │ │ │ │ cmnpvs r0, #301989888 @ p-variant is OBSOLETE @ 0x12000000 │ │ │ │ @ instruction: 0xf012d008 │ │ │ │ @ instruction: 0xf47f030e │ │ │ │ - b 0x12053fc │ │ │ │ + b 0x12053c4 │ │ │ │ ldrbeq r0, [r2], r4, lsl #4 │ │ │ │ svcge 0x0059f57f │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldc2 7, cr15, [r4, #-1008] @ 0xfffffc10 │ │ │ │ - blvs 0xfe593408 │ │ │ │ + blvs 0xfe5933d0 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 4, sp, r3, cr3 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ svcge 0x003bf47f │ │ │ │ @ instruction: 0xe7e04618 │ │ │ │ - cdp2 0, 8, cr15, cr2, cr9, {4} │ │ │ │ + cdp2 0, 8, cr15, cr14, cr9, {4} │ │ │ │ @ instruction: 0xf0894606 │ │ │ │ - @ instruction: 0xf8dafe7f │ │ │ │ + @ instruction: 0xf8dafe8b │ │ │ │ strtmi r3, [r9], -r0 │ │ │ │ andcs r4, r1, r5, lsl #12 │ │ │ │ @ instruction: 0xf7d59302 │ │ │ │ - stmdbls r2, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r2, {r0, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0x955930 │ │ │ │ + blx 0xc558f8 │ │ │ │ @ instruction: 0xf6474b23 │ │ │ │ vaddw.s8 , q8, d4 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf85b681b │ │ │ │ - bl 0x121710 │ │ │ │ + bl 0x1216d8 │ │ │ │ andls r0, r0, r9 │ │ │ │ strtmi r1, [sl], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - @ instruction: 0x4621fd59 │ │ │ │ + strtmi pc, [r1], -r5, ror #26 │ │ │ │ ldrdmi pc, [r0], -sl │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4602ff53 │ │ │ │ + @ instruction: 0x4602ff51 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xfea55968 │ │ │ │ + blx 0xfed55930 │ │ │ │ vabd.s8 d30, d23, d7 │ │ │ │ @ instruction: 0xf2c00af0 │ │ │ │ @ instruction: 0xf0892a95 │ │ │ │ - @ instruction: 0xf640fe83 │ │ │ │ + @ instruction: 0xf640fe8f │ │ │ │ strmi r7, [r1], ip, lsl #5 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ - @ instruction: 0xff9ef08d │ │ │ │ + @ instruction: 0xffaaf08d │ │ │ │ @ instruction: 0xf892e71e │ │ │ │ @ instruction: 0xf0022047 │ │ │ │ - bcs 0x119f8c │ │ │ │ + bcs 0x119f54 │ │ │ │ mrcge 6, 7, APSR_nzcv, cr5, cr15, {1} │ │ │ │ @ instruction: 0xe79a4618 │ │ │ │ - orrvs pc, r8, sp, asr #12 │ │ │ │ + cmnpvs r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andeq pc, r4, r5, asr #12 │ │ │ │ + rscsvc pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d6 │ │ │ │ @ instruction: 0xf1d91287 │ │ │ │ - svclt 0x0000f9c9 │ │ │ │ - @ instruction: 0x008769b2 │ │ │ │ - addeq r6, r7, r0, ror #18 │ │ │ │ - addeq r6, r7, r0, lsl r9 │ │ │ │ - addeq r6, r7, lr, asr r8 │ │ │ │ - eorseq sl, r3, r4, asr r7 │ │ │ │ + svclt 0x0000f9d5 │ │ │ │ + addeq r6, r7, sl, ror #19 │ │ │ │ + umulleq r6, r7, r8, r9 │ │ │ │ + addeq r6, r7, r8, asr #18 │ │ │ │ + umulleq r6, r7, r6, r8 │ │ │ │ + eorseq sl, r3, r4, asr #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ ldrmi fp, [r4], -r7, lsl #1 │ │ │ │ ldcvs 6, cr4, [fp], {7} │ │ │ │ umaalcs pc, r4, sp, r8 @ │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ andls r9, r3, #-2147483648 @ 0x80000000 │ │ │ │ adcshi pc, r8, r0 │ │ │ │ andeq pc, lr, r3, lsl r0 @ │ │ │ │ - bls 0x4cdbd0 │ │ │ │ + bls 0x4cdb98 │ │ │ │ @ instruction: 0x4322432a │ │ │ │ @ instruction: 0xf10006d2 │ │ │ │ @ instruction: 0xf8d780af │ │ │ │ @ instruction: 0xf01360a8 │ │ │ │ tstle r8, r0, ror r0 │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf8d780a7 │ │ │ │ @@ -140605,80 +140591,80 @@ │ │ │ │ mcrcs 0, 0, r8, cr0, cr2, {4} │ │ │ │ @ instruction: 0xf04fbfdc │ │ │ │ @ instruction: 0xf8cd0a00 │ │ │ │ ldcle 0, cr10, [r0, #-64] @ 0xffffffc0 │ │ │ │ movweq pc, #49172 @ 0xc014 @ │ │ │ │ addshi pc, r4, r0 │ │ │ │ ldrdcc pc, [ip], r7 @ │ │ │ │ - b 0x148005c │ │ │ │ + b 0x1480024 │ │ │ │ @ instruction: 0xf0120a63 │ │ │ │ @ instruction: 0xf10a0f0c │ │ │ │ svclt 0x000c0a01 │ │ │ │ ldrbmi r2, [r3], -r0, lsl #6 │ │ │ │ vcgt.s8 d25, d7, d4 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0xf0892795 │ │ │ │ - strmi pc, [r1], sp, asr #27 │ │ │ │ - stc2l 0, cr15, [sl, #548] @ 0x224 │ │ │ │ + pkhtbmi pc, r1, r9, asr #27 @ │ │ │ │ + ldc2l 0, cr15, [r6, #548] @ 0x224 │ │ │ │ @ instruction: 0xf0899001 │ │ │ │ - strmi pc, [r0], r7, asr #27 │ │ │ │ - ldc2l 0, cr15, [r8, #548]! @ 0x224 │ │ │ │ + pkhtbmi pc, r0, r3, asr #27 @ │ │ │ │ + cdp2 0, 0, cr15, cr4, cr9, {4} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ andls r6, r5, r9, lsr r8 │ │ │ │ - @ instruction: 0xff14f08d │ │ │ │ + @ instruction: 0xff20f08d │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r1, r9, lsr #12 │ │ │ │ - mrc2 7, 5, pc, cr0, cr5, {6} │ │ │ │ + mcr2 7, 5, pc, cr14, cr5, {6} @ │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf0904648 │ │ │ │ - @ instruction: 0xf8d7f963 │ │ │ │ + @ instruction: 0xf8d7f96f │ │ │ │ ldmdbls r0, {ip, sp, pc} │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - ldrbmi pc, [r9], -r5, lsr #29 @ │ │ │ │ + ldrbmi pc, [r9], -r3, lsr #29 @ │ │ │ │ stmdals r1, {r1, r9, sl, lr} │ │ │ │ - @ instruction: 0xf958f090 │ │ │ │ - blls 0x17f088 │ │ │ │ + @ instruction: 0xf964f090 │ │ │ │ + blls 0x17f050 │ │ │ │ teqle lr, r0, lsl #22 │ │ │ │ strbmi r9, [r9], -r5, lsl #22 │ │ │ │ strbmi r9, [r0], -r1, lsl #20 │ │ │ │ ldrmi r9, [r0, r2, lsl #28]! │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r1, r1, lsr #12 │ │ │ │ - mrc2 7, 4, pc, cr0, cr5, {6} │ │ │ │ + mcr2 7, 4, pc, cr14, cr5, {6} @ │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf0904640 │ │ │ │ - blls 0xd803c │ │ │ │ + blls 0xd8034 │ │ │ │ eorsle r2, r6, r0, lsl #22 │ │ │ │ movwls r3, #2817 @ 0xb01 │ │ │ │ movweq lr, #23306 @ 0x5b0a │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ vhadd.u32 d18, d3, d1 │ │ │ │ - bl 0x31accc │ │ │ │ + bl 0x31ac94 │ │ │ │ strtmi r0, [r9], -r4, lsl #6 │ │ │ │ streq pc, [r1], #-867 @ 0xfffffc9d │ │ │ │ - mrc2 7, 3, pc, cr8, cr5, {6} │ │ │ │ + mrc2 7, 3, pc, cr6, cr5, {6} │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf0904648 │ │ │ │ - blls 0x1d7d8c │ │ │ │ + blls 0x1d7d84 │ │ │ │ sbcsle r2, r0, r0, lsl #22 │ │ │ │ andcs r9, r1, r0, lsl sl │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ vqshl.u32 d20, d3, d3 │ │ │ │ andsls r0, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf7d54611 │ │ │ │ - ldrbmi pc, [r9], -r5, ror #28 @ │ │ │ │ + ldrbmi pc, [r9], -r3, ror #28 @ │ │ │ │ stmdals r1, {r1, r9, sl, lr} │ │ │ │ - @ instruction: 0xf918f090 │ │ │ │ - blcs 0xc0514 │ │ │ │ + @ instruction: 0xf924f090 │ │ │ │ + blcs 0xc04dc │ │ │ │ @ instruction: 0xf8d7d0c0 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4659fe57 │ │ │ │ + @ instruction: 0x4659fe55 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf90af090 │ │ │ │ + @ instruction: 0xf916f090 │ │ │ │ @ instruction: 0x2001e7b4 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf7fc4638 │ │ │ │ smmls sp, r1, fp, pc @ │ │ │ │ @@ -140686,27 +140672,27 @@ │ │ │ │ ldrb r9, [r4, -r4, lsl #6]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stcvs 6, cr4, [r1, #-52] @ 0xffffffcc │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ - blvs 0xfe32b3cc │ │ │ │ + blvs 0xfe32b394 │ │ │ │ mlasge r4, sp, r8, pc @ │ │ │ │ rsbsvs pc, r0, #301989888 @ 0x12000000 │ │ │ │ mcrrvs 0, 1, sp, sl, cr13 │ │ │ │ rsbseq pc, r0, #301989888 @ 0x12000000 │ │ │ │ @ instruction: 0xf8d0d01f │ │ │ │ - bllt 0xb21c18 │ │ │ │ + bllt 0xb21be0 │ │ │ │ ldrdvs pc, [ip], r0 @ │ │ │ │ @ instruction: 0xf8d0b9ce │ │ │ │ vmla.i , , d0[2] │ │ │ │ teqlt r1, #64, 2 │ │ │ │ @ instruction: 0xf7fd4631 │ │ │ │ - bllt 0xcd86bc │ │ │ │ + bllt 0xcd8684 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8918ff0 │ │ │ │ @ instruction: 0xf0011047 │ │ │ │ @@ -140721,135 +140707,135 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fc8ff0 │ │ │ │ stmdacs r0, {r0, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 , , q4 │ │ │ │ @ instruction: 0xf2c006f0 │ │ │ │ @ instruction: 0xf0892695 │ │ │ │ - strmi pc, [r0], r1, asr #25 │ │ │ │ - ldc2 0, cr15, [lr], #548 @ 0x224 │ │ │ │ + strmi pc, [r0], sp, asr #25 │ │ │ │ + stc2l 0, cr15, [sl], {137} @ 0x89 │ │ │ │ @ instruction: 0xf0894681 │ │ │ │ - @ instruction: 0x4607fcbb │ │ │ │ - stc2 0, cr15, [r0, #-548]! @ 0xfffffddc │ │ │ │ + strmi pc, [r7], -r7, asr #25 │ │ │ │ + stc2 0, cr15, [ip, #-548]! @ 0xfffffddc │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ andls r6, r1, r1, lsr r8 │ │ │ │ - cdp2 0, 3, cr15, cr12, cr13, {4} │ │ │ │ + cdp2 0, 4, cr15, cr8, cr13, {4} │ │ │ │ @ instruction: 0xf8d64659 │ │ │ │ andcs fp, r0, r0 │ │ │ │ - ldc2l 7, cr15, [r8, #852] @ 0x354 │ │ │ │ + ldc2l 7, cr15, [r6, #852] @ 0x354 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08f4640 │ │ │ │ - @ instruction: 0xf8d6fda1 │ │ │ │ + @ instruction: 0xf8d6fdad │ │ │ │ stmdbls ip, {ip, sp, pc} │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - ldrbmi pc, [r9], -sp, asr #27 @ │ │ │ │ + ldrbmi pc, [r9], -fp, asr #27 @ │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2 0, cr15, [r6, #572] @ 0x23c │ │ │ │ + stc2 0, cr15, [r2, #572]! @ 0x23c │ │ │ │ svceq 0x0000f1ba │ │ │ │ strbmi sp, [sl], -pc, lsl #2 │ │ │ │ strbmi r9, [r1], -r1, lsl #22 │ │ │ │ @ instruction: 0x47a84638 │ │ │ │ ldmdavs r4!, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - @ instruction: 0x4602fdbb │ │ │ │ + @ instruction: 0x4602fdb9 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - cdp2 0, 3, cr15, cr8, cr15, {4} │ │ │ │ + cdp2 0, 4, cr15, cr4, cr15, {4} │ │ │ │ @ instruction: 0xf8d6e79a │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - ldrbmi pc, [r9], -pc, lsr #27 @ │ │ │ │ + ldrbmi pc, [r9], -sp, lsr #27 @ │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2l 0, cr15, [r8, #-572]! @ 0xfffffdc4 │ │ │ │ + stc2 0, cr15, [r4, #572] @ 0x23c │ │ │ │ svclt 0x0000e7e3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-80] @ 0xffffffb0 │ │ │ │ ldrmi fp, [fp], r7, lsl #1 │ │ │ │ ldcls 12, cr6, [r1, #-588] @ 0xfffffdb4 │ │ │ │ mvneq pc, #19 │ │ │ │ adchi pc, r8, r0 │ │ │ │ @ instruction: 0xf0002d03 │ │ │ │ stccs 0, cr8, [r1, #-644] @ 0xfffffd7c │ │ │ │ sbchi pc, r1, r0 │ │ │ │ - mvnvs pc, #-1610612732 @ 0xa0000004 │ │ │ │ + bicsvs pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d0440b │ │ │ │ @ instruction: 0xf89310c8 │ │ │ │ vmvn.i32 q11, #144 @ 0x00000090 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ adchi pc, r6, r0 │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stccs 0, cr13, [r1, #-508] @ 0xfffffe04 │ │ │ │ adcshi pc, r5, r0 │ │ │ │ ldmeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldc2 0, cr15, [r0], #548 @ 0x224 │ │ │ │ + ldc2 0, cr15, [ip], #548 @ 0x224 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf8d84607 │ │ │ │ @ instruction: 0xf08d1000 │ │ │ │ - andcs pc, r0, fp, asr #27 │ │ │ │ - @ instruction: 0xf8f8f08a │ │ │ │ + ldrdcs pc, [r0], -r7 │ │ │ │ + @ instruction: 0xf904f08a │ │ │ │ andls r2, r3, r5, lsl #28 │ │ │ │ rscshi pc, sp, r0, lsl #4 │ │ │ │ - tstpeq ip, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + movweq pc, #49741 @ 0xc24d @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svcls 0x0070ee1d │ │ │ │ @ instruction: 0xf08a5d98 │ │ │ │ - strmi pc, [r6], -fp, ror #17 │ │ │ │ - stc2 0, cr15, [lr], #-548 @ 0xfffffddc │ │ │ │ + @ instruction: 0x4606f8f7 │ │ │ │ + ldc2 0, cr15, [sl], #-548 @ 0xfffffddc │ │ │ │ @ instruction: 0x46824b7e │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r9, asr r8 @ │ │ │ │ vmul.i8 d17, d24, d3 │ │ │ │ vmlsl.s , d16, d0[5] │ │ │ │ ldmibne r1, {r2, r4, r7, r9, sl}^ │ │ │ │ strmi r9, [r2], #-256 @ 0xffffff00 │ │ │ │ ldmdavs r0!, {r0, r4, r5, r9, sl, lr} │ │ │ │ - blx 0x12d5d5e │ │ │ │ + blx 0x15d5d26 │ │ │ │ @ instruction: 0xf0002d03 │ │ │ │ @ instruction: 0xf089808e │ │ │ │ - andls pc, r4, r7, lsl ip @ │ │ │ │ - ldc2 0, cr15, [r4], {137} @ 0x89 │ │ │ │ + andls pc, r4, r3, lsr #24 │ │ │ │ + stc2 0, cr15, [r0], #-548 @ 0xfffffddc │ │ │ │ ldrdcs pc, [r0], -r8 │ │ │ │ pkhtbmi r4, r3, r9, asr #12 │ │ │ │ andls r2, r5, #0 │ │ │ │ - ldc2 7, cr15, [r8, #-852]! @ 0xfffffcac │ │ │ │ + ldc2 7, cr15, [r6, #-852]! @ 0xfffffcac │ │ │ │ ldmib sp, {r1, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf08f0104 │ │ │ │ - blmi 0x1bd9084 │ │ │ │ + blmi 0x1bd907c │ │ │ │ stmdals r3, {r0, r8, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andne pc, r3, r9, asr r8 @ │ │ │ │ strmi r9, [r8], #-2820 @ 0xfffff4fc │ │ │ │ andeq lr, fp, #1024 @ 0x400 │ │ │ │ ldrtmi r4, [r9], #-1035 @ 0xfffffbf5 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ stccs 0, cr13, [r0], {73} @ 0x49 │ │ │ │ addshi pc, pc, r0 │ │ │ │ tstpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - @ instruction: 0xf8d8fb45 │ │ │ │ + @ instruction: 0xf8d8fb51 │ │ │ │ andcs r4, r0, r0 │ │ │ │ @ instruction: 0xf7d59910 │ │ │ │ - @ instruction: 0x4621fd13 │ │ │ │ + @ instruction: 0x4621fd11 │ │ │ │ ldrbmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2 0, cr15, [r0, #572] @ 0x23c │ │ │ │ + ldc2 0, cr15, [ip, #572] @ 0x23c │ │ │ │ ldmdavs r0!, {r1, r3, r4, r6, r8, r9, fp, lr} │ │ │ │ mvnpl pc, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r9, asr r8 @ │ │ │ │ movweq lr, #43778 @ 0xab02 │ │ │ │ @ instruction: 0x461a4417 │ │ │ │ @ instruction: 0xf08a9700 │ │ │ │ - strdcs pc, [r1], -sp │ │ │ │ + andcs pc, r1, r9, lsl #22 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf4126c12 │ │ │ │ tstle r8, r0, ror r3 │ │ │ │ @@ -140858,83 +140844,83 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf0128ff0 │ │ │ │ @ instruction: 0xf47f030e │ │ │ │ @ instruction: 0xf01baf51 │ │ │ │ @ instruction: 0xf43f0f10 │ │ │ │ strb sl, [sp, sp, asr #30]! │ │ │ │ - blx 0x1a57c00 │ │ │ │ + blx 0x1a57bc8 │ │ │ │ stccs 7, cr14, [r0], {89} @ 0x59 │ │ │ │ @ instruction: 0xf649d065 │ │ │ │ vorr.i32 d21, #8 @ 0x00000008 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - blx 0xfffd5e4c │ │ │ │ - blvs 0xfe593afc │ │ │ │ + blx 0x2d5e16 │ │ │ │ + blvs 0xfe593ac4 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 4, sp, r3, cr2 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ svcge 0x0036f47f │ │ │ │ vaba.s8 q15, , q3 │ │ │ │ @ instruction: 0xf2c008f0 │ │ │ │ @ instruction: 0xf0892895 │ │ │ │ - @ instruction: 0xf640fbfb │ │ │ │ + @ instruction: 0xf640fc07 │ │ │ │ strmi r7, [r7], -ip, lsl #5 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ - ldc2 0, cr15, [r6, #-564] @ 0xfffffdcc │ │ │ │ + stc2 0, cr15, [r2, #-564]! @ 0xfffffdcc │ │ │ │ @ instruction: 0xf089e749 │ │ │ │ - @ instruction: 0x9004fbbd │ │ │ │ - blx 0xfef55e86 │ │ │ │ + andls pc, r4, r9, asr #23 │ │ │ │ + blx 0xff255e4e │ │ │ │ @ instruction: 0xf0894605 │ │ │ │ - @ instruction: 0xf8d8fb83 │ │ │ │ + @ instruction: 0xf8d8fb8f │ │ │ │ ldrbmi r2, [r9], -r0 │ │ │ │ andcs r4, r1, r3, lsl #13 │ │ │ │ @ instruction: 0xf7d59205 │ │ │ │ - strmi pc, [r2], -r7, lsr #25 │ │ │ │ + strmi pc, [r2], -r5, lsr #25 │ │ │ │ ldrdeq lr, [r4, -sp] │ │ │ │ - @ instruction: 0xff5af08f │ │ │ │ + @ instruction: 0xff66f08f │ │ │ │ stmdals r3, {r0, r2, r5, r8, r9, fp, lr} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andne pc, r3, r9, asr r8 @ │ │ │ │ strmi r9, [r8], #-2820 @ 0xfffff4fc │ │ │ │ strmi r1, [fp], #-2378 @ 0xfffff6b6 │ │ │ │ stmib sp, {r0, r3, r4, r5, sl, lr}^ │ │ │ │ bicslt r0, r4, r0, lsl #2 │ │ │ │ mvnsvc pc, r9, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - @ instruction: 0x4629fab9 │ │ │ │ + strtmi pc, [r9], -r5, asr #21 │ │ │ │ @ instruction: 0xf0924658 │ │ │ │ - strb pc, [lr, -pc, lsl #29]! @ │ │ │ │ + @ instruction: 0xe76efe9b │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ ldmible r3, {r1, r9, fp, sp} │ │ │ │ @ instruction: 0xf649e6f0 │ │ │ │ vbic.i32 , #12 @ 0x0000000c │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - blx 0xfea55ef8 │ │ │ │ + blx 0xfed55ec0 │ │ │ │ vaba.s8 q15, , │ │ │ │ vmla.f d22, d0, d0[5] │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - blx 0xfe855f08 │ │ │ │ + blx 0xfeb55ed0 │ │ │ │ @ instruction: 0xf649e7e3 │ │ │ │ vsra.s64 d21, d12, #64 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - blx 0xfe655f18 │ │ │ │ + blx 0xfe955ee0 │ │ │ │ @ instruction: 0xf64de74f │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ - @ instruction: 0xf645012d │ │ │ │ - vaddl.s8 q8, d0, d4 │ │ │ │ - blmi 0x219dbc │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ + vrhadd.s8 d16, d5, d29 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ + blmi 0x219d84 │ │ │ │ addne pc, r7, #64, 4 │ │ │ │ - mrc2 1, 7, pc, cr12, cr8, {6} │ │ │ │ - addeq r6, r7, r4, asr #8 │ │ │ │ - strdeq r6, [r7], r4 │ │ │ │ - addeq r6, r7, r4, lsr #7 │ │ │ │ - ldrdeq r6, [r7], r4 │ │ │ │ - eorseq sl, r3, r4, asr r7 │ │ │ │ + @ instruction: 0xff08f1d8 │ │ │ │ + addeq r6, r7, ip, ror r4 │ │ │ │ + addeq r6, r7, ip, lsr #8 │ │ │ │ + ldrdeq r6, [r7], ip │ │ │ │ + addeq r6, r7, ip, lsl #6 │ │ │ │ + eorseq sl, r3, r4, asr #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r1, #-556] @ 0xfffffdd4 │ │ │ │ stcvs 0, cr11, [sl], {135} @ 0x87 │ │ │ │ rscseq pc, r0, #18 │ │ │ │ @@ -140948,196 +140934,196 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ smlabbcs r0, r2, r0, r8 │ │ │ │ @ instruction: 0xf95ef7fd │ │ │ │ rsbsle r2, r1, r0, lsl #16 │ │ │ │ stccs 0, cr2, [r3], {-0} │ │ │ │ addhi pc, r6, r0 │ │ │ │ - @ instruction: 0xffb4f089 │ │ │ │ + @ instruction: 0xffc0f089 │ │ │ │ @ instruction: 0xf0899003 │ │ │ │ - @ instruction: 0x4681faf7 │ │ │ │ - blx 0xffdd5fa8 │ │ │ │ + strmi pc, [r1], r3, lsl #22 │ │ │ │ + blx 0xd5f72 │ │ │ │ @ instruction: 0xf0894680 │ │ │ │ - @ instruction: 0x4629faf1 │ │ │ │ + @ instruction: 0x4629fafd │ │ │ │ ldrbeq pc, [r0, #583]! @ 0x247 @ │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ movwls r6, #10283 @ 0x282b │ │ │ │ - ldc2 7, cr15, [r2], {213} @ 0xd5 │ │ │ │ + ldc2 7, cr15, [r0], {213} @ 0xd5 │ │ │ │ strmi r9, [r2], -r2, lsl #18 │ │ │ │ @ instruction: 0xf08f4648 │ │ │ │ - ldrtmi pc, [r9], -r3, lsr #24 @ │ │ │ │ + ldrtmi pc, [r9], -pc, lsr #24 @ │ │ │ │ andcs r6, r0, pc, lsr #16 │ │ │ │ - stc2 7, cr15, [r8], {213} @ 0xd5 │ │ │ │ + stc2 7, cr15, [r6], {213} @ 0xd5 │ │ │ │ ldrtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08f4640 │ │ │ │ - @ instruction: 0xf8dbfc19 │ │ │ │ - blcs 0x165dc4 │ │ │ │ + @ instruction: 0xf8dbfc25 │ │ │ │ + blcs 0x165d8c │ │ │ │ ldm pc, {r0, r1, r2, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ rscseq pc, r4, r3, lsl r0 @ │ │ │ │ andseq r0, pc, r1, lsl #2 │ │ │ │ stcvs 0, cr0, [r9], {205} @ 0xcd │ │ │ │ rsbsvs pc, r0, #285212672 @ 0x11000000 │ │ │ │ ldrmi sp, [r0], -r8, lsl #2 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strvc lr, [r1, #-2523] @ 0xfffff625 │ │ │ │ andeq pc, lr, #17 │ │ │ │ ldrdge pc, [ip], -fp │ │ │ │ - b 0x128e4ac │ │ │ │ - b 0x10da214 │ │ │ │ + b 0x128e474 │ │ │ │ + b 0x10da1dc │ │ │ │ strbeq r0, [fp], sl, lsl #2 │ │ │ │ str sp, [r5, r9, ror #9]! │ │ │ │ - blx 0xfecd6030 │ │ │ │ + blx 0xfefd5ff8 │ │ │ │ orrvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs sl, {r0, r1, r2, r9, sl, lr} │ │ │ │ orrsvs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf08d6819 │ │ │ │ - blls 0x199674 │ │ │ │ + blls 0x19966c │ │ │ │ @ instruction: 0x4631463a │ │ │ │ stmib sp, {r0, r1, sp}^ │ │ │ │ - @ instruction: 0xf08e9800 │ │ │ │ - stccs 15, cr15, [r1], {247} @ 0xf7 │ │ │ │ + @ instruction: 0xf08f9800 │ │ │ │ + stccs 8, cr15, [r1], {3} │ │ │ │ sbcshi pc, r5, r0 │ │ │ │ ldrbmi r6, [r1], -ip, lsr #16 │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - @ instruction: 0x4621fbbf │ │ │ │ + @ instruction: 0x4621fbbd │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - ldc2 0, cr15, [ip], #-572 @ 0xfffffdc4 │ │ │ │ + mcrr2 0, 8, pc, r8, cr15 @ │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fc8ff0 │ │ │ │ @ instruction: 0xe77df939 │ │ │ │ @ instruction: 0xf4126b8a │ │ │ │ rsble r6, pc, r0, ror r2 @ │ │ │ │ @ instruction: 0xf4126c4a │ │ │ │ @ instruction: 0xf47f0270 │ │ │ │ str sl, [ip, r7, ror #30]! │ │ │ │ @ instruction: 0xf0892100 │ │ │ │ - andls pc, r5, r7, asr #30 │ │ │ │ - blx 0xfe9d60b0 │ │ │ │ + andls pc, r5, r3, asr pc @ │ │ │ │ + blx 0xfecd6078 │ │ │ │ @ instruction: 0xf0894680 │ │ │ │ - strmi pc, [r6], -r1, lsr #21 │ │ │ │ - blx 0xfe8560bc │ │ │ │ + strmi pc, [r6], -sp, lsr #21 │ │ │ │ + blx 0xfeb56084 │ │ │ │ @ instruction: 0xf0894604 │ │ │ │ - mulls r2, fp, sl │ │ │ │ - blx 0xfe6d60c8 │ │ │ │ + andls pc, r2, r7, lsr #21 │ │ │ │ + blx 0xfe9d6090 │ │ │ │ @ instruction: 0xf0899003 │ │ │ │ - vpmin.s8 d31, d20, d5 │ │ │ │ + vpmax.s8 d31, d20, d17 │ │ │ │ vsubl.s8 q11, d16, d8 │ │ │ │ pkhbtmi r0, r1, r5, lsl #5 │ │ │ │ ldmdavs r1, {r1, fp, ip, pc} │ │ │ │ - ldc2 0, cr15, [lr, #584]! @ 0x248 │ │ │ │ + stc2l 0, cr15, [sl, #584] @ 0x248 │ │ │ │ addvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldmdavs r1, {r0, r1, fp, ip, pc} │ │ │ │ - stc2l 0, cr15, [lr, #584]! @ 0x248 │ │ │ │ + ldc2l 0, cr15, [sl, #584]! @ 0x248 │ │ │ │ addsvs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldmdavs r1, {r3, r6, r9, sl, lr} │ │ │ │ - stc2l 0, cr15, [r6, #584]! @ 0x248 │ │ │ │ + ldc2l 0, cr15, [r2, #584]! @ 0x248 │ │ │ │ vmax.s8 d20, d7, d25 │ │ │ │ vshl.s64 q8, q8, #0 │ │ │ │ mulcs r1, r5, r5 │ │ │ │ movwls r6, #18475 @ 0x482b │ │ │ │ - blx 0x1b57e46 │ │ │ │ + blx 0x1ad7e0e │ │ │ │ strmi r9, [r2], -r4, lsl #18 │ │ │ │ @ instruction: 0xf08f4640 │ │ │ │ - @ instruction: 0x4639fe1d │ │ │ │ + ldrtmi pc, [r9], -r9, lsr #28 @ │ │ │ │ andcs r6, r1, pc, lsr #16 │ │ │ │ - blx 0x18d7e5a │ │ │ │ + blx 0x1857e22 │ │ │ │ ldrtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08f4630 │ │ │ │ - @ instruction: 0xf8dbfe13 │ │ │ │ - blcs 0x165f14 │ │ │ │ + @ instruction: 0xf8dbfe1f │ │ │ │ + blcs 0x165edc │ │ │ │ ldm pc, {r1, r4, fp, ip, lr, pc}^ @ │ │ │ │ ldmhi r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0896d02 │ │ │ │ - bls 0x198888 │ │ │ │ + bls 0x198880 │ │ │ │ strbmi r4, [r9], -r7, lsl #12 │ │ │ │ - @ instruction: 0xffa8f08f │ │ │ │ + @ instruction: 0xffb4f08f │ │ │ │ ldrtmi r9, [sl], -r5, lsl #22 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ strhi lr, [r0], -sp, asr #19 │ │ │ │ - blx 0x1fd6184 │ │ │ │ + blx 0xfe2d614c │ │ │ │ ldrbmi r6, [r1], -sp, lsr #16 │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4629fb3f │ │ │ │ + @ instruction: 0x4629fb3d │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ - cdp2 0, 9, cr15, cr2, cr15, {4} │ │ │ │ + cdp2 0, 9, cr15, cr14, cr15, {4} │ │ │ │ ldrb r2, [lr, -r1]! │ │ │ │ umaalne pc, r7, r1, r8 @ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf67f2902 │ │ │ │ @ instruction: 0xe6f3af3c │ │ │ │ orrvs pc, r8, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dd4631 │ │ │ │ andcs r9, r9, ip │ │ │ │ @ instruction: 0x464b681a │ │ │ │ - @ instruction: 0xff52f08e │ │ │ │ - @ instruction: 0xf9f4f089 │ │ │ │ + @ instruction: 0xff5ef08e │ │ │ │ + blx 0xd6170 │ │ │ │ orrvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs sl, {r0, r1, r2, r9, sl, lr} │ │ │ │ orrsvs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf08d6819 │ │ │ │ - @ instruction: 0x464bfd57 │ │ │ │ + strbmi pc, [fp], -r3, ror #26 @ │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf8cd2003 │ │ │ │ strls r8, [r0], -r4 │ │ │ │ - @ instruction: 0xff3af08e │ │ │ │ + @ instruction: 0xff46f08e │ │ │ │ vabd.s8 q15, q2, │ │ │ │ vsubl.s8 q11, d16, d8 │ │ │ │ stmib sp, {r0, r2, r4, r7, r9}^ │ │ │ │ ldrtmi r9, [r1], -r0, lsl #16 │ │ │ │ andcs r9, r8, r3, lsl #22 │ │ │ │ @ instruction: 0xf08e6812 │ │ │ │ - ldr pc, [r4, -sp, lsr #30]! │ │ │ │ + @ instruction: 0xe734ff39 │ │ │ │ addsvs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blls 0x16b8a0 │ │ │ │ + blls 0x16b868 │ │ │ │ ldmdavs r2, {r1, sp} │ │ │ │ - @ instruction: 0xff20f08e │ │ │ │ + @ instruction: 0xff2cf08e │ │ │ │ ldrtmi lr, [r1], -r7, lsr #14 │ │ │ │ @ instruction: 0xf64f4630 │ │ │ │ @ instruction: 0xf08d72ff │ │ │ │ - str pc, [r3, -pc, asr #24]! │ │ │ │ + @ instruction: 0xe723fc5b │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8dd4621 │ │ │ │ andcs r8, r9, r4, lsl r0 │ │ │ │ strbmi r9, [r3], -r2, lsl #20 │ │ │ │ @ instruction: 0xf0929601 │ │ │ │ - @ instruction: 0xf089fa15 │ │ │ │ - bls 0x19879c │ │ │ │ + @ instruction: 0xf089fa21 │ │ │ │ + bls 0x198794 │ │ │ │ strbmi r4, [r9], -r7, lsl #12 │ │ │ │ - @ instruction: 0xff32f08f │ │ │ │ + @ instruction: 0xff3ef08f │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ strls r9, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0x256270 │ │ │ │ - blls 0x213e4c │ │ │ │ + blx 0x556238 │ │ │ │ + blls 0x213e14 │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ stmib sp, {r1, sp}^ │ │ │ │ @ instruction: 0xf0928600 │ │ │ │ - @ instruction: 0xe77ff9fd │ │ │ │ + ldrb pc, [pc, -r9, lsl #20]! @ │ │ │ │ strtmi r9, [r1], -r5, lsl #22 │ │ │ │ andcs r9, r8, r2, lsl #20 │ │ │ │ strhi lr, [r0], -sp, asr #19 │ │ │ │ - @ instruction: 0xf9f4f092 │ │ │ │ + blx 0xd625c │ │ │ │ svclt 0x0000e776 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ mrrcvs 0, 8, fp, ip, cr5 │ │ │ │ @@ -141157,72 +141143,72 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ rsble r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc4619 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 , , │ │ │ │ @ instruction: 0xf2c004f0 │ │ │ │ @ instruction: 0xf0892495 │ │ │ │ - pkhtbmi pc, r2, r9, asr #18 @ │ │ │ │ - @ instruction: 0xf956f089 │ │ │ │ + strmi pc, [r2], r5, ror #18 │ │ │ │ + @ instruction: 0xf962f089 │ │ │ │ @ instruction: 0xf0894680 │ │ │ │ - @ instruction: 0xf8d4f953 │ │ │ │ + @ instruction: 0xf8d4f95f │ │ │ │ stmdavs r9!, {ip, sp, pc}^ │ │ │ │ andcs r4, r0, r1, lsl #13 │ │ │ │ - blx 0x1ed8028 │ │ │ │ + blx 0x1e57ff0 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08f4650 │ │ │ │ - @ instruction: 0xf8d4fa89 │ │ │ │ + @ instruction: 0xf8d4fa95 │ │ │ │ stmdavs r9!, {ip, sp, pc} │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - ldrbmi pc, [r9], -sp, ror #20 @ │ │ │ │ + ldrbmi pc, [r9], -fp, ror #20 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0x2056330 │ │ │ │ + blx 0xfe3562f8 │ │ │ │ cmple r7, r0, lsl #30 │ │ │ │ andcs r6, r0, r7, lsr #16 │ │ │ │ @ instruction: 0xf7d568a9 │ │ │ │ - ldrtmi pc, [r9], -r1, ror #20 @ │ │ │ │ + @ instruction: 0x4639fa5f │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0x1d56348 │ │ │ │ + blx 0x2056310 │ │ │ │ @ instruction: 0xf089bbae │ │ │ │ - stmdavs r1!, {r0, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08d4606 │ │ │ │ - blmi 0x858be4 │ │ │ │ + blmi 0x858bdc │ │ │ │ svccs 0x0070ee1d │ │ │ │ biccs pc, ip, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x13047c │ │ │ │ + bl 0x130444 │ │ │ │ ldrmi r0, [r6], #-776 @ 0xfffffcf8 │ │ │ │ - bl 0x13ed3c │ │ │ │ + bl 0x13ed04 │ │ │ │ strls r0, [r2], -sl, lsl #6 │ │ │ │ andls r4, r1, #1241513984 @ 0x4a000000 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - stmdavs r4!, {r0, r1, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r9, lsr #17 │ │ │ │ - blx 0xed80a8 │ │ │ │ + blx 0xe58070 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf08f4648 │ │ │ │ - @ instruction: 0x2001fab5 │ │ │ │ + andcs pc, r1, r1, asr #21 │ │ │ │ mulcs r0, r0, r7 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xffb2f7fb │ │ │ │ @ instruction: 0xf04fe797 │ │ │ │ strbmi r4, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08d4648 │ │ │ │ - strb pc, [r2, r7, lsl #25] @ │ │ │ │ + bfi pc, r3, (invalid: 25:2) @ │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - stc2 0, cr15, [r0], {141} @ 0x8d │ │ │ │ + stc2 0, cr15, [ip], {141} @ 0x8d │ │ │ │ svclt 0x0000e7b0 │ │ │ │ - addeq r5, r7, ip, lsr #28 │ │ │ │ - blvs 0xfe5755a8 │ │ │ │ + addeq r5, r7, r4, ror #28 │ │ │ │ + blvs 0xfe575570 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 0, sp, r3, cr10 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ andcs sp, r0, ip, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -141230,815 +141216,822 @@ │ │ │ │ andeq pc, pc, #2 │ │ │ │ ldmible r2!, {r1, r9, fp, sp}^ │ │ │ │ ldrdcc pc, [r8], r0 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ ldrdcs pc, [ip], r0 @ │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf13e0 │ │ │ │ + bl 0xfebf13a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r5, r3, r0, lsl #8 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r1, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc4611 │ │ │ │ orrslt pc, r8, #19, 30 @ 0x4c │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - @ instruction: 0xf8b0f089 │ │ │ │ + @ instruction: 0xf8bcf089 │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ ldmdavs r7!, {sp} │ │ │ │ - @ instruction: 0xf9d6f7d5 │ │ │ │ + @ instruction: 0xf9d4f7d5 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08f4639 │ │ │ │ - @ instruction: 0xf089f99f │ │ │ │ - ldmdavs r1!, {r0, r1, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf089f9ab │ │ │ │ + ldmdavs r1!, {r0, r1, r2, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08d4607 │ │ │ │ - blmi 0x5d8ad0 │ │ │ │ + blmi 0x5d8ac8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicspl pc, r8, fp, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x9a248 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x9a210 │ │ │ │ strtmi r9, [fp], #-1792 @ 0xfffff900 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - @ instruction: 0xffb8f089 │ │ │ │ + @ instruction: 0xffc4f089 │ │ │ │ ldmdavs r4!, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - @ instruction: 0x4602f9b3 │ │ │ │ + @ instruction: 0x4602f9b1 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xcd64a4 │ │ │ │ + blx 0xfd646c │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xff2ef7fb │ │ │ │ svclt 0x0000e7bd │ │ │ │ - addeq r5, r7, r8, lsl sp │ │ │ │ + addeq r5, r7, r0, asr sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ addlt r4, r5, r7, lsl r6 │ │ │ │ - b 0x187540c │ │ │ │ + b 0x18753d4 │ │ │ │ rsbsle r7, sp, r2, lsl ip │ │ │ │ @ instruction: 0xf4136c1b │ │ │ │ @ instruction: 0xf0006470 │ │ │ │ @ instruction: 0xf8d08082 │ │ │ │ stccs 0, cr4, [r0], {168} @ 0xa8 │ │ │ │ @ instruction: 0xf8d0d174 │ │ │ │ - bcs 0xa2570 │ │ │ │ + bcs 0xa2538 │ │ │ │ @ instruction: 0x460dd170 │ │ │ │ streq pc, [lr], #-19 @ 0xffffffed │ │ │ │ ldmib r1, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ tstmi r3, #655360 @ 0xa0000 │ │ │ │ strbtle r0, [lr], #-1755 @ 0xfffff925 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ rsbsle r2, r1, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 , , q4 │ │ │ │ @ instruction: 0xf2c004f0 │ │ │ │ @ instruction: 0xf0892495 │ │ │ │ - strmi pc, [r2], sp, ror #16 │ │ │ │ - @ instruction: 0xf86af089 │ │ │ │ + sxtab16mi pc, r2, r9, ror #16 @ │ │ │ │ + @ instruction: 0xf876f089 │ │ │ │ @ instruction: 0xf0894680 │ │ │ │ - @ instruction: 0xf8d4f867 │ │ │ │ + @ instruction: 0xf8d4f873 │ │ │ │ stmdavs r9!, {ip, sp, pc}^ │ │ │ │ andcs r4, r1, r1, lsl #13 │ │ │ │ - @ instruction: 0xf958f7d5 │ │ │ │ + @ instruction: 0xf956f7d5 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08f4650 │ │ │ │ - @ instruction: 0xf8d4fc0b │ │ │ │ + @ instruction: 0xf8d4fc17 │ │ │ │ stmdavs r9!, {ip, sp, pc} │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - ldrbmi pc, [r9], -sp, asr #18 @ │ │ │ │ + ldrbmi pc, [r9], -fp, asr #18 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2 0, cr15, [r0], {143} @ 0x8f │ │ │ │ + stc2 0, cr15, [ip], {143} @ 0x8f │ │ │ │ cmple r2, r0, lsl #30 │ │ │ │ andcs r6, r1, r7, lsr #16 │ │ │ │ @ instruction: 0xf7d568a9 │ │ │ │ - ldrtmi pc, [r9], -r1, asr #18 @ │ │ │ │ + @ instruction: 0x4639f93f │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xffdd658a │ │ │ │ + stc2 0, cr15, [r0], {143} @ 0x8f │ │ │ │ teqle lr, r0, lsl #28 │ │ │ │ - @ instruction: 0xf874f089 │ │ │ │ + @ instruction: 0xf880f089 │ │ │ │ @ instruction: 0xf6406821 │ │ │ │ strmi r7, [r6], -r8, ror #4 │ │ │ │ - @ instruction: 0xf990f08d │ │ │ │ + @ instruction: 0xf99cf08d │ │ │ │ vnmls.f64 d4, d13, d19 │ │ │ │ vrecps.f32 q9, q4, q8 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ movwls r4, #1046 @ 0x416 │ │ │ │ movweq lr, #43778 @ 0xab02 │ │ │ │ strbmi r9, [sl], #-1538 @ 0xfffff9fe │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - @ instruction: 0xff76f089 │ │ │ │ + @ instruction: 0xff82f089 │ │ │ │ stmiavs r9!, {r2, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4621f917 │ │ │ │ + @ instruction: 0x4621f915 │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - stc2l 0, cr15, [sl], #-572 @ 0xfffffdc4 │ │ │ │ + ldc2l 0, cr15, [r6], #-572 @ 0xfffffdc4 │ │ │ │ and r2, r0, r1 │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ qsub8mi r8, r0, r0 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mcr2 7, 4, pc, cr8, cr11, {7} @ │ │ │ │ strbmi lr, [r9], -sp, lsl #15 │ │ │ │ andcs r4, r0, #72, 12 @ 0x4800000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xffb0f08f │ │ │ │ + @ instruction: 0xffbcf08f │ │ │ │ @ instruction: 0x4651e7b8 │ │ │ │ andcs r4, r0, #80, 12 @ 0x5000000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xffa8f08f │ │ │ │ + @ instruction: 0xffb4f08f │ │ │ │ svclt 0x0000e7a4 │ │ │ │ - addeq r5, r7, sl, ror #23 │ │ │ │ + addeq r5, r7, r2, lsr #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r1, #-52] @ 0xffffffcc │ │ │ │ @ instruction: 0x4617461e │ │ │ │ - blvs 0xfe386624 │ │ │ │ + blvs 0xfe3865ec │ │ │ │ @ instruction: 0xf4136c4a │ │ │ │ rsbsle r6, r6, r0, ror ip │ │ │ │ cmnpeq r0, #301989888 @ p-variant is OBSOLETE @ 0x12000000 │ │ │ │ svceq 0x0014d077 │ │ │ │ stcvs 0, cr13, [ip], {126} @ 0x7e │ │ │ │ ldrbteq pc, [r0], #20 @ │ │ │ │ @ instruction: 0xf8d0d07a │ │ │ │ stccs 0, cr4, [r0], {168} @ 0xa8 │ │ │ │ @ instruction: 0xf8d0d16d │ │ │ │ - blcs 0xa66e8 │ │ │ │ + blcs 0xa66b0 │ │ │ │ @ instruction: 0xf8d0d172 │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ @ instruction: 0x4619d075 │ │ │ │ stc2l 7, cr15, [ip, #1008]! @ 0x3f0 │ │ │ │ subsle r2, r8, r0, lsl #16 │ │ │ │ ldrbteq pc, [r0], #583 @ 0x247 @ │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xff88f088 │ │ │ │ + @ instruction: 0xff94f088 │ │ │ │ @ instruction: 0xf0884682 │ │ │ │ - strmi pc, [r0], r5, lsl #31 │ │ │ │ - @ instruction: 0xff82f088 │ │ │ │ + pkhbtmi pc, r0, r1, lsl #31 @ │ │ │ │ + @ instruction: 0xff8ef088 │ │ │ │ ldrdlt pc, [r0], -r4 │ │ │ │ strmi r6, [r1], r9, ror #16 │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - ldrbmi pc, [r9], -r7, lsr #17 @ │ │ │ │ + ldrbmi pc, [r9], -r5, lsr #17 @ │ │ │ │ ldrbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf870f08f │ │ │ │ + @ instruction: 0xf87cf08f │ │ │ │ ldrdlt pc, [r0], -r4 │ │ │ │ andcs r6, r0, r9, lsr #16 │ │ │ │ - @ instruction: 0xf89cf7d5 │ │ │ │ + @ instruction: 0xf89af7d5 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08f4640 │ │ │ │ - svccs 0x0000f865 │ │ │ │ + svccs 0x0000f871 │ │ │ │ stmdavs r7!, {r0, r2, r4, r6, r8, ip, lr, pc} │ │ │ │ stmiavs r9!, {sp} │ │ │ │ - @ instruction: 0xf890f7d5 │ │ │ │ + @ instruction: 0xf88ef7d5 │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf08f4648 │ │ │ │ - mcrcs 8, 0, pc, cr0, cr9, {2} @ │ │ │ │ + cdpcs 8, 0, cr15, cr0, cr5, {3} │ │ │ │ @ instruction: 0xf088d142 │ │ │ │ - stmdavs r1!, {r0, r1, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08d4606 │ │ │ │ - blmi 0x9d8840 │ │ │ │ + blmi 0x9d8838 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppcs r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x130820 │ │ │ │ + bl 0x1307e8 │ │ │ │ ldrmi r0, [r6], #-776 @ 0xfffffcf8 │ │ │ │ - bl 0x13f0e0 │ │ │ │ + bl 0x13f0a8 │ │ │ │ strls r0, [r2], -sl, lsl #6 │ │ │ │ andls r4, r1, #1241513984 @ 0x4a000000 │ │ │ │ @ instruction: 0xf0896808 │ │ │ │ - stmdavs r4!, {r0, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r9, lsr #17 │ │ │ │ - @ instruction: 0xf866f7d5 │ │ │ │ + @ instruction: 0xf864f7d5 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf08f4648 │ │ │ │ - andcs pc, r1, r3, ror #17 │ │ │ │ + andcs pc, r1, pc, ror #17 │ │ │ │ vaddl.u8 q15, d2, d4 │ │ │ │ - blcs 0x133118 │ │ │ │ + blcs 0x1330e0 │ │ │ │ andcs sp, r0, r7, lsl #17 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fb8ff0 │ │ │ │ @ instruction: 0xe789fdd3 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0xfead6778 │ │ │ │ + blx 0xfedd6740 │ │ │ │ vst1.32 {d30}, [pc :256], r5 │ │ │ │ ldrbmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08d4650 │ │ │ │ - str pc, [r2, r1, lsr #21]! │ │ │ │ - addeq r5, r7, r8, lsl #21 │ │ │ │ + str pc, [r2, sp, lsr #21]! │ │ │ │ + addeq r5, r7, r0, asr #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi r6, [ip], -r3, lsl #26 │ │ │ │ strmi fp, [r5], -r5, lsl #1 │ │ │ │ @ instruction: 0xf0116c19 │ │ │ │ strdle r0, [r7, -r0] │ │ │ │ @ instruction: 0xf4106b98 │ │ │ │ andsle r6, r0, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c58 │ │ │ │ andle r6, ip, r0, ror r0 │ │ │ │ rsbsne r6, r6, r6, ror #17 │ │ │ │ stmdbvs r2!, {r3, ip, lr, pc} │ │ │ │ - bcs 0x8ab65c │ │ │ │ + bcs 0x8ab624 │ │ │ │ mrccs 15, 0, fp, cr0, cr8, {6} │ │ │ │ andcs fp, r1, ip, asr #31 │ │ │ │ stcle 0, cr2, [r8, #-0] │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmiavs r3!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ andsle r2, sp, pc, lsl #22 │ │ │ │ tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ - blx 0xfece4e00 │ │ │ │ - b 0x14973c8 │ │ │ │ + blx 0xfece4dc8 │ │ │ │ + b 0x1497390 │ │ │ │ svclt 0x00d81353 │ │ │ │ - blcs 0xa31cc │ │ │ │ + blcs 0xa3194 │ │ │ │ @ instruction: 0xf8d5d1e9 │ │ │ │ andcs r1, r1, #200 @ 0xc8 │ │ │ │ rsbscs pc, ip, r5, lsl #17 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0x4619b131 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ stmdblt r8, {r0, r1, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrb r2, [sl, r1] │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ @ instruction: 0xe7f8fd75 │ │ │ │ - blcs 0xb4684 │ │ │ │ + blcs 0xb464c │ │ │ │ @ instruction: 0xe7d2d0de │ │ │ │ andcs r6, r0, #10551296 @ 0xa10000 │ │ │ │ @ instruction: 0xf7c14628 │ │ │ │ - stmdbvs r3!, {r0, r4, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0xac00c │ │ │ │ + stmdbvs r3!, {r0, r1, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0xabfd4 │ │ │ │ @ instruction: 0xf895d17e │ │ │ │ - blcs 0xa68dc │ │ │ │ + blcs 0xa68a4 │ │ │ │ @ instruction: 0xf088d15c │ │ │ │ - mcrcs 14, 0, pc, cr0, cr13, {6} @ │ │ │ │ + cdpcs 14, 0, cr15, cr0, cr9, {7} │ │ │ │ svclt 0x00c14681 │ │ │ │ vabd.s8 d18, d7, d0 │ │ │ │ @ instruction: 0xf04f0af0 │ │ │ │ vqdmull.s q8, d0, d3[0] │ │ │ │ @ instruction: 0xdc202a95 │ │ │ │ @ instruction: 0xf8cde078 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0x15d855c │ │ │ │ + blx 0x1d58524 │ │ │ │ @ instruction: 0xf8da6921 │ │ │ │ andcs r3, r1, r0 │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - @ instruction: 0xffb6f7d4 │ │ │ │ + @ instruction: 0xffb4f7d4 │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf08f4648 │ │ │ │ - andcs pc, r8, #9216 @ 0x2400 │ │ │ │ + andcs pc, r8, #21504 @ 0x5400 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf08d3701 │ │ │ │ - adcsmi pc, lr, #589824 @ 0x90000 │ │ │ │ + adcsmi pc, lr, #1376256 @ 0x150000 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ bicsle r2, ip, r0, lsl #22 │ │ │ │ andcs r6, r1, r1, lsr #18 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - @ instruction: 0xff9ef7d4 │ │ │ │ + @ instruction: 0xff9cf7d4 │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf08f4648 │ │ │ │ - @ instruction: 0xf8cdfa51 │ │ │ │ + @ instruction: 0xf8cdfa5d │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ @ instruction: 0xf8d54649 │ │ │ │ strtmi r3, [r8], -r8, lsl #1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0x16d85bc │ │ │ │ + blx 0x1e58584 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r5, r6, r8, ip, sp, pc}^ │ │ │ │ smlalseq fp, r3, fp, r3 │ │ │ │ @ instruction: 0x4641425a │ │ │ │ @ instruction: 0xf08c4640 │ │ │ │ - stmiavs r1!, {r0, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r2, asr #12 │ │ │ │ - cdp2 7, 8, cr15, cr14, cr1, {6} │ │ │ │ + cdp2 7, 10, cr15, cr12, cr1, {6} │ │ │ │ @ instruction: 0xf7c44628 │ │ │ │ - @ instruction: 0xe78bfb3b │ │ │ │ - blcs 0x3f4960 │ │ │ │ + @ instruction: 0xe78bfb59 │ │ │ │ + blcs 0x3f4928 │ │ │ │ stmdavs r3!, {r0, r1, r2, r3, r4, r7, r8, ip, lr, pc} │ │ │ │ addsle r2, ip, r0, lsl #22 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ @ instruction: 0xf2c00af0 │ │ │ │ ldrbtmi r2, [fp], #-2709 @ 0xfffff56b │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ ldmpl r2, {r0, r4, r7, r8}^ │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ strbmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf0896808 │ │ │ │ - @ instruction: 0xe784fd5d │ │ │ │ + str pc, [r4, r9, ror #26] │ │ │ │ strmi r6, [r1], -r2, ror #17 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - @ instruction: 0xffb4f08c │ │ │ │ + @ instruction: 0xffc0f08c │ │ │ │ stmiavs r3!, {r0, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ strble r0, [lr, #2011] @ 0x7db │ │ │ │ strb r2, [r8, r4, lsl #4] │ │ │ │ - blcs 0xb47b4 │ │ │ │ + blcs 0xb477c │ │ │ │ stmdbvs r3!, {r1, r2, r3, r6, r7, ip, lr, pc}^ │ │ │ │ rscsle r2, r4, r0, lsl #22 │ │ │ │ rsbsmi r0, r2, #246 @ 0xf6 │ │ │ │ sbcle r2, r2, r0, lsl #28 │ │ │ │ svclt 0x0000e7bd │ │ │ │ - addeq r5, r7, lr, ror #16 │ │ │ │ + addeq r5, r7, r6, lsr #17 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ tstcs r0, r1, lsl r1 │ │ │ │ stcllt 7, cr15, [sl], #-1008 @ 0xfffffc10 │ │ │ │ stcllt 7, cr15, [r4], {251} @ 0xfb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ - bmi 0xff286990 │ │ │ │ + bmi 0xff446958 │ │ │ │ cmnpvs r5, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orrvc pc, r0, #217055232 @ 0xcf00000 │ │ │ │ strmi r4, [ip], fp │ │ │ │ tstpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orrvs pc, r0, pc, asr #13 │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ andcs r4, r0, #140509184 @ 0x8600000 │ │ │ │ stmib sp, {r0, r1, r3, r7, r9, lr}^ │ │ │ │ stmib sp, {r2, r9, sp}^ │ │ │ │ andls r2, r8, #1610612736 @ 0x60000000 │ │ │ │ - cmnphi r8, r0 @ p-variant is OBSOLETE │ │ │ │ + orrhi pc, r6, r0 │ │ │ │ eorsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addhi pc, sp, r0, asr #4 │ │ │ │ addvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vand d8, d16, d6 │ │ │ │ - vst4. {d24-d27}, [pc :256], r1 │ │ │ │ + vrhadd.s8 d8, d16, d20 │ │ │ │ + vst4. {d24-d27}, [pc :256] │ │ │ │ @ instruction: 0xf6cf6220 │ │ │ │ addsmi r6, r3, #128, 4 │ │ │ │ - sbchi pc, ip, r0 │ │ │ │ + sbcshi pc, sl, r0 │ │ │ │ eorvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ addvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf0404293 │ │ │ │ - vmla.i q12, q14, d1[4] │ │ │ │ + vmla.i q12, q14, d3[7] │ │ │ │ stmdbcs r0, {r0, r8, ip, lr} │ │ │ │ - mvnshi pc, r0 │ │ │ │ + andhi pc, sp, #0 │ │ │ │ @ instruction: 0xf0402903 │ │ │ │ - vshr.u64 q12, , #52 │ │ │ │ - blcs 0x12b5e4 │ │ │ │ - rsbshi pc, sp, #0 │ │ │ │ + vmla.i q12, q14, d3[5] │ │ │ │ + blcs 0x12b5ac │ │ │ │ + addhi pc, ip, #0 │ │ │ │ @ instruction: 0xf0002b03 │ │ │ │ - blcs 0xbb174 │ │ │ │ - sbchi pc, lr, r0, asr #32 │ │ │ │ + blcs 0xbb178 │ │ │ │ + sbcshi pc, ip, r0, asr #32 │ │ │ │ movteq lr, #51791 @ 0xca4f │ │ │ │ ldrbcs lr, [ip], #2639 @ 0xa4f │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ strbne pc, [r0, #-972] @ 0xfffffc34 @ │ │ │ │ @ instruction: 0xf004431d │ │ │ │ vsri.8 d16, d14, #4 │ │ │ │ - strls r5, [r5, #-896] @ 0xfffffc80 │ │ │ │ - orrcs r4, r0, #28, 6 @ 0x70000000 │ │ │ │ + orrcs r5, r0, #128, 4 │ │ │ │ movweq pc, #12992 @ 0x32c0 @ │ │ │ │ - b 0x3bf828 │ │ │ │ - blcs 0x9b428 │ │ │ │ - rsbshi pc, sp, #0 │ │ │ │ + b 0x3ab42c │ │ │ │ + strls r0, [r4], #-771 @ 0xfffffcfd │ │ │ │ + blcs 0xbfbf8 │ │ │ │ + addhi pc, ip, #0 │ │ │ │ @ instruction: 0xf0402b80 │ │ │ │ - stcvs 0, cr8, [r3, #-716] @ 0xfffffd34 │ │ │ │ + stcvs 0, cr8, [r3, #-772] @ 0xfffffcfc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ - mrrcvs 2, 10, r8, fp, cr11 │ │ │ │ + mrrcvs 2, 11, r8, fp, cr10 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0xa3444 │ │ │ │ - adchi pc, r4, r0 │ │ │ │ + blcs 0xa340c │ │ │ │ + adcshi pc, r2, r0 │ │ │ │ ldrdcc pc, [r8], lr @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - @ instruction: 0xf8de809f │ │ │ │ + @ instruction: 0xf8de80ad │ │ │ │ @ instruction: 0xf1b880ac │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ - @ instruction: 0x46708099 │ │ │ │ + ldrbtmi r8, [r0], -r7, lsr #1 │ │ │ │ @ instruction: 0xff70f7ff │ │ │ │ vcgt.s8 , , q4 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0xf0882795 │ │ │ │ - @ instruction: 0x4606fd7f │ │ │ │ - ldc2l 0, cr15, [ip, #-544]! @ 0xfffffde0 │ │ │ │ + strmi pc, [r6], -fp, lsl #27 │ │ │ │ + stc2 0, cr15, [r8, #544] @ 0x220 │ │ │ │ ldmdavs fp!, {r0, r3, r5, r9, sl, lr} │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7d49303 │ │ │ │ - stmdbls r3, {r0, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - cdp2 0, 6, cr15, cr10, cr14, {4} │ │ │ │ + cdp2 0, 7, cr15, cr6, cr14, {4} │ │ │ │ @ instruction: 0x4621683f │ │ │ │ @ instruction: 0xf7d44640 │ │ │ │ - @ instruction: 0x4639fe97 │ │ │ │ + @ instruction: 0x4639fe95 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - cdp2 0, 6, cr15, cr0, cr14, {4} │ │ │ │ + cdp2 0, 6, cr15, cr12, cr14, {4} │ │ │ │ @ instruction: 0x46292310 │ │ │ │ ldrtmi r4, [r2], -r8, lsr #12 │ │ │ │ @ instruction: 0xf08e9300 │ │ │ │ - strtmi pc, [r1], -r9, asr #17 │ │ │ │ + @ instruction: 0x4621f8d5 │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ andcs pc, r1, r3, lsr #18 │ │ │ │ @ instruction: 0xf6cfe033 │ │ │ │ addsmi r6, r3, #0, 4 │ │ │ │ - adcshi pc, lr, r0 │ │ │ │ + sbchi pc, ip, r0 │ │ │ │ andsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - addhi pc, sp, r0, lsl #4 │ │ │ │ + addshi pc, fp, r0, lsl #4 │ │ │ │ andvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ mlasle r6, r3, r2, r4 │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ - @ instruction: 0xd1554293 │ │ │ │ - bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ - strbne pc, [r0], #972 @ 0x3cc @ │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - andcs sl, r2, #4, 18 @ 0x10000 │ │ │ │ - movwls r4, #25379 @ 0x6323 │ │ │ │ - movteq lr, #51791 @ 0xca4f │ │ │ │ - @ instruction: 0xf0039208 │ │ │ │ - vrsra.u8 d16, d14, #4 │ │ │ │ - tstmi sl, #64, 4 │ │ │ │ + @ instruction: 0xd1634293 │ │ │ │ + cmpeq ip, pc, asr #20 │ │ │ │ + sbcscc lr, ip, #323584 @ 0x4f000 │ │ │ │ + tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ + movtne pc, #972 @ 0x3cc @ │ │ │ │ + @ instruction: 0xf002430b │ │ │ │ + vrshr.u8 d16, d14, #4 │ │ │ │ + movwls r1, #21696 @ 0x54c0 │ │ │ │ bicscs lr, ip, #323584 @ 0x4f000 │ │ │ │ - strpl pc, [r1], #-972 @ 0xfffffc34 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - stcpl 3, cr15, [r0], {204} @ 0xcc │ │ │ │ - b 0x117f928 │ │ │ │ - andls r0, r5, #12, 6 @ 0x30000000 │ │ │ │ + stmdbge r4, {r1, r5, r8, r9, lr} │ │ │ │ + @ instruction: 0xf0039206 │ │ │ │ + andcs r0, r2, #2013265920 @ 0x78000000 │ │ │ │ + vsubl.u8 , d12, d8 │ │ │ │ + vsubl.u8 , d12, d1 │ │ │ │ + andls r5, r4, #128, 24 @ 0x8000 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ @ instruction: 0xf7ff9307 │ │ │ │ - blmi 0x16d9120 │ │ │ │ - blls 0x2f4990 │ │ │ │ + blmi 0x18990e8 │ │ │ │ + blls 0x2f4958 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ - andlt r8, sl, r4, lsr r2 │ │ │ │ + andlt r8, sl, r3, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - b 0x147b104 │ │ │ │ - vrsra.u64 , q6, #52 │ │ │ │ - @ instruction: 0xf00314c0 │ │ │ │ - stmdbge r4, {r1, r2, r3, r4, r8, r9} │ │ │ │ - strb r2, [sp, r1, lsl #4] │ │ │ │ - bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ - sbcne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ + b 0x147b0cc │ │ │ │ + b 0x145ae40 │ │ │ │ + @ instruction: 0xf00132dc │ │ │ │ + vsra.u8 d16, d14, #4 │ │ │ │ + movwmi r1, #45888 @ 0xb340 │ │ │ │ + andseq pc, lr, #2 │ │ │ │ + strbne pc, [r0], #972 @ 0x3cc @ │ │ │ │ + b 0x147f53c │ │ │ │ + @ instruction: 0x432223dc │ │ │ │ + andls sl, r6, #4, 18 @ 0x10000 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - smlalbtne pc, r0, ip, r3 @ │ │ │ │ - b 0x146b5b4 │ │ │ │ - @ instruction: 0xf002024c │ │ │ │ - vrshr.u8 d16, d14, #4 │ │ │ │ - tstmi r1, #128, 8 @ 0x80000000 │ │ │ │ + strb r2, [sp, r1, lsl #4] │ │ │ │ sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ + orrpl pc, r0, #204, 6 @ 0x30000003 │ │ │ │ andseq pc, lr, #2 │ │ │ │ - @ instruction: 0x43229305 │ │ │ │ + smlalbtne pc, r0, ip, r3 @ │ │ │ │ + b 0x146b5b4 │ │ │ │ + @ instruction: 0xf003034c │ │ │ │ + vrsra.u8 d16, d14, #4 │ │ │ │ + tstmi r9, #192, 8 @ 0xc0000000 │ │ │ │ + bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x43239206 │ │ │ │ @ instruction: 0xf41c9104 │ │ │ │ - andls r1, r6, #64, 8 @ 0x40000000 │ │ │ │ + movwls r1, #21568 @ 0x5440 │ │ │ │ mrshi pc, (UNDEF: 76) @ │ │ │ │ - strb r2, [r8, r0] │ │ │ │ + ldr r2, [sl, r0]! │ │ │ │ eorsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ addvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xd1f74293 │ │ │ │ strpl pc, [r1], #-972 @ 0xfffffc34 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ stccs 0, cr8, [r3], {195} @ 0xc3 │ │ │ │ vsra.u64 , q8, #52 │ │ │ │ stmdbcs r2, {r0, r7, r8, lr} │ │ │ │ - msrhi SPSR_s, r0 │ │ │ │ + msrhi SPSR_sc, r0 │ │ │ │ mvnle r2, r3, lsl #18 │ │ │ │ cmpeq ip, #323584 @ 0x4f000 │ │ │ │ ldrbcs lr, [ip], #2639 @ 0xa4f │ │ │ │ andeq pc, pc, #12 │ │ │ │ @ instruction: 0xf0039101 │ │ │ │ vrsra.u8 d16, d0, #4 │ │ │ │ @ instruction: 0xf0045180 │ │ │ │ tstmi r3, #503316480 @ 0x1e000000 │ │ │ │ vsubw.u8 q10, q6, d12 │ │ │ │ vmlal.u , d28, d0[0] │ │ │ │ strls r4, [r0], #-257 @ 0xfffffeff │ │ │ │ - @ instruction: 0xf848f7ff │ │ │ │ - @ instruction: 0xf6cfe79d │ │ │ │ + @ instruction: 0xf83af7ff │ │ │ │ + @ instruction: 0xf6cfe78f │ │ │ │ addsmi r6, r3, #128, 4 │ │ │ │ - b 0x148f128 │ │ │ │ - vrsra.u64 , q6, #52 │ │ │ │ - @ instruction: 0xf00312c0 │ │ │ │ - vrsra.u8 d16, d14, #4 │ │ │ │ - tstmi r3, #64, 2 │ │ │ │ - subeq lr, ip, #323584 @ 0x4f000 │ │ │ │ - andseq pc, lr, #2 │ │ │ │ - strpl pc, [r0], #972 @ 0x3cc │ │ │ │ - b 0x146b654 │ │ │ │ - @ instruction: 0xf00222dc │ │ │ │ - movwls r0, #21022 @ 0x521e │ │ │ │ - tstls r4, r2, lsr #6 │ │ │ │ + b 0x148f10c │ │ │ │ + vrshr.u64 q9, q6, #52 │ │ │ │ + @ instruction: 0xf0025380 │ │ │ │ + vrshr.u8 d16, d14, #4 │ │ │ │ + tstmi sl, #64, 2 │ │ │ │ + movteq lr, #51791 @ 0xca4f │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + strbne pc, [r0], #972 @ 0x3cc @ │ │ │ │ + b 0x146b658 │ │ │ │ + @ instruction: 0xf00333dc │ │ │ │ + andls r0, r6, #2013265920 @ 0x78000000 │ │ │ │ + tstls r4, r3, lsr #6 │ │ │ │ strbne pc, [r0], #-1052 @ 0xfffffbe4 @ │ │ │ │ - @ instruction: 0xd1b39206 │ │ │ │ + @ instruction: 0xd1b39305 │ │ │ │ stcvs 13, cr6, [sp], #20 │ │ │ │ svceq 0x00c0f015 │ │ │ │ stmib sp, {r1, r2, r3, r5, r7, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf6451400 │ │ │ │ - vmla.f d22, d16, d1[6] │ │ │ │ + vsra.s64 d22, d17, #64 │ │ │ │ @ instruction: 0xf7fe0109 │ │ │ │ - ldrb pc, [r0, -r3, lsl #31]! @ │ │ │ │ - bicseq lr, ip, #323584 @ 0x4f000 │ │ │ │ - strmi pc, [r3], #-972 @ 0xfffffc34 │ │ │ │ + @ instruction: 0xe762ff75 │ │ │ │ + cmpeq ip, #323584 @ 0x4f000 │ │ │ │ + andeq pc, pc, #12 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x43232203 │ │ │ │ - movwls r9, #25096 @ 0x6208 │ │ │ │ - subseq lr, ip, #323584 @ 0x4f000 │ │ │ │ - orrsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ - strpl pc, [r1], #-972 @ 0xfffffc34 │ │ │ │ - strls sl, [r4], #-2308 @ 0xfffff6fc │ │ │ │ + strmi pc, [r3], #-972 @ 0xfffffc34 │ │ │ │ + b 0x146b684 │ │ │ │ + movwls r0, #21212 @ 0x52dc │ │ │ │ andseq pc, r0, #2 │ │ │ │ - streq pc, [pc], #-12 @ 0x9aa6c │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stccc 3, cr15, [r3], {204} @ 0xcc │ │ │ │ - b 0x116b700 │ │ │ │ - andls r0, r5, #12, 6 @ 0x30000000 │ │ │ │ + orrsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ + stmdbge r4, {r1, r5, r8, r9, lr} │ │ │ │ + @ instruction: 0xf0039206 │ │ │ │ + andcs r0, r3, #16, 6 @ 0x40000000 │ │ │ │ + vsubl.u8 , d12, d8 │ │ │ │ + vsubl.u8 , d12, d1 │ │ │ │ + andls r3, r4, #768 @ 0x300 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ @ instruction: 0xf7ff9307 │ │ │ │ - strb pc, [lr, -pc, asr #18] @ │ │ │ │ + strb pc, [r0, -r1, asr #18] @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ smlabtpl r1, ip, r3, pc @ │ │ │ │ rsbsle r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf47f2903 │ │ │ │ @ instruction: 0xf3ccaf7b │ │ │ │ - blcs 0x12b8a0 │ │ │ │ + blcs 0x12b884 │ │ │ │ sbcshi pc, r1, r0 │ │ │ │ @ instruction: 0xf47f2b03 │ │ │ │ - b 0x1486874 │ │ │ │ - b 0x145b7dc │ │ │ │ + b 0x1486858 │ │ │ │ + b 0x145b7c0 │ │ │ │ vsri.64 q9, q6, #52 │ │ │ │ vmlal.u , d12, d0[0] │ │ │ │ @ instruction: 0xf0035180 │ │ │ │ @ instruction: 0xf004031e │ │ │ │ movwmi r0, #50206 @ 0xc41e │ │ │ │ strls r4, [r0], #-787 @ 0xfffffced │ │ │ │ sbcne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ vraddhn.i16 d18, q6, │ │ │ │ strls r4, [r1], #-257 @ 0xfffffeff │ │ │ │ - @ instruction: 0xffd0f7fe │ │ │ │ - b 0x149476c │ │ │ │ - vrsra.u64 q8, q6, #52 │ │ │ │ - @ instruction: 0xf0034203 │ │ │ │ - b 0x145b724 │ │ │ │ - tstmi r3, #92, 2 │ │ │ │ - streq pc, [pc], #-12 @ 0x9aaec │ │ │ │ + @ instruction: 0xffc2f7fe │ │ │ │ + b 0x1494718 │ │ │ │ + vrshr.u64 d20, d12, #52 │ │ │ │ + @ instruction: 0xf0023303 │ │ │ │ + b 0x145b308 │ │ │ │ + tstmi sl, #92, 2 │ │ │ │ + streq pc, [pc], #-12 @ 0x9aad0 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - addsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ - @ instruction: 0xf0024321 │ │ │ │ - vrshr.u8 d16, d0, #4 │ │ │ │ - movwls r3, #21507 @ 0x5403 │ │ │ │ - tstls r4, r2, lsr #6 │ │ │ │ + bicseq lr, ip, #323584 @ 0x4f000 │ │ │ │ + @ instruction: 0xf0034321 │ │ │ │ + vrsra.u8 d16, d0, #4 │ │ │ │ + andls r4, r6, #50331648 @ 0x3000000 │ │ │ │ + tstls r4, r3, lsr #6 │ │ │ │ strbne pc, [r0], #-1052 @ 0xfffffbe4 @ │ │ │ │ - @ instruction: 0xf47f9206 │ │ │ │ + @ instruction: 0xf47f9305 │ │ │ │ stcvs 15, cr10, [r5, #-252] @ 0xffffff04 │ │ │ │ @ instruction: 0xf0156cad │ │ │ │ @ instruction: 0xf43f0fc0 │ │ │ │ stmib sp, {r0, r3, r4, r5, r8, r9, sl, fp, sp, pc}^ │ │ │ │ - vshl.s8 d17, d0, d6 │ │ │ │ - vaddw.s8 q8, q0, d25 │ │ │ │ + @ instruction: 0xf6451400 │ │ │ │ + vsra.s64 , , #64 │ │ │ │ @ instruction: 0xf7fe0109 │ │ │ │ - ldrbt pc, [sl], pc, lsr #28 @ │ │ │ │ - b 0x1475f38 │ │ │ │ - vrsra.u64 q8, q6, #52 │ │ │ │ - b 0x146e344 │ │ │ │ - @ instruction: 0xf003015c │ │ │ │ - @ instruction: 0xf0010310 │ │ │ │ - ldcvs 1, cr0, [r5], {16} │ │ │ │ - addsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ + strbt pc, [ip], r1, lsr #28 @ │ │ │ │ + b 0x1475f20 │ │ │ │ + vrshr.u64 d20, d12, #52 │ │ │ │ + b 0x146a328 │ │ │ │ + @ instruction: 0xf002015c │ │ │ │ + @ instruction: 0xf0010210 │ │ │ │ + ldcvs 1, cr0, [sp], {16} │ │ │ │ + bicseq lr, ip, #323584 @ 0x4f000 │ │ │ │ + andeq lr, lr, #270336 @ 0x42000 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ cdpeq 0, 0, cr15, cr15, cr12, {0} │ │ │ │ - stccc 3, cr15, [r3], {204} @ 0xcc │ │ │ │ + stcmi 3, cr15, [r3], {204} @ 0xcc │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ svceq 0x00c0f015 │ │ │ │ - tstls r4, r5, lsl #6 │ │ │ │ - @ instruction: 0xf43f9206 │ │ │ │ + stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf43f1304 │ │ │ │ stmib sp, {r0, r1, r2, r3, r8, r9, sl, fp, sp, pc}^ │ │ │ │ vshl.s8 d17, d0, d6 │ │ │ │ - vbic.i32 q8, #9 @ 0x00000009 │ │ │ │ + vmla.f d16, d0, d1[0] │ │ │ │ @ instruction: 0xf7fe0109 │ │ │ │ - ldrb pc, [r0], r5, lsl #28 @ │ │ │ │ - b 0x1475f8c │ │ │ │ - vrsra.u64 , q6, #52 │ │ │ │ - b 0x145fe8c │ │ │ │ - @ instruction: 0xf0030e4c │ │ │ │ - @ instruction: 0xf00e031e │ │ │ │ - ldcvs 14, cr0, [r5], {30} │ │ │ │ - sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ - @ instruction: 0xf0024323 │ │ │ │ - vrshr.u8 d16, d14, #4 │ │ │ │ + @ instruction: 0xe6c2fdf7 │ │ │ │ + b 0x1475f74 │ │ │ │ + vrshr.u64 q9, q6, #52 │ │ │ │ + b 0x146fd70 │ │ │ │ + @ instruction: 0xf0020e4c │ │ │ │ + @ instruction: 0xf00e021e │ │ │ │ + ldcvs 14, cr0, [sp], {30} │ │ │ │ + bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ + @ instruction: 0xf0034322 │ │ │ │ + vrsra.u8 d16, d14, #4 │ │ │ │ vmls.i , q6, d0[0] │ │ │ │ - b 0x11b1dac │ │ │ │ - b 0x111bbe8 │ │ │ │ - @ instruction: 0xf015020c │ │ │ │ - movwls r0, #24512 @ 0x5fc0 │ │ │ │ - andls r9, r6, #4, 8 @ 0x4000000 │ │ │ │ + b 0x11a1e90 │ │ │ │ + b 0x115bbcc │ │ │ │ + @ instruction: 0xf015030c │ │ │ │ + andls r0, r6, #192, 30 @ 0x300 │ │ │ │ + movwmi lr, #18893 @ 0x49cd │ │ │ │ mcrge 4, 7, pc, cr6, cr15, {1} @ │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ - teqpvc r9, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvc r1, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - mrc2 7, 5, pc, cr10, cr14, {7} │ │ │ │ - stcvs 6, cr14, [r2, #-668] @ 0xfffffd64 │ │ │ │ - bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ - strbne pc, [r0], #972 @ 0x3cc @ │ │ │ │ + mcr2 7, 5, pc, cr12, cr14, {7} @ │ │ │ │ + stcvs 6, cr14, [r3, #-612] @ 0xfffffd9c │ │ │ │ + sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ + strpl pc, [r0], #972 @ 0x3cc │ │ │ │ vmlseq.f32 s29, s24, s30 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - cdpeq 0, 1, cr15, cr14, cr14, {0} │ │ │ │ - b 0x1475e40 │ │ │ │ - @ instruction: 0x432322dc │ │ │ │ andseq pc, lr, #2 │ │ │ │ + cdpeq 0, 1, cr15, cr14, cr14, {0} │ │ │ │ + b 0x1475e44 │ │ │ │ + @ instruction: 0x432233dc │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ strbne pc, [r0], #-972 @ 0xfffffc34 @ │ │ │ │ - stcpl 3, cr15, [r0], {204} @ 0xcc │ │ │ │ + stclne 3, cr15, [r0], {204} @ 0xcc │ │ │ │ streq lr, [lr], #-2628 @ 0xfffff5bc │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ svceq 0x00c0f015 │ │ │ │ - strls r9, [r4], #-773 @ 0xfffffcfb │ │ │ │ - @ instruction: 0xf43f9206 │ │ │ │ + stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf43f4304 │ │ │ │ stmib sp, {r0, r2, r3, r4, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf6454100 │ │ │ │ - vsra.s64 , , #64 │ │ │ │ + vaddw.s8 , q8, d17 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - ldrbt pc, [lr], -r3, asr #30 @ │ │ │ │ + uhasx pc, r0, r5 @ │ │ │ │ stcvs 13, cr6, [sp], #20 │ │ │ │ svceq 0x00c0f015 │ │ │ │ mcrge 4, 5, pc, cr14, cr15, {1} @ │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - orrvc pc, r9, r5, asr #12 │ │ │ │ + cmppvc r1, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff34f7fd │ │ │ │ - b 0x1494600 │ │ │ │ - vmla.f q8, q6, d0[3] │ │ │ │ - @ instruction: 0xf0011240 │ │ │ │ - b 0x145b0c8 │ │ │ │ - movwmi r2, #41948 @ 0xa3dc │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - orrpl pc, r0, ip, asr #7 │ │ │ │ - movwmi r2, #46081 @ 0xb401 │ │ │ │ - svceq 0x0080f01c │ │ │ │ + @ instruction: 0xff26f7fd │ │ │ │ + b 0x14945ac │ │ │ │ + vrsra.u64 q9, q6, #52 │ │ │ │ + b 0x146f630 │ │ │ │ + @ instruction: 0xf003044c │ │ │ │ + @ instruction: 0xf004031e │ │ │ │ + tstmi r3, #503316480 @ 0x1e000000 │ │ │ │ + subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ smlabtmi r1, ip, r3, pc @ │ │ │ │ - andls r9, r5, #117440512 @ 0x7000000 │ │ │ │ - tstls r4, r6, lsl #6 │ │ │ │ - mcrge 4, 4, pc, cr12, cr15, {3} @ │ │ │ │ - @ instruction: 0xf7fe9400 │ │ │ │ - ldrb pc, [r2], -r9, asr #24 @ │ │ │ │ + @ instruction: 0xf01c4322 │ │ │ │ + @ instruction: 0xf04f0f80 │ │ │ │ + tstls r4, r1, lsl #8 │ │ │ │ + andls r9, r5, #402653184 @ 0x18000000 │ │ │ │ + @ instruction: 0xf47f9407 │ │ │ │ + strls sl, [r0], #-3723 @ 0xfffff175 │ │ │ │ + ldc2 7, cr15, [sl], #-1016 @ 0xfffffc08 │ │ │ │ + b 0x1494570 │ │ │ │ + vrsra.u64 d20, d12, #52 │ │ │ │ + @ instruction: 0xf0033203 │ │ │ │ + @ instruction: 0xf00c0310 │ │ │ │ + tstmi r3, #62914560 @ 0x3c00000 │ │ │ │ subseq lr, ip, #323584 @ 0x4f000 │ │ │ │ - movweq pc, #61452 @ 0xf00c @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ - strcc pc, [r3, #-972] @ 0xfffffc34 │ │ │ │ - b 0x146b8f8 │ │ │ │ - @ instruction: 0xf003439c │ │ │ │ - vrsra.u8 d16, d0, #4 │ │ │ │ - @ instruction: 0x432b4101 │ │ │ │ - svceq 0x0080f01c │ │ │ │ - stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ - movwls r1, #25092 @ 0x6204 │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr0, cr15, {3} │ │ │ │ - b 0x1494c38 │ │ │ │ - b 0x145b9e4 │ │ │ │ - vsri.64 q9, q6, #52 │ │ │ │ - vmlal.u , d12, d0[0] │ │ │ │ - @ instruction: 0xf0035180 │ │ │ │ - @ instruction: 0xf004031e │ │ │ │ - movwmi r0, #50206 @ 0xc41e │ │ │ │ - strls r4, [r0], #-787 @ 0xfffffced │ │ │ │ - sbcne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ - vraddhn.i16 d18, q6, q1 │ │ │ │ - strls r4, [r1], #-257 @ 0xfffffeff │ │ │ │ - mcr2 7, 6, pc, cr12, cr14, {7} @ │ │ │ │ - b 0x1494564 │ │ │ │ - b 0x145b214 │ │ │ │ - @ instruction: 0xf00120dc │ │ │ │ - vsra.u8 d16, d14, #4 │ │ │ │ - @ instruction: 0xf0001240 │ │ │ │ - movwls r0, #28702 @ 0x701e │ │ │ │ - orrpl pc, r0, #204, 6 @ 0x30000003 │ │ │ │ - movwmi r4, #13066 @ 0x330a │ │ │ │ smlabtmi r1, ip, r3, pc @ │ │ │ │ - svceq 0x0080f01c │ │ │ │ - andne lr, r4, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf47f9306 │ │ │ │ - strcs sl, [r2], #-3647 @ 0xfffff1c1 │ │ │ │ - strls r4, [r0], #-1648 @ 0xfffff990 │ │ │ │ - blx 0xfff58d12 │ │ │ │ - stcvs 6, cr14, [r3, #-12] │ │ │ │ - @ instruction: 0xf4126b9a │ │ │ │ - eorle r6, r8, r0, ror pc │ │ │ │ - @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x9baec │ │ │ │ - movwcs fp, #7960 @ 0x1f18 │ │ │ │ - @ instruction: 0xf43f2b00 │ │ │ │ - @ instruction: 0xf8deae2b │ │ │ │ - blcs 0xa6fdc │ │ │ │ - mcrge 4, 1, pc, cr6, cr15, {3} @ │ │ │ │ - ldrdcc pc, [ip], lr @ │ │ │ │ + @ instruction: 0xf01c432a │ │ │ │ + smlabbls r4, r0, pc, r0 @ │ │ │ │ + strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0xf47f9205 │ │ │ │ + strb sl, [r2, pc, ror #28]! │ │ │ │ + movteq lr, #51791 @ 0xca4f │ │ │ │ + ldrbcs lr, [ip], #2639 @ 0xa4f │ │ │ │ + subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ + orrpl pc, r0, ip, asr #7 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + ldreq pc, [lr], #-4 │ │ │ │ + tstmi r3, #12, 6 @ 0x30000000 │ │ │ │ + vraddhn.i16 d25, q6, q0 │ │ │ │ + strcs r1, [r2], #-704 @ 0xfffffd40 │ │ │ │ + smlabtmi r1, ip, r3, pc @ │ │ │ │ + @ instruction: 0xf7fe9401 │ │ │ │ + @ instruction: 0xe612febd │ │ │ │ + b 0x147f8e4 │ │ │ │ + vrsra.u64 q9, q6, #52 │ │ │ │ + b 0x146f6d0 │ │ │ │ + @ instruction: 0xf003004c │ │ │ │ + @ instruction: 0xf000031e │ │ │ │ + tstmi r3, #30 │ │ │ │ + subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ + smlabtmi r1, ip, r3, pc @ │ │ │ │ + @ instruction: 0xf01c4302 │ │ │ │ + smlabbls r4, r0, pc, r0 @ │ │ │ │ + andls r9, r5, #402653184 @ 0x18000000 │ │ │ │ + mrcge 4, 1, APSR_nzcv, cr14, cr15, {3} │ │ │ │ + ldrbtmi r2, [r0], -r2, lsl #8 │ │ │ │ + @ instruction: 0xf7fe9400 │ │ │ │ + ldrb pc, [r4, #3051]! @ 0xbeb @ │ │ │ │ + blvs 0xfe736110 │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + mrrcvs 0, 2, sp, fp, cr8 │ │ │ │ + cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ + svclt 0x00183b00 │ │ │ │ + blcs 0xa391c │ │ │ │ + mcrge 4, 1, pc, cr10, cr15, {1} @ │ │ │ │ + ldrdcc pc, [r8], lr @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - ldrbtmi sl, [r0], -r1, lsr #28 │ │ │ │ - ldc2l 7, cr15, [r8], #1020 @ 0x3fc │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf088adb0 │ │ │ │ - strtmi pc, [r9], -r9, lsl #22 │ │ │ │ - @ instruction: 0xf7fa4605 │ │ │ │ - @ instruction: 0x4629feb5 │ │ │ │ - andscs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xff76f08c │ │ │ │ - strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - mcr2 7, 6, pc, cr4, cr10, {7} @ │ │ │ │ - @ instruction: 0xf893e59f │ │ │ │ - @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11b9bc │ │ │ │ - movwcs fp, #3988 @ 0xf94 │ │ │ │ - ldrb r2, [r3, r1, lsl #6] │ │ │ │ + @ instruction: 0xf8deae25 │ │ │ │ + blcs 0xa6fdc │ │ │ │ + mcrge 4, 1, pc, cr0, cr15, {3} @ │ │ │ │ + @ instruction: 0xf7ff4670 │ │ │ │ + stmdacs r0, {r0, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [r1, #252]! @ 0xfc │ │ │ │ + blx 0x256f62 │ │ │ │ + strmi r4, [r5], -r9, lsr #12 │ │ │ │ + mcr2 7, 5, pc, cr6, cr10, {7} @ │ │ │ │ + strtmi r4, [r8], -r9, lsr #12 │ │ │ │ + @ instruction: 0xf08c2210 │ │ │ │ + qsub16mi pc, r1, r3 @ │ │ │ │ + @ instruction: 0xf7fa4628 │ │ │ │ + ldr pc, [r0, #3765] @ 0xeb5 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - vqrshl.s8 q7, , q6 │ │ │ │ - svclt 0x0000fe99 │ │ │ │ + @ instruction: 0xf893e7d3 │ │ │ │ + @ instruction: 0xf0033047 │ │ │ │ + blcs 0x11b9b4 │ │ │ │ + movwcs fp, #3988 @ 0xf94 │ │ │ │ + strb r2, [r2, #-769] @ 0xfffffcff │ │ │ │ + cdp2 2, 10, cr15, cr6, cr12, {0} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebf1fa8 │ │ │ │ + bl 0xfebf1f8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r4, #-960] @ 0xfffffc40 │ │ │ │ addlt r4, r2, r4, lsl #13 │ │ │ │ @ instruction: 0xf4106ba0 │ │ │ │ andsle r6, r5, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c60 │ │ │ │ andsle r6, r1, r0, ror r0 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ ldrsbteq pc, [r8], #-140 @ 0xffffff74 @ │ │ │ │ - bl 0x12b038 │ │ │ │ + bl 0x12b01c │ │ │ │ stmdacs r5, {r0, r6, r7, r9} │ │ │ │ ldm pc, {r0, r1, r3, r4, fp, ip, lr, pc}^ @ │ │ │ │ tstpne r8, #0 @ p-variant is OBSOLETE │ │ │ │ movweq r1, #14862 @ 0x3a0e │ │ │ │ svclt 0x00cc2a0b │ │ │ │ andcs r2, r1, r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bcs 0x28a238 │ │ │ │ + bcs 0x28a21c │ │ │ │ andcs fp, r0, ip, asr #31 │ │ │ │ ldrb r2, [r3, r1]! │ │ │ │ svclt 0x00cc2a03 │ │ │ │ andcs r2, r1, r0 │ │ │ │ andcs lr, r0, lr, ror #15 │ │ │ │ andcs lr, r0, ip, ror #15 │ │ │ │ - bicvc pc, r0, r5, asr #4 │ │ │ │ + asrsvc pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rsbcs pc, r7, #64, 4 │ │ │ │ - blx 0xff4d74a6 │ │ │ │ - eorseq sl, r3, r4, ror #14 │ │ │ │ + blx 0xff45748a │ │ │ │ + eorseq sl, r3, r4, asr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf2030 │ │ │ │ + bl 0xfebf2014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-960] @ 0xfffffc40 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ andsle r6, r5, r0, ror r3 │ │ │ │ @ instruction: 0xf4116c51 │ │ │ │ andsle r6, r1, r0, ror pc │ │ │ │ @ instruction: 0xf0106c10 │ │ │ │ tstle r2, lr │ │ │ │ ldrbeq r6, [fp], fp, ror #16 │ │ │ │ strtmi sp, [r0], -r4, lsl #8 │ │ │ │ - blx 0x1dd8df8 │ │ │ │ + blx 0x17d8ddc │ │ │ │ andcs fp, r1, r0, asr #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ stmdbcs r2, {r0, r3, r5, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xf8d4d02d │ │ │ │ strbeq r1, [r8, #200] @ 0xc8 │ │ │ │ @@ -142048,57 +142041,57 @@ │ │ │ │ stmdavs r9!, {r1, r8, ip, lr, pc}^ │ │ │ │ strbtle r0, [r9], #1737 @ 0x6c9 │ │ │ │ teqle ip, r0, lsl #22 │ │ │ │ ldrdne pc, [r8], #132 @ 0x84 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ tstcs r0, r9, lsl r3 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldmib r5, {r0, r1, r3, r4, r6, r7, ip, lr, pc}^ │ │ │ │ strtmi r3, [r0], -r2, lsl #4 │ │ │ │ @ instruction: 0xf7ff6869 │ │ │ │ bicslt pc, r0, r5, ror pc @ │ │ │ │ - blvs 0xfe736348 │ │ │ │ + blvs 0xfe73632c │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 12, sp, fp, cr15 │ │ │ │ svcvs 0x0070f413 │ │ │ │ strtmi sp, [r0], -fp, asr #1 │ │ │ │ - blx 0x1cd8e68 │ │ │ │ + blx 0x16d8e4c │ │ │ │ ldcvs 7, cr14, [r1], {199} @ 0xc7 │ │ │ │ rscseq pc, r0, r1, lsl r0 @ │ │ │ │ ldrdcs sp, [r0, -r4] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4620bd70 │ │ │ │ - @ instruction: 0xf8f8f7fb │ │ │ │ + @ instruction: 0xf8eaf7fb │ │ │ │ stmdavs lr!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - blx 0xfd7114 │ │ │ │ + blx 0xf570f8 │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf9c0f7c1 │ │ │ │ + @ instruction: 0xf9d0f7c1 │ │ │ │ ldmib r5, {r0, r3, r5, r6, fp, sp, lr}^ │ │ │ │ ldrtmi r3, [r0], -r2, lsl #4 │ │ │ │ - stc2 7, cr15, [r4], {212} @ 0xd4 │ │ │ │ + blx 0xffdd8e42 │ │ │ │ mrrcvs 7, 13, lr, r3, cr4 │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xe7a0d0be │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf2120 │ │ │ │ + bl 0xfebf2104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-960] @ 0xfffffc40 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ andsle r6, r5, r0, ror r3 │ │ │ │ @ instruction: 0xf4116c51 │ │ │ │ andsle r6, r1, r0, ror pc │ │ │ │ @ instruction: 0xf0106c10 │ │ │ │ tstle r2, lr │ │ │ │ ldrbeq r6, [fp], fp, lsr #17 │ │ │ │ strtmi sp, [r0], -r4, lsl #8 │ │ │ │ - @ instruction: 0xf9fcf7e6 │ │ │ │ + @ instruction: 0xf9e4f7e6 │ │ │ │ andcs fp, r1, r0, asr #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ stmdbcs r2, {r0, r3, r5, r6, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xf8d4d02d │ │ │ │ strbeq r1, [r8, #200] @ 0xc8 │ │ │ │ @@ -142108,42 +142101,42 @@ │ │ │ │ stmiavs r9!, {r1, r8, ip, lr, pc} │ │ │ │ strbtle r0, [r9], #1737 @ 0x6c9 │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ ldrdne pc, [r8], #132 @ 0x84 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ tstcs r0, r9, lsl r3 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ ldmib r5, {r0, r1, r3, r4, r6, r7, ip, lr, pc}^ │ │ │ │ strtmi r3, [r0], -r3, lsl #4 │ │ │ │ @ instruction: 0xf7ff68a9 │ │ │ │ ldrshlt pc, [r0, #237] @ 0xed @ │ │ │ │ - blvs 0xfe736438 │ │ │ │ + blvs 0xfe73641c │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 12, sp, fp, cr15 │ │ │ │ svcvs 0x0070f413 │ │ │ │ strtmi sp, [r0], -fp, asr #1 │ │ │ │ - @ instruction: 0xf9f8f7e6 │ │ │ │ + @ instruction: 0xf9e0f7e6 │ │ │ │ ldcvs 7, cr14, [r1], {199} @ 0xc7 │ │ │ │ rscseq pc, r0, r1, lsl r0 @ │ │ │ │ ldrdcs sp, [r0, -r4] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4620bd70 │ │ │ │ - @ instruction: 0xf880f7fb │ │ │ │ + @ instruction: 0xf872f7fb │ │ │ │ @ instruction: 0xf088e7db │ │ │ │ - stmdavs fp!, {r0, r2, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r1, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r6], -sl, ror #17 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ldmdbeq fp, {r0, r3, r5, r7, fp, sp, lr}^ │ │ │ │ biceq lr, r3, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf7d4692a │ │ │ │ - stmdavs r9!, {r0, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46204632 │ │ │ │ - @ instruction: 0xf9f0f7c1 │ │ │ │ + blx 0xd8eec │ │ │ │ mrrcvs 7, 13, lr, r3, cr0 │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xe79cd0ba │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @@ -142202,52 +142195,52 @@ │ │ │ │ andmi r0, fp, r0, lsr #7 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ ldrbhi pc, [lr], #-0 @ │ │ │ │ andhi pc, fp, #0, 4 │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ vqsub.s8 q4, q0, q4 │ │ │ │ - blcs 0xbc05c │ │ │ │ + blcs 0xbc040 │ │ │ │ ldrbthi pc, [r0], #-0 @ │ │ │ │ vsubw.s8 q9, q0, d31 │ │ │ │ andmi r0, fp, r0, asr #6 │ │ │ │ bicle r2, r0, r0, lsl #22 │ │ │ │ - blvs 0xfe736530 │ │ │ │ + blvs 0xfe736514 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strbhi pc, [sp, r0]! @ │ │ │ │ @ instruction: 0xf4046c5c │ │ │ │ stccc 4, cr0, [r0], {112} @ 0x70 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strcc pc, [r3, -r5, asr #7] │ │ │ │ streq pc, [r1], #-132 @ 0xffffff7c │ │ │ │ svclt 0x00082f0f │ │ │ │ streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ @ instruction: 0xd1aa2c00 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mrshi pc, (UNDEF: 14) @ │ │ │ │ ldmcc r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ bicne pc, r0, #335544323 @ 0x14000003 │ │ │ │ ldmdaeq lr, {r3, ip, sp, lr, pc} │ │ │ │ - b 0x129bd08 │ │ │ │ + b 0x129bcec │ │ │ │ @ instruction: 0xf1410803 │ │ │ │ @ instruction: 0xf0888187 │ │ │ │ - @ instruction: 0x4603f8fd │ │ │ │ + @ instruction: 0x4603f8fb │ │ │ │ ldrmi r4, [ip], -r0, lsr #12 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs sp, {r0, r6, r9, sl, lr} │ │ │ │ - blx 0x8590d8 │ │ │ │ + blx 0x4590bc │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08e4629 │ │ │ │ - strtmi pc, [r2], -r7, ror #19 │ │ │ │ + strtmi pc, [r2], -r5, ror #19 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xf924f7c1 │ │ │ │ + @ instruction: 0xf934f7c1 │ │ │ │ vmla.i q15, , d2[6] │ │ │ │ - bleq 0x46d1b0 │ │ │ │ + bleq 0x46d194 │ │ │ │ @ instruction: 0xf1000208 │ │ │ │ bicscs r8, r0, #1610612747 @ 0x6000000b │ │ │ │ msreq SPSR_, #192, 4 │ │ │ │ andscs r4, r0, #11 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ ldcvs 15, cr10, [r3, #-456]! @ 0xfffffe38 │ │ │ │ @@ -142255,347 +142248,347 @@ │ │ │ │ strdle r0, [r9, -r0] │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 15, 6, sl, fp, cr8 │ │ │ │ svcvs 0x0070f413 │ │ │ │ svcge 0x0063f43f │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ sbchi pc, r6, r0 │ │ │ │ vmla.i q8, , d3[6] │ │ │ │ @ instruction: 0xf0031440 │ │ │ │ @ instruction: 0xf007031e │ │ │ │ tstmi ip, #3932160 @ 0x3c0000 │ │ │ │ @ instruction: 0xf10402e9 │ │ │ │ @ instruction: 0xf1400901 │ │ │ │ @ instruction: 0xf0888340 │ │ │ │ - @ instruction: 0x4621f8b3 │ │ │ │ + @ instruction: 0x4621f8b1 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ - @ instruction: 0x4622fc5f │ │ │ │ + @ instruction: 0x4622fc51 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xf8e6f7c1 │ │ │ │ - @ instruction: 0xf8a8f088 │ │ │ │ + @ instruction: 0xf8f6f7c1 │ │ │ │ + @ instruction: 0xf8a6f088 │ │ │ │ strmi r4, [r4], -r9, asr #12 │ │ │ │ - mrrc2 7, 15, pc, r4, cr10 @ │ │ │ │ + mcrr2 7, 15, pc, r6, cr10 @ │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7c14630 │ │ │ │ - ldrd pc, [r1], fp @ │ │ │ │ + adc pc, r1, fp, ror #17 │ │ │ │ ldrne pc, [r0, -r1] │ │ │ │ svcne 0x0080f5b7 │ │ │ │ sbcshi pc, r6, #0 │ │ │ │ addhi pc, r9, #0, 4 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ movwcs r8, #61842 @ 0xf192 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ - blcs 0xab27c │ │ │ │ - strhi pc, [pc], #0 @ 0x9b254 │ │ │ │ + blcs 0xab260 │ │ │ │ + strhi pc, [pc], #0 @ 0x9b238 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ svcge 0x0023f47f │ │ │ │ vmul.i q8, , d0[3] │ │ │ │ @ instruction: 0xf0044303 │ │ │ │ @ instruction: 0x064a0410 │ │ │ │ streq lr, [r3], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0xf53f9408 │ │ │ │ @ instruction: 0xf8d0af18 │ │ │ │ ldrbeq r3, [fp, #200] @ 0xc8 │ │ │ │ svcge 0x0013f57f │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ svceq 0x000ef013 │ │ │ │ strbteq sp, [r7], r2, lsl #2 │ │ │ │ svcge 0x000bf53f │ │ │ │ - movtne pc, #965 @ 0x3c5 @ │ │ │ │ strbpl pc, [r0, -r5, asr #7] @ │ │ │ │ + movtne pc, #965 @ 0x3c5 @ │ │ │ │ @ instruction: 0xf1410268 │ │ │ │ - blcs 0xbb4a8 │ │ │ │ + blcs 0xbb48c │ │ │ │ svcge 0x0001f47f │ │ │ │ @ instruction: 0xf0012f00 │ │ │ │ @ instruction: 0xf0148204 │ │ │ │ @ instruction: 0xf47f0701 │ │ │ │ @ instruction: 0xf04faefa │ │ │ │ @ instruction: 0x46300910 │ │ │ │ - blx 0x11d92b4 │ │ │ │ + blx 0xe59298 │ │ │ │ subsle r2, fp, r0, lsl #16 │ │ │ │ - @ instruction: 0xf856f088 │ │ │ │ + @ instruction: 0xf854f088 │ │ │ │ vrsubhn.i16 d20, , q0 │ │ │ │ strbmi r3, [r1], -r3, lsl #4 │ │ │ │ @ instruction: 0xf7c04630 │ │ │ │ - @ instruction: 0x4620ffd9 │ │ │ │ - @ instruction: 0xf95ef7d4 │ │ │ │ + strtmi pc, [r0], -r9, ror #31 │ │ │ │ + @ instruction: 0xf94ef7d4 │ │ │ │ strmi r4, [r1], -fp, asr #12 │ │ │ │ ldrtmi r4, [r8], -sl, asr #12 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8b2f09d │ │ │ │ + @ instruction: 0xf8b0f09d │ │ │ │ svclt 0x0000e046 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andpl pc, r0, #192, 12 @ 0xc000000 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - beq 0xff486e50 │ │ │ │ + beq 0xff486e34 │ │ │ │ orrpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ ldreq pc, [lr, -r7] │ │ │ │ stmdami r3, {r0, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ addeq r4, fp, #2080374784 @ 0x7c000000 │ │ │ │ mvnhi pc, r0, lsl #2 │ │ │ │ strls r6, [r8, -r3, lsl #26] │ │ │ │ @ instruction: 0xf0126c1a │ │ │ │ strdle r0, [r9, -r0] │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 14, 12, sl, fp, cr0 │ │ │ │ svcvs 0x0070f413 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr11, cr15, {1} │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - mvnslt pc, r7, lsl #20 │ │ │ │ + ldrshlt pc, [r8, #153]! @ 0x99 @ │ │ │ │ eoreq r0, r8, #170 @ 0xaa │ │ │ │ rsbsvc pc, pc, #33554432 @ 0x2000000 │ │ │ │ svclt 0x00584641 │ │ │ │ @ instruction: 0x46304252 │ │ │ │ - @ instruction: 0xffb0f7c0 │ │ │ │ + @ instruction: 0xffc0f7c0 │ │ │ │ @ instruction: 0xf0884680 │ │ │ │ - rsceq pc, r9, #983040 @ 0xf0000 │ │ │ │ + rsceq pc, r9, #851968 @ 0xd0000 │ │ │ │ @ instruction: 0xf1404604 │ │ │ │ @ instruction: 0xf8d682f4 │ │ │ │ ldrtmi r3, [r0], -r8, lsl #1 │ │ │ │ strbmi r2, [r2], -r2, ror #3 │ │ │ │ @ instruction: 0xf0039100 │ │ │ │ strtmi r0, [r1], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf814f7c4 │ │ │ │ + @ instruction: 0xf824f7c4 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ - blx 0xff1d935e │ │ │ │ + blx 0xfee59342 │ │ │ │ ldr r2, [r5], r1 │ │ │ │ vmull.u8 q8, d17, d15 │ │ │ │ @ instruction: 0xf0073303 │ │ │ │ vorr.i32 d16, #-1879048192 @ 0x90000000 │ │ │ │ tstmi pc, #196608 @ 0x30000 │ │ │ │ @ instruction: 0xf100028b │ │ │ │ stcvs 1, cr8, [r3, #-480] @ 0xfffffe20 │ │ │ │ ldcvs 7, cr9, [sl], {8} │ │ │ │ svceq 0x00f0f012 │ │ │ │ sbcshi pc, ip, r0 │ │ │ │ svceq 0x000ef012 │ │ │ │ ldrbteq sp, [r8], r2, lsl #2 │ │ │ │ mrcge 5, 3, APSR_nzcv, cr13, cr15, {1} │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - stmdacs r0, {r0, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ adceq sp, sl, r0, ror #1 │ │ │ │ vst1.8 {d0-d3}, [r2 :128], r9 │ │ │ │ @ instruction: 0x4641727f │ │ │ │ subsmi fp, r2, #88, 30 @ 0x160 │ │ │ │ @ instruction: 0xf7c04630 │ │ │ │ - @ instruction: 0x4680ff71 │ │ │ │ - @ instruction: 0xf804f088 │ │ │ │ + strmi pc, [r0], r1, lsl #31 │ │ │ │ + @ instruction: 0xf802f088 │ │ │ │ strmi r0, [r4], -fp, ror #5 │ │ │ │ sbchi pc, r4, #64, 2 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ ldrtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xf0032143 │ │ │ │ tstls r0, pc, lsl #6 │ │ │ │ @ instruction: 0xf7c44621 │ │ │ │ - vqdmulh.s d31, d23, d3 │ │ │ │ + vpadd.i8 d31, d23, d3 │ │ │ │ vrsra.s64 q8, q8, #64 │ │ │ │ @ instruction: 0x46392395 │ │ │ │ ldmdavs sp, {r0, sp} │ │ │ │ - @ instruction: 0xf8e4f7d4 │ │ │ │ + @ instruction: 0xf8d4f7d4 │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08e4629 │ │ │ │ - @ instruction: 0xe7b5fc37 │ │ │ │ + @ instruction: 0xe7b5fc35 │ │ │ │ vmull.u q8, d17, d0[3] │ │ │ │ @ instruction: 0xf0045380 │ │ │ │ addeq r0, r8, #503316480 @ 0x1e000000 │ │ │ │ streq lr, [r3], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0xf53f9408 │ │ │ │ ldcvs 14, cr10, [r3, #-264]! @ 0xfffffef8 │ │ │ │ @ instruction: 0xf0126c1a │ │ │ │ strdle r0, [r9, -r0] │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 14, 3, sl, fp, cr8 │ │ │ │ svcvs 0x0070f413 │ │ │ │ mrcge 4, 1, APSR_nzcv, cr3, cr15, {1} │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ mlseq sl, r6, r0, sp │ │ │ │ vst1.8 {d0-d3}, [r2 :128], r9 │ │ │ │ vrshr.u64 , , #59 │ │ │ │ svclt 0x00584103 │ │ │ │ @ instruction: 0x46304252 │ │ │ │ - @ instruction: 0xff26f7c0 │ │ │ │ + @ instruction: 0xff36f7c0 │ │ │ │ @ instruction: 0xf0874680 │ │ │ │ - rsceq pc, sl, #532 @ 0x214 │ │ │ │ + rsceq pc, sl, #524 @ 0x20c │ │ │ │ @ instruction: 0xf1404607 │ │ │ │ @ instruction: 0xf8d683c4 │ │ │ │ ldrtmi r3, [r0], -r8, lsl #1 │ │ │ │ mvncs r4, r2, asr #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ ldrtmi r9, [r9], -r0, lsl #2 │ │ │ │ - @ instruction: 0xff8af7c3 │ │ │ │ + @ instruction: 0xff9af7c3 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xf59472 │ │ │ │ + blx 0xbd9456 │ │ │ │ cmpcs r0, #116, 14 @ 0x1d00000 │ │ │ │ moveq pc, #192, 4 │ │ │ │ @ instruction: 0xf5b3400b │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ vhsub.s8 q4, q8, │ │ │ │ - blcs 0x10bb7dc │ │ │ │ + blcs 0x10bb7c0 │ │ │ │ adcshi pc, r3, r0 │ │ │ │ cmnphi sp, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0x232f82f9 │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ - blcs 0xab4e4 │ │ │ │ + blcs 0xab4c8 │ │ │ │ ldclge 4, cr15, [r3, #508]! @ 0x1fc │ │ │ │ ldcvs 13, cr6, [sl], {3} │ │ │ │ svceq 0x00f0f012 │ │ │ │ - blvs 0xfe74f8ec │ │ │ │ + blvs 0xfe74f8d0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ stclge 4, cr15, [r9, #252]! @ 0xfc │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldrtmi sl, [r0], -r4, ror #27 │ │ │ │ - @ instruction: 0xf930f7ff │ │ │ │ + @ instruction: 0xf922f7ff │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - bleq 0xffbc7204 │ │ │ │ + bleq 0xffbc71e8 │ │ │ │ bicne pc, r0, #335544323 @ 0x14000003 │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ strcc pc, [r3, -r5, asr #7] │ │ │ │ rsceq r4, fp, #28, 6 @ 0x70000000 │ │ │ │ strhi pc, [r4, r0, asr #2] │ │ │ │ - @ instruction: 0xff36f087 │ │ │ │ + @ instruction: 0xff34f087 │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - blx 0xff9594f0 │ │ │ │ + blx 0xff5d94d4 │ │ │ │ @ instruction: 0xf0012f0f │ │ │ │ strtmi r8, [r2], -lr, asr #2 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xff66f7c0 │ │ │ │ + @ instruction: 0xff76f7c0 │ │ │ │ @ instruction: 0xf5b3e72c │ │ │ │ rsble r0, r5, r0, lsr #30 │ │ │ │ mvnhi pc, r0, lsl #4 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ eorshi pc, r2, #0 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ ldcge 4, cr15, [r5, #508]! @ 0x1fc │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - mrc2 7, 1, pc, cr6, cr10, {7} │ │ │ │ + mcr2 7, 1, pc, cr8, cr10, {7} @ │ │ │ │ @ instruction: 0xf57f02eb │ │ │ │ movwcs sl, #7598 @ 0x1dae │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - str pc, [r7, #3921]! @ 0xf51 │ │ │ │ + str pc, [r7, #3907]! @ 0xf43 │ │ │ │ @ instruction: 0xf4116b99 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 13, 10, sl, fp, cr2 │ │ │ │ svcvs 0x0070f413 │ │ │ │ ldcge 4, cr15, [sp, #252] @ 0xfc │ │ │ │ stmdage r4, {r3, r4, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - cmppcs r0, pc, lsr lr @ p-variant is OBSOLETE │ │ │ │ + cmppcs r0, r1, lsr lr @ p-variant is OBSOLETE │ │ │ │ asreq pc, r0, #5 @ │ │ │ │ vmla.i d18, d0, d0[0] │ │ │ │ eormi r0, r9, r0, lsr #32 │ │ │ │ addmi r9, r1, #4, 24 @ 0x400 │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ ldrthi pc, [sp], #0 @ │ │ │ │ adcshi pc, lr, #0, 4 │ │ │ │ @ instruction: 0xf0002940 │ │ │ │ @ instruction: 0xf5b184ac │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ stmdbcs r0, {r2, r3, r4, r7, sl, pc} │ │ │ │ - ldclge 4, cr15, [pc, #-508]! @ 0x9b3a8 │ │ │ │ + ldclge 4, cr15, [pc, #-508]! @ 0x9b38c │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ - mvnpl pc, r6, asr #4 │ │ │ │ + @ instruction: 0x51b1f246 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf8e8f7fe │ │ │ │ + @ instruction: 0xf8daf7fe │ │ │ │ stmdage r4, {r2, r4, r5, r6, r8, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - strcs pc, [r1], #-3573 @ 0xfffff20b │ │ │ │ + strcs pc, [r1], #-3559 @ 0xfffff219 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - bls 0x21c174 │ │ │ │ + bls 0x21c158 │ │ │ │ vrecps.f32 , q3, q2 │ │ │ │ - @ instruction: 0xf646710d │ │ │ │ - ldrtmi r2, [r0], -sp, lsl #2 │ │ │ │ + @ instruction: 0xf64661d5 │ │ │ │ + @ instruction: 0x463011d5 │ │ │ │ vmov.f32 , #2.5 @ 0x40200000 │ │ │ │ vaddw.s8 q8, q0, d9 │ │ │ │ @ instruction: 0xf7fe0109 │ │ │ │ - ldrb pc, [fp, #-2477] @ 0xfffff653 @ │ │ │ │ + ldrb pc, [fp, #-2463] @ 0xfffff661 @ │ │ │ │ strne pc, [r0], #1041 @ 0x411 │ │ │ │ @ instruction: 0x83a7f040 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - ldc2l 7, cr15, [r8, #1000] @ 0x3e8 │ │ │ │ + stc2l 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ strtmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrc2 7, 7, pc, cr6, cr14, {7} │ │ │ │ + mcr2 7, 7, pc, cr8, cr14, {7} @ │ │ │ │ stmdage r4, {r2, r3, r6, r8, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - rsceq pc, sp, #13120 @ 0x3340 │ │ │ │ + rsceq pc, sp, #12224 @ 0x2fc0 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ streq pc, [r1], #-79 @ 0xffffffb1 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #20 │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf646bf55 │ │ │ │ - @ instruction: 0xf646013d │ │ │ │ - vsra.s64 d18, d17, #64 │ │ │ │ + @ instruction: 0xf6460105 │ │ │ │ + vbic.i32 q9, #9 @ 0x00000009 │ │ │ │ vaddw.s8 q8, q0, d9 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - ldr pc, [r3, #-2615]! @ 0xfffff5c9 │ │ │ │ + ldr pc, [r3, #-2601]! @ 0xfffff5d7 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ mvnshi pc, r0 │ │ │ │ subeq pc, r0, #79 @ 0x4f │ │ │ │ msrhi (UNDEF: 98), r0 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ @ instruction: 0xf5b381e7 │ │ │ │ @ instruction: 0xf47f0f20 │ │ │ │ sbceq sl, sl, #32, 26 @ 0x800 │ │ │ │ bichi pc, r5, #0, 2 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - ldc2 7, cr15, [lr, #1000] @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [r0, #1000] @ 0x3e8 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0x4630461a │ │ │ │ - stc2l 7, cr15, [sl], #1016 @ 0x3f8 │ │ │ │ + ldc2l 7, cr15, [ip], {254} @ 0xfe │ │ │ │ movwcs lr, #5394 @ 0x1512 │ │ │ │ strls r9, [sl], #-1800 @ 0xfffff8f8 │ │ │ │ movwls r0, #37390 @ 0x920e │ │ │ │ stcge 5, cr15, [fp, #-252] @ 0xffffff04 │ │ │ │ movwls sl, #18692 @ 0x4904 │ │ │ │ movwpl pc, #965 @ 0x3c5 @ │ │ │ │ stmib sp, {r0, r2, r3, r5, r6, r7, r9, ip, sp, pc}^ │ │ │ │ strls r3, [r7, #-2053] @ 0xfffff7fb │ │ │ │ - @ instruction: 0xff5cf7fe │ │ │ │ + @ instruction: 0xff4ef7fe │ │ │ │ rsclt lr, fp, #0, 10 │ │ │ │ stceq 3, cr9, [fp], #28 │ │ │ │ @ instruction: 0xf003a904 │ │ │ │ andcs r0, r1, #16, 6 @ 0x40000000 │ │ │ │ strls r4, [r9], #-827 @ 0xfffffcc5 │ │ │ │ vsubw.u8 , , d8 │ │ │ │ @ instruction: 0xf8cd5340 │ │ │ │ vmov.i32 d24, #216 @ 0x000000d8 │ │ │ │ andls r5, sl, #0, 10 │ │ │ │ strcc lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff46f7fe │ │ │ │ + @ instruction: 0xff38f7fe │ │ │ │ movwcs lr, #5354 @ 0x14ea │ │ │ │ strls r9, [sl], #-1800 @ 0xfffff8f8 │ │ │ │ movwls r0, #37386 @ 0x920a │ │ │ │ stclge 5, cr15, [r3], #252 @ 0xfc │ │ │ │ ldcvs 13, cr6, [sl], {3} │ │ │ │ svceq 0x00f0f012 │ │ │ │ - blvs 0xfe74fb0c │ │ │ │ + blvs 0xfe74faf0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldclge 4, cr15, [r9], {63} @ 0x3f │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ stmdbge r4, {r2, r4, r6, r7, sl, fp, sp, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ @ instruction: 0xf8cdb2eb │ │ │ │ vmov.i32 d24, #216 @ 0x000000d8 │ │ │ │ movwls r5, #29952 @ 0x7500 │ │ │ │ strcs lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xfe859708 │ │ │ │ + blx 0xfe4d96ec │ │ │ │ ldcvs 4, cr14, [r2, #-792]! @ 0xfffffce8 │ │ │ │ vmvn.i32 q8, #159 @ 0x0000009f │ │ │ │ @ instruction: 0xf0075380 │ │ │ │ teqmi fp, #7864320 @ 0x780000 │ │ │ │ ldcvs 3, cr9, [r3], {8} │ │ │ │ strls r2, [r9], #-257 @ 0xfffffeff │ │ │ │ svceq 0x00f0f013 │ │ │ │ @@ -142607,274 +142600,274 @@ │ │ │ │ stcge 4, cr15, [sp], #252 @ 0xfc │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ subpl pc, r0, #335544323 @ 0x14000003 │ │ │ │ @ instruction: 0xf1b7e7d6 │ │ │ │ @ instruction: 0xf47f1f10 │ │ │ │ movwcs sl, #64676 @ 0xfca4 │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ - blcs 0xab790 │ │ │ │ + blcs 0xab774 │ │ │ │ eorhi pc, r4, #0 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ ldcge 4, cr15, [r9], {127} @ 0x7f │ │ │ │ vqdmulh.s q8, , d2[2] │ │ │ │ @ instruction: 0xf0021341 │ │ │ │ stmdbge r4, {r2, r9} │ │ │ │ stmiaeq fp!, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf0039208 │ │ │ │ vorr.i32 d16, #53248 @ 0x0000d000 │ │ │ │ strls r4, [r7], #-515 @ 0xfffffdfd │ │ │ │ vorr.i32 d20, #54016 @ 0x0000d300 │ │ │ │ movwls r5, #25792 @ 0x64c0 │ │ │ │ strcc pc, [r3, #-965] @ 0xfffffc3b │ │ │ │ strls r9, [r5, #-1028] @ 0xfffffbfc │ │ │ │ - blx 0xfefd979e │ │ │ │ + blx 0xfefd9782 │ │ │ │ @ instruction: 0xf5b3e480 │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ subcs r8, r0, #1073741861 @ 0x40000025 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmdage r4, {r1, r2, r4, r5, r6, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - strcs pc, [r0], #-3319 @ 0xfffff309 │ │ │ │ + strcs pc, [r0], #-3305 @ 0xfffff317 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - bls 0x21c37c │ │ │ │ + bls 0x21c360 │ │ │ │ vrecps.f32 , q3, q2 │ │ │ │ - @ instruction: 0xf6454131 │ │ │ │ - ldrtmi r5, [r0], -r9, lsl #2 │ │ │ │ + @ instruction: 0xf64531f9 │ │ │ │ + @ instruction: 0x463041d1 │ │ │ │ vmov.f32 , #2.5 @ 0x40200000 │ │ │ │ vaddw.s8 q8, q0, d9 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - ldrb pc, [sp], #-2401 @ 0xfffff69f @ │ │ │ │ + ldrb pc, [sp], #-2387 @ 0xfffff6ad @ │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ - b 0xdc270 │ │ │ │ + b 0xdc254 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ vcgt.s8 d8, d16, d17 │ │ │ │ @ instruction: 0xf5b381a1 │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ vshl.s8 q4, q6, q0 │ │ │ │ - blcs 0xbc544 │ │ │ │ + blcs 0xbc528 │ │ │ │ ldrbhi pc, [r8], #-0 @ │ │ │ │ strcs sl, [r1], #-2052 @ 0xfffff7fc │ │ │ │ - stc2l 7, cr15, [ip], #1000 @ 0x3e8 │ │ │ │ + ldc2l 7, cr15, [lr], {250} @ 0xfa │ │ │ │ stmib sp, {r2, r8, fp, ip, pc}^ │ │ │ │ ldrtmi r1, [r0], -r0, lsl #8 │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ - cmppcc r5, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpcc sp, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffacf7fd │ │ │ │ + @ instruction: 0xff9ef7fd │ │ │ │ stcvs 4, cr14, [r3, #-224] @ 0xffffff20 │ │ │ │ @ instruction: 0xf0126c1a │ │ │ │ strdle r0, [r9, -r0] │ │ │ │ @ instruction: 0xf4116b99 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 12, 2, sl, fp, cr14 │ │ │ │ svcvs 0x0070f413 │ │ │ │ stcge 4, cr15, [r9], #-252 @ 0xffffff04 │ │ │ │ @ instruction: 0xf005086c │ │ │ │ @ instruction: 0xf004030f │ │ │ │ @ instruction: 0xf0120410 │ │ │ │ - b 0x119f498 │ │ │ │ + b 0x119f47c │ │ │ │ tstle r2, r3, lsl #8 │ │ │ │ @ instruction: 0xf53f06e3 │ │ │ │ @ instruction: 0x4630ac1c │ │ │ │ - @ instruction: 0xff68f7fe │ │ │ │ + @ instruction: 0xff5af7fe │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ rsbeq sl, r4, pc, ror sp │ │ │ │ @ instruction: 0xf10402ed │ │ │ │ @ instruction: 0xf53f0901 │ │ │ │ @ instruction: 0xf087acc0 │ │ │ │ - @ instruction: 0x463afd73 │ │ │ │ + @ instruction: 0x463afd71 │ │ │ │ strmi r4, [r1], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7c04630 │ │ │ │ - @ instruction: 0x4621fcf7 │ │ │ │ + strtmi pc, [r1], -r7, lsl #26 │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ - @ instruction: 0xf087f931 │ │ │ │ - strmi pc, [r4], -r7, ror #26 │ │ │ │ + @ instruction: 0xf087f923 │ │ │ │ + strmi pc, [r4], -r5, ror #26 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7c04642 │ │ │ │ - strbmi pc, [r9], -fp, ror #25 @ │ │ │ │ + @ instruction: 0x4649fcfb │ │ │ │ @ instruction: 0xf7fa4620 │ │ │ │ - ldrb pc, [pc, #-2341] @ 0x9af8f @ │ │ │ │ + ldrb pc, [pc, #-2327] @ 0x9af81 @ │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - blge 0xffd98ab8 │ │ │ │ + blge 0xffd98a9c │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - ldc2l 7, cr15, [r4], #-1000 @ 0xfffffc18 │ │ │ │ + stc2l 7, cr15, [r6], #-1000 @ 0xfffffc18 │ │ │ │ ldmib sp, {r1, r2, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf4151304 │ │ │ │ @ instruction: 0xf0401580 │ │ │ │ stmib sp, {r2, r3, r4, r5, r6, r9, pc}^ │ │ │ │ ldrtmi r1, [r0], -r0, lsl #10 │ │ │ │ - msrcc R9_fiq, r5 │ │ │ │ + mvnscs pc, r5, asr #12 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf830f7fe │ │ │ │ - bllt 0xff8598e4 │ │ │ │ + @ instruction: 0xf822f7fe │ │ │ │ + bllt 0xff8598c8 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ - blge 0xff698af0 │ │ │ │ + blge 0xff698ad4 │ │ │ │ usad8ne r0, r1, r4 │ │ │ │ orrhi pc, fp, r0, asr #32 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - mrrc2 7, 15, pc, r4, cr10 @ │ │ │ │ + mcrr2 7, 15, pc, r6, cr10 @ │ │ │ │ andcs r4, r1, #61865984 @ 0x3b00000 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ - bllt 0xff2d9910 │ │ │ │ + stc2l 7, cr15, [r4, #-1016]! @ 0xfffffc08 │ │ │ │ + bllt 0xff2d98f4 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ @ instruction: 0xf411abc2 │ │ │ │ @ instruction: 0xf0401780 │ │ │ │ stmdage r4, {r1, r2, r5, r6, r7, r8, pc} │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - @ instruction: 0x463bfc3f │ │ │ │ + @ instruction: 0x463bfc31 │ │ │ │ stmdbge r4, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xf7fffb8b │ │ │ │ + @ instruction: 0xf7fffb7d │ │ │ │ @ instruction: 0x4639bbb3 │ │ │ │ @ instruction: 0xf7fa25e2 │ │ │ │ - @ instruction: 0xf8d6f8c3 │ │ │ │ + @ instruction: 0xf8d6f8b5 │ │ │ │ strbmi r3, [r2], -r8, lsl #1 │ │ │ │ @ instruction: 0xf0034621 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ @ instruction: 0xf7c39500 │ │ │ │ - str pc, [fp, #-3945] @ 0xfffff097 │ │ │ │ + str pc, [fp, #-3961] @ 0xfffff087 │ │ │ │ mvnseq pc, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andcs r4, r1, r9, lsr r6 │ │ │ │ @ instruction: 0xf7d3681d │ │ │ │ - strmi pc, [r2], -fp, lsr #28 │ │ │ │ + @ instruction: 0x4602fe1b │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ @ instruction: 0xf08e2543 │ │ │ │ - @ instruction: 0xf8d6f8dd │ │ │ │ + @ instruction: 0xf8d6f8db │ │ │ │ strbmi r3, [r2], -r8, lsl #1 │ │ │ │ @ instruction: 0xf0034621 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ @ instruction: 0xf7c49500 │ │ │ │ - ldrbt pc, [r1], #2277 @ 0x8e5 @ │ │ │ │ + ldrbt pc, [r1], #2293 @ 0x8f5 @ │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - stc2 7, cr15, [sl], {250} @ 0xfa │ │ │ │ + blx 0xfffd9966 │ │ │ │ strne pc, [r0, #1045] @ 0x415 │ │ │ │ bichi pc, r9, r0, asr #32 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #20 │ │ │ │ - tstpmi r9, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvncc pc, r5, asr #12 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffc6f7fd │ │ │ │ - bllt 0x1dd99b8 │ │ │ │ + @ instruction: 0xffb8f7fd │ │ │ │ + bllt 0x1dd999c │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xffdd99ae │ │ │ │ + blx 0xffa59992 │ │ │ │ strne pc, [r0, #1045] @ 0x415 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ stmib sp, {r0, r1, r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r8, sl, ip}^ │ │ │ │ vshl.s8 d17, d0, d6 │ │ │ │ - @ instruction: 0xf64531e1 │ │ │ │ - bls 0x228104 │ │ │ │ + @ instruction: 0xf64531a9 │ │ │ │ + bls 0x228008 │ │ │ │ svclt 0x000c4630 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffaaf7fd │ │ │ │ - bllt 0x16d99f0 │ │ │ │ + @ instruction: 0xff9cf7fd │ │ │ │ + bllt 0x16d99d4 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xff6d99e6 │ │ │ │ + blx 0xff3599ca │ │ │ │ ldmib sp, {r0, sl, sp}^ │ │ │ │ stmib sp, {r2, r8, r9, ip}^ │ │ │ │ rsceq r1, ip, #0, 8 │ │ │ │ svclt 0x00549a06 │ │ │ │ - bicsmi pc, r1, r6, asr #4 │ │ │ │ - cmnpvs r5, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsmi pc, r9, r6, asr #4 │ │ │ │ + teqpvs sp, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00544630 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff90f7fd │ │ │ │ - bllt 0x1059a24 │ │ │ │ + @ instruction: 0xff82f7fd │ │ │ │ + bllt 0x1059a08 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xff059a1a │ │ │ │ + blx 0xfecd99fe │ │ │ │ @ instruction: 0xf57f02e9 │ │ │ │ movwcs sl, #6966 @ 0x1b36 │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xf7fffb07 │ │ │ │ + @ instruction: 0xf7fffaf9 │ │ │ │ @ instruction: 0x23afbb2f │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf5b3400b │ │ │ │ @ instruction: 0xf47f0f80 │ │ │ │ stmdbge r4, {r1, r2, r5, r8, r9, fp, sp, pc} │ │ │ │ movwpl pc, #965 @ 0x3c5 @ │ │ │ │ movwls r9, #17415 @ 0x4407 │ │ │ │ movwmi pc, #13253 @ 0x33c5 @ │ │ │ │ strcc pc, [r3, #-965] @ 0xfffffc3b │ │ │ │ strcc lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf930f7fb │ │ │ │ - bllt 0x6d9a70 │ │ │ │ + @ instruction: 0xf922f7fb │ │ │ │ + bllt 0x6d9a54 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xfe6d9a66 │ │ │ │ + blx 0xfe359a4a │ │ │ │ strne pc, [r0, #1045] @ 0x415 │ │ │ │ @ instruction: 0x81aff040 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #20 │ │ │ │ - cmpppl r9, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrpl R9_usr, r5 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf806f7fd │ │ │ │ - bllt 0x159a9c │ │ │ │ + @ instruction: 0xfff8f7fc │ │ │ │ + bllt 0x159a80 │ │ │ │ movwls sl, #30724 @ 0x7804 │ │ │ │ - blx 0xfe159a92 │ │ │ │ + blx 0x1dd9a76 │ │ │ │ ldmib sp, {r0, sl, sp}^ │ │ │ │ stmib sp, {r2, r8, r9, ip}^ │ │ │ │ rsceq r1, r9, #0, 8 │ │ │ │ svclt 0x00549a06 │ │ │ │ - cmpppl sp, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x71a5f246 │ │ │ │ + msrpl SP_usr, r6 │ │ │ │ + msrvc (UNDEF: 109), r6 │ │ │ │ svclt 0x00544630 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffecf7fc │ │ │ │ - blt 0xffad9ad0 │ │ │ │ + @ instruction: 0xffdef7fc │ │ │ │ + blt 0xffad9ab4 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0x1ad9ac6 │ │ │ │ + blx 0x1759aaa │ │ │ │ strne pc, [r0, #1045] @ 0x415 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ stmib sp, {r0, r1, r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r8, sl, ip}^ │ │ │ │ @ instruction: 0xf6451400 │ │ │ │ - @ instruction: 0xf6454169 │ │ │ │ - bls 0x22c1dc │ │ │ │ + @ instruction: 0xf6454131 │ │ │ │ + bls 0x22c0e0 │ │ │ │ svclt 0x000c4630 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffd0f7fc │ │ │ │ - blt 0xff3d9b08 │ │ │ │ + @ instruction: 0xffc2f7fc │ │ │ │ + blt 0xff3d9aec │ │ │ │ svceq 0x0020f5b1 │ │ │ │ andhi pc, ip, #0 │ │ │ │ vmla.i d18, d0, d0[0] │ │ │ │ addmi r0, r1, #160 @ 0xa0 │ │ │ │ mvnshi pc, r0 │ │ │ │ svceq 0x0000f5b1 │ │ │ │ - bge 0xff018d24 │ │ │ │ + bge 0xff018d08 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ - cmppvs r9, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + tstpvs r1, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - mcr2 7, 1, pc, cr6, cr13, {7} @ │ │ │ │ - blt 0xfed59b3c │ │ │ │ + mrc2 7, 0, pc, cr8, cr13, {7} │ │ │ │ + blt 0xfed59b20 │ │ │ │ svceq 0x0020f5b3 │ │ │ │ eorshi pc, r6, #0 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ subcs r8, r0, #805306368 @ 0x30000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmdage r4, {r2, r5, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - movwcs pc, #6983 @ 0x1b47 @ │ │ │ │ + movwcs pc, #6969 @ 0x1b39 @ │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xf7fffb8d │ │ │ │ + @ instruction: 0xf7fffb7f │ │ │ │ stmiaeq sl, {r0, r3, r4, r7, r9, fp, ip, sp, pc}^ │ │ │ │ smlabtmi r3, r1, r3, pc @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ strcc pc, [r3, -r5, asr #7] │ │ │ │ stcleq 3, cr4, [ip, #-40]! @ 0xffffffd8 │ │ │ │ @ instruction: 0xf1000269 │ │ │ │ ssateq r8, #9, r6, asr #5 │ │ │ │ @@ -142882,347 +142875,347 @@ │ │ │ │ @ instruction: 0xf53f0669 │ │ │ │ stmdbge r4, {r1, r2, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf0044630 │ │ │ │ movwcs r0, #9217 @ 0x2401 │ │ │ │ stmib sp, {r2, r8, r9, sl, ip, pc}^ │ │ │ │ strls r2, [r7], #-773 @ 0xfffffcfb │ │ │ │ @ instruction: 0xf93ef7ff │ │ │ │ - blt 0x1f59bac │ │ │ │ + blt 0x1f59b90 │ │ │ │ vmul.i q8, , d3[2] │ │ │ │ @ instruction: 0xf0034203 │ │ │ │ vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ tstmi r3, #50331648 @ 0x3000000 │ │ │ │ strteq r0, [r9], sl, asr #26 │ │ │ │ subshi pc, r8, #0, 2 │ │ │ │ andeq pc, r1, #2 │ │ │ │ subcs r9, r0, #8, 4 @ 0x80000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ - bcs 0xabc80 │ │ │ │ - bge 0x1998dd8 │ │ │ │ + bcs 0xabc64 │ │ │ │ + bge 0x1998dbc │ │ │ │ strcs sl, [r0, #-2308] @ 0xfffff6fc │ │ │ │ strls r2, [r5], #-514 @ 0xfffffdfe │ │ │ │ stmib sp, {r2, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff3206 │ │ │ │ @ instruction: 0xf7fff995 │ │ │ │ @ instruction: 0x4621ba59 │ │ │ │ @ instruction: 0xf7f924e1 │ │ │ │ - @ instruction: 0xf8d6ff69 │ │ │ │ + @ instruction: 0xf8d6ff5b │ │ │ │ strbmi r3, [r2], -r8, lsl #1 │ │ │ │ @ instruction: 0xf0034639 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ @ instruction: 0xf7c39400 │ │ │ │ - @ instruction: 0xf7fffe0f │ │ │ │ + @ instruction: 0xf7fffe1f │ │ │ │ @ instruction: 0xf401bbb1 │ │ │ │ @ instruction: 0xf5b32320 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ vhsub.s8 d8, d16, d25 │ │ │ │ - blcs 0xbc614 │ │ │ │ + blcs 0xbc5f8 │ │ │ │ adcshi pc, r4, #0 │ │ │ │ movcs pc, #16777216 @ 0x1000000 │ │ │ │ svccs 0x0080f5b3 │ │ │ │ strbhi pc, [sl], #0 @ │ │ │ │ svccs 0x00a0f5b3 │ │ │ │ ldrthi pc, [r2], #0 @ │ │ │ │ svccc 0x0080f5b3 │ │ │ │ - bge 0xc98e40 │ │ │ │ + bge 0xc98e24 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xfe4d9c36 │ │ │ │ + blx 0xfe159c1a │ │ │ │ ldmibvs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x0070f413 │ │ │ │ - bge 0xa18d54 │ │ │ │ + bge 0xa18d38 │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0x5704e9dd │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ smlalbtcs pc, r0, r3, r3 @ │ │ │ │ @ instruction: 0xf1400598 │ │ │ │ tstcs r0, r8, asr #12 │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1fd8d78 │ │ │ │ + stmdacs r0, {r0, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x1fd8d5c │ │ │ │ ldmibeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff757ea6 │ │ │ │ + blx 0xff6d7e8a │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf8d94604 │ │ │ │ @ instruction: 0xf08b1000 │ │ │ │ - @ instruction: 0xf087fcf5 │ │ │ │ - strbmi pc, [r1], -r9, ror #22 @ │ │ │ │ + @ instruction: 0xf087fcf3 │ │ │ │ + strbmi pc, [r1], -r7, ror #22 @ │ │ │ │ ldrdhi pc, [r0], -r9 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ - stc2 7, cr15, [lr], {211} @ 0xd3 │ │ │ │ + ldc2l 7, cr15, [lr], #-844 @ 0xfffffcb4 │ │ │ │ strmi r4, [r2], -r1, asr #12 │ │ │ │ @ instruction: 0xf08d4630 │ │ │ │ - blmi 0xff09af30 │ │ │ │ + blmi 0xff09af0c │ │ │ │ svccs 0x0070ee1d │ │ │ │ msreq R12_fiq, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [ip], #-2259 @ 0xfffff72d │ │ │ │ ldrtmi r9, [r3], #-1024 @ 0xfffffc00 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - blx 0x1ed7ef4 │ │ │ │ + blx 0x1e57ed8 │ │ │ │ ldrtmi r2, [r9], -r0 │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ - ldc2l 7, cr15, [r2], #-844 @ 0xfffffcb4 │ │ │ │ + stc2l 7, cr15, [r2], #-844 @ 0xfffffcb4 │ │ │ │ tstlt r5, r2, lsl #12 │ │ │ │ strtmi r3, [r1], -r2, lsl #4 │ │ │ │ @ instruction: 0xf08d4630 │ │ │ │ - @ instruction: 0xf7fffcc9 │ │ │ │ + @ instruction: 0xf7fffcc7 │ │ │ │ @ instruction: 0xf401bb41 │ │ │ │ @ instruction: 0xf5b72720 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ vhsub.s8 d8, d16, d20 │ │ │ │ svccs 0x00008229 │ │ │ │ rscshi pc, sl, #0 │ │ │ │ movcs pc, #16777216 @ 0x1000000 │ │ │ │ svccs 0x0080f5b3 │ │ │ │ ldrthi pc, [r9], #0 @ │ │ │ │ - strthi pc, [pc], #-512 @ 0x9bd18 │ │ │ │ + strthi pc, [pc], #-512 @ 0x9bcfc │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ stmdage r4, {r1, r3, r5, r7, sl, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - stmdbge r4, {r0, r1, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fffd01 │ │ │ │ + @ instruction: 0xf7fffcf3 │ │ │ │ movwcs fp, #6585 @ 0x19b9 │ │ │ │ stmdbge r4, {r9, sp} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xf7fffb5b │ │ │ │ + @ instruction: 0xf7fffb4d │ │ │ │ @ instruction: 0xf011b9b1 │ │ │ │ @ instruction: 0xf47f0fa0 │ │ │ │ @ instruction: 0x6d03a9ac │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 3, 3, r8, fp, cr1 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0xa4968 │ │ │ │ + blcs 0xa494c │ │ │ │ ldmibge sp, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], r6 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf8d6a998 │ │ │ │ - blcs 0xa8028 │ │ │ │ + blcs 0xa800c │ │ │ │ ldmibge r3, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xffe58e84 │ │ │ │ + stmdacs r0, {r0, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xffe58e68 │ │ │ │ @ instruction: 0xf0050b2a │ │ │ │ @ instruction: 0xf002030f │ │ │ │ tstmi r3, #240, 4 │ │ │ │ svceq 0x0040f012 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ sbcsne lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ vst4.32 {d20-d23}, [pc], r0 │ │ │ │ orrseq r5, fp, r0, asr #32 │ │ │ │ biccc lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0874318 │ │ │ │ - beq 0xffb9bc0c │ │ │ │ + beq 0xffb9bbe8 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ orrpl pc, r0, r5, asr #7 │ │ │ │ @ instruction: 0xf7f94319 │ │ │ │ - @ instruction: 0xf7fffe9b │ │ │ │ + @ instruction: 0xf7fffe8d │ │ │ │ strcs fp, [r0], #-2773 @ 0xfffff52b │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6451400 │ │ │ │ - vbic.i32 , #9 @ 0x00000009 │ │ │ │ + vmla.f d19, d0, d1[0] │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - @ instruction: 0xf7fffdb3 │ │ │ │ + @ instruction: 0xf7fffda5 │ │ │ │ movwcs fp, #6497 @ 0x1961 │ │ │ │ stmdbge r4, {r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xf7fff931 │ │ │ │ + @ instruction: 0xf7fff923 │ │ │ │ @ instruction: 0xf011b959 │ │ │ │ @ instruction: 0xf47f08a0 │ │ │ │ @ instruction: 0x6d03a954 │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ @ instruction: 0xf43f0fe0 │ │ │ │ - beq 0xff486340 │ │ │ │ + beq 0xff486324 │ │ │ │ addpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ ldreq pc, [lr, -r7] │ │ │ │ ldrdls pc, [r8], r0 @ │ │ │ │ @ instruction: 0xf0134317 │ │ │ │ @ instruction: 0xf0406f70 │ │ │ │ @ instruction: 0xf1b9844c │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ @ instruction: 0xf8d0a93e │ │ │ │ - blcs 0xa80dc │ │ │ │ + blcs 0xa80c0 │ │ │ │ ldmdbge r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - stc2 7, cr15, [r6], {254} @ 0xfe │ │ │ │ + ldc2l 7, cr15, [r8], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf04faa9d │ │ │ │ - bleq 0xb5e240 │ │ │ │ + bleq 0xb5e224 │ │ │ │ andeq pc, pc, r5 │ │ │ │ mvnseq pc, #3 │ │ │ │ ldrbteq pc, [r0], #583 @ 0x247 @ │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ @ instruction: 0xf0004318 │ │ │ │ @ instruction: 0xf013003f │ │ │ │ - b 0x145fb5c │ │ │ │ - b 0x1460dac │ │ │ │ - b 0x109c164 │ │ │ │ + b 0x145fb40 │ │ │ │ + b 0x1460d90 │ │ │ │ + b 0x109c148 │ │ │ │ svclt 0x000c30c3 │ │ │ │ orrmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ cmnppl r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ streq r4, [r0], #-792 @ 0xfffffce8 │ │ │ │ - @ instruction: 0xff34f087 │ │ │ │ + @ instruction: 0xff32f087 │ │ │ │ and r4, r5, r5, lsl #12 │ │ │ │ movweq lr, #31496 @ 0x7b08 │ │ │ │ ldmibcc pc!, {r0, r3, r8, ip, sp, lr, pc}^ @ │ │ │ │ streq pc, [r2, -r3, ror #6] │ │ │ │ ldrtmi r6, [r9], -r6, lsr #16 │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - @ instruction: 0x4631fb99 │ │ │ │ + ldrtmi pc, [r1], -r9, lsl #23 @ │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2 0, cr15, [r6], {141} @ 0x8d │ │ │ │ + ldc2 0, cr15, [r4], {141} @ 0x8d │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf7ffd1ec │ │ │ │ subcs fp, r0, #421888 @ 0x67000 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmdage r4, {r3, r4, r5, r6, r7, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa2400 │ │ │ │ - stmdbls r4, {r0, r1, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r4, {r0, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ ldmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6453205 │ │ │ │ - vsra.s64 d22, d9, #64 │ │ │ │ + vmla.f d22, d0, d1[4] │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - @ instruction: 0xf7fffc5b │ │ │ │ + @ instruction: 0xf7fffc4d │ │ │ │ smlattcs r0, r7, r8, fp │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6454100 │ │ │ │ - vaddw.s8 , q8, d25 │ │ │ │ + vbic.i32 , #1 @ 0x00000001 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - @ instruction: 0xf7fffc4f │ │ │ │ + @ instruction: 0xf7fffc41 │ │ │ │ ldrdcs fp, [r1, -fp] │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6464100 │ │ │ │ - vsra.s64 q8, , #64 │ │ │ │ + vsra.s64 d16, d13, #64 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - @ instruction: 0xf7fffc43 │ │ │ │ + @ instruction: 0xf7fffc35 │ │ │ │ ldrtmi fp, [r0], -pc, asr #17 │ │ │ │ strmi lr, [r0, -sp, asr #19] │ │ │ │ - orrmi pc, r1, r6, asr #4 │ │ │ │ + cmppmi r9, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - ldc2 7, cr15, [r8], #-1012 @ 0xfffffc0c │ │ │ │ + stc2 7, cr15, [sl], #-1012 @ 0xfffffc0c │ │ │ │ stmialt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf9b0f7fe │ │ │ │ + @ instruction: 0xf9a2f7fe │ │ │ │ ldmlt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0x4630461a │ │ │ │ - @ instruction: 0xf9a8f7fe │ │ │ │ + @ instruction: 0xf99af7fe │ │ │ │ ldmlt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xf956f7fa │ │ │ │ + @ instruction: 0xf948f7fa │ │ │ │ strtmi r2, [r2], -r1, lsl #6 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf99cf7fe │ │ │ │ + @ instruction: 0xf98ef7fe │ │ │ │ stmialt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ msrcs CPSR_, #16777216 @ 0x1000000 │ │ │ │ svccs 0x0000f5b3 │ │ │ │ eorshi pc, r5, #0 │ │ │ │ mvnshi pc, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ vst1.16 {d8-d11}, [r1 :64], fp │ │ │ │ @ instruction: 0xf5b323a0 │ │ │ │ @ instruction: 0xf0002f80 │ │ │ │ vqshl.s8 d8, d15, d16 │ │ │ │ - blcs 0xbd508 │ │ │ │ + blcs 0xbd4ec │ │ │ │ strthi pc, [r8], #0 │ │ │ │ bicne pc, r0, #335544323 @ 0x14000003 │ │ │ │ movwls r0, #19178 @ 0x4aea │ │ │ │ strls r0, [r7], #-2155 @ 0xfffff795 │ │ │ │ @ instruction: 0xf3c5a904 │ │ │ │ @ instruction: 0xf0025480 │ │ │ │ @ instruction: 0xf005021e │ │ │ │ @ instruction: 0xf003050f │ │ │ │ @ instruction: 0x43220310 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc2305 │ │ │ │ - @ instruction: 0xf7fffc4b │ │ │ │ + @ instruction: 0xf7fffc3d │ │ │ │ svclt 0x0000b87b │ │ │ │ - umulleq r4, r7, r8, r2 │ │ │ │ + @ instruction: 0x008742b4 │ │ │ │ stmiaeq r0!, {r0, r4, ip, sp, lr, pc} │ │ │ │ ldmdage r3!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ svcvs 0x0060f413 │ │ │ │ stmdage sp!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ vmull.u8 q8, d17, d15 │ │ │ │ @ instruction: 0xf0073203 │ │ │ │ @ instruction: 0xf0130710 │ │ │ │ - b 0x125fc10 │ │ │ │ + b 0x125fbf4 │ │ │ │ tstle r2, r2, lsl #14 │ │ │ │ @ instruction: 0xf53f06fa │ │ │ │ @ instruction: 0xf8d6a860 │ │ │ │ @ instruction: 0xf01390a8 │ │ │ │ @ instruction: 0xf0406f70 │ │ │ │ @ instruction: 0xf1b983ea │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ @ instruction: 0xf8d6a856 │ │ │ │ - blcs 0xa82ac │ │ │ │ + blcs 0xa8290 │ │ │ │ ldmdage r1, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmibge r4!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0050b2b │ │ │ │ @ instruction: 0xf003020f │ │ │ │ strdcs r0, [r0], -r0 @ │ │ │ │ svceq 0x0040f013 │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ bicsne lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ vst4.32 {d20,d22,d24,d26}, [pc], r0 │ │ │ │ @ instruction: 0xf002517f │ │ │ │ - b 0x10dc934 │ │ │ │ + b 0x10dc918 │ │ │ │ vrhadd.s8 , , │ │ │ │ @ instruction: 0xf2c004f0 │ │ │ │ tstmi r1, #-1795162112 @ 0x95000000 │ │ │ │ @ instruction: 0xf0870409 │ │ │ │ - strmi pc, [r5], -r5, ror #28 │ │ │ │ - bl 0x2d4064 │ │ │ │ + strmi pc, [r5], -r3, ror #28 │ │ │ │ + bl 0x2d4048 │ │ │ │ @ instruction: 0xf1090307 │ │ │ │ vmul.p32 , , │ │ │ │ stmdavs r6!, {r0, r8, r9, sl} │ │ │ │ andcs r4, r1, r9, lsr r6 │ │ │ │ - blx 0xfecd9fb0 │ │ │ │ + blx 0xfe8d9f94 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf08d4628 │ │ │ │ - @ instruction: 0xf1b9fe03 │ │ │ │ + @ instruction: 0xf1b9fe01 │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ ldmdblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r0, #24658 @ 0x6052 │ │ │ │ andeq pc, r2, #2 │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ vsubw.u8 , , d7 │ │ │ │ strls r1, [r5], #-896 @ 0xfffffc80 │ │ │ │ vorr.i32 d20, #54016 @ 0x0000d300 │ │ │ │ movwls r5, #34240 @ 0x85c0 │ │ │ │ @ instruction: 0xf7fe9504 │ │ │ │ @ instruction: 0xf7ffff3f │ │ │ │ stmdage r4, {r0, r1, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf8a6f7fa │ │ │ │ + @ instruction: 0xf898f7fa │ │ │ │ ldmib sp, {r1, r2, r9, fp, ip, pc}^ │ │ │ │ stmib sp, {r2, r8, r9, ip}^ │ │ │ │ ldrtmi r1, [r0], -r0, lsl #8 │ │ │ │ - mvnspl pc, r5, asr #12 │ │ │ │ + bicpl pc, r1, r5, asr #12 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - blx 0x1a5a0b2 │ │ │ │ + blx 0x16da096 │ │ │ │ svclt 0x00f2f7fe │ │ │ │ strcs sl, [r1], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xf894f7fa │ │ │ │ + @ instruction: 0xf886f7fa │ │ │ │ stmib sp, {r2, r8, fp, ip, pc}^ │ │ │ │ ldrtmi r1, [r0], -r0, lsl #8 │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ - cmnpne r1, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpne r9, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - blx 0x15da0d6 │ │ │ │ + blx 0x125a0ba │ │ │ │ svclt 0x00e0f7fe │ │ │ │ vmla.i q8, , d3[4] │ │ │ │ @ instruction: 0xf0031580 │ │ │ │ stmdbge r4, {r1, r8, r9} │ │ │ │ @ instruction: 0x432b4630 │ │ │ │ andcs r9, r1, #1342177280 @ 0x50000000 │ │ │ │ stmib sp, {r2, r8, r9, sl, ip, pc}^ │ │ │ │ @@ -143233,155 +143226,155 @@ │ │ │ │ stccs 4, cr0, [r2], {15} │ │ │ │ strcs fp, [r0], #-3988 @ 0xfffff06c │ │ │ │ @ instruction: 0xf7ff2401 │ │ │ │ @ instruction: 0xf5b3b80f │ │ │ │ @ instruction: 0xf47e2f20 │ │ │ │ stmdage r4, {r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - stmdbge r4, {r0, r1, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ - @ instruction: 0xf7fef8bb │ │ │ │ + @ instruction: 0xf7fef8ad │ │ │ │ stmib sp, {r0, r1, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ adceq r7, r2, r4, lsl #4 │ │ │ │ strbne pc, [r1, #-965] @ 0xfffffc3b @ │ │ │ │ andeq pc, r4, #2 │ │ │ │ @ instruction: 0x432aa904 │ │ │ │ andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ mcr2 7, 3, pc, cr12, cr14, {7} @ │ │ │ │ svclt 0x00a8f7fe │ │ │ │ svccs 0x0020f5b7 │ │ │ │ svcge 0x00a3f47e │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xf8c6f7fa │ │ │ │ + @ instruction: 0xf8b8f7fa │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xff70f7fc │ │ │ │ + @ instruction: 0xff62f7fc │ │ │ │ svclt 0x009af7fe │ │ │ │ @ instruction: 0xf100034f │ │ │ │ stmdage r4, {r0, r1, r2, r4, r7, r8, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - mvneq pc, #14483456 @ 0xdd0000 │ │ │ │ + mvneq pc, #13434880 @ 0xcd0000 │ │ │ │ svcge 0x008ff53e │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [r2], #-1004 @ 0xfffffc14 │ │ │ │ + mrrc2 7, 15, pc, r4, cr11 @ │ │ │ │ svclt 0x008af7fe │ │ │ │ @ instruction: 0xf100034f │ │ │ │ stmdage r4, {r4, r7, r8, pc} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf846f7fa │ │ │ │ + @ instruction: 0xf838f7fa │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ andsmi r0, sp, r1, lsl #6 │ │ │ │ strvc lr, [r4], #-2525 @ 0xfffff623 │ │ │ │ svccc 0x0080f5b5 │ │ │ │ adchi pc, sp, #0 │ │ │ │ @ instruction: 0xf000429d │ │ │ │ stccs 2, cr8, [r0, #464] @ 0x1d0 │ │ │ │ svcge 0x0071f47e │ │ │ │ - blvs 0xfe737690 │ │ │ │ + blvs 0xfe737674 │ │ │ │ svcvs 0x0070f412 │ │ │ │ movthi pc, #45056 @ 0xb000 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x9cf94 │ │ │ │ + blcc 0x9cf78 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0xf8d6af62 │ │ │ │ - blcs 0xa8484 │ │ │ │ + blcs 0xa8468 │ │ │ │ svcge 0x005df47e │ │ │ │ ldrdhi pc, [ip], r6 @ │ │ │ │ svceq 0x0000f1b8 │ │ │ │ svcge 0x0057f47e │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - stmdacs r0, {r0, r1, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmge sl!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ ldrbteq pc, [r0], r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - @ instruction: 0xf8b0f087 │ │ │ │ + @ instruction: 0xf8aef087 │ │ │ │ @ instruction: 0x46054639 │ │ │ │ ldmdavs r7!, {r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9d6f7d3 │ │ │ │ + @ instruction: 0xf9c6f7d3 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08d4639 │ │ │ │ - @ instruction: 0x4629f99f │ │ │ │ + @ instruction: 0x4629f99d │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ @ instruction: 0xf08b72ff │ │ │ │ - @ instruction: 0x4621fb31 │ │ │ │ + strtmi pc, [r1], -pc, lsr #22 │ │ │ │ @ instruction: 0x46406834 │ │ │ │ - @ instruction: 0xf9c6f7d3 │ │ │ │ + @ instruction: 0xf9b6f7d3 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf08d4628 │ │ │ │ - @ instruction: 0xf7fffa43 │ │ │ │ + @ instruction: 0xf7fffa41 │ │ │ │ stmdage r4, {r0, r1, r2, r4, r7, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf100034f │ │ │ │ strls r8, [r7], #-317 @ 0xfffffec3 │ │ │ │ - @ instruction: 0xf872f7fa │ │ │ │ + @ instruction: 0xf862f7fa │ │ │ │ orrcc pc, r0, r5, lsl r4 @ │ │ │ │ svcge 0x0023f47e │ │ │ │ ldcvs 13, cr6, [fp], {51} @ 0x33 │ │ │ │ svceq 0x00f0f013 │ │ │ │ svcge 0x001df43e │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0x8704e9dd │ │ │ │ @ instruction: 0xf3c39d06 │ │ │ │ ldreq r2, [r8, #576] @ 0x240 │ │ │ │ addshi pc, lr, #64, 2 │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - stmdacs r0, {r0, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmdage r6!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbteq pc, [r0], #583 @ 0x247 @ │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf86cf087 │ │ │ │ + @ instruction: 0xf86af087 │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ stmdavs r5!, {sp} │ │ │ │ - @ instruction: 0xf992f7d3 │ │ │ │ + @ instruction: 0xf982f7d3 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08d4629 │ │ │ │ - @ instruction: 0xf087f9a3 │ │ │ │ - @ instruction: 0xf640f8c7 │ │ │ │ + @ instruction: 0xf087f9a1 │ │ │ │ + @ instruction: 0xf640f8c5 │ │ │ │ stmdavs r1!, {r3, r5, r6, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf08b4605 │ │ │ │ - blmi 0xff0daa48 │ │ │ │ + blmi 0xff0daa24 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [sp], #-2259 @ 0xfffff72d │ │ │ │ @ instruction: 0x461a4433 │ │ │ │ @ instruction: 0xf1b89500 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf64a83ca │ │ │ │ vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xff70f087 │ │ │ │ + @ instruction: 0xff6ef087 │ │ │ │ ldrtmi r6, [r9], -r4, lsr #16 │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - strtmi pc, [r1], -fp, ror #18 │ │ │ │ + @ instruction: 0x4621f95b │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf9e8f08d │ │ │ │ + @ instruction: 0xf9e6f08d │ │ │ │ ldmdalt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movteq sl, #47108 @ 0xb804 │ │ │ │ rschi pc, ip, r0, lsl #2 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xff90f7f9 │ │ │ │ + @ instruction: 0xff82f7f9 │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ andmi r0, sp, r1, lsl #2 │ │ │ │ - bls 0x202f28 │ │ │ │ + bls 0x202f0c │ │ │ │ svccc 0x0080f5b5 │ │ │ │ cmpphi r6, #0 @ p-variant is OBSOLETE │ │ │ │ eorhi pc, sp, #0, 4 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldcvs 2, cr8, [r1, #-676]! @ 0xfffffd5c │ │ │ │ @ instruction: 0xf0116c09 │ │ │ │ @ instruction: 0xf43e0ff0 │ │ │ │ stmibmi r2!, {r1, r2, r4, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ stmdbls fp, {r3, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f4048 │ │ │ │ @ instruction: 0xf0400100 │ │ │ │ vhadd.s8 q12, q11, │ │ │ │ - vsra.s64 q8, , #64 │ │ │ │ + vsra.s64 d16, d9, #64 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #2 │ │ │ │ pop {r0, r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb43f0 │ │ │ │ - @ instruction: 0xf5b3ba67 │ │ │ │ + @ instruction: 0xf5b3ba59 │ │ │ │ @ instruction: 0xf47e2f20 │ │ │ │ strls sl, [r7], #-3744 @ 0xfffff160 │ │ │ │ @ instruction: 0xf3c10bcc │ │ │ │ stceq 3, cr1, [sl], #-768 @ 0xfffffd00 │ │ │ │ streq pc, [r2], #-4 │ │ │ │ andeq pc, r4, #2 │ │ │ │ stceq 3, cr4, [fp], {28} │ │ │ │ @@ -143389,15 +143382,15 @@ │ │ │ │ @ instruction: 0xf0039206 │ │ │ │ vorr.i32 d16, #53248 @ 0x0000d000 │ │ │ │ @ instruction: 0xf0063203 │ │ │ │ tstmi r3, #31457280 @ 0x1e00000 │ │ │ │ @ instruction: 0xf3c5a904 │ │ │ │ teqmi r2, #64, 4 │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ - stc2 7, cr15, [r6, #-1008]! @ 0xfffffc10 │ │ │ │ + ldc2 7, cr15, [r8, #-1008] @ 0xfffffc10 │ │ │ │ mcrlt 7, 4, pc, cr2, cr14, {7} @ │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ @ instruction: 0x07e180fa │ │ │ │ mrcge 5, 3, APSR_nzcv, cr11, cr14, {1} │ │ │ │ ldmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ streq pc, [r2, -r3, asr #3] │ │ │ │ svclt 0x007df7fe │ │ │ │ @@ -143414,499 +143407,498 @@ │ │ │ │ rsbeq r0, ip, r0, lsl r3 │ │ │ │ vsubl.u8 , d5, d4 │ │ │ │ @ instruction: 0xf0043203 │ │ │ │ tstmi r3, #503316480 @ 0x1e000000 │ │ │ │ @ instruction: 0xf3c5a904 │ │ │ │ @ instruction: 0x43221240 │ │ │ │ andcc lr, r5, #3358720 @ 0x334000 │ │ │ │ - blx 0xfecda3ec │ │ │ │ + blx 0xfe95a3d0 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr0, cr14, {7} │ │ │ │ - @ instruction: 0xffb2f086 │ │ │ │ + @ instruction: 0xffb0f086 │ │ │ │ @ instruction: 0x4605463a │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xff36f7bf │ │ │ │ + @ instruction: 0xff46f7bf │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x1cda402 │ │ │ │ + blx 0x195a3e6 │ │ │ │ svclt 0x00aaf7fe │ │ │ │ @ instruction: 0xf100034f │ │ │ │ stmdage r4, {r0, r1, r3, r4, r6, r8, pc} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xff2af7f9 │ │ │ │ + @ instruction: 0xff1cf7f9 │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ - blls 0x19c83c │ │ │ │ - bls 0x1ec470 │ │ │ │ + blls 0x19c820 │ │ │ │ + bls 0x1ec454 │ │ │ │ svccc 0x0080f5b5 │ │ │ │ rsbhi pc, r2, #0 │ │ │ │ addshi pc, r4, #0, 4 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldcvs 2, cr8, [r1, #-448]! @ 0xfffffe40 │ │ │ │ @ instruction: 0xf4116c09 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdbmi r9, {r2, r5, r9, sl, fp, sp, pc}^ │ │ │ │ stmdbls fp, {r3, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f4048 │ │ │ │ teqle r7, r0, lsl #2 │ │ │ │ - orrsne pc, sp, r6, asr #4 │ │ │ │ + msrne (UNDEF: 101), r6 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ andlt r4, sp, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldclt 7, cr15, [r6, #1004] @ 0x3ec │ │ │ │ - @ instruction: 0xff76f086 │ │ │ │ + stclt 7, cr15, [r8, #1004] @ 0x3ec │ │ │ │ + @ instruction: 0xff74f086 │ │ │ │ @ instruction: 0x4604463a │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - mrc2 7, 7, pc, cr10, cr15, {5} │ │ │ │ + @ instruction: 0xff0af7bf │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - @ instruction: 0xf9fcf08b │ │ │ │ + @ instruction: 0xf9faf08b │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0xc5a486 │ │ │ │ + blx 0x8da46a │ │ │ │ svclt 0x0068f7fe │ │ │ │ @ instruction: 0xf7f9a804 │ │ │ │ - stmdbge r4, {r0, r1, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ - @ instruction: 0xf7fef817 │ │ │ │ + @ instruction: 0xf7fef809 │ │ │ │ stmdage r4, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xff74f7f9 │ │ │ │ + @ instruction: 0xff66f7f9 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xff65a4b2 │ │ │ │ + blx 0xff2da496 │ │ │ │ stcllt 7, cr15, [lr, #1016]! @ 0x3f8 │ │ │ │ - mrc2 7, 7, pc, cr2, cr9, {7} │ │ │ │ + mcr2 7, 7, pc, cr4, cr9, {7} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrc2 7, 0, pc, cr0, cr11, {7} │ │ │ │ + mcr2 7, 0, pc, cr2, cr11, {7} @ │ │ │ │ stcllt 7, cr15, [r6, #1016]! @ 0x3f8 │ │ │ │ - blx 0xfff58d08 │ │ │ │ - @ instruction: 0xff62f7f9 │ │ │ │ + blx 0x2d8cee │ │ │ │ + @ instruction: 0xff54f7f9 │ │ │ │ ldcvs 13, cr6, [fp], {51} @ 0x33 │ │ │ │ svceq 0x00f0f013 │ │ │ │ ldclge 4, cr15, [fp, #248] @ 0xf8 │ │ │ │ ldmib sp, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8dd8405 │ │ │ │ - blcs 0xc0568 │ │ │ │ + blcs 0xc054c │ │ │ │ orrhi pc, sp, r0 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - stclge 4, cr15, [pc, #504] @ 0x9c6fc │ │ │ │ + stclge 4, cr15, [pc, #504] @ 0x9c6e0 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0032f43e │ │ │ │ - @ instruction: 0xff2cf086 │ │ │ │ + @ instruction: 0xff2af086 │ │ │ │ @ instruction: 0xf0864606 │ │ │ │ - strtmi pc, [r1], -r9, lsr #30 │ │ │ │ + strtmi pc, [r1], -r7, lsr #30 │ │ │ │ ldrbteq pc, [r0], #583 @ 0x247 @ │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ ldrdls pc, [r0], -r4 │ │ │ │ - @ instruction: 0xf84af7d3 │ │ │ │ + @ instruction: 0xf83af7d3 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08d4649 │ │ │ │ - @ instruction: 0x4639f85b │ │ │ │ + @ instruction: 0x4639f859 │ │ │ │ @ instruction: 0xf08b4628 │ │ │ │ - blmi 0x8da698 │ │ │ │ + blmi 0x8da674 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2080 @ 0xfffff7e0 │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r5], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf1b84410 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ vhsub.s8 d24, d27, d14 │ │ │ │ vbic.i32 d18, #12 @ 0x0000000c │ │ │ │ stmib sp, {r2, r4, r7, r8}^ │ │ │ │ andcs r5, r0, #0 │ │ │ │ @ instruction: 0xf0876808 │ │ │ │ - @ instruction: 0xf7fefe55 │ │ │ │ + @ instruction: 0xf7fefe53 │ │ │ │ @ instruction: 0xf5b3beff │ │ │ │ @ instruction: 0xf47e2fa0 │ │ │ │ @ instruction: 0x060bad92 │ │ │ │ teqphi r4, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fefe9d │ │ │ │ + @ instruction: 0xf7fefe8f │ │ │ │ @ instruction: 0xf04fbd85 │ │ │ │ str r0, [r7, -r8, lsl #18] │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - strteq pc, [fp], -r1, asr #28 │ │ │ │ + @ instruction: 0x062bfe33 │ │ │ │ ldclge 5, cr15, [r9, #-248]! @ 0xffffff08 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xffd0f7fa │ │ │ │ + @ instruction: 0xffc2f7fa │ │ │ │ ldcllt 7, cr15, [r4, #-1016]! @ 0xfffffc08 │ │ │ │ - umulleq r3, r7, r8, ip │ │ │ │ + @ instruction: 0x00873cb4 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r3, r7, lr, lsl #20 │ │ │ │ + addeq r3, r7, sl, lsr #20 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - strteq pc, [r9], -sp, lsr #28 │ │ │ │ + @ instruction: 0x0629fe1f │ │ │ │ mvnhi pc, r0, lsl #2 │ │ │ │ - blvs 0xfe737aa8 │ │ │ │ + blvs 0xfe737a8c │ │ │ │ svcvs 0x0070f412 │ │ │ │ bicshi pc, ip, r0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x9d3ac │ │ │ │ + blcc 0x9d390 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0xf8d6ad56 │ │ │ │ ldmib sp, {r3, r6, r7, ip, sp}^ │ │ │ │ vabal.u8 q10, d3, d4 │ │ │ │ ldreq r2, [sl, #320] @ 0x140 │ │ │ │ eorhi pc, sp, #64, 2 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - stc2 7, cr15, [sl, #-1000] @ 0xfffffc18 │ │ │ │ + ldc2l 7, cr15, [ip], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ vceq.f32 d26, d23, d31 │ │ │ │ vqshl.s64 q8, q8, #0 │ │ │ │ @ instruction: 0xf0862795 │ │ │ │ - strtmi pc, [r1], -r5, lsr #29 │ │ │ │ + strtmi pc, [r1], -r3, lsr #29 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ @ instruction: 0xf7d2683c │ │ │ │ - strmi pc, [r2], -fp, asr #31 │ │ │ │ + @ instruction: 0x4602ffbb │ │ │ │ @ instruction: 0x46214630 │ │ │ │ - @ instruction: 0xff94f08c │ │ │ │ - @ instruction: 0xff00f086 │ │ │ │ + @ instruction: 0xff92f08c │ │ │ │ + cdp2 0, 15, cr15, cr14, cr6, {4} │ │ │ │ @ instruction: 0xf6406839 │ │ │ │ strmi r7, [r4], -ip, lsl #5 │ │ │ │ - @ instruction: 0xf81cf08b │ │ │ │ + @ instruction: 0xf81af08b │ │ │ │ vnmla.f64 d4, d29, d7 │ │ │ │ @ instruction: 0xf6472f70 │ │ │ │ vaddw.s8 q9, q8, d12 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r0], #-1052 @ 0xfffffbe4 │ │ │ │ stmdavs r8, {r0, r1, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf087461a │ │ │ │ - ldmdavs ip!, {r0, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs ip!, {r0, r1, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r9], -r0 │ │ │ │ stmdage r4, {r0, r1, r3, r4, r5, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f99407 │ │ │ │ - stmdbge r4, {r0, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7feffd9 │ │ │ │ + @ instruction: 0xf7feffcb │ │ │ │ stmdage r4, {r0, r1, r2, r3, r8, sl, fp, ip, sp, pc} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - stc2l 7, cr15, [lr, #996] @ 0x3e4 │ │ │ │ + stc2l 7, cr15, [r0, #996] @ 0x3e4 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf100062a │ │ │ │ @ instruction: 0xf7fa80ed │ │ │ │ - @ instruction: 0xf7fefdb5 │ │ │ │ + @ instruction: 0xf7fefda7 │ │ │ │ stmdbge r4, {r0, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ - @ instruction: 0xf7fefd79 │ │ │ │ + @ instruction: 0xf7fefd6b │ │ │ │ @ instruction: 0xf04fbcfb │ │ │ │ @ instruction: 0xf7fe0908 │ │ │ │ @ instruction: 0xf7febdfe │ │ │ │ - stmdacs r0, {r0, r1, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 2, APSR_nzcv, cr10, cr14, {1} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - blge 0xfef9a4c4 │ │ │ │ + blge 0xfef9a4a8 │ │ │ │ svceq 0x0018f017 │ │ │ │ - blge 0xfee197cc │ │ │ │ + blge 0xfee197b0 │ │ │ │ ldrdcc pc, [ip], r6 @ │ │ │ │ stmdaeq r1, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ - bllt 0xfed1a6d8 │ │ │ │ + bllt 0xfed1a6bc │ │ │ │ vmull.u8 q8, d17, d11 │ │ │ │ @ instruction: 0xf0033403 │ │ │ │ vorr.i32 d16, #53248 @ 0x0000d000 │ │ │ │ @ instruction: 0x43234200 │ │ │ │ stmdaeq fp!, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ stmdbge r4, {r2, r9, ip, pc} │ │ │ │ sbcne pc, r0, #335544323 @ 0x14000003 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - streq pc, [pc, #-5] @ 0x9c6fb │ │ │ │ + streq pc, [pc, #-5] @ 0x9c6df │ │ │ │ andls r4, r5, #-1409286144 @ 0xac000000 │ │ │ │ @ instruction: 0xf7fb9307 │ │ │ │ - @ instruction: 0xf7feff7d │ │ │ │ + @ instruction: 0xf7feff6f │ │ │ │ ldcvs 12, cr11, [r3, #-812]! @ 0xfffffcd4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 5, r8, fp, cr0 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0xa532c │ │ │ │ + blcs 0xa5310 │ │ │ │ ldcge 4, cr15, [fp], #248 @ 0xf8 │ │ │ │ ldrdcc pc, [r8], r6 @ │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf8d6acb6 │ │ │ │ @ instruction: 0xf1b880ac │ │ │ │ @ instruction: 0xf47e0f00 │ │ │ │ @ instruction: 0x4630acb0 │ │ │ │ - @ instruction: 0xfffcf7fd │ │ │ │ + @ instruction: 0xffeef7fd │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf247ae13 │ │ │ │ @ instruction: 0xf2c006f0 │ │ │ │ @ instruction: 0xf0862695 │ │ │ │ - ldrtmi pc, [r9], -r9, lsl #28 @ │ │ │ │ + ldrtmi pc, [r9], -r7, lsl #28 @ │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7d26837 │ │ │ │ - strmi pc, [r2], -pc, lsr #30 │ │ │ │ + @ instruction: 0x4602ff1f │ │ │ │ ldrtmi r4, [r9], -r8, lsr #12 │ │ │ │ - cdp2 0, 15, cr15, cr8, cr12, {4} │ │ │ │ + cdp2 0, 15, cr15, cr6, cr12, {4} │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf98cf08b │ │ │ │ + @ instruction: 0xf98af08b │ │ │ │ addmi lr, sp, #364904448 @ 0x15c00000 │ │ │ │ stcge 4, cr15, [pc], {126} @ 0x7e │ │ │ │ stcvs 13, cr6, [r9], {49} @ 0x31 │ │ │ │ svceq 0x00f0f011 │ │ │ │ stcge 4, cr15, [r9], {62} @ 0x3e │ │ │ │ stmdavs r8, {r1, r2, r4, r5, r6, r8, fp, lr} │ │ │ │ submi r9, r8, fp, lsl #18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ mrcge 4, 4, APSR_nzcv, cr12, cr15, {3} │ │ │ │ - mvnscc pc, r6, asr #12 │ │ │ │ + biccc pc, r5, r6, asr #12 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ @ instruction: 0xf04fe5d1 │ │ │ │ @ instruction: 0x46204170 │ │ │ │ - blx 0xfe65a6bc │ │ │ │ + blx 0xfea5a6a0 │ │ │ │ ldcllt 7, cr15, [lr, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0x46304611 │ │ │ │ - stc2 7, cr15, [lr], {249} @ 0xf9 │ │ │ │ + stc2 7, cr15, [r0], {249} @ 0xf9 │ │ │ │ @ instruction: 0x4630e55f │ │ │ │ - @ instruction: 0xffbcf7fd │ │ │ │ + @ instruction: 0xffaef7fd │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf1b9add3 │ │ │ │ @ instruction: 0xf77f0f00 │ │ │ │ @ instruction: 0xf017ac1d │ │ │ │ @ instruction: 0xf43f0f0c │ │ │ │ @ instruction: 0xf8d6ac17 │ │ │ │ - b 0x147ca94 │ │ │ │ + b 0x147ca78 │ │ │ │ @ instruction: 0xf1080868 │ │ │ │ ldr r0, [r1], #-2049 @ 0xfffff7ff │ │ │ │ vmla.i q8, , d3[6] │ │ │ │ @ instruction: 0xf0031240 │ │ │ │ stmdbge r4, {r1, r2, r3, r4, r8, r9} │ │ │ │ stceq 3, cr4, [fp], #104 @ 0x68 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ strcc pc, [r3, #-965] @ 0xfffffc3b │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ stmib sp, {r1, r2, sl, lr}^ │ │ │ │ @ instruction: 0xf7fa2304 │ │ │ │ - @ instruction: 0xf7fefdc3 │ │ │ │ + @ instruction: 0xf7fefdb5 │ │ │ │ ldrtmi fp, [r0], -r7, asr #24 │ │ │ │ - @ instruction: 0xff92f7fd │ │ │ │ + @ instruction: 0xff84f7fd │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf086ada9 │ │ │ │ - strmi pc, [r6], -r3, lsr #27 │ │ │ │ - stc2 0, cr15, [r0, #536]! @ 0x218 │ │ │ │ + strmi pc, [r6], -r1, lsr #27 │ │ │ │ + ldc2 0, cr15, [lr, #536] @ 0x218 │ │ │ │ vmax.s8 d20, d7, d17 │ │ │ │ @ instruction: 0xf2c004f0 │ │ │ │ @ instruction: 0x46052495 │ │ │ │ stmdavs r3!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d29303 │ │ │ │ - stmdbls r3, {r0, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - cdp2 0, 13, cr15, cr2, cr12, {4} │ │ │ │ + cdp2 0, 13, cr15, cr0, cr12, {4} │ │ │ │ stmdavs r7!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d24649 │ │ │ │ - @ instruction: 0x4602feb7 │ │ │ │ + strmi pc, [r2], -r7, lsr #29 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - cdp2 0, 12, cr15, cr8, cr12, {4} │ │ │ │ + cdp2 0, 12, cr15, cr6, cr12, {4} │ │ │ │ @ instruction: 0xf893e66f │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11d4a8 │ │ │ │ + blcs 0x11d48c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ ldrt r2, [r1], #769 @ 0x301 │ │ │ │ - @ instruction: 0xf964f7fb │ │ │ │ + @ instruction: 0xf956f7fb │ │ │ │ ldclt 7, cr15, [r4], {254} @ 0xfe │ │ │ │ stcvs 13, cr6, [r8], {49} @ 0x31 │ │ │ │ svceq 0x00f0f010 │ │ │ │ - blvs 0xfe2d0cac │ │ │ │ + blvs 0xfe2d0c90 │ │ │ │ svcvs 0x0070f410 │ │ │ │ stcge 4, cr15, [r9], {62} @ 0x3e │ │ │ │ @ instruction: 0xf4116c49 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdbmi r4!, {r2, sl, fp, sp, pc} │ │ │ │ stmdbls fp, {r3, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f4048 │ │ │ │ @ instruction: 0xf47f0100 │ │ │ │ @ instruction: 0xf247ae17 │ │ │ │ - vsra.s64 d21, d21, #64 │ │ │ │ + vsra.s64 d21, d5, #64 │ │ │ │ strb r0, [ip, #-274] @ 0xfffffeee │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - stmdbge r4, {r0, r1, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x062c4630 │ │ │ │ rschi pc, r5, r0, lsl #2 │ │ │ │ - stc2 7, cr15, [r6, #-1004]! @ 0xfffffc14 │ │ │ │ - bllt 0xffb5a8c8 │ │ │ │ + ldc2 7, cr15, [r8, #-1004] @ 0xfffffc14 │ │ │ │ + bllt 0xffb5a8ac │ │ │ │ vmull.u8 q8, d21, d27 │ │ │ │ strls r1, [r7], #-704 @ 0xfffffd40 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andls r0, r4, #108 @ 0x6c │ │ │ │ andcc pc, r3, #335544323 @ 0x14000003 │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ stmdbge r4, {r0, r1, r4, r8, r9, lr} │ │ │ │ subne pc, r0, #335544323 @ 0x14000003 │ │ │ │ stmib sp, {r1, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fb3205 │ │ │ │ - @ instruction: 0xf7feff17 │ │ │ │ + @ instruction: 0xf7feff09 │ │ │ │ @ instruction: 0x4630bbd3 │ │ │ │ - blx 0xffbda8ea │ │ │ │ + blx 0xff85a8ce │ │ │ │ ldmiblt r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stcvs 13, cr6, [r9], {49} @ 0x31 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - blge 0xff299a0c │ │ │ │ + blge 0xff2999f0 │ │ │ │ stmdavs r8, {r0, r2, r4, r8, fp, lr} │ │ │ │ submi r9, r8, fp, lsl #18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldclge 4, cr15, [sl, #508] @ 0x1fc │ │ │ │ - orrsne pc, r1, r6, asr #4 │ │ │ │ + cmppne r9, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ ldcvs 5, cr14, [r1, #-640]! @ 0xfffffd80 │ │ │ │ @ instruction: 0xf4106c08 │ │ │ │ tstle r9, r0, ror pc │ │ │ │ @ instruction: 0xf4106b88 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ mcrrvs 11, 11, sl, r9, cr0 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - blge 0xfeb99a44 │ │ │ │ + blge 0xfeb99a28 │ │ │ │ stmdavs r8, {r0, r1, r2, r8, fp, lr} │ │ │ │ submi r9, r8, fp, lsl #18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldcge 4, cr15, [lr, #508]! @ 0x1fc │ │ │ │ - cmppvc r5, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpvc r5, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ tstpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ svclt 0x0000e584 │ │ │ │ - addeq r3, r7, r2, lsl #18 │ │ │ │ + addeq r3, r7, lr, lsl r9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ @ instruction: 0xf47e428d │ │ │ │ vldmdbvs r1!, {d10-d20} │ │ │ │ @ instruction: 0xf4116c09 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ stmdbmi sl, {r4, r7, r8, r9, fp, sp, pc}^ │ │ │ │ stmdbls fp, {r3, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f4048 │ │ │ │ @ instruction: 0xf47f0100 │ │ │ │ @ instruction: 0xf646ada3 │ │ │ │ - vmla.f d20, d0, d1[5] │ │ │ │ + vaddw.s8 q10, q0, d29 │ │ │ │ strb r0, [r9, #-265]! @ 0xfffffef7 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ stmdbge r4, {r5, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fef9e7 │ │ │ │ + @ instruction: 0xf7fef9d9 │ │ │ │ @ instruction: 0xf893bb75 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11d600 │ │ │ │ + blcs 0x11d5e4 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ strt r2, [ip], r1, lsl #6 │ │ │ │ stcvs 13, cr6, [r9], {49} @ 0x31 │ │ │ │ svceq 0x00f0f011 │ │ │ │ - blge 0x1a19ad0 │ │ │ │ + blge 0x1a19ab4 │ │ │ │ stmdavs r8, {r2, r4, r5, r8, fp, lr} │ │ │ │ submi r9, r8, fp, lsl #18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldclge 4, cr15, [r8, #-508]! @ 0xfffffe04 │ │ │ │ - biceq pc, r9, r6, asr #4 │ │ │ │ + orrseq pc, r1, r6, asr #4 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ stmdage r4, {r0, r2, r3, r5, r7, sl, sp, lr, pc} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - stc2 7, cr15, [lr], #-996 @ 0xfffffc1c │ │ │ │ + stc2 7, cr15, [r0], #-996 @ 0xfffffc1c │ │ │ │ @ instruction: 0xf57e0628 │ │ │ │ stmdbge r4, {r4, r6, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fefa61 │ │ │ │ - beq 0xff38b73c │ │ │ │ + @ instruction: 0xf7fefa53 │ │ │ │ + beq 0xff38b720 │ │ │ │ strpl pc, [r0], #961 @ 0x3c1 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r0, #335544323 @ 0x14000003 │ │ │ │ movwls r4, #25379 @ 0x6323 │ │ │ │ andls r0, r4, #7012352 @ 0x6b0000 │ │ │ │ @ instruction: 0xf3c5a904 │ │ │ │ @ instruction: 0xf00312c0 │ │ │ │ @ instruction: 0xf0050310 │ │ │ │ @ instruction: 0x432b050f │ │ │ │ movwls r9, #29189 @ 0x7205 │ │ │ │ - blx 0xff95aa2a │ │ │ │ - bllt 0xd5aa38 │ │ │ │ + blx 0xff5daa0e │ │ │ │ + bllt 0xd5aa1c │ │ │ │ svccs 0x00a0f5b3 │ │ │ │ - blge 0xc19c40 │ │ │ │ + blge 0xc19c24 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ streq r4, [sl], -r6, lsl #8 │ │ │ │ @ instruction: 0xf7f9d423 │ │ │ │ - stmdbge r4, {r0, r1, r2, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fefccf │ │ │ │ + @ instruction: 0xf7fefcc1 │ │ │ │ ldrtmi fp, [r0], -r1, lsr #22 │ │ │ │ - blx 0xf5aa4e │ │ │ │ + blx 0xbdaa32 │ │ │ │ @ instruction: 0xf64ae5d2 │ │ │ │ vaddw.s8 q11, q8, d16 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - blx 0xfea58c96 │ │ │ │ + blx 0xfe9d8c7a │ │ │ │ vqshl.s8 d30, d20, d11 │ │ │ │ vmla.f d19, d16, d0[2] │ │ │ │ mulls r1, r4, r1 │ │ │ │ stmdavs r8, {r1, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf0879500 │ │ │ │ - @ instruction: 0xf7fefbc7 │ │ │ │ + @ instruction: 0xf7fefbc5 │ │ │ │ @ instruction: 0xf7fbbc71 │ │ │ │ - @ instruction: 0xf7feff5f │ │ │ │ + @ instruction: 0xf7feff51 │ │ │ │ @ instruction: 0xf7f9bb05 │ │ │ │ - stmdbge r4, {r0, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fefce9 │ │ │ │ + @ instruction: 0xf7fefcdb │ │ │ │ svclt 0x0000bafd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ vmlal.u , d17, d2[2] │ │ │ │ stmdbcs r2, {r0, r8, sp} │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ sbceq fp, r9, r4, lsl pc │ │ │ │ ldmdbcs r0, {r0, r4, r9, sl, lr} │ │ │ │ andscc sp, r0, r1, lsl r1 │ │ │ │ stmdble r7, {r4, r9, fp, sp} │ │ │ │ @ instruction: 0xf04f2a18 │ │ │ │ svclt 0x00380100 │ │ │ │ - bcc 0x4a5344 │ │ │ │ - bllt 0x11593e0 │ │ │ │ + bcc 0x4a5324 │ │ │ │ + bllt 0x15593c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - cmnpvc r8, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + msrvc SPSR_f, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - teqpeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq R8_fiq, r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subseq pc, r8, r5, asr #12 │ │ │ │ + subeq pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf1d5222c │ │ │ │ svclt 0x0000fff1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x146fbf4 │ │ │ │ + b 0x146fbd4 │ │ │ │ addlt r0, r6, r7, asr #15 │ │ │ │ - b 0x148c7b4 │ │ │ │ + b 0x148c794 │ │ │ │ stmdavs r4!, {r3, r6, r7, fp} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ svclt 0x00080400 │ │ │ │ @ instruction: 0x460446b9 │ │ │ │ ldrtmi fp, [r8], ip, lsl #30 │ │ │ │ strmi r4, [sl], r1, asr #13 │ │ │ │ strcs r4, [r0, #-1558] @ 0xfffff9ea │ │ │ │ @ instruction: 0x463346d4 │ │ │ │ - beq 0x4d8fa0 │ │ │ │ + beq 0x4d8f80 │ │ │ │ ldmdavs sl, {r4, r9, sl, ip, sp} │ │ │ │ ldrdne pc, [r0], -ip │ │ │ │ andls r4, r0, #74 @ 0x4a │ │ │ │ @ instruction: 0xf8dc685a │ │ │ │ subsmi r0, r0, r4 │ │ │ │ - bmi 0x740b94 │ │ │ │ + bmi 0x740b74 │ │ │ │ ldrdne pc, [r8], -ip │ │ │ │ ldrd pc, [r8], -r3 │ │ │ │ ldrdeq pc, [ip], -ip │ │ │ │ ldrsbmi r6, [r8], #-139 @ 0xffffff75 │ │ │ │ movweq lr, #60033 @ 0xea81 │ │ │ │ strbtmi r9, [r9], -r3 │ │ │ │ ldrcc r1, [r0, #-2400] @ 0xfffff6a0 │ │ │ │ @@ -143923,44 +143915,44 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - @ instruction: 0xff6ef20a │ │ │ │ + @ instruction: 0xff7ef20a │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq sl, r3, r8, lsl #15 │ │ │ │ + eorseq sl, r3, r8, ror r7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x146fccc │ │ │ │ + b 0x146fcac │ │ │ │ addlt r0, r6, r7, asr #15 │ │ │ │ - b 0x148c88c │ │ │ │ + b 0x148c86c │ │ │ │ stmdavs r4!, {r3, r6, r7, fp} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ svclt 0x00080400 │ │ │ │ @ instruction: 0x460446b9 │ │ │ │ ldrtmi fp, [r8], ip, lsl #30 │ │ │ │ strmi r4, [sl], r1, asr #13 │ │ │ │ strcs r4, [r0, #-1558] @ 0xfffff9ea │ │ │ │ @ instruction: 0x463346d4 │ │ │ │ - beq 0x4d9078 │ │ │ │ + beq 0x4d9058 │ │ │ │ ldmdavs sl, {r4, r9, sl, ip, sp} │ │ │ │ ldrdne pc, [r0], -ip │ │ │ │ andls r4, r0, #74 @ 0x4a │ │ │ │ @ instruction: 0xf8dc685a │ │ │ │ subsmi r0, r0, r4 │ │ │ │ - bmi 0x740c6c │ │ │ │ + bmi 0x740c4c │ │ │ │ ldrdne pc, [r8], -ip │ │ │ │ ldrd pc, [r8], -r3 │ │ │ │ ldrdeq pc, [ip], -ip │ │ │ │ ldrsbmi r6, [r8], #-139 @ 0xffffff75 │ │ │ │ movweq lr, #60033 @ 0xea81 │ │ │ │ strbtmi r9, [r9], -r3 │ │ │ │ ldrcc r1, [r0, #-2400] @ 0xfffff6a0 │ │ │ │ @@ -143977,65 +143969,65 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - @ instruction: 0xff02f20a │ │ │ │ + @ instruction: 0xff12f20a │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq sl, r3, r8, lsl #15 │ │ │ │ + eorseq sl, r3, r8, ror r7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ - bcs 0x1254f0 │ │ │ │ + bcs 0x1254d0 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0x146e50c │ │ │ │ + b 0x146e4ec │ │ │ │ strmi r0, [r8], r7, asr #15 │ │ │ │ sbcseq fp, r6, r3, lsl pc │ │ │ │ @ instruction: 0x463e46b9 │ │ │ │ strcs r4, [r0], #-1713 @ 0xfffff94f │ │ │ │ tsteq r4, r8, lsl #22 │ │ │ │ ldrcc r1, [r0], #-2344 @ 0xfffff6d8 │ │ │ │ @ instruction: 0xf9bef0c2 │ │ │ │ - blle 0xffe6e248 │ │ │ │ + blle 0xffe6e228 │ │ │ │ adcsmi r1, r7, #168, 18 @ 0x2a0000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xd26124 │ │ │ │ + bne 0xd26104 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, pc, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ - bcs 0x125560 │ │ │ │ + bcs 0x125540 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0x146e57c │ │ │ │ + b 0x146e55c │ │ │ │ strmi r0, [r8], r7, asr #15 │ │ │ │ sbcseq fp, r6, r3, lsl pc │ │ │ │ @ instruction: 0x463e46b9 │ │ │ │ strcs r4, [r0], #-1713 @ 0xfffff94f │ │ │ │ tsteq r4, r8, lsl #22 │ │ │ │ ldrcc r1, [r0], #-2344 @ 0xfffff6d8 │ │ │ │ stc2l 0, cr15, [r6], {194} @ 0xc2 │ │ │ │ - blle 0xffe6e2b8 │ │ │ │ + blle 0xffe6e298 │ │ │ │ adcsmi r1, r7, #168, 18 @ 0x2a0000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xd26194 │ │ │ │ + bne 0xd26174 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, pc, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -144055,49 +144047,49 @@ │ │ │ │ ldcllt 0, cr6, [r0], #268 @ 0x10c │ │ │ │ svclt 0x0000e664 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, fp, ip, lsl #12 │ │ │ │ - blmi 0x92e668 │ │ │ │ + blmi 0x92e648 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ cdpeq 1, 2, cr15, cr0, cr13, {0} │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmib r2, {r0, r1, r2, r5, fp, sp, lr}^ │ │ │ │ stmib sp, {r1, r8, sl, lr}^ │ │ │ │ ldmib r2, {r1, r2, r8, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmdavs r5, {r2, r8, r9, sp}^ │ │ │ │ strvs lr, [r2], #-2512 @ 0xfffff630 │ │ │ │ @ instruction: 0xf85c6802 │ │ │ │ ldrmi r3, [r0], r4, lsl #22 │ │ │ │ - bl 0x16e608 │ │ │ │ - b 0xfe1b7604 │ │ │ │ - b 0x11d658 │ │ │ │ - b 0x145d658 │ │ │ │ - b 0xfe11dd1c │ │ │ │ + bl 0x16e5e8 │ │ │ │ + b 0xfe1b75e4 │ │ │ │ + b 0x11d638 │ │ │ │ + b 0x145d638 │ │ │ │ + b 0xfe11dcfc │ │ │ │ strbmi r0, [r5], -r4, lsl #4 │ │ │ │ ldrtmi r4, [sl], #-1098 @ 0xfffffbb6 │ │ │ │ andle r4, r2, r7, lsr #12 │ │ │ │ @ instruction: 0x461e4634 │ │ │ │ stmib sp, {r0, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmib sp, {r1, r9, sl, ip, sp}^ │ │ │ │ ldmib sp, {fp, sp}^ │ │ │ │ stmib r0, {r1, r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ - blmi 0x225a74 │ │ │ │ - blls 0x2f6ee0 │ │ │ │ + blmi 0x225a54 │ │ │ │ + blls 0x2f6ec0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_svc │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xe61543f0 │ │ │ │ - cdp2 2, 2, cr15, cr2, cr10, {0} │ │ │ │ + cdp2 2, 3, cr15, cr2, cr10, {0} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, fp, r2, lsr #24 │ │ │ │ stmdbhi r0, {r1, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -144107,37 +144099,37 @@ │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf10d680f │ │ │ │ stmdavs r4, {r4, r9, sl, fp}^ │ │ │ │ @ instruction: 0x5602e9d0 │ │ │ │ stmdbhi r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrdgt pc, [r0], -r0 │ │ │ │ stmdaeq r0!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ - blls 0x1db04c │ │ │ │ + blls 0x1db02c │ │ │ │ andeq lr, r4, #548864 @ 0x86000 │ │ │ │ - b 0x146d084 │ │ │ │ + b 0x146d064 │ │ │ │ strbmi r0, [sl], #-436 @ 0xfffffe4c │ │ │ │ - bl 0x12e874 │ │ │ │ + bl 0x12e854 │ │ │ │ strbmi r6, [r6, #764] @ 0x2fc │ │ │ │ @ instruction: 0x0c07eb02 │ │ │ │ andle r4, r2, r7, lsr r6 │ │ │ │ strmi r4, [sp], -lr, lsr #12 │ │ │ │ stmib sp, {r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmib sp, {r1, r8, sl, ip}^ │ │ │ │ ldmib sp, {sl, lr, pc}^ │ │ │ │ stmib r0, {r1, r8, sl, lr}^ │ │ │ │ ldmib sp, {r1, r8, sl, lr}^ │ │ │ │ stmib r0, {r8, sl, lr}^ │ │ │ │ - bmi 0x26e310 │ │ │ │ - bls 0x2f6f58 │ │ │ │ + bmi 0x26e2f0 │ │ │ │ + bls 0x2f6f38 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, R12_usr │ │ │ │ andlt r4, fp, r9, lsl r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vrshl.s8 q7, q3, q13 │ │ │ │ - svclt 0x0000fdd3 │ │ │ │ + svclt 0x0000fde3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, fp, r4, lsr #24 │ │ │ │ stmdbhi r0, {r1, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -144149,91 +144141,91 @@ │ │ │ │ stmdavs r4, {r4, sl, fp}^ │ │ │ │ @ instruction: 0x5602e9d0 │ │ │ │ stmdbhi r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf10d6802 │ │ │ │ @ instruction: 0xf85c0820 │ │ │ │ ldrmi r1, [r6], r4, lsl #22 │ │ │ │ stmdbeq r5, {r2, r9, fp, sp, lr, pc} │ │ │ │ - bl 0xee68c │ │ │ │ - b 0x11b5748 │ │ │ │ - b 0x11d798 │ │ │ │ - b 0x111d7a0 │ │ │ │ - b 0x145d7b0 │ │ │ │ + bl 0xee66c │ │ │ │ + b 0x11b5728 │ │ │ │ + b 0x11d778 │ │ │ │ + b 0x111d780 │ │ │ │ + b 0x145d790 │ │ │ │ strmi r0, [sl], #-2484 @ 0xfffff64c │ │ │ │ ldrtmi r4, [sl], #-1652 @ 0xfffff98c │ │ │ │ andle r4, r2, r7, lsr r6 │ │ │ │ strbmi r4, [sp], -lr, lsr #12 │ │ │ │ stmib sp, {r0, r1, r2, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmib sp, {r1, r8, sl, ip, pc}^ │ │ │ │ ldmib sp, {r9, sl, fp, sp}^ │ │ │ │ stmib r0, {r1, r8, sl, lr}^ │ │ │ │ ldmib sp, {r1, r8, sl, lr}^ │ │ │ │ stmib r0, {r8, sl, lr}^ │ │ │ │ - bmi 0x26e3b8 │ │ │ │ - bls 0x2f7000 │ │ │ │ + bmi 0x26e398 │ │ │ │ + bls 0x2f6fe0 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, R12_usr │ │ │ │ andlt r4, fp, r9, lsl r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vqrshl.s8 q7, q9, q5 │ │ │ │ - svclt 0x0000fd7f │ │ │ │ + svclt 0x0000fd8f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebf41e0 │ │ │ │ + bl 0xfebf41c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ - blmi 0x525fec │ │ │ │ + blmi 0x525fcc │ │ │ │ stmdavs ip, {r0, sl, ip, pc} │ │ │ │ - bmi 0x4ae838 │ │ │ │ + bmi 0x4ae818 │ │ │ │ ldrteq lr, [r4], #2639 @ 0xa4f │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldc 4, cr9, [sp] │ │ │ │ vstr d7, [r0] │ │ │ │ - vldr d7, [pc] @ 0x9d00c │ │ │ │ + vldr d7, [pc] @ 0x9cfec │ │ │ │ vstr d7, [r0, #32] │ │ │ │ ldmdavs sl, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r3, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ vrshl.s8 q7, q3, q5 │ │ │ │ - svclt 0x0000fd53 │ │ │ │ + svclt 0x0000fd63 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4240 │ │ │ │ + bl 0xfebf4220 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0fd8 │ │ │ │ addlt r4, r7, r9, lsl fp │ │ │ │ ldmdavs fp, {r0, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdavs r2, {r8, r9} │ │ │ │ ldmib r4, {r0, r1, r5, r6, fp, sp, lr}^ │ │ │ │ subsmi r5, r3, r2, lsl #8 │ │ │ │ - b 0x147716c │ │ │ │ + b 0x147714c │ │ │ │ movwls r7, #1011 @ 0x3f3 │ │ │ │ stmvs r2, {r0, r2, r4, r6, lr} │ │ │ │ stmiavs r2, {r2, r4, r6, lr}^ │ │ │ │ ldrbvc lr, [r5, #2639]! @ 0xa4f │ │ │ │ subsmi r9, r3, r1, lsl #10 │ │ │ │ ldrbtvc lr, [r4], #2639 @ 0xa4f │ │ │ │ - b 0x1482088 │ │ │ │ + b 0x1482068 │ │ │ │ movwls r7, #13299 @ 0x33f3 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ movwcs lr, #2496 @ 0x9c0 │ │ │ │ ldmdavs sl, {r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r3, lsl #2 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ vrshl.s8 d14, d4, d10 │ │ │ │ - svclt 0x0000fd11 │ │ │ │ + svclt 0x0000fd21 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, sp, r0, lsr ip │ │ │ │ @ instruction: 0xf8d14699 │ │ │ │ @@ -144241,28 +144233,28 @@ │ │ │ │ @ instruction: 0xf04f940b │ │ │ │ @ instruction: 0xf10d0400 │ │ │ │ ldmib r2, {r3, r4, r9, sl, fp}^ │ │ │ │ stmib sp, {r1, r8, sl, lr}^ │ │ │ │ ldmib r2, {r3, r8, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmdavs ip, {r1, r2, r8, r9, sp} │ │ │ │ - bleq 0xad9524 │ │ │ │ + bleq 0xad9504 │ │ │ │ andvc lr, r1, #3424256 @ 0x344000 │ │ │ │ ldm r0, {r0, ip, pc} │ │ │ │ - b 0xfe121284 │ │ │ │ - b 0x145dd1c │ │ │ │ + b 0xfe121264 │ │ │ │ + b 0x145dcfc │ │ │ │ strdmi r2, [r3], -r4 @ │ │ │ │ adcsne lr, r4, r0, lsl #21 │ │ │ │ - b 0xfe0ad258 │ │ │ │ + b 0xfe0ad238 │ │ │ │ ldrmi r6, [r8], #-116 @ 0xffffff8c │ │ │ │ - blcc 0x1db28c │ │ │ │ - b 0x146e178 │ │ │ │ + blcc 0x1db26c │ │ │ │ + b 0x146e158 │ │ │ │ strbmi r0, [r0], #-945 @ 0xfffffc4f │ │ │ │ - b 0x11eeb60 │ │ │ │ - bl 0x9d928 │ │ │ │ + b 0x11eeb40 │ │ │ │ + bl 0x9d908 │ │ │ │ eorsmi r0, r2, ip, lsl #20 │ │ │ │ @ instruction: 0x0c01ea05 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ cmncc r1, #536576 @ 0x83000 │ │ │ │ @ instruction: 0x53b1ea83 │ │ │ │ ldrmi r4, [r3], #-1026 @ 0xfffffbfe │ │ │ │ ldrbmi r4, [lr, #1716] @ 0x6b4 │ │ │ │ @@ -144272,29 +144264,29 @@ │ │ │ │ @ instruction: 0xe7d44654 │ │ │ │ stmib sp, {r0, fp, ip, pc}^ │ │ │ │ stmib sp, {r2, r9, sl, ip, lr}^ │ │ │ │ ldmib sp, {r1, r8, ip, sp}^ │ │ │ │ stmib r0, {r2, r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib r0, {r1, r8, r9, sp}^ │ │ │ │ - blmi 0x265d6c │ │ │ │ - blls 0x3771d8 │ │ │ │ + blmi 0x265d4c │ │ │ │ + blls 0x3771b8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_abt │ │ │ │ andlt r4, sp, r9, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ vqshl.s8 d14, d8, d26 │ │ │ │ - svclt 0x0000fca5 │ │ │ │ + svclt 0x0000fcb5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, pc, ip, lsl #12 │ │ │ │ - blmi 0xaaea08 │ │ │ │ + blmi 0xaae9e8 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr13, {0} │ │ │ │ ldmdaeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x6702e9d4 │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strmi lr, [r0, #-2516] @ 0xfffff62c │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ @@ -144302,15 +144294,15 @@ │ │ │ │ strvs lr, [r6, -sp, asr #19] │ │ │ │ strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ ldmib r0, {r2, r4, r5, r6, r7, r9, sl, lr}^ │ │ │ │ stmvs r5, {r9, sl, lr} │ │ │ │ ldmib r2, {r0, r1, r2, r6, r7, fp, sp, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf85c2308 │ │ │ │ - b 0xfe2045f4 │ │ │ │ + b 0xfe2045d4 │ │ │ │ @ instruction: 0xf85e0206 │ │ │ │ eormi r3, r2, r4, lsl #22 │ │ │ │ strbmi r4, [r0, #106]! @ 0x6a │ │ │ │ ldrmi r4, [sl], #-1099 @ 0xfffffbb5 │ │ │ │ @ instruction: 0x13b4ea4f │ │ │ │ mvnscs lr, #536576 @ 0x83000 │ │ │ │ cmnvs r4, #536576 @ 0x83000 │ │ │ │ @@ -144326,139 +144318,139 @@ │ │ │ │ movwcs lr, #2496 @ 0x9c0 │ │ │ │ ldmdavs sl, {r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, pc, r3, lsl #2 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vqshl.s8 d14, d26, d10 │ │ │ │ - svclt 0x0000fc47 │ │ │ │ + svclt 0x0000fc57 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4450 │ │ │ │ + bl 0xfebf4430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs pc, {r4, r6, r7, r8, r9, sl, fp} @ │ │ │ │ stcmi 0, cr11, [r0], #-540 @ 0xfffffde4 │ │ │ │ ldrdvs lr, [r1, -r0] │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldrbtne lr, [r7], #2639 @ 0xa4f │ │ │ │ - b 0xfe1b7584 │ │ │ │ - blmi 0x72e550 │ │ │ │ + b 0xfe1b7564 │ │ │ │ + blmi 0x72e530 │ │ │ │ ldrbeq lr, [r7], #2692 @ 0xa84 │ │ │ │ strtmi r6, [ip], #-2055 @ 0xfffff7f9 │ │ │ │ - b 0x148228c │ │ │ │ - b 0xfe1ae55c │ │ │ │ - b 0xfe1a2660 │ │ │ │ + b 0x148226c │ │ │ │ + b 0xfe1ae53c │ │ │ │ + b 0xfe1a2640 │ │ │ │ ldrtmi r0, [ip], #-1238 @ 0xfffffb2a │ │ │ │ - b 0x1482290 │ │ │ │ + b 0x1482270 │ │ │ │ + b 0xfe1ae538 │ │ │ │ + b 0xfe1a263c │ │ │ │ + ldrtmi r0, [r4], #-1233 @ 0xfffffb2f │ │ │ │ + b 0x1482284 │ │ │ │ b 0xfe1ae558 │ │ │ │ b 0xfe1a265c │ │ │ │ - ldrtmi r0, [r4], #-1233 @ 0xfffffb2f │ │ │ │ - b 0x14822a4 │ │ │ │ - b 0xfe1ae578 │ │ │ │ - b 0xfe1a267c │ │ │ │ strmi r0, [ip], #-1237 @ 0xfffffb2b │ │ │ │ ldmib sp, {r1, sl, ip, pc}^ │ │ │ │ stmib r0, {r1, r8, sl, lr}^ │ │ │ │ ldmib sp, {r1, r8, sl, lr}^ │ │ │ │ stmib r0, {r8, sl, lr}^ │ │ │ │ ldmdavs r9, {r8, sl, lr} │ │ │ │ subsmi r9, r9, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi sp, [r1], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vqdmulh.s , q13, │ │ │ │ - svclt 0x0000fbfb │ │ │ │ + svclt 0x0000fc0b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf44e8 │ │ │ │ + bl 0xfebf44c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0fd0 │ │ │ │ addlt r4, r7, r5, lsr #18 │ │ │ │ @ instruction: 0x7602e9d2 │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldmdavs r3, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0x2c01e9d4 │ │ │ │ stmdavs r4, {r0, r2, r5, r6, r7, fp, sp, lr} │ │ │ │ stmdavs r4, {r1, r5, sl, lr}^ │ │ │ │ - b 0x146e5a4 │ │ │ │ - b 0xfe1ae6f4 │ │ │ │ - b 0xfe1ae4f8 │ │ │ │ + b 0x146e584 │ │ │ │ + b 0xfe1ae6d4 │ │ │ │ + b 0xfe1ae4d8 │ │ │ │ ldrmi r2, [r4], #-1175 @ 0xfffffb69 │ │ │ │ rscsmi lr, r6, #323584 @ 0x4f000 │ │ │ │ rsbsmi lr, r6, #532480 @ 0x82000 │ │ │ │ - b 0xfe14232c │ │ │ │ + b 0xfe14230c │ │ │ │ stmvs r6, {r1, r2, r4, r7, r9, sp} │ │ │ │ - b 0x146e4bc │ │ │ │ - b 0xfe3b0708 │ │ │ │ + b 0x146e49c │ │ │ │ + b 0xfe3b06e8 │ │ │ │ ldrtmi r4, [r5], #-3188 @ 0xfffff38c │ │ │ │ ldrcs lr, [r4], #2700 @ 0xa8c │ │ │ │ strtmi r6, [ip], #-2246 @ 0xfffff73a │ │ │ │ - b 0x1482350 │ │ │ │ + b 0x1482330 │ │ │ │ andls r4, r1, #1912602624 @ 0x72000000 │ │ │ │ ldrbtmi lr, [r2], #2692 @ 0xa84 │ │ │ │ - b 0xfe1ae420 │ │ │ │ + b 0xfe1ae400 │ │ │ │ ldrmi r2, [sl], #-658 @ 0xfffffd6e │ │ │ │ ldmib sp, {r0, r1, r9, ip, pc}^ │ │ │ │ stmib r0, {r1, r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ - blmi 0x265f6c │ │ │ │ - blls 0x1f73d8 │ │ │ │ + blmi 0x265f4c │ │ │ │ + blls 0x1f73b8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_abt │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vpadd.i8 d11, d26, d9 │ │ │ │ - svclt 0x0000fba5 │ │ │ │ + svclt 0x0000fbb5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ ldrmi r4, [r9], -ip, lsl #13 │ │ │ │ strvs lr, [r2], #-2514 @ 0xfffff62e │ │ │ │ - bvc 0x117b0c │ │ │ │ + bvc 0x117aec │ │ │ │ vfnmacc.f32 s28, s12, s30 │ │ │ │ - b 0x1160670 │ │ │ │ - b 0x142a1b8 │ │ │ │ + b 0x1160650 │ │ │ │ + b 0x142a198 │ │ │ │ @ instruction: 0xf8dc4e84 │ │ │ │ - b 0xfe43d3b0 │ │ │ │ + b 0xfe43d390 │ │ │ │ @ instruction: 0xf8dc0e03 │ │ │ │ - bleq 0xfe9813e8 │ │ │ │ + bleq 0xfe9813c8 │ │ │ │ vldmiami r4, {s28-s106} │ │ │ │ orrmi lr, r6, #274432 @ 0x43000 │ │ │ │ vstmiacc r6, {s28-s103} │ │ │ │ - bleq 0x3d7dd4 │ │ │ │ + bleq 0x3d7db4 │ │ │ │ vstmiapl r6, {s29-s107} │ │ │ │ mrrccs 10, 4, lr, r4, cr12 │ │ │ │ - b 0xfe4375e0 │ │ │ │ - b 0x1460c08 │ │ │ │ - b 0x13b46ec │ │ │ │ - bl 0x828538 │ │ │ │ - b 0xfe360bf0 │ │ │ │ - b 0xfe29e018 │ │ │ │ - b 0x3a0414 │ │ │ │ - b 0xfe3a0408 │ │ │ │ - b 0xfe22041c │ │ │ │ + b 0xfe4375c0 │ │ │ │ + b 0x1460be8 │ │ │ │ + b 0x13b46cc │ │ │ │ + bl 0x828518 │ │ │ │ + b 0xfe360bd0 │ │ │ │ + b 0xfe29dff8 │ │ │ │ + b 0x3a03f4 │ │ │ │ + b 0xfe3a03e8 │ │ │ │ + b 0xfe2203fc │ │ │ │ stmiavs r6, {r3, r9, fp}^ │ │ │ │ movweq lr, #27459 @ 0x6b43 │ │ │ │ @ instruction: 0x0c0eeb1c │ │ │ │ vmlaeq.f32 s28, s19, s14 │ │ │ │ vmlaeq.f32 s28, s8, s28 │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ vmlaeq.f32 s28, s19, s28 │ │ │ │ movweq lr, #60227 @ 0xeb43 │ │ │ │ and lr, r0, #3440640 @ 0x348000 │ │ │ │ andgt pc, r8, r0, asr #17 │ │ │ │ - bl 0x7b572c │ │ │ │ - bl 0x116045c │ │ │ │ - b 0x31e030 │ │ │ │ + bl 0x7b570c │ │ │ │ + bl 0x116043c │ │ │ │ + b 0x31e010 │ │ │ │ andsmi r0, ip, ip, lsl #28 │ │ │ │ addscc lr, ip, #323584 @ 0x4f000 │ │ │ │ - b 0x146d624 │ │ │ │ + b 0x146d604 │ │ │ │ stmdavs r7, {r2, r3, r4, r7, r9, sl, lr} │ │ │ │ strcc lr, [r3], r6, asr #20 │ │ │ │ vmlaeq.f32 s28, s17, s28 │ │ │ │ addmi lr, r3, #270336 @ 0x42000 │ │ │ │ vmoveq.32 d7[0], lr │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ ldrmi lr, [r3, pc, asr #20] │ │ │ │ @@ -144468,67 +144460,67 @@ │ │ │ │ streq lr, [r7], -r6, lsl #21 │ │ │ │ strbpl lr, [ip, pc, asr #20] │ │ │ │ ldrbcs lr, [r3, -r7, asr #20] │ │ │ │ bicpl lr, r3, #323584 @ 0x4f000 │ │ │ │ cmpcs ip, #274432 @ 0x43000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ - bl 0x11b7594 │ │ │ │ - bl 0x51e498 │ │ │ │ - bl 0x119dcbc │ │ │ │ + bl 0x11b7574 │ │ │ │ + bl 0x51e478 │ │ │ │ + bl 0x119dc9c │ │ │ │ stmib r0, {r0, r1, sl}^ │ │ │ │ pop {sl, sp} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ svclt 0x0000bb11 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ ldrmi r4, [r9], -ip, lsl #13 │ │ │ │ strpl lr, [r0], #-2514 @ 0xfffff62e │ │ │ │ @ instruction: 0x7602e9d2 │ │ │ │ ldmdavc r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x115f358 │ │ │ │ - b 0x129e300 │ │ │ │ - b 0xfe2a34c4 │ │ │ │ + b 0x115f338 │ │ │ │ + b 0x129e2e0 │ │ │ │ + b 0xfe2a34a4 │ │ │ │ streq r0, [r2, r3, lsl #16]! │ │ │ │ - b 0x1121148 │ │ │ │ - b 0x115df14 │ │ │ │ + b 0x1121128 │ │ │ │ + b 0x115def4 │ │ │ │ subsmi r1, r3, r5, lsl #6 │ │ │ │ - b 0x111ee70 │ │ │ │ - b 0xfe2a201c │ │ │ │ + b 0x111ee50 │ │ │ │ + b 0xfe2a1ffc │ │ │ │ stmvs r2, {r1, fp} │ │ │ │ @ instruction: 0x9c00e9dc │ │ │ │ stmdaeq r2, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ subvs lr, r4, #323584 @ 0x4f000 │ │ │ │ sbcsne lr, r5, #270336 @ 0x42000 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ andeq lr, r7, #299008 @ 0x49000 │ │ │ │ andeq lr, r5, #8192 @ 0x2000 │ │ │ │ stmdbeq r7, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ stmdbeq r9, {r1, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x1177800 │ │ │ │ - b 0x139e104 │ │ │ │ + bl 0x11777e0 │ │ │ │ + b 0x139e0e4 │ │ │ │ eormi r0, r2, r6, lsl #4 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ stmdaeq r8, {r0, r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0cea42 │ │ │ │ movweq lr, #52035 @ 0xcb43 │ │ │ │ @ instruction: 0x0c08ea05 │ │ │ │ - bvc 0x6d7e54 │ │ │ │ + bvc 0x6d7e34 │ │ │ │ addvc lr, r8, #323584 @ 0x4f000 │ │ │ │ addseq lr, r3, #270336 @ 0x42000 │ │ │ │ - bne 0x197e4c │ │ │ │ - beq 0x157f50 │ │ │ │ + bne 0x197e2c │ │ │ │ + beq 0x157f30 │ │ │ │ ldmdbvc r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x12df398 │ │ │ │ - b 0x1123954 │ │ │ │ + b 0x12df378 │ │ │ │ + b 0x1123934 │ │ │ │ smullvs r0, r3, r8, r2 │ │ │ │ stmdbeq r2, {r0, r3, r7, r9, fp, sp, lr, pc} │ │ │ │ subvs lr, r8, #323584 @ 0x4f000 │ │ │ │ sbcsne lr, r3, #270336 @ 0x42000 │ │ │ │ andhi pc, r8, r0, asr #17 │ │ │ │ - beq 0x157f74 │ │ │ │ + beq 0x157f54 │ │ │ │ andeq lr, r8, #282624 @ 0x45000 │ │ │ │ eorsmi r0, sl, sp, asr r6 │ │ │ │ ldrbne lr, [r8, #2629] @ 0xa45 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stmdbeq r5, {r0, r3, r7, r9, fp, sp, lr, pc} │ │ │ │ streq lr, [r3, #-2628] @ 0xfffff5bc │ │ │ │ eormi r4, r3, r5, lsr r0 │ │ │ │ @@ -144542,48 +144534,48 @@ │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ svclt 0x0000ba95 │ │ │ │ push {r0, r1, r3, r9, sl, lr} │ │ │ │ stmvs r6, {r4, r5, r6, r7, r8, lr} │ │ │ │ stmdavs r2, {r0, r4, r9, sl, lr} │ │ │ │ @ instruction: 0x5700e9d3 │ │ │ │ vnmlaeq.f32 s29, s12, s30 │ │ │ │ - b 0x14778b0 │ │ │ │ - b 0x13a8600 │ │ │ │ - b 0x14385b8 │ │ │ │ - b 0xfe43d0bc │ │ │ │ - b 0x1460de4 │ │ │ │ - b 0x1467604 │ │ │ │ - b 0x12a0708 │ │ │ │ - b 0x13b75d8 │ │ │ │ - b 0xfe3bc8dc │ │ │ │ - b 0x14605e8 │ │ │ │ - b 0x12a3924 │ │ │ │ - b 0xfe3b76dc │ │ │ │ - b 0xfe424920 │ │ │ │ - bl 0x820df8 │ │ │ │ + b 0x1477890 │ │ │ │ + b 0x13a85e0 │ │ │ │ + b 0x1438598 │ │ │ │ + b 0xfe43d09c │ │ │ │ + b 0x1460dc4 │ │ │ │ + b 0x14675e4 │ │ │ │ + b 0x12a06e8 │ │ │ │ + b 0x13b75b8 │ │ │ │ + b 0xfe3bc8bc │ │ │ │ + b 0x14605c8 │ │ │ │ + b 0x12a3904 │ │ │ │ + b 0xfe3b76bc │ │ │ │ + b 0xfe424900 │ │ │ │ + bl 0x820dd8 │ │ │ │ andvs r0, r2, r2, lsl #4 │ │ │ │ - bl 0x11376e8 │ │ │ │ - b 0x145de14 │ │ │ │ + bl 0x11376c8 │ │ │ │ + b 0x145ddf4 │ │ │ │ subvs r0, r2, r5, asr ip │ │ │ │ - b 0x111fe94 │ │ │ │ - b 0x13b5e0c │ │ │ │ - b 0xfe13c910 │ │ │ │ - b 0x1460e28 │ │ │ │ + b 0x111fe74 │ │ │ │ + b 0x13b5dec │ │ │ │ + b 0xfe13c8f0 │ │ │ │ + b 0x1460e08 │ │ │ │ ldmdaeq sl!, {r0, r1, r2, r4, sl, fp, sp}^ │ │ │ │ @ instruction: 0x6c05ea4c │ │ │ │ sbcvc lr, r5, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x0c02ea8c │ │ │ │ - b 0x111fdb4 │ │ │ │ - b 0xfe3b5f2c │ │ │ │ - b 0xfe424970 │ │ │ │ + b 0x111fd94 │ │ │ │ + b 0xfe3b5f0c │ │ │ │ + b 0xfe424950 │ │ │ │ ldmibne r2, {r1, r9} │ │ │ │ - bl 0x1175824 │ │ │ │ + bl 0x1175804 │ │ │ │ sbcvs r0, r3, ip, lsl #6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x125b624 │ │ │ │ + blt 0x125b604 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stmdavs r6, {r0, r2, r3, r9, sl, lr} │ │ │ │ ldmdavs r3, {r0, r3, r4, r9, sl, lr} │ │ │ │ str lr, [r0], #-2517 @ 0xfffff62b │ │ │ │ stmdaeq r6, {r0, r1, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ ldrbmi lr, [lr, pc, asr #20] │ │ │ │ biceq lr, lr, #323584 @ 0x4f000 │ │ │ │ @@ -144593,67 +144585,67 @@ │ │ │ │ strbeq lr, [r4], pc, asr #20 │ │ │ │ bicsmi lr, r4, #323584 @ 0x4f000 │ │ │ │ ldrbvc lr, [lr], -r6, asr #20 │ │ │ │ movtcc lr, #59971 @ 0xea43 │ │ │ │ vfnmane.f32 s28, s28, s30 │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ @ instruction: 0x6e84ea4e │ │ │ │ - b 0xfe177788 │ │ │ │ + b 0xfe177768 │ │ │ │ ldmdavs r4, {r2, r4, r7, r8, r9, ip}^ │ │ │ │ streq lr, [lr, -r7, lsl #21] │ │ │ │ streq lr, [r6], #-2884 @ 0xfffff4bc │ │ │ │ smladeq r8, r7, fp, lr │ │ │ │ movweq lr, #19267 @ 0x4b43 │ │ │ │ movwvc lr, #2496 @ 0x9c0 │ │ │ │ ldmib r5, {r0, r1, r7, fp, sp, lr}^ │ │ │ │ ldmvs r5, {r1, r9, sl, lr} │ │ │ │ ldmvs r3, {r0, r2, r3, r5, r6, r7, fp, ip}^ │ │ │ │ - bl 0x11779a0 │ │ │ │ + bl 0x1177980 │ │ │ │ rsceq r0, r2, r2, lsl #28 │ │ │ │ - b 0x1120a2c │ │ │ │ - b 0x1179ffc │ │ │ │ - b 0xfe12a3c0 │ │ │ │ + b 0x1120a0c │ │ │ │ + b 0x1179fdc │ │ │ │ + b 0xfe12a3a0 │ │ │ │ rscseq r0, r3, r3, lsl #14 │ │ │ │ - b 0x1160a78 │ │ │ │ - b 0x113a404 │ │ │ │ + b 0x1160a58 │ │ │ │ + b 0x113a3e4 │ │ │ │ subsmi r3, r3, r4, asr #4 │ │ │ │ - b 0x111fd44 │ │ │ │ - b 0xfe1760d8 │ │ │ │ + b 0x111fd24 │ │ │ │ + b 0xfe1760b8 │ │ │ │ @ instruction: 0x407a1396 │ │ │ │ addvs r1, r2, r2, asr r9 │ │ │ │ movweq lr, #60227 @ 0xeb43 │ │ │ │ pop {r0, r1, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7ff41f0 │ │ │ │ svclt 0x0000b9ef │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf48e0 │ │ │ │ + bl 0xfebf48c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0fd8 │ │ │ │ - blmi 0xa6ef50 │ │ │ │ + blmi 0xa6ef30 │ │ │ │ ldmdavs r5, {r1, r2, r7, ip, sp, pc}^ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmiavs r6!, {r0, r1, r5, fp, sp, lr}^ │ │ │ │ cmnmi r5, #536576 @ 0x83000 │ │ │ │ - b 0xfe177718 │ │ │ │ + b 0xfe1776f8 │ │ │ │ ldmib r4, {r0, r2, r9, sl, fp}^ │ │ │ │ ldmvs r4, {r0, r8, r9, ip, lr} │ │ │ │ - b 0xfe1f7a58 │ │ │ │ - b 0x146ece4 │ │ │ │ - b 0xfe16e910 │ │ │ │ - b 0xfe1ae4e4 │ │ │ │ + b 0xfe1f7a38 │ │ │ │ + b 0x146ecc4 │ │ │ │ + b 0xfe16e8f0 │ │ │ │ + b 0xfe1ae4c4 │ │ │ │ stmiavs r2, {r1, r2, r3, r4, r5, r6, sl, sp}^ │ │ │ │ streq lr, [lr], #-2692 @ 0xfffff57c │ │ │ │ rsbsmi r9, r2, r0, lsl #8 │ │ │ │ rsbsmi lr, r4, #532480 @ 0x82000 │ │ │ │ - b 0xfe1f7840 │ │ │ │ + b 0xfe1f7820 │ │ │ │ stmvs r4, {r2, r9, sl, fp} │ │ │ │ - b 0x146d8c4 │ │ │ │ - b 0xfe1ae934 │ │ │ │ - b 0xfe1a6938 │ │ │ │ + b 0x146d8a4 │ │ │ │ + b 0xfe1ae914 │ │ │ │ + b 0xfe1a6918 │ │ │ │ strls r0, [r1], #-1038 @ 0xfffffbf2 │ │ │ │ ldrbtcs lr, [r3], #-2639 @ 0xfffff5b1 │ │ │ │ ldrbtmi lr, [r3], #-2692 @ 0xfffff57c │ │ │ │ strls r4, [r2], #-92 @ 0xffffffa4 │ │ │ │ ldrbtcs lr, [r2], #-2639 @ 0xfffff5b1 │ │ │ │ ldrbtmi lr, [r2], #-2692 @ 0xfffff57c │ │ │ │ andls r4, r3, #98 @ 0x62 │ │ │ │ @@ -144663,159 +144655,159 @@ │ │ │ │ movwcs lr, #2496 @ 0x9c0 │ │ │ │ ldmdavs sl, {r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r4, lsl #2 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9a4f20a │ │ │ │ + @ instruction: 0xf9b4f20a │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4994 │ │ │ │ + bl 0xfebf4974 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0fd8 │ │ │ │ addlt r4, r6, sp, lsl r9 │ │ │ │ stmdavs r9, {r1, r2, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ ldrmi r0, [r9], -r0, lsl #2 │ │ │ │ stmiavs ip!, {r0, r1, r3, r5, fp, sp, lr}^ │ │ │ │ vaddvs.f32 s29, s13, s6 │ │ │ │ - b 0xfe1b7b04 │ │ │ │ + b 0xfe1b7ae4 │ │ │ │ stmiavs r3, {r0, r1, r4, r5, r6, sl, sp, lr}^ │ │ │ │ - b 0xfe1ad930 │ │ │ │ - b 0xfe1ae9bc │ │ │ │ - b 0xfe19eac0 │ │ │ │ + b 0xfe1ad910 │ │ │ │ + b 0xfe1ae99c │ │ │ │ + b 0xfe19eaa0 │ │ │ │ strls r6, [r3], #-1214 @ 0xfffffb42 │ │ │ │ strcc lr, [r1], #-2517 @ 0xfffff62b │ │ │ │ ldmdavs r2, {r0, r2, r4, r7, fp, sp, lr}^ │ │ │ │ ldrbtvs lr, [r5], #-2692 @ 0xfffff57c │ │ │ │ cmnvs r2, #536576 @ 0x83000 │ │ │ │ - b 0xfe4377e8 │ │ │ │ + b 0xfe4377c8 │ │ │ │ andvs r0, r2, r2, lsl #4 │ │ │ │ rsbmi r6, r2, r2, lsl #17 │ │ │ │ stmdavs r2, {r1, r9, ip, pc}^ │ │ │ │ subvs r4, r2, sl, asr r0 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ ldmdavs sl, {r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r4, lsl #2 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmdblt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf95ef20a │ │ │ │ + @ instruction: 0xf96ef20a │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4a20 │ │ │ │ + bl 0xfebf4a00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], r0, asr #31 │ │ │ │ - bmi 0xa09a58 │ │ │ │ + bmi 0xa09a38 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ @ instruction: 0x6700e9d0 │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blvc 0x158eb8 │ │ │ │ + blvc 0x158e98 │ │ │ │ ldmib r0, {r1, r3, r6, r7, fp, sp, lr}^ │ │ │ │ stc 4, cr1, [sp, #8] │ │ │ │ vldr d7, [lr, #24] │ │ │ │ vstr d7, [sp] │ │ │ │ eorle r7, r8, #4, 22 @ 0x1000 │ │ │ │ strls r1, [r2], #-669 @ 0xfffffd63 │ │ │ │ eorspl lr, r4, #532480 @ 0x82000 │ │ │ │ - bl 0x3ed990 │ │ │ │ + bl 0x3ed970 │ │ │ │ rsbsmi r0, ip, r5, lsl #11 │ │ │ │ mvnspl lr, pc, asr #20 │ │ │ │ tstls r1, r0, lsl #14 │ │ │ │ - bl 0x1f7d24 │ │ │ │ + bl 0x1f7d04 │ │ │ │ ldrbtmi r0, [r4], #-3590 @ 0xfffff1fa │ │ │ │ andls r4, r3, #570425344 @ 0x22000000 │ │ │ │ strmi lr, [r2, #-2525] @ 0xfffff623 │ │ │ │ strmi lr, [r2, #-2496] @ 0xfffff640 │ │ │ │ strmi lr, [r0, #-2525] @ 0xfffff623 │ │ │ │ strmi lr, [r0, #-2496] @ 0xfffff640 │ │ │ │ ldmdavs r1, {r0, r2, r3, r9, fp, lr} │ │ │ │ subsmi r9, r1, r9, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vmla.i8 d11, d10, d9 │ │ │ │ - @ instruction: 0xf645f915 │ │ │ │ - vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf645f925 │ │ │ │ + vaddw.s8 q8, q0, d24 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmla.i d16, d0, d0[6] │ │ │ │ - blmi 0x15d970 │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ + blmi 0x15d950 │ │ │ │ eorcs pc, r9, #64, 4 │ │ │ │ @ instruction: 0xf922f1d5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - mlaseq r3, r8, r7, sl │ │ │ │ + eorseq sl, r3, r8, lsl #15 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4ad0 │ │ │ │ + bl 0xfebf4ab0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ - blvc 0x158f24 │ │ │ │ + blvc 0x158f04 │ │ │ │ @ instruction: 0xf5b34c25 │ │ │ │ stmiavs lr, {r7, r8, r9, sl, fp, ip, lr}^ │ │ │ │ strls r6, [r9], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - blvc 0x258f24 │ │ │ │ - blvc 0xd8f3c │ │ │ │ + blvc 0x258f04 │ │ │ │ + blvc 0xd8f1c │ │ │ │ ldrdvc lr, [r0, -r0] │ │ │ │ strpl lr, [r2], #-2512 @ 0xfffff630 │ │ │ │ - blvc 0x1d8f34 │ │ │ │ - b 0x14921b0 │ │ │ │ + blvc 0x1d8f14 │ │ │ │ + b 0x1492190 │ │ │ │ strls r2, [r2], #-3747 @ 0xfffff15d │ │ │ │ - bl 0x401d0c │ │ │ │ - b 0xfe21e348 │ │ │ │ + bl 0x401cec │ │ │ │ + b 0xfe21e328 │ │ │ │ ldmdbvs r2, {r2, r4, r5, r9, sl, fp, ip, lr} │ │ │ │ ldrmi r4, [r6], #1082 @ 0x43a │ │ │ │ andeq lr, r5, #68, 20 @ 0x44000 │ │ │ │ eormi r4, ip, sl │ │ │ │ - b 0x146e5ac │ │ │ │ + b 0x146e58c │ │ │ │ ldrbtmi r5, [r2], #-1525 @ 0xfffffa0b │ │ │ │ strls r9, [r1, #-515] @ 0xfffffdfd │ │ │ │ strmi lr, [r2, #-2525] @ 0xfffff623 │ │ │ │ strmi lr, [r2, #-2496] @ 0xfffff640 │ │ │ │ strmi lr, [r0, #-2525] @ 0xfffff623 │ │ │ │ strmi lr, [r0, #-2496] @ 0xfffff640 │ │ │ │ ldmdavs r1, {r0, r2, r3, r9, fp, lr} │ │ │ │ subsmi r9, r1, r9, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vadd.i8 d11, d26, d31 │ │ │ │ - @ instruction: 0xf645f8bb │ │ │ │ - vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf645f8cb │ │ │ │ + vaddw.s8 q8, q0, d24 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmla.i d16, d0, d0[6] │ │ │ │ - blmi 0x15da24 │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ + blmi 0x15da04 │ │ │ │ eorcs pc, r9, #64, 4 │ │ │ │ @ instruction: 0xf8c8f1d5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - mlaseq r3, r8, r7, sl │ │ │ │ + eorseq sl, r3, r8, lsl #15 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4b84 │ │ │ │ + bl 0xfebf4b64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ - blvc 0x158fd8 │ │ │ │ + blvc 0x158fb8 │ │ │ │ @ instruction: 0xf5b34c26 │ │ │ │ stmiavs lr, {r7, r8, r9, sl, fp, ip, lr}^ │ │ │ │ strls r6, [r9], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - blvc 0x258fd8 │ │ │ │ - blvc 0xd8ff0 │ │ │ │ + blvc 0x258fb8 │ │ │ │ + blvc 0xd8fd0 │ │ │ │ @ instruction: 0x5700e9d0 │ │ │ │ strne lr, [r2], #-2512 @ 0xfffff630 │ │ │ │ - blvc 0x1d8fe8 │ │ │ │ - b 0x149226c │ │ │ │ - b 0xfe1a9448 │ │ │ │ + blvc 0x1d8fc8 │ │ │ │ + b 0x149224c │ │ │ │ + b 0xfe1a9428 │ │ │ │ strls r0, [r2], #-513 @ 0xfffffdff │ │ │ │ - bl 0x3edbac │ │ │ │ - b 0x1461400 │ │ │ │ + bl 0x3edb8c │ │ │ │ + b 0x14613e0 │ │ │ │ tstls r1, r1, ror r1 │ │ │ │ @ instruction: 0xf8de9700 │ │ │ │ ldrtmi r4, [r4], #-16 │ │ │ │ strtmi r4, [r2], #-1068 @ 0xfffffbd4 │ │ │ │ mvnscc lr, pc, asr #20 │ │ │ │ mvnspl lr, r1, lsl #21 │ │ │ │ andls r4, r3, #74 @ 0x4a │ │ │ │ @@ -144826,122 +144818,122 @@ │ │ │ │ ldmdavs r1, {r0, r2, r3, r9, fp, lr} │ │ │ │ subsmi r9, r1, r9, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vtst.8 , q5, │ │ │ │ - @ instruction: 0xf645f85f │ │ │ │ - vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf645f86f │ │ │ │ + vaddw.s8 q8, q0, d24 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmla.i d16, d0, d0[6] │ │ │ │ - blmi 0x15dadc │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ + blmi 0x15dabc │ │ │ │ eorcs pc, r9, #64, 4 │ │ │ │ @ instruction: 0xf86cf1d5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - mlaseq r3, r8, r7, sl │ │ │ │ + eorseq sl, r3, r8, lsl #15 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4c3c │ │ │ │ + bl 0xfebf4c1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ - blvc 0x159090 │ │ │ │ + blvc 0x159070 │ │ │ │ @ instruction: 0xf5b34c27 │ │ │ │ stmiavs pc, {r7, r8, r9, sl, fp, ip, lr}^ @ │ │ │ │ strls r6, [r9], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - blvc 0x259090 │ │ │ │ - blvc 0xd90a8 │ │ │ │ + blvc 0x259070 │ │ │ │ + blvc 0xd9088 │ │ │ │ strvs lr, [r0], #-2512 @ 0xfffff630 │ │ │ │ strne lr, [r2, #-2512] @ 0xfffff630 │ │ │ │ - blvc 0x1d90a0 │ │ │ │ - b 0x1492328 │ │ │ │ + blvc 0x1d9080 │ │ │ │ + b 0x1492308 │ │ │ │ strls r2, [r2, #-3747] @ 0xfffff15d │ │ │ │ - bl 0x402a78 │ │ │ │ + bl 0x402a58 │ │ │ │ ldmdbvs r2, {r1, r2, r3, r7, r9} │ │ │ │ vmlaeq.f64 d14, d7, d2 │ │ │ │ andeq lr, r4, #528384 @ 0x81000 │ │ │ │ ldrtmi r4, [r6], #42 @ 0x2a │ │ │ │ - b 0x146dc14 │ │ │ │ + b 0x146dbf4 │ │ │ │ ldrbtmi r3, [r2], #-369 @ 0xfffffe8f │ │ │ │ - b 0x1481e98 │ │ │ │ - b 0xfe0ea260 │ │ │ │ + b 0x1481e78 │ │ │ │ + b 0xfe0ea240 │ │ │ │ strdmi r5, [sl], #-18 @ 0xffffffee │ │ │ │ ldmib sp, {r0, r1, r9, ip, pc}^ │ │ │ │ stmib r0, {r1, r8, sl, lr}^ │ │ │ │ ldmib sp, {r1, r8, sl, lr}^ │ │ │ │ stmib r0, {r8, sl, lr}^ │ │ │ │ - bmi 0x42eeb0 │ │ │ │ - bls 0x2f7af8 │ │ │ │ + bmi 0x42ee90 │ │ │ │ + bls 0x2f7ad8 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, SP_usr │ │ │ │ andlt r4, fp, r9, lsl r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x00f6f7fe │ │ │ │ - @ instruction: 0xf802f20a │ │ │ │ - teqpeq r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf812f20a │ │ │ │ + msreq R8_fiq, r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbeq pc, r8, r5, asr #12 │ │ │ │ + subseq pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ @ instruction: 0xf1d52229 │ │ │ │ svclt 0x0000f80f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - mlaseq r3, r8, r7, sl │ │ │ │ + eorseq sl, r3, r8, lsl #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ vmov.i32 q10, #48127 @ 0x0000bbff │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ sbcslt fp, fp, #143 @ 0x8f │ │ │ │ strls r6, [sp], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ streq pc, [r1], #-259 @ 0xfffffefd │ │ │ │ - bvc 0xffedb45c │ │ │ │ - bvc 0x9b660 │ │ │ │ - b 0x146f334 │ │ │ │ + bvc 0xffedb43c │ │ │ │ + bvc 0x9b640 │ │ │ │ + b 0x146f314 │ │ │ │ svclt 0x001504c4 │ │ │ │ strtmi r0, [r3], r8, ror #1 │ │ │ │ strtmi r4, [r0], -r3, lsl #13 │ │ │ │ - cdpne 2, 6, cr15, cr4, cr13, {2} │ │ │ │ + cdpne 2, 5, cr15, cr4, cr13, {2} │ │ │ │ cdpeq 2, 3, cr15, cr4, cr0, {6} │ │ │ │ andlt lr, r1, sp, asr #19 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ - beq 0x1989f0 │ │ │ │ + beq 0x1989d0 │ │ │ │ stmdbeq r8, {r0, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r8, {r1, r8, ip, sp, lr, pc} │ │ │ │ streq pc, [r8, #-259] @ 0xfffffefd │ │ │ │ strls r4, [r3], #-1691 @ 0xfffff965 │ │ │ │ - blvc 0x1591b8 │ │ │ │ + blvc 0x159198 │ │ │ │ stceq 1, cr15, [r0], #-52 @ 0xffffffcc │ │ │ │ tstcs r0, r4, lsl #24 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - blvc 0x2591a0 │ │ │ │ - blvc 0x158fd4 │ │ │ │ - blvc 0x1d91a8 │ │ │ │ - blvc 0x1591d0 │ │ │ │ - blvc 0x3591b0 │ │ │ │ - blvc 0x158fe0 │ │ │ │ - blvc 0x2d91b8 │ │ │ │ + blvc 0x259180 │ │ │ │ + blvc 0x158fb4 │ │ │ │ + blvc 0x1d9188 │ │ │ │ + blvc 0x1591b0 │ │ │ │ + blvc 0x359190 │ │ │ │ + blvc 0x158fc0 │ │ │ │ + blvc 0x2d9198 │ │ │ │ tstcc r1, fp, lsl #12 │ │ │ │ movwcc r1, #15514 @ 0x3c9a │ │ │ │ andeq pc, r3, #2 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bl 0x3e7fa8 │ │ │ │ - bl 0x3de5a4 │ │ │ │ + bl 0x3e7f88 │ │ │ │ + bl 0x3de584 │ │ │ │ ldmdbvs r2, {r0, r1, r7, r8, r9} │ │ │ │ - b 0xfe178010 │ │ │ │ + b 0xfe177ff0 │ │ │ │ @ instruction: 0xf0010302 │ │ │ │ - bl 0x3de3b8 │ │ │ │ + bl 0x3de398 │ │ │ │ ldmdbvs r2, {r1, r7, r9} │ │ │ │ andeq lr, r3, #532480 @ 0x82000 │ │ │ │ - blcc 0x1dbd28 │ │ │ │ + blcc 0x1dbd08 │ │ │ │ andeq lr, r3, #532480 @ 0x82000 │ │ │ │ - b 0x1477c4c │ │ │ │ + b 0x1477c2c │ │ │ │ @ instruction: 0xf81e6012 │ │ │ │ sbcslt r8, r0, #0 │ │ │ │ andeq pc, r0, lr, lsl r8 @ │ │ │ │ andvs lr, r8, r0, asr #20 │ │ │ │ stmdacs r7, {r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ andmi pc, r7, #134217731 @ 0x8000003 │ │ │ │ andhi pc, r8, lr, lsl r8 @ │ │ │ │ @@ -144949,24 +144941,24 @@ │ │ │ │ stmdacs r8, {r6, r9, fp, sp, lr, pc} │ │ │ │ andmi lr, r2, #72, 20 @ 0x48000 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ @ instruction: 0x73b2ea83 │ │ │ │ @ instruction: 0x53b2ea83 │ │ │ │ @ instruction: 0x33b2ea83 │ │ │ │ teqcs r2, #536576 @ 0x83000 │ │ │ │ - blcc 0x1dbd10 │ │ │ │ + blcc 0x1dbcf0 │ │ │ │ ldc 1, cr13, [sp, #768] @ 0x300 │ │ │ │ strtmi r6, [fp], -r4, lsl #22 │ │ │ │ - blvc 0x259280 │ │ │ │ + blvc 0x259260 │ │ │ │ @ instruction: 0xf8dd3510 │ │ │ │ ldrcc r8, [r0, -r0] │ │ │ │ ldrcc r9, [r0], -r1, lsl #20 │ │ │ │ - blvs 0x259030 │ │ │ │ + blvs 0x259010 │ │ │ │ ldmdbeq r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - blvc 0xd9230 │ │ │ │ + blvc 0xd9210 │ │ │ │ movweq lr, #23306 @ 0x5b0a │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldcle 2, cr4, [r3], {154} @ 0x9a │ │ │ │ streq lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ strmi r4, [r3], #-1627 @ 0xfffff9a5 │ │ │ │ stmdble r7, {r2, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ @@ -144977,109 +144969,109 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, pc, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff30f209 │ │ │ │ + @ instruction: 0xff40f209 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2, #-876] @ 0xfffffc94 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ mrrcmi 0, 8, fp, r5, cr15 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ - bvc 0xffedb5d8 │ │ │ │ - bvc 0x9b7dc │ │ │ │ + bvc 0xffedb5b8 │ │ │ │ + bvc 0x9b7bc │ │ │ │ strls r6, [sp], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ strbeq lr, [r3], #2639 @ 0xa4f │ │ │ │ rsceq fp, fp, r5, lsl pc │ │ │ │ ldrmi r4, [fp], r3, lsr #13 │ │ │ │ vmax.s8 d20, d13, d19 │ │ │ │ - vqrdmlah.s d17, d0, d0[5] │ │ │ │ + vmov.i8 , #4 @ 0x04 │ │ │ │ stmib sp, {r2, r4, r5, r9, sl, fp}^ │ │ │ │ strmi fp, [pc], -r1, lsl #6 │ │ │ │ - bl 0xfeb2f520 │ │ │ │ + bl 0xfeb2f500 │ │ │ │ @ instruction: 0xf1010a00 │ │ │ │ @ instruction: 0xf1020908 │ │ │ │ @ instruction: 0xf1000808 │ │ │ │ strmi r0, [r3], r8, lsl #10 │ │ │ │ ldc 4, cr9, [r9, #-12] │ │ │ │ @ instruction: 0xf10d7b02 │ │ │ │ stcge 12, cr0, [r4], {32} │ │ │ │ strls r2, [r0, -r0, lsl #2] │ │ │ │ - blvc 0x1d9320 │ │ │ │ - blvc 0x15934c │ │ │ │ - blvc 0x259328 │ │ │ │ - blvc 0x159350 │ │ │ │ - blvc 0x359330 │ │ │ │ - blvc 0x159160 │ │ │ │ - blvc 0x2d9338 │ │ │ │ + blvc 0x1d9300 │ │ │ │ + blvc 0x15932c │ │ │ │ + blvc 0x259308 │ │ │ │ + blvc 0x159330 │ │ │ │ + blvc 0x359310 │ │ │ │ + blvc 0x159140 │ │ │ │ + blvc 0x2d9318 │ │ │ │ tstcc r1, fp, lsl #12 │ │ │ │ movwcc r1, #15514 @ 0x3c9a │ │ │ │ andeq pc, r3, #2 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bl 0x3e8128 │ │ │ │ - bl 0x3de724 │ │ │ │ + bl 0x3e8108 │ │ │ │ + bl 0x3de704 │ │ │ │ ldmdbvs r2, {r0, r1, r7, r8, r9} │ │ │ │ - b 0xfe138190 │ │ │ │ + b 0xfe138170 │ │ │ │ @ instruction: 0xf0010203 │ │ │ │ - bl 0x3de938 │ │ │ │ + bl 0x3de918 │ │ │ │ ldmdbvs fp, {r0, r1, r7, r8, r9} │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ - blcs 0x1dbea8 │ │ │ │ + blcs 0x1dbe88 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ - b 0x1477dc8 │ │ │ │ + b 0x1477da8 │ │ │ │ @ instruction: 0xf81e6013 │ │ │ │ sbcslt r7, r8, #0 │ │ │ │ andeq pc, r0, lr, lsl r8 @ │ │ │ │ andvs lr, r7, r0, asr #20 │ │ │ │ strcs pc, [r7, -r3, asr #7] │ │ │ │ movwmi pc, #29635 @ 0x73c3 @ │ │ │ │ andvc pc, r7, lr, lsl r8 @ │ │ │ │ andcc pc, r3, lr, lsl r8 @ │ │ │ │ strcs lr, [r7, -r0, asr #20] │ │ │ │ movwmi lr, #14919 @ 0x3a47 │ │ │ │ andeq lr, r3, #532480 @ 0x82000 │ │ │ │ rscsmi lr, r3, #532480 @ 0x82000 │ │ │ │ rsbscs lr, r3, #532480 @ 0x82000 │ │ │ │ - blcs 0x1dbe88 │ │ │ │ + blcs 0x1dbe68 │ │ │ │ strtmi sp, [fp], -r4, asr #3 │ │ │ │ - blvc 0x2593f4 │ │ │ │ - blvs 0x1d93f8 │ │ │ │ + blvc 0x2593d4 │ │ │ │ + blvs 0x1d93d8 │ │ │ │ svcls 0x00003510 │ │ │ │ @ instruction: 0xf1093610 │ │ │ │ @ instruction: 0xf1080910 │ │ │ │ stc 8, cr0, [r5, #-64] @ 0xffffffc0 │ │ │ │ - bl 0x3389b0 │ │ │ │ + bl 0x338990 │ │ │ │ stc 2, cr0, [r3, #20] │ │ │ │ ldrcc r7, [r0, -r0, lsl #22] │ │ │ │ addsmi r9, r3, #1024 @ 0x400 │ │ │ │ ldmib sp, {r0, r3, r4, r7, sl, fp, ip, lr, pc}^ │ │ │ │ ldrbmi r3, [r8], -r2, lsl #8 │ │ │ │ addsmi r4, ip, #24, 8 @ 0x18000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x7679b8 │ │ │ │ + bne 0x767998 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, r4, #12713984 @ 0xc20000 │ │ │ │ - blmi 0x3141ac │ │ │ │ - blls 0x3f7e30 │ │ │ │ + blmi 0x31418c │ │ │ │ + blls 0x3f7e10 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrecps.f32 q4, , q8 │ │ │ │ - svclt 0x0000fe75 │ │ │ │ + svclt 0x0000fe85 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ sbcslt r2, ip, #2, 26 @ 0x80 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ stceq 1, cr15, [r8], {162} @ 0xa2 │ │ │ │ @@ -145088,86 +145080,86 @@ │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ qadd16mi fp, pc, r2 @ │ │ │ │ strtmi r4, [r5], -r7, lsr #12 │ │ │ │ ldmib ip, {r0, r1, r2, r3, sl, lr}^ │ │ │ │ @ instruction: 0xf10c6a02 │ │ │ │ ldmib r1, {r3, sl, fp}^ │ │ │ │ tstcc r8, r0, lsl #16 │ │ │ │ - b 0x145dff4 │ │ │ │ - b 0x111eb58 │ │ │ │ - b 0x117a99c │ │ │ │ - b 0xfe13ad90 │ │ │ │ + b 0x145dfd4 │ │ │ │ + b 0x111eb38 │ │ │ │ + b 0x117a97c │ │ │ │ + b 0xfe13ad70 │ │ │ │ @ instruction: 0xf84e0209 │ │ │ │ - b 0xfe169a60 │ │ │ │ + b 0xfe169a40 │ │ │ │ adcsmi r0, r9, #8, 6 @ 0x20000000 │ │ │ │ andcc pc, r4, lr, asr #17 │ │ │ │ strtmi sp, [r8], #-487 @ 0xfffffe19 │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr}^ │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebf5078 │ │ │ │ + bl 0xfebf5058 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ @ instruction: 0xf8d35380 │ │ │ │ svceq 0x00e443e4 │ │ │ │ @ instruction: 0x4605d01d │ │ │ │ @ instruction: 0xdd112901 │ │ │ │ orrpl pc, sp, #20971520 @ 0x1400000 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ - blcs 0xacebc │ │ │ │ + blcs 0xace9c │ │ │ │ @ instruction: 0xf505da03 │ │ │ │ stclvc 5, cr5, [fp], #516 @ 0x204 │ │ │ │ @ instruction: 0x462009dc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - ldc2 7, cr15, [r6, #692] @ 0x2b4 │ │ │ │ + stc2 7, cr15, [r6, #692]! @ 0x2b4 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ orrpl pc, r1, #20971520 @ 0x1400000 │ │ │ │ - blcs 0xb7f30 │ │ │ │ + blcs 0xb7f10 │ │ │ │ strcs sp, [r0], #-3044 @ 0xfffff41c │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebf50e0 │ │ │ │ + bl 0xfebf50c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r4], {240} @ 0xf0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ strcs pc, [r9], #-866 @ 0xfffffc9e │ │ │ │ strne pc, [r7], #-867 @ 0xfffffc9d │ │ │ │ - cdp2 7, 9, cr15, cr6, cr7, {5} │ │ │ │ - b 0x11c8b0c │ │ │ │ + cdp2 7, 10, cr15, cr6, cr7, {5} │ │ │ │ + b 0x11c8aec │ │ │ │ strls r0, [r4], #-1088 @ 0xfffffbc0 │ │ │ │ muleq r3, r3, r8 │ │ │ │ andeq lr, r3, r5, lsl #17 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf5124 │ │ │ │ + bl 0xfebf5104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vsubw.s8 , q8, d24 │ │ │ │ + vrsra.s64 d23, d8, #64 │ │ │ │ @ instruction: 0xf64d0333 │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ andls r0, r0, sp, lsr #2 │ │ │ │ submi pc, sp, #64, 4 │ │ │ │ - blx 0x105a5be │ │ │ │ + blx 0x105a59e │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [ip], #556 @ 0x22c │ │ │ │ stmdavs r4!, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9409 │ │ │ │ @@ -145179,37 +145171,37 @@ │ │ │ │ @ instruction: 0xf0002d1a │ │ │ │ stccs 1, cr8, [r2, #-420]! @ 0xfffffe5c │ │ │ │ andhi pc, lr, #0, 4 │ │ │ │ vadd.f32 d18, d0, d15 │ │ │ │ @ instruction: 0xf1a58212 │ │ │ │ movwcs r0, #4624 @ 0x1210 │ │ │ │ vorr.i32 d18, #5 @ 0x00000005 │ │ │ │ - blx 0x15e3b4 │ │ │ │ + blx 0x15e394 │ │ │ │ andsmi pc, r1, r2, lsl #4 │ │ │ │ @ instruction: 0xf012b949 │ │ │ │ @ instruction: 0xf0400f6a │ │ │ │ @ instruction: 0xf412819b │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf0002303 │ │ │ │ cmncc fp, #-2147483585 @ 0x8000003f │ │ │ │ sbceq lr, r3, #4, 22 @ 0x1000 │ │ │ │ eorsls pc, r3, r4, asr r8 @ │ │ │ │ ldrdge pc, [r4], -r2 │ │ │ │ @ instruction: 0xf5044620 │ │ │ │ @ instruction: 0xf7ad5780 │ │ │ │ - strtmi pc, [sl], -r9, lsl #26 │ │ │ │ + @ instruction: 0x462afd19 │ │ │ │ strbmi r9, [r8], -r5, lsl #2 │ │ │ │ @ instruction: 0xf7b04651 │ │ │ │ - strtmi pc, [sl], -r1, ror #30 │ │ │ │ + qsub16mi pc, sl, r1 @ │ │ │ │ ldrbmi r4, [r1], -r0, lsl #13 │ │ │ │ @ instruction: 0xf7b04648 │ │ │ │ - @ instruction: 0xf008ff79 │ │ │ │ - b 0xa9ebf4 │ │ │ │ + @ instruction: 0xf008ff89 │ │ │ │ + b 0xa9ebd4 │ │ │ │ @ instruction: 0xf00b0b00 │ │ │ │ - b 0x1360bfc │ │ │ │ + b 0x1360bdc │ │ │ │ @ instruction: 0xf8d73b03 │ │ │ │ @ instruction: 0x071b339c │ │ │ │ rscshi pc, r9, r0, asr #32 │ │ │ │ movcc pc, #14090240 @ 0xd70000 │ │ │ │ svcvs 0x0070f013 │ │ │ │ tstphi fp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d42e00 │ │ │ │ @@ -145229,32 +145221,32 @@ │ │ │ │ vst4.8 {d29-d32}, [pc], r7 │ │ │ │ @ instruction: 0xf6cc5200 │ │ │ │ andsmi r0, r1, #0, 4 │ │ │ │ vst4. {d11[0],d12[0],d13[0],d14[0]}, [fp :256], r8 │ │ │ │ ldreq r7, [r8, -r0, lsl #23] │ │ │ │ cdpcs 0, 0, cr13, cr0, cr8, {0} │ │ │ │ andscs fp, r0, #20, 30 @ 0x50 │ │ │ │ - b 0x526880 │ │ │ │ + b 0x526860 │ │ │ │ svclt 0x00180f0e │ │ │ │ - blvc 0xdb294 │ │ │ │ + blvc 0xdb274 │ │ │ │ @ instruction: 0x23bcf8d7 │ │ │ │ andle r0, r3, r7, lsl r7 │ │ │ │ svclt 0x00480648 │ │ │ │ - blmi 0xfe0da2a4 │ │ │ │ + blmi 0xfe0da284 │ │ │ │ ldrdeq pc, [r8, #-132] @ 0xffffff7c │ │ │ │ strne pc, [r0, r0, lsl #8] │ │ │ │ - strle r0, [pc], #-514 @ 0x9e084 │ │ │ │ + strle r0, [pc], #-514 @ 0x9e064 │ │ │ │ andseq pc, r2, #1073741865 @ 0x40000029 │ │ │ │ stmdale fp, {r0, r1, r9, fp, sp} │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ strdeq r0, [r4], -r6 │ │ │ │ strdeq r0, [r4], -r6 │ │ │ │ @ instruction: 0x23a8f8d4 │ │ │ │ strle r0, [r1, #-274] @ 0xfffffeee │ │ │ │ - blmi 0xfe0db2d0 │ │ │ │ + blmi 0xfe0db2b0 │ │ │ │ cmnle r0, r0, lsl #30 │ │ │ │ rsble r2, r4, r1, lsl #28 │ │ │ │ svcvs 0x0060f413 │ │ │ │ mcrcs 0, 0, sp, cr2, cr3, {1} │ │ │ │ rscshi pc, sp, r0, asr #6 │ │ │ │ vst1.8 {d18-d21}, [pc], r0 │ │ │ │ andmi r6, sl, r0, lsl #6 │ │ │ │ @@ -145267,28 +145259,28 @@ │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf01e816a │ │ │ │ rsbsle r0, r8, r0, asr #31 │ │ │ │ orrscs pc, r0, #-1962934272 @ 0x8b000000 │ │ │ │ svcmi 0x0080f41b │ │ │ │ @ instruction: 0x469bbf18 │ │ │ │ cmpphi r5, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x12db324 │ │ │ │ + blcs 0x12db304 │ │ │ │ svcmi 0x0080f41b │ │ │ │ teqphi pc, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ strmi lr, [fp, -fp, lsl #21] │ │ │ │ strmi pc, [r0, -r7] │ │ │ │ - bleq 0x398b28 │ │ │ │ + bleq 0x398b08 │ │ │ │ ldrbmi r4, [r1], -r8, asr #12 │ │ │ │ @ instruction: 0xf7b0462a │ │ │ │ - vacgt.f32 , q8, │ │ │ │ + vpmin.f32 d31, d0, d13 │ │ │ │ @ instruction: 0xf8d44b11 │ │ │ │ ldrbeq r3, [fp, -r0, lsl #30] │ │ │ │ @ instruction: 0xf41bd503 │ │ │ │ @ instruction: 0xf0400f80 │ │ │ │ - blls 0x17e4b4 │ │ │ │ + blls 0x17e494 │ │ │ │ stmib sp, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ strtmi r3, [fp], -r6, lsl #22 │ │ │ │ stmdbgt r3, {r2, r9, fp, ip, pc} │ │ │ │ andeq lr, r3, sp, lsl #17 │ │ │ │ strtmi r9, [r1], -r2, lsl #16 │ │ │ │ mcr2 7, 6, pc, cr10, cr15, {7} @ │ │ │ │ ldmdavs sl, {r0, r6, r8, r9, fp, lr} │ │ │ │ @@ -145296,18 +145288,18 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cmpphi r8, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ andlt r9, fp, r2, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x18212c │ │ │ │ + bls 0x18210c │ │ │ │ vst3. {d2[0],d3[0],d4[0]}, [r2], r1 │ │ │ │ andls r6, r3, #0, 4 │ │ │ │ - bls 0x2127e0 │ │ │ │ + bls 0x2127c0 │ │ │ │ addvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ vst4.32 {d8-d11}, [r3], ip │ │ │ │ tstmi r3, #96, 6 @ 0x80000001 │ │ │ │ @ instruction: 0xf504d0c7 │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ @@ -145318,48 +145310,48 @@ │ │ │ │ svcmi 0x0080f41b │ │ │ │ @ instruction: 0xf1b8d0aa │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf1400180 │ │ │ │ @ instruction: 0xf50480e0 │ │ │ │ ldrbmi r5, [pc], -sp, lsl #7 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ - blcs 0xad1e4 │ │ │ │ + blcs 0xad1c4 │ │ │ │ addshi pc, sp, r0, asr #5 │ │ │ │ svcvs 0x0080f41e │ │ │ │ addshi pc, lr, r0 │ │ │ │ - blmi 0xda5f0 │ │ │ │ + blmi 0xda5d0 │ │ │ │ ldrbteq lr, [fp], #-1946 @ 0xfffff866 │ │ │ │ ssatmi fp, #28, r8, asr #30 │ │ │ │ @ instruction: 0xf504d590 │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ - ble 0xffbe8dec │ │ │ │ + ble 0xffbe8dcc │ │ │ │ ldrtmi lr, [r1], -r9, lsl #1 │ │ │ │ @ instruction: 0xf7ad4620 │ │ │ │ - blls 0x1dd214 │ │ │ │ + blls 0x1dd234 │ │ │ │ cmnle sp, r0, lsl #22 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf00080b1 │ │ │ │ - b 0xfe35e214 │ │ │ │ + b 0xfe35e1f4 │ │ │ │ @ instruction: 0xf8d70080 │ │ │ │ @ instruction: 0xf00033a0 │ │ │ │ - b 0xfe09e244 │ │ │ │ + b 0xfe09e224 │ │ │ │ @ instruction: 0xf0130b0b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ @ instruction: 0x4631aef5 │ │ │ │ @ instruction: 0xf7ad4620 │ │ │ │ - @ instruction: 0xf8d4fbf1 │ │ │ │ + @ instruction: 0xf8d4fc01 │ │ │ │ vqsub.u32 d18, d0, d16 │ │ │ │ @ instruction: 0xf0025b15 │ │ │ │ stmdacs r0, {r0, r8, r9} │ │ │ │ - blcs 0xd23e8 │ │ │ │ - b 0xfe39282c │ │ │ │ + blcs 0xd23c8 │ │ │ │ + b 0xfe39280c │ │ │ │ @ instruction: 0xf8d75282 │ │ │ │ vst2.32 {d3-d6}, [r2 :128], r0 │ │ │ │ - b 0xfe11ea48 │ │ │ │ + b 0xfe11ea28 │ │ │ │ ldrb r0, [sp], fp, lsl #22 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ orreq pc, r0, #13697024 @ 0xd10000 │ │ │ │ ldmdbpl ip!, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq pc!, {r6, r7, r9, ip, sp, lr, pc}^ @ │ │ │ │ orrcs pc, r4, #13697024 @ 0xd10000 │ │ │ │ ldrsbcc lr, [lr, #145] @ 0x91 │ │ │ │ @@ -145372,24 +145364,24 @@ │ │ │ │ vst1.8 {d9-d10}, [r2], r5 │ │ │ │ @ instruction: 0xf5b26240 │ │ │ │ @ instruction: 0xf47f6f40 │ │ │ │ tstlt pc, fp, lsl #30 │ │ │ │ vst3.32 {d9[0],d10[0],d11[0]}, [r2], r3 │ │ │ │ andls r6, r3, #0, 4 │ │ │ │ @ instruction: 0xf47f2e01 │ │ │ │ - bls 0x209ec0 │ │ │ │ - blpl 0xda4cc │ │ │ │ + bls 0x209ea0 │ │ │ │ + blpl 0xda4ac │ │ │ │ msrvs SPSR_, #50331648 @ 0x3000000 │ │ │ │ andpl pc, r0, #33554432 @ 0x2000000 │ │ │ │ cmple r8, r0, lsl #20 │ │ │ │ @ instruction: 0xf43f431a │ │ │ │ @ instruction: 0xf504af34 │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ - ble 0x1a8ec0 │ │ │ │ + ble 0x1a8ea0 │ │ │ │ @ instruction: 0x33b8f8d4 │ │ │ │ @ instruction: 0xf57f015f │ │ │ │ cdpcs 15, 0, cr10, cr0, cr13, {3} │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf44fbf14 │ │ │ │ vst2.8 {d22-d25}, [pc], r0 │ │ │ │ ldrbt r6, [r0], r0, lsl #7 │ │ │ │ @@ -145404,43 +145396,43 @@ │ │ │ │ stcle 0, cr2, [r2], {0} │ │ │ │ @ instruction: 0xf8d4e77f │ │ │ │ ldrheq r3, [sl, #-56] @ 0xffffffc8 │ │ │ │ svcge 0x005ef53f │ │ │ │ @ instruction: 0xe6fd46bb │ │ │ │ ldrtmi r2, [r1], -r1, lsl #4 │ │ │ │ movwls r4, #13856 @ 0x3620 │ │ │ │ - blx 0x1edc1d2 │ │ │ │ + blx 0xfe2dc1b2 │ │ │ │ @ instruction: 0xf0009b03 │ │ │ │ vhadd.u32 d16, d0, d15 │ │ │ │ cmnlt fp, fp, lsl fp │ │ │ │ andne lr, r0, fp, lsl #21 │ │ │ │ rscseq pc, r0, r0 │ │ │ │ - bleq 0x398d34 │ │ │ │ + bleq 0x398d14 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ ldc2 7, cr15, [sl, #1020] @ 0x3fc │ │ │ │ andeq pc, r1, r0, lsl #1 │ │ │ │ - bleq 0xfe0db570 │ │ │ │ - blvc 0x7db0c8 │ │ │ │ + bleq 0xfe0db550 │ │ │ │ + blvc 0x7db0a8 │ │ │ │ eorscs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ movcc pc, #14090240 @ 0xd70000 │ │ │ │ addpl lr, r2, #569344 @ 0x8b000 │ │ │ │ andeq pc, r0, #33554432 @ 0x2000000 │ │ │ │ - bleq 0x398d64 │ │ │ │ - blcs 0xd7cb0 │ │ │ │ + bleq 0x398d44 │ │ │ │ + blcs 0xd7c90 │ │ │ │ ldrb sp, [sl], r7, lsr #3 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blx 0xfe3dc222 │ │ │ │ - blne 0x29b0f0 │ │ │ │ + blx 0xfe7dc202 │ │ │ │ + blne 0x29b0d0 │ │ │ │ strb r9, [r8, -r4, lsl #16] │ │ │ │ @ instruction: 0xf01e469b │ │ │ │ @ instruction: 0xf43f0fc0 │ │ │ │ @ instruction: 0xf504af1c │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ - ble 0x6e8f8c │ │ │ │ + ble 0x6e8f6c │ │ │ │ @ instruction: 0x33b8f8d4 │ │ │ │ strle r0, [r2, #-345] @ 0xfffffea7 │ │ │ │ svcvs 0x0080f41e │ │ │ │ @ instruction: 0x465fd116 │ │ │ │ @ instruction: 0xe6b546bb │ │ │ │ movteq pc, #421 @ 0x1a5 @ │ │ │ │ svclt 0x00982b07 │ │ │ │ @@ -145452,36 +145444,36 @@ │ │ │ │ @ instruction: 0xe69fd4db │ │ │ │ svcvs 0x0080f41e │ │ │ │ mcrge 4, 5, pc, cr2, cr15, {1} @ │ │ │ │ strcs pc, [r0, -fp, asr #8] │ │ │ │ vst4.16 {d14[0],d15[0],d16[0],d17[0]}, [fp], r0 │ │ │ │ @ instruction: 0xf41b2390 │ │ │ │ bicle r4, sp, r0, lsl #31 │ │ │ │ - blcs 0x12db608 │ │ │ │ + blcs 0x12db5e8 │ │ │ │ svcmi 0x0080f41b │ │ │ │ str sp, [sp], r9, asr #3 │ │ │ │ - blx 0x1ddac0e │ │ │ │ + blx 0xfe1dabee │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf55f0 │ │ │ │ + bl 0xfebf55d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], r0, ror #31 │ │ │ │ strmi fp, [r5], -r4, lsl #1 │ │ │ │ @ instruction: 0xf8dc4922 │ │ │ │ stmdavs r9, {r3, r5, r7, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ cdpls 1, 0, cr0, cr8, cr0, {0} │ │ │ │ streq r9, [r4], -r9, lsl #18 │ │ │ │ @ instruction: 0xf8dcd42d │ │ │ │ streq r0, [r0, #344] @ 0x158 │ │ │ │ @ instruction: 0xf50cd42b │ │ │ │ stmvs r4, {r0, r2, r3, r7, ip, lr} │ │ │ │ svclt 0x00a82c00 │ │ │ │ - ble 0x12742c │ │ │ │ + ble 0x12740c │ │ │ │ strbvs pc, [r0], #964 @ 0x3c4 @ │ │ │ │ - b 0xfe10b0c0 │ │ │ │ + b 0xfe10b0a0 │ │ │ │ strls r2, [r8], -r4, lsl #9 │ │ │ │ strvs pc, [r0], #1028 @ 0x404 │ │ │ │ stmdbge r8, {r2, r3, r6, lr} │ │ │ │ stmdbgt r3, {r0, r3, sl, ip, pc} │ │ │ │ andeq lr, r3, sp, lsl #17 │ │ │ │ strtmi r4, [r8], -r1, ror #12 │ │ │ │ stc2l 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ @@ -145495,18 +145487,18 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf441bd70 │ │ │ │ @ instruction: 0xf0467180 │ │ │ │ ldrb r0, [r0, r8, lsl #12] │ │ │ │ @ instruction: 0x43b8f8dc │ │ │ │ streq pc, [r1], #-4 │ │ │ │ vaba.s8 q7, , │ │ │ │ - svclt 0x0000fb25 │ │ │ │ + svclt 0x0000fb35 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5694 │ │ │ │ + bl 0xfebf5674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ pkhtbmi r0, ip, r0, asr #31 │ │ │ │ @ instruction: 0xf50c4605 │ │ │ │ stmdbmi r6!, {r0, r2, r3, r7, sl, ip, lr} │ │ │ │ ldrcc fp, [r0], #-135 @ 0xffffff79 │ │ │ │ mrrcvs 8, 13, pc, r8, cr12 @ │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ @@ -145515,93 +145507,93 @@ │ │ │ │ stc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ addeq lr, r6, ip, lsl #22 │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf8542101 │ │ │ │ @ instruction: 0xf01e4c04 │ │ │ │ @ instruction: 0xf8d06f80 │ │ │ │ vmull.u8 , d7, d12 │ │ │ │ - b 0x145e7d8 │ │ │ │ + b 0x145e7b8 │ │ │ │ andle r2, r4, r0, lsl #1 │ │ │ │ svceq 0x0002f013 │ │ │ │ @ instruction: 0xf081d124 │ │ │ │ vaddw.u8 q8, q2, d2 │ │ │ │ andls r0, r2, r0, asr #29 │ │ │ │ svclt 0x000c2e00 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr14, {0} │ │ │ │ orrne lr, lr, r1, lsl #21 │ │ │ │ stmdbge r2, {r0, r1, r8, ip, pc} │ │ │ │ stm sp, {r0, r1, r8, fp, lr, pc} │ │ │ │ strbtmi r0, [r1], -r3 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - blmi 0x39e2c4 │ │ │ │ - blls 0x1f857c │ │ │ │ + blmi 0x39e2a4 │ │ │ │ + blls 0x1f855c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldrble r0, [sl], #1407 @ 0x57f │ │ │ │ smlabbeq r2, r1, r0, pc @ │ │ │ │ vaba.s8 q7, , │ │ │ │ - svclt 0x0000facb │ │ │ │ + svclt 0x0000fadb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strpl pc, [sp], r1, lsl #10 │ │ │ │ - blmi 0x17affbc │ │ │ │ + blmi 0x17aff9c │ │ │ │ ldrcc fp, [r0], -r9, lsl #1 │ │ │ │ @ instruction: 0xf856460c │ │ │ │ strmi r5, [r7], -r8, lsl #24 │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ vsubw.u8 q8, , d0 │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf891d160 │ │ │ │ - blcs 0xaaaac │ │ │ │ + blcs 0xaaa8c │ │ │ │ @ instruction: 0xf8d1d157 │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x49f204 │ │ │ │ + blcc 0x49f1e4 │ │ │ │ svclt 0x008f2b0a │ │ │ │ vrshl.s8 d18, d1, d10 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ - bl 0x11ee64 │ │ │ │ + vrshr.s64 d23, d8, #64 │ │ │ │ + bl 0x11ee44 │ │ │ │ svclt 0x00980283 │ │ │ │ @ instruction: 0x462968d5 │ │ │ │ @ instruction: 0xf7b04620 │ │ │ │ - @ instruction: 0xf856fc4f │ │ │ │ + @ instruction: 0xf856fc5f │ │ │ │ vmull.u8 , d1, d8 │ │ │ │ - b 0x18768b0 │ │ │ │ - blx 0x187e0f8 │ │ │ │ + b 0x1876890 │ │ │ │ + blx 0x187e0d8 │ │ │ │ svclt 0x0008fc80 │ │ │ │ bicne lr, ip, #323584 @ 0x4f000 │ │ │ │ strmi sp, [r3], -pc │ │ │ │ @ instruction: 0xf8d4b168 │ │ │ │ vst2.32 {d3-d6}, [r3 :256], r8 │ │ │ │ - bcs 0xb6fcc │ │ │ │ + bcs 0xb6fac │ │ │ │ @ instruction: 0xf003d142 │ │ │ │ tstmi r6, #1048576 @ 0x100000 │ │ │ │ vmov.i32 , #159 @ 0x0000009f │ │ │ │ - blcs 0xbb3dc │ │ │ │ + blcs 0xbb3bc │ │ │ │ @ instruction: 0xf894d163 │ │ │ │ vorr.i32 q11, #234 @ 0x000000ea │ │ │ │ rscseq r1, r6, #0, 12 │ │ │ │ @ instruction: 0xf8d4b91d │ │ │ │ @ instruction: 0x07d22230 │ │ │ │ stmdbge r4, {r1, r4, r5, sl, ip, lr, pc} │ │ │ │ movwvs lr, #18893 @ 0x49cd │ │ │ │ strbmi r4, [fp], -r2, asr #12 │ │ │ │ stm sp, {r0, r1, r8, fp, lr, pc} │ │ │ │ strtmi r0, [r1], -r3 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ - blmi 0xc9e1c8 │ │ │ │ - blls 0x278678 │ │ │ │ + blmi 0xc9e1a8 │ │ │ │ + blls 0x278658 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r5, r0, lsl #6 │ │ │ │ andlt r4, r9, r8, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -145624,80 +145616,80 @@ │ │ │ │ subeq sp, r9, r7, lsr #10 │ │ │ │ @ instruction: 0xf504d5bf │ │ │ │ @ instruction: 0xf8d25280 │ │ │ │ @ instruction: 0xf4122398 │ │ │ │ @ instruction: 0xd1b86f60 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7ff9303 │ │ │ │ - blls 0x19d658 │ │ │ │ + blls 0x19d638 │ │ │ │ lslsle r2, r0, #16 │ │ │ │ movwvs pc, #1155 @ 0x483 @ │ │ │ │ vabdl.u8 q15, d19, d29 │ │ │ │ bicseq r4, fp, r0, lsl #7 │ │ │ │ @ instruction: 0xf1bce79f │ │ │ │ adcle r0, r6, r0, lsl #30 │ │ │ │ @ instruction: 0xf504e7ec │ │ │ │ @ instruction: 0xf8d35380 │ │ │ │ vst2.32 {d3-d6}, [r3 :64], r8 │ │ │ │ tstmi r3, #96, 6 @ 0x80000001 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ bicseq r2, fp, r0, lsl #6 │ │ │ │ cmpeq r2, #37486592 @ 0x23c0000 │ │ │ │ bfi sp, r7, #11, #19 │ │ │ │ - blx 0x1daeec │ │ │ │ + blx 0x5daecc │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ addpl pc, sp, #0, 10 │ │ │ │ andscc r4, r0, #3145728 @ 0x300000 │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ ldrdle r0, [sl], -r0 @ │ │ │ │ strle r0, [r7], #-274 @ 0xfffffeee │ │ │ │ @ instruction: 0x03b8f8d3 │ │ │ │ @ instruction: 0xf00043c0 │ │ │ │ andcs r0, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5900 │ │ │ │ + bl 0xfebf58e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fd0 │ │ │ │ - blmi 0xef4140 │ │ │ │ + blmi 0xef4120 │ │ │ │ ldrcc fp, [r0], -r7, lsl #1 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf8564604 │ │ │ │ vmull.u8 , d5, d8 │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf890d14a │ │ │ │ - blcs 0xaac5c │ │ │ │ + blcs 0xaac3c │ │ │ │ @ instruction: 0xf8d0d13e │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x49f3b4 │ │ │ │ + blcc 0x49f394 │ │ │ │ svclt 0x008f2b0a │ │ │ │ vrshl.s8 d18, d1, d10 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ - bl 0x11f014 │ │ │ │ + vrshr.s64 d23, d8, #64 │ │ │ │ + bl 0x11eff4 │ │ │ │ svclt 0x00980283 │ │ │ │ @ instruction: 0x462968d5 │ │ │ │ @ instruction: 0xf7b04620 │ │ │ │ - qsaxmi pc, r9, r5 @ │ │ │ │ + strtmi pc, [r9], -r5, ror #30 │ │ │ │ strtmi r4, [r0], -r7, lsl #12 │ │ │ │ - @ instruction: 0xff84f7b0 │ │ │ │ + @ instruction: 0xff94f7b0 │ │ │ │ @ instruction: 0x314cf894 │ │ │ │ @ instruction: 0xf856bbc3 │ │ │ │ cdpge 12, 0, cr3, cr3, cr8, {0} │ │ │ │ @ instruction: 0x4621463a │ │ │ │ svcvc 0x0000f413 │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ @ instruction: 0xf7ffd01d │ │ │ │ @ instruction: 0xf504fe87 │ │ │ │ - blmi 0x77ba24 │ │ │ │ + blmi 0x77ba04 │ │ │ │ muleq r3, r6, r8 │ │ │ │ andeq lr, r3, r4, lsl #17 │ │ │ │ - blls 0x1f87f8 │ │ │ │ + blls 0x1f87d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1280300 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @@ -145711,80 +145703,80 @@ │ │ │ │ orreq lr, r3, #0, 22 │ │ │ │ stcpl 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ @ instruction: 0xf00543ed │ │ │ │ ldr r0, [sl, r1, lsl #10]! │ │ │ │ andls sl, r0, r3, lsl #28 │ │ │ │ @ instruction: 0x462a463b │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xfecdc7e6 │ │ │ │ + blx 0xfecdc7c6 │ │ │ │ vabd.s8 q7, , │ │ │ │ - svclt 0x0000f971 │ │ │ │ + svclt 0x0000f981 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf59fc │ │ │ │ + bl 0xfebf59dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xc22784 │ │ │ │ + blmi 0xc22764 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf3c5689d │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf890d13d │ │ │ │ - bllt 0xfeb6ad54 │ │ │ │ + bllt 0xfeb6ad34 │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x32d470 │ │ │ │ + blcs 0x32d450 │ │ │ │ strcs fp, [r1, #-3983] @ 0xfffff071 │ │ │ │ - adcvc pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ + addsvc pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldmvs r5, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - mrc2 7, 6, pc, cr10, cr0, {5} │ │ │ │ + mcr2 7, 7, pc, cr10, cr0, {5} @ │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7b04620 │ │ │ │ - strtmi pc, [r1], -r9, lsl #30 │ │ │ │ + qadd16mi pc, r1, r9 @ │ │ │ │ strtvc pc, [r8], #1284 @ 0x504 │ │ │ │ ldrtmi r4, [r2], -r3, lsl #12 │ │ │ │ @ instruction: 0xf7ff4668 │ │ │ │ - blmi 0x61e0b4 │ │ │ │ + blmi 0x61e094 │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ andeq lr, r3, r4, lsl #17 │ │ │ │ - blls 0x1788dc │ │ │ │ + blls 0x1788bc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle ip, r0, lsl #6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrdpl pc, [r8, #-128] @ 0xffffff80 │ │ │ │ streq pc, [r1, #965] @ 0x3c5 │ │ │ │ @ instruction: 0xf8d0e7d4 │ │ │ │ - blcs 0xad9a0 │ │ │ │ + blcs 0xad980 │ │ │ │ @ instruction: 0xf8d0d1d0 │ │ │ │ - bl 0xada08 │ │ │ │ + bl 0xad9e8 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ mvnmi r5, #4, 24 @ 0x400 │ │ │ │ streq pc, [r1, #-5] │ │ │ │ vabd.s8 q7, , q3 │ │ │ │ - svclt 0x0000f90b │ │ │ │ + svclt 0x0000f91b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5ac8 │ │ │ │ + bl 0xfebf5aa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x662850 │ │ │ │ + blmi 0x662830 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7b00300 │ │ │ │ - strtmi pc, [r9], -pc, lsl #29 │ │ │ │ + @ instruction: 0x4629fe9f │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ - mrc2 7, 5, pc, cr14, cr0, {5} │ │ │ │ + mcr2 7, 6, pc, cr14, cr0, {5} @ │ │ │ │ @ instruction: 0xf5044621 │ │ │ │ strmi r7, [r3], -r8, lsr #9 │ │ │ │ @ instruction: 0x46684632 │ │ │ │ stc2l 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ stm r4, {r8} │ │ │ │ ldmdavs sl, {r0, r1} │ │ │ │ @@ -145792,78 +145784,78 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , , q8 │ │ │ │ - svclt 0x0000f8d3 │ │ │ │ + svclt 0x0000f8e3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5b38 │ │ │ │ + bl 0xfebf5b18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xc228c0 │ │ │ │ + blmi 0xc228a0 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf3c5689d │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf890d13d │ │ │ │ - bllt 0xfeb6ae90 │ │ │ │ + bllt 0xfeb6ae70 │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x32d5ac │ │ │ │ + blcs 0x32d58c │ │ │ │ strcs fp, [r1, #-3983] @ 0xfffff071 │ │ │ │ - adcvc pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ + addsvc pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldmvs r5, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - mrc2 7, 1, pc, cr12, cr0, {5} │ │ │ │ + mcr2 7, 2, pc, cr12, cr0, {5} @ │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7b04620 │ │ │ │ - strtmi pc, [r1], -fp, ror #28 │ │ │ │ + @ instruction: 0x4621fe7b │ │ │ │ strtvc pc, [r8], #1284 @ 0x504 │ │ │ │ ldrtmi r4, [r2], -r3, lsl #12 │ │ │ │ @ instruction: 0xf7ff4668 │ │ │ │ - blmi 0x61e0e0 │ │ │ │ + blmi 0x61e0c0 │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ andeq lr, r3, r4, lsl #17 │ │ │ │ - blls 0x178a18 │ │ │ │ + blls 0x1789f8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle ip, r0, lsl #6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrdpl pc, [r8, #-128] @ 0xffffff80 │ │ │ │ streq pc, [r1, #965] @ 0x3c5 │ │ │ │ @ instruction: 0xf8d0e7d4 │ │ │ │ - blcs 0xadadc │ │ │ │ + blcs 0xadabc │ │ │ │ @ instruction: 0xf8d0d1d0 │ │ │ │ - bl 0xadb44 │ │ │ │ + bl 0xadb24 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ mvnmi r5, #4, 24 @ 0x400 │ │ │ │ streq pc, [r1, #-5] │ │ │ │ vabd.s8 q7, , q3 │ │ │ │ - svclt 0x0000f86d │ │ │ │ + svclt 0x0000f87d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5c04 │ │ │ │ + bl 0xfebf5be4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x66298c │ │ │ │ + blmi 0x66296c │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7b00300 │ │ │ │ - @ instruction: 0x4629fdf1 │ │ │ │ + strtmi pc, [r9], -r1, lsl #28 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ - mcr2 7, 1, pc, cr0, cr0, {5} @ │ │ │ │ + mrc2 7, 1, pc, cr0, cr0, {5} │ │ │ │ @ instruction: 0xf5044621 │ │ │ │ strmi r7, [r3], -r8, lsr #9 │ │ │ │ @ instruction: 0x46684632 │ │ │ │ stc2 7, cr15, [r4, #1020] @ 0x3fc │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ stm r4, {r8} │ │ │ │ ldmdavs sl, {r0, r1} │ │ │ │ @@ -145871,130 +145863,130 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , , q8 │ │ │ │ - svclt 0x0000f835 │ │ │ │ + svclt 0x0000f845 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5c74 │ │ │ │ + bl 0xfebf5c54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x6a29bc │ │ │ │ + blmi 0x6a299c │ │ │ │ strmi fp, [r4], -r7, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ cdpge 3, 0, cr0, cr2, cr0, {0} │ │ │ │ - ldc2 7, cr15, [r8, #704]! @ 0x2c0 │ │ │ │ + stc2l 7, cr15, [r8, #704] @ 0x2c0 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7b04620 │ │ │ │ - strtmi pc, [r1], -r7, ror #27 │ │ │ │ + @ instruction: 0x4621fdf7 │ │ │ │ strtvc pc, [r8], #1284 @ 0x504 │ │ │ │ @ instruction: 0x462a463b │ │ │ │ ldrtmi r9, [r0], -r0 │ │ │ │ - blx 0x145caa8 │ │ │ │ + blx 0x145ca88 │ │ │ │ ldm r6, {r0, r1, r3, r8, r9, fp, lr} │ │ │ │ stm r4, {r0, r1} │ │ │ │ ldmdavs sl, {r0, r1} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmla.f32 , q12, q8 │ │ │ │ - svclt 0x0000fffb │ │ │ │ + vmla.f32 , , q8 │ │ │ │ + svclt 0x0000f80b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svclt 0x00004770 │ │ │ │ ldc2 11, cr15, [r2], #-64 @ 0xffffffc0 @ │ │ │ │ andgt pc, r2, r0, lsl fp @ │ │ │ │ vpadd.i d15, d3, d1 │ │ │ │ tstpcs r3, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x4c12ea4f │ │ │ │ - blx 0x88bf08 │ │ │ │ + blx 0x88bee8 │ │ │ │ stceq 14, cr15, [r0], {128} @ 0x80 │ │ │ │ - blx 0xfe8cb55a │ │ │ │ - blx 0xffc21b46 │ │ │ │ + blx 0xfe8cb53a │ │ │ │ + blx 0xffc21b26 │ │ │ │ stceq 12, cr0, [sl], {2} │ │ │ │ vnmlami.f32 s28, s6, s30 │ │ │ │ stc2 10, cr15, [r1], {31} @ │ │ │ │ - blx 0xfe94b592 │ │ │ │ - blx 0xffba6362 │ │ │ │ + blx 0xfe94b572 │ │ │ │ + blx 0xffba6342 │ │ │ │ andcs r1, r0, #3, 28 @ 0x30 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ sbclt fp, r0, #212, 4 @ 0x4000000d │ │ │ │ @ instruction: 0x0c04ebb0 │ │ │ │ stmdbne r0, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ strcs pc, [r7], #-962 @ 0xfffffc3e │ │ │ │ @ instruction: 0xf1c0bf48 │ │ │ │ vmull.u8 q8, d14, d0 │ │ │ │ - blne 0x1e6b74 │ │ │ │ + blne 0x1e6b54 │ │ │ │ stmdbne r0, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ strmi pc, [r7], #-962 @ 0xfffffc3e │ │ │ │ submi fp, r5, #72, 30 @ 0x120 │ │ │ │ andmi pc, r7, lr, asr #7 │ │ │ │ - blne 0x1efe1c │ │ │ │ + blne 0x1efdfc │ │ │ │ stmdbne r0, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ vnmlavs.f32 s28, s28, s30 │ │ │ │ andsvs lr, r2, #323584 @ 0x4f000 │ │ │ │ submi fp, r5, #72, 30 @ 0x120 │ │ │ │ streq lr, [r2], #-3006 @ 0xfffff442 │ │ │ │ andeq lr, r5, ip, lsl #22 │ │ │ │ ldrmi fp, [r6], #3912 @ 0xf48 │ │ │ │ stc2 10, cr15, [r3], {95} @ 0x5f @ │ │ │ │ svclt 0x0048b2ca │ │ │ │ streq pc, [r0], #-462 @ 0xfffffe32 │ │ │ │ - bl 0xfed2fc18 │ │ │ │ + bl 0xfed2fbf8 │ │ │ │ svclt 0x0048040c │ │ │ │ vmls.i q10, , d2[4] │ │ │ │ svclt 0x00482c07 │ │ │ │ vmov.i32 q10, #37888 @ 0x00009400 │ │ │ │ strtmi r2, [r0], #-519 @ 0xfffffdf9 │ │ │ │ streq lr, [ip], #-2994 @ 0xfffff44e │ │ │ │ strbtmi fp, [r2], #-3912 @ 0xfffff0b8 │ │ │ │ stcmi 3, cr15, [r7], {195} @ 0xc3 │ │ │ │ subsmi fp, r4, #72, 30 @ 0x120 │ │ │ │ andmi pc, r7, #67108867 @ 0x4000003 │ │ │ │ - bl 0xfed2fc44 │ │ │ │ - b 0x145fbf8 │ │ │ │ + bl 0xfed2fc24 │ │ │ │ + b 0x145fbd8 │ │ │ │ svclt 0x00486111 │ │ │ │ - b 0x146fd58 │ │ │ │ + b 0x146fd38 │ │ │ │ svclt 0x00486313 │ │ │ │ - bne 0xff32f528 │ │ │ │ + bne 0xff32f508 │ │ │ │ svclt 0x00444420 │ │ │ │ submi r1, sl, #13172736 @ 0xc90000 │ │ │ │ bfine r4, r0, (invalid: 8:1) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ - blx 0x88c034 │ │ │ │ + blx 0x88c014 │ │ │ │ addslt pc, r4, #128, 28 @ 0x800 │ │ │ │ @ instruction: 0x0c04ebbe │ │ │ │ andsmi lr, r0, pc, asr #20 │ │ │ │ strtmi fp, [r6], #3912 @ 0xf48 │ │ │ │ andsmi lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf1cebf48 │ │ │ │ - bne 0xfe1a1c10 │ │ │ │ + bne 0xfe1a1bf0 │ │ │ │ stmne r0, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ svclt 0x0048b28a │ │ │ │ stceq 2, cr4, [r9], {68} @ 0x44 │ │ │ │ andeq lr, r4, ip, lsl #22 │ │ │ │ stc2 10, cr15, [r3], {31} @ │ │ │ │ streq lr, [ip], #-2994 @ 0xfffff44e │ │ │ │ tstmi r3, #323584 @ 0x4f000 │ │ │ │ strbtmi fp, [r2], #-3908 @ 0xfffff0bc │ │ │ │ - bne 0xff32f584 │ │ │ │ + bne 0xff32f564 │ │ │ │ stmiane r9, {r3, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ svclt 0x00484420 │ │ │ │ ldrmi r4, [r0], #-586 @ 0xfffffdb6 │ │ │ │ andcs r1, r0, #50593792 @ 0x3040000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldc2 11, cr15, [r3], #-68 @ 0xffffffbc @ │ │ │ │ @@ -146015,80 +146007,80 @@ │ │ │ │ tstmi r1, ip, asr #20 │ │ │ │ andeq pc, pc, pc, ror #6 │ │ │ │ andsmi lr, r3, r0, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stc2 10, cr15, [r0], {31} @ │ │ │ │ - blx 0x88c0a8 │ │ │ │ + blx 0x88c088 │ │ │ │ stceq 14, cr15, [r0], {130} @ 0x82 │ │ │ │ - blx 0xfeba1cfa │ │ │ │ - blx 0xfe8d24ee │ │ │ │ + blx 0xfeba1cda │ │ │ │ + blx 0xfe8d24ce │ │ │ │ addlt r0, sl, #536870912 @ 0x20000000 │ │ │ │ - blx 0x861ce0 │ │ │ │ - b 0x13ddef0 │ │ │ │ - blx 0x86ecc4 │ │ │ │ + blx 0x861cc0 │ │ │ │ + b 0x13dded0 │ │ │ │ + blx 0x86eca4 │ │ │ │ ldceq 12, cr15, [fp], {131} @ 0x83 │ │ │ │ @ instruction: 0x2c0cfba2 │ │ │ │ movwne pc, #15265 @ 0x3ba1 @ │ │ │ │ - b 0x114b71c │ │ │ │ + b 0x114b6fc │ │ │ │ andcs r4, r0, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ stc2 10, cr15, [r0], {31} @ │ │ │ │ - b 0x148c0ec │ │ │ │ + b 0x148c0cc │ │ │ │ ldceq 14, cr4, [r0], {16} │ │ │ │ - blx 0xfec4b73e │ │ │ │ - blx 0xfebd6cfa │ │ │ │ + blx 0xfec4b71e │ │ │ │ + blx 0xfebd6cda │ │ │ │ stceq 2, cr12, [sl], {2} │ │ │ │ vhsub.u32 d27, d31, d9 │ │ │ │ - b 0x1422540 │ │ │ │ - b 0x146ed78 │ │ │ │ + b 0x1422520 │ │ │ │ + b 0x146ed58 │ │ │ │ addslt r4, fp, #4864 @ 0x1300 │ │ │ │ @ instruction: 0x2c0cfba2 │ │ │ │ movwne pc, #15265 @ 0x3ba1 @ │ │ │ │ andeq pc, pc, #-1140850687 @ 0xbc000001 │ │ │ │ tstmi r1, r2, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dce9e │ │ │ │ - blx 0x4f075e │ │ │ │ - blx 0x4db1fe │ │ │ │ - blx 0x4a31fe │ │ │ │ + blx 0x1dce7e │ │ │ │ + blx 0x4f073e │ │ │ │ + blx 0x4db1de │ │ │ │ + blx 0x4a31de │ │ │ │ tstcs r0, r2 │ │ │ │ andeq pc, r3, ip, lsl fp @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0x148c18c │ │ │ │ - blx 0x871d94 │ │ │ │ + b 0x148c16c │ │ │ │ + blx 0x871d74 │ │ │ │ ldceq 14, cr15, [r9], {129} @ 0x81 │ │ │ │ stceq 2, cr11, [r0], {132} @ 0x84 │ │ │ │ - blx 0x10b7ca │ │ │ │ + blx 0x10b7aa │ │ │ │ addslt pc, r1, #12, 24 @ 0xc00 │ │ │ │ - blx 0xe1dae │ │ │ │ + blx 0xe1d8e │ │ │ │ tstcs r0, r4, lsl #24 │ │ │ │ andgt pc, r0, r2, lsl #22 │ │ │ │ andeq pc, lr, r3, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ - blls 0x135f84 │ │ │ │ - ldrbteq pc, [pc], #2 @ 0x9ed88 @ │ │ │ │ + blls 0x135f64 │ │ │ │ + ldrbteq pc, [pc], #2 @ 0x9ed68 @ │ │ │ │ cdpmi 3, 0, cr15, cr7, cr2, {6} │ │ │ │ andseq r0, r8, #69632 @ 0x11000 │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4320b280 │ │ │ │ - b 0x10a160c │ │ │ │ + b 0x10a15ec │ │ │ │ andseq r6, r4, #4 │ │ │ │ - ldrbteq pc, [pc], #-1028 @ 0x9eda4 @ │ │ │ │ + ldrbteq pc, [pc], #-1028 @ 0x9ed84 @ │ │ │ │ rsbsmi pc, pc, #3 │ │ │ │ - beq 0x7afa2c │ │ │ │ + beq 0x7afa0c │ │ │ │ cmnpmi pc, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x007ff410 │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ tstne r0, #323584 @ 0x4f000 │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ tsteq r2, r1, asr #20 │ │ │ │ @@ -146112,121 +146104,121 @@ │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ rscseq pc, pc, #0 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf4102200 │ │ │ │ - b 0x1162c28 │ │ │ │ + b 0x1162c08 │ │ │ │ svclt 0x000c1382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svcmi 0x007ff010 │ │ │ │ orrcs lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf4112200 │ │ │ │ - b 0x1172c44 │ │ │ │ + b 0x1172c24 │ │ │ │ @ instruction: 0xf0013382 │ │ │ │ - blx 0xfed1fa4c │ │ │ │ - b 0x149b85c │ │ │ │ - b 0x11637a0 │ │ │ │ + blx 0xfed1fa2c │ │ │ │ + b 0x149b83c │ │ │ │ + b 0x1163780 │ │ │ │ svclt 0x000c4382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svceq 0x007ff411 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ cdpeq 2, 0, cr2, cr12, cr0, {0} │ │ │ │ orrvs lr, r2, #274432 @ 0x43000 │ │ │ │ andmi pc, r0, #1 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1167684 │ │ │ │ + b 0x1167664 │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf5009b00 │ │ │ │ addslt r5, r0, #128, 24 @ 0x8000 │ │ │ │ - b 0x10a1f04 │ │ │ │ + b 0x10a1ee4 │ │ │ │ @ instruction: 0xf4104003 │ │ │ │ - b 0x1462ca4 │ │ │ │ - b 0x146f2b0 │ │ │ │ - b 0x10e3af0 │ │ │ │ - b 0x146f2fc │ │ │ │ + b 0x1462c84 │ │ │ │ + b 0x146f290 │ │ │ │ + b 0x10e3ad0 │ │ │ │ + b 0x146f2dc │ │ │ │ @ instruction: 0xf0024210 │ │ │ │ @ instruction: 0xf0030280 │ │ │ │ - b 0x115fae0 │ │ │ │ - b 0x145facc │ │ │ │ + b 0x115fac0 │ │ │ │ + b 0x145faac │ │ │ │ vst1.8 {d1-d4}, [r2], r1 │ │ │ │ - b 0x11776cc │ │ │ │ - b 0x145fad8 │ │ │ │ + b 0x11776ac │ │ │ │ + b 0x145fab8 │ │ │ │ vst1.8 {d2-d5}, [r2 :64], r1 │ │ │ │ - b 0x116f6d8 │ │ │ │ + b 0x116f6b8 │ │ │ │ @ instruction: 0xf0000302 │ │ │ │ - blx 0xfed1fadc │ │ │ │ - b 0x149b8ec │ │ │ │ - b 0x1163830 │ │ │ │ + blx 0xfed1fabc │ │ │ │ + b 0x149b8cc │ │ │ │ + b 0x1163810 │ │ │ │ svclt 0x000c0382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svceq 0x007ff411 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcs lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1167710 │ │ │ │ + b 0x11676f0 │ │ │ │ @ instruction: 0xf8cc3382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xfed4c324 │ │ │ │ + blx 0xfed4c304 │ │ │ │ stmdbls r1, {r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vnmlane.f32 s29, s28, s30 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ movwmi pc, #1 @ │ │ │ │ - b 0x1170778 │ │ │ │ - b 0x146bd74 │ │ │ │ - blx 0xfecf2788 │ │ │ │ + b 0x1170758 │ │ │ │ + b 0x146bd54 │ │ │ │ + blx 0xfecf2768 │ │ │ │ vst1.32 {d15-d18}, [lr], r1 │ │ │ │ - b 0x1172748 │ │ │ │ + b 0x1172728 │ │ │ │ ldmdbeq r2, {r1, r2, r3, r8, r9}^ │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dd0d6 │ │ │ │ - b 0x148c364 │ │ │ │ + blx 0x1dd0b6 │ │ │ │ + b 0x148c344 │ │ │ │ @ instruction: 0xf5002c02 │ │ │ │ @ instruction: 0xf0025e80 │ │ │ │ vst4. {d0-d3}, [ip :256] │ │ │ │ - blx 0xfeca2170 │ │ │ │ - b 0x13dbd78 │ │ │ │ - blx 0xfef9ef7c │ │ │ │ + blx 0xfeca2150 │ │ │ │ + b 0x13dbd58 │ │ │ │ + blx 0xfef9ef5c │ │ │ │ vmull.u8 , d18, d12 │ │ │ │ ldmdbeq fp, {r0, r1, r2, r8, lr}^ │ │ │ │ - b 0x14617d0 │ │ │ │ + b 0x14617b0 │ │ │ │ @ instruction: 0xf4021c5c │ │ │ │ orrseq r0, fp, pc, ror r2 │ │ │ │ orrcc lr, ip, #274432 @ 0x43000 │ │ │ │ stc2 10, cr15, [r1], {177} @ 0xb1 @ │ │ │ │ - blx 0xfed2fbe0 │ │ │ │ - b 0x149b9a8 │ │ │ │ + blx 0xfed2fbc0 │ │ │ │ + b 0x149b988 │ │ │ │ ldmdbeq r2, {r2, r3, r4, r6, sl, fp, ip}^ │ │ │ │ orrpl lr, ip, #274432 @ 0x43000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dd132 │ │ │ │ + blx 0x1dd112 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ ldceq 2, cr11, [r1], {144} @ 0x90 │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ @ instruction: 0xf281fab1 │ │ │ │ ldmdbeq r2, {r0, r1, r3, r4, r6, r8, fp}^ │ │ │ │ - b 0x115fe40 │ │ │ │ + b 0x115fe20 │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ ldrmi r2, [r0], -r0, lsl #2 │ │ │ │ @@ -146235,58 +146227,58 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ vqsub.u8 , q1, q0 │ │ │ │ vcgt.u8 d18, d2, d7 │ │ │ │ addlt r4, r0, #-1073741823 @ 0xc0000001 │ │ │ │ - b 0x10a4860 │ │ │ │ + b 0x10a4840 │ │ │ │ addlt r4, r9, #3 │ │ │ │ tstmi r2, r1, asr #20 │ │ │ │ - beq 0x18c424 │ │ │ │ + beq 0x18c404 │ │ │ │ @ instruction: 0xf0030c02 │ │ │ │ vst2.32 {d0-d3}, [r2], r0 │ │ │ │ - b 0x186f830 │ │ │ │ - b 0x1172878 │ │ │ │ - b 0x145fc40 │ │ │ │ + b 0x186f810 │ │ │ │ + b 0x1172858 │ │ │ │ + b 0x145fc20 │ │ │ │ vst1.8 {d2-d5}, [r2], r1 │ │ │ │ - b 0x115f840 │ │ │ │ + b 0x115f820 │ │ │ │ addlt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ - blx 0xfed4ba90 │ │ │ │ - b 0x149ba74 │ │ │ │ - b 0x11639b8 │ │ │ │ + blx 0xfed4ba70 │ │ │ │ + b 0x149ba54 │ │ │ │ + b 0x1163998 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x116f878 │ │ │ │ + b 0x116f858 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1dd20e │ │ │ │ + blx 0x1dd1ee │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ ldrne fp, [r1], #-528 @ 0xfffffdf0 │ │ │ │ movwmi pc, #2 @ │ │ │ │ @ instruction: 0xf280fab0 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi pc, r0, #33554432 @ 0x2000000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x11678c4 │ │ │ │ + b 0x11678a4 │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf00217d1 │ │ │ │ @ instruction: 0xf5004c00 │ │ │ │ ldrmi r5, [r0], -r0, lsl #7 │ │ │ │ @@ -146294,163 +146286,163 @@ │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ addvc lr, r2, #76, 20 @ 0x4c000 │ │ │ │ rsccs pc, ip, r3, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ - bls 0x176304 │ │ │ │ - ldrbteq pc, [pc], #3 @ 0x9f108 @ │ │ │ │ + bls 0x1762e4 │ │ │ │ + ldrbteq pc, [pc], #3 @ 0x9f0e8 @ │ │ │ │ vnmlavs.f32 s28, s6, s30 │ │ │ │ smlabtmi r7, r3, r3, pc @ │ │ │ │ addlt r0, r0, #16, 4 │ │ │ │ - beq 0x5afd98 │ │ │ │ + beq 0x5afd78 │ │ │ │ andvs lr, r4, r0, asr #20 │ │ │ │ vst1.8 {d0-d3}, [r4 :64], ip │ │ │ │ @ instruction: 0xf002047f │ │ │ │ @ instruction: 0x4320437f │ │ │ │ vst1.8 {d0-d1}, [r4 :64], r4 │ │ │ │ @ instruction: 0xf410427f │ │ │ │ - b 0x1172f30 │ │ │ │ - b 0x145fd40 │ │ │ │ - b 0x116397c │ │ │ │ + b 0x1172f10 │ │ │ │ + b 0x145fd20 │ │ │ │ + b 0x116395c │ │ │ │ @ instruction: 0xf002430e │ │ │ │ - b 0x10df964 │ │ │ │ - b 0x145f554 │ │ │ │ + b 0x10df944 │ │ │ │ + b 0x145f534 │ │ │ │ @ instruction: 0xf0032310 │ │ │ │ - b 0x111ff50 │ │ │ │ - b 0x145f960 │ │ │ │ + b 0x111ff30 │ │ │ │ + b 0x145f940 │ │ │ │ vst2.8 {d3-d6}, [r3 :64], r0 │ │ │ │ - b 0x1137d5c │ │ │ │ - b 0x145f96c │ │ │ │ + b 0x1137d3c │ │ │ │ + b 0x145f94c │ │ │ │ vst2.8 {d4-d7}, [r3 :64], r0 │ │ │ │ - b 0x112fd68 │ │ │ │ - b 0x145f978 │ │ │ │ + b 0x112fd48 │ │ │ │ + b 0x145f958 │ │ │ │ vst2.8 {d3-d6}, [r3], r1 │ │ │ │ - b 0x1127d74 │ │ │ │ - b 0x145f984 │ │ │ │ + b 0x1127d54 │ │ │ │ + b 0x145f964 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x111fd80 │ │ │ │ - b 0x145f990 │ │ │ │ + b 0x111fd60 │ │ │ │ + b 0x145f970 │ │ │ │ @ instruction: 0xf0031301 │ │ │ │ - b 0x1137d8c │ │ │ │ + b 0x1137d6c │ │ │ │ @ instruction: 0xf0000203 │ │ │ │ - blx 0xfed60190 │ │ │ │ - b 0x149bfa4 │ │ │ │ - b 0x1123ee8 │ │ │ │ + blx 0xfed60170 │ │ │ │ + b 0x149bf84 │ │ │ │ + b 0x1123ec8 │ │ │ │ svclt 0x000c0283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff410 │ │ │ │ addne lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf0102300 │ │ │ │ - b 0x1132fb4 │ │ │ │ + b 0x1132f94 │ │ │ │ svclt 0x000c2283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff411 │ │ │ │ addcc lr, r3, #270336 @ 0x42000 │ │ │ │ mvnseq pc, #1 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addmi lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1122fe0 │ │ │ │ + b 0x1122fc0 │ │ │ │ svclt 0x000c5283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ - b 0x1122a20 │ │ │ │ + b 0x1122a00 │ │ │ │ @ instruction: 0xf0016283 │ │ │ │ - b 0x112fdf8 │ │ │ │ + b 0x112fdd8 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf5009a01 │ │ │ │ addslt r5, r8, #128, 24 @ 0x8000 │ │ │ │ - b 0x10a2264 │ │ │ │ + b 0x10a2244 │ │ │ │ @ instruction: 0xf4104002 │ │ │ │ - b 0x1463024 │ │ │ │ - b 0x146f630 │ │ │ │ - b 0x10e3a70 │ │ │ │ - b 0x146f680 │ │ │ │ + b 0x1463004 │ │ │ │ + b 0x146f610 │ │ │ │ + b 0x10e3a50 │ │ │ │ + b 0x146f660 │ │ │ │ @ instruction: 0xf0034310 │ │ │ │ @ instruction: 0xf0020380 │ │ │ │ - b 0x111fa60 │ │ │ │ - b 0x145fa50 │ │ │ │ + b 0x111fa40 │ │ │ │ + b 0x145fa30 │ │ │ │ vst2.8 {d1-d4}, [r3], r1 │ │ │ │ - b 0x1137e4c │ │ │ │ - b 0x145fa5c │ │ │ │ + b 0x1137e2c │ │ │ │ + b 0x145fa3c │ │ │ │ vst2.8 {d2-d5}, [r3 :64], r1 │ │ │ │ - b 0x112fe58 │ │ │ │ + b 0x112fe38 │ │ │ │ @ instruction: 0xf0000203 │ │ │ │ - blx 0xfed6025c │ │ │ │ - b 0x149c070 │ │ │ │ - b 0x1123fb4 │ │ │ │ + blx 0xfed6023c │ │ │ │ + b 0x149c050 │ │ │ │ + b 0x1123f94 │ │ │ │ svclt 0x000c0283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addne lr, r3, #270336 @ 0x42000 │ │ │ │ mvnseq pc, #1 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcs lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1127e90 │ │ │ │ + b 0x1127e70 │ │ │ │ @ instruction: 0xf8cc3283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xfed8c6a4 │ │ │ │ + blx 0xfed8c684 │ │ │ │ stmdbls r2, {r0, r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vnmlane.f32 s29, s28, s30 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ andmi pc, r0, #1 │ │ │ │ - b 0x1130b18 │ │ │ │ - b 0x146bcf4 │ │ │ │ + b 0x1130af8 │ │ │ │ + b 0x146bcd4 │ │ │ │ @ instruction: 0xf40e4e13 │ │ │ │ - b 0x1132ac4 │ │ │ │ - blx 0xfecdff00 │ │ │ │ + b 0x1132aa4 │ │ │ │ + blx 0xfecdfee0 │ │ │ │ ldmdbeq r2, {r0, r7, r9, ip, sp, lr, pc}^ │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dd456 │ │ │ │ - b 0x148c6e4 │ │ │ │ + blx 0x1dd436 │ │ │ │ + b 0x148c6c4 │ │ │ │ @ instruction: 0xf5002c03 │ │ │ │ @ instruction: 0xf0035e80 │ │ │ │ vst4. {d0-d3}, [ip :256] │ │ │ │ - blx 0xfeca24f0 │ │ │ │ - b 0x10dbcf8 │ │ │ │ - blx 0xfef9f32c │ │ │ │ + blx 0xfeca24d0 │ │ │ │ + b 0x10dbcd8 │ │ │ │ + blx 0xfef9f30c │ │ │ │ vmull.u8 , d19, d12 │ │ │ │ ldmdbeq r2, {r0, r1, r2, r8, lr}^ │ │ │ │ - b 0x1462b74 │ │ │ │ + b 0x1462b54 │ │ │ │ orrseq r1, r2, ip, asr ip │ │ │ │ addcc lr, ip, #270336 @ 0x42000 │ │ │ │ stc2 10, cr15, [r1], {177} @ 0xb1 @ │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ - b 0x1121890 │ │ │ │ - b 0x1133d58 │ │ │ │ + b 0x1121870 │ │ │ │ + b 0x1133d38 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ ldceq 2, cr11, [r9], {152} @ 0x98 │ │ │ │ @ instruction: 0xf280fab0 │ │ │ │ @ instruction: 0xf381fab1 │ │ │ │ ldmdbeq fp, {r1, r4, r6, r8, fp}^ │ │ │ │ - b 0x112019c │ │ │ │ + b 0x112017c │ │ │ │ @ instruction: 0xf8cc7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf283fab3 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ @@ -146459,18 +146451,18 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ addpl pc, r0, #0, 10 │ │ │ │ vqsub.u8 , , q4 │ │ │ │ @ instruction: 0xf3432c07 │ │ │ │ addlt r4, r0, #-1073741823 @ 0xc0000001 │ │ │ │ - b 0x10a4c04 │ │ │ │ + b 0x10a4be4 │ │ │ │ addlt r4, r9, #12 │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ - beq 0x18c7a4 │ │ │ │ + beq 0x18c784 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ orreq pc, r0, #3 │ │ │ │ stcmi 4, cr15, [r0], {12} │ │ │ │ @ instruction: 0x4e11ea5f │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ @ instruction: 0x2c01ea4f │ │ │ │ stceq 4, cr15, [r0], {12} │ │ │ │ @@ -146488,15 +146480,15 @@ │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ orrpl lr, ip, #274432 @ 0x43000 │ │ │ │ stcmi 0, cr15, [r0], {1} │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ - b 0x116240c │ │ │ │ + b 0x11623ec │ │ │ │ @ instruction: 0xf8c2738c │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ @@ -146505,15 +146497,15 @@ │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r3, #270336 @ 0x42000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi pc, r0, #33554432 @ 0x2000000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1167c50 │ │ │ │ + b 0x1167c30 │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf00317d9 │ │ │ │ @ instruction: 0xf5004c00 │ │ │ │ ldrmi r5, [r8], -r0, lsl #5 │ │ │ │ @@ -146536,35 +146528,35 @@ │ │ │ │ tstcs r0, r1, lsl #12 │ │ │ │ vsli.64 d20, d22, #12 │ │ │ │ vmull.p8 q10, d5, d7 │ │ │ │ svclt 0x00084607 │ │ │ │ rsbsmi pc, pc, r0, asr #8 │ │ │ │ ldrmi r0, [r6, #3629]! @ 0xe2d │ │ │ │ @ instruction: 0xf440bf08 │ │ │ │ - bl 0xfeddf6c8 │ │ │ │ + bl 0xfeddf6a8 │ │ │ │ sbcslt r6, sp, #28, 30 @ 0x70 │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf040bf08 │ │ │ │ strbmi r4, [r5, #-127]! @ 0xffffff81 │ │ │ │ mvnscs fp, r8, lsl #30 │ │ │ │ strcs pc, [r7, #-963] @ 0xfffffc3d │ │ │ │ stccs 3, cr15, [r7], {196} @ 0xc4 │ │ │ │ vmls.f q10, , d1[5] │ │ │ │ vabal.u8 q10, d4, d7 │ │ │ │ svclt 0x00084c07 │ │ │ │ cmnpmi pc, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ strbmi r0, [r5, #-3620]! @ 0xfffff1dc │ │ │ │ @ instruction: 0xf441bf08 │ │ │ │ - bl 0xfed9fb00 │ │ │ │ - b 0x147b154 │ │ │ │ - b 0x146414c │ │ │ │ + bl 0xfed9fae0 │ │ │ │ + b 0x147b134 │ │ │ │ + b 0x146412c │ │ │ │ @ instruction: 0xf0042410 │ │ │ │ @ instruction: 0xf0030480 │ │ │ │ - b 0x1160138 │ │ │ │ - b 0x146012c │ │ │ │ + b 0x1160118 │ │ │ │ + b 0x146010c │ │ │ │ vst3.8 {d3-d5}, [r4 :64], r0 │ │ │ │ svclt 0x00086400 │ │ │ │ cmnpmi pc, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ stceq 3, cr4, [r4], {35} @ 0x23 │ │ │ │ strmi pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ svcmi 0x007ff410 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ @@ -146573,73 +146565,73 @@ │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strne lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ strvs pc, [r0], #-4 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ - ldrbteq pc, [pc], #0 @ 0x9f560 @ │ │ │ │ + ldrbteq pc, [pc], #0 @ 0x9f540 @ │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ ldrbne lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ orreq lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4102400 │ │ │ │ - b 0x1163374 │ │ │ │ + b 0x1163354 │ │ │ │ svclt 0x000c1384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svcmi 0x007ff010 │ │ │ │ orrcs lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4112400 │ │ │ │ - b 0x1173390 │ │ │ │ + b 0x1173370 │ │ │ │ @ instruction: 0xf0013384 │ │ │ │ - blx 0xfeda0998 │ │ │ │ - b 0x149c7b0 │ │ │ │ - b 0x11646f4 │ │ │ │ + blx 0xfeda0978 │ │ │ │ + b 0x149c790 │ │ │ │ + b 0x11646d4 │ │ │ │ svclt 0x000c4384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svceq 0x007ff411 │ │ │ │ orrpl lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ cdpeq 4, 0, cr2, cr13, cr0, {0} │ │ │ │ orrvs lr, r4, #274432 @ 0x43000 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x11685d0 │ │ │ │ + b 0x11685b0 │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ ldmib sp, {r4, r7, r9, ip, sp, pc}^ │ │ │ │ - blx 0x8745f8 │ │ │ │ + blx 0x8745d8 │ │ │ │ adclt pc, r9, #2096 @ 0x830 │ │ │ │ addmi r0, r8, #11520 @ 0x2d00 │ │ │ │ andcs fp, r0, r3, lsl pc │ │ │ │ @ instruction: 0xf64f2100 │ │ │ │ @ instruction: 0x460170ff │ │ │ │ svcmi 0x0012ebb5 │ │ │ │ svclt 0x0008b2a5 │ │ │ │ andmi lr, r0, pc, ror #20 │ │ │ │ ldrmi lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - b 0x1c8f238 │ │ │ │ + b 0x1c8f218 │ │ │ │ strmi r4, [lr, #16]! │ │ │ │ ldrmi fp, [r1], -r8, lsl #30 │ │ │ │ svcmi 0x0013ebb4 │ │ │ │ - b 0x1c8f248 │ │ │ │ - b 0x146fa30 │ │ │ │ - b 0x1468270 │ │ │ │ + b 0x1c8f228 │ │ │ │ + b 0x146fa10 │ │ │ │ + b 0x1468250 │ │ │ │ @ instruction: 0xf0034210 │ │ │ │ vst2.32 {d0-d3}, [r2], r0 │ │ │ │ svclt 0x00084200 │ │ │ │ tstmi r1, pc, ror #20 │ │ │ │ @ instruction: 0xf50c4313 │ │ │ │ - blx 0x874048 │ │ │ │ + blx 0x874028 │ │ │ │ andeq pc, ip, #128, 24 @ 0x8000 │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ stceq 3, cr4, [ip], {35} @ 0x23 │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ orrne lr, ip, #274432 @ 0x43000 │ │ │ │ @@ -146650,28 +146642,28 @@ │ │ │ │ orrcc lr, ip, #274432 @ 0x43000 │ │ │ │ stc2 10, cr15, [r1], {31} @ │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ orrpl lr, ip, #274432 @ 0x43000 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x1168694 │ │ │ │ + b 0x1168674 │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldmib sp, {r4, r8, sl, ip, sp, pc}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ andcs r3, r0, #-268435441 @ 0xf000000f │ │ │ │ svclt 0x000c428b │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf1022100 │ │ │ │ @ instruction: 0xf5000e01 │ │ │ │ - b 0x14744c8 │ │ │ │ + b 0x14744a8 │ │ │ │ @ instruction: 0x46104c12 │ │ │ │ stcmi 4, cr15, [r0], {12} │ │ │ │ addcc lr, lr, #76, 20 @ 0x4c000 │ │ │ │ stcmi 0, cr15, [r0], {1} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stceq 1, cr15, [r1], {1} │ │ │ │ addvc lr, ip, #270336 @ 0x42000 │ │ │ │ @@ -146691,35 +146683,35 @@ │ │ │ │ tstcs r0, r1, lsl #12 │ │ │ │ vqrshl.u8 d20, d22, d28 │ │ │ │ vcge.f32 d20, d5, d7 │ │ │ │ svclt 0x00c84607 │ │ │ │ rsbsmi pc, pc, r0, asr #8 │ │ │ │ ldrmi r1, [r6, #1581]! @ 0x62d │ │ │ │ @ instruction: 0xf440bfc8 │ │ │ │ - bl 0xfeddf934 │ │ │ │ + bl 0xfeddf914 │ │ │ │ subslt r6, sp, #44, 30 @ 0xb0 │ │ │ │ stc2 10, cr15, [r4], {79} @ 0x4f @ │ │ │ │ @ instruction: 0xf040bfb8 │ │ │ │ strbmi r4, [r5, #-127]! @ 0xffffff81 │ │ │ │ mvnscs fp, r8, asr #31 │ │ │ │ strcs pc, [r7, #-835] @ 0xfffffcbd │ │ │ │ stccs 3, cr15, [r7], {68} @ 0x44 │ │ │ │ vrshl.u8 q10, , │ │ │ │ vrshl.u8 d20, d7, d4 │ │ │ │ svclt 0x00c84c07 │ │ │ │ cmnpmi pc, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ strbmi r1, [r5, #-1572]! @ 0xfffff9dc │ │ │ │ @ instruction: 0xf441bfc8 │ │ │ │ - bl 0xfed9fd6c │ │ │ │ - b 0x147b400 │ │ │ │ - b 0x14643b8 │ │ │ │ + bl 0xfed9fd4c │ │ │ │ + b 0x147b3e0 │ │ │ │ + b 0x1464398 │ │ │ │ @ instruction: 0xf0042410 │ │ │ │ @ instruction: 0xf0030480 │ │ │ │ - b 0x11603a4 │ │ │ │ - b 0x1460398 │ │ │ │ + b 0x1160384 │ │ │ │ + b 0x1460378 │ │ │ │ vst3.8 {d3-d5}, [r4 :64], r0 │ │ │ │ svclt 0x00b86400 │ │ │ │ cmnpmi pc, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ stceq 3, cr4, [r4], {35} @ 0x23 │ │ │ │ strmi pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ svcmi 0x007ff410 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ @@ -146728,73 +146720,73 @@ │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strne lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ strvs pc, [r0], #-4 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ - ldrbteq pc, [pc], #0 @ 0x9f7cc @ │ │ │ │ + ldrbteq pc, [pc], #0 @ 0x9f7ac @ │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ ldrbne lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ orreq lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4102400 │ │ │ │ - b 0x11635e0 │ │ │ │ + b 0x11635c0 │ │ │ │ svclt 0x000c1384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svcmi 0x007ff010 │ │ │ │ orrcs lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4112400 │ │ │ │ - b 0x11735fc │ │ │ │ + b 0x11735dc │ │ │ │ @ instruction: 0xf0013384 │ │ │ │ - blx 0xfeda0c04 │ │ │ │ - b 0x149ca1c │ │ │ │ - b 0x1164960 │ │ │ │ + blx 0xfeda0be4 │ │ │ │ + b 0x149c9fc │ │ │ │ + b 0x1164940 │ │ │ │ svclt 0x000c4384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svceq 0x007ff411 │ │ │ │ orrpl lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ cdpeq 4, 0, cr2, cr13, cr0, {0} │ │ │ │ orrvs lr, r4, #274432 @ 0x43000 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x116883c │ │ │ │ + b 0x116881c │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ ldmib sp, {r4, r9, ip, sp, pc}^ │ │ │ │ - blx 0x474864 │ │ │ │ + blx 0x474844 │ │ │ │ eorlt pc, r9, #2096 @ 0x830 │ │ │ │ addmi r1, r8, #754974720 @ 0x2d000000 │ │ │ │ ldrdcs fp, [r0], -r3 │ │ │ │ @ instruction: 0xf64f2100 │ │ │ │ @ instruction: 0x460170ff │ │ │ │ svcmi 0x0022ebb5 │ │ │ │ svclt 0x00b8b225 │ │ │ │ andmi lr, r0, pc, ror #20 │ │ │ │ strtmi lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - b 0x1c8f764 │ │ │ │ + b 0x1c8f744 │ │ │ │ strmi r4, [lr, #16]! │ │ │ │ ldrmi fp, [r1], -r8, asr #31 │ │ │ │ svcmi 0x0023ebb4 │ │ │ │ - b 0x1c8f774 │ │ │ │ - b 0x146fc9c │ │ │ │ - b 0x14684dc │ │ │ │ + b 0x1c8f754 │ │ │ │ + b 0x146fc7c │ │ │ │ + b 0x14684bc │ │ │ │ @ instruction: 0xf0034210 │ │ │ │ vst2.32 {d0-d3}, [r2], r0 │ │ │ │ svclt 0x00b84200 │ │ │ │ tstmi r1, pc, ror #20 │ │ │ │ @ instruction: 0xf50c4313 │ │ │ │ - blx 0x8742b4 │ │ │ │ + blx 0x874294 │ │ │ │ andeq pc, ip, #128, 24 @ 0x8000 │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ stceq 3, cr4, [ip], {35} @ 0x23 │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ orrne lr, ip, #274432 @ 0x43000 │ │ │ │ @@ -146805,28 +146797,28 @@ │ │ │ │ orrcc lr, ip, #274432 @ 0x43000 │ │ │ │ stc2 10, cr15, [r1], {31} @ │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ orrpl lr, ip, #274432 @ 0x43000 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x1168900 │ │ │ │ + b 0x11688e0 │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldmib sp, {r4, r8, sl, ip, sp, pc}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf04fbfcc │ │ │ │ andcs r3, r0, #-268435441 @ 0xf000000f │ │ │ │ svclt 0x00cc428b │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf1022100 │ │ │ │ @ instruction: 0xf5000e01 │ │ │ │ - b 0x1474734 │ │ │ │ + b 0x1474714 │ │ │ │ @ instruction: 0x46104c12 │ │ │ │ stcmi 4, cr15, [r0], {12} │ │ │ │ addcc lr, lr, #76, 20 @ 0x4c000 │ │ │ │ stcmi 0, cr15, [r0], {1} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stceq 1, cr15, [r1], {1} │ │ │ │ addvc lr, ip, #270336 @ 0x42000 │ │ │ │ @@ -146846,35 +146838,35 @@ │ │ │ │ tstcs r0, r1, lsl #12 │ │ │ │ vsli.64 d20, d22, #12 │ │ │ │ vmull.p8 q10, d5, d7 │ │ │ │ svclt 0x00884607 │ │ │ │ rsbsmi pc, pc, r0, asr #8 │ │ │ │ ldrmi r0, [r6, #3629]! @ 0xe2d │ │ │ │ @ instruction: 0xf440bf88 │ │ │ │ - bl 0xfeddfba0 │ │ │ │ + bl 0xfeddfb80 │ │ │ │ sbcslt r6, sp, #28, 30 @ 0x70 │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf040bf38 │ │ │ │ strbmi r4, [r5, #-127]! @ 0xffffff81 │ │ │ │ mvnscs fp, r8, lsl #31 │ │ │ │ strcs pc, [r7, #-963] @ 0xfffffc3d │ │ │ │ stccs 3, cr15, [r7], {196} @ 0xc4 │ │ │ │ vmls.f q10, , d1[5] │ │ │ │ vabal.u8 q10, d4, d7 │ │ │ │ svclt 0x00884c07 │ │ │ │ cmnpmi pc, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ strbmi r0, [r5, #-3620]! @ 0xfffff1dc │ │ │ │ @ instruction: 0xf441bf88 │ │ │ │ - bl 0xfed9ffd8 │ │ │ │ - b 0x147b62c │ │ │ │ - b 0x1464624 │ │ │ │ + bl 0xfed9ffb8 │ │ │ │ + b 0x147b60c │ │ │ │ + b 0x1464604 │ │ │ │ @ instruction: 0xf0042410 │ │ │ │ @ instruction: 0xf0030480 │ │ │ │ - b 0x1160610 │ │ │ │ - b 0x1460604 │ │ │ │ + b 0x11605f0 │ │ │ │ + b 0x14605e4 │ │ │ │ vst3.8 {d3-d5}, [r4 :64], r0 │ │ │ │ svclt 0x00386400 │ │ │ │ cmnpmi pc, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ stceq 3, cr4, [r4], {35} @ 0x23 │ │ │ │ strmi pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ svcmi 0x007ff410 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ @@ -146883,73 +146875,73 @@ │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strne lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ strvs pc, [r0], #-4 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ - ldrbteq pc, [pc], #0 @ 0x9fa38 @ │ │ │ │ + ldrbteq pc, [pc], #0 @ 0x9fa18 @ │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ ldrbne lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ orreq lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4102400 │ │ │ │ - b 0x116384c │ │ │ │ + b 0x116382c │ │ │ │ svclt 0x000c1384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svcmi 0x007ff010 │ │ │ │ orrcs lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4112400 │ │ │ │ - b 0x1173868 │ │ │ │ + b 0x1173848 │ │ │ │ @ instruction: 0xf0013384 │ │ │ │ - blx 0xfeda0e70 │ │ │ │ - b 0x149cc88 │ │ │ │ - b 0x1164bcc │ │ │ │ + blx 0xfeda0e50 │ │ │ │ + b 0x149cc68 │ │ │ │ + b 0x1164bac │ │ │ │ svclt 0x000c4384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svceq 0x007ff411 │ │ │ │ orrpl lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ cdpeq 4, 0, cr2, cr13, cr0, {0} │ │ │ │ orrvs lr, r4, #274432 @ 0x43000 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x1168aa8 │ │ │ │ + b 0x1168a88 │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ ldmib sp, {r4, r7, r9, ip, sp, pc}^ │ │ │ │ - blx 0x874ad0 │ │ │ │ + blx 0x874ab0 │ │ │ │ adclt pc, r9, #2096 @ 0x830 │ │ │ │ addmi r0, r8, #11520 @ 0x2d00 │ │ │ │ mulcs r0, r3, pc @ │ │ │ │ @ instruction: 0xf64f2100 │ │ │ │ @ instruction: 0x460170ff │ │ │ │ svcmi 0x0012ebb5 │ │ │ │ svclt 0x0038b2a5 │ │ │ │ andmi lr, r0, pc, ror #20 │ │ │ │ ldrmi lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - b 0x1c8f7d0 │ │ │ │ + b 0x1c8f7b0 │ │ │ │ strmi r4, [lr, #16]! │ │ │ │ ldrmi fp, [r1], -r8, lsl #31 │ │ │ │ svcmi 0x0013ebb4 │ │ │ │ - b 0x1c8f7e0 │ │ │ │ - b 0x146ff08 │ │ │ │ - b 0x1468748 │ │ │ │ + b 0x1c8f7c0 │ │ │ │ + b 0x146fee8 │ │ │ │ + b 0x1468728 │ │ │ │ @ instruction: 0xf0034210 │ │ │ │ vst2.32 {d0-d3}, [r2], r0 │ │ │ │ svclt 0x00384200 │ │ │ │ tstmi r1, pc, ror #20 │ │ │ │ @ instruction: 0xf50c4313 │ │ │ │ - blx 0x874520 │ │ │ │ + blx 0x874500 │ │ │ │ andeq pc, ip, #128, 24 @ 0x8000 │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ stceq 3, cr4, [ip], {35} @ 0x23 │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ orrne lr, ip, #274432 @ 0x43000 │ │ │ │ @@ -146960,28 +146952,28 @@ │ │ │ │ orrcc lr, ip, #274432 @ 0x43000 │ │ │ │ stc2 10, cr15, [r1], {31} @ │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ orrpl lr, ip, #274432 @ 0x43000 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x1168b6c │ │ │ │ + b 0x1168b4c │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldmib sp, {r4, r8, sl, ip, sp, pc}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf04fbf8c │ │ │ │ andcs r3, r0, #-268435441 @ 0xf000000f │ │ │ │ svclt 0x008c428b │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf1022100 │ │ │ │ @ instruction: 0xf5000e01 │ │ │ │ - b 0x14749a0 │ │ │ │ + b 0x1474980 │ │ │ │ @ instruction: 0x46104c12 │ │ │ │ stcmi 4, cr15, [r0], {12} │ │ │ │ addcc lr, lr, #76, 20 @ 0x4c000 │ │ │ │ stcmi 0, cr15, [r0], {1} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stceq 1, cr15, [r1], {1} │ │ │ │ addvc lr, ip, #270336 @ 0x42000 │ │ │ │ @@ -146992,58 +146984,58 @@ │ │ │ │ subslt fp, r5, #48, 10 @ 0xc000000 │ │ │ │ ldmib sp, {r1, r2, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf50e4103 │ │ │ │ rsblt r5, r0, #128, 28 @ 0x800 │ │ │ │ vhsub.u8 d20, d18, d5 │ │ │ │ vhadd.u8 d18, d4, d7 │ │ │ │ svclt 0x00b42507 │ │ │ │ - ldcleq 0, cr15, [pc], #8 @ 0x9fbf4 │ │ │ │ - ldcleq 0, cr15, [pc], #16 @ 0x9fc00 │ │ │ │ + ldcleq 0, cr15, [pc], #8 @ 0x9fbd4 │ │ │ │ + ldcleq 0, cr15, [pc], #16 @ 0x9fbe0 │ │ │ │ svclt 0x00b442a8 │ │ │ │ rsbsmi pc, pc, r2, lsl #8 │ │ │ │ rsbsmi pc, pc, r4, lsl #8 │ │ │ │ strmi pc, [r7, #-836] @ 0xfffffcbc │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ andmi pc, r7, r2, asr #6 │ │ │ │ svclt 0x00b442a8 │ │ │ │ rsbseq pc, pc, r2, lsl #8 │ │ │ │ rsbseq pc, pc, r4, lsl #8 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ - bl 0xfeca549c │ │ │ │ + bl 0xfeca547c │ │ │ │ svclt 0x00d46f22 │ │ │ │ rsbsmi pc, pc, #4 │ │ │ │ rsbsmi pc, pc, #2 │ │ │ │ andeq lr, r2, ip, asr #20 │ │ │ │ subslt fp, sl, #76, 4 @ 0xc0000004 │ │ │ │ stccs 3, cr15, [r7], {65} @ 0x41 │ │ │ │ vhsub.u8 d20, d19, d18 │ │ │ │ svclt 0x00ac2407 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ rscseq pc, pc, #3 │ │ │ │ vrshl.u8 q10, q10, │ │ │ │ svclt 0x00ac4c07 │ │ │ │ - ldrbtmi pc, [pc], #-1025 @ 0x9fc50 @ │ │ │ │ - ldrbtmi pc, [pc], #-1027 @ 0x9fc54 @ │ │ │ │ + ldrbtmi pc, [pc], #-1025 @ 0x9fc30 @ │ │ │ │ + ldrbtmi pc, [pc], #-1027 @ 0x9fc34 @ │ │ │ │ vcgt.u8 d20, d3, d18 │ │ │ │ strbmi r4, [r4, #-1031]! @ 0xfffffbf9 │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf401bfac │ │ │ │ vst3.16 {d0-d2}, [r3 :256] │ │ │ │ @ instruction: 0x4322047f │ │ │ │ - bl 0xfeda54a0 │ │ │ │ + bl 0xfeda5480 │ │ │ │ @ instruction: 0xf00c6f23 │ │ │ │ svclt 0x00c80c08 │ │ │ │ cmnpmi pc, r3 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, #323584 @ 0x4f000 │ │ │ │ orreq pc, r0, #3 │ │ │ │ @ instruction: 0xf001bfd8 │ │ │ │ - b 0x13b0288 │ │ │ │ - bleq 0x162c9c │ │ │ │ + b 0x13b0268 │ │ │ │ + bleq 0x162c7c │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13b08dc │ │ │ │ + b 0x13b08bc │ │ │ │ stceq 12, cr0, [r3], {3} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ movwcc lr, #10831 @ 0x2a4f │ │ │ │ movwcs pc, #1027 @ 0x403 @ │ │ │ │ andcs lr, r2, #323584 @ 0x4f000 │ │ │ │ @@ -147055,54 +147047,54 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a3ae4 │ │ │ │ + b 0x13a3ac4 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1133b00 │ │ │ │ + b 0x1133ae0 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed60d08 │ │ │ │ - b 0x149cb1c │ │ │ │ - b 0x1124a60 │ │ │ │ + blx 0xfed60ce8 │ │ │ │ + b 0x149cafc │ │ │ │ + b 0x1124a40 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1128940 │ │ │ │ + b 0x1128920 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x48d194 │ │ │ │ + blx 0x48d174 │ │ │ │ strmi pc, [r6], r2, lsl #25 │ │ │ │ strne lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ strmi fp, [r4, #520] @ 0x208 │ │ │ │ @ instruction: 0x4c21ea4f │ │ │ │ addslt fp, r0, #180, 30 @ 0x2d0 │ │ │ │ - bl 0xfefcc78c │ │ │ │ + bl 0xfefcc76c │ │ │ │ svclt 0x00d84f22 │ │ │ │ eorlt r0, r1, #2560 @ 0xa00 │ │ │ │ vpmin.f32 , , q6 │ │ │ │ ldreq r0, [r2], #-527 @ 0xfffffdf1 │ │ │ │ andslt r4, sl, #16, 6 @ 0x40000000 │ │ │ │ - b 0x14707ac │ │ │ │ + b 0x147078c │ │ │ │ svclt 0x00b44224 │ │ │ │ adclt fp, r1, #-1879048183 @ 0x90000009 │ │ │ │ svcmi 0x0023ebb2 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ stceq 15, cr11, [r3], #-864 @ 0xfffffca0 │ │ │ │ andscs lr, r0, #323584 @ 0x4f000 │ │ │ │ vpmin.f32 , , q4 │ │ │ │ @@ -147111,105 +147103,105 @@ │ │ │ │ @ instruction: 0xf002041b │ │ │ │ tstmi r9, #128, 4 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ orrpl pc, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0x2c01ea4f │ │ │ │ @ instruction: 0xf40c0c0c │ │ │ │ @ instruction: 0xf0010c00 │ │ │ │ - b 0x1130dc8 │ │ │ │ - blx 0x8605fc │ │ │ │ - blx 0xfefdefd0 │ │ │ │ - b 0x149f004 │ │ │ │ - b 0x1126f48 │ │ │ │ - b 0x146480c │ │ │ │ - b 0x1472e20 │ │ │ │ - blx 0xfefb2e14 │ │ │ │ - b 0x149f018 │ │ │ │ - b 0x1126f5c │ │ │ │ - blx 0x86c820 │ │ │ │ - blx 0xfefdeff8 │ │ │ │ - b 0x149f028 │ │ │ │ - b 0x1126f6c │ │ │ │ - b 0x1134830 │ │ │ │ + b 0x1130da8 │ │ │ │ + blx 0x8605dc │ │ │ │ + blx 0xfefdefb0 │ │ │ │ + b 0x149efe4 │ │ │ │ + b 0x1126f28 │ │ │ │ + b 0x14647ec │ │ │ │ + b 0x1472e00 │ │ │ │ + blx 0xfefb2df4 │ │ │ │ + b 0x149eff8 │ │ │ │ + b 0x1126f3c │ │ │ │ + blx 0x86c800 │ │ │ │ + blx 0xfefdefd8 │ │ │ │ + b 0x149f008 │ │ │ │ + b 0x1126f4c │ │ │ │ + b 0x1134810 │ │ │ │ svclt 0x000c0204 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ addvc lr, r4, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, r3, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ strtmi fp, [r2], -r8, lsr #31 │ │ │ │ - blx 0xfed30894 │ │ │ │ + blx 0xfed30874 │ │ │ │ svclt 0x00a8f482 │ │ │ │ - blx 0xfecf169c │ │ │ │ + blx 0xfecf167c │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ stmdbeq r4!, {sl, fp, lr}^ │ │ │ │ ldmdbeq fp, {r4, r9, sl, lr}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b0650 │ │ │ │ - b 0x13a2e5c │ │ │ │ + b 0x13b0630 │ │ │ │ + b 0x13a2e3c │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ sbcslt fp, r5, #48, 10 @ 0xc000000 │ │ │ │ ldmib sp, {r1, r2, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf50e4103 │ │ │ │ rsclt r5, r0, #128, 28 @ 0x800 │ │ │ │ vsubl.u8 q10, d18, d5 │ │ │ │ vaddl.u8 q9, d4, d7 │ │ │ │ svclt 0x00342507 │ │ │ │ - ldcleq 0, cr15, [pc], #8 @ 0x9fe8c │ │ │ │ - ldcleq 0, cr15, [pc], #16 @ 0x9fe98 │ │ │ │ + ldcleq 0, cr15, [pc], #8 @ 0x9fe6c │ │ │ │ + ldcleq 0, cr15, [pc], #16 @ 0x9fe78 │ │ │ │ svclt 0x003442a8 │ │ │ │ rsbsmi pc, pc, r2, lsl #8 │ │ │ │ rsbsmi pc, pc, r4, lsl #8 │ │ │ │ strmi pc, [r7, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ andmi pc, r7, r2, asr #7 │ │ │ │ svclt 0x003442a8 │ │ │ │ rsbseq pc, pc, r2, lsl #8 │ │ │ │ rsbseq pc, pc, r4, lsl #8 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ - bl 0xfeca3734 │ │ │ │ + bl 0xfeca3714 │ │ │ │ svclt 0x00946f12 │ │ │ │ rsbsmi pc, pc, #4 │ │ │ │ rsbsmi pc, pc, #2 │ │ │ │ andeq lr, r2, ip, asr #20 │ │ │ │ sbcslt fp, sl, #204, 4 @ 0xc000000c │ │ │ │ stccs 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ vsubl.u8 q10, d19, d18 │ │ │ │ svclt 0x002c2407 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ rscseq pc, pc, #3 │ │ │ │ vmls.f q10, , d0[5] │ │ │ │ svclt 0x002c4c07 │ │ │ │ - ldrbtmi pc, [pc], #-1025 @ 0x9fee8 @ │ │ │ │ - ldrbtmi pc, [pc], #-1027 @ 0x9feec @ │ │ │ │ + ldrbtmi pc, [pc], #-1025 @ 0x9fec8 @ │ │ │ │ + ldrbtmi pc, [pc], #-1027 @ 0x9fecc @ │ │ │ │ vsubw.u8 q10, , d18 │ │ │ │ strbmi r4, [r4, #-1031]! @ 0xfffffbf9 │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf401bf2c │ │ │ │ vst3.16 {d0-d2}, [r3 :256] │ │ │ │ @ instruction: 0x4322047f │ │ │ │ - bl 0xfeda3738 │ │ │ │ + bl 0xfeda3718 │ │ │ │ @ instruction: 0xf00c6f13 │ │ │ │ svclt 0x00880c08 │ │ │ │ cmnpmi pc, r3 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, #323584 @ 0x4f000 │ │ │ │ orreq pc, r0, #3 │ │ │ │ @ instruction: 0xf001bf98 │ │ │ │ - b 0x13b0520 │ │ │ │ - bleq 0x162f34 │ │ │ │ + b 0x13b0500 │ │ │ │ + bleq 0x162f14 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13b0b74 │ │ │ │ + b 0x13b0b54 │ │ │ │ stceq 12, cr0, [r3], {3} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ movwcc lr, #10831 @ 0x2a4f │ │ │ │ movwcs pc, #1027 @ 0x403 @ │ │ │ │ andcs lr, r2, #323584 @ 0x4f000 │ │ │ │ @@ -147221,42 +147213,42 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a3d7c │ │ │ │ + b 0x13a3d5c │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1133d98 │ │ │ │ + b 0x1133d78 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed60fa0 │ │ │ │ - b 0x149cdb4 │ │ │ │ - b 0x1124cf8 │ │ │ │ + blx 0xfed60f80 │ │ │ │ + b 0x149cd94 │ │ │ │ + b 0x1124cd8 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1128bd8 │ │ │ │ + b 0x1128bb8 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x88d42c │ │ │ │ + blx 0x88d40c │ │ │ │ strmi pc, [r6], r2, lsl #25 │ │ │ │ strne lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ strmi fp, [r4, #648] @ 0x288 │ │ │ │ uqasxmi fp, r0, r8 │ │ │ │ @ instruction: 0x4c11ea4f │ │ │ │ addlt fp, r8, #40, 30 @ 0xa0 │ │ │ │ svcmi 0x0012ebbc │ │ │ │ @@ -147268,115 +147260,115 @@ │ │ │ │ sasxmi fp, r1, r8 │ │ │ │ andsmi lr, r4, #323584 @ 0x4f000 │ │ │ │ adclt fp, r1, #40, 30 @ 0xa0 │ │ │ │ svcmi 0x0013ebb2 │ │ │ │ stceq 15, cr11, [r3], #-608 @ 0xfffffda0 │ │ │ │ andscs lr, r0, #323584 @ 0x4f000 │ │ │ │ vpmin.f32 d27, d31, d8 │ │ │ │ - b 0x1460c78 │ │ │ │ + b 0x1460c58 │ │ │ │ svclt 0x00984c10 │ │ │ │ vst3.8 {d0-d2}, [ip :64], fp │ │ │ │ tstmi r9, #0, 24 │ │ │ │ addeq pc, r0, #2 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ orrpl pc, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0x2c01ea4f │ │ │ │ @ instruction: 0xf40c0c0c │ │ │ │ @ instruction: 0xf0010c00 │ │ │ │ - b 0x1131064 │ │ │ │ - blx 0x860898 │ │ │ │ - blx 0xfefdf26c │ │ │ │ - b 0x149f2a0 │ │ │ │ - b 0x11271e4 │ │ │ │ - b 0x1464aa8 │ │ │ │ - b 0x14730bc │ │ │ │ - blx 0xfefb30b0 │ │ │ │ - b 0x149f2b4 │ │ │ │ - b 0x11271f8 │ │ │ │ - blx 0x86cabc │ │ │ │ - blx 0xfefdf294 │ │ │ │ - b 0x149f2c4 │ │ │ │ - b 0x1127208 │ │ │ │ - b 0x1134acc │ │ │ │ + b 0x1131044 │ │ │ │ + blx 0x860878 │ │ │ │ + blx 0xfefdf24c │ │ │ │ + b 0x149f280 │ │ │ │ + b 0x11271c4 │ │ │ │ + b 0x1464a88 │ │ │ │ + b 0x147309c │ │ │ │ + blx 0xfefb3090 │ │ │ │ + b 0x149f294 │ │ │ │ + b 0x11271d8 │ │ │ │ + blx 0x86ca9c │ │ │ │ + blx 0xfefdf274 │ │ │ │ + b 0x149f2a4 │ │ │ │ + b 0x11271e8 │ │ │ │ + b 0x1134aac │ │ │ │ svclt 0x000c0204 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ addvc lr, r4, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, r3, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ strtmi fp, [r2], -r8, lsr #30 │ │ │ │ - blx 0xfed30b30 │ │ │ │ + blx 0xfed30b10 │ │ │ │ svclt 0x0028f482 │ │ │ │ - blx 0xfecf1938 │ │ │ │ + blx 0xfecf1918 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ stmdbeq r4!, {sl, fp, lr}^ │ │ │ │ ldmdbeq fp, {r4, r9, sl, lr}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b08ec │ │ │ │ - b 0x13a30f8 │ │ │ │ + b 0x13b08cc │ │ │ │ + b 0x13a30d8 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ subslt fp, r5, #48, 10 @ 0xc000000 │ │ │ │ ldmib sp, {r1, r2, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf50e4103 │ │ │ │ rsblt r5, r0, #128, 28 @ 0x800 │ │ │ │ vhsub.u8 d20, d18, d5 │ │ │ │ vhadd.u8 d18, d4, d7 │ │ │ │ svclt 0x00cc2507 │ │ │ │ - ldcleq 0, cr15, [pc], #8 @ 0xa0128 │ │ │ │ - ldcleq 0, cr15, [pc], #16 @ 0xa0134 │ │ │ │ + ldcleq 0, cr15, [pc], #8 @ 0xa0108 │ │ │ │ + ldcleq 0, cr15, [pc], #16 @ 0xa0114 │ │ │ │ svclt 0x00cc42a8 │ │ │ │ rsbsmi pc, pc, r2, lsl #8 │ │ │ │ rsbsmi pc, pc, r4, lsl #8 │ │ │ │ strmi pc, [r7, #-836] @ 0xfffffcbc │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ andmi pc, r7, r2, asr #6 │ │ │ │ svclt 0x00cc42a8 │ │ │ │ rsbseq pc, pc, r2, lsl #8 │ │ │ │ rsbseq pc, pc, r4, lsl #8 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ - bl 0xfeca59d0 │ │ │ │ + bl 0xfeca59b0 │ │ │ │ svclt 0x00ac6f22 │ │ │ │ rsbsmi pc, pc, #4 │ │ │ │ rsbsmi pc, pc, #2 │ │ │ │ andeq lr, r2, ip, asr #20 │ │ │ │ subslt fp, sl, #76, 4 @ 0xc0000004 │ │ │ │ stccs 3, cr15, [r7], {65} @ 0x41 │ │ │ │ vhsub.u8 d20, d19, d18 │ │ │ │ svclt 0x00d42407 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ rscseq pc, pc, #3 │ │ │ │ vrshl.u8 q10, q10, │ │ │ │ svclt 0x00d44c07 │ │ │ │ - ldrbtmi pc, [pc], #-1025 @ 0xa0184 @ │ │ │ │ - ldrbtmi pc, [pc], #-1027 @ 0xa0188 @ │ │ │ │ + ldrbtmi pc, [pc], #-1025 @ 0xa0164 @ │ │ │ │ + ldrbtmi pc, [pc], #-1027 @ 0xa0168 @ │ │ │ │ vcgt.u8 d20, d3, d18 │ │ │ │ strbmi r4, [r4, #-1031]! @ 0xfffffbf9 │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf401bfd4 │ │ │ │ vst3.16 {d0-d2}, [r3 :256] │ │ │ │ @ instruction: 0x4322047f │ │ │ │ - bl 0xfeda59d4 │ │ │ │ + bl 0xfeda59b4 │ │ │ │ @ instruction: 0xf00c6f23 │ │ │ │ svclt 0x00b80c08 │ │ │ │ cmnpmi pc, r3 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, #323584 @ 0x4f000 │ │ │ │ orreq pc, r0, #3 │ │ │ │ @ instruction: 0xf001bfa8 │ │ │ │ - b 0x13b07bc │ │ │ │ - bleq 0x1631d0 │ │ │ │ + b 0x13b079c │ │ │ │ + bleq 0x1631b0 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13b0e10 │ │ │ │ + b 0x13b0df0 │ │ │ │ stceq 12, cr0, [r3], {3} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ movwcc lr, #10831 @ 0x2a4f │ │ │ │ movwcs pc, #1027 @ 0x403 @ │ │ │ │ andcs lr, r2, #323584 @ 0x4f000 │ │ │ │ @@ -147388,54 +147380,54 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a4018 │ │ │ │ + b 0x13a3ff8 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1134034 │ │ │ │ + b 0x1134014 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed6123c │ │ │ │ - b 0x149d050 │ │ │ │ - b 0x1124f94 │ │ │ │ + blx 0xfed6121c │ │ │ │ + b 0x149d030 │ │ │ │ + b 0x1124f74 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1128e74 │ │ │ │ + b 0x1128e54 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x48d6c8 │ │ │ │ + blx 0x48d6a8 │ │ │ │ strmi pc, [r6], r2, lsl #25 │ │ │ │ strne lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ strmi fp, [r4, #520] @ 0x208 │ │ │ │ @ instruction: 0x4c21ea4f │ │ │ │ addslt fp, r0, #204, 30 @ 0x330 │ │ │ │ - bl 0xfefcccc0 │ │ │ │ + bl 0xfefccca0 │ │ │ │ svclt 0x00a84f22 │ │ │ │ eorlt r0, r1, #2560 @ 0xa00 │ │ │ │ vminnm.f32 d27, d31, d20 │ │ │ │ ldreq r0, [r2], #-527 @ 0xfffffdf1 │ │ │ │ andslt r4, sl, #16, 6 @ 0x40000000 │ │ │ │ - b 0x1470ce0 │ │ │ │ + b 0x1470cc0 │ │ │ │ svclt 0x00cc4224 │ │ │ │ adclt fp, r1, #-1879048183 @ 0x90000009 │ │ │ │ svcmi 0x0023ebb2 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ stceq 15, cr11, [r3], #-672 @ 0xfffffd60 │ │ │ │ andscs lr, r0, #323584 @ 0x4f000 │ │ │ │ vminnm.f32 d27, d31, d24 │ │ │ │ @@ -147444,105 +147436,105 @@ │ │ │ │ @ instruction: 0xf002041b │ │ │ │ tstmi r9, #128, 4 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ orrpl pc, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0x2c01ea4f │ │ │ │ @ instruction: 0xf40c0c0c │ │ │ │ @ instruction: 0xf0010c00 │ │ │ │ - b 0x11312fc │ │ │ │ - blx 0x860b30 │ │ │ │ - blx 0xfefdf504 │ │ │ │ - b 0x149f538 │ │ │ │ - b 0x112747c │ │ │ │ - b 0x1464d40 │ │ │ │ - b 0x1473354 │ │ │ │ - blx 0xfefb3348 │ │ │ │ - b 0x149f54c │ │ │ │ - b 0x1127490 │ │ │ │ - blx 0x86cd54 │ │ │ │ - blx 0xfefdf52c │ │ │ │ - b 0x149f55c │ │ │ │ - b 0x11274a0 │ │ │ │ - b 0x1134d64 │ │ │ │ + b 0x11312dc │ │ │ │ + blx 0x860b10 │ │ │ │ + blx 0xfefdf4e4 │ │ │ │ + b 0x149f518 │ │ │ │ + b 0x112745c │ │ │ │ + b 0x1464d20 │ │ │ │ + b 0x1473334 │ │ │ │ + blx 0xfefb3328 │ │ │ │ + b 0x149f52c │ │ │ │ + b 0x1127470 │ │ │ │ + blx 0x86cd34 │ │ │ │ + blx 0xfefdf50c │ │ │ │ + b 0x149f53c │ │ │ │ + b 0x1127480 │ │ │ │ + b 0x1134d44 │ │ │ │ svclt 0x000c0204 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ addvc lr, r4, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, r3, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0x4622bfb8 │ │ │ │ - blx 0xfed30dc8 │ │ │ │ + blx 0xfed30da8 │ │ │ │ svclt 0x00b8f482 │ │ │ │ - blx 0xfecf1bd0 │ │ │ │ + blx 0xfecf1bb0 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ stmdbeq r4!, {sl, fp, lr}^ │ │ │ │ ldmdbeq fp, {r4, r9, sl, lr}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b0b84 │ │ │ │ - b 0x13a3390 │ │ │ │ + b 0x13b0b64 │ │ │ │ + b 0x13a3370 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ sbcslt fp, r5, #48, 10 @ 0xc000000 │ │ │ │ ldmib sp, {r1, r2, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf50e4103 │ │ │ │ rsclt r5, r0, #128, 28 @ 0x800 │ │ │ │ vsubl.u8 q10, d18, d5 │ │ │ │ vaddl.u8 q9, d4, d7 │ │ │ │ svclt 0x008c2507 │ │ │ │ - ldcleq 0, cr15, [pc], #8 @ 0xa03c0 │ │ │ │ - ldcleq 0, cr15, [pc], #16 @ 0xa03cc │ │ │ │ + ldcleq 0, cr15, [pc], #8 @ 0xa03a0 │ │ │ │ + ldcleq 0, cr15, [pc], #16 @ 0xa03ac │ │ │ │ svclt 0x008c42a8 │ │ │ │ rsbsmi pc, pc, r2, lsl #8 │ │ │ │ rsbsmi pc, pc, r4, lsl #8 │ │ │ │ strmi pc, [r7, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ andmi pc, r7, r2, asr #7 │ │ │ │ svclt 0x008c42a8 │ │ │ │ rsbseq pc, pc, r2, lsl #8 │ │ │ │ rsbseq pc, pc, r4, lsl #8 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ - bl 0xfeca3c68 │ │ │ │ + bl 0xfeca3c48 │ │ │ │ svclt 0x002c6f12 │ │ │ │ rsbsmi pc, pc, #4 │ │ │ │ rsbsmi pc, pc, #2 │ │ │ │ andeq lr, r2, ip, asr #20 │ │ │ │ sbcslt fp, sl, #204, 4 @ 0xc000000c │ │ │ │ stccs 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ vsubl.u8 q10, d19, d18 │ │ │ │ svclt 0x00942407 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ rscseq pc, pc, #3 │ │ │ │ vmls.f q10, , d0[5] │ │ │ │ svclt 0x00944c07 │ │ │ │ - ldrbtmi pc, [pc], #-1025 @ 0xa041c @ │ │ │ │ - ldrbtmi pc, [pc], #-1027 @ 0xa0420 @ │ │ │ │ + ldrbtmi pc, [pc], #-1025 @ 0xa03fc @ │ │ │ │ + ldrbtmi pc, [pc], #-1027 @ 0xa0400 @ │ │ │ │ vsubw.u8 q10, , d18 │ │ │ │ strbmi r4, [r4, #-1031]! @ 0xfffffbf9 │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf401bf94 │ │ │ │ vst3.16 {d0-d2}, [r3 :256] │ │ │ │ @ instruction: 0x4322047f │ │ │ │ - bl 0xfeda3c6c │ │ │ │ + bl 0xfeda3c4c │ │ │ │ @ instruction: 0xf00c6f13 │ │ │ │ svclt 0x00380c08 │ │ │ │ cmnpmi pc, r3 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, #323584 @ 0x4f000 │ │ │ │ orreq pc, r0, #3 │ │ │ │ @ instruction: 0xf001bf28 │ │ │ │ - b 0x13b0a54 │ │ │ │ - bleq 0x163468 │ │ │ │ + b 0x13b0a34 │ │ │ │ + bleq 0x163448 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13b10a8 │ │ │ │ + b 0x13b1088 │ │ │ │ stceq 12, cr0, [r3], {3} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ movwcc lr, #10831 @ 0x2a4f │ │ │ │ movwcs pc, #1027 @ 0x403 @ │ │ │ │ andcs lr, r2, #323584 @ 0x4f000 │ │ │ │ @@ -147554,42 +147546,42 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a42b0 │ │ │ │ + b 0x13a4290 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x11342cc │ │ │ │ + b 0x11342ac │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed614d4 │ │ │ │ - b 0x149d2e8 │ │ │ │ - b 0x112522c │ │ │ │ + blx 0xfed614b4 │ │ │ │ + b 0x149d2c8 │ │ │ │ + b 0x112520c │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x112910c │ │ │ │ + b 0x11290ec │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x88d960 │ │ │ │ + blx 0x88d940 │ │ │ │ strmi pc, [r6], r2, lsl #25 │ │ │ │ strne lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ strmi fp, [r4, #648] @ 0x288 │ │ │ │ strbtmi fp, [r0], -r8, lsl #31 │ │ │ │ @ instruction: 0x4c11ea4f │ │ │ │ addlt fp, r8, #152, 30 @ 0x260 │ │ │ │ svcmi 0x0012ebbc │ │ │ │ @@ -147601,95 +147593,95 @@ │ │ │ │ ldrmi fp, [r1], -r8, lsl #31 │ │ │ │ andsmi lr, r4, #323584 @ 0x4f000 │ │ │ │ adclt fp, r1, #152, 30 @ 0x260 │ │ │ │ svcmi 0x0013ebb2 │ │ │ │ stceq 15, cr11, [r3], #-160 @ 0xffffff60 │ │ │ │ andscs lr, r0, #323584 @ 0x4f000 │ │ │ │ vminnm.f32 d27, d15, d24 │ │ │ │ - b 0x14611ac │ │ │ │ + b 0x146118c │ │ │ │ svclt 0x00284c10 │ │ │ │ vst3.8 {d0-d2}, [ip :64], fp │ │ │ │ tstmi r9, #0, 24 │ │ │ │ addeq pc, r0, #2 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ orrpl pc, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0x2c01ea4f │ │ │ │ @ instruction: 0xf40c0c0c │ │ │ │ @ instruction: 0xf0010c00 │ │ │ │ - b 0x1131598 │ │ │ │ - blx 0x860dcc │ │ │ │ - blx 0xfefdf7a0 │ │ │ │ - b 0x149f7d4 │ │ │ │ - b 0x1127718 │ │ │ │ - b 0x1464fdc │ │ │ │ - b 0x14735f0 │ │ │ │ - blx 0xfefb35e4 │ │ │ │ - b 0x149f7e8 │ │ │ │ - b 0x112772c │ │ │ │ - blx 0x86cff0 │ │ │ │ - blx 0xfefdf7c8 │ │ │ │ - b 0x149f7f8 │ │ │ │ - b 0x112773c │ │ │ │ - b 0x1135000 │ │ │ │ + b 0x1131578 │ │ │ │ + blx 0x860dac │ │ │ │ + blx 0xfefdf780 │ │ │ │ + b 0x149f7b4 │ │ │ │ + b 0x11276f8 │ │ │ │ + b 0x1464fbc │ │ │ │ + b 0x14735d0 │ │ │ │ + blx 0xfefb35c4 │ │ │ │ + b 0x149f7c8 │ │ │ │ + b 0x112770c │ │ │ │ + blx 0x86cfd0 │ │ │ │ + blx 0xfefdf7a8 │ │ │ │ + b 0x149f7d8 │ │ │ │ + b 0x112771c │ │ │ │ + b 0x1134fe0 │ │ │ │ svclt 0x000c0204 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ addvc lr, r4, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, r3, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ qasxmi fp, r2, r8 │ │ │ │ - blx 0xfed31064 │ │ │ │ + blx 0xfed31044 │ │ │ │ svclt 0x0038f482 │ │ │ │ - blx 0xfecf1e6c │ │ │ │ + blx 0xfecf1e4c │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ stmdbeq r4!, {sl, fp, lr}^ │ │ │ │ ldmdbeq fp, {r4, r9, sl, lr}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b0e20 │ │ │ │ - b 0x13a362c │ │ │ │ + b 0x13b0e00 │ │ │ │ + b 0x13a360c │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vmull.p8 , d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ vaddw.u8 q10, q1, d3 │ │ │ │ vmull.u8 q10, d4, d7 │ │ │ │ - bne 0xbe8668 │ │ │ │ + bne 0xbe8648 │ │ │ │ andmi pc, r7, r4, asr #7 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ eoreq r1, sp, #16, 22 @ 0x4000 │ │ │ │ - b 0x1463eec │ │ │ │ + b 0x1463ecc │ │ │ │ sbclt r4, r0, #12, 24 @ 0xc00 │ │ │ │ - bl 0xff1cd118 │ │ │ │ + bl 0xff1cd0f8 │ │ │ │ vst1.8 {d6-d9}, [ip :64], r2 │ │ │ │ @ instruction: 0x43280c7f │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ strcs pc, [r7], #-963 @ 0xfffffc3d │ │ │ │ andvs lr, r2, r0, asr #20 │ │ │ │ andcs pc, r7, #67108867 @ 0x4000003 │ │ │ │ vmov.i16 , #40192 @ 0x9d00 │ │ │ │ - bne 0xfe9b36a0 │ │ │ │ + bne 0xfe9b3680 │ │ │ │ vmull.p8 q8, d3, d9 │ │ │ │ - bl 0xff0f0ea8 │ │ │ │ - bl 0xfe9392dc │ │ │ │ + bl 0xff0f0e88 │ │ │ │ + bl 0xfe9392bc │ │ │ │ @ instruction: 0xf005020c │ │ │ │ eoreq r0, r4, #1069547520 @ 0x3fc00000 │ │ │ │ movwvs lr, #14917 @ 0x3a45 │ │ │ │ - ldrbtmi pc, [pc], #-1028 @ 0xa06a0 @ │ │ │ │ + ldrbtmi pc, [pc], #-1028 @ 0xa0680 @ │ │ │ │ @ instruction: 0x43230411 │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ - b 0x1471310 │ │ │ │ - beq 0x1676f0 │ │ │ │ + b 0x14712f0 │ │ │ │ + beq 0x1676d0 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ orreq pc, r0, #3 │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ tstcc r0, #323584 @ 0x4f000 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ @@ -147707,91 +147699,91 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a4514 │ │ │ │ + b 0x13a44f4 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1134530 │ │ │ │ + b 0x1134510 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed61738 │ │ │ │ - b 0x149d54c │ │ │ │ - b 0x1125490 │ │ │ │ + blx 0xfed61718 │ │ │ │ + b 0x149d52c │ │ │ │ + b 0x1125470 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1129370 │ │ │ │ + b 0x1129350 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - bne 0x14a5794 │ │ │ │ - bl 0xff0e37b4 │ │ │ │ + bne 0x14a5774 │ │ │ │ + bl 0xff0e3794 │ │ │ │ addlt r4, r0, #536870913 @ 0x20000001 │ │ │ │ @ instruction: 0x0c241b19 │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ tstmi r3, #196, 22 @ 0x31000 │ │ │ │ - b 0x110d1c8 │ │ │ │ - b 0x1470bb4 │ │ │ │ + b 0x110d1a8 │ │ │ │ + b 0x1470b94 │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a37e0 │ │ │ │ - b 0x14637c8 │ │ │ │ + b 0x13a37c0 │ │ │ │ + b 0x14637a8 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a13c4 │ │ │ │ + b 0x13a13a4 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8d218 │ │ │ │ - b 0x149d5fc │ │ │ │ - b 0x1125540 │ │ │ │ + blx 0xfed8d1f8 │ │ │ │ + b 0x149d5dc │ │ │ │ + b 0x1125520 │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x11313fc │ │ │ │ + b 0x11313dc │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - blne 0x530c2c │ │ │ │ - blx 0xfed2718c │ │ │ │ - blx 0xfed1da34 │ │ │ │ + blne 0x530c0c │ │ │ │ + blx 0xfed2716c │ │ │ │ + blx 0xfed1da14 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b1044 │ │ │ │ - b 0x13a3850 │ │ │ │ + b 0x13b1024 │ │ │ │ + b 0x13a3830 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vmull.p8 , d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ @@ -147800,32 +147792,32 @@ │ │ │ │ strmi r2, [r5], #-7 │ │ │ │ andmi pc, r7, r4, asr #7 │ │ │ │ ldmdbne r0, {r2, r7, sl, lr} │ │ │ │ cdpeq 2, 2, cr0, cr4, cr13, {1} │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ adclt fp, sp, #192, 4 │ │ │ │ andsvs lr, r2, #4, 22 @ 0x1000 │ │ │ │ - ldcleq 4, cr15, [pc], #-48 @ 0xa085c │ │ │ │ - b 0x10b1530 │ │ │ │ + ldcleq 4, cr15, [pc], #-48 @ 0xa083c │ │ │ │ + b 0x10b1510 │ │ │ │ vaddl.u8 q8, d3, d12 │ │ │ │ - b 0x10a98b4 │ │ │ │ + b 0x10a9894 │ │ │ │ vaddl.u8 q11, d1, d2 │ │ │ │ stmiane sp, {r0, r1, r2, r9, sp}^ │ │ │ │ stcmi 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ mcreq 4, 0, r4, cr9, cr4, {0} │ │ │ │ andmi pc, r7, #201326595 @ 0xc000003 │ │ │ │ tstvs r3, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf0054462 │ │ │ │ eoreq r0, r4, #1069547520 @ 0x3fc00000 │ │ │ │ movwvs lr, #14917 @ 0x3a45 │ │ │ │ - ldrbtmi pc, [pc], #-1028 @ 0xa08c0 @ │ │ │ │ + ldrbtmi pc, [pc], #-1028 @ 0xa08a0 @ │ │ │ │ @ instruction: 0x43230411 │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ - b 0x1471530 │ │ │ │ - beq 0x167910 │ │ │ │ + b 0x1471510 │ │ │ │ + beq 0x1678f0 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ orreq pc, r0, #3 │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ tstcc r0, #323584 @ 0x4f000 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ @@ -147843,126 +147835,126 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a4734 │ │ │ │ + b 0x13a4714 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1134750 │ │ │ │ + b 0x1134730 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed61958 │ │ │ │ - b 0x149d76c │ │ │ │ - b 0x11256b0 │ │ │ │ + blx 0xfed61938 │ │ │ │ + b 0x149d74c │ │ │ │ + b 0x1125690 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1129590 │ │ │ │ + b 0x1129570 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ ldmdane r0, {r1, sl, ip}^ │ │ │ │ - bl 0xe39d4 │ │ │ │ + bl 0xe39b4 │ │ │ │ addlt r4, r0, #536870913 @ 0x20000001 │ │ │ │ stceq 8, cr1, [r4], #-900 @ 0xfffffc7c │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ tstmi r3, #4, 22 @ 0x1000 │ │ │ │ - b 0x110d3e8 │ │ │ │ - b 0x1470dd4 │ │ │ │ + b 0x110d3c8 │ │ │ │ + b 0x1470db4 │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a3a00 │ │ │ │ - b 0x14639e8 │ │ │ │ + b 0x13a39e0 │ │ │ │ + b 0x14639c8 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a15e4 │ │ │ │ + b 0x13a15c4 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8d438 │ │ │ │ - b 0x149d81c │ │ │ │ - b 0x1125760 │ │ │ │ + blx 0xfed8d418 │ │ │ │ + b 0x149d7fc │ │ │ │ + b 0x1125740 │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x113161c │ │ │ │ + b 0x11315fc │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ strtmi r4, [r2], #-258 @ 0xfffffefe │ │ │ │ - blx 0xfed31aac │ │ │ │ - blx 0xfed1dc54 │ │ │ │ + blx 0xfed31a8c │ │ │ │ + blx 0xfed1dc34 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b1264 │ │ │ │ - b 0x13a3a70 │ │ │ │ + b 0x13b1244 │ │ │ │ + b 0x13a3a50 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vmull.p8 , d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ vaddw.u8 q10, q1, d3 │ │ │ │ vmull.u8 q10, d4, d7 │ │ │ │ - bne 0xbe8aac │ │ │ │ + bne 0xbe8a8c │ │ │ │ andmi pc, r7, r4, asr #7 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ eoreq r1, sp, #16, 22 @ 0x4000 │ │ │ │ - b 0x1464330 │ │ │ │ + b 0x1464310 │ │ │ │ sbclt r4, r0, #12, 24 @ 0xc00 │ │ │ │ - bl 0xff1cd55c │ │ │ │ + bl 0xff1cd53c │ │ │ │ vst1.8 {d6-d9}, [ip :64], r2 │ │ │ │ @ instruction: 0x43280c7f │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ strcs pc, [r7], #-963 @ 0xfffffc3d │ │ │ │ andvs lr, r2, r0, asr #20 │ │ │ │ andcs pc, r7, #67108867 @ 0x4000003 │ │ │ │ vmov.i16 , #40192 @ 0x9d00 │ │ │ │ - bne 0xfe9b3ae4 │ │ │ │ + bne 0xfe9b3ac4 │ │ │ │ vmull.p8 q8, d3, d9 │ │ │ │ - bl 0xff0f12ec │ │ │ │ - bl 0xfe939720 │ │ │ │ + bl 0xff0f12cc │ │ │ │ + bl 0xfe939700 │ │ │ │ @ instruction: 0xf005020c │ │ │ │ eoreq r0, r4, #1069547520 @ 0x3fc00000 │ │ │ │ movwvs lr, #14917 @ 0x3a45 │ │ │ │ - ldrbtmi pc, [pc], #-1028 @ 0xa0ae4 @ │ │ │ │ + ldrbtmi pc, [pc], #-1028 @ 0xa0ac4 @ │ │ │ │ @ instruction: 0x43230411 │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ - b 0x1471754 │ │ │ │ - beq 0x167b34 │ │ │ │ + b 0x1471734 │ │ │ │ + beq 0x167b14 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ orreq pc, r0, #3 │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ tstcc r0, #323584 @ 0x4f000 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ @@ -147980,91 +147972,91 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a4958 │ │ │ │ + b 0x13a4938 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1134974 │ │ │ │ + b 0x1134954 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed61b7c │ │ │ │ - b 0x149d990 │ │ │ │ - b 0x11258d4 │ │ │ │ + blx 0xfed61b5c │ │ │ │ + b 0x149d970 │ │ │ │ + b 0x11258b4 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x11297b4 │ │ │ │ + b 0x1129794 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - bne 0x14a5bd8 │ │ │ │ - bl 0xff0e3bf8 │ │ │ │ + bne 0x14a5bb8 │ │ │ │ + bl 0xff0e3bd8 │ │ │ │ addlt r4, r0, #536870913 @ 0x20000001 │ │ │ │ @ instruction: 0x0c241b19 │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ tstmi r3, #196, 22 @ 0x31000 │ │ │ │ - b 0x110d60c │ │ │ │ - b 0x1470ff8 │ │ │ │ + b 0x110d5ec │ │ │ │ + b 0x1470fd8 │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a3c24 │ │ │ │ - b 0x1463c0c │ │ │ │ + b 0x13a3c04 │ │ │ │ + b 0x1463bec │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1808 │ │ │ │ + b 0x13a17e8 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8d65c │ │ │ │ - b 0x149da40 │ │ │ │ - b 0x1125984 │ │ │ │ + blx 0xfed8d63c │ │ │ │ + b 0x149da20 │ │ │ │ + b 0x1125964 │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x1131840 │ │ │ │ + b 0x1131820 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - blne 0x531070 │ │ │ │ - blx 0xfed275d0 │ │ │ │ - blx 0xfed1de78 │ │ │ │ + blne 0x531050 │ │ │ │ + blx 0xfed275b0 │ │ │ │ + blx 0xfed1de58 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b1488 │ │ │ │ - b 0x13a3c94 │ │ │ │ + b 0x13b1468 │ │ │ │ + b 0x13a3c74 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vmull.p8 , d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ @@ -148073,32 +148065,32 @@ │ │ │ │ strmi r2, [r5], #-7 │ │ │ │ andmi pc, r7, r4, asr #7 │ │ │ │ ldmdbne r0, {r2, r7, sl, lr} │ │ │ │ cdpeq 2, 2, cr0, cr4, cr13, {1} │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ adclt fp, sp, #192, 4 │ │ │ │ andsvs lr, r2, #4, 22 @ 0x1000 │ │ │ │ - ldcleq 4, cr15, [pc], #-48 @ 0xa0ca0 │ │ │ │ - b 0x10b1974 │ │ │ │ + ldcleq 4, cr15, [pc], #-48 @ 0xa0c80 │ │ │ │ + b 0x10b1954 │ │ │ │ vaddl.u8 q8, d3, d12 │ │ │ │ - b 0x10a9cf8 │ │ │ │ + b 0x10a9cd8 │ │ │ │ vaddl.u8 q11, d1, d2 │ │ │ │ stmiane sp, {r0, r1, r2, r9, sp}^ │ │ │ │ stcmi 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ mcreq 4, 0, r4, cr9, cr4, {0} │ │ │ │ andmi pc, r7, #201326595 @ 0xc000003 │ │ │ │ tstvs r3, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf0054462 │ │ │ │ eoreq r0, r4, #1069547520 @ 0x3fc00000 │ │ │ │ movwvs lr, #14917 @ 0x3a45 │ │ │ │ - ldrbtmi pc, [pc], #-1028 @ 0xa0d04 @ │ │ │ │ + ldrbtmi pc, [pc], #-1028 @ 0xa0ce4 @ │ │ │ │ @ instruction: 0x43230411 │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ - b 0x1471974 │ │ │ │ - beq 0x167d54 │ │ │ │ + b 0x1471954 │ │ │ │ + beq 0x167d34 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ orreq pc, r0, #3 │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ tstcc r0, #323584 @ 0x4f000 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ @@ -148116,229 +148108,229 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a4b78 │ │ │ │ + b 0x13a4b58 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1134b94 │ │ │ │ + b 0x1134b74 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed61d9c │ │ │ │ - b 0x149dbb0 │ │ │ │ - b 0x1125af4 │ │ │ │ + blx 0xfed61d7c │ │ │ │ + b 0x149db90 │ │ │ │ + b 0x1125ad4 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x11299d4 │ │ │ │ + b 0x11299b4 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ ldmdane r0, {r1, sl, ip}^ │ │ │ │ - bl 0xe3e18 │ │ │ │ + bl 0xe3df8 │ │ │ │ addlt r4, r0, #536870913 @ 0x20000001 │ │ │ │ stceq 8, cr1, [r4], #-900 @ 0xfffffc7c │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ tstmi r3, #4, 22 @ 0x1000 │ │ │ │ - b 0x110d82c │ │ │ │ - b 0x1471218 │ │ │ │ + b 0x110d80c │ │ │ │ + b 0x14711f8 │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a3e44 │ │ │ │ - b 0x1463e2c │ │ │ │ + b 0x13a3e24 │ │ │ │ + b 0x1463e0c │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1a28 │ │ │ │ + b 0x13a1a08 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8d87c │ │ │ │ - b 0x149dc60 │ │ │ │ - b 0x1125ba4 │ │ │ │ + blx 0xfed8d85c │ │ │ │ + b 0x149dc40 │ │ │ │ + b 0x1125b84 │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x1131a60 │ │ │ │ + b 0x1131a40 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ strtmi r4, [r2], #-258 @ 0xfffffefe │ │ │ │ - blx 0xfed31ef0 │ │ │ │ - blx 0xfed1e098 │ │ │ │ + blx 0xfed31ed0 │ │ │ │ + blx 0xfed1e078 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b16a8 │ │ │ │ - b 0x13a3eb4 │ │ │ │ + b 0x13b1688 │ │ │ │ + b 0x13a3e94 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vcge.f32 d21, d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ vrhadd.u8 d20, d2, d3 │ │ │ │ @ instruction: 0xf3444c07 │ │ │ │ - bne 0xbe8ef0 │ │ │ │ + bne 0xbe8ed0 │ │ │ │ andmi pc, r7, r4, asr #6 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ eoreq r1, sp, #16, 22 @ 0x4000 │ │ │ │ - b 0x1466774 │ │ │ │ + b 0x1466754 │ │ │ │ @ instruction: 0xf0004c0c │ │ │ │ adclt r0, sp, #255 @ 0xff │ │ │ │ eorvs lr, r2, #196, 22 @ 0x31000 │ │ │ │ - ldcleq 4, cr15, [pc], #-48 @ 0xa0ec4 │ │ │ │ - b 0x10b1b98 │ │ │ │ + ldcleq 4, cr15, [pc], #-48 @ 0xa0ea4 │ │ │ │ + b 0x10b1b78 │ │ │ │ vhadd.u8 d16, d3, d12 │ │ │ │ - b 0x10a9f1c │ │ │ │ + b 0x10a9efc │ │ │ │ vhadd.u8 d22, d1, d2 │ │ │ │ - bne 0x17e9724 │ │ │ │ + bne 0x17e9704 │ │ │ │ stcmi 3, cr15, [r7], {65} @ 0x41 │ │ │ │ strne r1, [r9], -r4, lsr #21 │ │ │ │ andmi pc, r7, #201326593 @ 0xc000001 │ │ │ │ @ instruction: 0x6323ebc1 │ │ │ │ andeq lr, ip, #165888 @ 0x28800 │ │ │ │ - ldrbeq pc, [pc, #5]! @ 0xa0f25 @ │ │ │ │ - b 0x11e17b4 │ │ │ │ + ldrbeq pc, [pc, #5]! @ 0xa0f05 @ │ │ │ │ + b 0x11e1794 │ │ │ │ vst2.8 {d6-d9}, [r4], r3 │ │ │ │ ldreq r4, [r1], #-1151 @ 0xfffffb81 │ │ │ │ vst2.8 {d4-d7}, [r1 :128], r3 │ │ │ │ tstmi r9, #-1073741793 @ 0xc000001f │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf00c0a03 │ │ │ │ @ instruction: 0xf0030c08 │ │ │ │ @ instruction: 0xf4100380 │ │ │ │ - b 0x13b4d44 │ │ │ │ - b 0x1463f58 │ │ │ │ + b 0x13b4d24 │ │ │ │ + b 0x1463f38 │ │ │ │ vst2.8 {d3-d6}, [r3 :64], r0 │ │ │ │ - b 0x13b9b54 │ │ │ │ - b 0x1463f64 │ │ │ │ + b 0x13b9b34 │ │ │ │ + b 0x1463f44 │ │ │ │ vst2.8 {d4-d7}, [r3 :64], r0 │ │ │ │ - b 0x13b1b60 │ │ │ │ - b 0x1463f70 │ │ │ │ + b 0x13b1b40 │ │ │ │ + b 0x1463f50 │ │ │ │ vst2.8 {d3-d6}, [r3], r1 │ │ │ │ - b 0x13a9b6c │ │ │ │ - b 0x1463f7c │ │ │ │ + b 0x13a9b4c │ │ │ │ + b 0x1463f5c │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1b78 │ │ │ │ - b 0x1463f88 │ │ │ │ + b 0x13a1b58 │ │ │ │ + b 0x1463f68 │ │ │ │ @ instruction: 0xf0031301 │ │ │ │ - b 0x13b9b84 │ │ │ │ + b 0x13b9b64 │ │ │ │ @ instruction: 0xf0000c03 │ │ │ │ - blx 0xfed61f88 │ │ │ │ - b 0x149dd9c │ │ │ │ - b 0x13a5ce0 │ │ │ │ + blx 0xfed61f68 │ │ │ │ + b 0x149dd7c │ │ │ │ + b 0x13a5cc0 │ │ │ │ svclt 0x000c0c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff410 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf0102300 │ │ │ │ - b 0x13b4dac │ │ │ │ + b 0x13b4d8c │ │ │ │ svclt 0x000c2283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff411 │ │ │ │ addcc lr, r3, #270336 @ 0x42000 │ │ │ │ mvnseq pc, #1 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addmi lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1124dd8 │ │ │ │ + b 0x1124db8 │ │ │ │ svclt 0x000c5283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ - b 0x1124818 │ │ │ │ + b 0x11247f8 │ │ │ │ @ instruction: 0xf0016283 │ │ │ │ - b 0x1131bf0 │ │ │ │ + b 0x1131bd0 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - bne 0x14a6020 │ │ │ │ - bl 0xff0e6040 │ │ │ │ + bne 0x14a6000 │ │ │ │ + bl 0xff0e6020 │ │ │ │ addlt r4, r0, #536870914 @ 0x20000002 │ │ │ │ strtne r1, [r4], #-2841 @ 0xfffff4e7 │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ @ instruction: 0x4323ebc4 │ │ │ │ - b 0x110da54 │ │ │ │ - b 0x1471440 │ │ │ │ + b 0x110da34 │ │ │ │ + b 0x1471420 │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a406c │ │ │ │ - b 0x1464054 │ │ │ │ + b 0x13a404c │ │ │ │ + b 0x1464034 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1c50 │ │ │ │ + b 0x13a1c30 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8daa4 │ │ │ │ - b 0x149de88 │ │ │ │ - b 0x1125dcc │ │ │ │ + blx 0xfed8da84 │ │ │ │ + b 0x149de68 │ │ │ │ + b 0x1125dac │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x1131c88 │ │ │ │ + b 0x1131c68 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - blne 0x5314b8 │ │ │ │ - blx 0xfed27a18 │ │ │ │ - blx 0xfed1e2c0 │ │ │ │ + blne 0x531498 │ │ │ │ + blx 0xfed279f8 │ │ │ │ + blx 0xfed1e2a0 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b18d0 │ │ │ │ - b 0x13a40dc │ │ │ │ + b 0x13b18b0 │ │ │ │ + b 0x13a40bc │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vcge.f32 d21, d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ @@ -148346,206 +148338,206 @@ │ │ │ │ @ instruction: 0xf3444c07 │ │ │ │ strmi r2, [r5], #-7 │ │ │ │ andmi pc, r7, r4, asr #6 │ │ │ │ stmiane r0!, {r2, r7, sl, lr} │ │ │ │ strtne r0, [r4], -sp, lsr #4 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ rscseq pc, pc, r0 │ │ │ │ - bl 0x1cdbc8 │ │ │ │ + bl 0x1cdba8 │ │ │ │ vst1.8 {d6-d9}, [ip :128], r2 │ │ │ │ @ instruction: 0x43280c7f │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ strcs pc, [r7], #-835 @ 0xfffffcbd │ │ │ │ andvs lr, r2, r0, asr #20 │ │ │ │ andcs pc, r7, #67108865 @ 0x4000001 │ │ │ │ vsub.i8 , , │ │ │ │ ldrmi r4, [r4], #-3079 @ 0xfffff3f9 │ │ │ │ vmax.u8 d17, d3, d9 │ │ │ │ - bl 0xf1958 │ │ │ │ + bl 0xf1938 │ │ │ │ strbtmi r6, [r2], #-803 @ 0xfffffcdd │ │ │ │ - ldrbeq pc, [pc, #5]! @ 0xa1149 @ │ │ │ │ - b 0x11e19d8 │ │ │ │ + ldrbeq pc, [pc, #5]! @ 0xa1129 @ │ │ │ │ + b 0x11e19b8 │ │ │ │ vst2.8 {d6-d9}, [r4], r3 │ │ │ │ ldreq r4, [r1], #-1151 @ 0xfffffb81 │ │ │ │ vst2.8 {d4-d7}, [r1 :128], r3 │ │ │ │ tstmi r9, #-1073741793 @ 0xc000001f │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf00c0a03 │ │ │ │ @ instruction: 0xf0030c08 │ │ │ │ @ instruction: 0xf4100380 │ │ │ │ - b 0x13b4f68 │ │ │ │ - b 0x146417c │ │ │ │ + b 0x13b4f48 │ │ │ │ + b 0x146415c │ │ │ │ vst2.8 {d3-d6}, [r3 :64], r0 │ │ │ │ - b 0x13b9d78 │ │ │ │ - b 0x1464188 │ │ │ │ + b 0x13b9d58 │ │ │ │ + b 0x1464168 │ │ │ │ vst2.8 {d4-d7}, [r3 :64], r0 │ │ │ │ - b 0x13b1d84 │ │ │ │ - b 0x1464194 │ │ │ │ + b 0x13b1d64 │ │ │ │ + b 0x1464174 │ │ │ │ vst2.8 {d3-d6}, [r3], r1 │ │ │ │ - b 0x13a9d90 │ │ │ │ - b 0x14641a0 │ │ │ │ + b 0x13a9d70 │ │ │ │ + b 0x1464180 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1d9c │ │ │ │ - b 0x14641ac │ │ │ │ + b 0x13a1d7c │ │ │ │ + b 0x146418c │ │ │ │ @ instruction: 0xf0031301 │ │ │ │ - b 0x13b9da8 │ │ │ │ + b 0x13b9d88 │ │ │ │ @ instruction: 0xf0000c03 │ │ │ │ - blx 0xfed621ac │ │ │ │ - b 0x149dfc0 │ │ │ │ - b 0x13a5f04 │ │ │ │ + blx 0xfed6218c │ │ │ │ + b 0x149dfa0 │ │ │ │ + b 0x13a5ee4 │ │ │ │ svclt 0x000c0c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff410 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf0102300 │ │ │ │ - b 0x13b4fd0 │ │ │ │ + b 0x13b4fb0 │ │ │ │ svclt 0x000c2283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff411 │ │ │ │ addcc lr, r3, #270336 @ 0x42000 │ │ │ │ mvnseq pc, #1 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addmi lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1124ffc │ │ │ │ + b 0x1124fdc │ │ │ │ svclt 0x000c5283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ - b 0x1124a3c │ │ │ │ + b 0x1124a1c │ │ │ │ @ instruction: 0xf0016283 │ │ │ │ - b 0x1131e14 │ │ │ │ + b 0x1131df4 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ stmne r8, {r1, sl, ip} │ │ │ │ - bl 0xe6264 │ │ │ │ + bl 0xe6244 │ │ │ │ addlt r4, r0, #536870914 @ 0x20000002 │ │ │ │ strtne r1, [r4], #-2273 @ 0xfffff71f │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ @ instruction: 0x4323eb04 │ │ │ │ - b 0x110dc78 │ │ │ │ - b 0x1471664 │ │ │ │ + b 0x110dc58 │ │ │ │ + b 0x1471644 │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a4290 │ │ │ │ - b 0x1464278 │ │ │ │ + b 0x13a4270 │ │ │ │ + b 0x1464258 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1e74 │ │ │ │ + b 0x13a1e54 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8dcc8 │ │ │ │ - b 0x149e0ac │ │ │ │ - b 0x1125ff0 │ │ │ │ + blx 0xfed8dca8 │ │ │ │ + b 0x149e08c │ │ │ │ + b 0x1125fd0 │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x1131eac │ │ │ │ + b 0x1131e8c │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ strtmi r4, [r2], #-258 @ 0xfffffefe │ │ │ │ - blx 0xfed3233c │ │ │ │ - blx 0xfed1e4e4 │ │ │ │ + blx 0xfed3231c │ │ │ │ + blx 0xfed1e4c4 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b1af4 │ │ │ │ - b 0x13a4300 │ │ │ │ + b 0x13b1ad4 │ │ │ │ + b 0x13a42e0 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ smlabtmi r7, r3, r3, pc @ │ │ │ │ cdppl 5, 8, cr15, cr0, cr0, {0} │ │ │ │ @ instruction: 0x9608e9dd │ │ │ │ stccs 3, cr15, [r7], {194} @ 0xc2 │ │ │ │ - ldrbeq pc, [pc, #9]! @ 0xa1329 @ │ │ │ │ + ldrbeq pc, [pc, #9]! @ 0xa1309 @ │ │ │ │ andmi pc, r7, r6, asr #7 │ │ │ │ stmdane r9, {r2, r4, r5, r9, sl, fp} │ │ │ │ stmdbne r0, {r3, r4, r9, sl, fp} │ │ │ │ - ldrbteq pc, [pc], #2 @ 0xa1330 @ │ │ │ │ + ldrbteq pc, [pc], #2 @ 0xa1310 @ │ │ │ │ vmul.f , , d0[5] │ │ │ │ @ instruction: 0xf04f2707 │ │ │ │ - b 0x146273c │ │ │ │ - bl 0x11e1480 │ │ │ │ - bl 0x7a3b58 │ │ │ │ - bl 0x11e4364 │ │ │ │ + b 0x146271c │ │ │ │ + bl 0x11e1460 │ │ │ │ + bl 0x7a3b38 │ │ │ │ + bl 0x11e4344 │ │ │ │ stmdaeq r4!, {r0, r2, fp}^ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ strbvc lr, [sl], #2628 @ 0xa44 │ │ │ │ vstmiavc r8, {s29-s104} │ │ │ │ - beq 0x175bc98 │ │ │ │ + beq 0x175bc78 │ │ │ │ ldmdaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bvs 0xdbc8c │ │ │ │ + bvs 0xdbc6c │ │ │ │ strmi pc, [r7, -r2, asr #7] │ │ │ │ @ instruction: 0xf3c90e10 │ │ │ │ - b 0x1471b8c │ │ │ │ + b 0x1471b6c │ │ │ │ ldmne pc!, {r3, fp, sp} @ │ │ │ │ ldmdavs ip, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcs lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0x0c05eb45 │ │ │ │ - b 0x1463580 │ │ │ │ - b 0x127b7ec │ │ │ │ - b 0x147f2bc │ │ │ │ - bl 0x4a4500 │ │ │ │ - b 0x13213b8 │ │ │ │ - b 0x1461bb8 │ │ │ │ - b 0x11b43cc │ │ │ │ - b 0x13b23bc │ │ │ │ - bl 0x11f4400 │ │ │ │ + b 0x1463560 │ │ │ │ + b 0x127b7cc │ │ │ │ + b 0x147f29c │ │ │ │ + bl 0x4a44e0 │ │ │ │ + b 0x1321398 │ │ │ │ + b 0x1461b98 │ │ │ │ + b 0x11b43ac │ │ │ │ + b 0x13b239c │ │ │ │ + bl 0x11f43e0 │ │ │ │ stmdaeq r0, {r0, r2, r8, r9, sl}^ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ sbcvc lr, r7, r0, asr #20 │ │ │ │ @ instruction: 0xf006087f │ │ │ │ @ instruction: 0xf3c60cff │ │ │ │ ldrteq r2, [pc], -r7, lsl #12 │ │ │ │ - b 0x12634e4 │ │ │ │ - b 0x11ab004 │ │ │ │ + b 0x12634c4 │ │ │ │ + b 0x11aafe4 │ │ │ │ teqmi sl, #0 │ │ │ │ ldrbeq pc, [pc, r3]! @ │ │ │ │ smladeq ip, r7, fp, lr │ │ │ │ movwcs pc, #29635 @ 0x73c3 @ │ │ │ │ stmdaeq r5, {r0, r2, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c06eb13 │ │ │ │ - b 0x12635dc │ │ │ │ - b 0x147f304 │ │ │ │ + b 0x12635bc │ │ │ │ + b 0x147f2e4 │ │ │ │ teqmi sl, #92, 24 @ 0x5c00 │ │ │ │ movwcs lr, #51778 @ 0xca42 │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ rsbsmi pc, pc, #4, 8 @ 0x4000000 │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ - ldrbteq pc, [pc], #-1028 @ 0xa1400 @ │ │ │ │ + ldrbteq pc, [pc], #-1028 @ 0xa13e0 @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ - b 0x1163954 │ │ │ │ - b 0x1471814 │ │ │ │ + b 0x1163934 │ │ │ │ + b 0x14717f4 │ │ │ │ stmdbeq r4!, {r2, r3, r7, sl, fp}^ │ │ │ │ vstmiane r2, {s28-s103} │ │ │ │ rsbsmi pc, pc, #0 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ vstmiacs r4, {s28-s103} │ │ │ │ vst1.64 {d11-d14}, [r3 :64], ip │ │ │ │ ldmdbeq r2, {r0, r1, r2, r3, r4, r5, r6, r8, r9, lr}^ │ │ │ │ @@ -148558,15 +148550,15 @@ │ │ │ │ orrmi lr, r4, #76, 20 @ 0x4c000 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ rsbseq pc, pc, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrvs lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1169c64 │ │ │ │ + b 0x1169c44 │ │ │ │ @ instruction: 0xf8ce7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ cdppl 5, 8, cr15, cr0, cr0, {0} │ │ │ │ @@ -148585,133 +148577,133 @@ │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ strcs pc, [r7, #-968] @ 0xfffffc38 │ │ │ │ strcc r0, [r1, #-2166] @ 0xfffff78a │ │ │ │ strbvc lr, [ip], r6, asr #20 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ @ instruction: 0x6c00ea4c │ │ │ │ andcs pc, r7, r2, asr #7 │ │ │ │ - b 0x1467584 │ │ │ │ + b 0x1467564 │ │ │ │ @ instruction: 0xf04f6018 │ │ │ │ @ instruction: 0xf1070800 │ │ │ │ @ instruction: 0xf1480701 │ │ │ │ stmdaeq sp!, {fp}^ │ │ │ │ stmdaeq r9, {r0, ip, sp}^ │ │ │ │ strbvc lr, [r8, #2629] @ 0xa45 │ │ │ │ ldmdaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdacs r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcs lr, [r5], -r6, asr #20 │ │ │ │ ldmdavs r5, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strmi pc, [r7, #-962] @ 0xfffffc3e │ │ │ │ @ instruction: 0xf04f197f │ │ │ │ @ instruction: 0xf1450500 │ │ │ │ - b 0x13a2908 │ │ │ │ + b 0x13a28e8 │ │ │ │ ldmdaeq pc!, {r3, sl, fp}^ @ │ │ │ │ - b 0x1264d58 │ │ │ │ + b 0x1264d38 │ │ │ │ stmdaeq sp!, {r0, r2, r6, r7, r8, r9, sl, ip, sp, lr}^ │ │ │ │ - b 0x1467718 │ │ │ │ - b 0x1232930 │ │ │ │ - b 0x11f1d3c │ │ │ │ - b 0x1472980 │ │ │ │ - b 0x13a1668 │ │ │ │ + b 0x14676f8 │ │ │ │ + b 0x1232910 │ │ │ │ + b 0x11f1d1c │ │ │ │ + b 0x1472960 │ │ │ │ + b 0x13a1648 │ │ │ │ @ instruction: 0xf04f0c05 │ │ │ │ @ instruction: 0xf1450500 │ │ │ │ @ instruction: 0xf0030500 │ │ │ │ vqshlu.s64 q8, , #3 │ │ │ │ - b 0x10aa158 │ │ │ │ + b 0x10aa138 │ │ │ │ stmdaeq sp!, {r0, r2, r6, r7, ip, sp, lr}^ │ │ │ │ - b 0x11e2df8 │ │ │ │ - b 0x112a988 │ │ │ │ - b 0x13b954c │ │ │ │ + b 0x11e2dd8 │ │ │ │ + b 0x112a968 │ │ │ │ + b 0x13b952c │ │ │ │ @ instruction: 0xf0040c05 │ │ │ │ strcc r0, [r1, #-1535] @ 0xfffffa01 │ │ │ │ strcs pc, [r7], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf10419ad │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ @ instruction: 0xf1460600 │ │ │ │ stmiane r4!, {r9, sl}^ │ │ │ │ @ instruction: 0xf412086d │ │ │ │ - b 0x147536c │ │ │ │ - b 0x11e26c4 │ │ │ │ - b 0x13bec90 │ │ │ │ - b 0x13a4590 │ │ │ │ - blx 0x186a190 │ │ │ │ - blx 0xfefe078c │ │ │ │ + b 0x147534c │ │ │ │ + b 0x11e26a4 │ │ │ │ + b 0x13bec70 │ │ │ │ + b 0x13a4570 │ │ │ │ + blx 0x186a170 │ │ │ │ + blx 0xfefe076c │ │ │ │ svclt 0x000cfc8c │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svceq 0x007ff412 │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ - blx 0xfed4e100 │ │ │ │ - b 0x119dfa4 │ │ │ │ - b 0x14719a4 │ │ │ │ - b 0x13a47d4 │ │ │ │ + blx 0xfed4e0e0 │ │ │ │ + b 0x119df84 │ │ │ │ + b 0x1471984 │ │ │ │ + b 0x13a47b4 │ │ │ │ svclt 0x000c1c84 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svcmi 0x007ff010 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ vstmiacs r4, {s28-s103} │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4132400 │ │ │ │ - b 0x13b53c0 │ │ │ │ - b 0x116e3d8 │ │ │ │ + b 0x13b53a0 │ │ │ │ + b 0x116e3b8 │ │ │ │ svclt 0x000c4382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svceq 0x007ff411 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ cdpeq 2, 0, cr2, cr12, cr0, {0} │ │ │ │ orrvs lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1169dec │ │ │ │ + b 0x1169dcc │ │ │ │ @ instruction: 0xf8ce7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ addslt fp, r9, #240, 10 @ 0x3c000000 │ │ │ │ cdppl 5, 8, cr15, cr0, cr0, {0} │ │ │ │ strpl lr, [r5], #-2525 @ 0xfffff623 │ │ │ │ adclt r0, r0, #6912 @ 0x1b00 │ │ │ │ @ instruction: 0x4c14ea4f │ │ │ │ @ instruction: 0xf04f1809 │ │ │ │ adclt r0, lr, #0, 8 │ │ │ │ - bl 0x11ce060 │ │ │ │ - bl 0x563234 │ │ │ │ + bl 0x11ce040 │ │ │ │ + bl 0x563214 │ │ │ │ stmibne r0, {r2, r3, r8, r9} │ │ │ │ ldrmi lr, [r5, #-2639] @ 0xfffff5b1 │ │ │ │ @ instruction: 0x0c04eb44 │ │ │ │ ldmdbne r2, {r1, r4, sl, fp}^ │ │ │ │ cmpeq r3, #323584 @ 0x4f000 │ │ │ │ subseq lr, r0, pc, asr #20 │ │ │ │ cmpeq r1, pc, asr #20 │ │ │ │ sbcvc lr, ip, r0, asr #20 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ @ instruction: 0x4c03ea4c │ │ │ │ cmpeq r2, #323584 @ 0x4f000 │ │ │ │ andeq lr, r4, #68, 22 @ 0x11000 │ │ │ │ bicvc lr, r7, r1, asr #20 │ │ │ │ bicvc lr, r2, #274432 @ 0x43000 │ │ │ │ - b 0x10a37a8 │ │ │ │ + b 0x10a3788 │ │ │ │ ldreq r4, [r2], #-3 │ │ │ │ andsmi lr, r3, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ addlt r0, r3, #512 @ 0x200 │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ - blx 0xfed626c0 │ │ │ │ - blx 0xfed5e488 │ │ │ │ - b 0x15de088 │ │ │ │ - b 0x14726c8 │ │ │ │ - b 0x14663d4 │ │ │ │ - b 0x1465fd4 │ │ │ │ - b 0x116649c │ │ │ │ + blx 0xfed626a0 │ │ │ │ + blx 0xfed5e468 │ │ │ │ + b 0x15de068 │ │ │ │ + b 0x14726a8 │ │ │ │ + b 0x14663b4 │ │ │ │ + b 0x1465fb4 │ │ │ │ + b 0x116647c │ │ │ │ addlt r3, sl, #134217730 @ 0x8000002 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1169ea8 │ │ │ │ + b 0x1169e88 │ │ │ │ @ instruction: 0xf8ce7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ addslt r5, r8, #128, 28 @ 0x800 │ │ │ │ strmi lr, [r3, #-2525] @ 0xfffff623 │ │ │ │ @@ -148724,104 +148716,104 @@ │ │ │ │ andcc r0, r1, r0, lsl #10 │ │ │ │ @ instruction: 0x0c03eb1c │ │ │ │ stceq 2, cr11, [r4], #-588 @ 0xfffffdb4 │ │ │ │ @ instruction: 0xf04f18c0 │ │ │ │ @ instruction: 0xf1430300 │ │ │ │ ldceq 3, cr0, [r2], {-0} │ │ │ │ stmdaeq r0, {r0, sl, ip, sp}^ │ │ │ │ - b 0x10a798c │ │ │ │ - b 0x147da0c │ │ │ │ + b 0x10a796c │ │ │ │ + b 0x147d9ec │ │ │ │ @ instruction: 0xf04f0253 │ │ │ │ @ instruction: 0xf1430300 │ │ │ │ stmdaeq r4!, {r8, r9}^ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x11a3838 │ │ │ │ + b 0x11a3818 │ │ │ │ ldmdaeq fp, {r0, r1, r6, r7, sl, ip, sp, lr}^ │ │ │ │ andmi lr, ip, #270336 @ 0x42000 │ │ │ │ bicvc lr, r5, r1, asr #20 │ │ │ │ - b 0x10a2790 │ │ │ │ - b 0x1171738 │ │ │ │ + b 0x10a2770 │ │ │ │ + b 0x1171718 │ │ │ │ tstmi sl, #20, 6 @ 0x50000000 │ │ │ │ tstmi r1, #805306376 @ 0x30000008 │ │ │ │ - blx 0xfed6473c │ │ │ │ + blx 0xfed6471c │ │ │ │ ldreq pc, [r2], #-899 @ 0xfffffc7d │ │ │ │ - blx 0xfed2476c │ │ │ │ - b 0x149e148 │ │ │ │ - b 0x1466490 │ │ │ │ - b 0x1466090 │ │ │ │ - b 0x1166558 │ │ │ │ + blx 0xfed2474c │ │ │ │ + b 0x149e128 │ │ │ │ + b 0x1466470 │ │ │ │ + b 0x1466070 │ │ │ │ + b 0x1166538 │ │ │ │ addlt r3, sl, #134217730 @ 0x8000002 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1169f64 │ │ │ │ + b 0x1169f44 │ │ │ │ @ instruction: 0xf8ce7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stcls 5, cr11, [r2], {16} │ │ │ │ vstmiaeq r4, {s29-s107} │ │ │ │ strteq pc, [r0], #-460 @ 0xfffffe34 │ │ │ │ cdpeq 1, 4, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0xf00cfa20 │ │ │ │ vst1.8 {d15-d16}, [r4], r1 │ │ │ │ @ instruction: 0xf1cc4320 │ │ │ │ - blx 0x162814 │ │ │ │ - blx 0x15e3d0 │ │ │ │ + blx 0x1627f4 │ │ │ │ + blx 0x15e3b0 │ │ │ │ msrmi CPSR_xc, #4, 8 @ 0x4000000 │ │ │ │ strteq pc, [r0], #-428 @ 0xfffffe54 │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r1 │ │ │ │ @ instruction: 0xf10cfa21 │ │ │ │ stceq 1, cr15, [r0], #-688 @ 0xfffffd50 │ │ │ │ - blx 0x932434 │ │ │ │ - b 0x14607e8 │ │ │ │ - b 0x11617bc │ │ │ │ + blx 0x932414 │ │ │ │ + b 0x14607c8 │ │ │ │ + b 0x116179c │ │ │ │ tstmi r9, #12, 6 @ 0x30000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andsmi fp, sl, r0, lsl r5 │ │ │ │ @ instruction: 0xf1a49c02 │ │ │ │ @ instruction: 0xf1c40c20 │ │ │ │ - blx 0x16505c │ │ │ │ - blx 0x9a0810 │ │ │ │ - b 0x13e101c │ │ │ │ + blx 0x16503c │ │ │ │ + blx 0x9a07f0 │ │ │ │ + b 0x13e0ffc │ │ │ │ adcmi r0, r3, lr, lsl #24 │ │ │ │ tsteq ip, r1, lsr #20 │ │ │ │ andeq lr, r3, r0, lsr #20 │ │ │ │ stceq 1, cr15, [r0], #-784 @ 0xfffffcf0 │ │ │ │ msreq CPSR_, #164, 2 @ 0x29 │ │ │ │ vst1.8 {d15-d16}, [r4], r2 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ - blx 0x932484 │ │ │ │ - b 0x11a0838 │ │ │ │ + blx 0x932464 │ │ │ │ + b 0x11a0818 │ │ │ │ tstmi r9, #12, 6 @ 0x30000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf0014308 │ │ │ │ svclt 0x000c4100 │ │ │ │ andcs r2, r0, r1 │ │ │ │ addvc lr, r0, r1, asr #20 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ tstpcc r1, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blx 0x10e342 │ │ │ │ - blx 0xfe99d846 │ │ │ │ + blx 0x10e322 │ │ │ │ + blx 0xfe99d826 │ │ │ │ strmi r3, [r1], #-257 @ 0xfffffeff │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ streq fp, [r0], #-642 @ 0xfffffd7e │ │ │ │ @ instruction: 0xf04f1883 │ │ │ │ @ instruction: 0xf1410100 │ │ │ │ ldreq r0, [r8], #-256 @ 0xffffff00 │ │ │ │ stmne r0, {r0, r3, sl} │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ - b 0x10e2884 │ │ │ │ + b 0x10e2864 │ │ │ │ streq r4, [r0], #-272 @ 0xfffffef0 │ │ │ │ @ instruction: 0xf1411880 │ │ │ │ andcs r0, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrbmi r4, [r0, -r1, lsl #12]! │ │ │ │ @ instruction: 0x6c11ea4f │ │ │ │ mvnseq pc, #0 │ │ │ │ @@ -148837,190 +148829,190 @@ │ │ │ │ movweq pc, #322 @ 0x142 @ │ │ │ │ rscseq pc, pc, #1 │ │ │ │ andeq lr, ip, r0, lsl fp │ │ │ │ stccs 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ @ instruction: 0xf1431880 │ │ │ │ vsubw.u8 q8, , d0 │ │ │ │ - bl 0x4b20dc │ │ │ │ + bl 0x4b20bc │ │ │ │ @ instruction: 0xf143000c │ │ │ │ stmne r0, {r8} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dfa4e │ │ │ │ + blx 0x1dfa2e │ │ │ │ @ instruction: 0x4c11ea4f │ │ │ │ - bl 0x58e2ec │ │ │ │ + bl 0x58e2cc │ │ │ │ @ instruction: 0xf04f030c │ │ │ │ - b 0x14620e8 │ │ │ │ - bl 0x113192c │ │ │ │ + b 0x14620c8 │ │ │ │ + bl 0x113190c │ │ │ │ addlt r0, sl, #512 @ 0x200 │ │ │ │ @ instruction: 0xf14c1818 │ │ │ │ stmne r0, {r8} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf04f1840 │ │ │ │ mrsmi r0, (UNDEF: 89) │ │ │ │ svclt 0x00004770 │ │ │ │ vldmiacc r0, {s28-s106} │ │ │ │ bicne pc, r0, #192, 6 │ │ │ │ stceq 0, cr15, [r2], {12} │ │ │ │ - b 0x1164e2c │ │ │ │ + b 0x1164e0c │ │ │ │ @ instruction: 0xf002030c │ │ │ │ svceq 0x00000204 │ │ │ │ @ instruction: 0xf0004313 │ │ │ │ stmiaeq sl, {r3}^ │ │ │ │ @ instruction: 0xf0024303 │ │ │ │ - beq 0xfe2a217c │ │ │ │ + beq 0xfe2a215c │ │ │ │ @ instruction: 0xf0004313 │ │ │ │ mcrreq 0, 2, r0, sl, cr0 │ │ │ │ @ instruction: 0xf0024303 │ │ │ │ cdpeq 2, 0, cr0, cr8, cr0, {2} │ │ │ │ @ instruction: 0xf0004313 │ │ │ │ tstmi r8, #128 @ 0x80 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf3c00f82 │ │ │ │ @ instruction: 0xf00233c0 │ │ │ │ - bleq 0x1321974 │ │ │ │ + bleq 0x1321954 │ │ │ │ @ instruction: 0xf0024303 │ │ │ │ stceq 2, cr0, [r9, #-16] │ │ │ │ @ instruction: 0xf0014313 │ │ │ │ tstmi r8, #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf0010f89 │ │ │ │ - b 0x10e1d94 │ │ │ │ + b 0x10e1d74 │ │ │ │ ldrdcs r7, [r0, -r0] │ │ │ │ svclt 0x00004770 │ │ │ │ ldceq 4, cr11, [r1], {16} │ │ │ │ streq r9, [r9], #-3073 @ 0xfffff3ff │ │ │ │ @ instruction: 0xf500b292 │ │ │ │ rscmi r5, r1, r0, lsl #25 │ │ │ │ vhadd.u32 q10, , q9 │ │ │ │ - b 0x10e1de8 │ │ │ │ + b 0x10e1dc8 │ │ │ │ ldceq 0, cr0, [r9], {2} │ │ │ │ streq fp, [r9], #-667 @ 0xfffffd65 │ │ │ │ rscmi r0, r3, r2, lsl #24 │ │ │ │ andmi pc, r0, #33554432 @ 0x2000000 │ │ │ │ vhadd.u32 q10, , │ │ │ │ - beq 0x161e00 │ │ │ │ + beq 0x161de0 │ │ │ │ orreq pc, r0, #3 │ │ │ │ andeq r4, sl, #1275068416 @ 0x4c000000 │ │ │ │ andeq pc, r0, #33554432 @ 0x2000000 │ │ │ │ - b 0x1164a04 │ │ │ │ + b 0x11649e4 │ │ │ │ addlt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ - blx 0xfed4e424 │ │ │ │ - b 0x149e408 │ │ │ │ - b 0x116634c │ │ │ │ + blx 0xfed4e404 │ │ │ │ + b 0x149e3e8 │ │ │ │ + b 0x116632c │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x117220c │ │ │ │ + b 0x11721ec │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ - blmi 0x1dfb94 │ │ │ │ + blmi 0x1dfb74 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf5009900 │ │ │ │ - blx 0x938c34 │ │ │ │ - blx 0x99da3c │ │ │ │ - blx 0xfecdde40 │ │ │ │ + blx 0x938c14 │ │ │ │ + blx 0x99da1c │ │ │ │ + blx 0xfecdde20 │ │ │ │ @ instruction: 0xf001f380 │ │ │ │ ldmdbeq fp, {r9, lr}^ │ │ │ │ addcc lr, r3, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf4030c03 │ │ │ │ tstmi sl, #0, 6 │ │ │ │ @ instruction: 0xf381fab1 │ │ │ │ - b 0x1123fc4 │ │ │ │ + b 0x1123fa4 │ │ │ │ @ instruction: 0xf8cc7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf500b500 │ │ │ │ stmdbls r1, {r7, sl, fp, ip, lr} │ │ │ │ cdpeq 1, 2, cr15, cr0, cr1, {6} │ │ │ │ eoreq pc, r0, r1, lsr #3 │ │ │ │ - blx 0x171da4 │ │ │ │ - blx 0x9a12b8 │ │ │ │ - b 0x115da84 │ │ │ │ + blx 0x171d84 │ │ │ │ + blx 0x9a1298 │ │ │ │ + b 0x115da64 │ │ │ │ movwmi r0, #8718 @ 0x220e │ │ │ │ @ instruction: 0xf101fa23 │ │ │ │ andeq lr, r1, r2, asr sl │ │ │ │ svclt 0x000c4610 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dfc26 │ │ │ │ + blx 0x1dfc06 │ │ │ │ addslt fp, r9, #16, 8 @ 0x10000000 │ │ │ │ @ instruction: 0xf36f9c01 │ │ │ │ @ instruction: 0xf500030f │ │ │ │ adcmi r5, r1, r0, lsl #25 │ │ │ │ addlt r4, r9, #163 @ 0xa3 │ │ │ │ stceq 3, cr4, [fp], {25} │ │ │ │ vqsub.u32 d27, d31, d3 │ │ │ │ - blx 0x16230c │ │ │ │ - blx 0x15e6e4 │ │ │ │ + blx 0x1622ec │ │ │ │ + blx 0x15e6c4 │ │ │ │ vhadd.u32 d31, d3, d4 │ │ │ │ - b 0x1461b18 │ │ │ │ - b 0x146a720 │ │ │ │ + b 0x1461af8 │ │ │ │ + b 0x146a700 │ │ │ │ vst1.8 {d4-d7}, [r2 :64], r0 │ │ │ │ @ instruction: 0xf0034200 │ │ │ │ - b 0x11628ec │ │ │ │ - b 0x14626f8 │ │ │ │ + b 0x11628cc │ │ │ │ + b 0x14626d8 │ │ │ │ vst1.8 {d2-d5}, [r2], r1 │ │ │ │ - b 0x11622f8 │ │ │ │ + b 0x11622d8 │ │ │ │ addlt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ - blx 0xfed4e548 │ │ │ │ - b 0x149e52c │ │ │ │ - b 0x1166470 │ │ │ │ + blx 0xfed4e528 │ │ │ │ + b 0x149e50c │ │ │ │ + b 0x1166450 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x1172330 │ │ │ │ + b 0x1172310 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ - blmi 0x1dfcb8 │ │ │ │ + blmi 0x1dfc98 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf5009900 │ │ │ │ - blx 0x138d58 │ │ │ │ - blx 0x19db60 │ │ │ │ - blx 0xfecddf64 │ │ │ │ + blx 0x138d38 │ │ │ │ + blx 0x19db40 │ │ │ │ + blx 0xfecddf44 │ │ │ │ @ instruction: 0xf001f380 │ │ │ │ ldmdbeq fp, {r9, lr}^ │ │ │ │ addcc lr, r3, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf4030c03 │ │ │ │ tstmi sl, #0, 6 │ │ │ │ @ instruction: 0xf381fab1 │ │ │ │ - b 0x11240e8 │ │ │ │ + b 0x11240c8 │ │ │ │ @ instruction: 0xf8cc7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcls 4, cr11, [r1], {16} │ │ │ │ stceq 1, cr15, [r0], #-656 @ 0xfffffd70 │ │ │ │ @ instruction: 0xf104fa03 │ │ │ │ @@ -149030,94 +149022,94 @@ │ │ │ │ stceq 1, cr15, [r0], #-784 @ 0xfffffcf0 │ │ │ │ @ instruction: 0xf004fa02 │ │ │ │ stc2 10, cr15, [ip], {34} @ 0x22 @ │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andeq lr, r1, #80, 20 @ 0x50000 │ │ │ │ andmi pc, r0, #1 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x112abc4 │ │ │ │ + b 0x112aba4 │ │ │ │ @ instruction: 0xf8c37284 │ │ │ │ @ instruction: 0xf85d20ec │ │ │ │ andcs r4, r0, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf500b410 │ │ │ │ stcls 12, cr5, [r1], {128} @ 0x80 │ │ │ │ andslt fp, r0, #-1879048191 @ 0x90000001 │ │ │ │ ldrne r1, [r2], #-1051 @ 0xfffffbe5 │ │ │ │ rscmi r4, r0, r1, ror #1 │ │ │ │ addlt r4, r9, #227 @ 0xe3 │ │ │ │ addlt r4, r0, #226 @ 0xe2 │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ - b 0x1464c2c │ │ │ │ - b 0x1472444 │ │ │ │ + b 0x1464c0c │ │ │ │ + b 0x1472424 │ │ │ │ vst2.8 {d2-d5}, [r2 :64], r0 │ │ │ │ @ instruction: 0xf0034200 │ │ │ │ - b 0x1162a10 │ │ │ │ - b 0x146281c │ │ │ │ + b 0x11629f0 │ │ │ │ + b 0x14627fc │ │ │ │ vst1.8 {d2-d5}, [r2], r1 │ │ │ │ - b 0x116241c │ │ │ │ + b 0x11623fc │ │ │ │ addlt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ - blx 0xfed4e66c │ │ │ │ - b 0x149e650 │ │ │ │ - b 0x1166594 │ │ │ │ + blx 0xfed4e64c │ │ │ │ + b 0x149e630 │ │ │ │ + b 0x1166574 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x1172454 │ │ │ │ + b 0x1172434 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ - blmi 0x1dfddc │ │ │ │ + blmi 0x1dfdbc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0x148f0b8 │ │ │ │ + b 0x148f098 │ │ │ │ stcls 14, cr7, [r2], {226} @ 0xe2 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ @ instruction: 0xf1c417d8 │ │ │ │ rscmi r0, r2, r0, lsr #2 │ │ │ │ @ instruction: 0xf101fa0e │ │ │ │ @ instruction: 0xf1a4430a │ │ │ │ - blx 0xc22114 │ │ │ │ + blx 0xc220f4 │ │ │ │ movwmi pc, #41217 @ 0xa101 @ │ │ │ │ @ instruction: 0xf104fa23 │ │ │ │ msreq CPSR_, #196, 2 @ 0x31 │ │ │ │ - b 0x1470d24 │ │ │ │ - blx 0xb54f0 │ │ │ │ + b 0x1470d04 │ │ │ │ + blx 0xb54d0 │ │ │ │ vst2.8 {d15-d18}, [lr], r3 │ │ │ │ - blx 0x8b54b0 │ │ │ │ + blx 0x8b5490 │ │ │ │ tstpmi r9, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ @ instruction: 0xf082fab2 │ │ │ │ - blx 0xfecf2940 │ │ │ │ + blx 0xfecf2920 │ │ │ │ @ instruction: 0xf001f481 │ │ │ │ stmdbeq r0, {r8, r9, lr}^ │ │ │ │ - b 0x1164258 │ │ │ │ + b 0x1164238 │ │ │ │ ldrmi r3, [r0], -r0, lsl #7 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ orrvc lr, r4, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf1c19900 │ │ │ │ sbcmi r0, sl, r0, lsr #24 │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stceq 1, cr15, [r0], #-708 @ 0xfffffd3c │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ - blx 0x1191a60 │ │ │ │ + blx 0x1191a40 │ │ │ │ @ instruction: 0xf003fc0c │ │ │ │ svclt 0x00584300 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ andeq lr, r1, r2, asr sl │ │ │ │ svclt 0x000c4610 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @@ -149126,81 +149118,81 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ addslt fp, r4, #48, 10 @ 0xc000000 │ │ │ │ vmls.i32 d25, d15, d3 │ │ │ │ @ instruction: 0xf500020f │ │ │ │ @ instruction: 0xf1c15c80 │ │ │ │ - blx 0x863184 │ │ │ │ - blx 0x9e1754 │ │ │ │ + blx 0x863164 │ │ │ │ + blx 0x9e1734 │ │ │ │ vhadd.u32 d31, d15, d1 │ │ │ │ adcmi r0, ip, pc, lsl #6 │ │ │ │ - blx 0x932964 │ │ │ │ + blx 0x932944 │ │ │ │ adcmi pc, sl, r1 │ │ │ │ - blx 0xc3299c │ │ │ │ - blx 0x45e564 │ │ │ │ - blx 0x9a1578 │ │ │ │ - b 0x115e16c │ │ │ │ + blx 0xc3297c │ │ │ │ + blx 0x45e544 │ │ │ │ + blx 0x9a1558 │ │ │ │ + b 0x115e14c │ │ │ │ adcmi r0, fp, lr, lsl #4 │ │ │ │ andeq pc, pc, r4, ror #6 │ │ │ │ - beq 0x1729d8 │ │ │ │ + beq 0x1729b8 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {0} @ │ │ │ │ tstpeq pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ orreq pc, r0, #3 │ │ │ │ mcr2 10, 4, pc, cr14, cr14, {5} @ │ │ │ │ - b 0x1464db0 │ │ │ │ + b 0x1464d90 │ │ │ │ vst1.8 {d4-d7}, [r2 :64], r0 │ │ │ │ - b 0x1472590 │ │ │ │ - b 0x116ad98 │ │ │ │ - b 0x14629a0 │ │ │ │ - b 0x14725dc │ │ │ │ + b 0x1472570 │ │ │ │ + b 0x116ad78 │ │ │ │ + b 0x1462980 │ │ │ │ + b 0x14725bc │ │ │ │ @ instruction: 0xf4041e5e │ │ │ │ - b 0x1462da4 │ │ │ │ - b 0x11725b0 │ │ │ │ - blx 0xfed229bc │ │ │ │ - b 0x119e7b8 │ │ │ │ - b 0x1466bec │ │ │ │ - b 0x1166700 │ │ │ │ + b 0x1462d84 │ │ │ │ + b 0x1172590 │ │ │ │ + blx 0xfed2299c │ │ │ │ + b 0x119e798 │ │ │ │ + b 0x1466bcc │ │ │ │ + b 0x11666e0 │ │ │ │ addlt r3, sl, #134217730 @ 0x8000002 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ andmi pc, r0, #1 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x116a5d8 │ │ │ │ + b 0x116a5b8 │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b500 │ │ │ │ stmdbls r1, {r7, sl, fp, ip, lr} │ │ │ │ cdpeq 1, 2, cr15, cr0, cr1, {6} │ │ │ │ @ instruction: 0xf001fa22 │ │ │ │ vpmax.s8 d15, d14, d2 │ │ │ │ - blx 0x972a40 │ │ │ │ - blx 0x19e208 │ │ │ │ - blx 0xfecdea40 │ │ │ │ + blx 0x972a20 │ │ │ │ + blx 0x19e1e8 │ │ │ │ + blx 0xfecdea20 │ │ │ │ tstpmi r9, #128, 28 @ p-variant is OBSOLETE @ 0x800 │ │ │ │ vnmlane.f32 s29, s28, s30 │ │ │ │ @ instruction: 0xf281fab1 │ │ │ │ movwmi pc, #1 @ │ │ │ │ orrcc lr, lr, #274432 @ 0x43000 │ │ │ │ vnmlami.f32 s28, s0, s30 │ │ │ │ vst2.16 {d0,d2}, [lr :64], r2 │ │ │ │ - b 0x1175628 │ │ │ │ - b 0x1162a64 │ │ │ │ + b 0x1175608 │ │ │ │ + b 0x1162a44 │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ @ instruction: 0xf500b5f0 │ │ │ │ stmdbls r5, {r7, sl, ip, lr} │ │ │ │ - ldceq 0, cr15, [pc], #-4 @ 0xa1e48 │ │ │ │ + ldceq 0, cr15, [pc], #-4 @ 0xa1e28 │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ cdpeq 1, 0, cr15, cr0, cr12, {6} │ │ │ │ strteq pc, [r0], -ip, asr #3 │ │ │ │ cdpeq 0, 3, cr15, cr15, cr14, {0} │ │ │ │ streq pc, [r0, #-428]! @ 0xfffffe54 │ │ │ │ streq pc, [r0, -lr, lsr #3]! │ │ │ │ eoreq pc, r0, lr, asr #3 │ │ │ │ @@ -149213,338 +149205,338 @@ │ │ │ │ @ instruction: 0xf505fa23 │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ @ instruction: 0xf00efa02 │ │ │ │ tsteq r3, r1, asr #20 │ │ │ │ stc2 10, cr15, [ip], {34} @ 0x22 @ │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf0012200 │ │ │ │ - b 0x13b2aa0 │ │ │ │ - b 0x1164ebc │ │ │ │ + b 0x13b2a80 │ │ │ │ + b 0x1164e9c │ │ │ │ @ instruction: 0xf8c47382 │ │ │ │ - b 0x13ae25c │ │ │ │ - b 0x13a4ec4 │ │ │ │ + b 0x13ae23c │ │ │ │ + b 0x13a4ea4 │ │ │ │ andcs r0, r0, #0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ @ instruction: 0xf500b5f0 │ │ │ │ stcls 12, cr5, [r5], {128} @ 0x80 │ │ │ │ teqpeq r0, r4 @ p-variant is OBSOLETE │ │ │ │ - b 0x146234c │ │ │ │ + b 0x146232c │ │ │ │ @ instruction: 0xf0000e84 │ │ │ │ @ instruction: 0xf00e0030 │ │ │ │ @ instruction: 0xf1c00e30 │ │ │ │ @ instruction: 0xf1a00720 │ │ │ │ - blx 0x923360 │ │ │ │ + blx 0x923340 │ │ │ │ @ instruction: 0xf1cef000 │ │ │ │ - blx 0x163768 │ │ │ │ + blx 0x163748 │ │ │ │ stmiaeq r4!, {r0, r1, r2, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf505fa23 │ │ │ │ @ instruction: 0x43284338 │ │ │ │ streq pc, [r0, #-430]! @ 0xfffffe52 │ │ │ │ @ instruction: 0xf606fa03 │ │ │ │ ldrteq pc, [r0], #-4 @ │ │ │ │ vseleq.f32 s30, s28, s5 │ │ │ │ - blx 0x98e908 │ │ │ │ - b 0x145f320 │ │ │ │ - b 0x1425728 │ │ │ │ + blx 0x98e8e8 │ │ │ │ + b 0x145f300 │ │ │ │ + b 0x1425708 │ │ │ │ @ instruction: 0xf1a10e05 │ │ │ │ - b 0x10a3398 │ │ │ │ + b 0x10a3378 │ │ │ │ @ instruction: 0xf1c1400e │ │ │ │ - blx 0x9257a0 │ │ │ │ - blx 0x19e328 │ │ │ │ - blx 0x9a1760 │ │ │ │ - b 0x111f340 │ │ │ │ + blx 0x925780 │ │ │ │ + blx 0x19e308 │ │ │ │ + blx 0x9a1740 │ │ │ │ + b 0x111f320 │ │ │ │ @ instruction: 0x4329010e │ │ │ │ streq pc, [r0, #-452]! @ 0xfffffe3c │ │ │ │ cdpeq 1, 2, cr15, cr0, cr4, {5} │ │ │ │ - blx 0x1722c4 │ │ │ │ + blx 0x1722a4 │ │ │ │ addlt pc, r9, #20971520 @ 0x1400000 │ │ │ │ vseleq.f32 s30, s28, s7 │ │ │ │ - b 0x1132bf0 │ │ │ │ - beq 0x162784 │ │ │ │ + b 0x1132bd0 │ │ │ │ + beq 0x162764 │ │ │ │ orreq pc, r0, #3 │ │ │ │ - b 0x110e964 │ │ │ │ - blx 0xfedb2360 │ │ │ │ + b 0x110e944 │ │ │ │ + blx 0xfedb2340 │ │ │ │ stceq 4, cr15, [sl], {132} @ 0x84 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi pc, r0, #33554432 @ 0x2000000 │ │ │ │ vmlscs.f32 s28, s2, s30 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ ldrbne lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ cdpeq 4, 0, cr15, cr0, cr14, {0} │ │ │ │ andmi lr, r2, #323584 @ 0x4f000 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ orrne lr, r4, #274432 @ 0x43000 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ - blx 0xfed4e9bc │ │ │ │ - b 0x149e9a0 │ │ │ │ - b 0x11668e4 │ │ │ │ + blx 0xfed4e99c │ │ │ │ + b 0x149e980 │ │ │ │ + b 0x11668c4 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x11727a4 │ │ │ │ + b 0x1172784 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - b 0x148f404 │ │ │ │ + b 0x148f3e4 │ │ │ │ @ instruction: 0xf5002e12 │ │ │ │ ldmib sp, {r7, sl, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf0024102 │ │ │ │ vst4. {d0-d3}, [lr :256] │ │ │ │ tstmi r0, #-268435449 @ 0xf0000007 │ │ │ │ - b 0x1463044 │ │ │ │ + b 0x1463024 │ │ │ │ ldceq 14, cr4, [fp], {17} │ │ │ │ rsbseq pc, pc, #33554432 @ 0x2000000 │ │ │ │ tstmi r0, #150994944 @ 0x9000000 │ │ │ │ rsbseq pc, pc, #16777216 @ 0x1000000 │ │ │ │ mvnseq pc, r4 │ │ │ │ - b 0x10a4884 │ │ │ │ + b 0x10a4864 │ │ │ │ vst4.8 {d6-d9}, [r4], r3 │ │ │ │ - b 0x10f31f8 │ │ │ │ + b 0x10f31d8 │ │ │ │ @ instruction: 0xf410610e │ │ │ │ - b 0x10f5e00 │ │ │ │ - b 0x1462418 │ │ │ │ - b 0x10e6c4c │ │ │ │ - b 0x1462418 │ │ │ │ + b 0x10f5de0 │ │ │ │ + b 0x14623f8 │ │ │ │ + b 0x10e6c2c │ │ │ │ + b 0x14623f8 │ │ │ │ @ instruction: 0xf0022210 │ │ │ │ @ instruction: 0xf0030280 │ │ │ │ - b 0x1162c3c │ │ │ │ - b 0x1462c28 │ │ │ │ + b 0x1162c1c │ │ │ │ + b 0x1462c08 │ │ │ │ vst1.8 {d3-d6}, [r2 :64], r0 │ │ │ │ - b 0x117a828 │ │ │ │ - b 0x1462c34 │ │ │ │ + b 0x117a808 │ │ │ │ + b 0x1462c14 │ │ │ │ vst1.8 {d4-d7}, [r2 :64], r0 │ │ │ │ - b 0x1172834 │ │ │ │ - b 0x1462c40 │ │ │ │ + b 0x1172814 │ │ │ │ + b 0x1462c20 │ │ │ │ vst1.8 {d3-d6}, [r2], r1 │ │ │ │ - b 0x116a840 │ │ │ │ - b 0x1462c4c │ │ │ │ + b 0x116a820 │ │ │ │ + b 0x1462c2c │ │ │ │ vst1.8 {d2-d5}, [r2], r1 │ │ │ │ - b 0x116284c │ │ │ │ - b 0x1462c58 │ │ │ │ + b 0x116282c │ │ │ │ + b 0x1462c38 │ │ │ │ @ instruction: 0xf0021201 │ │ │ │ - b 0x117a858 │ │ │ │ + b 0x117a838 │ │ │ │ @ instruction: 0xf0000302 │ │ │ │ - blx 0xfed22c5c │ │ │ │ - b 0x149ea6c │ │ │ │ - b 0x11669b0 │ │ │ │ + blx 0xfed22c3c │ │ │ │ + b 0x149ea4c │ │ │ │ + b 0x1166990 │ │ │ │ svclt 0x000c0382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svceq 0x007ff410 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf0102200 │ │ │ │ - b 0x1175e80 │ │ │ │ + b 0x1175e60 │ │ │ │ svclt 0x000c2382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svcmi 0x007ff411 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrmi lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf4112200 │ │ │ │ - b 0x1165eac │ │ │ │ + b 0x1165e8c │ │ │ │ svclt 0x000c5382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ - b 0x11658ec │ │ │ │ + b 0x11658cc │ │ │ │ @ instruction: 0xf0016382 │ │ │ │ - b 0x11728c4 │ │ │ │ + b 0x11728a4 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ addslt fp, r2, #0, 10 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ @ instruction: 0x1004f8bd │ │ │ │ andmi lr, r3, r2, asr #20 │ │ │ │ - beq 0x148cfc │ │ │ │ + beq 0x148cdc │ │ │ │ addeq pc, r0, #2 │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ @ instruction: 0xf4030c03 │ │ │ │ tstmi sl, #0, 6 │ │ │ │ vst1.8 {d0-d3}, [r3], fp │ │ │ │ - b 0x1862d0c │ │ │ │ - b 0x1135954 │ │ │ │ + b 0x1862cec │ │ │ │ + b 0x1135934 │ │ │ │ addlt r0, r3, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addne lr, r3, #270336 @ 0x42000 │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r3, #270336 @ 0x42000 │ │ │ │ - blx 0xfed4eb60 │ │ │ │ - b 0x149eb44 │ │ │ │ - b 0x1166a88 │ │ │ │ + blx 0xfed4eb40 │ │ │ │ + b 0x149eb24 │ │ │ │ + b 0x1166a68 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x1172948 │ │ │ │ + b 0x1172928 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1e02de │ │ │ │ - blx 0xfed4f56c │ │ │ │ + blx 0x1e02be │ │ │ │ + blx 0xfed4f54c │ │ │ │ stmdbls r1, {r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vnmlane.f32 s29, s28, s30 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ movwmi pc, #1 @ │ │ │ │ - b 0x11739c0 │ │ │ │ - b 0x146efbc │ │ │ │ - blx 0xfecf59d0 │ │ │ │ + b 0x11739a0 │ │ │ │ + b 0x146ef9c │ │ │ │ + blx 0xfecf59b0 │ │ │ │ vst1.32 {d15-d18}, [lr], r1 │ │ │ │ - b 0x1175990 │ │ │ │ + b 0x1175970 │ │ │ │ ldmdbeq r2, {r1, r2, r3, r8, r9}^ │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1e031e │ │ │ │ - b 0x148f5ec │ │ │ │ + blx 0x1e02fe │ │ │ │ + b 0x148f5cc │ │ │ │ @ instruction: 0xf5002e12 │ │ │ │ ldmib sp, {r7, sl, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf0024102 │ │ │ │ vst4. {d0-d3}, [lr :256] │ │ │ │ tstmi r0, #-268435449 @ 0xf0000007 │ │ │ │ - b 0x146322c │ │ │ │ + b 0x146320c │ │ │ │ ldceq 14, cr4, [fp], {17} │ │ │ │ rsbseq pc, pc, #33554432 @ 0x2000000 │ │ │ │ tstmi r0, #150994944 @ 0x9000000 │ │ │ │ rsbseq pc, pc, #16777216 @ 0x1000000 │ │ │ │ mvnseq pc, r4 │ │ │ │ - b 0x10a4a6c │ │ │ │ + b 0x10a4a4c │ │ │ │ vst4.8 {d6-d9}, [r4], r3 │ │ │ │ - b 0x10f33e0 │ │ │ │ + b 0x10f33c0 │ │ │ │ @ instruction: 0xf410610e │ │ │ │ - b 0x10f5fe8 │ │ │ │ - b 0x1462600 │ │ │ │ - b 0x10e6e34 │ │ │ │ - b 0x1462600 │ │ │ │ + b 0x10f5fc8 │ │ │ │ + b 0x14625e0 │ │ │ │ + b 0x10e6e14 │ │ │ │ + b 0x14625e0 │ │ │ │ @ instruction: 0xf0022210 │ │ │ │ @ instruction: 0xf0030280 │ │ │ │ - b 0x1162e24 │ │ │ │ - b 0x1462e10 │ │ │ │ + b 0x1162e04 │ │ │ │ + b 0x1462df0 │ │ │ │ vst1.8 {d3-d6}, [r2 :64], r0 │ │ │ │ - b 0x117aa10 │ │ │ │ - b 0x1462e1c │ │ │ │ + b 0x117a9f0 │ │ │ │ + b 0x1462dfc │ │ │ │ vst1.8 {d4-d7}, [r2 :64], r0 │ │ │ │ - b 0x1172a1c │ │ │ │ - b 0x1462e28 │ │ │ │ + b 0x11729fc │ │ │ │ + b 0x1462e08 │ │ │ │ vst1.8 {d3-d6}, [r2], r1 │ │ │ │ - b 0x116aa28 │ │ │ │ - b 0x1462e34 │ │ │ │ + b 0x116aa08 │ │ │ │ + b 0x1462e14 │ │ │ │ vst1.8 {d2-d5}, [r2], r1 │ │ │ │ - b 0x1162a34 │ │ │ │ - b 0x1462e40 │ │ │ │ + b 0x1162a14 │ │ │ │ + b 0x1462e20 │ │ │ │ @ instruction: 0xf0021201 │ │ │ │ - b 0x117aa40 │ │ │ │ + b 0x117aa20 │ │ │ │ @ instruction: 0xf0000302 │ │ │ │ - blx 0xfed22e44 │ │ │ │ - b 0x149ec54 │ │ │ │ - b 0x1166b98 │ │ │ │ + blx 0xfed22e24 │ │ │ │ + b 0x149ec34 │ │ │ │ + b 0x1166b78 │ │ │ │ svclt 0x000c0382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svceq 0x007ff410 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf0102200 │ │ │ │ - b 0x1176068 │ │ │ │ + b 0x1176048 │ │ │ │ svclt 0x000c2382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svcmi 0x007ff411 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrmi lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf4112200 │ │ │ │ - b 0x1166094 │ │ │ │ + b 0x1166074 │ │ │ │ svclt 0x000c5382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ - b 0x1165ad4 │ │ │ │ + b 0x1165ab4 │ │ │ │ @ instruction: 0xf0016382 │ │ │ │ - b 0x1172aac │ │ │ │ + b 0x1172a8c │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ addslt fp, r2, #0, 10 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ @ instruction: 0x1004f8bd │ │ │ │ andmi lr, r3, r2, asr #20 │ │ │ │ - beq 0x148ee4 │ │ │ │ + beq 0x148ec4 │ │ │ │ addeq pc, r0, #2 │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ @ instruction: 0xf4030c03 │ │ │ │ tstmi sl, #0, 6 │ │ │ │ vst1.8 {d0-d3}, [r3], fp │ │ │ │ - b 0x1862ef4 │ │ │ │ - b 0x1135b3c │ │ │ │ + b 0x1862ed4 │ │ │ │ + b 0x1135b1c │ │ │ │ addlt r0, r3, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addne lr, r3, #270336 @ 0x42000 │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r3, #270336 @ 0x42000 │ │ │ │ - blx 0xfed4ed48 │ │ │ │ - b 0x149ed2c │ │ │ │ - b 0x1166c70 │ │ │ │ + blx 0xfed4ed28 │ │ │ │ + b 0x149ed0c │ │ │ │ + b 0x1166c50 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x1172b30 │ │ │ │ + b 0x1172b10 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1e04c6 │ │ │ │ - blx 0xfed4f754 │ │ │ │ + blx 0x1e04a6 │ │ │ │ + blx 0xfed4f734 │ │ │ │ stmdbls r1, {r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vnmlane.f32 s29, s28, s30 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ movwmi pc, #1 @ │ │ │ │ - b 0x1173ba8 │ │ │ │ - b 0x146f1a4 │ │ │ │ - blx 0xfecf5bb8 │ │ │ │ + b 0x1173b88 │ │ │ │ + b 0x146f184 │ │ │ │ + blx 0xfecf5b98 │ │ │ │ vst1.32 {d15-d18}, [lr], r1 │ │ │ │ - b 0x1175b78 │ │ │ │ + b 0x1175b58 │ │ │ │ ldmdbeq r2, {r1, r2, r3, r8, r9}^ │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1e0506 │ │ │ │ + blx 0x1e04e6 │ │ │ │ vqdmulh.s d15, d2, d3 │ │ │ │ - bl 0x10e83d8 │ │ │ │ + bl 0x10e83b8 │ │ │ │ andcs r7, r0, #-2147483592 @ 0x80000038 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ orreq pc, r3, r2, asr #23 │ │ │ │ @ instruction: 0x4c12ea4f │ │ │ │ - blx 0xff3a541a │ │ │ │ + blx 0xff3a53fa │ │ │ │ andcs r0, r0, #-1073741792 @ 0xc0000020 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ orreq pc, r3, r2, asr #23 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ addeq lr, r1, #0, 22 │ │ │ │ @@ -149605,93 +149597,93 @@ │ │ │ │ svceq 0x0001f013 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf8d04278 │ │ │ │ @ instruction: 0xf8d04208 │ │ │ │ @ instruction: 0xf8d03210 │ │ │ │ @ instruction: 0xf0031220 │ │ │ │ @ instruction: 0xf8904300 │ │ │ │ - b 0x119a9f4 │ │ │ │ + b 0x119a9d4 │ │ │ │ @ instruction: 0xf8d07344 │ │ │ │ - b 0x1172d28 │ │ │ │ + b 0x1172d08 │ │ │ │ @ instruction: 0xf8d063c4 │ │ │ │ - b 0x1172d40 │ │ │ │ + b 0x1172d20 │ │ │ │ @ instruction: 0xf8d04304 │ │ │ │ @ instruction: 0x43234c40 │ │ │ │ andmi pc, ip, #208, 16 @ 0xd00000 │ │ │ │ andseq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ vldmiaeq r4, {s29-s107} │ │ │ │ stcpl 0, cr15, [r0], {12} │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stc2 10, cr15, [r0], {176} @ 0xb0 @ │ │ │ │ andvs lr, lr, r3, asr #20 │ │ │ │ vmlsvs.f32 s29, s2, s30 │ │ │ │ @ instruction: 0xf00e020b │ │ │ │ vst4. {d6,d8,d10,d12}, [r3], r0 │ │ │ │ movwmi r4, #33660 @ 0x837c │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ - b 0x10b316c │ │ │ │ + b 0x10b314c │ │ │ │ andsmi r7, r0, ip, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf9734 │ │ │ │ + bl 0xfebf9714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vrsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf6450333 │ │ │ │ - vbic.i32 q8, #4 @ 0x00000004 │ │ │ │ + vmla.f d16, d0, d0[5] │ │ │ │ rsbcs r0, sp, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1999000 │ │ │ │ svclt 0x0000f837 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf9760 │ │ │ │ + bl 0xfebf9740 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vbic.i32 q8, #4 @ 0x00000004 │ │ │ │ - blmi 0x122a2c │ │ │ │ + vmla.f d16, d0, d0[5] │ │ │ │ + blmi 0x122a0c │ │ │ │ andls r2, r0, r3, ror r2 │ │ │ │ @ instruction: 0xf824f199 │ │ │ │ - ldrshteq sl, [r3], -r0 │ │ │ │ + eorseq sl, r3, r0, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf9788 │ │ │ │ + bl 0xfebf9768 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vbic.i32 q8, #4 @ 0x00000004 │ │ │ │ - blmi 0x122a54 │ │ │ │ + vmla.f d16, d0, d0[5] │ │ │ │ + blmi 0x122a34 │ │ │ │ andls r2, r0, r9, ror r2 │ │ │ │ @ instruction: 0xf810f199 │ │ │ │ - eorseq sl, r3, r4, lsl #16 │ │ │ │ + ldrshteq sl, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf97b0 │ │ │ │ + bl 0xfebf9790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vbic.i32 q8, #4 @ 0x00000004 │ │ │ │ - blmi 0x122a7c │ │ │ │ + vmla.f d16, d0, d0[5] │ │ │ │ + blmi 0x122a5c │ │ │ │ andls r2, r0, pc, ror r2 │ │ │ │ @ instruction: 0xfffcf198 │ │ │ │ - eorseq sl, r3, r4, lsr #16 │ │ │ │ + eorseq sl, r3, r4, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf97d8 │ │ │ │ + bl 0xfebf97b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vbic.i32 q8, #4 @ 0x00000004 │ │ │ │ - blmi 0x122aa4 │ │ │ │ + vmla.f d16, d0, d0[5] │ │ │ │ + blmi 0x122a84 │ │ │ │ andls r2, r0, r5, lsl #5 │ │ │ │ @ instruction: 0xffe8f198 │ │ │ │ - eorseq sl, r3, r8, lsr r8 │ │ │ │ + eorseq sl, r3, r8, lsr #16 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ ldrbmi r2, [r0, -r0, asr #32]! │ │ │ │ @ instruction: 0xf8d0401a │ │ │ │ addsmi r3, r9, #88, 24 @ 0x5800 │ │ │ │ @ instruction: 0xb12ad00c │ │ │ │ eorsvs pc, pc, r0, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -149701,23 +149693,23 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ mcrrcc 8, 13, pc, r0, cr0 @ │ │ │ │ movwcs fp, #331 @ 0x14b │ │ │ │ svclt 0x000c429a │ │ │ │ @ instruction: 0xf6003034 │ │ │ │ smlattcs r0, r8, r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - bl 0xb4400 │ │ │ │ + bl 0xb43e0 │ │ │ │ @ instruction: 0xf8910181 │ │ │ │ vmull.u8 , d3, d4 │ │ │ │ strb r0, [pc, r0, asr #6]! │ │ │ │ tstle r7, r3, lsl #14 │ │ │ │ stmdacs r5, {r8, fp} │ │ │ │ ldm pc, {r2, r5, fp, ip, lr, pc}^ @ │ │ │ │ - blne 0x19e65c │ │ │ │ - bleq 0x36b2ac │ │ │ │ + blne 0x19e63c │ │ │ │ + bleq 0x36b28c │ │ │ │ rscsvc pc, pc, pc, asr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ rsbsmi pc, r0, pc, asr #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -149727,43 +149719,43 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ rscsvc pc, r0, pc, asr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf98a8 │ │ │ │ + bl 0xfebf9888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vqdmlal.s q8, d0, d0[3] │ │ │ │ + vbic.i32 d16, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf6450333 │ │ │ │ - vsra.s64 d16, d0, #64 │ │ │ │ + vaddw.s8 q8, q8, d0 │ │ │ │ eorscs r0, r8, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1989000 │ │ │ │ svclt 0x0000ff7d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf98d4 │ │ │ │ + bl 0xfebf98b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ strmi r5, [r4], -r0, lsr #4 │ │ │ │ stcvs 8, cr15, [r4], #832 @ 0x340 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ @ instruction: 0x072bffb1 │ │ │ │ @ instruction: 0xf1a5d107 │ │ │ │ - blx 0xfede3c34 │ │ │ │ + blx 0xfede3c14 │ │ │ │ stmdbeq sp!, {r0, r2, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8c4012d │ │ │ │ @ instruction: 0xf4165220 │ │ │ │ andsle r0, pc, pc, ror pc @ │ │ │ │ smlabtmi r3, r6, r3, pc @ │ │ │ │ andpl pc, r3, #402653187 @ 0x18000003 │ │ │ │ svclt 0x00942908 │ │ │ │ cmnpmi pc, #0, 8 @ p-variant is OBSOLETE │ │ │ │ - bcs 0x2b3f24 │ │ │ │ + bcs 0x2b3f04 │ │ │ │ sbcslt fp, fp, #152, 30 @ 0x260 │ │ │ │ svceq 0x00f0f010 │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ strbeq sp, [r9], #-6 │ │ │ │ msrcs SPSR_, r1, lsl #8 │ │ │ │ vst4.16 {d4-d7}, [r1 :64], r9 │ │ │ │ submi r2, fp, r0, ror r1 │ │ │ │ @@ -149773,40 +149765,40 @@ │ │ │ │ stccc 8, cr15, [r4], #784 @ 0x310 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf9960 │ │ │ │ + bl 0xfebf9940 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ strmi r2, [r3], -r4, lsr #25 │ │ │ │ @ instruction: 0xf412b083 │ │ │ │ addslt r2, r0, #112, 30 @ 0x1c0 │ │ │ │ stcne 8, cr15, [r0], #844 @ 0x34c │ │ │ │ @ instruction: 0xf040bf08 │ │ │ │ @ instruction: 0xf41200ff │ │ │ │ svclt 0x00080f70 │ │ │ │ rsbsmi pc, pc, r0, asr #8 │ │ │ │ ldmdale lr, {r0, r1, r8, fp, sp} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr1, {6} │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - blx 0x3bd600 │ │ │ │ + blx 0x3bd5e0 │ │ │ │ strbmi pc, [r2, #-3086]! @ 0xfffff3f2 @ │ │ │ │ addmi sp, sl, r5, lsl r8 │ │ │ │ stmdale sp, {r4, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf04fb38a │ │ │ │ @ instruction: 0xf1c23cff │ │ │ │ @ instruction: 0xf1a20140 │ │ │ │ @ instruction: 0xf1c20e20 │ │ │ │ - blx 0xba3038 │ │ │ │ - blx 0x3debc0 │ │ │ │ - b 0x1121ff8 │ │ │ │ - blx 0xba2bfc │ │ │ │ + blx 0xba3018 │ │ │ │ + blx 0x3deba0 │ │ │ │ + b 0x1121fd8 │ │ │ │ + blx 0xba2bdc │ │ │ │ tstpmi r1, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ @ instruction: 0xf8d34008 │ │ │ │ ldreq r3, [sl, -r0, lsr #4] │ │ │ │ ldmdbeq fp, {r0, r3, r8, ip, lr, pc} │ │ │ │ stmdale r6!, {r0, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ strcs r1, [r3, #-2309] @ 0xfffff6fb │ │ │ │ @@ -149824,27 +149816,27 @@ │ │ │ │ @ instruction: 0xf020e7dd │ │ │ │ streq r0, [r0], #-15 │ │ │ │ andlt r0, r3, r0, lsl #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ andcs pc, r0, r4, lsl #22 │ │ │ │ - movteq pc, #50762 @ 0xc64a @ │ │ │ │ + teqpeq ip, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrseq pc, r0, r5, asr #12 │ │ │ │ + orreq pc, r0, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r2, r0, r8, lsr r2 │ │ │ │ mcr2 1, 6, pc, cr2, cr8, {4} @ │ │ │ │ - orrseq pc, r0, r5, asr #12 │ │ │ │ + orreq pc, r0, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adceq pc, ip, r5, asr #12 │ │ │ │ + addseq pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbcs r4, r1, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf956f1d0 │ │ │ │ - eorseq sl, r3, ip, asr r8 │ │ │ │ + eorseq sl, r3, ip, asr #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ ldrmi r4, [sl], sp, lsl #12 │ │ │ │ @ instruction: 0xf7ff4606 │ │ │ │ @@ -149853,43 +149845,43 @@ │ │ │ │ andmi r1, r2, r1, lsl r2 │ │ │ │ movweq pc, #16810 @ 0x41aa @ │ │ │ │ svclt 0x00182a00 │ │ │ │ stmdbeq r1, {r0, r3, r6, ip, sp, lr, pc} │ │ │ │ andeq pc, ip, #8, 2 │ │ │ │ strvc lr, [ip], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xf64a1f29 │ │ │ │ - vmvn.i16 q11, #0 @ 0x0000 │ │ │ │ + vmull.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf1a80a33 │ │ │ │ srsia sp, #4 │ │ │ │ @ instruction: 0xf04f9004 │ │ │ │ ldrmi r0, [r3], r0, lsl #16 │ │ │ │ @ instruction: 0xf8594699 │ │ │ │ - b 0xfe2724c8 │ │ │ │ + b 0xfe2724a8 │ │ │ │ @ instruction: 0xf8550c03 │ │ │ │ - bl 0x7b24d0 │ │ │ │ + bl 0x7b24b0 │ │ │ │ sbclt r0, r3, #768 @ 0x300 │ │ │ │ vmlseq.f64 d14, d8, d8 │ │ │ │ @ instruction: 0x0c04eb1c │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svceq 0x0001f010 │ │ │ │ eorscs pc, r3, sl, asr r8 @ │ │ │ │ uhadd16mi fp, r4, r8 │ │ │ │ svccc 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe173f94 │ │ │ │ - b 0x3a591c │ │ │ │ - b 0xfe3a58f8 │ │ │ │ + b 0xfe173f74 │ │ │ │ + b 0x3a58fc │ │ │ │ + b 0xfe3a58d8 │ │ │ │ andvs r0, fp, r3, lsl #6 │ │ │ │ @ instruction: 0xf8ddd1dd │ │ │ │ @ instruction: 0xf1b99004 │ │ │ │ andle r0, sl, r0, lsl #30 │ │ │ │ mrccc 8, 7, APSR_nzcv, cr8, cr6, {6} │ │ │ │ @ instruction: 0xf8c62100 │ │ │ │ @ instruction: 0xf0231efc │ │ │ │ - b 0x11736d0 │ │ │ │ + b 0x11736b0 │ │ │ │ @ instruction: 0xf8c67344 │ │ │ │ @ instruction: 0x46303ef8 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xe6d54ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -149906,57 +149898,57 @@ │ │ │ │ @ instruction: 0x46051fdd │ │ │ │ ldmibvc r4, {r0, r1, r3, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmeq r0, {r3, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0880076 │ │ │ │ tstls r1, r1, lsl #16 │ │ │ │ @ instruction: 0xf388fa5f │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stmib sp, {r2, r3, r4, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3304 │ │ │ │ @ instruction: 0xf88b3018 │ │ │ │ @ instruction: 0x072a3fdd │ │ │ │ strbeq sp, [fp, r6, lsr #32]! │ │ │ │ strbmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d90c08 │ │ │ │ @ instruction: 0xf8d92008 │ │ │ │ @ instruction: 0xf8d9300c │ │ │ │ @ instruction: 0xf8d90000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x1229ec │ │ │ │ + bge 0x1229cc │ │ │ │ @ instruction: 0x3010f8b9 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eoreq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf78d9900 │ │ │ │ - blx 0x1222488 │ │ │ │ + blx 0x12224a8 │ │ │ │ sbcslt pc, fp, #402653184 @ 0x18000000 │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ eorcc pc, r4, r7, lsr r8 @ │ │ │ │ - b 0x972a14 │ │ │ │ + b 0x9729f4 │ │ │ │ movwmi r0, #13058 @ 0x3302 │ │ │ │ eorcc pc, r4, r7, lsr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ stmdbls r1, {r0, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88b4658 │ │ │ │ @ instruction: 0xf7ff1fdd │ │ │ │ - blmi 0x3623a8 │ │ │ │ - blls 0x27ca60 │ │ │ │ + blmi 0x362388 │ │ │ │ + blls 0x27ca40 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vrecps.f32 q4, , q8 │ │ │ │ - svclt 0x0000f85b │ │ │ │ + svclt 0x0000f86b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi r4, [ip], -r3, lsl #13 │ │ │ │ addlt r4, r9, r7, lsr fp │ │ │ │ @@ -149968,77 +149960,77 @@ │ │ │ │ stmdbeq r4, {r0, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04fb224 │ │ │ │ @ instruction: 0xf89b0a01 │ │ │ │ @ instruction: 0x46051fdf │ │ │ │ streq pc, [r0], r6, asr #7 │ │ │ │ @ instruction: 0xf0860064 │ │ │ │ @ instruction: 0xf60b0601 │ │ │ │ - blx 0x3409bc │ │ │ │ + blx 0x34099c │ │ │ │ tstpls r1, r4, lsl #20 @ p-variant is OBSOLETE │ │ │ │ movwls fp, #755 @ 0x2f3 │ │ │ │ @ instruction: 0xf64a2300 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0x461c0633 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ andscc pc, r8, sp, lsr #17 │ │ │ │ svccc 0x00dff88b │ │ │ │ andsle r0, pc, fp, lsr #14 │ │ │ │ svceq 0x000aea15 │ │ │ │ shadd16mi fp, sl, r8 │ │ │ │ @ instruction: 0xf10dd10b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x122aec │ │ │ │ + bge 0x122acc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ stmdbls r0, {r2, r5} │ │ │ │ - stc2l 7, cr15, [r8, #-564]! @ 0xfffffdcc │ │ │ │ + ldc2l 7, cr15, [r8, #-564]! @ 0xfffffdcc │ │ │ │ @ instruction: 0xf856b2eb │ │ │ │ @ instruction: 0xf8582033 │ │ │ │ subsmi r3, r8, r4, lsr #32 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ stmdbls r1, {r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88b4658 │ │ │ │ @ instruction: 0xf7ff1fdf │ │ │ │ - blmi 0x3622b0 │ │ │ │ - blls 0x27cb58 │ │ │ │ + blmi 0x362290 │ │ │ │ + blls 0x27cb38 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vrecps.f32 q4, q10, q8 │ │ │ │ - svclt 0x0000ffdf │ │ │ │ + svclt 0x0000ffef │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r1], r7, lsl #12 │ │ │ │ ldrmi r4, [r0], sl, lsl #13 │ │ │ │ mrc2 7, 0, pc, cr2, cr15, {7} │ │ │ │ @ instruction: 0xf8d74606 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ stc2 7, cr15, [r6, #1020] @ 0x3fc │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ andcc pc, r4, sl, lsl #16 │ │ │ │ ldccs 4, cr3, [r0], {1} │ │ │ │ - blx 0x1216b90 │ │ │ │ - blx 0x125f364 │ │ │ │ + blx 0x1216b70 │ │ │ │ + blx 0x125f344 │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d5f6 │ │ │ │ rscsle r0, r1, r1, lsl #6 │ │ │ │ - bl 0x2b448c │ │ │ │ + bl 0x2b446c │ │ │ │ ldrtmi r0, [r8], -r4, lsl #2 │ │ │ │ ldc2l 0, cr15, [r2, #228]! @ 0xe4 │ │ │ │ strb fp, [r9, r3, asr #5]! │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ str r4, [r9, #2032]! @ 0x7f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -150049,20 +150041,20 @@ │ │ │ │ stc2l 7, cr15, [r2, #1020]! @ 0x3fc │ │ │ │ @ instruction: 0xf8d74606 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ ldc2l 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ andcc pc, r4, sl, lsr #16 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ - blx 0x1216bf0 │ │ │ │ - blx 0x125f3c4 │ │ │ │ + blx 0x1216bd0 │ │ │ │ + blx 0x125f3a4 │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d5f6 │ │ │ │ rscsle r0, r1, r1, lsl #6 │ │ │ │ - bl 0x2b44ec │ │ │ │ + bl 0x2b44cc │ │ │ │ ldrtmi r0, [r8], -r4, lsl #2 │ │ │ │ mcr2 0, 1, pc, cr14, cr9, {1} @ │ │ │ │ strb fp, [r9, r3, lsl #5]! │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ ldrb r4, [r9, #-2032]! @ 0xfffff810 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -150070,24 +150062,24 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r1], r6, lsl #12 │ │ │ │ ldrmi r4, [r0], pc, lsl #12 │ │ │ │ ldc2 7, cr15, [r2, #1020]! @ 0x3fc │ │ │ │ @ instruction: 0xf8d64682 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ stc2 7, cr15, [r6, #-1020]! @ 0xfffffc04 │ │ │ │ - blx 0x11f4418 │ │ │ │ - blx 0x135f418 │ │ │ │ + blx 0x11f43f8 │ │ │ │ + blx 0x135f3f8 │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d503 │ │ │ │ tstle r7, r1, lsl #6 │ │ │ │ strcc r5, [r4], #-315 @ 0xfffffec5 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ ldrb r4, [r3, #-2032] @ 0xfffff810 │ │ │ │ - bl 0x2b4550 │ │ │ │ + bl 0x2b4530 │ │ │ │ ldrtmi r0, [r0], -r4, lsl #2 │ │ │ │ mcr2 0, 1, pc, cr10, cr9, {1} @ │ │ │ │ strb r4, [pc, r3, lsl #12]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @@ -150136,15 +150128,15 @@ │ │ │ │ @ instruction: 0xf7ff4617 │ │ │ │ @ instruction: 0x4605fd33 │ │ │ │ stc2 10, cr15, [r4], {69} @ 0x45 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ strcc sp, [r4], #-262 @ 0xfffffefa │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ - ldrb r4, [pc], #1016 @ 0xa2d0c │ │ │ │ + ldrb r4, [pc], #1016 @ 0xa2cec │ │ │ │ andcs pc, r4, r8, asr r8 @ │ │ │ │ ldmdbne r9!, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf0394630 │ │ │ │ ldrb pc, [r0, r1, ror #28]! @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -150155,16 +150147,16 @@ │ │ │ │ @ instruction: 0xf8d74606 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ stc2 7, cr15, [r4], {255} @ 0xff │ │ │ │ and r4, r6, r5, lsl #12 │ │ │ │ andcc pc, r4, r9, lsr #16 │ │ │ │ @ instruction: 0xf10a3402 │ │ │ │ @ instruction: 0x2c100a01 │ │ │ │ - blx 0x1216d94 │ │ │ │ - blx 0x125f56c │ │ │ │ + blx 0x1216d74 │ │ │ │ + blx 0x125f54c │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d5f4 │ │ │ │ rscle r0, pc, r1, lsl #6 │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0394638 │ │ │ │ andlt pc, r3, #320 @ 0x140 │ │ │ │ ldrtmi lr, [r8], -r8, ror #15 │ │ │ │ @@ -150176,21 +150168,21 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r0], r6, lsl #12 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ ldc2l 7, cr15, [lr], {255} @ 0xff │ │ │ │ @ instruction: 0xf8d64681 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ mrrc2 7, 15, pc, r2, cr15 @ │ │ │ │ - blx 0x11f45c0 │ │ │ │ - blx 0x131f9c0 │ │ │ │ + blx 0x11f45a0 │ │ │ │ + blx 0x131f9a0 │ │ │ │ ldrbeq pc, [fp, r4, lsl #24] @ │ │ │ │ @ instruction: 0xf01cd503 │ │ │ │ tstle r9, r1 │ │ │ │ strcc r5, [r4], #-312 @ 0xfffffec8 │ │ │ │ - beq 0x11f1ec │ │ │ │ + beq 0x11f1cc │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ ldrbt r4, [sp], #-2032 @ 0xfffff810 │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0394630 │ │ │ │ ubfx pc, r1, #25, #16 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -150203,16 +150195,16 @@ │ │ │ │ @ instruction: 0xf8d74606 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ stc2 7, cr15, [r4], #-1020 @ 0xfffffc04 │ │ │ │ and r4, r6, r5, lsl #12 │ │ │ │ andcc pc, r4, r9, lsr #16 │ │ │ │ @ instruction: 0xf10a3402 │ │ │ │ @ instruction: 0x2c100a01 │ │ │ │ - blx 0x1216e54 │ │ │ │ - blx 0x125f62c │ │ │ │ + blx 0x1216e34 │ │ │ │ + blx 0x125f60c │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d5f4 │ │ │ │ rscle r0, pc, r1, lsl #6 │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0394638 │ │ │ │ addlt pc, r3, #36608 @ 0x8f00 │ │ │ │ ldrtmi lr, [r8], -r8, ror #15 │ │ │ │ @@ -150223,22 +150215,22 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r0], r6, lsl #12 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ ldc2l 7, cr15, [lr], #-1020 @ 0xfffffc04 │ │ │ │ @ instruction: 0xf8d64681 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ - blx 0xffd60e66 │ │ │ │ - blx 0x11f4680 │ │ │ │ - blx 0x131f680 │ │ │ │ + blx 0xffd60e46 │ │ │ │ + blx 0x11f4660 │ │ │ │ + blx 0x131f660 │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d503 │ │ │ │ tstle r9, r1, lsl #6 │ │ │ │ strcc r5, [r4], #-315 @ 0xfffffec5 │ │ │ │ - beq 0x11f2ac │ │ │ │ + beq 0x11f28c │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ ldr r4, [sp], #-2032 @ 0xfffff810 │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0394630 │ │ │ │ @ instruction: 0x4603fc5b │ │ │ │ svclt 0x0000e7ee │ │ │ │ @@ -150247,22 +150239,22 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r0], r6, lsl #12 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ mcrr2 7, 15, pc, lr, cr15 @ │ │ │ │ @ instruction: 0xf8d64681 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ - blx 0xff160ec6 │ │ │ │ - blx 0x11f46e0 │ │ │ │ - blx 0x131fae0 │ │ │ │ + blx 0xff160ea6 │ │ │ │ + blx 0x11f46c0 │ │ │ │ + blx 0x131fac0 │ │ │ │ ldrbeq pc, [fp, r4, lsl #24] @ │ │ │ │ @ instruction: 0xf01cd503 │ │ │ │ tstle sl, r1 │ │ │ │ strcc r5, [r4], #-312 @ 0xfffffec8 │ │ │ │ - beq 0x15f30c │ │ │ │ + beq 0x15f2ec │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ strbmi fp, [r2], -sp, ror #23 │ │ │ │ @ instruction: 0x46304651 │ │ │ │ stc2 0, cr15, [ip], #228 @ 0xe4 │ │ │ │ svclt 0x0000e7ee │ │ │ │ @@ -150271,22 +150263,22 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r0], r6, lsl #12 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ ldc2 7, cr15, [lr], {255} @ 0xff │ │ │ │ @ instruction: 0xf8d64681 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ - blx 0xfe560f26 │ │ │ │ - blx 0x11f4740 │ │ │ │ - blx 0x131f740 │ │ │ │ + blx 0xfe560f06 │ │ │ │ + blx 0x11f4720 │ │ │ │ + blx 0x131f720 │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d503 │ │ │ │ tstle sl, r1, lsl #6 │ │ │ │ strcc r5, [r4], #-315 @ 0xfffffec5 │ │ │ │ - beq 0x15f36c │ │ │ │ + beq 0x15f34c │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ @ instruction: 0x4642bbbd │ │ │ │ @ instruction: 0x46304651 │ │ │ │ stc2l 0, cr15, [r6], #-228 @ 0xffffff1c │ │ │ │ strb r4, [sp, r3, lsl #12]! │ │ │ │ @@ -150296,15 +150288,15 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r2, [r1], r0, lsl #8 │ │ │ │ strmi r4, [r8], r7, lsl #12 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ strmi pc, [r6], -sp, ror #23 │ │ │ │ strcc lr, [r2], #-3 │ │ │ │ ldccs 5, cr3, [r0], {1} │ │ │ │ - blx 0x1256fc4 │ │ │ │ + blx 0x1256fa4 │ │ │ │ ldrbeq pc, [r3, r4, lsl #4] @ │ │ │ │ @ instruction: 0xf938d5f7 │ │ │ │ strtmi r2, [r9], -r4 │ │ │ │ ldrtmi r4, [r8], -fp, asr #12 │ │ │ │ @ instruction: 0xf0393402 │ │ │ │ strcc pc, [r1, #-3201] @ 0xfffff37f │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ @@ -150354,132 +150346,132 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r2], r7, lsl #12 │ │ │ │ ldrmi r4, [r1], fp, lsl #13 │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ @ instruction: 0x4605fb77 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blx 0xffbe1070 │ │ │ │ + blx 0xffbe1050 │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ @ instruction: 0xf82be008 │ │ │ │ strcc ip, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xa3449 │ │ │ │ + streq pc, [pc, #965] @ 0xa3429 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, lr, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ stceq 0, cr15, [r1], {21} │ │ │ │ @ instruction: 0xf839d0f1 │ │ │ │ @ instruction: 0x46521014 │ │ │ │ strbmi r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ - blx 0x1bdf18a │ │ │ │ + blx 0x1bdf16a │ │ │ │ stc2 10, cr15, [r0], {15} @ │ │ │ │ ldrtmi lr, [r8], -r7, ror #15 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - bllt 0x3e10b0 │ │ │ │ + bllt 0x3e1090 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ @ instruction: 0xf7ff4699 │ │ │ │ strmi pc, [r5], -r3, asr #22 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blx 0xfeee10d8 │ │ │ │ + blx 0xfeee10b8 │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa2d2f │ │ │ │ + strne pc, [pc, #-965] @ 0xa2d0f │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85abae3 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ strbmi r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ - blx 0xddf1fa │ │ │ │ + blx 0xddf1da │ │ │ │ svclt 0x0000e7e9 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ @ instruction: 0xf7ff4699 │ │ │ │ @ instruction: 0x4605fb11 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blx 0xfe26113c │ │ │ │ + blx 0xfe26111c │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa2d93 │ │ │ │ + strne pc, [pc, #-965] @ 0xa2d73 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85abab1 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ strbmi r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ - blx 0x1c5f25e │ │ │ │ + blx 0x1c5f23e │ │ │ │ svclt 0x0000e7e9 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r4, [ip], -r0, lsl #13 │ │ │ │ @ instruction: 0x461746f2 │ │ │ │ @ instruction: 0xf7ff4699 │ │ │ │ @ instruction: 0x4605fadf │ │ │ │ eoreq pc, r0, #216, 16 @ 0xd80000 │ │ │ │ - blx 0x15e11a0 │ │ │ │ - bleq 0x4df5b8 │ │ │ │ + blx 0x15e1180 │ │ │ │ + bleq 0x4df598 │ │ │ │ ldrbeq r4, [r3, r6, lsl #12]! │ │ │ │ @ instruction: 0xf015d503 │ │ │ │ tstle sp, r1 │ │ │ │ strcc r7, [r1], #-32 @ 0xffffffe0 │ │ │ │ - strbeq pc, [pc, #-965] @ 0xa2df7 @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xa2dd7 @ │ │ │ │ strbeq pc, [pc], -r6, asr #7 @ │ │ │ │ ldrbmi r3, [ip, #-1793] @ 0xfffff8ff │ │ │ │ @ instruction: 0x4640d1f1 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - blt 0x20611cc │ │ │ │ + blt 0x20611ac │ │ │ │ @ instruction: 0x46527839 │ │ │ │ strbmi r4, [r9], #-1600 @ 0xfffff9c0 │ │ │ │ - blx 0xfef5f2c0 │ │ │ │ + blx 0xfef5f2a0 │ │ │ │ strb fp, [r9, r0, asr #5]! │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r2], r7, lsl #12 │ │ │ │ ldrmi r4, [r1], fp, lsl #13 │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ strmi pc, [r5], -sp, lsr #21 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blx 0x961204 │ │ │ │ + blx 0x9611e4 │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ @ instruction: 0xf82be008 │ │ │ │ strcc ip, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xa35dd │ │ │ │ + streq pc, [pc, #965] @ 0xa35bd │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, lr, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ stceq 0, cr15, [r1], {21} │ │ │ │ @ instruction: 0xf839d0f1 │ │ │ │ @ instruction: 0x46521014 │ │ │ │ strbmi r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ - blx 0xfe3df31c │ │ │ │ + blx 0xfe3df2fc │ │ │ │ stc2 10, cr15, [r0], {31} @ │ │ │ │ ldrtmi lr, [r8], -r7, ror #15 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - blt 0x1161244 │ │ │ │ + blt 0x1161224 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ @ instruction: 0xf7ff4699 │ │ │ │ @@ -150487,46 +150479,46 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf9eef7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa2ec3 │ │ │ │ + strne pc, [pc, #-965] @ 0xa2ea3 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85aba19 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ strbmi r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ - blx 0x15df38c │ │ │ │ + blx 0x15df36c │ │ │ │ svclt 0x0000e7e9 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r2], r7, lsl #12 │ │ │ │ ldrmi r4, [r1], fp, lsl #13 │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ strmi pc, [r5], -r7, asr #20 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf9bcf7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ @ instruction: 0xf82be008 │ │ │ │ strcc ip, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xa36a9 │ │ │ │ + streq pc, [pc, #965] @ 0xa3689 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, lr, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ stceq 0, cr15, [r1], {21} │ │ │ │ @ instruction: 0xf839d0f1 │ │ │ │ @ instruction: 0x46521014 │ │ │ │ strbmi r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ - blx 0xfe55f3e8 │ │ │ │ + blx 0xfe55f3c8 │ │ │ │ stc2 10, cr15, [r0], {31} @ │ │ │ │ ldrtmi lr, [r8], -r7, ror #15 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ ldmiblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -150538,23 +150530,23 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf988f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa2f8f │ │ │ │ + strne pc, [pc, #-965] @ 0xa2f6f │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85ab9b3 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ strbmi r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ - blx 0x175f458 │ │ │ │ + blx 0x175f438 │ │ │ │ svclt 0x0000e7e9 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ @@ -150563,23 +150555,23 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf956f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa2ff3 │ │ │ │ + strne pc, [pc, #-965] @ 0xa2fd3 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85ab981 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ strbmi r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ - blx 0x165f4bc │ │ │ │ + blx 0x165f49c │ │ │ │ svclt 0x0000e7e9 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ @@ -150588,26 +150580,26 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf924f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa3057 │ │ │ │ + strne pc, [pc, #-965] @ 0xa3037 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf024b94f │ │ │ │ ldrbmi r0, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0xf85a4638 │ │ │ │ @ instruction: 0xf0041023 │ │ │ │ - bl 0x2e4044 │ │ │ │ + bl 0x2e4024 │ │ │ │ ldrmi r0, [r9], #-899 @ 0xfffffc7d │ │ │ │ - blx 0x85f52c │ │ │ │ + blx 0x85f50c │ │ │ │ svclt 0x0000e7e3 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ @@ -150616,22 +150608,22 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf8ecf7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa30c7 │ │ │ │ + strne pc, [pc, #-965] @ 0xa30a7 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85ab917 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ - bl 0x2f4d88 │ │ │ │ + bl 0x2f4d68 │ │ │ │ @ instruction: 0xf0390141 │ │ │ │ ubfx pc, r3, #19, #9 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r2], r7, lsl #12 │ │ │ │ @@ -150639,24 +150631,24 @@ │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ strmi pc, [r5], -r5, asr #18 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf8baf7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ @ instruction: 0xf82be008 │ │ │ │ strcc ip, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xa38ad │ │ │ │ + streq pc, [pc, #965] @ 0xa388d │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, pc, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ stceq 0, cr15, [r1], {21} │ │ │ │ @ instruction: 0xf839d0f1 │ │ │ │ @ instruction: 0x46521014 │ │ │ │ - bl 0x2b4de4 │ │ │ │ + bl 0x2b4dc4 │ │ │ │ @ instruction: 0xf0390141 │ │ │ │ - blx 0x8a1b48 │ │ │ │ + blx 0x8a1b28 │ │ │ │ strb pc, [r6, r0, lsl #25]! @ │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ svclt 0x0000b8d9 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -150668,22 +150660,22 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf884f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa3197 │ │ │ │ + strne pc, [pc, #-965] @ 0xa3177 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85ab8af │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ - bl 0x2f4e58 │ │ │ │ + bl 0x2f4e38 │ │ │ │ @ instruction: 0xf0390141 │ │ │ │ ubfx pc, r5, #18, #9 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ @@ -150693,22 +150685,22 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf852f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa31fb │ │ │ │ + strne pc, [pc, #-965] @ 0xa31db │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85ab87d │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ - bl 0x2f4ebc │ │ │ │ + bl 0x2f4e9c │ │ │ │ @ instruction: 0xf0390181 │ │ │ │ ubfx pc, r1, #18, #9 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ @@ -150718,25 +150710,25 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf820f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa325f │ │ │ │ + strne pc, [pc, #-965] @ 0xa323f │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf024b84b │ │ │ │ ldrbmi r0, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0xf85a4638 │ │ │ │ @ instruction: 0xf0041023 │ │ │ │ - bl 0x2e424c │ │ │ │ - bl 0x164458 │ │ │ │ + bl 0x2e422c │ │ │ │ + bl 0x164438 │ │ │ │ @ instruction: 0xf03901c1 │ │ │ │ @ instruction: 0xe7e2f919 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r4], -r1, lsl #13 │ │ │ │ @@ -150769,25 +150761,25 @@ │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ strmi pc, [r6], -r1, asr #16 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xffb6f7fe │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ strcc lr, [r1], #-6 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xa3ab5 │ │ │ │ + streq pc, [pc, #965] @ 0xa3a95 │ │ │ │ andsle r2, r3, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r4, #2035]! @ 0x7f3 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0xf83a465b │ │ │ │ @ instruction: 0x46382014 │ │ │ │ strcc r4, [r1], #-1089 @ 0xfffffbbf │ │ │ │ @ instruction: 0xf8caf039 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xa3add │ │ │ │ + streq pc, [pc, #965] @ 0xa3abd │ │ │ │ mvnle r2, r8, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4ff8 │ │ │ │ svclt 0x0000bfd3 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -150821,25 +150813,25 @@ │ │ │ │ @ instruction: 0xf7fe4698 │ │ │ │ @ instruction: 0x4606ffd9 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xff4ef7fe │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ strcc lr, [r1], #-6 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xa3b85 │ │ │ │ + streq pc, [pc, #965] @ 0xa3b65 │ │ │ │ andsle r2, r3, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r4, #2035]! @ 0x7f3 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0xf83a465b │ │ │ │ @ instruction: 0x46382014 │ │ │ │ strcc r4, [r1], #-1089 @ 0xfffffbbf │ │ │ │ @ instruction: 0xf8e2f039 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xa3bad │ │ │ │ + streq pc, [pc, #965] @ 0xa3b8d │ │ │ │ mvnle r2, r8, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4ff8 │ │ │ │ svclt 0x0000bf6b │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -150907,15 +150899,15 @@ │ │ │ │ @ instruction: 0x4638d1f4 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ mcrlt 7, 7, pc, cr4, cr14, {7} @ │ │ │ │ movweq pc, #4132 @ 0x1024 @ │ │ │ │ eorcs pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf8594638 │ │ │ │ @ instruction: 0xf0041023 │ │ │ │ - bl 0x2a451c │ │ │ │ + bl 0x2a44fc │ │ │ │ ldrmi r0, [r9], #-899 @ 0xfffffc7d │ │ │ │ @ instruction: 0xf039465b │ │ │ │ ubfx pc, sp, #16, #4 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -150924,23 +150916,23 @@ │ │ │ │ @ instruction: 0xf7fe4698 │ │ │ │ strmi pc, [r6], -fp, lsl #30 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ mcr2 7, 4, pc, cr0, cr14, {7} @ │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ strcc lr, [r1], #-6 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xa3d21 │ │ │ │ + streq pc, [pc, #965] @ 0xa3d01 │ │ │ │ andsle r2, r4, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r4, #2035]! @ 0x7f3 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0xf83a465b │ │ │ │ @ instruction: 0x46382014 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ - bl 0x2a53b8 │ │ │ │ + bl 0x2a5398 │ │ │ │ vmla.f q8, , d1[0] │ │ │ │ @ instruction: 0xf039058f │ │ │ │ stccs 8, cr15, [r8], {15} │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ mrclt 7, 4, APSR_nzcv, cr12, cr14, {7} │ │ │ │ svcmi 0x00f8e92d │ │ │ │ @@ -151012,16 +151004,16 @@ │ │ │ │ @ instruction: 0x4638d1f4 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ mrclt 7, 0, APSR_nzcv, cr2, cr14, {7} │ │ │ │ movweq pc, #4132 @ 0x1024 @ │ │ │ │ eorcs pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf8594638 │ │ │ │ @ instruction: 0xf0041023 │ │ │ │ - bl 0x2a46c0 │ │ │ │ - bl 0x1648cc │ │ │ │ + bl 0x2a46a0 │ │ │ │ + bl 0x1648ac │ │ │ │ ldrbmi r0, [fp], -r1, asr #3 │ │ │ │ @ instruction: 0xff8af038 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @@ -151061,40 +151053,40 @@ │ │ │ │ @ instruction: 0xf7fe0220 │ │ │ │ strcs pc, [r0], #-3443 @ 0xfffff28d │ │ │ │ @ instruction: 0x46064653 │ │ │ │ @ instruction: 0xf02446ca │ │ │ │ @ instruction: 0xf0040901 │ │ │ │ ldrbeq r0, [r2, r1, lsl #16]! │ │ │ │ @ instruction: 0xf85ad518 │ │ │ │ - bl 0x16bc24 │ │ │ │ + bl 0x16bc04 │ │ │ │ @ instruction: 0xf0150788 │ │ │ │ ldrmi r0, [r7], #-1 │ │ │ │ svccc 0x0004d125 │ │ │ │ eoreq pc, r4, fp, asr #16 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vorr.i32 d29, #226 @ 0x000000e2 │ │ │ │ strcc r1, [r1], #-1551 @ 0xfffff9f1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa37db │ │ │ │ + strne pc, [pc, #-965] @ 0xa37bb │ │ │ │ stmdbeq r1, {r2, r5, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r2, ip, sp, lr, pc} │ │ │ │ strbtle r0, [r6], #2034 @ 0x7f2 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ vaddl.u8 , d6, d9 │ │ │ │ ldrb r1, [r8, pc, lsl #12] │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ eorvc pc, r9, sl, asr #16 │ │ │ │ stmdals r1, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ - bls 0x1531c4 │ │ │ │ + bls 0x1531a4 │ │ │ │ stmdals r1, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0389303 │ │ │ │ - blls 0x1a3528 │ │ │ │ + blls 0x1a3508 │ │ │ │ svclt 0x0000e7d1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r0, lsl #13 │ │ │ │ @ instruction: 0x469946f3 │ │ │ │ @@ -151104,25 +151096,25 @@ │ │ │ │ @ instruction: 0xf1040220 │ │ │ │ @ instruction: 0xf7fe0a10 │ │ │ │ @ instruction: 0xf8cdfd1b │ │ │ │ strmi fp, [r5], -r4 │ │ │ │ ldrtmi r4, [r1], fp, asr #13 │ │ │ │ strle r0, [r4, #-2026] @ 0xfffff816 │ │ │ │ ldrbeq r6, [fp, r6, lsr #16]! │ │ │ │ - strle r4, [pc], #-1118 @ 0xa3c2c │ │ │ │ + strle r4, [pc], #-1118 @ 0xa3c0c │ │ │ │ strcc r6, [r4], #-38 @ 0xffffffda │ │ │ │ strne pc, [pc, -r7, asr #7] │ │ │ │ - strne pc, [pc, #-965] @ 0xa3873 │ │ │ │ + strne pc, [pc, #-965] @ 0xa3853 │ │ │ │ stmdbeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ andlt r4, r3, r0, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stcllt 7, cr15, [r0, #-1016] @ 0xfffffc08 │ │ │ │ ldrdcs pc, [r0], -r9 │ │ │ │ - blls 0xf5518 │ │ │ │ + blls 0xf54f8 │ │ │ │ @ instruction: 0xf0384640 │ │ │ │ strb pc, [r7, r1, asr #29]! @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, r2, lsl #13 │ │ │ │ @@ -151140,15 +151132,15 @@ │ │ │ │ eorcc pc, r9, fp, asr r8 @ │ │ │ │ streq lr, [r8, sl, lsl #22] │ │ │ │ @ instruction: 0x07eb441f │ │ │ │ svccc 0x0004d422 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vorr.i32 d29, #226 @ 0x000000e2 │ │ │ │ strcc r1, [r1], #-1551 @ 0xfffff9f1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa38f7 │ │ │ │ + strne pc, [pc, #-965] @ 0xa38d7 │ │ │ │ stmdbeq r1, {r2, r5, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r2, ip, sp, lr, pc} │ │ │ │ strbtle r0, [r9], #2034 @ 0x7f2 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ vaddl.u8 , d6, d9 │ │ │ │ ldrb r1, [fp, pc, lsl #12] │ │ │ │ @@ -151156,170 +151148,170 @@ │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ eorvc pc, r9, fp, asr #16 │ │ │ │ strdlt sp, [r5], -r5 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stcllt 7, cr15, [lr], #1016 @ 0x3f8 │ │ │ │ ldrtmi r9, [r9], -r1, lsl #22 │ │ │ │ @ instruction: 0xf8539003 │ │ │ │ - blls 0x12bd8c │ │ │ │ + blls 0x12bd6c │ │ │ │ mcr2 0, 3, pc, cr14, cr8, {1} @ │ │ │ │ ldrb r9, [r2, r3, lsl #16] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r9, lsl #13 │ │ │ │ @ instruction: 0x46074c1b │ │ │ │ stmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ stmdaeq r0, {r0, r3, r8, ip, sp, lr, pc}^ │ │ │ │ - bleq 0x1dfe68 │ │ │ │ + bleq 0x1dfe48 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andls r4, r0, #184, 8 @ 0xb8000000 │ │ │ │ - beq 0x39e948 │ │ │ │ + beq 0x39e928 │ │ │ │ stc2 7, cr15, [r8], {254} @ 0xfe │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3983 │ │ │ │ + strne pc, [pc, #-965] @ 0xa3963 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - blls 0xb5648 │ │ │ │ - blx 0x24a572 │ │ │ │ + blls 0xb5628 │ │ │ │ + blx 0x24a552 │ │ │ │ @ instruction: 0xf038310b │ │ │ │ - bl 0x323398 │ │ │ │ + bl 0x323378 │ │ │ │ ldrtmi r0, [r3], #-775 @ 0xfffffcf9 │ │ │ │ @ instruction: 0xf8834446 │ │ │ │ tstcc r0, #224, 24 @ 0xe000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dcd1f9 │ │ │ │ - eorseq sl, r3, r0, ror r8 │ │ │ │ + eorseq sl, r3, r0, ror #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r9, lsl #13 │ │ │ │ @ instruction: 0x46074c1b │ │ │ │ stmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ stmdaeq r0, {r0, r3, r8, ip, sp, lr, pc}^ │ │ │ │ - bleq 0x1dfef0 │ │ │ │ + bleq 0x1dfed0 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andls r4, r0, #184, 8 @ 0xb8000000 │ │ │ │ - beq 0x39e9d0 │ │ │ │ + beq 0x39e9b0 │ │ │ │ mcrr2 7, 15, pc, r4, cr14 @ │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3a0b │ │ │ │ + strne pc, [pc, #-965] @ 0xa39eb │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - blls 0xb56d0 │ │ │ │ - blx 0x24a5fa │ │ │ │ + blls 0xb56b0 │ │ │ │ + blx 0x24a5da │ │ │ │ @ instruction: 0xf038310b │ │ │ │ - bl 0x323310 │ │ │ │ + bl 0x3232f0 │ │ │ │ ldrtmi r0, [r3], #-775 @ 0xfffffcf9 │ │ │ │ @ instruction: 0xf8834446 │ │ │ │ tstcc r0, #224, 24 @ 0xe000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dcd1f9 │ │ │ │ - eorseq sl, r3, r4, ror r8 │ │ │ │ + eorseq sl, r3, r4, ror #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r9, lsl #13 │ │ │ │ @ instruction: 0x46074c1b │ │ │ │ stmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ stmdaeq r0, {r0, r3, r8, ip, sp, lr, pc}^ │ │ │ │ - bleq 0x1dff78 │ │ │ │ + bleq 0x1dff58 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andls r4, r0, #184, 8 @ 0xb8000000 │ │ │ │ - beq 0x39ea58 │ │ │ │ + beq 0x39ea38 │ │ │ │ stc2 7, cr15, [r0], {254} @ 0xfe │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3a93 │ │ │ │ + strne pc, [pc, #-965] @ 0xa3a73 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - blls 0xb5758 │ │ │ │ - blx 0x24a682 │ │ │ │ + blls 0xb5738 │ │ │ │ + blx 0x24a662 │ │ │ │ @ instruction: 0xf038310b │ │ │ │ - bl 0x323288 │ │ │ │ + bl 0x323268 │ │ │ │ ldrtmi r0, [r3], #-775 @ 0xfffffcf9 │ │ │ │ @ instruction: 0xf8834446 │ │ │ │ tstcc r0, #224, 24 @ 0xe000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dcd1f9 │ │ │ │ - eorseq sl, r3, r8, ror r8 │ │ │ │ + eorseq sl, r3, r8, ror #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r9, lsl #13 │ │ │ │ @ instruction: 0x46074c1b │ │ │ │ stmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ stmdaeq r0, {r0, r3, r8, ip, sp, lr, pc}^ │ │ │ │ - bleq 0x1e0000 │ │ │ │ + bleq 0x1dffe0 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andls r4, r0, #184, 8 @ 0xb8000000 │ │ │ │ - beq 0x39eae0 │ │ │ │ - blx 0xfefe1ece │ │ │ │ + beq 0x39eac0 │ │ │ │ + blx 0xfefe1eae │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3b1b │ │ │ │ + strne pc, [pc, #-965] @ 0xa3afb │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - blls 0xb57e0 │ │ │ │ - blx 0x24a70a │ │ │ │ + blls 0xb57c0 │ │ │ │ + blx 0x24a6ea │ │ │ │ @ instruction: 0xf038310b │ │ │ │ - bl 0x323200 │ │ │ │ + bl 0x3231e0 │ │ │ │ ldrtmi r0, [r3], #-775 @ 0xfffffcf9 │ │ │ │ @ instruction: 0xf8834446 │ │ │ │ tstcc r0, #224, 24 @ 0xe000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dcd1f9 │ │ │ │ - eorseq sl, r3, ip, ror r8 │ │ │ │ + eorseq sl, r3, ip, ror #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ strbmi r9, [ip], -r1, lsl #4 │ │ │ │ - blx 0xfe0e1f46 │ │ │ │ - bleq 0x2e008c │ │ │ │ + blx 0xfe0e1f26 │ │ │ │ + bleq 0x2e006c │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ strbmi r0, [r2], -r1, lsl #2 │ │ │ │ ldrle r0, [r5, #-2035] @ 0xfffff80d │ │ │ │ ldrmi r2, [r8], -r4, lsl #6 │ │ │ │ - blx 0x50ab6a │ │ │ │ - blmi 0x4f0368 │ │ │ │ + blx 0x50ab4a │ │ │ │ + blmi 0x4f0348 │ │ │ │ stclpl 6, cr4, [r5], #224 @ 0xe0 │ │ │ │ tstpne fp, r5, lsl #22 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #-2823] @ 0xfffff4f9 │ │ │ │ stc2 0, cr15, [r6], {56} @ 0x38 │ │ │ │ andeq lr, sl, #9216 @ 0x2400 │ │ │ │ tsteq r2, lr, asr #5 │ │ │ │ ldrmi r5, [r5], #-680 @ 0xfffffd58 │ │ │ │ @@ -151329,32 +151321,32 @@ │ │ │ │ @ instruction: 0x2c040902 │ │ │ │ ldrdlt sp, [r3], -sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - eorseq sl, r3, r0, lsl #17 │ │ │ │ + eorseq sl, r3, r0, ror r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ strbmi r9, [ip], -r1, lsl #4 │ │ │ │ - blx 0xf61fd2 │ │ │ │ - bleq 0x2e0118 │ │ │ │ + blx 0xf61fb2 │ │ │ │ + bleq 0x2e00f8 │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ strbmi r0, [r2], -r1, lsl #2 │ │ │ │ ldrle r0, [r5, #-2035] @ 0xfffff80d │ │ │ │ ldrmi r2, [r8], -r4, lsl #6 │ │ │ │ - blx 0x50abf6 │ │ │ │ - blmi 0x4f03f4 │ │ │ │ + blx 0x50abd6 │ │ │ │ + blmi 0x4f03d4 │ │ │ │ stclpl 6, cr4, [r5], #224 @ 0xe0 │ │ │ │ tstpne fp, r5, lsl #22 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #-2823] @ 0xfffff4f9 │ │ │ │ mcrr2 0, 3, pc, r0, cr8 @ │ │ │ │ andeq lr, sl, #9216 @ 0x2400 │ │ │ │ tsteq r2, lr, asr #5 │ │ │ │ ldrmi r5, [r5], #-680 @ 0xfffffd58 │ │ │ │ @@ -151364,105 +151356,105 @@ │ │ │ │ @ instruction: 0x2c040902 │ │ │ │ ldrdlt sp, [r3], -sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - eorseq sl, r3, r4, lsl #17 │ │ │ │ + eorseq sl, r3, r4, ror r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ strbmi r9, [ip], -r1, lsl #4 │ │ │ │ - blx 0xffde205c │ │ │ │ - bleq 0x2e01a4 │ │ │ │ + blx 0xffde203c │ │ │ │ + bleq 0x2e0184 │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ strbmi r0, [r2], -r1, lsl #2 │ │ │ │ ldrle r0, [r5, #-2035] @ 0xfffff80d │ │ │ │ ldrmi r2, [r8], -r4, lsl #6 │ │ │ │ - blx 0x50ac82 │ │ │ │ - blmi 0x4f0480 │ │ │ │ + blx 0x50ac62 │ │ │ │ + blmi 0x4f0460 │ │ │ │ stclpl 6, cr4, [r5], #224 @ 0xe0 │ │ │ │ tstpne fp, r5, lsl #22 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #-2823] @ 0xfffff4f9 │ │ │ │ - blx 0xfff60172 │ │ │ │ + blx 0xfff60152 │ │ │ │ andeq lr, sl, #9216 @ 0x2400 │ │ │ │ tsteq r2, lr, asr #5 │ │ │ │ ldrmi r5, [r5], #-680 @ 0xfffffd58 │ │ │ │ eorhi r0, r8, #0, 24 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf089160f │ │ │ │ @ instruction: 0x2c040902 │ │ │ │ ldrdlt sp, [r3], -sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - eorseq sl, r3, r8, lsl #17 │ │ │ │ + eorseq sl, r3, r8, ror r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ strbmi r9, [ip], -r1, lsl #4 │ │ │ │ - blx 0xfec620e8 │ │ │ │ - bleq 0x2e0230 │ │ │ │ + blx 0xfec620c8 │ │ │ │ + bleq 0x2e0210 │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ strbmi r0, [r2], -r1, lsl #2 │ │ │ │ ldrle r0, [r5, #-2035] @ 0xfffff80d │ │ │ │ ldrmi r2, [r8], -r4, lsl #6 │ │ │ │ - blx 0x50ad0e │ │ │ │ - blmi 0x4f050c │ │ │ │ + blx 0x50acee │ │ │ │ + blmi 0x4f04ec │ │ │ │ stclpl 6, cr4, [r5], #224 @ 0xe0 │ │ │ │ tstpne fp, r5, lsl #22 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #-2823] @ 0xfffff4f9 │ │ │ │ - blx 0xfede01fe │ │ │ │ + blx 0xfede01de │ │ │ │ andeq lr, sl, #9216 @ 0x2400 │ │ │ │ tsteq r2, lr, asr #5 │ │ │ │ ldrmi r5, [r5], #-680 @ 0xfffffd58 │ │ │ │ eorhi r0, r8, #0, 24 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf089160f │ │ │ │ @ instruction: 0x2c040902 │ │ │ │ ldrdlt sp, [r3], -sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - eorseq sl, r3, ip, lsl #17 │ │ │ │ + eorseq sl, r3, ip, ror r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ strmi r3, [r0], lr, asr #11 │ │ │ │ - bleq 0x1e02ac │ │ │ │ + bleq 0x1e028c │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - ldrbteq pc, [r0], #-1610 @ 0xfffff9b6 @ │ │ │ │ + strbteq pc, [r0], #-1610 @ 0xfffff9b6 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ andls r4, r1, #252706816 @ 0xf100000 │ │ │ │ strne lr, [r5, #-2824] @ 0xfffff4f8 │ │ │ │ - blx 0x1962180 │ │ │ │ - beq 0x39ed9c │ │ │ │ + blx 0x1962160 │ │ │ │ + beq 0x39ed7c │ │ │ │ strbmi r4, [sl], -r6, lsl #12 │ │ │ │ ldrbeq r4, [r3, r0, asr #12]! │ │ │ │ stmdavc r7!, {r3, r8, sl, ip, lr, pc} │ │ │ │ - blx 0x28ada2 │ │ │ │ + blx 0x28ad82 │ │ │ │ ldmeq pc!, {r0, r1, r3, r8, ip, sp} @ │ │ │ │ - blx 0x1ce0286 │ │ │ │ + blx 0x1ce0266 │ │ │ │ eoreq pc, r7, r5, asr #16 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ ldrcc r1, [r0, #-1551] @ 0xfffff9f1 │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -151472,58 +151464,58 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ - ldrbeq pc, [r4, -sl, asr #12]! @ │ │ │ │ + strbeq pc, [r4, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcs r9, [r2], #-513 @ 0xfffffdff │ │ │ │ - blx 0xb621f0 │ │ │ │ - bleq 0x1e0338 │ │ │ │ + blx 0xb621d0 │ │ │ │ + bleq 0x1e0318 │ │ │ │ strbmi r4, [r2], -r5, lsl #12 │ │ │ │ strbeq r4, [fp, r8, asr #12]! │ │ │ │ ldmdavc lr!, {r0, r1, r2, r3, r8, sl, ip, lr, pc} │ │ │ │ - blx 0x24ae12 │ │ │ │ + blx 0x24adf2 │ │ │ │ @ instruction: 0xf006310b │ │ │ │ @ instruction: 0xf03806fc │ │ │ │ @ instruction: 0xf004fb37 │ │ │ │ ldrbmi r0, [r2], #-515 @ 0xfffffdfd │ │ │ │ - bl 0x230d58 │ │ │ │ + bl 0x230d38 │ │ │ │ @ instruction: 0xf8491602 │ │ │ │ strcc r0, [r1], #-6 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3e67 │ │ │ │ + strne pc, [pc, #-965] @ 0xa3e47 │ │ │ │ stccs 7, cr3, [r6], {1} │ │ │ │ andlt sp, r3, r5, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ strmi r3, [r0], lr, asr #11 │ │ │ │ - bleq 0x1e03a0 │ │ │ │ + bleq 0x1e0380 │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - ldrbteq pc, [r8], #-1610 @ 0xfffff9b6 @ │ │ │ │ + strbteq pc, [r8], #-1610 @ 0xfffff9b6 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ andls r4, r1, #252706816 @ 0xf100000 │ │ │ │ strne lr, [r5, #-2824] @ 0xfffff4f8 │ │ │ │ @ instruction: 0xf9e8f7fe │ │ │ │ - beq 0x39ee90 │ │ │ │ + beq 0x39ee70 │ │ │ │ strbmi r4, [sl], -r6, lsl #12 │ │ │ │ ldrbeq r4, [r3, r0, asr #12]! │ │ │ │ stmdavc r7!, {r3, r8, sl, ip, lr, pc} │ │ │ │ - blx 0x28ae96 │ │ │ │ + blx 0x28ae76 │ │ │ │ ldmeq pc!, {r0, r1, r3, r8, ip, sp} @ │ │ │ │ - blx 0xffe60378 │ │ │ │ + blx 0xffe60358 │ │ │ │ eoreq pc, r7, r5, asr #16 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ ldrcc r1, [r0, #-1551] @ 0xfffff9f1 │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -151533,31 +151525,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ - ldrbeq pc, [ip, -sl, asr #12]! @ │ │ │ │ + strbeq pc, [ip, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcs r9, [r2], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf9b0f7fe │ │ │ │ - bleq 0x1e042c │ │ │ │ + bleq 0x1e040c │ │ │ │ strbmi r4, [r2], -r5, lsl #12 │ │ │ │ strbeq r4, [fp, r8, asr #12]! │ │ │ │ ldmdavc lr!, {r0, r1, r2, r3, r8, sl, ip, lr, pc} │ │ │ │ - blx 0x24af06 │ │ │ │ + blx 0x24aee6 │ │ │ │ @ instruction: 0xf006310b │ │ │ │ @ instruction: 0xf03806fc │ │ │ │ @ instruction: 0xf004fabd │ │ │ │ ldrbmi r0, [r2], #-515 @ 0xfffffdfd │ │ │ │ - bl 0x230e4c │ │ │ │ + bl 0x230e2c │ │ │ │ @ instruction: 0xf8491602 │ │ │ │ strcc r0, [r1], #-6 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3f5b │ │ │ │ + strne pc, [pc, #-965] @ 0xa3f3b │ │ │ │ stccs 7, cr3, [r6], {1} │ │ │ │ andlt sp, r3, r5, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -151569,150 +151561,150 @@ │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ strmi r0, [pc], -r0, lsr #4 │ │ │ │ @ instruction: 0xf8cd4691 │ │ │ │ @ instruction: 0xf04fe004 │ │ │ │ @ instruction: 0xf7fe0b02 │ │ │ │ @ instruction: 0xf104f973 │ │ │ │ strmi r0, [r5], -r4, lsl #20 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa4370 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa4350 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r2, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulhi r0, r4, r8 │ │ │ │ - bls 0xf5c58 │ │ │ │ + bls 0xf5c38 │ │ │ │ tstpls fp, r8, lsl #22 @ p-variant is OBSOLETE │ │ │ │ - blx 0x1d60480 │ │ │ │ + blx 0x1d60460 │ │ │ │ @ instruction: 0xf0012100 │ │ │ │ - bl 0x2a4bac │ │ │ │ + bl 0x2a4b8c │ │ │ │ ldrtmi r0, [sl], #-3169 @ 0xfffff39f │ │ │ │ sbccc r3, lr, #1073741824 @ 0x40000000 │ │ │ │ - bl 0x22e7c4 │ │ │ │ + bl 0x22e7a4 │ │ │ │ @ instruction: 0xf80c1202 │ │ │ │ - b 0x14643c4 │ │ │ │ + b 0x14643a4 │ │ │ │ mvnsle r2, r0, lsl r0 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ - mlaseq r3, r0, r8, sl │ │ │ │ + eorseq sl, r3, r0, lsl #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldcmi 0, cr11, [sp], {131} @ 0x83 │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ strmi r0, [pc], -r0, lsr #4 │ │ │ │ @ instruction: 0xf8cd4691 │ │ │ │ @ instruction: 0xf04fe004 │ │ │ │ @ instruction: 0xf7fe0b02 │ │ │ │ @ instruction: 0xf104f92d │ │ │ │ strmi r0, [r5], -r4, lsl #20 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa43fc │ │ │ │ + strle r0, [pc], #-2027 @ 0xa43dc │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r2, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulhi r0, r4, r8 │ │ │ │ - bls 0xf5ce4 │ │ │ │ + bls 0xf5cc4 │ │ │ │ tstpls fp, r8, lsl #22 @ p-variant is OBSOLETE │ │ │ │ - blx 0xbe050c │ │ │ │ + blx 0xbe04ec │ │ │ │ @ instruction: 0xf0012100 │ │ │ │ - bl 0x2a4c38 │ │ │ │ + bl 0x2a4c18 │ │ │ │ ldrtmi r0, [sl], #-3169 @ 0xfffff39f │ │ │ │ sbccc r3, lr, #1073741824 @ 0x40000000 │ │ │ │ - bl 0x22e850 │ │ │ │ + bl 0x22e830 │ │ │ │ @ instruction: 0xf80c1202 │ │ │ │ - b 0x1464450 │ │ │ │ + b 0x1464430 │ │ │ │ mvnsle r2, r0, lsl r0 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ - mlaseq r3, r4, r8, sl │ │ │ │ + eorseq sl, r3, r4, lsl #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, lr, lsl #12 │ │ │ │ ldcmi 6, cr3, [sl], {206} @ 0xce │ │ │ │ @ instruction: 0xf8d04607 │ │ │ │ teqeq r6, r0, lsr #4 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldmdbeq r0, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ ldrtmi r9, [lr], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf8e4f7fe │ │ │ │ @ instruction: 0x460544b9 │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - bleq 0x1e05cc │ │ │ │ - strle r0, [pc], #-2027 @ 0xa4494 │ │ │ │ + bleq 0x1e05ac │ │ │ │ + strle r0, [pc], #-2027 @ 0xa4474 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strbmi r1, [r4, #-1295] @ 0xfffffaf1 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulge r0, r4, r8 │ │ │ │ - blls 0xb5d9c │ │ │ │ - blx 0x34acc6 │ │ │ │ + blls 0xb5d7c │ │ │ │ + blx 0x34aca6 │ │ │ │ @ instruction: 0xf038310b │ │ │ │ @ instruction: 0xf826f9df │ │ │ │ stceq 0, cr0, [r0], {26} │ │ │ │ andseq pc, sl, r9, lsr #16 │ │ │ │ svclt 0x0000e7e0 │ │ │ │ - mlaseq r3, r8, r8, sl │ │ │ │ + eorseq sl, r3, r8, lsl #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, lr, lsl #12 │ │ │ │ ldcmi 6, cr3, [sl], {206} @ 0xce │ │ │ │ @ instruction: 0xf8d04607 │ │ │ │ teqeq r6, r0, lsr #4 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldmdbeq r0, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ ldrtmi r9, [lr], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf8a2f7fe │ │ │ │ @ instruction: 0x460544b9 │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - bleq 0x1e0650 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa4518 │ │ │ │ + bleq 0x1e0630 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa44f8 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strbmi r1, [r4, #-1295] @ 0xfffffaf1 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulge r0, r4, r8 │ │ │ │ - blls 0xb5e20 │ │ │ │ - blx 0x34ad4a │ │ │ │ + blls 0xb5e00 │ │ │ │ + blx 0x34ad2a │ │ │ │ @ instruction: 0xf038310b │ │ │ │ @ instruction: 0xf826f99d │ │ │ │ stceq 0, cr0, [r0], {26} │ │ │ │ andseq pc, sl, r9, lsr #16 │ │ │ │ svclt 0x0000e7e0 │ │ │ │ - mlaseq r3, ip, r8, sl │ │ │ │ + eorseq sl, r3, ip, lsl #17 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbge pc, [ip], #-143 @ 0xffffff71 @ │ │ │ │ @ instruction: 0xf8d04683 │ │ │ │ ldrbtmi r0, [r7], -r0, lsr #4 │ │ │ │ ldrmi r4, [r0], r9, lsl #13 │ │ │ │ @ instruction: 0xf7fe2500 │ │ │ │ strmi pc, [r6], -r5, ror #16 │ │ │ │ @ instruction: 0x4658463a │ │ │ │ - strle r0, [pc, #-2035] @ 0xa3d99 │ │ │ │ + strle r0, [pc, #-2035] @ 0xa3d79 │ │ │ │ andmi pc, sl, r5, lsl r8 @ │ │ │ │ tsteq r8, r4, lsl #22 │ │ │ │ @ instruction: 0xf976f038 │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ strbmi r0, [fp], #-2276 @ 0xfffff71c │ │ │ │ adceq r3, r4, lr, asr #7 │ │ │ │ strne lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @@ -151721,27 +151713,27 @@ │ │ │ │ stccs 6, cr1, [r4, #-60] @ 0xffffffc4 │ │ │ │ andcs sp, r0, r6, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ - eorseq sl, r3, r0, lsr #17 │ │ │ │ + mlaseq r3, r0, r8, sl │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbge pc, [ip], #-143 @ 0xffffff71 @ │ │ │ │ @ instruction: 0xf8d04683 │ │ │ │ ldrbtmi r0, [r7], -r0, lsr #4 │ │ │ │ ldrmi r4, [r0], r9, lsl #13 │ │ │ │ @ instruction: 0xf7fe2500 │ │ │ │ strmi pc, [r6], -fp, lsr #16 │ │ │ │ @ instruction: 0x4658463a │ │ │ │ - strle r0, [pc, #-2035] @ 0xa3e0d │ │ │ │ + strle r0, [pc, #-2035] @ 0xa3ded │ │ │ │ andmi pc, sl, r5, lsl r8 @ │ │ │ │ tsteq r8, r4, lsl #22 │ │ │ │ @ instruction: 0xf93cf038 │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ strbmi r0, [fp], #-2276 @ 0xfffff71c │ │ │ │ adceq r3, r4, lr, asr #7 │ │ │ │ strne lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @@ -151750,190 +151742,190 @@ │ │ │ │ stccs 6, cr1, [r4, #-60] @ 0xffffffc4 │ │ │ │ andcs sp, r0, r6, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ - eorseq sl, r3, r4, lsr #17 │ │ │ │ + mlaseq r3, r4, r8, sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, sl, lsl #13 │ │ │ │ @ instruction: 0xf04f4606 │ │ │ │ - b 0x1467270 │ │ │ │ + b 0x1467250 │ │ │ │ @ instruction: 0xf8d01a0a │ │ │ │ @ instruction: 0xf1aa0220 │ │ │ │ @ instruction: 0xf64a0840 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmls.i d16, d0, d0[4] │ │ │ │ @ instruction: 0x46910433 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd44b0 │ │ │ │ - bl 0x1e461c │ │ │ │ + bl 0x1e45fc │ │ │ │ strmi r0, [r5], -fp, lsl #14 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa4688 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa4668 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bl 0x242730 │ │ │ │ + bl 0x242710 │ │ │ │ andcs r0, r0, #671088640 @ 0x28000000 │ │ │ │ - bl 0x2b56e0 │ │ │ │ - blx 0x4e7ebe │ │ │ │ + bl 0x2b56c0 │ │ │ │ + blx 0x4e7e9e │ │ │ │ @ instruction: 0xf893910b │ │ │ │ - blcc 0x4a7b00 │ │ │ │ - b 0x10b5d3c │ │ │ │ + blcc 0x4a7ae0 │ │ │ │ + b 0x10b5d1c │ │ │ │ mvnsle r2, r2, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #22 │ │ │ │ @ instruction: 0xf986f038 │ │ │ │ svclt 0x0000e7da │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, sl, lsl #13 │ │ │ │ @ instruction: 0xf04f4606 │ │ │ │ - b 0x1467300 │ │ │ │ + b 0x14672e0 │ │ │ │ @ instruction: 0xf8d01a0a │ │ │ │ @ instruction: 0xf1aa0220 │ │ │ │ @ instruction: 0xf64a0840 │ │ │ │ - vmvn.i32 q8, #262144 @ 0x00040000 │ │ │ │ + vmls.i d16, d0, d0[5] │ │ │ │ @ instruction: 0x46910433 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd44b0 │ │ │ │ - bl 0x1e458c │ │ │ │ + bl 0x1e456c │ │ │ │ strmi r0, [r5], -fp, lsl #14 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa4718 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa46f8 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bl 0x2427c0 │ │ │ │ + bl 0x2427a0 │ │ │ │ andcs r0, r0, #671088640 @ 0x28000000 │ │ │ │ - bl 0x2b5770 │ │ │ │ - blx 0x4e7f4e │ │ │ │ + bl 0x2b5750 │ │ │ │ + blx 0x4e7f2e │ │ │ │ @ instruction: 0xf893910b │ │ │ │ - blcc 0x4a7b90 │ │ │ │ - b 0x10b5dcc │ │ │ │ + blcc 0x4a7b70 │ │ │ │ + b 0x10b5dac │ │ │ │ mvnsle r2, r2, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #22 │ │ │ │ @ instruction: 0xf93ef038 │ │ │ │ svclt 0x0000e7da │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, sl, lsl #13 │ │ │ │ @ instruction: 0xf04f4606 │ │ │ │ - b 0x1467390 │ │ │ │ + b 0x1467370 │ │ │ │ @ instruction: 0xf8d01a0a │ │ │ │ @ instruction: 0xf1aa0220 │ │ │ │ @ instruction: 0xf64a0840 │ │ │ │ - vmvn.i32 q8, #524288 @ 0x00080000 │ │ │ │ + vmls.i d16, d0, d0[6] │ │ │ │ @ instruction: 0x46910433 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd44b0 │ │ │ │ - bl 0x1e44fc │ │ │ │ + bl 0x1e44dc │ │ │ │ strmi r0, [r5], -fp, lsl #14 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa47a8 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa4788 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bl 0x242850 │ │ │ │ + bl 0x242830 │ │ │ │ andcs r0, r0, #671088640 @ 0x28000000 │ │ │ │ - bl 0x2b5800 │ │ │ │ - blx 0x4e7fde │ │ │ │ + bl 0x2b57e0 │ │ │ │ + blx 0x4e7fbe │ │ │ │ @ instruction: 0xf893910b │ │ │ │ - blcc 0x4a7c20 │ │ │ │ - b 0x10b5e5c │ │ │ │ + blcc 0x4a7c00 │ │ │ │ + b 0x10b5e3c │ │ │ │ mvnsle r2, r2, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #22 │ │ │ │ @ instruction: 0xf8f6f038 │ │ │ │ svclt 0x0000e7da │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, sl, lsl #13 │ │ │ │ @ instruction: 0xf04f4606 │ │ │ │ - b 0x1467420 │ │ │ │ + b 0x1467400 │ │ │ │ @ instruction: 0xf8d01a0a │ │ │ │ @ instruction: 0xf1aa0220 │ │ │ │ @ instruction: 0xf64a0840 │ │ │ │ - vmvn.i32 q8, #786432 @ 0x000c0000 │ │ │ │ + vmls.i d16, d0, d0[7] │ │ │ │ @ instruction: 0x46910433 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd44b0 │ │ │ │ - bl 0x1e446c │ │ │ │ + bl 0x1e444c │ │ │ │ strmi r0, [r5], -fp, lsl #14 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa4838 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa4818 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bl 0x2428e0 │ │ │ │ + bl 0x2428c0 │ │ │ │ andcs r0, r0, #671088640 @ 0x28000000 │ │ │ │ - bl 0x2b5890 │ │ │ │ - blx 0x4e806e │ │ │ │ + bl 0x2b5870 │ │ │ │ + blx 0x4e804e │ │ │ │ @ instruction: 0xf893910b │ │ │ │ - blcc 0x4a7cb0 │ │ │ │ - b 0x10b5eec │ │ │ │ + blcc 0x4a7c90 │ │ │ │ + b 0x10b5ecc │ │ │ │ mvnsle r2, r2, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #22 │ │ │ │ @ instruction: 0xf8aef038 │ │ │ │ svclt 0x0000e7da │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8d02600 │ │ │ │ strmi r0, [r8], r0, lsr #4 │ │ │ │ - stmibeq r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbeq r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldrtmi r9, [r4], -r0, lsl #4 │ │ │ │ mcr2 7, 6, pc, cr12, cr13, {7} @ │ │ │ │ - bleq 0x1e09f4 │ │ │ │ + bleq 0x1e09d4 │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ - bl 0x2270e0 │ │ │ │ + bl 0x2270c0 │ │ │ │ @ instruction: 0xf0150308 │ │ │ │ @ instruction: 0xf1030f01 │ │ │ │ andsle r0, r6, lr, asr #7 │ │ │ │ @ instruction: 0xf0049800 │ │ │ │ @ instruction: 0xf8190101 │ │ │ │ tsteq fp, r4 │ │ │ │ tstpeq fp, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ - blx 0x1361c2 │ │ │ │ - bl 0x268d0c │ │ │ │ - bl 0x1251f0 │ │ │ │ - bpl 0xff5678f8 │ │ │ │ + blx 0x1361a2 │ │ │ │ + bl 0x268cec │ │ │ │ + bl 0x1251d0 │ │ │ │ + bpl 0xff5678d8 │ │ │ │ @ instruction: 0x2010f8bc │ │ │ │ andmi lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0389b01 │ │ │ │ strcc pc, [r1], #-2161 @ 0xfffff78f │ │ │ │ - strne pc, [pc, #-965] @ 0xa453b │ │ │ │ + strne pc, [pc, #-965] @ 0xa451b │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r2, sl, r4, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -151941,38 +151933,38 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8d02600 │ │ │ │ strmi r0, [r8], r0, lsr #4 │ │ │ │ - stmibeq r4, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbeq r4!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldrtmi r9, [r4], -r0, lsl #4 │ │ │ │ mrc2 7, 3, pc, cr14, cr13, {7} │ │ │ │ - bleq 0x1e0a90 │ │ │ │ + bleq 0x1e0a70 │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ - bl 0x22717c │ │ │ │ + bl 0x22715c │ │ │ │ @ instruction: 0xf0150308 │ │ │ │ @ instruction: 0xf1030f01 │ │ │ │ andsle r0, r6, lr, asr #7 │ │ │ │ @ instruction: 0xf0049800 │ │ │ │ @ instruction: 0xf8190101 │ │ │ │ tsteq fp, r4 │ │ │ │ tstpeq fp, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ - blx 0x13625e │ │ │ │ - bl 0x268da8 │ │ │ │ - bl 0x12528c │ │ │ │ - bpl 0xff567994 │ │ │ │ + blx 0x13623e │ │ │ │ + bl 0x268d88 │ │ │ │ + bl 0x12526c │ │ │ │ + bpl 0xff567974 │ │ │ │ @ instruction: 0x2010f8bc │ │ │ │ andmi lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0389b01 │ │ │ │ strcc pc, [r1], #-2083 @ 0xfffff7dd │ │ │ │ - strne pc, [pc, #-965] @ 0xa45d7 │ │ │ │ + strne pc, [pc, #-965] @ 0xa45b7 │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r2, sl, r4, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -151980,38 +151972,38 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8d02600 │ │ │ │ strmi r0, [r8], r0, lsr #4 │ │ │ │ - stmibeq r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbeq r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldrtmi r9, [r4], -r0, lsl #4 │ │ │ │ mrc2 7, 1, pc, cr0, cr13, {7} │ │ │ │ - bleq 0x1e0b2c │ │ │ │ + bleq 0x1e0b0c │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ - bl 0x227218 │ │ │ │ + bl 0x2271f8 │ │ │ │ @ instruction: 0xf0150308 │ │ │ │ @ instruction: 0xf1030f01 │ │ │ │ andsle r0, r6, lr, asr #7 │ │ │ │ @ instruction: 0xf0049800 │ │ │ │ @ instruction: 0xf8190101 │ │ │ │ tsteq fp, r4 │ │ │ │ tstpeq fp, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ - blx 0x1362fa │ │ │ │ - bl 0x268e44 │ │ │ │ - bl 0x125328 │ │ │ │ - bpl 0xff567a30 │ │ │ │ + blx 0x1362da │ │ │ │ + bl 0x268e24 │ │ │ │ + bl 0x125308 │ │ │ │ + bpl 0xff567a10 │ │ │ │ @ instruction: 0x2010f8bc │ │ │ │ andmi lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0379b01 │ │ │ │ strcc pc, [r1], #-4053 @ 0xfffff02b │ │ │ │ - strne pc, [pc, #-965] @ 0xa4673 │ │ │ │ + strne pc, [pc, #-965] @ 0xa4653 │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r2, sl, r4, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -152019,38 +152011,38 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8d02600 │ │ │ │ strmi r0, [r8], r0, lsr #4 │ │ │ │ - stmibeq ip, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbeq ip!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldrtmi r9, [r4], -r0, lsl #4 │ │ │ │ stc2l 7, cr15, [r2, #1012]! @ 0x3f4 │ │ │ │ - bleq 0x1e0bc8 │ │ │ │ + bleq 0x1e0ba8 │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ - bl 0x2272b4 │ │ │ │ + bl 0x227294 │ │ │ │ @ instruction: 0xf0150308 │ │ │ │ @ instruction: 0xf1030f01 │ │ │ │ andsle r0, r6, lr, asr #7 │ │ │ │ @ instruction: 0xf0049800 │ │ │ │ @ instruction: 0xf8190101 │ │ │ │ tsteq fp, r4 │ │ │ │ tstpeq fp, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ - blx 0x136396 │ │ │ │ - bl 0x268ee0 │ │ │ │ - bl 0x1253c4 │ │ │ │ - bpl 0xff567acc │ │ │ │ + blx 0x136376 │ │ │ │ + bl 0x268ec0 │ │ │ │ + bl 0x1253a4 │ │ │ │ + bpl 0xff567aac │ │ │ │ @ instruction: 0x2010f8bc │ │ │ │ andmi lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0379b01 │ │ │ │ strcc pc, [r1], #-3975 @ 0xfffff079 │ │ │ │ - strne pc, [pc, #-965] @ 0xa470f │ │ │ │ + strne pc, [pc, #-965] @ 0xa46ef │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r2, sl, r4, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -152059,19 +152051,19 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0xf8d035ce │ │ │ │ @ instruction: 0xf04f0220 │ │ │ │ @ instruction: 0xf64a0b04 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmls.i d16, d0, d0[4] │ │ │ │ @ instruction: 0x46f00433 │ │ │ │ - bl 0x276564 │ │ │ │ + bl 0x276544 │ │ │ │ @ instruction: 0xf7fd1505 │ │ │ │ - bl 0x1e4174 │ │ │ │ + bl 0x1e4154 │ │ │ │ strmi r0, [r6], -fp, lsl #20 │ │ │ │ ldrtmi r4, [r8], -r3, asr #12 │ │ │ │ strle r0, [r7, #-2034] @ 0xfffff80e │ │ │ │ stmeq sl, {r0, r5, fp, ip, sp, lr} │ │ │ │ tstpls fp, r1, lsl #22 @ p-variant is OBSOLETE │ │ │ │ eorcs pc, r2, r5, asr r8 @ │ │ │ │ @ instruction: 0xff4cf037 │ │ │ │ @@ -152086,26 +152078,26 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf8d04607 │ │ │ │ ldrbtmi r0, [r1], r0, lsr #4 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ - ldrbteq pc, [r4], -sl, asr #12 @ │ │ │ │ + strbteq pc, [r4], -sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ stc2l 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ strmi r2, [r5], -r2, lsl #8 │ │ │ │ - bleq 0x1e0cd0 │ │ │ │ + bleq 0x1e0cb0 │ │ │ │ andeq pc, r3, #4 │ │ │ │ strbmi r4, [r2], #-1611 @ 0xfffff9b5 │ │ │ │ sbccc r4, lr, #56, 12 @ 0x3800000 │ │ │ │ strle r0, [r9, #-2025] @ 0xfffff817 │ │ │ │ @ instruction: 0xf0017831 │ │ │ │ - bl 0x3a7f9c │ │ │ │ - blx 0xe93ba │ │ │ │ + bl 0x3a7f7c │ │ │ │ + blx 0xe939a │ │ │ │ ldmpl sl!, {r0, r1, r3, r8, sp, pc} │ │ │ │ @ instruction: 0xff12f037 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r1, [r1], -pc, lsl #10 │ │ │ │ mvnle r2, r6, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -152116,19 +152108,19 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0xf8d035ce │ │ │ │ @ instruction: 0xf04f0220 │ │ │ │ @ instruction: 0xf64a0b04 │ │ │ │ - vmvn.i32 q8, #524288 @ 0x00080000 │ │ │ │ + vmls.i d16, d0, d0[6] │ │ │ │ @ instruction: 0x46f00433 │ │ │ │ - bl 0x276648 │ │ │ │ + bl 0x276628 │ │ │ │ @ instruction: 0xf7fd1505 │ │ │ │ - bl 0x1e4090 │ │ │ │ + bl 0x1e4070 │ │ │ │ strmi r0, [r6], -fp, lsl #20 │ │ │ │ ldrtmi r4, [r8], -r3, asr #12 │ │ │ │ strle r0, [r7, #-2034] @ 0xfffff80e │ │ │ │ stmeq sl, {r0, r5, fp, ip, sp, lr} │ │ │ │ tstpls fp, r1, lsl #22 @ p-variant is OBSOLETE │ │ │ │ eorcs pc, r2, r5, asr r8 @ │ │ │ │ mrc2 0, 6, pc, cr10, cr7, {1} │ │ │ │ @@ -152143,51 +152135,51 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf8d04607 │ │ │ │ ldrbtmi r0, [r1], r0, lsr #4 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ - ldrbteq pc, [ip], -sl, asr #12 @ │ │ │ │ + strbteq pc, [ip], -sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ stc2l 7, cr15, [lr], #1012 @ 0x3f4 │ │ │ │ strmi r2, [r5], -r2, lsl #8 │ │ │ │ - bleq 0x1e0db4 │ │ │ │ + bleq 0x1e0d94 │ │ │ │ andeq pc, r3, #4 │ │ │ │ strbmi r4, [r2], #-1611 @ 0xfffff9b5 │ │ │ │ sbccc r4, lr, #56, 12 @ 0x3800000 │ │ │ │ strle r0, [r9, #-2025] @ 0xfffff817 │ │ │ │ @ instruction: 0xf0017831 │ │ │ │ - bl 0x3a8080 │ │ │ │ - blx 0xe949e │ │ │ │ + bl 0x3a8060 │ │ │ │ + blx 0xe947e │ │ │ │ ldmpl sl!, {r0, r1, r3, r8, sp, pc} │ │ │ │ mcr2 0, 5, pc, cr0, cr7, {1} @ │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r1, [r1], -pc, lsl #10 │ │ │ │ mvnle r2, r6, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - ldreq pc, [r0], #1610 @ 0x64a │ │ │ │ + streq pc, [r0], #1610 @ 0x64a │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ ldrbtmi r0, [r2], r0, lsr #4 │ │ │ │ ldrmi r4, [r1], pc, lsl #12 │ │ │ │ - bleq 0x160e20 │ │ │ │ + bleq 0x160e00 │ │ │ │ ldc2 7, cr15, [r2], #1012 @ 0x3f4 │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1038 @ 0xfffffbf2 │ │ │ │ - strne pc, [pc, #-965] @ 0xa4933 │ │ │ │ + strne pc, [pc, #-965] @ 0xa4913 │ │ │ │ mvnsle r4, r0, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ mulgt r0, r4, r8 │ │ │ │ @@ -152203,25 +152195,25 @@ │ │ │ │ @ instruction: 0x4653d2f0 │ │ │ │ @ instruction: 0xf0374630 │ │ │ │ ldrb pc, [r6, sp, asr #28] @ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - ldreq pc, [r4], #1610 @ 0x64a │ │ │ │ + streq pc, [r4], #1610 @ 0x64a │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ ldrbtmi r0, [r2], r0, lsr #4 │ │ │ │ ldrmi r4, [r1], pc, lsl #12 │ │ │ │ - bleq 0x160ea8 │ │ │ │ + bleq 0x160e88 │ │ │ │ stc2l 7, cr15, [lr], #-1012 @ 0xfffffc0c │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1038 @ 0xfffffbf2 │ │ │ │ - strne pc, [pc, #-965] @ 0xa49bb │ │ │ │ + strne pc, [pc, #-965] @ 0xa499b │ │ │ │ mvnsle r4, r0, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ mulgt r0, r4, r8 │ │ │ │ @@ -152239,15 +152231,15 @@ │ │ │ │ ldrb pc, [r6, r9, lsl #28] @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, lr, lsl #12 │ │ │ │ strmi r3, [r2], pc, asr #13 │ │ │ │ - ldreq pc, [r8], #1610 @ 0x64a │ │ │ │ + streq pc, [r8], #1610 @ 0x64a │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf8d00136 │ │ │ │ @ instruction: 0xf1a60220 │ │ │ │ @ instruction: 0x46770910 │ │ │ │ ldrbmi r9, [r1], #512 @ 0x200 │ │ │ │ stc2 7, cr15, [r6], #-1012 @ 0xfffffc0c │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ @@ -152272,21 +152264,21 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, lr, lsl #12 │ │ │ │ strmi r3, [r2], pc, asr #13 │ │ │ │ - ldreq pc, [ip], #1610 @ 0x64a │ │ │ │ + streq pc, [ip], #1610 @ 0x64a │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf8d00136 │ │ │ │ @ instruction: 0xf1a60220 │ │ │ │ @ instruction: 0x46770910 │ │ │ │ ldrbmi r9, [r1], #512 @ 0x200 │ │ │ │ - blx 0xff9e2e7a │ │ │ │ + blx 0xff9e2e5a │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ ldrbmi r0, [r6], #-2820 @ 0xfffff4fc │ │ │ │ ldrtmi r9, [fp], -r1, lsl #12 │ │ │ │ strle r0, [sp, #-2026] @ 0xfffff816 │ │ │ │ ldrbmi r7, [r0], -r1, lsr #16 │ │ │ │ vmlals.f32 s18, s0, s2 │ │ │ │ @@ -152306,26 +152298,26 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ ldrbtmi r0, [r0], r0, lsr #4 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ - stmibeq r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmibeq r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfeae2ef2 │ │ │ │ + blx 0xfeae2ed2 │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ ldrtmi r4, [ip], #1603 @ 0x643 │ │ │ │ @ instruction: 0xf10c4630 │ │ │ │ strbeq r0, [sl, lr, asr #25]! │ │ │ │ @ instruction: 0xf819d50a │ │ │ │ - bl 0x12cf28 │ │ │ │ + bl 0x12cf08 │ │ │ │ ldmeq r2, {r1, r3, r8}^ │ │ │ │ - bl 0x125168 │ │ │ │ + bl 0x125148 │ │ │ │ ldmpl r2!, {r2, r3, r9, ip} │ │ │ │ ldc2l 0, cr15, [sl, #-220] @ 0xffffff24 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ andcs sp, r0, r6, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -152335,116 +152327,116 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ ldrbtmi r0, [r0], r0, lsr #4 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ - stmibeq r4!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmibeq r4, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x1c62f66 │ │ │ │ + blx 0x1c62f46 │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ ldrtmi r4, [ip], #1603 @ 0x643 │ │ │ │ @ instruction: 0xf10c4630 │ │ │ │ strbeq r0, [sl, lr, asr #25]! │ │ │ │ @ instruction: 0xf819d50a │ │ │ │ - bl 0x12cf9c │ │ │ │ + bl 0x12cf7c │ │ │ │ ldmeq r2, {r1, r3, r8}^ │ │ │ │ - bl 0x1251dc │ │ │ │ + bl 0x1251bc │ │ │ │ ldmpl r2!, {r2, r3, r9, ip} │ │ │ │ stc2 0, cr15, [r0, #-220]! @ 0xffffff24 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ andcs sp, r0, r6, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc1c4 │ │ │ │ + bl 0xfebfc1a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0xff062fd2 │ │ │ │ + blx 0xff062fb2 │ │ │ │ stceq 1, cr15, [r4], {165} @ 0xa5 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcpl 0x0004f85c │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movweq lr, #23174 @ 0x5a86 │ │ │ │ @ instruction: 0xf8574561 │ │ │ │ - b 0x16d0f4 │ │ │ │ - b 0xfe165c08 │ │ │ │ + b 0x16d0d4 │ │ │ │ + b 0xfe165be8 │ │ │ │ @ instruction: 0xf8cc0305 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000bb5d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc21c │ │ │ │ + bl 0xfebfc1fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - blx 0xfe663022 │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xa5048 │ │ │ │ + blx 0xfe663002 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xa5028 │ │ │ │ @ instruction: 0xf1064629 │ │ │ │ @ instruction: 0xf10c020f │ │ │ │ strbeq r0, [r3, r1, lsl #24] │ │ │ │ @ instruction: 0xf99cd507 │ │ │ │ - b 0xfe171044 │ │ │ │ - blx 0xfed81fd4 │ │ │ │ - blcc 0x721e58 │ │ │ │ + b 0xfe171024 │ │ │ │ + blx 0xfed81fb4 │ │ │ │ + blcc 0x721e38 │ │ │ │ vaddl.u8 , d0, d11 │ │ │ │ tstcc r1, pc, asr #32 │ │ │ │ @ instruction: 0xd1ee4594 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000bb35 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc26c │ │ │ │ + bl 0xfebfc24c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0x1c63072 │ │ │ │ + blx 0x1c63052 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf64a350e │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf93e0633 │ │ │ │ sbclt r3, r1, #2, 30 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - b 0xfe176674 │ │ │ │ + b 0xfe176654 │ │ │ │ @ instruction: 0xf85673e3 │ │ │ │ - blx 0xfed6916c │ │ │ │ + blx 0xfed6914c │ │ │ │ @ instruction: 0xf1a3f383 │ │ │ │ - b 0x925cf4 │ │ │ │ - b 0xe58b8 │ │ │ │ - b 0x11254c4 │ │ │ │ + b 0x925cd4 │ │ │ │ + b 0xe5898 │ │ │ │ + b 0x11254a4 │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000bb01 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc2d4 │ │ │ │ + bl 0xfebfc2b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ - blx 0xf630da │ │ │ │ + blx 0xf630ba │ │ │ │ cdpeq 1, 0, cr15, cr4, cr5, {5} │ │ │ │ andeq pc, ip, #1073741825 @ 0x40000001 │ │ │ │ @ instruction: 0xf64a1f31 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmls.f d22, d0, d0[4] │ │ │ │ @ instruction: 0xf85e0533 │ │ │ │ - blx 0x1874d0c │ │ │ │ + blx 0x1874cec │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ eorsvc pc, ip, r5, asr r8 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ mvnscc pc, #-1073741824 @ 0xc0000000 │ │ │ │ @@ -152452,176 +152444,176 @@ │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000bacd │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc33c │ │ │ │ + bl 0xfebfc31c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ - blx 0x263142 │ │ │ │ + blx 0x263122 │ │ │ │ cdpne 6, 7, cr4, cr2, cr1, {1} │ │ │ │ andcc r3, r1, #16, 8 @ 0x10000000 │ │ │ │ @ instruction: 0xf10107c3 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0041004f │ │ │ │ - blx 0xfed831b0 │ │ │ │ - blcc 0x6e1f74 │ │ │ │ + blx 0xfed83190 │ │ │ │ + blcc 0x6e1f54 │ │ │ │ stccc 8, cr15, [r1], {1} │ │ │ │ mvnsle r4, r1, lsr #5 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000baa9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc384 │ │ │ │ + bl 0xfebfc364 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0xff963188 │ │ │ │ + blx 0xff963168 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf64a350e │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmlsl.s q11, d0, d0[4] │ │ │ │ sbclt r0, r1, #53477376 @ 0x3300000 │ │ │ │ svccs 0x0002f83e │ │ │ │ svccc 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ @ instruction: 0xf8564575 │ │ │ │ @ instruction: 0xf1a21031 │ │ │ │ - b 0x965a04 │ │ │ │ - b 0xe5dcc │ │ │ │ - b 0x11655d4 │ │ │ │ + b 0x9659e4 │ │ │ │ + b 0xe5dac │ │ │ │ + b 0x11655b4 │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000ba77 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc3e8 │ │ │ │ + bl 0xfebfc3c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0xfece31ec │ │ │ │ + blx 0xfece31cc │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf1050633 │ │ │ │ - blx 0x1865a3c │ │ │ │ + blx 0x1865a1c │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ @ instruction: 0xf3c05f04 │ │ │ │ - blx 0xfed69258 │ │ │ │ + blx 0xfed69238 │ │ │ │ ldrbmi pc, [r2, #-899]! @ 0xfffffc7d @ │ │ │ │ eorsvc pc, ip, r6, asr r8 @ │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000ba47 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc448 │ │ │ │ + bl 0xfebfc428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0xfe0e324c │ │ │ │ + blx 0xfe0e322c │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf64a350e │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf83e0633 │ │ │ │ sbclt r3, r1, #2, 30 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ ldrbmi fp, [r5, #-2651]! @ 0xfffff5a5 │ │ │ │ eorsne pc, r1, r6, asr r8 @ │ │ │ │ - b 0x951cf0 │ │ │ │ - b 0x165a8c │ │ │ │ - b 0x1165e90 │ │ │ │ + b 0x951cd0 │ │ │ │ + b 0x165a6c │ │ │ │ + b 0x1165e70 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000ba17 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc4a8 │ │ │ │ + bl 0xfebfc488 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0x14e32ac │ │ │ │ + blx 0x14e328c │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf1050633 │ │ │ │ - blx 0x1865afc │ │ │ │ + blx 0x1865adc │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ @ instruction: 0xf3c05f04 │ │ │ │ - blt 0x769318 │ │ │ │ + blt 0x7692f8 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - b 0xfe1813d4 │ │ │ │ - b 0x165efc │ │ │ │ - b 0xfe165f08 │ │ │ │ + b 0xfe1813b4 │ │ │ │ + b 0x165edc │ │ │ │ + b 0xfe165ee8 │ │ │ │ andvs r0, fp, r5, lsl #6 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmiblt r8!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc504 │ │ │ │ + bl 0xfebfc4e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x863310 │ │ │ │ + blx 0x8632f0 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr5, {5} │ │ │ │ @ instruction: 0xf1051f31 │ │ │ │ - blx 0x1865b58 │ │ │ │ + blx 0x1865b38 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf85e5f04 │ │ │ │ @ instruction: 0xf3c03f04 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ ldrbmi r6, [r2, #-60]! @ 0xffffffc4 │ │ │ │ teqmi r3, #544768 @ 0x85000 │ │ │ │ movweq lr, #27139 @ 0x6a03 │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000b9bb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc560 │ │ │ │ + bl 0xfebfc540 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf9f4f7fd │ │ │ │ @ instruction: 0xf64a4601 │ │ │ │ - vmvn.i32 q11, #255 @ 0x000000ff │ │ │ │ + vqdmulh.s d22, d0, d0[4] │ │ │ │ stmdavs fp!, {r0, r1, r4, r5, sl, fp} │ │ │ │ sbclt r4, lr, #48, 12 @ 0x3000000 │ │ │ │ stmdavs fp!, {r1, r3, r4, r9, fp, ip, sp, pc}^ │ │ │ │ strbeq lr, [r6, ip, lsl #22] │ │ │ │ smlabtcs pc, r1, r3, pc @ │ │ │ │ eors pc, r6, ip, asr r8 @ │ │ │ │ stmdavs r6!, {r0, r1, r3, r4, r9, fp, ip, sp, pc} │ │ │ │ rsbsmi r6, r3, pc, ror r8 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ stmdavs r6!, {r0, r1, r4, r5, r6, lr}^ │ │ │ │ - b 0xfe23d430 │ │ │ │ + b 0xfe23d410 │ │ │ │ eorsmi r0, fp, r2, lsl #6 │ │ │ │ eorsvc pc, r1, ip, asr r8 @ │ │ │ │ rsbvs r4, r3, r3, ror r0 │ │ │ │ biceq lr, r1, #12, 22 @ 0x3000 │ │ │ │ ldmdavs lr, {r0, r5, r7, fp, sp, lr}^ │ │ │ │ andcc lr, r2, #3489792 @ 0x354000 │ │ │ │ - blt 0x793c08 │ │ │ │ + blt 0x793be8 │ │ │ │ eorsmi r4, sl, sl, asr #32 │ │ │ │ adcvs r4, r2, sl, asr #32 │ │ │ │ subsmi r6, r3, r2, ror #17 │ │ │ │ subsmi r4, r3, r3, lsr r0 │ │ │ │ pop {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000b979 │ │ │ │ @@ -152629,114 +152621,114 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ ldrmi r4, [r2], r6, lsl #12 │ │ │ │ @ instruction: 0xf9b0f7fd │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ - ldrbtvs pc, [r0], #-1610 @ 0xfffff9b6 @ │ │ │ │ + strbtvs pc, [r0], #-1610 @ 0xfffff9b6 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf6cf2500 │ │ │ │ @ instruction: 0xf1aa75ff │ │ │ │ strtmi r0, [r4], r8, lsl #28 │ │ │ │ ldrbtmi r9, [r0], r1, lsl #12 │ │ │ │ svcmi 0x0008f85e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svcvc 0x0008f851 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ - bl 0x3b6b30 │ │ │ │ - b 0x1465f50 │ │ │ │ + bl 0x3b6b10 │ │ │ │ + b 0x1465f30 │ │ │ │ @ instruction: 0xf8de4304 │ │ │ │ @ instruction: 0xf85c6004 │ │ │ │ @ instruction: 0xf8d29039 │ │ │ │ - b 0x119144c │ │ │ │ - b 0x1f6098 │ │ │ │ - b 0x176c5c │ │ │ │ - b 0x1125c5c │ │ │ │ + b 0x119142c │ │ │ │ + b 0x1f6078 │ │ │ │ + b 0x176c3c │ │ │ │ + b 0x1125c3c │ │ │ │ addslt r4, fp, #20, 4 @ 0x40000001 │ │ │ │ - b 0x117f580 │ │ │ │ - b 0xfe16606c │ │ │ │ - b 0xfe126074 │ │ │ │ - b 0x165c6c │ │ │ │ - b 0x126084 │ │ │ │ - b 0xfe165c90 │ │ │ │ - b 0xfe126084 │ │ │ │ + b 0x117f560 │ │ │ │ + b 0xfe16604c │ │ │ │ + b 0xfe126054 │ │ │ │ + b 0x165c4c │ │ │ │ + b 0x126064 │ │ │ │ + b 0xfe165c70 │ │ │ │ + b 0xfe126064 │ │ │ │ andvs r0, fp, r4, lsl #4 │ │ │ │ bicsle r6, r0, sl, asr #32 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #28 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4ff0 │ │ │ │ svclt 0x0000b927 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc688 │ │ │ │ + bl 0xfebfc668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf960f7fd │ │ │ │ @ instruction: 0xf64a4603 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0x46280233 │ │ │ │ stmdavs r7!, {r0, r2, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ vmvn.i16 d22, #177 @ 0x00b1 │ │ │ │ - bl 0x12e0ec │ │ │ │ + bl 0x12e0cc │ │ │ │ @ instruction: 0xf8520cc5 │ │ │ │ ldmdavs r5!, {r0, r2, r4, r5, sp, lr, pc}^ │ │ │ │ ldrdgt pc, [r4], -ip │ │ │ │ - b 0x1f56b4 │ │ │ │ + b 0x1f5694 │ │ │ │ rsbsmi r0, sp, lr, lsl #10 │ │ │ │ stmdavs r5!, {r0, r2, r5, sp, lr}^ │ │ │ │ eorsvc pc, r3, r2, asr r8 @ │ │ │ │ - b 0xf5674 │ │ │ │ + b 0xf5654 │ │ │ │ rsbmi r0, r9, ip, lsl #2 │ │ │ │ - bl 0x13d65c │ │ │ │ + bl 0x13d63c │ │ │ │ ldmib r6, {r0, r1, r6, r7, r8}^ │ │ │ │ @ instruction: 0xf8d12302 │ │ │ │ ldmib r4, {r2, lr, pc}^ │ │ │ │ rsbmi r1, sl, r2, lsl #10 │ │ │ │ eorsmi r4, fp, fp, asr #32 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ submi r4, fp, sl, rrx │ │ │ │ adcvs r6, r3, r2, ror #1 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmialt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc708 │ │ │ │ + bl 0xfebfc6e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf920f7fd │ │ │ │ @ instruction: 0xf64a4603 │ │ │ │ - vmvn.i32 q11, #255 @ 0x000000ff │ │ │ │ + vqdmulh.s d22, d0, d0[4] │ │ │ │ stmdavs r7!, {r0, r1, r4, r5, sl, fp} │ │ │ │ stmdavs sl!, {r0, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ vmvn.i32 d20, #-1342177280 @ 0xb0000000 │ │ │ │ - bl 0x3ae16c │ │ │ │ + bl 0x3ae14c │ │ │ │ rsbsmi r0, sl, r1, asr #13 │ │ │ │ eorsne pc, r1, ip, asr r8 @ │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ rsbsmi r6, r9, r2, ror r8 │ │ │ │ stmdavs r7!, {r1, r2, r3, r5, r6, fp, sp, lr}^ │ │ │ │ - b 0xfe27d5cc │ │ │ │ - b 0x925964 │ │ │ │ - bl 0x3a5d54 │ │ │ │ + b 0xfe27d5ac │ │ │ │ + b 0x925944 │ │ │ │ + bl 0x3a5d34 │ │ │ │ rsbsmi r0, sl, r3, asr #3 │ │ │ │ @ instruction: 0xf85c6062 │ │ │ │ ldmib r4, {r0, r1, r4, r5, sp}^ │ │ │ │ stmdavs fp, {r1, r8, r9, sl, lr, pc}^ │ │ │ │ ldrdvs lr, [r2, -r5] │ │ │ │ streq lr, [r6, #-2700] @ 0xfffff574 │ │ │ │ - b 0x935750 │ │ │ │ - b 0x965d84 │ │ │ │ + b 0x935730 │ │ │ │ + b 0x965d64 │ │ │ │ rsbsmi r0, fp, r1, lsl #6 │ │ │ │ andeq lr, ip, #532480 @ 0x82000 │ │ │ │ movwcs lr, #10692 @ 0x29c4 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmialt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc78c │ │ │ │ + bl 0xfebfc76c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf8def7fd │ │ │ │ cdpne 6, 6, cr4, cr11, cr1, {1} │ │ │ │ movwcc r3, #5136 @ 0x1410 │ │ │ │ strle r0, [r5, #-1986] @ 0xfffff83e │ │ │ │ @@ -152745,23 +152737,23 @@ │ │ │ │ andvc r4, sl, r2, asr r2 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcmi r0, r1, #79 @ 0x4f │ │ │ │ @ instruction: 0x4630d1f1 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmlt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc7d0 │ │ │ │ + bl 0xfebfc7b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xf8bcf7fd │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf64a350e │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmlsl.s q11, d0, d0[4] │ │ │ │ sbclt r0, r1, #53477376 @ 0x3300000 │ │ │ │ svccc 0x0002f93e │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8562b00 │ │ │ │ svclt 0x00b81031 │ │ │ │ ldrbmi r4, [r5, #-603]! @ 0xfffffda5 │ │ │ │ @@ -152769,49 +152761,49 @@ │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmdalt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc830 │ │ │ │ + bl 0xfebfc810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xf88cf7fd │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf1050633 │ │ │ │ @ instruction: 0xf85e020c │ │ │ │ - blx 0x1875268 │ │ │ │ + blx 0x1875248 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c05f04 │ │ │ │ - blcs 0xa96a0 │ │ │ │ + blcs 0xa9680 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ eorsvc pc, ip, r6, asr r8 @ │ │ │ │ ldrbmi r4, [r2, #-107]! @ 0xffffff95 │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000b823 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc890 │ │ │ │ + bl 0xfebfc870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf85cf7fd │ │ │ │ @ instruction: 0xf64a4602 │ │ │ │ - vmvn.i32 q11, #255 @ 0x000000ff │ │ │ │ + vqdmulh.s d22, d0, d0[4] │ │ │ │ stmdavs fp!, {r0, r1, r4, r5, sl, fp} │ │ │ │ sbcslt r4, r6, #48, 12 @ 0x3000000 │ │ │ │ @ instruction: 0xf0236827 │ │ │ │ - bl 0x3adcb8 │ │ │ │ + bl 0x3adc98 │ │ │ │ @ instruction: 0xf3c203c6 │ │ │ │ @ instruction: 0xf85c220f │ │ │ │ rsbsmi r6, r9, r6, lsr r0 │ │ │ │ ldmdavs lr, {r0, r4, r5, lr}^ │ │ │ │ rsbsmi r6, r9, fp, ror #16 │ │ │ │ stmdavs r1!, {r0, r5, sp, lr}^ │ │ │ │ orrcs pc, r0, #35 @ 0x23 │ │ │ │ @@ -152827,25 +152819,25 @@ │ │ │ │ adcvs r4, r2, sl, asr #32 │ │ │ │ subsmi r6, r3, r2, ror #17 │ │ │ │ subsmi r4, r3, r3, lsr r0 │ │ │ │ pop {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7fc40f8 │ │ │ │ svclt 0x0000bfdf │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc918 │ │ │ │ + bl 0xfebfc8f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf818f7fd │ │ │ │ @ instruction: 0xf64a4602 │ │ │ │ - vmvn.i32 q11, #255 @ 0x000000ff │ │ │ │ + vqdmulh.s d22, d0, d0[4] │ │ │ │ stmdavs fp!, {r0, r1, r4, r5, sl, fp} │ │ │ │ sbcslt r4, r6, #48, 12 @ 0x3000000 │ │ │ │ @ instruction: 0xf0236827 │ │ │ │ - bl 0x3b5b40 │ │ │ │ + bl 0x3b5b20 │ │ │ │ @ instruction: 0xf3c203c6 │ │ │ │ @ instruction: 0xf85c220f │ │ │ │ rsbsmi r6, r9, r6, lsr r0 │ │ │ │ ldmdavs lr, {r0, r4, r5, lr}^ │ │ │ │ rsbsmi r6, r9, fp, ror #16 │ │ │ │ stmdavs r1!, {r0, r5, sp, lr}^ │ │ │ │ movwmi pc, #35 @ 0x23 @ │ │ │ │ @@ -152861,15 +152853,15 @@ │ │ │ │ adcvs r4, r2, sl, asr #32 │ │ │ │ subsmi r6, r3, r2, ror #17 │ │ │ │ subsmi r4, r3, r3, lsr r0 │ │ │ │ pop {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7fc40f8 │ │ │ │ svclt 0x0000bf9b │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc9a0 │ │ │ │ + bl 0xfebfc980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xffd4f7fc │ │ │ │ cdpne 6, 6, cr4, cr11, cr1, {1} │ │ │ │ movwcc r3, #5136 @ 0x1410 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ @@ -152878,188 +152870,188 @@ │ │ │ │ subsmi r7, r2, #1703936 @ 0x1a0000 │ │ │ │ stccs 8, cr15, [r1], {1} │ │ │ │ mvnsle r4, r1, lsr #5 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000bf79 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc9e4 │ │ │ │ + bl 0xfebfc9c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xffb2f7fc │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf64a350e │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmlsl.s q11, d0, d0[4] │ │ │ │ sbclt r0, r1, #53477376 @ 0x3300000 │ │ │ │ svccc 0x0002f83e │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ ldrbmi r4, [r5, #-603]! @ 0xfffffda5 │ │ │ │ eorsne pc, r1, r6, asr r8 @ │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x004af7fc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfca40 │ │ │ │ + bl 0xfebfca20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xff84f7fc │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf1050633 │ │ │ │ - blx 0x1866094 │ │ │ │ + blx 0x1866074 │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ @ instruction: 0xf3c05f04 │ │ │ │ subsmi r1, fp, #15 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - b 0xfe18196c │ │ │ │ - b 0x166494 │ │ │ │ - b 0xfe1664a0 │ │ │ │ + b 0xfe18194c │ │ │ │ + b 0x166474 │ │ │ │ + b 0xfe166480 │ │ │ │ andvs r0, fp, r5, lsl #6 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x001cf7fc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfca9c │ │ │ │ + bl 0xfebfca7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xff56f7fc │ │ │ │ @ instruction: 0xf64a4602 │ │ │ │ - vmvn.i32 q11, #255 @ 0x000000ff │ │ │ │ + vqdmulh.s d22, d0, d0[4] │ │ │ │ @ instruction: 0x46300c33 │ │ │ │ stmdavs fp!, {r1, r2, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ vmlal.u8 q11, d2, d23 │ │ │ │ - b 0xfe26e100 │ │ │ │ - bl 0x3a5cd4 │ │ │ │ + b 0xfe26e0e0 │ │ │ │ + bl 0x3a5cb4 │ │ │ │ @ instruction: 0xf85c03c6 │ │ │ │ @ instruction: 0xf0816036 │ │ │ │ eorsmi r2, r1, r0, lsl #3 │ │ │ │ rsbsmi r6, r9, lr, asr r8 │ │ │ │ eorvs r6, r1, fp, ror #16 │ │ │ │ submi r6, fp, r1, ror #16 │ │ │ │ orrcs pc, r0, #131 @ 0x83 │ │ │ │ submi r4, fp, r3, lsr r0 │ │ │ │ - bl 0x3bda78 │ │ │ │ + bl 0x3bda58 │ │ │ │ @ instruction: 0xf85c03c2 │ │ │ │ ldmib r4, {r1, r4, r5, lr, pc}^ │ │ │ │ ldmdavs pc, {r1, r8, sp, lr}^ @ │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ submi r4, fp, r2, ror r0 │ │ │ │ addcs pc, r0, #130 @ 0x82 │ │ │ │ orrcs pc, r0, #131 @ 0x83 │ │ │ │ - b 0x1359f8 │ │ │ │ + b 0x1359d8 │ │ │ │ rsbsmi r0, r2, ip, lsl #4 │ │ │ │ stmib r4, {r0, r1, r3, r6, lr}^ │ │ │ │ pop {r1, r8, r9, sp} │ │ │ │ @ instruction: 0xf7fc40f8 │ │ │ │ svclt 0x0000bed7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfcb28 │ │ │ │ + bl 0xfebfcb08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xff10f7fc │ │ │ │ @ instruction: 0xf64a4602 │ │ │ │ - vmvn.i32 q11, #255 @ 0x000000ff │ │ │ │ + vqdmulh.s d22, d0, d0[4] │ │ │ │ @ instruction: 0x46300c33 │ │ │ │ stmdavs fp!, {r1, r2, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ vmlal.u8 q11, d2, d23 │ │ │ │ - b 0xfe26e18c │ │ │ │ - bl 0x3a5d60 │ │ │ │ + b 0xfe26e16c │ │ │ │ + bl 0x3a5d40 │ │ │ │ @ instruction: 0xf85c03c6 │ │ │ │ @ instruction: 0xf1016036 │ │ │ │ eorsmi r4, r1, r0, lsl #2 │ │ │ │ rsbsmi r6, r9, lr, asr r8 │ │ │ │ eorvs r6, r1, fp, ror #16 │ │ │ │ submi r6, fp, r1, ror #16 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ submi r4, fp, r3, lsr r0 │ │ │ │ - bl 0x3bdb04 │ │ │ │ + bl 0x3bdae4 │ │ │ │ @ instruction: 0xf85c03c2 │ │ │ │ ldmib r4, {r1, r4, r5, lr, pc}^ │ │ │ │ ldmdavs pc, {r1, r8, sp, lr}^ @ │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ submi r4, fp, r2, ror r0 │ │ │ │ andmi pc, r0, #-2147483648 @ 0x80000000 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ - b 0x135a84 │ │ │ │ + b 0x135a64 │ │ │ │ rsbsmi r0, r2, ip, lsl #4 │ │ │ │ stmib r4, {r0, r1, r3, r6, lr}^ │ │ │ │ pop {r1, r8, r9, sp} │ │ │ │ @ instruction: 0xf7fc40f8 │ │ │ │ svclt 0x0000be91 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x4607461d │ │ │ │ mcr2 7, 6, pc, cr8, cr12, {7} @ │ │ │ │ @ instruction: 0xf64a4603 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0x46380233 │ │ │ │ vrshr.u64 , , #61 │ │ │ │ ldmib r4, {r0, r1, r2, r3, r8, r9, sp}^ │ │ │ │ - bl 0x145de0 │ │ │ │ + bl 0x145dc0 │ │ │ │ @ instruction: 0xf8520cc7 │ │ │ │ - bl 0x14dac4 │ │ │ │ + bl 0x14daa4 │ │ │ │ @ instruction: 0xf85207c3 │ │ │ │ - b 0xfe249abc │ │ │ │ + b 0xfe249a9c │ │ │ │ ldmib r4, {r3, r8, r9}^ │ │ │ │ - b 0x19e200 │ │ │ │ + b 0x19e1e0 │ │ │ │ ldmdavs pc!, {r1, r3, r8, r9}^ @ │ │ │ │ movweq lr, #35459 @ 0x8a83 │ │ │ │ ldrdgt pc, [r4], -ip │ │ │ │ streq lr, [lr], -r6, lsl #21 │ │ │ │ - b 0xfe1fda98 │ │ │ │ + b 0xfe1fda78 │ │ │ │ subsmi r0, r5, r1, lsl #6 │ │ │ │ streq lr, [r9], -r6, lsl #20 │ │ │ │ - b 0x175b0c │ │ │ │ - b 0xfe22664c │ │ │ │ + b 0x175aec │ │ │ │ + b 0xfe22662c │ │ │ │ subsmi r0, r5, lr, lsl #12 │ │ │ │ adcvs r4, r6, fp, asr #32 │ │ │ │ rscvs r6, r5, r3, rrx │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ mcrlt 7, 2, pc, cr14, cr12, {7} @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x4607461d │ │ │ │ mcr2 7, 4, pc, cr6, cr12, {7} @ │ │ │ │ @ instruction: 0xf64a4603 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0x46380233 │ │ │ │ vrshr.u64 , , #61 │ │ │ │ ldmib r4, {r0, r1, r2, r3, r8, r9, sp}^ │ │ │ │ - bl 0x145e64 │ │ │ │ + bl 0x145e44 │ │ │ │ @ instruction: 0xf8520cc7 │ │ │ │ - bl 0x14db48 │ │ │ │ + bl 0x14db28 │ │ │ │ @ instruction: 0xf85207c3 │ │ │ │ - b 0xac9b40 │ │ │ │ + b 0xac9b20 │ │ │ │ ldmib r4, {r1, r2, r8, r9}^ │ │ │ │ - b 0x19e284 │ │ │ │ + b 0x19e264 │ │ │ │ ldmdavs pc!, {r1, r3, r8, r9}^ @ │ │ │ │ movweq lr, #35459 @ 0x8a83 │ │ │ │ ldrdgt pc, [r4], -ip │ │ │ │ streq lr, [r6], -lr, lsr #20 │ │ │ │ - b 0x8fdb1c │ │ │ │ - b 0x9266a8 │ │ │ │ - b 0x226eac │ │ │ │ + b 0x8fdafc │ │ │ │ + b 0x926688 │ │ │ │ + b 0x226e8c │ │ │ │ eorsmi r0, sp, r9, lsl #12 │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ streq lr, [lr], -r6, lsl #21 │ │ │ │ submi r4, fp, r5, asr r0 │ │ │ │ rsbvs r6, r3, r6, lsr #1 │ │ │ │ pop {r0, r2, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7fc47f0 │ │ │ │ @@ -153068,32 +153060,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x4607461d │ │ │ │ mcr2 7, 2, pc, cr2, cr12, {7} @ │ │ │ │ @ instruction: 0xf64a4603 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0x46380233 │ │ │ │ vrshr.u64 , , #61 │ │ │ │ ldmib r4, {r0, r1, r2, r3, r8, r9, sp}^ │ │ │ │ - bl 0x145eec │ │ │ │ + bl 0x145ecc │ │ │ │ @ instruction: 0xf8520cc7 │ │ │ │ - bl 0x14dbd0 │ │ │ │ + bl 0x14dbb0 │ │ │ │ @ instruction: 0xf85207c3 │ │ │ │ - b 0xa49bc8 │ │ │ │ + b 0xa49ba8 │ │ │ │ ldmib r4, {r3, r8, r9}^ │ │ │ │ - b 0x19e30c │ │ │ │ + b 0x19e2ec │ │ │ │ ldmdavs pc!, {r1, r3, r8, r9}^ @ │ │ │ │ movweq lr, #35459 @ 0x8a83 │ │ │ │ ldrdgt pc, [r4], -ip │ │ │ │ streq lr, [lr], -r6, lsr #20 │ │ │ │ - b 0x9fdba4 │ │ │ │ - b 0x9e6720 │ │ │ │ - b 0x226f28 │ │ │ │ + b 0x9fdb84 │ │ │ │ + b 0x9e6700 │ │ │ │ + b 0x226f08 │ │ │ │ eorsmi r0, sp, r9, lsl #12 │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ streq lr, [lr], -r6, lsl #21 │ │ │ │ submi r4, fp, r5, asr r0 │ │ │ │ rsbvs r6, r3, r6, lsr #1 │ │ │ │ pop {r0, r2, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7fc47f0 │ │ │ │ @@ -153101,189 +153093,189 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldc2l 7, cr15, [lr, #1008]! @ 0x3f0 │ │ │ │ - rsbsvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + rsbvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {167} @ 0xa7 │ │ │ │ - blx 0xfe0e44f2 │ │ │ │ + blx 0xfe0e44d2 │ │ │ │ svcmi 0x0008f853 │ │ │ │ @ instruction: 0xf85c46e6 │ │ │ │ @ instruction: 0xf8515f08 │ │ │ │ - bl 0x1517a4 │ │ │ │ + bl 0x151784 │ │ │ │ eormi r0, r5, fp, asr #19 │ │ │ │ eorslt pc, fp, r2, asr r8 @ │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ ldrdge pc, [r4], -r3 │ │ │ │ ldrdhi pc, [r4], -r1 │ │ │ │ @ instruction: 0xf8d94577 │ │ │ │ - b 0x1c9bc0 │ │ │ │ - b 0xfe1a6bdc │ │ │ │ + b 0x1c9ba0 │ │ │ │ + b 0xfe1a6bbc │ │ │ │ andvs r0, sp, r8, lsl #8 │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r5, ip, asr #32 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4ff8 │ │ │ │ svclt 0x0000bd7f │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldc2 7, cr15, [r6, #1008]! @ 0x3f0 │ │ │ │ - rsbsvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + rsbvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {167} @ 0xa7 │ │ │ │ - blx 0xfe0e4582 │ │ │ │ + blx 0xfe0e4562 │ │ │ │ svcmi 0x0008f853 │ │ │ │ @ instruction: 0xf85c46e6 │ │ │ │ @ instruction: 0xf8515f08 │ │ │ │ @ instruction: 0xf3c09f08 │ │ │ │ - b 0x9edc54 │ │ │ │ - bl 0x12702c │ │ │ │ + b 0x9edc34 │ │ │ │ + bl 0x12700c │ │ │ │ @ instruction: 0xf85204cb │ │ │ │ - b 0xfe211d10 │ │ │ │ + b 0xfe211cf0 │ │ │ │ @ instruction: 0xf8d30509 │ │ │ │ ldrbmi sl, [r7, #-4]! │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ ldrdhi pc, [r4], -r1 │ │ │ │ streq lr, [r9, #-2693] @ 0xfffff57b │ │ │ │ ldrdls pc, [r4], -r4 │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ - b 0x9bdc78 │ │ │ │ - b 0xfe1a6c70 │ │ │ │ - b 0x1a6c6c │ │ │ │ - b 0xfe1a6c74 │ │ │ │ + b 0x9bdc58 │ │ │ │ + b 0xfe1a6c50 │ │ │ │ + b 0x1a6c4c │ │ │ │ + b 0xfe1a6c54 │ │ │ │ subvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4630d1d4 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ ldclt 7, cr15, [r6, #-1008]! @ 0xfffffc10 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ stc2l 7, cr15, [lr, #-1008]! @ 0xfffffc10 │ │ │ │ - rsbsvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + rsbvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {167} @ 0xa7 │ │ │ │ - blx 0xfe0e4612 │ │ │ │ + blx 0xfe0e45f2 │ │ │ │ svcmi 0x0008f853 │ │ │ │ @ instruction: 0xf85c46e6 │ │ │ │ @ instruction: 0xf8515f08 │ │ │ │ - bl 0x1518c4 │ │ │ │ + bl 0x1518a4 │ │ │ │ @ instruction: 0x432509cb │ │ │ │ eorslt pc, fp, r2, asr r8 @ │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ ldrdge pc, [r4], -r3 │ │ │ │ ldrdhi pc, [r4], -r1 │ │ │ │ @ instruction: 0xf8d94577 │ │ │ │ - b 0x11c9ce0 │ │ │ │ - b 0xfe1a6cfc │ │ │ │ + b 0x11c9cc0 │ │ │ │ + b 0xfe1a6cdc │ │ │ │ andvs r0, sp, r8, lsl #8 │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r5, ip, asr #32 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4ff8 │ │ │ │ svclt 0x0000bcef │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ stc2 7, cr15, [r6, #-1008]! @ 0xfffffc10 │ │ │ │ - rsbsvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + rsbvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {167} @ 0xa7 │ │ │ │ - blx 0xfe0e46a2 │ │ │ │ + blx 0xfe0e4682 │ │ │ │ svcmi 0x0008f853 │ │ │ │ @ instruction: 0xf85c46e6 │ │ │ │ @ instruction: 0xf8515f08 │ │ │ │ @ instruction: 0xf3c09f08 │ │ │ │ - b 0x19edd74 │ │ │ │ - bl 0x12714c │ │ │ │ + b 0x19edd54 │ │ │ │ + bl 0x12712c │ │ │ │ @ instruction: 0xf85204cb │ │ │ │ - b 0xfe211e30 │ │ │ │ + b 0xfe211e10 │ │ │ │ @ instruction: 0xf8d30509 │ │ │ │ ldrbmi sl, [r7, #-4]! │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ ldrdhi pc, [r4], -r1 │ │ │ │ streq lr, [r9, #-2693] @ 0xfffff57b │ │ │ │ ldrdls pc, [r4], -r4 │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ - b 0x19bdd98 │ │ │ │ - b 0xfe1a6d90 │ │ │ │ - b 0x1a6d8c │ │ │ │ - b 0xfe1a6d94 │ │ │ │ + b 0x19bdd78 │ │ │ │ + b 0xfe1a6d70 │ │ │ │ + b 0x1a6d6c │ │ │ │ + b 0xfe1a6d74 │ │ │ │ subvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4630d1d4 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ stclt 7, cr15, [r6], #1008 @ 0x3f0 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldc2l 7, cr15, [lr], {252} @ 0xfc │ │ │ │ - rsbsvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + rsbvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {167} @ 0xa7 │ │ │ │ - blx 0xfe0e4732 │ │ │ │ + blx 0xfe0e4712 │ │ │ │ svcmi 0x0008f853 │ │ │ │ @ instruction: 0xf85c46e6 │ │ │ │ @ instruction: 0xf8515f08 │ │ │ │ - bl 0x1519e4 │ │ │ │ + bl 0x1519c4 │ │ │ │ rsbmi r0, r5, fp, asr #19 │ │ │ │ eorslt pc, fp, r2, asr r8 @ │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ ldrdge pc, [r4], -r3 │ │ │ │ ldrdhi pc, [r4], -r1 │ │ │ │ @ instruction: 0xf8d94577 │ │ │ │ - b 0xfe1c9e00 │ │ │ │ - b 0xfe1a6e1c │ │ │ │ + b 0xfe1c9de0 │ │ │ │ + b 0xfe1a6dfc │ │ │ │ andvs r0, sp, r8, lsl #8 │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r5, ip, asr #32 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4ff8 │ │ │ │ svclt 0x0000bc5f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfd018 │ │ │ │ + bl 0xfebfcff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4617461d │ │ │ │ @ instruction: 0xf7fc4606 │ │ │ │ mcrne 12, 3, pc, cr11, cr7, {4} @ │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -153303,39 +153295,39 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fc3d02 │ │ │ │ @ instruction: 0xf1a7fc6f │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf8353f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ - b 0x176fb4 │ │ │ │ - b 0x926ab0 │ │ │ │ - b 0x11666b4 │ │ │ │ + b 0x176f94 │ │ │ │ + b 0x926a90 │ │ │ │ + b 0x1166694 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000bc05 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [ip], #-1008 @ 0xfffffc10 │ │ │ │ svcne 0x003b1f31 │ │ │ │ - ldrbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ + strbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcmi 0x0004f85e │ │ │ │ svchi 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @@ -153346,15 +153338,15 @@ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000bbd1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfd134 │ │ │ │ + bl 0xfebfd114 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4617461d │ │ │ │ @ instruction: 0xf7fc4606 │ │ │ │ cdpne 12, 6, cr15, cr11, cr9, {0} │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -153363,69 +153355,69 @@ │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0041004f │ │ │ │ ldmdavc pc, {r2, r4, fp, ip, sp, lr} @ │ │ │ │ @ instruction: 0xf8011be4 │ │ │ │ adcmi r4, r9, #256 @ 0x100 │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xfeb63f68 │ │ │ │ + bllt 0xfeb63f48 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fc3d02 │ │ │ │ @ instruction: 0xf1a7fbe1 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf8353f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ movweq lr, #35747 @ 0x8ba3 │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1e63fd0 │ │ │ │ + bllt 0x1e63fb0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0xfec63fee │ │ │ │ + blx 0xfec63fce │ │ │ │ svcne 0x003b1f31 │ │ │ │ - ldrbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ + strbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcmi 0x0004f85e │ │ │ │ svchi 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - bl 0xfe9d611c │ │ │ │ - b 0xfe1a7050 │ │ │ │ - b 0x1a7050 │ │ │ │ - b 0xfe1a7068 │ │ │ │ + bl 0xfe9d60fc │ │ │ │ + b 0xfe1a7030 │ │ │ │ + b 0x1a7030 │ │ │ │ + b 0xfe1a7048 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1164038 │ │ │ │ + bllt 0x1164018 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfd250 │ │ │ │ + bl 0xfebfd230 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4617461d │ │ │ │ @ instruction: 0xf7fc4606 │ │ │ │ vmovne.8 d11[7], pc │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -153446,64 +153438,64 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fc3d02 │ │ │ │ @ instruction: 0xf1a7fb51 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svccc 0x0002f83e │ │ │ │ @ instruction: 0xf835b2c1 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ vqrdmlah.s d15, d8, d3 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xffa640f0 │ │ │ │ + blt 0xffa640d0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0x86410e │ │ │ │ + blx 0x8640ee │ │ │ │ svcne 0x003b1f31 │ │ │ │ - ldrbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ + strbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svchi 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - blx 0x2d623e │ │ │ │ - b 0xfe1e3160 │ │ │ │ - b 0x1a7170 │ │ │ │ - b 0xfe1a7188 │ │ │ │ + blx 0x2d621e │ │ │ │ + b 0xfe1e3140 │ │ │ │ + b 0x1a7150 │ │ │ │ + b 0xfe1a7168 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfed64158 │ │ │ │ + blt 0xfed64138 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461e │ │ │ │ - blx 0xffb64174 │ │ │ │ - rsbsvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + blx 0xffb64154 │ │ │ │ + rsbvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf04f1eab │ │ │ │ @ instruction: 0xf9170c00 │ │ │ │ sbclt r1, r5, #28 │ │ │ │ andshi pc, ip, r6, lsl r9 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svc 0x0002f833 │ │ │ │ @@ -153520,76 +153512,76 @@ │ │ │ │ svclt 0x0000ba7f │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [lr], -ip, lsl #12 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ - blx 0xfee641dc │ │ │ │ - cmnpvs r0, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ + blx 0xfee641bc │ │ │ │ + msrvs SPSR_, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f1f21 │ │ │ │ @ instruction: 0xf8370c00 │ │ │ │ - blx 0x18762b0 │ │ │ │ + blx 0x1876290 │ │ │ │ @ instruction: 0xf836fe80 │ │ │ │ @ instruction: 0xf10c802c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c02f04 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ @ instruction: 0xf1bce03e │ │ │ │ - blx 0x5a9e2e │ │ │ │ - b 0xfe1e3240 │ │ │ │ - b 0x1a722c │ │ │ │ - b 0xfe1a7260 │ │ │ │ + blx 0x5a9e0e │ │ │ │ + b 0xfe1e3220 │ │ │ │ + b 0x1a720c │ │ │ │ + b 0xfe1a7240 │ │ │ │ andvs r0, ip, r2, lsl #8 │ │ │ │ strtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x1364228 │ │ │ │ + blt 0x1364208 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ - blx 0xfe164244 │ │ │ │ + blx 0xfe164224 │ │ │ │ stmdavs r9!, {r2, r7, r9, sl, lr} │ │ │ │ ldmdavs r3!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf78cfa5f │ │ │ │ - cdpvs 6, 7, cr15, cr0, cr10, {2} │ │ │ │ + cdpvs 6, 6, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ - bl 0x4402f4 │ │ │ │ + bl 0x4402d4 │ │ │ │ vmul.i q8, q14, d3[1] │ │ │ │ - blx 0xfe0f12b2 │ │ │ │ + blx 0xfe0f1292 │ │ │ │ @ instruction: 0xf85e1303 │ │ │ │ subsmi r7, r1, r7, lsr r0 │ │ │ │ @ instruction: 0xf8d84039 │ │ │ │ subsmi r7, r1, r4 │ │ │ │ eorvs r6, r1, r2, ror #16 │ │ │ │ smlabbeq r2, r3, sl, lr │ │ │ │ subsmi r4, r1, r9, lsr r0 │ │ │ │ - bl 0x43e418 │ │ │ │ + bl 0x43e3f8 │ │ │ │ ldmvs r2!, {r2, r3, r6, r7, r8} │ │ │ │ stmdavs sp, {r0, r1, r3, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf85e68a1 │ │ │ │ - blx 0xfe13e396 │ │ │ │ + blx 0xfe13e376 │ │ │ │ submi r2, sl, r3, lsl #6 │ │ │ │ submi r4, sl, r2, lsr r0 │ │ │ │ stmiavs r2!, {r1, r5, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ rscvs r4, r3, r3, asr r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x2642b0 │ │ │ │ + blt 0x264290 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461e │ │ │ │ - blx 0x10642cc │ │ │ │ - rsbsvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + blx 0x10642ac │ │ │ │ + rsbvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf04f1eab │ │ │ │ @ instruction: 0xf8170c00 │ │ │ │ sbclt r1, r5, #28 │ │ │ │ andshi pc, ip, r6, lsl r8 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svc 0x0002f833 │ │ │ │ @@ -153606,61 +153598,61 @@ │ │ │ │ svclt 0x0000b9d3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [lr], -ip, lsl #12 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ - blx 0x364334 │ │ │ │ - cmnpvs r0, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ + blx 0x364314 │ │ │ │ + msrvs SPSR_, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f1f21 │ │ │ │ @ instruction: 0xf8370c00 │ │ │ │ - blx 0x1876408 │ │ │ │ + blx 0x18763e8 │ │ │ │ @ instruction: 0xf836fe80 │ │ │ │ @ instruction: 0xf10c802c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c02f04 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ @ instruction: 0xf1bce03e │ │ │ │ - blx 0x2a9f86 │ │ │ │ - b 0xfe1e3388 │ │ │ │ - b 0x1a7384 │ │ │ │ - b 0xfe1a73b8 │ │ │ │ + blx 0x2a9f66 │ │ │ │ + b 0xfe1e3368 │ │ │ │ + b 0x1a7364 │ │ │ │ + b 0xfe1a7398 │ │ │ │ andvs r0, ip, r2, lsl #8 │ │ │ │ strtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmiblt lr, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf9d6f7fc │ │ │ │ stmdavs r9!, {r2, r7, r9, sl, lr} │ │ │ │ ldmdavs r3!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf78cfa5f │ │ │ │ - cdpvs 6, 7, cr15, cr0, cr10, {2} │ │ │ │ + cdpvs 6, 6, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ - bl 0x44044c │ │ │ │ + bl 0x44042c │ │ │ │ vmul.i q8, q14, d3[1] │ │ │ │ - blx 0xfe8f140a │ │ │ │ + blx 0xfe8f13ea │ │ │ │ @ instruction: 0xf85e1303 │ │ │ │ subsmi r7, r1, r7, lsr r0 │ │ │ │ @ instruction: 0xf8d84039 │ │ │ │ subsmi r7, r1, r4 │ │ │ │ eorvs r6, r1, r2, ror #16 │ │ │ │ smlabbeq r2, r3, sl, lr │ │ │ │ subsmi r4, r1, r9, lsr r0 │ │ │ │ - bl 0x43e570 │ │ │ │ + bl 0x43e550 │ │ │ │ ldmvs r2!, {r2, r3, r6, r7, r8} │ │ │ │ stmdavs sp, {r0, r1, r3, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf85e68a1 │ │ │ │ - blx 0xfe93e4ee │ │ │ │ + blx 0xfe93e4ce │ │ │ │ submi r2, sl, r3, lsl #6 │ │ │ │ submi r4, sl, r2, lsr r0 │ │ │ │ stmiavs r2!, {r1, r5, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ rscvs r4, r3, r3, asr r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdblt sl, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -153670,85 +153662,85 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fc3601 │ │ │ │ strcc pc, [r1, #-2449] @ 0xfffff66f │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf64a2200 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf9160733 │ │ │ │ - blx 0x1872494 │ │ │ │ + blx 0x1872474 │ │ │ │ @ instruction: 0xf915fc80 │ │ │ │ andcc r8, r1, #18 │ │ │ │ svcne 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ - blx 0x570c86 │ │ │ │ - b 0x923088 │ │ │ │ - b 0x16689c │ │ │ │ - b 0x11670a0 │ │ │ │ + blx 0x570c66 │ │ │ │ + b 0x923068 │ │ │ │ + b 0x16687c │ │ │ │ + b 0x1167080 │ │ │ │ @ instruction: 0xf8ae0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000b925 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ @ instruction: 0xf95cf7fc │ │ │ │ svcne 0x00391cb2 │ │ │ │ - ldrbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ + strbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf04f1ca3 │ │ │ │ @ instruction: 0xf8320c00 │ │ │ │ - blx 0x1876568 │ │ │ │ + blx 0x1876548 │ │ │ │ @ instruction: 0xf833fe80 │ │ │ │ @ instruction: 0xf10c802c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ @ instruction: 0xf1bce03e │ │ │ │ - blx 0x5aa0e6 │ │ │ │ - b 0xfe1e34f8 │ │ │ │ - b 0x1a74f8 │ │ │ │ - b 0xfe1a7518 │ │ │ │ + blx 0x5aa0c6 │ │ │ │ + b 0xfe1e34d8 │ │ │ │ + b 0x1a74d8 │ │ │ │ + b 0xfe1a74f8 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmialt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf926f7fc │ │ │ │ ldmdavs r1!, {r2, r7, r9, sl, lr}^ │ │ │ │ stmdavs fp!, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf78cfa5f │ │ │ │ - cdpvs 6, 7, cr15, cr0, cr10, {2} │ │ │ │ + cdpvs 6, 6, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ - bl 0x4405ac │ │ │ │ + bl 0x44058c │ │ │ │ vmul.i q8, q14, d3[1] │ │ │ │ - blx 0xfe0f156a │ │ │ │ + blx 0xfe0f154a │ │ │ │ @ instruction: 0xf85e1303 │ │ │ │ subsmi r7, r1, r7, lsr r0 │ │ │ │ @ instruction: 0xf8d84039 │ │ │ │ subsmi r7, r1, r4 │ │ │ │ eorvs r6, r1, r2, ror #16 │ │ │ │ smlabbeq r2, r3, sl, lr │ │ │ │ subsmi r4, r1, r9, lsr r0 │ │ │ │ - bl 0x43e6d0 │ │ │ │ + bl 0x43e6b0 │ │ │ │ ldmvs r2!, {r2, r3, r6, r7, r8}^ │ │ │ │ stmdavs sp, {r0, r1, r3, r5, r6, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf85e68a1 │ │ │ │ - blx 0xfe13e64e │ │ │ │ + blx 0xfe13e62e │ │ │ │ submi r2, sl, r3, lsl #6 │ │ │ │ submi r4, sl, r2, lsr r0 │ │ │ │ stmiavs r2!, {r1, r5, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ rscvs r4, r3, r3, asr r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmialt sl!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -153758,99 +153750,99 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fc3601 │ │ │ │ strcc pc, [r1, #-2273] @ 0xfffff71f │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf64a2200 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf8160733 │ │ │ │ - blx 0x18725f4 │ │ │ │ + blx 0x18725d4 │ │ │ │ @ instruction: 0xf815fc80 │ │ │ │ andcc r8, r1, #18 │ │ │ │ svcne 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ - blx 0x570de6 │ │ │ │ - b 0x9231e8 │ │ │ │ - b 0x1669fc │ │ │ │ - b 0x1167200 │ │ │ │ + blx 0x570dc6 │ │ │ │ + b 0x9231c8 │ │ │ │ + b 0x1669dc │ │ │ │ + b 0x11671e0 │ │ │ │ @ instruction: 0xf8ae0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000b875 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ @ instruction: 0xf8acf7fc │ │ │ │ svcne 0x00391cb2 │ │ │ │ - ldrbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ + strbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf04f1ca3 │ │ │ │ @ instruction: 0xf8320c00 │ │ │ │ - blx 0x18766c8 │ │ │ │ + blx 0x18766a8 │ │ │ │ @ instruction: 0xf833fe80 │ │ │ │ @ instruction: 0xf10c802c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ @ instruction: 0xf1bce03e │ │ │ │ - blx 0x2aa246 │ │ │ │ - b 0xfe1e3648 │ │ │ │ - b 0x1a7658 │ │ │ │ - b 0xfe1a7678 │ │ │ │ + blx 0x2aa226 │ │ │ │ + b 0xfe1e3628 │ │ │ │ + b 0x1a7638 │ │ │ │ + b 0xfe1a7658 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdalt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf876f7fc │ │ │ │ ldmdavs r1!, {r2, r7, r9, sl, lr}^ │ │ │ │ stmdavs fp!, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf78cfa5f │ │ │ │ - cdpvs 6, 7, cr15, cr0, cr10, {2} │ │ │ │ + cdpvs 6, 6, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ - bl 0x44070c │ │ │ │ + bl 0x4406ec │ │ │ │ vmul.i q8, q14, d3[1] │ │ │ │ - blx 0xfe8f16ca │ │ │ │ + blx 0xfe8f16aa │ │ │ │ @ instruction: 0xf85e1303 │ │ │ │ subsmi r7, r1, r7, lsr r0 │ │ │ │ @ instruction: 0xf8d84039 │ │ │ │ subsmi r7, r1, r4 │ │ │ │ eorvs r6, r1, r2, ror #16 │ │ │ │ smlabbeq r2, r3, sl, lr │ │ │ │ subsmi r4, r1, r9, lsr r0 │ │ │ │ - bl 0x43e830 │ │ │ │ + bl 0x43e810 │ │ │ │ ldmvs r2!, {r2, r3, r6, r7, r8}^ │ │ │ │ stmdavs sp, {r0, r1, r3, r5, r6, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf85e68a1 │ │ │ │ - blx 0xfe93e7ae │ │ │ │ + blx 0xfe93e78e │ │ │ │ submi r2, sl, r3, lsl #6 │ │ │ │ submi r4, sl, r2, lsr r0 │ │ │ │ stmiavs r2!, {r1, r5, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ rscvs r4, r3, r3, asr r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x00faf7fb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ pkhbtmi r4, r2, sp, lsl #12 │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf82ef7fc │ │ │ │ strmi r3, [r6], -r8, lsl #26 │ │ │ │ @ instruction: 0xf1a93c08 │ │ │ │ ldmib r5!, {r3, r8, r9, sl}^ │ │ │ │ ldrtmi r2, [fp], r2, lsl #6 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ @@ -153861,27 +153853,27 @@ │ │ │ │ sbceq lr, r3, #8, 22 @ 0x2000 │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ eorscc pc, r3, r8, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ ldmdavs r2, {r0, r1, r5, r6, fp, sp, lr}^ │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ - b 0xfe7c0 │ │ │ │ - b 0xfe0e6b4c │ │ │ │ + b 0xfe7a0 │ │ │ │ + b 0xfe0e6b2c │ │ │ │ rsbvs r0, r1, r3, lsl #2 │ │ │ │ @ instruction: 0x4650d1dd │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x00bcf7fb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ pkhbtmi r4, r2, sp, lsl #12 │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xfff0f7fb │ │ │ │ strmi r3, [r6], -r8, lsl #26 │ │ │ │ @ instruction: 0xf1a93c08 │ │ │ │ ldmib r5!, {r3, r8, r9, sl}^ │ │ │ │ ldrtmi r2, [fp], r2, lsl #6 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ @@ -153892,27 +153884,27 @@ │ │ │ │ sbceq lr, r3, #8, 22 @ 0x2000 │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ eorscc pc, r3, r8, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ ldmdavs r2, {r0, r1, r5, r6, fp, sp, lr}^ │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ - b 0xfe83c │ │ │ │ - b 0xfe0e6bc8 │ │ │ │ + b 0xfe81c │ │ │ │ + b 0xfe0e6ba8 │ │ │ │ rsbvs r0, r1, r3, lsl #2 │ │ │ │ @ instruction: 0x4650d1dd │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x007ef7fb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ pkhbtmi r4, r2, sp, lsl #12 │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffb2f7fb │ │ │ │ strmi r3, [r6], -r8, lsl #26 │ │ │ │ @ instruction: 0xf1a93c08 │ │ │ │ ldmib r5!, {r3, r8, r9, sl}^ │ │ │ │ ldrtmi r2, [fp], r2, lsl #6 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ @@ -153923,27 +153915,27 @@ │ │ │ │ sbceq lr, r3, #8, 22 @ 0x2000 │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ eorscc pc, r3, r8, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ ldmdavs r2, {r0, r1, r5, r6, fp, sp, lr}^ │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ - b 0xfe8b8 │ │ │ │ - b 0xfe0e6c44 │ │ │ │ + b 0xfe898 │ │ │ │ + b 0xfe0e6c24 │ │ │ │ rsbvs r0, r1, r3, lsl #2 │ │ │ │ @ instruction: 0x4650d1dd │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x0040f7fb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ pkhbtmi r4, r2, sp, lsl #12 │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff74f7fb │ │ │ │ strmi r3, [r6], -r8, lsl #26 │ │ │ │ @ instruction: 0xf1a93c08 │ │ │ │ ldmib r5!, {r3, r8, r9, sl}^ │ │ │ │ ldrtmi r2, [fp], r2, lsl #6 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ @@ -153954,22 +153946,22 @@ │ │ │ │ sbceq lr, r3, #8, 22 @ 0x2000 │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ eorscc pc, r3, r8, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ ldmdavs r2, {r0, r1, r5, r6, fp, sp, lr}^ │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ - b 0xfe934 │ │ │ │ - b 0xfe0e6cc0 │ │ │ │ + b 0xfe914 │ │ │ │ + b 0xfe0e6ca0 │ │ │ │ rsbvs r0, r1, r3, lsl #2 │ │ │ │ @ instruction: 0x4650d1dd │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x0002f7fb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfdad0 │ │ │ │ + bl 0xfebfdab0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ qasxmi pc, r1, fp @ │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -153990,15 +153982,15 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fb3d02 │ │ │ │ @ instruction: 0xf1a7ff11 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svcne 0x0002f83e │ │ │ │ @ instruction: 0xf835b2c3 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ @@ -154014,34 +154006,34 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ mrc2 7, 6, pc, cr14, cr11, {7} │ │ │ │ svcne 0x003b1f31 │ │ │ │ - ldrbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ + strbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svchi 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - blx 0xfe2d6abe │ │ │ │ - b 0xfe1c79e0 │ │ │ │ - b 0x1a79f0 │ │ │ │ - b 0xfe1a7a08 │ │ │ │ + blx 0xfe2d6a9e │ │ │ │ + b 0xfe1c79c0 │ │ │ │ + b 0x1a79d0 │ │ │ │ + b 0xfe1a79e8 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mrclt 7, 3, APSR_nzcv, cr2, cr11, {7} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfdbf0 │ │ │ │ + bl 0xfebfdbd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ strtmi pc, [r1], -fp, lsr #29 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -154061,15 +154053,15 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fb3d02 │ │ │ │ @ instruction: 0xf1a7fe83 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svcne 0x0002f83e │ │ │ │ @ instruction: 0xf835b2c3 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ @@ -154085,34 +154077,34 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ mrc2 7, 2, pc, cr0, cr11, {7} │ │ │ │ svcne 0x003b1f31 │ │ │ │ - ldrbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ + strbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svchi 0x0004f85e │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcmi 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - blx 0xfead6bda │ │ │ │ - b 0xfe1c7afc │ │ │ │ - b 0x1a7b0c │ │ │ │ - b 0xfe1a7b24 │ │ │ │ + blx 0xfead6bba │ │ │ │ + b 0xfe1c7adc │ │ │ │ + b 0x1a7aec │ │ │ │ + b 0xfe1a7b04 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [r4, #1004]! @ 0x3ec │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfdd0c │ │ │ │ + bl 0xfebfdcec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ @ instruction: 0x4621fe1d │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -154135,15 +154127,15 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fb3d02 │ │ │ │ @ instruction: 0xf44ffdf1 │ │ │ │ @ instruction: 0xf1a74800 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svcne 0x0002f83e │ │ │ │ @ instruction: 0xf835b2c3 │ │ │ │ @ instruction: 0xf3c09f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ @@ -154159,36 +154151,36 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [ip, #1004]! @ 0x3ec │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ strmi pc, [r0], -pc, asr #32 │ │ │ │ svcls 0x0004f85e │ │ │ │ @ instruction: 0xf85346b2 │ │ │ │ strcs ip, [r0], #-3844 @ 0xfffff0fc │ │ │ │ svchi 0x0004f851 │ │ │ │ - blx 0xff2f81d6 │ │ │ │ - blx 0x188fc40 │ │ │ │ + blx 0xff2f81b6 │ │ │ │ + blx 0x188fc20 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ - b 0xfe2aac54 │ │ │ │ + b 0xfe2aac34 │ │ │ │ @ instruction: 0xf8570404 │ │ │ │ - b 0x1d6d10 │ │ │ │ - b 0xfe1a7c54 │ │ │ │ + b 0x1d6cf0 │ │ │ │ + b 0xfe1a7c34 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ strtmi sp, [r8], -r6, ror #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stcllt 7, cr15, [ip, #-1004] @ 0xfffffc14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfde3c │ │ │ │ + bl 0xfebfde1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ strtmi pc, [r1], -r5, lsl #27 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -154209,15 +154201,15 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fb3d02 │ │ │ │ @ instruction: 0xf1a7fd5b │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svccs 0x0002f83e │ │ │ │ @ instruction: 0xf835b2c3 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r1, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ @@ -154234,36 +154226,36 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ stc2 7, cr15, [r6, #-1004]! @ 0xfffffc14 │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ strmi pc, [r0], -pc, asr #32 │ │ │ │ svcls 0x0004f85e │ │ │ │ @ instruction: 0xf85346b2 │ │ │ │ strcs ip, [r0], #-3844 @ 0xfffff0fc │ │ │ │ svchi 0x0004f851 │ │ │ │ - blx 0xffaf8302 │ │ │ │ - blx 0x188fd6c │ │ │ │ + blx 0xffaf82e2 │ │ │ │ + blx 0x188fd4c │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ - b 0xfe2aad80 │ │ │ │ + b 0xfe2aad60 │ │ │ │ @ instruction: 0xf8570404 │ │ │ │ - b 0x1d6e3c │ │ │ │ - b 0xfe1a7d80 │ │ │ │ + b 0x1d6e1c │ │ │ │ + b 0xfe1a7d60 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ strtmi sp, [r8], -r6, ror #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldclt 7, cr15, [r6], #1004 @ 0x3ec │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfdf68 │ │ │ │ + bl 0xfebfdf48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4617461d │ │ │ │ @ instruction: 0xf7fb4606 │ │ │ │ cdpne 12, 6, cr15, cr11, cr15, {7} │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -154283,60 +154275,60 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ stc2l 7, cr15, [r6], {251} @ 0xfb │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcc r1, [lr], -r9, lsr #29 │ │ │ │ @ instruction: 0xf93cb2c3 │ │ │ │ @ instruction: 0xf93e9f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf8572f02 │ │ │ │ strbmi r5, [r1, #51] @ 0x33 │ │ │ │ - b 0x216cac │ │ │ │ - b 0x1e7a24 │ │ │ │ - b 0x927a24 │ │ │ │ + b 0x216c8c │ │ │ │ + b 0x1e7a04 │ │ │ │ + b 0x927a04 │ │ │ │ tstmi r3, #1342177280 @ 0x50000000 │ │ │ │ andhi r4, fp, r6, ror #10 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mrrclt 7, 15, pc, sl, cr11 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [r2], {251} @ 0xfb │ │ │ │ - cdpvs 6, 7, cr15, cr0, cr10, {2} │ │ │ │ + cdpvs 6, 6, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ svcne 0x00311f3b │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf851b2c4 │ │ │ │ @ instruction: 0xf85c6f04 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ @ instruction: 0xf85e8f04 │ │ │ │ strbmi r7, [r1, #52] @ 0x34 │ │ │ │ - b 0xfe256d14 │ │ │ │ - b 0xfe227e8c │ │ │ │ + b 0xfe256cf4 │ │ │ │ + b 0xfe227e6c │ │ │ │ strbmi r0, [r2, #-1032]! @ 0xfffffbf8 │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r6], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb43f8 │ │ │ │ svclt 0x0000bc25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe08c │ │ │ │ + bl 0xfebfe06c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4617461d │ │ │ │ @ instruction: 0xf7fb4606 │ │ │ │ mcrne 12, 3, pc, cr11, cr13, {2} @ │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -154345,70 +154337,70 @@ │ │ │ │ ldmdavc pc, {r2, r4, fp, ip, sp, lr} @ │ │ │ │ svclt 0x003842bc │ │ │ │ andvc r4, ip, ip, lsr r6 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcmi r0, r9, #79 @ 0x4f │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x64ebc │ │ │ │ + bllt 0x64e9c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ ldc2 7, cr15, [r6], #-1004 @ 0xfffffc14 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcc r1, [lr], -r9, lsr #29 │ │ │ │ @ instruction: 0xf83cb2c3 │ │ │ │ @ instruction: 0xf83e9f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf8572f02 │ │ │ │ strbmi r5, [r1, #51] @ 0x33 │ │ │ │ - b 0x216bcc │ │ │ │ - b 0x1e7b44 │ │ │ │ - b 0x927b44 │ │ │ │ + b 0x216bac │ │ │ │ + b 0x1e7b24 │ │ │ │ + b 0x927b24 │ │ │ │ tstmi r3, #1342177280 @ 0x50000000 │ │ │ │ andhi r4, fp, r6, ror #10 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xff364f24 │ │ │ │ + bllt 0xff364f04 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ stc2 7, cr15, [r2], {251} @ 0xfb │ │ │ │ - cdpvs 6, 7, cr15, cr0, cr10, {2} │ │ │ │ + cdpvs 6, 6, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ svcne 0x00311f3b │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf851b2c4 │ │ │ │ @ instruction: 0xf85c6f04 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ @ instruction: 0xf85e8f04 │ │ │ │ strbmi r7, [r1, #52] @ 0x34 │ │ │ │ - b 0xfe256c34 │ │ │ │ - b 0xfe227fac │ │ │ │ + b 0xfe256c14 │ │ │ │ + b 0xfe227f8c │ │ │ │ strbmi r0, [r2, #-1032]! @ 0xfffffbf8 │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r6], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb43f8 │ │ │ │ svclt 0x0000bb95 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe1ac │ │ │ │ + bl 0xfebfe18c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [pc], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7fb4606 │ │ │ │ vnmulne.f64 d31, d27, d13 │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -154418,70 +154410,70 @@ │ │ │ │ mulvc r0, r3, r9 │ │ │ │ svclt 0x00a842bc │ │ │ │ andvc r4, ip, ip, lsr r6 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcmi r0, r9, #79 @ 0x4f │ │ │ │ ldrtmi sp, [r0], -lr, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x1be4fe0 │ │ │ │ + bllt 0x1be4fc0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - blx 0xfe9e4ffe │ │ │ │ + blx 0xfe9e4fde │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcc r1, [lr], -r9, lsr #29 │ │ │ │ @ instruction: 0xf93cb2c3 │ │ │ │ @ instruction: 0xf93e9f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf8572f02 │ │ │ │ strbmi r5, [r1, #51] @ 0x33 │ │ │ │ - b 0x216f90 │ │ │ │ - b 0x1e7c68 │ │ │ │ - b 0x927c68 │ │ │ │ + b 0x216f70 │ │ │ │ + b 0x1e7c48 │ │ │ │ + b 0x927c48 │ │ │ │ tstmi r3, #1342177280 @ 0x50000000 │ │ │ │ andhi r4, fp, r6, ror #10 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xee5048 │ │ │ │ + bllt 0xee5028 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0x46054617 │ │ │ │ - blx 0x1ce5066 │ │ │ │ - cdpvs 6, 7, cr15, cr0, cr10, {2} │ │ │ │ + blx 0x1ce5046 │ │ │ │ + cdpvs 6, 6, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ svcne 0x00311f3a │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ movweq pc, #49412 @ 0xc104 @ │ │ │ │ @ instruction: 0xf851b2c4 │ │ │ │ @ instruction: 0xf85c6f04 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ @ instruction: 0xf852100f │ │ │ │ @ instruction: 0xf85e8f04 │ │ │ │ strbmi r7, [r1, #52] @ 0x34 │ │ │ │ - b 0xfe256ff8 │ │ │ │ - b 0xfe2280d0 │ │ │ │ + b 0xfe256fd8 │ │ │ │ + b 0xfe2280b0 │ │ │ │ strbmi r0, [r3, #-1032]! @ 0xfffffbf8 │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r6], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb43f8 │ │ │ │ svclt 0x0000bb03 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe2d0 │ │ │ │ + bl 0xfebfe2b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [pc], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7fb4606 │ │ │ │ vmovne.8 d11[5], pc │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -154490,109 +154482,109 @@ │ │ │ │ ldmdavc pc, {r2, r4, fp, ip, sp, lr} @ │ │ │ │ svclt 0x002842bc │ │ │ │ andvc r4, ip, ip, lsr r6 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcmi r0, r9, #79 @ 0x4f │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xff7e5100 │ │ │ │ + blt 0xff7e50e0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - blx 0x5e511e │ │ │ │ + blx 0x5e50fe │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcc r1, [lr], -r9, lsr #29 │ │ │ │ @ instruction: 0xf83cb2c3 │ │ │ │ @ instruction: 0xf83e9f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf8572f02 │ │ │ │ strbmi r5, [r1, #51] @ 0x33 │ │ │ │ - b 0x216fb0 │ │ │ │ - b 0x1e7d88 │ │ │ │ - b 0x927d88 │ │ │ │ + b 0x216f90 │ │ │ │ + b 0x1e7d68 │ │ │ │ + b 0x927d68 │ │ │ │ tstmi r3, #1342177280 @ 0x50000000 │ │ │ │ andhi r4, fp, r6, ror #10 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xfeae5168 │ │ │ │ + blt 0xfeae5148 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0x46054617 │ │ │ │ - blx 0xff8e5184 │ │ │ │ - cdpvs 6, 7, cr15, cr0, cr10, {2} │ │ │ │ + blx 0xff8e5164 │ │ │ │ + cdpvs 6, 6, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ svcne 0x00311f3a │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ movweq pc, #49412 @ 0xc104 @ │ │ │ │ @ instruction: 0xf851b2c4 │ │ │ │ @ instruction: 0xf85c6f04 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ @ instruction: 0xf852100f │ │ │ │ @ instruction: 0xf85e8f04 │ │ │ │ strbmi r7, [r1, #52] @ 0x34 │ │ │ │ - b 0xfe257018 │ │ │ │ - b 0xfe2281f0 │ │ │ │ + b 0xfe256ff8 │ │ │ │ + b 0xfe2281d0 │ │ │ │ strbmi r0, [r3, #-1032]! @ 0xfffffbf8 │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r6], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb43f8 │ │ │ │ svclt 0x0000ba73 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe3f0 │ │ │ │ + bl 0xfebfe3d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ @ instruction: 0xf107faab │ │ │ │ @ instruction: 0x46213eff │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xa7224 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xa7204 │ │ │ │ ldreq pc, [r0, -r4, lsl #2] │ │ │ │ svccc 0x0001f91c │ │ │ │ @ instruction: 0xf91e3101 │ │ │ │ - bne 0xfe7b2e20 │ │ │ │ + bne 0xfe7b2e00 │ │ │ │ addsmi r1, sl, #876544 @ 0xd6000 │ │ │ │ rsbslt fp, r4, #172, 30 @ 0x2b0 │ │ │ │ strbeq fp, [r3, r4, ror #4] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ adcsmi r4, r9, #256 @ 0x100 │ │ │ │ strtmi sp, [r8], -ip, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0x126522c │ │ │ │ + blt 0x126520c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0x2065248 │ │ │ │ + blx 0x2065228 │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ svccc 0x0002f93c │ │ │ │ svccs 0x0002f93e │ │ │ │ addsmi r1, sl, #880640 @ 0xd7000 │ │ │ │ stmdaeq r2, {r0, r1, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ svclt 0x00cc3f02 │ │ │ │ - blx 0x493b88 │ │ │ │ + blx 0x493b68 │ │ │ │ vabdl.u8 , d16, d8 │ │ │ │ @ instruction: 0xf856008f │ │ │ │ strbmi r2, [r5, #-50]! @ 0xffffffce │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, fp │ │ │ │ @@ -154601,49 +154593,49 @@ │ │ │ │ svclt 0x0000ba0d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0x11e52bc │ │ │ │ + blx 0x11e529c │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf856020c │ │ │ │ @ instruction: 0xf853ef04 │ │ │ │ @ instruction: 0xf8514f04 │ │ │ │ ldrbmi r8, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ @ instruction: 0x0c0eeba4 │ │ │ │ - bl 0xfec57258 │ │ │ │ - blx 0x186a30c │ │ │ │ - b 0xfe3e6d00 │ │ │ │ + bl 0xfec57238 │ │ │ │ + blx 0x186a2ec │ │ │ │ + b 0xfe3e6ce0 │ │ │ │ vraddhn.i16 d16, q0, q4 │ │ │ │ adcsmi r1, r2, #15 │ │ │ │ eorsgt pc, lr, r7, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000b9d5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe52c │ │ │ │ + bl 0xfebfe50c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ @ instruction: 0xf107fa0d │ │ │ │ @ instruction: 0x46213eff │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xa7360 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xa7340 │ │ │ │ ldreq pc, [r0, -r4, lsl #2] │ │ │ │ svccc 0x0001f81c │ │ │ │ @ instruction: 0xf81e3101 │ │ │ │ - bne 0xfe7b2f5c │ │ │ │ + bne 0xfe7b2f3c │ │ │ │ addsmi r1, sl, #876544 @ 0xd6000 │ │ │ │ rscslt fp, r4, #44, 30 @ 0xb0 │ │ │ │ strbeq fp, [r3, r4, ror #5] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ adcsmi r4, r9, #256 @ 0x100 │ │ │ │ strtmi sp, [r8], -ip, ror #3 │ │ │ │ @@ -154655,23 +154647,23 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fb3d02 │ │ │ │ @ instruction: 0xf1a7f9df │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svccc 0x0002f83e │ │ │ │ svcne 0x0002f835 │ │ │ │ addsmi r1, r9, #827392 @ 0xca000 │ │ │ │ stmdaeq r1, {r0, r1, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf83cb2c1 │ │ │ │ svclt 0x008c3f02 │ │ │ │ - blx 0x893e10 │ │ │ │ + blx 0x893df0 │ │ │ │ vsubl.u8 , d16, d8 │ │ │ │ @ instruction: 0xf857008f │ │ │ │ ldrbmi r1, [r6, #-49]! @ 0xffffffcf │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @@ -154682,115 +154674,115 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xf9a6f7fb │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf856020c │ │ │ │ @ instruction: 0xf853ef04 │ │ │ │ @ instruction: 0xf8514f04 │ │ │ │ ldrbmi r8, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ @ instruction: 0x0c0eeba4 │ │ │ │ - bl 0xfec57294 │ │ │ │ - blx 0x186a448 │ │ │ │ - b 0xfe3e6e3c │ │ │ │ + bl 0xfec57274 │ │ │ │ + blx 0x186a428 │ │ │ │ + b 0xfe3e6e1c │ │ │ │ vraddhn.i16 d16, q0, q4 │ │ │ │ adcsmi r1, r2, #15 │ │ │ │ eorsgt pc, lr, r7, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000b937 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe668 │ │ │ │ + bl 0xfebfe648 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ strtmi pc, [r1], -pc, ror #18 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ andcc r3, r1, #16777216 @ 0x1000000 │ │ │ │ strle r0, [r6, #-1987] @ 0xfffff83d │ │ │ │ mulcc r0, r4, r9 │ │ │ │ mulvs r0, r2, r9 │ │ │ │ ldmdaeq fp, {r0, r1, r3, r4, r7, r8, fp, ip}^ │ │ │ │ tstcc r1, fp │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ - strhle r4, [pc, #41] @ 0xa74cd │ │ │ │ + strhle r4, [pc, #41] @ 0xa74ad │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb40f8 │ │ │ │ svclt 0x0000b90f │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf946f7fb │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ svccs 0x0002f93e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svcvc 0x0002f93c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svchi 0x0002f831 │ │ │ │ - b 0x146d7e4 │ │ │ │ - bl 0x1144084 │ │ │ │ + b 0x146d7c4 │ │ │ │ + bl 0x1144064 │ │ │ │ @ instruction: 0xf85672e7 │ │ │ │ ldmdaeq fp, {r0, r3, r4, r5, ip, sp, lr}^ │ │ │ │ - b 0x1178a9c │ │ │ │ - b 0xac4414 │ │ │ │ - b 0x167d2c │ │ │ │ - b 0x1168130 │ │ │ │ + b 0x1178a7c │ │ │ │ + b 0xac43f4 │ │ │ │ + b 0x167d0c │ │ │ │ + b 0x1168110 │ │ │ │ andhi r0, fp, r2, lsl #6 │ │ │ │ strtmi sp, [r0], -r2, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmlt r4, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xf90cf7fb │ │ │ │ svcne 0x003b1f31 │ │ │ │ - ldrbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ + strbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f853 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcls 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ eorshi pc, ip, r6, asr r8 @ │ │ │ │ @ instruction: 0x0c04eb19 │ │ │ │ strbtvc lr, [r4], #2639 @ 0xa4f │ │ │ │ strbtvc lr, [r9], #2884 @ 0xb44 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x13b8b48 │ │ │ │ - b 0xfe286894 │ │ │ │ - b 0x1a85b8 │ │ │ │ - b 0xfe1a85ac │ │ │ │ + b 0x13b8b28 │ │ │ │ + b 0xfe286874 │ │ │ │ + b 0x1a8598 │ │ │ │ + b 0xfe1a858c │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r0, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmlt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe7a4 │ │ │ │ + bl 0xfebfe784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ @ instruction: 0x4621f8d1 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ @@ -154810,24 +154802,24 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf8aaf7fb │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf1a61ea9 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf83c2500 │ │ │ │ - blx 0x1877228 │ │ │ │ + blx 0x1877208 │ │ │ │ @ instruction: 0xf83ef880 │ │ │ │ @ instruction: 0xf3c09f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0x573238 │ │ │ │ + bl 0x573218 │ │ │ │ @ instruction: 0xf8570309 │ │ │ │ - bl 0x1207718 │ │ │ │ + bl 0x12076f8 │ │ │ │ strbmi r0, [r6, #-2309]! @ 0xfffff6fb │ │ │ │ cmpeq r3, #323584 @ 0x4f000 │ │ │ │ andeq lr, r8, #139264 @ 0x22000 │ │ │ │ bicvc lr, r9, #274432 @ 0x43000 │ │ │ │ movweq lr, #35331 @ 0x8a03 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, fp │ │ │ │ @@ -154838,66 +154830,66 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xf86ef7fb │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85e2600 │ │ │ │ - blx 0x187b2a8 │ │ │ │ + blx 0x187b288 │ │ │ │ @ instruction: 0xf853f980 │ │ │ │ @ instruction: 0xf3c0cf04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ - bl 0x5cb2b8 │ │ │ │ + bl 0x5cb298 │ │ │ │ @ instruction: 0xf8570c0c │ │ │ │ - bl 0x124b794 │ │ │ │ + bl 0x124b774 │ │ │ │ ldrbmi r0, [r2, #-1030]! @ 0xfffffbfa │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r4, {s29-s104} │ │ │ │ streq lr, [ip], #-2696 @ 0xfffff578 │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000bffb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe8e0 │ │ │ │ + bl 0xfebfe8c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ @ instruction: 0x4621f833 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ andcc r3, r1, #16777216 @ 0x1000000 │ │ │ │ strle r0, [r6, #-1987] @ 0xfffff83d │ │ │ │ mulcc r0, r4, r9 │ │ │ │ mulvs r0, r2, r9 │ │ │ │ ldmdaeq fp, {r0, r1, r3, r4, r7, r8, r9, fp, ip}^ │ │ │ │ tstcc r1, fp │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ - strhle r4, [pc, #41] @ 0xa7745 │ │ │ │ + strhle r4, [pc, #41] @ 0xa7725 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000bfd3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf80af7fb │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ svccs 0x0002f93c │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcls 0x0002f93e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0002f831 │ │ │ │ @@ -154918,38 +154910,38 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xffcef7fa │ │ │ │ svcne 0x003b1f31 │ │ │ │ - ldrbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ + strbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ svcls 0x0004f853 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0x0c09ebb4 │ │ │ │ stmiavc r4!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x1ad42f8 │ │ │ │ - b 0x1485b90 │ │ │ │ + bl 0x1ad42d8 │ │ │ │ + b 0x1485b70 │ │ │ │ vmov.i32 q8, #36095 @ 0x00008cff │ │ │ │ - b 0x13ab830 │ │ │ │ + b 0x13ab810 │ │ │ │ ldrbmi r7, [r2, #-3272]! @ 0xfffff338 │ │ │ │ eorshi pc, r4, r6, asr r8 @ │ │ │ │ streq lr, [ip], #-2695 @ 0xfffff579 │ │ │ │ streq lr, [r8], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000bf5b │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfea20 │ │ │ │ + bl 0xfebfea00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fa4605 │ │ │ │ qadd8mi pc, r1, r3 @ │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ @@ -154968,24 +154960,24 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xff6cf7fa │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ svccc 0x0002f83c │ │ │ │ @ instruction: 0xf83eb2c7 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0xfed734b0 │ │ │ │ + bl 0xfed73490 │ │ │ │ @ instruction: 0xf8560308 │ │ │ │ - bl 0x1ac398c │ │ │ │ + bl 0x1ac396c │ │ │ │ strbmi r0, [r5, #-2056]! @ 0xfffff7f8 │ │ │ │ cmpeq r3, #323584 @ 0x4f000 │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ bicvc lr, r8, #274432 @ 0x43000 │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, fp │ │ │ │ @@ -154996,44 +154988,44 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xff32f7fa │ │ │ │ svcne 0x003b1f31 │ │ │ │ - ldrbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ + strbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcgt 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0x0c0cebb4 │ │ │ │ eorshi pc, r8, r6, asr r8 @ │ │ │ │ stmdbeq r9, {r0, r3, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - b 0x1478ef4 │ │ │ │ - b 0x13aaaa0 │ │ │ │ - b 0xfe286c58 │ │ │ │ - b 0x1a8968 │ │ │ │ - b 0xfe1a895c │ │ │ │ + b 0x1478ed4 │ │ │ │ + b 0x13aaa80 │ │ │ │ + b 0xfe286c38 │ │ │ │ + b 0x1a8948 │ │ │ │ + b 0xfe1a893c │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r2, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mcrlt 7, 6, pc, cr0, cr10, {7} @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfeb54 │ │ │ │ + bl 0xfebfeb34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @ instruction: 0xf106fef9 │ │ │ │ @ instruction: 0x46393eff │ │ │ │ - ldclcc 1, cr15, [pc], #20 @ 0xa7984 │ │ │ │ + ldclcc 1, cr15, [pc], #20 @ 0xa7964 │ │ │ │ ldreq pc, [r0], -r7, lsl #2 │ │ │ │ svccc 0x0001f91e │ │ │ │ svccs 0x0001f91c │ │ │ │ svclt 0x00bc1dd5 │ │ │ │ sbcslt r1, sp, #57409536 @ 0x36c0000 │ │ │ │ subsmi sp, r5, #11264 @ 0x2c00 │ │ │ │ svclt 0x00bc2a00 │ │ │ │ @@ -155046,38 +155038,38 @@ │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 , d0, d1 │ │ │ │ addmi r0, lr, #79 @ 0x4f │ │ │ │ strtmi sp, [r0], -r0, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ mcrlt 7, 4, pc, cr8, cr10, {7} @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfebc4 │ │ │ │ + bl 0xfebfeba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ stccc 6, cr4, [r2, #-16] │ │ │ │ mcr2 7, 6, pc, cr0, cr10, {7} @ │ │ │ │ stceq 1, cr15, [r2], {167} @ 0xa7 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ ands r3, r2, lr, lsl #12 │ │ │ │ addslt r1, sl, #57409536 @ 0x36c0000 │ │ │ │ @ instruction: 0xf83cb2c1 │ │ │ │ @ instruction: 0xf3c03f02 │ │ │ │ ldrbmi r0, [r6, #-143]! @ 0xffffff71 │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf915d013 │ │ │ │ @ instruction: 0xf93e1f02 │ │ │ │ @ instruction: 0xf1113f02 │ │ │ │ - blle 0xff9eb65c │ │ │ │ + blle 0xff9eb63c │ │ │ │ stmdbcs r0, {r1, r3, r6, r9, lr} │ │ │ │ addmi sp, fp, r6, lsl #22 │ │ │ │ @ instruction: 0xf04f290f │ │ │ │ svclt 0x00d80200 │ │ │ │ bfi fp, sl, #5, #25 │ │ │ │ addslt r4, sl, #-1073741820 @ 0xc0000004 │ │ │ │ @ instruction: 0x4620e7da │ │ │ │ @@ -155087,53 +155079,53 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ mrc2 7, 3, pc, cr12, cr10, {7} │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf913020c │ │ │ │ @ instruction: 0xf8564f04 │ │ │ │ @ instruction: 0xf114ef04 │ │ │ │ svclt 0x00b80f1f │ │ │ │ vstmiavc lr!, {s29-s107} │ │ │ │ @ instruction: 0xf1c4db0c │ │ │ │ stccs 12, cr0, [r0], {-0} │ │ │ │ - blx 0x1457970 │ │ │ │ - blle 0x226ac4 │ │ │ │ + blx 0x1457950 │ │ │ │ + blle 0x226aa4 │ │ │ │ @ instruction: 0xf04f2c1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r4], {14} @ │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe3b8578 │ │ │ │ + b 0xfe3b8558 │ │ │ │ @ instruction: 0xf8570408 │ │ │ │ - b 0x1d7bb0 │ │ │ │ - b 0xfe1a8aec │ │ │ │ + b 0x1d7b90 │ │ │ │ + b 0xfe1a8acc │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4628d1d7 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mcrlt 7, 0, pc, cr0, cr10, {7} @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfecd4 │ │ │ │ + bl 0xfebfecb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4614 │ │ │ │ @ instruction: 0xf7fa4605 │ │ │ │ @ instruction: 0x4639fe39 │ │ │ │ @ instruction: 0xf1061e62 │ │ │ │ @ instruction: 0xf1073cff │ │ │ │ @ instruction: 0xf91c0e10 │ │ │ │ andcc r3, r1, #1, 30 │ │ │ │ svclt 0x00b81ddc │ │ │ │ - blle 0x3b1300 │ │ │ │ + blle 0x3b12e0 │ │ │ │ subsmi r7, lr, #20, 16 @ 0x140000 │ │ │ │ svclt 0x00bc2b00 │ │ │ │ rsclt r4, r6, #244 @ 0xf4 │ │ │ │ addsmi sp, ip, r5, lsl #22 │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ svclt 0x00d80600 │ │ │ │ strbeq fp, [r3, r6, ror #5] │ │ │ │ @@ -155141,85 +155133,85 @@ │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 q11, d0, d1 │ │ │ │ ldrbmi r0, [r1, #-79]! @ 0xffffffb1 │ │ │ │ strtmi sp, [r8], -r1, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stcllt 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfed40 │ │ │ │ + bl 0xfebfed20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ stccc 6, cr4, [r2, #-16] │ │ │ │ mcr2 7, 0, pc, cr2, cr10, {7} @ │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ ands r3, r6, lr, lsl #12 │ │ │ │ - blcs 0x477dd0 │ │ │ │ + blcs 0x477db0 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ addlt fp, sl, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf3c03f02 │ │ │ │ ldrmi r0, [r4, #143]! @ 0x8f │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ @ instruction: 0xf915d010 │ │ │ │ @ instruction: 0xf10c3f02 │ │ │ │ @ instruction: 0xf1130c02 │ │ │ │ svclt 0x00b80f0f │ │ │ │ - blle 0xff9f03a8 │ │ │ │ + blle 0xff9f0388 │ │ │ │ @ instruction: 0x1000f8bc │ │ │ │ - blcs 0xb8518 │ │ │ │ + blcs 0xb84f8 │ │ │ │ ldrsbmi sp, [r1], #170 @ 0xaa │ │ │ │ ldrb fp, [sp, sl, lsl #5] │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000bd85 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [ip, #1000]! @ 0x3e8 │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf913020c │ │ │ │ strcc r4, [r4], -r4, lsl #30 │ │ │ │ svceq 0x001ff114 │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x42ac04 │ │ │ │ + blle 0x42abe4 │ │ │ │ ldrd pc, [r0], -r6 │ │ │ │ stceq 1, cr15, [r0], {196} @ 0xc4 │ │ │ │ svclt 0x00b82c00 │ │ │ │ stc2 10, cr15, [ip], {46} @ 0x2e @ │ │ │ │ @ instruction: 0x2c1fdb05 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x457b80 │ │ │ │ - blx 0x18a6c34 │ │ │ │ + blx 0x457b60 │ │ │ │ + blx 0x18a6c14 │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf3c08f04 │ │ │ │ adcsmi r1, r2, #15 │ │ │ │ streq lr, [r8], #-2700 @ 0xfffff574 │ │ │ │ eorsgt pc, lr, r7, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ svclt 0x0000bd3f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfee58 │ │ │ │ + bl 0xfebfee38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @ instruction: 0xf106fd77 │ │ │ │ @ instruction: 0x46393cff │ │ │ │ cdpcc 1, 15, cr15, cr15, cr5, {0} │ │ │ │ @@ -155231,37 +155223,37 @@ │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 q9, d0, d1 │ │ │ │ addmi r0, lr, #79 @ 0x4f │ │ │ │ @ instruction: 0xf91ed012 │ │ │ │ @ instruction: 0xf10c3f01 │ │ │ │ andcs r0, r0, #256 @ 0x100 │ │ │ │ - blle 0xffc2f41c │ │ │ │ + blle 0xffc2f3fc │ │ │ │ mulpl r0, ip, r9 │ │ │ │ - blcs 0xb8c18 │ │ │ │ + blcs 0xb8bf8 │ │ │ │ tstmi r5, r3, ror #21 │ │ │ │ andeq pc, r1, #5 │ │ │ │ rsbeq lr, r5, #2048 @ 0x800 │ │ │ │ ubfx fp, r2, #5, #3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000bd01 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfeed4 │ │ │ │ + bl 0xfebfeeb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ stccc 6, cr4, [r2, #-16] │ │ │ │ ldc2 7, cr15, [r8, #-1000]! @ 0xfffffc18 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ ands r3, r6, lr, lsl #12 │ │ │ │ - blcs 0x477f64 │ │ │ │ + blcs 0x477f44 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ addlt fp, sl, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf3c03f02 │ │ │ │ strbmi r0, [r6, #-143]! @ 0xffffff71 │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ @@ -155270,120 +155262,120 @@ │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ @ instruction: 0xf915d013 │ │ │ │ @ instruction: 0xf10c3f02 │ │ │ │ andcs r0, r0, #512 @ 0x200 │ │ │ │ svceq 0x000ff113 │ │ │ │ @ instruction: 0xf9bcdbe6 │ │ │ │ bicsmi r1, sl, #0 │ │ │ │ - ble 0xff772944 │ │ │ │ + ble 0xff772924 │ │ │ │ @ instruction: 0xf0014111 │ │ │ │ - bl 0x128550 │ │ │ │ + bl 0x128530 │ │ │ │ addslt r0, r2, #268435462 @ 0x10000006 │ │ │ │ @ instruction: 0x4620e7da │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldclt 7, cr15, [r8], #1000 @ 0x3e8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2l 7, cr15, [r0], #1000 @ 0x3e8 │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf913020c │ │ │ │ strcc r4, [r4], -r4, lsl #30 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svceq 0x001ff114 │ │ │ │ @ instruction: 0xf8d6db0b │ │ │ │ - b 0x1c9fda0 │ │ │ │ + b 0x1c9fd80 │ │ │ │ stccs 12, cr0, [r0], {4} │ │ │ │ @ instruction: 0x2c1fdb1b │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x457d10 │ │ │ │ - blx 0x18a6dc4 │ │ │ │ + blx 0x457cf0 │ │ │ │ + blx 0x18a6da4 │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf3c08f04 │ │ │ │ adcsmi r1, r2, #15 │ │ │ │ streq lr, [r8], #-2700 @ 0xfffff574 │ │ │ │ eorsgt pc, lr, r7, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, sl, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ - blx 0x1456fbc │ │ │ │ + blx 0x1456f9c │ │ │ │ @ instruction: 0xf00efe0c │ │ │ │ - bl 0x3aadec │ │ │ │ + bl 0x3aadcc │ │ │ │ strb r0, [r2, lr, ror #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfeff4 │ │ │ │ + bl 0xfebfefd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ stccc 6, cr4, [r1, #-16] │ │ │ │ stc2 7, cr15, [r8], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0x46391e72 │ │ │ │ ldreq pc, [r0], -r7, lsl #2 │ │ │ │ - blx 0x45fe58 │ │ │ │ - blcs 0x2a7624 │ │ │ │ + blx 0x45fe38 │ │ │ │ + blcs 0x2a7604 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1897d80 │ │ │ │ + blx 0x1897d60 │ │ │ │ strbeq pc, [r3, lr, lsl #25] @ │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ addmi r0, lr, #79 @ 0x4f │ │ │ │ @ instruction: 0xf915d017 │ │ │ │ andcc r3, r1, #1, 30 │ │ │ │ svceq 0x0008f113 │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0xffbaae48 │ │ │ │ + blle 0xffbaae28 │ │ │ │ mul r0, r2, r8 │ │ │ │ @ instruction: 0x0c03ea6f │ │ │ │ - ble 0xff832a54 │ │ │ │ + ble 0xff832a34 │ │ │ │ vseleq.f32 s30, s24, s29 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ mrrceq 11, 0, lr, lr, cr12 @ │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ @ instruction: 0x4620e7dd │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stclt 7, cr15, [lr], #-1000 @ 0xfffffc18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebff078 │ │ │ │ + bl 0xfebff058 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ stccc 6, cr4, [r2, #-16] │ │ │ │ stc2l 7, cr15, [r6], #-1000 @ 0xfffffc18 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ ands r3, r6, lr, lsl #12 │ │ │ │ - blcs 0x478108 │ │ │ │ + blcs 0x4780e8 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ addlt fp, sl, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf3c03f02 │ │ │ │ strbmi r0, [r6, #-143]! @ 0xffffff71 │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ @ instruction: 0xf915d014 │ │ │ │ @ instruction: 0xf10c3f02 │ │ │ │ @ instruction: 0xf1130c02 │ │ │ │ svclt 0x00b80f10 │ │ │ │ - blle 0xff9f06e0 │ │ │ │ + blle 0xff9f06c0 │ │ │ │ @ instruction: 0x1000f8bc │ │ │ │ - blcs 0xb8e50 │ │ │ │ + blcs 0xb8e30 │ │ │ │ ldrsbmi sp, [r1], #170 @ 0xaa │ │ │ │ andeq pc, r1, #1 │ │ │ │ subseq lr, r1, #2048 @ 0x800 │ │ │ │ bfi fp, r2, #5, #21 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000bbe5 │ │ │ │ @@ -155391,45 +155383,45 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [ip], {250} @ 0xfa │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf913020c │ │ │ │ strcc r4, [r4], -r4, lsl #30 │ │ │ │ svceq 0x0020f114 │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x36af44 │ │ │ │ + blle 0x36af24 │ │ │ │ ldrd pc, [r0], -r6 │ │ │ │ @ instruction: 0x0c04ea6f │ │ │ │ - blle 0x772f50 │ │ │ │ + blle 0x772f30 │ │ │ │ @ instruction: 0xf04f2c1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r4], {14} @ │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe3b8a34 │ │ │ │ + b 0xfe3b8a14 │ │ │ │ @ instruction: 0xf8570408 │ │ │ │ - b 0x1d806c │ │ │ │ - b 0xfe1a8fa8 │ │ │ │ + b 0x1d804c │ │ │ │ + b 0xfe1a8f88 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4628d1d9 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfe965f70 │ │ │ │ + bllt 0xfe965f50 │ │ │ │ vseleq.f32 s30, s24, s29 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ mrrceq 11, 0, lr, lr, cr12 @ │ │ │ │ svclt 0x0000e7e2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebff1a0 │ │ │ │ + bl 0xfebff180 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fa4605 │ │ │ │ @ instruction: 0x4621fbd3 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ @@ -155439,80 +155431,80 @@ │ │ │ │ mulvs r0, r2, r9 │ │ │ │ movwcc r1, #6555 @ 0x199b │ │ │ │ andvc r0, fp, fp, asr r8 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x1d65fd0 │ │ │ │ + bllt 0x1d65fb0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0xfeb65fee │ │ │ │ + blx 0xfeb65fce │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ svccs 0x0002f93e │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcls 0x0002f93c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0002f831 │ │ │ │ movweq lr, #11033 @ 0x2b19 │ │ │ │ rscvc lr, r2, #323584 @ 0x4f000 │ │ │ │ rscvc lr, r9, #67584 @ 0x10800 │ │ │ │ @ instruction: 0xf1423301 │ │ │ │ @ instruction: 0xf8560200 │ │ │ │ ldmdaeq fp, {r3, r4, r5, pc}^ │ │ │ │ - b 0x11795dc │ │ │ │ - b 0xa84f54 │ │ │ │ - b 0x169c70 │ │ │ │ - b 0x1168c74 │ │ │ │ + b 0x11795bc │ │ │ │ + b 0xa84f34 │ │ │ │ + b 0x169c50 │ │ │ │ + b 0x1168c54 │ │ │ │ andhi r0, fp, r7, lsl #6 │ │ │ │ @ instruction: 0x4620d1de │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xde604c │ │ │ │ + bllt 0xde602c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0x1be606a │ │ │ │ + blx 0x1be604a │ │ │ │ svcne 0x003b1f31 │ │ │ │ - ldrbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ + strbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f853 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcls 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ eorshi pc, ip, r6, asr r8 @ │ │ │ │ @ instruction: 0x0c04eb19 │ │ │ │ strbtvc lr, [r4], #2639 @ 0xa4f │ │ │ │ strbtvc lr, [r9], #2884 @ 0xb44 │ │ │ │ stceq 1, cr15, [r1], {28} │ │ │ │ streq pc, [r0], #-324 @ 0xfffffebc │ │ │ │ - b 0x147968c │ │ │ │ - b 0x13ab238 │ │ │ │ - b 0xfe2873dc │ │ │ │ - b 0x1a9100 │ │ │ │ - b 0xfe1a90f4 │ │ │ │ + b 0x147966c │ │ │ │ + b 0x13ab218 │ │ │ │ + b 0xfe2873bc │ │ │ │ + b 0x1a90e0 │ │ │ │ + b 0xfe1a90d4 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ @ instruction: 0x4628d1dc │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xffde60cc │ │ │ │ + blt 0xffde60ac │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebff2ec │ │ │ │ + bl 0xfebff2cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fa4605 │ │ │ │ strtmi pc, [r1], -sp, lsr #22 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ @@ -155521,37 +155513,37 @@ │ │ │ │ ldmdavc r6, {r0, r1, r5, fp, ip, sp, lr} │ │ │ │ movwcc r1, #6555 @ 0x199b │ │ │ │ andvc r0, fp, fp, asr r8 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ @ instruction: 0x4628d1f0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xff466118 │ │ │ │ + blt 0xff4660f8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0x266136 │ │ │ │ + blx 0x266116 │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ @ instruction: 0xf83c2200 │ │ │ │ - blx 0x1877d70 │ │ │ │ + blx 0x1877d50 │ │ │ │ @ instruction: 0xf83ef880 │ │ │ │ @ instruction: 0xf3c09f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0x587d80 │ │ │ │ + bl 0x587d60 │ │ │ │ @ instruction: 0xf8560309 │ │ │ │ @ instruction: 0xf1038038 │ │ │ │ - bl 0x1128d88 │ │ │ │ - b 0xa6a590 │ │ │ │ + bl 0x1128d68 │ │ │ │ + b 0xa6a570 │ │ │ │ strbmi r0, [r5, #-1800]! @ 0xfffff8f8 │ │ │ │ cmpeq r3, #323584 @ 0x4f000 │ │ │ │ bicvc lr, r9, #274432 @ 0x43000 │ │ │ │ movweq lr, #35331 @ 0x8a03 │ │ │ │ movweq lr, #31299 @ 0x7a43 │ │ │ │ mvnle r8, fp │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -155559,97 +155551,97 @@ │ │ │ │ svclt 0x0000ba91 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0xff2e61b0 │ │ │ │ + blx 0xff2e6190 │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85e2600 │ │ │ │ - blx 0x187bdf4 │ │ │ │ + blx 0x187bdd4 │ │ │ │ @ instruction: 0xf853f980 │ │ │ │ @ instruction: 0xf3c0cf04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ - bl 0x5cbe04 │ │ │ │ + bl 0x5cbde4 │ │ │ │ @ instruction: 0xf8570c0c │ │ │ │ - bl 0x124c2e0 │ │ │ │ + bl 0x124c2c0 │ │ │ │ @ instruction: 0xf11c0406 │ │ │ │ @ instruction: 0xf1440c01 │ │ │ │ ldrbmi r0, [r2, #-1024]! @ 0xfffffc00 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r4, {s29-s104} │ │ │ │ streq lr, [ip], #-2696 @ 0xfffff578 │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, lr, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000ba51 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebff434 │ │ │ │ + bl 0xfebff414 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ mrcmi 8, 7, APSR_nzcv, cr11, cr0, {4} │ │ │ │ strbne pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ strcs r9, [r0], #-1025 @ 0xfffffbff │ │ │ │ strls r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ - blx 0x26623a │ │ │ │ + blx 0x26621a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebff46c │ │ │ │ + bl 0xfebff44c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ mrcmi 8, 7, APSR_nzcv, cr11, cr0, {4} │ │ │ │ strbne pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0xf04f9401 │ │ │ │ strls r3, [r0], #-1279 @ 0xfffffb01 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0xffae6274 │ │ │ │ + blx 0xffae6254 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebff4a8 │ │ │ │ + bl 0xfebff488 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ strls r0, [r0], #-3073 @ 0xfffff3ff │ │ │ │ @ instruction: 0x4c01e9cd │ │ │ │ - blx 0xff4662a8 │ │ │ │ + blx 0xff466288 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebff4dc │ │ │ │ + bl 0xfebff4bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf04f4401 │ │ │ │ strls r3, [r0], #-1279 @ 0xfffffb01 │ │ │ │ - blx 0xfede62dc │ │ │ │ + blx 0xfede62bc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff510 │ │ │ │ + bl 0xfebff4f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, r8, lsr #22 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [sp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @@ -155658,15 +155650,15 @@ │ │ │ │ cdpne 14, 7, cr0, cr9, cr1, {0} │ │ │ │ andcs r4, r0, #106954752 @ 0x6600000 │ │ │ │ andcs lr, r1, #3358720 @ 0x334000 │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ streq pc, [r1, -r2] │ │ │ │ svccc 0x0001f911 │ │ │ │ ldmdblt pc, {r0, r9, ip, sp}^ @ │ │ │ │ - blvc 0x1263cc │ │ │ │ + blvc 0x1263ac │ │ │ │ @ instruction: 0xf8061bdb │ │ │ │ @ instruction: 0xf0023f01 │ │ │ │ andcc r0, r1, #262144 @ 0x40000 │ │ │ │ svccc 0x0001f911 │ │ │ │ rscsle r2, r3, r0, lsl #30 │ │ │ │ stcvc 8, cr15, [r2], {30} │ │ │ │ @ instruction: 0xf10e2a10 │ │ │ │ @@ -155684,18 +155676,18 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa40f0 │ │ │ │ @ instruction: 0xf1ffb98b │ │ │ │ - svclt 0x0000fb8b │ │ │ │ + svclt 0x0000fb9b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff5c8 │ │ │ │ + bl 0xfebff5a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, ip, lsr #22 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r7], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @@ -155704,45 +155696,45 @@ │ │ │ │ cdpne 12, 11, cr0, cr9, cr2, {0} │ │ │ │ movwcs r4, #1654 @ 0x676 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ streq pc, [r1, -r3] │ │ │ │ svccs 0x0002f931 │ │ │ │ ldmdblt pc, {r0, r8, r9, ip, sp}^ @ │ │ │ │ - blvc 0x1664fc │ │ │ │ + blvc 0x1664dc │ │ │ │ @ instruction: 0xf8261bd2 │ │ │ │ @ instruction: 0xf0032f02 │ │ │ │ movwcc r0, #5889 @ 0x1701 │ │ │ │ svccs 0x0002f931 │ │ │ │ rscsle r2, r3, r0, lsl #30 │ │ │ │ stcvc 8, cr15, [r4], {60} @ 0x3c │ │ │ │ @ instruction: 0xf10c2b08 │ │ │ │ ldrtmi r0, [sl], #-3074 @ 0xfffff3fe │ │ │ │ svccs 0x0002f826 │ │ │ │ @ instruction: 0xf1a5d1e4 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmlsl.s q11, d0, d0[4] │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ @ instruction: 0xf83cb2c2 │ │ │ │ @ instruction: 0xf83e3f02 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ strbmi r0, [r5, #-143]! @ 0xffffff71 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ - blmi 0x29cc18 │ │ │ │ - blls 0x2024d4 │ │ │ │ + blmi 0x29cbf8 │ │ │ │ + blls 0x2024b4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdblt r6!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blx 0xa64c82 │ │ │ │ + blx 0xe64c62 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [pc], -r6, lsl #1 │ │ │ │ ldrmi r4, [r5], -sp, lsr #22 │ │ │ │ @@ -155756,28 +155748,28 @@ │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ ldrbtmi r1, [r3], -sl, lsr #30 │ │ │ │ stmdaeq r8, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ tstpeq r1, ip @ p-variant is OBSOLETE │ │ │ │ svcpl 0x0004f852 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf857b961 │ │ │ │ - bne 0x1bec58c │ │ │ │ - blpl 0x1e65ec │ │ │ │ + bne 0x1bec56c │ │ │ │ + blpl 0x1e65cc │ │ │ │ tstpeq r1, ip @ p-variant is OBSOLETE │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svcpl 0x0004f852 │ │ │ │ rscsle r2, r2, r0, lsl #18 │ │ │ │ eorne pc, ip, r8, asr r8 @ │ │ │ │ svceq 0x0004f1bc │ │ │ │ andsvs r4, r9, r9, lsr #8 │ │ │ │ movwcc sp, #16385 @ 0x4001 │ │ │ │ svcne 0x0032e7e2 │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x1875d40 │ │ │ │ + blx 0x1875d20 │ │ │ │ @ instruction: 0xf852fc80 │ │ │ │ @ instruction: 0xf85e5f04 │ │ │ │ @ instruction: 0xf3c03b04 │ │ │ │ addsmi r1, r6, #15 │ │ │ │ eorsne pc, ip, r7, asr r8 @ │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ @@ -155786,18 +155778,18 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ @ instruction: 0xf1ffb8bf │ │ │ │ - svclt 0x0000fabf │ │ │ │ + svclt 0x0000facf │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff760 │ │ │ │ + bl 0xfebff740 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, r8, lsr #22 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [sp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @@ -155806,44 +155798,44 @@ │ │ │ │ cdpne 14, 7, cr0, cr9, cr1, {0} │ │ │ │ andcs r4, r0, #106954752 @ 0x6600000 │ │ │ │ andcs lr, r1, #3358720 @ 0x334000 │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ streq pc, [r1, -r2] │ │ │ │ svccc 0x0001f911 │ │ │ │ ldmdblt pc, {r0, r9, ip, sp}^ @ │ │ │ │ - blvc 0x12661c │ │ │ │ + blvc 0x1265fc │ │ │ │ @ instruction: 0xf806443b │ │ │ │ @ instruction: 0xf0023f01 │ │ │ │ andcc r0, r1, #262144 @ 0x40000 │ │ │ │ svccc 0x0001f911 │ │ │ │ rscsle r2, r3, r0, lsl #30 │ │ │ │ stcvc 8, cr15, [r2], {30} │ │ │ │ @ instruction: 0xf10e2a10 │ │ │ │ - bl 0xfe96bdc8 │ │ │ │ + bl 0xfe96bda8 │ │ │ │ @ instruction: 0xf8060307 │ │ │ │ mvnle r3, r1, lsl #30 │ │ │ │ @ instruction: 0xf10d4629 │ │ │ │ @ instruction: 0xf10c0313 │ │ │ │ strbeq r0, [r2, r1, lsl #24] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf89cbf44 │ │ │ │ @ instruction: 0xf8012000 │ │ │ │ ldrmi r2, [ip, #3073] @ 0xc01 │ │ │ │ - blmi 0x29cdb4 │ │ │ │ - blls 0x20265c │ │ │ │ + blmi 0x29cd94 │ │ │ │ + blls 0x20263c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdalt r2!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blx 0x1964e08 │ │ │ │ + blx 0x1d64de8 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff818 │ │ │ │ + bl 0xfebff7f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, sp, lsr #22 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r7], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @@ -155852,46 +155844,46 @@ │ │ │ │ cdpne 12, 11, cr0, cr9, cr2, {0} │ │ │ │ movwcs r4, #1654 @ 0x676 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ streq pc, [r1, -r3] │ │ │ │ svccs 0x0002f931 │ │ │ │ ldmdblt pc, {r0, r8, r9, ip, sp}^ @ │ │ │ │ - blvc 0x16674c │ │ │ │ + blvc 0x16672c │ │ │ │ @ instruction: 0xf826443a │ │ │ │ @ instruction: 0xf0032f02 │ │ │ │ movwcc r0, #5889 @ 0x1701 │ │ │ │ svccs 0x0002f931 │ │ │ │ rscsle r2, r3, r0, lsl #30 │ │ │ │ stcvc 8, cr15, [r4], {60} @ 0x3c │ │ │ │ @ instruction: 0xf10c2b08 │ │ │ │ - bl 0xfe92b684 │ │ │ │ + bl 0xfe92b664 │ │ │ │ @ instruction: 0xf8260207 │ │ │ │ mvnle r2, r2, lsl #30 │ │ │ │ stceq 1, cr15, [r2], {165} @ 0xa5 │ │ │ │ - ldrbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ + strbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #58720256 @ 0x3800000 │ │ │ │ svccc 0x0002f83c │ │ │ │ svcne 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564565 │ │ │ │ - b 0x970770 │ │ │ │ - b 0x1292b4 │ │ │ │ - b 0x1168eb4 │ │ │ │ + b 0x970750 │ │ │ │ + b 0x129294 │ │ │ │ + b 0x1168e94 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1ffbffd │ │ │ │ - svclt 0x0000f9fd │ │ │ │ + svclt 0x0000fa0d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [pc], -r6, lsl #1 │ │ │ │ ldrmi r4, [r5], -sp, lsr #22 │ │ │ │ @@ -155906,47 +155898,47 @@ │ │ │ │ ldrbtmi r1, [r3], -sl, lsr #30 │ │ │ │ stmdaeq r8, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ tstpeq r1, ip @ p-variant is OBSOLETE │ │ │ │ svcpl 0x0004f852 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf857b961 │ │ │ │ strtmi r1, [r9], #-44 @ 0xffffffd4 │ │ │ │ - blne 0x1e6840 │ │ │ │ + blne 0x1e6820 │ │ │ │ tstpeq r1, ip @ p-variant is OBSOLETE │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svcpl 0x0004f852 │ │ │ │ rscsle r2, r2, r0, lsl #18 │ │ │ │ eorne pc, ip, r8, asr r8 @ │ │ │ │ svceq 0x0004f1bc │ │ │ │ streq lr, [r1, #-2981] @ 0xfffff45b │ │ │ │ andle r6, r1, sp, lsl r0 │ │ │ │ strb r3, [r1, r4, lsl #6]! │ │ │ │ @ instruction: 0xf64a1f32 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0x360c0733 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcpl 0x0004f852 │ │ │ │ - blcc 0x1e68e8 │ │ │ │ + blcc 0x1e68c8 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574296 │ │ │ │ - b 0xfe16c86c │ │ │ │ - b 0x169394 │ │ │ │ - b 0xfe169388 │ │ │ │ + b 0xfe16c84c │ │ │ │ + b 0x169374 │ │ │ │ + b 0xfe169368 │ │ │ │ andsvs r0, r3, r5, lsl #6 │ │ │ │ - blmi 0x29cf3c │ │ │ │ - blls 0x2027f8 │ │ │ │ + blmi 0x29cf1c │ │ │ │ + blls 0x2027d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x0094f7f9 │ │ │ │ - @ instruction: 0xf994f1ff │ │ │ │ + @ instruction: 0xf9a4f1ff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff9b4 │ │ │ │ + bl 0xfebff994 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461f0fd0 │ │ │ │ addlt r4, r7, sl, lsr #22 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @@ -155956,24 +155948,24 @@ │ │ │ │ @ instruction: 0x4677469c │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ andeq pc, r1, #12 │ │ │ │ svccc 0x0001f916 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf911b96a │ │ │ │ - bne 0xfe773400 │ │ │ │ + bne 0xfe7733e0 │ │ │ │ andeq pc, r1, #12 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf807085b │ │ │ │ @ instruction: 0xf9163f01 │ │ │ │ - bcs 0xb8414 │ │ │ │ + bcs 0xb83f4 │ │ │ │ @ instruction: 0xf911d0f1 │ │ │ │ tstcc r1, r2, lsl #24 │ │ │ │ @ instruction: 0xf1bc18d2 │ │ │ │ - b 0x146c460 │ │ │ │ + b 0x146c440 │ │ │ │ @ instruction: 0xf8070252 │ │ │ │ bicsle r2, pc, r1, lsl #30 │ │ │ │ tstpeq r3, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0xf10507c2 │ │ │ │ vabal.u8 q8, d0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ @@ -155983,18 +155975,18 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1ffbf35 │ │ │ │ - svclt 0x0000f935 │ │ │ │ + svclt 0x0000f945 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebffa74 │ │ │ │ + bl 0xfebffa54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461f0fd0 │ │ │ │ addlt r4, r7, pc, lsr #22 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [sp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @@ -156004,53 +155996,53 @@ │ │ │ │ stmib sp, {r9, sp}^ │ │ │ │ stmib sp, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf0022203 │ │ │ │ @ instruction: 0xf9360c01 │ │ │ │ andcc r3, r1, #2, 30 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf931d10e │ │ │ │ - bl 0xfed9b4c4 │ │ │ │ + bl 0xfed9b4a4 │ │ │ │ @ instruction: 0xf002030c │ │ │ │ andcc r0, r1, #256 @ 0x100 │ │ │ │ @ instruction: 0xf827085b │ │ │ │ @ instruction: 0xf9363f02 │ │ │ │ @ instruction: 0xf1bc3f02 │ │ │ │ rscsle r0, r0, r0, lsl #30 │ │ │ │ @ instruction: 0xcc04f931 │ │ │ │ - bl 0x7b4ce4 │ │ │ │ - bcs 0x2ab8ec │ │ │ │ + bl 0x7b4cc4 │ │ │ │ + bcs 0x2ab8cc │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ svcgt 0x0002f827 │ │ │ │ @ instruction: 0xf1a5d1dd │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmlsl.s q11, d0, d0[4] │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ @ instruction: 0xf83cb2c2 │ │ │ │ @ instruction: 0xf83e3f02 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ strbmi r0, [r5, #-143]! @ 0xffffff71 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ - blmi 0x29d0d0 │ │ │ │ - blls 0x20298c │ │ │ │ + blmi 0x29d0b0 │ │ │ │ + blls 0x20296c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ mcrlt 7, 6, pc, cr10, cr9, {7} @ │ │ │ │ - @ instruction: 0xf8caf1ff │ │ │ │ + @ instruction: 0xf8daf1ff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ - blmi 0xdfa3b4 │ │ │ │ + blmi 0xdfa394 │ │ │ │ strmi fp, [pc], -r7, lsl #1 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x46054614 │ │ │ │ mrc2 7, 7, pc, cr8, cr9, {7} │ │ │ │ stceq 1, cr15, [r4], {13} │ │ │ │ strbtmi r1, [r3], -r2, lsr #30 │ │ │ │ @@ -156058,55 +156050,55 @@ │ │ │ │ stmib sp, {r9, sl, sp}^ │ │ │ │ stmib sp, {r0, r9, sl, sp, lr}^ │ │ │ │ @ instruction: 0xf0066603 │ │ │ │ @ instruction: 0xf8520e01 │ │ │ │ strcc r4, [r1], -r4, lsl #30 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf858d114 │ │ │ │ - b 0x148ca2c │ │ │ │ - bl 0xfedc8528 │ │ │ │ - bl 0x1c299c0 │ │ │ │ + b 0x148ca0c │ │ │ │ + bl 0xfedc8508 │ │ │ │ + bl 0x1c299a0 │ │ │ │ stmdaeq r4!, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr}^ │ │ │ │ strbvc lr, [lr], #2628 @ 0xa44 │ │ │ │ - blmi 0x1e6ab4 │ │ │ │ + blmi 0x1e6a94 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr6, {0} │ │ │ │ @ instruction: 0xf8523601 │ │ │ │ @ instruction: 0xf1be4f04 │ │ │ │ rscle r0, sl, r0, lsl #30 │ │ │ │ eor pc, r6, r1, asr r8 @ │ │ │ │ stmibvc r4!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ streq lr, [r4], #-2846 @ 0xfffff4e2 │ │ │ │ vfmsvc.f64 d30, d14, d9 │ │ │ │ - b 0x14741dc │ │ │ │ - b 0x11a9b20 │ │ │ │ + b 0x14741bc │ │ │ │ + b 0x11a9b00 │ │ │ │ andsvs r7, ip, lr, asr #9 │ │ │ │ movwcc sp, #16385 @ 0x4001 │ │ │ │ svcne 0x003ae7d1 │ │ │ │ - cdpvs 6, 7, cr15, cr0, cr10, {2} │ │ │ │ + cdpvs 6, 6, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ sbclt r3, r4, #12, 14 @ 0x300000 │ │ │ │ svcvs 0x0004f852 │ │ │ │ - blcc 0x1e6b60 │ │ │ │ + blcc 0x1e6b40 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85e4297 │ │ │ │ - b 0xfe16cacc │ │ │ │ - b 0x169618 │ │ │ │ - b 0xfe169608 │ │ │ │ + b 0xfe16caac │ │ │ │ + b 0x1695f8 │ │ │ │ + b 0xfe1695e8 │ │ │ │ andsvs r0, r3, r6, lsl #6 │ │ │ │ - blmi 0x29d1c0 │ │ │ │ - blls 0x202a78 │ │ │ │ + blmi 0x29d1a0 │ │ │ │ + blls 0x202a58 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr4, cr9, {7} │ │ │ │ - @ instruction: 0xf854f1ff │ │ │ │ + @ instruction: 0xf864f1ff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebffc34 │ │ │ │ + bl 0xfebffc14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461f0fd0 │ │ │ │ addlt r4, r7, sl, lsr #22 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @@ -156121,19 +156113,19 @@ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf911b96a │ │ │ │ ldmne r2, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf8070852 │ │ │ │ @ instruction: 0xf00c2f01 │ │ │ │ @ instruction: 0xf10c0201 │ │ │ │ @ instruction: 0xf9160c01 │ │ │ │ - bcs 0xb8694 │ │ │ │ + bcs 0xb8674 │ │ │ │ @ instruction: 0xf911d0f1 │ │ │ │ tstcc r1, r2, lsl #24 │ │ │ │ @ instruction: 0xf1bc1a9b │ │ │ │ - b 0x146c6e0 │ │ │ │ + b 0x146c6c0 │ │ │ │ @ instruction: 0xf8070353 │ │ │ │ bicsle r3, pc, r1, lsl #30 │ │ │ │ tstpeq r3, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0xf10507c2 │ │ │ │ vabal.u8 q8, d0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ @@ -156142,19 +156134,19 @@ │ │ │ │ mvnsle r4, r3, ror r5 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ - @ instruction: 0xf1febdf5 │ │ │ │ - svclt 0x0000fff5 │ │ │ │ + @ instruction: 0xf1ffbdf5 │ │ │ │ + svclt 0x0000f805 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebffcf4 │ │ │ │ + bl 0xfebffcd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461f0fd0 │ │ │ │ addlt r4, r7, r0, lsr fp │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [sp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @@ -156164,54 +156156,54 @@ │ │ │ │ stmib sp, {r9, sp}^ │ │ │ │ stmib sp, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf0022203 │ │ │ │ @ instruction: 0xf9360c01 │ │ │ │ andcc r3, r1, #2, 30 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf931d10f │ │ │ │ - bl 0x7db744 │ │ │ │ - b 0x146bb4c │ │ │ │ + bl 0x7db724 │ │ │ │ + b 0x146bb2c │ │ │ │ @ instruction: 0xf8270c5c │ │ │ │ @ instruction: 0xf002cf02 │ │ │ │ andcc r0, r1, #256 @ 0x100 │ │ │ │ svccc 0x0002f936 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf931d0ef │ │ │ │ tstcc r2, r4, lsl #24 │ │ │ │ movweq lr, #52147 @ 0xcbb3 │ │ │ │ - b 0x1473384 │ │ │ │ + b 0x1473364 │ │ │ │ @ instruction: 0xf8270353 │ │ │ │ bicsle r3, ip, r2, lsl #30 │ │ │ │ stceq 1, cr15, [r2], {165} @ 0xa5 │ │ │ │ - ldrbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ + strbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #58720256 @ 0x3800000 │ │ │ │ svccc 0x0002f83c │ │ │ │ svcne 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564565 │ │ │ │ - b 0x970c58 │ │ │ │ - b 0x12979c │ │ │ │ - b 0x116939c │ │ │ │ + b 0x970c38 │ │ │ │ + b 0x12977c │ │ │ │ + b 0x116937c │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1febd89 │ │ │ │ - svclt 0x0000ff89 │ │ │ │ + svclt 0x0000ff99 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ - blmi 0xdfa638 │ │ │ │ + blmi 0xdfa618 │ │ │ │ strmi fp, [pc], -r7, lsl #1 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x46054614 │ │ │ │ ldc2 7, cr15, [r6, #996]! @ 0x3e4 │ │ │ │ stceq 1, cr15, [r4], {13} │ │ │ │ strbtmi r1, [r3], -r2, lsr #30 │ │ │ │ @@ -156219,52 +156211,52 @@ │ │ │ │ stmib sp, {r9, sl, sp}^ │ │ │ │ stmib sp, {r0, r9, sl, sp, lr}^ │ │ │ │ @ instruction: 0xf0066603 │ │ │ │ @ instruction: 0xf8520e01 │ │ │ │ strcc r4, [r1], -r4, lsl #30 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf858d114 │ │ │ │ - b 0x14a0cb0 │ │ │ │ - bl 0x8473ac │ │ │ │ - bl 0x12e9c30 │ │ │ │ + b 0x14a0c90 │ │ │ │ + bl 0x84738c │ │ │ │ + bl 0x12e9c10 │ │ │ │ stmdaeq r4!, {r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr}^ │ │ │ │ strbvc lr, [lr], #2628 @ 0xa44 │ │ │ │ - blmi 0x1e6d38 │ │ │ │ + blmi 0x1e6d18 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr6, {0} │ │ │ │ @ instruction: 0xf8523601 │ │ │ │ @ instruction: 0xf1be4f04 │ │ │ │ rscle r0, sl, r0, lsl #30 │ │ │ │ eorls pc, r6, r1, asr r8 @ │ │ │ │ vfmsvc.f32 s29, s8, s30 │ │ │ │ streq lr, [r9], #-2996 @ 0xfffff44c │ │ │ │ vfmsvc.f64 d30, d9, d30 │ │ │ │ - b 0x1474460 │ │ │ │ - b 0x11a9da4 │ │ │ │ + b 0x1474440 │ │ │ │ + b 0x11a9d84 │ │ │ │ andsvs r7, ip, lr, asr #9 │ │ │ │ movwcc sp, #16385 @ 0x4001 │ │ │ │ svcne 0x003ae7d1 │ │ │ │ - cdpvs 6, 7, cr15, cr0, cr10, {2} │ │ │ │ + cdpvs 6, 6, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ sbclt r3, r4, #12, 14 @ 0x300000 │ │ │ │ svcvs 0x0004f852 │ │ │ │ - blcc 0x1e6de4 │ │ │ │ + blcc 0x1e6dc4 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85e4297 │ │ │ │ - b 0xfe16cd50 │ │ │ │ - b 0x16989c │ │ │ │ - b 0xfe16988c │ │ │ │ + b 0xfe16cd30 │ │ │ │ + b 0x16987c │ │ │ │ + b 0xfe16986c │ │ │ │ andsvs r0, r3, r6, lsl #6 │ │ │ │ - blmi 0x29d444 │ │ │ │ - blls 0x202cfc │ │ │ │ + blmi 0x29d424 │ │ │ │ + blls 0x202cdc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldclt 7, cr15, [r2, #-996] @ 0xfffffc1c │ │ │ │ - @ instruction: 0xff12f1fe │ │ │ │ + @ instruction: 0xff22f1fe │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ @@ -156272,23 +156264,23 @@ │ │ │ │ stc2l 7, cr15, [r4, #-996] @ 0xfffffc1c │ │ │ │ ldrtmi r3, [r9], -r1, lsl #28 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf9162700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf91e0401 │ │ │ │ @ instruction: 0xf04f2f01 │ │ │ │ - blx 0xfe16bcee │ │ │ │ + blx 0xfe16bcce │ │ │ │ ldmibeq fp, {r1, r9, ip, sp}^ │ │ │ │ movtvs lr, #10819 @ 0x2a43 │ │ │ │ stmibeq r0, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ stmibne r2!, {r0, r3, r4, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x0004b2db │ │ │ │ cmncs pc, #164, 12 @ 0xa400000 │ │ │ │ andvc fp, fp, r4, lsl #2 │ │ │ │ - b 0x1275110 │ │ │ │ + b 0x12750f0 │ │ │ │ vabdl.u8 q8, d0, d12 │ │ │ │ strbmi r0, [r1, #-79] @ 0xffffffb1 │ │ │ │ tstlt r7, r1, ror #3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldcllt 7, cr15, [r2], {249} @ 0xf9 │ │ │ │ @@ -156297,22 +156289,22 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ stc2 7, cr15, [sl, #-996] @ 0xfffffc1c │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ @ instruction: 0xf93c2200 │ │ │ │ @ instruction: 0xf04f7f02 │ │ │ │ @ instruction: 0xf93e0800 │ │ │ │ - blx 0xfe178972 │ │ │ │ - bleq 0xff776988 │ │ │ │ + blx 0xfe178952 │ │ │ │ + bleq 0xff776968 │ │ │ │ movtmi lr, #31299 @ 0x7a43 │ │ │ │ stmdbmi r0, {r0, r1, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ stmibcc r7!, {r0, r3, r4, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ @ instruction: 0xf000bf0c │ │ │ │ addslt r0, pc, #65536 @ 0x10000 │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ @@ -156334,181 +156326,181 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ ldc2 7, cr15, [lr], #996 @ 0x3e4 │ │ │ │ strcs r1, [r0, #-3881] @ 0xfffff0d7 │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1a41f33 │ │ │ │ @ instruction: 0xf1040e04 │ │ │ │ @ instruction: 0xf04f020c │ │ │ │ strtmi r4, [r9], r0, lsl #20 │ │ │ │ svcgt 0x0004f85e │ │ │ │ @ instruction: 0xf8532600 │ │ │ │ - blx 0xfe1bca16 │ │ │ │ - b 0x1499e38 │ │ │ │ - b 0x13c817c │ │ │ │ + blx 0xfe1bc9f6 │ │ │ │ + b 0x1499e18 │ │ │ │ + b 0x13c815c │ │ │ │ strbne r0, [r4, r4, asr #24]! │ │ │ │ svclt 0x0008454c │ │ │ │ sbclt r4, r4, #212, 10 @ 0x35000000 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0601 │ │ │ │ teqmi r5, #0, 24 │ │ │ │ svcvs 0x0004f851 │ │ │ │ eorsmi pc, r4, r8, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c0cea86 │ │ │ │ - b 0x3ba400 │ │ │ │ - b 0xfe1a9e4c │ │ │ │ + b 0x3ba3e0 │ │ │ │ + b 0xfe1a9e2c │ │ │ │ andvs r0, ip, r6, lsl #8 │ │ │ │ @ instruction: 0xb115d1da │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldclt 7, cr15, [ip], #-996 @ 0xfffffc1c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [lr], -r5, lsl #1 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ - bleq 0x4e5288 │ │ │ │ + bleq 0x4e5268 │ │ │ │ andls r3, r3, r1, lsl #26 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [lr], #-996 @ 0xfffffc1c │ │ │ │ ldrtmi r2, [r1], -r0, lsl #14 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf9152640 │ │ │ │ ldrtmi sl, [r2], -r1, lsl #30 │ │ │ │ svcls 0x0001f91e │ │ │ │ @ instruction: 0xf000463b │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ - blx 0xff32be9e │ │ │ │ + blx 0xff32be7e │ │ │ │ ldrmi r2, [r1], r9, lsl #7 │ │ │ │ stmib sp, {r1, r3, r4, r7, r9, sl, lr}^ │ │ │ │ ldmibeq r2, {r9, fp, ip, pc}^ │ │ │ │ - b 0x114fab0 │ │ │ │ + b 0x114fa90 │ │ │ │ @ instruction: 0xf1a26243 │ │ │ │ - b 0x16eb4b4 │ │ │ │ + b 0x16eb494 │ │ │ │ sbcslt r1, r2, #3719168 @ 0x38c000 │ │ │ │ strtmi fp, [r4], r4, lsl #30 │ │ │ │ tstlt r4, pc, ror r2 │ │ │ │ tstcc r1, sl │ │ │ │ stmdaeq ip, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, sl, r9, asr r5 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ - bls 0x19cee4 │ │ │ │ + bls 0x19cec4 │ │ │ │ @ instruction: 0xf8c22301 │ │ │ │ stmdals r3, {r5, r6, r7, r9, sl, fp, ip, sp} │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f94ff0 │ │ │ │ svclt 0x0000bbf1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ @ instruction: 0x461d4692 │ │ │ │ - blvs 0x1ce6830 │ │ │ │ - bleq 0xda5a0c │ │ │ │ + blvs 0x18e6810 │ │ │ │ + bleq 0xda59ec │ │ │ │ strcs r9, [r0, -r3] │ │ │ │ stc2 7, cr15, [r2], #-996 @ 0xfffffc1c │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ @ instruction: 0xf1aa1ea1 │ │ │ │ @ instruction: 0xf44f0c02 │ │ │ │ @ instruction: 0xf10a4480 │ │ │ │ strcs r0, [r0, #-2574] @ 0xfffff5f2 │ │ │ │ svchi 0x0002f83c │ │ │ │ @ instruction: 0xf83e4622 │ │ │ │ strtmi r9, [fp], -r2, lsl #30 │ │ │ │ - blx 0xff2f273a │ │ │ │ + blx 0xff2f271a │ │ │ │ ldrmi r2, [r0], r8, lsl #7 │ │ │ │ stmib sp, {r0, r3, r4, r7, r9, sl, lr}^ │ │ │ │ - bleq 0xff54b344 │ │ │ │ - b 0x114fb4c │ │ │ │ - blx 0x879858 │ │ │ │ + bleq 0xff54b324 │ │ │ │ + b 0x114fb2c │ │ │ │ + blx 0x879838 │ │ │ │ @ instruction: 0xf5a2f882 │ │ │ │ - b 0x1539754 │ │ │ │ + b 0x1539734 │ │ │ │ sbclt r3, r2, #805306382 @ 0x3000000e │ │ │ │ svccc 0x0002f831 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf6470601 │ │ │ │ teqmi r7, #16711680 @ 0xff0000 │ │ │ │ eorscs pc, r2, fp, asr r8 @ │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - b 0x97a6c4 │ │ │ │ - b 0x2a9b80 │ │ │ │ - b 0x116af84 │ │ │ │ + b 0x97a6a4 │ │ │ │ + b 0x2a9b60 │ │ │ │ + b 0x116af64 │ │ │ │ @ instruction: 0xf8a10808 │ │ │ │ bicsle r8, r1, r0 │ │ │ │ - bls 0x195404 │ │ │ │ + bls 0x1953e4 │ │ │ │ @ instruction: 0xf8c22301 │ │ │ │ stmdals r3, {r5, r6, r7, r9, sl, fp, ip, sp} │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f94ff0 │ │ │ │ svclt 0x0000bb99 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ - bvs 0x1ce68e0 │ │ │ │ - beq 0xda5abc │ │ │ │ + bvs 0x18e68c0 │ │ │ │ + beq 0xda5a9c │ │ │ │ strcs r9, [r0, -r1] │ │ │ │ - blx 0xff366faa │ │ │ │ + blx 0xff366f8a │ │ │ │ stmibmi r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcne 0x00331f21 │ │ │ │ @ instruction: 0xf1051f2c │ │ │ │ @ instruction: 0xf04f020c │ │ │ │ @ instruction: 0xf8544b00 │ │ │ │ @ instruction: 0xf04f5f04 │ │ │ │ @ instruction: 0xf8530800 │ │ │ │ strbmi r6, [r6], r4, lsl #30 │ │ │ │ - blx 0xff23ab1a │ │ │ │ + blx 0xff23aafa │ │ │ │ sbclt ip, r6, #5, 28 @ 0x50 │ │ │ │ ldrbvc lr, [ip, #2639] @ 0xa4f │ │ │ │ eorsgt pc, r6, sl, asr r8 @ │ │ │ │ strbeq lr, [lr, #-2629] @ 0xfffff5bb │ │ │ │ vfmsvc.f32 s29, s28, s30 │ │ │ │ svclt 0x000845c6 │ │ │ │ @ instruction: 0xf851455d │ │ │ │ svclt 0x00046f04 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - b 0x12791e8 │ │ │ │ - b 0x1eac38 │ │ │ │ + b 0x12791c8 │ │ │ │ + b 0x1eac18 │ │ │ │ vabal.u8 q8, d0, d12 │ │ │ │ rsbsmi r1, r5, pc │ │ │ │ mulvs sp, r4, r2 │ │ │ │ @ instruction: 0xb11fd1d7 │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0x12e7020 │ │ │ │ + bllt 0x12e7000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ - blx 0xfe0e703e │ │ │ │ + blx 0xfe0e701e │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ @ instruction: 0xf1043d01 │ │ │ │ @ instruction: 0xf1013eff │ │ │ │ ssatmi r0, #25, r0, lsl #18 │ │ │ │ svccs 0x0001f81e │ │ │ │ streq pc, [r1], #-0 │ │ │ │ svccc 0x0001f815 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bl 0x12af2e8 │ │ │ │ + bl 0x12af2c8 │ │ │ │ @ instruction: 0xf5b30208 │ │ │ │ @ instruction: 0xf1727f80 │ │ │ │ sbcslt r0, fp, #0, 4 │ │ │ │ strtmi fp, [r4], r4, lsr #31 │ │ │ │ strdlt r2, [r4, -pc] │ │ │ │ tstcc r1, fp │ │ │ │ streq lr, [ip, -r7, asr #20] │ │ │ │ @@ -156521,36 +156513,36 @@ │ │ │ │ svclt 0x0000bb0d │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ - blx 0x11e70b6 │ │ │ │ + blx 0x11e7096 │ │ │ │ stceq 1, cr15, [r2], {165} @ 0xa5 │ │ │ │ @ instruction: 0xf1a72500 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vmvn.i16 q11, #0 @ 0x0000 │ │ │ │ + vmul.i d22, d0, d0[4] │ │ │ │ stccc 8, cr0, [r2], {51} @ 0x33 │ │ │ │ strtmi r3, [sl], -lr, lsl #14 │ │ │ │ svcne 0x0002f83e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svccc 0x0002f834 │ │ │ │ - beq 0xe5234 │ │ │ │ + beq 0xe5214 │ │ │ │ @ instruction: 0xf858185b │ │ │ │ - bl 0x114d1e4 │ │ │ │ + bl 0x114d1c4 │ │ │ │ @ instruction: 0xf5b30102 │ │ │ │ @ instruction: 0xf1713f80 │ │ │ │ @ instruction: 0xf83c0100 │ │ │ │ svclt 0x00b21f02 │ │ │ │ @ instruction: 0xf000b29b │ │ │ │ @ instruction: 0xf64f0a01 │ │ │ │ - b 0x906118 │ │ │ │ - b 0x169544 │ │ │ │ - b 0x11e9d48 │ │ │ │ + b 0x9060f8 │ │ │ │ + b 0x169524 │ │ │ │ + b 0x11e9d28 │ │ │ │ movwmi r0, #46346 @ 0xb50a │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8ac4577 │ │ │ │ bicsle r3, r9, r0 │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @@ -156558,34 +156550,34 @@ │ │ │ │ svclt 0x0000bac3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4606461f │ │ │ │ - blx 0xfff67148 │ │ │ │ + blx 0xfff67128 │ │ │ │ strcs r1, [r0, #-3881] @ 0xfffff0d7 │ │ │ │ @ instruction: 0xf1a41f3b │ │ │ │ @ instruction: 0xf64a0c04 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ strtmi r0, [lr], ip, lsl #4 │ │ │ │ svchi 0x0004f85c │ │ │ │ - beq 0xe52c0 │ │ │ │ + beq 0xe52a0 │ │ │ │ svcmi 0x0004f853 │ │ │ │ streq lr, [r8], #-2836 @ 0xfffff4ec │ │ │ │ stmdaeq lr, {r1, r2, r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf000d003 │ │ │ │ @ instruction: 0xf04f0a01 │ │ │ │ - blx 0x187659c │ │ │ │ + blx 0x187657c │ │ │ │ @ instruction: 0xf851f880 │ │ │ │ - b 0x1210db8 │ │ │ │ + b 0x1210d98 │ │ │ │ vabal.u8 q8, d0, d10 │ │ │ │ - b 0xfe2ed1ec │ │ │ │ + b 0xfe2ed1cc │ │ │ │ strbmi r0, [r2, #-1028]! @ 0xfffffbfc │ │ │ │ eorshi pc, r8, r7, asr r8 @ │ │ │ │ streq lr, [r8], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, fp, ip │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ @@ -156595,26 +156587,26 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xfece71dc │ │ │ │ + blx 0xfece71bc │ │ │ │ ldrtmi r3, [r9], -r1, lsl #28 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf91e2700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf9160401 │ │ │ │ @ instruction: 0xf04faf01 │ │ │ │ - bl 0x72c214 │ │ │ │ - b 0x1469a24 │ │ │ │ - bl 0x11861a8 │ │ │ │ - bcs 0xfe0c61c8 │ │ │ │ - beq 0xe57f0 │ │ │ │ + bl 0x72c1f4 │ │ │ │ + b 0x1469a04 │ │ │ │ + bl 0x1186188 │ │ │ │ + bcs 0xfe0c61a8 │ │ │ │ + beq 0xe57d0 │ │ │ │ @ instruction: 0xf982fa5f │ │ │ │ strtmi fp, [r4], r4, lsr #31 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ addcc sp, r0, #8, 20 @ 0x8000 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ @@ -156631,60 +156623,60 @@ │ │ │ │ svclt 0x0000ba31 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0x1ae726c │ │ │ │ + blx 0x1ae724c │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf1a61ea9 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ ands r2, ip, r0, lsl #10 │ │ │ │ svcmi 0x0000f512 │ │ │ │ @ instruction: 0xf173b292 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svccc 0x0002f831 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x9893b0 │ │ │ │ - b 0x129ef0 │ │ │ │ - b 0x1129af4 │ │ │ │ + b 0x989390 │ │ │ │ + b 0x129ed0 │ │ │ │ + b 0x1129ad4 │ │ │ │ andhi r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0xf93cd015 │ │ │ │ @ instruction: 0xf04f3f02 │ │ │ │ @ instruction: 0xf93e0800 │ │ │ │ - bl 0x710ef0 │ │ │ │ - b 0x1469af8 │ │ │ │ - bl 0x118627c │ │ │ │ + bl 0x710ed0 │ │ │ │ + b 0x1469ad8 │ │ │ │ + bl 0x118625c │ │ │ │ @ instruction: 0xf5b273e9 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - blle 0xff4eb6fc │ │ │ │ + blle 0xff4eb6dc │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xb115e7d6 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ strtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmiblt sl, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0x567318 │ │ │ │ + blx 0x5672f8 │ │ │ │ @ instruction: 0xf64a1f31 │ │ │ │ - vmov.i64 q11, #0x0000000000000000 │ │ │ │ + vqrdmlah.s d22, d0, d0[4] │ │ │ │ svcne 0x003b0e33 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2600 │ │ │ │ @ instruction: 0xf04f4f04 │ │ │ │ @ instruction: 0xf8530800 │ │ │ │ strbne r9, [r7, r4, lsl #30]! │ │ │ │ @@ -156694,17 +156686,17 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b4da23 │ │ │ │ @ instruction: 0xf1774f00 │ │ │ │ svclt 0x00bc37ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ strmi pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf851b2c7 │ │ │ │ - b 0x1250f94 │ │ │ │ + b 0x1250f74 │ │ │ │ vrsubhn.i16 d16, q0, q4 │ │ │ │ - b 0xfe1ad3c8 │ │ │ │ + b 0xfe1ad3a8 │ │ │ │ strbmi r0, [r2, #-1033]! @ 0xfffffbf7 │ │ │ │ eorsvc pc, r7, lr, asr r8 @ │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r4, ip │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ @@ -156723,15 +156715,15 @@ │ │ │ │ @ instruction: 0xf9bef7f9 │ │ │ │ ldrtmi r3, [r9], -r1, lsl #28 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf81e2700 │ │ │ │ @ instruction: 0xf04f2f01 │ │ │ │ @ instruction: 0xf8160c00 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ - bne 0xfe76a3fc │ │ │ │ + bne 0xfe76a3dc │ │ │ │ andeq lr, r2, #100352 @ 0x18800 │ │ │ │ sbcslt r4, fp, #411041792 @ 0x18800000 │ │ │ │ @ instruction: 0x4663bfbc │ │ │ │ smlatblt r4, r4, r6, r4 │ │ │ │ tstcc r1, fp │ │ │ │ streq lr, [ip, -r7, asr #20] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @@ -156747,29 +156739,29 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf988f7f9 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf1a61ea9 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf83c2500 │ │ │ │ - blx 0x187906c │ │ │ │ + blx 0x187904c │ │ │ │ @ instruction: 0xf83ef880 │ │ │ │ @ instruction: 0xf04f2f02 │ │ │ │ - bne 0xfe76b870 │ │ │ │ + bne 0xfe76b850 │ │ │ │ eorshi pc, r8, r7, asr r8 @ │ │ │ │ andeq lr, r2, #100352 @ 0x18800 │ │ │ │ svclt 0x00a8454a │ │ │ │ @ instruction: 0xf831b29a │ │ │ │ svclt 0x00bc3f02 │ │ │ │ @ instruction: 0xf0002200 │ │ │ │ - b 0x96b890 │ │ │ │ - b 0x12a0b0 │ │ │ │ + b 0x96b870 │ │ │ │ + b 0x12a090 │ │ │ │ tstmi r3, #8, 4 @ 0x80000000 │ │ │ │ streq lr, [r9, #-2629] @ 0xfffff5bb │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ andhi r4, fp, r6, ror #10 │ │ │ │ @ instruction: 0xb115d1dd │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ strtmi r3, [r0], -r0, ror #29 │ │ │ │ @@ -156779,33 +156771,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xf944f7f9 │ │ │ │ @ instruction: 0xf64a1f31 │ │ │ │ - vmov.i64 q11, #0x0000000000000000 │ │ │ │ + vqrdmlah.s d22, d0, d0[4] │ │ │ │ svcne 0x003b0e33 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2600 │ │ │ │ @ instruction: 0xf04f4f04 │ │ │ │ @ instruction: 0xf8530900 │ │ │ │ @ instruction: 0xf8517f04 │ │ │ │ - blne 0xff9cd108 │ │ │ │ + blne 0xff9cd0e8 │ │ │ │ streq lr, [r7, -r7, ror #22] │ │ │ │ sbclt r4, r7, #331350016 @ 0x13c00000 │ │ │ │ strcs fp, [r0], #-4028 @ 0xfffff044 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ streq lr, [r4], #-2696 @ 0xfffff578 │ │ │ │ streq lr, [r9], -r6, asr #20 │ │ │ │ eorsvc pc, r7, lr, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0x1baaa4 │ │ │ │ - b 0xfe1aa53c │ │ │ │ + b 0x1baa84 │ │ │ │ + b 0xfe1aa51c │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb116d1df │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmialt sl, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -156818,19 +156810,19 @@ │ │ │ │ @ instruction: 0xf900f7f9 │ │ │ │ ldrtmi r3, [r9], -r1, lsl #28 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf9162700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf91e0401 │ │ │ │ @ instruction: 0xf04faf01 │ │ │ │ - bl 0xfed6c574 │ │ │ │ - b 0x1469da0 │ │ │ │ - bl 0x1986508 │ │ │ │ - bcs 0xfe0c6528 │ │ │ │ - beq 0xe5b50 │ │ │ │ + bl 0xfed6c554 │ │ │ │ + b 0x1469d80 │ │ │ │ + bl 0x19864e8 │ │ │ │ + bcs 0xfe0c6508 │ │ │ │ + beq 0xe5b30 │ │ │ │ @ instruction: 0xf982fa5f │ │ │ │ strtmi fp, [r4], r4, lsr #31 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ addcc sp, r0, #8, 20 @ 0x8000 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ @@ -156851,40 +156843,40 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf8b8f7f9 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf1a61ea9 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ ands r2, ip, r0, lsl #10 │ │ │ │ svcmi 0x0000f512 │ │ │ │ @ instruction: 0xf173b292 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svccc 0x0002f831 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x989710 │ │ │ │ - b 0x12a250 │ │ │ │ - b 0x1129e54 │ │ │ │ + b 0x9896f0 │ │ │ │ + b 0x12a230 │ │ │ │ + b 0x1129e34 │ │ │ │ andhi r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0xf93cd015 │ │ │ │ @ instruction: 0xf04f3f02 │ │ │ │ @ instruction: 0xf93e0800 │ │ │ │ - bl 0xfed91250 │ │ │ │ - b 0x1469e70 │ │ │ │ - bl 0x19865dc │ │ │ │ + bl 0xfed91230 │ │ │ │ + b 0x1469e50 │ │ │ │ + bl 0x19865bc │ │ │ │ @ instruction: 0xf5b273e9 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - blle 0xff4eba5c │ │ │ │ + blle 0xff4eba3c │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xb115e7d6 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ strtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt sl!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -156892,15 +156884,15 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xf862f7f9 │ │ │ │ @ instruction: 0xf64a1f31 │ │ │ │ - vmov.i64 q11, #0x0000000000000000 │ │ │ │ + vqrdmlah.s d22, d0, d0[4] │ │ │ │ svcne 0x003b0e33 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2600 │ │ │ │ @ instruction: 0xf04f4f04 │ │ │ │ @ instruction: 0xf8530800 │ │ │ │ strbne r9, [r7, r4, lsl #30]! │ │ │ │ @@ -156910,68 +156902,68 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b4da23 │ │ │ │ @ instruction: 0xf1774f00 │ │ │ │ svclt 0x00bc37ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ strmi pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf851b2c7 │ │ │ │ - b 0x12512f4 │ │ │ │ + b 0x12512d4 │ │ │ │ vrsubhn.i16 d16, q0, q4 │ │ │ │ - b 0xfe1ad728 │ │ │ │ + b 0xfe1ad708 │ │ │ │ strbmi r0, [r2, #-1033]! @ 0xfffffbf7 │ │ │ │ eorsvc pc, r7, lr, asr r8 @ │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r4, ip │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ @ instruction: 0xf000bfdd │ │ │ │ @ instruction: 0xf06f0801 │ │ │ │ ldrb r4, [pc, r0, lsl #8] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec00924 │ │ │ │ + bl 0xfec00904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @ instruction: 0xf106f811 │ │ │ │ @ instruction: 0xf1053eff │ │ │ │ @ instruction: 0x46393cff │ │ │ │ ldreq pc, [r0], -r7, lsl #2 │ │ │ │ @ instruction: 0xf91c2500 │ │ │ │ @ instruction: 0xf91e3f01 │ │ │ │ - ldclne 15, cr2, [pc, #4] @ 0xa9754 │ │ │ │ + ldclne 15, cr2, [pc, #4] @ 0xa9734 │ │ │ │ bfine sp, r7, (invalid: 20:19) │ │ │ │ streq pc, [r1, -r0] │ │ │ │ sbcslt r2, fp, #0, 4 │ │ │ │ andvc fp, fp, r7, lsl #2 │ │ │ │ tstcc r1, sl, lsr #6 │ │ │ │ streq pc, [r1, #-2] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, lr, lsl #5 │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr4, {6} │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f840f8 │ │ │ │ - blcs 0xd9618 │ │ │ │ - blcs 0x2a03d8 │ │ │ │ - blx 0x1607f4 │ │ │ │ + blcs 0xd95f8 │ │ │ │ + blcs 0x2a03b8 │ │ │ │ + blx 0x1607d4 │ │ │ │ subslt pc, pc, #201326592 @ 0xc000000 │ │ │ │ svclt 0x000242bb │ │ │ │ andcs fp, r0, #-1342177267 @ 0xb000000d │ │ │ │ streq pc, [r1, -r0] │ │ │ │ bicsmi sp, r3, #222 @ 0xde │ │ │ │ andeq pc, r1, #0 │ │ │ │ svceq 0x00db4617 │ │ │ │ orreq pc, r0, #-1073741776 @ 0xc0000030 │ │ │ │ @ instruction: 0xe7d5b2db │ │ │ │ @ instruction: 0xf000425b │ │ │ │ - blx 0x112b3bc │ │ │ │ + blx 0x112b39c │ │ │ │ andcs pc, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xe7cdb2db │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ @ instruction: 0xf0004613 │ │ │ │ strb r0, [r7, r1, lsl #14] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -156980,35 +156972,35 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7f83d02 │ │ │ │ @ instruction: 0xf04fffb7 │ │ │ │ @ instruction: 0xf1a70800 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ bfine lr, r8, #0, #26 │ │ │ │ addlt r2, r9, #0, 6 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svccs 0x0002f83c │ │ │ │ movweq lr, #14920 @ 0x3a48 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ stmdaeq r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf85745b6 │ │ │ │ - b 0x94d908 │ │ │ │ - b 0xea44c │ │ │ │ - b 0x1169c50 │ │ │ │ + b 0x94d8e8 │ │ │ │ + b 0xea42c │ │ │ │ + b 0x1169c30 │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ eorle r3, r4, r0 │ │ │ │ svccs 0x0002f915 │ │ │ │ svccc 0x0002f93e │ │ │ │ svceq 0x000ff112 │ │ │ │ - bcs 0xe07c0 │ │ │ │ - bcs 0x4a048c │ │ │ │ - blx 0x1a08a0 │ │ │ │ + bcs 0xe07a0 │ │ │ │ + bcs 0x4a046c │ │ │ │ + blx 0x1a0880 │ │ │ │ andslt pc, r1, #536870912 @ 0x20000000 │ │ │ │ svclt 0x0004428a │ │ │ │ movwcs fp, #657 @ 0x291 │ │ │ │ bicsmi sp, fp, #214 @ 0xd6 │ │ │ │ @ instruction: 0xf5c30fdb │ │ │ │ addslt r4, r9, #0, 6 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ @@ -157027,42 +157019,42 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4614 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xff54f7f8 │ │ │ │ @ instruction: 0xf64a1f3b │ │ │ │ - vmov.i64 q11, #0x0000000000000000 │ │ │ │ + vqrdmlah.s d22, d0, d0[4] │ │ │ │ svcne 0x00290e33 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2700 │ │ │ │ @ instruction: 0xf9135f04 │ │ │ │ @ instruction: 0xf1188f04 │ │ │ │ svclt 0x00bc0f1f │ │ │ │ strcs r1, [r0, #-2028] @ 0xfffff814 │ │ │ │ @ instruction: 0xf1b8db13 │ │ │ │ - blle 0xbed4e0 │ │ │ │ + blle 0xbed4c0 │ │ │ │ svceq 0x001ff1b8 │ │ │ │ - blx 0x2209a8 │ │ │ │ - blx 0x11e690c │ │ │ │ + blx 0x220988 │ │ │ │ + blx 0x11e68ec │ │ │ │ strbmi pc, [r5, #-2056] @ 0xfffff7f8 @ │ │ │ │ strcs fp, [r0, #-3848] @ 0xfffff0f8 │ │ │ │ mvnmi sp, #5 │ │ │ │ @ instruction: 0xf1c50fed │ │ │ │ @ instruction: 0xf0004400 │ │ │ │ - blx 0x186ad08 │ │ │ │ + blx 0x186ace8 │ │ │ │ @ instruction: 0xf851f980 │ │ │ │ teqmi sp, #4, 30 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ streq pc, [r1, -r5] │ │ │ │ streq lr, [r4], #-2696 @ 0xfffff578 │ │ │ │ eorspl pc, r9, lr, asr r8 @ │ │ │ │ - b 0x1baea8 │ │ │ │ - b 0xfe1aa938 │ │ │ │ + b 0x1bae88 │ │ │ │ + b 0xfe1aa918 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ tstlt r7, sp, asr #3 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mcrlt 7, 6, pc, cr8, cr8, {7} @ │ │ │ │ stmdaeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @@ -157074,23 +157066,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ pkhbtmi r4, r0, sp, lsl #12 │ │ │ │ @ instruction: 0xf7f83d01 │ │ │ │ @ instruction: 0x4639fef5 │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xa998c │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xa996c │ │ │ │ @ instruction: 0x26003710 │ │ │ │ svccc 0x0001f915 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blle 0x9b10ec │ │ │ │ + blle 0x9b10cc │ │ │ │ mulcs r0, ip, r8 │ │ │ │ - blle 0xa3458c │ │ │ │ + blle 0xa3456c │ │ │ │ @ instruction: 0xdc2d2b07 │ │ │ │ - bcs 0x79bfc │ │ │ │ + bcs 0x79bdc │ │ │ │ sbcslt fp, r3, #632 @ 0x278 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ streq pc, [r1], #-0 │ │ │ │ @ instruction: 0xf000d903 │ │ │ │ mvnscs r0, #16777216 @ 0x1000000 │ │ │ │ smlatblt r4, r6, r6, r4 │ │ │ │ tstcc r1, fp │ │ │ │ @@ -157118,43 +157110,43 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ mcr2 7, 5, pc, cr0, cr8, {7} @ │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf64a1ea9 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ eor r2, r3, r0, lsl #4 │ │ │ │ - blcs 0xcba70 │ │ │ │ - blcs 0x4a06dc │ │ │ │ + blcs 0xcba50 │ │ │ │ + blcs 0x4a06bc │ │ │ │ addsmi sp, pc, lr, lsr #24 │ │ │ │ svccc 0x0080f5b7 │ │ │ │ - blx 0x899734 │ │ │ │ + blx 0x899714 │ │ │ │ strcs pc, [r0, -r7, lsl #19] │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0701 │ │ │ │ - blx 0x1888250 │ │ │ │ + blx 0x1888230 │ │ │ │ @ instruction: 0xf83cf880 │ │ │ │ teqmi sl, #2, 30 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85642a9 │ │ │ │ - b 0x985b48 │ │ │ │ - b 0x2ea688 │ │ │ │ - b 0x116b68c │ │ │ │ + b 0x985b28 │ │ │ │ + b 0x2ea668 │ │ │ │ + b 0x116b66c │ │ │ │ @ instruction: 0xf8ac0307 │ │ │ │ andsle r3, r3, r0 │ │ │ │ svccc 0x0002f91e │ │ │ │ @ instruction: 0xf1133102 │ │ │ │ - ble 0xff5ed6c0 │ │ │ │ + ble 0xff5ed6a0 │ │ │ │ ldrtmi r2, [r9], r0, lsl #14 │ │ │ │ subsmi lr, fp, #59506688 @ 0x38c0000 │ │ │ │ vpmax.u8 d15, d3, d23 │ │ │ │ - blx 0x873694 │ │ │ │ + blx 0x873674 │ │ │ │ ldrb pc, [ip, r3, lsl #19] @ │ │ │ │ svccs 0x000046b9 │ │ │ │ @ instruction: 0xe7d8d1d5 │ │ │ │ movwcs fp, #4370 @ 0x1112 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr4, {6} │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ @@ -157163,39 +157155,39 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ mcr2 7, 2, pc, cr4, cr8, {7} @ │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf9132600 │ │ │ │ @ instruction: 0xf10ecf04 │ │ │ │ @ instruction: 0xf11c0e04 │ │ │ │ - blle 0xbed770 │ │ │ │ + blle 0xbed750 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2c │ │ │ │ ldcle 15, cr0, [r0], #-124 @ 0xffffff84 │ │ │ │ @ instruction: 0xf80cfa04 │ │ │ │ stc2 10, cr15, [ip], {40} @ 0x28 @ │ │ │ │ eorle r4, lr, r4, ror #10 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xa9b18 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xa9af8 @ │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574572 │ │ │ │ - b 0xfe1d9c20 │ │ │ │ - b 0x1aab54 │ │ │ │ - b 0xfe1aab68 │ │ │ │ + b 0xfe1d9c00 │ │ │ │ + b 0x1aab34 │ │ │ │ + b 0xfe1aab48 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb116d1d3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldclt 7, cr15, [lr, #992]! @ 0x3e0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -157211,23 +157203,23 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ pkhbtmi r4, r0, sp, lsl #12 │ │ │ │ stc2l 7, cr15, [r2, #992]! @ 0x3e0 │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xa9bb0 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xa9b90 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr5, {0} │ │ │ │ @ instruction: 0xf1074639 │ │ │ │ @ instruction: 0x26000510 │ │ │ │ svccs 0x0001f91e │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blle 0xb312fc │ │ │ │ + blle 0xb312dc │ │ │ │ mulcc r0, ip, r9 │ │ │ │ - blle 0xb743b8 │ │ │ │ + blle 0xb74398 │ │ │ │ @ instruction: 0xdc352a07 │ │ │ │ vpmax.s8 d15, d2, d3 │ │ │ │ adcsmi fp, sl, #1879048197 @ 0x70000005 │ │ │ │ sbcslt fp, r2, #2, 30 │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ andle r0, r7, r1, lsl #8 │ │ │ │ @ instruction: 0xf00043da │ │ │ │ @@ -157243,15 +157235,15 @@ │ │ │ │ cdpcc 8, 14, cr15, cr0, cr8, {6} │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f841f0 │ │ │ │ andcs fp, r0, #6336 @ 0x18c0 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ @ instruction: 0xe7e74613 │ │ │ │ @ instruction: 0xf00043d2 │ │ │ │ - blx 0x116ac1c │ │ │ │ + blx 0x116abfc │ │ │ │ movwcs pc, #514 @ 0x202 @ │ │ │ │ streq pc, [r1, -r2] │ │ │ │ rsbeq lr, r2, #7168 @ 0x1c00 │ │ │ │ @ instruction: 0xe7dbb2d2 │ │ │ │ bicsle r2, r1, r0, lsl #22 │ │ │ │ @ instruction: 0xf000461a │ │ │ │ ldrb r0, [r5, r1, lsl #8] │ │ │ │ @@ -157262,44 +157254,44 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7f83d02 │ │ │ │ @ instruction: 0xf04ffd83 │ │ │ │ @ instruction: 0xf1a70800 │ │ │ │ @ instruction: 0xf1a60e02 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ - blcs 0x4a1d04 │ │ │ │ - blx 0x120d60 │ │ │ │ + blcs 0x4a1ce4 │ │ │ │ + blx 0x120d40 │ │ │ │ andslt pc, sl, #201326592 @ 0xc000000 │ │ │ │ svclt 0x00044293 │ │ │ │ @ instruction: 0x2100b29b │ │ │ │ bicmi sp, fp, #6 │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ @ instruction: 0xf5c30fdb │ │ │ │ addslt r4, fp, #0, 6 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ tsteq r1, r8, asr #20 │ │ │ │ svccs 0x0002f83e │ │ │ │ stmdaeq r1, {r0, ip, sp, lr, pc} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x92dd8c │ │ │ │ - b 0x16a4b0 │ │ │ │ - b 0x116a8b4 │ │ │ │ + b 0x92dd6c │ │ │ │ + b 0x16a490 │ │ │ │ + b 0x116a894 │ │ │ │ @ instruction: 0xf8ae0302 │ │ │ │ andsle r3, fp, r0 │ │ │ │ svccc 0x0002f915 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ svceq 0x000ff113 │ │ │ │ movwcs fp, #4028 @ 0xfbc │ │ │ │ - blle 0xff87b530 │ │ │ │ + blle 0xff87b510 │ │ │ │ @ instruction: 0x1000f9bc │ │ │ │ - ble 0xff3348d4 │ │ │ │ - blx 0x10fac44 │ │ │ │ + ble 0xff3348b4 │ │ │ │ + blx 0x10fac24 │ │ │ │ tstpcs r0, r3, lsl #6 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #3 │ │ │ │ cmneq r3, #2048 @ 0x800 │ │ │ │ bfi fp, fp, #5, #13 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ strb sp, [sp, r7, asr #3] │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @@ -157312,24 +157304,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [sl, #-992] @ 0xfffffc20 │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf9132600 │ │ │ │ @ instruction: 0xf10e8f04 │ │ │ │ @ instruction: 0xf1180e04 │ │ │ │ svclt 0x00bc0f1f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blle 0x67b6e0 │ │ │ │ + blle 0x67b6c0 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf1b8db2f │ │ │ │ ldcle 15, cr0, [r6], #-124 @ 0xffffff84 │ │ │ │ stc2 10, cr15, [r8], {4} @ │ │ │ │ @ instruction: 0xf808fa4c │ │ │ │ svclt 0x00084544 │ │ │ │ @@ -157338,49 +157330,49 @@ │ │ │ │ streq pc, [r1], #-0 │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ stcmi 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0004f851 │ │ │ │ vbic.i32 d20, #33792 @ 0x00008400 │ │ │ │ @ instruction: 0xf004100f │ │ │ │ - b 0xfe2ab598 │ │ │ │ + b 0xfe2ab578 │ │ │ │ @ instruction: 0xf857040c │ │ │ │ ldrbmi ip, [r2, #-57]! @ 0xffffffc7 │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicle r6, r8, ip │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ - b 0x1c98fe0 │ │ │ │ - blx 0x11abde0 │ │ │ │ + b 0x1c98fc0 │ │ │ │ + blx 0x11abdc0 │ │ │ │ strcs pc, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ stceq 0, cr15, [r1], {8} │ │ │ │ @ instruction: 0x0c68eb0c │ │ │ │ ssatmi lr, #5, r8, asr #15 │ │ │ │ bicle r2, sp, r0, lsl #24 │ │ │ │ svclt 0x0000e7d4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ ldc2 7, cr15, [r2], #992 @ 0x3e0 │ │ │ │ @ instruction: 0x46391e72 │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xa9e0c │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xa9dec │ │ │ │ cdpeq 1, 1, cr15, cr0, cr7, {0} │ │ │ │ @ instruction: 0xf91c2600 │ │ │ │ andcc r3, r1, #1, 30 │ │ │ │ svceq 0x0008f113 │ │ │ │ ldmdavc r4, {r0, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ - blle 0x974a14 │ │ │ │ + blle 0x9749f4 │ │ │ │ @ instruction: 0xdc2c2b07 │ │ │ │ - ldclcs 0, cr4, [pc], #624 @ 0xaa08c │ │ │ │ + ldclcs 0, cr4, [pc], #624 @ 0xaa06c │ │ │ │ rsclt fp, r3, #632 @ 0x278 │ │ │ │ @ instruction: 0xf0002700 │ │ │ │ stmdble r3, {r0, r8, sl} │ │ │ │ streq pc, [r1, #-0] │ │ │ │ @ instruction: 0x462f23ff │ │ │ │ andvc fp, fp, r5, lsl #2 │ │ │ │ teqmi lr, #1073741824 @ 0x40000000 │ │ │ │ @@ -157392,15 +157384,15 @@ │ │ │ │ @ instruction: 0xf7f841f0 │ │ │ │ smladxcs r0, sp, ip, fp │ │ │ │ streq pc, [r1, #-0] │ │ │ │ @ instruction: 0xe7e9463b │ │ │ │ @ instruction: 0x270043db │ │ │ │ streq pc, [r1, #-0] │ │ │ │ @ instruction: 0xf00440dc │ │ │ │ - bl 0x16aa70 │ │ │ │ + bl 0x16aa50 │ │ │ │ sbcslt r0, fp, #84, 6 @ 0x50000001 │ │ │ │ stccs 7, cr14, [r0], {222} @ 0xde │ │ │ │ @ instruction: 0x4627d1d8 │ │ │ │ streq pc, [r1, #-0] │ │ │ │ ldrb r4, [r7, r3, lsr #12] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -157408,90 +157400,90 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ mrrc2 7, 15, pc, lr, cr8 @ │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {165} @ 0xa5 │ │ │ │ @ instruction: 0xf64a1eb1 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ eor r2, r3, r0, lsl #10 │ │ │ │ - blcs 0xcbee0 │ │ │ │ - blcs 0x4a0b60 │ │ │ │ + blcs 0xcbec0 │ │ │ │ + blcs 0x4a0b40 │ │ │ │ addsmi sp, sl, r1, lsr ip │ │ │ │ svccc 0x0080f5b2 │ │ │ │ - blx 0x899bb8 │ │ │ │ + blx 0x899b98 │ │ │ │ andcs pc, r0, #2129920 @ 0x208000 │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0201 │ │ │ │ - blx 0x18886d4 │ │ │ │ + blx 0x18886b4 │ │ │ │ @ instruction: 0xf83cf880 │ │ │ │ tstmi r5, #2, 30 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf857428e │ │ │ │ - b 0x971fcc │ │ │ │ - b 0x2eaaf8 │ │ │ │ - b 0x116a6fc │ │ │ │ + b 0x971fac │ │ │ │ + b 0x2eaad8 │ │ │ │ + b 0x116a6dc │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ andsle r3, r6, r0 │ │ │ │ svccc 0x0002f91e │ │ │ │ @ instruction: 0xf1133102 │ │ │ │ - ble 0xff5edb48 │ │ │ │ + ble 0xff5edb28 │ │ │ │ ldrmi r2, [r1], r0, lsl #4 │ │ │ │ bicsmi lr, fp, #59506688 @ 0x38c0000 │ │ │ │ @ instruction: 0xf00240da │ │ │ │ - bl 0x2ec31c │ │ │ │ + bl 0x2ec2fc │ │ │ │ andcs r0, r0, #1343488 @ 0x148000 │ │ │ │ @ instruction: 0xf989fa1f │ │ │ │ @ instruction: 0x4691e7d9 │ │ │ │ bicsle r2, r2, r0, lsl #20 │ │ │ │ @ instruction: 0xb115e7d5 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ strtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xff2e7f1c │ │ │ │ + bllt 0xff2e7efc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ stc2 7, cr15, [r0], {248} @ 0xf8 │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf9132600 │ │ │ │ @ instruction: 0xf10ecf04 │ │ │ │ @ instruction: 0xf11c0e04 │ │ │ │ - blle 0xbedbfc │ │ │ │ + blle 0xbedbdc │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2c │ │ │ │ ldcle 15, cr0, [r4], #-124 @ 0xffffff84 │ │ │ │ @ instruction: 0xf80cfa04 │ │ │ │ stc2 10, cr15, [ip], {40} @ 0x28 @ │ │ │ │ eorsle r4, r2, r4, ror #10 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xa9fa0 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xa9f80 @ │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574572 │ │ │ │ - b 0xfe1da0a8 │ │ │ │ - b 0x1aafdc │ │ │ │ - b 0xfe1aaff0 │ │ │ │ + b 0xfe1da088 │ │ │ │ + b 0x1aafbc │ │ │ │ + b 0xfe1aafd0 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb116d1d3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1f67fb8 │ │ │ │ + bllt 0x1f67f98 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrb r4, [pc, r4, asr #12] │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stc2 10, cr15, [ip], {36} @ 0x24 @ │ │ │ │ streq pc, [r1], #-12 │ │ │ │ ldrbeq lr, [ip], #-2820 @ 0xfffff4fc │ │ │ │ @@ -157501,48 +157493,48 @@ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7cc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [fp], r5, lsl #1 │ │ │ │ - blcc 0xa644c │ │ │ │ + blcc 0xa642c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [r7], -r1, lsl #13 │ │ │ │ @ instruction: 0xf7f8461e │ │ │ │ @ instruction: 0xf8cdfb95 │ │ │ │ strbmi r9, [r4], ip │ │ │ │ stmib sp, {r0, r3, r4, r6, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf00c4500 │ │ │ │ cps #1 │ │ │ │ stmdbcs r0, {r0, sl, fp} │ │ │ │ @ instruction: 0xf997d139 │ │ │ │ @ instruction: 0xf0002001 │ │ │ │ @ instruction: 0xf9960e01 │ │ │ │ @ instruction: 0xf9973001 │ │ │ │ @ instruction: 0xf996b000 │ │ │ │ - blx 0xfe15205e │ │ │ │ + blx 0xfe15203e │ │ │ │ stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff372c6a │ │ │ │ + blx 0xff372c4a │ │ │ │ ldmne r4, {r1, r3, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf5b4415b │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ @ instruction: 0xf3c40b00 │ │ │ │ svclt 0x00a42a07 │ │ │ │ @ instruction: 0xf04f4671 │ │ │ │ - ble 0x2eca80 │ │ │ │ + ble 0x2eca60 │ │ │ │ svcmi 0x0000f514 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ ldrbtmi r0, [r1], -r0, lsl #21 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf809d001 │ │ │ │ - b 0x12d20d4 │ │ │ │ + b 0x12d20b4 │ │ │ │ vmlal.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf00c004f │ │ │ │ strcc r0, [r1, -r1, lsl #2] │ │ │ │ @ instruction: 0xf10c3601 │ │ │ │ stmdbcs r0, {r0, sl, fp} │ │ │ │ vmla.i , q8, d1[1] │ │ │ │ strcc r0, [r1, -pc, asr #32] │ │ │ │ @@ -157550,62 +157542,62 @@ │ │ │ │ @ instruction: 0xd1b80f10 │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr9, {6} │ │ │ │ andlt r4, r5, r8, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0xffde80c4 │ │ │ │ + blt 0xffde80a4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ umulllt r4, r3, r8, r6 │ │ │ │ strmi r4, [r3], pc, lsl #12 │ │ │ │ @ instruction: 0xf7f84616 │ │ │ │ strbmi pc, [r1], -fp, lsr #22 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ldmdbvs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stmib sp, {r1, r2, r6, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf00e4500 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xad924 │ │ │ │ + blcs 0xad904 │ │ │ │ @ instruction: 0xf9b6d13f │ │ │ │ ldrmi sl, [ip], r2 │ │ │ │ @ instruction: 0x2002f9b1 │ │ │ │ - blx 0xfe34c202 │ │ │ │ + blx 0xfe34c1e2 │ │ │ │ @ instruction: 0xf8b13202 │ │ │ │ stmib sp, {sp, pc}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff1b2d42 │ │ │ │ - bl 0x532f6c │ │ │ │ + blx 0xff1b2d22 │ │ │ │ + bl 0x532f4c │ │ │ │ cmpmi fp, r2, lsl #20 │ │ │ │ svcmi 0x0000f1ba │ │ │ │ streq pc, [r0], #-371 @ 0xfffffe8d │ │ │ │ andsmi lr, sl, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470c01 │ │ │ │ - ble 0x2c6d5c │ │ │ │ + ble 0x2c6d3c │ │ │ │ svcmi 0x0000f1ba │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ @ instruction: 0xf44f0c01 │ │ │ │ - b 0x12ba974 │ │ │ │ - blx 0x186c1a8 │ │ │ │ + b 0x12ba954 │ │ │ │ + blx 0x186c188 │ │ │ │ ldmdahi fp!, {r7, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcc r2, r2, lsl #12 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r9, asr r8 @ │ │ │ │ movweq lr, #51747 @ 0xca23 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ @ instruction: 0xf8274313 │ │ │ │ @ instruction: 0xf00e3b02 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xad9a4 │ │ │ │ + blcs 0xad984 │ │ │ │ vshr.u64 d29, d31, #64 │ │ │ │ strcc r0, [r2, -pc, lsl #1] │ │ │ │ tstcc r2, r2, lsl #12 │ │ │ │ svceq 0x0008f1be │ │ │ │ @ instruction: 0xf1b8d1b1 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8cb2301 │ │ │ │ @@ -157615,16 +157607,16 @@ │ │ │ │ svclt 0x0000ba81 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x460f461c │ │ │ │ - blvs 0x1ce7b10 │ │ │ │ - bleq 0xda6cec │ │ │ │ + blvs 0x18e7af0 │ │ │ │ + bleq 0xda6ccc │ │ │ │ @ instruction: 0xf7f89001 │ │ │ │ @ instruction: 0x4632fab3 │ │ │ │ strtmi r2, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0x46344639 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr4, {0} │ │ │ │ @ instruction: 0xf1be3401 │ │ │ │ teqle r7, r0, lsl #30 │ │ │ │ @@ -157633,46 +157625,46 @@ │ │ │ │ ldmdavs pc, {r0, r2, r4, r6, fp, sp, lr}^ @ │ │ │ │ @ instruction: 0xac07fb85 │ │ │ │ stmdbeq sl, {r0, r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb58 │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r0], r1, lsl #28 │ │ │ │ svceq 0x0000f1be │ │ │ │ - bl 0x71e6e0 │ │ │ │ - bl 0x17ac658 │ │ │ │ + bl 0x71e6c0 │ │ │ │ + bl 0x17ac638 │ │ │ │ svclt 0x00680c0c │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ @ instruction: 0xf1be46e0 │ │ │ │ @ instruction: 0xd1210f00 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorshi pc, lr, fp, asr r8 @ │ │ │ │ ldrd pc, [r0], -r1 │ │ │ │ @ instruction: 0x0c0eea8c │ │ │ │ @ instruction: 0x0c08ea0c │ │ │ │ @ instruction: 0x0c0eea8c │ │ │ │ cdpeq 0, 0, cr15, cr1, cr4, {0} │ │ │ │ - blgt 0x1e8374 │ │ │ │ + blgt 0x1e8354 │ │ │ │ @ instruction: 0xf1be3401 │ │ │ │ sbcle r0, r7, r0, lsl #30 │ │ │ │ andle r2, ip, r4, lsl #24 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ andcc r3, r4, #4, 2 │ │ │ │ ldr r3, [r9, r4, lsl #6]! │ │ │ │ stmiavc r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stcmi 1, cr15, [r0], {8} │ │ │ │ @ instruction: 0xb11ee7d6 │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x4e828c │ │ │ │ + blt 0x4e826c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ umulllt r4, r5, r9, r6 │ │ │ │ strmi r4, [pc], -r0, lsl #13 │ │ │ │ @ instruction: 0xf7f84616 │ │ │ │ @@ -157684,36 +157676,36 @@ │ │ │ │ tstle r9, r1, lsl #30 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10e3601 │ │ │ │ @ instruction: 0xf01c0e01 │ │ │ │ rscsle r0, r5, r1, lsl #30 │ │ │ │ mulcs r0, r6, r9 │ │ │ │ - beq 0xe6438 │ │ │ │ + beq 0xe6418 │ │ │ │ mulcc r1, lr, r9 │ │ │ │ mulne r1, r6, r9 │ │ │ │ @ instruction: 0xf0009101 │ │ │ │ @ instruction: 0xf99e0101 │ │ │ │ - blx 0xfe156312 │ │ │ │ - blls 0xfb720 │ │ │ │ + blx 0xfe1562f2 │ │ │ │ + blls 0xfb700 │ │ │ │ strtmi r4, [r8], r7, lsr #12 │ │ │ │ stmvc fp, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x464319ff │ │ │ │ @ instruction: 0xf5b7415b │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ vsubl.u8 q8, d7, d0 │ │ │ │ svclt 0x00a42b07 │ │ │ │ @ instruction: 0xf04f468a │ │ │ │ - ble 0x2ed134 │ │ │ │ + ble 0x2ed114 │ │ │ │ svcmi 0x0000f517 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0101 │ │ │ │ strmi r0, [sl], r0, lsl #23 │ │ │ │ - blls 0x156794 │ │ │ │ + blls 0x156774 │ │ │ │ andlt pc, ip, r3, lsl #16 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10e3601 │ │ │ │ @ instruction: 0xf1bc0e01 │ │ │ │ @ instruction: 0xd1b60f10 │ │ │ │ @@ -157731,54 +157723,54 @@ │ │ │ │ addlt r4, r3, pc, lsl r6 │ │ │ │ @ instruction: 0x460e4691 │ │ │ │ @ instruction: 0xf7f84680 │ │ │ │ @ instruction: 0xf1a7f9d9 │ │ │ │ strcs r0, [r0, -r2, lsl #28] │ │ │ │ smlatbeq r2, r9, r1, pc @ │ │ │ │ @ instruction: 0xf64a46bc │ │ │ │ - vbic.i16 q11, #0 @ 0x0000 │ │ │ │ + vmul.f d22, d0, d0[4] │ │ │ │ smladxls r1, r3, r9, r0 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf10cd10a │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ strcc r0, [r2], -pc, lsl #1 │ │ │ │ @ instruction: 0xf10e3102 │ │ │ │ @ instruction: 0xf01c0e02 │ │ │ │ rscsle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0x2000f9b1 │ │ │ │ - bleq 0xe651c │ │ │ │ + bleq 0xe64fc │ │ │ │ @ instruction: 0x3002f9be │ │ │ │ @ instruction: 0xa000f8be │ │ │ │ - blx 0xfe14c52a │ │ │ │ + blx 0xfe14c50a │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff27bca2 │ │ │ │ - bl 0x533220 │ │ │ │ + blx 0xff27bc82 │ │ │ │ + bl 0x533200 │ │ │ │ cmpmi fp, r2, lsl #20 │ │ │ │ svcmi 0x0000f1ba │ │ │ │ smusdxeq r0, r3, r1 │ │ │ │ andsmi lr, sl, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470b01 │ │ │ │ - ble 0x2c7010 │ │ │ │ + ble 0x2c6ff0 │ │ │ │ svcmi 0x0000f1ba │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ @ instruction: 0xf44f0b01 │ │ │ │ - blx 0x187ac28 │ │ │ │ - blls 0x128e2c │ │ │ │ + blx 0x187ac08 │ │ │ │ + blls 0x128e0c │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - b 0x117683c │ │ │ │ + b 0x117681c │ │ │ │ movwls r0, #4875 @ 0x130b │ │ │ │ eorsge pc, sl, r9, asr r8 @ │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10e8833 │ │ │ │ - b 0x12dc50 │ │ │ │ + b 0x12dc30 │ │ │ │ @ instruction: 0xf1bc020a │ │ │ │ - b 0x96e070 │ │ │ │ - b 0x116b07c │ │ │ │ + b 0x96e050 │ │ │ │ + b 0x116b05c │ │ │ │ @ instruction: 0xf8260302 │ │ │ │ @ instruction: 0xd1af3b02 │ │ │ │ tstlt r7, r1, lsl #30 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f84ff0 │ │ │ │ @@ -157787,29 +157779,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [sp], -r3, lsl #13 │ │ │ │ @ instruction: 0xf964f7f8 │ │ │ │ smladxcs r0, sl, pc, r1 @ │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrtmi r1, [lr], r3, lsr #30 │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf10ed108 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ andcc r1, r4, #15 │ │ │ │ @ instruction: 0xf01e3304 │ │ │ │ rscsle r0, r6, r1, lsl #30 │ │ │ │ ldmdavs ip, {r0, r4, r6, fp, sp, lr} │ │ │ │ - blx 0xfe10463a │ │ │ │ + blx 0xfe10461a │ │ │ │ ldmdavs r1, {r2, r8, fp, lr} │ │ │ │ @ instruction: 0xac06fb81 │ │ │ │ - bl 0x5b28cc │ │ │ │ - bl 0x16eb4f8 │ │ │ │ + bl 0x5b28ac │ │ │ │ + bl 0x16eb4d8 │ │ │ │ svclt 0x00680c0c │ │ │ │ strbtmi r2, [r1], r1, lsl #2 │ │ │ │ stmdbne r4!, {r0, r4, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ streq lr, [ip], #-2908 @ 0xfffff4a4 │ │ │ │ tstcs r1, r8, ror #30 │ │ │ │ ldmiblt r9!, {r0, r5, r7, r9, sl, lr} │ │ │ │ sbclt r4, r1, #1006632960 @ 0x3c000000 │ │ │ │ @@ -157847,32 +157839,32 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ teqle pc, r0, lsl #18 │ │ │ │ mulcs r1, r7, r9 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ mulcc r1, r6, r9 │ │ │ │ mulmi r0, r7, r9 │ │ │ │ @ instruction: 0xf9969403 │ │ │ │ - blx 0xfe15658a │ │ │ │ + blx 0xfe15656a │ │ │ │ stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ - blls 0x176d90 │ │ │ │ + blls 0x176d70 │ │ │ │ strmi lr, [r0, #-2525] @ 0xfffff623 │ │ │ │ strmi pc, [fp, #3011] @ 0xbc3 │ │ │ │ - bl 0x11f0a24 │ │ │ │ + bl 0x11f0a04 │ │ │ │ addcc r0, r0, #335544320 @ 0x14000000 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ svcmi 0x0000f5b2 │ │ │ │ streq pc, [r0], #-371 @ 0xfffffe8d │ │ │ │ - blcs 0x2a74b8 │ │ │ │ + blcs 0x2a7498 │ │ │ │ strbtmi fp, [r1], -r4, lsr #31 │ │ │ │ - bleq 0x20a66f4 │ │ │ │ + bleq 0x20a66d4 │ │ │ │ @ instruction: 0xf512da09 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00be33ff │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ - bleq 0xfe0e6708 │ │ │ │ + bleq 0xfe0e66e8 │ │ │ │ @ instruction: 0xf1bc4661 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andlt pc, lr, sl, lsl #16 │ │ │ │ stmdbeq r1, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ tstpeq r1, lr @ p-variant is OBSOLETE │ │ │ │ strcc r3, [r1], -r1, lsl #14 │ │ │ │ @@ -157892,34 +157884,34 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf04fb083 │ │ │ │ strmi r0, [r8], r0, lsl #18 │ │ │ │ ldrmi r4, [r7], -r3, lsl #13 │ │ │ │ @ instruction: 0xf64a461e │ │ │ │ - vmvn.i16 q11, #0 @ 0x0000 │ │ │ │ + vmull.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf7f80a33 │ │ │ │ strbmi pc, [r9], -fp, lsl #17 @ │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ - blcs 0xb6a54 │ │ │ │ + blcs 0xb6a34 │ │ │ │ @ instruction: 0xf9b7d142 │ │ │ │ ldrmi lr, [ip], r2 │ │ │ │ @ instruction: 0x2002f9b6 │ │ │ │ - blx 0xfe44c752 │ │ │ │ + blx 0xfe44c732 │ │ │ │ @ instruction: 0xf8b63202 │ │ │ │ stmib sp, {sp, lr, pc}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff1b3272 │ │ │ │ + blx 0xff1b3252 │ │ │ │ ldmne r2, {r1, r2, r3, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf512415b │ │ │ │ @ instruction: 0xf1434e00 │ │ │ │ @ instruction: 0xf1be0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - b 0x146b688 │ │ │ │ + b 0x146b668 │ │ │ │ svclt 0x00a4421e │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xf1beda08 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ @@ -157951,15 +157943,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x4616461d │ │ │ │ strmi r4, [r3], pc, lsl #12 │ │ │ │ @ instruction: 0xf81ef7f8 │ │ │ │ strcs r4, [r0, #-1579] @ 0xfffff9d5 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ - ldrbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ + strbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf00e46ae │ │ │ │ @ instruction: 0xf10e0701 │ │ │ │ svccs 0x00000e01 │ │ │ │ ldmdavs ip, {r1, r6, r8, ip, lr, pc} │ │ │ │ ldmdavs r7, {r2, r3, r4, r5, r7, r9, sl, lr} │ │ │ │ stmdals r4, {r0, r1, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -157986,23 +157978,23 @@ │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorshi pc, ip, r6, asr r8 @ │ │ │ │ ldrdgt pc, [r0], -r1 │ │ │ │ streq lr, [ip, -r7, lsl #21] │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ streq lr, [ip, -r7, lsl #21] │ │ │ │ - blvc 0x1e88b8 │ │ │ │ + blvc 0x1e8898 │ │ │ │ streq pc, [r1, -lr] │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ adcsle r2, ip, r0, lsl #30 │ │ │ │ svceq 0x0004f1be │ │ │ │ vaddl.u8 , d0, d12 │ │ │ │ tstcc r4, pc │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ - b 0x14a4688 │ │ │ │ + b 0x14a4668 │ │ │ │ @ instruction: 0xf00078e8 │ │ │ │ @ instruction: 0xf1080c01 │ │ │ │ ldrb r4, [r5, r0, lsl #14] │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr11, {6} │ │ │ │ pop {r3, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f74ff8 │ │ │ │ @@ -158022,40 +158014,40 @@ │ │ │ │ tstle r9, r1, lsl #30 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10e3601 │ │ │ │ @ instruction: 0xf01c0e01 │ │ │ │ rscsle r0, r5, r1, lsl #30 │ │ │ │ mulcs r0, r6, r9 │ │ │ │ - beq 0xe6980 │ │ │ │ + beq 0xe6960 │ │ │ │ mulcc r1, lr, r9 │ │ │ │ mulne r1, r6, r9 │ │ │ │ @ instruction: 0xf0009101 │ │ │ │ @ instruction: 0xf99e0101 │ │ │ │ - blx 0xfe15685a │ │ │ │ - blls 0xfbc68 │ │ │ │ + blx 0xfe15683a │ │ │ │ + blls 0xfbc48 │ │ │ │ strtmi r4, [r8], r7, lsr #12 │ │ │ │ stmvc fp, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bl 0x12b1050 │ │ │ │ + bl 0x12b1030 │ │ │ │ addcc r0, r0, #8, 6 @ 0x20000000 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ svcmi 0x0000f5b2 │ │ │ │ smusdxeq r0, r3, r1 │ │ │ │ - blcs 0x2a7784 │ │ │ │ + blcs 0x2a7764 │ │ │ │ strmi fp, [sl], r4, lsr #31 │ │ │ │ - bleq 0x20a69c0 │ │ │ │ + bleq 0x20a69a0 │ │ │ │ @ instruction: 0xf512da09 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00be33ff │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ - bleq 0xfe0e69d4 │ │ │ │ + bleq 0xfe0e69b4 │ │ │ │ tstlt r1, sl, lsl #13 │ │ │ │ @ instruction: 0xf8039b02 │ │ │ │ @ instruction: 0xf10cb00c │ │ │ │ - b 0x12ed8ac │ │ │ │ + b 0x12ed88c │ │ │ │ @ instruction: 0xf3c0090a │ │ │ │ strcc r0, [r1], -pc, asr #32 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0010f1bc │ │ │ │ @ instruction: 0xf8ddd1b3 │ │ │ │ @ instruction: 0xf1b9800c │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @@ -158071,59 +158063,59 @@ │ │ │ │ addlt r4, r5, pc, lsl r6 │ │ │ │ @ instruction: 0x460e4691 │ │ │ │ @ instruction: 0xf7f74680 │ │ │ │ @ instruction: 0xf1a7ff31 │ │ │ │ strcs r0, [r0, -r2, lsl #28] │ │ │ │ smlatbeq r2, r9, r1, pc @ │ │ │ │ @ instruction: 0xf64a46bc │ │ │ │ - vbic.i16 q11, #0 @ 0x0000 │ │ │ │ + vmul.f d22, d0, d0[4] │ │ │ │ smladxls r3, r3, r9, r0 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf10cd10a │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ strcc r0, [r2], -pc, lsl #1 │ │ │ │ @ instruction: 0xf10e3102 │ │ │ │ @ instruction: 0xf01c0e02 │ │ │ │ rscsle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0x2000f9b1 │ │ │ │ - beq 0xe6a6c │ │ │ │ + beq 0xe6a4c │ │ │ │ @ instruction: 0x3002f9be │ │ │ │ @ instruction: 0xb000f8be │ │ │ │ - blx 0xfe14ca7a │ │ │ │ + blx 0xfe14ca5a │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff27c1f2 │ │ │ │ + blx 0xff27c1d2 │ │ │ │ stmib sp, {r0, r1, r3, r7, r8, r9, sp}^ │ │ │ │ - blls 0xb354c │ │ │ │ - blls 0xf0cb8 │ │ │ │ + blls 0xb352c │ │ │ │ + blls 0xf0c98 │ │ │ │ @ instruction: 0xf512415b │ │ │ │ @ instruction: 0xf1434b00 │ │ │ │ @ instruction: 0xf1bb0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - b 0x146c564 │ │ │ │ + b 0x146c544 │ │ │ │ svclt 0x00a4421b │ │ │ │ - beq 0x12696c │ │ │ │ + beq 0x12694c │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xf1bbda08 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bc33ff │ │ │ │ - beq 0x126980 │ │ │ │ + beq 0x126960 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf10c9b03 │ │ │ │ tstcc r2, r1, lsl #24 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr14, {0} │ │ │ │ movweq lr, #43587 @ 0xaa43 │ │ │ │ - blx 0xfe0e9314 │ │ │ │ + blx 0xfe0e92f4 │ │ │ │ vsubw.u8 , q0, d3 │ │ │ │ ldmdahi r3!, {r0, r1, r2, r3, r7} │ │ │ │ svceq 0x0008f1bc │ │ │ │ eorsge pc, sl, r9, asr r8 @ │ │ │ │ movweq lr, #43555 @ 0xaa23 │ │ │ │ andeq lr, sl, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ - blcc 0x168a50 │ │ │ │ + blcc 0x168a30 │ │ │ │ svcls 0x0003d1a8 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr8, {6} │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 3, APSR_nzcv, cr14, cr7, {7} │ │ │ │ svcmi 0x00f8e92d │ │ │ │ @@ -158131,35 +158123,35 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x4617461e │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ mrc2 7, 5, pc, cr6, cr7, {7} │ │ │ │ @ instruction: 0x26001f33 │ │ │ │ @ instruction: 0x46b61f3a │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf10ed108 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ andcc r1, r4, #15 │ │ │ │ @ instruction: 0xf01e3304 │ │ │ │ rscsle r0, r6, r1, lsl #30 │ │ │ │ ldmdavs sp, {r0, r4, r6, fp, sp, lr} │ │ │ │ @ instruction: 0x9c05fb81 │ │ │ │ ldmdavs sp, {r0, r4, fp, sp, lr}^ │ │ │ │ stmdage r5, {r0, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bl 0x6f2e28 │ │ │ │ - bl 0x17ace54 │ │ │ │ + bl 0x6f2e08 │ │ │ │ + bl 0x17ace34 │ │ │ │ svclt 0x00680c08 │ │ │ │ strbtmi r2, [r0], r1, lsl #2 │ │ │ │ @ instruction: 0xf119bb71 │ │ │ │ @ instruction: 0xf15c4980 │ │ │ │ svclt 0x00680c00 │ │ │ │ strbtmi r2, [r0], r1, lsl #2 │ │ │ │ - bl 0x71970c │ │ │ │ + bl 0x7196ec │ │ │ │ strmi r0, [sl], r9, lsl #18 │ │ │ │ tsteq ip, ip, asr fp │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strmi r0, [r8], r1, lsl #20 │ │ │ │ @ instruction: 0xf1ba46d4 │ │ │ │ tstle r9, r0, lsl #30 │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ @@ -158190,31 +158182,31 @@ │ │ │ │ strmi r2, [r8], r0, lsl #14 │ │ │ │ @ instruction: 0x4614461e │ │ │ │ @ instruction: 0xf1084605 │ │ │ │ @ instruction: 0xf7f738ff │ │ │ │ ldrtmi pc, [r2], -r1, asr #28 @ │ │ │ │ @ instruction: 0xf00e46be │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - bllt 0xfef6e2e8 │ │ │ │ + bllt 0xfef6e2c8 │ │ │ │ mulne r0, r4, r9 │ │ │ │ streq pc, [r1], -r0 │ │ │ │ mulgt r0, r2, r9 │ │ │ │ mulls r1, r4, r9 │ │ │ │ mulge r1, r2, r9 │ │ │ │ @ instruction: 0x1c0cfb81 │ │ │ │ - bls 0x369924 │ │ │ │ + bls 0x369904 │ │ │ │ @ instruction: 0x0109ebb1 │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ - bl 0x13b0c30 │ │ │ │ + bl 0x13b0c10 │ │ │ │ @ instruction: 0xf5b10c0c │ │ │ │ @ instruction: 0xf17c4f00 │ │ │ │ vmlsl.u8 q8, d1, d0 │ │ │ │ svclt 0x00a42907 │ │ │ │ @ instruction: 0xf04f4633 │ │ │ │ - ble 0x2ed120 │ │ │ │ + ble 0x2ed100 │ │ │ │ svcmi 0x0000f511 │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0601 │ │ │ │ ldrtmi r0, [r3], -r0, lsl #19 │ │ │ │ @ instruction: 0xf808b10e │ │ │ │ tstmi pc, #14 │ │ │ │ @@ -158235,51 +158227,51 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ stc2l 7, cr15, [r4, #988]! @ 0x3dc │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf002463a │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ @ instruction: 0xc000f9b4 │ │ │ │ @ instruction: 0xe000f9b1 │ │ │ │ @ instruction: 0x9002f9b4 │ │ │ │ @ instruction: 0xa002f9b1 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ - bls 0x3699e4 │ │ │ │ + bls 0x3699c4 │ │ │ │ @ instruction: 0x0c09ebbc │ │ │ │ vmlseq.f64 d14, d10, d30 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ vmlseq.f64 d14, d14, d14 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ - beq 0xe71d0 │ │ │ │ + beq 0xe71b0 │ │ │ │ ldmdbmi ip, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ - ble 0x2c93e4 │ │ │ │ + ble 0x2c93c4 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst2.8 {d16-d19}, [pc], r1 │ │ │ │ - blx 0x187cffc │ │ │ │ + blx 0x187cfdc │ │ │ │ @ instruction: 0xf8b6fe80 │ │ │ │ tstmi pc, #0 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eors pc, lr, r8, asr r8 @ │ │ │ │ movweq lr, #59948 @ 0xea2c │ │ │ │ stmdbeq lr, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ - blcc 0x168cb8 │ │ │ │ + blcc 0x168c98 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ - blcs 0xb742c │ │ │ │ + blcs 0xb740c │ │ │ │ vshr.u64 d29, d30, #64 │ │ │ │ strcc r0, [r2], -pc, lsl #1 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ @ instruction: 0xd1b22a08 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @@ -158287,31 +158279,31 @@ │ │ │ │ svclt 0x0000bd41 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x460f461c │ │ │ │ - blvs 0x1ce8590 │ │ │ │ - bleq 0xda776c │ │ │ │ + blvs 0x18e8570 │ │ │ │ + bleq 0xda774c │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ @ instruction: 0x4632fd73 │ │ │ │ strtmi r2, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0x46344639 │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ strbtmi r3, [r6], r1, lsl #8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmdavs r5, {r0, r1, r2, r4, r5, r8, ip, lr, pc} │ │ │ │ - blx 0xfe204d0e │ │ │ │ + blx 0xfe204cee │ │ │ │ ldmdavs r5, {r0, r1, r2, sl, fp, pc}^ │ │ │ │ - blx 0xfe204e16 │ │ │ │ - bl 0xfeed14b8 │ │ │ │ - bl 0x1baccc4 │ │ │ │ - bl 0x6adccc │ │ │ │ - bl 0x17accc8 │ │ │ │ + blx 0xfe204df6 │ │ │ │ + bl 0xfeed1498 │ │ │ │ + bl 0x1bacca4 │ │ │ │ + bl 0x6adcac │ │ │ │ + bl 0x17acca8 │ │ │ │ svclt 0x00680c0c │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ @ instruction: 0xf1be46e0 │ │ │ │ andle r0, r5, r0, lsl #30 │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stmdami r0, {r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -158322,15 +158314,15 @@ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, fp, asr r8 @ │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ strbtmi r3, [r6], r1, lsl #8 │ │ │ │ - blhi 0x1e8df8 │ │ │ │ + blhi 0x1e8dd8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ stccs 0, cr13, [r4], {199} @ 0xc7 │ │ │ │ vaddl.u8 , d0, d5 │ │ │ │ tstcc r4, pc │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xb11ee7b8 │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ @@ -158357,20 +158349,20 @@ │ │ │ │ @ instruction: 0xf994d0f5 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ @ instruction: 0xf99e0101 │ │ │ │ strcs r2, [r0, -r0] │ │ │ │ mulls r0, r4, r9 │ │ │ │ mulge r1, lr, r9 │ │ │ │ andcc pc, r2, #134144 @ 0x20c00 │ │ │ │ - bls 0x369ba4 │ │ │ │ + bls 0x369b84 │ │ │ │ movweq lr, #39859 @ 0x9bb3 │ │ │ │ andeq lr, sl, #100352 @ 0x18800 │ │ │ │ ldrsbmi r1, [r2, #-139] @ 0xffffff75 │ │ │ │ svcmi 0x0000f5b3 │ │ │ │ - beq 0xe735c │ │ │ │ + beq 0xe733c │ │ │ │ stmdbcs r7, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ strmi fp, [pc], -r4, lsr #31 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf513da09 │ │ │ │ @ instruction: 0xf1724f00 │ │ │ │ svclt 0x00be32ff │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ @@ -158394,151 +158386,151 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461e │ │ │ │ @ instruction: 0x46054617 │ │ │ │ stc2 7, cr15, [r8], #988 @ 0x3dc │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ @ instruction: 0xf64a2600 │ │ │ │ - vmvn.i16 q11, #0 @ 0x0000 │ │ │ │ + vmul.i d22, d0, d0[4] │ │ │ │ mrcne 8, 5, r0, cr9, cr3, {1} │ │ │ │ @ instruction: 0xf01c46b4 │ │ │ │ tstle sl, r1, lsl #30 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr14, {0} │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf9b1d0f4 │ │ │ │ strcs r3, [r0, -r2] │ │ │ │ @ instruction: 0x2000f9be │ │ │ │ @ instruction: 0x9000f9b1 │ │ │ │ @ instruction: 0xa002f9be │ │ │ │ andcc pc, r2, #134144 @ 0x20c00 │ │ │ │ - bls 0x369c74 │ │ │ │ + bls 0x369c54 │ │ │ │ movweq lr, #39859 @ 0x9bb3 │ │ │ │ andeq lr, sl, #100352 @ 0x18800 │ │ │ │ ldrsbmi r1, [r2, #-139] @ 0xffffff75 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - beq 0xe742c │ │ │ │ + beq 0xe740c │ │ │ │ ldmdbmi r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470701 │ │ │ │ - ble 0x2c9670 │ │ │ │ + ble 0x2c9650 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst1.8 {d16}, [pc], r1 │ │ │ │ sbclt r4, r2, #0, 18 │ │ │ │ @ instruction: 0xf10c8823 │ │ │ │ teqmi lr, #256 @ 0x100 │ │ │ │ vaddw.u8 , q0, d2 │ │ │ │ @ instruction: 0xf858008f │ │ │ │ @ instruction: 0xf10e2032 │ │ │ │ @ instruction: 0xf1bc0e02 │ │ │ │ - b 0x96eac4 │ │ │ │ - b 0x2ebab0 │ │ │ │ - b 0x116d2b4 │ │ │ │ + b 0x96eaa4 │ │ │ │ + b 0x2eba90 │ │ │ │ + b 0x116d294 │ │ │ │ @ instruction: 0xf8240309 │ │ │ │ @ instruction: 0xd1b23b02 │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f747f0 │ │ │ │ svclt 0x0000bc03 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ - blvs 0x1ce880c │ │ │ │ - bleq 0xda79e8 │ │ │ │ + blvs 0x18e87ec │ │ │ │ + bleq 0xda79c8 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ tstpcs r0, r5, lsr ip @ p-variant is OBSOLETE │ │ │ │ svcne 0x003a1f23 │ │ │ │ @ instruction: 0xf04f460c │ │ │ │ strbeq r0, [r6, r0, lsl #28]! │ │ │ │ strcc sp, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrble r0, [r6, #2022]! @ 0x7e6 │ │ │ │ ldmdavs pc, {r1, r2, r4, r6, fp, sp, lr} @ │ │ │ │ @ instruction: 0x8c07fb86 │ │ │ │ ldmdavs pc, {r1, r2, r4, fp, sp, lr}^ @ │ │ │ │ - bls 0x2a9d38 │ │ │ │ + bls 0x2a9d18 │ │ │ │ stmdaeq r9, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r0], r1, lsl #28 │ │ │ │ svceq 0x0000f1be │ │ │ │ - b 0x149ef54 │ │ │ │ + b 0x149ef34 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0e01 │ │ │ │ - blx 0x187cf4c │ │ │ │ - b 0x112a150 │ │ │ │ + blx 0x187cf2c │ │ │ │ + b 0x112a130 │ │ │ │ @ instruction: 0xf855010e │ │ │ │ andcc lr, r4, #36 @ 0x24 │ │ │ │ vsubw.u8 , q0, d4 │ │ │ │ @ instruction: 0xf85b100f │ │ │ │ - b 0xfe2db054 │ │ │ │ + b 0xfe2db034 │ │ │ │ stccs 8, cr0, [r3], {14} │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ eorhi pc, r4, r5, asr #16 │ │ │ │ strcs sp, [r2], #-1 │ │ │ │ @ instruction: 0xb119e7bd │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0xfe868f6c │ │ │ │ + bllt 0xfe868f4c │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r2, [r8], r0, lsl #14 │ │ │ │ @ instruction: 0x4614461e │ │ │ │ @ instruction: 0xf1084605 │ │ │ │ @ instruction: 0xf7f738ff │ │ │ │ @ instruction: 0x4632fbd3 │ │ │ │ @ instruction: 0xf00e46be │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - bllt 0xff56e7c4 │ │ │ │ + bllt 0xff56e7a4 │ │ │ │ mulne r0, r4, r9 │ │ │ │ streq pc, [r1], -r0 │ │ │ │ mulgt r0, r2, r9 │ │ │ │ mulls r1, r4, r9 │ │ │ │ mulge r1, r2, r9 │ │ │ │ @ instruction: 0x1c0cfb81 │ │ │ │ - bls 0x369e00 │ │ │ │ + bls 0x369de0 │ │ │ │ @ instruction: 0x0109ebb1 │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ - bl 0x13b110c │ │ │ │ + bl 0x13b10ec │ │ │ │ orrcc r0, r0, ip, lsl #24 │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ svcmi 0x0000f5b1 │ │ │ │ - beq 0xe75e8 │ │ │ │ + beq 0xe75c8 │ │ │ │ stmdbcs r7, {r0, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ ldrtmi fp, [r3], -r4, lsr #31 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf511da09 │ │ │ │ @ instruction: 0xf15c4f00 │ │ │ │ svclt 0x00be0c00 │ │ │ │ streq pc, [r1], -r0 │ │ │ │ stmibeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ tstlt lr, r3, lsr r6 │ │ │ │ andls pc, lr, r8, lsl #16 │ │ │ │ vorr.i32 d20, #36608 @ 0x00008f00 │ │ │ │ @ instruction: 0xf00e004f │ │ │ │ strcc r0, [r1], #-769 @ 0xfffffcff │ │ │ │ @ instruction: 0xf10e3201 │ │ │ │ - blcs 0xae838 │ │ │ │ + blcs 0xae818 │ │ │ │ vmla.i , q8, d0[1] │ │ │ │ strcc r0, [r1], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf1be3201 │ │ │ │ @ instruction: 0xd1b80f10 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @@ -158546,55 +158538,55 @@ │ │ │ │ svclt 0x0000bb3b │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ - blx 0x1d69052 │ │ │ │ + blx 0x1d69032 │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf002463a │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ cmple r4, r0, lsl #22 │ │ │ │ @ instruction: 0xc000f9b4 │ │ │ │ @ instruction: 0xe000f9b1 │ │ │ │ @ instruction: 0x9002f9b4 │ │ │ │ @ instruction: 0xa002f9b1 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ - bls 0x369ec8 │ │ │ │ + bls 0x369ea8 │ │ │ │ @ instruction: 0x0c09ebbc │ │ │ │ vmlseq.f64 d14, d10, d30 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ vmlseq.f64 d14, d14, d14 │ │ │ │ stcmi 5, cr15, [r0], {28} │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svcmi 0x0000f1bc │ │ │ │ - beq 0xe76bc │ │ │ │ + beq 0xe769c │ │ │ │ ldmdbmi ip, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ - ble 0x2c98d0 │ │ │ │ + ble 0x2c98b0 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst2.8 {d16-d19}, [pc], r1 │ │ │ │ - blx 0x187d4e8 │ │ │ │ + blx 0x187d4c8 │ │ │ │ @ instruction: 0xf8b6fe80 │ │ │ │ tstmi pc, #0 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eors pc, lr, r8, asr r8 @ │ │ │ │ movweq lr, #59948 @ 0xea2c │ │ │ │ stmdbeq lr, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ - blcc 0x1691a4 │ │ │ │ + blcc 0x169184 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ - blcs 0xb7918 │ │ │ │ + blcs 0xb78f8 │ │ │ │ vshr.u64 d29, d26, #64 │ │ │ │ strcc r0, [r2], -pc, lsl #1 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ @ instruction: 0xd1ae2a08 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @@ -158602,33 +158594,33 @@ │ │ │ │ svclt 0x0000bacb │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x460f461c │ │ │ │ - blvs 0x1ce8a7c │ │ │ │ - bleq 0xda7c58 │ │ │ │ + blvs 0x18e8a5c │ │ │ │ + bleq 0xda7c38 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ @ instruction: 0x4632fafd │ │ │ │ strtmi r2, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0x46344639 │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ strbtmi r3, [r6], r1, lsl #8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmdavs r5, {r0, r1, r3, r4, r5, r8, ip, lr, pc} │ │ │ │ - blx 0xfe2051fa │ │ │ │ + blx 0xfe2051da │ │ │ │ ldmdavs r5, {r0, r1, r2, sl, fp, pc}^ │ │ │ │ - blx 0xfe205302 │ │ │ │ - bl 0xfeed19a4 │ │ │ │ - bl 0x1bad1b0 │ │ │ │ + blx 0xfe2052e2 │ │ │ │ + bl 0xfeed1984 │ │ │ │ + bl 0x1bad190 │ │ │ │ @ instruction: 0xf1180c0a │ │ │ │ @ instruction: 0xf14c4880 │ │ │ │ - bl 0x6ae198 │ │ │ │ - bl 0x17ad1bc │ │ │ │ + bl 0x6ae178 │ │ │ │ + bl 0x17ad19c │ │ │ │ svclt 0x00680c0c │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ @ instruction: 0xf1be46e0 │ │ │ │ andle r0, r5, r0, lsl #30 │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stmdami r0, {r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -158639,26 +158631,26 @@ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, fp, asr r8 @ │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ strbtmi r3, [r6], r1, lsl #8 │ │ │ │ - blhi 0x1e92ec │ │ │ │ + blhi 0x1e92cc │ │ │ │ svceq 0x0000f1bc │ │ │ │ stccs 0, cr13, [r4], {195} @ 0xc3 │ │ │ │ vaddl.u8 , d0, d5 │ │ │ │ tstcc r4, pc │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xb11ee7b4 │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x17e91f0 │ │ │ │ + blt 0x17e91d0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x461f4614 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ @@ -158674,33 +158666,33 @@ │ │ │ │ @ instruction: 0xf994d0f5 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ @ instruction: 0xf99e0101 │ │ │ │ strcs r2, [r0, -r0] │ │ │ │ mulls r0, r4, r9 │ │ │ │ mulge r1, lr, r9 │ │ │ │ andcc pc, r2, #134144 @ 0x20c00 │ │ │ │ - bls 0x36a098 │ │ │ │ + bls 0x36a078 │ │ │ │ movweq lr, #39859 @ 0x9bb3 │ │ │ │ andeq lr, sl, #100352 @ 0x18800 │ │ │ │ ldrsbmi r1, [r2, #-139] @ 0xffffff75 │ │ │ │ @ instruction: 0xf1423380 │ │ │ │ @ instruction: 0xf5b30200 │ │ │ │ @ instruction: 0xf1724f00 │ │ │ │ vmlsl.u8 q8, d3, d0 │ │ │ │ svclt 0x00a42907 │ │ │ │ @ instruction: 0xf04f460f │ │ │ │ - ble 0x2ed898 │ │ │ │ + ble 0x2ed878 │ │ │ │ svcmi 0x0000f513 │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0101 │ │ │ │ strmi r0, [pc], -r0, lsl #19 │ │ │ │ @ instruction: 0xf805b109 │ │ │ │ @ instruction: 0xf10c900c │ │ │ │ - b 0x12ae2c0 │ │ │ │ + b 0x12ae2a0 │ │ │ │ vmlal.u8 q8, d0, d7 │ │ │ │ strcc r0, [r1], #-79 @ 0xffffffb1 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0010f1bc │ │ │ │ @ instruction: 0xf1b8d1b6 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ @@ -158709,119 +158701,119 @@ │ │ │ │ ldmiblt r4!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461e │ │ │ │ @ instruction: 0x46054617 │ │ │ │ - blx 0xbe92dc │ │ │ │ + blx 0xbe92bc │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ @ instruction: 0xf64a2600 │ │ │ │ - vmvn.i16 q11, #0 @ 0x0000 │ │ │ │ + vmul.i d22, d0, d0[4] │ │ │ │ mrcne 8, 5, r0, cr9, cr3, {1} │ │ │ │ @ instruction: 0xf01c46b4 │ │ │ │ tstle sl, r1, lsl #30 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr14, {0} │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf9b1d0f4 │ │ │ │ strcs r3, [r0, -r2] │ │ │ │ @ instruction: 0x2000f9be │ │ │ │ @ instruction: 0x9000f9b1 │ │ │ │ @ instruction: 0xa002f9be │ │ │ │ andcc pc, r2, #134144 @ 0x20c00 │ │ │ │ - bls 0x36a16c │ │ │ │ + bls 0x36a14c │ │ │ │ movweq lr, #39859 @ 0x9bb3 │ │ │ │ andeq lr, sl, #100352 @ 0x18800 │ │ │ │ ldrsbmi r1, [r2, #-139] @ 0xffffff75 │ │ │ │ movwmi pc, #1299 @ 0x513 @ │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - beq 0xe792c │ │ │ │ + beq 0xe790c │ │ │ │ ldmdbmi r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470701 │ │ │ │ - ble 0x2c9b70 │ │ │ │ + ble 0x2c9b50 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst1.8 {d16}, [pc], r1 │ │ │ │ sbclt r4, r2, #0, 18 │ │ │ │ @ instruction: 0xf10c8823 │ │ │ │ teqmi lr, #256 @ 0x100 │ │ │ │ vaddw.u8 , q0, d2 │ │ │ │ @ instruction: 0xf858008f │ │ │ │ @ instruction: 0xf10e2032 │ │ │ │ @ instruction: 0xf1bc0e02 │ │ │ │ - b 0x96efc4 │ │ │ │ - b 0x2ebfb0 │ │ │ │ - b 0x116d7b4 │ │ │ │ + b 0x96efa4 │ │ │ │ + b 0x2ebf90 │ │ │ │ + b 0x116d794 │ │ │ │ @ instruction: 0xf8240309 │ │ │ │ @ instruction: 0xd1ae3b02 │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f747f0 │ │ │ │ svclt 0x0000b983 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ - blvs 0x1ce8d0c │ │ │ │ - bleq 0xda7ee8 │ │ │ │ + blvs 0x18e8cec │ │ │ │ + bleq 0xda7ec8 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ @ instruction: 0x2100f9b5 │ │ │ │ svcne 0x003a1f23 │ │ │ │ @ instruction: 0xf04f460c │ │ │ │ strbeq r0, [r6, r0, lsl #28]! │ │ │ │ strcc sp, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrble r0, [r6, #2022]! @ 0x7e6 │ │ │ │ ldmdavs pc, {r1, r2, r4, r6, fp, sp, lr} @ │ │ │ │ @ instruction: 0x8c07fb86 │ │ │ │ ldmdavs pc, {r1, r2, r4, fp, sp, lr}^ @ │ │ │ │ - bls 0x2aa238 │ │ │ │ + bls 0x2aa218 │ │ │ │ stmdaeq r9, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ stmmi r0, {r3, r4, r8, ip, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r0], r1, lsl #28 │ │ │ │ svceq 0x0000f1be │ │ │ │ - b 0x149f45c │ │ │ │ + b 0x149f43c │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0e01 │ │ │ │ - blx 0x187d454 │ │ │ │ - b 0x112a658 │ │ │ │ + blx 0x187d434 │ │ │ │ + b 0x112a638 │ │ │ │ @ instruction: 0xf855010e │ │ │ │ andcc lr, r4, #36 @ 0x24 │ │ │ │ vsubw.u8 , q0, d4 │ │ │ │ @ instruction: 0xf85b100f │ │ │ │ - b 0xfe2db55c │ │ │ │ + b 0xfe2db53c │ │ │ │ stccs 8, cr0, [r3], {14} │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ eorhi pc, r4, r5, asr #16 │ │ │ │ strcs sp, [r2], #-1 │ │ │ │ @ instruction: 0xb119e7b9 │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmdblt sl, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec026a0 │ │ │ │ + bl 0xfec02680 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf7f7b2df │ │ │ │ @ instruction: 0x1e6af953 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ andcc r0, r1, #16, 10 @ 0x4000000 │ │ │ │ @@ -158831,193 +158823,193 @@ │ │ │ │ stmibne r4!, {r2, r4, fp, ip, sp, lr}^ │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ mvnsle r4, r9, lsr #5 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f740f8 │ │ │ │ svclt 0x0000b8f7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec026e8 │ │ │ │ + bl 0xfec026c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ addslt r4, sp, #23068672 @ 0x1600000 │ │ │ │ @ instruction: 0xf7f74604 │ │ │ │ @ instruction: 0xf1a7f92f │ │ │ │ cdpne 14, 11, cr0, cr3, cr2, {0} │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x1878d44 │ │ │ │ + blx 0x1878d24 │ │ │ │ @ instruction: 0xf833fc80 │ │ │ │ @ instruction: 0xf83e2f02 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ strtmi r0, [sl], #-143 @ 0xffffff71 │ │ │ │ @ instruction: 0xf857429e │ │ │ │ - b 0x15b614 │ │ │ │ - b 0x8ebd58 │ │ │ │ - b 0x112b95c │ │ │ │ + b 0x15b5f4 │ │ │ │ + b 0x8ebd38 │ │ │ │ + b 0x112b93c │ │ │ │ @ instruction: 0xf8ae0201 │ │ │ │ mvnle r2, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f740f8 │ │ │ │ svclt 0x0000b8c7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02748 │ │ │ │ + bl 0xfec02728 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi r4, [lr], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f74605 │ │ │ │ @ instruction: 0xf64af8ff │ │ │ │ - vmov.i64 q11, #0x0000000000000000 │ │ │ │ + vqrdmlah.s d22, d0, d0[4] │ │ │ │ svcne 0x00390e33 │ │ │ │ @ instruction: 0xf1041f23 │ │ │ │ - blx 0x186bd9c │ │ │ │ + blx 0x186bd7c │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf8514f04 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ ldrtmi r1, [r4], #-15 │ │ │ │ @ instruction: 0xf85e429a │ │ │ │ - b 0xfe1db674 │ │ │ │ - b 0x1ac5a4 │ │ │ │ - b 0xfe1ac5bc │ │ │ │ + b 0xfe1db654 │ │ │ │ + b 0x1ac584 │ │ │ │ + b 0xfe1ac59c │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldmlt r8, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec027a4 │ │ │ │ + bl 0xfec02784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf7f7b2df │ │ │ │ mcrne 8, 3, pc, cr10, cr1, {6} @ │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ andcc r0, r1, #16, 10 @ 0x4000000 │ │ │ │ @ instruction: 0xf10107c3 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0042004f │ │ │ │ - blne 0xff9c9620 │ │ │ │ + blne 0xff9c9600 │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ mvnsle r4, r9, lsr #5 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f740f8 │ │ │ │ svclt 0x0000b875 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec027ec │ │ │ │ + bl 0xfec027cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ addslt r4, sp, #23068672 @ 0x1600000 │ │ │ │ @ instruction: 0xf7f74604 │ │ │ │ @ instruction: 0xf1a7f8ad │ │ │ │ cdpne 14, 11, cr0, cr3, cr2, {0} │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x1878e48 │ │ │ │ + blx 0x1878e28 │ │ │ │ @ instruction: 0xf833fc80 │ │ │ │ @ instruction: 0xf83e2f02 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ - blne 0x152b85c │ │ │ │ + blne 0x152b83c │ │ │ │ @ instruction: 0xf857429e │ │ │ │ - b 0x15b718 │ │ │ │ - b 0x8ebe5c │ │ │ │ - b 0x112ba60 │ │ │ │ + b 0x15b6f8 │ │ │ │ + b 0x8ebe3c │ │ │ │ + b 0x112ba40 │ │ │ │ @ instruction: 0xf8ae0201 │ │ │ │ mvnle r2, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f740f8 │ │ │ │ svclt 0x0000b845 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0284c │ │ │ │ + bl 0xfec0282c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi r4, [lr], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f74605 │ │ │ │ @ instruction: 0xf64af87d │ │ │ │ - vmov.i64 q11, #0x0000000000000000 │ │ │ │ + vqrdmlah.s d22, d0, d0[4] │ │ │ │ svcne 0x00390e33 │ │ │ │ @ instruction: 0xf1041f23 │ │ │ │ - blx 0x186bea0 │ │ │ │ + blx 0x186be80 │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf8514f04 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ - blne 0xfe9af6bc │ │ │ │ + blne 0xfe9af69c │ │ │ │ @ instruction: 0xf85e429a │ │ │ │ - b 0xfe1db778 │ │ │ │ - b 0x1ac6a8 │ │ │ │ - b 0xfe1ac6c0 │ │ │ │ + b 0xfe1db758 │ │ │ │ + b 0x1ac688 │ │ │ │ + b 0xfe1ac6a0 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldmdalt r6, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec028a8 │ │ │ │ + bl 0xfec02888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf7f7b2df │ │ │ │ cdpne 8, 6, cr15, cr10, cr15, {2} │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ andcc r0, r1, #16, 10 @ 0x4000000 │ │ │ │ @ instruction: 0xf10107c3 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0042004f │ │ │ │ - blx 0x5c9726 │ │ │ │ + blx 0x5c9706 │ │ │ │ @ instruction: 0xf801f407 │ │ │ │ adcmi r4, r9, #256 @ 0x100 │ │ │ │ @ instruction: 0x4630d1f1 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x00f2f7f6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec028f0 │ │ │ │ + bl 0xfec028d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ addslt r4, sp, #23068672 @ 0x1600000 │ │ │ │ @ instruction: 0xf7f74604 │ │ │ │ @ instruction: 0xf1a7f82b │ │ │ │ cdpne 14, 11, cr0, cr3, cr2, {0} │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf833360e │ │ │ │ - blx 0x1877320 │ │ │ │ + blx 0x1877300 │ │ │ │ @ instruction: 0xf83efc80 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ addsmi r0, lr, #143 @ 0x8f │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ vpadd.i8 d15, d5, d2 │ │ │ │ tsteq ip, r1, lsr #20 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ andcs pc, r0, lr, lsr #17 │ │ │ │ strtmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x00c2f7f6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02950 │ │ │ │ + bl 0xfec02930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi r4, [lr], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f64605 │ │ │ │ @ instruction: 0xf64afffb │ │ │ │ - vmov.i64 q11, #0x0000000000000000 │ │ │ │ + vqrdmlah.s d22, d0, d0[4] │ │ │ │ svcne 0x00390e33 │ │ │ │ @ instruction: 0xf1041f23 │ │ │ │ @ instruction: 0xf853020c │ │ │ │ - blx 0x187f388 │ │ │ │ + blx 0x187f368 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ addsmi r1, sl, #15 │ │ │ │ eorsgt pc, ip, lr, asr r8 @ │ │ │ │ @ instruction: 0xf404fb06 │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f640f8 │ │ │ │ svclt 0x0000bf93 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec029b0 │ │ │ │ + bl 0xfec02990 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ @ instruction: 0xf7f64605 │ │ │ │ strtmi pc, [r1], -fp, asr #31 │ │ │ │ rsbslt r1, ip, #1824 @ 0x720 │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -159036,63 +159028,63 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xf7f6b22d │ │ │ │ @ instruction: 0xf1a6ffa5 │ │ │ │ @ instruction: 0xf1a80c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0x17ef0633 │ │ │ │ andeq pc, lr, #8, 2 │ │ │ │ svcne 0x0002f93e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - bl 0x1271d64 │ │ │ │ + bl 0x1271d44 │ │ │ │ @ instruction: 0xf85671e1 │ │ │ │ ldmdaeq fp, {r0, r3, r4, r5, ip, pc}^ │ │ │ │ - b 0x117ce9c │ │ │ │ - b 0xac874c │ │ │ │ - b 0x16bc70 │ │ │ │ - b 0x116c474 │ │ │ │ + b 0x117ce7c │ │ │ │ + b 0xac872c │ │ │ │ + b 0x16bc50 │ │ │ │ + b 0x116c454 │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f643f8 │ │ │ │ svclt 0x0000bf35 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f461e │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xff6cf7f6 │ │ │ │ @ instruction: 0xf64a1f39 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0x17f70333 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c06eb14 │ │ │ │ strbtvc lr, [r4], #2887 @ 0xb47 │ │ │ │ - b 0x147ce78 │ │ │ │ - b 0x13aea24 │ │ │ │ - b 0xfe2cabc8 │ │ │ │ + b 0x147ce58 │ │ │ │ + b 0x13aea04 │ │ │ │ + b 0xfe2caba8 │ │ │ │ @ instruction: 0xf853040c │ │ │ │ - b 0x1db9a4 │ │ │ │ - b 0xfe1ac8f4 │ │ │ │ + b 0x1db984 │ │ │ │ + b 0xfe1ac8d4 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ strtmi sp, [r8], -r4, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mrclt 7, 7, APSR_nzcv, cr12, cr6, {7} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02adc │ │ │ │ + bl 0xfec02abc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ @ instruction: 0xf7f64605 │ │ │ │ qasxmi pc, r1, r5 @ │ │ │ │ rscslt r1, ip, #1824 @ 0x720 │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -159111,73 +159103,73 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xf7f6b2ad │ │ │ │ strcs pc, [r0, -pc, lsl #30] │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {5} │ │ │ │ - ldrbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ + strbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ andeq pc, lr, #8, 2 │ │ │ │ svccc 0x0002f83e │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcne 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf147195b │ │ │ │ @ instruction: 0xf8560900 │ │ │ │ ldmdaeq fp, {r3, r4, r5, pc}^ │ │ │ │ - b 0x117cf38 │ │ │ │ - b 0x908898 │ │ │ │ - b 0x16bd98 │ │ │ │ - b 0x116c59c │ │ │ │ + b 0x117cf18 │ │ │ │ + b 0x908878 │ │ │ │ + b 0x16bd78 │ │ │ │ + b 0x116c57c │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f643f8 │ │ │ │ svclt 0x0000be9f │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605461e │ │ │ │ mrc2 7, 6, pc, cr6, cr6, {7} │ │ │ │ @ instruction: 0xf64a1f39 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q11, d0, d0[4] │ │ │ │ smladxcs r0, r3, r3, r0 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c06eb14 │ │ │ │ streq pc, [r0], #-327 @ 0xfffffeb9 │ │ │ │ eorsls pc, r9, r3, asr r8 @ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x13bcfac │ │ │ │ - b 0xfe2cacf8 │ │ │ │ - b 0x1aca1c │ │ │ │ - b 0xfe1aca14 │ │ │ │ + b 0x13bcf8c │ │ │ │ + b 0xfe2cacd8 │ │ │ │ + b 0x1ac9fc │ │ │ │ + b 0xfe1ac9f4 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ strtmi sp, [r8], -r4, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mcrlt 7, 3, pc, cr6, cr6, {7} @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02c08 │ │ │ │ + bl 0xfec02be8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ @ instruction: 0xf7f64605 │ │ │ │ @ instruction: 0x4621fe9f │ │ │ │ rsbslt r1, ip, #1824 @ 0x720 │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ strbeq r3, [r3, r1, lsl #4] │ │ │ │ @ instruction: 0xf992d504 │ │ │ │ - blne 0x777a30 │ │ │ │ + blne 0x777a10 │ │ │ │ andvc r0, fp, fp, asr r8 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcsmi r0, r1, #79 @ 0x4f │ │ │ │ @ instruction: 0x4628d1f2 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ mcrlt 7, 2, pc, cr2, cr6, {7} @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -159186,65 +159178,65 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xf7f6b22d │ │ │ │ @ instruction: 0xf1a6fe79 │ │ │ │ @ instruction: 0xf1a80c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0x17ef0633 │ │ │ │ andeq pc, lr, #8, 2 │ │ │ │ svcne 0x0002f93e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - b 0x14727bc │ │ │ │ + b 0x147279c │ │ │ │ @ instruction: 0xf85671e1 │ │ │ │ - bl 0x190fb7c │ │ │ │ + bl 0x190fb5c │ │ │ │ ldmdaeq fp, {r0, r1, r2, r8}^ │ │ │ │ stmdaeq r9, {r3, r5, r9, fp, sp, lr, pc} │ │ │ │ - b 0x117d0fc │ │ │ │ - b 0x1889ac │ │ │ │ - b 0x116c6d0 │ │ │ │ + b 0x117d0dc │ │ │ │ + b 0x18898c │ │ │ │ + b 0x116c6b0 │ │ │ │ @ instruction: 0xf8ac0308 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f643f8 │ │ │ │ svclt 0x0000be07 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f461e │ │ │ │ @ instruction: 0x46054614 │ │ │ │ mrc2 7, 1, pc, cr14, cr6, {7} │ │ │ │ @ instruction: 0xf64a1f39 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0x17f70333 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ svchi 0x0004f851 │ │ │ │ @ instruction: 0x0c06ebb4 │ │ │ │ stmibvc r4!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ streq lr, [r7], #-2921 @ 0xfffff497 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ vstmiavc r4, {s29-s104} │ │ │ │ - b 0xfe2bd0e0 │ │ │ │ + b 0xfe2bd0c0 │ │ │ │ @ instruction: 0xf853040c │ │ │ │ - b 0x1dbc04 │ │ │ │ - b 0xfe1acb54 │ │ │ │ + b 0x1dbbe4 │ │ │ │ + b 0xfe1acb34 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ strtmi sp, [r8], -r2, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stcllt 7, cr15, [ip, #984] @ 0x3d8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02d3c │ │ │ │ + bl 0xfec02d1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ @ instruction: 0xf7f64605 │ │ │ │ strtmi pc, [r1], -r5, lsl #28 │ │ │ │ rscslt r1, ip, #1824 @ 0x720 │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -159262,55 +159254,55 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46044615 │ │ │ │ stc2l 7, cr15, [r0, #984]! @ 0x3d8 │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ - blx 0x86d474 │ │ │ │ + vmlsl.s q11, d0, d0[4] │ │ │ │ + blx 0x86d454 │ │ │ │ strcc pc, [lr, #-3719] @ 0xfffff179 │ │ │ │ svccc 0x0002f83c │ │ │ │ @ instruction: 0xf831b2c7 │ │ │ │ @ instruction: 0xf3c02f02 │ │ │ │ - bl 0xfed6bdf8 │ │ │ │ - bl 0x1aac7f8 │ │ │ │ + bl 0xfed6bdd8 │ │ │ │ + bl 0x1aac7d8 │ │ │ │ @ instruction: 0xf8560808 │ │ │ │ ldmdaeq fp, {r0, r1, r2, r4, r5, ip, sp, lr}^ │ │ │ │ - b 0x117d160 │ │ │ │ - b 0x948af0 │ │ │ │ - b 0x16c3f0 │ │ │ │ - b 0x116c7f4 │ │ │ │ + b 0x117d140 │ │ │ │ + b 0x948ad0 │ │ │ │ + b 0x16c3d0 │ │ │ │ + b 0x116c7d4 │ │ │ │ andhi r0, fp, r2, lsl #6 │ │ │ │ strtmi sp, [r0], -r6, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldcllt 7, cr15, [r2, #-984]! @ 0xfffffc28 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f4614 │ │ │ │ @ instruction: 0x4605461e │ │ │ │ stc2 7, cr15, [sl, #984]! @ 0x3d8 │ │ │ │ - cdpvs 6, 7, cr15, cr0, cr10, {2} │ │ │ │ + cdpvs 6, 6, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ svcne 0x00231f39 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f853 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcvc 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c06ebb4 │ │ │ │ stmdbeq r9, {r0, r3, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ eorshi pc, r8, lr, asr r8 @ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x13bc6a0 │ │ │ │ - b 0xfe28af60 │ │ │ │ - b 0x1acc70 │ │ │ │ - b 0xfe1acc64 │ │ │ │ + b 0x13bc680 │ │ │ │ + b 0xfe28af40 │ │ │ │ + b 0x1acc50 │ │ │ │ + b 0xfe1acc44 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r4, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldclt 7, cr15, [ip, #-984]! @ 0xfffffc28 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -159327,15 +159319,15 @@ │ │ │ │ ldmdbne r2, {r9, sl, fp}^ │ │ │ │ stceq 1, cr15, [r0], {72} @ 0x48 │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ stceq 1, cr15, [r0], {124} @ 0x7c │ │ │ │ svclt 0x00a4b2d2 │ │ │ │ rscscs r4, pc, #165675008 @ 0x9e00000 │ │ │ │ andvc fp, sl, r3, lsl #2 │ │ │ │ - b 0x12780ac │ │ │ │ + b 0x127808c │ │ │ │ vabdl.u8 q8, d0, d14 │ │ │ │ strbmi r0, [r9, #-79] @ 0xffffffb1 │ │ │ │ tstlt r7, r5, ror #3 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 7, cr15, [r4, #-984] @ 0xfffffc28 │ │ │ │ @@ -159345,30 +159337,30 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605b29c │ │ │ │ ldc2 7, cr15, [sl, #-984]! @ 0xfffffc28 │ │ │ │ stceq 1, cr15, [r2], {167} @ 0xa7 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strbmi r3, [r3], -lr, lsl #12 │ │ │ │ svccs 0x0002f83e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ - beq 0xe7e40 │ │ │ │ + beq 0xe7e20 │ │ │ │ @ instruction: 0xf1481912 │ │ │ │ @ instruction: 0xf5b20100 │ │ │ │ @ instruction: 0xf1713f80 │ │ │ │ @ instruction: 0xf8570100 │ │ │ │ @ instruction: 0xf83c9039 │ │ │ │ svclt 0x00b21f02 │ │ │ │ @ instruction: 0xf000b292 │ │ │ │ @ instruction: 0xf64f0a01 │ │ │ │ - b 0x908924 │ │ │ │ - b 0x12c150 │ │ │ │ + b 0x908904 │ │ │ │ + b 0x12c130 │ │ │ │ movwmi r0, #41481 @ 0xa209 │ │ │ │ movweq lr, #43587 @ 0xaa43 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8ac4576 │ │ │ │ bicsle r2, fp, r0 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ @@ -159379,30 +159371,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldc2l 7, cr15, [r4], #984 @ 0x3d8 │ │ │ │ smladxcs r0, r9, pc, r1 @ │ │ │ │ - cdpvs 6, 7, cr15, cr0, cr10, {2} │ │ │ │ + cdpvs 6, 6, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c463b │ │ │ │ @ instruction: 0xf04f4f04 │ │ │ │ stmdbne r4!, {r9, fp}^ │ │ │ │ stmdaeq r0, {r0, r1, r2, r6, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf000d003 │ │ │ │ @ instruction: 0xf04f0a01 │ │ │ │ - blx 0x18791a0 │ │ │ │ + blx 0x1879180 │ │ │ │ @ instruction: 0xf851f880 │ │ │ │ - b 0x11939bc │ │ │ │ + b 0x119399c │ │ │ │ vsubw.u8 q8, q0, d10 │ │ │ │ - b 0xfe2efdf0 │ │ │ │ + b 0xfe2efdd0 │ │ │ │ ldrmi r0, [r4, #1028] @ 0x404 │ │ │ │ eorshi pc, r8, lr, asr r8 @ │ │ │ │ streq lr, [r8], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, lr, ip │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ @@ -159419,21 +159411,21 @@ │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ stccc 6, cr4, [r1, #-132] @ 0xffffff7c │ │ │ │ stmibvc lr!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9152700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ - bl 0x56ee18 │ │ │ │ - bl 0x12ec654 │ │ │ │ - bcs 0xfe0c8dac │ │ │ │ - bleq 0xe83f0 │ │ │ │ - blx 0xfe16a7a4 │ │ │ │ + bl 0x56edf8 │ │ │ │ + bl 0x12ec634 │ │ │ │ + bcs 0xfe0c8d8c │ │ │ │ + bleq 0xe83d0 │ │ │ │ + blx 0xfe16a784 │ │ │ │ strtmi fp, [r4], r4, lsr #31 │ │ │ │ - beq 0x20a7f6c │ │ │ │ + beq 0x20a7f4c │ │ │ │ addcc sp, r0, #8, 20 @ 0x8000 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ strtmi r0, [r4], r0, lsl #21 │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ mrscc sl, (UNDEF: 1) │ │ │ │ @@ -159451,167 +159443,167 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4616461c │ │ │ │ strmi r4, [r5], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f6b224 │ │ │ │ @ instruction: 0xf1a7fc67 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - b 0x146db68 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ + b 0x146db48 │ │ │ │ strcc r7, [lr], -r4, ror #17 │ │ │ │ ands r2, sp, r0, lsl #4 │ │ │ │ svcmi 0x0000f511 │ │ │ │ @ instruction: 0xf173b289 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - blx 0xfe0ea838 │ │ │ │ + blx 0xfe0ea818 │ │ │ │ svccc 0x0002f83c │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574576 │ │ │ │ - b 0x98ffb8 │ │ │ │ - b 0xecaf8 │ │ │ │ - b 0x10ec2fc │ │ │ │ + b 0x98ff98 │ │ │ │ + b 0xecad8 │ │ │ │ + b 0x10ec2dc │ │ │ │ @ instruction: 0xf8ac0103 │ │ │ │ andsle r1, r0, r0 │ │ │ │ svccc 0x0002f93e │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bl 0x12b2350 │ │ │ │ + bl 0x12b2330 │ │ │ │ @ instruction: 0xf5b173e3 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - blle 0xff5ee6f8 │ │ │ │ + blle 0xff5ee6d8 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ mvnsvc pc, r7, asr #12 │ │ │ │ @ instruction: 0xb112e7da │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xff7e9eec │ │ │ │ + bllt 0xff7e9ecc │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46064614 │ │ │ │ stmiavc r5!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ ldc2 7, cr15, [r2], {246} @ 0xf6 │ │ │ │ @ instruction: 0xf1a41f39 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ movwcs r0, #524 @ 0x20c │ │ │ │ svcmi 0x0004f85e │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x0c05eb14 │ │ │ │ strbtvc lr, [r4], #2888 @ 0xb48 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ - beq 0xe8530 │ │ │ │ + beq 0xe8510 │ │ │ │ @ instruction: 0xf1bcda24 │ │ │ │ @ instruction: 0xf1744f00 │ │ │ │ svclt 0x00bc34ff │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ stcmi 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0xfe0ea8f6 │ │ │ │ + blx 0xfe0ea8d6 │ │ │ │ svcge 0x0004f851 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ streq lr, [sl], #-2700 @ 0xfffff574 │ │ │ │ @ instruction: 0xf8574596 │ │ │ │ - b 0x1dc07c │ │ │ │ - b 0xfe1acfc4 │ │ │ │ + b 0x1dc05c │ │ │ │ + b 0xfe1acfa4 │ │ │ │ andvs r0, ip, sl, lsl #8 │ │ │ │ @ instruction: 0xb113d1d6 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - bllt 0xfe4e9f84 │ │ │ │ + bllt 0xfe4e9f64 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ stcmi 0, cr15, [r0], {111} @ 0x6f │ │ │ │ svclt 0x0000e7de │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ sbcslt r4, ip, #5242880 @ 0x500000 │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xff0e9fb2 │ │ │ │ + blx 0xff0e9f92 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr6, {0} │ │ │ │ @ instruction: 0x26004639 │ │ │ │ svccs 0x0001f81e │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - bl 0x1a72c38 │ │ │ │ + bl 0x1a72c18 │ │ │ │ strbmi r0, [r7, #-1799]! @ 0xfffff8f9 │ │ │ │ svclt 0x00bcb2d2 │ │ │ │ ldrmi r4, [ip], r2, ror #12 │ │ │ │ andvc fp, sl, r3, lsl #2 │ │ │ │ - b 0x1238408 │ │ │ │ + b 0x12383e8 │ │ │ │ vrsubhn.i16 d16, q0, q6 │ │ │ │ strmi r0, [r8, #79] @ 0x4f │ │ │ │ tstlt r6, r8, ror #3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1669ff8 │ │ │ │ + bllt 0x1669fd8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605b29c │ │ │ │ - blx 0xfe46a016 │ │ │ │ + blx 0xfe469ff6 │ │ │ │ stceq 1, cr15, [r2], {167} @ 0xa7 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ movwcs r3, #1550 @ 0x60e │ │ │ │ svccs 0x0002f83e │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bl 0x18f2ca8 │ │ │ │ + bl 0x18f2c88 │ │ │ │ @ instruction: 0xf8570101 │ │ │ │ strbmi r8, [r9, #-56] @ 0xffffffc8 │ │ │ │ addslt fp, r1, #168, 30 @ 0x2a0 │ │ │ │ svccs 0x0002f83c │ │ │ │ @ instruction: 0x2100bfbc │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ andeq lr, r8, #139264 @ 0x22000 │ │ │ │ tsteq r8, r1, lsl #20 │ │ │ │ - b 0x117ccac │ │ │ │ + b 0x117cc8c │ │ │ │ vsubw.u8 q8, q0, d9 │ │ │ │ ldrbmi r0, [r6, #-143]! @ 0xffffff71 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xb113d1de │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0x5ea07c │ │ │ │ + bllt 0x5ea05c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f4614 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ - blx 0x13ea09a │ │ │ │ - cdpvs 6, 7, cr15, cr0, cr10, {2} │ │ │ │ + blx 0x13ea07a │ │ │ │ + cdpvs 6, 6, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ @ instruction: 0xf1a41f39 │ │ │ │ @ instruction: 0xf1040c04 │ │ │ │ movwcs r0, #524 @ 0x20c │ │ │ │ svcmi 0x0004f85c │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svchi 0x0004f851 │ │ │ │ - bl 0x1a72e74 │ │ │ │ - strbmi r0, [pc, #-1799] @ 0xab9e1 │ │ │ │ + bl 0x1a72e54 │ │ │ │ + strbmi r0, [pc, #-1799] @ 0xab9c1 │ │ │ │ svclt 0x00bcb2c7 │ │ │ │ @ instruction: 0xf0002400 │ │ │ │ - b 0xfe1ae4f8 │ │ │ │ - b 0x116d118 │ │ │ │ + b 0xfe1ae4d8 │ │ │ │ + b 0x116d0f8 │ │ │ │ @ instruction: 0xf85e0309 │ │ │ │ vmvn.i32 d23, #135 @ 0x00000087 │ │ │ │ ldrmi r1, [r4, #15] │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ @@ -159621,30 +159613,30 @@ │ │ │ │ svclt 0x0000bad5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0x46064615 │ │ │ │ - blx 0x3ea11a │ │ │ │ + blx 0x3ea0fa │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ stccc 6, cr4, [r1, #-132] @ 0xffffff7c │ │ │ │ stmibvc lr!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9152700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ - bl 0xfed6f160 │ │ │ │ - b 0x146c99c │ │ │ │ - bl 0x19890f4 │ │ │ │ - bcs 0xfe0acd90 │ │ │ │ - bleq 0xe873c │ │ │ │ - blx 0xfe16aaf0 │ │ │ │ + bl 0xfed6f140 │ │ │ │ + b 0x146c97c │ │ │ │ + bl 0x19890d4 │ │ │ │ + bcs 0xfe0acd70 │ │ │ │ + bleq 0xe871c │ │ │ │ + blx 0xfe16aad0 │ │ │ │ strtmi fp, [r4], r4, lsr #31 │ │ │ │ - beq 0x20a82b8 │ │ │ │ + beq 0x20a8298 │ │ │ │ addcc sp, r0, #8, 20 @ 0x8000 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ strtmi r0, [r4], r0, lsl #21 │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ mrscc sl, (UNDEF: 1) │ │ │ │ @@ -159658,83 +159650,83 @@ │ │ │ │ svclt 0x0000ba8b │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0x46054616 │ │ │ │ - blx 0xff16a1ac │ │ │ │ + blx 0xff16a18c │ │ │ │ vmaxnm.f32 s30, s14, s30 │ │ │ │ @ instruction: 0xf1a61ea1 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - b 0x146deb4 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ + b 0x146de94 │ │ │ │ strcc r7, [lr], -lr, ror #17 │ │ │ │ ands r2, sp, r0, lsl #8 │ │ │ │ svcmi 0x0000f519 │ │ │ │ @ instruction: 0xf989fa1f │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ - blx 0x187e608 │ │ │ │ + blx 0x187e5e8 │ │ │ │ @ instruction: 0xf831fa80 │ │ │ │ tstmi r4, #2, 30 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x974304 │ │ │ │ - b 0x2ece28 │ │ │ │ - b 0x116e62c │ │ │ │ + b 0x9742e4 │ │ │ │ + b 0x2ece08 │ │ │ │ + b 0x116e60c │ │ │ │ @ instruction: 0xf8a10909 │ │ │ │ andsle r9, r2, r0 │ │ │ │ svccc 0x0002f93c │ │ │ │ - bl 0xfed74a34 │ │ │ │ - b 0x146e670 │ │ │ │ - bl 0x19891c8 │ │ │ │ + bl 0xfed74a14 │ │ │ │ + b 0x146e650 │ │ │ │ + bl 0x19891a8 │ │ │ │ @ instruction: 0xf5b90308 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - blle 0xff56ea48 │ │ │ │ + blle 0xff56ea28 │ │ │ │ andeq pc, r1, #0 │ │ │ │ ldmibvc pc!, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xb114e7d9 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xdea23c │ │ │ │ + blt 0xdea21c │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46064614 │ │ │ │ - blx 0x1bea258 │ │ │ │ + blx 0x1bea238 │ │ │ │ @ instruction: 0xf64a1f39 │ │ │ │ - vmov.i64 q11, #0x0000000000000000 │ │ │ │ + vqrdmlah.s d22, d0, d0[4] │ │ │ │ @ instruction: 0x17ef0e33 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2300 │ │ │ │ @ instruction: 0xf04f4f04 │ │ │ │ - b 0x146e6a0 │ │ │ │ - blne 0x19ca634 │ │ │ │ + b 0x146e680 │ │ │ │ + blne 0x19ca614 │ │ │ │ stmdaeq r7, {r3, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ svcmi 0x0000f1b4 │ │ │ │ - beq 0xe8890 │ │ │ │ + beq 0xe8870 │ │ │ │ @ instruction: 0xf1b4da24 │ │ │ │ @ instruction: 0xf1584f00 │ │ │ │ svclt 0x00bc0800 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ strmi pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - blx 0xfe0eac44 │ │ │ │ + blx 0xfe0eac24 │ │ │ │ svchi 0x0004f851 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ @ instruction: 0xf85e4594 │ │ │ │ - b 0x1d03c8 │ │ │ │ - b 0xfe1ad308 │ │ │ │ + b 0x1d03a8 │ │ │ │ + b 0xfe1ad2e8 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb113d1d5 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmiblt r8!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ @@ -159743,28 +159735,28 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ subslt r4, ip, #5242880 @ 0x500000 │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x6ea300 │ │ │ │ + blx 0x6ea2e0 │ │ │ │ ldrtmi r3, [r9], -r1, lsl #28 │ │ │ │ @ instruction: 0xf9162700 │ │ │ │ @ instruction: 0xf0002f01 │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ - blx 0xfe12fb3e │ │ │ │ + blx 0xfe12fb1e │ │ │ │ ldmibeq r2, {r2, r8, fp, sp}^ │ │ │ │ subvs lr, r9, #270336 @ 0x42000 │ │ │ │ stceq 1, cr15, [r0], {162} @ 0xa2 │ │ │ │ vstmiane r9!, {s29-s120} │ │ │ │ svclt 0x0004b2d2 │ │ │ │ rsbscs r4, pc, #165675008 @ 0x9e00000 │ │ │ │ andvc fp, sl, r3, lsl #2 │ │ │ │ - b 0x1278760 │ │ │ │ + b 0x1278740 │ │ │ │ vabdl.u8 q8, d0, d14 │ │ │ │ strmi r0, [r8, #79] @ 0x4f │ │ │ │ tstlt r7, r3, ror #3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt sl!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -159773,66 +159765,66 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605b21c │ │ │ │ @ instruction: 0xf9e2f7f6 │ │ │ │ @ instruction: 0xf1a71eb1 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf1070633 │ │ │ │ movwcs r0, #3598 @ 0xe0e │ │ │ │ svccs 0x0002f93c │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdacs r4, {r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - b 0x112f300 │ │ │ │ + b 0x112f2e0 │ │ │ │ @ instruction: 0xf5a24248 │ │ │ │ - b 0x167dfc0 │ │ │ │ - blx 0x187a364 │ │ │ │ + b 0x167dfa0 │ │ │ │ + blx 0x187a344 │ │ │ │ svclt 0x0018f880 │ │ │ │ @ instruction: 0xf831b297 │ │ │ │ svclt 0x00042f02 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ ldrbvc pc, [pc, r7, asr #12]! @ │ │ │ │ eorshi pc, r8, r6, asr r8 @ │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - b 0x93db80 │ │ │ │ - b 0x26cc0c │ │ │ │ - b 0x112e010 │ │ │ │ + b 0x93db60 │ │ │ │ + b 0x26cbec │ │ │ │ + b 0x112dff0 │ │ │ │ andhi r0, sl, r7, lsl #4 │ │ │ │ @ instruction: 0xb113d1d8 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdblt r2!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ ldrmi r4, [lr], -r7, lsl #12 │ │ │ │ @ instruction: 0xf99af7f6 │ │ │ │ strcs r1, [r0, #-3881] @ 0xfffff0d7 │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ - bmi 0xe8578 │ │ │ │ + bmi 0xe8558 │ │ │ │ @ instruction: 0xf85e46a9 │ │ │ │ movwcs r4, #3844 @ 0xf04 │ │ │ │ strgt pc, [r4], #-2950 @ 0xfffff47a │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ mcrreq 10, 4, lr, r4, cr12 │ │ │ │ strbmi r1, [ip, #-2020] @ 0xfffff81c │ │ │ │ ldrbmi fp, [r4, #3848] @ 0xf08 │ │ │ │ svcmi 0x0004f851 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0301 │ │ │ │ tstmi sp, #0, 24 │ │ │ │ - b 0xfe1d8f78 │ │ │ │ + b 0xfe1d8f58 │ │ │ │ vmull.u8 q8, d0, d12 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ eorscc pc, r3, r8, asr r8 @ │ │ │ │ movweq lr, #14860 @ 0x3a0c │ │ │ │ movweq lr, #19075 @ 0x4a83 │ │ │ │ bicsle r6, ip, fp │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ @@ -159843,72 +159835,72 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0xf883fa4f │ │ │ │ - bleq 0x4e88cc │ │ │ │ + bleq 0x4e88ac │ │ │ │ @ instruction: 0xf94ef7f6 │ │ │ │ - beq 0xe85fc │ │ │ │ + beq 0xe85dc │ │ │ │ @ instruction: 0xf1044629 │ │ │ │ @ instruction: 0x26403eff │ │ │ │ @ instruction: 0xf91e2700 │ │ │ │ ldrtmi r2, [r4], -r1, lsl #30 │ │ │ │ @ instruction: 0xf000463d │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ - blx 0xff12f4de │ │ │ │ + blx 0xff12f4be │ │ │ │ stmib sp, {r3, r7, r8, sl, lr}^ │ │ │ │ stcls 5, cr4, [r1, #-0] │ │ │ │ @ instruction: 0x9c0109e2 │ │ │ │ subvs lr, r4, #270336 @ 0x42000 │ │ │ │ streq pc, [r0], #418 @ 0x1a2 │ │ │ │ strbtne lr, [r5], #2644 @ 0xa54 │ │ │ │ svclt 0x0004b2d2 │ │ │ │ rsbscs r4, pc, #156, 12 @ 0x9c00000 │ │ │ │ andvc fp, sl, r3, lsl #2 │ │ │ │ - b 0x1338908 │ │ │ │ + b 0x13388e8 │ │ │ │ vmlsl.u8 q8, d0, d12 │ │ │ │ strmi r0, [fp, #79] @ 0x4f │ │ │ │ @ instruction: 0xf1bad1dd │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ strbmi r3, [r8], -r0, ror #29 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f64ff0 │ │ │ │ svclt 0x0000b8d3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x460c4692 │ │ │ │ - blx 0x49874c │ │ │ │ + blx 0x49872c │ │ │ │ strmi pc, [r1], r3, lsl #17 │ │ │ │ - blvs 0x1ce9e70 │ │ │ │ - bleq 0xda904c │ │ │ │ + blvs 0x18e9e50 │ │ │ │ + bleq 0xda902c │ │ │ │ @ instruction: 0xf904f7f6 │ │ │ │ strmi pc, [r0], pc, asr #8 │ │ │ │ stceq 1, cr15, [r2], {170} @ 0xaa │ │ │ │ @ instruction: 0xf10a1ea1 │ │ │ │ movwcs r0, #2574 @ 0xa0e │ │ │ │ @ instruction: 0xf83c2700 │ │ │ │ ldrtmi r2, [r4], -r2, lsl #30 │ │ │ │ @ instruction: 0xf04f463d │ │ │ │ - blx 0xff12fd72 │ │ │ │ + blx 0xff12fd52 │ │ │ │ stmib sp, {r3, r7, r8, sl, lr}^ │ │ │ │ stcls 5, cr4, [r1, #-0] │ │ │ │ @ instruction: 0x9c010be2 │ │ │ │ submi lr, r4, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf5a2b294 │ │ │ │ - b 0x153cd88 │ │ │ │ + b 0x153cd68 │ │ │ │ sbclt r3, r5, #1342177294 @ 0x5000000e │ │ │ │ svccs 0x0002f831 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf6470e01 │ │ │ │ - b 0x1189998 │ │ │ │ + b 0x1189978 │ │ │ │ @ instruction: 0xf85b030e │ │ │ │ vmvn.i32 d21, #133 @ 0x00000085 │ │ │ │ ldrbmi r0, [r4, #143] @ 0x8f │ │ │ │ andeq lr, r5, #139264 @ 0x22000 │ │ │ │ streq lr, [r5], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r2], #-2628 @ 0xfffff5bc │ │ │ │ bicsle r8, r4, ip │ │ │ │ @@ -159922,31 +159914,31 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ stmdami r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8b6f7f6 │ │ │ │ @ instruction: 0xf64a1f29 │ │ │ │ - vmov.i64 q11, #0x0000000000000000 │ │ │ │ + vqrdmlah.s d22, d0, d0[4] │ │ │ │ strcs r0, [r0, #-3635] @ 0xfffff1cd │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ orrmi pc, r0, #79 @ 0x4f │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x0004f85c │ │ │ │ ldrmi r4, [ip], -sl, asr #13 │ │ │ │ - bmi 0x26b540 │ │ │ │ - b 0x11b05a8 │ │ │ │ - b 0x146d744 │ │ │ │ + bmi 0x26b520 │ │ │ │ + b 0x11b0588 │ │ │ │ + b 0x146d724 │ │ │ │ strbmi r7, [sl, #2794] @ 0xaea │ │ │ │ strbmi fp, [r4, #-3848] @ 0xfffff0f8 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0901 │ │ │ │ - b 0x11fd630 │ │ │ │ - blx 0x186da58 │ │ │ │ + b 0x11fd610 │ │ │ │ + blx 0x186da38 │ │ │ │ strbmi pc, [r2, #-2432]! @ 0xfffff680 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsge pc, r9, lr, asr r8 @ │ │ │ │ svcls 0x0004f851 │ │ │ │ streq lr, [r4], #-2697 @ 0xfffff577 │ │ │ │ streq lr, [sl], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ @@ -159957,82 +159949,82 @@ │ │ │ │ @ instruction: 0xf7f64ff8 │ │ │ │ svclt 0x0000b833 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460e4693 │ │ │ │ - ldrbtcc pc, [pc], #267 @ 0xac680 @ │ │ │ │ + ldrbtcc pc, [pc], #267 @ 0xac660 @ │ │ │ │ @ instruction: 0xf10b3e01 │ │ │ │ @ instruction: 0xf04f0b0f │ │ │ │ strmi r0, [r0], r0, lsl #20 │ │ │ │ @ instruction: 0xf7f6b25f │ │ │ │ @ instruction: 0xf914f863 │ │ │ │ @ instruction: 0xf0002f01 │ │ │ │ @ instruction: 0xf9160301 │ │ │ │ @ instruction: 0xf04fef01 │ │ │ │ - blx 0xfe12eaa6 │ │ │ │ - b 0x1474ac4 │ │ │ │ - b 0x148ba64 │ │ │ │ + blx 0xfe12ea86 │ │ │ │ + b 0x1474aa4 │ │ │ │ + b 0x148ba44 │ │ │ │ ldmne r2, {r1, r2, r3, r8, sl, sp} │ │ │ │ @ instruction: 0x2c0cea4f │ │ │ │ @ instruction: 0x6c1eea4c │ │ │ │ ldmdbne r2, {r0, r3, r6, r8, lr}^ │ │ │ │ tsteq ip, r1, asr #22 │ │ │ │ svcmi 0x0000f5b2 │ │ │ │ stceq 1, cr15, [r0], {113} @ 0x71 │ │ │ │ strcs pc, [r7, #-962] @ 0xfffffc3e │ │ │ │ ldrmi fp, [r9], r4, lsr #31 │ │ │ │ - ble 0x2b5cd0 │ │ │ │ + ble 0x2b5cb0 │ │ │ │ svcmi 0x0000f512 │ │ │ │ mvnscc pc, r1, ror r1 @ │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ strcs r0, [r0, #769] @ 0x301 │ │ │ │ @ instruction: 0xb1034699 │ │ │ │ - b 0x13487c0 │ │ │ │ + b 0x13487a0 │ │ │ │ vmlsl.u8 q8, d0, d9 │ │ │ │ ldrbmi r0, [ip, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xf1bad1cd │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x00e0f7f5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ @ instruction: 0x4606b21d │ │ │ │ - ldmdbvs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf814f7f6 │ │ │ │ cdpne 7, 10, cr2, cr3, cr0, {0} │ │ │ │ streq pc, [r2], #-424 @ 0xfffffe58 │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b1e01b │ │ │ │ - b 0x1480344 │ │ │ │ + b 0x1480324 │ │ │ │ @ instruction: 0xf15c4111 │ │ │ │ svclt 0x00bc0c00 │ │ │ │ - bleq 0x128750 │ │ │ │ + bleq 0x128730 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ streq lr, [fp, -r7, asr #20] │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85945a0 │ │ │ │ - b 0x95c858 │ │ │ │ - b 0xecf9c │ │ │ │ - b 0x112cba0 │ │ │ │ + b 0x95c838 │ │ │ │ + b 0xecf7c │ │ │ │ + b 0x112cb80 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ @ instruction: 0xf934d020 │ │ │ │ @ instruction: 0xf04f1f02 │ │ │ │ @ instruction: 0xf9330b00 │ │ │ │ - blx 0xfe0f838e │ │ │ │ - b 0x147379c │ │ │ │ - b 0x148c314 │ │ │ │ + blx 0xfe0f836e │ │ │ │ + b 0x147377c │ │ │ │ + b 0x148c2f4 │ │ │ │ stmdane r9, {r1, r9, fp, lr}^ │ │ │ │ vmlsmi.f32 s28, s28, s30 │ │ │ │ vnmlami.f32 s28, s4, s28 │ │ │ │ @ instruction: 0x0c0ceb4c │ │ │ │ tsteq sl, r1, lsl fp │ │ │ │ @ instruction: 0x0c0eeb4c │ │ │ │ svcmi 0x0000f1b1 │ │ │ │ @@ -160047,42 +160039,42 @@ │ │ │ │ svclt 0x0000bf81 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffb4f7f5 │ │ │ │ @ instruction: 0xf1041f29 │ │ │ │ svcne 0x0025020c │ │ │ │ @ instruction: 0xf8512300 │ │ │ │ @ instruction: 0xf8554f04 │ │ │ │ @ instruction: 0xf0049f04 │ │ │ │ - b 0x13bf808 │ │ │ │ - b 0x146f95c │ │ │ │ - blx 0xff30c322 │ │ │ │ + b 0x13bf7e8 │ │ │ │ + b 0x146f93c │ │ │ │ + blx 0xff30c302 │ │ │ │ @ instruction: 0xf04fec06 │ │ │ │ - bl 0x82ec18 │ │ │ │ - bl 0x17b0054 │ │ │ │ + bl 0x82ebf8 │ │ │ │ + bl 0x17b0034 │ │ │ │ svclt 0x00680c0c │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b946e6 │ │ │ │ andle r0, r5, r0, lsl #30 │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ cdpmi 1, 0, cr15, cr0, cr12, {0} │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ vmlaeq.f32 s28, s9, s28 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85842aa │ │ │ │ - b 0x45c940 │ │ │ │ - b 0xfe430084 │ │ │ │ + b 0x45c920 │ │ │ │ + b 0xfe430064 │ │ │ │ andvs r0, ip, r4, lsl #8 │ │ │ │ tstlt r3, pc, asr #3 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x0030f7f5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ @@ -160096,22 +160088,22 @@ │ │ │ │ @ instruction: 0xf1090800 │ │ │ │ @ instruction: 0xf1093eff │ │ │ │ @ instruction: 0xf91e090f │ │ │ │ @ instruction: 0xf0002f01 │ │ │ │ @ instruction: 0xf9140301 │ │ │ │ strcs fp, [r0, -r1, lsl #30] │ │ │ │ @ instruction: 0x2c05fb82 │ │ │ │ - bvc 0xffba71e8 │ │ │ │ + bvc 0xffba71c8 │ │ │ │ tstcs fp, pc, asr #20 │ │ │ │ - b 0x1472afc │ │ │ │ - bl 0x13b70e0 │ │ │ │ - b 0x132f8ec │ │ │ │ + b 0x1472adc │ │ │ │ + bl 0x13b70c0 │ │ │ │ + b 0x132f8cc │ │ │ │ orrcc r6, r0, fp, lsl sl │ │ │ │ - beq 0xe8dec │ │ │ │ - bl 0x13b2a0c │ │ │ │ + beq 0xe8dcc │ │ │ │ + bl 0x13b29ec │ │ │ │ @ instruction: 0xf5b10c0a │ │ │ │ @ instruction: 0xf17c4f00 │ │ │ │ vmlsl.u8 q8, d1, d0 │ │ │ │ svclt 0x00a42207 │ │ │ │ rsbscs r4, pc, #32505856 @ 0x1f00000 │ │ │ │ @ instruction: 0xf511da08 │ │ │ │ @ instruction: 0xf15c4f00 │ │ │ │ @@ -160130,43 +160122,43 @@ │ │ │ │ svclt 0x0000bedb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ @ instruction: 0x4606b21d │ │ │ │ - ldmdbvs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff0ef7f5 │ │ │ │ cdpne 7, 10, cr2, cr3, cr0, {0} │ │ │ │ streq pc, [r2], #-424 @ 0xfffffe58 │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b2e01a │ │ │ │ - b 0x1480550 │ │ │ │ + b 0x1480530 │ │ │ │ @ instruction: 0xf15e4112 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ - bleq 0x12895c │ │ │ │ + bleq 0x12893c │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - b 0x129946c │ │ │ │ + b 0x129944c │ │ │ │ vabdl.u8 q8, d0, d11 │ │ │ │ strmi r0, [r0, #143]! @ 0x8f │ │ │ │ eors pc, r2, r9, asr r8 @ │ │ │ │ andeq lr, lr, #44, 20 @ 0x2c000 │ │ │ │ tsteq lr, r1, lsl #20 │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ eorle r8, r3, sl, lsl r0 │ │ │ │ svcne 0x0002f934 │ │ │ │ - bleq 0xe8ac4 │ │ │ │ + bleq 0xe8aa4 │ │ │ │ svcgt 0x0002f933 │ │ │ │ vmlane.f64 d15, d21, d1 │ │ │ │ - bvc 0xffbe72d0 │ │ │ │ + bvc 0xffbe72b0 │ │ │ │ andmi lr, ip, #323584 @ 0x4f000 │ │ │ │ - b 0x1472ac0 │ │ │ │ - bl 0x143f1c8 │ │ │ │ - b 0x13301dc │ │ │ │ + b 0x1472aa0 │ │ │ │ + bl 0x143f1a8 │ │ │ │ + b 0x13301bc │ │ │ │ @ instruction: 0xf5124a1c │ │ │ │ @ instruction: 0xf14a4200 │ │ │ │ stmne sl, {r9, fp} │ │ │ │ vmlseq.f64 d14, d10, d14 │ │ │ │ svcmi 0x0000f1b2 │ │ │ │ tstpeq r0, lr, ror r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf000dbc5 │ │ │ │ @@ -160182,15 +160174,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ mrc2 7, 5, pc, cr0, cr5, {7} │ │ │ │ @ instruction: 0xf1a41f39 │ │ │ │ @ instruction: 0xf64a0e04 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ movwcs r0, #524 @ 0x20c │ │ │ │ svcmi 0x0004f851 │ │ │ │ svcls 0x0004f85e │ │ │ │ stcmi 0, cr15, [r0], {4} │ │ │ │ mrrceq 10, 4, lr, r4, cr12 │ │ │ │ stmiavc r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @@ -160199,20 +160191,20 @@ │ │ │ │ stmmi r0, {r3, r4, r8, ip, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r0], r1, lsl #18 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - b 0x14a0a5c │ │ │ │ + b 0x14a0a3c │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0901 │ │ │ │ - blx 0x187ea54 │ │ │ │ - b 0xfe2ebc58 │ │ │ │ - b 0x116ea6c │ │ │ │ + blx 0x187ea34 │ │ │ │ + b 0xfe2ebc38 │ │ │ │ + b 0x116ea4c │ │ │ │ vsubw.u8 q8, q0, d9 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ streq lr, [r4], #-2696 @ 0xfffff578 │ │ │ │ bicle r6, fp, ip │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ @@ -160225,35 +160217,35 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4698 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ mrc2 7, 2, pc, cr10, cr5, {7} │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ vst3.32 {d15[0],d17[0],d19[0]}, [r8] │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xacacc │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xacaac │ │ │ │ stmiane r0, {r3, r6, r8, r9, ip, sp, lr, pc}^ │ │ │ │ eoreq r3, r4, #3932160 @ 0x3c0000 │ │ │ │ @ instruction: 0xf91c2600 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf91e0101 │ │ │ │ andcs r9, r0, #1, 30 │ │ │ │ stmdbcc r9, {r0, r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bl 0x12f2e3c │ │ │ │ + bl 0x12f2e1c │ │ │ │ ldmdbne fp, {r0, r3, r8, fp} │ │ │ │ stmdbeq r9, {r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ svcmi 0x0000f5b3 │ │ │ │ - bleq 0xe90c4 │ │ │ │ - bcs 0x2a99f0 │ │ │ │ + bleq 0xe90a4 │ │ │ │ + bcs 0x2a99d0 │ │ │ │ strmi fp, [sl], -r4, lsr #31 │ │ │ │ - beq 0x20a8c28 │ │ │ │ + beq 0x20a8c08 │ │ │ │ @ instruction: 0xf513da09 │ │ │ │ @ instruction: 0xf1594f00 │ │ │ │ svclt 0x00be0900 │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ - beq 0xfe0e8c3c │ │ │ │ + beq 0xfe0e8c1c │ │ │ │ tstlt r9, sl, lsl #12 │ │ │ │ andge pc, r0, lr, lsl #17 │ │ │ │ vorr.i32 d20, #34304 @ 0x00008600 │ │ │ │ strbmi r0, [r7, #-79]! @ 0xffffffb1 │ │ │ │ @ instruction: 0xb116d1d3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ @@ -160263,82 +160255,82 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460d461c │ │ │ │ @ instruction: 0x46064617 │ │ │ │ @ instruction: 0xf7f5b224 │ │ │ │ @ instruction: 0xf64afe0b │ │ │ │ - vmvn.i16 q11, #0 @ 0x0000 │ │ │ │ + vmul.i d22, d0, d0[4] │ │ │ │ @ instruction: 0xf1a50833 │ │ │ │ - b 0x146fb58 │ │ │ │ + b 0x146fb38 │ │ │ │ @ instruction: 0xf1a74924 │ │ │ │ strteq r0, [r4], #-3586 @ 0xfffff1fe │ │ │ │ strcs r3, [r0, #-1806] @ 0xfffff8f2 │ │ │ │ @ instruction: 0xf1b3e01b │ │ │ │ - b 0x1480764 │ │ │ │ + b 0x1480744 │ │ │ │ @ instruction: 0xf15a4313 │ │ │ │ svclt 0x00bc0a00 │ │ │ │ andeq pc, r1, #0 │ │ │ │ movwmi pc, #1103 @ 0x44f @ │ │ │ │ - blx 0xfe0eb4f4 │ │ │ │ + blx 0xfe0eb4d4 │ │ │ │ vorr.i32 d20, #34048 @ 0x00008500 │ │ │ │ ldrbmi r0, [r7, #-143]! @ 0xffffff71 │ │ │ │ eorscs pc, sl, r8, asr r8 @ │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ movweq lr, #10755 @ 0x2a03 │ │ │ │ tsteq r3, r1, asr #20 │ │ │ │ andne pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf93cd016 │ │ │ │ andcs r1, r0, #2, 30 │ │ │ │ svccc 0x0002f93e │ │ │ │ - bcc 0x12b9b0 │ │ │ │ - bl 0x1332f14 │ │ │ │ + bcc 0x12b990 │ │ │ │ + bl 0x1332ef4 │ │ │ │ ldmdbne fp, {r1, r3, r9, fp} │ │ │ │ - beq 0x3678d4 │ │ │ │ + beq 0x3678b4 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - bleq 0xe91a0 │ │ │ │ + bleq 0xe9180 │ │ │ │ @ instruction: 0xf000dbd1 │ │ │ │ @ instruction: 0xf6470201 │ │ │ │ @ instruction: 0xe7d773ff │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f54ff8 │ │ │ │ svclt 0x0000bd7b │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ pkhbtmi r4, r0, r4, lsl #12 │ │ │ │ - ldmdbvs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [lr, #980]! @ 0x3d4 │ │ │ │ - beq 0x1a2753c │ │ │ │ + beq 0x1a2751c │ │ │ │ @ instruction: 0x07eb1f31 │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ strcs r0, [r0, -ip, lsl #4] │ │ │ │ svcpl 0x0004f851 │ │ │ │ @ instruction: 0xf856469e │ │ │ │ ldrbmi fp, [r4], r4, lsl #30 │ │ │ │ - blx 0xff1f5c1e │ │ │ │ - bl 0x867c4c │ │ │ │ - bl 0x17b045c │ │ │ │ + blx 0xff1f5bfe │ │ │ │ + bl 0x867c2c │ │ │ │ + bl 0x17b043c │ │ │ │ svclt 0x00680c0c │ │ │ │ strbtmi r2, [r6], r1, lsl #8 │ │ │ │ - b 0x14990e0 │ │ │ │ + b 0x14990c0 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0401 │ │ │ │ - blx 0x188043c │ │ │ │ + blx 0x188041c │ │ │ │ msrmi CPSR_sxc, #128, 24 @ 0x8000 │ │ │ │ vmlaeq.f32 s28, s11, s28 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85942b2 │ │ │ │ - b 0x43cd40 │ │ │ │ - b 0xfe1adc64 │ │ │ │ + b 0x43cd20 │ │ │ │ + b 0xfe1adc44 │ │ │ │ andvs r0, ip, r5, lsl #8 │ │ │ │ @ instruction: 0xb117d1d8 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ ldclt 7, cr15, [r0, #-980]! @ 0xfffffc2c │ │ │ │ svcmi 0x00f8e92d │ │ │ │ @@ -160354,24 +160346,24 @@ │ │ │ │ @ instruction: 0x26003cff │ │ │ │ @ instruction: 0xf1080224 │ │ │ │ strcc r0, [r0], #2063 @ 0x80f │ │ │ │ streq pc, [r0, -r7, asr #2] │ │ │ │ svccc 0x0001f91c │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ svcls 0x0001f91e │ │ │ │ - blx 0xfe1754b6 │ │ │ │ + blx 0xfe175496 │ │ │ │ ldmne fp, {r0, r3, r8, fp, ip, sp}^ │ │ │ │ stmdbeq r9, {r0, r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x127312c │ │ │ │ + bl 0x127310c │ │ │ │ @ instruction: 0xf5b30909 │ │ │ │ @ instruction: 0xf1794f00 │ │ │ │ @ instruction: 0xf3c30b00 │ │ │ │ svclt 0x00a42a07 │ │ │ │ @ instruction: 0xf04f460a │ │ │ │ - ble 0x2ef6d4 │ │ │ │ + ble 0x2ef6b4 │ │ │ │ svcmi 0x0000f513 │ │ │ │ stmdbeq r0, {r0, r3, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0101 │ │ │ │ strmi r0, [sl], -r0, lsl #21 │ │ │ │ @ instruction: 0xf88eb109 │ │ │ │ tstmi r6, #0 │ │ │ │ @@ -160390,41 +160382,41 @@ │ │ │ │ @ instruction: 0x46064690 │ │ │ │ ldc2 7, cr15, [r6, #-980] @ 0xfffffc2c │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ vqshl.u8 d16, d28, d7 │ │ │ │ @ instruction: 0xf51437c0 │ │ │ │ @ instruction: 0xf1a84400 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vbic.i16 q11, #0 @ 0x0000 │ │ │ │ + vmul.f d22, d0, d0[4] │ │ │ │ @ instruction: 0xf1470933 │ │ │ │ @ instruction: 0xf1080700 │ │ │ │ strcs r0, [r0, #-2062] @ 0xfffff7f2 │ │ │ │ @ instruction: 0xf1b3e01b │ │ │ │ - b 0x1480958 │ │ │ │ + b 0x1480938 │ │ │ │ @ instruction: 0xf15a4313 │ │ │ │ svclt 0x00bc0a00 │ │ │ │ andeq pc, r1, #0 │ │ │ │ movwmi pc, #1103 @ 0x44f @ │ │ │ │ - blx 0xfe0eb6e8 │ │ │ │ + blx 0xfe0eb6c8 │ │ │ │ vorr.i32 d20, #34048 @ 0x00008500 │ │ │ │ ldrbmi r0, [r0, #143]! @ 0x8f │ │ │ │ eorscs pc, sl, r9, asr r8 @ │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ movweq lr, #10755 @ 0x2a03 │ │ │ │ tsteq r3, r1, asr #20 │ │ │ │ andne pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf93cd016 │ │ │ │ andcs r1, r0, #2, 30 │ │ │ │ svccc 0x0002f93e │ │ │ │ - bcc 0x12bba4 │ │ │ │ - bl 0x1333108 │ │ │ │ + bcc 0x12bb84 │ │ │ │ + bl 0x13330e8 │ │ │ │ ldmdbne fp, {r1, r3, r9, fp} │ │ │ │ - beq 0x367ac0 │ │ │ │ + beq 0x367aa0 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - bleq 0xe9394 │ │ │ │ + bleq 0xe9374 │ │ │ │ @ instruction: 0xf000dbd1 │ │ │ │ @ instruction: 0xf6470201 │ │ │ │ @ instruction: 0xe7d773ff │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f54ff8 │ │ │ │ @@ -160433,172 +160425,172 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46074614 │ │ │ │ stmdbeq r5!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ ldc2 7, cr15, [r6], #980 @ 0x3d4 │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x07eb1f31 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ strcs r1, [r0], -r5, lsr #30 │ │ │ │ svcmi 0x0004f851 │ │ │ │ @ instruction: 0xf855469c │ │ │ │ strbmi fp, [sl], r4, lsl #30 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bgt 0x3abd24 │ │ │ │ + bgt 0x3abd04 │ │ │ │ stcmi 1, cr15, [r0], {28} │ │ │ │ - beq 0xe9344 │ │ │ │ + beq 0xe9324 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ - beq 0x367b8c │ │ │ │ + beq 0x367b6c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ ldrbmi r0, [r4], r1, lsl #28 │ │ │ │ svceq 0x0000f1be │ │ │ │ - b 0x14a0e48 │ │ │ │ + b 0x14a0e28 │ │ │ │ @ instruction: 0xf0007aea │ │ │ │ @ instruction: 0xf10a0e01 │ │ │ │ - blx 0x187fe40 │ │ │ │ - b 0x126b844 │ │ │ │ - b 0xfe3ae680 │ │ │ │ + blx 0x187fe20 │ │ │ │ + b 0x126b824 │ │ │ │ + b 0xfe3ae660 │ │ │ │ vmull.u8 q8, d0, d4 │ │ │ │ adcmi r1, sl, #15 │ │ │ │ eors pc, sl, r8, asr r8 @ │ │ │ │ @ instruction: 0x0c0eea0c │ │ │ │ streq lr, [r4], #-2700 @ 0xfffff574 │ │ │ │ bicle r6, pc, ip │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f54ff8 │ │ │ │ svclt 0x0000bc2d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0407c │ │ │ │ + bl 0xfec0405c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf7f5b2df │ │ │ │ @ instruction: 0xf104fc65 │ │ │ │ mrcne 12, 3, r3, cr1, cr15, {7} │ │ │ │ - streq pc, [pc], #-262 @ 0xace98 │ │ │ │ + streq pc, [pc], #-262 @ 0xace78 │ │ │ │ @ instruction: 0xf10c3101 │ │ │ │ strbeq r0, [r3, r1, lsl #24] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ stmdavc fp, {r0, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ mulcs r0, ip, r8 │ │ │ │ andcs pc, r7, #3072 @ 0xc00 │ │ │ │ andcs pc, r0, ip, lsl #17 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f540f8 │ │ │ │ svclt 0x0000bc05 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec040cc │ │ │ │ + bl 0xfec040ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ addslt r4, sp, #23068672 @ 0x1600000 │ │ │ │ @ instruction: 0xf7f54604 │ │ │ │ @ instruction: 0xf1a7fc3d │ │ │ │ cdpne 14, 11, cr0, cr3, cr2, {0} │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf83e360e │ │ │ │ - blx 0x1874afc │ │ │ │ + blx 0x1874adc │ │ │ │ @ instruction: 0xf833fc80 │ │ │ │ @ instruction: 0xf3c02f02 │ │ │ │ @ instruction: 0xf857008f │ │ │ │ addsmi ip, lr, #60 @ 0x3c │ │ │ │ andne pc, r5, #18432 @ 0x4800 │ │ │ │ tsteq ip, r1, lsr #20 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ andcs pc, r0, lr, lsr #17 │ │ │ │ strtmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xff5eaef8 │ │ │ │ + bllt 0xff5eaed8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0412c │ │ │ │ + bl 0xfec0410c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi r4, [pc], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7f54606 │ │ │ │ @ instruction: 0xf64afc0d │ │ │ │ - vmov.i64 q11, #0x0000000000000000 │ │ │ │ + vqrdmlah.s d22, d0, d0[4] │ │ │ │ svcne 0x00290e33 │ │ │ │ @ instruction: 0xf1041f23 │ │ │ │ @ instruction: 0xf851020c │ │ │ │ - blx 0x1884b64 │ │ │ │ + blx 0x1884b44 │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf3c04f04 │ │ │ │ @ instruction: 0xf85e100f │ │ │ │ addsmi ip, sl, #60 @ 0x3c │ │ │ │ strpl pc, [r7], #-2820 @ 0xfffff4fc │ │ │ │ streq lr, [r5], #-2692 @ 0xfffff57c │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r5], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f540f8 │ │ │ │ svclt 0x0000bba5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0418c │ │ │ │ + bl 0xfec0416c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f54605 │ │ │ │ vmovne.8 d17[6], pc │ │ │ │ stc2 10, cr15, [r7], {79} @ 0x4f @ │ │ │ │ @ instruction: 0xf1061e73 │ │ │ │ movwcc r0, #5135 @ 0x140f │ │ │ │ strbeq r3, [r2, r1, lsl #2] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ ldmdavc lr, {r0, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - blx 0x24afe6 │ │ │ │ + blx 0x24afc6 │ │ │ │ andvc ip, sl, r2, lsl #4 │ │ │ │ mvnsle r4, r3, lsr #5 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f540f8 │ │ │ │ svclt 0x0000bb7f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec041d8 │ │ │ │ + bl 0xfec041b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ eorslt r4, r6, #4, 12 @ 0x400000 │ │ │ │ - blx 0xfee6afc2 │ │ │ │ + blx 0xfee6afa2 │ │ │ │ stceq 1, cr15, [r2], {167} @ 0xa7 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf83c350e │ │ │ │ sbclt r2, r1, #2, 30 │ │ │ │ svccc 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ - blx 0x57e5ea │ │ │ │ - b 0x945c20 │ │ │ │ - b 0x16d820 │ │ │ │ - b 0x116dc24 │ │ │ │ + blx 0x57e5ca │ │ │ │ + b 0x945c00 │ │ │ │ + b 0x16d800 │ │ │ │ + b 0x116dc04 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f540f8 │ │ │ │ svclt 0x0000bb4d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0423c │ │ │ │ + bl 0xfec0421c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi r4, [pc], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7f54606 │ │ │ │ @ instruction: 0xf64afb85 │ │ │ │ - vmov.i64 q11, #0x0000000000000000 │ │ │ │ + vqrdmlah.s d22, d0, d0[4] │ │ │ │ svcne 0x00290e33 │ │ │ │ @ instruction: 0xf1041f23 │ │ │ │ @ instruction: 0xf851020c │ │ │ │ - blx 0x1884c74 │ │ │ │ + blx 0x1884c54 │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf3c04f04 │ │ │ │ @ instruction: 0xf85e100f │ │ │ │ addsmi ip, sl, #60 @ 0x3c │ │ │ │ strvc pc, [r5], #-2820 @ 0xfffff4fc │ │ │ │ streq lr, [r5], #-2692 @ 0xfffff57c │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ @@ -160612,83 +160604,83 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ ldrmi r4, [r0], r5, lsl #12 │ │ │ │ @ instruction: 0xf7f5b21e │ │ │ │ svcne 0x0021fb53 │ │ │ │ @ instruction: 0xf64a2200 │ │ │ │ - vbic.i16 q11, #0 @ 0x0000 │ │ │ │ + vmul.f d22, d0, d0[4] │ │ │ │ @ instruction: 0x46140933 │ │ │ │ - blmi 0xe9200 │ │ │ │ + blmi 0xe91e0 │ │ │ │ ssatmi r4, #23, r2, lsl #13 │ │ │ │ strls r4, [r1, #-1676] @ 0xfffff974 │ │ │ │ eorcc pc, r4, r8, lsr r9 @ │ │ │ │ @ instruction: 0xf859b2c1 │ │ │ │ - blx 0xfe18519e │ │ │ │ + blx 0xfe18517e │ │ │ │ @ instruction: 0xf85c370e │ │ │ │ ldmne fp, {r2, r8, r9, sl, fp, ip}^ │ │ │ │ streq lr, [r3, #-2689] @ 0xfffff57f │ │ │ │ eorsmi r4, r5, pc, ror r1 │ │ │ │ svclt 0x00084557 │ │ │ │ - b 0xfe1fe65c │ │ │ │ + b 0xfe1fe63c │ │ │ │ tstle r7, r1, lsl #10 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ tstmi sl, #77 @ 0x4d │ │ │ │ submi r4, sp, r5, lsr r0 │ │ │ │ vraddhn.i16 d19, q0, │ │ │ │ stccs 0, cr1, [r4], {15} │ │ │ │ andpl pc, r0, ip, asr #17 │ │ │ │ stcls 1, cr13, [r1, #-880] @ 0xfffffc90 │ │ │ │ movwcs fp, #4370 @ 0x1112 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0xff56b0fc │ │ │ │ + blt 0xff56b0dc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ ldrmi r4, [r8], ip, lsl #12 │ │ │ │ @ instruction: 0xf64a4691 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf7f50733 │ │ │ │ movwcs pc, #2821 @ 0xb05 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ @ instruction: 0x469c469a │ │ │ │ strls r4, [r1, #-1726] @ 0xfffff942 │ │ │ │ eorscs pc, ip, r9, asr r8 @ │ │ │ │ @ instruction: 0xf851b2c4 │ │ │ │ - bl 0x444d88 │ │ │ │ + bl 0x444d68 │ │ │ │ @ instruction: 0xf85e07c4 │ │ │ │ - blx 0xfe2c5242 │ │ │ │ + blx 0xfe2c5222 │ │ │ │ ldmdavs pc!, {r1, sl, sp}^ @ │ │ │ │ ldrdlt pc, [r4], -r1 │ │ │ │ svcmi 0x0080f1b4 │ │ │ │ ldrbmi fp, [r2, #-3848] @ 0xfffff0f8 │ │ │ │ ldmne r2, {r0, r2, r3, r4, ip, lr, pc} │ │ │ │ rsbmi r4, sl, r4, ror #2 │ │ │ │ streq lr, [fp], #-2692 @ 0xfffff57c │ │ │ │ eorsmi r4, ip, r2, lsr r0 │ │ │ │ - b 0xfe1bd33c │ │ │ │ + b 0xfe1bd31c │ │ │ │ andvs r0, sl, fp, lsl #8 │ │ │ │ andeq pc, r1, #12, 2 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ subvs r2, ip, r2, lsl #20 │ │ │ │ stcls 1, cr13, [r1, #-864] @ 0xfffffca0 │ │ │ │ @ instruction: 0xf8c5b10b │ │ │ │ strtmi ip, [r8], -r0, ror #29 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f54ff0 │ │ │ │ @ instruction: 0xf06fba87 │ │ │ │ - b 0xa3e1c4 │ │ │ │ - b 0xfe36e9dc │ │ │ │ - b 0xfe22e1dc │ │ │ │ + b 0xa3e1a4 │ │ │ │ + b 0xfe36e9bc │ │ │ │ + b 0xfe22e1bc │ │ │ │ eorsmi r0, ip, r5, lsl #4 │ │ │ │ ldreq pc, [r1, #-0] │ │ │ │ streq lr, [fp], #-2692 @ 0xfffff57c │ │ │ │ svclt 0x00182d00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svclt 0x0000e7d9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -160697,25 +160689,25 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0xf04fb21e │ │ │ │ @ instruction: 0xf7f50800 │ │ │ │ strtmi pc, [r2], -r9, lsr #21 │ │ │ │ tstpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - ldmdbvs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f1f3c │ │ │ │ strbmi r4, [r2], r0, lsl #22 │ │ │ │ pkhbtmi r4, lr, r4, lsl #13 │ │ │ │ @ instruction: 0xf9bc9501 │ │ │ │ sbclt r3, r2, #2 │ │ │ │ eorsne pc, r2, r9, asr r8 @ │ │ │ │ strcc pc, [r6, -r3, lsl #23] │ │ │ │ svccs 0x0004f854 │ │ │ │ - b 0xfe1335a4 │ │ │ │ + b 0xfe133584 │ │ │ │ cmnmi pc, r3, lsl #10 │ │ │ │ ldrbmi r4, [r7, #-13] │ │ │ │ ldrbmi fp, [fp, #-3848] @ 0xfffff0f8 │ │ │ │ streq lr, [r2, #-2693] @ 0xfffff57b │ │ │ │ @ instruction: 0xf06fd108 │ │ │ │ vabal.u8 q10, d0, d0 │ │ │ │ subsmi r0, r5, r0, lsl #7 │ │ │ │ @@ -160726,55 +160718,55 @@ │ │ │ │ eorvs r4, r5, r6, lsr #11 │ │ │ │ stcls 1, cr13, [r1, #-876] @ 0xfffffc94 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x9eb258 │ │ │ │ + blt 0x9eb238 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0xf64a4614 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0x46060733 │ │ │ │ @ instruction: 0xf1a94698 │ │ │ │ @ instruction: 0xf7f50508 │ │ │ │ movwcs pc, #2645 @ 0xa55 @ │ │ │ │ ldrtmi r4, [lr], r4, lsr #13 │ │ │ │ sbclt r9, r2, #1048576 @ 0x100000 │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ @ instruction: 0xf85546aa │ │ │ │ - bl 0x448ee4 │ │ │ │ + bl 0x448ec4 │ │ │ │ @ instruction: 0xf85e04c2 │ │ │ │ stmdavs r7!, {r1, r4, r5, sp}^ │ │ │ │ strne pc, [r1], #-2952 @ 0xfffff478 │ │ │ │ ldrdlt pc, [r4], -r5 │ │ │ │ svcmi 0x0080f1b4 │ │ │ │ stmdbcs r0, {r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ stmdane r9, {r2, r3, r4, ip, lr, pc}^ │ │ │ │ rsbsmi r4, r1, r4, ror #2 │ │ │ │ streq lr, [fp], #-2692 @ 0xfffff57c │ │ │ │ eorsmi r4, ip, r1, lsl r0 │ │ │ │ - b 0xfe1bd428 │ │ │ │ + b 0xfe1bd408 │ │ │ │ vraddhn.i16 d16, q0, │ │ │ │ @ instruction: 0xf10c200f │ │ │ │ ldrbmi r0, [r1, #3080] @ 0xc08 │ │ │ │ strvs lr, [r0], #-2501 @ 0xfffff63b │ │ │ │ mcrls 1, 0, sp, cr1, cr9, {6} │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ andlt r4, r3, r0, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmiblt sl, {r0, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andeq lr, r6, #139264 @ 0x22000 │ │ │ │ @ instruction: 0xf06f4056 │ │ │ │ - b 0xfe37db24 │ │ │ │ + b 0xfe37db04 │ │ │ │ eorsmi r0, sl, r2, lsl #4 │ │ │ │ streq lr, [fp], #-2690 @ 0xfffff57e │ │ │ │ andseq pc, r1, #0 │ │ │ │ svclt 0x00182a00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svclt 0x0000e7db │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -160782,15 +160774,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ strmi r2, [r6], -r0, lsl #14 │ │ │ │ @ instruction: 0x46994692 │ │ │ │ @ instruction: 0xf9fef7f5 │ │ │ │ @ instruction: 0xf64a1f21 │ │ │ │ - vmvn.i16 q11, #0 @ 0x0000 │ │ │ │ + vmul.i d22, d0, d0[4] │ │ │ │ @ instruction: 0x463d0833 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf06f463b │ │ │ │ ldrtmi r4, [lr], r0, lsl #22 │ │ │ │ strls r4, [r1], -ip, lsl #13 │ │ │ │ eormi pc, r5, r9, lsr r9 @ │ │ │ │ @ instruction: 0xf93ab2c1 │ │ │ │ @@ -160820,22 +160812,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r2], r3, lsl #1 │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ @ instruction: 0xf7f5461f │ │ │ │ andcs pc, r0, #2899968 @ 0x2c4000 │ │ │ │ - cmnpvs r0, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ + msrvs SPSR_, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ @ instruction: 0x46914615 │ │ │ │ ldrmi r4, [lr], r4, lsl #13 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ eorsmi pc, r5, r7, asr r8 @ │ │ │ │ - blx 0xfe3ebd94 │ │ │ │ + blx 0xfe3ebd74 │ │ │ │ eorsvs pc, r5, r8, asr r8 @ │ │ │ │ svceq 0x0008f851 │ │ │ │ biceq lr, sl, #14336 @ 0x3800 │ │ │ │ eorsge pc, sl, lr, asr r8 @ │ │ │ │ strmi pc, [r6], -r4, lsl #23 │ │ │ │ ldrdlt pc, [r4], -r3 │ │ │ │ @ instruction: 0xf1b6684b │ │ │ │ @@ -160851,16 +160843,16 @@ │ │ │ │ andvs r2, ip, r2, lsl #16 │ │ │ │ bicsle r6, r7, fp, asr #32 │ │ │ │ ldrdge pc, [r4], -sp │ │ │ │ @ instruction: 0xf8cab10a │ │ │ │ ldrbmi r5, [r0], -r0, ror #29 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f54ff0 │ │ │ │ - b 0xb5b924 │ │ │ │ - b 0xfe32fc7c │ │ │ │ + b 0xb5b904 │ │ │ │ + b 0xfe32fc5c │ │ │ │ @ instruction: 0xf06f0400 │ │ │ │ subsmi r4, r8, r0 │ │ │ │ andeq lr, fp, r0, lsl #20 │ │ │ │ @ instruction: 0xf00c4043 │ │ │ │ stmdacs r0, {r0, r4} │ │ │ │ @ instruction: 0xf042bf18 │ │ │ │ ldrb r0, [fp, r1, lsl #4] │ │ │ │ @@ -160870,17 +160862,17 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [sp], -pc, lsl #12 │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0xf7f54606 │ │ │ │ @ instruction: 0x1cabf951 │ │ │ │ stcne 15, cr1, [r2], #228 @ 0xe4 │ │ │ │ @ instruction: 0xf64a2700 │ │ │ │ - vmvn.i16 q11, #0 @ 0x0000 │ │ │ │ + vmul.i d22, d0, d0[4] │ │ │ │ @ instruction: 0x463d0833 │ │ │ │ - bmi 0xe9608 │ │ │ │ + bmi 0xe95e8 │ │ │ │ @ instruction: 0xf06f46b9 │ │ │ │ ldrmi r4, [r4], r0, lsl #22 │ │ │ │ @ instruction: 0x9601469e │ │ │ │ eormi pc, r5, lr, lsr r9 @ │ │ │ │ @ instruction: 0xf93cb2c3 │ │ │ │ strcc r6, [r1, #-37] @ 0xffffffdb │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ @@ -160907,47 +160899,47 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r2], r3, lsl #1 │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ @ instruction: 0xf7f5461f │ │ │ │ andcs pc, r0, #49152 @ 0xc000 │ │ │ │ - cmnpvs r0, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ + msrvs SPSR_, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ ldrmi r2, [r1], r4, lsl #12 │ │ │ │ ldrmi r4, [lr], r4, lsl #13 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ - blx 0x1883c60 │ │ │ │ + blx 0x1883c40 │ │ │ │ @ instruction: 0xf858fa8c │ │ │ │ @ instruction: 0xf8515006 │ │ │ │ - bl 0x43119c │ │ │ │ + bl 0x43117c │ │ │ │ @ instruction: 0xf85e03ca │ │ │ │ - blx 0xfe1d566e │ │ │ │ + blx 0xfe1d564e │ │ │ │ @ instruction: 0xf8d34505 │ │ │ │ stmdavs fp, {r2, ip, sp, pc}^ │ │ │ │ svcmi 0x0080f1b5 │ │ │ │ strbmi fp, [ip, #-3848] @ 0xfffff0f8 │ │ │ │ stmdbne r4!, {r0, r2, r3, r4, ip, lr, pc} │ │ │ │ submi r4, r4, sp, ror #2 │ │ │ │ - b 0x1bd714 │ │ │ │ - b 0x1ee5cc │ │ │ │ + b 0x1bd6f4 │ │ │ │ + b 0x1ee5ac │ │ │ │ submi r0, r4, fp, lsl #10 │ │ │ │ cdpcs 0, 0, cr4, cr12, cr11, {3} │ │ │ │ stccs 3, cr15, [pc], {204} @ 0xcc │ │ │ │ streq pc, [ip], -pc, asr #32 │ │ │ │ movwmi lr, #2497 @ 0x9c1 │ │ │ │ @ instruction: 0xf8ddd1d8 │ │ │ │ tstlt r2, r4 │ │ │ │ @ instruction: 0xf8ca2301 │ │ │ │ ldrbmi r3, [r0], -r0, ror #29 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f54ff0 │ │ │ │ - b 0xb5b7c8 │ │ │ │ - b 0xfe32fdd8 │ │ │ │ + b 0xb5b7a8 │ │ │ │ + b 0xfe32fdb8 │ │ │ │ @ instruction: 0xf06f0400 │ │ │ │ subsmi r4, r8, r0 │ │ │ │ andeq lr, fp, r0, lsl #20 │ │ │ │ @ instruction: 0xf00c4043 │ │ │ │ stmdacs r0, {r0, r4} │ │ │ │ @ instruction: 0xf042bf18 │ │ │ │ ldrb r0, [sl, r1, lsl #4] │ │ │ │ @@ -160963,26 +160955,26 @@ │ │ │ │ @ instruction: 0xf10706f8 │ │ │ │ @ instruction: 0xf1c50c10 │ │ │ │ andcc r0, r1, #8, 28 @ 0x80 │ │ │ │ mvnslt r4, fp, lsr #12 │ │ │ │ tsteq pc, r3, lsl r8 @ │ │ │ │ ldrne lr, [r3, -r7, asr #20] │ │ │ │ @ instruction: 0xf887fa4f │ │ │ │ - b 0x149a234 │ │ │ │ - b 0x146e35c │ │ │ │ + b 0x149a214 │ │ │ │ + b 0x146e33c │ │ │ │ @ instruction: 0xf02808c8 │ │ │ │ - b 0x146f820 │ │ │ │ + b 0x146f800 │ │ │ │ @ instruction: 0xf00309e7 │ │ │ │ rsbsne r0, pc, r4, asr #6 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ ldmdaeq r1, {r0, r3, ip, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ streq pc, [r2, -r7]! │ │ │ │ sbcslt r4, fp, #-335544320 @ 0xec000000 │ │ │ │ - blx 0x99babc │ │ │ │ + blx 0x99ba9c │ │ │ │ sbcslt pc, fp, #939524096 @ 0x38000000 │ │ │ │ @ instruction: 0xf10107c7 │ │ │ │ svclt 0x00480101 │ │ │ │ stccc 8, cr15, [r1], {1} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, r2, ip, lsl #11 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -160991,15 +160983,15 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, lr, lsl r6 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf64a4680 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf7f50733 │ │ │ │ vtst.8 , , │ │ │ │ @ instruction: 0xf6cf0af0 │ │ │ │ @ instruction: 0xf1a57aff │ │ │ │ @ instruction: 0xf1a40e02 │ │ │ │ rscslt r0, r5, #512 @ 0x200 │ │ │ │ stmibeq r8, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -161008,28 +161000,28 @@ │ │ │ │ @ instruction: 0xf1c5340e │ │ │ │ @ instruction: 0xf6400310 │ │ │ │ movwls r7, #2831 @ 0xb0f │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ mvnslt r4, fp, lsr #12 │ │ │ │ @ instruction: 0x3000f8bc │ │ │ │ - b 0x35c058 │ │ │ │ - b 0x371efc │ │ │ │ + b 0x35c038 │ │ │ │ + b 0x371edc │ │ │ │ tstmi sl, #1275068416 @ 0x4c000000 │ │ │ │ tstpne r1, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ - b 0x199f40 │ │ │ │ + b 0x199f20 │ │ │ │ vtst.8 q8, q9, q1 │ │ │ │ - b 0x17638c │ │ │ │ + b 0x17636c │ │ │ │ vqsub.s8 q8, q2, q1 │ │ │ │ - b 0x17e41c │ │ │ │ - b 0x2ee414 │ │ │ │ + b 0x17e3fc │ │ │ │ + b 0x2ee3f4 │ │ │ │ movwmi r0, #45505 @ 0xb1c1 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ addslt r4, fp, #1275068416 @ 0x4c000000 │ │ │ │ - bls 0xdbb78 │ │ │ │ + bls 0xdbb58 │ │ │ │ addslt r4, fp, #211 @ 0xd3 │ │ │ │ strbmi fp, [r4, #-706]! @ 0xfffffd3e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsne pc, r2, r7, asr r8 @ │ │ │ │ svccs 0x0002f83e │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ @@ -161046,45 +161038,45 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xfff2f7f4 │ │ │ │ rscslt r1, lr, #49, 30 @ 0xc4 │ │ │ │ mvneq pc, #7 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ stmdaeq r0!, {r1, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ tstlt lr, #180, 12 @ 0xb400000 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ - b 0x149c030 │ │ │ │ + b 0x149c010 │ │ │ │ @ instruction: 0x01241914 │ │ │ │ stmdbcc pc, {r0, r3, ip, sp, lr, pc} @ │ │ │ │ ldclcc 0, cr15, [r0], #16 │ │ │ │ streq lr, [ip], #-2633 @ 0xfffff5b7 │ │ │ │ vldmiaeq r4, {s29-s107} │ │ │ │ ldmdbeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdbcc r2!, {r0, r3, ip, sp, lr, pc} │ │ │ │ ldccc 0, cr15, [r1], {12} │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ stmdbeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdbcc r4, {r0, r3, ip, sp, lr, pc}^ │ │ │ │ - b 0x13adb60 │ │ │ │ + b 0x13adb40 │ │ │ │ @ instruction: 0xf0040c09 │ │ │ │ - b 0x13ba9f8 │ │ │ │ + b 0x13ba9d8 │ │ │ │ stmdblt fp, {r2, sl, fp} │ │ │ │ stc2 10, cr15, [r8], {44} @ 0x2c @ │ │ │ │ - blx 0xfe0ec160 │ │ │ │ + blx 0xfe0ec140 │ │ │ │ svcls 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe3bedb8 │ │ │ │ + b 0xfe3bed98 │ │ │ │ @ instruction: 0xf8570409 │ │ │ │ - b 0x1dd8e0 │ │ │ │ - b 0xfe1ae82c │ │ │ │ + b 0x1dd8c0 │ │ │ │ + b 0xfe1ae80c │ │ │ │ andvs r0, ip, r9, lsl #8 │ │ │ │ strtmi sp, [r8], -r6, asr #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x0060f7f4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -161094,16 +161086,16 @@ │ │ │ │ @ instruction: 0xf7f44617 │ │ │ │ movwcs pc, #3991 @ 0xf97 @ │ │ │ │ @ instruction: 0xf3c007c2 │ │ │ │ svclt 0x0044008f │ │ │ │ ands pc, r3, r8, lsr r8 @ │ │ │ │ andsgt pc, r3, r7, lsr r8 @ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ - blx 0xff45d566 │ │ │ │ - blcs 0x2bee78 │ │ │ │ + blx 0xff45d546 │ │ │ │ + blcs 0x2bee58 │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ @ instruction: 0xff3ef7f4 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -161117,28 +161109,28 @@ │ │ │ │ ldcne 15, cr15, [r1], #428 @ 0x1ac │ │ │ │ andeq pc, r2, #168, 2 @ 0x2a │ │ │ │ ldclne 6, cr2, [r3], #-0 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf932d007 │ │ │ │ @ instruction: 0x07f6c013 │ │ │ │ @ instruction: 0xf831d517 │ │ │ │ - blx 0xff2488b2 │ │ │ │ + blx 0xff248892 │ │ │ │ vabal.u8 q10, d16, d12 │ │ │ │ smlabbcc r2, pc, r0, r0 @ │ │ │ │ andle r2, r1, r8, lsl #22 │ │ │ │ @ instruction: 0xe7ec461e │ │ │ │ @ instruction: 0xf7f44638 │ │ │ │ strtmi pc, [r0], -fp, lsl #30 │ │ │ │ andcs r4, r0, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf83181f0 │ │ │ │ @ instruction: 0xf3c06b02 │ │ │ │ - blx 0xff22db12 │ │ │ │ + blx 0xff22daf2 │ │ │ │ ldrmi r4, [lr], -ip, lsl #11 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r9, [r6], -r6, lsl #24 │ │ │ │ @@ -161146,16 +161138,16 @@ │ │ │ │ @ instruction: 0xf7f44617 │ │ │ │ movwcs pc, #3887 @ 0xf2f @ │ │ │ │ @ instruction: 0xf3c007c2 │ │ │ │ svclt 0x0044100f │ │ │ │ eorcs pc, r3, r8, asr r8 @ │ │ │ │ eorne pc, r3, r7, asr r8 @ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ - blx 0xff15d636 │ │ │ │ - blcs 0x1bed1c │ │ │ │ + blx 0xff15d616 │ │ │ │ + blcs 0x1becfc │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ mrc2 7, 6, pc, cr6, cr4, {7} │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -161170,44 +161162,44 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4364 @ 0x110c @ │ │ │ │ strle r0, [sl, #-1985] @ 0xfffff83f │ │ │ │ eorpl pc, r3, r2, asr r8 @ │ │ │ │ smlatbeq r8, r8, r1, pc @ │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf851d016 │ │ │ │ - blx 0xff0f1a02 │ │ │ │ + blx 0xff0f19e2 │ │ │ │ vabdl.u8 q10, d0, d5 │ │ │ │ - blcs 0x1b19b8 │ │ │ │ + blcs 0x1b1998 │ │ │ │ ldrmi sp, [ip], r1 │ │ │ │ ldrtmi lr, [r0], -sl, ror #15 │ │ │ │ mcr2 7, 5, pc, cr2, cr4, {7} @ │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ eorne pc, r3, r8, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - blx 0xff0ff41a │ │ │ │ + blx 0xff0ff3fa │ │ │ │ ldrb r4, [r5, r5, lsl #14] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r9, [r6], -r6, lsl #24 │ │ │ │ strmi r9, [r8], r7, lsl #26 │ │ │ │ @ instruction: 0xf7f44617 │ │ │ │ movwcs pc, #3783 @ 0xec7 @ │ │ │ │ @ instruction: 0xf3c007c2 │ │ │ │ svclt 0x0044008f │ │ │ │ ands pc, r3, r8, lsr r8 @ │ │ │ │ andsgt pc, r3, r7, lsr r8 @ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ - blx 0xff45d706 │ │ │ │ - blcs 0x2bee18 │ │ │ │ + blx 0xff45d6e6 │ │ │ │ + blcs 0x2bedf8 │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ mcr2 7, 3, pc, cr14, cr4, {7} @ │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -161220,16 +161212,16 @@ │ │ │ │ @ instruction: 0xf7f44617 │ │ │ │ movwcs pc, #3739 @ 0xe9b @ │ │ │ │ @ instruction: 0xf3c007c2 │ │ │ │ svclt 0x0044100f │ │ │ │ eorcs pc, r3, r8, asr r8 @ │ │ │ │ eorne pc, r3, r7, asr r8 @ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ - blx 0xff95d75e │ │ │ │ - blcs 0x1bee44 │ │ │ │ + blx 0xff95d73e │ │ │ │ + blcs 0x1bee24 │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ mcr2 7, 2, pc, cr2, cr4, {7} @ │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -161242,29 +161234,29 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ mcr2 7, 3, pc, cr14, cr4, {7} @ │ │ │ │ strbeq r2, [r2, r0, lsl #6] │ │ │ │ @ instruction: 0xf937d50c │ │ │ │ bfieq ip, r3, #0, #26 │ │ │ │ andscs pc, r3, r6, lsr r9 @ │ │ │ │ andgt pc, r2, #140, 22 @ 0x23000 │ │ │ │ - bl 0xfeee2eec │ │ │ │ + bl 0xfeee2ecc │ │ │ │ strbtmi r0, [r0], ip, lsl #24 │ │ │ │ streq lr, [r2, #-2917] @ 0xfffff49b │ │ │ │ vsubw.u8 , q0, d1 │ │ │ │ - blcs 0x2adce0 │ │ │ │ + blcs 0x2adcc0 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ mrc2 7, 0, pc, cr0, cr4, {7} │ │ │ │ strtmi r4, [r9], -r0, asr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x0c0ceb18 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ - bl 0x113f64c │ │ │ │ + bl 0x113f62c │ │ │ │ vabal.u8 q8, d0, d5 │ │ │ │ ldrb r0, [r4, pc, lsl #1] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ pkhbtmi r4, r8, r7, lsl #12 │ │ │ │ @@ -161273,50 +161265,50 @@ │ │ │ │ @ instruction: 0xf108fe33 │ │ │ │ @ instruction: 0xf1a70102 │ │ │ │ andcs r0, r0, #2, 28 │ │ │ │ @ instruction: 0x07c71c53 │ │ │ │ @ instruction: 0xf93ed50c │ │ │ │ bfieq ip, r3, #0, #19 │ │ │ │ @ instruction: 0xf931d51c │ │ │ │ - blx 0xfe138b22 │ │ │ │ - bne 0xfe938b44 │ │ │ │ + blx 0xfe138b02 │ │ │ │ + bne 0xfe938b24 │ │ │ │ @ instruction: 0x0c0ceb65 │ │ │ │ @ instruction: 0x46654614 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - blcs 0x2b9f2c │ │ │ │ + blcs 0x2b9f0c │ │ │ │ ldrmi sp, [sl], -r1 │ │ │ │ ldrtmi lr, [r0], -r8, ror #15 │ │ │ │ stc2l 7, cr15, [lr, #976] @ 0x3d0 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - blcs 0x16bc0c │ │ │ │ + blcs 0x16bbec │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ strmi pc, [ip, #3010] @ 0xbc2 │ │ │ │ bfi r4, sl, #12, #8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ stcls 6, cr4, [r7, #-16] │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ ldc2l 7, cr15, [r2, #976]! @ 0x3d0 │ │ │ │ strbeq r2, [r2, r0, lsl #6] │ │ │ │ @ instruction: 0xf857d50c │ │ │ │ @ instruction: 0xf8561023 │ │ │ │ - blx 0xfe0f5c12 │ │ │ │ + blx 0xfe0f5bf2 │ │ │ │ ldrbeq ip, [r9, r2, lsl #4] │ │ │ │ - bl 0xfeee2fe4 │ │ │ │ - bl 0x19f0bc0 │ │ │ │ + bl 0xfeee2fc4 │ │ │ │ + bl 0x19f0ba0 │ │ │ │ strbtmi r0, [r0], r2, lsl #10 │ │ │ │ vsubw.u8 , q0, d1 │ │ │ │ - blcs 0x1b1bd8 │ │ │ │ + blcs 0x1b1bb8 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ ldc2 7, cr15, [r4, #976] @ 0x3d0 │ │ │ │ strtmi r4, [r9], -r0, asr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -161338,15 +161330,15 @@ │ │ │ │ ldrbeq r0, [r9, r1, lsl #24] │ │ │ │ @ instruction: 0xf852d50f │ │ │ │ @ instruction: 0xf1a8402c │ │ │ │ @ instruction: 0xf01e0108 │ │ │ │ andsle r0, ip, r1, lsl #30 │ │ │ │ eorne pc, ip, r1, asr r8 @ │ │ │ │ smlabbmi r1, r4, fp, pc @ │ │ │ │ - bl 0x1a748c4 │ │ │ │ + bl 0x1a748a4 │ │ │ │ strtmi r0, [r5], -r1, lsl #2 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ @ instruction: 0xf1bc130f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ strb r4, [r4, r6, ror #13]! │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r8], -pc, asr #26 │ │ │ │ @@ -161356,38 +161348,38 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf85881f0 │ │ │ │ vaddl.u8 , d3, d28 │ │ │ │ strbtmi r1, [r6], pc, lsl #6 │ │ │ │ strpl pc, [r4, -r1, asr #23] │ │ │ │ svclt 0x0000e7cf │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04e5c │ │ │ │ + bl 0xfec04e3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @ instruction: 0xf7f44606 │ │ │ │ @ instruction: 0x4621fd75 │ │ │ │ @ instruction: 0xf104462a │ │ │ │ bfieq r0, r0, (invalid: 6:4) │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf911bf42 │ │ │ │ @ instruction: 0xf9125c01 │ │ │ │ - blx 0x600c96 │ │ │ │ + blx 0x600c76 │ │ │ │ addmi r7, fp, #4, 14 @ 0x100000 │ │ │ │ ldrtmi sp, [r0], -pc, ror #3 │ │ │ │ ldc2 7, cr15, [r8, #-976] @ 0xfffffc30 │ │ │ │ tstcs r0, r8, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04eb8 │ │ │ │ + bl 0xfec04e98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffd47 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @@ -161401,15 +161393,15 @@ │ │ │ │ stc2l 7, cr15, [ip], #976 @ 0x3d0 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04f10 │ │ │ │ + bl 0xfec04ef0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], -r8, ror #31 │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffd1b │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @@ -161423,38 +161415,38 @@ │ │ │ │ stc2l 7, cr15, [r0], {244} @ 0xf4 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04f68 │ │ │ │ + bl 0xfec04f48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @ instruction: 0xf7f44606 │ │ │ │ strtmi pc, [r1], -pc, ror #25 │ │ │ │ @ instruction: 0xf104462a │ │ │ │ bfieq r0, r0, (invalid: 6:4) │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf811bf42 │ │ │ │ @ instruction: 0xf8125c01 │ │ │ │ - blx 0x600da2 │ │ │ │ + blx 0x600d82 │ │ │ │ addmi r7, fp, #4, 14 @ 0x100000 │ │ │ │ ldrtmi sp, [r0], -pc, ror #3 │ │ │ │ ldc2 7, cr15, [r2], {244} @ 0xf4 │ │ │ │ tstcs r0, r8, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04fc4 │ │ │ │ + bl 0xfec04fa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffcc1 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @@ -161468,15 +161460,15 @@ │ │ │ │ stc2l 7, cr15, [r6], #-976 @ 0xfffffc30 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0501c │ │ │ │ + bl 0xfec04ffc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], -r8, ror #31 │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffc95 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @@ -161490,25 +161482,25 @@ │ │ │ │ ldc2 7, cr15, [sl], #-976 @ 0xfffffc30 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec05074 │ │ │ │ + bl 0xfec05054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffc69 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf917d512 │ │ │ │ @ instruction: 0xf01ce00c │ │ │ │ @ instruction: 0xf9160f01 │ │ │ │ - blx 0x839ece │ │ │ │ + blx 0x839eae │ │ │ │ svclt 0x0018fe03 │ │ │ │ streq lr, [lr], #-2980 @ 0xfffff45c │ │ │ │ vaddw.u8 , q0, d6 │ │ │ │ ldrbtmi r0, [r4], #-79 @ 0xffffffb1 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strbtle r0, [ip], #1987 @ 0x7c3 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @@ -161518,53 +161510,53 @@ │ │ │ │ stc2 7, cr15, [r2], {244} @ 0xf4 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec050e4 │ │ │ │ + bl 0xfec050c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffc31 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf837d512 │ │ │ │ @ instruction: 0xf01ce01c │ │ │ │ @ instruction: 0xf8360f01 │ │ │ │ - blx 0x839f7e │ │ │ │ + blx 0x839f5e │ │ │ │ svclt 0x0018fe03 │ │ │ │ streq lr, [lr], #-2980 @ 0xfffff45c │ │ │ │ vaddw.u8 , q0, d6 │ │ │ │ ldrbtmi r0, [r4], #-143 @ 0xffffff71 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strbtle r0, [ip], #1987 @ 0x7c3 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ strtmi sp, [r8], -r3, ror #3 │ │ │ │ - blx 0xff36bf0a │ │ │ │ + blx 0xff36beea │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec05154 │ │ │ │ + bl 0xfec05134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffbf9 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf857d511 │ │ │ │ @ instruction: 0xf01c302c │ │ │ │ @ instruction: 0xf8560f01 │ │ │ │ - blx 0x13602e │ │ │ │ + blx 0x13600e │ │ │ │ svclt 0x0018f303 │ │ │ │ smlattle r6, r4, sl, r1 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10c441c │ │ │ │ strbeq r0, [r3, r1, lsl #24] │ │ │ │ @ instruction: 0xf10cd4ed │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @@ -161573,43 +161565,43 @@ │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ @ instruction: 0x4620fb93 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec051c0 │ │ │ │ + bl 0xfec051a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ @ instruction: 0xf7f4461e │ │ │ │ @ instruction: 0x1c61fbc3 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xadff4 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xadfd4 │ │ │ │ stclne 4, cr2, [r2], #-0 │ │ │ │ strle r0, [r7, #-1991] @ 0xfffff839 │ │ │ │ andcc pc, r2, ip, lsl r9 @ │ │ │ │ ldrle r0, [r6, #-2020] @ 0xfffff81c │ │ │ │ @ instruction: 0x4c02f911 │ │ │ │ @ instruction: 0x6603fb14 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ - bcs 0x4ba3fc │ │ │ │ + bcs 0x4ba3dc │ │ │ │ ldrmi sp, [r4], -r1 │ │ │ │ strtmi lr, [r8], -sp, ror #15 │ │ │ │ - blx 0x19ebfd6 │ │ │ │ + blx 0x19ebfb6 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf911bdf8 │ │ │ │ @ instruction: 0xf3c04b01 │ │ │ │ - blx 0x5ae15e │ │ │ │ + blx 0x5ae13e │ │ │ │ ldrmi r6, [r4], -r3, lsl #12 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec05230 │ │ │ │ + bl 0xfec05210 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ @ instruction: 0xf7f4461e │ │ │ │ fstmiaxne r1!, {d15-d83} @ Deprecated │ │ │ │ strcs r1, [r0], #-3770 @ 0xfffff146 │ │ │ │ stceq 1, cr15, [r1], {4} │ │ │ │ @@ -161624,77 +161616,77 @@ │ │ │ │ strb r4, [fp, r4, ror #12]! │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ ldrtmi pc, [r0], -fp, lsr #22 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - blmi 0x16c150 │ │ │ │ + blmi 0x16c130 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x6603fb14 │ │ │ │ ldrb r4, [r7, r4, ror #12] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec052a0 │ │ │ │ + bl 0xfec05280 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ svcne 0x002afb53 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, ip, r2, asr r8 @ │ │ │ │ smlatbeq r8, r7, r1, pc @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf851d016 │ │ │ │ - blx 0xf2186 │ │ │ │ + blx 0xf2166 │ │ │ │ vraddhn.i16 d20, q0, │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ strb r4, [r9, r6, ror #13]! │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ @ instruction: 0x4620faf1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ eorne pc, ip, r7, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - blx 0xffca2 │ │ │ │ + blx 0xffc82 │ │ │ │ ldrb r4, [r5, r3, lsl #8] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec05314 │ │ │ │ + bl 0xfec052f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ @ instruction: 0xf7f4461e │ │ │ │ @ instruction: 0x1c61fb19 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xae148 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xae128 │ │ │ │ stclne 4, cr2, [r2], #-0 │ │ │ │ strle r0, [r7, #-1991] @ 0xfffff839 │ │ │ │ andcc pc, r2, ip, lsl r9 @ │ │ │ │ ldrle r0, [r6, #-2020] @ 0xfffff81c │ │ │ │ @ instruction: 0x4c02f911 │ │ │ │ ldrvs pc, [r3], -r4, lsl #22 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ - bcs 0x4ba550 │ │ │ │ + bcs 0x4ba530 │ │ │ │ ldrmi sp, [r4], -r1 │ │ │ │ strtmi lr, [r8], -sp, ror #15 │ │ │ │ - blx 0xfef6c128 │ │ │ │ + blx 0xfef6c108 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf911bdf8 │ │ │ │ @ instruction: 0xf3c04b01 │ │ │ │ - blx 0x5ae2b2 │ │ │ │ + blx 0x5ae292 │ │ │ │ ldrmi r6, [r4], -r3, lsl #12 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec05384 │ │ │ │ + bl 0xfec05364 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ @ instruction: 0xf7f4461e │ │ │ │ vstmiane r1!, {s30-s254} │ │ │ │ strcs r1, [r0], #-3770 @ 0xfffff146 │ │ │ │ stceq 1, cr15, [r1], {4} │ │ │ │ @@ -161709,71 +161701,71 @@ │ │ │ │ strb r4, [fp, r4, ror #12]! │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ ldrtmi pc, [r0], -r1, lsl #21 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - blmi 0x16c2a4 │ │ │ │ + blmi 0x16c284 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x6603fb14 │ │ │ │ ldrb r4, [r7, r4, ror #12] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec053f4 │ │ │ │ + bl 0xfec053d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ svcne 0x002afaa9 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, ip, r2, asr r8 @ │ │ │ │ smlatbeq r8, r7, r1, pc @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf851d016 │ │ │ │ - blx 0xf22da │ │ │ │ + blx 0xf22ba │ │ │ │ vmov.i32 d20, #8585216 @ 0x00830000 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ strb r4, [r9, r6, ror #13]! │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r0], -r7, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ eorne pc, ip, r7, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - blx 0xffdf6 │ │ │ │ + blx 0xffdd6 │ │ │ │ ldrb r4, [r5, r3, lsl #8] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ stcls 6, cr4, [r7, #-88] @ 0xffffffa8 │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ - blx 0x1bec250 │ │ │ │ + blx 0x1bec230 │ │ │ │ strbeq r2, [r3, r0, lsl #4] │ │ │ │ @ instruction: 0xf856d514 │ │ │ │ @ instruction: 0xf8571022 │ │ │ │ - blx 0xfe17a31a │ │ │ │ - beq 0x6fd298 │ │ │ │ + blx 0xfe17a2fa │ │ │ │ + beq 0x6fd278 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ tstvs ip, r1, asr #20 │ │ │ │ @ instruction: 0x2c2cea4f │ │ │ │ @ instruction: 0xf14c185b │ │ │ │ - bl 0x5712a8 │ │ │ │ - bl 0x11eeecc │ │ │ │ + bl 0x571288 │ │ │ │ + bl 0x11eeeac │ │ │ │ ldrmi r0, [r8], ip, lsl #10 │ │ │ │ vsubl.u8 , d0, d1 │ │ │ │ - bcs 0x1b22f4 │ │ │ │ + bcs 0x1b22d4 │ │ │ │ strtmi sp, [r0], -r3, ror #3 │ │ │ │ - blx 0x26c290 │ │ │ │ + blx 0x26c270 │ │ │ │ strtmi r4, [r9], -r0, asr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -161786,16 +161778,16 @@ │ │ │ │ strmi r0, [r4], r4, lsl #4 │ │ │ │ mcrrne 0, 0, r2, r1, cr0 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf852d017 │ │ │ │ @ instruction: 0xf1a73021 │ │ │ │ strbeq r0, [r0, r8, lsl #28] │ │ │ │ @ instruction: 0xf85ed524 │ │ │ │ - blx 0xfe16e39a │ │ │ │ - beq 0x6bdb18 │ │ │ │ + blx 0xfe16e37a │ │ │ │ + beq 0x6bdaf8 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ andvs lr, lr, r0, asr #20 │ │ │ │ vnmulcs.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf14e18c0 │ │ │ │ stmdbne r0, {r9, sl, fp}^ │ │ │ │ streq lr, [lr], -r6, asr #22 │ │ │ │ vrsubhn.i16 d20, q6, │ │ │ │ @@ -161810,15 +161802,15 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ eoreq pc, r1, r7, asr r8 @ │ │ │ │ stcne 3, cr15, [pc], {204} @ 0xcc │ │ │ │ andcc pc, r0, r3, lsl #23 │ │ │ │ vnmlacs.f32 s28, s6, s30 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ vmlsvs.f32 s28, s0, s28 │ │ │ │ - bl 0x572b74 │ │ │ │ + bl 0x572b54 │ │ │ │ @ instruction: 0xf140030e │ │ │ │ ldmdbne fp, {}^ @ │ │ │ │ streq lr, [r0], -r6, asr #22 │ │ │ │ @ instruction: 0x4608461d │ │ │ │ svclt 0x0000e7b9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -161859,20 +161851,20 @@ │ │ │ │ @ instruction: 0xf7f44617 │ │ │ │ @ instruction: 0x2100f99d │ │ │ │ ldrle r0, [sp, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, r1, r8, asr r8 @ │ │ │ │ svceq 0x0001f011 │ │ │ │ eorcs pc, r1, r7, asr r8 @ │ │ │ │ andcc pc, r2, #134144 @ 0x20c00 │ │ │ │ - b 0x14a28d0 │ │ │ │ + b 0x14a28b0 │ │ │ │ vmov.i32 d18, #46079 @ 0x0000b3ff │ │ │ │ - b 0x13b3340 │ │ │ │ + b 0x13b3320 │ │ │ │ vmull.u8 q11, d0, d2 │ │ │ │ - bl 0x572484 │ │ │ │ - b 0x146f07c │ │ │ │ + bl 0x572464 │ │ │ │ + b 0x146f05c │ │ │ │ @ instruction: 0xf1422222 │ │ │ │ ldmdbne fp, {r9} │ │ │ │ streq lr, [r2], -r6, asr #22 │ │ │ │ tstcc r1, ip, lsl r6 │ │ │ │ strbtle r0, [r1], #1987 @ 0x7c3 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ stmdbcs r4, {r0, r1, r2, r3, ip} │ │ │ │ @@ -161881,18 +161873,18 @@ │ │ │ │ ldrtmi r4, [r1], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf101425b │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ - bl 0x19324cc │ │ │ │ - b 0x146ed9c │ │ │ │ + bl 0x19324ac │ │ │ │ + b 0x146ed7c │ │ │ │ vmov.i32 d18, #46079 @ 0x0000b3ff │ │ │ │ - b 0x13b339c │ │ │ │ + b 0x13b337c │ │ │ │ andsne r6, r2, #512 @ 0x200 │ │ │ │ @ instruction: 0x0c03eb1c │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ @ instruction: 0x0c04eb1c │ │ │ │ streq lr, [r2], -r6, asr #22 │ │ │ │ stmdbcs r4, {r2, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xe7d8d1b4 │ │ │ │ @@ -161907,48 +161899,48 @@ │ │ │ │ strmi r0, [r6], r4, lsl #4 │ │ │ │ mcrrne 0, 0, r2, r1, cr0 │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf852d01c │ │ │ │ @ instruction: 0xf1a73021 │ │ │ │ strbeq r0, [r0, r8, lsl #24] │ │ │ │ @ instruction: 0xf85cd529 │ │ │ │ - blx 0xfe16e57e │ │ │ │ + blx 0xfe16e55e │ │ │ │ @ instruction: 0xf1dcc000 │ │ │ │ - bl 0x18b1500 │ │ │ │ - b 0x146e604 │ │ │ │ + bl 0x18b14e0 │ │ │ │ + b 0x146e5e4 │ │ │ │ vrsra.u8 d18, d12, #4 │ │ │ │ - b 0x117580c │ │ │ │ + b 0x11757ec │ │ │ │ andne r6, r0, #0, 6 │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ - bl 0x1234a88 │ │ │ │ + bl 0x1234a68 │ │ │ │ ldrmi r0, [sp], -r0, lsl #12 │ │ │ │ cdpne 3, 0, cr15, cr15, cr14, {6} │ │ │ │ andle r2, r1, r4, lsl #18 │ │ │ │ ldrb r4, [r8, r8, lsl #12] │ │ │ │ @ instruction: 0xf7f44620 │ │ │ │ strtmi pc, [r8], -sp, asr #17 │ │ │ │ andcs r4, r0, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf85781f0 │ │ │ │ vaddl.u8 q8, d14, d17 │ │ │ │ - blx 0xfe175d8e │ │ │ │ - b 0x147a554 │ │ │ │ + blx 0xfe175d6e │ │ │ │ + b 0x147a534 │ │ │ │ vmov.i32 d18, #46079 @ 0x0000b3ff │ │ │ │ - b 0x13b345c │ │ │ │ + b 0x13b343c │ │ │ │ andne r6, r0, #0, 24 │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ - bl 0x1234ad8 │ │ │ │ + bl 0x1234ab8 │ │ │ │ ldrmi r0, [sp], -r0, lsl #12 │ │ │ │ ldr r4, [r4, r8, lsl #12]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0577c │ │ │ │ + bl 0xfec0575c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf8e6f7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -161959,15 +161951,15 @@ │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r8], -pc, lsl #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec057c8 │ │ │ │ + bl 0xfec057a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf8c0f7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r2, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -161978,15 +161970,15 @@ │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r8], -r9, ror #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05814 │ │ │ │ + bl 0xfec057f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf89af7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r4, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -161997,15 +161989,15 @@ │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r8], -r3, asr #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05860 │ │ │ │ + bl 0xfec05840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf874f7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -162016,15 +162008,15 @@ │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ @ instruction: 0x4628f81d │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec058ac │ │ │ │ + bl 0xfec0588c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf84ef7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r2, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -162035,15 +162027,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ qsub8mi pc, r8, r7 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec058f8 │ │ │ │ + bl 0xfec058d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf828f7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r4, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -162054,21 +162046,21 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4628ffd1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05944 │ │ │ │ + bl 0xfec05924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf802f7f4 │ │ │ │ @ instruction: 0x4621b276 │ │ │ │ - b 0x148002c │ │ │ │ + b 0x148000c │ │ │ │ @ instruction: 0xf1017ce6 │ │ │ │ bfieq r0, r0, (invalid: 12:3) │ │ │ │ @ instruction: 0xf991d509 │ │ │ │ addsmi r3, ip, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ vmoveq.16 d2[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162078,21 +162070,21 @@ │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ strtmi pc, [r0], -r1, lsr #31 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec059a4 │ │ │ │ + bl 0xfec05984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xffd2f7f3 │ │ │ │ strtmi fp, [r1], -sp, lsr #4 │ │ │ │ - b 0x148006c │ │ │ │ + b 0x148004c │ │ │ │ @ instruction: 0xf1017ce5 │ │ │ │ bfieq r0, r0, (invalid: 10:3) │ │ │ │ @ instruction: 0xf9b1d509 │ │ │ │ addsmi r3, ip, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ vmoveq.16 d2[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162102,20 +162094,20 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ qsub16mi pc, r0, r1 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05a04 │ │ │ │ + bl 0xfec059e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xffa2f7f3 │ │ │ │ - b 0x148009c │ │ │ │ + b 0x148007c │ │ │ │ strtmi r7, [ip], -r5, ror #25 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ addsmi r6, ip, #720896 @ 0xb0000 │ │ │ │ strbvc lr, [r3, #2639]! @ 0xa4f │ │ │ │ vmoveq.16 d5[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162125,15 +162117,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ strtmi pc, [r0], -r3, asr #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05a60 │ │ │ │ + bl 0xfec05a40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xff74f7f3 │ │ │ │ rscslt r4, r4, #34603008 @ 0x2100000 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strbeq r2, [r3, r0, lsl #12] │ │ │ │ @@ -162147,15 +162139,15 @@ │ │ │ │ @ instruction: 0xff18f7f3 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05ab8 │ │ │ │ + bl 0xfec05a98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xff48f7f3 │ │ │ │ adclt r4, ip, #34603008 @ 0x2100000 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strbeq r2, [r3, r0, lsl #10] │ │ │ │ @@ -162169,15 +162161,15 @@ │ │ │ │ mcr2 7, 7, pc, cr12, cr3, {7} @ │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05b10 │ │ │ │ + bl 0xfec05af0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xff1cf7f3 │ │ │ │ strtmi r4, [ip], -r1, lsr #12 │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ strbeq r2, [r2, r0, lsl #10] │ │ │ │ @@ -162191,21 +162183,21 @@ │ │ │ │ mcr2 7, 6, pc, cr0, cr3, {7} @ │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05b68 │ │ │ │ + bl 0xfec05b48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ mrc2 7, 7, pc, cr0, cr3, {7} │ │ │ │ @ instruction: 0x4621b276 │ │ │ │ - b 0x1480250 │ │ │ │ + b 0x1480230 │ │ │ │ @ instruction: 0xf1017ce6 │ │ │ │ bfieq r0, r0, (invalid: 12:3) │ │ │ │ @ instruction: 0xf991d509 │ │ │ │ adcmi r3, r3, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162215,21 +162207,21 @@ │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ strtmi pc, [r0], -pc, lsl #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05bc8 │ │ │ │ + bl 0xfec05ba8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ mcr2 7, 6, pc, cr0, cr3, {7} @ │ │ │ │ strtmi fp, [r1], -sp, lsr #4 │ │ │ │ - b 0x1480290 │ │ │ │ + b 0x1480270 │ │ │ │ @ instruction: 0xf1017ce5 │ │ │ │ bfieq r0, r0, (invalid: 10:3) │ │ │ │ @ instruction: 0xf9b1d509 │ │ │ │ adcmi r3, r3, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162239,20 +162231,20 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620fe5f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05c28 │ │ │ │ + bl 0xfec05c08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ mrc2 7, 4, pc, cr0, cr3, {7} │ │ │ │ - b 0x14802c0 │ │ │ │ + b 0x14802a0 │ │ │ │ strtmi r7, [ip], -r5, ror #25 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ adcmi r6, r3, #720896 @ 0xb0000 │ │ │ │ strbvc lr, [r3, #2639]! @ 0xa4f │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162262,15 +162254,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620fe31 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05c84 │ │ │ │ + bl 0xfec05c64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ mcr2 7, 3, pc, cr2, cr3, {7} @ │ │ │ │ strtmi fp, [r1], -sp, ror #5 │ │ │ │ andseq pc, r0, #4, 2 │ │ │ │ strle r0, [r3, #-1987] @ 0xfffff83d │ │ │ │ @@ -162282,15 +162274,15 @@ │ │ │ │ mcr2 7, 0, pc, cr10, cr3, {7} @ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05cd4 │ │ │ │ + bl 0xfec05cb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ mrc2 7, 1, pc, cr10, cr3, {7} │ │ │ │ strtmi fp, [r1], -sp, lsr #5 │ │ │ │ andseq pc, r0, #4, 2 │ │ │ │ strle r0, [r3, #-1987] @ 0xfffff83d │ │ │ │ @@ -162302,15 +162294,15 @@ │ │ │ │ stc2l 7, cr15, [r2, #972]! @ 0x3cc │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05d24 │ │ │ │ + bl 0xfec05d04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ mrc2 7, 0, pc, cr2, cr3, {7} │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 4:3) │ │ │ │ stmdavs fp, {r0, r1, r8, sl, ip, lr, pc} │ │ │ │ @@ -162321,63 +162313,63 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4628fdbb │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05d70 │ │ │ │ + bl 0xfec05d50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ stc2l 7, cr15, [ip, #972]! @ 0x3cc │ │ │ │ rscslt r4, r4, #34603008 @ 0x2100000 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strbeq r2, [r3, r0, lsl #12] │ │ │ │ @ instruction: 0xf991d50b │ │ │ │ - blcs 0xbab94 │ │ │ │ + blcs 0xbab74 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ addsmi fp, ip, #-1342177267 @ 0xb000000d │ │ │ │ stceq 1, cr15, [r0], {118} @ 0x76 │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ tstcc r1, r0, lsl #12 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xd1ec4291 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ strtmi pc, [r0], -fp, lsl #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05dd0 │ │ │ │ + bl 0xfec05db0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ ldc2 7, cr15, [ip, #972]! @ 0x3cc │ │ │ │ adcslt r4, r4, #34603008 @ 0x2100000 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strbeq r2, [r3, r0, lsl #12] │ │ │ │ @ instruction: 0xf9b1d50b │ │ │ │ - blcs 0xbabf4 │ │ │ │ + blcs 0xbabd4 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ addsmi fp, ip, #-1342177271 @ 0xb0000009 │ │ │ │ stceq 1, cr15, [r0], {118} @ 0x76 │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ tstcc r2, r0, lsl #12 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xd1ec4291 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ @ instruction: 0x4620fd5b │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05e30 │ │ │ │ + bl 0xfec05e10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ stc2 7, cr15, [ip, #972] @ 0x3cc │ │ │ │ strtmi r4, [ip], -r1, lsr #12 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strbeq r2, [r3, r0, lsl #10] │ │ │ │ @@ -162392,15 +162384,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ strtmi pc, [r0], -sp, lsr #26 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05e8c │ │ │ │ + bl 0xfec05e6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ ldc2l 7, cr15, [lr, #-972] @ 0xfffffc34 │ │ │ │ @ instruction: 0x4621b2f6 │ │ │ │ andseq pc, r0, #4, 2 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ @@ -162414,15 +162406,15 @@ │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ ldrtmi pc, [r0], -r1, lsl #26 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05ee4 │ │ │ │ + bl 0xfec05ec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ ldc2 7, cr15, [r2, #-972]! @ 0xfffffc34 │ │ │ │ @ instruction: 0x4621b2b6 │ │ │ │ andseq pc, r0, #4, 2 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ @@ -162436,15 +162428,15 @@ │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ @ instruction: 0x4630fcd5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05f3c │ │ │ │ + bl 0xfec05f1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ stc2 7, cr15, [r6, #-972] @ 0xfffffc34 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 4:3) │ │ │ │ stmdavs fp, {r1, r2, r8, sl, ip, lr, pc} │ │ │ │ @@ -162457,27 +162449,27 @@ │ │ │ │ stc2 7, cr15, [ip], #972 @ 0x3cc │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec05f90 │ │ │ │ + bl 0xfec05f70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @ instruction: 0xf7f34606 │ │ │ │ @ instruction: 0x4621fcdb │ │ │ │ @ instruction: 0xf104462a │ │ │ │ bfieq r0, r0, (invalid: 6:4) │ │ │ │ @ instruction: 0xf991d50a │ │ │ │ @ instruction: 0xf9925000 │ │ │ │ adcmi r4, r5, #0 │ │ │ │ @ instruction: 0x0c05eba4 │ │ │ │ - bl 0xfea1ec60 │ │ │ │ + bl 0xfea1ec40 │ │ │ │ strbtmi r0, [r7], #-3076 @ 0xfffff3fc │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ andcc r0, r1, #79 @ 0x4f │ │ │ │ @ instruction: 0xd1ec4299 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4638fc7b │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -162491,15 +162483,15 @@ │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ @ instruction: 0x461d4617 │ │ │ │ stc2 7, cr15, [sl], #972 @ 0x3cc │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ andsmi pc, ip, r8, lsr r9 @ │ │ │ │ ands pc, ip, r7, lsr r9 @ │ │ │ │ - bl 0xfec403e8 │ │ │ │ + bl 0xfec403c8 │ │ │ │ svclt 0x00a80304 │ │ │ │ movweq lr, #60324 @ 0xeba4 │ │ │ │ @ instruction: 0xf10c441d │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc008f │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @@ -162516,40 +162508,40 @@ │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ ldc2l 7, cr15, [r8], #-972 @ 0xfffffc34 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strle r0, [r9, #-1987] @ 0xfffff83d │ │ │ │ eorpl pc, ip, r8, asr r8 @ │ │ │ │ eorcc pc, ip, r7, asr r8 @ │ │ │ │ - bl 0xfe97f8f0 │ │ │ │ + bl 0xfe97f8d0 │ │ │ │ svclt 0x00a80205 │ │ │ │ ldrmi r1, [r4], #-2794 @ 0xfffff516 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrtmi sp, [r0], -ip, ror #3 │ │ │ │ ldc2 7, cr15, [sl], {243} @ 0xf3 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec060b4 │ │ │ │ + bl 0xfec06094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @ instruction: 0xf7f34606 │ │ │ │ strtmi pc, [r1], -r9, asr #24 │ │ │ │ @ instruction: 0xf104462a │ │ │ │ bfieq r0, r0, (invalid: 6:4) │ │ │ │ stmdavc sp, {r3, r8, sl, ip, lr, pc} │ │ │ │ adcmi r7, r5, #20, 16 @ 0x140000 │ │ │ │ @ instruction: 0x0c05eba4 │ │ │ │ - bl 0xfea1eb80 │ │ │ │ + bl 0xfea1eb60 │ │ │ │ strbtmi r0, [r7], #-3076 @ 0xfffff3fc │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ andcc r0, r1, #79 @ 0x4f │ │ │ │ @ instruction: 0xd1ee4299 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ ldrtmi pc, [r8], -fp, ror #23 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -162563,15 +162555,15 @@ │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ @ instruction: 0x461d4617 │ │ │ │ ldc2 7, cr15, [sl], {243} @ 0xf3 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ andsmi pc, ip, r8, lsr r8 @ │ │ │ │ ands pc, ip, r7, lsr r8 @ │ │ │ │ - bl 0xfec40508 │ │ │ │ + bl 0xfec404e8 │ │ │ │ svclt 0x00280304 │ │ │ │ movweq lr, #60324 @ 0xeba4 │ │ │ │ @ instruction: 0xf10c441d │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc008f │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @@ -162583,188 +162575,188 @@ │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ - blx 0xffaecf56 │ │ │ │ + blx 0xffaecf36 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strle r0, [r9, #-1987] @ 0xfffff83d │ │ │ │ eorpl pc, ip, r8, asr r8 @ │ │ │ │ eorcc pc, ip, r7, asr r8 @ │ │ │ │ - bl 0xfe97fa10 │ │ │ │ + bl 0xfe97f9f0 │ │ │ │ svclt 0x00280205 │ │ │ │ ldrmi r1, [r4], #-2794 @ 0xfffff516 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrtmi sp, [r0], -ip, ror #3 │ │ │ │ - blx 0xfe36cf86 │ │ │ │ + blx 0xfe36cf66 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec061d4 │ │ │ │ + bl 0xfec061b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4606461f │ │ │ │ @ instruction: 0xf7f34615 │ │ │ │ @ instruction: 0x46a4fbb9 │ │ │ │ tstpeq r0, #4, 2 @ p-variant is OBSOLETE │ │ │ │ strle r0, [r4, #-1986] @ 0xfffff83e │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ - bl 0x127554c │ │ │ │ + bl 0x127552c │ │ │ │ @ instruction: 0xf10c77e2 │ │ │ │ vmull.u8 q8, d0, d4 │ │ │ │ ldrmi r1, [ip, #15] │ │ │ │ @ instruction: 0x4630d1f2 │ │ │ │ - blx 0x18ecfda │ │ │ │ + blx 0x18ecfba │ │ │ │ ldrtmi r4, [r9], -r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec06228 │ │ │ │ + bl 0xfec06208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf7f3461f │ │ │ │ strtmi pc, [r4], pc, lsl #23 │ │ │ │ andseq pc, r0, #4, 2 │ │ │ │ strle r0, [r4, #-1987] @ 0xfffff83d │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ @ instruction: 0xf147195d │ │ │ │ @ instruction: 0xf10c0700 │ │ │ │ vmull.u8 q8, d0, d4 │ │ │ │ ldrmi r1, [r4, #15] │ │ │ │ @ instruction: 0x4630d1f2 │ │ │ │ - blx 0xe6d02e │ │ │ │ + blx 0xe6d00e │ │ │ │ ldrtmi r4, [r9], -r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0627c │ │ │ │ + bl 0xfec0625c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f34606 │ │ │ │ rsbslt pc, sl, #103424 @ 0x19400 │ │ │ │ cdpne 6, 6, cr4, cr11, cr1, {1} │ │ │ │ ldreq pc, [r0, -r4, lsl #2] │ │ │ │ stceq 1, cr15, [r0], {194} @ 0xc2 │ │ │ │ @ instruction: 0xf1031dd5 │ │ │ │ svclt 0x00b80301 │ │ │ │ - blle 0x3b84a8 │ │ │ │ - bcs 0xcd11c │ │ │ │ - blx 0x9defa0 │ │ │ │ + blle 0x3b8488 │ │ │ │ + bcs 0xcd0fc │ │ │ │ + blx 0x9def80 │ │ │ │ rsclt pc, r5, #12, 8 @ 0xc000000 │ │ │ │ addsmi sp, r4, r5, lsl #22 │ │ │ │ @ instruction: 0xf04f2a07 │ │ │ │ svclt 0x00d80500 │ │ │ │ strbeq fp, [r4, r5, ror #5] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 , d0, d1 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ ldrtmi sp, [r0], -r2, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xffe6d0ac │ │ │ │ + blt 0xffe6d08c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf7f3b26d │ │ │ │ @ instruction: 0xf1c5fb2d │ │ │ │ @ instruction: 0xf1a70800 │ │ │ │ @ instruction: 0xf1a60e02 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ adcmi lr, fp, r6, lsl r0 │ │ │ │ @ instruction: 0xf04f2d0f │ │ │ │ svclt 0x00d80200 │ │ │ │ sbclt fp, r1, #-1610612727 @ 0xa0000009 │ │ │ │ svccc 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x9731f8 │ │ │ │ - b 0x12fd3c │ │ │ │ - b 0x116f940 │ │ │ │ + b 0x9731d8 │ │ │ │ + b 0x12fd1c │ │ │ │ + b 0x116f920 │ │ │ │ @ instruction: 0xf8ae0302 │ │ │ │ andle r3, lr, r0 │ │ │ │ svceq 0x000ff115 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ @ instruction: 0xf8bcdbe7 │ │ │ │ stccs 0, cr3, [r0, #-0] │ │ │ │ - blx 0x9a5cd0 │ │ │ │ + blx 0x9a5cb0 │ │ │ │ addslt pc, sl, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0x4620e7df │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfeced138 │ │ │ │ + blt 0xfeced118 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ - blx 0xffaed154 │ │ │ │ + blx 0xffaed134 │ │ │ │ svcne 0x0031b27b │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf1c3020c │ │ │ │ @ instruction: 0xf1130800 │ │ │ │ @ instruction: 0xf1060f1f │ │ │ │ svclt 0x00b80604 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdavs r4!, {r0, r1, r3, r8, r9, fp, ip, lr, pc} │ │ │ │ svclt 0x00b82b00 │ │ │ │ stc2 10, cr15, [r8], {36} @ 0x24 @ │ │ │ │ - blcs 0x8a5dd0 │ │ │ │ + blcs 0x8a5db0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1df124 │ │ │ │ - blx 0x18ae1d4 │ │ │ │ + blx 0x1df104 │ │ │ │ + blx 0x18ae1b4 │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ addsmi r1, r6, #15 │ │ │ │ streq lr, [r9], #-2700 @ 0xfffff574 │ │ │ │ eorsgt pc, lr, r7, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, sl, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f343f8 │ │ │ │ svclt 0x0000ba6d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec063fc │ │ │ │ + bl 0xfec063dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f34605 │ │ │ │ - blx 0x14adca4 │ │ │ │ + blx 0x14adc84 │ │ │ │ cdpne 12, 7, cr15, cr2, cr7, {4} │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ @ instruction: 0xf1cc0610 │ │ │ │ @ instruction: 0xf9120e00 │ │ │ │ @ instruction: 0xf11c3f01 │ │ │ │ svclt 0x00bc0f07 │ │ │ │ sbcslt r1, ip, #57409536 @ 0x36c0000 │ │ │ │ @ instruction: 0xf1bcdb0e │ │ │ │ svclt 0x00bc0f00 │ │ │ │ vpmax.u8 , q7, │ │ │ │ - blle 0x29bdac │ │ │ │ + blle 0x29bd8c │ │ │ │ vpmax.u8 d15, d12, d3 │ │ │ │ svceq 0x0007f1bc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ sbcslt fp, ip, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf10107c3 │ │ │ │ svclt 0x00480101 │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ @@ -162780,24 +162772,24 @@ │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf7f3b26d │ │ │ │ @ instruction: 0xf1c5fa67 │ │ │ │ @ instruction: 0xf1a70800 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ bfine lr, r2, #0, #28 │ │ │ │ sbclt fp, r1, #-1610612727 @ 0xa0000009 │ │ │ │ svccc 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574576 │ │ │ │ - b 0x97337c │ │ │ │ - b 0x12fec0 │ │ │ │ - b 0x116fac4 │ │ │ │ + b 0x97335c │ │ │ │ + b 0x12fea0 │ │ │ │ + b 0x116faa4 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ andsle r3, r1, r0 │ │ │ │ svccc 0x0002f93e │ │ │ │ svceq 0x000ff115 │ │ │ │ vstrcs d13, [r0, #-924] @ 0xfffffc64 │ │ │ │ adcmi sp, fp, r6, lsl #22 │ │ │ │ @ instruction: 0xf04f2d0f │ │ │ │ @@ -162810,37 +162802,37 @@ │ │ │ │ svclt 0x0000b9eb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ - blx 0x96d2e0 │ │ │ │ + blx 0x96d2c0 │ │ │ │ svcne 0x0031b27b │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf856020c │ │ │ │ @ instruction: 0xf1134f04 │ │ │ │ svclt 0x00b80f1f │ │ │ │ vstmiavc r4!, {s29-s107} │ │ │ │ @ instruction: 0xf1c3db0c │ │ │ │ - blcs 0xb233c │ │ │ │ - blx 0x11df220 │ │ │ │ - blle 0x22e374 │ │ │ │ + blcs 0xb231c │ │ │ │ + blx 0x11df200 │ │ │ │ + blle 0x22e354 │ │ │ │ @ instruction: 0xf04f2b1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r3], {4} @ │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe3bfe28 │ │ │ │ + b 0xfe3bfe08 │ │ │ │ @ instruction: 0xf8570408 │ │ │ │ - b 0x1df460 │ │ │ │ - b 0xfe1b039c │ │ │ │ + b 0x1df440 │ │ │ │ + b 0xfe1b037c │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4628d1d9 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmiblt r8!, {r0, r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -162875,44 +162867,44 @@ │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f341f0 │ │ │ │ movwcs fp, #2405 @ 0x965 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ @ instruction: 0xe7e8469e │ │ │ │ vseleq.f32 s30, s16, s7 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ - blx 0x1878018 │ │ │ │ + blx 0x1877ff8 │ │ │ │ strb pc, [r0, lr, lsl #29]! @ │ │ │ │ bicsle r2, r9, r0, lsl #22 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ bfi r4, lr, #13, #14 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf98af7f3 │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ @ instruction: 0xf64a1eb1 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf1ce2400 │ │ │ │ eor r0, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf1be880a │ │ │ │ - blle 0xaf3068 │ │ │ │ + blle 0xaf3048 │ │ │ │ svceq 0x000ff1be │ │ │ │ - blx 0x166520 │ │ │ │ + blx 0x166500 │ │ │ │ @ instruction: 0xf5b2f20e │ │ │ │ svclt 0x003c3f80 │ │ │ │ @ instruction: 0xf982fa1f │ │ │ │ movwle r2, #12800 @ 0x3200 │ │ │ │ andeq pc, r1, #0 │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ - blx 0xfe0ede08 │ │ │ │ + blx 0xfe0edde8 │ │ │ │ svccc 0x0002f83c │ │ │ │ vorr.i32 d20, #33792 @ 0x00008400 │ │ │ │ adcsmi r0, r1, #143 @ 0x8f │ │ │ │ eorscs pc, sl, r7, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdbeq r2, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ @@ -162920,49 +162912,49 @@ │ │ │ │ tstcc r2, r0, lsl r0 │ │ │ │ svceq 0x000ff11e │ │ │ │ andcs sp, r0, #212, 20 @ 0xd4000 │ │ │ │ @ instruction: 0xe7e54691 │ │ │ │ vpmax.s8 d15, d8, d18 │ │ │ │ @ instruction: 0xf982fa1f │ │ │ │ ldrb r2, [pc, r0, lsl #4] │ │ │ │ - bcs 0xc0f10 │ │ │ │ + bcs 0xc0ef0 │ │ │ │ @ instruction: 0xe7dbd1d8 │ │ │ │ movwcs fp, #4372 @ 0x1114 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f347f0 │ │ │ │ svclt 0x0000b8f5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xf92cf7f3 │ │ │ │ svcne 0x0029b27b │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf1c32500 │ │ │ │ @ instruction: 0xf10e0800 │ │ │ │ @ instruction: 0xf1130e04 │ │ │ │ - blle 0xcb31a0 │ │ │ │ + blle 0xcb3180 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ svclt 0x00bc2b00 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vst1.8 {d15-d16}, [r8 :128], r4 │ │ │ │ - blcs 0x8a6164 │ │ │ │ - blx 0x1e65e0 │ │ │ │ - blx 0xbee54c │ │ │ │ + blcs 0x8a6144 │ │ │ │ + blx 0x1e65c0 │ │ │ │ + blx 0xbee52c │ │ │ │ strbmi pc, [ip, #-2307] @ 0xfffff6fd @ │ │ │ │ @ instruction: 0xf000d027 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ - b 0x11fc94c │ │ │ │ - blx 0x1870984 │ │ │ │ + b 0x11fc92c │ │ │ │ + blx 0x1870964 │ │ │ │ ldrbmi pc, [r2, #-3200]! @ 0xfffff380 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsls pc, ip, r7, asr r8 @ │ │ │ │ svcgt 0x0004f851 │ │ │ │ streq lr, [ip], #-2692 @ 0xfffff57c │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [ip], #-2692 @ 0xfffff57c │ │ │ │ @@ -163001,27 +162993,27 @@ │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, sp, lsl #5 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr9, {6} │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f343f8 │ │ │ │ @ instruction: 0xf1bcb861 │ │ │ │ - blle 0x633210 │ │ │ │ + blle 0x6331f0 │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x1a6680 │ │ │ │ - blx 0x14abe4c │ │ │ │ + blx 0x1a6660 │ │ │ │ + blx 0x14abe2c │ │ │ │ strbmi pc, [r2, #-2178] @ 0xfffff77e @ │ │ │ │ sbcslt fp, r2, #2, 30 │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ sbcsle r0, fp, r1, lsl #8 │ │ │ │ @ instruction: 0xf00043da │ │ │ │ ldrmi r0, [ip], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1c20fd2 │ │ │ │ sbcslt r0, r2, #128, 4 │ │ │ │ - blx 0x11a9588 │ │ │ │ + blx 0x11a9568 │ │ │ │ @ instruction: 0xf000f206 │ │ │ │ movwcs r0, #1025 @ 0x401 │ │ │ │ @ instruction: 0xe7cbb2d2 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf000461a │ │ │ │ strb r0, [r5, r1, lsl #8] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -163031,46 +163023,46 @@ │ │ │ │ @ instruction: 0x460f461c │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf7f3b264 │ │ │ │ @ instruction: 0xf04ff871 │ │ │ │ @ instruction: 0xf1a70900 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf64a0e02 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ stmdaeq r0, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ bfine lr, r8, #0, #26 │ │ │ │ addlt r2, r9, #0, 6 │ │ │ │ - blx 0xfe0ee018 │ │ │ │ + blx 0xfe0edff8 │ │ │ │ svccs 0x0002f83c │ │ │ │ movweq lr, #14921 @ 0x3a49 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ stmdbeq r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8574576 │ │ │ │ - b 0x95779c │ │ │ │ - b 0xf02e0 │ │ │ │ - b 0x116fae4 │ │ │ │ + b 0x95777c │ │ │ │ + b 0xf02c0 │ │ │ │ + b 0x116fac4 │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ eorle r3, r1, r0 │ │ │ │ svccc 0x0002f93e │ │ │ │ svceq 0x000ff114 │ │ │ │ @ instruction: 0x2c00dbe1 │ │ │ │ @ instruction: 0x2c0fdb11 │ │ │ │ - blx 0x1a6728 │ │ │ │ + blx 0x1a6708 │ │ │ │ andlt pc, sl, #4, 2 │ │ │ │ svclt 0x00044291 │ │ │ │ movwcs fp, #649 @ 0x289 │ │ │ │ bicsmi sp, fp, #216 @ 0xd8 │ │ │ │ @ instruction: 0xf5c30fdb │ │ │ │ addslt r4, r9, #0, 6 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - blx 0x11a9638 │ │ │ │ + blx 0x11a9618 │ │ │ │ addslt pc, r9, #8, 6 @ 0x20000000 │ │ │ │ strb r2, [fp, r0, lsl #6] │ │ │ │ - blcs 0xc0f68 │ │ │ │ + blcs 0xc0f48 │ │ │ │ strb sp, [r7, pc, ror #3] │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f247f0 │ │ │ │ svclt 0x0000bfd7 │ │ │ │ @@ -163078,88 +163070,88 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf80ef7f3 │ │ │ │ @ instruction: 0xf64a1f31 │ │ │ │ - vmov.i64 q11, #0x0000000000000000 │ │ │ │ + vqrdmlah.s d22, d0, d0[4] │ │ │ │ rsbslt r0, fp, #816 @ 0x330 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2600 │ │ │ │ @ instruction: 0xf1137f04 │ │ │ │ svclt 0x00bc0f1f │ │ │ │ @ instruction: 0x270017fc │ │ │ │ - blcs 0xe63a8 │ │ │ │ - blcs 0x8a6418 │ │ │ │ - blx 0x2a6828 │ │ │ │ - blx 0x11ec77c │ │ │ │ + blcs 0xe6388 │ │ │ │ + blcs 0x8a63f8 │ │ │ │ + blx 0x2a6808 │ │ │ │ + blx 0x11ec75c │ │ │ │ strbmi pc, [r7, #-2051] @ 0xfffff7fd @ │ │ │ │ strcs fp, [r0, -r8, lsl #30] │ │ │ │ mvnsmi sp, #5 │ │ │ │ @ instruction: 0xf1c70fff │ │ │ │ @ instruction: 0xf0004400 │ │ │ │ - blx 0x187138c │ │ │ │ + blx 0x187136c │ │ │ │ @ instruction: 0xf851f980 │ │ │ │ teqmi r7, #4, 30 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ streq pc, [r1], -r7 │ │ │ │ streq lr, [r4], #-2696 @ 0xfffff578 │ │ │ │ eorsvc pc, r9, lr, asr r8 @ │ │ │ │ - b 0x1c0d2c │ │ │ │ - b 0xfe1b07c4 │ │ │ │ + b 0x1c0d0c │ │ │ │ + b 0xfe1b07a4 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb116d1d1 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x0086f7f2 │ │ │ │ - blx 0x1280134 │ │ │ │ + blx 0x1280114 │ │ │ │ strcs pc, [r0, -r4, lsl #8] │ │ │ │ @ instruction: 0x463ce7dd │ │ │ │ bicsle r2, r4, r0, lsl #30 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7f2b27f │ │ │ │ @ instruction: 0xf1c7ffb3 │ │ │ │ ldrtmi r0, [r1], -r0, lsl #16 │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xaf80c │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xaf7ec │ │ │ │ strcs r3, [r0], #-1552 @ 0xfffff9f0 │ │ │ │ svccc 0x0001f91c │ │ │ │ - ble 0x5fa408 │ │ │ │ + ble 0x5fa3e8 │ │ │ │ andeq pc, r1, #0 │ │ │ │ ldrmi r2, [r6], r0, lsl #6 │ │ │ │ andvc fp, fp, r2, lsl #2 │ │ │ │ - b 0x11bbc1c │ │ │ │ + b 0x11bbbfc │ │ │ │ vraddhn.i16 d16, q0, q7 │ │ │ │ adcsmi r0, r1, #79 @ 0x4f │ │ │ │ tstlt r4, lr, ror #3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x004cf7f2 │ │ │ │ - blle 0x4f7020 │ │ │ │ - blle 0x5bb43c │ │ │ │ + blle 0x4f7000 │ │ │ │ + blle 0x5bb41c │ │ │ │ ldcle 15, cr2, [sl], {7} │ │ │ │ - blcs 0x7fb30 │ │ │ │ + blcs 0x7fb10 │ │ │ │ @ instruction: 0xf000bf83 │ │ │ │ mvnscs r0, #268435456 @ 0x10000000 │ │ │ │ sbcslt r4, fp, #157286400 @ 0x9600000 │ │ │ │ @ instruction: 0xf04fbf9c │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ ldrb r0, [r9, r1, lsl #4] │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ ldrmi r0, [lr], r1, lsl #4 │ │ │ │ - blx 0x9a97b8 │ │ │ │ + blx 0x9a9798 │ │ │ │ @ instruction: 0xf04ff308 │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ sbcslt r0, fp, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf000e7cc │ │ │ │ ldrmi r0, [lr], r1, lsl #4 │ │ │ │ sbcle r2, r7, r0, lsl #22 │ │ │ │ @ instruction: 0x469623ff │ │ │ │ @@ -163170,101 +163162,101 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xff5af7f2 │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ @ instruction: 0xf1a61ea1 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf1ce2400 │ │ │ │ eor r0, r0, r0, lsl #16 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf1bedb2b │ │ │ │ ldcle 15, cr0, [r6], #-60 @ 0xffffffc4 │ │ │ │ vpmax.u8 d15, d14, d3 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ @ instruction: 0xf000d335 │ │ │ │ @ instruction: 0xf64f0201 │ │ │ │ - blx 0x188c8dc │ │ │ │ + blx 0x188c8bc │ │ │ │ tstpmi r4, #128, 18 @ p-variant is OBSOLETE @ 0x200000 │ │ │ │ svccs 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x9539d8 │ │ │ │ - b 0x17011c │ │ │ │ - b 0x1170520 │ │ │ │ + b 0x9539b8 │ │ │ │ + b 0x1700fc │ │ │ │ + b 0x1170500 │ │ │ │ andhi r0, fp, r2, lsl #6 │ │ │ │ @ instruction: 0xf93cd012 │ │ │ │ - blcs 0xbf510 │ │ │ │ + blcs 0xbf4f0 │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ movwcs r0, #513 @ 0x201 │ │ │ │ @ instruction: 0xf11edbe5 │ │ │ │ - ble 0xff573554 │ │ │ │ + ble 0xff573534 │ │ │ │ ldrmi r2, [sl], -r0, lsl #6 │ │ │ │ - blx 0x9a989c │ │ │ │ + blx 0x9a987c │ │ │ │ andcs pc, r0, #8, 6 @ 0x20000000 │ │ │ │ bfi fp, fp, #5, #22 │ │ │ │ movwcs fp, #4372 @ 0x1114 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ - blcs 0xdf460 │ │ │ │ + blcs 0xdf440 │ │ │ │ ldrmi sp, [sl], -fp, asr #3 │ │ │ │ addslt lr, fp, #53739520 @ 0x3340000 │ │ │ │ strb r2, [sl, r0, lsl #4] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ mrc2 7, 7, pc, cr10, cr2, {7} │ │ │ │ svcne 0x0031b27b │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85e2600 │ │ │ │ stccs 15, cr4, [r0], {4} │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ strcs r0, [r0], #-3073 @ 0xfffff3ff │ │ │ │ @ instruction: 0xf113db0c │ │ │ │ - blle 0x9f360c │ │ │ │ - blle 0xa3a594 │ │ │ │ + blle 0x9f35ec │ │ │ │ + blle 0xa3a574 │ │ │ │ fstmdbxle fp!, {d2-d16} @ Deprecated │ │ │ │ tstlt ip, r4, lsr #13 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xaf9a4 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xaf984 @ │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574572 │ │ │ │ - b 0xfe2dfaac │ │ │ │ - b 0x1b09d0 │ │ │ │ - b 0xfe1b09f4 │ │ │ │ + b 0xfe2dfa8c │ │ │ │ + b 0x1b09b0 │ │ │ │ + b 0xfe1b09d4 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb116d1d7 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mrclt 7, 3, APSR_nzcv, cr8, cr2, {7} │ │ │ │ strtmi r2, [r4], r0, lsl #8 │ │ │ │ @ instruction: 0xf1c3e7e0 │ │ │ │ - blx 0x9b29e8 │ │ │ │ + blx 0x9b29c8 │ │ │ │ @ instruction: 0xf04ff40c │ │ │ │ ldrb r0, [r9, r0, lsl #24] │ │ │ │ stc2 10, cr15, [r3], {4} @ │ │ │ │ @ instruction: 0xf803fa2c │ │ │ │ bicle r4, pc, r4, asr #10 │ │ │ │ @ instruction: 0xf04f4664 │ │ │ │ strb r0, [pc, r0, lsl #24] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec06c0c │ │ │ │ + bl 0xfec06bec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0xf7f24605 │ │ │ │ rsbslt pc, sl, #2512 @ 0x9d0 │ │ │ │ @ instruction: 0xf1064631 │ │ │ │ mcrne 14, 3, r0, cr3, cr0, {0} │ │ │ │ @@ -163278,81 +163270,81 @@ │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andsle r4, r2, lr, lsl #11 │ │ │ │ svceq 0x0008f112 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ strcs fp, [r0], #-4024 @ 0xfffff048 │ │ │ │ @ instruction: 0xf893dbee │ │ │ │ - bcs 0xdfa64 │ │ │ │ - blx 0xbe65f0 │ │ │ │ + bcs 0xdfa44 │ │ │ │ + blx 0xbe65d0 │ │ │ │ @ instruction: 0xf00cfc06 │ │ │ │ - bl 0x1b0a74 │ │ │ │ + bl 0x1b0a54 │ │ │ │ rsclt r0, r4, #92, 8 @ 0x5c000000 │ │ │ │ strtmi lr, [r8], -r2, ror #15 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ mcrlt 7, 1, pc, cr6, cr2, {7} @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf7f2b26d │ │ │ │ - b 0x1caf414 │ │ │ │ + b 0x1caf3f4 │ │ │ │ @ instruction: 0xf1a70805 │ │ │ │ @ instruction: 0xf1a60e02 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ adcmi lr, fp, r6, lsl r0 │ │ │ │ @ instruction: 0xf04f2d0f │ │ │ │ svclt 0x00d80200 │ │ │ │ sbclt fp, r1, #-1610612727 @ 0xa0000009 │ │ │ │ svccc 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x973b98 │ │ │ │ - b 0x1306dc │ │ │ │ - b 0x11702e0 │ │ │ │ + b 0x973b78 │ │ │ │ + b 0x1306bc │ │ │ │ + b 0x11702c0 │ │ │ │ @ instruction: 0xf8ae0302 │ │ │ │ andsle r3, r2, r0 │ │ │ │ svceq 0x0010f115 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ @ instruction: 0xf8bcdbe7 │ │ │ │ stccs 0, cr3, [r0, #-0] │ │ │ │ - blx 0x9a6670 │ │ │ │ + blx 0x9a6650 │ │ │ │ @ instruction: 0xf003f308 │ │ │ │ - bl 0x130308 │ │ │ │ + bl 0x1302e8 │ │ │ │ addslt r0, r2, #805306373 @ 0x30000005 │ │ │ │ @ instruction: 0x4620e7db │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldcllt 7, cr15, [ip, #968] @ 0x3c8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ mrc2 7, 0, pc, cr4, cr2, {7} │ │ │ │ svcne 0x0031b27b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - ldrbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ + strbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf11343df │ │ │ │ @ instruction: 0xf10e0f20 │ │ │ │ svclt 0x00b80e04 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8dedb09 │ │ │ │ - blcs 0xbfb5c │ │ │ │ - blcs 0x8a67cc │ │ │ │ + blcs 0xbfb3c │ │ │ │ + blcs 0x8a67ac │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dfac8 │ │ │ │ - blx 0x18aeb78 │ │ │ │ + blx 0x1dfaa8 │ │ │ │ + blx 0x18aeb58 │ │ │ │ @ instruction: 0xf851f880 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ streq lr, [r9], #-2700 @ 0xfffff574 │ │ │ │ eorsgt pc, r8, r6, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ @@ -163360,23 +163352,23 @@ │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ smlalsmi fp, ip, fp, sp │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ mrrceq 11, 0, lr, r4, cr12 │ │ │ │ svclt 0x0000e7e3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec06dac │ │ │ │ + bl 0xfec06d8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0xf7f24605 │ │ │ │ - blx 0x14af2f4 │ │ │ │ + blx 0x14af2d4 │ │ │ │ ldrtmi pc, [r1], -r7, lsl #25 @ │ │ │ │ cdpeq 1, 1, cr15, cr0, cr6, {0} │ │ │ │ - b 0x1c77558 │ │ │ │ + b 0x1c77538 │ │ │ │ ands r0, r1, ip, lsl #12 │ │ │ │ vst1.8 {d15-d16}, [ip], r4 │ │ │ │ svceq 0x0007f1bc │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ rsclt fp, r2, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ svclt 0x00480101 │ │ │ │ @@ -163384,86 +163376,86 @@ │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andsle r4, r2, lr, lsl #11 │ │ │ │ svceq 0x0007f11c │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ @ instruction: 0xf993dbee │ │ │ │ @ instruction: 0xf1bc4000 │ │ │ │ - ble 0xff8f380c │ │ │ │ + ble 0xff8f37ec │ │ │ │ @ instruction: 0xf0044134 │ │ │ │ - bl 0x130418 │ │ │ │ + bl 0x1303f8 │ │ │ │ sbcslt r0, r2, #100, 4 @ 0x40000006 │ │ │ │ strtmi lr, [r8], -r2, ror #15 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldcllt 7, cr15, [r4, #-968] @ 0xfffffc38 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf7f2b26d │ │ │ │ - b 0x1caf270 │ │ │ │ + b 0x1caf250 │ │ │ │ @ instruction: 0xf1a70805 │ │ │ │ @ instruction: 0xf1a60e02 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ adcmi lr, fp, r6, lsl r0 │ │ │ │ @ instruction: 0xf04f2d0f │ │ │ │ svclt 0x00d80200 │ │ │ │ sbclt fp, r1, #-1610612727 @ 0xa0000009 │ │ │ │ svccc 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85745b4 │ │ │ │ - b 0x973d3c │ │ │ │ - b 0x130880 │ │ │ │ - b 0x1170484 │ │ │ │ + b 0x973d1c │ │ │ │ + b 0x130860 │ │ │ │ + b 0x1170464 │ │ │ │ @ instruction: 0xf8ae0302 │ │ │ │ andsle r3, r2, r0 │ │ │ │ svceq 0x000ff115 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ @ instruction: 0xf9bcdbe7 │ │ │ │ stccs 0, cr3, [r0, #-0] │ │ │ │ - blx 0x11a6814 │ │ │ │ + blx 0x11a67f4 │ │ │ │ @ instruction: 0xf003f308 │ │ │ │ - bl 0x1304ac │ │ │ │ + bl 0x13048c │ │ │ │ addslt r0, r2, #805306374 @ 0x30000006 │ │ │ │ @ instruction: 0x4620e7db │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 7, cr15, [sl, #-968] @ 0xfffffc38 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ stc2l 7, cr15, [r2, #-968] @ 0xfffffc38 │ │ │ │ svcne 0x0031b27b │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf113020c │ │ │ │ @ instruction: 0xf1060f1f │ │ │ │ svclt 0x00b80604 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdavs r4!, {r1, r3, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0x0c03ea6f │ │ │ │ - blle 0x77a900 │ │ │ │ + blle 0x77a8e0 │ │ │ │ @ instruction: 0xf04f2b1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r3], {4} @ │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe3c07e4 │ │ │ │ + b 0xfe3c07c4 │ │ │ │ @ instruction: 0xf8570408 │ │ │ │ - b 0x1dfe1c │ │ │ │ - b 0xfe1b0d58 │ │ │ │ + b 0x1dfdfc │ │ │ │ + b 0xfe1b0d38 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4628d1db │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [sl], {242} @ 0xf2 │ │ │ │ vst1.16 {d15-d16}, [ip], r4 │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ @ instruction: 0x0c64eb0c │ │ │ │ @@ -163476,21 +163468,21 @@ │ │ │ │ pkhbtmi r4, r0, r5, lsl #12 │ │ │ │ ldc2l 7, cr15, [sl], #968 @ 0x3c8 │ │ │ │ stc2 10, cr15, [r7], {79} @ 0x4f @ │ │ │ │ mcrne 6, 3, r4, cr10, cr1, {1} │ │ │ │ strcs r3, [r0, #-1552] @ 0xfffff9f0 │ │ │ │ streq lr, [ip, -pc, ror #20] │ │ │ │ @ instruction: 0xf11c3201 │ │ │ │ - blle 0xa7399c │ │ │ │ + blle 0xa7397c │ │ │ │ @ instruction: 0xf1bc7813 │ │ │ │ - blle 0xab3984 │ │ │ │ + blle 0xab3964 │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x1a6e50 │ │ │ │ - blcs 0xac9c0 │ │ │ │ - blx 0x189fc0c │ │ │ │ + blx 0x1a6e30 │ │ │ │ + blcs 0xac9a0 │ │ │ │ + blx 0x189fbec │ │ │ │ @ instruction: 0xf000fe83 │ │ │ │ movwcs r0, #1025 @ 0x401 │ │ │ │ @ instruction: 0xf000d904 │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ @ instruction: 0x46230eff │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ mrscc lr, (UNDEF: 1) │ │ │ │ @@ -163499,68 +163491,68 @@ │ │ │ │ @ instruction: 0xb115d1dc │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 7, cr15, [r0], {242} @ 0xf2 │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ ldrmi r0, [lr], r1, lsl #8 │ │ │ │ - blx 0x9a9d78 │ │ │ │ + blx 0x9a9d58 │ │ │ │ @ instruction: 0xf000f907 │ │ │ │ @ instruction: 0xf0090401 │ │ │ │ movwcs r0, #3585 @ 0xe01 │ │ │ │ vnmlseq.f64 d30, d9, d14 │ │ │ │ mcr2 10, 4, pc, cr14, cr15, {2} @ │ │ │ │ - blcs 0xe9d60 │ │ │ │ + blcs 0xe9d40 │ │ │ │ @ instruction: 0xf000d1d5 │ │ │ │ ldrmi r0, [lr], r1, lsl #8 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0x46054616 │ │ │ │ stc2 7, cr15, [r0], #968 @ 0x3c8 │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ @ instruction: 0xf64a1eb1 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ - b 0x1c78e30 │ │ │ │ + b 0x1c78e10 │ │ │ │ eor r0, r7, lr, lsl #16 │ │ │ │ @ instruction: 0xf1be880b │ │ │ │ - blle 0xb73a3c │ │ │ │ + blle 0xb73a1c │ │ │ │ svceq 0x000ff1be │ │ │ │ - blx 0x1a6f10 │ │ │ │ + blx 0x1a6ef0 │ │ │ │ @ instruction: 0xf5b3f30e │ │ │ │ svclt 0x003c3f80 │ │ │ │ @ instruction: 0xf983fa1f │ │ │ │ - beq 0xebf90 │ │ │ │ + beq 0xebf70 │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0a01 │ │ │ │ sbclt r7, r2, #4177920 @ 0x3fc000 │ │ │ │ svccc 0x0002f83c │ │ │ │ streq lr, [sl], #-2628 @ 0xfffff5bc │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf857428e │ │ │ │ - b 0x977f3c │ │ │ │ - b 0x2f0a80 │ │ │ │ - b 0x1170684 │ │ │ │ + b 0x977f1c │ │ │ │ + b 0x2f0a60 │ │ │ │ + b 0x1170664 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ andsle r3, r7, r0 │ │ │ │ @ instruction: 0xf11e3102 │ │ │ │ - ble 0xff573acc │ │ │ │ - beq 0xebfcc │ │ │ │ + ble 0xff573aac │ │ │ │ + beq 0xebfac │ │ │ │ ubfx r4, r1, #13, #5 │ │ │ │ vpmax.u8 d15, d8, d19 │ │ │ │ - beq 0xebfd8 │ │ │ │ + beq 0xebfb8 │ │ │ │ andeq pc, r1, #3 │ │ │ │ subseq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf982fa1f │ │ │ │ - blcs 0xe9e10 │ │ │ │ + blcs 0xe9df0 │ │ │ │ @ instruction: 0x469ad1d3 │ │ │ │ bfi r4, r9, #13, #8 │ │ │ │ movwcs fp, #4372 @ 0x1114 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f247f0 │ │ │ │ svclt 0x0000bc03 │ │ │ │ @@ -163568,44 +163560,44 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldc2 7, cr15, [sl], #-968 @ 0xfffffc38 │ │ │ │ svcne 0x0029b27b │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ - b 0x1c792fc │ │ │ │ + b 0x1c792dc │ │ │ │ @ instruction: 0xf10e0803 │ │ │ │ @ instruction: 0xf1130e04 │ │ │ │ - blle 0xb73b88 │ │ │ │ + blle 0xb73b68 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ - blle 0xb7ab10 │ │ │ │ + blle 0xb7aaf0 │ │ │ │ @ instruction: 0xdc322b1f │ │ │ │ stc2 10, cr15, [r3], {4} @ │ │ │ │ @ instruction: 0xf903fa2c │ │ │ │ eorsle r4, r0, ip, asr #10 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xaff28 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xaff08 @ │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ vbic.i32 q10, #8519680 @ 0x00820000 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ @ instruction: 0xf851903c │ │ │ │ - b 0xfe1e3b50 │ │ │ │ - b 0x1b0f74 │ │ │ │ - b 0xfe1b0f6c │ │ │ │ + b 0xfe1e3b30 │ │ │ │ + b 0x1b0f54 │ │ │ │ + b 0xfe1b0f4c │ │ │ │ andvs r0, ip, ip, lsl #8 │ │ │ │ @ instruction: 0xb115d1d7 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xfee6df28 │ │ │ │ + bllt 0xfee6df08 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrb r4, [pc, r4, ror #12] │ │ │ │ vst1.8 {d15-d16}, [r8 :128], r4 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbeq r1, {r2, ip, sp, lr, pc} │ │ │ │ ldrbeq lr, [r4], #-2825 @ 0xfffff4f7 │ │ │ │ ssatmi lr, #5, r6, asr #15 │ │ │ │ @@ -163615,28 +163607,28 @@ │ │ │ │ svclt 0x0000e7ce │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ pkhbtmi r4, r1, r5, lsl #12 │ │ │ │ - blx 0xff6edf72 │ │ │ │ + blx 0xff6edf52 │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ @ instruction: 0xf1054631 │ │ │ │ @ instruction: 0x27003cff │ │ │ │ ldreq pc, [r0, #-262] @ 0xfffffefa │ │ │ │ streq lr, [lr], -pc, ror #20 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svceq 0x0007f11e │ │ │ │ @ instruction: 0xf99cdb2d │ │ │ │ @ instruction: 0xf1be3000 │ │ │ │ - blle 0xbf3bd0 │ │ │ │ + blle 0xbf3bb0 │ │ │ │ svceq 0x0007f1be │ │ │ │ - blx 0x1a70ac │ │ │ │ - blx 0x14ac814 │ │ │ │ + blx 0x1a708c │ │ │ │ + blx 0x14ac7f4 │ │ │ │ strbmi pc, [r2, #-2178] @ 0xfffff77e @ │ │ │ │ sbcslt fp, r2, #2, 30 │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ andle r0, r7, r1, lsl #8 │ │ │ │ @ instruction: 0xf00043da │ │ │ │ ldrmi r0, [ip], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1c20fd2 │ │ │ │ @@ -163652,217 +163644,217 @@ │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ andcs fp, r0, #87040 @ 0x15400 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ @ instruction: 0xe7e74613 │ │ │ │ @ instruction: 0xf806fa43 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ andeq pc, r1, #8 │ │ │ │ - bl 0x138c3c │ │ │ │ + bl 0x138c1c │ │ │ │ sbcslt r0, r2, #104, 4 @ 0x80000006 │ │ │ │ - blcs 0xe9fb4 │ │ │ │ + blcs 0xe9f94 │ │ │ │ @ instruction: 0x461ad1d2 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f461c │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf7f2b264 │ │ │ │ @ instruction: 0xf04ffb75 │ │ │ │ @ instruction: 0xf1a70900 │ │ │ │ @ instruction: 0xf1a60e02 │ │ │ │ @ instruction: 0xf64a0c02 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ stmdaeq r4, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ stccs 0, cr14, [pc], {38} @ 0x26 │ │ │ │ - blx 0x1a7174 │ │ │ │ + blx 0x1a7154 │ │ │ │ andlt pc, sl, #4, 2 │ │ │ │ svclt 0x00044291 │ │ │ │ movwcs fp, #649 @ 0x289 │ │ │ │ bicsmi sp, fp, #6 │ │ │ │ @ instruction: 0xf5c30fdb │ │ │ │ addslt r4, r9, #0, 6 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - blx 0xfe0eea2c │ │ │ │ + blx 0xfe0eea0c │ │ │ │ movweq lr, #14921 @ 0x3a49 │ │ │ │ svccs 0x0002f83e │ │ │ │ stmdbeq r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x93c1b0 │ │ │ │ - b 0xf08d8 │ │ │ │ - b 0x11304dc │ │ │ │ + b 0x93c190 │ │ │ │ + b 0xf08b8 │ │ │ │ + b 0x11304bc │ │ │ │ @ instruction: 0xf8ae0201 │ │ │ │ andsle r2, r8, r0 │ │ │ │ svceq 0x000ff114 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ @ instruction: 0x2100bfbc │ │ │ │ - blle 0xff901914 │ │ │ │ + blle 0xff9018f4 │ │ │ │ @ instruction: 0x3000f9bc │ │ │ │ - ble 0xff3bb0f0 │ │ │ │ + ble 0xff3bb0d0 │ │ │ │ vpmax.s8 , q4, │ │ │ │ @ instruction: 0xf0022300 │ │ │ │ - bl 0xf0500 │ │ │ │ + bl 0xf04e0 │ │ │ │ addlt r0, r9, #-2147483624 @ 0x80000018 │ │ │ │ @ instruction: 0x4619e7d4 │ │ │ │ bicle r2, sl, r0, lsl #22 │ │ │ │ @ instruction: 0xf1b9e7d0 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xff66e0e8 │ │ │ │ + blt 0xff66e0c8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ - blx 0x46e106 │ │ │ │ + blx 0x46e0e6 │ │ │ │ svcne 0x0031b27b │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf1132600 │ │ │ │ @ instruction: 0xf10e0f1f │ │ │ │ svclt 0x00bc0e04 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blle 0x601af4 │ │ │ │ + blle 0x601ad4 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ - blle 0xc3ad6c │ │ │ │ + blle 0xc3ad4c │ │ │ │ @ instruction: 0xdc362b1f │ │ │ │ stc2 10, cr15, [r3], {4} @ │ │ │ │ @ instruction: 0xf803fa4c │ │ │ │ svclt 0x00084544 │ │ │ │ andle r2, r7, r0, lsl #8 │ │ │ │ @ instruction: 0x0c04ea6f │ │ │ │ streq pc, [r1], #-0 │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ stcmi 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0004f851 │ │ │ │ vbic.i32 d20, #33792 @ 0x00008400 │ │ │ │ @ instruction: 0xf004100f │ │ │ │ - b 0xfe2b19a8 │ │ │ │ + b 0xfe2b1988 │ │ │ │ @ instruction: 0xf857040c │ │ │ │ ldrbmi ip, [r2, #-57]! @ 0xffffffc7 │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicle r6, ip, ip │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ - b 0x1c9ebd0 │ │ │ │ - blx 0x11b21dc │ │ │ │ + b 0x1c9ebb0 │ │ │ │ + blx 0x11b21bc │ │ │ │ strcs pc, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ stceq 0, cr15, [r1], {8} │ │ │ │ @ instruction: 0x0c68eb0c │ │ │ │ ssatmi lr, #5, r8, asr #15 │ │ │ │ bicle r2, sp, r0, lsl #24 │ │ │ │ svclt 0x0000e7d4 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - blcs 0x2c1a14 │ │ │ │ + blcs 0x2c19f4 │ │ │ │ @ instruction: 0x461cd074 │ │ │ │ ldmdale r6!, {r0, r1, r2, r8, r9, fp, sp}^ │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ - blx 0xfea6e1d4 │ │ │ │ + blx 0xfea6e1b4 │ │ │ │ eorseq pc, r8, #4, 2 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xb0350 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xb0330 │ │ │ │ smlawteq r0, r2, r1, pc @ │ │ │ │ tstpeq r8, #4, 2 @ p-variant is OBSOLETE │ │ │ │ - bcc 0x12c35c │ │ │ │ + bcc 0x12c33c │ │ │ │ @ instruction: 0xf101fa0c │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ @ instruction: 0xf802fa2c │ │ │ │ - cdpvs 6, 7, cr15, cr0, cr10, {2} │ │ │ │ + cdpvs 6, 6, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ vpmax.u8 d15, d3, d28 │ │ │ │ stmdaeq r1, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stc2 10, cr15, [r2], {44} @ 0x2c @ │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ ldrdcc lr, [r0, -r7] │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ tstmi r3, #227 @ 0xe3 │ │ │ │ eoreq pc, r0, #164, 2 @ 0x29 │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ - blx 0x340eb2 │ │ │ │ - blx 0x36ca8a │ │ │ │ + blx 0x340e92 │ │ │ │ + blx 0x36ca6a │ │ │ │ rscmi r2, r1, ip, lsl #24 │ │ │ │ - blhi 0x36f110 │ │ │ │ + blhi 0x36f0f0 │ │ │ │ eorsge pc, r9, lr, asr r8 @ │ │ │ │ stmiaeq r9, {r1, r2, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ ldrdls pc, [r0], -r5 │ │ │ │ - b 0xfe1815f0 │ │ │ │ + b 0xfe1815d0 │ │ │ │ andsmi r0, r3, r9, lsl #6 │ │ │ │ ldrdhi pc, [r4], -r8 │ │ │ │ movweq lr, #43523 @ 0xaa03 │ │ │ │ movweq lr, #39555 @ 0x9a83 │ │ │ │ stmdavs fp!, {r0, r1, r3, r5, sp, lr}^ │ │ │ │ stmdbeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - b 0x100400 │ │ │ │ - b 0xf06d0 │ │ │ │ + b 0x1003e0 │ │ │ │ + b 0xf06b0 │ │ │ │ @ instruction: 0xf1a40108 │ │ │ │ subsmi r0, r9, r0, lsr #16 │ │ │ │ ldmib r7, {r0, r3, r5, r6, sp, lr}^ │ │ │ │ @ instruction: 0xf85e3102 │ │ │ │ - blx 0x10c374 │ │ │ │ + blx 0x10c354 │ │ │ │ rscmi pc, r3, r9, lsl #18 │ │ │ │ @ instruction: 0xf808fa21 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ - bl 0x440648 │ │ │ │ - b 0x11715c8 │ │ │ │ + bl 0x440628 │ │ │ │ + b 0x11715a8 │ │ │ │ stmdavs r0!, {r3, r8, r9}^ │ │ │ │ rsbmi r6, r3, ip, lsr #17 │ │ │ │ stmiavs sl!, {r0, r1, r4, lr}^ │ │ │ │ rsbmi r4, r3, fp, lsr r0 │ │ │ │ - b 0xfe108588 │ │ │ │ - b 0x170ee8 │ │ │ │ + b 0xfe108568 │ │ │ │ + b 0x170ec8 │ │ │ │ andmi r0, r3, ip, lsl #6 │ │ │ │ rscvs r4, fp, r3, asr r0 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f24ff8 │ │ │ │ @ instruction: 0xf645b9ed │ │ │ │ - vsra.s64 d16, d0, #64 │ │ │ │ + vaddw.s8 q8, q8, d0 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vshr.s64 d16, d28, #64 │ │ │ │ - blmi 0x1303bc │ │ │ │ + vaddl.s8 q8, d16, d28 │ │ │ │ + blmi 0x13039c │ │ │ │ eorseq pc, r6, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xfffeca16 │ │ │ │ - eorseq sl, r3, r8, lsr #17 │ │ │ │ + blx 0xfffec9f6 │ │ │ │ + mlaseq r3, r8, r8, sl │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - blcs 0x4c1b3c │ │ │ │ + blcs 0x4c1b1c │ │ │ │ addhi pc, fp, r0 │ │ │ │ - blcs 0x481b9c │ │ │ │ + blcs 0x481b7c │ │ │ │ addhi pc, ip, r0, lsl #4 │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ - blx 0x4ee300 │ │ │ │ + blx 0x4ee2e0 │ │ │ │ ldceq 1, cr15, [r0], #-16 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ cdpeq 1, 2, cr15, cr0, cr12, {6} │ │ │ │ tstpeq r0, #4, 2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10cfa22 │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ - blx 0x940fc8 │ │ │ │ + blx 0x940fa8 │ │ │ │ ldmdavs fp!, {r2, r3, r9, ip, sp, lr, pc}^ │ │ │ │ vmlsmi.f32 s28, s4, s30 │ │ │ │ @ instruction: 0x4c01ea4f │ │ │ │ @ instruction: 0x0c01eb1c │ │ │ │ vnmlami.f32 s28, s2, s28 │ │ │ │ vmlseq.f64 d14, d14, d2 │ │ │ │ vmlsmi.f32 s28, s28, s30 │ │ │ │ @@ -163872,250 +163864,250 @@ │ │ │ │ vmlseq.f64 d14, d14, d2 │ │ │ │ vmlsmi.f32 s28, s28, s30 │ │ │ │ vnmlami.f32 s28, s24, s28 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ @ instruction: 0x0c01eb1c │ │ │ │ smlawteq r0, r4, r1, pc @ │ │ │ │ vmlseq.f64 d14, d14, d2 │ │ │ │ - blx 0x18a494 │ │ │ │ + blx 0x18a474 │ │ │ │ rscmi pc, r2, r1, lsl #2 │ │ │ │ @ instruction: 0xf1a4430a │ │ │ │ - blx 0x970838 │ │ │ │ + blx 0x970818 │ │ │ │ movwmi pc, #41217 @ 0xa101 @ │ │ │ │ - cmnpvs r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvs (UNDEF: 96), sl │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - bl 0x100754 │ │ │ │ + bl 0x100734 │ │ │ │ @ instruction: 0xf85109c8 │ │ │ │ @ instruction: 0xf8d9a038 │ │ │ │ @ instruction: 0xf8d58004 │ │ │ │ - b 0xfe1543d8 │ │ │ │ - b 0x130c00 │ │ │ │ - b 0x130c10 │ │ │ │ - b 0xfe130c0c │ │ │ │ + b 0xfe1543b8 │ │ │ │ + b 0x130be0 │ │ │ │ + b 0x130bf0 │ │ │ │ + b 0xfe130bec │ │ │ │ eorvs r0, sl, r9, lsl #4 │ │ │ │ @ instruction: 0xf1c4686a │ │ │ │ subsmi r0, r3, r0, lsr #18 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ movweq lr, #35331 @ 0x8a03 │ │ │ │ stmdaeq r0!, {r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ rsbvs r4, fp, r3, asr r0 │ │ │ │ movwcs lr, #10711 @ 0x29d7 │ │ │ │ strbeq lr, [r0, r1, lsl #22] │ │ │ │ @ instruction: 0xf909fa03 │ │ │ │ - blx 0x980798 │ │ │ │ - b 0x116e434 │ │ │ │ + blx 0x980778 │ │ │ │ + b 0x116e414 │ │ │ │ rscmi r0, r3, r9, lsl #4 │ │ │ │ eorsmi pc, r0, r1, asr r8 @ │ │ │ │ - b 0x114a6c0 │ │ │ │ + b 0x114a6a0 │ │ │ │ ldmdavs r9!, {r3, r9}^ │ │ │ │ - b 0x140530 │ │ │ │ + b 0x140510 │ │ │ │ eormi r0, r2, ip, lsl #4 │ │ │ │ adcvs r4, sl, r2, asr #32 │ │ │ │ subsmi r6, r3, sl, ror #17 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ subsmi r4, r3, fp │ │ │ │ ldrtmi r6, [r0], -fp, ror #1 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmdblt r2, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - orrseq pc, r0, r5, asr #12 │ │ │ │ + orreq pc, r0, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbceq pc, ip, r5, asr #12 │ │ │ │ + adcseq pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c20237 │ │ │ │ svclt 0x0000fb51 │ │ │ │ - ldrhteq sl, [r3], -ip │ │ │ │ + eorseq sl, r3, ip, lsr #17 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - blcs 0x8c1c94 │ │ │ │ + blcs 0x8c1c74 │ │ │ │ ldrmi sp, [ip], -ip, rrx │ │ │ │ stmdale lr!, {r0, r1, r2, r3, r4, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ @ instruction: 0xf966f7f2 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ stceq 1, cr15, [r0], #-16 │ │ │ │ ldrdcc lr, [r0, -r7] │ │ │ │ - beq 0xecbb0 │ │ │ │ + beq 0xecb90 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ vseleq.f32 s30, s24, s17 │ │ │ │ - blx 0x36eccc │ │ │ │ + blx 0x36ecac │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ vmlseq.f32 s28, s20, s28 │ │ │ │ tstmi r3, #227 @ 0xe3 │ │ │ │ eoreq pc, r0, #164, 2 @ 0x29 │ │ │ │ stc2 10, cr15, [ip], {40} @ 0x28 @ │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ @ instruction: 0xf64a4313 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ - blx 0xab0da0 │ │ │ │ - b 0x146e4e8 │ │ │ │ - bl 0x133cfc │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ + blx 0xab0d80 │ │ │ │ + b 0x146e4c8 │ │ │ │ + bl 0x133cdc │ │ │ │ rscmi r0, r1, r9, asr #17 │ │ │ │ @ instruction: 0xf85244f4 │ │ │ │ @ instruction: 0xf8d5a039 │ │ │ │ @ instruction: 0xf8d89000 │ │ │ │ - b 0xfe190500 │ │ │ │ - b 0x171118 │ │ │ │ - b 0x171130 │ │ │ │ - b 0xfe171124 │ │ │ │ + b 0xfe1904e0 │ │ │ │ + b 0x1710f8 │ │ │ │ + b 0x171110 │ │ │ │ + b 0xfe171104 │ │ │ │ eorvs r0, fp, r9, lsl #6 │ │ │ │ @ instruction: 0xf1c4686b │ │ │ │ subsmi r0, r9, r0, lsr #18 │ │ │ │ tsteq ip, r1, lsl #20 │ │ │ │ tsteq r8, r1, lsl #20 │ │ │ │ stmdaeq r0!, {r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ rsbvs r4, r9, r9, asr r0 │ │ │ │ ldrdcc lr, [r2, -r7] │ │ │ │ strbeq lr, [r0, r2, lsl #22] │ │ │ │ @ instruction: 0xf909fa01 │ │ │ │ - blx 0x9008b4 │ │ │ │ - b 0x11ae54c │ │ │ │ + blx 0x900894 │ │ │ │ + b 0x11ae52c │ │ │ │ rscmi r0, r1, r9, lsl #6 │ │ │ │ eorsmi pc, r0, r2, asr r8 @ │ │ │ │ - b 0x118a7e0 │ │ │ │ + b 0x118a7c0 │ │ │ │ ldmdavs r8!, {r3, r8, r9}^ │ │ │ │ - b 0x18068c │ │ │ │ + b 0x18066c │ │ │ │ eormi r0, r3, lr, lsl #6 │ │ │ │ stmiavs sl!, {r0, r1, r4, r6, lr}^ │ │ │ │ - b 0xfe1087f8 │ │ │ │ - b 0x171158 │ │ │ │ + b 0xfe1087d8 │ │ │ │ + b 0x171138 │ │ │ │ andmi r0, r3, ip, lsl #6 │ │ │ │ rscvs r4, fp, r3, asr r0 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f247f0 │ │ │ │ @ instruction: 0xf645b8b5 │ │ │ │ - vsra.s64 d16, d0, #64 │ │ │ │ + vaddw.s8 q8, q8, d0 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vshr.s64 q8, q6, #64 │ │ │ │ - blmi 0x13062c │ │ │ │ + vmla.i d16, d16, d0[3] │ │ │ │ + blmi 0x13060c │ │ │ │ eorseq pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xff1ecc84 │ │ │ │ - ldrsbteq sl, [r3], -r0 │ │ │ │ + blx 0xff1ecc64 │ │ │ │ + eorseq sl, r3, r0, asr #17 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - blcs 0x2c1db0 │ │ │ │ + blcs 0x2c1d90 │ │ │ │ @ instruction: 0x461cd071 │ │ │ │ ldmdale r3!, {r0, r1, r2, r8, r9, fp, sp}^ │ │ │ │ ldrmi r4, [r0], lr, lsl #12 │ │ │ │ @ instruction: 0xf8daf7f2 │ │ │ │ teqpeq r8, #4, 2 @ p-variant is OBSOLETE │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ eoreq pc, r0, #-1073741776 @ 0xc0000030 │ │ │ │ stceq 1, cr15, [r0], #-656 @ 0xfffffd70 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ - cdpvs 6, 7, cr15, cr0, cr10, {2} │ │ │ │ + cdpvs 6, 6, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ vpmax.u8 d15, d3, d17 │ │ │ │ @ instruction: 0xf1044313 │ │ │ │ vmov.i32 d16, #34816 @ 0x00008800 │ │ │ │ - blx 0x8f8610 │ │ │ │ + blx 0x8f85f0 │ │ │ │ @ instruction: 0xf04ff202 │ │ │ │ tstmi r3, #1073741824 @ 0x40000000 │ │ │ │ eorsge pc, r9, lr, asr r8 @ │ │ │ │ @ instruction: 0xf00340a3 │ │ │ │ ldmib r8, {r0, r1, r2, r3, r4, r5, r6, r7, r9}^ │ │ │ │ - blx 0x2051ec │ │ │ │ + blx 0x2051cc │ │ │ │ adcmi pc, r3, ip, lsl #24 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stceq 1, cr15, [r0], #-784 @ 0xfffffcf0 │ │ │ │ - blx 0x1eee12 │ │ │ │ + blx 0x1eedf2 │ │ │ │ stc2 10, cr15, [ip], {37} @ 0x25 @ │ │ │ │ strbeq lr, [r9, #2830] @ 0xb0e │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stc2 11, cr15, [r2], {1} @ │ │ │ │ smlatbcs r1, r2, fp, pc @ │ │ │ │ andeq lr, r9, #569344 @ 0x8b000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ - b 0x14a7d4 │ │ │ │ + b 0x14a7b4 │ │ │ │ strbtmi r0, [r1], #-522 @ 0xfffffdf6 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ ldmdavs r2!, {r1, r4, r5, sp, lr}^ │ │ │ │ stmdbeq r0!, {r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andmi r4, fp, r3, asr r0 │ │ │ │ subsmi r4, r3, fp, lsr #32 │ │ │ │ @ instruction: 0xf1c46073 │ │ │ │ ldmib r8, {r5, r9}^ │ │ │ │ - blx 0x20524c │ │ │ │ + blx 0x20522c │ │ │ │ adcmi pc, r3, r9, lsl #18 │ │ │ │ vpmax.s8 d15, d2, d21 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ - blx 0x2012a0 │ │ │ │ - bl 0x46ce68 │ │ │ │ + blx 0x201280 │ │ │ │ + bl 0x46ce48 │ │ │ │ @ instruction: 0xf85e04c0 │ │ │ │ stmdavs r0!, {r4, r5, ip, lr}^ │ │ │ │ strhtmi r6, [r2], #-132 @ 0xffffff7c │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ rsbmi r4, r2, sl, lsr #32 │ │ │ │ ldmvs r2!, {r1, r4, r5, r7, sp, lr}^ │ │ │ │ andmi r4, fp, r3, asr r0 │ │ │ │ subsmi r4, r3, r3 │ │ │ │ @ instruction: 0x463860f3 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ stmdalt r4!, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - orrseq pc, r0, r5, asr #12 │ │ │ │ + orreq pc, r0, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcseq pc, ip, r5, asr #12 │ │ │ │ + adceq pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c20239 │ │ │ │ svclt 0x0000fa33 │ │ │ │ - eorseq sl, r3, r4, ror #17 │ │ │ │ + ldrsbteq sl, [r3], -r4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - blcs 0x4c1ed4 │ │ │ │ + blcs 0x4c1eb4 │ │ │ │ addhi pc, sl, r0 │ │ │ │ - blcs 0x481f30 │ │ │ │ + blcs 0x481f10 │ │ │ │ addhi pc, fp, r0, lsl #4 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf846f7f2 │ │ │ │ ldceq 1, cr15, [r0], #-16 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ - blx 0x1878adc │ │ │ │ - blx 0x16e8e0 │ │ │ │ + blx 0x1878abc │ │ │ │ + blx 0x16e8c0 │ │ │ │ vsubw.u8 , q0, d3 │ │ │ │ - blx 0x938724 │ │ │ │ - b 0x13ef71c │ │ │ │ + blx 0x938704 │ │ │ │ + b 0x13ef6fc │ │ │ │ @ instruction: 0xf1040c03 │ │ │ │ - blx 0x931334 │ │ │ │ - b 0x13ed304 │ │ │ │ + blx 0x931314 │ │ │ │ + b 0x13ed2e4 │ │ │ │ ldmib r6, {r0, r1, sl, fp}^ │ │ │ │ - blx 0x3b9300 │ │ │ │ - blx 0x8af714 │ │ │ │ - b 0x14b0138 │ │ │ │ - bl 0x7c373c │ │ │ │ - blx 0x173748 │ │ │ │ + blx 0x3b92e0 │ │ │ │ + blx 0x8af6f4 │ │ │ │ + b 0x14b0118 │ │ │ │ + bl 0x7c371c │ │ │ │ + blx 0x173728 │ │ │ │ @ instruction: 0xf141f304 │ │ │ │ streq r0, [r9], #-256 @ 0xffffff00 │ │ │ │ tstmi ip, r1, asr #20 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ @ instruction: 0x0c0eeb1c │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ - b 0x10f1750 │ │ │ │ - b 0x1480ba0 │ │ │ │ - bl 0x7c3764 │ │ │ │ + b 0x10f1730 │ │ │ │ + b 0x1480b80 │ │ │ │ + bl 0x7c3744 │ │ │ │ @ instruction: 0xf1a40c0e │ │ │ │ @ instruction: 0xf1410e20 │ │ │ │ - blx 0x130b40 │ │ │ │ - b 0x11aff7c │ │ │ │ + blx 0x130b20 │ │ │ │ + b 0x11aff5c │ │ │ │ @ instruction: 0xf1c4030e │ │ │ │ - blx 0x933fcc │ │ │ │ - b 0x11aff88 │ │ │ │ + blx 0x933fac │ │ │ │ + b 0x11aff68 │ │ │ │ @ instruction: 0xf64a030e │ │ │ │ - vmov.i64 q11, #0x0000000000000000 │ │ │ │ + vqrdmlah.s d22, d0, d0[4] │ │ │ │ adcmi r0, r2, r3, lsr lr │ │ │ │ stmibeq r8, {r1, r2, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ eorsge pc, r8, lr, asr r8 @ │ │ │ │ ldrdhi pc, [r4], -r9 │ │ │ │ ldrdls pc, [r0], -r5 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ @@ -164126,111 +164118,111 @@ │ │ │ │ andmi r4, fp, r3, asr r0 │ │ │ │ movweq lr, #35331 @ 0x8a03 │ │ │ │ stmdaeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ rsbvs r4, fp, r3, asr r0 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ eorsvs pc, r0, lr, asr r8 @ │ │ │ │ @ instruction: 0xf909fa02 │ │ │ │ - blx 0x940a30 │ │ │ │ - b 0x11ae7c8 │ │ │ │ + blx 0x940a10 │ │ │ │ + b 0x11ae7a8 │ │ │ │ adcmi r0, r2, r9, lsl #6 │ │ │ │ strbeq lr, [r0], #2830 @ 0xb0e │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stmiavs ip!, {r5, r6, fp, sp, lr} │ │ │ │ - b 0x140944 │ │ │ │ + b 0x140924 │ │ │ │ eorsmi r0, r2, ip, lsl #4 │ │ │ │ adcvs r4, sl, r2, rrx │ │ │ │ subsmi r6, r3, sl, ror #17 │ │ │ │ andmi r4, r3, fp │ │ │ │ rscvs r4, fp, r3, asr r0 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f147f0 │ │ │ │ @ instruction: 0xf645bf79 │ │ │ │ - vsra.s64 d16, d0, #64 │ │ │ │ + vaddw.s8 q8, q8, d0 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmla.i d16, d16, d0[3] │ │ │ │ - blmi 0x1308a4 │ │ │ │ + vshr.s64 d16, d28, #64 │ │ │ │ + blmi 0x130884 │ │ │ │ eorseq pc, sl, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf988f1c2 │ │ │ │ - ldrshteq sl, [r3], -r8 │ │ │ │ + eorseq sl, r3, r8, ror #17 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - blcs 0x8c2028 │ │ │ │ + blcs 0x8c2008 │ │ │ │ ldrmi sp, [ip], -r1, rrx │ │ │ │ stmdale r3!, {r0, r1, r2, r3, r4, r8, r9, fp, sp}^ │ │ │ │ ldrmi r4, [r0], lr, lsl #12 │ │ │ │ @ instruction: 0xff9ef7f1 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ msreq CPSR_, r4, lsl #2 │ │ │ │ @ instruction: 0xf1a44262 │ │ │ │ - blx 0x1871cac │ │ │ │ - blx 0x1b0230 │ │ │ │ + blx 0x1871c8c │ │ │ │ + blx 0x1b0210 │ │ │ │ @ instruction: 0xf64af202 │ │ │ │ - vmvn.i32 q11, #255 @ 0x000000ff │ │ │ │ - blx 0x973908 │ │ │ │ + vqdmulh.s d22, d0, d0[4] │ │ │ │ + blx 0x9738e8 │ │ │ │ tstpmi r1, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ tstmi r9, #227 @ 0xe3 │ │ │ │ ldrdls pc, [r4], -r6 │ │ │ │ movwcs lr, #2520 @ 0x9d8 │ │ │ │ vaddl.u8 q10, d16, d17 │ │ │ │ - blx 0x138890 │ │ │ │ + blx 0x138870 │ │ │ │ adcmi pc, r3, r5, lsl #10 │ │ │ │ @ instruction: 0xf1c4432b │ │ │ │ - blx 0x931ce0 │ │ │ │ + blx 0x931cc0 │ │ │ │ msrmi CPSR_fxc, #20971520 @ 0x1400000 │ │ │ │ strbeq lr, [lr, #2828] @ 0xb0c │ │ │ │ @ instruction: 0xf85c40a2 │ │ │ │ - b 0xfe1a8968 │ │ │ │ + b 0xfe1a8948 │ │ │ │ @ instruction: 0xf8d50309 │ │ │ │ andmi sl, fp, r4 │ │ │ │ - b 0x18a950 │ │ │ │ + b 0x18a930 │ │ │ │ rsbmi r0, sl, sl, lsl #6 │ │ │ │ movweq lr, #39555 @ 0x9a83 │ │ │ │ rsbsvs r4, r3, sl │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr4, {5} │ │ │ │ eorsvs r4, r2, sl, rrx │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ movwpl lr, #10712 @ 0x29d8 │ │ │ │ vseleq.f32 s30, s28, s10 │ │ │ │ - blx 0xa00b30 │ │ │ │ - b 0x11ad0b0 │ │ │ │ + blx 0xa00b10 │ │ │ │ + b 0x11ad090 │ │ │ │ tstmi r3, #939524096 @ 0x38000000 │ │ │ │ vpmax.s8 d15, d4, d5 │ │ │ │ eorspl pc, r0, ip, asr r8 @ │ │ │ │ strbeq lr, [r0], #2828 @ 0xb0c │ │ │ │ strhmi r6, [r2], #-128 @ 0xffffff80 │ │ │ │ andmi r6, sl, r4, ror #16 │ │ │ │ submi r4, r2, sl, lsr #32 │ │ │ │ ldmvs r2!, {r1, r4, r5, r7, sp, lr}^ │ │ │ │ andmi r4, fp, r3, asr r0 │ │ │ │ subsmi r4, r3, r3, lsr #32 │ │ │ │ @ instruction: 0x463860f3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ mrclt 7, 7, APSR_nzcv, cr8, cr1, {7} │ │ │ │ - orrseq pc, r0, r5, asr #12 │ │ │ │ + orreq pc, r0, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcseq pc, ip, r5, asr #12 │ │ │ │ + sbceq pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c2023b │ │ │ │ svclt 0x0000f907 │ │ │ │ - eorseq sl, r3, ip, lsl #18 │ │ │ │ + ldrshteq sl, [r3], -ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07b04 │ │ │ │ + bl 0xfec07ae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ @ instruction: 0xf7f14604 │ │ │ │ cdpcs 15, 1, cr15, cr0, cr1, {1} │ │ │ │ mcrne 15, 5, fp, cr11, cr15, {4} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - rsbsvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + rsbvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ sbclt sp, r5, #1769472 @ 0x1b0000 │ │ │ │ andsne pc, ip, r7, lsl r9 @ │ │ │ │ svc 0x0002f833 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ @@ -164239,31 +164231,31 @@ │ │ │ │ tsteq r5, r1, lsl #20 │ │ │ │ vmlaeq.f32 s28, s10, s29 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ mvnle r8, r9, lsl r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f140f8 │ │ │ │ @ instruction: 0xf645beb5 │ │ │ │ - vsra.s64 d16, d0, #64 │ │ │ │ + vaddw.s8 q8, q8, d0 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ - blmi 0x130a2c │ │ │ │ + vshr.s64 q8, q6, #64 │ │ │ │ + blmi 0x130a0c │ │ │ │ subseq pc, sl, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf8c4f1c2 │ │ │ │ - eorseq sl, r3, r0, lsr #18 │ │ │ │ + eorseq sl, r3, r0, lsl r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07b88 │ │ │ │ + bl 0xfec07b68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ @ instruction: 0xf7f14604 │ │ │ │ mrccs 14, 0, APSR_nzcv, cr0, cr15, {6} │ │ │ │ mcrne 15, 5, fp, cr11, cr15, {4} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - rsbsvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + rsbvs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ sbclt sp, r5, #1769472 @ 0x1b0000 │ │ │ │ andsne pc, ip, r7, lsl r8 @ │ │ │ │ svc 0x0002f833 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ @@ -164272,164 +164264,164 @@ │ │ │ │ tsteq r5, r1, lsl #20 │ │ │ │ vmlaeq.f32 s28, s10, s29 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ mvnle r8, r9, lsl r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f140f8 │ │ │ │ @ instruction: 0xf645be73 │ │ │ │ - vsra.s64 d16, d0, #64 │ │ │ │ + vaddw.s8 q8, q8, d0 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ - blmi 0x130ab0 │ │ │ │ + vshr.s64 q8, q6, #64 │ │ │ │ + blmi 0x130a90 │ │ │ │ subseq pc, sl, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf882f1c2 │ │ │ │ - eorseq sl, r3, r4, lsr r9 │ │ │ │ + eorseq sl, r3, r4, lsr #18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07c0c │ │ │ │ + bl 0xfec07bec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f14617 │ │ │ │ mrccs 14, 0, APSR_nzcv, cr0, cr13, {4} │ │ │ │ svcne 0x0021bf9f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - cmnpvs r0, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ + msrvs SPSR_, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf937d81c │ │ │ │ - blx 0x1880ae8 │ │ │ │ + blx 0x1880ac8 │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf10c2f04 │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ @ instruction: 0xf8530f04 │ │ │ │ - blx 0x1e8b48 │ │ │ │ - b 0xfe1eda6c │ │ │ │ - b 0x1b1a60 │ │ │ │ - b 0xfe1b1a94 │ │ │ │ + blx 0x1e8b28 │ │ │ │ + b 0xfe1eda4c │ │ │ │ + b 0x1b1a40 │ │ │ │ + b 0xfe1b1a74 │ │ │ │ andvs r0, ip, r2, lsl #8 │ │ │ │ strtmi sp, [r8], -r7, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ mrclt 7, 1, APSR_nzcv, cr0, cr1, {7} │ │ │ │ - orrseq pc, r0, r5, asr #12 │ │ │ │ + orreq pc, r0, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsceq pc, ip, r5, asr #12 │ │ │ │ + sbcseq pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c2025a │ │ │ │ svclt 0x0000f83f │ │ │ │ - eorseq sl, r3, r8, asr #18 │ │ │ │ + eorseq sl, r3, r8, lsr r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07c94 │ │ │ │ + bl 0xfec07c74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f14617 │ │ │ │ mrccs 14, 0, APSR_nzcv, cr0, cr9, {2} │ │ │ │ svcne 0x0021bf9f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - cmnpvs r0, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ + msrvs SPSR_, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf837d81c │ │ │ │ - blx 0x1880b70 │ │ │ │ + blx 0x1880b50 │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf10c2f04 │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ @ instruction: 0xf8530f04 │ │ │ │ - blx 0x1e8bd0 │ │ │ │ - b 0xfe1edaf4 │ │ │ │ - b 0x1b1ae8 │ │ │ │ - b 0xfe1b1b1c │ │ │ │ + blx 0x1e8bb0 │ │ │ │ + b 0xfe1edad4 │ │ │ │ + b 0x1b1ac8 │ │ │ │ + b 0xfe1b1afc │ │ │ │ andvs r0, ip, r2, lsl #8 │ │ │ │ strtmi sp, [r8], -r7, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stcllt 7, cr15, [ip, #964]! @ 0x3c4 │ │ │ │ - orrseq pc, r0, r5, asr #12 │ │ │ │ + orreq pc, r0, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsceq pc, ip, r5, asr #12 │ │ │ │ + sbcseq pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c1025a │ │ │ │ svclt 0x0000fffb │ │ │ │ - eorseq sl, r3, ip, asr r9 │ │ │ │ + eorseq sl, r3, ip, asr #18 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ pkhbtmi r4, r8, lr, lsl #12 │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ mrc2 7, 0, pc, cr4, cr1, {7} │ │ │ │ svclt 0x009f2e10 │ │ │ │ stceq 1, cr15, [r2], {168} @ 0xa8 │ │ │ │ movweq pc, #57608 @ 0xe108 @ │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ sbclt sp, r2, #1638400 @ 0x190000 │ │ │ │ mulne r1, r5, r9 │ │ │ │ svc 0x0002f83c │ │ │ │ vabal.u8 , d0, d2 │ │ │ │ @ instruction: 0xf857008f │ │ │ │ adcsmi r2, r1, r2, lsr r0 │ │ │ │ - b 0x1020ec │ │ │ │ - b 0xc30f6c │ │ │ │ - b 0x10f4370 │ │ │ │ + b 0x1020cc │ │ │ │ + b 0xc30f4c │ │ │ │ + b 0x10f4350 │ │ │ │ @ instruction: 0xf8ac010e │ │ │ │ mvnle r1, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ @ instruction: 0xf645bda9 │ │ │ │ - vsra.s64 d16, d0, #64 │ │ │ │ + vaddw.s8 q8, q8, d0 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ - blmi 0x130c44 │ │ │ │ + vshr.s64 q8, q6, #64 │ │ │ │ + blmi 0x130c24 │ │ │ │ subseq pc, fp, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xffb8f1c1 │ │ │ │ - eorseq sl, r3, r0, ror r9 │ │ │ │ + eorseq sl, r3, r0, ror #18 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ pkhbtmi r4, r8, lr, lsl #12 │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ ldc2l 7, cr15, [r2, #964] @ 0x3c4 │ │ │ │ svclt 0x009f2e10 │ │ │ │ stceq 1, cr15, [r2], {168} @ 0xa8 │ │ │ │ movweq pc, #57608 @ 0xe108 @ │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ sbclt sp, r2, #24, 16 @ 0x180000 │ │ │ │ @ instruction: 0xf83c7869 │ │ │ │ strcc lr, [r2, #-3842] @ 0xfffff0fe │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorscs pc, r2, r7, asr r8 @ │ │ │ │ strbmi r4, [r3, #-177]! @ 0xffffff4f │ │ │ │ tsteq r2, r1, lsl #20 │ │ │ │ vmlaeq.f32 s28, s4, s29 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ andne pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [r8, #-964]! @ 0xfffffc3c │ │ │ │ - orrseq pc, r0, r5, asr #12 │ │ │ │ + orreq pc, r0, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsceq pc, ip, r5, asr #12 │ │ │ │ + sbcseq pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c1025b │ │ │ │ svclt 0x0000ff77 │ │ │ │ - eorseq sl, r3, r4, lsl #19 │ │ │ │ + eorseq sl, r3, r4, ror r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07e24 │ │ │ │ + bl 0xfec07e04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f14617 │ │ │ │ mrccs 13, 0, APSR_nzcv, cr0, cr1, {4} │ │ │ │ @ instruction: 0xf64ad822 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0x463a0333 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ tstpeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4002f9b2 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcvc 0x0004f85c │ │ │ │ vsubl.u8 , d0, d4 │ │ │ │ @@ -164438,56 +164430,56 @@ │ │ │ │ strbmi r4, [r1, #-124]! @ 0xffffff84 │ │ │ │ streq lr, [lr], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ andmi pc, r0, ip, asr #17 │ │ │ │ strtmi sp, [r8], -sl, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stclt 7, cr15, [r6, #-964]! @ 0xfffffc3c │ │ │ │ - orrseq pc, r0, r5, asr #12 │ │ │ │ + orreq pc, r0, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsceq pc, ip, r5, asr #12 │ │ │ │ + sbcseq pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c1025b │ │ │ │ svclt 0x0000ff35 │ │ │ │ - mlaseq r3, r8, r9, sl │ │ │ │ + eorseq sl, r3, r8, lsl #19 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07ea8 │ │ │ │ + bl 0xfec07e88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f14617 │ │ │ │ cdpcs 13, 1, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64ad821 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0x463a0333 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ tstpeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - blx 0x1892e24 │ │ │ │ + blx 0x1892e04 │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ andcc r7, r4, #4, 30 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eors pc, lr, r3, asr r8 @ │ │ │ │ ldrhtmi r4, [ip], #-4 │ │ │ │ - b 0x1c2270 │ │ │ │ - b 0xfe1b1d28 │ │ │ │ + b 0x1c2250 │ │ │ │ + b 0xfe1b1d08 │ │ │ │ @ instruction: 0xf8cc0407 │ │ │ │ mvnle r4, r0 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f140f8 │ │ │ │ @ instruction: 0xf645bce5 │ │ │ │ - vsra.s64 d16, d0, #64 │ │ │ │ + vaddw.s8 q8, q8, d0 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmla.i d16, d16, d0[7] │ │ │ │ - blmi 0x130dcc │ │ │ │ + vshr.s64 q8, q6, #64 │ │ │ │ + blmi 0x130dac │ │ │ │ subseq pc, fp, #64, 12 @ 0x4000000 │ │ │ │ cdp2 1, 15, cr15, cr4, cr1, {6} │ │ │ │ - eorseq sl, r3, ip, lsr #19 │ │ │ │ + mlaseq r3, ip, r9, sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07f28 │ │ │ │ + bl 0xfec07f08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ strmi r4, [pc], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f1461e │ │ │ │ cdpne 13, 10, cr15, cr2, cr15, {0} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strbeq r3, [r3, r2, lsl #4] │ │ │ │ @@ -164503,35 +164495,35 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46984614 │ │ │ │ strmi r4, [pc], -r6, lsl #12 │ │ │ │ stc2l 7, cr15, [sl], #964 @ 0x3c4 │ │ │ │ - cmnpvs r0, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ + msrvs SPSR_, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f1f22 │ │ │ │ - blx 0x1874594 │ │ │ │ + blx 0x1874574 │ │ │ │ @ instruction: 0xf852fc80 │ │ │ │ @ instruction: 0xf8374f04 │ │ │ │ vaddl.u8 , d0, d30 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ - blx 0x9b4e98 │ │ │ │ - b 0x3efdcc │ │ │ │ - b 0x9f3db4 │ │ │ │ - b 0x13b1db8 │ │ │ │ + blx 0x9b4e78 │ │ │ │ + b 0x3efdac │ │ │ │ + b 0x9f3d94 │ │ │ │ + b 0x13b1d98 │ │ │ │ @ instruction: 0xf8270c04 │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ @ instruction: 0xf1be0e01 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ svclt 0x0000bc7f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07fd8 │ │ │ │ + bl 0xfec07fb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r8, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f1461f │ │ │ │ @ instruction: 0x4621fcb7 │ │ │ │ cdpeq 3, 4, cr15, cr15, cr0, {6} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @@ -164552,33 +164544,33 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605461e │ │ │ │ stc2 7, cr15, [ip], {241} @ 0xf1 │ │ │ │ vmvn.i32 d20, #-1996488704 @ 0x89000000 │ │ │ │ @ instruction: 0xf64a008f │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ svcne 0x00230733 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcmi 0x0004f853 │ │ │ │ @ instruction: 0xe002f8b1 │ │ │ │ stmdbeq r0, {r2, r8, ip, sp} │ │ │ │ @ instruction: 0xf857429a │ │ │ │ - blx 0x9d0f5c │ │ │ │ - b 0x3efe88 │ │ │ │ - b 0xc33e94 │ │ │ │ - b 0x13b1e98 │ │ │ │ + blx 0x9d0f3c │ │ │ │ + b 0x3efe68 │ │ │ │ + b 0xc33e74 │ │ │ │ + b 0x13b1e78 │ │ │ │ @ instruction: 0xf8210c04 │ │ │ │ mvnle ip, r2, lsl #24 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ svclt 0x0000bc21 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec08094 │ │ │ │ + bl 0xfec08074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r8, ror #31 │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0xf7f14604 │ │ │ │ mrcne 12, 5, APSR_nzcv, cr11, cr9, {2} │ │ │ │ cdpne 2, 6, cr2, cr9, cr0, {0} │ │ │ │ svc 0x0002f833 │ │ │ │ @@ -164587,54 +164579,54 @@ │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ vseleq.f32 s30, s10, s29 │ │ │ │ @ instruction: 0x0c0eeb1c │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ svclt 0x004807c7 │ │ │ │ andsgt pc, r2, r6, lsl #16 │ │ │ │ vsubl.u8 , d0, d1 │ │ │ │ - bcs 0x2b1114 │ │ │ │ + bcs 0x2b10f4 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xffdeeea8 │ │ │ │ + bllt 0xffdeee88 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000e7ee │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x4617461d │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ stc2 7, cr15, [r8], #-964 @ 0xfffffc3c │ │ │ │ - cmnpvs r0, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ + msrvs SPSR_, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f1f3a │ │ │ │ cdpne 14, 6, cr0, cr9, cr0, {0} │ │ │ │ svcvc 0x0004f852 │ │ │ │ stmdale r2!, {r0, r1, r2, r3, r4, r5, r8, sl, fp, sp} │ │ │ │ stc2 10, cr15, [r1], {39} @ 0x27 @ │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - bl 0x7c12e8 │ │ │ │ - blx 0x873f4c │ │ │ │ - blx 0x18b0164 │ │ │ │ + bl 0x7c12c8 │ │ │ │ + blx 0x873f2c │ │ │ │ + blx 0x18b0144 │ │ │ │ @ instruction: 0xf836f880 │ │ │ │ vaddl.u8 , d0, d30 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ - b 0xa91024 │ │ │ │ - b 0x3b2b68 │ │ │ │ - b 0x1273f6c │ │ │ │ + b 0xa91004 │ │ │ │ + b 0x3b2b48 │ │ │ │ + b 0x1273f4c │ │ │ │ @ instruction: 0xf8260c0c │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ @ instruction: 0xf1be0e01 │ │ │ │ bicsle r0, sp, r4, lsl #30 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ @ instruction: 0xf04fbbb3 │ │ │ │ strb r0, [r2, r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec08174 │ │ │ │ + bl 0xfec08154 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r8, ror #31 │ │ │ │ ldrmi r4, [sp], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f14604 │ │ │ │ @ instruction: 0xf106fbe9 │ │ │ │ vsubl.u8 q8, d0, d14 │ │ │ │ ldrtmi r0, [fp], -pc, asr #2 │ │ │ │ @@ -164648,120 +164640,120 @@ │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf10307cf │ │ │ │ svclt 0x00480302 │ │ │ │ stcgt 8, cr15, [r1], {3} │ │ │ │ addmi r0, r2, #8978432 @ 0x890000 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xfe0eef90 │ │ │ │ + bllt 0xfe0eef70 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000e7ee │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ strmi r4, [r4], -pc, lsl #12 │ │ │ │ - blx 0xfedeefb6 │ │ │ │ + blx 0xfedeef96 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ andeq pc, ip, #-2147483647 @ 0x80000001 │ │ │ │ - cmnpvs r0, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ + msrvs SPSR_, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vmvn.i32 d20, #-1996488704 @ 0x89000000 │ │ │ │ cdpne 0, 6, cr0, cr14, cr15, {4} │ │ │ │ svcvc 0x0004f85e │ │ │ │ ldmdale lr, {r0, r1, r2, r3, r4, r5, r8, sl, fp, sp} │ │ │ │ stc2 10, cr15, [r6], {39} @ 0x27 @ │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - bl 0x7c13d8 │ │ │ │ - blx 0x87403c │ │ │ │ - blx 0x18b0254 │ │ │ │ + bl 0x7c13b8 │ │ │ │ + blx 0x87401c │ │ │ │ + blx 0x18b0234 │ │ │ │ stmdahi pc, {r7, fp, ip, sp, lr, pc}^ @ │ │ │ │ stmdbeq r0, {r2, r8, ip, sp} │ │ │ │ @ instruction: 0xf8534572 │ │ │ │ - b 0xa91114 │ │ │ │ - b 0x3b2c58 │ │ │ │ - b 0x127405c │ │ │ │ + b 0xa910f4 │ │ │ │ + b 0x3b2c38 │ │ │ │ + b 0x127403c │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ mvnle ip, r2, lsl #24 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ @ instruction: 0xf04fbb3f │ │ │ │ strb r0, [r6, r0, lsl #24]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46074614 │ │ │ │ - blx 0x1def036 │ │ │ │ + blx 0x1def016 │ │ │ │ cdpne 3, 10, cr2, cr1, cr0, {0} │ │ │ │ stmdbeq r0!, {r0, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9314698 │ │ │ │ @ instruction: 0xf1b52f02 │ │ │ │ - b 0x1474904 │ │ │ │ - blx 0x950410 │ │ │ │ - blx 0x3ed8a0 │ │ │ │ - b 0x116e0b4 │ │ │ │ - blx 0x13b18a4 │ │ │ │ + b 0x14748e4 │ │ │ │ + blx 0x9503f0 │ │ │ │ + blx 0x3ed880 │ │ │ │ + b 0x116e094 │ │ │ │ + blx 0x13b1884 │ │ │ │ svclt 0x0058fe0e │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ stc2 10, cr15, [r5], {76} @ 0x4c @ │ │ │ │ @ instruction: 0xf17c2a80 │ │ │ │ @ instruction: 0xf0000400 │ │ │ │ svclt 0x00a40401 │ │ │ │ - beq 0x20ad1ec │ │ │ │ - ble 0x342b4c │ │ │ │ - blx 0xfe16fa34 │ │ │ │ + beq 0x20ad1cc │ │ │ │ + ble 0x342b2c │ │ │ │ + blx 0xfe16fa14 │ │ │ │ @ instruction: 0xf15c3280 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ - beq 0xfe0ed204 │ │ │ │ + beq 0xfe0ed1e4 │ │ │ │ smlatblt ip, r6, r6, r4 │ │ │ │ andsge pc, r3, r6, lsl #16 │ │ │ │ - b 0x12bdcd8 │ │ │ │ + b 0x12bdcb8 │ │ │ │ vmlal.u8 q8, d0, d14 │ │ │ │ - blcs 0x2b1318 │ │ │ │ + blcs 0x2b12f8 │ │ │ │ @ instruction: 0xf1b8d1cd │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xffbef0b8 │ │ │ │ + blt 0xffbef098 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4690 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ streq pc, [r2, #-424] @ 0xfffffe58 │ │ │ │ - blx 0x96f0da │ │ │ │ + blx 0x96f0ba │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ movteq pc, #62400 @ 0xf3c0 @ │ │ │ │ stmdbeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9352000 │ │ │ │ @ instruction: 0xf1b42f02 │ │ │ │ - b 0x14749ac │ │ │ │ - blx 0x9504b8 │ │ │ │ - blx 0x3ed944 │ │ │ │ - b 0x116d55c │ │ │ │ - blx 0x13b1940 │ │ │ │ + b 0x147498c │ │ │ │ + blx 0x950498 │ │ │ │ + blx 0x3ed924 │ │ │ │ + b 0x116d53c │ │ │ │ + blx 0x13b1920 │ │ │ │ svclt 0x0058fe0e │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ stc2 10, cr15, [r4], {76} @ 0x4c @ │ │ │ │ @ instruction: 0xf17c2a80 │ │ │ │ @ instruction: 0xf0030100 │ │ │ │ svclt 0x00a40101 │ │ │ │ - beq 0x20ad294 │ │ │ │ - ble 0x342b94 │ │ │ │ - blx 0xfe16fadc │ │ │ │ + beq 0x20ad274 │ │ │ │ + ble 0x342b74 │ │ │ │ + blx 0xfe16fabc │ │ │ │ @ instruction: 0xf15c3280 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ - beq 0xfe0ed2ac │ │ │ │ + beq 0xfe0ed28c │ │ │ │ smlabblt r9, lr, r6, r4 │ │ │ │ andge pc, r1, r6, lsl #17 │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ @ instruction: 0x3602089b │ │ │ │ bicle r4, lr, r5, asr #10 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ @@ -164770,45 +164762,45 @@ │ │ │ │ svclt 0x0000ba9b │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0x4607461d │ │ │ │ - blx 0xff56f178 │ │ │ │ + blx 0xff56f158 │ │ │ │ strcs r1, [r0], #-3874 @ 0xfffff0de │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1c54621 │ │ │ │ @ instruction: 0xf8520920 │ │ │ │ - b 0x1480ddc │ │ │ │ - blx 0x990d5c │ │ │ │ - blx 0x4701e8 │ │ │ │ - b 0x13ef9fc │ │ │ │ + b 0x1480dbc │ │ │ │ + blx 0x990d3c │ │ │ │ + blx 0x4701c8 │ │ │ │ + b 0x13ef9dc │ │ │ │ @ instruction: 0xf1b50c0a │ │ │ │ - blx 0x1433a60 │ │ │ │ + blx 0x1433a40 │ │ │ │ svclt 0x005cf305 │ │ │ │ - blx 0x36fb20 │ │ │ │ + blx 0x36fb00 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ svcmi 0x0000f5bc │ │ │ │ mcreq 1, 0, pc, cr0, cr3, {3} @ │ │ │ │ @ instruction: 0xf51cda29 │ │ │ │ @ instruction: 0xf04f4f00 │ │ │ │ @ instruction: 0xf1730a00 │ │ │ │ svclt 0x00ae33ff │ │ │ │ mcr2 10, 4, pc, cr12, cr15, {0} @ │ │ │ │ - beq 0x12d20c │ │ │ │ + beq 0x12d1ec │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf836b2c3 │ │ │ │ - b 0x11212a8 │ │ │ │ + b 0x1121288 │ │ │ │ vaddw.u8 q8, q0, d10 │ │ │ │ @ instruction: 0xf858100f │ │ │ │ - b 0xbbd2f0 │ │ │ │ - b 0x434234 │ │ │ │ - b 0x13b4a38 │ │ │ │ + b 0xbbd2d0 │ │ │ │ + b 0x434214 │ │ │ │ + b 0x13b4a18 │ │ │ │ @ instruction: 0xf8260c0e │ │ │ │ strcc ip, [r1], #-36 @ 0xffffffdc │ │ │ │ bicle r2, r6, r4, lsl #24 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f147f0 │ │ │ │ @@ -164822,34 +164814,34 @@ │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ @ instruction: 0xf7f12700 │ │ │ │ @ instruction: 0xf1c4fa73 │ │ │ │ ldrtmi r0, [r1], -r0, lsr #18 │ │ │ │ orreq pc, pc, #192, 6 │ │ │ │ @ instruction: 0xf64a1f2e │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmla.i d22, d0, d0[4] │ │ │ │ @ instruction: 0xf1050033 │ │ │ │ @ instruction: 0xf856020c │ │ │ │ - b 0x1488ea0 │ │ │ │ - blx 0xa10e28 │ │ │ │ - blx 0x4702a8 │ │ │ │ - b 0x13efac0 │ │ │ │ + b 0x1488e80 │ │ │ │ + blx 0xa10e08 │ │ │ │ + blx 0x470288 │ │ │ │ + b 0x13efaa0 │ │ │ │ @ instruction: 0xf1b40c0a │ │ │ │ - blx 0x1433b24 │ │ │ │ + blx 0x1433b04 │ │ │ │ svclt 0x005cf504 │ │ │ │ - blx 0x36fbe4 │ │ │ │ + blx 0x36fbc4 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ svcmi 0x0000f5bc │ │ │ │ mcreq 1, 0, pc, cr0, cr5, {3} @ │ │ │ │ @ instruction: 0xf51cda28 │ │ │ │ @ instruction: 0xf04f4f00 │ │ │ │ @ instruction: 0xf1750a00 │ │ │ │ svclt 0x00ae35ff │ │ │ │ mcr2 10, 4, pc, cr12, cr15, {0} @ │ │ │ │ - beq 0x12d2dc │ │ │ │ + beq 0x12d2bc │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8b1b2dd │ │ │ │ tstcc r4, r2 │ │ │ │ streq lr, [sl, -r7, asr #20] │ │ │ │ addsmi r0, r6, #442368 @ 0x6c000 │ │ │ │ eorspl pc, r5, r0, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea2c │ │ │ │ @@ -164857,19 +164849,19 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stcgt 8, cr15, [r2], {33} @ 0x21 │ │ │ │ tstlt r7, r7, asr #3 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmiblt r0!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - beq 0x12d31c │ │ │ │ + beq 0x12d2fc │ │ │ │ cdpvc 6, 15, cr15, cr15, cr7, {2} │ │ │ │ svclt 0x0000e7de │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec08520 │ │ │ │ + bl 0xfec08500 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46074614 │ │ │ │ @ instruction: 0xf7f1461d │ │ │ │ @ instruction: 0xf04ffa13 │ │ │ │ stccc 14, cr0, [r2], {-0} │ │ │ │ @ instruction: 0xf8344671 │ │ │ │ @@ -164887,15 +164879,15 @@ │ │ │ │ svceq 0x0008f1be │ │ │ │ tstlt r1, r5, ror #3 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmiblt r6!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec08588 │ │ │ │ + bl 0xfec08568 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ @ instruction: 0xf7f1461e │ │ │ │ @ instruction: 0x4621f9df │ │ │ │ cdpeq 3, 4, cr15, cr15, cr0, {6} │ │ │ │ @ instruction: 0x20001ebc │ │ │ │ @@ -164920,34 +164912,34 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ @ instruction: 0xf9aaf7f1 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - cmnpvs r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvs (UNDEF: 96), sl │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r1, [r3], -r2, lsr #30 │ │ │ │ svcmi 0x0004f852 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stc2 10, cr15, [r6], {36} @ 0x24 @ │ │ │ │ eorshi pc, r8, r1, asr r8 @ │ │ │ │ svccc 0x0080f5bc │ │ │ │ - blx 0x8a1110 │ │ │ │ + blx 0x8a10f0 │ │ │ │ @ instruction: 0xf835f48c │ │ │ │ svclt 0x0028c02e │ │ │ │ - ldrbtvc pc, [pc], #1615 @ 0xb143c @ │ │ │ │ + ldrbtvc pc, [pc], #1615 @ 0xb141c @ │ │ │ │ streq lr, [r8], #-2564 @ 0xfffff5fc │ │ │ │ @ instruction: 0x0c08ea2c │ │ │ │ @ instruction: 0xf000bf28 │ │ │ │ - b 0x13b3850 │ │ │ │ + b 0x13b3830 │ │ │ │ @ instruction: 0xf8250c04 │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ - b 0x1174c5c │ │ │ │ + b 0x1174c3c │ │ │ │ vsubw.u8 q8, q0, d9 │ │ │ │ @ instruction: 0xf1be100f │ │ │ │ bicsle r0, r7, r4, lsl #30 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f143f8 │ │ │ │ @@ -164957,29 +164949,29 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ @ instruction: 0xf962f7f1 │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ svcne 0x00250e8f │ │ │ │ - rsbsvs pc, r0, sl, asr #12 │ │ │ │ + rsbvs pc, r0, sl, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf8552300 │ │ │ │ - blx 0x18850c0 │ │ │ │ + blx 0x18850a0 │ │ │ │ smlabbcc r4, lr, r8, pc @ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stc2 10, cr15, [r6], {36} @ 0x24 @ │ │ │ │ eorshi pc, r8, r0, asr r8 @ │ │ │ │ svccc 0x0080f5bc │ │ │ │ - blx 0x8a11a8 │ │ │ │ + blx 0x8a1188 │ │ │ │ @ instruction: 0xf831f48c │ │ │ │ svclt 0x0024cc02 │ │ │ │ stmdbeq r1, {r1, r2, r3, ip, sp, lr, pc} │ │ │ │ - ldrbtvc pc, [pc], #1615 @ 0xb14d8 @ │ │ │ │ + ldrbtvc pc, [pc], #1615 @ 0xb14b8 @ │ │ │ │ @ instruction: 0x0c08ea2c │ │ │ │ streq lr, [r8], #-2564 @ 0xfffff5fc │ │ │ │ @ instruction: 0x0c04ea4c │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ vnmlane.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf8214295 │ │ │ │ bicsle ip, sl, r2, lsl #24 │ │ │ │ @@ -164995,35 +164987,35 @@ │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0x46074615 │ │ │ │ @ instruction: 0xf91af7f1 │ │ │ │ cdpne 3, 10, cr2, cr9, cr0, {0} │ │ │ │ stmdbeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9314698 │ │ │ │ @ instruction: 0xf1b42f02 │ │ │ │ - b 0x1474db8 │ │ │ │ - blx 0x9508c4 │ │ │ │ - blx 0x3edd50 │ │ │ │ - b 0x116e968 │ │ │ │ - blx 0x13b1d5c │ │ │ │ + b 0x1474d98 │ │ │ │ + blx 0x9508a4 │ │ │ │ + blx 0x3edd30 │ │ │ │ + b 0x116e948 │ │ │ │ + blx 0x13b1d3c │ │ │ │ svclt 0x0058fe0e │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ stc2 10, cr15, [r4], {76} @ 0x4c @ │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ streq pc, [r0, #-380] @ 0xfffffe84 │ │ │ │ streq pc, [r1, #-0] │ │ │ │ rscscs fp, pc, #164, 30 @ 0x290 │ │ │ │ - ble 0x243020 │ │ │ │ + ble 0x243000 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbmi fp, [r4, #722]! @ 0x2d2 │ │ │ │ @ instruction: 0x4672bfbc │ │ │ │ smlatblt sp, lr, r6, r4 │ │ │ │ andscs pc, r3, r6, lsl #16 │ │ │ │ - b 0x12be184 │ │ │ │ + b 0x12be164 │ │ │ │ vmlal.u8 q8, d0, d14 │ │ │ │ - blcs 0x2b17c4 │ │ │ │ + blcs 0x2b17a4 │ │ │ │ @ instruction: 0xf1b8d1d1 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmlt r6, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -165035,32 +165027,32 @@ │ │ │ │ stmdbeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8ccf7f1 │ │ │ │ smlatbeq r2, r8, r1, pc @ │ │ │ │ movteq pc, #62400 @ 0xf3c0 @ │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9312000 │ │ │ │ @ instruction: 0xf1b42f02 │ │ │ │ - b 0x1474e58 │ │ │ │ - blx 0x950964 │ │ │ │ - blx 0x3eddf0 │ │ │ │ - b 0x116ee08 │ │ │ │ - blx 0x13b1e00 │ │ │ │ + b 0x1474e38 │ │ │ │ + blx 0x950944 │ │ │ │ + blx 0x3eddd0 │ │ │ │ + b 0x116ede8 │ │ │ │ + blx 0x13b1de0 │ │ │ │ svclt 0x0058fe0e │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ stc2 10, cr15, [r4], {76} @ 0x4c @ │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ @ instruction: 0x0600f17c │ │ │ │ streq pc, [r1], -r3 │ │ │ │ rscscs fp, pc, #164, 30 @ 0x290 │ │ │ │ - ble 0x2430e0 │ │ │ │ + ble 0x2430c0 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbmi fp, [r4, #722]! @ 0x2d2 │ │ │ │ @ instruction: 0x4672bfbc │ │ │ │ @ instruction: 0xb10646b6 │ │ │ │ - b 0x10cd7c4 │ │ │ │ + b 0x10cd7a4 │ │ │ │ ldmeq fp, {r1, r2, r3} │ │ │ │ strbmi r3, [r1, #-1282] @ 0xfffffafe │ │ │ │ @ instruction: 0xb110d1d3 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt sl, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -165068,42 +165060,42 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0x4607461d │ │ │ │ @ instruction: 0xf882f7f1 │ │ │ │ strcs r1, [r0], #-3874 @ 0xfffff0de │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1c54621 │ │ │ │ @ instruction: 0xf8520920 │ │ │ │ - b 0x148127c │ │ │ │ - blx 0x9911fc │ │ │ │ - blx 0x470688 │ │ │ │ - b 0x13ee29c │ │ │ │ + b 0x148125c │ │ │ │ + blx 0x9911dc │ │ │ │ + blx 0x470668 │ │ │ │ + b 0x13ee27c │ │ │ │ @ instruction: 0xf1b50c03 │ │ │ │ - blx 0x1432300 │ │ │ │ + blx 0x14322e0 │ │ │ │ svclt 0x005cfa05 │ │ │ │ vpmax.u8 , , q7 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ svccc 0x0080f5bc │ │ │ │ movweq pc, #378 @ 0x17a @ │ │ │ │ @ instruction: 0xf1bada27 │ │ │ │ svclt 0x00a70f00 │ │ │ │ - beq 0xed7dc │ │ │ │ + beq 0xed7bc │ │ │ │ mcr2 10, 4, pc, cr12, cr15, {0} @ │ │ │ │ - beq 0x12d6a8 │ │ │ │ + beq 0x12d688 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf836b2c3 │ │ │ │ - b 0x1121744 │ │ │ │ + b 0x1121724 │ │ │ │ vaddw.u8 q8, q0, d10 │ │ │ │ @ instruction: 0xf858100f │ │ │ │ - b 0xbbd78c │ │ │ │ - b 0x4346d0 │ │ │ │ - b 0x13b4ed4 │ │ │ │ + b 0xbbd76c │ │ │ │ + b 0x4346b0 │ │ │ │ + b 0x13b4eb4 │ │ │ │ @ instruction: 0xf8260c0e │ │ │ │ strcc ip, [r1], #-36 @ 0xffffffdc │ │ │ │ bicle r2, r8, r4, lsl #24 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @@ -165117,33 +165109,33 @@ │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ @ instruction: 0xf7f12700 │ │ │ │ @ instruction: 0xf1c4f825 │ │ │ │ ldrtmi r0, [r1], -r0, lsr #18 │ │ │ │ orreq pc, pc, #192, 6 │ │ │ │ @ instruction: 0xf64a1f2e │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmla.i d22, d0, d0[4] │ │ │ │ @ instruction: 0xf1050033 │ │ │ │ @ instruction: 0xf856020c │ │ │ │ - b 0x148933c │ │ │ │ - blx 0xa112c4 │ │ │ │ - blx 0x470744 │ │ │ │ - b 0x13eeb5c │ │ │ │ + b 0x148931c │ │ │ │ + blx 0xa112a4 │ │ │ │ + blx 0x470724 │ │ │ │ + b 0x13eeb3c │ │ │ │ @ instruction: 0xf1b40c05 │ │ │ │ - blx 0x1432bc0 │ │ │ │ + blx 0x1432ba0 │ │ │ │ svclt 0x005cfa04 │ │ │ │ @ instruction: 0xf505fa4e │ │ │ │ @ instruction: 0x0c05ea4c │ │ │ │ svccc 0x0080f5bc │ │ │ │ streq pc, [r0, #-378] @ 0xfffffe86 │ │ │ │ @ instruction: 0xf1bada26 │ │ │ │ svclt 0x00a70f00 │ │ │ │ - beq 0xed89c │ │ │ │ + beq 0xed87c │ │ │ │ mcr2 10, 4, pc, cr12, cr15, {0} @ │ │ │ │ - beq 0x12d774 │ │ │ │ + beq 0x12d754 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8b1b2dd │ │ │ │ tstcc r4, r2 │ │ │ │ streq lr, [sl, -r7, asr #20] │ │ │ │ addsmi r0, r6, #442368 @ 0x6c000 │ │ │ │ eorspl pc, r5, r0, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea2c │ │ │ │ @@ -165151,56 +165143,56 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stcgt 8, cr15, [r2], {33} @ 0x21 │ │ │ │ tstlt r7, r9, asr #3 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x0094f7f0 │ │ │ │ - beq 0x12d7b4 │ │ │ │ + beq 0x12d794 │ │ │ │ cdpvc 6, 15, cr15, cr15, cr15, {2} │ │ │ │ svclt 0x0000e7de │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xffc6f7f0 │ │ │ │ cdpne 3, 11, cr2, cr9, cr0, {0} │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf931461f │ │ │ │ - ldccs 15, cr8, [pc], #-8 @ 0xb17d4 │ │ │ │ + ldccs 15, cr8, [pc], #-8 @ 0xb17b4 │ │ │ │ vstmiavc r8!, {s29-s107} │ │ │ │ @ instruction: 0xf1ced853 │ │ │ │ - blx 0xab3c68 │ │ │ │ + blx 0xab3c48 │ │ │ │ @ instruction: 0xf1bef20e │ │ │ │ - blx 0xab4070 │ │ │ │ - blx 0x3ef804 │ │ │ │ - b 0x116fc1c │ │ │ │ + blx 0xab4050 │ │ │ │ + blx 0x3ef7e4 │ │ │ │ + b 0x116fbfc │ │ │ │ @ instruction: 0xf1c40209 │ │ │ │ svclt 0x00580920 │ │ │ │ - blx 0x370134 │ │ │ │ + blx 0x370114 │ │ │ │ @ instruction: 0xf909fa0c │ │ │ │ - b 0x116156c │ │ │ │ - b 0x12b2038 │ │ │ │ + b 0x116154c │ │ │ │ + b 0x12b2018 │ │ │ │ @ instruction: 0xf1b40809 │ │ │ │ @ instruction: 0xf0020920 │ │ │ │ svclt 0x005c0201 │ │ │ │ @ instruction: 0xf909fa4c │ │ │ │ stmdaeq r9, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stc2 10, cr15, [r4], {76} @ 0x4c @ │ │ │ │ andeq lr, r8, #18432 @ 0x4800 │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ @ instruction: 0xf17c2a80 │ │ │ │ svclt 0x00a20800 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ @ instruction: 0x46e0227f │ │ │ │ @ instruction: 0xf112da08 │ │ │ │ @ instruction: 0xf15c0f80 │ │ │ │ - ble 0x6b484c │ │ │ │ + ble 0x6b482c │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ strbtmi r2, [r0], r0, lsl #5 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf805d001 │ │ │ │ movwcc r2, #4115 @ 0x1013 │ │ │ │ streq lr, [r8, -r7, asr #20] │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @@ -165221,48 +165213,48 @@ │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0xff56f7f0 │ │ │ │ @ instruction: 0xf3c01eb9 │ │ │ │ strcc r0, [lr, -pc, asr #28] │ │ │ │ cdpne 0, 6, cr2, cr3, cr0, {0} │ │ │ │ svchi 0x0002f931 │ │ │ │ - b 0x147c9bc │ │ │ │ + b 0x147c99c │ │ │ │ ldmdale r2, {r3, r5, r6, r7, sl, fp, ip, sp, lr}^ │ │ │ │ stmdbeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ vpmax.s8 d15, d3, d24 │ │ │ │ - beq 0x8edf9c │ │ │ │ + beq 0x8edf7c │ │ │ │ @ instruction: 0xf804fa28 │ │ │ │ @ instruction: 0xf909fa0c │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ stmdbeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x13e1644 │ │ │ │ - blx 0x3f0110 │ │ │ │ + blx 0x13e1624 │ │ │ │ + blx 0x3f00f0 │ │ │ │ svclt 0x0058f909 │ │ │ │ andeq lr, sl, #270336 @ 0x42000 │ │ │ │ stmdaeq r9, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdbeq r0!, {r2, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andeq pc, r1, #2 │ │ │ │ - blx 0x13e1670 │ │ │ │ - b 0x12efd28 │ │ │ │ - blx 0x13b392c │ │ │ │ - bl 0x57091c │ │ │ │ + blx 0x13e1650 │ │ │ │ + b 0x12efd08 │ │ │ │ + blx 0x13b390c │ │ │ │ + bl 0x5708fc │ │ │ │ @ instruction: 0xf14c0208 │ │ │ │ - bcs 0xfe0b4914 │ │ │ │ + bcs 0xfe0b48f4 │ │ │ │ stmdaeq r0, {r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf00ebfa2 │ │ │ │ rsbscs r0, pc, #256 @ 0x100 │ │ │ │ - ble 0x2c34a4 │ │ │ │ + ble 0x2c3484 │ │ │ │ svceq 0x0080f112 │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf00eda17 │ │ │ │ addcs r0, r0, #256 @ 0x100 │ │ │ │ @ instruction: 0xf1bc46e0 │ │ │ │ andle r0, r0, r0, lsl #30 │ │ │ │ - b 0x10cdb08 │ │ │ │ - b 0x1471964 │ │ │ │ + b 0x10cdae8 │ │ │ │ + b 0x1471944 │ │ │ │ @ instruction: 0x36020e9e │ │ │ │ @ instruction: 0xd1b542b9 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ sbcslt fp, r2, #2928 @ 0xb70 │ │ │ │ @@ -165274,99 +165266,99 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ mcr2 7, 7, pc, cr6, cr0, {7} @ │ │ │ │ svcne 0x002a2300 │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mcrne 6, 3, r4, cr5, cr9, {0} │ │ │ │ svcls 0x0004f852 │ │ │ │ - b 0x147caa0 │ │ │ │ + b 0x147ca80 │ │ │ │ ldmdale r4, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr}^ │ │ │ │ - beq 0x8ee0c0 │ │ │ │ + beq 0x8ee0a0 │ │ │ │ stc2 10, cr15, [r5], {41} @ 0x29 @ │ │ │ │ @ instruction: 0xf904fa29 │ │ │ │ - blx 0x3701f0 │ │ │ │ + blx 0x3701d0 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x8ee094 │ │ │ │ - blx 0x1461734 │ │ │ │ - b 0x13f01f0 │ │ │ │ + beq 0x8ee074 │ │ │ │ + blx 0x1461714 │ │ │ │ + b 0x13f01d0 │ │ │ │ @ instruction: 0xf1c40c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x4349d8 │ │ │ │ - b 0x1330200 │ │ │ │ + blx 0x4349b8 │ │ │ │ + b 0x13301e0 │ │ │ │ @ instruction: 0xf1b4090a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x37031c │ │ │ │ + blx 0x3702fc │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xfe04fa4e │ │ │ │ @ instruction: 0x0c09eb1c │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svcmi 0x0000f5bc │ │ │ │ stmdbeq r0, {r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf51cda2e │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00ba0e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ - b 0x1128294 │ │ │ │ - blx 0x1871e54 │ │ │ │ + b 0x1128274 │ │ │ │ + blx 0x1871e34 │ │ │ │ vmull.p8 , d16, d0 │ │ │ │ @ instruction: 0xf858100f │ │ │ │ @ instruction: 0xf836903e │ │ │ │ - b 0x3e9ab8 │ │ │ │ - b 0xc34a54 │ │ │ │ - b 0x1435258 │ │ │ │ + b 0x3e9a98 │ │ │ │ + b 0xc34a34 │ │ │ │ + b 0x1435238 │ │ │ │ @ instruction: 0xf8260c0c │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ @ instruction: 0xd1ad2b04 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @ instruction: 0xf04fbe3d │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldrb r0, [ip, r0, lsl #28] │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xb1b80 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xb1b60 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mcr2 7, 3, pc, cr6, cr0, {7} @ │ │ │ │ vmvn.i32 d20, #-2130706432 @ 0x81000000 │ │ │ │ svcne 0x002e038f │ │ │ │ andeq pc, ip, #1073741825 @ 0x40000001 │ │ │ │ cdpne 0, 6, cr2, cr5, cr0, {0} │ │ │ │ svcls 0x0004f856 │ │ │ │ - b 0x147cba0 │ │ │ │ + b 0x147cb80 │ │ │ │ ldmdale r4, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr}^ │ │ │ │ - beq 0x8ee1c0 │ │ │ │ + beq 0x8ee1a0 │ │ │ │ stc2 10, cr15, [r5], {41} @ 0x29 @ │ │ │ │ @ instruction: 0xf904fa29 │ │ │ │ - blx 0x3702f0 │ │ │ │ + blx 0x3702d0 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x8ee194 │ │ │ │ - blx 0x1461834 │ │ │ │ - b 0x13f02f0 │ │ │ │ + beq 0x8ee174 │ │ │ │ + blx 0x1461814 │ │ │ │ + b 0x13f02d0 │ │ │ │ @ instruction: 0xf1c40c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x434ad8 │ │ │ │ - b 0x1330300 │ │ │ │ + blx 0x434ab8 │ │ │ │ + b 0x13302e0 │ │ │ │ @ instruction: 0xf1b4090a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x37041c │ │ │ │ + blx 0x3703fc │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xfe04fa4e │ │ │ │ @ instruction: 0x0c09eb1c │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svcmi 0x0000f5bc │ │ │ │ stmdbeq r0, {r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf51cda2e │ │ │ │ @@ -165374,61 +165366,61 @@ │ │ │ │ svclt 0x00ba0e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr3, {0} │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ tstcc r4, pc, lsl sl │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ - b 0x14825ec │ │ │ │ + b 0x14825cc │ │ │ │ @ instruction: 0xf8581313 │ │ │ │ @ instruction: 0xf831903e │ │ │ │ - b 0x3ecb38 │ │ │ │ - b 0xc34b58 │ │ │ │ - b 0x143535c │ │ │ │ + b 0x3ecb18 │ │ │ │ + b 0xc34b38 │ │ │ │ + b 0x143533c │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ @ instruction: 0xd1adcc02 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @ instruction: 0xf04fbdbd │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldrb r0, [ip, r0, lsl #28] │ │ │ │ cdpeq 0, 0, cr15, cr1, cr3, {0} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xb1c80 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xb1c60 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46074614 │ │ │ │ stc2l 7, cr15, [sl, #960]! @ 0x3c0 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1053c02 │ │ │ │ @ instruction: 0x467338ff │ │ │ │ @ instruction: 0xf8344671 │ │ │ │ - ldccs 15, cr12, [pc, #-8]! @ 0xb1b90 │ │ │ │ - blx 0xbe7c58 │ │ │ │ + ldccs 15, cr12, [pc, #-8]! @ 0xb1b70 │ │ │ │ + blx 0xbe7c38 │ │ │ │ @ instruction: 0xf002f208 │ │ │ │ - blx 0xbb23a8 │ │ │ │ - bl 0x570bbc │ │ │ │ - bl 0x10f23dc │ │ │ │ + blx 0xbb2388 │ │ │ │ + bl 0x570b9c │ │ │ │ + bl 0x10f23bc │ │ │ │ @ instruction: 0xf5b20c01 │ │ │ │ @ instruction: 0xf17c7f80 │ │ │ │ svclt 0x00230c00 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ @ instruction: 0x46e122ff │ │ │ │ andle fp, r3, #536870925 @ 0x2000000d │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf806d001 │ │ │ │ @ instruction: 0xf10e201e │ │ │ │ - b 0x11753e0 │ │ │ │ + b 0x11753c0 │ │ │ │ vsubw.u8 q8, q0, d9 │ │ │ │ @ instruction: 0xf1be008f │ │ │ │ bicsle r0, r4, r8, lsl #30 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f043f8 │ │ │ │ @@ -165457,16 +165449,16 @@ │ │ │ │ @ instruction: 0xf00ebf23 │ │ │ │ rscscs r0, pc, #256 @ 0x100 │ │ │ │ sbcslt r4, r2, #235929600 @ 0xe100000 │ │ │ │ @ instruction: 0xf00ed203 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ @ instruction: 0xf1bc0900 │ │ │ │ andle r0, r0, r0, lsl #30 │ │ │ │ - b 0x118ddf8 │ │ │ │ - b 0x1472898 │ │ │ │ + b 0x118ddd8 │ │ │ │ + b 0x1472878 │ │ │ │ strcc r0, [r2], #-3742 @ 0xfffff162 │ │ │ │ ldrhle r4, [r7, #41] @ 0x29 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f043f8 │ │ │ │ andcs fp, r0, #1984 @ 0x7c0 │ │ │ │ @@ -165476,39 +165468,39 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ ldc2l 7, cr15, [r4, #-960] @ 0xfffffc40 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ uhasxmi r1, r3, sl │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1044671 │ │ │ │ @ instruction: 0xf85238ff │ │ │ │ - ldccs 15, cr9, [pc], #-16 @ 0xb1cbc │ │ │ │ - blx 0xb27dac │ │ │ │ + ldccs 15, cr9, [pc], #-16 @ 0xb1c9c │ │ │ │ + blx 0xb27d8c │ │ │ │ @ instruction: 0xf00cfc08 │ │ │ │ - blx 0xaf4cdc │ │ │ │ - bl 0x7f00ec │ │ │ │ - bl 0x10f4d04 │ │ │ │ + blx 0xaf4cbc │ │ │ │ + bl 0x7f00cc │ │ │ │ + bl 0x10f4ce4 │ │ │ │ @ instruction: 0xf5bc0a01 │ │ │ │ @ instruction: 0xf17a3f80 │ │ │ │ - blx 0x8744ec │ │ │ │ + blx 0x8744cc │ │ │ │ svclt 0x0024f98c │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04fd201 │ │ │ │ - blx 0x1874d00 │ │ │ │ - b 0x11b0704 │ │ │ │ + blx 0x1874ce0 │ │ │ │ + b 0x11b06e4 │ │ │ │ @ instruction: 0xf835030c │ │ │ │ vaddl.u8 q14, d0, d30 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xbd9dfc │ │ │ │ - b 0x2f4d40 │ │ │ │ - b 0x13b4144 │ │ │ │ + b 0xbd9ddc │ │ │ │ + b 0x2f4d20 │ │ │ │ + b 0x13b4124 │ │ │ │ @ instruction: 0xf8250c09 │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ @ instruction: 0xf1be0e01 │ │ │ │ bicle r0, ip, r4, lsl #30 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @@ -165522,40 +165514,40 @@ │ │ │ │ @ instruction: 0x460c4690 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldc2l 7, cr15, [ip], #960 @ 0x3c0 │ │ │ │ strtmi r2, [r1], -r0, lsl #6 │ │ │ │ cdpeq 3, 8, cr15, cr15, cr0, {6} │ │ │ │ streq pc, [r4], #-424 @ 0xfffffe58 │ │ │ │ andeq pc, ip, #8, 2 │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1054618 │ │ │ │ @ instruction: 0xf85438ff │ │ │ │ - ldccs 15, cr9, [pc, #-16]! @ 0xb1d74 │ │ │ │ - blx 0xb27e5c │ │ │ │ + ldccs 15, cr9, [pc, #-16]! @ 0xb1d54 │ │ │ │ + blx 0xb27e3c │ │ │ │ @ instruction: 0xf00cfc08 │ │ │ │ - blx 0xaf4d94 │ │ │ │ - bl 0x7f01a8 │ │ │ │ - bl 0x10b4dbc │ │ │ │ + blx 0xaf4d74 │ │ │ │ + bl 0x7f0188 │ │ │ │ + bl 0x10b4d9c │ │ │ │ @ instruction: 0xf5bc0a00 │ │ │ │ @ instruction: 0xf17a3f80 │ │ │ │ - blx 0x8745a4 │ │ │ │ + blx 0x874584 │ │ │ │ svclt 0x0024f98c │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04fd201 │ │ │ │ - blx 0x1874db8 │ │ │ │ - b 0x11b07f4 │ │ │ │ + blx 0x1874d98 │ │ │ │ + b 0x11b07d4 │ │ │ │ tstcc r4, ip, lsl #6 │ │ │ │ stcgt 8, cr15, [r2], {49} @ 0x31 │ │ │ │ vnmlane.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf85742a2 │ │ │ │ - b 0xbd9eb8 │ │ │ │ - b 0x2f4dfc │ │ │ │ - b 0x13b4200 │ │ │ │ + b 0xbd9e98 │ │ │ │ + b 0x2f4ddc │ │ │ │ + b 0x13b41e0 │ │ │ │ @ instruction: 0xf8210c09 │ │ │ │ bicle ip, lr, r2, lsl #24 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @ instruction: 0xf04fbc6d │ │ │ │ @@ -165566,50 +165558,50 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ stc2 7, cr15, [r2], #960 @ 0x3c0 │ │ │ │ cdpne 3, 11, cr2, cr9, cr0, {0} │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf931461f │ │ │ │ - ldccs 15, cr9, [pc], #-8 @ 0xb1e1c │ │ │ │ + ldccs 15, cr9, [pc], #-8 @ 0xb1dfc │ │ │ │ stmiavc r9!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1ced852 │ │ │ │ @ instruction: 0xf1be0c20 │ │ │ │ - blx 0xaf46b4 │ │ │ │ - blx 0x2ee670 │ │ │ │ + blx 0xaf4694 │ │ │ │ + blx 0x2ee650 │ │ │ │ svclt 0x0058fc0c │ │ │ │ - blx 0x370760 │ │ │ │ + blx 0x370740 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - b 0x1161ba8 │ │ │ │ + b 0x1161b88 │ │ │ │ @ instruction: 0xf1c4020a │ │ │ │ - blx 0xaf46d0 │ │ │ │ + blx 0xaf46b0 │ │ │ │ @ instruction: 0xf1b4fc04 │ │ │ │ - blx 0x2b42d8 │ │ │ │ + blx 0x2b42b8 │ │ │ │ @ instruction: 0xf002fa0a │ │ │ │ - b 0x13b2664 │ │ │ │ + b 0x13b2644 │ │ │ │ svclt 0x005c0c0a │ │ │ │ @ instruction: 0xf909fa48 │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ @ instruction: 0xf804fa48 │ │ │ │ andeq lr, ip, #18432 @ 0x4800 │ │ │ │ stceq 1, cr15, [r0], {72} @ 0x48 │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ stmdaeq r0, {r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfa2 │ │ │ │ rscscs r0, pc, #256 @ 0x100 │ │ │ │ - ble 0x243a0c │ │ │ │ + ble 0x2439ec │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf000da18 │ │ │ │ andcs r0, r0, #256 @ 0x100 │ │ │ │ @ instruction: 0xf1bc46e0 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andscs pc, r3, r5, lsl #16 │ │ │ │ - b 0x127eaac │ │ │ │ + b 0x127ea8c │ │ │ │ vabdl.u8 q8, d0, d8 │ │ │ │ - blcs 0x2b20ec │ │ │ │ + blcs 0x2b20cc │ │ │ │ @ instruction: 0xb117d1b5 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stclt 7, cr15, [r4], {240} @ 0xf0 │ │ │ │ @ instruction: 0xf04fb2d2 │ │ │ │ @ instruction: 0xf0000800 │ │ │ │ @@ -165622,246 +165614,246 @@ │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ ldc2 7, cr15, [r4], #-960 @ 0xfffffc40 │ │ │ │ @ instruction: 0xf3c01eb9 │ │ │ │ strcc r0, [lr, -pc, asr #28] │ │ │ │ cdpne 0, 6, cr2, cr3, cr0, {0} │ │ │ │ svcls 0x0002f931 │ │ │ │ - b 0x147d000 │ │ │ │ + b 0x147cfe0 │ │ │ │ ldmdale r1, {r0, r3, r5, r6, r7, fp, ip, sp, lr}^ │ │ │ │ stceq 1, cr15, [r0], #-780 @ 0xfffffcf4 │ │ │ │ - beq 0x8ee5dc │ │ │ │ + beq 0x8ee5bc │ │ │ │ vpmax.s8 d15, d3, d25 │ │ │ │ stc2 10, cr15, [ip], {8} @ │ │ │ │ - blx 0x12e1c7c │ │ │ │ - b 0x1170748 │ │ │ │ + blx 0x12e1c5c │ │ │ │ + b 0x1170728 │ │ │ │ svclt 0x0058020c │ │ │ │ andeq lr, sl, #270336 @ 0x42000 │ │ │ │ - beq 0x8ee63c │ │ │ │ + beq 0x8ee61c │ │ │ │ stc2 10, cr15, [r4], {41} @ 0x29 @ │ │ │ │ stmdbeq r0!, {r2, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x370758 │ │ │ │ + blx 0x370738 │ │ │ │ andeq pc, r1, #2 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - blx 0x12e1cb4 │ │ │ │ - b 0x13f036c │ │ │ │ - blx 0x12b4f70 │ │ │ │ - bl 0x56ff60 │ │ │ │ + blx 0x12e1c94 │ │ │ │ + b 0x13f034c │ │ │ │ + blx 0x12b4f50 │ │ │ │ + bl 0x56ff40 │ │ │ │ @ instruction: 0xf148020c │ │ │ │ @ instruction: 0xf5b20c00 │ │ │ │ @ instruction: 0xf17c7f80 │ │ │ │ svclt 0x00a20800 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ @ instruction: 0x46e022ff │ │ │ │ @ instruction: 0xf1bcda06 │ │ │ │ - ble 0x675b70 │ │ │ │ + ble 0x675b50 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ strbtmi r2, [r0], r0, lsl #4 │ │ │ │ svceq 0x0000f1bc │ │ │ │ rsbsvc sp, r2, r0 │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ vfnmaeq.f32 s28, s28, s30 │ │ │ │ adcsmi r3, r9, #2097152 @ 0x200000 │ │ │ │ @ instruction: 0xb110d1b6 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xfe66ff60 │ │ │ │ + bllt 0xfe66ff40 │ │ │ │ @ instruction: 0xf04fb2d2 │ │ │ │ @ instruction: 0xf00e0800 │ │ │ │ strb r0, [r5, r1, lsl #24]! │ │ │ │ ldrb r2, [r8, r0, lsl #4]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ - blx 0xff26ff8e │ │ │ │ + blx 0xff26ff6e │ │ │ │ svcne 0x003a2300 │ │ │ │ @ instruction: 0xf64a4619 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ @ instruction: 0xf8523eff │ │ │ │ - ldccs 15, cr8, [pc], #-16 @ 0xb1fd4 │ │ │ │ + ldccs 15, cr8, [pc], #-16 @ 0xb1fb4 │ │ │ │ stmibvc r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1ced852 │ │ │ │ - blx 0xab4870 │ │ │ │ - blx 0xaf102c │ │ │ │ - blx 0x330008 │ │ │ │ - b 0x13f0824 │ │ │ │ + blx 0xab4850 │ │ │ │ + blx 0xaf100c │ │ │ │ + blx 0x32ffe8 │ │ │ │ + b 0x13f0804 │ │ │ │ @ instruction: 0xf1be0c0a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x37092c │ │ │ │ + blx 0x37090c │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x8ee720 │ │ │ │ + beq 0x8ee700 │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - blx 0x37083c │ │ │ │ + blx 0x37081c │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - beq 0x8ee6f0 │ │ │ │ - blx 0x1321d94 │ │ │ │ - b 0x12f0850 │ │ │ │ - blx 0x12f4054 │ │ │ │ - bl 0x7f0440 │ │ │ │ + beq 0x8ee6d0 │ │ │ │ + blx 0x1321d74 │ │ │ │ + b 0x12f0830 │ │ │ │ + blx 0x12f4034 │ │ │ │ + bl 0x7f0420 │ │ │ │ @ instruction: 0xf1490c08 │ │ │ │ @ instruction: 0xf5bc0900 │ │ │ │ @ instruction: 0xf1793f80 │ │ │ │ - ble 0xbb4040 │ │ │ │ + ble 0xbb4020 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf000bfba │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ - blx 0x875050 │ │ │ │ - ble 0x8b1284 │ │ │ │ + blx 0x875030 │ │ │ │ + ble 0x8b1264 │ │ │ │ tsteq r8, r1, asr #20 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsls pc, r8, r7, asr r8 @ │ │ │ │ eorhi pc, r3, r5, lsr r8 @ │ │ │ │ @ instruction: 0x0c09ea0c │ │ │ │ stmdaeq r9, {r3, r5, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0cea48 │ │ │ │ eorgt pc, r3, r5, lsr #16 │ │ │ │ - blcs 0x1bec80 │ │ │ │ + blcs 0x1bec60 │ │ │ │ tstlt r1, pc, lsr #3 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x870050 │ │ │ │ + bllt 0x870030 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000e7dc │ │ │ │ @ instruction: 0xf64f0801 │ │ │ │ @ instruction: 0xe7d77cff │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x12f008a │ │ │ │ + blx 0x12f006a │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ @ instruction: 0xf1a8038f │ │ │ │ @ instruction: 0xf1080504 │ │ │ │ andcs r0, r0, ip, lsl #4 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ svchi 0x0004f855 │ │ │ │ - b 0x147d1e0 │ │ │ │ + b 0x147d1c0 │ │ │ │ ldmdale r2, {r3, r5, r6, r7, r8, fp, ip, sp, lr}^ │ │ │ │ - beq 0x8ee824 │ │ │ │ + beq 0x8ee804 │ │ │ │ stc2 10, cr15, [lr], {40} @ 0x28 @ │ │ │ │ @ instruction: 0xf804fa28 │ │ │ │ - blx 0x37091c │ │ │ │ + blx 0x3708fc │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x8ee7f8 │ │ │ │ - blx 0x1321e74 │ │ │ │ - b 0x13f0930 │ │ │ │ + beq 0x8ee7d8 │ │ │ │ + blx 0x1321e54 │ │ │ │ + b 0x13f0910 │ │ │ │ @ instruction: 0xf1c40c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x2f5118 │ │ │ │ - b 0x12f0940 │ │ │ │ + blx 0x2f50f8 │ │ │ │ + b 0x12f0920 │ │ │ │ @ instruction: 0xf1b4080a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x370a48 │ │ │ │ + blx 0x370a28 │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf904fa49 │ │ │ │ @ instruction: 0x0c08eb1c │ │ │ │ stmdbeq r0, {r0, r3, r6, r8, ip, sp, lr, pc} │ │ │ │ svccc 0x0080f5bc │ │ │ │ stmdaeq r0, {r0, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b9da2c │ │ │ │ svclt 0x00ba0f00 │ │ │ │ stmdaeq r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ tstcc r4, pc, lsl sl │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ - b 0x1482c08 │ │ │ │ + b 0x1482be8 │ │ │ │ @ instruction: 0xf8571313 │ │ │ │ @ instruction: 0xf8319038 │ │ │ │ - b 0x3d5174 │ │ │ │ - b 0xab5194 │ │ │ │ - b 0x12b4198 │ │ │ │ + b 0x3d5154 │ │ │ │ + b 0xab5174 │ │ │ │ + b 0x12b4178 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ @ instruction: 0xd1afcc02 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @ instruction: 0xf04fba9f │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldrb r0, [ip, r0, lsl #16] │ │ │ │ stmdaeq r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ - ldclvc 6, cr15, [pc], #316 @ 0xb22dc │ │ │ │ + ldclvc 6, cr15, [pc], #316 @ 0xb22bc │ │ │ │ svclt 0x0000e7d7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec093ac │ │ │ │ + bl 0xfec0938c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ - blx 0xff47017c │ │ │ │ + blx 0xff47015c │ │ │ │ movwcs r1, #3746 @ 0xea2 │ │ │ │ strbeq r3, [r1, r2, lsl #4] │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ ldmdahi r4, {r2, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ andsmi pc, r3, r6, lsl #16 │ │ │ │ - blcs 0x2bedd8 │ │ │ │ + blcs 0x2bedb8 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x1e701a0 │ │ │ │ + blt 0x1e70180 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec093e8 │ │ │ │ + bl 0xfec093c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ - blx 0xfecf01b8 │ │ │ │ - cdpvs 6, 7, cr15, cr0, cr10, {2} │ │ │ │ + blx 0xfecf0198 │ │ │ │ + cdpvs 6, 6, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ @ instruction: 0xf04f1f22 │ │ │ │ sbclt r0, r4, #0, 24 │ │ │ │ eorcc pc, ip, r6, lsr r8 @ │ │ │ │ svcne 0x0004f852 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsmi pc, r4, lr, asr r8 @ │ │ │ │ movweq lr, #18979 @ 0x4a23 │ │ │ │ @ instruction: 0x4323400c │ │ │ │ eorcc pc, ip, r6, lsr #16 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svceq 0x0004f1bc │ │ │ │ strtmi sp, [r8], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x13701f8 │ │ │ │ + blt 0x13701d8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec09440 │ │ │ │ + bl 0xfec09420 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - blx 0xfe1f0210 │ │ │ │ + blx 0xfe1f01f0 │ │ │ │ @ instruction: 0x46211eb3 │ │ │ │ mcrreq 3, 12, pc, pc, cr0 @ │ │ │ │ andeq pc, lr, #-2147483647 @ 0x80000001 │ │ │ │ svceq 0x0001f01c │ │ │ │ movweq pc, #8451 @ 0x2103 @ │ │ │ │ vldmiaeq ip, {s28-s106} │ │ │ │ tstpeq r2, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmdahi r8, {r2, r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ stceq 8, cr15, [r1], {1} │ │ │ │ @ instruction: 0xd1f14293 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f04070 │ │ │ │ svclt 0x0000ba25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0948c │ │ │ │ + bl 0xfec0946c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - blx 0x187025c │ │ │ │ - cdpvs 6, 7, cr15, cr0, cr10, {2} │ │ │ │ + blx 0x187023c │ │ │ │ + cdpvs 6, 6, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ vmvn.i32 d20, #-2130706432 @ 0x81000000 │ │ │ │ cps #15 │ │ │ │ sbclt r0, r4, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0xf85c884b │ │ │ │ tstcc r4, r4, lsl #30 │ │ │ │ @@ -165879,21 +165871,21 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xf7f0460d │ │ │ │ @ instruction: 0xf04ffa2f │ │ │ │ stccc 12, cr0, [r2], {-0} │ │ │ │ @ instruction: 0xf9344667 │ │ │ │ - blcs 0xfe0c1f10 │ │ │ │ + blcs 0xfe0c1ef0 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf04fbfa4 │ │ │ │ @ instruction: 0x4611087f │ │ │ │ - blx 0x18a8b48 │ │ │ │ + blx 0x18a8b28 │ │ │ │ orrcc pc, r0, #8585216 @ 0x830000 │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ ldrmi r0, [r1], -r0, lsl #17 │ │ │ │ @ instruction: 0xf805b10a │ │ │ │ @ instruction: 0xf10c801c │ │ │ │ @@ -165912,20 +165904,20 @@ │ │ │ │ @ instruction: 0x460d4690 │ │ │ │ @ instruction: 0xf1a84607 │ │ │ │ @ instruction: 0xf7f00402 │ │ │ │ @ instruction: 0xf108f9ef │ │ │ │ strtmi r0, [r9], -lr, lsl #16 │ │ │ │ mcrreq 3, 12, pc, pc, cr0 @ │ │ │ │ @ instruction: 0xf9342600 │ │ │ │ - blcs 0xfe0c1f94 │ │ │ │ + blcs 0xfe0c1f74 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #12 │ │ │ │ rsbscs fp, pc, r4, lsr #31 │ │ │ │ - ble 0x2c3bf4 │ │ │ │ + ble 0x2c3bd4 │ │ │ │ orrcc fp, r0, #216, 4 @ 0x8000000d │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0x2080bfbc │ │ │ │ tstlt r2, r5, lsl r6 │ │ │ │ @ instruction: 0x432e7048 │ │ │ │ vldmiaeq ip, {s28-s106} │ │ │ │ @@ -165939,24 +165931,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7f04606 │ │ │ │ @ instruction: 0xf04ff9b5 │ │ │ │ @ instruction: 0xf64a0e00 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ svcne 0x00220733 │ │ │ │ @ instruction: 0xf8524671 │ │ │ │ @ instruction: 0xf5b33f04 │ │ │ │ - b 0x1486008 │ │ │ │ + b 0x1485fe8 │ │ │ │ @ instruction: 0xf17474e3 │ │ │ │ - ble 0xb75410 │ │ │ │ + ble 0xb753f0 │ │ │ │ svcmi 0x0000f513 │ │ │ │ stc2 10, cr15, [r3], {31} @ │ │ │ │ - ldrbtcc pc, [pc], #372 @ 0xb241c @ │ │ │ │ + ldrbtcc pc, [pc], #372 @ 0xb23fc @ │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000800 │ │ │ │ vst2.8 {d16-d17}, [pc], r1 │ │ │ │ sbclt r4, r4, #0, 24 │ │ │ │ eorcc pc, lr, r5, lsr r8 @ │ │ │ │ tsteq r8, r1, asr #20 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @@ -165969,58 +165961,58 @@ │ │ │ │ svceq 0x0004f1be │ │ │ │ @ instruction: 0xb111d1d3 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdblt r2!, {r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xb258c │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xb256c │ │ │ │ svclt 0x0000e7db │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ svcne 0x00254606 │ │ │ │ @ instruction: 0xf964f7f0 │ │ │ │ vmvn.i32 d20, #-1996488704 @ 0x89000000 │ │ │ │ @ instruction: 0xf64a0e8f │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ andcs r0, r0, ip, lsl #4 │ │ │ │ svccc 0x0004f855 │ │ │ │ svcmi 0x0000f5b3 │ │ │ │ strbtvc lr, [r3], #2639 @ 0xa4f │ │ │ │ stceq 1, cr15, [r0], {116} @ 0x74 │ │ │ │ @ instruction: 0xf513da29 │ │ │ │ - blx 0x8860bc │ │ │ │ + blx 0x88609c │ │ │ │ @ instruction: 0xf174fc83 │ │ │ │ svclt 0x00ae34ff │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r1, r2, r3, ip, sp, lr, pc} │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ vst3.32 @ instruction: 0xf48efa5f │ │ │ │ tstcc r4, fp, asr #16 │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ vnmlane.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf8574295 │ │ │ │ - b 0x9825b8 │ │ │ │ - b 0x3b30fc │ │ │ │ - b 0x1175500 │ │ │ │ + b 0x982598 │ │ │ │ + b 0x3b30dc │ │ │ │ + b 0x11754e0 │ │ │ │ @ instruction: 0xf821030c │ │ │ │ bicsle r3, r5, r2, lsl #24 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ @ instruction: 0xf00eb8e1 │ │ │ │ @ instruction: 0xf6470801 │ │ │ │ @ instruction: 0xe7dd7cff │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0971c │ │ │ │ + bl 0xfec096fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ @ instruction: 0xf916f7f0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 1, 0, cr15, cr2, cr4, {5} │ │ │ │ @ instruction: 0xf83e4664 │ │ │ │ @@ -166036,15 +166028,15 @@ │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ movwcs fp, #4372 @ 0x1114 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f04070 │ │ │ │ svclt 0x0000b8ad │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0977c │ │ │ │ + bl 0xfec0975c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf8e6f7f0 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ mcrreq 3, 12, pc, pc, cr0 @ │ │ │ │ strcc r4, [lr], -r1, lsr #12 │ │ │ │ @@ -166066,30 +166058,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7f04606 │ │ │ │ @ instruction: 0xf04ff8b7 │ │ │ │ @ instruction: 0xf64a0e00 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ svcne 0x00220733 │ │ │ │ sbclt r4, r4, #118489088 @ 0x7100000 │ │ │ │ svccc 0x0004f852 │ │ │ │ eorgt pc, lr, r5, lsr r8 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svccc 0x0080f5b3 │ │ │ │ eorsmi pc, r4, r7, asr r8 @ │ │ │ │ addslt fp, fp, #50, 30 @ 0xc8 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ @ instruction: 0x0c04ea2c │ │ │ │ - b 0x13c26b0 │ │ │ │ + b 0x13c2690 │ │ │ │ @ instruction: 0xf8250303 │ │ │ │ @ instruction: 0xf10e302e │ │ │ │ - b 0x10f5e34 │ │ │ │ + b 0x10f5e14 │ │ │ │ vaddw.u8 q8, q0, d8 │ │ │ │ @ instruction: 0xf1be100f │ │ │ │ bicsle r0, lr, r4, lsl #30 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ @@ -166099,79 +166091,79 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ svcne 0x00254606 │ │ │ │ @ instruction: 0xf876f7f0 │ │ │ │ vmvn.i32 d20, #-1996488704 @ 0x89000000 │ │ │ │ @ instruction: 0xf64a0e8f │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ andcs r0, r0, ip, lsl #4 │ │ │ │ vst3.32 @ instruction: 0xf48efa5f │ │ │ │ svccc 0x0004f855 │ │ │ │ @ instruction: 0xc002f8b1 │ │ │ │ @ instruction: 0xf5b33104 │ │ │ │ @ instruction: 0xf04f3f80 │ │ │ │ @ instruction: 0xf8570800 │ │ │ │ svclt 0x00324034 │ │ │ │ @ instruction: 0xf00eb29b │ │ │ │ @ instruction: 0xf64f0801 │ │ │ │ - b 0xbcf6a4 │ │ │ │ + b 0xbcf684 │ │ │ │ eormi r0, r3, r4, lsl #24 │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ vnmlane.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf82142aa │ │ │ │ bicsle r3, pc, r2, lsl #24 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ svclt 0x0000bffd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec098dc │ │ │ │ + bl 0xfec098bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ @ instruction: 0xf836f7f0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strbtmi r3, [r7], -r2, lsl #24 │ │ │ │ svccc 0x0002f934 │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ mvnscs fp, #164, 30 @ 0x290 │ │ │ │ - ble 0x203f54 │ │ │ │ + ble 0x203f34 │ │ │ │ sbcslt r2, fp, #0, 2 │ │ │ │ svclt 0x00bc458e │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ @ instruction: 0xf805b10a │ │ │ │ @ instruction: 0xf10c301c │ │ │ │ movwmi r0, #64513 @ 0xfc01 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ tstlt r7, r0, ror #3 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x00c4f7ef │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0994c │ │ │ │ + bl 0xfec0992c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r8, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7ef2600 │ │ │ │ @ instruction: 0xf1a7fffd │ │ │ │ strtmi r0, [r1], -r2, lsl #28 │ │ │ │ mcrreq 3, 12, pc, pc, cr0 @ │ │ │ │ @ instruction: 0xf93e370e │ │ │ │ @ instruction: 0xf00c3f02 │ │ │ │ @ instruction: 0xf5b30401 │ │ │ │ - b 0x1492578 │ │ │ │ + b 0x1492558 │ │ │ │ @ instruction: 0xf17272e3 │ │ │ │ svclt 0x00a40000 │ │ │ │ @ instruction: 0x462023ff │ │ │ │ andcs sp, r0, r5, lsl #20 │ │ │ │ addmi fp, r2, #-1342177267 @ 0xb000000d │ │ │ │ @ instruction: 0x4603bfbc │ │ │ │ tstlt r4, r0, lsr #12 │ │ │ │ @@ -166187,30 +166179,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7ef4606 │ │ │ │ @ instruction: 0xf04fffc5 │ │ │ │ @ instruction: 0xf64a0e00 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ svcne 0x00220733 │ │ │ │ @ instruction: 0xf8524671 │ │ │ │ @ instruction: 0xf5b33f04 │ │ │ │ - b 0x14825e8 │ │ │ │ + b 0x14825c8 │ │ │ │ @ instruction: 0xf17474e3 │ │ │ │ - ble 0x9f57f0 │ │ │ │ + ble 0x9f57d0 │ │ │ │ svclt 0x00a72c00 │ │ │ │ @ instruction: 0xf04fb29b │ │ │ │ @ instruction: 0xf0000800 │ │ │ │ movwcs r0, #2049 @ 0x801 │ │ │ │ @ instruction: 0xf835b2c4 │ │ │ │ - b 0x11228c0 │ │ │ │ + b 0x11228a0 │ │ │ │ vaddw.u8 q8, q0, d8 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xbc28e4 │ │ │ │ + b 0xbc28c4 │ │ │ │ eormi r0, r3, r4, lsl #24 │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ eorcc pc, lr, r5, lsr #16 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0004f1be │ │ │ │ @ instruction: 0xb111d1d9 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ @@ -166225,34 +166217,34 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ svcne 0x00254606 │ │ │ │ @ instruction: 0xff7af7ef │ │ │ │ vmvn.i32 d20, #-1996488704 @ 0x89000000 │ │ │ │ @ instruction: 0xf64a0e8f │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ andcs r0, r0, ip, lsl #4 │ │ │ │ svccc 0x0004f855 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ strbtvc lr, [r3], #2639 @ 0xa4f │ │ │ │ stceq 1, cr15, [r0], {116} @ 0x74 │ │ │ │ @ instruction: 0x2c00da25 │ │ │ │ addslt fp, fp, #668 @ 0x29c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r1, r2, r3, ip, sp, lr, pc} │ │ │ │ - blx 0x187b49c │ │ │ │ + blx 0x187b47c │ │ │ │ @ instruction: 0xf8b1f48e │ │ │ │ tstcc r4, r2 │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ vnmlane.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf8574295 │ │ │ │ - b 0xbc2984 │ │ │ │ - b 0x1758c8 │ │ │ │ - b 0x13b34cc │ │ │ │ + b 0xbc2964 │ │ │ │ + b 0x1758a8 │ │ │ │ + b 0x13b34ac │ │ │ │ @ instruction: 0xf8210303 │ │ │ │ bicsle r3, r9, r2, lsl #24 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ @ instruction: 0xf00ebefb │ │ │ │ @@ -166263,181 +166255,181 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4604461e │ │ │ │ ldrmi r4, [r7], -r8, lsl #13 │ │ │ │ @ instruction: 0xff2ef7ef │ │ │ │ @ instruction: 0xf1a8bb66 │ │ │ │ @ instruction: 0xf64a0204 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf1080333 │ │ │ │ - blx 0x1874940 │ │ │ │ + blx 0x1874920 │ │ │ │ @ instruction: 0xf852fc80 │ │ │ │ @ instruction: 0xf0101f04 │ │ │ │ @ instruction: 0xf3c00f01 │ │ │ │ - b 0xfe0f695c │ │ │ │ + b 0xfe0f693c │ │ │ │ svclt 0x00080607 │ │ │ │ @ instruction: 0xf853463d │ │ │ │ svclt 0x0018c03c │ │ │ │ strtmi r4, [pc], -sp, lsl #12 │ │ │ │ - b 0x243e3c │ │ │ │ - b 0xfe234168 │ │ │ │ + b 0x243e1c │ │ │ │ + b 0xfe234148 │ │ │ │ andsvs r0, r6, r1, lsl #12 │ │ │ │ strtmi sp, [r0], -r7, ror #3 │ │ │ │ cdp2 7, 12, cr15, cr4, cr15, {7} │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ cdpeq 1, 4, cr15, cr0, cr6, {6} │ │ │ │ msreq CPSR_, #-2147483607 @ 0x80000029 │ │ │ │ - blx 0x94425c │ │ │ │ + blx 0x94423c │ │ │ │ @ instruction: 0xf1a8fe0e │ │ │ │ - blx 0x135980 │ │ │ │ + blx 0x135960 │ │ │ │ @ instruction: 0xf108f303 │ │ │ │ - b 0x1432da8 │ │ │ │ + b 0x1432d88 │ │ │ │ @ instruction: 0xf1c60e03 │ │ │ │ @ instruction: 0xf1c60320 │ │ │ │ - blx 0x934604 │ │ │ │ - b 0x146f594 │ │ │ │ + blx 0x9345e4 │ │ │ │ + b 0x146f574 │ │ │ │ @ instruction: 0xf64a0e03 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf85c0333 │ │ │ │ - blx 0x18965a8 │ │ │ │ - b 0x470f9c │ │ │ │ + blx 0x1896588 │ │ │ │ + b 0x470f7c │ │ │ │ @ instruction: 0xf0100205 │ │ │ │ @ instruction: 0xf3c00f01 │ │ │ │ - blx 0x2b69e4 │ │ │ │ + blx 0x2b69c4 │ │ │ │ @ instruction: 0xf853fa06 │ │ │ │ - b 0x1156a94 │ │ │ │ + b 0x1156a74 │ │ │ │ svclt 0x0018020a │ │ │ │ @ instruction: 0xf507fa28 │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ - b 0x143ff0 │ │ │ │ - b 0xfe1331e8 │ │ │ │ + b 0x143fd0 │ │ │ │ + b 0xfe1331c8 │ │ │ │ @ instruction: 0xf8cc0208 │ │ │ │ mvnle r2, r0 │ │ │ │ @ instruction: 0xf7ef4620 │ │ │ │ @ instruction: 0x4628fe7d │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @ instruction: 0xf99db500 │ │ │ │ submi r1, r8, #4 │ │ │ │ svceq 0x003ff110 │ │ │ │ @ instruction: 0x17d8bfbc │ │ │ │ - blle 0x644200 │ │ │ │ - blle 0x73ca00 │ │ │ │ + blle 0x6441e0 │ │ │ │ + blle 0x73c9e0 │ │ │ │ svclt 0x00c4283f │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ @ instruction: 0xf1a0dc0f │ │ │ │ @ instruction: 0xf1c00e20 │ │ │ │ - blx 0x175a94 │ │ │ │ - blx 0x16ee18 │ │ │ │ - blx 0x972254 │ │ │ │ - b 0x1131a50 │ │ │ │ - blx 0x132e5c │ │ │ │ - b 0x112ea28 │ │ │ │ + blx 0x175a74 │ │ │ │ + blx 0x16edf8 │ │ │ │ + blx 0x972234 │ │ │ │ + b 0x1131a30 │ │ │ │ + blx 0x132e3c │ │ │ │ + b 0x112ea08 │ │ │ │ andcs r0, r0, #12, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ @ instruction: 0xf1c1fb04 │ │ │ │ - blx 0x935abc │ │ │ │ + blx 0x935a9c │ │ │ │ @ instruction: 0xf1b1f001 │ │ │ │ - blx 0x11732c4 │ │ │ │ - blx 0x1aee4c │ │ │ │ - b 0x10f1a7c │ │ │ │ + blx 0x11732a4 │ │ │ │ + blx 0x1aee2c │ │ │ │ + b 0x10f1a5c │ │ │ │ svclt 0x005c000c │ │ │ │ vpmax.s8 , q1, │ │ │ │ andcs r4, r0, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ @ instruction: 0xf99db500 │ │ │ │ @ instruction: 0xf1100004 │ │ │ │ - b 0x147676c │ │ │ │ + b 0x147674c │ │ │ │ @ instruction: 0xf15171e0 │ │ │ │ - blle 0x1f5a78 │ │ │ │ - blle 0x37ce7c │ │ │ │ + blle 0x1f5a58 │ │ │ │ + blle 0x37ce5c │ │ │ │ @ instruction: 0xf1712840 │ │ │ │ - blle 0x7f2e84 │ │ │ │ + blle 0x7f2e64 │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f0c0a │ │ │ │ + blx 0x1f0bea │ │ │ │ stceq 1, cr15, [r0], {192} @ 0xc0 │ │ │ │ msreq CPSR_, r0, lsl #2 │ │ │ │ @ instruction: 0xf00cfa22 │ │ │ │ eoreq pc, r0, #172, 2 @ 0x2b │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ - blx 0x9836cc │ │ │ │ - blx 0x9af2b8 │ │ │ │ + blx 0x9836ac │ │ │ │ + blx 0x9af298 │ │ │ │ tstpmi r0, #12, 2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f0c36 │ │ │ │ + blx 0x1f0c16 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr0, {5} │ │ │ │ stceq 1, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf100fa03 │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ stc2 10, cr15, [ip], {34} @ 0x22 @ │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ @ instruction: 0xf000fa02 │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f0c62 │ │ │ │ + blx 0x1f0c42 │ │ │ │ @ instruction: 0xf99db530 │ │ │ │ @ instruction: 0xf11cc00c │ │ │ │ - b 0x14767f4 │ │ │ │ + b 0x14767d4 │ │ │ │ @ instruction: 0xf17e7eec │ │ │ │ svclt 0x00bc31ff │ │ │ │ @ instruction: 0x460117d8 │ │ │ │ @ instruction: 0xf1bedb13 │ │ │ │ - blle 0x5f670c │ │ │ │ + blle 0x5f66ec │ │ │ │ svceq 0x0040f1bc │ │ │ │ @ instruction: 0xf17e4604 │ │ │ │ - blle 0xa36318 │ │ │ │ + blle 0xa362f8 │ │ │ │ suble r4, pc, sl, lsl r3 @ │ │ │ │ @ instruction: 0xf06f17da │ │ │ │ bicsmi r4, r0, #0, 2 │ │ │ │ mvnvc lr, r1, lsl #21 │ │ │ │ @ instruction: 0xf8c42501 │ │ │ │ andcs r5, r0, #24, 4 @ 0x80000001 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ smlabteq r0, ip, r1, pc @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ @ instruction: 0xf001fa22 │ │ │ │ eoreq pc, r0, #1073741868 @ 0x4000002c │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ - blx 0x11a28c4 │ │ │ │ + blx 0x11a28a4 │ │ │ │ tstpmi r0, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd30 │ │ │ │ @ instruction: 0xf1cc0020 │ │ │ │ - blx 0x172ff0 │ │ │ │ + blx 0x172fd0 │ │ │ │ @ instruction: 0xf1ccfe0c │ │ │ │ - blx 0x133ff8 │ │ │ │ - blx 0x96eb7c │ │ │ │ - b 0x146ef84 │ │ │ │ - b 0x1436384 │ │ │ │ - blx 0x13638c │ │ │ │ - blx 0x46efbc │ │ │ │ - blx 0x92ffa4 │ │ │ │ + blx 0x133fd8 │ │ │ │ + blx 0x96eb5c │ │ │ │ + b 0x146ef64 │ │ │ │ + b 0x1436364 │ │ │ │ + blx 0x13636c │ │ │ │ + blx 0x46ef9c │ │ │ │ + blx 0x92ff84 │ │ │ │ msrmi CPSR_f, #12 │ │ │ │ streq pc, [r0, #-444]! @ 0xfffffe44 │ │ │ │ stc2 10, cr15, [ip], {78} @ 0x4e @ │ │ │ │ - blx 0x1462910 │ │ │ │ + blx 0x14628f0 │ │ │ │ msrmi CPSR_f, #20971520 @ 0x1400000 │ │ │ │ svclt 0x00084563 │ │ │ │ svclt 0x00044282 │ │ │ │ ldrbtmi r4, [r1], -r8, lsl #12 │ │ │ │ andcs sp, r0, #180, 2 @ 0x2d │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -166450,31 +166442,31 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x003ff11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r0, r2, r3, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xbf2ff4 │ │ │ │ + blle 0xbf2fd4 │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ andscc pc, r8, #13500416 @ 0xce0000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1ccbd70 │ │ │ │ @ instruction: 0xf10c0e00 │ │ │ │ - blx 0x935ca0 │ │ │ │ + blx 0x935c80 │ │ │ │ @ instruction: 0xf1aef00e │ │ │ │ - blx 0x1734a8 │ │ │ │ - b 0x10f1c5c │ │ │ │ - blx 0x972c60 │ │ │ │ - blx 0x9af43c │ │ │ │ + blx 0x173488 │ │ │ │ + b 0x10f1c3c │ │ │ │ + blx 0x972c40 │ │ │ │ + blx 0x9af41c │ │ │ │ tstpmi r0, #-2147483645 @ p-variant is OBSOLETE @ 0x80000003 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @@ -166496,15 +166488,15 @@ │ │ │ │ @ instruction: 0xd1b742a2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @ instruction: 0xf99db530 │ │ │ │ @ instruction: 0xf1ccc00c │ │ │ │ @ instruction: 0xf11e0e00 │ │ │ │ - blle 0x6369a8 │ │ │ │ + blle 0x636988 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x4604db1a │ │ │ │ svceq 0x003ff1be │ │ │ │ tstmi sl, #3456 @ 0xd80 │ │ │ │ strcs sp, [r1, #-13] │ │ │ │ andspl pc, r8, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf06f17da │ │ │ │ @@ -166517,20 +166509,20 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ mvnscc pc, ip, lsl #2 │ │ │ │ stceq 1, cr15, [r1], #-816 @ 0xfffffcd0 │ │ │ │ strhteq pc, [r0], -r1 @ │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ vpmax.s8 d15, d1, d18 │ │ │ │ - blx 0x11a2a60 │ │ │ │ - b 0x116ed04 │ │ │ │ + blx 0x11a2a40 │ │ │ │ + b 0x116ece4 │ │ │ │ svclt 0x0058020c │ │ │ │ tstmi fp, r2, lsl #6 │ │ │ │ @ instruction: 0xf0020850 │ │ │ │ - b 0x10b3518 │ │ │ │ + b 0x10b34f8 │ │ │ │ subsne r7, r9, r3, asr #1 │ │ │ │ @ instruction: 0xf1411880 │ │ │ │ andcs r0, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ streq pc, [r0, #-430]! @ 0xfffffe52 │ │ │ │ eoreq pc, r0, lr, asr #3 │ │ │ │ @@ -166539,15 +166531,15 @@ │ │ │ │ @ instruction: 0xf000fa22 │ │ │ │ movwmi r4, #4905 @ 0x1329 │ │ │ │ stc2 10, cr15, [lr], {2} @ │ │ │ │ streq pc, [r0, #-462]! @ 0xfffffe32 │ │ │ │ @ instruction: 0xf00efa2c │ │ │ │ @ instruction: 0xf505fa01 │ │ │ │ @ instruction: 0xf1be4328 │ │ │ │ - blx 0x10f41d8 │ │ │ │ + blx 0x10f41b8 │ │ │ │ svclt 0x005cfe0e │ │ │ │ @ instruction: 0xf505fa41 │ │ │ │ ldrbmi r4, [r3, #-808]! @ 0xfffffcd8 │ │ │ │ addmi fp, r2, #8, 30 │ │ │ │ strbtmi fp, [r0], -r8, lsl #30 │ │ │ │ andcs sp, r0, #-1073741783 @ 0xc0000029 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -166556,85 +166548,85 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x0040f11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r1, r2, r4, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xe3319c │ │ │ │ + blle 0xe3317c │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ andscc pc, r8, #13500416 @ 0xce0000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1ca2380 │ │ │ │ + b 0x1ca2360 │ │ │ │ @ instruction: 0xf1cc0c0c │ │ │ │ @ instruction: 0xf1ac0120 │ │ │ │ - blx 0x932e4c │ │ │ │ - blx 0x1af600 │ │ │ │ - blx 0x9af1d8 │ │ │ │ + blx 0x932e2c │ │ │ │ + blx 0x1af5e0 │ │ │ │ + blx 0x9af1b8 │ │ │ │ movwmi pc, #40960 @ 0xa000 @ │ │ │ │ - blx 0x9839e4 │ │ │ │ + blx 0x9839c4 │ │ │ │ @ instruction: 0xf002fc0c │ │ │ │ ldmdaeq r0, {r0, r8, r9}^ │ │ │ │ cmpeq ip, pc, asr #20 │ │ │ │ sbcvc lr, ip, r0, asr #20 │ │ │ │ @ instruction: 0xf14118c0 │ │ │ │ andcs r0, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd70 │ │ │ │ @ instruction: 0xf1cc0420 │ │ │ │ - blx 0x172e94 │ │ │ │ + blx 0x172e74 │ │ │ │ @ instruction: 0xf1ccf10c │ │ │ │ - blx 0x13469c │ │ │ │ + blx 0x13467c │ │ │ │ @ instruction: 0xf1acf404 │ │ │ │ - blx 0x9342a4 │ │ │ │ + blx 0x934284 │ │ │ │ msrmi CPSR_c, #0 │ │ │ │ - blx 0x143a30 │ │ │ │ - blx 0x12ee60 │ │ │ │ - blx 0x8f064c │ │ │ │ - blx 0x92fe68 │ │ │ │ + blx 0x143a10 │ │ │ │ + blx 0x12ee40 │ │ │ │ + blx 0x8f062c │ │ │ │ + blx 0x92fe48 │ │ │ │ teqpmi r4, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ - blx 0x903af0 │ │ │ │ + blx 0x903ad0 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ andcs sp, r0, #-2147483605 @ 0x8000002b │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf99db570 │ │ │ │ @ instruction: 0xf1c11010 │ │ │ │ @ instruction: 0xf11e0e00 │ │ │ │ - blle 0x11b6b20 │ │ │ │ + blle 0x11b6b00 │ │ │ │ @ instruction: 0xf1be4604 │ │ │ │ ldrmi r0, [r8], -r0, lsl #30 │ │ │ │ @ instruction: 0xf1bedb46 │ │ │ │ ldcle 15, cr0, [sl], #-188 @ 0xffffff44 │ │ │ │ strteq pc, [r0], -lr, lsr #3 │ │ │ │ streq pc, [r0, #-462]! @ 0xfffffe32 │ │ │ │ @ instruction: 0xf10efa03 │ │ │ │ @ instruction: 0xf606fa02 │ │ │ │ @ instruction: 0xf505fa22 │ │ │ │ @ instruction: 0x43294331 │ │ │ │ stc2 10, cr15, [lr], {2} @ │ │ │ │ strteq pc, [r0], -lr, asr #3 │ │ │ │ - b 0x10f3ebc │ │ │ │ - blx 0x88330c │ │ │ │ - b 0x13f20d0 │ │ │ │ + b 0x10f3e9c │ │ │ │ + blx 0x8832ec │ │ │ │ + b 0x13f20b0 │ │ │ │ strne r4, [r9], #-3073 @ 0xfffff3ff │ │ │ │ @ instruction: 0xf50efa2c │ │ │ │ @ instruction: 0xf606fa01 │ │ │ │ @ instruction: 0xf1be4335 │ │ │ │ - blx 0x10f4734 │ │ │ │ + blx 0x10f4714 │ │ │ │ svclt 0x005cfe0e │ │ │ │ @ instruction: 0xf606fa41 │ │ │ │ ldrbmi r4, [r3, #-821]! @ 0xfffffccb │ │ │ │ adcmi fp, sl, #8, 30 │ │ │ │ strbtmi fp, [r0], -r8, lsl #30 │ │ │ │ bicmi sp, r3, #10 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @@ -166649,18 +166641,18 @@ │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf1c11e48 │ │ │ │ sbcmi r0, r2, r1, lsr #2 │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ @ instruction: 0xf1b0430a │ │ │ │ - blx 0x1173390 │ │ │ │ + blx 0x1173370 │ │ │ │ svclt 0x005cf000 │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ - b 0x1483b44 │ │ │ │ + b 0x1483b24 │ │ │ │ ldmdaeq r3, {r5, r6, sl, fp}^ │ │ │ │ andeq pc, r1, #2 │ │ │ │ bicvc lr, r0, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf14c189a │ │ │ │ addslt r0, r3, #0, 24 │ │ │ │ tstmi ip, pc, asr #20 │ │ │ │ tstmi r2, r1, asr #20 │ │ │ │ @@ -166673,90 +166665,90 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x0030f11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r3, r4, r6, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb31 │ │ │ │ @ instruction: 0xf1710f30 │ │ │ │ - ble 0x16b3370 │ │ │ │ + ble 0x16b3350 │ │ │ │ strteq pc, [r0], #-428 @ 0xfffffe54 │ │ │ │ eoreq pc, r0, ip, asr #3 │ │ │ │ @ instruction: 0xf10cfa03 │ │ │ │ strteq pc, [r0], -ip, asr #3 │ │ │ │ vst1.8 {d15-d16}, [r4], r2 │ │ │ │ streq pc, [r0, #-428]! @ 0xfffffe54 │ │ │ │ @ instruction: 0xf000fa22 │ │ │ │ movwmi r4, #4897 @ 0x1321 │ │ │ │ @ instruction: 0xf00cfa02 │ │ │ │ - blx 0x8df9bc │ │ │ │ - blx 0x12ffcc │ │ │ │ - blx 0x9307b8 │ │ │ │ + blx 0x8df99c │ │ │ │ + blx 0x12ffac │ │ │ │ + blx 0x930798 │ │ │ │ teqpmi r4, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ - blx 0x903c58 │ │ │ │ + blx 0x903c38 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ @ instruction: 0xf04fd006 │ │ │ │ movwcs r3, #4351 @ 0x10ff │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ andscc pc, r8, #13500416 @ 0xce0000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1ca258c │ │ │ │ + b 0x1ca256c │ │ │ │ @ instruction: 0xf1cc0c0c │ │ │ │ - blx 0x933454 │ │ │ │ - blx 0x1af808 │ │ │ │ + blx 0x933434 │ │ │ │ + blx 0x1af7e8 │ │ │ │ movwmi pc, #41217 @ 0xa101 @ │ │ │ │ msreq CPSR_, ip, lsr #3 │ │ │ │ stc2 10, cr15, [ip], {35} @ 0x23 @ │ │ │ │ @ instruction: 0xf101fa23 │ │ │ │ - b 0x1483c14 │ │ │ │ + b 0x1483bf4 │ │ │ │ @ instruction: 0xf002015c │ │ │ │ ldmdaeq r2, {r0, r8, r9}^ │ │ │ │ sbcvc lr, ip, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf14118d0 │ │ │ │ @ instruction: 0xf5b10100 │ │ │ │ bicsle r3, sp, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf04f2301 │ │ │ │ @ instruction: 0xf8ce30ff │ │ │ │ @ instruction: 0xf64f3218 │ │ │ │ @ instruction: 0xe7d571ff │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x15625e4 │ │ │ │ + b 0x15625c4 │ │ │ │ svclt 0x00040103 │ │ │ │ @ instruction: 0x46194610 │ │ │ │ strb sp, [r7, r1, asr #3] │ │ │ │ @ instruction: 0x4603b252 │ │ │ │ svceq 0x001ff112 │ │ │ │ - bcs 0xe9c8c │ │ │ │ - bcs 0x8a9c6c │ │ │ │ + bcs 0xe9c6c │ │ │ │ + bcs 0x8a9c4c │ │ │ │ cmnlt r9, r5, lsl sp │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c330ff │ │ │ │ tstcs r0, r8, lsl r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf002fa21 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0x104e30 │ │ │ │ - blx 0x8ef07c │ │ │ │ + blx 0x104e10 │ │ │ │ + blx 0x8ef05c │ │ │ │ addsmi pc, r1, #536870912 @ 0x20000000 │ │ │ │ smlattcs r0, r4, r1, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ - ble 0x1b6d08 │ │ │ │ + ble 0x1b6ce8 │ │ │ │ smlabtcs r0, r8, r7, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - bcs 0xc4e58 │ │ │ │ - bcs 0x8a9cd0 │ │ │ │ + bcs 0xc4e38 │ │ │ │ + bcs 0x8a9cb0 │ │ │ │ mvnlt sp, r2, lsl sp │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ andscc pc, r8, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf1c10fc9 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @@ -166769,101 +166761,101 @@ │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0x46084770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0x4603b252 │ │ │ │ svceq 0x0020f112 │ │ │ │ - bcs 0xe9d4c │ │ │ │ - bcs 0x8a9d20 │ │ │ │ + bcs 0xe9d2c │ │ │ │ + bcs 0x8a9d00 │ │ │ │ orrslt sp, r1, r8, lsl sp │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c330ff │ │ │ │ tstcs r0, r8, lsl r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ bicsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf00140d1 │ │ │ │ - bl 0xb3118 │ │ │ │ + bl 0xb30f8 │ │ │ │ qaddcs r0, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf002fa01 │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ @ instruction: 0xd1e14291 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ subsmi fp, r3, #536870917 @ 0x20000005 │ │ │ │ svceq 0x001ff113 │ │ │ │ - blcs 0xe9d84 │ │ │ │ - blcs 0x8a9d94 │ │ │ │ + blcs 0xe9d64 │ │ │ │ + blcs 0x8a9d74 │ │ │ │ cmplt r1, fp, lsl sp │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ andscc pc, r8, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf1c00fc8 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x1101978 │ │ │ │ + blx 0x1101958 │ │ │ │ @ instruction: 0xf000f002 │ │ │ │ - bl 0x173d80 │ │ │ │ + bl 0x173d60 │ │ │ │ tstcs r0, r0, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0x104f48 │ │ │ │ - blx 0x116f998 │ │ │ │ + blx 0x104f28 │ │ │ │ + blx 0x116f978 │ │ │ │ addsmi pc, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0x4610d1de │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0a3a4 │ │ │ │ + bl 0xfec0a384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4617 │ │ │ │ @ instruction: 0xf7ef4606 │ │ │ │ @ instruction: 0x4621fad1 │ │ │ │ tstpeq r0, #4, 2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x07c2463c │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 q10, d0, d1 │ │ │ │ strtmi r0, [ip], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xd1f44299 │ │ │ │ - bl 0x284a98 │ │ │ │ + bl 0x284a78 │ │ │ │ @ instruction: 0xf7ef1705 │ │ │ │ @ instruction: 0x4638fa77 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ ldrmi r4, [lr], -r4, lsl #12 │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe9711d0 │ │ │ │ + blx 0xfe9711b0 │ │ │ │ stceq 1, cr15, [r2], {165} @ 0xa5 │ │ │ │ andeq pc, lr, #1073741825 @ 0x40000001 │ │ │ │ - blx 0x1884b14 │ │ │ │ + blx 0x1884af4 │ │ │ │ @ instruction: 0xf83cfe80 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ strbmi r0, [r2, #-143]! @ 0xffffff71 │ │ │ │ eorscc pc, lr, r8, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s10, s6 │ │ │ │ tsteq r3, r1, lsr #20 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ @ instruction: 0xf8ac4435 │ │ │ │ mvnle r1, r0 │ │ │ │ - bl 0x284ac8 │ │ │ │ + bl 0x284aa8 │ │ │ │ @ instruction: 0xf7ef07c6 │ │ │ │ @ instruction: 0x4638fa3f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ @@ -166871,43 +166863,43 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ ldrmi r4, [pc], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ef4646 │ │ │ │ @ instruction: 0xf64afa6b │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf1a40233 │ │ │ │ @ instruction: 0xf1040c04 │ │ │ │ - blx 0x18736c4 │ │ │ │ + blx 0x18736a4 │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ @ instruction: 0xf3c03f04 │ │ │ │ - b 0xfe1772dc │ │ │ │ + b 0xfe1772bc │ │ │ │ strbmi r0, [r1, #-1030]! @ 0xfffffbfa │ │ │ │ eors pc, lr, r2, asr r8 @ │ │ │ │ - b 0x1c43a4 │ │ │ │ - b 0xfe1b42e8 │ │ │ │ + b 0x1c4384 │ │ │ │ + b 0xfe1b42c8 │ │ │ │ @ instruction: 0xf8cc0403 │ │ │ │ mvnle r4, r0 │ │ │ │ - bl 0x2c4b5c │ │ │ │ + bl 0x2c4b3c │ │ │ │ @ instruction: 0xf7ef0887 │ │ │ │ strbmi pc, [r0], -r5, lsl #20 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf8dd460d │ │ │ │ @ instruction: 0x461f8018 │ │ │ │ ldrmi r4, [r4], -r6, lsl #12 │ │ │ │ - blx 0xcf12b4 │ │ │ │ + blx 0xcf1294 │ │ │ │ @ instruction: 0xf1054629 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ strbmi r4, [r4], #-3073 @ 0xfffff3ff │ │ │ │ svclt 0x000842a7 │ │ │ │ vraddhn.i16 d18, q0, q0 │ │ │ │ @@ -166922,15 +166914,15 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcls 0x00084689 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf64a461e │ │ │ │ - vmvn.i16 q11, #0 @ 0x0000 │ │ │ │ + vmul.i d22, d0, d0[4] │ │ │ │ @ instruction: 0xf7ef0833 │ │ │ │ @ instruction: 0xf1a9f9ff │ │ │ │ @ instruction: 0xf1090c02 │ │ │ │ sbclt r0, r1, #14, 28 @ 0xe0 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorscc pc, r1, r8, asr r8 @ │ │ │ │ @@ -166950,22 +166942,22 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcls 0x00084689 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf64a461e │ │ │ │ - vmvn.i16 q11, #0 @ 0x0000 │ │ │ │ + vmul.i d22, d0, d0[4] │ │ │ │ @ instruction: 0xf7ef0833 │ │ │ │ @ instruction: 0xf1a9f9c7 │ │ │ │ @ instruction: 0xf1090c04 │ │ │ │ - blx 0x1873804 │ │ │ │ + blx 0x18737e4 │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ @ instruction: 0xf3c03f04 │ │ │ │ - b 0xfe1b741c │ │ │ │ + b 0xfe1b73fc │ │ │ │ ldrtmi r0, [ip], #-515 @ 0xfffffdfd │ │ │ │ eors pc, lr, r8, asr r8 @ │ │ │ │ svclt 0x000842a6 │ │ │ │ strbmi r2, [r1, #-1024]! @ 0xfffffc00 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ andeq lr, r3, #532480 @ 0x82000 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ @@ -167003,15 +166995,15 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcls 0x00084689 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf64a461e │ │ │ │ - vmvn.i16 q11, #0 @ 0x0000 │ │ │ │ + vmul.i d22, d0, d0[4] │ │ │ │ @ instruction: 0xf7ef0833 │ │ │ │ @ instruction: 0xf1a9f95d │ │ │ │ @ instruction: 0xf1090c02 │ │ │ │ sbclt r0, r1, #14, 28 @ 0xe0 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorscc pc, r1, r8, asr r8 @ │ │ │ │ @@ -167031,22 +167023,22 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcls 0x00084689 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf64a461e │ │ │ │ - vmvn.i16 q11, #0 @ 0x0000 │ │ │ │ + vmul.i d22, d0, d0[4] │ │ │ │ @ instruction: 0xf7ef0833 │ │ │ │ @ instruction: 0xf1a9f925 │ │ │ │ @ instruction: 0xf1090c04 │ │ │ │ - blx 0x1873948 │ │ │ │ + blx 0x1873928 │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ @ instruction: 0xf3c03f04 │ │ │ │ - b 0xfe1b7560 │ │ │ │ + b 0xfe1b7540 │ │ │ │ stccs 2, cr0, [r0], {3} │ │ │ │ ldrtmi fp, [r4], -r8, lsl #30 │ │ │ │ eors pc, lr, r8, asr r8 @ │ │ │ │ strbmi r1, [r1, #-3044]! @ 0xfffff41c │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ andeq lr, r3, #532480 @ 0x82000 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ @@ -167062,28 +167054,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ef4614 │ │ │ │ @ instruction: 0x4607f8f1 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf866f7ef │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb3594 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb3574 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f812 │ │ │ │ @ instruction: 0xf81c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ - b 0x1103fe4 │ │ │ │ + b 0x1103fc4 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a7d74 │ │ │ │ + b 0x2a7d54 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x984e58 │ │ │ │ + b 0x984e38 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ svclt 0x0000b881 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -167104,17 +167096,17 @@ │ │ │ │ svclt 0x0018428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x984ecc │ │ │ │ - blx 0x874250 │ │ │ │ - b 0x11b306c │ │ │ │ + b 0x984eac │ │ │ │ + blx 0x874230 │ │ │ │ + b 0x11b304c │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ svclt 0x0000b845 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167134,43 +167126,43 @@ │ │ │ │ svclt 0x00184286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x984f44 │ │ │ │ - blx 0x8742c8 │ │ │ │ - b 0x11b28dc │ │ │ │ + b 0x984f24 │ │ │ │ + blx 0x8742a8 │ │ │ │ + b 0x11b28bc │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ svclt 0x0000b809 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ef460d │ │ │ │ strmi pc, [r0], r1, asr #16 │ │ │ │ @ instruction: 0xf8d6b2ff │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ mcrne 15, 3, pc, cr10, cr5, {5} @ │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb3067 │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb3047 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f812 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x000c42bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x876700 │ │ │ │ - b 0x113053c │ │ │ │ + blx 0x8766e0 │ │ │ │ + b 0x113051c │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e7ecc │ │ │ │ + b 0x2e7eac │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x1029a4 │ │ │ │ + b 0x102984 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x00d0f7ee │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -167191,17 +167183,17 @@ │ │ │ │ ldrmi fp, [sl], -ip, lsl #30 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x985048 │ │ │ │ - blx 0x8743b0 │ │ │ │ - b 0x11b31c8 │ │ │ │ + b 0x985028 │ │ │ │ + blx 0x874390 │ │ │ │ + b 0x11b31a8 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000bf97 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167217,17 +167209,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x000c4547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x327fb8 │ │ │ │ + b 0x327f98 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17aa88 │ │ │ │ + b 0x17aa68 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x005ef7ee │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -167235,28 +167227,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ @ instruction: 0x4607ff97 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xff0cf7ee │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb3848 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb3828 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f812 │ │ │ │ @ instruction: 0xf81c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ - b 0x1104298 │ │ │ │ + b 0x1104278 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a8028 │ │ │ │ + b 0x2a8008 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x98510c │ │ │ │ + b 0x9850ec │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bf27 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -167277,17 +167269,17 @@ │ │ │ │ svclt 0x0008428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x985180 │ │ │ │ - blx 0x874504 │ │ │ │ - b 0x11b3320 │ │ │ │ + b 0x985160 │ │ │ │ + blx 0x8744e4 │ │ │ │ + b 0x11b3300 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000beeb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167307,43 +167299,43 @@ │ │ │ │ svclt 0x00084286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x9851f8 │ │ │ │ - blx 0x87457c │ │ │ │ - b 0x11b2b90 │ │ │ │ + b 0x9851d8 │ │ │ │ + blx 0x87455c │ │ │ │ + b 0x11b2b70 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000beaf │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ strmi pc, [r0], r7, ror #29 │ │ │ │ @ instruction: 0xf8d6b2ff │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ mcrne 14, 3, pc, cr10, cr11, {2} @ │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb331b │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb32fb │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f812 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x001442bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x8769b4 │ │ │ │ - b 0x11307f0 │ │ │ │ + blx 0x876994 │ │ │ │ + b 0x11307d0 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e8180 │ │ │ │ + b 0x2e8160 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x102c58 │ │ │ │ + b 0x102c38 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 7, 7, cr15, cr6, cr14, {7} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -167364,17 +167356,17 @@ │ │ │ │ sadd16mi fp, sl, r4 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x9852fc │ │ │ │ - blx 0x874664 │ │ │ │ - b 0x11b347c │ │ │ │ + b 0x9852dc │ │ │ │ + blx 0x874644 │ │ │ │ + b 0x11b345c │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000be3d │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167390,17 +167382,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x00144547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x32826c │ │ │ │ + b 0x32824c │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17ad3c │ │ │ │ + b 0x17ad1c │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 7, 0, cr15, cr4, cr14, {7} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -167408,28 +167400,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ @ instruction: 0x4607fe3d │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ ldc2 7, cr15, [r2, #952]! @ 0x3b8 │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb3afc │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb3adc │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f812 │ │ │ │ @ instruction: 0xf81c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #3896 @ 0xf38 │ │ │ │ - b 0x110454c │ │ │ │ + b 0x110452c │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a82dc │ │ │ │ + b 0x2a82bc │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x9853c0 │ │ │ │ + b 0x9853a0 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bdcd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -167450,17 +167442,17 @@ │ │ │ │ svclt 0x0038428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x985434 │ │ │ │ - blx 0x8747b8 │ │ │ │ - b 0x11b35d4 │ │ │ │ + b 0x985414 │ │ │ │ + blx 0x874798 │ │ │ │ + b 0x11b35b4 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bd91 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167480,43 +167472,43 @@ │ │ │ │ svclt 0x00384286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x9854ac │ │ │ │ - blx 0x874830 │ │ │ │ - b 0x11b2e44 │ │ │ │ + b 0x98548c │ │ │ │ + blx 0x874810 │ │ │ │ + b 0x11b2e24 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bd55 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ strmi pc, [r0], sp, lsl #27 │ │ │ │ @ instruction: 0xf8d6b2ff │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ cdpne 13, 6, cr15, cr10, cr1, {0} │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb35cf │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb35af │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f812 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x002c42bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x876c68 │ │ │ │ - b 0x1130aa4 │ │ │ │ + blx 0x876c48 │ │ │ │ + b 0x1130a84 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e8434 │ │ │ │ + b 0x2e8414 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x102f0c │ │ │ │ + b 0x102eec │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldclt 7, cr15, [ip, #-952] @ 0xfffffc48 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -167537,17 +167529,17 @@ │ │ │ │ ldrmi fp, [sl], -ip, lsr #30 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x9855b0 │ │ │ │ - blx 0x874918 │ │ │ │ - b 0x11b3730 │ │ │ │ + b 0x985590 │ │ │ │ + blx 0x8748f8 │ │ │ │ + b 0x11b3710 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000bce3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167563,17 +167555,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x002c4547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x328520 │ │ │ │ + b 0x328500 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17aff0 │ │ │ │ + b 0x17afd0 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 7, cr15, [sl], #952 @ 0x3b8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -167581,28 +167573,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ strmi pc, [r7], -r3, ror #25 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ mrrc2 7, 14, pc, r8, cr14 @ │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb3db0 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb3d90 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f812 │ │ │ │ @ instruction: 0xf81c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #3992 @ 0xf98 │ │ │ │ - b 0x1104800 │ │ │ │ + b 0x11047e0 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a8590 │ │ │ │ + b 0x2a8570 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x985674 │ │ │ │ + b 0x985654 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bc73 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -167623,79 +167615,79 @@ │ │ │ │ svclt 0x0098428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x9856e8 │ │ │ │ - blx 0x874a6c │ │ │ │ - b 0x11b3888 │ │ │ │ + b 0x9856c8 │ │ │ │ + blx 0x874a4c │ │ │ │ + b 0x11b3868 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bc37 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ strmi pc, [r7], -pc, ror #24 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ - blx 0xff9f1e3e │ │ │ │ + blx 0xff9f1e1e │ │ │ │ strmi r1, [r0], r2, lsr #30 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ tstpeq ip, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f230f │ │ │ │ @ instruction: 0xf85e0c00 │ │ │ │ tsteq ip, r4, lsl #30 │ │ │ │ svceq 0x0004f852 │ │ │ │ svclt 0x00984286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x985760 │ │ │ │ - blx 0x874ae4 │ │ │ │ - b 0x11b30f8 │ │ │ │ + b 0x985740 │ │ │ │ + blx 0x874ac4 │ │ │ │ + b 0x11b30d8 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bbfb │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ @ instruction: 0x4680fc33 │ │ │ │ @ instruction: 0xf8d6b2ff │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ vmulne.f64 d31, d26, d23 │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb3883 │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb3863 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f812 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x008c42bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x876f1c │ │ │ │ - b 0x1130d58 │ │ │ │ + blx 0x876efc │ │ │ │ + b 0x1130d38 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e86e8 │ │ │ │ + b 0x2e86c8 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x1031c0 │ │ │ │ + b 0x1031a0 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xff171f00 │ │ │ │ + bllt 0xff171ee0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ @ instruction: 0x4680fbfb │ │ │ │ @@ -167710,165 +167702,165 @@ │ │ │ │ ldrmi fp, [sl], -ip, lsl #31 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x985864 │ │ │ │ - blx 0x874bcc │ │ │ │ - b 0x11b39e4 │ │ │ │ + b 0x985844 │ │ │ │ + blx 0x874bac │ │ │ │ + b 0x11b39c4 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000bb89 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee4690 │ │ │ │ strmi pc, [r1], r1, asr #23 │ │ │ │ eoreq pc, r0, #14024704 @ 0xd60000 │ │ │ │ - blx 0xe71f9a │ │ │ │ + blx 0xe71f7a │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ @ instruction: 0xf1044602 │ │ │ │ @ instruction: 0xf04f010c │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x008c4547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x3287d4 │ │ │ │ + b 0x3287b4 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17b2a4 │ │ │ │ + b 0x17b284 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0x14f1fe4 │ │ │ │ + bllt 0x14f1fc4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ strmi pc, [r7], -r9, lsl #23 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ - blx 0x72008 │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb4064 │ │ │ │ + blx 0x71fe8 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb4044 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f912 │ │ │ │ @ instruction: 0xf91c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - b 0x1104ab4 │ │ │ │ + b 0x1104a94 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a8844 │ │ │ │ + b 0x2a8824 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x985928 │ │ │ │ + b 0x985908 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bb19 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ @ instruction: 0x4607fb51 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ - blx 0xff272078 │ │ │ │ + blx 0xff272058 │ │ │ │ strmi r1, [r0], r2, lsr #29 │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ andeq pc, lr, r6, lsl #2 │ │ │ │ @ instruction: 0xf04f2303 │ │ │ │ @ instruction: 0xf93c0e00 │ │ │ │ addseq r6, ip, r2, lsl #30 │ │ │ │ svcne 0x0002f932 │ │ │ │ svclt 0x00b8428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x98599c │ │ │ │ - blx 0x874d20 │ │ │ │ - b 0x11b3b3c │ │ │ │ + b 0x98597c │ │ │ │ + blx 0x874d00 │ │ │ │ + b 0x11b3b1c │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000badd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ @ instruction: 0x4607fb15 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ - blx 0xfe3720f0 │ │ │ │ + blx 0xfe3720d0 │ │ │ │ strmi r1, [r0], r2, lsr #30 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ tstpeq ip, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f230f │ │ │ │ @ instruction: 0xf85e0c00 │ │ │ │ tsteq ip, r4, lsl #30 │ │ │ │ svceq 0x0004f852 │ │ │ │ svclt 0x00b84286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x985a14 │ │ │ │ - blx 0x874d98 │ │ │ │ - b 0x11b33ac │ │ │ │ + b 0x9859f4 │ │ │ │ + blx 0x874d78 │ │ │ │ + b 0x11b338c │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000baa1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ pkhtbmi pc, r0, r9, asr #21 @ │ │ │ │ @ instruction: 0xf8d6b27f │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ vnmulne.f32 s31, s20, s26 │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb3b37 │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb3b17 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f912 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x00ac42bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x8771d0 │ │ │ │ - b 0x113100c │ │ │ │ + blx 0x8771b0 │ │ │ │ + b 0x1130fec │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e899c │ │ │ │ + b 0x2e897c │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x103474 │ │ │ │ + b 0x103454 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0x1af21b4 │ │ │ │ + blt 0x1af2194 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ strmi pc, [r0], r1, lsr #21 │ │ │ │ @@ -167883,17 +167875,17 @@ │ │ │ │ ldrmi fp, [sl], -ip, lsr #31 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x985b18 │ │ │ │ - blx 0x874e80 │ │ │ │ - b 0x11b3c98 │ │ │ │ + b 0x985af8 │ │ │ │ + blx 0x874e60 │ │ │ │ + b 0x11b3c78 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000ba2f │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167909,17 +167901,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x00ac4547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x328a88 │ │ │ │ + b 0x328a68 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17b558 │ │ │ │ + b 0x17b538 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmiblt r6!, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -167927,28 +167919,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ strmi pc, [r7], -pc, lsr #20 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf9a4f7ee │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb4318 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb42f8 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f912 │ │ │ │ @ instruction: 0xf91c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #4008 @ 0xfa8 │ │ │ │ - b 0x1104d68 │ │ │ │ + b 0x1104d48 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a8af8 │ │ │ │ + b 0x2a8ad8 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x985bdc │ │ │ │ + b 0x985bbc │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b9bf │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -167969,17 +167961,17 @@ │ │ │ │ svclt 0x00a8428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x985c50 │ │ │ │ - blx 0x874fd4 │ │ │ │ - b 0x11b3df0 │ │ │ │ + b 0x985c30 │ │ │ │ + blx 0x874fb4 │ │ │ │ + b 0x11b3dd0 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b983 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167999,43 +167991,43 @@ │ │ │ │ svclt 0x00a84286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x985cc8 │ │ │ │ - blx 0x87504c │ │ │ │ - b 0x11b3660 │ │ │ │ + b 0x985ca8 │ │ │ │ + blx 0x87502c │ │ │ │ + b 0x11b3640 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b947 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ @ instruction: 0x4680f97f │ │ │ │ @ instruction: 0xf8d6b27f │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ mcrne 8, 3, pc, cr10, cr3, {7} @ │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb3deb │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb3dcb │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f912 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x00b442bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x877484 │ │ │ │ - b 0x11312c0 │ │ │ │ + blx 0x877464 │ │ │ │ + b 0x11312a0 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e8c50 │ │ │ │ + b 0x2e8c30 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x103728 │ │ │ │ + b 0x103708 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdblt lr, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -168056,17 +168048,17 @@ │ │ │ │ @ instruction: 0x461abfb4 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x985dcc │ │ │ │ - blx 0x875134 │ │ │ │ - b 0x11b3f4c │ │ │ │ + b 0x985dac │ │ │ │ + blx 0x875114 │ │ │ │ + b 0x11b3f2c │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000b8d5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168082,17 +168074,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x00b44547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x328d3c │ │ │ │ + b 0x328d1c │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17b80c │ │ │ │ + b 0x17b7ec │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmlt ip, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -168100,28 +168092,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ @ instruction: 0x4607f8d5 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf84af7ee │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb45cc │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb45ac │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f912 │ │ │ │ @ instruction: 0xf91c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #4056 @ 0xfd8 │ │ │ │ - b 0x110501c │ │ │ │ + b 0x1104ffc │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a8dac │ │ │ │ + b 0x2a8d8c │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x985e90 │ │ │ │ + b 0x985e70 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b865 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -168142,17 +168134,17 @@ │ │ │ │ svclt 0x00d8428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x985f04 │ │ │ │ - blx 0x875288 │ │ │ │ - b 0x11b40a4 │ │ │ │ + b 0x985ee4 │ │ │ │ + blx 0x875268 │ │ │ │ + b 0x11b4084 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b829 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168172,43 +168164,43 @@ │ │ │ │ svclt 0x00d84286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x985f7c │ │ │ │ - blx 0x875300 │ │ │ │ - b 0x11b3914 │ │ │ │ + b 0x985f5c │ │ │ │ + blx 0x8752e0 │ │ │ │ + b 0x11b38f4 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bfed │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ strmi pc, [r0], r5, lsr #16 │ │ │ │ @ instruction: 0xf8d6b27f │ │ │ │ @ instruction: 0xf7ed0220 │ │ │ │ mcrne 15, 3, pc, cr10, cr9, {4} @ │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb409f │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb407f │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f912 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x00cc42bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x877738 │ │ │ │ - b 0x1131574 │ │ │ │ + blx 0x877718 │ │ │ │ + b 0x1131554 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e8f04 │ │ │ │ + b 0x2e8ee4 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x1039dc │ │ │ │ + b 0x1039bc │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x00b4f7ed │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -168229,17 +168221,17 @@ │ │ │ │ ldrmi fp, [sl], -ip, asr #31 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x986080 │ │ │ │ - blx 0x8753e8 │ │ │ │ - b 0x11b4200 │ │ │ │ + b 0x986060 │ │ │ │ + blx 0x8753c8 │ │ │ │ + b 0x11b41e0 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed43f8 │ │ │ │ svclt 0x0000bf7b │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168255,17 +168247,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x00cc4547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x328ff0 │ │ │ │ + b 0x328fd0 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17bac0 │ │ │ │ + b 0x17baa0 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x0042f7ed │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -168273,28 +168265,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ed4614 │ │ │ │ @ instruction: 0x4607ff7b │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ cdp2 7, 15, cr15, cr0, cr13, {7} │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb4880 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb4860 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f912 │ │ │ │ @ instruction: 0xf91c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #4040 @ 0xfc8 │ │ │ │ - b 0x11052d0 │ │ │ │ + b 0x11052b0 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a9060 │ │ │ │ + b 0x2a9040 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x986144 │ │ │ │ + b 0x986124 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bf0b │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -168315,17 +168307,17 @@ │ │ │ │ svclt 0x00c8428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x9861b8 │ │ │ │ - blx 0x87553c │ │ │ │ - b 0x11b4358 │ │ │ │ + b 0x986198 │ │ │ │ + blx 0x87551c │ │ │ │ + b 0x11b4338 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000becf │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168345,43 +168337,43 @@ │ │ │ │ svclt 0x00c84286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x986230 │ │ │ │ - blx 0x8755b4 │ │ │ │ - b 0x11b3bc8 │ │ │ │ + b 0x986210 │ │ │ │ + blx 0x875594 │ │ │ │ + b 0x11b3ba8 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000be93 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ed460d │ │ │ │ strmi pc, [r0], fp, asr #29 │ │ │ │ @ instruction: 0xf8d6b27f │ │ │ │ @ instruction: 0xf7ed0220 │ │ │ │ mcrne 14, 3, pc, cr10, cr15, {1} @ │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb4353 │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb4333 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f912 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x00d442bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x8779ec │ │ │ │ - b 0x1131828 │ │ │ │ + blx 0x8779cc │ │ │ │ + b 0x1131808 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e91b8 │ │ │ │ + b 0x2e9198 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x103c90 │ │ │ │ + b 0x103c70 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 7, 5, cr15, cr10, cr13, {7} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -168402,17 +168394,17 @@ │ │ │ │ @ instruction: 0x461abfd4 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x986334 │ │ │ │ - blx 0x87569c │ │ │ │ - b 0x11b44b4 │ │ │ │ + b 0x986314 │ │ │ │ + blx 0x87567c │ │ │ │ + b 0x11b4494 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed43f8 │ │ │ │ svclt 0x0000be21 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168428,17 +168420,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x00d44547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x3292a4 │ │ │ │ + b 0x329284 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17bd74 │ │ │ │ + b 0x17bd54 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stcllt 7, cr15, [r8, #948]! @ 0x3b4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -168449,51 +168441,51 @@ │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0xf7ed4616 │ │ │ │ @ instruction: 0xf8b5fe1f │ │ │ │ @ instruction: 0xf1a63ca4 │ │ │ │ @ instruction: 0xf1a40208 │ │ │ │ @ instruction: 0xf1a70108 │ │ │ │ @ instruction: 0xf64a0608 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmls.i d22, d0, d0[4] │ │ │ │ @ instruction: 0x46b90433 │ │ │ │ - blx 0x1899f3c │ │ │ │ + blx 0x1899f1c │ │ │ │ @ instruction: 0xf852fb83 │ │ │ │ ldrtmi r7, [r0], r8, lsl #30 │ │ │ │ svcpl 0x0008f856 │ │ │ │ - beq 0xff3af758 │ │ │ │ + beq 0xff3af738 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ @ instruction: 0x0c07ea85 │ │ │ │ eorslt pc, fp, r4, asr r8 @ │ │ │ │ svcvc 0x0008f851 │ │ │ │ - b 0x3b73c8 │ │ │ │ + b 0x3b73a8 │ │ │ │ @ instruction: 0xf8da0c0b │ │ │ │ rsbsmi fp, sp, r4 │ │ │ │ ldrdge pc, [r4], -r6 │ │ │ │ @ instruction: 0x0c05ea8c │ │ │ │ vmov.i16 q11, #133 @ 0x0085 │ │ │ │ strbmi r2, [r1, #15] │ │ │ │ streq lr, [r5, #-2698] @ 0xfffff576 │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ - bleq 0xff46f790 │ │ │ │ + bleq 0xff46f770 │ │ │ │ eors pc, lr, r4, asr r8 @ │ │ │ │ @ instruction: 0x0c0eea0c │ │ │ │ streq lr, [r7, -ip, lsl #21] │ │ │ │ stmdavs pc, {r0, r1, r2, r3, sp, lr}^ @ │ │ │ │ ldrdgt pc, [r4], -fp │ │ │ │ - beq 0x2af5c0 │ │ │ │ + beq 0x2af5a0 │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ streq lr, [ip, #-2565] @ 0xfffff5fb │ │ │ │ streq lr, [r7, #-2693] @ 0xfffff57b │ │ │ │ bicle r6, r6, sp, asr #32 │ │ │ │ strtmi r9, [r8], -r1, lsl #26 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ed4ff0 │ │ │ │ svclt 0x0000bd8b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0bdc0 │ │ │ │ + bl 0xfec0bda0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ stc2l 7, cr15, [r6, #948] @ 0x3b4 │ │ │ │ @ instruction: 0xf8d54604 │ │ │ │ @ instruction: 0xf7ed0220 │ │ │ │ @ instruction: 0xf8d5fd3b │ │ │ │ andmi r2, r4, r4, lsr #25 │ │ │ │ @@ -168501,60 +168493,60 @@ │ │ │ │ movweq lr, #2594 @ 0xa22 │ │ │ │ adclt r4, r4, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf8c5431c │ │ │ │ pop {r2, r5, r7, sl, fp, lr} │ │ │ │ @ instruction: 0xf7ed4038 │ │ │ │ svclt 0x0000bd6b │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0be00 │ │ │ │ + bl 0xfec0bde0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf7ed460c │ │ │ │ strmi pc, [r6], -r5, lsr #27 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ ldc2 7, cr15, [sl, #-948] @ 0xfffffc4c │ │ │ │ stmdale r0!, {r4, sl, fp, sp} │ │ │ │ orrslt r4, r4, r2, lsl #12 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ movteq pc, #452 @ 0x1c4 @ │ │ │ │ @ instruction: 0xf1a44006 │ │ │ │ @ instruction: 0xf1c40020 │ │ │ │ - blx 0x8f5cb4 │ │ │ │ - blx 0x131844 │ │ │ │ - blx 0x930c3c │ │ │ │ + blx 0x8f5c94 │ │ │ │ + blx 0x131824 │ │ │ │ + blx 0x930c1c │ │ │ │ movwmi pc, #13316 @ 0x3404 @ │ │ │ │ eorsmi r4, r3, r3, lsr #6 │ │ │ │ @ instruction: 0xf8d5b29c │ │ │ │ strtmi r3, [r8], -r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ @ instruction: 0xf8c54323 │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed4070 │ │ │ │ @ instruction: 0xf645bd37 │ │ │ │ - vsra.s64 d16, d0, #64 │ │ │ │ + vaddw.s8 q8, q8, d0 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vaddl.s8 q8, d16, d28 │ │ │ │ - blmi 0x134d28 │ │ │ │ + vshr.s64 d16, d12, #64 │ │ │ │ + blmi 0x134d08 │ │ │ │ adccs pc, r7, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xff46f1bd │ │ │ │ - eorseq sl, r3, r0, asr #19 │ │ │ │ + ldrhteq sl, [r3], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0be84 │ │ │ │ + bl 0xfec0be64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ stc2l 7, cr15, [r2, #-948]! @ 0xfffffc4c │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xb4cb0 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xb4c90 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ @ instruction: 0x26000e10 │ │ │ │ svccc 0x0001f91c │ │ │ │ andeq pc, r1, #0 │ │ │ │ - blcs 0xbdcac │ │ │ │ + blcs 0xbdc8c │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ - blcs 0xfe0e1820 │ │ │ │ + blcs 0xfe0e1800 │ │ │ │ cmncs pc, #4, 30 │ │ │ │ tstlt r2, r4, lsl r6 │ │ │ │ tstcc r1, fp │ │ │ │ vsubw.u8 q10, q0, d22 │ │ │ │ ldrbmi r0, [r1, #-79]! @ 0xffffffb1 │ │ │ │ tstlt r6, sl, ror #3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ @@ -168566,15 +168558,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ed4604 │ │ │ │ @ instruction: 0xf1a5fd31 │ │ │ │ cdpne 12, 11, cr0, cr1, cr2, {0} │ │ │ │ cdpeq 1, 0, cr15, cr14, cr5, {0} │ │ │ │ - ldrbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ + strbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf93c2500 │ │ │ │ sbclt r3, r7, #2, 30 │ │ │ │ svccs 0x0002f831 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x00b82b00 │ │ │ │ @ instruction: 0xf856425b │ │ │ │ @@ -168598,21 +168590,21 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ed4604 │ │ │ │ @ instruction: 0xf1a5fcf1 │ │ │ │ svcne 0x00310e04 │ │ │ │ andeq pc, ip, #1073741825 @ 0x40000001 │ │ │ │ - ldrbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ + strbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf85e2500 │ │ │ │ - blx 0x18849a0 │ │ │ │ + blx 0x1884980 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf04f7f04 │ │ │ │ - blcs 0xb6d9c │ │ │ │ + blcs 0xb6d7c │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ @ instruction: 0xf06fbf04 │ │ │ │ @ instruction: 0xf0004300 │ │ │ │ rsbsmi r0, fp, r1, lsl #16 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ @@ -168622,20 +168614,20 @@ │ │ │ │ mvnle r6, fp │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr4, {6} │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bc79 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0bfe4 │ │ │ │ + bl 0xfec0bfc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ ldc2 7, cr15, [r2], #948 @ 0x3b4 │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xb4e10 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xb4df0 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ @ instruction: 0x26000e10 │ │ │ │ svccc 0x0001f91c │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf1132400 │ │ │ │ svclt 0x00040f80 │ │ │ │ @ instruction: 0x4614237f │ │ │ │ @@ -168654,20 +168646,20 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ed4604 │ │ │ │ @ instruction: 0xf1a5fc81 │ │ │ │ cdpne 12, 11, cr0, cr1, cr2, {0} │ │ │ │ cdpeq 1, 0, cr15, cr14, cr5, {0} │ │ │ │ - ldrbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ + strbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ ands r2, r3, r0, lsl #10 │ │ │ │ addslt r4, fp, #-1342177275 @ 0xb0000005 │ │ │ │ @ instruction: 0xf831b2c7 │ │ │ │ - b 0x1200a80 │ │ │ │ + b 0x1200a60 │ │ │ │ vabal.u8 q8, d0, d8 │ │ │ │ strbmi r0, [r6, #143]! @ 0x8f │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andle r8, fp, fp │ │ │ │ @@ -168687,67 +168679,67 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ed4604 │ │ │ │ @ instruction: 0xf1a5fc3f │ │ │ │ svcne 0x00310e04 │ │ │ │ andeq pc, ip, #1073741825 @ 0x40000001 │ │ │ │ - ldrbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ + strbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf85e2500 │ │ │ │ @ instruction: 0xf04f3f04 │ │ │ │ @ instruction: 0xf1b30800 │ │ │ │ andsle r4, fp, r0, lsl #30 │ │ │ │ - blx 0x188586c │ │ │ │ + blx 0x188584c │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ - b 0x1214b18 │ │ │ │ + b 0x1214af8 │ │ │ │ vabal.u8 q8, d0, d8 │ │ │ │ rsbsmi r1, fp, pc │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - b 0x1a5008 │ │ │ │ - b 0xfe175b4c │ │ │ │ + b 0x1a4fe8 │ │ │ │ + b 0xfe175b2c │ │ │ │ andvs r0, fp, r7, lsl #6 │ │ │ │ tstlt r5, r5, ror #3 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ strtmi r3, [r0], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xff3f2ee8 │ │ │ │ + bllt 0xff3f2ec8 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ svclt 0x0000e7df │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0c148 │ │ │ │ + bl 0xfec0c128 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ stc2 7, cr15, [r0], {237} @ 0xed │ │ │ │ mcrne 14, 3, r1, cr1, cr3, {3} │ │ │ │ stceq 1, cr15, [pc], {6} │ │ │ │ tstcc r1, r1, lsl #6 │ │ │ │ strle r0, [sl, #-1986] @ 0xfffff83e │ │ │ │ mulcs r0, r3, r9 │ │ │ │ - bcs 0xd2fa0 │ │ │ │ + bcs 0xd2f80 │ │ │ │ subsmi fp, r2, #184, 30 @ 0x2e0 │ │ │ │ adcmi fp, r2, #536870925 @ 0x2000000d │ │ │ │ qasxmi fp, r2, r8 │ │ │ │ vaddl.u8 , d0, d10 │ │ │ │ strbmi r0, [r3, #-79]! @ 0xffffffb1 │ │ │ │ strtmi sp, [r8], -ip, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0xfe872f44 │ │ │ │ + bllt 0xfe872f24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0c198 │ │ │ │ + bl 0xfec0c178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0xff6f2f5e │ │ │ │ + blx 0xff6f2f3e │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf64a350e │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf93e0633 │ │ │ │ sbclt r3, r1, #2, 30 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svclt 0x00b82b00 │ │ │ │ @ instruction: 0xf856425b │ │ │ │ addslt r7, fp, #49 @ 0x31 │ │ │ │ @@ -168758,69 +168750,69 @@ │ │ │ │ movweq lr, #10817 @ 0x2a41 │ │ │ │ @ instruction: 0xf8ac4575 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ed40f8 │ │ │ │ svclt 0x0000bb69 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0c204 │ │ │ │ + bl 0xfec0c1e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7ed1f26 │ │ │ │ svcne 0x0039fba1 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ svccc 0x0004f856 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcmi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ vstmiavc r3!, {s29-s159} │ │ │ │ eors pc, lr, r7, asr r8 @ │ │ │ │ vstmiavc r3!, {d30-} │ │ │ │ svclt 0x002c4564 │ │ │ │ movweq lr, #19076 @ 0x4a84 │ │ │ │ movweq lr, #51844 @ 0xca84 │ │ │ │ - b 0x185b18 │ │ │ │ - b 0xfe175c8c │ │ │ │ + b 0x185af8 │ │ │ │ + b 0xfe175c6c │ │ │ │ andvs r0, fp, r4, lsl #6 │ │ │ │ strtmi sp, [r8], -r4, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xdf3018 │ │ │ │ + bllt 0xdf2ff8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0c26c │ │ │ │ + bl 0xfec0c24c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - blx 0x1c73032 │ │ │ │ + blx 0x1c73012 │ │ │ │ mcrne 14, 3, r1, cr1, cr3, {3} │ │ │ │ stceq 1, cr15, [pc], {6} │ │ │ │ tstcc r1, r1, lsl #6 │ │ │ │ strle r0, [sl, #-1986] @ 0xfffff83e │ │ │ │ mulcs r0, r3, r9 │ │ │ │ - bcs 0xd30c4 │ │ │ │ + bcs 0xd30a4 │ │ │ │ subsmi fp, r2, #184, 30 @ 0x2e0 │ │ │ │ adcmi fp, r2, #536870925 @ 0x2000000d │ │ │ │ strtmi fp, [r2], -r8, lsr #30 │ │ │ │ vaddl.u8 , d0, d10 │ │ │ │ strbmi r0, [r3, #-79]! @ 0xffffffb1 │ │ │ │ strtmi sp, [r8], -ip, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0x3f3068 │ │ │ │ + bllt 0x3f3048 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0c2bc │ │ │ │ + bl 0xfec0c29c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0x1273082 │ │ │ │ + blx 0x1273062 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf64a350e │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmlsl.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf93e0633 │ │ │ │ sbclt r3, r1, #2, 30 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svclt 0x00b82b00 │ │ │ │ @ instruction: 0xf856425b │ │ │ │ addslt r7, fp, #49 @ 0x31 │ │ │ │ @@ -168831,51 +168823,51 @@ │ │ │ │ movweq lr, #10817 @ 0x2a41 │ │ │ │ @ instruction: 0xf8ac4575 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ed40f8 │ │ │ │ svclt 0x0000bad7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0c328 │ │ │ │ + bl 0xfec0c308 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7ed1f26 │ │ │ │ svcne 0x0039fb0f │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ - ldrbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ + strbvs pc, [r0, -sl, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ svccc 0x0004f856 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcmi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ vstmiavc r3!, {s29-s159} │ │ │ │ eors pc, lr, r7, asr r8 @ │ │ │ │ vstmiavc r3!, {d30-} │ │ │ │ svclt 0x00944564 │ │ │ │ movweq lr, #19076 @ 0x4a84 │ │ │ │ movweq lr, #51844 @ 0xca84 │ │ │ │ - b 0x185c3c │ │ │ │ - b 0xfe175db0 │ │ │ │ + b 0x185c1c │ │ │ │ + b 0xfe175d90 │ │ │ │ andvs r0, fp, r4, lsl #6 │ │ │ │ strtmi sp, [r8], -r4, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xfe97313c │ │ │ │ + blt 0xfe97311c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff4f316c │ │ │ │ + blx 0xff4f314c │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sp, sl, lsr #15 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -168884,47 +168876,47 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf76e0014 │ │ │ │ - rsclt pc, sl, #246784 @ 0x3c400 │ │ │ │ + rsclt pc, sl, #256 @ 0x100 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97d2cc │ │ │ │ + b 0x97d2ac │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r9, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x373b7c │ │ │ │ - blls 0x20f28c │ │ │ │ + blmi 0x373b5c │ │ │ │ + blls 0x20f26c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f28ff0 │ │ │ │ - svclt 0x0000fc45 │ │ │ │ + svclt 0x0000fc55 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x1c73230 │ │ │ │ + blx 0x1c73210 │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ andsle r0, lr, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -168933,47 +168925,47 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf76e0024 │ │ │ │ - rsclt pc, sl, #154624 @ 0x25c00 │ │ │ │ + rsclt pc, sl, #171008 @ 0x29c00 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb4f13 │ │ │ │ + strne pc, [pc, #-965] @ 0xb4ef3 │ │ │ │ bicsle r2, r9, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x373ab8 │ │ │ │ - blls 0x20f350 │ │ │ │ + blmi 0x373a98 │ │ │ │ + blls 0x20f330 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f28ff0 │ │ │ │ - svclt 0x0000fbe3 │ │ │ │ + svclt 0x0000fbf3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x3f32f4 │ │ │ │ + blx 0x3f32d4 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sp, sl, lsr #15 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -168982,45 +168974,45 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf76e0014 │ │ │ │ - rsclt pc, sl, #50176 @ 0xc400 │ │ │ │ + rsclt pc, sl, #66560 @ 0x10400 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97d454 │ │ │ │ + b 0x97d434 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r9, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x3739f4 │ │ │ │ - blls 0x20f414 │ │ │ │ + blmi 0x3739d4 │ │ │ │ + blls 0x20f3f4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f28ff0 │ │ │ │ - svclt 0x0000fb81 │ │ │ │ + svclt 0x0000fb91 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9aaf7ed │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169031,45 +169023,45 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf76e0024 │ │ │ │ - rsclt pc, sl, #87040 @ 0x15400 │ │ │ │ + rsclt pc, sl, #103424 @ 0x19400 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb509b │ │ │ │ + strne pc, [pc, #-965] @ 0xb507b │ │ │ │ bicsle r2, r9, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x373930 │ │ │ │ - blls 0x20f4d8 │ │ │ │ + blmi 0x373910 │ │ │ │ + blls 0x20f4b8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f28ff0 │ │ │ │ - svclt 0x0000fb1f │ │ │ │ + svclt 0x0000fb2f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf948f7ed │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169080,45 +169072,45 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf76e0014 │ │ │ │ - rsclt pc, sl, #2128 @ 0x850 │ │ │ │ + rsclt pc, sl, #2384 @ 0x950 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97d5dc │ │ │ │ + b 0x97d5bc │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r9, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x37386c │ │ │ │ - blls 0x20f59c │ │ │ │ + blmi 0x37384c │ │ │ │ + blls 0x20f57c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f28ff0 │ │ │ │ - svclt 0x0000fabd │ │ │ │ + svclt 0x0000facd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8e6f7ed │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169129,45 +169121,45 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf76f0024 │ │ │ │ - rsclt pc, sl, #53248 @ 0xd000 │ │ │ │ + rsclt pc, sl, #118784 @ 0x1d000 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb5223 │ │ │ │ + strne pc, [pc, #-965] @ 0xb5203 │ │ │ │ bicsle r2, r9, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x3737a8 │ │ │ │ - blls 0x20f660 │ │ │ │ + blmi 0x373788 │ │ │ │ + blls 0x20f640 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f28ff0 │ │ │ │ - svclt 0x0000fa5b │ │ │ │ + svclt 0x0000fa6b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], fp, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf884f7ed │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169178,46 +169170,46 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf76e0014 │ │ │ │ - rsclt pc, sl, #2768896 @ 0x2a4000 │ │ │ │ + rsclt pc, sl, #3031040 @ 0x2e4000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ andsmi r2, r0, r2, lsr r0 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r7, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x3736e0 │ │ │ │ - blls 0x20f728 │ │ │ │ + blmi 0x3736c0 │ │ │ │ + blls 0x20f708 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f28ff0 │ │ │ │ - svclt 0x0000f9f7 │ │ │ │ + svclt 0x0000fa07 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], fp, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf820f7ed │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169228,46 +169220,46 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf76e0024 │ │ │ │ - rsclt pc, r9, #3325952 @ 0x32c000 │ │ │ │ + rsclt pc, r9, #3588096 @ 0x36c000 │ │ │ │ eorcs pc, r4, r7, asr r8 @ │ │ │ │ movwmi pc, #32 @ │ │ │ │ eorsne pc, r1, r8, asr r8 @ │ │ │ │ andmi r4, fp, r3, asr r0 │ │ │ │ @ instruction: 0xf8474053 │ │ │ │ strcc r3, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb53b3 │ │ │ │ + strne pc, [pc, #-965] @ 0xb5393 │ │ │ │ bicsle r2, r7, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x375618 │ │ │ │ - blls 0x20f7f0 │ │ │ │ + blmi 0x3755f8 │ │ │ │ + blls 0x20f7d0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f28ff0 │ │ │ │ - svclt 0x0000f993 │ │ │ │ + svclt 0x0000f9a3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffbcf7ec │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169278,45 +169270,45 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf7820014 │ │ │ │ - rsclt pc, sl, #152576 @ 0x25400 │ │ │ │ + rsclt pc, sl, #168960 @ 0x29400 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97d8f4 │ │ │ │ + b 0x97d8d4 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r9, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x375554 │ │ │ │ - blls 0x20f8b4 │ │ │ │ + blmi 0x375534 │ │ │ │ + blls 0x20f894 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f28ff0 │ │ │ │ - svclt 0x0000f931 │ │ │ │ + svclt 0x0000f941 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff5af7ec │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169327,45 +169319,45 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf7820024 │ │ │ │ - rsclt pc, sl, #117760 @ 0x1cc00 │ │ │ │ + rsclt pc, sl, #134144 @ 0x20c00 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb553b │ │ │ │ + strne pc, [pc, #-965] @ 0xb551b │ │ │ │ bicsle r2, r9, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x375490 │ │ │ │ - blls 0x20f978 │ │ │ │ + blmi 0x375470 │ │ │ │ + blls 0x20f958 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f28ff0 │ │ │ │ - svclt 0x0000f8cf │ │ │ │ + svclt 0x0000f8df │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 15, cr15, cr8, cr12, {7} │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169376,45 +169368,45 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf7820014 │ │ │ │ - rsclt pc, sl, #921600 @ 0xe1000 │ │ │ │ + rsclt pc, sl, #987136 @ 0xf1000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97da7c │ │ │ │ + b 0x97da5c │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r9, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x3753cc │ │ │ │ - blls 0x20fa3c │ │ │ │ + blmi 0x3753ac │ │ │ │ + blls 0x20fa1c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f28ff0 │ │ │ │ - svclt 0x0000f86d │ │ │ │ + svclt 0x0000f87d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 9, cr15, cr6, cr12, {7} │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169425,45 +169417,45 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf7820024 │ │ │ │ - rsclt pc, sl, #782336 @ 0xbf000 │ │ │ │ + rsclt pc, sl, #847872 @ 0xcf000 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb56c3 │ │ │ │ + strne pc, [pc, #-965] @ 0xb56a3 │ │ │ │ bicsle r2, r9, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x375308 │ │ │ │ - blls 0x20fb00 │ │ │ │ + blmi 0x3752e8 │ │ │ │ + blls 0x20fae0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f28ff0 │ │ │ │ - svclt 0x0000f80b │ │ │ │ + svclt 0x0000f81b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 3, cr15, cr4, cr12, {7} │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169476,45 +169468,45 @@ │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ vmov.i32 d16, #148 @ 0x00000094 │ │ │ │ vaddw.u8 q8, q0, d14 │ │ │ │ @ instruction: 0xf782000e │ │ │ │ - rsclt pc, sl, #36864 @ 0x9000 │ │ │ │ + rsclt pc, sl, #102400 @ 0x19000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97dc0c │ │ │ │ + b 0x97dbec │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r5, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x37523c │ │ │ │ - blls 0x20fbcc │ │ │ │ + blmi 0x37521c │ │ │ │ + blls 0x20fbac │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000ffa5 │ │ │ │ + svclt 0x0000ffb5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [lr, #944] @ 0x3b0 │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169527,45 +169519,45 @@ │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf0210024 │ │ │ │ @ instruction: 0xf0204100 │ │ │ │ @ instruction: 0xf7824000 │ │ │ │ - rsclt pc, sl, #3719168 @ 0x38c000 │ │ │ │ + rsclt pc, sl, #3981312 @ 0x3cc000 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb585b │ │ │ │ + strne pc, [pc, #-965] @ 0xb583b │ │ │ │ bicsle r2, r5, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x375170 │ │ │ │ - blls 0x20fc98 │ │ │ │ + blmi 0x375150 │ │ │ │ + blls 0x20fc78 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000ff3f │ │ │ │ + svclt 0x0000ff4f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r8, #-944]! @ 0xfffffc50 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169578,45 +169570,45 @@ │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ vmov.i32 d16, #148 @ 0x00000094 │ │ │ │ vaddw.u8 q8, q0, d14 │ │ │ │ @ instruction: 0xf782000e │ │ │ │ - rsclt pc, sl, #1261568 @ 0x134000 │ │ │ │ + rsclt pc, sl, #1523712 @ 0x174000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97dda4 │ │ │ │ + b 0x97dd84 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r5, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x3750a4 │ │ │ │ - blls 0x20fd64 │ │ │ │ + blmi 0x375084 │ │ │ │ + blls 0x20fd44 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fed9 │ │ │ │ + svclt 0x0000fee9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r2, #-944] @ 0xfffffc50 │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169629,34 +169621,34 @@ │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf0210024 │ │ │ │ @ instruction: 0xf0204100 │ │ │ │ @ instruction: 0xf7824000 │ │ │ │ - rsclt pc, sl, #638976 @ 0x9c000 │ │ │ │ + rsclt pc, sl, #901120 @ 0xdc000 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb59f3 │ │ │ │ + strne pc, [pc, #-965] @ 0xb59d3 │ │ │ │ bicsle r2, r5, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x374fd8 │ │ │ │ - blls 0x20fe30 │ │ │ │ + blmi 0x374fb8 │ │ │ │ + blls 0x20fe10 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fe73 │ │ │ │ + svclt 0x0000fe83 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [lr], -pc, lsl #1 │ │ │ │ strcs r4, [r0, #-2882] @ 0xfffff4be │ │ │ │ @@ -169673,17 +169665,17 @@ │ │ │ │ @ instruction: 0xf60946e0 │ │ │ │ stmib sp, {r1, r2, r5, r6, r7, r8, fp, ip, sp, lr}^ │ │ │ │ stmib sp, {r2, r8, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf8ad5506 │ │ │ │ stmib sp, {r5, ip, lr}^ │ │ │ │ and r0, fp, r2, lsl #24 │ │ │ │ ldmdahi r8!, {r0, r4, r5, fp, pc} │ │ │ │ - stc2l 7, cr15, [sl, #436] @ 0x1b4 │ │ │ │ + ldc2l 7, cr15, [sl, #436] @ 0x1b4 │ │ │ │ svceq 0x0002f828 │ │ │ │ - streq pc, [pc], #964 @ 0xb5e58 │ │ │ │ + streq pc, [pc], #964 @ 0xb5e38 │ │ │ │ strcc r3, [r2], -r2, lsl #14 │ │ │ │ eorle r4, r3, r2, asr #11 │ │ │ │ @ instruction: 0xf01446ac │ │ │ │ @ instruction: 0xf1050003 │ │ │ │ rscsle r0, r1, r1, lsl #10 │ │ │ │ svclt 0x004807e3 │ │ │ │ ldrle r4, [r0], #-1610 @ 0xfffff9b6 │ │ │ │ @@ -169695,41 +169687,41 @@ │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ @ instruction: 0xf8b9aa04 │ │ │ │ @ instruction: 0xf8ae3010 │ │ │ │ @ instruction: 0xf01c3000 │ │ │ │ sbcsle r0, r5, r1, lsl #30 │ │ │ │ stcne 8, cr15, [r4], {54} @ 0x36 │ │ │ │ @ instruction: 0xf76d8838 │ │ │ │ - bfi pc, fp, (invalid: 27:19) @ │ │ │ │ + ldrb pc, [r3, fp, lsr #27] @ │ │ │ │ @ instruction: 0x1c02e9dd │ │ │ │ - ldrbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ + strbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ andeq pc, r2, fp, lsr #3 │ │ │ │ streq pc, [lr, #-267] @ 0xfffffef5 │ │ │ │ @ instruction: 0xf830b2ca │ │ │ │ @ instruction: 0xf83c3f02 │ │ │ │ @ instruction: 0xf3c14f02 │ │ │ │ addmi r0, r5, #-1073741789 @ 0xc0000023 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r4, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, r3 │ │ │ │ @ instruction: 0xf7ec9801 │ │ │ │ - blmi 0x374eb4 │ │ │ │ - blls 0x40ff54 │ │ │ │ + blmi 0x374e94 │ │ │ │ + blls 0x40ff34 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fde1 │ │ │ │ + svclt 0x0000fdf1 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sp], -sp, lsl #1 │ │ │ │ strcs r4, [r0], #-2890 @ 0xfffff4b6 │ │ │ │ @@ -169740,15 +169732,15 @@ │ │ │ │ strcc r4, [r4, #-1031] @ 0xfffffbf9 │ │ │ │ strmi lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ stc2 7, cr15, [r8], {236} @ 0xec │ │ │ │ cdpeq 1, 1, cr15, cr12, cr13, {0} │ │ │ │ stmib sp, {r2, r5, r7, r9, sl, lr}^ │ │ │ │ ldrbtmi r4, [r0], r2, lsl #8 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - blvc 0xff5f3780 │ │ │ │ + blvc 0xff5f3760 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf10c0e00 │ │ │ │ @ instruction: 0xf0140a01 │ │ │ │ eorle r0, r7, pc │ │ │ │ svclt 0x004807e3 │ │ │ │ ldrle r4, [r0], #-1626 @ 0xfffff9a6 │ │ │ │ @@ -169758,59 +169750,59 @@ │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ ldrdne pc, [r4], -fp │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ @ instruction: 0xf8bbaa02 │ │ │ │ @ instruction: 0xf8ae3010 │ │ │ │ @ instruction: 0xf01c3000 │ │ │ │ tstle ip, r1, lsl #30 │ │ │ │ - blne 0x1f40f8 │ │ │ │ - strne pc, [pc], #-964 @ 0xb5fa8 │ │ │ │ - bleq 0x1f4104 │ │ │ │ - stc2 7, cr15, [r0, #436]! @ 0x1b4 │ │ │ │ + blne 0x1f40d8 │ │ │ │ + strne pc, [pc], #-964 @ 0xb5f88 │ │ │ │ + bleq 0x1f40e4 │ │ │ │ + ldc2 7, cr15, [r0, #436]! @ 0x1b4 │ │ │ │ @ instruction: 0xf84846d4 │ │ │ │ @ instruction: 0xf10c0b04 │ │ │ │ @ instruction: 0xf0140a01 │ │ │ │ bicsle r0, r7, pc │ │ │ │ svceq 0x0004f1ba │ │ │ │ andeq pc, r0, r8, asr #17 │ │ │ │ @ instruction: 0xf108d011 │ │ │ │ vmlal.u8 q8, d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ ldrbmi r3, [r4], r4, lsl #10 │ │ │ │ @ instruction: 0xf855e7ed │ │ │ │ ldmdavs r0!, {r3, sl, fp, ip} │ │ │ │ - stc2 7, cr15, [r4, #-436] @ 0xfffffe4c │ │ │ │ + ldc2 7, cr15, [r4, #-436] @ 0xfffffe4c │ │ │ │ svceq 0x0004f1ba │ │ │ │ andeq pc, r0, r8, asr #17 │ │ │ │ ldmib sp, {r0, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ svcne 0x003aae00 │ │ │ │ - ldrbvs pc, [r0, #-1610]! @ 0xfffff9b6 @ │ │ │ │ + strbvs pc, [r0, #-1610]! @ 0xfffff9b6 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - blx 0x1883c30 │ │ │ │ + blx 0x1883c10 │ │ │ │ @ instruction: 0xf852f18a │ │ │ │ @ instruction: 0xf85e0f04 │ │ │ │ @ instruction: 0xf3ca3b04 │ │ │ │ addsmi r1, r7, #61440 @ 0xf000 │ │ │ │ eorsne pc, r1, r5, asr r8 @ │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ mvnle r6, r3, lsl r0 │ │ │ │ @ instruction: 0xf7ec4648 │ │ │ │ - blmi 0x374d70 │ │ │ │ - blls 0x390098 │ │ │ │ + blmi 0x374d50 │ │ │ │ + blls 0x390078 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fd3f │ │ │ │ + svclt 0x0000fd4f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [lr], -pc, lsl #1 │ │ │ │ strcs r4, [r0, #-2882] @ 0xfffff4be │ │ │ │ @@ -169827,17 +169819,17 @@ │ │ │ │ @ instruction: 0xf60946e0 │ │ │ │ stmib sp, {r1, r2, r5, r6, r7, r8, fp, ip, sp, lr}^ │ │ │ │ stmib sp, {r2, r8, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf8ad5506 │ │ │ │ stmib sp, {r5, ip, lr}^ │ │ │ │ and r0, fp, r2, lsl #24 │ │ │ │ ldmdahi r8!, {r0, r4, r5, fp, pc} │ │ │ │ - ldc2 7, cr15, [r2], {109} @ 0x6d │ │ │ │ + stc2 7, cr15, [r2], #436 @ 0x1b4 │ │ │ │ svceq 0x0002f828 │ │ │ │ - streq pc, [pc], #964 @ 0xb60c0 │ │ │ │ + streq pc, [pc], #964 @ 0xb60a0 │ │ │ │ strcc r3, [r2], -r2, lsl #14 │ │ │ │ eorle r4, r3, r2, asr #11 │ │ │ │ @ instruction: 0xf01446ac │ │ │ │ @ instruction: 0xf1050003 │ │ │ │ rscsle r0, r1, r1, lsl #10 │ │ │ │ svclt 0x004807e3 │ │ │ │ ldrle r4, [r0], #-1610 @ 0xfffff9b6 │ │ │ │ @@ -169849,60 +169841,60 @@ │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ @ instruction: 0xf8b9aa04 │ │ │ │ @ instruction: 0xf8ae3010 │ │ │ │ @ instruction: 0xf01c3000 │ │ │ │ sbcsle r0, r5, r1, lsl #30 │ │ │ │ stcne 8, cr15, [r4], {54} @ 0x36 │ │ │ │ @ instruction: 0xf76d8838 │ │ │ │ - ldrb pc, [r3, fp, ror #24] @ │ │ │ │ + @ instruction: 0xe7d3fc7b │ │ │ │ @ instruction: 0x1c02e9dd │ │ │ │ - ldrbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ + strbtvs pc, [r0], -sl, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ andeq pc, r2, fp, lsr #3 │ │ │ │ streq pc, [lr, #-267] @ 0xfffffef5 │ │ │ │ @ instruction: 0xf830b2ca │ │ │ │ @ instruction: 0xf83c3f02 │ │ │ │ @ instruction: 0xf3c14f02 │ │ │ │ addmi r0, r5, #-1073741789 @ 0xc0000023 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r4, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, r3 │ │ │ │ @ instruction: 0xf7ec9801 │ │ │ │ - blmi 0x374c4c │ │ │ │ - blls 0x4101bc │ │ │ │ + blmi 0x374c2c │ │ │ │ + blls 0x41019c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fcad │ │ │ │ + svclt 0x0000fcbd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sp], -sp, lsl #1 │ │ │ │ strcs r4, [r0], #-2890 @ 0xfffff4b6 │ │ │ │ strmi r4, [pc], -r1, lsl #13 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmib sp, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ strcc r4, [r4, #-1031] @ 0xfffffbf9 │ │ │ │ strmi lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xff5f4160 │ │ │ │ + blx 0xff5f4140 │ │ │ │ cdpeq 1, 1, cr15, cr12, cr13, {0} │ │ │ │ stmib sp, {r2, r5, r7, r9, sl, lr}^ │ │ │ │ ldrbtmi r4, [r0], r2, lsl #8 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - blvc 0xff5f39e8 │ │ │ │ + blvc 0xff5f39c8 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf10c0e00 │ │ │ │ @ instruction: 0xf0140a01 │ │ │ │ eorle r0, r7, pc │ │ │ │ svclt 0x004807e3 │ │ │ │ ldrle r4, [r0], #-1626 @ 0xfffff9a6 │ │ │ │ @@ -169912,121 +169904,121 @@ │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ ldrdne pc, [r4], -fp │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ @ instruction: 0xf8bbaa02 │ │ │ │ @ instruction: 0xf8ae3010 │ │ │ │ @ instruction: 0xf01c3000 │ │ │ │ tstle ip, r1, lsl #30 │ │ │ │ - blne 0x1f4360 │ │ │ │ - strne pc, [pc], #-964 @ 0xb6210 │ │ │ │ - bleq 0x1f436c │ │ │ │ - blx 0xffb73fce │ │ │ │ + blne 0x1f4340 │ │ │ │ + strne pc, [pc], #-964 @ 0xb61f0 │ │ │ │ + bleq 0x1f434c │ │ │ │ + blx 0xfff73fae │ │ │ │ @ instruction: 0xf84846d4 │ │ │ │ @ instruction: 0xf10c0b04 │ │ │ │ @ instruction: 0xf0140a01 │ │ │ │ bicsle r0, r7, pc │ │ │ │ svceq 0x0004f1ba │ │ │ │ andeq pc, r0, r8, asr #17 │ │ │ │ @ instruction: 0xf108d011 │ │ │ │ vmlal.u8 q8, d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ ldrbmi r3, [r4], r4, lsl #10 │ │ │ │ @ instruction: 0xf855e7ed │ │ │ │ ldmdavs r0!, {r3, sl, fp, ip} │ │ │ │ - mrrc2 7, 6, pc, r2, cr13 @ │ │ │ │ + stc2l 7, cr15, [r2], #-436 @ 0xfffffe4c │ │ │ │ svceq 0x0004f1ba │ │ │ │ andeq pc, r0, r8, asr #17 │ │ │ │ ldmib sp, {r0, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ svcne 0x003aae00 │ │ │ │ - ldrbvs pc, [r0, #-1610]! @ 0xfffff9b6 @ │ │ │ │ + strbvs pc, [r0, #-1610]! @ 0xfffff9b6 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - blx 0x1883e98 │ │ │ │ + blx 0x1883e78 │ │ │ │ @ instruction: 0xf852f18a │ │ │ │ @ instruction: 0xf85e0f04 │ │ │ │ @ instruction: 0xf3ca3b04 │ │ │ │ addsmi r1, r7, #61440 @ 0xf000 │ │ │ │ eorsne pc, r1, r5, asr r8 @ │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ mvnle r6, r3, lsl r0 │ │ │ │ @ instruction: 0xf7ec4648 │ │ │ │ - blmi 0x374b08 │ │ │ │ - blls 0x390300 │ │ │ │ + blmi 0x374ae8 │ │ │ │ + blls 0x3902e0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fc0b │ │ │ │ + svclt 0x0000fc1b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xdf42a0 │ │ │ │ + blx 0xdf4280 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ eorle r0, r1, sl, lsr #15 │ │ │ │ svclt 0x004807eb │ │ │ │ strle r4, [fp], #-1595 @ 0xfffff9c5 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x142328 │ │ │ │ + blge 0x142308 │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ @ instruction: 0xf7728832 │ │ │ │ - rsclt pc, sl, #2244608 @ 0x224000 │ │ │ │ + rsclt pc, sl, #2506752 @ 0x264000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97e40c │ │ │ │ + b 0x97e3ec │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r5, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x374a3c │ │ │ │ - blls 0x2903cc │ │ │ │ + blmi 0x374a1c │ │ │ │ + blls 0x2903ac │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fba5 │ │ │ │ + svclt 0x0000fbb5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r3], fp, lsr #22 │ │ │ │ ldrmi r4, [r2], sp, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9cef7ec │ │ │ │ ldrbvc pc, [r4, fp, lsl #12] @ │ │ │ │ strcs r4, [r0], #-1542 @ 0xfffff9fa │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ @@ -170034,20 +170026,20 @@ │ │ │ │ svclt 0x004807f3 │ │ │ │ strle r4, [fp], #-1595 @ 0xfffff9c5 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x1423f4 │ │ │ │ + blge 0x1423d4 │ │ │ │ eoreq pc, r4, sl, asr r8 @ │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ @ instruction: 0xf774682a │ │ │ │ - rscslt pc, r2, #348160 @ 0x55000 │ │ │ │ + rscslt pc, r2, #413696 @ 0x65000 │ │ │ │ @ instruction: 0xf858682b │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r1], #-40 @ 0xffffffd8 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ stccs 5, cr3, [r4], {4} │ │ │ │ @ instruction: 0x4658d1d6 │ │ │ │ @@ -170057,26 +170049,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x10f2c16 │ │ │ │ + blx 0x14f2bf6 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r3], sp, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf96af7ec │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ @@ -170084,51 +170076,51 @@ │ │ │ │ svclt 0x004807eb │ │ │ │ strle r4, [fp], #-1595 @ 0xfffff9c5 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x1424bc │ │ │ │ + blge 0x14249c │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ vst4.8 {d9[0],d10[0],d11[0],d12[0]}, [r0], r0 │ │ │ │ movwcs r4, #0 │ │ │ │ @ instruction: 0xf7728832 │ │ │ │ - rsclt pc, sl, #12386304 @ 0xbd0000 │ │ │ │ + rsclt pc, sl, #13434880 @ 0xcd0000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97e5a4 │ │ │ │ + b 0x97e584 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r3, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x3748a4 │ │ │ │ - blls 0x290564 │ │ │ │ + blmi 0x374884 │ │ │ │ + blls 0x290544 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fad9 │ │ │ │ + svclt 0x0000fae9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], sp, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf902f7ec │ │ │ │ ldrbvc pc, [r4, fp, lsl #12] @ │ │ │ │ strcs r4, [r0], #-1542 @ 0xfffff9fa │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ @@ -170136,21 +170128,21 @@ │ │ │ │ svclt 0x004807f3 │ │ │ │ strle r4, [fp], #-1595 @ 0xfffff9c5 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x14258c │ │ │ │ + blge 0x14256c │ │ │ │ eoreq pc, r4, sl, asr r8 @ │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ @ instruction: 0xf1009300 │ │ │ │ movwcs r4, #0 │ │ │ │ @ instruction: 0xf774682a │ │ │ │ - rscslt pc, r2, #2211840 @ 0x21c000 │ │ │ │ + rscslt pc, r2, #2473984 @ 0x25c000 │ │ │ │ @ instruction: 0xf858682b │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r1], #-40 @ 0xffffffd8 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ stccs 5, cr3, [r4], {4} │ │ │ │ @ instruction: 0x4658d1d4 │ │ │ │ @@ -170160,24 +170152,24 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x1d72db0 │ │ │ │ + blx 0xfe172d90 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r9], fp, lsl #1 │ │ │ │ strmi r4, [r2], r6, asr #22 │ │ │ │ @ instruction: 0xf64a460f │ │ │ │ - vmvn.i16 q11, #0 @ 0x0000 │ │ │ │ + vmul.i d22, d0, d0[4] │ │ │ │ andls r0, r2, #3342336 @ 0x330000 │ │ │ │ strbtvc pc, [r6], sl, lsl #12 @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7ec0300 │ │ │ │ @ instruction: 0x4605f899 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @@ -170188,34 +170180,34 @@ │ │ │ │ ldrtmi r0, [r2], sl, ror #15 │ │ │ │ ldrtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd76698 │ │ │ │ + bhi 0xd76678 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - beq 0x4f2aa4 │ │ │ │ + beq 0x4f2a84 │ │ │ │ ldmvs r2!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ - blls 0x142680 │ │ │ │ + blls 0x142660 │ │ │ │ tstpeq r2, r9, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8334672 │ │ │ │ @ instruction: 0xf831b014 │ │ │ │ @ instruction: 0x46583014 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0xf76d9301 │ │ │ │ - @ instruction: 0x4652fdbd │ │ │ │ + ldrbmi pc, [r2], -sp, asr #27 @ │ │ │ │ stmdbls r1, {r2, r7, r9, sl, lr} │ │ │ │ usatmi r4, #2, r8, asr #12 │ │ │ │ - ldc2 7, cr15, [r6, #436]! @ 0x1b4 │ │ │ │ + stc2l 7, cr15, [r6, #436] @ 0x1b4 │ │ │ │ smlattcs r0, fp, r2, fp │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ orreq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ vcgt.u32 d18, d12, d0 │ │ │ │ vrhadd.u32 d16, d12, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -170227,39 +170219,39 @@ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, fp, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4, -pc, lsl #10] │ │ │ │ @ instruction: 0xd1a52c08 │ │ │ │ ldrdge pc, [ip], -sp │ │ │ │ @ instruction: 0xf7eb4650 │ │ │ │ - blmi 0x3766a4 │ │ │ │ - blls 0x310764 │ │ │ │ + blmi 0x376684 │ │ │ │ + blls 0x310744 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000f9d9 │ │ │ │ + svclt 0x0000f9e9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r8], r9, lsl #1 │ │ │ │ strcs r4, [r0], #-2890 @ 0xfffff4b6 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ ldmdavs fp, {r0, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf7ec0300 │ │ │ │ stmib sp, {r0, r2, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r2, lsl #8 │ │ │ │ - beq 0xb2798 │ │ │ │ + beq 0xb2778 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ @ instruction: 0xf607d057 │ │ │ │ ubfxeq r7, r4, #25, #11 │ │ │ │ svclt 0x004846e1 │ │ │ │ ldrle r4, [r1], #-1766 @ 0xfffff91a │ │ │ │ cdpeq 1, 0, cr15, cr8, cr13, {0} │ │ │ │ @@ -170283,59 +170275,59 @@ │ │ │ │ stmdbeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1089b01 │ │ │ │ ldrbtmi r0, [r2], -r4, lsl #2 │ │ │ │ eorlt pc, r4, r3, asr r8 @ │ │ │ │ eorcc pc, r4, r1, asr r8 @ │ │ │ │ @ instruction: 0xf8584658 │ │ │ │ movwls r1, #36 @ 0x24 │ │ │ │ - @ instruction: 0xf908f76e │ │ │ │ + @ instruction: 0xf918f76e │ │ │ │ strmi r4, [r4], sl, asr #12 │ │ │ │ ldrbmi r9, [r8], -r0, lsl #18 │ │ │ │ @ instruction: 0xf76e46e1 │ │ │ │ - @ instruction: 0xf3c5f901 │ │ │ │ + vorr.i16 d31, #209 @ 0x00d1 │ │ │ │ @ instruction: 0xf64a1107 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf8530333 │ │ │ │ @ instruction: 0xf8531031 │ │ │ │ ldmdavs r3!, {r1, r3, r4, r5, sp}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ subsmi r6, r8, r1, lsr r8 │ │ │ │ - b 0xfe30e9c8 │ │ │ │ + b 0xfe30e9a8 │ │ │ │ andsmi r0, r3, r1, lsl #6 │ │ │ │ eorsvs r4, r3, fp, asr #32 │ │ │ │ @ instruction: 0xf3c5b984 │ │ │ │ cmnlt sp, pc, lsl #10 │ │ │ │ ldclvc 6, cr15, [r4], {7} │ │ │ │ @ instruction: 0xf10607ea │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ - blx 0x1877830 │ │ │ │ + blx 0x1877810 │ │ │ │ strbtmi pc, [r1], r5, lsl #21 @ │ │ │ │ strbtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xe79dd4b0 │ │ │ │ @ instruction: 0xf7eb4638 │ │ │ │ - blmi 0x376560 │ │ │ │ - blls 0x2908a8 │ │ │ │ + blmi 0x376540 │ │ │ │ + blls 0x290888 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000f937 │ │ │ │ + svclt 0x0000f947 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r9], fp, lsl #1 │ │ │ │ strmi r4, [r2], r7, asr #22 │ │ │ │ @ instruction: 0xf64a460f │ │ │ │ - vmvn.i16 q11, #0 @ 0x0000 │ │ │ │ + vmul.i d22, d0, d0[4] │ │ │ │ andls r0, r2, #3342336 @ 0x330000 │ │ │ │ strbtvc pc, [r6], sl, lsl #12 @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ @ instruction: 0x4605ff5d │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @@ -170346,74 +170338,74 @@ │ │ │ │ ldrtmi r0, [r2], sl, ror #15 │ │ │ │ ldrtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd76910 │ │ │ │ + bhi 0xd768f0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - beq 0x4f2d1c │ │ │ │ + beq 0x4f2cfc │ │ │ │ ldmvs r2!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ - blls 0x1428f8 │ │ │ │ + blls 0x1428d8 │ │ │ │ tstpeq r2, r9, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movwcc r4, #9842 @ 0x2672 │ │ │ │ andsne pc, r4, r1, lsr r8 @ │ │ │ │ andslt pc, r4, r3, lsr r8 @ │ │ │ │ smlabbmi r0, r1, r4, pc @ │ │ │ │ andscc pc, r4, r9, lsr r8 @ │ │ │ │ movwls r4, #5720 @ 0x1658 │ │ │ │ - ldc2l 7, cr15, [lr], #-436 @ 0xfffffe4c │ │ │ │ + stc2 7, cr15, [lr], {109} @ 0x6d │ │ │ │ pkhtbmi r4, r4, r2, asr #12 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #18 │ │ │ │ @ instruction: 0xf76d46e2 │ │ │ │ - rsclt pc, fp, #30464 @ 0x7700 │ │ │ │ + rsclt pc, fp, #34560 @ 0x8700 │ │ │ │ @ instruction: 0xf8582100 │ │ │ │ vmvn.i32 d28, #211 @ 0x000000d3 │ │ │ │ @ instruction: 0xf8580387 │ │ │ │ movwcs r2, #51 @ 0x33 │ │ │ │ tstpeq pc, ip, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62316 @ 0xf36c @ │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d10, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x990a44 │ │ │ │ + b 0x990a24 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-59 @ 0xffffffc5 │ │ │ │ - strne pc, [pc, #-965] @ 0xb659f │ │ │ │ + strne pc, [pc, #-965] @ 0xb657f │ │ │ │ stccs 7, cr3, [r8], {4} │ │ │ │ @ instruction: 0xf8ddd1a2 │ │ │ │ ldrbmi sl, [r0], -ip │ │ │ │ cdp2 7, 10, cr15, cr12, cr11, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf89af1f1 │ │ │ │ + @ instruction: 0xf8aaf1f1 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strmi r4, [r1], r5, asr #22 │ │ │ │ @ instruction: 0xf64a4688 │ │ │ │ - vmvn.i16 q11, #0 @ 0x0000 │ │ │ │ + vmull.s q11, d0, d0[4] │ │ │ │ andls r0, r4, #208896 @ 0x33000 │ │ │ │ @ instruction: 0xf6092704 │ │ │ │ ldmdavs fp, {r2, r4, r6, r7, r9, sl, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ strmi pc, [r5], -r1, asr #29 │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ @@ -170433,36 +170425,36 @@ │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ strbteq r3, [fp], r0 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r3, r4, r8, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd76a6c │ │ │ │ + bhi 0xd76a4c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbtmi r9, [r2], -r4, lsl #22 │ │ │ │ andne pc, r7, fp, asr r8 @ │ │ │ │ @ instruction: 0xf10159db │ │ │ │ movwls r4, #12544 @ 0x3100 │ │ │ │ @ instruction: 0xf85b4618 │ │ │ │ movwls r3, #8196 @ 0x2004 │ │ │ │ - @ instruction: 0xffccf76d │ │ │ │ + @ instruction: 0xffdcf76d │ │ │ │ movwne lr, #10717 @ 0x29dd │ │ │ │ strbmi r4, [sl], -r4, lsl #13 │ │ │ │ ldrmi r4, [r8], -r1, ror #13 │ │ │ │ - @ instruction: 0xffc4f76d │ │ │ │ - bl 0x2dd668 │ │ │ │ + @ instruction: 0xffd4f76d │ │ │ │ + bl 0x2dd648 │ │ │ │ @ instruction: 0xf85a0204 │ │ │ │ vmvn.i32 d28, #211 @ 0x000000d3 │ │ │ │ @ instruction: 0xf85a1307 │ │ │ │ ldmdavs r3, {r0, r1, r4, r5, ip}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ andne pc, r4, r8, asr r8 @ │ │ │ │ - b 0xfe306be0 │ │ │ │ - b 0x177688 │ │ │ │ + b 0xfe306bc0 │ │ │ │ + b 0x177668 │ │ │ │ submi r0, fp, ip, lsl #6 │ │ │ │ andcc pc, r4, r8, asr #16 │ │ │ │ vmov.i32 q11, #208 @ 0x000000d0 │ │ │ │ strcc r2, [r8, -pc, lsl #10] │ │ │ │ @ instruction: 0xf8ddb1b4 │ │ │ │ @ instruction: 0x46489014 │ │ │ │ cdp2 7, 1, cr15, cr6, cr11, {7} │ │ │ │ @@ -170472,24 +170464,24 @@ │ │ │ │ andlt sp, sp, ip, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldr r2, [r0, r8, lsl #8] │ │ │ │ - @ instruction: 0xf802f1f1 │ │ │ │ + @ instruction: 0xf812f1f1 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [sl], fp, lsl #1 │ │ │ │ strmi r4, [r3], r8, asr #22 │ │ │ │ @ instruction: 0xf64a460f │ │ │ │ - vbic.i16 q11, #0 @ 0x0000 │ │ │ │ + vmul.f d22, d0, d0[4] │ │ │ │ andls r0, r2, #835584 @ 0xcc000 │ │ │ │ strbtvc pc, [r6], fp, lsl #12 @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ strmi pc, [r5], -r9, lsr #28 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @@ -170500,36 +170492,36 @@ │ │ │ │ ldrtmi r0, [r3], sl, ror #15 │ │ │ │ ldrtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd76b78 │ │ │ │ + bhi 0xd76b58 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - bleq 0x4f2f84 │ │ │ │ + bleq 0x4f2f64 │ │ │ │ ldmvs r2!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf10a3000 │ │ │ │ stmdals r2, {r1, r8, r9} │ │ │ │ andsne pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf8334672 │ │ │ │ vst1.8 @ instruction: 0xf4818014 │ │ │ │ vst2.8 {d4[0],d5[0]}, [r8], r0 │ │ │ │ @ instruction: 0xf8304300 │ │ │ │ movwls r8, #4116 @ 0x1014 │ │ │ │ @ instruction: 0xf76d4640 │ │ │ │ - stmdbls r1, {r0, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi r4, [sl], -r4, lsl #13 │ │ │ │ strbtmi r4, [r0], r0, asr #12 │ │ │ │ - blx 0x1174946 │ │ │ │ + blx 0x1574926 │ │ │ │ smlattcs r0, fp, r2, fp │ │ │ │ eorsgt pc, r3, r9, asr r8 @ │ │ │ │ orreq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r3, r9, asr r8 @ │ │ │ │ vcgt.u32 d18, d12, d0 │ │ │ │ vrhadd.u32 d16, d12, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -170541,39 +170533,39 @@ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, fp, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4, -pc, lsl #10] │ │ │ │ @ instruction: 0xd1a12c08 │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ @ instruction: 0xf7eb4658 │ │ │ │ - blmi 0x3761bc │ │ │ │ - blls 0x310c4c │ │ │ │ + blmi 0x37619c │ │ │ │ + blls 0x310c2c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f08ff0 │ │ │ │ - svclt 0x0000ff65 │ │ │ │ + svclt 0x0000ff75 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r8], r9, lsl #1 │ │ │ │ strcs r4, [r0], #-2892 @ 0xfffff4b4 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ ldmdavs fp, {r0, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ stmib sp, {r0, r4, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r2, lsl #8 │ │ │ │ - bleq 0xb2c80 │ │ │ │ + bleq 0xb2c60 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ @ instruction: 0xf607d05c │ │ │ │ ubfxeq r7, r4, #25, #11 │ │ │ │ svclt 0x004846e2 │ │ │ │ ldrle r4, [r1], #-1766 @ 0xfffff91a │ │ │ │ cdpeq 1, 0, cr15, cr8, cr13, {0} │ │ │ │ @@ -170585,73 +170577,73 @@ │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr13, {0} │ │ │ │ ldrle r0, [r1], #-1771 @ 0xfffff915 │ │ │ │ stmdbeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [ip], -ip │ │ │ │ svceq 0x00d4f8d7 │ │ │ │ - beq 0x2f30c4 │ │ │ │ + beq 0x2f30a4 │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ ldrdcs pc, [r8], -ip │ │ │ │ andeq lr, pc, r9, lsr #17 │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, r9, lsr #17 │ │ │ │ movweq pc, #16648 @ 0x4108 @ │ │ │ │ eorne pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf1014672 │ │ │ │ @ instruction: 0xf8534100 │ │ │ │ @ instruction: 0xf1033024 │ │ │ │ - blls 0x1090bc │ │ │ │ + blls 0x10909c │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ ldrmi r9, [r8], -r0, lsl #6 │ │ │ │ - cdp2 7, 9, cr15, cr0, cr13, {3} │ │ │ │ + cdp2 7, 10, cr15, cr0, cr13, {3} │ │ │ │ strmi r9, [r4], r0, lsl #22 │ │ │ │ ldrbmi r4, [r2], -r9, asr #12 │ │ │ │ usatmi r4, #1, r8, lsl #12 │ │ │ │ - cdp2 7, 8, cr15, cr8, cr13, {3} │ │ │ │ + cdp2 7, 9, cr15, cr8, cr13, {3} │ │ │ │ smlabtne r7, r5, r3, pc @ │ │ │ │ - cmnpvs r0, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ + msrvs SPSR_, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ eorscs pc, fp, r3, asr r8 @ │ │ │ │ subsmi r6, r8, r3, ror r8 │ │ │ │ ldmdavs r1!, {r3, lr} │ │ │ │ rsbsvs r4, r0, r8, asr r0 │ │ │ │ movweq lr, #6793 @ 0x1a89 │ │ │ │ submi r4, fp, r3, lsl r0 │ │ │ │ stmiblt r4, {r0, r1, r4, r5, sp, lr} │ │ │ │ - strcs pc, [pc, #-965] @ 0xb6943 │ │ │ │ + strcs pc, [pc, #-965] @ 0xb6923 │ │ │ │ @ instruction: 0xf607b16d │ │ │ │ ubfxeq r7, r4, #25, #11 │ │ │ │ streq pc, [r8], -r6, lsl #2 │ │ │ │ streq pc, [r2], #-79 @ 0xffffffb1 │ │ │ │ - blx 0xfe23569a │ │ │ │ + blx 0xfe23567a │ │ │ │ svclt 0x004846e2 │ │ │ │ strtle r4, [fp], #1766 @ 0x6e6 │ │ │ │ @ instruction: 0x4638e798 │ │ │ │ ldc2l 7, cr15, [r0], {235} @ 0xeb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mrc2 1, 5, pc, cr14, cr0, {7} │ │ │ │ + mcr2 1, 6, pc, cr14, cr0, {7} @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [sl], fp, lsl #1 │ │ │ │ strmi r4, [r3], r8, asr #22 │ │ │ │ @ instruction: 0xf64a460f │ │ │ │ - vbic.i16 q11, #0 @ 0x0000 │ │ │ │ + vmul.f d22, d0, d0[4] │ │ │ │ andls r0, r2, #835584 @ 0xcc000 │ │ │ │ strbtvc pc, [r6], fp, lsl #12 @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ strmi pc, [r5], -r5, ror #25 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @@ -170662,36 +170654,36 @@ │ │ │ │ ldrtmi r0, [r3], sl, ror #15 │ │ │ │ ldrtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd76e00 │ │ │ │ + bhi 0xd76de0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - bleq 0x4f320c │ │ │ │ + bleq 0x4f31ec │ │ │ │ ldmvs r2!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ - blls 0x142de8 │ │ │ │ + blls 0x142dc8 │ │ │ │ tstpeq r2, sl, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf83a4672 │ │ │ │ movwcc r8, #8212 @ 0x2014 │ │ │ │ andsne pc, r4, r1, lsr r8 @ │ │ │ │ stmdami r0, {r3, r7, sl, ip, sp, lr, pc} │ │ │ │ andscc pc, r4, r3, lsr r8 @ │ │ │ │ ldrmi r9, [r8], -r1, lsl #6 │ │ │ │ - blx 0x274bbc │ │ │ │ + blx 0x674b9c │ │ │ │ strmi r9, [r4], r1, lsl #22 │ │ │ │ ldrbmi r4, [sl], -r1, asr #12 │ │ │ │ usatmi r4, #0, r8, lsl #12 │ │ │ │ - @ instruction: 0xf9fef76d │ │ │ │ + blx 0x474bac │ │ │ │ smlattcs r0, fp, r2, fp │ │ │ │ eorsgt pc, r3, r9, asr r8 @ │ │ │ │ orreq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r3, r9, asr r8 @ │ │ │ │ vcgt.u32 d18, d12, d0 │ │ │ │ vrhadd.u32 d16, d12, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -170703,33 +170695,33 @@ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, fp, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4, -pc, lsl #10] │ │ │ │ @ instruction: 0xd1a12c08 │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ @ instruction: 0xf7eb4658 │ │ │ │ - blmi 0x375f34 │ │ │ │ - blls 0x310ed4 │ │ │ │ + blmi 0x375f14 │ │ │ │ + blls 0x310eb4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f08ff0 │ │ │ │ - svclt 0x0000fe21 │ │ │ │ + svclt 0x0000fe31 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi fp, [r1], sp, lsl #1 │ │ │ │ @ instruction: 0xf64a4688 │ │ │ │ - vbic.i16 q11, #0 @ 0x0000 │ │ │ │ + vqdmull.s q11, d0, d0[4] │ │ │ │ smladxcs r4, r3, fp, r0 │ │ │ │ movwcs lr, #14797 @ 0x39cd │ │ │ │ ldrbvc pc, [r4], r9, lsl #12 @ │ │ │ │ strcs r4, [r0], #-2879 @ 0xfffff4c1 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mcrr2 7, 14, pc, r6, cr11 @ │ │ │ │ @@ -170742,70 +170734,70 @@ │ │ │ │ ldrtmi r0, [r1], sl, ror #15 │ │ │ │ ldrtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r3, r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd76f40 │ │ │ │ + bhi 0xd76f20 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1771 @ 0xfffff915 │ │ │ │ ldceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmdbeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldmvs r2!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ stmdals r4, {ip, sp} │ │ │ │ - blls 0x1888f4 │ │ │ │ + blls 0x1888d4 │ │ │ │ ldmibpl fp, {r0, r8, fp, ip, lr}^ │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stmibpl r1, {r0, r8, ip, pc}^ │ │ │ │ movwls r4, #9752 @ 0x2618 │ │ │ │ - ldc2l 7, cr15, [r4, #-436] @ 0xfffffe4c │ │ │ │ + stc2l 7, cr15, [r4, #-436]! @ 0xfffffe4c │ │ │ │ movwne lr, #6621 @ 0x19dd │ │ │ │ strbmi r4, [sl], -r4, lsl #13 │ │ │ │ ldrmi r4, [r8], -r1, ror #13 │ │ │ │ - stc2l 7, cr15, [ip, #-436] @ 0xfffffe4c │ │ │ │ + ldc2l 7, cr15, [ip, #-436] @ 0xfffffe4c │ │ │ │ andeq lr, r4, #8, 22 @ 0x2000 │ │ │ │ movwne pc, #29637 @ 0x73c5 @ │ │ │ │ eorsgt pc, sl, fp, asr r8 @ │ │ │ │ eorsne pc, r3, fp, asr r8 @ │ │ │ │ subsmi r6, r8, r3, asr r8 │ │ │ │ @ instruction: 0xf8584008 │ │ │ │ subsmi r1, r8, r4 │ │ │ │ movweq lr, #6793 @ 0x1a89 │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ @ instruction: 0xf848404b │ │ │ │ subsvs r3, r0, r4 │ │ │ │ - strcs pc, [pc, #-965] @ 0xb6bbb │ │ │ │ + strcs pc, [pc, #-965] @ 0xb6b9b │ │ │ │ @ instruction: 0xb1b43708 │ │ │ │ @ instruction: 0x9014f8dd │ │ │ │ @ instruction: 0xf7eb4648 │ │ │ │ - blmi 0x3b5e0c │ │ │ │ - blls 0x390ffc │ │ │ │ + blmi 0x3b5dec │ │ │ │ + blls 0x390fdc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strcs r8, [r8], #-4080 @ 0xfffff010 │ │ │ │ @ instruction: 0xf1f0e793 │ │ │ │ - svclt 0x0000fd8b │ │ │ │ + svclt 0x0000fd9b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strmi r4, [r2], r9, asr #22 │ │ │ │ @ instruction: 0xf64a460e │ │ │ │ - vmvn.i16 q11, #0 @ 0x0000 │ │ │ │ + vmul.i d22, d0, d0[4] │ │ │ │ andls r0, r4, #3342336 @ 0x330000 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ @ instruction: 0x4605fbb1 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @@ -170816,37 +170808,37 @@ │ │ │ │ ldrtmi r0, [sl], sl, ror #15 │ │ │ │ ldrtmi fp, [lr], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs fp!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6838 │ │ │ │ ldmdavs r9!, {r3, r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xf77068 │ │ │ │ + bhi 0xf77048 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - beq 0x6f3474 │ │ │ │ + beq 0x6f3454 │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - bls 0x1c3050 │ │ │ │ + bls 0x1c3030 │ │ │ │ movweq pc, #8459 @ 0x210b @ │ │ │ │ andsne pc, r4, fp, lsr r8 @ │ │ │ │ andsls pc, r4, r2, lsr r8 @ │ │ │ │ andscc pc, r4, r3, lsr r8 @ │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ movwls r4, #13896 @ 0x3648 │ │ │ │ ldmdahi r2!, {r8, r9, sp} │ │ │ │ - blx 0xffc74e34 │ │ │ │ + blx 0x74e14 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ stmdbls r3, {r0, r1, r9, sl, lr} │ │ │ │ @ instruction: 0x46488872 │ │ │ │ movwcs r4, #1689 @ 0x699 │ │ │ │ - blx 0xff9f4e48 │ │ │ │ + blx 0xffdf4e28 │ │ │ │ smlattcs r0, fp, r2, fp │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ orreq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ vcgt.u32 d18, d12, d0 │ │ │ │ vrhadd.u32 d16, d12, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -170858,39 +170850,39 @@ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, pc, r8, lsl #24 │ │ │ │ @ instruction: 0xa014f8dd │ │ │ │ @ instruction: 0xf7eb4650 │ │ │ │ - blmi 0x375cc8 │ │ │ │ - blls 0x391140 │ │ │ │ + blmi 0x375ca8 │ │ │ │ + blls 0x391120 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f08ff0 │ │ │ │ - svclt 0x0000fceb │ │ │ │ + svclt 0x0000fcfb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r8], fp, lsl #1 │ │ │ │ strcs r4, [r0, #-2893] @ 0xfffff4b3 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ stmib sp, {r0, r1, r2, r4, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r5, [r6], -r4, lsl #10 │ │ │ │ - bleq 0xb3174 │ │ │ │ + bleq 0xb3154 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ eorpl pc, r0, sp, lsr #17 │ │ │ │ @ instruction: 0xf607d05d │ │ │ │ ubfxeq r7, r4, #25, #19 │ │ │ │ svclt 0x004846e2 │ │ │ │ ldrle r4, [r1], #-1766 @ 0xfffff91a │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ @@ -170902,74 +170894,74 @@ │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ ldrle r0, [r1], #-1779 @ 0xfffff90d │ │ │ │ ldmdbeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [ip], -ip │ │ │ │ svceq 0x00d4f8d7 │ │ │ │ - beq 0x4f35b8 │ │ │ │ + beq 0x4f3598 │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ ldrdcs pc, [r8], -ip │ │ │ │ andeq lr, pc, r9, lsr #17 │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, r9, lsr #17 │ │ │ │ @ instruction: 0xf1089a03 │ │ │ │ @ instruction: 0xf8580304 │ │ │ │ @ instruction: 0xf8521025 │ │ │ │ @ instruction: 0xf8539025 │ │ │ │ @ instruction: 0xf8cd3025 │ │ │ │ strbmi lr, [r8], -r0 │ │ │ │ movwcs r9, #770 @ 0x302 │ │ │ │ @ instruction: 0xf7736822 │ │ │ │ - @ instruction: 0xf8cdfb7b │ │ │ │ + @ instruction: 0xf8cdfb8b │ │ │ │ strmi sl, [r3], -r0 │ │ │ │ stmdavs r2!, {r1, r8, fp, ip, pc}^ │ │ │ │ ldrmi r4, [r9], r8, asr #12 │ │ │ │ @ instruction: 0xf7732300 │ │ │ │ - vbic.i16 , #57600 @ 0xe100 │ │ │ │ + @ instruction: 0xf3c6fb81 │ │ │ │ @ instruction: 0xf64a1107 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf8530333 │ │ │ │ @ instruction: 0xf8531031 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, r5, sp}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ subsmi r6, r8, r1, lsr #16 │ │ │ │ - b 0xfe30f370 │ │ │ │ + b 0xfe30f350 │ │ │ │ andsmi r0, r3, r1, lsl #6 │ │ │ │ eorvs r4, r3, fp, asr #32 │ │ │ │ @ instruction: 0xf3c6b985 │ │ │ │ cmnlt lr, pc, lsl #12 │ │ │ │ ldclvc 6, cr15, [r4], {7} │ │ │ │ @ instruction: 0xf10407f2 │ │ │ │ @ instruction: 0xf04f0408 │ │ │ │ - blx 0x1878618 │ │ │ │ + blx 0x18785f8 │ │ │ │ strbtmi pc, [r2], r6, lsl #23 @ │ │ │ │ strbtmi fp, [r6], r8, asr #30 │ │ │ │ ldr sp, [r7, sl, lsr #9] │ │ │ │ @ instruction: 0xf7eb4638 │ │ │ │ - blmi 0x375b78 │ │ │ │ - blls 0x311290 │ │ │ │ + blmi 0x375b58 │ │ │ │ + blls 0x311270 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f08ff0 │ │ │ │ - svclt 0x0000fc43 │ │ │ │ + svclt 0x0000fc53 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strmi r4, [r2], sl, asr #22 │ │ │ │ @ instruction: 0xf64a460e │ │ │ │ - vmvn.i16 q11, #0 @ 0x0000 │ │ │ │ + vmul.i d22, d0, d0[4] │ │ │ │ andls r0, r4, #3342336 @ 0x330000 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ strmi pc, [r5], -r9, ror #20 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @@ -170980,82 +170972,82 @@ │ │ │ │ ldrtmi r0, [sl], sl, ror #15 │ │ │ │ ldrtmi fp, [lr], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs fp!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6838 │ │ │ │ ldmdavs r9!, {r3, r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xf772f8 │ │ │ │ + bhi 0xf772d8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - beq 0x6f3704 │ │ │ │ + beq 0x6f36e4 │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blls 0x1c32e0 │ │ │ │ + blls 0x1c32c0 │ │ │ │ @ instruction: 0xf8333302 │ │ │ │ @ instruction: 0xf10b9014 │ │ │ │ strbmi r0, [r8], -r2, lsl #6 │ │ │ │ andsne pc, r4, r3, lsr r8 @ │ │ │ │ andscc pc, r4, fp, lsr r8 @ │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ smlabbmi r0, r1, r4, pc @ │ │ │ │ movwcs r9, #771 @ 0x303 │ │ │ │ @ instruction: 0xf7718832 │ │ │ │ - @ instruction: 0xf8cdf9a3 │ │ │ │ + @ instruction: 0xf8cdf9b3 │ │ │ │ strmi sl, [r3], -r0 │ │ │ │ ldmdahi r2!, {r0, r1, r8, fp, ip, pc}^ │ │ │ │ ldrmi r4, [r9], r8, asr #12 │ │ │ │ @ instruction: 0xf7712300 │ │ │ │ - rsclt pc, fp, #2506752 @ 0x264000 │ │ │ │ + rsclt pc, fp, #2768896 @ 0x2a4000 │ │ │ │ @ instruction: 0xf8582100 │ │ │ │ vmvn.i32 d28, #211 @ 0x000000d3 │ │ │ │ @ instruction: 0xf8580387 │ │ │ │ movwcs r2, #51 @ 0x33 │ │ │ │ tstpeq pc, ip, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62316 @ 0xf36c @ │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d9, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x991418 │ │ │ │ + b 0x9913f8 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-51 @ 0xffffffcd │ │ │ │ - strne pc, [pc, #-965] @ 0xb6f93 │ │ │ │ + strne pc, [pc, #-965] @ 0xb6f73 │ │ │ │ stccs 6, cr3, [r8], {4} │ │ │ │ @ instruction: 0xf8ddd19c │ │ │ │ @ instruction: 0x4650a014 │ │ │ │ @ instruction: 0xf9b2f7eb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfe8f3b52 │ │ │ │ + blx 0xfecf3b32 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r8], fp, lsl #1 │ │ │ │ strcs r4, [r0, #-2894] @ 0xfffff4b2 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ stmib sp, {r0, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r5, [r6], -r4, lsl #10 │ │ │ │ - bleq 0xb3408 │ │ │ │ + bleq 0xb33e8 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ eorpl pc, r0, sp, lsr #17 │ │ │ │ @ instruction: 0xf607d060 │ │ │ │ ubfxeq r7, r4, #25, #19 │ │ │ │ svclt 0x004846e2 │ │ │ │ ldrle r4, [r1], #-1766 @ 0xfffff91a │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ @@ -171067,75 +171059,75 @@ │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ ldrle r0, [r1], #-1779 @ 0xfffff90d │ │ │ │ ldmdbeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [ip], -ip │ │ │ │ svceq 0x00d4f8d7 │ │ │ │ - beq 0x4f384c │ │ │ │ + beq 0x4f382c │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ ldrdcs pc, [r8], -ip │ │ │ │ andeq lr, pc, r9, lsr #17 │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, r9, lsr #17 │ │ │ │ movwcc r9, #19203 @ 0x4b03 │ │ │ │ eorls pc, r5, r3, asr r8 @ │ │ │ │ movweq pc, #16648 @ 0x4108 @ │ │ │ │ @ instruction: 0xf8534648 │ │ │ │ @ instruction: 0xf8581025 │ │ │ │ @ instruction: 0xf8cd3025 │ │ │ │ @ instruction: 0xf101e000 │ │ │ │ movwls r4, #8448 @ 0x2100 │ │ │ │ stmdavs r2!, {r8, r9, sp} │ │ │ │ - blx 0xc75220 │ │ │ │ + blx 0x1075200 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ stmdbls r2, {r0, r1, r9, sl, lr} │ │ │ │ strbmi r6, [r8], -r2, ror #16 │ │ │ │ movwcs r4, #1689 @ 0x699 │ │ │ │ - blx 0x9f5234 │ │ │ │ + blx 0xdf5214 │ │ │ │ smlabtne r7, r6, r3, pc @ │ │ │ │ - cmnpvs r0, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ + msrvs SPSR_, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ eorscs pc, fp, r3, asr r8 @ │ │ │ │ subsmi r6, r8, r3, ror #16 │ │ │ │ stmdavs r1!, {r3, lr} │ │ │ │ rsbvs r4, r0, r8, asr r0 │ │ │ │ movweq lr, #6793 @ 0x1a89 │ │ │ │ submi r4, fp, r3, lsl r0 │ │ │ │ stmiblt r5, {r0, r1, r5, sp, lr} │ │ │ │ strcs pc, [pc], -r6, asr #7 │ │ │ │ @ instruction: 0xf607b16e │ │ │ │ ubfxeq r7, r4, #25, #19 │ │ │ │ streq pc, [r8], #-260 @ 0xfffffefc │ │ │ │ streq pc, [r2, #-79] @ 0xffffffb1 │ │ │ │ - blx 0xfe275e2a │ │ │ │ + blx 0xfe275e0a │ │ │ │ svclt 0x004846e2 │ │ │ │ strtle r4, [r7], #1766 @ 0x6e6 │ │ │ │ @ instruction: 0x4638e794 │ │ │ │ @ instruction: 0xf908f7eb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xffe73ca4 │ │ │ │ + blx 0x273c86 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strmi r4, [r2], sl, asr #22 │ │ │ │ @ instruction: 0xf64a460e │ │ │ │ - vbic.i16 q11, #0 @ 0x0000 │ │ │ │ + vmul.f d22, d0, d0[4] │ │ │ │ andls r0, r4, #835584 @ 0xcc000 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ @ instruction: 0x4605f91d │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @@ -171146,82 +171138,82 @@ │ │ │ │ strls r0, [r3, -sl, ror #15] │ │ │ │ ldrtmi fp, [lr], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs fp!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6838 │ │ │ │ ldmdavs r9!, {r3, r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xf77590 │ │ │ │ + bhi 0xf77570 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x243574 │ │ │ │ + blge 0x243554 │ │ │ │ @ instruction: 0xf10b9303 │ │ │ │ @ instruction: 0xf83b0302 │ │ │ │ vst1.8 @ instruction: 0xf4811014 │ │ │ │ @ instruction: 0xf8334100 │ │ │ │ - blls 0x1d75d8 │ │ │ │ + blls 0x1d75b8 │ │ │ │ stmdami r0, {r3, r7, sl, ip, sp, lr, pc} │ │ │ │ andsge pc, r4, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ ldrbmi lr, [r0], -r0 │ │ │ │ @ instruction: 0xf7718832 │ │ │ │ - bls 0x1b56fc │ │ │ │ + bls 0x1b571c │ │ │ │ strmi r9, [r3], -r0, lsl #4 │ │ │ │ ldrbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x46988872 │ │ │ │ @ instruction: 0xf7712300 │ │ │ │ - rsclt pc, fp, #5046272 @ 0x4d0000 │ │ │ │ + rsclt pc, fp, #6094848 @ 0x5d0000 │ │ │ │ @ instruction: 0xf8592100 │ │ │ │ vmvn.i32 d28, #211 @ 0x000000d3 │ │ │ │ @ instruction: 0xf8590387 │ │ │ │ movwcs r2, #51 @ 0x33 │ │ │ │ tstpeq pc, ip, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62316 @ 0xf36c @ │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d8, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x9916b0 │ │ │ │ + b 0x991690 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-51 @ 0xffffffcd │ │ │ │ - strne pc, [pc, #-965] @ 0xb722b │ │ │ │ + strne pc, [pc, #-965] @ 0xb720b │ │ │ │ stccs 6, cr3, [r8], {4} │ │ │ │ @ instruction: 0xf8ddd19c │ │ │ │ @ instruction: 0x4650a014 │ │ │ │ @ instruction: 0xf866f7eb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x15f3de8 │ │ │ │ + blx 0x19f3dc8 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r8], fp, lsl #1 │ │ │ │ strcs r4, [r0, #-2895] @ 0xfffff4b1 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ stmib sp, {r0, r7, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r5, [r6], -r4, lsl #10 │ │ │ │ - bleq 0xb36a0 │ │ │ │ + bleq 0xb3680 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ eorpl pc, r0, sp, lsr #17 │ │ │ │ @ instruction: 0xf607d061 │ │ │ │ ubfxeq r7, r4, #25, #19 │ │ │ │ svclt 0x004846e2 │ │ │ │ ldrle r4, [r1], #-1766 @ 0xfffff91a │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ @@ -171233,15 +171225,15 @@ │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ ldrle r0, [r1], #-1779 @ 0xfffff90d │ │ │ │ ldmdbeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [ip], -ip │ │ │ │ svceq 0x00d4f8d7 │ │ │ │ - beq 0x4f3ae4 │ │ │ │ + beq 0x4f3ac4 │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ ldrdcs pc, [r8], -ip │ │ │ │ andeq lr, pc, r9, lsr #17 │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, r9, lsr #17 │ │ │ │ @ instruction: 0xf1089a03 │ │ │ │ @ instruction: 0xf8580304 │ │ │ │ @@ -171249,60 +171241,60 @@ │ │ │ │ @ instruction: 0xf1019025 │ │ │ │ @ instruction: 0xf8534100 │ │ │ │ @ instruction: 0xf8cd3025 │ │ │ │ strbmi lr, [r8], -r0 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ stmdavs r2!, {r1, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf7732300 │ │ │ │ - @ instruction: 0xf8cdf8e1 │ │ │ │ + @ instruction: 0xf8cdf8f1 │ │ │ │ strmi sl, [r3], -r0 │ │ │ │ stmdavs r2!, {r1, r8, fp, ip, pc}^ │ │ │ │ ldrmi r4, [r9], r8, asr #12 │ │ │ │ @ instruction: 0xf7732300 │ │ │ │ - @ instruction: 0xf3c6f8d7 │ │ │ │ + vmul.i , q11, d3[5] │ │ │ │ @ instruction: 0xf64a1107 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf8530333 │ │ │ │ @ instruction: 0xf8531031 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, r5, sp}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ subsmi r6, r8, r1, lsr #16 │ │ │ │ - b 0xfe30f8a4 │ │ │ │ + b 0xfe30f884 │ │ │ │ andsmi r0, r3, r1, lsl #6 │ │ │ │ eorvs r4, r3, fp, asr #32 │ │ │ │ @ instruction: 0xf3c6b985 │ │ │ │ cmnlt lr, pc, lsl #12 │ │ │ │ ldclvc 6, cr15, [r4], {7} │ │ │ │ @ instruction: 0xf10407f2 │ │ │ │ @ instruction: 0xf04f0408 │ │ │ │ - blx 0x1878b4c │ │ │ │ + blx 0x1878b2c │ │ │ │ strbtmi pc, [r2], r6, lsl #23 @ │ │ │ │ strbtmi fp, [r6], r8, asr #30 │ │ │ │ ldr sp, [r3, r6, lsr #9] │ │ │ │ @ instruction: 0xf7ea4638 │ │ │ │ - blmi 0x377644 │ │ │ │ - blls 0x3117c4 │ │ │ │ + blmi 0x377624 │ │ │ │ + blls 0x3117a4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f08ff0 │ │ │ │ - svclt 0x0000f9a9 │ │ │ │ + svclt 0x0000f9b9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strmi r4, [r2], sl, asr #22 │ │ │ │ @ instruction: 0xf64a460e │ │ │ │ - vbic.i16 q11, #0 @ 0x0000 │ │ │ │ + vmul.f d22, d0, d0[4] │ │ │ │ andls r0, r4, #835584 @ 0xcc000 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ strmi pc, [r5], -pc, asr #31 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @@ -171313,38 +171305,38 @@ │ │ │ │ strls r0, [r3, -sl, ror #15] │ │ │ │ ldrtmi fp, [lr], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs fp!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6838 │ │ │ │ ldmdavs r9!, {r3, r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xf7782c │ │ │ │ + bhi 0xf7780c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x243810 │ │ │ │ - blls 0x1dc420 │ │ │ │ + blge 0x2437f0 │ │ │ │ + blls 0x1dc400 │ │ │ │ andshi pc, r4, fp, lsr r8 @ │ │ │ │ vst4.8 {d3[0],d4[0],d5[0],d6[0]}, [r8], r2 │ │ │ │ @ instruction: 0xf8334800 │ │ │ │ @ instruction: 0xf10ba014 │ │ │ │ ldrbmi r0, [r0], -r2, lsl #6 │ │ │ │ andsne pc, r4, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ ldmdahi r2!, {sp, lr, pc} │ │ │ │ - @ instruction: 0xff0af770 │ │ │ │ + @ instruction: 0xff1af770 │ │ │ │ andls r9, r0, #12288 @ 0x3000 │ │ │ │ strbmi r4, [r1], -r3, lsl #12 │ │ │ │ ldmdahi r2!, {r4, r6, r9, sl, lr}^ │ │ │ │ movwcs r4, #1688 @ 0x698 │ │ │ │ - @ instruction: 0xff00f770 │ │ │ │ + @ instruction: 0xff10f770 │ │ │ │ smlattcs r0, fp, r2, fp │ │ │ │ eorsgt pc, r3, r9, asr r8 @ │ │ │ │ orreq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r3, r9, asr r8 @ │ │ │ │ vcgt.u32 d18, d12, d0 │ │ │ │ vrhadd.u32 d16, d12, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -171356,25 +171348,25 @@ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, sp, r8, lsl #24 │ │ │ │ @ instruction: 0xa014f8dd │ │ │ │ @ instruction: 0xf7ea4650 │ │ │ │ - blmi 0x377500 │ │ │ │ - blls 0x391908 │ │ │ │ + blmi 0x3774e0 │ │ │ │ + blls 0x3918e8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f08ff0 │ │ │ │ - svclt 0x0000f907 │ │ │ │ + svclt 0x0000f917 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r8], fp, lsl #1 │ │ │ │ strcs r4, [r0, #-2895] @ 0xfffff4b1 │ │ │ │ @@ -171406,124 +171398,124 @@ │ │ │ │ @ instruction: 0xf8d7300c │ │ │ │ @ instruction: 0xf10d0fd4 │ │ │ │ @ instruction: 0xf8dc0b10 │ │ │ │ @ instruction: 0xf8dc1004 │ │ │ │ stmia r9!, {r3, sp} │ │ │ │ @ instruction: 0xf8bc000f │ │ │ │ @ instruction: 0xf8a93010 │ │ │ │ - blls 0x183964 │ │ │ │ + blls 0x183944 │ │ │ │ @ instruction: 0xf8533304 │ │ │ │ @ instruction: 0xf108a025 │ │ │ │ ldrbmi r0, [r0], -r4, lsl #6 │ │ │ │ eorne pc, r5, r3, asr r8 @ │ │ │ │ eorcc pc, r5, r8, asr r8 @ │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stmdbmi r0, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ stmdavs r2!, {r8, r9, sp} │ │ │ │ - @ instruction: 0xff94f772 │ │ │ │ + @ instruction: 0xffa4f772 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ strbmi r4, [r9], -r3, lsl #12 │ │ │ │ ldrmi r6, [r9], r2, ror #16 │ │ │ │ movwcs r4, #1616 @ 0x650 │ │ │ │ - @ instruction: 0xff8af772 │ │ │ │ + @ instruction: 0xff9af772 │ │ │ │ vmlsl.u8 , d6, d2 │ │ │ │ @ instruction: 0xf64a1107 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf8530333 │ │ │ │ @ instruction: 0xf8531031 │ │ │ │ stmdavs r3!, {r1, r4, r5, sp}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ subsmi r6, r8, r1, lsr #16 │ │ │ │ - b 0xfe30fb40 │ │ │ │ + b 0xfe30fb20 │ │ │ │ andsmi r0, r3, r1, lsl #6 │ │ │ │ eorvs r4, r3, fp, asr #32 │ │ │ │ @ instruction: 0xf3c6b985 │ │ │ │ cmnlt lr, pc, lsl #12 │ │ │ │ ldclvc 6, cr15, [r4], {7} │ │ │ │ @ instruction: 0x07f2b2f3 │ │ │ │ streq pc, [r8], #-260 @ 0xfffffefc │ │ │ │ streq pc, [r2, #-79] @ 0xffffffb1 │ │ │ │ svclt 0x004846e3 │ │ │ │ movwls r4, #9958 @ 0x26e6 │ │ │ │ ldr sp, [r4, r7, lsr #9] │ │ │ │ @ instruction: 0xf7ea4638 │ │ │ │ - blmi 0x3773a8 │ │ │ │ - blls 0x311a60 │ │ │ │ + blmi 0x377388 │ │ │ │ + blls 0x311a40 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f08ff0 │ │ │ │ - svclt 0x0000f85b │ │ │ │ + svclt 0x0000f86b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ - blx 0x8a3c50 │ │ │ │ - blmi 0xb76444 │ │ │ │ + blx 0x8a3c30 │ │ │ │ + blmi 0xb76424 │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf64a0300 │ │ │ │ - vbic.i16 q11, #0 @ 0x0000 │ │ │ │ + vmul.f d22, d0, d0[4] │ │ │ │ @ instruction: 0xf7ea0933 │ │ │ │ @ instruction: 0xf104fe83 │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07aa3010 │ │ │ │ @ instruction: 0x07ebd01b │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xf89430 │ │ │ │ + bhi 0xf89410 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x46518830 │ │ │ │ - @ instruction: 0xffa4f76b │ │ │ │ + @ instruction: 0xffb4f76b │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xb7e71 │ │ │ │ + streq pc, [pc, #965] @ 0xb7e51 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1db │ │ │ │ cdp2 7, 0, cr15, cr10, cr10, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xfff8f1ef │ │ │ │ + @ instruction: 0xf808f1f0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 2, cr15, cr2, cr10, {7} │ │ │ │ - bleq 0x4f3f28 │ │ │ │ + bleq 0x4f3f08 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -171531,96 +171523,96 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf76b4649 │ │ │ │ - rsclt pc, sl, #300 @ 0x12c │ │ │ │ + rsclt pc, sl, #364 @ 0x16c │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb77a7 │ │ │ │ + strne pc, [pc, #-965] @ 0xb7787 │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ stc2 7, cr15, [sl, #936]! @ 0x3a8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff98f1ef │ │ │ │ + @ instruction: 0xffa8f1ef │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ - blx 0x8a3dd4 │ │ │ │ - blmi 0xb765c8 │ │ │ │ + blx 0x8a3db4 │ │ │ │ + blmi 0xb765a8 │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf64a0300 │ │ │ │ - vbic.i16 q11, #0 @ 0x0000 │ │ │ │ + vmul.f d22, d0, d0[4] │ │ │ │ @ instruction: 0xf7ea0933 │ │ │ │ @ instruction: 0xf104fdc1 │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07aa3010 │ │ │ │ @ instruction: 0x07ebd01b │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xf895b4 │ │ │ │ + bhi 0xf89594 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x46518830 │ │ │ │ - cdp2 7, 14, cr15, cr6, cr11, {3} │ │ │ │ + cdp2 7, 15, cr15, cr6, cr11, {3} │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xb7ff5 │ │ │ │ + streq pc, [pc, #965] @ 0xb7fd5 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1db │ │ │ │ stc2l 7, cr15, [r8, #-936] @ 0xfffffc58 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff36f1ef │ │ │ │ + @ instruction: 0xff46f1ef │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r0, #-936]! @ 0xfffffc58 │ │ │ │ - bleq 0x4f40ac │ │ │ │ + bleq 0x4f408c │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -171628,96 +171620,96 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf76b4649 │ │ │ │ - rsclt pc, sl, #11, 30 @ 0x2c │ │ │ │ + rsclt pc, sl, #27, 30 @ 0x6c │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb792b │ │ │ │ + strne pc, [pc, #-965] @ 0xb790b │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ stc2l 7, cr15, [r8], #936 @ 0x3a8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cdp2 1, 13, cr15, cr6, cr15, {7} │ │ │ │ + cdp2 1, 14, cr15, cr6, cr15, {7} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ - blx 0x8a3f58 │ │ │ │ - blmi 0xb7674c │ │ │ │ + blx 0x8a3f38 │ │ │ │ + blmi 0xb7672c │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf64a0300 │ │ │ │ - vbic.i16 q11, #0 @ 0x0000 │ │ │ │ + vmul.f d22, d0, d0[4] │ │ │ │ @ instruction: 0xf7ea0933 │ │ │ │ @ instruction: 0xf104fcff │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07aa3010 │ │ │ │ @ instruction: 0x07ebd01b │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xf89738 │ │ │ │ + bhi 0xf89718 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x46518830 │ │ │ │ - blx 0xff5b4c │ │ │ │ + blx 0x13f5b2c │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xb8179 │ │ │ │ + streq pc, [pc, #965] @ 0xb8159 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1db │ │ │ │ stc2 7, cr15, [r6], {234} @ 0xea │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cdp2 1, 7, cr15, cr4, cr15, {7} │ │ │ │ + cdp2 1, 8, cr15, cr4, cr15, {7} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [lr], {234} @ 0xea │ │ │ │ - bleq 0x4f4230 │ │ │ │ + bleq 0x4f4210 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -171725,45 +171717,45 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf76c4649 │ │ │ │ - rsclt pc, sl, #12608 @ 0x3140 │ │ │ │ + rsclt pc, sl, #13632 @ 0x3540 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb7aaf │ │ │ │ + strne pc, [pc, #-965] @ 0xb7a8f │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ stc2 7, cr15, [r6], #-936 @ 0xfffffc58 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cdp2 1, 1, cr15, cr4, cr15, {7} │ │ │ │ + cdp2 1, 2, cr15, cr4, cr15, {7} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ - blx 0x8a40e4 │ │ │ │ - blmi 0xbf68d0 │ │ │ │ + blx 0x8a40c4 │ │ │ │ + blmi 0xbf68b0 │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf64a0300 │ │ │ │ - vbic.i16 q11, #0 @ 0x0000 │ │ │ │ + vmul.f d22, d0, d0[4] │ │ │ │ @ instruction: 0xf7ea0933 │ │ │ │ @ instruction: 0xf104fc3d │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3304 │ │ │ │ @@ -171775,185 +171767,185 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ stmdbge r2, {r0, r1, r2, r3} │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdahi r2!, {ip, sp} │ │ │ │ mrsls r2, LR_irq │ │ │ │ ldmdahi r0!, {r0, r4, r6, r9, sl, lr} │ │ │ │ - blx 0xfe575cea │ │ │ │ + blx 0xfe975cca │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xb8305 │ │ │ │ + streq pc, [pc, #965] @ 0xb82e5 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ - blx 0xff0f5ef6 │ │ │ │ + blx 0xff0f5ed6 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2 1, cr15, [lr, #956]! @ 0x3bc │ │ │ │ + ldc2 1, cr15, [lr, #956]! @ 0x3bc │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r2], fp, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff6f5f52 │ │ │ │ - bleq 0x4f43bc │ │ │ │ + blx 0xff6f5f32 │ │ │ │ + bleq 0x4f439c │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ andscc pc, r8, sp, lsr #17 │ │ │ │ andsle r0, lr, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ strle r4, [fp], #-1593 @ 0xfffff9c7 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r3, r4, r5, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa23e8 │ │ │ │ + bhi 0xfa23c8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ movwcs r6, #2082 @ 0x822 │ │ │ │ strbmi r9, [r9], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7726830 │ │ │ │ - rsclt pc, sl, #24320 @ 0x5f00 │ │ │ │ + rsclt pc, sl, #28416 @ 0x6f00 │ │ │ │ @ instruction: 0xf8586823 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-32 @ 0xffffffe0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb7c43 │ │ │ │ + strne pc, [pc, #-965] @ 0xb7c23 │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1d8 │ │ │ │ - blx 0x17f5fbe │ │ │ │ + blx 0x17f5f9e │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2l 1, cr15, [sl, #-956] @ 0xfffffc44 │ │ │ │ + ldc2l 1, cr15, [sl, #-956] @ 0xfffffc44 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ - blx 0x8a4278 │ │ │ │ - blmi 0xbf6a64 │ │ │ │ + blx 0x8a4258 │ │ │ │ + blmi 0xbf6a44 │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf64a0300 │ │ │ │ - vbic.i16 q11, #0 @ 0x0000 │ │ │ │ + vmul.f d22, d0, d0[4] │ │ │ │ @ instruction: 0xf7ea0933 │ │ │ │ @ instruction: 0xf104fb73 │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3304 │ │ │ │ @ instruction: 0x07aa3018 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x1380e4 │ │ │ │ + bge 0x1380c4 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdahi r1!, {ip, sp} │ │ │ │ ldmdahi r0!, {r8, r9, sp} │ │ │ │ ldrbmi r9, [r2], -r0, lsl #4 │ │ │ │ - blx 0xff2f5e7c │ │ │ │ + blx 0xff6f5e5c │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xb8499 │ │ │ │ + streq pc, [pc, #965] @ 0xb8479 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ - blx 0xffe76088 │ │ │ │ + blx 0xffe76068 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2l 1, cr15, [r4], #956 @ 0x3bc │ │ │ │ + ldc2l 1, cr15, [r4], #956 @ 0x3bc │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r2], fp, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x4760e6 │ │ │ │ - bleq 0x4f4550 │ │ │ │ + blx 0x4760c6 │ │ │ │ + bleq 0x4f4530 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ andscc pc, r8, sp, lsr #17 │ │ │ │ andsle r0, lr, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa297c │ │ │ │ + bhi 0xfa295c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ movwcs r9, #512 @ 0x200 │ │ │ │ stmdavs r1!, {r1, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7726830 │ │ │ │ - rsclt pc, sl, #152576 @ 0x25400 │ │ │ │ + rsclt pc, sl, #168960 @ 0x29400 │ │ │ │ @ instruction: 0xf8586823 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-32 @ 0xffffffe0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb7dd7 │ │ │ │ + strne pc, [pc, #-965] @ 0xb7db7 │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1d8 │ │ │ │ - blx 0xfe576150 │ │ │ │ + blx 0xfe576130 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2 1, cr15, [r0], {239} @ 0xef │ │ │ │ + ldc2 1, cr15, [r0], {239} @ 0xef │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ pkhbtmi r4, r2, r6, lsl #12 │ │ │ │ @ instruction: 0xf60a460c │ │ │ │ @@ -171962,38 +171954,38 @@ │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ and r0, r4, r0, lsl r9 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd017 │ │ │ │ @ instruction: 0x4641d5f8 │ │ │ │ stmdahi r7!, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9bef76b │ │ │ │ + @ instruction: 0xf9cef76b │ │ │ │ strbmi fp, [r1], -r0, asr #22 │ │ │ │ @ instruction: 0xf76b4638 │ │ │ │ - ldmiblt r8!, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8!, {r0, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46424630 │ │ │ │ strcc r4, [r2], #-1593 @ 0xfffff9c7 │ │ │ │ - mrc2 7, 4, pc, cr0, cr15, {3} │ │ │ │ - streq pc, [pc, #965] @ 0xb85f5 │ │ │ │ + mcr2 7, 5, pc, cr0, cr15, {3} @ │ │ │ │ + streq pc, [pc, #965] @ 0xb85d5 │ │ │ │ strbmi r4, [ip, #-1542] @ 0xfffff9fa │ │ │ │ ldrbmi sp, [r0], -r7, ror #3 │ │ │ │ - blx 0x12f61e4 │ │ │ │ + blx 0x12f61c4 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0x46414638 │ │ │ │ - cdp2 7, 2, cr15, cr12, cr2, {4} │ │ │ │ + cdp2 7, 3, cr15, cr12, cr2, {4} │ │ │ │ svccc 0x00e6f8ba │ │ │ │ @ instruction: 0xf0434607 │ │ │ │ @ instruction: 0xf8aa0301 │ │ │ │ ldrb r3, [fp, r6, ror #31] │ │ │ │ @ instruction: 0x46414630 │ │ │ │ - cdp2 7, 2, cr15, cr0, cr2, {4} │ │ │ │ + cdp2 7, 3, cr15, cr0, cr2, {4} │ │ │ │ svccc 0x00e6f8ba │ │ │ │ @ instruction: 0xf0434606 │ │ │ │ @ instruction: 0xf8aa0301 │ │ │ │ strb r3, [sl, r6, ror #31] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172003,40 +171995,40 @@ │ │ │ │ @ instruction: 0xf7ea79d4 │ │ │ │ @ instruction: 0xf104fa5d │ │ │ │ @ instruction: 0x46050a10 │ │ │ │ ldrle r0, [r1], #-2027 @ 0xfffff815 │ │ │ │ vraddhn.i16 d19, , q2 │ │ │ │ ldrbmi r1, [r4, #-1295] @ 0xfffffaf1 │ │ │ │ @ instruction: 0x4640d1f8 │ │ │ │ - blx 0x376260 │ │ │ │ + blx 0x376240 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf76b6827 │ │ │ │ - ldmdblt r8, {r0, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf9d0f76b │ │ │ │ + @ instruction: 0xf9e0f76b │ │ │ │ @ instruction: 0x4630b9b8 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ - mrc2 7, 3, pc, cr0, cr15, {3} │ │ │ │ + mcr2 7, 4, pc, cr0, cr15, {3} @ │ │ │ │ ldrb r4, [fp, r6, lsl #12] │ │ │ │ @ instruction: 0x46494630 │ │ │ │ - cdp2 7, 0, cr15, cr6, cr2, {4} │ │ │ │ + cdp2 7, 1, cr15, cr6, cr2, {4} │ │ │ │ svccc 0x00d4f8b8 │ │ │ │ strbmi r4, [r9], -r6, lsl #12 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf8a84638 │ │ │ │ @ instruction: 0xf76b3fd4 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi sp, [r8], -r7, ror #1 │ │ │ │ @ instruction: 0xf7824649 │ │ │ │ - @ instruction: 0xf8b8fdf5 │ │ │ │ + @ instruction: 0xf8b8fe05 │ │ │ │ @ instruction: 0x46073fd4 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00d4f8a8 │ │ │ │ svclt 0x0000e7db │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172048,38 +172040,38 @@ │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ and r0, r4, r0, lsl r9 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd017 │ │ │ │ @ instruction: 0x4641d5f8 │ │ │ │ stmdahi r7!, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf912f76b │ │ │ │ + @ instruction: 0xf922f76b │ │ │ │ strbmi fp, [r1], -r0, asr #22 │ │ │ │ @ instruction: 0xf76b4638 │ │ │ │ - ldmiblt r8!, {r0, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8!, {r0, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46424630 │ │ │ │ strcc r4, [r2], #-1593 @ 0xfffff9c7 │ │ │ │ - ldc2l 7, cr15, [r4, #508]! @ 0x1fc │ │ │ │ - streq pc, [pc, #965] @ 0xb874d │ │ │ │ + mcr2 7, 0, pc, cr4, cr15, {3} @ │ │ │ │ + streq pc, [pc, #965] @ 0xb872d │ │ │ │ strbmi r4, [ip, #-1542] @ 0xfffff9fa │ │ │ │ ldrbmi sp, [r0], -r7, ror #3 │ │ │ │ @ instruction: 0xf99cf7ea │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0x46414638 │ │ │ │ - stc2 7, cr15, [r0, #520] @ 0x208 │ │ │ │ + ldc2 7, cr15, [r0, #520] @ 0x208 │ │ │ │ svccc 0x00e6f8ba │ │ │ │ @ instruction: 0xf0434607 │ │ │ │ @ instruction: 0xf8aa0301 │ │ │ │ ldrb r3, [fp, r6, ror #31] │ │ │ │ @ instruction: 0x46414630 │ │ │ │ - ldc2l 7, cr15, [r4, #-520]! @ 0xfffffdf8 │ │ │ │ + stc2 7, cr15, [r4, #520] @ 0x208 │ │ │ │ svccc 0x00e6f8ba │ │ │ │ @ instruction: 0xf0434606 │ │ │ │ @ instruction: 0xf8aa0301 │ │ │ │ strb r3, [sl, r6, ror #31] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172097,32 +172089,32 @@ │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf76b6827 │ │ │ │ - ldmdblt r8, {r0, r3, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r3, r4, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf924f76b │ │ │ │ + @ instruction: 0xf934f76b │ │ │ │ @ instruction: 0x4630b9b8 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ - ldc2l 7, cr15, [r4, #508] @ 0x1fc │ │ │ │ + stc2l 7, cr15, [r4, #508]! @ 0x1fc │ │ │ │ ldrb r4, [fp, r6, lsl #12] │ │ │ │ @ instruction: 0x46494630 │ │ │ │ - ldc2l 7, cr15, [sl, #-520] @ 0xfffffdf8 │ │ │ │ + stc2l 7, cr15, [sl, #-520]! @ 0xfffffdf8 │ │ │ │ svccc 0x00d4f8b8 │ │ │ │ strbmi r4, [r9], -r6, lsl #12 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf8a84638 │ │ │ │ @ instruction: 0xf76b3fd4 │ │ │ │ - stmdacs r0, {r0, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi sp, [r8], -r7, ror #1 │ │ │ │ @ instruction: 0xf7824649 │ │ │ │ - @ instruction: 0xf8b8fd49 │ │ │ │ + @ instruction: 0xf8b8fd59 │ │ │ │ @ instruction: 0x46073fd4 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00d4f8a8 │ │ │ │ svclt 0x0000e7db │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172134,39 +172126,39 @@ │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ and r0, r4, r0, lsl r9 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd018 │ │ │ │ @ instruction: 0x4641d5f8 │ │ │ │ stmdahi r7!, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf866f76b │ │ │ │ + @ instruction: 0xf876f76b │ │ │ │ strbmi fp, [r1], -r8, asr #22 │ │ │ │ @ instruction: 0xf76b4638 │ │ │ │ - stmiblt r0, {r0, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r0, {r0, r4, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46424630 │ │ │ │ smlabteq lr, r7, r3, pc @ │ │ │ │ @ instruction: 0xf77f3402 │ │ │ │ - vmvn.i32 d31, #14155775 @ 0x00d7ffff │ │ │ │ + vqrdmulh.s , , d3[1] │ │ │ │ strmi r0, [r6], -pc, lsl #11 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7ea4650 │ │ │ │ ldrtmi pc, [r0], -pc, ror #17 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463887f0 │ │ │ │ @ instruction: 0xf7824641 │ │ │ │ - @ instruction: 0xf8bafcd3 │ │ │ │ + @ instruction: 0xf8bafce3 │ │ │ │ strmi r3, [r7], -r6, ror #31 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00e6f8aa │ │ │ │ @ instruction: 0x4630e7da │ │ │ │ @ instruction: 0xf7824641 │ │ │ │ - @ instruction: 0xf8bafcc7 │ │ │ │ + @ instruction: 0xf8bafcd7 │ │ │ │ strmi r3, [r6], -r6, ror #31 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00e6f8aa │ │ │ │ svclt 0x0000e7c9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172184,32 +172176,32 @@ │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf76b6827 │ │ │ │ - stmdblt r0!, {r0, r1, r3, r4, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r1, r3, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf876f76b │ │ │ │ + @ instruction: 0xf886f76b │ │ │ │ ldrtmi fp, [r0], -r0, asr #19 │ │ │ │ @ instruction: 0xf027464a │ │ │ │ @ instruction: 0xf77f4100 │ │ │ │ - @ instruction: 0x4606fd15 │ │ │ │ + strmi pc, [r6], -r5, lsr #26 │ │ │ │ @ instruction: 0x4630e7da │ │ │ │ @ instruction: 0xf7824649 │ │ │ │ - @ instruction: 0xf8b8fcab │ │ │ │ + @ instruction: 0xf8b8fcbb │ │ │ │ @ instruction: 0x46063fd4 │ │ │ │ @ instruction: 0xf0434649 │ │ │ │ ldrtmi r0, [r8], -r1, lsl #6 │ │ │ │ svccc 0x00d4f8a8 │ │ │ │ - @ instruction: 0xf85ef76b │ │ │ │ + @ instruction: 0xf86ef76b │ │ │ │ rscle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0x46494638 │ │ │ │ - ldc2 7, cr15, [sl], {130} @ 0x82 │ │ │ │ + stc2 7, cr15, [sl], #520 @ 0x208 │ │ │ │ svccc 0x00d4f8b8 │ │ │ │ @ instruction: 0xf0434607 │ │ │ │ @ instruction: 0xf8a80301 │ │ │ │ @ instruction: 0xe7da3fd4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172221,39 +172213,39 @@ │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ and r0, r4, r0, lsl r9 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd018 │ │ │ │ @ instruction: 0x4641d5f8 │ │ │ │ stmdahi r7!, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xffb8f76a │ │ │ │ + @ instruction: 0xffc8f76a │ │ │ │ strbmi fp, [r1], -r8, asr #22 │ │ │ │ @ instruction: 0xf76a4638 │ │ │ │ - stmiblt r0, {r0, r1, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r0, {r0, r1, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46424630 │ │ │ │ smlabteq lr, r7, r3, pc @ │ │ │ │ @ instruction: 0xf77f3402 │ │ │ │ - @ instruction: 0xf3c5fc99 │ │ │ │ + vmull.u8 , d21, d25 │ │ │ │ strmi r0, [r6], -pc, lsl #11 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7ea4650 │ │ │ │ ldrtmi pc, [r0], -r1, asr #16 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463887f0 │ │ │ │ @ instruction: 0xf7824641 │ │ │ │ - @ instruction: 0xf8bafc25 │ │ │ │ + @ instruction: 0xf8bafc35 │ │ │ │ strmi r3, [r7], -r6, ror #31 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00e6f8aa │ │ │ │ @ instruction: 0x4630e7da │ │ │ │ @ instruction: 0xf7824641 │ │ │ │ - @ instruction: 0xf8bafc19 │ │ │ │ + @ instruction: 0xf8bafc29 │ │ │ │ strmi r3, [r6], -r6, ror #31 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00e6f8aa │ │ │ │ svclt 0x0000e7c9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172271,32 +172263,32 @@ │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf76a6827 │ │ │ │ - stmdblt r0!, {r0, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xffc8f76a │ │ │ │ + @ instruction: 0xffd8f76a │ │ │ │ ldrtmi fp, [r0], -r0, asr #19 │ │ │ │ @ instruction: 0xf027464a │ │ │ │ @ instruction: 0xf77f4100 │ │ │ │ - @ instruction: 0x4606fc77 │ │ │ │ + strmi pc, [r6], -r7, lsl #25 │ │ │ │ @ instruction: 0x4630e7da │ │ │ │ @ instruction: 0xf7824649 │ │ │ │ - @ instruction: 0xf8b8fbfd │ │ │ │ + @ instruction: 0xf8b8fc0d │ │ │ │ @ instruction: 0x46063fd4 │ │ │ │ @ instruction: 0xf0434649 │ │ │ │ ldrtmi r0, [r8], -r1, lsl #6 │ │ │ │ svccc 0x00d4f8a8 │ │ │ │ - @ instruction: 0xffb0f76a │ │ │ │ + @ instruction: 0xffc0f76a │ │ │ │ rscle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0x46494638 │ │ │ │ - blx 0xffbf6536 │ │ │ │ + blx 0xffff6516 │ │ │ │ svccc 0x00d4f8b8 │ │ │ │ @ instruction: 0xf0434607 │ │ │ │ @ instruction: 0xf8a80301 │ │ │ │ @ instruction: 0xe7da3fd4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172319,25 +172311,25 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa2fb0 │ │ │ │ + bhi 0xfa2f90 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, r9, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf896f780 │ │ │ │ + @ instruction: 0xf8a6f780 │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12cf38 │ │ │ │ + bls 0x12cf18 │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ @ instruction: 0xff70f7e9 │ │ │ │ @@ -172346,15 +172338,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf95ef1ef │ │ │ │ + @ instruction: 0xf96ef1ef │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ @@ -172375,42 +172367,42 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3090 │ │ │ │ + bhi 0xfa3070 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andeq pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf7804649 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [r3], -ip, lsl #30 │ │ │ │ - b 0x12c14a0 │ │ │ │ + b 0x12c1480 │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x988910 │ │ │ │ - b 0x2b94c4 │ │ │ │ - b 0x117a8d8 │ │ │ │ + b 0x9888f0 │ │ │ │ + b 0x2b94a4 │ │ │ │ + b 0x117a8b8 │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x3784d0 │ │ │ │ - blls 0x292938 │ │ │ │ + blmi 0x3784b0 │ │ │ │ + blls 0x292918 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ef8ff0 │ │ │ │ - svclt 0x0000f8ef │ │ │ │ + svclt 0x0000f8ff │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -172437,20 +172429,20 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85a3000 │ │ │ │ @ instruction: 0xf85b1004 │ │ │ │ @ instruction: 0xf77f0004 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, lsl #30 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d0ec │ │ │ │ + bls 0x12d0cc │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ cdp2 7, 9, cr15, cr0, cr9, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ @@ -172458,15 +172450,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf87ef1ef │ │ │ │ + @ instruction: 0xf88ef1ef │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -172492,37 +172484,37 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r0, [r1], -r4 │ │ │ │ - @ instruction: 0xff4cf77f │ │ │ │ + @ instruction: 0xff5cf77f │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x988ad4 │ │ │ │ + b 0x988ab4 │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x378310 │ │ │ │ - blls 0x292af8 │ │ │ │ + blmi 0x3782f0 │ │ │ │ + blls 0x292ad8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ef8ff0 │ │ │ │ - svclt 0x0000f80f │ │ │ │ + svclt 0x0000f81f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ strcs r4, [r0], #-2864 @ 0xfffff4d0 │ │ │ │ @@ -172542,25 +172534,25 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa332c │ │ │ │ + bhi 0xfa330c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, r9, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - mrc2 7, 6, pc, cr8, cr15, {3} │ │ │ │ + mcr2 7, 7, pc, cr8, cr15, {3} @ │ │ │ │ svclt 0x00142800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d2b4 │ │ │ │ + bls 0x12d294 │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ ldc2 7, cr15, [r2, #932]! @ 0x3a4 │ │ │ │ @@ -172569,15 +172561,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xffa0f1ee │ │ │ │ + @ instruction: 0xffb0f1ee │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ @@ -172598,42 +172590,42 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa340c │ │ │ │ + bhi 0xfa33ec │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andeq pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf77f4649 │ │ │ │ - stmdacs r0, {r0, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ qadd16mi fp, r3, r4 │ │ │ │ - b 0x12c181c │ │ │ │ + b 0x12c17fc │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x988c8c │ │ │ │ - b 0x2b9840 │ │ │ │ - b 0x117ac54 │ │ │ │ + b 0x988c6c │ │ │ │ + b 0x2b9820 │ │ │ │ + b 0x117ac34 │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x378154 │ │ │ │ - blls 0x292cb4 │ │ │ │ + blmi 0x378134 │ │ │ │ + blls 0x292c94 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000ff31 │ │ │ │ + svclt 0x0000ff41 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -172660,20 +172652,20 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85a3000 │ │ │ │ @ instruction: 0xf85b1004 │ │ │ │ @ instruction: 0xf77f0004 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ qadd16mi fp, fp, r4 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d468 │ │ │ │ + bls 0x12d448 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ ldc2l 7, cr15, [r2], {233} @ 0xe9 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ @@ -172681,15 +172673,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cdp2 1, 12, cr15, cr0, cr14, {7} │ │ │ │ + cdp2 1, 13, cr15, cr0, cr14, {7} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -172715,37 +172707,37 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r0, [r1], -r4 │ │ │ │ - stc2 7, cr15, [lr, #508] @ 0x1fc │ │ │ │ + ldc2 7, cr15, [lr, #508] @ 0x1fc │ │ │ │ svclt 0x00142800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x988e50 │ │ │ │ + b 0x988e30 │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x377f94 │ │ │ │ - blls 0x292e74 │ │ │ │ + blmi 0x377f74 │ │ │ │ + blls 0x292e54 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000fe51 │ │ │ │ + svclt 0x0000fe61 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ strcs r4, [r0], #-2864 @ 0xfffff4d0 │ │ │ │ @@ -172765,42 +172757,42 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa36a8 │ │ │ │ + bhi 0xfa3688 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, r9, lsr r8 @ │ │ │ │ - ldc2 7, cr15, [sl, #-508] @ 0xfffffe04 │ │ │ │ + stc2 7, cr15, [sl, #-508]! @ 0xfffffe04 │ │ │ │ svclt 0x00d42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d630 │ │ │ │ + bls 0x12d610 │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ - blx 0xffdf6e8a │ │ │ │ + blx 0xffdf6e6a │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2l 1, cr15, [r2, #952]! @ 0x3b8 │ │ │ │ + ldc2l 1, cr15, [r2, #952]! @ 0x3b8 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ @@ -172821,42 +172813,42 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3788 │ │ │ │ + bhi 0xfa3768 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf77f4648 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4623bfd4 │ │ │ │ - b 0x12c1b98 │ │ │ │ + b 0x12c1b78 │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x989008 │ │ │ │ - b 0x2b9bbc │ │ │ │ - b 0x117afd0 │ │ │ │ + b 0x988fe8 │ │ │ │ + b 0x2b9b9c │ │ │ │ + b 0x117afb0 │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x377dd8 │ │ │ │ - blls 0x293030 │ │ │ │ + blmi 0x377db8 │ │ │ │ + blls 0x293010 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000fd73 │ │ │ │ + svclt 0x0000fd83 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -172883,36 +172875,36 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ @ instruction: 0xf85a1004 │ │ │ │ @ instruction: 0xf77f0004 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462bbfd4 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d7e4 │ │ │ │ + bls 0x12d7c4 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ - blx 0x5f704a │ │ │ │ + blx 0x5f702a │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2 1, cr15, [r2, #-952] @ 0xfffffc48 │ │ │ │ + ldc2 1, cr15, [r2, #-952] @ 0xfffffc48 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -172938,37 +172930,37 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r1, [r0], -r4 │ │ │ │ - blx 0xff4f6f52 │ │ │ │ + blx 0xff8f6f32 │ │ │ │ svclt 0x00d42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x9891cc │ │ │ │ + b 0x9891ac │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x377c18 │ │ │ │ - blls 0x2931f0 │ │ │ │ + blmi 0x377bf8 │ │ │ │ + blls 0x2931d0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000fc93 │ │ │ │ + svclt 0x0000fca3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ strcs r4, [r0], #-2864 @ 0xfffff4d0 │ │ │ │ @@ -172988,54 +172980,54 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3a24 │ │ │ │ + bhi 0xfa3a04 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, r9, lsr r8 @ │ │ │ │ - blx 0x17f702a │ │ │ │ + blx 0x1bf700a │ │ │ │ svclt 0x00cc2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d9ac │ │ │ │ + bls 0x12d98c │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ - blx 0xe77204 │ │ │ │ + blx 0xe771e4 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2 1, cr15, [r4], #-952 @ 0xfffffc48 │ │ │ │ + ldc2 1, cr15, [r4], #-952 @ 0xfffffc48 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ strmi r2, [sl], r0, lsl #10 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf989fa1f │ │ │ │ - blx 0x14f725c │ │ │ │ + blx 0x14f723c │ │ │ │ strmi r2, [r6], -r3, lsl #8 │ │ │ │ @ instruction: 0xf8db46a8 │ │ │ │ @ instruction: 0xf60b0220 │ │ │ │ @ instruction: 0xf7e977e6 │ │ │ │ stmib sp, {r0, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ strpl lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ @@ -173044,42 +173036,42 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3b04 │ │ │ │ + bhi 0xfa3ae4 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf77f4648 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [r3], -ip, asr #31 │ │ │ │ - b 0x12c1f14 │ │ │ │ + b 0x12c1ef4 │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x989384 │ │ │ │ - b 0x2b9f38 │ │ │ │ - b 0x117b34c │ │ │ │ + b 0x989364 │ │ │ │ + b 0x2b9f18 │ │ │ │ + b 0x117b32c │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x377a5c │ │ │ │ - blls 0x2933ac │ │ │ │ + blmi 0x377a3c │ │ │ │ + blls 0x29338c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000fbb5 │ │ │ │ + svclt 0x0000fbc5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -173106,20 +173098,20 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ @ instruction: 0xf85a1004 │ │ │ │ @ instruction: 0xf77f0004 │ │ │ │ - stmdacs r0, {r0, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, asr #31 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12db60 │ │ │ │ + bls 0x12db40 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ @ instruction: 0xf956f7e9 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ @@ -173127,15 +173119,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x11f5c02 │ │ │ │ + blx 0x15f5be2 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -173161,37 +173153,37 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r1, [r0], -r4 │ │ │ │ - blx 0x5772cc │ │ │ │ + blx 0x9772ac │ │ │ │ svclt 0x00cc2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x989548 │ │ │ │ + b 0x989528 │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x37789c │ │ │ │ - blls 0x29356c │ │ │ │ + blmi 0x37787c │ │ │ │ + blls 0x29354c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000fad5 │ │ │ │ + svclt 0x0000fae5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ strcs r4, [r0], #-2864 @ 0xfffff4d0 │ │ │ │ @@ -173211,25 +173203,25 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3da0 │ │ │ │ + bhi 0xfa3d80 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, r9, lsr r8 @ │ │ │ │ - @ instruction: 0xf99ef77f │ │ │ │ + @ instruction: 0xf9aef77f │ │ │ │ svclt 0x00b42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12dd28 │ │ │ │ + bls 0x12dd08 │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ @ instruction: 0xf878f7e9 │ │ │ │ @@ -173238,15 +173230,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x1a75dbc │ │ │ │ + blx 0x1e75d9c │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ @@ -173267,42 +173259,42 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3e80 │ │ │ │ + bhi 0xfa3e60 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf77f4648 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4623bfb4 │ │ │ │ - b 0x12c2290 │ │ │ │ + b 0x12c2270 │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x989700 │ │ │ │ - b 0x2ba2b4 │ │ │ │ - b 0x117b6c8 │ │ │ │ + b 0x9896e0 │ │ │ │ + b 0x2ba294 │ │ │ │ + b 0x117b6a8 │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x3776e0 │ │ │ │ - blls 0x293728 │ │ │ │ + blmi 0x3776c0 │ │ │ │ + blls 0x293708 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000f9f7 │ │ │ │ + svclt 0x0000fa07 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -173329,20 +173321,20 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ @ instruction: 0xf85a1004 │ │ │ │ @ instruction: 0xf77f0004 │ │ │ │ - stmdacs r0, {r0, r1, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462bbfb4 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12dedc │ │ │ │ + bls 0x12debc │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ @ instruction: 0xff98f7e8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ @@ -173350,15 +173342,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf986f1ee │ │ │ │ + @ instruction: 0xf996f1ee │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -173384,37 +173376,37 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r1, [r0], -r4 │ │ │ │ - @ instruction: 0xf854f77f │ │ │ │ + @ instruction: 0xf864f77f │ │ │ │ svclt 0x00b42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x9898c4 │ │ │ │ + b 0x9898a4 │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e83ca4 │ │ │ │ - blmi 0x379520 │ │ │ │ - blls 0x2938e8 │ │ │ │ + blmi 0x379500 │ │ │ │ + blls 0x2938c8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000f917 │ │ │ │ + svclt 0x0000f927 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ strcs r4, [r0], #-2864 @ 0xfffff4d0 │ │ │ │ @@ -173434,25 +173426,25 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa411c │ │ │ │ + bhi 0xfa40fc │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, r9, lsr r8 @ │ │ │ │ - @ instruction: 0xffe0f77e │ │ │ │ + @ instruction: 0xfff0f77e │ │ │ │ svclt 0x00ac2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12e0a4 │ │ │ │ + bls 0x12e084 │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ cdp2 7, 11, cr15, cr10, cr8, {7} │ │ │ │ @@ -173461,15 +173453,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf8a8f1ee │ │ │ │ + @ instruction: 0xf8b8f1ee │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ @@ -173490,42 +173482,42 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa41fc │ │ │ │ + bhi 0xfa41dc │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf77e4648 │ │ │ │ - stmdacs r0, {r0, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [r3], -ip, lsr #31 │ │ │ │ - b 0x12c260c │ │ │ │ + b 0x12c25ec │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x989a7c │ │ │ │ - b 0x2ba630 │ │ │ │ - b 0x117ba44 │ │ │ │ + b 0x989a5c │ │ │ │ + b 0x2ba610 │ │ │ │ + b 0x117ba24 │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e83ca4 │ │ │ │ - blmi 0x379364 │ │ │ │ - blls 0x293aa4 │ │ │ │ + blmi 0x379344 │ │ │ │ + blls 0x293a84 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000f839 │ │ │ │ + svclt 0x0000f849 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -173552,20 +173544,20 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ @ instruction: 0xf85a1004 │ │ │ │ @ instruction: 0xf77e0004 │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, lsr #31 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12e258 │ │ │ │ + bls 0x12e238 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ ldc2l 7, cr15, [sl, #928] @ 0x3a0 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ @@ -173573,15 +173565,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xffc8f1ed │ │ │ │ + @ instruction: 0xffd8f1ed │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -173607,48 +173599,48 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r1, [r0], -r4 │ │ │ │ - mrc2 7, 4, pc, cr6, cr14, {3} │ │ │ │ + mcr2 7, 5, pc, cr6, cr14, {3} @ │ │ │ │ svclt 0x00ac2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x989c40 │ │ │ │ + b 0x989c20 │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e83ca4 │ │ │ │ - blmi 0x3791a4 │ │ │ │ - blls 0x293c64 │ │ │ │ + blmi 0x379184 │ │ │ │ + blls 0x293c44 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000ff59 │ │ │ │ + svclt 0x0000ff69 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [sl], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdbvs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r2, #928] @ 0x3a0 │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf60b4605 │ │ │ │ movwcs r7, #2022 @ 0x7e6 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ @@ -173665,39 +173657,39 @@ │ │ │ │ ldrbmi r0, [r1], -r0 │ │ │ │ stc2l 0, cr15, [r0, #96]! @ 0x60 │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ tstmi r3, #2 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xba075 │ │ │ │ + streq pc, [pc, #965] @ 0xba055 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1da │ │ │ │ stc2 7, cr15, [r8, #-928] @ 0xfffffc60 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cdp2 1, 15, cr15, cr6, cr13, {7} │ │ │ │ + @ instruction: 0xff06f1ed │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [sl], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdbvs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r0, #-928]! @ 0xfffffc60 │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf60b4605 │ │ │ │ movwcs r7, #2022 @ 0x7e6 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ @@ -173710,43 +173702,43 @@ │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184651 │ │ │ │ rsclt pc, sl, #1872 @ 0x750 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x981e2c │ │ │ │ + b 0x981e0c │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, fp, r4, asr #10 │ │ │ │ @ instruction: 0xf7e84658 │ │ │ │ - blmi 0x37901c │ │ │ │ - blls 0x213dec │ │ │ │ + blmi 0x378ffc │ │ │ │ + blls 0x213dcc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000fe95 │ │ │ │ + svclt 0x0000fea5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [sl], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdbvs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [lr], #928 @ 0x3a0 │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf60b4605 │ │ │ │ movwcs r7, #2022 @ 0x7e6 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ @@ -173763,39 +173755,39 @@ │ │ │ │ ldrbmi r0, [r1], -r0 │ │ │ │ stc2l 0, cr15, [r8, #-96] @ 0xffffffa0 │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ tstmi r3, #2 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xba1fd │ │ │ │ + streq pc, [pc, #965] @ 0xba1dd │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1da │ │ │ │ mcrr2 7, 14, pc, r4, cr8 @ │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cdp2 1, 3, cr15, cr2, cr13, {7} │ │ │ │ + cdp2 1, 4, cr15, cr2, cr13, {7} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [sl], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdbvs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mrrc2 7, 14, pc, ip, cr8 @ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf60b4605 │ │ │ │ movwcs r7, #2022 @ 0x7e6 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ @@ -173808,46 +173800,46 @@ │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184651 │ │ │ │ rsclt pc, sl, #14144 @ 0x3740 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x981fb4 │ │ │ │ + b 0x981f94 │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, fp, r4, asr #10 │ │ │ │ @ instruction: 0xf7e84658 │ │ │ │ - blmi 0x378e94 │ │ │ │ - blls 0x213f74 │ │ │ │ + blmi 0x378e74 │ │ │ │ + blls 0x213f54 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000fdd1 │ │ │ │ + svclt 0x0000fde1 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfff77f06 │ │ │ │ - bleq 0x4f6378 │ │ │ │ + blx 0xfff77ee6 │ │ │ │ + bleq 0x4f6358 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -173860,42 +173852,42 @@ │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184649 │ │ │ │ rsclt pc, sl, #50176 @ 0xc400 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb9bf7 │ │ │ │ + strne pc, [pc, #-965] @ 0xb9bd7 │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ - blx 0xfe177f6a │ │ │ │ + blx 0xfe177f4a │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 1, cr15, [r0, #-948]! @ 0xfffffc4c │ │ │ │ + stc2 1, cr15, [r0, #948] @ 0x3b4 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe777fc6 │ │ │ │ - bleq 0x4f6438 │ │ │ │ + blx 0xfe777fa6 │ │ │ │ + bleq 0x4f6418 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -173908,42 +173900,42 @@ │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184649 │ │ │ │ rsclt pc, sl, #154624 @ 0x25c00 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb9cb7 │ │ │ │ + strne pc, [pc, #-965] @ 0xb9c97 │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ - blx 0x97802a │ │ │ │ + blx 0x97800a │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 1, cr15, [r0, #-948] @ 0xfffffc4c │ │ │ │ + stc2 1, cr15, [r0, #-948]! @ 0xfffffc4c │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xf78086 │ │ │ │ - bleq 0x4f64f8 │ │ │ │ + blx 0xf78066 │ │ │ │ + bleq 0x4f64d8 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -173956,42 +173948,42 @@ │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184649 │ │ │ │ rsclt pc, sl, #577536 @ 0x8d000 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb9d77 │ │ │ │ + strne pc, [pc, #-965] @ 0xb9d57 │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ - blx 0xff1780e8 │ │ │ │ + blx 0xff1780c8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 1, cr15, [r0], #948 @ 0x3b4 │ │ │ │ + stc2l 1, cr15, [r0], {237} @ 0xed │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff778144 │ │ │ │ - bleq 0x4f65b8 │ │ │ │ + blx 0xff778124 │ │ │ │ + bleq 0x4f6598 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -174004,146 +173996,146 @@ │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184649 │ │ │ │ rsclt pc, sl, #995328 @ 0xf3000 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb9e37 │ │ │ │ + strne pc, [pc, #-965] @ 0xb9e17 │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ - blx 0x19781a8 │ │ │ │ + blx 0x1978188 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mrrc2 1, 14, pc, r0, cr13 @ │ │ │ │ + stc2l 1, cr15, [r0], #-948 @ 0xfffffc4c │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r2], r9, lsl #1 │ │ │ │ - bmi 0xc4baa4 │ │ │ │ + bmi 0xc4ba84 │ │ │ │ @ instruction: 0xf64a460c │ │ │ │ - vbic.i16 q11, #0 @ 0x0000 │ │ │ │ + vmul.f d22, d0, d0[4] │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x1e7820c │ │ │ │ + blx 0x1e781ec │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xf89a2200 │ │ │ │ stmib sp, {r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @ instruction: 0xf8ad2204 │ │ │ │ @ instruction: 0xf88a2018 │ │ │ │ streq r3, [sl, r8, ror #31]! │ │ │ │ @ instruction: 0x07ebd01c │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x13a2e0 │ │ │ │ + bge 0x13a2c0 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0182100 │ │ │ │ rsclt pc, sl, #37888 @ 0x9400 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x982384 │ │ │ │ + b 0x982364 │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, sl, r4, asr #10 │ │ │ │ @ instruction: 0xf88a4650 │ │ │ │ @ instruction: 0xf7e8bfe8 │ │ │ │ - blmi 0x378ac0 │ │ │ │ - blls 0x294348 │ │ │ │ + blmi 0x378aa0 │ │ │ │ + blls 0x294328 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000fbe7 │ │ │ │ + svclt 0x0000fbf7 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r2], r9, lsl #1 │ │ │ │ - bmi 0xc4bb78 │ │ │ │ + bmi 0xc4bb58 │ │ │ │ @ instruction: 0xf64a460c │ │ │ │ - vbic.i16 q11, #0 @ 0x0000 │ │ │ │ + vmul.f d22, d0, d0[4] │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x3f82e0 │ │ │ │ + blx 0x3f82c0 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xf89a2200 │ │ │ │ stmib sp, {r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @ instruction: 0xf8ad2204 │ │ │ │ @ instruction: 0xf88a2018 │ │ │ │ streq r3, [sl, r8, ror #31]! │ │ │ │ @ instruction: 0x07ebd01c │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x13a3b4 │ │ │ │ + bge 0x13a394 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0182100 │ │ │ │ rsclt pc, sl, #181248 @ 0x2c400 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x982458 │ │ │ │ + b 0x982438 │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, sl, r4, asr #10 │ │ │ │ @ instruction: 0xf88a4650 │ │ │ │ @ instruction: 0xf7e8bfe8 │ │ │ │ - blmi 0x3789ec │ │ │ │ - blls 0x29441c │ │ │ │ + blmi 0x3789cc │ │ │ │ + blls 0x2943fc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000fb7d │ │ │ │ + svclt 0x0000fb8d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r0], r9, lsl #1 │ │ │ │ - bmi 0xc0bc44 │ │ │ │ + bmi 0xc0bc24 │ │ │ │ @ instruction: 0xf64a460e │ │ │ │ - vbic.i16 q11, #0 @ 0x0000 │ │ │ │ + vmul.f d22, d0, d0[4] │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ ldrbvc pc, [r4, r8, lsl #12] @ │ │ │ │ - beq 0x4f6818 │ │ │ │ + beq 0x4f67f8 │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf9a2f7e8 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xf8982200 │ │ │ │ stmib sp, {r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @@ -174152,50 +174144,50 @@ │ │ │ │ @ instruction: 0x072a3fd6 │ │ │ │ @ instruction: 0x07ebd01b │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x13a488 │ │ │ │ + bge 0x13a468 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0182100 │ │ │ │ rsclt pc, sl, #147456 @ 0x24000 │ │ │ │ @ instruction: 0xf8596833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xba0ab │ │ │ │ + strne pc, [pc, #-965] @ 0xba08b │ │ │ │ ldrbmi r3, [r4, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4640d1db │ │ │ │ svclt 0x00d6f888 │ │ │ │ @ instruction: 0xf926f7e8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x5f6c5e │ │ │ │ + blx 0x9f6c3e │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r0], r9, lsl #1 │ │ │ │ - bmi 0xc0bd14 │ │ │ │ + bmi 0xc0bcf4 │ │ │ │ @ instruction: 0xf64a460e │ │ │ │ - vbic.i16 q11, #0 @ 0x0000 │ │ │ │ + vmul.f d22, d0, d0[4] │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ ldrbvc pc, [r4, r8, lsl #12] @ │ │ │ │ - beq 0x4f68e8 │ │ │ │ + beq 0x4f68c8 │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf93af7e8 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xf8982200 │ │ │ │ stmib sp, {r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @@ -174204,47 +174196,47 @@ │ │ │ │ @ instruction: 0x072a3fd6 │ │ │ │ @ instruction: 0x07ebd01b │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x13a558 │ │ │ │ + bge 0x13a538 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0182100 │ │ │ │ rsclt pc, sl, #1687552 @ 0x19c000 │ │ │ │ @ instruction: 0xf8596833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xba17b │ │ │ │ + strne pc, [pc, #-965] @ 0xba15b │ │ │ │ ldrbmi r3, [r4, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4640d1db │ │ │ │ svclt 0x00d6f888 │ │ │ │ @ instruction: 0xf8bef7e8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfebf6d2c │ │ │ │ + blx 0xfeff6d0c │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r2], r9, lsl #1 │ │ │ │ - bmi 0xc0bdec │ │ │ │ + bmi 0xc0bdcc │ │ │ │ @ instruction: 0xf64a460c │ │ │ │ - vbic.i16 q11, #0 @ 0x0000 │ │ │ │ + vmul.f d22, d0, d0[4] │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8d2f7e8 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @@ -174265,41 +174257,41 @@ │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ mrc2 0, 7, pc, cr10, cr8, {0} │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ tstmi r3, #2 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xba9d5 │ │ │ │ + streq pc, [pc, #965] @ 0xba9b5 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4650d1db │ │ │ │ svclt 0x00e8f88a │ │ │ │ @ instruction: 0xf856f7e8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x11f6dfc │ │ │ │ + blx 0x15f6ddc │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r0], r9, lsl #1 │ │ │ │ - bmi 0xc0beb4 │ │ │ │ + bmi 0xc0be94 │ │ │ │ @ instruction: 0xf64a460e │ │ │ │ - vbic.i16 q11, #0 @ 0x0000 │ │ │ │ + vmul.f d22, d0, d0[4] │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ ldrbvc pc, [r4, r8, lsl #12] @ │ │ │ │ - beq 0x4f6a88 │ │ │ │ + beq 0x4f6a68 │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf86af7e8 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xf8982200 │ │ │ │ stmib sp, {r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @@ -174321,25 +174313,25 @@ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vraddhn.i16 d19, , q2 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r4, ip, r4, asr r5 │ │ │ │ @ instruction: 0xf8884640 │ │ │ │ @ instruction: 0xf7e7bfd6 │ │ │ │ - blmi 0x37a6ac │ │ │ │ - blls 0x29475c │ │ │ │ + blmi 0x37a68c │ │ │ │ + blls 0x29473c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000f9dd │ │ │ │ + svclt 0x0000f9ed │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ @ instruction: 0xf7e82300 │ │ │ │ svclt 0x0000b8ff │ │ │ │ @ instruction: 0xf7e82301 │ │ │ │ svclt 0x0000b8fb │ │ │ │ @ instruction: 0xf7e82300 │ │ │ │ svclt 0x0000b977 │ │ │ │ @@ -174350,100 +174342,100 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r6, sl, lsr #22 │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64a4616 │ │ │ │ - vbic.i16 q11, #0 @ 0x0000 │ │ │ │ + vmul.f d22, d0, d0[4] │ │ │ │ @ instruction: 0xf7e70933 │ │ │ │ @ instruction: 0xf104fff7 │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07aa3010 │ │ │ │ @ instruction: 0x07ebd01a │ │ │ │ ldrtmi fp, [r9], -r8, asr #30 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r3, r4, r5, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xf8c144 │ │ │ │ + bhi 0xf8c124 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf7768830 │ │ │ │ - rsclt pc, sl, #39, 30 @ 0x9c │ │ │ │ + rsclt pc, sl, #55, 30 @ 0xdc │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x98287c │ │ │ │ + b 0x98285c │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, ip, r4, asr #10 │ │ │ │ @ instruction: 0xf7e74650 │ │ │ │ - blmi 0x37a5cc │ │ │ │ - blls 0x21483c │ │ │ │ + blmi 0x37a5ac │ │ │ │ + blls 0x21481c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed87f0 │ │ │ │ - svclt 0x0000f96d │ │ │ │ + svclt 0x0000f97d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r6, sl, lsr #22 │ │ │ │ ldrmi r4, [r4], -r1, lsl #13 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64a460e │ │ │ │ - vmvn.i16 q11, #0 @ 0x0000 │ │ │ │ + vmul.i d22, d0, d0[4] │ │ │ │ @ instruction: 0xf7e70833 │ │ │ │ @ instruction: 0xf104ff97 │ │ │ │ @ instruction: 0x46050a10 │ │ │ │ ldrbvc pc, [r4, r9, lsl #12] @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x072a3010 │ │ │ │ @ instruction: 0x07ebd01a │ │ │ │ ldrtmi fp, [r9], -r8, asr #30 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r3, r4, r5, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xf8c204 │ │ │ │ + bhi 0xf8c1e4 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf7766820 │ │ │ │ - rsclt pc, sl, #57, 30 @ 0xe4 │ │ │ │ + rsclt pc, sl, #292 @ 0x124 │ │ │ │ @ instruction: 0xf8586831 │ │ │ │ - b 0xfe0c293c │ │ │ │ + b 0xfe0c291c │ │ │ │ andsmi r0, r3, r1, lsl #6 │ │ │ │ eorsvs r4, r3, fp, asr #32 │ │ │ │ vraddhn.i16 d19, , q2 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r4, ip, r4, asr r5 │ │ │ │ @ instruction: 0xf7e74648 │ │ │ │ - blmi 0x37a50c │ │ │ │ - blls 0x2148fc │ │ │ │ + blmi 0x37a4ec │ │ │ │ + blls 0x2148dc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed87f0 │ │ │ │ - svclt 0x0000f90d │ │ │ │ + svclt 0x0000f91d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andcs r4, r0, r3, lsl #12 │ │ │ │ stccs 3, cr15, [r7], {67} @ 0x43 │ │ │ │ ldrmi fp, [r4, #602] @ 0x25a │ │ │ │ ldrmi fp, [r4], r8, lsr #31 │ │ │ │ vmin.u8 d17, d3, d10 │ │ │ │ addsmi r4, r3, #469762048 @ 0x1c000000 │ │ │ │ @@ -174567,81 +174559,81 @@ │ │ │ │ @ instruction: 0xf8ad2004 │ │ │ │ stmdals r1, {r1, r2, ip, sp} │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ addlt fp, r2, fp, asr #4 │ │ │ │ @ instruction: 0xf1130c09 │ │ │ │ - blle 0x1be704 │ │ │ │ - blcs 0xe74d4 │ │ │ │ - blcs 0x4b1738 │ │ │ │ + blle 0x1be6e4 │ │ │ │ + blcs 0xe74b4 │ │ │ │ + blcs 0x4b1718 │ │ │ │ movwcs sp, #3357 @ 0xd1d │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ - blle 0x1be718 │ │ │ │ + blle 0x1be6f8 │ │ │ │ stmdbcs r0, {sl, fp} │ │ │ │ stmdbcs pc, {r2, r3, r8, r9, fp, ip, lr, pc} @ │ │ │ │ andcs sp, r0, r7, lsl sp │ │ │ │ andcc pc, r4, sp, lsr #17 │ │ │ │ andeq pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ sbcmi r4, r8, r9, asr #4 │ │ │ │ ldrb fp, [r1, r0, lsl #5]! │ │ │ │ - blx 0x94b474 │ │ │ │ + blx 0x94b454 │ │ │ │ addslt pc, fp, #201326592 @ 0xc000000 │ │ │ │ - blx 0x174a98 │ │ │ │ + blx 0x174a78 │ │ │ │ addslt pc, fp, #201326592 @ 0xc000000 │ │ │ │ ldrdmi lr, [r8], lr @ │ │ │ │ strb fp, [r5, r0, lsl #5]! │ │ │ │ sublt r1, r9, #184549376 @ 0xb000000 │ │ │ │ addlt r1, r2, r2, lsl #8 │ │ │ │ @ instruction: 0xf111b200 │ │ │ │ - ble 0x4fe768 │ │ │ │ + ble 0x4fe748 │ │ │ │ andlt r1, r0, #192, 14 @ 0x3000000 │ │ │ │ @ instruction: 0xf113b25b │ │ │ │ - ble 0x6fe774 │ │ │ │ + ble 0x6fe754 │ │ │ │ andslt r1, fp, #55312384 @ 0x34c0000 │ │ │ │ andeq pc, r4, sp, lsr #17 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ svclt 0x00bc2900 │ │ │ │ tstmi r8, r9, asr #4 │ │ │ │ stmdbcs pc, {r1, r3, r5, r6, r7, r8, r9, fp, ip, lr, pc} @ │ │ │ │ svclt 0x00d6b25b │ │ │ │ andcs r4, r0, r8, lsl #1 │ │ │ │ @ instruction: 0xf113b200 │ │ │ │ - blle 0xff9fe7a8 │ │ │ │ + blle 0xff9fe788 │ │ │ │ svclt 0x00bc2b00 │ │ │ │ - blx 0x114b4e0 │ │ │ │ - blle 0xff937784 │ │ │ │ + blx 0x114b4c0 │ │ │ │ + blle 0xff937764 │ │ │ │ svclt 0x00d62b0f │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ andslt r2, fp, #0, 6 │ │ │ │ svclt 0x0000e7da │ │ │ │ andcs pc, r7, #67108865 @ 0x4000001 │ │ │ │ movwmi pc, #29505 @ 0x7341 @ │ │ │ │ @ instruction: 0x6c21ea4f │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ strlt r0, [r0, #-3847] @ 0xfffff0f9 │ │ │ │ - blx 0x14b17b4 │ │ │ │ + blx 0x14b1794 │ │ │ │ stmdbcs r0, {r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdbcs r7, {r0, r1, r3, r4, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ tstcs r0, r2, asr sp │ │ │ │ svceq 0x0007f112 │ │ │ │ vqrdmulh.s d29, d0, d5 │ │ │ │ - bcs 0xc63d4 │ │ │ │ - bcs 0x2b1858 │ │ │ │ + bcs 0xc63b4 │ │ │ │ + bcs 0x2b1838 │ │ │ │ @ instruction: 0xf04fdd4d │ │ │ │ ldclne 14, cr0, [sl] │ │ │ │ vqrdmulh.s d29, d0, d5 │ │ │ │ - blcs 0xcb3e8 │ │ │ │ - blcs 0x2b18b0 │ │ │ │ + blcs 0xcb3c8 │ │ │ │ + blcs 0x2b1890 │ │ │ │ movwcs sp, #3400 @ 0xd48 │ │ │ │ svceq 0x0007f11c │ │ │ │ strne sp, [r0], -r6, lsl #22 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb25 │ │ │ │ stclle 15, cr0, [r0, #-28] @ 0xffffffe4 │ │ │ │ andcs r2, r0, r0, lsl #4 │ │ │ │ @@ -174657,77 +174649,77 @@ │ │ │ │ andeq pc, r1, #14 │ │ │ │ vmuleq.f64 d30, d14, d2 │ │ │ │ vminnm.f32 s30, s28, s30 │ │ │ │ bicmi lr, r9, #54788096 @ 0x3440000 │ │ │ │ @ instruction: 0xfe01fa4e │ │ │ │ tstpeq r1, lr @ p-variant is OBSOLETE │ │ │ │ cmneq lr, r1, lsl #22 │ │ │ │ - b 0x1cb4b28 │ │ │ │ - blx 0x10bdc64 │ │ │ │ + b 0x1cb4b08 │ │ │ │ + blx 0x10bdc44 │ │ │ │ @ instruction: 0xf000f00c │ │ │ │ - bl 0x13b440 │ │ │ │ + bl 0x13b420 │ │ │ │ ldrb r0, [r4, r0, ror #4] │ │ │ │ @ instruction: 0x411a43db │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ cmneq r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xe7c1b25b │ │ │ │ vseleq.f32 s30, s2, s28 │ │ │ │ @ instruction: 0xf18efa4f │ │ │ │ - blx 0x474afc │ │ │ │ - blx 0x14ba468 │ │ │ │ + blx 0x474adc │ │ │ │ + blx 0x14ba448 │ │ │ │ str pc, [lr, lr, lsl #29]! │ │ │ │ subslt r4, r3, #154 @ 0x9a │ │ │ │ - blx 0xf4b3c │ │ │ │ + blx 0xf4b1c │ │ │ │ sublt pc, r2, #12 │ │ │ │ svclt 0x0000e7bb │ │ │ │ vsli.64 , q8, #3 │ │ │ │ - blx 0x1883c80 │ │ │ │ + blx 0x1883c60 │ │ │ │ stccs 14, cr15, [r2], {131} @ 0x83 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ mvnscc pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ rscscc pc, pc, #-2147483648 @ 0x80000000 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ mcrne 6, 2, r4, cr5, cr4, {3} │ │ │ │ and r1, sl, pc, lsl r9 │ │ │ │ stmdbcs r7, {r1, r2, r3, r7, lr} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x14aac0c │ │ │ │ + blx 0x14aabec │ │ │ │ adcsmi pc, fp, #34304 @ 0x8600 │ │ │ │ svcgt 0x0001f805 │ │ │ │ @ instruction: 0xf912d016 │ │ │ │ movwcc r1, #7937 @ 0x1f01 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blle 0xffdc23fc │ │ │ │ + blle 0xffdc23dc │ │ │ │ mulvs r0, r3, r9 │ │ │ │ @ instruction: 0x0c01ea6f │ │ │ │ - ble 0xffa850d0 │ │ │ │ + ble 0xffa850b0 │ │ │ │ @ instruction: 0xf60cfa46 │ │ │ │ @ instruction: 0xf00642bb │ │ │ │ - bl 0x3bdce0 │ │ │ │ + bl 0x3bdcc0 │ │ │ │ @ instruction: 0xf8050c66 │ │ │ │ mvnle ip, r1, lsl #30 │ │ │ │ ldrbmi r4, [r4, #-1056]! @ 0xfffffbe0 │ │ │ │ strcs sp, [r0], -r7, lsl #4 │ │ │ │ - bne 0x9c48f0 │ │ │ │ + bne 0x9c48d0 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ ldrmi r1, [lr, #2307] @ 0x903 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ addlt fp, r2, fp, asr #4 │ │ │ │ @ instruction: 0xf1131409 │ │ │ │ - blle 0x1be950 │ │ │ │ - blcs 0xe7520 │ │ │ │ - blcs 0x4b1990 │ │ │ │ + blle 0x1be930 │ │ │ │ + blcs 0xe7500 │ │ │ │ + blcs 0x4b1970 │ │ │ │ andcs sp, r0, #2240 @ 0x8c0 │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ - blle 0x1be964 │ │ │ │ + blle 0x1be944 │ │ │ │ stmdbcs r0, {sl, ip} │ │ │ │ stmdbcs pc, {r2, r3, r8, r9, fp, ip, lr, pc} @ │ │ │ │ movwcs sp, #3356 @ 0xd1c │ │ │ │ andcs pc, r4, sp, lsr #17 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -174740,15 +174732,15 @@ │ │ │ │ andeq pc, r1, #3 │ │ │ │ rsbeq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0x409ae7dc │ │ │ │ bfi fp, r2, #4, #22 │ │ │ │ andlt r4, r3, #136 @ 0x88 │ │ │ │ svclt 0x0000e7e0 │ │ │ │ vsli.64 , q8, #3 │ │ │ │ - blx 0x1884580 │ │ │ │ + blx 0x1884560 │ │ │ │ cdpcs 14, 0, cr15, cr2, cr3, {4} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stceq 1, cr15, [r2], {162} @ 0xa2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ streq pc, [r2], #-416 @ 0xfffffe60 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ @@ -174760,15 +174752,15 @@ │ │ │ │ svccs 0x0002f824 │ │ │ │ @ instruction: 0xf91cd015 │ │ │ │ strmi r3, [sp], -r2, lsl #30 │ │ │ │ mrscc r2, R10_usr │ │ │ │ svceq 0x000ff113 │ │ │ │ @ instruction: 0xf9b5dbf3 │ │ │ │ bicsmi r5, sl, #0 │ │ │ │ - ble 0xffac59cc │ │ │ │ + ble 0xffac59ac │ │ │ │ adcsmi r4, r9, #1073741829 @ 0x40000005 │ │ │ │ andeq pc, r1, #5 │ │ │ │ rsbeq lr, r5, #2048 @ 0x800 │ │ │ │ svccs 0x0002f824 │ │ │ │ ldrtmi sp, [r0], #-489 @ 0xfffffe17 │ │ │ │ stmdble r7, {r1, r2, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -174776,42 +174768,42 @@ │ │ │ │ stmne r3, {r1, r8, sl, lr} │ │ │ │ mvnsle r4, #482344960 @ 0x1cc00000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vsli.64 , q8, #3 │ │ │ │ - blx 0x1884210 │ │ │ │ + blx 0x18841f0 │ │ │ │ stccs 14, cr15, [r2, #-524] @ 0xfffffdf4 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ streq pc, [r4], #-416 @ 0xfffffe60 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ stmdbne pc, {r0, r2, r4, r5, r6, r9, sl, lr}^ @ │ │ │ │ - blcs 0x8b2e54 │ │ │ │ + blcs 0x8b2e34 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x26ad98 │ │ │ │ + blx 0x26ad78 │ │ │ │ adcsmi pc, r9, #805306368 @ 0x30000000 │ │ │ │ svccs 0x0004f844 │ │ │ │ @ instruction: 0xf91cd014 │ │ │ │ strmi r3, [lr], -r4, lsl #30 │ │ │ │ mrscc r2, R12_usr │ │ │ │ svceq 0x001ff113 │ │ │ │ ldmdavs r6!, {r0, r1, r4, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ - blcs 0xcbdc0 │ │ │ │ + blcs 0xcbda0 │ │ │ │ tstmi r6, r9, ror #21 │ │ │ │ @ instruction: 0xf00642b9 │ │ │ │ - bl 0x13b668 │ │ │ │ + bl 0x13b648 │ │ │ │ @ instruction: 0xf8440266 │ │ │ │ mvnle r2, r4, lsl #30 │ │ │ │ ldrbmi r4, [r5, #-1064]! @ 0xfffffbd8 │ │ │ │ strcs sp, [r0], -r7, lsl #4 │ │ │ │ - bne 0xb44a78 │ │ │ │ + bne 0xb44a58 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -174819,84 +174811,84 @@ │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ streq pc, [r8, #-418] @ 0xfffffe5e │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x10c794 │ │ │ │ + bl 0x10c774 │ │ │ │ ands r0, fp, r7, lsl #20 │ │ │ │ - bleq 0x8f7548 │ │ │ │ - bcs 0x10c3ac4 │ │ │ │ - blx 0x30c738 │ │ │ │ + bleq 0x8f7528 │ │ │ │ + bcs 0x10c3aa4 │ │ │ │ + blx 0x30c718 │ │ │ │ @ instruction: 0xf17efb0b │ │ │ │ - ble 0x37e6d0 │ │ │ │ + ble 0x37e6b0 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr2, {6} │ │ │ │ vst1.8 {d15-d16}, [r2], r8 │ │ │ │ streq lr, [fp], #-2628 @ 0xfffff5bc │ │ │ │ vpmax.u8 d15, d2, d9 │ │ │ │ vseleq.f32 s30, s28, s19 │ │ │ │ streq lr, [lr], #-2628 @ 0xfffff5bc │ │ │ │ svccc 0x0008f84c │ │ │ │ @ instruction: 0xf8cc4551 │ │ │ │ eorsle r4, r6, r4 │ │ │ │ svccs 0x0008f915 │ │ │ │ strmi r2, [r8], r0, lsl #6 │ │ │ │ @ instruction: 0xf112461c │ │ │ │ @ instruction: 0xf1010f3f │ │ │ │ - b 0x147b328 │ │ │ │ + b 0x147b308 │ │ │ │ @ instruction: 0xf15e7ee2 │ │ │ │ - blle 0xffb7d310 │ │ │ │ + blle 0xffb7d2f0 │ │ │ │ @ instruction: 0xf8d843d3 │ │ │ │ @ instruction: 0xf1c39000 │ │ │ │ @ instruction: 0xf8d80420 │ │ │ │ @ instruction: 0xf1be8004 │ │ │ │ - ble 0xff37eb24 │ │ │ │ + ble 0xff37eb04 │ │ │ │ vpmax.s8 , , q4 │ │ │ │ vseleq.f32 s30, s6, s19 │ │ │ │ - blx 0x2c9bb0 │ │ │ │ - b 0x1477f44 │ │ │ │ + blx 0x2c9b90 │ │ │ │ + b 0x1477f24 │ │ │ │ svclt 0x005c0e04 │ │ │ │ vpmax.u8 , , q4 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ streq pc, [r1], #-14 │ │ │ │ cmpeq lr, #323584 @ 0x4f000 │ │ │ │ bicvc lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf84c191b │ │ │ │ - b 0x148ab74 │ │ │ │ + b 0x148ab54 │ │ │ │ @ instruction: 0xf1440462 │ │ │ │ ldrbmi r0, [r1, #-1024] @ 0xfffffc00 │ │ │ │ andmi pc, r4, ip, asr #17 │ │ │ │ ldrtmi sp, [r8], #-456 @ 0xfffffe38 │ │ │ │ andle r4, r7, #1879048203 @ 0x7000000b │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ - blle 0x23ec0c │ │ │ │ - blle 0x285394 │ │ │ │ + blle 0x23ebec │ │ │ │ + blle 0x285374 │ │ │ │ @ instruction: 0xdc02291f │ │ │ │ smlabbcs r0, r8, r0, r4 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ smlabtmi r8, r9, r3, r4 │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ rsbeq lr, r0, r1, lsl #22 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ pkhtbmi fp, r4, r2, asr #4 │ │ │ │ svceq 0x003ff112 │ │ │ │ mvnvc lr, #323584 @ 0x4f000 │ │ │ │ rscscc pc, pc, r3, ror r1 @ │ │ │ │ - blcs 0xf1c3c │ │ │ │ - blle 0x9283cc │ │ │ │ + blcs 0xf1c1c │ │ │ │ + blle 0x9283ac │ │ │ │ @ instruction: 0xf1732a40 │ │ │ │ svclt 0x00a40300 │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ @ instruction: 0xf1a2da34 │ │ │ │ @ instruction: 0xf1c20e20 │ │ │ │ addsmi r0, r1, r0, lsr #6 │ │ │ │ vseleq.f32 s30, s28, s24 │ │ │ │ @@ -174908,150 +174900,150 @@ │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ andcs pc, r0, r4, lsl #22 │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf1c243d2 │ │ │ │ @ instruction: 0xf1b20320 │ │ │ │ - blx 0xbbe89c │ │ │ │ - blx 0x137028 │ │ │ │ - b 0x10f7c30 │ │ │ │ + blx 0xbbe87c │ │ │ │ + blx 0x137008 │ │ │ │ + b 0x10f7c10 │ │ │ │ svclt 0x005c0003 │ │ │ │ @ instruction: 0xfe0efa41 │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ stmdaeq r2, {r0, r4, r8, lr}^ │ │ │ │ andeq pc, r1, r0 │ │ │ │ sbcvc lr, r1, #270336 @ 0x42000 │ │ │ │ ldmdane r0, {r0, r3, r6, ip} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f91c6 │ │ │ │ + blx 0x1f91a6 │ │ │ │ stccs 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ andmi pc, r7, #67108867 @ 0x4000003 │ │ │ │ movwvs pc, #29633 @ 0x73c1 @ │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ strlt r0, [r0, #-3848] @ 0xfffff0f8 │ │ │ │ - blx 0x18b1c90 │ │ │ │ + blx 0x18b1c70 │ │ │ │ stmdbcs r0, {r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdbcs r7, {r0, r1, r2, r3, r6, r8, r9, fp, ip, lr, pc} │ │ │ │ - blx 0x46afe4 │ │ │ │ - blx 0x18ba87c │ │ │ │ + blx 0x46afc4 │ │ │ │ + blx 0x18ba85c │ │ │ │ stcle 14, cr15, [r1, #-568] @ 0xfffffdc8 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf18cfa4f │ │ │ │ svceq 0x0008f111 │ │ │ │ @ instruction: 0xf3c0db0a │ │ │ │ stmdbcs r0, {r0, r1, r2, sl, fp, sp} │ │ │ │ stmdbcs r7, {r2, r4, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ - blx 0x3eb008 │ │ │ │ - blx 0x18ba0a0 │ │ │ │ + blx 0x3eafe8 │ │ │ │ + blx 0x18ba080 │ │ │ │ stcle 1, cr15, [r0, #-560] @ 0xfffffdd0 │ │ │ │ subslt r2, r2, #0, 2 │ │ │ │ svceq 0x0008f112 │ │ │ │ @ instruction: 0xf3c0db0a │ │ │ │ - bcs 0xce0cc │ │ │ │ - bcs 0x2b1db0 │ │ │ │ - blx 0x3eb028 │ │ │ │ - blx 0x18ba0c4 │ │ │ │ + bcs 0xce0ac │ │ │ │ + bcs 0x2b1d90 │ │ │ │ + blx 0x3eb008 │ │ │ │ + blx 0x18ba0a4 │ │ │ │ stcle 2, cr15, [r0, #-560] @ 0xfffffdd0 │ │ │ │ subslt r2, fp, #0, 4 │ │ │ │ svceq 0x0008f113 │ │ │ │ vmlaeq.f64 d13, d0, d7 │ │ │ │ - blle 0xac5cd0 │ │ │ │ + blle 0xac5cb0 │ │ │ │ svclt 0x00dc2b07 │ │ │ │ sbclt r4, r3, #152 @ 0x98 │ │ │ │ movwcs sp, #3328 @ 0xd00 │ │ │ │ vhadd.u32 d18, d14, d0 │ │ │ │ vhadd.u32 d16, d1, d7 │ │ │ │ vhadd.u32 d18, d2, d15 │ │ │ │ vqadd.u32 d20, d3, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f9272 │ │ │ │ - blx 0xbcc024 │ │ │ │ + blx 0x1f9252 │ │ │ │ + blx 0xbcc004 │ │ │ │ @ instruction: 0xf00cfc01 │ │ │ │ - bl 0xfb50c │ │ │ │ + bl 0xfb4ec │ │ │ │ sbclt r0, r9, #92, 2 │ │ │ │ bicmi lr, r9, #52690944 @ 0x3240000 │ │ │ │ vseleq.f32 s30, s2, s29 │ │ │ │ tstpeq r1, lr @ p-variant is OBSOLETE │ │ │ │ vnmlseq.f64 d30, d14, d1 │ │ │ │ mcr2 10, 4, pc, cr14, cr15, {2} @ │ │ │ │ bicsmi lr, fp, #45613056 @ 0x2b80000 │ │ │ │ @ instruction: 0xf00040d8 │ │ │ │ - bl 0x17bd30 │ │ │ │ + bl 0x17bd10 │ │ │ │ sbcslt r0, fp, #80, 6 @ 0x40000001 │ │ │ │ bicsmi lr, r2, #212, 14 @ 0x3500000 │ │ │ │ stc2 10, cr15, [r2], {44} @ 0x2c @ │ │ │ │ andeq pc, r1, #12 │ │ │ │ subseq lr, ip, #2048 @ 0x800 │ │ │ │ sbfx fp, r2, #5, #31 │ │ │ │ vsli.64 , q8, #3 │ │ │ │ sbcslt r2, ip, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1013501 │ │ │ │ - b 0x1488158 │ │ │ │ + b 0x1488138 │ │ │ │ @ instruction: 0xf10204c4 │ │ │ │ svclt 0x00143eff │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ ldmdbne pc, {r1, r2, r6, r9, sl, fp, ip}^ @ │ │ │ │ - blx 0x3f319c │ │ │ │ - bcs 0x2ba17c │ │ │ │ + blx 0x3f317c │ │ │ │ + bcs 0x2ba15c │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blx 0x18ab0dc │ │ │ │ + blx 0x18ab0bc │ │ │ │ adcsmi pc, fp, #140, 2 @ 0x23 │ │ │ │ svcne 0x0001f806 │ │ │ │ @ instruction: 0xf91ed017 │ │ │ │ movwcc r2, #7937 @ 0x1f01 │ │ │ │ svceq 0x0008f112 │ │ │ │ @ instruction: 0x2100bfb8 │ │ │ │ @ instruction: 0xf893dbf3 │ │ │ │ bicsmi ip, r1, #0 │ │ │ │ - ble 0xffa459a0 │ │ │ │ + ble 0xffa45980 │ │ │ │ stc2 10, cr15, [r1], {44} @ 0x2c @ │ │ │ │ @ instruction: 0xf00c42bb │ │ │ │ - bl 0xfb5b0 │ │ │ │ + bl 0xfb590 │ │ │ │ sbclt r0, r9, #92, 2 │ │ │ │ svcne 0x0001f806 │ │ │ │ strtmi sp, [r8], #-487 @ 0xfffffe19 │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr}^ │ │ │ │ mvnsle r4, #805306378 @ 0x3000000a │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ addlt fp, r2, fp, asr #4 │ │ │ │ @ instruction: 0xf1130c09 │ │ │ │ - blle 0x1bee28 │ │ │ │ - blcs 0xe7bf4 │ │ │ │ - blcs 0x4b1e68 │ │ │ │ + blle 0x1bee08 │ │ │ │ + blcs 0xe7bd4 │ │ │ │ + blcs 0x4b1e48 │ │ │ │ andcs sp, r0, #2368 @ 0x940 │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ - blle 0x1bee3c │ │ │ │ + blle 0x1bee1c │ │ │ │ stmdbcs r0, {sl, fp} │ │ │ │ stmdbcs pc, {r2, r3, r8, r9, fp, ip, lr, pc} @ │ │ │ │ movwcs sp, #3358 @ 0xd1e │ │ │ │ andcs pc, r4, sp, lsr #17 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ sbcmi r4, r8, r9, asr #7 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ cmpeq r0, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xe7edb29b │ │ │ │ - blx 0x94c19c │ │ │ │ + blx 0x94c17c │ │ │ │ @ instruction: 0xf003f303 │ │ │ │ - bl 0x13ba3c │ │ │ │ + bl 0x13ba1c │ │ │ │ addslt r0, r2, #805306373 @ 0x30000005 │ │ │ │ @ instruction: 0x409ae7da │ │ │ │ bfi fp, r2, #5, #19 │ │ │ │ addlt r4, r3, #136 @ 0x88 │ │ │ │ svclt 0x0000e7de │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ @@ -175059,31 +175051,31 @@ │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr2, {5} │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ streq pc, [r2], -r0, lsr #3 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ stmdbne pc, {r0, r2, r5, r9, sl, lr}^ @ │ │ │ │ - blx 0x3f32a4 │ │ │ │ - blcs 0x4ba288 │ │ │ │ + blx 0x3f3284 │ │ │ │ + blcs 0x4ba268 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x8ab1e4 │ │ │ │ + blx 0x8ab1c4 │ │ │ │ adcsmi pc, r9, #140, 4 @ 0xc0000008 │ │ │ │ svccs 0x0002f826 │ │ │ │ @ instruction: 0xf91ed019 │ │ │ │ strmi r3, [sl], -r2, lsl #30 │ │ │ │ @ instruction: 0xf1133102 │ │ │ │ svclt 0x00b80f10 │ │ │ │ - blle 0xffd43aa0 │ │ │ │ + blle 0xffd43a80 │ │ │ │ @ instruction: 0xc000f8b2 │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ - ble 0xff9c5eac │ │ │ │ + ble 0xff9c5e8c │ │ │ │ stc2 10, cr15, [r8], {44} @ 0x2c @ │ │ │ │ @ instruction: 0xf00c42b9 │ │ │ │ - bl 0x13babc │ │ │ │ + bl 0x13ba9c │ │ │ │ addslt r0, r2, #92, 4 @ 0xc0000005 │ │ │ │ svccs 0x0002f826 │ │ │ │ strtmi sp, [r8], #-485 @ 0xfffffe1b │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr}^ │ │ │ │ @@ -175094,15 +175086,15 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ @ instruction: 0xf10e2e02 │ │ │ │ svclt 0x00180e01 │ │ │ │ @ instruction: 0xf1a23601 │ │ │ │ - b 0x147e314 │ │ │ │ + b 0x147e2f4 │ │ │ │ @ instruction: 0xf1a00ece │ │ │ │ svclt 0x00140404 │ │ │ │ @ instruction: 0x467600f6 │ │ │ │ and r1, r9, pc, lsl #19 │ │ │ │ @ instruction: 0xf04f2b1f │ │ │ │ svclt 0x00d80200 │ │ │ │ vpmax.s8 d15, d3, d5 │ │ │ │ @@ -175110,110 +175102,110 @@ │ │ │ │ andsle r2, r7, r4, lsl #30 │ │ │ │ svccc 0x0004f91c │ │ │ │ tstcc r4, sl, lsl #12 │ │ │ │ svceq 0x0020f113 │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ ldmdavs r5, {r1, r4, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ - ble 0xffa85f44 │ │ │ │ + ble 0xffa85f24 │ │ │ │ @ instruction: 0xf508fa25 │ │ │ │ @ instruction: 0xf00542b9 │ │ │ │ - bl 0x13bb54 │ │ │ │ + bl 0x13bb34 │ │ │ │ @ instruction: 0xf8440255 │ │ │ │ mvnle r2, r4, lsl #30 │ │ │ │ ldrmi r4, [r6, #1072]! @ 0x430 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xd44764 │ │ │ │ + bne 0xd44744 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcrcs 2, 0, fp, cr2, cr13, {6} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ - b 0x14a75a4 │ │ │ │ + b 0x14a7584 │ │ │ │ @ instruction: 0xf1a205c5 │ │ │ │ svclt 0x00140408 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ @ instruction: 0xf1a04607 │ │ │ │ - bl 0xfe3cc │ │ │ │ + bl 0xfe3ac │ │ │ │ strtmi r0, [r6], r6, lsl #22 │ │ │ │ strls r4, [r1], -sl, lsr #13 │ │ │ │ stmdavs ip!, {r0, r2, r5, sp, lr, pc} │ │ │ │ stmdavs sp!, {r0, r1, r4, r6, r7, r8, r9, lr}^ │ │ │ │ stmdbeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r0!, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x9c53c8 │ │ │ │ - blle 0x11b8bd8 │ │ │ │ + blx 0x9c53a8 │ │ │ │ + blle 0x11b8bb8 │ │ │ │ stmdaeq r0!, {r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - bcs 0x10c4bd4 │ │ │ │ - blx 0x1ccca4 │ │ │ │ + bcs 0x10c4bb4 │ │ │ │ + blx 0x1ccc84 │ │ │ │ @ instruction: 0xf170f808 │ │ │ │ - ble 0x33b3e0 │ │ │ │ + ble 0x33b3c0 │ │ │ │ vpmax.u8 d15, d2, d5 │ │ │ │ @ instruction: 0xf602fa04 │ │ │ │ eoreq pc, r0, #-2147483600 @ 0x80000030 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ vpmax.s8 d15, d2, d20 │ │ │ │ @ instruction: 0xf84c4313 │ │ │ │ ldrbmi r6, [r9, #-3848] @ 0xfffff0f8 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ @ instruction: 0xf91ed012 │ │ │ │ strmi r2, [sp], -r8, lsl #30 │ │ │ │ @ instruction: 0xf1123108 │ │ │ │ - b 0x147f110 │ │ │ │ + b 0x147f0f0 │ │ │ │ @ instruction: 0xf17070e2 │ │ │ │ - ble 0xff448414 │ │ │ │ + ble 0xff4483f4 │ │ │ │ @ instruction: 0xf84c2600 │ │ │ │ ldrtmi r6, [r3], -r8, lsl #30 │ │ │ │ @ instruction: 0xf8cc4559 │ │ │ │ mvnle r3, r4 │ │ │ │ ldrbmi r9, [r5], -r1, lsl #28 │ │ │ │ ldrmi r4, [r2, #1079]! @ 0x437 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xffe43838 │ │ │ │ + blne 0xffe43818 │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ addsmi r1, sp, #3063808 @ 0x2ec000 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf909fa05 │ │ │ │ streq lr, [r9], -r6, asr #20 │ │ │ │ @ instruction: 0xf808fa25 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ vpmax.u8 d15, d3, d21 │ │ │ │ andeq pc, r1, #6 │ │ │ │ - b 0x10bd630 │ │ │ │ + b 0x10bd610 │ │ │ │ ldmdaeq fp, {r0, r1, r6, r7, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf1431886 │ │ │ │ ldr r0, [ip, r0, lsl #6]! │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ - blle 0x23f104 │ │ │ │ - blle 0x285888 │ │ │ │ + blle 0x23f0e4 │ │ │ │ + blle 0x285868 │ │ │ │ @ instruction: 0xdc02291f │ │ │ │ smlabbcs r0, r8, r0, r4 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ sbcmi r4, r8, r9, asr #7 │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ subseq lr, r0, r1, lsl #22 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ pkhtbmi fp, r4, r2, asr #4 │ │ │ │ svceq 0x0040f112 │ │ │ │ mvnvc lr, #323584 @ 0x4f000 │ │ │ │ rscscc pc, pc, r3, ror r1 @ │ │ │ │ - blcs 0xf21ac │ │ │ │ - blle 0x7688c0 │ │ │ │ + blcs 0xf218c │ │ │ │ + blle 0x7688a0 │ │ │ │ @ instruction: 0xf1732a40 │ │ │ │ svclt 0x00a40300 │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ @ instruction: 0xf1a2da2c │ │ │ │ @ instruction: 0xf1c20e20 │ │ │ │ addsmi r0, r1, r0, lsr #6 │ │ │ │ vseleq.f32 s30, s28, s24 │ │ │ │ @@ -175226,134 +175218,134 @@ │ │ │ │ bicsmi pc, r2, #4, 22 @ 0x1000 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr2, {6} │ │ │ │ msreq CPSR_, #-2147483608 @ 0x80000028 │ │ │ │ @ instruction: 0xf002fa2c │ │ │ │ vseleq.f32 s30, s28, s2 │ │ │ │ vpmax.u8 d15, d3, d17 │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ - blx 0x90c174 │ │ │ │ + blx 0x90c154 │ │ │ │ @ instruction: 0xf000f202 │ │ │ │ stmdaeq r0, {r0, r8, r9}^ │ │ │ │ - b 0x10bd664 │ │ │ │ + b 0x10bd644 │ │ │ │ stmiane r0, {r1, r6, r7, ip, sp, lr}^ │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f96aa │ │ │ │ + blx 0x1f968a │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ subslt fp, r4, #48, 10 @ 0xc000000 │ │ │ │ vqrdmulh.s , q9, d1[5] │ │ │ │ vmull.u8 q9, d2, d7 │ │ │ │ svclt 0x00b84307 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andvs pc, r7, #134217731 @ 0x8000003 │ │ │ │ sbclt sp, sp, #11264 @ 0x2c00 │ │ │ │ - blle 0x1606564 │ │ │ │ + blle 0x1606544 │ │ │ │ stclle 12, cr2, [r2, #-28]! @ 0xffffffe4 │ │ │ │ @ instruction: 0xb12546ae │ │ │ │ cdpeq 0, 15, cr15, cr15, cr15, {2} │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ - blx 0x148f0f8 │ │ │ │ + blx 0x148f0d8 │ │ │ │ @ instruction: 0xf11cfc8c │ │ │ │ svclt 0x00b80f07 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf3c1db0e │ │ │ │ @ instruction: 0xf1bc2407 │ │ │ │ - blle 0xebf190 │ │ │ │ + blle 0xebf170 │ │ │ │ svceq 0x0007f1bc │ │ │ │ ssatmi sp, #5, r4, asr #26 │ │ │ │ @ instruction: 0xf04fb124 │ │ │ │ strcs r0, [r1], #-3327 @ 0xfffff301 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ ldclne 2, cr11, [sp, #364] @ 0x16c │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ @ instruction: 0xf3c1db0b │ │ │ │ - blcs 0xcc5d0 │ │ │ │ - blcs 0x2b2290 │ │ │ │ + blcs 0xcc5b0 │ │ │ │ + blcs 0x2b2270 │ │ │ │ strtmi sp, [r3], -fp, asr #26 │ │ │ │ movwcs fp, #4380 @ 0x111c │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ subslt r2, r2, #-67108861 @ 0xfc000003 │ │ │ │ svclt 0x00b81dd4 │ │ │ │ - blle 0x3039d0 │ │ │ │ - bcs 0xbedf8 │ │ │ │ - bcs 0x2b2260 │ │ │ │ + blle 0x3039b0 │ │ │ │ + bcs 0xbedd8 │ │ │ │ + bcs 0x2b2240 │ │ │ │ tstlt r9, r2, asr #26 │ │ │ │ andcs r2, r1, #-1073741761 @ 0xc000003f │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ vhadd.u32 d18, d14, d0 │ │ │ │ vhadd.u32 d16, d12, d7 │ │ │ │ vhadd.u32 d18, d3, d15 │ │ │ │ vqadd.u32 d20, d1, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1ccbd30 │ │ │ │ - blx 0x9be608 │ │ │ │ - blx 0x18ba63c │ │ │ │ + blx 0x9be5e8 │ │ │ │ + blx 0x18ba61c │ │ │ │ strb pc, [r9, ip, lsl #25] @ │ │ │ │ - blx 0xa0bfa4 │ │ │ │ - blx 0x18bae28 │ │ │ │ + blx 0xa0bf84 │ │ │ │ + blx 0x18bae08 │ │ │ │ str pc, [ip, lr, lsl #29]! │ │ │ │ sbcsmi r4, r1, r2, asr r2 │ │ │ │ ldrb fp, [pc, r9, asr #5] │ │ │ │ - blx 0x9cbf94 │ │ │ │ + blx 0x9cbf74 │ │ │ │ sbcslt pc, fp, #201326592 @ 0xc000000 │ │ │ │ - blx 0x23555c │ │ │ │ + blx 0x23553c │ │ │ │ @ instruction: 0xf1befe04 │ │ │ │ svclt 0x00980fff │ │ │ │ mcr2 10, 4, pc, cr14, cr15, {2} @ │ │ │ │ @ instruction: 0xe79ad896 │ │ │ │ stc2 10, cr15, [ip], {4} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ - blx 0x18ab4ac │ │ │ │ + blx 0x18ab48c │ │ │ │ stmiale r4!, {r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1f54f4 │ │ │ │ - blcs 0xb8264 │ │ │ │ + blx 0x1f54d4 │ │ │ │ + blcs 0xb8244 │ │ │ │ sbcslt fp, fp, #152, 30 @ 0x260 │ │ │ │ ldr sp, [r2, pc, lsr #17]! │ │ │ │ ldmibcs pc!, {r0, r4, r7, lr}^ @ │ │ │ │ sbclt fp, r9, #152, 30 @ 0x260 │ │ │ │ @ instruction: 0xe7bbd8b8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x9c063901 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr2, {0} │ │ │ │ @ instruction: 0xf04f1e45 │ │ │ │ rsclt r0, r6, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1488694 │ │ │ │ + b 0x1488674 │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r4], -r4, ror #1 │ │ │ │ and r1, pc, pc, lsl #18 │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x172774 │ │ │ │ - bcs 0xb7ed8 │ │ │ │ + blx 0x172754 │ │ │ │ + bcs 0xb7eb8 │ │ │ │ sbcslt fp, r2, #152, 30 @ 0x260 │ │ │ │ rscscs sp, pc, #32768 @ 0x8000 │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf805428f │ │ │ │ andsle r2, r4, r1, lsl #30 │ │ │ │ svcgt 0x0001f91e │ │ │ │ @ instruction: 0xf11c3101 │ │ │ │ svclt 0x00b80f07 │ │ │ │ - blle 0xffd83ecc │ │ │ │ + blle 0xffd83eac │ │ │ │ @ instruction: 0xf1bc780a │ │ │ │ - ble 0xff97f2d4 │ │ │ │ + ble 0xff97f2b4 │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ - blx 0x94c118 │ │ │ │ + blx 0x94c0f8 │ │ │ │ sbcslt pc, r2, #12, 4 @ 0xc0000000 │ │ │ │ svccs 0x0001f805 │ │ │ │ strtmi sp, [r0], #-490 @ 0xfffffe16 │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x336d6c │ │ │ │ + blvc 0x336d4c │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -175363,45 +175355,45 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stc2 10, cr15, [r3], {95} @ 0x5f @ │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ svceq 0x0002f1be │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ @ instruction: 0xf1010e01 │ │ │ │ - b 0x1487f38 │ │ │ │ + b 0x1487f18 │ │ │ │ sha256h.32 q8, , q6 │ │ │ │ svclt 0x00142387 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ cdpne 6, 4, cr4, cr5, cr6, {7} │ │ │ │ streq lr, [lr], -r1, lsl #22 │ │ │ │ tstcc r1, r0, lsl #8 │ │ │ │ - ble 0x682ed4 │ │ │ │ + ble 0x682eb4 │ │ │ │ @ instruction: 0xf805428e │ │ │ │ mvnsle r4, r1, lsl #30 │ │ │ │ ldrbmi r4, [r4, #1136]! @ 0x470 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfec5a3d8 │ │ │ │ + bl 0xfec5a3b8 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf04f780c │ │ │ │ @ instruction: 0xf04f0901 │ │ │ │ subsmi r0, pc, #16711680 @ 0xff0000 │ │ │ │ - blcs 0x2b37c8 │ │ │ │ + blcs 0x2b37a8 │ │ │ │ addsmi sp, ip, r2, lsl ip │ │ │ │ ldmdble r1, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, sp} │ │ │ │ cdpls 8, 14, cr15, cr0, cr2, {6} │ │ │ │ @ instruction: 0xf805428e │ │ │ │ sbcsle r8, r9, r1, lsl #30 │ │ │ │ svcmi 0x0001f811 │ │ │ │ - ble 0xffcc63b4 │ │ │ │ + ble 0xffcc6394 │ │ │ │ addmi r4, lr, #252 @ 0xfc │ │ │ │ svcmi 0x0001f805 │ │ │ │ @ instruction: 0xe7cfd1f6 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ @ instruction: 0xf805428e │ │ │ │ mvnle r4, r1, lsl #30 │ │ │ │ svclt 0x0000e7c8 │ │ │ │ @@ -175417,33 +175409,33 @@ │ │ │ │ @ instruction: 0xf1bcdb2b │ │ │ │ stcle 15, cr0, [lr, #-60]! @ 0xffffffc4 │ │ │ │ strcs fp, [r1], #-291 @ 0xfffffedd │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ svclt 0x00b80f0f │ │ │ │ - blle 0x343c18 │ │ │ │ - bcs 0xbe840 │ │ │ │ - bcs 0x4b2474 │ │ │ │ + blle 0x343bf8 │ │ │ │ + bcs 0xbe820 │ │ │ │ + bcs 0x4b2454 │ │ │ │ @ instruction: 0xb121dd25 │ │ │ │ @ instruction: 0xf64f2201 │ │ │ │ @ instruction: 0xf8c071ff │ │ │ │ @ instruction: 0xf8ad2ee0 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2, ip} │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ addlt r4, r9, #209 @ 0xd1 │ │ │ │ @ instruction: 0xf1cce7ed │ │ │ │ - blx 0x97e858 │ │ │ │ + blx 0x97e838 │ │ │ │ addslt pc, fp, #12, 6 @ 0x30000000 │ │ │ │ - blx 0x1b57b8 │ │ │ │ + blx 0x1b5798 │ │ │ │ @ instruction: 0xf5b3f30c │ │ │ │ svclt 0x00383f80 │ │ │ │ sbcle fp, sl, #-1342177271 @ 0xb0000009 │ │ │ │ addsmi lr, r1, lr, asr #15 │ │ │ │ svccc 0x0080f5b1 │ │ │ │ addlt fp, r9, #56, 30 @ 0xe0 │ │ │ │ @ instruction: 0xe7d8d2d4 │ │ │ │ @@ -175467,24 +175459,24 @@ │ │ │ │ @ instruction: 0xf64f8ee0 │ │ │ │ addmi r7, pc, #-268435441 @ 0xf000000f │ │ │ │ svccs 0x0002f825 │ │ │ │ @ instruction: 0xf91ed015 │ │ │ │ strmi ip, [sl], -r2, lsl #30 │ │ │ │ @ instruction: 0xf11c3102 │ │ │ │ svclt 0x00b80f0f │ │ │ │ - blle 0xffd440e0 │ │ │ │ + blle 0xffd440c0 │ │ │ │ @ instruction: 0xf1bc8812 │ │ │ │ - ble 0xff8bf4e8 │ │ │ │ + ble 0xff8bf4c8 │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ - blx 0x94c32c │ │ │ │ + blx 0x94c30c │ │ │ │ addslt pc, r2, #12, 4 @ 0xc0000000 │ │ │ │ svccs 0x0002f825 │ │ │ │ strtmi sp, [r0], #-489 @ 0xfffffe17 │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x376f80 │ │ │ │ + blvc 0x376f60 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -175495,46 +175487,46 @@ │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ svceq 0x0002f1bc │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ @ instruction: 0xf3430c01 │ │ │ │ - b 0x1484770 │ │ │ │ + b 0x1484750 │ │ │ │ @ instruction: 0xf1a00ece │ │ │ │ svclt 0x00140502 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ - bl 0x10d534 │ │ │ │ + bl 0x10d514 │ │ │ │ strcs r0, [r0, -ip, lsl #12] │ │ │ │ @ instruction: 0xf113460c │ │ │ │ @ instruction: 0xf1010f0f │ │ │ │ - ble 0x67bd7c │ │ │ │ + ble 0x67bd5c │ │ │ │ @ instruction: 0xf82542b1 │ │ │ │ mvnsle r7, r2, lsl #30 │ │ │ │ strbmi r4, [r6, #1120]! @ 0x460 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfebda5f0 │ │ │ │ + bl 0xfebda5d0 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf04f8824 │ │ │ │ subsmi r0, pc, #16384 @ 0x4000 │ │ │ │ ldmvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ - blcs 0x4b39e8 │ │ │ │ + blcs 0x4b39c8 │ │ │ │ addsmi sp, ip, r3, lsl ip │ │ │ │ svccc 0x0080f5b4 │ │ │ │ @ instruction: 0xf8c2d311 │ │ │ │ addmi r9, lr, #224, 28 @ 0xe00 │ │ │ │ svchi 0x0002f825 │ │ │ │ @ instruction: 0xf831d0d8 │ │ │ │ - blcs 0xce5d8 │ │ │ │ + blcs 0xce5b8 │ │ │ │ rscsmi sp, ip, pc, ror #21 │ │ │ │ @ instruction: 0xf825428e │ │ │ │ mvnsle r4, r2, lsl #30 │ │ │ │ stccs 7, cr14, [r0], {206} @ 0xce │ │ │ │ addmi sp, lr, #1073741883 @ 0x4000003b │ │ │ │ svcmi 0x0002f825 │ │ │ │ strb sp, [r7, pc, ror #3] │ │ │ │ @@ -175543,39 +175535,39 @@ │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0xf1a09d07 │ │ │ │ @ instruction: 0xf04f0e04 │ │ │ │ rsclt r0, lr, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1488e1c │ │ │ │ + b 0x1488dfc │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r5], -sp, ror #1 │ │ │ │ and r1, sp, pc, asr #18 │ │ │ │ @ instruction: 0xf902fa04 │ │ │ │ vpmax.s8 d15, d2, d25 │ │ │ │ mlasle r1, r4, r2, r4 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xbba34 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xbba14 @ │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf84e428f │ │ │ │ andsle r4, r6, r4, lsl #30 │ │ │ │ svccs 0x0004f91c │ │ │ │ tstcc r4, ip, lsl #12 │ │ │ │ svceq 0x001ff112 │ │ │ │ strcs fp, [r0], #-4024 @ 0xfffff048 │ │ │ │ - bcs 0xf2a1c │ │ │ │ + bcs 0xf29fc │ │ │ │ svclt 0x00bc6824 │ │ │ │ sbcsmi r4, r4, r2, asr r2 │ │ │ │ - bcs 0x8b2a10 │ │ │ │ + bcs 0x8b29f0 │ │ │ │ stccs 13, cr13, [r0], {224} @ 0xe0 │ │ │ │ addmi sp, pc, #228, 2 @ 0x39 │ │ │ │ svcmi 0x0004f84e │ │ │ │ strtmi sp, [r8], #-488 @ 0xfffffe18 │ │ │ │ andle r4, r7, #1342177291 @ 0x5000000b │ │ │ │ - blvc 0x3370f4 │ │ │ │ + blvc 0x3370d4 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -175584,47 +175576,47 @@ │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ @ instruction: 0xf10e2e02 │ │ │ │ svclt 0x00180e01 │ │ │ │ vmax.u8 d19, d3, d1 │ │ │ │ - b 0x14848dc │ │ │ │ + b 0x14848bc │ │ │ │ @ instruction: 0xf1a00ece │ │ │ │ svclt 0x00140c04 │ │ │ │ @ instruction: 0x467600f6 │ │ │ │ strcs r1, [r0, -sp, lsl #19] │ │ │ │ @ instruction: 0xf113460c │ │ │ │ @ instruction: 0xf1010f1f │ │ │ │ - ble 0x63beec │ │ │ │ + ble 0x63becc │ │ │ │ @ instruction: 0xf84c428d │ │ │ │ mvnsle r7, r4, lsl #30 │ │ │ │ ldrmi r4, [r6, #1072]! @ 0x430 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xd5a768 │ │ │ │ - blvc 0x176d74 │ │ │ │ + bne 0xd5a748 │ │ │ │ + blvc 0x176d54 │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r4!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - beq 0x137c4c │ │ │ │ + beq 0x137c2c │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ stmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blcs 0x8b3b58 │ │ │ │ - blx 0x1f2b78 │ │ │ │ - blx 0xab9730 │ │ │ │ + blcs 0x8b3b38 │ │ │ │ + blx 0x1f2b58 │ │ │ │ + blx 0xab9710 │ │ │ │ strmi pc, [r3, #2819]! @ 0xb03 │ │ │ │ @ instruction: 0xf8c2d017 │ │ │ │ addmi sl, sp, #224, 28 @ 0xe00 │ │ │ │ svcls 0x0004f84c │ │ │ │ @ instruction: 0xf851d0d6 │ │ │ │ - blcs 0xce74c │ │ │ │ - blx 0x9f26f4 │ │ │ │ + blcs 0xce72c │ │ │ │ + blx 0x9f26d4 │ │ │ │ addmi pc, sp, #8, 8 @ 0x8000000 │ │ │ │ svcmi 0x0004f84c │ │ │ │ @ instruction: 0xe7cbd1f5 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ @ instruction: 0xf84c428d │ │ │ │ mvnle r4, r4, lsl #30 │ │ │ │ addmi lr, sp, #196, 14 @ 0x3100000 │ │ │ │ @@ -175635,196 +175627,196 @@ │ │ │ │ @ instruction: 0xf1a24605 │ │ │ │ addlt r0, r3, r8, lsl #28 │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ rscslt r9, r4, #12, 28 @ 0xc0 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x1489394 │ │ │ │ + b 0x1489374 │ │ │ │ svclt 0x000c04c4 │ │ │ │ rscseq r4, r0, r0, lsr #12 │ │ │ │ stmib sp, {r0, r1, r2, r3, fp, ip}^ │ │ │ │ ldrmi r0, [ip], -r0, lsl #8 │ │ │ │ ldmib r0, {r0, r1, r2, r4, r5, sp, lr, pc}^ │ │ │ │ cdpcs 0, 0, cr2, cr0, cr0, {0} │ │ │ │ - blcs 0x10f291c │ │ │ │ + blcs 0x10f28fc │ │ │ │ @ instruction: 0x0600f176 │ │ │ │ @ instruction: 0xf1a3da65 │ │ │ │ @ instruction: 0xf1c30920 │ │ │ │ - blx 0xbdc3c │ │ │ │ + blx 0xbdc1c │ │ │ │ @ instruction: 0xf1c3f603 │ │ │ │ - blx 0x13e444 │ │ │ │ - blx 0x979fec │ │ │ │ - b 0x1279bec │ │ │ │ - b 0x123d3f4 │ │ │ │ - blx 0x13d3f4 │ │ │ │ + blx 0x13e424 │ │ │ │ + blx 0x979fcc │ │ │ │ + b 0x1279bcc │ │ │ │ + b 0x123d3d4 │ │ │ │ + blx 0x13d3d4 │ │ │ │ @ instruction: 0xf1a3fb03 │ │ │ │ - blx 0xb7e05c │ │ │ │ - blx 0x279bec │ │ │ │ - blx 0xa7a40c │ │ │ │ - b 0x12fa00c │ │ │ │ - b 0x12bdc14 │ │ │ │ - blx 0xa3dc14 │ │ │ │ + blx 0xb7e03c │ │ │ │ + blx 0x279bcc │ │ │ │ + blx 0xa7a3ec │ │ │ │ + b 0x12f9fec │ │ │ │ + b 0x12bdbf4 │ │ │ │ + blx 0xa3dbf4 │ │ │ │ addsmi pc, r8, #201326592 @ 0xc000000 │ │ │ │ strbmi fp, [r2, #-3848] @ 0xfffff0f8 │ │ │ │ @ instruction: 0xf04fd045 │ │ │ │ movwcs r3, #4863 @ 0x12ff │ │ │ │ @ instruction: 0xf8c44610 │ │ │ │ @ instruction: 0xf84c3ee0 │ │ │ │ addmi r2, pc, #8, 30 │ │ │ │ andeq pc, r4, ip, asr #17 │ │ │ │ @ instruction: 0xf91ed012 │ │ │ │ strmi r3, [r8], -r8, lsl #30 │ │ │ │ @ instruction: 0xf1133108 │ │ │ │ - b 0x147f91c │ │ │ │ + b 0x147f8fc │ │ │ │ @ instruction: 0xf17676e3 │ │ │ │ - ble 0xfefc8824 │ │ │ │ + ble 0xfefc8804 │ │ │ │ @ instruction: 0xf84c2200 │ │ │ │ ldrmi r2, [r0], -r8, lsl #30 │ │ │ │ @ instruction: 0xf8cc428f │ │ │ │ mvnle r0, r4 │ │ │ │ streq lr, [r0], #-2525 @ 0xfffff623 │ │ │ │ adcmi r4, r0, #83886080 @ 0x5000000 │ │ │ │ strcs sp, [r0], -r7, lsl #4 │ │ │ │ - blne 0x10c5848 │ │ │ │ + blne 0x10c5828 │ │ │ │ strvs lr, [r2, -r5, ror #17] │ │ │ │ addsmi r1, ip, #2818048 @ 0x2b0000 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0x3320425e │ │ │ │ - blx 0xcc034 │ │ │ │ + blx 0xcc014 │ │ │ │ tstpmi sl, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ msreq CPSR_, #-2147483607 @ 0x80000029 │ │ │ │ vpmax.u8 d15, d3, d16 │ │ │ │ rscsmi r4, r0, sl, lsl r3 │ │ │ │ - b 0x1575b8c │ │ │ │ + b 0x1575b6c │ │ │ │ @ instruction: 0xd1ba0300 │ │ │ │ @ instruction: 0x465ae7bf │ │ │ │ @ instruction: 0xe7bc4630 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2dc │ │ │ │ @ instruction: 0xf1040f02 │ │ │ │ svclt 0x00180401 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - b 0x14a7eb4 │ │ │ │ + b 0x14a7e94 │ │ │ │ vshl.u8 q8, q2, │ │ │ │ svclt 0x00142387 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ strmi r4, [r5], -r6, lsr #13 │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ stmdaeq lr, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ andls r4, r0, #-536870907 @ 0xe0000005 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldmib r0, {r1, r2, r4, r5, sp, lr, pc}^ │ │ │ │ - blcs 0xc3cd0 │ │ │ │ - blcs 0x10b2a34 │ │ │ │ + blcs 0xc3cb0 │ │ │ │ + blcs 0x10b2a14 │ │ │ │ @ instruction: 0xf1a3dc63 │ │ │ │ @ instruction: 0xf1c30920 │ │ │ │ - blx 0xbf560 │ │ │ │ + blx 0xbf540 │ │ │ │ @ instruction: 0xf1c3f703 │ │ │ │ - blx 0x13e568 │ │ │ │ - blx 0x97a110 │ │ │ │ - b 0x12bb528 │ │ │ │ - b 0x127d918 │ │ │ │ - blx 0x13d930 │ │ │ │ + blx 0x13e548 │ │ │ │ + blx 0x97a0f0 │ │ │ │ + b 0x12bb508 │ │ │ │ + b 0x127d8f8 │ │ │ │ + blx 0x13d910 │ │ │ │ @ instruction: 0xf1a3fb03 │ │ │ │ - blx 0x27e180 │ │ │ │ - blx 0xbba52c │ │ │ │ - blx 0xabb514 │ │ │ │ - b 0x147a130 │ │ │ │ - b 0x143f538 │ │ │ │ - blx 0xa7f538 │ │ │ │ + blx 0x27e160 │ │ │ │ + blx 0xbba50c │ │ │ │ + blx 0xabb4f4 │ │ │ │ + b 0x147a110 │ │ │ │ + b 0x143f518 │ │ │ │ + blx 0xa7f518 │ │ │ │ strbmi pc, [r8, #-2307] @ 0xfffff6fd @ │ │ │ │ ldrbmi fp, [r2, #-3848]! @ 0xfffff0f8 │ │ │ │ - bls 0xefe2c │ │ │ │ + bls 0xefe0c │ │ │ │ @ instruction: 0xf8c22001 │ │ │ │ @ instruction: 0xf04f0ee0 │ │ │ │ @ instruction: 0x461032ff │ │ │ │ svccs 0x0008f84c │ │ │ │ @ instruction: 0xf8cc4588 │ │ │ │ andle r0, sp, r4 │ │ │ │ @ instruction: 0xf1134608 │ │ │ │ @ instruction: 0xf1010f3f │ │ │ │ - ble 0xff13c164 │ │ │ │ + ble 0xff13c144 │ │ │ │ @ instruction: 0xf84c2200 │ │ │ │ ldrmi r2, [r0], -r8, lsl #30 │ │ │ │ @ instruction: 0xf8cc4588 │ │ │ │ mvnsle r0, r4 │ │ │ │ ldrd pc, [r4], -sp │ │ │ │ ldrbmi r4, [r4, #-1141]! @ 0xfffffb8b │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfec44164 │ │ │ │ + bl 0xfec44144 │ │ │ │ stmia r5!, {r0, r2, r9, sl, fp}^ │ │ │ │ - bl 0x1fc174 │ │ │ │ + bl 0x1fc154 │ │ │ │ addsmi r0, ip, #939524096 @ 0x38000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ streq pc, [r0, -r6, asr #3]! │ │ │ │ - blx 0xcc154 │ │ │ │ + blx 0xcc134 │ │ │ │ teqpmi sl, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ streq pc, [r0, -r6, lsr #3]! │ │ │ │ @ instruction: 0xf707fa20 │ │ │ │ rscsmi r4, r0, sl, lsr r3 │ │ │ │ - b 0x1575cb8 │ │ │ │ + b 0x1575c98 │ │ │ │ @ instruction: 0xd1bc0700 │ │ │ │ ldrbmi lr, [sl], -r2, asr #15 │ │ │ │ @ instruction: 0xe7bf4638 │ │ │ │ @ instruction: 0x4603b252 │ │ │ │ svceq 0x001ff112 │ │ │ │ - bcs 0xf2a08 │ │ │ │ - bcs 0x8b29e8 │ │ │ │ + bcs 0xf29e8 │ │ │ │ + bcs 0x8b29c8 │ │ │ │ cmnlt r9, r5, lsl sp │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c330ff │ │ │ │ smlattcs r0, r0, lr, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf002fa21 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0x10dbac │ │ │ │ - blx 0x8f7df8 │ │ │ │ + blx 0x10db8c │ │ │ │ + blx 0x8f7dd8 │ │ │ │ addsmi pc, r1, #536870912 @ 0x20000000 │ │ │ │ smlattcs r0, r4, r1, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x4686b570 │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x003ff11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r0, r2, r3, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xbfc224 │ │ │ │ + blle 0xbfc204 │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr14, {6} │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1ccbd70 │ │ │ │ @ instruction: 0xf10c0e00 │ │ │ │ - blx 0x93eed0 │ │ │ │ + blx 0x93eeb0 │ │ │ │ @ instruction: 0xf1aef00e │ │ │ │ - blx 0x17c6d8 │ │ │ │ - b 0x10fae8c │ │ │ │ - blx 0x97be90 │ │ │ │ - blx 0x9b866c │ │ │ │ + blx 0x17c6b8 │ │ │ │ + b 0x10fae6c │ │ │ │ + blx 0x97be70 │ │ │ │ + blx 0x9b864c │ │ │ │ tstpmi r0, #-2147483645 @ p-variant is OBSOLETE @ 0x80000003 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @@ -175843,30 +175835,30 @@ │ │ │ │ @ instruction: 0x432c4334 │ │ │ │ stc2 10, cr15, [ip], {33} @ 0x21 @ │ │ │ │ svclt 0x00084563 │ │ │ │ @ instruction: 0xd1b742a2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ - blx 0x14a9690 │ │ │ │ + blx 0x14a9670 │ │ │ │ vcge.f32 d31, d17, d2 │ │ │ │ vcgt.u8 d18, d1, d7 │ │ │ │ strne r4, [ip], -r7, lsl #10 │ │ │ │ stccs 3, cr15, [r7], {66} @ 0x42 │ │ │ │ strmi pc, [r7], -r2, asr #6 │ │ │ │ ldrne fp, [r2], -r9, asr #4 │ │ │ │ svceq 0x0007f11e │ │ │ │ bfcne sp, (invalid: 20:9) │ │ │ │ vminnm.f32 s30, s2, s30 │ │ │ │ svceq 0x0007f11c │ │ │ │ @ instruction: 0x17dbda35 │ │ │ │ stc2 10, cr15, [r3], {79} @ 0x4f @ │ │ │ │ - ble 0x12436e0 │ │ │ │ + ble 0x12436c0 │ │ │ │ subslt r1, fp, #61603840 @ 0x3ac0000 │ │ │ │ - ble 0x15c3650 │ │ │ │ + ble 0x15c3630 │ │ │ │ sublt r1, r9, #58982400 @ 0x3840000 │ │ │ │ vhadd.u32 d18, d14, d0 │ │ │ │ vhadd.u32 d16, d12, d7 │ │ │ │ vhadd.u32 d18, d3, d15 │ │ │ │ vqadd.u32 d20, d1, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -175882,15 +175874,15 @@ │ │ │ │ svceq 0x0007f11c │ │ │ │ bicsvc lr, r1, pc, asr #20 │ │ │ │ orreq pc, r0, r1, asr #3 │ │ │ │ vminnm.f32 s30, s2, s30 │ │ │ │ tstpeq r1, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf1bcdbc9 │ │ │ │ - blle 0xebfb6c │ │ │ │ + blle 0xebfb4c │ │ │ │ svceq 0x0007f1bc │ │ │ │ @ instruction: 0x469cdd54 │ │ │ │ sbcle r2, r3, r0, lsl #22 │ │ │ │ ldclne 3, cr4, [r7, #876]! @ 0x36c │ │ │ │ bicsvc lr, r3, #323584 @ 0x4f000 │ │ │ │ orreq pc, r0, #-1073741776 @ 0xc0000030 │ │ │ │ stc2 10, cr15, [r3], {79} @ 0x4f @ │ │ │ │ @@ -175898,82 +175890,82 @@ │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ vmovcs.16 d16[0], sp │ │ │ │ vmlacs.f64 d13, d7, d26 │ │ │ │ @ instruction: 0x462bdd3a │ │ │ │ adcsle r2, r3, r0, lsl #26 │ │ │ │ smlattcs r1, fp, r3, r4 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - b 0x14836f0 │ │ │ │ + b 0x14836d0 │ │ │ │ @ instruction: 0xf1c373d3 │ │ │ │ subslt r0, fp, #128, 6 │ │ │ │ - bcs 0xf2e60 │ │ │ │ + bcs 0xf2e40 │ │ │ │ subsmi fp, r1, #188, 30 @ 0x2f0 │ │ │ │ @ instruction: 0xf101fa44 │ │ │ │ - bcs 0x2b2e5c │ │ │ │ + bcs 0x2b2e3c │ │ │ │ @ instruction: 0x4621dd1e │ │ │ │ adcle r2, r1, r0, lsl #24 │ │ │ │ andcs r4, r1, #-2080374781 @ 0x84000003 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf1c10fc9 │ │ │ │ sublt r0, r9, #128, 2 │ │ │ │ @ instruction: 0xf1cce798 │ │ │ │ - blx 0x117efe4 │ │ │ │ - blx 0x14bb018 │ │ │ │ + blx 0x117efc4 │ │ │ │ + blx 0x14baff8 │ │ │ │ str pc, [r9, ip, lsl #25] │ │ │ │ - blx 0x120c9bc │ │ │ │ + blx 0x120c99c │ │ │ │ subslt pc, fp, #201326592 @ 0xc000000 │ │ │ │ - blx 0x135e18 │ │ │ │ - blx 0x14b9c34 │ │ │ │ + blx 0x135df8 │ │ │ │ + blx 0x14b9c14 │ │ │ │ ldrbmi pc, [r7, #-3719]! @ 0xfffff179 @ │ │ │ │ ldrb sp, [r7, -r3, lsr #3]! │ │ │ │ vpmax.s8 d15, d2, d4 │ │ │ │ addmi fp, sl, #268435461 @ 0x10000005 │ │ │ │ @ instruction: 0xe77fd1de │ │ │ │ @ instruction: 0xf606fa05 │ │ │ │ addsmi fp, lr, #805306375 @ 0x30000007 │ │ │ │ ldrb sp, [r5, -r2, asr #3]! │ │ │ │ @ instruction: 0xf10cfa03 │ │ │ │ stc2 10, cr15, [r1], {79} @ 0x4f @ │ │ │ │ @ instruction: 0xd1a74561 │ │ │ │ svclt 0x0000e76a │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ - ldclcc 1, cr15, [pc], #4 @ 0xbc038 │ │ │ │ + ldclcc 1, cr15, [pc], #4 @ 0xbc018 │ │ │ │ @ instruction: 0xf1029c07 │ │ │ │ mcrne 14, 2, r3, cr5, cr15, {7} │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x3cd92c │ │ │ │ + bl 0x3cd90c │ │ │ │ and r0, r5, r4, lsl #14 │ │ │ │ sublt r1, sl, #52690944 @ 0x3240000 │ │ │ │ @ instruction: 0xf8054567 │ │ │ │ eorle r2, r0, r1, lsl #30 │ │ │ │ svccs 0x0001f91e │ │ │ │ svcne 0x0001f91c │ │ │ │ svceq 0x0007f112 │ │ │ │ - bcs 0xf3044 │ │ │ │ + bcs 0xf3024 │ │ │ │ subsmi fp, r2, #188, 30 @ 0x2f0 │ │ │ │ vpmax.s8 , q1, │ │ │ │ - bcs 0x2b3040 │ │ │ │ - blx 0x13311c │ │ │ │ - blx 0x14ba498 │ │ │ │ + bcs 0x2b3020 │ │ │ │ + blx 0x1330fc │ │ │ │ + blx 0x14ba478 │ │ │ │ ldrmi pc, [r1, #649] @ 0x289 │ │ │ │ bicmi sp, r9, #230 @ 0xe6 │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ - b 0x148d63c │ │ │ │ + b 0x148d61c │ │ │ │ @ instruction: 0xf1c171d1 │ │ │ │ sublt r0, sl, #128, 2 │ │ │ │ svccs 0x0001f805 │ │ │ │ strtmi sp, [r0], #-478 @ 0xfffffe22 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ - blvc 0x337734 │ │ │ │ + blvc 0x337714 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -175983,50 +175975,50 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2de │ │ │ │ @ instruction: 0xf1060f02 │ │ │ │ svclt 0x00180601 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ vmax.u8 d20, d19, d12 │ │ │ │ - b 0x1485320 │ │ │ │ + b 0x1485300 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ stmdbcc r1, {r1, r2, r4, r5, r7, r9, sl, lr} │ │ │ │ - bl 0x1038b0 │ │ │ │ + bl 0x103890 │ │ │ │ @ instruction: 0xf100050e │ │ │ │ @ instruction: 0xf99c33ff │ │ │ │ svclt 0x00a41000 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ble 0xd0cac4 │ │ │ │ + ble 0xd0caa4 │ │ │ │ @ instruction: 0xf91ce001 │ │ │ │ strbne r1, [r9, r1, lsl #30] │ │ │ │ @ instruction: 0xf8034565 │ │ │ │ mvnsle r1, r1, lsl #30 │ │ │ │ ldrbmi r4, [r6, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfec45544 │ │ │ │ + bl 0xfec45524 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xcd554 │ │ │ │ + bl 0xcd534 │ │ │ │ addsmi r0, lr, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stccs 7, cr8, [r7], {240} @ 0xf0 │ │ │ │ - blx 0x1331d0 │ │ │ │ - blx 0x14ba57c │ │ │ │ + blx 0x1331b0 │ │ │ │ + blx 0x14ba55c │ │ │ │ ldrbmi pc, [r1, #2697] @ 0xa89 @ │ │ │ │ bicmi sp, r9, #27 │ │ │ │ cdphi 8, 14, cr15, cr0, cr2, {6} │ │ │ │ - b 0x148d710 │ │ │ │ + b 0x148d6f0 │ │ │ │ @ instruction: 0xf1c171d1 │ │ │ │ @ instruction: 0xf8030180 │ │ │ │ sbcsle r1, r7, r1, lsl #30 │ │ │ │ svcne 0x0001f91c │ │ │ │ - ble 0xffac7190 │ │ │ │ + ble 0xffac7170 │ │ │ │ strbmi r4, [r5, #-313]! @ 0xfffffec7 │ │ │ │ svcne 0x0001f803 │ │ │ │ @ instruction: 0xe7cdd1f6 │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf8034565 │ │ │ │ mvnle r1, r1, lsl #30 │ │ │ │ strbmi lr, [r5, #-1990]! @ 0xfffff83a │ │ │ │ @@ -176035,89 +176027,89 @@ │ │ │ │ ldrne fp, [r3], #-1040 @ 0xfffffbf0 │ │ │ │ strne fp, [ip], #-594 @ 0xfffffdae │ │ │ │ andlt fp, r9, #131 @ 0x83 │ │ │ │ svceq 0x000ff112 │ │ │ │ bfine sp, r6, (invalid: 20:9) │ │ │ │ stc2 10, cr15, [r1], {15} @ │ │ │ │ @ instruction: 0xf113b25b │ │ │ │ - ble 0xabfe10 │ │ │ │ + ble 0xabfdf0 │ │ │ │ andslt r1, fp, #59506688 @ 0x38c0000 │ │ │ │ andgt pc, r4, sp, lsr #17 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ - blmi 0x1fa35c │ │ │ │ + blmi 0x1fa33c │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svclt 0x00bc2a00 │ │ │ │ - blx 0x110cb44 │ │ │ │ - blle 0xffa3b208 │ │ │ │ + blx 0x110cb24 │ │ │ │ + blle 0xffa3b1e8 │ │ │ │ vstmdble r4!, {s4-s18} │ │ │ │ stmdbcs r0, {r2, r3, r7, r9, sl, lr} │ │ │ │ bicmi sp, r9, #224 @ 0xe0 │ │ │ │ andcs fp, r1, #-1342177275 @ 0xb0000005 │ │ │ │ svceq 0x000ff113 │ │ │ │ bicsvc lr, r1, pc, asr #20 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ smlabtmi r0, r1, r5, pc @ │ │ │ │ stc2 10, cr15, [r1], {15} @ │ │ │ │ - blcs 0xf3180 │ │ │ │ + blcs 0xf3160 │ │ │ │ subsmi fp, fp, #188, 30 @ 0x2f0 │ │ │ │ vpmax.u8 , , q2 │ │ │ │ - blcs 0x4b317c │ │ │ │ + blcs 0x4b315c │ │ │ │ @ instruction: 0x4623dd12 │ │ │ │ sbcle r2, sp, r0, lsl #24 │ │ │ │ andcs r4, r1, #-1946157053 @ 0x8c000003 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf5c30fdb │ │ │ │ andslt r4, fp, #0, 6 │ │ │ │ - blx 0x136160 │ │ │ │ - blx 0x4b8a5c │ │ │ │ + blx 0x136140 │ │ │ │ + blx 0x4b8a3c │ │ │ │ strbmi pc, [r2, #-3202]! @ 0xfffff37e @ │ │ │ │ sbfx sp, r7, #3, #24 │ │ │ │ vpmax.s8 d15, d3, d4 │ │ │ │ addsmi fp, sl, #805306369 @ 0x30000001 │ │ │ │ ldr sp, [r7, sl, ror #3]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stceq 1, cr15, [r2], {162} @ 0xa2 │ │ │ │ cdpne 12, 8, cr9, cr5, cr7, {0} │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14abee0 │ │ │ │ + b 0x14abec0 │ │ │ │ ldrtmi r0, [r6], r4, asr #29 │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ strbne lr, [r4, r5]! │ │ │ │ addmi fp, pc, #536870914 @ 0x20000002 │ │ │ │ svccs 0x0002f825 │ │ │ │ @ instruction: 0xf91cd020 │ │ │ │ @ instruction: 0xf9312f02 │ │ │ │ @ instruction: 0xf1124b02 │ │ │ │ - blle 0xffd3fef0 │ │ │ │ + blle 0xffd3fed0 │ │ │ │ svclt 0x00bc2a00 │ │ │ │ - blx 0x11ccc04 │ │ │ │ - blle 0xffc78ac8 │ │ │ │ + blx 0x11ccbe4 │ │ │ │ + blle 0xffc78aa8 │ │ │ │ @ instruction: 0xdc262a0f │ │ │ │ @ instruction: 0xf902fa04 │ │ │ │ vmlsl.s8 , d9, d15 │ │ │ │ smlalle r4, r6, r1, r5 │ │ │ │ @ instruction: 0xf8c343e4 │ │ │ │ addmi r8, pc, #224, 28 @ 0xe00 │ │ │ │ ldrbvc lr, [r4], #2639 @ 0xa4f │ │ │ │ strmi pc, [r0], #-1476 @ 0xfffffa3c │ │ │ │ @ instruction: 0xf825b222 │ │ │ │ bicsle r2, lr, r2, lsl #30 │ │ │ │ ldrmi r4, [r6, #1136]! @ 0x470 │ │ │ │ strcs sp, [r0], #-521 @ 0xfffffdf7 │ │ │ │ - bl 0xfec456f4 │ │ │ │ + bl 0xfec456d4 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xcd704 │ │ │ │ + bl 0xcd6e4 │ │ │ │ addsmi r0, lr, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x462283f0 │ │ │ │ bicsle r2, fp, r0, lsl #24 │ │ │ │ @@ -176125,50 +176117,50 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2dd │ │ │ │ @ instruction: 0xf1050f02 │ │ │ │ svclt 0x00180501 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ vmax.u8 d20, d19, d12 │ │ │ │ - b 0x1485558 │ │ │ │ + b 0x1485538 │ │ │ │ svclt 0x001405c5 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ @ instruction: 0xf11446ae │ │ │ │ - bl 0xfff88 │ │ │ │ + bl 0xfff68 │ │ │ │ @ instruction: 0xf1a0060e │ │ │ │ @ instruction: 0xf93c0302 │ │ │ │ svclt 0x00a41b02 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ble 0xd0ccfc │ │ │ │ + ble 0xd0ccdc │ │ │ │ @ instruction: 0xf93ce001 │ │ │ │ strbne r1, [r9, r2, lsl #22] │ │ │ │ @ instruction: 0xf8234566 │ │ │ │ mvnsle r1, r2, lsl #30 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec45f7c │ │ │ │ + bl 0xfec45f5c │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xd5f8c │ │ │ │ + bl 0xd5f6c │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stccs 7, cr8, [pc], {240} @ 0xf0 │ │ │ │ - blx 0x133408 │ │ │ │ - blx 0x4ba7b4 │ │ │ │ + blx 0x1333e8 │ │ │ │ + blx 0x4ba794 │ │ │ │ ldrbmi pc, [r1, #2697] @ 0xa89 @ │ │ │ │ bicmi sp, r9, #27 │ │ │ │ cdphi 8, 14, cr15, cr0, cr2, {6} │ │ │ │ - b 0x148d94c │ │ │ │ + b 0x148d92c │ │ │ │ @ instruction: 0xf5c171d1 │ │ │ │ @ instruction: 0xf8234100 │ │ │ │ sbcsle r1, r7, r2, lsl #30 │ │ │ │ - blne 0x17a8b4 │ │ │ │ - ble 0xffac73c8 │ │ │ │ + blne 0x17a894 │ │ │ │ + ble 0xffac73a8 │ │ │ │ strbmi r4, [r6, #-313]! @ 0xfffffec7 │ │ │ │ svcne 0x0002f823 │ │ │ │ @ instruction: 0xe7cdd1f6 │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf8234566 │ │ │ │ mvnle r1, r2, lsl #30 │ │ │ │ strbmi lr, [r6, #-1990]! @ 0xfffff83a │ │ │ │ @@ -176181,38 +176173,38 @@ │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ stmdbne pc, {r2, r4, r5, r9, sl, lr} @ │ │ │ │ - blx 0x174458 │ │ │ │ - blx 0x133a850 │ │ │ │ + blx 0x174438 │ │ │ │ + blx 0x133a830 │ │ │ │ strbmi pc, [r2, #-3084]! @ 0xfffff3f4 @ │ │ │ │ bicsmi sp, r2, #54 @ 0x36 │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf1c20fd2 │ │ │ │ addmi r4, pc, #0, 4 │ │ │ │ svccs 0x0004f845 │ │ │ │ @ instruction: 0xf91ed019 │ │ │ │ @ instruction: 0xf851cf04 │ │ │ │ @ instruction: 0xf11c2b04 │ │ │ │ svclt 0x00b80f1f │ │ │ │ - blle 0xffd42394 │ │ │ │ + blle 0xffd42374 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1ccbfbc │ │ │ │ - blx 0x113f458 │ │ │ │ - blle 0xffb78c8c │ │ │ │ + blx 0x113f438 │ │ │ │ + blle 0xffb78c6c │ │ │ │ svceq 0x001ff1bc │ │ │ │ - bcs 0xf3bd0 │ │ │ │ + bcs 0xf3bb0 │ │ │ │ addmi sp, pc, #-1073741769 @ 0xc0000037 │ │ │ │ svccs 0x0004f845 │ │ │ │ strtmi sp, [r0], #-485 @ 0xfffffe1b │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x337af4 │ │ │ │ + blvc 0x337ad4 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -176222,50 +176214,50 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2dd │ │ │ │ @ instruction: 0xf1050f02 │ │ │ │ svclt 0x00180501 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ vmax.u8 d20, d19, d12 │ │ │ │ - b 0x14852e0 │ │ │ │ + b 0x14852c0 │ │ │ │ svclt 0x001405c5 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ @ instruction: 0xf11346ae │ │ │ │ - bl 0x100150 │ │ │ │ + bl 0x100130 │ │ │ │ @ instruction: 0xf1a0060e │ │ │ │ @ instruction: 0xf85c0404 │ │ │ │ svclt 0x00a41b04 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ble 0x60ce64 │ │ │ │ - blcs 0x8b45b4 │ │ │ │ - blx 0x1335c8 │ │ │ │ - blx 0x133a900 │ │ │ │ + ble 0x60ce44 │ │ │ │ + blcs 0x8b4594 │ │ │ │ + blx 0x1335a8 │ │ │ │ + blx 0x133a8e0 │ │ │ │ strmi pc, [sl, #2563] @ 0xa03 │ │ │ │ bicmi sp, r9, #55 @ 0x37 │ │ │ │ cdphi 8, 14, cr15, cr0, cr2, {6} │ │ │ │ - b 0x148da9c │ │ │ │ + b 0x148da7c │ │ │ │ @ instruction: 0xf1c171d1 │ │ │ │ @ instruction: 0xf8444100 │ │ │ │ andle r1, r8, r4, lsl #30 │ │ │ │ - blne 0x1fa684 │ │ │ │ - ble 0xffac7118 │ │ │ │ + blne 0x1fa664 │ │ │ │ + ble 0xffac70f8 │ │ │ │ strbmi r4, [r6, #-313]! @ 0xfffffec7 │ │ │ │ svcne 0x0004f844 │ │ │ │ ldrbtmi sp, [r0], #-502 @ 0xfffffe0a │ │ │ │ stmdble r9, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ vmlaeq.f64 d14, d16, d30 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ movweq lr, #60160 @ 0xeb00 │ │ │ │ ldmle r9!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - blne 0x1fa6c0 │ │ │ │ + blne 0x1fa6a0 │ │ │ │ strbmi r1, [r6, #-1993]! @ 0xfffff837 │ │ │ │ svcne 0x0004f844 │ │ │ │ @ instruction: 0xe7e2d1f8 │ │ │ │ bicle r2, ip, r0, lsl #18 │ │ │ │ @ instruction: 0xf8444566 │ │ │ │ bicsle r1, r3, r4, lsl #30 │ │ │ │ strbmi lr, [r6, #-2011]! @ 0xfffff825 │ │ │ │ @@ -176275,36 +176267,36 @@ │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr2, {5} │ │ │ │ stcls 0, cr11, [ip, #-524] @ 0xfffffdf4 │ │ │ │ rsclt r9, lr, #67108864 @ 0x4000000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x148999c │ │ │ │ + b 0x148997c │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdaeq r5, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blcs 0x10f4688 │ │ │ │ + blcs 0x10f4668 │ │ │ │ smusdxeq r0, r7, r1 │ │ │ │ @ instruction: 0xf1a3da6f │ │ │ │ @ instruction: 0xf1c30a20 │ │ │ │ - blx 0x1bea38 │ │ │ │ - blx 0x17a1c8 │ │ │ │ - blx 0x97ade8 │ │ │ │ - b 0x12ba9e8 │ │ │ │ - b 0x127e1f0 │ │ │ │ - blx 0x13e1f0 │ │ │ │ + blx 0x1bea18 │ │ │ │ + blx 0x17a1a8 │ │ │ │ + blx 0x97adc8 │ │ │ │ + b 0x12ba9c8 │ │ │ │ + b 0x127e1d0 │ │ │ │ + blx 0x13e1d0 │ │ │ │ @ instruction: 0xf1c3fb03 │ │ │ │ - blx 0xb7ee54 │ │ │ │ - blx 0x2ba9e4 │ │ │ │ - b 0x133ae04 │ │ │ │ + blx 0xb7ee34 │ │ │ │ + blx 0x2ba9c4 │ │ │ │ + b 0x133ade4 │ │ │ │ @ instruction: 0xf1b3090a │ │ │ │ - blx 0x127ee64 │ │ │ │ + blx 0x127ee44 │ │ │ │ svclt 0x005cf303 │ │ │ │ - blx 0x37af08 │ │ │ │ + blx 0x37aee8 │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x0008429c │ │ │ │ suble r4, lr, sl, asr #10 │ │ │ │ andcs r9, r1, #1024 @ 0x400 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf06f17e2 │ │ │ │ bicsmi r4, r2, #0, 6 │ │ │ │ @@ -176315,21 +176307,21 @@ │ │ │ │ svccc 0x0008f91e │ │ │ │ strcs lr, [r0], #-2513 @ 0xfffff62f │ │ │ │ svceq 0x003ff113 │ │ │ │ strbvc lr, [r3, pc, asr #20]! │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stmdbeq r0, {r0, r1, r2, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x17e2bfbc │ │ │ │ - blle 0xffb0de88 │ │ │ │ - ble 0xfedc823c │ │ │ │ + blle 0xffb0de68 │ │ │ │ + ble 0xfedc821c │ │ │ │ @ instruction: 0x3320425f │ │ │ │ - blx 0x1cca2c │ │ │ │ + blx 0x1cca0c │ │ │ │ tstpmi sl, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ msreq CPSR_, #-1073741779 @ 0xc000002d │ │ │ │ - blx 0x11ec3c0 │ │ │ │ + blx 0x11ec3a0 │ │ │ │ tstpmi sl, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ svccs 0x0008f84c │ │ │ │ strbmi r4, [r1, #-316] @ 0xfffffec4 │ │ │ │ andmi pc, r4, ip, asr #17 │ │ │ │ strtmi sp, [r8], #-474 @ 0xfffffe26 │ │ │ │ andle r4, r9, #1342177291 @ 0x5000000b │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -176337,95 +176329,95 @@ │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, fp, pc}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - b 0x1560650 │ │ │ │ + b 0x1560630 │ │ │ │ @ instruction: 0xd1b10304 │ │ │ │ @ instruction: 0x465ae7ba │ │ │ │ @ instruction: 0xe7b7463c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {221} @ 0xdd │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14a88c0 │ │ │ │ + b 0x14a88a0 │ │ │ │ vrshl.u8 q8, , │ │ │ │ svclt 0x00142c87 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr0, {5} │ │ │ │ stmdaeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r0], -ip, asr #3 │ │ │ │ eors r9, r7, r1, lsl #4 │ │ │ │ svceq 0x003ff1bc │ │ │ │ @ instruction: 0xf1acdc68 │ │ │ │ @ instruction: 0xf1cc0a20 │ │ │ │ - blx 0x13eb60 │ │ │ │ - blx 0x1ba314 │ │ │ │ - blx 0x9baf10 │ │ │ │ - b 0x12bab10 │ │ │ │ - b 0x127e318 │ │ │ │ - blx 0x17e318 │ │ │ │ + blx 0x13eb40 │ │ │ │ + blx 0x1ba2f4 │ │ │ │ + blx 0x9baef0 │ │ │ │ + b 0x12baaf0 │ │ │ │ + b 0x127e2f8 │ │ │ │ + blx 0x17e2f8 │ │ │ │ @ instruction: 0xf1ccfb0c │ │ │ │ - blx 0xb7ef7c │ │ │ │ - blx 0x2bab30 │ │ │ │ - b 0x133af2c │ │ │ │ + blx 0xb7ef5c │ │ │ │ + blx 0x2bab10 │ │ │ │ + b 0x133af0c │ │ │ │ @ instruction: 0xf1bc090a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x37b02c │ │ │ │ + blx 0x37b00c │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - blx 0x3fb034 │ │ │ │ + blx 0x3fb014 │ │ │ │ svclt 0x00084552 │ │ │ │ suble r4, r7, fp, asr #10 │ │ │ │ strcs r9, [r1, -r1, lsl #22] │ │ │ │ cdpvc 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf06f17d3 │ │ │ │ bicsmi r4, fp, #0, 14 │ │ │ │ rscvc lr, r2, #552960 @ 0x87000 │ │ │ │ svccc 0x0008f84e │ │ │ │ @ instruction: 0xf8ce4588 │ │ │ │ andsle r2, pc, r4 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ svceq 0x003ff11c │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x17d3bfbc │ │ │ │ - blle 0xffc8dfbc │ │ │ │ + blle 0xffc8df9c │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1c6daba │ │ │ │ rscsmi r0, r3, r0, lsr #14 │ │ │ │ @ instruction: 0xf707fa02 │ │ │ │ @ instruction: 0xf1b6433b │ │ │ │ svclt 0x005c0720 │ │ │ │ @ instruction: 0xf707fa42 │ │ │ │ @ instruction: 0xf84e433b │ │ │ │ teqmi r2, r8, lsl #30 │ │ │ │ @ instruction: 0xf8ce4588 │ │ │ │ bicsle r2, pc, r4 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9c638c │ │ │ │ + bne 0x9c636c │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ smlsdeq r2, r3, sl, lr │ │ │ │ @ instruction: 0xe7c1d1b8 │ │ │ │ @ instruction: 0x463a465b │ │ │ │ svclt 0x0000e7be │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ - ble 0x1c043c │ │ │ │ + ble 0x1c041c │ │ │ │ smlabtcs r0, r8, r7, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - bcs 0xce58c │ │ │ │ - bcs 0x8b3404 │ │ │ │ + bcs 0xce56c │ │ │ │ + bcs 0x8b33e4 │ │ │ │ mvnlt sp, r2, lsl sp │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf1c10fc9 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @@ -176438,57 +176430,57 @@ │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0x46084770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf99db530 │ │ │ │ @ instruction: 0xf11cc00c │ │ │ │ - b 0x1480520 │ │ │ │ + b 0x1480500 │ │ │ │ @ instruction: 0xf17e7eec │ │ │ │ svclt 0x00bc31ff │ │ │ │ @ instruction: 0x460117d8 │ │ │ │ @ instruction: 0xf1bedb13 │ │ │ │ - blle 0x600438 │ │ │ │ + blle 0x600418 │ │ │ │ svceq 0x0040f1bc │ │ │ │ @ instruction: 0xf17e4604 │ │ │ │ - blle 0xa40044 │ │ │ │ + blle 0xa40024 │ │ │ │ suble r4, pc, sl, lsl r3 @ │ │ │ │ @ instruction: 0xf06f17da │ │ │ │ bicsmi r4, r0, #0, 2 │ │ │ │ mvnvc lr, r1, lsl #21 │ │ │ │ @ instruction: 0xf8c42501 │ │ │ │ andcs r5, r0, #224, 28 @ 0xe00 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ smlabteq r0, ip, r1, pc @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ @ instruction: 0xf001fa22 │ │ │ │ eoreq pc, r0, #1073741868 @ 0x4000002c │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ - blx 0x11ac5f0 │ │ │ │ + blx 0x11ac5d0 │ │ │ │ tstpmi r0, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd30 │ │ │ │ @ instruction: 0xf1cc0020 │ │ │ │ - blx 0x17cd1c │ │ │ │ + blx 0x17ccfc │ │ │ │ @ instruction: 0xf1ccfe0c │ │ │ │ - blx 0x13dd24 │ │ │ │ - blx 0x9788a8 │ │ │ │ - b 0x1478cb0 │ │ │ │ - b 0x14400b0 │ │ │ │ - blx 0x1400b8 │ │ │ │ - blx 0x478ce8 │ │ │ │ - blx 0x939cd0 │ │ │ │ + blx 0x13dd04 │ │ │ │ + blx 0x978888 │ │ │ │ + b 0x1478c90 │ │ │ │ + b 0x1440090 │ │ │ │ + blx 0x140098 │ │ │ │ + blx 0x478cc8 │ │ │ │ + blx 0x939cb0 │ │ │ │ msrmi CPSR_f, #12 │ │ │ │ streq pc, [r0, #-444]! @ 0xfffffe44 │ │ │ │ stc2 10, cr15, [ip], {78} @ 0x4e @ │ │ │ │ - blx 0x146c63c │ │ │ │ + blx 0x146c61c │ │ │ │ msrmi CPSR_f, #20971520 @ 0x1400000 │ │ │ │ svclt 0x00084563 │ │ │ │ svclt 0x00044282 │ │ │ │ ldrbtmi r4, [r1], -r8, lsl #12 │ │ │ │ andcs sp, r0, #180, 2 @ 0x2d │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -176496,146 +176488,146 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ sublt fp, ip, #48, 8 @ 0x30000000 │ │ │ │ strcs pc, [r7, #-833] @ 0xfffffcbf │ │ │ │ movwmi pc, #29505 @ 0x7341 @ │ │ │ │ - b 0x148790c │ │ │ │ - ble 0xa14d94 │ │ │ │ + b 0x14878ec │ │ │ │ + ble 0xa14d74 │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ strcs r4, [r0], #-3808 @ 0xfffff120 │ │ │ │ - ble 0xf47d1c │ │ │ │ + ble 0xf47cfc │ │ │ │ @ instruction: 0xf8c02501 │ │ │ │ strcs r5, [r0, #-3808] @ 0xfffff120 │ │ │ │ - ble 0x14c7528 │ │ │ │ + ble 0x14c7508 │ │ │ │ @ instruction: 0xf8c02301 │ │ │ │ movwcs r3, #3808 @ 0xee0 │ │ │ │ - ble 0x1a46d34 │ │ │ │ + ble 0x1a46d14 │ │ │ │ andcs r2, r1, #0, 2 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ vhadd.u32 d18, d4, d0 │ │ │ │ vhadd.u32 d16, d5, d7 │ │ │ │ ldclt 0, cr2, [r0], #-60 @ 0xffffffc4 │ │ │ │ andsmi pc, r7, r3, ror #6 │ │ │ │ andsvs pc, pc, r1, ror #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stc2 10, cr15, [r2], {79} @ 0x4f @ │ │ │ │ svceq 0x0007f11c │ │ │ │ strcs fp, [r0], #-4024 @ 0xfffff048 │ │ │ │ @ instruction: 0xf1bcdbd6 │ │ │ │ - blle 0x1ec0570 │ │ │ │ + blle 0x1ec0550 │ │ │ │ svceq 0x0007f1bc │ │ │ │ addhi pc, r1, r0, lsl #6 │ │ │ │ vst1.8 {d15-d16}, [ip], r4 │ │ │ │ svclt 0x00982cff │ │ │ │ stmible r9, {r2, r5, r6, r9, ip, sp, pc}^ │ │ │ │ stccs 4, cr2, [r0, #-4] │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xbc990 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xbc970 @ │ │ │ │ vqrdmulh.s , q9, q2 │ │ │ │ @ instruction: 0xf11c2c07 │ │ │ │ svclt 0x00b80f07 │ │ │ │ - blle 0xff105da0 │ │ │ │ + blle 0xff105d80 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb48 │ │ │ │ stclle 15, cr0, [r9], #-28 @ 0xffffffe4 │ │ │ │ stc2 10, cr15, [ip], {5} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ - blx 0x14ac818 │ │ │ │ + blx 0x14ac7f8 │ │ │ │ ldmible r3!, {r2, r3, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ - blcs 0xc5dc4 │ │ │ │ + blcs 0xc5da4 │ │ │ │ cdppl 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0xbca17 @ │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0xbc9f7 @ │ │ │ │ vqrdmulh.s d29, d18, d30 │ │ │ │ @ instruction: 0xf11c4c07 │ │ │ │ svclt 0x00b80f07 │ │ │ │ - blle 0xfeb855d8 │ │ │ │ + blle 0xfeb855b8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb33 │ │ │ │ mcrrle 15, 0, r0, r4, cr7 │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ - blx 0x14ac850 │ │ │ │ + blx 0x14ac830 │ │ │ │ ldmible sp, {r2, r3, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ stmdbcs r0, {r0, r8, r9, sp} │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf1b2db98 │ │ │ │ - b 0x14907ec │ │ │ │ + b 0x14907cc │ │ │ │ svclt 0x00b86c22 │ │ │ │ - blle 0xfe604e10 │ │ │ │ + blle 0xfe604df0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb1e │ │ │ │ stcle 15, cr0, [fp], #-28 @ 0xffffffe4 │ │ │ │ stc2 10, cr15, [ip], {1} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ - blx 0x14ac888 │ │ │ │ + blx 0x14ac868 │ │ │ │ stmible r7, {r2, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c031ff │ │ │ │ str r2, [r1, r0, ror #29] │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ stc2 10, cr15, [ip], {37} @ 0x25 @ │ │ │ │ @ instruction: 0xf58cfa4f │ │ │ │ @ instruction: 0xf1cce76e │ │ │ │ - blx 0x97fa4c │ │ │ │ - blx 0x14bba80 │ │ │ │ + blx 0x97fa2c │ │ │ │ + blx 0x14bba60 │ │ │ │ strb pc, [sp, -ip, lsl #7]! @ │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ stc2 10, cr15, [ip], {33} @ 0x21 @ │ │ │ │ @ instruction: 0xf18cfa4f │ │ │ │ @ instruction: 0xf1cce76c │ │ │ │ - blx 0x9bfa68 │ │ │ │ + blx 0x9bfa48 │ │ │ │ rsblt pc, r4, #12, 8 @ 0xc000000 │ │ │ │ - blcs 0xf67c0 │ │ │ │ + blcs 0xf67a0 │ │ │ │ ldrb sp, [sp, -r0, asr #3] │ │ │ │ bicsle r2, r9, r0, lsl #18 │ │ │ │ stccs 7, cr14, [r0], {96} @ 0x60 │ │ │ │ strb sp, [fp, -r2, lsl #3] │ │ │ │ orrsle r2, fp, r0, lsl #26 │ │ │ │ svclt 0x0000e74e │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2, #-880] @ 0xfffffc90 │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ orrcs pc, r7, #201326593 @ 0xc000001 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ - ldclcc 1, cr15, [pc], #4 @ 0xbcaac │ │ │ │ + ldclcc 1, cr15, [pc], #4 @ 0xbca8c │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ @ instruction: 0xf1004625 │ │ │ │ - bl 0x3cc6b0 │ │ │ │ + bl 0x3cc690 │ │ │ │ strcs r0, [r1, -r5, lsl #12] │ │ │ │ stmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blcs 0x2b4af8 │ │ │ │ + blcs 0x2b4ad8 │ │ │ │ addsmi sp, r9, r5, lsr ip │ │ │ │ svclt 0x009829ff │ │ │ │ stmdble r3, {r0, r3, r6, r9, ip, sp, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ cdpvc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ @ instruction: 0xf80e4566 │ │ │ │ andsle r1, r5, r1, lsl #30 │ │ │ │ svcne 0x0001f91c │ │ │ │ svclt 0x00bc2900 │ │ │ │ cdpvc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ - blle 0xffd84eec │ │ │ │ + blle 0xffd84ecc │ │ │ │ svceq 0x0007f113 │ │ │ │ @ instruction: 0x2100bfb8 │ │ │ │ - blcs 0xf3ab0 │ │ │ │ - blx 0x933680 │ │ │ │ + blcs 0xf3a90 │ │ │ │ + blx 0x933660 │ │ │ │ strbmi pc, [r6, #-264]! @ 0xfffffef8 @ │ │ │ │ @ instruction: 0xf80eb249 │ │ │ │ mvnle r1, r1, lsl #30 │ │ │ │ adcmi r4, ip, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xb5b738 │ │ │ │ - blvc 0x177d98 │ │ │ │ + bne 0xb5b718 │ │ │ │ + blvc 0x177d78 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdbcs r0, {r4, r5, r6, r7, r8, pc} │ │ │ │ strb sp, [pc, ip, asr #3] │ │ │ │ @@ -176651,45 +176643,45 @@ │ │ │ │ @ instruction: 0xf8ad2ee0 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2, ip} │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x148e93c │ │ │ │ + blx 0x148e91c │ │ │ │ @ instruction: 0xf11cfc82 │ │ │ │ svclt 0x00b80f0f │ │ │ │ - blle 0xff9c5788 │ │ │ │ + blle 0xff9c5768 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2b │ │ │ │ stcle 15, cr0, [lr], #-60 @ 0xffffffc4 │ │ │ │ vpmax.u8 d15, d12, d3 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ andslt fp, fp, #56, 30 @ 0xe0 │ │ │ │ strcs sp, [r1], #-983 @ 0xfffffc29 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8c02900 │ │ │ │ - blle 0xff550730 │ │ │ │ + blle 0xff550710 │ │ │ │ andmi pc, r7, #134217729 @ 0x8000001 │ │ │ │ svceq 0x000ff112 │ │ │ │ @ instruction: 0x2100bfb8 │ │ │ │ - bcs 0xf3afc │ │ │ │ - bcs 0x4b37f8 │ │ │ │ + bcs 0xf3adc │ │ │ │ + bcs 0x4b37d8 │ │ │ │ addsmi sp, r1, r8, lsl ip │ │ │ │ svccc 0x0080f5b1 │ │ │ │ andlt fp, r9, #56, 30 @ 0xe0 │ │ │ │ andcs sp, r1, #335544323 @ 0x14000003 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ subsmi lr, r2, #50069504 @ 0x2fc0000 │ │ │ │ andlt r4, r9, #209 @ 0xd1 │ │ │ │ @ instruction: 0xf1cce7bb │ │ │ │ - blx 0x97fbec │ │ │ │ + blx 0x97fbcc │ │ │ │ andslt pc, fp, #12, 6 @ 0x30000000 │ │ │ │ - blcs 0xf6ab0 │ │ │ │ + blcs 0xf6a90 │ │ │ │ sbfx sp, r5, #3, #13 │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ svclt 0x0000e7af │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2, #-880] @ 0xfffffc90 │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @@ -176698,36 +176690,36 @@ │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ stmdbne lr, {r0, r2, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1ce2701 │ │ │ │ ands r0, r1, r0, lsl #16 │ │ │ │ svceq 0x000ff1be │ │ │ │ - blx 0x1b3d18 │ │ │ │ + blx 0x1b3cf8 │ │ │ │ @ instruction: 0xf5b3f30e │ │ │ │ svclt 0x00383f80 │ │ │ │ movwle fp, #12827 @ 0x321b │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ cdpvc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ @ instruction: 0xf82c428e │ │ │ │ andsle r3, r6, r2, lsl #30 │ │ │ │ - blcc 0x17b11c │ │ │ │ + blcc 0x17b0fc │ │ │ │ svclt 0x00bc2b00 │ │ │ │ cdpvc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ - blle 0xffd85864 │ │ │ │ + blle 0xffd85844 │ │ │ │ svceq 0x000ff11e │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ @ instruction: 0xf1bedbee │ │ │ │ - ble 0xff800874 │ │ │ │ + ble 0xff800854 │ │ │ │ vpmax.u8 d15, d8, d19 │ │ │ │ andslt r4, fp, #-536870904 @ 0xe0000008 │ │ │ │ svccc 0x0002f82c │ │ │ │ strtmi sp, [r8], #-488 @ 0xfffffe18 │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x378308 │ │ │ │ + blvc 0x3782e8 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -176738,63 +176730,63 @@ │ │ │ │ stmdbcs r0, {r0, r1, r9, sl, lr} │ │ │ │ andcs sp, r1, #28672 @ 0x7000 │ │ │ │ @ instruction: 0xf8c32000 │ │ │ │ smlattcs r0, r0, lr, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subslt r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ svceq 0x001ff112 │ │ │ │ - bcs 0xf3948 │ │ │ │ - bcs 0x8b3920 │ │ │ │ - blx 0x133d38 │ │ │ │ - blx 0x8f8cf0 │ │ │ │ + bcs 0xf3928 │ │ │ │ + bcs 0x8b3900 │ │ │ │ + blx 0x133d18 │ │ │ │ + blx 0x8f8cd0 │ │ │ │ addsmi pc, r1, #536870912 @ 0x20000000 │ │ │ │ andcs sp, r1, #22 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr3, {6} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x90d64c │ │ │ │ + blx 0x90d62c │ │ │ │ tstpcs r0, r2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stmdbcs r0, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ andcs sp, r0, sp, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blcs 0xea2e8 │ │ │ │ + blcs 0xea2c8 │ │ │ │ strmi r9, [r4], -r4, lsl #18 │ │ │ │ andcs sp, r0, r9, lsl #20 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr4, {6} │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x14ac304 │ │ │ │ + blx 0x14ac2e4 │ │ │ │ @ instruction: 0xf11cfc81 │ │ │ │ - b 0x1480a48 │ │ │ │ + b 0x1480a28 │ │ │ │ @ instruction: 0xf17171ec │ │ │ │ - blle 0x1309150 │ │ │ │ - blle 0xd07158 │ │ │ │ + blle 0x1309130 │ │ │ │ + blle 0xd07138 │ │ │ │ svceq 0x0040f1bc │ │ │ │ tstpeq r0, r1, ror r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1acda49 │ │ │ │ @ instruction: 0xf1cc0520 │ │ │ │ - blx 0x17cdec │ │ │ │ + blx 0x17cdcc │ │ │ │ @ instruction: 0xf1ccf10c │ │ │ │ - blx 0x13e5f4 │ │ │ │ - blx 0x97a18c │ │ │ │ + blx 0x13e5d4 │ │ │ │ + blx 0x97a16c │ │ │ │ msrmi CPSR_fc, #0 │ │ │ │ - blx 0x14d984 │ │ │ │ + blx 0x14d964 │ │ │ │ @ instruction: 0xf1acf00c │ │ │ │ - blx 0x8be208 │ │ │ │ - blx 0x13c5bc │ │ │ │ - blx 0x93a5a8 │ │ │ │ - b 0x147a1a8 │ │ │ │ - b 0x14405b0 │ │ │ │ - blx 0x9005b0 │ │ │ │ + blx 0x8be1e8 │ │ │ │ + blx 0x13c59c │ │ │ │ + blx 0x93a588 │ │ │ │ + b 0x147a188 │ │ │ │ + b 0x1440590 │ │ │ │ + blx 0x900590 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ ldrbmi fp, [r2, #-3848]! @ 0xfffff0f8 │ │ │ │ movwcs sp, #4296 @ 0x10c8 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr4, {6} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -176809,177 +176801,177 @@ │ │ │ │ @ instruction: 0xf10efa23 │ │ │ │ andcs r4, r0, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x156c3b8 │ │ │ │ + b 0x156c398 │ │ │ │ svclt 0x00040103 │ │ │ │ @ instruction: 0x46194610 │ │ │ │ andcs sp, r0, #1073741876 @ 0x40000034 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2dd │ │ │ │ @ instruction: 0xf1050f02 │ │ │ │ svclt 0x00180501 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcs pc, [r7], #835 @ 0x343 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ stceq 1, cr15, [r4], {160} @ 0xa0 │ │ │ │ - b 0x14aca84 │ │ │ │ + b 0x14aca64 │ │ │ │ strtmi r0, [lr], lr, asr #29 │ │ │ │ streq lr, [lr], -r1, lsl #22 │ │ │ │ @ instruction: 0xf1c42701 │ │ │ │ @ instruction: 0xf8510800 │ │ │ │ - blcs 0xcba58 │ │ │ │ + blcs 0xcba38 │ │ │ │ @ instruction: 0xf8c2bfbc │ │ │ │ movwcs r7, #3808 @ 0xee0 │ │ │ │ @ instruction: 0xf114db17 │ │ │ │ svclt 0x00b80f1f │ │ │ │ - blle 0x545a5c │ │ │ │ + blle 0x545a3c │ │ │ │ svclt 0x00b82c00 │ │ │ │ vpmax.u8 d15, d8, d19 │ │ │ │ @ instruction: 0x2c1fdb0d │ │ │ │ - blx 0x1b3ef8 │ │ │ │ - blx 0xb3b280 │ │ │ │ + blx 0x1b3ed8 │ │ │ │ + blx 0xb3b260 │ │ │ │ ldrbmi pc, [r3, #-2564] @ 0xfffff5fc @ │ │ │ │ strbmi fp, [fp], -r8, lsl #30 │ │ │ │ @ instruction: 0xf04fd003 │ │ │ │ @ instruction: 0xf8c233ff │ │ │ │ adcsmi r7, r1, #224, 28 @ 0xe00 │ │ │ │ svccc 0x0004f84c │ │ │ │ ldrbtmi sp, [r0], #-475 @ 0xfffffe25 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x378510 │ │ │ │ + blvc 0x3784f0 │ │ │ │ andeq lr, r0, #178176 @ 0x2b800 │ │ │ │ - blvc 0x17811c │ │ │ │ + blvc 0x1780fc │ │ │ │ addsmi r1, sp, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xdee74 │ │ │ │ + blcs 0xdee54 │ │ │ │ strb sp, [r4, r1, ror #3]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {221} @ 0xdd │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ svclt 0x0018b085 │ │ │ │ - b 0x1489ee0 │ │ │ │ + b 0x1489ec0 │ │ │ │ @ instruction: 0xf1a005c5 │ │ │ │ svclt 0x00140c08 │ │ │ │ stmiaeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ vmax.u8 d20, d19, d24 │ │ │ │ - bl 0x10610c │ │ │ │ + bl 0x1060ec │ │ │ │ rsbmi r0, r7, #8, 12 @ 0x800000 │ │ │ │ - bleq 0x139034 │ │ │ │ + bleq 0x139014 │ │ │ │ stmib sp, {r1, r2, r4, r7, r9, sl, lr}^ │ │ │ │ andls r8, r3, r1, lsl #10 │ │ │ │ movwcs lr, #9 │ │ │ │ cdplt 8, 14, cr15, cr0, cr14, {6} │ │ │ │ @ instruction: 0xf84c461d │ │ │ │ adcsmi r3, r1, #8, 30 │ │ │ │ andpl pc, r4, ip, asr #17 │ │ │ │ ldmib r1, {r0, r2, r3, r4, r5, ip, lr, pc}^ │ │ │ │ mrscc r3, R8_fiq │ │ │ │ - blle 0xffcc7720 │ │ │ │ + blle 0xffcc7700 │ │ │ │ svceq 0x003ff114 │ │ │ │ @ instruction: 0x2c00db50 │ │ │ │ @ instruction: 0x2c3fdb51 │ │ │ │ @ instruction: 0xf1a4dc4a │ │ │ │ @ instruction: 0xf1c40920 │ │ │ │ - blx 0x13efb8 │ │ │ │ + blx 0x13ef98 │ │ │ │ @ instruction: 0xf1c4f504 │ │ │ │ - blx 0x17f7c0 │ │ │ │ - blx 0x9bb368 │ │ │ │ - b 0x123af68 │ │ │ │ - b 0x11fe370 │ │ │ │ - blx 0x17e370 │ │ │ │ + blx 0x17f7a0 │ │ │ │ + blx 0x9bb348 │ │ │ │ + b 0x123af48 │ │ │ │ + b 0x11fe350 │ │ │ │ + blx 0x17e350 │ │ │ │ @ instruction: 0xf1a4f004 │ │ │ │ - blx 0x1ff3d8 │ │ │ │ - blx 0x8fb784 │ │ │ │ - blx 0xa3af70 │ │ │ │ - b 0x12fb388 │ │ │ │ - b 0x12bef90 │ │ │ │ - blx 0x9fef90 │ │ │ │ + blx 0x1ff3b8 │ │ │ │ + blx 0x8fb764 │ │ │ │ + blx 0xa3af50 │ │ │ │ + b 0x12fb368 │ │ │ │ + b 0x12bef70 │ │ │ │ + blx 0x9fef70 │ │ │ │ strbmi pc, [sl, #-2308] @ 0xfffff6fc @ │ │ │ │ strbmi fp, [r3, #-3848] @ 0xfffff0f8 │ │ │ │ strmi fp, [r3], -r8, lsl #30 │ │ │ │ @ instruction: 0xf04fd0c7 │ │ │ │ andcs r3, r1, #-67108861 @ 0xfc000003 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr14, {6} │ │ │ │ @ instruction: 0xf84c461d │ │ │ │ adcsmi r3, r1, #8, 30 │ │ │ │ andpl pc, r4, ip, asr #17 │ │ │ │ ldmib sp, {r0, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdals r3, {r0, r8, sl, pc} │ │ │ │ strbmi r4, [r0], #-1349 @ 0xfffffabb │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfeac6ba4 │ │ │ │ + bl 0xfeac6b84 │ │ │ │ stmia r0!, {fp}^ │ │ │ │ - bl 0xd6bb4 │ │ │ │ + bl 0xd6b94 │ │ │ │ addsmi r0, sp, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ bicsle r4, r8, sl, lsl r3 │ │ │ │ ldrmi r2, [sp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf1c7e79d │ │ │ │ rscsmi r0, fp, r0, lsr #10 │ │ │ │ @ instruction: 0xf505fa02 │ │ │ │ @ instruction: 0xf1a7432b │ │ │ │ - blx 0x93e460 │ │ │ │ + blx 0x93e440 │ │ │ │ msrmi CPSR_fxc, #20971520 @ 0x1400000 │ │ │ │ @ instruction: 0xf507fa22 │ │ │ │ svclt 0x0000e78f │ │ │ │ subslt fp, r4, #48, 10 @ 0xc000000 │ │ │ │ svceq 0x0008f114 │ │ │ │ stccs 3, cr15, [r7], {194} @ 0xc2 │ │ │ │ movwmi pc, #29634 @ 0x73c2 @ │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ vmull.p8 q8, d2, d0 │ │ │ │ - blle 0x395824 │ │ │ │ + blle 0x395804 │ │ │ │ stccs 2, cr11, [r0], {205} @ 0xcd │ │ │ │ @ instruction: 0x2c07db5b │ │ │ │ @ instruction: 0x46aedd74 │ │ │ │ @ instruction: 0xf04fb125 │ │ │ │ strcs r0, [r1], #-3839 @ 0xfffff101 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ stc2 10, cr15, [ip], {79} @ 0x4f @ │ │ │ │ svceq 0x0008f11c │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x440030 │ │ │ │ + blle 0x440010 │ │ │ │ strcs pc, [r7], #-961 @ 0xfffffc3f │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb3a │ │ │ │ stclle 15, cr0, [r6, #-28]! @ 0xffffffe4 │ │ │ │ @ instruction: 0xb12446a4 │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xbd184 │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xbd164 │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ subslt r4, fp, #224, 28 @ 0xe00 │ │ │ │ svceq 0x0008f113 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ @ instruction: 0xf3c1db0b │ │ │ │ - blcs 0xce07c │ │ │ │ - blcs 0x2b3d70 │ │ │ │ + blcs 0xce05c │ │ │ │ + blcs 0x2b3d50 │ │ │ │ @ instruction: 0x4623dd5c │ │ │ │ movwcs fp, #4380 @ 0x111c │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ subslt r2, r2, #-67108861 @ 0xfc000003 │ │ │ │ svceq 0x0008f112 │ │ │ │ @ instruction: 0x2100bfb8 │ │ │ │ vmlaeq.f64 d13, d9, d9 │ │ │ │ - blle 0xb47884 │ │ │ │ + blle 0xb47864 │ │ │ │ vldrle s5, [r2, #-28] @ 0xffffffe4 │ │ │ │ mvnscs fp, r9, lsl r1 │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ andcs r2, r0, r0, ror #29 │ │ │ │ andeq pc, r7, lr, ror #6 │ │ │ │ andcs pc, pc, ip, ror #6 │ │ │ │ andsmi pc, r7, r3, ror #6 │ │ │ │ @@ -176995,26 +176987,26 @@ │ │ │ │ mvnmi lr, #51118080 @ 0x30c0000 │ │ │ │ vseleq.f32 s30, s8, s11 │ │ │ │ streq pc, [r1], #-14 │ │ │ │ ldrbeq lr, [lr], #-2820 @ 0xfffff4fc │ │ │ │ mcr2 10, 4, pc, cr4, cr15, {2} @ │ │ │ │ bicsmi lr, r2, #42467328 @ 0x2880000 │ │ │ │ @ instruction: 0xf00140d1 │ │ │ │ - bl 0x13d8e8 │ │ │ │ + bl 0x13d8c8 │ │ │ │ sbcslt r0, r1, #268435461 @ 0x10000005 │ │ │ │ bicsmi lr, fp, #55312384 @ 0x34c0000 │ │ │ │ vpmax.u8 d15, d3, d20 │ │ │ │ streq pc, [r1], #-3 │ │ │ │ cmpeq r3, #4, 22 @ 0x1000 │ │ │ │ sbfx fp, fp, #5, #27 │ │ │ │ vseleq.f32 s30, s8, s10 │ │ │ │ svceq 0x00fff1be │ │ │ │ - blx 0x18acf68 │ │ │ │ + blx 0x18acf48 │ │ │ │ stmle r4, {r1, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1f6f30 │ │ │ │ + blx 0x1f6f10 │ │ │ │ @ instruction: 0xf1bcfc0c │ │ │ │ svclt 0x00980fff │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xe796d892 │ │ │ │ vpmax.u8 d15, d3, d4 │ │ │ │ svclt 0x00982bff │ │ │ │ ldmle lr, {r0, r1, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ @@ -177026,41 +177018,41 @@ │ │ │ │ @ instruction: 0x9c063901 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr2, {0} │ │ │ │ @ instruction: 0xf04f1e45 │ │ │ │ rsclt r0, r6, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x148a164 │ │ │ │ + b 0x148a144 │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r4], -r4, ror #1 │ │ │ │ and r1, pc, pc, lsl #18 │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x174254 │ │ │ │ - bcs 0xb99a8 │ │ │ │ + blx 0x174234 │ │ │ │ + bcs 0xb9988 │ │ │ │ sbcslt fp, r2, #152, 30 @ 0x260 │ │ │ │ rscscs sp, pc, #32768 @ 0x8000 │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf805428f │ │ │ │ andsle r2, r8, r1, lsl #30 │ │ │ │ svcgt 0x0001f91e │ │ │ │ @ instruction: 0xf11c3101 │ │ │ │ svclt 0x00b80f08 │ │ │ │ - blle 0xffd8599c │ │ │ │ + blle 0xffd8597c │ │ │ │ @ instruction: 0xf1bc780a │ │ │ │ - ble 0xff980da4 │ │ │ │ + ble 0xff980d84 │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ - blx 0x94dbe8 │ │ │ │ + blx 0x94dbc8 │ │ │ │ @ instruction: 0xf002f20c │ │ │ │ - bl 0x3c01b8 │ │ │ │ + bl 0x3c0198 │ │ │ │ sbcslt r0, r2, #536870917 @ 0x20000005 │ │ │ │ svccs 0x0001f805 │ │ │ │ strtmi sp, [r0], #-486 @ 0xfffffe1a │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x338844 │ │ │ │ + blvc 0x338824 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -177077,37 +177069,37 @@ │ │ │ │ @ instruction: 0xf1bcdb2f │ │ │ │ ldcle 15, cr0, [r6, #-60]! @ 0xffffffc4 │ │ │ │ strcs fp, [r1], #-291 @ 0xfffffedd │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ svclt 0x00b80f10 │ │ │ │ - blle 0x345630 │ │ │ │ - bcs 0xc0258 │ │ │ │ - bcs 0x4b3e8c │ │ │ │ + blle 0x345610 │ │ │ │ + bcs 0xc0238 │ │ │ │ + bcs 0x4b3e6c │ │ │ │ @ instruction: 0xb121dd2d │ │ │ │ @ instruction: 0xf64f2201 │ │ │ │ @ instruction: 0xf8c071ff │ │ │ │ @ instruction: 0xf8ad2ee0 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2, ip} │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ bicsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf00140d1 │ │ │ │ - bl 0x13da70 │ │ │ │ + bl 0x13da50 │ │ │ │ addslt r0, r1, #268435461 @ 0x10000005 │ │ │ │ - b 0x1cb7218 │ │ │ │ - blx 0x9802a8 │ │ │ │ + b 0x1cb71f8 │ │ │ │ + blx 0x980288 │ │ │ │ @ instruction: 0xf003f30c │ │ │ │ - bl 0x3c0284 │ │ │ │ + bl 0x3c0264 │ │ │ │ addslt r0, fp, #1275068417 @ 0x4c000001 │ │ │ │ - blx 0x1b71c0 │ │ │ │ + blx 0x1b71a0 │ │ │ │ @ instruction: 0xf5b3f30c │ │ │ │ svclt 0x00383f80 │ │ │ │ sbcle fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ addsmi lr, r1, r6, asr #15 │ │ │ │ svccc 0x0080f5b1 │ │ │ │ addlt fp, r9, #56, 30 @ 0xe0 │ │ │ │ ldrb sp, [r0, ip, asr #5] │ │ │ │ @@ -177131,26 +177123,26 @@ │ │ │ │ @ instruction: 0xf64f8ee0 │ │ │ │ addmi r7, pc, #-268435441 @ 0xf000000f │ │ │ │ svccs 0x0002f825 │ │ │ │ @ instruction: 0xf91ed019 │ │ │ │ strmi ip, [sl], -r2, lsl #30 │ │ │ │ @ instruction: 0xf11c3102 │ │ │ │ svclt 0x00b80f10 │ │ │ │ - blle 0xffd45b08 │ │ │ │ + blle 0xffd45ae8 │ │ │ │ @ instruction: 0xf1bc8812 │ │ │ │ - ble 0xff8c0f10 │ │ │ │ + ble 0xff8c0ef0 │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ - blx 0x94dd54 │ │ │ │ + blx 0x94dd34 │ │ │ │ @ instruction: 0xf002f20c │ │ │ │ - bl 0x3c0324 │ │ │ │ + bl 0x3c0304 │ │ │ │ addslt r0, r2, #536870917 @ 0x20000005 │ │ │ │ svccs 0x0002f825 │ │ │ │ strtmi sp, [r0], #-485 @ 0xfffffe1b │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x3789b0 │ │ │ │ + blvc 0x378990 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -177162,40 +177154,40 @@ │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0xf1a09e07 │ │ │ │ @ instruction: 0xf04f0e04 │ │ │ │ rscslt r0, r5, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x148ab8c │ │ │ │ + b 0x148ab6c │ │ │ │ svclt 0x001405c5 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ and r1, pc, pc, lsl #19 │ │ │ │ @ instruction: 0xdc372a1f │ │ │ │ @ instruction: 0xf902fa04 │ │ │ │ vpmax.s8 d15, d2, d25 │ │ │ │ mlasle r4, r4, r2, r4 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xbd3a8 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xbd388 @ │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf84e428f │ │ │ │ andsle r4, r6, r4, lsl #30 │ │ │ │ svccs 0x0004f91c │ │ │ │ tstcc r4, ip, lsl #12 │ │ │ │ svceq 0x0020f112 │ │ │ │ strcs fp, [r0], #-4024 @ 0xfffff048 │ │ │ │ stmdavs r4!, {r1, r4, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ - ble 0xff987bcc │ │ │ │ + ble 0xff987bac │ │ │ │ addmi r4, pc, #1207959555 @ 0x48000003 │ │ │ │ vst1.8 {d15-d16}, [r2 :128], r4 │ │ │ │ andeq pc, r1, #4 │ │ │ │ ldrbeq lr, [r4], #-2818 @ 0xfffff4fe │ │ │ │ svcmi 0x0004f84e │ │ │ │ ldrtmi sp, [r0], #-488 @ 0xfffffe18 │ │ │ │ andle r4, r7, #-536870902 @ 0xe000000a │ │ │ │ - blvc 0x378a68 │ │ │ │ + blvc 0x378a48 │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -177210,32 +177202,32 @@ │ │ │ │ movwls r9, #3084 @ 0xc0c │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x10ecfc │ │ │ │ + bl 0x10ecdc │ │ │ │ strls r0, [r1], #-2052 @ 0xfffff7fc │ │ │ │ ldmib r0, {r0, r1, r2, r4, r5, sp, lr, pc}^ │ │ │ │ stccs 0, cr3, [r0], {-0} │ │ │ │ - bcs 0x10f41c8 │ │ │ │ + bcs 0x10f41a8 │ │ │ │ streq pc, [r0], #-372 @ 0xfffffe8c │ │ │ │ @ instruction: 0xf1a2da6f │ │ │ │ @ instruction: 0xf1c20920 │ │ │ │ - blx 0xbf0ec │ │ │ │ + blx 0xbf0cc │ │ │ │ @ instruction: 0xf1c2f402 │ │ │ │ - blx 0x17fcf4 │ │ │ │ - blx 0x9bb89c │ │ │ │ - b 0x11fb098 │ │ │ │ + blx 0x17fcd4 │ │ │ │ + blx 0x9bb87c │ │ │ │ + b 0x11fb078 │ │ │ │ teqmi ip, #150994944 @ 0x9000000 │ │ │ │ - blx 0x17bc92 │ │ │ │ + blx 0x17bc72 │ │ │ │ stmdbeq r0!, {r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf702fa2b │ │ │ │ - blx 0x37bca0 │ │ │ │ + blx 0x37bc80 │ │ │ │ @ instruction: 0xf909fa24 │ │ │ │ streq lr, [sl, -r7, asr #20] │ │ │ │ streq lr, [r9, -r7, asr #20] │ │ │ │ vpmax.s8 d15, d2, d20 │ │ │ │ svclt 0x00084290 │ │ │ │ ldrhle r4, [r0], #-43 @ 0xffffffd5 │ │ │ │ andcs r9, r1, #0, 22 │ │ │ │ @@ -177243,17 +177235,17 @@ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf84c4618 │ │ │ │ strmi r3, [r8, #3848] @ 0xf08 │ │ │ │ andeq pc, r4, ip, asr #17 │ │ │ │ @ instruction: 0xf91ed012 │ │ │ │ strmi r2, [r8], -r8, lsl #30 │ │ │ │ @ instruction: 0xf1123108 │ │ │ │ - b 0x14811d0 │ │ │ │ + b 0x14811b0 │ │ │ │ @ instruction: 0xf17474e2 │ │ │ │ - ble 0xfefca4d4 │ │ │ │ + ble 0xfefca4b4 │ │ │ │ @ instruction: 0xf84c2300 │ │ │ │ ldrmi r3, [r8], -r8, lsl #30 │ │ │ │ @ instruction: 0xf8cc4588 │ │ │ │ mvnle r0, r4 │ │ │ │ strtmi r9, [r6], #-3073 @ 0xfffff3ff │ │ │ │ andle r4, r7, #172, 4 @ 0xc000000a │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -177262,40 +177254,40 @@ │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ bicsmi r8, r2, #240, 30 @ 0x3c0 │ │ │ │ strteq pc, [r0], #-450 @ 0xfffffe3e │ │ │ │ - blx 0xcd868 │ │ │ │ + blx 0xcd848 │ │ │ │ msrmi CPSR_xc, #4, 8 @ 0x4000000 │ │ │ │ strteq pc, [r0], #-418 @ 0xfffffe5e │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r0 │ │ │ │ ldmdaeq r0, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ streq pc, [r1], #-3 │ │ │ │ - b 0x117f6a4 │ │ │ │ + b 0x117f684 │ │ │ │ ldmdbne fp, {r1, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ - b 0x15b7428 │ │ │ │ + b 0x15b7408 │ │ │ │ @ instruction: 0xd1af0200 │ │ │ │ @ instruction: 0x465be7b5 │ │ │ │ ldr r4, [r2, r0, lsr #12]! │ │ │ │ @ instruction: 0x4603b252 │ │ │ │ svceq 0x0020f112 │ │ │ │ - bcs 0xf41b8 │ │ │ │ - bcs 0x8b418c │ │ │ │ + bcs 0xf4198 │ │ │ │ + bcs 0x8b416c │ │ │ │ orrslt sp, r1, r8, lsl sp │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c330ff │ │ │ │ smlattcs r0, r0, lr, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ bicsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf00140d1 │ │ │ │ - bl 0xbd584 │ │ │ │ + bl 0xbd564 │ │ │ │ qaddcs r0, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf002fa01 │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ @@ -177306,104 +177298,104 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x0040f11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r1, r2, r4, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xe3d9cc │ │ │ │ + blle 0xe3d9ac │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr14, {6} │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1cacbb0 │ │ │ │ + b 0x1cacb90 │ │ │ │ @ instruction: 0xf1cc0c0c │ │ │ │ @ instruction: 0xf1ac0120 │ │ │ │ - blx 0x93d67c │ │ │ │ - blx 0x1b9e30 │ │ │ │ - blx 0x9b9a08 │ │ │ │ + blx 0x93d65c │ │ │ │ + blx 0x1b9e10 │ │ │ │ + blx 0x9b99e8 │ │ │ │ movwmi pc, #40960 @ 0xa000 @ │ │ │ │ - blx 0x98e214 │ │ │ │ + blx 0x98e1f4 │ │ │ │ @ instruction: 0xf002fc0c │ │ │ │ ldmdaeq r0, {r0, r8, r9}^ │ │ │ │ cmpeq ip, pc, asr #20 │ │ │ │ sbcvc lr, ip, r0, asr #20 │ │ │ │ @ instruction: 0xf14118c0 │ │ │ │ andcs r0, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd70 │ │ │ │ @ instruction: 0xf1cc0420 │ │ │ │ - blx 0x17d6c4 │ │ │ │ + blx 0x17d6a4 │ │ │ │ @ instruction: 0xf1ccf10c │ │ │ │ - blx 0x13eecc │ │ │ │ + blx 0x13eeac │ │ │ │ @ instruction: 0xf1acf404 │ │ │ │ - blx 0x93ead4 │ │ │ │ + blx 0x93eab4 │ │ │ │ msrmi CPSR_c, #0 │ │ │ │ - blx 0x14e260 │ │ │ │ - blx 0x139690 │ │ │ │ - blx 0x8fae7c │ │ │ │ - blx 0x93a698 │ │ │ │ + blx 0x14e240 │ │ │ │ + blx 0x139670 │ │ │ │ + blx 0x8fae5c │ │ │ │ + blx 0x93a678 │ │ │ │ teqpmi r4, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ - blx 0x90e320 │ │ │ │ + blx 0x90e300 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ andcs sp, r0, #-2147483605 @ 0x8000002b │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x14aab48 │ │ │ │ + blx 0x14aab28 │ │ │ │ @ instruction: 0xf11efe82 │ │ │ │ vpmax.f32 d16, d2, d7 │ │ │ │ @ instruction: 0xf3422c07 │ │ │ │ svclt 0x00b84307 │ │ │ │ - b 0x148669c │ │ │ │ - blle 0x4d5f28 │ │ │ │ + b 0x148667c │ │ │ │ + blle 0x4d5f08 │ │ │ │ @ instruction: 0xf1beb24d │ │ │ │ - blle 0x1ac12a8 │ │ │ │ + blle 0x1ac1288 │ │ │ │ svceq 0x0007f1be │ │ │ │ @ instruction: 0x462cdd7e │ │ │ │ mvnmi fp, #1073741839 @ 0x4000000f │ │ │ │ @ instruction: 0xf1c50fed │ │ │ │ rsblt r0, ip, #128, 10 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c02501 │ │ │ │ @ instruction: 0xf11c5ee0 │ │ │ │ svclt 0x00b80f07 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vqrdmlah.s d29, d1, d2 │ │ │ │ @ instruction: 0xf1bc2507 │ │ │ │ - blle 0x12012d8 │ │ │ │ + blle 0x12012b8 │ │ │ │ svceq 0x0007f1bc │ │ │ │ strtmi sp, [lr], lr, ror #26 │ │ │ │ mvnmi fp, #1073741841 @ 0x40000011 │ │ │ │ @ instruction: 0xf1c50fed │ │ │ │ - blx 0x147ecec │ │ │ │ + blx 0x147eccc │ │ │ │ strcs pc, [r1, #-3717] @ 0xfffff17b │ │ │ │ cdppl 8, 14, cr15, cr0, cr0, {6} │ │ │ │ svclt 0x00b81ddd │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqrdmlah.s d29, d1, d0 │ │ │ │ - blcs 0xceb20 │ │ │ │ - blcs 0x2b442c │ │ │ │ + blcs 0xceb00 │ │ │ │ + blcs 0x2b440c │ │ │ │ ssatmi sp, #13, pc, asr #26 @ │ │ │ │ mvnmi fp, #1073741841 @ 0x40000011 │ │ │ │ @ instruction: 0xf8c02301 │ │ │ │ svceq 0x00ed3ee0 │ │ │ │ streq pc, [r0, #453] @ 0x1c5 │ │ │ │ stc2 10, cr15, [r5], {79} @ 0x4f @ │ │ │ │ svclt 0x00b81dd3 │ │ │ │ - blle 0x446328 │ │ │ │ - bcs 0xc2f50 │ │ │ │ - bcs 0x2b43e8 │ │ │ │ + blle 0x446308 │ │ │ │ + bcs 0xc2f30 │ │ │ │ + bcs 0x2b43c8 │ │ │ │ @ instruction: 0x460bdd52 │ │ │ │ bicmi fp, r9, #1073741838 @ 0x4000000e │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ svceq 0x00c92ee0 │ │ │ │ orreq pc, r0, r1, asr #3 │ │ │ │ andcs fp, r0, fp, asr #4 │ │ │ │ andeq pc, r7, r4, ror #6 │ │ │ │ @@ -177414,70 +177406,70 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ @ instruction: 0xf50cfa45 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr5, {0} │ │ │ │ vmuleq.f64 d30, d5, d14 │ │ │ │ vminnm.f32 s30, s28, s30 │ │ │ │ - b 0x1cb766c │ │ │ │ - blx 0x1200fb8 │ │ │ │ + b 0x1cb764c │ │ │ │ + blx 0x1200f98 │ │ │ │ @ instruction: 0xf005f50e │ │ │ │ - bl 0x1be78c │ │ │ │ + bl 0x1be76c │ │ │ │ ldr r0, [sl, r5, ror #8] │ │ │ │ @ instruction: 0x411143d2 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ cmneq r1, #3072 @ 0xc00 │ │ │ │ bicsmi lr, fp, #55836672 @ 0x3540000 │ │ │ │ @ instruction: 0xf005411d │ │ │ │ - bl 0x3c07a8 │ │ │ │ - blx 0x148093c │ │ │ │ + bl 0x3c0788 │ │ │ │ + blx 0x148091c │ │ │ │ ldr pc, [r9, ip, lsl #25]! │ │ │ │ vseleq.f32 s30, s28, s10 │ │ │ │ vst3.32 {d15[0],d17[0],d19[0]}, [lr] │ │ │ │ @ instruction: 0xf47f45a6 │ │ │ │ @ instruction: 0xe782af7c │ │ │ │ stc2 10, cr15, [ip], {5} @ │ │ │ │ vminnm.f32 s30, s24, s30 │ │ │ │ strdle r4, [ip, r4] │ │ │ │ - blx 0x23761c │ │ │ │ - blx 0x14ba3dc │ │ │ │ + blx 0x2375fc │ │ │ │ + blx 0x14ba3bc │ │ │ │ strbmi pc, [r3, #-3203]! @ 0xfffff37d @ │ │ │ │ @ instruction: 0xe7a3d19b │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ addsmi fp, sl, #805306373 @ 0x30000005 │ │ │ │ ldr sp, [r0, r9, lsr #3]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0x9c073901 │ │ │ │ - ldclcc 1, cr15, [pc], #8 @ 0xbd7f8 │ │ │ │ + ldclcc 1, cr15, [pc], #8 @ 0xbd7d8 │ │ │ │ @ instruction: 0xf04f1e45 │ │ │ │ rsclt r0, r6, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x148a80c │ │ │ │ + b 0x148a7ec │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ - bl 0x10f2ec │ │ │ │ + bl 0x10f2cc │ │ │ │ ands r0, r3, lr, lsl #14 │ │ │ │ @ instruction: 0xdc3d2a07 │ │ │ │ vpmax.s8 d15, d2, d4 │ │ │ │ @ instruction: 0xf982fa4f │ │ │ │ andle r4, r7, sl, asr #10 │ │ │ │ @ instruction: 0xf8c343e4 │ │ │ │ svceq 0x00e48ee0 │ │ │ │ streq pc, [r0], #452 @ 0x1c4 │ │ │ │ @ instruction: 0xf984fa4f │ │ │ │ @ instruction: 0xf805428f │ │ │ │ andsle r9, r6, r1, lsl #30 │ │ │ │ svccs 0x0001f91c │ │ │ │ ldclne 1, cr3, [r4, #4] │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0xffd7fc50 │ │ │ │ + blle 0xffd7fc30 │ │ │ │ mulmi r0, r1, r9 │ │ │ │ - ble 0xff888058 │ │ │ │ + ble 0xff888038 │ │ │ │ addmi r4, pc, #1207959555 @ 0x48000003 │ │ │ │ vst1.16 {d15-d16}, [r2], r4 │ │ │ │ stmdbeq r1, {r2, ip, sp, lr, pc} │ │ │ │ stmdbeq r4!, {r0, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ svcls 0x0001f805 │ │ │ │ ldrbtmi sp, [r0], #-488 @ 0xfffffe18 │ │ │ │ stmdble r9, {r1, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ @@ -177490,97 +177482,97 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ stccs 6, cr4, [r0], {161} @ 0xa1 │ │ │ │ strb sp, [fp, r4, asr #3] │ │ │ │ ldrlt fp, [r0], #-595 @ 0xfffffdad │ │ │ │ svceq 0x000ff113 │ │ │ │ - b 0x14a9ab8 │ │ │ │ + b 0x14a9a98 │ │ │ │ svclt 0x00b84222 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andlt sp, ip, #15360 @ 0x3c00 │ │ │ │ - blle 0xe484bc │ │ │ │ + blle 0xe4849c │ │ │ │ fldmdbxle fp!, {d2-d8} @ Deprecated │ │ │ │ smlaltblt r4, r4, r4, r6 @ │ │ │ │ movwcs r4, #5092 @ 0x13e4 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf5c40fe4 │ │ │ │ - blx 0x48e8d4 │ │ │ │ + blx 0x48e8b4 │ │ │ │ subslt pc, r2, #132, 24 @ 0x8400 │ │ │ │ svceq 0x000ff112 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ strne sp, [r9], #-2830 @ 0xfffff4f2 │ │ │ │ - blle 0x7080e8 │ │ │ │ + blle 0x7080c8 │ │ │ │ vstmdble ip!, {s4-s18} │ │ │ │ teqlt r9, fp, lsl #12 │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf5c10fc9 │ │ │ │ andlt r4, fp, #0, 2 │ │ │ │ andgt pc, r4, sp, lsr #17 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ - blmi 0x1fba84 │ │ │ │ + blmi 0x1fba64 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x411143d2 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ cmneq r1, #3072 @ 0xc00 │ │ │ │ bicsmi lr, fp, #61341696 @ 0x3a80000 │ │ │ │ @ instruction: 0xf004411c │ │ │ │ - bl 0x3c0938 │ │ │ │ + bl 0x3c0918 │ │ │ │ strb r0, [lr, r4, ror #24] │ │ │ │ vpmax.u8 d15, d3, d4 │ │ │ │ stc2 10, cr15, [r3], {15} @ │ │ │ │ @ instruction: 0xd1bf4563 │ │ │ │ - blx 0x137864 │ │ │ │ + blx 0x137844 │ │ │ │ andslt pc, r3, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xd1cf429a │ │ │ │ svclt 0x0000e7d6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stceq 1, cr15, [r2], {162} @ 0xa2 │ │ │ │ cdpne 12, 8, cr9, cr5, cr7, {0} │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14ad5cc │ │ │ │ + b 0x14ad5ac │ │ │ │ ldrtmi r0, [r6], r4, asr #29 │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ - bcs 0x4b59d4 │ │ │ │ - blx 0x1f4a88 │ │ │ │ - blx 0x4ba198 │ │ │ │ + bcs 0x4b59b4 │ │ │ │ + blx 0x1f4a68 │ │ │ │ + blx 0x4ba178 │ │ │ │ strbmi pc, [sl, #-2434] @ 0xfffff67e @ │ │ │ │ mvnmi sp, #7 │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf5c40fe4 │ │ │ │ - blx 0x48e9a4 │ │ │ │ + blx 0x48e984 │ │ │ │ addmi pc, pc, #132, 18 @ 0x210000 │ │ │ │ svcls 0x0002f825 │ │ │ │ @ instruction: 0xf91cd018 │ │ │ │ strmi r2, [ip], -r2, lsl #30 │ │ │ │ @ instruction: 0xf1123102 │ │ │ │ svclt 0x00b80f0f │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9b4dbf1 │ │ │ │ - bcs 0xcd9c8 │ │ │ │ + bcs 0xcd9a8 │ │ │ │ bicsmi sp, r2, #905216 @ 0xdd000 │ │ │ │ - blx 0x11ce40c │ │ │ │ + blx 0x11ce3ec │ │ │ │ @ instruction: 0xf004f402 │ │ │ │ - bl 0x2ffddc │ │ │ │ + bl 0x2ffdbc │ │ │ │ @ instruction: 0xf8250964 │ │ │ │ mvnle r9, r2, lsl #30 │ │ │ │ ldrmi r4, [r6, #1136]! @ 0x470 │ │ │ │ strcs sp, [r0], #-521 @ 0xfffffdf7 │ │ │ │ - bl 0xfec46dec │ │ │ │ + bl 0xfec46dcc │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xcedfc │ │ │ │ + bl 0xceddc │ │ │ │ addsmi r0, lr, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x46a183f0 │ │ │ │ bicle r2, r2, r0, lsl #24 │ │ │ │ @@ -177608,23 +177600,23 @@ │ │ │ │ andsle r2, r8, r4, lsl #30 │ │ │ │ svcgt 0x0004f91e │ │ │ │ tstcc r4, sl, lsl #12 │ │ │ │ svceq 0x001ff11c │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ ldmdavs r2, {r1, r4, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ svceq 0x0000f1bc │ │ │ │ - b 0x1cb4600 │ │ │ │ + b 0x1cb45e0 │ │ │ │ addmi r0, pc, #12, 24 @ 0xc00 │ │ │ │ vpmax.s8 , q6, q1 │ │ │ │ stceq 0, cr15, [r1], {2} │ │ │ │ rsbeq lr, r2, #12, 22 @ 0x3000 │ │ │ │ svccs 0x0004f845 │ │ │ │ strtmi sp, [r0], #-486 @ 0xfffffe1a │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x379120 │ │ │ │ + blvc 0x379100 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -177640,87 +177632,87 @@ │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ stmdbne pc, {r2, r3, r5, r9, sl, lr} @ │ │ │ │ - blcs 0x10f5be4 │ │ │ │ + blcs 0x10f5bc4 │ │ │ │ stmdaeq r0, {r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1a3da7e │ │ │ │ @ instruction: 0xf1c30a20 │ │ │ │ - blx 0x23ff98 │ │ │ │ - blx 0x17bb28 │ │ │ │ - blx 0x97c348 │ │ │ │ - b 0x12fbf48 │ │ │ │ - b 0x12bfb50 │ │ │ │ - blx 0x13fb50 │ │ │ │ + blx 0x23ff78 │ │ │ │ + blx 0x17bb08 │ │ │ │ + blx 0x97c328 │ │ │ │ + b 0x12fbf28 │ │ │ │ + b 0x12bfb30 │ │ │ │ + blx 0x13fb30 │ │ │ │ @ instruction: 0xf1c3f003 │ │ │ │ - blx 0x8c03b4 │ │ │ │ - blx 0x2fbf44 │ │ │ │ - b 0x133c364 │ │ │ │ + blx 0x8c0394 │ │ │ │ + blx 0x2fbf24 │ │ │ │ + b 0x133c344 │ │ │ │ @ instruction: 0xf1b3090a │ │ │ │ - blx 0x12c03c4 │ │ │ │ + blx 0x12c03a4 │ │ │ │ svclt 0x005cf303 │ │ │ │ - blx 0x37c46c │ │ │ │ + blx 0x37c44c │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x0008429e │ │ │ │ subsle r4, sp, sl, asr #10 │ │ │ │ ldrbne r2, [r2, r1, lsl #6]! │ │ │ │ cdpcc 8, 14, cr15, cr0, cr11, {6} │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ - b 0xfe18eab0 │ │ │ │ + b 0xfe18ea90 │ │ │ │ @ instruction: 0xf84c76e6 │ │ │ │ adcsmi r2, r9, #8, 30 │ │ │ │ andvs pc, r4, ip, asr #17 │ │ │ │ @ instruction: 0xf91ed035 │ │ │ │ strmi r3, [lr], -r8, lsl #30 │ │ │ │ @ instruction: 0xf1133108 │ │ │ │ - b 0x1481880 │ │ │ │ + b 0x1481860 │ │ │ │ @ instruction: 0xf17878e3 │ │ │ │ svclt 0x00bc32ff │ │ │ │ ldrmi r2, [r6], -r0, lsl #4 │ │ │ │ ldmib r6, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1b82600 │ │ │ │ - ble 0xfedc179c │ │ │ │ - blx 0x94eb0c │ │ │ │ + ble 0xfedc177c │ │ │ │ + blx 0x94eaec │ │ │ │ @ instruction: 0xf1c3f803 │ │ │ │ - blx 0x23e428 │ │ │ │ - b 0x12fa3b4 │ │ │ │ + blx 0x23e408 │ │ │ │ + b 0x12fa394 │ │ │ │ @ instruction: 0xf1b30802 │ │ │ │ - blx 0x123e434 │ │ │ │ + blx 0x123e414 │ │ │ │ svclt 0x005cf303 │ │ │ │ vpmax.s8 , q1, q3 │ │ │ │ stmdaeq r2, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subseq lr, r8, #323584 @ 0x4f000 │ │ │ │ stmdaeq r1, {r3, ip, sp, lr, pc} │ │ │ │ sbcvc lr, r3, #270336 @ 0x42000 │ │ │ │ - bl 0x541d3c │ │ │ │ + bl 0x541d1c │ │ │ │ @ instruction: 0xf84c0208 │ │ │ │ @ instruction: 0xf1432f08 │ │ │ │ adcsmi r0, r9, #0, 12 │ │ │ │ andvs pc, r4, ip, asr #17 │ │ │ │ stmdals r1, {r0, r3, r6, r7, r8, ip, lr, pc} │ │ │ │ strtmi r4, [r0], #-684 @ 0xfffffd54 │ │ │ │ strcs sp, [r0], -r7, lsl #4 │ │ │ │ - bne 0x9c77f0 │ │ │ │ + bne 0x9c77d0 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movweq lr, #27218 @ 0x6a52 │ │ │ │ str sp, [sl, r2, lsr #3]! │ │ │ │ strbmi r4, [r6], -r2, lsl #12 │ │ │ │ svclt 0x0000e7a7 │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ - blle 0x4818a0 │ │ │ │ - blle 0x548428 │ │ │ │ + blle 0x481880 │ │ │ │ + blle 0x548408 │ │ │ │ vldrle s4, [fp, #-124] @ 0xffffff84 │ │ │ │ bicmi fp, r9, #1073741844 @ 0x40000014 │ │ │ │ @ instruction: 0xf8c02301 │ │ │ │ svceq 0x00c83ee0 │ │ │ │ andmi pc, r0, r0, asr #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -177742,56 +177734,56 @@ │ │ │ │ mulgt ip, sp, r9 │ │ │ │ svceq 0x003ff11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r1, r2, r4, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb1b │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xe3e0a0 │ │ │ │ + blle 0xe3e080 │ │ │ │ andle r4, sp, sl, lsl r3 │ │ │ │ @ instruction: 0xf8c42501 │ │ │ │ ldrbne r5, [sl, r0, ror #29] │ │ │ │ tstpmi r0, pc, rrx @ p-variant is OBSOLETE │ │ │ │ - b 0xfe10ebf4 │ │ │ │ + b 0xfe10ebd4 │ │ │ │ andcs r7, r0, #-1073741768 @ 0xc0000038 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1cad190 │ │ │ │ + b 0x1cad170 │ │ │ │ @ instruction: 0xf1c1010c │ │ │ │ @ instruction: 0xf1b10020 │ │ │ │ - blx 0x93ed5c │ │ │ │ - blx 0x1ba4e4 │ │ │ │ + blx 0x93ed3c │ │ │ │ + blx 0x1ba4c4 │ │ │ │ svclt 0x0058f000 │ │ │ │ vst1.16 {d15-d16}, [r4], r3 │ │ │ │ andeq lr, r0, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x4322bf58 │ │ │ │ ldmdaeq r0, {r0, r1, r3, r8, lr}^ │ │ │ │ andeq pc, r1, #2 │ │ │ │ sbcvc lr, r3, r0, asr #20 │ │ │ │ stmne r0, {r0, r3, r4, r6, ip} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd30 │ │ │ │ @ instruction: 0xf1cc0520 │ │ │ │ - blx 0x17dd98 │ │ │ │ - blx 0x17a14c │ │ │ │ - blx 0x97b134 │ │ │ │ + blx 0x17dd78 │ │ │ │ + blx 0x17a12c │ │ │ │ + blx 0x97b114 │ │ │ │ msrmi CPSR_fc, #0 │ │ │ │ - blx 0x14e92c │ │ │ │ + blx 0x14e90c │ │ │ │ @ instruction: 0xf1ccfe0c │ │ │ │ - blx 0xc3f1b0 │ │ │ │ - blx 0x139d64 │ │ │ │ + blx 0xc3f190 │ │ │ │ + blx 0x139d44 │ │ │ │ msrmi CPSR_f, #20971520 @ 0x1400000 │ │ │ │ streq pc, [r0, #-444]! @ 0xfffffe44 │ │ │ │ stc2 10, cr15, [ip], {65} @ 0x41 @ │ │ │ │ - blx 0x112dab4 │ │ │ │ + blx 0x112da94 │ │ │ │ msrmi CPSR_f, #20971520 @ 0x1400000 │ │ │ │ svclt 0x00084563 │ │ │ │ svclt 0x00084282 │ │ │ │ @ instruction: 0xd1a74670 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ @@ -177809,79 +177801,79 @@ │ │ │ │ qaddcs r4, r8, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ movweq lr, #6784 @ 0x1a80 │ │ │ │ cmnpcc pc, r1 @ p-variant is OBSOLETE │ │ │ │ addcc pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - bne 0x10cabac │ │ │ │ + bne 0x10cab8c │ │ │ │ qaddcs r4, r8, r0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - bne 0x11a9fc0 │ │ │ │ + bne 0x11a9fa0 │ │ │ │ smlabtmi pc, r1, r3, pc @ │ │ │ │ andsmi lr, r0, r1, asr #23 │ │ │ │ andcc pc, r4, sp, lsr #17 │ │ │ │ andeq pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ svclt 0x00004770 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ strlt r2, [r0, #-519] @ 0xfffffdf9 │ │ │ │ vaddl.u8 q9, d3, d0 │ │ │ │ - blx 0x509602 │ │ │ │ - blx 0x57cdf6 │ │ │ │ + blx 0x5095e2 │ │ │ │ + blx 0x57cdd6 │ │ │ │ vhsub.u32 d31, d12, d14 │ │ │ │ vaddl.u8 q8, d3, d7 │ │ │ │ vmull.u8 q10, d3, d7 │ │ │ │ vcgt.u32 d22, d2, d7 │ │ │ │ vaddl.u8 q9, d1, d15 │ │ │ │ vsubl.u8 q10, d1, d7 │ │ │ │ - blx 0x556222 │ │ │ │ - blx 0x53a63a │ │ │ │ + blx 0x556202 │ │ │ │ + blx 0x53a61a │ │ │ │ vrhadd.u32 d31, d2, d3 │ │ │ │ vqadd.u32 d20, d1, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fbf96 │ │ │ │ - blx 0x52a02e │ │ │ │ - blx 0x53aa2a │ │ │ │ + blx 0x1fbf76 │ │ │ │ + blx 0x52a00e │ │ │ │ + blx 0x53aa0a │ │ │ │ @ instruction: 0xf8adf130 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2, ip} │ │ │ │ tstcs r0, r2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0x0c00ea01 │ │ │ │ strbtmi r2, [r2], -r0, lsl #6 │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ @ instruction: 0x0c03ebbc │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ @ instruction: 0xf4120c01 │ │ │ │ svclt 0x0018427f │ │ │ │ vhsub.u32 d18, d12, d1 │ │ │ │ vcgt.u32 d16, d2, d7 │ │ │ │ - b 0x106aa0 │ │ │ │ + b 0x106a80 │ │ │ │ @ instruction: 0xf4120200 │ │ │ │ vmvn.i32 q8, #36608 @ 0x00008f00 │ │ │ │ svclt 0x00186007 │ │ │ │ - b 0xc6678 │ │ │ │ + b 0xc6658 │ │ │ │ stmdacc r0, {r0, r4, sp, lr} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ tstpmi r7, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ tstpvs pc, #96, 6 @ p-variant is OBSOLETE @ 0x80000001 │ │ │ │ @ instruction: 0xf00343d8 │ │ │ │ @ instruction: 0xf1c3337f │ │ │ │ @ instruction: 0xf0003380 │ │ │ │ subsmi r3, r8, r0, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ movweq lr, #2561 @ 0xa01 │ │ │ │ andmi pc, pc, r0, asr #7 │ │ │ │ - b 0xea0b4 │ │ │ │ + b 0xea094 │ │ │ │ addslt r4, fp, #17 │ │ │ │ svclt 0x00183b00 │ │ │ │ stmdacc r0, {r0, r8, r9, sp} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ submi r4, r0, #-1342177275 @ 0xb0000005 │ │ │ │ andcc pc, r4, sp, lsr #17 │ │ │ │ andeq pc, r6, sp, lsr #17 │ │ │ │ @@ -177892,140 +177884,140 @@ │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ svclt 0x00004770 │ │ │ │ smlabtmi r7, r0, r3, pc @ │ │ │ │ ldrlt r0, [r0], #-3586 @ 0xfffff1fe │ │ │ │ strcs pc, [r7], #-960 @ 0xfffffc40 │ │ │ │ rscseq pc, pc, r0, lsl r0 @ │ │ │ │ - blx 0xfecedb54 │ │ │ │ + blx 0xfecedb34 │ │ │ │ movwcs pc, #32896 @ 0x8080 @ │ │ │ │ tstpeq r8, #160, 2 @ p-variant is OBSOLETE @ 0x28 │ │ │ │ ldrdlt fp, [r4, #43]! @ 0x2b │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ rsclt r3, r4, #24, 24 @ 0x1800 │ │ │ │ - blx 0xfed2a654 │ │ │ │ + blx 0xfed2a634 │ │ │ │ ldmdbcc r8, {r0, r7, r8, ip, sp, lr, pc} │ │ │ │ biclt fp, r2, r9, asr #5 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ sbcslt r3, r2, #24, 20 @ 0x18000 │ │ │ │ vhadd.u32 d18, d3, d0 │ │ │ │ vhadd.u32 d16, d4, d7 │ │ │ │ @ instruction: 0xf85d200f │ │ │ │ vqrdmulh.s32 d20, d1, d4 │ │ │ │ vqadd.u32 d20, d2, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ strcs r4, [r8], #-1904 @ 0xfffff890 │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ - bcs 0xc6368 │ │ │ │ + bcs 0xc6348 │ │ │ │ andcs sp, r8, #-2147483591 @ 0x80000039 │ │ │ │ svclt 0x0000e7e8 │ │ │ │ stceq 0, cr11, [r2], {130} @ 0x82 │ │ │ │ orrlt fp, fp, r3, lsl #5 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ addslt r3, fp, #16, 22 @ 0x4000 │ │ │ │ - blx 0xfed6a54c │ │ │ │ - bcc 0x4fa970 │ │ │ │ + blx 0xfed6a52c │ │ │ │ + bcc 0x4fa950 │ │ │ │ @ instruction: 0xf8adb292 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2, sp} │ │ │ │ andcs fp, r0, #2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - bcs 0xc6bc0 │ │ │ │ + bcs 0xc6ba0 │ │ │ │ andscs sp, r0, #-1073741765 @ 0xc000003b │ │ │ │ svclt 0x0000e7f1 │ │ │ │ stc2 10, cr15, [r0], {79} @ 0x4f @ │ │ │ │ tstpcs r7, r0, asr #6 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r7, #64, 6 │ │ │ │ - b 0xfe3c37a4 │ │ │ │ - b 0xfe11a34c │ │ │ │ + b 0xfe3c3784 │ │ │ │ + b 0xfe11a32c │ │ │ │ @ instruction: 0xf01011e1 │ │ │ │ - b 0xfe13e3a0 │ │ │ │ + b 0xfe13e380 │ │ │ │ svclt 0x001612e2 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ stceq 0, cr15, [r7], {79} @ 0x4f │ │ │ │ ldceq 1, cr15, [r9], {160} @ 0xa0 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ - blx 0x14adc20 │ │ │ │ + blx 0x14adc00 │ │ │ │ @ instruction: 0xf011fc8c │ │ │ │ svclt 0x001601ff │ │ │ │ @ instruction: 0xf181fab1 │ │ │ │ ldmdbcc r9, {r0, r1, r2, r8, sp} │ │ │ │ andeq pc, r7, ip, ror #6 │ │ │ │ sublt fp, r9, #24, 30 @ 0x60 │ │ │ │ rscseq pc, pc, #18 │ │ │ │ - blx 0xfed6dc38 │ │ │ │ + blx 0xfed6dc18 │ │ │ │ andcs pc, r7, #536870920 @ 0x20000008 │ │ │ │ vpmin.u32 d19, d1, d9 │ │ │ │ svclt 0x0018200f │ │ │ │ @ instruction: 0xf013b252 │ │ │ │ svclt 0x001603ff │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - blcc 0x706c18 │ │ │ │ + blcc 0x706bf8 │ │ │ │ andsmi pc, r7, r2, ror #6 │ │ │ │ subslt fp, fp, #24, 30 @ 0x60 │ │ │ │ andsvs pc, pc, r3, ror #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ addlt fp, r2, r3, lsl #4 │ │ │ │ - b 0xfe18301c │ │ │ │ + b 0xfe182ffc │ │ │ │ addslt r7, fp, #-1946157053 @ 0x8c000003 │ │ │ │ - blx 0xfedaa690 │ │ │ │ - b 0xfe0fae34 │ │ │ │ - blcc 0x51a3ac │ │ │ │ + blx 0xfedaa670 │ │ │ │ + b 0xfe0fae14 │ │ │ │ + blcc 0x51a38c │ │ │ │ andslt fp, fp, #128, 4 │ │ │ │ - blx 0xfecea654 │ │ │ │ + blx 0xfecea634 │ │ │ │ ldmdacc r1, {r7, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8adb200 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2} │ │ │ │ movwcs fp, #2 │ │ │ │ - b 0xfe0cfe0c │ │ │ │ + b 0xfe0cfdec │ │ │ │ movwcs r7, #61664 @ 0xf0e0 │ │ │ │ stmdacs r0, {r7, r9, ip, sp, pc} │ │ │ │ andcs sp, pc, sp, ror #3 │ │ │ │ svclt 0x0000e7ef │ │ │ │ - b 0xfe0c3f68 │ │ │ │ + b 0xfe0c3f48 │ │ │ │ addsmi r0, r0, #134217728 @ 0x8000000 │ │ │ │ - blx 0xfedadcd0 │ │ │ │ + blx 0xfedadcb0 │ │ │ │ @ instruction: 0xf100f083 │ │ │ │ ldrshcs r3, [pc], -pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x4c21ea4f │ │ │ │ @ instruction: 0xf102fb11 │ │ │ │ addlt r1, r2, r2, lsl r4 │ │ │ │ - blx 0x3be1b6 │ │ │ │ - b 0xfe5ba894 │ │ │ │ + blx 0x3be196 │ │ │ │ + b 0xfe5ba874 │ │ │ │ svclt 0x00510f01 │ │ │ │ movwcs r1, #5145 @ 0x1419 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ mvnsvc pc, r7, asr #12 │ │ │ │ @ instruction: 0xf8ad0053 │ │ │ │ - b 0xfe5820b4 │ │ │ │ + b 0xfe582094 │ │ │ │ svclt 0x00520f02 │ │ │ │ andcs r1, r1, #452984832 @ 0x1b000000 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ @ instruction: 0xf8c0bf48 │ │ │ │ stmdals r1, {r5, r6, r7, r9, sl, fp, sp} │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x4c21ea4f │ │ │ │ @ instruction: 0xf102fb11 │ │ │ │ ldrne fp, [r2], #-130 @ 0xffffff7e │ │ │ │ - b 0xfe57e208 │ │ │ │ + b 0xfe57e1e8 │ │ │ │ strtle r0, [r4], #-3841 @ 0xfffff0ff │ │ │ │ tstpmi r0, r3, lsl #10 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00a84299 │ │ │ │ - blle 0x843110 │ │ │ │ + blle 0x8430f0 │ │ │ │ vqdmulh.s d15, d2, d12 │ │ │ │ mcrreq 10, 4, lr, r2, cr15 │ │ │ │ svceq 0x0002ea9c │ │ │ │ @ instruction: 0xf50cd411 │ │ │ │ strbmi r4, [r3, #-768]! @ 0xfffffd00 │ │ │ │ ldrne fp, [fp], #-4008 @ 0xfffff058 │ │ │ │ @ instruction: 0xf8addb0b │ │ │ │ @@ -178056,41 +178048,41 @@ │ │ │ │ stmdane r8, {r2, r7, r9, sl, lr}^ │ │ │ │ movweq lr, #11074 @ 0x2b42 │ │ │ │ svceq 0x0002ea93 │ │ │ │ strlt sp, [r0, #-1047] @ 0xfffffbe9 │ │ │ │ mcrmi 1, 0, pc, cr0, cr0, {0} @ │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ cmpmi r2, r9, asr #16 │ │ │ │ - bl 0x1d8f7a0 │ │ │ │ + bl 0x1d8f780 │ │ │ │ svclt 0x00bb0202 │ │ │ │ @ instruction: 0xf8cc2301 │ │ │ │ ldrmi r3, [r8], -r0, ror #29 │ │ │ │ andmi pc, r0, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ movwcs pc, #6916 @ 0x1b04 @ │ │ │ │ andmi pc, r0, pc, rrx │ │ │ │ cdpcc 8, 14, cr15, cr0, cr12, {6} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf000460a │ │ │ │ - beq 0x1815c0 │ │ │ │ + beq 0x1815a0 │ │ │ │ ldreq r2, [r0], #-256 @ 0xffffff00 │ │ │ │ cmnpmi pc, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ rsbseq pc, pc, r0, lsl #8 │ │ │ │ andseq r4, r0, #201326592 @ 0xc000000 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ rsbsmi pc, pc, r0 │ │ │ │ andcs r4, r0, #24, 6 @ 0x60000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ addlt r4, r0, #11534336 @ 0xb00000 │ │ │ │ - b 0x10c65f0 │ │ │ │ + b 0x10c65d0 │ │ │ │ movwcs r4, #3 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf0010c03 │ │ │ │ vst1.16 {d4-d7}, [r3 :256] │ │ │ │ vbic.i32 q10, #36608 @ 0x00008f00 │ │ │ │ andeq r2, r9, #7 │ │ │ │ vst2.8 {d4-d7}, [r1 :64], r8 │ │ │ │ @@ -178125,19 +178117,19 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ ldrlt r4, [r0], #-1537 @ 0xfffff9ff │ │ │ │ strble r0, [fp], #-1040 @ 0xfffffbf0 │ │ │ │ ldmcs pc!, {r4, r7, r9, ip, sp, pc}^ @ │ │ │ │ rscscs fp, pc, r9, lsl #31 │ │ │ │ strcs fp, [r1], #-720 @ 0xfffffd30 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr1, {6} │ │ │ │ - b 0x11412e4 │ │ │ │ + b 0x11412c4 │ │ │ │ ldreq r4, [r4], #-515 @ 0xfffffdfd │ │ │ │ andcs fp, r1, #68, 30 @ 0x110 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr1, {6} │ │ │ │ - blx 0x8b32e0 │ │ │ │ + blx 0x8b32c0 │ │ │ │ @ instruction: 0xf1bcfc82 │ │ │ │ svclt 0x00910fff │ │ │ │ vst1.64 {d27-d30}, [pc :64], r2 │ │ │ │ strcs r4, [r1], #-639 @ 0xfffffd81 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr1, {6} │ │ │ │ andseq fp, r2, #152, 30 @ 0x260 │ │ │ │ ldreq r4, [sl], #-784 @ 0xfffffcf0 │ │ │ │ @@ -178145,35 +178137,35 @@ │ │ │ │ cdpcs 8, 14, cr15, cr0, cr1, {6} │ │ │ │ addslt sp, sl, #184549376 @ 0xb000000 │ │ │ │ svclt 0x00912aff │ │ │ │ vst1.64 {d27-d30}, [pc :64], sl │ │ │ │ strcs r0, [r1], #-639 @ 0xfffffd81 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr1, {6} │ │ │ │ ldreq fp, [r2], #-3992 @ 0xfffff068 │ │ │ │ - blcs 0xcef2c │ │ │ │ + blcs 0xcef0c │ │ │ │ andsmi lr, r3, #323584 @ 0x4f000 │ │ │ │ movwcs fp, #8124 @ 0x1fbc │ │ │ │ cdpcc 8, 14, cr15, cr0, cr1, {6} │ │ │ │ - bcs 0xb4f24 │ │ │ │ + bcs 0xb4f04 │ │ │ │ @ instruction: 0xf04fbf8c │ │ │ │ @ instruction: 0x0612427f │ │ │ │ andeq lr, r2, r0, asr #20 │ │ │ │ movwcs fp, #8068 @ 0x1f84 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr1, {6} │ │ │ │ @ instruction: 0xf85d2100 │ │ │ │ andcs r4, r0, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andcs r2, r0, r1, lsl #8 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr1, {6} │ │ │ │ svclt 0x0000e7b6 │ │ │ │ ldrlt fp, [r0], #-657 @ 0xfffffd6f │ │ │ │ svclt 0x009829ff │ │ │ │ - b 0x14aae7c │ │ │ │ - b 0x114eb84 │ │ │ │ + b 0x14aae5c │ │ │ │ + b 0x114eb64 │ │ │ │ svclt 0x00824203 │ │ │ │ mvnscs r2, r1, lsl #8 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ stc2 10, cr15, [r2], {31} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ stc2 10, cr15, [r3], {31} @ │ │ │ │ sbcslt fp, r2, #580 @ 0x244 │ │ │ │ @@ -178183,85 +178175,85 @@ │ │ │ │ movwmi r0, #41490 @ 0xa212 │ │ │ │ ldmibcs pc!, {r0, r5, r6, r9, sl, lr}^ @ │ │ │ │ sbcslt fp, r9, #580 @ 0x244 │ │ │ │ cmnpeq pc, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ svclt 0x00984ee0 │ │ │ │ @ instruction: 0xf1b30409 │ │ │ │ - b 0x115e184 │ │ │ │ - b 0x147eb8c │ │ │ │ + b 0x115e164 │ │ │ │ + b 0x147eb6c │ │ │ │ svclt 0x00254113 │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ streq r1, [fp], -r0, ror #29 │ │ │ │ cmnpmi pc, #79 @ p-variant is OBSOLETE @ 0x4f │ │ │ │ andeq lr, r3, r2, asr #20 │ │ │ │ @ instruction: 0xf85d2100 │ │ │ │ andcs r4, r0, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x14aabf4 │ │ │ │ + blx 0x14aabd4 │ │ │ │ strmi pc, [ip, #3202] @ 0xc82 │ │ │ │ svclt 0x0008b510 │ │ │ │ - b 0x14aaf00 │ │ │ │ + b 0x14aaee0 │ │ │ │ svclt 0x00184212 │ │ │ │ - b 0x11432e8 │ │ │ │ + b 0x11432c8 │ │ │ │ svclt 0x001e4203 │ │ │ │ cmnpeq pc, r1, lsl #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ - blx 0x491f54 │ │ │ │ - blx 0x14bd5e0 │ │ │ │ + blx 0x491f34 │ │ │ │ + blx 0x14bd5c0 │ │ │ │ svclt 0x0018fe82 │ │ │ │ strbmi fp, [r6, #713]! @ 0x2c9 │ │ │ │ - b 0x14ae044 │ │ │ │ - blx 0x48af98 │ │ │ │ + b 0x14ae024 │ │ │ │ + blx 0x48af78 │ │ │ │ svclt 0x001efc83 │ │ │ │ rsbseq pc, pc, #130 @ 0x82 │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ sbcslt r4, r2, #224, 28 @ 0xe00 │ │ │ │ andcs lr, r2, #266240 @ 0x41000 │ │ │ │ strbmi fp, [r1, #-601]! @ 0xfffffda7 │ │ │ │ - b 0x14ae060 │ │ │ │ - blx 0x188d7b8 │ │ │ │ + b 0x14ae040 │ │ │ │ + blx 0x188d798 │ │ │ │ @ instruction: 0xf08cfc83 │ │ │ │ tstcs r1, pc, ror ip │ │ │ │ @ instruction: 0xf8c0bf18 │ │ │ │ - b 0x1485f98 │ │ │ │ + b 0x1485f78 │ │ │ │ svclt 0x00184123 │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ andmi lr, ip, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x4c13ea4f │ │ │ │ movwmi pc, #29507 @ 0x7343 @ │ │ │ │ svclt 0x001f428b │ │ │ │ movwcs r1, #5065 @ 0x13c9 │ │ │ │ cmnpeq pc, r1, lsl #1 @ p-variant is OBSOLETE │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - blx 0x18ae070 │ │ │ │ + blx 0x18ae050 │ │ │ │ sbclt pc, r8, #140 @ 0x8c │ │ │ │ - b 0x1146848 │ │ │ │ + b 0x1146828 │ │ │ │ andcs r6, r0, #0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blle 0x848c58 │ │ │ │ + blle 0x848c38 │ │ │ │ svccc 0x0080f5b2 │ │ │ │ tstcs r1, r2, lsr #30 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - blle 0x74906c │ │ │ │ + blle 0x74904c │ │ │ │ svccc 0x0080f5b3 │ │ │ │ @ instruction: 0xf082bf29 │ │ │ │ - b 0xfe14f274 │ │ │ │ + b 0xfe14f254 │ │ │ │ vst4.8 {d4[0],d5[0],d6[0],d7[0]}, [r3], r3 │ │ │ │ tstcs r1, pc, ror r3 │ │ │ │ @ instruction: 0xf8c0bf28 │ │ │ │ smlattcs r0, r0, lr, r1 │ │ │ │ movweq pc, #62319 @ 0xf36f @ │ │ │ │ andeq lr, r2, r3, lsl #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ tstcs r1, r0, ror r7 │ │ │ │ - blcs 0xc6c9c │ │ │ │ + blcs 0xc6c7c │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ ldrmi sp, [r3], -r4, ror #21 │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ smlattcs r0, r0, lr, r1 │ │ │ │ movweq pc, #62319 @ 0xf36f @ │ │ │ │ andeq lr, r2, r3, lsl #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -178272,35 +178264,35 @@ │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ movwcs fp, #3882 @ 0xf2a │ │ │ │ @ instruction: 0xf6cf041b │ │ │ │ addslt r7, r2, #-67108861 @ 0xfc000003 │ │ │ │ tstcs r1, r4, lsr #30 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - b 0x11468e8 │ │ │ │ + b 0x11468c8 │ │ │ │ andcs r0, r0, #3 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ addsmi fp, r1, #268435457 @ 0x10000001 │ │ │ │ tstcs r1, lr, lsl pc │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xbe61c │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xbe5fc │ │ │ │ svclt 0x0018b219 │ │ │ │ rscvc lr, r2, #140, 20 @ 0x8c000 │ │ │ │ svclt 0x001e4299 │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ @ instruction: 0xf6471ee0 │ │ │ │ addslt r7, r2, #65280 @ 0xff00 │ │ │ │ - b 0xfe3ee17c │ │ │ │ + b 0xfe3ee15c │ │ │ │ smlattcs r0, r3, r3, r7 │ │ │ │ andmi lr, r3, r2, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ cdpne 6, 1, cr4, cr9, cr4, {4} │ │ │ │ - blle 0x2cfd78 │ │ │ │ + blle 0x2cfd58 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldmdblt r1!, {r8, r9, sp}^ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr12, {6} │ │ │ │ @@ -178357,23 +178349,23 @@ │ │ │ │ andlt r4, r0, #1048576 @ 0x100000 │ │ │ │ ldrbmi r1, [r0, -r9, lsl #8]! │ │ │ │ rscsne pc, pc, #0 │ │ │ │ @ instruction: 0xf0010a03 │ │ │ │ @ instruction: 0xf0821cff │ │ │ │ @ instruction: 0xf0033080 │ │ │ │ @ instruction: 0xf1b013ff │ │ │ │ - b 0x148283c │ │ │ │ + b 0x148281c │ │ │ │ @ instruction: 0xf08c2211 │ │ │ │ @ instruction: 0xf0833c80 │ │ │ │ @ instruction: 0xf16c3380 │ │ │ │ @ instruction: 0xf0021c80 │ │ │ │ @ instruction: 0xf1b312ff │ │ │ │ @ instruction: 0xf0201380 │ │ │ │ @ instruction: 0xf0822180 │ │ │ │ - b 0xfe0cb05c │ │ │ │ + b 0xfe0cb03c │ │ │ │ @ instruction: 0xf0230003 │ │ │ │ @ instruction: 0xf1622380 │ │ │ │ @ instruction: 0xf0001280 │ │ │ │ stmiane r9, {r7, sp}^ │ │ │ │ andeq lr, r1, r0, lsl #21 │ │ │ │ orrcs pc, r0, ip, lsr #32 │ │ │ │ @ instruction: 0x0c02ea8c │ │ │ │ @@ -178387,205 +178379,205 @@ │ │ │ │ strne fp, [fp], #-514 @ 0xfffffdfe │ │ │ │ eormi lr, r0, r2, lsl #22 │ │ │ │ @ instruction: 0xf181fa03 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ pkhbtmi fp, r4, r0, lsl #8 │ │ │ │ strne lr, [r1], #-2525 @ 0xfffff623 │ │ │ │ - b 0xfe5447f4 │ │ │ │ + b 0xfe5447d4 │ │ │ │ strle r0, [r9, #-3840] @ 0xfffff100 │ │ │ │ svceq 0x0001ea92 │ │ │ │ tstcs r1, pc, asr pc │ │ │ │ cdpne 8, 14, cr15, cr0, cr12, {6} │ │ │ │ tstpmi r0, pc, rrx @ p-variant is OBSOLETE │ │ │ │ rscvc lr, r2, r1, lsl #21 │ │ │ │ - b 0xfe584b34 │ │ │ │ + b 0xfe584b14 │ │ │ │ strle r0, [r9, #-3841] @ 0xfffff0ff │ │ │ │ svceq 0x0004ea93 │ │ │ │ @ instruction: 0xf06fbf5f │ │ │ │ andcs r4, r1, #0, 2 │ │ │ │ mvnvc lr, r1, lsl #21 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0x1fc860 │ │ │ │ + blmi 0x1fc840 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ ldmib sp, {r4, sl, ip, sp, pc}^ │ │ │ │ ldmdane r2, {r0, sl, ip}^ │ │ │ │ tsteq r4, r3, asr #22 │ │ │ │ svceq 0x0001ea93 │ │ │ │ ldrmi sp, [r0], -r5, lsl #8 │ │ │ │ - blmi 0x1fc884 │ │ │ │ + blmi 0x1fc864 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - b 0xfe5904d8 │ │ │ │ + b 0xfe5904b8 │ │ │ │ ldrbtle r0, [r6], #3844 @ 0xf04 │ │ │ │ strcs r1, [r1], #-2011 @ 0xfffff825 │ │ │ │ smlabbmi r0, r3, r0, pc @ │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ bicmi r4, r9, #1744830467 @ 0x68000003 │ │ │ │ @ instruction: 0xf85d4610 │ │ │ │ andcs r4, r0, #4, 22 @ 0x1000 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ strmi fp, [r3], -r2, asr #5 │ │ │ │ strlt fp, [r0, #-712] @ 0xfffffd38 │ │ │ │ vsubl.u8 q10, d19, d2 │ │ │ │ svclt 0x008c2c07 │ │ │ │ - bne 0xfe0c4f8c │ │ │ │ + bne 0xfe0c4f6c │ │ │ │ andcs pc, r7, #67108867 @ 0x4000003 │ │ │ │ svclt 0x008c4594 │ │ │ │ andeq lr, r2, #172, 22 @ 0x2b000 │ │ │ │ andeq lr, ip, #165888 @ 0x28800 │ │ │ │ stcmi 3, cr15, [r7], {195} @ 0xc3 │ │ │ │ - b 0x1481fd0 │ │ │ │ - b 0x10d1fb0 │ │ │ │ + b 0x1481fb0 │ │ │ │ + b 0x10d1f90 │ │ │ │ vaddl.u8 q10, d1, d2 │ │ │ │ cdpeq 2, 0, cr4, cr9, cr7, {0} │ │ │ │ svclt 0x008c4594 │ │ │ │ andeq lr, r2, #172, 22 @ 0x2b000 │ │ │ │ andeq lr, ip, #165888 @ 0x28800 │ │ │ │ - b 0x114f1ac │ │ │ │ + b 0x114f18c │ │ │ │ svclt 0x008c020e │ │ │ │ - bne 0xff3050ec │ │ │ │ + bne 0xff3050cc │ │ │ │ tstmi r1, r2, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fc90e │ │ │ │ + blx 0x1fc8ee │ │ │ │ strmi fp, [r3], -r2, asr #4 │ │ │ │ vhsub.u8 , , q4 │ │ │ │ addmi r2, r2, #1792 @ 0x700 │ │ │ │ svclt 0x00ccb500 │ │ │ │ - bne 0xfe0c4fec │ │ │ │ + bne 0xfe0c4fcc │ │ │ │ andcs pc, r7, #201326593 @ 0xc000001 │ │ │ │ svclt 0x00cc4562 │ │ │ │ @ instruction: 0x0c0ceba2 │ │ │ │ @ instruction: 0x0c02ebac │ │ │ │ vfmsvc.f32 s29, s0, s30 │ │ │ │ rscvc lr, ip, #323584 @ 0x4f000 │ │ │ │ andmi lr, ip, r0, asr #20 │ │ │ │ - b 0x113f814 │ │ │ │ + b 0x113f7f4 │ │ │ │ vqsub.u8 d20, d1, d12 │ │ │ │ - b 0x11517f0 │ │ │ │ + b 0x11517d0 │ │ │ │ vhsub.u8 d16, d3, d14 │ │ │ │ strbmi r4, [r6, #3591]! @ 0xe07 │ │ │ │ @ instruction: 0x6323ea4f │ │ │ │ @ instruction: 0x6121ea4f │ │ │ │ - bl 0xfec6e718 │ │ │ │ - bl 0xfebc181c │ │ │ │ + bl 0xfec6e6f8 │ │ │ │ + bl 0xfebc17fc │ │ │ │ addmi r0, fp, #3584 @ 0xe00 │ │ │ │ - bne 0x172e724 │ │ │ │ - b 0x13c531c │ │ │ │ - b 0x13c1804 │ │ │ │ + bne 0x172e704 │ │ │ │ + b 0x13c52fc │ │ │ │ + b 0x13c17e4 │ │ │ │ andcs r4, r0, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ addlt r4, r2, #3145728 @ 0x300000 │ │ │ │ stceq 2, cr11, [r9], {136} @ 0x88 │ │ │ │ - b 0x148f220 │ │ │ │ + b 0x148f200 │ │ │ │ svclt 0x008c4313 │ │ │ │ - bne 0xfe0c5060 │ │ │ │ + bne 0xfe0c5040 │ │ │ │ svclt 0x008c428b │ │ │ │ - bne 0xff30518c │ │ │ │ + bne 0xff30516c │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ strmi fp, [r3], -r2, lsl #4 │ │ │ │ addmi fp, r2, #8, 4 @ 0x80000000 │ │ │ │ - bne 0x4ee76c │ │ │ │ + bne 0x4ee74c │ │ │ │ ldrne r1, [sl], #-2688 @ 0xfffff580 │ │ │ │ addsmi r1, sl, #184549376 @ 0xb000000 │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ - bne 0xff5ae77c │ │ │ │ + bne 0xff5ae75c │ │ │ │ tstmi r9, #634880 @ 0x9b000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andle r4, r3, #268435464 @ 0x10000008 │ │ │ │ - bl 0x1905160 │ │ │ │ + bl 0x1905140 │ │ │ │ ldrbmi r0, [r0, -r1, lsl #2]! │ │ │ │ - bl 0x1905088 │ │ │ │ + bl 0x1905068 │ │ │ │ ldrbmi r0, [r0, -r1, lsl #2]! │ │ │ │ strbne r1, [fp, r2, asr #15] │ │ │ │ - bl 0x1d8f278 │ │ │ │ - ble 0x281880 │ │ │ │ - bl 0x194517c │ │ │ │ + bl 0x1d8f258 │ │ │ │ + ble 0x281860 │ │ │ │ + bl 0x194515c │ │ │ │ andcs r0, r0, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - bl 0x19850ac │ │ │ │ + bl 0x198508c │ │ │ │ andcs r0, r0, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x6c10ea4f │ │ │ │ sbclt r0, r3, #10, 28 @ 0xa0 │ │ │ │ vabal.u8 , d0, d0 │ │ │ │ - blx 0x3ca0c6 │ │ │ │ - blx 0x18bb0b4 │ │ │ │ - blx 0x1bdab6 │ │ │ │ + blx 0x3ca0a6 │ │ │ │ + blx 0x18bb094 │ │ │ │ + blx 0x1bda96 │ │ │ │ vmull.u8 , d0, d12 │ │ │ │ vsubw.u8 q10, , d7 │ │ │ │ vaddl.u8 q9, d1, d7 │ │ │ │ - blx 0x44ecde │ │ │ │ - blx 0x1ba8c6 │ │ │ │ - b 0x13faccc │ │ │ │ - b 0x110e8cc │ │ │ │ + blx 0x44ecbe │ │ │ │ + blx 0x1ba8a6 │ │ │ │ + b 0x13facac │ │ │ │ + b 0x110e8ac │ │ │ │ andcs r4, r0, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ sublt fp, r2, #-1342177276 @ 0xb0000004 │ │ │ │ stcmi 3, cr15, [r7], {64} @ 0x40 │ │ │ │ vrshl.u8 d27, d0, d0 │ │ │ │ - blx 0x54a10a │ │ │ │ + blx 0x54a0ea │ │ │ │ strne pc, [r3], -r3, lsl #4 │ │ │ │ andmi pc, r7, r1, asr #6 │ │ │ │ - blx 0x7eb342 │ │ │ │ + blx 0x7eb322 │ │ │ │ @ instruction: 0xf341fc00 │ │ │ │ - blx 0x84691e │ │ │ │ - blx 0x8ba904 │ │ │ │ - b 0x117db38 │ │ │ │ + blx 0x8468fe │ │ │ │ + blx 0x8ba8e4 │ │ │ │ + b 0x117db18 │ │ │ │ strne r4, [sl], -r0 │ │ │ │ vqrdmlah.s d15, d2, d3 │ │ │ │ tstmi r3, ip, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fca96 │ │ │ │ + blx 0x1fca76 │ │ │ │ stceq 6, cr4, [r2], {11} │ │ │ │ addlt r0, r0, #2304 @ 0x900 │ │ │ │ - blx 0x16b39a │ │ │ │ - blx 0x1bad36 │ │ │ │ + blx 0x16b37a │ │ │ │ + blx 0x1bad16 │ │ │ │ andcs pc, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x4d014a │ │ │ │ - blx 0x5ba946 │ │ │ │ + blx 0x4d012a │ │ │ │ + blx 0x5ba926 │ │ │ │ movwcs pc, #305 @ 0x131 @ │ │ │ │ svclt 0x00004770 │ │ │ │ submi r4, sl, #805306372 @ 0x30000004 │ │ │ │ andeq pc, pc, pc, ror #6 │ │ │ │ tstpeq pc, pc, ror #6 @ p-variant is OBSOLETE │ │ │ │ addslt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ submi r4, r9, #64, 4 │ │ │ │ tstmi r8, #1140850688 @ 0x44000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ submi r4, r9, #64, 4 │ │ │ │ svclt 0x00004770 │ │ │ │ - blx 0x14abd74 │ │ │ │ + blx 0x14abd54 │ │ │ │ @ instruction: 0xf11efe81 │ │ │ │ vpmax.f32 d16, d17, d0 │ │ │ │ @ instruction: 0xf3412c07 │ │ │ │ - b 0x148f1a0 │ │ │ │ + b 0x148f180 │ │ │ │ svclt 0x00026321 │ │ │ │ cdpeq 0, 7, cr15, cr15, cr15, {2} │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ andle r1, r5, r0, ror #29 │ │ │ │ svceq 0x0000f1be │ │ │ │ submi fp, r9, #188, 30 @ 0x2f0 │ │ │ │ vminnm.f32 s30, s2, s30 │ │ │ │ svceq 0x0080f11c │ │ │ │ tstcs r1, r2, lsl #30 │ │ │ │ - ldcleq 0, cr15, [pc], #-316 @ 0xbe870 │ │ │ │ + ldcleq 0, cr15, [pc], #-316 @ 0xbe850 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf1bcd006 │ │ │ │ svclt 0x00bc0f00 │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ stc2 10, cr15, [ip], {79} @ 0x4f @ │ │ │ │ svceq 0x0080f112 │ │ │ │ andcs fp, r1, #2, 30 │ │ │ │ @@ -178602,19 +178594,19 @@ │ │ │ │ vhadd.u32 d18, d14, d0 │ │ │ │ vhadd.u32 d16, d12, d7 │ │ │ │ vhadd.u32 d18, d2, d15 │ │ │ │ vqadd.u32 d20, d3, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fcb86 │ │ │ │ - blx 0x14abe54 │ │ │ │ + blx 0x1fcb66 │ │ │ │ + blx 0x14abe34 │ │ │ │ @ instruction: 0xf11efe81 │ │ │ │ vpmax.f32 d16, d17, d0 │ │ │ │ - b 0x148f23c │ │ │ │ + b 0x148f21c │ │ │ │ vcgt.u8 d22, d1, d17 │ │ │ │ svclt 0x00132c07 │ │ │ │ tstcs r1, r9, asr #4 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ svclt 0x0008b249 │ │ │ │ @ instruction: 0xf11c217f │ │ │ │ svclt 0x00110f80 │ │ │ │ @@ -178644,15 +178636,15 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ addlt fp, r2, sl, lsl #4 │ │ │ │ svcmi 0x0000f512 │ │ │ │ @ instruction: 0x4321ea4f │ │ │ │ tstcs r1, r2, lsl #30 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ - bcs 0xf2ac4 │ │ │ │ + bcs 0xf2aa4 │ │ │ │ submi fp, r9, #188, 30 @ 0x2f0 │ │ │ │ @ instruction: 0xf513b20a │ │ │ │ svclt 0x00024f00 │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ @ instruction: 0xf6471ee0 │ │ │ │ strdle r7, [r3], -pc @ │ │ │ │ svclt 0x00bc2b00 │ │ │ │ @@ -178680,15 +178672,15 @@ │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf1b14603 │ │ │ │ svclt 0x000b4f00 │ │ │ │ andmi pc, r0, pc, rrx │ │ │ │ rscvc lr, r1, r1, lsl #21 │ │ │ │ - bl 0xfe8c734c │ │ │ │ + bl 0xfe8c732c │ │ │ │ svclt 0x000870e1 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr3, {6} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf1b14603 │ │ │ │ svclt 0x00054f00 │ │ │ │ @ instruction: 0xf06f2201 │ │ │ │ @@ -178712,183 +178704,183 @@ │ │ │ │ @ instruction: 0xf8cc4100 │ │ │ │ andcs r3, r0, #224, 28 @ 0xe00 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf1b34684 │ │ │ │ svclt 0x00084f00 │ │ │ │ andle r2, r7, r0, lsl #20 │ │ │ │ - bl 0x198f508 │ │ │ │ + bl 0x198f4e8 │ │ │ │ andcs r0, r0, #-1073741808 @ 0xc0000010 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf04f2301 │ │ │ │ @ instruction: 0xf06f30ff │ │ │ │ @ instruction: 0xf8cc4100 │ │ │ │ andcs r3, r0, #224, 28 @ 0xe00 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec15df4 │ │ │ │ + bl 0xfec15dd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7790ff8 │ │ │ │ - blx 0xfecfe694 │ │ │ │ + blx 0xfecfe6b4 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec15e20 │ │ │ │ + bl 0xfec15e00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff8 │ │ │ │ ldrmi r4, [r9], -r8, lsl #12 │ │ │ │ - mcr2 7, 3, pc, cr2, cr9, {3} @ │ │ │ │ + mrc2 7, 3, pc, cr2, cr9, {3} │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec15e54 │ │ │ │ + bl 0xfec15e34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff8 │ │ │ │ ldrmi r4, [r9], -r8, lsl #12 │ │ │ │ - mcr2 7, 2, pc, cr8, cr9, {3} @ │ │ │ │ + mrc2 7, 2, pc, cr8, cr9, {3} │ │ │ │ smlabtcs r0, r0, r7, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec15e80 │ │ │ │ + bl 0xfec15e60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff8 │ │ │ │ andmi pc, r0, r1, lsr #32 │ │ │ │ tstpmi r0, r3, lsr #32 @ p-variant is OBSOLETE │ │ │ │ - mrc2 7, 1, pc, cr0, cr9, {3} │ │ │ │ + mcr2 7, 2, pc, cr0, cr9, {3} @ │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec15eb8 │ │ │ │ + bl 0xfec15e98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff8 │ │ │ │ andmi pc, r0, r1, lsr #32 │ │ │ │ tstpmi r0, r3, lsr #32 @ p-variant is OBSOLETE │ │ │ │ - mrc2 7, 0, pc, cr4, cr9, {3} │ │ │ │ + mcr2 7, 1, pc, cr4, cr9, {3} @ │ │ │ │ smlabtcs r0, r0, r7, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec15ee8 │ │ │ │ + bl 0xfec15ec8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ ldrmi r4, [ip], r6, lsl #13 │ │ │ │ @ instruction: 0xf0214610 │ │ │ │ ldrbtmi r4, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf02c9c04 │ │ │ │ strls r4, [r0], #-256 @ 0xffffff00 │ │ │ │ - mcr2 7, 2, pc, cr10, cr9, {3} @ │ │ │ │ + mrc2 7, 2, pc, cr10, cr9, {3} │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec15f28 │ │ │ │ + bl 0xfec15f08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ ldrmi r4, [ip], r6, lsl #13 │ │ │ │ @ instruction: 0xf0214610 │ │ │ │ ldrbtmi r4, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf02c9c04 │ │ │ │ strls r4, [r0], #-256 @ 0xffffff00 │ │ │ │ - mcr2 7, 1, pc, cr10, cr9, {3} @ │ │ │ │ + mrc2 7, 1, pc, cr10, cr9, {3} │ │ │ │ strmi r1, [r1], -r0, asr #15 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r6, r5, sp, lsl #16 │ │ │ │ strvc lr, [r0], #-2512 @ 0xfffff630 │ │ │ │ stmiavs sp, {r0, r8, sl, ip, pc}^ │ │ │ │ ldmdami pc!, {r2, ip, sp, lr, pc}^ @ │ │ │ │ movwgt lr, #10704 @ 0x29d0 │ │ │ │ stmdbcs r7, {r0, r1, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ strls r0, [r3, #-3117] @ 0xfffff3d3 │ │ │ │ - b 0x1326180 │ │ │ │ - b 0x14811a0 │ │ │ │ + b 0x1326160 │ │ │ │ + b 0x1481180 │ │ │ │ @ instruction: 0xf0034817 │ │ │ │ @ instruction: 0xf4084b7f │ │ │ │ - b 0x1490f88 │ │ │ │ - b 0x14895ec │ │ │ │ - b 0x130a5e8 │ │ │ │ + b 0x1490f68 │ │ │ │ + b 0x14895cc │ │ │ │ + b 0x130a5c8 │ │ │ │ strls r0, [r2, #-1288] @ 0xfffffaf8 │ │ │ │ stmdbcs r7, {r2, r3, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - b 0x14a61a4 │ │ │ │ - b 0x1390e14 │ │ │ │ + b 0x14a6184 │ │ │ │ + b 0x1390df4 │ │ │ │ vst2.8 {d0,d2}, [r8], r9 │ │ │ │ - b 0x1310fa8 │ │ │ │ + b 0x1310f88 │ │ │ │ @ instruction: 0xf40a0b08 │ │ │ │ vmvn.i16 q10, #57088 @ 0xdf00 │ │ │ │ stmiavs sp, {r0, r1, r2, r8, fp, sp}^ │ │ │ │ @ instruction: 0x2601e9d1 │ │ │ │ ldrbeq pc, [pc, r7]! @ │ │ │ │ streq lr, [sl, -r7, asr #20] │ │ │ │ - bmi 0x20baddc │ │ │ │ + bmi 0x20badbc │ │ │ │ @ instruction: 0xf0029d01 │ │ │ │ - b 0x1310fcc │ │ │ │ + b 0x1310fac │ │ │ │ vst2.8 {d0,d2}, [lr], r8 │ │ │ │ - b 0x14927d4 │ │ │ │ + b 0x14927b4 │ │ │ │ @ instruction: 0xf0054815 │ │ │ │ vst3. {d0,d2,d4}, [r8 :256] │ │ │ │ - b 0x1210fe0 │ │ │ │ - b 0x1300220 │ │ │ │ - b 0x1480e0c │ │ │ │ + b 0x1210fc0 │ │ │ │ + b 0x1300200 │ │ │ │ + b 0x1480dec │ │ │ │ vmov.i8 d20, #230 @ 0xe6 │ │ │ │ strls r2, [r1, #-2311] @ 0xfffff6f9 │ │ │ │ stmdbeq r9, {r1, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf40e0c1d │ │ │ │ - b 0x13127fc │ │ │ │ + b 0x13127dc │ │ │ │ @ instruction: 0xf00c0e0e │ │ │ │ - b 0x1481604 │ │ │ │ - b 0x1309e7c │ │ │ │ + b 0x14815e4 │ │ │ │ + b 0x1309e5c │ │ │ │ vst2.8 {d6,d8}, [ip], r5 │ │ │ │ stcls 12, cr4, [r3, #-508] @ 0xfffffe04 │ │ │ │ stmdbeq ip, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x4c04ea4f │ │ │ │ - ldcleq 4, cr15, [pc], #-48 @ 0xbedf0 │ │ │ │ + ldcleq 4, cr15, [pc], #-48 @ 0xbedd0 │ │ │ │ streq lr, [ip, -r7, asr #20] │ │ │ │ - ldcleq 0, cr15, [pc], #24 @ 0xbee40 │ │ │ │ - b 0x13c1704 │ │ │ │ + ldcleq 0, cr15, [pc], #24 @ 0xbee20 │ │ │ │ + b 0x13c16e4 │ │ │ │ @ instruction: 0xf4066c05 │ │ │ │ stcls 6, cr4, [r1, #-508] @ 0xfffffe04 │ │ │ │ streq lr, [r6], -ip, asr #20 │ │ │ │ @ instruction: 0x4c02ea4f │ │ │ │ - ldcleq 4, cr15, [pc], #-48 @ 0xbee10 │ │ │ │ + ldcleq 4, cr15, [pc], #-48 @ 0xbedf0 │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0x2c04ea4f │ │ │ │ @ instruction: 0xf40c0c24 │ │ │ │ - b 0x128204c │ │ │ │ + b 0x128202c │ │ │ │ svcls 0x00026404 │ │ │ │ streq lr, [ip, -r7, asr #20] │ │ │ │ andseq r6, pc, #15 │ │ │ │ vst3.8 {d0-d2}, [r7 :64], fp │ │ │ │ vst1.16 {d0}, [r3 :256] │ │ │ │ - b 0x137fc64 │ │ │ │ + b 0x137fc44 │ │ │ │ subvs r0, pc, r7, lsl #14 │ │ │ │ ldceq 2, cr0, [r2], {23} │ │ │ │ movweq lr, #14921 @ 0x3a49 │ │ │ │ strvs lr, [r2, #-2629] @ 0xfffff5bb │ │ │ │ rsbseq pc, pc, #117440512 @ 0x7000000 │ │ │ │ andeq lr, r2, #72, 20 @ 0x48000 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ @@ -178906,31 +178898,31 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ ldmib r0, {r0, r2, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d08401 │ │ │ │ stmdavs sl, {r2, r3, sp, lr, pc} │ │ │ │ ldrmi lr, [r8, -pc, asr #20] │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ - ldrteq r6, [pc], #-2254 @ 0xbeed0 │ │ │ │ - b 0x1299100 │ │ │ │ + ldrteq r6, [pc], #-2254 @ 0xbeeb0 │ │ │ │ + b 0x12990e0 │ │ │ │ andvs r4, pc, r5, lsl r7 @ │ │ │ │ ldrmi lr, [lr, -pc, asr #20] │ │ │ │ - b 0x122b994 │ │ │ │ - ldrteq r4, [pc], #-1288 @ 0xbeee4 │ │ │ │ + b 0x122b974 │ │ │ │ + ldrteq r4, [pc], #-1288 @ 0xbeec4 │ │ │ │ ldrmi lr, [r4, -r7, asr #20] │ │ │ │ - b 0x1497028 │ │ │ │ + b 0x1497008 │ │ │ │ adclt r4, r4, #28, 14 @ 0x700000 │ │ │ │ strmi lr, [lr], #-2628 @ 0xfffff5bc │ │ │ │ - b 0x127fff4 │ │ │ │ + b 0x127ffd4 │ │ │ │ addvs r4, pc, r2, lsl r7 @ │ │ │ │ addslt r0, r2, #14080 @ 0x3700 │ │ │ │ andmi lr, ip, #270336 @ 0x42000 │ │ │ │ - b 0x1280004 │ │ │ │ + b 0x127ffe4 │ │ │ │ addslt r4, fp, #4980736 @ 0x4c0000 │ │ │ │ - b 0x119724c │ │ │ │ + b 0x119722c │ │ │ │ andvs r4, r5, r6, lsl #6 │ │ │ │ andmi lr, r1, #192, 18 @ 0x300000 │ │ │ │ andcs r6, r0, r3, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ @@ -178945,142 +178937,142 @@ │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldmib r0, {r4, r5, r6, r7, r8, sl, ip, sp, pc}^ │ │ │ │ ldmib r1, {r8, sl, lr}^ │ │ │ │ @ instruction: 0xf0042300 │ │ │ │ - beq 0xa42368 │ │ │ │ + beq 0xa42348 │ │ │ │ cdpmi 0, 7, cr15, cr15, cr5, {0} │ │ │ │ ldrbtmi pc, [pc], -r6, lsl #8 @ │ │ │ │ @ instruction: 0x0c06ea4c │ │ │ │ strcs pc, [r7], -r4, asr #7 │ │ │ │ - b 0x1242010 │ │ │ │ + b 0x1241ff0 │ │ │ │ vst1.8 {d0-d2}, [r4], lr │ │ │ │ vmvn.i32 q10, #11468800 @ 0x00af0000 │ │ │ │ teqmi r4, #7, 28 @ 0x70 │ │ │ │ ldrbtmi pc, [pc], -r3 @ │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ vnmlami.f32 s28, s4, s30 │ │ │ │ @ instruction: 0xf40e0c1f │ │ │ │ - b 0x125299c │ │ │ │ + b 0x125297c │ │ │ │ @ instruction: 0xf002060e │ │ │ │ - beq 0x542ba4 │ │ │ │ + beq 0x542b84 │ │ │ │ vmlsvs.f32 s28, s14, s28 │ │ │ │ rsbsmi pc, pc, #33554432 @ 0x2000000 │ │ │ │ andeq lr, r2, #319488 @ 0x4e000 │ │ │ │ vmlsmi.f32 s28, s10, s30 │ │ │ │ cdpeq 4, 7, cr15, cr15, cr14, {0} │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ vmlscs.f32 s28, s6, s30 │ │ │ │ vst3.8 {d0-d2}, [lr :64], fp │ │ │ │ @ instruction: 0xf4030e7f │ │ │ │ - b 0x123fdcc │ │ │ │ + b 0x123fdac │ │ │ │ tstmi sl, #14680064 @ 0xe00000 │ │ │ │ vmlscs.f32 s28, s10, s30 │ │ │ │ @ instruction: 0xf40e0c2b │ │ │ │ @ instruction: 0x432c057f │ │ │ │ - b 0x13d711c │ │ │ │ + b 0x13d70fc │ │ │ │ andvs r6, ip, r3, lsl #6 │ │ │ │ andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ stmdavs r6, {r4, r5, r6, sl, ip, sp, pc}^ │ │ │ │ stmdavs r2, {r0, r2, r3, r6, fp, sp, lr} │ │ │ │ stmdavs fp, {r2, r4, r5, sl, fp} │ │ │ │ - b 0x11c009c │ │ │ │ + b 0x11c007c │ │ │ │ andvs r4, ip, r2, lsl r4 │ │ │ │ addslt r0, r2, #44, 24 @ 0x2c00 │ │ │ │ andmi lr, r6, #270336 @ 0x42000 │ │ │ │ - b 0x11c00ac │ │ │ │ + b 0x11c008c │ │ │ │ addslt r4, fp, #318767104 @ 0x13000000 │ │ │ │ - b 0x1197154 │ │ │ │ + b 0x1197134 │ │ │ │ andvs r4, r2, r5, lsl #6 │ │ │ │ subvs fp, r3, r0, ror ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stmdavs fp, {r1, fp, sp, lr} │ │ │ │ stmvs r5, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ - b 0x1499364 │ │ │ │ + b 0x1499344 │ │ │ │ andls r2, r0, #3, 28 @ 0x30 │ │ │ │ andgt lr, r2, #3424256 @ 0x344000 │ │ │ │ vst3.32 @ instruction: 0xf48efa1f │ │ │ │ - b 0x14a4060 │ │ │ │ + b 0x14a4040 │ │ │ │ stmdavs ip, {r0, r1, r4, r8, fp, sp}^ │ │ │ │ - blcs 0x3f999c │ │ │ │ + blcs 0x3f997c │ │ │ │ stmdacs r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bcs 0x7f99a4 │ │ │ │ - b 0x1499184 │ │ │ │ - blx 0x88a880 │ │ │ │ + bcs 0x7f9984 │ │ │ │ + b 0x1499164 │ │ │ │ + blx 0x88a860 │ │ │ │ @ instruction: 0xf40afb8b │ │ │ │ - blx 0x891a74 │ │ │ │ - blx 0x8bd29c │ │ │ │ + blx 0x891a54 │ │ │ │ + blx 0x8bd27c │ │ │ │ strls pc, [r4], #-1166 @ 0xfffffb72 │ │ │ │ - ldrbtmi pc, [pc], #-1033 @ 0xbf084 @ │ │ │ │ + ldrbtmi pc, [pc], #-1033 @ 0xbf064 @ │ │ │ │ stmdavs ip, {r0, r1, sl, ip, pc}^ │ │ │ │ vnmlacs.f32 s28, s4, s30 │ │ │ │ cdpmi 4, 7, cr15, cr15, cr14, {0} │ │ │ │ ldmdbcs r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - ldrbtmi pc, [pc], #-1033 @ 0xbf098 @ │ │ │ │ + ldrbtmi pc, [pc], #-1033 @ 0xbf078 @ │ │ │ │ ldmibeq pc!, {r0, r2, ip, sp, lr, pc}^ @ │ │ │ │ stmdbeq r9, {r0, r1, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - blmi 0x20bb0d4 │ │ │ │ + blmi 0x20bb0b4 │ │ │ │ @ instruction: 0x2c1cea4f │ │ │ │ - b 0x13a40c0 │ │ │ │ + b 0x13a40a0 │ │ │ │ strls r0, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ stmdbvs ip, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - ldcleq 0, cr15, [pc], #28 @ 0xbf0d4 │ │ │ │ - b 0x12e60bc │ │ │ │ + ldcleq 0, cr15, [pc], #28 @ 0xbf0b4 │ │ │ │ + b 0x12e609c │ │ │ │ @ instruction: 0xf002080c │ │ │ │ - beq 0x5522c0 │ │ │ │ + beq 0x5522a0 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ vnmlavs.f32 s28, s14, s30 │ │ │ │ andvs lr, r2, #72, 20 @ 0x48000 │ │ │ │ ldmeq pc!, {r2, ip, sp, lr, pc}^ @ │ │ │ │ - b 0x13e60e0 │ │ │ │ + b 0x13e60c0 │ │ │ │ @ instruction: 0xf0034c0e │ │ │ │ @ instruction: 0xf0064e7f │ │ │ │ - b 0x11c1ce0 │ │ │ │ + b 0x11c1cc0 │ │ │ │ stcls 8, cr0, [r3], {8} │ │ │ │ - b 0x1441958 │ │ │ │ + b 0x1441938 │ │ │ │ stcls 14, cr0, [r4], {4} │ │ │ │ movwvs lr, #14920 @ 0x3a48 │ │ │ │ - beq 0x379a08 │ │ │ │ + beq 0x3799e8 │ │ │ │ @ instruction: 0xf004684c │ │ │ │ stcls 8, cr4, [r5], {127} @ 0x7f │ │ │ │ stmdaeq r4, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x1499238 │ │ │ │ + b 0x1499218 │ │ │ │ @ instruction: 0x9c012b14 │ │ │ │ - bvs 0x3b9a38 │ │ │ │ - blvs 0x679a50 │ │ │ │ + bvs 0x3b9a18 │ │ │ │ + blvs 0x679a30 │ │ │ │ stmdami fp, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - blcs 0x239a58 │ │ │ │ - bleq 0x20bc14c │ │ │ │ + blcs 0x239a38 │ │ │ │ + bleq 0x20bc12c │ │ │ │ stmdbeq fp, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ andls pc, r0, r1, asr #17 │ │ │ │ stmdbmi r7, {r0, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - b 0x11c19e4 │ │ │ │ + b 0x11c19c4 │ │ │ │ vst2.8 {d0,d2}, [r5], r9 │ │ │ │ - b 0x1300734 │ │ │ │ + b 0x1300714 │ │ │ │ subvs r0, sp, r5, lsl #10 │ │ │ │ vmvn.i32 d16, #64768 @ 0x0000fd00 │ │ │ │ vst1.8 {d4}, [r5], r7 │ │ │ │ - b 0x13c0744 │ │ │ │ + b 0x13c0724 │ │ │ │ @ instruction: 0x432a0707 │ │ │ │ addvs r6, sl, pc, asr #1 │ │ │ │ andeq r9, sl, #0, 18 │ │ │ │ vst1.8 {d0-d1}, [r2], ip │ │ │ │ vst1.16 {d0-d3}, [r4 :256] │ │ │ │ tstmi r3, #2130706432 @ 0x7f000000 │ │ │ │ vaddl.u8 q11, d1, d3 │ │ │ │ - b 0x144fd84 │ │ │ │ + b 0x144fd64 │ │ │ │ eorseq r0, r3, #3, 28 @ 0x30 │ │ │ │ cmnpeq pc, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ strmi pc, [r7], -r6, asr #7 │ │ │ │ streq lr, [r4], #-2638 @ 0xfffff5b2 │ │ │ │ streq lr, [r6], -r8, asr #20 │ │ │ │ movweq lr, #14922 @ 0x3a4a │ │ │ │ stmib r0, {r2, r6, sp, lr}^ │ │ │ │ @@ -179092,19 +179084,19 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x8c02e9d0 │ │ │ │ strpl lr, [r2], #-2513 @ 0xfffff62f │ │ │ │ @ instruction: 0x7600e9d0 │ │ │ │ mcr2 10, 4, pc, cr8, cr15, {0} @ │ │ │ │ movwcs lr, #2513 @ 0x9d1 │ │ │ │ vmlsmi.f32 s28, s10, s28 │ │ │ │ - streq pc, [pc, #-879] @ 0xbee49 │ │ │ │ + streq pc, [pc, #-879] @ 0xbee29 │ │ │ │ and pc, r0, r1, asr #17 │ │ │ │ ldrmi lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ - blx 0x8972f8 │ │ │ │ - b 0x123c7f8 │ │ │ │ + blx 0x8972d8 │ │ │ │ + b 0x123c7d8 │ │ │ │ vrshl.u32 d20, d4, d15 │ │ │ │ addvs r0, sp, pc, lsl #8 │ │ │ │ ldrmi lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ adcslt r6, r9, #204 @ 0xcc │ │ │ │ tstmi r2, r1, asr #20 │ │ │ │ adcslt r6, r1, #1 │ │ │ │ andeq pc, pc, #-1140850687 @ 0xbc000001 │ │ │ │ @@ -179130,213 +179122,213 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ strmi lr, [r0, #-2513] @ 0xfffff62f │ │ │ │ @ instruction: 0x3700e9d0 │ │ │ │ rsbsmi pc, pc, #4 │ │ │ │ @ instruction: 0x2c15ea4f │ │ │ │ - b 0x147fb08 │ │ │ │ + b 0x147fae8 │ │ │ │ @ instruction: 0xf0052a14 │ │ │ │ - b 0x1492c54 │ │ │ │ + b 0x1492c34 │ │ │ │ strbtmi r2, [r0], r4, lsl #18 │ │ │ │ - ldrbtmi pc, [pc], #-1034 @ 0xbf260 @ │ │ │ │ - ldclmi 4, cr15, [pc], #-48 @ 0xbf234 │ │ │ │ + ldrbtmi pc, [pc], #-1034 @ 0xbf240 @ │ │ │ │ + ldclmi 4, cr15, [pc], #-48 @ 0xbf214 │ │ │ │ streq lr, [ip, #-2638] @ 0xfffff5b2 │ │ │ │ - b 0x116bd44 │ │ │ │ + b 0x116bd24 │ │ │ │ @ instruction: 0xf0070c04 │ │ │ │ tstmi r6, #-268435441 @ 0xf000000f │ │ │ │ - blx 0x882b60 │ │ │ │ - b 0x14bd8a0 │ │ │ │ - b 0x120aa9c │ │ │ │ + blx 0x882b40 │ │ │ │ + b 0x14bd880 │ │ │ │ + b 0x120aa7c │ │ │ │ @ instruction: 0xf0034502 │ │ │ │ - b 0x12ffe84 │ │ │ │ - b 0x1240294 │ │ │ │ + b 0x12ffe64 │ │ │ │ + b 0x1240274 │ │ │ │ vrsubhn.i16 d22, , q4 │ │ │ │ vst1.8 {d4-d7}, [lr], r7 │ │ │ │ tstmi r5, #2032 @ 0x7f0 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ vmla.i q11, , d1[3] │ │ │ │ andvs r4, lr, r7, lsl #4 │ │ │ │ mrceq 2, 0, r0, cr11, cr9, {0} │ │ │ │ strvs lr, [sl], #-2628 @ 0xfffff5bc │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r2, #76, 20 @ 0x4c000 │ │ │ │ - b 0x114ff3c │ │ │ │ + b 0x114ff1c │ │ │ │ andvs r4, r1, r3, lsl #6 │ │ │ │ andcs r6, r0, r3, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ ldmib r0, {r4, r5, r6, sl, ip, sp, pc}^ │ │ │ │ ldmib r1, {r9, sl, lr}^ │ │ │ │ adcslt r5, r2, #0, 6 │ │ │ │ andmi lr, r3, #270336 @ 0x42000 │ │ │ │ movweq pc, #62319 @ 0xf36f @ │ │ │ │ tstmi r6, #274432 @ 0x43000 │ │ │ │ stceq 0, cr6, [fp], #-300 @ 0xfffffed4 │ │ │ │ adclt r6, r2, #10 │ │ │ │ - b 0x1140360 │ │ │ │ - b 0x118fb0c │ │ │ │ + b 0x1140340 │ │ │ │ + b 0x118faec │ │ │ │ stmib r0, {r2, r4, r8, r9, lr}^ │ │ │ │ ldcllt 3, cr2, [r0], #-0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf5a04603 │ │ │ │ @ instruction: 0xf1a33080 │ │ │ │ - bcs 0xffb38 │ │ │ │ + bcs 0xffb18 │ │ │ │ stmdacs r3, {r3, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ mulcs r1, r4, pc @ │ │ │ │ - blcs 0x4c7324 │ │ │ │ + blcs 0x4c7304 │ │ │ │ @ instruction: 0xf040bf08 │ │ │ │ andcs r0, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ ldmvs r8, {r1, r9, sl, lr} │ │ │ │ subcs pc, r0, r0, asr #7 │ │ │ │ @ instruction: 0xf892b9c8 │ │ │ │ ldmdblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-130] @ 0xffffff7e @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x34df90 │ │ │ │ + blcs 0x34df70 │ │ │ │ @ instruction: 0xf64ad815 │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + vmlal.s , d16, d0[0] │ │ │ │ @ instruction: 0xf8520233 │ │ │ │ andcs r0, r0, #35 @ 0x23 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdeq pc, [r8, #-130] @ 0xffffff7e │ │ │ │ addeq pc, r1, r0, asr #7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d24770 │ │ │ │ teqlt r3, r0, asr #24 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r1, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d24770 │ │ │ │ - bl 0x14e4ec │ │ │ │ + bl 0x14e4cc │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ bicmi r0, r0, #4, 24 @ 0x400 │ │ │ │ andeq pc, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec165a8 │ │ │ │ + bl 0xfec16588 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ - blmi 0x17f870 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ + blmi 0x17f850 │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf17c9000 │ │ │ │ svclt 0x0000f8ff │ │ │ │ - ldrshteq sl, [r3], -ip │ │ │ │ + eorseq sl, r3, ip, ror #19 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ ldmvs r8, {r1, r9, sl, lr} │ │ │ │ subcs pc, r0, r0, asr #7 │ │ │ │ @ instruction: 0xf892b9b0 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-130] @ 0xffffff7e @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x34e02c │ │ │ │ + blcs 0x34e00c │ │ │ │ @ instruction: 0xf64ad80b │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + vmlal.s , d16, d0[0] │ │ │ │ @ instruction: 0xf8520233 │ │ │ │ stmdacs r1, {r0, r1, r5} │ │ │ │ @ instruction: 0x2001bfb8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r1, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d24770 │ │ │ │ vmla.f q8, q0, d0[2] │ │ │ │ stmdacs r1, {r0, r7} │ │ │ │ @ instruction: 0x2001bfb8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1662c │ │ │ │ + bl 0xfec1660c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ strmi r5, [r4], -r8, lsl #16 │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0xf1a84617 │ │ │ │ - blcs 0x101484 │ │ │ │ + blcs 0x101464 │ │ │ │ ldrtmi sp, [r0], -lr │ │ │ │ @ instruction: 0xff60f7ff │ │ │ │ @ instruction: 0xf5a4b9a8 │ │ │ │ strbmi r5, [r0], -r8, lsl #6 │ │ │ │ sbcvs pc, r4, #12779520 @ 0xc30000 │ │ │ │ stcvc 8, cr15, [r8], #784 @ 0x310 │ │ │ │ ldcpl 8, cr15, [r8], #784 @ 0x310 │ │ │ │ - ldc2 7, cr15, [r6], #-496 @ 0xfffffe10 │ │ │ │ - blx 0xfef7d298 │ │ │ │ + mcrr2 7, 7, pc, r6, cr12 @ │ │ │ │ + blx 0xff37d278 │ │ │ │ strble r0, [ip, #259]! @ 0x103 │ │ │ │ strcs r0, [r2, #-3771] @ 0xfffff145 │ │ │ │ svclt 0x00082b07 │ │ │ │ strvc pc, [r0, -pc, asr #32] │ │ │ │ @ instruction: 0xf645e7e5 │ │ │ │ - vsra.s64 q8, q12, #64 │ │ │ │ + vmla.f d16, d16, d0[6] │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ - blmi 0x13f544 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ + blmi 0x13f524 │ │ │ │ @ instruction: 0xf1b32241 │ │ │ │ svclt 0x0000fb39 │ │ │ │ - eorseq sl, r3, r8, lsl #20 │ │ │ │ + ldrshteq sl, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec166a0 │ │ │ │ + bl 0xfec16680 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r3, r2, r8, asr r1 │ │ │ │ ldmdbcs sl, {r2, r9, sl, lr} │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ addsmi sp, r9, #32 │ │ │ │ ldmdbcs r0, {r0, r4, ip, lr, pc} │ │ │ │ andlt sp, r2, r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bcs 0x42e910 │ │ │ │ + bcs 0x42e8f0 │ │ │ │ stmdale pc!, {r0, r2, r3, r5, ip, lr, pc} @ │ │ │ │ - bcs 0x1cdcf8 │ │ │ │ - blcs 0x5358a0 │ │ │ │ + bcs 0x1cdcd8 │ │ │ │ + blcs 0x535880 │ │ │ │ strtmi sp, [r0], -pc, ror #1 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ stmdacs r1, {r0, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ svclt 0x00b87200 │ │ │ │ strtmi r2, [r0], -r1, lsl #6 │ │ │ │ @ instruction: 0xff96f7ff │ │ │ │ andle r2, lr, sp, lsl #20 │ │ │ │ - bcs 0x10dd40 │ │ │ │ - blcc 0x675588 │ │ │ │ + bcs 0x10dd20 │ │ │ │ + blcc 0x675568 │ │ │ │ movweq pc, #16435 @ 0x4033 @ │ │ │ │ andlt sp, r2, r9, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0x66e95c │ │ │ │ + blcs 0x66e93c │ │ │ │ ldrdlt sp, [r2], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0x8ae970 │ │ │ │ + blcs 0x8ae950 │ │ │ │ ldrb sp, [r4, r5, asr #3] │ │ │ │ bicle r2, r2, lr, lsl #20 │ │ │ │ andmi pc, r4, #79 @ 0x4f │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ ldrle r0, [ip, #2011]! @ 0x7db │ │ │ │ andcs lr, r0, fp, asr #15 │ │ │ │ - mvnseq pc, r5, asr #12 │ │ │ │ + mvneq pc, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ addcs pc, r9, #64, 4 │ │ │ │ @ instruction: 0xf834f17c │ │ │ │ - eorseq sl, r3, r8, lsl sl │ │ │ │ + eorseq sl, r3, r8, lsl #20 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16768 │ │ │ │ + bl 0xfec16748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r9, [pc], -r2, lsl #18 │ │ │ │ @ instruction: 0xf0193810 │ │ │ │ ldrtmi pc, [fp], -r7, ror #17 @ │ │ │ │ @@ -179347,63 +179339,63 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ addlt r4, r5, r0, lsl #13 │ │ │ │ @ instruction: 0x27ff4670 │ │ │ │ @ instruction: 0xf0019200 │ │ │ │ andcc r0, r1, #805306368 @ 0x30000000 │ │ │ │ stcls 8, cr0, [lr], {137} @ 0x89 │ │ │ │ stmibeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bls 0x4a39c0 │ │ │ │ + bls 0x4a39a0 │ │ │ │ strls r4, [r1], #-1649 @ 0xfffff98f │ │ │ │ stcls 2, cr9, [r1], {2} │ │ │ │ strteq pc, [r0], -lr, asr #3 │ │ │ │ stceq 1, cr15, [r0], #-696 @ 0xfffffd48 │ │ │ │ vpmax.s8 d15, d14, d7 │ │ │ │ - blx 0xa8f654 │ │ │ │ - blx 0x2bc9e8 │ │ │ │ + blx 0xa8f634 │ │ │ │ + blx 0x2bc9c8 │ │ │ │ msrmi CPSR_sc, #12, 8 @ 0xc000000 │ │ │ │ - blx 0x1a65e0 │ │ │ │ + blx 0x1a65c0 │ │ │ │ eormi pc, r5, r6, lsl #22 │ │ │ │ - blx 0x9a65e0 │ │ │ │ - blx 0x9fde14 │ │ │ │ - b 0x11fc620 │ │ │ │ - b 0x11c0618 │ │ │ │ + blx 0x9a65c0 │ │ │ │ + blx 0x9fddf4 │ │ │ │ + b 0x11fc600 │ │ │ │ + b 0x11c05f8 │ │ │ │ rsclt r0, r4, #167772160 @ 0xa000000 │ │ │ │ stmdble r2!, {r0, r5, r7, r8, sl, lr} │ │ │ │ - bl 0x165e04 │ │ │ │ + bl 0x165de4 │ │ │ │ ldrdeq r0, [r4], #36 @ 0x24 @ │ │ │ │ sbcvc pc, lr, #8388608 @ 0x800000 │ │ │ │ ldrteq pc, [r8], #-4 @ │ │ │ │ - beq 0x8fbd18 │ │ │ │ + beq 0x8fbcf8 │ │ │ │ streq pc, [r0, #-420]! @ 0xfffffe5c │ │ │ │ - bleq 0xff17a230 │ │ │ │ + bleq 0xff17a210 │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ @ instruction: 0xf8db40e2 │ │ │ │ - blx 0x1cf62c │ │ │ │ - blx 0x9fde48 │ │ │ │ - b 0x117ca38 │ │ │ │ + blx 0x1cf60c │ │ │ │ + blx 0x9fde28 │ │ │ │ + b 0x117ca18 │ │ │ │ @ instruction: 0x432a020a │ │ │ │ rscseq pc, pc, #2 │ │ │ │ @ instruction: 0xf50cfa02 │ │ │ │ @ instruction: 0xf606fa22 │ │ │ │ - blx 0x15030c │ │ │ │ + blx 0x1502ec │ │ │ │ @ instruction: 0xf10ef20e │ │ │ │ tstmi r0, #8, 28 @ 0x80 │ │ │ │ @ instruction: 0xf1be4329 │ │ │ │ @ instruction: 0xd1b80f40 │ │ │ │ andcs fp, r0, #5 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec16860 │ │ │ │ + bl 0xfec16840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r2, r2, r0, asr #24 │ │ │ │ mrrccc 8, 13, pc, r8, cr0 @ │ │ │ │ - bl 0xedcbc │ │ │ │ + bl 0xedc9c │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ streq r4, [r4, r4, lsl #24]! │ │ │ │ @ instruction: 0xf8d2bf48 │ │ │ │ strle r3, [r9, #-3188] @ 0xfffff38c │ │ │ │ movwle r4, #49817 @ 0xc299 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -179418,60 +179410,60 @@ │ │ │ │ vhsub.u8 , q0, │ │ │ │ addslt r4, fp, #7 │ │ │ │ andmi lr, r0, r3, asr #20 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rscsne pc, pc, r0 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec168d0 │ │ │ │ + bl 0xfec168b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ strmi fp, [fp], -r2, lsr #3 │ │ │ │ @ instruction: 0xf1b34611 │ │ │ │ svclt 0x00084f00 │ │ │ │ svccc 0x00fff1b2 │ │ │ │ ldrmi sp, [r8], -r4, lsr #32 │ │ │ │ cdp2 1, 8, cr15, cr2, cr8, {5} │ │ │ │ ldrmi r4, [r8], -r3, lsl #12 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fd87a │ │ │ │ + blx 0x1fd85a │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ - blcs 0xc8414 │ │ │ │ + blcs 0xc83f4 │ │ │ │ @ instruction: 0xf8d0d0ed │ │ │ │ - bl 0xce87c │ │ │ │ + bl 0xce85c │ │ │ │ @ instruction: 0xf8dc0c83 │ │ │ │ @ instruction: 0xf0133c0c │ │ │ │ rscle r0, r4, r0, lsl r3 │ │ │ │ tstcs r7, r1, lsl #6 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xff16f7ff │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ svclt 0x0000e7db │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16944 │ │ │ │ + bl 0xfec16924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0x460bb172 │ │ │ │ @ instruction: 0x46184611 │ │ │ │ ldc2 1, cr15, [r2, #-672] @ 0xfffffd60 │ │ │ │ ldrmi r4, [r8], -r3, lsl #12 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fd8e2 │ │ │ │ + blx 0x1fd8c2 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ - blcs 0xc847c │ │ │ │ + blcs 0xc845c │ │ │ │ @ instruction: 0xf8d0d0ed │ │ │ │ - bl 0xce8e4 │ │ │ │ + bl 0xce8c4 │ │ │ │ @ instruction: 0xf8dc0c83 │ │ │ │ @ instruction: 0xf0133c0c │ │ │ │ rscle r0, r4, r0, lsl r3 │ │ │ │ tstcs r7, r1, lsl #6 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mcr2 7, 7, pc, cr2, cr15, {7} @ │ │ │ │ stmdbeq r3, {r9, fp, ip, sp, pc} │ │ │ │ @@ -179486,32 +179478,32 @@ │ │ │ │ tstmi r0, #219 @ 0xdb │ │ │ │ orrcc pc, r8, #3 │ │ │ │ tstcs r0, r8, lsl r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x0c02eb01 │ │ │ │ svceq 0x000cea91 │ │ │ │ - b 0xfe534bf4 │ │ │ │ + b 0xfe534bd4 │ │ │ │ svclt 0x005c0f02 │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ @ instruction: 0x46602218 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - b 0xfe505a28 │ │ │ │ + b 0xfe505a08 │ │ │ │ strle r0, [r9, #-3843] @ 0xfffff0fd │ │ │ │ svceq 0x0002ea91 │ │ │ │ @ instruction: 0xf06fbf5f │ │ │ │ andcs r4, r1, #0, 6 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ andscs pc, r8, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0xfe506250 │ │ │ │ + b 0xfe506230 │ │ │ │ strle r0, [r9, #-3843] @ 0xfffff0fd │ │ │ │ svceq 0x0002ea91 │ │ │ │ @ instruction: 0xf06fbf41 │ │ │ │ andcs r4, r1, #0, 6 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ andscs pc, r8, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ @@ -179520,38 +179512,38 @@ │ │ │ │ stmne r9, {r0, r1, r9, sl, lr} │ │ │ │ svclt 0x00224608 │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c330ff │ │ │ │ tstcs r0, r8, lsl r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - bne 0xfe311074 │ │ │ │ + bne 0xfe311054 │ │ │ │ svclt 0x003e4608 │ │ │ │ andcs r2, r0, r1, lsl #4 │ │ │ │ andscs pc, r8, #12779520 @ 0xc30000 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrlt r4, [r0], #-1539 @ 0xfffff9fd │ │ │ │ - blx 0x1108888 │ │ │ │ + blx 0x1108868 │ │ │ │ @ instruction: 0xf1bcfc02 │ │ │ │ - blx 0x1c348c │ │ │ │ + blx 0x1c346c │ │ │ │ svclt 0x00c4f202 │ │ │ │ rscscc pc, pc, r2, lsl #2 │ │ │ │ andsmi pc, r8, #12779520 @ 0xc30000 │ │ │ │ @ instruction: 0xf1bcdc06 │ │ │ │ svclt 0x00ba3fff │ │ │ │ andsmi pc, r8, #12779520 @ 0xc30000 │ │ │ │ @ instruction: 0x46084250 │ │ │ │ - blmi 0x1fda20 │ │ │ │ + blmi 0x1fda00 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andlt fp, fp, #48, 10 @ 0xc000000 │ │ │ │ - blx 0x11888c4 │ │ │ │ - blx 0x1ff0cc │ │ │ │ + blx 0x11888a4 │ │ │ │ + blx 0x1ff0ac │ │ │ │ @ instruction: 0xf1bef502 │ │ │ │ @ instruction: 0xf1050f00 │ │ │ │ svclt 0x00c43cff │ │ │ │ andsmi pc, r8, #192, 16 @ 0xc00000 │ │ │ │ stcle 6, cr4, [r5], {99} @ 0x63 │ │ │ │ svccc 0x00fff1be │ │ │ │ @ instruction: 0xf8c0bfbc │ │ │ │ @@ -179567,47 +179559,47 @@ │ │ │ │ andscs pc, r8, #192, 16 @ 0xc00000 │ │ │ │ andmi lr, ip, r3, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stmdbcs r0, {r0, r1, r9, sl, lr} │ │ │ │ ldrlt sp, [r0], #-2831 @ 0xfffff4f1 │ │ │ │ - blx 0x1c8928 │ │ │ │ + blx 0x1c8908 │ │ │ │ cdpne 2, 5, cr15, cr0, cr2, {0} │ │ │ │ svclt 0x008c4281 │ │ │ │ andsmi pc, r8, #12779520 @ 0xc30000 │ │ │ │ @ instruction: 0xf85d4608 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r1, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf8c32000 │ │ │ │ tstcs r0, r8, lsl r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrlt r4, [r0], #-1668 @ 0xfffff97c │ │ │ │ andlt r2, fp, #16777216 @ 0x1000000 │ │ │ │ - blx 0x1ca55c │ │ │ │ + blx 0x1ca53c │ │ │ │ @ instruction: 0xf102f202 │ │ │ │ svclt 0x00bc32ff │ │ │ │ @ instruction: 0xf8cc2000 │ │ │ │ - blle 0x2101cc │ │ │ │ + blle 0x2101ac │ │ │ │ @ instruction: 0x4618429a │ │ │ │ sasxmi fp, r0, ip │ │ │ │ andsmi pc, r8, #204, 16 @ 0xcc0000 │ │ │ │ strle r1, [lr], #-1035 @ 0xfffffbf5 │ │ │ │ stmdale sl, {r0, r1, r4, r7, r9, lr} │ │ │ │ tstpeq pc, pc, ror #6 @ p-variant is OBSOLETE │ │ │ │ - blmi 0x1fdafc │ │ │ │ + blmi 0x1fdadc │ │ │ │ tstcs r0, r8, lsl #6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x10d1758 │ │ │ │ + b 0x10d1738 │ │ │ │ movwcs r4, #4098 @ 0x1002 │ │ │ │ andscc pc, r8, #204, 16 @ 0xcc0000 │ │ │ │ - blmi 0x1fdb18 │ │ │ │ + blmi 0x1fdaf8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrsbcs pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ andvc pc, r0, #-2113929216 @ 0x82000000 │ │ │ │ cmppcs r8, r0, asr #17 @ p-variant is OBSOLETE │ │ │ │ mrclt 7, 4, APSR_nzcv, cr12, cr14, {6} │ │ │ │ @@ -179625,86 +179617,86 @@ │ │ │ │ andne pc, r0, #1107296256 @ 0x42000000 │ │ │ │ @ instruction: 0xf8cd210c │ │ │ │ @ instruction: 0xf7ffe000 │ │ │ │ svclt 0x0000fdb3 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16c0c │ │ │ │ + bl 0xfec16bec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ andcs r5, r4, #8, 6 @ 0x20000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ andseq pc, r0, r3, lsr #3 │ │ │ │ sbcscs pc, r4, #192, 16 @ 0xc00000 │ │ │ │ - @ instruction: 0xf954f77c │ │ │ │ + @ instruction: 0xf964f77c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16c30 │ │ │ │ + bl 0xfec16c10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7ff0ff8 │ │ │ │ svclt 0x0000ffe5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16c44 │ │ │ │ + bl 0xfec16c24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ strpl pc, [r8, #-1440] @ 0xfffffa60 │ │ │ │ @ instruction: 0xf7ff4608 │ │ │ │ teqplt r8, fp, asr ip @ p-variant is OBSOLETE │ │ │ │ movwpl pc, #34212 @ 0x85a4 @ │ │ │ │ @ instruction: 0x46283d10 │ │ │ │ sbcne pc, r4, #12779520 @ 0xc30000 │ │ │ │ - @ instruction: 0xf934f77c │ │ │ │ - mvnseq pc, r5, asr #12 │ │ │ │ + @ instruction: 0xf944f77c │ │ │ │ + mvneq pc, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorne pc, ip, r5, asr #12 │ │ │ │ + andsne pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf1b312f9 │ │ │ │ svclt 0x0000f841 │ │ │ │ - eorseq sl, r3, r4, lsr sl │ │ │ │ + eorseq sl, r3, r4, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16c90 │ │ │ │ + bl 0xfec16c70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7ff0ff8 │ │ │ │ svclt 0x0000fcc5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16ca4 │ │ │ │ + bl 0xfec16c84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [sl], -r3, lsl #12 │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000fcb1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16ccc │ │ │ │ + bl 0xfec16cac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf78e0ff8 │ │ │ │ - strmi pc, [r3], -r5, lsl #31 │ │ │ │ + @ instruction: 0x4603ff95 │ │ │ │ sbcscc pc, pc, r0, asr #4 │ │ │ │ rsceq pc, pc, pc, asr #13 │ │ │ │ movwcs r4, #24 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec16cf8 │ │ │ │ + bl 0xfec16cd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ @ instruction: 0xf78e4604 │ │ │ │ - strtmi pc, [r0], -r9, lsr #31 │ │ │ │ + @ instruction: 0x4620ffb9 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldcllt 7, cr15, [r4, #888]! @ 0x378 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ - rscseq pc, r8, r5, asr #12 │ │ │ │ + rsceq pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstpvc r8, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ strpl pc, [r8, #-1446] @ 0xfffffa5a │ │ │ │ @ instruction: 0xf8eaf0a2 │ │ │ │ cmppvs pc, #25165824 @ p-variant is OBSOLETE @ 0x1800000 │ │ │ │ @ instruction: 0xf5a63d10 │ │ │ │ @ instruction: 0xf8d35700 │ │ │ │ @@ -179741,24 +179733,24 @@ │ │ │ │ addeq pc, r0, #1107296256 @ 0x42000000 │ │ │ │ svcvs 0x0070f011 │ │ │ │ svclt 0x00184641 │ │ │ │ andne pc, r0, #1107296256 @ 0x42000000 │ │ │ │ svceq 0x00f0f013 │ │ │ │ @ instruction: 0xf442bf18 │ │ │ │ movwcs r0, #4608 @ 0x1200 │ │ │ │ - @ instruction: 0xff3ef78e │ │ │ │ + @ instruction: 0xff4ef78e │ │ │ │ @ instruction: 0x214df896 │ │ │ │ @ instruction: 0x46306bf3 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ mvnsvs r4, #19 │ │ │ │ stc2 7, cr15, [r0, #888] @ 0x378 │ │ │ │ msrcs (UNDEF: 47), r0 │ │ │ │ - rscseq pc, r8, r5, asr #12 │ │ │ │ + rsceq pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf882f0a2 │ │ │ │ teqppl r7, #29360128 @ p-variant is OBSOLETE @ 0x1c00000 │ │ │ │ @ instruction: 0x4740f8d3 │ │ │ │ @ instruction: 0x4623b13c │ │ │ │ strtmi r6, [r8], -r4, lsr #17 │ │ │ │ ldrdcs lr, [r0, -r3] │ │ │ │ @@ -179801,15 +179793,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ cmncc r0, r0, ror r7 │ │ │ │ eorcs pc, r1, r0, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16ecc │ │ │ │ + bl 0xfec16eac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ addmi r0, fp, #2080374784 @ 0x7c000000 │ │ │ │ movtvs fp, #12040 @ 0x2f08 │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -179828,19 +179820,19 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ ldrb r2, [r3, r5, lsl #6]! │ │ │ │ ldrb r2, [r1, r4, lsl #6]! │ │ │ │ strb r2, [pc, r3, lsl #6]! │ │ │ │ strb r2, [sp, r6, lsl #6]! │ │ │ │ strb r2, [fp, r7, lsl #6]! │ │ │ │ - blx 0xdfdd36 │ │ │ │ + blx 0xdfdd16 │ │ │ │ strb r2, [r7, r1, lsl #6]! │ │ │ │ strb r2, [r5, r2, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec16f48 │ │ │ │ + bl 0xfec16f28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0x46043158 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ eorsle r2, r0, pc, lsl fp │ │ │ │ svclt 0x0008428b │ │ │ │ tstle r5, r0, asr #22 │ │ │ │ @@ -179870,42 +179862,42 @@ │ │ │ │ stmdacs r1, {r0, r1, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ svclt 0x00b87200 │ │ │ │ tstcs r1, r1, lsl #6 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000fb27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec16fe0 │ │ │ │ + bl 0xfec16fc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r0, ror #31 │ │ │ │ @ instruction: 0x461a461d │ │ │ │ strmi fp, [pc], -r3, lsl #1 │ │ │ │ strmi r4, [r6], -r1, lsr #12 │ │ │ │ - blx 0x14fddf6 │ │ │ │ + blx 0x14fddd6 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ stmdale sp!, {r0, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ streq r0, [r5, #-1285] @ 0xfffffafb │ │ │ │ mcrrvs 9, 0, r1, r9, cr5 @ │ │ │ │ ldccs 12, cr3, [r0], {38} @ 0x26 │ │ │ │ ldccs 0, cr13, [r1], {94} @ 0x5e │ │ │ │ - bl 0x26fa28 │ │ │ │ + bl 0x26fa08 │ │ │ │ @ instruction: 0xf8c60685 │ │ │ │ @ instruction: 0xf04071d4 │ │ │ │ andlt r8, r3, r7, lsr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldccc 13, cr11, [r0], {240} @ 0xf0 │ │ │ │ stmdale sp, {r0, r1, r2, r3, sl, fp, sp}^ │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ cmnvc r9, r9, asr r7 │ │ │ │ cmnvc pc, #76, 24 @ 0x4c00 │ │ │ │ - blvs 0x1c12f7c │ │ │ │ + blvs 0x1c12f5c │ │ │ │ stmdbpl ip, {r2, r3, r6, sl, fp, lr}^ │ │ │ │ ldrsbcc pc, [r8, #-134] @ 0xffffff7a @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ svclt 0x000842a3 │ │ │ │ cmppvc ip, r6, asr #17 @ p-variant is OBSOLETE │ │ │ │ ldccc 0, cr13, [r0], {223} @ 0xdf │ │ │ │ ldmdale r7!, {r0, r1, r2, r3, sl, fp, sp} │ │ │ │ @@ -179933,18 +179925,18 @@ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf8463570 │ │ │ │ str r7, [r4, r5, lsr #32]! │ │ │ │ - blx 0x197ded8 │ │ │ │ + blx 0x197deb8 │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vsra.s64 q8, q12, #64 │ │ │ │ - blmi 0xac03a0 │ │ │ │ + vmla.f d16, d16, d0[6] │ │ │ │ + blmi 0xac0380 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf17b22d3 │ │ │ │ movwcs pc, #2921 @ 0xb69 @ │ │ │ │ @ instruction: 0xf8463368 │ │ │ │ andlt r7, r3, r3, lsr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -179972,32 +179964,32 @@ │ │ │ │ strb r2, [r7, r4, lsl #6]! │ │ │ │ strb r2, [r5, r3, lsl #6]! │ │ │ │ strb r2, [r3, r6, lsl #6]! │ │ │ │ strb r2, [r1, r7, lsl #6]! │ │ │ │ ldrb r2, [pc, r1, lsl #6] │ │ │ │ ldrb r2, [sp, r2, lsl #6] │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vsra.s64 q8, q12, #64 │ │ │ │ - blmi 0x180434 │ │ │ │ + vmla.f d16, d16, d0[6] │ │ │ │ + blmi 0x180414 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf17b22cf │ │ │ │ svclt 0x0000fb1f │ │ │ │ - eorseq sl, r3, r0, asr sl │ │ │ │ + eorseq sl, r3, r0, asr #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec17194 │ │ │ │ + bl 0xfec17174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ @ instruction: 0xf1a5fa79 │ │ │ │ - blcs 0x300bcc │ │ │ │ + blcs 0x300bac │ │ │ │ ldm pc, {r0, r3, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ streq pc, [r5, #-3] │ │ │ │ stmdane r5, {r0, r2, r8, sl} │ │ │ │ - blcc 0xa1a0d4 │ │ │ │ + blcc 0xa1a0b4 │ │ │ │ subsle r2, sl, r0, lsl ip │ │ │ │ svclt 0x00042c11 │ │ │ │ streq lr, [r5], r6, lsl #22 │ │ │ │ ldrsbeq pc, [r4, #134] @ 0x86 @ │ │ │ │ addshi pc, lr, r0, asr #32 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -180016,15 +180008,15 @@ │ │ │ │ ldrsbeq pc, [ip, #-134] @ 0xffffff7a @ │ │ │ │ ldccc 0, cr13, [r0], {224} @ 0xe0 │ │ │ │ ldmdale r4!, {r0, r1, r2, r3, sl, fp, sp} │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ @ instruction: 0x766e6c5b │ │ │ │ ldmdavc r4!, {r0, r1, r4, r5, r8, r9, ip, sp}^ │ │ │ │ rsbsvc r3, r2, r3, lsr r3 │ │ │ │ - blpl 0xd8ccf4 │ │ │ │ + blpl 0xd8ccd4 │ │ │ │ subeq pc, r8, #14024704 @ 0xd60000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldccs 13, cr11, [sl], {112} @ 0x70 │ │ │ │ ldccc 0, cr13, [r0], {12} │ │ │ │ @@ -180040,19 +180032,19 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbcc fp, [r0, #-3440]! @ 0xfffff290 │ │ │ │ eoreq pc, r5, r6, asr r8 @ │ │ │ │ @ instruction: 0xf7ffe7a8 │ │ │ │ andcs pc, r0, pc, lsl #19 │ │ │ │ - mvnseq pc, r5, asr #12 │ │ │ │ + mvneq pc, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsr #22 │ │ │ │ rscscs pc, r3, #64, 4 │ │ │ │ - blx 0xfe67c684 │ │ │ │ + blx 0xfe67c664 │ │ │ │ cmncc r8, #0, 6 │ │ │ │ eoreq pc, r3, r6, asr r8 @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #23920 @ 0x5d70 │ │ │ │ @@ -180075,37 +180067,37 @@ │ │ │ │ strb r2, [fp, r4, lsl #6]! │ │ │ │ strb r2, [r9, r3, lsl #6]! │ │ │ │ strb r2, [r7, r6, lsl #6]! │ │ │ │ strb r2, [r5, r7, lsl #6]! │ │ │ │ strb r2, [r3, r1, lsl #6]! │ │ │ │ strb r2, [r1, r2, lsl #6]! │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vsra.s64 q8, q12, #64 │ │ │ │ - blmi 0x1805d0 │ │ │ │ + vmla.f d16, d16, d0[6] │ │ │ │ + blmi 0x1805b0 │ │ │ │ eorsvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf17b9000 │ │ │ │ svclt 0x0000fa51 │ │ │ │ - eorseq sl, r3, r4, ror #20 │ │ │ │ + eorseq sl, r3, r4, asr sl │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf5004605 │ │ │ │ addlt r6, r3, pc, asr r0 │ │ │ │ @ instruction: 0x46994616 │ │ │ │ strteq pc, [r0], #-2256 @ 0xfffff730 │ │ │ │ - mcrr2 7, 8, pc, r8, cr14 @ │ │ │ │ + mrrc2 7, 8, pc, r8, cr14 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf50580e9 │ │ │ │ strmi r5, [r4], -sp, lsl #17 │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ stcne 8, cr15, [r8], {88} @ 0x58 │ │ │ │ strle r0, [r2, #-1930] @ 0xfffff876 │ │ │ │ - blcs 0x41e574 │ │ │ │ - blvs 0xffab6684 │ │ │ │ + blcs 0x41e554 │ │ │ │ + blvs 0xffab6664 │ │ │ │ @ instruction: 0xf1b9b3cf │ │ │ │ strtmi r0, [r1], -r0, lsl #18 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ strtmi r0, [r8], -r1, lsl #18 │ │ │ │ ldrmi r4, [r8, sl, asr #12]! │ │ │ │ @ instruction: 0x0787b378 │ │ │ │ @ instruction: 0xf858d46d │ │ │ │ @@ -180115,23 +180107,23 @@ │ │ │ │ addhi pc, r1, r0, lsl #4 │ │ │ │ stccc 8, cr15, [r8], {88} @ 0x58 │ │ │ │ ldrble r0, [sl], #-1435 @ 0xfffffa65 │ │ │ │ @ instruction: 0x314cf895 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d5809f │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x4c0e30 │ │ │ │ + blcc 0x4c0e10 │ │ │ │ stmdale lr, {r1, r3, r8, r9, fp, sp}^ │ │ │ │ - sbcsne pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + sbcne pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ vstrle d18, [r6, #-4] │ │ │ │ - mvnseq pc, r5, asr #12 │ │ │ │ + mvneq pc, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subsne pc, r0, r5, asr #12 │ │ │ │ + subne pc, r0, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 q10, q0, │ │ │ │ @ instruction: 0xf1b23283 │ │ │ │ @ instruction: 0x4620fc91 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -180150,148 +180142,148 @@ │ │ │ │ cmple r5, r0, lsl #22 │ │ │ │ strvc pc, [r0], -pc, asr #32 │ │ │ │ ldrle r0, [r4], #-1418 @ 0xfffffa76 │ │ │ │ @ instruction: 0x314cf895 │ │ │ │ cmple r1, r0, lsl #22 │ │ │ │ ldrsbcc pc, [r8, #-133] @ 0xffffff7b @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x34ee80 │ │ │ │ + blcs 0x34ee60 │ │ │ │ @ instruction: 0xf64ad809 │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + vmlal.s , d16, d0[0] │ │ │ │ @ instruction: 0xf8520233 │ │ │ │ - blcs 0x10c2dc │ │ │ │ + blcs 0x10c2bc │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ ldrtmi r2, [r2], -r1, lsl #2 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r7, {r0, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf858d145 │ │ │ │ @ instruction: 0xf0133c08 │ │ │ │ svclt 0x00146f00 │ │ │ │ tstcs sp, r1, lsl #2 │ │ │ │ svclt 0x00b82b00 │ │ │ │ - blle 0xffc48e88 │ │ │ │ - mvnseq pc, r5, asr #12 │ │ │ │ + blle 0xffc48e68 │ │ │ │ + mvneq pc, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addsne pc, ip, r5, asr #12 │ │ │ │ + addne pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d16 │ │ │ │ @ instruction: 0xf1b2328a │ │ │ │ stmdacs r8, {r0, r1, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ strhcs sp, [r0], -r8 │ │ │ │ - mvnseq pc, r5, asr #12 │ │ │ │ + mvneq pc, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, fp, lsr #22 │ │ │ │ rsbscc pc, sl, #64, 4 │ │ │ │ @ instruction: 0xf98af17b │ │ │ │ stmibvc r3!, {r1, r5, r6, r7, fp, sp, lr}^ │ │ │ │ svclt 0x00082a01 │ │ │ │ @ instruction: 0xd1b32b03 │ │ │ │ - blcs 0x19eb4c │ │ │ │ - blcs 0x12ff24 │ │ │ │ + blcs 0x19eb2c │ │ │ │ + blcs 0x12ff04 │ │ │ │ stmdbvc r2!, {r1, r2, r3, r5, r7, fp, ip, lr, pc}^ │ │ │ │ - blcs 0x29e958 │ │ │ │ - bcs 0xf0130 │ │ │ │ + blcs 0x29e938 │ │ │ │ + bcs 0xf0110 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ str r7, [r7, r0, lsl #12]! │ │ │ │ ldrdcc pc, [r8, #-133] @ 0xffffff7b │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ svclt 0x00b82b01 │ │ │ │ ldr r2, [r7, r1, lsl #6]! │ │ │ │ ldrdcc pc, [r8, #-133] @ 0xffffff7b │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ ldmle r2, {r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blcs 0x108004 │ │ │ │ + blcs 0x107fe4 │ │ │ │ stmdacs r5, {r0, r1, r2, r3, r6, r7, fp, ip, lr, pc} │ │ │ │ svcge 0x004cf43f │ │ │ │ @ instruction: 0xf6454628 │ │ │ │ - vsra.s64 q8, q12, #64 │ │ │ │ + vmla.f d16, d16, d0[6] │ │ │ │ @ instruction: 0xf7ff012e │ │ │ │ stmdacs r3, {r0, r4, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf645d015 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ - blmi 0x4003d4 │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + blmi 0x4003b4 │ │ │ │ addcc pc, r7, #64, 4 │ │ │ │ - blx 0xffcfc9ee │ │ │ │ - mvnseq pc, r5, asr #12 │ │ │ │ + blx 0xffcfc9ce │ │ │ │ + mvneq pc, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subne pc, r4, r5, asr #12 │ │ │ │ + eorsne pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b06 │ │ │ │ @ instruction: 0xf1b27240 │ │ │ │ @ instruction: 0xf645fbe3 │ │ │ │ - vmla.i d17, d0, d0[6] │ │ │ │ - blmi 0x140400 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ + blmi 0x1403e0 │ │ │ │ addcc pc, r6, #64, 4 │ │ │ │ - blx 0xff77ca1a │ │ │ │ - eorseq sl, r3, r8, ror sl │ │ │ │ - mlaseq r3, r4, sl, sl │ │ │ │ + blx 0xff77c9fa │ │ │ │ + eorseq sl, r3, r8, ror #20 │ │ │ │ + eorseq sl, r3, r4, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec17560 │ │ │ │ + bl 0xfec17540 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ @ instruction: 0xf8d0605f │ │ │ │ @ instruction: 0xf78e0420 │ │ │ │ - teqplt r8, r5, lsr fp @ p-variant is OBSOLETE │ │ │ │ + teqplt r8, r5, asr #22 @ p-variant is OBSOLETE │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ - mvnseq pc, r5, asr #12 │ │ │ │ + mvneq pc, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subne pc, r4, r5, asr #12 │ │ │ │ + eorsne pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ @ instruction: 0xf1b27266 │ │ │ │ svclt 0x0000fbb3 │ │ │ │ - ldrhteq sl, [r3], -r0 │ │ │ │ + eorseq sl, r3, r0, lsr #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec175ac │ │ │ │ + bl 0xfec1758c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46054674 │ │ │ │ @ instruction: 0xf78b460e │ │ │ │ - sbceq pc, r3, #15360 @ 0x3c00 │ │ │ │ + sbceq pc, r3, #31744 @ 0x7c00 │ │ │ │ andlt sp, r2, r9, lsl #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #11632 @ 0x2d70 │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf8bef7ff │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec175ec │ │ │ │ + bl 0xfec175cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs r0, sp, lsl #12 │ │ │ │ @ instruction: 0x46044676 │ │ │ │ - @ instruction: 0xf934f78f │ │ │ │ + @ instruction: 0xf944f78f │ │ │ │ andsle r2, fp, r1, lsl r8 │ │ │ │ tstle sp, r8, lsl r8 │ │ │ │ adcscc pc, ip, #212, 16 @ 0xd40000 │ │ │ │ - blle 0x104b010 │ │ │ │ + blle 0x104aff0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ adccc pc, ip, #212, 16 @ 0xd40000 │ │ │ │ - ble 0xffd0b02c │ │ │ │ + ble 0xffd0b00c │ │ │ │ orrpl pc, sp, #4, 10 @ 0x1000000 │ │ │ │ movwcs r6, #6298 @ 0x189a │ │ │ │ sbcvs pc, r0, r2, asr #7 │ │ │ │ and fp, sl, r1, asr #5 │ │ │ │ adcscc pc, r4, #212, 16 @ 0xd40000 │ │ │ │ - ble 0xffa0b044 │ │ │ │ + ble 0xffa0b024 │ │ │ │ orrpl pc, sp, #4, 10 @ 0x1000000 │ │ │ │ movwcs r6, #10394 @ 0x289a │ │ │ │ sbcvs pc, r0, r2, asr #7 │ │ │ │ - bcs 0xecf58 │ │ │ │ + bcs 0xecf38 │ │ │ │ stmdacs r0, {r0, r5, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf8d4d0da │ │ │ │ vst2.32 {d1-d4}, [r1 :256], r8 │ │ │ │ ldmdblt r0!, {r7, sp, lr}^ │ │ │ │ stceq 0, cr15, [r1], {1} │ │ │ │ @ instruction: 0x0e00ea5c │ │ │ │ subseq sp, r2, r1, lsr #32 │ │ │ │ @@ -180308,55 +180300,55 @@ │ │ │ │ stmdbcs r0, {r6, r7, r8, sp, lr} │ │ │ │ strdlt sp, [r2], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf401bd70 │ │ │ │ - b 0x1508ab8 │ │ │ │ + b 0x1508a98 │ │ │ │ adcle r0, r9, ip, lsl #2 │ │ │ │ svclt 0x0000e7e1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r6, [ip], -fp, lsl #18 │ │ │ │ movwvc pc, #1043 @ 0x413 @ │ │ │ │ mcrrvs 1, 0, sp, ip, cr4 │ │ │ │ pop {r2, r5, r7, r9, sl, lr} │ │ │ │ @ instruction: 0x476041f0 │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ biccc pc, lr, r0, asr #4 │ │ │ │ - rscseq pc, r8, r5, asr #12 │ │ │ │ + rsceq pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl], {161} @ 0xa1 │ │ │ │ ldrtmi r6, [r2], -r7, ror #24 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldrmi r2, [r8, r0, lsl #6]! │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 0, cr15, [r2], {161} @ 0xa1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec17714 │ │ │ │ + bl 0xfec176f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldreq r4, [fp, #1548] @ 0x60c │ │ │ │ stcvs 4, cr13, [fp], {10} │ │ │ │ @ instruction: 0x46044798 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst1.8 {d20-d22}, [pc], r5 │ │ │ │ @ instruction: 0xf6457177 │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmla.i d16, d16, d0[6] │ │ │ │ @ instruction: 0xf0a1002e │ │ │ │ @ instruction: 0x6c23fbe1 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0x46044798 │ │ │ │ - blx 0xff7fc7de │ │ │ │ + blx 0xff7fc7be │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -180364,51 +180356,51 @@ │ │ │ │ strmi r6, [ip], -sp, lsl #18 │ │ │ │ strle r0, [r4], #-1453 @ 0xfffffa53 │ │ │ │ strtmi r6, [r4], ip, asr #24 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ strmi r4, [r7], -r0, ror #14 │ │ │ │ @ instruction: 0x46994616 │ │ │ │ mvncc pc, r0, asr #4 │ │ │ │ - rscseq pc, r8, r5, asr #12 │ │ │ │ + rsceq pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfee7c826 │ │ │ │ + blx 0xfee7c806 │ │ │ │ ldrdhi pc, [r4], #-132 @ 0xffffff7c │ │ │ │ @ instruction: 0x464b4632 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ pop {r6, r7, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf0a147f0 │ │ │ │ svclt 0x0000bbad │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec177c0 │ │ │ │ + bl 0xfec177a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldreq r4, [fp, #1548] @ 0x60c │ │ │ │ pop {r0, r1, sl, ip, lr, pc} │ │ │ │ stcvs 0, cr4, [fp], {112} @ 0x70 │ │ │ │ @ instruction: 0x46054718 │ │ │ │ mvnscc pc, r0, asr #4 │ │ │ │ - rscseq pc, r8, r5, asr #12 │ │ │ │ + rsceq pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe57c86e │ │ │ │ + blx 0xfe57c84e │ │ │ │ strtmi r6, [r1], -r3, lsr #24 │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ - blx 0xfe3fc87e │ │ │ │ + blx 0xfe3fc85e │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec17810 │ │ │ │ + bl 0xfec177f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ strmi r5, [r4], -sp, lsl #7 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ subseq r3, r9, r8, lsl #24 │ │ │ │ - blcs 0xf5a68 │ │ │ │ + blcs 0xf5a48 │ │ │ │ @ instruction: 0xf8d0da0a │ │ │ │ ldrbeq r3, [sl, #952] @ 0x3b8 │ │ │ │ andcs sp, r0, sl, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x33a8f8d0 │ │ │ │ @@ -180430,76 +180422,76 @@ │ │ │ │ streq pc, [r0, r2] │ │ │ │ @ instruction: 0xf8554604 │ │ │ │ svceq 0x00da3c08 │ │ │ │ ldrtle r0, [r3], #-1433 @ 0xfffffa67 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9f3 │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x4c131c │ │ │ │ + blcc 0x4c12fc │ │ │ │ stmdale ip!, {r1, r3, r8, r9, fp, sp} │ │ │ │ - bicsne pc, r0, sl, asr #12 │ │ │ │ + bicne pc, r0, sl, asr #12 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ eorhi pc, r3, r1, asr r8 @ │ │ │ │ @ instruction: 0xf1b8b1b2 │ │ │ │ eorle r0, r3, r1, lsl #30 │ │ │ │ cmple r3, r0, lsl #30 │ │ │ │ stccc 8, cr15, [r8], {85} @ 0x55 │ │ │ │ - ble 0x108b2c4 │ │ │ │ + ble 0x108b2a4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrdcc pc, [r8, #-128] @ 0xffffff80 │ │ │ │ stmeq r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ @ instruction: 0xf78b4620 │ │ │ │ - strbeq pc, [fp, #-2427] @ 0xfffff685 @ │ │ │ │ + strbeq pc, [fp, #-2443] @ 0xfffff675 @ │ │ │ │ @ instruction: 0xf504d4e3 │ │ │ │ @ instruction: 0xf8d3635f │ │ │ │ - blcs 0x10db54 │ │ │ │ + blcs 0x10db34 │ │ │ │ ldrd sp, [r5], -sp @ │ │ │ │ mcrrcc 8, 13, pc, r0, cr0 @ │ │ │ │ @ instruction: 0xb1b2b15b │ │ │ │ @ instruction: 0xf78b4620 │ │ │ │ - movweq pc, #6507 @ 0x196b @ │ │ │ │ + movweq pc, #6523 @ 0x197b @ │ │ │ │ movwcs sp, #9686 @ 0x25d6 │ │ │ │ tstcs ip, r2, lsr r6 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xf8d0fe87 │ │ │ │ - bl 0xcf87c │ │ │ │ + bl 0xcf85c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ ldrbeq r3, [fp, r4, lsl #24] │ │ │ │ bicslt sp, r2, fp, ror #11 │ │ │ │ sbcle r2, fp, r0, lsl #30 │ │ │ │ strtmi lr, [r0], -sl │ │ │ │ - @ instruction: 0xf954f78b │ │ │ │ + @ instruction: 0xf964f78b │ │ │ │ strbtle r0, [r3], #1354 @ 0x54a │ │ │ │ cmppvs pc, #4, 10 @ p-variant is OBSOLETE @ 0x1000000 │ │ │ │ ldrcc pc, [r8, #-2259] @ 0xfffff72d │ │ │ │ sbcsle r2, sp, r1, lsl #22 │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ ldc2l 7, cr15, [r2, #1016]! @ 0x3f8 │ │ │ │ strmi r2, [r3], -r1, lsl #16 │ │ │ │ andvc pc, r0, #79 @ 0x4f │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xf78bfe63 │ │ │ │ - strbeq pc, [r8, #-2365] @ 0xfffff6c3 @ │ │ │ │ + strbeq pc, [r8, #-2381] @ 0xfffff6b3 @ │ │ │ │ @ instruction: 0xf504d4a8 │ │ │ │ @ instruction: 0xf8d3635f │ │ │ │ - blcs 0x10dbd0 │ │ │ │ + blcs 0x10dbb0 │ │ │ │ strb sp, [r7, r2, lsr #1]! │ │ │ │ @ instruction: 0xf0124684 │ │ │ │ sbcslt r0, r0, #224, 30 @ 0x380 │ │ │ │ ldmdblt r0!, {r1, r2, r4, r8, ip, lr, pc} │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1c04770 │ │ │ │ - blx 0x101014 │ │ │ │ + blx 0x100ff4 │ │ │ │ sbcsmi pc, r1, r0 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ andne pc, r8, #204, 16 @ 0xcc0000 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf04f2820 │ │ │ │ @@ -180533,15 +180525,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf0124603 │ │ │ │ tstle r4, r0, ror #31 │ │ │ │ rscseq pc, pc, #18 │ │ │ │ @ instruction: 0xf102bf1b │ │ │ │ - blx 0x110fc38 │ │ │ │ + blx 0x110fc18 │ │ │ │ strmi pc, [r8], -r2 │ │ │ │ @ instruction: 0xf10cfa21 │ │ │ │ @ instruction: 0xf001bf1c │ │ │ │ @ instruction: 0xf8c30101 │ │ │ │ tstcs r0, r8, lsl #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -180555,15 +180547,15 @@ │ │ │ │ tstle fp, pc, lsl r3 │ │ │ │ @ instruction: 0xb112b2d2 │ │ │ │ @ instruction: 0xf8c00fcb │ │ │ │ strmi r3, [r8], -r8, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x19081fc │ │ │ │ + blx 0x19081dc │ │ │ │ sbcsmi pc, r1, r3 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ andne pc, r8, #204, 16 @ 0xcc0000 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -180596,41 +180588,41 @@ │ │ │ │ @ instruction: 0xb002ffb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec17b38 │ │ │ │ + bl 0xfec17b18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - @ instruction: 0xf84cf78b │ │ │ │ + @ instruction: 0xf85cf78b │ │ │ │ andvs pc, r0, #0 │ │ │ │ vst2.8 {d11,d13}, [r0 :128], sl │ │ │ │ @ instruction: 0xf5a37390 │ │ │ │ tstmi sl, #144, 6 @ 0x40000002 │ │ │ │ andcs sp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ eorcs pc, r8, #212, 16 @ 0xd40000 │ │ │ │ addvc pc, r0, #33554432 @ 0x2000000 │ │ │ │ rscsle r4, r0, sl, lsl r3 │ │ │ │ addpl pc, sp, #4, 10 @ 0x1000000 │ │ │ │ ldrdne lr, [r2], -r2 │ │ │ │ - b 0x148ad80 │ │ │ │ - b 0x11594c8 │ │ │ │ - ble 0xe05288 │ │ │ │ + b 0x148ad60 │ │ │ │ + b 0x11594a8 │ │ │ │ + ble 0xe05268 │ │ │ │ andeq pc, r1, #18 │ │ │ │ @ instruction: 0xf8d4d053 │ │ │ │ vst2.32 {d2-d5}, [r2 :256], r8 │ │ │ │ movwmi r6, #12416 @ 0x3080 │ │ │ │ @ instruction: 0xf002d12f │ │ │ │ - b 0x15815a4 │ │ │ │ + b 0x1581584 │ │ │ │ suble r0, r4, r0, lsl #10 │ │ │ │ subeq r0, sp, sl, lsl #31 │ │ │ │ @ instruction: 0xf504d507 │ │ │ │ @ instruction: 0xf8d35380 │ │ │ │ vst2.32 {d3-d6}, [r3 :64], r8 │ │ │ │ movwmi r6, #13152 @ 0x3360 │ │ │ │ orrcs sp, r0, #31 │ │ │ │ @@ -180639,78 +180631,78 @@ │ │ │ │ msrcc SPSR_, #212, 16 @ 0xd40000 │ │ │ │ strle r0, [r6, #-2002] @ 0xfffff82e │ │ │ │ addpl pc, r0, #4, 10 @ 0x1000000 │ │ │ │ orrscs pc, r8, #13762560 @ 0xd20000 │ │ │ │ svcvs 0x0060f412 │ │ │ │ orreq sp, r9, r2, lsr r0 │ │ │ │ vrecps.f32 , q0, q4 │ │ │ │ - strle r4, [pc, #-518]! @ 0xc07de │ │ │ │ + strle r4, [pc, #-518]! @ 0xc07be │ │ │ │ vqdmulh.s d18, d0, d0 │ │ │ │ vqsub.s8 d18, d0, d1 │ │ │ │ svclt 0x00a84306 │ │ │ │ eor r4, r7, sl, lsl r6 │ │ │ │ andeq pc, r1, #18 │ │ │ │ @ instruction: 0xf8d4d02a │ │ │ │ @ instruction: 0xf0233b98 │ │ │ │ @ instruction: 0xf043437e │ │ │ │ @ instruction: 0xf8c44300 │ │ │ │ @ instruction: 0xf8d43b90 │ │ │ │ strcs r3, [r0, #-936] @ 0xfffffc58 │ │ │ │ - blpl 0xfe5fed24 │ │ │ │ + blpl 0xfe5fed04 │ │ │ │ andpl pc, r8, r4, lsr #11 │ │ │ │ orrvc pc, r0, #587202560 @ 0x23000000 │ │ │ │ @ instruction: 0x33a8f8c4 │ │ │ │ orrvc pc, r0, pc, asr #8 │ │ │ │ pop {r4, fp, ip, sp} │ │ │ │ @ instruction: 0xf7514038 │ │ │ │ - @ instruction: 0xf402bbbd │ │ │ │ + @ instruction: 0xf402bbcd │ │ │ │ tstmi sl, #128, 4 │ │ │ │ orrcs sp, r0, #1073741880 @ 0x40000038 │ │ │ │ movwmi pc, #704 @ 0x2c0 @ │ │ │ │ smlabble pc, fp, r3, r4 @ │ │ │ │ andscs pc, r1, #64, 4 │ │ │ │ - blcc 0xfe6fed98 │ │ │ │ + blcc 0xfe6fed78 │ │ │ │ cmppmi r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ bfi r4, r3, #6, #19 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ @ instruction: 0xf8d44200 │ │ │ │ orrmi r3, sl, #96, 6 @ 0x80000001 │ │ │ │ @ instruction: 0xe7efd1bd │ │ │ │ msrcc SPSR_, #212, 16 @ 0xd40000 │ │ │ │ svclt 0x0000e7b9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17c70 │ │ │ │ + bl 0xfec17c50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vqdmlal.s q9, d16, d0[2] │ │ │ │ + vrsra.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf64d0333 │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ andls r0, r0, sp, lsr #2 │ │ │ │ submi pc, sp, #64, 4 │ │ │ │ ldc2 1, cr15, [r8, #488] @ 0x1e8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec17c9c │ │ │ │ + bl 0xfec17c7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ addlt r5, r2, sp, lsl #25 │ │ │ │ ldrdmi pc, [r8], -ip │ │ │ │ ldrtle r0, [r3], #-1445 @ 0xfffffa5b │ │ │ │ suble r2, pc, r2, lsl #20 │ │ │ │ - ldclcc 1, cr15, [pc], #8 @ 0xc0ac0 │ │ │ │ + ldclcc 1, cr15, [pc], #8 @ 0xc0aa0 │ │ │ │ svceq 0x0002f1bc │ │ │ │ orrhi pc, fp, r0, lsl #4 │ │ │ │ strbvs pc, [r0, #964] @ 0x3c4 @ │ │ │ │ rsble r2, r3, r3, lsl #20 │ │ │ │ - ble 0x110bacc │ │ │ │ + ble 0x110baac │ │ │ │ @ instruction: 0xf8d0b1e5 │ │ │ │ vst2.32 {d2-d5}, [r2 :256], r8 │ │ │ │ ldrbeq r6, [r6, #-1408] @ 0xfffffa80 │ │ │ │ @ instruction: 0xf002d43c │ │ │ │ - b 0x17c3ae4 │ │ │ │ + b 0x17c3ac4 │ │ │ │ cmnle fp, r5, lsl #12 │ │ │ │ strcs pc, [r0, #1026] @ 0x402 │ │ │ │ streq lr, [ip, #-2645] @ 0xfffff5ab │ │ │ │ @ instruction: 0xf012d132 │ │ │ │ @ instruction: 0xf0000501 │ │ │ │ rsbeq r8, r5, r4, ror #2 │ │ │ │ @ instruction: 0xf500d506 │ │ │ │ @@ -180734,34 +180726,34 @@ │ │ │ │ rscseq r0, r2, ip, ror #1 │ │ │ │ rscseq r0, r5, r2, asr #2 │ │ │ │ strdeq r0, [r9, -r8]! │ │ │ │ tsteq lr, r0, asr #2 │ │ │ │ sbcsle r2, r9, r0, lsl #26 │ │ │ │ ldmdacs r7, {r3, fp, sp, lr} │ │ │ │ ldm pc, {r0, r2, r5, fp, ip, lr, pc}^ @ │ │ │ │ - bls 0x4bcb60 │ │ │ │ + bls 0x4bcb40 │ │ │ │ adchi r2, lr, r7, asr #9 │ │ │ │ - blcc 0x191313c │ │ │ │ + blcc 0x191311c │ │ │ │ strbls r5, [r5, #524] @ 0x20c │ │ │ │ cmpgt sp, #588 @ 0x24c │ │ │ │ strtcs r2, [r4], #-1137 @ 0xfffffb8f │ │ │ │ andscs r7, r8, r6, ror #6 │ │ │ │ andvc pc, r0, r0, asr #8 │ │ │ │ eorseq pc, pc, #0 │ │ │ │ andlt r6, r2, sl, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ bicsle r2, pc, r0, lsl #26 │ │ │ │ - ble 0xfee8bb98 │ │ │ │ + ble 0xfee8bb78 │ │ │ │ adcsle r2, r5, r0, lsl #26 │ │ │ │ @ instruction: 0x23b8f8d0 │ │ │ │ ldrble r0, [r7], #1366 @ 0x556 │ │ │ │ andcs lr, r0, r3, lsr #15 │ │ │ │ - orrvs pc, r8, sp, asr #12 │ │ │ │ + cmnpvs r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x90004bb0 │ │ │ │ adccc pc, r3, #64, 4 │ │ │ │ stc2 1, cr15, [r4, #-488] @ 0xfffffe18 │ │ │ │ ldrle r0, [r6, #102] @ 0x66 │ │ │ │ strpl pc, [r0], r0, lsl #10 │ │ │ │ orrsvs pc, r8, #14024704 @ 0xd60000 │ │ │ │ @@ -180769,32 +180761,32 @@ │ │ │ │ @ instruction: 0x0c05ea5c │ │ │ │ str sp, [ip, r0, asr #1] │ │ │ │ mcrrne 9, 4, r6, r2, cr8 @ │ │ │ │ vpmax.s8 d2, d0, d4 │ │ │ │ svcvc 0x00ca8109 │ │ │ │ svclt 0x00141c44 │ │ │ │ andseq pc, r4, r0, asr #32 │ │ │ │ - b 0x10c8c38 │ │ │ │ + b 0x10c8c18 │ │ │ │ strb r3, [r3, r2] │ │ │ │ mcrrne 9, 4, r6, r2, cr8 @ │ │ │ │ vpmax.s8 d2, d0, d4 │ │ │ │ mcrrne 1, 2, r8, r6, cr15 │ │ │ │ eorcs fp, r9, r8, lsl #30 │ │ │ │ stmdbvs r8, {r1, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bcs 0x1c7d10 │ │ │ │ + bcs 0x1c7cf0 │ │ │ │ rscshi pc, pc, r0, lsl #4 │ │ │ │ @ instruction: 0xf0001c41 │ │ │ │ @ instruction: 0xf04080dc │ │ │ │ @ instruction: 0xe7af001c │ │ │ │ @ instruction: 0xe7ad2031 │ │ │ │ @ instruction: 0xe7ab2030 │ │ │ │ movweq r7, #4040 @ 0xfc8 │ │ │ │ andseq pc, r0, r0, asr #32 │ │ │ │ stmdbvs r8, {r1, r2, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bcs 0x1c7d38 │ │ │ │ + bcs 0x1c7d18 │ │ │ │ mrshi pc, SP_usr @ │ │ │ │ @ instruction: 0xf0001c42 │ │ │ │ @ instruction: 0xf04080cc │ │ │ │ ldr r0, [fp, r4, lsr #32] │ │ │ │ @ instruction: 0xe7992035 │ │ │ │ ldr r2, [r7, r8, lsr #32] │ │ │ │ mcrrne 9, 4, r6, r2, cr8 @ │ │ │ │ @@ -180802,52 +180794,52 @@ │ │ │ │ mcrrne 0, 14, r8, r5, cr9 │ │ │ │ adcshi pc, fp, r0 │ │ │ │ andeq pc, r4, r0, asr #32 │ │ │ │ stmdbvs r8, {r2, r3, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00982803 │ │ │ │ andeq pc, ip, r0, asr #32 │ │ │ │ @ instruction: 0xf64dd986 │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf645012d │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ - blmi 0x2080d34 │ │ │ │ + vmla.i d17, d16, d0[6] │ │ │ │ + blmi 0x2080d14 │ │ │ │ subsvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xff40f1b1 │ │ │ │ ldrb r2, [r7, -r2, lsr #32]! │ │ │ │ movweq r7, #4040 @ 0xfc8 │ │ │ │ andseq pc, r1, r0, asr #32 │ │ │ │ stmdbvs r8, {r1, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00982803 │ │ │ │ andeq pc, r8, r0, asr #32 │ │ │ │ svcge 0x006cf67f │ │ │ │ - orrvs pc, r8, sp, asr #12 │ │ │ │ + cmnpvs r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsne pc, r8, r5, asr #12 │ │ │ │ + rscne pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b71 │ │ │ │ @ instruction: 0xf1b17253 │ │ │ │ stmdbvs r8, {r0, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - bcs 0x1085c8 │ │ │ │ + bcs 0x1085a8 │ │ │ │ @ instruction: 0xf040bf98 │ │ │ │ @ instruction: 0xf67f003c │ │ │ │ @ instruction: 0xf64daf57 │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf645012d │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ - blmi 0x1a80d94 │ │ │ │ + vaddl.s8 q9, d0, d12 │ │ │ │ + blmi 0x1a80d74 │ │ │ │ subscc pc, sl, #64, 4 │ │ │ │ @ instruction: 0xff10f1b1 │ │ │ │ smlaldx r2, r7, r4, r0 │ │ │ │ smlald r2, r5, r9, r0 │ │ │ │ strb r2, [r3, -r1, lsr #32] │ │ │ │ msrcs SPSR_, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf6bf2a00 │ │ │ │ str sl, [fp, -pc, lsl #30]! │ │ │ │ stmibvs r9, {r1, sp} │ │ │ │ - b 0x10c9600 │ │ │ │ + b 0x10c95e0 │ │ │ │ ldr r1, [fp, -r1]! │ │ │ │ addvs pc, r0, pc, asr #8 │ │ │ │ vaba.s8 q15, q8, │ │ │ │ ldrb r4, [r4, r4]! │ │ │ │ andmi pc, r5, r0, asr #4 │ │ │ │ stmdbvs sl, {r0, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00142a01 │ │ │ │ @@ -180860,15 +180852,15 @@ │ │ │ │ andcs r2, ip, lr │ │ │ │ andcc lr, r2, r0, asr #20 │ │ │ │ stmdbvs ip, {r0, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ andmi pc, lr, r0, asr #4 │ │ │ │ andmi pc, ip, #64, 4 │ │ │ │ svclt 0x00082c01 │ │ │ │ bfi r4, r0, #12, #9 │ │ │ │ - bcs 0x11b280 │ │ │ │ + bcs 0x11b260 │ │ │ │ andcs fp, r6, r4, lsl pc │ │ │ │ strb r2, [lr, r3] │ │ │ │ strb r2, [ip, lr] │ │ │ │ addvs pc, r1, pc, asr #8 │ │ │ │ svcvc 0x00cae7c9 │ │ │ │ andmi pc, r6, r0, asr #4 │ │ │ │ andcc lr, r2, r0, asr #20 │ │ │ │ @@ -180882,95 +180874,95 @@ │ │ │ │ andcs r2, pc, sp │ │ │ │ eorscs lr, pc, #46923776 @ 0x2cc0000 │ │ │ │ vmin.s8 q15, q8, q9 │ │ │ │ str r4, [lr, r9]! │ │ │ │ str r2, [ip, r1]! │ │ │ │ str r2, [sl, pc]! │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ - blmi 0xd41268 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ + blmi 0xd41248 │ │ │ │ subvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf17a9000 │ │ │ │ @ instruction: 0xf402fc03 │ │ │ │ @ instruction: 0x432a2280 │ │ │ │ mcrge 4, 5, pc, cr0, cr15, {1} @ │ │ │ │ andscs lr, fp, r4, asr #13 │ │ │ │ ldrdcs lr, [fp], -r4 @ │ │ │ │ ldrdcs lr, [r3], -r2 @ │ │ │ │ @ instruction: 0xf64de6d0 │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf645012d │ │ │ │ - vmla.i d17, d16, d0[0] │ │ │ │ - blmi 0xa40ea0 │ │ │ │ + vshr.s64 d17, d16, #64 │ │ │ │ + blmi 0xa40e80 │ │ │ │ adcne pc, r7, #64, 4 │ │ │ │ mcr2 1, 4, pc, cr10, cr1, {5} @ │ │ │ │ - orrvs pc, r8, sp, asr #12 │ │ │ │ + cmnpvs r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcsne pc, r4, r5, asr #12 │ │ │ │ + sbcne pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d13 │ │ │ │ @ instruction: 0xf1b13269 │ │ │ │ @ instruction: 0xf64dfe7d │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf645012d │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ - blmi 0x680ed4 │ │ │ │ + vmla.i d17, d16, d0[1] │ │ │ │ + blmi 0x680eb4 │ │ │ │ rsbscc pc, r5, #64, 4 │ │ │ │ mrc2 1, 3, pc, cr0, cr1, {5} │ │ │ │ - orrvs pc, r8, sp, asr #12 │ │ │ │ + cmnpvs r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcsne pc, r4, r5, asr #12 │ │ │ │ + sbcne pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d0 │ │ │ │ @ instruction: 0xf1b1325e │ │ │ │ @ instruction: 0xf64dfe63 │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf645012d │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ - blmi 0x340f08 │ │ │ │ + vmla.i d17, d16, d0[1] │ │ │ │ + blmi 0x340ee8 │ │ │ │ addscc pc, r5, #64, 4 │ │ │ │ mrc2 1, 2, pc, cr6, cr1, {5} │ │ │ │ - orrvs pc, r8, sp, asr #12 │ │ │ │ + cmnpvs r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcsne pc, r4, r5, asr #12 │ │ │ │ + sbcne pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ @ instruction: 0xf1b17251 │ │ │ │ svclt 0x0000fe49 │ │ │ │ - ldrshteq sl, [r3], -r4 │ │ │ │ eorseq sl, r3, r4, ror #21 │ │ │ │ - eorseq sl, r3, r4, lsl #22 │ │ │ │ ldrsbteq sl, [r3], -r4 │ │ │ │ + ldrshteq sl, [r3], -r4 │ │ │ │ + eorseq sl, r3, r4, asr #21 │ │ │ │ stmmi r0, {r0, r2, r3, r5, r8, fp, sp, lr, pc} │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r9, lsl #1 │ │ │ │ strpl pc, [r8, -r0, lsl #10] │ │ │ │ - blpl 0x14be2b0 │ │ │ │ + blpl 0x14be290 │ │ │ │ @ instruction: 0x461d3710 │ │ │ │ ldrtmi r9, [r8], -r3, lsl #2 │ │ │ │ @ instruction: 0x46924bbc │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xfe2feeb4 │ │ │ │ + blx 0xfe2fee94 │ │ │ │ stcvs 8, cr15, [r8], {91} @ 0x5b │ │ │ │ vrsubhn.i16 d20, q3, q1 │ │ │ │ - blcs 0xc9bc8 │ │ │ │ + blcs 0xc9ba8 │ │ │ │ adchi pc, r2, r0, asr #32 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d88085 │ │ │ │ @ instruction: 0xf0033368 │ │ │ │ - blcc 0x4c1b5c │ │ │ │ + blcc 0x4c1b3c │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf64a2301 │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ - bl 0x1013bc │ │ │ │ + vsra.s64 d18, d24, #64 │ │ │ │ + bl 0x10139c │ │ │ │ svclt 0x00980183 │ │ │ │ strcs r6, [r0], -fp, asr #25 │ │ │ │ svceq 0x0002f1ba │ │ │ │ rsbsle r9, r4, r6, lsl #12 │ │ │ │ mrcvs 8, 5, APSR_nzcv, cr8, cr8, {6} │ │ │ │ @ instruction: 0x5600f416 │ │ │ │ @ instruction: 0xf8d5d06f │ │ │ │ @@ -180991,92 +180983,92 @@ │ │ │ │ mcrcs 0, 0, sp, cr1, cr3, {3} │ │ │ │ cmpphi ip, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ cmnle r3, r0, lsl #16 │ │ │ │ @ instruction: 0xdc0d2a01 │ │ │ │ svceq 0x0004f1b9 │ │ │ │ ldrtmi sp, [r8], -sl, lsl #2 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - ldc2 7, cr15, [ip, #-552]! @ 0xfffffdd8 │ │ │ │ + stc2l 7, cr15, [ip, #-552] @ 0xfffffdd8 │ │ │ │ svccc 0x0080f411 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ andcs fp, r2, #24, 30 @ 0x60 │ │ │ │ cmplt r1, r9, lsr #30 │ │ │ │ @ instruction: 0xf50468aa │ │ │ │ andcs r5, r0, r9, lsl r1 │ │ │ │ subvs r0, r8, r2, lsl fp │ │ │ │ andvs r0, sl, r2, lsl r1 │ │ │ │ - bne 0xff649790 │ │ │ │ - blx 0xfee52830 │ │ │ │ - blge 0x27e9a8 │ │ │ │ + bne 0xff649770 │ │ │ │ + blx 0xfee52810 │ │ │ │ + blge 0x27e988 │ │ │ │ andls r4, r4, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf7ff0976 │ │ │ │ - bls 0x200590 │ │ │ │ + bls 0x200570 │ │ │ │ @ instruction: 0xf1ba4684 │ │ │ │ @ instruction: 0xf0400f02 │ │ │ │ stmdavs fp!, {r0, r2, r4, r7, pc} │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blls 0x261318 │ │ │ │ - b 0x11893c0 │ │ │ │ + blls 0x2612f8 │ │ │ │ + b 0x11893a0 │ │ │ │ svcvc 0x00eb6086 │ │ │ │ subcs lr, r3, r0, asr #20 │ │ │ │ - b 0x10e0d6c │ │ │ │ + b 0x10e0d4c │ │ │ │ @ instruction: 0xf04010c3 │ │ │ │ @ instruction: 0xf5044002 │ │ │ │ - blls 0x1960b8 │ │ │ │ + blls 0x196098 │ │ │ │ eorvs r2, r3, r0, lsl #10 │ │ │ │ rsbvs r4, r5, r3, lsl r6 │ │ │ │ @ instruction: 0xf8c84602 │ │ │ │ @ instruction: 0x4638cebc │ │ │ │ - blx 0x97efd8 │ │ │ │ + blx 0x97efb8 │ │ │ │ cmppvs r8, #216, 16 @ p-variant is OBSOLETE @ 0xd80000 │ │ │ │ orreq pc, r1, #402653187 @ 0x18000003 │ │ │ │ @ instruction: 0xf8d5e785 │ │ │ │ strls r9, [r4], -r4 │ │ │ │ svceq 0x0003f1b9 │ │ │ │ @ instruction: 0xf1b9d991 │ │ │ │ @ instruction: 0xf0400f04 │ │ │ │ @ instruction: 0xf50480c4 │ │ │ │ - blvc 0xfe2d5460 │ │ │ │ + blvc 0xfe2d5440 │ │ │ │ svclt 0x000c2b03 │ │ │ │ @ instruction: 0xf0002000 │ │ │ │ str r0, [r8, r1] │ │ │ │ mrcne 8, 2, APSR_nzcv, cr0, cr8, {6} │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ @ instruction: 0xf8d8af6e │ │ │ │ - bl 0x2d09c0 │ │ │ │ + bl 0x2d09a0 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ mvnsmi r6, #20, 28 @ 0x140 │ │ │ │ movweq pc, #4102 @ 0x1006 @ │ │ │ │ cdpcs 7, 0, cr14, cr0, cr3, {3} │ │ │ │ sbcshi pc, r0, r0, asr #32 │ │ │ │ addsle r2, fp, r0, lsl #16 │ │ │ │ - blge 0x249848 │ │ │ │ + blge 0x249828 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ stc2 7, cr15, [r8, #-1020]! @ 0xfffffc04 │ │ │ │ strmi r7, [r4], sl, lsr #30 │ │ │ │ - blls 0x22d514 │ │ │ │ - bleq 0x67d6dc │ │ │ │ + blls 0x22d4f4 │ │ │ │ + bleq 0x67d6bc │ │ │ │ andeq pc, r0, #-1073741770 @ 0xc0000036 │ │ │ │ andeq lr, fp, #67584 @ 0x10800 │ │ │ │ - biccs pc, r8, #77594624 @ 0x4a00000 │ │ │ │ + @ instruction: 0x23b8f64a │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf10a444b │ │ │ │ @ instruction: 0xf8933eff │ │ │ │ - blls 0x24530c │ │ │ │ + blls 0x2452ec │ │ │ │ @ instruction: 0xf1aa4331 │ │ │ │ - b 0x118287c │ │ │ │ + b 0x118285c │ │ │ │ svcvc 0x006b5042 │ │ │ │ subsvs pc, pc, #8, 10 @ 0x2000000 │ │ │ │ sbcne lr, r3, r0, asr #20 │ │ │ │ cmnmi r3, r3, ror r2 │ │ │ │ andpl lr, r3, r0, asr #20 │ │ │ │ movweq pc, #478 @ 0x1de @ │ │ │ │ movweq lr, #60227 @ 0xeb43 │ │ │ │ addne lr, r3, r0, asr #20 │ │ │ │ - b 0x10e7ca8 │ │ │ │ + b 0x10e7c88 │ │ │ │ stmiavs r9!, {r0, r7, ip, sp}^ │ │ │ │ stcne 8, cr15, [r8], {66} @ 0x42 │ │ │ │ subcc lr, r3, r0, asr #20 │ │ │ │ @ instruction: 0xf8422300 │ │ │ │ @ instruction: 0xf0403c04 │ │ │ │ stmdbvs fp!, {r2, r4, r5, r6, r7, lr} │ │ │ │ vqdmulh.s d2, d0, d3 │ │ │ │ @@ -181086,25 +181078,25 @@ │ │ │ │ @ instruction: 0xf8c84240 │ │ │ │ @ instruction: 0xf8c81de8 │ │ │ │ tstcs r9, ip, ror #27 │ │ │ │ ldrb r2, [sl, -r3, lsl #4]! │ │ │ │ ldmibcc pc!, {r1, r3, r8, ip, sp, lr, pc}^ @ │ │ │ │ mrceq 8, 5, APSR_nzcv, cr8, cr8, {6} │ │ │ │ movweq pc, #473 @ 0x1d9 @ │ │ │ │ - bl 0x11a74f8 │ │ │ │ + bl 0x11a74d8 │ │ │ │ @ instruction: 0xf8950309 │ │ │ │ @ instruction: 0xf410e01c │ │ │ │ @ instruction: 0xd1225f00 │ │ │ │ stmibne r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svcvc 0x00ed7f6b │ │ │ │ cmpcs r5, r1, asr #20 │ │ │ │ strvs pc, [r0, #-960] @ 0xfffffc40 │ │ │ │ streq pc, [r1, #-133] @ 0xffffff7b │ │ │ │ orrvs lr, r6, r1, asr #20 │ │ │ │ - bcs 0x151d7c │ │ │ │ + bcs 0x151d5c │ │ │ │ @ instruction: 0xf045bf18 │ │ │ │ @ instruction: 0xf0850501 │ │ │ │ rsclt r0, sp, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1beb115 │ │ │ │ @ instruction: 0xd12e0f00 │ │ │ │ sbcne lr, r3, r1, asr #20 │ │ │ │ andeq lr, r9, r0, asr #20 │ │ │ │ @@ -181125,80 +181117,80 @@ │ │ │ │ stclcs 8, cr15, [ip, #800]! @ 0x320 │ │ │ │ @ instruction: 0x2103e7b3 │ │ │ │ andmi pc, sl, pc, asr #32 │ │ │ │ @ instruction: 0xf85be72d │ │ │ │ ldreq r3, [fp, -r8, lsl #24] │ │ │ │ vst3. {d29,d31,d33}, [ip :64]! │ │ │ │ tstcs r4, r0, lsl #24 │ │ │ │ - b 0x133ae10 │ │ │ │ + b 0x133adf0 │ │ │ │ @ instruction: 0xf0430301 │ │ │ │ tstmi r8, #1140850688 @ 0x44000000 │ │ │ │ ldrdcs lr, [r0], -r0 │ │ │ │ - cmppcs r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addcs r4, lr, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf17a9000 │ │ │ │ svclt 0x0000fa15 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq sl, r3, r0, asr #22 │ │ │ │ - cmppcs r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + eorseq sl, r3, r0, lsr fp │ │ │ │ + teqpcs r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscs pc, ip, r5, asr #12 │ │ │ │ + subcs pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addscs r4, r1, #30720 @ 0x7800 │ │ │ │ stc2 1, cr15, [r4], #708 @ 0x2c4 │ │ │ │ - cmppcs r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbscs pc, ip, r5, asr #12 │ │ │ │ + rsbcs pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addscs r4, r2, #24, 22 @ 0x6000 │ │ │ │ ldc2 1, cr15, [r8], {177} @ 0xb1 │ │ │ │ - cmppcs r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccs pc, r4, r5, asr #12 │ │ │ │ + adcscs pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addscs r4, r5, #18432 @ 0x4800 │ │ │ │ stc2 1, cr15, [ip], {177} @ 0xb1 │ │ │ │ - cmppcs r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscscs pc, r8, r5, asr #12 │ │ │ │ + rsccs pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ eorscs r4, fp, #13312 @ 0x3400 │ │ │ │ stc2 1, cr15, [r0], {177} @ 0xb1 │ │ │ │ - cmppcs r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpcs r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcscs pc, r4, r5, asr #12 │ │ │ │ + sbccs pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addscs r4, r7, #6144 @ 0x1800 │ │ │ │ ldc2l 1, cr15, [r4], #-708 @ 0xfffffd3c │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ - blmi 0x1c16e0 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + blmi 0x1c16c0 │ │ │ │ ldrdls r2, [r0], -ip │ │ │ │ @ instruction: 0xf9caf17a │ │ │ │ - eorseq sl, r3, r8, asr fp │ │ │ │ - eorseq sl, r3, ip, lsl #23 │ │ │ │ - eorseq sl, r3, r8, ror fp │ │ │ │ + eorseq sl, r3, r8, asr #22 │ │ │ │ + eorseq sl, r3, ip, ror fp │ │ │ │ + eorseq sl, r3, r8, ror #22 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ ldmib r3, {r1, r9, sl, lr}^ │ │ │ │ stmdbcs r0, {r1, ip} │ │ │ │ bicsvs lr, r1, #323584 @ 0x4f000 │ │ │ │ movtne lr, #2627 @ 0xa43 │ │ │ │ bfceq sp, #20, #5 │ │ │ │ @ instruction: 0xf8d2d520 │ │ │ │ vst2.32 {d3-d6}, [r3 :256], r8 │ │ │ │ - bllt 0xfe4d9460 │ │ │ │ + bllt 0xfe4d9440 │ │ │ │ stceq 0, cr15, [r1], {3} │ │ │ │ - b 0x17ee668 │ │ │ │ + b 0x17ee648 │ │ │ │ subsle r0, r1, r0, lsl #28 │ │ │ │ ldrtle r0, [sp], #-75 @ 0xffffffb5 │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ orrmi r4, fp, #0, 6 │ │ │ │ vmla.i , , d0[0] │ │ │ │ - bllt 0x12d9380 │ │ │ │ + bllt 0x12d9360 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ @ instruction: 0xf013fb04 │ │ │ │ tstle r0, r1 │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ @@ -181217,56 +181209,56 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ msreq SPSR_xc, #9568256 @ 0x920000 │ │ │ │ smlabtcs r0, r0, r9, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1ff462 │ │ │ │ + blx 0x1ff442 │ │ │ │ orrpl pc, r0, #8388608 @ 0x800000 │ │ │ │ orrscc pc, r8, #13828096 @ 0xd30000 │ │ │ │ msrvs SPSR_, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xd1b94303 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1ff486 │ │ │ │ + blx 0x1ff466 │ │ │ │ orrcs pc, r0, #50331648 @ 0x3000000 │ │ │ │ movweq lr, #51795 @ 0xca53 │ │ │ │ strb sp, [pc, sl, lsr #1]! │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18524 │ │ │ │ + bl 0xfec18504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ @ instruction: 0x46164b14 │ │ │ │ @ instruction: 0x46074a14 │ │ │ │ movwls r4, #1549 @ 0x60d │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldmdavs r2, {r0, r1, r3, r4, r8, r9, sp} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ vhsub.s8 d16, d13, d0 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf04d022d │ │ │ │ stmdbls lr, {r0, r1, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r8], -r4, lsl #12 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r2, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, sp}^ │ │ │ │ movwls r3, #41736 @ 0xa308 │ │ │ │ @ instruction: 0xf9f0f017 │ │ │ │ - blge 0x192bf4 │ │ │ │ + blge 0x192bd4 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strls r2, [r3], #-1026 @ 0xfffffbfe │ │ │ │ stc2 7, cr15, [r2, #1020] @ 0x3fc │ │ │ │ - eorseq sl, r3, r4, lsr #23 │ │ │ │ + mlaseq r3, r4, fp, sl │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18590 │ │ │ │ + bl 0xfec18570 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [sl], r0 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ @ instruction: 0x460f4a12 │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ stmib sp, {r2, sl, lr}^ │ │ │ │ @@ -181275,110 +181267,110 @@ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf7fe9301 │ │ │ │ strbtmi pc, [fp], -r7, lsl #16 @ │ │ │ │ strmi r4, [r6], -r2, lsl #12 │ │ │ │ strtmi sl, [r8], -r1, lsl #18 │ │ │ │ ldcvc 8, cr15, [r0], #788 @ 0x314 │ │ │ │ ldcmi 8, cr15, [r4], #788 @ 0x314 │ │ │ │ - blx 0x18ff3d2 │ │ │ │ + blx 0x18ff3b2 │ │ │ │ @ instruction: 0xf8c54633 │ │ │ │ @ instruction: 0xf04f0cac │ │ │ │ tstcs r3, sl, lsl #4 │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ svclt 0x0000f81f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec185f4 │ │ │ │ + bl 0xfec185d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ - blcs 0xd445c │ │ │ │ - bmi 0x692c5c │ │ │ │ + blcs 0xd443c │ │ │ │ + bmi 0x692c3c │ │ │ │ tstpeq fp, #79 @ p-variant is OBSOLETE @ 0x4f │ │ │ │ svclt 0x000c9400 │ │ │ │ strcs r2, [r6], #-1029 @ 0xfffffbfb │ │ │ │ strmi r9, [r7], -r3, lsl #8 │ │ │ │ ldmdavs r2, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ vhsub.s8 d16, d13, d0 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ strcs r0, [r0], #-557 @ 0xfffffdd3 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [r8], #-1027 @ 0xfffffbfd │ │ │ │ - blx 0xfe0fd57a │ │ │ │ + blx 0xfe0fd55a │ │ │ │ @ instruction: 0x46049912 │ │ │ │ @ instruction: 0xf0174638 │ │ │ │ - blge 0x1bfa54 │ │ │ │ + blge 0x1bfa34 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000fd15 │ │ │ │ - eorseq sl, r3, r4, lsr #23 │ │ │ │ + mlaseq r3, r4, fp, sl │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1866c │ │ │ │ + bl 0xfec1864c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ movwcs r4, #1564 @ 0x61c │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ svclt 0x0000ff4f │ │ │ │ andeq r0, r0, r0 │ │ │ │ - bcc 0x108db4 │ │ │ │ + bcc 0x108d94 │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f913 │ │ │ │ svcgt 0x0001f912 │ │ │ │ - blx 0x851efe │ │ │ │ + blx 0x851ede │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - bcc 0x108ddc │ │ │ │ + bcc 0x108dbc │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f813 │ │ │ │ svcgt 0x0001f812 │ │ │ │ - blx 0x851f26 │ │ │ │ + blx 0x851f06 │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - bcc 0x108e04 │ │ │ │ + bcc 0x108de4 │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f813 │ │ │ │ svcgt 0x0001f912 │ │ │ │ - blx 0x851f4e │ │ │ │ + blx 0x851f2e │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf64fb087 │ │ │ │ @ instruction: 0xf6cf79f8 │ │ │ │ @ instruction: 0x461d79ff │ │ │ │ streq pc, [r8, -r1, lsl #2] │ │ │ │ streq pc, [r8], #-258 @ 0xfffffefe │ │ │ │ - bl 0xfeb28d64 │ │ │ │ + bl 0xfeb28d44 │ │ │ │ @ instruction: 0xf8dd0902 │ │ │ │ andls r8, r5, r4, asr #32 │ │ │ │ mcr2 10, 4, pc, cr6, cr15, {2} @ │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf10e2e02 │ │ │ │ svclt 0x00180e01 │ │ │ │ @ instruction: 0xf8cd3601 │ │ │ │ - b 0x14a5554 │ │ │ │ + b 0x14a5534 │ │ │ │ svclt 0x000c0ece │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ - bleq 0xff27be8c │ │ │ │ + bleq 0xff27be6c │ │ │ │ svclt 0x000c4606 │ │ │ │ @ instruction: 0xf8cd46f3 │ │ │ │ stmib sp, {r3, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1a7be03 │ │ │ │ @ instruction: 0xf1a40b08 │ │ │ │ ldrbmi r0, [r2], -r8, lsl #20 │ │ │ │ stmdavs r8!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ @@ -181388,42 +181380,42 @@ │ │ │ │ strbmi r0, [r0, ip, lsl #24] │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf8554683 │ │ │ │ strbmi r0, [r0, r8, lsl #24] │ │ │ │ strmi r4, [r2], r2, lsr #12 │ │ │ │ @ instruction: 0xf8554639 │ │ │ │ ldrcc r0, [r0], #-3076 @ 0xfffff3fc │ │ │ │ - blls 0x113498 │ │ │ │ + blls 0x113478 │ │ │ │ ldrcc r9, [r0, -r2, lsl #20] │ │ │ │ @ instruction: 0xf8c64423 │ │ │ │ @ instruction: 0xf8c69000 │ │ │ │ addsmi fp, sl, #4 │ │ │ │ andge lr, r2, r6, asr #19 │ │ │ │ ldreq pc, [r0], -r6, lsl #2 │ │ │ │ ldmib sp, {r0, r2, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8ddbe03 │ │ │ │ ldrbmi sl, [lr, #20] │ │ │ │ andeq lr, fp, sl, lsl #22 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfeb8a9c8 │ │ │ │ + bl 0xfeb8a9a8 │ │ │ │ stmia r0!, {sl, fp}^ │ │ │ │ - bl 0xd29d8 │ │ │ │ + bl 0xd29b8 │ │ │ │ ldrmi r0, [lr, #780] @ 0x30c │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ addcs pc, r4, #192, 6 │ │ │ │ movweq pc, #37824 @ 0x93c0 @ │ │ │ │ - b 0x148be70 │ │ │ │ + b 0x148be50 │ │ │ │ svclt 0x00043cd0 │ │ │ │ @ instruction: 0xf043035b │ │ │ │ strdle r4, [r5], -pc @ │ │ │ │ - blcs 0xefb8c │ │ │ │ + blcs 0xefb6c │ │ │ │ @ instruction: 0xf041bf08 │ │ │ │ orrslt r0, r9, r1, lsl #2 │ │ │ │ sbcvc lr, ip, r2, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ cmpeq fp, #112, 4 │ │ │ │ @@ -181444,88 +181436,88 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrcs fp, [r2], #-137 @ 0xffffff77 │ │ │ │ svcls 0x0002f893 │ │ │ │ ldmdals r3, {r0, r2, ip, pc} │ │ │ │ stmibeq r0, {r0, r3, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ - blx 0x1e8ac2 │ │ │ │ - blx 0x188d67c │ │ │ │ + blx 0x1e8aa2 │ │ │ │ + blx 0x188d65c │ │ │ │ @ instruction: 0xf10efe85 │ │ │ │ stcls 14, cr0, [r5], {1} │ │ │ │ msrvc SPSR_f, #0, 12 │ │ │ │ vsubw.u8 , , d3 │ │ │ │ - b 0x148a294 │ │ │ │ - blcs 0x1451cc │ │ │ │ + b 0x148a274 │ │ │ │ + blcs 0x1451ac │ │ │ │ strbcs pc, [r0, #965] @ 0x3c5 @ │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r5, r6, r9, sl, lr}^ │ │ │ │ svclt 0x001c6014 │ │ │ │ @ instruction: 0x461f00db │ │ │ │ @ instruction: 0xf1a79006 │ │ │ │ strtmi r0, [r7], #-16 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ svclt 0x00089704 │ │ │ │ stmdbeq r0, {r0, r1, r4, r5, r6, r9, sl, lr}^ │ │ │ │ streq lr, [r0, -r5, lsl #20] │ │ │ │ streq lr, [r0, #-2597] @ 0xfffff5db │ │ │ │ vstmiaeq r7, {s29-s107} │ │ │ │ - bl 0x101c80 │ │ │ │ + bl 0x101c60 │ │ │ │ @ instruction: 0xf851000c │ │ │ │ ldrmi r1, [r4], #55 @ 0x37 │ │ │ │ eorsvc pc, r7, r2, asr r8 @ │ │ │ │ - blx 0x91b7dc │ │ │ │ + blx 0x91b7bc │ │ │ │ @ instruction: 0xf1c5fa05 │ │ │ │ @ instruction: 0xf8dc0120 │ │ │ │ - blx 0xa896f8 │ │ │ │ - blx 0x100300 │ │ │ │ - b 0x137daf4 │ │ │ │ + blx 0xa896d8 │ │ │ │ + blx 0x1002e0 │ │ │ │ + b 0x137dad4 │ │ │ │ @ instruction: 0xf1a50a01 │ │ │ │ - blx 0x8c1b78 │ │ │ │ - blx 0x8ff710 │ │ │ │ - b 0x137db04 │ │ │ │ + blx 0x8c1b58 │ │ │ │ + blx 0x8ff6f0 │ │ │ │ + b 0x137dae4 │ │ │ │ stmdbls r6, {r0, r9, fp} │ │ │ │ - beq 0x27c130 │ │ │ │ - b 0xfe2d2fa4 │ │ │ │ + beq 0x27c110 │ │ │ │ + b 0xfe2d2f84 │ │ │ │ @ instruction: 0xf1c50801 │ │ │ │ strcs r0, [r0], #-288 @ 0xfffffee0 │ │ │ │ @ instruction: 0x3e06e9cd │ │ │ │ @ instruction: 0xf101fa02 │ │ │ │ - bleq 0x13c04c │ │ │ │ + bleq 0x13c02c │ │ │ │ msreq CPSR_, r5, lsr #3 │ │ │ │ @ instruction: 0xf505fa22 │ │ │ │ @ instruction: 0xf101fa22 │ │ │ │ - bleq 0x13c05c │ │ │ │ + bleq 0x13c03c │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ msreq CPSR_, #164, 2 @ 0x29 │ │ │ │ @ instruction: 0xf004fa2a │ │ │ │ - blx 0x2d3064 │ │ │ │ - blx 0xafdf4c │ │ │ │ + blx 0x2d3044 │ │ │ │ + blx 0xafdf2c │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ @ instruction: 0xf7ff4318 │ │ │ │ @ instruction: 0xf1c4ff4d │ │ │ │ @ instruction: 0xf1a40220 │ │ │ │ strmi r0, [r7], -r0, lsr #6 │ │ │ │ vpmax.s8 d15, d2, d5 │ │ │ │ - blx 0xb93084 │ │ │ │ + blx 0xb93064 │ │ │ │ ldrcc pc, [r0], #-4 │ │ │ │ vpmax.u8 d15, d3, d21 │ │ │ │ tstmi r8, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xff3cf7ff │ │ │ │ movwls r9, #2819 @ 0xb03 │ │ │ │ - blls 0x652f7c │ │ │ │ + blls 0x652f5c │ │ │ │ ldmdavs r2!, {r3, r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf898f769 │ │ │ │ + @ instruction: 0xf8a8f769 │ │ │ │ @ instruction: 0xf8469b04 │ │ │ │ addsmi r0, lr, #4, 22 @ 0x1000 │ │ │ │ ldmib sp, {r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - bls 0x210fa8 │ │ │ │ + bls 0x210f88 │ │ │ │ ldrmi r4, [sl], #-1438 @ 0xfffffa62 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xfe78ab9c │ │ │ │ + bne 0xfe78ab7c │ │ │ │ strmi lr, [r2, #-2274] @ 0xfffff71e │ │ │ │ strmi r1, [lr, #2257] @ 0x8d1 │ │ │ │ strdlt sp, [r9], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -181550,46 +181542,46 @@ │ │ │ │ sbcseq fp, fp, sl, lsl pc │ │ │ │ @ instruction: 0x4692469a │ │ │ │ ldreq pc, [r0, -sl, lsr #3] │ │ │ │ andseq pc, r4, r0, lsr r8 @ │ │ │ │ @ instruction: 0xf787fab7 │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ @ instruction: 0x5c12e9dd │ │ │ │ - b 0x243e1c │ │ │ │ - b 0xa42840 │ │ │ │ + b 0x243dfc │ │ │ │ + b 0xa42820 │ │ │ │ stmib sp, {r0, r1, r2, r9, sl}^ │ │ │ │ - bl 0x10e03c │ │ │ │ + bl 0x10e01c │ │ │ │ cmneq r6, r4, asr #29 │ │ │ │ eorsvc pc, r4, r1, asr r8 @ │ │ │ │ smlawteq r0, r6, r1, pc @ │ │ │ │ ldrdmi pc, [r4], -lr │ │ │ │ - blx 0x1d1c1c │ │ │ │ + blx 0x1d1bfc │ │ │ │ movwmi pc, #61697 @ 0xf101 @ │ │ │ │ msreq CPSR_, r6, lsr #3 │ │ │ │ @ instruction: 0xf606fa24 │ │ │ │ @ instruction: 0xf101fa24 │ │ │ │ streq lr, [ip], -r6, lsl #21 │ │ │ │ strbmi r4, [r9], -pc, lsl #6 │ │ │ │ @ instruction: 0xf7ff406f │ │ │ │ stcls 14, cr15, [r3, #-788] @ 0xfffffcec │ │ │ │ @ instruction: 0x4683463b │ │ │ │ strtmi r4, [sl], #1607 @ 0x647 │ │ │ │ ldrmi r2, [r8], r0, lsl #8 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ msreq CPSR_, #164, 2 @ 0x29 │ │ │ │ @ instruction: 0xf004fa28 │ │ │ │ - blx 0x2531a0 │ │ │ │ + blx 0x253180 │ │ │ │ ldrcc pc, [r0], #-514 @ 0xfffffdfe │ │ │ │ vpmax.u8 d15, d3, d22 │ │ │ │ tstmi r8, #16, 6 @ 0x40000000 │ │ │ │ mcr2 7, 5, pc, cr14, cr15, {7} @ │ │ │ │ - blls 0x5e7490 │ │ │ │ + blls 0x5e7470 │ │ │ │ stmdavs sl!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf80cf769 │ │ │ │ - bleq 0x1ff9b0 │ │ │ │ + @ instruction: 0xf81cf769 │ │ │ │ + bleq 0x1ff990 │ │ │ │ mvnle r4, r5, asr r5 │ │ │ │ andcc lr, r4, #3620864 @ 0x374000 │ │ │ │ addsmi r9, sl, #49152 @ 0xc000 │ │ │ │ stmdble r7, {r0, r3, r4, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r1!, {r0, r1, r3, r4, r6, r9, fp, ip}^ │ │ │ │ stmiane r8, {r1, r8, sl, lr}^ │ │ │ │ @@ -181646,15 +181638,15 @@ │ │ │ │ strcc fp, [r1, #-740] @ 0xfffffd1c │ │ │ │ rsceq r3, sp, r1, lsl #8 │ │ │ │ rsceq fp, r5, r8, lsl #30 │ │ │ │ @ instruction: 0xf91c440d │ │ │ │ @ instruction: 0xf9113f01 │ │ │ │ @ instruction: 0xf91e2f01 │ │ │ │ bicseq r4, fp, r1, lsl #30 │ │ │ │ - blx 0x1ce6a2 │ │ │ │ + blx 0x1ce682 │ │ │ │ vcge.u8 d19, d3, d2 │ │ │ │ bicsne r1, fp, r7, asr #5 │ │ │ │ svclt 0x001c429a │ │ │ │ @ instruction: 0xf08317db │ │ │ │ addmi r0, sp, #-268435449 @ 0xf0000007 │ │ │ │ svccs 0x0001f800 │ │ │ │ andcs sp, r0, r9, ror #3 │ │ │ │ @@ -181663,46 +181655,46 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vabal.u8 , d3, d0 │ │ │ │ @ instruction: 0xf1be2e01 │ │ │ │ svclt 0x000a0f02 │ │ │ │ @ instruction: 0xf10eb2db │ │ │ │ movwcc r0, #7681 @ 0x1e01 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ - b 0x14b1644 │ │ │ │ + b 0x14b1624 │ │ │ │ @ instruction: 0xf1020ece │ │ │ │ svclt 0x000832ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ strmi r3, [lr], #2049 @ 0x801 │ │ │ │ svcgt 0x0001f911 │ │ │ │ svccc 0x0001f912 │ │ │ │ vqrdmlah.s d15, d12, d3 │ │ │ │ stclne 3, cr15, [r7], {67} @ 0x43 │ │ │ │ ldrmi r1, [ip, #475] @ 0x1db │ │ │ │ bfine fp, ip, (invalid: 30:27) │ │ │ │ - ldcleq 0, cr15, [pc], #-524 @ 0xc1804 │ │ │ │ + ldcleq 0, cr15, [pc], #-524 @ 0xc17e4 │ │ │ │ @ instruction: 0xf800458e │ │ │ │ mvnle ip, r1, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1ffb9e │ │ │ │ + blx 0x1ffb7e │ │ │ │ vorr.i32 d27, #11534336 @ 0x00b00000 │ │ │ │ @ instruction: 0xf1be2e01 │ │ │ │ svclt 0x000a0f02 │ │ │ │ @ instruction: 0xf10eb2db │ │ │ │ movwcc r0, #7681 @ 0x1e01 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ - b 0x14b16a4 │ │ │ │ + b 0x14b1684 │ │ │ │ @ instruction: 0xf1020ece │ │ │ │ svclt 0x000832ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ strmi r3, [lr], #2049 @ 0x801 │ │ │ │ @ instruction: 0xf9112440 │ │ │ │ @ instruction: 0xf912cf01 │ │ │ │ - blx 0x591666 │ │ │ │ + blx 0x591646 │ │ │ │ vcgt.u8 d20, d3, d12 │ │ │ │ bicsne r1, fp, r7, asr #25 │ │ │ │ svclt 0x001c459c │ │ │ │ @ instruction: 0xf08317db │ │ │ │ strmi r0, [lr, #3199] @ 0xc7f │ │ │ │ svcgt 0x0001f800 │ │ │ │ andcs sp, r0, sp, ror #3 │ │ │ │ @@ -181714,16 +181706,16 @@ │ │ │ │ submi fp, r9, #-1073741824 @ 0xc0000000 │ │ │ │ addcc lr, ip, pc, asr #20 │ │ │ │ sbccc lr, r2, r0, lsl #22 │ │ │ │ bicne r4, r3, #8, 8 @ 0x8000000 │ │ │ │ sbccc pc, pc, r0, asr #6 │ │ │ │ mulle r6, r8, r2 │ │ │ │ rscsvc pc, pc, r7, asr #12 │ │ │ │ - b 0xfe0ca2b4 │ │ │ │ - blls 0x11de40 │ │ │ │ + b 0xfe0ca294 │ │ │ │ + blls 0x11de20 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stc2 10, cr15, [r3], {15} @ │ │ │ │ ldrmi fp, [lr], r0, lsl #10 │ │ │ │ vstmiacc ip, {s29-s107} │ │ │ │ @@ -181731,24 +181723,24 @@ │ │ │ │ vnmulmi.f32 s28, s28, s30 │ │ │ │ @ instruction: 0x3eceea4f │ │ │ │ @ instruction: 0xcc02fb11 │ │ │ │ cdpmi 5, 8, cr15, cr0, cr14, {0} │ │ │ │ mvncc lr, #323584 @ 0x4f000 │ │ │ │ stclcc 3, cr15, [pc], {76} @ 0x4c │ │ │ │ svclt 0x001f4563 │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xc1c10 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xc1bf0 │ │ │ │ vstmiavc r3!, {s29-s168} │ │ │ │ @ instruction: 0xf8c02301 │ │ │ │ - blx 0x511682 │ │ │ │ + blx 0x511662 │ │ │ │ bicsne lr, sl, #-939524096 @ 0xc8000000 │ │ │ │ biccc pc, pc, #201326593 @ 0xc000001 │ │ │ │ svclt 0x001e429a │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ @ instruction: 0xf6471ee0 │ │ │ │ - blx 0x89eb14 │ │ │ │ + blx 0x89eaf4 │ │ │ │ svclt 0x0018f08c │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ andmi lr, r3, r0, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ @@ -181761,59 +181753,59 @@ │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ stmdbne pc, {r0, r2, r4, r5, r9, sl, lr}^ @ │ │ │ │ svcgt 0x0002f93e │ │ │ │ - blcs 0x180030 │ │ │ │ + blcs 0x180010 │ │ │ │ svcge 0x0002f834 │ │ │ │ vstmiacc ip, {s29-s107} │ │ │ │ stcmi 5, cr15, [r0], {12} │ │ │ │ andgt pc, sl, #18432 @ 0x4800 │ │ │ │ stclcc 3, cr15, [pc], {66} @ 0x42 │ │ │ │ strbmi r1, [r2, #-978]! @ 0xfffffc2e │ │ │ │ @ instruction: 0xf8c3bf1c │ │ │ │ - b 0xfe2e5b8c │ │ │ │ + b 0xfe2e5b6c │ │ │ │ addmi r7, pc, #57856 @ 0xe200 │ │ │ │ andgt pc, r0, lr, lsr #17 │ │ │ │ strtmi sp, [r8], #-486 @ 0xfffffe1a │ │ │ │ stmdble r9, {r1, r2, r3, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, fp, pc}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ stc2 10, cr15, [r3], {15} @ │ │ │ │ - blx 0x52f00a │ │ │ │ - b 0x14c13d4 │ │ │ │ + blx 0x52efea │ │ │ │ + b 0x14c13b4 │ │ │ │ ldrne r3, [fp], #-3276 @ 0xfffff334 │ │ │ │ stcmi 5, cr15, [r0], {12} │ │ │ │ @ instruction: 0xf132fb11 │ │ │ │ @ instruction: 0x0c0eebac │ │ │ │ @ instruction: 0xf50303db │ │ │ │ - b 0x14929e4 │ │ │ │ + b 0x14929c4 │ │ │ │ vcge.f32 , q14, q14 │ │ │ │ strbmi r3, [r6, #3279]! @ 0xccf │ │ │ │ movweq lr, #7075 @ 0x1ba3 │ │ │ │ strcs fp, [r1], #-3868 @ 0xfffff0e4 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ rsccc lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf647bf18 │ │ │ │ vqrdmlsh.s , , │ │ │ │ svclt 0x001833cf │ │ │ │ vstmiavc lr!, {s29-s168} │ │ │ │ svclt 0x001e429a │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ @ instruction: 0xf6471ee0 │ │ │ │ - blx 0x89ec18 │ │ │ │ + blx 0x89ebf8 │ │ │ │ svclt 0x0018f08c │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ andmi lr, r3, r0, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -181821,27 +181813,27 @@ │ │ │ │ @ instruction: 0xf1a29c08 │ │ │ │ @ instruction: 0xf04f0e02 │ │ │ │ @ instruction: 0xf6470801 │ │ │ │ rsclt r7, r5, #66846720 @ 0x3fc0000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x148ec60 │ │ │ │ + b 0x148ec40 │ │ │ │ svclt 0x001405c5 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ @ instruction: 0xf93c190e │ │ │ │ @ instruction: 0xf9312f02 │ │ │ │ @ instruction: 0xf93e9b02 │ │ │ │ bicseq sl, r2, #2, 30 │ │ │ │ addmi pc, r0, #8388608 @ 0x800000 │ │ │ │ andscs pc, r9, #10240 @ 0x2800 │ │ │ │ stmibcc pc, {r1, r6, r8, r9, ip, sp, lr, pc}^ @ │ │ │ │ strbmi r1, [sl, #-978] @ 0xfffffc2e │ │ │ │ @ instruction: 0xf8c3bf1c │ │ │ │ - b 0xfe2a1c8c │ │ │ │ + b 0xfe2a1c6c │ │ │ │ addmi r7, lr, #3702784 @ 0x388000 │ │ │ │ andls pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], #-487 @ 0xfffffe19 │ │ │ │ stmdble r7, {r0, r2, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r2, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr} │ │ │ │ @@ -181858,22 +181850,22 @@ │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46274637 │ │ │ │ - strmi r4, [pc], #-1588 @ 0xc1cf0 │ │ │ │ - blgt 0x1801b8 │ │ │ │ + strmi r4, [pc], #-1588 @ 0xc1cd0 │ │ │ │ + blgt 0x180198 │ │ │ │ svccs 0x0002f83e │ │ │ │ vpadd.i8 d15, d12, d2 │ │ │ │ stclcc 3, cr15, [pc], {66} @ 0x42 │ │ │ │ strbmi r1, [r2, #-978]! @ 0xfffffc2e │ │ │ │ @ instruction: 0xf8c3bf1c │ │ │ │ - b 0xfe2e5d0c │ │ │ │ + b 0xfe2e5cec │ │ │ │ adcsmi r7, r9, #57856 @ 0xe200 │ │ │ │ svcgt 0x0002f825 │ │ │ │ strtmi sp, [r0], #-492 @ 0xfffffe14 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmia r0!, {r2, r5, r9, fp, ip}^ │ │ │ │ @@ -181888,34 +181880,34 @@ │ │ │ │ @ instruction: 0xf44f9c08 │ │ │ │ @ instruction: 0xf04f4780 │ │ │ │ @ instruction: 0xf6470901 │ │ │ │ rsclt r7, r5, #16711680 @ 0xff0000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x148ed6c │ │ │ │ + b 0x148ed4c │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r6], -lr, lsr #12 │ │ │ │ strmi r4, [lr], #-1710 @ 0xfffff952 │ │ │ │ @ instruction: 0xf9311e84 │ │ │ │ @ instruction: 0xf83c2b02 │ │ │ │ - blx 0x56d98e │ │ │ │ + blx 0x56d96e │ │ │ │ vhsub.u8 d23, d2, d10 │ │ │ │ bicsne r3, r2, #847872 @ 0xcf000 │ │ │ │ svclt 0x001c4552 │ │ │ │ andls pc, r0, r3, asr #17 │ │ │ │ - bvc 0xff97c7b8 │ │ │ │ + bvc 0xff97c798 │ │ │ │ @ instruction: 0xf824428e │ │ │ │ mvnle sl, r2, lsl #30 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec4b9ac │ │ │ │ + bl 0xfec4b98c │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xdb9bc │ │ │ │ + bl 0xdb99c │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -181928,44 +181920,44 @@ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x00159303 │ │ │ │ ldrmi r0, [sl], r0, asr #1 │ │ │ │ ldrmi r4, [r8], -r2, lsl #13 │ │ │ │ - bl 0x1537d4 │ │ │ │ - b 0x1484b20 │ │ │ │ + bl 0x1537b4 │ │ │ │ + b 0x1484b00 │ │ │ │ @ instruction: 0xf6470a6a │ │ │ │ @ instruction: 0xf1ba75ff │ │ │ │ ldrbmi r0, [r1], r8, lsl #30 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ stmib sp, {r3, r8, fp}^ │ │ │ │ - b 0x14a9e28 │ │ │ │ + b 0x14a9e08 │ │ │ │ strbmi r0, [r9], #-2377 @ 0xfffff6b7 │ │ │ │ ands pc, r7, fp, lsr r9 @ │ │ │ │ andeq lr, r9, r1, lsr #23 │ │ │ │ @ instruction: 0xf93046c4 │ │ │ │ - blx 0x14ca42 │ │ │ │ + blx 0x14ca22 │ │ │ │ vhsub.u8 d31, d2, d14 │ │ │ │ bicsne r3, r2, #847872 @ 0xcf000 │ │ │ │ svclt 0x001c4552 │ │ │ │ - b 0xfe219ee0 │ │ │ │ + b 0xfe219ec0 │ │ │ │ addmi r7, r8, #925696 @ 0xe2000 │ │ │ │ svcge 0x0002f82c │ │ │ │ - bls 0x136610 │ │ │ │ + bls 0x1365f0 │ │ │ │ @ instruction: 0xf1003708 │ │ │ │ cps #16 │ │ │ │ adcsmi r0, sl, #16, 16 @ 0x100000 │ │ │ │ stmdals r2, {r1, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ - blls 0x1938e0 │ │ │ │ + blls 0x1938c0 │ │ │ │ addmi r4, r3, #-2046820352 @ 0x86000000 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe8cb274 │ │ │ │ + bl 0xfe8cb254 │ │ │ │ stmia lr!, {r1, r2, r3}^ │ │ │ │ - bl 0x453284 │ │ │ │ + bl 0x453264 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -181974,50 +181966,50 @@ │ │ │ │ @ instruction: 0xf04f0902 │ │ │ │ strcs r0, [r1, -r0, lsl #16] │ │ │ │ ldrbtvc pc, [pc], r7, asr #12 @ │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ rsclt r2, r3, #1 │ │ │ │ @ instruction: 0xf1032802 │ │ │ │ svclt 0x00180301 │ │ │ │ - b 0x148dec4 │ │ │ │ - b 0x148b154 │ │ │ │ + b 0x148dea4 │ │ │ │ + b 0x148b134 │ │ │ │ stmib sp, {r0, r1, r6, r7, r8, r9}^ │ │ │ │ svclt 0x00163e02 │ │ │ │ ldrmi r0, [sl], r0, asr #1 │ │ │ │ - bl 0x1538dc │ │ │ │ + bl 0x1538bc │ │ │ │ svclt 0x00080244 │ │ │ │ - b 0x149373c │ │ │ │ + b 0x149371c │ │ │ │ stmib sp, {r1, r3, r5, r6, r9, fp}^ │ │ │ │ ldrbmi sl, [r4], -r0 │ │ │ │ svclt 0x00a82c08 │ │ │ │ - b 0x148af0c │ │ │ │ + b 0x148aeec │ │ │ │ @ instruction: 0xf44f0b44 │ │ │ │ ldrbmi r4, [r9], #-1152 @ 0xfffffb80 │ │ │ │ andsge pc, r8, r2, lsr r9 @ │ │ │ │ @ instruction: 0x0c0beba1 │ │ │ │ @ instruction: 0xf93c46ce │ │ │ │ - blx 0x190b0e │ │ │ │ + blx 0x190aee │ │ │ │ vcgt.u8 d20, d3, d10 │ │ │ │ bicsne r3, fp, #207 @ 0xcf │ │ │ │ svclt 0x001c4283 │ │ │ │ - b 0xfe259fd0 │ │ │ │ + b 0xfe259fb0 │ │ │ │ strmi r7, [ip, #227] @ 0xe3 │ │ │ │ svceq 0x0002f82e │ │ │ │ - blls 0xf66dc │ │ │ │ + blls 0xf66bc │ │ │ │ stmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ tstpeq r0, ip, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmdbeq r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stclle 5, cr4, [r1], #268 @ 0x10c │ │ │ │ movweq lr, #6621 @ 0x19dd │ │ │ │ ldrd pc, [ip], -sp │ │ │ │ strmi r4, [r6], #643 @ 0x283 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe8cb344 │ │ │ │ + bl 0xfe8cb324 │ │ │ │ stmia lr!, {r1, r2, r3}^ │ │ │ │ - bl 0x453354 │ │ │ │ + bl 0x453334 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -182030,34 +182022,34 @@ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x00159303 │ │ │ │ ldrmi r0, [sl], r0, asr #1 │ │ │ │ ldrmi r4, [r8], -r2, lsl #13 │ │ │ │ - bl 0x15396c │ │ │ │ - b 0x14828b8 │ │ │ │ + bl 0x15394c │ │ │ │ + b 0x1482898 │ │ │ │ @ instruction: 0xf6470a6a │ │ │ │ @ instruction: 0xf1ba75ff │ │ │ │ ldrbmi r0, [r1], r8, lsl #30 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ stmib sp, {r3, r8, fp}^ │ │ │ │ - b 0x14a9fc0 │ │ │ │ + b 0x14a9fa0 │ │ │ │ strbmi r0, [r9], #-2377 @ 0xfffff6b7 │ │ │ │ andslt pc, r7, r2, lsr r9 @ │ │ │ │ @ instruction: 0x0c09eba1 │ │ │ │ @ instruction: 0xf93e46c6 │ │ │ │ @ instruction: 0xf93c0f02 │ │ │ │ biceq sl, r0, #2048 @ 0x800 │ │ │ │ addmi pc, r0, r0, lsl #10 │ │ │ │ andeq pc, fp, sl, lsl #22 │ │ │ │ - bcc 0xff4bece0 │ │ │ │ + bcc 0xff4becc0 │ │ │ │ ldrbmi r1, [r0, #-960] @ 0xfffffc40 │ │ │ │ eorvs fp, r6, ip, lsl pc │ │ │ │ - bvc 0xff8fca00 │ │ │ │ + bvc 0xff8fc9e0 │ │ │ │ @ instruction: 0xf8ae458c │ │ │ │ mvnle sl, r0 │ │ │ │ strcc r9, [r8, -r1, lsl #16] │ │ │ │ tstpeq r0, ip, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [sp], {184} @ 0xb8 │ │ │ │ ldrmi r9, [lr], r2, lsl #16 │ │ │ │ @@ -182083,34 +182075,34 @@ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x00159303 │ │ │ │ ldrmi r0, [sl], r0, asr #1 │ │ │ │ ldrmi r4, [r8], -r2, lsl #13 │ │ │ │ - bl 0x153a40 │ │ │ │ - b 0x148298c │ │ │ │ + bl 0x153a20 │ │ │ │ + b 0x148296c │ │ │ │ @ instruction: 0xf6470a6a │ │ │ │ @ instruction: 0xf1ba75ff │ │ │ │ ldrbmi r0, [r1], r8, lsl #30 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ stmib sp, {r3, r8, fp}^ │ │ │ │ - b 0x14aa094 │ │ │ │ + b 0x14aa074 │ │ │ │ strbmi r0, [r9], #-2377 @ 0xfffff6b7 │ │ │ │ andslt pc, r7, r2, lsr r9 @ │ │ │ │ @ instruction: 0x0c09eba1 │ │ │ │ @ instruction: 0xf93e46c6 │ │ │ │ @ instruction: 0xf93c0f02 │ │ │ │ biceq sl, r0, #2048 @ 0x800 │ │ │ │ addmi pc, r0, r0, lsl #10 │ │ │ │ andseq pc, fp, sl, lsl #22 │ │ │ │ - bcc 0xff4bedb4 │ │ │ │ + bcc 0xff4bed94 │ │ │ │ ldrbmi r1, [r0, #-960] @ 0xfffffc40 │ │ │ │ eorvs fp, r6, ip, lsl pc │ │ │ │ - bvc 0xff8fcad4 │ │ │ │ + bvc 0xff8fcab4 │ │ │ │ @ instruction: 0xf8ae458c │ │ │ │ mvnle sl, r0 │ │ │ │ strcc r9, [r8, -r1, lsl #16] │ │ │ │ tstpeq r0, ip, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [sp], {184} @ 0xb8 │ │ │ │ ldrmi r9, [lr], r2, lsl #16 │ │ │ │ @@ -182133,18 +182125,18 @@ │ │ │ │ vqshlu.s64 , , #4 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ rsclt fp, r4, #11, 30 @ 0x2c │ │ │ │ strcc r3, [r1], #-1281 @ 0xfffffaff │ │ │ │ svclt 0x000800ed │ │ │ │ strmi r0, [sp], #-229 @ 0xffffff1b │ │ │ │ svccs 0x0002f93c │ │ │ │ - blmi 0x180600 │ │ │ │ + blmi 0x1805e0 │ │ │ │ svccc 0x0002f83e │ │ │ │ @ instruction: 0xf50203d2 │ │ │ │ - blx 0x592b4a │ │ │ │ + blx 0x592b2a │ │ │ │ vcgt.u8 d18, d3, d4 │ │ │ │ bicsne r3, fp, #-268435444 @ 0xf000000c │ │ │ │ svclt 0x0018429a │ │ │ │ rscvc lr, r3, #548864 @ 0x86000 │ │ │ │ @ instruction: 0xf820428d │ │ │ │ mvnle r2, r2, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -182158,18 +182150,18 @@ │ │ │ │ vqshlu.s64 , , #4 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ rsclt fp, r4, #11, 30 @ 0x2c │ │ │ │ strcc r3, [r1], #-1281 @ 0xfffffaff │ │ │ │ svclt 0x000800ed │ │ │ │ strmi r0, [sp], #-229 @ 0xffffff1b │ │ │ │ svccc 0x0002f93c │ │ │ │ - blcs 0x180664 │ │ │ │ + blcs 0x180644 │ │ │ │ svcmi 0x0002f93e │ │ │ │ @ instruction: 0xf50303db │ │ │ │ - blx 0x1d2fae │ │ │ │ + blx 0x1d2f8e │ │ │ │ vcge.u8 d19, d3, d2 │ │ │ │ bicsne r3, fp, #-268435444 @ 0xf000000c │ │ │ │ svclt 0x0018429a │ │ │ │ rscvc lr, r3, #548864 @ 0x86000 │ │ │ │ @ instruction: 0xf820428d │ │ │ │ mvnle r2, r2, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -182178,22 +182170,22 @@ │ │ │ │ svclt 0x0000bd70 │ │ │ │ vorr.i32 d27, #11534336 @ 0x00b00000 │ │ │ │ @ instruction: 0xf1be2e01 │ │ │ │ svclt 0x000a0f02 │ │ │ │ @ instruction: 0xf10eb2db │ │ │ │ movwcc r0, #7681 @ 0x1e01 │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ - b 0x14b1e50 │ │ │ │ + b 0x14b1e30 │ │ │ │ @ instruction: 0xf1a00ece │ │ │ │ svclt 0x00080002 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ - ldrbtvc pc, [pc], #1607 @ 0xc2200 @ │ │ │ │ + ldrbtvc pc, [pc], #1607 @ 0xc21e0 @ │ │ │ │ @ instruction: 0xf931448e │ │ │ │ @ instruction: 0xf832cb02 │ │ │ │ - blx 0x591e16 │ │ │ │ + blx 0x591df6 │ │ │ │ vcgt.u8 d31, d3, d12 │ │ │ │ bicsne r3, fp, #52992 @ 0xcf00 │ │ │ │ svclt 0x0018459c │ │ │ │ vstmiavc r3!, {s29-s160} │ │ │ │ @ instruction: 0xf820458e │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -182202,23 +182194,23 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ vbic.i32 d27, #11534336 @ 0x00b00000 │ │ │ │ @ instruction: 0xf1be2e01 │ │ │ │ svclt 0x000a0f02 │ │ │ │ @ instruction: 0xf10eb2db │ │ │ │ movwcc r0, #7681 @ 0x1e01 │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ - b 0x14b1eb0 │ │ │ │ + b 0x14b1e90 │ │ │ │ @ instruction: 0xf1a00ece │ │ │ │ svclt 0x00080002 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ strmi pc, [r0], #1103 @ 0x44f │ │ │ │ @ instruction: 0xf647448e │ │ │ │ @ instruction: 0xf93175ff │ │ │ │ @ instruction: 0xf832cb02 │ │ │ │ - blx 0x591e7a │ │ │ │ + blx 0x591e5a │ │ │ │ vcgt.u8 d20, d3, d12 │ │ │ │ bicsne r3, fp, #52992 @ 0xcf00 │ │ │ │ svclt 0x0018459c │ │ │ │ vstmiavc r3!, {s29-s161} │ │ │ │ @ instruction: 0xf820458e │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -182234,15 +182226,15 @@ │ │ │ │ rscseq r1, pc, r6, lsl #29 │ │ │ │ stmdaeq r3, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6472500 │ │ │ │ ldrshtne r7, [pc], #-79 │ │ │ │ ands pc, r5, r8, lsr r9 @ │ │ │ │ tstpeq r0, ip, lsr #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8314630 │ │ │ │ - blx 0x591eda │ │ │ │ + blx 0x591eba │ │ │ │ vcgt.u8 d31, d3, d14 │ │ │ │ bicsne r3, fp, #-268435444 @ 0xf000000c │ │ │ │ svclt 0x00184293 │ │ │ │ rscvc lr, r3, #132, 20 @ 0x84000 │ │ │ │ @ instruction: 0xf8204561 │ │ │ │ mvnsle r2, r2, lsl #30 │ │ │ │ @ instruction: 0xf1013508 │ │ │ │ @@ -182259,24 +182251,24 @@ │ │ │ │ stmdaeq r1, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf101129b │ │ │ │ cdpne 12, 8, cr0, cr7, cr14, {0} │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdbeq r3, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ vst1.8 {d18-d20}, [pc], r0 │ │ │ │ - b 0x1493534 │ │ │ │ + b 0x1493514 │ │ │ │ @ instruction: 0xf6470868 │ │ │ │ @ instruction: 0xf93975ff │ │ │ │ @ instruction: 0xf1ace016 │ │ │ │ @ instruction: 0x46380110 │ │ │ │ svccc 0x0002f831 │ │ │ │ movwmi pc, #60179 @ 0xeb13 @ │ │ │ │ sbccc pc, pc, #201326593 @ 0xc000001 │ │ │ │ addsmi r1, r3, #1811939331 @ 0x6c000003 │ │ │ │ - b 0xfe231fb8 │ │ │ │ + b 0xfe231f98 │ │ │ │ strbmi r7, [r1, #-739]! @ 0xfffffd1d │ │ │ │ svccs 0x0002f820 │ │ │ │ @ instruction: 0x3608d1f0 │ │ │ │ ldceq 1, cr15, [r0], {1} │ │ │ │ ldrmi r3, [r0, #1808]! @ 0x710 │ │ │ │ andcs sp, r0, r5, ror #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -182286,75 +182278,75 @@ │ │ │ │ mulgt r0, sp, r8 │ │ │ │ smlabbeq r1, r0, fp, pc @ │ │ │ │ submi fp, r0, #-1073741820 @ 0xc0000004 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ movwmi pc, #2 @ │ │ │ │ vstmiavc ip, {s28-s106} │ │ │ │ cmpeq r2, #274432 @ 0x43000 │ │ │ │ - bl 0x5442e8 │ │ │ │ - bl 0x1182bd4 │ │ │ │ + bl 0x5442c8 │ │ │ │ + bl 0x1182bb4 │ │ │ │ ldmdane r0, {r2, r3, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ tsteq r3, r1, asr #22 │ │ │ │ - b 0x10c62b0 │ │ │ │ + b 0x10c6290 │ │ │ │ strbne r0, [sl, r1, asr #32] │ │ │ │ - bl 0xfed882c4 │ │ │ │ + bl 0xfed882a4 │ │ │ │ andle r7, r5, r1, ror #31 │ │ │ │ andmi pc, r0, r2, lsl #1 │ │ │ │ bicmi r9, r0, #4096 @ 0x1000 │ │ │ │ andsvs r2, r3, r1, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcmi 0, cr15, [r0], {3} │ │ │ │ mrrceq 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf11307db │ │ │ │ @ instruction: 0xf14c4380 │ │ │ │ - blx 0xff1053ea │ │ │ │ + blx 0xff1053ca │ │ │ │ svceq 0x00db3c02 │ │ │ │ movteq lr, #51779 @ 0xca43 │ │ │ │ - bl 0xfed08358 │ │ │ │ + bl 0xfed08338 │ │ │ │ andsle r7, r0, ip, ror #31 │ │ │ │ strlt r4, [r0, #-1538] @ 0xfffff9fe │ │ │ │ - b 0x148b004 │ │ │ │ + b 0x148afe4 │ │ │ │ @ instruction: 0xf8c27eec │ │ │ │ @ instruction: 0xf08e3ee0 │ │ │ │ bicmi r4, r0, #0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ ldrmi pc, [r8], -r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r3], ip, lsl #13 │ │ │ │ svcne 0x0016b083 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr0, {5} │ │ │ │ - beq 0x13e578 │ │ │ │ + beq 0x13e558 │ │ │ │ stmdbmi r0, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ rsclt r9, pc, #12, 26 @ 0x300 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x148f858 │ │ │ │ + b 0x148f838 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [sp], -sp, ror #1 │ │ │ │ stmdaeq r5, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf85e9501 │ │ │ │ @ instruction: 0xf85c0f04 │ │ │ │ @ instruction: 0xf0005b04 │ │ │ │ @ instruction: 0xf8564100 │ │ │ │ strbeq r4, [r2, r4, lsl #30] │ │ │ │ cmpeq r0, r1, asr #20 │ │ │ │ addmi pc, r0, #-2147483644 @ 0x80000004 │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ smlabtcs r4, r5, fp, pc @ │ │ │ │ @ instruction: 0x17c80fd2 │ │ │ │ subeq lr, r1, #270336 @ 0x42000 │ │ │ │ - bl 0xfedc83e0 │ │ │ │ + bl 0xfedc83c0 │ │ │ │ svclt 0x001c7fe1 │ │ │ │ andge pc, r0, r3, asr #17 │ │ │ │ andeq lr, r9, #128, 20 @ 0x80000 │ │ │ │ @ instruction: 0xf8ce45e0 │ │ │ │ bicsle r2, lr, r0 │ │ │ │ strtmi r9, [fp], #3329 @ 0xd01 │ │ │ │ stmdble r9, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ @@ -182372,15 +182364,15 @@ │ │ │ │ andne pc, r2, #132096 @ 0x20400 │ │ │ │ mrrceq 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf11307db │ │ │ │ strlt r4, [r0, #-896] @ 0xfffffc80 │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ pkhtbmi r1, r6, fp, asr #20 │ │ │ │ andeq lr, r2, #108, 22 @ 0x1b000 │ │ │ │ - b 0x10c6458 │ │ │ │ + b 0x10c6438 │ │ │ │ strbne r0, [r3, r2, asr #32] │ │ │ │ svcvc 0x00e2ebb3 │ │ │ │ ldrbne sp, [r1, r6] │ │ │ │ @ instruction: 0xf0812301 │ │ │ │ @ instruction: 0xf8ce4000 │ │ │ │ bicmi r3, r0, #224, 28 @ 0xe00 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -182389,75 +182381,75 @@ │ │ │ │ svclt 0x0000fb04 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [ip], -r4, lsl #13 │ │ │ │ svcne 0x0016b083 │ │ │ │ @ instruction: 0xf04f1f05 │ │ │ │ @ instruction: 0xf06f0b01 │ │ │ │ ldrmi r4, [lr], r0, lsl #20 │ │ │ │ - blx 0x18aa16c │ │ │ │ + blx 0x18aa14c │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x113e74 │ │ │ │ + bl 0x113e54 │ │ │ │ strls r0, [r1, -r7, lsl #18] │ │ │ │ - blvc 0x2006b0 │ │ │ │ + blvc 0x200690 │ │ │ │ svceq 0x0004f856 │ │ │ │ svccc 0x0004f855 │ │ │ │ tstpmi r0, r3 @ p-variant is OBSOLETE │ │ │ │ streq pc, [r0, -r7, lsl #23] │ │ │ │ @ instruction: 0xf11207da │ │ │ │ - b 0x1112f78 │ │ │ │ + b 0x1112f58 │ │ │ │ @ instruction: 0xf1410153 │ │ │ │ - bne 0x542980 │ │ │ │ + bne 0x542960 │ │ │ │ tsteq r7, r1, ror #22 │ │ │ │ - b 0x11464d0 │ │ │ │ + b 0x11464b0 │ │ │ │ strbne r0, [r8, r1, asr #4] │ │ │ │ - bl 0xfed884dc │ │ │ │ + bl 0xfed884bc │ │ │ │ svclt 0x001c7fe1 │ │ │ │ andlt pc, r0, lr, asr #17 │ │ │ │ andeq lr, sl, #128, 20 @ 0x80000 │ │ │ │ eorvs r4, sl, r1, lsr #11 │ │ │ │ svcls 0x0001d1dc │ │ │ │ ldrmi r4, [r8, #1212]! @ 0x4bc │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea8a9b0 │ │ │ │ + bl 0xfea8a990 │ │ │ │ stmia ip!, {r2, r3, r8, r9, sl}^ │ │ │ │ - bl 0x3c29c0 │ │ │ │ + bl 0x3c29a0 │ │ │ │ ldrmi r0, [r8, #775] @ 0x307 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0xf04f9c09 │ │ │ │ @ instruction: 0xf06f0801 │ │ │ │ rsclt r4, r5, #0, 14 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x148f5f8 │ │ │ │ + b 0x148f5d8 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r6], -lr, lsr #12 │ │ │ │ strmi r4, [lr], #-1710 @ 0xfffff952 │ │ │ │ @ instruction: 0xf8511f04 │ │ │ │ @ instruction: 0xf85c2b04 │ │ │ │ - blx 0xfe16a222 │ │ │ │ + blx 0xfe16a202 │ │ │ │ svceq 0x00d22909 │ │ │ │ - bvc 0xffb3cf54 │ │ │ │ + bvc 0xffb3cf34 │ │ │ │ subeq lr, r9, #270336 @ 0x42000 │ │ │ │ - blvc 0xff97cf5c │ │ │ │ + blvc 0xff97cf3c │ │ │ │ svcvc 0x00e9ebbb │ │ │ │ @ instruction: 0xf8c3bf1c │ │ │ │ - b 0xfe36262c │ │ │ │ + b 0xfe36260c │ │ │ │ adcsmi r0, r1, #1879048192 @ 0x70000000 │ │ │ │ svccs 0x0004f844 │ │ │ │ ldrbtmi sp, [r0], #-487 @ 0xfffffe19 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ vmlaeq.f64 d14, d16, d30 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ @@ -182477,23 +182469,23 @@ │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46274637 │ │ │ │ - strmi r4, [pc], #-1588 @ 0xc269c │ │ │ │ + strmi r4, [pc], #-1588 @ 0xc267c │ │ │ │ @ instruction: 0xf8519401 │ │ │ │ ldrbtmi fp, [r2], -r4, lsl #22 │ │ │ │ svccc 0x0004f85c │ │ │ │ - blx 0xff38b6ae │ │ │ │ + blx 0xff38b68e │ │ │ │ svceq 0x00d22403 │ │ │ │ - blvc 0xff9fcff0 │ │ │ │ + blvc 0xff9fcfd0 │ │ │ │ subeq lr, r4, #270336 @ 0x42000 │ │ │ │ - bl 0xfed88608 │ │ │ │ + bl 0xfed885e8 │ │ │ │ svclt 0x001c7fe4 │ │ │ │ andls pc, r0, sl, asr #17 │ │ │ │ andeq lr, r8, #569344 @ 0x8b000 │ │ │ │ @ instruction: 0xf845428f │ │ │ │ mvnle r2, r4, lsl #30 │ │ │ │ strtmi r9, [r0], #-3073 @ 0xfffff3ff │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ @@ -182516,98 +182508,98 @@ │ │ │ │ strcs pc, [r1], #-965 @ 0xfffffc3b │ │ │ │ stccs 2, cr11, [r2], {235} @ 0xeb │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ - b 0x14b2390 │ │ │ │ + b 0x14b2370 │ │ │ │ ldrmi r0, [ip], -r4, asr #25 │ │ │ │ - bl 0xd40d0 │ │ │ │ + bl 0xd40b0 │ │ │ │ svclt 0x00080b85 │ │ │ │ @ instruction: 0x4615469c │ │ │ │ stmibeq r4!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x9c02e9cd │ │ │ │ stmdacs r4, {r3, r6, r9, sl, lr} │ │ │ │ andcs fp, r4, r8, lsr #31 │ │ │ │ - beq 0xfe0fd098 │ │ │ │ - bl 0x10a760 │ │ │ │ + beq 0xfe0fd078 │ │ │ │ + bl 0x10a740 │ │ │ │ strmi r0, [r2], -sl, lsl #8 │ │ │ │ eoreq pc, r2, fp, asr r8 @ │ │ │ │ smlatbeq sl, r4, fp, lr │ │ │ │ andls r4, r1, #172, 12 @ 0xac00000 │ │ │ │ - blcc 0x2008b8 │ │ │ │ + blcc 0x200898 │ │ │ │ andcc pc, r0, #134144 @ 0x20c00 │ │ │ │ - b 0x14866e8 │ │ │ │ - b 0x11a0f08 │ │ │ │ - b 0x148348c │ │ │ │ - bl 0xff062314 │ │ │ │ + b 0x14866c8 │ │ │ │ + b 0x11a0ee8 │ │ │ │ + b 0x148346c │ │ │ │ + bl 0xff0622f4 │ │ │ │ svclt 0x001c7fe2 │ │ │ │ andhi pc, r0, r6, asr #17 │ │ │ │ movweq lr, #31369 @ 0x7a89 │ │ │ │ @ instruction: 0xf84c428c │ │ │ │ mvnle r3, r4, lsl #22 │ │ │ │ ldrcc r9, [r0], #-2561 @ 0xfffff5ff │ │ │ │ ldrcc r9, [r0, #-2818] @ 0xfffff4fe │ │ │ │ addsmi r3, r3, #4, 4 @ 0x40000000 │ │ │ │ ldmib sp, {r2, r3, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ - bls 0x2333bc │ │ │ │ + bls 0x23339c │ │ │ │ strbtmi r4, [r2], #-1379 @ 0xfffffa9d │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfebcbbbc │ │ │ │ + bl 0xfebcbb9c │ │ │ │ stmia r2!, {r1, sl, fp}^ │ │ │ │ - bl 0x153bcc │ │ │ │ + bl 0x153bac │ │ │ │ addmi r0, fp, #12, 2 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460d461f │ │ │ │ strmi fp, [r1], -r7, lsl #1 │ │ │ │ @ instruction: 0xf04f4610 │ │ │ │ @ instruction: 0xf06f0901 │ │ │ │ cdpls 8, 1, cr4, cr0, cr0, {0} │ │ │ │ movwcc fp, #4851 @ 0x12f3 │ │ │ │ vshr.u64 q8, q6, #58 │ │ │ │ - blcs 0x14b404 │ │ │ │ + blcs 0x14b3e4 │ │ │ │ strtcs lr, [r6], pc, asr #20 │ │ │ │ movwcc fp, #7954 @ 0x1f12 │ │ │ │ strtmi r4, [r4], r3, lsr #12 │ │ │ │ - bleq 0xfe27d410 │ │ │ │ - b 0x14b2474 │ │ │ │ + bleq 0xfe27d3f0 │ │ │ │ + b 0x14b2454 │ │ │ │ @ instruction: 0xf04f0cc3 │ │ │ │ svclt 0x00180000 │ │ │ │ strmi r4, [lr], -r3, ror #12 │ │ │ │ smlabtmi r4, sp, r9, lr │ │ │ │ addsne r4, sl, r1, lsl #12 │ │ │ │ @ instruction: 0x2c02e9cd │ │ │ │ ldrmi r2, [r3], -r4, lsl #20 │ │ │ │ movwcs fp, #20392 @ 0x4fa8 │ │ │ │ - beq 0xfe1bd174 │ │ │ │ + beq 0xfe1bd154 │ │ │ │ orrmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf85b4455 │ │ │ │ ldrtmi r0, [r4], r1, lsr #32 │ │ │ │ strne lr, [r0], -sp, asr #19 │ │ │ │ streq lr, [sl], #-2981 @ 0xfffff45b │ │ │ │ @ instruction: 0xf8544606 │ │ │ │ ldrmi r0, [sl], -r4, lsl #22 │ │ │ │ - blx 0xff0cac5a │ │ │ │ + blx 0xff0cac3a │ │ │ │ svceq 0x00d22106 │ │ │ │ vfmsvc.f32 s29, s2, s30 │ │ │ │ subeq lr, r1, #270336 @ 0x42000 │ │ │ │ - bl 0xfecc87a8 │ │ │ │ + bl 0xfecc8788 │ │ │ │ svclt 0x001c7fe1 │ │ │ │ andls pc, r0, r7, asr #17 │ │ │ │ andeq lr, r8, #581632 @ 0x8e000 │ │ │ │ @ instruction: 0xf84c42a5 │ │ │ │ mvnle r2, r4, lsl #22 │ │ │ │ @ instruction: 0x1600e9dd │ │ │ │ - bls 0x14fcc4 │ │ │ │ + bls 0x14fca4 │ │ │ │ ldrcc r3, [r0], -r4, lsl #2 │ │ │ │ ldclle 2, cr4, [r8], {138} @ 0x8a │ │ │ │ strgt lr, [r3], #-2525 @ 0xfffff623 │ │ │ │ strbmi r9, [r4, #-2309]! @ 0xfffff6fb │ │ │ │ stmdble r9, {r0, r5, r6, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ @ instruction: 0x0c01ebac │ │ │ │ @@ -182624,122 +182616,122 @@ │ │ │ │ ldrbmi fp, [lr], -r7, lsl #1 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdami r0, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ vmov.i32 d25, #13697023 @ 0x00d0ffff │ │ │ │ rsclt r2, fp, #1 │ │ │ │ @ instruction: 0xf1032802 │ │ │ │ svclt 0x00180301 │ │ │ │ - b 0x148e8ec │ │ │ │ - b 0x148bf80 │ │ │ │ + b 0x148e8cc │ │ │ │ + b 0x148bf60 │ │ │ │ svclt 0x001503c3 │ │ │ │ @ instruction: 0x0ec0ea4f │ │ │ │ @ instruction: 0x46704618 │ │ │ │ - bl 0x154374 │ │ │ │ + bl 0x154354 │ │ │ │ stmib sp, {r0, r2, r7, r9}^ │ │ │ │ - b 0x14bb514 │ │ │ │ + b 0x14bb4f4 │ │ │ │ strcs r0, [r0, #-2720] @ 0xfffff560 │ │ │ │ @ instruction: 0xf8cd4650 │ │ │ │ stmdacs r4, {r3, sp, pc} │ │ │ │ svclt 0x00a8465b │ │ │ │ andls r2, r3, #4 │ │ │ │ stmdane ip, {r7} │ │ │ │ - bls 0x194328 │ │ │ │ + bls 0x194308 │ │ │ │ @ instruction: 0x0c0aeba4 │ │ │ │ strls r4, [r1, #-1585] @ 0xfffff9cf │ │ │ │ eoreq pc, r5, r2, asr r8 @ │ │ │ │ - blcs 0x200a74 │ │ │ │ - blpl 0x200aa4 │ │ │ │ + blcs 0x200a54 │ │ │ │ + blpl 0x200a84 │ │ │ │ cdpmi 0, 0, cr15, cr0, cr2, {0} │ │ │ │ vnmlaeq.f32 s29, s4, s28 │ │ │ │ - blx 0xff20488a │ │ │ │ + blx 0xff20486a │ │ │ │ @ instruction: 0xf1122e00 │ │ │ │ @ instruction: 0xf14e4280 │ │ │ │ svceq 0x00d20500 │ │ │ │ subeq lr, r5, #270336 @ 0x42000 │ │ │ │ - blvc 0xffa3d290 │ │ │ │ + blvc 0xffa3d270 │ │ │ │ vfmsvc.f32 s29, s4, s30 │ │ │ │ svcvc 0x00e5ebbe │ │ │ │ @ instruction: 0xf8c7bf1c │ │ │ │ - b 0xfe3a6964 │ │ │ │ + b 0xfe3a6944 │ │ │ │ strbmi r0, [r4, #-520]! @ 0xfffffdf8 │ │ │ │ stccs 8, cr15, [r4], {65} @ 0x41 │ │ │ │ stcls 1, cr13, [r1, #-888] @ 0xfffffc88 │ │ │ │ - bls 0x14f9b4 │ │ │ │ + bls 0x14f994 │ │ │ │ strcc r3, [r4, #-1552] @ 0xfffff9f0 │ │ │ │ ldclle 2, cr4, [r0], {170} @ 0xaa │ │ │ │ @ instruction: 0xe010f8dd │ │ │ │ - blls 0x2143f0 │ │ │ │ + blls 0x2143d0 │ │ │ │ ldrbmi r4, [r3, #-1267]! @ 0xfffffb0d │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfec4ad90 │ │ │ │ + bl 0xfec4ad70 │ │ │ │ stmia fp!, {r0, r1, r3, r9, sl, fp}^ │ │ │ │ - bl 0x382da0 │ │ │ │ + bl 0x382d80 │ │ │ │ addsmi r0, r3, #-536870912 @ 0xe0000000 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ pkhbtmi r4, r3, lr, lsl #12 │ │ │ │ ldrbmi fp, [sp], -r7, lsl #1 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strmi pc, [r0, -pc, rrx] │ │ │ │ vmov.i32 d25, #49407 @ 0x0000c0ff │ │ │ │ - blx 0x188b5d0 │ │ │ │ - blcs 0x1823e0 │ │ │ │ + blx 0x188b5b0 │ │ │ │ + blcs 0x1823c0 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14b2638 │ │ │ │ + b 0x14b2618 │ │ │ │ ldrbtmi r0, [r3], -r3, asr #19 │ │ │ │ ldrbtmi r4, [r1], fp, asr #12 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0x9e04e9cd │ │ │ │ andls r1, r3, #152 @ 0x98 │ │ │ │ strmi r2, [r3], -r4, lsl #16 │ │ │ │ movwcs fp, #20392 @ 0x4fa8 │ │ │ │ ldrbmi r2, [sl], -r0, lsl #8 │ │ │ │ - b 0x14a6a10 │ │ │ │ - bl 0x105418 │ │ │ │ + b 0x14a69f0 │ │ │ │ + bl 0x1053f8 │ │ │ │ ldrmi r0, [lr], sl, lsl #6 │ │ │ │ - bl 0xfec69620 │ │ │ │ + bl 0xfec69600 │ │ │ │ strtmi r0, [r8], -sl, lsl #24 │ │ │ │ @ instruction: 0xf8539401 │ │ │ │ @ instruction: 0xf85c3024 │ │ │ │ @ instruction: 0xf850bb04 │ │ │ │ @ instruction: 0xf0099b04 │ │ │ │ - b 0x1493a2c │ │ │ │ - b 0x11df154 │ │ │ │ - blx 0xfe383b9a │ │ │ │ + b 0x1493a0c │ │ │ │ + b 0x11df134 │ │ │ │ + blx 0xfe383b7a │ │ │ │ @ instruction: 0xf111b903 │ │ │ │ @ instruction: 0xf1444180 │ │ │ │ - bl 0xfed03a40 │ │ │ │ - bl 0x19c2e70 │ │ │ │ + bl 0xfed03a20 │ │ │ │ + bl 0x19c2e50 │ │ │ │ svceq 0x00c90409 │ │ │ │ cmpeq r4, r1, asr #20 │ │ │ │ - blvc 0xff9fd38c │ │ │ │ + blvc 0xff9fd36c │ │ │ │ stmibvc r1!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svcvc 0x00e4ebb9 │ │ │ │ @ instruction: 0xf8c6bf1c │ │ │ │ - b 0xfe3a2a60 │ │ │ │ + b 0xfe3a2a40 │ │ │ │ strbmi r0, [r6, #263]! @ 0x107 │ │ │ │ stcne 8, cr15, [r4], {64} @ 0x40 │ │ │ │ stcls 1, cr13, [r1], {217} @ 0xd9 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr14, {0} │ │ │ │ ldrcc r9, [r0, #-2818] @ 0xfffff4fe │ │ │ │ adcmi r3, r3, #4, 8 @ 0x4000000 │ │ │ │ ldmib sp, {r1, r3, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ ldrmi r9, [r3], r4, lsl #28 │ │ │ │ strbmi r4, [lr, #1227] @ 0x4cb │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeb0ae8c │ │ │ │ + bl 0xfeb0ae6c │ │ │ │ stmia fp!, {r0, r1, r3, r8, fp}^ │ │ │ │ - bl 0x382e9c │ │ │ │ + bl 0x382e7c │ │ │ │ ldrmi r0, [lr, #777] @ 0x309 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -182752,24 +182744,24 @@ │ │ │ │ rsceq r3, r4, r1, lsl #10 │ │ │ │ rsceq fp, ip, r8, lsl #30 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf85c440c │ │ │ │ @ instruction: 0xf8518f04 │ │ │ │ @ instruction: 0xf0086b04 │ │ │ │ @ instruction: 0xf85e4200 │ │ │ │ - b 0x14a26f8 │ │ │ │ - b 0x115fa0c │ │ │ │ + b 0x14a26d8 │ │ │ │ + b 0x115f9ec │ │ │ │ @ instruction: 0xf1130258 │ │ │ │ @ instruction: 0xf1424380 │ │ │ │ - blx 0xff2832fa │ │ │ │ + blx 0xff2832da │ │ │ │ svceq 0x00db3206 │ │ │ │ - b 0x1188a5c │ │ │ │ + b 0x1188a3c │ │ │ │ ldrbne r0, [lr, r2, asr #6] │ │ │ │ svcvc 0x00e2ebb6 │ │ │ │ - b 0xfe2b276c │ │ │ │ + b 0xfe2b274c │ │ │ │ addmi r0, ip, #335544320 @ 0x14000000 │ │ │ │ svccc 0x0004f840 │ │ │ │ ldrdcs sp, [r0], -pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ @@ -182783,24 +182775,24 @@ │ │ │ │ rsceq r3, r4, r1, lsl #10 │ │ │ │ rsceq fp, ip, r8, lsl #30 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf851440c │ │ │ │ @ instruction: 0xf85e6b04 │ │ │ │ @ instruction: 0xf85c7f04 │ │ │ │ @ instruction: 0xf0088f04 │ │ │ │ - blx 0xfe253366 │ │ │ │ - b 0x149c784 │ │ │ │ + blx 0xfe253346 │ │ │ │ + b 0x149c764 │ │ │ │ @ instruction: 0xf11373c8 │ │ │ │ - b 0x1153970 │ │ │ │ + b 0x1153950 │ │ │ │ @ instruction: 0xf1420258 │ │ │ │ - blne 0xfe783378 │ │ │ │ + blne 0xfe783358 │ │ │ │ andeq lr, r7, #100352 @ 0x18800 │ │ │ │ - b 0x1186aec │ │ │ │ + b 0x1186acc │ │ │ │ ldrbne r0, [r7, r2, asr #6] │ │ │ │ - bl 0xfee48b00 │ │ │ │ + bl 0xfee48ae0 │ │ │ │ svclt 0x00187fe2 │ │ │ │ movweq lr, #23175 @ 0x5a87 │ │ │ │ @ instruction: 0xf840428c │ │ │ │ bicsle r3, ip, r4, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -182812,19 +182804,19 @@ │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ rsceq fp, r4, r8, lsl pc │ │ │ │ andeq pc, r4, r0, lsr #3 │ │ │ │ sbcseq fp, ip, r8, lsl #30 │ │ │ │ strmi pc, [r0], -pc, rrx │ │ │ │ @ instruction: 0xf851440c │ │ │ │ @ instruction: 0xf85c3b04 │ │ │ │ - blx 0xfe18e7ea │ │ │ │ + blx 0xfe18e7ca │ │ │ │ svceq 0x00db3202 │ │ │ │ - b 0x1188b34 │ │ │ │ - b 0x14838ec │ │ │ │ - bl 0xff062774 │ │ │ │ + b 0x1188b14 │ │ │ │ + b 0x14838cc │ │ │ │ + bl 0xff062754 │ │ │ │ svclt 0x00187fe2 │ │ │ │ movweq lr, #27269 @ 0x6a85 │ │ │ │ @ instruction: 0xf840428c │ │ │ │ mvnle r3, r4, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -182838,20 +182830,20 @@ │ │ │ │ stceq 1, cr15, [r4], {160} @ 0xa0 │ │ │ │ sbcseq fp, lr, r8, lsl #30 │ │ │ │ strmi pc, [r0, #79] @ 0x4f │ │ │ │ @ instruction: 0xf06f440e │ │ │ │ @ instruction: 0xf8514700 │ │ │ │ strtmi r0, [fp], -r4, lsl #22 │ │ │ │ svcmi 0x0004f85e │ │ │ │ - blx 0xff1cb442 │ │ │ │ + blx 0xff1cb422 │ │ │ │ svceq 0x00db3200 │ │ │ │ - b 0x1188b98 │ │ │ │ + b 0x1188b78 │ │ │ │ ldrbne r0, [r8, r2, asr #6] │ │ │ │ svcvc 0x00e2ebb0 │ │ │ │ - b 0xfe1f28b4 │ │ │ │ + b 0xfe1f2894 │ │ │ │ addmi r0, lr, #469762048 @ 0x1c000000 │ │ │ │ svccc 0x0004f84c │ │ │ │ andcs sp, r0, r9, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -182863,23 +182855,23 @@ │ │ │ │ rscseq r4, pc, r5, lsl #12 │ │ │ │ stmeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf06f2400 │ │ │ │ adcsne r4, pc, r0, lsl #12 │ │ │ │ eoreq pc, r4, r8, asr r8 @ │ │ │ │ tstpeq r0, lr, lsr #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf85146ac │ │ │ │ - blx 0xfe0d18b6 │ │ │ │ + blx 0xfe0d1896 │ │ │ │ svceq 0x00db3203 │ │ │ │ - bvc 0xff97d5e8 │ │ │ │ + bvc 0xff97d5c8 │ │ │ │ movteq lr, #10819 @ 0x2a43 │ │ │ │ stmibvc r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svcvc 0x00e2ebb9 │ │ │ │ - b 0xfe37291c │ │ │ │ + b 0xfe3728fc │ │ │ │ ldrbmi r0, [r1, #-774]! @ 0xfffffcfa │ │ │ │ - blcc 0x200df4 │ │ │ │ + blcc 0x200dd4 │ │ │ │ strcc sp, [r4], #-491 @ 0xfffffe15 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ adcmi r3, r7, #16, 10 @ 0x4000000 │ │ │ │ andcs sp, r0, r0, ror #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @@ -182891,42 +182883,42 @@ │ │ │ │ stmdaeq r1, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf101129b │ │ │ │ @ instruction: 0x46060410 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmibeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f2500 │ │ │ │ - b 0x1496714 │ │ │ │ + b 0x14966f4 │ │ │ │ @ instruction: 0xf06f08a8 │ │ │ │ @ instruction: 0xf8594700 │ │ │ │ @ instruction: 0xf1a40025 │ │ │ │ ssatmi r0, #21, r0, lsl #2 │ │ │ │ - blge 0x200e6c │ │ │ │ + blge 0x200e4c │ │ │ │ andcs r4, r0, #120586240 @ 0x7300000 │ │ │ │ andcc pc, r0, #206848 @ 0x32800 │ │ │ │ - b 0x1486ca0 │ │ │ │ - b 0x11a18c0 │ │ │ │ - b 0x1483a44 │ │ │ │ - bl 0xfefa1ccc │ │ │ │ + b 0x1486c80 │ │ │ │ + b 0x11a18a0 │ │ │ │ + b 0x1483a24 │ │ │ │ + bl 0xfefa1cac │ │ │ │ svclt 0x00187fe2 │ │ │ │ movweq lr, #31370 @ 0x7a8a │ │ │ │ @ instruction: 0xf84c42a1 │ │ │ │ mvnle r3, r4, lsl #22 │ │ │ │ @ instruction: 0xf1013504 │ │ │ │ @ instruction: 0x36100410 │ │ │ │ ldclle 5, cr4, [lr], {168} @ 0xa8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec19f74 │ │ │ │ + bl 0xfec19f54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ - blvc 0xfbe3fc │ │ │ │ + blvc 0xfbe3dc │ │ │ │ @ instruction: 0xf89d4d3c │ │ │ │ stmib sp, {r6, ip, sp, lr}^ │ │ │ │ stmdbge r4, {r8} │ │ │ │ stcls 8, cr10, [lr], {2} │ │ │ │ strls r6, [r7, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ umaalvs pc, r4, sp, r8 @ │ │ │ │ @@ -182944,17 +182936,17 @@ │ │ │ │ ldrtmi r0, [sl], -r0, lsl #24 │ │ │ │ movweq lr, #15292 @ 0x3bbc │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ @ instruction: 0xf1413b01 │ │ │ │ @ instruction: 0x468c31ff │ │ │ │ smlsdeq r5, r4, sl, lr │ │ │ │ @ instruction: 0xf04fd01b │ │ │ │ - b 0x14865e8 │ │ │ │ - bl 0x8620fc │ │ │ │ - b 0x1482df0 │ │ │ │ + b 0x14865c8 │ │ │ │ + bl 0x8620dc │ │ │ │ + b 0x1482dd0 │ │ │ │ @ instruction: 0x46600454 │ │ │ │ strbvc lr, [r5], #2628 @ 0xa44 │ │ │ │ svclt 0x00284150 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ @ instruction: 0xf00518e4 │ │ │ │ strmi r4, [r2], -r0, lsl #6 │ │ │ │ cmpeq r5, #274432 @ 0x43000 │ │ │ │ @@ -182963,104 +182955,104 @@ │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ smlalbblt r4, lr, ip, r6 │ │ │ │ addmi pc, r0, #-2147483644 @ 0x80000004 │ │ │ │ andcs fp, r1, ip, lsr #30 │ │ │ │ stmiane r0, {sp}^ │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ strmi r4, [ip], r3, lsl #12 │ │ │ │ - b 0x14891a0 │ │ │ │ + b 0x1489180 │ │ │ │ smlalttmi r7, r9, ip, r4 │ │ │ │ sbcsvc lr, r2, r3, asr #20 │ │ │ │ - bl 0xfed88d6c │ │ │ │ - blmi 0x3e2df4 │ │ │ │ + bl 0xfed88d4c │ │ │ │ + blmi 0x3e2dd4 │ │ │ │ @ instruction: 0xf084bf1e │ │ │ │ mvnmi r4, #0, 2 │ │ │ │ ldmdavs sl, {r0, r3, r6, r7, r8, r9, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1e4bdf0 │ │ │ │ - svclt 0x0000fe33 │ │ │ │ + svclt 0x0000fe43 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x17e338 │ │ │ │ + blhi 0x17e318 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ stclmi 0, cr11, [r5, #-548] @ 0xfffffddc │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r3, lsr #3 │ │ │ │ strls r6, [r7, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1a09c14 │ │ │ │ - ldc 5, cr0, [pc, #32] @ 0xc2ecc │ │ │ │ + ldc 5, cr0, [pc, #32] @ 0xc2eac │ │ │ │ vbic.i16 d24, #52224 @ 0xcc00 │ │ │ │ @ instruction: 0xf1b82801 │ │ │ │ svclt 0x000b0f02 │ │ │ │ @ instruction: 0xf108b2e4 │ │ │ │ strcc r0, [r1], #-2049 @ 0xfffff7ff │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b2ae8 │ │ │ │ + b 0x14b2ac8 │ │ │ │ strmi r0, [ip], -r4, asr #17 │ │ │ │ @ instruction: 0xf8564488 │ │ │ │ stmdbge r4, {r3, r8, r9, sl, fp, sp, pc} │ │ │ │ movwcs lr, #10484 @ 0x28f4 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ @ instruction: 0xf8d6a802 │ │ │ │ stc 0, cr11, [sp, #16] │ │ │ │ vstr d8, [sp, #8] │ │ │ │ @ instruction: 0xf08e8b04 │ │ │ │ ldmib sp, {r0, r2, r4, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ - b 0x177bb00 │ │ │ │ + b 0x177bae0 │ │ │ │ ldmib sp, {r0, r1, r3, r8}^ │ │ │ │ andsle r0, sl, r4, lsl #4 │ │ │ │ vstmiavc sl, {s29-s107} │ │ │ │ vmoveq.32 d9[0], lr │ │ │ │ - beq 0x177d848 │ │ │ │ + beq 0x177d828 │ │ │ │ @ instruction: 0x0c0ceb53 │ │ │ │ - bvc 0xff3bd83c │ │ │ │ + bvc 0xff3bd81c │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r8, lsr #30 │ │ │ │ - beq 0xfdb88 │ │ │ │ + beq 0xfdb68 │ │ │ │ andmi pc, r0, fp │ │ │ │ - b 0x10d48b4 │ │ │ │ - bl 0x1143098 │ │ │ │ - bl 0x743730 │ │ │ │ + b 0x10d4894 │ │ │ │ + bl 0x1143078 │ │ │ │ + bl 0x743710 │ │ │ │ @ instruction: 0xf1420001 │ │ │ │ @ instruction: 0xf1b30200 │ │ │ │ svclt 0x002c4140 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf142181b │ │ │ │ ldmne fp, {r9}^ │ │ │ │ bicsvc lr, r1, #274432 @ 0x43000 │ │ │ │ tsteq r2, r2, asr #22 │ │ │ │ vstmiavc r2!, {s29-s107} │ │ │ │ - bl 0xfecc8e78 │ │ │ │ + bl 0xfecc8e58 │ │ │ │ svclt 0x00187fe2 │ │ │ │ movweq lr, #51823 @ 0xca6f │ │ │ │ svccc 0x0008f845 │ │ │ │ @ instruction: 0xf08cbf1c │ │ │ │ bicmi r4, r9, #0, 2 │ │ │ │ rsbvs r4, r9, r0, lsr #11 │ │ │ │ - blmi 0x3f7628 │ │ │ │ - blls 0x29cfe0 │ │ │ │ + blmi 0x3f7608 │ │ │ │ + blls 0x29cfc0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ ldc 0, cr11, [sp], #36 @ 0x24 │ │ │ │ andcs r8, r0, r2, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1e48ff0 │ │ │ │ - svclt 0x0000fd9b │ │ │ │ + svclt 0x0000fdab │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf1a2b085 │ │ │ │ @@ -183068,25 +183060,25 @@ │ │ │ │ @ instruction: 0xf1a00608 │ │ │ │ @ instruction: 0xf04f0508 │ │ │ │ stcls 8, cr0, [ip], {1} │ │ │ │ stmdbcs r1, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svceq 0x0002f1b9 │ │ │ │ rsclt fp, r4, #11, 30 @ 0x2c │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x148ffe4 │ │ │ │ + b 0x148ffc4 │ │ │ │ svclt 0x000809c9 │ │ │ │ stmibeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r9], #1548 @ 0x60c │ │ │ │ - blvc 0x17e648 │ │ │ │ + blvc 0x17e628 │ │ │ │ ldm r4!, {r3, r9, sl, ip, sp}^ │ │ │ │ ldmib r7!, {r1, r8}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stc 8, cr8, [sp, #8] │ │ │ │ - vqdmulh.s16 d7, d8, d0 │ │ │ │ - strbmi pc, [ip, #-2235] @ 0xfffff745 @ │ │ │ │ + @ instruction: 0xf7ff7b00 │ │ │ │ + strbmi pc, [ip, #-3763] @ 0xfffff14d @ │ │ │ │ smlatteq r2, r5, r9, lr │ │ │ │ andlt sp, r5, lr, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -183112,35 +183104,35 @@ │ │ │ │ movwcs lr, #10742 @ 0x29f6 │ │ │ │ stc 8, cr10, [sp, #8] │ │ │ │ stmib sp, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ stmib sp, {r1, r8, fp, pc}^ │ │ │ │ @ instruction: 0xf08d8904 │ │ │ │ ldmib sp, {r0, r1, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls r3, {r2, ip, sp} │ │ │ │ - bl 0x10c93fc │ │ │ │ - b 0x1483894 │ │ │ │ - b 0x11a2418 │ │ │ │ + bl 0x10c93dc │ │ │ │ + b 0x1483874 │ │ │ │ + b 0x11a23f8 │ │ │ │ @ instruction: 0x17d173d1 │ │ │ │ svcvc 0x00e0ebb1 │ │ │ │ - b 0x1cb2d04 │ │ │ │ + b 0x1cb2ce4 │ │ │ │ @ instruction: 0xf845030c │ │ │ │ svclt 0x001c3f08 │ │ │ │ andmi pc, r0, #140 @ 0x8c │ │ │ │ adcmi r4, r7, #1207959555 @ 0x48000003 │ │ │ │ bicsle r6, r8, sl, rrx │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldc2l 1, cr15, [r8], #912 @ 0x390 │ │ │ │ + stc2 1, cr15, [r8, #-912] @ 0xfffffc70 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x00024c2d │ │ │ │ @@ -183164,319 +183156,319 @@ │ │ │ │ @ instruction: 0xf08d8904 │ │ │ │ ldmib sp, {r0, r1, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls r5, {r0, r1, r9, ip, sp} │ │ │ │ strhmi pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ movwcs fp, #7980 @ 0x1f2c │ │ │ │ ldmne fp, {r8, r9, sp} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ - bl 0x11094cc │ │ │ │ - b 0x1183968 │ │ │ │ - b 0x14a00a8 │ │ │ │ + bl 0x11094ac │ │ │ │ + b 0x1183948 │ │ │ │ + b 0x14a0088 │ │ │ │ ldrbne r7, [r0, r1, ror #25] │ │ │ │ svcvc 0x00e1ebb0 │ │ │ │ - b 0x1cb2dd4 │ │ │ │ + b 0x1cb2db4 │ │ │ │ @ instruction: 0xf845030c │ │ │ │ svclt 0x001c3f08 │ │ │ │ andmi pc, r0, #140 @ 0x8c │ │ │ │ adcsmi r4, ip, #1207959555 @ 0x48000003 │ │ │ │ bicsle r6, r0, sl, rrx │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldc2 1, cr15, [r0], {228} @ 0xe4 │ │ │ │ + stc2 1, cr15, [r0], #912 @ 0x390 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x17e674 │ │ │ │ + blhi 0x17e654 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, fp, sp, lsl r6 │ │ │ │ @ instruction: 0xf1014b37 │ │ │ │ vmov.i16 d16, #53248 @ 0xd000 │ │ │ │ @ instruction: 0xf04f2401 │ │ │ │ @ instruction: 0x2c020b00 │ │ │ │ - blhi 0xd3e85c │ │ │ │ - blx 0x18b2e0c │ │ │ │ + blhi 0xd3e83c │ │ │ │ + blx 0x18b2dec │ │ │ │ @ instruction: 0xf104f885 │ │ │ │ @ instruction: 0xf1080801 │ │ │ │ adcne r0, sp, #65536 @ 0x10000 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b 0x14a7208 │ │ │ │ - bl 0x145520 │ │ │ │ - b 0x1485918 │ │ │ │ - blls 0x1855a8 │ │ │ │ + b 0x14a71e8 │ │ │ │ + bl 0x145500 │ │ │ │ + b 0x14858f8 │ │ │ │ + blls 0x185588 │ │ │ │ ldreq pc, [r0, -sl, lsr #3] │ │ │ │ strmi lr, [r0, #-2521] @ 0xfffff627 │ │ │ │ strbeq lr, [fp], r3, lsl #22 │ │ │ │ movwcs lr, #10487 @ 0x28f7 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ stmdage r4, {r1, r2, r8, fp, sp, pc} │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ - blhi 0x1fe85c │ │ │ │ - blhi 0x27e860 │ │ │ │ + blhi 0x1fe83c │ │ │ │ + blhi 0x27e840 │ │ │ │ cdp2 0, 13, cr15, cr6, cr13, {4} │ │ │ │ - blls 0x269a48 │ │ │ │ + blls 0x269a28 │ │ │ │ ldmne fp, {r0, r1, r2, r8, fp, ip, pc}^ │ │ │ │ bicsvc lr, r2, #274432 @ 0x43000 │ │ │ │ andeq lr, r1, #66560 @ 0x10400 │ │ │ │ vstmiavc r1!, {s29-s107} │ │ │ │ - bl 0xfecc9188 │ │ │ │ + bl 0xfecc9168 │ │ │ │ svclt 0x001e7fe1 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ movweq lr, #51823 @ 0xca6f │ │ │ │ andeq lr, r2, #140, 20 @ 0x8c000 │ │ │ │ stmib r6, {r0, r1, r2, r4, r6, r8, sl, lr}^ │ │ │ │ @ instruction: 0xf1063200 │ │ │ │ bicsle r0, r7, r8, lsl #12 │ │ │ │ - bleq 0x17f694 │ │ │ │ + bleq 0x17f674 │ │ │ │ ldmdbeq r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x4ff68c │ │ │ │ - blle 0xff2d4980 │ │ │ │ + beq 0x4ff66c │ │ │ │ + blle 0xff2d4960 │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, ip, lsl #2 │ │ │ │ - blhi 0x17e57c │ │ │ │ + blhi 0x17e55c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 1, cr15, [r8], {228} @ 0xe4 │ │ │ │ + stc2 1, cr15, [r8], #-912 @ 0xfffffc70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x17e770 │ │ │ │ + blhi 0x17e750 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, fp, sp, lsl r6 │ │ │ │ @ instruction: 0xf1014b3a │ │ │ │ vmov.i16 d16, #53248 @ 0xd000 │ │ │ │ @ instruction: 0xf04f2401 │ │ │ │ @ instruction: 0x2c020b00 │ │ │ │ - blhi 0xdfe958 │ │ │ │ - blx 0x18b2f08 │ │ │ │ + blhi 0xdfe938 │ │ │ │ + blx 0x18b2ee8 │ │ │ │ @ instruction: 0xf104f885 │ │ │ │ @ instruction: 0xf1080801 │ │ │ │ adcne r0, sp, #65536 @ 0x10000 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b 0x14a7304 │ │ │ │ - bl 0x14561c │ │ │ │ - b 0x1485a14 │ │ │ │ - blls 0x1856a4 │ │ │ │ + b 0x14a72e4 │ │ │ │ + bl 0x1455fc │ │ │ │ + b 0x14859f4 │ │ │ │ + blls 0x185684 │ │ │ │ ldreq pc, [r0, -sl, lsr #3] │ │ │ │ strmi lr, [r0, #-2521] @ 0xfffff627 │ │ │ │ strbeq lr, [fp], r3, lsl #22 │ │ │ │ movwcs lr, #10487 @ 0x28f7 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ stmdage r4, {r1, r2, r8, fp, sp, pc} │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ - blhi 0x1fe958 │ │ │ │ - blhi 0x27e95c │ │ │ │ + blhi 0x1fe938 │ │ │ │ + blhi 0x27e93c │ │ │ │ cdp2 0, 5, cr15, cr8, cr13, {4} │ │ │ │ ldmib sp, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1b30106 │ │ │ │ svclt 0x002c4240 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf141181b │ │ │ │ ldmne fp, {r8}^ │ │ │ │ bicsvc lr, r2, #274432 @ 0x43000 │ │ │ │ andeq lr, r1, #66560 @ 0x10400 │ │ │ │ vstmiavc r1!, {s29-s107} │ │ │ │ - bl 0xfecc9294 │ │ │ │ + bl 0xfecc9274 │ │ │ │ svclt 0x001e7fe1 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ movweq lr, #51823 @ 0xca6f │ │ │ │ andeq lr, r2, #140, 20 @ 0x8c000 │ │ │ │ stmib r6, {r0, r1, r2, r4, r6, r8, sl, lr}^ │ │ │ │ @ instruction: 0xf1063200 │ │ │ │ bicle r0, pc, r8, lsl #12 │ │ │ │ - bleq 0x17f7a0 │ │ │ │ + bleq 0x17f780 │ │ │ │ ldmdbeq r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x4ff798 │ │ │ │ - blle 0xff0d4a8c │ │ │ │ + beq 0x4ff778 │ │ │ │ + blle 0xff0d4a6c │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, ip, lsl #2 │ │ │ │ - blhi 0x17e688 │ │ │ │ + blhi 0x17e668 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfe57fb3e │ │ │ │ + blx 0xfe97fb1e │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ svcne 0x001c4686 │ │ │ │ stcls 0, cr11, [ip, #-524] @ 0xfffffdf4 │ │ │ │ vmlal.u , d21, d3[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ - b 0x14b302c │ │ │ │ + b 0x14b300c │ │ │ │ ldrtmi r0, [r8], r5, asr #17 │ │ │ │ - bl 0x10aff8 │ │ │ │ + bl 0x10afd8 │ │ │ │ stmib sp, {r3, r9, fp}^ │ │ │ │ @ instruction: 0xf9918700 │ │ │ │ @ instruction: 0xf9920002 │ │ │ │ @ instruction: 0xf991c002 │ │ │ │ @ instruction: 0xf9926003 │ │ │ │ @ instruction: 0xf9918003 │ │ │ │ @ instruction: 0xf9923001 │ │ │ │ @ instruction: 0xf9119001 │ │ │ │ @ instruction: 0xf9127b04 │ │ │ │ strmi fp, [sl, #2820] @ 0xb04 │ │ │ │ @ instruction: 0xf70bfb17 │ │ │ │ movwvc pc, #39699 @ 0x9b13 @ │ │ │ │ svcvc 0x0004f854 │ │ │ │ - blx 0x65450a │ │ │ │ - blx 0x4d0c42 │ │ │ │ + blx 0x6544ea │ │ │ │ + blx 0x4d0c22 │ │ │ │ @ instruction: 0xf845600c │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ @ instruction: 0x8700e9dd │ │ │ │ strbmi r4, [r7, #-1222] @ 0xfffffb3a │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeacb838 │ │ │ │ + bl 0xfeacb818 │ │ │ │ stmia lr!, {r1, r2, r3, fp}^ │ │ │ │ - bl 0x443848 │ │ │ │ + bl 0x443828 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stceq 1, cr15, [r4], {163} @ 0xa3 │ │ │ │ rsclt r9, ip, #8, 26 @ 0x200 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x1490878 │ │ │ │ + b 0x1490858 │ │ │ │ svclt 0x001404c4 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ svcne 0x000546a6 │ │ │ │ streq lr, [lr], -r1, lsl #22 │ │ │ │ tstcc r4, fp, lsl #16 │ │ │ │ mulge r0, r2, r8 │ │ │ │ @ instruction: 0xf8113204 │ │ │ │ @ instruction: 0xf8127c03 │ │ │ │ @ instruction: 0xf85c8c03 │ │ │ │ - blx 0x36b0ae │ │ │ │ + blx 0x36b08e │ │ │ │ @ instruction: 0xf812f303 │ │ │ │ - blx 0x2ee4aa │ │ │ │ + blx 0x2ee48a │ │ │ │ @ instruction: 0xf8113307 │ │ │ │ @ instruction: 0xf8118c01 │ │ │ │ addmi r7, lr, #512 @ 0x200 │ │ │ │ - blx 0x3545e2 │ │ │ │ + blx 0x3545c2 │ │ │ │ @ instruction: 0xf8123308 │ │ │ │ - blx 0x2e64c6 │ │ │ │ + blx 0x2e64a6 │ │ │ │ @ instruction: 0xf8453307 │ │ │ │ bicsle r3, pc, r4, lsl #30 │ │ │ │ ldrbmi r4, [r4, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec4d0d0 │ │ │ │ + bl 0xfec4d0b0 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xdd0e0 │ │ │ │ + bl 0xdd0c0 │ │ │ │ addsmi r0, ip, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stceq 1, cr15, [r4], {163} @ 0xa3 │ │ │ │ rsclt r9, ip, #8, 26 @ 0x200 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x1490910 │ │ │ │ + b 0x14908f0 │ │ │ │ svclt 0x001404c4 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ svcne 0x000546a6 │ │ │ │ streq lr, [lr], -r1, lsl #22 │ │ │ │ tstcc r4, fp, lsl #16 │ │ │ │ mulge r0, r2, r9 │ │ │ │ @ instruction: 0xf8113204 │ │ │ │ @ instruction: 0xf9127c03 │ │ │ │ @ instruction: 0xf85c8c03 │ │ │ │ - blx 0x36b146 │ │ │ │ + blx 0x36b126 │ │ │ │ @ instruction: 0xf912f303 │ │ │ │ - blx 0x2ee542 │ │ │ │ + blx 0x2ee522 │ │ │ │ @ instruction: 0xf8113307 │ │ │ │ @ instruction: 0xf8118c01 │ │ │ │ addmi r7, lr, #512 @ 0x200 │ │ │ │ - blx 0x35467a │ │ │ │ + blx 0x35465a │ │ │ │ @ instruction: 0xf9123308 │ │ │ │ - blx 0x2e655e │ │ │ │ + blx 0x2e653e │ │ │ │ @ instruction: 0xf8453307 │ │ │ │ bicsle r3, pc, r4, lsl #30 │ │ │ │ ldrbmi r4, [r4, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec4d168 │ │ │ │ + bl 0xfec4d148 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xdd178 │ │ │ │ + bl 0xdd158 │ │ │ │ addsmi r0, ip, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r3, [r7], -r8, lsl #22 │ │ │ │ stmdacc r8, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ - blx 0x18aa5d8 │ │ │ │ + blx 0x18aa5b8 │ │ │ │ vmull.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ strgt lr, [r4, -sp, asr #19] │ │ │ │ rsceq fp, r6, r4, lsl pc │ │ │ │ - bl 0x114f50 │ │ │ │ + bl 0x114f30 │ │ │ │ strls r0, [r3], -r6, lsl #28 │ │ │ │ @ instruction: 0x5000f9b1 │ │ │ │ @ instruction: 0xf9b23108 │ │ │ │ andcc r4, r8, #0 │ │ │ │ stcgt 8, cr15, [r6], {49} @ 0x31 │ │ │ │ stcvs 8, cr15, [r6], {50} @ 0x32 │ │ │ │ stcvc 8, cr15, [r2], {50} @ 0x32 │ │ │ │ - blge 0x2023ec │ │ │ │ + blge 0x2023cc │ │ │ │ @ instruction: 0x465d4654 │ │ │ │ strmi pc, [r6, #3020] @ 0xbcc │ │ │ │ svcvs 0x0008f853 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ stcls 12, cr9, [r1, #-0] │ │ │ │ stmdaeq r6, {r2, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf831685c │ │ │ │ - bl 0x11f6600 │ │ │ │ + bl 0x11f65e0 │ │ │ │ strbmi r0, [r4], -r5, lsl #18 │ │ │ │ @ instruction: 0xf831464d │ │ │ │ ldrbmi r6, [r1, #-3076]! @ 0xfffff3fc │ │ │ │ strmi pc, [r7, #3020] @ 0xbcc │ │ │ │ stcgt 8, cr15, [r4], {50} @ 0x32 │ │ │ │ strmi pc, [ip, #3014] @ 0xbc6 │ │ │ │ strmi lr, [r2, #-2528] @ 0xfffff620 │ │ │ │ ldmib sp, {r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ svcls 0x00056c03 │ │ │ │ ldrtmi r4, [r7], #-1460 @ 0xfffffa4c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xffe4ba28 │ │ │ │ + blne 0xffe4ba08 │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ ldrmi r1, [ip, #2491] @ 0x9bb │ │ │ │ strdlt sp, [r7], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -183484,31 +183476,31 @@ │ │ │ │ @ instruction: 0xf1a34606 │ │ │ │ addlt r0, r3, r8, lsl #24 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ rsclt r9, r5, #12, 24 @ 0xc00 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x149066c │ │ │ │ + b 0x149064c │ │ │ │ svclt 0x001405c5 │ │ │ │ strtmi r0, [r8], -r0, ror #1 │ │ │ │ stmdbeq r0, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ streq lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xa002f8b2 │ │ │ │ ldmhi r4, {r0, r2, r3, r7, fp, pc} │ │ │ │ @ instruction: 0x8006f8b1 │ │ │ │ @ instruction: 0xf8b188d7 │ │ │ │ @ instruction: 0xf832b002 │ │ │ │ @ instruction: 0xf8310b08 │ │ │ │ - blx 0xfe9922b6 │ │ │ │ - blx 0xffb8429a │ │ │ │ + blx 0xfe992296 │ │ │ │ + blx 0xffb8427a │ │ │ │ @ instruction: 0xf85c030a │ │ │ │ - bl 0x4ef2c0 │ │ │ │ + bl 0x4ef2a0 │ │ │ │ @ instruction: 0xf8dc0a0a │ │ │ │ - bl 0x11836b8 │ │ │ │ + bl 0x1183698 │ │ │ │ strbmi r0, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwge pc, #31720 @ 0x7be8 @ │ │ │ │ movwge pc, #19429 @ 0x4be5 @ │ │ │ │ svcge 0x0008f84e │ │ │ │ andcc pc, r4, lr, asr #17 │ │ │ │ ldmib sp, {r2, r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ strmi r0, [r6], #-1280 @ 0xfffffb00 │ │ │ │ @@ -183526,22 +183518,22 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r1], -ip, lsl #12 │ │ │ │ @ instruction: 0xf04fb089 │ │ │ │ ldcls 12, cr0, [r2, #-0] │ │ │ │ movwmi lr, #14797 @ 0x39cd │ │ │ │ movwcc fp, #4843 @ 0x12eb │ │ │ │ vshr.u64 q8, q4, #59 │ │ │ │ - blcs 0x14c314 │ │ │ │ + blcs 0x14c2f4 │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ - bl 0x154f2c │ │ │ │ + bl 0x154f0c │ │ │ │ andls r0, r7, r5, lsl #23 │ │ │ │ sbcseq fp, ip, r8, lsl pc │ │ │ │ stmib sp, {r0, r1, r5, r7, fp}^ │ │ │ │ - blcs 0x1d0740 │ │ │ │ + blcs 0x1d0720 │ │ │ │ svclt 0x0028461d │ │ │ │ strmi r2, [fp], -r4, lsl #10 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r9 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0xbc01e9cd │ │ │ │ mulhi r1, r2, r9 │ │ │ │ @@ -183550,30 +183542,30 @@ │ │ │ │ ldmdbne r6, {r2, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r2], #-2563 @ 0xfffff5fd │ │ │ │ @ instruction: 0xf992441c │ │ │ │ @ instruction: 0xf10cb001 │ │ │ │ @ instruction: 0xf9920c01 │ │ │ │ strbmi r0, [r5, #-2]! │ │ │ │ mulge r3, r2, r9 │ │ │ │ - blne 0x201bb8 │ │ │ │ + blne 0x201b98 │ │ │ │ @ instruction: 0xf109fb11 │ │ │ │ tstpne r8, fp, lsl fp @ p-variant is OBSOLETE │ │ │ │ - bllt 0x2018d4 │ │ │ │ - blx 0x7548e6 │ │ │ │ - blx 0x4c9fa2 │ │ │ │ + bllt 0x2018b4 │ │ │ │ + blx 0x7548c6 │ │ │ │ + blx 0x4c9f82 │ │ │ │ @ instruction: 0xf844a00e │ │ │ │ vstmiale r6!, {d16-d17} │ │ │ │ - blt 0x13df04 │ │ │ │ + blt 0x13dee4 │ │ │ │ @ instruction: 0xf10a1e6a │ │ │ │ - bl 0xfe94679c │ │ │ │ + bl 0xfe94677c │ │ │ │ strbmi r0, [r5, #-522]! @ 0xfffffdf6 │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ - beq 0x23fbcc │ │ │ │ - bl 0x1549f8 │ │ │ │ - bls 0x204bd4 │ │ │ │ + beq 0x23fbac │ │ │ │ + bl 0x1549d8 │ │ │ │ + bls 0x204bb4 │ │ │ │ stclle 5, cr4, [r1], {98} @ 0x62 │ │ │ │ ldrdmi lr, [r6], -sp │ │ │ │ strtmi r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ stmdble r7, {r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r1!, {r2, r5, r6, r9, fp, ip}^ │ │ │ │ stmdbne fp, {r1, r8, r9, sl, sp, lr} │ │ │ │ @@ -183586,139 +183578,139 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r4, r7, r3, lsl #13 │ │ │ │ stmib sp, {r4, r8, sl, fp, ip, pc}^ │ │ │ │ vsubw.u8 , , d1 │ │ │ │ rsclt r2, fp, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1032902 │ │ │ │ svclt 0x00180301 │ │ │ │ - b 0x148fc04 │ │ │ │ - b 0x148ce98 │ │ │ │ + b 0x148fbe4 │ │ │ │ + b 0x148ce78 │ │ │ │ movwls r0, #21443 @ 0x53c3 │ │ │ │ sbceq fp, ip, r4, lsl pc │ │ │ │ - bl 0x155080 │ │ │ │ + bl 0x155060 │ │ │ │ smlabbcs r0, r5, r9, r0 │ │ │ │ - beq 0xfe5fe154 │ │ │ │ + beq 0xfe5fe134 │ │ │ │ strge lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ svceq 0x0004f1ba │ │ │ │ svclt 0x002846d6 │ │ │ │ cdpeq 0, 0, cr15, cr4, cr15, {2} │ │ │ │ @ instruction: 0xf8190088 │ │ │ │ - bl 0x3338b4 │ │ │ │ + bl 0x333894 │ │ │ │ strmi r0, [r8], r0, lsl #6 │ │ │ │ ldmvc lr, {r0, r1, r2, r3, r4, r6, fp, ip, sp, lr} │ │ │ │ - blls 0x161bb0 │ │ │ │ - blls 0x1098b0 │ │ │ │ + blls 0x161b90 │ │ │ │ + blls 0x109890 │ │ │ │ ldrbmi r1, [r8], #-2074 @ 0xfffff7e6 │ │ │ │ mulge r0, r2, r8 │ │ │ │ ldmdavc r3, {r0, r8, ip, sp}^ │ │ │ │ @ instruction: 0xf102458e │ │ │ │ - blx 0x3c4066 │ │ │ │ - blx 0x2c2082 │ │ │ │ + blx 0x3c4046 │ │ │ │ + blx 0x2c2062 │ │ │ │ @ instruction: 0xf854aa03 │ │ │ │ ldrbmi r3, [r3], #-2820 @ 0xfffff4fc │ │ │ │ stcge 8, cr15, [r1], {18} │ │ │ │ movwcc pc, #43781 @ 0xab05 @ │ │ │ │ stcge 8, cr15, [r2], {18} │ │ │ │ movwcc pc, #43782 @ 0xab06 @ │ │ │ │ - blcc 0x201974 │ │ │ │ + blcc 0x201954 │ │ │ │ @ instruction: 0xf10edce6 │ │ │ │ @ instruction: 0xf10833ff │ │ │ │ - bl 0xfe983c84 │ │ │ │ + bl 0xfe983c64 │ │ │ │ @ instruction: 0xf1080308 │ │ │ │ strmi r0, [lr, #2053] @ 0x805 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - bl 0x1948f4 │ │ │ │ - blls 0x1870b4 │ │ │ │ + bl 0x1948d4 │ │ │ │ + blls 0x187094 │ │ │ │ stclle 2, cr4, [r7], {139} @ 0x8b │ │ │ │ movwmi lr, #18909 @ 0x49dd │ │ │ │ adcmi r4, r3, #-1560281088 @ 0xa3000000 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfe9cbca8 │ │ │ │ + bl 0xfe9cbc88 │ │ │ │ stmia fp!, {r0, r1, r3, sl}^ │ │ │ │ - bl 0x383cb8 │ │ │ │ + bl 0x383c98 │ │ │ │ addsmi r0, r3, #4, 4 @ 0x40000000 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r1], -ip, lsl #12 │ │ │ │ @ instruction: 0xf04fb089 │ │ │ │ ldcls 12, cr0, [r2, #-0] │ │ │ │ movwmi lr, #14797 @ 0x39cd │ │ │ │ movwcc fp, #4843 @ 0x12eb │ │ │ │ vshr.u64 q8, q4, #59 │ │ │ │ - blcs 0x14c4ec │ │ │ │ + blcs 0x14c4cc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ - bl 0x155104 │ │ │ │ + bl 0x1550e4 │ │ │ │ andls r0, r7, r5, lsl #23 │ │ │ │ sbcseq fp, ip, r8, lsl pc │ │ │ │ stmib sp, {r0, r1, r5, r7, fp}^ │ │ │ │ - blcs 0x1d0918 │ │ │ │ + blcs 0x1d08f8 │ │ │ │ svclt 0x0028461d │ │ │ │ strmi r2, [fp], -r4, lsl #10 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r8 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0xbc01e9cd │ │ │ │ mulhi r1, r2, r8 │ │ │ │ mul r2, r2, r8 │ │ │ │ - bls 0x1e1c84 │ │ │ │ - bls 0x189d84 │ │ │ │ + bls 0x1e1c64 │ │ │ │ + bls 0x189d64 │ │ │ │ ldrmi r4, [ip], #-1058 @ 0xfffffbde │ │ │ │ mullt r1, r2, r9 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ muleq r2, r2, r9 │ │ │ │ @ instruction: 0xf9924565 │ │ │ │ @ instruction: 0xf912a003 │ │ │ │ - blx 0x50a55a │ │ │ │ - blx 0x6ffd72 │ │ │ │ + blx 0x50a53a │ │ │ │ + blx 0x6ffd52 │ │ │ │ @ instruction: 0xf856110b │ │ │ │ ldrbmi fp, [r9], #-2820 @ 0xfffff4fc │ │ │ │ - bne 0x3825b4 │ │ │ │ + bne 0x382594 │ │ │ │ andge pc, r0, lr, lsl fp @ │ │ │ │ - bleq 0x201a70 │ │ │ │ + bleq 0x201a50 │ │ │ │ ldmib sp, {r1, r2, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ vmulne.f32 s23, s20, s2 │ │ │ │ stceq 1, cr15, [r1], {10} │ │ │ │ andeq lr, sl, #165888 @ 0x28800 │ │ │ │ svclt 0x00b84565 │ │ │ │ @ instruction: 0xf10a2200 │ │ │ │ ldrmi r0, [r4], #2565 @ 0xa05 │ │ │ │ streq lr, [sl, #-2818] @ 0xfffff4fe │ │ │ │ strbmi r9, [r2, #-2565]! @ 0xfffff5fb │ │ │ │ ldmib sp, {r1, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ ldrmi r4, [r9], -r6 │ │ │ │ adcmi r4, r0, #553648128 @ 0x21000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x19cd598 │ │ │ │ + bne 0x19cd578 │ │ │ │ strvs lr, [r2, -r1, ror #17] │ │ │ │ addsmi r1, r8, #180224 @ 0x2c000 │ │ │ │ strdlt sp, [r9], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r1], -ip, lsl #12 │ │ │ │ @ instruction: 0xf04fb089 │ │ │ │ ldcls 12, cr0, [r2, #-0] │ │ │ │ movwmi lr, #14797 @ 0x39cd │ │ │ │ movwcc fp, #4843 @ 0x12eb │ │ │ │ vshr.u64 q8, q4, #59 │ │ │ │ - blcs 0x14c5d8 │ │ │ │ + blcs 0x14c5b8 │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ - bl 0x1551f0 │ │ │ │ + bl 0x1551d0 │ │ │ │ andls r0, r7, r5, lsl #23 │ │ │ │ sbcseq fp, ip, r8, lsl pc │ │ │ │ stmib sp, {r0, r1, r5, r7, fp}^ │ │ │ │ - blcs 0x1d0a04 │ │ │ │ + blcs 0x1d09e4 │ │ │ │ svclt 0x0028461d │ │ │ │ strmi r2, [fp], -r4, lsl #10 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r9 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0xbc01e9cd │ │ │ │ mulhi r1, r2, r9 │ │ │ │ @@ -183727,35 +183719,35 @@ │ │ │ │ ldmdbne r6, {r2, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r2], #-2563 @ 0xfffff5fd │ │ │ │ @ instruction: 0xf892441c │ │ │ │ @ instruction: 0xf10cb001 │ │ │ │ ldmvc r0, {r0, sl, fp} │ │ │ │ @ instruction: 0xf8924565 │ │ │ │ @ instruction: 0xf812a003 │ │ │ │ - blx 0x50a646 │ │ │ │ - blx 0x7bfe5e │ │ │ │ + blx 0x50a626 │ │ │ │ + blx 0x7bfe3e │ │ │ │ @ instruction: 0xf8561108 │ │ │ │ ldrbmi fp, [r9], #-2820 @ 0xfffff4fc │ │ │ │ - bne 0x2c26ac │ │ │ │ + bne 0x2c268c │ │ │ │ andge pc, lr, r0, lsl fp @ │ │ │ │ - bleq 0x201b5c │ │ │ │ + bleq 0x201b3c │ │ │ │ ldmib sp, {r0, r1, r2, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ vmulne.f32 s23, s20, s2 │ │ │ │ stceq 1, cr15, [r1], {10} │ │ │ │ andeq lr, sl, #165888 @ 0x28800 │ │ │ │ svclt 0x00b84565 │ │ │ │ @ instruction: 0xf10a2200 │ │ │ │ ldrmi r0, [r4], #2565 @ 0xa05 │ │ │ │ streq lr, [sl, #-2818] @ 0xfffff4fe │ │ │ │ strbmi r9, [r2, #-2565]! @ 0xfffff5fb │ │ │ │ ldmib sp, {r1, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ ldrmi r4, [r9], -r6 │ │ │ │ adcmi r4, r0, #553648128 @ 0x21000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x19cd684 │ │ │ │ + bne 0x19cd664 │ │ │ │ strvs lr, [r2, -r1, ror #17] │ │ │ │ addsmi r1, r8, #180224 @ 0x2c000 │ │ │ │ strdlt sp, [r9], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -183767,25 +183759,25 @@ │ │ │ │ stmdbcs r2, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ eorslt pc, r4, sp, asr #17 │ │ │ │ sbceq fp, r9, r4, lsl pc │ │ │ │ - bl 0x155338 │ │ │ │ + bl 0x155318 │ │ │ │ stmib sp, {r2, r6, r7, fp}^ │ │ │ │ - b 0x1488714 │ │ │ │ + b 0x14886f4 │ │ │ │ @ instruction: 0xf8cd09d1 │ │ │ │ @ instruction: 0x464a9030 │ │ │ │ - bcs 0x1555ec │ │ │ │ + bcs 0x1555cc │ │ │ │ andcs fp, r2, #40, 30 @ 0xa0 │ │ │ │ @ instruction: 0xf9394696 │ │ │ │ rsceq r3, ip, r5, lsr r0 │ │ │ │ - bl 0x328708 │ │ │ │ - blls 0x403f0c │ │ │ │ + bl 0x3286e8 │ │ │ │ + blls 0x403eec │ │ │ │ ldmdbne sl, {r1, r3, fp, ip, pc} │ │ │ │ strls r9, [r9, #-2827] @ 0xfffff4f5 │ │ │ │ strmi r4, [r4], #-1059 @ 0xfffffbdd │ │ │ │ @ instruction: 0x0002f9b1 │ │ │ │ @ instruction: 0xf9b19005 │ │ │ │ @ instruction: 0xf9b10004 │ │ │ │ andls r1, r6, r6 │ │ │ │ @@ -183797,43 +183789,43 @@ │ │ │ │ ldmib r2, {r1, r2, sl, fp, lr, pc}^ │ │ │ │ andcc r9, r8, #0, 22 │ │ │ │ andne pc, r0, r1, lsl #23 │ │ │ │ stcge 8, cr15, [r2], {51} @ 0x33 │ │ │ │ andne lr, r0, sp, asr #19 │ │ │ │ ldmib sp, {r0, r2, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8336700 │ │ │ │ - blx 0xff3e6b5e │ │ │ │ - bl 0x65d954 │ │ │ │ + blx 0xff3e6b3e │ │ │ │ + bl 0x65d934 │ │ │ │ strls r0, [r2], -r9, lsl #12 │ │ │ │ tsteq r7, fp, asr #22 │ │ │ │ ldmib sp, {r0, r1, r8, ip, pc}^ │ │ │ │ strmi r6, [lr, #1794]! @ 0x702 │ │ │ │ - blx 0xff369f82 │ │ │ │ + blx 0xff369f62 │ │ │ │ ldrtmi r6, [r0], -r1, lsl #15 │ │ │ │ ldrtmi r9, [r9], -r6, lsl #28 │ │ │ │ orreq pc, r6, r8, asr #23 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldmib sp, {r2, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf10e9c08 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf10c6700 │ │ │ │ - bl 0xfe984f8c │ │ │ │ + bl 0xfe984f6c │ │ │ │ @ instruction: 0xf10c030c │ │ │ │ strmi r0, [lr, #3075]! @ 0xc03 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - bl 0x194c0c │ │ │ │ - blls 0x3c73cc │ │ │ │ + bl 0x194bec │ │ │ │ + blls 0x3c73ac │ │ │ │ stcle 2, cr4, [r6], #684 @ 0x2ac │ │ │ │ movwne lr, #59869 @ 0xe9dd │ │ │ │ ldrdge pc, [r8], -sp @ │ │ │ │ strmi r4, [sl], #651 @ 0x28b │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe90cfb4 │ │ │ │ + bl 0xfe90cf94 │ │ │ │ stmia sl!, {r1, r3, r8}^ │ │ │ │ - bl 0x354fc4 │ │ │ │ + bl 0x354fa4 │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xb011d8f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -183844,58 +183836,58 @@ │ │ │ │ smlabtcs r1, r4, r3, pc @ │ │ │ │ stmdbcs r2, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ sbceq fp, r9, r4, lsl pc │ │ │ │ - bl 0x15546c │ │ │ │ + bl 0x15544c │ │ │ │ stmib sp, {r2, r6, r7, r8, sl}^ │ │ │ │ stmiaeq sl, {r1, r3, r8, r9, ip}^ │ │ │ │ - bcs 0x1556c4 │ │ │ │ + bcs 0x1556a4 │ │ │ │ svclt 0x00284690 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ rscseq r9, r8, r7, lsl #4 │ │ │ │ eorsge pc, r7, ip, lsr r8 @ │ │ │ │ movweq lr, #2828 @ 0xb0c │ │ │ │ strgt lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf8b3885a │ │ │ │ ldmhi fp, {r2, ip, pc}^ │ │ │ │ - blls 0x328844 │ │ │ │ + blls 0x328824 │ │ │ │ ldmdane ip, {r1, r9, ip, pc} │ │ │ │ ldmdane r9, {r3, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [r8], #-2822 @ 0xfffff4fa │ │ │ │ andcc r8, r8, sp, lsl #17 │ │ │ │ strcc r8, [r1, -lr, asr #17] │ │ │ │ @ instruction: 0xe002f8b1 │ │ │ │ - blcc 0x301d18 │ │ │ │ + blcc 0x301cf8 │ │ │ │ stcls 5, cr9, [r2, #-4] │ │ │ │ andgt lr, r0, #212, 18 @ 0x350000 │ │ │ │ - blcc 0x382aec │ │ │ │ - blx 0xffc50c86 │ │ │ │ + blcc 0x382acc │ │ │ │ + blx 0xffc50c66 │ │ │ │ vstrls d3, [r3, #-20] @ 0xffffffec │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ andeq lr, fp, #67584 @ 0x10800 │ │ │ │ - blx 0xffa55356 │ │ │ │ + blx 0xffa55336 │ │ │ │ stcls 2, cr3, [r1, #-20] @ 0xffffffec │ │ │ │ andcc pc, r9, #234496 @ 0x39400 │ │ │ │ andcc lr, r2, #64, 18 @ 0x100000 │ │ │ │ ldmib sp, {r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf108c604 │ │ │ │ ldclne 3, cr3, [r7], #-1020 @ 0xfffffc04 │ │ │ │ ldrmi r1, [r8, #2971]! @ 0xb9b │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - ldrmi r3, [pc], #-1539 @ 0xc3c98 │ │ │ │ + ldrmi r3, [pc], #-1539 @ 0xc3c78 │ │ │ │ stmdaeq r6, {r0, r1, r8, r9, fp, sp, lr, pc} │ │ │ │ adcsmi r9, fp, #7168 @ 0x1c00 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r5, r7, sl, fp, ip, lr, pc}^ │ │ │ │ cdpls 3, 0, cr1, cr6, cr10, {0} │ │ │ │ strmi r4, [lr], #-651 @ 0xfffffd75 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - blne 0xfe30d0b4 │ │ │ │ + blne 0xfe30d094 │ │ │ │ strmi lr, [r2, #-2278] @ 0xfffff71a │ │ │ │ addsmi r1, r3, #7471104 @ 0x720000 │ │ │ │ strdlt sp, [sp], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -183904,53 +183896,53 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [pc], -r5, lsl #1 │ │ │ │ stcne 12, cr1, [ip], {149} @ 0x95 │ │ │ │ andls r9, r3, lr, lsl #28 │ │ │ │ addvs pc, r0, #100663296 @ 0x6000000 │ │ │ │ vsubl.u8 , d6, d0 │ │ │ │ - blx 0x188c8fc │ │ │ │ - blcs 0x182f14 │ │ │ │ + blx 0x188c8dc │ │ │ │ + blcs 0x182ef4 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ - blcs 0xff100c20 │ │ │ │ + blcs 0xff100c00 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ streq pc, [r2], -r0, lsl #2 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ - bl 0x1156a4 │ │ │ │ + bl 0x115684 │ │ │ │ stmib sp, {r0, r1, r9, fp}^ │ │ │ │ @ instruction: 0xf10a3c01 │ │ │ │ ands r0, sl, r2, lsl #20 │ │ │ │ andmi pc, r0, #687865856 @ 0x29000000 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf5b2d002 │ │ │ │ stcle 15, cr4, [r1], {248} @ 0xf8 │ │ │ │ stmdbmi r0, {r0, r3, r7, sl, ip, sp, lr, pc} │ │ │ │ strcc r4, [r4], #-1594 @ 0xfffff9c6 │ │ │ │ - mcr2 7, 2, pc, cr14, cr15, {2} @ │ │ │ │ + mrc2 7, 2, pc, cr14, cr15, {2} │ │ │ │ @ instruction: 0x4684463a │ │ │ │ @ instruction: 0xf8264649 │ │ │ │ strbmi ip, [r0], -r2, lsl #24 │ │ │ │ - mcr2 7, 2, pc, cr6, cr15, {2} @ │ │ │ │ + mrc2 7, 2, pc, cr6, cr15, {2} │ │ │ │ ldrbmi r3, [r4, #-1284] @ 0xfffffafc │ │ │ │ - bleq 0x201df0 │ │ │ │ - blls 0xf7dac │ │ │ │ + bleq 0x201dd0 │ │ │ │ + blls 0xf7d8c │ │ │ │ @ instruction: 0xf8358829 │ │ │ │ @ instruction: 0xf8349c02 │ │ │ │ @ instruction: 0xf8b40c02 │ │ │ │ - blcs 0xe3d6c │ │ │ │ + blcs 0xe3d4c │ │ │ │ vld4. {d13,d15,d17,d19}, [r1 :64], sl │ │ │ │ @ instruction: 0xf1bb4200 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ vst1. @ instruction: 0xf481dcdc │ │ │ │ ldrb r4, [r9, r0, lsl #2] │ │ │ │ @ instruction: 0x3c01e9dd │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ - bl 0x315400 │ │ │ │ + bl 0x3153e0 │ │ │ │ stmdble r9, {r0, r1, r9, sl, fp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movweq lr, #60323 @ 0xeba3 │ │ │ │ smlatteq r2, lr, r8, lr │ │ │ │ andeq lr, r3, #14336 @ 0x3800 │ │ │ │ ldmle r9!, {r2, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ @@ -183963,56 +183955,56 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [pc], -r5, lsl #1 │ │ │ │ stcne 13, cr1, [ip, #-84] @ 0xffffffac │ │ │ │ andls r9, r3, lr, lsl #28 │ │ │ │ addvs pc, r0, #100663296 @ 0x6000000 │ │ │ │ vsubl.u8 , d6, d0 │ │ │ │ - blx 0x188c9e8 │ │ │ │ - blcs 0x183000 │ │ │ │ + blx 0x188c9c8 │ │ │ │ + blcs 0x182fe0 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ - blcs 0xff100d0c │ │ │ │ + blcs 0xff100cec │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ streq pc, [r4], -r0, lsl #2 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ - bl 0x115790 │ │ │ │ + bl 0x115770 │ │ │ │ stmib sp, {r0, r1, r9, fp}^ │ │ │ │ @ instruction: 0xf10a3c01 │ │ │ │ ands r0, sl, r4, lsl #20 │ │ │ │ andmi pc, r0, #41 @ 0x29 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1b2d002 │ │ │ │ stmdale r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ stmdbmi r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc r4, [r8], #-1594 @ 0xfffff9c6 │ │ │ │ - stc2l 7, cr15, [r0, #380]! @ 0x17c │ │ │ │ + ldc2l 7, cr15, [r0, #380]! @ 0x17c │ │ │ │ @ instruction: 0x4684463a │ │ │ │ @ instruction: 0xf8464649 │ │ │ │ strbmi ip, [r0], -r4, lsl #24 │ │ │ │ - ldc2l 7, cr15, [r8, #380] @ 0x17c │ │ │ │ + stc2l 7, cr15, [r8, #380]! @ 0x17c │ │ │ │ ldrbmi r3, [r4, #-1288] @ 0xfffffaf8 │ │ │ │ - bleq 0x301f5c │ │ │ │ - blls 0xf7e8c │ │ │ │ + bleq 0x301f3c │ │ │ │ + blls 0xf7e6c │ │ │ │ tstls r1, r5, asr r9 │ │ │ │ stmdaeq r1, {r2, r4, r6, r8, fp, sp, lr, pc} │ │ │ │ bicsle r2, sp, r0, lsl #22 │ │ │ │ andmi pc, r0, #33 @ 0x21 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1b2d002 │ │ │ │ ldmle pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ @ │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd3c01 │ │ │ │ ldrmi r9, [ip, #12] │ │ │ │ vmlaeq.f64 d14, d3, d9 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfe98c280 │ │ │ │ + bl 0xfe98c260 │ │ │ │ stmia lr!, {r1, r2, r3, r8, r9}^ │ │ │ │ - bl 0x444290 │ │ │ │ + bl 0x444270 │ │ │ │ ldrmi r0, [r4, #515] @ 0x203 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -184023,133 +184015,133 @@ │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ @ instruction: 0xf04f3110 │ │ │ │ @ instruction: 0xf6c70e00 │ │ │ │ svcls 0x00167ef0 │ │ │ │ andls r4, fp, r6, lsl #12 │ │ │ │ eor pc, r0, sp, asr #17 │ │ │ │ movwcs pc, #5063 @ 0x13c7 @ │ │ │ │ - blx 0xfe2c2852 │ │ │ │ + blx 0xfe2c2832 │ │ │ │ @ instruction: 0xf10b2b02 │ │ │ │ svclt 0x00180b01 │ │ │ │ - b 0x1490ae4 │ │ │ │ + b 0x1490ac4 │ │ │ │ svclt 0x000c0bcb │ │ │ │ sbcseq r4, fp, fp, asr r6 │ │ │ │ andeq pc, r8, #-1073741784 @ 0xc0000028 │ │ │ │ - blcc 0x33e624 │ │ │ │ + blcc 0x33e604 │ │ │ │ andeq pc, pc, #34 @ 0x22 │ │ │ │ vraddhn.i16 d20, , q5 │ │ │ │ smlabtls r7, r0, r1, r2 │ │ │ │ orrvs pc, r0, r7, lsl #8 │ │ │ │ ldrmi r4, [r3], r9, lsl #13 │ │ │ │ teqlt r9, r1, lsr #32 │ │ │ │ @ instruction: 0xf0272100 │ │ │ │ strbmi r4, [r1, #-3072] @ 0xfffff400 │ │ │ │ - bl 0x1d2a334 │ │ │ │ + bl 0x1d2a314 │ │ │ │ movwle r0, #7180 @ 0x1c0c │ │ │ │ strmi pc, [r0, -r7, lsl #2] │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - mcr2 7, 3, pc, cr6, cr15, {2} @ │ │ │ │ + mrc2 7, 3, pc, cr6, cr15, {2} │ │ │ │ stmib r6, {r4, r8, sl, ip, sp}^ │ │ │ │ strbmi r0, [r2], -r0, lsl #2 │ │ │ │ ldrdeq lr, [r4, -sp] │ │ │ │ @ instruction: 0xf8cd463b │ │ │ │ ldrcc sl, [r0], #-0 │ │ │ │ - mrc2 7, 2, pc, cr10, cr15, {2} │ │ │ │ + mcr2 7, 3, pc, cr10, cr15, {2} @ │ │ │ │ stmdb r6, {r4, r9, sl, ip, sp}^ │ │ │ │ ldrbmi r0, [sp, #-258] @ 0xfffffefe │ │ │ │ ldmib r5, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ stmib sp, {r8}^ │ │ │ │ ldmib r5, {r1, r8}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ ldmib r4, {r2, r8}^ │ │ │ │ stmdavs r7!, {r1, r8, r9, sp}^ │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ @ instruction: 0xf1b99907 │ │ │ │ bicle r0, ip, r0, lsl #30 │ │ │ │ stmdbls r8, {r0, r4, r5, r8, ip, sp, pc} │ │ │ │ stcmi 0, cr15, [r0], {35} @ 0x23 │ │ │ │ - bl 0x1d155bc │ │ │ │ + bl 0x1d1559c │ │ │ │ bicle r0, pc, #12, 24 @ 0xc00 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ ldmib sp, {r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmdals fp, {r0, r3, r8, r9, fp, ip, sp} │ │ │ │ ldrmi r4, [r8], #-1435 @ 0xfffffa65 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x78d394 │ │ │ │ + bne 0x78d374 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r3, #2242] @ 0x8c2 │ │ │ │ strdlt sp, [sp], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r8], sp, lsl #1 │ │ │ │ - blls 0x6959d8 │ │ │ │ + blls 0x6959b8 │ │ │ │ ldrsbls pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ strcc pc, [r0, #-963] @ 0xfffffc3d │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ sbcslt r0, lr, #152, 20 @ 0x98000 │ │ │ │ - bmi 0x20c11f4 │ │ │ │ + bmi 0x20c11d4 │ │ │ │ svccs 0x00020adb │ │ │ │ streq lr, [r0], #-2691 @ 0xfffff57d │ │ │ │ - beq 0xc0214 │ │ │ │ + beq 0xc01f4 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ @ instruction: 0x0c03ea0a │ │ │ │ streq pc, [r1], #-4 │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ andeq pc, r1, r0 │ │ │ │ - beq 0x1fe838 │ │ │ │ + beq 0x1fe818 │ │ │ │ streq lr, [r5], #-2564 @ 0xfffff5fc │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ subseq r4, fp, r7, lsr r6 │ │ │ │ @ instruction: 0xf0809309 │ │ │ │ - b 0x1484c28 │ │ │ │ + b 0x1484c08 │ │ │ │ rsbeq r3, r4, ip, asr #11 │ │ │ │ strls r0, [r4, #-64] @ 0xffffffc0 │ │ │ │ - b 0x14a903c │ │ │ │ + b 0x14a901c │ │ │ │ strcs r3, [r2, #-2762] @ 0xfffff536 │ │ │ │ strmi r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ movteq lr, #15106 @ 0x3b02 │ │ │ │ ldmdane r1, {r3, r8, ip, pc} │ │ │ │ ldmdaeq fp!, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ movwls r9, #20743 @ 0x5107 │ │ │ │ strvc lr, [sl], -sp, asr #19 │ │ │ │ @ instruction: 0xf8389b08 │ │ │ │ @ instruction: 0xf8332014 │ │ │ │ - blls 0x2a00a8 │ │ │ │ + blls 0x2a0088 │ │ │ │ @ instruction: 0xf8334638 │ │ │ │ - blls 0x2480b0 │ │ │ │ + blls 0x248090 │ │ │ │ smlabbeq r1, sl, sl, lr │ │ │ │ andsvs pc, r4, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd9b04 │ │ │ │ subsmi r9, lr, r0 │ │ │ │ @ instruction: 0xf7649b03 │ │ │ │ - @ instruction: 0xf82bfaeb │ │ │ │ - blls 0x3040cc │ │ │ │ + @ instruction: 0xf82bfafb │ │ │ │ + blls 0x3040ac │ │ │ │ @ instruction: 0xf8384631 │ │ │ │ ldrtmi r2, [r8], -r5 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7643402 │ │ │ │ - blls 0x242c0c │ │ │ │ + blls 0x242c2c │ │ │ │ andeq pc, r5, fp, lsr #16 │ │ │ │ addsmi r3, ip, #4, 10 @ 0x1000000 │ │ │ │ ldmib sp, {r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ - bl 0x3a18c8 │ │ │ │ + bl 0x3a18a8 │ │ │ │ adcsmi r0, lr, #7 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108d4ac │ │ │ │ + bne 0x108d48c │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdlt sp, [sp], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -184162,152 +184154,152 @@ │ │ │ │ andls r9, r8, sp, lsl fp │ │ │ │ ldrsbthi pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andcs pc, r1, r3, asr #7 │ │ │ │ stmdacs r2, {r2, r3, r4, r6, r7, r9, fp} │ │ │ │ vfnmacs.f32 s28, s6, s30 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0xf105b2dd │ │ │ │ - b 0xfe1c5504 │ │ │ │ + b 0xfe1c54e4 │ │ │ │ svclt 0x0018070e │ │ │ │ vmla.i q8, , d2[1] │ │ │ │ vaddl.u8 , d19, d0 │ │ │ │ @ instruction: 0xf00e3301 │ │ │ │ - b 0x1487918 │ │ │ │ + b 0x14878f8 │ │ │ │ ldrls r0, [r1, #-1477] @ 0xfffffa3b │ │ │ │ vstmiaeq r3, {d14} │ │ │ │ rsbsmi pc, pc, #128, 8 @ 0x80000000 │ │ │ │ movweq pc, #4100 @ 0x1004 @ │ │ │ │ rscseq pc, pc, #130 @ 0x82 │ │ │ │ streq pc, [r1], #-7 │ │ │ │ strtmi fp, [lr], -r8, lsl #30 │ │ │ │ - bleq 0x147ed38 │ │ │ │ + bleq 0x147ed18 │ │ │ │ tsteq r0, r7, lsl #20 │ │ │ │ andsmi r4, r3, r8, lsl r0 │ │ │ │ stmib sp, {r1, r5, lr}^ │ │ │ │ bicseq lr, fp, #15728640 @ 0xf00000 │ │ │ │ bicseq r9, r3, #603979776 @ 0x24000000 │ │ │ │ - bcs 0x2c6314 │ │ │ │ + bcs 0x2c62f4 │ │ │ │ cmpeq r1, pc, asr #20 │ │ │ │ streq pc, [r2, -pc, asr #32] │ │ │ │ - b 0x14a8568 │ │ │ │ + b 0x14a8548 │ │ │ │ tstls r5, r0, asr #2 │ │ │ │ svclt 0x00284611 │ │ │ │ stmib sp, {r3, r8, sp}^ │ │ │ │ ldrtmi r2, [r9], sp, lsl #2 │ │ │ │ strcs r9, [r0], #-2575 @ 0xfffff5f1 │ │ │ │ movwls r4, #46663 @ 0xb647 │ │ │ │ movwls r0, #41035 @ 0xa04b │ │ │ │ andshi pc, r4, ip, lsr r8 @ │ │ │ │ andcc pc, r9, ip, lsr r8 @ │ │ │ │ eorsle r2, sl, r0, lsl #20 │ │ │ │ subsmi r9, r3, fp, lsl #20 │ │ │ │ - blls 0x328d94 │ │ │ │ + blls 0x328d74 │ │ │ │ stmdbgt r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmdaeq r3, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x1aadcc │ │ │ │ - blls 0x3c69a8 │ │ │ │ + bl 0x1aadac │ │ │ │ + blls 0x3c6988 │ │ │ │ @ instruction: 0xf888fa1f │ │ │ │ streq lr, [r9], -r3, lsl #22 │ │ │ │ - bl 0x1aadc4 │ │ │ │ + bl 0x1aada4 │ │ │ │ @ instruction: 0xf83b0509 │ │ │ │ strcc r9, [r2], #-20 @ 0xffffffec │ │ │ │ stccs 8, cr15, [r2], {54} @ 0x36 │ │ │ │ movwne lr, #14813 @ 0x39dd │ │ │ │ strls r4, [r0, -r8, asr #12] │ │ │ │ - blx 0x1301f4c │ │ │ │ + blx 0x1701f2c │ │ │ │ stceq 8, cr15, [r2], {37} @ 0x25 │ │ │ │ strbmi r9, [r8], -r5, lsl #22 │ │ │ │ - blcs 0x2022a0 │ │ │ │ + blcs 0x202280 │ │ │ │ strls r4, [r0, -r1, asr #12] │ │ │ │ - blx 0x1081f60 │ │ │ │ + blx 0x1481f40 │ │ │ │ @ instruction: 0xf8254554 │ │ │ │ - blle 0xffa46de8 │ │ │ │ + blle 0xffa46dc8 │ │ │ │ stmdbgt r6, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrmi r9, [r9], #2826 @ 0xb0a │ │ │ │ ldrbmi r9, [r3, #-2829] @ 0xfffff4f3 │ │ │ │ - bls 0x4bb61c │ │ │ │ + bls 0x4bb5fc │ │ │ │ @ instruction: 0xf83c4654 │ │ │ │ @ instruction: 0xf83c3009 │ │ │ │ - bcs 0xe4244 │ │ │ │ - bls 0x3b8908 │ │ │ │ + bcs 0xe4224 │ │ │ │ + bls 0x3b88e8 │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ andls r4, r3, #152, 12 @ 0x9800000 │ │ │ │ ldmib sp, {r0, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blls 0x2dd648 │ │ │ │ + blls 0x2dd628 │ │ │ │ ldrtmi r4, [r3], #-693 @ 0xfffffd4b │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe4c614 │ │ │ │ + bne 0xffe4c5f4 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ @ instruction: 0xb013d8fa │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r8], sp, lsl #1 │ │ │ │ - blls 0x695c58 │ │ │ │ + blls 0x695c38 │ │ │ │ ldrsbge pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ ldmibcs r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf3c30ad8 │ │ │ │ - b 0xfe0cde60 │ │ │ │ + b 0xfe0cde40 │ │ │ │ sbcslt r0, lr, #150994944 @ 0x9000000 │ │ │ │ andeq pc, r1, r0 │ │ │ │ movwcc pc, #963 @ 0x3c3 @ │ │ │ │ - b 0x8cfe74 │ │ │ │ - b 0xc567c │ │ │ │ + b 0x8cfe54 │ │ │ │ + b 0xc565c │ │ │ │ @ instruction: 0xf0040003 │ │ │ │ @ instruction: 0xf1060401 │ │ │ │ svclt 0x00180601 │ │ │ │ @ instruction: 0xf0093701 │ │ │ │ - b 0x1486688 │ │ │ │ + b 0x1486668 │ │ │ │ andls r0, r9, r0, asr #32 │ │ │ │ andeq lr, r3, r4, lsr #20 │ │ │ │ streq lr, [r3], #-2564 @ 0xfffff5fc │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x07c34637 │ │ │ │ rsbeq r9, r3, r4, lsl #6 │ │ │ │ @ instruction: 0xf0899303 │ │ │ │ - b 0x1484eac │ │ │ │ + b 0x1484e8c │ │ │ │ strbeq r0, [sp, r9, lsl #19]! │ │ │ │ strls r4, [r5, #-1097] @ 0xfffffbb7 │ │ │ │ strcs r4, [r4, #-1169] @ 0xfffffb6f │ │ │ │ - bl 0x14d2b8 │ │ │ │ + bl 0x14d298 │ │ │ │ smlabbls r8, r3, r3, r0 │ │ │ │ ldmeq fp!, {r0, r1, r2, r8, r9, ip, pc} │ │ │ │ strvc lr, [sl], -sp, asr #19 │ │ │ │ - blls 0x2e8ee0 │ │ │ │ + blls 0x2e8ec0 │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ eorcs pc, r4, r8, asr r8 @ │ │ │ │ eorvc pc, r4, r3, asr r8 @ │ │ │ │ ldrtmi r9, [r8], -r4, lsl #22 │ │ │ │ - blls 0x294440 │ │ │ │ + blls 0x294420 │ │ │ │ eorvs pc, r4, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8cd9b05 │ │ │ │ subsmi sl, lr, r0 │ │ │ │ @ instruction: 0xf7669b03 │ │ │ │ - @ instruction: 0xf84bfae1 │ │ │ │ - blls 0x304384 │ │ │ │ + @ instruction: 0xf84bfaf1 │ │ │ │ + blls 0x304364 │ │ │ │ @ instruction: 0xf8584631 │ │ │ │ ldrtmi r2, [r8], -r5 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7663402 │ │ │ │ - blls 0x282e5c │ │ │ │ + blls 0x282e7c │ │ │ │ andeq pc, r5, fp, asr #16 │ │ │ │ addsmi r3, ip, #8, 10 @ 0x2000000 │ │ │ │ ldmib sp, {r0, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ - bl 0x3a1b40 │ │ │ │ + bl 0x3a1b20 │ │ │ │ adcsmi r0, lr, #7 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108d724 │ │ │ │ + bne 0x108d704 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdlt sp, [sp], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -184316,85 +184308,85 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ svcls 0x001db093 │ │ │ │ andls r9, r8, ip, lsl #6 │ │ │ │ movwcs pc, #5063 @ 0x13c7 @ │ │ │ │ vldmiacs r7, {s28-s106} │ │ │ │ - b 0x148ef70 │ │ │ │ + b 0x148ef50 │ │ │ │ svclt 0x001824d7 │ │ │ │ - b 0xfe1d0f74 │ │ │ │ + b 0xfe1d0f54 │ │ │ │ rscslt r0, sp, #12 │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ sbcseq fp, lr, r8, lsl pc │ │ │ │ orrcc pc, r0, #469762051 @ 0x1c000003 │ │ │ │ strcc pc, [r1, -r7, asr #7] │ │ │ │ andeq pc, r1, r0 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ - bleq 0xfe3fef94 │ │ │ │ + bleq 0xfe3fef74 │ │ │ │ biceq lr, r7, r2, lsl #22 │ │ │ │ streq lr, [r3, -r0, lsr #20] │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ streq pc, [r1], #-4 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ strbvc lr, [r7, pc, asr #20] │ │ │ │ strtmi fp, [lr], -r8, lsl #30 │ │ │ │ stmib sp, {r6}^ │ │ │ │ andls ip, r4, pc, lsl #12 │ │ │ │ andeq lr, r3, r4, lsr #20 │ │ │ │ strhtmi r0, [r3], -r2 │ │ │ │ andls r0, sl, r0, asr #15 │ │ │ │ - bcs 0x1ea400 │ │ │ │ + bcs 0x1ea3e0 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf04f9709 │ │ │ │ ldrmi r0, [r6], r4, lsl #14 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ subseq r0, fp, r4, lsl #28 │ │ │ │ @ instruction: 0x2e0de9cd │ │ │ │ - b 0x14a8ff4 │ │ │ │ + b 0x14a8fd4 │ │ │ │ @ instruction: 0xf8dd038e │ │ │ │ movwls r8, #45168 @ 0xb070 │ │ │ │ @ instruction: 0xf85159ca │ │ │ │ ldrls r3, [r1, #-36] @ 0xffffffdc │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ - b 0xfe0ea41c │ │ │ │ - bls 0x346c04 │ │ │ │ + b 0xfe0ea3fc │ │ │ │ + bls 0x346be4 │ │ │ │ strne lr, [r6, -sp, asr #19] │ │ │ │ movwls r4, #12371 @ 0x3053 │ │ │ │ - bl 0x1ab040 │ │ │ │ - blls 0x3c681c │ │ │ │ - blls 0x2cab88 │ │ │ │ + bl 0x1ab020 │ │ │ │ + blls 0x3c67fc │ │ │ │ + blls 0x2cab68 │ │ │ │ @ instruction: 0xf85b19dd │ │ │ │ ldrbmi r7, [r1], -r4, lsr #32 │ │ │ │ stccs 8, cr15, [r4], {86} @ 0x56 │ │ │ │ - blls 0x1d1428 │ │ │ │ + blls 0x1d1408 │ │ │ │ @ instruction: 0xf8cd4638 │ │ │ │ @ instruction: 0xf7668000 │ │ │ │ - @ instruction: 0xf845fa43 │ │ │ │ - blls 0x207440 │ │ │ │ + @ instruction: 0xf845fa53 │ │ │ │ + blls 0x207420 │ │ │ │ @ instruction: 0xf8564638 │ │ │ │ stmdbls r3, {r3, r8, r9, fp, sp} │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - blx 0xf021d8 │ │ │ │ + blx 0x13021b8 │ │ │ │ @ instruction: 0xf845454c │ │ │ │ - blle 0xff9c7068 │ │ │ │ + blle 0xff9c7048 │ │ │ │ @ instruction: 0x1706e9dd │ │ │ │ - ldrmi r9, [pc], #-2827 @ 0xc4450 │ │ │ │ + ldrmi r9, [pc], #-2827 @ 0xc4430 │ │ │ │ strbmi r9, [fp, #-2829] @ 0xfffff4f3 │ │ │ │ stmdals pc, {r0, r1, r3, r8, sl, fp, ip, lr, pc} @ │ │ │ │ stmibpl sl, {r2, r3, r6, r9, sl, lr}^ │ │ │ │ eorcc pc, r4, r1, asr r8 @ │ │ │ │ bicle r2, r7, r0, lsl #16 │ │ │ │ - b 0xfe0ea48c │ │ │ │ + b 0xfe0ea46c │ │ │ │ ldrmi r0, [r3], -r3, lsl #20 │ │ │ │ ldmib sp, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blls 0x2dd8b4 │ │ │ │ + blls 0x2dd894 │ │ │ │ ldrtmi r4, [r3], #-693 @ 0xfffffd4b │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe4c880 │ │ │ │ + bne 0xffe4c860 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ @ instruction: 0xb013d8fa │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -184402,73 +184394,73 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r7], -pc, lsl #1 │ │ │ │ mrcls 6, 0, r4, cr9, cr12, {0} │ │ │ │ vabdl.u8 , d6, d13 │ │ │ │ - beq 0xfed8c4c4 │ │ │ │ + beq 0xfed8c4a4 │ │ │ │ @ instruction: 0xf0032802 │ │ │ │ svclt 0x00180a01 │ │ │ │ @ instruction: 0xf08a3001 │ │ │ │ - blx 0x18874d4 │ │ │ │ - b 0x14c26ec │ │ │ │ + blx 0x18874b4 │ │ │ │ + b 0x14c26cc │ │ │ │ svclt 0x00180aca │ │ │ │ stmibeq r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcscs lr, r6, pc, asr #20 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ strcc pc, [r0], -r6, asr #7 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ streq lr, [ip, #-2818] @ 0xfffff4fe │ │ │ │ andeq lr, r6, #143360 @ 0x23000 │ │ │ │ movweq lr, #27139 @ 0x6a03 │ │ │ │ andeq pc, r1, r0 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ movteq lr, #14927 @ 0x3a4f │ │ │ │ - b 0x8e9124 │ │ │ │ - b 0xc512c │ │ │ │ + b 0x8e9104 │ │ │ │ + b 0xc510c │ │ │ │ svclt 0x00080006 │ │ │ │ ldrbeq r4, [r2, r1, asr #13] │ │ │ │ movwls r0, #38875 @ 0x97db │ │ │ │ movwls r0, #28739 @ 0x7043 │ │ │ │ movweq pc, #33193 @ 0x81a9 @ │ │ │ │ @ instruction: 0xf0239208 │ │ │ │ @ instruction: 0xf104030f │ │ │ │ - bl 0x104d74 │ │ │ │ + bl 0x104d54 │ │ │ │ ldrtmi r0, [lr], -sl, lsl #22 │ │ │ │ stmib sp, {r0, r1, r4, sl, lr}^ │ │ │ │ movwls r9, #26635 @ 0x680b │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ ldrcc r9, [r0], #-2826 @ 0xfffff4f6 │ │ │ │ ldrcc r6, [r0], -sl, ror #16 │ │ │ │ - bne 0xffbaa974 │ │ │ │ + bne 0xffbaa954 │ │ │ │ ldrcc r9, [r0, #-2053] @ 0xfffff7fb │ │ │ │ - bl 0x194680 │ │ │ │ + bl 0x194660 │ │ │ │ andls r0, r4, #-2147483646 @ 0x80000002 │ │ │ │ andcs pc, sl, r3, asr r8 @ │ │ │ │ stmdbls r8, {r0, r1, r3, r6, fp, sp, lr} │ │ │ │ stmdbhi r4, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf855404b │ │ │ │ andls r1, r2, r0, lsl ip │ │ │ │ ldmdbls r8, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ ldmdb r4, {r0, r1, r8, ip, pc}^ │ │ │ │ stmib sp, {r2, r8}^ │ │ │ │ strbmi r0, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7664649 │ │ │ │ - @ instruction: 0x463afa53 │ │ │ │ + ldrtmi pc, [sl], -r3, ror #20 @ │ │ │ │ stmdb r6, {r3, r4, r8, r9, sl, fp, ip, pc}^ │ │ │ │ strbmi r0, [r0], -r4, lsl #2 │ │ │ │ strbmi r9, [r9], -r3, lsl #14 │ │ │ │ strls r9, [r2, -r7, lsl #30] │ │ │ │ ldmdb r4, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ stmib sp, {r1, r8, fp, pc}^ │ │ │ │ @ instruction: 0xf7668900 │ │ │ │ - blls 0x282eb4 │ │ │ │ + blls 0x282ed4 │ │ │ │ tsteq r2, r6, asr #18 │ │ │ │ bicle r4, r9, r3, lsr #5 │ │ │ │ stmdals fp, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strbmi r9, [r8, #3853] @ 0xf0d │ │ │ │ stmdble r9, {r0, r1, r2, r3, r6, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmdbeq r7, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -184485,21 +184477,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1495e1c │ │ │ │ + b 0x1495dfc │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf224 │ │ │ │ - bleq 0x1826f8 │ │ │ │ + beq 0x2bf204 │ │ │ │ + bleq 0x1826d8 │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf828fbcb │ │ │ │ ldrbmi r0, [r5, #-3842] @ 0xfffff0fe │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184514,21 +184506,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1495e90 │ │ │ │ + b 0x1495e70 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf298 │ │ │ │ - bleq 0x2027ec │ │ │ │ + beq 0x2bf278 │ │ │ │ + bleq 0x2027cc │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf848fc39 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184543,21 +184535,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1495f04 │ │ │ │ + b 0x1495ee4 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf30c │ │ │ │ - bleq 0x202860 │ │ │ │ + beq 0x2bf2ec │ │ │ │ + bleq 0x202840 │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf848fc03 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184572,20 +184564,20 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1495f78 │ │ │ │ + b 0x1495f58 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf380 │ │ │ │ + beq 0x2bf360 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0xf00e464a │ │ │ │ stmib r8!, {r0, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r0, [sl, #258]! @ 0x102 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -184601,21 +184593,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1495fec │ │ │ │ + b 0x1495fcc │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf3f4 │ │ │ │ - bleq 0x1828c8 │ │ │ │ + beq 0x2bf3d4 │ │ │ │ + bleq 0x1828a8 │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf828fc5b │ │ │ │ ldrbmi r0, [r5, #-3842] @ 0xfffff0fe │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184630,21 +184622,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496060 │ │ │ │ + b 0x1496040 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf468 │ │ │ │ - bleq 0x2029bc │ │ │ │ + beq 0x2bf448 │ │ │ │ + bleq 0x20299c │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf848fc95 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184659,21 +184651,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x14960d4 │ │ │ │ + b 0x14960b4 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf4dc │ │ │ │ - bleq 0x202a30 │ │ │ │ + beq 0x2bf4bc │ │ │ │ + bleq 0x202a10 │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf848fc5f │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184688,20 +184680,20 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496148 │ │ │ │ + b 0x1496128 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf550 │ │ │ │ + beq 0x2bf530 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0xf00e464a │ │ │ │ stmib r8!, {r0, r3, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r0, [sl, #258]! @ 0x102 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -184717,23 +184709,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x14961bc │ │ │ │ + b 0x149619c │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf5c4 │ │ │ │ - bleq 0x182a98 │ │ │ │ + beq 0x2bf5a4 │ │ │ │ + bleq 0x182a78 │ │ │ │ @ instruction: 0xf76c4649 │ │ │ │ - @ instruction: 0xf828fe17 │ │ │ │ + @ instruction: 0xf828fe27 │ │ │ │ strmi r0, [sl, #3842]! @ 0xf02 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @@ -184746,23 +184738,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496230 │ │ │ │ + b 0x1496210 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf638 │ │ │ │ - bleq 0x202b8c │ │ │ │ + beq 0x2bf618 │ │ │ │ + bleq 0x202b6c │ │ │ │ @ instruction: 0xf76c4649 │ │ │ │ - @ instruction: 0xf848fe4f │ │ │ │ + @ instruction: 0xf848fe5f │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @@ -184775,21 +184767,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x14962a4 │ │ │ │ + b 0x1496284 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf6ac │ │ │ │ - bleq 0x202c00 │ │ │ │ + beq 0x2bf68c │ │ │ │ + bleq 0x202be0 │ │ │ │ @ instruction: 0xf00d4649 │ │ │ │ @ instruction: 0xf848f9d3 │ │ │ │ ldrbmi r0, [r5, #-3844] @ 0xfffff0fc │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184804,21 +184796,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496318 │ │ │ │ + b 0x14962f8 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf720 │ │ │ │ - bleq 0x202c74 │ │ │ │ + beq 0x2bf700 │ │ │ │ + bleq 0x202c54 │ │ │ │ @ instruction: 0xf00d4649 │ │ │ │ @ instruction: 0xf848fa31 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184833,21 +184825,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x149638c │ │ │ │ + b 0x149636c │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf794 │ │ │ │ - bleq 0x202ce8 │ │ │ │ + beq 0x2bf774 │ │ │ │ + bleq 0x202cc8 │ │ │ │ @ instruction: 0xf00d4649 │ │ │ │ @ instruction: 0xf848f973 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184862,21 +184854,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496400 │ │ │ │ + b 0x14963e0 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf808 │ │ │ │ - bleq 0x202d5c │ │ │ │ + beq 0x2bf7e8 │ │ │ │ + bleq 0x202d3c │ │ │ │ @ instruction: 0xf00d4649 │ │ │ │ @ instruction: 0xf848f9d1 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184891,23 +184883,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496474 │ │ │ │ + b 0x1496454 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf87c │ │ │ │ - bleq 0x183150 │ │ │ │ + beq 0x2bf85c │ │ │ │ + bleq 0x183130 │ │ │ │ @ instruction: 0xf7704649 │ │ │ │ - @ instruction: 0xf828ff13 │ │ │ │ + @ instruction: 0xf828ff23 │ │ │ │ strmi r0, [sl, #3842]! @ 0xf02 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @@ -184920,23 +184912,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x14964e8 │ │ │ │ + b 0x14964c8 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf8f0 │ │ │ │ - bleq 0x182dc4 │ │ │ │ + beq 0x2bf8d0 │ │ │ │ + bleq 0x182da4 │ │ │ │ @ instruction: 0xf7724649 │ │ │ │ - @ instruction: 0xf828f961 │ │ │ │ + @ instruction: 0xf828f971 │ │ │ │ strmi r0, [sl, #3842]! @ 0xf02 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @@ -184949,32 +184941,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcrcs 2, 0, fp, cr2, cr15, {6} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ - b 0x149655c │ │ │ │ + b 0x149653c │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ @ instruction: 0x460d463e │ │ │ │ stmdbeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x27f964 │ │ │ │ + beq 0x27f944 │ │ │ │ @ instruction: 0xf8b8e009 │ │ │ │ strmi r3, [sl, #0]! │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ andcc pc, r0, r8, lsr #17 │ │ │ │ svcgt 0x0002f829 │ │ │ │ @ instruction: 0xf835d011 │ │ │ │ strbmi r0, [r1], -r2, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwmi pc, #1056 @ 0x420 @ │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ - @ instruction: 0xf76ddceb │ │ │ │ - strmi pc, [sl, #4089]! @ 0xff9 │ │ │ │ + @ instruction: 0xf76edceb │ │ │ │ + strmi pc, [sl, #2057]! @ 0x809 │ │ │ │ stc2 10, cr15, [r0], {31} @ │ │ │ │ svcgt 0x0002f829 │ │ │ │ stmibne r0!, {r0, r2, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ andle r4, r7, #-536870901 @ 0xe000000b │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r1, r2, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr} │ │ │ │ @@ -184987,37 +184979,37 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcrcs 2, 0, fp, cr2, cr15, {6} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ - b 0x14965f4 │ │ │ │ + b 0x14965d4 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ @ instruction: 0x460d463e │ │ │ │ stmdbeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x27f9fc │ │ │ │ + beq 0x27f9dc │ │ │ │ @ instruction: 0xf8b8e009 │ │ │ │ strmi r3, [sl, #0]! │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ andcc pc, r0, r8, lsr #17 │ │ │ │ svcgt 0x0002f829 │ │ │ │ @ instruction: 0xf835d010 │ │ │ │ strbmi r0, [r1], -r2, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwmi pc, #1056 @ 0x420 @ │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf76fdceb │ │ │ │ - strmi pc, [sl, #3703]! @ 0xe77 │ │ │ │ + strmi pc, [sl, #3719]! @ 0xe87 │ │ │ │ @ instruction: 0xf8294684 │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ adcsmi r1, lr, #160, 18 @ 0x280000 │ │ │ │ strcs sp, [r0], #-519 @ 0xfffffdf9 │ │ │ │ - bne 0xe4e23c │ │ │ │ + bne 0xe4e21c │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, pc, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -185025,29 +185017,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x149668c │ │ │ │ + b 0x149666c │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x18150c │ │ │ │ + beq 0x1814ec │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x182f68 │ │ │ │ + blne 0x182f48 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - stc2 7, cr15, [r4, #-460]! @ 0xfffffe34 │ │ │ │ - b 0x1496544 │ │ │ │ + ldc2 7, cr15, [r4, #-460]! @ 0xfffffe34 │ │ │ │ + b 0x1496524 │ │ │ │ @ instruction: 0xf82a70e0 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ adcsmi r1, lr, #224, 18 @ 0x380000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108e2b4 │ │ │ │ + bne 0x108e294 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185056,29 +185048,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496708 │ │ │ │ + b 0x14966e8 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x201588 │ │ │ │ + beq 0x201568 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x203064 │ │ │ │ + blne 0x203044 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - stc2l 7, cr15, [lr], #460 @ 0x1cc │ │ │ │ - b 0x14965c0 │ │ │ │ + ldc2l 7, cr15, [lr], #460 @ 0x1cc │ │ │ │ + b 0x14965a0 │ │ │ │ @ instruction: 0xf84a70e0 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ adcsmi r1, lr, #224, 18 @ 0x380000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108e330 │ │ │ │ + bne 0x108e310 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185088,33 +185080,33 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14b1180 │ │ │ │ + b 0x14b1160 │ │ │ │ strmi r0, [r4], -r7, asr #15 │ │ │ │ - b 0x14b4bd0 │ │ │ │ + b 0x14b4bb0 │ │ │ │ ldrtmi r0, [r8], r8, asr #17 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x2ffb94 │ │ │ │ + beq 0x2ffb74 │ │ │ │ movwcs lr, #10485 @ 0x28f5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - ldc2l 7, cr15, [lr], #460 @ 0x1cc │ │ │ │ + stc2 7, cr15, [lr, #-460] @ 0xfffffe34 │ │ │ │ @ instruction: 0xf84617c3 │ │ │ │ strmi r3, [sl, #3848]! @ 0xf08 │ │ │ │ mvnsle r6, r3, ror r0 │ │ │ │ strbmi r4, [r7, #-1092] @ 0xfffffbbc │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeacd3b8 │ │ │ │ + bl 0xfeacd398 │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c53c8 │ │ │ │ + bl 0x1c53a8 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -185122,23 +185114,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496810 │ │ │ │ + b 0x14967f0 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x181690 │ │ │ │ + beq 0x181670 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1830ec │ │ │ │ + blne 0x1830cc │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - stc2l 7, cr15, [r2], #-460 @ 0xfffffe34 │ │ │ │ + ldc2l 7, cr15, [r2], #-460 @ 0xfffffe34 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0002f82a │ │ │ │ stmibne r0!, {r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -185154,23 +185146,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496890 │ │ │ │ + b 0x1496870 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x201710 │ │ │ │ + beq 0x2016f0 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x2031ec │ │ │ │ + blne 0x2031cc │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - stc2 7, cr15, [sl], #-460 @ 0xfffffe34 │ │ │ │ + ldc2 7, cr15, [sl], #-460 @ 0xfffffe34 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0004f84a │ │ │ │ stmibne r0!, {r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -185187,35 +185179,35 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14b130c │ │ │ │ + b 0x14b12ec │ │ │ │ strmi r0, [r4], -r7, asr #15 │ │ │ │ - b 0x14b4d5c │ │ │ │ + b 0x14b4d3c │ │ │ │ ldrtmi r0, [r8], r8, asr #17 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x2ffd20 │ │ │ │ + beq 0x2ffd00 │ │ │ │ movwcs lr, #10485 @ 0x28f5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [r8], #-460 @ 0xfffffe34 │ │ │ │ + mcrr2 7, 7, pc, r8, cr3 @ │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ @ instruction: 0xf8462000 │ │ │ │ strmi r0, [sl, #3848]! @ 0xf08 │ │ │ │ mvnle r6, r0, ror r0 │ │ │ │ strbmi r4, [r7, #-1092] @ 0xfffffbbc │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeacd54c │ │ │ │ + bl 0xfeacd52c │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c555c │ │ │ │ + bl 0x1c553c │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -185223,31 +185215,31 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x14969a4 │ │ │ │ + b 0x1496984 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x181824 │ │ │ │ + beq 0x181804 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x183280 │ │ │ │ + bleq 0x183260 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - blx 0xfe802f82 │ │ │ │ + blx 0xfec02f62 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x1496860 │ │ │ │ + b 0x1496840 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf82a0000 │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ adcsmi r4, lr, #60, 8 @ 0x3c000000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108d5d4 │ │ │ │ + blne 0x108d5b4 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, lr, #3719168 @ 0x38c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185256,31 +185248,31 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496a28 │ │ │ │ + b 0x1496a08 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x2018a8 │ │ │ │ + beq 0x201888 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x203384 │ │ │ │ + bleq 0x203364 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - blx 0xfe303006 │ │ │ │ + blx 0xfe702fe6 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x14968e4 │ │ │ │ + b 0x14968c4 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf84a0000 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ adcsmi r4, lr, #60, 8 @ 0x3c000000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108d658 │ │ │ │ + blne 0x108d638 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, lr, #3719168 @ 0x38c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185290,27 +185282,27 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14b14a8 │ │ │ │ + b 0x14b1488 │ │ │ │ strmi r0, [r4], -r7, asr #15 │ │ │ │ - b 0x14b4ef8 │ │ │ │ + b 0x14b4ed8 │ │ │ │ ldrtmi r0, [r8], r8, asr #17 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x2ffebc │ │ │ │ + beq 0x2ffe9c │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0xfee83096 │ │ │ │ + blx 0xff283076 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x1496978 │ │ │ │ + b 0x1496958 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf8460300 │ │ │ │ rsbsvs r3, r3, r8, lsl #30 │ │ │ │ strbmi sp, [r4], #-492 @ 0xfffffe14 │ │ │ │ stmdble r9, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -185327,29 +185319,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496b44 │ │ │ │ + b 0x1496b24 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x1819c4 │ │ │ │ + beq 0x1819a4 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x183420 │ │ │ │ + bleq 0x183400 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - blx 0xff303120 │ │ │ │ - b 0x14969fc │ │ │ │ + blx 0xff703100 │ │ │ │ + b 0x14969dc │ │ │ │ @ instruction: 0xf82a70e0 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ adcsmi r1, lr, #224, 18 @ 0x380000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108e76c │ │ │ │ + bne 0x108e74c │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185358,29 +185350,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496bc0 │ │ │ │ + b 0x1496ba0 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x201a40 │ │ │ │ + beq 0x201a20 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x20351c │ │ │ │ + bleq 0x2034fc │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - blx 0xfe58319c │ │ │ │ - b 0x1496a78 │ │ │ │ + blx 0xfe98317c │ │ │ │ + b 0x1496a58 │ │ │ │ @ instruction: 0xf84a70e0 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ adcsmi r1, lr, #224, 18 @ 0x380000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108e7e8 │ │ │ │ + bne 0x108e7c8 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185390,33 +185382,33 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14b1638 │ │ │ │ + b 0x14b1618 │ │ │ │ strmi r0, [r4], -r7, asr #15 │ │ │ │ - b 0x14b5088 │ │ │ │ + b 0x14b5068 │ │ │ │ ldrtmi r0, [r8], r8, asr #17 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x30004c │ │ │ │ + beq 0x30002c │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe983224 │ │ │ │ + blx 0xfed83204 │ │ │ │ @ instruction: 0xf84617c3 │ │ │ │ strmi r3, [sl, #3848]! @ 0xf08 │ │ │ │ mvnsle r6, r3, ror r0 │ │ │ │ strbmi r4, [r7, #-1092] @ 0xfffffbbc │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeacd870 │ │ │ │ + bl 0xfeacd850 │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c5880 │ │ │ │ + bl 0x1c5860 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -185424,23 +185416,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496cc8 │ │ │ │ + b 0x1496ca8 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x181b48 │ │ │ │ + beq 0x181b28 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1835a4 │ │ │ │ + bleq 0x183584 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - blx 0x2832a4 │ │ │ │ + blx 0x683284 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0002f82a │ │ │ │ stmibne r0!, {r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -185456,23 +185448,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496d48 │ │ │ │ + b 0x1496d28 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x201bc8 │ │ │ │ + beq 0x201ba8 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x2036a4 │ │ │ │ + bleq 0x203684 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xf9cef773 │ │ │ │ + @ instruction: 0xf9def773 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0004f84a │ │ │ │ stmibne r0!, {r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -185489,66 +185481,66 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14b17c4 │ │ │ │ + b 0x14b17a4 │ │ │ │ strmi r0, [r4], -r7, asr #15 │ │ │ │ - b 0x14b5214 │ │ │ │ + b 0x14b51f4 │ │ │ │ ldrtmi r0, [r8], r8, asr #17 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x3001d8 │ │ │ │ + beq 0x3001b8 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9dcf773 │ │ │ │ + @ instruction: 0xf9ecf773 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ @ instruction: 0xf8462000 │ │ │ │ strmi r0, [sl, #3848]! @ 0xf08 │ │ │ │ mvnle r6, r0, ror r0 │ │ │ │ strbmi r4, [r7, #-1092] @ 0xfffffbbc │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeacda04 │ │ │ │ + bl 0xfeacd9e4 │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c5a14 │ │ │ │ + bl 0x1c59f4 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1887a50 │ │ │ │ + blx 0x1887a30 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x116f80 │ │ │ │ + bl 0x116f60 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - @ instruction: 0xf9b4f75e │ │ │ │ + @ instruction: 0xf9c4f75e │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ea88 │ │ │ │ + bne 0x108ea68 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185556,31 +185548,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1887ad8 │ │ │ │ + blx 0x1887ab8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117000 │ │ │ │ + bl 0x116fe0 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - @ instruction: 0xf97cf75e │ │ │ │ + @ instruction: 0xf98cf75e │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108eb08 │ │ │ │ + bne 0x108eae8 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185589,27 +185581,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ad37c │ │ │ │ + blx 0x18ad35c │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1170a4 │ │ │ │ + bl 0x117084 │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf75ea000 │ │ │ │ - ldrbmi pc, [sp, #-2621] @ 0xfffff5c3 @ │ │ │ │ + ldrbmi pc, [sp, #-2637] @ 0xfffff5b3 @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -185622,31 +185614,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1887bd8 │ │ │ │ + blx 0x1887bb8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117108 │ │ │ │ + bl 0x1170e8 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - @ instruction: 0xf8f4f75e │ │ │ │ + @ instruction: 0xf904f75e │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ec10 │ │ │ │ + bne 0x108ebf0 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185654,31 +185646,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1887c60 │ │ │ │ + blx 0x1887c40 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117188 │ │ │ │ + bl 0x117168 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - @ instruction: 0xf93af75e │ │ │ │ + @ instruction: 0xf94af75e │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ec90 │ │ │ │ + bne 0x108ec70 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185687,27 +185679,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ad504 │ │ │ │ + blx 0x18ad4e4 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x11722c │ │ │ │ + bl 0x11720c │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf75ea000 │ │ │ │ - ldrbmi pc, [sp, #-2605] @ 0xfffff5d3 @ │ │ │ │ + ldrbmi pc, [sp, #-2621] @ 0xfffff5c3 @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -185720,31 +185712,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1887d60 │ │ │ │ + blx 0x1887d40 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117290 │ │ │ │ + bl 0x117270 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - mcrr2 7, 5, pc, r8, cr14 @ │ │ │ │ + mrrc2 7, 5, pc, r8, cr14 @ │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ed98 │ │ │ │ + bne 0x108ed78 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185752,31 +185744,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1887de8 │ │ │ │ + blx 0x1887dc8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117310 │ │ │ │ + bl 0x1172f0 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - @ instruction: 0xfff2f75e │ │ │ │ + @ instruction: 0xf802f75f │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ee18 │ │ │ │ + bne 0x108edf8 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185785,27 +185777,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ad68c │ │ │ │ + blx 0x18ad66c │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1173b4 │ │ │ │ + bl 0x117394 │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf75fa000 │ │ │ │ - ldrbmi pc, [sp, #-2093] @ 0xfffff7d3 @ │ │ │ │ + ldrbmi pc, [sp, #-2109] @ 0xfffff7c3 @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -185818,38 +185810,38 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sl], r3, lsl #1 │ │ │ │ cdpne 6, 9, cr4, cr6, cr13, {0} │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18ac6e4 │ │ │ │ + blx 0x18ac6c4 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmdaeq r2, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x11743c │ │ │ │ + bl 0x11741c │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r1, [r2], -r2, lsl #22 │ │ │ │ svcmi 0x0002f836 │ │ │ │ @ instruction: 0xf75e4608 │ │ │ │ - @ instruction: 0xf3c0fb81 │ │ │ │ + @ instruction: 0xf3c0fb91 │ │ │ │ vld1.8 {d0-d3}, [r0], lr │ │ │ │ - b 0x1155f1c │ │ │ │ + b 0x1155efc │ │ │ │ @ instruction: 0xf5b132c4 │ │ │ │ svclt 0x00d84ff8 │ │ │ │ ldrbmi fp, [sp, #-656] @ 0xfffffd70 │ │ │ │ svceq 0x0002f828 │ │ │ │ stcls 1, cr13, [r1], {233} @ 0xe9 │ │ │ │ ldrtmi r4, [ip], #-1465 @ 0xfffffa47 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108df3c │ │ │ │ + blne 0x108df1c │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r9, #2531] @ 0x9e3 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -185857,28 +185849,28 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sl], r3, lsl #1 │ │ │ │ svcne 0x0016460d │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18ac780 │ │ │ │ + blx 0x18ac760 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ streq pc, [r4], #-419 @ 0xfffffe5d │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1174b8 │ │ │ │ + bl 0x117498 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r1, [r2], -r4, lsl #22 │ │ │ │ svcls 0x0004f856 │ │ │ │ @ instruction: 0xf75e4608 │ │ │ │ - @ instruction: 0xf020ff1d │ │ │ │ + @ instruction: 0xf020ff2d │ │ │ │ @ instruction: 0xf1b24200 │ │ │ │ svclt 0x00984fff │ │ │ │ sbcvc lr, r9, r2, asr #20 │ │ │ │ @ instruction: 0xf844455d │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ ldrmi r9, [r8, #3073]! @ 0xc01 │ │ │ │ stmdble r7, {r2, r3, r4, r5, sl, lr} │ │ │ │ @@ -185899,73 +185891,73 @@ │ │ │ │ @ instruction: 0xf04fb087 │ │ │ │ @ instruction: 0xf6c70800 │ │ │ │ @ instruction: 0x460c78f0 │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ @ instruction: 0xf04f9f10 │ │ │ │ andls r0, r5, r0, lsl #18 │ │ │ │ - blx 0xfe2c45a2 │ │ │ │ + blx 0xfe2c4582 │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf10b2f02 │ │ │ │ svclt 0x00180b01 │ │ │ │ - b 0x1493838 │ │ │ │ + b 0x1493818 │ │ │ │ svclt 0x000c0bcb │ │ │ │ rscseq r4, pc, pc, asr r6 @ │ │ │ │ - beq 0x2c0844 │ │ │ │ - blvc 0x1c0378 │ │ │ │ + beq 0x2c0824 │ │ │ │ + blvc 0x1c0358 │ │ │ │ ldm r4!, {r0, r1, r3, r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ ldrmi fp, [r0], -r0 │ │ │ │ svcvc 0x0008f856 │ │ │ │ @ instruction: 0xf75e4619 │ │ │ │ - @ instruction: 0xf021ff45 │ │ │ │ + @ instruction: 0xf021ff55 │ │ │ │ strmi r4, [r1, #768] @ 0x300 │ │ │ │ svceq 0x0008f845 │ │ │ │ andeq lr, r3, #120, 22 @ 0x1e000 │ │ │ │ - b 0x11b590c │ │ │ │ + b 0x11b58ec │ │ │ │ ldrbmi r7, [r4, #-455] @ 0xfffffe39 │ │ │ │ mvnle r6, r9, rrx │ │ │ │ - blvc 0x1c03ec │ │ │ │ + blvc 0x1c03cc │ │ │ │ ldrmi r9, [fp, #2053]! @ 0x805 │ │ │ │ vmlaeq.f64 d14, d7, d0 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea8e088 │ │ │ │ + bl 0xfea8e068 │ │ │ │ stmia lr!, {r1, r2, r3, r8, r9, sl}^ │ │ │ │ - bl 0x446098 │ │ │ │ + bl 0x446078 │ │ │ │ ldrmi r0, [fp, #775] @ 0x307 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x18888d0 │ │ │ │ + blx 0x18888b0 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117600 │ │ │ │ + bl 0x1175e0 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r0, [sl], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - mrc2 7, 3, pc, cr8, cr13, {2} │ │ │ │ + mcr2 7, 4, pc, cr8, cr13, {2} @ │ │ │ │ vorr.i32 q10, #8716288 @ 0x00850000 │ │ │ │ @ instruction: 0xf82b000e │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e10c │ │ │ │ + blne 0x108e0ec │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185973,32 +185965,32 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x188895c │ │ │ │ + blx 0x188893c │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117684 │ │ │ │ + bl 0x117664 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r0, [sl], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - mrc2 7, 5, pc, cr12, cr13, {2} │ │ │ │ + mcr2 7, 6, pc, cr12, cr13, {2} @ │ │ │ │ @ instruction: 0xf0204555 │ │ │ │ @ instruction: 0xf84b4000 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e190 │ │ │ │ + blne 0x108e170 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186006,28 +185998,28 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ - blx 0x18ad600 │ │ │ │ + blx 0x18ad5e0 │ │ │ │ @ instruction: 0xf3c6f986 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b5a38 │ │ │ │ + b 0x14b5a18 │ │ │ │ strbmi r0, [r8], r6, asr #17 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - bleq 0x3009f8 │ │ │ │ + bleq 0x3009d8 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffacf75d │ │ │ │ + @ instruction: 0xffbcf75d │ │ │ │ svceq 0x0008f846 │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ rsbsvs r4, r1, sp, asr r5 │ │ │ │ strbmi sp, [r4], #-496 @ 0xfffffe10 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -186043,26 +186035,26 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888a6c │ │ │ │ + blx 0x1888a4c │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x11779c │ │ │ │ + bl 0x11777c │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r0, [sl], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - stc2 7, cr15, [sl, #372]! @ 0x174 │ │ │ │ + ldc2 7, cr15, [sl, #372]! @ 0x174 │ │ │ │ movwmi pc, #1056 @ 0x420 @ │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf3c0bfd8 │ │ │ │ ldrbmi r0, [r5, #-14] │ │ │ │ svceq 0x0002f82b │ │ │ │ ldrtmi sp, [ip], #-493 @ 0xfffffe13 │ │ │ │ stmdble r7, {r3, r4, r5, r7, r8, sl, lr} │ │ │ │ @@ -186078,113 +186070,113 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888b00 │ │ │ │ + blx 0x1888ae0 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117828 │ │ │ │ + bl 0x117808 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r0, [sl], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - stc2l 7, cr15, [sl, #372]! @ 0x174 │ │ │ │ + ldc2l 7, cr15, [sl, #372]! @ 0x174 │ │ │ │ andmi pc, r0, #32 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ strmi fp, [r2], -r8, lsl #31 │ │ │ │ @ instruction: 0xf84b4555 │ │ │ │ mvnle r2, r4, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e33c │ │ │ │ + blne 0x108e31c │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [pc], -r5, lsl #1 │ │ │ │ - beq 0x1020b0 │ │ │ │ - bvc 0xffd03a94 │ │ │ │ + beq 0x102090 │ │ │ │ + bvc 0xffd03a74 │ │ │ │ @ instruction: 0xf1a2460c │ │ │ │ stcls 6, cr0, [lr, #-32] @ 0xffffffe0 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d21, d3[6] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ - b 0x14b5bec │ │ │ │ + b 0x14b5bcc │ │ │ │ ldrmi r0, [fp], r5, asr #23 │ │ │ │ stmdbeq fp, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ movwlt lr, #10701 @ 0x29cd │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ ldmib r6!, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ ldm r4!, {r1, r8, r9, sp}^ │ │ │ │ strls r0, [r0, -r2, lsl #2] │ │ │ │ - mrc2 7, 6, pc, cr0, cr13, {2} │ │ │ │ + mcr2 7, 7, pc, cr0, cr13, {2} @ │ │ │ │ movwmi pc, #33 @ 0x21 @ │ │ │ │ @ instruction: 0xf8454580 │ │ │ │ - bl 0x1f49be8 │ │ │ │ + bl 0x1f49bc8 │ │ │ │ svclt 0x00380203 │ │ │ │ strbmi r4, [ip, #-1547] @ 0xfffff9f5 │ │ │ │ mvnle r6, fp, rrx │ │ │ │ - blls 0x197938 │ │ │ │ + blls 0x197918 │ │ │ │ ldrdlt pc, [r8], -sp │ │ │ │ ldrbmi r4, [fp, #-1112] @ 0xfffffba8 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfeb8f3e8 │ │ │ │ + bl 0xfeb8f3c8 │ │ │ │ stmia r0!, {r8, r9, fp}^ │ │ │ │ - bl 0xd73f8 │ │ │ │ + bl 0xd73d8 │ │ │ │ addsmi r0, r3, #-1342177280 @ 0xb0000000 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888c34 │ │ │ │ + blx 0x1888c14 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117964 │ │ │ │ + bl 0x117944 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r0, [sl], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - mcrr2 7, 7, pc, sl, cr2 @ │ │ │ │ + mrrc2 7, 7, pc, sl, cr2 @ │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x14975b4 │ │ │ │ + b 0x1497594 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf82b0000 │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e478 │ │ │ │ + blne 0x108e458 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186192,34 +186184,34 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888cc8 │ │ │ │ + blx 0x1888ca8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1179f0 │ │ │ │ + bl 0x1179d0 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r0, [sl], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - ldc2 7, cr15, [r2], #-456 @ 0xfffffe38 │ │ │ │ + mcrr2 7, 7, pc, r2, cr2 @ │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x1497640 │ │ │ │ + b 0x1497620 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf84b0000 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e504 │ │ │ │ + blne 0x108e4e4 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186227,30 +186219,30 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ - blx 0x18ad974 │ │ │ │ + blx 0x18ad954 │ │ │ │ @ instruction: 0xf3c6f986 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b5dac │ │ │ │ + b 0x14b5d8c │ │ │ │ strbmi r0, [r8], r6, asr #17 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - bleq 0x300d6c │ │ │ │ + bleq 0x300d4c │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - mrrc2 7, 7, pc, lr, cr2 @ │ │ │ │ + stc2l 7, cr15, [lr], #-456 @ 0xfffffe38 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x14976f4 │ │ │ │ + b 0x14976d4 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf8460300 │ │ │ │ rsbsvs r3, r3, r8, lsl #30 │ │ │ │ strbmi sp, [r4], #-492 @ 0xfffffe14 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -186266,26 +186258,26 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888de8 │ │ │ │ + blx 0x1888dc8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117b18 │ │ │ │ + bl 0x117af8 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r1, [sl], -r2, lsl #22 │ │ │ │ svceq 0x0002f836 │ │ │ │ - blx 0x1c03fd6 │ │ │ │ + blx 0x2003fb6 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ ldrbmi r2, [r5, #-0] │ │ │ │ svceq 0x0002f82b │ │ │ │ ldrtmi sp, [ip], #-495 @ 0xfffffe11 │ │ │ │ stmdble r7, {r3, r4, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -186300,26 +186292,26 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888e78 │ │ │ │ + blx 0x1888e58 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117ba0 │ │ │ │ + bl 0x117b80 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r1, [sl], -r4, lsl #22 │ │ │ │ svceq 0x0004f856 │ │ │ │ - blx 0xd0405e │ │ │ │ + blx 0x110403e │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ ldrbmi r2, [r5, #-0] │ │ │ │ svceq 0x0004f84b │ │ │ │ ldrtmi sp, [ip], #-495 @ 0xfffffe11 │ │ │ │ stmdble r7, {r3, r4, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -186334,70 +186326,70 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ - blx 0x18adb20 │ │ │ │ + blx 0x18adb00 │ │ │ │ @ instruction: 0xf3c6f986 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b5f58 │ │ │ │ + b 0x14b5f38 │ │ │ │ strbmi r0, [r8], r6, asr #17 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - bleq 0x300f18 │ │ │ │ + bleq 0x300ef8 │ │ │ │ movwcs lr, #10485 @ 0x28f5 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0x10040ee │ │ │ │ + blx 0x14040ce │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ @ instruction: 0xf8462000 │ │ │ │ ldrbmi r0, [sp, #-3848] @ 0xfffff0f8 │ │ │ │ mvnle r6, r0, ror r0 │ │ │ │ strbmi r4, [r1, #1092] @ 0x444 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeace744 │ │ │ │ + bl 0xfeace724 │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c6754 │ │ │ │ + bl 0x1c6734 │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888f90 │ │ │ │ + blx 0x1888f70 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117cc0 │ │ │ │ + bl 0x117ca0 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r1, [sl], -r2, lsl #22 │ │ │ │ svceq 0x0002f836 │ │ │ │ - blx 0xfe70417c │ │ │ │ - b 0x149790c │ │ │ │ + blx 0xfeb0415c │ │ │ │ + b 0x14978ec │ │ │ │ @ instruction: 0xf82b70e0 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e7cc │ │ │ │ + blne 0x108e7ac │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186405,32 +186397,32 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x188901c │ │ │ │ + blx 0x1888ffc │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117d44 │ │ │ │ + bl 0x117d24 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r1, [sl], -r4, lsl #22 │ │ │ │ svceq 0x0004f856 │ │ │ │ - blx 0x1884200 │ │ │ │ - b 0x1497990 │ │ │ │ + blx 0x1c841e0 │ │ │ │ + b 0x1497970 │ │ │ │ @ instruction: 0xf84b70e0 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e850 │ │ │ │ + blne 0x108e830 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186438,64 +186430,64 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ - blx 0x18adcc0 │ │ │ │ + blx 0x18adca0 │ │ │ │ @ instruction: 0xf3c6f986 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b60f8 │ │ │ │ + b 0x14b60d8 │ │ │ │ strbmi r0, [r8], r6, asr #17 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - bleq 0x3010b8 │ │ │ │ + bleq 0x301098 │ │ │ │ movwcs lr, #10485 @ 0x28f5 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0x1c0428c │ │ │ │ + blx 0x200426c │ │ │ │ @ instruction: 0xf84617c3 │ │ │ │ ldrbmi r3, [sp, #-3848] @ 0xfffff0f8 │ │ │ │ mvnsle r6, r3, ror r0 │ │ │ │ strbmi r4, [r1, #1092] @ 0x444 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeace8dc │ │ │ │ + bl 0xfeace8bc │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c68ec │ │ │ │ + bl 0x1c68cc │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1889128 │ │ │ │ + blx 0x1889108 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117e58 │ │ │ │ + bl 0x117e38 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r1, [sl], -r2, lsl #22 │ │ │ │ svceq 0x0002f836 │ │ │ │ smlabteq lr, r1, r3, pc @ │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ - @ instruction: 0xf9c8f772 │ │ │ │ + @ instruction: 0xf9d8f772 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ ldrbmi r2, [r5, #-0] │ │ │ │ svceq 0x0002f82b │ │ │ │ ldrtmi sp, [ip], #-491 @ 0xfffffe15 │ │ │ │ andle r4, r7, #297795584 @ 0x11c00000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -186510,28 +186502,28 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x18891c0 │ │ │ │ + blx 0x18891a0 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117ee8 │ │ │ │ + bl 0x117ec8 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r1, [sl], -r4, lsl #22 │ │ │ │ svceq 0x0004f856 │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r0, r0, lsr #32 │ │ │ │ - @ instruction: 0xf988f772 │ │ │ │ + @ instruction: 0xf998f772 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ ldrbmi r2, [r5, #-0] │ │ │ │ svceq 0x0004f84b │ │ │ │ ldrtmi sp, [ip], #-491 @ 0xfffffe15 │ │ │ │ andle r4, r7, #297795584 @ 0x11c00000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -186546,75 +186538,75 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0x460c469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ - blx 0x18ae270 │ │ │ │ + blx 0x18ae250 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b62a8 │ │ │ │ + b 0x14b6288 │ │ │ │ strbmi r0, [r8], r7, asr #17 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - bleq 0x301268 │ │ │ │ + bleq 0x301248 │ │ │ │ svceq 0x0008f856 │ │ │ │ movwcs lr, #2516 @ 0x9d4 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ ldmdavs r1!, {r3, sl, ip, sp}^ │ │ │ │ movwmi pc, #35 @ 0x23 @ │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf98ef772 │ │ │ │ + @ instruction: 0xf99ef772 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ @ instruction: 0xf8472000 │ │ │ │ ldrbmi r0, [ip, #-3848] @ 0xfffff0f8 │ │ │ │ mvnle r6, r8, ror r0 │ │ │ │ strbmi r4, [r8, #1093] @ 0x445 │ │ │ │ andcs sp, r0, r9, lsl #4 │ │ │ │ - bl 0xfeaceaa0 │ │ │ │ + bl 0xfeacea80 │ │ │ │ stmia r5!, {r0, r2, fp}^ │ │ │ │ - bl 0x206ab0 │ │ │ │ + bl 0x206a90 │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x18892ec │ │ │ │ + blx 0x18892cc │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x11801c │ │ │ │ + bl 0x117ffc │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r1, [sl], -r2, lsl #22 │ │ │ │ svceq 0x0002f836 │ │ │ │ smlabteq lr, r1, r3, pc @ │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ - @ instruction: 0xf8e6f772 │ │ │ │ - b 0x1497c70 │ │ │ │ + @ instruction: 0xf8f6f772 │ │ │ │ + b 0x1497c50 │ │ │ │ @ instruction: 0xf82b70e0 │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ strbmi r4, [r7, #-1084] @ 0xfffffbc4 │ │ │ │ andcs sp, r0, r7, lsl #4 │ │ │ │ - blne 0x108eb30 │ │ │ │ + blne 0x108eb10 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186622,34 +186614,34 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1889380 │ │ │ │ + blx 0x1889360 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1180a8 │ │ │ │ + bl 0x118088 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r1, [sl], -r4, lsl #22 │ │ │ │ svceq 0x0004f856 │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r0, r0, lsr #32 │ │ │ │ - @ instruction: 0xf8a8f772 │ │ │ │ - b 0x1497cfc │ │ │ │ + @ instruction: 0xf8b8f772 │ │ │ │ + b 0x1497cdc │ │ │ │ @ instruction: 0xf84b70e0 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ strbmi r4, [r7, #-1084] @ 0xfffffbc4 │ │ │ │ andcs sp, r0, r7, lsl #4 │ │ │ │ - blne 0x108ebbc │ │ │ │ + blne 0x108eb9c │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186657,70 +186649,70 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0x460c469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ - blx 0x18ae42c │ │ │ │ + blx 0x18ae40c │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b6464 │ │ │ │ + b 0x14b6444 │ │ │ │ strbmi r0, [r8], r7, asr #17 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - bleq 0x301424 │ │ │ │ + bleq 0x301404 │ │ │ │ svceq 0x0008f856 │ │ │ │ movwcs lr, #2516 @ 0x9d4 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ ldmdavs r1!, {r3, sl, ip, sp}^ │ │ │ │ movwmi pc, #35 @ 0x23 @ │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf8b0f772 │ │ │ │ + @ instruction: 0xf8c0f772 │ │ │ │ @ instruction: 0xf84717c3 │ │ │ │ ldrbmi r3, [ip, #-3848] @ 0xfffff0f8 │ │ │ │ mvnle r6, fp, ror r0 │ │ │ │ strbmi r4, [r8, #1093] @ 0x445 │ │ │ │ andcs sp, r0, r9, lsl #4 │ │ │ │ - bl 0xfeacec54 │ │ │ │ + bl 0xfeacec34 │ │ │ │ stmia r5!, {r0, r2, fp}^ │ │ │ │ - bl 0x206c64 │ │ │ │ + bl 0x206c44 │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888ca0 │ │ │ │ + blx 0x1888c80 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1181d0 │ │ │ │ + bl 0x1181b0 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - blx 0x110468a │ │ │ │ + blx 0x150466a │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108fcd8 │ │ │ │ + bne 0x108fcb8 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186728,31 +186720,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888d28 │ │ │ │ + blx 0x1888d08 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118250 │ │ │ │ + bl 0x118230 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - blx 0x110470a │ │ │ │ + blx 0x15046ea │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108fd58 │ │ │ │ + bne 0x108fd38 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186761,27 +186753,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ae5cc │ │ │ │ + blx 0x18ae5ac │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1182f4 │ │ │ │ + bl 0x1182d4 │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf771a000 │ │ │ │ - ldrbmi pc, [sp, #-2845] @ 0xfffff4e3 @ │ │ │ │ + ldrbmi pc, [sp, #-2861] @ 0xfffff4d3 @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -186794,31 +186786,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888e28 │ │ │ │ + blx 0x1888e08 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118358 │ │ │ │ + bl 0x118338 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - blx 0xfe404810 │ │ │ │ + blx 0xfe8047f0 │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108fe60 │ │ │ │ + bne 0x108fe40 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186826,31 +186818,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888eb0 │ │ │ │ + blx 0x1888e90 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1183d8 │ │ │ │ + bl 0x1183b8 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - blx 0xfe404890 │ │ │ │ + blx 0xfe804870 │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108fee0 │ │ │ │ + bne 0x108fec0 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186859,27 +186851,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ae754 │ │ │ │ + blx 0x18ae734 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x11847c │ │ │ │ + bl 0x11845c │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf771a000 │ │ │ │ - ldrbmi pc, [sp, #-2737] @ 0xfffff54f @ │ │ │ │ + ldrbmi pc, [sp, #-2753] @ 0xfffff53f @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -186892,31 +186884,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888fb0 │ │ │ │ + blx 0x1888f90 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1184e0 │ │ │ │ + bl 0x1184c0 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - @ instruction: 0xf9bcf771 │ │ │ │ + @ instruction: 0xf9ccf771 │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ffe8 │ │ │ │ + bne 0x108ffc8 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186924,31 +186916,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1889038 │ │ │ │ + blx 0x1889018 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118560 │ │ │ │ + bl 0x118540 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - @ instruction: 0xf9bcf771 │ │ │ │ + @ instruction: 0xf9ccf771 │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x1090068 │ │ │ │ + bne 0x1090048 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186957,27 +186949,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ae8dc │ │ │ │ + blx 0x18ae8bc │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118604 │ │ │ │ + bl 0x1185e4 │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf771a000 │ │ │ │ - ldrbmi pc, [sp, #-2475] @ 0xfffff655 @ │ │ │ │ + ldrbmi pc, [sp, #-2491] @ 0xfffff645 @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -186990,31 +186982,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1889138 │ │ │ │ + blx 0x1889118 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118668 │ │ │ │ + bl 0x118648 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - @ instruction: 0xf908f771 │ │ │ │ + @ instruction: 0xf918f771 │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x1090170 │ │ │ │ + bne 0x1090150 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -187022,31 +187014,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x18891c0 │ │ │ │ + blx 0x18891a0 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1186e8 │ │ │ │ + bl 0x1186c8 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - @ instruction: 0xf908f771 │ │ │ │ + @ instruction: 0xf918f771 │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x10901f0 │ │ │ │ + bne 0x10901d0 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -187055,27 +187047,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18aea64 │ │ │ │ + blx 0x18aea44 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x11878c │ │ │ │ + bl 0x11876c │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf771a000 │ │ │ │ - ldrbmi pc, [sp, #-2367] @ 0xfffff6c1 @ │ │ │ │ + ldrbmi pc, [sp, #-2383] @ 0xfffff6b1 @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -187088,52 +187080,52 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ cdpne 6, 9, cr4, cr6, cr13, {0} │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18adabc │ │ │ │ + blx 0x18ada9c │ │ │ │ vmlsl.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ - beq 0x1432ec │ │ │ │ + beq 0x1432cc │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmdaeq r2, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0xff38180c │ │ │ │ + beq 0xff3817ec │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118834 │ │ │ │ + bl 0x118814 │ │ │ │ ands r0, r1, r7, lsl #22 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf5b3bf08 │ │ │ │ strdle r4, [r4], -r8 @ │ │ │ │ - @ instruction: 0xf994f75d │ │ │ │ + @ instruction: 0xf9a4f75d │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r0, pc, asr #8 │ │ │ │ - ldc2l 7, cr15, [r6, #-368]! @ 0xfffffe90 │ │ │ │ + stc2 7, cr15, [r6, #368] @ 0x170 │ │ │ │ @ instruction: 0xf828455d │ │ │ │ andsle r0, lr, r2, lsl #30 │ │ │ │ svcls 0x0002f836 │ │ │ │ @ instruction: 0xf8354621 │ │ │ │ @ instruction: 0xf7740b02 │ │ │ │ - @ instruction: 0x4603f8b7 │ │ │ │ + strmi pc, [r3], -r7, asr #17 │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7744699 │ │ │ │ - @ instruction: 0x4601f8b1 │ │ │ │ + strmi pc, [r1], -r1, asr #17 │ │ │ │ vmlsl.u q10, d9, d0[2] │ │ │ │ strtmi r0, [r2], -lr, lsl #18 │ │ │ │ movweq pc, #58305 @ 0xe3c1 @ │ │ │ │ svcmi 0x00f8f5b9 │ │ │ │ - blcs 0xfb688 │ │ │ │ + blcs 0xfb668 │ │ │ │ vst4. {d29,d31,d33,d35}, [pc :64], sl │ │ │ │ ldrbmi r4, [sp, #-128] @ 0xffffff80 │ │ │ │ svceq 0x0002f828 │ │ │ │ - blls 0x13b6c0 │ │ │ │ + blls 0x13b6a0 │ │ │ │ ldrtmi r4, [fp], #-1466 @ 0xfffffa46 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0x8f34c │ │ │ │ + bne 0x8f32c │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ ldrmi r1, [r2, #2522] @ 0x9da │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -187141,52 +187133,52 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ svcne 0x0016460d │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18adb90 │ │ │ │ + blx 0x18adb70 │ │ │ │ vmlsl.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ - beq 0x1433c0 │ │ │ │ + beq 0x1433a0 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmdaeq r4, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0xff3818e0 │ │ │ │ + beq 0xff3818c0 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118908 │ │ │ │ + bl 0x1188e8 │ │ │ │ ands r0, r1, r7, lsl #22 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf1b3bf08 │ │ │ │ strdle r4, [r4], -pc @ │ │ │ │ - ldc2 7, cr15, [r4, #-372] @ 0xfffffe8c │ │ │ │ + stc2 7, cr15, [r4, #-372]! @ 0xfffffe8c │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r0, pc, asr #32 │ │ │ │ - ldc2 7, cr15, [r2, #368] @ 0x170 │ │ │ │ + stc2 7, cr15, [r2, #368]! @ 0x170 │ │ │ │ @ instruction: 0xf848455d │ │ │ │ andsle r0, lr, r4, lsl #30 │ │ │ │ svcls 0x0004f856 │ │ │ │ @ instruction: 0xf8554621 │ │ │ │ @ instruction: 0xf7740b04 │ │ │ │ - strmi pc, [r3], -r7, ror #16 │ │ │ │ + @ instruction: 0x4603f877 │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7744699 │ │ │ │ - strmi pc, [r1], -r1, ror #16 │ │ │ │ + @ instruction: 0x4601f871 │ │ │ │ @ instruction: 0xf0294648 │ │ │ │ strtmi r4, [r2], -r0, lsl #18 │ │ │ │ movwmi pc, #33 @ 0x21 @ │ │ │ │ svcmi 0x00fff1b9 │ │ │ │ - blcs 0xfb75c │ │ │ │ + blcs 0xfb73c │ │ │ │ @ instruction: 0xf04fd1da │ │ │ │ ldrbmi r4, [sp, #-128] @ 0xffffff80 │ │ │ │ svceq 0x0004f848 │ │ │ │ - blls 0x13b794 │ │ │ │ + blls 0x13b774 │ │ │ │ ldrtmi r4, [fp], #-1466 @ 0xfffffa46 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0x8f420 │ │ │ │ + bne 0x8f400 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ ldrmi r1, [r2, #2522] @ 0x9da │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -187194,42 +187186,42 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ cdpne 6, 9, cr4, cr6, cr13, {0} │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18adc64 │ │ │ │ + blx 0x18adc44 │ │ │ │ vmlsl.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ - beq 0x143494 │ │ │ │ + beq 0x143474 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmdaeq r2, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0xff3819b4 │ │ │ │ + beq 0xff381994 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1189dc │ │ │ │ + bl 0x1189bc │ │ │ │ ands r0, r6, r7, lsl #22 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf5b3bf08 │ │ │ │ strdle r4, [r9], -r8 @ │ │ │ │ - @ instruction: 0xf8c0f75d │ │ │ │ + @ instruction: 0xf8d0f75d │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r4, pc, asr #8 │ │ │ │ - stc2 7, cr15, [r2], #368 @ 0x170 │ │ │ │ + ldc2 7, cr15, [r2], #368 @ 0x170 │ │ │ │ vst1.8 {d20-d22}, [pc :128], r2 │ │ │ │ @ instruction: 0xf7664180 │ │ │ │ - ldrbmi pc, [sp, #-3601] @ 0xfffff1ef @ │ │ │ │ + ldrbmi pc, [sp, #-3617] @ 0xfffff1df @ │ │ │ │ svceq 0x0002f828 │ │ │ │ @ instruction: 0xf836d01e │ │ │ │ strtmi r9, [r1], -r2, lsl #30 │ │ │ │ - bleq 0x185190 │ │ │ │ - @ instruction: 0xffdef773 │ │ │ │ + bleq 0x185170 │ │ │ │ + @ instruction: 0xffeef773 │ │ │ │ strtmi r4, [r1], -r3, lsl #12 │ │ │ │ ldrmi r4, [r9], r8, asr #12 │ │ │ │ - @ instruction: 0xffd8f773 │ │ │ │ + @ instruction: 0xffe8f773 │ │ │ │ strbmi r4, [r8], -r1, lsl #12 │ │ │ │ stmdbeq lr, {r0, r3, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ vrsubhn.i16 d20, , q9 │ │ │ │ @ instruction: 0xf5b9030e │ │ │ │ ldrshle r4, [r1, #248] @ 0xf8 │ │ │ │ bicsle r2, r5, r0, lsl #22 │ │ │ │ rsbspl pc, r8, pc, asr #8 │ │ │ │ @@ -187248,52 +187240,52 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ - bleq 0x103274 │ │ │ │ - bleq 0x1103c4c │ │ │ │ + bleq 0x103254 │ │ │ │ + bleq 0x1103c2c │ │ │ │ svcne 0x0016460d │ │ │ │ andls r9, r0, ip, lsl #30 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1092f02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494d5c │ │ │ │ + b 0x1494d3c │ │ │ │ svclt 0x000e09c9 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ movwls r0, #4347 @ 0x10fb │ │ │ │ svcne 0x001f9b00 │ │ │ │ - bl 0x12dd70 │ │ │ │ + bl 0x12dd50 │ │ │ │ ands r0, r5, r3, lsl #20 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf1b3bf08 │ │ │ │ strdle r4, [r8], -pc @ │ │ │ │ - ldc2 7, cr15, [r4], #-372 @ 0xfffffe8c │ │ │ │ + mcrr2 7, 5, pc, r4, cr13 @ │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf75c4658 │ │ │ │ - @ instruction: 0x4622fcb3 │ │ │ │ + strtmi pc, [r2], -r3, asr #25 │ │ │ │ orrmi pc, r0, pc, asr #32 │ │ │ │ - cdp2 7, 0, cr15, cr2, cr6, {3} │ │ │ │ + cdp2 7, 1, cr15, cr2, cr6, {3} │ │ │ │ @ instruction: 0xf8474555 │ │ │ │ andsle r0, lr, r4, lsl #30 │ │ │ │ svchi 0x0004f856 │ │ │ │ @ instruction: 0xf8554621 │ │ │ │ @ instruction: 0xf7730b04 │ │ │ │ - strmi pc, [r3], -r3, lsl #31 │ │ │ │ + @ instruction: 0x4603ff93 │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7734698 │ │ │ │ - @ instruction: 0x4601ff7d │ │ │ │ + strmi pc, [r1], -sp, lsl #31 │ │ │ │ @ instruction: 0xf0284640 │ │ │ │ strtmi r4, [r2], -r0, lsl #16 │ │ │ │ movwmi pc, #33 @ 0x21 @ │ │ │ │ svcmi 0x00fff1b8 │ │ │ │ - blcs 0xfb914 │ │ │ │ + blcs 0xfb8f4 │ │ │ │ @ instruction: 0xf04fd1d6 │ │ │ │ ldrbmi r5, [r5, #-127] @ 0xffffff81 │ │ │ │ svceq 0x0004f847 │ │ │ │ ldmib sp, {r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ ldrmi r3, [r3], #-512 @ 0xfffffe00 │ │ │ │ stmdble r7, {r0, r4, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -187309,31 +187301,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r8], r3, lsl #1 │ │ │ │ cdpne 14, 9, cr1, cr6, cr13, {4} │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18ade30 │ │ │ │ + blx 0x18ade10 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1498ab0 │ │ │ │ + b 0x1498a90 │ │ │ │ svclt 0x001409c9 │ │ │ │ @ instruction: 0x464f00ff │ │ │ │ - bleq 0x2c1e58 │ │ │ │ + bleq 0x2c1e38 │ │ │ │ @ instruction: 0xa000f8b4 │ │ │ │ @ instruction: 0xf8364642 │ │ │ │ @ instruction: 0xf8351f02 │ │ │ │ @ instruction: 0xf75c0f02 │ │ │ │ - @ instruction: 0x4642ffdb │ │ │ │ + strbmi pc, [r2], -fp, ror #31 @ │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0xfef84fda │ │ │ │ - bleq 0x1852fc │ │ │ │ + blx 0xff384fba │ │ │ │ + bleq 0x1852dc │ │ │ │ mvnle r4, ip, asr r5 │ │ │ │ ldrmi r9, [r9, #2049]! @ 0x801 │ │ │ │ stmdble r7, {r3, r4, r5, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -187346,31 +187338,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r8], r3, lsl #1 │ │ │ │ svcne 0x00161f0d │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18adec4 │ │ │ │ + blx 0x18adea4 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1498b44 │ │ │ │ + b 0x1498b24 │ │ │ │ svclt 0x001409c9 │ │ │ │ @ instruction: 0x464f00ff │ │ │ │ - bleq 0x2c1eec │ │ │ │ + bleq 0x2c1ecc │ │ │ │ ldrdge pc, [r0], -r4 │ │ │ │ @ instruction: 0xf8564642 │ │ │ │ @ instruction: 0xf8551f04 │ │ │ │ @ instruction: 0xf75d0f04 │ │ │ │ - @ instruction: 0x4642fb7b │ │ │ │ + strbmi pc, [r2], -fp, lsl #23 @ │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0x1f0506e │ │ │ │ - bleq 0x205410 │ │ │ │ + blx 0xfe30504e │ │ │ │ + bleq 0x2053f0 │ │ │ │ mvnle r4, ip, asr r5 │ │ │ │ ldrmi r9, [r9, #2049]! @ 0x801 │ │ │ │ stmdble r7, {r3, r4, r5, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -187383,31 +187375,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r8], r3, lsl #1 │ │ │ │ cdpne 14, 9, cr1, cr6, cr13, {4} │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18adf58 │ │ │ │ + blx 0x18adf38 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1498bd8 │ │ │ │ + b 0x1498bb8 │ │ │ │ svclt 0x001409c9 │ │ │ │ @ instruction: 0x464f00ff │ │ │ │ - bleq 0x2c1f80 │ │ │ │ + bleq 0x2c1f60 │ │ │ │ @ instruction: 0xa000f8b4 │ │ │ │ @ instruction: 0xf8364642 │ │ │ │ @ instruction: 0xf8351f02 │ │ │ │ @ instruction: 0xf75c0f02 │ │ │ │ - strbmi pc, [r2], -r7, asr #30 @ │ │ │ │ + @ instruction: 0x4642ff57 │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0xb85102 │ │ │ │ - bleq 0x185424 │ │ │ │ + blx 0xf850e2 │ │ │ │ + bleq 0x185404 │ │ │ │ mvnle r4, ip, asr r5 │ │ │ │ ldrmi r9, [r9, #2049]! @ 0x801 │ │ │ │ stmdble r7, {r3, r4, r5, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -187420,31 +187412,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r8], r3, lsl #1 │ │ │ │ svcne 0x00161f0d │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18adfec │ │ │ │ + blx 0x18adfcc │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1498c6c │ │ │ │ + b 0x1498c4c │ │ │ │ svclt 0x001409c9 │ │ │ │ @ instruction: 0x464f00ff │ │ │ │ - bleq 0x2c2014 │ │ │ │ + bleq 0x2c1ff4 │ │ │ │ ldrdge pc, [r0], -r4 │ │ │ │ @ instruction: 0xf8564642 │ │ │ │ @ instruction: 0xf8551f04 │ │ │ │ @ instruction: 0xf75d0f04 │ │ │ │ - strbmi pc, [r2], -r7, ror #21 @ │ │ │ │ + @ instruction: 0x4642faf7 │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0x1a85196 │ │ │ │ - bleq 0x205538 │ │ │ │ + blx 0x1e85176 │ │ │ │ + bleq 0x205518 │ │ │ │ mvnle r4, ip, asr r5 │ │ │ │ ldrmi r9, [r9, #2049]! @ 0x801 │ │ │ │ stmdble r7, {r3, r4, r5, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -187461,25 +187453,25 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ mcrne 6, 4, r4, cr15, cr10, {4} │ │ │ │ stcls 14, cr1, [ip, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494890 │ │ │ │ + b 0x1494870 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x30209c │ │ │ │ + bleq 0x30207c │ │ │ │ movwcs r8, #2090 @ 0x82a │ │ │ │ svcne 0x0002f836 │ │ │ │ svceq 0x0002f837 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8cef761 │ │ │ │ - bleq 0x185548 │ │ │ │ + @ instruction: 0xf8def761 │ │ │ │ + bleq 0x185528 │ │ │ │ mvnsle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187497,25 +187489,25 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ svcne 0x000f469a │ │ │ │ stcls 15, cr1, [ip, #-88] @ 0xffffffa8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494920 │ │ │ │ + b 0x1494900 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x30212c │ │ │ │ + bleq 0x30210c │ │ │ │ movwcs r6, #2090 @ 0x82a │ │ │ │ svcne 0x0004f856 │ │ │ │ svceq 0x0004f857 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9b8f763 │ │ │ │ - bleq 0x205658 │ │ │ │ + @ instruction: 0xf9c8f763 │ │ │ │ + bleq 0x205638 │ │ │ │ mvnsle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187530,41 +187522,41 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf1a1b087 │ │ │ │ @ instruction: 0xf1a20708 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ ldrmi r0, [ip], -r0, lsl #18 │ │ │ │ - blx 0x18ae9e0 │ │ │ │ + blx 0x18ae9c0 │ │ │ │ vmull.u8 , d21, d5 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ - b 0x14b7208 │ │ │ │ + b 0x14b71e8 │ │ │ │ strbtmi r0, [r3], r5, asr #23 │ │ │ │ - beq 0x3c21c0 │ │ │ │ + beq 0x3c21a0 │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ strmi r4, [r3], r5, lsl #12 │ │ │ │ ldmib r5, {r5, r6, r7, r9, sl, lr}^ │ │ │ │ ldmib r6!, {r8}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, sl, ip, pc}^ │ │ │ │ ldmib r7!, {r8}^ │ │ │ │ @ instruction: 0xf7630102 │ │ │ │ - stmia r5!, {r0, r2, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmia r5!, {r0, r2, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbmi r0, [r5, #-258] @ 0xfffffefe │ │ │ │ ldrbmi sp, [ip], -pc, ror #3 │ │ │ │ @ instruction: 0xb014f8dd │ │ │ │ - bl 0x1d9104 │ │ │ │ + bl 0x1d90e4 │ │ │ │ ldrbmi r0, [r8, #11] │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfeb90a00 │ │ │ │ + bl 0xfeb909e0 │ │ │ │ stmia r0!, {r8, r9, fp}^ │ │ │ │ - bl 0xd8a10 │ │ │ │ + bl 0xd89f0 │ │ │ │ ldrmi r0, [ip, #779] @ 0x30b │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -187575,26 +187567,26 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ mcrne 6, 4, r4, cr15, cr10, {4} │ │ │ │ stcls 14, cr1, [ip, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494a58 │ │ │ │ + b 0x1494a38 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x302264 │ │ │ │ + bleq 0x302244 │ │ │ │ svceq 0x0002f837 │ │ │ │ stmdahi sl!, {r8, r9, sp} │ │ │ │ svcne 0x0002f836 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffe8f760 │ │ │ │ - bleq 0x185714 │ │ │ │ + @ instruction: 0xfff8f760 │ │ │ │ + bleq 0x1856f4 │ │ │ │ mvnle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187612,26 +187604,26 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ svcne 0x000f469a │ │ │ │ stcls 15, cr1, [ip, #-88] @ 0xffffffa8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494aec │ │ │ │ + b 0x1494acc │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x3022f8 │ │ │ │ + bleq 0x3022d8 │ │ │ │ svceq 0x0004f857 │ │ │ │ stmdavs sl!, {r8, r9, sp} │ │ │ │ svcne 0x0004f856 │ │ │ │ andmi pc, r0, r0, lsl #2 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8d0f763 │ │ │ │ - bleq 0x205828 │ │ │ │ + @ instruction: 0xf8e0f763 │ │ │ │ + bleq 0x205808 │ │ │ │ mvnle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187652,35 +187644,35 @@ │ │ │ │ @ instruction: 0xf04f0708 │ │ │ │ @ instruction: 0x9d100900 │ │ │ │ vmlal.u , d21, d3[6] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ - b 0x14b73d8 │ │ │ │ + b 0x14b73b8 │ │ │ │ ldrmi r0, [fp], r5, asr #23 │ │ │ │ - beq 0x3c2390 │ │ │ │ + beq 0x3c2370 │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ strmi r4, [r3], r5, lsl #12 │ │ │ │ @ instruction: 0xf8564698 │ │ │ │ ldmib r5, {r3, r8, r9, sl, fp}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldmdavs r1!, {r1, sl, ip, pc}^ │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf93af763 │ │ │ │ + @ instruction: 0xf94af763 │ │ │ │ smlatteq r2, r5, r8, lr │ │ │ │ mvnle r4, r5, asr r5 │ │ │ │ @ instruction: 0xf8dd465c │ │ │ │ @ instruction: 0x4643b014 │ │ │ │ andeq lr, fp, r4, lsl #22 │ │ │ │ stmdble r9, {r3, r4, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x102684 │ │ │ │ + bleq 0x102664 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ andeq lr, fp, #0, 22 │ │ │ │ ldmle r9!, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -187693,25 +187685,25 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ mcrne 6, 4, r4, cr15, cr10, {4} │ │ │ │ stcls 14, cr1, [ip, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494c30 │ │ │ │ + b 0x1494c10 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x30243c │ │ │ │ + bleq 0x30241c │ │ │ │ movwcs r8, #10282 @ 0x282a │ │ │ │ svcne 0x0002f836 │ │ │ │ svceq 0x0002f837 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - cdp2 7, 15, cr15, cr14, cr0, {3} │ │ │ │ - bleq 0x1858e8 │ │ │ │ + @ instruction: 0xff0ef760 │ │ │ │ + bleq 0x1858c8 │ │ │ │ mvnsle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187729,25 +187721,25 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ svcne 0x000f469a │ │ │ │ stcls 15, cr1, [ip, #-88] @ 0xffffffa8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494cc0 │ │ │ │ + b 0x1494ca0 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x3024cc │ │ │ │ + bleq 0x3024ac │ │ │ │ movwcs r6, #10282 @ 0x282a │ │ │ │ svcne 0x0004f856 │ │ │ │ svceq 0x0004f857 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffe8f762 │ │ │ │ - bleq 0x2059f8 │ │ │ │ + @ instruction: 0xfff8f762 │ │ │ │ + bleq 0x2059d8 │ │ │ │ mvnsle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187762,111 +187754,111 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf1a1b087 │ │ │ │ @ instruction: 0xf1a20708 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ ldrmi r0, [ip], -r2, lsl #18 │ │ │ │ - blx 0x18aed80 │ │ │ │ + blx 0x18aed60 │ │ │ │ vmull.u8 , d21, d5 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ - b 0x14b75a8 │ │ │ │ + b 0x14b7588 │ │ │ │ strbtmi r0, [r3], r5, asr #23 │ │ │ │ - beq 0x3c2560 │ │ │ │ + beq 0x3c2540 │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ strmi r4, [r3], r5, lsl #12 │ │ │ │ ldmib r5, {r5, r6, r7, r9, sl, lr}^ │ │ │ │ ldmib r6!, {r8}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, sl, ip, pc}^ │ │ │ │ ldmib r7!, {r8}^ │ │ │ │ @ instruction: 0xf7630102 │ │ │ │ - stmia r5!, {r0, r2, r4, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + stmia r5!, {r0, r2, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbmi r0, [r5, #-258] @ 0xfffffefe │ │ │ │ ldrbmi sp, [ip], -pc, ror #3 │ │ │ │ @ instruction: 0xb014f8dd │ │ │ │ - bl 0x1d94a4 │ │ │ │ + bl 0x1d9484 │ │ │ │ ldrbmi r0, [r8, #11] │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfeb90da0 │ │ │ │ + bl 0xfeb90d80 │ │ │ │ stmia r0!, {r8, r9, fp}^ │ │ │ │ - bl 0xd8db0 │ │ │ │ + bl 0xd8d90 │ │ │ │ ldrmi r0, [ip, #779] @ 0x30b │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4603461c │ │ │ │ andcs pc, r1, r4, asr #7 │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf10c2802 │ │ │ │ svclt 0x00180c01 │ │ │ │ - b 0x14939e4 │ │ │ │ - b 0x1490c74 │ │ │ │ + b 0x14939c4 │ │ │ │ + b 0x1490c54 │ │ │ │ addlt r0, r3, ip, asr #25 │ │ │ │ sbceq fp, r0, r5, lsl pc │ │ │ │ strmi r4, [r7], -r7, ror #12 │ │ │ │ svccs 0x00104660 │ │ │ │ stmdaeq r4, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ ldrcs fp, [r0, -r8, lsr #31] │ │ │ │ - b 0x1499234 │ │ │ │ + b 0x1499214 │ │ │ │ @ instruction: 0x461e0950 │ │ │ │ vnmlaeq.f32 s29, s14, s30 │ │ │ │ andls r2, r1, r0, lsl #8 │ │ │ │ andslt pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0x462846b2 │ │ │ │ @ instruction: 0xf8302100 │ │ │ │ tstcc r1, r2, lsl #22 │ │ │ │ - blx 0x55905a │ │ │ │ + blx 0x55903a │ │ │ │ @ instruction: 0xf82af20b │ │ │ │ vldmiale r6!, {d18} │ │ │ │ ldrtmi r4, [sp], #-1140 @ 0xfffffb8c │ │ │ │ strbmi r4, [ip, #-1086] @ 0xfffffbc2 │ │ │ │ stmdals r1, {r2, r3, r5, r6, r7, r8, r9, ip, lr, pc} │ │ │ │ strmi r4, [r4, #1027] @ 0x403 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xff0d0e40 │ │ │ │ + bne 0xff0d0e20 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ ldrmi r1, [r4, #2074] @ 0x81a │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4603461c │ │ │ │ andcs pc, r1, r4, asr #7 │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf10c2802 │ │ │ │ svclt 0x00180c01 │ │ │ │ - b 0x1493a7c │ │ │ │ - b 0x1490d0c │ │ │ │ + b 0x1493a5c │ │ │ │ + b 0x1490cec │ │ │ │ addlt r0, r3, ip, asr #25 │ │ │ │ sbceq fp, r0, r5, lsl pc │ │ │ │ strmi r4, [r7], -r7, ror #12 │ │ │ │ svccs 0x00104660 │ │ │ │ stmeq r4, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ ldrcs fp, [r0, -r8, lsr #31] │ │ │ │ strmi r2, [sp], -r0, lsl #8 │ │ │ │ ldmibeq r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ vfnmaeq.f32 s28, s14, s30 │ │ │ │ ssatmi r4, #4, lr, lsl #12 │ │ │ │ @ instruction: 0xf8589001 │ │ │ │ ldrtmi r4, [r2], fp, lsr #32 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ - blcs 0x205bf4 │ │ │ │ + blcs 0x205bd4 │ │ │ │ strmi r3, [lr, #257] @ 0x101 │ │ │ │ vqdmulh.s d15, d2, d4 │ │ │ │ - blcs 0x205be8 │ │ │ │ + blcs 0x205bc8 │ │ │ │ ldrbtmi sp, [r3], #3318 @ 0xcf6 │ │ │ │ ldrtmi r4, [lr], #-1085 @ 0xfffffbc3 │ │ │ │ mvnle r4, #851443712 @ 0x32c00000 │ │ │ │ strmi r9, [r3], #-2049 @ 0xfffff7ff │ │ │ │ stmdble r7, {r2, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r3!, {r6, r7, r9, fp, ip}^ │ │ │ │ @@ -187880,93 +187872,93 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ stmdacs r2, {r0, sp} │ │ │ │ sbcslt r4, sl, #144, 12 @ 0x9000000 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ svclt 0x0018b087 │ │ │ │ - b 0x1487e18 │ │ │ │ - b 0x14909a8 │ │ │ │ + b 0x1487df8 │ │ │ │ + b 0x1490988 │ │ │ │ svclt 0x001202c2 │ │ │ │ ldrmi r4, [r6], -r6, lsl #12 │ │ │ │ mrccs 6, 0, r4, cr0, cr0, {0} │ │ │ │ svclt 0x00a8468a │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ andeq lr, r4, #3358720 @ 0x334000 │ │ │ │ ldmeq r5!, {r0, r1, r2, r3, r9, sl, lr}^ │ │ │ │ sbcseq r4, ip, sl, lsl #12 │ │ │ │ stmib sp, {r0, r1, r6, r7, fp}^ │ │ │ │ movwls r4, #5634 @ 0x1602 │ │ │ │ - bl 0x36e750 │ │ │ │ - bl 0x308b54 │ │ │ │ + bl 0x36e730 │ │ │ │ + bl 0x308b34 │ │ │ │ @ instruction: 0xf04f0002 │ │ │ │ ldrmi r0, [r3], #-3072 @ 0xfffff400 │ │ │ │ - bl 0x2ed758 │ │ │ │ + bl 0x2ed738 │ │ │ │ @ instruction: 0xf8580103 │ │ │ │ stmdavs r9, {r0, r1, sp, lr}^ │ │ │ │ - blvc 0x1022b4 │ │ │ │ + blvc 0x102294 │ │ │ │ @ instruction: 0xf10c3008 │ │ │ │ strcc r0, [r8], #-3585 @ 0xfffff1ff │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - blx 0x29914a │ │ │ │ - blx 0x28477e │ │ │ │ - blx 0xfea947aa │ │ │ │ + blx 0x29912a │ │ │ │ + blx 0x28475e │ │ │ │ + blx 0xfea9478a │ │ │ │ @ instruction: 0xf8407b06 │ │ │ │ ldrbmi r7, [fp], #-3080 @ 0xfffff3f8 │ │ │ │ stccc 8, cr15, [r4], {64} @ 0x40 │ │ │ │ - blls 0x1bef34 │ │ │ │ + blls 0x1bef14 │ │ │ │ ldrmi r9, [sl], #-3840 @ 0xfffff100 │ │ │ │ - strtmi r9, [pc], #-2817 @ 0xc7b94 │ │ │ │ + strtmi r9, [pc], #-2817 @ 0xc7b74 │ │ │ │ bicsle r4, r5, #-268435447 @ 0xf0000009 │ │ │ │ andeq lr, r4, #3620864 @ 0x374000 │ │ │ │ addmi r4, r2, #-2130706432 @ 0x81000000 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe8d0fa8 │ │ │ │ + bl 0xfe8d0f88 │ │ │ │ stmia r9!, {r0, r3}^ │ │ │ │ - bl 0x318fb8 │ │ │ │ + bl 0x318f98 │ │ │ │ addsmi r0, sl, #0, 6 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4607469a │ │ │ │ strmi fp, [r9], r5, lsl #1 │ │ │ │ ldrtmi r2, [r0], r0, lsl #12 │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ rsclt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180001 │ │ │ │ - b 0x14947f0 │ │ │ │ - b 0x1490e80 │ │ │ │ + b 0x14947d0 │ │ │ │ + b 0x1490e60 │ │ │ │ svclt 0x001500c0 │ │ │ │ @ instruction: 0x460100db │ │ │ │ @ instruction: 0x46034619 │ │ │ │ - bl 0x152040 │ │ │ │ + bl 0x152020 │ │ │ │ svclt 0x00a80b44 │ │ │ │ ldmdaeq sl, {r4, r8, sp}^ │ │ │ │ andcc lr, r2, sp, asr #19 │ │ │ │ stmdaeq ip, {r0, r1, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf83b9201 │ │ │ │ - bl 0x37fc30 │ │ │ │ - bl 0x309034 │ │ │ │ + bl 0x37fc10 │ │ │ │ + bl 0x309014 │ │ │ │ ldmibne r9!, {r1, r2} │ │ │ │ @ instruction: 0xf8cd2200 │ │ │ │ @ instruction: 0xf8358000 │ │ │ │ andcc r8, r1, #2048 @ 0x800 │ │ │ │ - blgt 0x185cf0 │ │ │ │ - blx 0x7d8686 │ │ │ │ + blgt 0x185cd0 │ │ │ │ + blx 0x7d8666 │ │ │ │ @ instruction: 0xf8218c0e │ │ │ │ vldmiale r4!, {d28} │ │ │ │ ldrdhi pc, [r0], -sp │ │ │ │ - bls 0x118cbc │ │ │ │ + bls 0x118c9c │ │ │ │ strbmi r4, [r2, #-1184] @ 0xfffffb60 │ │ │ │ ldmib sp, {r0, r1, r5, r6, r7, fp, ip, lr, pc}^ │ │ │ │ - ldrmi r3, [pc], #-2 @ 0xc7c50 │ │ │ │ + ldrmi r3, [pc], #-2 @ 0xc7c30 │ │ │ │ stmdble r7, {r3, r4, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r7!, {r0, r1, r3, r4, r6, r7, r8, r9, fp, ip}^ │ │ │ │ ldmne sl!, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -187977,191 +187969,191 @@ │ │ │ │ pkhbtmi r4, r8, r9, lsl #13 │ │ │ │ strmi fp, [r6], -r5, lsl #1 │ │ │ │ strmi r2, [r6], r0 │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ rsclt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14948a0 │ │ │ │ - b 0x1490f30 │ │ │ │ + b 0x1494880 │ │ │ │ + b 0x1490f10 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x462900db │ │ │ │ @ instruction: 0x462b4619 │ │ │ │ - bl 0x1520f0 │ │ │ │ + bl 0x1520d0 │ │ │ │ svclt 0x00a80a84 │ │ │ │ ldmeq sl, {r4, r8, sp} │ │ │ │ andls r4, r1, #145752064 @ 0x8b00000 │ │ │ │ stmib sp, {r2, r3, r7, fp}^ │ │ │ │ @ instruction: 0xf85a3502 │ │ │ │ - bl 0x323cc8 │ │ │ │ + bl 0x323ca8 │ │ │ │ @ instruction: 0xf8cd0c00 │ │ │ │ - bl 0x2ffcd0 │ │ │ │ + bl 0x2ffcb0 │ │ │ │ ldmdane r1!, {r8, sl} │ │ │ │ ldrtmi r2, [lr], r0, lsl #4 │ │ │ │ - blcc 0x205e4c │ │ │ │ + blcc 0x205e2c │ │ │ │ @ instruction: 0xf8553201 │ │ │ │ addsmi r7, r4, #4, 22 @ 0x1000 │ │ │ │ movwcc pc, #31502 @ 0x7b0e @ │ │ │ │ - blcc 0x205df0 │ │ │ │ + blcc 0x205dd0 │ │ │ │ @ instruction: 0xf8dddcf4 │ │ │ │ ldrbmi lr, [r8], #-0 │ │ │ │ strtmi r9, [r6], #2817 @ 0xb01 │ │ │ │ mvnle r4, #662700032 @ 0x27800000 │ │ │ │ strcc lr, [r2, #-2525] @ 0xfffff623 │ │ │ │ addsmi r4, sp, #503316480 @ 0x1e000000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xfe79010c │ │ │ │ + blne 0xfe7900ec │ │ │ │ smlatteq r2, r6, r8, lr │ │ │ │ addsmi r1, r5, #15859712 @ 0xf20000 │ │ │ │ strdlt sp, [r5], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x469b4691 │ │ │ │ strmi fp, [r2], fp, lsl #1 │ │ │ │ strtmi r2, [lr], -r0, lsl #10 │ │ │ │ tstls r7, r4, lsl ip │ │ │ │ andge pc, ip, sp, asr #17 │ │ │ │ andcs pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - bcs 0x1748d4 │ │ │ │ + bcs 0x1748b4 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ sbcseq fp, r0, r5, lsl pc │ │ │ │ @ instruction: 0x4602461a │ │ │ │ - bcs 0x4d95c4 │ │ │ │ + bcs 0x4d95a4 │ │ │ │ biceq lr, r4, pc, asr #20 │ │ │ │ andscs fp, r0, #168, 30 @ 0x2a0 │ │ │ │ andls r9, r6, #1073741825 @ 0x40000001 │ │ │ │ stmib sp, {r0, r1, r2, r4, r6, r7, fp}^ │ │ │ │ ldrtmi r0, [lr], r8, lsl #6 │ │ │ │ stmiaeq r2, {r0, r1, r2, r3, r5, r9, sl, lr}^ │ │ │ │ - blls 0x22c590 │ │ │ │ + blls 0x22c570 │ │ │ │ streq lr, [r7], #-2827 @ 0xfffff4f5 │ │ │ │ strvs lr, [r1, -sp, asr #19] │ │ │ │ - blls 0x28e4f0 │ │ │ │ + blls 0x28e4d0 │ │ │ │ andeq lr, r1, #9216 @ 0x2400 │ │ │ │ - blls 0x18e4f4 │ │ │ │ + blls 0x18e4d4 │ │ │ │ andpl pc, r1, r9, asr r8 @ │ │ │ │ ldrdhi pc, [r4], -r2 │ │ │ │ andcs r1, r0, #3555328 @ 0x364000 │ │ │ │ - bcc 0x1024e4 │ │ │ │ + bcc 0x1024c4 │ │ │ │ ldmib r4, {r0, r1, r2, r4, r6, sl, fp, ip}^ │ │ │ │ tstcc r8, r0, lsl #24 │ │ │ │ vqdmulh.s d15, d8, d3 │ │ │ │ - blx 0x213dd6 │ │ │ │ + blx 0x213db6 │ │ │ │ strcc r2, [r8], #-522 @ 0xfffffdf6 │ │ │ │ - bcc 0x246c48 │ │ │ │ + bcc 0x246c28 │ │ │ │ ldrbmi r1, [r2], #-2459 @ 0xfffff665 │ │ │ │ andeq lr, ip, #67584 @ 0x10800 │ │ │ │ stccc 8, cr15, [r8], {65} @ 0x41 │ │ │ │ stccs 8, cr15, [r4], {65} @ 0x41 │ │ │ │ @ instruction: 0xf04f45be │ │ │ │ stclle 2, cr0, [r5], #4 │ │ │ │ @ instruction: 0x6701e9dd │ │ │ │ ldrbtmi r9, [r6], #-2822 @ 0xfffff4fa │ │ │ │ - blls 0x1d8e5c │ │ │ │ + blls 0x1d8e3c │ │ │ │ bicle r4, ip, #-536870903 @ 0xe0000009 │ │ │ │ movweq lr, #35293 @ 0x89dd │ │ │ │ ldrdge pc, [ip], -sp │ │ │ │ strmi r4, [r2], #643 @ 0x283 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe8d11f8 │ │ │ │ + bl 0xfe8d11d8 │ │ │ │ stmia sl!, {r1, r3}^ │ │ │ │ - bl 0x359208 │ │ │ │ + bl 0x3591e8 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4607469a │ │ │ │ strmi fp, [r9], r5, lsl #1 │ │ │ │ ldrtmi r2, [r0], r0, lsl #12 │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ rsclt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180001 │ │ │ │ - b 0x1494a40 │ │ │ │ - b 0x14910d0 │ │ │ │ + b 0x1494a20 │ │ │ │ + b 0x14910b0 │ │ │ │ svclt 0x001500c0 │ │ │ │ @ instruction: 0x460100db │ │ │ │ @ instruction: 0x46034619 │ │ │ │ - bl 0x152290 │ │ │ │ + bl 0x152270 │ │ │ │ svclt 0x00a80b44 │ │ │ │ ldmdaeq sl, {r4, r8, sp}^ │ │ │ │ andcc lr, r2, sp, asr #19 │ │ │ │ stmdaeq ip, {r2, r3, r7, r9, sl, lr}^ │ │ │ │ andls r4, r1, #95420416 @ 0x5b00000 │ │ │ │ andlt pc, r6, r3, lsr r8 @ │ │ │ │ vmlaeq.f64 d14, d6, d10 │ │ │ │ streq lr, [r6, #-2825] @ 0xfffff4f7 │ │ │ │ @ instruction: 0x210019b8 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - blhi 0x185f50 │ │ │ │ + blhi 0x185f30 │ │ │ │ @ instruction: 0xf83e3101 │ │ │ │ addmi r2, ip, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf80bfb18 │ │ │ │ andeq lr, r8, #165888 @ 0x28800 │ │ │ │ - blcs 0x185f10 │ │ │ │ + blcs 0x185ef0 │ │ │ │ @ instruction: 0xf8dddcf2 │ │ │ │ strbtmi r8, [r6], #-0 │ │ │ │ strtmi r9, [r0], #2561 @ 0xa01 │ │ │ │ stmiale r1!, {r1, r6, r8, sl, lr}^ │ │ │ │ ldrdcc lr, [r2], -sp │ │ │ │ addsmi r4, r8, #520093696 @ 0x1f000000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - blne 0xff7912b0 │ │ │ │ + blne 0xff791290 │ │ │ │ strmi lr, [r2, #-2279] @ 0xfffff719 │ │ │ │ addsmi r1, r0, #16384000 @ 0xfa0000 │ │ │ │ strdlt sp, [r5], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4607469a │ │ │ │ strmi fp, [r9], r5, lsl #1 │ │ │ │ ldrtmi r2, [r0], r0, lsl #12 │ │ │ │ stcls 6, cr4, [lr], {182} @ 0xb6 │ │ │ │ movwcs pc, #5060 @ 0x13c4 @ │ │ │ │ - blcs 0x174a68 │ │ │ │ + blcs 0x174a48 │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ ldrmi r4, [r9], -r1, lsl #12 │ │ │ │ ldmdbcs r0, {r0, r1, r9, sl, lr} │ │ │ │ - bleq 0xfe202b10 │ │ │ │ + bleq 0xfe202af0 │ │ │ │ tstcs r0, r8, lsr #31 │ │ │ │ stmib sp, {r1, r3, r4, r7, fp}^ │ │ │ │ strmi r3, [fp], -r2 │ │ │ │ andls r0, r1, #140, 16 @ 0x8c0000 │ │ │ │ @ instruction: 0xf85b46a4 │ │ │ │ - bl 0x35ff58 │ │ │ │ + bl 0x35ff38 │ │ │ │ srsia sp, #14 │ │ │ │ - bl 0x327f28 │ │ │ │ - bl 0x287f64 │ │ │ │ + bl 0x327f08 │ │ │ │ + bl 0x287f44 │ │ │ │ andcs r0, r0, #-2147483645 @ 0x80000003 │ │ │ │ @ instruction: 0xf85546b0 │ │ │ │ andcc r4, r1, #4, 22 @ 0x1000 │ │ │ │ - blvs 0x20607c │ │ │ │ - blx 0x2d9592 │ │ │ │ + blvs 0x20605c │ │ │ │ + blx 0x2d9572 │ │ │ │ @ instruction: 0xf8414416 │ │ │ │ vldmiale r4!, {d20-d21} │ │ │ │ ldrdhi pc, [r0], -sp │ │ │ │ - bls 0x1191c8 │ │ │ │ + bls 0x1191a8 │ │ │ │ ldrmi r4, [r0, #1248] @ 0x4e0 │ │ │ │ ldmib sp, {r0, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ - ldrmi r3, [pc], #-2 @ 0xc7f5c │ │ │ │ + ldrmi r3, [pc], #-2 @ 0xc7f3c │ │ │ │ stmdble r7, {r3, r4, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r7!, {r0, r1, r3, r4, r6, r7, r8, r9, fp, ip}^ │ │ │ │ ldmne sl!, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -188171,61 +188163,61 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x461a4692 │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ tstls r7, r4, lsl ip │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ movwcc fp, #4835 @ 0x12e3 │ │ │ │ vshr.u64 q8, , #60 │ │ │ │ - blcs 0x150ba8 │ │ │ │ + blcs 0x150b88 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ movwcc fp, #7955 @ 0x1f13 │ │ │ │ strmi r4, [r8], -sp, lsl #12 │ │ │ │ - b 0x1488314 │ │ │ │ + b 0x14882f4 │ │ │ │ svclt 0x001803c4 │ │ │ │ movwls r4, #22021 @ 0x5605 │ │ │ │ @ instruction: 0xf04f2d10 │ │ │ │ svclt 0x00a80300 │ │ │ │ stmib sp, {r4, r8, sl, sp}^ │ │ │ │ ldrmi r0, [r9], r8, lsl #2 │ │ │ │ stmiaeq pc!, {r0, r4, r9, sl, lr}^ @ │ │ │ │ ssatmi r4, #31, sl, lsl #12 │ │ │ │ strls r0, [r6, #-2244] @ 0xfffff73c │ │ │ │ - blls 0x22cfec │ │ │ │ + blls 0x22cfcc │ │ │ │ stmib sp, {r1, r2, r3, r7, fp, ip}^ │ │ │ │ ldmne ip, {r0, r9, ip, pc} │ │ │ │ movweq lr, #19210 @ 0x4b0a │ │ │ │ andvc pc, r4, sl, asr r8 @ │ │ │ │ ldrdhi pc, [r4], -r3 │ │ │ │ ldrtmi r9, [ip], r7, lsl #22 │ │ │ │ - blls 0x18e26c │ │ │ │ + blls 0x18e24c │ │ │ │ movwcs r1, #2204 @ 0x89c │ │ │ │ stmdbeq r1, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ ldmib r5, {r3, sl, ip, sp}^ │ │ │ │ strcc r3, [r8, #-2816] @ 0xfffff500 │ │ │ │ @ instruction: 0x0700e9d6 │ │ │ │ - blx 0x195832 │ │ │ │ - blx 0x404836 │ │ │ │ - blx 0xfe990846 │ │ │ │ - bne 0xff0d6c4c │ │ │ │ - bl 0x1a99188 │ │ │ │ + blx 0x195812 │ │ │ │ + blx 0x404816 │ │ │ │ + blx 0xfe990826 │ │ │ │ + bne 0xff0d6c2c │ │ │ │ + bl 0x1a99168 │ │ │ │ movwcs r0, #5890 @ 0x1702 │ │ │ │ @ instruction: 0xf84445ce │ │ │ │ @ instruction: 0xf8440c08 │ │ │ │ stclle 12, cr7, [r5], #16 │ │ │ │ andls lr, r1, #3620864 @ 0x374000 │ │ │ │ ldrbtmi r9, [r1], #2822 @ 0xb06 │ │ │ │ - blls 0x1d90a4 │ │ │ │ + blls 0x1d9084 │ │ │ │ bicle r4, ip, #641728512 @ 0x26400000 │ │ │ │ ldrdeq lr, [r8, -sp] │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ strmi r4, [r3], #641 @ 0x281 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe8d1454 │ │ │ │ + bl 0xfe8d1434 │ │ │ │ stmia fp!, {r0, r1, r3}^ │ │ │ │ - bl 0x399464 │ │ │ │ + bl 0x399444 │ │ │ │ addsmi r0, r9, #0, 6 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -188235,33 +188227,33 @@ │ │ │ │ ldrmi fp, [r8], r7, lsl #1 │ │ │ │ @ instruction: 0xf04f4681 │ │ │ │ @ instruction: 0x9c100a00 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ rsclt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x1494ca8 │ │ │ │ - b 0x1491338 │ │ │ │ + b 0x1494c88 │ │ │ │ + b 0x1491318 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x462e00df │ │ │ │ @ instruction: 0x462f463e │ │ │ │ - bl 0x1538f8 │ │ │ │ + bl 0x1538d8 │ │ │ │ svclt 0x00a80344 │ │ │ │ movwls r2, #5648 @ 0x1610 │ │ │ │ strvc lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ ldmdaeq r6!, {r0, r1, r3, r4, r5, r6, fp}^ │ │ │ │ - blls 0x12ccd4 │ │ │ │ + blls 0x12ccb4 │ │ │ │ strbeq lr, [sl, #-2639] @ 0xfffff5b1 │ │ │ │ @ instruction: 0xf8332400 │ │ │ │ - blls 0x1a4140 │ │ │ │ - bleq 0x242ce8 │ │ │ │ + blls 0x1a4120 │ │ │ │ + bleq 0x242cc8 │ │ │ │ @ instruction: 0xf83b444d │ │ │ │ strbmi r0, [r2], -r2, lsl #22 │ │ │ │ strcc r4, [r1], #-1593 @ 0xfffff9c7 │ │ │ │ - @ instruction: 0xf894f75c │ │ │ │ + @ instruction: 0xf8a4f75c │ │ │ │ @ instruction: 0xf82542a6 │ │ │ │ vldmiale r4!, {d16} │ │ │ │ ldrtmi r9, [r2], #2818 @ 0xb02 │ │ │ │ mvnle r4, #645922816 @ 0x26800000 │ │ │ │ strvc lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ @ instruction: 0x0c07eb09 │ │ │ │ stmdble r9, {r0, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ @@ -188283,33 +188275,33 @@ │ │ │ │ ldrmi fp, [r8], r7, lsl #1 │ │ │ │ @ instruction: 0xf04f4681 │ │ │ │ @ instruction: 0x9c100a00 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ rsclt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x1494d68 │ │ │ │ - b 0x14913f8 │ │ │ │ + b 0x1494d48 │ │ │ │ + b 0x14913d8 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x462e00df │ │ │ │ @ instruction: 0x462f463e │ │ │ │ - bl 0x1539b8 │ │ │ │ + bl 0x153998 │ │ │ │ svclt 0x00a80384 │ │ │ │ movwls r2, #5648 @ 0x1610 │ │ │ │ strvc lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ ldmeq r6!, {r0, r1, r3, r4, r5, r7, fp} │ │ │ │ - blls 0x12cd94 │ │ │ │ + blls 0x12cd74 │ │ │ │ streq lr, [sl, #2639] @ 0xa4f │ │ │ │ @ instruction: 0xf8532400 │ │ │ │ - blls 0x1a4240 │ │ │ │ - bleq 0x242da8 │ │ │ │ + blls 0x1a4220 │ │ │ │ + bleq 0x242d88 │ │ │ │ @ instruction: 0xf85b444d │ │ │ │ strbmi r0, [r2], -r4, lsl #22 │ │ │ │ strcc r4, [r1], #-1593 @ 0xfffff9c7 │ │ │ │ - ldc2 7, cr15, [lr], {92} @ 0x5c │ │ │ │ + stc2 7, cr15, [lr], #-368 @ 0xfffffe90 │ │ │ │ @ instruction: 0xf84542a6 │ │ │ │ vldmiale r4!, {d16-d17} │ │ │ │ ldrtmi r9, [r2], #2818 @ 0xb02 │ │ │ │ mvnle r4, #645922816 @ 0x26800000 │ │ │ │ strvc lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ @ instruction: 0x0c07eb09 │ │ │ │ stmdble r9, {r0, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ @@ -188325,154 +188317,154 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [sl], fp, lsl #1 │ │ │ │ - bleq 0x104348 │ │ │ │ + bleq 0x104328 │ │ │ │ stmib sp, {r2, r4, sl, fp, ip, pc}^ │ │ │ │ andls r1, r3, r6, lsl #4 │ │ │ │ movwcs pc, #5060 @ 0x13c4 @ │ │ │ │ - blcs 0x174db4 │ │ │ │ + blcs 0x174d94 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ sbcseq fp, pc, r5, lsl pc @ │ │ │ │ @ instruction: 0x46b946b1 │ │ │ │ @ instruction: 0xf1b94637 │ │ │ │ - b 0x148be7c │ │ │ │ + b 0x148be5c │ │ │ │ svclt 0x00a803c4 │ │ │ │ ldmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ ldmeq fp!, {r3, r9, sl, ip, sp, lr}^ │ │ │ │ ldmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - blls 0x1ece68 │ │ │ │ + blls 0x1ece48 │ │ │ │ strbeq lr, [fp], #2639 @ 0xa4f │ │ │ │ strcs r9, [r0, #-2567] @ 0xfffff5f9 │ │ │ │ ldrmi r1, [r3], #-2275 @ 0xfffff71d │ │ │ │ @ instruction: 0x6700e9d3 │ │ │ │ - bl 0x1aee80 │ │ │ │ - blls 0x18a27c │ │ │ │ + bl 0x1aee60 │ │ │ │ + blls 0x18a25c │ │ │ │ ldm r8!, {r2, r3, r4, sl, lr}^ │ │ │ │ ldrtmi r0, [fp], -r2, lsl #2 │ │ │ │ @ instruction: 0xf8cd4632 │ │ │ │ @ instruction: 0xf75ca000 │ │ │ │ - stclne 12, cr15, [fp], #-204 @ 0xffffff34 │ │ │ │ + stclne 12, cr15, [fp], #-268 @ 0xfffffef4 │ │ │ │ @ instruction: 0xf04f4599 │ │ │ │ stmia r4!, {r0, r8, sl}^ │ │ │ │ ldclle 1, cr0, [r0], #8 │ │ │ │ strbmi r9, [fp], #2821 @ 0xb05 │ │ │ │ bicsle r4, lr, #650117120 @ 0x26c00000 │ │ │ │ @ instruction: 0x7608e9dd │ │ │ │ adcsmi r9, lr, #196608 @ 0x30000 │ │ │ │ - bleq 0x2c2ea0 │ │ │ │ + bleq 0x2c2e80 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea906a8 │ │ │ │ + bl 0xfea90688 │ │ │ │ stmia fp!, {r0, r1, r3, r8, r9, sl}^ │ │ │ │ - bl 0x3886b8 │ │ │ │ + bl 0x388698 │ │ │ │ addsmi r0, lr, #469762048 @ 0x1c000000 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r7, lsl #1 │ │ │ │ - bleq 0x104420 │ │ │ │ + bleq 0x104400 │ │ │ │ ldcls 6, cr4, [r0], {130} @ 0x82 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ rsclt r2, r7, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1072b02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494f00 │ │ │ │ - b 0x1491590 │ │ │ │ + b 0x1494ee0 │ │ │ │ + b 0x1491570 │ │ │ │ svclt 0x001507c7 │ │ │ │ ssatmi r0, #25, sp, asr #1 │ │ │ │ ldrtmi r4, [sp], -r8, lsr #13 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ strpl lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ @ instruction: 0x465f0810 │ │ │ │ movteq lr, #19202 @ 0x4b02 │ │ │ │ - b 0x14acf28 │ │ │ │ + b 0x14acf08 │ │ │ │ stmdaeq fp!, {r3, r4, r6, fp}^ │ │ │ │ - bls 0x12cf34 │ │ │ │ + bls 0x12cf14 │ │ │ │ smlsdxls r0, fp, r0, r0 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8322400 │ │ │ │ - bls 0x1ac398 │ │ │ │ - bleq 0x1c2f48 │ │ │ │ + bls 0x1ac378 │ │ │ │ + bleq 0x1c2f28 │ │ │ │ @ instruction: 0x46cb465f │ │ │ │ @ instruction: 0x9000f8b5 │ │ │ │ @ instruction: 0x46594632 │ │ │ │ - bleq 0x18642c │ │ │ │ - @ instruction: 0xff60f75b │ │ │ │ + bleq 0x18640c │ │ │ │ + @ instruction: 0xff70f75b │ │ │ │ strmi r3, [r1], -r1, lsl #8 │ │ │ │ @ instruction: 0x46484632 │ │ │ │ - blx 0x10860ce │ │ │ │ + blx 0x14860ae │ │ │ │ @ instruction: 0xf82545a0 │ │ │ │ vstmiale sp!, {d16} │ │ │ │ - blls 0x16ff6c │ │ │ │ + blls 0x16ff4c │ │ │ │ addsmi r4, pc, #1191182336 @ 0x47000000 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ ldrbmi r5, [r4], r4, lsl #14 │ │ │ │ adcmi r4, pc, #172, 8 @ 0xac000000 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea10784 │ │ │ │ + bl 0xfea10764 │ │ │ │ stmia ip!, {r2, r3, r8, sl}^ │ │ │ │ - bl 0x3c8794 │ │ │ │ + bl 0x3c8774 │ │ │ │ addsmi r0, pc, #335544320 @ 0x14000000 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r7, lsl #1 │ │ │ │ - bleq 0x1044fc │ │ │ │ + bleq 0x1044dc │ │ │ │ tstls r3, r0, lsl ip │ │ │ │ vaddl.u8 , d4, d0 │ │ │ │ rsclt r2, r7, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1072b02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494fdc │ │ │ │ - b 0x149166c │ │ │ │ + b 0x1494fbc │ │ │ │ + b 0x149164c │ │ │ │ svclt 0x001507c7 │ │ │ │ ssatmi r0, #25, sp, asr #1 │ │ │ │ ldrtmi r4, [sp], -r8, lsr #13 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ strpl lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ @ instruction: 0x465f0810 │ │ │ │ orreq lr, r4, #2048 @ 0x800 │ │ │ │ - b 0x14ad004 │ │ │ │ + b 0x14acfe4 │ │ │ │ stmiaeq fp!, {r3, r4, r7, fp} │ │ │ │ - bls 0x12d010 │ │ │ │ + bls 0x12cff0 │ │ │ │ strcs r0, [r0], #-187 @ 0xffffff45 │ │ │ │ eorls pc, r7, r2, asr r8 @ │ │ │ │ ldmne r5, {r9, fp, ip, pc}^ │ │ │ │ - bl 0x16ec24 │ │ │ │ + bl 0x16ec04 │ │ │ │ ldrbmi r0, [sl], r3, lsl #22 │ │ │ │ stmdavs pc!, {r0, r1, r3, r4, r5, r7, r9, sl, lr} @ │ │ │ │ @ instruction: 0x46494632 │ │ │ │ - bleq 0x206590 │ │ │ │ - blx 0xff88619c │ │ │ │ + bleq 0x206570 │ │ │ │ + blx 0xffc8617c │ │ │ │ strmi r3, [r1], -r1, lsl #8 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ - blx 0xff7861a4 │ │ │ │ + blx 0xffb86184 │ │ │ │ @ instruction: 0xf84545a0 │ │ │ │ vstmiale lr!, {d16-d17} │ │ │ │ ldrbmi r9, [pc], -r2, lsl #22 │ │ │ │ addsmi r4, pc, #1191182336 @ 0x47000000 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd5704 │ │ │ │ adcmi ip, pc, #0 │ │ │ │ @@ -188489,100 +188481,100 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r7, lsl #1 │ │ │ │ - bleq 0x1045d8 │ │ │ │ + bleq 0x1045b8 │ │ │ │ ldcls 6, cr4, [r0], {130} @ 0x82 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ rsclt r2, r7, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1072b02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14950b8 │ │ │ │ - b 0x1491748 │ │ │ │ + b 0x1495098 │ │ │ │ + b 0x1491728 │ │ │ │ svclt 0x001507c7 │ │ │ │ ssatmi r0, #25, sp, asr #1 │ │ │ │ ldrtmi r4, [sp], -r8, lsr #13 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ strpl lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ @ instruction: 0x465f0810 │ │ │ │ movteq lr, #19202 @ 0x4b02 │ │ │ │ - b 0x14ad0e0 │ │ │ │ + b 0x14ad0c0 │ │ │ │ stmdaeq fp!, {r3, r4, r6, fp}^ │ │ │ │ - bls 0x12d0ec │ │ │ │ + bls 0x12d0cc │ │ │ │ smlsdxls r0, fp, r0, r0 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8322400 │ │ │ │ - bls 0x1ac550 │ │ │ │ - bleq 0x1c3100 │ │ │ │ + bls 0x1ac530 │ │ │ │ + bleq 0x1c30e0 │ │ │ │ @ instruction: 0x46cb465f │ │ │ │ @ instruction: 0x9000f8b5 │ │ │ │ @ instruction: 0x46594632 │ │ │ │ - bleq 0x1865e4 │ │ │ │ - mcr2 7, 4, pc, cr4, cr11, {2} @ │ │ │ │ + bleq 0x1865c4 │ │ │ │ + mrc2 7, 4, pc, cr4, cr11, {2} │ │ │ │ strmi r3, [r1], -r1, lsl #8 │ │ │ │ @ instruction: 0x46484632 │ │ │ │ - blx 0x1a86284 │ │ │ │ + blx 0x1e86264 │ │ │ │ @ instruction: 0xf82545a0 │ │ │ │ vstmiale sp!, {d16} │ │ │ │ - blls 0x170124 │ │ │ │ + blls 0x170104 │ │ │ │ addsmi r4, pc, #1191182336 @ 0x47000000 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ ldrbmi r5, [r4], r4, lsl #14 │ │ │ │ adcmi r4, pc, #172, 8 @ 0xac000000 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea1093c │ │ │ │ + bl 0xfea1091c │ │ │ │ stmia ip!, {r2, r3, r8, sl}^ │ │ │ │ - bl 0x3c894c │ │ │ │ + bl 0x3c892c │ │ │ │ addsmi r0, pc, #335544320 @ 0x14000000 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r7, lsl #1 │ │ │ │ - bleq 0x1046b4 │ │ │ │ + bleq 0x104694 │ │ │ │ tstls r3, r0, lsl ip │ │ │ │ vaddl.u8 , d4, d0 │ │ │ │ rsclt r2, r7, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1072b02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1495194 │ │ │ │ - b 0x1491824 │ │ │ │ + b 0x1495174 │ │ │ │ + b 0x1491804 │ │ │ │ svclt 0x001507c7 │ │ │ │ ssatmi r0, #25, sp, asr #1 │ │ │ │ ldrtmi r4, [sp], -r8, lsr #13 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ strpl lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ @ instruction: 0x465f0810 │ │ │ │ orreq lr, r4, #2048 @ 0x800 │ │ │ │ - b 0x14ad1bc │ │ │ │ + b 0x14ad19c │ │ │ │ stmiaeq fp!, {r3, r4, r7, fp} │ │ │ │ - bls 0x12d1c8 │ │ │ │ + bls 0x12d1a8 │ │ │ │ strcs r0, [r0], #-187 @ 0xffffff45 │ │ │ │ eorls pc, r7, r2, asr r8 @ │ │ │ │ ldmne r5, {r9, fp, ip, pc}^ │ │ │ │ - bl 0x16eddc │ │ │ │ + bl 0x16edbc │ │ │ │ ldrbmi r0, [sl], r3, lsl #22 │ │ │ │ stmdavs pc!, {r0, r1, r3, r4, r5, r7, r9, sl, lr} @ │ │ │ │ @ instruction: 0x46494632 │ │ │ │ - bleq 0x206748 │ │ │ │ - blx 0x186354 │ │ │ │ + bleq 0x206728 │ │ │ │ + blx 0x586334 │ │ │ │ strmi r3, [r1], -r1, lsl #8 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ - blx 0xfe10635c │ │ │ │ + blx 0xfe50633c │ │ │ │ @ instruction: 0xf84545a0 │ │ │ │ vstmiale lr!, {d16-d17} │ │ │ │ ldrbmi r9, [pc], -r2, lsl #22 │ │ │ │ addsmi r4, pc, #1191182336 @ 0x47000000 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd5704 │ │ │ │ adcmi ip, pc, #0 │ │ │ │ @@ -188600,46 +188592,46 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d270 │ │ │ │ + blls 0x60d250 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494a74 │ │ │ │ - b 0x1491500 │ │ │ │ + b 0x1494a54 │ │ │ │ + b 0x14914e0 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ movteq lr, #15106 @ 0x3b02 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148a864 │ │ │ │ + b 0x148a844 │ │ │ │ movwls r0, #22616 @ 0x5858 │ │ │ │ - b 0x14af2b0 │ │ │ │ + b 0x14af290 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x186794 │ │ │ │ + bleq 0x186774 │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf75fa000 │ │ │ │ - strmi pc, [r0, #4033]! @ 0xfc1 │ │ │ │ - bleq 0x186764 │ │ │ │ - blls 0x23fa94 │ │ │ │ + strmi pc, [r0, #4049]! @ 0xfd1 │ │ │ │ + bleq 0x186744 │ │ │ │ + blls 0x23fa74 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -188654,46 +188646,46 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d348 │ │ │ │ + blls 0x60d328 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494b4c │ │ │ │ - b 0x14915d8 │ │ │ │ + b 0x1494b2c │ │ │ │ + b 0x14915b8 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ orreq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148aa3c │ │ │ │ + b 0x148aa1c │ │ │ │ movwls r0, #22680 @ 0x5898 │ │ │ │ - b 0x14af388 │ │ │ │ + b 0x14af368 │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x2068ec │ │ │ │ + bleq 0x2068cc │ │ │ │ @ instruction: 0xf8562300 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf762a000 │ │ │ │ - strmi pc, [r0, #2183]! @ 0x887 │ │ │ │ - bleq 0x2068bc │ │ │ │ - blls 0x23fb6c │ │ │ │ + strmi pc, [r0, #2199]! @ 0x897 │ │ │ │ + bleq 0x20689c │ │ │ │ + blls 0x23fb4c │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -188713,104 +188705,104 @@ │ │ │ │ movwls fp, #45199 @ 0xb08f │ │ │ │ stmib sp, {r0, r3, r4, r8, r9, fp, ip, pc}^ │ │ │ │ cdpls 2, 1, cr1, cr8, cr9, {0} │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082a02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x1495020 │ │ │ │ - b 0x14916ac │ │ │ │ + b 0x1495000 │ │ │ │ + b 0x149168c │ │ │ │ andls r0, r6, r8, asr #17 │ │ │ │ - b 0x14b847c │ │ │ │ + b 0x14b845c │ │ │ │ strbmi r0, [r2], r2, asr #19 │ │ │ │ strbmi r4, [r1], sl, asr #13 │ │ │ │ svceq 0x0010f1ba │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #31248 @ 0x7a10 │ │ │ │ - b 0x1491444 │ │ │ │ + b 0x1491424 │ │ │ │ @ instruction: 0xf8cd02d9 │ │ │ │ - b 0x14ac90c │ │ │ │ + b 0x14ac8ec │ │ │ │ @ instruction: 0x469b0ada │ │ │ │ andls r4, r8, #160432128 @ 0x9900000 │ │ │ │ eorshi pc, r4, sp, asr #17 │ │ │ │ - b 0x14af478 │ │ │ │ + b 0x14af458 │ │ │ │ @ instruction: 0xf04f04c9 │ │ │ │ stmiane r2!, {fp}^ │ │ │ │ ldrmi r9, [sl], #-2826 @ 0xfffff4f6 │ │ │ │ ldmdbne pc, {r0, r3, r8, r9, fp, ip, pc} @ │ │ │ │ ldmdbne sp, {r0, r1, r3, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [ip], #-2822 @ 0xfffff4fa │ │ │ │ movwcs lr, #2514 @ 0x9d2 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ movwcs lr, #10485 @ 0x28f5 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ strlt lr, [r2], -sp, asr #19 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ - @ instruction: 0xf8ccf762 │ │ │ │ + @ instruction: 0xf8dcf762 │ │ │ │ movweq pc, #4360 @ 0x1108 @ │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stclle 5, cr4, [fp], #616 @ 0x268 │ │ │ │ ldrbmi r9, [r1], #2824 @ 0xb08 │ │ │ │ ldmle r5, {r0, r1, r3, r6, r8, sl, lr}^ │ │ │ │ stmdals ip, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strbmi r9, [r8, #3846] @ 0xf06 │ │ │ │ @ instruction: 0x0c09eb07 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeb10cc0 │ │ │ │ + bl 0xfeb10ca0 │ │ │ │ stmia ip!, {r2, r3, r8, fp}^ │ │ │ │ - bl 0x3c8cd0 │ │ │ │ + bl 0x3c8cb0 │ │ │ │ ldrmi r0, [r8, #777] @ 0x309 │ │ │ │ strdlt sp, [pc], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d518 │ │ │ │ + blls 0x60d4f8 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494d1c │ │ │ │ - b 0x14917a8 │ │ │ │ + b 0x1494cfc │ │ │ │ + b 0x1491788 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ movteq lr, #15106 @ 0x3b02 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148ab0c │ │ │ │ + b 0x148aaec │ │ │ │ movwls r0, #22616 @ 0x5858 │ │ │ │ - b 0x14af558 │ │ │ │ + b 0x14af538 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x186a3c │ │ │ │ + bleq 0x186a1c │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf75fa000 │ │ │ │ - strmi pc, [r0, #3691]! @ 0xe6b │ │ │ │ - bleq 0x186a10 │ │ │ │ - blls 0x23fd38 │ │ │ │ + strmi pc, [r0, #3707]! @ 0xe7b │ │ │ │ + bleq 0x1869f0 │ │ │ │ + blls 0x23fd18 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -188825,47 +188817,47 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d5f4 │ │ │ │ + blls 0x60d5d4 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494df8 │ │ │ │ - b 0x1491884 │ │ │ │ + b 0x1494dd8 │ │ │ │ + b 0x1491864 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ orreq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148ace8 │ │ │ │ + b 0x148acc8 │ │ │ │ movwls r0, #22680 @ 0x5898 │ │ │ │ - b 0x14af634 │ │ │ │ + b 0x14af614 │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x206b98 │ │ │ │ + bleq 0x206b78 │ │ │ │ @ instruction: 0xf8562300 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ andmi pc, r0, r0, lsl #2 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf761a000 │ │ │ │ - strmi pc, [r0, #3887]! @ 0xf2f │ │ │ │ - bleq 0x206b6c │ │ │ │ - blls 0x23fe14 │ │ │ │ + strmi pc, [r0, #3903]! @ 0xf3f │ │ │ │ + bleq 0x206b4c │ │ │ │ + blls 0x23fdf4 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -188885,29 +188877,29 @@ │ │ │ │ movwls fp, #45199 @ 0xb08f │ │ │ │ stmib sp, {r0, r3, r4, r8, r9, fp, ip, pc}^ │ │ │ │ cdpls 2, 1, cr1, cr8, cr9, {0} │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082a02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14952d0 │ │ │ │ - b 0x149195c │ │ │ │ + b 0x14952b0 │ │ │ │ + b 0x149193c │ │ │ │ andls r0, r6, r8, asr #17 │ │ │ │ sbcseq fp, r4, r5, lsl pc │ │ │ │ strtmi r4, [r2], r2, asr #13 │ │ │ │ @ instruction: 0xf1ba4644 │ │ │ │ - b 0x148c724 │ │ │ │ + b 0x148c704 │ │ │ │ svclt 0x00a803c3 │ │ │ │ - beq 0x504c28 │ │ │ │ + beq 0x504c08 │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ - b 0x148ae7c │ │ │ │ + b 0x148ae5c │ │ │ │ @ instruction: 0x469b0ada │ │ │ │ andls r4, r8, #160432128 @ 0x9900000 │ │ │ │ stmdami ip, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - b 0x14af720 │ │ │ │ + b 0x14af700 │ │ │ │ @ instruction: 0xf04f05c9 │ │ │ │ stmiane sl!, {fp}^ │ │ │ │ ldrmi r9, [sl], #-2826 @ 0xfffff4f6 │ │ │ │ ldmdbne ip, {r0, r3, r8, r9, fp, ip, pc}^ │ │ │ │ ldmdbne pc, {r0, r1, r3, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldrmi r9, [sp], #-2822 @ 0xfffff4fa │ │ │ │ movwcs lr, #2514 @ 0x9d2 │ │ │ │ @@ -188915,23 +188907,23 @@ │ │ │ │ ldrdeq lr, [r0, -r4] │ │ │ │ ldm r7!, {r3, sl, ip, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1012300 │ │ │ │ stmib sp, {r8, lr}^ │ │ │ │ ldmib sp, {r1, r9, sl, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7612304 │ │ │ │ - @ instruction: 0xf108ff75 │ │ │ │ + @ instruction: 0xf108ff85 │ │ │ │ stmia r5!, {r0, r8, r9}^ │ │ │ │ @ instruction: 0xf04f0102 │ │ │ │ ldrmi r0, [sl, #2049] @ 0x801 │ │ │ │ - blls 0x2ffef4 │ │ │ │ + blls 0x2ffed4 │ │ │ │ ldrmi r4, [r9, #1233] @ 0x4d1 │ │ │ │ ldmib sp, {r1, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ svcls 0x0006480c │ │ │ │ - bl 0x29a1e4 │ │ │ │ + bl 0x29a1c4 │ │ │ │ stmdble r9, {r2, sl, fp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], #-2980 @ 0xfffff45c │ │ │ │ smlatteq r2, ip, r8, lr │ │ │ │ movweq lr, #19212 @ 0x4b0c │ │ │ │ ldmle r9!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, pc │ │ │ │ @@ -188942,46 +188934,46 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d7c8 │ │ │ │ + blls 0x60d7a8 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494fcc │ │ │ │ - b 0x1491a58 │ │ │ │ + b 0x1494fac │ │ │ │ + b 0x1491a38 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ movteq lr, #15106 @ 0x3b02 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148adbc │ │ │ │ + b 0x148ad9c │ │ │ │ movwls r0, #22616 @ 0x5858 │ │ │ │ - b 0x14af808 │ │ │ │ + b 0x14af7e8 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x186cec │ │ │ │ + bleq 0x186ccc │ │ │ │ @ instruction: 0xf8362302 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf75fa000 │ │ │ │ - strmi pc, [r0, #3349]! @ 0xd15 │ │ │ │ - bleq 0x186cbc │ │ │ │ - blls 0x23ffec │ │ │ │ + strmi pc, [r0, #3365]! @ 0xd25 │ │ │ │ + bleq 0x186c9c │ │ │ │ + blls 0x23ffcc │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -188996,46 +188988,46 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d8a0 │ │ │ │ + blls 0x60d880 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14950a4 │ │ │ │ - b 0x1491b30 │ │ │ │ + b 0x1495084 │ │ │ │ + b 0x1491b10 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ orreq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148af94 │ │ │ │ + b 0x148af74 │ │ │ │ movwls r0, #22680 @ 0x5898 │ │ │ │ - b 0x14af8e0 │ │ │ │ + b 0x14af8c0 │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x206e44 │ │ │ │ + bleq 0x206e24 │ │ │ │ @ instruction: 0xf8562302 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf761a000 │ │ │ │ - strmi pc, [r0, #3547]! @ 0xddb │ │ │ │ - bleq 0x206e14 │ │ │ │ - blls 0x2400c4 │ │ │ │ + strmi pc, [r0, #3563]! @ 0xdeb │ │ │ │ + bleq 0x206df4 │ │ │ │ + blls 0x2400a4 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -189056,53 +189048,53 @@ │ │ │ │ movwls r0, #47874 @ 0xbb02 │ │ │ │ stmib sp, {r0, r3, r4, r8, r9, fp, ip, pc}^ │ │ │ │ cdpls 2, 1, cr1, cr8, cr9, {0} │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082a02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x149557c │ │ │ │ - b 0x1491c08 │ │ │ │ + b 0x149555c │ │ │ │ + b 0x1491be8 │ │ │ │ andls r0, r6, r8, asr #17 │ │ │ │ - b 0x14b89d8 │ │ │ │ + b 0x14b89b8 │ │ │ │ strbmi r0, [r2], r2, asr #19 │ │ │ │ strbmi r4, [r1], sl, asr #13 │ │ │ │ svceq 0x0010f1ba │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #31248 @ 0x7a10 │ │ │ │ bicseq lr, r9, #323584 @ 0x4f000 │ │ │ │ movwcs r9, #776 @ 0x308 │ │ │ │ eorsls pc, r0, sp, asr #17 │ │ │ │ - beq 0xff7836e8 │ │ │ │ + beq 0xff7836c8 │ │ │ │ @ instruction: 0xf8cd4699 │ │ │ │ - blls 0x2a8e84 │ │ │ │ + blls 0x2a8e64 │ │ │ │ strbeq lr, [r9], #2639 @ 0xa4f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blls 0x34f148 │ │ │ │ - blls 0x319e2c │ │ │ │ - blls 0x38f244 │ │ │ │ - blls 0x24f240 │ │ │ │ + blls 0x34f128 │ │ │ │ + blls 0x319e0c │ │ │ │ + blls 0x38f224 │ │ │ │ + blls 0x24f220 │ │ │ │ ldmib r2, {r2, r3, r4, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldm r5!, {r2, r8, r9, sp}^ │ │ │ │ ldm r7!, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r9, sl, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7612304 │ │ │ │ - @ instruction: 0xf108fe1f │ │ │ │ + @ instruction: 0xf108fe2f │ │ │ │ stmia r4!, {r0, r8, r9}^ │ │ │ │ @ instruction: 0xf04f0102 │ │ │ │ ldrmi r0, [sl, #2049] @ 0x801 │ │ │ │ - blls 0x3001ac │ │ │ │ + blls 0x30018c │ │ │ │ strbmi r4, [fp, #-1233] @ 0xfffffb2f │ │ │ │ ldmib sp, {r0, r2, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ svcls 0x0006980c │ │ │ │ - bl 0x29a530 │ │ │ │ + bl 0x29a510 │ │ │ │ stmdble r9, {r0, r3, sl, fp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmdbeq ip, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ smlatteq r2, ip, r8, lr │ │ │ │ movweq lr, #39692 @ 0x9b0c │ │ │ │ ldmle r9!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, pc │ │ │ │ @@ -189116,15 +189108,15 @@ │ │ │ │ vmlane.f64 d19, d5, d1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14b8ab8 │ │ │ │ + b 0x14b8a98 │ │ │ │ ldrtmi r0, [r6], r4, asr #29 │ │ │ │ stmdaeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ svcvc 0x0001f812 │ │ │ │ @ instruction: 0xf81324ff │ │ │ │ ldrtmi ip, [ip], #3841 @ 0xf01 │ │ │ │ svclt 0x00d445a4 │ │ │ │ vst3.32 @ instruction: 0xf48cfa5f │ │ │ │ @@ -189147,54 +189139,54 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0x9c073b02 │ │ │ │ @ instruction: 0xf04f1e85 │ │ │ │ rsclt r0, r6, #0, 18 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1495ee8 │ │ │ │ + b 0x1495ec8 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ - bl 0x15a9c8 │ │ │ │ + bl 0x15a9a8 │ │ │ │ @ instruction: 0xf832080e │ │ │ │ @ instruction: 0xf64f7b02 │ │ │ │ @ instruction: 0xf83374ff │ │ │ │ ldrtmi ip, [ip], #3842 @ 0xf02 │ │ │ │ svccc 0x0080f5bc │ │ │ │ - blx 0x8b8dd8 │ │ │ │ + blx 0x8b8db8 │ │ │ │ @ instruction: 0xf04ff48c │ │ │ │ @ instruction: 0xf8250901 │ │ │ │ strbmi r4, [r2, #-3842] @ 0xfffff0fe │ │ │ │ @ instruction: 0xf1b9d1ed │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ ldrbmi r4, [r6, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfec5232c │ │ │ │ + bl 0xfec5230c │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xda33c │ │ │ │ + bl 0xda31c │ │ │ │ addsmi r0, lr, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 5, cr2, [r7], {-0} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr3, {5} │ │ │ │ strtmi r1, [lr], -r7, lsl #30 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x1495f74 │ │ │ │ + b 0x1495f54 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ stmdbeq r4, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blgt 0x2070c8 │ │ │ │ + blgt 0x2070a8 │ │ │ │ svccc 0x0004f85e │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ @ instruction: 0x0c06eb46 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf04fbf1c │ │ │ │ strcs r3, [r1, #-1023] @ 0xfffffc01 │ │ │ │ svccc 0x0004f847 │ │ │ │ @@ -189216,33 +189208,33 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15a8c8 │ │ │ │ + bl 0x15a8a8 │ │ │ │ @ instruction: 0xf9120804 │ │ │ │ @ instruction: 0xf06fcf01 │ │ │ │ @ instruction: 0xf9130e7f │ │ │ │ ldrtmi r7, [ip], #3841 @ 0xf01 │ │ │ │ - blle 0x25a7dc │ │ │ │ + blle 0x25a7bc │ │ │ │ cdpeq 0, 7, cr15, cr15, cr15, {2} │ │ │ │ svclt 0x00d845f4 │ │ │ │ vminnm.f32 s30, s24, s30 │ │ │ │ @ instruction: 0xf04fdd01 │ │ │ │ strbmi r0, [r2, #-2305] @ 0xfffff6ff │ │ │ │ svc 0x0001f805 │ │ │ │ @ instruction: 0xf1b9d1e9 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ adcmi r4, r6, #32, 8 @ 0x20000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0x9e7c60 │ │ │ │ - blvc 0x1842c0 │ │ │ │ + bne 0x9e7c40 │ │ │ │ + blvc 0x1842a0 │ │ │ │ addsmi r1, lr, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @@ -189252,19 +189244,19 @@ │ │ │ │ stmdami r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ ldmvc pc!, {r0, r1, r2, r3, r6, r7, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04f1e84 │ │ │ │ rscslt r0, lr, #0, 20 │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1062f02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1496c90 │ │ │ │ + b 0x1496c70 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x463700ff │ │ │ │ stmdbeq r7, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blgt 0x187564 │ │ │ │ + blgt 0x187544 │ │ │ │ @ instruction: 0xf93346c6 │ │ │ │ strtmi r5, [ip], #3842 @ 0xf02 │ │ │ │ svcmi 0x0000f51c │ │ │ │ @ instruction: 0xf5bcdb07 │ │ │ │ @ instruction: 0xf6474f00 │ │ │ │ svclt 0x00b87eff │ │ │ │ vmaxnm.f32 s30, s24, s30 │ │ │ │ @@ -189272,15 +189264,15 @@ │ │ │ │ strbmi r0, [sl, #-2561] @ 0xfffff5ff │ │ │ │ svc 0x0002f824 │ │ │ │ @ instruction: 0xf1bad1e8 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ adcsmi r4, lr, #56, 8 @ 0x38000000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xf524dc │ │ │ │ + bne 0xf524bc │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -189290,28 +189282,28 @@ │ │ │ │ tstcs r0, r6, lsl #30 │ │ │ │ vmlal.u , d21, d3[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x15aa18 │ │ │ │ + bl 0x15a9f8 │ │ │ │ @ instruction: 0xf85e0805 │ │ │ │ @ instruction: 0xf04f3f04 │ │ │ │ @ instruction: 0xf8524400 │ │ │ │ - bl 0x773d44 │ │ │ │ - b 0x148c144 │ │ │ │ - bl 0x11a60c8 │ │ │ │ + bl 0x773d24 │ │ │ │ + b 0x148c124 │ │ │ │ + bl 0x11a60a8 │ │ │ │ strmi r7, [r4, #1002]! @ 0x3ea │ │ │ │ - beq 0x105690 │ │ │ │ + beq 0x105670 │ │ │ │ @ instruction: 0xf1bcdb08 │ │ │ │ @ instruction: 0xf06f4f00 │ │ │ │ @ instruction: 0xf1734400 │ │ │ │ svclt 0x00b80300 │ │ │ │ - blle 0xdaae8 │ │ │ │ + blle 0xdaac8 │ │ │ │ strbmi r2, [r2, #-257] @ 0xfffffeff │ │ │ │ svcmi 0x0004f846 │ │ │ │ tstlt r1, r1, ror #3 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ strtmi r3, [r8], #-0 │ │ │ │ stmdble r9, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -189329,61 +189321,61 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x15aa94 │ │ │ │ + bl 0x15aa74 │ │ │ │ @ instruction: 0xf8120805 │ │ │ │ strcs ip, [r0], #-3841 @ 0xfffff0ff │ │ │ │ svc 0x0001f813 │ │ │ │ @ instruction: 0x0c0eebbc │ │ │ │ @ instruction: 0xf04fbf4c │ │ │ │ - blx 0x188b5dc │ │ │ │ + blx 0x188b5bc │ │ │ │ strbmi pc, [r2, #-1164] @ 0xfffffb74 @ │ │ │ │ svcmi 0x0001f807 │ │ │ │ @ instruction: 0xf1b9d1ef │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ adcmi r4, lr, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xc27e18 │ │ │ │ - blvc 0x18447c │ │ │ │ + bne 0xc27df8 │ │ │ │ + blvc 0x18445c │ │ │ │ addsmi r1, lr, #1097728 @ 0x10c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ ... │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ vstrls d3, [r7, #-8] │ │ │ │ @ instruction: 0xf04f1e87 │ │ │ │ rsclt r0, lr, #0, 18 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1496640 │ │ │ │ + b 0x1496620 │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdaeq r5, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blgt 0x187314 │ │ │ │ + blgt 0x1872f4 │ │ │ │ @ instruction: 0xf8332400 │ │ │ │ - bl 0xff004e5c │ │ │ │ + bl 0xff004e3c │ │ │ │ svclt 0x004c0c0e │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vst3.32 @ instruction: 0xf48cfa1f │ │ │ │ @ instruction: 0xf8274542 │ │ │ │ mvnle r4, r2, lsl #30 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs sp, #4097 @ 0x1001 │ │ │ │ strtmi r6, [r8], #-11 │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x3048f8 │ │ │ │ + blvc 0x3048d8 │ │ │ │ vstmia r0!, {s2-s46} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -189392,21 +189384,21 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stceq 1, cr15, [r4], {163} @ 0xa3 │ │ │ │ svcne 0x00069c06 │ │ │ │ rsclt r2, r7, #0, 10 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14962c8 │ │ │ │ + b 0x14962a8 │ │ │ │ svclt 0x001407c7 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ - bl 0x15adc8 │ │ │ │ + bl 0x15ada8 │ │ │ │ @ instruction: 0xf852080e │ │ │ │ @ instruction: 0xf85c3b04 │ │ │ │ - blne 0x79ceec │ │ │ │ + blne 0x79cecc │ │ │ │ streq lr, [r4], #-2916 @ 0xfffff49c │ │ │ │ svclt 0x00bc2c00 │ │ │ │ strcs r2, [r1, #-768] @ 0xfffffd00 │ │ │ │ svccc 0x0004f846 │ │ │ │ mvnsle r4, r2, asr #10 │ │ │ │ movwcs fp, #4365 @ 0x110d │ │ │ │ ldrbtmi r6, [r0], #-11 │ │ │ │ @@ -189426,32 +189418,32 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15ac1c │ │ │ │ + bl 0x15abfc │ │ │ │ @ instruction: 0xf9120804 │ │ │ │ @ instruction: 0xf06fcf01 │ │ │ │ @ instruction: 0xf9130e7f │ │ │ │ - bl 0xfebe8f60 │ │ │ │ + bl 0xfebe8f40 │ │ │ │ ldrbmi r0, [r4, #3079]! @ 0xc07 │ │ │ │ @ instruction: 0xf04fdb06 │ │ │ │ ldrbmi r0, [r4, #3711]! @ 0xe7f │ │ │ │ - blx 0x14b92cc │ │ │ │ + blx 0x14b92ac │ │ │ │ stcle 14, cr15, [r1, #-560] @ 0xfffffdd0 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8054542 │ │ │ │ mvnle lr, r1, lsl #30 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs sp, #4097 @ 0x1001 │ │ │ │ strtmi r6, [r0], #-11 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ - blvc 0x2c4a0c │ │ │ │ + blvc 0x2c49ec │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -189461,28 +189453,28 @@ │ │ │ │ stmdami r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ ldmvc pc!, {r0, r1, r2, r3, r6, r7, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04f1e84 │ │ │ │ rscslt r0, lr, #0, 20 │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1062f02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1496fe0 │ │ │ │ + b 0x1496fc0 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x463700ff │ │ │ │ stmdbeq r7, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blgt 0x1878b4 │ │ │ │ + blgt 0x187894 │ │ │ │ @ instruction: 0xf93346c6 │ │ │ │ - bl 0xfebe0ffc │ │ │ │ + bl 0xfebe0fdc │ │ │ │ @ instruction: 0xf51c0c05 │ │ │ │ - blle 0x29cffc │ │ │ │ + blle 0x29cfdc │ │ │ │ svcmi 0x0000f5bc │ │ │ │ cdpvc 6, 15, cr15, cr15, cr7, {2} │ │ │ │ - blx 0x4b92e8 │ │ │ │ - blle 0x148e3c │ │ │ │ - beq 0x14554c │ │ │ │ + blx 0x4b92c8 │ │ │ │ + blle 0x148e1c │ │ │ │ + beq 0x14552c │ │ │ │ @ instruction: 0xf824454a │ │ │ │ mvnle lr, r2, lsl #30 │ │ │ │ svceq 0x0000f1ba │ │ │ │ movwcs sp, #4097 @ 0x1001 │ │ │ │ ldrtmi r6, [r8], #-11 │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -189499,28 +189491,28 @@ │ │ │ │ tstcs r0, r6, lsl #30 │ │ │ │ vmlal.u , d21, d3[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x15ad68 │ │ │ │ + bl 0x15ad48 │ │ │ │ @ instruction: 0xf8520805 │ │ │ │ @ instruction: 0xf04f3b04 │ │ │ │ @ instruction: 0xf85e4400 │ │ │ │ - bl 0xfedb5094 │ │ │ │ - b 0x148c4b0 │ │ │ │ - bl 0x19a6418 │ │ │ │ + bl 0xfedb5074 │ │ │ │ + b 0x148c490 │ │ │ │ + bl 0x19a63f8 │ │ │ │ strmi r7, [r4, #1002]! @ 0x3ea │ │ │ │ - beq 0x1059e0 │ │ │ │ + beq 0x1059c0 │ │ │ │ @ instruction: 0xf1bcdb08 │ │ │ │ @ instruction: 0xf06f4f00 │ │ │ │ @ instruction: 0xf1734400 │ │ │ │ svclt 0x00b80300 │ │ │ │ - blle 0xdae38 │ │ │ │ + blle 0xdae18 │ │ │ │ strbmi r2, [r2, #-257] @ 0xfffffeff │ │ │ │ svcmi 0x0004f846 │ │ │ │ tstlt r1, r1, ror #3 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ strtmi r3, [r8], #-0 │ │ │ │ stmdble r9, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -189538,15 +189530,15 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x15ade4 │ │ │ │ + bl 0x15adc4 │ │ │ │ @ instruction: 0xf8120805 │ │ │ │ movwcs ip, #3841 @ 0xf01 │ │ │ │ svc 0x0001f914 │ │ │ │ @ instruction: 0x0c0eeb1c │ │ │ │ mvnscs sp, #83886080 @ 0x5000000 │ │ │ │ svclt 0x00d8459c │ │ │ │ @ instruction: 0xf38cfa5f │ │ │ │ @@ -189554,50 +189546,50 @@ │ │ │ │ strbmi r0, [r2, #-2305] @ 0xfffff6ff │ │ │ │ svccc 0x0001f807 │ │ │ │ @ instruction: 0xf1b9d1eb │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ adcmi r4, lr, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xc28170 │ │ │ │ - blvc 0x1847d4 │ │ │ │ + bne 0xc28150 │ │ │ │ + blvc 0x1847b4 │ │ │ │ addsmi r1, lr, #1097728 @ 0x10c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ ... │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 14, cr1, [r7, #-624] @ 0xfffffd90 │ │ │ │ @ instruction: 0xf04f1e87 │ │ │ │ rsclt r0, lr, #0, 18 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1496998 │ │ │ │ + b 0x1496978 │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdaeq r5, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x18766c │ │ │ │ + bl 0x18764c │ │ │ │ @ instruction: 0xf9342300 │ │ │ │ - bl 0x7fd1b4 │ │ │ │ + bl 0x7fd194 │ │ │ │ strle r0, [r7], #-3086 @ 0xfffff3f2 │ │ │ │ svccc 0x0080f5bc │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ - blx 0x8b949c │ │ │ │ - blle 0x1463f0 │ │ │ │ + blx 0x8b947c │ │ │ │ + blle 0x1463d0 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8274542 │ │ │ │ mvnle r3, r2, lsl #30 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs sp, #4097 @ 0x1001 │ │ │ │ strtmi r6, [r8], #-11 │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x2c4c5c │ │ │ │ + blvc 0x2c4c3c │ │ │ │ vstmia r0!, {s2-s46} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -189607,37 +189599,37 @@ │ │ │ │ @ instruction: 0xf1a32100 │ │ │ │ svcne 0x00060e04 │ │ │ │ rsclt r4, pc, #144703488 @ 0x8a00000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ @ instruction: 0xf04f3501 │ │ │ │ - b 0x1497e28 │ │ │ │ + b 0x1497e08 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [sp], -sp, ror #1 │ │ │ │ stmdaeq r5, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ svccc 0x0004f85e │ │ │ │ @ instruction: 0xf8522400 │ │ │ │ - bl 0x5bc254 │ │ │ │ - b 0x148c678 │ │ │ │ + bl 0x5bc234 │ │ │ │ + b 0x148c658 │ │ │ │ @ instruction: 0xf14373e3 │ │ │ │ adcmi r0, r3, #0, 6 │ │ │ │ strbmi sp, [r1, #2823]! @ 0xb07 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xc9658 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xc9638 @ │ │ │ │ movweq lr, #15226 @ 0x3b7a │ │ │ │ strbtmi fp, [r4], -r8, lsr #31 │ │ │ │ tstcs r1, r0, lsl #20 │ │ │ │ @ instruction: 0xf8464542 │ │ │ │ mvnle r4, r4, lsl #30 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ adcmi r4, pc, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xc0ba84 │ │ │ │ + bne 0xc0ba64 │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, pc, #1097728 @ 0x10c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -189646,15 +189638,15 @@ │ │ │ │ vmlane.f64 d19, d5, d1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14b9318 │ │ │ │ + b 0x14b92f8 │ │ │ │ ldrtmi r0, [r6], r4, asr #29 │ │ │ │ stmdaeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ svcvc 0x0001f912 │ │ │ │ @ instruction: 0xf813247f │ │ │ │ ldrtmi ip, [ip], #3841 @ 0xf01 │ │ │ │ svclt 0x00d445a4 │ │ │ │ vst3.32 {d15[0],d17[0],d19[0]}, [ip] │ │ │ │ @@ -189677,35 +189669,35 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0x9c073b02 │ │ │ │ @ instruction: 0xf04f1e85 │ │ │ │ rsclt r0, r6, #0, 18 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1496748 │ │ │ │ + b 0x1496728 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ - bl 0x15b228 │ │ │ │ + bl 0x15b208 │ │ │ │ @ instruction: 0xf932080e │ │ │ │ @ instruction: 0xf6477b02 │ │ │ │ @ instruction: 0xf83374ff │ │ │ │ ldrtmi ip, [ip], #3842 @ 0xf02 │ │ │ │ svcmi 0x0000f5bc │ │ │ │ - blx 0x4b9638 │ │ │ │ + blx 0x4b9618 │ │ │ │ @ instruction: 0xf04ff48c │ │ │ │ @ instruction: 0xf8250901 │ │ │ │ strbmi r4, [r2, #-3842] @ 0xfffff0fe │ │ │ │ @ instruction: 0xf1b9d1ed │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ ldrbmi r4, [r6, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfec52b8c │ │ │ │ + bl 0xfec52b6c │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xdab9c │ │ │ │ + bl 0xdab7c │ │ │ │ addsmi r0, lr, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -189714,33 +189706,33 @@ │ │ │ │ tstcs r0, r6, lsl #30 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15b0c8 │ │ │ │ + bl 0x15b0a8 │ │ │ │ @ instruction: 0xf8520804 │ │ │ │ @ instruction: 0xf06f3b04 │ │ │ │ @ instruction: 0xf85e4500 │ │ │ │ - bl 0x7fd3f8 │ │ │ │ - b 0x148c7f8 │ │ │ │ + bl 0x7fd3d8 │ │ │ │ + b 0x148c7d8 │ │ │ │ @ instruction: 0xf14373e3 │ │ │ │ @ instruction: 0xf1bc0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00b40300 │ │ │ │ tstcs r1, r5, ror #12 │ │ │ │ svcpl 0x0004f846 │ │ │ │ mvnle r4, r2, asr #10 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ adcmi r4, r7, #32, 8 @ 0x20000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0x9cbc20 │ │ │ │ + bne 0x9cbc00 │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, pc, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ @@ -189749,15 +189741,15 @@ │ │ │ │ @ instruction: 0xf1a3468a │ │ │ │ @ instruction: 0xf1a00408 │ │ │ │ strcs r0, [r0, -r8, lsl #10] │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x1497068 │ │ │ │ + b 0x1497048 │ │ │ │ svclt 0x001508c8 │ │ │ │ @ instruction: 0x46c100f6 │ │ │ │ @ instruction: 0x464646b1 │ │ │ │ @ instruction: 0xf8544491 │ │ │ │ @ instruction: 0xf04f3f08 │ │ │ │ ldmib ip, {r9, sl, fp}^ │ │ │ │ @ instruction: 0xf10cb200 │ │ │ │ @@ -189781,15 +189773,15 @@ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r5], -pc, lsl #12 │ │ │ │ - blcc 0x2f5af0 │ │ │ │ + blcc 0x2f5ad0 │ │ │ │ @ instruction: 0xf04f3808 │ │ │ │ strtmi r0, [sl], r0, lsl #18 │ │ │ │ stcls 6, cr4, [ip], {187} @ 0xbb │ │ │ │ vmlal.u , d20, d1[4] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ @@ -189802,15 +189794,15 @@ │ │ │ │ ldmdavs r6, {r8, sp} │ │ │ │ @ instruction: 0xf8d2460d │ │ │ │ andcc ip, r8, #4 │ │ │ │ ldmdavs pc, {r1, r2, r5, r7, r9, lr}^ @ │ │ │ │ stmdaeq r7, {r2, r3, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ movwle r0, #10497 @ 0x2901 │ │ │ │ - bl 0x1bd05fc │ │ │ │ + bl 0x1bd05dc │ │ │ │ @ instruction: 0xf8400507 │ │ │ │ ldrbmi r1, [r2, #-3848]! @ 0xfffff0f8 │ │ │ │ mvnle r6, r5, asr #32 │ │ │ │ ldrdmi lr, [r0, -sp] │ │ │ │ @ instruction: 0xf1b94655 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8cb2301 │ │ │ │ @@ -189825,36 +189817,36 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0xf1a3468c │ │ │ │ addlt r0, r3, r8, lsl #28 │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ - beq 0x105ad0 │ │ │ │ - blmi 0x105b54 │ │ │ │ + beq 0x105ab0 │ │ │ │ + blmi 0x105b34 │ │ │ │ rscslt r9, r7, #12, 28 @ 0xc0 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1072e02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14971b0 │ │ │ │ + b 0x1497190 │ │ │ │ svclt 0x001507c7 │ │ │ │ @ instruction: 0x46b900f6 │ │ │ │ @ instruction: 0x463e46b1 │ │ │ │ @ instruction: 0x96014491 │ │ │ │ svcne 0x0008f85e │ │ │ │ movwmi lr, #2514 @ 0x9d2 │ │ │ │ stmdbne r9, {r3, r9, ip, sp} │ │ │ │ ldrdmi pc, [r4], -lr │ │ │ │ stmiavc r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ streq lr, [r3], -r4, asr #22 │ │ │ │ rsbsmi r4, r3, ip, asr r0 │ │ │ │ svclt 0x004843a3 │ │ │ │ tsteq r8, pc, ror #20 │ │ │ │ svcne 0x0008f845 │ │ │ │ - b 0xfe2f96f8 │ │ │ │ + b 0xfe2f96d8 │ │ │ │ @ instruction: 0xf04f060b │ │ │ │ rsbvs r0, lr, r1, lsl #20 │ │ │ │ mvnle r4, sl, asr #10 │ │ │ │ @ instruction: 0xf1ba9e01 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8cc2301 │ │ │ │ ldrtmi r3, [r0], #-0 │ │ │ │ @@ -189869,46 +189861,46 @@ │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ addlt r4, r3, pc, lsl #12 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr3, {5} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bmi 0x105c00 │ │ │ │ + bmi 0x105be0 │ │ │ │ stcls 6, cr4, [ip], {172} @ 0xac │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46a046b0 │ │ │ │ ldrmi r4, [r0], #1588 @ 0x634 │ │ │ │ @ instruction: 0xf85e9401 │ │ │ │ ldmib r2, {r3, r8, r9, sl, fp, lr}^ │ │ │ │ andcc r1, r8, #0, 6 │ │ │ │ @ instruction: 0xf8de1b09 │ │ │ │ - b 0x1499a8c │ │ │ │ - bl 0x19a8a0c │ │ │ │ + b 0x1499a6c │ │ │ │ + bl 0x19a89ec │ │ │ │ subsmi r0, ip, r4, lsl #10 │ │ │ │ eormi r4, r3, #107 @ 0x6b │ │ │ │ - b 0x1cb97ac │ │ │ │ + b 0x1cb978c │ │ │ │ @ instruction: 0xf84c010b │ │ │ │ svclt 0x00441f08 │ │ │ │ streq lr, [sl, #-2699] @ 0xfffff575 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andpl pc, r4, ip, asr #17 │ │ │ │ mvnle r4, r2, asr #10 │ │ │ │ @ instruction: 0xf1b99c01 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ eorsvs r2, fp, r1, lsl #6 │ │ │ │ adcmi r4, r6, #32, 8 @ 0x20000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0x9cbec0 │ │ │ │ + bne 0x9cbea0 │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, lr, #49152 @ 0xc000 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -189918,15 +189910,15 @@ │ │ │ │ @ instruction: 0xf1a64608 │ │ │ │ @ instruction: 0xf04f0e08 │ │ │ │ @ instruction: 0x9c0e0a00 │ │ │ │ rsclt r9, r5, #3145728 @ 0x300000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x1496b0c │ │ │ │ + b 0x1496aec │ │ │ │ svclt 0x001505c5 │ │ │ │ strtmi r0, [r9], r4, ror #1 │ │ │ │ strtmi r4, [ip], -r1, lsr #13 │ │ │ │ stmib sp, {r0, r4, r7, sl, lr}^ │ │ │ │ and r4, sp, r1, lsl #10 │ │ │ │ stmdaeq r8, {r0, r1, r3, r4, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fd004 │ │ │ │ @@ -189936,19 +189928,19 @@ │ │ │ │ @ instruction: 0xf8ce454a │ │ │ │ eorle r5, r2, r4 │ │ │ │ svcmi 0x0008f85c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x6700e9d2 │ │ │ │ andcc r4, r8, #204472320 @ 0xc300000 │ │ │ │ ldrdcc pc, [r4], -ip │ │ │ │ - bl 0x1690014 │ │ │ │ + bl 0x168fff4 │ │ │ │ svclt 0x00280503 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ble 0xff89475c │ │ │ │ - bl 0x199a4f0 │ │ │ │ + ble 0xff89473c │ │ │ │ + bl 0x199a4d0 │ │ │ │ adcmi r0, r6, #201326593 @ 0xc000001 │ │ │ │ movweq lr, #15223 @ 0x3b77 │ │ │ │ smlattcs r0, r0, r2, sp │ │ │ │ svcne 0x0008f84e │ │ │ │ @ instruction: 0xf04f460d │ │ │ │ strbmi r0, [sl, #-2561] @ 0xfffff5ff │ │ │ │ andpl pc, r4, lr, asr #17 │ │ │ │ @@ -189965,15 +189957,15 @@ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r6], -pc, lsl #12 │ │ │ │ - blcc 0x2f5dd8 │ │ │ │ + blcc 0x2f5db8 │ │ │ │ @ instruction: 0xf04f3808 │ │ │ │ @ instruction: 0xf06f0b00 │ │ │ │ @ instruction: 0x9c0e4a00 │ │ │ │ strvs lr, [r2, -sp, asr #19] │ │ │ │ vmlal.u , d20, d1[4] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -189984,21 +189976,21 @@ │ │ │ │ ldrmi r4, [r1], #1548 @ 0x60c │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ svcne 0x0008f853 │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ @ instruction: 0x4c00e9d2 │ │ │ │ strmi pc, [r0], -pc, rrx │ │ │ │ @ instruction: 0xf8d33208 │ │ │ │ - b 0x1cc1c20 │ │ │ │ - bl 0xfeb4bc24 │ │ │ │ + b 0x1cc1c00 │ │ │ │ + bl 0xfeb4bc04 │ │ │ │ strmi r0, [r8, #1292] @ 0x50c │ │ │ │ streq lr, [lr, #-2933] @ 0xfffff48b │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ movwle r0, #11009 @ 0x2b01 │ │ │ │ - bl 0x1450064 │ │ │ │ + bl 0x1450044 │ │ │ │ @ instruction: 0xf840060c │ │ │ │ strbmi r7, [sl, #-3848] @ 0xfffff0f8 │ │ │ │ mvnle r6, r6, asr #32 │ │ │ │ ldrdmi lr, [r0, -sp] │ │ │ │ @ instruction: 0x6702e9dd │ │ │ │ svceq 0x0000f1bb │ │ │ │ movwcs sp, #4097 @ 0x1001 │ │ │ │ @@ -190015,65 +190007,65 @@ │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1003501 │ │ │ │ - b 0x1499088 │ │ │ │ - b 0x148afa0 │ │ │ │ + b 0x1499068 │ │ │ │ + b 0x148af80 │ │ │ │ svclt 0x001422a2 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ - bl 0x3d80a0 │ │ │ │ + bl 0x3d8080 │ │ │ │ @ instruction: 0xf9110605 │ │ │ │ @ instruction: 0xf81c3f01 │ │ │ │ tstmi r3, r1, lsl #30 │ │ │ │ ldrbtmi r4, [r3], #-1382 @ 0xfffffa9a │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ strtmi sp, [r8], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x305338 │ │ │ │ + blvc 0x305318 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14970fc │ │ │ │ - b 0x1492784 │ │ │ │ + b 0x14970dc │ │ │ │ + b 0x1492764 │ │ │ │ @ instruction: 0xf1a104c4 │ │ │ │ svclt 0x00140102 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbne r6, {r0, r1, r9, sl, lr}^ │ │ │ │ svc 0x0002f931 │ │ │ │ @ instruction: 0xc000f9b3 │ │ │ │ @ instruction: 0xfe02fa4e │ │ │ │ @ instruction: 0xf82344f4 │ │ │ │ addsmi ip, lr, #2048 @ 0x800 │ │ │ │ strtmi sp, [r8], #-500 @ 0xfffffe0c │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x3053a8 │ │ │ │ + blvc 0x305388 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ - blx 0x1892d60 │ │ │ │ + blx 0x1892d40 │ │ │ │ stccs 14, cr15, [r2], {130} @ 0x82 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ smlatbeq r4, r1, r1, pc @ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @@ -190081,15 +190073,15 @@ │ │ │ │ @ instruction: 0xf8511905 │ │ │ │ @ instruction: 0xf8dc3f04 │ │ │ │ tstmi r3, r0 │ │ │ │ @ instruction: 0xf84c4433 │ │ │ │ strmi r3, [ip, #2820]! @ 0xb04 │ │ │ │ strtmi sp, [r0], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r1, r2, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x305418 │ │ │ │ + blvc 0x3053f8 │ │ │ │ vstmia r0!, {s2-s35} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -190109,88 +190101,88 @@ │ │ │ │ stmdaeq r0!, {r2, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svccc 0x0008f85e │ │ │ │ streq pc, [r0, #-444]! @ 0xfffffe44 │ │ │ │ strge lr, [r0], #-2514 @ 0xfffff62e │ │ │ │ andeq pc, r8, #-2147483648 @ 0x80000000 │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ ldrdne pc, [r4], -lr │ │ │ │ - blx 0x308616 │ │ │ │ + blx 0x3085f6 │ │ │ │ @ instruction: 0xf505fa41 │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ @ instruction: 0x432bbf58 │ │ │ │ @ instruction: 0xf10cfa41 │ │ │ │ movweq lr, #43795 @ 0xab13 │ │ │ │ stccc 8, cr15, [r8], {66} @ 0x42 │ │ │ │ tsteq r1, r4, asr #22 │ │ │ │ @ instruction: 0xf842454a │ │ │ │ bicsle r1, pc, r4, lsl #24 │ │ │ │ adcsmi r4, r7, #48, 8 @ 0x30000000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe53240 │ │ │ │ + bne 0xe53220 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, pc, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1003501 │ │ │ │ - b 0x1499270 │ │ │ │ - b 0x148b188 │ │ │ │ + b 0x1499250 │ │ │ │ + b 0x148b168 │ │ │ │ svclt 0x001422a2 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ - bl 0x3d8288 │ │ │ │ + bl 0x3d8268 │ │ │ │ @ instruction: 0xf8110605 │ │ │ │ @ instruction: 0xf81c3f01 │ │ │ │ tstmi r3, r1, lsl #30 │ │ │ │ ldrbtmi r4, [r3], #-1382 @ 0xfffffa9a │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ strtmi sp, [r8], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x305520 │ │ │ │ + blvc 0x305500 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14972e4 │ │ │ │ - b 0x149296c │ │ │ │ + b 0x14972c4 │ │ │ │ + b 0x149294c │ │ │ │ @ instruction: 0xf1a104c4 │ │ │ │ svclt 0x00140102 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbne r6, {r2, r7, r9, sl, lr}^ │ │ │ │ svccc 0x0002f831 │ │ │ │ @ instruction: 0xe000f8bc │ │ │ │ ldrbtmi r4, [r3], #-275 @ 0xfffffeed │ │ │ │ - blcc 0x187fb4 │ │ │ │ + blcc 0x187f94 │ │ │ │ mvnsle r4, r6, ror #10 │ │ │ │ adcmi r4, ip, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xb68b30 │ │ │ │ - blvc 0x185198 │ │ │ │ + bne 0xb68b10 │ │ │ │ + blvc 0x185178 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ - blx 0x1892f40 │ │ │ │ + blx 0x1892f20 │ │ │ │ stccs 14, cr15, [r2], {130} @ 0x82 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ smlatbeq r4, r1, r1, pc @ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @@ -190198,15 +190190,15 @@ │ │ │ │ @ instruction: 0xf8511905 │ │ │ │ @ instruction: 0xf8dc3f04 │ │ │ │ sbcsmi r6, r3, r0 │ │ │ │ @ instruction: 0xf84c4433 │ │ │ │ strmi r3, [ip, #2820]! @ 0xb04 │ │ │ │ strtmi sp, [r0], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r1, r2, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x3055f8 │ │ │ │ + blvc 0x3055d8 │ │ │ │ vstmia r0!, {s2-s35} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -190218,28 +190210,28 @@ │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ vfmscs.f32 s28, s4, s30 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00144683 │ │ │ │ ldrtmi r0, [r5], -sp, ror #1 │ │ │ │ stceq 1, cr15, [r8], {161} @ 0xa1 │ │ │ │ - bl 0xdb7d8 │ │ │ │ + bl 0xdb7b8 │ │ │ │ @ instruction: 0xf1ce0905 │ │ │ │ @ instruction: 0xf1ae0820 │ │ │ │ @ instruction: 0xf85c0720 │ │ │ │ ldmdavs r0, {r3, r8, r9, sl, fp, ip, sp} │ │ │ │ - blx 0x9a4134 │ │ │ │ + blx 0x9a4114 │ │ │ │ @ instruction: 0xf8dcf30e │ │ │ │ - blx 0x10dffc │ │ │ │ - b 0x11c8810 │ │ │ │ - blx 0x90ac1c │ │ │ │ - b 0x11c8814 │ │ │ │ - blx 0x90ac24 │ │ │ │ + blx 0x10dfdc │ │ │ │ + b 0x11c87f0 │ │ │ │ + blx 0x90abfc │ │ │ │ + b 0x11c87f4 │ │ │ │ + blx 0x90ac04 │ │ │ │ ldmdane fp, {r1, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ - blcc 0x30810c │ │ │ │ + blcc 0x3080ec │ │ │ │ streq lr, [r1], #-2884 @ 0xfffff4bc │ │ │ │ @ instruction: 0xf842454a │ │ │ │ mvnle r4, r4, lsl #24 │ │ │ │ andeq lr, r5, fp, lsl #22 │ │ │ │ stmdble r9, {r1, r2, r3, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -190251,94 +190243,94 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d058 │ │ │ │ - b 0x1492ae0 │ │ │ │ + b 0x148d038 │ │ │ │ + b 0x1492ac0 │ │ │ │ @ instruction: 0xf10105c5 │ │ │ │ svclt 0x001431ff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ cdpne 6, 5, cr4, cr4, cr12, {5} │ │ │ │ cdpcc 1, 15, cr15, cr15, cr0, {0} │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ svccc 0x0001f911 │ │ │ │ - blx 0x119aab0 │ │ │ │ + blx 0x119aa90 │ │ │ │ @ instruction: 0xf003f304 │ │ │ │ - bl 0x14a884 │ │ │ │ + bl 0x14a864 │ │ │ │ @ instruction: 0xf80e0363 │ │ │ │ mvnsle r3, r1, lsl #30 │ │ │ │ strbmi r4, [r5, #-1120]! @ 0xfffffba0 │ │ │ │ @ instruction: 0xed9fd909 │ │ │ │ - bl 0xfebe8cb8 │ │ │ │ + bl 0xfebe8c98 │ │ │ │ stc 12, cr0, [r0] │ │ │ │ - bl 0xe8ca4 │ │ │ │ + bl 0xe8c84 │ │ │ │ addsmi r0, sp, #12, 6 @ 0x30000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d0d8 │ │ │ │ - b 0x1492b60 │ │ │ │ + b 0x148d0b8 │ │ │ │ + b 0x1492b40 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001434ff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf1a046ac │ │ │ │ - bl 0x10d8f4 │ │ │ │ + bl 0x10d8d4 │ │ │ │ @ instruction: 0xf931060c │ │ │ │ addmi r3, lr, #2048 @ 0x800 │ │ │ │ vpmax.u8 , q2, │ │ │ │ andeq pc, r1, #3 │ │ │ │ cmneq r3, #2048 @ 0x800 │ │ │ │ svccc 0x0002f82e │ │ │ │ strbtmi sp, [r0], #-499 @ 0xfffffe0d │ │ │ │ stmdble r9, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x34578c │ │ │ │ + blvc 0x34576c │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ - blvc 0x185398 │ │ │ │ + blvc 0x185378 │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ ldmle r9!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d158 │ │ │ │ - b 0x1492be0 │ │ │ │ + b 0x148d138 │ │ │ │ + b 0x1492bc0 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001434ff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf1a046ac │ │ │ │ - bl 0x10d97c │ │ │ │ + bl 0x10d95c │ │ │ │ @ instruction: 0xf851060c │ │ │ │ addmi r3, lr, #4, 22 @ 0x1000 │ │ │ │ vpmax.u8 , q2, │ │ │ │ andeq pc, r1, #3 │ │ │ │ cmneq r3, #2048 @ 0x800 │ │ │ │ svccc 0x0004f84e │ │ │ │ strbtmi sp, [r0], #-499 @ 0xfffffe0d │ │ │ │ stmdble r9, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x34580c │ │ │ │ + blvc 0x3457ec │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ - blvc 0x185418 │ │ │ │ + blvc 0x1853f8 │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ ldmle r9!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @@ -190346,29 +190338,29 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ strcs pc, [r1, #-962] @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2, #-856] @ 0xfffffca8 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - ldclcc 1, cr15, [pc], #8 @ 0xca1e4 │ │ │ │ + ldclcc 1, cr15, [pc], #8 @ 0xca1c4 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ @ instruction: 0xf1c24635 │ │ │ │ @ instruction: 0xf1a00421 │ │ │ │ stmdbne pc, {r3, r9, sl, fp}^ @ │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ - beq 0x9068e4 │ │ │ │ + beq 0x9068c4 │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf90cfa42 │ │ │ │ - blx 0x388b08 │ │ │ │ + blx 0x388ae8 │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ stmdaeq r9!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ vpmax.s8 d15, d4, d2 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ - b 0x11b9f74 │ │ │ │ + b 0x11b9f54 │ │ │ │ @ instruction: 0xf003030a │ │ │ │ ldmdaeq fp, {r0, r9}^ │ │ │ │ bicvc lr, r9, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf84e189b │ │ │ │ @ instruction: 0xf1483f08 │ │ │ │ addmi r0, pc, #0, 6 │ │ │ │ andcc pc, r4, lr, asr #17 │ │ │ │ @@ -190384,94 +190376,94 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d278 │ │ │ │ - b 0x1492d00 │ │ │ │ + b 0x148d258 │ │ │ │ + b 0x1492ce0 │ │ │ │ @ instruction: 0xf10104c4 │ │ │ │ svclt 0x001431ff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf10246a4 │ │ │ │ - bl 0x119e88 │ │ │ │ + bl 0x119e68 │ │ │ │ cdpne 6, 4, cr0, cr2, cr12, {0} │ │ │ │ svccc 0x0001f811 │ │ │ │ - blx 0x119acd0 │ │ │ │ + blx 0x119acb0 │ │ │ │ @ instruction: 0xf003f30e │ │ │ │ vabal.u8 q8, d3, d1 │ │ │ │ strtmi r0, [fp], #-838 @ 0xfffffcba │ │ │ │ svccc 0x0001f802 │ │ │ │ strbtmi sp, [r0], #-498 @ 0xfffffe0e │ │ │ │ stmdble r9, {r2, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x305930 │ │ │ │ + blvc 0x305910 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ - blvc 0x18553c │ │ │ │ + blvc 0x18551c │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ ldmle r9!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d2f8 │ │ │ │ - b 0x1492d80 │ │ │ │ + b 0x148d2d8 │ │ │ │ + b 0x1492d60 │ │ │ │ @ instruction: 0xf10204c4 │ │ │ │ svclt 0x00143eff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ cdpne 6, 8, cr4, cr2, cr4, {5} │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ - blcc 0x1883d4 │ │ │ │ - blx 0x119ad4c │ │ │ │ + blcc 0x1883b4 │ │ │ │ + blx 0x119ad2c │ │ │ │ @ instruction: 0xf003f30e │ │ │ │ vabal.u8 q8, d3, d1 │ │ │ │ strtmi r0, [fp], #-846 @ 0xfffffcb2 │ │ │ │ svccc 0x0002f822 │ │ │ │ strbtmi sp, [r0], #-498 @ 0xfffffe0e │ │ │ │ stmdble r9, {r2, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x3459ac │ │ │ │ + blvc 0x34598c │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ - blvc 0x1855b8 │ │ │ │ + blvc 0x185598 │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ ldmle r9!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d378 │ │ │ │ - b 0x1492e00 │ │ │ │ + b 0x148d358 │ │ │ │ + b 0x1492de0 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001434ff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf1a046ac │ │ │ │ - bl 0x10db9c │ │ │ │ + bl 0x10db7c │ │ │ │ @ instruction: 0xf851060c │ │ │ │ addmi r3, lr, #4, 22 @ 0x1000 │ │ │ │ vpmax.u8 d15, d4, d19 │ │ │ │ andeq pc, r1, #3 │ │ │ │ cmpeq r3, #2048 @ 0x800 │ │ │ │ svccc 0x0004f84e │ │ │ │ strbtmi sp, [r0], #-499 @ 0xfffffe0d │ │ │ │ stmdble r9, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x345a2c │ │ │ │ + blvc 0x345a0c │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ - blvc 0x185638 │ │ │ │ + blvc 0x185618 │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ ldmle r9!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @@ -190479,31 +190471,31 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {214} @ 0xd6 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - ldrbcc pc, [pc, #258]! @ 0xca4fe @ │ │ │ │ + ldrbcc pc, [pc, #258]! @ 0xca4de @ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0xf1a04634 │ │ │ │ - bl 0x10d428 │ │ │ │ + bl 0x10d408 │ │ │ │ @ instruction: 0xf1c20804 │ │ │ │ @ instruction: 0xf1a20721 │ │ │ │ ldmib r1, {r0, r5, r9, sl, fp}^ │ │ │ │ mrscc r3, R8_fiq │ │ │ │ @ instruction: 0xf907fa02 │ │ │ │ - b 0x119a7cc │ │ │ │ - blx 0x94b048 │ │ │ │ - b 0x11c8860 │ │ │ │ + b 0x119a7ac │ │ │ │ + blx 0x94b028 │ │ │ │ + b 0x11c8840 │ │ │ │ rscmi r0, sl, r9, lsl #6 │ │ │ │ ldmdbeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ stmibvc r2, {r0, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x70c584 │ │ │ │ + bl 0x70c564 │ │ │ │ @ instruction: 0xf84c0303 │ │ │ │ @ instruction: 0xf1423f08 │ │ │ │ strmi r0, [r8, #512] @ 0x200 │ │ │ │ andcs pc, r4, ip, asr #17 │ │ │ │ strtmi sp, [r0], #-481 @ 0xfffffe1f │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -190516,27 +190508,27 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ - b 0x148dc94 │ │ │ │ - b 0x1492f1c │ │ │ │ + b 0x148dc74 │ │ │ │ + b 0x1492efc │ │ │ │ @ instruction: 0xf10105c5 │ │ │ │ svclt 0x001431ff │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ cdpne 6, 5, cr4, cr4, cr14, {5} │ │ │ │ - ldclcc 1, cr15, [pc] @ 0xca4a8 │ │ │ │ + ldclcc 1, cr15, [pc] @ 0xca488 │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ svccs 0x0001f911 │ │ │ │ svcvs 0x0001f81c │ │ │ │ - blx 0x115aef4 │ │ │ │ + blx 0x115aed4 │ │ │ │ @ instruction: 0xf002f204 │ │ │ │ - bl 0x18b0c4 │ │ │ │ + bl 0x18b0a4 │ │ │ │ ldrtmi r0, [r3], #-866 @ 0xfffffc9e │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ ldrbtmi sp, [r0], #-496 @ 0xfffffe10 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ vmlaeq.f64 d14, d16, d30 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ @@ -190547,60 +190539,60 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ - b 0x148dd10 │ │ │ │ - b 0x1492f98 │ │ │ │ + b 0x148dcf0 │ │ │ │ + b 0x1492f78 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001434ff │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ @ instruction: 0xf1a046ae │ │ │ │ - bl 0x10d52c │ │ │ │ + bl 0x10d50c │ │ │ │ @ instruction: 0xf931070e │ │ │ │ @ instruction: 0xf83c2b02 │ │ │ │ addmi r6, pc, #2, 30 │ │ │ │ vpmax.s8 , q2, q1 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ cmneq r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8ac4433 │ │ │ │ mvnsle r3, r0 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec54150 │ │ │ │ + bl 0xfec54130 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xe4160 │ │ │ │ + bl 0xe4140 │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x1497584 │ │ │ │ - b 0x149300c │ │ │ │ + b 0x1497564 │ │ │ │ + b 0x1492fec │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001436ff │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr0, {5} │ │ │ │ @ instruction: 0xf851190f │ │ │ │ @ instruction: 0xf85e3b04 │ │ │ │ addmi r2, pc, #4, 30 │ │ │ │ vpmax.u8 , q3, │ │ │ │ stceq 0, cr15, [r1], {3} │ │ │ │ cmneq r3, #12, 22 @ 0x3000 │ │ │ │ @ instruction: 0xf8ce4413 │ │ │ │ mvnsle r3, r0 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d41c0 │ │ │ │ + bne 0x9d41a0 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -190612,23 +190604,23 @@ │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr2, {0} │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ @ instruction: 0xf1c24635 │ │ │ │ @ instruction: 0xf1a00421 │ │ │ │ stmdbne pc, {r3, sl, fp}^ @ │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ - beq 0x906d08 │ │ │ │ + beq 0x906ce8 │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf804fa02 │ │ │ │ vpmax.u8 d15, d14, d19 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ - blx 0x388f2c │ │ │ │ - b 0x11ba388 │ │ │ │ + blx 0x388f0c │ │ │ │ + b 0x11ba368 │ │ │ │ @ instruction: 0xf85c030a │ │ │ │ - blx 0x116e250 │ │ │ │ + blx 0x116e230 │ │ │ │ @ instruction: 0xf003f90e │ │ │ │ ldmdaeq fp, {r0, r9, fp}^ │ │ │ │ bicvc lr, r9, #274432 @ 0x43000 │ │ │ │ rsbeq lr, r9, #323584 @ 0x4f000 │ │ │ │ movweq lr, #43795 @ 0xab13 │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ movweq lr, #15128 @ 0x3b18 │ │ │ │ @@ -190636,65 +190628,65 @@ │ │ │ │ ldrdcc pc, [r4], -ip │ │ │ │ andeq lr, r3, #67584 @ 0x10800 │ │ │ │ @ instruction: 0xf8cc428f │ │ │ │ bicsle r2, r3, r4 │ │ │ │ adcmi r4, lr, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xc0ca70 │ │ │ │ + bne 0xc0ca50 │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, lr, #1097728 @ 0x10c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ - b 0x148dea8 │ │ │ │ - b 0x1493130 │ │ │ │ + b 0x148de88 │ │ │ │ + b 0x1493110 │ │ │ │ @ instruction: 0xf10105c5 │ │ │ │ svclt 0x001431ff │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ cdpne 6, 5, cr4, cr4, cr14, {5} │ │ │ │ - ldclcc 1, cr15, [pc] @ 0xca6bc │ │ │ │ + ldclcc 1, cr15, [pc] @ 0xca69c │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ svccc 0x0001f811 │ │ │ │ svccs 0x0001f81c │ │ │ │ - blx 0x119b108 │ │ │ │ + blx 0x119b0e8 │ │ │ │ @ instruction: 0xf003f304 │ │ │ │ ldrtmi r0, [r2], #-1537 @ 0xfffff9ff │ │ │ │ movteq pc, #25539 @ 0x63c3 @ │ │ │ │ @ instruction: 0xf88c4413 │ │ │ │ mvnle r3, r0 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec542ec │ │ │ │ + bl 0xfec542cc │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xe42fc │ │ │ │ + bl 0xe42dc │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ - b 0x148df24 │ │ │ │ - b 0x14931ac │ │ │ │ + b 0x148df04 │ │ │ │ + b 0x149318c │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001434ff │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ @ instruction: 0xf1a046ae │ │ │ │ - bl 0x10d740 │ │ │ │ + bl 0x10d720 │ │ │ │ @ instruction: 0xf831070e │ │ │ │ @ instruction: 0xf83c3b02 │ │ │ │ addmi r6, pc, #2, 30 │ │ │ │ vpmax.u8 , q2, │ │ │ │ andeq pc, r1, #3 │ │ │ │ vmvn.i32 d20, #11665408 @ 0x00b20000 │ │ │ │ ldrmi r0, [r3], #-846 @ 0xfffffcb2 │ │ │ │ @@ -190710,278 +190702,278 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x149779c │ │ │ │ - b 0x1493224 │ │ │ │ + b 0x149777c │ │ │ │ + b 0x1493204 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001436ff │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr0, {5} │ │ │ │ @ instruction: 0xf851190f │ │ │ │ @ instruction: 0xf85e3b04 │ │ │ │ addmi r2, pc, #4, 30 │ │ │ │ vpmax.u8 d15, d6, d19 │ │ │ │ stceq 0, cr15, [r1], {3} │ │ │ │ cmpeq r3, #12, 22 @ 0x3000 │ │ │ │ @ instruction: 0xf8ce4413 │ │ │ │ mvnsle r3, r0 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d43d8 │ │ │ │ + bne 0x9d43b8 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {214} @ 0xd6 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - ldrbcc pc, [pc, #258]! @ 0xca912 @ │ │ │ │ + ldrbcc pc, [pc, #258]! @ 0xca8f2 @ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0xf1a04634 │ │ │ │ - bl 0x10d83c │ │ │ │ + bl 0x10d81c │ │ │ │ @ instruction: 0xf1c20804 │ │ │ │ @ instruction: 0xf1a20721 │ │ │ │ ldmib r1, {r0, r5, r9, sl, fp}^ │ │ │ │ mrscc r2, (UNDEF: 56) │ │ │ │ @ instruction: 0xf907fa03 │ │ │ │ - b 0x115abdc │ │ │ │ - blx 0x98b05c │ │ │ │ - b 0x1188c74 │ │ │ │ + b 0x115abbc │ │ │ │ + blx 0x98b03c │ │ │ │ + b 0x1188c54 │ │ │ │ rscmi r0, fp, r9, lsl #4 │ │ │ │ ldmdbeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ andeq pc, r1, #2 │ │ │ │ stmibvc r3, {r0, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x70c9bc │ │ │ │ + bl 0x70c99c │ │ │ │ @ instruction: 0xf85c0902 │ │ │ │ @ instruction: 0xf1432f08 │ │ │ │ - bl 0x54b45c │ │ │ │ + bl 0x54b43c │ │ │ │ @ instruction: 0xf8cc0209 │ │ │ │ @ instruction: 0xf8dc2000 │ │ │ │ - bl 0x1192878 │ │ │ │ + bl 0x1192858 │ │ │ │ strmi r0, [r8, #770] @ 0x302 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ strtmi sp, [r0], #-473 @ 0xfffffe27 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmia r0!, {r2, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, fp, pc} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec21aa4 │ │ │ │ + bl 0xfec21a84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ stmdavc fp, {r1, sl, fp, sp} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ vfmscs.f32 s28, s4, s30 │ │ │ │ mulgt r0, r0, r8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ andeq pc, r7, #-2147483597 @ 0x80000033 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - blx 0x119c184 │ │ │ │ - bcs 0x10c7510 │ │ │ │ + blx 0x119c164 │ │ │ │ + bcs 0x10c74f0 │ │ │ │ @ instruction: 0xf10ed839 │ │ │ │ @ instruction: 0xf04f0638 │ │ │ │ @ instruction: 0xf1c637ff │ │ │ │ - b 0xfe3cb168 │ │ │ │ - blx 0xa8b4f8 │ │ │ │ - blx 0x2c8108 │ │ │ │ + b 0xfe3cb148 │ │ │ │ + blx 0xa8b4d8 │ │ │ │ + blx 0x2c80e8 │ │ │ │ tstpmi r6, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ andseq pc, r8, #-2147483645 @ 0x80000003 │ │ │ │ vpmax.s8 d15, d2, d23 │ │ │ │ tstmi r6, #3260416 @ 0x31c000 │ │ │ │ eorsmi r4, r3, r7, lsr #8 │ │ │ │ - b 0xfe19c110 │ │ │ │ + b 0xfe19c0f0 │ │ │ │ andvc r0, r3, ip, lsl #6 │ │ │ │ svccc 0x0001f811 │ │ │ │ svcgt 0x0001f812 │ │ │ │ vpmax.u8 , q7, │ │ │ │ - b 0xfe19b378 │ │ │ │ - b 0x18b550 │ │ │ │ - b 0xfe18b53c │ │ │ │ + b 0xfe19b358 │ │ │ │ + b 0x18b530 │ │ │ │ + b 0xfe18b51c │ │ │ │ andsvc r0, r3, ip, lsl #6 │ │ │ │ strtmi sp, [r0], #-496 @ 0xfffffe10 │ │ │ │ stmdble r7, {r0, r2, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r2, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr} │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf745bdf8 │ │ │ │ - svclt 0x0000fc7d │ │ │ │ + svclt 0x0000fc8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {213} @ 0xd5 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14ac9a4 │ │ │ │ - b 0x148c090 │ │ │ │ + b 0x14ac984 │ │ │ │ + b 0x148c070 │ │ │ │ svclt 0x00142ea2 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ andeq pc, pc, #-2147483597 @ 0x80000033 │ │ │ │ @ instruction: 0x8000f8b0 │ │ │ │ vpmax.u8 , q7, │ │ │ │ - bcs 0x108cb30 │ │ │ │ + bcs 0x108cb10 │ │ │ │ @ instruction: 0xf10ed83b │ │ │ │ @ instruction: 0xf04f0630 │ │ │ │ @ instruction: 0xf1c63cff │ │ │ │ - b 0xfe2cb224 │ │ │ │ - blx 0xbcb5b4 │ │ │ │ - bl 0x1081c4 │ │ │ │ - blx 0x3cc6cc │ │ │ │ + b 0xfe2cb204 │ │ │ │ + blx 0xbcb594 │ │ │ │ + bl 0x1081a4 │ │ │ │ + blx 0x3cc6ac │ │ │ │ tstpmi r6, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ andseq pc, r0, #-2147483645 @ 0x80000003 │ │ │ │ vpmax.s8 d15, d2, d28 │ │ │ │ @ instruction: 0x46024316 │ │ │ │ - b 0xfe19aa90 │ │ │ │ + b 0xfe19aa70 │ │ │ │ @ instruction: 0xf8220308 │ │ │ │ @ instruction: 0xf8313b02 │ │ │ │ @ instruction: 0xf8b23f02 │ │ │ │ - blx 0x11ba9d4 │ │ │ │ - b 0xfe1c7610 │ │ │ │ + blx 0x11ba9b4 │ │ │ │ + b 0xfe1c75f0 │ │ │ │ eorsmi r0, r3, ip, lsl #6 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ - blcc 0x188a6c │ │ │ │ + blcc 0x188a4c │ │ │ │ @ instruction: 0xd1f04297 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d45f4 │ │ │ │ + bne 0x9d45d4 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf74581f0 │ │ │ │ - svclt 0x0000fc1d │ │ │ │ + svclt 0x0000fc2d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {213} @ 0xd5 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14a4a64 │ │ │ │ - b 0x148c150 │ │ │ │ + b 0x14a4a44 │ │ │ │ + b 0x148c130 │ │ │ │ svclt 0x00142ea2 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ andseq pc, pc, #-2147483597 @ 0x80000033 │ │ │ │ ldrdhi pc, [r0], -r0 │ │ │ │ - blx 0x99c480 │ │ │ │ + blx 0x99c460 │ │ │ │ stmiaeq r7!, {r1, r2, r3, r8, r9, ip, sp, lr, pc} │ │ │ │ ldmdale r6!, {r0, r1, r2, r3, r4, r5, r9, fp, sp} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ strteq pc, [r0], -lr, lsl #2 │ │ │ │ smlabteq r0, lr, r1, pc @ │ │ │ │ movweq lr, #14984 @ 0x3a88 │ │ │ │ @ instruction: 0xf606fa22 │ │ │ │ streq lr, [r7, r0, lsl #22] │ │ │ │ @ instruction: 0xf101fa02 │ │ │ │ - blx 0x95b6b0 │ │ │ │ + blx 0x95b690 │ │ │ │ tstpmi r6, #-536870912 @ p-variant is OBSOLETE @ 0xe0000000 │ │ │ │ eorsmi r4, r3, r2, lsl #12 │ │ │ │ movweq lr, #35459 @ 0x8a83 │ │ │ │ - blcc 0x208b90 │ │ │ │ + blcc 0x208b70 │ │ │ │ svccc 0x0004f85c │ │ │ │ - blx 0x9a4ad4 │ │ │ │ + blx 0x9a4ab4 │ │ │ │ submi pc, fp, lr, lsl #6 │ │ │ │ submi r4, fp, r3, lsr r0 │ │ │ │ - blcc 0x208ba4 │ │ │ │ + blcc 0x208b84 │ │ │ │ ldrhle r4, [r3, #42]! @ 0x2a │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d46ac │ │ │ │ + bne 0x9d468c │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ adcmi r1, fp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf74581f0 │ │ │ │ - svclt 0x0000fbc1 │ │ │ │ + svclt 0x0000fbd1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ vstmiacs r2!, {s28-s106} │ │ │ │ sbcslt r2, r5, #2048 @ 0x800 │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ - beq 0x907224 │ │ │ │ + beq 0x907204 │ │ │ │ svclt 0x00184686 │ │ │ │ - b 0x148ae6c │ │ │ │ + b 0x148ae4c │ │ │ │ ldmib r1, {r0, r2, r6, r7, r8, sl}^ │ │ │ │ @ instruction: 0xf1ac3200 │ │ │ │ svclt 0x00080920 │ │ │ │ stmdavs r6, {r2, r3, r5, r9, sl, lr} │ │ │ │ ldrdvc pc, [r4], -lr │ │ │ │ - blx 0x176d20 │ │ │ │ - b 0x14c6b40 │ │ │ │ - blx 0x98ce6c │ │ │ │ + blx 0x176d00 │ │ │ │ + b 0x14c6b20 │ │ │ │ + blx 0x98ce4c │ │ │ │ @ instruction: 0xf1bcf30c │ │ │ │ - b 0x118e820 │ │ │ │ - blx 0x94b728 │ │ │ │ - b 0x11c6b50 │ │ │ │ - blx 0x94b730 │ │ │ │ + b 0x118e800 │ │ │ │ + blx 0x94b708 │ │ │ │ + b 0x11c6b30 │ │ │ │ + blx 0x94b710 │ │ │ │ ldmdale ip, {r2, r3, r9, ip, sp, lr, pc}^ │ │ │ │ rsbsmi r4, r3, r0, lsr r6 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ smlsdxls r0, sl, r0, r4 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ - blx 0x389362 │ │ │ │ + blx 0x389342 │ │ │ │ @ instruction: 0xf70cfa26 │ │ │ │ streq lr, [fp, -r7, asr #20] │ │ │ │ - blx 0x3493ee │ │ │ │ + blx 0x3493ce │ │ │ │ streq lr, [fp, -r7, asr #20] │ │ │ │ @ instruction: 0xf60cfa26 │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ andeq lr, r6, #8192 @ 0x2000 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ andcc pc, r0, lr, asr #17 │ │ │ │ - b 0xfe171770 │ │ │ │ + b 0xfe171750 │ │ │ │ @ instruction: 0xf8ce0203 │ │ │ │ eorle r2, r4, r4 │ │ │ │ stmiaeq r8, {r1, r2, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ andeq pc, r8, lr, lsl #2 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ svccc 0x0008f851 │ │ │ │ stmdavs r4, {r0, r2, fp, sp, lr}^ │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ - blx 0x164cbc │ │ │ │ - b 0x11c97c0 │ │ │ │ - blx 0x94b7c8 │ │ │ │ - b 0x11c97c4 │ │ │ │ - blx 0x94b7d0 │ │ │ │ + blx 0x164c9c │ │ │ │ + b 0x11c97a0 │ │ │ │ + blx 0x94b7a8 │ │ │ │ + b 0x11c97a4 │ │ │ │ + blx 0x94b7b0 │ │ │ │ rsbmi pc, fp, ip, lsl #4 │ │ │ │ eorsmi r4, fp, r2, rrx │ │ │ │ rsbmi r4, fp, r2, lsr r0 │ │ │ │ - blcc 0x308cb4 │ │ │ │ + blcc 0x308c94 │ │ │ │ strmi r4, [r0, #98] @ 0x62 │ │ │ │ stccs 8, cr15, [r4], {64} @ 0x40 │ │ │ │ ldmib sp, {r1, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ strtmi r4, [r6], #1280 @ 0x500 │ │ │ │ andle r4, r9, #172, 4 @ 0xc000000a │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, lr, #164, 22 @ 0x29000 │ │ │ │ @@ -190989,64 +190981,64 @@ │ │ │ │ movweq lr, #11022 @ 0x2b0e │ │ │ │ mvnsle r4, #-1342177270 @ 0xb000000a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7458ff0 │ │ │ │ - svclt 0x0000fb2d │ │ │ │ + svclt 0x0000fb3d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec21dfc │ │ │ │ + bl 0xfec21ddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ - b 0x148c014 │ │ │ │ + b 0x148bff4 │ │ │ │ svclt 0x00182ea2 │ │ │ │ - b 0x1497c1c │ │ │ │ + b 0x1497bfc │ │ │ │ @ instruction: 0xf1ce05c5 │ │ │ │ svclt 0x00140608 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ @ instruction: 0xf1be7802 │ │ │ │ svclt 0x00a80f00 │ │ │ │ stmdavc fp, {r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf1cedd40 │ │ │ │ adcsmi r0, lr, #64, 14 @ 0x1000000 │ │ │ │ @ instruction: 0xf10edc3c │ │ │ │ @ instruction: 0xf04f0638 │ │ │ │ @ instruction: 0xf1c63cff │ │ │ │ - blx 0x18c8c8 │ │ │ │ - blx 0xc07884 │ │ │ │ + blx 0x18c8a8 │ │ │ │ + blx 0xc07864 │ │ │ │ subsmi pc, r3, r6, lsl #12 │ │ │ │ @ instruction: 0xf707fa0c │ │ │ │ @ instruction: 0xf10e433e │ │ │ │ - blx 0xbcc8bc │ │ │ │ + blx 0xbcc89c │ │ │ │ teqpmi lr, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ streq lr, [ip, -r0, lsl #22] │ │ │ │ - blx 0x25bd04 │ │ │ │ + blx 0x25bce4 │ │ │ │ eorsmi pc, r3, lr, lsl #12 │ │ │ │ @ instruction: 0x46024053 │ │ │ │ @ instruction: 0xf8117003 │ │ │ │ @ instruction: 0xf8123f01 │ │ │ │ - blx 0x1be880 │ │ │ │ + blx 0x1be860 │ │ │ │ addsmi pc, r7, #939524096 @ 0x38000000 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ movweq lr, #27139 @ 0x6a03 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ mvnsle r7, r3, lsl r0 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d489c │ │ │ │ + bne 0x9d487c │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - blx 0xff3889cc │ │ │ │ + blx 0xff7889ac │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {213} @ 0xd5 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @@ -191061,127 +191053,127 @@ │ │ │ │ stmdahi fp, {r9, fp, sp} │ │ │ │ ldrbeq lr, [r4, -pc, asr #20] │ │ │ │ @ instruction: 0xf1cedd43 │ │ │ │ adcsmi r0, r2, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf10edc3f │ │ │ │ @ instruction: 0xf04f0630 │ │ │ │ @ instruction: 0xf1c63cff │ │ │ │ - blx 0x18b594 │ │ │ │ - blx 0xc07950 │ │ │ │ - b 0xfe1c8534 │ │ │ │ - blx 0x3cb940 │ │ │ │ - bl 0x10752c │ │ │ │ + blx 0x18b574 │ │ │ │ + blx 0xc07930 │ │ │ │ + b 0xfe1c8514 │ │ │ │ + blx 0x3cb920 │ │ │ │ + bl 0x10750c │ │ │ │ tstmi r6, #18612224 @ 0x11c0000 │ │ │ │ andseq pc, r0, #-2147483645 @ 0x80000003 │ │ │ │ vpmax.s8 d15, d2, d28 │ │ │ │ @ instruction: 0x46024316 │ │ │ │ @ instruction: 0xf60efa06 │ │ │ │ - b 0xfe19ae08 │ │ │ │ + b 0xfe19ade8 │ │ │ │ @ instruction: 0xf8220308 │ │ │ │ @ instruction: 0xf8313b02 │ │ │ │ @ instruction: 0xf8b23f02 │ │ │ │ - blx 0x1bad4c │ │ │ │ - b 0xfe1c7988 │ │ │ │ + blx 0x1bad2c │ │ │ │ + b 0xfe1c7968 │ │ │ │ eorsmi r0, r3, ip, lsl #6 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ - blcc 0x188de4 │ │ │ │ + blcc 0x188dc4 │ │ │ │ @ instruction: 0xd1f04297 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d496c │ │ │ │ + bne 0x9d494c │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf74581f0 │ │ │ │ - svclt 0x0000fa61 │ │ │ │ + svclt 0x0000fa71 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {213} @ 0xd5 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x149c7e8 │ │ │ │ - b 0x148c4c8 │ │ │ │ + b 0x149c7c8 │ │ │ │ + b 0x148c4a8 │ │ │ │ svclt 0x00142ca2 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ eoreq pc, r0, #204, 2 @ 0x33 │ │ │ │ @ instruction: 0xf8de6801 │ │ │ │ stmiaeq r7!, {ip, sp} │ │ │ │ svceq 0x0000f1bc │ │ │ │ - bcs 0xfac70 │ │ │ │ + bcs 0xfac50 │ │ │ │ @ instruction: 0xf1ccdd3d │ │ │ │ adcsmi r0, r2, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf04fdc39 │ │ │ │ @ instruction: 0xf10c32ff │ │ │ │ @ instruction: 0xf1cc0620 │ │ │ │ - blx 0x18cde8 │ │ │ │ - blx 0x987a1c │ │ │ │ + blx 0x18cdc8 │ │ │ │ + blx 0x9879fc │ │ │ │ submi pc, fp, r6, lsl #12 │ │ │ │ @ instruction: 0xf808fa02 │ │ │ │ streq lr, [r7, r0, lsl #22] │ │ │ │ vpmax.s8 d15, d12, d18 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ @ instruction: 0x46024316 │ │ │ │ @ instruction: 0xf60cfa06 │ │ │ │ submi r4, fp, r3, lsr r0 │ │ │ │ - blcc 0x208f18 │ │ │ │ + blcc 0x208ef8 │ │ │ │ svccc 0x0004f85e │ │ │ │ - blx 0x1a4e5c │ │ │ │ + blx 0x1a4e3c │ │ │ │ submi pc, fp, ip, lsl #6 │ │ │ │ submi r4, fp, r3, lsr r0 │ │ │ │ - blcc 0x208f2c │ │ │ │ + blcc 0x208f0c │ │ │ │ @ instruction: 0xd1f34297 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d4a34 │ │ │ │ + bne 0x9d4a14 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf74581f0 │ │ │ │ - svclt 0x0000f9fd │ │ │ │ + svclt 0x0000fa0d │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ - blcs 0x177078 │ │ │ │ + blcs 0x177058 │ │ │ │ svclt 0x0018b2d7 │ │ │ │ @ instruction: 0xf1073301 │ │ │ │ - b 0x148ca7c │ │ │ │ + b 0x148ca5c │ │ │ │ stmdavs r4, {r1, r5, r7, r9, sl, fp, sp} │ │ │ │ sbcseq fp, fp, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ movwls fp, #3864 @ 0xf18 │ │ │ │ strbeq pc, [r0, #-462] @ 0xfffffe32 @ │ │ │ │ strls fp, [r0, -r8, lsl #30] │ │ │ │ ldmib r1, {r2, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1be2300 │ │ │ │ svclt 0x00a80f00 │ │ │ │ cdpls 13, 0, cr2, cr0, cr0, {0} │ │ │ │ - b 0x14a4fa4 │ │ │ │ + b 0x14a4f84 │ │ │ │ @ instruction: 0xdd7d09d6 │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0xcaefb @ │ │ │ │ - beq 0x9075e8 │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0xcaedb @ │ │ │ │ + beq 0x9075c8 │ │ │ │ stmdaeq r0!, {r1, r2, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - bleq 0x9075f0 │ │ │ │ - blx 0x3896d0 │ │ │ │ + bleq 0x9075d0 │ │ │ │ + blx 0x3896b0 │ │ │ │ svceq 0x0001f1b9 │ │ │ │ @ instruction: 0xf60efa25 │ │ │ │ @ instruction: 0xf808fa25 │ │ │ │ streq lr, [sl], -r6, asr #20 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ - beq 0x90758c │ │ │ │ + beq 0x90756c │ │ │ │ @ instruction: 0xf50efa25 │ │ │ │ @ instruction: 0xf80afa06 │ │ │ │ @ instruction: 0xf50efa05 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf80bfa26 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ vpmax.u8 d15, d14, d3 │ │ │ │ @@ -191195,80 +191187,80 @@ │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ andeq lr, r6, #8192 @ 0x2000 │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ andeq lr, r4, #532480 @ 0x82000 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ - bl 0x3fefc0 │ │ │ │ + bl 0x3fefa0 │ │ │ │ @ instruction: 0xf10c09c9 │ │ │ │ strls r0, [r1, -r8] │ │ │ │ svcmi 0x0008f851 │ │ │ │ stmdavs r7, {r0, r1, fp, sp, lr}^ │ │ │ │ vpmax.s8 d15, d14, d4 │ │ │ │ - blx 0x1db0ac │ │ │ │ + blx 0x1db08c │ │ │ │ eorsmi pc, r2, sl, lsl #16 │ │ │ │ vst1.8 {d15-d16}, [fp :128], r4 │ │ │ │ stmdavs fp, {r1, r3, r4, r6, lr}^ │ │ │ │ - blcs 0x309054 │ │ │ │ + blcs 0x309034 │ │ │ │ vpmax.u8 d15, d14, d3 │ │ │ │ - b 0x119c560 │ │ │ │ - b 0x118bb80 │ │ │ │ - b 0xfe18bb74 │ │ │ │ - b 0x18bb84 │ │ │ │ - b 0xfe18bb80 │ │ │ │ + b 0x119c540 │ │ │ │ + b 0x118bb60 │ │ │ │ + b 0xfe18bb54 │ │ │ │ + b 0x18bb64 │ │ │ │ + b 0xfe18bb60 │ │ │ │ @ instruction: 0xf8400307 │ │ │ │ bicsle r3, pc, r4, lsl #24 │ │ │ │ - blls 0xf2b7c │ │ │ │ + blls 0xf2b5c │ │ │ │ addsmi r4, pc, #156, 8 @ 0x9c000000 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfe993384 │ │ │ │ + bl 0xfe993364 │ │ │ │ stmia ip!, {r2, r3, r9}^ │ │ │ │ - bl 0x3cb394 │ │ │ │ + bl 0x3cb374 │ │ │ │ adcsmi r0, fp, #134217728 @ 0x8000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf952f745 │ │ │ │ + @ instruction: 0xf962f745 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec221b0 │ │ │ │ + bl 0xfec22190 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ svcvs 0x0080f414 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf04f9404 │ │ │ │ strls r0, [r1], #-1030 @ 0xfffffbfa │ │ │ │ - ldc 15, cr11, [pc, #80] @ 0xcb020 │ │ │ │ - vldr d7, [pc, #36] @ 0xcaff8 │ │ │ │ + ldc 15, cr11, [pc, #80] @ 0xcb000 │ │ │ │ + vldr d7, [pc, #36] @ 0xcafd8 │ │ │ │ vstr d7, [sp, #40] @ 0x28 │ │ │ │ @ instruction: 0xf7f67b02 │ │ │ │ andlt pc, r6, fp, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi r8, r0, r0 │ │ │ │ andhi r8, r0, r0 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2220c │ │ │ │ + bl 0xfec221ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0xf4159d0a │ │ │ │ svclt 0x00086480 │ │ │ │ - blvc 0x4c669c │ │ │ │ + blvc 0x4c667c │ │ │ │ @ instruction: 0xf8d3d009 │ │ │ │ - ldc 15, cr4, [pc] @ 0xcb028 │ │ │ │ + ldc 15, cr4, [pc] @ 0xcb008 │ │ │ │ @ instruction: 0xf0047b0f │ │ │ │ tstlt r4, r2, lsl #8 │ │ │ │ - ldc 4, cr2, [pc, #8] @ 0xcb03c │ │ │ │ + ldc 4, cr2, [pc, #8] @ 0xcb01c │ │ │ │ strls r7, [r4], #-2826 @ 0xfffff4f6 │ │ │ │ strls r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ stc 4, cr9, [sp, #4] │ │ │ │ @ instruction: 0xf7f67b02 │ │ │ │ andlt pc, r7, r7, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -191287,86 +191279,86 @@ │ │ │ │ @ instruction: 0xf8d72501 │ │ │ │ stccs 15, cr6, [r2, #-0] │ │ │ │ rsclt fp, r5, #8, 30 │ │ │ │ stcvs 4, cr15, [r0], {20} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ stmiami r0, {r1, r2, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8cdbf08 │ │ │ │ - b 0x14bb0d4 │ │ │ │ + b 0x14bb0b4 │ │ │ │ @ instruction: 0xf6070bc5 │ │ │ │ strls r7, [r4, #-1402] @ 0xfffffa86 │ │ │ │ strbcs pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strbeq lr, [r5, #-2639] @ 0xfffff5b1 │ │ │ │ @ instruction: 0xf006d00b │ │ │ │ @ instruction: 0xf1b90902 │ │ │ │ svclt 0x000b0f00 │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strcs r4, [r2], #-1612 @ 0xfffff9b4 │ │ │ │ @ instruction: 0xf8cd9403 │ │ │ │ svcne 0x001fb014 │ │ │ │ - bl 0x112cf0 │ │ │ │ - bl 0x14d8f0 │ │ │ │ + bl 0x112cd0 │ │ │ │ + bl 0x14d8d0 │ │ │ │ strcs r0, [r0], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf83a46e3 │ │ │ │ strbmi r0, [r1], -r4 │ │ │ │ andpl pc, r4, r9, lsr r8 @ │ │ │ │ - b 0xfe398100 │ │ │ │ + b 0xfe3980e0 │ │ │ │ @ instruction: 0xf7f60000 │ │ │ │ @ instruction: 0x4641fa79 │ │ │ │ strtmi r4, [r8], -r3, lsl #12 │ │ │ │ @ instruction: 0xf7f6461d │ │ │ │ - bls 0x209ad0 │ │ │ │ + bls 0x209ab0 │ │ │ │ andls r4, r0, #1048576 @ 0x100000 │ │ │ │ - blls 0x19c9ac │ │ │ │ + blls 0x19c98c │ │ │ │ svccs 0x0004f857 │ │ │ │ - blx 0xff488e92 │ │ │ │ + blx 0xff888e72 │ │ │ │ @ instruction: 0xf8469b05 │ │ │ │ addsmi r0, ip, #4, 30 │ │ │ │ andlt sp, r7, r1, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2233c │ │ │ │ + bl 0xfec2231c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ svcvs 0x0080f414 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf04f9404 │ │ │ │ strls r0, [r1], #-1030 @ 0xfffffbfa │ │ │ │ - ldc 15, cr11, [pc, #80] @ 0xcb1ac │ │ │ │ - vldr d7, [pc, #40] @ 0xcb188 │ │ │ │ + ldc 15, cr11, [pc, #80] @ 0xcb18c │ │ │ │ + vldr d7, [pc, #40] @ 0xcb168 │ │ │ │ vstr d7, [sp, #44] @ 0x2c │ │ │ │ @ instruction: 0xf7f67b02 │ │ │ │ andlt pc, r6, r7, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andhi r8, r0, r0 │ │ │ │ andhi r8, r0, r0 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2239c │ │ │ │ + bl 0xfec2237c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0xf4159d0a │ │ │ │ svclt 0x00086480 │ │ │ │ - blvc 0x4c682c │ │ │ │ + blvc 0x4c680c │ │ │ │ @ instruction: 0xf8d3d009 │ │ │ │ - ldc 15, cr4, [pc] @ 0xcb1b8 │ │ │ │ + ldc 15, cr4, [pc] @ 0xcb198 │ │ │ │ @ instruction: 0xf0047b0f │ │ │ │ tstlt r4, r2, lsl #8 │ │ │ │ - ldc 4, cr2, [pc, #8] @ 0xcb1cc │ │ │ │ + ldc 4, cr2, [pc, #8] @ 0xcb1ac │ │ │ │ strls r7, [r4], #-2826 @ 0xfffff4f6 │ │ │ │ strls r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ stc 4, cr9, [sp, #4] │ │ │ │ @ instruction: 0xf7f67b02 │ │ │ │ strdlt pc, [r7], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -191377,88 +191369,88 @@ │ │ │ │ andhi r8, r0, r0 │ │ │ │ andhi r8, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ stmib sp, {r0, r3, r7, ip, sp, pc}^ │ │ │ │ - blls 0x58be2c │ │ │ │ + blls 0x58be0c │ │ │ │ vmov.i32 d25, #45823 @ 0x0000b2ff │ │ │ │ @ instruction: 0xf6042001 │ │ │ │ stmdacs r2, {r1, r3, r4, r5, r6, sl, ip, sp, lr} │ │ │ │ strbcs pc, [r0, #963] @ 0x3c3 @ │ │ │ │ sbcslt fp, r8, #8, 30 │ │ │ │ mcrvs 4, 4, pc, cr0, cr3, {0} @ │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ ldrbtmi fp, [r3], r8, lsl #30 │ │ │ │ strbeq lr, [r5, #-2639] @ 0xfffff5b1 │ │ │ │ @ instruction: 0xf8cdbf08 │ │ │ │ - b 0x14b7260 │ │ │ │ + b 0x14b7240 │ │ │ │ andls r0, r4, r0, asr #1 │ │ │ │ ldcleq 8, cr15, [sl], #-336 @ 0xfffffeb0 │ │ │ │ vraddhn.i16 d25, , │ │ │ │ vraddhn.i16 d19, q0, q1 │ │ │ │ - b 0x149d954 │ │ │ │ + b 0x149d934 │ │ │ │ andle r0, sl, r4, asr #8 │ │ │ │ andeq pc, r2, r0 │ │ │ │ svclt 0x000b2800 │ │ │ │ - blmi 0x1083a0 │ │ │ │ - bleq 0x1073a4 │ │ │ │ + blmi 0x108380 │ │ │ │ + bleq 0x107384 │ │ │ │ movwcs r4, #9731 @ 0x2603 │ │ │ │ - bl 0x12fe78 │ │ │ │ + bl 0x12fe58 │ │ │ │ @ instruction: 0xf04f0805 │ │ │ │ ldmdbne r3, {r9, fp} │ │ │ │ - blls 0x22fe90 │ │ │ │ + blls 0x22fe70 │ │ │ │ strcs r4, [r0], #-1609 @ 0xfffff9b7 │ │ │ │ andeq pc, sl, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf9b0f7f6 │ │ │ │ strmi r9, [r7], -r7, lsl #22 │ │ │ │ streq lr, [sl], -r3, lsl #22 │ │ │ │ - bl 0x1b1eac │ │ │ │ + bl 0x1b1e8c │ │ │ │ @ instruction: 0xf838050a │ │ │ │ strbmi r0, [r9], -r4 │ │ │ │ - b 0xfe3982b0 │ │ │ │ + b 0xfe398290 │ │ │ │ @ instruction: 0xf7f60000 │ │ │ │ - blls 0x1c992c │ │ │ │ - blcs 0x209404 │ │ │ │ + blls 0x1c990c │ │ │ │ + blcs 0x2093e4 │ │ │ │ movwls r4, #1593 @ 0x639 │ │ │ │ @ instruction: 0xf75f9b02 │ │ │ │ - @ instruction: 0x2c10fafd │ │ │ │ - bleq 0x2093d0 │ │ │ │ - blls 0x1ffa6c │ │ │ │ - beq 0x5076ec │ │ │ │ + @ instruction: 0x2c10fb0d │ │ │ │ + bleq 0x2093b0 │ │ │ │ + blls 0x1ffa4c │ │ │ │ + beq 0x5076cc │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ - blle 0xff65c934 │ │ │ │ + blle 0xff65c914 │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vsli.64 , q8, #3 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ svclt 0x0018b2dc │ │ │ │ @ instruction: 0xf1043501 │ │ │ │ @ instruction: 0xf1020401 │ │ │ │ svclt 0x001832ff │ │ │ │ setend le │ │ │ │ - b 0x1497b00 │ │ │ │ + b 0x1497ae0 │ │ │ │ svclt 0x001204c4 │ │ │ │ strtmi r4, [r7], -pc, lsr #12 │ │ │ │ ldrmi r4, [r7], #-1573 @ 0xfffff9db │ │ │ │ and r1, fp, r6, asr #28 │ │ │ │ vseleq.f32 s30, s6, s28 │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [lr], {79} @ 0x4f @ │ │ │ │ @ instruction: 0xf8064297 │ │ │ │ andsle ip, r2, r1, lsl #30 │ │ │ │ svccc 0x0001f912 │ │ │ │ svc 0x0001f911 │ │ │ │ - ble 0xffc15f38 │ │ │ │ + ble 0xffc15f18 │ │ │ │ svceq 0x0007f113 │ │ │ │ stceq 0, cr15, [r7], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1c3bfa8 │ │ │ │ addsmi r0, r7, #0, 24 │ │ │ │ stc2 10, cr15, [ip], {78} @ 0x4e @ │ │ │ │ svcgt 0x0001f806 │ │ │ │ strtmi sp, [r8], #-492 @ 0xfffffe14 │ │ │ │ @@ -191474,28 +191466,28 @@ │ │ │ │ vsli.64 , q8, #3 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ svclt 0x0018b2dc │ │ │ │ @ instruction: 0xf1043501 │ │ │ │ @ instruction: 0xf1a10401 │ │ │ │ svclt 0x00180102 │ │ │ │ @ instruction: 0xf1a000ed │ │ │ │ - b 0x148cba0 │ │ │ │ + b 0x148cb80 │ │ │ │ svclt 0x001204c4 │ │ │ │ strtmi r4, [r7], -pc, lsr #12 │ │ │ │ ldrmi r4, [r7], #-1573 @ 0xfffff9db │ │ │ │ - blx 0x4833d4 │ │ │ │ - blcs 0x4cabb8 │ │ │ │ + blx 0x4833b4 │ │ │ │ + blcs 0x4cab98 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x4bb314 │ │ │ │ + blx 0x4bb2f4 │ │ │ │ adcsmi pc, sl, #36352 @ 0x8e00 │ │ │ │ svcgt 0x0002f826 │ │ │ │ @ instruction: 0xf932d013 │ │ │ │ @ instruction: 0xf9313b02 │ │ │ │ subslt lr, fp, #2, 30 │ │ │ │ - ble 0xffbd5fcc │ │ │ │ + ble 0xffbd5fac │ │ │ │ svceq 0x000ff113 │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1c3bfa8 │ │ │ │ adcsmi r0, sl, #0, 24 │ │ │ │ stc2 10, cr15, [ip], {78} @ 0x4e @ │ │ │ │ svcgt 0x0002f826 │ │ │ │ strtmi sp, [r8], #-491 @ 0xfffffe15 │ │ │ │ @@ -191511,70 +191503,70 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ sbcslt r2, ip, #2, 28 │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ mvnscc pc, #-2147483648 @ 0x80000000 │ │ │ │ rscseq fp, r6, r8, lsl pc │ │ │ │ - ldclcc 1, cr15, [pc], #4 @ 0xcb430 │ │ │ │ + ldclcc 1, cr15, [pc], #4 @ 0xcb410 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ shadd16mi fp, r7, r2 │ │ │ │ strtmi r4, [r6], -r7, lsr #12 │ │ │ │ mcrne 4, 2, r4, cr5, cr15, {0} │ │ │ │ - bcs 0x2c3470 │ │ │ │ + bcs 0x2c3450 │ │ │ │ @ instruction: 0xf10efa01 │ │ │ │ @ instruction: 0xf04fbfc8 │ │ │ │ stcle 14, cr0, [r1], {-0} │ │ │ │ mcr2 10, 4, pc, cr1, cr15, {2} @ │ │ │ │ @ instruction: 0xf80542bb │ │ │ │ andsle lr, r0, r1, lsl #30 │ │ │ │ svc 0x0001f813 │ │ │ │ svcne 0x0001f81c │ │ │ │ vmull.s , d14, d3[3] │ │ │ │ - ble 0xffb55c68 │ │ │ │ + ble 0xffb55c48 │ │ │ │ stmdaeq r0, {r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blle 0xffc17c90 │ │ │ │ + blle 0xffc17c70 │ │ │ │ @ instruction: 0xf108fa41 │ │ │ │ ldrtmi lr, [r0], #-2024 @ 0xfffff818 │ │ │ │ andle r4, r7, #1610612746 @ 0x6000000a │ │ │ │ - blvc 0x306b00 │ │ │ │ + blvc 0x306ae0 │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ - blx 0x1896cc0 │ │ │ │ + blx 0x1896ca0 │ │ │ │ svclt 0x0018fe83 │ │ │ │ @ instruction: 0xf10e3601 │ │ │ │ @ instruction: 0xf1a10e01 │ │ │ │ svclt 0x00180c02 │ │ │ │ @ instruction: 0xf1a000f6 │ │ │ │ - b 0x148c8d8 │ │ │ │ + b 0x148c8b8 │ │ │ │ svclt 0x00120ece │ │ │ │ @ instruction: 0x46774637 │ │ │ │ ldrmi r4, [r7], #-1654 @ 0xfffff98a │ │ │ │ - blcs 0x4c3508 │ │ │ │ + blcs 0x4c34e8 │ │ │ │ @ instruction: 0xf103fa01 │ │ │ │ strcs fp, [r0], #-4040 @ 0xfffff038 │ │ │ │ addlt sp, ip, #0, 24 │ │ │ │ @ instruction: 0xf82542ba │ │ │ │ andle r4, lr, r2, lsl #30 │ │ │ │ - blcc 0x1895c0 │ │ │ │ + blcc 0x1895a0 │ │ │ │ svcne 0x0002f83c │ │ │ │ - blcs 0xf7e6c │ │ │ │ + blcs 0xf7e4c │ │ │ │ @ instruction: 0xf1c3daed │ │ │ │ strcs r0, [r0], #-2048 @ 0xfffff800 │ │ │ │ - blle 0xffc98148 │ │ │ │ + blle 0xffc98128 │ │ │ │ @ instruction: 0xf108fa41 │ │ │ │ ldrtmi lr, [r0], #-2027 @ 0xfffff815 │ │ │ │ andle r4, r7, #494927872 @ 0x1d800000 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r1, r4, r5, r9, fp, ip}^ │ │ │ │ stmne r3, {r1, r8, sl, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -191587,32 +191579,32 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x149cd70 │ │ │ │ + b 0x149cd50 │ │ │ │ strmi r0, [sp], -r7, asr #15 │ │ │ │ - b 0x14bb1bc │ │ │ │ + b 0x14bb19c │ │ │ │ ldrtmi r0, [sl], r8, asr #17 │ │ │ │ ldrtmi r4, [r8], r2, asr #13 │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ @ instruction: 0xf1a0448a │ │ │ │ ldm r5!, {r3, r8, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf0952302 │ │ │ │ ldrbmi pc, [r5, #-3523] @ 0xfffff23d @ │ │ │ │ smlatteq r2, r9, r9, lr │ │ │ │ - bl 0x1ffd64 │ │ │ │ + bl 0x1ffd44 │ │ │ │ strbmi r0, [r7, #-8] │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfead499c │ │ │ │ + bl 0xfead497c │ │ │ │ stmia r0!, {fp}^ │ │ │ │ - bl 0xdc9ac │ │ │ │ + bl 0xdc98c │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -191621,64 +191613,64 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf983fa5f │ │ │ │ svceq 0x0002f1b8 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf108bf18 │ │ │ │ - b 0x148d5ec │ │ │ │ - b 0x1494478 │ │ │ │ + b 0x148d5cc │ │ │ │ + b 0x1494458 │ │ │ │ @ instruction: 0x4c2a09c9 │ │ │ │ - b 0x14bb24c │ │ │ │ + b 0x14bb22c │ │ │ │ strbmi r0, [sl], r8, asr #17 │ │ │ │ - b 0x149d104 │ │ │ │ + b 0x149d0e4 │ │ │ │ @ instruction: 0xf1aa03c3 │ │ │ │ addlt r0, r8, r8, lsl #20 │ │ │ │ - beq 0x4c76b0 │ │ │ │ + beq 0x4c7690 │ │ │ │ streq lr, [r3, -r1, lsl #22] │ │ │ │ streq lr, [r3], -r2, lsl #22 │ │ │ │ tstpeq r0, #0, 2 @ p-variant is OBSOLETE │ │ │ │ strls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ svclt 0x00084605 │ │ │ │ ldrmi r4, [sl], #1736 @ 0x6c8 │ │ │ │ ldrtmi r4, [r1], -r4, lsl #12 │ │ │ │ ldm r7!, {r1, fp, sp, pc}^ │ │ │ │ ldrcc r2, [r0], #-772 @ 0xfffffcfc │ │ │ │ - blvc 0x106c78 │ │ │ │ + blvc 0x106c58 │ │ │ │ stc 6, cr3, [sp, #64] @ 0x40 │ │ │ │ @ instruction: 0xf0957b00 │ │ │ │ ldmib sp, {r0, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdb r4, {r1, r8}^ │ │ │ │ ldmib sp, {r2, r8}^ │ │ │ │ stmdb r4, {r2, r8, r9, sp}^ │ │ │ │ ldrbmi r2, [r4, #-770] @ 0xfffffcfe │ │ │ │ - bl 0x23fdf8 │ │ │ │ + bl 0x23fdd8 │ │ │ │ strbmi r0, [r1, #8] │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfead4a60 │ │ │ │ + bl 0xfead4a40 │ │ │ │ stmia r0!, {fp}^ │ │ │ │ - bl 0xdca70 │ │ │ │ + bl 0xdca50 │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ - blmi 0x381a54 │ │ │ │ - blls 0x2a56dc │ │ │ │ + blmi 0x381a34 │ │ │ │ + blls 0x2a56bc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1dc87f0 │ │ │ │ - svclt 0x0000fa1d │ │ │ │ + svclt 0x0000fa2d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec228a4 │ │ │ │ + bl 0xfec22884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - b 0x148f64c │ │ │ │ + b 0x148f62c │ │ │ │ ldrmi r2, [ip], -r3, lsr #29 │ │ │ │ strmi r4, [r5], -ip, lsl #13 │ │ │ │ biceq lr, lr, #323584 @ 0x4f000 │ │ │ │ stmiane lr, {r2, r5, r6, r7, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8524413 │ │ │ │ strcc r1, [r1], #-62 @ 0xffffffc2 │ │ │ │ eorseq pc, lr, ip, asr r8 @ │ │ │ │ @@ -191686,288 +191678,288 @@ │ │ │ │ ldc2 0, cr15, [r6, #596]! @ 0x254 │ │ │ │ smlabteq r0, r5, r9, lr │ │ │ │ @ instruction: 0x46304639 │ │ │ │ ldc2 0, cr15, [r0, #596]! @ 0x254 │ │ │ │ stmib r5, {r1, sl, fp, sp}^ │ │ │ │ stmdble ip, {r1, r8} │ │ │ │ @ instruction: 0xf10500e2 │ │ │ │ - bcs 0x6cb72c │ │ │ │ + bcs 0x6cb70c │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ andscs fp, r8, #56, 30 @ 0xe0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ vpmin.s8 d3, d15, d0 │ │ │ │ - andcs fp, r0, r7, lsr sp │ │ │ │ + andcs fp, r0, r7, asr #26 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - blx 0x18b8b50 │ │ │ │ + blx 0x18b8b30 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x153f1c │ │ │ │ + bcs 0x153efc │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb380 │ │ │ │ + b 0x14bb360 │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 4, 4, cr4, cr2, cr12, {0} │ │ │ │ svccc 0x0001f911 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x149c1c8 │ │ │ │ + b 0x149c1a8 │ │ │ │ @ instruction: 0xf1c31353 │ │ │ │ @ instruction: 0xf8020300 │ │ │ │ mvnsle r3, r1, lsl #30 │ │ │ │ strbmi r4, [r6, #1120]! @ 0x460 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfebea380 │ │ │ │ + bl 0xfebea360 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18b8bc8 │ │ │ │ + blx 0x18b8ba8 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x153f94 │ │ │ │ + bcs 0x153f74 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0xcb7a4 │ │ │ │ + ldclcc 1, cr15, [pc] @ 0xcb784 │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ strmi r4, [ip], #-1650 @ 0xfffff98e │ │ │ │ svccc 0x0001f811 │ │ │ │ vhsub.u8 d20, d19, d17 │ │ │ │ @ instruction: 0xf80c13c0 │ │ │ │ mvnsle r3, r1, lsl #30 │ │ │ │ ldrmi r4, [r6, #1040] @ 0x410 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0x5aa3e8 │ │ │ │ - blvc 0x186a50 │ │ │ │ + bne 0x5aa3c8 │ │ │ │ + blvc 0x186a30 │ │ │ │ ldrmi r1, [r6, #2242] @ 0x8c2 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ - blx 0x18b8c30 │ │ │ │ + blx 0x18b8c10 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x153ffc │ │ │ │ + bcs 0x153fdc │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0xcb80c │ │ │ │ + ldclcc 1, cr15, [pc] @ 0xcb7ec │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ strmi r4, [ip], #-1650 @ 0xfffff98e │ │ │ │ svccc 0x0001f911 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ svclt 0x00c833ff │ │ │ │ adcmi r2, r1, #0, 6 │ │ │ │ svccc 0x0001f80c │ │ │ │ ldrmi sp, [r0], #-500 @ 0xfffffe0c │ │ │ │ stmdble r7, {r1, r2, r4, r7, r8, sl, lr} │ │ │ │ - blvc 0x2c6eb4 │ │ │ │ + blvc 0x2c6e94 │ │ │ │ vstmia r0!, {s2-s20} │ │ │ │ stmiane r2, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ - blx 0x18b8ca0 │ │ │ │ + blx 0x18b8c80 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x15406c │ │ │ │ + bcs 0x15404c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0xcb87c │ │ │ │ + ldclcc 1, cr15, [pc] @ 0xcb85c │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ strmi r4, [ip], #-1650 @ 0xfffff98e │ │ │ │ svccc 0x0001f911 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ svclt 0x00d833ff │ │ │ │ adcmi r2, r1, #0, 6 │ │ │ │ svccc 0x0001f80c │ │ │ │ ldrmi sp, [r0], #-500 @ 0xfffffe0c │ │ │ │ stmdble r7, {r1, r2, r4, r7, r8, sl, lr} │ │ │ │ - blvc 0x2c6f24 │ │ │ │ + blvc 0x2c6f04 │ │ │ │ vstmia r0!, {s2-s20} │ │ │ │ stmiane r2, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ - blx 0x18b8d10 │ │ │ │ + blx 0x18b8cf0 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x1540dc │ │ │ │ + bcs 0x1540bc │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb540 │ │ │ │ + b 0x14bb520 │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 4, 4, cr4, cr2, cr12, {0} │ │ │ │ svccc 0x0001f811 │ │ │ │ adcmi r4, r1, #1811939331 @ 0x6c000003 │ │ │ │ bicne pc, r0, #201326593 @ 0xc000001 │ │ │ │ svccc 0x0001f802 │ │ │ │ strbtmi sp, [r0], #-502 @ 0xfffffe0a │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ - blvc 0x306f90 │ │ │ │ + blvc 0x306f70 │ │ │ │ andeq lr, r0, #172, 22 @ 0x2b000 │ │ │ │ - blvc 0x186b9c │ │ │ │ + blvc 0x186b7c │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18b8d80 │ │ │ │ + blx 0x18b8d60 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x15414c │ │ │ │ + bcs 0x15412c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb5ac │ │ │ │ + b 0x14bb58c │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 12, 8, cr3, cr2, cr2, {0} │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f931 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x149c3f8 │ │ │ │ + b 0x149c3d8 │ │ │ │ @ instruction: 0xf1c31353 │ │ │ │ @ instruction: 0xf8220300 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ strbmi r4, [r6, #1120]! @ 0x460 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfebea5b0 │ │ │ │ + bl 0xfebea590 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18b8df8 │ │ │ │ + blx 0x18b8dd8 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x1541c4 │ │ │ │ + bcs 0x1541a4 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb624 │ │ │ │ + b 0x14bb604 │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 12, 8, cr3, cr2, cr2, {0} │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f831 │ │ │ │ vhsub.u8 d20, d19, d17 │ │ │ │ @ instruction: 0xf82233c0 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ strbmi r4, [r6, #1120]! @ 0x460 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfebea620 │ │ │ │ + bl 0xfebea600 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18b8e68 │ │ │ │ + blx 0x18b8e48 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x154234 │ │ │ │ + bcs 0x154214 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb694 │ │ │ │ + b 0x14bb674 │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 12, 8, cr3, cr2, cr2, {0} │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f931 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ svclt 0x00c833ff │ │ │ │ adcmi r2, r1, #0, 6 │ │ │ │ svccc 0x0002f822 │ │ │ │ strbtmi sp, [r0], #-500 @ 0xfffffe0c │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ - blvc 0x2c70ec │ │ │ │ + blvc 0x2c70cc │ │ │ │ andeq lr, r0, #172, 22 @ 0x2b000 │ │ │ │ - blvc 0x186cf8 │ │ │ │ + blvc 0x186cd8 │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ - blx 0x18b8ed8 │ │ │ │ + blx 0x18b8eb8 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x1542a4 │ │ │ │ + bcs 0x154284 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb704 │ │ │ │ + b 0x14bb6e4 │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 12, 8, cr3, cr2, cr2, {0} │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f931 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ svclt 0x00d833ff │ │ │ │ adcmi r2, r1, #0, 6 │ │ │ │ svccc 0x0002f822 │ │ │ │ strbtmi sp, [r0], #-500 @ 0xfffffe0c │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ - blvc 0x2c715c │ │ │ │ + blvc 0x2c713c │ │ │ │ andeq lr, r0, #172, 22 @ 0x2b000 │ │ │ │ - blvc 0x186d68 │ │ │ │ + blvc 0x186d48 │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ - blx 0x18b8f48 │ │ │ │ + blx 0x18b8f28 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x154314 │ │ │ │ + bcs 0x1542f4 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb774 │ │ │ │ + b 0x14bb754 │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 12, 8, cr3, cr2, cr2, {0} │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f831 │ │ │ │ adcmi r4, r1, #1811939331 @ 0x6c000003 │ │ │ │ biccc pc, r0, #201326593 @ 0xc000001 │ │ │ │ svccc 0x0002f822 │ │ │ │ strbtmi sp, [r0], #-502 @ 0xfffffe0a │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ - blvc 0x3071c8 │ │ │ │ + blvc 0x3071a8 │ │ │ │ andeq lr, r0, #172, 22 @ 0x2b000 │ │ │ │ - blvc 0x186dd4 │ │ │ │ + blvc 0x186db4 │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -191983,20 +191975,20 @@ │ │ │ │ cdpne 6, 4, cr4, cr5, cr6, {1} │ │ │ │ stmdaeq r6, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ svccc 0x0001f911 │ │ │ │ svcgt 0x0001f912 │ │ │ │ vmlaeq.f64 d14, d28, d19 │ │ │ │ streq lr, [r3, -ip, lsr #23] │ │ │ │ svclt 0x00cc459c │ │ │ │ - blx 0x14b85a4 │ │ │ │ + blx 0x14b8584 │ │ │ │ strbmi pc, [r1, #-910] @ 0xfffffc72 @ │ │ │ │ svccc 0x0001f805 │ │ │ │ ldrtmi sp, [r0], #-494 @ 0xfffffe12 │ │ │ │ stmdble r7, {r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x307248 │ │ │ │ + blvc 0x307228 │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -192007,49 +191999,49 @@ │ │ │ │ mcrcs 2, 0, fp, cr2, cr12, {6} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ streq pc, [r2, #-416] @ 0xfffffe60 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ - bl 0x11d4b4 │ │ │ │ + bl 0x11d494 │ │ │ │ @ instruction: 0xf9310806 │ │ │ │ @ instruction: 0xf9323b02 │ │ │ │ - bl 0xfe9bf830 │ │ │ │ - bl 0xfebcf45c │ │ │ │ + bl 0xfe9bf810 │ │ │ │ + bl 0xfebcf43c │ │ │ │ ldrmi r0, [ip, #1795] @ 0x703 │ │ │ │ eorslt fp, fp, #204, 30 @ 0x330 │ │ │ │ vmlsl.u8 , d14, d15 │ │ │ │ @ instruction: 0xf8254541 │ │ │ │ mvnle r3, r2, lsl #30 │ │ │ │ adcsmi r4, r4, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xd6a870 │ │ │ │ - blvc 0x186ed0 │ │ │ │ + bne 0xd6a850 │ │ │ │ + blvc 0x186eb0 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vsli.64 , q8, #3 │ │ │ │ - blx 0x1895480 │ │ │ │ + blx 0x1895460 │ │ │ │ cdpcs 14, 0, cr15, cr2, cr3, {4} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ streq pc, [r4, #-416] @ 0xfffffe60 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ stmibne pc, {r1, r2, r4, r5, r6, r9, sl, lr} @ │ │ │ │ - blcc 0x209de4 │ │ │ │ + blcc 0x209dc4 │ │ │ │ svccs 0x0004f85c │ │ │ │ - bl 0xfe99c710 │ │ │ │ + bl 0xfe99c6f0 │ │ │ │ svclt 0x00c80402 │ │ │ │ adcsmi r1, r9, #212, 20 @ 0xd4000 │ │ │ │ svcmi 0x0004f845 │ │ │ │ ldrtmi sp, [r0], #-498 @ 0xfffffe0e │ │ │ │ stmdble r7, {r1, r2, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r1, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -192064,33 +192056,33 @@ │ │ │ │ mcrcs 2, 0, fp, cr2, cr13, {6} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stceq 1, cr15, [r8], {162} @ 0xa2 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ cdpeq 1, 0, cr15, cr8, cr0, {5} │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ - bl 0x11d5bc │ │ │ │ + bl 0x11d59c │ │ │ │ and r0, r8, r6, lsl #16 │ │ │ │ @ instruction: 0xf84e1ae3 │ │ │ │ - bl 0x1a9b930 │ │ │ │ + bl 0x1a9b910 │ │ │ │ strbmi r0, [r1, #-514] @ 0xfffffdfe │ │ │ │ andcs pc, r4, lr, asr #17 │ │ │ │ @ instruction: 0xf85cd013 │ │ │ │ ldmib r1, {r3, r8, r9, sl, fp, lr}^ │ │ │ │ mrscc r3, R8_fiq │ │ │ │ ldrdvc pc, [r4], -ip │ │ │ │ - bl 0x1d5c7b8 │ │ │ │ - blle 0xffb8e14c │ │ │ │ + bl 0x1d5c798 │ │ │ │ + blle 0xffb8e12c │ │ │ │ @ instruction: 0xf84e1b1b │ │ │ │ - bl 0x195b958 │ │ │ │ + bl 0x195b938 │ │ │ │ strbmi r0, [r1, #-519] @ 0xfffffdf9 │ │ │ │ andcs pc, r4, lr, asr #17 │ │ │ │ ldrtmi sp, [r0], #-491 @ 0xfffffe15 │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x3073c8 │ │ │ │ + blvc 0x3073a8 │ │ │ │ vstmia r0!, {s2-s55} │ │ │ │ stmibne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -192108,20 +192100,20 @@ │ │ │ │ cdpne 6, 4, cr4, cr5, cr6, {1} │ │ │ │ stmdaeq r6, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ svccc 0x0001f811 │ │ │ │ svcgt 0x0001f812 │ │ │ │ vmlaeq.f64 d14, d28, d19 │ │ │ │ streq lr, [r3, -ip, lsr #23] │ │ │ │ svclt 0x008c459c │ │ │ │ - blx 0x18b89a4 │ │ │ │ + blx 0x18b8984 │ │ │ │ strbmi pc, [r1, #-910] @ 0xfffffc72 @ │ │ │ │ svccc 0x0001f805 │ │ │ │ ldrtmi sp, [r0], #-494 @ 0xfffffe12 │ │ │ │ stmdble r7, {r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x307448 │ │ │ │ + blvc 0x307428 │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -192132,49 +192124,49 @@ │ │ │ │ mcrcs 2, 0, fp, cr2, cr12, {6} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ streq pc, [r2, #-416] @ 0xfffffe60 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ - bl 0x11d6b4 │ │ │ │ + bl 0x11d694 │ │ │ │ @ instruction: 0xf8310806 │ │ │ │ @ instruction: 0xf8323b02 │ │ │ │ - bl 0xfe9bfa30 │ │ │ │ - bl 0xfebcf65c │ │ │ │ + bl 0xfe9bfa10 │ │ │ │ + bl 0xfebcf63c │ │ │ │ ldrmi r0, [ip, #1795] @ 0x703 │ │ │ │ adcslt fp, fp, #140, 30 @ 0x230 │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ @ instruction: 0xf8254541 │ │ │ │ mvnle r3, r2, lsl #30 │ │ │ │ adcsmi r4, r4, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xd6aa70 │ │ │ │ - blvc 0x1870d0 │ │ │ │ + bne 0xd6aa50 │ │ │ │ + blvc 0x1870b0 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vsli.64 , q8, #3 │ │ │ │ - blx 0x1895680 │ │ │ │ + blx 0x1895660 │ │ │ │ cdpcs 14, 0, cr15, cr2, cr3, {4} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ streq pc, [r4, #-416] @ 0xfffffe60 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ stmibne pc, {r1, r2, r4, r5, r6, r9, sl, lr} @ │ │ │ │ - blcc 0x209fe4 │ │ │ │ + blcc 0x209fc4 │ │ │ │ svccs 0x0004f85c │ │ │ │ - bl 0xfe99c910 │ │ │ │ + bl 0xfe99c8f0 │ │ │ │ svclt 0x00880402 │ │ │ │ adcsmi r1, r9, #212, 20 @ 0xd4000 │ │ │ │ svcmi 0x0004f845 │ │ │ │ ldrtmi sp, [r0], #-498 @ 0xfffffe0e │ │ │ │ stmdble r7, {r1, r2, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r1, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -192189,52 +192181,52 @@ │ │ │ │ mcrcs 2, 0, fp, cr2, cr13, {6} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stceq 1, cr15, [r8], {162} @ 0xa2 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ cdpeq 1, 0, cr15, cr8, cr0, {5} │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ - bl 0x11d7bc │ │ │ │ + bl 0x11d79c │ │ │ │ and r0, r8, r6, lsl #16 │ │ │ │ @ instruction: 0xf84e1ae3 │ │ │ │ - bl 0x1a9bb30 │ │ │ │ + bl 0x1a9bb10 │ │ │ │ strbmi r0, [r1, #-514] @ 0xfffffdfe │ │ │ │ andcs pc, r4, lr, asr #17 │ │ │ │ @ instruction: 0xf85cd013 │ │ │ │ ldmib r1, {r3, r8, r9, sl, fp, lr}^ │ │ │ │ mrscc r3, R8_fiq │ │ │ │ ldrdvc pc, [r4], -ip │ │ │ │ - bl 0x1d5c9b8 │ │ │ │ + bl 0x1d5c998 │ │ │ │ mvnle r0, #114688 @ 0x1c000 │ │ │ │ @ instruction: 0xf84e1b1b │ │ │ │ - bl 0x195bb58 │ │ │ │ + bl 0x195bb38 │ │ │ │ strbmi r0, [r1, #-519] @ 0xfffffdf9 │ │ │ │ andcs pc, r4, lr, asr #17 │ │ │ │ ldrtmi sp, [r0], #-491 @ 0xfffffe15 │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x3075c8 │ │ │ │ + blvc 0x3075a8 │ │ │ │ vstmia r0!, {s2-s55} │ │ │ │ stmibne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcrcs 2, 0, fp, cr2, cr13, {6} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ - ldrbtcc pc, [pc], #257 @ 0xcbf8c @ │ │ │ │ + ldrbtcc pc, [pc], #257 @ 0xcbf6c @ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ mvnscc pc, r0, lsl #2 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ - bcc 0x11d854 │ │ │ │ + bcc 0x11d834 │ │ │ │ stmdbeq r6, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ svc 0x0001f914 │ │ │ │ svcgt 0x0001f912 │ │ │ │ svcvc 0x0001f911 │ │ │ │ movweq lr, #52142 @ 0xcbae │ │ │ │ stmdaeq lr, {r2, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x00b445e6 │ │ │ │ @@ -192261,26 +192253,26 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ strmi r4, [r1], -lr, lsr #12 │ │ │ │ stmdbeq r6, {r8, r9, fp, sp, lr, pc} │ │ │ │ svc 0x0002f934 │ │ │ │ svcgt 0x0002f932 │ │ │ │ - blvc 0x18a4ec │ │ │ │ + blvc 0x18a4cc │ │ │ │ movweq lr, #52142 @ 0xcbae │ │ │ │ stmdaeq lr, {r2, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x00b445e6 │ │ │ │ vmlsl.u8 , d8, d15 │ │ │ │ ldrtmi fp, [fp], #-539 @ 0xfffffde5 │ │ │ │ @ instruction: 0xf8214549 │ │ │ │ mvnle r3, r2, lsl #24 │ │ │ │ adcsmi r4, r5, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xe4e454 │ │ │ │ + bne 0xe4e434 │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ @@ -192293,57 +192285,57 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ strmi r4, [r4], lr, lsr #12 │ │ │ │ stmdaeq r6, {r8, r9, fp, sp, lr, pc} │ │ │ │ svccs 0x0004f854 │ │ │ │ svcne 0x0004f85e │ │ │ │ - blvc 0x20a218 │ │ │ │ - bl 0xfe95cad4 │ │ │ │ + blvc 0x20a1f8 │ │ │ │ + bl 0xfe95cab4 │ │ │ │ svclt 0x00b80301 │ │ │ │ strbmi r1, [r4, #2699] @ 0xa8b │ │ │ │ @ instruction: 0xf84c443b │ │ │ │ mvnle r3, r4, lsl #24 │ │ │ │ adcsmi r4, r5, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xe6ace8 │ │ │ │ - blvc 0x18734c │ │ │ │ + bne 0xe6acc8 │ │ │ │ + blvc 0x18732c │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ @ instruction: 0xf10e2d02 │ │ │ │ svclt 0x00180e01 │ │ │ │ @ instruction: 0xf1a23501 │ │ │ │ - b 0x148f128 │ │ │ │ + b 0x148f108 │ │ │ │ @ instruction: 0xf1a10ece │ │ │ │ svclt 0x00140608 │ │ │ │ ldrbtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbne r7, {r1, r9, sl, lr}^ │ │ │ │ - bne 0xff9c414c │ │ │ │ + bne 0xff9c412c │ │ │ │ tsteq r1, sl, ror #22 │ │ │ │ movweq lr, #39699 @ 0x9b13 │ │ │ │ stccc 8, cr15, [r8], {66} @ 0x42 │ │ │ │ tsteq r8, r1, asr #22 │ │ │ │ @ instruction: 0xf84242ba │ │ │ │ andsle r1, r2, r4, lsl #24 │ │ │ │ svccc 0x0008f856 │ │ │ │ svcmi 0x0008f85c │ │ │ │ stmdals r0, {r1, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmdavs r1!, {r0, r1, r5, r7, r9, lr}^ │ │ │ │ andeq pc, r8, #-2147483648 @ 0x80000000 │ │ │ │ ldrdge pc, [r4], -ip │ │ │ │ - bleq 0x386f14 │ │ │ │ - blne 0x7c30e0 │ │ │ │ + bleq 0x386ef4 │ │ │ │ + blne 0x7c30c0 │ │ │ │ tsteq sl, r1, ror #22 │ │ │ │ strtmi lr, [r8], #-2018 @ 0xfffff81e │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -192371,15 +192363,15 @@ │ │ │ │ stc2 10, cr15, [r8], {95} @ 0x5f @ │ │ │ │ stc2 10, cr15, [r2], {95} @ 0x5f @ │ │ │ │ strbmi r4, [fp, #-1121] @ 0xfffffb9f │ │ │ │ mvnle r7, r9, lsl r0 │ │ │ │ adcsmi r4, r5, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xe4e5e4 │ │ │ │ + bne 0xe4e5c4 │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ @@ -192392,15 +192384,15 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ streq pc, [r2], #-418 @ 0xfffffe5e │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ strmi r4, [r3], -lr, lsr #12 │ │ │ │ stmdbeq r6, {r8, r9, fp, sp, lr, pc} │ │ │ │ svcgt 0x0002f837 │ │ │ │ svc 0x0002f834 │ │ │ │ - blne 0x18a704 │ │ │ │ + blne 0x18a6e4 │ │ │ │ andeq lr, lr, #172, 22 @ 0x2b000 │ │ │ │ stmdaeq ip, {r1, r2, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x008c45e6 │ │ │ │ stc2 10, cr15, [r8], {31} @ │ │ │ │ stc2 10, cr15, [r2], {31} @ │ │ │ │ strbmi r4, [fp, #-1121] @ 0xfffffb9f │ │ │ │ stcne 8, cr15, [r2], {35} @ 0x23 │ │ │ │ @@ -192424,57 +192416,57 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ strmi r4, [r4], lr, lsr #12 │ │ │ │ stmdaeq r6, {r8, r9, fp, sp, lr, pc} │ │ │ │ svccs 0x0004f854 │ │ │ │ svcne 0x0004f85e │ │ │ │ - blvc 0x20a428 │ │ │ │ - bl 0xfe95cce4 │ │ │ │ + blvc 0x20a408 │ │ │ │ + bl 0xfe95ccc4 │ │ │ │ svclt 0x00380301 │ │ │ │ strbmi r1, [r4, #2699] @ 0xa8b │ │ │ │ @ instruction: 0xf84c443b │ │ │ │ mvnle r3, r4, lsl #24 │ │ │ │ adcsmi r4, r5, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xe6aef8 │ │ │ │ - blvc 0x18755c │ │ │ │ + bne 0xe6aed8 │ │ │ │ + blvc 0x18753c │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ @ instruction: 0xf10e2d02 │ │ │ │ svclt 0x00180e01 │ │ │ │ @ instruction: 0xf1a23501 │ │ │ │ - b 0x148f338 │ │ │ │ + b 0x148f318 │ │ │ │ @ instruction: 0xf1a10ece │ │ │ │ svclt 0x00140608 │ │ │ │ ldrbtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbne r7, {r1, r9, sl, lr}^ │ │ │ │ - bne 0xff9c435c │ │ │ │ + bne 0xff9c433c │ │ │ │ tsteq r1, sl, ror #22 │ │ │ │ movweq lr, #39699 @ 0x9b13 │ │ │ │ stccc 8, cr15, [r8], {66} @ 0x42 │ │ │ │ tsteq r8, r1, asr #22 │ │ │ │ @ instruction: 0xf84242ba │ │ │ │ andsle r1, r2, r4, lsl #24 │ │ │ │ svccc 0x0008f856 │ │ │ │ svcmi 0x0008f85c │ │ │ │ stmdals r0, {r1, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmdavs r1!, {r0, r1, r5, r7, r9, lr}^ │ │ │ │ andeq pc, r8, #-2147483648 @ 0x80000000 │ │ │ │ ldrdge pc, [r4], -ip │ │ │ │ - bleq 0x387124 │ │ │ │ - blne 0x7c12f0 │ │ │ │ + bleq 0x387104 │ │ │ │ + blne 0x7c12d0 │ │ │ │ tsteq sl, r1, ror #22 │ │ │ │ strtmi lr, [r8], #-2018 @ 0xfffff81e │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -192495,38 +192487,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1498fd8 │ │ │ │ + b 0x1498fb8 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b2fe8 │ │ │ │ + b 0x14b2fc8 │ │ │ │ adcmi r0, fp, #2392064 @ 0x248000 │ │ │ │ - blls 0x100500 │ │ │ │ + blls 0x1004e0 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x188820 │ │ │ │ + bleq 0x188800 │ │ │ │ @ instruction: 0x46351e9e │ │ │ │ @ instruction: 0xf83b4616 │ │ │ │ ldrtmi r1, [sl], -r4, lsr #32 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf7573401 │ │ │ │ - strmi pc, [r1, #2791]! @ 0xae7 │ │ │ │ + strmi pc, [r1, #2807]! @ 0xaf7 │ │ │ │ svceq 0x0002f825 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x188834 │ │ │ │ - beq 0x1347030 │ │ │ │ + bleq 0x188814 │ │ │ │ + beq 0x1347010 │ │ │ │ eorne pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf835463a │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - blx 0xff60a190 │ │ │ │ + blx 0xffa0a170 │ │ │ │ @ instruction: 0xf82a45a1 │ │ │ │ vldmiale r3!, {d16} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -192538,17 +192530,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1db9201 │ │ │ │ - bls 0x14ab20 │ │ │ │ + bls 0x14ab40 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - blx 0x988bfa │ │ │ │ + blx 0xd88bda │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -192559,38 +192551,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x14990d8 │ │ │ │ + b 0x14990b8 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b30e8 │ │ │ │ + b 0x14b30c8 │ │ │ │ adcmi r0, fp, #3440640 @ 0x348000 │ │ │ │ - blls 0x100600 │ │ │ │ + blls 0x1005e0 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x208920 │ │ │ │ + bleq 0x208900 │ │ │ │ shadd16mi r1, r5, lr │ │ │ │ @ instruction: 0xf85b4616 │ │ │ │ @ instruction: 0x463a1034 │ │ │ │ eorseq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf7573401 │ │ │ │ - strmi pc, [r1, #2671]! @ 0xa6f │ │ │ │ + strmi pc, [r1, #2687]! @ 0xa7f │ │ │ │ svceq 0x0004f845 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x208934 │ │ │ │ - beq 0xfe347130 │ │ │ │ + bleq 0x208914 │ │ │ │ + beq 0xfe347110 │ │ │ │ eorsne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf855463a │ │ │ │ strcc r0, [r1], #-52 @ 0xffffffcc │ │ │ │ - blx 0x180a290 │ │ │ │ + blx 0x1c0a270 │ │ │ │ @ instruction: 0xf84a45a1 │ │ │ │ vldmiale r3!, {d16-d17} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -192602,17 +192594,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1db9201 │ │ │ │ - bls 0x14aa20 │ │ │ │ + bls 0x14aa40 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - blx 0xfe988cf8 │ │ │ │ + blx 0xfed88cd8 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r5], -sp, lsl #1 │ │ │ │ ldrmi r4, [r8], r1, asr #20 │ │ │ │ @@ -192622,69 +192614,69 @@ │ │ │ │ andls r0, r2, r0, lsl #4 │ │ │ │ andseq pc, pc, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmib r0, {r1, r8, r9, sl, fp, sp}^ │ │ │ │ - b 0x14991d4 │ │ │ │ + b 0x14991b4 │ │ │ │ stmib r0, {r0, r3, r6, r7, r8, fp}^ │ │ │ │ subsle r3, r1, r2, lsl #6 │ │ │ │ - blls 0x15a1e4 │ │ │ │ + blls 0x15a1c4 │ │ │ │ adcmi r0, fp, #250 @ 0xfa │ │ │ │ - blne 0x586f24 │ │ │ │ + blne 0x586f04 │ │ │ │ @ instruction: 0xf1bbd055 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ strbmi r9, [r4], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - beq 0x308c88 │ │ │ │ + beq 0x308c68 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ ldm r6!, {sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7570104 │ │ │ │ - @ instruction: 0x463bfaf5 │ │ │ │ + ldrtmi pc, [fp], -r5, lsl #22 @ │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ smlatteq r2, sl, r9, lr │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ ldrmi r4, [ip], -r0, lsr #13 │ │ │ │ strbmi r9, [r6], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - bleq 0xff3c7234 │ │ │ │ + bleq 0xff3c7214 │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ strdeq lr, [r4, -r5] │ │ │ │ @ instruction: 0xf7579600 │ │ │ │ - adcsmi pc, ip, #913408 @ 0xdf000 │ │ │ │ + adcsmi pc, ip, #978944 @ 0xef000 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ strbmi r9, [sl, #-3074] @ 0xfffff3fe │ │ │ │ andcs fp, r0, ip, lsr pc │ │ │ │ ldrmi r2, [r4], #-256 @ 0xffffff00 │ │ │ │ - blne 0x57c334 │ │ │ │ + blne 0x57c314 │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ stmiane r3!, {r1, r8} │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, fp, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x14b328c │ │ │ │ + b 0x14b326c │ │ │ │ adcmi r1, fp, #25600 @ 0x6400 │ │ │ │ strbmi sp, [sl], -r4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ andls r2, r3, #16, 6 @ 0x40000000 │ │ │ │ - @ instruction: 0xf898f1db │ │ │ │ + @ instruction: 0xf8a8f1db │ │ │ │ strmi r9, [r5], -r3, lsl #20 │ │ │ │ @ instruction: 0xf1dbe7a1 │ │ │ │ - svclt 0x0000fa13 │ │ │ │ + svclt 0x0000fa23 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -192695,38 +192687,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x14992f8 │ │ │ │ + b 0x14992d8 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3308 │ │ │ │ + b 0x14b32e8 │ │ │ │ adcmi r0, fp, #2392064 @ 0x248000 │ │ │ │ - blls 0x100820 │ │ │ │ + blls 0x100800 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x188b40 │ │ │ │ + bleq 0x188b20 │ │ │ │ @ instruction: 0x46351e9e │ │ │ │ @ instruction: 0xf83b4616 │ │ │ │ ldrtmi r1, [sl], -r4, lsr #32 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #3083]! @ 0xc0b │ │ │ │ + strmi pc, [r1, #3099]! @ 0xc1b │ │ │ │ svceq 0x0002f825 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x188b54 │ │ │ │ - beq 0x1347350 │ │ │ │ + bleq 0x188b34 │ │ │ │ + beq 0x1347330 │ │ │ │ eorne pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf835463a │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - blx 0xfff0a502 │ │ │ │ + stc2 7, cr15, [r8], {107} @ 0x6b │ │ │ │ @ instruction: 0xf82a45a1 │ │ │ │ vldmiale r3!, {d16} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -192738,17 +192730,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1db9201 │ │ │ │ - bls 0x14a800 │ │ │ │ + bls 0x14a820 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - @ instruction: 0xf992f1db │ │ │ │ + @ instruction: 0xf9a2f1db │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -192759,38 +192751,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x14993f8 │ │ │ │ + b 0x14993d8 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3408 │ │ │ │ + b 0x14b33e8 │ │ │ │ adcmi r0, fp, #3440640 @ 0x348000 │ │ │ │ - blls 0x100920 │ │ │ │ + blls 0x100900 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x208c40 │ │ │ │ + bleq 0x208c20 │ │ │ │ shadd16mi r1, r5, lr │ │ │ │ @ instruction: 0xf85b4616 │ │ │ │ @ instruction: 0x463a1034 │ │ │ │ eorseq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #3019]! @ 0xbcb │ │ │ │ + strmi pc, [r1, #3035]! @ 0xbdb │ │ │ │ svceq 0x0004f845 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x208c54 │ │ │ │ - beq 0xfe347450 │ │ │ │ + bleq 0x208c34 │ │ │ │ + beq 0xfe347430 │ │ │ │ eorsne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf855463a │ │ │ │ strcc r0, [r1], #-52 @ 0xffffffcc │ │ │ │ - blx 0xfef0a602 │ │ │ │ + blx 0xff30a5e2 │ │ │ │ @ instruction: 0xf84a45a1 │ │ │ │ vldmiale r3!, {d16-d17} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -192802,17 +192794,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14c700 │ │ │ │ + bls 0x14c720 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - @ instruction: 0xf912f1db │ │ │ │ + @ instruction: 0xf922f1db │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r5], -sp, lsl #1 │ │ │ │ ldrmi r4, [r8], r1, asr #20 │ │ │ │ @@ -192822,69 +192814,69 @@ │ │ │ │ andls r0, r2, r0, lsl #4 │ │ │ │ andseq pc, pc, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmib r0, {r1, r8, r9, sl, fp, sp}^ │ │ │ │ - b 0x14994f4 │ │ │ │ + b 0x14994d4 │ │ │ │ stmib r0, {r0, r3, r6, r7, r8, fp}^ │ │ │ │ subsle r3, r1, r2, lsl #6 │ │ │ │ - blls 0x15a504 │ │ │ │ + blls 0x15a4e4 │ │ │ │ adcmi r0, fp, #250 @ 0xfa │ │ │ │ - blne 0x587244 │ │ │ │ + blne 0x587224 │ │ │ │ @ instruction: 0xf1bbd055 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ strbmi r9, [r4], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - beq 0x308fa8 │ │ │ │ + beq 0x308f88 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ ldm r6!, {sl, ip, pc}^ │ │ │ │ @ instruction: 0xf76b0104 │ │ │ │ - ldrtmi pc, [fp], -sp, ror #22 @ │ │ │ │ + @ instruction: 0x463bfb7d │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ smlatteq r2, sl, r9, lr │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ ldrmi r4, [ip], -r0, lsr #13 │ │ │ │ strbmi r9, [r6], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - bleq 0xff3c7554 │ │ │ │ + bleq 0xff3c7534 │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ strdeq lr, [r4, -r5] │ │ │ │ @ instruction: 0xf76b9600 │ │ │ │ - adcsmi pc, ip, #89088 @ 0x15c00 │ │ │ │ + adcsmi pc, ip, #105472 @ 0x19c00 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ strbmi r9, [sl, #-3074] @ 0xfffff3fe │ │ │ │ andcs fp, r0, ip, lsr pc │ │ │ │ ldrmi r2, [r4], #-256 @ 0xffffff00 │ │ │ │ - blne 0x57c654 │ │ │ │ + blne 0x57c634 │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ stmiane r3!, {r1, r8} │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, fp, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x14b35ac │ │ │ │ + b 0x14b358c │ │ │ │ adcmi r1, fp, #25600 @ 0x6400 │ │ │ │ strbmi sp, [sl], -r4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ andls r2, r3, #16, 6 @ 0x40000000 │ │ │ │ - @ instruction: 0xff08f1da │ │ │ │ + @ instruction: 0xff18f1da │ │ │ │ strmi r9, [r5], -r3, lsl #20 │ │ │ │ @ instruction: 0xf1dbe7a1 │ │ │ │ - svclt 0x0000f883 │ │ │ │ + svclt 0x0000f893 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -192895,38 +192887,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499618 │ │ │ │ + b 0x14995f8 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3628 │ │ │ │ + b 0x14b3608 │ │ │ │ adcmi r0, fp, #2392064 @ 0x248000 │ │ │ │ - blls 0x100b40 │ │ │ │ + blls 0x100b20 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x188e60 │ │ │ │ + bleq 0x188e40 │ │ │ │ @ instruction: 0x46351e9e │ │ │ │ @ instruction: 0xf83b4616 │ │ │ │ ldrtmi r1, [sl], -r4, lsr #32 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #2699]! @ 0xa8b │ │ │ │ + strmi pc, [r1, #2715]! @ 0xa9b │ │ │ │ svceq 0x0002f825 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x188e74 │ │ │ │ - beq 0x1347670 │ │ │ │ + bleq 0x188e54 │ │ │ │ + beq 0x1347650 │ │ │ │ eorne pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf835463a │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - blx 0x1f0a820 │ │ │ │ + blx 0xfe30a800 │ │ │ │ @ instruction: 0xf82a45a1 │ │ │ │ vldmiale r3!, {d16} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -192938,17 +192930,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14c4e0 │ │ │ │ + bls 0x14c500 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - @ instruction: 0xf802f1db │ │ │ │ + @ instruction: 0xf812f1db │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -192959,38 +192951,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499718 │ │ │ │ + b 0x14996f8 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3728 │ │ │ │ + b 0x14b3708 │ │ │ │ adcmi r0, fp, #3440640 @ 0x348000 │ │ │ │ - blls 0x100c40 │ │ │ │ + blls 0x100c20 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x208f60 │ │ │ │ + bleq 0x208f40 │ │ │ │ shadd16mi r1, r5, lr │ │ │ │ @ instruction: 0xf85b4616 │ │ │ │ @ instruction: 0x463a1034 │ │ │ │ eorseq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #2635]! @ 0xa4b │ │ │ │ + strmi pc, [r1, #2651]! @ 0xa5b │ │ │ │ svceq 0x0004f845 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x208f74 │ │ │ │ - beq 0xfe347770 │ │ │ │ + bleq 0x208f54 │ │ │ │ + beq 0xfe347750 │ │ │ │ eorsne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf855463a │ │ │ │ strcc r0, [r1], #-52 @ 0xffffffcc │ │ │ │ - blx 0xf0a920 │ │ │ │ + blx 0x130a900 │ │ │ │ @ instruction: 0xf84a45a1 │ │ │ │ vldmiale r3!, {d16-d17} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -193002,17 +192994,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14c3e0 │ │ │ │ + bls 0x14c400 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - @ instruction: 0xff82f1da │ │ │ │ + @ instruction: 0xff92f1da │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r5], -sp, lsl #1 │ │ │ │ ldrmi r4, [r8], r1, asr #20 │ │ │ │ @@ -193022,69 +193014,69 @@ │ │ │ │ andls r0, r2, r0, lsl #4 │ │ │ │ andseq pc, pc, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmib r0, {r1, r8, r9, sl, fp, sp}^ │ │ │ │ - b 0x1499814 │ │ │ │ + b 0x14997f4 │ │ │ │ stmib r0, {r0, r3, r6, r7, r8, fp}^ │ │ │ │ subsle r3, r1, r2, lsl #6 │ │ │ │ - blls 0x15a824 │ │ │ │ + blls 0x15a804 │ │ │ │ adcmi r0, fp, #250 @ 0xfa │ │ │ │ - blne 0x587564 │ │ │ │ + blne 0x587544 │ │ │ │ @ instruction: 0xf1bbd055 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ strbmi r9, [r4], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - beq 0x3092c8 │ │ │ │ + beq 0x3092a8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ ldm r6!, {sl, ip, pc}^ │ │ │ │ @ instruction: 0xf76b0104 │ │ │ │ - @ instruction: 0x463bfa35 │ │ │ │ + ldrtmi pc, [fp], -r5, asr #20 @ │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ smlatteq r2, sl, r9, lr │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ ldrmi r4, [ip], -r0, lsr #13 │ │ │ │ strbmi r9, [r6], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - bleq 0xff3c7874 │ │ │ │ + bleq 0xff3c7854 │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ strdeq lr, [r4, -r5] │ │ │ │ @ instruction: 0xf76b9600 │ │ │ │ - adcsmi pc, ip, #126976 @ 0x1f000 │ │ │ │ + adcsmi pc, ip, #192512 @ 0x2f000 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ strbmi r9, [sl, #-3074] @ 0xfffff3fe │ │ │ │ andcs fp, r0, ip, lsr pc │ │ │ │ ldrmi r2, [r4], #-256 @ 0xffffff00 │ │ │ │ - blne 0x57c974 │ │ │ │ + blne 0x57c954 │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ stmiane r3!, {r1, r8} │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, fp, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x14b38cc │ │ │ │ + b 0x14b38ac │ │ │ │ adcmi r1, fp, #25600 @ 0x6400 │ │ │ │ strbmi sp, [sl], -r4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ andls r2, r3, #16, 6 @ 0x40000000 │ │ │ │ - ldc2l 1, cr15, [r8, #-872]! @ 0xfffffc98 │ │ │ │ + stc2 1, cr15, [r8, #872] @ 0x368 │ │ │ │ strmi r9, [r5], -r3, lsl #20 │ │ │ │ @ instruction: 0xf1dae7a1 │ │ │ │ - svclt 0x0000fef3 │ │ │ │ + svclt 0x0000ff03 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -193095,38 +193087,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499938 │ │ │ │ + b 0x1499918 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3948 │ │ │ │ + b 0x14b3928 │ │ │ │ adcmi r0, fp, #2392064 @ 0x248000 │ │ │ │ - blls 0x100e60 │ │ │ │ + blls 0x100e40 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x189180 │ │ │ │ + bleq 0x189160 │ │ │ │ @ instruction: 0x46351e9e │ │ │ │ @ instruction: 0xf83b4616 │ │ │ │ ldrtmi r1, [sl], -r4, lsr #32 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #2287]! @ 0x8ef │ │ │ │ + strmi pc, [r1, #2303]! @ 0x8ff │ │ │ │ svceq 0x0002f825 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x189194 │ │ │ │ - beq 0x1347990 │ │ │ │ + bleq 0x189174 │ │ │ │ + beq 0x1347970 │ │ │ │ eorne pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf835463a │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - @ instruction: 0xf8dcf76b │ │ │ │ + @ instruction: 0xf8ecf76b │ │ │ │ @ instruction: 0xf82a45a1 │ │ │ │ vldmiale r3!, {d16} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -193138,17 +193130,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14c1c0 │ │ │ │ + bls 0x14c1e0 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - mrc2 1, 3, pc, cr2, cr10, {6} │ │ │ │ + mcr2 1, 4, pc, cr2, cr10, {6} @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -193159,38 +193151,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499a38 │ │ │ │ + b 0x1499a18 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3a48 │ │ │ │ + b 0x14b3a28 │ │ │ │ adcmi r0, fp, #3440640 @ 0x348000 │ │ │ │ - blls 0x100f60 │ │ │ │ + blls 0x100f40 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x209280 │ │ │ │ + bleq 0x209260 │ │ │ │ shadd16mi r1, r5, lr │ │ │ │ @ instruction: 0xf85b4616 │ │ │ │ @ instruction: 0x463a1034 │ │ │ │ eorseq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #2223]! @ 0x8af │ │ │ │ + strmi pc, [r1, #2239]! @ 0x8bf │ │ │ │ svceq 0x0004f845 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x209294 │ │ │ │ - beq 0xfe347a90 │ │ │ │ + bleq 0x209274 │ │ │ │ + beq 0xfe347a70 │ │ │ │ eorsne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf855463a │ │ │ │ strcc r0, [r1], #-52 @ 0xffffffcc │ │ │ │ - @ instruction: 0xf89cf76b │ │ │ │ + @ instruction: 0xf8acf76b │ │ │ │ @ instruction: 0xf84a45a1 │ │ │ │ vldmiale r3!, {d16-d17} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -193202,17 +193194,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14c0c0 │ │ │ │ + bls 0x14c0e0 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - ldc2l 1, cr15, [r2, #872]! @ 0x368 │ │ │ │ + mcr2 1, 0, pc, cr2, cr10, {6} @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r5], -sp, lsl #1 │ │ │ │ ldrmi r4, [r8], r1, asr #20 │ │ │ │ @@ -193222,69 +193214,69 @@ │ │ │ │ andls r0, r2, r0, lsl #4 │ │ │ │ andseq pc, pc, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmib r0, {r1, r8, r9, sl, fp, sp}^ │ │ │ │ - b 0x1499b34 │ │ │ │ + b 0x1499b14 │ │ │ │ stmib r0, {r0, r3, r6, r7, r8, fp}^ │ │ │ │ subsle r3, r1, r2, lsl #6 │ │ │ │ - blls 0x15ab44 │ │ │ │ + blls 0x15ab24 │ │ │ │ adcmi r0, fp, #250 @ 0xfa │ │ │ │ - blne 0x587884 │ │ │ │ + blne 0x587864 │ │ │ │ @ instruction: 0xf1bbd055 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ strbmi r9, [r4], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - beq 0x3095e8 │ │ │ │ + beq 0x3095c8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ ldm r6!, {sl, ip, pc}^ │ │ │ │ @ instruction: 0xf76b0104 │ │ │ │ - ldrtmi pc, [fp], -r3, ror #16 @ │ │ │ │ + @ instruction: 0x463bf873 │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ smlatteq r2, sl, r9, lr │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ ldrmi r4, [ip], -r0, lsr #13 │ │ │ │ strbmi r9, [r6], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - bleq 0xff3c7b94 │ │ │ │ + bleq 0xff3c7b74 │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ strdeq lr, [r4, -r5] │ │ │ │ @ instruction: 0xf76b9600 │ │ │ │ - adcsmi pc, ip, #5046272 @ 0x4d0000 │ │ │ │ + adcsmi pc, ip, #6094848 @ 0x5d0000 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ strbmi r9, [sl, #-3074] @ 0xfffff3fe │ │ │ │ andcs fp, r0, ip, lsr pc │ │ │ │ ldrmi r2, [r4], #-256 @ 0xffffff00 │ │ │ │ - blne 0x57cc94 │ │ │ │ + blne 0x57cc74 │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ stmiane r3!, {r1, r8} │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, fp, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x14b3bec │ │ │ │ + b 0x14b3bcc │ │ │ │ adcmi r1, fp, #25600 @ 0x6400 │ │ │ │ strbmi sp, [sl], -r4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ andls r2, r3, #16, 6 @ 0x40000000 │ │ │ │ - blx 0xffb0976a │ │ │ │ + blx 0xfff0974a │ │ │ │ strmi r9, [r5], -r3, lsl #20 │ │ │ │ @ instruction: 0xf1dae7a1 │ │ │ │ - svclt 0x0000fd63 │ │ │ │ + svclt 0x0000fd73 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -193295,38 +193287,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499c58 │ │ │ │ + b 0x1499c38 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3c68 │ │ │ │ + b 0x14b3c48 │ │ │ │ adcmi r0, fp, #2392064 @ 0x248000 │ │ │ │ - blls 0x101180 │ │ │ │ + blls 0x101160 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x1894a0 │ │ │ │ + bleq 0x189480 │ │ │ │ @ instruction: 0x46351e9e │ │ │ │ @ instruction: 0xf83b4616 │ │ │ │ ldrtmi r1, [sl], -r4, lsr #32 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf76a3401 │ │ │ │ - strmi pc, [r1, #3951]! @ 0xf6f │ │ │ │ + strmi pc, [r1, #3967]! @ 0xf7f │ │ │ │ svceq 0x0002f825 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x1894b4 │ │ │ │ - beq 0x1347cb0 │ │ │ │ + bleq 0x189494 │ │ │ │ + beq 0x1347c90 │ │ │ │ eorne pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf835463a │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - @ instruction: 0xff5cf76a │ │ │ │ + @ instruction: 0xff6cf76a │ │ │ │ @ instruction: 0xf82a45a1 │ │ │ │ vldmiale r3!, {d16} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -193338,17 +193330,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14bea0 │ │ │ │ + bls 0x14bec0 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - stc2l 1, cr15, [r2], #872 @ 0x368 │ │ │ │ + ldc2l 1, cr15, [r2], #872 @ 0x368 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -193359,38 +193351,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499d58 │ │ │ │ + b 0x1499d38 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3d68 │ │ │ │ + b 0x14b3d48 │ │ │ │ adcmi r0, fp, #3440640 @ 0x348000 │ │ │ │ - blls 0x101280 │ │ │ │ + blls 0x101260 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x2095a0 │ │ │ │ + bleq 0x209580 │ │ │ │ shadd16mi r1, r5, lr │ │ │ │ @ instruction: 0xf85b4616 │ │ │ │ @ instruction: 0x463a1034 │ │ │ │ eorseq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf76a3401 │ │ │ │ - strmi pc, [r1, #3887]! @ 0xf2f │ │ │ │ + strmi pc, [r1, #3903]! @ 0xf3f │ │ │ │ svceq 0x0004f845 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x2095b4 │ │ │ │ - beq 0xfe347db0 │ │ │ │ + bleq 0x209594 │ │ │ │ + beq 0xfe347d90 │ │ │ │ eorsne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf855463a │ │ │ │ strcc r0, [r1], #-52 @ 0xffffffcc │ │ │ │ - @ instruction: 0xff1cf76a │ │ │ │ + @ instruction: 0xff2cf76a │ │ │ │ @ instruction: 0xf84a45a1 │ │ │ │ vldmiale r3!, {d16-d17} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -193402,17 +193394,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14bda0 │ │ │ │ + bls 0x14bdc0 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - stc2l 1, cr15, [r2], #-872 @ 0xfffffc98 │ │ │ │ + ldc2l 1, cr15, [r2], #-872 @ 0xfffffc98 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r5], -sp, lsl #1 │ │ │ │ ldrmi r4, [r8], r1, asr #20 │ │ │ │ @@ -193422,82 +193414,82 @@ │ │ │ │ andls r0, r2, r0, lsl #4 │ │ │ │ andseq pc, pc, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmib r0, {r1, r8, r9, sl, fp, sp}^ │ │ │ │ - b 0x1499e54 │ │ │ │ + b 0x1499e34 │ │ │ │ stmib r0, {r0, r3, r6, r7, r8, fp}^ │ │ │ │ subsle r3, r1, r2, lsl #6 │ │ │ │ - blls 0x15ae64 │ │ │ │ + blls 0x15ae44 │ │ │ │ adcmi r0, fp, #250 @ 0xfa │ │ │ │ - blne 0x587ba4 │ │ │ │ + blne 0x587b84 │ │ │ │ @ instruction: 0xf1bbd055 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ strbmi r9, [r4], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - beq 0x309908 │ │ │ │ + beq 0x3098e8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ ldm r6!, {sl, ip, pc}^ │ │ │ │ @ instruction: 0xf76a0104 │ │ │ │ - ldrtmi pc, [fp], -fp, lsr #30 @ │ │ │ │ + shasxmi pc, fp, fp @ │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ smlatteq r2, sl, r9, lr │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ ldrmi r4, [ip], -r0, lsr #13 │ │ │ │ strbmi r9, [r6], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - bleq 0xff3c7eb4 │ │ │ │ + bleq 0xff3c7e94 │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ strdeq lr, [r4, -r5] │ │ │ │ @ instruction: 0xf76a9600 │ │ │ │ - adcsmi pc, ip, #21, 30 @ 0x54 │ │ │ │ + adcsmi pc, ip, #37, 30 @ 0x94 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ strbmi r9, [sl, #-3074] @ 0xfffff3fe │ │ │ │ andcs fp, r0, ip, lsr pc │ │ │ │ ldrmi r2, [r4], #-256 @ 0xffffff00 │ │ │ │ - blne 0x57cfb4 │ │ │ │ + blne 0x57cf94 │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ stmiane r3!, {r1, r8} │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, fp, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x14b3f0c │ │ │ │ + b 0x14b3eec │ │ │ │ adcmi r1, fp, #25600 @ 0x6400 │ │ │ │ strbmi sp, [sl], -r4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ andls r2, r3, #16, 6 @ 0x40000000 │ │ │ │ - blx 0x1709a88 │ │ │ │ + blx 0x1b09a68 │ │ │ │ strmi r9, [r5], -r3, lsl #20 │ │ │ │ @ instruction: 0xf1dae7a1 │ │ │ │ - svclt 0x0000fbd3 │ │ │ │ + svclt 0x0000fbe3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #48, 22 @ 0xc000 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x149039c │ │ │ │ + b 0x149037c │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmdaeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193506,54 +193498,54 @@ │ │ │ │ movwcs r1, #3681 @ 0xe61 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr8, {0} │ │ │ │ andsgt pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r8, lsl r8 @ │ │ │ │ addsmi r3, pc, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf8014484 │ │ │ │ ldclle 15, cr12, [r5], #4 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xcd3c0 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xcd3a0 │ │ │ │ strtmi r2, [r4], #768 @ 0x300 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ andsne pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r2, lsl r8 @ │ │ │ │ addsmi r3, pc, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf80c4401 │ │ │ │ ldclle 15, cr1, [r5], #4 │ │ │ │ adcsmi r1, r5, #2670592 @ 0x28c000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe557cc │ │ │ │ + bne 0xffe557ac │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ - blmi 0x4437c0 │ │ │ │ - blls 0x2a7444 │ │ │ │ + blmi 0x4437a0 │ │ │ │ + blls 0x2a7424 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463281f0 │ │ │ │ tstcs r0, #96, 12 @ 0x6000000 │ │ │ │ @ instruction: 0xf1da4621 │ │ │ │ - strmi pc, [r2], -r7, ror #19 │ │ │ │ + @ instruction: 0x4602f9f7 │ │ │ │ @ instruction: 0xf1dae7be │ │ │ │ - svclt 0x0000fb63 │ │ │ │ + svclt 0x0000fb73 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #48128 @ 0xbc00 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x149047c │ │ │ │ + b 0x149045c │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr} │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193568,15 +193560,15 @@ │ │ │ │ ldclle 15, cr12, [r5], #8 │ │ │ │ mcrreq 11, 0, lr, r7, cr4 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8321023 │ │ │ │ movwcc r0, #4131 @ 0x1023 │ │ │ │ strmi r4, [r1], #-671 @ 0xfffffd61 │ │ │ │ - blne 0x18b54c │ │ │ │ + blne 0x18b52c │ │ │ │ stmibne r3!, {r0, r2, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -193585,30 +193577,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - @ instruction: 0xf978f1da │ │ │ │ + @ instruction: 0xf988f1da │ │ │ │ ldr r4, [pc, r2, lsl #12]! │ │ │ │ - blx 0xffe09c50 │ │ │ │ + blx 0x209c32 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #48128 @ 0xbc00 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490558 │ │ │ │ + b 0x1490538 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193623,15 +193615,15 @@ │ │ │ │ ldclle 15, cr0, [r5], #16 │ │ │ │ vstmiaeq r7, {d14-d15} │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8521033 │ │ │ │ movwcc r0, #4147 @ 0x1033 │ │ │ │ strmi r4, [r1], #-671 @ 0xfffffd61 │ │ │ │ - blne 0x20b6a8 │ │ │ │ + blne 0x20b688 │ │ │ │ stmibne r3!, {r0, r2, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -193640,17 +193632,17 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - @ instruction: 0xf90af1da │ │ │ │ + @ instruction: 0xf91af1da │ │ │ │ ldr r4, [pc, r2, lsl #12]! │ │ │ │ - blx 0xfe289d2c │ │ │ │ + blx 0xfe689d0c │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r8, lsl #1 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ @@ -193662,34 +193654,34 @@ │ │ │ │ strmi r0, [r8], r0, lsl #6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ rsceq r4, sp, r1, lsl r6 │ │ │ │ stmib ip, {r1, r9, sl, fp, sp}^ │ │ │ │ stmib ip, {r8, r9, ip, sp}^ │ │ │ │ suble r3, fp, r2, lsl #6 │ │ │ │ addsmi r3, r0, #1048576 @ 0x100000 │ │ │ │ - beq 0xff287f50 │ │ │ │ + beq 0xff287f30 │ │ │ │ ldrne lr, [sl, -pc, asr #20] │ │ │ │ teqlt r7, #78 @ 0x4e │ │ │ │ - b 0x149ef2c │ │ │ │ + b 0x149ef0c │ │ │ │ @ instruction: 0xf1a41e07 │ │ │ │ - bl 0x18f648 │ │ │ │ + bl 0x18f628 │ │ │ │ ldmib r3, {r1, r2, r3, r8, fp}^ │ │ │ │ ldmib r3, {sl, fp, sp}^ │ │ │ │ tstcc r0, #2 │ │ │ │ @ instruction: 0xf8481992 │ │ │ │ - bl 0x13d925c │ │ │ │ + bl 0x13d923c │ │ │ │ ldrmi r0, [r9, #512] @ 0x200 │ │ │ │ andcs pc, r4, r8, asr #17 │ │ │ │ - bl 0x201e0c │ │ │ │ + bl 0x201dec │ │ │ │ strmi r0, [lr], #1991 @ 0x7c7 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ ldmib r1, {r3, r8, r9, sl, ip, sp}^ │ │ │ │ tstcc r0, r2 │ │ │ │ @ instruction: 0xf847199b │ │ │ │ - bl 0x115c680 │ │ │ │ + bl 0x115c660 │ │ │ │ strmi r0, [lr, #512] @ 0x200 │ │ │ │ stccs 8, cr15, [r4], {71} @ 0x47 │ │ │ │ strmi sp, [sl, #496]! @ 0x1f0 │ │ │ │ svclt 0x003e4454 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [r4], -sl, lsr #23 │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ @@ -193699,37 +193691,37 @@ │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r9, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - b 0x149e0e8 │ │ │ │ + b 0x149e0c8 │ │ │ │ svclt 0x00081715 │ │ │ │ andle r4, r3, sl, lsr #13 │ │ │ │ svccs 0x000046aa │ │ │ │ @ instruction: 0xe7e5d1b2 │ │ │ │ tstcs r0, #96, 12 @ 0x6000000 │ │ │ │ @ instruction: 0xf1da4652 │ │ │ │ - strmi pc, [r1], -r7, lsl #17 │ │ │ │ + @ instruction: 0x4601f897 │ │ │ │ @ instruction: 0xf1dae7a9 │ │ │ │ - svclt 0x0000fa03 │ │ │ │ + svclt 0x0000fa13 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #51200 @ 0xc800 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x149073c │ │ │ │ + b 0x149071c │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmdaeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193739,55 +193731,55 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr8, {0} │ │ │ │ andsgt pc, r3, lr, lsl r9 @ │ │ │ │ andseq pc, r3, r8, lsl r9 @ │ │ │ │ strmi r3, [r4, #769] @ 0x301 │ │ │ │ selmi fp, r4, r8 │ │ │ │ @ instruction: 0xf801429f │ │ │ │ ldclle 15, cr12, [r3], #4 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xcd764 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xcd744 │ │ │ │ strtmi r2, [r4], #768 @ 0x300 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ andsne pc, r3, lr, lsl r9 @ │ │ │ │ andseq pc, r3, r2, lsl r9 @ │ │ │ │ addmi r3, r1, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x4601bfb8 │ │ │ │ @ instruction: 0xf80c429f │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ adcsmi r1, r5, #2670592 @ 0x28c000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe55b74 │ │ │ │ + bne 0xffe55b54 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ - blmi 0x443b68 │ │ │ │ - blls 0x2a77ec │ │ │ │ + blmi 0x443b48 │ │ │ │ + blls 0x2a77cc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463281f0 │ │ │ │ tstcs r0, #96, 12 @ 0x6000000 │ │ │ │ @ instruction: 0xf1da4621 │ │ │ │ - @ instruction: 0x4602f813 │ │ │ │ + strmi pc, [r2], -r3, lsr #16 │ │ │ │ @ instruction: 0xf1dae7ba │ │ │ │ - svclt 0x0000f98f │ │ │ │ + svclt 0x0000f99f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490824 │ │ │ │ + b 0x1490804 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr} │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193804,15 +193796,15 @@ │ │ │ │ mcrreq 11, 0, lr, r7, cr4 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf93e0e02 │ │ │ │ @ instruction: 0xf9321023 │ │ │ │ movwcc r0, #4131 @ 0x1023 │ │ │ │ svclt 0x00b84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x18b8fc │ │ │ │ + blne 0x18b8dc │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -193821,30 +193813,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - @ instruction: 0xffa0f1d9 │ │ │ │ + @ instruction: 0xffb0f1d9 │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - @ instruction: 0xf91cf1da │ │ │ │ + @ instruction: 0xf92cf1da │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490908 │ │ │ │ + b 0x14908e8 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193861,15 +193853,15 @@ │ │ │ │ vstmiaeq r7, {d14-d15} │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8521033 │ │ │ │ movwcc r0, #4147 @ 0x1033 │ │ │ │ svclt 0x00b84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x20ba60 │ │ │ │ + blne 0x20ba40 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -193878,30 +193870,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - @ instruction: 0xff2ef1d9 │ │ │ │ + @ instruction: 0xff3ef1d9 │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - @ instruction: 0xf8aaf1da │ │ │ │ + @ instruction: 0xf8baf1da │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #51200 @ 0xc800 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x14909ec │ │ │ │ + b 0x14909cc │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmdaeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193911,55 +193903,55 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr8, {0} │ │ │ │ andsgt pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r8, lsl r8 @ │ │ │ │ strmi r3, [r4, #769] @ 0x301 │ │ │ │ selmi fp, r4, r8 │ │ │ │ @ instruction: 0xf801429f │ │ │ │ ldclle 15, cr12, [r3], #4 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xcda14 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xcd9f4 │ │ │ │ strtmi r2, [r4], #768 @ 0x300 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ andsne pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r2, lsl r8 @ │ │ │ │ addmi r3, r1, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x4601bfb8 │ │ │ │ @ instruction: 0xf80c429f │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ adcsmi r1, r5, #2670592 @ 0x28c000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe55e24 │ │ │ │ + bne 0xffe55e04 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ - blmi 0x443e18 │ │ │ │ - blls 0x2a7a9c │ │ │ │ + blmi 0x443df8 │ │ │ │ + blls 0x2a7a7c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463281f0 │ │ │ │ tstcs r0, #96, 12 @ 0x6000000 │ │ │ │ @ instruction: 0xf1d94621 │ │ │ │ - @ instruction: 0x4602febb │ │ │ │ + strmi pc, [r2], -fp, asr #29 │ │ │ │ @ instruction: 0xf1dae7ba │ │ │ │ - svclt 0x0000f837 │ │ │ │ + svclt 0x0000f847 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490ad4 │ │ │ │ + b 0x1490ab4 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr} │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193976,15 +193968,15 @@ │ │ │ │ mcrreq 11, 0, lr, r7, cr4 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8321023 │ │ │ │ movwcc r0, #4131 @ 0x1023 │ │ │ │ svclt 0x00b84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x18bbac │ │ │ │ + blne 0x18bb8c │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -193993,30 +193985,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - mcr2 1, 2, pc, cr8, cr9, {6} @ │ │ │ │ + mrc2 1, 2, pc, cr8, cr9, {6} │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - @ instruction: 0xffc4f1d9 │ │ │ │ + @ instruction: 0xffd4f1d9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490bb8 │ │ │ │ + b 0x1490b98 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194033,15 +194025,15 @@ │ │ │ │ vstmiaeq r7, {d14-d15} │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8521033 │ │ │ │ movwcc r0, #4147 @ 0x1033 │ │ │ │ svclt 0x00384281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x20bd10 │ │ │ │ + blne 0x20bcf0 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -194050,30 +194042,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - ldc2l 1, cr15, [r6, #868] @ 0x364 │ │ │ │ + stc2l 1, cr15, [r6, #868]! @ 0x364 │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - @ instruction: 0xff52f1d9 │ │ │ │ + @ instruction: 0xff62f1d9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #51200 @ 0xc800 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490c9c │ │ │ │ + b 0x1490c7c │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmdaeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194083,55 +194075,55 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr8, {0} │ │ │ │ andsgt pc, r3, lr, lsl r9 @ │ │ │ │ andseq pc, r3, r8, lsl r9 @ │ │ │ │ strmi r3, [r4, #769] @ 0x301 │ │ │ │ strmi fp, [r4], r8, lsr #31 │ │ │ │ @ instruction: 0xf801429f │ │ │ │ ldclle 15, cr12, [r3], #4 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xcdcc4 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xcdca4 │ │ │ │ strtmi r2, [r4], #768 @ 0x300 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ andsne pc, r3, lr, lsl r9 @ │ │ │ │ andseq pc, r3, r2, lsl r9 @ │ │ │ │ addmi r3, r1, #67108864 @ 0x4000000 │ │ │ │ strmi fp, [r1], -r8, lsr #31 │ │ │ │ @ instruction: 0xf80c429f │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ adcsmi r1, r5, #2670592 @ 0x28c000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe560d4 │ │ │ │ + bne 0xffe560b4 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ - blmi 0x4440c8 │ │ │ │ - blls 0x2a7d4c │ │ │ │ + blmi 0x4440a8 │ │ │ │ + blls 0x2a7d2c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463281f0 │ │ │ │ tstcs r0, #96, 12 @ 0x6000000 │ │ │ │ @ instruction: 0xf1d94621 │ │ │ │ - strmi pc, [r2], -r3, ror #26 │ │ │ │ + @ instruction: 0x4602fd73 │ │ │ │ @ instruction: 0xf1d9e7ba │ │ │ │ - svclt 0x0000fedf │ │ │ │ + svclt 0x0000feef │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490d84 │ │ │ │ + b 0x1490d64 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr} │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194148,15 +194140,15 @@ │ │ │ │ mcrreq 11, 0, lr, r7, cr4 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf93e0e02 │ │ │ │ @ instruction: 0xf9321023 │ │ │ │ movwcc r0, #4131 @ 0x1023 │ │ │ │ svclt 0x00a84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x18be5c │ │ │ │ + blne 0x18be3c │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -194165,30 +194157,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - ldc2l 1, cr15, [r0], #868 @ 0x364 │ │ │ │ + stc2 1, cr15, [r0, #-868] @ 0xfffffc9c │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - mcr2 1, 3, pc, cr12, cr9, {6} @ │ │ │ │ + mrc2 1, 3, pc, cr12, cr9, {6} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490e68 │ │ │ │ + b 0x1490e48 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194205,15 +194197,15 @@ │ │ │ │ vstmiaeq r7, {d14-d15} │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8521033 │ │ │ │ movwcc r0, #4147 @ 0x1033 │ │ │ │ svclt 0x00a84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x20bfc0 │ │ │ │ + blne 0x20bfa0 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -194222,30 +194214,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - ldc2l 1, cr15, [lr], #-868 @ 0xfffffc9c │ │ │ │ + stc2 1, cr15, [lr], {217} @ 0xd9 │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - ldc2l 1, cr15, [sl, #868]! @ 0x364 │ │ │ │ + mcr2 1, 0, pc, cr10, cr9, {6} @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #51200 @ 0xc800 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490f4c │ │ │ │ + b 0x1490f2c │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmdaeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194255,55 +194247,55 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr8, {0} │ │ │ │ andsgt pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r8, lsl r8 @ │ │ │ │ strmi r3, [r4, #769] @ 0x301 │ │ │ │ strmi fp, [r4], r8, lsr #31 │ │ │ │ @ instruction: 0xf801429f │ │ │ │ ldclle 15, cr12, [r3], #4 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xcdf74 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xcdf54 │ │ │ │ strtmi r2, [r4], #768 @ 0x300 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ andsne pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r2, lsl r8 @ │ │ │ │ addmi r3, r1, #67108864 @ 0x4000000 │ │ │ │ strmi fp, [r1], -r8, lsr #31 │ │ │ │ @ instruction: 0xf80c429f │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ adcsmi r1, r5, #2670592 @ 0x28c000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe56384 │ │ │ │ + bne 0xffe56364 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ - blmi 0x444378 │ │ │ │ - blls 0x2a7ffc │ │ │ │ + blmi 0x444358 │ │ │ │ + blls 0x2a7fdc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463281f0 │ │ │ │ tstcs r0, #96, 12 @ 0x6000000 │ │ │ │ @ instruction: 0xf1d94621 │ │ │ │ - strmi pc, [r2], -fp, lsl #24 │ │ │ │ + @ instruction: 0x4602fc1b │ │ │ │ @ instruction: 0xf1d9e7ba │ │ │ │ - svclt 0x0000fd87 │ │ │ │ + svclt 0x0000fd97 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1491034 │ │ │ │ + b 0x1491014 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr} │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194320,15 +194312,15 @@ │ │ │ │ mcrreq 11, 0, lr, r7, cr4 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8321023 │ │ │ │ movwcc r0, #4131 @ 0x1023 │ │ │ │ svclt 0x00a84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x18c10c │ │ │ │ + blne 0x18c0ec │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -194337,30 +194329,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - blx 0xfe70a806 │ │ │ │ + blx 0xfeb0a7e6 │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - ldc2 1, cr15, [r4, #-868] @ 0xfffffc9c │ │ │ │ + stc2 1, cr15, [r4, #-868]! @ 0xfffffc9c │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1491118 │ │ │ │ + b 0x14910f8 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194377,15 +194369,15 @@ │ │ │ │ vstmiaeq r7, {d14-d15} │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8521033 │ │ │ │ movwcc r0, #4147 @ 0x1033 │ │ │ │ svclt 0x00284281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x20c270 │ │ │ │ + blne 0x20c250 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -194394,33 +194386,33 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - blx 0xa8a8ea │ │ │ │ + blx 0xe8a8ca │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - stc2 1, cr15, [r2], #868 @ 0x364 │ │ │ │ + ldc2 1, cr15, [r2], #868 @ 0x364 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149f9f8 │ │ │ │ + b 0x149f9d8 │ │ │ │ @ instruction: 0xf1a029a3 │ │ │ │ - bl 0x10fdec │ │ │ │ + bl 0x10fdcc │ │ │ │ ldm r5!, {r1, r2, r8, r9, fp}^ │ │ │ │ ldrbmi r0, [r3], -r2, lsl #2 │ │ │ │ @ instruction: 0xf004464a │ │ │ │ ldrbmi pc, [sp, #-2141] @ 0xfffff7a3 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ stmibne r0!, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdble r7, {r4, r5, r7, r8, sl, lr} │ │ │ │ @@ -194441,17 +194433,17 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fa74 │ │ │ │ + b 0x149fa54 │ │ │ │ @ instruction: 0xf1a029a3 │ │ │ │ - bl 0x10fe68 │ │ │ │ + bl 0x10fe48 │ │ │ │ ldm r5!, {r1, r2, r8, r9, fp}^ │ │ │ │ ldrbmi r0, [r3], -r2, lsl #2 │ │ │ │ @ instruction: 0xf004464a │ │ │ │ ldrbmi pc, [sp, #-2373] @ 0xfffff6bb @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ stmibne r0!, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdble r7, {r4, r5, r7, r8, sl, lr} │ │ │ │ @@ -194472,25 +194464,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149faf0 │ │ │ │ + b 0x149fad0 │ │ │ │ svcne 0x000729a3 │ │ │ │ - bleq 0x288ec8 │ │ │ │ - bleq 0x20c41c │ │ │ │ + bleq 0x288ea8 │ │ │ │ + bleq 0x20c3fc │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf99cf004 │ │ │ │ @ instruction: 0xf847455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe576e4 │ │ │ │ + bne 0xe576c4 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194503,25 +194495,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fb6c │ │ │ │ + b 0x149fb4c │ │ │ │ svcne 0x000729a3 │ │ │ │ - bleq 0x288f44 │ │ │ │ - bleq 0x20c498 │ │ │ │ + bleq 0x288f24 │ │ │ │ + bleq 0x20c478 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ - blx 0xa0a35c │ │ │ │ + blx 0xa0a33c │ │ │ │ @ instruction: 0xf847455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57760 │ │ │ │ + bne 0xe57740 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194534,25 +194526,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fbe8 │ │ │ │ + b 0x149fbc8 │ │ │ │ @ instruction: 0x1e8729a3 │ │ │ │ - bleq 0x288fc0 │ │ │ │ - bleq 0x18c494 │ │ │ │ + bleq 0x288fa0 │ │ │ │ + bleq 0x18c474 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ - blx 0x130a3d8 │ │ │ │ + blx 0x130a3b8 │ │ │ │ @ instruction: 0xf827455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe577dc │ │ │ │ + bne 0xe577bc │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194565,25 +194557,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fc64 │ │ │ │ + b 0x149fc44 │ │ │ │ @ instruction: 0x1e8729a3 │ │ │ │ - bleq 0x28903c │ │ │ │ - bleq 0x18c510 │ │ │ │ + bleq 0x28901c │ │ │ │ + bleq 0x18c4f0 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ - blx 0x10a456 │ │ │ │ + blx 0x10a436 │ │ │ │ @ instruction: 0xf827455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57858 │ │ │ │ + bne 0xe57838 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194596,17 +194588,17 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fce0 │ │ │ │ + b 0x149fcc0 │ │ │ │ @ instruction: 0xf1a029a3 │ │ │ │ - bl 0x1100d4 │ │ │ │ + bl 0x1100b4 │ │ │ │ ldm r5!, {r1, r2, r8, r9, fp}^ │ │ │ │ ldrbmi r0, [r3], -r2, lsl #2 │ │ │ │ @ instruction: 0xf004464a │ │ │ │ ldrbmi pc, [sp, #-2999] @ 0xfffff449 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ stmibne r0!, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdble r7, {r4, r5, r7, r8, sl, lr} │ │ │ │ @@ -194627,17 +194619,17 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fd5c │ │ │ │ + b 0x149fd3c │ │ │ │ @ instruction: 0xf1a029a3 │ │ │ │ - bl 0x110150 │ │ │ │ + bl 0x110130 │ │ │ │ ldm r5!, {r1, r2, r8, r9, fp}^ │ │ │ │ ldrbmi r0, [r3], -r2, lsl #2 │ │ │ │ @ instruction: 0xf004464a │ │ │ │ ldrbmi pc, [sp, #-2981] @ 0xfffff45b @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ stmibne r0!, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdble r7, {r4, r5, r7, r8, sl, lr} │ │ │ │ @@ -194658,25 +194650,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fdd8 │ │ │ │ + b 0x149fdb8 │ │ │ │ svcne 0x000729a3 │ │ │ │ - bleq 0x2891b0 │ │ │ │ - bleq 0x20c704 │ │ │ │ + bleq 0x289190 │ │ │ │ + bleq 0x20c6e4 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf844f004 │ │ │ │ @ instruction: 0xf847455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe579cc │ │ │ │ + bne 0xe579ac │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194689,25 +194681,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fe54 │ │ │ │ + b 0x149fe34 │ │ │ │ svcne 0x000729a3 │ │ │ │ - bleq 0x28922c │ │ │ │ - bleq 0x20c780 │ │ │ │ + bleq 0x28920c │ │ │ │ + bleq 0x20c760 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf8ccf004 │ │ │ │ @ instruction: 0xf847455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57a48 │ │ │ │ + bne 0xe57a28 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194720,25 +194712,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fed0 │ │ │ │ + b 0x149feb0 │ │ │ │ @ instruction: 0x1e8729a3 │ │ │ │ - bleq 0x2892a8 │ │ │ │ - bleq 0x18c77c │ │ │ │ + bleq 0x289288 │ │ │ │ + bleq 0x18c75c │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf900f004 │ │ │ │ @ instruction: 0xf827455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57ac4 │ │ │ │ + bne 0xe57aa4 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194751,25 +194743,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149ff4c │ │ │ │ + b 0x149ff2c │ │ │ │ @ instruction: 0x1e8729a3 │ │ │ │ - bleq 0x289324 │ │ │ │ - bleq 0x18c7f8 │ │ │ │ + bleq 0x289304 │ │ │ │ + bleq 0x18c7d8 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf9b8f004 │ │ │ │ @ instruction: 0xf827455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57b40 │ │ │ │ + bne 0xe57b20 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194783,15 +194775,15 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x1103b8 │ │ │ │ + bl 0x110398 │ │ │ │ @ instruction: 0xf8920a06 │ │ │ │ addsne fp, fp, #2 │ │ │ │ ldm r5!, {r0, r1, r4, r7, ip, sp, lr}^ │ │ │ │ strbmi r0, [fp], -r2, lsl #2 │ │ │ │ @ instruction: 0xf0032200 │ │ │ │ ldrbmi pc, [r5, #-3447] @ 0xfffff289 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ @@ -194816,15 +194808,15 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x11043c │ │ │ │ + bl 0x11041c │ │ │ │ @ instruction: 0xf8920a06 │ │ │ │ addsne fp, fp, #2 │ │ │ │ ldm r5!, {r0, r1, r4, r7, ip, sp, lr}^ │ │ │ │ strbmi r0, [fp], -r2, lsl #2 │ │ │ │ @ instruction: 0xf0032200 │ │ │ │ ldrbmi pc, [r5, #-3675] @ 0xfffff1a5 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ @@ -194849,26 +194841,26 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ svcne 0x0007460d │ │ │ │ - beq 0x2894a4 │ │ │ │ + beq 0x289484 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x20ca00 │ │ │ │ + bleq 0x20c9e0 │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ cdp2 0, 13, cr15, cr12, cr3, {0} │ │ │ │ @ instruction: 0xf8474555 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ andlt pc, r2, r9, lsl #17 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57ccc │ │ │ │ + bne 0xe57cac │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194882,26 +194874,26 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ svcne 0x0007460d │ │ │ │ - beq 0x289528 │ │ │ │ + beq 0x289508 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x20ca84 │ │ │ │ + bleq 0x20ca64 │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ @ instruction: 0xff60f003 │ │ │ │ @ instruction: 0xf8474555 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ andlt pc, r2, r9, lsl #17 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57d50 │ │ │ │ + bne 0xe57d30 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194915,26 +194907,26 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ cdpne 6, 8, cr4, cr7, cr13, {0} │ │ │ │ - beq 0x2895ac │ │ │ │ + beq 0x28958c │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x18ca88 │ │ │ │ + bleq 0x18ca68 │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ @ instruction: 0xffa0f003 │ │ │ │ @ instruction: 0xf8274555 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ andlt pc, r2, r9, lsl #17 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57dd4 │ │ │ │ + bne 0xe57db4 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194948,26 +194940,26 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ cdpne 6, 8, cr4, cr7, cr13, {0} │ │ │ │ - beq 0x289630 │ │ │ │ + beq 0x289610 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x18cb0c │ │ │ │ + bleq 0x18caec │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ @ instruction: 0xf854f004 │ │ │ │ @ instruction: 0xf8274555 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ andlt pc, r2, r9, lsl #17 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57e58 │ │ │ │ + bne 0xe57e38 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194981,18 +194973,18 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ cdpne 6, 8, cr4, cr7, cr13, {0} │ │ │ │ - beq 0x2896b4 │ │ │ │ + beq 0x289694 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x18cb90 │ │ │ │ + bleq 0x18cb70 │ │ │ │ @ instruction: 0xf0044649 │ │ │ │ @ instruction: 0xf827fc95 │ │ │ │ ldrbmi r0, [r5, #-3842] @ 0xfffff0fe │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88945b0 │ │ │ │ stmdble r7, {r1, ip, sp, pc} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -195013,18 +195005,18 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ svcne 0x0007460d │ │ │ │ - beq 0x289734 │ │ │ │ + beq 0x289714 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x20cc90 │ │ │ │ + bleq 0x20cc70 │ │ │ │ @ instruction: 0xf0044649 │ │ │ │ @ instruction: 0xf847fc6f │ │ │ │ ldrbmi r0, [r5, #-3844] @ 0xfffff0fc │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88945b0 │ │ │ │ stmdble r7, {r1, ip, sp, pc} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -195052,15 +195044,15 @@ │ │ │ │ @ instruction: 0xf9123f01 │ │ │ │ addmi r4, lr, #1, 30 │ │ │ │ vqrdmlah.s d15, d4, d3 │ │ │ │ @ instruction: 0x2323ea4f │ │ │ │ svccc 0x0001f80e │ │ │ │ strtmi sp, [r8], #-499 @ 0xfffffe0d │ │ │ │ stmdble r7, {r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x30a248 │ │ │ │ + blvc 0x30a228 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195081,15 +195073,15 @@ │ │ │ │ @ instruction: 0xf8324b02 │ │ │ │ adcsmi r3, r1, #2, 30 │ │ │ │ vqrdmlah.s d15, d4, d3 │ │ │ │ @ instruction: 0x4323ea4f │ │ │ │ svccc 0x0002f82e │ │ │ │ strtmi sp, [r8], #-499 @ 0xfffffe0d │ │ │ │ stmdble r7, {r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x30a2c0 │ │ │ │ + blvc 0x30a2a0 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195109,15 +195101,15 @@ │ │ │ │ @ instruction: 0xf851440e │ │ │ │ @ instruction: 0xf85c3b04 │ │ │ │ adcsmi r2, r1, #4, 30 │ │ │ │ movwcs pc, #15234 @ 0x3b82 @ │ │ │ │ svccc 0x0004f844 │ │ │ │ strtmi sp, [r8], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x2ca334 │ │ │ │ + blvc 0x2ca314 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195128,30 +195120,30 @@ │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdbcs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ svceq 0x0002f1b9 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf109bf18 │ │ │ │ @ instruction: 0x4c240901 │ │ │ │ - b 0x14baf20 │ │ │ │ + b 0x14baf00 │ │ │ │ svclt 0x001608c8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strbmi r4, [sl], r2, asr #13 │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ strbmi fp, [r1], r8, lsl #30 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ strmi r4, [r6], -sl, lsl #9 │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ - blvc 0x18a394 │ │ │ │ + blvc 0x18a374 │ │ │ │ ldm r5!, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ stmdage r2, {r1, r8, r9, sp} │ │ │ │ - blvc 0x10a378 │ │ │ │ + blvc 0x10a358 │ │ │ │ @ instruction: 0xf0823708 │ │ │ │ strcc pc, [r8], -r9, asr #18 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ andeq lr, r9, r4, lsl #22 │ │ │ │ stmdble r9, {r3, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdbeq r0, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -195163,15 +195155,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - mrc2 1, 4, pc, cr14, cr8, {6} │ │ │ │ + mcr2 1, 5, pc, cr14, cr8, {6} @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vbic.i32 , #11534336 @ 0x00b00000 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stc2 10, cr15, [r3], {95} @ 0x5f @ │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @@ -195185,15 +195177,15 @@ │ │ │ │ @ instruction: 0xf8123f01 │ │ │ │ addmi r4, lr, #1, 30 │ │ │ │ vqrdmulh.s d15, d3, d4 │ │ │ │ tstcs r3, #323584 @ 0x4f000 │ │ │ │ svccc 0x0001f80e │ │ │ │ strtmi sp, [r8], #-499 @ 0xfffffe0d │ │ │ │ stmdble r7, {r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x30a468 │ │ │ │ + blvc 0x30a448 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195214,15 +195206,15 @@ │ │ │ │ @ instruction: 0xf8324b02 │ │ │ │ adcsmi r3, r1, #2, 30 │ │ │ │ vqrdmulh.s d15, d3, d4 │ │ │ │ tstmi r3, #323584 @ 0x4f000 │ │ │ │ svccc 0x0002f82e │ │ │ │ strtmi sp, [r8], #-499 @ 0xfffffe0d │ │ │ │ stmdble r7, {r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x30a4e0 │ │ │ │ + blvc 0x30a4c0 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195242,15 +195234,15 @@ │ │ │ │ @ instruction: 0xf851440e │ │ │ │ @ instruction: 0xf85c2b04 │ │ │ │ adcsmi r3, r1, #4, 30 │ │ │ │ movwcs pc, #15266 @ 0x3ba2 @ │ │ │ │ svccc 0x0004f844 │ │ │ │ strtmi sp, [r8], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x2ca554 │ │ │ │ + blvc 0x2ca534 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195261,30 +195253,30 @@ │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdbcs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ svceq 0x0002f1b9 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf109bf18 │ │ │ │ @ instruction: 0x4c240901 │ │ │ │ - b 0x14bb140 │ │ │ │ + b 0x14bb120 │ │ │ │ svclt 0x001608c8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strbmi r4, [sl], r2, asr #13 │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ strbmi fp, [r1], r8, lsl #30 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ strmi r4, [r6], -sl, lsl #9 │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ - blvc 0x18a5b4 │ │ │ │ + blvc 0x18a594 │ │ │ │ ldm r5!, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ stmdage r2, {r1, r8, r9, sp} │ │ │ │ - blvc 0x10a598 │ │ │ │ + blvc 0x10a578 │ │ │ │ @ instruction: 0xf0823708 │ │ │ │ strcc pc, [r8], -sp, lsl #16 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ andeq lr, r9, r4, lsl #22 │ │ │ │ stmdble r9, {r3, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdbeq r0, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -195296,23 +195288,23 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - stc2 1, cr15, [lr, #864] @ 0x360 │ │ │ │ + ldc2 1, cr15, [lr, #864] @ 0x360 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ sbcslt r4, pc, #132, 12 @ 0x8400000 │ │ │ │ andcs pc, r1, r3, asr #7 │ │ │ │ stmdacs r2, {r0, r8, r9, sl, ip, sp} │ │ │ │ svclt 0x0018b085 │ │ │ │ vaddl.u8 , d3, d1 │ │ │ │ - b 0x14985e8 │ │ │ │ + b 0x14985c8 │ │ │ │ @ instruction: 0xf1a207c7 │ │ │ │ svclt 0x00140408 │ │ │ │ ldrtmi r0, [r8], -r0, asr #1 │ │ │ │ cdpeq 1, 0, cr15, cr0, cr5, {6} │ │ │ │ eoreq pc, r0, #1073741865 @ 0x40000029 │ │ │ │ streq pc, [r8], -ip, lsr #3 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ @@ -195322,30 +195314,30 @@ │ │ │ │ stmib sp, {r2, r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8547001 │ │ │ │ @ instruction: 0xf1ae0f08 │ │ │ │ ldmib r1, {r5, r8, r9, sl}^ │ │ │ │ @ instruction: 0xf1ce2300 │ │ │ │ tstcc r8, r0, lsr #20 │ │ │ │ stmdavs r0!, {r1, r6, lr}^ │ │ │ │ - b 0xfe1a0540 │ │ │ │ - blx 0x94fc20 │ │ │ │ - blx 0x18b038 │ │ │ │ - blx 0x1ccc44 │ │ │ │ - b 0x110dc4c │ │ │ │ - blx 0x98f05c │ │ │ │ - blx 0x98dc64 │ │ │ │ - b 0x110d860 │ │ │ │ - blx 0x14f068 │ │ │ │ - b 0x110b878 │ │ │ │ - blx 0x18f04c │ │ │ │ - b 0x118b880 │ │ │ │ + b 0xfe1a0520 │ │ │ │ + blx 0x94fc00 │ │ │ │ + blx 0x18b018 │ │ │ │ + blx 0x1ccc24 │ │ │ │ + b 0x110dc2c │ │ │ │ + blx 0x98f03c │ │ │ │ + blx 0x98dc44 │ │ │ │ + b 0x110d840 │ │ │ │ + blx 0x14f048 │ │ │ │ + b 0x110b858 │ │ │ │ + blx 0x18f02c │ │ │ │ + b 0x118b860 │ │ │ │ @ instruction: 0xf8460207 │ │ │ │ - b 0x1152c70 │ │ │ │ - blx 0x98f87c │ │ │ │ - b 0x11cbc6c │ │ │ │ + b 0x1152c50 │ │ │ │ + blx 0x98f85c │ │ │ │ + b 0x11cbc4c │ │ │ │ rsbsvs r0, r3, r2, lsl #6 │ │ │ │ ldmib sp, {r0, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7301 │ │ │ │ addsmi ip, pc, #12 │ │ │ │ stmdble r9, {r2, r3, r4, r7, sl, lr} │ │ │ │ movweq lr, #52131 @ 0xcba3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -195354,47 +195346,47 @@ │ │ │ │ ldmle r9!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2629c │ │ │ │ + bl 0xfec2627c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ - strmi pc, [r1], #577 @ 0x241 │ │ │ │ + strbtmi pc, [r1], #-577 @ 0xfffffdbf @ │ │ │ │ streq pc, [ip], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f29401 │ │ │ │ andlt pc, r2, r3, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec262d4 │ │ │ │ + bl 0xfec262b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ - strtmi pc, [r9], #577 @ 0x241 │ │ │ │ + strmi pc, [r9], #577 @ 0x241 │ │ │ │ streq pc, [ip], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f29401 │ │ │ │ andlt pc, r2, r7, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2630c │ │ │ │ + bl 0xfec262ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ - ldrbmi pc, [r1], #577 @ 0x241 @ │ │ │ │ + ldrtmi pc, [r1], #577 @ 0x241 @ │ │ │ │ streq pc, [ip], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f29401 │ │ │ │ andlt pc, r2, fp, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -195449,92 +195441,92 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r4, [sl], -r7, lsl #12 │ │ │ │ strteq r0, [r8], #-1073 @ 0xfffffbcf │ │ │ │ @ instruction: 0xf755461c │ │ │ │ - strmi pc, [r0], r9, ror #23 │ │ │ │ + @ instruction: 0x4680fbf9 │ │ │ │ @ instruction: 0xf6cf2000 │ │ │ │ @ instruction: 0x462270ff │ │ │ │ tsteq r0, r6, lsl #20 │ │ │ │ @ instruction: 0xf7554028 │ │ │ │ - @ instruction: 0x4622fbdf │ │ │ │ + strtmi pc, [r2], -pc, ror #23 │ │ │ │ strbmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0xff80cf86 │ │ │ │ + blx 0xffc0cf66 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf75441f0 │ │ │ │ - svclt 0x0000bbd5 │ │ │ │ + svclt 0x0000bbe5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, pc, lsl #12 │ │ │ │ - bleq 0x10b398 │ │ │ │ - blvc 0xccd9c │ │ │ │ - b 0x29035c │ │ │ │ + bleq 0x10b378 │ │ │ │ + blvc 0xccd7c │ │ │ │ + b 0x29033c │ │ │ │ ldmdbls r0, {r0, r1, r3, r9, fp} │ │ │ │ stmdbmi r0, {r1, r2, r5, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ - bleq 0x3c9a7c │ │ │ │ + bleq 0x3c9a5c │ │ │ │ stmdami r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svcmi 0x00fff1b9 │ │ │ │ stmdale r7, {r2, r8, ip, pc} │ │ │ │ @ instruction: 0xf6c72100 │ │ │ │ - b 0x2aba84 │ │ │ │ + b 0x2aba64 │ │ │ │ @ instruction: 0xf1b00001 │ │ │ │ stmdble sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf9f4f754 │ │ │ │ + blx 0x20cfc8 │ │ │ │ suble r2, r4, r0, lsl #16 │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0xfe90cffc │ │ │ │ + bllt 0xfed0cfdc │ │ │ │ andmi pc, r0, r8, lsr #32 │ │ │ │ svcmi 0x00fff1b0 │ │ │ │ andmi sp, sl, ip, ror #17 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ ldrtmi sp, [r0], -r8, ror #17 │ │ │ │ @ instruction: 0xf7614619 │ │ │ │ - @ instruction: 0x4603fa97 │ │ │ │ + strmi pc, [r3], -r7, lsr #21 │ │ │ │ ldrbmi r4, [r0], -r9, lsl #13 │ │ │ │ ldrmi r4, [sl], r1, lsr #12 │ │ │ │ - blx 0xfe50d058 │ │ │ │ + blx 0xfe90d038 │ │ │ │ strmi r4, [pc], -r3, lsl #12 │ │ │ │ strtmi r4, [r1], -r0, asr #12 │ │ │ │ @ instruction: 0xf7614698 │ │ │ │ - strmi pc, [r3], -r9, lsl #21 │ │ │ │ + @ instruction: 0x4603fa99 │ │ │ │ ldrbmi r9, [r8], -r5, lsl #2 │ │ │ │ ldrmi r4, [fp], r1, lsr #12 │ │ │ │ - blx 0xfe18d074 │ │ │ │ + blx 0xfe58d054 │ │ │ │ strmi r9, [r6], r4, lsl #22 │ │ │ │ ldrbmi r4, [sl], -lr, lsl #12 │ │ │ │ movwls r4, #1609 @ 0x649 │ │ │ │ - blls 0x220ec4 │ │ │ │ + blls 0x220ea4 │ │ │ │ @ instruction: 0xf7554650 │ │ │ │ - ldrtmi pc, [r3], -pc, ror #23 @ │ │ │ │ + @ instruction: 0x4633fbff │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ strcs r4, [r0], -sl, asr #12 │ │ │ │ strls r4, [r2], -r0, asr #12 │ │ │ │ strls r4, [r3], #-1593 @ 0xfffff9c7 │ │ │ │ - stc2 7, cr15, [ip], {91} @ 0x5b │ │ │ │ + ldc2 7, cr15, [ip], {91} @ 0x5b │ │ │ │ @ instruction: 0xf7614622 │ │ │ │ - @ instruction: 0x4606faf5 │ │ │ │ + strmi pc, [r6], -r5, lsl #22 │ │ │ │ @ instruction: 0x4621e7ba │ │ │ │ @ instruction: 0xf7544650 │ │ │ │ - smlatblt r8, r9, r9, pc @ │ │ │ │ + @ instruction: 0xb108f9b9 │ │ │ │ sbfx r4, r6, #12, #20 │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf9a2f754 │ │ │ │ + @ instruction: 0xf9b2f754 │ │ │ │ strbmi fp, [r6], -r8, lsl #2 │ │ │ │ strtmi lr, [r1], -ip, lsr #15 │ │ │ │ @ instruction: 0xf7544658 │ │ │ │ - ldmdblt r0!, {r0, r1, r3, r4, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0!, {r0, r1, r3, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ svcmi 0x00fff1b9 │ │ │ │ movwcs sp, #2212 @ 0x8a4 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ @ instruction: 0xf1b3403b │ │ │ │ stmiale r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ │ │ │ │ movwmi pc, #40 @ 0x28 @ │ │ │ │ svcmi 0x00fff1b3 │ │ │ │ @@ -195545,46 +195537,46 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461db093 │ │ │ │ @ instruction: 0xf10d4b5d │ │ │ │ @ instruction: 0x26000930 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9311 │ │ │ │ - blls 0x80ff98 │ │ │ │ + blls 0x80ff78 │ │ │ │ ldrsbtgt pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ strls r4, [ip], -sl, lsl #13 │ │ │ │ vrshr.u64 , , #61 │ │ │ │ - blcs 0x157fac │ │ │ │ + blcs 0x157f8c │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ - b 0x14b33bc │ │ │ │ + b 0x14b339c │ │ │ │ stmib r9, {r0, r1, r2, r6, r7, r8, r9, sl}^ │ │ │ │ svclt 0x00166601 │ │ │ │ @ instruction: 0x463b00db │ │ │ │ - b 0x14b3fd0 │ │ │ │ + b 0x14b3fb0 │ │ │ │ @ instruction: 0xf89c0ba3 │ │ │ │ svclt 0x0008314c │ │ │ │ @ instruction: 0xf8c99703 │ │ │ │ @ instruction: 0xf8a9600c │ │ │ │ - blcs 0xe7418 │ │ │ │ + blcs 0xe73f8 │ │ │ │ @ instruction: 0xf10dd05f │ │ │ │ @ instruction: 0xf8dc081c │ │ │ │ strbmi r2, [r6], r2, lsl #31 │ │ │ │ svccc 0x0086f8dc │ │ │ │ svceq 0x007af8dc │ │ │ │ svcne 0x007ef8dc │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ svccc 0x0000f8dc │ │ │ │ svccs 0x008af8bc │ │ │ │ andcs pc, r0, lr, lsr #17 │ │ │ │ ldreq r2, [fp], #513 @ 0x201 │ │ │ │ eorcs pc, r8, sp, lsl #17 │ │ │ │ @ instruction: 0x46c6d556 │ │ │ │ strbmi r9, [ip], r2, lsl #22 │ │ │ │ - blcc 0x1f5028 │ │ │ │ + blcc 0x1f5008 │ │ │ │ ldm lr!, {r2, r8, r9, ip, pc} │ │ │ │ stmia ip!, {r0, r1, r2, r3} │ │ │ │ svcls 0x0004000f │ │ │ │ @ instruction: 0xf1aa3d04 │ │ │ │ @ instruction: 0x3c040a04 │ │ │ │ andeq pc, r5, #79 @ 0x4f │ │ │ │ ldrdcc pc, [r0], -lr │ │ │ │ @@ -195593,24 +195585,24 @@ │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ strcc r4, [r1], -r3, asr #12 │ │ │ │ svccs 0x0004f854 │ │ │ │ svcne 0x0004f85a │ │ │ │ svceq 0x0004f855 │ │ │ │ mrc2 7, 7, pc, cr10, cr15, {7} │ │ │ │ @ instruction: 0xf847455e │ │ │ │ - blle 0xffc93068 │ │ │ │ + blle 0xffc93048 │ │ │ │ ldmib sp, {r0, r2, r8, r9, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], #-514 @ 0xfffffdfe │ │ │ │ andle r4, r8, #-1610612725 @ 0xa000000b │ │ │ │ strcs r9, [r0], #-2563 @ 0xfffff5fd │ │ │ │ - bne 0xff51886c │ │ │ │ + bne 0xff51884c │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ addsmi r1, r7, #5898240 @ 0x5a0000 │ │ │ │ - blmi 0x945860 │ │ │ │ - blls 0x5294e4 │ │ │ │ + blmi 0x945840 │ │ │ │ + blls 0x5294c4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r8, r0, lsl #6 │ │ │ │ andcs fp, r0, r3, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -195622,27 +195614,27 @@ │ │ │ │ @ instruction: 0xf88dc60f │ │ │ │ @ instruction: 0xf8dce028 │ │ │ │ eorshi r3, r3, r0 │ │ │ │ @ instruction: 0xf88d2301 │ │ │ │ @ instruction: 0xf88d3025 │ │ │ │ movwcs r3, #24615 @ 0x6027 │ │ │ │ andscc pc, lr, sp, lsl #17 │ │ │ │ - blls 0x15e8dc │ │ │ │ - beq 0x20bb78 │ │ │ │ + blls 0x15e8bc │ │ │ │ + beq 0x20bb58 │ │ │ │ strcs r3, [r0], -r4, lsl #24 │ │ │ │ stmdbeq r4, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ svccs 0x0004f854 │ │ │ │ @ instruction: 0xf85a4643 │ │ │ │ strcc r1, [r1], -r4, lsl #30 │ │ │ │ svceq 0x0004f855 │ │ │ │ mcr2 7, 4, pc, cr4, cr15, {7} @ │ │ │ │ @ instruction: 0xf849455e │ │ │ │ - blle 0xffd13104 │ │ │ │ + blle 0xffd130e4 │ │ │ │ @ instruction: 0xf1d8e7b1 │ │ │ │ - svclt 0x0000faeb │ │ │ │ + svclt 0x0000fafb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4692b099 │ │ │ │ @ instruction: 0xf10d4a6c │ │ │ │ @@ -195651,133 +195643,133 @@ │ │ │ │ @ instruction: 0xf04f9217 │ │ │ │ stmib sp, {r9}^ │ │ │ │ stcls 3, cr1, [r2, #-24]! @ 0xffffffe8 │ │ │ │ @ instruction: 0x9612b2fb │ │ │ │ andls r3, r4, r1, lsl #6 │ │ │ │ strvs lr, [r1], -r9, asr #19 │ │ │ │ vshr.u64 q8, q6, #57 │ │ │ │ - blcs 0x158144 │ │ │ │ + blcs 0x158124 │ │ │ │ strls fp, [sl], #-3850 @ 0xfffff0f6 │ │ │ │ strtmi r3, [r3], -r1, lsl #6 │ │ │ │ strcs lr, [r7, pc, asr #20]! │ │ │ │ andvs pc, ip, r9, asr #17 │ │ │ │ sbcseq fp, fp, ip, lsl pc │ │ │ │ @ instruction: 0xf8a9930a │ │ │ │ addsne r6, sl, r0, lsl r0 │ │ │ │ @ instruction: 0x314cf895 │ │ │ │ andls r2, r5, #4, 20 @ 0x4000 │ │ │ │ andcs fp, r4, #168, 30 @ 0x2a0 │ │ │ │ - blcs 0xf3d78 │ │ │ │ + blcs 0xf3d58 │ │ │ │ @ instruction: 0xf10dd06b │ │ │ │ @ instruction: 0xf8d50834 │ │ │ │ strbmi r2, [r4], r2, lsl #31 │ │ │ │ svccc 0x0086f8d5 │ │ │ │ svceq 0x007af8d5 │ │ │ │ svcne 0x007ef8d5 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ svccc 0x0000f8d5 │ │ │ │ svccs 0x008af8b5 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ ldreq r2, [fp], #513 @ 0x201 │ │ │ │ subcs pc, r0, sp, lsl #17 │ │ │ │ ldrtmi sp, [r6], r0, ror #10 │ │ │ │ - bl 0x360ebc │ │ │ │ + bl 0x360e9c │ │ │ │ movwls r0, #37767 @ 0x9387 │ │ │ │ ldrbtmi r4, [r3], sp, asr #12 │ │ │ │ strcs ip, [r5, -pc, lsl #28] │ │ │ │ strls ip, [fp], #-1295 @ 0xfffffaf1 │ │ │ │ eorhi r6, fp, r3, lsr r8 │ │ │ │ @ instruction: 0xf88d4673 │ │ │ │ - bls 0x32b6e8 │ │ │ │ + bls 0x32b6c8 │ │ │ │ addseq r4, sp, ip, asr r6 │ │ │ │ @ instruction: 0xf8529308 │ │ │ │ - bls 0x1b7678 │ │ │ │ - bls 0x2a081c │ │ │ │ - bls 0x255b30 │ │ │ │ - bls 0x1d5b30 │ │ │ │ + bls 0x1b7658 │ │ │ │ + bls 0x2a07fc │ │ │ │ + bls 0x255b10 │ │ │ │ + bls 0x1d5b10 │ │ │ │ @ instruction: 0xf8574415 │ │ │ │ strbmi r0, [r3], -r4, lsl #22 │ │ │ │ - blne 0x20d73c │ │ │ │ + blne 0x20d71c │ │ │ │ strcc r4, [r1], #-1618 @ 0xfffff9ae │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ mcr2 7, 1, pc, cr10, cr15, {7} @ │ │ │ │ @ instruction: 0xf845455c │ │ │ │ - blle 0xffcd2208 │ │ │ │ - blls 0x2f5e08 │ │ │ │ - bls 0x22064c │ │ │ │ + blle 0xffcd21e8 │ │ │ │ + blls 0x2f5de8 │ │ │ │ + bls 0x22062c │ │ │ │ ldclle 5, cr4, [ip], {90} @ 0x5a │ │ │ │ - bls 0x376634 │ │ │ │ + bls 0x376614 │ │ │ │ addsmi r9, r4, #4, 22 @ 0x1000 │ │ │ │ stmdble r8, {r0, r1, r4, sl, lr} │ │ │ │ strcs r9, [r0], -sl, lsl #20 │ │ │ │ - bne 0xff519218 │ │ │ │ + bne 0xff5191f8 │ │ │ │ strvs lr, [r2, -r3, ror #17] │ │ │ │ addsmi r1, r4, #5898240 @ 0x5a0000 │ │ │ │ - blmi 0xb45a0c │ │ │ │ - blls 0x6a9690 │ │ │ │ + blmi 0xb459ec │ │ │ │ + blls 0x6a9670 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 120) │ │ │ │ andcs fp, r0, r9, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf6058ff0 │ │ │ │ @ instruction: 0xf10d7568 │ │ │ │ @ instruction: 0x46460834 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strgt ip, [pc], -pc, lsl #26 │ │ │ │ subgt pc, r0, sp, lsl #17 │ │ │ │ eorshi r6, r3, fp, lsr #16 │ │ │ │ - bl 0x357e64 │ │ │ │ + bl 0x357e44 │ │ │ │ ldrmi r0, [r2], r7, lsl #23 │ │ │ │ strlt lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ movwcs r4, #5779 @ 0x1693 │ │ │ │ eorscc pc, sp, sp, lsl #17 │ │ │ │ eorscc pc, pc, sp, lsl #17 │ │ │ │ @ instruction: 0xf88d2306 │ │ │ │ - blls 0x2db758 │ │ │ │ - b 0x14a0ff4 │ │ │ │ + blls 0x2db738 │ │ │ │ + b 0x14a0fd4 │ │ │ │ @ instruction: 0xf853058a │ │ │ │ - blls 0x1b3738 │ │ │ │ - blls 0x2a08fc │ │ │ │ - blls 0x255c10 │ │ │ │ - blls 0x1d5c10 │ │ │ │ + blls 0x1b3718 │ │ │ │ + blls 0x2a08dc │ │ │ │ + blls 0x255bf0 │ │ │ │ + blls 0x1d5bf0 │ │ │ │ @ instruction: 0xf856441d │ │ │ │ strbmi r1, [r3], -r4, lsl #22 │ │ │ │ - bleq 0x20d800 │ │ │ │ + bleq 0x20d7e0 │ │ │ │ strcc r4, [r1], #-1610 @ 0xfffff9b6 │ │ │ │ stc2 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ @ instruction: 0xf845455c │ │ │ │ - blle 0xffd522c4 │ │ │ │ + blle 0xffd522a4 │ │ │ │ ldrmi r9, [sl], #2819 @ 0xb03 │ │ │ │ ldrbmi r9, [fp, #-2821] @ 0xfffff4fb │ │ │ │ stcls 12, cr13, [r9], {223} @ 0xdf │ │ │ │ @ instruction: 0xf1d8e7a1 │ │ │ │ - svclt 0x0000fa05 │ │ │ │ + svclt 0x0000fa15 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461eb095 │ │ │ │ ldrmi r4, [r5], -r2, lsr #23 │ │ │ │ @ instruction: 0xf04faf0e │ │ │ │ ldmdavs fp, {r8, r9, fp} │ │ │ │ @ instruction: 0xf04f9313 │ │ │ │ - blls 0x8902f4 │ │ │ │ + blls 0x8902d4 │ │ │ │ ldrsbthi pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ @ instruction: 0xf8cd460c │ │ │ │ sbcslt fp, sl, #56 @ 0x38 │ │ │ │ movwcs pc, #5059 @ 0x13c3 @ │ │ │ │ @ instruction: 0xf1022b02 │ │ │ │ svclt 0x00180201 │ │ │ │ andls r3, r5, r1, lsl #6 │ │ │ │ vstmiaeq r2, {s29-s107} │ │ │ │ - bllt 0x149e34 │ │ │ │ + bllt 0x149e14 │ │ │ │ sbcseq fp, fp, r6, lsl pc │ │ │ │ movwls r4, #26211 @ 0x6663 │ │ │ │ @ instruction: 0x03a3ea4f │ │ │ │ @ instruction: 0xf8989302 │ │ │ │ svclt 0x0008314c │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ andlt pc, ip, r7, asr #17 │ │ │ │ @@ -195802,15 +195794,15 @@ │ │ │ │ @ instruction: 0x000fe8b9 │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ movweq pc, #20559 @ 0x504f @ │ │ │ │ eorscc pc, sl, sp, lsl #17 │ │ │ │ ldrbmi r9, [r3], -r0, lsl #14 │ │ │ │ - bleq 0x20bbc8 │ │ │ │ + bleq 0x20bba8 │ │ │ │ stmdavs sl!, {r4, r9, sl, ip, sp} │ │ │ │ @ instruction: 0xf8543410 │ │ │ │ ldrcc r1, [r0, #-3088] @ 0xfffff3f0 │ │ │ │ ldceq 8, cr15, [r0], {86} @ 0x56 │ │ │ │ stc2l 7, cr15, [sl, #-1020] @ 0xfffffc04 │ │ │ │ ldrbmi r9, [r3], -r0, lsl #14 │ │ │ │ stccs 8, cr15, [ip], {85} @ 0x55 │ │ │ │ @@ -195840,47 +195832,47 @@ │ │ │ │ @ instruction: 0xf8542c08 │ │ │ │ @ instruction: 0xf8561c08 │ │ │ │ @ instruction: 0xf7ff0c04 │ │ │ │ smuadls r0, r1, sp │ │ │ │ @ instruction: 0xf8554653 │ │ │ │ @ instruction: 0xf8542c04 │ │ │ │ @ instruction: 0xf7ff1c04 │ │ │ │ - blls 0x1cec58 │ │ │ │ + blls 0x1cec38 │ │ │ │ andcc pc, r0, r8, asr #17 │ │ │ │ stmib r8, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1083901 │ │ │ │ - blls 0x151884 │ │ │ │ + blls 0x151864 │ │ │ │ stceq 8, cr15, [r4], {72} @ 0x48 │ │ │ │ - blle 0xfe9a0eb8 │ │ │ │ + blle 0xfe9a0e98 │ │ │ │ @ instruction: 0xc01cf8dd │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ ldrmi r4, [r4, #1043] @ 0x413 │ │ │ │ - bls 0x285c7c │ │ │ │ + bls 0x285c5c │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r3!, {r0, r4, r6, r7, r9, fp, ip}^ │ │ │ │ ldmdane sl, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r2, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r5, r5, ror r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stmdavc r8!, {r3, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - beq 0xa0bccc │ │ │ │ + beq 0xa0bcac │ │ │ │ @ instruction: 0xf04f4657 │ │ │ │ ldm r8!, {r0, r9, sl, fp} │ │ │ │ strgt r0, [pc, -pc] │ │ │ │ eors pc, r0, sp, lsl #17 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ svcls 0x0005803b │ │ │ │ - bleq 0x10b9f0 │ │ │ │ + bleq 0x10b9d0 │ │ │ │ @ instruction: 0xf8cd2301 │ │ │ │ @ instruction: 0xf88dc010 │ │ │ │ @ instruction: 0xf88d302d │ │ │ │ movwcs r3, #24623 @ 0x602f │ │ │ │ eorcc pc, r6, sp, lsl #17 │ │ │ │ ldrbmi r6, [r3], -sl, lsr #16 │ │ │ │ @ instruction: 0xf10b6821 │ │ │ │ @@ -195911,138 +195903,138 @@ │ │ │ │ stcne 8, cr15, [r8], {84} @ 0x54 │ │ │ │ ldrbmi r4, [r3], -r0, lsl #13 │ │ │ │ stceq 8, cr15, [r4], {86} @ 0x56 │ │ │ │ mrrc2 7, 15, pc, sl, cr15 @ │ │ │ │ @ instruction: 0xf8554653 │ │ │ │ @ instruction: 0xf8542c04 │ │ │ │ @ instruction: 0xf7ff1c04 │ │ │ │ - blls 0x1cea9c │ │ │ │ + blls 0x1cea7c │ │ │ │ stmdbcc r0, {r0, r1, r2, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmib r7, {r1, r8, r9, fp, ip, pc}^ │ │ │ │ ldrcc r8, [r0, -r2] │ │ │ │ - blle 0xfeda0fcc │ │ │ │ + blle 0xfeda0fac │ │ │ │ @ instruction: 0xc010f8dd │ │ │ │ @ instruction: 0xf1d8e774 │ │ │ │ - svclt 0x0000f8b3 │ │ │ │ + svclt 0x0000f8c3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -r5, lsl #1 │ │ │ │ svcne 0x001e1f2f │ │ │ │ stmdals pc, {sl, sp} @ │ │ │ │ ldrsbtlt pc, [r8], -sp @ │ │ │ │ eorslt pc, r8, sp, asr #17 │ │ │ │ vrsubhn.i16 d20, q8, │ │ │ │ - blx 0x189a9a0 │ │ │ │ + blx 0x189a980 │ │ │ │ @ instruction: 0xf1bcfe80 │ │ │ │ @ instruction: 0xf10e0f02 │ │ │ │ svclt 0x00180e01 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ adccs lr, r0, pc, asr #20 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ svclt 0x00169d0e │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0x46e246f2 │ │ │ │ subeq lr, r0, pc, asr #20 │ │ │ │ stmdbeq r0, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq r0, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - beq 0xfeb8a30c │ │ │ │ + beq 0xfeb8a2ec │ │ │ │ ldrbtmi fp, [r4], r8, lsl #30 │ │ │ │ @ instruction: 0xce02e9cd │ │ │ │ eorne pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf8392300 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ streq r9, [r9], #-1280 @ 0xfffffb00 │ │ │ │ svccs 0x0004f856 │ │ │ │ @ instruction: 0xf75a0400 │ │ │ │ - ldrbmi pc, [r4, #-3935] @ 0xfffff0a1 @ │ │ │ │ + ldrbmi pc, [r4, #-3951] @ 0xfffff091 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ ldmib sp, {r1, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - bl 0x3c3208 │ │ │ │ + bl 0x3c31e8 │ │ │ │ strbmi r0, [r6, #12]! │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfebd8e0c │ │ │ │ + bl 0xfebd8dec │ │ │ │ stmia r0!, {sl, fp}^ │ │ │ │ - bl 0xe0e1c │ │ │ │ + bl 0xe0dfc │ │ │ │ ldrmi r0, [lr, #780] @ 0x30c │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r4], fp, lsl #1 │ │ │ │ - beq 0x10bb80 │ │ │ │ + beq 0x10bb60 │ │ │ │ movwls r4, #26323 @ 0x66d3 │ │ │ │ @ instruction: 0xf8dd9b15 │ │ │ │ @ instruction: 0xf8cd9050 │ │ │ │ vmov.i32 d28, #176 @ 0x000000b0 │ │ │ │ sbcslt r2, ip, #1 │ │ │ │ @ instruction: 0xf1042802 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x149ba68 │ │ │ │ + b 0x149ba48 │ │ │ │ strls r0, [r9], #-1220 @ 0xfffffb3c │ │ │ │ sbceq fp, r6, r6, lsl pc │ │ │ │ ldrtmi r4, [r6], r6, lsr #13 │ │ │ │ sbccs pc, r2, r3, asr #7 │ │ │ │ orrcs pc, r0, #201326595 @ 0xc000003 │ │ │ │ strtmi fp, [r6], -r8, lsl #30 │ │ │ │ vfmseq.f32 s28, s28, s30 │ │ │ │ subeq lr, r0, #2048 @ 0x800 │ │ │ │ stmdaeq r3, {r0, r8, r9, fp, sp, lr, pc}^ │ │ │ │ stmdbcs r4, {r0, r4, r5, r6, r9, sl, lr} │ │ │ │ svclt 0x00a89205 │ │ │ │ ldrbmi r2, [r2], -r4, lsl #2 │ │ │ │ stmib sp, {r1, r3, r7, r9, sl, lr}^ │ │ │ │ - blls 0x2492b8 │ │ │ │ + blls 0x249298 │ │ │ │ @ instruction: 0x465c0095 │ │ │ │ andge pc, ip, sp, asr #17 │ │ │ │ eorvc pc, fp, r3, lsr r8 @ │ │ │ │ - blls 0x260df8 │ │ │ │ + blls 0x260dd8 │ │ │ │ ldmdbne lr, {r1, r4, r7, r9, sl, lr}^ │ │ │ │ - ldrteq r9, [pc], #-2820 @ 0xcfab4 │ │ │ │ + ldrteq r9, [pc], #-2820 @ 0xcfa94 │ │ │ │ @ instruction: 0xf838441d │ │ │ │ movwcs r0, #36 @ 0x24 │ │ │ │ - blcs 0x20dc18 │ │ │ │ + blcs 0x20dbf8 │ │ │ │ strcc r4, [r1], #-1593 @ 0xfffff9c7 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf75a0400 │ │ │ │ - ldrbmi pc, [ip, #-3825] @ 0xfffff10f @ │ │ │ │ - bleq 0x20dbe8 │ │ │ │ + ldrbmi pc, [ip, #-3841] @ 0xfffff0ff @ │ │ │ │ + bleq 0x20dbc8 │ │ │ │ ldrbmi sp, [r2], -pc, ror #23 │ │ │ │ @ instruction: 0xf8dd9b07 │ │ │ │ ldrbmi sl, [fp, #-12] │ │ │ │ ldclle 4, cr4, [sl], {82} @ 0x52 │ │ │ │ strvs lr, [r8], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xc010f8dd │ │ │ │ ldrtmi r4, [r4], #692 @ 0x2b4 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea57ef8 │ │ │ │ + bl 0xfea57ed8 │ │ │ │ stmia ip!, {r2, r3, r9, sl}^ │ │ │ │ - bl 0x3cff08 │ │ │ │ + bl 0x3cfee8 │ │ │ │ addsmi r0, ip, #402653184 @ 0x18000000 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ - ldclcc 1, cr15, [pc], #12 @ 0xcfb30 │ │ │ │ + ldclcc 1, cr15, [pc], #12 @ 0xcfb10 │ │ │ │ stmdbcc r1, {r1, r2, sl, fp, ip, pc} │ │ │ │ rsclt r3, r5, #4096 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x149cb40 │ │ │ │ + b 0x149cb20 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r0], r8, lsr #13 │ │ │ │ strbtmi r4, [r0], #1710 @ 0x6ae │ │ │ │ @ instruction: 0xf91c1e44 │ │ │ │ @ instruction: 0xf9113f01 │ │ │ │ @ instruction: 0xf9127f01 │ │ │ │ @@ -196064,49 +196056,49 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x9c063902 │ │ │ │ rsclt r3, r5, #8192 @ 0x2000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x149cbb8 │ │ │ │ + b 0x149cb98 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1a846ae │ │ │ │ cdpne 8, 8, cr0, cr4, cr2, {0} │ │ │ │ - blcc 0x160e2c │ │ │ │ + blcc 0x160e0c │ │ │ │ svcgt 0x0002f933 │ │ │ │ svcvc 0x0002f931 │ │ │ │ svcvs 0x0002f932 │ │ │ │ svclt 0x00b845bc │ │ │ │ ldrmi r4, [r4, #1724]! @ 0x6bc │ │ │ │ ldrtmi fp, [r4], r8, lsr #31 │ │ │ │ @ instruction: 0xf8244543 │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec597f8 │ │ │ │ + bl 0xfec597d8 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xe9808 │ │ │ │ + bl 0xe97e8 │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stceq 1, cr15, [r4], {163} @ 0xa3 │ │ │ │ svcne 0x000c9d08 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ rsclt r1, pc, #6, 30 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x149d040 │ │ │ │ + b 0x149d020 │ │ │ │ svclt 0x001307c7 │ │ │ │ ldrtmi r0, [r8], sp, ror #1 │ │ │ │ @ instruction: 0x46a8463d │ │ │ │ svcge 0x0004f854 │ │ │ │ @ instruction: 0xf85c4662 │ │ │ │ andcc r1, r8, #4, 30 │ │ │ │ svcls 0x0004f85e │ │ │ │ @@ -196142,21 +196134,21 @@ │ │ │ │ @ instruction: 0x46b146b9 │ │ │ │ @ instruction: 0x9601463e │ │ │ │ svcvs 0x0008f855 │ │ │ │ @ instruction: 0xf8544621 │ │ │ │ @ instruction: 0xf10c2f08 │ │ │ │ @ instruction: 0xf10e0c08 │ │ │ │ tstcc r0, r8, lsl #28 │ │ │ │ - bl 0xfe9207b4 │ │ │ │ + bl 0xfe920794 │ │ │ │ stmdavs r8!, {r3, r8}^ │ │ │ │ - bl 0x1da9e80 │ │ │ │ + bl 0x1da9e60 │ │ │ │ svclt 0x00bc0b00 │ │ │ │ ldrtmi r4, [r2], -r3, lsl #12 │ │ │ │ ldrdvs lr, [r0], -ip │ │ │ │ - bl 0x1ce075c │ │ │ │ + bl 0x1ce073c │ │ │ │ svclt 0x00bc0b03 │ │ │ │ @ instruction: 0x46034632 │ │ │ │ stmib lr, {r0, r3, r7, r8, sl, lr}^ │ │ │ │ ldclle 3, cr2, [pc], {0} │ │ │ │ ldrtmi r9, [r2], #3585 @ 0xe01 │ │ │ │ stmdble r9, {r0, r1, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -196166,21 +196158,21 @@ │ │ │ │ ldmle r9!, {r0, r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ - ldclcc 1, cr15, [pc], #12 @ 0xcfd58 │ │ │ │ + ldclcc 1, cr15, [pc], #12 @ 0xcfd38 │ │ │ │ stmdbcc r1, {r1, r2, sl, fp, ip, pc} │ │ │ │ rsclt r3, r5, #4096 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x149cd68 │ │ │ │ + b 0x149cd48 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r0], r8, lsr #13 │ │ │ │ strbtmi r4, [r0], #1710 @ 0x6ae │ │ │ │ @ instruction: 0xf81c1e44 │ │ │ │ @ instruction: 0xf8113f01 │ │ │ │ @ instruction: 0xf8127f01 │ │ │ │ @@ -196202,49 +196194,49 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x9c063902 │ │ │ │ rsclt r3, r5, #8192 @ 0x2000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x149cde0 │ │ │ │ + b 0x149cdc0 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1a846ae │ │ │ │ cdpne 8, 8, cr0, cr4, cr2, {0} │ │ │ │ - blcc 0x161054 │ │ │ │ + blcc 0x161034 │ │ │ │ svcgt 0x0002f833 │ │ │ │ svcvc 0x0002f831 │ │ │ │ svcvs 0x0002f832 │ │ │ │ svclt 0x00b845bc │ │ │ │ ldrmi r4, [r4, #1724]! @ 0x6bc │ │ │ │ ldrtmi fp, [r4], r8, lsr #31 │ │ │ │ @ instruction: 0xf8244543 │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec59a20 │ │ │ │ + bl 0xfec59a00 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xe9a30 │ │ │ │ + bl 0xe9a10 │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stceq 1, cr15, [r4], {163} @ 0xa3 │ │ │ │ svcne 0x000c9d08 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ rsclt r1, pc, #6, 30 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x149d268 │ │ │ │ + b 0x149d248 │ │ │ │ svclt 0x001307c7 │ │ │ │ ldrtmi r0, [r8], sp, ror #1 │ │ │ │ @ instruction: 0x46a8463d │ │ │ │ svcge 0x0004f854 │ │ │ │ @ instruction: 0xf85c4662 │ │ │ │ andcc r1, r8, #4, 30 │ │ │ │ svcls 0x0004f85e │ │ │ │ @@ -196280,21 +196272,21 @@ │ │ │ │ @ instruction: 0x46b146b9 │ │ │ │ @ instruction: 0x9601463e │ │ │ │ svcvs 0x0008f855 │ │ │ │ @ instruction: 0xf8544621 │ │ │ │ @ instruction: 0xf10c2f08 │ │ │ │ @ instruction: 0xf10e0c08 │ │ │ │ tstcc r0, r8, lsl #28 │ │ │ │ - bl 0xfe9209dc │ │ │ │ + bl 0xfe9209bc │ │ │ │ stmdavs r8!, {r3, r8}^ │ │ │ │ - bl 0x1daa0a8 │ │ │ │ + bl 0x1daa088 │ │ │ │ svclt 0x003c0b00 │ │ │ │ ldrtmi r4, [r2], -r3, lsl #12 │ │ │ │ ldrdvs lr, [r0], -ip │ │ │ │ - bl 0x1ce0984 │ │ │ │ + bl 0x1ce0964 │ │ │ │ svclt 0x003c0b03 │ │ │ │ @ instruction: 0x46034632 │ │ │ │ stmib lr, {r0, r3, r7, r8, sl, lr}^ │ │ │ │ ldclle 3, cr2, [pc], {0} │ │ │ │ ldrtmi r9, [r2], #3585 @ 0xe01 │ │ │ │ stmdble r9, {r0, r1, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -196312,15 +196304,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf882fa5f │ │ │ │ andcs pc, r1, #134217731 @ 0x8000003 │ │ │ │ @ instruction: 0xf1082a02 │ │ │ │ svclt 0x00180801 │ │ │ │ @ instruction: 0xf1013201 │ │ │ │ - b 0x149d790 │ │ │ │ + b 0x149d770 │ │ │ │ strmi r0, [r4], -r8, asr #17 │ │ │ │ sbcseq fp, r6, r5, lsl pc │ │ │ │ ldrtmi r4, [r1], r1, asr #13 │ │ │ │ strtmi r4, [r9], #1606 @ 0x646 │ │ │ │ @ instruction: 0xf8151e47 │ │ │ │ @ instruction: 0xf1980f01 │ │ │ │ @ instruction: 0xf807febb │ │ │ │ @@ -196334,40 +196326,40 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ vrshr.u64 , q2, #62 │ │ │ │ - bcs 0x1587f0 │ │ │ │ + bcs 0x1587d0 │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ - b 0x14bfc54 │ │ │ │ + b 0x14bfc34 │ │ │ │ strtmi r0, [r5], -r2, asr #29 │ │ │ │ @ instruction: 0x46a64675 │ │ │ │ ldmib r1, {r0, r2, r3, sl, lr}^ │ │ │ │ tstcc r8, r0, lsl #12 │ │ │ │ tsteq r2, r3, lsl r9 │ │ │ │ rscscc pc, r0, #2 │ │ │ │ movwcc pc, #61443 @ 0xf003 @ │ │ │ │ ldmdbeq r2!, {r0, r1, r4, r8, r9, lr} │ │ │ │ @ instruction: 0xf0020136 │ │ │ │ @ instruction: 0xf006320f │ │ │ │ ldmeq pc, {r4, r5, r6, r7, r9, sl, ip, sp}^ @ │ │ │ │ ldmdbeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x5a0cfc │ │ │ │ + bl 0x5a0cdc │ │ │ │ @ instruction: 0xf0090803 │ │ │ │ @ instruction: 0xf0073922 │ │ │ │ @ instruction: 0xf0083711 │ │ │ │ - b 0x129e154 │ │ │ │ - b 0x1491c6c │ │ │ │ - bl 0x1151b94 │ │ │ │ - b 0x1292458 │ │ │ │ + b 0x129e134 │ │ │ │ + b 0x1491c4c │ │ │ │ + bl 0x1151b74 │ │ │ │ + b 0x1292438 │ │ │ │ sbcseq r0, fp, r8, lsl #14 │ │ │ │ stmiaeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0030852 │ │ │ │ @ instruction: 0xf0063388 │ │ │ │ @ instruction: 0xf0023611 │ │ │ │ tstmi pc, #536870914 @ 0x20000002 │ │ │ │ stmdbcc r4, {r0, r3, ip, sp, lr, pc}^ │ │ │ │ @@ -196376,17 +196368,17 @@ │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ stmcc r8, {r3, ip, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ @ instruction: 0xf8cc428d │ │ │ │ bicle r3, r0, r4 │ │ │ │ ldrbmi r4, [r4, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec59c94 │ │ │ │ + bl 0xfec59c74 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xe9ca4 │ │ │ │ + bl 0xe9c84 │ │ │ │ addsmi r0, ip, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -196399,21 +196391,21 @@ │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #4 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x0015460d │ │ │ │ @ instruction: 0x46c100d6 │ │ │ │ @ instruction: 0x464646b1 │ │ │ │ svcne 0x00074489 │ │ │ │ - bleq 0x20e244 │ │ │ │ + bleq 0x20e224 │ │ │ │ @ instruction: 0xf8e0f003 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sp, asr #10 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe59508 │ │ │ │ + bne 0xe594e8 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -196428,154 +196420,154 @@ │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #4 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x0015460d │ │ │ │ @ instruction: 0x46c100d6 │ │ │ │ @ instruction: 0x464646b1 │ │ │ │ svcne 0x00074489 │ │ │ │ - bleq 0x20e2b8 │ │ │ │ + bleq 0x20e298 │ │ │ │ @ instruction: 0xf8c8f003 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sp, asr #10 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe5957c │ │ │ │ + bne 0xe5955c │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f8 │ │ │ │ svclt 0x00004770 │ │ │ │ - ldmdblt sl, {r0, r1, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdblt sl!, {r0, r1, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec273ac │ │ │ │ + bl 0xfec2738c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ ldrle r0, [sp], #-1434 @ 0xfffffa66 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9ab │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x4d0e4c │ │ │ │ + blcc 0x4d0e2c │ │ │ │ ldmdale r6, {r1, r3, r8, r9, fp, sp} │ │ │ │ - rsbsvs pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + rsbvs pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ andle r2, lr, r1, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ vmla.f , , d0[2] │ │ │ │ ldrb r0, [r1, r1, lsl #7]! │ │ │ │ mcrrcc 8, 13, pc, r0, cr0 @ │ │ │ │ @ instruction: 0xf77bb18b │ │ │ │ - @ instruction: 0xf000fbeb │ │ │ │ + @ instruction: 0xf000fbfb │ │ │ │ vst4.8 {d7-d10}, [r1], r0 │ │ │ │ movwmi r0, #33152 @ 0x8180 │ │ │ │ andcs fp, r6, r8, lsl pc │ │ │ │ smlattcs r0, r6, r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ - bl 0xdf38c │ │ │ │ + bl 0xdf36c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ ldrbeq r3, [fp, r4, lsl #24] │ │ │ │ ldrb sp, [r5, r5, ror #11] │ │ │ │ - stmialt lr, {r0, r1, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmlt lr, {r0, r1, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27448 │ │ │ │ + bl 0xfec27428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - blx 0xff20e042 │ │ │ │ + blx 0xff60e022 │ │ │ │ addpl pc, sp, r4, lsl #10 │ │ │ │ tsteq fp, r3, lsl #17 │ │ │ │ andcs sp, r0, r8, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - teqpcc r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc R8_fiq, r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r4, r5, asr #12 │ │ │ │ + subcc pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsccs r4, r3, #1024 @ 0x400 │ │ │ │ ldc2 1, cr15, [lr], #-648 @ 0xfffffd78 │ │ │ │ - mlaseq r3, ip, r6, fp │ │ │ │ + eorseq fp, r3, ip, lsl #13 │ │ │ │ tstpeq r1, #1073741864 @ p-variant is OBSOLETE @ 0x40000028 │ │ │ │ - blcs 0x261abc │ │ │ │ + blcs 0x261a9c │ │ │ │ ldm pc, {r2, r3, fp, ip, lr, pc}^ @ │ │ │ │ - bleq 0x20c2a8 │ │ │ │ + bleq 0x20c288 │ │ │ │ streq r0, [r4], #-2820 @ 0xfffff4fc │ │ │ │ movwcs r0, #8210 @ 0x2012 │ │ │ │ sbceq lr, r3, r0, lsl #22 │ │ │ │ ldrsbeq lr, [r6, #144] @ 0x90 │ │ │ │ - ldcllt 7, cr15, [r4, #504]! @ 0x1f8 │ │ │ │ - bl 0xd8eb8 │ │ │ │ + mcrlt 7, 0, pc, cr4, cr14, {3} @ │ │ │ │ + bl 0xd8e98 │ │ │ │ ldmib r0, {r0, r1, r6, r7}^ │ │ │ │ @ instruction: 0xf77e01d6 │ │ │ │ - movwcs fp, #15853 @ 0x3ded │ │ │ │ + movwcs fp, #15869 @ 0x3dfd │ │ │ │ sbceq lr, r3, r0, lsl #22 │ │ │ │ ldrsbeq lr, [r6, #144] @ 0x90 │ │ │ │ - stcllt 7, cr15, [r6, #504]! @ 0x1f8 │ │ │ │ + ldcllt 7, cr15, [r6, #504]! @ 0x1f8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec274d4 │ │ │ │ + bl 0xfec274b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x4616461d │ │ │ │ - blx 0x200e0d2 │ │ │ │ + blx 0xfe40e0b2 │ │ │ │ orrpl pc, sp, #4, 10 @ 0x1000000 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ tsteq fp, r8, lsl #24 │ │ │ │ @ instruction: 0xf001d50f │ │ │ │ @ instruction: 0xf0000104 │ │ │ │ stmdbcs r0, {sp, lr} │ │ │ │ stmdacs r0, {r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ svclt 0x00144620 │ │ │ │ tstcs r0, r1, lsl r1 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ @ instruction: 0xf645e7bc │ │ │ │ - vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q0, d24 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ - blmi 0x1503dc │ │ │ │ + vmla.i d19, d0, d0[1] │ │ │ │ + blmi 0x1503bc │ │ │ │ andsne pc, r1, #64, 4 │ │ │ │ - blx 0xffc0c9b6 │ │ │ │ - eorseq fp, r3, ip, lsr #13 │ │ │ │ + blx 0xffc0c996 │ │ │ │ + mlaseq r3, ip, r6, fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec27538 │ │ │ │ + bl 0xfec27518 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ @ instruction: 0xff7cf7ff │ │ │ │ streq r0, [sl, #-1316]! @ 0xfffffadc │ │ │ │ ldrcc lr, [r5], #-2628 @ 0xfffff5bc │ │ │ │ - beq 0x561c14 │ │ │ │ - b 0x1154be4 │ │ │ │ + beq 0x561bf4 │ │ │ │ + b 0x1154bc4 │ │ │ │ pop {r2, r9, sp, lr} │ │ │ │ @ instruction: 0xe7b54070 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec27568 │ │ │ │ + bl 0xfec27548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ - blx 0xd8e166 │ │ │ │ + blx 0x118e146 │ │ │ │ ldreq r0, [r4, #-1313]! @ 0xfffffadf │ │ │ │ tstcc r6, r1, asr #20 │ │ │ │ - beq 0x9e1c24 │ │ │ │ - b 0x11d4bc0 │ │ │ │ + beq 0x9e1c04 │ │ │ │ + b 0x11d4ba0 │ │ │ │ @ instruction: 0xf77b6401 │ │ │ │ - strtmi pc, [r2], -r7, lsr #22 │ │ │ │ + @ instruction: 0x4622fb37 │ │ │ │ strtmi r0, [r8], -fp, asr #14 │ │ │ │ svclt 0x00484633 │ │ │ │ pop {r0, r1, r4, r8, sp} │ │ │ │ svclt 0x00584070 │ │ │ │ @ instruction: 0xe7732116 │ │ │ │ svclt 0x0000e7dc │ │ │ │ svclt 0x00004770 │ │ │ │ @@ -196588,31 +196580,31 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ - svclt 0x00faf77a │ │ │ │ - svclt 0x00f8f77a │ │ │ │ + stmdalt sl, {r0, r1, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdalt r8, {r0, r1, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrsbeq lr, [ip, #144] @ 0x90 │ │ │ │ @ instruction: 0xf77e2217 │ │ │ │ - svclt 0x0000bd53 │ │ │ │ + svclt 0x0000bd63 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41d │ │ │ │ stmiblt fp!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x35f054 │ │ │ │ + blcs 0x35f034 │ │ │ │ vadd.i8 d29, d11, d21 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf8520233 │ │ │ │ - blcs 0x11c4b0 │ │ │ │ + blcs 0x11c490 │ │ │ │ andcs sp, r0, sp, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrdcc pc, [r8, #-128] @ 0xffffff80 │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf8d0e7f1 │ │ │ │ @@ -196621,346 +196613,346 @@ │ │ │ │ orreq lr, r3, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strle r0, [r6, #-2011] @ 0xfffff825 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf77b4770 │ │ │ │ - svclt 0x0000babb │ │ │ │ + svclt 0x0000bacb │ │ │ │ svclt 0x0000e7c4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec27674 │ │ │ │ + bl 0xfec27654 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ mrc2 7, 6, pc, cr14, cr15, {7} │ │ │ │ ldreq r0, [r2, #-1316]! @ 0xfffffadc │ │ │ │ ldrcc lr, [r6], #-2628 @ 0xfffff5bc │ │ │ │ - beq 0x561d30 │ │ │ │ - b 0x1154d20 │ │ │ │ + beq 0x561d10 │ │ │ │ + b 0x1154d00 │ │ │ │ @ instruction: 0xf7ff6204 │ │ │ │ qadd16mi pc, r8, r9 @ │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x0000e7a8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec276ac │ │ │ │ + bl 0xfec2768c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ mcr2 7, 6, pc, cr4, cr15, {7} @ │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xe7994010 │ │ │ │ svclt 0x0000e798 │ │ │ │ svclt 0x0000e796 │ │ │ │ svclt 0x0000e794 │ │ │ │ svclt 0x0000e792 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec276d8 │ │ │ │ + bl 0xfec276b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ ldrle r0, [sp], #-1433 @ 0xfffffa67 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9ab │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x4d1178 │ │ │ │ + blcc 0x4d1158 │ │ │ │ ldmdale r6, {r1, r3, r8, r9, fp, sp} │ │ │ │ - rsbsvs pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + rsbvs pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ andle r2, lr, r1, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ vmla.f , , d0[2] │ │ │ │ ldrb r0, [r1, r1, lsl #7]! │ │ │ │ mcrrcc 8, 13, pc, r0, cr0 @ │ │ │ │ @ instruction: 0xf77bb16b │ │ │ │ - orreq pc, r3, r5, asr sl @ │ │ │ │ + orreq pc, r3, r5, ror #20 │ │ │ │ andcs fp, r6, r8, asr #30 │ │ │ │ smlattcs r0, sl, r5, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ - bl 0xdf6b0 │ │ │ │ + bl 0xdf690 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ ldrbeq r3, [sl, r4, lsl #24] │ │ │ │ ldrb sp, [r9, r9, ror #11] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27764 │ │ │ │ + bl 0xfec27744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - blx 0xe8e35c │ │ │ │ + blx 0x128e33c │ │ │ │ addpl pc, sp, r4, lsl #10 │ │ │ │ tsteq fp, r3, lsl #17 │ │ │ │ andcs sp, r0, r8, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - teqpcc r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc R8_fiq, r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r4, r5, asr #12 │ │ │ │ + subcc pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsccs r4, r3, #1024 @ 0x400 │ │ │ │ - blx 0xfed0cc2c │ │ │ │ - mlaseq r3, ip, r6, fp │ │ │ │ + blx 0xfed0cc0c │ │ │ │ + eorseq fp, r3, ip, lsl #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec277b0 │ │ │ │ + bl 0xfec27790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ strmi r5, [r4], -pc, asr #10 │ │ │ │ stccs 8, cr15, [r8], {85} @ 0x55 │ │ │ │ subne pc, r0, #134217731 @ 0x8000003 │ │ │ │ stmdbmi r1!, {r1, r3, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf77b2304 │ │ │ │ - @ instruction: 0xf855fcdd │ │ │ │ + @ instruction: 0xf855fced │ │ │ │ ldrbeq r3, [r8], #3080 @ 0xc08 │ │ │ │ vabal.u8 , d3, d2 │ │ │ │ cmnlt r2, #192, 4 │ │ │ │ strtle r0, [r3], #-345 @ 0xfffffea7 │ │ │ │ ldrle r0, [r8], #-90 @ 0xffffffa6 │ │ │ │ - blle 0x45b1e8 │ │ │ │ + blle 0x45b1c8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdbmi r5, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r0, #671088640 @ 0x28000000 │ │ │ │ - stc2l 7, cr15, [r2], {123} @ 0x7b │ │ │ │ + ldc2l 7, cr15, [r2], {123} @ 0x7b │ │ │ │ strtmi lr, [r0], -r3, ror #15 │ │ │ │ pop {r1, r4, r8, fp, lr} │ │ │ │ movwcs r4, #24688 @ 0x6070 │ │ │ │ @ instruction: 0xf77b2200 │ │ │ │ - movwcs fp, #52409 @ 0xccb9 │ │ │ │ + movwcs fp, #52425 @ 0xccc9 │ │ │ │ andcs r4, r0, #245760 @ 0x3c000 │ │ │ │ @ instruction: 0xf77b4620 │ │ │ │ - @ instruction: 0xf855fcb3 │ │ │ │ + @ instruction: 0xf855fcc3 │ │ │ │ ldrb r3, [sp, r8, lsl #24] │ │ │ │ stmdbmi ip, {r1, r2, r3, r4, r8, r9, sp} │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - stc2 7, cr15, [sl], #492 @ 0x1ec │ │ │ │ + ldc2 7, cr15, [sl], #492 @ 0x1ec │ │ │ │ stccc 8, cr15, [r8], {85} @ 0x55 │ │ │ │ movwcs lr, #18386 @ 0x47d2 │ │ │ │ strtmi r4, [r0], -r8, lsl #18 │ │ │ │ - stc2 7, cr15, [r2], #492 @ 0x1ec │ │ │ │ + ldc2 7, cr15, [r2], #492 @ 0x1ec │ │ │ │ stccc 8, cr15, [r8], {85} @ 0x55 │ │ │ │ svclt 0x0000e7c8 │ │ │ │ - eorseq fp, r3, r0, asr #13 │ │ │ │ - eorseq fp, r3, r0, asr #16 │ │ │ │ - eorseq ip, r3, r0, asr #26 │ │ │ │ - eorseq ip, r3, r0, asr #17 │ │ │ │ - eorseq fp, r3, r0, lsl #27 │ │ │ │ - eorseq fp, r3, r0, lsl #24 │ │ │ │ - blx 0x8bd074 │ │ │ │ - bl 0x1cf870 │ │ │ │ + ldrhteq fp, [r3], -r0 │ │ │ │ + eorseq fp, r3, r0, lsr r8 │ │ │ │ + eorseq ip, r3, r0, lsr sp │ │ │ │ + ldrhteq ip, [r3], -r0 │ │ │ │ + eorseq fp, r3, r0, ror sp │ │ │ │ + ldrshteq fp, [r3], -r0 │ │ │ │ + blx 0x8bd054 │ │ │ │ + bl 0x1cf850 │ │ │ │ strlt r0, [r0, #-524] @ 0xfffffdf4 │ │ │ │ - b 0xfe1bd0bc │ │ │ │ + b 0xfe1bd09c │ │ │ │ @ instruction: 0xf41e0e02 │ │ │ │ andle r4, fp, r0, lsl #30 │ │ │ │ @ instruction: 0x0c0cea83 │ │ │ │ svcmi 0x0000f41c │ │ │ │ vpmax.f32 d27, d3, d1 │ │ │ │ vst4.8 {d3[6],d4[6],d5[6],d6[6]}, [r3], r0 │ │ │ │ @ instruction: 0xf08343ff │ │ │ │ addslt r0, sl, #-67108863 @ 0xfc000001 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ - bl 0x3d36c0 │ │ │ │ + bl 0x3d36a0 │ │ │ │ addslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ vmlaeq.f32 s28, s7, s24 │ │ │ │ svcmi 0x0000f41e │ │ │ │ - b 0xfe4046d0 │ │ │ │ + b 0xfe4046b0 │ │ │ │ @ instruction: 0xf41c0c01 │ │ │ │ svclt 0x00024f00 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ - b 0x117d12c │ │ │ │ + b 0x117d10c │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x20e846 │ │ │ │ - blx 0x18bd1dc │ │ │ │ - bl 0x18f8dc │ │ │ │ + blx 0x20e826 │ │ │ │ + blx 0x18bd1bc │ │ │ │ + bl 0x18f8bc │ │ │ │ ldrlt r0, [r0, #-780] @ 0xfffffcf4 │ │ │ │ - b 0xfe17d24c │ │ │ │ + b 0xfe17d22c │ │ │ │ strteq r0, [r4], -r3, lsl #8 │ │ │ │ - b 0xfe185b0c │ │ │ │ + b 0xfe185aec │ │ │ │ @ instruction: 0xf01c0c0c │ │ │ │ svclt 0x00020f80 │ │ │ │ sbcne pc, r0, #134217729 @ 0x8000001 │ │ │ │ rsbseq pc, pc, #130 @ 0x82 │ │ │ │ vrshr.u64 , , #64 │ │ │ │ vmull.u8 q9, d1, d7 │ │ │ │ - bl 0x3dbf20 │ │ │ │ + bl 0x3dbf00 │ │ │ │ sbcslt r0, r2, #-536870912 @ 0xe0000000 │ │ │ │ streq lr, [r2], #-2700 @ 0xfffff574 │ │ │ │ strle r0, [sl, #-1572] @ 0xfffff9dc │ │ │ │ vmlaeq.f32 s28, s29, s24 │ │ │ │ svceq 0x0080f01e │ │ │ │ vpmax.f32 d27, d12, d2 │ │ │ │ @ instruction: 0xf08c1cc0 │ │ │ │ - blx 0x1893920 │ │ │ │ + blx 0x1893900 │ │ │ │ vsubl.u8 , d16, d12 │ │ │ │ - b 0x11a3f48 │ │ │ │ + b 0x11a3f28 │ │ │ │ vsubl.u8 q9, d1, d2 │ │ │ │ - bl 0x461350 │ │ │ │ - blx 0x1893744 │ │ │ │ - b 0xfe48f96c │ │ │ │ + bl 0x461330 │ │ │ │ + blx 0x1893724 │ │ │ │ + b 0xfe48f94c │ │ │ │ strteq r0, [r4], -ip, lsl #8 │ │ │ │ - b 0xfe485b68 │ │ │ │ + b 0xfe485b48 │ │ │ │ ldreq r0, [ip], -r3, lsl #6 │ │ │ │ vmaxnm.f32 , q7, q7 │ │ │ │ @ instruction: 0xf08e1ec0 │ │ │ │ - blx 0x1894150 │ │ │ │ + blx 0x1894130 │ │ │ │ cdpeq 12, 0, cr15, cr3, cr14, {4} │ │ │ │ ldmdane r8, {r0, r3, r9, sl, fp}^ │ │ │ │ andmi lr, ip, #270336 @ 0x42000 │ │ │ │ - b 0xfe1bd264 │ │ │ │ + b 0xfe1bd244 │ │ │ │ @ instruction: 0xf01c0c00 │ │ │ │ andle r0, r7, r0, lsl #31 │ │ │ │ @ instruction: 0x06094059 │ │ │ │ vmaxnm.f32 , , q7 │ │ │ │ @ instruction: 0xf08313c0 │ │ │ │ sbcslt r0, r8, #-67108863 @ 0xfc000001 │ │ │ │ andvs lr, r0, r2, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x8bd19c │ │ │ │ - bl 0xfe9cf998 │ │ │ │ + blx 0x8bd17c │ │ │ │ + bl 0xfe9cf978 │ │ │ │ strlt r0, [r0, #-524] @ 0xfffffdf4 │ │ │ │ - b 0xfe1bd1e4 │ │ │ │ + b 0xfe1bd1c4 │ │ │ │ @ instruction: 0xf41e0e02 │ │ │ │ andle r4, fp, r0, lsl #30 │ │ │ │ @ instruction: 0x0c0cea83 │ │ │ │ svcmi 0x0000f41c │ │ │ │ vmaxnm.f32 d27, d3, d15 │ │ │ │ vst4.8 {d3[6],d4[6],d5[6],d6[6]}, [r3], r0 │ │ │ │ @ instruction: 0xf08343ff │ │ │ │ addslt r0, sl, #-67108863 @ 0xfc000001 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ - bl 0xfebd37e8 │ │ │ │ + bl 0xfebd37c8 │ │ │ │ addslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ vmlaeq.f32 s28, s7, s24 │ │ │ │ svcmi 0x0000f41e │ │ │ │ - b 0xfe4047f8 │ │ │ │ + b 0xfe4047d8 │ │ │ │ @ instruction: 0xf41c0c01 │ │ │ │ svclt 0x001e4f00 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ - b 0x117d254 │ │ │ │ + b 0x117d234 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x20e96e │ │ │ │ - blx 0x18bd304 │ │ │ │ - bl 0xfe98fa04 │ │ │ │ + blx 0x20e94e │ │ │ │ + blx 0x18bd2e4 │ │ │ │ + bl 0xfe98f9e4 │ │ │ │ ldrlt r0, [r0, #-780] @ 0xfffffcf4 │ │ │ │ - b 0xfe17d374 │ │ │ │ + b 0xfe17d354 │ │ │ │ strteq r0, [r4], -r3, lsl #8 │ │ │ │ - b 0xfe185c34 │ │ │ │ + b 0xfe185c14 │ │ │ │ @ instruction: 0xf01c0c0c │ │ │ │ svclt 0x001e0f80 │ │ │ │ sbcne pc, r0, #134217729 @ 0x8000001 │ │ │ │ rsbseq pc, pc, #130 @ 0x82 │ │ │ │ vrshr.u64 , , #64 │ │ │ │ vmull.u8 q9, d1, d7 │ │ │ │ - bl 0xfebdc048 │ │ │ │ + bl 0xfebdc028 │ │ │ │ sbcslt r0, r2, #-536870912 @ 0xe0000000 │ │ │ │ streq lr, [r2], #-2700 @ 0xfffff574 │ │ │ │ strle r0, [sl, #-1572] @ 0xfffff9dc │ │ │ │ vmlaeq.f32 s28, s29, s24 │ │ │ │ svceq 0x0080f01e │ │ │ │ vmaxnm.f32 d27, d12, d14 │ │ │ │ @ instruction: 0xf08c1cc0 │ │ │ │ - blx 0x1893a48 │ │ │ │ + blx 0x1893a28 │ │ │ │ vsubl.u8 , d16, d12 │ │ │ │ - b 0x11a4070 │ │ │ │ + b 0x11a4050 │ │ │ │ vsubl.u8 q9, d1, d2 │ │ │ │ - bl 0xfec61478 │ │ │ │ - blx 0x189386c │ │ │ │ - b 0xfe48fa94 │ │ │ │ + bl 0xfec61458 │ │ │ │ + blx 0x189384c │ │ │ │ + b 0xfe48fa74 │ │ │ │ strteq r0, [r4], -ip, lsl #8 │ │ │ │ - b 0xfe485c90 │ │ │ │ + b 0xfe485c70 │ │ │ │ ldreq r0, [ip], -r3, lsl #6 │ │ │ │ vpmax.f32 , q7, q1 │ │ │ │ @ instruction: 0xf08e1ec0 │ │ │ │ - blx 0x1894278 │ │ │ │ + blx 0x1894258 │ │ │ │ cdpeq 12, 0, cr15, cr3, cr14, {4} │ │ │ │ - bne 0x16d40a8 │ │ │ │ + bne 0x16d4088 │ │ │ │ andmi lr, ip, #270336 @ 0x42000 │ │ │ │ - b 0xfe1bd38c │ │ │ │ + b 0xfe1bd36c │ │ │ │ @ instruction: 0xf01c0c00 │ │ │ │ andle r0, r7, r0, lsl #31 │ │ │ │ @ instruction: 0x06094059 │ │ │ │ vpmax.f32 , , q1 │ │ │ │ @ instruction: 0xf08313c0 │ │ │ │ sbcslt r0, r8, #-67108863 @ 0xfc000001 │ │ │ │ andvs lr, r0, r2, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x14bd2c4 │ │ │ │ - bl 0x1a3900 │ │ │ │ + b 0x14bd2a4 │ │ │ │ + bl 0x1a38e0 │ │ │ │ strlt r0, [r0, #-524] @ 0xfffffdf4 │ │ │ │ - b 0xfe1bd30c │ │ │ │ + b 0xfe1bd2ec │ │ │ │ @ instruction: 0xf41e0e02 │ │ │ │ andle r4, fp, r0, lsl #30 │ │ │ │ @ instruction: 0x0c0cea83 │ │ │ │ svcmi 0x0000f41c │ │ │ │ vpmax.f32 d27, d3, d1 │ │ │ │ vst4.8 {d3[6],d4[6],d5[6],d6[6]}, [r3], r0 │ │ │ │ @ instruction: 0xf08343ff │ │ │ │ addslt r0, sl, #-67108863 @ 0xfc000001 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ - bl 0xfebfd310 │ │ │ │ + bl 0xfebfd2f0 │ │ │ │ addslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ vmlaeq.f32 s28, s7, s24 │ │ │ │ svcmi 0x0000f41e │ │ │ │ - b 0xfe404920 │ │ │ │ + b 0xfe404900 │ │ │ │ @ instruction: 0xf41c0c01 │ │ │ │ svclt 0x001e4f00 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ - b 0x117d37c │ │ │ │ + b 0x117d35c │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x20ea96 │ │ │ │ - b 0x14bd330 │ │ │ │ - bl 0xfe9a396c │ │ │ │ + blx 0x20ea76 │ │ │ │ + b 0x14bd310 │ │ │ │ + bl 0xfe9a394c │ │ │ │ strlt r0, [r0, #-524] @ 0xfffffdf4 │ │ │ │ - b 0xfe1bd378 │ │ │ │ + b 0xfe1bd358 │ │ │ │ @ instruction: 0xf41e0e02 │ │ │ │ andle r4, fp, r0, lsl #30 │ │ │ │ @ instruction: 0x0c0cea83 │ │ │ │ svcmi 0x0000f41c │ │ │ │ vmaxnm.f32 d27, d3, d15 │ │ │ │ vst4.8 {d3[6],d4[6],d5[6],d6[6]}, [r3], r0 │ │ │ │ @ instruction: 0xf08343ff │ │ │ │ addslt r0, sl, #-67108863 @ 0xfc000001 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ - bl 0x3fd37c │ │ │ │ + bl 0x3fd35c │ │ │ │ addslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ vmlaeq.f32 s28, s7, s24 │ │ │ │ svcmi 0x0000f41e │ │ │ │ - b 0xfe40498c │ │ │ │ + b 0xfe40496c │ │ │ │ @ instruction: 0xf41c0c01 │ │ │ │ svclt 0x00024f00 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ - b 0x117d3e8 │ │ │ │ + b 0x117d3c8 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x20eb02 │ │ │ │ + blx 0x20eae2 │ │ │ │ stceq 2, cr11, [r0], {130} @ 0x82 │ │ │ │ - bl 0xd6ae0 │ │ │ │ + bl 0xd6ac0 │ │ │ │ @ instruction: 0xf64f4111 │ │ │ │ addlt r7, r9, #65280 @ 0xff00 │ │ │ │ addsmi fp, sl, #-1342177271 @ 0xb0000009 │ │ │ │ strbtmi fp, [r3], -r8, lsl #31 │ │ │ │ svclt 0x008a4288 │ │ │ │ streq r2, [r8], #-0 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ @@ -196973,72 +196965,72 @@ │ │ │ │ addsmi fp, sl, #-1342177267 @ 0xb000000d │ │ │ │ mvnscs fp, #136, 30 @ 0x220 │ │ │ │ andscs lr, r1, #12, 22 @ 0x3000 │ │ │ │ ldrmi fp, [r4, #722] @ 0x2d2 │ │ │ │ stcmi 3, cr15, [r7], {192} @ 0xc0 │ │ │ │ andseq fp, r2, #148, 30 @ 0x250 │ │ │ │ rsbsmi pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ - bl 0x3e1634 │ │ │ │ + bl 0x3e1614 │ │ │ │ sbcslt r4, r2, #268435457 @ 0x10000001 │ │ │ │ svclt 0x00984594 │ │ │ │ @ instruction: 0x4c02ea4f │ │ │ │ andsvs lr, r0, #323584 @ 0x4f000 │ │ │ │ tstvs r1, r2, lsl #22 │ │ │ │ @ instruction: 0xf44fbf88 │ │ │ │ - b 0x1193c00 │ │ │ │ + b 0x1193be0 │ │ │ │ sbclt r0, r9, #12 │ │ │ │ svclt 0x0094428a │ │ │ │ @ instruction: 0xf04f0609 │ │ │ │ movwmi r4, #33151 @ 0x817f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strmi fp, [r3], -sl, lsl #5 │ │ │ │ stceq 2, cr11, [r9], {128} @ 0x80 │ │ │ │ - b 0x14a146c │ │ │ │ + b 0x14a144c │ │ │ │ svclt 0x008a4313 │ │ │ │ andcs r1, r0, r0, lsl #21 │ │ │ │ addmi fp, fp, #128, 4 │ │ │ │ - bne 0x17c084c │ │ │ │ + bne 0x17c082c │ │ │ │ andmi lr, r3, r0, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ sbclt r4, sl, #3145728 @ 0x300000 │ │ │ │ vmlal.u , d17, d0[0] │ │ │ │ addsmi r2, r0, #1792 @ 0x700 │ │ │ │ - bne 0xfe100878 │ │ │ │ + bne 0xfe100858 │ │ │ │ andcs pc, r7, #201326595 @ 0xc000003 │ │ │ │ mulcs r0, r4, pc @ │ │ │ │ strbmi fp, [r2, #-704]! @ 0xfffffd40 │ │ │ │ - bl 0xfe980888 │ │ │ │ + bl 0xfe980868 │ │ │ │ vsubl.u8 q8, d1, d12 │ │ │ │ - b 0x14a3a8c │ │ │ │ + b 0x14a3a6c │ │ │ │ svclt 0x00846111 │ │ │ │ - b 0x10fd5c0 │ │ │ │ + b 0x10fd5a0 │ │ │ │ vaddl.u8 q9, d3, d2 │ │ │ │ strbmi r4, [r2, #-519]! @ 0xfffffdf9 │ │ │ │ tstvs r3, #323584 @ 0x4f000 │ │ │ │ - bl 0xfe980890 │ │ │ │ + bl 0xfe980870 │ │ │ │ sbcslt r0, r2, #12, 4 @ 0xc0000000 │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ svclt 0x0084428b │ │ │ │ - b 0x10d7404 │ │ │ │ + b 0x10d73e4 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - blx 0x8bdeac │ │ │ │ - bl 0x4904b0 │ │ │ │ + blx 0x8bde8c │ │ │ │ + bl 0x490490 │ │ │ │ stceq 12, cr4, [r3], {17} │ │ │ │ - blx 0x8bd4dc │ │ │ │ + blx 0x8bd4bc │ │ │ │ @ instruction: 0xf64ffc8c │ │ │ │ strbmi r7, [r6, #767]! @ 0x2ff │ │ │ │ uqadd8mi fp, r0, r4 │ │ │ │ addmi r4, fp, #16, 12 @ 0x1000000 │ │ │ │ - bne 0x17c08dc │ │ │ │ + bne 0x17c08bc │ │ │ │ andmi lr, r3, r0, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ stceq 2, cr11, [sl], {131} @ 0x83 │ │ │ │ addsmi r0, r3, #0, 24 │ │ │ │ @@ -197054,49 +197046,49 @@ │ │ │ │ strne fp, [r9], #-523 @ 0xfffffdf5 │ │ │ │ vmlsl.u8 , d0, d3 │ │ │ │ @ instruction: 0x4120eb01 │ │ │ │ addslt r2, r8, #0, 22 │ │ │ │ movwcs fp, #16300 @ 0x3fac │ │ │ │ stmdbcs r0, {r8, r9, sp} │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ - b 0x10d175c │ │ │ │ + b 0x10d173c │ │ │ │ andsvs r4, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ strcs pc, [r7], #-833 @ 0xfffffcbf │ │ │ │ vhsub.u8 , q7, │ │ │ │ strtmi r2, [r4], #3079 @ 0xc07 │ │ │ │ vmull.u , d0, d3[0] │ │ │ │ svceq 0x0000f1bc │ │ │ │ strmi pc, [r7], #-833 @ 0xfffffcbf │ │ │ │ - b 0x14bd6b8 │ │ │ │ - b 0x1c99f8c │ │ │ │ + b 0x14bd698 │ │ │ │ + b 0x1c99f6c │ │ │ │ vcgt.u8 d16, d14, d3 │ │ │ │ - b 0x14a3b80 │ │ │ │ + b 0x14a3b60 │ │ │ │ strtmi r6, [r4], #289 @ 0x121 │ │ │ │ @ instruction: 0x612eeb01 │ │ │ │ bicsvc lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ adclt r0, sp, #134217728 @ 0x8000000 │ │ │ │ svceq 0x0000f1bc │ │ │ │ strmi lr, [ip], #-2639 @ 0xfffff5b1 │ │ │ │ andvs lr, r1, r0, asr #20 │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ vst2.8 {d0-d3}, [r4], r4 │ │ │ │ @ instruction: 0x4328047f │ │ │ │ - b 0x10daf94 │ │ │ │ + b 0x10daf74 │ │ │ │ svclt 0x00a80004 │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ tstcs r0, r3, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ stc2 10, cr15, [r1], {15} @ │ │ │ │ - bl 0xfe9bd3c0 │ │ │ │ + bl 0xfe9bd3a0 │ │ │ │ strne r0, [r9], #-780 @ 0xfffffcf4 │ │ │ │ smlawtmi r0, r1, fp, lr │ │ │ │ addslt r2, fp, #0, 22 │ │ │ │ andmi lr, r1, r3, asr #20 │ │ │ │ movwcs fp, #16300 @ 0x3fac │ │ │ │ stmdbcs r0, {r8, r9, sp} │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ @@ -197107,15 +197099,15 @@ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ strcs pc, [r7], #-833 @ 0xfffffcbf │ │ │ │ vhsub.u8 , q7, │ │ │ │ sublt r2, r8, #1792 @ 0x700 │ │ │ │ @ instruction: 0x0c04ebac │ │ │ │ @ instruction: 0xf1bc1a1b │ │ │ │ vpmax.f32 d16, d1, d0 │ │ │ │ - b 0x14a1c1c │ │ │ │ + b 0x14a1bfc │ │ │ │ sbcslt r2, r8, #12, 10 @ 0x3000000 │ │ │ │ stcmi 3, cr15, [r7], {78} @ 0x4e │ │ │ │ movweq lr, #14959 @ 0x3a6f │ │ │ │ @ instruction: 0x6121ea4f │ │ │ │ @ instruction: 0x0c04ebac │ │ │ │ smlawtvs lr, r1, fp, lr │ │ │ │ bicsvc lr, r3, #323584 @ 0x4f000 │ │ │ │ @@ -197129,37 +197121,37 @@ │ │ │ │ @ instruction: 0x4328047f │ │ │ │ svclt 0x00a82900 │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ andsvs r4, r3, r0, lsr #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - bl 0x1bd464 │ │ │ │ + bl 0x1bd444 │ │ │ │ andlt r4, r9, #-2080374784 @ 0x84000000 │ │ │ │ - bl 0xff11b860 │ │ │ │ + bl 0xff11b840 │ │ │ │ addslt r4, r8, #32, 2 │ │ │ │ movwcs fp, #16300 @ 0x3fac │ │ │ │ stmdbcs r0, {r8, r9, sp} │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ - b 0x10d18a4 │ │ │ │ + b 0x10d1884 │ │ │ │ andsvs r4, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - bl 0xfe9bd490 │ │ │ │ + bl 0xfe9bd470 │ │ │ │ andlt r4, r9, #-2080374784 @ 0x84000000 │ │ │ │ - bl 0x11b88c │ │ │ │ + bl 0x11b86c │ │ │ │ addslt r4, r8, #32, 2 │ │ │ │ movwcs fp, #16300 @ 0x3fac │ │ │ │ stmdbcs r0, {r8, r9, sp} │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ - b 0x10d18d0 │ │ │ │ + b 0x10d18b0 │ │ │ │ andsvs r4, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x5bd6bc │ │ │ │ + blx 0x5bd69c │ │ │ │ stceq 3, cr15, [r9], {129} @ 0x81 │ │ │ │ tstmi r0, r1, lsl #22 │ │ │ │ ldceq 2, cr11, [fp], {152} @ 0x98 │ │ │ │ andmi lr, r1, r0, asr #20 │ │ │ │ tstmi r1, pc, asr #20 │ │ │ │ movwcs fp, #16152 @ 0x3f18 │ │ │ │ svclt 0x00082901 │ │ │ │ @@ -197169,93 +197161,93 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ strcs pc, [r7], #-961 @ 0xfffffc3f │ │ │ │ stccs 3, cr15, [r7], {206} @ 0xce │ │ │ │ strmi pc, [r7, #-961] @ 0xfffffc3f │ │ │ │ sbclt r4, r3, #164, 8 @ 0xa4000000 │ │ │ │ vmov.i16 , #37632 @ 0x9300 │ │ │ │ - b 0x149451c │ │ │ │ - b 0x1499d2c │ │ │ │ + b 0x14944fc │ │ │ │ + b 0x1499d0c │ │ │ │ @ instruction: 0xf1bc2c1c │ │ │ │ @ instruction: 0xf3ce0f01 │ │ │ │ strtmi r4, [ip], #3079 @ 0xc07 │ │ │ │ tstvs lr, r1, lsl #22 │ │ │ │ - b 0x14bd870 │ │ │ │ - b 0x1499960 │ │ │ │ - b 0x14a2148 │ │ │ │ + b 0x14bd850 │ │ │ │ + b 0x1499940 │ │ │ │ + b 0x14a2128 │ │ │ │ svclt 0x00082c1c │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ @ instruction: 0xf1bcb2a4 │ │ │ │ - b 0x10d492c │ │ │ │ - b 0x14a8d30 │ │ │ │ + b 0x10d490c │ │ │ │ + b 0x14a8d10 │ │ │ │ svclt 0x00082111 │ │ │ │ movweq pc, #16451 @ 0x4043 @ │ │ │ │ - ldrbeq pc, [pc, #-1029]! @ 0xd0933 @ │ │ │ │ + ldrbeq pc, [pc, #-1029]! @ 0xd0913 @ │ │ │ │ stmdbcs r1, {r5, r8, r9, lr} │ │ │ │ andeq lr, r5, r0, asr #20 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ andsvs r0, r3, r8, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stc2 10, cr15, [r1], {31} @ │ │ │ │ - bl 0xfe9bd768 │ │ │ │ + bl 0xfe9bd748 │ │ │ │ stceq 3, cr0, [r9], {12} │ │ │ │ tstmi r0, r1, asr #23 │ │ │ │ ldceq 2, cr11, [fp], {152} @ 0x98 │ │ │ │ movwcs fp, #16140 @ 0x3f0c │ │ │ │ - b 0x10d9970 │ │ │ │ + b 0x10d9950 │ │ │ │ stceq 0, cr4, [r9], {1} │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ andsvs r0, r3, ip, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ sbclt fp, r8, #805306380 @ 0x3000000c │ │ │ │ strcs pc, [r7], #-961 @ 0xfffffc3f │ │ │ │ vshll.u8 , d11, #6 │ │ │ │ - bl 0xfebdbdb8 │ │ │ │ + bl 0xfebdbd98 │ │ │ │ vmull.u8 q8, d1, d4 │ │ │ │ sbcslt r4, r8, #29360128 @ 0x1c00000 │ │ │ │ - b 0x1493614 │ │ │ │ - blx 0xfed99ddc │ │ │ │ - b 0x18cdbbc │ │ │ │ - b 0x149be24 │ │ │ │ + b 0x14935f4 │ │ │ │ + blx 0xfed99dbc │ │ │ │ + b 0x18cdb9c │ │ │ │ + b 0x149be04 │ │ │ │ vsra.u8 d22, d1, #2 │ │ │ │ - bl 0xff123dd8 │ │ │ │ - bl 0xfebe9238 │ │ │ │ - b 0x1493dd8 │ │ │ │ + bl 0xff123db8 │ │ │ │ + bl 0xfebe9218 │ │ │ │ + b 0x1493db8 │ │ │ │ svclt 0x00081353 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ andvs lr, r1, r0, asr #20 │ │ │ │ strmi lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ - b 0x18bd868 │ │ │ │ + b 0x18bd848 │ │ │ │ @ instruction: 0xf4052c1c │ │ │ │ svclt 0x0008057f │ │ │ │ movweq pc, #16451 @ 0x4043 @ │ │ │ │ - beq 0x321a68 │ │ │ │ + beq 0x321a48 │ │ │ │ andeq lr, r5, r0, asr #20 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ andsvs r0, r3, r8, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - bl 0x1bd810 │ │ │ │ + bl 0x1bd7f0 │ │ │ │ addlt r4, r9, #1140850688 @ 0x44000000 │ │ │ │ tstmi r0, r1, asr #23 │ │ │ │ ldceq 2, cr11, [fp], {152} @ 0x98 │ │ │ │ - b 0x10dba18 │ │ │ │ + b 0x10db9f8 │ │ │ │ svclt 0x00084001 │ │ │ │ stceq 3, cr2, [r9], {3} │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ andsvs r0, r3, ip, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - bl 0xfe9bd83c │ │ │ │ + bl 0xfe9bd81c │ │ │ │ addlt r4, r9, #1140850688 @ 0x44000000 │ │ │ │ tstmi r0, r1, lsl #22 │ │ │ │ ldceq 2, cr11, [fp], {152} @ 0x98 │ │ │ │ andmi lr, r1, r0, asr #20 │ │ │ │ tstmi r1, pc, asr #20 │ │ │ │ movwcs fp, #16140 @ 0x3f0c │ │ │ │ stmdbcs r1, {r8, r9, sp} │ │ │ │ @@ -197263,76 +197255,76 @@ │ │ │ │ andsvs r0, r3, ip, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andlt r1, r9, #184549376 @ 0xb000000 │ │ │ │ @ instruction: 0x4320eb03 │ │ │ │ @ instruction: 0xf080fa01 │ │ │ │ vmov.i32 , #139 @ 0x0000008b │ │ │ │ - b 0x10d0fac │ │ │ │ + b 0x10d0f8c │ │ │ │ tstcs r0, r3 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0x6c21ea4f │ │ │ │ - bl 0x3fd7ac │ │ │ │ - blx 0x11abf04 │ │ │ │ + bl 0x3fd78c │ │ │ │ + blx 0x11abee4 │ │ │ │ vcgt.u8 d31, d16, d0 │ │ │ │ vhsub.u8 d18, d0, d7 │ │ │ │ - b 0x14a0eac │ │ │ │ + b 0x14a0e8c │ │ │ │ vqdmulh.s q8, , d0[7] │ │ │ │ - b 0x1191bb4 │ │ │ │ + b 0x1191b94 │ │ │ │ vcgt.u8 d22, d1, d12 │ │ │ │ strbtmi r2, [r2], #-3079 @ 0xfffff3f9 │ │ │ │ tstpmi r7, r1, asr #6 @ p-variant is OBSOLETE │ │ │ │ bicseq r4, r2, r8, lsl #8 │ │ │ │ rsbsmi pc, pc, #33554432 @ 0x2000000 │ │ │ │ tstmi r3, #192, 6 │ │ │ │ rsbseq pc, pc, r0, lsl #8 │ │ │ │ tstcs r0, r8, lsl r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ andlt r1, r3, #167772160 @ 0xa000000 │ │ │ │ - bl 0xff17d6f0 │ │ │ │ - bne 0x17a0f50 │ │ │ │ + bl 0xff17d6d0 │ │ │ │ + bne 0x17a0f30 │ │ │ │ vmla.i , , d0[0] │ │ │ │ - b 0x1191c14 │ │ │ │ + b 0x1191bf4 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x6c21ea4f │ │ │ │ sublt fp, r3, #-1610612732 @ 0xa0000004 │ │ │ │ @ instruction: 0x6c20ebcc │ │ │ │ vpmin.u8 d17, d16, d11 │ │ │ │ - b 0x1499714 │ │ │ │ + b 0x14996f4 │ │ │ │ sha256h.32 q8, q0, q14 │ │ │ │ vaddl.u8 q10, d3, d7 │ │ │ │ - b 0x1191c20 │ │ │ │ + b 0x1191c00 │ │ │ │ vcgt.u8 d22, d1, d12 │ │ │ │ - bl 0xfe95bf28 │ │ │ │ + bl 0xfe95bf08 │ │ │ │ vhsub.u8 d16, d1, d12 │ │ │ │ - bne 0x10e1330 │ │ │ │ + bne 0x10e1310 │ │ │ │ vst4. {d0,d2,d4,d6}, [r2 :64], r2 │ │ │ │ biceq r4, r0, #-268435449 @ 0xf0000007 │ │ │ │ vst2.8 {d4-d7}, [r0 :64], r3 │ │ │ │ tstmi r8, #127 @ 0x7f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andlt fp, r3, #-1610612736 @ 0xa0000000 │ │ │ │ eormi lr, r0, r2, asr #23 │ │ │ │ @ instruction: 0x4321eb03 │ │ │ │ vmla.i , , d0[0] │ │ │ │ - b 0x1191c80 │ │ │ │ + b 0x1191c60 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andlt fp, r3, #-1610612736 @ 0xa0000000 │ │ │ │ eormi lr, r0, r2, lsl #22 │ │ │ │ @ instruction: 0x4321eba3 │ │ │ │ vmla.i , , d0[0] │ │ │ │ - b 0x1191ca0 │ │ │ │ + b 0x1191c80 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ addlt r0, r2, #2816 @ 0xb00 │ │ │ │ andsmi lr, r0, r3, lsl #22 │ │ │ │ @ instruction: 0xf181fa12 │ │ │ │ stmdaeq r9, {r6, fp}^ │ │ │ │ @@ -197347,40 +197339,40 @@ │ │ │ │ movwmi pc, #29632 @ 0x73c0 @ │ │ │ │ vmov.i16 q8, #144 @ 0x0090 │ │ │ │ strbtmi r2, [r2], #-519 @ 0xfffffdf9 │ │ │ │ smlabtmi r7, r1, r3, pc @ │ │ │ │ vnmlaeq.f32 s29, s28, s30 │ │ │ │ ldmdaeq r2, {r0, r1, r3, sl, lr}^ │ │ │ │ andvs lr, lr, r0, asr #20 │ │ │ │ - b 0x10d312c │ │ │ │ - b 0x10d8fcc │ │ │ │ + b 0x10d310c │ │ │ │ + b 0x10d8fac │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x20f14a │ │ │ │ + blx 0x20f12a │ │ │ │ addlt r0, r3, #2560 @ 0xa00 │ │ │ │ - bl 0xff17da00 │ │ │ │ - bne 0x17a1020 │ │ │ │ + bl 0xff17d9e0 │ │ │ │ + bne 0x17a1000 │ │ │ │ vmul.i q8, , d0[0] │ │ │ │ - b 0x1191d24 │ │ │ │ + b 0x1191d04 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x6c11ea4f │ │ │ │ sbclt fp, r3, #-1610612724 @ 0xa000000c │ │ │ │ @ instruction: 0x6c10ebcc │ │ │ │ @ instruction: 0xf3c01a9b │ │ │ │ - b 0x1499824 │ │ │ │ + b 0x1499804 │ │ │ │ vmov.i32 q8, #36095 @ 0x00008cff │ │ │ │ vaddl.u8 q10, d3, d7 │ │ │ │ - b 0x1191d30 │ │ │ │ + b 0x1191d10 │ │ │ │ vsubw.u8 q11, , d12 │ │ │ │ - bl 0xfe95c038 │ │ │ │ + bl 0xfe95c018 │ │ │ │ vsubl.u8 q8, d1, d12 │ │ │ │ - bne 0x10e1440 │ │ │ │ + bne 0x10e1420 │ │ │ │ vst4. {d0,d2,d4,d6}, [r2 :64], r2 │ │ │ │ biceq r4, r0, #-268435449 @ 0xf0000007 │ │ │ │ vst2.8 {d4-d7}, [r0 :64], r3 │ │ │ │ tstmi r8, #127 @ 0x7f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -197391,41 +197383,41 @@ │ │ │ │ andmi lr, r0, r3, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ addlt fp, r3, #-1610612728 @ 0xa0000008 │ │ │ │ andsmi lr, r0, r2, lsl #22 │ │ │ │ tstmi r1, #166912 @ 0x28c00 │ │ │ │ vmul.i q8, , d0[0] │ │ │ │ - b 0x1191dac │ │ │ │ + b 0x1191d8c │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ sbclt fp, fp, #536870924 @ 0x2000000c │ │ │ │ vrshr.u64 d20, d10, #64 │ │ │ │ svclt 0x00942c07 │ │ │ │ - bne 0xff557af8 │ │ │ │ + bne 0xff557ad8 │ │ │ │ vabal.u8 , d0, d0 │ │ │ │ svclt 0x00984e07 │ │ │ │ vrshr.u64 , q5, #63 │ │ │ │ svclt 0x00882307 │ │ │ │ ldrmi fp, [ip, #722] @ 0x2d2 │ │ │ │ - bl 0xfec00ed4 │ │ │ │ - bl 0xfe9940b4 │ │ │ │ + bl 0xfec00eb4 │ │ │ │ + bl 0xfe994094 │ │ │ │ vmull.u8 q8, d1, d12 │ │ │ │ cdpeq 3, 0, cr4, cr9, cr7, {0} │ │ │ │ - blx 0x18a272c │ │ │ │ + blx 0x18a270c │ │ │ │ svclt 0x0094fc8c │ │ │ │ movweq lr, #60323 @ 0xeba3 │ │ │ │ vmlaeq.f64 d14, d19, d30 │ │ │ │ svclt 0x00984494 │ │ │ │ - b 0x14bdc30 │ │ │ │ + b 0x14bdc10 │ │ │ │ svclt 0x00886310 │ │ │ │ @ instruction: 0xf28efa5f │ │ │ │ svclt 0x0094428b │ │ │ │ - bne 0x1797bfc │ │ │ │ + bne 0x1797bdc │ │ │ │ andeq lr, ip, r2, lsl #22 │ │ │ │ sbcslt fp, r9, #140, 30 @ 0x230 │ │ │ │ strmi fp, [r8], #-713 @ 0xfffffd37 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ @@ -197435,90 +197427,90 @@ │ │ │ │ svceq 0x0002f010 │ │ │ │ @ instruction: 0xf443bf18 │ │ │ │ @ instruction: 0xf010437f │ │ │ │ svclt 0x00180f04 │ │ │ │ cmnpeq pc, #1124073472 @ p-variant is OBSOLETE @ 0x43000000 │ │ │ │ svclt 0x00480700 │ │ │ │ cmnpmi pc, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ - b 0xfe121184 │ │ │ │ + b 0xfe121164 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28334 │ │ │ │ + bl 0xfec28314 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ bicmi r4, r0, #11534336 @ 0xb00000 │ │ │ │ movwls r4, #1641 @ 0x669 │ │ │ │ ldmdavs fp, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ @ instruction: 0xf0ac0300 │ │ │ │ - blmi 0x390160 │ │ │ │ - blls 0x12b1c0 │ │ │ │ + blmi 0x390140 │ │ │ │ + blls 0x12b1a0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andlt r4, r3, r0, asr #7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ @ instruction: 0xf1d6fb04 │ │ │ │ - svclt 0x0000fcab │ │ │ │ + svclt 0x0000fcbb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28388 │ │ │ │ + bl 0xfec28368 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ strbtmi r4, [r9], -fp, lsl #12 │ │ │ │ - blmi 0x435d98 │ │ │ │ + blmi 0x435d78 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldc2 0, cr15, [r0], #532 @ 0x214 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bicmi sp, r0, #-2147483646 @ 0x80000002 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x20f33e │ │ │ │ - stc2 1, cr15, [r2], {214} @ 0xd6 │ │ │ │ + blx 0x20f31e │ │ │ │ + ldc2 1, cr15, [r2], {214} @ 0xd6 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec283d8 │ │ │ │ + bl 0xfec283b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmcs pc!, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ @ │ │ │ │ @ instruction: 0xf040bfce │ │ │ │ andlt r0, r2, #268435456 @ 0x10000000 │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ svclt 0x00ca7000 │ │ │ │ - bl 0x1bda3c │ │ │ │ + bl 0x1bda1c │ │ │ │ subseq r0, r2, r2, asr #4 │ │ │ │ - blx 0xdd202 │ │ │ │ - blx 0x18de02 │ │ │ │ + blx 0xdd1e2 │ │ │ │ + blx 0x18dde2 │ │ │ │ @ instruction: 0xf1b3f303 │ │ │ │ - blle 0xffea9008 │ │ │ │ + blle 0xffea8fe8 │ │ │ │ sbcsvc lr, r0, r0, lsl #22 │ │ │ │ @ instruction: 0xf5a01040 │ │ │ │ - blcs 0xae014 │ │ │ │ + blcs 0xadff4 │ │ │ │ tstcs r0, r5, lsl #16 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64cbd08 │ │ │ │ - vsubw.s8 , q8, d0 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6450333 │ │ │ │ - vaddw.s8 q11, q8, d28 │ │ │ │ + vsra.s64 d22, d12, #64 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmla.i d22, d16, d0[2] │ │ │ │ + vshr.s64 d22, d24, #64 │ │ │ │ vhadd.s8 d16, d0, d30 │ │ │ │ @ instruction: 0xf1a13252 │ │ │ │ svclt 0x0000fc61 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2844c │ │ │ │ + bl 0xfec2842c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r5, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf89d4604 │ │ │ │ ldmdblt sp!, {r4, sp, lr} │ │ │ │ strble r0, [r9], #-792 @ 0xfffffce8 │ │ │ │ @ instruction: 0xf04f1892 │ │ │ │ ldrshmi r3, [fp, #-95] @ 0xffffffa1 │ │ │ │ @@ -197528,15 +197520,15 @@ │ │ │ │ addvs pc, r0, pc, asr #32 │ │ │ │ vst4.16 {d16-d19}, [r3 :64], fp │ │ │ │ @ instruction: 0xf0415180 │ │ │ │ @ instruction: 0xf1970101 │ │ │ │ mcrrne 8, 11, pc, r3, cr7 @ │ │ │ │ cmnpmi pc, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabteq pc, r0, r2, pc @ │ │ │ │ - b 0x119294 │ │ │ │ + b 0x119274 │ │ │ │ stmiblt sp!, {r0, r1, r6, r7, r8, ip}^ │ │ │ │ stmdaeq fp, {r0, r2, r5, sp, lr}^ │ │ │ │ vst4.16 {d0[3],d1[3],d2[3],d3[3]}, [r3], r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @@ -197564,50 +197556,50 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ mlaeq r0, sp, r8, pc @ │ │ │ │ ldmiblt lr!, {r1, r2, r5, fp, sp, lr} │ │ │ │ svclt 0x0058031f │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ - bl 0x5864fc │ │ │ │ + bl 0x5864dc │ │ │ │ ldrmi r0, [r4], r2, lsl #28 │ │ │ │ @ instruction: 0x463e415b │ │ │ │ svccc 0x00014672 │ │ │ │ ldrble r0, [r6, #793]! @ 0x319 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ - bl 0x7e2ba0 │ │ │ │ + bl 0x7e2b80 │ │ │ │ eorvs r0, r6, ip, lsl #24 │ │ │ │ tsteq r1, r3, asr #22 │ │ │ │ tstpeq r3, #67108867 @ p-variant is OBSOLETE @ 0x4000003 │ │ │ │ andeq pc, r1, #6 │ │ │ │ suble r2, r8, r0, lsl #16 │ │ │ │ rsble r2, r2, r0, lsl #20 │ │ │ │ orrcs pc, r9, r3, asr #7 │ │ │ │ vst4.16 {d16-d19}, [r1], r9 │ │ │ │ @ instruction: 0xf0416100 │ │ │ │ - b 0x1491768 │ │ │ │ + b 0x1491748 │ │ │ │ vst2. {d23-d24}, [pc :128], r1 │ │ │ │ @ instruction: 0xf04f5300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf04f37ff │ │ │ │ movwcc r0, #7807 @ 0x1e7f │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdbeq r3, {r0, r1, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d15, d12, d3 │ │ │ │ stmdbeq r2, {r0, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ vqdmulh.s d15, d8, d0 │ │ │ │ andcs pc, r9, #1024 @ 0x400 │ │ │ │ stmdbeq r1, {r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ addmi r4, r7, #1241513984 @ 0x4a000000 │ │ │ │ andeq lr, r2, #129024 @ 0x1f800 │ │ │ │ - b 0x14c5f4c │ │ │ │ + b 0x14c5f2c │ │ │ │ stmiane r9, {r2, r3, r4, r6, r7, r8, ip, sp, lr}^ │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ - b 0x11134d0 │ │ │ │ - b 0x14adae0 │ │ │ │ + b 0x11134b0 │ │ │ │ + b 0x14adac0 │ │ │ │ @ instruction: 0xf5b10c6c │ │ │ │ @ instruction: 0xf14c5380 │ │ │ │ @ instruction: 0xf5b33cff │ │ │ │ @ instruction: 0xf17c5f80 │ │ │ │ eorsle r0, r8, #0, 24 │ │ │ │ @ instruction: 0xf3c11bad │ │ │ │ andcs r0, r0, fp, lsl #2 │ │ │ │ @@ -197617,15 +197609,15 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ tstlt sl, #248, 6 @ 0xe0000003 │ │ │ │ movtcc pc, #25539 @ 0x63c3 @ │ │ │ │ addeq pc, r0, r3, lsl #1 │ │ │ │ @ instruction: 0xf7ff1bad │ │ │ │ sbclt pc, r1, #3824 @ 0xef0 │ │ │ │ - bl 0x2193f8 │ │ │ │ + bl 0x2193d8 │ │ │ │ movweq r7, #38357 @ 0x95d5 │ │ │ │ eorvs r1, r5, sp, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0x415b1892 │ │ │ │ @@ -197634,90 +197626,90 @@ │ │ │ │ vst2.8 {d2[2],d3[2]}, [r1], sl │ │ │ │ @ instruction: 0xf0216100 │ │ │ │ tstcc r1, r1, lsl #2 │ │ │ │ ldr r0, [sl, r9, asr #32] │ │ │ │ movwcc pc, #29635 @ 0x73c3 @ │ │ │ │ addvc pc, r0, r3, lsl #9 │ │ │ │ @ instruction: 0xf645e7da │ │ │ │ - vaddw.s8 q11, q8, d28 │ │ │ │ + vsra.s64 d22, d12, #64 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmla.i d22, d16, d0[7] │ │ │ │ - blmi 0x151500 │ │ │ │ + vshr.s64 q11, q6, #64 │ │ │ │ + blmi 0x1514e0 │ │ │ │ rsbcc pc, lr, #64, 4 │ │ │ │ - blx 0x178dad6 │ │ │ │ - mlaseq r3, r8, pc, ip @ │ │ │ │ + blx 0x178dab6 │ │ │ │ + eorseq ip, r3, r8, lsl #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2865c │ │ │ │ + bl 0xfec2863c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ @ instruction: 0x460e4b36 │ │ │ │ ldmdavs fp, {r0, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7690300 │ │ │ │ - vmov.i8 d31, #141 @ 0x8d │ │ │ │ + vmull.p8 , d0, d29 │ │ │ │ movwls r5, #9159 @ 0x23c7 │ │ │ │ movwmi pc, #32 @ │ │ │ │ @ instruction: 0xf1b34604 │ │ │ │ stmdale pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} @ │ │ │ │ svceq 0x00c0b32b │ │ │ │ @ instruction: 0xf1b3d139 │ │ │ │ @ instruction: 0xd0104fff │ │ │ │ @ instruction: 0xf3c40762 │ │ │ │ vst2. {d16-d19}, [pc :64], r3 │ │ │ │ stmdage r2, {r1, r2, r3, r4, r5, r7, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf7ff9500 │ │ │ │ stmdals r2, {r0, r1, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf00005c0 │ │ │ │ @ instruction: 0xb32540ff │ │ │ │ - b 0x10d3cd8 │ │ │ │ - blmi 0x9597bc │ │ │ │ - blls 0x1ab524 │ │ │ │ + b 0x10d3cb8 │ │ │ │ + blmi 0x95979c │ │ │ │ + blls 0x1ab504 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle fp, r0, lsl #6 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r3!, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ andmi pc, r0, r0 │ │ │ │ rscsmi pc, pc, r0, asr #32 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ @ instruction: 0xe7e68033 │ │ │ │ @ instruction: 0xf7524631 │ │ │ │ - stmiblt r8, {r0, r3, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blvc 0xda2d74 │ │ │ │ + stmiblt r8, {r0, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + blvc 0xda2d54 │ │ │ │ sbcsle r2, lr, r0, lsl #22 │ │ │ │ - bleq 0x349518 │ │ │ │ + bleq 0x3494f8 │ │ │ │ sbccc lr, r1, r0, asr #20 │ │ │ │ ldmdahi r3!, {r0, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ - blmi 0x4315d8 │ │ │ │ - blls 0x1ab578 │ │ │ │ + blmi 0x4315b8 │ │ │ │ + blls 0x1ab558 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andlt r4, r4, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stclt 7, cr15, [sl], {105} @ 0x69 │ │ │ │ + ldclt 7, cr15, [sl], {105} @ 0x69 │ │ │ │ ldmdahi r3!, {r1, r4, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ - bcs 0xf15fc │ │ │ │ + bcs 0xf15dc │ │ │ │ ldrtmi sp, [r1], -fp, ror #3 │ │ │ │ @ instruction: 0xf7694620 │ │ │ │ - ldrb pc, [sl, r5, ror #25] @ │ │ │ │ - blx 0xff30dc98 │ │ │ │ + @ instruction: 0xe7dafcf5 │ │ │ │ + blx 0xff70dc78 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, r0, asr fp │ │ │ │ ldrmi r4, [r0], pc, lsl #12 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stc2 7, cr15, [r4, #420]! @ 0x1a4 │ │ │ │ + ldc2 7, cr15, [r4, #420]! @ 0x1a4 │ │ │ │ movwmi pc, #32 @ │ │ │ │ strbpl pc, [r7, #960] @ 0x3c0 @ │ │ │ │ @ instruction: 0xf1b34604 │ │ │ │ strls r4, [r2, #-4095] @ 0xfffff001 │ │ │ │ svclt 0x0008d846 │ │ │ │ strmi pc, [r0], #-0 │ │ │ │ tstlt r3, #17 │ │ │ │ @@ -197725,77 +197717,77 @@ │ │ │ │ eormi r7, r3, r0, ror #7 │ │ │ │ subsle r2, fp, r0, lsl #22 │ │ │ │ strmi pc, [r0], -r4 │ │ │ │ stmdble r1!, {r2, r3, r4, r5, r6, r7, r8, sl, fp, sp} │ │ │ │ mvnslt r7, fp, ror sl │ │ │ │ @ instruction: 0x4634883b │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ - blmi 0xff1694 │ │ │ │ - blls 0x1ab614 │ │ │ │ + blmi 0xff1674 │ │ │ │ + blls 0x1ab5f4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r4, r0, lsl #6 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdahi fp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ strmi pc, [r0], #-4 │ │ │ │ - ldrbtmi pc, [pc], #68 @ 0xd15d4 @ │ │ │ │ + ldrbtmi pc, [pc], #68 @ 0xd15b4 @ │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ @ instruction: 0xe7e4803b │ │ │ │ bicseq pc, r3, #196, 6 @ 0x10000003 │ │ │ │ mvnscs r0, r2, ror #14 │ │ │ │ @ instruction: 0xf8cda802 │ │ │ │ @ instruction: 0xf7ff8000 │ │ │ │ - blls 0x190e9c │ │ │ │ - b 0x10d52f4 │ │ │ │ + blls 0x190e7c │ │ │ │ + b 0x10d52d4 │ │ │ │ ldrbeq r0, [fp, #193] @ 0xc1 │ │ │ │ mvnsmi pc, #3 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ - b 0xfe0e22d0 │ │ │ │ + b 0xfe0e22b0 │ │ │ │ strb r0, [lr, r3, lsl #8] │ │ │ │ @ instruction: 0xf7524639 │ │ │ │ - @ instruction: 0xb1b8f839 │ │ │ │ + @ instruction: 0xb1b8f849 │ │ │ │ ldmdahi fp!, {r1, r3, r4, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ cmnlt r2, fp, lsr r0 │ │ │ │ ldmdavs sl, {r1, r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r8], -r9, lsr #2 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf76941f0 │ │ │ │ - strtmi fp, [r0], -r1, lsl #23 │ │ │ │ + @ instruction: 0x4620bb91 │ │ │ │ @ instruction: 0xf7694639 │ │ │ │ - strmi pc, [r4], -r3, ror #24 │ │ │ │ - blcs 0xf0330 │ │ │ │ + @ instruction: 0x4604fc73 │ │ │ │ + blcs 0xf0310 │ │ │ │ strb sp, [r9, pc, lsr #1]! │ │ │ │ svceq 0x00e1883b │ │ │ │ @ instruction: 0xf04378ba │ │ │ │ eorshi r0, fp, r4, lsl r3 │ │ │ │ ldmdale r4, {r0, r1, r9, fp, sp} │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ - beq 0x152674 │ │ │ │ + beq 0x152654 │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ @ instruction: 0xf004b121 │ │ │ │ @ instruction: 0xf0444400 │ │ │ │ @ instruction: 0xe79a44ff │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ cmnpvc pc, #208666624 @ p-variant is OBSOLETE @ 0xc700000 │ │ │ │ ldreq pc, [lr], #-867 @ 0xfffffc9d │ │ │ │ @ instruction: 0xf1d6e793 │ │ │ │ - andcs pc, r0, r7, lsr #20 │ │ │ │ - @ instruction: 0x61acf645 │ │ │ │ + andcs pc, r0, r7, lsr sl @ │ │ │ │ + orrsvs pc, ip, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ addscs pc, sl, #64, 4 │ │ │ │ @ instruction: 0xff96f169 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq ip, [r3], -r8 │ │ │ │ + eorseq ip, r3, r8, lsr #31 │ │ │ │ tstcs r3, r1, lsl #6 │ │ │ │ vhsub.s8 q9, , q0 │ │ │ │ andvc r2, r3, #256 @ 0x100 │ │ │ │ @ instruction: 0xf8a07283 │ │ │ │ bicvc ip, r1, r5 │ │ │ │ andcs r7, r0, r2, asr #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -197871,26 +197863,26 @@ │ │ │ │ @ instruction: 0xf8a03f9e │ │ │ │ @ instruction: 0xf8a03fd4 │ │ │ │ @ instruction: 0xf8a03fe6 │ │ │ │ @ instruction: 0xf8a03fb0 │ │ │ │ andcs r3, r0, r2, asr #31 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec289f0 │ │ │ │ + bl 0xfec289d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ strmi r3, [r4], -r0, lsl #30 │ │ │ │ andsmi r4, sl, fp, asr #32 │ │ │ │ svceq 0x0040f412 │ │ │ │ vmov.i32 d29, #150 @ 0x00000096 │ │ │ │ - blcc 0x126610 │ │ │ │ + blcc 0x1265f0 │ │ │ │ svclt 0x008f2b02 │ │ │ │ @ instruction: 0xf64c2300 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ - bl 0xd18e8 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + bl 0xd18c8 │ │ │ │ svclt 0x00980083 │ │ │ │ umaalcc pc, r8, r0, r8 @ │ │ │ │ svccc 0x006af884 │ │ │ │ svccc 0x007cf884 │ │ │ │ svccc 0x008ef884 │ │ │ │ svccc 0x00a0f884 │ │ │ │ ldrle r0, [r1, #-789] @ 0xfffffceb │ │ │ │ @@ -197924,15 +197916,15 @@ │ │ │ │ vmla.i , , d3[4] │ │ │ │ @ instruction: 0xf8846040 │ │ │ │ @ instruction: 0xf8840f74 │ │ │ │ @ instruction: 0xf8840f86 │ │ │ │ @ instruction: 0xf8840f98 │ │ │ │ @ instruction: 0xf8840faa │ │ │ │ @ instruction: 0xf8840fbc │ │ │ │ - bcs 0xd57fc │ │ │ │ + bcs 0xd57dc │ │ │ │ @ instruction: 0x078bd05d │ │ │ │ movwcs sp, #1365 @ 0x555 │ │ │ │ sbccs r2, r0, #1073741856 @ 0x40000020 │ │ │ │ andmi pc, r3, r2, asr #4 │ │ │ │ svccc 0x0082f884 │ │ │ │ svccc 0x0084f884 │ │ │ │ svceq 0x007ff8a4 │ │ │ │ @@ -197967,1324 +197959,1324 @@ │ │ │ │ svcne 0x0098f884 │ │ │ │ svcne 0x00aaf884 │ │ │ │ svcne 0x00bcf884 │ │ │ │ svcne 0x00cef884 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bcs 0x100e50 │ │ │ │ + bcs 0x100e30 │ │ │ │ streq sp, [fp, r4, asr #1] │ │ │ │ movwcs sp, #5289 @ 0x14a9 │ │ │ │ subcs r2, r0, #-1073741824 @ 0xc0000000 │ │ │ │ andcs pc, r1, r5, asr #4 │ │ │ │ - blcs 0x10b824 │ │ │ │ + blcs 0x10b804 │ │ │ │ @ instruction: 0x2000d1ba │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28b9c │ │ │ │ + bl 0xfec28b7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf752b280 │ │ │ │ - tstpcs r0, r9, lsl r8 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r9, lsr #16 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - ldmdalt r6, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldmdblt r8, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdalt r6!, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdblt r8!, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28bcc │ │ │ │ + bl 0xfec28bac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf752b280 │ │ │ │ - tstpcs r0, r5, lsl #16 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r5, lsl r8 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - stmlt r0, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldmiblt r4!, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmlt r0, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiblt r4, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28bfc │ │ │ │ + bl 0xfec28bdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf752b280 │ │ │ │ - tstpcs r0, r5, lsl #24 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r5, lsl ip @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - svclt 0x00e4f752 │ │ │ │ - stmdalt r0!, {r0, r1, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svclt 0x00f4f752 │ │ │ │ + ldmdalt r0!, {r0, r1, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28c2c │ │ │ │ + bl 0xfec28c0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf75cb280 │ │ │ │ - tstpcs r0, r9, asr #18 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r9, asr r9 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - stmiblt r4!, {r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blt 0x68f7c4 │ │ │ │ + ldmiblt r4!, {r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blt 0xa8f7a4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28c5c │ │ │ │ + bl 0xfec28c3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf766b280 │ │ │ │ - tstpcs r0, sp, ror sl @ p-variant is OBSOLETE │ │ │ │ + smlabbcs r0, sp, sl, pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - blt 0xfed8f818 │ │ │ │ - bllt 0x70f81c │ │ │ │ + blt 0xff18f7f8 │ │ │ │ + bllt 0xb0f7fc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28c8c │ │ │ │ + bl 0xfec28c6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf766b280 │ │ │ │ - tstpcs r0, r5, asr sl @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r5, ror #20 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - blt 0xfe38f848 │ │ │ │ - blt 0xfeb0f84c │ │ │ │ + blt 0xfe78f828 │ │ │ │ + blt 0xfef0f82c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28cbc │ │ │ │ + bl 0xfec28c9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf766b280 │ │ │ │ - tstpcs r0, r1, asr sl @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r1, ror #20 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - blt 0xfe28f878 │ │ │ │ - blt 0x8f87c │ │ │ │ + blt 0xfe68f858 │ │ │ │ + bllt 0x48f85c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28cec │ │ │ │ + bl 0xfec28ccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf766b280 │ │ │ │ - tstpcs r0, r9, lsr #20 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r9, lsr sl @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - blt 0x188f8a8 │ │ │ │ - blt 0xfe48f8ac │ │ │ │ + blt 0x1c8f888 │ │ │ │ + blt 0xfe88f88c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28d1c │ │ │ │ + bl 0xfec28cfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r0, #248, 30 @ 0x3e0 │ │ │ │ - blx 0x80f8c6 │ │ │ │ + blx 0xc0f8a6 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - mrrclt 7, 6, pc, r6, cr7 @ │ │ │ │ - ldclt 7, cr15, [r2], {103} @ 0x67 │ │ │ │ + stcllt 7, cr15, [r6], #-412 @ 0xfffffe64 │ │ │ │ + stclt 7, cr15, [r2], #412 @ 0x19c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28d48 │ │ │ │ + bl 0xfec28d28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ addlt r4, r0, #20, 12 @ 0x1400000 │ │ │ │ addvc pc, ip, #2097152 @ 0x200000 │ │ │ │ @ instruction: 0xf766b289 │ │ │ │ - andcc pc, r1, r7, asr #29 │ │ │ │ + ldrdcc pc, [r1], -r7 │ │ │ │ ldmdale r9, {r0, r1, fp, sp} │ │ │ │ - orrvc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + cmnpvc r0, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr4, {6} │ │ │ │ - b 0xfe16d0e4 │ │ │ │ + b 0xfe16d0c4 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ subsmi r4, r3, r0, ror r3 │ │ │ │ cdpcc 8, 15, cr15, cr8, cr4, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vaddw.s8 q11, q8, d28 │ │ │ │ - blmi 0x19205c │ │ │ │ + vsra.s64 d22, d12, #64 │ │ │ │ + blmi 0x19203c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf169123f │ │ │ │ svclt 0x0000fd0b │ │ │ │ - eorseq ip, r3, r4, ror #31 │ │ │ │ + ldrsbteq ip, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28dbc │ │ │ │ + bl 0xfec28d9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ addlt r4, r0, #20, 12 @ 0x1400000 │ │ │ │ addvc pc, ip, #2097152 @ 0x200000 │ │ │ │ @ instruction: 0xf766b289 │ │ │ │ - andcc pc, r1, r9, lsl #29 │ │ │ │ + mulcc r1, r9, lr │ │ │ │ ldmdale r9, {r0, r1, fp, sp} │ │ │ │ - orrvc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + cmnpvc r0, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr4, {6} │ │ │ │ - b 0xfe16d158 │ │ │ │ + b 0xfe16d138 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ subsmi r4, r3, r0, ror r3 │ │ │ │ cdpcc 8, 15, cr15, cr8, cr4, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vaddw.s8 q11, q8, d28 │ │ │ │ - blmi 0x1920d0 │ │ │ │ + vsra.s64 d22, d12, #64 │ │ │ │ + blmi 0x1920b0 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf169123f │ │ │ │ svclt 0x0000fcd1 │ │ │ │ - eorseq ip, r3, r4, ror #31 │ │ │ │ + ldrsbteq ip, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28e30 │ │ │ │ + bl 0xfec28e10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf6024614 │ │ │ │ @ instruction: 0xf7667268 │ │ │ │ - andcc pc, r1, r3, lsl #29 │ │ │ │ + mulcc r1, r3, lr │ │ │ │ ldmdale r9, {r0, r1, fp, sp} │ │ │ │ - orrvc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + cmnpvc r0, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr4, {6} │ │ │ │ - b 0xfe16d1c8 │ │ │ │ + b 0xfe16d1a8 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ subsmi r4, r3, r0, ror r3 │ │ │ │ cdpcc 8, 15, cr15, cr8, cr4, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vaddw.s8 q11, q8, d28 │ │ │ │ - blmi 0x192140 │ │ │ │ + vsra.s64 d22, d12, #64 │ │ │ │ + blmi 0x192120 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf169123f │ │ │ │ svclt 0x0000fc99 │ │ │ │ - eorseq ip, r3, r4, ror #31 │ │ │ │ + ldrsbteq ip, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28ea0 │ │ │ │ + bl 0xfec28e80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf6024614 │ │ │ │ @ instruction: 0xf7667268 │ │ │ │ - andcc pc, r1, r1, lsr #28 │ │ │ │ + andcc pc, r1, r1, lsr lr @ │ │ │ │ ldmdale r9, {r0, r1, fp, sp} │ │ │ │ - orrvc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + cmnpvc r0, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr4, {6} │ │ │ │ - b 0xfe16d238 │ │ │ │ + b 0xfe16d218 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ subsmi r4, r3, r0, ror r3 │ │ │ │ cdpcc 8, 15, cr15, cr8, cr4, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vaddw.s8 q11, q8, d28 │ │ │ │ - blmi 0x1921b0 │ │ │ │ + vsra.s64 d22, d12, #64 │ │ │ │ + blmi 0x192190 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf169123f │ │ │ │ svclt 0x0000fc61 │ │ │ │ - eorseq ip, r3, r4, ror #31 │ │ │ │ + ldrsbteq ip, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec28f10 │ │ │ │ + bl 0xfec28ef0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf6049c06 │ │ │ │ strls r7, [r0, #-1384] @ 0xfffffa98 │ │ │ │ - cdp2 7, 8, cr15, cr8, cr6, {3} │ │ │ │ + cdp2 7, 9, cr15, cr8, cr6, {3} │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ @ instruction: 0xf64cd819 │ │ │ │ - vsubw.s8 , q8, d0 │ │ │ │ - bl 0x192a00 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ + bl 0x1929e0 │ │ │ │ @ instruction: 0xf8d40380 │ │ │ │ ldclvs 14, cr2, [fp, #-992] @ 0xfffffc20 │ │ │ │ movwvc lr, #14978 @ 0x3a82 │ │ │ │ cmnpmi r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c44053 │ │ │ │ strdlt r3, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsr sp │ │ │ │ - @ instruction: 0x61acf645 │ │ │ │ + orrsvs pc, ip, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ eorsne pc, pc, #64, 4 │ │ │ │ stc2 1, cr15, [r8], #-420 @ 0xfffffe5c │ │ │ │ - eorseq ip, r3, r4, ror #31 │ │ │ │ + ldrsbteq ip, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec28f80 │ │ │ │ + bl 0xfec28f60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf6049c06 │ │ │ │ strls r7, [r0, #-1384] @ 0xfffffa98 │ │ │ │ - cdp2 7, 0, cr15, cr4, cr6, {3} │ │ │ │ + cdp2 7, 1, cr15, cr4, cr6, {3} │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ @ instruction: 0xf64cd819 │ │ │ │ - vsubw.s8 , q8, d0 │ │ │ │ - bl 0x192a70 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ + bl 0x192a50 │ │ │ │ @ instruction: 0xf8d40380 │ │ │ │ ldclvs 14, cr2, [fp, #-992] @ 0xfffffc20 │ │ │ │ movwvc lr, #14978 @ 0x3a82 │ │ │ │ cmnpmi r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c44053 │ │ │ │ strdlt r3, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsr sp │ │ │ │ - @ instruction: 0x61acf645 │ │ │ │ + orrsvs pc, ip, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ eorsne pc, pc, #64, 4 │ │ │ │ - blx 0xffd0e38a │ │ │ │ - eorseq ip, r3, r4, ror #31 │ │ │ │ + blx 0xffd0e36a │ │ │ │ + ldrsbteq ip, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28ff0 │ │ │ │ + bl 0xfec28fd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7630ff8 │ │ │ │ - smlattcs r0, fp, sp, pc @ │ │ │ │ + strdcs pc, [r0, -fp] │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andeq pc, lr, #192, 6 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf760b280 │ │ │ │ - svclt 0x0000bba1 │ │ │ │ + svclt 0x0000bbb1 │ │ │ │ andeq pc, lr, #192, 6 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf760b280 │ │ │ │ - svclt 0x0000bfe3 │ │ │ │ - stmdalt r4, {r2, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x0000bff3 │ │ │ │ + ldmdalt r4, {r2, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #32 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - mrrclt 7, 6, pc, r6, cr0 @ │ │ │ │ + stcllt 7, cr15, [r6], #-384 @ 0xfffffe80 │ │ │ │ andmi pc, r0, #32 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stmialt r4!, {r0, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blt 0xff30fc38 │ │ │ │ + ldmlt r4!, {r0, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blt 0xff70fc18 │ │ │ │ strcs fp, [r0], #-1296 @ 0xfffffaf0 │ │ │ │ @ instruction: 0xf02146a6 │ │ │ │ @ instruction: 0xf6c74c00 │ │ │ │ addmi r7, r4, #240, 28 @ 0xf00 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -fp, lsl #4 │ │ │ │ @ instruction: 0x46208812 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7604010 │ │ │ │ - svclt 0x0000bd07 │ │ │ │ + svclt 0x0000bd17 │ │ │ │ strcs fp, [r0], #-1296 @ 0xfffffaf0 │ │ │ │ @ instruction: 0xf02146a6 │ │ │ │ @ instruction: 0xf6c74c00 │ │ │ │ addmi r7, r4, #240, 28 @ 0xf00 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -fp, lsl #4 │ │ │ │ @ instruction: 0x46208812 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7614010 │ │ │ │ - svclt 0x0000b953 │ │ │ │ + svclt 0x0000b963 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29120 │ │ │ │ + bl 0xfec29100 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - @ instruction: 0xf7640ff8 │ │ │ │ - strdcs pc, [r0, -pc] │ │ │ │ + @ instruction: 0xf7650ff8 │ │ │ │ + tstpcs r0, pc, lsl #16 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andeq pc, lr, #192, 6 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf762b280 │ │ │ │ - svclt 0x0000baeb │ │ │ │ + svclt 0x0000bafb │ │ │ │ andeq pc, lr, #192, 6 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf762b280 │ │ │ │ - svclt 0x0000be0f │ │ │ │ - blt 0x108fd20 │ │ │ │ + svclt 0x0000be1f │ │ │ │ + blt 0x148fd00 │ │ │ │ andmi pc, r0, #32 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - bllt 0xfe48fd38 │ │ │ │ + bllt 0xfe88fd18 │ │ │ │ andmi pc, r0, #32 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - cdplt 7, 11, cr15, cr12, cr2, {3} │ │ │ │ - stcllt 7, cr15, [r4], #-404 @ 0xfffffe6c │ │ │ │ + cdplt 7, 12, cr15, cr12, cr2, {3} │ │ │ │ + ldcllt 7, cr15, [r4], #-404 @ 0xfffffe6c │ │ │ │ strcs fp, [r0], #-1296 @ 0xfffffaf0 │ │ │ │ @ instruction: 0xf02146a6 │ │ │ │ @ instruction: 0xf6c74c00 │ │ │ │ addmi r7, r4, #240, 28 @ 0xf00 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -fp, lsl #4 │ │ │ │ @ instruction: 0x46208812 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7624010 │ │ │ │ - svclt 0x0000bc2d │ │ │ │ + svclt 0x0000bc3d │ │ │ │ strcs fp, [r0], #-1296 @ 0xfffffaf0 │ │ │ │ @ instruction: 0xf02146a6 │ │ │ │ @ instruction: 0xf6c74c00 │ │ │ │ addmi r7, r4, #240, 28 @ 0xf00 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -fp, lsl #4 │ │ │ │ @ instruction: 0x46208812 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7624010 │ │ │ │ - svclt 0x0000bf57 │ │ │ │ - bllt 0xff60fdc4 │ │ │ │ - mrrclt 7, 5, pc, lr, cr14 @ │ │ │ │ + svclt 0x0000bf67 │ │ │ │ + bllt 0xffa0fda4 │ │ │ │ + stcllt 7, cr15, [lr], #-376 @ 0xfffffe88 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29258 │ │ │ │ + bl 0xfec29238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf75e0ff8 │ │ │ │ - tstpcs r0, sp, ror #26 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, sp, ror sp @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29278 │ │ │ │ + bl 0xfec29258 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46154611 │ │ │ │ - ldc2l 7, cr15, [sl, #-376] @ 0xfffffe88 │ │ │ │ + stc2l 7, cr15, [sl, #-376]! @ 0xfffffe88 │ │ │ │ strtmi r4, [r9], -r4, lsl #12 │ │ │ │ adclt r4, r4, #48, 12 @ 0x3000000 │ │ │ │ - ldc2l 7, cr15, [r4, #-376] @ 0xfffffe88 │ │ │ │ + stc2l 7, cr15, [r4, #-376]! @ 0xfffffe88 │ │ │ │ andmi lr, r0, r4, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ andlt r4, r0, #268435461 @ 0x10000005 │ │ │ │ @ instruction: 0xf764461a │ │ │ │ - svclt 0x0000b8c5 │ │ │ │ + svclt 0x0000b8d5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec292bc │ │ │ │ + bl 0xfec2929c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ movwcs r4, #1553 @ 0x611 │ │ │ │ submi r4, r9, #35651584 @ 0x2200000 │ │ │ │ stmiavc r5!, {r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf76470a3 │ │ │ │ - strhtvc pc, [r5], r3 @ │ │ │ │ + adcvc pc, r5, r3, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec292f0 │ │ │ │ + bl 0xfec292d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e2397c │ │ │ │ + bl 0x1e2395c │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ strls r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf75f2203 │ │ │ │ - strbne pc, [r1, r1, ror #30] @ │ │ │ │ + @ instruction: 0x17c1ff71 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0434661 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2934c │ │ │ │ + bl 0xfec2932c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e239d8 │ │ │ │ + bl 0x1e239b8 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ stmiavc r2!, {r0, r1, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf75f9400 │ │ │ │ - @ instruction: 0x17c1ff33 │ │ │ │ + strbne pc, [r1, r3, asr #30] @ │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0434661 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf7634249 │ │ │ │ - svclt 0x0000bfc3 │ │ │ │ + svclt 0x0000bfd3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec293b4 │ │ │ │ + bl 0xfec29394 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ movwcs r4, #1553 @ 0x611 │ │ │ │ submi r4, r9, #35651584 @ 0x2200000 │ │ │ │ adcvc r7, r3, r5, lsr #17 │ │ │ │ - @ instruction: 0xffb2f763 │ │ │ │ + @ instruction: 0xffc2f763 │ │ │ │ andcs r7, r0, #165 @ 0xa5 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec293e4 │ │ │ │ + bl 0xfec293c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23a70 │ │ │ │ + bl 0x1e23a50 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ strls r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf75f2203 │ │ │ │ - @ instruction: 0x17c1ff37 │ │ │ │ + strbne pc, [r1, r7, asr #30] @ │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0434661 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29440 │ │ │ │ + bl 0xfec29420 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23acc │ │ │ │ + bl 0x1e23aac │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ stmiavc r2!, {r0, r1, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf75f9400 │ │ │ │ - strbne pc, [r1, r9, lsl #30] @ │ │ │ │ + bfine pc, r9, (invalid: 30:1) @ │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0434661 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7634252 │ │ │ │ - svclt 0x0000bec5 │ │ │ │ + svclt 0x0000bed5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec294a4 │ │ │ │ + bl 0xfec29484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ andcs r4, r0, #19922944 @ 0x1300000 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ addmi r4, r2, #157286400 @ 0x9600000 │ │ │ │ cdpvc 6, 15, cr15, cr0, cr7, {6} │ │ │ │ - bl 0x207e4c8 │ │ │ │ + bl 0x207e4a8 │ │ │ │ movwle r0, #48652 @ 0xbe0c │ │ │ │ strls r7, [r0], #-2210 @ 0xfffff75e │ │ │ │ - @ instruction: 0xff24f75f │ │ │ │ + @ instruction: 0xff34f75f │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrmi r8, [r0], -r3, lsr #16 │ │ │ │ @ instruction: 0xf0434611 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ addlt r4, r0, #268435461 @ 0x10000005 │ │ │ │ @ instruction: 0xf765461a │ │ │ │ - svclt 0x0000ba05 │ │ │ │ + svclt 0x0000ba15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29508 │ │ │ │ + bl 0xfec294e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ movwcs r4, #1553 @ 0x611 │ │ │ │ submi r4, r9, #35651584 @ 0x2200000 │ │ │ │ stmiavc r5!, {r7, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf76570a3 │ │ │ │ - strdvc pc, [r5], r3 @ │ │ │ │ + adcvc pc, r5, r3, lsl #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2953c │ │ │ │ + bl 0xfec2951c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23bc8 │ │ │ │ + bl 0x1e23ba8 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ strls r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf7612203 │ │ │ │ - tstpcs r0, pc, asr lr @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, pc, ror #28 @ p-variant is OBSOLETE │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0432100 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29598 │ │ │ │ + bl 0xfec29578 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23c24 │ │ │ │ + bl 0x1e23c04 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ stmiavc r2!, {r0, r1, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7619400 │ │ │ │ - tstpcs r0, r1, lsr lr @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r1, asr #28 @ p-variant is OBSOLETE │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0432100 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf7654249 │ │ │ │ - svclt 0x0000b91f │ │ │ │ + svclt 0x0000b92f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29600 │ │ │ │ + bl 0xfec295e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ movwcs r4, #1553 @ 0x611 │ │ │ │ submi r4, r9, #35651584 @ 0x2200000 │ │ │ │ adcvc r7, r3, r5, lsr #17 │ │ │ │ - @ instruction: 0xf90ef765 │ │ │ │ + @ instruction: 0xf91ef765 │ │ │ │ andcs r7, r0, #165 @ 0xa5 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29630 │ │ │ │ + bl 0xfec29610 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23cbc │ │ │ │ + bl 0x1e23c9c │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ strls r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf7612203 │ │ │ │ - tstpcs r0, sp, lsr #28 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, sp, lsr lr @ p-variant is OBSOLETE │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0432100 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2968c │ │ │ │ + bl 0xfec2966c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23d18 │ │ │ │ + bl 0x1e23cf8 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ stmiavc r2!, {r0, r1, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7619400 │ │ │ │ - strdcs pc, [r0, -pc] │ │ │ │ + tstpcs r0, pc, lsl #28 @ p-variant is OBSOLETE │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0432100 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7654252 │ │ │ │ - svclt 0x0000b839 │ │ │ │ + svclt 0x0000b849 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec296f0 │ │ │ │ + bl 0xfec296d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ andcs r4, r0, #19922944 @ 0x1300000 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ addmi r4, r2, #157286400 @ 0x9600000 │ │ │ │ cdpvc 6, 15, cr15, cr0, cr7, {6} │ │ │ │ - bl 0x207e714 │ │ │ │ + bl 0x207e6f4 │ │ │ │ movwle r0, #48652 @ 0xbe0c │ │ │ │ strls r7, [r0], #-2210 @ 0xfffff75e │ │ │ │ - cdp2 7, 1, cr15, cr4, cr1, {3} │ │ │ │ + cdp2 7, 2, cr15, cr4, cr1, {3} │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrmi r8, [r0], -r3, lsr #16 │ │ │ │ @ instruction: 0xf0434611 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andlt r4, r0, #-1879048188 @ 0x90000004 │ │ │ │ - ldclt 7, cr15, [r2], {99} @ 0x63 │ │ │ │ + stclt 7, cr15, [r2], #-396 @ 0xfffffe74 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29750 │ │ │ │ + bl 0xfec29730 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ @ instruction: 0xf763b200 │ │ │ │ - adcvc pc, r5, r3, lsl #24 │ │ │ │ + adcvc pc, r5, r3, lsl ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29780 │ │ │ │ + bl 0xfec29760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0200ff8 │ │ │ │ ldrmi r4, [r3], -r0, lsl #24 │ │ │ │ svcmi 0x00fff1bc │ │ │ │ strmi sp, [sl], -fp, lsl #16 │ │ │ │ @ instruction: 0xf75f2103 │ │ │ │ - tstpcs r0, r9, lsr #24 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r9, lsr ip @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r2, {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec297c8 │ │ │ │ + bl 0xfec297a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0200ff8 │ │ │ │ ldrmi r4, [r3], -r0, lsl #24 │ │ │ │ svcmi 0x00fff1bc │ │ │ │ strmi sp, [sl], -fp, lsl #16 │ │ │ │ @ instruction: 0xf75f7899 │ │ │ │ - tstpcs r0, r5, lsl #24 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r5, lsl ip @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r2, {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf7634249 │ │ │ │ - svclt 0x0000bba9 │ │ │ │ + svclt 0x0000bbb9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29818 │ │ │ │ + bl 0xfec297f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ - blx 0xfe7903ba │ │ │ │ + blx 0xfeb9039a │ │ │ │ smlatbcs r0, r5, r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ tstcs r3, r2, lsl #16 │ │ │ │ - stclt 7, cr15, [r0], #-380 @ 0xfffffe84 │ │ │ │ + ldclt 7, cr15, [r0], #-380 @ 0xfffffe84 │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ ldmvc r9, {r1, fp, ip, lr, pc} │ │ │ │ - stclt 7, cr15, [sl], {95} @ 0x5f │ │ │ │ + ldclt 7, cr15, [sl], {95} @ 0x5f │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf7634252 │ │ │ │ - svclt 0x0000badd │ │ │ │ + svclt 0x0000baed │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ ldmvc r9, {r1, fp, ip, lr, pc} │ │ │ │ - mcrrlt 7, 5, pc, r4, cr15 @ │ │ │ │ + mrrclt 7, 5, pc, r4, cr15 @ │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ @ instruction: 0xf0422100 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ addlt r4, r0, #-1879048188 @ 0x90000004 │ │ │ │ - ldcllt 7, cr15, [r4, #400] @ 0x190 │ │ │ │ + stcllt 7, cr15, [r4, #400]! @ 0x190 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec298dc │ │ │ │ + bl 0xfec298bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ @ instruction: 0xf764b280 │ │ │ │ - adcvc pc, r5, r5, asr #27 │ │ │ │ + ldrdvc pc, [r5], r5 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2990c │ │ │ │ + bl 0xfec298ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0200ff8 │ │ │ │ ldrmi r4, [r3], -r0, lsl #24 │ │ │ │ svcmi 0x00fff1bc │ │ │ │ strmi sp, [sl], -fp, lsl #16 │ │ │ │ @ instruction: 0xf7612103 │ │ │ │ - @ instruction: 0x2100fb9f │ │ │ │ + smlatbcs r0, pc, fp, pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r2, {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29954 │ │ │ │ + bl 0xfec29934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0200ff8 │ │ │ │ ldrmi r4, [r3], -r0, lsl #24 │ │ │ │ svcmi 0x00fff1bc │ │ │ │ strmi sp, [sl], -fp, lsl #16 │ │ │ │ @ instruction: 0xf7617899 │ │ │ │ - tstpcs r0, fp, ror fp @ p-variant is OBSOLETE │ │ │ │ + smlabbcs r0, fp, fp, pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r2, {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf7644249 │ │ │ │ - svclt 0x0000bd0b │ │ │ │ + svclt 0x0000bd1b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec299a4 │ │ │ │ + bl 0xfec29984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ - ldc2l 7, cr15, [ip], #400 @ 0x190 │ │ │ │ + stc2 7, cr15, [ip, #-400] @ 0xfffffe70 │ │ │ │ smlatbcs r0, r5, r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ tstcs r3, r2, lsl #16 │ │ │ │ - bllt 0xfe490564 │ │ │ │ + bllt 0xfe890544 │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ ldmvc r9, {r1, fp, ip, lr, pc} │ │ │ │ - bllt 0x1f10590 │ │ │ │ + bllt 0xfe310570 │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf7644252 │ │ │ │ - svclt 0x0000bc57 │ │ │ │ + svclt 0x0000bc67 │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ ldmvc r9, {r1, fp, ip, lr, pc} │ │ │ │ - bllt 0xfeb905c4 │ │ │ │ + bllt 0xfef905a4 │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ @ instruction: 0xf0422100 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29a60 │ │ │ │ + bl 0xfec29a40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ submi r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf762b200 │ │ │ │ - smlabtcs r0, r5, pc, pc @ │ │ │ │ + ldrdcs pc, [r0, -r5] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29a88 │ │ │ │ + bl 0xfec29a68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ @ instruction: 0xf762b200 │ │ │ │ - adcvc pc, r5, sp, lsr #31 │ │ │ │ + strhtvc pc, [r5], sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29ab8 │ │ │ │ + bl 0xfec29a98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r3, r8 │ │ │ │ vrsubhn.i16 d20, q0, q5 │ │ │ │ @ instruction: 0xf5b1010e │ │ │ │ stmdale fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ addlt r2, r0, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf994f75f │ │ │ │ + @ instruction: 0xf9a4f75f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29b04 │ │ │ │ + bl 0xfec29ae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r3, r8 │ │ │ │ vrsubhn.i16 d20, q0, q5 │ │ │ │ @ instruction: 0xf5b1010e │ │ │ │ stmdale fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ addlt r7, r0, #10027008 @ 0x990000 │ │ │ │ - @ instruction: 0xf96ef75f │ │ │ │ + @ instruction: 0xf97ef75f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29b50 │ │ │ │ + bl 0xfec29b30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ submi r0, r9, #248, 30 @ 0x3e0 │ │ │ │ - cdp2 7, 13, cr15, cr0, cr2, {3} │ │ │ │ + cdp2 7, 14, cr15, cr0, cr2, {3} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29b74 │ │ │ │ + bl 0xfec29b54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ - cdp2 7, 11, cr15, cr10, cr2, {3} │ │ │ │ + cdp2 7, 12, cr15, cr10, cr2, {3} │ │ │ │ smlatbcs r0, r5, r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ tstcs r3, r3, lsl #16 │ │ │ │ @ instruction: 0xf75fb280 │ │ │ │ - ldmdahi sl, {r0, r3, r4, r5, r6, r8, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r3, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ ldmvc r9, {r0, r1, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf75fb280 │ │ │ │ - ldmdahi sl, {r0, r1, r5, r6, r8, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r1, r4, r5, r6, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29bfc │ │ │ │ + bl 0xfec29bdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ subsmi r0, r2, #248, 30 @ 0x3e0 │ │ │ │ - ldc2l 7, cr15, [lr, #392]! @ 0x188 │ │ │ │ + cdp2 7, 0, cr15, cr14, cr2, {3} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ ldmvc r9, {r0, r1, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf75fb280 │ │ │ │ - ldmdahi sl, {r0, r1, r2, r3, r7, r8, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r1, r2, r3, r4, r7, r8, fp, ip, sp, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcs r8, r0, #26 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29c4c │ │ │ │ + bl 0xfec29c2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ submi r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf764b280 │ │ │ │ - @ instruction: 0x2100f9b5 │ │ │ │ + smlabtcs r0, r5, r9, pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29c74 │ │ │ │ + bl 0xfec29c54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ @ instruction: 0xf764b280 │ │ │ │ - umlalvc pc, r5, sp, r9 @ │ │ │ │ + adcvc pc, r5, sp, lsr #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29ca4 │ │ │ │ + bl 0xfec29c84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r3, r8 │ │ │ │ vrsubhn.i16 d20, q0, q5 │ │ │ │ @ instruction: 0xf5b1010e │ │ │ │ stmdale fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ addlt r2, r0, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf8f2f761 │ │ │ │ + @ instruction: 0xf902f761 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29cf0 │ │ │ │ + bl 0xfec29cd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r3, r8 │ │ │ │ vrsubhn.i16 d20, q0, q5 │ │ │ │ @ instruction: 0xf5b1010e │ │ │ │ stmdale fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ addlt r7, r0, #10027008 @ 0x990000 │ │ │ │ - @ instruction: 0xf8ccf761 │ │ │ │ + @ instruction: 0xf8dcf761 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29d3c │ │ │ │ + bl 0xfec29d1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ submi r0, r9, #248, 30 @ 0x3e0 │ │ │ │ - @ instruction: 0xf8e2f764 │ │ │ │ + @ instruction: 0xf8f2f764 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29d60 │ │ │ │ + bl 0xfec29d40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ - @ instruction: 0xf8ccf764 │ │ │ │ + @ instruction: 0xf8dcf764 │ │ │ │ smlatbcs r0, r5, r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ tstcs r3, r3, lsl #16 │ │ │ │ @ instruction: 0xf761b280 │ │ │ │ - ldmdahi sl, {r0, r1, r2, r3, r6, r7, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ ldmvc r9, {r0, r1, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf761b280 │ │ │ │ - ldmdahi sl, {r0, r3, r4, r5, r7, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r3, r6, r7, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29de8 │ │ │ │ + bl 0xfec29dc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ subsmi r0, r2, #248, 30 @ 0x3e0 │ │ │ │ - @ instruction: 0xf828f764 │ │ │ │ + @ instruction: 0xf838f764 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ ldmvc r9, {r0, r1, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf761b280 │ │ │ │ - ldmdahi sl, {r0, r2, r3, r4, r6, r7, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r2, r3, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcs r8, r0, #26 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29e38 │ │ │ │ + bl 0xfec29e18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ ldrmi r2, [lr], r0, lsl #6 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ cdpvc 6, 15, cr15, cr0, cr7, {6} │ │ │ │ addlt r4, r2, r3, lsl #5 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -ip, lsl #6 │ │ │ │ andcs r9, r3, #0, 8 │ │ │ │ - blx 0x17909dc │ │ │ │ + blx 0x1b909bc │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andcs r8, r0, r3, lsr #16 │ │ │ │ @ instruction: 0xf0434601 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29e90 │ │ │ │ + bl 0xfec29e70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ ldrmi r2, [lr], r0, lsl #6 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ cdpvc 6, 15, cr15, cr0, cr7, {6} │ │ │ │ addlt r4, r2, r3, lsl #5 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -ip, lsl #6 │ │ │ │ andcs r9, r3, #0, 8 │ │ │ │ - blx 0x1210a3c │ │ │ │ + blx 0x1610a1c │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andcs r8, r0, r3, lsr #16 │ │ │ │ @ instruction: 0xf0434601 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ addvc r7, r8, fp, lsl #17 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29ef4 │ │ │ │ + bl 0xfec29ed4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0xf182fab2 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ addlt r0, r0, #1196032 @ 0x124000 │ │ │ │ rscvc r7, r3, #937984 @ 0xe5000 │ │ │ │ - mcrr2 7, 5, pc, r0, cr13 @ │ │ │ │ + mrrc2 7, 5, pc, r0, cr13 @ │ │ │ │ smlattcs r0, r5, r2, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29f2c │ │ │ │ + bl 0xfec29f0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0xf182fab2 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ - bvc 0x1a15264 │ │ │ │ + bvc 0x1a15244 │ │ │ │ @ instruction: 0xf75d7263 │ │ │ │ - rsbvc pc, r5, #61184 @ 0xef00 │ │ │ │ + rsbvc pc, r5, #65280 @ 0xff00 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29f60 │ │ │ │ + bl 0xfec29f40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0xf182fab2 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ stmdbeq r9, {r7, r9, ip, sp, pc}^ │ │ │ │ rscvc r7, r3, #937984 @ 0xe5000 │ │ │ │ - stc2l 7, cr15, [lr], #-372 @ 0xfffffe8c │ │ │ │ + ldc2l 7, cr15, [lr], #-372 @ 0xfffffe8c │ │ │ │ andcs r7, r0, #1342177294 @ 0x5000000e │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29f94 │ │ │ │ + bl 0xfec29f74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf283fab3 │ │ │ │ ldmdbeq r2, {r8, r9, sp}^ │ │ │ │ rsbvc r7, r3, #413696 @ 0x65000 │ │ │ │ @ instruction: 0xf75d4623 │ │ │ │ - rsbvc pc, r5, #4416 @ 0x1140 │ │ │ │ + rsbvc pc, r5, #5440 @ 0x1540 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29fc8 │ │ │ │ + bl 0xfec29fa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x1456d50 │ │ │ │ + blmi 0x1456d30 │ │ │ │ addlt fp, r0, #132 @ 0x84 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7680300 │ │ │ │ - vld2.16 {d15,d17}, [r0]! │ │ │ │ + vld2.16 {d15,d17}, [r0 :64]! │ │ │ │ vsubl.u8 q10, d0, d0 │ │ │ │ strmi r2, [r4], -r4, lsl #7 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ mcrrle 3, 0, r9, r5, cr2 │ │ │ │ andeq pc, lr, #192, 6 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ @ instruction: 0xf400bf08 │ │ │ │ @@ -199314,292 +199306,292 @@ │ │ │ │ stmdage r2, {r0, r2, r3, r4, r8, sp} │ │ │ │ andls r0, r0, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf9eef7fe │ │ │ │ mvnseq r9, #2048 @ 0x800 │ │ │ │ strcs pc, [r9], #961 @ 0x3c1 │ │ │ │ orrcs lr, r3, #548864 @ 0x86000 │ │ │ │ mvnsmi pc, #50331648 @ 0x3000000 │ │ │ │ - b 0xfe1e3048 │ │ │ │ + b 0xfe1e3028 │ │ │ │ ldrb r0, [r1, r3] │ │ │ │ @ instruction: 0xf7504629 │ │ │ │ - orrlt pc, r0, r5, lsl #23 │ │ │ │ + @ instruction: 0xb180fb95 │ │ │ │ stmdahi fp!, {r1, r3, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xb12a802b │ │ │ │ @ instruction: 0xf7674628 │ │ │ │ - strmi pc, [r4], -r3, lsr #30 │ │ │ │ + @ instruction: 0x4604ff33 │ │ │ │ strb r4, [r1, r0, lsr #12] │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - @ instruction: 0xf804f768 │ │ │ │ - blvc 0xba46bc │ │ │ │ + @ instruction: 0xf814f768 │ │ │ │ + blvc 0xba469c │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ ldr r4, [r7, r0, lsr #12]! │ │ │ │ @ instruction: 0xf006882b │ │ │ │ stmiavc sl!, {r0, r9, sl} │ │ │ │ tstpeq r4, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ - bcs 0x1b2f70 │ │ │ │ + bcs 0x1b2f50 │ │ │ │ ldm pc, {r2, r4, fp, ip, lr, pc}^ @ │ │ │ │ streq pc, [r5], #-2 │ │ │ │ @ instruction: 0xf0860a02 │ │ │ │ @ instruction: 0xb1260601 │ │ │ │ strmi pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ rscsmi pc, r8, r4, asr #8 │ │ │ │ vst1.32 {d14}, [r4 :128], r2 │ │ │ │ vst3.8 {d20-d22}, [r4], r0 │ │ │ │ @ instruction: 0xf04040f7 │ │ │ │ @ instruction: 0xe79b007f │ │ │ │ - ldc2l 1, cr15, [r0, #848]! @ 0x350 │ │ │ │ + mcr2 1, 0, pc, cr0, cr4, {6} @ │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vaddw.s8 q11, q8, d28 │ │ │ │ - blmi 0x1d33b4 │ │ │ │ + vsra.s64 d22, d12, #64 │ │ │ │ + blmi 0x1d3394 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf168229a │ │ │ │ svclt 0x0000fb5f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq ip, [r3], -r8 │ │ │ │ + eorseq ip, r3, r8, lsr #31 │ │ │ │ @ instruction: 0xf7fe2200 │ │ │ │ svclt 0x0000bb17 │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ svclt 0x0000bb13 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, sp, asr fp │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7680300 │ │ │ │ - @ instruction: 0xf04ff8d1 │ │ │ │ + @ instruction: 0xf04ff8e1 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ vrshr.u64 , q8, #63 │ │ │ │ strmi r5, [ip], -sl, lsl #14 │ │ │ │ - bl 0x1d64770 │ │ │ │ + bl 0x1d64750 │ │ │ │ strls r0, [r2, -r3, lsl #28] │ │ │ │ addsmi sp, r3, #1207959553 @ 0x48000001 │ │ │ │ strbmi fp, [r0, #-3848]! @ 0xfffff0f8 │ │ │ │ strbtmi fp, [r5], -r4, lsl #30 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ @ instruction: 0x432bd015 │ │ │ │ movwcs sp, #37 @ 0x25 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ - blcs 0xe300c │ │ │ │ + blcs 0xe2fec │ │ │ │ vhadd.s8 , q0, q10 │ │ │ │ @ instruction: 0xf00473fc │ │ │ │ addsmi r4, pc, #0, 16 │ │ │ │ - bvc 0x1dca424 │ │ │ │ + bvc 0x1dca404 │ │ │ │ ldmdahi r3!, {r0, r1, r3, r4, r8, r9, ip, sp, pc} │ │ │ │ strbmi r4, [r4], -r5, ror #12 │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ - blmi 0x117306c │ │ │ │ - blls 0x1ad00c │ │ │ │ + blmi 0x117304c │ │ │ │ + blls 0x1acfec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle pc, r0, lsl #6 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ andcs fp, r0, #4 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdahi r3!, {r4, r5, r6, r7, r8, pc} │ │ │ │ strmi pc, [r0], #-4 │ │ │ │ - ldrbtmi pc, [pc], #68 @ 0xd2fcc @ │ │ │ │ + ldrbtmi pc, [pc], #68 @ 0xd2fac @ │ │ │ │ @ instruction: 0xf0434665 │ │ │ │ vst2.8 {d16-d19}, [r4], r2 │ │ │ │ eorshi r0, r3, r0, ror #9 │ │ │ │ strtmi lr, [sl], -r1, ror #15 │ │ │ │ tstpeq r3, #196, 6 @ p-variant is OBSOLETE @ 0x10000003 │ │ │ │ stmdage r2, {r8, sp} │ │ │ │ vrhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf7fe71fd │ │ │ │ - bls 0x19149c │ │ │ │ + bls 0x19147c │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ vrsra.u64 , q8, #63 │ │ │ │ @ instruction: 0x46050413 │ │ │ │ movwpl lr, #10755 @ 0x2a03 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ @ instruction: 0xe7ca405c │ │ │ │ @ instruction: 0xf7504632 │ │ │ │ - @ instruction: 0xb1c8fb9f │ │ │ │ + biclt pc, r8, pc, lsr #23 │ │ │ │ ldmdahi r3!, {r1, r4, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ cmnlt r2, r3, lsr r0 │ │ │ │ ldmdavs sl, {r1, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4630d130 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf76741f0 │ │ │ │ - strtmi fp, [r8], -sp, lsr #29 │ │ │ │ + @ instruction: 0x4628bebd │ │ │ │ ldrtmi r4, [r2], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff8cf767 │ │ │ │ + @ instruction: 0xff9cf767 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ - blcs 0xf1d14 │ │ │ │ + blcs 0xf1cf4 │ │ │ │ strb sp, [r7, r9, lsr #1]! │ │ │ │ svceq 0x00e18833 │ │ │ │ @ instruction: 0xf04378b2 │ │ │ │ eorshi r0, r3, r4, lsl r3 │ │ │ │ ldmdale r9, {r0, r1, r9, fp, sp} │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ stceq 4, cr0, [r2, #-20] @ 0xffffffec │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ @ instruction: 0xf004b139 │ │ │ │ strcs r4, [r0, #-1024] @ 0xfffffc00 │ │ │ │ - ldrbtmi pc, [pc], #68 @ 0xd3074 @ │ │ │ │ + ldrbtmi pc, [pc], #68 @ 0xd3054 @ │ │ │ │ strbteq pc, [r0], #1092 @ 0x444 @ │ │ │ │ @ instruction: 0xf64fe791 │ │ │ │ @ instruction: 0xf6c773ff │ │ │ │ @ instruction: 0xf04f73ef │ │ │ │ vqrshl.u32 , , │ │ │ │ usada8 r8, lr, r4, r0 │ │ │ │ - stc2 1, cr15, [r0, #-848]! @ 0xfffffcb0 │ │ │ │ + ldc2 1, cr15, [r0, #-848]! @ 0xfffffcb0 │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vaddw.s8 q11, q8, d28 │ │ │ │ - blmi 0x1d3554 │ │ │ │ + vsra.s64 d22, d12, #64 │ │ │ │ + blmi 0x1d3534 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf168229a │ │ │ │ svclt 0x0000fa8f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq ip, [r3], -r8 │ │ │ │ + eorseq ip, r3, r8, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2a2b8 │ │ │ │ + bl 0xfec2a298 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xe17040 │ │ │ │ + blmi 0xe17020 │ │ │ │ addlt fp, r0, #133 @ 0x85 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7670300 │ │ │ │ - @ instruction: 0xf420ffd5 │ │ │ │ + @ instruction: 0xf420ffe5 │ │ │ │ vsubw.u8 q10, q0, d0 │ │ │ │ strmi r2, [r4], -r4, lsl #5 │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ ldcle 2, cr9, [r3], #-8 │ │ │ │ movweq pc, #58304 @ 0xe3c0 @ │ │ │ │ vbic.i32 d27, #35584 @ 0x00008b00 │ │ │ │ - bcs 0xdfc2c │ │ │ │ + bcs 0xdfc0c │ │ │ │ @ instruction: 0xf5b3d13c │ │ │ │ svclt 0x00084ff8 │ │ │ │ andle r4, lr, r0, lsl r6 │ │ │ │ movweq pc, #37828 @ 0x93c4 @ │ │ │ │ stmdage r2, {r2, r3, r5, r8, sp} │ │ │ │ addseq r9, fp, #0, 4 │ │ │ │ @ instruction: 0xf8f8f7fe │ │ │ │ - bleq 0x339118 │ │ │ │ + bleq 0x3390f8 │ │ │ │ vst1.32 {d0-d3}, [r0], r0 │ │ │ │ - b 0x10e34f8 │ │ │ │ - blmi 0x853320 │ │ │ │ - blls 0x1ad188 │ │ │ │ + b 0x10e34d8 │ │ │ │ + blmi 0x853300 │ │ │ │ + blls 0x1ad168 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r3, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdahi fp!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ strmi pc, [r0], #-1024 @ 0xfffffc00 │ │ │ │ rscsmi pc, r8, r4, asr #8 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ strb r8, [r6, fp, lsr #32]! │ │ │ │ @ instruction: 0xf7504629 │ │ │ │ - biclt pc, r0, pc, lsl sl @ │ │ │ │ + biclt pc, r0, pc, lsr #20 │ │ │ │ stmdahi fp!, {r1, r3, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ cmnlt sl, fp, lsr #32 │ │ │ │ @ instruction: 0xf7674628 │ │ │ │ - @ instruction: 0x4604fdbd │ │ │ │ + strmi pc, [r4], -sp, asr #27 │ │ │ │ ldrb r4, [r6, r0, lsr #12] │ │ │ │ strtmi r8, [r8], -fp, lsr #16 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf767802b │ │ │ │ - @ instruction: 0xe7cefdb3 │ │ │ │ + strb pc, [lr, r3, asr #27] @ │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - cdp2 7, 9, cr15, cr6, cr7, {3} │ │ │ │ - blvc 0xba4998 │ │ │ │ + cdp2 7, 10, cr15, cr6, cr7, {3} │ │ │ │ + blvc 0xba4978 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ strb r4, [r4, r0, lsr #12] │ │ │ │ - ldc2 1, cr15, [lr], {212} @ 0xd4 │ │ │ │ + stc2 1, cr15, [lr], #848 @ 0x350 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ @ instruction: 0xf7fe2200 │ │ │ │ svclt 0x0000b95b │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ svclt 0x0000b957 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, sp, lsr fp │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7670300 │ │ │ │ - @ instruction: 0xf04fff8d │ │ │ │ + @ instruction: 0xf04fff9d │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r0], r0, lsl #6 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ @ instruction: 0xf3c178f0 │ │ │ │ strmi r5, [ip], -sl, lsl #10 │ │ │ │ - bl 0x1ee49fc │ │ │ │ + bl 0x1ee49dc │ │ │ │ strls r0, [r2, #-515] @ 0xfffffdfd │ │ │ │ - b 0x1507ec8 │ │ │ │ + b 0x1507ea8 │ │ │ │ eorle r0, r8, r3, lsl #4 │ │ │ │ smlalbtle r0, r7, sp, pc @ │ │ │ │ svclt 0x00084543 │ │ │ │ subsle r4, r4, r8, lsr #5 │ │ │ │ tstpeq r3, #67108867 @ p-variant is OBSOLETE @ 0x4000003 │ │ │ │ strls r4, [r0, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0xf640a802 │ │ │ │ @ instruction: 0x462e31fc │ │ │ │ @ instruction: 0xf876f7fe │ │ │ │ vqrdmulh.s32 d25, d15, d2 │ │ │ │ - b 0x2d3644 │ │ │ │ - b 0x11a7e28 │ │ │ │ - blmi 0x9d4224 │ │ │ │ - blls 0x1ad28c │ │ │ │ + b 0x2d3624 │ │ │ │ + b 0x11a7e08 │ │ │ │ + blmi 0x9d4204 │ │ │ │ + blls 0x1ad26c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle pc, r0, lsl #6 │ │ │ │ @ instruction: 0x46214630 │ │ │ │ andcs fp, r0, #4 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdahi fp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ - ldrbtmi pc, [pc], #68 @ 0xd324c @ │ │ │ │ + ldrbtmi pc, [pc], #68 @ 0xd322c @ │ │ │ │ @ instruction: 0xf0434666 │ │ │ │ vst2.8 {d16-d19}, [r4], r2 │ │ │ │ eorshi r0, fp, r0, ror #9 │ │ │ │ ldrtmi lr, [sl], -r1, ror #15 │ │ │ │ - blx 0x1e90fa0 │ │ │ │ - blvc 0xf7f7e4 │ │ │ │ + blx 0xfe290f80 │ │ │ │ + blvc 0xf7f7c4 │ │ │ │ @ instruction: 0xf043883b │ │ │ │ eorshi r0, fp, r1, lsl #6 │ │ │ │ @ instruction: 0x4630b972 │ │ │ │ ldrtmi r4, [sl], -r1, lsr #12 │ │ │ │ - cdp2 7, 7, cr15, cr0, cr7, {3} │ │ │ │ + cdp2 7, 8, cr15, cr0, cr7, {3} │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ - blcs 0xf1f6c │ │ │ │ + blcs 0xf1f4c │ │ │ │ and sp, r3, sp, asr #1 │ │ │ │ @ instruction: 0xf043883b │ │ │ │ eorshi r0, fp, r1, lsl #6 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r8], -r8, lsl #2 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf76741f0 │ │ │ │ - @ instruction: 0x462ebd75 │ │ │ │ + strtmi fp, [lr], -r5, lsl #27 │ │ │ │ ldr r4, [r8, ip, lsr #12]! │ │ │ │ - ldc2 1, cr15, [r0], {212} @ 0xd4 │ │ │ │ + stc2 1, cr15, [r0], #-848 @ 0xfffffcb0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ble 0x6dd2b8 │ │ │ │ + ble 0x6dd298 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2a4c0 │ │ │ │ + bl 0xfec2a4a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcleq 15, cr0, [r1, #992] @ 0x3e0 │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ - bl 0x19b2d0 │ │ │ │ + bl 0x19b2b0 │ │ │ │ @ instruction: 0xf1950141 │ │ │ │ andcc pc, r1, pc, lsl #17 │ │ │ │ strbeq r1, [r0, #64] @ 0x40 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf04fbd08 │ │ │ │ @@ -199616,194 +199608,194 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2a534 │ │ │ │ + bl 0xfec2a514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ addlt r4, r9, #28, 12 @ 0x1c00000 │ │ │ │ addslt r2, r2, #0, 6 │ │ │ │ strls fp, [r0], #-640 @ 0xfffffd80 │ │ │ │ - @ instruction: 0xf980f755 │ │ │ │ + @ instruction: 0xf990f755 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2a568 │ │ │ │ + bl 0xfec2a548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movwcs r4, #1564 @ 0x61c │ │ │ │ @ instruction: 0xf7579400 │ │ │ │ - mullt r2, fp, sl │ │ │ │ + andlt pc, r2, fp, lsr #21 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2a594 │ │ │ │ + bl 0xfec2a574 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ - blvc 0x28ea14 │ │ │ │ + blvc 0x28e9f4 │ │ │ │ strls r9, [r3], #-3080 @ 0xfffff3f8 │ │ │ │ stc 4, cr2, [sp] │ │ │ │ strls r7, [r2], #-2816 @ 0xfffff500 │ │ │ │ - blx 0x109110e │ │ │ │ + blx 0x14910ee │ │ │ │ andcs fp, r0, #4 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2a5c8 │ │ │ │ + bl 0xfec2a5a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r0, #248, 30 @ 0x3e0 │ │ │ │ - @ instruction: 0xf912f75e │ │ │ │ + @ instruction: 0xf922f75e │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - ldmdblt sl!, {r1, r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - stmiblt r8!, {r1, r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiblt sl, {r1, r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8!, {r1, r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a5f4 │ │ │ │ + bl 0xfec2a5d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdahi sp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r0, #12, 12 @ 0xc00000 │ │ │ │ - @ instruction: 0xf8faf75e │ │ │ │ + @ instruction: 0xf90af75e │ │ │ │ svclt 0x005e06eb │ │ │ │ @ instruction: 0xf0238823 │ │ │ │ eorhi r0, r3, r0, lsl r3 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a628 │ │ │ │ + bl 0xfec2a608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdahi sp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf75e460c │ │ │ │ - usateq pc, #11, r3, asr #18 @ │ │ │ │ + strbteq pc, [fp], r3, ror #18 @ │ │ │ │ stmdahi r3!, {r1, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ tstpeq r0, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstcs r0, r3, lsr #32 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a658 │ │ │ │ + bl 0xfec2a638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdahi r5, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf75e4614 │ │ │ │ - strbteq pc, [fp], fp, lsr #19 @ │ │ │ │ + @ instruction: 0x06ebf9bb │ │ │ │ stmdahi r3!, {r1, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ tstpeq r0, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ andcs r8, r0, #35 @ 0x23 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a688 │ │ │ │ + bl 0xfec2a668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ strtmi r2, [r3], -r0, lsl #4 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ strmi pc, [r0, #-261] @ 0xfffffefb │ │ │ │ eorhi r8, r2, r7, lsr #16 │ │ │ │ @ instruction: 0xf7602203 │ │ │ │ - stmdahi r3!, {r0, r1, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - b 0x12a4164 │ │ │ │ + stmdahi r3!, {r0, r1, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + b 0x12a4144 │ │ │ │ eorhi r0, r7, r3, lsl #14 │ │ │ │ tstcs r1, ip, lsl #30 │ │ │ │ @ instruction: 0xf0032100 │ │ │ │ - blcs 0xd4180 │ │ │ │ + blcs 0xd4160 │ │ │ │ @ instruction: 0xf041bf18 │ │ │ │ andcs r0, r0, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2a6d8 │ │ │ │ + bl 0xfec2a6b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r8 │ │ │ │ rsbvc pc, r8, #2097152 @ 0x200000 │ │ │ │ @ instruction: 0xffccf7ff │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ @ instruction: 0xf8d42200 │ │ │ │ @ instruction: 0xf8c43ef8 │ │ │ │ @ instruction: 0xf0232efc │ │ │ │ - b 0x11a42bc │ │ │ │ + b 0x11a429c │ │ │ │ @ instruction: 0xf8c47381 │ │ │ │ strdcs r3, [r0, -r8] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a71c │ │ │ │ + bl 0xfec2a6fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff0 │ │ │ │ stmdahi sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ @ instruction: 0xf1b3460c │ │ │ │ strdle r4, [r7], -pc @ │ │ │ │ - @ instruction: 0xf8d4f75e │ │ │ │ + @ instruction: 0xf8e4f75e │ │ │ │ bicpl pc, r7, #192, 6 │ │ │ │ stmdble r6, {r0, r2, r3, r4, r7, r8, r9, fp, sp} │ │ │ │ mulle sl, lr, fp │ │ │ │ submi pc, pc, pc, asr #32 │ │ │ │ streq pc, [r1, #-69] @ 0xffffffbb │ │ │ │ tstcs r0, r5, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmvn.i32 d27, #8978431 @ 0x0088ffff │ │ │ │ svceq 0x00c30216 │ │ │ │ svclt 0x00142a00 │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ - blcs 0xd416c │ │ │ │ + blcs 0xd414c │ │ │ │ @ instruction: 0xf045d1ef │ │ │ │ @ instruction: 0xf04f0501 │ │ │ │ eorhi r4, r5, pc, asr #32 │ │ │ │ svclt 0x0000e7e9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a780 │ │ │ │ + bl 0xfec2a760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff0 │ │ │ │ stmdahi sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ @ instruction: 0xf1b3460c │ │ │ │ strdle r4, [r7], -pc @ │ │ │ │ - @ instruction: 0xf8a2f75e │ │ │ │ + @ instruction: 0xf8b2f75e │ │ │ │ bicpl pc, r7, #192, 6 │ │ │ │ stmdble r6, {r0, r2, r3, r4, r5, r7, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xd00a2bbe │ │ │ │ subsmi pc, pc, pc, asr #32 │ │ │ │ streq pc, [r1, #-69] @ 0xffffffbb │ │ │ │ tstcs r0, r5, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmvn.i32 d27, #8978431 @ 0x0088ffff │ │ │ │ svceq 0x00c30216 │ │ │ │ svclt 0x00142a00 │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ - blcs 0xd41d0 │ │ │ │ + blcs 0xd41b0 │ │ │ │ @ instruction: 0xf045d1ef │ │ │ │ @ instruction: 0xf04f0501 │ │ │ │ eorhi r4, r5, pc, asr r0 │ │ │ │ svclt 0x0000e7e9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a7e4 │ │ │ │ + bl 0xfec2a7c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf3c10ff0 │ │ │ │ vcgt.s8 d21, d0, d10 │ │ │ │ ldmdahi r5, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr} │ │ │ │ strbmi r4, [r3, #-1556]! @ 0xfffff9ec │ │ │ │ @ instruction: 0xf75ed00b │ │ │ │ - @ instruction: 0xf3c1f8df │ │ │ │ + vmul.i , , d3[7] │ │ │ │ vcgt.s8 d21, d0, d10 │ │ │ │ addsmi r4, r3, #-805306367 @ 0xd0000001 │ │ │ │ vmla.i8 d29, d0, d10 │ │ │ │ addsmi r4, r3, #-536870911 @ 0xe0000001 │ │ │ │ tstcs r0, fp │ │ │ │ mvnne pc, ip, asr #5 │ │ │ │ @ instruction: 0xf0452000 │ │ │ │ @@ -199814,22 +199806,22 @@ │ │ │ │ movwmi r0, #13075 @ 0x3313 │ │ │ │ bicsvc lr, r1, #323584 @ 0x4f000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ rscle r2, r8, r0, lsl #22 │ │ │ │ svclt 0x0000e7ee │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a84c │ │ │ │ + bl 0xfec2a82c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf3c10ff0 │ │ │ │ vcgt.s8 d21, d0, d10 │ │ │ │ ldmdahi r5, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr} │ │ │ │ strbmi r4, [r3, #-1556]! @ 0xfffff9ec │ │ │ │ @ instruction: 0xf75ed00b │ │ │ │ - vmlal.u8 , d17, d27 │ │ │ │ + @ instruction: 0xf3c1f8bb │ │ │ │ vcgt.s8 d21, d0, d10 │ │ │ │ addsmi r4, r3, #-805306365 @ 0xd0000003 │ │ │ │ vmla.i8 d29, d0, d10 │ │ │ │ addsmi r4, r3, #-536870909 @ 0xe0000003 │ │ │ │ tstcs r0, fp │ │ │ │ mvncc pc, ip, asr #5 │ │ │ │ @ instruction: 0xf0452000 │ │ │ │ @@ -199840,207 +199832,207 @@ │ │ │ │ movwmi r0, #13075 @ 0x3313 │ │ │ │ bicsvc lr, r1, #323584 @ 0x4f000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ rscle r2, r8, r0, lsl #22 │ │ │ │ svclt 0x0000e7ee │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2a8b4 │ │ │ │ + bl 0xfec2a894 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ orrlt r4, r2, r4, lsl r6 │ │ │ │ - blcs 0x15b414 │ │ │ │ + blcs 0x15b3f4 │ │ │ │ @ instruction: 0xf778d81e │ │ │ │ - movteq pc, #10631 @ 0x2987 @ │ │ │ │ + movteq pc, #10647 @ 0x2997 @ │ │ │ │ andlt sp, r2, sp, lsl #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf778bd70 │ │ │ │ - streq pc, [r3], #-2425 @ 0xfffff687 │ │ │ │ + streq pc, [r3], #-2441 @ 0xfffff677 │ │ │ │ strdeq sp, [r9, #-81]! @ 0xffffffaf │ │ │ │ andeq pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ rsccc pc, r1, #536870924 @ 0x2000000c │ │ │ │ orrcs lr, r4, r1, asr #20 │ │ │ │ movwcs r4, #8970 @ 0x230a │ │ │ │ ldrtmi r2, [r0], -ip, lsl #2 │ │ │ │ cdp2 7, 8, cr15, cr14, cr11, {7} │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vaddw.s8 q11, q8, d28 │ │ │ │ - blmi 0x193bcc │ │ │ │ + vsra.s64 d22, d12, #64 │ │ │ │ + blmi 0x193bac │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1675245 │ │ │ │ svclt 0x0000ff53 │ │ │ │ - eorseq sp, r3, r0 │ │ │ │ - stmiblt r6, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldmiblt r2!, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrshteq ip, [r3], -r0 │ │ │ │ + ldmiblt r6, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blt 0x1914fc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a934 │ │ │ │ + bl 0xfec2a914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {240} @ 0xf0 │ │ │ │ strtmi r6, [r8], -r5, lsl #16 │ │ │ │ - stc2l 1, cr15, [r0], #-780 @ 0xfffffcf4 │ │ │ │ + ldc2l 1, cr15, [r0], #-780 @ 0xfffffcf4 │ │ │ │ stmdaeq r2, {r0, r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0406ba0 │ │ │ │ - blvs 0xfe91198c │ │ │ │ + blvs 0xfe91196c │ │ │ │ @ instruction: 0xf64d2201 │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf147012f │ │ │ │ - blvs 0xfe9d17bc │ │ │ │ + blvs 0xfe9d179c │ │ │ │ tstcs r0, r8, lsl r8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ addseq r6, r5, r4, ror lr │ │ │ │ svclt 0x009d2896 │ │ │ │ - msreq CPSR_s, #-805306364 @ 0xd0000004 │ │ │ │ + tstpeq r4, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eoreq pc, r0, r3, asr r8 @ │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vmax.s8 d20, d13, d1 │ │ │ │ - vsubw.s8 q8, q0, d20 │ │ │ │ + vorr.i32 d16, #1024 @ 0x00000400 │ │ │ │ andcs r0, r0, r3, lsr r3 │ │ │ │ andcc lr, r1, r2 │ │ │ │ mulle r7, r7, r8 │ │ │ │ - blcs 0x2118f4 │ │ │ │ + blcs 0x2118d4 │ │ │ │ mvnsle r4, sl, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ smlabbcs r0, pc, r0, r2 @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ addscc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldmdavs r8, {r0, r1, r4, r8, ip, sp, pc} │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2a9dc │ │ │ │ + bl 0xfec2a9bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff0 │ │ │ │ vbic.i32 q11, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf5030395 │ │ │ │ addlt r5, r3, r0, lsl #5 │ │ │ │ tstpvc r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blvs 0x14ed968 │ │ │ │ + blvs 0x14ed948 │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ ldrdcs pc, [r8], #131 @ 0x83 │ │ │ │ movwcs lr, #51666 @ 0xc9d2 │ │ │ │ @ instruction: 0xf1639300 │ │ │ │ andlt pc, r3, r9, ror lr @ │ │ │ │ - bl 0x211988 │ │ │ │ + bl 0x211968 │ │ │ │ svclt 0x0096f040 │ │ │ │ - blcs 0x12d928 │ │ │ │ + blcs 0x12d908 │ │ │ │ push {r0, r3, r5, r6, r8, fp, ip, lr, pc} │ │ │ │ vst2. {d20-d23}, [pc :256], r0 │ │ │ │ - bl 0xfec2aa28 │ │ │ │ + bl 0xfec2aa08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fd8 │ │ │ │ vbic.i32 q11, #262144 @ 0x00040000 │ │ │ │ stmdavs r1, {r0, r2, r4, r7, r8, sl} │ │ │ │ stmdavs fp!, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8d3680e │ │ │ │ @ instruction: 0xf8d33290 │ │ │ │ - blvs 0xff69bb68 │ │ │ │ + blvs 0xff69bb48 │ │ │ │ svclt 0x002442be │ │ │ │ - eorsvc pc, r4, r5, asr #12 │ │ │ │ + eorvc pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdbvs r9, {r0, r1, r6, r9, ip, lr, pc} │ │ │ │ stmpl r0, {r0, r2, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrbtvc pc, [sp], #576 @ 0x240 @ │ │ │ │ addmi r1, ip, #195584 @ 0x2fc00 │ │ │ │ ldrsbtls pc, [r8], -r2 @ │ │ │ │ strmi fp, [ip], -r8, lsr #30 │ │ │ │ ldrsbteq pc, [r4], -r8 @ │ │ │ │ stmdale r9!, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ vmin.s8 d20, d10, d28 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vsra.s64 d21, d28, #64 │ │ │ │ @ instruction: 0xf1620132 │ │ │ │ @ instruction: 0x4621fe55 │ │ │ │ ldrsbteq pc, [r8], -r8 @ │ │ │ │ @ instruction: 0xff98f146 │ │ │ │ @ instruction: 0xf8d868a8 │ │ │ │ - bl 0x25f974 │ │ │ │ + bl 0x25f954 │ │ │ │ ldmdavs sl, {r0, r3, r8} │ │ │ │ cdpvs 14, 9, cr6, cr13, cr3, {0} │ │ │ │ movwcs fp, #805 @ 0x325 │ │ │ │ strtmi r9, [r3], -r0, lsl #6 │ │ │ │ ldmiblt r0!, {r3, r5, r7, r8, r9, sl, lr} │ │ │ │ movweq lr, #55768 @ 0xd9d8 │ │ │ │ ldmdavs r9, {r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff50f040 │ │ │ │ ldrsbtcc pc, [r4], -r8 @ │ │ │ │ ldmib r3, {r0, r9, sp}^ │ │ │ │ andlt r0, r3, r0, lsl #2 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdalt r6!, {r6, ip, sp, lr, pc} │ │ │ │ - msrmi (UNDEF: 96), lr │ │ │ │ + cmppmi r0, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ cdp2 1, 2, cr15, cr12, cr2, {3} │ │ │ │ @ instruction: 0xf645e7d5 │ │ │ │ - vmvn.i32 d23, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ andlt r0, r3, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdblt ip!, {r6, ip, sp, lr, pc} │ │ │ │ strls r4, [r0, #-1571] @ 0xfffff9dd │ │ │ │ - blx 0xb0f910 │ │ │ │ + blx 0xb0f8f0 │ │ │ │ @ instruction: 0xf645e7d9 │ │ │ │ - vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ @ instruction: 0xf040002e │ │ │ │ svclt 0x0000b931 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ab08 │ │ │ │ + bl 0xfec2aae8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ stmdavs r0, {r0, r1, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xff0af7ff │ │ │ │ stmdavs r5!, {r8, sp} │ │ │ │ @ instruction: 0xf6454602 │ │ │ │ vmvn.i32 q11, #262144 @ 0x00040000 │ │ │ │ stmdbvs fp!, {r0, r2, r4, r7, sl} │ │ │ │ - bvs 0xaf7d30 │ │ │ │ + bvs 0xaf7d10 │ │ │ │ stmiavs r0!, {ip, pc} │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ andpl pc, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf02a3010 │ │ │ │ - blvs 0x1a11b34 │ │ │ │ - blle 0x39b14c │ │ │ │ + blvs 0x1a11b14 │ │ │ │ + blle 0x39b12c │ │ │ │ @ instruction: 0xf6454620 │ │ │ │ - vmla.f d23, d0, d0[1] │ │ │ │ + vbic.i32 d23, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf163012e │ │ │ │ ldrdlt pc, [r3], -r7 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 0, 15, cr15, cr4, cr0, {2} │ │ │ │ stc2l 1, cr15, [r6], #600 @ 0x258 │ │ │ │ @ instruction: 0xf6454603 │ │ │ │ - vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ strtmi r0, [r0], -lr, lsr #2 │ │ │ │ @ instruction: 0xf163681a │ │ │ │ andlt pc, r3, r7, asr #27 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 0, 14, cr15, cr4, cr0, {2} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ab84 │ │ │ │ + bl 0xfec2ab64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf1cc6818 │ │ │ │ - andcc pc, r1, sp, ror #28 │ │ │ │ + andcc pc, r1, sp, ror lr @ │ │ │ │ @ instruction: 0xf645d007 │ │ │ │ - vmla.i d23, d0, d0[2] │ │ │ │ + vmvn.i32 d23, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0404010 │ │ │ │ - blmi 0x301d1c │ │ │ │ + blmi 0x301cfc │ │ │ │ @ instruction: 0xf1966b5c │ │ │ │ @ instruction: 0x4603fcbf │ │ │ │ - teqpvc ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvc R12_fiq, r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldmdavs sl, {r5, r9, sl, lr} │ │ │ │ stc2 1, cr15, [r0, #396]! @ 0x18c │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ cdplt 0, 11, cr15, cr14, cr0, {2} │ │ │ │ addseq r6, r5, r4, ror lr │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -200055,364 +200047,364 @@ │ │ │ │ ldmib r3, {r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1596708 │ │ │ │ @ instruction: 0x4604fbd7 │ │ │ │ stmib sp, {r4, r5, r7, r8, r9, ip, sp, pc}^ │ │ │ │ strtmi r6, [sl], -r0, lsl #14 │ │ │ │ @ instruction: 0x46404e1d │ │ │ │ @ instruction: 0xf1cb4621 │ │ │ │ - mcrne 8, 0, pc, cr5, cr5, {6} @ │ │ │ │ - blle 0x6ee7f0 │ │ │ │ + cdpne 8, 0, cr15, cr5, cr5, {7} │ │ │ │ + blle 0x6ee7d0 │ │ │ │ ldrtmi r4, [r8], -sl, lsr #12 │ │ │ │ cmppvc r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ stc2l 1, cr15, [lr, #-396]! @ 0xfffffe74 │ │ │ │ @ instruction: 0x462a6b70 │ │ │ │ @ instruction: 0xf0404621 │ │ │ │ - blvs 0x1dd347c │ │ │ │ + blvs 0x1dd345c │ │ │ │ ldmib r3, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf03f0100 │ │ │ │ qsub16mi pc, r0, sp @ │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf15941f0 │ │ │ │ @ instruction: 0xf196bba5 │ │ │ │ @ instruction: 0x4603fc71 │ │ │ │ - teqpvc ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvc R12_fiq, r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldmdavs sl, {r3, r4, r5, r9, sl, lr} │ │ │ │ ldc2l 1, cr15, [r2, #-396] @ 0xfffffe74 │ │ │ │ cdp2 0, 7, cr15, cr2, cr0, {2} │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfe58ffd0 │ │ │ │ - subvc pc, ip, r5, asr #12 │ │ │ │ + bllt 0xfe58ffb0 │ │ │ │ + eorsvc pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf874f040 │ │ │ │ svclt 0x0000e7df │ │ │ │ addseq r6, r5, r4, ror lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2ac88 │ │ │ │ + bl 0xfec2ac68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r0, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ mcr2 7, 2, pc, cr12, cr15, {7} @ │ │ │ │ vst1.8 {d20-d22}, [pc], r5 │ │ │ │ @ instruction: 0xf1595000 │ │ │ │ strmi pc, [r4], -r5, lsl #23 │ │ │ │ mrcmi 3, 0, fp, cr13, cr8, {4} │ │ │ │ vst1.8 {d20-d22}, [pc], r1 │ │ │ │ strtmi r5, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf810f02a │ │ │ │ - blvs 0x1e9b2c8 │ │ │ │ + blvs 0x1e9b2a8 │ │ │ │ @ instruction: 0x462adb17 │ │ │ │ @ instruction: 0xf6454638 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ @ instruction: 0xf163012e │ │ │ │ - blvs 0x1d12f3c │ │ │ │ + blvs 0x1d12f1c │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ cdp2 0, 4, cr15, cr2, cr0, {2} │ │ │ │ andcs r6, r1, #117760 @ 0x1cc00 │ │ │ │ ldrdeq lr, [r0, -r3] │ │ │ │ @ instruction: 0xff2cf03f │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf15940f8 │ │ │ │ @ instruction: 0xf196bb55 │ │ │ │ strmi pc, [r3], -r1, lsr #24 │ │ │ │ - teqpvc ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvc R12_fiq, r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldmdavs sl, {r3, r4, r5, r9, sl, lr} │ │ │ │ stc2 1, cr15, [r2, #-396] @ 0xfffffe74 │ │ │ │ cdp2 0, 2, cr15, cr2, cr0, {2} │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf15940f8 │ │ │ │ @ instruction: 0xf645bb43 │ │ │ │ - vmla.i d23, d0, d0[3] │ │ │ │ + vmvn.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf040002e │ │ │ │ ldrb pc, [r3, r5, lsr #16]! @ │ │ │ │ addseq r6, r5, r4, ror lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ad24 │ │ │ │ + bl 0xfec2ad04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldmdbvs ip, {r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf0406a1d │ │ │ │ tstplt r0, #716 @ p-variant is OBSOLETE @ 0x2cc │ │ │ │ @ instruction: 0xffe8f040 │ │ │ │ @ instruction: 0xf8d0b1f8 │ │ │ │ @ instruction: 0xb1e33290 │ │ │ │ ldrdcc pc, [ip], #131 @ 0x83 │ │ │ │ @ instruction: 0xf8d3b1cb │ │ │ │ @ instruction: 0xb1b66428 │ │ │ │ @ instruction: 0xf1c34630 │ │ │ │ - addmi pc, r4, #356352 @ 0x57000 │ │ │ │ + addmi pc, r4, #421888 @ 0x67000 │ │ │ │ stmdbne r3!, {r0, r4, fp, ip, lr, pc}^ │ │ │ │ cmppvc r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ svclt 0x00884283 │ │ │ │ stmdami r9, {r0, r2, r8, r9, fp, ip} │ │ │ │ @ instruction: 0x462a1933 │ │ │ │ @ instruction: 0xf1636b40 │ │ │ │ pop {r0, r2, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0404070 │ │ │ │ @ instruction: 0xf645bde3 │ │ │ │ - vmvn.i32 d23, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf03f4070 │ │ │ │ svclt 0x0000bfe9 │ │ │ │ addseq r6, r5, r4, ror lr │ │ │ │ ldrbmi r2, [r0, -r5]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ada0 │ │ │ │ + bl 0xfec2ad80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf95cf03b │ │ │ │ @ instruction: 0xf645b160 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ strtmi r0, [r0], -lr, lsr #2 │ │ │ │ stc2l 1, cr15, [lr, #388] @ 0x184 │ │ │ │ @ instruction: 0x4620b950 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0x1410148 │ │ │ │ + blt 0x1410128 │ │ │ │ @ instruction: 0xf04f2100 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf1c34620 │ │ │ │ - @ instruction: 0xf1a0fa15 │ │ │ │ + @ instruction: 0xf1a0fa25 │ │ │ │ strtmi r0, [r0], -r8, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0xfe390168 │ │ │ │ + blt 0xfe390148 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2adf0 │ │ │ │ + bl 0xfec2add0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vcgt.s8 q9, , q1 │ │ │ │ - vaddw.s8 q9, q8, d0 │ │ │ │ + vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ vand d16, d11, d19 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf03b4605 │ │ │ │ strmi pc, [r4], -fp, asr #16 │ │ │ │ @ instruction: 0xf03b4628 │ │ │ │ @ instruction: 0xf7fff91d │ │ │ │ @ instruction: 0xf8d4ffb9 │ │ │ │ @ instruction: 0x46043098 │ │ │ │ strtmi fp, [r1], -r3, ror #2 │ │ │ │ - rsbvc pc, ip, r5, asr #12 │ │ │ │ + subsvc pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2, #508]! @ 0x1fc │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0xfea101ac │ │ │ │ + blt 0xfea1018c │ │ │ │ @ instruction: 0xf6454621 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf07f002e │ │ │ │ strtmi pc, [r0], -r5, lsr #27 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1594030 │ │ │ │ svclt 0x0000ba97 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ae6c │ │ │ │ + bl 0xfec2ae4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r2, #232, 30 @ 0x3a0 │ │ │ │ @ instruction: 0xf648b082 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf161012e │ │ │ │ stmdavs r1, {r0, r1, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4604b391 │ │ │ │ - subscc pc, r8, sp, asr #4 │ │ │ │ + subcc pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0x179198e │ │ │ │ + blx 0x1b9196e │ │ │ │ orrslt r4, r0, #6291456 @ 0x600000 │ │ │ │ @ instruction: 0xf8e0f03b │ │ │ │ strmi r2, [r5], -r2, asr #6 │ │ │ │ - addcs pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsbscs pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ andls r4, r0, #48, 12 @ 0x3000000 │ │ │ │ cmppcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorscc pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + eorcc pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xfff8f03a │ │ │ │ stmdavs r1!, {r0, r1, r9, sl, lr}^ │ │ │ │ vmax.s8 d20, d14, d24 │ │ │ │ vmov.i32 q11, #1024 @ 0x00000400 │ │ │ │ mrcvs 2, 0, r2, cr11, cr5, {4} │ │ │ │ @ instruction: 0x46204798 │ │ │ │ - blx 0x11025e │ │ │ │ + blx 0x11023e │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addvc pc, r8, r5, asr #12 │ │ │ │ + rsbsvc pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x160fef6 │ │ │ │ + blx 0x160fed6 │ │ │ │ @ instruction: 0xf1a32001 │ │ │ │ stmdavs r1!, {r0, r1, r2, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - adcvc pc, r4, r5, asr #12 │ │ │ │ + addsvc pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x138ff0a │ │ │ │ + blx 0x138feea │ │ │ │ @ instruction: 0xf1614620 │ │ │ │ andcs pc, r1, r3, ror #21 │ │ │ │ - blx 0x13903a6 │ │ │ │ + blx 0x1390386 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2af20 │ │ │ │ + bl 0xfec2af00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r0, -r8] │ │ │ │ - subscc pc, ip, sp, asr #4 │ │ │ │ + subcc pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0x30fe20 │ │ │ │ + blx 0x30fe00 │ │ │ │ @ instruction: 0xf6454604 │ │ │ │ - vmla.i d23, d16, d0[1] │ │ │ │ + vshr.s64 d23, d20, #64 │ │ │ │ @ instruction: 0xf07f002e │ │ │ │ strtmi pc, [r0], -pc, lsr #26 │ │ │ │ @ instruction: 0xf6432200 │ │ │ │ - vmla.f d19, d16, d1[5] │ │ │ │ + vmla.f d19, d16, d1[1] │ │ │ │ @ instruction: 0xf15f010d │ │ │ │ qsub16mi pc, r0, r9 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stclt 1, cr15, [sl, #-380]! @ 0xfffffe84 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2af64 │ │ │ │ + bl 0xfec2af44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xd17cac │ │ │ │ + blmi 0xd17c8c │ │ │ │ ldmdavs fp, {r0, r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf8d00300 │ │ │ │ addmi r3, fp, #140 @ 0x8c │ │ │ │ - blmi 0xc081b8 │ │ │ │ - blls 0x2addec │ │ │ │ + blmi 0xc08198 │ │ │ │ + blls 0x2addcc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 127) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ cmnpeq r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8c0460c │ │ │ │ ldmdavs fp, {r2, r3, r7, ip} │ │ │ │ rscle r2, r6, r0, lsl #22 │ │ │ │ biccc pc, sl, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xf5e28 │ │ │ │ + blcs 0xf5e08 │ │ │ │ vqadd.s8 , q15, │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrble r0, [r8, #1051] @ 0x41b │ │ │ │ cmppvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ sbcpl pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xb1ab781b │ │ │ │ stmdage r2, {r8, sp} │ │ │ │ smlabtne r2, sp, r9, lr │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf800f1c6 │ │ │ │ + @ instruction: 0xf810f1c6 │ │ │ │ @ instruction: 0xf9b0f07a │ │ │ │ strmi r9, [r1], -r4, lsl #22 │ │ │ │ stmib sp, {r1, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf6455400 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vmla.i d23, d16, d0[2] │ │ │ │ @ instruction: 0xf083002e │ │ │ │ ldr pc, [sl, sp, lsl #29]! │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strmi sp, [sl], -sl, lsl #2 │ │ │ │ - andseq pc, r0, r6, asr #4 │ │ │ │ + andeq pc, r0, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ andlt r4, r9, r9, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 0, 7, cr15, cr10, cr3, {4} │ │ │ │ - mrc2 1, 2, pc, cr0, cr3, {6} │ │ │ │ + mcr2 1, 3, pc, cr0, cr3, {6} @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0064f8cc │ │ │ │ @ instruction: 0xf643b0a6 │ │ │ │ vmls.i d19, d0, d0[1] │ │ │ │ - blge 0xa950a4 │ │ │ │ + blge 0xa95084 │ │ │ │ tstcs r1, sp, lsl #4 │ │ │ │ vmax.s8 d20, d6, d5 │ │ │ │ - vmvn.i32 d16, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ @ instruction: 0xf853002e │ │ │ │ stmib sp, {r2, r8, r9, fp, sp, lr}^ │ │ │ │ - blmi 0xae0a68 │ │ │ │ + blmi 0xae0a48 │ │ │ │ @ instruction: 0x9325681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf1b26823 │ │ │ │ - blls 0x111f64 │ │ │ │ + blls 0x111f44 │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ @ instruction: 0xf1d36820 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b2200a │ │ │ │ stmdavs r1!, {r0, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ sbccs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf73e4628 │ │ │ │ - @ instruction: 0xf083f9c1 │ │ │ │ + @ instruction: 0xf083f9d1 │ │ │ │ ldmiblt r0, {r0, r1, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf86cf08e │ │ │ │ smlabbcs r0, ip, r2, r2 │ │ │ │ @ instruction: 0xf1c2a802 │ │ │ │ stmdage r3, {r1, r2, r3, r4, r6, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ stc2 1, cr15, [r8], {162} @ 0xa2 │ │ │ │ stmdbge r2, {r9, sp} │ │ │ │ andls r2, r2, #6 │ │ │ │ @ instruction: 0xf1a29223 │ │ │ │ @ instruction: 0xf73cfb4f │ │ │ │ - @ instruction: 0xf083fdfd │ │ │ │ + @ instruction: 0xf083fe0d │ │ │ │ strmi pc, [r4], -sp, ror #27 │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ andcs r4, sp, #3145728 @ 0x300000 │ │ │ │ vrhadd.s8 d18, d6, d1 │ │ │ │ - vmvn.i32 d16, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q8, d0, d24 │ │ │ │ @ instruction: 0xf1b2002e │ │ │ │ - blls 0x151efc │ │ │ │ + blls 0x151edc │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ @ instruction: 0xf1d34620 │ │ │ │ - @ instruction: 0x4621fe1b │ │ │ │ + strtmi pc, [r1], -fp, lsr #28 │ │ │ │ @ instruction: 0xf1b2200a │ │ │ │ @ instruction: 0x4628fe5d │ │ │ │ sbccs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf73e4621 │ │ │ │ - strtmi pc, [r0], -sp, lsl #19 │ │ │ │ + @ instruction: 0x4620f99d │ │ │ │ ldc2l 0, cr15, [r0, #524] @ 0x20c │ │ │ │ svclt 0x0000e7ca │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ - subsvs pc, r0, sp, asr #4 │ │ │ │ + subvs pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi r2, [r0, -ip]! │ │ │ │ ldrbmi r0, [r0, -r0, lsl #20]! │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ @ instruction: 0xf73f200c │ │ │ │ - svclt 0x0000bd61 │ │ │ │ + svclt 0x0000bd71 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b138 │ │ │ │ + bl 0xfec2b118 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ vaddhn.i16 d22, q8, q10 │ │ │ │ andscs r0, r0, #-1795162112 @ 0x95000000 │ │ │ │ andcs r2, r0, r1, lsl #2 │ │ │ │ @ instruction: 0xf888f145 │ │ │ │ @ instruction: 0xf73d6020 │ │ │ │ - movwcs pc, #19671 @ 0x4cd7 @ │ │ │ │ + movwcs pc, #19687 @ 0x4ce7 @ │ │ │ │ andcs fp, r2, #32, 2 │ │ │ │ ldrmi r2, [r3], -r0, lsl #2 │ │ │ │ @ instruction: 0x61a260a1 │ │ │ │ rsbvs r6, r3, r3, ror #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2b184 │ │ │ │ + bl 0xfec2b164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vsubw.s8 q11, q8, d20 │ │ │ │ ldmdavs r8, {r0, r2, r4, r7, r8, r9} │ │ │ │ stccs 8, cr6, [r1], {68} @ 0x44 │ │ │ │ stmdavs r5, {r1, r2, r3, r4, r8, fp, ip, lr, pc} │ │ │ │ and r2, r2, r1, lsl #2 │ │ │ │ @@ -200428,56 +200420,56 @@ │ │ │ │ strtmi pc, [r0], -r9, ror #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ tstcs r2, r1, lsl #8 │ │ │ │ svclt 0x0000e7f1 │ │ │ │ - blle 0x55dfe4 │ │ │ │ + blle 0x55dfc4 │ │ │ │ @ instruction: 0x63a4f244 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ stmdble sl, {r1, r7, r9, lr} │ │ │ │ tsteq r3, sl, lsl r8 │ │ │ │ ldrdle r1, [r7], -r0 │ │ │ │ - blcs 0xea34c │ │ │ │ + blcs 0xea32c │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2b21c │ │ │ │ + bl 0xfec2b1fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r0, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vpadd.i8 d29, d4, d13 │ │ │ │ vsubw.s8 q11, q8, d20 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ addmi r6, r2, #5898240 @ 0x5a0000 │ │ │ │ ldmdavs lr, {r0, r2, r4, r8, fp, ip, lr, pc} │ │ │ │ ldmdbne r7!, {r2, r8} │ │ │ │ @ instruction: 0x460dd011 │ │ │ │ - stc2l 7, cr15, [r0], #-244 @ 0xffffff0c │ │ │ │ + ldc2l 7, cr15, [r0], #-244 @ 0xffffff0c │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r2, #8961 @ 0x2301 │ │ │ │ rsbsvs r5, sp, r3, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , , q12 │ │ │ │ - vsubw.s8 q9, q8, d12 │ │ │ │ + vbic.i32 q9, #3072 @ 0x00000c00 │ │ │ │ vcge.s8 d16, d6, d19 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d1, d30 │ │ │ │ - vmvn.i32 q11, #4 @ 0x00000004 │ │ │ │ + vmla.i d22, d0, d0[5] │ │ │ │ addcs r0, r3, #49 @ 0x31 │ │ │ │ stc2l 1, cr15, [r2, #-632] @ 0xfffffd88 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2b288 │ │ │ │ + bl 0xfec2b268 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r0, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vpadd.i8 d29, d4, d8 │ │ │ │ vsubw.s8 q11, q8, d20 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ addmi r6, r4, #92, 16 @ 0x5c0000 │ │ │ │ ldmdavs ip, {r4, r8, fp, ip, lr, pc} │ │ │ │ @@ -200485,93 +200477,93 @@ │ │ │ │ strcs sp, [r3, #-12] │ │ │ │ andcs r5, r0, r5, lsr #32 │ │ │ │ andne lr, r1, #3194880 @ 0x30c000 │ │ │ │ ldrdcs r6, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - cmppeq r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsvs pc, r4, r1, asr #4 │ │ │ │ + rsbvs pc, r4, r1, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ addcs r4, ip, #1024 @ 0x400 │ │ │ │ ldc2 1, cr15, [r4, #-632] @ 0xfffffd88 │ │ │ │ - eorseq sp, r3, r0, lsr #5 │ │ │ │ + mlaseq r3, r0, r2, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2b2e8 │ │ │ │ + bl 0xfec2b2c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vpadd.i8 d29, d4, d4 │ │ │ │ vsubw.s8 q11, q8, d20 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ addmi r6, r2, #5898240 @ 0x5a0000 │ │ │ │ ldmdavs fp, {r2, r3, r8, fp, ip, lr, pc} │ │ │ │ sbcmi r0, r3, #0, 2 │ │ │ │ andcs sp, r0, #8 │ │ │ │ andcs r5, r0, sl, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - cmppeq r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsvs pc, r4, r1, asr #4 │ │ │ │ + rsbvs pc, r4, r1, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ addscs r4, fp, #1024 @ 0x400 │ │ │ │ stc2l 1, cr15, [r8], #632 @ 0x278 │ │ │ │ - ldrhteq sp, [r3], -r4 │ │ │ │ + eorseq sp, r3, r4, lsr #5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b340 │ │ │ │ + bl 0xfec2b320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrls 15, 0, r0, cr4, cr0, {7} │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ vand , q2, q3 │ │ │ │ vmla.f d22, d16, d0[2] │ │ │ │ @ instruction: 0x96040195 │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ pop {r0, r3, fp, sp, lr} │ │ │ │ smlsdxmi r8, r0, r0, r4 │ │ │ │ @ instruction: 0xff0af7ff │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ @ instruction: 0xff52f7ff │ │ │ │ strb r1, [ip, r3, ror #15]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b37c │ │ │ │ + bl 0xfec2b35c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - blcs 0xe59b8 │ │ │ │ + blcs 0xe5998 │ │ │ │ stmiavs fp, {r0, r1, r6, r8, ip, lr, pc}^ │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ subcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf0312003 │ │ │ │ strmi pc, [r3], -pc, lsr #26 │ │ │ │ suble r2, r0, r0, lsl #16 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ andsvs fp, sl, r2, lsl sl │ │ │ │ - blt 0x56e434 │ │ │ │ + blt 0x56e414 │ │ │ │ stmdbvs r2!, {r1, r3, r4, r6, sp, lr} │ │ │ │ addsvs fp, sl, r2, lsl sl │ │ │ │ - blt 0x56e740 │ │ │ │ + blt 0x56e720 │ │ │ │ stmibvs r2!, {r1, r3, r4, r6, r7, sp, lr} │ │ │ │ tstvs sl, r2, lsl sl │ │ │ │ - blt 0x56e94c │ │ │ │ - bvs 0x96c730 │ │ │ │ + blt 0x56e92c │ │ │ │ + bvs 0x96c710 │ │ │ │ orrsvs fp, sl, r2, lsl sl │ │ │ │ andne lr, sl, #212, 18 @ 0x350000 │ │ │ │ - blt 0x5829f8 │ │ │ │ + blt 0x5829d8 │ │ │ │ bicsvs r6, sl, r9, lsl r2 │ │ │ │ ldrbne r6, [r1, r2, lsr #22] │ │ │ │ addsvs fp, sl, #73728 @ 0x12000 │ │ │ │ subsvs fp, sl, #40960 @ 0xa000 │ │ │ │ andne lr, lr, #212, 18 @ 0x350000 │ │ │ │ - blt 0x582a10 │ │ │ │ + blt 0x5829f0 │ │ │ │ sbcsvs r6, sl, #1677721600 @ 0x64000000 │ │ │ │ - blt 0x56f27c │ │ │ │ + blt 0x56f25c │ │ │ │ stcvs 3, cr6, [r2, #-360]! @ 0xfffffe98 │ │ │ │ orrsvs fp, sl, #73728 @ 0x12000 │ │ │ │ - blt 0x56fa88 │ │ │ │ + blt 0x56fa68 │ │ │ │ ldrdcs r6, [r0, -sl] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sl, asr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -200579,31 +200571,31 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b440 │ │ │ │ + bl 0xfec2b420 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrne 15, 0, r0, cr12, cr8, {7} │ │ │ │ - blle 0x8c82a4 │ │ │ │ + blle 0x8c8284 │ │ │ │ cdpne 3, 4, cr2, cr1, cr1, {0} │ │ │ │ strtmi r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ @ instruction: 0xf0314618 │ │ │ │ mvnslt pc, pc, asr #25 │ │ │ │ - blcs 0xf226c │ │ │ │ + blcs 0xf224c │ │ │ │ strtmi fp, [r0], -ip, lsl #30 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ stc2 0, cr15, [r0, #196] @ 0xc4 │ │ │ │ - blle 0x41e280 │ │ │ │ + blle 0x41e260 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ svclt 0x00184298 │ │ │ │ mvnle r3, r1 │ │ │ │ eoreq pc, r3, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -200617,29 +200609,29 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sp], -r5, lsl #1 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0xf8dd4614 │ │ │ │ @ instruction: 0xf8dd8030 │ │ │ │ @ instruction: 0xf73d9034 │ │ │ │ - @ instruction: 0x4629fb17 │ │ │ │ + strtmi pc, [r9], -r7, lsr #22 │ │ │ │ strtmi fp, [r0], -r0, lsr #6 │ │ │ │ @ instruction: 0xffacf7ff │ │ │ │ - blle 0xd1e2e4 │ │ │ │ + blle 0xd1e2c4 │ │ │ │ vmax.s8 d20, d4, d18 │ │ │ │ vmls.i d22, d16, d0[2] │ │ │ │ stmib sp, {r0, r2, r4, r7, sl}^ │ │ │ │ @ instruction: 0xf8cd0800 │ │ │ │ movwcs r9, #8 │ │ │ │ - msreq (UNDEF: 96), r6 │ │ │ │ + cmppeq r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhadd.s8 d22, d4, d22 │ │ │ │ - vmvn.i32 d17, #5 @ 0x00000005 │ │ │ │ + vmov.i32 d17, #5 @ 0x00000005 │ │ │ │ @ instruction: 0xf73d000d │ │ │ │ - andlt pc, r5, r9, ror #22 │ │ │ │ + andlt pc, r5, r9, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ cdpne 15, 0, cr15, cr2, cr7, {4} │ │ │ │ @@ -200663,16 +200655,16 @@ │ │ │ │ @ instruction: 0xf041bf18 │ │ │ │ @ instruction: 0xf4180140 │ │ │ │ svclt 0x00186f80 │ │ │ │ tstpvc r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ svcvs 0x0000f418 │ │ │ │ @ instruction: 0xf041bf18 │ │ │ │ strtmi r0, [r8], -r0, lsl #3 │ │ │ │ - @ instruction: 0xf81cf1ce │ │ │ │ - ble 0x59bba4 │ │ │ │ + @ instruction: 0xf82cf1ce │ │ │ │ + ble 0x59bb84 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf195d416 │ │ │ │ strmi pc, [r1], -r3, asr #31 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @@ -200681,81 +200673,81 @@ │ │ │ │ ldrb r0, [r6, r2, lsl #2] │ │ │ │ ldc2l 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ mcr2 7, 1, pc, cr6, cr15, {7} @ │ │ │ │ strtmi r2, [r2], -r0, lsl #2 │ │ │ │ ldr r1, [r4, r3, ror #15]! │ │ │ │ vmax.s8 d20, d13, d26 │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + vsra.s64 d18, d24, #64 │ │ │ │ vand d16, d6, d19 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf083002e │ │ │ │ bfi pc, sp, #23, #6 @ │ │ │ │ str r2, [r2, lr, lsl #2]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b5f4 │ │ │ │ + bl 0xfec2b5d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ stc2l 7, cr15, [ip, #1020]! @ 0x3fc │ │ │ │ stmdavs r3, {r3, r5, r7, r8, r9, ip, sp, pc} │ │ │ │ eorle r2, r4, r2, lsl #22 │ │ │ │ - blcc 0x1ca84c │ │ │ │ + blcc 0x1ca82c │ │ │ │ stmdale r0, {r0, r8, r9, fp, sp}^ │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ andcs r9, r0, #0, 6 │ │ │ │ strmi r2, [r8, r0, lsl #6]! │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr8, cr15, {7} │ │ │ │ teqle r2, r1, lsl #22 │ │ │ │ stmdacs r2, {r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf1ccd9ee │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf195daea │ │ │ │ @ instruction: 0x4603ff73 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldmdavs fp, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9300 │ │ │ │ @ instruction: 0x47a833ff │ │ │ │ stmdavs r2, {r2, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - orreq pc, r8, r6, asr #4 │ │ │ │ + cmnpeq r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf73d4628 │ │ │ │ - @ instruction: 0x4620fabb │ │ │ │ + strtmi pc, [r0], -fp, asr #21 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4070 │ │ │ │ tstcs r9, r5, lsr lr │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ andlt r4, r2, r8, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ - orrseq pc, r4, r6, asr #4 │ │ │ │ + orreq pc, r4, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ andls r7, r0, r3, lsr r2 │ │ │ │ @ instruction: 0xf88af167 │ │ │ │ - ldrsbteq sp, [r3], -r4 │ │ │ │ + eorseq sp, r3, r4, asr #5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r4], -r4, lsl #1 │ │ │ │ ldmdavs r2, {r2, r3, r4, r7, r9, sl, lr} │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ - blls 0x365cf0 │ │ │ │ + blls 0x365cd0 │ │ │ │ strmi r3, [lr], -r1, lsl #20 │ │ │ │ svclt 0x0028429d │ │ │ │ - bcs 0x1a5d54 │ │ │ │ + bcs 0x1a5d34 │ │ │ │ ldm pc, {r0, r3, r4, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldmdbcc r1, {r1, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46610219 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0xf0312003 │ │ │ │ strmi pc, [r1], -r1, lsl #23 │ │ │ │ subsle r2, pc, r0, lsl #16 │ │ │ │ @@ -200767,63 +200759,63 @@ │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0x470841f0 │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ andcs r4, r3, r1, ror #12 │ │ │ │ movwcs r1, #2770 @ 0xad2 │ │ │ │ svclt 0x00284295 │ │ │ │ @ instruction: 0x462a4615 │ │ │ │ - blx 0x1a105f6 │ │ │ │ + blx 0x1a105d6 │ │ │ │ suble r2, r3, r0, lsl #16 │ │ │ │ strtmi r6, [sl], -r3, ror #17 │ │ │ │ ldrmi r6, [r9], #-2145 @ 0xfffff79f │ │ │ │ - mrc 7, 0, APSR_nzcv, cr14, cr11, {1} │ │ │ │ + mcr 7, 1, pc, cr14, cr11, {1} @ │ │ │ │ ldrtmi r6, [r8], -r3, ror #17 │ │ │ │ strtmi r4, [fp], #-1578 @ 0xfffff9d6 │ │ │ │ rscvs r4, r3, r1, lsr r6 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0x470841f0 │ │ │ │ movwcs r6, #2146 @ 0x862 │ │ │ │ strls r4, [r2, #-1544] @ 0xfffff9f8 │ │ │ │ vcgt.s8 d25, d6, d3 │ │ │ │ - vaddw.s8 q8, q8, d28 │ │ │ │ + vsra.s64 d16, d12, #64 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf73dc300 │ │ │ │ - andlt pc, r4, r7, lsr sl @ │ │ │ │ + andlt pc, r4, r7, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ movwcs r4, #1633 @ 0x661 │ │ │ │ andcs r4, r3, sl, lsr #12 │ │ │ │ - blx 0xd9065a │ │ │ │ + blx 0xd9063a │ │ │ │ stmdblt r8!, {r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf195e010 │ │ │ │ stmdavs r1, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ tstle r2, r4, lsl #18 │ │ │ │ strtmi r6, [sl], -r0, ror #16 │ │ │ │ @ instruction: 0xf1ce4641 │ │ │ │ - mcrrne 8, 5, pc, r3, cr1 @ │ │ │ │ + mcrrne 8, 6, pc, r3, cr1 @ │ │ │ │ @ instruction: 0x4602d0f3 │ │ │ │ smlabtcs r0, r3, r7, r1 │ │ │ │ @ instruction: 0xe7a74638 │ │ │ │ @ instruction: 0xf04f210e │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463833ff │ │ │ │ @ instruction: 0xf04fe7a0 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463833ff │ │ │ │ mulcs r0, sl, r7 │ │ │ │ - orrseq pc, r4, r6, asr #4 │ │ │ │ + orreq pc, r4, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rsccs pc, sl, #64, 4 │ │ │ │ @ instruction: 0xffecf166 │ │ │ │ - eorseq sp, r3, r8, ror #5 │ │ │ │ + ldrsbteq sp, [r3], -r8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r0], -r7, lsl #12 │ │ │ │ strmi r9, [ip], -r6, lsl #28 │ │ │ │ @ instruction: 0xf7ff461d │ │ │ │ @@ -200835,30 +200827,30 @@ │ │ │ │ tstcs r9, r9, asr #30 │ │ │ │ tstls r6, r8, lsr r6 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf04f4621 │ │ │ │ pop {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp} │ │ │ │ @ instruction: 0x470841f0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b840 │ │ │ │ + bl 0xfec2b820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldmdavs r3, {r1, r2, r3, r4, r7, r9, sl, lr} │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0x46074614 │ │ │ │ - ldclcc 1, cr15, [pc], #12 @ 0xd4664 │ │ │ │ + ldclcc 1, cr15, [pc], #12 @ 0xd4644 │ │ │ │ strmi r9, [lr], -sl, lsl #22 │ │ │ │ svclt 0x0028429d │ │ │ │ @ instruction: 0xf1bc461d │ │ │ │ ldmdale r5, {r0, r1, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf00ce8df │ │ │ │ andseq r2, r6, #-1879048189 @ 0x90000003 │ │ │ │ ldrbtmi r2, [r1], -r1, lsl #6 │ │ │ │ ldrmi r4, [r8], -sl, lsr #12 │ │ │ │ - blx 0xff090740 │ │ │ │ + blx 0xff090720 │ │ │ │ suble r2, r7, r0, lsl #16 │ │ │ │ @ instruction: 0xf0324629 │ │ │ │ tstpcs r0, r3, asr r9 @ p-variant is OBSOLETE │ │ │ │ strbne r4, [r3, r2, lsl #12] │ │ │ │ @ instruction: 0xf04fb948 │ │ │ │ strdcs r3, [r5, -pc] │ │ │ │ and r4, r4, r3, lsl r6 │ │ │ │ @@ -200867,43 +200859,43 @@ │ │ │ │ strdls r3, [sl, -pc] │ │ │ │ @ instruction: 0x46314638 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0x470840f0 │ │ │ │ movwcs r6, #2130 @ 0x852 │ │ │ │ strls r4, [r2, #-1544] @ 0xfffff9f8 │ │ │ │ vcgt.s8 d25, d6, d3 │ │ │ │ - vsra.s64 d16, d28, #64 │ │ │ │ + vaddw.s8 q8, q8, d28 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf73de300 │ │ │ │ - andlt pc, r5, fp, lsl #19 │ │ │ │ + mullt r5, fp, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #7664 @ 0x1df0 │ │ │ │ @ instruction: 0x462a4671 │ │ │ │ @ instruction: 0xf0314618 │ │ │ │ strmi pc, [r1], -r7, lsl #21 │ │ │ │ stmdavs r0!, {r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1ce462a │ │ │ │ - mcrrne 9, 12, pc, r3, cr13 @ │ │ │ │ - b 0x14a5f0c │ │ │ │ + mcrrne 9, 13, pc, r3, cr13 @ │ │ │ │ + b 0x14a5eec │ │ │ │ svclt 0x001875e0 │ │ │ │ mrsle r2, (UNDEF: 18) │ │ │ │ mrc2 1, 0, pc, cr2, cr5, {4} │ │ │ │ strtmi r6, [r2], -r1, lsl #16 │ │ │ │ strb r4, [r8, fp, lsr #12] │ │ │ │ strb r2, [r2, lr, lsl #2] │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vsra.s64 d16, d4, #64 │ │ │ │ - blmi 0x194bd8 │ │ │ │ + vaddw.s8 q8, q8, d4 │ │ │ │ + blmi 0x194bb8 │ │ │ │ subvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1669000 │ │ │ │ svclt 0x0000ff4d │ │ │ │ - eorseq sp, r3, r0, lsl #6 │ │ │ │ + ldrshteq sp, [r3], -r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r0], -r7, lsl #12 │ │ │ │ strmi r9, [ip], -r6, lsl #28 │ │ │ │ @ instruction: 0xf7ff461d │ │ │ │ @@ -200925,15 +200917,15 @@ │ │ │ │ strmi fp, [r5], -r2, lsl #1 │ │ │ │ @ instruction: 0x460c4610 │ │ │ │ @ instruction: 0x7608e9dd │ │ │ │ ldrdhi pc, [r8], -sp @ │ │ │ │ stc2 7, cr15, [r2], #-1020 @ 0xfffffc04 │ │ │ │ cmplt r8, r9, lsl #2 │ │ │ │ strmi r6, [r3], -r2, lsl #16 │ │ │ │ - ldclcc 1, cr15, [pc], #8 @ 0xd47b0 │ │ │ │ + ldclcc 1, cr15, [pc], #8 @ 0xd4790 │ │ │ │ svceq 0x0003f1bc │ │ │ │ ldm pc, {r1, r2, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ stmdbne r8!, {r2, r3, ip, sp, lr, pc} │ │ │ │ tstcs sp, lr, lsl #4 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strtmi r9, [r8], -r8, lsl #2 │ │ │ │ @@ -200942,59 +200934,59 @@ │ │ │ │ @ instruction: 0xf1b84708 │ │ │ │ eorle r0, lr, r1, lsl #30 │ │ │ │ svceq 0x0002f1b8 │ │ │ │ @ instruction: 0xf1b8d03a │ │ │ │ eorle r0, sp, r0, lsl #30 │ │ │ │ @ instruction: 0xe7e92116 │ │ │ │ vadd.i8 q11, q3, q1 │ │ │ │ - vsra.s64 q8, q0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ strtmi r0, [r0], -lr, lsr #2 │ │ │ │ eorhi pc, r8, sp, asr #17 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf73d41f0 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r5, r6, r7, fp, ip, sp, pc}^ │ │ │ │ + stmdavs r0, {r0, r1, r2, r3, r4, r5, r6, r7, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0x4633463a │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - stc2l 1, cr15, [lr], {205} @ 0xcd │ │ │ │ + ldc2l 1, cr15, [lr], {205} @ 0xcd │ │ │ │ svccc 0x00fff1b1 │ │ │ │ @ instruction: 0xf1b0bf08 │ │ │ │ @ instruction: 0x460e3fff │ │ │ │ svclt 0x00184607 │ │ │ │ andle r2, r2, r0, lsl #2 │ │ │ │ @ instruction: 0x4633463a │ │ │ │ @ instruction: 0xf195e7ca │ │ │ │ stmdavs r1, {r0, r1, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r2, {r3, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0x461719d2 │ │ │ │ streq pc, [r0], -r6, asr #2 │ │ │ │ - blle 0xff4a0040 │ │ │ │ + blle 0xff4a0020 │ │ │ │ @ instruction: 0x2100689a │ │ │ │ - bl 0x1d25330 │ │ │ │ - blle 0xff315064 │ │ │ │ + bl 0x1d25310 │ │ │ │ + blle 0xff315044 │ │ │ │ ubfx r6, pc, #1, #10 │ │ │ │ ldmibne r2, {r1, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf1464617 │ │ │ │ strb r0, [pc, r0, lsl #12]! │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vsra.s64 d16, d4, #64 │ │ │ │ - blmi 0x194d20 │ │ │ │ + vaddw.s8 q8, q8, d4 │ │ │ │ + blmi 0x194d00 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf166323b │ │ │ │ svclt 0x0000fea9 │ │ │ │ - eorseq sp, r3, r8, lsl r3 │ │ │ │ + eorseq sp, r3, r8, lsl #6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ba80 │ │ │ │ + bl 0xfec2ba60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ smlatbcs r9, r7, fp, pc @ │ │ │ │ stmdavs r3, {r6, r7, r8, ip, sp, pc} │ │ │ │ - blcs 0x1a34a0 │ │ │ │ + blcs 0x1a3480 │ │ │ │ ldm pc, {r0, r1, r2, r6, fp, ip, lr, pc}^ @ │ │ │ │ eorcs pc, sp, #3 │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ tstls r0, r8, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -201006,77 +200998,77 @@ │ │ │ │ tstls r0, r8, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs r2, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - mvneq pc, r6, asr #4 │ │ │ │ + bicseq pc, r0, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - ldmdalt r2!, {r0, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmlt r2, {r0, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1cd6840 │ │ │ │ - strdcs pc, [r0, -fp] │ │ │ │ + tstpcs r0, fp, lsl #24 @ p-variant is OBSOLETE │ │ │ │ strbne r4, [r7, r6, lsl #12] │ │ │ │ @ instruction: 0xf195b910 │ │ │ │ stmdavs r1, {r0, r1, r2, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ tstls r0, r8, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ - orrseq pc, r4, r6, asr #4 │ │ │ │ + orreq pc, r4, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subscc pc, r5, #64, 4 │ │ │ │ cdp2 1, 4, cr15, cr0, cr6, {3} │ │ │ │ - eorseq sp, r3, ip, lsr #6 │ │ │ │ + eorseq sp, r3, ip, lsl r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bb50 │ │ │ │ + bl 0xfec2bb30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r1, r8, ror #30 │ │ │ │ ldrmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0x460f4b3e │ │ │ │ mcrls 6, 1, r4, cr6, cr4, {0} │ │ │ │ tstls pc, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xf1296e │ │ │ │ + blx 0xf1294e │ │ │ │ subsle r2, r1, r0, lsl #16 │ │ │ │ - blcs 0x16e984 │ │ │ │ - blcs 0x1c8a14 │ │ │ │ - blcs 0x1489d0 │ │ │ │ + blcs 0x16e964 │ │ │ │ + blcs 0x1c89f4 │ │ │ │ + blcs 0x1489b0 │ │ │ │ stmdavs r6, {r0, r2, r3, r4, r6, r8, ip, lr, pc}^ │ │ │ │ tstcs r0, r0, ror r2 │ │ │ │ @ instruction: 0xf1c1a802 │ │ │ │ stmdbge r2, {r2, r3, r5, r6, r9, sl, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1cc4630 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r2, lsr fp │ │ │ │ ldmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ tstls r0, ip, lsl #6 │ │ │ │ ands r4, sl, r0, lsr #15 │ │ │ │ ldmdavs sl, {r0, r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmvs r2, {r1, r2, r3, r6, r8, ip, lr, pc} │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ @ instruction: 0x93264621 │ │ │ │ pop {r0, r5, ip, sp, pc} │ │ │ │ @ instruction: 0x470840f0 │ │ │ │ movwcs r6, #2114 @ 0x842 │ │ │ │ - mvneq pc, r6, asr #4 │ │ │ │ + bicseq pc, ip, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf73d6300 │ │ │ │ - blmi 0x8929e4 │ │ │ │ - blls 0x8aea4c │ │ │ │ + blmi 0x892a04 │ │ │ │ + blls 0x8aea2c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r3, r0, lsl #6 │ │ │ │ andcs fp, r0, r1, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @@ -201092,24 +201084,24 @@ │ │ │ │ tstcs r9, r6, lsl r1 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf04f9126 │ │ │ │ @ instruction: 0x462833ff │ │ │ │ eorlt r4, r1, r1, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ andcs r4, r0, r8, lsl #14 │ │ │ │ - orrseq pc, r4, r6, asr #4 │ │ │ │ + orreq pc, r4, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ rsbcc pc, pc, #64, 4 │ │ │ │ ldc2 1, cr15, [r8, #408]! @ 0x198 │ │ │ │ - @ instruction: 0xf83cf1d3 │ │ │ │ + @ instruction: 0xf84cf1d3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq sp, r3, r0, asr #6 │ │ │ │ + eorseq sp, r3, r0, lsr r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bc68 │ │ │ │ + bl 0xfec2bc48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [ip], -r8, ror #30 │ │ │ │ adclt r4, r1, r7, lsr fp │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f931f │ │ │ │ @ instruction: 0xf7ff0300 │ │ │ │ @@ -201118,24 +201110,24 @@ │ │ │ │ eorsle r2, sl, r2, lsl #20 │ │ │ │ andsle r2, r9, r4, lsl #20 │ │ │ │ cmple pc, r1, lsl #20 │ │ │ │ tstcs r0, r7, asr #16 │ │ │ │ stmdage r2, {r4, r5, r6, r9, sp} │ │ │ │ stcl 1, cr15, [r0, #772]! @ 0x304 │ │ │ │ ldrtmi sl, [r8], -r2, lsl #18 │ │ │ │ - @ instruction: 0xf8d2f1cc │ │ │ │ + @ instruction: 0xf8e2f1cc │ │ │ │ eorsle r2, r6, r0, lsl #16 │ │ │ │ ldc2 1, cr15, [ip], #-596 @ 0xfffffdac │ │ │ │ @ instruction: 0xf04f4601 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463033ff │ │ │ │ tstls r0, r9, lsl #16 │ │ │ │ and r4, sp, r8, lsr #15 │ │ │ │ strtmi r4, [r0], -r2, lsr #18 │ │ │ │ - blx 0x1592ace │ │ │ │ + blx 0x1592aae │ │ │ │ subsmi r4, r1, #2097152 @ 0x200000 │ │ │ │ svclt 0x00183a00 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0x46134630 │ │ │ │ strmi r9, [r8, r0, lsl #2]! │ │ │ │ ldmdavs sl, {r1, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl fp │ │ │ │ @@ -201143,126 +201135,126 @@ │ │ │ │ eorlt sp, r1, r0, lsr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs r2, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ - mvneq pc, r6, asr #4 │ │ │ │ + bicseq pc, ip, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ - @ instruction: 0xff62f73c │ │ │ │ + @ instruction: 0xff72f73c │ │ │ │ stmdbge r2, {r1, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrdcs lr, [r9, -r3] │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ ldrb r4, [r7, r8, lsr #15] │ │ │ │ - @ instruction: 0xffccf1d2 │ │ │ │ + @ instruction: 0xffdcf1d2 │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vsra.s64 d16, d4, #64 │ │ │ │ - blmi 0x214ffc │ │ │ │ + vaddw.s8 q8, q8, d4 │ │ │ │ + blmi 0x214fdc │ │ │ │ rsbvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1669000 │ │ │ │ svclt 0x0000fd3b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq sp, r3, r8, asr r3 │ │ │ │ - eorseq sp, r3, r8, asr #7 │ │ │ │ + eorseq sp, r3, r8, asr #6 │ │ │ │ + ldrhteq sp, [r3], -r8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ ldrmi fp, [sp], -r2, lsr #1 │ │ │ │ @ instruction: 0x46074b3f │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ ldrdhi pc, [r0], sp @ │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - mrc2 7, 5, pc, cr14, cr12, {1} │ │ │ │ + mcr2 7, 6, pc, cr14, cr12, {1} @ │ │ │ │ @ instruction: 0x4629b198 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0x1e05fb53 │ │ │ │ movwcs sp, #2867 @ 0xb33 │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ - mvnseq pc, r6, asr #4 │ │ │ │ + mvneq pc, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strls r9, [r0, #-771] @ 0xfffffcfd │ │ │ │ - @ instruction: 0xff18f73c │ │ │ │ + @ instruction: 0xff28f73c │ │ │ │ @ instruction: 0x4601e013 │ │ │ │ stmdage r4, {r4, r5, r6, r9, sp} │ │ │ │ ldcl 1, cr15, [r4, #-772] @ 0xfffffcfc │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0xf92bc2 │ │ │ │ + blx 0xf92ba2 │ │ │ │ svclt 0x00d81e02 │ │ │ │ stcle 2, cr4, [fp], #-324 @ 0xfffffebc │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r8, lsr r6 │ │ │ │ - blmi 0xa26a9c │ │ │ │ - blls 0x92ec48 │ │ │ │ + blmi 0xa26a7c │ │ │ │ + blls 0x92ec28 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 113) │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blmi 0x7f53c0 │ │ │ │ - blls 0x92ec6c │ │ │ │ + blmi 0x7f53a0 │ │ │ │ + blls 0x92ec4c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12f0300 │ │ │ │ @ instruction: 0xf04f426d │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463833ff │ │ │ │ strls r4, [r8, #-1585]! @ 0xfffff9cf │ │ │ │ pop {r1, r5, ip, sp, pc} │ │ │ │ @ instruction: 0x470841f0 │ │ │ │ strtmi r2, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0304618 │ │ │ │ bicslt pc, r8, r5, ror #31 │ │ │ │ @ instruction: 0xf1cda904 │ │ │ │ - @ instruction: 0x4604fd73 │ │ │ │ + strmi pc, [r4], -r3, lsl #27 │ │ │ │ @ instruction: 0xf195b140 │ │ │ │ stmdavs r1, {r0, r1, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strbne r4, [r3, r2, lsr #12]! │ │ │ │ tstls r0, r8, lsr r6 │ │ │ │ @ instruction: 0xe7c647b0 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfe512c50 │ │ │ │ + blx 0xfe512c30 │ │ │ │ strmi r4, [r2], -r1, lsl #12 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf04fd0f2 │ │ │ │ submi r3, r1, #-268435441 @ 0xf000000f │ │ │ │ @ instruction: 0xe7ed4613 │ │ │ │ str r2, [pc, lr, lsl #2]! │ │ │ │ - @ instruction: 0xff30f1d2 │ │ │ │ + @ instruction: 0xff40f1d2 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2be7c │ │ │ │ + bl 0xfec2be5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sp], -r0, ror #31 │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ ldrmi r4, [r4], -r7, lsl #12 │ │ │ │ - mrc2 7, 1, pc, cr10, cr12, {1} │ │ │ │ + mcr2 7, 2, pc, cr10, cr12, {1} @ │ │ │ │ biclt r4, r0, r9, lsr #12 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ vmlsne.f32 s30, s11, s30 │ │ │ │ strtmi sp, [r2], -fp, lsr #22 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ vrshl.s8 d25, d0, d6 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vsra.s64 q8, q12, #64 │ │ │ │ @ instruction: 0xf73c012e │ │ │ │ - mullt r3, r7, lr │ │ │ │ + andlt pc, r3, r7, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4620bdf0 │ │ │ │ - blx 0xfee92cc8 │ │ │ │ + blx 0xfee92ca8 │ │ │ │ svclt 0x00d81e02 │ │ │ │ stcle 2, cr4, [r2], #-324 @ 0xfffffebc │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r8, lsr r6 │ │ │ │ @ instruction: 0xb00347b0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -201300,35 +201292,35 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [sp], -r7, lsl #1 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0xf8dd4614 │ │ │ │ @ instruction: 0xf8dd8038 │ │ │ │ @ instruction: 0xf73c903c │ │ │ │ - strtmi pc, [r9], -r1, asr #27 │ │ │ │ + @ instruction: 0x4629fdd1 │ │ │ │ @ instruction: 0x4620b318 │ │ │ │ - blx 0x1692d88 │ │ │ │ - blle 0xc9c5a4 │ │ │ │ + blx 0x1692d68 │ │ │ │ + blle 0xc9c584 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0x1512d94 │ │ │ │ - blle 0x165ed9c │ │ │ │ + blx 0x1512d74 │ │ │ │ + blle 0x165ed7c │ │ │ │ andls r2, r4, r0, lsl #6 │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ tstpne r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ movwls r9, #13568 @ 0x3500 │ │ │ │ - mrc2 7, 0, pc, cr4, cr12, {1} │ │ │ │ + mcr2 7, 1, pc, cr4, cr12, {1} @ │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462083f0 │ │ │ │ - blx 0xd92dd0 │ │ │ │ + blx 0xd92db0 │ │ │ │ ldcle 14, cr1, [r7], {2} │ │ │ │ @ instruction: 0xf04f4251 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ strdls r3, [lr, -pc] │ │ │ │ @ instruction: 0x46314638 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0x470843f0 │ │ │ │ @@ -201363,23 +201355,23 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0xf73c461e │ │ │ │ - bicslt pc, r0, r3, asr #26 │ │ │ │ + bicslt pc, r0, r3, asr sp @ │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf9d8f7ff │ │ │ │ - blle 0xc9c6a0 │ │ │ │ + blle 0xc9c680 │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ strls r4, [r0, #-1592] @ 0xfffff9c8 │ │ │ │ - msrne R12_usr, r6 │ │ │ │ + tstpne r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - stc2 7, cr15, [r0, #240]! @ 0xf0 │ │ │ │ + ldc2 7, cr15, [r0, #240]! @ 0xf0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463181f0 │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ @@ -201419,26 +201411,26 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf19581f0 │ │ │ │ stmdavs r5, {r0, r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ smlattcs lr, fp, r7, lr │ │ │ │ svclt 0x0000e7b8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c160 │ │ │ │ + bl 0xfec2c140 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ - stc2l 7, cr15, [r8], {60} @ 0x3c │ │ │ │ + ldc2l 7, cr15, [r8], {60} @ 0x3c │ │ │ │ movwcs fp, #416 @ 0x1a0 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ - teqpne r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrne R8_usr, r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - stc2 7, cr15, [sl, #-240]! @ 0xffffff10 │ │ │ │ + ldc2 7, cr15, [sl, #-240]! @ 0xffffff10 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ orrlt r2, r4, r6, lsl r1 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @@ -201454,31 +201446,31 @@ │ │ │ │ @ instruction: 0xf0302003 │ │ │ │ @ instruction: 0x4604fe13 │ │ │ │ @ instruction: 0xf152b1c0 │ │ │ │ movwcs pc, #3225 @ 0xc99 @ │ │ │ │ subcs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ mcr2 1, 1, pc, cr6, cr3, {4} @ │ │ │ │ - blt 0x5837ec │ │ │ │ + blt 0x5837cc │ │ │ │ eorvs fp, r0, fp, lsl sl │ │ │ │ adcvs r6, r2, r3, rrx │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ strb r2, [fp, lr, lsl #2] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c214 │ │ │ │ + bl 0xfec2c1f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vmla.f d19, d16, d0[3] │ │ │ │ vand d16, d13, d19 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ stc2 0, cr15, [r4, #228] @ 0xe4 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ tstge r1, #-1073741794 @ 0xc000001e │ │ │ │ @@ -201493,32 +201485,32 @@ │ │ │ │ @ instruction: 0xf6cd63ef │ │ │ │ @ instruction: 0xf8c063ad │ │ │ │ andlt r3, r3, r0, lsl r2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x2131fe │ │ │ │ + blx 0x2131de │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ cdple 14, 10, cr11, cr13, cr15, {7} │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2c29c │ │ │ │ + bl 0xfec2c27c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blls 0x1e68f8 │ │ │ │ + blls 0x1e68d8 │ │ │ │ @ instruction: 0xf8d0b11b │ │ │ │ @ instruction: 0xf8c22290 │ │ │ │ tstcs fp, #176 @ 0xb0 │ │ │ │ - bicscc pc, ip, sp, asr #4 │ │ │ │ + biccc pc, ip, sp, asr #4 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - subcc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorscc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ @ instruction: 0xf039012d │ │ │ │ @ instruction: 0xf500fd39 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ cmnlt r3, ip, asr r3 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ mullt r2, r4, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -201529,28 +201521,28 @@ │ │ │ │ andlt r4, r2, r0, lsl r2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c318 │ │ │ │ + bl 0xfec2c2f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r9, [sp], -r6, lsl #22 │ │ │ │ @ instruction: 0xb12b461c │ │ │ │ @ instruction: 0xf8d04614 │ │ │ │ @ instruction: 0x46252290 │ │ │ │ adcscc pc, r0, r2, asr #17 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ vqsub.s8 d16, d13, d19 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - subcc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorscc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ ldc2l 0, cr15, [r8], #228 @ 0xe4 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #355 @ 0x163 │ │ │ │ orrsmi lr, r4, #192, 18 @ 0x300000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ @@ -201561,27 +201553,27 @@ │ │ │ │ andspl pc, r0, #192, 16 @ 0xc00000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2c398 │ │ │ │ + bl 0xfec2c378 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blls 0x1e69f4 │ │ │ │ + blls 0x1e69d4 │ │ │ │ @ instruction: 0xf8d0b143 │ │ │ │ @ instruction: 0xf1b32290 │ │ │ │ svclt 0x00180419 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xd51b4 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xd5194 @ │ │ │ │ adcscc pc, r0, r2, asr #17 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vmla.f d19, d16, d0[3] │ │ │ │ vand d16, d13, d19 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldc2 0, cr15, [r6], #228 @ 0xe4 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #355 @ 0x163 │ │ │ │ @@ -201594,26 +201586,26 @@ │ │ │ │ andsmi pc, r0, #192, 16 @ 0xc00000 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c41c │ │ │ │ + bl 0xfec2c3fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ - blls 0x2e6a38 │ │ │ │ + blls 0x2e6a18 │ │ │ │ vcgt.s8 d27, d29, d19 │ │ │ │ - @ instruction: 0xf2c036dc │ │ │ │ + vmlsl.s , d16, d0[3] │ │ │ │ @ instruction: 0x46150633 │ │ │ │ @ instruction: 0xf8d44617 │ │ │ │ @ instruction: 0xf8c22290 │ │ │ │ tstcs fp, #176 @ 0xb0 │ │ │ │ strls r4, [r0], -r0, lsr #12 │ │ │ │ - subcc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorscc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldc2l 0, cr15, [r6], #-228 @ 0xffffff1c │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #355 @ 0x163 │ │ │ │ @@ -201626,17 +201618,17 @@ │ │ │ │ andsvc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - @ instruction: 0xf2c036dc │ │ │ │ + vmlsl.s , d16, d0[3] │ │ │ │ vmin.s8 d16, d13, d19 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ strls r0, [r0], -sp, lsr #4 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ mcrr2 0, 3, pc, r8, cr9 @ │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b95b │ │ │ │ @@ -201647,29 +201639,29 @@ │ │ │ │ strtmi r7, [pc], -r5, lsl #16 │ │ │ │ @ instruction: 0xf8d0e7b3 │ │ │ │ ldrb r1, [r2, r8, asr #6]! │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ ldrtmi r2, [sp], -lr, lsl #6 │ │ │ │ svclt 0x0000e7a7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c4f0 │ │ │ │ + bl 0xfec2c4d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - blmi 0x1066b78 │ │ │ │ + blmi 0x1066b58 │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ ldmdavs fp, {r2, r3, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ orrlt r0, r9, #0, 6 │ │ │ │ - ldrbcc pc, [ip], sp, asr #4 @ │ │ │ │ + strbcc pc, [ip], sp, asr #4 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf8d44617 │ │ │ │ @ instruction: 0xf8c33290 │ │ │ │ tstcs fp, #176 @ 0xb0 │ │ │ │ strls r4, [r0], -r0, lsr #12 │ │ │ │ - subcc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorscc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ stc2 0, cr15, [r6], {57} @ 0x39 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #411 @ 0x19b │ │ │ │ @@ -201680,76 +201672,76 @@ │ │ │ │ andlt sp, r7, r8, asr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8c0bdf0 │ │ │ │ @ instruction: 0xe7eb7210 │ │ │ │ - blvc 0x8909f0 │ │ │ │ + blvc 0x8909d0 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - @ instruction: 0xf2c036dc │ │ │ │ + vmlsl.s , d16, d0[3] │ │ │ │ vmin.s8 d16, d13, d19 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ strls r0, [r0], -sp, lsr #4 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blvc 0x1909c8 │ │ │ │ - blx 0xff69147e │ │ │ │ + blvc 0x1909a8 │ │ │ │ + blx 0xff69145e │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b9d3 │ │ │ │ movwcs r1, #580 @ 0x244 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ - bl 0x423840 │ │ │ │ + bl 0x423820 │ │ │ │ strtmi r0, [r0], -r3, lsl #4 │ │ │ │ stc2l 0, cr15, [r4], {6} │ │ │ │ - blls 0x1839dc │ │ │ │ - blt 0x7bbbcc │ │ │ │ + blls 0x1839bc │ │ │ │ + blt 0x7bbbac │ │ │ │ addsmi fp, pc, #73728 @ 0x12000 │ │ │ │ addsmi fp, r5, #8, 30 │ │ │ │ strtmi fp, [pc], -r8, lsl #30 │ │ │ │ @ instruction: 0xf04fd0a7 │ │ │ │ strdcs r3, [fp, #-127] @ 0xffffff81 │ │ │ │ @ instruction: 0xe79e463d │ │ │ │ movtne pc, #35024 @ 0x88d0 @ │ │ │ │ @ instruction: 0xf04fe7e3 │ │ │ │ strdcs r3, [lr, -pc] │ │ │ │ @ instruction: 0xe796463d │ │ │ │ - blx 0x1d91b36 │ │ │ │ + blx 0xfe191b16 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c600 │ │ │ │ + bl 0xfec2c5e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616231b │ │ │ │ - ldrbcc pc, [ip], #589 @ 0x24d @ │ │ │ │ + strbcc pc, [ip], #589 @ 0x24d @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ - subcc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorscc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vshl.s8 d25, d0, d13 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ strmi r0, [r5], -sp, lsr #2 │ │ │ │ - blx 0xfe411512 │ │ │ │ + blx 0xfe4114f2 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b3cb │ │ │ │ @ instruction: 0xf5051258 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ movtlt r3, #13148 @ 0x335c │ │ │ │ tstcc r0, r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0xff611512 │ │ │ │ - blls 0x302174 │ │ │ │ + blx 0xff6114f2 │ │ │ │ + blls 0x302154 │ │ │ │ @ instruction: 0xb3bb6807 │ │ │ │ @ instruction: 0x4628231b │ │ │ │ vshl.s8 d25, d0, d13 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ vhsub.s8 d16, d13, d29 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ @ instruction: 0xf039012d │ │ │ │ @ instruction: 0xf500fb69 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ biclt r3, fp, ip, asr r3 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ mullt r3, r4, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -201771,36 +201763,36 @@ │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xe7c51bbf │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ swpcs fp, r1, [r0] │ │ │ │ - ldrbcc pc, [ip, #589] @ 0x24d @ │ │ │ │ + strbcc pc, [ip, #589] @ 0x24d @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ tstls r5, sp, lsr #4 │ │ │ │ strmi r9, [r4], -r0, lsl #10 │ │ │ │ stmdavs r9, {r1, r4, r5, r7, r8, fp, lr} │ │ │ │ @ instruction: 0xf04f910f │ │ │ │ vrhadd.s8 d16, d13, d0 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ @ instruction: 0xf039012d │ │ │ │ @ instruction: 0xf500fb1b │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0xe2288 │ │ │ │ + blcs 0xe2268 │ │ │ │ @ instruction: 0xf8d0d04b │ │ │ │ tstcs fp, #80, 4 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - subcc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorscc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0x29161e │ │ │ │ + blx 0x2915fe │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b3d3 │ │ │ │ mrcne 2, 3, r6, cr11, cr8, {2} │ │ │ │ ldmdale r8!, {r4, r5, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ ldrbteq r0, [fp], #-1173 @ 0xfffffb6b │ │ │ │ @@ -201830,46 +201822,46 @@ │ │ │ │ @ instruction: 0xf8d00100 │ │ │ │ @ instruction: 0xe7b27210 │ │ │ │ andsvs pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf643e7c3 │ │ │ │ vmls.f d19, d0, d0[1] │ │ │ │ @ instruction: 0x463b0595 │ │ │ │ vrhadd.s8 d18, d6, d1 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + vmlal.s , d0, d0[5] │ │ │ │ stmdavs r8!, {r1, r2, r3, r5, r9} │ │ │ │ - @ instruction: 0xf8b6f1d2 │ │ │ │ + @ instruction: 0xf8c6f1d2 │ │ │ │ andcs r6, r0, #2686976 @ 0x290000 │ │ │ │ @ instruction: 0xf73c4620 │ │ │ │ - @ instruction: 0xf73bfe1b │ │ │ │ - @ instruction: 0xf504fa6b │ │ │ │ + @ instruction: 0xf73bfe2b │ │ │ │ + @ instruction: 0xf504fa7b │ │ │ │ svccs 0x00205800 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ strhi pc, [r0], r0 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #5831 @ 0x16c7 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0304618 │ │ │ │ ldrshlt pc, [r8, #-169]! @ 0xffffff57 @ │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0xef62c │ │ │ │ + blcs 0xef60c │ │ │ │ ldrbhi pc, [r2], r0 @ │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #8, 2 │ │ │ │ @ instruction: 0xf0304618 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbhi pc, [r1], r0, asr #32 @ │ │ │ │ addscs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ tstcs fp, #-2147483645 @ 0x80000003 │ │ │ │ @ instruction: 0xf8c24620 │ │ │ │ vqadd.s8 d17, d29, d16 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ strls r0, [r0, #-557] @ 0xfffffdd3 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0x2011730 │ │ │ │ + blx 0x2011710 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf04f84a9 │ │ │ │ movwcs r3, #767 @ 0x2ff │ │ │ │ orrscs lr, r4, #192, 18 @ 0x300000 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r6, r8, r9, fp, lr} │ │ │ │ @@ -201879,22 +201871,22 @@ │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf5048ff0 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0xe2404 │ │ │ │ + blcs 0xe23e4 │ │ │ │ tstcs fp, #147 @ 0x93 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - subcc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorscc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0x1391794 │ │ │ │ + blx 0x1391774 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ andcs r8, r0, #2030043136 @ 0x79000000 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ bfi r2, r4, #7, #7 │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ @@ -201902,84 +201894,84 @@ │ │ │ │ ldrtmi r3, [r1], -sl, lsl #6 │ │ │ │ movwcc lr, #51661 @ 0xc9cd │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ addsls pc, r0, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #5300 @ 0x14b4 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0xfe2117b0 │ │ │ │ + blx 0xfe211790 │ │ │ │ addsle r2, r9, r0, lsl #16 │ │ │ │ ldrsbtvs pc, [ip], r9 @ │ │ │ │ cdpcs 8, 0, cr6, cr0, cr7, {0} │ │ │ │ strbthi pc, [sp], -r0 @ │ │ │ │ ldrsbtcc pc, [r8], r9 @ │ │ │ │ strcc lr, [sl], -sp, asr #19 │ │ │ │ - beq 0xf11b40 │ │ │ │ + beq 0xf11b20 │ │ │ │ ldrdcc pc, [r0], #137 @ 0x89 │ │ │ │ ldrtmi sl, [r9], sl, lsl #28 │ │ │ │ - bleq 0x111854 │ │ │ │ + bleq 0x111834 │ │ │ │ @ instruction: 0xf8cd930c │ │ │ │ @ instruction: 0xf898b034 │ │ │ │ - blcs 0xe2494 │ │ │ │ + blcs 0xe2474 │ │ │ │ strbhi pc, [r8], #-0 @ │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ andcs r4, r3, r9, asr #12 │ │ │ │ - blx 0x19917f4 │ │ │ │ + blx 0x19917d4 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8c0af77 │ │ │ │ ldmdavs r3!, {r2, ip, sp, pc} │ │ │ │ strcc r6, [r4], -r3 │ │ │ │ @ instruction: 0xf1093704 │ │ │ │ ldrbmi r0, [r6, #-2312] @ 0xfffff6f8 │ │ │ │ str sp, [r2, r7, ror #3]! │ │ │ │ @ instruction: 0x4620231b │ │ │ │ vrshl.s8 d25, d0, d13 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ vhsub.s8 d16, d13, d29 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ @ instruction: 0xf039012d │ │ │ │ @ instruction: 0xf500f9ed │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0xe24e4 │ │ │ │ + blcs 0xe24c4 │ │ │ │ ldrthi pc, [r7], #-0 @ │ │ │ │ ldmib r3, {r4, r8, r9, sp, pc}^ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xe76f2394 │ │ │ │ addsne pc, r0, #212, 16 @ 0xd40000 │ │ │ │ - subcc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorscc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0x4620231b │ │ │ │ ldrsbtmi pc, [r0], r1 @ │ │ │ │ vrshl.s8 d25, d0, d13 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ @ instruction: 0xf039012d │ │ │ │ @ instruction: 0xf500f9cf │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0xe2520 │ │ │ │ + blcs 0xe2500 │ │ │ │ strhi pc, [lr], #-0 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xe7534394 │ │ │ │ - blcc 0xfe787fc0 │ │ │ │ + blcc 0xfe787fa0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ movmi pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ stmdbcs r0, {r0, r3, r4, fp, sp, lr} │ │ │ │ ldrbhi pc, [r0], #-0 @ │ │ │ │ andcs sl, r1, r6, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf1c83308 │ │ │ │ - ldmib sp, {r0, r1, r3, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ vst4.8 {d18-d21}, [pc], r6 │ │ │ │ @ instruction: 0xf6c3434a │ │ │ │ svcls 0x0008339a │ │ │ │ smlatbcs r3, r2, fp, pc @ │ │ │ │ - blx 0x19bf4a │ │ │ │ - bl 0x1119c04 │ │ │ │ + blx 0x19bf2a │ │ │ │ + bl 0x1119be4 │ │ │ │ @ instruction: 0xf50471e7 │ │ │ │ vadd.i8 d21, d14, d0 │ │ │ │ vaddl.s8 q10, d16, d24 │ │ │ │ @ instruction: 0xf8982095 │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ stmdavs r2, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip}^ │ │ │ │ stmdbeq r2, {r0, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -201987,49 +201979,49 @@ │ │ │ │ movwcs r8, #1054 @ 0x41e │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0302003 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr8, cr15, {1} │ │ │ │ andvs r2, r7, r0, lsl #6 │ │ │ │ @ instruction: 0xf8986043 │ │ │ │ - blcs 0xe25b4 │ │ │ │ - ldrthi pc, [pc], #0 @ 0xd5848 @ │ │ │ │ + blcs 0xe2594 │ │ │ │ + ldrthi pc, [pc], #0 @ 0xd5828 @ │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ andcs r0, r8, #8, 2 │ │ │ │ @ instruction: 0xf0302003 │ │ │ │ stmdacs r0, {r0, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 7, pc, cr6, cr15, {1} @ │ │ │ │ @ instruction: 0xf8c02300 │ │ │ │ subvs r9, r3, r0 │ │ │ │ @ instruction: 0xf504e717 │ │ │ │ @ instruction: 0xf8d45800 │ │ │ │ @ instruction: 0xf898a290 │ │ │ │ - blcs 0xe25e4 │ │ │ │ + blcs 0xe25c4 │ │ │ │ bichi pc, sl, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf9baf030 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898aecf │ │ │ │ @ instruction: 0xf8d0335c │ │ │ │ - blcs 0x101894 │ │ │ │ + blcs 0x101874 │ │ │ │ ldrbthi pc, [r5], #0 @ │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ @ instruction: 0xf9aaf030 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8daaebf │ │ │ │ stmdavs r2, {r3, r6, r7, ip, sp} │ │ │ │ @ instruction: 0x3718e9d3 │ │ │ │ svccs 0x00011aff │ │ │ │ svclt 0x003846b9 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0c0454a │ │ │ │ @ instruction: 0xf89884f8 │ │ │ │ - blcs 0xe263c │ │ │ │ + blcs 0xe261c │ │ │ │ ldrhi pc, [fp] │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ @ instruction: 0xf0302003 │ │ │ │ stmdacs r0, {r0, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 5, pc, cr2, cr15, {1} @ │ │ │ │ ldrbtcc pc, [pc], r9, lsl #2 @ │ │ │ │ @@ -202051,27 +202043,27 @@ │ │ │ │ @ instruction: 0xf8124613 │ │ │ │ stmdblt r1, {r0, r8, r9, sl, fp, ip} │ │ │ │ movwcc r7, #8208 @ 0x2010 │ │ │ │ movweq lr, #35747 @ 0x8ba3 │ │ │ │ ldmle r5!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @ instruction: 0x4620231b │ │ │ │ vrshl.s8 d25, d0, d13 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ vhsub.s8 d16, d13, d29 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ @ instruction: 0xf039012d │ │ │ │ @ instruction: 0xf500f8f9 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - bcs 0xde6cc │ │ │ │ + bcs 0xde6ac │ │ │ │ ldrbhi pc, [r8, #-0]! @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ orrseq lr, r4, r3, asr #19 │ │ │ │ @ instruction: 0xf504e67c │ │ │ │ @ instruction: 0xf8985800 │ │ │ │ - blcs 0xe26e4 │ │ │ │ + blcs 0xe26c4 │ │ │ │ @ instruction: 0x83b6f000 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf93af030 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ae4f │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @@ -202079,167 +202071,167 @@ │ │ │ │ movwcs r8, #5216 @ 0x1460 │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf92af030 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - orrseq pc, r1, r5, asr #4 │ │ │ │ + cmnpeq r1, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7ff3301 │ │ │ │ @ instruction: 0xe651fa51 │ │ │ │ @ instruction: 0xf1c42000 │ │ │ │ - @ instruction: 0x4606f9b5 │ │ │ │ + strmi pc, [r6], -r5, asr #19 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ tstcs fp, #-2030043136 @ 0x87000000 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - subcc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorscc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8aef039 │ │ │ │ movwpl pc, #1280 @ 0x500 @ │ │ │ │ cmppcs ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ andcs r8, r0, #268435471 @ 0x1000000f │ │ │ │ addsvs lr, r4, #3194880 @ 0x30c000 │ │ │ │ @ instruction: 0xf1c3e632 │ │ │ │ - @ instruction: 0xf648fc81 │ │ │ │ + @ instruction: 0xf648fc91 │ │ │ │ @ instruction: 0xf6c631ad │ │ │ │ @ instruction: 0x460201db │ │ │ │ tstcs fp, #32, 12 @ 0x2000000 │ │ │ │ strls r1, [r0, #-2004] @ 0xfffff82c │ │ │ │ andne pc, r2, #132096 @ 0x20400 │ │ │ │ strtcc lr, [r2], #-3012 @ 0xfffff43c │ │ │ │ - subcc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorscc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf504e6b9 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0xe27a0 │ │ │ │ + blcs 0xe2780 │ │ │ │ rscshi pc, r7, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf8dcf030 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r6, {r0, r4, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0x4620231b │ │ │ │ vrshl.s8 d25, d0, d13 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ vhsub.s8 d16, d13, d29 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ @ instruction: 0xf039012d │ │ │ │ @ instruction: 0xf500f871 │ │ │ │ svceq 0x00f65000 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #1043 @ 0x413 │ │ │ │ orrsvs lr, r4, #192, 18 @ 0x300000 │ │ │ │ tstcs fp, #244, 10 @ 0x3d000000 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - subcc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorscc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf858f039 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf8d0829f │ │ │ │ strcs r3, [r1, #-840] @ 0xfffffcb8 │ │ │ │ strtmi r3, [r0], -r1, lsl #22 │ │ │ │ adcvs pc, r8, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - tstpcs r1, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnsne pc, r5, asr #4 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7fe9500 │ │ │ │ - strb pc, [pc, #3321] @ 0xd67bd @ │ │ │ │ + strb pc, [pc, #3321] @ 0xd679d @ │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4917 @ 0x1335 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0304618 │ │ │ │ stmdacs r0, {r0, r2, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r2, #252]! @ 0xfc │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0xefb08 │ │ │ │ + blcs 0xefae8 │ │ │ │ orrshi pc, r2, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ @ instruction: 0xf87ef030 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ad93 │ │ │ │ @ instruction: 0xf8d0335c │ │ │ │ - blcs 0xf9b0c │ │ │ │ + blcs 0xf9aec │ │ │ │ strthi pc, [r4], #-0 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #16, 2 │ │ │ │ @ instruction: 0xf0304618 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r2, #252] @ 0xfc │ │ │ │ strbmi r6, [fp], -r5, lsl #16 │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - mvnscc pc, r5, asr #4 │ │ │ │ + bicscc pc, r5, r5, asr #4 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7fe9500 │ │ │ │ ldr pc, [r3, #3419] @ 0xd5b │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4694 @ 0x1256 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0304618 │ │ │ │ stmdacs r0, {r0, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r6, #-252]! @ 0xffffff04 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0xefb80 │ │ │ │ + blcs 0xefb60 │ │ │ │ orrhi pc, r2, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ @ instruction: 0xf842f030 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ad57 │ │ │ │ @ instruction: 0xf8d0335c │ │ │ │ - blcs 0xf9b84 │ │ │ │ + blcs 0xf9b64 │ │ │ │ bicshi pc, r0, #0 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #16, 2 │ │ │ │ @ instruction: 0xf0304618 │ │ │ │ stmdacs r0, {r0, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r6, #-252] @ 0xffffff04 │ │ │ │ ldrdhi pc, [r0], -r0 │ │ │ │ mrc2 1, 1, pc, cr8, cr5, {3} │ │ │ │ @ instruction: 0xf1c84606 │ │ │ │ - blx 0x18d5940 │ │ │ │ + blx 0x18d5960 │ │ │ │ andls pc, r0, r9, lsl #5 │ │ │ │ ldrtmi r9, [r3], -r1, lsl #4 │ │ │ │ stmdage r5, {r0, r8, sp} │ │ │ │ - rsbne pc, r4, #1610612740 @ 0x60000004 │ │ │ │ + subsne pc, r4, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - stc2l 1, cr15, [r4, #-836] @ 0xfffffcbc │ │ │ │ - blle 0x25fbc8 │ │ │ │ + ldc2l 1, cr15, [r4, #-836] @ 0xfffffcbc │ │ │ │ + blle 0x25fba8 │ │ │ │ strbmi r1, [r6, #-3142] @ 0xfffff3ba │ │ │ │ ldrthi pc, [r0], #-576 @ 0xfffffdc0 @ │ │ │ │ @ instruction: 0xf1be9805 │ │ │ │ vadd.f32 , , │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ tstcs fp, #-805306366 @ 0xd0000002 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xffaaf038 │ │ │ │ movwpl pc, #1280 @ 0x500 @ │ │ │ │ cmppcs ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf04f8369 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ orrseq lr, r4, r3, asr #19 │ │ │ │ @ instruction: 0xf504e52c │ │ │ │ @ instruction: 0xf8985800 │ │ │ │ - blcs 0xe2984 │ │ │ │ + blcs 0xe2964 │ │ │ │ andshi pc, r0, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xffeaf02f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898acff │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @@ -202248,59 +202240,59 @@ │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xffdaf02f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r5, {r0, r1, r2, r3, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ ldrtmi r2, [sl], -r0, lsl #6 │ │ │ │ vmax.s8 d20, d5, d16 │ │ │ │ - vaddw.s8 , q0, d13 │ │ │ │ + vmla.f d16, d16, d1[7] │ │ │ │ movwls r0, #8461 @ 0x210d │ │ │ │ movwpl lr, #2509 @ 0x9cd │ │ │ │ stc2 7, cr15, [sl, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf504e4fe │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0xe29e0 │ │ │ │ + blcs 0xe29c0 │ │ │ │ subhi pc, r3, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xffbcf02f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r2, {r0, r4, r6, r7, sl, fp, sp, pc} │ │ │ │ - orrne pc, sp, r5, asr #4 │ │ │ │ + msrne (UNDEF: 109), r5 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ strbt pc, [r5], #3569 @ 0xdf1 @ │ │ │ │ @ instruction: 0xf0304630 │ │ │ │ cdpne 8, 0, cr15, cr7, cr15, {3} │ │ │ │ addshi pc, sp, #192, 4 │ │ │ │ @ instruction: 0x46204633 │ │ │ │ adcsvs pc, r8, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - tstpeq r9, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnvc pc, r4, asr #12 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7fe9700 │ │ │ │ ldrb pc, [r1], #3261 @ 0xcbd @ │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4674 @ 0x1242 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r4], #252 @ 0xfc │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0xefd04 │ │ │ │ + blcs 0xefce4 │ │ │ │ subshi pc, pc, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ @ instruction: 0xff80f02f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ac95 │ │ │ │ @ instruction: 0xf8d0335c │ │ │ │ - blcs 0xf9d08 │ │ │ │ + blcs 0xf9ce8 │ │ │ │ tstphi sl, #0 @ p-variant is OBSOLETE │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ tstpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r4], {63} @ 0x3f │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @@ -202312,20 +202304,20 @@ │ │ │ │ @ instruction: 0xff5ef02f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r1, {r0, r1, r4, r5, r6, sl, fp, sp, pc} │ │ │ │ movweq pc, #4361 @ 0x1109 @ │ │ │ │ @ instruction: 0x4620463a │ │ │ │ @ instruction: 0xf8cd3101 │ │ │ │ mrsls sl, (UNDEF: 1) │ │ │ │ - orrseq pc, r1, r5, asr #4 │ │ │ │ + cmnpeq r1, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xfffef7fe │ │ │ │ @ instruction: 0xf504e480 │ │ │ │ @ instruction: 0xf8985800 │ │ │ │ - blcs 0xe2adc │ │ │ │ + blcs 0xe2abc │ │ │ │ @ instruction: 0x81aff000 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xff3ef02f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ac53 │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @@ -202342,73 +202334,73 @@ │ │ │ │ tstpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xff1ef02f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r5, {r0, r1, r4, r5, sl, fp, sp, pc} │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ vmax.s8 d20, d5, d16 │ │ │ │ - vsra.s64 , , #64 │ │ │ │ + vsra.s64 , , #64 │ │ │ │ strls r0, [r0, #-269] @ 0xfffffef3 │ │ │ │ stc2 7, cr15, [ip], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf504e444 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0xe2b54 │ │ │ │ + blcs 0xe2b34 │ │ │ │ bichi pc, r0, r0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xff02f02f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r6, {r0, r1, r2, r4, sl, fp, sp, pc} │ │ │ │ @ instruction: 0x4620231b │ │ │ │ vrshl.s8 d25, d0, d13 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ vhsub.s8 d16, d13, d29 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ @ instruction: 0xf038012d │ │ │ │ @ instruction: 0xf500fe97 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0xe2b90 │ │ │ │ + blcs 0xe2b70 │ │ │ │ bichi pc, lr, r0 │ │ │ │ movtpl pc, #35024 @ 0x88d0 @ │ │ │ │ ldrtmi r3, [r3], -r0, asr #26 │ │ │ │ vmax.s8 d20, d5, d16 │ │ │ │ - vrshr.s64 d16, d1, #64 │ │ │ │ + vmvn.i32 q8, #256 @ 0x00000100 │ │ │ │ vhsub.s8 d16, d5, d13 │ │ │ │ - vmla.f d18, d16, d1[5] │ │ │ │ + vmla.f d18, d16, d1[1] │ │ │ │ strls r0, [r0, #-269] @ 0xfffffef3 │ │ │ │ stc2 7, cr15, [r2, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf504e40e │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0xe2bc0 │ │ │ │ + blcs 0xe2ba0 │ │ │ │ msrhi SPSR_fc, r0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ cdp2 0, 12, cr15, cr12, cr15, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r2, {r0, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - orrseq pc, r1, r5, asr #4 │ │ │ │ + cmnpeq r1, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xf7fffabb │ │ │ │ @ instruction: 0xf504bbf5 │ │ │ │ @ instruction: 0xf8985800 │ │ │ │ - blcs 0xe2bf4 │ │ │ │ + blcs 0xe2bd4 │ │ │ │ mrshi pc, (UNDEF: 68) @ │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ cdp2 0, 11, cr15, cr2, cr15, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898abc7 │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4546 @ 0x11c2 │ │ │ │ ldmne r1!, {r3, r9, sp} │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfef12fb4 │ │ │ │ + blge 0xfef12f94 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ ldrdls pc, [r0], -r0 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4645 @ 0x1225 │ │ │ │ tstpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ cdp2 0, 9, cr15, cr2, cr15, {1} │ │ │ │ @@ -202419,15 +202411,15 @@ │ │ │ │ andls r4, r5, r6, lsl #12 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf1b9ab9d │ │ │ │ svclt 0x00840f0b │ │ │ │ @ instruction: 0xf8d42116 │ │ │ │ vqsub.s8 d2, d16, d0 │ │ │ │ vand q12, q11, │ │ │ │ - vmla.f d17, d0, d0[2] │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf1c0012e │ │ │ │ @ instruction: 0x4682fcb5 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf1b982a3 │ │ │ │ stmdble r6, {r0, r1, r8, r9, sl, fp} │ │ │ │ svceq 0x0007f1b9 │ │ │ │ @ instruction: 0xf04fbf8c │ │ │ │ @@ -202439,72 +202431,72 @@ │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4382 @ 0x111e │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1b93050 │ │ │ │ + blge 0x1b93030 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0xeff78 │ │ │ │ + blcs 0xeff58 │ │ │ │ tstphi sl, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #8, 2 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1793070 │ │ │ │ + blge 0x1793050 │ │ │ │ ldrtmi r6, [sl], -r3, lsl #16 │ │ │ │ vmax.s8 d20, d5, d16 │ │ │ │ - vsra.s64 d16, d1, #64 │ │ │ │ + vbic.i32 q8, #1 @ 0x00000001 │ │ │ │ movwcc r0, #4365 @ 0x110d │ │ │ │ mrc2 7, 3, pc, cr6, cr14, {7} │ │ │ │ - bllt 0x1c13f88 │ │ │ │ + bllt 0x1c13f68 │ │ │ │ ldrtmi r2, [r3], -r1, lsl #10 │ │ │ │ vmax.s8 d20, d4, d16 │ │ │ │ vrshr.s64 d22, d24, #64 │ │ │ │ - vqsub.s8 d16, d21, d5 │ │ │ │ - vaddw.s8 q8, q0, d9 │ │ │ │ + @ instruction: 0xf6440295 │ │ │ │ + vmla.f d23, d16, d1[6] │ │ │ │ strls r0, [r0, #-269] @ 0xfffffef3 │ │ │ │ - blx 0x1313fa2 │ │ │ │ - bllt 0x1813fa8 │ │ │ │ + blx 0x1313f82 │ │ │ │ + bllt 0x1813f88 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andscc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ - bllt 0x1693fb4 │ │ │ │ + bllt 0x1693f94 │ │ │ │ ldrtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f2003 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xd130c4 │ │ │ │ + blge 0xd130a4 │ │ │ │ andvs r6, r3, r3, lsr r8 │ │ │ │ - bllt 0xfef53fcc │ │ │ │ + bllt 0xfef53fac │ │ │ │ andsmi pc, r0, #192, 16 @ 0xc00000 │ │ │ │ - bllt 0x1293fd4 │ │ │ │ + bllt 0x1293fb4 │ │ │ │ andsvs pc, r0, #12779520 @ 0xc30000 │ │ │ │ - bllt 0x1193fdc │ │ │ │ + bllt 0x1193fbc │ │ │ │ subcc pc, r4, #208, 16 @ 0xd00000 │ │ │ │ vst3.16 {d30,d32,d34}, [pc :64] │ │ │ │ @ instruction: 0xf6c3434a │ │ │ │ @ instruction: 0xf8c0339a │ │ │ │ @ instruction: 0xf7ff3210 │ │ │ │ movwcs fp, #6967 @ 0x1b37 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [sl, #508]! @ 0x1fc │ │ │ │ - bllt 0x494008 │ │ │ │ + bllt 0x493fe8 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ ldc2l 0, cr15, [r0, #188]! @ 0xbc │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffac36 │ │ │ │ movwcs fp, #6915 @ 0x1b03 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r9, #-508] @ 0xfffffe04 │ │ │ │ - blt 0xfff14034 │ │ │ │ + blt 0xfff14014 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ ldc2l 0, cr15, [sl, #188] @ 0xbc │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffadf0 │ │ │ │ movwcs fp, #6893 @ 0x1aed │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @@ -202512,118 +202504,118 @@ │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffab4b │ │ │ │ andcs fp, r4, #929792 @ 0xe3000 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ stc2l 0, cr15, [r6, #188] @ 0xbc │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldrdvs sl, [r7], -fp │ │ │ │ - bllt 0xff9d4074 │ │ │ │ + bllt 0xff9d4054 │ │ │ │ tstls r6, r6, lsl #16 │ │ │ │ strbmi pc, [sl, -pc, asr #8] @ │ │ │ │ ldrcc pc, [sl, r3, asr #13] │ │ │ │ smlabtne r1, r0, r9, lr │ │ │ │ @ instruction: 0xf1c360c1 │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ cmpeq fp, r8, lsl #4 │ │ │ │ - bne 0x17965d8 │ │ │ │ + bne 0x17965b8 │ │ │ │ sbcsvs lr, r1, r0, asr #20 │ │ │ │ andeq lr, r2, r0, ror #22 │ │ │ │ ldrdmi r1, [r0, #-139] @ 0xffffff75 │ │ │ │ ldrdmi r1, [r0, #-139] @ 0xffffff75 │ │ │ │ - bl 0x115c218 │ │ │ │ - bls 0x2590b0 │ │ │ │ - b 0x14bc4d0 │ │ │ │ - b 0x13d93e8 │ │ │ │ + bl 0x115c1f8 │ │ │ │ + bls 0x259090 │ │ │ │ + b 0x14bc4b0 │ │ │ │ + b 0x13d93c8 │ │ │ │ sbcseq r7, fp, r3, asr ip │ │ │ │ andcs pc, r7, r2, lsr #23 │ │ │ │ - blx 0x29c40e │ │ │ │ - bl 0x11164cc │ │ │ │ + blx 0x29c3ee │ │ │ │ + bl 0x11164ac │ │ │ │ @ instruction: 0xf7ff010c │ │ │ │ movwcs fp, #7068 @ 0x1b9c │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 2, APSR_nzcv, cr1, cr15, {3} │ │ │ │ - blt 0xfe9940e0 │ │ │ │ + blt 0xfe9940c0 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2 0, cr15, [r4, #188] @ 0xbc │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffac4a │ │ │ │ movwcs fp, #6807 @ 0x1a97 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [sp, #508]! @ 0x1fc │ │ │ │ - blt 0xfe41410c │ │ │ │ + blt 0xfe4140ec │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2l 0, cr15, [lr, #-188]! @ 0xffffff44 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaebc │ │ │ │ movwcs fp, #6785 @ 0x1a81 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr7, cr15, {3} │ │ │ │ - blt 0x1e94138 │ │ │ │ + blt 0x1e94118 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ ldc2l 0, cr15, [r8, #-188] @ 0xffffff44 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaccb │ │ │ │ movwcs fp, #6763 @ 0x1a6b │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [lr, #508]! @ 0x1fc │ │ │ │ - blt 0x1914164 │ │ │ │ + blt 0x1914144 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2l 0, cr15, [r2, #-188] @ 0xffffff44 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffae40 │ │ │ │ movwcs fp, #6741 @ 0x1a55 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 7, pc, cr2, cr15, {3} @ │ │ │ │ - blt 0x1394190 │ │ │ │ + blt 0x1394170 │ │ │ │ ldcne 3, cr2, [r1, #-4]! │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ stc2 0, cr15, [ip, #-188]! @ 0xffffff44 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaee7 │ │ │ │ movwcs fp, #6719 @ 0x1a3f │ │ │ │ ldmne r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r1, #508]! @ 0x1fc │ │ │ │ - blt 0xe141bc │ │ │ │ + blt 0xe1419c │ │ │ │ subpl pc, r4, #208, 16 @ 0xd00000 │ │ │ │ ldcne 6, cr14, [r1, #-192]! @ 0xffffff40 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ ldc2 0, cr15, [r4, #-188] @ 0xffffff44 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8c0aa29 │ │ │ │ @ instruction: 0xf7ff9000 │ │ │ │ tstcs fp, #92, 20 @ 0x5c000 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - subcc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorscc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ stc2 0, cr15, [r6], #224 @ 0xe0 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xa3b2810d │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ orrscs lr, r4, #192, 18 @ 0x300000 │ │ │ │ - blt 0xb14210 │ │ │ │ + blt 0xb141f0 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ stc2l 0, cr15, [ip], #188 @ 0xbc │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffac6e │ │ │ │ movwcs fp, #6655 @ 0x19ff │ │ │ │ ldmne r1!, {r2, r9, sp} │ │ │ │ @@ -202636,50 +202628,50 @@ │ │ │ │ ldc2l 0, cr15, [r6], {47} @ 0x2f │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffada7 │ │ │ │ movwcs fp, #6633 @ 0x19e9 │ │ │ │ andcs r1, r4, #3136 @ 0xc40 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe953464 │ │ │ │ + blge 0xfe953444 │ │ │ │ ldmiblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ stc2l 0, cr15, [r0], {47} @ 0x2f │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffac7e │ │ │ │ movwcs fp, #6611 @ 0x19d3 │ │ │ │ ldmne r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x3d3490 │ │ │ │ + blge 0x3d3470 │ │ │ │ stmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andsvs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ stmiblt r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldcne 3, cr2, [r1, #-4]! │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ stc2 0, cr15, [r6], #188 @ 0xbc │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaccc │ │ │ │ @ instruction: 0xf8d4b9b9 │ │ │ │ @ instruction: 0x21072290 │ │ │ │ adcsne pc, r0, r2, asr #17 │ │ │ │ vcge.s8 d18, d13, d11 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r0], -sp, lsr #4 │ │ │ │ str r9, [r9], #1280 @ 0x500 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ andscs pc, r0, #12779520 @ 0xc30000 │ │ │ │ stmiblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf826f194 │ │ │ │ - blcs 0xf02f0 │ │ │ │ - blge 0x1dd33e4 │ │ │ │ + blcs 0xf02d0 │ │ │ │ + blge 0x1dd33c4 │ │ │ │ addscs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ adcscc pc, r0, r2, asr #17 │ │ │ │ - bllt 0x1c542f0 │ │ │ │ + bllt 0x1c542d0 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ movwcs sl, #6528 @ 0x1980 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmdbge lr!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmiblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -202701,24 +202693,24 @@ │ │ │ │ stmdacs r0, {r0, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r6], #508 @ 0x1fc │ │ │ │ stmdblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r4, #8, 2 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xff813568 │ │ │ │ + blge 0xff813548 │ │ │ │ ldmdblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r4, #8, 2 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [pc, #-508] @ 0xd6188 │ │ │ │ + ldcge 4, cr15, [pc, #-508] @ 0xd6168 │ │ │ │ ldmdblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vaddhn.i16 d18, q0, q11 │ │ │ │ - blne 0xdd7398 │ │ │ │ + blne 0xdd7378 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ @ instruction: 0xf0404620 │ │ │ │ strtmi pc, [r0], -fp, lsr #20 │ │ │ │ @ instruction: 0xf806f1a1 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r4, #12, 2 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ @@ -202742,76 +202734,76 @@ │ │ │ │ @ instruction: 0xf0264630 │ │ │ │ @ instruction: 0xf8d9fdfd │ │ │ │ addmi r3, r6, #184 @ 0xb8 │ │ │ │ @ instruction: 0xf8c9d8f5 │ │ │ │ @ instruction: 0xf7ff60bc │ │ │ │ @ instruction: 0x1d31b97f │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ - blx 0xffe124ce │ │ │ │ + blx 0xffe124ae │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf109a909 │ │ │ │ strdvs r3, [r6], -pc @ │ │ │ │ - blt 0x1ad441c │ │ │ │ + blt 0x1ad43fc │ │ │ │ mvnvs pc, #78643200 @ 0x4b00000 │ │ │ │ @ instruction: 0x63adf6cd │ │ │ │ andscc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ ldmdblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwcs r4, #1593 @ 0x639 │ │ │ │ andcs r4, r3, r2, lsr r6 │ │ │ │ - blx 0xff8924fa │ │ │ │ + blx 0xff8924da │ │ │ │ orrslt r9, r8, #81920 @ 0x14000 │ │ │ │ @ instruction: 0xf7394632 │ │ │ │ - stmdals r5, {r2, r3, r4, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ + stmdals r5, {r2, r3, r5, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf932f1be │ │ │ │ - blt 0x1e1444c │ │ │ │ + blt 0x1e1442c │ │ │ │ andscs pc, r0, #12779520 @ 0xc30000 │ │ │ │ stmdblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - cmppne ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpne ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1c04630 │ │ │ │ ldmdblt r8, {r0, r1, r2, r9, fp, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0001f1b9 │ │ │ │ @ instruction: 0xf8d4d921 │ │ │ │ andcs r3, sp, #144, 4 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ adcscs pc, r0, r3, asr #17 │ │ │ │ - blt 0xfead447c │ │ │ │ + blt 0xfead445c │ │ │ │ stmibeq r9, {r0, r2, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1084620 │ │ │ │ ldrtmi r0, [sl], -r1, lsl #6 │ │ │ │ - orrseq pc, r1, r5, asr #4 │ │ │ │ + cmnpeq r1, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x4010f8d9 │ │ │ │ vst3.8 {d25-d27}, [pc], r0 │ │ │ │ strls r7, [r1], #-1234 @ 0xfffffb2e │ │ │ │ @ instruction: 0xff06f7fd │ │ │ │ ldmlt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1be4608 │ │ │ │ @ instruction: 0xf7fff901 │ │ │ │ @ instruction: 0xf7fdb8bb │ │ │ │ stmdbmi r5, {r0, r1, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r2, [r6], -r5, lsl #4 │ │ │ │ stc2l 7, cr15, [r0, #1012]! @ 0x3f4 │ │ │ │ - blt 0xfe2544c0 │ │ │ │ - blx 0x212c0e │ │ │ │ + blt 0xfe2544a0 │ │ │ │ + blx 0x612bee │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ - eorseq sp, r3, r4, ror #7 │ │ │ │ + ldrsbteq sp, [r3], -r4 │ │ │ │ cdple 14, 10, cr11, cr13, cr15, {7} │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d6e0 │ │ │ │ + bl 0xfec2d6c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vcgt.s8 q9, , q1 │ │ │ │ - vmov.i32 d20, #786432 @ 0x000c0000 │ │ │ │ + vaddhn.i16 d20, q0, q6 │ │ │ │ vqshl.s8 d16, d19, d11 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ strls r0, [r0], #-557 @ 0xfffffdd3 │ │ │ │ vmax.s8 d20, d13, d12 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ @ instruction: 0xf038012d │ │ │ │ @ instruction: 0xf8c0fbd3 │ │ │ │ @ instruction: 0x4605409c │ │ │ │ tstlt r3, r3, lsr #22 │ │ │ │ @ instruction: 0xf8d54798 │ │ │ │ @ instruction: 0xb12b30a8 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @@ -202819,120 +202811,120 @@ │ │ │ │ @ instruction: 0x47184030 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d744 │ │ │ │ + bl 0xfec2d724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vmov.i32 d20, #786432 @ 0x000c0000 │ │ │ │ + vaddhn.i16 d20, q0, q6 │ │ │ │ @ instruction: 0xf1040433 │ │ │ │ @ instruction: 0xf038000c │ │ │ │ @ instruction: 0xf104f913 │ │ │ │ ldmfd sp!, {r6} │ │ │ │ @ instruction: 0xf0384010 │ │ │ │ svclt 0x0000b90d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d770 │ │ │ │ + bl 0xfec2d750 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vmax.s8 d20, d6, d1 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vshr.s64 d17, d0, #64 │ │ │ │ @ instruction: 0xf15d002e │ │ │ │ strmi pc, [r5], -r5, asr #28 │ │ │ │ stc2 0, cr15, [r8], #224 @ 0xe0 │ │ │ │ teqcs r0, #53248 @ 0xd000 │ │ │ │ vhsub.s8 d25, d6, d0 │ │ │ │ - vsra.s64 d18, d24, #64 │ │ │ │ + vaddw.s8 q9, q8, d24 │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vsubl.s8 , d16, d28 │ │ │ │ + vrshr.s64 d17, d12, #64 │ │ │ │ @ instruction: 0xf038022e │ │ │ │ strmi pc, [r4], -r5, lsl #23 │ │ │ │ @ instruction: 0xf1564628 │ │ │ │ @ instruction: 0x4620fdf1 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - mlaseq r3, r0, r4, sp │ │ │ │ + eorseq sp, r3, r0, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2d7d0 │ │ │ │ + bl 0xfec2d7b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - @ instruction: 0xf80cf76b │ │ │ │ + @ instruction: 0xf81cf76b │ │ │ │ ldc2 0, cr15, [r6], #-224 @ 0xffffff20 │ │ │ │ andls r4, r0, #45056 @ 0xb000 │ │ │ │ vcge.s8 d18, d6, d24 │ │ │ │ - vsubl.s8 , d16, d28 │ │ │ │ + vrshr.s64 d17, d12, #64 │ │ │ │ vhsub.s8 d16, d6, d30 │ │ │ │ - vsra.s64 d18, d24, #64 │ │ │ │ + vaddw.s8 q9, q8, d24 │ │ │ │ @ instruction: 0xf038012e │ │ │ │ - blvs 0x115368 │ │ │ │ + blvs 0x115348 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x214786 │ │ │ │ - mlaseq r3, ip, r4, sp │ │ │ │ + blx 0x214766 │ │ │ │ + eorseq sp, r3, ip, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d81c │ │ │ │ + bl 0xfec2d7fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldc2 0, cr15, [sl], {56} @ 0x38 │ │ │ │ @ instruction: 0x4601b358 │ │ │ │ - subscc pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + subcc pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - sbcsne pc, r4, r6, asr #4 │ │ │ │ + sbcne pc, r4, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 1, cr15, [r8, #372]! @ 0x174 │ │ │ │ @ instruction: 0xf0384605 │ │ │ │ strmi pc, [r4], -pc, lsl #24 │ │ │ │ @ instruction: 0xf1564628 │ │ │ │ cmnplt r4, r1, lsr #27 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r0, #36700160 @ 0x2300000 │ │ │ │ cmppcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcsmi pc, r5, r6, asr #4 │ │ │ │ + adcsmi pc, r5, r6, asr #4 │ │ │ │ andeq pc, sp, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0384030 │ │ │ │ andlt fp, r3, r9, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d6, d16 │ │ │ │ - vmls.i d17, d16, d0[1] │ │ │ │ + @ instruction: 0xf2c014b4 │ │ │ │ vshl.s8 d16, d30, d6 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ - blmi 0x156b4c │ │ │ │ + vsra.s64 d17, d12, #64 │ │ │ │ + blmi 0x156b2c │ │ │ │ strls r2, [r0], #-605 @ 0xfffffda3 │ │ │ │ @ instruction: 0xff94f164 │ │ │ │ - ldrhteq sp, [r3], -r0 │ │ │ │ + eorseq sp, r3, r0, lsr #9 │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ @ instruction: 0xb113309c │ │ │ │ tstlt r3, fp, asr fp │ │ │ │ andcs r4, r0, r8, lsl r7 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d8c0 │ │ │ │ + bl 0xfec2d8a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - @ instruction: 0xff92f76a │ │ │ │ - blx 0xff0127b6 │ │ │ │ + @ instruction: 0xffa2f76a │ │ │ │ + blx 0xff012796 │ │ │ │ cmncs ip, #20, 20 @ 0x14000 │ │ │ │ vhsub.s8 d25, d6, d0 │ │ │ │ - vsra.s64 d18, d24, #64 │ │ │ │ + vaddw.s8 q9, q8, d24 │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vsubl.s8 , d16, d28 │ │ │ │ + vrshr.s64 d17, d12, #64 │ │ │ │ @ instruction: 0xf038022e │ │ │ │ vnmulvs.f32 s30, s7, s3 │ │ │ │ @ instruction: 0xf8d34606 │ │ │ │ @ instruction: 0xb12b309c │ │ │ │ @ instruction: 0xb11b6b9b │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xb1404798 │ │ │ │ @@ -202941,331 +202933,331 @@ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ andlt r4, r2, r8, lsl r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - eorseq sp, r3, ip, asr #9 │ │ │ │ + ldrhteq sp, [r3], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d934 │ │ │ │ + bl 0xfec2d914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf76a4604 │ │ │ │ - @ instruction: 0xf038ff59 │ │ │ │ - bmi 0x4d5554 │ │ │ │ + @ instruction: 0xf038ff69 │ │ │ │ + bmi 0x4d5534 │ │ │ │ andls r2, r0, #144, 6 @ 0x40000002 │ │ │ │ - @ instruction: 0x21b8f246 │ │ │ │ + @ instruction: 0x21a8f246 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcne pc, ip, #1610612740 @ 0x60000004 │ │ │ │ + addsne pc, ip, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blx 0xfeb12840 │ │ │ │ + blx 0xfeb12820 │ │ │ │ smlawtlt r3, r3, fp, r6 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andlt r4, r2, r8, lsl r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sp, r3, r8, ror #9 │ │ │ │ + ldrsbteq sp, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2d990 │ │ │ │ + bl 0xfec2d970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - @ instruction: 0xff2cf76a │ │ │ │ - blx 0x1692882 │ │ │ │ + @ instruction: 0xff3cf76a │ │ │ │ + blx 0x1692862 │ │ │ │ andls r4, r0, #57344 @ 0xe000 │ │ │ │ vcge.s8 d18, d22, d11 │ │ │ │ - vsubl.s8 , d16, d28 │ │ │ │ + vrshr.s64 d17, d12, #64 │ │ │ │ vhsub.s8 d16, d6, d30 │ │ │ │ - vsra.s64 d18, d24, #64 │ │ │ │ + vaddw.s8 q9, q8, d24 │ │ │ │ @ instruction: 0xf038012e │ │ │ │ @ instruction: 0x6c00fa7b │ │ │ │ andlt fp, r3, r8, lsl r1 │ │ │ │ - bl 0x214938 │ │ │ │ + bl 0x214918 │ │ │ │ andlt r4, r3, r0, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - eorseq sp, r3, r4, lsl #10 │ │ │ │ + ldrshteq sp, [r3], -r4 │ │ │ │ cmnpeq ip, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xf0858 │ │ │ │ + blcs 0xf0838 │ │ │ │ andcs fp, r7, ip, lsl #30 │ │ │ │ movwcs r2, #1 │ │ │ │ svclt 0x00004770 │ │ │ │ - eorpl pc, r8, sp, asr #4 │ │ │ │ + andspl pc, r8, sp, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ svclt 0x00bef037 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2da0c │ │ │ │ + bl 0xfec2d9ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [r4], -r6, asr #20 │ │ │ │ vcgt.s8 q9, q11, q12 │ │ │ │ - vsra.s64 d18, d24, #64 │ │ │ │ + vaddw.s8 q9, q8, d24 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - rscne pc, ip, #1610612740 @ 0x60000004 │ │ │ │ + sbcsne pc, ip, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - strcs pc, [r8, #-582] @ 0xfffffdba │ │ │ │ + ldrbne pc, [r8, #582]! @ 0x246 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - blx 0x1012918 │ │ │ │ + blx 0x10128f8 │ │ │ │ tstpcc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbmi pc, r9, #73400320 @ 0x4600000 │ │ │ │ + submi pc, r9, #73400320 @ 0x4600000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - tstpmi r5, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ + mvnscc pc, #74448896 @ 0x4700000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ andne lr, ip, #192, 18 @ 0x300000 │ │ │ │ - addmi pc, r9, #74448896 @ 0x4700000 │ │ │ │ + rsbmi pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ bicvs r6, r2, #201326594 @ 0xc000002 │ │ │ │ @ instruction: 0x53bcf244 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ - sbcsvc pc, sp, #1610612740 @ 0x60000004 │ │ │ │ + adcsvc pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ strvs r6, [r2], #-1091 @ 0xfffffbbd │ │ │ │ - teqpne r1, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ + tstpne r1, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ @ instruction: 0xf6464620 │ │ │ │ - vmlal.s q10, d16, d1[4] │ │ │ │ + vmlal.s q10, d16, d1[0] │ │ │ │ vhsub.s8 d16, d6, d13 │ │ │ │ - vaddw.s8 q9, q0, d0 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf03b012e │ │ │ │ strtmi pc, [r9], -r1, asr #18 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ andcs lr, r1, #3358720 @ 0x334000 │ │ │ │ - mvncc pc, #73400320 @ 0x4600000 │ │ │ │ + biccc pc, r5, #73400320 @ 0x4600000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - adcscs pc, r4, #69206016 @ 0x4200000 │ │ │ │ + adccs pc, r4, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf6469300 │ │ │ │ - vqdmlal.s , d0, d1[6] │ │ │ │ + vqdmlal.s , d0, d1[2] │ │ │ │ @ instruction: 0xf039030d │ │ │ │ @ instruction: 0x4629f819 │ │ │ │ vmax.s8 d20, d6, d16 │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + vsubl.s8 q9, d0, d0 │ │ │ │ vhsub.s8 d16, d6, d30 │ │ │ │ - vbic.i32 d18, #262144 @ 0x00040000 │ │ │ │ + vabal.s8 q9, d0, d20 │ │ │ │ @ instruction: 0xf03b052e │ │ │ │ strtmi pc, [r9], -r1, asr #25 │ │ │ │ @ instruction: 0xf6464620 │ │ │ │ - vbic.i32 d18, #2304 @ 0x00000900 │ │ │ │ + vorr.i32 d18, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf646030d │ │ │ │ - vsubl.s8 q9, d16, d1 │ │ │ │ + vmlal.s q9, d0, d1[4] │ │ │ │ @ instruction: 0xf03b020d │ │ │ │ strtmi pc, [r9], -fp, lsl #19 │ │ │ │ vmax.s8 d20, d6, d16 │ │ │ │ - vmlal.s q9, d0, d0[0] │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ vhsub.s8 d16, d6, d30 │ │ │ │ - vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmls.f d18, d0, d0[4] │ │ │ │ @ instruction: 0xf03b052e │ │ │ │ strtmi pc, [r9], -r9, lsr #25 │ │ │ │ @ instruction: 0xf6464620 │ │ │ │ - vorr.i32 d19, #2304 @ 0x00000900 │ │ │ │ + vrsra.s64 q9, , #64 │ │ │ │ @ instruction: 0xf646030d │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf03b020d │ │ │ │ @ instruction: 0x4629f973 │ │ │ │ vmax.s8 d20, d6, d16 │ │ │ │ - vsubl.s8 q9, d16, d0 │ │ │ │ + vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ andlt r0, r5, lr, lsr #4 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldclt 0, cr15, [r2], {59} @ 0x3b │ │ │ │ - eorseq sp, r3, ip, asr r5 │ │ │ │ + eorseq sp, r3, ip, asr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2db3c │ │ │ │ + bl 0xfec2db1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -fp, lsr #28 │ │ │ │ @ instruction: 0x4617233a │ │ │ │ - @ instruction: 0x21b4f246 │ │ │ │ + @ instruction: 0x21a4f246 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vmax.s8 d25, d6, d0 │ │ │ │ - vmlal.s , d16, d0[7] │ │ │ │ + vrshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf038022e │ │ │ │ vtst.8 , q11, │ │ │ │ - vmla.f d18, d16, d0[0] │ │ │ │ + vsra.s64 d18, d16, #64 │ │ │ │ strmi r0, [r5], -lr, lsr #2 │ │ │ │ @ instruction: 0xf1bf4620 │ │ │ │ msrlt SPSR_, #516 @ 0x204 │ │ │ │ - mvneq pc, r7, asr #4 │ │ │ │ + bicseq pc, r8, r7, asr #4 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1bf4620 │ │ │ │ ldmdblt r0, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r7, r3, r8, lsr #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf106bdf0 │ │ │ │ adccs r0, r1, #12, 6 @ 0x30000000 │ │ │ │ vmin.s8 d20, d6, d24 │ │ │ │ - vabal.s8 , d0, d12 │ │ │ │ + vshl.s64 q9, q14, #0 │ │ │ │ vrshl.s8 d16, d30, d6 │ │ │ │ - vmla.f d17, d16, d0[7] │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf07c5400 │ │ │ │ andlt pc, r3, fp, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q11, q8 │ │ │ │ - vmla.i d18, d16, d0[2] │ │ │ │ + vshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf07c002e │ │ │ │ movwcs pc, #7439 @ 0x1d0f @ │ │ │ │ andlt r7, r3, fp, lsr #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - eorseq sp, r3, r4, ror r5 │ │ │ │ + eorseq sp, r3, r4, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2dc00 │ │ │ │ + bl 0xfec2dbe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs sl, #45056 @ 0xb000 │ │ │ │ - @ instruction: 0x21b4f246 │ │ │ │ + @ instruction: 0x21a4f246 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d6, d0 │ │ │ │ - vmlal.s , d16, d0[7] │ │ │ │ + vrshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf038022e │ │ │ │ stclvc 8, cr15, [r0, #-580] @ 0xfffffdbc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x214bae │ │ │ │ - eorseq sp, r3, r4, ror r5 │ │ │ │ + blx 0x214b8e │ │ │ │ + eorseq sp, r3, r4, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dc44 │ │ │ │ + bl 0xfec2dc24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [ip], -ip, lsl #20 │ │ │ │ vcge.s8 d18, d6, d26 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vaddw.s8 q9, q8, d20 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - rscne pc, ip, #1610612740 @ 0x60000004 │ │ │ │ + sbcsne pc, ip, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf86ef038 │ │ │ │ andlt r6, r2, r4, lsl #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sp, r3, r4, ror r5 │ │ │ │ + eorseq sp, r3, r4, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2dc8c │ │ │ │ + bl 0xfec2dc6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs sl, #53248 @ 0xd000 │ │ │ │ - @ instruction: 0x21b4f246 │ │ │ │ + @ instruction: 0x21a4f246 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d6, d0 │ │ │ │ - vmlal.s , d16, d0[7] │ │ │ │ + vrshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf038022e │ │ │ │ stmibvs r0, {r0, r1, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00183800 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - eorseq sp, r3, r4, ror r5 │ │ │ │ + eorseq sp, r3, r4, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2dcd8 │ │ │ │ + bl 0xfec2dcb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs sl, #53248 @ 0xd000 │ │ │ │ - @ instruction: 0x21b4f246 │ │ │ │ + @ instruction: 0x21a4f246 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d6, d0 │ │ │ │ - vmlal.s , d16, d0[7] │ │ │ │ + vrshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf038022e │ │ │ │ movwcs pc, #2085 @ 0x825 @ │ │ │ │ orrvs r7, r3, r3, lsl #10 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - eorseq sp, r3, r4, ror r5 │ │ │ │ + eorseq sp, r3, r4, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dd24 │ │ │ │ + bl 0xfec2dd04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [ip], -lr, lsl #20 │ │ │ │ vcge.s8 d18, d6, d26 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vaddw.s8 q9, q8, d20 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - rscne pc, ip, #1610612740 @ 0x60000004 │ │ │ │ + sbcsne pc, ip, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xfffef037 │ │ │ │ bicvs pc, ip, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ andsvc r7, ip, r4, asr #10 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq sp, r3, r4, ror r5 │ │ │ │ + eorseq sp, r3, r4, ror #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2dd74 │ │ │ │ + bl 0xfec2dd54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ @ instruction: 0x46154c18 │ │ │ │ teqcs sl, #24, 20 @ 0x18000 │ │ │ │ strmi r9, [ip], -r0, lsl #8 │ │ │ │ - @ instruction: 0x21b4f246 │ │ │ │ + @ instruction: 0x21a4f246 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r6, r3, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - rscne pc, ip, #1610612740 @ 0x60000004 │ │ │ │ + sbcsne pc, ip, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf0379e08 │ │ │ │ strmi pc, [r4], pc, asr #31 │ │ │ │ - bge 0x168478 │ │ │ │ + bge 0x168458 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ @ instruction: 0x401cf8dc │ │ │ │ @ instruction: 0xf06d9402 │ │ │ │ - blmi 0x395ef0 │ │ │ │ - blls 0x1b0c28 │ │ │ │ + blmi 0x395ed0 │ │ │ │ + blls 0x1b0c08 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff78f1d0 │ │ │ │ - eorseq sp, r3, r4, ror r5 │ │ │ │ + @ instruction: 0xff88f1d0 │ │ │ │ + eorseq sp, r3, r4, ror #10 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ddf0 │ │ │ │ + bl 0xfec2ddd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ @ instruction: 0x46154c1a │ │ │ │ teqcs sl, #106496 @ 0x1a000 │ │ │ │ strmi r9, [ip], -r0, lsl #8 │ │ │ │ vceq.f32 d25, d6, d8 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vaddw.s8 q9, q8, d20 │ │ │ │ ldmdavs r2, {r1, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ vhsub.s8 d16, d6, d0 │ │ │ │ - vmlal.s , d16, d0[7] │ │ │ │ + vrshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf037022e │ │ │ │ @ instruction: 0x4602ff91 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0x46144633 │ │ │ │ strcs sl, [r0, #-2562] @ 0xfffff5fe │ │ │ │ @ instruction: 0xf06d9502 │ │ │ │ smlabblt r8, pc, ip, pc @ │ │ │ │ @@ -203275,71 +203267,71 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1d0bd70 │ │ │ │ - svclt 0x0000ff37 │ │ │ │ - eorseq sp, r3, r4, ror r5 │ │ │ │ + svclt 0x0000ff47 │ │ │ │ + eorseq sp, r3, r4, ror #10 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2de74 │ │ │ │ + bl 0xfec2de54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf76a2501 │ │ │ │ - bmi 0x6d5f68 │ │ │ │ + bmi 0x6d5f88 │ │ │ │ vcge.s8 d18, d6, d26 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vaddw.s8 q9, q8, d20 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - rscne pc, ip, #1610612740 @ 0x60000004 │ │ │ │ + sbcsne pc, ip, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xff54f037 │ │ │ │ @ instruction: 0x51bcf244 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ vmax.s8 d20, d4, d4 │ │ │ │ vqdmlal.s q11, d16, d0[3] │ │ │ │ stcvc 3, cr0, [r2, #-596] @ 0xfffffdac │ │ │ │ subsvc r7, sl, sp │ │ │ │ stc2 0, cr15, [sl, #4]! │ │ │ │ - blx 0x1812cc0 │ │ │ │ + blx 0x1812ca0 │ │ │ │ ldmib r4, {r1, r3, r5, r9, sl, lr}^ │ │ │ │ streq r1, [r0, #-6] │ │ │ │ ldc2 0, cr15, [r4], #300 @ 0x12c │ │ │ │ - ldc2l 7, cr15, [ip], #-424 @ 0xfffffe58 │ │ │ │ + stc2 7, cr15, [ip], {106} @ 0x6a │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq sp, r3, r4, ror r5 │ │ │ │ + eorseq sp, r3, r4, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2deec │ │ │ │ + bl 0xfec2decc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs sl, #61440 @ 0xf000 │ │ │ │ - @ instruction: 0x21b4f246 │ │ │ │ + @ instruction: 0x21a4f246 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d6, d0 │ │ │ │ - vmlal.s , d16, d0[7] │ │ │ │ + vrshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf037022e │ │ │ │ stcvc 15, cr15, [r1, #-108] @ 0xffffff94 │ │ │ │ - rsceq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + sbcseq pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ - biccs pc, r0, #1610612740 @ 0x60000004 │ │ │ │ + movscs pc, #1610612740 @ 0x60000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ svclt 0x000c2900 │ │ │ │ @ instruction: 0x46184610 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf15deb04 │ │ │ │ svclt 0x0000b997 │ │ │ │ - eorseq sp, r3, r4, ror r5 │ │ │ │ + eorseq sp, r3, r4, ror #10 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2df44 │ │ │ │ + bl 0xfec2df24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ addlt r5, r3, ip, lsl #1 │ │ │ │ @ instruction: 0xf8d0bb85 │ │ │ │ @ instruction: 0x4686327c │ │ │ │ @ instruction: 0xf640b363 │ │ │ │ strd r7, [r6], -pc @ │ │ │ │ @@ -203347,17 +203339,17 @@ │ │ │ │ @ instruction: 0xf045bf98 │ │ │ │ ldmvs fp, {r0, r8, sl} │ │ │ │ ldmdavs ip, {r0, r1, r3, r5, r7, r8, ip, sp, pc} │ │ │ │ mvnsle r4, ip, lsl #5 │ │ │ │ @ instruction: 0xf014685c │ │ │ │ @ instruction: 0xd1230010 │ │ │ │ ldrble r0, [r4, #1700]! @ 0x6a4 │ │ │ │ - orrspl pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + orrpl pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrcc R8_fiq, r6 │ │ │ │ + tstpcc r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf164124f │ │ │ │ cmpplt sp, r5, lsl ip @ p-variant is OBSOLETE │ │ │ │ vst2.8 {d22-d23}, [pc :64], r0 │ │ │ │ @ instruction: 0xf6cf417c │ │ │ │ vand , q8, │ │ │ │ @@ -203403,76 +203395,76 @@ │ │ │ │ vshl.s8 q9, , #0 │ │ │ │ vrshl.s8 , , q10 │ │ │ │ vsubw.s8 q10, q1, d25 │ │ │ │ @ instruction: 0xf6474323 │ │ │ │ @ instruction: 0xf6c912b1 │ │ │ │ @ instruction: 0xf64a6237 │ │ │ │ @ instruction: 0xf2cc6e3d │ │ │ │ - blx 0x22292e │ │ │ │ + blx 0x22290e │ │ │ │ @ instruction: 0xf6473300 │ │ │ │ @ instruction: 0xf6c25cbb │ │ │ │ vfma.f32 d17, d4, d11 │ │ │ │ vshr.s64 q11, q4, #64 │ │ │ │ - blx 0x4570ce │ │ │ │ - b 0x14d4e9c │ │ │ │ - blx 0x467e4e │ │ │ │ - blx 0x4952aa │ │ │ │ + blx 0x4570ae │ │ │ │ + b 0x14d4e7c │ │ │ │ + blx 0x467e2e │ │ │ │ + blx 0x49528a │ │ │ │ strbtmi ip, [r9], -r7, lsl #24 │ │ │ │ @ instruction: 0xf404fb0e │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ vldmiavc r3!, {d30-} │ │ │ │ msrcc CPSR_fsxc, #81788928 @ 0x4e00000 │ │ │ │ bicsvc pc, r4, #536870924 @ 0x2000000c │ │ │ │ - b 0x14a8170 │ │ │ │ - blx 0x1a6296 │ │ │ │ - b 0x14b8ed8 │ │ │ │ - blx 0x1a528e │ │ │ │ - b 0x14bd2d0 │ │ │ │ - blx 0x1a569a │ │ │ │ - b 0x14a76dc │ │ │ │ - blx 0x1a3a86 │ │ │ │ + b 0x14a8150 │ │ │ │ + blx 0x1a6276 │ │ │ │ + b 0x14b8eb8 │ │ │ │ + blx 0x1a526e │ │ │ │ + b 0x14bd2b0 │ │ │ │ + blx 0x1a567a │ │ │ │ + b 0x14a76bc │ │ │ │ + blx 0x1a3a66 │ │ │ │ @ instruction: 0xf646f202 │ │ │ │ - vsubw.s8 , q0, d25 │ │ │ │ - b 0xfe157afc │ │ │ │ - blx 0x223a16 │ │ │ │ - b 0xfe1936d8 │ │ │ │ - blx 0x46381e │ │ │ │ - b 0xfe1936e0 │ │ │ │ + vsubw.s8 , q0, d9 │ │ │ │ + b 0xfe157adc │ │ │ │ + blx 0x2239f6 │ │ │ │ + b 0xfe1936b8 │ │ │ │ + blx 0x4637fe │ │ │ │ + b 0xfe1936c0 │ │ │ │ @ instruction: 0xf0814212 │ │ │ │ - blmi 0x595ffc │ │ │ │ - blls 0x330f4c │ │ │ │ + blmi 0x595fdc │ │ │ │ + blls 0x330f2c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle fp, r0, lsl #6 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ cmnpcs r7, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ mvnpl pc, #200, 4 @ 0x8000000c │ │ │ │ @ instruction: 0xf605fb03 │ │ │ │ @ instruction: 0x13b1f647 │ │ │ │ teqpvs r7, #210763776 @ p-variant is OBSOLETE @ 0xc900000 │ │ │ │ - b 0x14a4718 │ │ │ │ - blx 0x1a8af2 │ │ │ │ - b 0x14d4734 │ │ │ │ + b 0x14a46f8 │ │ │ │ + blx 0x1a8ad2 │ │ │ │ + b 0x14d4714 │ │ │ │ @ instruction: 0xe7905636 │ │ │ │ ldrb r2, [ip, r0] │ │ │ │ - ldc2l 1, cr15, [r4, #832] @ 0x340 │ │ │ │ + stc2l 1, cr15, [r4, #832]! @ 0x340 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ orrseq r6, fp, #1097728 @ 0x10c000 │ │ │ │ stmdavs r2, {r1, r3, sl, ip, lr, pc} │ │ │ │ addsmi r6, sl, #720896 @ 0xb0000 │ │ │ │ andcs sp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blvs 0xfe171478 │ │ │ │ + blvs 0xfe171458 │ │ │ │ @ instruction: 0xd1f44293 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2e158 │ │ │ │ + bl 0xfec2e138 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r4, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stmvs r5, {r1, r3, r6, r7, fp, sp, lr} │ │ │ │ addsmi r6, r4, #9306112 @ 0x8e0000 │ │ │ │ adcsmi fp, r5, #8, 30 │ │ │ │ andcs sp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -203480,114 +203472,114 @@ │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ stmibvs sl, {r2, r8, fp, sp, lr} │ │ │ │ @ instruction: 0xd1f44294 │ │ │ │ stmibvs ip, {r1, r6, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xd1f04294 │ │ │ │ @ instruction: 0xf44f6c04 │ │ │ │ @ instruction: 0xf6cf4c70 │ │ │ │ - blvs 0xff176394 │ │ │ │ + blvs 0xff176374 │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ vhadd.u32 d18, d15, d0 │ │ │ │ addsmi r0, r0, #738197504 @ 0x2c000000 │ │ │ │ addsmi fp, ip, #8, 30 │ │ │ │ andcs fp, r1, r8, lsl #30 │ │ │ │ stmdavs fp, {r5, r6, r7, ip, lr, pc} │ │ │ │ stmdbvs r8, {r9, sp} │ │ │ │ mvnsvc pc, r3, lsl #12 │ │ │ │ tsteq ip, r1, lsl #20 │ │ │ │ ldc2l 0, cr15, [r0], {4} │ │ │ │ - blx 0xfecdd844 │ │ │ │ + blx 0xfecdd824 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x192498 │ │ │ │ + blhi 0x192478 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [lr], -r7, lsl #1 │ │ │ │ strmi r2, [r7], -r0, lsl #2 │ │ │ │ @ instruction: 0xf0804615 │ │ │ │ strdlt pc, [r0, #-221] @ 0xffffff23 │ │ │ │ ldrbtvc pc, [r0], #590 @ 0x24e @ │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ ldreq r6, [r9], r3, lsr #16 │ │ │ │ ldrbeq sp, [sl, #1062] @ 0x426 │ │ │ │ andlt sp, r7, ip, lsl #8 │ │ │ │ - blhi 0x192308 │ │ │ │ + blhi 0x1922e8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldc2 0, cr15, [sl, #-512]! @ 0xfffffe00 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ stmdavs r3!, {r0, r2, r3, r5, r6, r7, ip, lr, pc} │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ andcc pc, r0, #50331648 @ 0x3000000 │ │ │ │ svclt 0x0048029b │ │ │ │ andcs pc, r0, #1107296256 @ 0x42000000 │ │ │ │ - @ instruction: 0xf8e8f73b │ │ │ │ + @ instruction: 0xf8f8f73b │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ - blhi 0x192344 │ │ │ │ + blhi 0x192324 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stclt 0, cr15, [r6, #-512]! @ 0xfffffe00 │ │ │ │ - blhi 0x1926b0 │ │ │ │ + blhi 0x192690 │ │ │ │ @ instruction: 0xf8d62100 │ │ │ │ ldrtmi r8, [r8], -r4, asr #5 │ │ │ │ @ instruction: 0x901cf8d5 │ │ │ │ - blge 0x2117c0 │ │ │ │ - blx 0x414d66 │ │ │ │ + blge 0x2117a0 │ │ │ │ + blx 0x814d46 │ │ │ │ stmib sp, {r1, r3, r6, r9, sl, lr}^ │ │ │ │ strbmi fp, [r1], -r4 │ │ │ │ andge pc, ip, sp, asr #17 │ │ │ │ vabd.s8 d25, d6, d2 │ │ │ │ - vmla.i d19, d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ stc 0, cr0, [sp, #184] @ 0xb8 │ │ │ │ @ instruction: 0xf0808b00 │ │ │ │ stmdavs r3!, {r0, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7bb │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e29c │ │ │ │ + bl 0xfec2e27c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x81b064 │ │ │ │ + blmi 0x81b044 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ smlawble r0, r3, r2, r4 │ │ │ │ tstcs r0, r9, lsl fp │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf01050d1 │ │ │ │ stmdblt r8!, {r0, r1, r2, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ cdp2 0, 1, cr15, cr0, cr10, {4} │ │ │ │ andlt fp, r3, r0, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x215256 │ │ │ │ - blx 0x1e13126 │ │ │ │ + blx 0x215236 │ │ │ │ + blx 0x1e13106 │ │ │ │ cdp2 0, 0, cr15, cr0, cr10, {4} │ │ │ │ rscle r2, lr, r0, lsl #16 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf08aeb04 │ │ │ │ vceq.f32 d27, d6, d13 │ │ │ │ - @ instruction: 0xf2c03c98 │ │ │ │ + vmull.s8 , d16, d8 │ │ │ │ @ instruction: 0xf2460c2e │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ - blmi 0x2575c0 │ │ │ │ + vorr.i32 d19, #8 @ 0x00000008 │ │ │ │ + blmi 0x2575a0 │ │ │ │ andvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8cd2000 │ │ │ │ @ instruction: 0xf164c000 │ │ │ │ svclt 0x0000fa57 │ │ │ │ - addeq r8, r3, lr, ror #21 │ │ │ │ - addeq r8, r3, r0, lsl ip │ │ │ │ - ldrhteq sp, [r3], -r8 │ │ │ │ + addeq r8, r3, lr, lsl #22 │ │ │ │ + addeq r8, r3, r0, lsr ip │ │ │ │ + eorseq sp, r3, r8, lsr #11 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrbvc pc, [r0, lr, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ addlt r4, r8, sp, ror #22 │ │ │ │ @@ -203647,133 +203639,133 @@ │ │ │ │ svcvs 0x00db4628 │ │ │ │ @ instruction: 0x46044798 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ stc2l 0, cr15, [r8], #512 @ 0x200 │ │ │ │ sbcle r2, fp, r0, lsl #16 │ │ │ │ @ instruction: 0x462069f7 │ │ │ │ @ instruction: 0xf73d2100 │ │ │ │ - strtmi pc, [r2], -fp, lsr #20 │ │ │ │ + @ instruction: 0x4622fa3b │ │ │ │ ldrtmi r4, [r9], -r3, lsl #12 │ │ │ │ - andmi pc, r4, r6, asr #4 │ │ │ │ + rscscc pc, r4, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [lr], #-512 @ 0xfffffe00 │ │ │ │ ldmdbvs r3!, {r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blcs 0xf3098 │ │ │ │ + blcs 0xf3078 │ │ │ │ ldmdavs r1!, {r2, r6, ip, lr, pc} │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ @ instruction: 0xf8d5e7b1 │ │ │ │ movwcc r3, #4820 @ 0x12d4 │ │ │ │ movwcs sp, #8628 @ 0x21b4 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ @ instruction: 0xf8c54628 │ │ │ │ @ instruction: 0xf76432d4 │ │ │ │ - vmla.f32 d31, d14, d17 │ │ │ │ + vadd.f32 , q7, │ │ │ │ vqdmlal.s q10, d0, d0[1] │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ addsle r2, r3, r0, lsl #22 │ │ │ │ ldreq r6, [r9], #-2107 @ 0xfffff7c5 │ │ │ │ vqrshl.s8 d29, d0, d30 │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0x2100b1bb │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ @ instruction: 0xf1c21104 │ │ │ │ - @ instruction: 0xf076fda7 │ │ │ │ + @ instruction: 0xf076fdb7 │ │ │ │ stmib sp, {r0, r1, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r6, [r1], -r0, lsl #8 │ │ │ │ - bls 0x17debc │ │ │ │ - adccc pc, ip, r6, asr #4 │ │ │ │ + bls 0x17de9c │ │ │ │ + addscc pc, ip, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r4], #-512 @ 0xfffffe00 │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ @ instruction: 0x4622e772 │ │ │ │ vmin.s8 d20, d6, d17 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vmla.i d19, d16, d0[2] │ │ │ │ @ instruction: 0xf080002e │ │ │ │ @ instruction: 0xf8d8fc29 │ │ │ │ strb r4, [r7, -r0]! │ │ │ │ - blx 0x13a1a │ │ │ │ - msrcc R8_fiq, r6 │ │ │ │ + stc2 1, cr15, [ip], {208} @ 0xd0 │ │ │ │ + tstpcc r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscscc pc, r8, r6, asr #4 │ │ │ │ + rsccc pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ @ instruction: 0xf19b72f0 │ │ │ │ svclt 0x0000fc09 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq sp, [r3], -r4 │ │ │ │ + eorseq sp, r3, r4, asr #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1927bc │ │ │ │ + blhi 0x19279c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addslt r4, r1, r0, asr #23 │ │ │ │ sbcsmi pc, r4, #208, 16 @ 0xd00000 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ stccs 3, cr0, [r0], {-0} │ │ │ │ @ instruction: 0xf5b4db2c │ │ │ │ - ble 0x66712c │ │ │ │ + ble 0x66710c │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ sbcscc pc, r4, #12910592 @ 0xc50000 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r5, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bicshi pc, ip, r0, asr #32 │ │ │ │ andslt r4, r1, r0, lsr #12 │ │ │ │ - blhi 0x192640 │ │ │ │ + blhi 0x192620 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ movwcs r8, #12272 @ 0x2ff0 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ @ instruction: 0xd1e3429c │ │ │ │ addcc pc, ip, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf8d26e2a │ │ │ │ - blcs 0xdb600 │ │ │ │ + blcs 0xdb5e0 │ │ │ │ @ instruction: 0x81b7f000 │ │ │ │ - blcs 0xf19a4 │ │ │ │ + blcs 0xf1984 │ │ │ │ @ instruction: 0x4628d0d8 │ │ │ │ bfi r4, r8, #15, #7 │ │ │ │ - blhi 0xfe992a00 │ │ │ │ - msrcc CPSR_f, #1610612740 @ 0x60000004 │ │ │ │ + blhi 0xfe9929e0 │ │ │ │ + tstpcc r8, #1610612740 @ p-variant is OBSOLETE @ 0x60000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ movwcs r9, #771 @ 0x303 │ │ │ │ - bpl 0x3147a8 │ │ │ │ + bpl 0x314788 │ │ │ │ @ instruction: 0xf10a461f │ │ │ │ movwls r0, #18960 @ 0x4a10 │ │ │ │ ldrdcc pc, [r4], r5 │ │ │ │ andle r1, r1, sl, asr ip │ │ │ │ ldrle r0, [r3], #-990 @ 0xfffffc22 │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ vsubl.u q1, d15, d0 │ │ │ │ @ instruction: 0xf8a38f5b │ │ │ │ vsubl.u q1, d15, d10 │ │ │ │ @ instruction: 0xf8d58f5b │ │ │ │ - blcs 0xe35e0 │ │ │ │ + blcs 0xe35c0 │ │ │ │ cmpphi r6, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x307ff895 │ │ │ │ - blcs 0x103f38 │ │ │ │ + blcs 0x103f18 │ │ │ │ msrhi SPSR_, r0, asr #32 │ │ │ │ - bge 0x301fec │ │ │ │ + bge 0x301fcc │ │ │ │ ldrbmi sl, [r0], -r5, lsl #18 │ │ │ │ stc 4, cr2, [sp] │ │ │ │ stmib sp, {r3, r8, r9, fp, pc}^ │ │ │ │ @ instruction: 0xf7784405 │ │ │ │ - @ instruction: 0xf8d5f9e1 │ │ │ │ + @ instruction: 0xf8d5f9f1 │ │ │ │ movwls r3, #28804 @ 0x7084 │ │ │ │ svclt 0x001c3301 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ addcc pc, r4, r5, asr #17 │ │ │ │ rschi pc, pc, r0 │ │ │ │ rsbscc pc, ip, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0x8014f8dd │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - b 0xfe2f77d8 │ │ │ │ + b 0xfe2f77b8 │ │ │ │ @ instruction: 0xf8d53618 │ │ │ │ ldmib sp, {r2, r5, r6, r9, ip, sp, pc}^ │ │ │ │ vsubw.u8 q9, q3, d8 │ │ │ │ strcc r0, [r1], -fp, lsl #12 │ │ │ │ stmdbgt r6, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ biceq lr, r6, fp, lsl #22 │ │ │ │ eorsmi pc, r6, fp, asr r8 @ │ │ │ │ @@ -203802,49 +203794,49 @@ │ │ │ │ tstcs r0, r6, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ cmple r6, r0, lsl #22 │ │ │ │ ldrbeq r6, [fp], #-2403 @ 0xfffff69d │ │ │ │ @ instruction: 0xf108d469 │ │ │ │ vrsra.u32 d0, d12, #1 │ │ │ │ - bl 0x2bb20c │ │ │ │ + bl 0x2bb1ec │ │ │ │ ldmda r3, {r0, r1, r7, r8, r9}^ │ │ │ │ @ instruction: 0xf1b99f00 │ │ │ │ tstle r3, r0, lsl #30 │ │ │ │ andmi lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf108d155 │ │ │ │ vrhadd.s8 d16, d7, d28 │ │ │ │ vqdmlal.s q8, d0, d0[7] │ │ │ │ ldmibvs sl!, {r0, r2, r4, r7, r8, r9, sp}^ │ │ │ │ - bleq 0xfe3120ec │ │ │ │ + bleq 0xfe3120cc │ │ │ │ andsne pc, r1, r7, lsr r8 @ │ │ │ │ strmi r6, [sl], #-2072 @ 0xfffff7e8 │ │ │ │ @ instruction: 0xf8cb69e3 │ │ │ │ @ instruction: 0x4641305c │ │ │ │ ldrtmi r1, [r8], #-2579 @ 0xfffff5ed │ │ │ │ @ instruction: 0xff44f047 │ │ │ │ - b 0x12b2e74 │ │ │ │ + b 0x12b2e54 │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ strbtvs r2, [r3], -r8, rrx │ │ │ │ svchi 0x005bf3bf │ │ │ │ andls pc, r0, r6, asr #17 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x0698681b │ │ │ │ sbchi pc, ip, r0, lsl #2 │ │ │ │ cmnpeq r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - bllt 0xfe7b1584 │ │ │ │ + bllt 0xfe7b1564 │ │ │ │ strtmi sl, [r1], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - blls 0x216d28 │ │ │ │ - blcs 0x1a8d44 │ │ │ │ + blls 0x216d08 │ │ │ │ + blcs 0x1a8d24 │ │ │ │ svcge 0x0038f47f │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ andcc pc, r8, #13828096 @ 0xd30000 │ │ │ │ vqdmlsl.s q1, d0, d0 │ │ │ │ @ instruction: 0x270080f2 │ │ │ │ ldmdavs r3!, {r1, r2, r3, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @@ -203861,39 +203853,39 @@ │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf64e6033 │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcle r2, fp, r0, lsl #22 │ │ │ │ movtmi pc, #33358 @ 0x824e @ │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xf95f8 │ │ │ │ + blcs 0xf95d8 │ │ │ │ vhadd.s8 , q15, q2 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [sp, #1049]! @ 0x419 │ │ │ │ cmppvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavc fp, {r0, r2, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ swpcs r8, r1, [r0] │ │ │ │ stmib sp, {r1, r3, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r3, r8, ip}^ │ │ │ │ @ instruction: 0xf1c2110c │ │ │ │ - @ instruction: 0xf076fc17 │ │ │ │ - blls 0x416ce0 │ │ │ │ - bls 0x368dcc │ │ │ │ + @ instruction: 0xf076fc27 │ │ │ │ + blls 0x416cc0 │ │ │ │ + bls 0x368dac │ │ │ │ strmi lr, [r0], -sp, asr #19 │ │ │ │ - rsbsmi pc, ip, r6, asr #4 │ │ │ │ + rsbmi pc, ip, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfea137d8 │ │ │ │ + blx 0xfea137b8 │ │ │ │ @ instruction: 0x4628e79e │ │ │ │ - blx 0x1615372 │ │ │ │ + blx 0x1a15352 │ │ │ │ rsbscc pc, ip, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0x8014f8dd │ │ │ │ - blcs 0xfb608 │ │ │ │ + blcs 0xfb5e8 │ │ │ │ svcge 0x000df43f │ │ │ │ strbmi sl, [r1], -r7, lsl #20 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0005f43f │ │ │ │ sbcsmi pc, r4, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf6bf2c00 │ │ │ │ @@ -203904,15 +203896,15 @@ │ │ │ │ ldmib sp, {r1, r2, sl, fp, ip, pc}^ │ │ │ │ stmib sp, {r3, r8, r9, sp}^ │ │ │ │ stmdbls r5, {r8, fp, lr} │ │ │ │ @ instruction: 0xf0014628 │ │ │ │ @ instruction: 0x4604f8f1 │ │ │ │ @ instruction: 0xf8ccf010 │ │ │ │ @ instruction: 0xf8d59a05 │ │ │ │ - b 0xfe15bfcc │ │ │ │ + b 0xfe15bfac │ │ │ │ vorr.i32 d19, #45568 @ 0x0000b200 │ │ │ │ movwcc r0, #4875 @ 0x130b │ │ │ │ sbceq lr, r3, r1, lsl #22 │ │ │ │ @ instruction: 0xf8416042 │ │ │ │ smladx r8, r3, r0, r4 │ │ │ │ msrcc R10_usr, r0 │ │ │ │ @ instruction: 0xf08a9803 │ │ │ │ @@ -203922,107 +203914,107 @@ │ │ │ │ @ instruction: 0xf0235392 │ │ │ │ @ instruction: 0x4613031a │ │ │ │ orreq pc, r0, r3, lsl r0 @ │ │ │ │ ldrbeq sp, [r8, -r2, lsr #2] │ │ │ │ @ instruction: 0xf022bf42 │ │ │ │ @ instruction: 0xf8c50204 │ │ │ │ strmi r2, [pc], -r8, lsl #1 │ │ │ │ - blx 0x12938ae │ │ │ │ + blx 0x129388e │ │ │ │ @ instruction: 0x307ff895 │ │ │ │ - blcs 0x1041f8 │ │ │ │ + blcs 0x1041d8 │ │ │ │ mcrge 4, 5, pc, cr0, cr15, {1} @ │ │ │ │ @ instruction: 0xf8852300 │ │ │ │ @ instruction: 0xf8d5307f │ │ │ │ stclne 2, cr4, [r3], #-848 @ 0xfffffcb0 │ │ │ │ vst4.32 {d29,d31,d33,d35}, [pc :256], r2 │ │ │ │ strb r3, [r3], -r0, lsl #9 │ │ │ │ @ instruction: 0x464269f9 │ │ │ │ vmla.i8 q11, q11, │ │ │ │ - vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[3] │ │ │ │ @ instruction: 0xf080002e │ │ │ │ @ instruction: 0xe729fa35 │ │ │ │ addeq pc, r0, #34 @ 0x22 │ │ │ │ vsubw.s8 q9, q0, d2 │ │ │ │ @ instruction: 0xf8c50301 │ │ │ │ @ instruction: 0xf8c52088 │ │ │ │ @ instruction: 0xf08a32d4 │ │ │ │ ldr pc, [r7, r1, lsr #22] │ │ │ │ @ instruction: 0x46214632 │ │ │ │ - adcmi pc, r0, r6, asr #4 │ │ │ │ + addsmi pc, r0, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x9138e0 │ │ │ │ + blx 0x9138c0 │ │ │ │ @ instruction: 0xf8d5e71a │ │ │ │ - blcs 0xe40f8 │ │ │ │ + blcs 0xe40d8 │ │ │ │ mcrge 4, 2, pc, cr4, cr15, {1} @ │ │ │ │ @ instruction: 0xf022695a │ │ │ │ cmpvs sl, r0, asr #5 │ │ │ │ - blcs 0xf1d64 │ │ │ │ + blcs 0xf1d44 │ │ │ │ @ instruction: 0xe63bd1f8 │ │ │ │ - @ instruction: 0xf9e8f1d0 │ │ │ │ - ldc2 7, cr15, [ip, #224]! @ 0xe0 │ │ │ │ - msrcc R8_fiq, r6 │ │ │ │ + @ instruction: 0xf9f8f1d0 │ │ │ │ + stc2l 7, cr15, [ip, #224] @ 0xe0 │ │ │ │ + tstpcc r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsmi pc, r8, r6, asr #4 │ │ │ │ + eormi pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d8 │ │ │ │ @ instruction: 0xf19b227f │ │ │ │ vmul.i8 , q11, │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vorr.i32 d19, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vshr.s64 d20, d24, #64 │ │ │ │ - blmi 0x1977e8 │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ + blmi 0x1977c8 │ │ │ │ addscc pc, r9, #64, 4 │ │ │ │ @ instruction: 0xf9e6f19b │ │ │ │ - eorseq sp, r3, r0, ror #11 │ │ │ │ - eorseq sp, r3, ip, ror #11 │ │ │ │ + ldrsbteq sp, [r3], -r0 │ │ │ │ + ldrsbteq sp, [r3], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e948 │ │ │ │ + bl 0xfec2e928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andls r2, r1, r0, lsl #2 │ │ │ │ @ instruction: 0xf19e30a8 │ │ │ │ ldmdblt r8, {r0, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff9801 │ │ │ │ andlt pc, r3, sp, asr #27 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x2158ea │ │ │ │ + blx 0x2158ca │ │ │ │ @ instruction: 0xf7ff9801 │ │ │ │ strb pc, [pc, sp, lsl #25]! @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf5a04b4b │ │ │ │ addlt r5, sl, r0, lsl #8 │ │ │ │ strvc pc, [r4, #-1444] @ 0xfffffa5c │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ - blvc 0x11d2e24 │ │ │ │ + blvc 0x11d2e04 │ │ │ │ strpl pc, [r8, -r0, lsr #11] │ │ │ │ stmdbge r3, {r9, sp} │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ andcs r3, r1, #16, 30 @ 0x40 │ │ │ │ andcs pc, ip, #8585216 @ 0x830000 │ │ │ │ - bge 0x2823d0 │ │ │ │ - blvc 0x292df8 │ │ │ │ - @ instruction: 0xfff0f777 │ │ │ │ + bge 0x2823b0 │ │ │ │ + blvc 0x292dd8 │ │ │ │ + @ instruction: 0xf800f778 │ │ │ │ @ instruction: 0xf7644638 │ │ │ │ - @ instruction: 0xf8d5fa5d │ │ │ │ + @ instruction: 0xf8d5fa6d │ │ │ │ mcrls 2, 0, r3, cr3, cr12, {3} │ │ │ │ - blcs 0xfb7ec │ │ │ │ + blcs 0xfb7cc │ │ │ │ ldmib sp, {r0, r3, r4, r6, r8, ip, lr, pc}^ │ │ │ │ strmi r2, [r6], r6, lsl #6 │ │ │ │ @ instruction: 0xc010f8dd │ │ │ │ ldrcc lr, [r6, #-2694] @ 0xfffff57a │ │ │ │ ldrsbhi pc, [r4], #-132 @ 0xffffff7c @ │ │ │ │ streq pc, [fp, #-965] @ 0xfffffc3b │ │ │ │ - bl 0x2e4bf8 │ │ │ │ + bl 0x2e4bd8 │ │ │ │ @ instruction: 0xf85801c5 │ │ │ │ cmnlt r4, #53 @ 0x35 │ │ │ │ addmi r6, lr, #4784128 @ 0x490000 │ │ │ │ ldmib r4, {r0, r1, r3, r5, r8, ip, lr, pc}^ │ │ │ │ addsmi r0, r9, #-2147483648 @ 0x80000000 │ │ │ │ addsmi fp, r0, #8, 30 │ │ │ │ stmdbvs r1!, {r0, r2, r5, r8, ip, lr, pc} │ │ │ │ @@ -204030,46 +204022,46 @@ │ │ │ │ strmi r6, [lr, #2401] @ 0x961 │ │ │ │ stmdbvs r3!, {r0, r1, r2, r3, r4, r8, ip, lr, pc}^ │ │ │ │ ldrle r0, [r7, #-923] @ 0xfffffc65 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf413681b │ │ │ │ @ instruction: 0xd1227f90 │ │ │ │ - blmi 0x971fb4 │ │ │ │ - blls 0x3318a0 │ │ │ │ + blmi 0x971f94 │ │ │ │ + blls 0x331880 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r4, r0, lsl #6 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ addsmi r6, lr, #2293760 @ 0x230000 │ │ │ │ @ instruction: 0xf738d0e4 │ │ │ │ - @ instruction: 0x4631fd11 │ │ │ │ + ldrtmi pc, [r1], -r1, lsr #26 @ │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ffce00 │ │ │ │ @ instruction: 0x4604fabd │ │ │ │ - bl 0x303dcc │ │ │ │ + bl 0x303dac │ │ │ │ subsvs r0, lr, r5, asr #7 │ │ │ │ eorseq pc, r5, r8, asr #16 │ │ │ │ stmdals r3, {r0, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ - blx 0xfec1587e │ │ │ │ + blx 0xfec1585e │ │ │ │ vaba.s8 q15, , q3 │ │ │ │ vrsra.s64 q8, q12, #64 │ │ │ │ ldmdavs r8, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - bge 0x2517d4 │ │ │ │ + bge 0x2517b4 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - blx 0x1595894 │ │ │ │ + blx 0x1595874 │ │ │ │ @ instruction: 0x4638b110 │ │ │ │ - blx 0x715630 │ │ │ │ + blx 0xb15610 │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ @ instruction: 0xce04e9dd │ │ │ │ @ instruction: 0xf1d0e79c │ │ │ │ - svclt 0x0000f911 │ │ │ │ + svclt 0x0000f921 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @@ -204080,31 +204072,31 @@ │ │ │ │ smlabtne r5, sp, r9, lr │ │ │ │ smlabbls r7, ip, fp, r4 │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldc2l 1, cr15, [r0, #-632]! @ 0xfffffd88 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ strmi r8, [r4], -sl, lsl #1 │ │ │ │ - ldc2l 7, cr15, [sl], {59} @ 0x3b │ │ │ │ + stc2l 7, cr15, [sl], #236 @ 0xec │ │ │ │ vnmls.f64 d4, d29, d6 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addsmi r9, r3, #12288 @ 0x3000 │ │ │ │ addshi pc, lr, r0, asr #32 │ │ │ │ @ instruction: 0xf8929a03 │ │ │ │ - blcs 0xe3adc │ │ │ │ + blcs 0xe3abc │ │ │ │ rschi pc, fp, r0, asr #32 │ │ │ │ @ instruction: 0xf5024614 │ │ │ │ - blge 0x26b948 │ │ │ │ + blge 0x26b928 │ │ │ │ tstcs r1, r8, lsl #20 │ │ │ │ @ instruction: 0xf8843010 │ │ │ │ stmdbge r5, {r4, r5, r6, ip} │ │ │ │ - @ instruction: 0xff38f777 │ │ │ │ + @ instruction: 0xff48f777 │ │ │ │ @ instruction: 0xf7644620 │ │ │ │ - @ instruction: 0x9e05f9a5 │ │ │ │ + @ instruction: 0x9e05f9b5 │ │ │ │ rsbhi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ strmi pc, [r0, #-1056] @ 0xfffffbe0 │ │ │ │ strbvs pc, [r0, #1093] @ 0x445 @ │ │ │ │ @ instruction: 0xc018f8dd │ │ │ │ ldrcc lr, [r6, -r6, lsl #21] │ │ │ │ streq pc, [r1, #-69] @ 0xffffffbb │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ @@ -204126,56 +204118,56 @@ │ │ │ │ adcshi pc, ip, r0, asr #32 │ │ │ │ vnmlsvs.f64 d9, d11, d3 │ │ │ │ ldrdcc pc, [r4], r3 @ │ │ │ │ tstlt fp, fp, lsl r9 │ │ │ │ ldrmi r9, [r8, r3, lsl #16] │ │ │ │ cmnpeq r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xf1a24 │ │ │ │ + blcs 0xf1a04 │ │ │ │ @ instruction: 0x4621d159 │ │ │ │ - bge 0x2be9cc │ │ │ │ + bge 0x2be9ac │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ vmulvs.f64 d15, d19, d31 │ │ │ │ ldrdcc pc, [r4], r3 @ │ │ │ │ tstlt fp, fp, asr r9 │ │ │ │ ldrmi r9, [r8, r3, lsl #16] │ │ │ │ @ instruction: 0xf8d39b03 │ │ │ │ stmdacs r0, {r7} │ │ │ │ - bls 0x1cbbd4 │ │ │ │ + bls 0x1cbbb4 │ │ │ │ @ instruction: 0xf8822300 │ │ │ │ @ instruction: 0xf73b3070 │ │ │ │ - blmi 0x13d6e48 │ │ │ │ - blls 0x4b1a58 │ │ │ │ + blmi 0x13d6e68 │ │ │ │ + blls 0x4b1a38 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdals r3, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - blx 0x1115a12 │ │ │ │ + blx 0x11159f2 │ │ │ │ stmdals r3, {r1, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stmib sp, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ffc500 │ │ │ │ @ instruction: 0x4604f9df │ │ │ │ - bl 0x303ec8 │ │ │ │ + bl 0x303ea8 │ │ │ │ rscsvs r0, lr, r7, asr #15 │ │ │ │ eorseq pc, r9, r8, asr #16 │ │ │ │ @ instruction: 0xf00fe7ad │ │ │ │ stmdals r6, {r0, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmib sp, {ip, pc}^ │ │ │ │ strls r2, [r1, #-776] @ 0xfffffcf8 │ │ │ │ stmdals r3, {r0, r2, r8, fp, ip, pc} │ │ │ │ cdp2 0, 14, cr15, cr4, cr0, {0} │ │ │ │ @ instruction: 0xf00f4604 │ │ │ │ @ instruction: 0xe7a5febf │ │ │ │ - addscc pc, r8, #1610612740 @ 0x60000004 │ │ │ │ + addcc pc, r8, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msrcc R8_fiq, r6 │ │ │ │ + tstpcc r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d30 │ │ │ │ @ instruction: 0xf163223d │ │ │ │ vadd.f32 d31, d30, d27 │ │ │ │ vqdmlal.s q10, d0, d0[2] │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @@ -204186,63 +204178,63 @@ │ │ │ │ vqrshl.s8 d29, d7, d30 │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ stcls 3, cr2, [r5, #-596] @ 0xfffffdac │ │ │ │ @ instruction: 0xb1ab781b │ │ │ │ stmdage sl, {r8, sp} │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ smlabtne ip, sp, r9, lr │ │ │ │ - @ instruction: 0xf9a2f1c2 │ │ │ │ - blx 0x1593c86 │ │ │ │ + @ instruction: 0xf9b2f1c2 │ │ │ │ + blx 0x1593c66 │ │ │ │ strmi r9, [r1], -ip, lsl #22 │ │ │ │ stmib sp, {r1, r3, r9, fp, ip, pc}^ │ │ │ │ vrshl.s8 d20, d0, d6 │ │ │ │ - vmvn.i32 q10, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf080002e │ │ │ │ ldrb pc, [sl, -pc, lsr #16]! @ │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ - adcmi pc, r0, r6, asr #4 │ │ │ │ + addsmi pc, r0, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf826f080 │ │ │ │ - @ instruction: 0xf1cfe771 │ │ │ │ - vrecps.f32 , q11, │ │ │ │ - @ instruction: 0xf2c044dc │ │ │ │ + @ instruction: 0xf1d0e771 │ │ │ │ + vadd.i8 d31, d6, d11 │ │ │ │ + vmls.i d20, d16, d0[3] │ │ │ │ vshl.s8 d16, d30, d6 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ - blmi 0x417fa4 │ │ │ │ + vorr.i32 d19, #8 @ 0x00000008 │ │ │ │ + blmi 0x417f84 │ │ │ │ andsvc pc, r9, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1639400 │ │ │ │ vadd.f32 , q3, │ │ │ │ - vmlal.s q10, d16, d0[3] │ │ │ │ + vrshr.s64 d20, d28, #64 │ │ │ │ vhsub.s8 d16, d6, d30 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ + vorr.i32 d19, #8 @ 0x00000008 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - blmi 0x22938c │ │ │ │ + blmi 0x22936c │ │ │ │ eorscs pc, lr, #64, 4 │ │ │ │ ldc2l 1, cr15, [r8, #-396] @ 0xfffffe74 │ │ │ │ - blx 0xfed957fa │ │ │ │ + blx 0xff1957da │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - umulleq r8, r3, r2, r2 │ │ │ │ - eorseq sp, r3, r0, lsl #12 │ │ │ │ + @ instruction: 0x008382b2 │ │ │ │ + ldrshteq sp, [r3], -r0 │ │ │ │ msreq SPSR_fs, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4684b430 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ ldrmi fp, [r8], #-256 @ 0xffffff00 │ │ │ │ eoreq pc, ip, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0x501cf8dc │ │ │ │ andscs pc, r2, ip, lsr r8 @ │ │ │ │ vstmiaeq r1, {d14-d19} │ │ │ │ @ instruction: 0xf8cc442a │ │ │ │ - bne 0xff5a7cc0 │ │ │ │ + bne 0xff5a7ca0 │ │ │ │ @ instruction: 0xf047bc30 │ │ │ │ svclt 0x0000bc0d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2ed60 │ │ │ │ + bl 0xfec2ed40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xb5bb28 │ │ │ │ + blmi 0xb5bb08 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1540 @ 0xfffff9fc │ │ │ │ sbcspl r6, r0, fp, lsl r8 │ │ │ │ @ instruction: 0xf982f07f │ │ │ │ mrrcne 8, 8, r6, sl, cr3 │ │ │ │ ldmdblt fp!, {r1, r7, sp, lr} │ │ │ │ msrvs CPSR_f, #536870916 @ 0x20000004 │ │ │ │ @@ -204265,30 +204257,30 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ svchi 0x005bf3bf │ │ │ │ vaddl.u q3, d15, d3 │ │ │ │ stmdbvc r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ - bcs 0x10472c │ │ │ │ + bcs 0x10470c │ │ │ │ smlattvc r3, sp, r0, sp │ │ │ │ rsbvc pc, ip, lr, asr #4 │ │ │ │ addscs pc, r5, r0, asr #5 │ │ │ │ - blx 0x1d13dd4 │ │ │ │ + blx 0x1d13db4 │ │ │ │ vabd.s8 q15, q11, │ │ │ │ - vsra.s64 q10, q14, #64 │ │ │ │ + vmla.f d20, d16, d0[7] │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ - blmi 0x197cc0 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ + blmi 0x197ca0 │ │ │ │ @ instruction: 0xf19a2265 │ │ │ │ svclt 0x0000ff7b │ │ │ │ - addeq r8, r3, sl, lsr #32 │ │ │ │ - eorseq sp, r3, r8, lsl r6 │ │ │ │ + addeq r8, r3, sl, asr #32 │ │ │ │ + eorseq sp, r3, r8, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2ee20 │ │ │ │ + bl 0xfec2ee00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vmls.f d22, d16, d2[3] │ │ │ │ @ instruction: 0x46040595 │ │ │ │ stmdblt r3, {r0, r1, r3, r5, fp, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ ldmdavs sl, {r2, r5, r7, ip, sp}^ │ │ │ │ @@ -204300,28 +204292,28 @@ │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf00b3264 │ │ │ │ @ instruction: 0x2001f9b5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ - msrcc R8_fiq, r6 │ │ │ │ + tstpcc r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorspl pc, r0, r6, asr #4 │ │ │ │ + eorpl pc, r0, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf19a4234 │ │ │ │ svclt 0x0000ff3f │ │ │ │ - eorseq sp, r3, r8, lsr #12 │ │ │ │ + eorseq sp, r3, r8, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ee94 │ │ │ │ + bl 0xfec2ee74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf994f00b │ │ │ │ - orrne pc, sp, sp, asr #4 │ │ │ │ + msrne (UNDEF: 109), sp │ │ │ │ smlawteq r2, r0, r2, pc @ │ │ │ │ rsbeq pc, r4, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmdblt ip!, {r0, r1, r2, r3, r4, r5, r6, ip, sp, lr, pc} │ │ │ │ orrseq r6, fp, #1097728 @ 0x10c000 │ │ │ │ stmdavs r2, {r1, r3, sl, ip, lr, pc} │ │ │ │ addsmi r6, sl, #720896 @ 0xb0000 │ │ │ │ @@ -204339,22 +204331,22 @@ │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ stmdbvs fp, {r1, r8, fp, sp, lr} │ │ │ │ @ instruction: 0xd1f4429a │ │ │ │ stmdbvs fp, {r1, r6, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf4334053 │ │ │ │ mvnle r4, r0, lsl #5 │ │ │ │ strcc lr, [lr], #-2513 @ 0xfffff62f │ │ │ │ - blvs 0xff232b24 │ │ │ │ + blvs 0xff232b04 │ │ │ │ strhle r4, [r8, #35]! @ 0x23 │ │ │ │ @ instruction: 0xf44f6c00 │ │ │ │ @ instruction: 0xf6cf4e70 │ │ │ │ @ instruction: 0xf8d17eff │ │ │ │ vhadd.u32 q14, , q0 │ │ │ │ - b 0xd8950 │ │ │ │ - b 0x3d8160 │ │ │ │ + b 0xd8930 │ │ │ │ + b 0x3d8140 │ │ │ │ adcmi r0, sl, #3584 @ 0xe00 │ │ │ │ addsmi fp, r9, #8, 30 │ │ │ │ addsmi sp, r4, #16 │ │ │ │ strbmi fp, [r3, #-3848]! @ 0xfffff0f8 │ │ │ │ andcs fp, r1, r4, lsl pc │ │ │ │ strmi r2, [ip] │ │ │ │ andcs fp, r0, r4, lsl pc │ │ │ │ @@ -204365,15 +204357,15 @@ │ │ │ │ svclt 0x00084294 │ │ │ │ svclt 0x000c4563 │ │ │ │ andcs r2, r0, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ef74 │ │ │ │ + bl 0xfec2ef54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff8 │ │ │ │ ldc2 0, cr15, [r0, #-60] @ 0xffffffc4 │ │ │ │ bicsvs pc, r8, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ adcmi r6, r3, #634880 @ 0x9b000 │ │ │ │ pop {r0, r1, ip, lr, pc} │ │ │ │ @@ -204390,36 +204382,36 @@ │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r8], #-512 @ 0xfffffe00 │ │ │ │ stc2 0, cr15, [r6, #-60]! @ 0xffffffc4 │ │ │ │ bicsvs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmib r3, {r9, sp}^ │ │ │ │ @ instruction: 0xf0442200 │ │ │ │ - blmi 0x316ed4 │ │ │ │ + blmi 0x316eb4 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svcne 0x0000e853 │ │ │ │ stmda r3, {r0, r8, ip, sp}^ │ │ │ │ - bcs 0xdc5e8 │ │ │ │ + bcs 0xdc5c8 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ pop {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0xf00f4010 │ │ │ │ svclt 0x0000bceb │ │ │ │ addseq r4, r5, r0, lsl #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2f004 │ │ │ │ + bl 0xfec2efe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x4604311c │ │ │ │ - bl 0x10401c │ │ │ │ + bl 0x103ffc │ │ │ │ vsubw.u q0, , d1 │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0xf0422f00 │ │ │ │ stmda r3, {r0, r9}^ │ │ │ │ stmdacs r0, {sp} │ │ │ │ - bcs 0x14c608 │ │ │ │ + bcs 0x14c5e8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf022d936 │ │ │ │ @ instruction: 0xf04f0601 │ │ │ │ @ instruction: 0xf1060c01 │ │ │ │ vrsra.u32 q0, q0, #1 │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmda r3, {r8, r9, sl, fp}^ │ │ │ │ @@ -204430,70 +204422,70 @@ │ │ │ │ addsmi r3, sl, #33 @ 0x21 │ │ │ │ adcsmi sp, r4, #44, 2 │ │ │ │ cdpvs 0, 7, cr13, cr2, cr4, {2} │ │ │ │ msreq SPSR_s, r6, lsl #2 │ │ │ │ stceq 0, cr15, [r1], {2} │ │ │ │ movweq pc, #4130 @ 0x1022 @ │ │ │ │ stmdale r8, {r0, r9, fp, sp} │ │ │ │ - bl 0x1cff8c │ │ │ │ + bl 0x1cff6c │ │ │ │ @ instruction: 0xf002018e │ │ │ │ @ instruction: 0xf0220c01 │ │ │ │ - bcs 0x118a88 │ │ │ │ + bcs 0x118a68 │ │ │ │ @ instruction: 0xf10cd93d │ │ │ │ addsmi r0, ip, #416 @ 0x1a0 │ │ │ │ strmi fp, [ip, #3848]! @ 0xf08 │ │ │ │ eorcs pc, lr, r3, asr r8 @ │ │ │ │ andvs sp, sl, pc, ror #3 │ │ │ │ vsubw.u q1, , d0 │ │ │ │ ldrvs r8, [r3, #-3931]! @ 0xfffff0a5 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ stmdacs r0, {r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xe7c2d1fc │ │ │ │ svchi 0x005bf3bf │ │ │ │ - blcs 0x131380 │ │ │ │ + blcs 0x131360 │ │ │ │ ldmdbvs r3!, {r1, r8, ip, lr, pc}^ │ │ │ │ strbtle r0, [fp], #1115 @ 0x45b │ │ │ │ - rsbpl pc, r0, #1610612740 @ 0x60000004 │ │ │ │ + subspl pc, r0, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - teqpvs ip, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + msrvs CPSR_fs, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmpppl r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ subcc pc, r3, #64, 4 │ │ │ │ - blx 0x1c1447a │ │ │ │ + blx 0x1c1445a │ │ │ │ movteq lr, #23300 @ 0x5b04 │ │ │ │ strtmi r6, [r9], -r2, ror #19 │ │ │ │ @ instruction: 0xf8b34620 │ │ │ │ ldrmi r3, [sl], #-84 @ 0xffffffac │ │ │ │ mrc2 7, 0, pc, cr2, cr15, {7} │ │ │ │ andcs lr, r0, pc, lsr #15 │ │ │ │ - teqpvs ip, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + msrvs CPSR_fs, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmpppl r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ subsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1639000 │ │ │ │ svclt 0x0000fb53 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2f128 │ │ │ │ + bl 0xfec2f108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ stmdbvs r4, {r0, r1, r2, r3, r9, sl, lr}^ │ │ │ │ ldrbeq pc, [r0], -r5, lsl #2 @ │ │ │ │ stc2l 0, cr15, [sl], #-60 @ 0xffffffc4 │ │ │ │ vsubw.u q1, , d1 │ │ │ │ ldmda r6, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmda r6, {r8, r9, sl, fp, sp}^ │ │ │ │ stmdbcs r0, {r8, ip, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bcs 0xfbcc0 │ │ │ │ + bcs 0xfbca0 │ │ │ │ rschi pc, r4, r0, asr #32 │ │ │ │ vst2.16 {d22,d24}, [r3 :128], fp │ │ │ │ cmnvs fp, r0, lsl #7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0x03a3652a │ │ │ │ svclt 0x00446baa │ │ │ │ cdpvs 6, 15, cr15, cr3, cr0, {2} │ │ │ │ @@ -204514,102 +204506,102 @@ │ │ │ │ msrmi CPSR_xc, #536870924 @ 0x2000000c │ │ │ │ teqpvs sp, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x21b2f2cc │ │ │ │ @ instruction: 0x3c02fb00 │ │ │ │ @ instruction: 0x13b1f647 │ │ │ │ teqpvs r7, #210763776 @ p-variant is OBSOLETE @ 0xc900000 │ │ │ │ vqdmulh.s d15, d4, d1 │ │ │ │ - b 0x14b2278 │ │ │ │ - blx 0x1ab3be │ │ │ │ + b 0x14b2258 │ │ │ │ + blx 0x1ab39e │ │ │ │ @ instruction: 0xf647fc0c │ │ │ │ @ instruction: 0xf6c253bb │ │ │ │ - blx 0x11cc46 │ │ │ │ + blx 0x11cc26 │ │ │ │ stmiavs ip!, {r2, r8, r9, ip, sp}^ │ │ │ │ mvnsvc lr, #3072 @ 0xc00 │ │ │ │ - stccc 6, cr15, [pc], #-312 @ 0xd7eac │ │ │ │ + stccc 6, cr15, [pc], #-312 @ 0xd7e8c │ │ │ │ ldclvc 2, cr15, [r4], {194} @ 0xc2 │ │ │ │ - blx 0x1291ba │ │ │ │ - b 0x14d5000 │ │ │ │ - blx 0x3e4fc2 │ │ │ │ + blx 0x12919a │ │ │ │ + b 0x14d4fe0 │ │ │ │ + blx 0x3e4fa2 │ │ │ │ stmdbvs fp!, {r0, r1, sl, lr} │ │ │ │ ldrbtcc lr, [r4], #2639 @ 0xa4f │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ movwcc pc, #19212 @ 0x4b0c @ │ │ │ │ mvnscc lr, #323584 @ 0x4f000 │ │ │ │ andcs pc, r3, #12, 22 @ 0x3000 │ │ │ │ rscscc lr, r2, #323584 @ 0x4f000 │ │ │ │ vqdmulh.s d15, d2, d12 │ │ │ │ sbcscc lr, r2, #532480 @ 0x82000 │ │ │ │ vqdmulh.s d15, d2, d0 │ │ │ │ sbcsvs pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ subscc lr, r2, #532480 @ 0x82000 │ │ │ │ vqdmulh.s d15, d2, d1 │ │ │ │ - b 0xfe1698d4 │ │ │ │ + b 0xfe1698b4 │ │ │ │ @ instruction: 0xf0804212 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svccs 0x0000d069 │ │ │ │ addhi pc, r7, r0, asr #32 │ │ │ │ @ instruction: 0xf413696b │ │ │ │ cmnle pc, r0, lsl #8 │ │ │ │ vadd.i8 d22, d0, d27 │ │ │ │ vaddw.s8 q8, q0, d8 │ │ │ │ - b 0xfe198698 │ │ │ │ + b 0xfe198678 │ │ │ │ vorr.i32 d19, #45824 @ 0x0000b300 │ │ │ │ stmdavs fp, {r0, r1, r3, r9} │ │ │ │ andcc fp, r1, #-1073741794 @ 0xc000001e │ │ │ │ ldrd r0, [r2], -r2 │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf8d3b14b │ │ │ │ stmpl r8, {r2, r5, r6, r9, ip} │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ @ instruction: 0xf8d3508c │ │ │ │ - blcs 0xe4a4c │ │ │ │ + blcs 0xe4a2c │ │ │ │ strdcs sp, [r0, -r5] │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ @ instruction: 0x2101febb │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ andcs pc, r1, #2928 @ 0xb70 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x0000e856 │ │ │ │ tstcs r0, r6, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ cmple lr, r0, lsl #22 │ │ │ │ @ instruction: 0xf0036e6b │ │ │ │ @ instruction: 0xf0230401 │ │ │ │ - blcs 0x1198b8 │ │ │ │ - bl 0x28e540 │ │ │ │ + blcs 0x119898 │ │ │ │ + bl 0x28e520 │ │ │ │ ldmibvs r2!, {r2, r6, r8, r9}^ │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhcc pc, [r4], #-131 @ 0xffffff7d @ │ │ │ │ @ instruction: 0xf7ff441a │ │ │ │ @ instruction: 0xf104fd2d │ │ │ │ vrsra.u32 d0, d12, #1 │ │ │ │ - bl 0x27be40 │ │ │ │ + bl 0x27be20 │ │ │ │ ldmda r3, {r0, r1, r7, r8, r9}^ │ │ │ │ @ instruction: 0xf0011f00 │ │ │ │ stmda r3, {r0, r8}^ │ │ │ │ - bcs 0xdc8e4 │ │ │ │ + bcs 0xdc8c4 │ │ │ │ ldrcc sp, [sl], #-503 @ 0xfffffe09 │ │ │ │ svchi 0x005bf3bf │ │ │ │ eorcc pc, r4, r6, asr r8 @ │ │ │ │ streq pc, [r1], #-3 │ │ │ │ streq pc, [r1], -r3, lsr #32 │ │ │ │ ldmle ip, {r0, r8, r9, fp, sp}^ │ │ │ │ strbtvs r2, [fp], -r0, lsl #6 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x7715b4 │ │ │ │ + bmi 0x771594 │ │ │ │ movwcc r6, #6163 @ 0x1813 │ │ │ │ andcs r6, r0, r3, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - bcs 0xf21ec │ │ │ │ + bcs 0xf21cc │ │ │ │ @ instruction: 0xe70ad1fc │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ stccs 8, cr6, [r0], {28} │ │ │ │ strtmi sp, [r0], -r3, lsr #1 │ │ │ │ @ instruction: 0xff4af000 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ @@ -204622,65 +204614,65 @@ │ │ │ │ vsra.s64 q11, q0, #64 │ │ │ │ @ instruction: 0xf0830195 │ │ │ │ stmdbvs fp!, {r0, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strcc pc, [r0], #-1043 @ 0xfffffbed │ │ │ │ svcge 0x006ef43f │ │ │ │ svclt 0x0000e7dc │ │ │ │ addseq r4, r5, r4, lsl #14 │ │ │ │ - @ instruction: 0x41b1f647 │ │ │ │ + orrsmi pc, r1, r7, asr #12 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ sbcsvs pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ @ instruction: 0xf0804200 │ │ │ │ svclt 0x0000b9b5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2f398 │ │ │ │ + bl 0xfec2f378 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vrsra.s64 d21, d28, #64 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ andcs fp, r0, r3, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ strmi r4, [r4], -ip, lsl #22 │ │ │ │ vst2.8 {d22-d23}, [pc :64]! │ │ │ │ @ instruction: 0xf7634100 │ │ │ │ - msrlt SPSR_, sp, asr #26 │ │ │ │ + msrlt SPSR_, sp, asr sp │ │ │ │ ldrdcc pc, [r0], r4 │ │ │ │ strtmi fp, [sl], -fp, asr #18 │ │ │ │ @ instruction: 0xf6474620 │ │ │ │ - vmla.f d21, d0, d1[6] │ │ │ │ + vmla.f d21, d0, d1[2] │ │ │ │ pop {r0, r2, r3, r8} │ │ │ │ @ instruction: 0xf73b4038 │ │ │ │ - @ instruction: 0x4629b9df │ │ │ │ + strtmi fp, [r9], -pc, ror #19 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ - ldr r4, [pc, #56]! @ 0xd8224 │ │ │ │ + ldr r4, [pc, #56]! @ 0xd8204 │ │ │ │ addseq r4, r5, r0, lsl #14 │ │ │ │ mcrreq 11, 0, lr, r1, cr0 │ │ │ │ @ instruction: 0xf8bc69c2 │ │ │ │ ldrmi r3, [sl], #-84 @ 0xffffffac │ │ │ │ ldclt 7, cr15, [r2], {255} @ 0xff │ │ │ │ tstcc r1, r3, lsl #12 │ │ │ │ - blvs 0xfe18c610 │ │ │ │ + blvs 0xfe18c5f0 │ │ │ │ tstle r2, r1, lsl #4 │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ smlabbcs r1, r6, r6, lr │ │ │ │ svclt 0x0000e684 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2f420 │ │ │ │ + bl 0xfec2f400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ - blmi 0x1b3ce30 │ │ │ │ + blmi 0x1b3ce10 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xffb94278 │ │ │ │ - blx 0xffb1427c │ │ │ │ + blx 0xffb94258 │ │ │ │ + blx 0xffb1425c │ │ │ │ ldmib r4, {r0, r5, r8, r9, fp, pc}^ │ │ │ │ cdpne 3, 4, cr0, cr2, cr14, {0} │ │ │ │ mvnscc pc, #-1073741808 @ 0xc0000010 │ │ │ │ @ instruction: 0xf1431852 │ │ │ │ stmib r4, {r8, r9}^ │ │ │ │ @ instruction: 0xf0022310 │ │ │ │ @ instruction: 0xf010fca3 │ │ │ │ @@ -204694,15 +204686,15 @@ │ │ │ │ ldc2 0, cr15, [r2], {2} │ │ │ │ @ instruction: 0xf1000782 │ │ │ │ @ instruction: 0xf1048091 │ │ │ │ vrshl.s8 d16, d24, d4 │ │ │ │ vsra.s64 q11, q0, #64 │ │ │ │ @ instruction: 0x46280195 │ │ │ │ ldc2 0, cr15, [ip, #-524]! @ 0xfffffdf4 │ │ │ │ - blvs 0xfe932820 │ │ │ │ + blvs 0xfe932800 │ │ │ │ svclt 0x00440393 │ │ │ │ cdpvs 6, 15, cr15, cr3, cr0, {2} │ │ │ │ cdpcs 2, 0, cr15, cr0, cr6, {6} │ │ │ │ stmdavs r3!, {r1, r4, sl, ip, lr, pc} │ │ │ │ rsbscs pc, r7, ip, asr #12 │ │ │ │ rscpl pc, fp, r8, asr #5 │ │ │ │ vseleq.f64 d15, d3, d0 │ │ │ │ @@ -204712,85 +204704,85 @@ │ │ │ │ vcvtmi.s16.f32 s29, s29, #-14 │ │ │ │ vseleq.f64 d15, d14, d3 │ │ │ │ vsubpl.f32 s28, s28, s30 │ │ │ │ rsbscs pc, r7, ip, asr #12 │ │ │ │ rscpl pc, fp, r8, asr #5 │ │ │ │ msrmi CPSR_fc, #68, 4 @ 0x40000004 │ │ │ │ msrmi CPSR_xc, #536870924 @ 0x2000000c │ │ │ │ - blx 0xf257a │ │ │ │ + blx 0xf255a │ │ │ │ @ instruction: 0xf6473c01 │ │ │ │ @ instruction: 0xf6c913b1 │ │ │ │ @ instruction: 0xf64a6337 │ │ │ │ vsra.s8 d22, d29, #4 │ │ │ │ - b 0x14a09bc │ │ │ │ - blx 0x12b6ea │ │ │ │ - blx 0x1d4b06 │ │ │ │ + b 0x14a099c │ │ │ │ + blx 0x12b6ca │ │ │ │ + blx 0x1d4ae6 │ │ │ │ @ instruction: 0xf647fc0c │ │ │ │ @ instruction: 0xf6c253bb │ │ │ │ - blx 0x11cf76 │ │ │ │ + blx 0x11cf56 │ │ │ │ stmiavs r6!, {r1, r2, r8, r9, ip, sp}^ │ │ │ │ mvnsvc lr, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf64e4473 │ │ │ │ vmull.p8 , d2, d31 │ │ │ │ - blx 0x137e6e │ │ │ │ - b 0x14d7338 │ │ │ │ - blx 0x4652f2 │ │ │ │ + blx 0x137e4e │ │ │ │ + b 0x14d7318 │ │ │ │ + blx 0x4652d2 │ │ │ │ stmdbvs r3!, {r0, r1, sl, fp, lr, pc} │ │ │ │ vldmiacc ip!, {s29-s107} │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ movwcc pc, #51982 @ 0xcb0e @ │ │ │ │ mvnscc lr, #323584 @ 0x4f000 │ │ │ │ andcs pc, r3, #14336 @ 0x3800 │ │ │ │ - b 0x14a9cec │ │ │ │ - blx 0x464f0e │ │ │ │ - b 0xfe194b50 │ │ │ │ - blx 0xe4e96 │ │ │ │ + b 0x14a9ccc │ │ │ │ + blx 0x464eee │ │ │ │ + b 0xfe194b30 │ │ │ │ + blx 0xe4e76 │ │ │ │ vhsub.s8 d31, d4, d2 │ │ │ │ vshr.s64 q11, q4, #64 │ │ │ │ - b 0xfe1585ac │ │ │ │ - blx 0x124ca6 │ │ │ │ + b 0xfe15858c │ │ │ │ + blx 0x124c86 │ │ │ │ strtmi pc, [r1], -r2, lsl #4 │ │ │ │ andsmi lr, r2, #532480 @ 0x82000 │ │ │ │ - blx 0x1514568 │ │ │ │ + blx 0x1514548 │ │ │ │ ldmdblt r3!, {r8, r9, fp, ip, pc}^ │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4620d112 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf00fbd70 │ │ │ │ strtmi pc, [r8], -r1, asr #20 │ │ │ │ bicsvs pc, r0, r4, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip, #524]! @ 0x20c │ │ │ │ strb r9, [r5, r0, lsl #24]! │ │ │ │ - blx 0xfe694ae2 │ │ │ │ - cmpppl r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0xfea94ac2 │ │ │ │ + teqppl r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addspl pc, r0, r6, asr #4 │ │ │ │ + addpl pc, r0, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbcs r4, pc, #8, 22 @ 0x2000 │ │ │ │ - blx 0xfea14a26 │ │ │ │ - cmpppl r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0xfea14a06 │ │ │ │ + teqppl r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addspl pc, r0, r6, asr #4 │ │ │ │ + addpl pc, r0, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbcs r4, sl, #2048 @ 0x800 │ │ │ │ - blx 0xfe714a3e │ │ │ │ + blx 0xfe714a1e │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq sp, r3, r4, asr r6 │ │ │ │ + eorseq sp, r3, r4, asr #12 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ strmi r2, [lr], -r0, lsl #14 │ │ │ │ - blx 0x414434 │ │ │ │ + blx 0x414414 │ │ │ │ sbcsvs pc, r0, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ ldrtmi r4, [fp], -r2, asr #12 │ │ │ │ strvs lr, [r0, -sp, asr #19] │ │ │ │ @ instruction: 0xff94f083 │ │ │ │ strbmi fp, [r2], -r0, lsr #6 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ @@ -204814,44 +204806,44 @@ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2f678 │ │ │ │ + bl 0xfec2f658 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46010ff8 │ │ │ │ rsbsvs pc, pc, r0, lsr #8 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ tstcc r1, pc, ror #20 │ │ │ │ tstcc r1, pc, ror #20 │ │ │ │ @ instruction: 0xffa4f7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2f6ac │ │ │ │ + bl 0xfec2f68c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ andne lr, r2, #3358720 @ 0x334000 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstcs r0, r4 │ │ │ │ - blmi 0xbbd0d8 │ │ │ │ + blmi 0xbbd0b8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf50058d0 │ │ │ │ eorscc r4, r8, sp, lsr #1 │ │ │ │ @ instruction: 0xff80f19d │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ - blmi 0xa8c99c │ │ │ │ + blmi 0xa8c97c │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf04a58e8 │ │ │ │ - blmi 0x9d76d0 │ │ │ │ + blmi 0x9d76b0 │ │ │ │ ldrbtmi r9, [fp], #-2052 @ 0xfffff7fc │ │ │ │ mcrls 8, 0, r6, cr5, cr11, {0} │ │ │ │ stmiapl sl!, {r1, r8, r9, sl, fp, ip, pc}^ │ │ │ │ movwpl pc, #34208 @ 0x85a0 @ │ │ │ │ @ instruction: 0x46393b10 │ │ │ │ @ instruction: 0x66d34618 │ │ │ │ vnmlsvs.f32 s18, s22, s24 │ │ │ │ @@ -204869,27 +204861,27 @@ │ │ │ │ @ instruction: 0xf04d5828 │ │ │ │ @ instruction: 0x4604fb33 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - msrvs SPSR_, #-805306364 @ 0xd0000004 │ │ │ │ + cmppvs r0, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x51a8f246 │ │ │ │ + orrspl pc, r8, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r4, r6, asr #4 │ │ │ │ + adcspl pc, r4, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xff394bd8 │ │ │ │ - umulleq r7, r3, r4, sl │ │ │ │ - addeq r7, r3, r8, ror sl │ │ │ │ - addeq r7, r3, sl, ror #20 │ │ │ │ - addeq r7, r3, ip, lsr sl │ │ │ │ - addeq r7, r3, r8, lsr #20 │ │ │ │ + blx 0xff394bb8 │ │ │ │ + @ instruction: 0x00837ab4 │ │ │ │ + umulleq r7, r3, r8, sl │ │ │ │ + addeq r7, r3, sl, lsl #21 │ │ │ │ + addeq r7, r3, ip, asr sl │ │ │ │ + addeq r7, r3, r8, asr #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ ldmib r0, {r0, r1, r2, r3, r7, r9, sl, fp, ip}^ │ │ │ │ addlt r1, r3, r7, lsl #6 │ │ │ │ @ instruction: 0x801af8b0 │ │ │ │ vmlaeq.f64 d14, d3, d1 │ │ │ │ ldmdale r8!, {r0, r3, r4, r5, r7, r9, lr}^ │ │ │ │ andsvs r2, r3, r0, lsl #6 │ │ │ │ @@ -204904,47 +204896,47 @@ │ │ │ │ @ instruction: 0xf1020908 │ │ │ │ @ instruction: 0xf04f0510 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0x464236ff │ │ │ │ stmib sp, {r2, r3, r6, r9, sl, lr}^ │ │ │ │ andcs ip, r0, r0, lsl #2 │ │ │ │ strmi r4, [r2], r3, lsl #13 │ │ │ │ - blhi 0x156658 │ │ │ │ + blhi 0x156638 │ │ │ │ msreq CPSR_, r0, lsr #3 │ │ │ │ stceq 1, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ cmnpeq pc, #8 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0080f018 │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ stc2 10, cr15, [ip], {35} @ 0x23 @ │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ vpmax.u8 d15, d0, d3 │ │ │ │ - beq 0x392f08 │ │ │ │ - bleq 0x3d2f14 │ │ │ │ + beq 0x392ee8 │ │ │ │ + bleq 0x3d2ef4 │ │ │ │ andeq pc, r7, r0, lsl #2 │ │ │ │ ldmdacs pc!, {r1, r2, r5, r6, r7, r8, ip, lr, pc} @ │ │ │ │ @ instruction: 0xf018dc15 │ │ │ │ andsle r0, r2, r0, asr #30 │ │ │ │ stmdaeq r0!, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ smlawteq r0, r0, r1, pc @ │ │ │ │ vpmax.u8 d15, d0, d6 │ │ │ │ @ instruction: 0xf808fa06 │ │ │ │ @ instruction: 0xf101fa26 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ - blx 0x269260 │ │ │ │ - b 0x11d4638 │ │ │ │ - b 0x10dae64 │ │ │ │ + blx 0x269240 │ │ │ │ + b 0x11d4618 │ │ │ │ + b 0x10dae44 │ │ │ │ @ instruction: 0xf8540b0b │ │ │ │ - bl 0x5a8264 │ │ │ │ + bl 0x5a8244 │ │ │ │ eorvs r0, r3, fp, lsl #6 │ │ │ │ - bl 0x13727d8 │ │ │ │ + bl 0x13727b8 │ │ │ │ adcmi r0, ip, #201326592 @ 0xc000000 │ │ │ │ bicle r6, r0, r3, rrx │ │ │ │ ldmib sp, {sp}^ │ │ │ │ strmi ip, [r0], r0, lsl #2 │ │ │ │ - blmi 0x1566d8 │ │ │ │ + blmi 0x1566b8 │ │ │ │ cmnpeq pc, #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, r7, r3, lsl #1 │ │ │ │ stmdaeq r8, {r0, r1, r6, r9, fp, sp, lr, pc} │ │ │ │ ldrbtle r0, [r5], #1571 @ 0x623 │ │ │ │ stcle 8, cr2, [r5], {63} @ 0x3f │ │ │ │ svclt 0x00440663 │ │ │ │ @ instruction: 0xf000fa06 │ │ │ │ @@ -204953,22 +204945,22 @@ │ │ │ │ @ instruction: 0xf10cd30d │ │ │ │ strbmi r0, [r2, #-3073]! @ 0xfffff3ff │ │ │ │ @ instruction: 0xf04fd1a0 │ │ │ │ strdlt r3, [r3], -pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - bl 0xfe97c664 │ │ │ │ + bl 0xfe97c644 │ │ │ │ andlt r0, r3, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2f8c0 │ │ │ │ + bl 0xfec2f8a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ strmi r2, [ip], -r0, lsl #6 │ │ │ │ ldrmi r4, [r1], -r5, lsl #12 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ strbtmi r3, [sl], -r0, lsl #6 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ @@ -204988,25 +204980,25 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1cfbd30 │ │ │ │ - vmul.i8 , q11, │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vmla.i8 , q11, │ │ │ │ + vsra.s64 d21, d8, #64 │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vshr.s64 d20, d24, #64 │ │ │ │ - blmi 0x1987f8 │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ + blmi 0x1987d8 │ │ │ │ @ instruction: 0xf19a22d6 │ │ │ │ svclt 0x0000f9df │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq sp, r3, r0, ror r6 │ │ │ │ + eorseq sp, r3, r0, ror #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2f958 │ │ │ │ + bl 0xfec2f938 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ vqdmlal.s q8, d0, d0[7] │ │ │ │ @ instruction: 0x46062395 │ │ │ │ ldmdavs r8, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0431a08 │ │ │ │ stmdblt r8, {r0, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -205022,15 +205014,15 @@ │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ strtmi pc, [r0], -sp, lsl #31 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2f9b8 │ │ │ │ + bl 0xfec2f998 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ vqdmlal.s q8, d0, d0[7] │ │ │ │ @ instruction: 0x460c2395 │ │ │ │ ldmdavs r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf0431a08 │ │ │ │ stmdblt r0, {r0, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -205047,40 +205039,40 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x193cd0 │ │ │ │ + blhi 0x193cb0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0x460db09b │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ tstls r7, lr, lsl #6 │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r5, r7, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f9319 │ │ │ │ @ instruction: 0xf5000300 │ │ │ │ tstcc r0, #8, 6 @ 0x20000000 │ │ │ │ ldrmi r9, [ip], -ip, lsl #6 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf00e3312 │ │ │ │ - bge 0x5d87d4 │ │ │ │ + bge 0x5d87b4 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf884f003 │ │ │ │ andls r9, fp, r7, lsr #22 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ vsra.u64 d24, d6, #61 │ │ │ │ - blcs 0xd9488 │ │ │ │ + blcs 0xd9468 │ │ │ │ @ instruction: 0xf44fbf08 │ │ │ │ tstls r2, #0, 6 │ │ │ │ vnmls.f64 d4, d29, d31 │ │ │ │ - bls 0xac4638 │ │ │ │ + bls 0xac4618 │ │ │ │ ldrbtmi r4, [fp], #-1588 @ 0xfffff9cc │ │ │ │ - ldc 8, cr6, [pc, #108] @ 0xd88ec │ │ │ │ + ldc 8, cr6, [pc, #108] @ 0xd88cc │ │ │ │ ldrbmi r8, [r5], -r9, lsr #23 │ │ │ │ andcc pc, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf85a920d │ │ │ │ @ instruction: 0xf64e0003 │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x461e2395 │ │ │ │ @ instruction: 0xf96ef04a │ │ │ │ @@ -205089,40 +205081,40 @@ │ │ │ │ ldrbtmi r4, [fp], #-2979 @ 0xfffff45d │ │ │ │ stmiapl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x463b6e1f │ │ │ │ vrhadd.s8 d27, d7, d31 │ │ │ │ vqdmlal.s q8, d0, d0[7] │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf8c9443b │ │ │ │ - blls 0x424934 │ │ │ │ - blls 0x2c6d14 │ │ │ │ + blls 0x424914 │ │ │ │ + blls 0x2c6cf4 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0xf8c99b0e │ │ │ │ - blls 0x4a48f4 │ │ │ │ + blls 0x4a48d4 │ │ │ │ @ instruction: 0xf8c99a0b │ │ │ │ - blls 0xa6490c │ │ │ │ + blls 0xa648ec │ │ │ │ andscc pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0xf8c99b27 │ │ │ │ movwcs r3, #20 │ │ │ │ eorscs pc, r8, r9, asr #17 │ │ │ │ eorscc pc, ip, r9, asr #17 │ │ │ │ stc 12, cr1, [r9, #332] @ 0x14c │ │ │ │ andle r8, r2, r0, lsl fp │ │ │ │ @ instruction: 0xf0024610 │ │ │ │ - blmi 0xfe497334 │ │ │ │ + blmi 0xfe497314 │ │ │ │ stmdaeq r8, {r0, r2, r3, r8, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r2, [fp], #-512 @ 0xfffffe00 │ │ │ │ stmiapl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ cmpvs sl, #-1610612727 @ 0xa0000009 │ │ │ │ @ instruction: 0xf8c32203 │ │ │ │ @ instruction: 0xf883904c │ │ │ │ ldmdavs r3!, {r1, r4, r5, sp} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x5b90e4 │ │ │ │ - bls 0x2aa24c │ │ │ │ + blls 0x5b90c4 │ │ │ │ + bls 0x2aa22c │ │ │ │ @ instruction: 0xf8cd980c │ │ │ │ @ instruction: 0xf7ff8000 │ │ │ │ mcrne 13, 0, pc, cr3, cr9, {5} @ │ │ │ │ andshi pc, r8, #192, 4 │ │ │ │ andcs r4, r0, r0, lsl #21 │ │ │ │ ldrbtmi r9, [sl], #-776 @ 0xfffffcf8 │ │ │ │ stmiapl r9!, {r1, r4, fp, sp, lr} │ │ │ │ @@ -205136,27 +205128,27 @@ │ │ │ │ stcmi 5, cr15, [r5], #4 │ │ │ │ strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ ldceq 1, cr15, [r2], #-48 @ 0xffffffd0 │ │ │ │ @ instruction: 0x46354691 │ │ │ │ stmib sp, {r0, r1, r3, r4, r7, r9, sl, lr}^ │ │ │ │ tstcs r8, #16, 14 @ 0x400000 │ │ │ │ stmib sp, {r8, r9, sl, sp}^ │ │ │ │ - blx 0x1c4196 │ │ │ │ + blx 0x1c4176 │ │ │ │ stmdacs r0, {r9, sl, sp, lr, pc} │ │ │ │ sbcshi pc, lr, r0 │ │ │ │ movwmi lr, #26966 @ 0x6956 │ │ │ │ ldmdavs r1!, {r1, r3, r6, r9, sl, lr} │ │ │ │ - blne 0x3e61b4 │ │ │ │ + blne 0x3e6194 │ │ │ │ stcne 8, cr15, [r4], {86} @ 0x56 │ │ │ │ vmlseq.f64 d14, d3, d17 │ │ │ │ - bne 0xff6132dc │ │ │ │ + bne 0xff6132bc │ │ │ │ @ instruction: 0xf00446a1 │ │ │ │ - b 0x13597a4 │ │ │ │ - b 0x14b1ae4 │ │ │ │ - b 0x15e0568 │ │ │ │ + b 0x1359784 │ │ │ │ + b 0x14b1ac4 │ │ │ │ + b 0x15e0548 │ │ │ │ tstle r7, lr, lsl #20 │ │ │ │ svceq 0x0040f019 │ │ │ │ @ instruction: 0xf043d00d │ │ │ │ @ instruction: 0xf8020380 │ │ │ │ strb r3, [fp, r1, lsl #22]! │ │ │ │ svccc 0x00fff1be │ │ │ │ @ instruction: 0xf1b4bf08 │ │ │ │ @@ -205166,20 +205158,20 @@ │ │ │ │ @ instruction: 0xf102b2db │ │ │ │ svccs 0x00030901 │ │ │ │ bicle r7, lr, r3, lsl r0 │ │ │ │ @ instruction: 0xae05e9dd │ │ │ │ tstlt r8, r2, lsl #12 │ │ │ │ @ instruction: 0x2000f8bc │ │ │ │ svccc 0x0002f83c │ │ │ │ - bne 0xfe7aa334 │ │ │ │ + bne 0xfe7aa314 │ │ │ │ andeq lr, r2, #100352 @ 0x18800 │ │ │ │ @ instruction: 0x469909de │ │ │ │ - ldrbteq pc, [pc], #-3 @ 0xd8a04 @ │ │ │ │ + ldrbteq pc, [pc], #-3 @ 0xd89e4 @ │ │ │ │ movtvs lr, #10822 @ 0x2a46 │ │ │ │ - b 0x159d154 │ │ │ │ + b 0x159d134 │ │ │ │ tstle r7, r2, lsl #12 │ │ │ │ svceq 0x0040f019 │ │ │ │ @ instruction: 0xf044d00d │ │ │ │ @ instruction: 0xf8070480 │ │ │ │ strb r4, [sp, r1, lsl #22]! │ │ │ │ svccc 0x00fff1b2 │ │ │ │ @ instruction: 0xf1b3bf08 │ │ │ │ @@ -205190,34 +205182,34 @@ │ │ │ │ ldrsbtvc r4, [ip], -r1 │ │ │ │ addshi pc, r0, r0, lsl #4 │ │ │ │ strmi r3, [r0, #1] │ │ │ │ ldmib sp, {r0, r1, r2, r4, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x465b2710 │ │ │ │ strtmi r4, [lr], -fp, asr #13 │ │ │ │ ldrmi r9, [r9], r9, lsl #24 │ │ │ │ - bl 0xfefbfe80 │ │ │ │ + bl 0xfefbfe60 │ │ │ │ @ instruction: 0xf1000802 │ │ │ │ strls r8, [r5, -r4, lsl #1] │ │ │ │ - bls 0x22a50c │ │ │ │ + bls 0x22a4ec │ │ │ │ @ instruction: 0xf8c99b08 │ │ │ │ - bcs 0xe4aec │ │ │ │ + bcs 0xe4acc │ │ │ │ teqphi fp, r0 @ p-variant is OBSOLETE │ │ │ │ msreq SPSR_fs, #1879048196 @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ strbmi r9, [sl], -r7, lsl #16 │ │ │ │ @ instruction: 0xf0622100 │ │ │ │ vceq.f32 , q15, │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf10007db │ │ │ │ - blmi 0xb78ca8 │ │ │ │ + blmi 0xb78c88 │ │ │ │ ldrbtmi r9, [fp], #-2312 @ 0xfffff6f8 │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ - blls 0x220ab0 │ │ │ │ + blls 0x220a90 │ │ │ │ strmi r3, [fp], #-783 @ 0xfffffcf1 │ │ │ │ @ instruction: 0xf0234443 │ │ │ │ ldrvs r0, [r3], -pc, lsl #6 │ │ │ │ @ instruction: 0xf8c92100 │ │ │ │ @ instruction: 0xf8b91050 │ │ │ │ @ instruction: 0xf64f2054 │ │ │ │ stmib r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp, lr}^ │ │ │ │ @@ -205236,43 +205228,43 @@ │ │ │ │ @ instruction: 0xf0404581 │ │ │ │ strtmi r8, [r1], r2, ror #1 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mvnhi pc, r0, asr #32 │ │ │ │ andslt r4, fp, r8, asr #12 │ │ │ │ - blhi 0x193e04 │ │ │ │ + blhi 0x193de4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ + strdeq r7, [r3], lr │ │ │ │ + ldrdeq r7, [r3], r2 │ │ │ │ + addeq r7, r3, r2, ror r6 │ │ │ │ + addeq r7, r3, sl, lsr r6 │ │ │ │ ldrdeq r7, [r3], lr │ │ │ │ - @ instruction: 0x008376b2 │ │ │ │ - addeq r7, r3, r2, asr r6 │ │ │ │ - addeq r7, r3, sl, lsl r6 │ │ │ │ - @ instruction: 0x008374be │ │ │ │ @ instruction: 0x3014f8db │ │ │ │ movwcc pc, #1027 @ 0x403 @ │ │ │ │ svclt 0x0004433b │ │ │ │ @ instruction: 0xf8db4603 │ │ │ │ @ instruction: 0xf43f4000 │ │ │ │ @ instruction: 0x4604af19 │ │ │ │ ldr r4, [r5, -r3, lsl #12] │ │ │ │ stcls 6, cr4, [r9], {46} @ 0x2e │ │ │ │ - blmi 0xff43ff90 │ │ │ │ + blmi 0xff43ff70 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldr r5, [r3], r8, ror #17 │ │ │ │ strbmi r2, [r8], -r1, lsl #2 │ │ │ │ - blx 0x1016b76 │ │ │ │ + blx 0x1016b56 │ │ │ │ strbmi lr, [r8], -pc, lsr #15 │ │ │ │ - blx 0xf16b7e │ │ │ │ + blx 0xf16b5e │ │ │ │ ldrhcs pc, [r6], #-137 @ 0xffffff77 @ │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ umlalle r4, r6, sl, r2 │ │ │ │ vaba.u32 q15, , q8 │ │ │ │ @ instruction: 0xf0430308 │ │ │ │ @ instruction: 0x93270301 │ │ │ │ tstls r2, #67108864 @ 0x4000000 │ │ │ │ @@ -205285,45 +205277,45 @@ │ │ │ │ svcge 0x006ff43f │ │ │ │ ldrbtmi r4, [fp], #-3001 @ 0xfffff447 │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ cdpvs 0, 5, cr3, cr13, cr3, {0} │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ vqadd.s8 q12, , q11 │ │ │ │ vqdmlal.s q8, d0, d0[7] │ │ │ │ - bls 0x2e1a28 │ │ │ │ + bls 0x2e1a08 │ │ │ │ ldrmi r6, [sp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0x301cf8d9 │ │ │ │ movwls r1, #27371 @ 0x6aeb │ │ │ │ - bleq 0x1d3a6c │ │ │ │ + bleq 0x1d3a4c │ │ │ │ tstcs r1, r8, lsl #22 │ │ │ │ vmax.s8 d20, d6, d16 │ │ │ │ - vsubl.s8 , d0, d4 │ │ │ │ + vrshr.s64 q11, q10, #64 │ │ │ │ @ instruction: 0xf1ce022e │ │ │ │ - blmi 0xfebd8294 │ │ │ │ + blmi 0xfebd82b4 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - andsvc pc, r4, #1610612740 @ 0x60000004 │ │ │ │ + andvc pc, r4, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ andcc pc, r3, sl, asr r8 @ │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ ssatcc pc, #21, r3, asr #17 @ │ │ │ │ @ instruction: 0x6700e9d3 │ │ │ │ strvs lr, [r0, -sp, asr #19] │ │ │ │ - ldc2 1, cr15, [r2, #824] @ 0x338 │ │ │ │ + stc2 1, cr15, [r2, #824]! @ 0x338 │ │ │ │ strtmi r4, [r0], -r1, lsr #23 │ │ │ │ @ instruction: 0x101cf8d9 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r3, sl, asr r8 @ │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ adcsvc pc, r4, #11730944 @ 0xb30000 │ │ │ │ @ instruction: 0xf73b463a │ │ │ │ - @ instruction: 0xf8b9fad1 │ │ │ │ + @ instruction: 0xf8b9fae1 │ │ │ │ stmdacs r0, {r1, r3, r4} │ │ │ │ adcshi pc, sp, r0 │ │ │ │ - subvc pc, r0, #1610612740 @ 0x60000004 │ │ │ │ + eorsvc pc, r0, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0x26004b96 │ │ │ │ @ instruction: 0xf8cd9207 │ │ │ │ and fp, r3, r4, lsr #32 │ │ │ │ adcsmi r3, r0, #1048576 @ 0x100000 │ │ │ │ adchi pc, sp, r0, asr #6 │ │ │ │ ldrbtmi r4, [sl], #-1562 @ 0xfffff9e6 │ │ │ │ @@ -205332,44 +205324,44 @@ │ │ │ │ andscc r5, r8, #1342177282 @ 0x50000002 │ │ │ │ subeq lr, r2, #1024 @ 0x400 │ │ │ │ @ instruction: 0xb004f8b2 │ │ │ │ stmible sp!, {r0, r1, r3, r4, r5, r7, r8, sl, lr}^ │ │ │ │ lslmi pc, r1, #10 @ │ │ │ │ @ instruction: 0x46202318 │ │ │ │ ssatcs pc, #21, r1, asr #17 @ │ │ │ │ - blx 0x1a1096 │ │ │ │ - bls 0x2a3cac │ │ │ │ - blvc 0x114308 │ │ │ │ - blvc 0x1142d0 │ │ │ │ - ldc2l 1, cr15, [r2, #-824] @ 0xfffffcc8 │ │ │ │ + blx 0x1a1076 │ │ │ │ + bls 0x2a3c8c │ │ │ │ + blvc 0x1142e8 │ │ │ │ + blvc 0x1142b0 │ │ │ │ + stc2l 1, cr15, [r2, #-824]! @ 0xfffffcc8 │ │ │ │ @ instruction: 0x101cf8d9 │ │ │ │ andeq lr, r7, #175104 @ 0x2ac00 │ │ │ │ ldrtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xf73b465f │ │ │ │ - @ instruction: 0xf8b9fa97 │ │ │ │ - blmi 0x2018d20 │ │ │ │ - bmi 0x2052bfc │ │ │ │ + @ instruction: 0xf8b9faa7 │ │ │ │ + blmi 0x2018d00 │ │ │ │ + bmi 0x2052bdc │ │ │ │ movtvs pc, #590 @ 0x24e @ │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ @ instruction: 0xf1031002 │ │ │ │ subsmi r0, fp, #1879048199 @ 0x70000007 │ │ │ │ - bls 0x228d24 │ │ │ │ + bls 0x228d04 │ │ │ │ @ instruction: 0x660b1ad3 │ │ │ │ strtmi r4, [r1], r8, asr #12 │ │ │ │ - blx 0x1614df2 │ │ │ │ - blls 0x252908 │ │ │ │ + blx 0x1614dd2 │ │ │ │ + blls 0x2528e8 │ │ │ │ strtmi lr, [r0], -r8, asr #13 │ │ │ │ - blx 0x1516cec │ │ │ │ + blx 0x1516ccc │ │ │ │ stc2l 0, cr15, [ip, #-56]! @ 0xffffffc8 │ │ │ │ orrcc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf76232d4 │ │ │ │ - vmax.f32 , q15, │ │ │ │ + vrecps.f32 , q15, │ │ │ │ vbic.i32 d20, #3584 @ 0x00000e00 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ vceq.f32 d26, d14, d8 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f0418 │ │ │ │ @@ -205378,61 +205370,61 @@ │ │ │ │ @ instruction: 0xf8d92395 │ │ │ │ ldmdavc fp, {r2, r3, r4, sp, pc} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ smlatbcs r0, r8, r0, r8 │ │ │ │ stmib sp, {r2, r4, fp, sp, pc}^ │ │ │ │ stmib sp, {r2, r4, r8, ip}^ │ │ │ │ @ instruction: 0xf1c11116 │ │ │ │ - @ instruction: 0xf075f853 │ │ │ │ - blls 0x2d7558 │ │ │ │ + @ instruction: 0xf075f863 │ │ │ │ + blls 0x2d7538 │ │ │ │ stmib sp, {r0, r9, sl, lr}^ │ │ │ │ - bls 0x5fd954 │ │ │ │ - sbcspl pc, r4, r6, asr #4 │ │ │ │ + bls 0x5fd934 │ │ │ │ + sbcpl pc, r4, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8cd9b16 │ │ │ │ @ instruction: 0xf07ea008 │ │ │ │ ldrb pc, [ip, #3805] @ 0xedd @ │ │ │ │ umaalle r1, sl, r9, ip │ │ │ │ andsle r1, r2, sl, asr ip │ │ │ │ @ instruction: 0xf0403303 │ │ │ │ vhadd.s8 d24, d30, d17 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ svceq 0x000cf013 │ │ │ │ stclge 4, cr15, [r9, #252] @ 0xfc │ │ │ │ - sbcsvs pc, r4, r6, asr #4 │ │ │ │ + sbcvs pc, r4, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcr2 0, 6, pc, cr6, cr14, {3} @ │ │ │ │ vrshl.s8 q15, , q15 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ svceq 0x000cf013 │ │ │ │ addshi pc, r3, r0, asr #32 │ │ │ │ ldrbtmi r4, [fp], #-2882 @ 0xfffff4be │ │ │ │ stmiapl r8!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strbvs r2, [r3], #768 @ 0x300 │ │ │ │ - blls 0x312378 │ │ │ │ + blls 0x312358 │ │ │ │ movwls r4, #26283 @ 0x66ab │ │ │ │ @ instruction: 0xf8dde712 │ │ │ │ - blls 0x284e54 │ │ │ │ + blls 0x284e34 │ │ │ │ movwle r4, #41631 @ 0xa29f │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0x4621d13d │ │ │ │ @ instruction: 0xf1ad200a │ │ │ │ strtmi pc, [r0], -fp, ror #29 │ │ │ │ mcr2 0, 3, pc, cr4, cr14, {3} @ │ │ │ │ @ instruction: 0x4623e65b │ │ │ │ tstcs r1, pc, lsl r2 │ │ │ │ - subsvc pc, ip, r6, asr #4 │ │ │ │ + subvc pc, ip, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf87ef1ad │ │ │ │ @ instruction: 0xf8d99b06 │ │ │ │ @ instruction: 0x4620101c │ │ │ │ ldrtmi r1, [r9], #-3034 @ 0xfffff426 │ │ │ │ - @ instruction: 0xf9f0f73b │ │ │ │ + blx 0x116acc │ │ │ │ ldmdbls r2, {r1, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xdd722901 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ tstls r2, r9, asr #32 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ cmnle r1, ip, lsl #30 │ │ │ │ @@ -205445,245 +205437,245 @@ │ │ │ │ svclt 0x00082900 │ │ │ │ @ instruction: 0xf43f429a │ │ │ │ @ instruction: 0xf04fad6e │ │ │ │ movwcs r3, #767 @ 0x2ff │ │ │ │ tstcs r0, #3293184 @ 0x324000 │ │ │ │ ldrbmi lr, [fp], -r7, ror #10 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - rsbsvc pc, ip, #1610612740 @ 0x60000004 │ │ │ │ + rsbvc pc, ip, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - ldc2l 1, cr15, [r4], #-824 @ 0xfffffcc8 │ │ │ │ - bleq 0xfe7d37dc │ │ │ │ + stc2 1, cr15, [r4], {206} @ 0xce │ │ │ │ + bleq 0xfe7d37bc │ │ │ │ vqadd.s8 d29, d22, d21 │ │ │ │ - @ instruction: 0xf2c07690 │ │ │ │ - bl 0x21a724 │ │ │ │ + vsubhn.i16 d23, q8, q0 │ │ │ │ + bl 0x21a704 │ │ │ │ stmdavs fp!, {r0, r1, r3, r7, r8, r9, fp} │ │ │ │ movwls r4, #1586 @ 0x632 │ │ │ │ strtmi r2, [fp], -r1, lsl #2 │ │ │ │ strcc r4, [r4, #-1568] @ 0xfffff9e0 │ │ │ │ - stc2l 1, cr15, [r2], #-824 @ 0xfffffcc8 │ │ │ │ + ldc2l 1, cr15, [r2], #-824 @ 0xfffffcc8 │ │ │ │ mvnsle r4, sp, asr r5 │ │ │ │ - bls 0x2d2d14 │ │ │ │ + bls 0x2d2cf4 │ │ │ │ @ instruction: 0x46494653 │ │ │ │ - andsvs pc, r0, r6, asr #4 │ │ │ │ + andvs pc, r0, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcr2 0, 2, pc, cr4, cr14, {3} @ │ │ │ │ svclt 0x0000e543 │ │ │ │ - strdeq r7, [r3], r0 │ │ │ │ - umulleq r7, r3, lr, r3 │ │ │ │ - addeq r7, r3, ip, asr r3 │ │ │ │ - addeq r7, r3, r0, lsr r3 │ │ │ │ - strdeq r7, [r3], r2 │ │ │ │ - umulleq r7, r3, r4, r2 │ │ │ │ - addeq r7, r3, lr, lsr #3 │ │ │ │ + addeq r7, r3, r0, lsl r4 │ │ │ │ + @ instruction: 0x008373be │ │ │ │ + addeq r7, r3, ip, ror r3 │ │ │ │ + addeq r7, r3, r0, asr r3 │ │ │ │ + addeq r7, r3, r2, lsl r3 │ │ │ │ + @ instruction: 0x008372b4 │ │ │ │ + addeq r7, r3, lr, asr #3 │ │ │ │ vhadd.s8 d18, d6, d0 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ - blmi 0x51937c │ │ │ │ + vsra.s64 d21, d8, #64 │ │ │ │ + blmi 0x51935c │ │ │ │ sbcsvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1629000 │ │ │ │ vpadd.i8 , q3, │ │ │ │ - vmvn.i32 d22, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q11, d0, d28 │ │ │ │ @ instruction: 0xf07e002e │ │ │ │ strb pc, [r5, -r3, lsr #28]! @ │ │ │ │ - ldc2l 1, cr15, [r8, #824]! @ 0x338 │ │ │ │ - addvs pc, r8, r6, asr #4 │ │ │ │ + cdp2 1, 0, cr15, cr8, cr14, {6} │ │ │ │ + rsbsvs pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mrc2 0, 0, pc, cr10, cr14, {3} │ │ │ │ vaba.s8 d30, d22, d6 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 d21, d8, #64 │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vmvn.i32 q11, #8 @ 0x00000008 │ │ │ │ - blmi 0x198fb8 │ │ │ │ + vmla.i d22, d0, d0[6] │ │ │ │ + blmi 0x198f98 │ │ │ │ addne pc, r7, #64, 4 │ │ │ │ ldc2l 1, cr15, [lr, #612]! @ 0x264 │ │ │ │ - mlaseq r3, r8, r6, sp │ │ │ │ - eorseq sp, r3, ip, lsl #13 │ │ │ │ + eorseq sp, r3, r8, lsl #13 │ │ │ │ + eorseq sp, r3, ip, ror r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec30118 │ │ │ │ + bl 0xfec300f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xb9ce80 │ │ │ │ + blmi 0xb9ce60 │ │ │ │ strmi fp, [lr], -r6, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf00e0300 │ │ │ │ ldrtmi pc, [r0], -pc, ror #24 @ │ │ │ │ - blx 0x1995044 │ │ │ │ + blx 0x1995024 │ │ │ │ orrslt r4, r8, r4, lsl #12 │ │ │ │ @ instruction: 0x46014632 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - blmi 0x957e2c │ │ │ │ - blls 0x232fb4 │ │ │ │ + blmi 0x957e0c │ │ │ │ + blls 0x232f94 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r2, r0, lsl #6 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmdblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvc 0x6d45e4 │ │ │ │ + blvc 0x6d45c4 │ │ │ │ strpl pc, [r8, #-1285] @ 0xfffffafb │ │ │ │ - blge 0x1263b0 │ │ │ │ + blge 0x126390 │ │ │ │ strbtmi sl, [r9], -r2, lsl #20 │ │ │ │ andeq lr, r0, sp, asr #19 │ │ │ │ stc 6, cr4, [sp, #160] @ 0xa0 │ │ │ │ @ instruction: 0xf7767b02 │ │ │ │ - stmdbls r0, {r0, r1, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r0, {r0, r1, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ stc2l 0, cr15, [sl], #8 │ │ │ │ mcrrne 6, 0, r4, r3, cr1 │ │ │ │ - blmi 0x48d3d4 │ │ │ │ - blls 0x233000 │ │ │ │ + blmi 0x48d3b4 │ │ │ │ + blls 0x232fe0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x596fb4 │ │ │ │ + blx 0x596f94 │ │ │ │ @ instruction: 0xf1cee7eb │ │ │ │ - svclt 0x0000fd89 │ │ │ │ + svclt 0x0000fd99 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ rsbcc pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf503b143 │ │ │ │ mrscs r4, R8_usr │ │ │ │ andcc r3, r8, #8, 6 @ 0x20000000 │ │ │ │ - blne 0x3170f0 │ │ │ │ + blne 0x3170d0 │ │ │ │ @ instruction: 0xd1fb4293 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec301fc │ │ │ │ + bl 0xfec301dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r4, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addmi r4, ip, #140, 12 @ 0x8c00000 │ │ │ │ @ instruction: 0x4611d817 │ │ │ │ - bvs 0xff1aa878 │ │ │ │ + bvs 0xff1aa858 │ │ │ │ streq lr, [r4], #-2988 @ 0xfffff454 │ │ │ │ - bvs 0xfe2455e4 │ │ │ │ + bvs 0xfe2455c4 │ │ │ │ @ instruction: 0x0c05eb03 │ │ │ │ tstle r3, r4, lsr #11 │ │ │ │ stccs 8, cr1, [r0], #-624 @ 0xfffffd90 │ │ │ │ sbcvs sp, r4, #32, 16 @ 0x200000 │ │ │ │ ldrmi r3, [r8], #-48 @ 0xffffffd0 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - stmialt r2!, {r0, r1, r2, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmlt r2!, {r0, r1, r2, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrmi r6, [r4], -r4, lsl #5 │ │ │ │ strdcs lr, [r0], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - @ instruction: 0x63a4f24d │ │ │ │ + orrsvs pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x71a8f246 │ │ │ │ + orrsvc pc, r8, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcvc pc, r0, r6, asr #4 │ │ │ │ + adcsvc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbne pc, r9, #64, 4 │ │ │ │ stc2l 1, cr15, [lr, #-612] @ 0xfffffd9c │ │ │ │ - @ instruction: 0x63a4f24d │ │ │ │ + orrsvs pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x71a8f246 │ │ │ │ + orrsvc pc, r8, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscvc pc, ip, r6, asr #4 │ │ │ │ + sbcsvc pc, ip, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ adcsvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ ldc2 1, cr15, [lr, #-612]! @ 0xfffffd9c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ ldrmi r6, [r0], fp, lsl #16 │ │ │ │ ldrsbtge pc, [r0], -sp @ │ │ │ │ @ instruction: 0xf10a6b9a │ │ │ │ - strtmi r3, [pc], #-2047 @ 0xd90ac │ │ │ │ + strtmi r3, [pc], #-2047 @ 0xd908c │ │ │ │ eorle r3, r1, r1, lsl #4 │ │ │ │ strmi r6, [ip], -lr, asr #16 │ │ │ │ - b 0xfe2b38dc │ │ │ │ + b 0xfe2b38bc │ │ │ │ @ instruction: 0xf5b20206 │ │ │ │ eorle r5, r2, #128, 30 @ 0x200 │ │ │ │ ldrbmi r1, [r2], -lr, lsr #23 │ │ │ │ @ instruction: 0x46404431 │ │ │ │ - ldmda r8, {r0, r1, r2, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmda r8!, {r0, r1, r2, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf04f8ff0 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ smlabteq lr, r3, r9, lr │ │ │ │ tsteq r0, r3, asr #19 │ │ │ │ cmnvs r3, r3, lsr #18 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - b 0xfe23d0c8 │ │ │ │ + b 0xfe23d0a8 │ │ │ │ strmi r0, [r1], r6, lsl #4 │ │ │ │ svcpl 0x0080f5b2 │ │ │ │ vst2.8 {d29-d32}, [pc :256], lr │ │ │ │ @ instruction: 0xf6cf4b70 │ │ │ │ - b 0x278118 │ │ │ │ + b 0x2780f8 │ │ │ │ @ instruction: 0xf506060b │ │ │ │ andls r5, r0, #128, 4 │ │ │ │ @ instruction: 0xf5b2406a │ │ │ │ suble r5, r5, #128, 30 @ 0x200 │ │ │ │ subsmi r9, r7, r0, lsl #20 │ │ │ │ svcpl 0x0080f5b7 │ │ │ │ - bvs 0x1acda6c │ │ │ │ - blls 0x105638 │ │ │ │ + bvs 0x1acda4c │ │ │ │ + blls 0x105618 │ │ │ │ @ instruction: 0x46404652 │ │ │ │ ldrtmi r1, [r9], #-2793 @ 0xfffff517 │ │ │ │ - ldmda sl, {r0, r1, r2, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmda sl!, {r0, r1, r2, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdbls r0, {r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf1044648 │ │ │ │ movwls r0, #4644 @ 0x1224 │ │ │ │ stc2 0, cr15, [r4], {2} │ │ │ │ @ instruction: 0xf1b09b01 │ │ │ │ strdle r3, [r0], #255 @ 0xff │ │ │ │ @ instruction: 0x6c1a6b99 │ │ │ │ vqrdmlah.s32 q11, , q7 │ │ │ │ - b 0x159598 │ │ │ │ + b 0x159578 │ │ │ │ adcsmi r0, lr, #-1342177280 @ 0xb0000000 │ │ │ │ addsmi fp, r1, #8, 30 │ │ │ │ tstcs r1, ip, lsl #30 │ │ │ │ addsmi r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf041bf18 │ │ │ │ tstlt r9, r1, lsl #2 │ │ │ │ ldreq lr, [r0, -r3, asr #19] │ │ │ │ cdp2 0, 4, cr15, cr6, cr1, {0} │ │ │ │ ldrb r6, [r4, r7, ror #20] │ │ │ │ - blpl 0x253b50 │ │ │ │ + blpl 0x253b30 │ │ │ │ ldrmi r1, [r1], #-2986 @ 0xfffff456 │ │ │ │ - b 0x1caaa9c │ │ │ │ + b 0x1caaa7c │ │ │ │ movwls r5, #6939 @ 0x1b1b │ │ │ │ andeq pc, r0, #-1073741774 @ 0xc0000032 │ │ │ │ @ instruction: 0xf7369200 │ │ │ │ - bls 0x115154 │ │ │ │ - bl 0xfea3fdb4 │ │ │ │ + bls 0x115174 │ │ │ │ + bl 0xfea3fd94 │ │ │ │ ldrmi r0, [r0], #1291 @ 0x50b │ │ │ │ sbfx r4, sl, #9, #13 │ │ │ │ - @ instruction: 0x71a8f246 │ │ │ │ + orrsvc pc, r8, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andseq pc, r8, r6, asr #12 │ │ │ │ + andeq pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b08 │ │ │ │ @ instruction: 0xf1997292 │ │ │ │ vfma.f32 d31, d22, d9 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ - blmi 0x15929c │ │ │ │ + vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ + blmi 0x15927c │ │ │ │ eorne pc, r5, #64, 4 │ │ │ │ stc2 1, cr15, [ip], {153} @ 0x99 │ │ │ │ - ldrhteq sp, [r3], -r0 │ │ │ │ + eorseq sp, r3, r0, lsr #13 │ │ │ │ stmdblt fp, {r0, r1, r6, r7, fp, sp, lr} │ │ │ │ sbcvs r2, r3, r1, lsl #6 │ │ │ │ movwcs r2, #1 │ │ │ │ svclt 0x00004770 │ │ │ │ subsmi r6, r9, r3, asr #16 │ │ │ │ svcpl 0x0080f5b1 │ │ │ │ andcs fp, r0, ip, lsr #30 │ │ │ │ @@ -205717,29 +205709,29 @@ │ │ │ │ @ instruction: 0xf8d862e5 │ │ │ │ ldrmi r3, [r8, r0] │ │ │ │ orrscc pc, r0, #117440512 @ 0x7000000 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ vmax.f32 d27, d7, d4 │ │ │ │ @ instruction: 0xf2c00bf0 │ │ │ │ mulle ip, r5, fp │ │ │ │ - bleq 0xffd15bb4 │ │ │ │ - blcs 0xfe655d9c │ │ │ │ + bleq 0xffd15b94 │ │ │ │ + blcs 0xfe655d7c │ │ │ │ @ instruction: 0xf866f04a │ │ │ │ andeq pc, r7, #111 @ 0x6f │ │ │ │ @ instruction: 0xf8db4605 │ │ │ │ @ instruction: 0xf0501000 │ │ │ │ pldw [r7], #-2465 @ 0xfffff65f │ │ │ │ vst1.8 {d5-d8}, [r7], r0 │ │ │ │ andls r3, r1, #128, 20 @ 0x80000 │ │ │ │ adcshi pc, r7, r0 │ │ │ │ cdp 0, 1, cr2, cr13, cr0, {0} │ │ │ │ @ instruction: 0xf04a7f70 │ │ │ │ strtmi pc, [r9], -sp, lsl #26 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0x595408 │ │ │ │ + blx 0x5953e8 │ │ │ │ ldrbtmi r4, [fp], #-2957 @ 0xfffff473 │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ adcmi pc, r0, #12582912 @ 0xc00000 │ │ │ │ andscs pc, ip, #13762560 @ 0xd20000 │ │ │ │ ldmdavs r2, {r1, r4, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf1ba9202 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @@ -205752,54 +205744,54 @@ │ │ │ │ @ instruction: 0x46204631 │ │ │ │ ldrmi r2, [r8, r0, lsl #10] │ │ │ │ eorge pc, r0, #14614528 @ 0xdf0000 │ │ │ │ strtvc r6, [r5], -r3, lsr #18 │ │ │ │ ldrbtmi lr, [fp], #-10 │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf5b36a5b │ │ │ │ - ble 0x20b510c │ │ │ │ + ble 0x20b50ec │ │ │ │ andcc lr, r4, #212, 18 @ 0x350000 │ │ │ │ - ble 0x1fa9d78 │ │ │ │ + ble 0x1fa9d58 │ │ │ │ @ instruction: 0x61233301 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ ldrdcc pc, [r8], -r8 │ │ │ │ @ instruction: 0x46534798 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf50358fb │ │ │ │ @ instruction: 0xf8d343a0 │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, ip, sp}^ │ │ │ │ mvnvs r6, fp, lsl r8 │ │ │ │ svclt 0x00082d00 │ │ │ │ @ instruction: 0xf8d8461d │ │ │ │ ldrmi r3, [r8, ip] │ │ │ │ - blmi 0x1b336f0 │ │ │ │ + blmi 0x1b336d0 │ │ │ │ sbcsle r2, r4, r0, lsl #20 │ │ │ │ @ instruction: 0x3010f8d8 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blls 0x12b1d8 │ │ │ │ + blls 0x12b1b8 │ │ │ │ cmnle r3, r0, lsl #22 │ │ │ │ ldrbtmi r4, [fp], #-2916 @ 0xfffff49c │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrdlt r6, [r8, -r8]! │ │ │ │ @ instruction: 0xf89ef04e │ │ │ │ tstcs r3, r0, lsl #16 │ │ │ │ ldc2 0, cr15, [lr, #332] @ 0x14c │ │ │ │ - blcs 0x133824 │ │ │ │ - blmi 0x188d3e0 │ │ │ │ + blcs 0x133804 │ │ │ │ + blmi 0x188d3c0 │ │ │ │ ldrbtmi r2, [fp], #-0 │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ eorspl pc, r0, #12779520 @ 0xc30000 │ │ │ │ ldc2 0, cr15, [r8], {74} @ 0x4a │ │ │ │ ldrdne pc, [r0], -fp │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ @ instruction: 0xf93ef050 │ │ │ │ - blmi 0x1673b54 │ │ │ │ + blmi 0x1673b34 │ │ │ │ ldrbtmi r2, [fp], #-1 │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ eorspl pc, r0, #12779520 @ 0xc30000 │ │ │ │ stc2 0, cr15, [r6], {74} @ 0x4a │ │ │ │ ldrdne pc, [r0], -fp │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ @@ -205818,81 +205810,81 @@ │ │ │ │ andlt sp, r5, r5, lsr #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ rscvs r2, r3, r1, lsl #6 │ │ │ │ - blmi 0x10532ac │ │ │ │ + blmi 0x105328c │ │ │ │ svcvc 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf1ba58fb │ │ │ │ subsle r0, r5, r0, lsl #30 │ │ │ │ movwcs r6, #2010 @ 0x7da │ │ │ │ ldrb r9, [sp, -r2, lsl #6] │ │ │ │ @ instruction: 0xf04a6920 │ │ │ │ - blmi 0xe98578 │ │ │ │ + blmi 0xe98558 │ │ │ │ ldrbtmi r9, [fp], #-2562 @ 0xfffff5fe │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andsvs r4, r0, #24, 8 @ 0x18000000 │ │ │ │ stmdavs r0!, {r2, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blx 0xff39565a │ │ │ │ + blx 0xff39563a │ │ │ │ sbcsle r2, r4, r0, lsl #16 │ │ │ │ - blx 0x815662 │ │ │ │ + blx 0x815642 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ strmi sp, [r3], -pc, asr #1 │ │ │ │ tstcs r1, r1, lsl r2 │ │ │ │ - rsbeq pc, r8, r6, asr #12 │ │ │ │ + subseq pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 1, cr15, [r6, #-688]! @ 0xfffffd50 │ │ │ │ @ instruction: 0x3014f8d8 │ │ │ │ strtmi fp, [sl], -r3, lsr #2 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ stmiblt r8, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ stmdavs r0!, {r8, sp}^ │ │ │ │ - @ instruction: 0xf8f8f73b │ │ │ │ + @ instruction: 0xf908f73b │ │ │ │ strmi r2, [r3], -r1, lsl #2 │ │ │ │ - rsbseq pc, ip, #73400320 @ 0x4600000 │ │ │ │ + rsbeq pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1ce4628 │ │ │ │ - strtmi pc, [r2], -sp, asr #18 │ │ │ │ + @ instruction: 0x4622f95d │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - @ instruction: 0xff26f73a │ │ │ │ + @ instruction: 0xff36f73a │ │ │ │ andcs r4, sl, r9, lsr #12 │ │ │ │ - blx 0x1f15b72 │ │ │ │ + blx 0x1f15b52 │ │ │ │ andlt r4, r5, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0xffc956c0 │ │ │ │ + blt 0xffc956a0 │ │ │ │ @ instruction: 0xf0469303 │ │ │ │ - blls 0x1d74fc │ │ │ │ + blls 0x1d74dc │ │ │ │ @ instruction: 0x46294652 │ │ │ │ ldrdcs r6, [r2], -r8 │ │ │ │ ldrbtmi r4, [fp], #-2835 @ 0xfffff4ed │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04e6fdb │ │ │ │ @ instruction: 0xe704fc9f │ │ │ │ @ instruction: 0xf0459302 │ │ │ │ - blls 0x1994dc │ │ │ │ - bls 0x12ad98 │ │ │ │ + blls 0x1994bc │ │ │ │ + bls 0x12ad78 │ │ │ │ ldrdcs r6, [r2], -r8 │ │ │ │ ldrbtmi r4, [fp], #-2828 @ 0xfffff4f4 │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04e6fdb │ │ │ │ ldr pc, [sl, pc, lsl #25] │ │ │ │ - addeq r6, r3, r6, lsl #25 │ │ │ │ - addeq r6, r3, r2, asr #24 │ │ │ │ + addeq r6, r3, r6, lsr #25 │ │ │ │ + addeq r6, r3, r2, ror #24 │ │ │ │ + strdeq r6, [r3], sl │ │ │ │ ldrdeq r6, [r3], sl │ │ │ │ - @ instruction: 0x00836bba │ │ │ │ - umulleq r6, r3, r6, fp │ │ │ │ - addeq r6, r3, r4, ror fp │ │ │ │ - addeq r6, r3, r8, lsr #22 │ │ │ │ - addeq r6, r3, sl, lsl #22 │ │ │ │ + @ instruction: 0x00836bb6 │ │ │ │ + umulleq r6, r3, r4, fp │ │ │ │ + addeq r6, r3, r8, asr #22 │ │ │ │ + addeq r6, r3, sl, lsr #22 │ │ │ │ + umulleq r6, r3, lr, sl │ │ │ │ addeq r6, r3, lr, ror sl │ │ │ │ - addeq r6, r3, lr, asr sl │ │ │ │ - addeq r6, r3, r8, lsl ip │ │ │ │ + addeq r6, r3, r8, lsr ip │ │ │ │ tstlt r3, r3, asr #28 │ │ │ │ movwcs r6, #2752 @ 0xac0 │ │ │ │ stmdavs r3, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ movwcs r8, #2840 @ 0xb18 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -205901,56 +205893,56 @@ │ │ │ │ stmdavs r2, {r2, r4, r7, r9, sl, lr}^ │ │ │ │ stmdale r4!, {r1, r5, r6, r8, sl, lr} │ │ │ │ cdpvc 6, 4, cr4, cr1, cr13, {0} │ │ │ │ streq lr, [r2], -ip, lsr #23 │ │ │ │ ldmne r7!, {r2, r9, sl, lr}^ │ │ │ │ stmdavs r1, {r0, r3, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ addmi r8, pc, #9216 @ 0x2400 │ │ │ │ - bvs 0x14f5dc │ │ │ │ + bvs 0x14f5bc │ │ │ │ stmdapl r2, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ ldmdapl r8, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdbeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - strbmi fp, [pc, #-913] @ 0xd91f7 │ │ │ │ + strbmi fp, [pc, #-913] @ 0xd91d7 │ │ │ │ strbmi sp, [lr, #-2365] @ 0xfffff6c3 │ │ │ │ - bvs 0x114e21c │ │ │ │ + bvs 0x114e1fc │ │ │ │ ldrtmi fp, [r0], #937 @ 0x3a9 │ │ │ │ strbmi r1, [r1], #-3002 @ 0xfffff446 │ │ │ │ @ instruction: 0xf7364628 │ │ │ │ - strdcs lr, [r1], -r0 │ │ │ │ - bvs 0xff1d15b4 │ │ │ │ + andcs lr, r1, r0, lsl #28 │ │ │ │ + bvs 0xff1d1594 │ │ │ │ stmdale r0, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs fp, r0, fp, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - bvs 0xfe93b57c │ │ │ │ + bvs 0xfe93b55c │ │ │ │ ldmle r4!, {r0, r4, r5, r7, r9, lr}^ │ │ │ │ adcsmi r4, fp, #184549376 @ 0xb000000 │ │ │ │ ldrtcc sp, [r0], #-1009 @ 0xfffffc0f │ │ │ │ - blne 0xfef5ff90 │ │ │ │ + blne 0xfef5ff70 │ │ │ │ strtmi r4, [r8], -r1, lsr #8 │ │ │ │ - ldcl 7, cr15, [r4, #216] @ 0xd8 │ │ │ │ - bl 0xfe993564 │ │ │ │ + stcl 7, cr15, [r4, #216]! @ 0xd8 │ │ │ │ + bl 0xfe993544 │ │ │ │ ldrtmi r0, [r1], #-524 @ 0xfffffdf4 │ │ │ │ - beq 0x314468 │ │ │ │ + beq 0x314448 │ │ │ │ ldrbmi r4, [r6], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0x46524455 │ │ │ │ - stcl 7, cr15, [r8, #216] @ 0xd8 │ │ │ │ + ldcl 7, cr15, [r8, #216] @ 0xd8 │ │ │ │ vmlsne.f32 s12, s22, s3 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ svclt 0x0038454e │ │ │ │ - blcs 0xe21fc │ │ │ │ - bvs 0xff9cdd24 │ │ │ │ + blcs 0xe21dc │ │ │ │ + bvs 0xff9cdd04 │ │ │ │ sbcsle r2, r2, r0, lsl #22 │ │ │ │ @ instruction: 0x461ae7d9 │ │ │ │ @ instruction: 0x46284431 │ │ │ │ - ldc 7, cr15, [r6, #216]! @ 0xd8 │ │ │ │ + stcl 7, cr15, [r6, #216] @ 0xd8 │ │ │ │ svclt 0x0000e7c5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3081c │ │ │ │ + bl 0xfec307fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x46144b1c │ │ │ │ ldmdavs fp, {r0, r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ ldrmi r0, [r3], -r0, lsl #6 │ │ │ │ @ instruction: 0xf10d9500 │ │ │ │ @@ -205969,22 +205961,22 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4621bdf0 │ │ │ │ @ instruction: 0xf0024638 │ │ │ │ strmi pc, [r4], sp, lsl #24 │ │ │ │ strtmi r4, [fp], -r1, lsr #12 │ │ │ │ andeq pc, fp, #1073741827 @ 0x40000003 │ │ │ │ - blx 0x18aaf48 │ │ │ │ + blx 0x18aaf28 │ │ │ │ @ instruction: 0xf88df48c │ │ │ │ @ instruction: 0xf7ff400b │ │ │ │ @ instruction: 0xe7ddfcb1 │ │ │ │ - blx 0x815dd0 │ │ │ │ + blx 0xc15db0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec308a4 │ │ │ │ + bl 0xfec30884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x46144b1c │ │ │ │ ldmdavs fp, {r1, r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ ldrmi r0, [r3], -r0, lsl #6 │ │ │ │ @ instruction: 0xf10d9500 │ │ │ │ @@ -206003,35 +205995,35 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4621bdf0 │ │ │ │ @ instruction: 0xf0024638 │ │ │ │ pkhtbmi pc, r4, pc, asr #23 @ │ │ │ │ strtmi r4, [fp], -r1, lsr #12 │ │ │ │ andeq pc, sl, #1073741827 @ 0x40000003 │ │ │ │ - blx 0x8aafd0 │ │ │ │ + blx 0x8aafb0 │ │ │ │ @ instruction: 0xf8adf48c │ │ │ │ @ instruction: 0xf7ff400a │ │ │ │ ldrb pc, [sp, sp, ror #24] @ │ │ │ │ - @ instruction: 0xf9d8f1ce │ │ │ │ + @ instruction: 0xf9e8f1ce │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - blmi 0x785948 │ │ │ │ + blmi 0x785928 │ │ │ │ strcs r4, [r4, #-1556] @ 0xfffff9ec │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strls r4, [r0, #-1555] @ 0xfffff9ed │ │ │ │ strcs sl, [r0], -r2, lsl #20 │ │ │ │ strmi r4, [pc], -r0, lsl #13 │ │ │ │ @ instruction: 0xf7ff9602 │ │ │ │ @ instruction: 0xb190fc99 │ │ │ │ - blmi 0x540764 │ │ │ │ - blls 0x1b37c8 │ │ │ │ + blmi 0x540744 │ │ │ │ + blls 0x1b37a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r9, r0, lsl #6 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -206039,26 +206031,26 @@ │ │ │ │ @ instruction: 0xf0024640 │ │ │ │ @ instruction: 0x4621fbb3 │ │ │ │ strtmi r4, [fp], -r4, lsl #13 │ │ │ │ ldrtmi sl, [r8], -r2, lsl #20 │ │ │ │ @ instruction: 0xf8cd4664 │ │ │ │ @ instruction: 0xf7ffc008 │ │ │ │ ldrb pc, [lr, sp, lsr #24] @ │ │ │ │ - @ instruction: 0xf998f1ce │ │ │ │ + @ instruction: 0xf9a8f1ce │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec309ac │ │ │ │ + bl 0xfec3098c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - vldr d4, [pc, #124] @ 0xd9834 │ │ │ │ + vldr d4, [pc, #124] @ 0xd9814 │ │ │ │ smladcs r8, sp, fp, r7 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x46134614 │ │ │ │ - bl 0x43f3cc │ │ │ │ + bl 0x43f3ac │ │ │ │ strmi r0, [r5], -r7, lsl #4 │ │ │ │ stc 6, cr4, [sp, #56] @ 0x38 │ │ │ │ @ instruction: 0xf7ff7b02 │ │ │ │ orrslt pc, r0, r7, asr ip @ │ │ │ │ strpl lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ @@ -206068,135 +206060,135 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4628bdf0 │ │ │ │ @ instruction: 0xf0024621 │ │ │ │ ldrtmi pc, [fp], -r7, lsl #23 @ │ │ │ │ strmi r4, [r5], -ip, lsl #13 │ │ │ │ - bge 0x16b098 │ │ │ │ + bge 0x16b078 │ │ │ │ @ instruction: 0x46644630 │ │ │ │ @ instruction: 0x5c02e9cd │ │ │ │ - blx 0xffb9781e │ │ │ │ + blx 0xffb977fe │ │ │ │ @ instruction: 0xf1cee7de │ │ │ │ - svclt 0x0000f955 │ │ │ │ + svclt 0x0000f965 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec30a40 │ │ │ │ + bl 0xfec30a20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ - bvs 0xff1b7158 │ │ │ │ + bvs 0xff1b7138 │ │ │ │ ldrmi fp, [r4], -r3, asr #18 │ │ │ │ sbcvs r6, r4, #805306376 @ 0x30000008 │ │ │ │ ldrmi r3, [r8], #-48 @ 0xffffffd0 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - stclt 7, cr15, [ip], {54} @ 0x36 │ │ │ │ + ldclt 7, cr15, [ip], {54} @ 0x36 │ │ │ │ rscmi r6, fp, #544768 @ 0x85000 │ │ │ │ ldmne r4, {r2, r4, r8, ip, lr, pc}^ │ │ │ │ svclt 0x00982c20 │ │ │ │ ldmible r0!, {r0, r1, r3, r5, r6, r9, lr}^ │ │ │ │ - @ instruction: 0x63a4f24d │ │ │ │ + orrsvs pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x71a8f246 │ │ │ │ + orrsvc pc, r8, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscvc pc, ip, r6, asr #4 │ │ │ │ + sbcsvc pc, ip, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ adcsvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf93af199 │ │ │ │ - @ instruction: 0x63a4f24d │ │ │ │ + orrsvs pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x71a8f246 │ │ │ │ + orrsvc pc, r8, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcvc pc, r0, r6, asr #4 │ │ │ │ + adcsvc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbne pc, r9, #64, 4 │ │ │ │ @ instruction: 0xf92af199 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec30ab8 │ │ │ │ + bl 0xfec30a98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0120ff8 │ │ │ │ andle r0, ip, r0, ror #25 │ │ │ │ svceq 0x00e0f1bc │ │ │ │ @ instruction: 0xf002bf0c │ │ │ │ - b 0x149c8ec │ │ │ │ + b 0x149c8cc │ │ │ │ andcs r1, r1, #92, 24 @ 0x5c00 │ │ │ │ vpmax.s8 d15, d12, d2 │ │ │ │ andmi r3, sl, #4096 @ 0x1000 │ │ │ │ vrhadd.s8 d29, d4, d15 │ │ │ │ vmov.i32 , #4 @ 0x00000004 │ │ │ │ stcmi 0, cr0, [r7], {149} @ 0x95 │ │ │ │ svccs 0x0070ee1d │ │ │ │ adcpl r6, r3, r0, lsl #16 │ │ │ │ tstcs r0, r8, lsl #8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bls 0x188d40 │ │ │ │ + bls 0x188d20 │ │ │ │ mrc2 0, 6, pc, cr14, cr0, {0} │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec30b10 │ │ │ │ + bl 0xfec30af0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf4020fe8 │ │ │ │ addlt r6, r3, r0, ror #7 │ │ │ │ @ instruction: 0xf0124605 │ │ │ │ eorle r0, r3, r7, lsl #4 │ │ │ │ @ instruction: 0xf5b31e50 │ │ │ │ suble r7, r1, r0, asr #30 │ │ │ │ @ instruction: 0xf5b3d856 │ │ │ │ suble r7, sp, r0, lsl #31 │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - blcs 0x10db08 │ │ │ │ + blcs 0x10dae8 │ │ │ │ movwcs sp, #4436 @ 0x1154 │ │ │ │ - blcc 0x129b90 │ │ │ │ + blcc 0x129b70 │ │ │ │ mvnlt r4, r9, lsl r0 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ strcs r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - @ instruction: 0xf986f762 │ │ │ │ + @ instruction: 0xf996f762 │ │ │ │ strmi fp, [r4], -r8, ror #19 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ stmdale r6, {r0, r1, r2, ip, lr, pc}^ │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ @ instruction: 0xf5b3d003 │ │ │ │ andle r7, r0, r0, lsl #30 │ │ │ │ @ instruction: 0x4614bb93 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7624628 │ │ │ │ - stmdacs r0, {r0, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d5d0e1 │ │ │ │ - blcs 0xe5b98 │ │ │ │ + blcs 0xe5b78 │ │ │ │ strcs fp, [r0], #-3864 @ 0xfffff0e8 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf0012301 │ │ │ │ - blx 0x199df4 │ │ │ │ + blx 0x199dd4 │ │ │ │ strmi pc, [ip], #-1026 @ 0xfffffbfe │ │ │ │ stmible r0!, {r4, sl, fp, sp}^ │ │ │ │ strmi r4, [fp], #-131 @ 0xffffff7d │ │ │ │ svclt 0x000c2b10 │ │ │ │ @ instruction: 0xf1c24604 │ │ │ │ ldrb r0, [r9, r1, lsl #8] │ │ │ │ strmi r2, [r2], -r1, lsl #6 │ │ │ │ - blcc 0x129be4 │ │ │ │ + blcc 0x129bc4 │ │ │ │ @ instruction: 0xe7b44019 │ │ │ │ svcvs 0x0080f5b3 │ │ │ │ @ instruction: 0xf5b3d016 │ │ │ │ adcle r6, pc, r0, lsr #31 │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vqdmlal.s q11, d16, d0[0] │ │ │ │ + vrsra.s64 d22, d16, #64 │ │ │ │ @ instruction: 0xf6460333 │ │ │ │ - vaddw.s8 q8, q8, d4 │ │ │ │ + vbic.i32 q8, #4 @ 0x00000004 │ │ │ │ subscs r0, r7, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1619000 │ │ │ │ @ instruction: 0xf5b3fde1 │ │ │ │ andle r6, r3, r0, lsl #31 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ @ instruction: 0xe7ebd0b9 │ │ │ │ @ instruction: 0xf1a1fa91 │ │ │ │ @@ -206215,75 +206207,75 @@ │ │ │ │ andcc r4, r8, pc, ror r5 │ │ │ │ ldmdbhi pc!, {r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf1c3425a │ │ │ │ @ instruction: 0xf0020e20 │ │ │ │ @ instruction: 0xf1a3023f │ │ │ │ @ instruction: 0xf1a20c20 │ │ │ │ @ instruction: 0xf1c20720 │ │ │ │ - blx 0x31b2e4 │ │ │ │ - blx 0x315e70 │ │ │ │ - blx 0x255a74 │ │ │ │ - blx 0xa192a8 │ │ │ │ - blx 0x316280 │ │ │ │ - b 0x1197694 │ │ │ │ - blx 0xada2b4 │ │ │ │ + blx 0x31b2c4 │ │ │ │ + blx 0x315e50 │ │ │ │ + blx 0x255a54 │ │ │ │ + blx 0xa19288 │ │ │ │ + blx 0x316260 │ │ │ │ + b 0x1197674 │ │ │ │ + blx 0xada294 │ │ │ │ teqpmi r9, #6291456 @ p-variant is OBSOLETE @ 0x600000 │ │ │ │ stc2 10, cr15, [ip], {37} @ 0x25 @ │ │ │ │ - blx 0xa2a74c │ │ │ │ - b 0x1196698 │ │ │ │ + blx 0xa2a72c │ │ │ │ + b 0x1196678 │ │ │ │ tstmi r9, #12, 4 @ 0xc0000000 │ │ │ │ andcs r4, r0, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec30ca8 │ │ │ │ + bl 0xfec30c88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbeq r2, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stcleq 0, cr15, [r0], #72 @ 0x48 │ │ │ │ @ instruction: 0xf1bcd00e │ │ │ │ svclt 0x000c0fe0 │ │ │ │ stceq 0, cr15, [r7], {2} │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ - blx 0x1622cc │ │ │ │ + blx 0x1622ac │ │ │ │ @ instruction: 0xf10cfc0c │ │ │ │ - b 0x7e8ecc │ │ │ │ + b 0x7e8eac │ │ │ │ tstle r3, r1, lsl #30 │ │ │ │ andmi r3, fp, #1024 @ 0x400 │ │ │ │ vand d29, d4, d3 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ stmdami r9, {r0, r2, r4, r7, r9} │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, sl, fp, ip, pc} │ │ │ │ stmne r8, {r2, r6, r7, ip, lr} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf0109b02 │ │ │ │ stmdbls r2, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf912f762 │ │ │ │ + @ instruction: 0xf922f762 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldmdbeq lr, {r3, r7, ip, sp, pc} │ │ │ │ ldrmi r4, [r4], -r0, ror #22 │ │ │ │ @ instruction: 0x46074632 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwls r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf7ff9b10 │ │ │ │ @ instruction: 0x06f2febb │ │ │ │ - blt 0x1a09860 │ │ │ │ + blt 0x1a09840 │ │ │ │ movweq lr, #2671 @ 0xa6f │ │ │ │ svclt 0x00484605 │ │ │ │ @ instruction: 0xf013b2a4 │ │ │ │ andsle r0, r8, r1, lsl #20 │ │ │ │ - bmi 0x1639b64 │ │ │ │ + bmi 0x1639b44 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ ldmdavs sl, {r0, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addshi pc, r0, r0, asr #32 │ │ │ │ andcs fp, r0, r8 │ │ │ │ @@ -206291,49 +206283,49 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x460187f0 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ mrc2 7, 5, pc, cr14, cr15, {7} │ │ │ │ @ instruction: 0xf005b308 │ │ │ │ - blcs 0x11a7a0 │ │ │ │ + blcs 0x11a780 │ │ │ │ @ instruction: 0xf005d01f │ │ │ │ - blcs 0x19a7b8 │ │ │ │ + blcs 0x19a798 │ │ │ │ @ instruction: 0xf005d02f │ │ │ │ stccs 5, cr0, [r7, #-60] @ 0xffffffc4 │ │ │ │ @ instruction: 0xf646d00b │ │ │ │ - vaddw.s8 q8, q8, d4 │ │ │ │ - blmi 0x109a068 │ │ │ │ + vbic.i32 q8, #4 @ 0x00000004 │ │ │ │ + blmi 0x109a048 │ │ │ │ @ instruction: 0xf8cd4650 │ │ │ │ vhadd.s8 d26, d0, d0 │ │ │ │ @ instruction: 0xf1613286 │ │ │ │ @ instruction: 0xf64efd03 │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdbls r0, {r0, r1, r3, r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7624638 │ │ │ │ - eorhi pc, ip, sp, lsr #17 │ │ │ │ + strhthi pc, [ip], -sp @ │ │ │ │ eoreq lr, r4, #49545216 @ 0x2f40000 │ │ │ │ @ instruction: 0xf8551e68 │ │ │ │ mvnscs r3, r1, lsl #24 │ │ │ │ smlabtvc r0, pc, r6, pc @ │ │ │ │ andeq lr, r1, #12288 @ 0x3000 │ │ │ │ ldmda r0, {r1, r5, r8, r9, lr}^ │ │ │ │ addsmi r5, sp, #0, 30 │ │ │ │ stmda r0, {r1, r8, ip, lr, pc}^ │ │ │ │ cdpcs 6, 0, cr2, cr0, cr0, {0} │ │ │ │ adcle r4, sl, fp, lsr #12 │ │ │ │ - beq 0xa93bc8 │ │ │ │ + beq 0xa93ba8 │ │ │ │ strteq r3, [r4], -r3, lsl #26 │ │ │ │ cmncs pc, #13959168 @ 0xd50000 │ │ │ │ cmnpmi pc, r2, lsr #32 @ p-variant is OBSOLETE │ │ │ │ stmdaeq r4, {r0, r6, r9, fp, sp, lr, pc} │ │ │ │ mvnseq pc, r3, lsr #32 │ │ │ │ stmdbeq r6, {r0, r6, r9, fp, sp, lr, pc} │ │ │ │ - ldrsbeq lr, [pc, #-133] @ 0xd9b97 │ │ │ │ + ldrsbeq lr, [pc, #-133] @ 0xd9b77 │ │ │ │ svclt 0x00084299 │ │ │ │ @ instruction: 0xd1024290 │ │ │ │ ldmdbhi r7!, {r0, r2, r6, r7, fp, sp, lr, pc}^ │ │ │ │ strmi r2, [r2], -r0, lsl #30 │ │ │ │ addsle r4, r0, fp, lsl #12 │ │ │ │ vabd.s8 q15, q15, q13 │ │ │ │ vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ @@ -206346,71 +206338,71 @@ │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ stmdage r2, {r0, r1, r4, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf8cd4651 │ │ │ │ stmib r0, {r3, sp, pc}^ │ │ │ │ @ instruction: 0xf8c0aa01 │ │ │ │ @ instruction: 0xf1c0a00c │ │ │ │ - @ instruction: 0xf074f8bf │ │ │ │ + @ instruction: 0xf074f8cf │ │ │ │ strmi pc, [r1], -pc, ror #20 │ │ │ │ stmib sp, {r4, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf6466000 │ │ │ │ - vaddl.s8 q8, d16, d20 │ │ │ │ - blls 0x1d9d3c │ │ │ │ + vshr.s64 d16, d4, #64 │ │ │ │ + blls 0x1d9d1c │ │ │ │ @ instruction: 0xf07d9a02 │ │ │ │ ldr pc, [lr, fp, asr #30] │ │ │ │ - @ instruction: 0xff20f1cd │ │ │ │ + @ instruction: 0xff30f1cd │ │ │ │ @ instruction: 0x46319a10 │ │ │ │ - sbcseq pc, ip, r6, asr #12 │ │ │ │ + sbceq pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff40f07d │ │ │ │ svclt 0x0000e793 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - ldrsbteq sp, [r3], -r4 │ │ │ │ + eorseq sp, r3, r4, asr #13 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ - bl 0xfec2dc7c │ │ │ │ + bl 0xfec2dc5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, pc, r0, lsr #31 │ │ │ │ ldcls 12, cr10, [ip, #-96] @ 0xffffffa0 │ │ │ │ andeq lr, ip, r4, lsl #17 │ │ │ │ - blt 0x794444 │ │ │ │ - blmi 0x193dce0 │ │ │ │ + blt 0x794424 │ │ │ │ + blmi 0x193dcc0 │ │ │ │ strtmi r0, [sl], -sp, lsr #18 │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930d │ │ │ │ movwcs r0, #4864 @ 0x1300 │ │ │ │ ldrbmi r9, [r7], -r0, lsl #6 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff8918 │ │ │ │ usateq pc, #10, pc, asr #27 @ │ │ │ │ strle r4, [r9, #-1540] @ 0xfffff9fc │ │ │ │ - blx 0xfe31875c │ │ │ │ - blt 0xf885cc │ │ │ │ + blx 0xfe31873c │ │ │ │ + blt 0xf885ac │ │ │ │ @ instruction: 0xf689fa99 │ │ │ │ @ instruction: 0x46994690 │ │ │ │ ssatmi r4, #20, r7, asr #12 │ │ │ │ strtmi r9, [sl], -r3, lsl #16 │ │ │ │ @ instruction: 0xf8cd4621 │ │ │ │ stmib sp, {r2, r3, r4, sp, pc}^ │ │ │ │ @ instruction: 0xf8cd8904 │ │ │ │ @ instruction: 0xf7ffb018 │ │ │ │ strdcc pc, [r3], -r3 │ │ │ │ ldmdale r6, {r0, r1, r2, fp, sp}^ │ │ │ │ @ instruction: 0xf000e8df │ │ │ │ ldrbmi r5, [r5], #-1355 @ 0xfffffab5 │ │ │ │ - blmi 0x1e3df4 │ │ │ │ + blmi 0x1e3dd4 │ │ │ │ cmncs pc, #212, 16 @ 0xd40000 │ │ │ │ ldmdbhi r1!, {r2, r6, r7, fp, sp, lr, pc}^ │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ ldm r4, {r3, sl, ip, sp}^ │ │ │ │ stmia r4, {r0, r1, r2, r3, r4, r5, r6, r8, r9, sp}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, r9, sl, sp, lr} │ │ │ │ - bmi 0x11ce534 │ │ │ │ + bmi 0x11ce514 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, pc, r2, asr #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ @@ -206421,82 +206413,82 @@ │ │ │ │ andhi pc, r0, r4, asr #17 │ │ │ │ andls pc, r4, r4, asr #17 │ │ │ │ andlt pc, r8, r4, asr #17 │ │ │ │ strb r6, [r0, r7, ror #1]! │ │ │ │ andhi pc, r0, r4, lsr #17 │ │ │ │ tstmi r8, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf8a48063 │ │ │ │ - b 0x14bddac │ │ │ │ + b 0x14bdd8c │ │ │ │ rschi r4, r3, r9, lsl r3 │ │ │ │ andlt pc, r8, r4, lsr #17 │ │ │ │ - blmi 0x7d46e4 │ │ │ │ + blmi 0x7d46c4 │ │ │ │ andlt pc, sl, r4, lsr #17 │ │ │ │ ldceq 1, cr8, [fp], #-668 @ 0xfffffd64 │ │ │ │ strb r8, [ip, r3, ror #3] │ │ │ │ - stcgt 13, cr10, [pc, #-16] @ 0xd9da8 │ │ │ │ + stcgt 13, cr10, [pc, #-16] @ 0xd9d88 │ │ │ │ rsbvs r6, r1, r0, lsr #32 │ │ │ │ rscvs r6, r3, r2, lsr #1 │ │ │ │ @ instruction: 0xf64ee7c5 │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdbls sp, {r0, r1, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7619803 │ │ │ │ - andcs pc, r0, fp, lsr #31 │ │ │ │ - orreq pc, r4, r6, asr #12 │ │ │ │ + @ instruction: 0x2000ffbb │ │ │ │ + cmnpeq r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl fp │ │ │ │ subsmi pc, ip, #64, 4 │ │ │ │ - blx 0xffc16372 │ │ │ │ - cdp2 1, 7, cr15, cr0, cr13, {6} │ │ │ │ + blx 0xffc16352 │ │ │ │ + cdp2 1, 8, cr15, cr0, cr13, {6} │ │ │ │ msrmi CPSR_fx, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xfbe68 │ │ │ │ + blcs 0xfbe48 │ │ │ │ vhadd.s8 , q15, │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r0, #1051]! @ 0x41b │ │ │ │ cmppvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xb1b3781b │ │ │ │ stmdage r8, {r8, sp} │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ - @ instruction: 0xffe2f1bf │ │ │ │ + @ instruction: 0xfff2f1bf │ │ │ │ @ instruction: 0xf992f074 │ │ │ │ ldmdals sp, {r0, r9, sl, lr} │ │ │ │ andpl lr, r0, sp, asr #19 │ │ │ │ - andne pc, r4, r6, asr #12 │ │ │ │ + rscseq pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - bls 0x300a68 │ │ │ │ + bls 0x300a48 │ │ │ │ mcr2 0, 3, pc, cr14, cr13, {3} @ │ │ │ │ - bls 0x853d54 │ │ │ │ + bls 0x853d34 │ │ │ │ @ instruction: 0xf6464629 │ │ │ │ - vmvn.i32 d17, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf07d002e │ │ │ │ ldr pc, [sl, r5, ror #28]! │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq sp, r3, r4, ror #13 │ │ │ │ + ldrsbteq sp, [r3], -r4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ - b 0x14c6098 │ │ │ │ - blmi 0x1f5fec8 │ │ │ │ + b 0x14c6078 │ │ │ │ + blmi 0x1f5fea8 │ │ │ │ @ instruction: 0x46424615 │ │ │ │ ldmdavs fp, {r0, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ movwcs r0, #4864 @ 0x1300 │ │ │ │ - blls 0x4fea90 │ │ │ │ + blls 0x4fea70 │ │ │ │ stc2 7, cr15, [lr, #-1020] @ 0xfffffc04 │ │ │ │ svceq 0x0010f018 │ │ │ │ - blt 0xc49afc │ │ │ │ + blt 0xc49adc │ │ │ │ @ instruction: 0xf0104604 │ │ │ │ tstle r5, r3, lsl #20 │ │ │ │ - bmi 0x1cf1ebc │ │ │ │ + bmi 0x1cf1e9c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ ldmdavs sl, {r2, r3, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, ip, ror r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -206508,31 +206500,31 @@ │ │ │ │ andcc pc, r1, r7, lsl sp @ │ │ │ │ vadd.i8 d2, d0, d3 │ │ │ │ ldm pc, {r1, r2, r4, r5, r7, pc}^ @ │ │ │ │ ldccc 0, cr15, [lr], #-0 │ │ │ │ @ instruction: 0x07620238 │ │ │ │ @ instruction: 0xf004d471 │ │ │ │ @ instruction: 0xf04f0207 │ │ │ │ - bne 0xfe9e66f4 │ │ │ │ + bne 0xfe9e66d4 │ │ │ │ @ instruction: 0xf1a200d2 │ │ │ │ @ instruction: 0xf1c20320 │ │ │ │ @ instruction: 0xf1c20e20 │ │ │ │ - blx 0xa19f88 │ │ │ │ - blx 0x259744 │ │ │ │ - blx 0x958f1c │ │ │ │ - b 0x1415f14 │ │ │ │ - blx 0x11cf50 │ │ │ │ + blx 0xa19f68 │ │ │ │ + blx 0x259724 │ │ │ │ + blx 0x958efc │ │ │ │ + b 0x1415ef4 │ │ │ │ + blx 0x11cf30 │ │ │ │ addsmi pc, r5, r3, lsl #6 │ │ │ │ - blx 0x12ab2c │ │ │ │ + blx 0x12ab0c │ │ │ │ ldm r4, {r1, r9, ip, sp, lr, pc}^ │ │ │ │ bicsmi r0, r2, #-1073741793 @ 0xc000001f │ │ │ │ - b 0x16ae98 │ │ │ │ - b 0x145d730 │ │ │ │ - b 0x19b748 │ │ │ │ - b 0x145d73c │ │ │ │ + b 0x16ae78 │ │ │ │ + b 0x145d710 │ │ │ │ + b 0x19b728 │ │ │ │ + b 0x145d71c │ │ │ │ ldm r4, {r2, r3, r8, r9, sl}^ │ │ │ │ strmi r8, [r9, #2431] @ 0x97f │ │ │ │ strmi fp, [r0, #3848] @ 0xf08 │ │ │ │ stmia r4, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ strbmi r0, [r0], -r0, lsl #30 │ │ │ │ adcle r4, r8, r9, asr #12 │ │ │ │ @@ -206557,60 +206549,60 @@ │ │ │ │ movwmi fp, #8922 @ 0x22da │ │ │ │ svcvs 0x0000e851 │ │ │ │ @ instruction: 0xd102429e │ │ │ │ strcs lr, [r0, -r1, asr #16] │ │ │ │ ldrtmi r2, [r3], -r0, lsl #30 │ │ │ │ mcreq 1, 1, sp, cr13, cr4, {7} │ │ │ │ ldrb r7, [r6, -r5, ror #1]! │ │ │ │ - stc2 1, cr15, [sl, #820] @ 0x334 │ │ │ │ + ldc2 1, cr15, [sl, #820] @ 0x334 │ │ │ │ @ instruction: 0xf6462000 │ │ │ │ - vaddw.s8 q8, q8, d4 │ │ │ │ - blmi 0xb1a480 │ │ │ │ + vbic.i32 q8, #4 @ 0x00000004 │ │ │ │ + blmi 0xb1a460 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf16132ba │ │ │ │ @ instruction: 0xf64efaf9 │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdbls r0, {r0, r1, r3, r4, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7614648 │ │ │ │ - vceq.f32 d31, d30, d19 │ │ │ │ + @ instruction: 0xf24efeb3 │ │ │ │ vsubw.s8 q10, q0, d30 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ rscsle r2, r4, r0, lsl #22 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ vrshl.s8 , , q15 │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0x2100b1b3 │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ @ instruction: 0xf1bf1104 │ │ │ │ - @ instruction: 0xf074fee7 │ │ │ │ + @ instruction: 0xf074fef7 │ │ │ │ @ instruction: 0x4601f897 │ │ │ │ stmib sp, {r4, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf6468000 │ │ │ │ - vmla.i d17, d0, d0[6] │ │ │ │ - blls 0x1da0ec │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ + blls 0x1da0cc │ │ │ │ @ instruction: 0xf07d9a02 │ │ │ │ @ instruction: 0xe7d0fd73 │ │ │ │ @ instruction: 0x46419a10 │ │ │ │ - adcne pc, r0, r6, asr #12 │ │ │ │ + addsne pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl, #-500]! @ 0xfffffe0c │ │ │ │ andcs lr, r0, r7, asr #15 │ │ │ │ - orreq pc, r4, r6, asr #12 │ │ │ │ + cmnpeq r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ sbccc pc, sp, #64, 4 │ │ │ │ - blx 0xfed165e8 │ │ │ │ + blx 0xfed165c8 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - ldrshteq sp, [r3], -r4 │ │ │ │ + eorseq sp, r3, r4, ror #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r4], -pc, lsl #1 │ │ │ │ @ instruction: 0xf0144abd │ │ │ │ ldmib sp, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ @@ -206638,15 +206630,15 @@ │ │ │ │ ldmdaeq r3, {r3, r4, r8, sp, pc} │ │ │ │ @ instruction: 0xf8c49603 │ │ │ │ @ instruction: 0xf8c48000 │ │ │ │ ldrb r9, [r9, r4] │ │ │ │ andhi pc, r0, r4, lsr #17 │ │ │ │ tstmi r8, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf8a48063 │ │ │ │ - b 0x14be110 │ │ │ │ + b 0x14be0f0 │ │ │ │ rschi r4, r3, r9, lsl r3 │ │ │ │ @ instruction: 0xf8c4e7ce │ │ │ │ @ instruction: 0xf8c48000 │ │ │ │ strb r9, [r9, r4] │ │ │ │ andeq pc, r8, #-1073741774 @ 0xc0000032 │ │ │ │ @ instruction: 0xf1000761 │ │ │ │ @ instruction: 0xf1bb808f │ │ │ │ @@ -206656,177 +206648,177 @@ │ │ │ │ strbeq pc, [r0, -r3, asr #3] @ │ │ │ │ streq pc, [r0, #-419]! @ 0xfffffe5d │ │ │ │ eoreq pc, r0, r3, asr #3 │ │ │ │ vmlaeq.f64 d14, d27, d20 │ │ │ │ @ instruction: 0xf505fa01 │ │ │ │ @ instruction: 0xf607fa21 │ │ │ │ @ instruction: 0xf000fa21 │ │ │ │ - blx 0x92ae00 │ │ │ │ - b 0x14d7568 │ │ │ │ + blx 0x92ade0 │ │ │ │ + b 0x14d7548 │ │ │ │ movwmi r0, #26571 @ 0x67cb │ │ │ │ msreq CPSR_, r7, lsr #3 │ │ │ │ stceq 1, cr15, [r0], #-796 @ 0xfffffce4 │ │ │ │ - blx 0x26a450 │ │ │ │ + blx 0x26a430 │ │ │ │ @ instruction: 0xf1a7f101 │ │ │ │ - blx 0xa5a1e4 │ │ │ │ + blx 0xa5a1c4 │ │ │ │ movwmi pc, #56332 @ 0xdc0c @ │ │ │ │ smlawteq r0, r7, r1, pc @ │ │ │ │ @ instruction: 0xf000fa08 │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ stc2 10, cr15, [r7], {9} @ │ │ │ │ @ instruction: 0xf101fa28 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ - b 0x13ea47c │ │ │ │ - blx 0x2dd18c │ │ │ │ + b 0x13ea45c │ │ │ │ + blx 0x2dd16c │ │ │ │ ldm lr, {r0, r1, r2, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r8}^ │ │ │ │ mvnsmi r8, #24, 18 @ 0x60000 │ │ │ │ ldrbmi r4, [r9], sp, ror #7 │ │ │ │ strls r9, [r7], #-772 @ 0xfffffcfc │ │ │ │ - beq 0x1149b8 │ │ │ │ + beq 0x114998 │ │ │ │ movweq lr, #31306 @ 0x7a4a │ │ │ │ - beq 0x1549bc │ │ │ │ - b 0x137edb4 │ │ │ │ + beq 0x15499c │ │ │ │ + b 0x137ed94 │ │ │ │ movwls r0, #13068 @ 0x330c │ │ │ │ strcc lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ - blge 0x20d4530 │ │ │ │ + blge 0x20d4510 │ │ │ │ svclt 0x0008458b │ │ │ │ smlabble r3, r2, r5, r4 │ │ │ │ ldrbtcc lr, [r8], #-2254 @ 0xfffff732 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0x46594650 │ │ │ │ - blls 0x20e968 │ │ │ │ + blls 0x20e948 │ │ │ │ stcls 6, cr4, [r7], {203} @ 0xcb │ │ │ │ ldmdbhi r8, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1c34422 │ │ │ │ @ instruction: 0xf1a30420 │ │ │ │ - blx 0xada264 │ │ │ │ - blx 0x3565f4 │ │ │ │ - blx 0xb571fc │ │ │ │ + blx 0xada244 │ │ │ │ + blx 0x3565d4 │ │ │ │ + blx 0xb571dc │ │ │ │ msrmi CPSR_c, #0 │ │ │ │ - blx 0xb2adf8 │ │ │ │ + blx 0xb2add8 │ │ │ │ ldrmi pc, [r0], -r3, lsl #6 │ │ │ │ - blne 0x1581fc │ │ │ │ - b 0x111ca24 │ │ │ │ - beq 0x7b2610 │ │ │ │ + blne 0x1581dc │ │ │ │ + b 0x111ca04 │ │ │ │ + beq 0x7b25f0 │ │ │ │ ldrbmi r1, [ip, #-2692] @ 0xfffff57c │ │ │ │ @ instruction: 0xe74bdbf6 │ │ │ │ cmnpeq r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xf4284 │ │ │ │ + blcs 0xf4264 │ │ │ │ @ instruction: 0x4631d171 │ │ │ │ @ instruction: 0xf7614638 │ │ │ │ - andcs pc, r0, r5, lsl #27 │ │ │ │ - orreq pc, r4, r6, asr #12 │ │ │ │ + mulcs r0, r5, sp │ │ │ │ + cmnpeq r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, asr fp │ │ │ │ andmi pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf9c6f161 │ │ │ │ movweq pc, #20907 @ 0x51ab @ │ │ │ │ svclt 0x009c2b02 │ │ │ │ ldmdbne r2, {r1, r5, r7, r9, sl, lr} │ │ │ │ addhi pc, r6, r0, lsl #4 │ │ │ │ - blhi 0x158274 │ │ │ │ + blhi 0x158254 │ │ │ │ tstcs r8, pc, asr #20 │ │ │ │ tstcs r9, #323584 @ 0x4f000 │ │ │ │ stmdavs r9, {r0, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x46994592 │ │ │ │ - b 0x14cea30 │ │ │ │ + b 0x14cea10 │ │ │ │ @ instruction: 0xf04f03cb │ │ │ │ @ instruction: 0xf1c331ff │ │ │ │ @ instruction: 0xf00a0540 │ │ │ │ @ instruction: 0xf1a30007 │ │ │ │ @ instruction: 0xf1c30420 │ │ │ │ - blx 0x91aef8 │ │ │ │ - bl 0xfeb96a90 │ │ │ │ - blx 0x11ca80 │ │ │ │ + blx 0x91aed8 │ │ │ │ + bl 0xfeb96a70 │ │ │ │ + blx 0x11ca60 │ │ │ │ sbceq pc, r0, r4, lsl #8 │ │ │ │ vpmax.u8 d15, d3, d17 │ │ │ │ rscmi r4, r9, r2, lsr #6 │ │ │ │ @ instruction: 0xf1a0431a │ │ │ │ @ instruction: 0xf1c00420 │ │ │ │ - blx 0x11b718 │ │ │ │ + blx 0x11b6f8 │ │ │ │ @ instruction: 0xf1a0f300 │ │ │ │ - blx 0x2da720 │ │ │ │ - blx 0x1972b4 │ │ │ │ + blx 0x2da700 │ │ │ │ + blx 0x197294 │ │ │ │ movwmi pc, #45313 @ 0xb101 @ │ │ │ │ smlawteq r0, r0, r1, pc @ │ │ │ │ @ instruction: 0xf600fa09 │ │ │ │ @ instruction: 0xf505fa22 │ │ │ │ - blx 0xaeaf50 │ │ │ │ + blx 0xaeaf30 │ │ │ │ msrmi CPSR_fxc, #1073741824 @ 0x40000000 │ │ │ │ movwmi r4, #57474 @ 0xe082 │ │ │ │ @ instruction: 0xf700fa08 │ │ │ │ - ldrsbeq lr, [pc, #-138] @ 0xda23e │ │ │ │ + ldrsbeq lr, [pc, #-138] @ 0xda21e │ │ │ │ bicsmi r4, fp, #1207959555 @ 0x48000003 │ │ │ │ @ instruction: 0x0c00ea02 │ │ │ │ streq lr, [r7], #-2636 @ 0xfffff5b4 │ │ │ │ @ instruction: 0x0c01ea03 │ │ │ │ streq lr, [r6, #-2636] @ 0xfffff5b4 │ │ │ │ ldmdbhi pc!, {r1, r3, r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ svclt 0x00084589 │ │ │ │ smlabble r3, r0, r5, r4 │ │ │ │ ldrbmi lr, [ip, #-2250]! @ 0xfffff736 │ │ │ │ svceq 0x0000f1bc │ │ │ │ strbmi r4, [r9], -r0, asr #12 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr6, cr15, {1} │ │ │ │ @ instruction: 0xf1cde7e8 │ │ │ │ - vqdmulh.s , q15, │ │ │ │ + vpadd.i8 , q15, │ │ │ │ vsubw.s8 q10, q0, d28 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ addle r2, r6, r0, lsl #22 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x007ff57f │ │ │ │ cmppvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ movwlt r7, #14363 @ 0x381b │ │ │ │ stmdage r8, {r8, sp} │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ - ldc2l 1, cr15, [sl, #-764] @ 0xfffffd04 │ │ │ │ + stc2l 1, cr15, [sl, #-764]! @ 0xfffffd04 │ │ │ │ @ instruction: 0xff0af073 │ │ │ │ strmi r9, [r1], -sl, lsl #22 │ │ │ │ stmib sp, {r3, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf6465600 │ │ │ │ - vmla.i d17, d16, d0[2] │ │ │ │ + vshr.s64 d17, d24, #64 │ │ │ │ @ instruction: 0xf07d002e │ │ │ │ strb pc, [r2, -r7, ror #23]! @ │ │ │ │ @ instruction: 0xf6462000 │ │ │ │ - vaddw.s8 q8, q8, d4 │ │ │ │ - blmi 0x2da818 │ │ │ │ + vbic.i32 q8, #4 @ 0x00000004 │ │ │ │ + blmi 0x2da7f8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1614201 │ │ │ │ ldrtmi pc, [r2], -sp, lsr #18 @ │ │ │ │ @ instruction: 0xf6464629 │ │ │ │ - vaddl.s8 q9, d0, d0 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf07d002e │ │ │ │ @ instruction: 0xe74efbd3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq sp, r3, r4, lsl #14 │ │ │ │ + ldrshteq sp, [r3], -r4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ movwcs r4, #5661 @ 0x161d │ │ │ │ stcls 6, cr4, [r8], {7} │ │ │ │ ldrdhi pc, [r4], -sp @ │ │ │ │ stmdbeq r4!, {r8, r9, ip, pc} │ │ │ │ strtmi r4, [r2], -r3, asr #12 │ │ │ │ - blx 0xfe1183ac │ │ │ │ + blx 0xfe11838c │ │ │ │ svclt 0x004806e3 │ │ │ │ @ instruction: 0x4602ba33 │ │ │ │ - blt 0xc8a0dc │ │ │ │ + blt 0xc8a0bc │ │ │ │ svclt 0x00484641 │ │ │ │ @ instruction: 0x4638461d │ │ │ │ strls r4, [r0], -r3, lsr #12 │ │ │ │ @ instruction: 0xf7ff9501 │ │ │ │ - bmi 0x319d14 │ │ │ │ + bmi 0x319cf4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -206839,44 +206831,44 @@ │ │ │ │ vhadd.s8 d27, d20, d9 │ │ │ │ vmlsl.s8 , d0, d8 │ │ │ │ @ instruction: 0x46910a95 │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ cdpne 3, 1, cr9, cr3, cr2, {0} │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ vcgt.s8 d25, d13, d5 │ │ │ │ - vsubw.s8 , q8, d13 │ │ │ │ + vqdmlal.s , d0, d1[7] │ │ │ │ movwls r0, #17186 @ 0x4322 │ │ │ │ movwls r2, #13056 @ 0x3300 │ │ │ │ ldrtmi r2, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf8cd4650 │ │ │ │ movwls r8, #4096 @ 0x1000 │ │ │ │ @ instruction: 0xff7cf081 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ sbchi pc, r5, r0 │ │ │ │ stmdbls r2, {r0, r1, r7, r9, fp, sp, lr} │ │ │ │ - b 0x9b4854 │ │ │ │ + b 0x9b4834 │ │ │ │ stmibvs r7, {r0, r8, sl} │ │ │ │ streq lr, [r9, #-2629] @ 0xfffff5bb │ │ │ │ strle r0, [fp, #-1880] @ 0xfffff8a8 │ │ │ │ svclt 0x004d0769 │ │ │ │ tsteq r3, r5, lsr #20 │ │ │ │ tstls r3, r1, lsl #2 │ │ │ │ svclt 0x00429803 │ │ │ │ smlalbteq pc, r0, r1, r3 @ │ │ │ │ andls r4, r3, r8, lsl #6 │ │ │ │ svclt 0x00084296 │ │ │ │ svclt 0x000c45b8 │ │ │ │ - bleq 0x1565b8 │ │ │ │ - bleq 0x1165bc │ │ │ │ + bleq 0x156598 │ │ │ │ + bleq 0x11659c │ │ │ │ rschi pc, r9, r0 │ │ │ │ andsle r4, sl, r9, lsr #11 │ │ │ │ ldmdale r7, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf0019905 │ │ │ │ svclt 0x00280101 │ │ │ │ - bllt 0xff122898 │ │ │ │ + bllt 0xff122878 │ │ │ │ @ instruction: 0xf0c045b8 │ │ │ │ stccs 1, cr8, [r0, #-68] @ 0xffffffbc │ │ │ │ strtmi sp, [r0], -sl, asr #2 │ │ │ │ stccc 6, cr4, [r8], {81} @ 0x51 │ │ │ │ ldc2 0, cr15, [r4, #-516]! @ 0xfffffdfc │ │ │ │ strtmi r9, [r0], -r4, lsl #18 │ │ │ │ stc2 0, cr15, [ip, #-496]! @ 0xfffffe10 │ │ │ │ @@ -206894,43 +206886,43 @@ │ │ │ │ tstpvc r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ eorlt pc, r4, r0, asr #17 │ │ │ │ eorsls pc, r0, r0, asr #17 │ │ │ │ strcc lr, [r7, -r0, asr #19] │ │ │ │ @ instruction: 0xf0813008 │ │ │ │ strtmi pc, [r0], -r9, lsl #24 │ │ │ │ - orrne pc, sp, sp, asr #4 │ │ │ │ + msrne (UNDEF: 109), sp │ │ │ │ smlawteq r2, r0, r2, pc @ │ │ │ │ stc2 0, cr15, [r2, #-496] @ 0xfffffe10 │ │ │ │ ldrsbtcs lr, [r8], -r4 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ ldc2l 1, cr15, [r6, #328] @ 0x148 │ │ │ │ movwcs r9, #2566 @ 0xa06 │ │ │ │ bicvs r6, r3, r6, lsl #3 │ │ │ │ @ instruction: 0xf8c03a01 │ │ │ │ ldrbmi fp, [r1], -r4, lsr #32 │ │ │ │ andcc r6, r8, r2, lsl #4 │ │ │ │ eorls pc, r8, r0, asr #17 │ │ │ │ - blx 0xffc96736 │ │ │ │ + blx 0xffc96716 │ │ │ │ ldrmi r9, [r8, #2823]! @ 0xb07 │ │ │ │ smlalbthi pc, r5, r0, r0 @ │ │ │ │ ldr r6, [fp, r5, lsr #5]! │ │ │ │ @ instruction: 0x46204651 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ stc2l 0, cr15, [r6], #516 @ 0x204 │ │ │ │ stccc 0, cr2, [r8], {56} @ 0x38 │ │ │ │ ldc2 1, cr15, [r8, #328]! @ 0x148 │ │ │ │ - blls 0x2abf64 │ │ │ │ - bls 0x26be9c │ │ │ │ + blls 0x2abf44 │ │ │ │ + bls 0x26be7c │ │ │ │ stmib r0, {r0, r1, r8, r9, sp, lr}^ │ │ │ │ vaddne.f64 d18, d2, d6 │ │ │ │ eorlt pc, r4, r0, asr #17 │ │ │ │ @ instruction: 0xf8cc3008 │ │ │ │ movwls r2, #24608 @ 0x6020 │ │ │ │ - blx 0xff496776 │ │ │ │ + blx 0xff496756 │ │ │ │ strtmi r9, [r0], -r4, lsl #18 │ │ │ │ stc2l 0, cr15, [sl], {124} @ 0x7c │ │ │ │ ldrmi r9, [r8, #2822]! @ 0xb06 │ │ │ │ sbcshi pc, r3, r0, asr #1 │ │ │ │ addsle r2, r7, r0, lsl #26 │ │ │ │ @ instruction: 0xf1522038 │ │ │ │ movwcs pc, #3483 @ 0xd9b @ │ │ │ │ @@ -206955,52 +206947,52 @@ │ │ │ │ andlt r9, r9, r3, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldrshtcs r8, [r8], -r0 │ │ │ │ stc2l 1, cr15, [r8, #-328]! @ 0xfffffeb8 │ │ │ │ - blls 0x2ac004 │ │ │ │ + blls 0x2abfe4 │ │ │ │ tstpvc r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwvs r9, #14854 @ 0x3a06 │ │ │ │ - blcs 0x294d04 │ │ │ │ + blcs 0x294ce4 │ │ │ │ @ instruction: 0xf8c01e72 │ │ │ │ andcc fp, r8, r4, lsr #32 │ │ │ │ eorcs pc, r0, ip, asr #17 │ │ │ │ @ instruction: 0xf0819306 │ │ │ │ @ instruction: 0x4620fb7b │ │ │ │ - orrne pc, sp, sp, asr #4 │ │ │ │ + msrne (UNDEF: 109), sp │ │ │ │ smlawteq r2, r0, r2, pc @ │ │ │ │ ldc2l 0, cr15, [r4], #-496 @ 0xfffffe10 │ │ │ │ ldrmi r9, [r8, #2822]! @ 0xb06 │ │ │ │ svcge 0x0000f63f │ │ │ │ smlabthi fp, r0, r0, pc @ │ │ │ │ sbcle r2, pc, r0, lsl #26 │ │ │ │ @ instruction: 0xf1522038 │ │ │ │ movwcs pc, #3395 @ 0xd43 @ │ │ │ │ vrhadd.s8 d22, d20, d6 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ stmib r0, {r0, r2, r4, r7, r8}^ │ │ │ │ subvs r3, r3, #458752 @ 0x70000 │ │ │ │ addvs r3, r5, #8 │ │ │ │ - blx 0x181685a │ │ │ │ + blx 0x181683a │ │ │ │ ldrhlt lr, [sp, #-126] @ 0xffffff82 │ │ │ │ adcvs r9, r5, #196608 @ 0x30000 │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vmax.s8 d20, d4, d16 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ stccc 1, cr0, [r8], {149} @ 0x95 │ │ │ │ mcrr2 0, 8, pc, sl, cr1 @ │ │ │ │ vmax.s8 d20, d13, d16 │ │ │ │ - vaddw.s8 , q8, d13 │ │ │ │ + vmla.f d17, d0, d1[7] │ │ │ │ @ instruction: 0xf07c0122 │ │ │ │ @ instruction: 0xe7a1fc3f │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf1b880ef │ │ │ │ ldrshle r3, [sp, #-255] @ 0xffffff01 │ │ │ │ @ instruction: 0xf1522038 │ │ │ │ movwcs pc, #3343 @ 0xd0f @ │ │ │ │ @@ -207013,28 +207005,28 @@ │ │ │ │ str pc, [r9, r7, lsr #22] │ │ │ │ tstls r4, r0, lsr #12 │ │ │ │ tstpvc r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf0819302 │ │ │ │ eorscs pc, r8, r1, lsr #24 │ │ │ │ ldc2l 1, cr15, [r4], #328 @ 0x148 │ │ │ │ - blls 0x16c0ec │ │ │ │ + blls 0x16c0cc │ │ │ │ tstpvc r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ movwvs r9, #14852 @ 0x3a04 │ │ │ │ movweq pc, #4360 @ 0x1108 @ │ │ │ │ andcc r6, r8, r7, lsl #4 │ │ │ │ bicvs r6, r2, r2, asr #2 │ │ │ │ andscc pc, r8, ip, asr #17 │ │ │ │ - blx 0x316902 │ │ │ │ + blx 0x3168e2 │ │ │ │ cmnle sp, r0, lsl #26 │ │ │ │ andeq pc, r8, r4, lsr #3 │ │ │ │ - orrne pc, sp, sp, asr #4 │ │ │ │ + msrne (UNDEF: 109), sp │ │ │ │ smlawteq r2, r0, r2, pc @ │ │ │ │ - blx 0x96902 │ │ │ │ + blx 0x968e2 │ │ │ │ andlt r9, r9, r3, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stccs 15, cr8, [r0, #-960] @ 0xfffffc40 │ │ │ │ eorscs sp, r8, sl, ror r1 │ │ │ │ @@ -207052,48 +207044,48 @@ │ │ │ │ @ instruction: 0xf1082500 │ │ │ │ strtmi r0, [fp], -r1, lsl #4 │ │ │ │ strls r9, [r1, #-512] @ 0xfffffe00 │ │ │ │ andvc pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r2, #516]! @ 0x204 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ - bvs 0xfe9ce9c0 │ │ │ │ + bvs 0xfe9ce9a0 │ │ │ │ @ instruction: 0xd18f4599 │ │ │ │ tstpvc r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ - blx 0xff29698e │ │ │ │ + blx 0xff29696e │ │ │ │ @ instruction: 0xf1a42038 │ │ │ │ stmibvs r4!, {r3, r8, r9, sl} │ │ │ │ ldc2 1, cr15, [r6], {82} @ 0x52 │ │ │ │ orrvs r4, r6, r3, lsl #12 │ │ │ │ subvs r2, r5, #0, 4 │ │ │ │ tstpvc r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ strcs lr, [r7], #-2496 @ 0xfffff640 │ │ │ │ @ instruction: 0xf8c33008 │ │ │ │ @ instruction: 0xf0819030 │ │ │ │ ldrtmi pc, [r8], -sp, lsr #21 @ │ │ │ │ - orrne pc, sp, sp, asr #4 │ │ │ │ + msrne (UNDEF: 109), sp │ │ │ │ smlawteq r2, r0, r2, pc @ │ │ │ │ - blx 0xfea969b2 │ │ │ │ + blx 0xfea96992 │ │ │ │ strtmi lr, [r0], -r8, lsl #14 │ │ │ │ tstpvc r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf0819302 │ │ │ │ eorscs pc, r8, r1, lsr #23 │ │ │ │ ldc2l 1, cr15, [r4], #-328 @ 0xfffffeb8 │ │ │ │ - blls 0x16bfe4 │ │ │ │ + blls 0x16bfc4 │ │ │ │ tstpvc r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andvs r6, r7, #201326592 @ 0xc000000 │ │ │ │ movweq pc, #4360 @ 0x1108 @ │ │ │ │ andslt pc, ip, r0, asr #17 │ │ │ │ @ instruction: 0xf8c03008 │ │ │ │ orrsvs fp, r3, ip, lsl r0 │ │ │ │ - blx 0xfe316a00 │ │ │ │ + blx 0xfe3169e0 │ │ │ │ @ instruction: 0xf1522038 │ │ │ │ movwcs pc, #3167 @ 0xc5f @ │ │ │ │ vrhadd.s8 d22, d20, d6 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ @ instruction: 0xf8c00195 │ │ │ │ bicvs r8, r3, r0, lsr #32 │ │ │ │ bicvs r3, r3, r8 │ │ │ │ @@ -207103,15 +207095,15 @@ │ │ │ │ mcrr2 1, 5, pc, ip, cr2 @ │ │ │ │ orrvs r2, r6, r0, lsl #6 │ │ │ │ tstpvc r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmib r0, {r0, r1, r6, r7, r8, sp, lr}^ │ │ │ │ andcc r8, r8, r8, lsl #6 │ │ │ │ @ instruction: 0xf0816285 │ │ │ │ - blls 0x1991d8 │ │ │ │ + blls 0x1991b8 │ │ │ │ eorscs lr, r8, r1, ror r7 │ │ │ │ @ instruction: 0xf1529302 │ │ │ │ @ instruction: 0x4602fc39 │ │ │ │ andcc r9, r8, r2, lsl #22 │ │ │ │ vhsub.s8 d22, d20, d3 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ @ instruction: 0x61870195 │ │ │ │ @@ -207127,15 +207119,15 @@ │ │ │ │ ldc2l 0, cr15, [r6, #-516] @ 0xfffffdfc │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ svcge 0x0003f43f │ │ │ │ ldrmi r6, [r9, #2691] @ 0xa83 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr15, cr15, {3} │ │ │ │ tstpvc r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ - blx 0xf16aaa │ │ │ │ + blx 0xf16a8a │ │ │ │ svccc 0x00fff1b8 │ │ │ │ @ instruction: 0xf108d00d │ │ │ │ strtmi r0, [r3], -r1, lsl #4 │ │ │ │ vshl.s8 d25, d1, d4 │ │ │ │ vaddl.s8 , d0, d8 │ │ │ │ andls r0, r0, #149 @ 0x95 │ │ │ │ ldc2 0, cr15, [sl, #-516]! @ 0xfffffdfc │ │ │ │ @@ -207148,30 +207140,30 @@ │ │ │ │ tstpvc r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf8c06242 │ │ │ │ andcc r9, r8, r0, lsr r0 │ │ │ │ @ instruction: 0xf08161da │ │ │ │ @ instruction: 0xf1a5fa0f │ │ │ │ vhadd.s8 d16, d13, d8 │ │ │ │ - vaddw.s8 , q8, d13 │ │ │ │ + vmla.f d17, d0, d1[7] │ │ │ │ @ instruction: 0xf07c0122 │ │ │ │ strbt pc, [r9], -r7, lsl #22 @ │ │ │ │ movwls r2, #8248 @ 0x2038 │ │ │ │ - blx 0xff816e52 │ │ │ │ - blls 0x16c114 │ │ │ │ + blx 0xff816e32 │ │ │ │ + blls 0x16c0f4 │ │ │ │ orrvs r3, r7, r8 │ │ │ │ tstpvc r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf8c06283 │ │ │ │ @ instruction: 0xf108b014 │ │ │ │ @ instruction: 0xf8c00301 │ │ │ │ orrsvs fp, r3, ip, lsl r0 │ │ │ │ @ instruction: 0xf9f0f081 │ │ │ │ vmax.s8 d20, d13, d16 │ │ │ │ - vaddw.s8 , q8, d13 │ │ │ │ + vmla.f d17, d0, d1[7] │ │ │ │ @ instruction: 0xf07c0122 │ │ │ │ ldrbt pc, [r9], -r9, ror #21 @ │ │ │ │ ldrmi r6, [r9, #2739] @ 0xab3 │ │ │ │ vrhadd.s8 , q10, │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ @ instruction: 0xf0810195 │ │ │ │ @ instruction: 0xf1a6fae3 │ │ │ │ @@ -207182,20 +207174,20 @@ │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ @ instruction: 0xf8c00195 │ │ │ │ andcc r8, r8, r8, lsl r0 │ │ │ │ @ instruction: 0xf8c06186 │ │ │ │ cmpvs r4, r8, lsr #32 │ │ │ │ @ instruction: 0xf08161c4 │ │ │ │ ldrtmi pc, [r8], -r9, asr #19 @ │ │ │ │ - orrne pc, sp, sp, asr #4 │ │ │ │ + msrne (UNDEF: 109), sp │ │ │ │ smlawteq r2, r0, r2, pc @ │ │ │ │ - blx 0xff196b78 │ │ │ │ + blx 0xff196b58 │ │ │ │ svclt 0x0000e7b1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31b94 │ │ │ │ + bl 0xfec31b74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf9a2f087 │ │ │ │ @ instruction: 0xf8d4b1a0 │ │ │ │ @ instruction: 0xf5043088 │ │ │ │ @ instruction: 0xf64f5200 │ │ │ │ @@ -207203,30 +207195,30 @@ │ │ │ │ addcc pc, r8, r4, asr #17 │ │ │ │ andne pc, sl, #10616832 @ 0xa20000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strbpl pc, [ip], #1613 @ 0x64d @ │ │ │ │ + ldrtpl pc, [ip], #1613 @ 0x64d @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - msrcs R8_fiq, r6 │ │ │ │ + tstpcs r8, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorscs r4, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf1609400 │ │ │ │ svclt 0x0000fded │ │ │ │ - eorseq sp, r3, r4, lsl r7 │ │ │ │ + eorseq sp, r3, r4, lsl #14 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [sl], {112} @ 0x70 │ │ │ │ stmiapl r3!, {r1, r9, sl, lr}^ │ │ │ │ - blcs 0x146f8c │ │ │ │ + blcs 0x146f6c │ │ │ │ movwcs fp, #3844 @ 0xf04 │ │ │ │ andle r2, r0, r2 │ │ │ │ andsvs r4, r3, r8, lsl #12 │ │ │ │ - blmi 0x218b84 │ │ │ │ + blmi 0x218b64 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ strmi r6, [r8], -r3, lsl #16 │ │ │ │ ldrb r3, [r4, r2, lsl #6]! │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ cmnmi r0, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -207267,39 +207259,39 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ cmnhi r0, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0x4df0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ movwcs fp, #32902 @ 0x8086 │ │ │ │ - subscs pc, r4, #73400320 @ 0x4600000 │ │ │ │ + subcs pc, r4, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvnsvc pc, sl, asr #4 │ │ │ │ + mvnvc pc, sl, asr #4 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strmi r9, [r7], -r3, lsl #6 │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ andls r3, r5, #1044480 @ 0xff000 │ │ │ │ - andne pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rscseq pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r9, r4, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf6462101 │ │ │ │ - vmvn.i32 q9, #3072 @ 0x00000c00 │ │ │ │ + vmlal.s q9, d0, d0[7] │ │ │ │ andls r0, r0, #-536870910 @ 0xe0000002 │ │ │ │ - subcs pc, r0, #73400320 @ 0x4600000 │ │ │ │ + eorscs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blcc 0xd6c4c │ │ │ │ - cdp2 1, 1, cr15, cr8, cr12, {6} │ │ │ │ + blcc 0xd6c2c │ │ │ │ + cdp2 1, 2, cr15, cr8, cr12, {6} │ │ │ │ cdp2 0, 4, cr15, cr4, cr12, {0} │ │ │ │ andvc pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blge 0x11525c │ │ │ │ + blge 0x11523c │ │ │ │ stc2 0, cr15, [r4], {129} @ 0x81 │ │ │ │ @ instruction: 0xf646b390 │ │ │ │ - vmov.i16 q9, #12 @ 0x000c │ │ │ │ + vmul.i d18, d0, d0[3] │ │ │ │ strmi r0, [r4], -lr, lsr #16 │ │ │ │ strbmi r6, [r2], -r1, lsr #21 │ │ │ │ @ instruction: 0xf01169a5 │ │ │ │ stmdbvs r3!, {r0, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0e2d │ │ │ │ @ instruction: 0xf0110e72 │ │ │ │ @@ -207310,25 +207302,25 @@ │ │ │ │ streq lr, [r3], -r5, lsr #23 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0c2d │ │ │ │ tstcs r1, r8, ror ip │ │ │ │ @ instruction: 0x0c03e9cd │ │ │ │ @ instruction: 0x6e01e9cd │ │ │ │ strls r4, [r0, #-1592] @ 0xfffff9c8 │ │ │ │ - stc2l 1, cr15, [r2, #816]! @ 0x330 │ │ │ │ + ldc2l 1, cr15, [r2, #816]! @ 0x330 │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf081ab00 │ │ │ │ @ instruction: 0x4604fbf3 │ │ │ │ bicsle r2, r1, r0, lsl #16 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf00c4df0 │ │ │ │ svclt 0x0000be17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31da8 │ │ │ │ + bl 0xfec31d88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf07c4604 │ │ │ │ stmvs r3, {r0, r1, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ addvs r1, r2, sl, asr ip │ │ │ │ vmul.i8 d27, d2, d27 │ │ │ │ vsubw.s8 q11, q0, d24 │ │ │ │ @@ -207362,144 +207354,144 @@ │ │ │ │ tstlt r8, r5, lsl #12 │ │ │ │ ldrb r2, [r6, r0, lsl #8] │ │ │ │ ldc2 0, cr15, [r2, #48]! @ 0x30 │ │ │ │ stmib sp, {r1, r5, r9, sl, lr}^ │ │ │ │ strtmi r4, [fp], -r0, lsl #10 │ │ │ │ andvc pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - blx 0x1d96e56 │ │ │ │ + blx 0x1d96e36 │ │ │ │ tstlt r8, r4, lsl #12 │ │ │ │ ldc2 0, cr15, [sl, #48]! @ 0x30 │ │ │ │ strb r6, [r4, r4, lsr #21] │ │ │ │ ldc2 0, cr15, [r6, #48]! @ 0x30 │ │ │ │ vabd.s8 q15, q11, q12 │ │ │ │ - vsra.s64 q10, q14, #64 │ │ │ │ + vmla.f d20, d16, d0[7] │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ - blmi 0x15ad2c │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ + blmi 0x15ad0c │ │ │ │ @ instruction: 0xf1972265 │ │ │ │ svclt 0x0000ff45 │ │ │ │ - eorseq sp, r3, r4, lsr #14 │ │ │ │ + eorseq sp, r3, r4, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31e88 │ │ │ │ + bl 0xfec31e68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstle r9, #268435464 @ 0x10000008 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ ldc2 0, cr15, [sl, #48]! @ 0x30 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ andvc pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - blx 0x1196eb6 │ │ │ │ + blx 0x1196e96 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ andlt r0, r3, r0, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - msrcs R8_fiq, r6 │ │ │ │ + tstpcs r8, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbscs pc, r4, r6, asr #12 │ │ │ │ + rsbcs pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf197226a │ │ │ │ svclt 0x0000ff11 │ │ │ │ - eorseq sp, r3, r4, lsr r7 │ │ │ │ + eorseq sp, r3, r4, lsr #14 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addmi fp, r8, #130 @ 0x82 │ │ │ │ @ instruction: 0x461ed855 │ │ │ │ msrvc SPSR_, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ svclt 0x00182b00 │ │ │ │ ldmdale r1!, {r0, r3, r4, r7, r9, lr}^ │ │ │ │ - bcs 0xec574 │ │ │ │ + bcs 0xec554 │ │ │ │ cdpcs 0, 0, cr13, cr0, cr1, {3} │ │ │ │ mrcne 0, 3, sp, cr4, cr2, {2} │ │ │ │ stmdbeq r6, {r2, r4, r9, fp, sp, lr, pc} │ │ │ │ strmi sp, [r0], lr, asr #2 │ │ │ │ - bcc 0xd7148 │ │ │ │ + bcc 0xd7128 │ │ │ │ @ instruction: 0xf1c64444 │ │ │ │ - b 0x1dcd34 │ │ │ │ + b 0x1dcd14 │ │ │ │ @ instruction: 0xf00c0408 │ │ │ │ adcmi pc, r5, #6848 @ 0x1ac0 │ │ │ │ vcgt.s8 d29, d4, d24 │ │ │ │ vabdl.s8 , d0, d8 │ │ │ │ mul sl, r5, r7 │ │ │ │ movwmi lr, #27088 @ 0x69d0 │ │ │ │ @ instruction: 0xf17342ac │ │ │ │ andsle r0, sp, #0, 6 │ │ │ │ - b 0x1ebe28 │ │ │ │ + b 0x1ebe08 │ │ │ │ adcmi r0, r5, #8, 8 @ 0x8000000 │ │ │ │ - blne 0xbcf9c0 │ │ │ │ + blne 0xbcf9a0 │ │ │ │ tstle r5, #348127232 @ 0x14c00000 │ │ │ │ tsteq r4, sl, lsl #22 │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0811900 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi sp, [r0], -r6, ror #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xdad94 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xdad74 @ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64687f0 │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vorr.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ - blmi 0x65ae74 │ │ │ │ + vmvn.i32 q9, #4 @ 0x00000004 │ │ │ │ + blmi 0x65ae54 │ │ │ │ andsvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ mcr2 1, 5, pc, cr0, cr7, {4} @ │ │ │ │ - msrcs R8_fiq, r6 │ │ │ │ + tstpcs r8, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcscs pc, r4, r6, asr #12 │ │ │ │ + adccs pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ @ instruction: 0xf1972277 │ │ │ │ @ instruction: 0xf646fe93 │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vorr.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ - blmi 0x31aea8 │ │ │ │ + vshr.s64 d18, d8, #64 │ │ │ │ + blmi 0x31ae88 │ │ │ │ rsbscs pc, r6, #64, 4 │ │ │ │ mcr2 1, 4, pc, cr6, cr7, {4} @ │ │ │ │ - msrcs R8_fiq, r6 │ │ │ │ + tstpcs r8, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addscs pc, r0, r6, asr #12 │ │ │ │ + addcs pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf1972275 │ │ │ │ svclt 0x0000fe79 │ │ │ │ - eorseq sp, r3, ip, asr #14 │ │ │ │ + eorseq sp, r3, ip, lsr r7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ - cdp2 1, 5, cr15, cr8, cr8, {6} │ │ │ │ + cdp2 1, 6, cr15, cr8, cr8, {6} │ │ │ │ @ instruction: 0xf00c4680 │ │ │ │ @ instruction: 0xf5b8fced │ │ │ │ svclt 0x00c35f80 │ │ │ │ movweq pc, #456 @ 0x1c8 @ │ │ │ │ - ldrbcc pc, [pc, #264]! @ 0xdaf4c @ │ │ │ │ + ldrbcc pc, [pc, #264]! @ 0xdaf2c @ │ │ │ │ vqadd.u32 d20, d15, d12 │ │ │ │ @ instruction: 0xf04f040b │ │ │ │ svclt 0x00d40700 │ │ │ │ - ldrbvc pc, [pc, #1540]! @ 0xdb458 @ │ │ │ │ + ldrbvc pc, [pc, #1540]! @ 0xdb438 @ │ │ │ │ vmla.i8 d17, d4, d29 │ │ │ │ vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0x46220095 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0815700 │ │ │ │ cmpplt r0, r5, ror #20 @ p-variant is OBSOLETE │ │ │ │ movwcs lr, #27088 @ 0x69d0 │ │ │ │ @@ -207510,80 +207502,80 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ movwcs r4, #9769 @ 0x2629 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - blx 0xfeb98e9c │ │ │ │ + blx 0xfeb98e7c │ │ │ │ cmppvc r4, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ andeq pc, r5, #6 │ │ │ │ - bcc 0xe2054 │ │ │ │ + bcc 0xe2034 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ ldmdavs r8, {r0, r3, r8, r9, fp, ip} │ │ │ │ andlt r4, r2, r0, lsr #8 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - stmiblt r8, {r0, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8, {r0, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svcpl 0x0080f5b8 │ │ │ │ and sp, ip, r2, lsl #24 │ │ │ │ tstmi lr, #536576 @ 0x83000 │ │ │ │ strtmi r3, [r2], -r8, lsl #16 │ │ │ │ movwcs r3, #8 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ - blx 0x13970e4 │ │ │ │ + blx 0x13970c4 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf646e7c9 │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vorr.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vmla.i d18, d16, d0[3] │ │ │ │ - blmi 0x15afb0 │ │ │ │ + vshr.s64 d18, d28, #64 │ │ │ │ + blmi 0x15af90 │ │ │ │ adcscs pc, r1, #64, 4 │ │ │ │ mcr2 1, 0, pc, cr2, cr7, {4} @ │ │ │ │ - eorseq sp, r3, r4, ror #14 │ │ │ │ + eorseq sp, r3, r4, asr r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -r5, lsl #1 │ │ │ │ strmi r2, [r9], r0, lsl #10 │ │ │ │ mcrr2 0, 0, pc, r0, cr12 @ │ │ │ │ andvc pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x117138 │ │ │ │ + blx 0x117118 │ │ │ │ suble r2, r1, r0, lsl #16 │ │ │ │ ldrbteq r6, [r1], r6, lsl #21 │ │ │ │ @ instruction: 0xf016d53e │ │ │ │ cmnle r8, r2, lsl #14 │ │ │ │ - stc2l 1, cr15, [ip, #800] @ 0x320 │ │ │ │ + ldc2l 1, cr15, [ip, #800] @ 0x320 │ │ │ │ @ instruction: 0xf5b04683 │ │ │ │ - stclle 15, cr5, [pc, #-512]! @ 0xdad50 │ │ │ │ + stclle 15, cr5, [pc, #-512]! @ 0xdad30 │ │ │ │ vhsub.s8 q10, , │ │ │ │ @ instruction: 0xf6cf0a01 │ │ │ │ strdmi r7, [r3], -pc @ │ │ │ │ stmdavc r8, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - beq 0x1d5e10 │ │ │ │ - ldrbvc pc, [pc, #1539]! @ 0xdb56f @ │ │ │ │ + beq 0x1d5df0 │ │ │ │ + ldrbvc pc, [pc, #1539]! @ 0xdb54f @ │ │ │ │ movwls r4, #9788 @ 0x263c │ │ │ │ and r9, fp, r3 │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0x1f98f70 │ │ │ │ + blx 0x1f98f50 │ │ │ │ strpl pc, [r0, #1285] @ 0x505 │ │ │ │ - bl 0x36bc04 │ │ │ │ + bl 0x36bbe4 │ │ │ │ ldrmi r0, [fp, #773] @ 0x305 │ │ │ │ stmdble r4!, {r2, r6, r7, r9, ip, sp, pc} │ │ │ │ ldrbtvc pc, [pc], r5, lsr #13 @ │ │ │ │ ldrtmi r2, [r2], -r0, lsl #6 │ │ │ │ strls r4, [r0], -r0, asr #12 │ │ │ │ @ instruction: 0xf0819301 │ │ │ │ stmdacs r0, {r0, r1, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - bvs 0xfe1cf344 │ │ │ │ + bvs 0xfe1cf324 │ │ │ │ @ instruction: 0x06da431f │ │ │ │ movwcs sp, #1508 @ 0x5e4 │ │ │ │ strtmi r2, [r9], -r2, lsl #4 │ │ │ │ @ instruction: 0xf0474630 │ │ │ │ @ instruction: 0xf7ff0702 │ │ │ │ bfi pc, sp, #20, #8 @ │ │ │ │ stc2 0, cr15, [r6], {12} │ │ │ │ @@ -207595,58 +207587,58 @@ │ │ │ │ stmdbls r3, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ vaba.s8 q8, q2, │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ svclt 0x00440395 │ │ │ │ streq pc, [r5, -r7, lsr #32] │ │ │ │ streq pc, [r1, -r7, asr #32] │ │ │ │ andeq pc, r7, #7 │ │ │ │ - blls 0x175054 │ │ │ │ + blls 0x175034 │ │ │ │ ldrmi r4, [r8], -r3, lsl #8 │ │ │ │ - @ instruction: 0xf8ecf1c9 │ │ │ │ - blx 0xffa97032 │ │ │ │ + @ instruction: 0xf8fcf1c9 │ │ │ │ + blx 0xffa97012 │ │ │ │ andlt r1, r5, r0, ror #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf00c8ff0 │ │ │ │ ldrdcs pc, [r1], -r9 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r4, r2, #34603008 @ 0x2100000 │ │ │ │ - b 0x126c8e4 │ │ │ │ + b 0x126c8c4 │ │ │ │ vabd.u32 d16, d15, d2 │ │ │ │ tstls r2, fp, lsl #2 │ │ │ │ @ instruction: 0xf601460c │ │ │ │ @ instruction: 0x462071ff │ │ │ │ @ instruction: 0xf9d4f7ff │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0x499048 │ │ │ │ + blx 0x499028 │ │ │ │ orrpl pc, r0, pc, asr #8 │ │ │ │ ldr r4, [sp, r4, lsl #12]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec32264 │ │ │ │ + bl 0xfec32244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldrmi r4, [r8], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7ff4611 │ │ │ │ stmdacs r1, {r0, r1, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r2, {r0, r1, ip, lr, pc} │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, #56, 26 @ 0xe00 │ │ │ │ @ instruction: 0xf19b4629 │ │ │ │ @ instruction: 0x4620fb39 │ │ │ │ - cdp2 7, 2, cr15, cr8, cr0, {3} │ │ │ │ + cdp2 7, 3, cr15, cr8, cr0, {3} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r1, r3, r5, asr #28 │ │ │ │ adcmi r4, r8, #218103808 @ 0xd000000 │ │ │ │ strcs fp, [r0], #-3976 @ 0xfffff078 │ │ │ │ @@ -207661,40 +207653,40 @@ │ │ │ │ ldmdblt fp!, {r1, r7, sp, lr} │ │ │ │ msrvs CPSR_f, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ andvs r6, r3, fp, lsl r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ stmdbvc r8, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe39712e │ │ │ │ + blx 0xfe39710e │ │ │ │ strmi r2, [r0], r0, lsl #14 │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ stmib sp, {r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0815700 │ │ │ │ @ instruction: 0xf1a0f913 │ │ │ │ stmdacs r0, {r3, sl, fp} │ │ │ │ ldmib ip, {r1, r2, r3, r4, r5, ip, lr, pc}^ │ │ │ │ addsmi r2, r4, #402653184 @ 0x18000000 │ │ │ │ movweq lr, #15223 @ 0x3b77 │ │ │ │ @ instruction: 0xf8dcd350 │ │ │ │ - b 0xa631e8 │ │ │ │ + b 0xa631c8 │ │ │ │ @ instruction: 0xf0330302 │ │ │ │ cmple r9, r2, lsl #2 │ │ │ │ ldrbeq fp, [r3], r3, asr #6 │ │ │ │ strtmi sp, [r0], -r6, asr #10 │ │ │ │ mcr2 7, 7, pc, cr4, cr15, {7} @ │ │ │ │ suble r2, r1, r0, lsl #16 │ │ │ │ @ instruction: 0xf5b31b2b │ │ │ │ eorsle r5, sl, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf1b82401 │ │ │ │ ldrshtle r3, [ip], -pc │ │ │ │ mrc2 0, 4, pc, cr4, cr11, {3} │ │ │ │ - blcs 0xf5364 │ │ │ │ - blcc 0x14f244 │ │ │ │ - blcs 0xf336c │ │ │ │ + blcs 0xf5344 │ │ │ │ + blcc 0x14f224 │ │ │ │ + blcs 0xf334c │ │ │ │ vaddw.u , , d29 │ │ │ │ andvs r8, r3, fp, asr pc │ │ │ │ svchi 0x005bf3bf │ │ │ │ sbcslt r7, r2, #32768 @ 0x8000 │ │ │ │ adcle r2, r4, r0, lsl #20 │ │ │ │ vrhadd.s8 d23, d14, d3 │ │ │ │ vmla.i d23, d0, d0[7] │ │ │ │ @@ -207715,27 +207707,27 @@ │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf504e7ab │ │ │ │ ldr r5, [sp, r0, lsl #9] │ │ │ │ strb r2, [r0, r0, lsl #8] │ │ │ │ @ instruction: 0xf00c4644 │ │ │ │ @ instruction: 0xe7bffaff │ │ │ │ - mvnsmi pc, r6, asr #4 │ │ │ │ + mvnmi pc, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andspl pc, r4, r6, asr #4 │ │ │ │ + andpl pc, r4, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbcs r4, r5, #1024 @ 0x400 │ │ │ │ stc2 1, cr15, [lr], {151} @ 0x97 │ │ │ │ - eorseq sp, r3, r4, lsr #14 │ │ │ │ + eorseq sp, r3, r4, lsl r7 │ │ │ │ ldrb fp, [r7, -r1, lsl #2] │ │ │ │ tstcs r0, r1 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32404 │ │ │ │ + bl 0xfec323e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [ip], -r8, asr #31 │ │ │ │ addlt r4, r9, r5, lsr fp │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf00c0300 │ │ │ │ @@ -207743,62 +207735,62 @@ │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ andscs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ ldmdavs r8, {r0, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff1a20 │ │ │ │ ldmiblt r0!, {r0, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ muleq pc, r4, r8 @ │ │ │ │ andeq lr, pc, r5, lsl #17 │ │ │ │ - blx 0xff217274 │ │ │ │ + blx 0xff217254 │ │ │ │ ldmdavs sl, {r0, r1, r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4628d115 │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf00cbdf0 │ │ │ │ @ instruction: 0xf64efab1 │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrtmi fp, [r9], -fp, lsr #18 │ │ │ │ @ instruction: 0xf7604630 │ │ │ │ - @ instruction: 0xf1ccfd57 │ │ │ │ - @ instruction: 0xf24efc27 │ │ │ │ + @ instruction: 0xf1ccfd67 │ │ │ │ + vfma.f32 d31, d14, d23 │ │ │ │ vbic.i32 d20, #512 @ 0x00000200 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ rscsle r2, r2, r0, lsl #22 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ vrshl.s8 , , q15 │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ smlatbcs r0, r3, r1, fp │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ @ instruction: 0xf1be1104 │ │ │ │ - @ instruction: 0xf072fd99 │ │ │ │ - blls 0x21afe4 │ │ │ │ - bls 0x16cac8 │ │ │ │ + @ instruction: 0xf072fda9 │ │ │ │ + blls 0x21afc4 │ │ │ │ + bls 0x16caa8 │ │ │ │ @ instruction: 0xf6469700 │ │ │ │ - vshr.s64 q9, q8, #64 │ │ │ │ + vmla.i d18, d16, d0[4] │ │ │ │ @ instruction: 0xf07c002e │ │ │ │ ldrb pc, [r0, r7, lsr #24] @ │ │ │ │ @ instruction: 0xf6464639 │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmov.i32 d19, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf07c002e │ │ │ │ bfc pc, (invalid: 24:8) @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldmdbeq sp, {r0, r1, r2, r3, r7, ip, sp, pc} │ │ │ │ - beq 0x11743c │ │ │ │ + beq 0x11741c │ │ │ │ strmi r4, [fp], pc, asr #22 │ │ │ │ @ instruction: 0xf8cd4604 │ │ │ │ ldrmi sl, [r1], -r0 │ │ │ │ @ instruction: 0x462a4658 │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf7fe9b18 │ │ │ │ @@ -207808,43 +207800,43 @@ │ │ │ │ stmib sp, {r3, r9, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7feaa0a │ │ │ │ andcc pc, r3, fp, ror #21 │ │ │ │ stmdacs r7, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldm pc, {r0, r2, r4, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldrtvc pc, [r2], #-0 @ │ │ │ │ strbvs r4, [sp, #-628] @ 0xfffffd8c │ │ │ │ - bls 0x6dc500 │ │ │ │ + bls 0x6dc4e0 │ │ │ │ ldrbmi sl, [r9], -r4, lsl #16 │ │ │ │ @ instruction: 0xff56f7ff │ │ │ │ @ instruction: 0x6704e9dd │ │ │ │ andeq lr, r6, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xee1d493a │ │ │ │ @ instruction: 0xf04f3f70 │ │ │ │ @ instruction: 0xf8410c00 │ │ │ │ strbteq ip, [fp], r3 │ │ │ │ - blt 0x550780 │ │ │ │ - blt 0xd89b7c │ │ │ │ + blt 0x550760 │ │ │ │ + blt 0xd89b5c │ │ │ │ @ instruction: 0x460eba38 │ │ │ │ - blmi 0xd6cbf4 │ │ │ │ + blmi 0xd6cbd4 │ │ │ │ strvs lr, [r0, -r4, asr #19] │ │ │ │ andeq lr, r2, #196, 18 @ 0x310000 │ │ │ │ - blls 0x4353ec │ │ │ │ + blls 0x4353cc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r7, r0, lsl #6 │ │ │ │ andlt r4, pc, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ssub8mi r8, r8, r0 │ │ │ │ @ instruction: 0xf7fe9303 │ │ │ │ - blls 0x1da0c0 │ │ │ │ + blls 0x1da0a0 │ │ │ │ strmi r4, [pc], -r6, lsl #12 │ │ │ │ andeq pc, r8, r3, lsl #2 │ │ │ │ - blx 0x10993b2 │ │ │ │ + blx 0x1099392 │ │ │ │ strmi r4, [r9], r0, lsl #13 │ │ │ │ strbmi r4, [sl], -r0, asr #12 │ │ │ │ cdpge 7, 0, cr14, cr8, cr10, {6} │ │ │ │ ldmdavs r8, {r1, r3, r4, r7, fp, sp, lr} │ │ │ │ ldmvs fp, {r0, r3, r4, r6, fp, sp, lr}^ │ │ │ │ ldrmi ip, [r0], -pc, lsl #12 │ │ │ │ ldmib sp, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ @@ -207854,36 +207846,36 @@ │ │ │ │ addslt r8, r2, #10092544 @ 0x9a0000 │ │ │ │ @ instruction: 0xc006f8b3 │ │ │ │ strmi lr, [r0], -r1, asr #20 │ │ │ │ strmi lr, [ip, -r2, asr #20] │ │ │ │ addlt r8, r9, #409600 @ 0x64000 │ │ │ │ addlt r8, r0, #88, 18 @ 0x160000 │ │ │ │ addslt r8, r2, #2523136 @ 0x268000 │ │ │ │ - b 0x113db6c │ │ │ │ - b 0x116d404 │ │ │ │ + b 0x113db4c │ │ │ │ + b 0x116d3e4 │ │ │ │ ldrb r4, [r9, r3, lsl #18] │ │ │ │ ldmdavs sl, {r0, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ ldmvs fp, {r1, r3, r4, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x46994690 │ │ │ │ ldm r3, {r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ movwcc r6, #34687 @ 0x877f │ │ │ │ ldmdbhi pc!, {r0, r1, r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ andcs lr, r0, sl, asr #15 │ │ │ │ - orreq pc, r4, r6, asr #12 │ │ │ │ + cmnpeq r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ subcs pc, sl, #64, 4 │ │ │ │ @ instruction: 0xf8c4f160 │ │ │ │ - blx 0x1317b72 │ │ │ │ + blx 0x1717b52 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq sp, r3, r4, ror r7 │ │ │ │ + eorseq sp, r3, r4, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32654 │ │ │ │ + bl 0xfec32634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ stmdami r3!, {r0, r9, sl, lr} │ │ │ │ streq pc, [r7], #-3 │ │ │ │ movweq pc, #28707 @ 0x7023 @ │ │ │ │ andls r6, r5, r0, lsl #16 │ │ │ │ @@ -207891,38 +207883,38 @@ │ │ │ │ @ instruction: 0xf7ff4668 │ │ │ │ rsceq pc, r4, r1, asr #29 │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ ldmib sp, {r2, r5, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1c45302 │ │ │ │ @ instruction: 0xf1c40240 │ │ │ │ rscmi r0, r0, r0, lsr #24 │ │ │ │ - blx 0x22b6e0 │ │ │ │ - b 0x11da4c8 │ │ │ │ + blx 0x22b6c0 │ │ │ │ + b 0x11da4a8 │ │ │ │ @ instruction: 0xf1c4030c │ │ │ │ - blx 0x21e520 │ │ │ │ - blx 0x157cac │ │ │ │ - b 0x111a4d8 │ │ │ │ + blx 0x21e500 │ │ │ │ + blx 0x157c8c │ │ │ │ + b 0x111a4b8 │ │ │ │ @ instruction: 0xf1a4000c │ │ │ │ - blx 0xa1e530 │ │ │ │ - b 0x11da4e4 │ │ │ │ + blx 0xa1e510 │ │ │ │ + b 0x11da4c4 │ │ │ │ @ instruction: 0xf1a4030c │ │ │ │ - blx 0x91e53c │ │ │ │ - blx 0x9584d0 │ │ │ │ - b 0x11da4f4 │ │ │ │ - b 0x10db8d8 │ │ │ │ + blx 0x91e51c │ │ │ │ + blx 0x9584b0 │ │ │ │ + b 0x11da4d4 │ │ │ │ + b 0x10db8b8 │ │ │ │ tstmi r0, #12 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1ccbd30 │ │ │ │ - svclt 0x0000faf1 │ │ │ │ + svclt 0x0000fb01 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldmdbeq r5, {r0, r1, r7, ip, sp, pc} │ │ │ │ strmi r2, [r0], r0, lsl #4 │ │ │ │ @@ -207930,15 +207922,15 @@ │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ strmi pc, [r4], -sp, asr #19 │ │ │ │ tstle r7, r2, asr #14 │ │ │ │ @ instruction: 0x677fe8d0 │ │ │ │ vnmls.f32 s8, s26, s17 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ usateq r5, #11, r1, asr #1 │ │ │ │ - blt 0xdcb234 │ │ │ │ + blt 0xdcb214 │ │ │ │ @ instruction: 0x4616ba3a │ │ │ │ @ instruction: 0x4630461f │ │ │ │ andlt r4, r3, r9, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -207951,88 +207943,88 @@ │ │ │ │ ldmdaeq r4, {r0, r1, r2, r4, r8, sl, fp, ip} │ │ │ │ stmdavs r2!, {r0, r1} │ │ │ │ ldrmi r6, [r6], -r3, ror #16 │ │ │ │ bfc r4, #12, #10 │ │ │ │ addslt r8, r2, #2228224 @ 0x220000 │ │ │ │ addlt r8, r9, #6356992 @ 0x610000 │ │ │ │ addslt r8, fp, #10682368 @ 0xa30000 │ │ │ │ - b 0x117d904 │ │ │ │ - b 0x11acd8c │ │ │ │ + b 0x117d8e4 │ │ │ │ + b 0x11acd6c │ │ │ │ strb r4, [r9, r0, lsl #14] │ │ │ │ stmdavs r7!, {r1, r2, r5, fp, sp, lr}^ │ │ │ │ strtmi lr, [r0], -r6, asr #15 │ │ │ │ - blx 0x1499590 │ │ │ │ + blx 0x1499570 │ │ │ │ strmi r4, [pc], -r6, lsl #12 │ │ │ │ andcs lr, r0, r0, asr #15 │ │ │ │ - orreq pc, r4, r6, asr #12 │ │ │ │ + cmnpeq r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r7, lsl #22 │ │ │ │ andcs pc, pc, #64, 4 │ │ │ │ @ instruction: 0xf808f160 │ │ │ │ strbmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ strmi pc, [r6], -r7, asr #30 │ │ │ │ str r4, [sp, pc, lsl #12]! │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq sp, r3, r4, lsl #15 │ │ │ │ + eorseq sp, r3, r4, ror r7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdbeq r5, {r1, r7, ip, sp, pc} │ │ │ │ strmi r2, [r7], -r0, lsl #4 │ │ │ │ andls r4, r0, #31457280 @ 0x1e00000 │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ strmi pc, [r4], -r1, ror #18 │ │ │ │ stmdaeq r3, {r4, ip, sp, lr, pc} │ │ │ │ stmdavs r0, {r1, r4, r8, ip, lr, pc} │ │ │ │ vnmls.f32 s8, s26, s19 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ usateq r5, #11, r1, asr #1 │ │ │ │ - blt 0x10b328 │ │ │ │ + blt 0x10b308 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ stmdacs r1, {r0, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ andcc sp, r1, r0, lsl ip │ │ │ │ - b 0x14d22e0 │ │ │ │ + b 0x14d22c0 │ │ │ │ @ instruction: 0xf02408c8 │ │ │ │ stmdavs r3!, {r0, r1, sl} │ │ │ │ @ instruction: 0xf1c86860 │ │ │ │ - blx 0x99be40 │ │ │ │ + blx 0x99be20 │ │ │ │ @ instruction: 0xf002f308 │ │ │ │ addsmi r0, r0, pc, lsl r2 │ │ │ │ bfi r4, r8, #6, #16 │ │ │ │ tstle fp, r2, lsl #16 │ │ │ │ strle r0, [r5, #-1890] @ 0xfffff89e │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ @ instruction: 0xe7cbfef7 │ │ │ │ movweq pc, #28708 @ 0x7024 @ │ │ │ │ @ instruction: 0x677fe8d3 │ │ │ │ andeq pc, r7, r4 │ │ │ │ @ instruction: 0xf1c000c0 │ │ │ │ @ instruction: 0xf1a00220 │ │ │ │ - blx 0xa5c2f8 │ │ │ │ - blx 0x2d767c │ │ │ │ - blx 0xad7e88 │ │ │ │ + blx 0xa5c2d8 │ │ │ │ + blx 0x2d765c │ │ │ │ + blx 0xad7e68 │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ @ instruction: 0xe7b74318 │ │ │ │ @ instruction: 0xf6462000 │ │ │ │ - vaddw.s8 q8, q8, d4 │ │ │ │ - blmi 0x1dbb4c │ │ │ │ + vbic.i32 q8, #4 @ 0x00000004 │ │ │ │ + blmi 0x1dbb2c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf15f12db │ │ │ │ svclt 0x0000ff93 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - mlaseq r3, r0, r7, sp │ │ │ │ + eorseq sp, r3, r0, lsl #15 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdbeq r5, {r1, r7, ip, sp, pc} │ │ │ │ strmi r2, [r7], -r0, lsl #4 │ │ │ │ andls r4, r0, #152, 12 @ 0x9800000 │ │ │ │ @@ -208040,181 +208032,181 @@ │ │ │ │ bicmi pc, r2, #15925248 @ 0xf30000 │ │ │ │ @ instruction: 0xf0124604 │ │ │ │ andsle r0, r4, r1, lsl #12 │ │ │ │ addlt r8, r0, #0, 16 │ │ │ │ vnmls.f32 s8, s26, s17 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ usateq r5, #11, r1, asr #1 │ │ │ │ - blt 0x110b3f8 │ │ │ │ + blt 0x110b3d8 │ │ │ │ andlt fp, r2, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x460181f0 │ │ │ │ ldrtmi r4, [r8], -sl, lsr #12 │ │ │ │ @ instruction: 0xf900f7fe │ │ │ │ stmdacs r1, {r3, r6, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf004d11c │ │ │ │ - blcs 0x11c320 │ │ │ │ + blcs 0x11c300 │ │ │ │ @ instruction: 0xf004d02c │ │ │ │ - blcs 0x29c358 │ │ │ │ + blcs 0x29c338 │ │ │ │ @ instruction: 0xf024d021 │ │ │ │ ldm r3, {r0, r1, r2, r8, r9}^ │ │ │ │ @ instruction: 0xf004677f │ │ │ │ sbceq r0, r0, r7 │ │ │ │ eoreq pc, r0, #192, 2 @ 0x30 │ │ │ │ msreq CPSR_, #160, 2 @ 0x28 │ │ │ │ @ instruction: 0xf000fa26 │ │ │ │ vpmax.s8 d15, d2, d7 │ │ │ │ vpmax.u8 d15, d3, d23 │ │ │ │ tstmi r8, #16, 6 @ 0x40000000 │ │ │ │ strb fp, [r7, r0, lsl #5] │ │ │ │ - orreq pc, r4, r6, asr #12 │ │ │ │ + cmnpeq r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0b │ │ │ │ @ instruction: 0x463072d7 │ │ │ │ @ instruction: 0xf15f9600 │ │ │ │ stmdahi r0!, {r0, r1, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4622e7ba │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ mrc2 7, 3, pc, cr0, cr15, {7} │ │ │ │ ldr fp, [r3, r0, lsl #5]! │ │ │ │ stceq 8, cr15, [r1], {84} @ 0x54 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ svclt 0x0000e7ae │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - mlaseq r3, ip, r7, sp │ │ │ │ + eorseq sp, r3, ip, lsl #15 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - b 0x1cacfc8 │ │ │ │ + b 0x1cacfa8 │ │ │ │ addlt r5, r2, r1, lsl #2 │ │ │ │ tstpl r1, pc, ror #20 │ │ │ │ @ instruction: 0xf89d4249 │ │ │ │ addsmi r7, r1, #36 @ 0x24 │ │ │ │ ldrmi sp, [lr], -lr, asr #6 │ │ │ │ stmdale r0, {r1, r8, r9, fp, sp}^ │ │ │ │ msrvc SPSR_, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ svclt 0x00182b00 │ │ │ │ svclt 0x0088429c │ │ │ │ ldmdale r2, {r0, r8, sp} │ │ │ │ - bicvs pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + movsvs pc, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r6, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8d34620 │ │ │ │ @ instruction: 0xf7ff8114 │ │ │ │ - b 0x719f64 │ │ │ │ + b 0x719f44 │ │ │ │ tstle r3, r0, lsl #30 │ │ │ │ biceq pc, r0, r0, asr #7 │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ svccs 0x0000b2c9 │ │ │ │ - blls 0x38f8d8 │ │ │ │ + blls 0x38f8b8 │ │ │ │ vst3.8 {d18-d20}, [pc], r0 │ │ │ │ andsvs r6, ip, r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ cmppvc r4, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs fp, {sp} │ │ │ │ - blls 0x36c88c │ │ │ │ + blls 0x36c86c │ │ │ │ andlt r6, r2, ip, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ - msrcs R8_fiq, r6 │ │ │ │ + tstpcs r8, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl #22 │ │ │ │ eorcc pc, r7, #64, 4 │ │ │ │ mrc2 1, 5, pc, cr14, cr15, {2} │ │ │ │ - subcc pc, ip, #73400320 @ 0x4600000 │ │ │ │ + eorscc pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msrcs R8_fiq, r6 │ │ │ │ + tstpcs r8, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d8 │ │ │ │ @ instruction: 0xf15f3245 │ │ │ │ @ instruction: 0xf5a5feaf │ │ │ │ strmi r5, [fp], -r8 │ │ │ │ stcls 6, cr4, [fp], {33} @ 0x21 │ │ │ │ ldmdacc r0, {r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf00e9400 │ │ │ │ svclt 0x0000fef9 │ │ │ │ - ldrhteq sp, [r3], -ip │ │ │ │ - eorseq sp, r3, r8, lsr #15 │ │ │ │ + eorseq sp, r3, ip, lsr #15 │ │ │ │ + mlaseq r3, r8, r7, sp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - b 0x1cad0c8 │ │ │ │ + b 0x1cad0a8 │ │ │ │ addlt r5, r2, r1, lsl #2 │ │ │ │ tstpl r1, pc, ror #20 │ │ │ │ addsmi r4, r1, #-1879048188 @ 0x90000004 │ │ │ │ @ instruction: 0x461dd33e │ │ │ │ stmdale sl, {r1, r8, r9, fp, sp}^ │ │ │ │ msrvc SPSR_, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs fp, {r0, r1, r2, r9, sl, lr} │ │ │ │ svclt 0x00182b00 │ │ │ │ svclt 0x0088429c │ │ │ │ ldmdale r4, {r0, r8, r9, sp} │ │ │ │ - bicvs pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + movsvs pc, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r5, #3072 @ 0xc00 │ │ │ │ ldrmi r4, [r6], -r0, lsr #12 │ │ │ │ @ instruction: 0x8114f8d3 │ │ │ │ @ instruction: 0xf962f7ff │ │ │ │ svceq 0x0000ea18 │ │ │ │ vaddw.u8 , q0, d14 │ │ │ │ @ instruction: 0xf08c0cc0 │ │ │ │ - blx 0x189e8f0 │ │ │ │ + blx 0x189e8d0 │ │ │ │ @ instruction: 0xf5a7f38c │ │ │ │ strtmi r5, [r1], -r8 │ │ │ │ strtmi r9, [sl], -r9, lsl #24 │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ cdp2 0, 11, cr15, cr6, cr14, {0} │ │ │ │ @ instruction: 0xb12e4630 │ │ │ │ cmppvc r4, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r6, [r0], #-2072 @ 0xfffff7e8 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - strbcc pc, [ip], #-1606 @ 0xfffff9ba @ │ │ │ │ + ldrtcc pc, [ip], #-1606 @ 0xfffff9ba @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - msrcs R8_fiq, r6 │ │ │ │ + tstpcs r8, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b08 │ │ │ │ andcs r7, r0, r4, asr r2 │ │ │ │ @ instruction: 0xf15f9400 │ │ │ │ andcs pc, r0, r1, asr #28 │ │ │ │ - msrcs R8_fiq, r6 │ │ │ │ + tstpcs r8, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ eorcc pc, r7, #64, 4 │ │ │ │ mrc2 1, 1, pc, cr6, cr15, {2} │ │ │ │ - eorseq sp, r3, r0, ror #15 │ │ │ │ - ldrhteq sp, [r3], -ip │ │ │ │ + ldrsbteq sp, [r3], -r0 │ │ │ │ + eorseq sp, r3, ip, lsr #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32b68 │ │ │ │ + bl 0xfec32b48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q12 │ │ │ │ vqdmlal.s , d0, d0[4] │ │ │ │ umulllt r0, r2, r5, r3 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - blcs 0xf59ec │ │ │ │ + blcs 0xf59cc │ │ │ │ addsmi fp, r9, #24, 30 @ 0x60 │ │ │ │ strmi sp, [r8], -r5, lsr #16 │ │ │ │ @ instruction: 0xf7ff4616 │ │ │ │ strbeq pc, [r3, -r9, lsl #18] @ │ │ │ │ vraddhn.i16 d29, q0, │ │ │ │ @ instruction: 0xf08303c0 │ │ │ │ sbcslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ @@ -208235,62 +208227,62 @@ │ │ │ │ svclt 0x0000e7e2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r2, lr, lsl #12 │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ - b 0x1c9d9f4 │ │ │ │ + b 0x1c9d9d4 │ │ │ │ @ instruction: 0xf00b3616 │ │ │ │ vpmin.f32 d31, d15, d11 │ │ │ │ stmdami pc!, {r0, r1, r3, r8, sl} @ │ │ │ │ strcc lr, [r6], -pc, ror #20 │ │ │ │ strbmi r4, [r3], -sl, lsr #12 │ │ │ │ stmdavs r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldc2 0, cr15, [r2], {128} @ 0x80 │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ strbmi r4, [r3], -sl, lsr #12 │ │ │ │ stmdavs r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ vmax.s8 d20, d13, d4 │ │ │ │ - vqdmlal.s , d16, d13 │ │ │ │ + vmul.f d17, d0, d1[7] │ │ │ │ @ instruction: 0xf0800922 │ │ │ │ strmi pc, [r7], -r5, lsr #25 │ │ │ │ andcs r6, r0, r3, lsr #18 │ │ │ │ @ instruction: 0x1e05e9d4 │ │ │ │ stmibvs r2!, {r0, r1, r3, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf171469c │ │ │ │ tstle pc, #0, 20 │ │ │ │ - bl 0x1eed01c │ │ │ │ + bl 0x1eecffc │ │ │ │ eorle r0, pc, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0x463345b6 │ │ │ │ andeq pc, r0, #-2147483620 @ 0x8000001c │ │ │ │ strteq pc, [r8], #-260 @ 0xfffffefc │ │ │ │ uhasxmi fp, r3, r8 │ │ │ │ mrrcne 1, 0, r2, sl, cr0 │ │ │ │ - bl 0xfe96cae0 │ │ │ │ - bleq 0x55c294 │ │ │ │ + bl 0xfe96cac0 │ │ │ │ + bleq 0x55c274 │ │ │ │ @ instruction: 0xf1ba01d2 │ │ │ │ @ instruction: 0x462aedfe │ │ │ │ ldrtmi r2, [r8], -r0, lsl #6 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r8, ip, sp, pc}^ │ │ │ │ ldrtmi r6, [ip], -r0, lsl #16 │ │ │ │ ldc2l 0, cr15, [ip], #-512 @ 0xfffffe00 │ │ │ │ ldrb r4, [r5, r7, lsl #12] │ │ │ │ strtmi r1, [ip], fp, ror #21 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ - b 0x119e6f8 │ │ │ │ + b 0x119e6d8 │ │ │ │ bicseq r5, r8, r1, lsl #6 │ │ │ │ ldrdlt lr, [r2], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ stmdbmi r4, {r5, r9, sl, lr} │ │ │ │ - blx 0xd97cb0 │ │ │ │ + blx 0xd97c90 │ │ │ │ @ instruction: 0xf1a44649 │ │ │ │ @ instruction: 0xf07b0008 │ │ │ │ ldrb pc, [r6, r9, lsr #20] @ │ │ │ │ addseq r4, r5, r0, lsl r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -208306,15 +208298,15 @@ │ │ │ │ vcgt.s8 d9, d0, d5 │ │ │ │ @ instruction: 0xf00280c8 │ │ │ │ ldrmi r0, [r7], -r0, asr #7 │ │ │ │ @ instruction: 0xf0002b80 │ │ │ │ @ instruction: 0x460580b5 │ │ │ │ ldrcc lr, [r4], #-2671 @ 0xfffff591 │ │ │ │ cdp2 0, 8, cr15, cr2, cr11, {0} │ │ │ │ - bleq 0x317b6c │ │ │ │ + bleq 0x317b4c │ │ │ │ streq pc, [fp, #-879] @ 0xfffffc91 │ │ │ │ strcc lr, [r4], #-2671 @ 0xfffff591 │ │ │ │ @ instruction: 0xf027d01e │ │ │ │ ldreq r0, [fp, r0, asr #22]! │ │ │ │ strbeq pc, [r0], -r7 @ │ │ │ │ @ instruction: 0xf04bbf48 │ │ │ │ @ instruction: 0xf46f0b10 │ │ │ │ @@ -208332,15 +208324,15 @@ │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ strvc pc, [r8, -r4, asr #4] │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ @ instruction: 0xf7ff464e │ │ │ │ vrecps.f32 d31, d13, d19 │ │ │ │ - vsubw.s8 , q8, d13 │ │ │ │ + vqdmlal.s , d0, d1[7] │ │ │ │ movwls r0, #13090 @ 0x3322 │ │ │ │ movwcs r4, #1578 @ 0x62a │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0804900 │ │ │ │ pkhtbmi pc, r2, r5, asr #23 @ │ │ │ │ eorsle r2, ip, r0, lsl #16 │ │ │ │ mlacs r8, r0, r8, pc @ │ │ │ │ @@ -208356,30 +208348,30 @@ │ │ │ │ strbmi r9, [r0], -r3, lsl #18 │ │ │ │ @ instruction: 0xf9a6f07b │ │ │ │ mcrne 7, 3, lr, cr9, cr12, {6} │ │ │ │ @ instruction: 0xf8ca4650 │ │ │ │ @ instruction: 0x46391018 │ │ │ │ andsls pc, ip, sl, asr #17 │ │ │ │ @ instruction: 0xf0809204 │ │ │ │ - bls 0x219e44 │ │ │ │ + bls 0x219e24 │ │ │ │ sbcle r4, pc, #148, 4 @ 0x40000009 │ │ │ │ @ instruction: 0xf8da2038 │ │ │ │ andls r7, r3, #40 @ 0x28 │ │ │ │ - blx 0x1c1812c │ │ │ │ - bls 0x1ad3f8 │ │ │ │ + blx 0x1c1810c │ │ │ │ + bls 0x1ad3d8 │ │ │ │ vhsub.s8 d22, d4, d2 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ movwvs r0, #29077 @ 0x7195 │ │ │ │ andsls pc, ip, r0, asr #17 │ │ │ │ @ instruction: 0xf8c01c62 │ │ │ │ andcc r9, r8, r4, lsr #32 │ │ │ │ @ instruction: 0xf080619a │ │ │ │ @ instruction: 0xf1bbf881 │ │ │ │ addsle r0, r6, r0, lsl #30 │ │ │ │ - blcs 0x102828 │ │ │ │ + blcs 0x102808 │ │ │ │ @ instruction: 0xf46fbf0c │ │ │ │ @ instruction: 0xf04f6348 │ │ │ │ @ instruction: 0xe78733ff │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4ff0 │ │ │ │ @ instruction: 0x1c62bbd7 │ │ │ │ @@ -208388,48 +208380,48 @@ │ │ │ │ andscs pc, r0, sl, asr #17 │ │ │ │ andcs r4, r0, #80, 12 @ 0x5000000 │ │ │ │ andscs pc, r4, sl, asr #17 │ │ │ │ @ instruction: 0xf862f080 │ │ │ │ svceq 0x0000f1bb │ │ │ │ svcge 0x0077f43f │ │ │ │ @ instruction: 0xf646e7de │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vorr.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ - blmi 0x49bd1c │ │ │ │ + vmla.i d19, d0, d0[4] │ │ │ │ + blmi 0x49bcfc │ │ │ │ rscsvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xff4cf196 │ │ │ │ - msrcs R8_fiq, r6 │ │ │ │ + tstpcs r8, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addscc pc, r8, r6, asr #12 │ │ │ │ + addcc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d8 │ │ │ │ @ instruction: 0xf19612fb │ │ │ │ @ instruction: 0xf646ff3f │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vorr.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ - blmi 0x15bd50 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + blmi 0x15bd30 │ │ │ │ rscsne pc, r9, #64, 4 │ │ │ │ @ instruction: 0xff32f196 │ │ │ │ - ldrshteq sp, [r3], -r0 │ │ │ │ + eorseq sp, r3, r0, ror #15 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r4, r2, r0, lsl #13 │ │ │ │ - ldrbvs pc, [pc, #-1064]! @ 0xdb894 @ │ │ │ │ + ldrbvs pc, [pc, #-1064]! @ 0xdb874 @ │ │ │ │ @ instruction: 0xf0252600 │ │ │ │ - b 0x149d100 │ │ │ │ + b 0x149d0e0 │ │ │ │ ldmdami sp, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ ldrtmi r4, [r3], -sl, lsr #12 │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ - blx 0xd17ed6 │ │ │ │ + blx 0xd17eb6 │ │ │ │ @ instruction: 0x460404bf │ │ │ │ - blne 0xffc4829c │ │ │ │ + blne 0xffc4827c │ │ │ │ eoreq pc, r8, r4, lsl #2 │ │ │ │ subsne lr, r5, r0, lsl #22 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -208438,17 +208430,17 @@ │ │ │ │ strtmi r5, [sl], -r0, lsl #8 │ │ │ │ @ instruction: 0xf080480d │ │ │ │ @ instruction: 0x4604fb15 │ │ │ │ @ instruction: 0xf00bb110 │ │ │ │ ubfx pc, sp, #26, #3 │ │ │ │ eorseq pc, r0, r2, asr #4 │ │ │ │ @ instruction: 0xf9f2f151 │ │ │ │ - b 0x1cad530 │ │ │ │ + b 0x1cad510 │ │ │ │ stmdbmi r6, {r3, r4, r7, lr} │ │ │ │ - b 0x1cb46c0 │ │ │ │ + b 0x1cb46a0 │ │ │ │ stmib r4, {r7, lr}^ │ │ │ │ strcc r7, [r8], #-1542 @ 0xfffff9fa │ │ │ │ strtmi r6, [r0], -r0, lsr #3 │ │ │ │ @ instruction: 0xffeaf07f │ │ │ │ svclt 0x0000e7e9 │ │ │ │ addseq r4, r5, r0, lsl r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -208460,141 +208452,141 @@ │ │ │ │ mlasge r8, sp, r8, pc @ │ │ │ │ stc2 0, cr15, [r0, #-44]! @ 0xffffffd4 │ │ │ │ subsle r2, r0, r0, lsl #26 │ │ │ │ ldmdbmi r0!, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r7, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ ldmdavc r4, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - biccc pc, r8, #73400320 @ 0x4600000 │ │ │ │ + @ instruction: 0x33b8f646 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ ands r9, sl, r3, lsl #6 │ │ │ │ strble r0, [fp], #-1921 @ 0xfffff87f │ │ │ │ rsble r1, fp, sl, ror ip │ │ │ │ mvnscc pc, fp, lsl #2 │ │ │ │ strtmi r4, [r1], #-1624 @ 0xfffff9a8 │ │ │ │ - blx 0x999d8a │ │ │ │ + blx 0x999d6a │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ strtmi r2, [r2], -r0 │ │ │ │ stmib sp, {r0, r3, r4, r6, sl, lr}^ │ │ │ │ ldrtmi r1, [r1], -r0 │ │ │ │ @ instruction: 0xf1c24638 │ │ │ │ - adcmi pc, r0, #19, 30 @ 0x4c │ │ │ │ + adcmi pc, r0, #35, 30 @ 0x8c │ │ │ │ strtmi sp, [r6], #-292 @ 0xfffffedc │ │ │ │ - blne 0xc2d044 │ │ │ │ - b 0x3cfeb0 │ │ │ │ - bl 0xfe8dbde4 │ │ │ │ + blne 0xc2d024 │ │ │ │ + b 0x3cfe90 │ │ │ │ + bl 0xfe8dbdc4 │ │ │ │ @ instruction: 0xf504040b │ │ │ │ adcmi r5, ip, #128, 8 @ 0x80000000 │ │ │ │ strtmi fp, [ip], -r8, lsr #30 │ │ │ │ mcr2 7, 7, pc, cr8, cr14, {7} @ │ │ │ │ ldrble r0, [r9, #-1795] @ 0xfffff8fd │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0x07c0d1d4 │ │ │ │ ldclne 4, cr13, [r9], #-232 @ 0xffffff18 │ │ │ │ @ instruction: 0xf8d8d04a │ │ │ │ andcs r1, r0, r0 │ │ │ │ andls r4, r1, r2, lsr #12 │ │ │ │ @ instruction: 0x46384459 │ │ │ │ ldrtmi r9, [r1], -r0, lsl #2 │ │ │ │ - cdp2 1, 14, cr15, cr0, cr2, {6} │ │ │ │ + cdp2 1, 15, cr15, cr0, cr2, {6} │ │ │ │ sbcsle r4, sl, r0, lsr #5 │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0xdbe4f @ │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0xdbe2f @ │ │ │ │ @ instruction: 0xf1c44638 │ │ │ │ - @ instruction: 0xf00bfc33 │ │ │ │ + @ instruction: 0xf00bfc43 │ │ │ │ strtmi pc, [r8], -r1, ror #25 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ @ instruction: 0x46224631 │ │ │ │ ldrbmi r4, [r8], #-1062 @ 0xfffffbda │ │ │ │ @ instruction: 0xf73444a3 │ │ │ │ - blne 0xc564cc │ │ │ │ + blne 0xc564ec │ │ │ │ ldclne 1, cr13, [fp], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xf00bd1e2 │ │ │ │ strtmi pc, [r8], -r7, asr #25 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7344459 │ │ │ │ - str lr, [r6, lr, lsl #19]! │ │ │ │ + @ instruction: 0xe7a6e99e │ │ │ │ tstcs r1, r3, lsl #16 │ │ │ │ - blx 0xfec98584 │ │ │ │ + blx 0xff098564 │ │ │ │ mcrrne 6, 0, r4, r3, cr7 │ │ │ │ @ instruction: 0xf04fd18c │ │ │ │ @ instruction: 0xe7c635ff │ │ │ │ ldrbmi r9, [r1], -r3, lsl #16 │ │ │ │ - blx 0xfea18598 │ │ │ │ + blx 0xfee18578 │ │ │ │ mcrrne 6, 0, r4, r2, cr7 │ │ │ │ ldrb sp, [r4, sp, lsr #3]! │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0xdbedb @ │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0xdbebb @ │ │ │ │ sbcsle r1, r4, fp, ror ip │ │ │ │ svclt 0x0000e7b6 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [r8], {112} @ 0x70 │ │ │ │ rscpl r2, r2, r1, lsl #4 │ │ │ │ subsvc pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ mrrcpl 8, 1, r6, r0, cr2 │ │ │ │ rscpl r2, r2, r0, lsl #4 │ │ │ │ - blmi 0x21a028 │ │ │ │ + blmi 0x21a008 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [r8], {112} @ 0x70 │ │ │ │ rscpl r2, r2, r1, lsl #4 │ │ │ │ subsvc pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - bpl 0x14f5f20 │ │ │ │ + bpl 0x14f5f00 │ │ │ │ rscpl r2, r2, r0, lsl #4 │ │ │ │ - blmi 0x21a054 │ │ │ │ + blmi 0x21a034 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [r8], {112} @ 0x70 │ │ │ │ rscpl r2, r2, r1, lsl #4 │ │ │ │ subsvc pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldmdapl r0, {r1, r4, fp, sp, lr}^ │ │ │ │ rscpl r2, r2, r0, lsl #4 │ │ │ │ - blmi 0x21a080 │ │ │ │ + blmi 0x21a060 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [fp], {112} @ 0x70 │ │ │ │ rscpl r2, r2, r1, lsl #4 │ │ │ │ subsvc pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - bl 0x175f78 │ │ │ │ + bl 0x175f58 │ │ │ │ ldmdapl r0, {r0, sl, fp}^ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ rscpl r2, r2, r0, lsl #4 │ │ │ │ - blmi 0x21a0b4 │ │ │ │ + blmi 0x21a094 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33158 │ │ │ │ + bl 0xfec33138 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0120ff8 │ │ │ │ andle r0, ip, r0, ror #25 │ │ │ │ svceq 0x00e0f1bc │ │ │ │ @ instruction: 0xf002bf0c │ │ │ │ - b 0x149ef8c │ │ │ │ + b 0x149ef6c │ │ │ │ andcs r1, r1, #92, 24 @ 0x5c00 │ │ │ │ vpmax.s8 d15, d12, d2 │ │ │ │ andmi r3, sl, #4096 @ 0x1000 │ │ │ │ stcmi 1, cr13, [ip], {17} │ │ │ │ svccs 0x0070ee1d │ │ │ │ subsvc pc, r4, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @@ -208605,71 +208597,71 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5a0bd10 │ │ │ │ andcs r5, r2, #8 │ │ │ │ @ instruction: 0xf00e3810 │ │ │ │ svclt 0x0000fb89 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec331bc │ │ │ │ + bl 0xfec3319c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r1, r8, sl, sp} │ │ │ │ strls r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ stc2l 7, cr15, [lr], #-1012 @ 0xfffffc0c │ │ │ │ - bmi 0x33dfd8 │ │ │ │ + bmi 0x33dfb8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ svclt 0x004405e3 │ │ │ │ addlt fp, r0, #64, 20 @ 0x40000 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33208 │ │ │ │ + bl 0xfec331e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r1, r8, sl, sp} │ │ │ │ strls r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ mcrr2 7, 15, pc, r8, cr13 @ │ │ │ │ - bmi 0x2f6024 │ │ │ │ + bmi 0x2f6004 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ svclt 0x004805e3 │ │ │ │ andlt fp, r3, r0, lsl #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33250 │ │ │ │ + bl 0xfec33230 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r8, sl, sp} │ │ │ │ strls r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ stc2 7, cr15, [r4], #-1012 @ 0xfffffc0c │ │ │ │ stmdavs r0, {r0, r1, r9, sl, lr} │ │ │ │ - bmi 0x2f61d4 │ │ │ │ + bmi 0x2f61b4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ strbeq r5, [r3, #213]! @ 0xd5 │ │ │ │ - blt 0x1cbd84 │ │ │ │ + blt 0x1cbd64 │ │ │ │ ldrmi fp, [r9], -r8, lsl #20 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3329c │ │ │ │ + bl 0xfec3327c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04611 │ │ │ │ strcs r5, [r0], #-8 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ strls r2, [r0], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xf7fd0912 │ │ │ │ @@ -208679,35 +208671,35 @@ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec332e4 │ │ │ │ + bl 0xfec332c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf7ff2302 │ │ │ │ ldrdcs pc, [r0, -r7] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r4, r9, sl, lr} │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ - blt 0x171a118 │ │ │ │ + blt 0x171a0f8 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r4, r9, sl, lr} │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ stmiblt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33334 │ │ │ │ + bl 0xfec33314 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04611 │ │ │ │ strcs r5, [r0], #-8 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ strls r2, [r0], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xf7fd0912 │ │ │ │ @@ -208717,98 +208709,98 @@ │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3337c │ │ │ │ + bl 0xfec3335c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf7ff2302 │ │ │ │ andlt pc, r0, #569344 @ 0x8b000 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r4, r9, sl, lr} │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ - blt 0x41a1b0 │ │ │ │ + blt 0x41a190 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec333bc │ │ │ │ + bl 0xfec3339c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ smlatbpl r8, r1, r5, pc @ │ │ │ │ ldmdbcc r0, {r2, r9, sl, lr} │ │ │ │ movwls r9, #2823 @ 0xb07 │ │ │ │ @ instruction: 0xf8dc9b06 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc00c │ │ │ │ @ instruction: 0xf7ff0c00 │ │ │ │ - blmi 0x35a3ec │ │ │ │ - blls 0x1b6254 │ │ │ │ + blmi 0x35a3cc │ │ │ │ + blls 0x1b6234 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - stc2l 1, cr15, [r2], #-812 @ 0xfffffcd4 │ │ │ │ + ldc2l 1, cr15, [r2], #-812 @ 0xfffffcd4 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33418 │ │ │ │ + bl 0xfec333f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ smlatbpl r8, r1, r5, pc @ │ │ │ │ ldmdbcc r0, {r2, r9, sl, lr} │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8dc9b06 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc00c │ │ │ │ @ instruction: 0xf7ff0c00 │ │ │ │ - blmi 0x35a390 │ │ │ │ - blls 0x1b62b0 │ │ │ │ + blmi 0x35a370 │ │ │ │ + blls 0x1b6290 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldc2 1, cr15, [r4], #-812 @ 0xfffffcd4 │ │ │ │ + mcrr2 1, 12, pc, r4, cr11 @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33474 │ │ │ │ + bl 0xfec33454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04611 │ │ │ │ strcs r5, [r1], #-8 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ strls r2, [r0], #-773 @ 0xfffffcfb │ │ │ │ @ instruction: 0xf7fd0912 │ │ │ │ - blls 0x21aed0 │ │ │ │ - bmi 0x2b82a4 │ │ │ │ + blls 0x21aeb0 │ │ │ │ + bmi 0x2b8284 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ @ instruction: 0xf5a0b410 │ │ │ │ stcls 0, cr5, [r3], {8} │ │ │ │ @ instruction: 0xc004f8bd │ │ │ │ - blls 0x16db0c │ │ │ │ + blls 0x16daec │ │ │ │ strls r3, [r1], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xf85d4662 │ │ │ │ @ instruction: 0xf7fd4b04 │ │ │ │ svclt 0x0000bc1b │ │ │ │ @ instruction: 0xf5a0b410 │ │ │ │ stcls 0, cr5, [r3], {8} │ │ │ │ ldmdacc r0, {r0, r4, r9, sl, lr} │ │ │ │ @@ -208821,55 +208813,55 @@ │ │ │ │ @ instruction: 0xf5a04502 │ │ │ │ movwls r5, #8200 @ 0x2008 │ │ │ │ @ instruction: 0x46223810 │ │ │ │ strtmi r9, [fp], -r5, lsl #24 │ │ │ │ ldclt 4, cr9, [r0], #-12 │ │ │ │ ldmdalt r8!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3351c │ │ │ │ + bl 0xfec334fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ - blge 0x2edd78 │ │ │ │ + blge 0x2edd58 │ │ │ │ ldmib sp, {r1, r2, r7, r9, sl, lr}^ │ │ │ │ tstls r2, sl, lsl #4 │ │ │ │ muleq r3, r3, r8 │ │ │ │ stm sp, {r1, r2, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf5ae0003 │ │ │ │ andls r5, r3, #8 │ │ │ │ ldmdacc r0, {r0, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fdcb0c │ │ │ │ @ instruction: 0xb005fcb3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x21a4d2 │ │ │ │ + blx 0x21a4b2 │ │ │ │ @ instruction: 0x4605b530 │ │ │ │ addlt r4, r5, r4, lsl r6 │ │ │ │ - blgt 0x4c6f88 │ │ │ │ + blgt 0x4c6f68 │ │ │ │ andeq lr, pc, sp, lsl #17 │ │ │ │ movwls r9, #43788 @ 0xab0c │ │ │ │ @ instruction: 0xf8cdab04 │ │ │ │ ldmdb r3, {r2, r3, r5, sp, lr, pc} │ │ │ │ - blge 0x2dc388 │ │ │ │ + blge 0x2dc368 │ │ │ │ andeq lr, r3, r3, lsl #17 │ │ │ │ andpl pc, r8, r5, lsr #11 │ │ │ │ ldmdacc r0, {r0, r5, r9, sl, lr} │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4030 │ │ │ │ svclt 0x0000bc8d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec335a0 │ │ │ │ + bl 0xfec33580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdbeq r2, {sl, sp} │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ - blx 0x201a3ac │ │ │ │ - bmi 0x27a3bc │ │ │ │ + blx 0x201a38c │ │ │ │ + bmi 0x27a39c │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ @@ -208879,15 +208871,15 @@ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0xf7ff3810 │ │ │ │ svclt 0x0000b8ef │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0xf7ff3810 │ │ │ │ svclt 0x0000b87d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33604 │ │ │ │ + bl 0xfec335e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ smlatbpl r8, r1, r5, pc @ │ │ │ │ @ instruction: 0xf8dc4604 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc00c │ │ │ │ @@ -208899,26 +208891,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r9, lsl #2 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1cbbd30 │ │ │ │ - svclt 0x0000fb3f │ │ │ │ + svclt 0x0000fb4f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33660 │ │ │ │ + bl 0xfec33640 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ strcs r4, [r1, #-1556] @ 0xfffff9ec │ │ │ │ ldmdacc r0, {r1, r3, r4, r8, fp} │ │ │ │ strls r9, [r0, #-2822] @ 0xfffff4fa │ │ │ │ - blx 0x79a470 │ │ │ │ - bmi 0x2b8490 │ │ │ │ + blx 0x79a450 │ │ │ │ + bmi 0x2b8470 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -208943,67 +208935,67 @@ │ │ │ │ movwls r9, #15115 @ 0x3b0b │ │ │ │ ldm ip, {r1, r2, r8, r9, fp, sp, pc} │ │ │ │ stm sp, {r0, r1} │ │ │ │ @ instruction: 0xf5a40003 │ │ │ │ stcls 0, cr5, [sl], {8} │ │ │ │ ldrbtmi ip, [r1], -ip, lsl #22 │ │ │ │ strls r3, [r2], #-2064 @ 0xfffff7f0 │ │ │ │ - blx 0xff69a4fa │ │ │ │ + blx 0xff69a4da │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33724 │ │ │ │ + bl 0xfec33704 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdbeq r2, {sl, sp} │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xf9baf7fd │ │ │ │ - bmi 0x27a540 │ │ │ │ + bmi 0x27a520 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33764 │ │ │ │ + bl 0xfec33744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdbeq r2, {sl, sp} │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xf99af7fd │ │ │ │ - bmi 0x2ba580 │ │ │ │ + bmi 0x2ba560 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl fp, r4, r0, asr #4 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec337a8 │ │ │ │ + bl 0xfec33788 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ vst4.8 {d21-d24}, [r2], r8 │ │ │ │ ldmdacc r0, {r3, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf876f7ff │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec337d4 │ │ │ │ + bl 0xfec337b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ vst4.8 {d21-d24}, [r2], r8 │ │ │ │ ldmdacc r0, {r3, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf860f7ff │ │ │ │ mrscs fp, R8_usr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -209015,26 +209007,26 @@ │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ svclt 0x0000bfe1 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ addsvc pc, r8, #1107296256 @ 0x42000000 │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ svclt 0x0000bf6d │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33824 │ │ │ │ + bl 0xfec33804 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ @ instruction: 0xf0425008 │ │ │ │ ldmdacc r0, {r4, r9} │ │ │ │ @ instruction: 0xf838f7ff │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33850 │ │ │ │ + bl 0xfec33830 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ @ instruction: 0xf0425008 │ │ │ │ ldmdacc r0, {r4, r9} │ │ │ │ @ instruction: 0xf822f7ff │ │ │ │ mrscs fp, R8_usr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -209046,58 +209038,58 @@ │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ svclt 0x0000bfa3 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ eorseq pc, r0, #66 @ 0x42 │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ svclt 0x0000bf2f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec338a0 │ │ │ │ + bl 0xfec33880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ strcs r4, [r1, #-1556] @ 0xfffff9ec │ │ │ │ ldmdacc r0, {r1, r3, r4, r8, fp} │ │ │ │ strls r9, [r0, #-2822] @ 0xfffff4fa │ │ │ │ @ instruction: 0xf8faf7fd │ │ │ │ - bmi 0x2b86d0 │ │ │ │ + bmi 0x2b86b0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ orrvc pc, r8, #1124073472 @ 0x43000000 │ │ │ │ ldmdacc r0, {r1, r4, r7, r9, ip, sp, pc} │ │ │ │ - blt 0x49a6e4 │ │ │ │ + blt 0x49a6c4 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ orrsvc pc, r0, #1124073472 @ 0x43000000 │ │ │ │ @ instruction: 0xf7fd3810 │ │ │ │ svclt 0x0000bbb3 │ │ │ │ @ instruction: 0xf5a0b410 │ │ │ │ stcls 0, cr5, [r1], {8} │ │ │ │ vst2.8 {d19-d20}, [r4 :64], r0 │ │ │ │ strls r7, [r1], #-1176 @ 0xfffffb68 │ │ │ │ - blmi 0x21a888 │ │ │ │ + blmi 0x21a868 │ │ │ │ mrclt 7, 1, APSR_nzcv, cr6, cr13, {7} │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldmdacc r0, {r1, r4, r7, r9, ip, sp, pc} │ │ │ │ ldmiblt r2!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ nopeq {67} @ 0x43 │ │ │ │ @ instruction: 0xf7fd3810 │ │ │ │ svclt 0x0000bb97 │ │ │ │ @ instruction: 0xf5a0b410 │ │ │ │ stcls 0, cr5, [r1], {8} │ │ │ │ @ instruction: 0xf0443810 │ │ │ │ strls r0, [r1], #-1072 @ 0xfffffbd0 │ │ │ │ - blmi 0x21a8c0 │ │ │ │ + blmi 0x21a8a0 │ │ │ │ mrclt 7, 0, APSR_nzcv, cr10, cr13, {7} │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [r8], {112} @ 0x70 │ │ │ │ subsvc pc, r4, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r0, {r1, r5, r6, r7, ip, lr} │ │ │ │ andcs r5, r0, #8, 24 @ 0x800 │ │ │ │ @@ -209109,32 +209101,32 @@ │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [r8], {112} @ 0x70 │ │ │ │ subsvc pc, r4, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r0, {r1, r5, r6, r7, ip, lr} │ │ │ │ andcs r5, r0, #8, 24 @ 0x800 │ │ │ │ sublt r5, r0, #226 @ 0xe2 │ │ │ │ - blmi 0x21a910 │ │ │ │ + blmi 0x21a8f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec339b0 │ │ │ │ + bl 0xfec33990 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r3], -r8 │ │ │ │ vst2.8 {d19-d20}, [pc :64], r0 │ │ │ │ @ instruction: 0xf7fe7288 │ │ │ │ tstpcs r0, r1, ror pc @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec339e0 │ │ │ │ + bl 0xfec339c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r3], -r8 │ │ │ │ vst2.8 {d19-d20}, [pc :64], r0 │ │ │ │ @ instruction: 0xf7fe7288 │ │ │ │ andlt pc, r0, #356 @ 0x164 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -209146,26 +209138,26 @@ │ │ │ │ addsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ mrclt 7, 6, APSR_nzcv, cr10, cr14, {7} │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r1, r4, r9, sl, lr} │ │ │ │ addsvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ mcrlt 7, 3, pc, cr6, cr14, {7} @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33a30 │ │ │ │ + bl 0xfec33a10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r3], -r8 │ │ │ │ andscs r3, r0, #16, 16 @ 0x100000 │ │ │ │ @ instruction: 0xff32f7fe │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33a5c │ │ │ │ + bl 0xfec33a3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r3], -r8 │ │ │ │ andscs r3, r0, #16, 16 @ 0x100000 │ │ │ │ @ instruction: 0xff1cf7fe │ │ │ │ mrscs fp, R8_usr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -209187,96 +209179,96 @@ │ │ │ │ andcc pc, lr, r0, asr #16 │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ movwcs r5, #1226 @ 0x4ca │ │ │ │ andcc pc, lr, r0, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x21aa4a │ │ │ │ + blx 0x21aa2a │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33ae0 │ │ │ │ + bl 0xfec33ac0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ addslt r4, r2, #28, 12 @ 0x1c00000 │ │ │ │ orrvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xf908f7fd │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33b18 │ │ │ │ + bl 0xfec33af8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r2, r3, r4, r9, sl, lr} │ │ │ │ orrsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ mullt r2, r9, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33b50 │ │ │ │ + bl 0xfec33b30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], r0, ror #31 │ │ │ │ subsvc pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ stcmi 0, cr11, [pc], {131} @ 0x83 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ mcrls 8, 0, r6, cr8, cr2, {0} │ │ │ │ mvnpl r4, sl, lsl #8 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0xf58cfa9c │ │ │ │ @ instruction: 0x4631ba1b │ │ │ │ ldmdacc r0, {r8, r9, ip, pc} │ │ │ │ strls r2, [r1, #-787] @ 0xfffffced │ │ │ │ - blx 0x1e1a97e │ │ │ │ + blx 0x1e1a95e │ │ │ │ mvnpl r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33bac │ │ │ │ + bl 0xfec33b8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ addslt r4, r2, #28, 12 @ 0x1c00000 │ │ │ │ ldmdacc r0, {r4, r8, r9, sp} │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ andlt pc, r2, r3, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33be4 │ │ │ │ + bl 0xfec33bc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r2, r3, r4, r9, sl, lr} │ │ │ │ strls r2, [r0], #-800 @ 0xfffffce0 │ │ │ │ - blx 0xe1a9f0 │ │ │ │ + blx 0xe1a9d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33c18 │ │ │ │ + bl 0xfec33bf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r0, ror #31 │ │ │ │ subsvc pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ stcmi 0, cr11, [lr], {131} @ 0x83 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ mcrls 8, 0, r6, cr8, cr2, {0} │ │ │ │ @@ -209311,27 +209303,27 @@ │ │ │ │ stcpl 0, cr5, [r8], {229} @ 0xe5 │ │ │ │ sublt r5, r0, #229 @ 0xe5 │ │ │ │ tstcs r0, r0, lsr ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33cc4 │ │ │ │ + bl 0xfec33ca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ movwcs r5, #8 │ │ │ │ addvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ smlattcs r0, r7, sp, pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33cf4 │ │ │ │ + bl 0xfec33cd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ movwcs r5, #8 │ │ │ │ addvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ andlt pc, r0, #13248 @ 0x33c0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -209343,26 +209335,26 @@ │ │ │ │ ldmdacc r0, {r4, r7, r9, ip, sp, lr} │ │ │ │ ldcllt 7, cr15, [r0, #-1016] @ 0xfffffc08 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ vst2.8 {d18-d21}, [pc], r0 │ │ │ │ ldmdacc r0, {r3, r4, r7, r9, ip, sp, lr} │ │ │ │ ldcllt 7, cr15, [ip], {254} @ 0xfe │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33d44 │ │ │ │ + bl 0xfec33d24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ movwcs r5, #8 │ │ │ │ ldmdacc r0, {r4, r9, sp} │ │ │ │ stc2 7, cr15, [r8, #1016]! @ 0x3f8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33d70 │ │ │ │ + bl 0xfec33d50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ movwcs r5, #8 │ │ │ │ ldmdacc r0, {r4, r9, sp} │ │ │ │ ldc2 7, cr15, [r2, #1016] @ 0x3f8 │ │ │ │ mrscs fp, R8_usr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -209386,43 +209378,43 @@ │ │ │ │ sbcpl r5, r4, sl, asr #10 │ │ │ │ andcs fp, r0, r0, lsr ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33df0 │ │ │ │ + bl 0xfec33dd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ vst3.8 {d18-d20}, [pc], r0 │ │ │ │ addslt r7, r2, #136, 6 @ 0x20000002 │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xff80f7fc │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33e28 │ │ │ │ + bl 0xfec33e08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ vst3.8 {d18-d20}, [pc], r0 │ │ │ │ ldmdacc r0, {r4, r7, r8, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ andlt pc, r2, r1, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33e60 │ │ │ │ + bl 0xfec33e40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q8 │ │ │ │ vmov.i32 , #262144 @ 0x00040000 │ │ │ │ @ instruction: 0x46940495 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ strcs fp, [r0, -r3, lsl #1] │ │ │ │ stmdbne sl, {r2, r5, fp, sp, lr} │ │ │ │ @@ -209437,42 +209429,42 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33ebc │ │ │ │ + bl 0xfec33e9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ tstcs r0, #0, 8 │ │ │ │ ldmdacc r0, {r1, r4, r7, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc9400 │ │ │ │ andlt pc, r2, fp, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33ef4 │ │ │ │ + bl 0xfec33ed4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ nopcs {0} @ │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xf8acf7fd │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33f28 │ │ │ │ + bl 0xfec33f08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q8 │ │ │ │ vmov.i32 , #262144 @ 0x00040000 │ │ │ │ mcrmi 4, 0, r0, cr14, cr5, {4} │ │ │ │ addlt r4, r3, r7, lsl r6 │ │ │ │ stmdavs r4!, {r8, sl, sp} │ │ │ │ @ instruction: 0xee1d190a │ │ │ │ @@ -209485,26 +209477,26 @@ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33f7c │ │ │ │ + bl 0xfec33f5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blls 0x1e0d64 │ │ │ │ - b 0x14ae5cc │ │ │ │ + blls 0x1e0d44 │ │ │ │ + b 0x14ae5ac │ │ │ │ @ instruction: 0x46731c13 │ │ │ │ rsceq pc, r0, #28 │ │ │ │ - bcs 0xff910dc8 │ │ │ │ - b 0x14cc9e8 │ │ │ │ + bcs 0xff910da8 │ │ │ │ + b 0x14cc9c8 │ │ │ │ @ instruction: 0xf00c1c52 │ │ │ │ andcs r0, r1, #1792 @ 0x700 │ │ │ │ stc2 10, cr15, [ip], {2} @ │ │ │ │ - ldclcc 1, cr15, [pc], #48 @ 0xdcdd8 │ │ │ │ + ldclcc 1, cr15, [pc], #48 @ 0xdcdb8 │ │ │ │ svceq 0x0001ea1c │ │ │ │ vrhadd.s8 d29, d4, d19 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ ldcmi 2, cr0, [r2], {149} @ 0x95 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf8446812 │ │ │ │ strmi r3, [sl], #-12 │ │ │ │ @@ -209521,90 +209513,90 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5a0bd10 │ │ │ │ ldmdacc r0, {r3, ip, lr} │ │ │ │ stc2l 0, cr15, [r0], #-52 @ 0xffffffcc │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3400c │ │ │ │ + bl 0xfec33fec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x26ae60 │ │ │ │ + bls 0x26ae40 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mrc2 7, 1, pc, cr12, cr12, {7} │ │ │ │ - bls 0x243a3c │ │ │ │ + bls 0x243a1c │ │ │ │ svchi 0x005bf3bf │ │ │ │ - blt 0x154b7a0 │ │ │ │ + blt 0x154b780 │ │ │ │ ldm r0, {r0, r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ addsmi r2, sl, #380 @ 0x17c │ │ │ │ stmia r0, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1bc1f5c │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xee1d4908 │ │ │ │ - blt 0x14ecc14 │ │ │ │ + blt 0x14ecbf4 │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3407c │ │ │ │ + bl 0xfec3405c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r6], {240} @ 0xf0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x46734694 │ │ │ │ stmdbeq r4!, {r4, fp, ip, sp} │ │ │ │ rsceq pc, r0, #20 │ │ │ │ - bcs 0xff910ec4 │ │ │ │ + bcs 0xff910ea4 │ │ │ │ ldmdbeq r4, {r2, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ streq pc, [r7], #-4 │ │ │ │ - blx 0x1656a8 │ │ │ │ + blx 0x165688 │ │ │ │ stccc 4, cr15, [r1], {4} │ │ │ │ svceq 0x000cea14 │ │ │ │ @ instruction: 0xf01cd123 │ │ │ │ @ instruction: 0xd1230501 │ │ │ │ mrc 12, 0, r4, cr13, cr3, {0} │ │ │ │ vrecps.f32 , q2, q8 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ mlspl r3, r5, r2, r0 │ │ │ │ ldrmi r6, [ip], #2067 @ 0x813 │ │ │ │ - bls 0x243adc │ │ │ │ + bls 0x243abc │ │ │ │ svchi 0x005bf3bf │ │ │ │ ldm ip, {r0, r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ addsmi r0, r8, #380 @ 0x17c │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be2f5e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ tstcs r0, r5, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4661bd38 │ │ │ │ - blx 0xff998f32 │ │ │ │ + blx 0xff998f12 │ │ │ │ @ instruction: 0xf75e4619 │ │ │ │ - svclt 0x0000ff15 │ │ │ │ + svclt 0x0000ff25 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34110 │ │ │ │ + bl 0xfec340f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x26af64 │ │ │ │ + bls 0x26af44 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2 7, cr15, [sl, #1008]! @ 0x3f0 │ │ │ │ - bls 0x243b40 │ │ │ │ + bls 0x243b20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - blt 0x58b7a4 │ │ │ │ + blt 0x58b784 │ │ │ │ svcgt 0x0000e850 │ │ │ │ @ instruction: 0xd103459c │ │ │ │ tstcs r0, r0, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -209613,25 +209605,25 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3417c │ │ │ │ + bl 0xfec3415c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r6], {240} @ 0xf0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x46734694 │ │ │ │ stmdbeq r4!, {r4, fp, ip, sp} │ │ │ │ rsceq pc, r0, #20 │ │ │ │ - bcs 0xff910fc4 │ │ │ │ + bcs 0xff910fa4 │ │ │ │ ldmdbeq r4, {r2, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ streq pc, [r7], #-4 │ │ │ │ - blx 0x1657a8 │ │ │ │ + blx 0x165788 │ │ │ │ stccc 4, cr15, [r1], {4} │ │ │ │ svceq 0x000cea14 │ │ │ │ @ instruction: 0xf01cd122 │ │ │ │ @ instruction: 0xd1220503 │ │ │ │ mrc 12, 0, r4, cr13, cr2, {0} │ │ │ │ vrecps.f32 , q2, q8 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @@ -209646,41 +209638,41 @@ │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ rsbpl r8, r5, fp, asr pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf00d4661 │ │ │ │ ldrmi pc, [r9], -r3, ror #22 │ │ │ │ - mrc2 7, 4, pc, cr6, cr14, {2} │ │ │ │ + mcr2 7, 5, pc, cr6, cr14, {2} @ │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf5a0b083 │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0x670ae9dd │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stmdbhi ip, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc9a0e │ │ │ │ - blx 0xfe75c510 │ │ │ │ - blx 0xfe71a25c │ │ │ │ - blt 0xf9a65c │ │ │ │ + blx 0xfe75c4f0 │ │ │ │ + blx 0xfe71a23c │ │ │ │ + blt 0xf9a63c │ │ │ │ vshll.u32 , d19, #31 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r6, pc, #33292288 @ 0x1fc0000 │ │ │ │ addsmi fp, r6, #8, 30 │ │ │ │ stmia r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x300dc8 │ │ │ │ + bmi 0x300da8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xee5464 │ │ │ │ - blt 0xd313ac │ │ │ │ + blt 0xee5444 │ │ │ │ + blt 0xd3138c │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -209692,15 +209684,15 @@ │ │ │ │ ldmdacc r0, {r0, r1, r4, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf0140924 │ │ │ │ andle r0, fp, r0, ror #5 │ │ │ │ svclt 0x00142ae0 │ │ │ │ @ instruction: 0xf0040954 │ │ │ │ andcs r0, r1, #117440512 @ 0x7000000 │ │ │ │ vst1.8 {d15-d16}, [r4], r2 │ │ │ │ - b 0x5ec0bc │ │ │ │ + b 0x5ec09c │ │ │ │ @ instruction: 0xd1270f0c │ │ │ │ streq pc, [r7, #-28] @ 0xffffffe4 │ │ │ │ ldcmi 1, cr13, [r5], {39} @ 0x27 │ │ │ │ svcne 0x0070ee1d │ │ │ │ subsvc pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldmdavs r3, {r0, r1, r5, r6, ip, lr} │ │ │ │ @@ -209716,136 +209708,136 @@ │ │ │ │ rsbpl r8, r5, fp, asr pc │ │ │ │ @ instruction: 0x46194610 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf00d4661 │ │ │ │ @ instruction: 0x4619fad7 │ │ │ │ - mcr2 7, 0, pc, cr10, cr14, {2} @ │ │ │ │ + mrc2 7, 0, pc, cr10, cr14, {2} │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ - blmi 0xd09364 │ │ │ │ + blmi 0xd09344 │ │ │ │ strpl pc, [r8, -r1, lsr #11] │ │ │ │ svccc 0x0010460e │ │ │ │ andls r4, r5, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf8cd4639 │ │ │ │ stmdage r6, {sp, lr, pc} │ │ │ │ ldmdavs fp, {r0, r2, r4, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ - blls 0x85dd50 │ │ │ │ + blls 0x85dd30 │ │ │ │ @ instruction: 0xf8caf7fe │ │ │ │ tstcs r8, #3620864 @ 0x374000 │ │ │ │ stmdals r8, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blt 0x2978d4 │ │ │ │ + blt 0x2978b4 │ │ │ │ svclt 0x00084543 │ │ │ │ ldmib sp, {r1, r3, r6, r8, sl, lr}^ │ │ │ │ svclt 0x000c1216 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svclt 0x00084552 │ │ │ │ @ instruction: 0xf0034559 │ │ │ │ svclt 0x00180301 │ │ │ │ - bllt 0x1a5d80 │ │ │ │ + bllt 0x1a5d60 │ │ │ │ @ instruction: 0x46309b1e │ │ │ │ andscs r9, r0, #81920 @ 0x14000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ movwls r9, #1281 @ 0x501 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - blmi 0x69bf74 │ │ │ │ - blt 0x1178ac │ │ │ │ + blmi 0x69bf54 │ │ │ │ + blt 0x11788c │ │ │ │ stmdals r2, {r2, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blls 0x3b720c │ │ │ │ + blls 0x3b71ec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andlt r4, sp, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blls 0x881184 │ │ │ │ + blls 0x881164 │ │ │ │ movwls sl, #11782 @ 0x2e06 │ │ │ │ strls sl, [r3, #-2842] @ 0xfffff4e6 │ │ │ │ - blgt 0x4c85f0 │ │ │ │ + blgt 0x4c85d0 │ │ │ │ andeq lr, pc, r6, lsl #17 │ │ │ │ muleq r3, r5, r8 │ │ │ │ andeq lr, r3, sp, lsl #17 │ │ │ │ ldrtmi r9, [r8], -r5, lsl #18 │ │ │ │ movwcs lr, #2518 @ 0x9d6 │ │ │ │ stc2l 7, cr15, [r4, #-1008]! @ 0xfffffc10 │ │ │ │ @ instruction: 0xf1cae7d5 │ │ │ │ - svclt 0x0000fc71 │ │ │ │ + svclt 0x0000fc81 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec343fc │ │ │ │ + bl 0xfec343dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22b250 │ │ │ │ + bls 0x22b230 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mcrr2 7, 15, pc, r4, cr12 @ │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, ip, #3072 @ 0xc00 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c0fa4 │ │ │ │ + bmi 0x2c0f84 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b3ca │ │ │ │ + blx 0x21b3aa │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34460 │ │ │ │ + bl 0xfec34440 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b2b4 │ │ │ │ + bls 0x22b294 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2 7, cr15, [r2], {252} @ 0xfc │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, ip, #3072 @ 0xc00 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c1008 │ │ │ │ + bmi 0x2c0fe8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b42e │ │ │ │ + blx 0x21b40e │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec344c4 │ │ │ │ + bl 0xfec344a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b318 │ │ │ │ + bls 0x22b2f8 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xff91b2d2 │ │ │ │ + blx 0xff91b2b2 │ │ │ │ stcls 6, cr4, [r4], {3} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ stmda r3, {r1, r8, fp, ip}^ │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x2c1068 │ │ │ │ + bmi 0x2c1048 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -209858,115 +209850,115 @@ │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a08 │ │ │ │ @ instruction: 0xf7fce000 │ │ │ │ strmi pc, [r3], -pc, lsr #23 │ │ │ │ @ instruction: 0xbc06e9dd │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xdd2cd │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xdd2ad │ │ │ │ streq lr, [fp], #-2832 @ 0xfffff4f0 │ │ │ │ streq lr, [ip, #-2881] @ 0xfffff4bf │ │ │ │ ldrbmi lr, [r2, #-2243]! @ 0xfffff73d │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r0!, {r0, r2, r3, r4, r5, r7, fp, sp, lr, pc} │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3458c │ │ │ │ + bl 0xfec3456c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22b3e0 │ │ │ │ + bls 0x22b3c0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x201b39a │ │ │ │ + blx 0x201b37a │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, ip, #12288 @ 0x3000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c1134 │ │ │ │ + bmi 0x2c1114 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b55a │ │ │ │ + blx 0x21b53a │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec345f0 │ │ │ │ + bl 0xfec345d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b444 │ │ │ │ + bls 0x22b424 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x139b3fe │ │ │ │ + blx 0x139b3de │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c1180 │ │ │ │ + blt 0x17c1160 │ │ │ │ svccs 0x005fe8d0 │ │ │ │ tsteq r3, r2, lsl #20 │ │ │ │ svcne 0x005ce8c0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b5c2 │ │ │ │ + blx 0x21b5a2 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34658 │ │ │ │ + bl 0xfec34638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b4ac │ │ │ │ + bls 0x22b48c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x69b466 │ │ │ │ + blx 0x69b446 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, ip, #12288 @ 0x3000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c1200 │ │ │ │ + bmi 0x2c11e0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b626 │ │ │ │ + blx 0x21b606 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec346bc │ │ │ │ + bl 0xfec3469c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b510 │ │ │ │ + bls 0x22b4f0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xffa1b4c8 │ │ │ │ + blx 0xffa1b4a8 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c124c │ │ │ │ + blt 0x7c122c │ │ │ │ svcgt 0x0000e850 │ │ │ │ andeq lr, r3, #12, 20 @ 0xc000 │ │ │ │ tstcs r0, r0, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -209975,22 +209967,22 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34724 │ │ │ │ + bl 0xfec34704 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b578 │ │ │ │ + bls 0x22b558 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xfed1b530 │ │ │ │ + blx 0xfed1b510 │ │ │ │ stcls 6, cr4, [r4], {3} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ andeq lr, r4, #0, 20 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -209999,26 +209991,26 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec34784 │ │ │ │ + bl 0xfec34764 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4508 │ │ │ │ - bls 0x3955a0 │ │ │ │ - blx 0x209b594 │ │ │ │ - blt 0x9cbe50 │ │ │ │ + bls 0x395580 │ │ │ │ + blx 0x209b574 │ │ │ │ + blt 0x9cbe30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xdcce0 │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xdccc0 │ │ │ │ streq lr, [r2], -r4, lsl #20 │ │ │ │ streq lr, [r3, -r5, lsl #20] │ │ │ │ ldrbvs lr, [r1, -r0, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -210037,115 +210029,115 @@ │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a08 │ │ │ │ @ instruction: 0xf7fce000 │ │ │ │ strmi pc, [r3], -r9, asr #20 │ │ │ │ @ instruction: 0xbc06e9dd │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xdd599 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xdd579 │ │ │ │ streq lr, [fp], #-2560 @ 0xfffff600 │ │ │ │ streq lr, [ip, #-2561] @ 0xfffff5ff │ │ │ │ ldrbmi lr, [r2, #-2243]! @ 0xfffff73d │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r0!, {r0, r2, r3, r4, r5, r7, fp, sp, lr, pc} │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34858 │ │ │ │ + bl 0xfec34838 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22b6ac │ │ │ │ + bls 0x22b68c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x69b664 │ │ │ │ + blx 0x69b644 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, ip, #274432 @ 0x43000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c1400 │ │ │ │ + bmi 0x2c13e0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b826 │ │ │ │ + blx 0x21b806 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec348bc │ │ │ │ + bl 0xfec3489c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b710 │ │ │ │ + bls 0x22b6f0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf9e4f7fc │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c144c │ │ │ │ + blt 0x17c142c │ │ │ │ svccs 0x005fe8d0 │ │ │ │ tsteq r3, r2, asr #20 │ │ │ │ svcne 0x005ce8c0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b88e │ │ │ │ + blx 0x21b86e │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34924 │ │ │ │ + bl 0xfec34904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b778 │ │ │ │ + bls 0x22b758 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf9b0f7fc │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, ip, #274432 @ 0x43000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c14cc │ │ │ │ + bmi 0x2c14ac │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b8f2 │ │ │ │ + blx 0x21b8d2 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34988 │ │ │ │ + bl 0xfec34968 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b7dc │ │ │ │ + bls 0x22b7bc │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf97ef7fc │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c1518 │ │ │ │ + blt 0x7c14f8 │ │ │ │ svcgt 0x0000e850 │ │ │ │ andeq lr, r3, #76, 20 @ 0x4c000 │ │ │ │ tstcs r0, r0, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -210154,20 +210146,20 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec349f0 │ │ │ │ + bl 0xfec349d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b844 │ │ │ │ + bls 0x22b824 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf94af7fc │ │ │ │ stcls 6, cr4, [r4], {3} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ andeq lr, r4, #64, 20 @ 0x40000 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ @@ -210178,26 +210170,26 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec34a50 │ │ │ │ + bl 0xfec34a30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4508 │ │ │ │ - bls 0x39586c │ │ │ │ + bls 0x39584c │ │ │ │ @ instruction: 0xf918f7fc │ │ │ │ - blt 0x9cc11c │ │ │ │ + blt 0x9cc0fc │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xdcfac │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xdcf8c │ │ │ │ streq lr, [r2], -r4, asr #20 │ │ │ │ streq lr, [r3, -r5, asr #20] │ │ │ │ ldrbvs lr, [r1, -r0, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -210216,115 +210208,115 @@ │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a08 │ │ │ │ @ instruction: 0xf7fce000 │ │ │ │ strmi pc, [r3], -r3, ror #17 │ │ │ │ @ instruction: 0xbc06e9dd │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xdd865 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xdd845 │ │ │ │ streq lr, [fp], #-2624 @ 0xfffff5c0 │ │ │ │ streq lr, [ip, #-2625] @ 0xfffff5bf │ │ │ │ ldrbmi lr, [r2, #-2243]! @ 0xfffff73d │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r0!, {r0, r2, r3, r4, r5, r7, fp, sp, lr, pc} │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34b24 │ │ │ │ + bl 0xfec34b04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22b978 │ │ │ │ + bls 0x22b958 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8b0f7fc │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, ip, #536576 @ 0x83000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c16cc │ │ │ │ + bmi 0x2c16ac │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21baf2 │ │ │ │ + blx 0x21bad2 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34b88 │ │ │ │ + bl 0xfec34b68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b9dc │ │ │ │ + bls 0x22b9bc │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf87ef7fc │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c1718 │ │ │ │ + blt 0x17c16f8 │ │ │ │ svccs 0x005fe8d0 │ │ │ │ smlabbeq r3, r2, sl, lr │ │ │ │ svcne 0x005ce8c0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21bb5a │ │ │ │ + blx 0x21bb3a │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34bf0 │ │ │ │ + bl 0xfec34bd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22ba44 │ │ │ │ + bls 0x22ba24 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf84af7fc │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, ip, #536576 @ 0x83000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c1798 │ │ │ │ + bmi 0x2c1778 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21bbbe │ │ │ │ + blx 0x21bb9e │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34c54 │ │ │ │ + bl 0xfec34c34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22baa8 │ │ │ │ + bls 0x22ba88 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf818f7fc │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c17e4 │ │ │ │ + blt 0x7c17c4 │ │ │ │ svcgt 0x0000e850 │ │ │ │ andeq lr, r3, #140, 20 @ 0x8c000 │ │ │ │ tstcs r0, r0, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -210333,20 +210325,20 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34cbc │ │ │ │ + bl 0xfec34c9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22bb10 │ │ │ │ + bls 0x22baf0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xffe4f7fb │ │ │ │ stcls 6, cr4, [r4], {3} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ andeq lr, r4, #128, 20 @ 0x80000 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ @@ -210357,26 +210349,26 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec34d1c │ │ │ │ + bl 0xfec34cfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4508 │ │ │ │ - bls 0x395b38 │ │ │ │ + bls 0x395b18 │ │ │ │ @ instruction: 0xffb2f7fb │ │ │ │ - blt 0x9cc3e8 │ │ │ │ + blt 0x9cc3c8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xdd278 │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xdd258 │ │ │ │ streq lr, [r2], -r4, lsl #21 │ │ │ │ streq lr, [r3, -r5, lsl #21] │ │ │ │ ldrbvs lr, [r1, -r0, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -210395,97 +210387,97 @@ │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a08 │ │ │ │ @ instruction: 0xf7fbe000 │ │ │ │ @ instruction: 0x4603ff7d │ │ │ │ @ instruction: 0xbc06e9dd │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xddb31 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xddb11 │ │ │ │ streq lr, [fp], #-2688 @ 0xfffff580 │ │ │ │ streq lr, [ip, #-2689] @ 0xfffff57f │ │ │ │ ldrbmi lr, [r2, #-2243]! @ 0xfffff73d │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r0!, {r0, r2, r3, r4, r5, r7, fp, sp, lr, pc} │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34df0 │ │ │ │ + bl 0xfec34dd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22bc44 │ │ │ │ + bls 0x22bc24 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xff4af7fb │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ - blls 0x20a578 │ │ │ │ + blls 0x20a558 │ │ │ │ vminnm.f32 s30, s6, s30 │ │ │ │ @ instruction: 0x46844570 │ │ │ │ svclt 0x00a8b2c3 │ │ │ │ vqshlu.s64 q2, q10, #63 @ 0x3f │ │ │ │ ldm r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r1, r9, #316 @ 0x13c │ │ │ │ stmia r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr12, [r0], {68} @ 0x44 │ │ │ │ @ instruction: 0x4603d1f7 │ │ │ │ addmi fp, r3, #72, 4 @ 0x80000004 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2923f0 │ │ │ │ + bmi 0x2923d0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34e6c │ │ │ │ + bl 0xfec34e4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22bcc0 │ │ │ │ + bls 0x22bca0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xff0cf7fb │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ - blls 0x20a4f4 │ │ │ │ + blls 0x20a4d4 │ │ │ │ vmaxnm.f32 s30, s6, s30 │ │ │ │ @ instruction: 0x46844570 │ │ │ │ svclt 0x00a8b283 │ │ │ │ vqshlu.s64 q2, q10, #63 @ 0x3f │ │ │ │ ldm r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r1, r9, #380 @ 0x17c │ │ │ │ stmia r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr12, [r0], {84} @ 0x54 │ │ │ │ @ instruction: 0x4603d1f7 │ │ │ │ addmi fp, r3, #8, 4 @ 0x80000000 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x29246c │ │ │ │ + bmi 0x29244c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34ee8 │ │ │ │ + bl 0xfec34ec8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22bd3c │ │ │ │ + bls 0x22bd1c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9c04 │ │ │ │ strmi pc, [r3], -sp, asr #29 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addmi r6, r4, #0, 16 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ strmi fp, [r1], -r8, lsr #31 │ │ │ │ @@ -210514,15 +210506,15 @@ │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fb980a │ │ │ │ @ instruction: 0xf3bffe91 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4694237f │ │ │ │ strbmi r4, [ip, #1561] @ 0x619 │ │ │ │ - bl 0x1d2f6c0 │ │ │ │ + bl 0x1d2f6a0 │ │ │ │ strbmi r0, [r5], -r8, lsl #6 │ │ │ │ strmi r4, [pc], -r6, ror #12 │ │ │ │ @ instruction: 0x4664bfbc │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcsmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcsmi fp, r2, #8, 30 │ │ │ │ @@ -210539,20 +210531,20 @@ │ │ │ │ @ instruction: 0x46394630 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34ff4 │ │ │ │ + bl 0xfec34fd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22be48 │ │ │ │ + bls 0x22be28 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9c04 │ │ │ │ strmi pc, [r3], -r7, asr #28 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addmi r6, r4, #0, 16 │ │ │ │ svclt 0x00284622 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ @@ -210605,82 +210597,82 @@ │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec350fc │ │ │ │ + bl 0xfec350dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22bf50 │ │ │ │ + bls 0x22bf30 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r4, #1004] @ 0x3ec │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ - blls 0x20a884 │ │ │ │ + blls 0x20a864 │ │ │ │ vminnm.f32 s30, s6, s30 │ │ │ │ @ instruction: 0x46844570 │ │ │ │ svclt 0x00b8b2c3 │ │ │ │ vqshlu.s64 q2, q10, #63 @ 0x3f │ │ │ │ ldm r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r1, r9, #316 @ 0x13c │ │ │ │ stmia r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr12, [r0], {68} @ 0x44 │ │ │ │ @ instruction: 0x4603d1f7 │ │ │ │ addmi fp, r3, #72, 4 @ 0x80000004 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2926fc │ │ │ │ + bmi 0x2926dc │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35178 │ │ │ │ + bl 0xfec35158 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22bfcc │ │ │ │ + bls 0x22bfac │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2 7, cr15, [r6, #1004] @ 0x3ec │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ - blls 0x20a800 │ │ │ │ + blls 0x20a7e0 │ │ │ │ vmaxnm.f32 s30, s6, s30 │ │ │ │ @ instruction: 0x46844570 │ │ │ │ svclt 0x00b8b283 │ │ │ │ vqshlu.s64 q2, q10, #63 @ 0x3f │ │ │ │ ldm r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r1, r9, #380 @ 0x17c │ │ │ │ stmia r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr12, [r0], {84} @ 0x54 │ │ │ │ @ instruction: 0x4603d1f7 │ │ │ │ addmi fp, r3, #8, 4 @ 0x80000000 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x292778 │ │ │ │ + bmi 0x292758 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec351f4 │ │ │ │ + bl 0xfec351d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c048 │ │ │ │ + bls 0x22c028 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9c04 │ │ │ │ strmi pc, [r3], -r7, asr #26 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addmi r6, r4, #0, 16 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0x4601bfb8 │ │ │ │ @@ -210709,15 +210701,15 @@ │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fb980a │ │ │ │ @ instruction: 0xf3bffd0b │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4694237f │ │ │ │ strbmi r4, [r1, #1561]! @ 0x619 │ │ │ │ - bl 0x1eef9cc │ │ │ │ + bl 0x1eef9ac │ │ │ │ strbmi r0, [r5], -r1, lsl #6 │ │ │ │ strmi r4, [pc], -r6, ror #12 │ │ │ │ @ instruction: 0x4664bfbc │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcsmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcsmi fp, r2, #8, 30 │ │ │ │ @@ -210734,20 +210726,20 @@ │ │ │ │ @ instruction: 0x46394630 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35300 │ │ │ │ + bl 0xfec352e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c154 │ │ │ │ + bls 0x22c134 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9c04 │ │ │ │ strmi pc, [r3], -r1, asr #25 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addmi r6, r4, #0, 16 │ │ │ │ svclt 0x00384622 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ @@ -210800,198 +210792,198 @@ │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35408 │ │ │ │ + bl 0xfec353e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22c25c │ │ │ │ + bls 0x22c23c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2 7, cr15, [lr], #-1004 @ 0xfffffc14 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, sl, lr}^ │ │ │ │ - bcs 0xedf40 │ │ │ │ + bcs 0xedf20 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3546c │ │ │ │ + bl 0xfec3544c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c2c0 │ │ │ │ + bls 0x22c2a0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2 7, cr15, [ip], {251} @ 0xfb │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, sl, lr}^ │ │ │ │ - bcs 0xedfe4 │ │ │ │ + bcs 0xedfc4 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec354d0 │ │ │ │ + bl 0xfec354b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c324 │ │ │ │ + bls 0x22c304 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xff79c2da │ │ │ │ + blx 0xff79c2ba │ │ │ │ stmdbls r4, {r0, r1, r9, sl, lr} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ stmda r3, {r3, sl, lr}^ │ │ │ │ - bcs 0xdeb00 │ │ │ │ + bcs 0xdeae0 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x2c2074 │ │ │ │ + bmi 0x2c2054 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21c49a │ │ │ │ + blx 0x21c47a │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35530 │ │ │ │ + bl 0xfec35510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ - bls 0x2ec384 │ │ │ │ + bls 0x2ec364 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xfeb9c33a │ │ │ │ + blx 0xfeb9c31a │ │ │ │ ldmib sp, {r0, r1, r9, sl, lr}^ │ │ │ │ vabal.u q2, d15, d6 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmdbne r0, {r0, r1, r2, r3, r4, r5, r6, r8} │ │ │ │ stmia r3, {r0, r3, r5, r6, r8, lr}^ │ │ │ │ - bcs 0xde92c │ │ │ │ + bcs 0xde90c │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2820d8 │ │ │ │ + bmi 0x2820b8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35590 │ │ │ │ + bl 0xfec35570 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22c3e4 │ │ │ │ + bls 0x22c3c4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x1f9c39a │ │ │ │ + blx 0x1f9c37a │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, lr}^ │ │ │ │ - bcs 0xee0c8 │ │ │ │ + bcs 0xee0a8 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec355f4 │ │ │ │ + bl 0xfec355d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c448 │ │ │ │ + bls 0x22c428 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x131c3fe │ │ │ │ + blx 0x131c3de │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c2184 │ │ │ │ + blt 0x17c2164 │ │ │ │ ldm r0, {r0, r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ andsmi r2, sl, pc, asr pc │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xee1d4908 │ │ │ │ - blt 0x14ee1f4 │ │ │ │ + blt 0x14ee1d4 │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3565c │ │ │ │ + bl 0xfec3563c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c4b0 │ │ │ │ + bls 0x22c490 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x61c466 │ │ │ │ + blx 0x61c446 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, lr}^ │ │ │ │ - bcs 0xee1d4 │ │ │ │ + bcs 0xee1b4 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec356c0 │ │ │ │ + bl 0xfec356a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c514 │ │ │ │ + bls 0x22c4f4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xff99c4c8 │ │ │ │ + blx 0xff99c4a8 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c2250 │ │ │ │ + blt 0x7c2230 │ │ │ │ svcgt 0x0000e850 │ │ │ │ @ instruction: 0x0c03ea0c │ │ │ │ andgt lr, r0, #64, 16 @ 0x400000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -211000,174 +210992,174 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35728 │ │ │ │ + bl 0xfec35708 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c57c │ │ │ │ + bls 0x22c55c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xfec9c530 │ │ │ │ + blx 0xfec9c510 │ │ │ │ stmdbls r4, {r0, r1, r9, sl, lr} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ stmda r3, {r3, lr}^ │ │ │ │ - bcs 0xded58 │ │ │ │ + bcs 0xded38 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x2c22cc │ │ │ │ + bmi 0x2c22ac │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21c6f2 │ │ │ │ + blx 0x21c6d2 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35788 │ │ │ │ + bl 0xfec35768 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4506 │ │ │ │ - bls 0x3165a4 │ │ │ │ - blx 0x201c594 │ │ │ │ - blt 0x9cce54 │ │ │ │ + bls 0x316584 │ │ │ │ + blx 0x201c574 │ │ │ │ + blt 0x9cce34 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xddce4 │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xddcc4 │ │ │ │ andsmi r4, sp, r4, lsl r0 │ │ │ │ ldrbmi lr, [r1, #-2240]! @ 0xfffff740 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ sbcspl fp, r1, r8, lsr #20 │ │ │ │ andlt fp, r3, r1, lsr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec357f0 │ │ │ │ + bl 0xfec357d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ - bls 0x2ec644 │ │ │ │ + bls 0x2ec624 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x139c5f8 │ │ │ │ + blx 0x139c5d8 │ │ │ │ ldmib sp, {r0, r1, r9, sl, lr}^ │ │ │ │ vabal.u q2, d15, d6 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ eormi r0, r0, pc, ror r1 │ │ │ │ stmia r3, {r0, r3, r5, lr}^ │ │ │ │ - bcs 0xdebec │ │ │ │ + bcs 0xdebcc │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x282398 │ │ │ │ + bmi 0x282378 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35850 │ │ │ │ + bl 0xfec35830 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22c6a4 │ │ │ │ + bls 0x22c684 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x79c658 │ │ │ │ + blx 0x79c638 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - bcs 0xee388 │ │ │ │ + bcs 0xee368 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec358b4 │ │ │ │ + bl 0xfec35894 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c708 │ │ │ │ + bls 0x22c6e8 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf9e8f7fb │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c2444 │ │ │ │ + blt 0x17c2424 │ │ │ │ ldm r0, {r0, r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ tstmi sl, #380 @ 0x17c │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xee1d4908 │ │ │ │ - blt 0x14ee4b4 │ │ │ │ + blt 0x14ee494 │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3591c │ │ │ │ + bl 0xfec358fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c770 │ │ │ │ + bls 0x22c750 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf9b4f7fb │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - bcs 0xee494 │ │ │ │ + bcs 0xee474 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35980 │ │ │ │ + bl 0xfec35960 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c7d4 │ │ │ │ + bls 0x22c7b4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf982f7fb │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c2510 │ │ │ │ + blt 0x7c24f0 │ │ │ │ svcgt 0x0000e850 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ andgt lr, r0, #64, 16 @ 0x400000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -211176,174 +211168,174 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec359e8 │ │ │ │ + bl 0xfec359c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c83c │ │ │ │ + bls 0x22c81c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf94ef7fb │ │ │ │ stmdbls r4, {r0, r1, r9, sl, lr} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ stmda r3, {r3, r8, r9, lr}^ │ │ │ │ - bcs 0xdf018 │ │ │ │ + bcs 0xdeff8 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x2c258c │ │ │ │ + bmi 0x2c256c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21c9b2 │ │ │ │ + blx 0x21c992 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35a48 │ │ │ │ + bl 0xfec35a28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4506 │ │ │ │ - bls 0x316864 │ │ │ │ + bls 0x316844 │ │ │ │ @ instruction: 0xf91cf7fb │ │ │ │ - blt 0x9cd114 │ │ │ │ + blt 0x9cd0f4 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xddfa4 │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xddf84 │ │ │ │ tstmi sp, #20, 6 @ 0x50000000 │ │ │ │ ldrbmi lr, [r1, #-2240]! @ 0xfffff740 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ sbcspl fp, r1, r8, lsr #20 │ │ │ │ andlt fp, r3, r1, lsr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35ab0 │ │ │ │ + bl 0xfec35a90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ - bls 0x2ec904 │ │ │ │ + bls 0x2ec8e4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8eaf7fb │ │ │ │ ldmib sp, {r0, r1, r9, sl, lr}^ │ │ │ │ vabal.u q2, d15, d6 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4320017f │ │ │ │ stmia r3, {r0, r3, r5, r8, r9, lr}^ │ │ │ │ - bcs 0xdeeac │ │ │ │ + bcs 0xdee8c │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x282658 │ │ │ │ + bmi 0x282638 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35b10 │ │ │ │ + bl 0xfec35af0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22c964 │ │ │ │ + bls 0x22c944 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8baf7fb │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, r6, lr}^ │ │ │ │ - bcs 0xee648 │ │ │ │ + bcs 0xee628 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35b74 │ │ │ │ + bl 0xfec35b54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c9c8 │ │ │ │ + bls 0x22c9a8 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf888f7fb │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c2704 │ │ │ │ + blt 0x17c26e4 │ │ │ │ ldm r0, {r0, r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ subsmi r2, sl, pc, asr pc │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xee1d4908 │ │ │ │ - blt 0x14ee774 │ │ │ │ + blt 0x14ee754 │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35bdc │ │ │ │ + bl 0xfec35bbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22ca30 │ │ │ │ + bls 0x22ca10 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf854f7fb │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, r6, lr}^ │ │ │ │ - bcs 0xee754 │ │ │ │ + bcs 0xee734 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35c40 │ │ │ │ + bl 0xfec35c20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22ca94 │ │ │ │ + bls 0x22ca74 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf822f7fb │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c27d0 │ │ │ │ + blt 0x7c27b0 │ │ │ │ svcgt 0x0000e850 │ │ │ │ @ instruction: 0x0c03ea8c │ │ │ │ andgt lr, r0, #64, 16 @ 0x400000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -211352,94 +211344,94 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35ca8 │ │ │ │ + bl 0xfec35c88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22cafc │ │ │ │ + bls 0x22cadc │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xffeef7fa │ │ │ │ stmdbls r4, {r0, r1, r9, sl, lr} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ stmda r3, {r3, r6, lr}^ │ │ │ │ - bcs 0xdf2d8 │ │ │ │ + bcs 0xdf2b8 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x2c284c │ │ │ │ + bmi 0x2c282c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21cc72 │ │ │ │ + blx 0x21cc52 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35d08 │ │ │ │ + bl 0xfec35ce8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4506 │ │ │ │ - bls 0x316b24 │ │ │ │ + bls 0x316b04 │ │ │ │ @ instruction: 0xffbcf7fa │ │ │ │ - blt 0x9cd3d4 │ │ │ │ + blt 0x9cd3b4 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xde264 │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xde244 │ │ │ │ subsmi r4, sp, r4, asr r0 │ │ │ │ ldrbmi lr, [r1, #-2240]! @ 0xfffff740 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ sbcspl fp, r1, r8, lsr #20 │ │ │ │ andlt fp, r3, r1, lsr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35d70 │ │ │ │ + bl 0xfec35d50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ - bls 0x2ecbc4 │ │ │ │ + bls 0x2ecba4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xff8af7fa │ │ │ │ ldmib sp, {r0, r1, r9, sl, lr}^ │ │ │ │ vabal.u q2, d15, d6 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ rsbmi r0, r0, pc, ror r1 │ │ │ │ stmia r3, {r0, r3, r5, r6, lr}^ │ │ │ │ - bcs 0xdf16c │ │ │ │ + bcs 0xdf14c │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x282918 │ │ │ │ + bmi 0x2828f8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35dd0 │ │ │ │ + bl 0xfec35db0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22cc24 │ │ │ │ + bls 0x22cc04 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xff5af7fa │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ subslt r9, fp, #4, 18 @ 0x10000 │ │ │ │ vminnm.f32 s30, s2, s30 │ │ │ │ @ instruction: 0x46184573 │ │ │ │ @@ -211457,20 +211449,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35e4c │ │ │ │ + bl 0xfec35e2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22cca0 │ │ │ │ + bls 0x22cc80 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xff1cf7fa │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ andslt r9, fp, #4, 18 @ 0x10000 │ │ │ │ vmaxnm.f32 s30, s2, s30 │ │ │ │ @ instruction: 0x46184573 │ │ │ │ @@ -211488,35 +211480,35 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35ec8 │ │ │ │ + bl 0xfec35ea8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22cd1c │ │ │ │ + bls 0x22ccfc │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9c04 │ │ │ │ @ instruction: 0x4602fedd │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r6, ip, #196608 @ 0x30000 │ │ │ │ svclt 0x00a84620 │ │ │ │ vqshlu.s32 d4, d8, #31 │ │ │ │ ldmda r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi ip, [ip, #3840] @ 0xf00 │ │ │ │ stmda r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r8} │ │ │ │ @ instruction: 0x4619d1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strbmi r4, [r1, #-1635]! @ 0xfffff99d │ │ │ │ - bmi 0x2d34c4 │ │ │ │ + bmi 0x2d34a4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -211530,60 +211522,60 @@ │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fa760a │ │ │ │ @ instruction: 0xf3bffe9f │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcsmi r2, sl, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1db0660 │ │ │ │ + bl 0x1db0640 │ │ │ │ ldrtmi r0, [r5], -r6, lsl #2 │ │ │ │ @ instruction: 0x4614bfbc │ │ │ │ vqshlu.s32 d4, d13, #31 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi r8, [r9, #2431] @ 0x97f │ │ │ │ ldrmi fp, [r0, #3848] @ 0xf08 │ │ │ │ stmia r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x4694d1f5 │ │ │ │ @ instruction: 0x464b4619 │ │ │ │ addsmi r4, r9, #69206016 @ 0x4200000 │ │ │ │ strbmi fp, [r4, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x31352c │ │ │ │ + bmi 0x31350c │ │ │ │ svccc 0x0070ee1d │ │ │ │ strtmi r2, [r0], -r0, lsl #12 │ │ │ │ sbcspl r4, r6, r9, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35fd4 │ │ │ │ + bl 0xfec35fb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22ce28 │ │ │ │ + bls 0x22ce08 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9c04 │ │ │ │ @ instruction: 0x4602fe57 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r6, ip, #196608 @ 0x30000 │ │ │ │ svclt 0x00284620 │ │ │ │ vqshlu.s32 d4, d8, #31 │ │ │ │ ldmda r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi ip, [ip, #3840] @ 0xf00 │ │ │ │ stmda r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r8} │ │ │ │ @ instruction: 0x4619d1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strbmi r4, [r1, #-1635]! @ 0xfffff99d │ │ │ │ - bmi 0x2d35d0 │ │ │ │ + bmi 0x2d35b0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -211597,45 +211589,45 @@ │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fa760a │ │ │ │ vcvt.f32.u32 d15, d9, #1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcsmi r2, sl, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1db076c │ │ │ │ + bl 0x1db074c │ │ │ │ ldrtmi r0, [r5], -r6, lsl #2 │ │ │ │ sasxmi fp, r4, ip │ │ │ │ vqshlu.s32 d4, d13, #31 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi r8, [r9, #2431] @ 0x97f │ │ │ │ ldrmi fp, [r0, #3848] @ 0xf08 │ │ │ │ stmia r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x4694d1f5 │ │ │ │ @ instruction: 0x464b4619 │ │ │ │ addsmi r4, r9, #69206016 @ 0x4200000 │ │ │ │ strbmi fp, [r4, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x313638 │ │ │ │ + bmi 0x313618 │ │ │ │ svccc 0x0070ee1d │ │ │ │ strtmi r2, [r0], -r0, lsl #12 │ │ │ │ sbcspl r4, r6, r9, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec360e0 │ │ │ │ + bl 0xfec360c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22cf34 │ │ │ │ + bls 0x22cf14 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2l 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ subslt r9, fp, #4, 18 @ 0x10000 │ │ │ │ vminnm.f32 s30, s2, s30 │ │ │ │ @ instruction: 0x46184573 │ │ │ │ @@ -211653,20 +211645,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3615c │ │ │ │ + bl 0xfec3613c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22cfb0 │ │ │ │ + bls 0x22cf90 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2 7, cr15, [r4, #1000] @ 0x3e8 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ andslt r9, fp, #4, 18 @ 0x10000 │ │ │ │ vmaxnm.f32 s30, s2, s30 │ │ │ │ @ instruction: 0x46184573 │ │ │ │ @@ -211684,35 +211676,35 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec361d8 │ │ │ │ + bl 0xfec361b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22d02c │ │ │ │ + bls 0x22d00c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9c04 │ │ │ │ @ instruction: 0x4602fd55 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r6, ip, #196608 @ 0x30000 │ │ │ │ svclt 0x00b84620 │ │ │ │ vqshlu.s32 d4, d8, #31 │ │ │ │ ldmda r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi ip, [ip, #3840] @ 0xf00 │ │ │ │ stmda r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r8} │ │ │ │ @ instruction: 0x4619d1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strbmi r4, [r1, #-1635]! @ 0xfffff99d │ │ │ │ - bmi 0x2d37d4 │ │ │ │ + bmi 0x2d37b4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -211726,60 +211718,60 @@ │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fa760a │ │ │ │ vcvt.u16.f16 d15, d7, #1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r2, r7, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1e70970 │ │ │ │ + bl 0x1e70950 │ │ │ │ ldrtmi r0, [r5], -r3, lsl #2 │ │ │ │ @ instruction: 0x4614bfbc │ │ │ │ vqshlu.s32 d4, d13, #31 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi r8, [r9, #2431] @ 0x97f │ │ │ │ ldrmi fp, [r0, #3848] @ 0xf08 │ │ │ │ stmia r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x4694d1f5 │ │ │ │ @ instruction: 0x464b4619 │ │ │ │ addsmi r4, r9, #69206016 @ 0x4200000 │ │ │ │ strbmi fp, [r4, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x31383c │ │ │ │ + bmi 0x31381c │ │ │ │ svccc 0x0070ee1d │ │ │ │ strtmi r2, [r0], -r0, lsl #12 │ │ │ │ sbcspl r4, r6, r9, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec362e4 │ │ │ │ + bl 0xfec362c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22d138 │ │ │ │ + bls 0x22d118 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9c04 │ │ │ │ strmi pc, [r2], -pc, asr #25 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r6, ip, #196608 @ 0x30000 │ │ │ │ svclt 0x00384620 │ │ │ │ vqshlu.s32 d4, d8, #31 │ │ │ │ ldmda r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi ip, [ip, #3840] @ 0xf00 │ │ │ │ stmda r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r8} │ │ │ │ @ instruction: 0x4619d1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strbmi r4, [r1, #-1635]! @ 0xfffff99d │ │ │ │ - bmi 0x2d38e0 │ │ │ │ + bmi 0x2d38c0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -211793,122 +211785,122 @@ │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fa760a │ │ │ │ @ instruction: 0xf3bffc91 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r2, r7, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1e70a7c │ │ │ │ + bl 0x1e70a5c │ │ │ │ ldrtmi r0, [r5], -r3, lsl #2 │ │ │ │ sasxmi fp, r4, ip │ │ │ │ vqshlu.s32 d4, d13, #31 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi r8, [r9, #2431] @ 0x97f │ │ │ │ ldrmi fp, [r0, #3848] @ 0xf08 │ │ │ │ stmia r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x4694d1f5 │ │ │ │ @ instruction: 0x464b4619 │ │ │ │ addsmi r4, r9, #69206016 @ 0x4200000 │ │ │ │ strbmi fp, [r4, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x313948 │ │ │ │ + bmi 0x313928 │ │ │ │ svccc 0x0070ee1d │ │ │ │ strtmi r2, [r0], -r0, lsl #12 │ │ │ │ sbcspl r4, r6, r9, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec363f0 │ │ │ │ + bl 0xfec363d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22d244 │ │ │ │ + bls 0x22d224 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mcrr2 7, 15, pc, sl, cr10 @ │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x004fe8d0 │ │ │ │ svcne 0x0042e8c0 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c2f94 │ │ │ │ + bmi 0x2c2f74 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21d3ba │ │ │ │ + blx 0x21d39a │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec36450 │ │ │ │ + bl 0xfec36430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22d2a4 │ │ │ │ + bls 0x22d284 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2 7, cr15, [sl], {250} @ 0xfa │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c2fe0 │ │ │ │ + blt 0x17c2fc0 │ │ │ │ svccs 0x005fe8d0 │ │ │ │ svccc 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xee1d4908 │ │ │ │ - blt 0x14ef04c │ │ │ │ + blt 0x14ef02c │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec364b4 │ │ │ │ + bl 0xfec36494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22d308 │ │ │ │ + bls 0x22d2e8 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xffb1d2ba │ │ │ │ + blx 0xffb1d29a │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x005fe8d0 │ │ │ │ svcne 0x0052e8c0 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c3058 │ │ │ │ + bmi 0x2c3038 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21d47e │ │ │ │ + blx 0x21d45e │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec36514 │ │ │ │ + bl 0xfec364f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22d368 │ │ │ │ + bls 0x22d348 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xfef1d31a │ │ │ │ + blx 0xfef1d2fa │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c30a4 │ │ │ │ + blt 0x7c3084 │ │ │ │ svcgt 0x0000e850 │ │ │ │ andcc lr, r0, #64, 16 @ 0x400000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @ instruction: 0xf08cfa9c │ │ │ │ @@ -211916,22 +211908,22 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec36578 │ │ │ │ + bl 0xfec36558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22d3cc │ │ │ │ + bls 0x22d3ac │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe29d37e │ │ │ │ + blx 0xfe29d35e │ │ │ │ stmdbls r4, {r0, r1, r9, sl, lr} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ andne lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ @@ -211940,63 +211932,63 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec365d8 │ │ │ │ + bl 0xfec365b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4506 │ │ │ │ - bls 0x3173f4 │ │ │ │ - blx 0x161d3e2 │ │ │ │ - blt 0x9cdca4 │ │ │ │ + bls 0x3173d4 │ │ │ │ + blx 0x161d3c2 │ │ │ │ + blt 0x9cdc84 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xdeb34 │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xdeb14 │ │ │ │ cmncs r1, #192, 16 @ 0xc00000 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ sbcspl fp, r1, r8, lsr #20 │ │ │ │ andlt fp, r3, r1, lsr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3663c │ │ │ │ + bl 0xfec3661c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ - bls 0x2ed490 │ │ │ │ + bls 0x2ed470 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xa1d442 │ │ │ │ + blx 0xa1d422 │ │ │ │ ldmib sp, {r0, r1, r9, sl, lr}^ │ │ │ │ vabal.u q2, d15, d6 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmia r3, {r0, r1, r2, r3, r4, r5, r6, r8}^ │ │ │ │ - bcs 0xf0a34 │ │ │ │ + bcs 0xf0a14 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2831e0 │ │ │ │ + bmi 0x2831c0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec36698 │ │ │ │ + bl 0xfec36678 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r4], {240} @ 0xf0 │ │ │ │ @ instruction: 0x1c14ea4f │ │ │ │ mcreq 0, 7, pc, cr0, cr12, {0} @ │ │ │ │ @ instruction: 0xf1bed00f │ │ │ │ @ instruction: 0xf04f0fe0 │ │ │ │ svclt 0x000c0401 │ │ │ │ @@ -212019,50 +212011,50 @@ │ │ │ │ mvnsle r2, r0, lsl #26 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf8442300 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5a0bd38 │ │ │ │ - blls 0x233534 │ │ │ │ + blls 0x233514 │ │ │ │ ldmdacc r0, {r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8d2f00b │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36728 │ │ │ │ + bl 0xfec36708 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed57c │ │ │ │ + blls 0x1ed55c │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0xfec9d52c │ │ │ │ + blx 0xfec9d50c │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ svcmi 0x0042e8c0 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c32c8 │ │ │ │ + bmi 0x2c32a8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36784 │ │ │ │ + bl 0xfec36764 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed5d8 │ │ │ │ + blls 0x1ed5b8 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0xfe11d588 │ │ │ │ + blx 0xfe11d568 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r1, r3, r4, r8, fp, ip}^ │ │ │ │ stmdbcs r0, {r0, r6, r8, r9, sl, fp, sp} │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ @@ -212070,184 +212062,184 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec367e0 │ │ │ │ + bl 0xfec367c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed634 │ │ │ │ + blls 0x1ed614 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0x159d5e4 │ │ │ │ + blx 0x159d5c4 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, r4, #12288 @ 0x3000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c3384 │ │ │ │ + bmi 0x2c3364 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36840 │ │ │ │ + bl 0xfec36820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed694 │ │ │ │ + blls 0x1ed674 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0x99d644 │ │ │ │ + blx 0x99d624 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, r4, #274432 @ 0x43000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c33e4 │ │ │ │ + bmi 0x2c33c4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec368a0 │ │ │ │ + bl 0xfec36880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed6f4 │ │ │ │ + blls 0x1ed6d4 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf9f2f7fa │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, r4, #536576 @ 0x83000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c3444 │ │ │ │ + bmi 0x2c3424 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36900 │ │ │ │ + bl 0xfec368e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed754 │ │ │ │ + blls 0x1ed734 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf9c2f7fa │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, sl, lr}^ │ │ │ │ - bcs 0xef434 │ │ │ │ + bcs 0xef414 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3695c │ │ │ │ + bl 0xfec3693c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed7b0 │ │ │ │ + blls 0x1ed790 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf994f7fa │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, lr}^ │ │ │ │ - bcs 0xef490 │ │ │ │ + bcs 0xef470 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec369b8 │ │ │ │ + bl 0xfec36998 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed80c │ │ │ │ + blls 0x1ed7ec │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf966f7fa │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ - bcs 0xef4ec │ │ │ │ + bcs 0xef4cc │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36a14 │ │ │ │ + bl 0xfec369f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed868 │ │ │ │ + blls 0x1ed848 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf938f7fa │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, r6, lr}^ │ │ │ │ - bcs 0xef548 │ │ │ │ + bcs 0xef528 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36a70 │ │ │ │ + bl 0xfec36a50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed8c4 │ │ │ │ + blls 0x1ed8a4 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf90af7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsblt fp, r2, #88, 4 @ 0x80000005 │ │ │ │ pkhbtmi r4, r6, r0, lsl #5 │ │ │ │ svclt 0x00a8b2c3 │ │ │ │ @@ -212264,20 +212256,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36ae8 │ │ │ │ + bl 0xfec36ac8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed93c │ │ │ │ + blls 0x1ed91c │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf8cef7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsclt fp, r2, #216, 4 @ 0x8000000d │ │ │ │ pkhbtmi r4, r4, r0, lsl #5 │ │ │ │ ldrmi fp, [r4], r8, lsr #31 │ │ │ │ @@ -212296,23 +212288,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21dadc │ │ │ │ + bl 0x21dabc │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36b74 │ │ │ │ + bl 0xfec36b54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed9c8 │ │ │ │ + blls 0x1ed9a8 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf888f7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsblt fp, r2, #88, 4 @ 0x80000005 │ │ │ │ pkhbtmi r4, r6, r0, lsl #5 │ │ │ │ svclt 0x00b8b2c3 │ │ │ │ @@ -212329,20 +212321,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36bec │ │ │ │ + bl 0xfec36bcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1eda40 │ │ │ │ + blls 0x1eda20 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf84cf7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsclt fp, r2, #216, 4 @ 0x8000000d │ │ │ │ pkhbtmi r4, r4, r0, lsl #5 │ │ │ │ @ instruction: 0x4694bfb8 │ │ │ │ @@ -212361,54 +212353,54 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21dbe0 │ │ │ │ + bl 0x21dbc0 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36c78 │ │ │ │ + bl 0xfec36c58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1edacc │ │ │ │ + blls 0x1edaac │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf806f7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsblt fp, r2, #-1342177275 @ 0xb0000005 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ stc2 10, cr15, [r3], {95} @ 0x5f @ │ │ │ │ ldrmi fp, [r0], -r8, lsr #31 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svc 0x004fe8d1 │ │ │ │ smlattle r3, r6, r5, r4 │ │ │ │ svceq 0x0044e8c1 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ - blx 0x14b1534 │ │ │ │ + blx 0x14b1514 │ │ │ │ ldrmi pc, [ip, #910] @ 0x38e │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x294270 │ │ │ │ + bmi 0x294250 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36cf4 │ │ │ │ + bl 0xfec36cd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1edb48 │ │ │ │ + blls 0x1edb28 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xffc8f7f9 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsclt fp, r2, #-1342177267 @ 0xb000000d │ │ │ │ @ instruction: 0x46184293 │ │ │ │ ldrmi fp, [r0], -r8, lsr #31 │ │ │ │ @@ -212426,54 +212418,54 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21dce4 │ │ │ │ + bl 0x21dcc4 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36d7c │ │ │ │ + bl 0xfec36d5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1edbd0 │ │ │ │ + blls 0x1edbb0 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xff84f7f9 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsblt fp, r2, #-1342177275 @ 0xb0000005 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ stc2 10, cr15, [r3], {95} @ 0x5f @ │ │ │ │ @ instruction: 0x4610bfb8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svc 0x004fe8d1 │ │ │ │ smlattle r3, r6, r5, r4 │ │ │ │ svceq 0x0044e8c1 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ - blx 0x14b1638 │ │ │ │ + blx 0x14b1618 │ │ │ │ ldrmi pc, [ip, #910] @ 0x38e │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x294374 │ │ │ │ + bmi 0x294354 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36df8 │ │ │ │ + bl 0xfec36dd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1edc4c │ │ │ │ + blls 0x1edc2c │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xff46f7f9 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsclt fp, r2, #-1342177267 @ 0xb000000d │ │ │ │ @ instruction: 0x46184293 │ │ │ │ @ instruction: 0x4610bfb8 │ │ │ │ @@ -212491,31 +212483,31 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21dde8 │ │ │ │ + bl 0x21ddc8 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec36e80 │ │ │ │ + bl 0xfec36e60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r4], {240} @ 0xf0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ - b 0x14adcd0 │ │ │ │ + b 0x14adcb0 │ │ │ │ @ instruction: 0xf01c1c14 │ │ │ │ andle r0, pc, r0, ror #29 │ │ │ │ svceq 0x00e0f1be │ │ │ │ streq pc, [r1], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf00cbf0c │ │ │ │ - b 0x14a34c4 │ │ │ │ - blx 0x1e7624 │ │ │ │ + b 0x14a34a4 │ │ │ │ + blx 0x1e7604 │ │ │ │ @ instruction: 0xf10efe0e │ │ │ │ - b 0x86f8b0 │ │ │ │ + b 0x86f890 │ │ │ │ @ instruction: 0xd1240f01 │ │ │ │ streq pc, [r1, #-17] @ 0xffffffef │ │ │ │ vrhadd.s8 d29, d4, d21 │ │ │ │ vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldcmi 0, cr0, [r2], {149} @ 0x95 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ strmi r6, [r1], #-2048 @ 0xfffff800 │ │ │ │ @@ -212527,49 +212519,49 @@ │ │ │ │ svccc 0x005ee8c1 │ │ │ │ svceq 0x0000f1be │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ @ instruction: 0xf8448f5b │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blls 0x24f1e4 │ │ │ │ + blls 0x24f1c4 │ │ │ │ @ instruction: 0xf00a4622 │ │ │ │ stmdbls r5, {r0, r1, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf80ef75c │ │ │ │ + @ instruction: 0xf81ef75c │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36f1c │ │ │ │ + bl 0xfec36efc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edd70 │ │ │ │ + blls 0x1edd50 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ mrc2 7, 5, pc, cr4, cr9, {7} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ svcmi 0x0052e8c0 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c3abc │ │ │ │ + bmi 0x2c3a9c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36f78 │ │ │ │ + bl 0xfec36f58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eddcc │ │ │ │ + blls 0x1eddac │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ mcr2 7, 4, pc, cr6, cr9, {7} @ │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r1, r3, r4, r8, fp, ip}^ │ │ │ │ stmdbcs r0, {r0, r4, r6, r8, r9, sl, fp, sp} │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ @@ -212579,184 +212571,184 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36fd4 │ │ │ │ + bl 0xfec36fb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ede28 │ │ │ │ + blls 0x1ede08 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ mrc2 7, 2, pc, cr8, cr9, {7} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, r4, #12288 @ 0x3000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c3b78 │ │ │ │ + bmi 0x2c3b58 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37034 │ │ │ │ + bl 0xfec37014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ede88 │ │ │ │ + blls 0x1ede68 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ mcr2 7, 1, pc, cr8, cr9, {7} @ │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, r4, #274432 @ 0x43000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c3bd8 │ │ │ │ + bmi 0x2c3bb8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37094 │ │ │ │ + bl 0xfec37074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edee8 │ │ │ │ + blls 0x1edec8 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2l 7, cr15, [r8, #996]! @ 0x3e4 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, r4, #536576 @ 0x83000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c3c38 │ │ │ │ + bmi 0x2c3c18 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec370f4 │ │ │ │ + bl 0xfec370d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edf48 │ │ │ │ + blls 0x1edf28 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ stc2l 7, cr15, [r8, #996] @ 0x3e4 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, sl, lr}^ │ │ │ │ - bcs 0xefc68 │ │ │ │ + bcs 0xefc48 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37150 │ │ │ │ + bl 0xfec37130 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edfa4 │ │ │ │ + blls 0x1edf84 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2 7, cr15, [sl, #996] @ 0x3e4 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, lr}^ │ │ │ │ - bcs 0xefcc4 │ │ │ │ + bcs 0xefca4 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec371ac │ │ │ │ + bl 0xfec3718c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ee000 │ │ │ │ + blls 0x1edfe0 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ stc2l 7, cr15, [ip, #-996]! @ 0xfffffc1c │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ - bcs 0xefd20 │ │ │ │ + bcs 0xefd00 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37208 │ │ │ │ + bl 0xfec371e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ee05c │ │ │ │ + blls 0x1ee03c │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2 7, cr15, [lr, #-996]! @ 0xfffffc1c │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, r6, lr}^ │ │ │ │ - bcs 0xefd7c │ │ │ │ + bcs 0xefd5c │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37264 │ │ │ │ + bl 0xfec37244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee0b8 │ │ │ │ + blls 0x1ee098 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2 7, cr15, [r0, #-996] @ 0xfffffc1c │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r2, #24, 4 @ 0x80000001 │ │ │ │ pkhbtmi r4, r6, r0, lsl #5 │ │ │ │ svclt 0x00a8b283 │ │ │ │ @@ -212773,20 +212765,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec372dc │ │ │ │ + bl 0xfec372bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee130 │ │ │ │ + blls 0x1ee110 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2l 7, cr15, [r4], {249} @ 0xf9 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #152, 4 @ 0x80000009 │ │ │ │ pkhbtmi r4, r4, r0, lsl #5 │ │ │ │ ldrmi fp, [r4], r8, lsr #31 │ │ │ │ @@ -212805,23 +212797,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e2d0 │ │ │ │ + bl 0x21e2b0 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37368 │ │ │ │ + bl 0xfec37348 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee1bc │ │ │ │ + blls 0x1ee19c │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ stc2 7, cr15, [lr], {249} @ 0xf9 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r2, #24, 4 @ 0x80000001 │ │ │ │ pkhbtmi r4, r6, r0, lsl #5 │ │ │ │ svclt 0x00b8b283 │ │ │ │ @@ -212838,20 +212830,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec373e0 │ │ │ │ + bl 0xfec373c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee234 │ │ │ │ + blls 0x1ee214 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ mrrc2 7, 15, pc, r2, cr9 @ │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #152, 4 @ 0x80000009 │ │ │ │ pkhbtmi r4, r4, r0, lsl #5 │ │ │ │ @ instruction: 0x4694bfb8 │ │ │ │ @@ -212870,56 +212862,56 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e3d4 │ │ │ │ + bl 0x21e3b4 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3746c │ │ │ │ + bl 0xfec3744c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee2c0 │ │ │ │ + blls 0x1ee2a0 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ stc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r2, #-1342177279 @ 0xb0000001 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ stc2 10, cr15, [r3], {31} @ │ │ │ │ ldrmi fp, [r0], -r8, lsr #31 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svc 0x005fe8d1 │ │ │ │ smlattle r3, r6, r5, r4 │ │ │ │ svceq 0x0054e8c1 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ - blx 0x4b1d28 │ │ │ │ + blx 0x4b1d08 │ │ │ │ ldrmi pc, [ip, #910] @ 0x38e │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x294a64 │ │ │ │ + bmi 0x294a44 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec374e8 │ │ │ │ + bl 0xfec374c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee33c │ │ │ │ + blls 0x1ee31c │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ - blx 0xff49e2ea │ │ │ │ + blx 0xff49e2ca │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ ldrmi fp, [r0], -r8, lsr #31 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svcne 0x005fe8dc │ │ │ │ @@ -212935,56 +212927,56 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e4d8 │ │ │ │ + bl 0x21e4b8 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37570 │ │ │ │ + bl 0xfec37550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee3c4 │ │ │ │ + blls 0x1ee3a4 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ - blx 0xfe39e372 │ │ │ │ + blx 0xfe39e352 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r2, #-1342177279 @ 0xb0000001 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ stc2 10, cr15, [r3], {31} @ │ │ │ │ @ instruction: 0x4610bfb8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svc 0x005fe8d1 │ │ │ │ smlattle r3, r6, r5, r4 │ │ │ │ svceq 0x0054e8c1 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ - blx 0x4b1e2c │ │ │ │ + blx 0x4b1e0c │ │ │ │ ldrmi pc, [ip, #910] @ 0x38e │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x294b68 │ │ │ │ + bmi 0x294b48 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec375ec │ │ │ │ + bl 0xfec375cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee440 │ │ │ │ + blls 0x1ee420 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ - blx 0x141e3ee │ │ │ │ + blx 0x141e3ce │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ @ instruction: 0x4610bfb8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svcne 0x005fe8dc │ │ │ │ @@ -213000,223 +212992,223 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e5dc │ │ │ │ + bl 0x21e5bc │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec37674 │ │ │ │ + bl 0xfec37654 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ - blt 0x1c31cf4 │ │ │ │ + blt 0x1c31cd4 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r3, #10256 @ 0x2810 │ │ │ │ strls r9, [r0], #-3079 @ 0xfffff3f9 │ │ │ │ - blt 0x19f1ce0 │ │ │ │ + blt 0x19f1cc0 │ │ │ │ @ instruction: 0xf7f99a06 │ │ │ │ vtbl.8 d15, {d15-d18}, d5 │ │ │ │ adclt r8, r4, #364 @ 0x16c │ │ │ │ svccs 0x005fe8d0 │ │ │ │ smlatble r3, r2, r2, r4 │ │ │ │ svcpl 0x0053e8c0 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xee1d4907 │ │ │ │ - blt 0x14f0278 │ │ │ │ + blt 0x14f0258 │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec376dc │ │ │ │ + bl 0xfec376bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x19f1d38 │ │ │ │ + blt 0x19f1d18 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f4510 │ │ │ │ + blls 0x1f44f0 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f92302 │ │ │ │ @ instruction: 0xf3bffad3 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmia r0, {r0, r1, r2, r3, r4, r6, r8, r9, sl, fp, sp}^ │ │ │ │ - blcs 0xf4254 │ │ │ │ + blcs 0xf4234 │ │ │ │ vsra.u64 , , #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3773c │ │ │ │ + bl 0xfec3771c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x19f1d98 │ │ │ │ + blt 0x19f1d78 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f4570 │ │ │ │ + blls 0x1f4550 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f92302 │ │ │ │ vtbl.8 d15, {d31-, , #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec377a0 │ │ │ │ + bl 0xfec37780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x19f1dfc │ │ │ │ + blt 0x19f1ddc │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f45d4 │ │ │ │ + blls 0x1f45b4 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f92302 │ │ │ │ @ instruction: 0xf3bffa71 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0x116c344 │ │ │ │ + b 0x116c324 │ │ │ │ stmia r0, {r2, r8, r9}^ │ │ │ │ stmdbcs r0, {r0, r4, r6, r8, r9, sl, fp, ip, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37804 │ │ │ │ + bl 0xfec377e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x19f1e60 │ │ │ │ + blt 0x19f1e40 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f4638 │ │ │ │ + blls 0x1f4618 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f92302 │ │ │ │ vshll.u32 , d31, #31 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0xfe16c3a8 │ │ │ │ + b 0xfe16c388 │ │ │ │ stmia r0, {r2, r8, r9}^ │ │ │ │ stmdbcs r0, {r0, r4, r6, r8, r9, sl, fp, ip, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37868 │ │ │ │ + bl 0xfec37848 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee6bc │ │ │ │ + blls 0x1ee69c │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ - blx 0x49e668 │ │ │ │ + blx 0x49e648 │ │ │ │ vtbx.8 d11, {d15-d17}, d18 │ │ │ │ addslt r8, r2, #364 @ 0x16c │ │ │ │ svcne 0x005fe8d0 │ │ │ │ stmia r0, {r0, r4, lr}^ │ │ │ │ - blcs 0xe83e4 │ │ │ │ + blcs 0xe83c4 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x30440c │ │ │ │ + bmi 0x3043ec │ │ │ │ svccc 0x0070ee1d │ │ │ │ tstcs r0, r8, asr #20 │ │ │ │ sbcspl fp, r1, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec378cc │ │ │ │ + bl 0xfec378ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee720 │ │ │ │ + blls 0x1ee700 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf9dcf7f9 │ │ │ │ vtbx.8 d11, {d15-d17}, d18 │ │ │ │ addslt r8, r2, #364 @ 0x16c │ │ │ │ svcne 0x005fe8d0 │ │ │ │ stmia r0, {r0, r4, r8, r9, lr}^ │ │ │ │ - blcs 0xe8448 │ │ │ │ + blcs 0xe8428 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x304470 │ │ │ │ + bmi 0x304450 │ │ │ │ svccc 0x0070ee1d │ │ │ │ tstcs r0, r8, asr #20 │ │ │ │ sbcspl fp, r1, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37930 │ │ │ │ + bl 0xfec37910 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee784 │ │ │ │ + blls 0x1ee764 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf9aaf7f9 │ │ │ │ vtbx.8 d11, {d15-d17}, d18 │ │ │ │ addslt r8, r2, #364 @ 0x16c │ │ │ │ svcne 0x005fe8d0 │ │ │ │ stmia r0, {r0, r4, r6, lr}^ │ │ │ │ - blcs 0xe84ac │ │ │ │ + blcs 0xe848c │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x3044d4 │ │ │ │ + bmi 0x3044b4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ tstcs r0, r8, asr #20 │ │ │ │ sbcspl fp, r1, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec37994 │ │ │ │ + bl 0xfec37974 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26e7e8 │ │ │ │ + blls 0x26e7c8 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf978f7f9 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r4, #-1342177279 @ 0xb0000001 │ │ │ │ addslt fp, sl, #216, 20 @ 0xd8000 │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ @@ -213236,23 +213228,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e98c │ │ │ │ + bl 0x21e96c │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37a24 │ │ │ │ + bl 0xfec37a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee878 │ │ │ │ + blls 0x1ee858 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf930f7f9 │ │ │ │ vrsubhn.i d4, , q3 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf3bfba58 │ │ │ │ addlt r8, r0, #364 @ 0x16c │ │ │ │ @@ -213272,23 +213264,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21ea1c │ │ │ │ + bl 0x21e9fc │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec37ab4 │ │ │ │ + bl 0xfec37a94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26e908 │ │ │ │ + blls 0x26e8e8 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf8e8f7f9 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r4, #-1342177279 @ 0xb0000001 │ │ │ │ addslt fp, sl, #216, 20 @ 0xd8000 │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ @@ -213308,23 +213300,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21eaac │ │ │ │ + bl 0x21ea8c │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37b44 │ │ │ │ + bl 0xfec37b24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee998 │ │ │ │ + blls 0x1ee978 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf8a0f7f9 │ │ │ │ vrsubhn.i d4, , q3 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf3bfba58 │ │ │ │ addlt r8, r0, #364 @ 0x16c │ │ │ │ @@ -213344,29 +213336,29 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21eb3c │ │ │ │ + bl 0x21eb1c │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec37bd4 │ │ │ │ + bl 0xfec37bb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26ea28 │ │ │ │ + blls 0x26ea08 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf858f7f9 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r4, #-1342177279 @ 0xb0000001 │ │ │ │ - blx 0x8cf560 │ │ │ │ + blx 0x8cf540 │ │ │ │ adcmi pc, r0, #33536 @ 0x8300 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strtmi fp, [r0], -r8, lsr #31 │ │ │ │ ldm r1, {r1, r6, r9, fp, ip, sp, pc}^ │ │ │ │ strbmi lr, [r6, #3935]! @ 0xf5f │ │ │ │ stmia r1, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr2, [r0, #-340] @ 0xfffffeac │ │ │ │ @@ -213380,65 +213372,65 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21ebcc │ │ │ │ + bl 0x21ebac │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37c64 │ │ │ │ + bl 0xfec37c44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1eeab8 │ │ │ │ + blls 0x1eea98 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf810f7f9 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf3bfba58 │ │ │ │ addlt r8, r0, #364 @ 0x16c │ │ │ │ svclt 0x00a84290 │ │ │ │ - blx 0xfe4f22dc │ │ │ │ + blx 0xfe4f22bc │ │ │ │ ldm ip, {r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r1, r9, #380 @ 0x17c │ │ │ │ stmia ip, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr14, [r0], {84} @ 0x54 │ │ │ │ @ instruction: 0x469ed1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strmi fp, [lr, #651] @ 0x28b │ │ │ │ - bmi 0x29525c │ │ │ │ + bmi 0x29523c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21ec5c │ │ │ │ + bl 0x21ec3c │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec37cf4 │ │ │ │ + bl 0xfec37cd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26eb48 │ │ │ │ + blls 0x26eb28 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xffc8f7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r4, #-1342177279 @ 0xb0000001 │ │ │ │ - blx 0x8cf680 │ │ │ │ + blx 0x8cf660 │ │ │ │ adcmi pc, r0, #33536 @ 0x8300 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0x4620bfb8 │ │ │ │ ldm r1, {r1, r6, r9, fp, ip, sp, pc}^ │ │ │ │ strbmi lr, [r6, #3935]! @ 0xf5f │ │ │ │ stmia r1, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr2, [r0, #-340] @ 0xfffffeac │ │ │ │ @@ -213452,67 +213444,67 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21ecec │ │ │ │ + bl 0x21eccc │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37d84 │ │ │ │ + bl 0xfec37d64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1eebd8 │ │ │ │ + blls 0x1eebb8 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xff80f7f8 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf3bfba58 │ │ │ │ addlt r8, r0, #364 @ 0x16c │ │ │ │ svclt 0x00b84290 │ │ │ │ - blx 0xfe4f23fc │ │ │ │ + blx 0xfe4f23dc │ │ │ │ ldm ip, {r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r1, r9, #380 @ 0x17c │ │ │ │ stmia ip, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr14, [r0], {84} @ 0x54 │ │ │ │ @ instruction: 0x469ed1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strmi fp, [lr, #651] @ 0x28b │ │ │ │ - bmi 0x29537c │ │ │ │ + bmi 0x29535c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21ed7c │ │ │ │ + bl 0x21ed5c │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37e14 │ │ │ │ + bl 0xfec37df4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ adclt r3, r4, #16, 16 @ 0x100000 │ │ │ │ movwls r9, #2820 @ 0xb04 │ │ │ │ @ instruction: 0xf7f82302 │ │ │ │ @ instruction: 0x4602ff37 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addslt r8, fp, #196608 @ 0x30000 │ │ │ │ @ instruction: 0xf3bfba58 │ │ │ │ addlt r8, r0, #364 @ 0x16c │ │ │ │ - blt 0x1326ccc │ │ │ │ + blt 0x1326cac │ │ │ │ svcgt 0x005fe8d2 │ │ │ │ @ instruction: 0xd104459c │ │ │ │ svcne 0x005ee8c2 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x4619d1f6 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vshll.u8 , d15, #4 │ │ │ │ @@ -213523,31 +213515,31 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21ee08 │ │ │ │ + bl 0x21ede8 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37ea0 │ │ │ │ + bl 0xfec37e80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ adclt r3, r4, #16, 16 @ 0x100000 │ │ │ │ movwls r9, #2820 @ 0xb04 │ │ │ │ @ instruction: 0xf7f82302 │ │ │ │ @ instruction: 0x4684fef1 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addlt r8, r9, #65536 @ 0x10000 │ │ │ │ vtbx.8 d11, {d15-d17}, d11 │ │ │ │ - blx 0x604a3c │ │ │ │ - blt 0x179dae0 │ │ │ │ + blx 0x604a1c │ │ │ │ + blt 0x179dac0 │ │ │ │ ldm ip, {r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ addmi r3, fp, #380 @ 0x17c │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be2f5e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ vrsubhn.i d4, , q5 │ │ │ │ addslt r8, r9, #364 @ 0x16c │ │ │ │ @@ -213558,31 +213550,31 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21ee94 │ │ │ │ + bl 0x21ee74 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec37f2c │ │ │ │ + bl 0xfec37f0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r4], {240} @ 0xf0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ - b 0x14aed7c │ │ │ │ + b 0x14aed5c │ │ │ │ @ instruction: 0xf01c1c14 │ │ │ │ andle r0, pc, r0, ror #29 │ │ │ │ svceq 0x00e0f1be │ │ │ │ streq pc, [r1], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf00cbf0c │ │ │ │ - b 0x14a4570 │ │ │ │ - blx 0x1e86d0 │ │ │ │ + b 0x14a4550 │ │ │ │ + blx 0x1e86b0 │ │ │ │ @ instruction: 0xf10efe0e │ │ │ │ - b 0x87095c │ │ │ │ + b 0x87093c │ │ │ │ @ instruction: 0xd1230f01 │ │ │ │ streq pc, [r3, #-17] @ 0xffffffef │ │ │ │ vrhadd.s8 d29, d4, d20 │ │ │ │ vmov.i32 , #4 @ 0x00000004 │ │ │ │ ldcmi 0, cr0, [r2], {149} @ 0x95 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ strmi r6, [r1], #-2048 @ 0xfffff800 │ │ │ │ @@ -213597,46 +213589,46 @@ │ │ │ │ andpl pc, ip, r4, asr #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ strtmi r9, [r2], -r5, lsl #22 │ │ │ │ stc2 0, cr15, [r6], {9} │ │ │ │ @ instruction: 0xf75a9905 │ │ │ │ - svclt 0x0000ffb9 │ │ │ │ + svclt 0x0000ffc9 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37fc8 │ │ │ │ + bl 0xfec37fa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eee1c │ │ │ │ + blls 0x1eedfc │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mrc2 7, 2, pc, cr14, cr8, {7} │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmda r3, {r8, r9, sl, fp}^ │ │ │ │ - bcs 0xf15f4 │ │ │ │ + bcs 0xf15d4 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c4b68 │ │ │ │ + bmi 0x2c4b48 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38024 │ │ │ │ + bl 0xfec38004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eee78 │ │ │ │ + blls 0x1eee58 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mrc2 7, 1, pc, cr0, cr8, {7} │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmdbne r2, {r8, r9, sl, fp} │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ @@ -213646,92 +213638,92 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38080 │ │ │ │ + bl 0xfec38060 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eeed4 │ │ │ │ + blls 0x1eeeb4 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mcr2 7, 0, pc, cr2, cr8, {7} @ │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0xe4aa8 │ │ │ │ + b 0xe4a88 │ │ │ │ stmda r3, {r2, r9}^ │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c4c24 │ │ │ │ + bmi 0x2c4c04 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec380e0 │ │ │ │ + bl 0xfec380c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eef34 │ │ │ │ + blls 0x1eef14 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ ldc2l 7, cr15, [r2, #992] @ 0x3e0 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0x10e4b08 │ │ │ │ + b 0x10e4ae8 │ │ │ │ stmda r3, {r2, r9}^ │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c4c84 │ │ │ │ + bmi 0x2c4c64 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38140 │ │ │ │ + bl 0xfec38120 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eef94 │ │ │ │ + blls 0x1eef74 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ stc2 7, cr15, [r2, #992]! @ 0x3e0 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0xfe0e4b68 │ │ │ │ + b 0xfe0e4b48 │ │ │ │ stmda r3, {r2, r9}^ │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c4ce4 │ │ │ │ + bmi 0x2c4cc4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec381a0 │ │ │ │ + bl 0xfec38180 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eeff4 │ │ │ │ + blls 0x1eefd4 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ ldc2l 7, cr15, [r2, #-992]! @ 0xfffffc20 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strtmi r0, [r0], #-3840 @ 0xfffff100 │ │ │ │ andeq lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ @@ -213741,20 +213733,20 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec381fc │ │ │ │ + bl 0xfec381dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ef050 │ │ │ │ + blls 0x1ef030 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ stc2l 7, cr15, [r4, #-992] @ 0xfffffc20 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ eormi r0, r0, r0, lsl #30 │ │ │ │ andeq lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ @@ -213764,20 +213756,20 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38258 │ │ │ │ + bl 0xfec38238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ef0ac │ │ │ │ + blls 0x1ef08c │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ ldc2 7, cr15, [r6, #-992] @ 0xfffffc20 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ nopmi {0} @ │ │ │ │ andeq lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ @@ -213787,20 +213779,20 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec382b4 │ │ │ │ + bl 0xfec38294 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ef108 │ │ │ │ + blls 0x1ef0e8 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ stc2l 7, cr15, [r8], #992 @ 0x3e0 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ rsbmi r0, r0, r0, lsl #30 │ │ │ │ andeq lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ @@ -213810,49 +213802,49 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38310 │ │ │ │ + bl 0xfec382f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef164 │ │ │ │ + blls 0x1ef144 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ ldc2 7, cr15, [sl], #992 @ 0x3e0 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ strmi r4, [r4], r0, lsr #5 │ │ │ │ svclt 0x00a84601 │ │ │ │ strmi r4, [r2], -r4, lsr #13 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ @ instruction: 0xd1044290 │ │ │ │ cdpgt 8, 0, cr14, cr0, cr3, {2} │ │ │ │ svceq 0x0000f1be │ │ │ │ addmi sp, r1, #-2147483587 @ 0x8000003d │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x295908 │ │ │ │ + bmi 0x2958e8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38384 │ │ │ │ + bl 0xfec38364 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef1d8 │ │ │ │ + blls 0x1ef1b8 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ stc2 7, cr15, [r0], {248} @ 0xf8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ strtmi fp, [r1], -r8, lsr #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213868,49 +213860,49 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec383f8 │ │ │ │ + bl 0xfec383d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef24c │ │ │ │ + blls 0x1ef22c │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mcrr2 7, 15, pc, r6, cr8 @ │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ strmi r4, [r4], r0, lsr #5 │ │ │ │ svclt 0x00b84601 │ │ │ │ strmi r4, [r2], -r4, lsr #13 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ @ instruction: 0xd1044290 │ │ │ │ cdpgt 8, 0, cr14, cr0, cr3, {2} │ │ │ │ svceq 0x0000f1be │ │ │ │ addmi sp, r1, #-2147483587 @ 0x8000003d │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2959f0 │ │ │ │ + bmi 0x2959d0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3846c │ │ │ │ + bl 0xfec3844c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef2c0 │ │ │ │ + blls 0x1ef2a0 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ stc2 7, cr15, [ip], {248} @ 0xf8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ qasxmi fp, r1, r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213926,22 +213918,22 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec384e0 │ │ │ │ + bl 0xfec384c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef334 │ │ │ │ + blls 0x1ef314 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ - blx 0xff59f2de │ │ │ │ + blx 0xff59f2be │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldrmi r4, [r8], -r3, lsr #5 │ │ │ │ strtmi fp, [r0], -r8, lsr #31 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svc 0x0000e851 │ │ │ │ @ instruction: 0xd103459e │ │ │ │ @@ -213954,22 +213946,22 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38550 │ │ │ │ + bl 0xfec38530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef3a4 │ │ │ │ + blls 0x1ef384 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ - blx 0xfe79f34e │ │ │ │ + blx 0xfe79f32e │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldrmi r4, [r8], -r3, lsr #5 │ │ │ │ strtmi fp, [r0], -r8, lsr #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svc 0x0000e851 │ │ │ │ @ instruction: 0xd103459e │ │ │ │ @@ -213982,22 +213974,22 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec385c0 │ │ │ │ + bl 0xfec385a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef414 │ │ │ │ + blls 0x1ef3f4 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ - blx 0x199f3be │ │ │ │ + blx 0x199f39e │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldrmi r4, [r8], -r3, lsr #5 │ │ │ │ @ instruction: 0x4620bfb8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svc 0x0000e851 │ │ │ │ @ instruction: 0xd103459e │ │ │ │ @@ -214010,22 +214002,22 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38630 │ │ │ │ + bl 0xfec38610 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef484 │ │ │ │ + blls 0x1ef464 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ - blx 0xb9f42e │ │ │ │ + blx 0xb9f40e │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldrmi r4, [r8], -r3, lsr #5 │ │ │ │ qasxmi fp, r0, r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svc 0x0000e851 │ │ │ │ @ instruction: 0xd103459e │ │ │ │ @@ -214038,145 +214030,145 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec386a0 │ │ │ │ + bl 0xfec38680 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ - blt 0xc32d20 │ │ │ │ + blt 0xc32d00 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r3, #18448 @ 0x4810 │ │ │ │ strls r9, [r0], #-3079 @ 0xfffff3f9 │ │ │ │ - blt 0x9f2d0c │ │ │ │ + blt 0x9f2cec │ │ │ │ @ instruction: 0xf7f89a06 │ │ │ │ vtbx.8 d15, {d31-, , #1 │ │ │ │ - bmi 0x305248 │ │ │ │ + bmi 0x305228 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blx 0xfe7e98e4 │ │ │ │ + blx 0xfe7e98c4 │ │ │ │ sbcspl pc, r1, ip, lsl #1 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38708 │ │ │ │ + bl 0xfec386e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x9f2d64 │ │ │ │ + blt 0x9f2d44 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f553c │ │ │ │ + blls 0x1f551c │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f82304 │ │ │ │ @ instruction: 0xf3bffabd │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmda r0, {r8, r9, sl, fp, lr, pc}^ │ │ │ │ - blcs 0xf2134 │ │ │ │ + blcs 0xf2114 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x3052a8 │ │ │ │ + bmi 0x305288 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blx 0xfe7e9944 │ │ │ │ + blx 0xfe7e9924 │ │ │ │ sbcspl pc, r1, ip, lsl #1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38768 │ │ │ │ + bl 0xfec38748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x9f2dc4 │ │ │ │ + blt 0x9f2da4 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f559c │ │ │ │ + blls 0x1f557c │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f82304 │ │ │ │ vtbl.8 d15, {d31-, , #1 │ │ │ │ - bmi 0x30530c │ │ │ │ + bmi 0x3052ec │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blx 0xfe7e99a8 │ │ │ │ + blx 0xfe7e9988 │ │ │ │ sbcspl pc, r1, ip, lsl #1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec387cc │ │ │ │ + bl 0xfec387ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x9f2e28 │ │ │ │ + blt 0x9f2e08 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f5600 │ │ │ │ + blls 0x1f55e0 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f82304 │ │ │ │ @ instruction: 0xf3bffa5b │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0x14151f4 │ │ │ │ + b 0x14151d4 │ │ │ │ stmda r0, {r2, r8, r9}^ │ │ │ │ - bcs 0xeddfc │ │ │ │ + bcs 0xedddc │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x305370 │ │ │ │ + bmi 0x305350 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blx 0xfe7e9a0c │ │ │ │ + blx 0xfe7e99ec │ │ │ │ sbcspl pc, r1, ip, lsl #1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38830 │ │ │ │ + bl 0xfec38810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x9f2e8c │ │ │ │ + blt 0x9f2e6c │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f5664 │ │ │ │ + blls 0x1f5644 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f82304 │ │ │ │ vtbl.8 d15, {d15-d17}, d25 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0xfe415258 │ │ │ │ + b 0xfe415238 │ │ │ │ stmda r0, {r2, r8, r9}^ │ │ │ │ - bcs 0xede60 │ │ │ │ + bcs 0xede40 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x3053d4 │ │ │ │ + bmi 0x3053b4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blx 0xfe7e9a70 │ │ │ │ + blx 0xfe7e9a50 │ │ │ │ sbcspl pc, r1, ip, lsl #1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38894 │ │ │ │ + bl 0xfec38874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef6e8 │ │ │ │ + blls 0x1ef6c8 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf9f8f7f8 │ │ │ │ vtbl.8 d11, {d15-d17}, d18 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ andsmi r4, r4, r0, lsl #30 │ │ │ │ movwmi lr, #2112 @ 0x840 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @@ -214187,20 +214179,20 @@ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec388f4 │ │ │ │ + bl 0xfec388d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef748 │ │ │ │ + blls 0x1ef728 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf9c8f7f8 │ │ │ │ vtbl.8 d11, {d15-d17}, d18 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ tstmi r4, #0, 30 │ │ │ │ movwmi lr, #2112 @ 0x840 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @@ -214211,20 +214203,20 @@ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38954 │ │ │ │ + bl 0xfec38934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef7a8 │ │ │ │ + blls 0x1ef788 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf998f7f8 │ │ │ │ vtbl.8 d11, {d15-d17}, d18 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ subsmi r4, r4, r0, lsl #30 │ │ │ │ movwmi lr, #2112 @ 0x840 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @@ -214235,28 +214227,28 @@ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec389b4 │ │ │ │ + bl 0xfec38994 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26f808 │ │ │ │ + blls 0x26f7e8 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf968f7f8 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x469eba18 │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ strtmi fp, [r1], -r8, lsr #31 │ │ │ │ - blt 0x333050 │ │ │ │ + blt 0x333030 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x0000e85c │ │ │ │ @ instruction: 0xd1034293 │ │ │ │ strne lr, [r0, #-2124] @ 0xfffff7b4 │ │ │ │ mvnsle r2, r0, lsl #26 │ │ │ │ vsli.64 d4, d14, #63 @ 0x3f │ │ │ │ mvnle r8, fp, asr pc │ │ │ │ @@ -214266,66 +214258,66 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21f9a4 │ │ │ │ + bl 0x21f984 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38a3c │ │ │ │ + bl 0xfec38a1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef890 │ │ │ │ + blls 0x1ef870 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf924f7f8 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x4621ba18 │ │ │ │ vsubl.u q2, d31, d4 │ │ │ │ svclt 0x00288f5b │ │ │ │ - blt 0x333074 │ │ │ │ + blt 0x333054 │ │ │ │ svccs 0x0000e85c │ │ │ │ @ instruction: 0xd104429a │ │ │ │ cdpne 8, 0, cr14, cr0, cr12, {2} │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x4619d1f6 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r4, r1, #19922944 @ 0x1300000 │ │ │ │ - bmi 0x296030 │ │ │ │ + bmi 0x296010 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fa30 │ │ │ │ + bl 0x21fa10 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38ac8 │ │ │ │ + bl 0xfec38aa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26f91c │ │ │ │ + blls 0x26f8fc │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf8def7f8 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x469eba18 │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ @ instruction: 0x4621bfb8 │ │ │ │ - blt 0x333164 │ │ │ │ + blt 0x333144 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x0000e85c │ │ │ │ @ instruction: 0xd1034293 │ │ │ │ strne lr, [r0, #-2124] @ 0xfffff7b4 │ │ │ │ mvnsle r2, r0, lsl #26 │ │ │ │ vsli.64 d4, d14, #63 @ 0x3f │ │ │ │ mvnle r8, fp, asr pc │ │ │ │ @@ -214335,58 +214327,58 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fab8 │ │ │ │ + bl 0x21fa98 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38b50 │ │ │ │ + bl 0xfec38b30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef9a4 │ │ │ │ + blls 0x1ef984 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf89af7f8 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x4621ba18 │ │ │ │ vsubl.u q2, d31, d4 │ │ │ │ svclt 0x00388f5b │ │ │ │ - blt 0x333188 │ │ │ │ + blt 0x333168 │ │ │ │ svccs 0x0000e85c │ │ │ │ @ instruction: 0xd104429a │ │ │ │ cdpne 8, 0, cr14, cr0, cr12, {2} │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x4619d1f6 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r4, r1, #19922944 @ 0x1300000 │ │ │ │ - bmi 0x296144 │ │ │ │ + bmi 0x296124 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fb44 │ │ │ │ + bl 0x21fb24 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38bdc │ │ │ │ + bl 0xfec38bbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26fa30 │ │ │ │ + blls 0x26fa10 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf854f7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x469cba18 │ │ │ │ ldrmi r4, [sl], -r0, lsr #5 │ │ │ │ strtmi fp, [r0], -r8, lsr #31 │ │ │ │ @@ -214404,23 +214396,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fbcc │ │ │ │ + bl 0x21fbac │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38c64 │ │ │ │ + bl 0xfec38c44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1efab8 │ │ │ │ + blls 0x1efa98 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf810f7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ vshll.u32 , d8, #31 │ │ │ │ adcmi r8, r0, #364 @ 0x16c │ │ │ │ strtmi fp, [r0], -r8, lsr #30 │ │ │ │ @@ -214438,23 +214430,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fc54 │ │ │ │ + bl 0x21fc34 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38cec │ │ │ │ + bl 0xfec38ccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26fb40 │ │ │ │ + blls 0x26fb20 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xffccf7f7 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x469cba18 │ │ │ │ ldrmi r4, [sl], -r0, lsr #5 │ │ │ │ @ instruction: 0x4620bfb8 │ │ │ │ @@ -214472,23 +214464,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fcdc │ │ │ │ + bl 0x21fcbc │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38d74 │ │ │ │ + bl 0xfec38d54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1efbc8 │ │ │ │ + blls 0x1efba8 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xff88f7f7 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ vshll.u32 , d8, #31 │ │ │ │ adcmi r8, r0, #364 @ 0x16c │ │ │ │ qasxmi fp, r0, r8 │ │ │ │ @@ -214506,23 +214498,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fd64 │ │ │ │ + bl 0x21fd44 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38dfc │ │ │ │ + bl 0xfec38ddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1efc50 │ │ │ │ + blls 0x1efc30 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xff44f7f7 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ vshll.u32 , d8, #31 │ │ │ │ stmdane r1!, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldmda ip, {r0, r3, r9, fp, ip, sp, pc}^ │ │ │ │ @@ -214539,23 +214531,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fde8 │ │ │ │ + bl 0x21fdc8 │ │ │ │ svclt 0x00bef7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38e80 │ │ │ │ + bl 0xfec38e60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1efcd4 │ │ │ │ + blls 0x1efcb4 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xff02f7f7 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ vshll.u32 , d8, #31 │ │ │ │ strtmi r8, [r0], #-3931 @ 0xfffff0a5 │ │ │ │ ldmda r1, {r1, r9, fp, ip, sp, pc}^ │ │ │ │ @@ -214572,21 +214564,21 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fe6c │ │ │ │ + bl 0x21fe4c │ │ │ │ svclt 0x00bef7ff │ │ │ │ - blmi 0x1f1c1b4 │ │ │ │ + blmi 0x1f1c194 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - blls 0x373584 │ │ │ │ + blls 0x373564 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf013091b │ │ │ │ andle r0, sl, r0, ror #5 │ │ │ │ svclt 0x00142ae0 │ │ │ │ @ instruction: 0xf0030953 │ │ │ │ andcs r0, r1, #469762048 @ 0x1c000000 │ │ │ │ @@ -214607,225 +214599,225 @@ │ │ │ │ stmia r1, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdacs r0, {r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ vsra.u64 , , #1 │ │ │ │ sbcspl r8, r6, fp, asr pc │ │ │ │ strbmi r4, [r9], -r0, asr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1f1c078 │ │ │ │ + blhi 0x1f1c058 │ │ │ │ @ instruction: 0xf0089b0b │ │ │ │ stmdbls fp, {r0, r1, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xffcef759 │ │ │ │ + @ instruction: 0xffdef759 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38f9c │ │ │ │ + bl 0xfec38f7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x2afdf0 │ │ │ │ + blls 0x2afdd0 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a06 │ │ │ │ @ instruction: 0x4603fe73 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1d41 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1d21 │ │ │ │ ldrbmi lr, [r2, #-2243]! @ 0xfffff73d │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38ff8 │ │ │ │ + bl 0xfec38fd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x32fe4c │ │ │ │ + blls 0x32fe2c │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ strmi pc, [r3], -r5, asr #28 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1d9d │ │ │ │ - bl 0x112823c │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1d7d │ │ │ │ + bl 0x112821c │ │ │ │ stmia r3, {r0, r2, r8, r9, sl}^ │ │ │ │ - bcs 0xfbbf4 │ │ │ │ + bcs 0xfbbd4 │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ - bmi 0x285ba0 │ │ │ │ + bmi 0x285b80 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39058 │ │ │ │ + bl 0xfec39038 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x32feac │ │ │ │ + blls 0x32fe8c │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ @ instruction: 0x4603fe15 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1dfd │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1ddd │ │ │ │ streq lr, [r4], -r0, lsl #20 │ │ │ │ streq lr, [r5, -r1, lsl #20] │ │ │ │ ldrbvs lr, [r2, -r3, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec390bc │ │ │ │ + bl 0xfec3909c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x32ff10 │ │ │ │ + blls 0x32fef0 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ strmi pc, [r3], -r3, ror #27 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1e61 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1e41 │ │ │ │ streq lr, [r4], -r0, asr #20 │ │ │ │ streq lr, [r5, -r1, asr #20] │ │ │ │ ldrbvs lr, [r2, -r3, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39120 │ │ │ │ + bl 0xfec39100 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x32ff74 │ │ │ │ + blls 0x32ff54 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ @ instruction: 0x4603fdb1 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1ec5 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1ea5 │ │ │ │ streq lr, [r4], -r0, lsl #21 │ │ │ │ streq lr, [r5, -r1, lsl #21] │ │ │ │ ldrbvs lr, [r2, -r3, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39184 │ │ │ │ + bl 0xfec39164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x2affd8 │ │ │ │ + blls 0x2affb8 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a06 │ │ │ │ @ instruction: 0x4603fd7f │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1f29 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1f09 │ │ │ │ cmnmi r9, r0, lsl #18 │ │ │ │ cmneq r2, r3, asr #17 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec391e4 │ │ │ │ + bl 0xfec391c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x2b0038 │ │ │ │ + blls 0x2b0018 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a06 │ │ │ │ strmi pc, [r3], -pc, asr #26 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1f89 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1f69 │ │ │ │ eormi r4, r9, r0, lsr #32 │ │ │ │ cmneq r2, r3, asr #17 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39244 │ │ │ │ + bl 0xfec39224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x2b0098 │ │ │ │ + blls 0x2b0078 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a06 │ │ │ │ @ instruction: 0x4603fd1f │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1fe9 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1fc9 │ │ │ │ @ instruction: 0x43294320 │ │ │ │ cmneq r2, r3, asr #17 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec392a4 │ │ │ │ + bl 0xfec39284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x2b00f8 │ │ │ │ + blls 0x2b00d8 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a06 │ │ │ │ strmi pc, [r3], -pc, ror #25 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe2049 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe2029 │ │ │ │ rsbmi r4, r9, r0, rrx │ │ │ │ cmneq r2, r3, asr #17 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ @@ -214838,15 +214830,15 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r8], r2, lsl #1 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r4, r7, r9, sl, lr} │ │ │ │ movwls r9, #2827 @ 0xb0b │ │ │ │ - bls 0x36ad40 │ │ │ │ + bls 0x36ad20 │ │ │ │ ldc2 7, cr15, [lr], #988 @ 0x3dc │ │ │ │ svchi 0x005bf3bf │ │ │ │ cmncs pc, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x46194694 │ │ │ │ strbtmi r4, [r4], -r1, ror #11 │ │ │ │ movweq lr, #7032 @ 0x1b78 │ │ │ │ strbtmi r4, [r6], -sp, lsl #12 │ │ │ │ @@ -214859,15 +214851,15 @@ │ │ │ │ ldrbmi lr, [lr, #-2240]! @ 0xfffff740 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x46e2d1f4 │ │ │ │ ldrmi r4, [r4], lr, lsl #13 │ │ │ │ ldrmi r4, [lr, #1561] @ 0x619 │ │ │ │ ldrmi fp, [r2, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d68ec │ │ │ │ + bmi 0x2d68cc │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrtmi r2, [r0], -r0, lsl #8 │ │ │ │ sbcspl r4, r4, r9, lsr r6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -214881,29 +214873,29 @@ │ │ │ │ movwcs r4, #34451 @ 0x8693 │ │ │ │ stcls 8, cr3, [sp], {16} │ │ │ │ strls r9, [r0], #-2572 @ 0xfffff5f4 │ │ │ │ ldc2l 7, cr15, [r2], #-988 @ 0xfffffc24 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strmi r4, [r3, #1407]! @ 0x57f │ │ │ │ - bl 0x1f73a64 │ │ │ │ + bl 0x1f73a44 │ │ │ │ strtmi r0, [pc], -r5, lsl #4 │ │ │ │ uasxmi fp, lr, ip │ │ │ │ vqshlu.s32 q2, , #31 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strmi r8, [r9, #2431]! @ 0x97f │ │ │ │ strmi fp, [r0, #3848]! @ 0xf08 │ │ │ │ stmia r3, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ - bcs 0xfbfb4 │ │ │ │ + bcs 0xfbf94 │ │ │ │ @ instruction: 0x4620d1f5 │ │ │ │ strbmi r4, [r4], -r9, lsr #12 │ │ │ │ adcmi r4, r9, #80740352 @ 0x4d00000 │ │ │ │ adcmi fp, r0, #8, 30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d6988 │ │ │ │ + bmi 0x2d6968 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -214912,15 +214904,15 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r8], r2, lsl #1 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r4, r7, r9, sl, lr} │ │ │ │ movwls r9, #2827 @ 0xb0b │ │ │ │ - bls 0x36ae68 │ │ │ │ + bls 0x36ae48 │ │ │ │ stc2 7, cr15, [sl], #-988 @ 0xfffffc24 │ │ │ │ svchi 0x005bf3bf │ │ │ │ cmncs pc, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x46194694 │ │ │ │ strbtmi r4, [r4], -ip, asr #11 │ │ │ │ movweq lr, #35697 @ 0x8b71 │ │ │ │ strbtmi r4, [r6], -sp, lsl #12 │ │ │ │ @@ -214933,15 +214925,15 @@ │ │ │ │ ldrbmi lr, [lr, #-2240]! @ 0xfffff740 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x46e2d1f4 │ │ │ │ ldrmi r4, [r4], lr, lsl #13 │ │ │ │ ldrmi r4, [lr, #1561] @ 0x619 │ │ │ │ ldrmi fp, [r2, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d6a14 │ │ │ │ + bmi 0x2d69f4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrtmi r2, [r0], -r0, lsl #8 │ │ │ │ sbcspl r4, r4, r9, lsr r6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -214951,33 +214943,33 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf5a0b083 │ │ │ │ ldrmi r5, [sl], r8 │ │ │ │ movwcs r4, #34451 @ 0x8693 │ │ │ │ stcls 8, cr3, [sp], {16} │ │ │ │ strls r9, [r0], #-2572 @ 0xfffff5f4 │ │ │ │ - blx 0xff8a02c2 │ │ │ │ + blx 0xff8a02a2 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrbmi r4, [ip, #-1407] @ 0xfffffa81 │ │ │ │ - bl 0x1e33b8c │ │ │ │ + bl 0x1e33b6c │ │ │ │ strtmi r0, [pc], -sl, lsl #4 │ │ │ │ uasxmi fp, lr, ip │ │ │ │ vqshlu.s32 q2, , #31 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strmi r8, [r9, #2431]! @ 0x97f │ │ │ │ strmi fp, [r0, #3848]! @ 0xf08 │ │ │ │ stmia r3, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ - bcs 0xfc0dc │ │ │ │ + bcs 0xfc0bc │ │ │ │ @ instruction: 0x4620d1f5 │ │ │ │ strbmi r4, [r4], -r9, lsr #12 │ │ │ │ adcmi r4, r9, #80740352 @ 0x4d00000 │ │ │ │ adcmi fp, r0, #8, 30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d6ab0 │ │ │ │ + bmi 0x2d6a90 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -214986,20 +214978,20 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf5a0b082 │ │ │ │ ldrmi r5, [ip], -r8 │ │ │ │ movwcs r3, #34832 @ 0x8810 │ │ │ │ strls r9, [r0, #-3337] @ 0xfffff2f7 │ │ │ │ - bls 0x2f3bc4 │ │ │ │ - blx 0xfe6a0352 │ │ │ │ + bls 0x2f3ba4 │ │ │ │ + blx 0xfe6a0332 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r2, r5, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1df3bc4 │ │ │ │ + bl 0x1df3ba4 │ │ │ │ ldrmi r0, [r9], -r3, lsl #12 │ │ │ │ @ instruction: 0x4628bfbc │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r6, pc, #33292288 @ 0x1fc0000 │ │ │ │ addsmi fp, r6, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @@ -215022,33 +215014,33 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf5a0b083 │ │ │ │ ldrmi r5, [r8], r8 │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ - blx 0x15203de │ │ │ │ + blx 0x15203be │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strmi r4, [r1, #1407]! @ 0x57f │ │ │ │ - bl 0x1ef3c90 │ │ │ │ + bl 0x1ef3c70 │ │ │ │ strtmi r0, [r9], -r5, lsl #4 │ │ │ │ @ instruction: 0x4648bf3c │ │ │ │ vmlsl.u q2, d15, d1[0] │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r6, pc, #33292288 @ 0x1fc0000 │ │ │ │ adcmi fp, r6, #8, 30 │ │ │ │ stmia r3, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ - bcs 0xe29f8 │ │ │ │ + bcs 0xe29d8 │ │ │ │ @ instruction: 0x46a4d1f5 │ │ │ │ ldrtmi r4, [r4], -sl, lsr #12 │ │ │ │ adcsmi r4, sl, #63963136 @ 0x3d00000 │ │ │ │ ldrmi fp, [r4, #3848]! @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d6bcc │ │ │ │ + bmi 0x2d6bac │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ @@ -215057,20 +215049,20 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf5a0b082 │ │ │ │ ldrmi r5, [ip], -r8 │ │ │ │ movwcs r3, #34832 @ 0x8810 │ │ │ │ strls r9, [r0, #-3337] @ 0xfffff2f7 │ │ │ │ - bls 0x2f3ce0 │ │ │ │ - blx 0x32046e │ │ │ │ + bls 0x2f3cc0 │ │ │ │ + blx 0x32044e │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, sl, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1db3ce0 │ │ │ │ + bl 0x1db3cc0 │ │ │ │ ldrmi r0, [r9], -r4, lsl #12 │ │ │ │ @ instruction: 0x4628bfbc │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r6, pc, #33292288 @ 0x1fc0000 │ │ │ │ addsmi fp, r6, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @@ -215093,246 +215085,246 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf5a0b083 │ │ │ │ ldrmi r5, [r8], r8 │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ - blx 0xff1a04f8 │ │ │ │ + blx 0xff1a04d8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strbmi r4, [ip, #-1407] @ 0xfffffa81 │ │ │ │ - bl 0x1e33dac │ │ │ │ + bl 0x1e33d8c │ │ │ │ strtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0x4648bf3c │ │ │ │ vmlsl.u q2, d15, d1[0] │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r6, pc, #33292288 @ 0x1fc0000 │ │ │ │ adcmi fp, r6, #8, 30 │ │ │ │ stmia r3, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ - bcs 0xe2b14 │ │ │ │ + bcs 0xe2af4 │ │ │ │ @ instruction: 0x46a4d1f5 │ │ │ │ ldrtmi r4, [r4], -sl, lsr #12 │ │ │ │ adcsmi r4, sl, #63963136 @ 0x3d00000 │ │ │ │ ldrmi fp, [r4, #3848]! @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d6ce8 │ │ │ │ + bmi 0x2d6cc8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ - blx 0xfe6f4000 │ │ │ │ - blx 0xfe75fbc0 │ │ │ │ + blx 0xfe6f3fe0 │ │ │ │ + blx 0xfe75fba0 │ │ │ │ @ instruction: 0xf5a0f489 │ │ │ │ @ instruction: 0xf8dd5008 │ │ │ │ ldmdacc r0, {r4, r5, sp, pc} │ │ │ │ ldrsbtlt pc, [r4], -sp @ │ │ │ │ @ instruction: 0xf78afa9a │ │ │ │ - blx 0xfe7c91f4 │ │ │ │ + blx 0xfe7c91d4 │ │ │ │ movwls pc, #1675 @ 0x68b @ │ │ │ │ movwcs r9, #35342 @ 0x8a0e │ │ │ │ - blx 0x1ca05a0 │ │ │ │ + blx 0x1ca0580 │ │ │ │ svchi 0x005bf3bf │ │ │ │ ldmdbhi pc!, {r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ svclt 0x000845a9 │ │ │ │ smlatble r3, r0, r5, r4 │ │ │ │ ldrbvs lr, [r3, -r0, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @ instruction: 0xf089fa99 │ │ │ │ - blx 0xfe6f6934 │ │ │ │ + blx 0xfe6f6914 │ │ │ │ andlt pc, r3, r8, lsl #3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39810 │ │ │ │ + bl 0xfec397f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x100762c │ │ │ │ + blt 0x100760c │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ vshll.u32 , d23, #31 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmia r0, {r0, r1, r2, r3, r4, r5, r6, r8, r9, sl, sp, lr}^ │ │ │ │ - blcs 0xf3c0c │ │ │ │ + blcs 0xf3bec │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c63b4 │ │ │ │ + bmi 0x2c6394 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeeaa50 │ │ │ │ - blt 0xd36998 │ │ │ │ + blt 0xeeaa30 │ │ │ │ + blt 0xd36978 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39870 │ │ │ │ + bl 0xfec39850 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x100768c │ │ │ │ + blt 0x100766c │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ vtbl.8 d15, {d15-d17}, d7 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0x27c498 │ │ │ │ - b 0x2a2eb0 │ │ │ │ + b 0x27c478 │ │ │ │ + b 0x2a2e90 │ │ │ │ stmia r0, {r0, r2, r8, r9}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, r9, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c641c │ │ │ │ + bmi 0x2c63fc │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeeaab8 │ │ │ │ - blt 0xd36a00 │ │ │ │ + blt 0xeeaa98 │ │ │ │ + blt 0xd369e0 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec398d8 │ │ │ │ + bl 0xfec398b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x10076f4 │ │ │ │ + blt 0x10076d4 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ @ instruction: 0xf3bff9d3 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0x127c500 │ │ │ │ - b 0x12a2f18 │ │ │ │ + b 0x127c4e0 │ │ │ │ + b 0x12a2ef8 │ │ │ │ stmia r0, {r0, r2, r8, r9}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, r9, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c6484 │ │ │ │ + bmi 0x2c6464 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeeab20 │ │ │ │ - blt 0xd36a68 │ │ │ │ + blt 0xeeab00 │ │ │ │ + blt 0xd36a48 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39940 │ │ │ │ + bl 0xfec39920 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x100775c │ │ │ │ + blt 0x100773c │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ @ instruction: 0xf3bff99f │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0xfe27c568 │ │ │ │ - b 0xfe2a2f80 │ │ │ │ + b 0xfe27c548 │ │ │ │ + b 0xfe2a2f60 │ │ │ │ stmia r0, {r0, r2, r8, r9}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, r9, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c64ec │ │ │ │ + bmi 0x2c64cc │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeeab88 │ │ │ │ - blt 0xd36ad0 │ │ │ │ + blt 0xeeab68 │ │ │ │ + blt 0xd36ab0 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec399a8 │ │ │ │ + bl 0xfec39988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x10077c4 │ │ │ │ + blt 0x10077a4 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ vtbx.8 d15, {d15-d16}, d27 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ eormi r6, r6, pc, ror r7 │ │ │ │ stmia r0, {r0, r1, r2, r3, r5, lr}^ │ │ │ │ - blcs 0xfc5a8 │ │ │ │ + blcs 0xfc588 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c6550 │ │ │ │ + bmi 0x2c6530 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeeabec │ │ │ │ - blt 0xd36b34 │ │ │ │ + blt 0xeeabcc │ │ │ │ + blt 0xd36b14 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39a0c │ │ │ │ + bl 0xfec399ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x1007828 │ │ │ │ + blt 0x1007808 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ vqshrn.u64 d15, , #1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4326677f │ │ │ │ stmia r0, {r0, r1, r2, r3, r5, r8, r9, lr}^ │ │ │ │ - blcs 0xfc60c │ │ │ │ + blcs 0xfc5ec │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c65b4 │ │ │ │ + bmi 0x2c6594 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeeac50 │ │ │ │ - blt 0xd36b98 │ │ │ │ + blt 0xeeac30 │ │ │ │ + blt 0xd36b78 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39a70 │ │ │ │ + bl 0xfec39a50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x100788c │ │ │ │ + blt 0x100786c │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ vtbl.8 d15, {d15-d16}, d7 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ rsbmi r6, r6, pc, ror r7 │ │ │ │ stmia r0, {r0, r1, r2, r3, r5, r6, lr}^ │ │ │ │ - blcs 0xfc670 │ │ │ │ + blcs 0xfc650 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c6618 │ │ │ │ + bmi 0x2c65f8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeeacb4 │ │ │ │ - blt 0xd36bfc │ │ │ │ + blt 0xeeac94 │ │ │ │ + blt 0xd36bdc │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -215344,20 +215336,20 @@ │ │ │ │ mcrls 8, 0, r3, cr13, cr0, {0} │ │ │ │ strls r9, [r0], -ip, lsl #20 │ │ │ │ @ instruction: 0xf8d6f7f7 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4696237f │ │ │ │ @ instruction: 0x4665469c │ │ │ │ - blt 0xaf42d8 │ │ │ │ + blt 0xaf42b8 │ │ │ │ strmi fp, [r1, #2593] @ 0xa21 │ │ │ │ - bl 0x1ef411c │ │ │ │ + bl 0x1ef40fc │ │ │ │ strmi r0, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0x464bbfbc │ │ │ │ - blt 0x674224 │ │ │ │ + blt 0x674204 │ │ │ │ vshll.u32 , d15, #31 │ │ │ │ ldm sl, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia sl, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1bb677b │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215388,20 +215380,20 @@ │ │ │ │ ldrmi r5, [r8], r8 │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ @ instruction: 0xf87af7f7 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xaf3fb4 │ │ │ │ + blt 0xaf3f94 │ │ │ │ strbmi fp, [r8, #-2593] @ 0xfffff5df │ │ │ │ - bl 0x1d342ec │ │ │ │ + bl 0x1d342cc │ │ │ │ strbmi r0, [r2], -r8, lsl #12 │ │ │ │ @ instruction: 0x4603bf3c │ │ │ │ - blt 0x6741f4 │ │ │ │ + blt 0x6741d4 │ │ │ │ vshll.u32 , d15, #31 │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215434,20 +215426,20 @@ │ │ │ │ mcrls 8, 0, r3, cr13, cr0, {0} │ │ │ │ strls r9, [r0], -ip, lsl #20 │ │ │ │ @ instruction: 0xf822f7f7 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4696237f │ │ │ │ @ instruction: 0x4665469c │ │ │ │ - blt 0xaf4440 │ │ │ │ + blt 0xaf4420 │ │ │ │ strbmi fp, [r8, #-2593] @ 0xfffff5df │ │ │ │ - bl 0x1d34284 │ │ │ │ + bl 0x1d34264 │ │ │ │ strmi r0, [sl], -r8, lsl #12 │ │ │ │ @ instruction: 0x464bbfbc │ │ │ │ - blt 0x67438c │ │ │ │ + blt 0x67436c │ │ │ │ vshll.u32 , d15, #31 │ │ │ │ ldm sl, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia sl, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1bb677b │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215478,20 +215470,20 @@ │ │ │ │ ldrmi r5, [r8], r8 │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ @ instruction: 0xffc6f7f6 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xaf411c │ │ │ │ + blt 0xaf40fc │ │ │ │ strmi fp, [r1, #2593] @ 0xa21 │ │ │ │ - bl 0x1ef4454 │ │ │ │ + bl 0x1ef4434 │ │ │ │ strbmi r0, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0x4603bf3c │ │ │ │ - blt 0x67435c │ │ │ │ + blt 0x67433c │ │ │ │ vshll.u32 , d15, #31 │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215524,20 +215516,20 @@ │ │ │ │ mcrls 8, 0, r3, cr13, cr0, {0} │ │ │ │ strls r9, [r0], -ip, lsl #20 │ │ │ │ @ instruction: 0xff6ef7f6 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4696237f │ │ │ │ @ instruction: 0x4665469c │ │ │ │ - blt 0xaf45a8 │ │ │ │ + blt 0xaf4588 │ │ │ │ strmi fp, [r1, #2593] @ 0xa21 │ │ │ │ svchi 0x005bf3bf │ │ │ │ movweq lr, #7032 @ 0x1b78 │ │ │ │ @ instruction: 0x4648bfbc │ │ │ │ - blt 0x4744f0 │ │ │ │ + blt 0x4744d0 │ │ │ │ ldm sl, {r0, r1, r2, r9, fp, ip, sp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia sl, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1bb677b │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @ instruction: 0x46664677 │ │ │ │ @@ -215567,20 +215559,20 @@ │ │ │ │ ldrmi r5, [r8], r8 │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ @ instruction: 0xff14f7f6 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xb74280 │ │ │ │ + blt 0xb74260 │ │ │ │ strbmi fp, [sl, #-2595] @ 0xfffff5dd │ │ │ │ - bl 0x1db45ac │ │ │ │ + bl 0x1db458c │ │ │ │ strbmi r0, [r1], -r8, lsl #12 │ │ │ │ sasxmi fp, r0, ip │ │ │ │ - blt 0x4744fc │ │ │ │ + blt 0x4744dc │ │ │ │ vtbl.8 d11, {d15-d17}, d7 │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215613,20 +215605,20 @@ │ │ │ │ mcrls 8, 0, r3, cr13, cr0, {0} │ │ │ │ strls r9, [r0], -ip, lsl #20 │ │ │ │ mrc2 7, 5, pc, cr12, cr6, {7} │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4696237f │ │ │ │ @ instruction: 0x4665469c │ │ │ │ - blt 0xaf470c │ │ │ │ + blt 0xaf46ec │ │ │ │ strbmi fp, [r8, #-2593] @ 0xfffff5df │ │ │ │ svchi 0x005bf3bf │ │ │ │ movweq lr, #35697 @ 0x8b71 │ │ │ │ @ instruction: 0x4648bfbc │ │ │ │ - blt 0x474654 │ │ │ │ + blt 0x474634 │ │ │ │ ldm sl, {r0, r1, r2, r9, fp, ip, sp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia sl, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1bb677b │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @ instruction: 0x46664677 │ │ │ │ @@ -215656,20 +215648,20 @@ │ │ │ │ ldrmi r5, [r8], r8 │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ mcr2 7, 3, pc, cr2, cr6, {7} @ │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xb743e4 │ │ │ │ + blt 0xb743c4 │ │ │ │ ldrmi fp, [r1, #2595] @ 0xa23 │ │ │ │ - bl 0x1ef4710 │ │ │ │ + bl 0x1ef46f0 │ │ │ │ strbmi r0, [r1], -r3, lsl #12 │ │ │ │ sasxmi fp, r0, ip │ │ │ │ - blt 0x474660 │ │ │ │ + blt 0x474640 │ │ │ │ vtbl.8 d11, {d15-d17}, d7 │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215700,19 +215692,19 @@ │ │ │ │ ldrmi r5, [r9], r8 │ │ │ │ movwcs r4, #34448 @ 0x8690 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ mcr2 7, 0, pc, cr10, cr6, {7} @ │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xaf4494 │ │ │ │ - bl 0x711720 │ │ │ │ + blt 0xaf4474 │ │ │ │ + bl 0x711700 │ │ │ │ vsubw.u q0, , d0 │ │ │ │ - bl 0x1146c10 │ │ │ │ - blt 0x8a36cc │ │ │ │ + bl 0x1146bf0 │ │ │ │ + blt 0x8a36ac │ │ │ │ ldm ip, {r1, r2, r4, r9, fp, ip, sp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ strtmi r4, [lr], -r7, lsr #12 │ │ │ │ @@ -215742,19 +215734,19 @@ │ │ │ │ ldrmi r5, [r9], r8 │ │ │ │ movwcs r4, #34448 @ 0x8690 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ ldc2 7, cr15, [r6, #984]! @ 0x3d8 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xbb453c │ │ │ │ - bl 0x7117c8 │ │ │ │ + blt 0xbb451c │ │ │ │ + bl 0x7117a8 │ │ │ │ vaddl.u q0, d15, d3 │ │ │ │ - bl 0x1146cb8 │ │ │ │ - blt 0x2a3374 │ │ │ │ + bl 0x1146c98 │ │ │ │ + blt 0x2a3354 │ │ │ │ ldm ip, {r1, r2, r3, r9, fp, ip, sp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ strtmi r4, [lr], -r7, lsr #12 │ │ │ │ @@ -215799,30 +215791,30 @@ │ │ │ │ stmiavs r0, {r0, r2, r3, r5, r6, r7, r8, fp, ip, lr, pc}^ │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ tstcs r0, r8, lsl r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4673bd30 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ - eormi pc, r8, sp, asr #12 │ │ │ │ + andsmi pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stmdavs fp, {r1, r6, fp, sp, lr}^ │ │ │ │ movwle r4, #25242 @ 0x629a │ │ │ │ andcs fp, r1, ip, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf04f4770 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3a260 │ │ │ │ + bl 0xfec3a240 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ suble r2, sp, r0, lsl #22 │ │ │ │ eorsle r2, r7, r0, lsl #18 │ │ │ │ cmnpvc ip, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ addmi r6, r8, #24, 16 @ 0x180000 │ │ │ │ @@ -215836,15 +215828,15 @@ │ │ │ │ stccs 8, cr6, [r0, #-20] @ 0xffffffec │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r6, ip, lr, pc} │ │ │ │ strcs r6, [r1], -r3, lsr #32 │ │ │ │ rsbvs r6, r3, r3, lsl #16 │ │ │ │ svcmi 0x0071f513 │ │ │ │ shasxmi fp, r5, ip │ │ │ │ andle r3, sp, #1048576 @ 0x100000 │ │ │ │ - ldc2 1, cr15, [r4, #-768] @ 0xfffffd00 │ │ │ │ + stc2 1, cr15, [r4, #-768]! @ 0xfffffd00 │ │ │ │ biceq lr, r5, #4, 22 @ 0x1000 │ │ │ │ vld1.16 {d20-d23}, [pc], r0 │ │ │ │ vld1.16 {d4-d7}, [r0 :128], r1 │ │ │ │ @ instruction: 0xf0204070 │ │ │ │ @ instruction: 0xf84400ff │ │ │ │ subsvs r0, sl, r5, lsr r0 │ │ │ │ @ instruction: 0x61a62001 │ │ │ │ @@ -215875,107 +215867,107 @@ │ │ │ │ biceq lr, r3, #4, 22 @ 0x1000 │ │ │ │ stmdavs r3, {r1, r3, r4, r6, sp, lr} │ │ │ │ @ instruction: 0x462be7b4 │ │ │ │ ldrb r2, [r5, r1, lsl #12]! │ │ │ │ ldr r2, [r5, r1, lsl #10]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x19e608 │ │ │ │ + blhi 0x19e5e8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r6, r7, r5, lsl #19 │ │ │ │ ldrble r1, [ip], #-3695 @ 0xfffff191 │ │ │ │ - ldclne 1, cr15, [pc], #8 @ 0xe3170 │ │ │ │ + ldclne 1, cr15, [pc], #8 @ 0xe3150 │ │ │ │ cdpvc 2, 6, cr15, cr0, cr4, {2} │ │ │ │ cdpeq 2, 9, cr15, cr5, cr0, {6} │ │ │ │ - ldclmi 5, cr15, [pc], #-48 @ 0xe3144 │ │ │ │ + ldclmi 5, cr15, [pc], #-48 @ 0xe3124 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrmi r4, [r3], sl, lsl #13 │ │ │ │ strbeq lr, [r5, #2816] @ 0xb00 │ │ │ │ - blhi 0xbde804 │ │ │ │ + blhi 0xbde7e4 │ │ │ │ ldrbtmi r4, [r1], r0, ror #13 │ │ │ │ ands r9, r5, r5, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf0849b05 │ │ │ │ stc 4, cr0, [sp, #4] │ │ │ │ tstls r4, r2, lsl #22 │ │ │ │ - @ instruction: 0xffe4f1c0 │ │ │ │ + @ instruction: 0xfff4f1c0 │ │ │ │ eorle r1, r5, r2, asr #24 │ │ │ │ adcsmi r9, r0, #4, 18 @ 0x10000 │ │ │ │ @ instruction: 0xf044bf18 │ │ │ │ - bllt 0x15e41b8 │ │ │ │ + bllt 0x15e4198 │ │ │ │ stccc 15, cr3, [r8, #-4] │ │ │ │ eorsle r1, r0, fp, ror ip │ │ │ │ movwne lr, #10581 @ 0x2955 │ │ │ │ - bl 0x12c1c4 │ │ │ │ - bl 0x1a49f0 │ │ │ │ + bl 0x12c1a4 │ │ │ │ + bl 0x1a49d0 │ │ │ │ stmdblt r7!, {r1, r3} │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ svclt 0x00183c00 │ │ │ │ strbmi r2, [r6, #-1025] @ 0xfffffbff │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcs fp, r0, #140, 30 @ 0x230 │ │ │ │ ldrbmi r2, [r8, #-513] @ 0xfffffdff │ │ │ │ smlatbeq r1, r3, fp, lr │ │ │ │ andcs fp, r0, #56, 30 @ 0xe0 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ sbcle r2, sp, r0, lsl #20 │ │ │ │ andlt r2, r7, r0 │ │ │ │ - blhi 0x19e4f0 │ │ │ │ + blhi 0x19e4d0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdls r8, [r4], -r0 │ │ │ │ - @ instruction: 0xf81af1c1 │ │ │ │ + @ instruction: 0xf82af1c1 │ │ │ │ addsmi r9, lr, #4, 22 @ 0x1000 │ │ │ │ svccc 0x0001d1ee │ │ │ │ ldclne 13, cr3, [fp], #-32 @ 0xffffffe0 │ │ │ │ andcs sp, r1, lr, asr #3 │ │ │ │ ldc 0, cr11, [sp], #28 │ │ │ │ tstcs r0, r2, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ - blcs 0x10f45c │ │ │ │ + blcs 0x10f43c │ │ │ │ mrcne 0, 2, sp, cr13, cr7, {2} │ │ │ │ mcrne 6, 2, r4, cr3, cr8, {4} │ │ │ │ vsubw.u8 , , d1 │ │ │ │ @ instruction: 0xf105050b │ │ │ │ ldrble r0, [r8], #-1281 @ 0xfffffaff │ │ │ │ @ instruction: 0x46474691 │ │ │ │ orreq lr, r0, #1024 @ 0x400 │ │ │ │ - blls 0x107e70 │ │ │ │ + blls 0x107e50 │ │ │ │ stcmi 8, cr15, [r4, #-332] @ 0xfffffeb4 │ │ │ │ stccs 3, cr9, [r0], {-0} │ │ │ │ strtmi sp, [r0], -pc, asr #32 │ │ │ │ - mcr2 1, 6, pc, cr2, cr3, {5} @ │ │ │ │ + mrc2 1, 6, pc, cr2, cr3, {5} │ │ │ │ mcrrne 11, 0, r9, r6, cr12 │ │ │ │ - bl 0x1e9e70 │ │ │ │ + bl 0x1e9e50 │ │ │ │ addsmi r0, r6, #6144 @ 0x1800 │ │ │ │ adcsmi sp, r5, #3735552 @ 0x390000 │ │ │ │ svclt 0x00a8462c │ │ │ │ @ instruction: 0x46ba4634 │ │ │ │ - bl 0xfeba9f50 │ │ │ │ + bl 0xfeba9f30 │ │ │ │ strtmi r0, [r2], -r4, lsl #22 │ │ │ │ - bl 0x334c08 │ │ │ │ - blne 0x10a32bc │ │ │ │ + bl 0x334be8 │ │ │ │ + blne 0x10a329c │ │ │ │ @ instruction: 0xf72c1b36 │ │ │ │ - bicslt lr, sp, r8, ror #30 │ │ │ │ + bicslt lr, sp, r8, ror pc │ │ │ │ mvnle r2, r0, lsl #28 │ │ │ │ - blcc 0x149ebc │ │ │ │ + blcc 0x149e9c │ │ │ │ movwcc r9, #4865 @ 0x1301 │ │ │ │ strbmi sp, [r7, #-471] @ 0xfffffe29 │ │ │ │ - bl 0xfea17344 │ │ │ │ - bl 0x323af0 │ │ │ │ + bl 0xfea17324 │ │ │ │ + bl 0x323ad0 │ │ │ │ strbmi r0, [r2], #-261 @ 0xfffffefb │ │ │ │ @ instruction: 0xf0034638 │ │ │ │ @ instruction: 0x4638f879 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -215992,15 +215984,15 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x46478ff0 │ │ │ │ @ instruction: 0xf643e7f4 │ │ │ │ vqdmlal.s , d0, d0[1] │ │ │ │ andscs r0, r2, #1409286146 @ 0x54000002 │ │ │ │ @ instruction: 0xf6462101 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vmla.i d19, d16, d0[2] │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ ldc2l 1, cr15, [ip, #648] @ 0x288 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf838f194 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -216032,15 +216024,15 @@ │ │ │ │ andvc pc, r0, ip, asr #17 │ │ │ │ stc2 0, cr15, [r2], #-136 @ 0xffffff78 │ │ │ │ stmiavs r3!, {r3, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1a46003 │ │ │ │ adcsmi r0, r4, #12, 6 @ 0x30000000 │ │ │ │ bicsle r4, r3, ip, lsl r6 │ │ │ │ streq pc, [ip, -fp, lsr #3] │ │ │ │ - bleq 0x35e268 │ │ │ │ + bleq 0x35e248 │ │ │ │ streq pc, [r4], #-427 @ 0xfffffe55 │ │ │ │ andcs r2, r2, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ stc2 0, cr15, [lr], {34} @ 0x22 │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ movwcs r8, #3 │ │ │ │ @ instruction: 0xf1ab2202 │ │ │ │ @@ -216054,15 +216046,15 @@ │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ @ instruction: 0x4684b570 │ │ │ │ stmdavs r4, {r8, sl, sp} │ │ │ │ - bne 0x156b428 │ │ │ │ + bne 0x156b408 │ │ │ │ andsmi r6, r8, r0, lsr #32 │ │ │ │ strmi fp, [r6], r8, lsl #30 │ │ │ │ rscvs r6, r5, r1, lsr #1 │ │ │ │ @ instruction: 0xf003d005 │ │ │ │ stmdacs r4, {r2, r4} │ │ │ │ ldrmi sp, [r6], fp, lsr #32 │ │ │ │ @ instruction: 0x61204610 │ │ │ │ @@ -216105,20 +216097,20 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #-1904]! @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ - blx 0xfff1fbf0 │ │ │ │ + blx 0x31fbd2 │ │ │ │ svcpl 0x0080f5b0 │ │ │ │ @ instruction: 0xf44fbf38 │ │ │ │ - blne 0x19f76fc │ │ │ │ + blne 0x19f76dc │ │ │ │ and r4, r1, r6, lsl #12 │ │ │ │ - blne 0xfe9f45d8 │ │ │ │ + blne 0xfe9f45b8 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ ldc2l 7, cr15, [ip], #988 @ 0x3dc │ │ │ │ ldmle r7!, {r2, r4, r5, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -216139,19 +216131,19 @@ │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ vqdmulh.s d31, d4, d4 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ stclpl 8, cr1, [fp], {200} @ 0xc8 │ │ │ │ mvnle r2, pc, ror fp │ │ │ │ @ instruction: 0xf1007843 │ │ │ │ - blcs 0x1226d7c │ │ │ │ + blcs 0x1226d5c │ │ │ │ @ instruction: 0xf81ed1e2 │ │ │ │ - blcs 0x13f3184 │ │ │ │ + blcs 0x13f3164 │ │ │ │ @ instruction: 0xf89ed1de │ │ │ │ - blcs 0x126f58c │ │ │ │ + blcs 0x126f56c │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ bicsle r0, r7, r0, lsl #28 │ │ │ │ svclt 0x0000e7d8 │ │ │ │ svceq 0x0001f013 │ │ │ │ ldrblt sp, [r0, #-75]! @ 0xffffffb5 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -216164,93 +216156,93 @@ │ │ │ │ ldmdavs sp, {r1, r2, fp, sp, lr} │ │ │ │ and r4, r5, sp, lsl #8 │ │ │ │ streq lr, [r0], #-2980 @ 0xfffff45c │ │ │ │ andle r4, sp, r5, lsl #8 │ │ │ │ stcle 12, cr2, [r9, #-0] │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf1bf4630 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf186daf2 │ │ │ │ stmdavs r3, {r0, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscsle r2, r1, r4, lsl #22 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ cmppvc r4, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmiane ip, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - blcs 0x20ba938 │ │ │ │ + blcs 0x20ba918 │ │ │ │ stmdavc r3!, {r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - blcs 0x122a7a8 │ │ │ │ + blcs 0x122a788 │ │ │ │ @ instruction: 0xf815d1cc │ │ │ │ - blcs 0x13f3220 │ │ │ │ + blcs 0x13f3200 │ │ │ │ stmdavc fp!, {r3, r6, r7, r8, ip, lr, pc}^ │ │ │ │ bicle r2, r5, r6, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 15, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0xf5a1b0b9 │ │ │ │ - bmi 0x638278 │ │ │ │ + bmi 0x638258 │ │ │ │ strmi r2, [ip], -r0, lsl #10 │ │ │ │ andcs r9, r3, r1 │ │ │ │ addvc pc, r0, #13828096 @ 0xd30000 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ eorsls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf1c29307 │ │ │ │ - stmiblt r8!, {r0, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blmi 0x32c688 │ │ │ │ - blls 0xebd6f4 │ │ │ │ + stmiblt r8!, {r0, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blmi 0x32c668 │ │ │ │ + blls 0xebd6d4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -r0, asr #4 │ │ │ │ tstcs r0, r9, lsr r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andcs sl, r4, sl, lsl #18 │ │ │ │ - ldc2l 1, cr15, [r8, #764] @ 0x2fc │ │ │ │ - blle 0xff9ad6bc │ │ │ │ + stc2l 1, cr15, [r8, #764]! @ 0x2fc │ │ │ │ + blle 0xff9ad69c │ │ │ │ andcc lr, sl, #3620864 @ 0x374000 │ │ │ │ sbcsle r4, pc, r3, lsl r3 @ │ │ │ │ - stc2 7, cr15, [r4], {47} @ 0x2f │ │ │ │ + ldc2 7, cr15, [r4], {47} @ 0x2f │ │ │ │ @ instruction: 0xf86af004 │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ - vmla.f d20, d16, d1[0] │ │ │ │ + vaddw.s8 q10, q8, d17 │ │ │ │ @ instruction: 0xf7f7010e │ │ │ │ stmdage r8, {r0, r2, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - msrpl R9_usr, r3 │ │ │ │ + tstppl r1, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf99cf7f7 │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ ldmdavs fp, {r0, r1, r8, r9, ip, pc} │ │ │ │ strcc fp, [r1, #-315] @ 0xfffffec5 │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ - blx 0x22c5aa │ │ │ │ + blx 0x22c58a │ │ │ │ @ instruction: 0xf8d7f303 │ │ │ │ cdpls 0, 0, cr2, cr8, cr8, {6} │ │ │ │ - blvs 0xff649b3c │ │ │ │ + blvs 0xff649b1c │ │ │ │ andcs r3, r0, #1048576 @ 0x100000 │ │ │ │ cmneq r6, r3, lsl #10 │ │ │ │ streq pc, [r3, #-37] @ 0xffffffdb │ │ │ │ sbceq pc, r4, r6, lsl r1 @ │ │ │ │ ldreq pc, [r4, #-261] @ 0xfffffefb │ │ │ │ stmdaeq r0, {r1, r6, r8, ip, sp, lr, pc} │ │ │ │ stmdals fp, {r0, r2, r3, r5, fp, ip} │ │ │ │ @@ -216262,58 +216254,58 @@ │ │ │ │ svccc 0x00fff1b0 │ │ │ │ @ instruction: 0xf1b1bf08 │ │ │ │ vminnm.f32 , , │ │ │ │ movwls r0, #8971 @ 0x230b │ │ │ │ andle r4, r8, sl, lsl r6 │ │ │ │ ldmne fp, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ stceq 1, cr15, [r0], {72} @ 0x48 │ │ │ │ - bl 0x1cf41c8 │ │ │ │ + bl 0x1cf41a8 │ │ │ │ @ instruction: 0xf0c00c0c │ │ │ │ @ instruction: 0xf13881d3 │ │ │ │ @ instruction: 0xf646f891 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d19, d16, d0[5] │ │ │ │ strmi r0, [r3], lr, lsr #2 │ │ │ │ - blx 0xfe41fc6a │ │ │ │ + blx 0xfe41fc4a │ │ │ │ ldrdcc pc, [ip], #135 @ 0x87 │ │ │ │ @ instruction: 0xf8d34682 │ │ │ │ @ instruction: 0xf13d0428 │ │ │ │ @ instruction: 0x4681fc39 │ │ │ │ - @ instruction: 0xf972f1bb │ │ │ │ + @ instruction: 0xf982f1bb │ │ │ │ strmi r4, [r3], -r9, asr #12 │ │ │ │ @ instruction: 0xf6464652 │ │ │ │ - vaddl.s8 q10, d0, d4 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf150002e │ │ │ │ @ instruction: 0x4603fd37 │ │ │ │ ldrmi r4, [r9], r8, asr #12 │ │ │ │ ldc2l 1, cr15, [r2], #292 @ 0x124 │ │ │ │ @ instruction: 0xf1494650 │ │ │ │ @ instruction: 0xf1bbfcef │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf1374658 │ │ │ │ @ instruction: 0xf44ffee9 │ │ │ │ vqsub.s8 , q8, q1 │ │ │ │ strbmi r2, [r8], -r1, asr #2 │ │ │ │ - ldc2l 1, cr15, [lr, #760]! @ 0x2f8 │ │ │ │ + mcr2 1, 0, pc, cr14, cr14, {5} @ │ │ │ │ strbmi r9, [r8], -r7 │ │ │ │ ldc2l 1, cr15, [lr], {73} @ 0x49 │ │ │ │ - blcs 0x10a3f4 │ │ │ │ + blcs 0x10a3d4 │ │ │ │ cmnphi r5, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ ldrdls pc, [r8], -sp │ │ │ │ - blne 0xfec310b4 │ │ │ │ - beq 0x11f924 │ │ │ │ + blne 0xfec31094 │ │ │ │ + beq 0x11f904 │ │ │ │ @ instruction: 0xf1494648 │ │ │ │ @ instruction: 0xf646fc89 │ │ │ │ - vqdmlal.s , d16, d0[7] │ │ │ │ + vrsra.s64 , q6, #64 │ │ │ │ strmi r0, [r3], lr, lsr #6 │ │ │ │ vcgt.s8 d22, d19, d6 │ │ │ │ - vorr.i32 d20, #5 @ 0x00000005 │ │ │ │ + vsra.s64 , , #64 │ │ │ │ strbvs r0, [r5], #-270 @ 0xfffffef2 │ │ │ │ vtst.8 d22, d4, d8 │ │ │ │ vorr.i32 , #262144 @ 0x00040000 │ │ │ │ - blls 0x2e4e64 │ │ │ │ + blls 0x2e4e44 │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ movwcc sl, #6158 @ 0x180e │ │ │ │ eorge pc, r4, fp, asr #17 │ │ │ │ eorcc pc, ip, fp, lsr #17 │ │ │ │ @ instruction: 0xf8cb2301 │ │ │ │ teqcs r4, #20 │ │ │ │ andscc pc, ip, fp, asr #17 │ │ │ │ @@ -216325,93 +216317,93 @@ │ │ │ │ teqcs r4, #16 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ eorcc pc, r8, fp, asr #17 │ │ │ │ movwne pc, #4672 @ 0x1240 @ │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ andcc pc, r4, fp, asr #17 │ │ │ │ subhi pc, r4, sp, asr #17 │ │ │ │ - ldmdami r8, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdami r8, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ subls pc, r0, sp, asr #17 │ │ │ │ eorsge pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8daf7f7 │ │ │ │ ldrdcs pc, [r8], #135 @ 0x87 │ │ │ │ @ instruction: 0xf8989b0e │ │ │ │ - blvs 0xff58788c │ │ │ │ + blvs 0xff58786c │ │ │ │ streq pc, [ip], -r3, lsl #2 │ │ │ │ andcc r6, r3, #90 @ 0x5a │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ andeq pc, r3, #34 @ 0x22 │ │ │ │ @ instruction: 0xf88360d8 │ │ │ │ @ instruction: 0xf1029010 │ │ │ │ andcs r0, r5, #8, 2 │ │ │ │ andcs r6, r6, #26 │ │ │ │ @ instruction: 0xf8d7609a │ │ │ │ @ instruction: 0xf10320c8 │ │ │ │ tstls r4, r4, lsl r0 │ │ │ │ movwls r1, #22643 @ 0x5873 │ │ │ │ stmdavs fp!, {r0, r4, r7, r8, r9, fp, sp, lr} │ │ │ │ ldrmi r6, [r9], #-3026 @ 0xfffff42e │ │ │ │ - stcl 7, cr15, [r2], #-176 @ 0xffffff50 │ │ │ │ + ldcl 7, cr15, [r2], #-176 @ 0xffffff50 │ │ │ │ stmdbls r4, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf8d82205 │ │ │ │ rsbspl r0, r2, r0 │ │ │ │ @ instruction: 0xf883227c │ │ │ │ @ instruction: 0xf10d9010 │ │ │ │ sbcsvs r0, r8, r8, asr #18 │ │ │ │ subsvs r2, sl, r3, lsl #2 │ │ │ │ addsvs r4, r9, r8, asr #12 │ │ │ │ @ instruction: 0xf1034651 │ │ │ │ @ instruction: 0x96040614 │ │ │ │ mcr 1, 6, pc, cr0, cr2, {5} @ │ │ │ │ - @ instruction: 0xf906f1bb │ │ │ │ + @ instruction: 0xf916f1bb │ │ │ │ subseq pc, r0, sp, lsr #17 │ │ │ │ - @ instruction: 0xf892f1bb │ │ │ │ + @ instruction: 0xf8a2f1bb │ │ │ │ subseq pc, r2, sp, lsr #17 │ │ │ │ - @ instruction: 0xf8bef1bb │ │ │ │ + @ instruction: 0xf8cef1bb │ │ │ │ @ instruction: 0xf1bb9015 │ │ │ │ - andsls pc, r6, r3, asr #17 │ │ │ │ - @ instruction: 0xf8b0f1bb │ │ │ │ + @ instruction: 0x9016f8d3 │ │ │ │ + @ instruction: 0xf8c0f1bb │ │ │ │ @ instruction: 0x46509017 │ │ │ │ - @ instruction: 0xf8e4f1bb │ │ │ │ + @ instruction: 0xf8f4f1bb │ │ │ │ ldrdcs pc, [r8], #135 @ 0x87 │ │ │ │ andsls r6, r8, r9, lsr #16 │ │ │ │ ldmib r2, {r0, r2, r3, r4, fp, sp, pc}^ │ │ │ │ - bl 0xfea7917c │ │ │ │ + bl 0xfea7915c │ │ │ │ strtmi r0, [r9], #-2565 @ 0xfffff5fb │ │ │ │ svceq 0x0050f1ba │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ @ instruction: 0x46520a50 │ │ │ │ - stc 7, cr15, [r6], #-176 @ 0xffffff50 │ │ │ │ - blls 0x2343ec │ │ │ │ + ldc 7, cr15, [r6], #-176 @ 0xffffff50 │ │ │ │ + blls 0x2343cc │ │ │ │ @ instruction: 0xf10dbf1c │ │ │ │ eorcs r0, r0, r3, ror r1 │ │ │ │ strmi sp, [sl], -r9 │ │ │ │ svcpl 0x0001f811 │ │ │ │ andvc fp, r8, r5, lsl #18 │ │ │ │ - bl 0xfe9721f4 │ │ │ │ + bl 0xfe9721d4 │ │ │ │ ldrmi r0, [r2, #521] @ 0x209 │ │ │ │ @ instruction: 0xf8d7d8f5 │ │ │ │ movwls r2, #20684 @ 0x50cc │ │ │ │ strteq pc, [r8], #-2258 @ 0xfffff72e │ │ │ │ - blx 0x149fe56 │ │ │ │ + blx 0x149fe36 │ │ │ │ @ instruction: 0x46012210 │ │ │ │ ldmdage r9, {r0, r2, r9, sl, lr} │ │ │ │ - ldc2l 1, cr15, [r0], {179} @ 0xb3 │ │ │ │ + stc2l 1, cr15, [r0], #716 @ 0x2cc │ │ │ │ @ instruction: 0xf1494628 │ │ │ │ stmdals r4, {r0, r1, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4649227c │ │ │ │ - stc 7, cr15, [r0], {44} @ 0x2c │ │ │ │ + ldc 7, cr15, [r0], {44} @ 0x2c │ │ │ │ ldmdavs lr, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ vmlacs.f64 d9, d0, d5 │ │ │ │ addhi pc, r7, r0 │ │ │ │ - bpl 0x32101c │ │ │ │ + bpl 0x320ffc │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ ldreq pc, [ip, #259] @ 0x103 │ │ │ │ - beq 0x520040 │ │ │ │ + beq 0x520020 │ │ │ │ ldrmi r4, [r2, #1731]! @ 0x6c3 │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ mulcs r4, fp, r8 │ │ │ │ strcs fp, [r0], #-3864 @ 0xfffff0e8 │ │ │ │ orrseq pc, r4, #79 @ 0x4f │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8ddbf0c │ │ │ │ @@ -216428,19 +216420,19 @@ │ │ │ │ vst3.32 {d15[0],d16[0],d17[0]}, [r8] │ │ │ │ mcr 1, 2, pc, cr0, cr2, {5} @ │ │ │ │ addscs pc, r0, #14024704 @ 0xd60000 │ │ │ │ subsmi pc, r4, sp, lsr #17 │ │ │ │ strpl pc, [r0], #-1286 @ 0xfffffafa │ │ │ │ subhi pc, r8, sp, asr #17 │ │ │ │ andsls r6, r8, #1179648 @ 0x120000 │ │ │ │ - @ instruction: 0xf844f1bb │ │ │ │ + @ instruction: 0xf854f1bb │ │ │ │ @ instruction: 0xf1bb9019 │ │ │ │ - andsls pc, sl, r1, lsr r8 @ │ │ │ │ + andsls pc, sl, r1, asr #16 │ │ │ │ @ instruction: 0xf1bb2000 │ │ │ │ - @ instruction: 0xf8d4f865 │ │ │ │ + @ instruction: 0xf8d4f875 │ │ │ │ eorls r2, r5, #20, 4 @ 0x40000001 │ │ │ │ andscs pc, r8, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8d49226 │ │ │ │ eorls r2, r7, #28, 4 @ 0xc0000001 │ │ │ │ eorcs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8d49228 │ │ │ │ eorls r2, r9, #36, 4 @ 0x40000002 │ │ │ │ @@ -216459,74 +216451,74 @@ │ │ │ │ subcs pc, r8, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf506901b │ │ │ │ eorsls r5, r2, #8 │ │ │ │ @ instruction: 0xf8d43010 │ │ │ │ eorls r2, r4, #16, 4 │ │ │ │ subcs pc, ip, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf76a9233 │ │ │ │ - @ instruction: 0xf8d4ffb5 │ │ │ │ + @ instruction: 0xf8d4ffc5 │ │ │ │ @ instruction: 0x46492210 │ │ │ │ @ instruction: 0x46389034 │ │ │ │ addscs r9, r4, #1342177283 @ 0x50000003 │ │ │ │ - bl 0x1fa1738 │ │ │ │ + bl 0xfe3a1718 │ │ │ │ rsbsvs pc, r4, #14024704 @ 0xd60000 │ │ │ │ cdpcs 5, 0, cr3, cr0, cr8, {5} │ │ │ │ @ instruction: 0xf8ddd183 │ │ │ │ cdpls 0, 0, cr11, cr7, cr12, {0} │ │ │ │ stcls 6, cr4, [r2], {93} @ 0x5d │ │ │ │ andle lr, pc, r4 │ │ │ │ - bne 0x9f4ab8 │ │ │ │ + bne 0x9f4a98 │ │ │ │ ldcle 12, cr2, [sp, #-0] │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf1be4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf186daf3 │ │ │ │ stmdavs r3, {r0, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ rscsle r2, r1, r4, lsl #22 │ │ │ │ @ instruction: 0xf1494658 │ │ │ │ @ instruction: 0xf186fb65 │ │ │ │ stmdavs r4, {r0, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0034264 │ │ │ │ @ instruction: 0xf72ffe7d │ │ │ │ - stmdals r7, {r0, r1, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r7, {r0, r1, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6ff2800 │ │ │ │ @ instruction: 0xf1bcadd4 │ │ │ │ - ldrb pc, [r0, #3525] @ 0xdc5 @ │ │ │ │ + ldrb pc, [r0, #3541] @ 0xdd5 @ │ │ │ │ @ instruction: 0xf1494658 │ │ │ │ stmdage r7, {r0, r1, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - orrspl pc, r1, r3, asr #4 │ │ │ │ + cmnppl r1, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff96f7f6 │ │ │ │ @ instruction: 0xf1864604 │ │ │ │ stccs 12, cr15, [r0], {23} │ │ │ │ movwcs sp, #2819 @ 0xb03 │ │ │ │ andvs r2, r3, r0, lsl #8 │ │ │ │ stmdavs r4, {r0, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrb r4, [lr, r4, ror #4] │ │ │ │ stc2 1, cr15, [ip], {134} @ 0x86 │ │ │ │ @ instruction: 0xf1c3e7f5 │ │ │ │ - svclt 0x0000ffdb │ │ │ │ + svclt 0x0000ffeb │ │ │ │ @ instruction: 0xf5a06d80 │ │ │ │ - blx 0xfecebb24 │ │ │ │ + blx 0xfecebb04 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3ad34 │ │ │ │ + bl 0xfec3ad14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdami sp, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ svcgt 0x0070ee1d │ │ │ │ tstcs fp, #131 @ 0x83 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ - tstpeq r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnsvc pc, sp, asr #4 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - subcc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorscc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ @ instruction: 0xf02a012d │ │ │ │ @ instruction: 0xf500ffed │ │ │ │ @ instruction: 0xf500534f │ │ │ │ @ instruction: 0xf8535140 │ │ │ │ @ instruction: 0xf4022c08 │ │ │ │ @ instruction: 0xf4126300 │ │ │ │ @ instruction: 0xf3c24f00 │ │ │ │ @@ -216586,29 +216578,29 @@ │ │ │ │ strb r4, [r0, r0, asr #7] │ │ │ │ andvs pc, r3, r2, asr #7 │ │ │ │ svclt 0x00942802 │ │ │ │ andcs r2, r1, r0 │ │ │ │ @ instruction: 0xf412e7c9 │ │ │ │ mvnle r6, r0, ror #30 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ - addeq ip, r2, r8, lsr #6 │ │ │ │ + addeq ip, r2, r8, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3ae7c │ │ │ │ + bl 0xfec3ae5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdami r6!, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ cdp 0, 1, cr11, cr13, cr3, {4} │ │ │ │ tstcs fp, #112, 30 @ 0x1c0 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ - tstpeq r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnsvc pc, sp, asr #4 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - subcc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorscc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ @ instruction: 0xf02a012d │ │ │ │ @ instruction: 0xf500ff49 │ │ │ │ @ instruction: 0xf8d25240 │ │ │ │ @ instruction: 0xf0133544 │ │ │ │ strdle r0, [r4], -r0 @ │ │ │ │ svceq 0x00e0f013 │ │ │ │ andcs fp, r3, r4, lsl pc │ │ │ │ @@ -216629,42 +216621,42 @@ │ │ │ │ svclt 0x00180ff0 │ │ │ │ subeq pc, r0, r0, asr #32 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq ip, r2, r0, ror #3 │ │ │ │ + addeq ip, r2, r0, lsl #4 │ │ │ │ svclt 0x009f281b │ │ │ │ - movweq pc, #1613 @ 0x64d @ │ │ │ │ + mvnsvc pc, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ svclt 0x00886898 │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x009f2806 │ │ │ │ - movweq pc, #1613 @ 0x64d @ │ │ │ │ + mvnsvc pc, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ svclt 0x00886f98 │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ vqadd.s8 d27, d20, d5 │ │ │ │ vmul.f d23, d0, d0[4] │ │ │ │ - blmi 0xff4663c8 │ │ │ │ + blmi 0xff4663a8 │ │ │ │ pkhbtmi r4, sl, r4, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r3, ip, pc} │ │ │ │ @ instruction: 0xf04f9313 │ │ │ │ @ instruction: 0xf1bf0300 │ │ │ │ - @ instruction: 0xf8d9fead │ │ │ │ - b 0x14bbd8c │ │ │ │ + @ instruction: 0xf8d9febd │ │ │ │ + b 0x14bbd6c │ │ │ │ @ instruction: 0xf5b80880 │ │ │ │ svclt 0x00b85f80 │ │ │ │ stmpl r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x00182e00 │ │ │ │ svclt 0x003442a6 │ │ │ │ andcs r2, r0, r1 │ │ │ │ bicshi pc, r8, r0, asr #1 │ │ │ │ @@ -216673,106 +216665,106 @@ │ │ │ │ svccs 0x0000781f │ │ │ │ vqadd.s8 , q2, q12 │ │ │ │ vorr.i32 , #262144 @ 0x00040000 │ │ │ │ stmib sp, {r0, r2, r4, r7, r8, sl}^ │ │ │ │ stmib sp, {r2, r3}^ │ │ │ │ stmib sp, {r1, r2, r3}^ │ │ │ │ andsls r0, r2, r0, lsl r0 │ │ │ │ - blx 0x16a04d0 │ │ │ │ + blx 0x1aa04b0 │ │ │ │ strmi r6, [r7], -lr, lsr #16 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0xa03ec │ │ │ │ + blx 0xa03cc │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ - blx 0xfee8450c │ │ │ │ + blx 0xfee844ec │ │ │ │ strtmi pc, [r2], -r6, lsl #7 │ │ │ │ stmdage ip, {r0, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff095b │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x81a6f000 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf7ffa80c │ │ │ │ stmdacs r0, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ orrshi pc, lr, r0 │ │ │ │ vnmls.f64 d4, d29, d25 │ │ │ │ - @ instruction: 0xf64d2f70 │ │ │ │ - vabdl.s8 q8, d0, d0 │ │ │ │ + vrecps.f32 q9, , q8 │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ ldrbtmi r0, [fp], #-1843 @ 0xfffff8cd │ │ │ │ vtst.8 d22, d13, d11 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ ldmpl r0, {r0, r2, r3, r5, r8}^ │ │ │ │ smladls r0, fp, r3, r2 │ │ │ │ - subcc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorscc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ cdp2 0, 8, cr15, cr8, cr10, {1} │ │ │ │ subpl pc, pc, r0, lsl #10 │ │ │ │ stcvs 8, cr15, [r8], {80} @ 0x50 │ │ │ │ strbcs pc, [r0], -r6, asr #7 @ │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf1bf80d6 │ │ │ │ - submi pc, r4, #1200 @ 0x4b0 │ │ │ │ + submi pc, r4, #1456 @ 0x5b0 │ │ │ │ vld2.8 {d6-d7}, [r4 :128], fp │ │ │ │ - ldc 4, cr4, [pc, #448] @ 0xe4014 │ │ │ │ + ldc 4, cr4, [pc, #448] @ 0xe3ff4 │ │ │ │ @ instruction: 0xf0247b94 │ │ │ │ @ instruction: 0xf8d904ff │ │ │ │ - bl 0x1ebe60 │ │ │ │ + bl 0x1ebe40 │ │ │ │ @ instruction: 0x23220903 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00384294 │ │ │ │ @ instruction: 0x46012332 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ andls r4, r0, #136314880 @ 0x8200000 │ │ │ │ andcs r4, r3, #72, 12 @ 0x4800000 │ │ │ │ - blvc 0x19f4b4 │ │ │ │ - @ instruction: 0xf974f1c0 │ │ │ │ + blvc 0x19f494 │ │ │ │ + @ instruction: 0xf984f1c0 │ │ │ │ @ instruction: 0xf0001c42 │ │ │ │ strmi r8, [r1, #401] @ 0x191 │ │ │ │ addshi pc, sp, r0 │ │ │ │ - orrspl pc, r8, r6, asr #12 │ │ │ │ + orrpl pc, r8, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ orrseq pc, r4, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0x96004630 │ │ │ │ andmi pc, lr, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xfe4a0406 │ │ │ │ + blx 0xfe4a03e6 │ │ │ │ movwcs sl, #7436 @ 0x1d0c │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, r3, r8, r9, sl, ip, sp, lr}^ │ │ │ │ stmib sp, {r1, r2, r3, r8, r9, sl, ip, sp, lr}^ │ │ │ │ @ instruction: 0x97127710 │ │ │ │ @ instruction: 0xf8caf7ff │ │ │ │ ldrtmi fp, [r8], -r0, ror #2 │ │ │ │ - @ instruction: 0xf9d8f1c0 │ │ │ │ + @ instruction: 0xf9e8f1c0 │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ tstphi r9, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrdvs pc, [r0], -r9 │ │ │ │ movwls r2, #49920 @ 0xc300 │ │ │ │ movwcc lr, #10693 @ 0x29c5 │ │ │ │ movwcc lr, #18885 @ 0x49c5 │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ @ instruction: 0xf51680e1 │ │ │ │ @ instruction: 0x960d4f71 │ │ │ │ movwcs fp, #7972 @ 0x1f24 │ │ │ │ @ instruction: 0xf0c0930a │ │ │ │ - blls 0x3842cc │ │ │ │ - beq 0x120628 │ │ │ │ + blls 0x3842ac │ │ │ │ + beq 0x120608 │ │ │ │ @ instruction: 0xf0789312 │ │ │ │ @ instruction: 0x4606ffb5 │ │ │ │ @ instruction: 0xf1c02000 │ │ │ │ - @ instruction: 0xf108f9b3 │ │ │ │ + @ instruction: 0xf108f9c3 │ │ │ │ strdls r3, [r6], -pc @ │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ eorcs r8, r8, ip, ror #1 │ │ │ │ @ instruction: 0xf1492700 │ │ │ │ stmdbls r6, {r0, r1, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ rsbsmi pc, pc, #111 @ 0x6f │ │ │ │ stmne sl, {r0, r8, sp, lr} │ │ │ │ ldrtmi r6, [r1], -r7, asr #2 │ │ │ │ - bl 0x12bc544 │ │ │ │ + bl 0x12bc524 │ │ │ │ bicvs r0, r2, r7, lsl #4 │ │ │ │ mcr2 0, 7, pc, cr4, cr7, {3} @ │ │ │ │ @ instruction: 0xf44f9b0a │ │ │ │ ldrbmi r1, [ip], -r0, lsl #3 │ │ │ │ rsbsvc pc, ip, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ stmib sp, {r0, r1, r4, r6, r7, r9, sl, lr}^ │ │ │ │ @@ -216788,32 +216780,32 @@ │ │ │ │ stccc 8, cr15, [r4], {90} @ 0x5a │ │ │ │ ldrmi r4, [r8, #1099] @ 0x44b │ │ │ │ stmib sp, {r0, r3, r4, r6, fp, ip, lr, pc}^ │ │ │ │ strbmi r3, [r2], -r0, lsl #14 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf9d0f078 │ │ │ │ cmnle pc, r0, lsl #16 │ │ │ │ - beq 0x320644 │ │ │ │ + beq 0x320624 │ │ │ │ mvnle r4, sl, lsr #11 │ │ │ │ - bls 0x2758d4 │ │ │ │ + bls 0x2758b4 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0x801cf8dd │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ @ instruction: 0xf8caf7ff │ │ │ │ suble r2, r9, r0, lsl #16 │ │ │ │ @ instruction: 0xf0794630 │ │ │ │ vadd.i8 d31, d20, d9 │ │ │ │ vorr.i32 , #262144 @ 0x00040000 │ │ │ │ mlavs ip, r5, r5, r0 │ │ │ │ stmdavs fp!, {r1, r2, r3, r4, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbmi r2, [r1], -r5, lsl #4 │ │ │ │ cmnpmi r0, #683671552 @ p-variant is OBSOLETE @ 0x28c00000 │ │ │ │ stccs 8, cr15, [r4], {67} @ 0x43 │ │ │ │ @ instruction: 0xf1c02201 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ sbcshi pc, fp, r0, asr #32 │ │ │ │ mvnscc pc, sl, lsl #2 │ │ │ │ @ instruction: 0x4321220d │ │ │ │ @ instruction: 0xf7f74620 │ │ │ │ stmdavs ip!, {r0, r1, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf9eef184 │ │ │ │ @@ -216828,26 +216820,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ adchi pc, r7, r0, asr #32 │ │ │ │ andcs fp, r0, r5, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blls 0x347ffc │ │ │ │ - bl 0xfe9be0ac │ │ │ │ - bcs 0xe4864 │ │ │ │ - bl 0x7582f8 │ │ │ │ + blls 0x347fdc │ │ │ │ + bl 0xfe9be08c │ │ │ │ + bcs 0xe4844 │ │ │ │ + bl 0x7582d8 │ │ │ │ orrle r0, ip, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf0794630 │ │ │ │ strcs pc, [r0], #-2111 @ 0xfffff7c1 │ │ │ │ - strbtpl pc, [r8], -r6, asr #12 @ │ │ │ │ + ldrbpl pc, [r8], -r6, asr #12 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ strcs r4, [r8, -r0, lsr #13] │ │ │ │ @ instruction: 0xf646990b │ │ │ │ - vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf06f002e │ │ │ │ @ instruction: 0xf8cdf999 │ │ │ │ tstcs r8, ip │ │ │ │ ldrtmi r9, [r0], -r0, lsl #14 │ │ │ │ strcc r3, [r8, #-1025] @ 0xfffffbff │ │ │ │ stccc 8, cr15, [r4], {85} @ 0x55 │ │ │ │ movwcs r9, #770 @ 0x302 │ │ │ │ @@ -216857,22 +216849,22 @@ │ │ │ │ andcs sp, r1, sp, ror #3 │ │ │ │ @ instruction: 0xf98af193 │ │ │ │ @ instruction: 0xf1c86983 │ │ │ │ ldrmi r0, [sl], #-513 @ 0xfffffdff │ │ │ │ svclt 0x0000e7cf │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq ip, r2, r6, asr r0 │ │ │ │ + addeq ip, r2, r6, ror r0 │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf1ba930d │ │ │ │ andsle r0, r2, r0, lsl #30 │ │ │ │ strge lr, [lr], #-2509 @ 0xfffff633 │ │ │ │ movwcs r2, #13314 @ 0x3402 │ │ │ │ @ instruction: 0xf1bf930a │ │ │ │ - bl 0x4634f4 │ │ │ │ + bl 0x463514 │ │ │ │ submi r0, r3, #196, 4 @ 0x4000000c │ │ │ │ cmnpmi r0, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ mvnseq pc, #35 @ 0x23 │ │ │ │ vld2.8 {d22-d25}, [pc :64], r3 │ │ │ │ cmpvs r3, #-2080374783 @ 0x84000001 │ │ │ │ movwcs lr, #9997 @ 0x270d │ │ │ │ movwls r2, #41985 @ 0xa401 │ │ │ │ @@ -216890,55 +216882,55 @@ │ │ │ │ @ instruction: 0xf816f7ff │ │ │ │ rscsle r2, r0, r0, lsl #16 │ │ │ │ ldmdavs sl, {r0, r2, r3, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r2], -r1, lsr #2 │ │ │ │ @ instruction: 0xf646460b │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ + vmla.i d21, d16, d0[4] │ │ │ │ andslt r0, r5, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stcllt 0, cr15, [lr], #460 @ 0x1cc │ │ │ │ @ instruction: 0xf646990b │ │ │ │ - vshr.s64 d20, d16, #64 │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ @ instruction: 0xf06f002e │ │ │ │ andcs pc, r1, r7, lsr #18 │ │ │ │ @ instruction: 0xf92af193 │ │ │ │ strtmi r9, [r2], -fp, lsl #18 │ │ │ │ strls r2, [r0], -r0, lsl #6 │ │ │ │ - eormi pc, r0, r6, asr #12 │ │ │ │ + andsmi pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf91af06f │ │ │ │ @ instruction: 0xf1932001 │ │ │ │ @ instruction: 0xf1c3f91d │ │ │ │ - @ instruction: 0xf643fcad │ │ │ │ + @ instruction: 0xf643fcbd │ │ │ │ vmla.i d19, d0, d0[1] │ │ │ │ @ instruction: 0xf8cd0095 │ │ │ │ ldrtmi r8, [r3], -r0 │ │ │ │ @ instruction: 0xf6462101 │ │ │ │ - vmlal.s q10, d0, d0[6] │ │ │ │ + vmov.i32 q10, #2048 @ 0x00000800 │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ - blx 0xff7208a0 │ │ │ │ + blx 0xffb20880 │ │ │ │ @ instruction: 0xf1932001 │ │ │ │ @ instruction: 0xf646f909 │ │ │ │ - vshr.s64 d21, d16, #64 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf72c002e │ │ │ │ - andcs pc, r1, r7, lsl #26 │ │ │ │ + andcs pc, r1, r7, lsl sp @ │ │ │ │ @ instruction: 0xf900f193 │ │ │ │ - rsbspl pc, ip, r6, asr #12 │ │ │ │ + rsbpl pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldc2l 7, cr15, [lr], #176 @ 0xb0 │ │ │ │ + stc2 7, cr15, [lr, #-176] @ 0xffffff50 │ │ │ │ @ instruction: 0xf646e76b │ │ │ │ - vsra.s64 d21, d8, #64 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vmla.i d21, d16, d0[3] │ │ │ │ - blmi 0x164284 │ │ │ │ + vshr.s64 d21, d28, #64 │ │ │ │ + blmi 0x164264 │ │ │ │ andsmi pc, r1, #64, 12 @ 0x4000000 │ │ │ │ ldc2 1, cr15, [r8], {142} @ 0x8e │ │ │ │ - eorseq sp, r3, r8, lsr #17 │ │ │ │ + mlaseq r3, r8, r8, sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x461cb091 │ │ │ │ strmi r4, [r5], -r6, lsr #23 │ │ │ │ mcrge 6, 0, r4, cr14, cr2, {4} │ │ │ │ @@ -216952,51 +216944,51 @@ │ │ │ │ @ instruction: 0xf8cd9f1a │ │ │ │ @ instruction: 0xf0028038 │ │ │ │ @ instruction: 0xb1a8fa5b │ │ │ │ vadd.i8 d22, d4, d18 │ │ │ │ vbic.i32 , #20224 @ 0x00004f00 │ │ │ │ addsmi r6, sl, #76, 6 @ 0x30000001 │ │ │ │ @ instruction: 0xf646d01a │ │ │ │ - vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vsra.s64 d21, d8, #64 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - blmi 0xfe5b5b00 │ │ │ │ + blmi 0xfe5b5ae0 │ │ │ │ adcsmi pc, sp, #64, 12 @ 0x4000000 │ │ │ │ ldc2l 0, cr15, [r4], #440 @ 0x1b8 │ │ │ │ strtmi r9, [sl], -lr, lsl #16 │ │ │ │ - orrsne pc, r8, r9, asr #12 │ │ │ │ + orrne pc, r8, r9, asr #12 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ stc2 0, cr15, [ip, #440]! @ 0x1b8 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf8a6f193 │ │ │ │ vadd.i8 d24, d16, d18 │ │ │ │ addsmi r1, sl, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf894d1df │ │ │ │ @ instruction: 0xf1b99006 │ │ │ │ bicsle r0, sl, r1, lsl #30 │ │ │ │ - blcs 0xb06c04 │ │ │ │ - blmi 0xfe2182b8 │ │ │ │ + blcs 0xb06be4 │ │ │ │ + blmi 0xfe218298 │ │ │ │ @ instruction: 0xf6464630 │ │ │ │ - vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vsra.s64 d21, d8, #64 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ sbcmi pc, r2, #64, 12 @ 0x4000000 │ │ │ │ stc2l 0, cr15, [ip], {110} @ 0x6e │ │ │ │ - bvs 0xfe99e1f4 │ │ │ │ + bvs 0xfe99e1d4 │ │ │ │ vbic.i32 d18, #1024 @ 0x00000400 │ │ │ │ addsmi r0, sl, #32, 6 @ 0x80000000 │ │ │ │ - bhi 0x9d8a4c │ │ │ │ + bhi 0x9d8a2c │ │ │ │ addslt r3, fp, #2048 @ 0x800 │ │ │ │ stmiale r4!, {r0, r8, r9, fp, sp}^ │ │ │ │ ldrbmi r9, [fp], -r0, lsl #12 │ │ │ │ stchi 6, cr4, [r2, #260]! @ 0x104 │ │ │ │ cmpeq r2, r0, ror #19 │ │ │ │ - blx 0x20a02c8 │ │ │ │ + blx 0x20a02a8 │ │ │ │ stmdacs r0, {r1, r3, ip, pc} │ │ │ │ @ instruction: 0xf8aad0c0 │ │ │ │ @ instruction: 0xf8ca806c │ │ │ │ @ instruction: 0xf0038074 │ │ │ │ @ instruction: 0xf88afa67 │ │ │ │ stchi 0, cr9, [r2, #368]! @ 0x170 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @@ -217025,68 +217017,68 @@ │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ mvnle r2, r1, lsl #22 │ │ │ │ strhtne pc, [ip], #-138 @ 0xffffff76 @ │ │ │ │ ldrdcs pc, [r8], -r8 │ │ │ │ @ instruction: 0x3014f8d8 │ │ │ │ @ instruction: 0xf8aa3101 │ │ │ │ stmdbls r7, {r2, r3, r5, r6, ip} │ │ │ │ - blcc 0x1353a0 │ │ │ │ + blcc 0x135380 │ │ │ │ addsmi r4, r5, #10 │ │ │ │ ldrmi fp, [r5], -r8, lsr #30 │ │ │ │ svclt 0x0038429f │ │ │ │ @ instruction: 0xf8d8461f │ │ │ │ stchi 0, cr3, [r2, #112]! @ 0x70 │ │ │ │ - bleq 0x1dec98 │ │ │ │ - blls 0x29e2e0 │ │ │ │ + bleq 0x1dec78 │ │ │ │ + blls 0x29e2c0 │ │ │ │ sbcsle r2, r9, r0, lsl #22 │ │ │ │ stmdbcs r0, {r0, r3, r4, fp, sp, lr} │ │ │ │ movthi pc, #41024 @ 0xa040 @ │ │ │ │ @ instruction: 0x2010f8d8 │ │ │ │ ldrdeq pc, [r4], -r8 │ │ │ │ strls r9, [r0], -r8, lsl #22 │ │ │ │ - blx 0x720394 │ │ │ │ + blx 0x720374 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ teqphi sl, #0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x2010f8d8 │ │ │ │ @ instruction: 0xf8124402 │ │ │ │ stmdacs r0, {r0, sl, fp} │ │ │ │ tstphi sp, #64 @ p-variant is OBSOLETE @ 0x40 │ │ │ │ andsvs r9, r3, r6, lsl #20 │ │ │ │ cdp2 1, 15, cr15, cr2, cr8, {2} │ │ │ │ ldr r8, [fp, r2, lsr #27]! │ │ │ │ strls r4, [r5, #-1752] @ 0xfffff928 │ │ │ │ mvnscc pc, #24, 2 │ │ │ │ - bl 0x1989fd8 │ │ │ │ + bl 0x1989fb8 │ │ │ │ svcls 0x00060202 │ │ │ │ strlt lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ tsteq r2, r3, asr sl │ │ │ │ mvnshi pc, r0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ tstlt sl, r0, lsr #6 │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf04f828b │ │ │ │ @ instruction: 0xf1c34200 │ │ │ │ - blcc 0x92646c │ │ │ │ + blcc 0x92644c │ │ │ │ @ instruction: 0xf808fa02 │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subsle r2, r0, r0, lsl #30 │ │ │ │ - blcs 0x186c88 │ │ │ │ + blcs 0x186c68 │ │ │ │ stmdbls r7, {r3, r6, ip, lr, pc} │ │ │ │ - blls 0x235ca4 │ │ │ │ + blls 0x235c84 │ │ │ │ smlabtcs r0, pc, sl, r1 @ │ │ │ │ @ instruction: 0xf7ff463a │ │ │ │ @ instruction: 0xf245fca5 │ │ │ │ vsubw.s8 , q8, d24 │ │ │ │ - bls 0x22526c │ │ │ │ - bl 0x17e488 │ │ │ │ + bls 0x22524c │ │ │ │ + bl 0x17e468 │ │ │ │ @ instruction: 0xf1b80903 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ - bhi 0x944dd8 │ │ │ │ + bhi 0x944db8 │ │ │ │ eoreq pc, r2, #68, 4 @ 0x40000004 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ stmdbcs r2, {r0, r8, r9, sl, ip, sp} │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ @ instruction: 0xf04f4648 │ │ │ │ @ instruction: 0x463932ff │ │ │ │ @@ -217094,77 +217086,77 @@ │ │ │ │ andcs r0, r0, #0, 16 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbhi r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stc2 0, cr15, [r2], {3} │ │ │ │ mcrrne 6, 0, r4, r2, cr3 │ │ │ │ @ instruction: 0xf185d163 │ │ │ │ @ instruction: 0xf646ff65 │ │ │ │ - vrsra.s64 q11, q2, #64 │ │ │ │ + vqdmlal.s q11, d16, d0[1] │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ - orrspl pc, r8, r6, asr #12 │ │ │ │ + orrpl pc, r8, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r6, [r0], -r2, lsl #16 │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ - blmi 0x1b9068 │ │ │ │ + blmi 0x1b9048 │ │ │ │ stc2 0, cr15, [r4], {110} @ 0x6e │ │ │ │ svclt 0x0000e6e0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrhteq sp, [r3], -ip │ │ │ │ + eorseq sp, r3, ip, lsr #17 │ │ │ │ strtmi r9, [r8], -r7, lsl #20 │ │ │ │ @ instruction: 0xf7ff9905 │ │ │ │ @ instruction: 0xf8ddfc5f │ │ │ │ - bls 0x2c84f0 │ │ │ │ + bls 0x2c84d0 │ │ │ │ stmdbls r5, {r0, r1, r5, r9, fp, pc} │ │ │ │ - blcs 0x170cac │ │ │ │ + blcs 0x170c8c │ │ │ │ streq lr, [r1, -r2, lsr #23] │ │ │ │ andshi pc, r8, #0 │ │ │ │ - blx 0x6a0bb2 │ │ │ │ + blx 0xaa0b92 │ │ │ │ vrshl.s8 d20, d0, d16 │ │ │ │ - ldc 2, cr8, [pc, #400] @ 0xe464c │ │ │ │ + ldc 2, cr8, [pc, #400] @ 0xe462c │ │ │ │ strbmi r7, [r8], -r0, asr #23 │ │ │ │ ldmibcc pc!, {r3, r8, ip, sp, lr, pc}^ @ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andeq lr, r7, #9216 @ 0x2400 │ │ │ │ ldrmi r9, [r1], -r0, lsl #6 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ stc 2, cr2, [sp] │ │ │ │ tstls r6, r2, lsl #22 │ │ │ │ ldc2 0, cr15, [lr], #-12 │ │ │ │ mcrrne 6, 0, r4, r2, cr3 │ │ │ │ - bls 0x2987d4 │ │ │ │ + bls 0x2987b4 │ │ │ │ mulsle ip, r7, r2 │ │ │ │ @ instruction: 0xf1c84481 │ │ │ │ - b 0x3264f4 │ │ │ │ + b 0x3264d4 │ │ │ │ @ instruction: 0xf6070808 │ │ │ │ @ instruction: 0xf60279ff │ │ │ │ strbmi r7, [r1], #2047 @ 0x7ff │ │ │ │ vst3.8 {d20-d22}, [pc], r7 │ │ │ │ @ instruction: 0xf6cf4370 │ │ │ │ strbmi r7, [r0, #-1023] @ 0xfffffc01 │ │ │ │ stmdbeq r3, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ streq lr, [r3, -r7, lsl #20] │ │ │ │ - bl 0xfeb18524 │ │ │ │ + bl 0xfeb18504 │ │ │ │ @ instruction: 0xf0040100 │ │ │ │ ldrmi pc, [r9, #2263]! @ 0x8d7 │ │ │ │ cmpphi r3, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - bls 0x235e34 │ │ │ │ + bls 0x235e14 │ │ │ │ andls r1, r6, #630784 @ 0x9a000 │ │ │ │ - bcs 0x1142cb8 │ │ │ │ + bcs 0x1142c98 │ │ │ │ mvnhi pc, r0 │ │ │ │ vst2.8 {d25-d26}, [pc], r6 │ │ │ │ @ instruction: 0xf6cf4c70 │ │ │ │ @ instruction: 0xf8ca7cff │ │ │ │ @ instruction: 0xf8ca3004 │ │ │ │ strcs r0, [r0, -r0] │ │ │ │ andeq lr, ip, sl, asr #19 │ │ │ │ stmibvs r1!, {r0, r1, r2, r9, fp, ip, pc} │ │ │ │ rscsvc pc, pc, #2097152 @ 0x200000 │ │ │ │ @ instruction: 0xf8ca4401 │ │ │ │ strmi r1, [r2], #-44 @ 0xffffffd4 │ │ │ │ - b 0x17ece4 │ │ │ │ + b 0x17ecc4 │ │ │ │ @ instruction: 0xf8ca020c │ │ │ │ strmi r7, [fp], #-16 │ │ │ │ andscs pc, ip, sl, asr #17 │ │ │ │ andcc pc, r8, sl, asr #17 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andsvc pc, r8, sl, asr #17 │ │ │ │ andcc pc, ip, sl, asr #17 │ │ │ │ @@ -217184,27 +217176,27 @@ │ │ │ │ mvnsle r2, r1, lsl #22 │ │ │ │ @ instruction: 0x3018f8d9 │ │ │ │ ldrdmi pc, [r8], -r9 │ │ │ │ vqshl.u64 d16, d9, #3 │ │ │ │ @ instruction: 0xf0030580 │ │ │ │ svclt 0x00480301 │ │ │ │ streq pc, [r2, #-69] @ 0xffffffbb │ │ │ │ - b 0x124a9e4 │ │ │ │ - blls 0x265be0 │ │ │ │ + b 0x124a9c4 │ │ │ │ + blls 0x265bc0 │ │ │ │ stmibvs r9, {r2, r3, r4, sl, lr}^ │ │ │ │ andcc lr, r4, #3555328 @ 0x364000 │ │ │ │ stmdaeq r2, {r2, r8, r9, fp, sp, lr, pc} │ │ │ │ ldrdcs pc, [r4], -r9 │ │ │ │ - bleq 0x21f1f4 │ │ │ │ + bleq 0x21f1d4 │ │ │ │ stmdale r8, {r1, r3, r7, r9, lr} │ │ │ │ addmi r1, r1, #152, 16 @ 0x980000 │ │ │ │ - bne 0xfe9d42f0 │ │ │ │ + bne 0xfe9d42d0 │ │ │ │ @ instruction: 0xf8ca185b │ │ │ │ @ instruction: 0xf8d93008 │ │ │ │ - blcs 0xf0640 │ │ │ │ + blcs 0xf0620 │ │ │ │ strbmi sp, [r3, #340] @ 0x154 │ │ │ │ @ instruction: 0x0768d31e │ │ │ │ @ instruction: 0xf8dad50b │ │ │ │ adcmi r3, r3, #12 │ │ │ │ @ instruction: 0x3010f8da │ │ │ │ @ instruction: 0xf8cabf88 │ │ │ │ ldrbmi r4, [fp, #-12] │ │ │ │ @@ -217212,61 +217204,61 @@ │ │ │ │ @ instruction: 0x07a9b010 │ │ │ │ @ instruction: 0xf8dad50b │ │ │ │ adcmi r3, r3, #20 │ │ │ │ @ instruction: 0x3018f8da │ │ │ │ @ instruction: 0xf8cabf88 │ │ │ │ ldrbmi r4, [fp, #-20] @ 0xffffffec │ │ │ │ @ instruction: 0xf8cabf38 │ │ │ │ - blls 0x2506a0 │ │ │ │ + blls 0x250680 │ │ │ │ @ instruction: 0xe7ad8d9a │ │ │ │ @ instruction: 0xf6089a07 │ │ │ │ - b 0x302a48 │ │ │ │ + b 0x302a28 │ │ │ │ movwls r0, #33538 @ 0x8302 │ │ │ │ mvnsvc pc, #11534336 @ 0xb00000 │ │ │ │ stmdaeq r2, {r0, r1, r9, fp, sp, lr, pc} │ │ │ │ teqle sl, #817889280 @ 0x30c00000 │ │ │ │ strbmi r9, [r3, #-2824] @ 0xfffff4f8 │ │ │ │ @ instruction: 0xed9fd9d1 │ │ │ │ - bl 0xfe9c33c0 │ │ │ │ + bl 0xfe9c33a0 │ │ │ │ strbmi r0, [r0], -r8, lsl #2 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r4, #1578 @ 0x62a │ │ │ │ - blvc 0x19fcac │ │ │ │ + blvc 0x19fc8c │ │ │ │ @ instruction: 0xf0032332 │ │ │ │ andcc pc, r1, pc, ror #22 │ │ │ │ @ instruction: 0xf185d1c1 │ │ │ │ @ instruction: 0xf646fe53 │ │ │ │ - vqdmlal.s q11, d16, d0[0] │ │ │ │ + vrsra.s64 d22, d16, #64 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ - orrspl pc, r8, r6, asr #12 │ │ │ │ + orrpl pc, r8, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r6, [r0], -r2, lsl #16 │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ - blmi 0x12e9138 │ │ │ │ + blmi 0x12e9118 │ │ │ │ @ instruction: 0xf06e9d0b │ │ │ │ strb pc, [sp, #2801] @ 0xaf1 @ │ │ │ │ ldrdcs pc, [r4], -r9 │ │ │ │ stmdals r7, {r0, r3, r8, fp, ip, pc} │ │ │ │ vaddw.u8 , q2, d0 │ │ │ │ - bne 0x1564ae8 │ │ │ │ + bne 0x1564ac8 │ │ │ │ ldrmi r4, [r9], #-32 @ 0xffffffe0 │ │ │ │ tstcs r2, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf002462a │ │ │ │ andcc pc, r1, fp, lsr #17 │ │ │ │ stcls 1, cr13, [fp, #-612] @ 0xfffffd9c │ │ │ │ ldrbmi lr, [r8], -r5, asr #13 │ │ │ │ - blx 0x1a226b0 │ │ │ │ + blx 0x1a22690 │ │ │ │ svclt 0x00080742 │ │ │ │ stmpl r0, {r3, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf010d0bc │ │ │ │ movwls r0, #54018 @ 0xd302 │ │ │ │ teqphi pc, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0459b07 │ │ │ │ vst1.8 {d16-d19}, [pc], r2 │ │ │ │ - b 0x3b8cf8 │ │ │ │ + b 0x3b8cd8 │ │ │ │ movwls r0, #49923 @ 0xc303 │ │ │ │ @ instruction: 0xf0034618 │ │ │ │ @ instruction: 0x3001f8b7 │ │ │ │ mrshi pc, (UNDEF: 75) @ │ │ │ │ subsvc pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldmdavs r0, {r0, r2, r3, r8, fp, ip, pc} │ │ │ │ @@ -217274,55 +217266,55 @@ │ │ │ │ @ instruction: 0xf1b14458 │ │ │ │ stmdals ip, {r2, r5, r7, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ vst1.8 {d20-d22}, [pc :128], sl │ │ │ │ @ instruction: 0xf0035180 │ │ │ │ andcc pc, r1, r3, lsr #17 │ │ │ │ @ instruction: 0xf185d196 │ │ │ │ @ instruction: 0xf646fdfd │ │ │ │ - vrsra.s64 d22, d8, #64 │ │ │ │ + vsubw.s8 q11, q8, d8 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ - orrspl pc, r8, r6, asr #12 │ │ │ │ + orrpl pc, r8, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r6, [r0], -r2, lsl #16 │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ - blmi 0x8291b8 │ │ │ │ + blmi 0x829198 │ │ │ │ @ instruction: 0xf06e9d0b │ │ │ │ ldrb pc, [r7, #-2715]! @ 0xfffff565 @ │ │ │ │ @ instruction: 0x3018f8da │ │ │ │ ldrdlt pc, [r4], -sp @ │ │ │ │ ldmdblt fp, {r0, r2, sl, fp, ip, pc} │ │ │ │ @ instruction: 0x3010f8da │ │ │ │ movwcc lr, #22986 @ 0x59ca │ │ │ │ @ instruction: 0xf972f073 │ │ │ │ @ instruction: 0xf003bb60 │ │ │ │ @ instruction: 0xf8dbf82b │ │ │ │ @ instruction: 0xf1bb0008 │ │ │ │ - stmdals sl, {r0, r1, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals sl, {r0, r1, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2 1, cr15, [r6, #-288] @ 0xfffffee0 │ │ │ │ ldmdavs sl, {r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ msrhi CPSR_xc, r0, asr #32 │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bl 0xfeac876c │ │ │ │ + bl 0xfeac874c │ │ │ │ strbmi r0, [r8], -r9, lsl #2 │ │ │ │ @ instruction: 0xff8cf003 │ │ │ │ ldrt r4, [r6], r3, asr #12 │ │ │ │ ldr r2, [r0], -r0, asr #6 │ │ │ │ ... │ │ │ │ - eorseq sp, r3, ip, asr #17 │ │ │ │ + ldrhteq sp, [r3], -ip │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ eorcs r8, r8, #592 @ 0x250 │ │ │ │ strcs r6, [r0], #-2592 @ 0xfffff5e0 │ │ │ │ @ instruction: 0x4621465b │ │ │ │ - blx 0x2497de │ │ │ │ + blx 0x2497be │ │ │ │ @ instruction: 0xf001f202 │ │ │ │ strmi pc, [r6], -sp, ror #31 │ │ │ │ rsbsle r2, r1, r0, lsl #16 │ │ │ │ rsble r2, pc, r0, lsl #26 │ │ │ │ strmi r4, [r4], -r3, lsr #12 │ │ │ │ movwcc lr, #4099 @ 0x1003 │ │ │ │ addsmi r3, sp, #40, 8 @ 0x28000000 │ │ │ │ @@ -217332,50 +217324,50 @@ │ │ │ │ strvs pc, [r5, #-2819] @ 0xfffff4fd │ │ │ │ ldrtmi r6, [r8], -pc, ror #18 │ │ │ │ stc2l 1, cr15, [ip], {72} @ 0x48 │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ adcshi pc, r8, r0 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbmi r6, [fp], -sl, lsr #18 │ │ │ │ - blvc 0x11ef58 │ │ │ │ + blvc 0x11ef38 │ │ │ │ andls pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xff52f001 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdbvs r5!, {r0, r1, r3, r5, r7, pc}^ │ │ │ │ @ instruction: 0xf1484628 │ │ │ │ @ instruction: 0x4607fcb7 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdbvs r2!, {r0, r1, r5, r7, pc} │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ strls fp, [r0, #-2305] @ 0xfffff6ff │ │ │ │ @ instruction: 0xff40f001 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ pusheq {r1, r3, r4, r7, pc} │ │ │ │ ldclvs 6, cr15, [lr], #316 @ 0x13c │ │ │ │ - ble 0x4b5f04 │ │ │ │ + ble 0x4b5ee4 │ │ │ │ strne lr, [r9], #-2823 @ 0xfffff4f9 │ │ │ │ - blcc 0x146ff4 │ │ │ │ + blcc 0x146fd4 │ │ │ │ strbmi fp, [r3, #-667]! @ 0xfffffd65 │ │ │ │ - blvc 0x9da884 │ │ │ │ + blvc 0x9da864 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ stccc 0, cr8, [r1, #-668] @ 0xfffffd64 │ │ │ │ - blle 0xb35f24 │ │ │ │ + blle 0xb35f04 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ andscs r8, r0, #130 @ 0x82 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ stc2 1, cr15, [lr, #-288]! @ 0xfffffee0 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ andscs sp, r0, #121 @ 0x79 │ │ │ │ vmax.s8 d20, d3, d25 │ │ │ │ - vbic.i32 d16, #256 @ 0x00000100 │ │ │ │ + vorr.i32 d16, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf193030e │ │ │ │ andscs pc, r4, r3, asr r9 @ │ │ │ │ stc2 1, cr15, [sl], {72} @ 0x48 │ │ │ │ - sbcsvc pc, r9, #69206016 @ 0x4200000 │ │ │ │ + adcsvc pc, r9, #69206016 @ 0x4200000 │ │ │ │ andeq pc, lr, #192, 4 │ │ │ │ vhadd.s8 d22, d4, d2 │ │ │ │ vrshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf8c00295 │ │ │ │ stmib r0, {r2, r3, pc}^ │ │ │ │ ldmdavs r1, {r0, sl, ip, lr} │ │ │ │ andsvs r6, r0, r1, lsl #2 │ │ │ │ @@ -217388,23 +217380,23 @@ │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrmi lr, [r0], r8, lsr #11 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r9, #20999 @ 0x5207 │ │ │ │ @ instruction: 0xf888fab8 │ │ │ │ ldmdane r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1c8e57a │ │ │ │ - b 0x325504 │ │ │ │ + b 0x3254e4 │ │ │ │ strb r0, [sl, #2307] @ 0x903 │ │ │ │ strhtcs pc, [ip], #-138 @ 0xffffff76 @ │ │ │ │ movwls r2, #20492 @ 0x500c │ │ │ │ @ instruction: 0xf000fb02 │ │ │ │ - blx 0xff620e3a │ │ │ │ + blx 0xff620e1a │ │ │ │ rsbseq pc, r0, sl, asr #17 │ │ │ │ strmi r9, [r4], r5, lsl #22 │ │ │ │ - bcs 0x107fac │ │ │ │ + bcs 0x107f8c │ │ │ │ mcrge 4, 0, pc, cr6, cr15, {1} @ │ │ │ │ strcs r9, [r0, -sl, lsl #18] │ │ │ │ @ instruction: 0xe018f8dd │ │ │ │ stmdacs r2, {r0, r1, r3, sp, lr, pc} │ │ │ │ stmvs sl, {r2, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf8ca4472 │ │ │ │ stchi 0, cr2, [r2, #464]! @ 0x1d0 │ │ │ │ @@ -217417,127 +217409,127 @@ │ │ │ │ stceq 8, cr15, [ip], {76} @ 0x4c │ │ │ │ @ instruction: 0xf84c6888 │ │ │ │ stmdbvs r8, {r3, sl, fp}^ │ │ │ │ stceq 8, cr15, [r4], {76} @ 0x4c │ │ │ │ vabd.s8 q15, q10, q13 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x21000295 │ │ │ │ - bl 0xfeafe9b8 │ │ │ │ + bl 0xfeafe998 │ │ │ │ ldrbmi r0, [r8], #-523 @ 0xfffffdf5 │ │ │ │ mrc 1, 3, APSR_nzcv, cr2, cr1, {5} │ │ │ │ vmax.s8 q15, q2, q14 │ │ │ │ ldrb r0, [r9, #-802] @ 0xfffffcde │ │ │ │ strbmi r2, [r0], -r0, lsl #14 │ │ │ │ stc2 1, cr15, [r0], {72} @ 0x48 │ │ │ │ @ instruction: 0xf1484638 │ │ │ │ @ instruction: 0x4630fbfd │ │ │ │ - blx 0xfffa0ebe │ │ │ │ + blx 0xfffa0e9e │ │ │ │ @ instruction: 0xf185e6e9 │ │ │ │ @ instruction: 0xf646fcc5 │ │ │ │ - vbic.i32 q11, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q11, d0, d0[5] │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ - orrspl pc, r8, r6, asr #12 │ │ │ │ + orrpl pc, r8, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r6, [r0], -r2, lsl #16 │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ - blmi 0x8293f8 │ │ │ │ + blmi 0x8293d8 │ │ │ │ @ instruction: 0xf06e9d0b │ │ │ │ - ldrt pc, [pc], #-2403 @ 0xe49c8 @ │ │ │ │ + ldrt pc, [pc], #-2403 @ 0xe49a8 @ │ │ │ │ @ instruction: 0xf1096863 │ │ │ │ - bls 0x266dd4 │ │ │ │ + bls 0x266db4 │ │ │ │ movweq pc, #4131 @ 0x1023 @ │ │ │ │ rsbvs r4, r3, r3, lsl r4 │ │ │ │ @ instruction: 0xf1c3e740 │ │ │ │ - @ instruction: 0x461cf879 │ │ │ │ - subsvs pc, ip, #73400320 @ 0x4600000 │ │ │ │ + ldrmi pc, [ip], -r9, lsl #17 │ │ │ │ + subvs pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - orrspl pc, r8, r6, asr #12 │ │ │ │ + orrpl pc, r8, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blmi 0x5491f4 │ │ │ │ + blmi 0x5491d4 │ │ │ │ @ instruction: 0xf6404630 │ │ │ │ stcls 2, cr4, [r9, #-980] @ 0xfffffc2c │ │ │ │ @ instruction: 0xf918f06e │ │ │ │ @ instruction: 0xf1484620 │ │ │ │ - ldr pc, [pc], #-3013 @ 0xe4a08 │ │ │ │ + ldr pc, [pc], #-3013 @ 0xe49e8 │ │ │ │ movwcs r9, #3337 @ 0xd09 │ │ │ │ @ instruction: 0xe7f7461c │ │ │ │ ldrtmi r4, [r0], -r9, lsl #22 │ │ │ │ - subvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ + eorsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - orrspl pc, r8, r6, asr #12 │ │ │ │ + orrpl pc, r8, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ stcls 2, cr4, [r9, #-940] @ 0xfffffc54 │ │ │ │ @ instruction: 0xf900f06e │ │ │ │ svclt 0x0000e7eb │ │ │ │ - eorseq sp, r3, ip, asr #17 │ │ │ │ ldrhteq sp, [r3], -ip │ │ │ │ + eorseq sp, r3, ip, lsr #17 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3bc44 │ │ │ │ + bl 0xfec3bc24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r8, lsr #31 │ │ │ │ @ instruction: 0x46044b31 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ ldmdavs fp, {r1, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ strcs r0, [r0, -r0, lsl #6] │ │ │ │ mcr 1, 0, pc, cr0, cr1, {5} @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ strls r4, [r0, -r0, lsr #12] │ │ │ │ - blx 0xfe8a1166 │ │ │ │ + blx 0xfeca1146 │ │ │ │ svccc 0x00fff1b1 │ │ │ │ @ instruction: 0xf1b0bf08 │ │ │ │ strdle r3, [r8], -pc @ │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ stmdbge r2, {r2, r4, r5, r9, sp} │ │ │ │ @ instruction: 0xf1bd4620 │ │ │ │ - ldmdacs r3!, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r3!, {r0, r1, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r0, r0, lsl r8 │ │ │ │ ldmdavs sl, {r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r1, r7, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ strls r4, [r0, -r0, lsr #12] │ │ │ │ - blx 0x1f211b2 │ │ │ │ + blx 0xfe321192 │ │ │ │ svccc 0x00fff1b1 │ │ │ │ @ instruction: 0xf1b0bf08 │ │ │ │ strdle r3, [r2], #255 @ 0xff @ │ │ │ │ vpmax.s8 d25, d4, d2 │ │ │ │ vbic.i32 , #20224 @ 0x00004f00 │ │ │ │ addsmi r6, sl, #76, 6 @ 0x30000001 │ │ │ │ @ instruction: 0xf8bdd1db │ │ │ │ vhadd.s8 d18, d0, d12 │ │ │ │ addsmi r1, sl, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf89dd1d5 │ │ │ │ - blcs 0x130b20 │ │ │ │ + blcs 0x130b00 │ │ │ │ @ instruction: 0xf8bdd1d1 │ │ │ │ - blcs 0xaf0b58 │ │ │ │ - bls 0x419228 │ │ │ │ + blcs 0xaf0b38 │ │ │ │ + bls 0x419208 │ │ │ │ vbic.i32 d18, #1024 @ 0x00000400 │ │ │ │ addsmi r0, sl, #32, 6 @ 0x80000000 │ │ │ │ @ instruction: 0xf8bdd1c7 │ │ │ │ - blcc 0x170b64 │ │ │ │ - blcs 0x151574 │ │ │ │ + blcc 0x170b44 │ │ │ │ + blcs 0x151554 │ │ │ │ stmdals fp, {r0, r6, r7, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1c2e7c0 │ │ │ │ - svclt 0x0000ffdf │ │ │ │ + svclt 0x0000ffef │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 1, cr15, cr0, cr12, {6} │ │ │ │ ldrhtlt r4, [r3], #186 @ 0xba │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ - beq 0xb20f6c │ │ │ │ + beq 0xb20f4c │ │ │ │ @ instruction: 0xf10da853 │ │ │ │ ldmdavs fp, {r2, r6, r7, r8, r9, fp} │ │ │ │ @ instruction: 0xf04f9371 │ │ │ │ @ instruction: 0xf04f0300 │ │ │ │ @ instruction: 0xf1b10800 │ │ │ │ addcs lr, r8, #140, 26 @ 0x2300 │ │ │ │ ldrbmi r2, [r8], -r0, lsl #2 │ │ │ │ @@ -217552,108 +217544,108 @@ │ │ │ │ @ instruction: 0xf7ff0428 │ │ │ │ @ instruction: 0xf64cfb2f │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ ldmdavs ip, {r2, r4, r7, r8, r9} │ │ │ │ svccc 0x0000f5b4 │ │ │ │ @ instruction: 0xf44fbf38 │ │ │ │ @ instruction: 0xf1be3400 │ │ │ │ - @ instruction: 0xf895ffa7 │ │ │ │ + @ instruction: 0xf895ffb7 │ │ │ │ @ instruction: 0xf5b0305c │ │ │ │ - ldc 15, cr5, [pc, #512] @ 0xe4d9c │ │ │ │ + ldc 15, cr5, [pc, #512] @ 0xe4d7c │ │ │ │ svclt 0x00387b9c │ │ │ │ addpl pc, r0, pc, asr #8 │ │ │ │ - bl 0x1f60b4 │ │ │ │ + bl 0x1f6094 │ │ │ │ @ instruction: 0xf04f0100 │ │ │ │ svclt 0x001433ff │ │ │ │ andcs r2, r3, #1879048192 @ 0x70000000 │ │ │ │ strmi r9, [r7], -r0, lsl #6 │ │ │ │ strbmi r2, [r0], -r2, lsr #6 │ │ │ │ - blvc 0x1a01f4 │ │ │ │ + blvc 0x1a01d4 │ │ │ │ @ instruction: 0xf8ccf003 │ │ │ │ mcrrne 6, 8, r4, r3, cr1 │ │ │ │ strthi pc, [r8], #-0 │ │ │ │ @ instruction: 0x46424639 │ │ │ │ stccc 4, cr4, [r4], {79} @ 0x4f │ │ │ │ cdp2 0, 4, cr15, cr12, cr2, {0} │ │ │ │ rsbvs r4, pc, #60, 8 @ 0x3c000000 │ │ │ │ addpl pc, r0, pc, asr #8 │ │ │ │ strmi pc, [ip], #-2246 @ 0xfffff73a │ │ │ │ - blx 0xfe421108 │ │ │ │ + blx 0xfe4210e8 │ │ │ │ movwls r6, #2667 @ 0xa6b │ │ │ │ strmi r4, [r2], -r4, lsl #12 │ │ │ │ orrvs pc, r5, r6, lsl #10 │ │ │ │ strcc pc, [ip], #-2262 @ 0xfffff72a │ │ │ │ @ instruction: 0xf7fe2001 │ │ │ │ @ instruction: 0xf8c6fb1f │ │ │ │ strvs r0, [r8, #-1036]! @ 0xfffffbf4 │ │ │ │ - bvs 0x1b76414 │ │ │ │ + bvs 0x1b763f4 │ │ │ │ strtmi r9, [r2], -r0, lsl #4 │ │ │ │ strtne pc, [r4], #-2262 @ 0xfffff72a │ │ │ │ ldreq pc, [ip], #-2262 @ 0xfffff72a │ │ │ │ - blx 0x5a2c12 │ │ │ │ + blx 0x5a2bf2 │ │ │ │ streq pc, [ip], #-2246 @ 0xfffff73a │ │ │ │ strmi r6, [r3], -r8, ror #12 │ │ │ │ andls r6, r0, #434176 @ 0x6a000 │ │ │ │ @ instruction: 0xf8d64622 │ │ │ │ @ instruction: 0xf8d61420 │ │ │ │ @ instruction: 0xf7fe0418 │ │ │ │ strmi pc, [r3], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8c64620 │ │ │ │ strtvs r3, [fp], -ip, lsl #8 │ │ │ │ - blx 0xfeb21160 │ │ │ │ + blx 0xfeb21140 │ │ │ │ strcc pc, [ip], #-2262 @ 0xfffff72a │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf8da83b1 │ │ │ │ svcge 0x0060a000 │ │ │ │ @ instruction: 0xf1baac0c │ │ │ │ suble r0, r6, r0, lsl #30 │ │ │ │ eorscs sl, r4, #12, 24 @ 0xc00 │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ stc 1, cr15, [r0, #-708] @ 0xfffffd3c │ │ │ │ stmib r4, {r4, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8c48800 │ │ │ │ @ instruction: 0xf8cd8008 │ │ │ │ @ instruction: 0xf06b802c │ │ │ │ @ instruction: 0x4641fe11 │ │ │ │ - blx 0xfeaa1372 │ │ │ │ + blx 0xfeea1352 │ │ │ │ vmull.p8 , d0, d3 │ │ │ │ vst2.16 {d24-d27}, [pc :256], lr │ │ │ │ ldrtmi r6, [r1], -r0, lsl #5 │ │ │ │ @ instruction: 0xf1bd9305 │ │ │ │ - blls 0x264014 │ │ │ │ + blls 0x264034 │ │ │ │ vmlal.s8 q9, d0, d0 │ │ │ │ @ instruction: 0xf8cd83a4 │ │ │ │ - bge 0x4c4c9c │ │ │ │ + bge 0x4c4c7c │ │ │ │ movweq lr, #6596 @ 0x19c4 │ │ │ │ ldrtmi r4, [fp], -r1, lsr #12 │ │ │ │ eorvs r4, r6, r0, asr r6 │ │ │ │ - blx 0xfe6a2ca8 │ │ │ │ + blx 0xfe6a2c88 │ │ │ │ stmibvs fp!, {r1, r2, r4, r9, fp, ip, pc}^ │ │ │ │ stmdble r5, {r1, r3, r4, r7, r9, lr} │ │ │ │ - bne 0xff34b0f4 │ │ │ │ + bne 0xff34b0d4 │ │ │ │ svcvc 0x0080f1b1 │ │ │ │ mvnvs fp, r8, lsr pc │ │ │ │ - msrvc R12_fiq, r6 │ │ │ │ + tstpvc ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1b14650 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r3, r0 │ │ │ │ - cmppvc r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpvc r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1b14650 │ │ │ │ stmdacs r0, {r0, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ eorscs sp, r4, #121 @ 0x79 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ ldc 1, cr15, [sl], #708 @ 0x2c4 │ │ │ │ svcmi 0x0049463b │ │ │ │ eorvs r4, r7, r1, lsr #12 │ │ │ │ mrrccs 6, 4, pc, r8, cr0 @ │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ andls r3, r0, #4080 @ 0xff0 │ │ │ │ - subsvc pc, r4, r6, asr #12 │ │ │ │ + subvc pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xce01e9c4 │ │ │ │ @ instruction: 0xf7ff465a │ │ │ │ @ instruction: 0xf607fa61 │ │ │ │ ldmib fp, {r2, r4, r6, r8, sp}^ │ │ │ │ vmla.i8 d20, d4, d0 │ │ │ │ vmov.i32 , #1279 @ 0x000004ff │ │ │ │ @@ -217675,15 +217667,15 @@ │ │ │ │ @ instruction: 0xf8d6040c │ │ │ │ @ instruction: 0xf8d67418 │ │ │ │ @ instruction: 0xf1ba841c │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ stclge 2, cr8, [sp], #-796 @ 0xfffffce4 │ │ │ │ @ instruction: 0xf04f2a41 │ │ │ │ svclt 0x00180300 │ │ │ │ - bleq 0x10211b4 │ │ │ │ + bleq 0x1021194 │ │ │ │ stmib r4, {r0, r2, r3, r5, r6, r8, r9, ip, pc}^ │ │ │ │ rscvs r3, r3, r1, lsl #6 │ │ │ │ rschi pc, r3, #0 │ │ │ │ vnmls.f64 d4, d13, d19 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movtpl pc, #62723 @ 0xf503 @ │ │ │ │ @@ -217691,19 +217683,19 @@ │ │ │ │ ldrtle r0, [sp], #-345 @ 0xfffffea7 │ │ │ │ strle r0, [lr], #-1690 @ 0xfffff966 │ │ │ │ @ instruction: 0xf100071a │ │ │ │ @ instruction: 0xf41382cb │ │ │ │ @ instruction: 0xf04f4f00 │ │ │ │ @ instruction: 0xf0000304 │ │ │ │ @ instruction: 0xf64682bf │ │ │ │ - vsra.s64 q11, q14, #64 │ │ │ │ + vmla.f d22, d16, d0[7] │ │ │ │ ldrmi r0, [sl], -lr, lsr #2 │ │ │ │ ldreq lr, [r9, #50] @ 0x32 │ │ │ │ adchi pc, pc, #64, 2 │ │ │ │ - mvnvs pc, r6, asr #12 │ │ │ │ + bicsvs pc, ip, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r2, r5, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf04fe028 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ movwcs r0, #6400 @ 0x1900 │ │ │ │ tstpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strvs r2, [fp, #517]! @ 0x205 │ │ │ │ @@ -217713,39 +217705,39 @@ │ │ │ │ movwls r2, #0 │ │ │ │ vsubw.s8 q9, q0, d18 │ │ │ │ @ instruction: 0xf0020310 │ │ │ │ strb pc, [lr, -fp, lsr #31]! @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq sp, r3, r8, ror #17 │ │ │ │ - ldrdeq fp, [r2], sl │ │ │ │ + ldrsbteq sp, [r3], -r8 │ │ │ │ + strdeq fp, [r2], sl │ │ │ │ @ instruction: 0xf6462304 │ │ │ │ - vmla.f d22, d16, d0[6] │ │ │ │ + vsra.s64 q11, q4, #64 │ │ │ │ ldrmi r0, [sl], -lr, lsr #2 │ │ │ │ movwls r1, #31427 @ 0x7ac3 │ │ │ │ @ instruction: 0xf0014618 │ │ │ │ - blls 0x2e3954 │ │ │ │ + blls 0x2e3934 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movweq pc, #61475 @ 0xf023 @ │ │ │ │ @ instruction: 0xf0769305 │ │ │ │ - blls 0x26351c │ │ │ │ + blls 0x2634fc │ │ │ │ andscs r4, r0, #34603008 @ 0x2100000 │ │ │ │ movwls r3, #39696 @ 0x9b10 │ │ │ │ @ instruction: 0x461c4618 │ │ │ │ - blx 0xfeea0e5c │ │ │ │ + blx 0xfeea0e3c │ │ │ │ movweq lr, #35591 @ 0x8b07 │ │ │ │ andcs r3, r3, fp, lsr #6 │ │ │ │ - bl 0xfe9fdf20 │ │ │ │ + bl 0xfe9fdf00 │ │ │ │ @ instruction: 0xf1080383 │ │ │ │ @ instruction: 0xf0230401 │ │ │ │ movwls r0, #33551 @ 0x830f │ │ │ │ ldclne 6, cr4, [fp], #-104 @ 0xffffff98 │ │ │ │ @ instruction: 0xf8c53204 │ │ │ │ - bl 0x184f9c │ │ │ │ + bl 0x184f7c │ │ │ │ andls r0, r6, #201326594 @ 0xc000002 │ │ │ │ streq lr, [r4], #2819 @ 0xb03 │ │ │ │ movwls r6, #21610 @ 0x546a │ │ │ │ strbtvs r2, [fp], #516 @ 0x204 │ │ │ │ movcs r4, #34603008 @ 0x2100000 │ │ │ │ mvnvs r6, #172, 6 @ 0xb0000002 │ │ │ │ @ instruction: 0xf0202300 │ │ │ │ @@ -217825,49 +217817,49 @@ │ │ │ │ tstplt r8, sp, lsl lr @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, fp, lsl #6 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ teqpeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ pkhbtmi pc, r3, r3, lsl #28 @ │ │ │ │ @ instruction: 0xf1b9b118 │ │ │ │ - @ instruction: 0xf8cbfd8d │ │ │ │ + @ instruction: 0xf8cbfd9d │ │ │ │ movwcs r0, #0 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, asr #2 │ │ │ │ cdp2 0, 0, cr15, cr6, cr0, {1} │ │ │ │ movwcs fp, #49416 @ 0xc108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, asr #2 │ │ │ │ ldc2l 0, cr15, [ip, #128]! @ 0x80 │ │ │ │ tstlt r8, r3, lsl #13 │ │ │ │ - ldc2l 1, cr15, [lr], #740 @ 0x2e4 │ │ │ │ + stc2 1, cr15, [lr, #-740] @ 0xfffffd1c │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ smlattlt r8, pc, sp, pc @ │ │ │ │ andvs r2, r3, sp, lsl #6 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ strmi pc, [r3], r5, ror #27 │ │ │ │ @ instruction: 0xf1b9b118 │ │ │ │ - @ instruction: 0xf8cbfcef │ │ │ │ + @ instruction: 0xf8cbfcff │ │ │ │ movwcs r0, #0 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, asr r1 │ │ │ │ ldc2l 0, cr15, [r8, #128] @ 0x80 │ │ │ │ movwcs fp, #57608 @ 0xe108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, asr r1 │ │ │ │ stc2l 0, cr15, [lr, #128] @ 0x80 │ │ │ │ tstlt r8, r3, lsl #13 │ │ │ │ - stc2l 1, cr15, [r8], {185} @ 0xb9 │ │ │ │ + ldc2l 1, cr15, [r8], {185} @ 0xb9 │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ smlabtlt r8, r1, sp, pc @ │ │ │ │ andvs r2, r3, r0, lsl r3 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @@ -217883,25 +217875,25 @@ │ │ │ │ tstcs r1, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, ror #2 │ │ │ │ stc2 0, cr15, [r0, #128]! @ 0x80 │ │ │ │ smlawblt r0, r3, r6, r4 │ │ │ │ @ instruction: 0xf1ba2002 │ │ │ │ - @ instruction: 0xf8cbfe45 │ │ │ │ + @ instruction: 0xf8cbfe55 │ │ │ │ movwcs r0, #0 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r8, ror #2 │ │ │ │ ldc2 0, cr15, [r2, #128] @ 0x80 │ │ │ │ tstcs r9, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, ror #2 │ │ │ │ stc2 0, cr15, [r8, #128] @ 0x80 │ │ │ │ - blls 0x35150c │ │ │ │ + blls 0x3514ec │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, ror r1 │ │ │ │ ldc2l 0, cr15, [lr, #-128]! @ 0xffffff80 │ │ │ │ tstcs r7, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ @@ -217929,36 +217921,36 @@ │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, lsl #3 │ │ │ │ stc2l 0, cr15, [r8, #-128] @ 0xffffff80 │ │ │ │ tstlt r8, r3, lsl #13 │ │ │ │ stc2 7, cr15, [r2, #1016] @ 0x3f8 │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ @ instruction: 0xf1049b07 │ │ │ │ - blcs 0xe7f9c │ │ │ │ + blcs 0xe7f7c │ │ │ │ adchi pc, sl, r0, asr #32 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r9, asr r6 │ │ │ │ ldc2 0, cr15, [r6, #-128]! @ 0xffffff80 │ │ │ │ @ instruction: 0x2321b108 │ │ │ │ andcs r6, r4, #3 │ │ │ │ - bl 0x3add98 │ │ │ │ + bl 0x3add78 │ │ │ │ andcs r0, r3, r2, lsl #2 │ │ │ │ stc2 0, cr15, [ip, #-128]! @ 0xffffff80 │ │ │ │ @ instruction: 0xf8c0b108 │ │ │ │ movwcs r9, #0 │ │ │ │ @ instruction: 0xf10b2204 │ │ │ │ andcs r0, r3, r8, lsl #2 │ │ │ │ stc2 0, cr15, [r2, #-128]! @ 0xffffff80 │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf10b2204 │ │ │ │ andcs r0, r3, ip, lsl #2 │ │ │ │ ldc2 0, cr15, [r8, #-128] @ 0xffffff80 │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ - blvs 0xfebbd1dc │ │ │ │ + blvs 0xfebbd1bc │ │ │ │ @ instruction: 0xf1c36bea │ │ │ │ ldrbmi r0, [fp], #-784 @ 0xfffffcf0 │ │ │ │ @ instruction: 0xf040429a │ │ │ │ stmdbls r8, {r3, r5, r8, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r0, r7, lsl #26 @ p-variant is OBSOLETE │ │ │ │ @@ -217971,15 +217963,15 @@ │ │ │ │ ldc2l 0, cr15, [r8], #128 @ 0x80 │ │ │ │ @ instruction: 0xf8c0b108 │ │ │ │ ldrbmi fp, [r8], -r0 │ │ │ │ @ instruction: 0xf0203401 │ │ │ │ @ instruction: 0x3001fdb3 │ │ │ │ stmdbeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ adcmi r4, r7, #-2097152000 @ 0x83000000 │ │ │ │ - blls 0x2999d4 │ │ │ │ + blls 0x2999b4 │ │ │ │ orreq lr, r7, #3072 @ 0xc00 │ │ │ │ stmdbls r6, {r1, r2, r8, r9, ip, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ smlattlt r8, r1, ip, pc @ │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ ldrdls pc, [r4], #-133 @ 0xffffff7b @ │ │ │ │ @@ -217990,29 +217982,29 @@ │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ ldrdlt pc, [r8, -r1] │ │ │ │ andls pc, r0, r0, asr #17 │ │ │ │ strcc r4, [r1], #-1608 @ 0xfffff9b8 │ │ │ │ stc2 0, cr15, [ip, #128] @ 0x80 │ │ │ │ strcc r3, [r4, -r1] │ │ │ │ strmi r4, [r0, #1153]! @ 0x481 │ │ │ │ - blls 0x259a24 │ │ │ │ + blls 0x259a04 │ │ │ │ orreq lr, r8, #3072 @ 0xc00 │ │ │ │ stmdbls r5, {r0, r2, r8, r9, ip, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ @ instruction: 0xb108fcbb │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c69b08 │ │ │ │ eorvs r3, fp, #12, 8 @ 0xc000000 │ │ │ │ svceq 0x0000f1ba │ │ │ │ - bls 0x4d92b0 │ │ │ │ - blls 0x776bdc │ │ │ │ + bls 0x4d9290 │ │ │ │ + blls 0x776bbc │ │ │ │ rscvs r6, fp, #42 @ 0x2a │ │ │ │ @ instruction: 0xff76f147 │ │ │ │ - teqpvs sp, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ + tstpvs sp, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ movweq pc, #58048 @ 0xe2c0 @ │ │ │ │ strtcc pc, [ip], #-2246 @ 0xfffff73a │ │ │ │ ldmdavs sl, {r0, r2, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, ror fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r0, sp, asr r1 │ │ │ │ tstcs r0, r3, ror r0 │ │ │ │ @@ -218024,120 +218016,120 @@ │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ stc2 0, cr15, [ip], {32} │ │ │ │ movwcs fp, #61704 @ 0xf108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, lsl #3 │ │ │ │ stc2 0, cr15, [r2], {32} │ │ │ │ - blls 0x2d1718 │ │ │ │ + blls 0x2d16f8 │ │ │ │ @ instruction: 0xf1046003 │ │ │ │ @ instruction: 0xe73f0b90 │ │ │ │ @ instruction: 0xac6d2a41 │ │ │ │ @ instruction: 0x46d3bf18 │ │ │ │ - bge 0x1c5fa40 │ │ │ │ - bge 0x1cdfa44 │ │ │ │ + bge 0x1c5fa20 │ │ │ │ + bge 0x1cdfa24 │ │ │ │ ldcge 4, cr15, [ip, #-508]! @ 0xfffffe04 │ │ │ │ tstpeq r3, r0, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ ldrbmi pc, [r3], pc, lsl #16 @ │ │ │ │ addge pc, r0, r5, asr #17 │ │ │ │ - bge 0x89fa3c │ │ │ │ + bge 0x89fa1c │ │ │ │ movwcs lr, #17712 @ 0x4530 │ │ │ │ - mvnsvs pc, r6, asr #12 │ │ │ │ + mvnvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrb r4, [r9, #-1562]! @ 0xfffff9e6 │ │ │ │ - tstpvc r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrb r4, [r3, #-1562]! @ 0xfffff9e6 │ │ │ │ @ instruction: 0xf6462304 │ │ │ │ - vsra.s64 q11, q12, #64 │ │ │ │ + vmla.f d22, d16, d0[6] │ │ │ │ ldrmi r0, [sl], -lr, lsr #2 │ │ │ │ @ instruction: 0xf020e56c │ │ │ │ strtmi r0, [r8], -r3, lsl #2 │ │ │ │ @ instruction: 0xfff0f7fd │ │ │ │ strmi sl, [r1], -pc, lsl #22 │ │ │ │ addcc pc, r0, r5, asr #17 │ │ │ │ - strls r4, [pc, #-1560]! @ 0xe4d50 │ │ │ │ + strls r4, [pc, #-1560]! @ 0xe4d30 │ │ │ │ @ instruction: 0xffe8f7fd │ │ │ │ strvs r9, [fp, r9, lsr #22]! │ │ │ │ - bleq 0x10217a8 │ │ │ │ + bleq 0x1021788 │ │ │ │ strbvs r9, [fp, ip, lsr #22]! │ │ │ │ @ instruction: 0xf1c2e508 │ │ │ │ - @ instruction: 0xf184fba9 │ │ │ │ + @ instruction: 0xf184fbb9 │ │ │ │ @ instruction: 0xf8cdffd5 │ │ │ │ - blmi 0xd4d398 │ │ │ │ + blmi 0xd4d378 │ │ │ │ andvs pc, fp, #64, 12 @ 0x4000000 │ │ │ │ stmdage fp, {r0, fp, sp, lr} │ │ │ │ @ instruction: 0xf6469100 │ │ │ │ - vsra.s64 d21, d8, #64 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf06d012e │ │ │ │ stmdals fp, {r0, r1, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x82155a │ │ │ │ + blx 0x82153a │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf800f192 │ │ │ │ subcc pc, r4, #70254592 @ 0x4300000 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ strtpl pc, [r8], #-2262 @ 0xfffff72a │ │ │ │ ldmdavs r4, {r0, r1, r2, sp} │ │ │ │ stc2l 1, cr15, [r0, #-708]! @ 0xfffffd3c │ │ │ │ strmi r4, [r2], -fp, lsr #12 │ │ │ │ andls r2, r0, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf6474620 │ │ │ │ - vmlal.s q9, d16, d0[2] │ │ │ │ + vrshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf1c2022e │ │ │ │ - @ instruction: 0xf04ff9b7 │ │ │ │ + @ instruction: 0xf04ff9c7 │ │ │ │ @ instruction: 0xf19130ff │ │ │ │ @ instruction: 0xf184ffe7 │ │ │ │ @ instruction: 0xf646ffa5 │ │ │ │ - vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ - orrspl pc, r8, r6, asr #12 │ │ │ │ + orrpl pc, r8, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ stmdage fp, {r1, fp, sp, lr} │ │ │ │ andls r4, r0, #20, 22 @ 0x5000 │ │ │ │ andsvs pc, r2, #64, 12 @ 0x4000000 │ │ │ │ mcrr2 0, 6, pc, r4, cr13 @ │ │ │ │ ldrbmi r9, [r2], -fp, lsl #16 │ │ │ │ - orrsne pc, r8, r9, asr #12 │ │ │ │ + orrne pc, r8, r9, asr #12 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ stc2l 0, cr15, [lr], {109} @ 0x6d │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xffc8f191 │ │ │ │ - andvc pc, r4, r6, asr #12 │ │ │ │ + rscsvs pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff2a30d6 │ │ │ │ + blx 0xff6a30b6 │ │ │ │ @ instruction: 0xf1914648 │ │ │ │ @ instruction: 0xf646ffbf │ │ │ │ - vsra.s64 d21, d8, #64 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vmla.i d23, d0, d0[5] │ │ │ │ - blmi 0x1e54f8 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ + blmi 0x1e54d8 │ │ │ │ addcs pc, pc, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x18a1a7e │ │ │ │ + blx 0x18a1a5e │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq sp, [r3], -r8 │ │ │ │ - ldrsbteq lr, [r3], -ip │ │ │ │ + eorseq sp, r3, r8, asr #17 │ │ │ │ + eorseq lr, r3, ip, asr #7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3c65c │ │ │ │ + bl 0xfec3c63c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ subcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ - bvs 0xcad86c │ │ │ │ + bvs 0xcad84c │ │ │ │ ldm sl!, {r0, r4, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ strtvs r2, [r3], #-784 @ 0xfffffcf0 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf0116ae9 │ │ │ │ @ instruction: 0xf1070f01 │ │ │ │ svclt 0x000c0108 │ │ │ │ eorscs r2, r0, r0, lsl r0 │ │ │ │ ldrmi r6, [r8], -r0, lsr #8 │ │ │ │ @ instruction: 0xf0266aee │ │ │ │ mvnvs r0, #1048576 @ 0x100000 │ │ │ │ cmnvs r6, #188416 @ 0x2e000 │ │ │ │ - blx 0xfeca151e │ │ │ │ + blx 0xfeca14fe │ │ │ │ stmdavs r0, {r8, ip, sp, pc} │ │ │ │ adcvs r2, r0, r1, lsl #6 │ │ │ │ andcs r1, r4, #3648 @ 0xe40 │ │ │ │ @ instruction: 0xf0204618 │ │ │ │ smlatblt r0, r5, fp, pc @ │ │ │ │ movwcs r6, #2048 @ 0x800 │ │ │ │ eorvs r6, r3, r0, rrx │ │ │ │ @@ -218159,30 +218151,30 @@ │ │ │ │ svcvs 0x006bbdf8 │ │ │ │ andcs r6, r0, r3, ror #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3c714 │ │ │ │ + bl 0xfec3c6f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ @ instruction: 0xf968f031 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ - bllt 0xffe21680 │ │ │ │ + bllt 0xffe21660 │ │ │ │ stmdble r6!, {r2, r8, fp, sp} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3c734 │ │ │ │ + bl 0xfec3c714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ adcmi lr, r3, #16 │ │ │ │ @ instruction: 0x47b0d812 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ - blle 0x46f550 │ │ │ │ + blle 0x46f530 │ │ │ │ tstcc r3, r9, lsr #16 │ │ │ │ adcmi r4, r3, #11 │ │ │ │ streq lr, [r3], #-2980 @ 0xfffff45c │ │ │ │ ldrmi sp, [sp], #-518 @ 0xfffffdfa │ │ │ │ stmdble r3, {r2, sl, fp, sp} │ │ │ │ strtmi r8, [r8], -fp, lsr #16 │ │ │ │ stmiale sl!, {r0, r1, r8, r9, fp, sp}^ │ │ │ │ @@ -218207,23 +218199,23 @@ │ │ │ │ ldmvs r2, {r4, r8, r9, ip, sp}^ │ │ │ │ addmi r4, r3, #318767104 @ 0x13000000 │ │ │ │ strdcs sp, [r0, -r8] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3c7d4 │ │ │ │ + bl 0xfec3c7b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ ldrmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf0204616 │ │ │ │ orrlt pc, r0, r9, lsl #22 │ │ │ │ strmi r4, [r1], -r4, lsl #12 │ │ │ │ @ instruction: 0x46284632 │ │ │ │ - stcl 7, cr15, [r4, #168] @ 0xa8 │ │ │ │ + ldcl 7, cr15, [r4, #168] @ 0xa8 │ │ │ │ stmdahi r3!, {sp} │ │ │ │ tstcs r0, fp, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd70 │ │ │ │ tstcs r0, sp │ │ │ │ @@ -218242,32 +218234,32 @@ │ │ │ │ andcs sp, r0, fp, lsl #8 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r8, lsl #26 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s8 q10, , q8 │ │ │ │ - vaddl.s8 q8, d16, d0 │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf072002e │ │ │ │ ubfx pc, sp, #20, #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3c870 │ │ │ │ + bl 0xfec3c850 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ strmi fp, [r5], -r1, asr #2 │ │ │ │ stmdbpl r8!, {sl, sp} │ │ │ │ @ instruction: 0xffb6f003 │ │ │ │ strcc r5, [r0], #296 @ 0x128 │ │ │ │ mvnsle r4, #180, 4 @ 0x4000000b │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ stmdble ip, {r4, r8, fp, sp}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3c8a4 │ │ │ │ + bl 0xfec3c884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46020ff0 │ │ │ │ ldmdavs r5, {r2, r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf1052d0f │ │ │ │ svclt 0x008c0303 │ │ │ │ strcs r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ movweq pc, #12323 @ 0x3023 @ │ │ │ │ @@ -218282,15 +218274,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5b4bd38 │ │ │ │ andsle r6, r0, #600 @ 0x258 │ │ │ │ submi pc, fp, r0, asr #4 │ │ │ │ stmdale r3, {r2, r7, r9, lr} │ │ │ │ rsccc pc, sp, r0, asr #4 │ │ │ │ smlabble sp, r4, r2, r4 │ │ │ │ - bl 0xfebf6c8c │ │ │ │ + bl 0xfebf6c6c │ │ │ │ rscle r0, r9, #768 @ 0x300 │ │ │ │ svceq 0x0010f1bc │ │ │ │ @ instruction: 0x4608d8d1 │ │ │ │ @ instruction: 0xf6a4e7e5 │ │ │ │ @ instruction: 0xf5b00034 │ │ │ │ mvnsle r7, #388 @ 0x184 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ @@ -218301,28 +218293,28 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4608bd38 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vmax.s8 d20, d7, d17 │ │ │ │ - vaddl.s8 q8, d16, d20 │ │ │ │ + vshr.s64 d16, d4, #64 │ │ │ │ @ instruction: 0xf072002e │ │ │ │ strb pc, [r8, r7, ror #19]! @ │ │ │ │ stmdble r2, {r4, r8, fp, sp}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3c960 │ │ │ │ + bl 0xfec3c940 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x468c0ff8 │ │ │ │ strbmi r6, [r3, #-2051]! @ 0xfffff7fd │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - blcs 0x4adf78 │ │ │ │ + blcs 0x4adf58 │ │ │ │ @ instruction: 0xf042bf98 │ │ │ │ stmdblt sl!, {r0, r9} │ │ │ │ - bcs 0x147988 │ │ │ │ + bcs 0x147968 │ │ │ │ mrcne 0, 4, sp, cr3, cr8, {0} │ │ │ │ stmdale r6, {r0, r8, r9, fp, sp} │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d14, d8 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ @@ -218335,15 +218327,15 @@ │ │ │ │ @ instruction: 0xf0233303 │ │ │ │ strbmi r0, [r3, #-771]! @ 0xfffffcfd │ │ │ │ @ instruction: 0x0c03ebac │ │ │ │ ldrmi sp, [r8], #-738 @ 0xfffffd1e │ │ │ │ svceq 0x0010f1bc │ │ │ │ strmi sp, [r8], -lr, asr #17 │ │ │ │ @ instruction: 0x4611e7dd │ │ │ │ - sbceq pc, ip, r7, asr #4 │ │ │ │ + adcseq pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9a2f072 │ │ │ │ strmi lr, [r8], -r2, ror #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -218362,15 +218354,15 @@ │ │ │ │ eorsle r2, r2, r1, lsl #20 │ │ │ │ stmdbcs r1, {r0, r4, r7, r9, sl, fp, ip} │ │ │ │ ldrtmi sp, [r0], -r8, lsl #16 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bcs 0x474080 │ │ │ │ + bcs 0x474060 │ │ │ │ msrhi R8_fiq, r0 │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ addeq r0, r4, r4, lsl #1 │ │ │ │ smlawbeq r6, r4, r0, r0 │ │ │ │ ldrhteq r0, [r6], r6 │ │ │ │ @@ -218386,59 +218378,59 @@ │ │ │ │ @ instruction: 0xf1b9448a │ │ │ │ ldmdale ip, {r0, r1, r8, r9, sl, fp} │ │ │ │ movwcc r6, #14371 @ 0x3823 │ │ │ │ movweq pc, #12323 @ 0x3023 @ │ │ │ │ sbcle r4, sl, #-1342177270 @ 0xb000000a │ │ │ │ ldrmi r1, [ip], #-2797 @ 0xfffff513 │ │ │ │ ldmle r6!, {r4, r8, sl, fp, sp} │ │ │ │ - blcs 0x8df7b4 │ │ │ │ + blcs 0x8df794 │ │ │ │ @ instruction: 0xf1a3d9f3 │ │ │ │ @ instruction: 0xf1040920 │ │ │ │ @ instruction: 0xf1b90a20 │ │ │ │ stmible ip!, {r0, r1, r8, r9, sl, fp}^ │ │ │ │ - blvc 0xffd221ec │ │ │ │ - blcs 0xfe6623b8 │ │ │ │ - tstpvs sp, #1342177284 @ p-variant is OBSOLETE @ 0x50000004 │ │ │ │ + blvc 0xffd221cc │ │ │ │ + blcs 0xfe662398 │ │ │ │ + mvnspl pc, #1342177284 @ 0x50000004 │ │ │ │ movweq pc, #58048 @ 0xe2c0 @ │ │ │ │ @ instruction: 0xf8ba9301 │ │ │ │ - bcs 0x1ad8c8 │ │ │ │ + bcs 0x1ad8a8 │ │ │ │ @ instruction: 0x4617d9de │ │ │ │ ldmle fp, {r1, r3, r6, r8, sl, lr}^ │ │ │ │ @ instruction: 0x1002f8ba │ │ │ │ submi pc, r0, r1, lsr #8 │ │ │ │ ldmdacs r9, {r2, fp, ip, sp} │ │ │ │ vadd.i8 , , │ │ │ │ @ instruction: 0xf85c0c08 │ │ │ │ svclt 0x0000f020 │ │ │ │ - andeq r5, lr, sp, ror #16 │ │ │ │ - andeq r5, lr, r3, ror #16 │ │ │ │ - andeq r5, lr, r3, ror #16 │ │ │ │ - andeq r5, lr, r3, ror #16 │ │ │ │ - andeq r5, lr, r3, ror #16 │ │ │ │ - andeq r5, lr, r3, ror #16 │ │ │ │ - andeq r5, lr, r3, ror #16 │ │ │ │ - andeq r5, lr, r3, ror #16 │ │ │ │ - andeq r5, lr, r3, ror #16 │ │ │ │ - andeq r5, lr, sp, ror #16 │ │ │ │ - andeq r5, lr, r3, ror #16 │ │ │ │ - andeq r5, lr, r3, ror #16 │ │ │ │ - andeq r5, lr, r3, ror #16 │ │ │ │ - andeq r5, lr, r3, ror #16 │ │ │ │ - andeq r5, lr, r3, ror #16 │ │ │ │ - andeq r5, lr, r3, ror #16 │ │ │ │ - andeq r5, lr, r3, ror #16 │ │ │ │ - andeq r5, lr, r3, ror #16 │ │ │ │ - andeq r5, lr, r3, ror #16 │ │ │ │ - andeq r5, lr, r3, ror #16 │ │ │ │ - andeq r5, lr, r3, ror #16 │ │ │ │ - andeq r5, lr, r3, ror #16 │ │ │ │ - muleq lr, r7, sl │ │ │ │ - andeq r5, lr, r3, ror #16 │ │ │ │ - andeq r5, lr, r3, ror #16 │ │ │ │ - andeq r5, lr, sp, ror #16 │ │ │ │ + andeq r5, lr, sp, asr #16 │ │ │ │ + andeq r5, lr, r3, asr #16 │ │ │ │ + andeq r5, lr, r3, asr #16 │ │ │ │ + andeq r5, lr, r3, asr #16 │ │ │ │ + andeq r5, lr, r3, asr #16 │ │ │ │ + andeq r5, lr, r3, asr #16 │ │ │ │ + andeq r5, lr, r3, asr #16 │ │ │ │ + andeq r5, lr, r3, asr #16 │ │ │ │ + andeq r5, lr, r3, asr #16 │ │ │ │ + andeq r5, lr, sp, asr #16 │ │ │ │ + andeq r5, lr, r3, asr #16 │ │ │ │ + andeq r5, lr, r3, asr #16 │ │ │ │ + andeq r5, lr, r3, asr #16 │ │ │ │ + andeq r5, lr, r3, asr #16 │ │ │ │ + andeq r5, lr, r3, asr #16 │ │ │ │ + andeq r5, lr, r3, asr #16 │ │ │ │ + andeq r5, lr, r3, asr #16 │ │ │ │ + andeq r5, lr, r3, asr #16 │ │ │ │ + andeq r5, lr, r3, asr #16 │ │ │ │ + andeq r5, lr, r3, asr #16 │ │ │ │ + andeq r5, lr, r3, asr #16 │ │ │ │ + andeq r5, lr, r3, asr #16 │ │ │ │ + andeq r5, lr, r7, ror sl │ │ │ │ + andeq r5, lr, r3, asr #16 │ │ │ │ + andeq r5, lr, r3, asr #16 │ │ │ │ + andeq r5, lr, sp, asr #16 │ │ │ │ ldmible sl, {r0, r1, r2, r4, r8, r9, fp, sp} │ │ │ │ ldreq pc, [r8, -r3, lsr #3] │ │ │ │ ldmdaeq r8, {r2, r8, ip, sp, lr, pc} │ │ │ │ ldmible r4, {r0, r1, r8, r9, sl, fp, sp} │ │ │ │ ldmibvc r0!, {r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ movwcc lr, #12298 @ 0x300a │ │ │ │ @@ -218448,31 +218440,31 @@ │ │ │ │ ldrmi sp, [r0], #646 @ 0x286 │ │ │ │ stmible r3, {r0, r1, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0x3000f8b8 │ │ │ │ @ instruction: 0xf67f2b03 │ │ │ │ adcsmi sl, fp, #508 @ 0x1fc │ │ │ │ svcge 0x007cf63f │ │ │ │ @ instruction: 0x1002f8b8 │ │ │ │ - bcs 0x12d2c0 │ │ │ │ + bcs 0x12d2a0 │ │ │ │ @ instruction: 0xf8d9d9e7 │ │ │ │ ldrbeq r2, [r0, #-0] │ │ │ │ vrshl.s8 , , │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf072002e │ │ │ │ @ instruction: 0xf8b8f8b9 │ │ │ │ ldrb r3, [sl, r0] │ │ │ │ @ instruction: 0xf67f2b1b │ │ │ │ @ instruction: 0xf1a3af68 │ │ │ │ @ instruction: 0xf104071c │ │ │ │ svccs 0x0003081c │ │ │ │ svcge 0x0061f67f │ │ │ │ - bvc 0xffd22304 │ │ │ │ - bcs 0xfe6624d0 │ │ │ │ + bvc 0xffd222e4 │ │ │ │ + bcs 0xfe6624b0 │ │ │ │ ldmdbeq r6!, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ - blx 0xb5da18 │ │ │ │ + blx 0xb5d9f8 │ │ │ │ ldrbeq pc, [r0, r1, lsl #4] @ │ │ │ │ movwcc sp, #13592 @ 0x3518 │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ addsmi r4, r7, #26 │ │ │ │ streq lr, [r2, -r7, lsr #23] │ │ │ │ svcge 0x004cf67f │ │ │ │ svccs 0x00034490 │ │ │ │ @@ -218481,75 +218473,75 @@ │ │ │ │ @ instruction: 0xf67f2b03 │ │ │ │ addsmi sl, pc, #268 @ 0x10c │ │ │ │ svcge 0x0040f4ff │ │ │ │ @ instruction: 0x1002f8b8 │ │ │ │ stmible r2!, {r0, r1, r2, r3, r8, fp, sp}^ │ │ │ │ ldrdcs pc, [r0], -sl │ │ │ │ strble r0, [r2, #1362]! @ 0x552 │ │ │ │ - rsbsne pc, r8, r7, asr #4 │ │ │ │ + rsbne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf87ef072 │ │ │ │ @ instruction: 0x3000f8b8 │ │ │ │ - blcs 0x7df990 │ │ │ │ + blcs 0x7df970 │ │ │ │ svcge 0x002df67f │ │ │ │ ldreq pc, [ip, -r3, lsr #3] │ │ │ │ ldmdaeq ip, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67f2f03 │ │ │ │ vmax.f32 d26, d14, d22 │ │ │ │ @ instruction: 0xf2c079f0 │ │ │ │ mul ip, r5, r9 │ │ │ │ @ instruction: 0xf64f3303 │ │ │ │ @ instruction: 0x401a72fc │ │ │ │ - bl 0xfeab653c │ │ │ │ + bl 0xfeab651c │ │ │ │ @ instruction: 0xf4bf0702 │ │ │ │ ldrmi sl, [r0], #3863 @ 0xf17 │ │ │ │ @ instruction: 0xf67f2f03 │ │ │ │ @ instruction: 0xf8b8af13 │ │ │ │ - blcs 0x1b1a68 │ │ │ │ + blcs 0x1b1a48 │ │ │ │ svcge 0x000ef67f │ │ │ │ @ instruction: 0xf63f42bb │ │ │ │ @ instruction: 0xf8b8af0b │ │ │ │ stmdbcs r4, {r1, ip} │ │ │ │ @ instruction: 0xf8d9d9e6 │ │ │ │ ldrbeq r2, [r2, #-0] │ │ │ │ vrshl.s8 , q9, │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.i d17, d0, d0[2] │ │ │ │ @ instruction: 0xf072002e │ │ │ │ @ instruction: 0xf8b8f849 │ │ │ │ ldrb r3, [r9, r0] │ │ │ │ subseq pc, lr, pc, rrx │ │ │ │ @ instruction: 0xf10ae6c8 │ │ │ │ - bcs 0x1e7ab0 │ │ │ │ + bcs 0x1e7a90 │ │ │ │ strbt sp, [r5], pc, lsl #2 │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ strtle r0, [r4], #-1347 @ 0xfffffabd │ │ │ │ @ instruction: 0xf64f3103 │ │ │ │ strdmi r7, [sl], -ip │ │ │ │ - bl 0xfeab65a0 │ │ │ │ + bl 0xfeab6580 │ │ │ │ andsle r0, r9, #524288 @ 0x80000 │ │ │ │ svccs 0x00044490 │ │ │ │ @ instruction: 0xf8b8d916 │ │ │ │ stmdbcs r3, {ip} │ │ │ │ adcsmi sp, r9, #294912 @ 0x48000 │ │ │ │ @ instruction: 0xf8b8d810 │ │ │ │ vld4.8 {d2-d5}, [r2], r2 │ │ │ │ stmdacs sl, {r6, lr} │ │ │ │ - bls 0x15a26c │ │ │ │ + bls 0x15a24c │ │ │ │ andeq pc, r4, r8, lsl #2 │ │ │ │ stc2 7, cr15, [r2, #-1020]! @ 0xfffffc04 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf8b8aecf │ │ │ │ ldrb r1, [sp, r0] │ │ │ │ @ instruction: 0x2000f8ba │ │ │ │ @ instruction: 0x4611e6bc │ │ │ │ - rscseq pc, r0, r7, asr #4 │ │ │ │ + rsceq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf80ef072 │ │ │ │ vaba.s8 q15, , │ │ │ │ - vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf072002e │ │ │ │ @ instruction: 0xf8baf807 │ │ │ │ strt r2, [fp], r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @@ -218561,115 +218553,115 @@ │ │ │ │ ldmdble r1, {r0, r3, r7, r9, sl, lr} │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ svclt 0x0094454c │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00982c0f │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf8b8b933 │ │ │ │ - blcs 0x131b6c │ │ │ │ + blcs 0x131b4c │ │ │ │ cdpne 0, 9, cr13, cr10, cr12, {1} │ │ │ │ ldmdale r0, {r0, r9, fp, sp} │ │ │ │ - blmi 0xfe8b7408 │ │ │ │ - blls 0x63fbd4 │ │ │ │ + blmi 0xfe8b73e8 │ │ │ │ + blls 0x63fbb4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ andslt r8, r7, r7, lsl #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcc 0x509b48 │ │ │ │ + blcc 0x509b28 │ │ │ │ vqdmulh.s d2, d0, d14 │ │ │ │ ldm pc, {r0, r2, r4, r6, r8, pc}^ @ │ │ │ │ subeq pc, fp, r3, lsl r0 @ │ │ │ │ subeq r0, fp, fp, asr #32 │ │ │ │ sbcseq r0, r3, r3, asr r1 │ │ │ │ ldrsbeq r0, [r3], #3 │ │ │ │ tsteq r2, r3, asr r1 │ │ │ │ tsteq r2, r2, lsl r1 │ │ │ │ andseq r0, pc, r3, asr r1 @ │ │ │ │ andseq r0, pc, pc, lsl r0 @ │ │ │ │ stmdbmi sl, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strhi lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ @ instruction: 0xf0243403 │ │ │ │ strbmi r0, [ip, #-1027] @ 0xfffffbfd │ │ │ │ - bl 0xfeb5a704 │ │ │ │ + bl 0xfeb5a6e4 │ │ │ │ strtmi r0, [r0], #2308 @ 0x904 │ │ │ │ svceq 0x0010f1b9 │ │ │ │ @ instruction: 0xe7c9d8b8 │ │ │ │ ldmible r1!, {r0, r1, r3, r4, sl, fp, sp}^ │ │ │ │ ldreq pc, [ip, -r4, lsr #3] │ │ │ │ - beq 0x821ffc │ │ │ │ + beq 0x821fdc │ │ │ │ stmible fp!, {r0, r1, r8, r9, sl, fp, sp}^ │ │ │ │ - blvc 0xffd2251c │ │ │ │ - blcs 0xfe6626e8 │ │ │ │ + blvc 0xffd224fc │ │ │ │ + blcs 0xfe6626c8 │ │ │ │ strcc lr, [r3], -r9 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ addsmi r4, pc, #51 @ 0x33 │ │ │ │ - bne 0xdc378 │ │ │ │ + bne 0xdc358 │ │ │ │ svccs 0x0003449a │ │ │ │ @ instruction: 0xf8bad9dc │ │ │ │ cdpcs 0, 0, cr6, cr3, cr0, {0} │ │ │ │ adcsmi sp, r7, #216, 18 @ 0x360000 │ │ │ │ @ instruction: 0xf8bad3d6 │ │ │ │ stmdbcs r4, {r1, ip} │ │ │ │ @ instruction: 0xf8dbd9eb │ │ │ │ ldrbeq r3, [fp, #-0] │ │ │ │ vrshl.s8 , , │ │ │ │ - vshr.s64 d19, d20, #64 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ @ instruction: 0xe7e0ff7d │ │ │ │ stmible r5, {r0, r1, r2, r3, r4, sl, fp, sp}^ │ │ │ │ strteq pc, [r0], -r4, lsr #3 │ │ │ │ eoreq pc, r0, #8, 2 │ │ │ │ ldmible pc!, {r0, r1, r9, sl, fp, sp} @ │ │ │ │ ldrbvc pc, [r0, lr, asr #4]! @ │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ tstpmi sp, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ mvnspl pc, #192, 12 @ 0xc000000 │ │ │ │ - blcc 0x722568 │ │ │ │ - bleq 0xca2750 │ │ │ │ + blcc 0x322548 │ │ │ │ + bleq 0xca2730 │ │ │ │ vcgt.s8 d25, d7, d3 │ │ │ │ - vorr.i32 , #2048 @ 0x00000800 │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf8cd032e │ │ │ │ movwls fp, #36896 @ 0x9020 │ │ │ │ stmib sp, {r0, r1, r4, r7, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r3, r8, fp, lr}^ │ │ │ │ eor r8, r0, ip, lsl #10 │ │ │ │ vqrdmlah.s d18, d0, d4 │ │ │ │ @ instruction: 0xf1a380e6 │ │ │ │ andcs r0, r1, #21 │ │ │ │ @ instruction: 0xf6474082 │ │ │ │ andmi r7, r2, #69 @ 0x45 │ │ │ │ - blcs 0x69a0a8 │ │ │ │ + blcs 0x69a088 │ │ │ │ andshi pc, r2, #0 │ │ │ │ @ instruction: 0xf0002b1a │ │ │ │ ldmdavs fp!, {r0, r2, r7, r8, pc} │ │ │ │ @ instruction: 0xf100055a │ │ │ │ @ instruction: 0xf1098370 │ │ │ │ @ instruction: 0xf64f0903 │ │ │ │ - b 0x342c90 │ │ │ │ + b 0x342c70 │ │ │ │ adcsmi r0, r3, #201326592 @ 0xc000000 │ │ │ │ - bne 0xffe9a6b8 │ │ │ │ + bne 0xffe9a698 │ │ │ │ mcrcs 4, 0, r4, cr3, cr11, {4} │ │ │ │ @ instruction: 0xf8bbd980 │ │ │ │ @ instruction: 0xf1b99000 │ │ │ │ @ instruction: 0xf67f0f03 │ │ │ │ @ instruction: 0x464caf7b │ │ │ │ @ instruction: 0xf63f45b1 │ │ │ │ @ instruction: 0xf8bbaf77 │ │ │ │ vld4.8 {d1-d4}, [r1], r2 │ │ │ │ - blcs 0x9b69cc │ │ │ │ - blcc 0xa5d408 │ │ │ │ + blcs 0x9b69ac │ │ │ │ + blcc 0xa5d3e8 │ │ │ │ ldmle ip, {r0, r1, r3, r4, r8, r9, fp, sp}^ │ │ │ │ stmdals r3, {r0, r9, sp} │ │ │ │ andmi r4, r2, #154 @ 0x9a │ │ │ │ - blcs 0x4da44c │ │ │ │ + blcs 0x4da42c │ │ │ │ subshi pc, pc, #0 │ │ │ │ bicsle r2, r2, r6, lsl #22 │ │ │ │ - beq 0x222118 │ │ │ │ + beq 0x2220f8 │ │ │ │ svceq 0x0004f1b9 │ │ │ │ ldrb sp, [r0, sl, lsl #2] │ │ │ │ @ instruction: 0xf64f3503 │ │ │ │ strdmi r7, [fp], -ip @ │ │ │ │ sbcle r4, sl, #805306378 @ 0x3000000a │ │ │ │ ldrmi r1, [sl], #2788 @ 0xae4 │ │ │ │ stmible r6, {r2, sl, fp, sp}^ │ │ │ │ @@ -218678,15 +218670,15 @@ │ │ │ │ stmiale r0, {r0, r2, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0x1002f8ba │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ andsmi r1, r3, sl, lsl #29 │ │ │ │ rscle r2, r7, r0, lsl #22 │ │ │ │ ldrbeq r6, [r8, #-2107] @ 0xfffff7c5 │ │ │ │ vrshl.s8 , q10, │ │ │ │ - vshr.s64 q9, q4, #64 │ │ │ │ + vmla.i d18, d16, d0[2] │ │ │ │ @ instruction: 0xf071002e │ │ │ │ @ instruction: 0xe7ddfef5 │ │ │ │ @ instruction: 0xf67f2c17 │ │ │ │ @ instruction: 0xf1a4af3d │ │ │ │ @ instruction: 0xf1080718 │ │ │ │ svccs 0x00030a18 │ │ │ │ svcge 0x0036f67f │ │ │ │ @@ -218703,92 +218695,92 @@ │ │ │ │ vmax.f32 d18, d0, d3 │ │ │ │ @ instruction: 0xf8ba8243 │ │ │ │ cdpcs 0, 0, cr6, cr3, cr0, {0} │ │ │ │ eorshi pc, lr, #64, 4 │ │ │ │ @ instruction: 0xf0c042b7 │ │ │ │ @ instruction: 0xf8ba823b │ │ │ │ cdpne 0, 4, cr1, cr11, cr2, {0} │ │ │ │ - blcs 0x392800 │ │ │ │ - blx 0xbdbda4 │ │ │ │ + blcs 0x3927e0 │ │ │ │ + blx 0xbdbd84 │ │ │ │ ldrbeq pc, [fp, r3, lsl #6] @ │ │ │ │ stmdavs r3!, {r0, r5, r6, r7, sl, ip, lr, pc} │ │ │ │ ldrble r0, [lr, #1368] @ 0x558 │ │ │ │ - addscc pc, r8, r7, asr #4 │ │ │ │ + addcc pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0719200 │ │ │ │ - bls 0x125890 │ │ │ │ + bls 0x125870 │ │ │ │ ldccs 7, cr14, [fp], {213} @ 0xd5 │ │ │ │ mrcge 6, 7, APSR_nzcv, cr14, cr15, {3} │ │ │ │ ldreq pc, [ip, -r4, lsr #3] │ │ │ │ - beq 0x8221e4 │ │ │ │ + beq 0x8221c4 │ │ │ │ @ instruction: 0xf67f2f03 │ │ │ │ @ instruction: 0xf24eaef7 │ │ │ │ vrshr.s64 , q8, #64 │ │ │ │ @ instruction: 0x462b2295 │ │ │ │ - bleq 0xffda26fc │ │ │ │ - bleq 0x5228dc │ │ │ │ + bleq 0xffda26dc │ │ │ │ + bleq 0x5228bc │ │ │ │ ldrmi r4, [r4], -r5, lsr #12 │ │ │ │ svclt 0x0000e012 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vpmax.s8 d15, d1, d27 │ │ │ │ ldrle r0, [r7, #-2000] @ 0xfffff830 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r2], -ip │ │ │ │ vqsub.s8 d20, d16, d7 │ │ │ │ - bne 0xff0c65f8 │ │ │ │ + bne 0xff0c65d8 │ │ │ │ svccs 0x00034492 │ │ │ │ mvnshi pc, r0, asr #4 │ │ │ │ @ instruction: 0x6000f8ba │ │ │ │ vceq.f32 d18, d0, d3 │ │ │ │ adcsmi r8, r7, #244, 2 @ 0x3d │ │ │ │ mvnshi pc, r0, asr #1 │ │ │ │ @ instruction: 0x1002f8ba │ │ │ │ stmible r3!, {r2, r4, r8, fp, sp}^ │ │ │ │ ldrbeq r6, [r2, #-2082] @ 0xfffff7de │ │ │ │ vrshl.s8 , q10, │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vmla.i d19, d16, d0[3] │ │ │ │ movwls r0, #46 @ 0x2e │ │ │ │ mrc2 0, 3, pc, cr6, cr1, {3} │ │ │ │ ldrb r9, [fp, r0, lsl #22] │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ - blcc 0x15f88c │ │ │ │ + blcc 0x15f86c │ │ │ │ @ instruction: 0xf63f2b11 │ │ │ │ - blcs 0x551ad8 │ │ │ │ + blcs 0x551ab8 │ │ │ │ svcge 0x0021f63f │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - muleq lr, r3, ip │ │ │ │ - muleq lr, r3, ip │ │ │ │ - muleq lr, r3, ip │ │ │ │ - muleq lr, r3, ip │ │ │ │ - muleq lr, r3, ip │ │ │ │ - muleq lr, r3, ip │ │ │ │ - muleq lr, r3, ip │ │ │ │ - andeq r5, lr, fp, lsl #25 │ │ │ │ - andeq r5, lr, fp, lsl #25 │ │ │ │ - muleq lr, r3, ip │ │ │ │ - andeq r5, lr, fp, lsl #25 │ │ │ │ - andeq r5, lr, fp, lsl #25 │ │ │ │ - muleq lr, r3, ip │ │ │ │ - muleq lr, r3, ip │ │ │ │ - muleq lr, r3, ip │ │ │ │ - muleq lr, r3, ip │ │ │ │ - muleq lr, r3, ip │ │ │ │ - muleq lr, r9, lr │ │ │ │ + andeq r5, lr, r3, ror ip │ │ │ │ + andeq r5, lr, r3, ror ip │ │ │ │ + andeq r5, lr, r3, ror ip │ │ │ │ + andeq r5, lr, r3, ror ip │ │ │ │ + andeq r5, lr, r3, ror ip │ │ │ │ + andeq r5, lr, r3, ror ip │ │ │ │ + andeq r5, lr, r3, ror ip │ │ │ │ + andeq r5, lr, fp, ror #24 │ │ │ │ + andeq r5, lr, fp, ror #24 │ │ │ │ + andeq r5, lr, r3, ror ip │ │ │ │ + andeq r5, lr, fp, ror #24 │ │ │ │ + andeq r5, lr, fp, ror #24 │ │ │ │ + andeq r5, lr, r3, ror ip │ │ │ │ + andeq r5, lr, r3, ror ip │ │ │ │ + andeq r5, lr, r3, ror ip │ │ │ │ + andeq r5, lr, r3, ror ip │ │ │ │ + andeq r5, lr, r3, ror ip │ │ │ │ + andeq r5, lr, r9, ror lr │ │ │ │ @ instruction: 0xf10b2300 │ │ │ │ @ instruction: 0xf1b90a04 │ │ │ │ stmib sp, {r2, r8, r9, sl, fp}^ │ │ │ │ stmib sp, {r0, r4, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf43f3313 │ │ │ │ @ instruction: 0x469caef2 │ │ │ │ strls lr, [r5], -sp, asr #19 │ │ │ │ strbtmi r4, [r1], r5, ror #12 │ │ │ │ - cdpne 2, 9, cr15, cr8, cr7, {2} │ │ │ │ + cdpne 2, 8, cr15, cr8, cr7, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ - bicne pc, r0, #1879048196 @ 0x70000004 │ │ │ │ + movsne pc, #1879048196 @ 0x70000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd9304 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf8cdb01c │ │ │ │ @ instruction: 0xf8bae008 │ │ │ │ @ instruction: 0xf1b88000 │ │ │ │ @@ -218800,74 +218792,74 @@ │ │ │ │ ldm pc, {r1, r2, r4, r6, r9, pc}^ @ │ │ │ │ stmdbne r3, {r0, r1, ip, sp, lr, pc} │ │ │ │ eorseq r4, r4, r8, lsl #14 │ │ │ │ streq pc, [r4, #-266] @ 0xfffffef6 │ │ │ │ movweq pc, #16808 @ 0x41a8 @ │ │ │ │ @ instruction: 0xf1089300 │ │ │ │ @ instruction: 0xf64f0803 │ │ │ │ - b 0x303b08 │ │ │ │ + b 0x303ae8 │ │ │ │ adcmi r0, r6, #6291456 @ 0x600000 │ │ │ │ - blne 0xfea1a72c │ │ │ │ + blne 0xfea1a70c │ │ │ │ stccs 4, cr4, [r4], {178} @ 0xb2 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd9605 │ │ │ │ ssat fp, #19, ip │ │ │ │ strtmi r9, [r8], -r0, lsl #20 │ │ │ │ @ instruction: 0xf1b19902 │ │ │ │ - stmdacs r0, {r0, r1, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ orrshi pc, sl, r0 │ │ │ │ strtmi r9, [r8], -r0, lsl #20 │ │ │ │ @ instruction: 0xf1b19904 │ │ │ │ - stmdacs r0, {r0, r1, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ bichi pc, r8, r0 │ │ │ │ ldrbeq r6, [lr, #-2107] @ 0xfffff7c5 │ │ │ │ @ instruction: 0x4629d5db │ │ │ │ - rscne pc, r4, r7, asr #4 │ │ │ │ + sbcsne pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [lr, #452] @ 0x1c4 │ │ │ │ ldmib sp, {r0, r1, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ strbmi r2, [r8], -r1, lsl #2 │ │ │ │ - @ instruction: 0xf8f8f1b1 │ │ │ │ + @ instruction: 0xf908f1b1 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmdavs fp!, {r3, r6, r8, pc} │ │ │ │ strble r0, [r8, #1371] @ 0x55b │ │ │ │ vmax.s8 q10, , │ │ │ │ - vaddl.s8 q9, d0, d24 │ │ │ │ + vmov.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ strb pc, [r0, fp, asr #27] @ │ │ │ │ movweq pc, #16808 @ 0x41a8 @ │ │ │ │ stmdbeq r4, {r1, r3, r8, ip, sp, lr, pc} │ │ │ │ ldr r9, [sl, r1, lsl #6]! │ │ │ │ streq pc, [r4, #-267] @ 0xfffffef5 │ │ │ │ svceq 0x0004f1b9 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr9, cr15, {1} │ │ │ │ - cmnpcs r8, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ + msrcs SPSR_f, #1879048196 @ 0x70000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ strls lr, [r0], -sp, asr #19 │ │ │ │ @ instruction: 0xf8cd463e │ │ │ │ strtmi fp, [pc], -r8 │ │ │ │ ands r4, r4, sp, lsl r6 │ │ │ │ suble r2, r5, sl, lsl #18 │ │ │ │ ldrbeq r6, [r3, #-2098] @ 0xfffff7ce │ │ │ │ orrhi pc, r5, r0, lsl #2 │ │ │ │ - beq 0x1e23f4 │ │ │ │ + beq 0x1e23d4 │ │ │ │ ldmibvc ip!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq r9, {r1, r3, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf08045a1 │ │ │ │ - bl 0xfea06400 │ │ │ │ - strbmi r0, [pc], #-1033 @ 0xe5fe0 │ │ │ │ + bl 0xfea063e0 │ │ │ │ + strbmi r0, [pc], #-1033 @ 0xe5fc0 │ │ │ │ @ instruction: 0xf2402c04 │ │ │ │ @ instruction: 0xf8b78103 │ │ │ │ @ instruction: 0xf1baa000 │ │ │ │ vmax.f32 d16, d0, d3 │ │ │ │ @ instruction: 0x46d180fd │ │ │ │ vrshl.s8 d4, d18, d16 │ │ │ │ ldmdahi r9!, {r0, r3, r4, r5, r6, r7, pc}^ │ │ │ │ bicsle r2, sp, r2, lsl #18 │ │ │ │ - bleq 0x222420 │ │ │ │ + bleq 0x222400 │ │ │ │ svceq 0x0004f1ba │ │ │ │ strb sp, [r6, lr, lsl #2]! │ │ │ │ stmdaeq r3, {r3, r8, ip, sp, lr, pc} │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ movweq lr, #14856 @ 0x3a08 │ │ │ │ sbcsle r4, r5, #314572800 @ 0x12c00000 │ │ │ │ stmdbeq r3, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -218878,15 +218870,15 @@ │ │ │ │ strbmi sp, [r8, #2506] @ 0x9ca │ │ │ │ @ instruction: 0xf8bbd8c8 │ │ │ │ stmdbcs r1, {r1, ip} │ │ │ │ ldmdavs r3!, {r1, r2, r5, r6, r7, ip, lr, pc} │ │ │ │ strble r0, [r3, #1368]! @ 0x558 │ │ │ │ @ instruction: 0xf0714628 │ │ │ │ ldrb pc, [pc, fp, ror #26] @ │ │ │ │ - bleq 0x22246c │ │ │ │ + bleq 0x22244c │ │ │ │ svceq 0x0004f1ba │ │ │ │ bfi sp, r2, (invalid: 2:0) │ │ │ │ ldmdavs r3!, {r0, r4, r8, fp, ip, sp, pc} │ │ │ │ ldrle r0, [lr], #-1370 @ 0xfffffaa6 │ │ │ │ stmdaeq r3, {r3, r8, ip, sp, lr, pc} │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ movweq lr, #14856 @ 0x3a08 │ │ │ │ @@ -218899,31 +218891,31 @@ │ │ │ │ strbmi sp, [r8, #2464] @ 0x9a0 │ │ │ │ @ instruction: 0xf8bbd89e │ │ │ │ stmdbcs r3, {r1, ip} │ │ │ │ svcne 0x004bd9e2 │ │ │ │ stmible r3!, {r0, r1, r8, r9, fp, sp}^ │ │ │ │ ldrbeq r6, [sl, #-2099] @ 0xfffff7cd │ │ │ │ vrshl.s8 , q8, │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ + vaddl.s8 q9, d16, d8 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ @ instruction: 0xe7d9fd3b │ │ │ │ streq pc, [r4, #-267] @ 0xfffffef5 │ │ │ │ svceq 0x0004f1b9 │ │ │ │ - stclge 4, cr15, [pc, #252]! @ 0xe61b4 │ │ │ │ + stclge 4, cr15, [pc, #252]! @ 0xe6194 │ │ │ │ strls lr, [r0], -sp, asr #19 │ │ │ │ strbmi r4, [lr], -sl, lsr #13 │ │ │ │ @ instruction: 0x5000f8ba │ │ │ │ stmdble r0!, {r0, r1, r8, sl, fp, sp} │ │ │ │ adcsmi r4, r5, #168, 12 @ 0xa800000 │ │ │ │ @ instruction: 0xf8bad81d │ │ │ │ cdpne 0, 4, cr1, cr10, cr2, {0} │ │ │ │ vpmax.s8 d2, d0, d12 │ │ │ │ ldm pc, {r0, r1, r2, r4, r6, r8, pc}^ @ │ │ │ │ - beq 0x3a20e8 │ │ │ │ - beq 0x36890c │ │ │ │ + beq 0x3a20c8 │ │ │ │ + beq 0x3688ec │ │ │ │ streq r1, [sl, -sl, lsl #18] │ │ │ │ andeq r3, sl, r7, lsl #26 │ │ │ │ @ instruction: 0xf8ca2200 │ │ │ │ strcc r2, [r3, #-16] │ │ │ │ ldmvc ip!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq r8, {r0, r2, r9, fp, sp, lr, pc} │ │ │ │ andle r4, r4, #176, 10 @ 0x2c000000 │ │ │ │ @@ -218931,17 +218923,17 @@ │ │ │ │ cdpcs 4, 0, cr4, cr4, cr2, {6} │ │ │ │ ldmib sp, {r1, r3, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ strb r9, [r2, #1536] @ 0x600 │ │ │ │ streq pc, [r4], #-266 @ 0xfffffef6 │ │ │ │ tstle lr, r4, lsl #26 │ │ │ │ @ instruction: 0xf109e7f2 │ │ │ │ @ instruction: 0xf64f0903 │ │ │ │ - b 0x343114 │ │ │ │ + b 0x3430f4 │ │ │ │ ldrmi r0, [r8, #771] @ 0x303 │ │ │ │ - bl 0xfeb1c8b8 │ │ │ │ + bl 0xfeb1c898 │ │ │ │ ldrmi r0, [ip], #-2051 @ 0xfffff7fd │ │ │ │ svceq 0x0004f1b8 │ │ │ │ @ instruction: 0xf8b4d9dd │ │ │ │ @ instruction: 0xf1b99000 │ │ │ │ ldmible r8, {r0, r1, r8, r9, sl, fp}^ │ │ │ │ bicsle r4, r6, #200, 10 @ 0x32000000 │ │ │ │ stmdbcs r8, {r0, r5, r6, fp, pc} │ │ │ │ @@ -218950,25 +218942,25 @@ │ │ │ │ @ instruction: 0xf0719808 │ │ │ │ strb pc, [r0, r5, ror #25]! @ │ │ │ │ stmdbeq r4, {r1, r3, r8, ip, sp, lr, pc} │ │ │ │ tstle ip, r4, lsl #26 │ │ │ │ strcc lr, [r3], #-1998 @ 0xfffff832 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ ldrmi r4, [r8, #35] @ 0x23 │ │ │ │ - bl 0xfeb1c874 │ │ │ │ + bl 0xfeb1c854 │ │ │ │ ldrmi r0, [r9], #2051 @ 0x803 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ @ instruction: 0xf8b9d9bb │ │ │ │ stccs 0, cr4, [r3], {-0} │ │ │ │ strmi sp, [r0, #2487]! @ 0x9b7 │ │ │ │ @ instruction: 0xf8b9d3b5 │ │ │ │ stmdbcs r1, {r1, ip} │ │ │ │ ldmdavs fp!, {r0, r3, r5, r6, r7, ip, lr, pc} │ │ │ │ strble r0, [r6, #1370]! @ 0x55a │ │ │ │ - rscscs pc, r4, r7, asr #4 │ │ │ │ + rsccs pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r0], {113} @ 0x71 │ │ │ │ @ instruction: 0xf10be7df │ │ │ │ @ instruction: 0xf1b90a04 │ │ │ │ tstle ip, r4, lsl #30 │ │ │ │ strcc lr, [r3, #-1395] @ 0xfffffa8d │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ @@ -218992,27 +218984,27 @@ │ │ │ │ strtmi lr, [ip], -sp, asr #10 │ │ │ │ ldrb r4, [fp], #1565 @ 0x61d │ │ │ │ ldrmi r4, [r5], -ip, lsr #12 │ │ │ │ @ instruction: 0xf10ae4d8 │ │ │ │ @ instruction: 0xf1b80204 │ │ │ │ @ instruction: 0xf43f0f04 │ │ │ │ ldrtmi sl, [r9], -r6, lsl #29 │ │ │ │ - blvc 0xffd22b50 │ │ │ │ - blcs 0xfe662d1c │ │ │ │ + blvc 0xffd22b30 │ │ │ │ + blcs 0xfe662cfc │ │ │ │ strtmi r4, [r7], -fp, lsr #12 │ │ │ │ @ instruction: 0x4614465d │ │ │ │ strmi r4, [sl], -r3, asr #13 │ │ │ │ mcrne 0, 2, lr, cr8, cr2, {0} │ │ │ │ stmdble r3, {r1, r2, r4, fp, sp} │ │ │ │ strbeq r6, [r0, #-2088] @ 0xfffff7d8 │ │ │ │ addhi pc, r9, r0, lsl #2 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r1], -ip │ │ │ │ andsle r4, r3, #373293056 @ 0x16400000 │ │ │ │ - bleq 0x1610f4 │ │ │ │ + bleq 0x1610d4 │ │ │ │ @ instruction: 0xf1bb440c │ │ │ │ stmdble sp, {r2, r8, r9, sl, fp} │ │ │ │ cdpcs 8, 0, cr8, cr3, cr6, {1} │ │ │ │ ldrbmi sp, [lr, #-2314] @ 0xfffff6f6 │ │ │ │ stmdahi r1!, {r3, fp, ip, lr, pc}^ │ │ │ │ rscle r2, fp, r9, lsl r9 │ │ │ │ @ instruction: 0xf1a1d9e3 │ │ │ │ @@ -219026,98 +219018,98 @@ │ │ │ │ vmin.s8 d20, d14, d25 │ │ │ │ @ instruction: 0xf2c07bf0 │ │ │ │ @ instruction: 0x462b2b95 │ │ │ │ ldrbmi r4, [sp], -r7, lsr #12 │ │ │ │ @ instruction: 0x46c34614 │ │ │ │ and r4, pc, sl, lsl #12 │ │ │ │ stmdavs r8!, {r0, r4, r8, fp, ip, sp, pc} │ │ │ │ - ldrble r0, [pc], #-1344 @ 0xe62a0 │ │ │ │ + ldrble r0, [pc], #-1344 @ 0xe6280 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r1], -ip │ │ │ │ sbcsle r4, pc, #373293056 @ 0x16400000 │ │ │ │ - bleq 0x16115c │ │ │ │ + bleq 0x16113c │ │ │ │ @ instruction: 0xf1bb440c │ │ │ │ ldmible r9, {r2, r8, r9, sl, fp}^ │ │ │ │ cdpcs 8, 0, cr8, cr3, cr6, {1} │ │ │ │ ldrbmi sp, [lr, #-2518] @ 0xfffff62a │ │ │ │ stmdahi r1!, {r2, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ stmible r7!, {r0, r1, r2, r5, r8, fp, sp}^ │ │ │ │ eoreq pc, r9, r1, lsr #3 │ │ │ │ stmible r7!, {r0, r2, fp, sp}^ │ │ │ │ vabd.s8 q15, , │ │ │ │ - vshr.s64 d18, d24, #64 │ │ │ │ + vaddl.s8 q9, d16, d24 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ ldrbt pc, [r3], -r1, lsr #24 @ │ │ │ │ andeq pc, r4, #-2147483646 @ 0x80000002 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr9, cr15, {1} │ │ │ │ vmin.s8 d20, d14, d25 │ │ │ │ @ instruction: 0xf2c07bf0 │ │ │ │ @ instruction: 0x462b2b95 │ │ │ │ ldrbmi r4, [sp], -r7, lsr #12 │ │ │ │ @ instruction: 0x46c34614 │ │ │ │ and r4, fp, sl, lsl #12 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r1], -ip │ │ │ │ adcle r4, sp, #373293056 @ 0x16400000 │ │ │ │ - bleq 0x1611c0 │ │ │ │ + bleq 0x1611a0 │ │ │ │ @ instruction: 0xf1bb440c │ │ │ │ stmible r7!, {r2, r8, r9, sl, fp} │ │ │ │ cdpcs 8, 0, cr8, cr3, cr6, {1} │ │ │ │ ldrbmi sp, [lr, #-2468] @ 0xfffff65c │ │ │ │ stmdahi r1!, {r1, r5, r7, fp, ip, lr, pc}^ │ │ │ │ stmdacs r8, {r3, r6, r9, sl, fp, ip} │ │ │ │ stmdavs r8!, {r1, r3, r5, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ strble r0, [r7, #1344]! @ 0x540 │ │ │ │ - sbcne pc, r4, r7, asr #4 │ │ │ │ + adcsne pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ andcc lr, lr, #3358720 @ 0x334000 │ │ │ │ - blx 0xffca250a │ │ │ │ + blx 0xffca24ea │ │ │ │ andcc lr, lr, #3620864 @ 0x374000 │ │ │ │ vaba.s8 q15, , q6 │ │ │ │ - vaddl.s8 q9, d0, d4 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ stmib sp, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf071320e │ │ │ │ ldmib sp, {r0, r1, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strb r3, [fp, -lr, lsl #4]! │ │ │ │ - adcne pc, r0, r7, asr #4 │ │ │ │ + addsne pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ andcc lr, lr, #3358720 @ 0x334000 │ │ │ │ - blx 0xff722536 │ │ │ │ + blx 0xff722516 │ │ │ │ andcc lr, lr, #3620864 @ 0x374000 │ │ │ │ vaba.s8 d30, d23, d4 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d19, d0, d0[5] │ │ │ │ @ instruction: 0xf071002e │ │ │ │ str pc, [r8], #3023 @ 0xbcf │ │ │ │ - blx 0xfea22a8e │ │ │ │ + blx 0xfee22a6e │ │ │ │ rscsvc pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldrbeq r6, [r4, #-2066] @ 0xfffff7ee │ │ │ │ mcrge 5, 5, pc, cr13, cr15, {3} @ │ │ │ │ - eorscc pc, r8, r7, asr #4 │ │ │ │ + eorcc pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff0a256a │ │ │ │ + blx 0xff0a254a │ │ │ │ vmax.s8 d30, d30, d21 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f055e │ │ │ │ vadd.f32 d26, d23, d28 │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.i d18, d0, d0[0] │ │ │ │ @ instruction: 0xf071002e │ │ │ │ str pc, [r4, #2991]! @ 0xbaf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3d5cc │ │ │ │ + bl 0xfec3d5ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [r1], -ip, lsl #12 │ │ │ │ ldrmi r2, [r5], -r3 │ │ │ │ stc2 0, cr15, [ip], {31} │ │ │ │ strtmi fp, [sl], -r0, ror #2 │ │ │ │ @ instruction: 0xf7294621 │ │ │ │ - andcs lr, r0, sl, asr #29 │ │ │ │ + ldrdcs lr, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -219130,31 +219122,31 @@ │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ strmi r4, [r8], ip, asr #22 │ │ │ │ svcne 0x0070ee1d │ │ │ │ andls r4, r1, #135266304 @ 0x8100000 │ │ │ │ streq pc, [r1, #-265] @ 0xfffffef7 │ │ │ │ @ instruction: 0xf1084610 │ │ │ │ ldrbtmi r0, [fp], #-1537 @ 0xfffff9ff │ │ │ │ - bl 0xfe9004ac │ │ │ │ - bl 0xfea27a58 │ │ │ │ - bls 0x3e7e60 │ │ │ │ + bl 0xfe90048c │ │ │ │ + bl 0xfea27a38 │ │ │ │ + bls 0x3e7e40 │ │ │ │ stmiapl fp, {r0, r1, r4, r5, r7, r9, sl, lr}^ │ │ │ │ addsge pc, r0, #13828096 @ 0xd30000 │ │ │ │ ldrdcc pc, [r8], #138 @ 0x8a │ │ │ │ @ instruction: 0xf8da64dd │ │ │ │ @ instruction: 0xf8c330c8 │ │ │ │ @ instruction: 0xf8da9048 │ │ │ │ ldrbvs r3, [lr], #-200 @ 0xffffff38 │ │ │ │ ldrdcc pc, [r8], #138 @ 0x8a │ │ │ │ subhi pc, r0, r3, asr #17 │ │ │ │ cmple lr, r0, lsl #20 │ │ │ │ - bleq 0x222b20 │ │ │ │ + bleq 0x222b00 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r9, asr r6 │ │ │ │ - blx 0xff0224fe │ │ │ │ + blx 0xff0224de │ │ │ │ @ instruction: 0xf8c0b108 │ │ │ │ @ instruction: 0xf8da8000 │ │ │ │ @ instruction: 0xf10830c8 │ │ │ │ @ instruction: 0xf1b837ff │ │ │ │ ldrvs r0, [ip], -r0, lsl #30 │ │ │ │ movwcs sp, #3346 @ 0xd12 │ │ │ │ andcs r4, r4, #51380224 @ 0x3100000 │ │ │ │ @@ -219164,30 +219156,30 @@ │ │ │ │ andsvs fp, ip, r3, lsl #2 │ │ │ │ stc2l 0, cr15, [r6], #-124 @ 0xffffff84 │ │ │ │ andcc r3, r1, r1, lsl #30 │ │ │ │ strmi r1, [r4], #-3194 @ 0xfffff386 │ │ │ │ svcne 0x002ed1ed │ │ │ │ movwcs r4, #1585 @ 0x631 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ - blx 0xfe722546 │ │ │ │ + blx 0xfe722526 │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ @ instruction: 0xf8da6003 │ │ │ │ @ instruction: 0xf10930c8 │ │ │ │ @ instruction: 0xf1b936ff │ │ │ │ ldrbvs r0, [ip], -r0, lsl #30 │ │ │ │ movwcs sp, #3347 @ 0xd13 │ │ │ │ andcs r4, r4, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf01f2003 │ │ │ │ strcc pc, [r4, #-2951] @ 0xfffff479 │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ andsvs fp, ip, r3, lsl #2 │ │ │ │ mcrr2 0, 1, pc, r2, cr15 @ │ │ │ │ andcc r3, r1, r1, lsl #28 │ │ │ │ strmi r1, [r4], #-3187 @ 0xfffff38d │ │ │ │ - blls 0x15acb8 │ │ │ │ + blls 0x15ac98 │ │ │ │ movwcs r1, #3869 @ 0xf1d │ │ │ │ strtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf01f2003 │ │ │ │ tstplt r8, r3, ror fp @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ andlt r4, r3, r8, asr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -219201,82 +219193,82 @@ │ │ │ │ @ instruction: 0xf1a66005 │ │ │ │ movwcs r0, #2824 @ 0xb08 │ │ │ │ ldrbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf01f2003 │ │ │ │ stmdacs r0, {r0, r2, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andvs sp, r6, lr, lsl #1 │ │ │ │ svclt 0x0000e78c │ │ │ │ - addeq r9, r2, r2, lsr sl │ │ │ │ + addeq r9, r2, r2, asr sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3d764 │ │ │ │ + bl 0xfec3d744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, pc, r0, ror pc @ │ │ │ │ - blmi 0x16b7fe0 │ │ │ │ + blmi 0x16b7fc0 │ │ │ │ svcls 0x00264604 │ │ │ │ tstls sp, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stcls 14, cr9, [r5, #-144]! @ 0xffffff70 │ │ │ │ strtne pc, [r8], #-2247 @ 0xfffff739 │ │ │ │ streq pc, [r8], #-2247 @ 0xfffff739 │ │ │ │ teqlt r1, r1, lsl r8 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ svccc 0x0004f850 │ │ │ │ - blcs 0xf299c │ │ │ │ + blcs 0xf297c │ │ │ │ @ instruction: 0xf8c7d1fa │ │ │ │ @ instruction: 0xf8c71418 │ │ │ │ @ instruction: 0xf8dc2420 │ │ │ │ teqlt r2, r0 │ │ │ │ andcs r4, r0, #101711872 @ 0x6100000 │ │ │ │ svceq 0x0004f851 │ │ │ │ stmdacs r0, {r0, r9, ip, sp} │ │ │ │ strdcs sp, [r0, -sl] │ │ │ │ ldrcs pc, [ip], #-2247 @ 0xfffff739 │ │ │ │ strtgt pc, [r4], #-2247 @ 0xfffff739 │ │ │ │ @ instruction: 0x46682270 │ │ │ │ stmda lr, {r4, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r0], -r9, ror #12 │ │ │ │ - blx 0x1122cba │ │ │ │ - blle 0x1a305d4 │ │ │ │ + blx 0x1522c9a │ │ │ │ + blle 0x1a305b4 │ │ │ │ @ instruction: 0xf4049c04 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ cmple ip, r0, lsl #30 │ │ │ │ svceq 0x0049f014 │ │ │ │ @ instruction: 0xf1b8d059 │ │ │ │ - @ instruction: 0xf8c7fa0d │ │ │ │ + @ instruction: 0xf8c7fa1d │ │ │ │ @ instruction: 0xf1b80410 │ │ │ │ - streq pc, [r3, #-2561]! @ 0xfffff5ff │ │ │ │ + streq pc, [r3, #-2577]! @ 0xfffff5ef │ │ │ │ strvs pc, [r1], #1028 @ 0x404 │ │ │ │ ldreq pc, [r4], #-2247 @ 0xfffff739 │ │ │ │ - blls 0x296320 │ │ │ │ + blls 0x296300 │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8c7bf48 │ │ │ │ @ instruction: 0xf5b43410 │ │ │ │ @ instruction: 0xf8d76f81 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #8 │ │ │ │ - blls 0x2d6228 │ │ │ │ + blls 0x2d6208 │ │ │ │ ldrcc pc, [r4], #-2247 @ 0xfffff739 │ │ │ │ - @ instruction: 0xf818f1bc │ │ │ │ - blle 0x132de34 │ │ │ │ + @ instruction: 0xf828f1bc │ │ │ │ + blle 0x132de14 │ │ │ │ svcvs 0x0080f5b4 │ │ │ │ @ instruction: 0xf8c7db2b │ │ │ │ @ instruction: 0xf8c77400 │ │ │ │ ldmdavs sl!, {r2, sl, lr} │ │ │ │ cmnppl pc, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ movtvs pc, #49860 @ 0xc2c4 @ │ │ │ │ mlasle r4, sl, r2, r4 │ │ │ │ msrvs SPSR_x, #68, 4 @ 0x40000004 │ │ │ │ movtmi pc, #49861 @ 0xc2c5 @ │ │ │ │ @ instruction: 0xd126429a │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ mrc2 0, 0, pc, cr10, cr15, {0} │ │ │ │ - blle 0x1f0658 │ │ │ │ + blle 0x1f0638 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ mrc2 7, 7, pc, cr10, cr14, {7} │ │ │ │ - blmi 0x76e664 │ │ │ │ - blls 0x8406d0 │ │ │ │ + blmi 0x76e644 │ │ │ │ + blls 0x8406b0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1210300 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf5c4bdf0 │ │ │ │ @@ -219288,88 +219280,88 @@ │ │ │ │ @ instruction: 0xf06fdccb │ │ │ │ strb r0, [r0, r7]! │ │ │ │ cdp2 1, 4, cr15, cr4, cr3, {4} │ │ │ │ rsbmi r6, r4, #4, 16 @ 0x40000 │ │ │ │ @ instruction: 0x4629e7f5 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ @ instruction: 0xe7cffa33 │ │ │ │ - blx 0x422dbc │ │ │ │ - rscscc pc, r8, r7, asr #4 │ │ │ │ + blx 0x822d9c │ │ │ │ + rsccc pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1f2436c │ │ │ │ + blx 0xfe32434c │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ mrc2 1, 3, pc, cr0, cr0, {4} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3d8d8 │ │ │ │ + bl 0xfec3d8b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldmib sp, {r2, r4, r9, sl, lr}^ │ │ │ │ - bl 0x63bf08 │ │ │ │ + bl 0x63bee8 │ │ │ │ @ instruction: 0xf04f0e02 │ │ │ │ ldmdavs r7!, {r9}^ │ │ │ │ stceq 1, cr15, [r0], {67} @ 0x43 │ │ │ │ - bl 0x1d77cd4 │ │ │ │ - ble 0x1026f2c │ │ │ │ + bl 0x1d77cb4 │ │ │ │ + ble 0x1026f0c │ │ │ │ ldmvs r0!, {r0, r9, sl, lr} │ │ │ │ - blle 0x12f0704 │ │ │ │ + blle 0x12f06e4 │ │ │ │ strls r4, [r0], #-1578 @ 0xfffff9d6 │ │ │ │ @ instruction: 0xf1b89301 │ │ │ │ - adcmi pc, r8, #348160 @ 0x55000 │ │ │ │ + adcmi pc, r8, #413696 @ 0x65000 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, ip, lr, pc} │ │ │ │ vpadd.i8 d29, d7, d10 │ │ │ │ - vmvn.i32 d20, #524288 @ 0x00080000 │ │ │ │ + vaddhn.i16 d20, q0, q12 │ │ │ │ vshl.s8 d16, d30, d14 │ │ │ │ - vrsra.s64 , q8, #64 │ │ │ │ + vqdmlal.s , d16, d0[4] │ │ │ │ vcge.s8 d16, d7, d19 │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ stmdals sl, {r1, r2, r3, r5, r8} │ │ │ │ strls r2, [r0], #-717 @ 0xfffffd33 │ │ │ │ - blx 0x20228e8 │ │ │ │ + blx 0x20228c8 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ stc2l 1, cr15, [lr, #524]! @ 0x20c │ │ │ │ - tstpvc r0, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ + movwvc pc, #1606 @ 0x646 @ │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ sbccs r9, fp, #67108864 @ 0x4000000 │ │ │ │ - mvnscc pc, #-536870908 @ 0xe0000004 │ │ │ │ + mvncc pc, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vadd.i8 d22, d7, d4 │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ stmdals sl, {r1, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf06c9400 │ │ │ │ ldrb pc, [pc, fp, lsl #21] @ │ │ │ │ @ instruction: 0x462a6831 │ │ │ │ @ instruction: 0xf7294421 │ │ │ │ - strdcs lr, [r1], -lr @ │ │ │ │ + andcs lr, r1, lr, lsl #26 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdals sl, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ vhsub.s8 q9, , q1 │ │ │ │ - vaddhn.i16 d20, q0, q8 │ │ │ │ + vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ vshl.s8 d16, d30, d14 │ │ │ │ - vrsra.s64 , q8, #64 │ │ │ │ + vqdmlal.s , d16, d0[4] │ │ │ │ vcge.s8 d16, d7, d19 │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ strls r0, [r0], #-302 @ 0xfffffed2 │ │ │ │ - blx 0x1022968 │ │ │ │ + blx 0x1022948 │ │ │ │ svclt 0x0000e7be │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3d9c4 │ │ │ │ + bl 0xfec3d9a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0x461f4614 │ │ │ │ @ instruction: 0xf146460d │ │ │ │ - blls 0x3a59a8 │ │ │ │ + blls 0x3a5988 │ │ │ │ movwvc lr, #6605 @ 0x19cd │ │ │ │ strls r4, [r0], #-1586 @ 0xfffff9ce │ │ │ │ strmi r4, [r4], -fp, lsr #12 │ │ │ │ @ instruction: 0xff72f7ff │ │ │ │ strtmi fp, [r0], -r8, asr #2 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -219383,18 +219375,18 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ - blcs 0x592a48 │ │ │ │ + blcs 0x592a28 │ │ │ │ strvc lr, [lr, #-2525] @ 0xfffff623 │ │ │ │ ldmvs lr!, {r2, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ - ble 0x12b2040 │ │ │ │ + ble 0x12b2020 │ │ │ │ adcmi r6, fp, #8060928 @ 0x7b0000 │ │ │ │ @ instruction: 0xf04fd96e │ │ │ │ @ instruction: 0x469133ff │ │ │ │ andcs r9, r3, #0, 6 │ │ │ │ @ instruction: 0xf04f2332 │ │ │ │ @ instruction: 0xf04f0a00 │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ @@ -219403,62 +219395,62 @@ │ │ │ │ @ instruction: 0x4606fa7b │ │ │ │ eorle r1, r2, r3, asr #24 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ andcs r4, r3, r1, asr #12 │ │ │ │ @ instruction: 0xf9c0f01f │ │ │ │ stmdacs r0, {r1, r7, r9, sl, lr} │ │ │ │ ldmib r7, {r1, r2, r6, ip, lr, pc}^ │ │ │ │ - bl 0x22c484 │ │ │ │ + bl 0x22c464 │ │ │ │ strtmi r0, [r9], #-2820 @ 0xfffff4fc │ │ │ │ ldmdble sp, {r0, r1, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ @ instruction: 0x462a1b7d │ │ │ │ - ldcl 7, cr15, [r4], #-164 @ 0xffffff5c │ │ │ │ + stc 7, cr15, [r4], {41} @ 0x29 │ │ │ │ andeq lr, r7, #175104 @ 0x2ac00 │ │ │ │ andeq lr, r5, sl, lsl #22 │ │ │ │ @ instruction: 0xf1af2100 │ │ │ │ @ instruction: 0xf1b9eee2 │ │ │ │ andle r0, r4, r3, lsl #30 │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0004640 │ │ │ │ @ instruction: 0x4630ffdf │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf7294622 │ │ │ │ - ubfx lr, r8, #24, #9 │ │ │ │ + strb lr, [r8, r8, ror #24]! │ │ │ │ strcs r9, [r0], #-1536 @ 0xfffffa00 │ │ │ │ strls r9, [r3], #-1282 @ 0xfffffafe │ │ │ │ - blx 0x11228e0 │ │ │ │ + blx 0x11228c0 │ │ │ │ ldrtmi r4, [r0], -r6, lsl #12 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - tstpmi r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnscc pc, r7, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subsmi pc, r8, r7, asr #4 │ │ │ │ + submi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsccs r4, r6, #13312 @ 0x3400 │ │ │ │ @ instruction: 0xf8fcf18c │ │ │ │ - tstpmi r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnscc pc, r7, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addsmi pc, r8, r7, asr #4 │ │ │ │ + addmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rscscs r4, r9, #7168 @ 0x1c00 │ │ │ │ @ instruction: 0xf8f0f18c │ │ │ │ - tstpmi r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnscc pc, r7, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsmi pc, ip, r7, asr #4 │ │ │ │ + rsbmi pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rscscs r4, r1, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf8e4f18c │ │ │ │ - ldrshteq lr, [r3], -ip │ │ │ │ + eorseq lr, r3, ip, ror #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqpvc ip, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ andcs r6, r0, r8, lsl r0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ teqpvc ip, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @@ -219475,37 +219467,37 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ teqpvc ip, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ cmpvc sl, #268435456 @ 0x10000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3dba4 │ │ │ │ + bl 0xfec3db84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1b00ff8 │ │ │ │ vpmin.s8 , q2, │ │ │ │ vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x61180395 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3dbd0 │ │ │ │ + bl 0xfec3dbb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1b00ff8 │ │ │ │ @ instruction: 0xf64cfa41 │ │ │ │ vrsra.s64 q10, q6, #64 │ │ │ │ mulsvs r8, r4, r3 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3dbfc │ │ │ │ + bl 0xfec3dbdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1b00ff8 │ │ │ │ vpmax.s8 d31, d4, d27 │ │ │ │ vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x61580395 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -219514,374 +219506,374 @@ │ │ │ │ ldclt 0, cr15, [sl, #336]! @ 0x150 │ │ │ │ stcllt 0, cr15, [sl, #-336]! @ 0xfffffeb0 │ │ │ │ stmdalt r6!, {r0, r1, r3, r4, r5, r6, ip, sp, lr, pc}^ │ │ │ │ cmppvs r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ ldmdblt r0, {r0, r4, r5, r6, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3dc40 │ │ │ │ + bl 0xfec3dc20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf1934611 │ │ │ │ vadd.f32 , q2, │ │ │ │ vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ andcs r0, r1, #1409286146 @ 0x54000002 │ │ │ │ @ instruction: 0x771a6198 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3dc78 │ │ │ │ + bl 0xfec3dc58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf14d0ff8 │ │ │ │ vpmax.s8 , q10, │ │ │ │ vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ andsvs r0, r8, #1409286146 @ 0x54000002 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3dca4 │ │ │ │ + bl 0xfec3dc84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x26004b17 │ │ │ │ strls r4, [r0], -r5, lsl #12 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf810f1bd │ │ │ │ + @ instruction: 0xf820f1bd │ │ │ │ strmi r4, [r4], -fp, ror #12 │ │ │ │ ldrtmi r2, [r1], -sl, lsl #4 │ │ │ │ @ instruction: 0xf0664628 │ │ │ │ ldmdblt r0, {r0, r1, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ adcmi r9, r3, #0, 22 │ │ │ │ vhadd.s8 d29, d7, d6 │ │ │ │ - vaddl.s8 q10, d16, d24 │ │ │ │ + vshr.s64 d20, d8, #64 │ │ │ │ strtmi r0, [r1], -lr, lsr #32 │ │ │ │ stc2 0, cr15, [sl], {108} @ 0x6c │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r2, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1c0bd70 │ │ │ │ - svclt 0x0000ffe3 │ │ │ │ + svclt 0x0000fff3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3dd18 │ │ │ │ + bl 0xfec3dcf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vmla.i d20, d16, d0[6] │ │ │ │ + vshr.s64 q10, q4, #64 │ │ │ │ @ instruction: 0xf19f002e │ │ │ │ andcs pc, r0, r3, ror #24 │ │ │ │ ldc2 1, cr15, [lr], #-576 @ 0xfffffdc0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r1], r5, lsl #1 │ │ │ │ - rsbpl pc, ip, r7, asr #4 │ │ │ │ + subspl pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strmi pc, [r8], #-590 @ 0xfffffdb2 │ │ │ │ + ldrbtcc pc, [r8], #590 @ 0x24e @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strcs r2, [ip, #-1793] @ 0xfffff8ff │ │ │ │ @ instruction: 0xf19f2608 │ │ │ │ and pc, r8, r7, asr #24 │ │ │ │ ldrcc r6, [r8], #-2464 @ 0xfffff660 │ │ │ │ - blx 0x142322c │ │ │ │ + blx 0x182320c │ │ │ │ stmdavs r0!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ - blx 0x1323234 │ │ │ │ - bvc 0x9b8578 │ │ │ │ + blx 0x1723214 │ │ │ │ + bvc 0x9b8558 │ │ │ │ stmdbvs r0!, {r0, r1, r5, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1b03701 │ │ │ │ - strmi pc, [r7], #-2625 @ 0xfffff5bf │ │ │ │ + strmi pc, [r7], #-2641 @ 0xfffff5af │ │ │ │ strbmi r6, [r5, #-2659] @ 0xfffff59d │ │ │ │ @ instruction: 0x4645bf38 │ │ │ │ svclt 0x00b842be │ │ │ │ - blcs 0xf848c │ │ │ │ + blcs 0xf846c │ │ │ │ ldclne 1, cr13, [r2], #-920 @ 0xfffffc68 │ │ │ │ vhadd.s8 d18, d7, d1 │ │ │ │ - vsubw.s8 q11, q0, d20 │ │ │ │ + vorr.i32 d22, #1024 @ 0x00000400 │ │ │ │ vcgt.s8 d16, d7, d30 │ │ │ │ - vaddw.s8 q11, q0, d12 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ vcgt.s8 d21, d7, d0 │ │ │ │ - vsubw.s8 q11, q0, d0 │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ vcgt.s8 d16, d7, d30 │ │ │ │ - vmul.i d22, d0, d0[2] │ │ │ │ + vmvn.i16 d22, #8 @ 0x0008 │ │ │ │ vadd.i8 d16, d7, d30 │ │ │ │ - vbic.i16 d22, #1024 @ 0x0400 │ │ │ │ + vqdmlsl.s q11, d0, d20 │ │ │ │ @ instruction: 0x4c250b2e │ │ │ │ - cdp2 1, 2, cr15, cr4, cr0, {6} │ │ │ │ + cdp2 1, 3, cr15, cr4, cr0, {6} │ │ │ │ @ instruction: 0xf854e019 │ │ │ │ ldrcc sl, [r8], #-3096 @ 0xfffff3e8 │ │ │ │ @ instruction: 0xf1b04650 │ │ │ │ - mrcne 10, 3, APSR_nzcv, cr3, cr5, {0} │ │ │ │ + vaddne.f32 s31, s6, s11 │ │ │ │ @ instruction: 0xf8541a1b │ │ │ │ @ instruction: 0xf8540c1c │ │ │ │ ldrbmi r7, [r2], -r0, lsr #24 │ │ │ │ ldrbmi r9, [r9], -r3 │ │ │ │ stceq 8, cr15, [ip], #-336 @ 0xfffffeb0 │ │ │ │ andcs r9, r1, r2 │ │ │ │ strls r9, [r0, -r1, lsl #10] │ │ │ │ - cdp2 1, 0, cr15, cr12, cr0, {6} │ │ │ │ + cdp2 1, 1, cr15, cr12, cr0, {6} │ │ │ │ stccc 8, cr15, [ip], {84} @ 0x54 │ │ │ │ @ instruction: 0xf814b1b3 │ │ │ │ - blcs 0xf5c48 │ │ │ │ + blcs 0xf5c28 │ │ │ │ @ instruction: 0xf854d1e1 │ │ │ │ ldrtmi r7, [r2], -r4, lsl #24 │ │ │ │ strbmi r9, [r1], -r2, lsl #14 │ │ │ │ ldcvc 8, cr15, [r4], {84} @ 0x54 │ │ │ │ @ instruction: 0xf8542001 │ │ │ │ ldrcc r3, [r8], #-3096 @ 0xfffff3e8 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ - ldc2l 1, cr15, [r6, #768]! @ 0x300 │ │ │ │ + cdp2 1, 0, cr15, cr6, cr0, {6} │ │ │ │ stccc 8, cr15, [ip], {84} @ 0x54 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ sbcsmi pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ addseq pc, r4, #192, 4 │ │ │ │ vhadd.s8 d18, d7, d1 │ │ │ │ - vorr.i32 q11, #8 @ 0x00000008 │ │ │ │ + vmla.f d22, d0, d0[2] │ │ │ │ ldmib r2, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf1c02300 │ │ │ │ - vadd.f32 , , │ │ │ │ - vshr.s64 d22, d4, #64 │ │ │ │ + vmla.f32 , , │ │ │ │ + vaddl.s8 q11, d16, d4 │ │ │ │ @ instruction: 0xf19f002e │ │ │ │ strbmi pc, [r8], -sp, asr #23 @ │ │ │ │ - blx 0xfeb2329e │ │ │ │ - eorseq lr, r3, r0, lsr #8 │ │ │ │ + blx 0xfeb2327e │ │ │ │ + eorseq lr, r3, r0, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3de68 │ │ │ │ + bl 0xfec3de48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r0], -r8 │ │ │ │ @ instruction: 0xff5ef7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3de7c │ │ │ │ + bl 0xfec3de5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andcs r4, r0, #48, 22 @ 0xc000 │ │ │ │ andls r4, r0, #110100480 @ 0x6900000 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf974f194 │ │ │ │ ldmdavc sl, {r8, r9, fp, ip, pc} │ │ │ │ eorle r2, sp, sp, asr #20 │ │ │ │ - bcs 0x12dcd20 │ │ │ │ - bcs 0x13dad58 │ │ │ │ + bcs 0x12dcd00 │ │ │ │ + bcs 0x13dad38 │ │ │ │ sadd16mi fp, ip, ip │ │ │ │ andsle r4, sl, r1, lsl #12 │ │ │ │ tstlt r1, r2, asr #22 │ │ │ │ vmla.i8 d19, d4, d1 │ │ │ │ vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ subsvs r0, r9, #1409286146 @ 0x54000002 │ │ │ │ ldmdavs sl, {r0, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r2, sl, lsr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bcs 0x1bd6124 │ │ │ │ + bcs 0x1bd6104 │ │ │ │ andcs sp, sl, #-1073741821 @ 0xc0000003 │ │ │ │ @ instruction: 0xf102fa00 │ │ │ │ strls r1, [r0], #-3164 @ 0xfffff3a4 │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ tstle r7, r2, lsl #5 │ │ │ │ @ instruction: 0xe7d9785a │ │ │ │ @ instruction: 0xe7f32214 │ │ │ │ @ instruction: 0xe7f1221e │ │ │ │ @ instruction: 0xf6434623 │ │ │ │ vmla.i d19, d0, d0[1] │ │ │ │ swpcs r0, r5, [r1] │ │ │ │ - sbcne pc, r0, #74448896 @ 0x4700000 │ │ │ │ + adcsne pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1c06800 │ │ │ │ - andcs pc, r1, r3, lsl sp @ │ │ │ │ - blx 0x1223366 │ │ │ │ - cdp2 1, 13, cr15, cr4, cr0, {6} │ │ │ │ + andcs pc, r1, r3, lsr #26 │ │ │ │ + blx 0x1223346 │ │ │ │ + cdp2 1, 14, cr15, cr4, cr0, {6} │ │ │ │ movtcc pc, #17987 @ 0x4643 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, r1, lsr #4 │ │ │ │ - addsne pc, ip, r7, asr #12 │ │ │ │ + addne pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf19f681b │ │ │ │ ldrdcs pc, [r1], -r5 │ │ │ │ - blx 0xda338a │ │ │ │ + blx 0xda336a │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3df54 │ │ │ │ + bl 0xfec3df34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0710ff8 │ │ │ │ vadd.i8 d31, d20, d15 │ │ │ │ vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ addsvs r0, r8, #1409286146 @ 0x54000002 │ │ │ │ andcs fp, r0, r0, lsr r1 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ movtcc pc, #34371 @ 0x8643 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0716818 │ │ │ │ ldrdcs pc, [r1], -pc @ │ │ │ │ - blx 0x5233ce │ │ │ │ + blx 0x5233ae │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3df94 │ │ │ │ + bl 0xfec3df74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1b00ff8 │ │ │ │ vtst.8 , q2, │ │ │ │ vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ sbcsvs r0, r8, #1409286146 @ 0x54000002 │ │ │ │ stmdavc r3, {r5, r7, r8, ip, sp, pc} │ │ │ │ andle r2, lr, pc, lsr fp │ │ │ │ - mvnne pc, r7, asr #12 │ │ │ │ + bicsne pc, r4, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldc2l 1, cr15, [ip, #-700] @ 0xfffffd44 │ │ │ │ andcs fp, r0, r0, asr r1 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavc r3, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xffa0f7ec │ │ │ │ @ instruction: 0xf1902001 │ │ │ │ svclt 0x0000fae7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3dfe8 │ │ │ │ + bl 0xfec3dfc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andcs r4, r0, #25600 @ 0x6400 │ │ │ │ andls r4, r0, #110100480 @ 0x6900000 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf8bef194 │ │ │ │ bicsmi pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ orrseq pc, r4, #192, 4 │ │ │ │ mvnslt r6, r8, asr r0 │ │ │ │ ldmdavc r2, {r9, fp, ip, pc} │ │ │ │ svclt 0x00042a4d │ │ │ │ subsvs r0, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf002d005 │ │ │ │ - bcs 0x13a79a0 │ │ │ │ + bcs 0x13a7980 │ │ │ │ addeq fp, r0, #4, 30 │ │ │ │ - blmi 0x3bef8c │ │ │ │ - blls 0x140e98 │ │ │ │ + blmi 0x3bef6c │ │ │ │ + blls 0x140e78 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_mon │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ andcs pc, r1, r4, lsl #22 │ │ │ │ mcr2 7, 3, pc, cr14, cr15, {7} @ │ │ │ │ - cdp2 1, 3, cr15, cr12, cr0, {6} │ │ │ │ + cdp2 1, 4, cr15, cr12, cr0, {6} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3e064 │ │ │ │ + bl 0xfec3e044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf6484b17 │ │ │ │ - vaddhn.i16 d19, q8, q2 │ │ │ │ + vmvn.i32 , #262144 @ 0x00040000 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5, sl} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ vcgt.s8 d16, d4, d0 │ │ │ │ vbic.i32 d23, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf1af0595 │ │ │ │ strmi pc, [r6], -r9, ror #31 │ │ │ │ and r9, r3, r0 │ │ │ │ @ instruction: 0xf0696b28 │ │ │ │ ldmiblt r8, {r0, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ strbtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xff023560 │ │ │ │ + blx 0xff423540 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - blmi 0x35b678 │ │ │ │ - blls 0x140f14 │ │ │ │ + blmi 0x35b658 │ │ │ │ + blls 0x140ef4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0xfff23574 │ │ │ │ + bllt 0xfff23554 │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ @ instruction: 0xf1c0fe35 │ │ │ │ - svclt 0x0000fe03 │ │ │ │ + svclt 0x0000fe13 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3e0d8 │ │ │ │ + bl 0xfec3e0b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf6484b17 │ │ │ │ - vaddhn.i16 d19, q8, q2 │ │ │ │ + vmvn.i32 , #262144 @ 0x00040000 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5, sl} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ vcgt.s8 d16, d4, d0 │ │ │ │ vbic.i32 d23, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf1af0595 │ │ │ │ strmi pc, [r6], -pc, lsr #31 │ │ │ │ and r9, r3, r0 │ │ │ │ @ instruction: 0xf0696b28 │ │ │ │ ldmiblt r8, {r0, r2, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strbtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xfe1a35d4 │ │ │ │ + blx 0xfe5a35b4 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - blmi 0x35b6ec │ │ │ │ - blls 0x140f88 │ │ │ │ + blmi 0x35b6cc │ │ │ │ + blls 0x140f68 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0xff0a35e8 │ │ │ │ + bllt 0xff0a35c8 │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ @ instruction: 0xf1c0fdfb │ │ │ │ - svclt 0x0000fdc9 │ │ │ │ + svclt 0x0000fdd9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3e14c │ │ │ │ + bl 0xfec3e12c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ ldrmi r4, [r1], -r8, lsl #22 │ │ │ │ cdp2 0, 14, cr15, cr12, cr5, {3} │ │ │ │ andcs fp, r0, r0, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ svclt 0x0000fddd │ │ │ │ addseq r4, r5, r0, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3e184 │ │ │ │ + bl 0xfec3e164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf72c0ff8 │ │ │ │ - @ instruction: 0xf016f993 │ │ │ │ + @ instruction: 0xf016f9a3 │ │ │ │ @ instruction: 0xf000f877 │ │ │ │ @ instruction: 0xf72cfc4b │ │ │ │ - @ instruction: 0xf030f81b │ │ │ │ + @ instruction: 0xf030f82b │ │ │ │ vadd.i8 d31, d2, d29 │ │ │ │ vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ - mvnne pc, r7, asr #12 │ │ │ │ + bicsne pc, ip, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andsvc pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldrmi r2, [r8, -r9, lsr #4] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf680fab0 │ │ │ │ eorcs r4, lr, #5242880 @ 0x500000 │ │ │ │ - mvnne pc, r7, asr #12 │ │ │ │ + bicsne pc, ip, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vmul.i8 q8, q2, q11 │ │ │ │ vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0680095 │ │ │ │ ldrtmi pc, [r0], -sp, asr #23 @ │ │ │ │ ldc2 0, cr15, [r4], #-0 │ │ │ │ vqdmulh.s , q8, │ │ │ │ @@ -219899,126 +219891,126 @@ │ │ │ │ mulle r9, r9, r2 │ │ │ │ @ instruction: 0x109de9d3 │ │ │ │ @ instruction: 0xf8c1b321 │ │ │ │ @ instruction: 0xf8d30278 │ │ │ │ andvs r1, r1, r4, ror r2 │ │ │ │ rsbspl pc, r8, #12779520 @ 0xc30000 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ - @ instruction: 0xffa6f72b │ │ │ │ + @ instruction: 0xffb6f72b │ │ │ │ andcc pc, r7, r8, asr r8 @ │ │ │ │ addsmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf880f067 │ │ │ │ @ instruction: 0xf8586020 │ │ │ │ strtmi r0, [r9], -r7 │ │ │ │ @ instruction: 0xf812f030 │ │ │ │ @ instruction: 0xf0164630 │ │ │ │ pop {r0, r2, r4, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf72c41f0 │ │ │ │ - @ instruction: 0xf8dfb9d7 │ │ │ │ + @ instruction: 0xf8dfb9e7 │ │ │ │ mrc 0, 0, r8, cr13, cr4, {0} │ │ │ │ @ instruction: 0xf72b7f70 │ │ │ │ - @ instruction: 0xe7ecffbb │ │ │ │ + strb pc, [ip, fp, asr #31]! @ │ │ │ │ andeq pc, r4, lr, asr #17 │ │ │ │ svclt 0x0000e7db │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ vnmls.f32 s8, s26, s10 │ │ │ │ ldmpl r3, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ - blx 0xfeced8f0 │ │ │ │ + blx 0xfeced8d0 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - stmialt ip!, {r0, r1, r3, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmlt ip!, {r0, r1, r3, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xb1236803 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ rsccs r4, r0, r4, lsl #12 │ │ │ │ - @ instruction: 0xf976f1bd │ │ │ │ + @ instruction: 0xf986f1bd │ │ │ │ andcs r6, r0, r0, lsr #32 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - stmialt ip!, {r2, r3, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmlt ip!, {r2, r3, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3e2e4 │ │ │ │ + bl 0xfec3e2c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040fd8 │ │ │ │ @ instruction: 0xf504b086 │ │ │ │ stmdbmi sl!, {r9, ip, lr} │ │ │ │ andcs r2, r2, r0, lsl #6 │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c42101 │ │ │ │ stmib r2, {r2, r6, r7, ip}^ │ │ │ │ @ instruction: 0xf8c230d7 │ │ │ │ stmib sp, {r2, r5, r6, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf1b83302 │ │ │ │ - mcrne 14, 0, pc, cr5, cr9, {0} @ │ │ │ │ - blmi 0x8de160 │ │ │ │ - blls 0x24118c │ │ │ │ + cdpne 14, 0, cr15, cr5, cr9, {1} │ │ │ │ + blmi 0x8de140 │ │ │ │ + blls 0x24116c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12f0300 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ andcs r4, r7, r9, ror #12 │ │ │ │ - ldc2 1, cr15, [ip], #728 @ 0x2d8 │ │ │ │ + stc2l 1, cr15, [ip], {182} @ 0xb6 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ movwvs lr, #2525 @ 0x9dd │ │ │ │ stmdals r2, {r0, r3, r5, r6, r7, r8, r9, sl, ip} │ │ │ │ strpl pc, [sp], #-1284 @ 0xfffffafc │ │ │ │ vqrdmulh.s d15, d3, d5 │ │ │ │ - blx 0x12d06a │ │ │ │ - blx 0xf3d7e │ │ │ │ - blx 0x26356e │ │ │ │ - blx 0xfe8eb576 │ │ │ │ - blx 0xfea67986 │ │ │ │ + blx 0x12d04a │ │ │ │ + blx 0xf3d5e │ │ │ │ + blx 0x26354e │ │ │ │ + blx 0xfe8eb556 │ │ │ │ + blx 0xfea67966 │ │ │ │ ldrmi r6, [r1], #-1285 @ 0xfffffafb │ │ │ │ movwge r4, #29725 @ 0x741d │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ stc2 1, cr15, [sl, #516]! @ 0x204 │ │ │ │ - bl 0x122d25c │ │ │ │ + bl 0x122d23c │ │ │ │ stmib r4, {r0, r8, sl}^ │ │ │ │ strb r6, [r8, sl, lsl #10] │ │ │ │ - stc2 1, cr15, [r0], #768 @ 0x300 │ │ │ │ + ldc2 1, cr15, [r0], #768 @ 0x300 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ - blcc 0xfe799998 │ │ │ │ + blcc 0xfe799978 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3e3a8 │ │ │ │ + bl 0xfec3e388 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q12 │ │ │ │ vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x46070395 │ │ │ │ strpl pc, [r8], #-1447 @ 0xfffffa59 │ │ │ │ @ instruction: 0xf72a6b98 │ │ │ │ - strmi pc, [r5], -pc, lsr #31 │ │ │ │ + @ instruction: 0x4605ffbf │ │ │ │ strpl pc, [r8], -r0, lsl #10 │ │ │ │ - @ instruction: 0xf844f72b │ │ │ │ + @ instruction: 0xf854f72b │ │ │ │ @ instruction: 0xf8d43610 │ │ │ │ @ instruction: 0xf8c532bc │ │ │ │ vhsub.s8 , , q6 │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf7284630 │ │ │ │ - andcs lr, r0, #824 @ 0x338 │ │ │ │ + andcs lr, r0, #888 @ 0x378 │ │ │ │ tstpvc pc, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ orrscs lr, pc, #3227648 @ 0x314000 │ │ │ │ rsbmi pc, ip, #212, 16 @ 0xd40000 │ │ │ │ ldmib r4, {r2, r6, r8, ip, sp, pc}^ │ │ │ │ movwcs r1, #512 @ 0x200 │ │ │ │ @ instruction: 0xf72c4628 │ │ │ │ - stmiavs r4!, {r0, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r4!, {r0, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ @@ -220045,15 +220037,15 @@ │ │ │ │ stmdavc r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf880f075 │ │ │ │ ldmib r4, {r0, r2, r5, r9, sl, lr}^ │ │ │ │ strmi r2, [r4], -r4, lsl #6 │ │ │ │ @ instruction: 0xf17342b2 │ │ │ │ movwle r0, #21248 @ 0x5300 │ │ │ │ movwcs lr, #27093 @ 0x69d5 │ │ │ │ - bl 0x1ef7ce8 │ │ │ │ + bl 0x1ef7cc8 │ │ │ │ andle r0, ip, #201326592 @ 0xc000000 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -220076,15 +220068,15 @@ │ │ │ │ svclt 0x00480699 │ │ │ │ stmeq r0, {r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r3, r6, ip, sp, lr, pc}^ │ │ │ │ stmdale r0, {r1, r3, r5, r7, r9, lr}^ │ │ │ │ ldmdale r1!, {r1, r7, r9, lr} │ │ │ │ andvs pc, r4, #72, 8 @ 0x48000000 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ - blx 0xff8252da │ │ │ │ + blx 0xff8252ba │ │ │ │ @ instruction: 0xd32342bd │ │ │ │ @ instruction: 0x46204639 │ │ │ │ @ instruction: 0xff8cf7ff │ │ │ │ cmnpeq r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrbvc pc, [r0, #590]! @ 0x24e @ │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ @@ -220100,274 +220092,274 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf7f41c68 │ │ │ │ @ instruction: 0xe7d5fbb1 │ │ │ │ cdpne 6, 7, cr4, cr1, cr10, {2} │ │ │ │ - blx 0xfec2533a │ │ │ │ + blx 0xfec2531a │ │ │ │ andvs pc, r4, #72, 8 @ 0x48000000 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ - blx 0xfeaa5346 │ │ │ │ + blx 0xfeaa5326 │ │ │ │ sbcle r4, r9, #-805306357 @ 0xd000000b │ │ │ │ strbmi lr, [sl], -ip, ror #15 │ │ │ │ @ instruction: 0xf7f44639 │ │ │ │ bfc pc, (invalid: 23:3) @ │ │ │ │ - blx 0xfe42354a │ │ │ │ + blx 0xfe42352a │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x4603d0d0 │ │ │ │ tstcs r1, r3, lsr #4 │ │ │ │ - rsccs pc, r8, r8, asr #4 │ │ │ │ + sbcscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 1, cr15, [r6, #632]! @ 0x278 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ strtmi pc, [r8], -fp, lsl #23 │ │ │ │ - blx 0x202356e │ │ │ │ + blx 0x202354e │ │ │ │ vabd.s8 q15, q15, q0 │ │ │ │ vsubl.s8 q10, d0, d12 │ │ │ │ ldmdahi r2, {r0, r2, r4, r7, r9, sp} │ │ │ │ adcsle r2, r7, r0, lsl #20 │ │ │ │ ldrle r0, [r5, #1050]! @ 0x41a │ │ │ │ cmppvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavc fp, {r9, sl, sp} │ │ │ │ @ instruction: 0x4631b1b3 │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sl, sp, lr}^ │ │ │ │ @ instruction: 0xf1b26604 │ │ │ │ - @ instruction: 0xf066fd07 │ │ │ │ - blls 0x226ec0 │ │ │ │ - bls 0x178bec │ │ │ │ + @ instruction: 0xf066fd17 │ │ │ │ + blls 0x226ea0 │ │ │ │ + bls 0x178bcc │ │ │ │ strmi lr, [r0], -sp, asr #19 │ │ │ │ - addcs pc, ip, r8, asr #4 │ │ │ │ + rsbscs pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe6235ba │ │ │ │ + blx 0xfe62359a │ │ │ │ ldr r6, [r7, fp, lsr #16] │ │ │ │ vmax.s8 d20, d8, d18 │ │ │ │ - vmla.i d18, d16, d0[0] │ │ │ │ + vshr.s64 d18, d16, #64 │ │ │ │ @ instruction: 0xf070002e │ │ │ │ stmdavs fp!, {r0, r1, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1c0e78e │ │ │ │ - svclt 0x0000fb5f │ │ │ │ + svclt 0x0000fb6f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ stmdavc sl, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ mlasls r0, sp, r8, pc @ │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1b77800 │ │ │ │ - adcmi pc, r0, #189440 @ 0x2e400 │ │ │ │ + adcmi pc, r0, #205824 @ 0x32400 │ │ │ │ andcs sp, r1, sl, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andle r2, lr, r0, lsl #16 │ │ │ │ stmibne r7, {r1, r2, r8, sl, fp, ip, lr, pc}^ │ │ │ │ - bl 0xfe9f8480 │ │ │ │ - bl 0x12e8470 │ │ │ │ + bl 0xfe9f8460 │ │ │ │ + bl 0x12e8450 │ │ │ │ strb r7, [r1, r0, ror #17]! │ │ │ │ @ instruction: 0xff5af182 │ │ │ │ - blcs 0x201488 │ │ │ │ + blcs 0x201468 │ │ │ │ ldrdcs sp, [r0], -ip │ │ │ │ @ instruction: 0xf1b9e7e4 │ │ │ │ rscle r0, r0, r0, lsl #30 │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf1af4628 │ │ │ │ ldrb lr, [sl, sl, ror #17] │ │ │ │ msrvc SPSR_, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmdblt fp, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - mrclt 1, 6, APSR_nzcv, cr0, cr12, {5} │ │ │ │ + mcrlt 1, 7, pc, cr0, cr12, {5} @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3e6ac │ │ │ │ + bl 0xfec3e68c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ andcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf04f2302 │ │ │ │ movwls r3, #1023 @ 0x3ff │ │ │ │ teqpeq r2, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ - mrc2 1, 2, pc, cr0, cr12, {5} │ │ │ │ + mcr2 1, 3, pc, cr0, cr12, {5} @ │ │ │ │ svclt 0x00181a20 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [pc], -r7, lsl #1 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @ instruction: 0xf1bc4615 │ │ │ │ - blls 0x5260bc │ │ │ │ + blls 0x5260dc │ │ │ │ @ instruction: 0xf0034680 │ │ │ │ - blcs 0x1281cc │ │ │ │ + blcs 0x1281ac │ │ │ │ vhadd.s8 , q2, q10 │ │ │ │ vorr.i16 , #4 @ 0x0004 │ │ │ │ @ instruction: 0x1e620995 │ │ │ │ - bl 0x177ff0 │ │ │ │ + bl 0x177fd0 │ │ │ │ @ instruction: 0xf8d90a08 │ │ │ │ strtmi r3, [r3], #-0 │ │ │ │ rsble r9, r8, #335544320 @ 0x14000000 │ │ │ │ - bleq 0x12366c │ │ │ │ + bleq 0x12364c │ │ │ │ @ instruction: 0xf5044620 │ │ │ │ @ instruction: 0xf7f35480 │ │ │ │ adcmi pc, r6, #52224 @ 0xcc00 │ │ │ │ - bleq 0x121e6c │ │ │ │ + bleq 0x121e4c │ │ │ │ strmi sp, [sl, #2294]! @ 0x8f6 │ │ │ │ ldrbmi sp, [r0], -r8, lsl #18 │ │ │ │ - bpl 0xfe124bf4 │ │ │ │ - blx 0xb2551e │ │ │ │ - b 0x13b8aa8 │ │ │ │ + bpl 0xfe124bd4 │ │ │ │ + blx 0xb254fe │ │ │ │ + b 0x13b8a88 │ │ │ │ mvnsle r0, #0, 22 │ │ │ │ svceq 0x0000f1bb │ │ │ │ - b 0x12db6b0 │ │ │ │ + b 0x12db690 │ │ │ │ vsubl.u8 q8, d11, d11 │ │ │ │ @ instruction: 0xf00b0480 │ │ │ │ vsubw.u8 q8, q1, d3 │ │ │ │ @ instruction: 0xf0020780 │ │ │ │ tstmi ip, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0x07a24317 │ │ │ │ - blls 0x51ca1c │ │ │ │ + blls 0x51c9fc │ │ │ │ @ instruction: 0xf8d91c6a │ │ │ │ - blne 0xfe56b584 │ │ │ │ + blne 0xfe56b564 │ │ │ │ @ instruction: 0x069b4431 │ │ │ │ ldmib sp, {r0, r1, r3, r4, sl, ip, lr, pc}^ │ │ │ │ movwcs r5, #5650 @ 0x1612 │ │ │ │ stmib sp, {r0, r4, fp, ip, pc}^ │ │ │ │ movwls r5, #9728 @ 0x2600 │ │ │ │ @ instruction: 0xff3ef7ff │ │ │ │ adcsmi fp, ip, #32, 6 @ 0x80000000 │ │ │ │ stmdals r5, {r2, ip, lr, pc} │ │ │ │ @ instruction: 0x4641463a │ │ │ │ - mrc2 1, 0, pc, cr4, cr12, {5} │ │ │ │ + mcr2 1, 1, pc, cr4, cr12, {5} @ │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x46088ff0 │ │ │ │ @ instruction: 0xf1af2100 │ │ │ │ strb lr, [r8, lr, asr #16]! │ │ │ │ streq pc, [r2], #-68 @ 0xffffffbc │ │ │ │ strbmi r9, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf1bc4622 │ │ │ │ - @ instruction: 0xe7cefdfd │ │ │ │ + strb pc, [lr, sp, lsl #28] @ │ │ │ │ ldrle r0, [r8, #1977] @ 0x7b9 │ │ │ │ cdp2 1, 10, cr15, cr4, cr2, {4} │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strmi r8, [sl, #4080]! @ 0xff0 │ │ │ │ @ instruction: 0xf04fbf88 │ │ │ │ ldmle lr, {r8, r9, fp} │ │ │ │ streq pc, [r0], #967 @ 0x3c7 │ │ │ │ - blvc 0x562c8c │ │ │ │ + blvc 0x562c6c │ │ │ │ streq pc, [r3, -r7] │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r4, #828 @ 0x33c │ │ │ │ strtmi r9, [r2], -r5, lsl #30 │ │ │ │ @ instruction: 0x46419b10 │ │ │ │ stc 6, cr4, [sp, #224] @ 0xe0 │ │ │ │ @ instruction: 0xf0437b02 │ │ │ │ @ instruction: 0xf1bc0320 │ │ │ │ - addmi pc, r7, #10048 @ 0x2740 │ │ │ │ + addmi pc, r7, #11072 @ 0x2b40 │ │ │ │ svclt 0x00084603 │ │ │ │ addsle r4, ip, r7, lsr #12 │ │ │ │ sbcsle r3, r3, r1, lsl #6 │ │ │ │ @ instruction: 0xf7ff4641 │ │ │ │ @ instruction: 0xf182ff27 │ │ │ │ tstpcs r1, #1808 @ p-variant is OBSOLETE @ 0x710 │ │ │ │ strb r6, [fp, r3] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ - ldrbtvc pc, [pc], #1540 @ 0xe7674 @ │ │ │ │ + ldrbtvc pc, [pc], #1540 @ 0xe7654 @ │ │ │ │ ldrtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ - blx 0xda3d6c │ │ │ │ + blx 0x11a3d4c │ │ │ │ vhsub.u32 q10, , │ │ │ │ - b 0x1a86b0 │ │ │ │ + b 0x1a8690 │ │ │ │ stccc 8, cr0, [r1], {7} │ │ │ │ - beq 0x22228c │ │ │ │ - beq 0x1e1eb8 │ │ │ │ + beq 0x22226c │ │ │ │ + beq 0x1e1e98 │ │ │ │ ldmibcc pc!, {r1, r3, r8, ip, sp, lr, pc}^ @ │ │ │ │ movweq lr, #35753 @ 0x8ba9 │ │ │ │ stmdale r7!, {r3, r4, r7, r9, lr} │ │ │ │ strmi r4, [r6], -r7, asr #10 │ │ │ │ strbmi fp, [r5], -r4, lsl #31 │ │ │ │ - beq 0x1237e4 │ │ │ │ + beq 0x1237c4 │ │ │ │ strtmi sp, [r8], -ip, lsl #18 │ │ │ │ strpl pc, [r0, #1285] @ 0x505 │ │ │ │ - blx 0x1ea5680 │ │ │ │ - b 0x1378174 │ │ │ │ + blx 0x1ea5660 │ │ │ │ + b 0x1378154 │ │ │ │ ldmle r6!, {r9, fp}^ │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldrtmi sp, [r0], #0 │ │ │ │ andle r4, ip, #76, 10 @ 0x13000000 │ │ │ │ stclne 5, cr2, [r0], #-0 │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ - blx 0x1aa56a0 │ │ │ │ - b 0x1238d5c │ │ │ │ + blx 0x1aa5680 │ │ │ │ + b 0x1238d3c │ │ │ │ ldmle r6!, {r8, sl}^ │ │ │ │ - bl 0xfeb53b14 │ │ │ │ + bl 0xfeb53af4 │ │ │ │ strbmi r0, [r8, #2310] @ 0x906 │ │ │ │ @ instruction: 0xf109d82f │ │ │ │ ands r0, r8, r1, lsl #20 │ │ │ │ ldmdble r1, {r0, r1, r2, r6, r8, sl, lr}^ │ │ │ │ strcs r4, [r0, #-1606] @ 0xfffff9ba │ │ │ │ @ instruction: 0xf5064630 │ │ │ │ @ instruction: 0xf7f35680 │ │ │ │ adcsmi pc, r7, #331776 @ 0x51000 │ │ │ │ streq lr, [r0, #-2629] @ 0xfffff5bb │ │ │ │ strbmi sp, [ip, #-2294] @ 0xfffff70a │ │ │ │ stclne 2, cr13, [r0], #-32 @ 0xffffffe0 │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ - blx 0x12a56e0 │ │ │ │ - b 0x1238d9c │ │ │ │ + blx 0x12a56c0 │ │ │ │ + b 0x1238d7c │ │ │ │ ldmle r6!, {r8, sl}^ │ │ │ │ vmul.i8 d27, d20, d13 │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ vqsub.s8 d16, d20, d5 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ - bl 0xfeb68584 │ │ │ │ + bl 0xfeb68564 │ │ │ │ ldmdavs r2, {r3, r8} │ │ │ │ ldrmi r6, [r8], #2075 @ 0x81b │ │ │ │ strbmi fp, [r0], -r2, lsl #19 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf1bc47f0 │ │ │ │ - andcs fp, r0, pc, ror sp │ │ │ │ + andcs fp, r0, pc, lsl #27 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r2, #512 @ 0x200 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ vrshl.s8 d20, d2, d4 │ │ │ │ @ instruction: 0xf1bc0332 │ │ │ │ - bl 0xfef26b64 │ │ │ │ + bl 0xfef26b84 │ │ │ │ svclt 0x00180000 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -220382,47 +220374,47 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf1a64802 │ │ │ │ svclt 0x0000bed3 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3e9d4 │ │ │ │ + bl 0xfec3e9b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ svccs 0x0070ee1d │ │ │ │ - blcs 0xfda10 │ │ │ │ - blcc 0x15ec20 │ │ │ │ + blcs 0xfd9f0 │ │ │ │ + blcc 0x15ec00 │ │ │ │ teqlt r3, fp, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ stmdami r3, {r3, lr} │ │ │ │ ldcllt 1, cr15, [ip], #-668 @ 0xfffffd64 │ │ │ │ - ldc2l 7, cr15, [r0, #-160] @ 0xffffff60 │ │ │ │ + stc2l 7, cr15, [r0, #-160]! @ 0xffffff60 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ vnmls.f32 s8, s26, s10 │ │ │ │ ldmpl r0, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ svclt 0x00d42800 │ │ │ │ andcs r2, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3ea34 │ │ │ │ + bl 0xfec3ea14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x26b81c │ │ │ │ + bmi 0x26b7fc │ │ │ │ svccc 0x0070ee1d │ │ │ │ stmdblt r3!, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ @ instruction: 0xf1a64803 │ │ │ │ @ instruction: 0xf729be8d │ │ │ │ - svclt 0x0000f935 │ │ │ │ + svclt 0x0000f945 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ stmdami r3, {r3, r4, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ stmdami r1, {r0, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ mcrrlt 1, 10, pc, r8, cr7 @ │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ @@ -220444,16 +220436,16 @@ │ │ │ │ stmib sp, {r1, r4, sl, lr}^ │ │ │ │ ldmdavs fp, {r0, r2, r4, sl, lr} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ vorr.i32 d24, #222 @ 0x000000de │ │ │ │ ldmdblt r3, {r0, r1, r3, r8, r9} │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf06fd912 │ │ │ │ - blmi 0xfeb27d20 │ │ │ │ - blls 0x6c1938 │ │ │ │ + blmi 0xfeb27d00 │ │ │ │ + blls 0x6c1918 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x4608815c │ │ │ │ tstcs r0, r9, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -220467,71 +220459,71 @@ │ │ │ │ @ instruction: 0xf1c633ff │ │ │ │ ldrmi r0, [r3], #-513 @ 0xfffffdff │ │ │ │ stmdble r6, {r0, r2, r3, r4, r7, r9, lr} │ │ │ │ tstpeq fp, pc, rrx @ p-variant is OBSOLETE │ │ │ │ mrcne 7, 3, lr, cr2, cr7, {6} │ │ │ │ ldmle r9!, {r1, r3, r4, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf1bce7f3 │ │ │ │ - svcmi 0x0093f8dd │ │ │ │ + svcmi 0x0093f8ed │ │ │ │ cdp 14, 1, cr1, cr13, cr11, {3} │ │ │ │ ldrtmi r1, [r3], #-3952 @ 0xfffff090 │ │ │ │ movwls r4, #30338 @ 0x7682 │ │ │ │ @ instruction: 0xf1ca3b01 │ │ │ │ ldrbmi r0, [r3], #-1536 @ 0xfffffa00 │ │ │ │ andeq lr, r6, #12288 @ 0x3000 │ │ │ │ @ instruction: 0x4608587b │ │ │ │ eormi r9, lr, r6, lsl #2 │ │ │ │ mrcne 12, 2, r1, cr4, cr9, {2} │ │ │ │ - blcs 0xfba34 │ │ │ │ + blcs 0xfba14 │ │ │ │ sbchi pc, fp, r0 │ │ │ │ ldrmi r1, [sl, #2979] @ 0xba3 │ │ │ │ adcsmi sp, r5, #100, 18 @ 0x190000 │ │ │ │ tstphi r6, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x464f46b3 │ │ │ │ @ instruction: 0xf50b4658 │ │ │ │ @ instruction: 0xf7f35b80 │ │ │ │ ldrbmi pc, [sp, #-2329] @ 0xfffff6e7 @ │ │ │ │ streq lr, [r0, -r7, asr #20] │ │ │ │ - blls 0x2ddd50 │ │ │ │ + blls 0x2ddd30 │ │ │ │ andle r4, sl, #805306378 @ 0x3000000a │ │ │ │ @ instruction: 0xf10b469b │ │ │ │ @ instruction: 0xf50b0001 │ │ │ │ @ instruction: 0xf7f35b80 │ │ │ │ ldrbmi pc, [ip, #-2315] @ 0xfffff6f5 @ │ │ │ │ streq lr, [r0, -r7, asr #20] │ │ │ │ @ instruction: 0x960ed8f5 │ │ │ │ subge pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf04f9714 │ │ │ │ vpmax.s8 d16, d4, d1 │ │ │ │ vorr.i16 , #1024 @ 0x0400 │ │ │ │ vmovge.32 r0, d17[0] │ │ │ │ strcs sl, [r0], #-3860 @ 0xfffff0ec │ │ │ │ strcc lr, [r1], #-2 │ │ │ │ - ble 0xbb8f04 │ │ │ │ - blcc 0x225b14 │ │ │ │ + ble 0xbb8ee4 │ │ │ │ + blcc 0x225af4 │ │ │ │ ldrdcs pc, [r0], -fp │ │ │ │ eoreq pc, r4, r8, asr r8 @ │ │ │ │ - blne 0x225b1c │ │ │ │ + blne 0x225afc │ │ │ │ vmov.i32 d20, #11534336 @ 0x00b00000 │ │ │ │ @ instruction: 0xf0030280 │ │ │ │ tstmi sl, #201326592 @ 0xc000000 │ │ │ │ - stc2 1, cr15, [r0], {188} @ 0xbc │ │ │ │ + ldc2 1, cr15, [r0], {188} @ 0xbc │ │ │ │ rscle r2, sl, r0, lsl #16 │ │ │ │ - blmi 0x1a791e0 │ │ │ │ + blmi 0x1a791c0 │ │ │ │ ldmpl fp, {r1, r2, r9, fp, ip, pc} │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - bmi 0x19c7d48 │ │ │ │ + bmi 0x19c7d28 │ │ │ │ stmdals r6, {r0, r8, r9, fp, ip, sp} │ │ │ │ - blcs 0xfba3c │ │ │ │ + blcs 0xfba1c │ │ │ │ svcge 0x006bf47f │ │ │ │ tstls r6, r0, ror #16 │ │ │ │ - blx 0xfe12409a │ │ │ │ + blx 0xfe12407a │ │ │ │ strb r9, [r4, -r6, lsl #18]! │ │ │ │ svclt 0x003c42a6 │ │ │ │ - beq 0x163b44 │ │ │ │ + beq 0x163b24 │ │ │ │ teqle r2, #0, 2 │ │ │ │ andeq pc, r7, #9 │ │ │ │ @ instruction: 0xf0429907 │ │ │ │ strtmi r0, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf852f7f4 │ │ │ │ ldrb r2, [ip, r0, lsl #2] │ │ │ │ smmlar r2, r1, r6, r4 │ │ │ │ @@ -220540,26 +220532,26 @@ │ │ │ │ @ instruction: 0x462646b1 │ │ │ │ andls r4, r8, #92, 12 @ 0x5c00000 │ │ │ │ @ instruction: 0xf5074638 │ │ │ │ @ instruction: 0xf7f35780 │ │ │ │ adcsmi pc, sp, #11599872 @ 0xb10000 │ │ │ │ streq lr, [r0], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0x465bd8f6 │ │ │ │ - bls 0x2f94d8 │ │ │ │ + bls 0x2f94b8 │ │ │ │ ldrbmi r4, [fp, #-1588] @ 0xfffff9cc │ │ │ │ ldrmi r4, [r9], lr, asr #12 │ │ │ │ - blls 0x2dbab8 │ │ │ │ + blls 0x2dba98 │ │ │ │ ldrbmi r9, [r6], #-1550 @ 0xfffff9f2 │ │ │ │ @ instruction: 0xf8cd42a3 │ │ │ │ @ instruction: 0xf8cdb050 │ │ │ │ cmnle r6, #68 @ 0x44 │ │ │ │ ldmible r6, {r2, r4, r5, r7, r9, lr} │ │ │ │ - beq 0x1a3bac │ │ │ │ - blge 0x6efe78 │ │ │ │ - bl 0x1ae8c0 │ │ │ │ + beq 0x1a3b8c │ │ │ │ + blge 0x6efe58 │ │ │ │ + bl 0x1ae8a0 │ │ │ │ @ instruction: 0xf8410181 │ │ │ │ @ instruction: 0xf8416c28 │ │ │ │ @ instruction: 0xf8412c1c │ │ │ │ usada8 sl, r0, ip, r9 │ │ │ │ adcmi r9, r3, #7168 @ 0x1c00 │ │ │ │ @ instruction: 0x2100d2b8 │ │ │ │ strbmi r9, [fp], r7, lsl #30 │ │ │ │ @@ -220575,22 +220567,22 @@ │ │ │ │ strbmi r6, [sp], -r8, lsl #2 │ │ │ │ @ instruction: 0x4699463a │ │ │ │ suble r4, sl, fp, asr r5 │ │ │ │ addeq lr, r1, sp, lsl #22 │ │ │ │ streq lr, [sl], #-2980 @ 0xfffff45c │ │ │ │ adcsmi r1, r4, #25088 @ 0x6200 │ │ │ │ subge pc, r4, r0, asr #17 │ │ │ │ - beq 0x163edc │ │ │ │ + beq 0x163ebc │ │ │ │ subslt pc, r0, r0, asr #17 │ │ │ │ @ instruction: 0xf67f6382 │ │ │ │ stcne 15, cr10, [fp], {94} @ 0x5e │ │ │ │ @ instruction: 0x469a4651 │ │ │ │ stmdami r3!, {r0, r1, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf1a69208 │ │ │ │ - bls 0x326fe0 │ │ │ │ + bls 0x326fc0 │ │ │ │ vabd.s8 d30, d14, d30 │ │ │ │ vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf24eaeda │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @@ -220598,19 +220590,19 @@ │ │ │ │ @ instruction: 0xf24eaed2 │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strtmi fp, [r1], -r3, ror #6 │ │ │ │ stmib sp, {r1, r3, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r3, sl, lr}^ │ │ │ │ @ instruction: 0xf1b2440c │ │ │ │ - @ instruction: 0xf066f95d │ │ │ │ - blls 0x42676c │ │ │ │ - bls 0x379340 │ │ │ │ + @ instruction: 0xf066f96d │ │ │ │ + blls 0x42674c │ │ │ │ + bls 0x379320 │ │ │ │ andsls pc, r0, sp, asr #17 │ │ │ │ - eorscc pc, r4, r8, asr #4 │ │ │ │ + eorcc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ strvs lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xffe6f06f │ │ │ │ @ instruction: 0x2101e6b1 │ │ │ │ adcsmi lr, r4, #40370176 @ 0x2680000 │ │ │ │ @ instruction: 0xf101bf88 │ │ │ │ @@ -220618,180 +220610,180 @@ │ │ │ │ @ instruction: 0xf43f2901 │ │ │ │ smlald sl, pc, r8, pc @ │ │ │ │ str r4, [r2, -pc, asr #12] │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ vhsub.s8 d25, d8, d2 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d19, d0, d0[5] │ │ │ │ strtmi r0, [sl], -lr, lsr #32 │ │ │ │ movwne lr, #2509 @ 0x9cd │ │ │ │ @ instruction: 0xffc8f06f │ │ │ │ @ instruction: 0xf1bfe693 │ │ │ │ - @ instruction: 0xf728ff9d │ │ │ │ - svclt 0x0000fb87 │ │ │ │ + @ instruction: 0xf728ffad │ │ │ │ + svclt 0x0000fb97 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1a305c │ │ │ │ + blhi 0x1a303c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, r9, r5, lsl r6 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ - @ instruction: 0xff92f1bb │ │ │ │ + @ instruction: 0xffa2f1bb │ │ │ │ svclt 0x00384285 │ │ │ │ stccs 6, cr4, [r0], {5} │ │ │ │ addshi pc, r2, r0, asr #32 │ │ │ │ orrvc pc, r0, #1342177284 @ 0x50000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ - bvs 0x7f84f0 │ │ │ │ + bvs 0x7f84d0 │ │ │ │ @ instruction: 0xf2441e71 │ │ │ │ vmlsl.s , d0, d0[4] │ │ │ │ strmi r0, [r1], #-1685 @ 0xfffff96b │ │ │ │ @ instruction: 0xf105400f │ │ │ │ - bl 0x1f63e4 │ │ │ │ + bl 0x1f63c4 │ │ │ │ @ instruction: 0xf1c50309 │ │ │ │ ldmdavs r1!, {r9, sl, fp} │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ stmdbcs r0, {r2, r8, r9, ip, pc} │ │ │ │ stcls 1, cr13, [r4], {123} @ 0x7b │ │ │ │ ldrbvc pc, [r4], -r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ strmi r4, [r8], fp, lsl #13 │ │ │ │ - blhi 0x15a3288 │ │ │ │ + blhi 0x15a3268 │ │ │ │ vst1.8 {d20-d22}, [pc]! │ │ │ │ @ instruction: 0xf6cf4270 │ │ │ │ vqsub.s8 , q10, │ │ │ │ vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf8cd0395 │ │ │ │ stmib sp, {r2, r4, sp, lr, pc}^ │ │ │ │ stc 2, cr3, [sp, #24] │ │ │ │ @ instruction: 0xf04f8b02 │ │ │ │ ldmdavs r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp} │ │ │ │ movwls r2, #512 @ 0x200 │ │ │ │ strtmi r4, [r0], #-1593 @ 0xfffff9c7 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ - blx 0xfe6a4330 │ │ │ │ + blx 0xfeaa4310 │ │ │ │ @ instruction: 0xf1b04682 │ │ │ │ @ instruction: 0xd01d3fff │ │ │ │ strmi r6, [r0, #2099] @ 0x833 │ │ │ │ movweq lr, #15264 @ 0x3ba0 │ │ │ │ tsteq r3, r9, lsl #20 │ │ │ │ stmdbcs r0, {r0, r1, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf04fd064 │ │ │ │ - bls 0x22a860 │ │ │ │ + bls 0x22a840 │ │ │ │ ldrtmi r4, [r9], -fp, asr #8 │ │ │ │ streq lr, [r2], #-2563 @ 0xfffff5fd │ │ │ │ - blx 0xffc2435c │ │ │ │ - blls 0x214900 │ │ │ │ + blx 0x2433c │ │ │ │ + blls 0x2148e0 │ │ │ │ svclt 0x008c42a3 │ │ │ │ @ instruction: 0xf0052100 │ │ │ │ ldmdblt r9, {r0, r8} │ │ │ │ @ instruction: 0xe7d246d0 │ │ │ │ - blx 0xff924374 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xe7c88 @ │ │ │ │ + blx 0xffd24354 │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xe7c68 @ │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ - blhi 0x1a2f84 │ │ │ │ + blhi 0x1a2f64 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf10b8ff0 │ │ │ │ stmdbcs r0, {r0, r8, r9, fp} │ │ │ │ @ instruction: 0xf1bbd03e │ │ │ │ andsle r0, r8, r1, lsl #30 │ │ │ │ @ instruction: 0xf1bb4639 │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ - blx 0xff2a43a8 │ │ │ │ + blx 0xff6a4388 │ │ │ │ mvnle r2, r0, lsl #26 │ │ │ │ ldmdavs fp, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ strcs fp, [r1, #-3996] @ 0xfffff064 │ │ │ │ strpl pc, [r0], #1103 @ 0x44f │ │ │ │ - bls 0x2de428 │ │ │ │ + bls 0x2de408 │ │ │ │ mvnsvc pc, #3145728 @ 0x300000 │ │ │ │ ldrbmi r2, [r0], r1, lsl #10 │ │ │ │ streq lr, [r2], #-2563 @ 0xfffff5fd │ │ │ │ - bls 0x261b6c │ │ │ │ - b 0x1795c8 │ │ │ │ + bls 0x261b4c │ │ │ │ + b 0x1795a8 │ │ │ │ @ instruction: 0xf1bc0403 │ │ │ │ - ldr pc, [pc, sp, lsr #21]! │ │ │ │ + @ instruction: 0xe7bffabd │ │ │ │ eorsmi r4, ip, r7, asr #4 │ │ │ │ addsmi lr, r9, #112, 14 @ 0x1c00000 │ │ │ │ vhsub.s8 d29, d4, d21 │ │ │ │ vbic.i32 , #3072 @ 0x00000c00 │ │ │ │ ldmdavs r8, {r0, r2, r4, r7, r8, r9} │ │ │ │ addmi r9, r3, #4, 22 @ 0x1000 │ │ │ │ - blls 0x21e400 │ │ │ │ + blls 0x21e3e0 │ │ │ │ ldmdavs r4!, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0x462b1e59 │ │ │ │ svclt 0x002842a1 │ │ │ │ andlt r4, r9, r1, lsr #12 │ │ │ │ - blhi 0x1a3010 │ │ │ │ + blhi 0x1a2ff0 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x00e2f7f2 │ │ │ │ vmin.s8 d20, d5, d12 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ stmdbls r4, {r0, r2, r4, r7, r8, r9} │ │ │ │ addmi r6, sl, #106496 @ 0x1a000 │ │ │ │ - bvs 0x179c3d8 │ │ │ │ + bvs 0x179c3b8 │ │ │ │ svclt 0x009c42a2 │ │ │ │ andsvs r1, pc, #1032192 @ 0xfc000 │ │ │ │ strtmi lr, [fp], -r2, lsr #15 │ │ │ │ ldrtmi r9, [sl], -r4, lsl #16 │ │ │ │ @ instruction: 0xffcef7f2 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ bfi sp, sl, #3, #14 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ - blmi 0xfecb95e8 │ │ │ │ + blmi 0xfecb95c8 │ │ │ │ @ instruction: 0x4617b0b3 │ │ │ │ teqls r1, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cmnpeq r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - bls 0x10b959c │ │ │ │ + bls 0x10b957c │ │ │ │ @ instruction: 0xf8dd460c │ │ │ │ ldmdavs fp, {r3, r4, r5, r6, r7, pc} │ │ │ │ - blcs 0x10c5bc │ │ │ │ + blcs 0x10c59c │ │ │ │ rschi pc, ip, r0, asr #32 │ │ │ │ rsble r2, fp, r0, lsl #24 │ │ │ │ stmdale r9!, {r0, r1, r2, r3, r8, r9, sl, fp, sp}^ │ │ │ │ - ldrbtvc pc, [pc], #1540 @ 0xe7da4 @ │ │ │ │ + ldrbtvc pc, [pc], #1540 @ 0xe7d84 @ │ │ │ │ streq pc, [fp], #-879 @ 0xfffffc91 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ vshr.u64 q12, q6, #56 │ │ │ │ andcs r0, r0, #738197504 @ 0x2c000000 │ │ │ │ andsls r9, r0, #939524096 @ 0x38000000 │ │ │ │ cmple fp, r0, lsl #22 │ │ │ │ tstpne r0, #22 @ p-variant is OBSOLETE │ │ │ │ svclt 0x0004930f │ │ │ │ - blvc 0x19246d8 │ │ │ │ - bleq 0xfe6648cc │ │ │ │ + blvc 0x19246b8 │ │ │ │ + bleq 0xfe6648ac │ │ │ │ vmov.i32 d29, #212 @ 0x000000d4 │ │ │ │ - blcs 0xe8a00 │ │ │ │ + blcs 0xe89e0 │ │ │ │ vrhadd.s8 , q2, q7 │ │ │ │ vqdmull.s , d0, d0[4] │ │ │ │ @ instruction: 0xf8db0b95 │ │ │ │ - bcs 0xefde4 │ │ │ │ + bcs 0xefdc4 │ │ │ │ adcshi pc, fp, r0, asr #32 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ smlabteq r1, r4, r1, pc @ │ │ │ │ addsmi r4, r5, #167772160 @ 0xa000000 │ │ │ │ adcshi pc, r7, r0, lsl #4 │ │ │ │ eorsge pc, r8, #14614528 @ 0xdf0000 │ │ │ │ svcls 0x0070ee1d │ │ │ │ andcs pc, r9, sl, asr r8 @ │ │ │ │ @ instruction: 0xf84a1c51 │ │ │ │ - bcs 0xebe30 │ │ │ │ + bcs 0xebe10 │ │ │ │ mrshi pc, (UNDEF: 6) @ │ │ │ │ - mcr2 1, 3, pc, cr6, cr11, {5} @ │ │ │ │ + mrc2 1, 3, pc, cr6, cr11, {5} │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ - blcs 0x10be48 │ │ │ │ + blcs 0x10be28 │ │ │ │ rscseq sp, r0, #67 @ 0x43 │ │ │ │ rschi pc, r0, r0, lsl #2 │ │ │ │ svclt 0x004806f1 │ │ │ │ @ instruction: 0xf14046b3 │ │ │ │ @ instruction: 0xf007822e │ │ │ │ @ instruction: 0xf0070307 │ │ │ │ @ instruction: 0xf0430203 │ │ │ │ @@ -220802,21 +220794,21 @@ │ │ │ │ @ instruction: 0xf0005f80 │ │ │ │ vrshr.s64 d8, d30, #64 │ │ │ │ @ instruction: 0xf00b80f3 │ │ │ │ stccs 3, cr0, [r0, #-128] @ 0xffffff80 │ │ │ │ cmpphi r4, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ subsvc pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - blcs 0x101ec4 │ │ │ │ + blcs 0x101ea4 │ │ │ │ adchi pc, r8, #0 │ │ │ │ @ instruction: 0xf8cd2500 │ │ │ │ cmp r6, ip, lsr r0 │ │ │ │ - blx 0x17a4480 │ │ │ │ + blx 0x17a4460 │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xe7e80 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xe7e60 @ │ │ │ │ ldmdavs sl, {r1, r3, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mvnhi pc, #64 @ 0x40 │ │ │ │ eorslt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -220830,77 +220822,77 @@ │ │ │ │ movwls r4, #49939 @ 0xc313 │ │ │ │ @ instruction: 0xf5b39b0b │ │ │ │ @ instruction: 0xf0005f80 │ │ │ │ vsubl.s8 q4, d0, d10 │ │ │ │ @ instruction: 0xf006814b │ │ │ │ stccs 3, cr0, [r0, #-128] @ 0xffffff80 │ │ │ │ tstphi r7, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - bcs 0x10e714 │ │ │ │ + bcs 0x10e6f4 │ │ │ │ orrshi pc, pc, #64 @ 0x40 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf04681a8 │ │ │ │ svcls 0x000f0320 │ │ │ │ @ instruction: 0x960f9611 │ │ │ │ @ instruction: 0xf504990b │ │ │ │ - ldc 2, cr5, [pc, #512] @ 0xe80f4 │ │ │ │ + ldc 2, cr5, [pc, #512] @ 0xe80d4 │ │ │ │ ldrtmi r7, [r8], -ip, asr #22 │ │ │ │ @ instruction: 0xf04f1a57 │ │ │ │ @ instruction: 0x463932ff │ │ │ │ stc 2, cr9, [sp] │ │ │ │ - bls 0x406b10 │ │ │ │ - @ instruction: 0xf930f1bc │ │ │ │ + bls 0x406af0 │ │ │ │ + @ instruction: 0xf940f1bc │ │ │ │ mcrrne 6, 0, r4, r1, cr5 │ │ │ │ rschi pc, r6, #0 │ │ │ │ - bleq 0x3e4e18 │ │ │ │ + bleq 0x3e4df8 │ │ │ │ svceq 0x0000f1bb │ │ │ │ adchi pc, r3, #64 @ 0x40 │ │ │ │ @ instruction: 0xf0c042bc │ │ │ │ - blls 0x548994 │ │ │ │ + blls 0x548974 │ │ │ │ @ instruction: 0xf140069a │ │ │ │ vqsub.s8 q12, q2, q11 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ - bls 0x468d8c │ │ │ │ + bls 0x468d6c │ │ │ │ ldmdavs fp, {r0, r5, r6, r9, sl, fp, ip} │ │ │ │ - blls 0x4eeaf4 │ │ │ │ + blls 0x4eead4 │ │ │ │ tstmi r3, #687865856 @ 0x29000000 │ │ │ │ strmi fp, [fp], -r8, lsl #30 │ │ │ │ mrshi pc, (UNDEF: 0) @ │ │ │ │ stmdals lr, {r0, r1, r3, r9, fp, ip, pc} │ │ │ │ subsmi r1, r2, #1328 @ 0x530 │ │ │ │ - bne 0x7b8f84 │ │ │ │ - blcc 0x137fa8 │ │ │ │ + bne 0x7b8f64 │ │ │ │ + blcc 0x137f88 │ │ │ │ mcrne 0, 3, lr, cr1, cr6, {7} │ │ │ │ @ instruction: 0xf67f4291 │ │ │ │ @ instruction: 0xf182af43 │ │ │ │ movwcs pc, #51681 @ 0xc9e1 @ │ │ │ │ str r6, [r5, r3] │ │ │ │ movwmi pc, #57934 @ 0xe24e @ │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x109fe8 │ │ │ │ + blcs 0x109fc8 │ │ │ │ svcge 0x000cf43f │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0004f57f │ │ │ │ cmppvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blcs 0x10600c │ │ │ │ + blcs 0x105fec │ │ │ │ nophi {0} │ │ │ │ ldmdage r4, {r0, r3, r6, r9, sl, lr} │ │ │ │ ldmdbls r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmdbls r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xff1cf1b1 │ │ │ │ + @ instruction: 0xff2cf1b1 │ │ │ │ @ instruction: 0xf8ccf066 │ │ │ │ movwls r9, #39690 @ 0x9b0a │ │ │ │ - blls 0xff97c4 │ │ │ │ - adccc pc, r8, r8, asr #4 │ │ │ │ + blls 0xff97a4 │ │ │ │ + addscc pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ movwvs lr, #22989 @ 0x59cd │ │ │ │ - blls 0x68e820 │ │ │ │ + blls 0x68e800 │ │ │ │ eorhi pc, r0, sp, asr #17 │ │ │ │ stmib sp, {r2, r8, r9, sl, ip, pc}^ │ │ │ │ stmib sp, {r1, r8, fp, lr}^ │ │ │ │ @ instruction: 0xf06f5900 │ │ │ │ @ instruction: 0xe6d9fd9f │ │ │ │ strtmi r1, [r8], -r9, ror #28 │ │ │ │ @ instruction: 0xf7f24421 │ │ │ │ @@ -220908,15 +220900,15 @@ │ │ │ │ @ instruction: 0xf0431310 │ │ │ │ stmdacs r0, {r4, r8, r9, fp} │ │ │ │ svcge 0x0019f47f │ │ │ │ @ instruction: 0xf996f182 │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ andvs r2, r2, r1, lsl r2 │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - blcc 0x1485a0 │ │ │ │ + blcc 0x148580 │ │ │ │ andcc pc, r9, sl, asr #16 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ tst r6, r1, lsr pc │ │ │ │ @ instruction: 0xf1a64804 │ │ │ │ ldrbt pc, [r5], r3, lsr #21 @ │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ @@ -220926,119 +220918,119 @@ │ │ │ │ stccs 3, cr9, [r0, #-56] @ 0xffffffc8 │ │ │ │ addshi pc, sl, r0 │ │ │ │ vqsub.s8 d18, d4, d0 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ movwls r1, #63723 @ 0xf8eb │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ - bls 0x4887b8 │ │ │ │ + bls 0x488798 │ │ │ │ tsteq r8, r4, lsl #22 │ │ │ │ - b 0x18ec8c │ │ │ │ + b 0x18ec6c │ │ │ │ stmdals pc, {r3, r8, sl} @ │ │ │ │ strls r1, [r2, #-2889] @ 0xfffff4b7 │ │ │ │ mvnvc lr, #12288 @ 0x3000 │ │ │ │ - blls 0x100cc80 │ │ │ │ + blls 0x100cc60 │ │ │ │ ldrbmi r9, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf1bc9a0c │ │ │ │ - mcrrne 8, 7, pc, r3, cr7 @ │ │ │ │ + mcrrne 8, 8, pc, r3, cr7 @ │ │ │ │ eorhi pc, lr, #0 │ │ │ │ vqdmulh.s d25, d4, d13 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ movwls r0, #4757 @ 0x1295 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ streq lr, [r5, #-2984] @ 0xfffff458 │ │ │ │ cdpne 4, 6, cr4, cr3, cr8, {1} │ │ │ │ - bne 0xfe1820e8 │ │ │ │ + bne 0xfe1820c8 │ │ │ │ @ instruction: 0x46104413 │ │ │ │ @ instruction: 0xf7ff4619 │ │ │ │ strmi pc, [r4], -fp, lsl #18 │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - blcc 0x1484f8 │ │ │ │ + blcc 0x1484d8 │ │ │ │ andcc pc, r9, sl, asr #16 │ │ │ │ stclne 1, cr11, [r2], #-940 @ 0xfffffc54 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr12, cr15, {1} │ │ │ │ streq pc, [pc], -r6 │ │ │ │ @ instruction: 0xf43f2e02 │ │ │ │ - blmi 0xff013c34 │ │ │ │ + blmi 0xff013c14 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andpl pc, r3, r9, asr r8 @ │ │ │ │ @ instruction: 0xf7534628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 6, pc, cr12, cr15, {3} @ │ │ │ │ vst1.8 {d20-d22}, [pc :128], r8 │ │ │ │ @ instruction: 0xf7534100 │ │ │ │ - strtmi pc, [r8], -r1, asr #27 │ │ │ │ + @ instruction: 0x4628fdd1 │ │ │ │ @ instruction: 0xf84cf7f0 │ │ │ │ ldmmi r2!, {r1, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xfffef1a6 │ │ │ │ ssatmi lr, #20, sp, asr #15 │ │ │ │ subsvc pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - strtmi r6, [pc], #-2071 @ 0xe8110 │ │ │ │ + strtmi r6, [pc], #-2071 @ 0xe80f0 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf01b8090 │ │ │ │ @ instruction: 0xf0001f10 │ │ │ │ @ instruction: 0xf8cd80af │ │ │ │ - blls 0x394214 │ │ │ │ + blls 0x3941f4 │ │ │ │ ldmdbls ip!, {r3, r4, r5, r9, sl, lr} │ │ │ │ ldrbmi r9, [fp], -r3, lsl #6 │ │ │ │ strtmi r9, [r1], -r0, lsl #2 │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ @ instruction: 0xf1bc8008 │ │ │ │ - adcsmi pc, r8, #1638400 @ 0x190000 │ │ │ │ + adcsmi pc, r8, #2686976 @ 0x290000 │ │ │ │ svclt 0x00024603 │ │ │ │ mvnscc pc, #4, 2 │ │ │ │ @ instruction: 0x4619195b │ │ │ │ rsbhi pc, lr, #64 @ 0x40 │ │ │ │ strtmi r9, [r8], -sp, lsl #20 │ │ │ │ - bls 0x4cc958 │ │ │ │ + bls 0x4cc938 │ │ │ │ strtmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf8b2f7ff │ │ │ │ str r4, [r5, r4, lsl #12]! │ │ │ │ ldrtmi r9, [r3], fp, lsl #22 │ │ │ │ movwls r4, #57947 @ 0xe25b │ │ │ │ ldrmi r9, [sl], -pc, lsl #22 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ - blcs 0x113f1c │ │ │ │ + blcs 0x113efc │ │ │ │ svcge 0x0071f43f │ │ │ │ cmppvc r4, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ streq pc, [r0, #-27]! @ 0xffffffe5 │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ sbcshi pc, r7, r0 │ │ │ │ vmulne.f64 d25, d2, d11 │ │ │ │ - blcc 0x14e5cc │ │ │ │ + blcc 0x14e5ac │ │ │ │ ldrmi r9, [r3], #-528 @ 0xfffffdf0 │ │ │ │ cdpne 0, 5, cr4, cr12, cr11, {0} │ │ │ │ addsmi r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf04f461d │ │ │ │ tstls r1, #32, 4 │ │ │ │ tstls r2, #805306369 @ 0x30000001 │ │ │ │ orrhi pc, r1, r0, lsl #4 │ │ │ │ @ instruction: 0xf1c29a11 │ │ │ │ strtmi r0, [r3], #-769 @ 0xfffffcff │ │ │ │ - blls 0x4ccde8 │ │ │ │ + blls 0x4ccdc8 │ │ │ │ strtmi r1, [r3], #-2900 @ 0xfffff4ac │ │ │ │ - blls 0x5b9a34 │ │ │ │ + blls 0x5b9a14 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x5889a4 │ │ │ │ + blls 0x588984 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x3888d0 │ │ │ │ + blls 0x3888b0 │ │ │ │ stmdaeq r5, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strtmi r9, [r0], -ip, lsl #20 │ │ │ │ tstpeq r0, r3, ror #2 @ p-variant is OBSOLETE │ │ │ │ - bl 0x70ee28 │ │ │ │ + bl 0x70ee08 │ │ │ │ movwls r0, #8963 @ 0x2303 │ │ │ │ @ instruction: 0xf1419b3c │ │ │ │ movwls r0, #256 @ 0x100 │ │ │ │ tstls r3, fp, asr r6 │ │ │ │ @ instruction: 0xf1bb990b │ │ │ │ - @ instruction: 0x4607ffb9 │ │ │ │ + strmi pc, [r7], -r9, asr #31 │ │ │ │ @ instruction: 0xf0004284 │ │ │ │ @ instruction: 0xf85a80d1 │ │ │ │ ldclne 0, cr4, [r8], #-36 @ 0xffffffdc │ │ │ │ stmdbls fp, {r0, r1, r2, ip, lr, pc} │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ @ instruction: 0xf182f941 │ │ │ │ tstpcs r1, #9109504 @ p-variant is OBSOLETE @ 0x8b0000 │ │ │ │ @@ -221047,61 +221039,61 @@ │ │ │ │ andmi pc, r9, sl, asr #16 │ │ │ │ @ instruction: 0xf47f2c00 │ │ │ │ stmdami r6!, {r0, r3, r5, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xff66f1a6 │ │ │ │ ldrtmi lr, [r3], r4, lsr #12 │ │ │ │ rsbscs r4, r0, #49283072 @ 0x2f00000 │ │ │ │ ldmdage r4, {r8, sp} │ │ │ │ - b 0x5a48f8 │ │ │ │ + b 0x5a48d8 │ │ │ │ ldmdbge r4, {r2, r3, r4, r5, fp, ip, pc} │ │ │ │ - stc2 1, cr15, [r4, #-736] @ 0xfffffd20 │ │ │ │ + ldc2 1, cr15, [r4, #-736] @ 0xfffffd20 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ ldmib sp, {r0, r3, r6, r8, pc}^ │ │ │ │ @ instruction: 0xf00b321e │ │ │ │ stmdals sl, {r4, r8, ip} │ │ │ │ @ instruction: 0x41904598 │ │ │ │ - bl 0x61ebcc │ │ │ │ + bl 0x61ebac │ │ │ │ andls r0, pc, r8 │ │ │ │ @ instruction: 0xf140980a │ │ │ │ stmdals pc, {sl, fp} @ │ │ │ │ - bl 0x1d78c7c │ │ │ │ + bl 0x1d78c5c │ │ │ │ vmull.p8 q8, d0, d12 │ │ │ │ stmdbcs r0, {r0, r1, r3, r4, r5, r8, pc} │ │ │ │ svcge 0x0051f47f │ │ │ │ nopeq {75} @ 0x4b │ │ │ │ eorslt pc, ip, sp, asr #17 │ │ │ │ sublt pc, r4, sp, asr #17 │ │ │ │ - blls 0x3e1b4c │ │ │ │ + blls 0x3e1b2c │ │ │ │ tsteq r8, r4, lsl #22 │ │ │ │ - bleq 0x1249a0 │ │ │ │ + bleq 0x124980 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ andeq lr, r5, fp, lsl #20 │ │ │ │ @ instruction: 0xf44fbfb8 │ │ │ │ - b 0x3bd0a4 │ │ │ │ + b 0x3bd084 │ │ │ │ ldrmi r0, [sl], -r8, lsl #22 │ │ │ │ smlatbeq fp, r1, fp, lr │ │ │ │ ldc2l 7, cr15, [r6], #-1020 @ 0xfffffc04 │ │ │ │ svclt 0x001e1c42 │ │ │ │ - bleq 0x3e3158 │ │ │ │ + bleq 0x3e3138 │ │ │ │ streq lr, [r0, #-2827] @ 0xfffff4f5 │ │ │ │ - bleq 0x5243d8 │ │ │ │ + bleq 0x5243b8 │ │ │ │ ldcge 4, cr15, [r5, #508]! @ 0x1fc │ │ │ │ @ instruction: 0xf832f182 │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ andvs r2, r2, ip, lsl #4 │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @ instruction: 0xf727ae9c │ │ │ │ - stmdals pc, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ + stmdals pc, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ cmnle r3, r8, lsr #6 │ │ │ │ strtmi r9, [r1], -sl, lsl #22 │ │ │ │ - blls 0x100cef4 │ │ │ │ + blls 0x100ced4 │ │ │ │ movwls r9, #2572 @ 0xa0c │ │ │ │ @ instruction: 0xf8cd4633 │ │ │ │ @ instruction: 0xf1bb8008 │ │ │ │ - @ instruction: 0x4602ff3b │ │ │ │ + strmi pc, [r2], -fp, asr #30 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ vqadd.s8 q12, q10, │ │ │ │ vorr.i32 , #67108864 @ 0x04000000 │ │ │ │ ssatmi r0, #20, r5, lsl #15 │ │ │ │ stmib sp, {r0, r2, r3, r8, r9, fp, ip, pc}^ │ │ │ │ ldmdavs fp!, {r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0x1e631ad2 │ │ │ │ @@ -221110,78 +221102,78 @@ │ │ │ │ tstls r1, #60 @ 0x3c │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ @ instruction: 0xf04f8172 │ │ │ │ @ instruction: 0xf8dd33ff │ │ │ │ teqls ip, #56 @ 0x38 │ │ │ │ @ instruction: 0xf8dd2300 │ │ │ │ movwls fp, #41028 @ 0xa044 │ │ │ │ - blls 0x3e1f08 │ │ │ │ + blls 0x3e1ee8 │ │ │ │ andeq lr, r8, #544768 @ 0x85000 │ │ │ │ - blcc 0x14e76c │ │ │ │ - b 0x1383b0 │ │ │ │ + blcc 0x14e74c │ │ │ │ + b 0x138390 │ │ │ │ tstmi sl, #-1946157053 @ 0x8c000003 │ │ │ │ addshi pc, r7, r0 │ │ │ │ movweq pc, #61451 @ 0xf00b @ │ │ │ │ svclt 0x00022b02 │ │ │ │ @ instruction: 0xf04f2301 │ │ │ │ stmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf0403c12 │ │ │ │ - bls 0x488944 │ │ │ │ + bls 0x488924 │ │ │ │ stmdbne r3!, {r0, sl, fp, ip, sp}^ │ │ │ │ - b 0x18cfb0 │ │ │ │ + b 0x18cf90 │ │ │ │ ldrmi r0, [r9], -r5 │ │ │ │ @ instruction: 0xf08042a8 │ │ │ │ - bls 0x3c8848 │ │ │ │ + bls 0x3c8828 │ │ │ │ stmne r2, {r1, r3, r8, r9, fp, ip, pc} │ │ │ │ - bcc 0x14cbc8 │ │ │ │ + bcc 0x14cba8 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ movwls r4, #12945 @ 0x3291 │ │ │ │ - bls 0x101e57c │ │ │ │ + bls 0x101e55c │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strmi fp, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmdacs r0, {r0, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, lr, r0 │ │ │ │ strtmi r9, [r8], -sp, lsl #22 │ │ │ │ movwlt lr, #2509 @ 0x9cd │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movwcs r9, #2320 @ 0x910 │ │ │ │ @ instruction: 0xff84f7fe │ │ │ │ ldrbt r4, [r7], -r4, lsl #12 │ │ │ │ @ instruction: 0xe73a461d │ │ │ │ - umulleq r7, r2, r8, sp │ │ │ │ + @ instruction: 0x00827db8 │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ - blls 0x379e98 │ │ │ │ + blls 0x379e78 │ │ │ │ ldrbvc pc, [r4, -r4, asr #4] @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ - blls 0x100cfe4 │ │ │ │ + blls 0x100cfc4 │ │ │ │ movwls r4, #1569 @ 0x621 │ │ │ │ @ instruction: 0xf8cd465b │ │ │ │ ldmdavs r8!, {r3, pc} │ │ │ │ strmi r9, [r5], #-2572 @ 0xfffff5f4 │ │ │ │ @ instruction: 0xf1bb4628 │ │ │ │ - @ instruction: 0x4602febf │ │ │ │ + strmi pc, [r2], -pc, asr #29 │ │ │ │ rsbsle r1, r5, r3, asr #24 │ │ │ │ svclt 0x00181a2d │ │ │ │ - b 0x631800 │ │ │ │ + b 0x6317e0 │ │ │ │ addle r5, r3, fp, lsl r5 │ │ │ │ @ instruction: 0xf7ff4621 │ │ │ │ ldrb pc, [r9, #2119]! @ 0x847 @ │ │ │ │ svceq 0x0020f01b │ │ │ │ movwcs sp, #149 @ 0x95 │ │ │ │ cdpeq 0, 2, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x3e12e9cd │ │ │ │ - blls 0x3a22b0 │ │ │ │ + blls 0x3a2290 │ │ │ │ ldmdbls ip!, {r3, r5, r9, sl, lr} │ │ │ │ tstls r0, r3, lsl #6 │ │ │ │ stmdbls lr, {r0, r4, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf0439a0c │ │ │ │ - bne 0x1929070 │ │ │ │ + bne 0x1929050 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ - mrc2 1, 4, pc, cr10, cr11, {5} │ │ │ │ + mcr2 1, 5, pc, cr10, cr11, {5} @ │ │ │ │ @ instruction: 0xf47f3001 │ │ │ │ @ instruction: 0xf181ad78 │ │ │ │ @ instruction: 0x4606ff75 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ff6834 │ │ │ │ @ instruction: 0xf85af823 │ │ │ │ eorsvs r3, r4, r9 │ │ │ │ @@ -221193,115 +221185,115 @@ │ │ │ │ tstls r2, r0, lsl #3 │ │ │ │ @ instruction: 0xf812f7ff │ │ │ │ @ instruction: 0xf5a79912 │ │ │ │ strmi r5, [sp], #-896 @ 0xfffffc80 │ │ │ │ streq lr, [fp, -r3, lsl #22] │ │ │ │ movwcs lr, #1360 @ 0x550 │ │ │ │ tstcc r2, #3358720 @ 0x334000 │ │ │ │ - blls 0x1022244 │ │ │ │ + blls 0x1022224 │ │ │ │ stmib sp, {r0, r3, r5, r9, sl, lr}^ │ │ │ │ ldrtmi fp, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf82af7ff │ │ │ │ - blls 0x3d5118 │ │ │ │ + blls 0x3d50f8 │ │ │ │ stmdbls lr, {r4, r9, fp, ip, pc} │ │ │ │ ldrmi r3, [r3], #-2817 @ 0xfffff4ff │ │ │ │ cdpne 0, 5, cr4, cr12, cr11, {0} │ │ │ │ movwle r4, #17058 @ 0x42a2 │ │ │ │ addsmi r9, ip, #17408 @ 0x4400 │ │ │ │ mcrge 4, 4, pc, cr0, cr15, {5} @ │ │ │ │ - blls 0x3e2294 │ │ │ │ - bne 0xffa0eda8 │ │ │ │ + blls 0x3e2274 │ │ │ │ + bne 0xffa0ed88 │ │ │ │ stclne 8, cr9, [r1], #-40 @ 0xffffffd8 │ │ │ │ andlt lr, r0, #3358720 @ 0x334000 │ │ │ │ andeq lr, r5, #184, 22 @ 0x2e000 │ │ │ │ @ instruction: 0xf160463b │ │ │ │ ldmdane r2, {}^ @ │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ andls r9, r3, r2, lsl #4 │ │ │ │ - bls 0x4f9cf8 │ │ │ │ + bls 0x4f9cd8 │ │ │ │ @ instruction: 0xf806f7ff │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ usat sl, #20, r2, lsl #27 │ │ │ │ - bne 0xff1ce52c │ │ │ │ - bl 0x1c0d12c │ │ │ │ + bne 0xff1ce50c │ │ │ │ + bl 0x1c0d10c │ │ │ │ tstls r0, #134217728 @ 0x8000000 │ │ │ │ nopeq {75} @ 0x4b │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - ldc 0, cr8, [pc, #568] @ 0xe873c │ │ │ │ + ldc 0, cr8, [pc, #568] @ 0xe871c │ │ │ │ @ instruction: 0xf04f7b70 │ │ │ │ @ instruction: 0x462132ff │ │ │ │ ldrtmi r9, [r8], -r0, lsl #4 │ │ │ │ vstr s18, [sp, #48] @ 0x30 │ │ │ │ @ instruction: 0xf1bb7b02 │ │ │ │ - strmi pc, [r3], -r9, lsr #28 │ │ │ │ + @ instruction: 0x4603fe39 │ │ │ │ @ instruction: 0xf04042b8 │ │ │ │ - blls 0x388730 │ │ │ │ + blls 0x388710 │ │ │ │ movwls r9, #14606 @ 0x390e │ │ │ │ - bne 0x194f21c │ │ │ │ + bne 0x194f1fc │ │ │ │ @ instruction: 0xf02b9300 │ │ │ │ - bls 0x3ed174 │ │ │ │ + bls 0x3ed154 │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ - mrc2 1, 0, pc, cr6, cr11, {5} │ │ │ │ + mcr2 1, 1, pc, cr6, cr11, {5} @ │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ mcrne 0, 3, r8, cr1, cr3, {4} │ │ │ │ eorslt pc, ip, sp, asr #17 │ │ │ │ ldrbt r4, [sp], #1065 @ 0x429 │ │ │ │ - blvc 0x1823bd0 │ │ │ │ + blvc 0x1823bb0 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strtmi r9, [r0], -ip, lsl #20 │ │ │ │ @ instruction: 0xf04b9300 │ │ │ │ stmdbls fp, {r5, r8, r9} │ │ │ │ andeq pc, r2, #66 @ 0x42 │ │ │ │ - blvc 0x1a3ba0 │ │ │ │ - ldc2l 1, cr15, [lr, #748]! @ 0x2ec │ │ │ │ + blvc 0x1a3b80 │ │ │ │ + mcr2 1, 0, pc, cr14, cr11, {5} @ │ │ │ │ addmi r4, r4, #7340032 @ 0x700000 │ │ │ │ mcrge 4, 2, pc, cr5, cr15, {3} @ │ │ │ │ - bl 0xfef0f1a4 │ │ │ │ + bl 0xfef0f184 │ │ │ │ ldmdals ip!, {r0, r2, fp} │ │ │ │ @ instruction: 0xf1634639 │ │ │ │ - blls 0x528d88 │ │ │ │ + blls 0x528d68 │ │ │ │ movweq lr, #15128 @ 0x3b18 │ │ │ │ @ instruction: 0xf1429300 │ │ │ │ movwcs r0, #512 @ 0x200 │ │ │ │ movwls r9, #8705 @ 0x2201 │ │ │ │ @ instruction: 0xf7fe9a0b │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x41c784 │ │ │ │ + blls 0x41c764 │ │ │ │ @ instruction: 0xf53f0799 │ │ │ │ stmdbls fp, {r0, r2, r3, r4, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0x4638461a │ │ │ │ - mrc2 1, 0, pc, cr0, cr11, {5} │ │ │ │ - ldc 6, cr14, [pc, #984] @ 0xe8990 │ │ │ │ + mcr2 1, 1, pc, cr0, cr11, {5} @ │ │ │ │ + ldc 6, cr14, [pc, #984] @ 0xe8970 │ │ │ │ @ instruction: 0xf04f7b43 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ movwls r1, #523 @ 0x20b │ │ │ │ ldrbmi r4, [fp], -r0, lsr #12 │ │ │ │ - blvc 0x1a3c00 │ │ │ │ - stc2l 1, cr15, [lr, #748] @ 0x2ec │ │ │ │ + blvc 0x1a3be0 │ │ │ │ + ldc2l 1, cr15, [lr, #748] @ 0x2ec │ │ │ │ addmi r4, r4, #7340032 @ 0x700000 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr5, cr15, {3} │ │ │ │ - blcs 0x10f224 │ │ │ │ + blcs 0x10f204 │ │ │ │ strbt sp, [r1], ip, asr #3 │ │ │ │ smmla r8, r1, r0, r9 │ │ │ │ vpmax.s8 d25, d8, d10 │ │ │ │ - vaddl.s8 q10, d0, d4 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ andls r0, r7, #46 @ 0x2e │ │ │ │ stmib sp, {r2, r3, r4, r5, r9, fp, ip, pc}^ │ │ │ │ strtmi r6, [sl], -r3, lsl #4 │ │ │ │ andshi pc, r8, sp, asr #17 │ │ │ │ stmib sp, {r1, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf06f1300 │ │ │ │ @ instruction: 0xf7fffa8d │ │ │ │ @ instruction: 0xf04fbbc7 │ │ │ │ @ instruction: 0xf8dd33ff │ │ │ │ teqls ip, #56 @ 0x38 │ │ │ │ - blls 0x54ca40 │ │ │ │ + blls 0x54ca20 │ │ │ │ ldrtmi lr, [r3], r8, ror #8 │ │ │ │ @ instruction: 0xf8cde41e │ │ │ │ @ instruction: 0xf8cdb03c │ │ │ │ strbt fp, [r1], #-68 @ 0xffffffbc │ │ │ │ andpl pc, r9, sl, asr r8 @ │ │ │ │ andle r1, r7, r8, asr ip │ │ │ │ @ instruction: 0x46214618 │ │ │ │ @@ -221314,52 +221306,52 @@ │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ strb sl, [sl, #3093]! @ 0xc15 │ │ │ │ cdp2 1, 6, cr15, cr10, cr1, {4} │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ andvs r2, r2, r6, lsl r2 │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @ instruction: 0xe636acd4 │ │ │ │ - blx 0xda4d68 │ │ │ │ + blx 0x11a4d48 │ │ │ │ cdp2 1, 5, cr15, cr14, cr1, {4} │ │ │ │ svcne 0x0080f41b │ │ │ │ ldrdhi pc, [r0], -r0 │ │ │ │ andsle r4, r0, r6, lsl #12 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xff08f7fe │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ andhi pc, r0, r6, asr #17 │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @ instruction: 0xe620acbe │ │ │ │ ldrtmi r9, [r8], -fp, lsl #18 │ │ │ │ mrc2 7, 7, pc, cr12, cr14, {7} │ │ │ │ cdpne 7, 6, cr14, cr1, cr0, {1} │ │ │ │ strtmi r4, [r9], #-1576 @ 0xfffff9d8 │ │ │ │ - blx 0xffc26670 │ │ │ │ + blx 0xffc26650 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf1ae4640 │ │ │ │ strmi pc, [r1], -r7, ror #23 │ │ │ │ - subsmi pc, r4, r8, asr #4 │ │ │ │ + submi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xd2487c │ │ │ │ + blx 0xd2485c │ │ │ │ svclt 0x0000e7dc │ │ │ │ ... │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ cmnpeq r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ addlt r4, sl, r0, asr sl │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ ldmdavs r2, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ - blcs 0xe8ef8 │ │ │ │ + blcs 0xe8ed8 │ │ │ │ vorr.i32 , #219 @ 0x000000db │ │ │ │ stmiblt fp, {r0, r1, r3, r8, r9} │ │ │ │ - ldrbtvc pc, [pc], #1540 @ 0xe8704 @ │ │ │ │ + ldrbtvc pc, [pc], #1540 @ 0xe86e4 @ │ │ │ │ streq pc, [fp], #-879 @ 0xfffffc91 │ │ │ │ vrhadd.s8 , q2, q10 │ │ │ │ vqdmlal.s , d0, d0[4] │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf04fb9f3 │ │ │ │ @ instruction: 0xf1c433ff │ │ │ │ ldrmi r0, [r3], #-513 @ 0xfffffdff │ │ │ │ @@ -221388,17 +221380,17 @@ │ │ │ │ @ instruction: 0x4680ff71 │ │ │ │ @ instruction: 0x1e69b950 │ │ │ │ strmi r4, [ip], #-1538 @ 0xfffff9fe │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ @ instruction: 0xf99af7f3 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ stc2l 7, cr15, [ip, #-1016] @ 0xfffffc08 │ │ │ │ - blcs 0xfee84 │ │ │ │ - blcc 0x15fcac │ │ │ │ - blcs 0xfce8c │ │ │ │ + blcs 0xfee64 │ │ │ │ + blcc 0x15fc8c │ │ │ │ + blcs 0xfce6c │ │ │ │ stmdami r3!, {r1, r2, r6, r7, r8, ip, lr, pc} │ │ │ │ stc2 1, cr15, [sl], #664 @ 0x298 │ │ │ │ stmdami r1!, {r1, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ cdp2 1, 13, cr15, cr12, cr5, {5} │ │ │ │ vaba.s8 q15, q15, │ │ │ │ vsubw.s8 q10, q0, d10 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @@ -221409,46 +221401,46 @@ │ │ │ │ vqrshl.s8 d29, d5, d30 │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x26002395 │ │ │ │ @ instruction: 0xb1bb781b │ │ │ │ stmdage r4, {r0, r4, r5, r9, sl, lr} │ │ │ │ strvs lr, [r4], -sp, asr #19 │ │ │ │ strvs lr, [r6], -sp, asr #19 │ │ │ │ - blx 0x124eb2 │ │ │ │ + blx 0x524e92 │ │ │ │ ldc2 0, cr15, [r0], #404 @ 0x194 │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ vmax.s8 d20, d8, d2 │ │ │ │ - vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ + vmla.i d20, d0, d0[6] │ │ │ │ stmib sp, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf06f5600 │ │ │ │ ldrb pc, [r6, -fp, lsl #19]! @ │ │ │ │ stmib sp, {r1, r9, sl, lr}^ │ │ │ │ vcgt.s8 d17, d8, d0 │ │ │ │ - vaddl.s8 q10, d16, d28 │ │ │ │ + vshr.s64 d20, d12, #64 │ │ │ │ @ instruction: 0xf06f002e │ │ │ │ strb pc, [ip, -r1, lsl #19]! @ │ │ │ │ - @ instruction: 0xf956f1bf │ │ │ │ - stc2l 7, cr15, [r0, #-156] @ 0xffffff64 │ │ │ │ + @ instruction: 0xf966f1bf │ │ │ │ + ldc2l 7, cr15, [r0, #-156] @ 0xffffff64 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [fp], r7, lsl #1 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf0134614 │ │ │ │ andle r0, lr, r2, lsl #20 │ │ │ │ rsbvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - bcs 0x1028a8 │ │ │ │ + bcs 0x102888 │ │ │ │ @ instruction: 0xf04fd142 │ │ │ │ - blls 0x4f5464 │ │ │ │ + blls 0x4f5444 │ │ │ │ smlabteq r1, r4, r1, pc @ │ │ │ │ addsmi r4, r3, #167772160 @ 0xa000000 │ │ │ │ @ instruction: 0xf01bd835 │ │ │ │ andsle r0, sp, r1, lsl #2 │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ vqadd.s8 d24, d20, d0 │ │ │ │ vmul.f d23, d0, d0[4] │ │ │ │ @@ -221497,26 +221489,26 @@ │ │ │ │ vqsub.s8 d4, d16, d20 │ │ │ │ vhadd.s8 q12, q10, q12 │ │ │ │ vmov.i16 , #1024 @ 0x0400 │ │ │ │ @ instruction: 0x465b0a95 │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ ldrdeq pc, [r0], -sl │ │ │ │ @ instruction: 0xf1bd4428 │ │ │ │ - strmi pc, [r2], -r1, asr #21 │ │ │ │ + @ instruction: 0x4602fad1 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ @ instruction: 0xf8d980f5 │ │ │ │ cdpne 0, 6, cr1, cr3, cr0, {0} │ │ │ │ ldrdeq pc, [r0], -sl │ │ │ │ - bl 0xfe98d570 │ │ │ │ + bl 0xfe98d550 │ │ │ │ stmdbcs r0, {r8, fp} │ │ │ │ tstphi r3, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ strbmi r4, [sl, #-610] @ 0xfffffd9e │ │ │ │ tstphi r5, r0, asr #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - blls 0x1e6dcc │ │ │ │ + blls 0x1e6dac │ │ │ │ strmi r2, [r6], -r0, lsl #4 │ │ │ │ strtmi r4, [r8], -fp, lsr #8 │ │ │ │ @ instruction: 0x4619469b │ │ │ │ @ instruction: 0xf89cf7f3 │ │ │ │ @ instruction: 0x46284659 │ │ │ │ mcrr2 7, 15, pc, lr, cr14 @ │ │ │ │ @ instruction: 0xf0469c04 │ │ │ │ @@ -221530,32 +221522,32 @@ │ │ │ │ rsbsle r2, r6, r0, lsl #20 │ │ │ │ svceq 0x0000f1ba │ │ │ │ vhadd.s8 , q2, q4 │ │ │ │ vorr.i16 , #4 @ 0x0004 │ │ │ │ @ instruction: 0x9e100995 │ │ │ │ tstcs r0, fp, asr r6 │ │ │ │ @ instruction: 0xf8d94622 │ │ │ │ - bl 0x2689d0 │ │ │ │ + bl 0x2689b0 │ │ │ │ strtmi r0, [r8], #-3072 @ 0xfffff400 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x1f250d0 │ │ │ │ + blx 0xfe3250b0 │ │ │ │ svclt 0x001c1c41 │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ stmdbeq r3, {r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ stccc 0, cr13, [r1], {76} @ 0x4c │ │ │ │ strbmi r4, [ip], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf8d6f7f2 │ │ │ │ @ instruction: 0xf0404621 │ │ │ │ strbmi r0, [r8], -r8, asr #4 │ │ │ │ @ instruction: 0xf860f7f3 │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ ldc2 7, cr15, [r2], {254} @ 0xfe │ │ │ │ andcc pc, r7, r8, asr r8 @ │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - blcc 0x148dc0 │ │ │ │ + blcc 0x148da0 │ │ │ │ andcc pc, r7, r8, asr #16 │ │ │ │ @ instruction: 0x4648b153 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -221574,106 +221566,106 @@ │ │ │ │ vqadd.s8 d24, d20, d26 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf04b0295 │ │ │ │ ldrbmi r0, [r1], -r2, lsl #6 │ │ │ │ @ instruction: 0x46226810 │ │ │ │ streq lr, [r0], -r9, lsl #22 │ │ │ │ strls r4, [r0], -r8, lsr #8 │ │ │ │ - blx 0xaa5174 │ │ │ │ + blx 0xea5154 │ │ │ │ @ instruction: 0xd1b23001 │ │ │ │ andcc pc, r7, r8, asr r8 @ │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - blcc 0x148d44 │ │ │ │ + blcc 0x148d24 │ │ │ │ andcc pc, r7, r8, asr #16 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ ldmdami r4, {r0, r8, r9, sl, fp, sp, pc}^ │ │ │ │ - blx 0xca513a │ │ │ │ + blx 0xca511a │ │ │ │ ldmdami r2, {r2, r3, r4, r5, r6, r7, r9, sl, sp, lr, pc}^ │ │ │ │ stc2l 1, cr15, [r0, #-660]! @ 0xfffffd6c │ │ │ │ ldmdami r0, {r2, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1a59104 │ │ │ │ stmdbls r4, {r0, r1, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1ba │ │ │ │ svcge 0x0031f43f │ │ │ │ - bvc 0x16253d0 │ │ │ │ - beq 0xfe6655c4 │ │ │ │ + bvc 0x16253b0 │ │ │ │ + beq 0xfe6655a4 │ │ │ │ @ instruction: 0x465b9810 │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ ldrdgt pc, [r0], -sl │ │ │ │ andls r4, r0, r0, ror #8 │ │ │ │ andeq lr, ip, r5, lsl #22 │ │ │ │ - @ instruction: 0xf9f8f1bd │ │ │ │ + blx 0x3251b0 │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ - blcs 0xfa4e8 │ │ │ │ + blcs 0xfa4c8 │ │ │ │ @ instruction: 0xf1b0d049 │ │ │ │ strdle r3, [r7], -pc @ │ │ │ │ @ instruction: 0x46284631 │ │ │ │ ldc2 7, cr15, [r4, #1016]! @ 0x3f8 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ stmdbeq r3, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ movwls r1, #20067 @ 0x4e63 │ │ │ │ - bl 0x2627dc │ │ │ │ + bl 0x2627bc │ │ │ │ stmdbne r2!, {r1, r2, r9, fp}^ │ │ │ │ @ instruction: 0xf4bf4592 │ │ │ │ strls sl, [r4, #-3858] @ 0xfffff0ee │ │ │ │ strls r4, [r5], #-1621 @ 0xfffff9ab │ │ │ │ @ instruction: 0x460c4692 │ │ │ │ strcc r4, [r1, #-1576] @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf840f7f2 │ │ │ │ - b 0x11fa078 │ │ │ │ + b 0x11fa058 │ │ │ │ mvnsle r0, r0, lsl #8 │ │ │ │ ldmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ stmdbcs r0, {r2, sl, ip, lr} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr15, cr15, {1} │ │ │ │ - blx 0xfffa513e │ │ │ │ + blx 0xfffa511e │ │ │ │ andvs r2, r3, ip, lsl #6 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ vst1.16 {d30}, [pc :128], r2 │ │ │ │ ldrbmi r5, [r0], -r0, lsl #5 │ │ │ │ @ instruction: 0xf7ff4621 │ │ │ │ mcrrne 8, 2, pc, r2, cr7 @ │ │ │ │ vqadd.s8 , q10, q8 │ │ │ │ vmov.i16 , #1024 @ 0x0400 │ │ │ │ @ instruction: 0xf04b0a95 │ │ │ │ strtmi r0, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf8da4631 │ │ │ │ strbtmi ip, [r0], #-0 │ │ │ │ - bl 0x24cb6c │ │ │ │ + bl 0x24cb4c │ │ │ │ @ instruction: 0xf1bd000c │ │ │ │ - @ instruction: 0xf8d9f9ad │ │ │ │ + @ instruction: 0xf8d9f9bd │ │ │ │ strmi r3, [r1], r0 │ │ │ │ @ instruction: 0xf1b9b9d3 │ │ │ │ ldrshle r3, [sp], #255 @ 0xff │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ stmdbeq r3, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ movwls r1, #20067 @ 0x4e63 │ │ │ │ addmi lr, fp, #240, 12 @ 0xf000000 │ │ │ │ tstcc r1, r3, lsl #16 │ │ │ │ strbmi r1, [r9, #-2825] @ 0xfffff4f7 │ │ │ │ ldrbmi sp, [fp], -pc, lsl #4 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf1bd4428 │ │ │ │ - @ instruction: 0xf181f993 │ │ │ │ + @ instruction: 0xf181f9a3 │ │ │ │ movwcs pc, #52161 @ 0xcbc1 @ │ │ │ │ strb r6, [r5, r3] │ │ │ │ @ instruction: 0x46284631 │ │ │ │ ldc2l 7, cr15, [r2, #-1016] @ 0xfffffc08 │ │ │ │ adcsmi lr, r4, #58458112 @ 0x37c0000 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr8, cr15, {5} │ │ │ │ stmdbne r0!, {r0, r4, r5, r8, r9, fp, ip}^ │ │ │ │ @ instruction: 0xf7fe9205 │ │ │ │ @ instruction: 0xf8dafd49 │ │ │ │ - bls 0x234bd0 │ │ │ │ + bls 0x234bb0 │ │ │ │ stmdbeq r3, {r1, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf181e6cc │ │ │ │ @ instruction: 0xf858fba9 │ │ │ │ andcs r3, ip, #7 │ │ │ │ - blcs 0x100bec │ │ │ │ + blcs 0x100bcc │ │ │ │ svcge 0x0053f73f │ │ │ │ - blx 0x18a688a │ │ │ │ + blx 0x1ca686a │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ movweq pc, #46016 @ 0xb3c0 @ │ │ │ │ @@ -221712,27 +221704,27 @@ │ │ │ │ @ instruction: 0xf7f24630 │ │ │ │ strmi pc, [r5], -pc, lsr #21 │ │ │ │ vrhadd.s8 , q10, q12 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ andcs r0, r4, #1409286146 @ 0x54000002 │ │ │ │ ldmdavs r8, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1bb4430 │ │ │ │ - @ instruction: 0xf014f9f7 │ │ │ │ + @ instruction: 0xf014fa07 │ │ │ │ @ instruction: 0x4605f851 │ │ │ │ @ instruction: 0x1e71b978 │ │ │ │ strtmi r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ mrc2 7, 4, pc, cr0, cr2, {7} │ │ │ │ bicslt lr, sp, #9 │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ - blx 0xfe526c94 │ │ │ │ + blx 0xfe526c74 │ │ │ │ @ instruction: 0xf857bb20 │ │ │ │ - blcs 0xf4cf4 │ │ │ │ - blcc 0x1601c8 │ │ │ │ + blcs 0xf4cd4 │ │ │ │ + blcc 0x1601a8 │ │ │ │ andcc pc, r8, r7, asr #16 │ │ │ │ @ instruction: 0xd1ac2b00 │ │ │ │ @ instruction: 0xf1a6481d │ │ │ │ strtmi pc, [r8], -fp, lsl #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -221745,65 +221737,65 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ cmppvc r4, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ ldrtmi r6, [r0], #-2072 @ 0xfffff7e8 │ │ │ │ - @ instruction: 0xf9b4f1bb │ │ │ │ + @ instruction: 0xf9c4f1bb │ │ │ │ @ instruction: 0xf80ef014 │ │ │ │ strb r4, [ip, r5, lsl #12] │ │ │ │ @ instruction: 0xf1a54808 │ │ │ │ @ instruction: 0xe7bffc17 │ │ │ │ @ instruction: 0xf1a54806 │ │ │ │ @ instruction: 0xe79efc13 │ │ │ │ @ instruction: 0xf1a54804 │ │ │ │ @ instruction: 0xf857fc0f │ │ │ │ strb r3, [r0, r8] │ │ │ │ - blx 0xfeba69f0 │ │ │ │ + blx 0xfefa69d0 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ ldrmi fp, [sp], -r3, lsr #1 │ │ │ │ strmi r4, [pc], -r2, asr #23 │ │ │ │ tstcs r0, r4, lsl r6 │ │ │ │ subscs r9, r8, #5 │ │ │ │ ldmdavs fp, {r1, r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9321 │ │ │ │ @ instruction: 0xf1ad0300 │ │ │ │ @ instruction: 0xf1baec6e │ │ │ │ - b 0x14e8834 │ │ │ │ + b 0x14e8854 │ │ │ │ @ instruction: 0xf5bb0b80 │ │ │ │ svclt 0x00b84f80 │ │ │ │ - blmi 0xfe125ed8 │ │ │ │ + blmi 0xfe125eb8 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ @ instruction: 0xf10b80d7 │ │ │ │ eormi r3, r3, #-67108861 @ 0xfc000003 │ │ │ │ sbchi pc, fp, r0, asr #32 │ │ │ │ tstcs r2, sl, lsl #20 │ │ │ │ @ instruction: 0xf1be4638 │ │ │ │ - @ instruction: 0xf013fac1 │ │ │ │ + @ instruction: 0xf013fad1 │ │ │ │ strmi pc, [r6], -r9, asr #31 │ │ │ │ svcpl 0x0080f510 │ │ │ │ adchi pc, ip, r0, lsl #1 │ │ │ │ - mcr2 1, 4, pc, cr12, cr10, {5} @ │ │ │ │ + mrc2 1, 4, pc, cr12, cr10, {5} │ │ │ │ @ instruction: 0xf2449e13 │ │ │ │ vqdmlal.s , d0, d0[4] │ │ │ │ @ instruction: 0xf6060395 │ │ │ │ mcrcc 8, 0, r7, cr1, cr15, {7} │ │ │ │ submi r4, r0, #100663296 @ 0x6000000 │ │ │ │ vceq.i32 d22, d15, d10 │ │ │ │ andmi r0, r6, fp, lsl #16 │ │ │ │ ldrmi r4, [r0, #1730]! @ 0x6c2 │ │ │ │ @ instruction: 0x46b2bf38 │ │ │ │ mvnscc pc, sl, lsl #2 │ │ │ │ - bcs 0x10d20c │ │ │ │ + bcs 0x10d1ec │ │ │ │ adcshi pc, r3, r0, asr #32 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ smlabteq r1, sl, r1, pc @ │ │ │ │ addsmi r4, r4, #167772160 @ 0xa000000 │ │ │ │ adchi pc, r8, r0, lsl #4 │ │ │ │ @ instruction: 0xee1d4a9d │ │ │ │ andls r0, r7, r0, ror pc │ │ │ │ @@ -221816,36 +221808,36 @@ │ │ │ │ addshi pc, pc, r0 │ │ │ │ addmi pc, r0, #352321536 @ 0x15000000 │ │ │ │ adcshi pc, fp, r0 │ │ │ │ @ instruction: 0xf0c045b0 │ │ │ │ vrhadd.s8 d24, d4, d9 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ ldmdavs r2, {r0, r2, r4, r7, r9} │ │ │ │ - bleq 0x1a3a58 │ │ │ │ + bleq 0x1a3a38 │ │ │ │ cmpphi r7, r0 @ p-variant is OBSOLETE │ │ │ │ svcpl 0x0080f415 │ │ │ │ andcs fp, r3, #12, 30 @ 0x30 │ │ │ │ strcs r2, [r0, #-513] @ 0xfffffdff │ │ │ │ - ldc 3, cr2, [pc, #200] @ 0xe8f24 │ │ │ │ + ldc 3, cr2, [pc, #200] @ 0xe8f04 │ │ │ │ @ instruction: 0xf04f7b86 │ │ │ │ @ instruction: 0x465831ff │ │ │ │ ldrbmi r9, [r1], -r0, lsl #2 │ │ │ │ - blvc 0x1a44a0 │ │ │ │ - @ instruction: 0xf97ef1bb │ │ │ │ + blvc 0x1a4480 │ │ │ │ + @ instruction: 0xf98ef1bb │ │ │ │ ldrbmi r4, [r8, #-1542] @ 0xfffff9fa │ │ │ │ cmpphi r8, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stmibmi r0, {r0, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x464a4638 │ │ │ │ @ instruction: 0xf1be4659 │ │ │ │ - @ instruction: 0x4602fa11 │ │ │ │ + strmi pc, [r2], -r1, lsr #20 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ ldrbmi r8, [sl, #-324] @ 0xfffffebc │ │ │ │ cmpphi r5, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf4199d06 │ │ │ │ - b 0x14c0c9c │ │ │ │ + b 0x14c0c7c │ │ │ │ svclt 0x000c3969 │ │ │ │ subcs r2, r9, #-1342177276 @ 0xb0000004 │ │ │ │ @ instruction: 0xf0094425 │ │ │ │ strtmi r0, [r9], -r4, lsl #18 │ │ │ │ andeq lr, r2, #299008 @ 0x49000 │ │ │ │ @ instruction: 0xf7f24620 │ │ │ │ strtmi pc, [r9], -r5, lsl #28 │ │ │ │ @@ -221853,26 +221845,26 @@ │ │ │ │ strhtcs pc, [r8], -r7 @ │ │ │ │ @ instruction: 0xf91ef144 │ │ │ │ orrvs r2, r5, r0, lsl #4 │ │ │ │ orrvc pc, r0, r5, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ bicvs r6, r2, r2, asr #2 │ │ │ │ @ instruction: 0xf0726104 │ │ │ │ - blmi 0x1b68b40 │ │ │ │ + blmi 0x1b68b20 │ │ │ │ ldmpl fp, {r0, r1, r2, r9, fp, ip, pc} │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - bmi 0x1a89390 │ │ │ │ + bmi 0x1a89370 │ │ │ │ stmdbls r7, {r0, r8, r9, fp, ip, sp} │ │ │ │ - blcs 0xfd03c │ │ │ │ + blcs 0xfd01c │ │ │ │ adchi pc, r8, r0 │ │ │ │ @ instruction: 0xf44f9b05 │ │ │ │ @ instruction: 0xf5a34100 │ │ │ │ ldccc 5, cr5, [r0, #-32] @ 0xffffffe0 │ │ │ │ @ instruction: 0xf7524628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r3, r0 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrbeq r6, [r8], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0x4626d475 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ @@ -221896,98 +221888,98 @@ │ │ │ │ @ instruction: 0x4620e7d8 │ │ │ │ @ instruction: 0x4651465a │ │ │ │ @ instruction: 0xf7fe9308 │ │ │ │ @ instruction: 0x4604fe13 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ vhadd.s8 q12, q10, q1 │ │ │ │ vmov.i32 , #1024 @ 0x00000400 │ │ │ │ - blls 0x2e99dc │ │ │ │ + blls 0x2e99bc │ │ │ │ ldmdavs r2, {r4, r5, r7, r8, sl, lr} │ │ │ │ - bl 0x102ffc │ │ │ │ + bl 0x102fdc │ │ │ │ @ instruction: 0xf0000b02 │ │ │ │ @ instruction: 0xf4158099 │ │ │ │ - blx 0xfedc0d9c │ │ │ │ + blx 0xfedc0d7c │ │ │ │ svclt 0x000cf583 │ │ │ │ andcs r2, r1, #805306368 @ 0x30000000 │ │ │ │ teqcs r2, #1785856 @ 0x1b4000 │ │ │ │ stmib sp, {r0, r1, r2, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ strtmi r2, [r0], -r8, lsl #6 │ │ │ │ stmiane r1!, {r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ mcr2 7, 3, pc, cr4, cr1, {7} @ │ │ │ │ rsble r2, r5, r0, lsl #16 │ │ │ │ ldrmi r9, [r0, #2825]! @ 0xb09 │ │ │ │ ldmdavs r9, {r3, r9, fp, ip, pc} │ │ │ │ cmppvc r4, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ - bl 0x20303c │ │ │ │ + bl 0x20301c │ │ │ │ rsble r0, r9, r3, lsl #22 │ │ │ │ svcpl 0x0080f415 │ │ │ │ svclt 0x00144615 │ │ │ │ andcs r2, r3, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf04f2900 │ │ │ │ vsubw.s8 q8, q0, d18 │ │ │ │ svclt 0x00180310 │ │ │ │ @ instruction: 0xe7342332 │ │ │ │ vld2.8 {d4-d5}, [r5 :128], r4 │ │ │ │ movwls r5, #35072 @ 0x8900 │ │ │ │ - blx 0xfeea5690 │ │ │ │ + blx 0xfeea5670 │ │ │ │ @ instruction: 0x2c009b08 │ │ │ │ svcge 0x0014f47f │ │ │ │ @ instruction: 0xf06ee7b1 │ │ │ │ strmi pc, [r5], -fp, asr #26 │ │ │ │ addle r2, r4, r0, lsl #16 │ │ │ │ eorcs r4, r4, #3145728 @ 0x300000 │ │ │ │ vrhadd.s8 d18, d8, d1 │ │ │ │ - vmla.i d20, d16, d0[5] │ │ │ │ + vshr.s64 q10, q2, #64 │ │ │ │ strtmi r0, [r6], -lr, lsr #32 │ │ │ │ @ instruction: 0xff64f19c │ │ │ │ @ instruction: 0xf7f14628 │ │ │ │ strtmi pc, [r8], -r9, asr #26 │ │ │ │ ldc2 0, cr15, [sl, #-440]! @ 0xfffffe48 │ │ │ │ @ instruction: 0x4628e774 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - mrc2 7, 0, pc, cr12, cr2, {2} │ │ │ │ + mcr2 7, 1, pc, cr12, cr2, {2} @ │ │ │ │ @ instruction: 0xf7ef4628 │ │ │ │ strb pc, [r3, -r7, lsr #17]! @ │ │ │ │ @ instruction: 0xf1a6480f │ │ │ │ @ instruction: 0xe753f859 │ │ │ │ - bl 0x1f09d4 │ │ │ │ + bl 0x1f09b4 │ │ │ │ ldrtmi r0, [r1], #-8 │ │ │ │ mrc2 7, 0, pc, cr4, cr1, {7} │ │ │ │ vand d27, d20, d16 │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf4150395 │ │ │ │ svclt 0x00145f80 │ │ │ │ andcs r2, r3, #268435456 @ 0x10000000 │ │ │ │ - bl 0x2030dc │ │ │ │ + bl 0x2030bc │ │ │ │ ldrbt r0, [r0], r3, lsl #22 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ ldreq pc, [r5], -pc, rrx │ │ │ │ stmdbls r7, {r1, r4, r5, r9, fp, lr} │ │ │ │ - blcs 0xff1e0 │ │ │ │ - blcc 0x1605dc │ │ │ │ - blcs 0xfd1e8 │ │ │ │ + blcs 0xff1c0 │ │ │ │ + blcc 0x1605bc │ │ │ │ + blcs 0xfd1c8 │ │ │ │ svcge 0x003ef47f │ │ │ │ @ instruction: 0xf1a6482e │ │ │ │ ldr pc, [r9, -fp, lsr #16]! │ │ │ │ vst4.8 {d27,d29,d31,d33}, [r9], r9 │ │ │ │ strbmi r4, [sl], -r0, lsl #19 │ │ │ │ @ instruction: 0x46384659 │ │ │ │ - @ instruction: 0xf8f8f1be │ │ │ │ + @ instruction: 0xf908f1be │ │ │ │ mcrrne 6, 0, r4, r1, cr2 │ │ │ │ mcrge 4, 7, pc, cr7, cr15, {3} @ │ │ │ │ mcr2 0, 2, pc, cr4, cr3, {0} @ │ │ │ │ strb r4, [r1, r6, lsl #12]! │ │ │ │ stmibmi r0, {r0, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x464a4638 │ │ │ │ movwls r4, #34393 @ 0x8659 │ │ │ │ - @ instruction: 0xf8e8f1be │ │ │ │ + @ instruction: 0xf8f8f1be │ │ │ │ strmi r9, [r2], -r8, lsl #22 │ │ │ │ @ instruction: 0xf47f1c45 │ │ │ │ movwls sl, #24278 @ 0x5ed6 │ │ │ │ mrc2 0, 1, pc, cr2, cr3, {0} │ │ │ │ strmi r9, [r6], -r5, lsl #22 │ │ │ │ bicle r2, sp, r0, lsl #22 │ │ │ │ @ instruction: 0x46584651 │ │ │ │ @@ -222004,25 +221996,25 @@ │ │ │ │ @ instruction: 0xf181e7e8 │ │ │ │ stmdavs r3, {r0, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ rscsle r2, r1, r1, lsl fp │ │ │ │ @ instruction: 0xf0134630 │ │ │ │ strmi pc, [r6], -pc, lsl #28 │ │ │ │ adcle r2, fp, r0, lsl #26 │ │ │ │ @ instruction: 0xf1bee7dc │ │ │ │ - @ instruction: 0xf727fccb │ │ │ │ - vtst.8 d31, d24, d21 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + @ instruction: 0xf727fcdb │ │ │ │ + vadd.i8 , q12, │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vshr.s64 q10, q2, #64 │ │ │ │ - blmi 0x1e9208 │ │ │ │ + vmla.i d20, d16, d0[1] │ │ │ │ + blmi 0x1e91e8 │ │ │ │ sbcspl pc, r3, #64, 4 │ │ │ │ ldc2l 1, cr15, [r6], {137} @ 0x89 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ - mlaseq r3, r4, r6, lr │ │ │ │ + eorseq lr, r3, r4, lsl #13 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ mrc 15, 0, r4, cr13, cr12, {1} │ │ │ │ addlt r6, r3, r0, ror pc │ │ │ │ ldmibpl fp!, {r2, r9, sl, lr} │ │ │ │ @@ -222043,19 +222035,19 @@ │ │ │ │ addsmi fp, r4, #8, 30 │ │ │ │ @ instruction: 0xf8d0d1f1 │ │ │ │ @ instruction: 0xf1b88018 │ │ │ │ eorsle r0, pc, r0, lsl #30 │ │ │ │ cmppvc r4, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r6, [r0], #-2072 @ 0xfffff7e8 │ │ │ │ - @ instruction: 0xf880f1be │ │ │ │ + @ instruction: 0xf890f1be │ │ │ │ ldc2 0, cr15, [r8, #76]! @ 0x4c │ │ │ │ tstlt r0, #5242880 @ 0x500000 │ │ │ │ - blcs 0xff8d0 │ │ │ │ - blcc 0x1606dc │ │ │ │ + blcs 0xff8b0 │ │ │ │ + blcc 0x1606bc │ │ │ │ ldrhlt r5, [r3, #-27]! @ 0xffffffe5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdami sl, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ @@ -222072,245 +222064,245 @@ │ │ │ │ stmdbeq r1, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ mcrr2 7, 15, pc, r6, cr2 @ │ │ │ │ strbmi r4, [r1], -r1, asr #9 │ │ │ │ @ instruction: 0xf7fd4620 │ │ │ │ @ instruction: 0x4649fff7 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ strb pc, [fp, fp, lsl #20] @ │ │ │ │ - blcs 0xff938 │ │ │ │ - blcc 0x160674 │ │ │ │ + blcs 0xff918 │ │ │ │ + blcc 0x160654 │ │ │ │ @ instruction: 0xb11351bb │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ stmdami r4, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xff4ef1a5 │ │ │ │ @ instruction: 0xf727e7f8 │ │ │ │ - svclt 0x0000f821 │ │ │ │ + svclt 0x0000f831 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, lsl #15 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec4047c │ │ │ │ + bl 0xfec4045c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x52d024 │ │ │ │ + blmi 0x52d004 │ │ │ │ strmi fp, [r4], -r5, lsr #1 │ │ │ │ smlabbcs r0, ip, r2, r2 │ │ │ │ ldmdavs fp, {r3, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9323 │ │ │ │ @ instruction: 0xf1ad0300 │ │ │ │ stmdage r1, {r1, r2, r5, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0xfe5258d4 │ │ │ │ + blx 0xfe5258b4 │ │ │ │ strbtmi r2, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf18d4620 │ │ │ │ @ instruction: 0xf1b5f959 │ │ │ │ - strtmi pc, [r1], -r3, ror #23 │ │ │ │ - blx 0x11258e8 │ │ │ │ + @ instruction: 0x4621fbf3 │ │ │ │ + blx 0x11258c8 │ │ │ │ stmdage r1, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xff0a58f0 │ │ │ │ + blx 0xff0a58d0 │ │ │ │ @ instruction: 0xf18da801 │ │ │ │ andcs pc, r1, sp, asr sl @ │ │ │ │ - @ instruction: 0xf8def1b5 │ │ │ │ + @ instruction: 0xf8eef1b5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec404d4 │ │ │ │ + bl 0xfec404b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x166d23c │ │ │ │ + bmi 0x166d21c │ │ │ │ movwcs fp, #137 @ 0x89 │ │ │ │ ldmdavs r2, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ stmdavs r2, {r9} │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ movwls r9, #25349 @ 0x6305 │ │ │ │ - blcs 0x2b0f44 │ │ │ │ + blcs 0x2b0f24 │ │ │ │ ldm pc, {r0, r2, fp, ip, lr, pc}^ @ │ │ │ │ cdppl 0, 2, cr15, cr6, cr3, {0} │ │ │ │ strbeq r3, [r2], #-1028 @ 0xfffffbfc │ │ │ │ movwcs r5, #16388 @ 0x4004 │ │ │ │ ldrmi r9, [r9], -r1, lsl #4 │ │ │ │ stmdage r3, {r0, r9, sp} │ │ │ │ - ldrbvc pc, [r0], r8, asr #12 @ │ │ │ │ + strbvc pc, [r0], r8, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ @ instruction: 0xf1be9600 │ │ │ │ - stmiavs r3!, {r0, r1, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs sl, r1, #3, 26 @ 0xc0 │ │ │ │ tstcs r4, r1, lsl #6 │ │ │ │ stmdage r4, {r2, r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf1be9600 │ │ │ │ - bge 0x2280c8 │ │ │ │ + bge 0x2280e8 │ │ │ │ strtmi r6, [r9], -r3, ror #17 │ │ │ │ - addpl pc, r4, r8, asr #4 │ │ │ │ + rsbspl pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf82ef06a │ │ │ │ @ instruction: 0xf7ff6820 │ │ │ │ stmvs r3, {r0, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - strpl pc, [r4, #-1611] @ 0xfffff9b5 │ │ │ │ + ldrbmi pc, [r4, #1611]! @ 0x64b @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - bcs 0x270cc0 │ │ │ │ + bcs 0x270ca0 │ │ │ │ ldm pc, {r0, r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ mrrcmi 0, 0, pc, r1, cr2 @ │ │ │ │ - blpl 0x18f74f8 │ │ │ │ + blpl 0x18f74d8 │ │ │ │ stmvs r3, {r1, r2, r4, r6} │ │ │ │ - ldrpl pc, [r8, #-584] @ 0xfffffdb8 │ │ │ │ + strpl pc, [r8, #-584] @ 0xfffffdb8 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ eorsle r2, r6, r1, lsl #22 │ │ │ │ @ instruction: 0xd12a2b02 │ │ │ │ - rsbpl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + subspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ stmvs r3, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - strpl pc, [ip, #-584] @ 0xfffffdb8 │ │ │ │ + ldrbmi pc, [ip, #584]! @ 0x248 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ eorle r2, sp, r1, lsl #22 │ │ │ │ tstle ip, r2, lsl #22 │ │ │ │ - eorspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + eorpl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ stmvs r3, {r1, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - ldrpl pc, [ip, #-584] @ 0xfffffdb8 │ │ │ │ + strpl pc, [ip, #-584] @ 0xfffffdb8 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ andsle r2, r5, r1, lsl #22 │ │ │ │ tstle lr, r2, lsl #22 │ │ │ │ - rsbpl pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + subspl pc, ip, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ vaba.s8 d30, d24, d28 │ │ │ │ - vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ + vabal.s8 , d0, d0 │ │ │ │ @ instruction: 0xf648052e │ │ │ │ - @ instruction: 0xf2c076d0 │ │ │ │ + vmlsl.s , d16, d0[0] │ │ │ │ stmvs r3, {r0, r1, r2, r3, r5, r9, sl} │ │ │ │ @ instruction: 0xf648e7a9 │ │ │ │ - @ instruction: 0xf2c076d0 │ │ │ │ + vmlsl.s , d16, d0[0] │ │ │ │ str r0, [r4, pc, lsr #12]! │ │ │ │ - eorpl pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + andspl pc, ip, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ vabd.s8 d30, d24, d24 │ │ │ │ - vsubl.s8 , d0, d20 │ │ │ │ + vmov.i32 d21, #1024 @ 0x00000400 │ │ │ │ str r0, [r3, lr, lsr #4]! │ │ │ │ - rsbspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + rsbpl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ vaba.s8 d30, d24, d14 │ │ │ │ - vmvn.i32 d21, #3072 @ 0x00000c00 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ ldr r0, [r9, lr, lsr #4] │ │ │ │ - rsbspl pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + rsbpl pc, ip, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ vaba.s8 d30, d24, d4 │ │ │ │ - vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ str r0, [pc, lr, lsr #4] │ │ │ │ - subspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + subpl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ vabd.s8 d30, d24, d10 │ │ │ │ - vmlal.s , d0, d0[3] │ │ │ │ + vmvn.i32 d21, #3072 @ 0x00000c00 │ │ │ │ str r0, [r5, lr, lsr #4] │ │ │ │ - subpl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + eorspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ svclt 0x0000e780 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec40640 │ │ │ │ + bl 0xfec40620 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fd0 │ │ │ │ - bmi 0x1afe06c │ │ │ │ + bmi 0x1afe04c │ │ │ │ strmi fp, [ip], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @ instruction: 0xf8d30200 │ │ │ │ @ instruction: 0xf64e7280 │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ stmdbcs r6, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ andsle r6, sl, fp, lsl r8 │ │ │ │ @ instruction: 0xdd572900 │ │ │ │ mrrcle 9, 4, r2, lr, cr0 @ │ │ │ │ adcvc pc, ip, #1342177284 @ 0x50000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - blcs 0x1005d8 │ │ │ │ + blcs 0x1005b8 │ │ │ │ @ instruction: 0x4621d15d │ │ │ │ @ instruction: 0xf02d4628 │ │ │ │ @ instruction: 0x2c08fb65 │ │ │ │ stccs 13, cr13, [fp], {78} @ 0x4e │ │ │ │ strtmi sp, [r8], -ip │ │ │ │ orreq pc, r0, r4, lsl #2 │ │ │ │ @ instruction: 0xf838f7fc │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - blcs 0x129048 │ │ │ │ + blcs 0x129028 │ │ │ │ @ instruction: 0x2606d177 │ │ │ │ - blx 0x1625562 │ │ │ │ + blx 0x1625542 │ │ │ │ ldrdcc pc, [ip], #135 @ 0x87 │ │ │ │ strtcc pc, [ip], #-2259 @ 0xfffff72d │ │ │ │ rscle r2, ip, r0, lsl #22 │ │ │ │ mcr2 7, 0, pc, cr14, cr13, {7} @ │ │ │ │ ldrdcc pc, [ip], #135 @ 0x87 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ strtcc pc, [ip], #-2259 @ 0xfffff72d │ │ │ │ stmdacs r0, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ svcge 0x0004d1e1 │ │ │ │ andeq lr, r4, sp, asr #19 │ │ │ │ stmib sp, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ andcs r0, r4, r6 │ │ │ │ - mcr2 1, 6, pc, cr4, cr9, {5} @ │ │ │ │ + mrc2 1, 6, pc, cr4, cr9, {5} │ │ │ │ andcs r4, r4, r9, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - mrc2 1, 6, pc, cr8, cr9, {5} │ │ │ │ + mcr2 1, 7, pc, cr8, cr9, {5} @ │ │ │ │ movtcc pc, #17987 @ 0x4643 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs pc, {r4, r5, r9, sl, lr} @ │ │ │ │ - @ instruction: 0xffa0f1ad │ │ │ │ + @ instruction: 0xffb0f1ad │ │ │ │ andls r4, r0, r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - subsvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + subvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ vhsub.s8 d25, d8, d1 │ │ │ │ - vsubl.s8 q11, d0, d24 │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf1be022e │ │ │ │ - @ instruction: 0xe7b8f913 │ │ │ │ + ldr pc, [r8, r3, lsr #18]! │ │ │ │ cmple r9, r0, lsl #22 │ │ │ │ @ instruction: 0xf02d4626 │ │ │ │ @ instruction: 0xe7b2fb15 │ │ │ │ ldcle 12, cr2, [r0, #8]! │ │ │ │ - blcs 0x123424 │ │ │ │ + blcs 0x123404 │ │ │ │ @ instruction: 0x2641d157 │ │ │ │ - blx 0x4255f2 │ │ │ │ + blx 0x4255d2 │ │ │ │ vabd.s8 d30, d30, d25 │ │ │ │ vorr.i32 d20, #2560 @ 0x00000a00 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ addsle r2, sl, r0, lsl #22 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [sl], #-2075 @ 0xfffff7e5 │ │ │ │ vqrshl.s8 d29, d3, d30 │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ eorsle r2, r4, r0, lsl #22 │ │ │ │ stmdage r4, {r8, sp} │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ - ldc2 1, cr15, [sl], #-704 @ 0xfffffd40 │ │ │ │ + mcrr2 1, 11, pc, sl, cr0 @ │ │ │ │ stc2l 0, cr15, [sl, #400]! @ 0x190 │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ strls r0, [r0, #-46] @ 0xffffffd2 │ │ │ │ - blx 0xff2a574c │ │ │ │ + blx 0xff2a572c │ │ │ │ vaba.s8 q15, q7, │ │ │ │ vorr.i32 d20, #2560 @ 0x00000a00 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ addle r2, r0, r0, lsl #22 │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0079f57f │ │ │ │ ldrb r4, [r0, r6, lsr #12] │ │ │ │ vmax.s8 d20, d14, d14 │ │ │ │ vorr.i32 d20, #2560 @ 0x00000a00 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ bicle r2, r1, r0, lsl #22 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xff1a5684 │ │ │ │ + blx 0xff1a5664 │ │ │ │ @ instruction: 0x4633e75f │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - rscspl pc, r0, r8, asr #4 │ │ │ │ + rscpl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe8a579c │ │ │ │ + blx 0xfe8a577c │ │ │ │ strbcs lr, [r1], -sp, asr #14 │ │ │ │ svclt 0x0000e7e7 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ stcle 8, cr2, [r9, #-0] │ │ │ │ stcle 8, cr2, [r6], {64} @ 0x40 │ │ │ │ mvnmi pc, #76, 12 @ 0x4c00000 │ │ │ │ orrseq pc, r4, #192, 4 │ │ │ │ @@ -222349,35 +222341,35 @@ │ │ │ │ strbmi r3, [sp, #-34] @ 0xffffffde │ │ │ │ andcs sp, r0, r8, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec408a0 │ │ │ │ + bl 0xfec40880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ stmib sp, {r0, fp, sp, pc}^ │ │ │ │ - blmi 0x4b62b8 │ │ │ │ + blmi 0x4b6298 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xffb4f7ff │ │ │ │ eorvs r9, r3, r1, lsl #22 │ │ │ │ rsbvs r9, r3, r2, lsl #22 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1bebd10 │ │ │ │ - svclt 0x0000f9f1 │ │ │ │ + svclt 0x0000fa01 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strvc pc, [ip, #581]! @ 0x245 │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ @@ -222403,30 +222395,30 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 10, cr15, cr0, cr12, {6} │ │ │ │ smulllt r4, pc, r9, fp @ │ │ │ │ - bpl 0x326df8 │ │ │ │ + bpl 0x326dd8 │ │ │ │ strmi r4, [pc], -r5, lsl #12 │ │ │ │ tstcs r0, r4, lsl r6 │ │ │ │ stmdage sp, {r7, r9, sp} │ │ │ │ movtls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ svc 0x006af1ac │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf1aca82d │ │ │ │ @ instruction: 0xf64eef66 │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf1aa2395 │ │ │ │ tstcs r0, r0, lsl sl │ │ │ │ addshi pc, r0, #14286848 @ 0xda0000 │ │ │ │ smlabtne r9, sp, r9, lr │ │ │ │ - bcs 0x10381c │ │ │ │ + bcs 0x1037fc │ │ │ │ vrhadd.s8 , q7, q15 │ │ │ │ @ instruction: 0xf2c076f0 │ │ │ │ movwcs r2, #1685 @ 0x695 │ │ │ │ @ instruction: 0xf1046023 │ │ │ │ ldmdavs r3!, {r2, r8, fp} │ │ │ │ ldrble r0, [sp], #-792 @ 0xfffffce8 │ │ │ │ ldceq 8, cr6, [sl], {227} @ 0xe3 │ │ │ │ @@ -222438,180 +222430,180 @@ │ │ │ │ @ instruction: 0x61236923 │ │ │ │ ldrtmi r2, [r9], -r0, lsl #7 │ │ │ │ ldrbmi r9, [r0], -r0, lsl #6 │ │ │ │ andcs r4, r0, #78643200 @ 0x4b00000 │ │ │ │ @ instruction: 0xf88cf02d │ │ │ │ @ instruction: 0x46046833 │ │ │ │ movwcs pc, #1027 @ 0x403 @ │ │ │ │ - bllt 0xfebd7e64 │ │ │ │ + bllt 0xfebd7e44 │ │ │ │ ldmdavs sl, {r2, r4, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbcshi pc, r1, r0, asr #32 │ │ │ │ andcs fp, r0, pc, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ mcrne 15, 2, r8, cr7, cr0, {7} │ │ │ │ vqsub.s8 d18, d5, d4 │ │ │ │ vsubhn.i16 d23, q8, q14 │ │ │ │ - blx 0x16b28e │ │ │ │ + blx 0x16b26e │ │ │ │ mrrcvs 2, 0, r6, r2, cr7 │ │ │ │ - bcs 0x117fcc │ │ │ │ + bcs 0x117fac │ │ │ │ @ instruction: 0xf1a4d154 │ │ │ │ - blcs 0x16a498 │ │ │ │ + blcs 0x16a478 │ │ │ │ @ instruction: 0x2c1cd90c │ │ │ │ @ instruction: 0xf64fd806 │ │ │ │ @ instruction: 0xf6ce73ff │ │ │ │ @ instruction: 0x41237379 │ │ │ │ ldrble r0, [r3, #2009] @ 0x7d9 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ stc2l 7, cr15, [sl, #1020]! @ 0x3fc │ │ │ │ - @ instruction: 0xf906f1b5 │ │ │ │ + @ instruction: 0xf916f1b5 │ │ │ │ @ instruction: 0xf18c2113 │ │ │ │ strb pc, [r9, r3, ror #30] @ │ │ │ │ @ instruction: 0xf00aa92d │ │ │ │ @ instruction: 0xe7c5fc5b │ │ │ │ andls sl, r3, #737280 @ 0xb4000 │ │ │ │ mrrc2 0, 0, pc, r6, cr10 @ │ │ │ │ - bcs 0x110090 │ │ │ │ + bcs 0x110070 │ │ │ │ ldrsbt sp, [r1], -sp │ │ │ │ strbmi r2, [r9], -r0, lsl #5 │ │ │ │ @ instruction: 0xf726a82d │ │ │ │ - @ instruction: 0xe79bec76 │ │ │ │ + ldr lr, [fp, r6, lsl #25] │ │ │ │ tstpmi r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrbtvc pc, [r0], lr, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - blcs 0x10b914 │ │ │ │ + blcs 0x10b8f4 │ │ │ │ ldmdavs r3!, {r0, r3, r7, ip, lr, pc} │ │ │ │ strle r0, [r6, #1051] @ 0x41b │ │ │ │ cmppvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x107928 │ │ │ │ + blcs 0x107908 │ │ │ │ @ instruction: 0xf10dd072 │ │ │ │ stmib sp, {r4, r8, fp}^ │ │ │ │ strbmi r1, [r8], -r4, lsl #2 │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ - blx 0xfe4a5f90 │ │ │ │ + blx 0xfe8a5f70 │ │ │ │ ldc2 0, cr15, [lr], #-400 @ 0xfffffe70 │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ vabd.s8 d21, d8, d0 │ │ │ │ - vmla.i d22, d0, d0[4] │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06e002e │ │ │ │ @ instruction: 0xe768f91b │ │ │ │ addle r2, r9, r1, lsl #20 │ │ │ │ adcsle r3, r3, r1, lsl #4 │ │ │ │ - bleq 0x625a34 │ │ │ │ + bleq 0x625a14 │ │ │ │ stmdbge fp, {r3, r4, r5, r8, r9, fp, lr} │ │ │ │ - blx 0x3d3936 │ │ │ │ - bl 0x1e8520 │ │ │ │ + blx 0x3d3916 │ │ │ │ + bl 0x1e8500 │ │ │ │ ldrtmi r0, [r3], #2571 @ 0xa0b │ │ │ │ @ instruction: 0x3010f8da │ │ │ │ @ instruction: 0xf8da930c │ │ │ │ movwls r3, #45068 @ 0xb00c │ │ │ │ mcr2 7, 7, pc, cr14, cr15, {7} @ │ │ │ │ ldrdcc pc, [r8], #-139 @ 0xffffff75 │ │ │ │ strle r0, [sl], #-90 @ 0xffffffa6 │ │ │ │ svclt 0x00d82c00 │ │ │ │ stcle 6, cr4, [r3, #-132] @ 0xffffff7c │ │ │ │ svclt 0x00cc2c40 │ │ │ │ ldcpl 1, cr2, [r1, #-260]! @ 0xfffffefc │ │ │ │ @ instruction: 0xf18ca80d │ │ │ │ @ instruction: 0xf508ff5b │ │ │ │ stmdage r9, {r0, r3, r8, r9, fp, ip, lr} │ │ │ │ - bleq 0x625d6c │ │ │ │ + bleq 0x625d4c │ │ │ │ @ instruction: 0xf7ff4659 │ │ │ │ @ instruction: 0xf508fe71 │ │ │ │ @ instruction: 0xf5085300 │ │ │ │ tstcc r4, fp, lsl #2 │ │ │ │ cmppcs r4, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ ldrbmi fp, [r9], -r2, lsl #18 │ │ │ │ ldrbmi sl, [r8], -sp, lsl #20 │ │ │ │ @ instruction: 0xf18c9303 │ │ │ │ andscs pc, r4, #716 @ 0x2cc │ │ │ │ tstcs r0, r3, lsl #22 │ │ │ │ andvs pc, r7, #2048 @ 0x800 │ │ │ │ cmppne r4, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ @ instruction: 0x07536c92 │ │ │ │ - blge 0x35edb4 │ │ │ │ + blge 0x35ed94 │ │ │ │ ldrbmi r4, [r1], -sl, asr #12 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - ldc2l 7, cr15, [r4, #-352]! @ 0xfffffea0 │ │ │ │ - blx 0x1b25da │ │ │ │ + stc2 7, cr15, [r4, #352] @ 0x160 │ │ │ │ + blx 0x1b25ba │ │ │ │ ldcvs 6, cr6, [r3], #28 │ │ │ │ svclt 0x00bc2b00 │ │ │ │ ldrbtvs r2, [r3], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0x462be736 │ │ │ │ ldrbmi sl, [r1], -r9, lsl #20 │ │ │ │ @ instruction: 0xf7584620 │ │ │ │ - ubfx pc, r9, #25, #16 │ │ │ │ + strb pc, [pc, r9, ror #25]! @ │ │ │ │ @ instruction: 0x4629463a │ │ │ │ - addsvs pc, r4, r8, asr #4 │ │ │ │ + addvs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8b6f06e │ │ │ │ @ instruction: 0xf1bee703 │ │ │ │ - andcs pc, r0, fp, lsl #17 │ │ │ │ - @ instruction: 0x63a4f24e │ │ │ │ + mulcs r0, fp, r8 │ │ │ │ + orrsvs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x61bcf248 │ │ │ │ + @ instruction: 0x61acf248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rscvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1519000 │ │ │ │ svclt 0x0000fdf7 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ @ instruction: 0x009557f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec40be8 │ │ │ │ + bl 0xfec40bc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ - bmi 0x515c08 │ │ │ │ + bmi 0x515be8 │ │ │ │ ldmdavs r2, {r0, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ ldmib r3, {r9}^ │ │ │ │ stmib sp, {r9, ip, sp}^ │ │ │ │ @ instruction: 0xf7ff3201 │ │ │ │ - blmi 0x3a93e0 │ │ │ │ - blls 0x1c3a78 │ │ │ │ + blmi 0x3a93c0 │ │ │ │ + blls 0x1c3a58 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ @ instruction: 0xf1befb04 │ │ │ │ - svclt 0x0000f84f │ │ │ │ + svclt 0x0000f85f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec40c40 │ │ │ │ + bl 0xfec40c20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ stmib sp, {r0, fp, sp, pc}^ │ │ │ │ - blmi 0x476658 │ │ │ │ + blmi 0x476638 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stc2l 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ eorvs r9, r3, r1, lsl #22 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1bebd10 │ │ │ │ - svclt 0x0000f823 │ │ │ │ + svclt 0x0000f833 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec40c98 │ │ │ │ + bl 0xfec40c78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ @ instruction: 0xf8dfb085 │ │ │ │ stmdbge r1, {r2, r6, lr, pc} │ │ │ │ ldmdavs fp, {r9, sp} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ @@ -222622,22 +222614,22 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r5, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x227c5a │ │ │ │ - @ instruction: 0xfff4f1bd │ │ │ │ + blx 0x227c3a │ │ │ │ + @ instruction: 0xf804f1be │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec40cf4 │ │ │ │ + bl 0xfec40cd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x82d8bc │ │ │ │ - blmi 0x855d88 │ │ │ │ + bmi 0x82d89c │ │ │ │ + blmi 0x855d68 │ │ │ │ svceq 0x0070ee1d │ │ │ │ eorls r6, r1, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrbtmi r2, [fp], #-256 @ 0xffffff00 │ │ │ │ addcs r6, r0, #1769472 @ 0x1b0000 │ │ │ │ stmdage r1, {r0, r1, r6, r7, fp, ip, lr} │ │ │ │ addsmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ @@ -222657,33 +222649,33 @@ │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r2, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xffb0f1bd │ │ │ │ + @ instruction: 0xffc0f1bd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r6, r2, lr, asr r3 │ │ │ │ + addeq r6, r2, lr, ror r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec40d80 │ │ │ │ + bl 0xfec40d60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrrmi 15, 5, r0, r5, cr8 │ │ │ │ - blmi 0x1255e20 │ │ │ │ + blmi 0x1255e00 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ strtls r6, [r3], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldrbtmi r4, [fp], #-1549 @ 0xfffff9f3 │ │ │ │ @ instruction: 0x4604681b │ │ │ │ @ instruction: 0xf8d758f7 │ │ │ │ teqlt r2, r0 @ │ │ │ │ tstppl r9, r6, lsl #10 @ p-variant is OBSOLETE │ │ │ │ tstcc r4, r0, lsl r6 │ │ │ │ @ instruction: 0xf7262280 │ │ │ │ - vstrcs s28, [r0, #-912] @ 0xfffffc70 │ │ │ │ + vstrcs s28, [r0, #-976] @ 0xfffffc30 │ │ │ │ addcs sp, r0, #56 @ 0x38 │ │ │ │ stmdage r3, {r8, sp} │ │ │ │ addsvc pc, r0, #14090240 @ 0xd70000 │ │ │ │ stcl 1, cr15, [lr, #-688] @ 0xfffffd50 │ │ │ │ @ instruction: 0xf18ca803 │ │ │ │ andcs pc, r0, #15936 @ 0x3e40 │ │ │ │ andcs sl, r2, r3, lsl #18 │ │ │ │ @@ -222705,16 +222697,16 @@ │ │ │ │ ldrcc r4, [r4], -sl, lsr #12 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ cdp2 1, 5, cr15, cr6, cr12, {4} │ │ │ │ ldrtmi r2, [r0], -r9, lsl #2 │ │ │ │ cdp2 1, 0, cr15, cr10, cr12, {4} │ │ │ │ @ instruction: 0x46302113 │ │ │ │ cdp2 1, 0, cr15, cr6, cr12, {4} │ │ │ │ - blmi 0x7b1c30 │ │ │ │ - blls 0x9c3c9c │ │ │ │ + blmi 0x7b1c10 │ │ │ │ + blls 0x9c3c7c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12d0300 │ │ │ │ tstcs r0, r5, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4621bdf0 │ │ │ │ @ instruction: 0xf18c4630 │ │ │ │ @@ -222723,119 +222715,119 @@ │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ cdp2 1, 1, cr15, cr2, cr12, {4} │ │ │ │ rscsle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf506e7f1 │ │ │ │ addcs r5, r0, #9 │ │ │ │ andscc r4, r4, r9, lsr #12 │ │ │ │ strpl pc, [r9], -r6, lsl #10 │ │ │ │ - b 0xfe1a7910 │ │ │ │ + b 0xfe5a78f0 │ │ │ │ bfi r3, r4, #12, #4 │ │ │ │ rsbsmi pc, lr, pc, asr #8 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ vaba.s8 q15, q12, │ │ │ │ - vsra.s64 d22, d28, #64 │ │ │ │ - blmi 0x22a148 │ │ │ │ + vaddw.s8 q11, q8, d28 │ │ │ │ + blmi 0x22a128 │ │ │ │ andls r2, r0, r9, ror #5 │ │ │ │ ldc2 1, cr15, [r6], {81} @ 0x51 │ │ │ │ - @ instruction: 0xff1af1bd │ │ │ │ + @ instruction: 0xff2af1bd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrdeq r6, [r2], r2 │ │ │ │ - ldrhteq lr, [r3], -r4 │ │ │ │ + strdeq r6, [r2], r2 │ │ │ │ + eorseq lr, r3, r4, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec40eb0 │ │ │ │ + bl 0xfec40e90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x3edc98 │ │ │ │ + blmi 0x3edc78 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ addcs r4, r0, #1048576 @ 0x100000 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r3, ip, asr r8 @ │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ andpl pc, r9, r0, lsl #10 │ │ │ │ @ instruction: 0xf7263014 │ │ │ │ - andcs lr, r0, r4, asr sl │ │ │ │ + andcs lr, r0, r4, ror #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ - addeq r6, r2, ip, lsr #3 │ │ │ │ + addeq r6, r2, ip, asr #3 │ │ │ │ vnmls.f64 d4, d13, d10 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ movwpl pc, #1283 @ 0x503 @ │ │ │ │ cmppcs ip, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ msrcc SPSR_s, #13828096 @ 0xd30000 │ │ │ │ addsmi r1, r8, #128, 20 @ 0x80000 │ │ │ │ andcs fp, r0, ip, lsr #30 │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - addeq r6, r2, sl, ror r1 │ │ │ │ + umulleq r6, r2, sl, r1 │ │ │ │ vnmls.f64 d4, d13, d13 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addscs pc, r0, #13828096 @ 0xd30000 │ │ │ │ andpl pc, r0, #8388608 @ 0x800000 │ │ │ │ msrcc SPSR_s, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0xf8d2b14b │ │ │ │ - bne 0xfe0f2aac │ │ │ │ + bne 0xfe0f2a8c │ │ │ │ svclt 0x00944283 │ │ │ │ andcs r2, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r2, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - addeq r6, r2, sl, asr #2 │ │ │ │ + addeq r6, r2, sl, ror #2 │ │ │ │ tsteq fp, fp, asr #16 │ │ │ │ - blmi 0x3df1a8 │ │ │ │ + blmi 0x3df188 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ @ instruction: 0xb12a2364 │ │ │ │ cmppcc ip, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ addmi r1, sl, #790528 @ 0xc1000 │ │ │ │ ldmne r0, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - addeq r6, r2, r8, lsl #2 │ │ │ │ + addeq r6, r2, r8, lsr #2 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ - blmi 0x7f5b58 │ │ │ │ + blmi 0x7f5b38 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ andvs r4, r4, ip, asr r3 │ │ │ │ ldrbtmi r4, [ip], #-3095 @ 0xfffff3e9 │ │ │ │ ldmdbpl r2, {r2, r5, fp, sp, lr} │ │ │ │ addscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ stcpl 5, cr15, [r0], {2} │ │ │ │ msrcs SPSR_s, #220, 16 @ 0xdc0000 │ │ │ │ @ instruction: 0xf8dcb1a2 │ │ │ │ - blvs 0x133ab38 │ │ │ │ + blvs 0x133ab18 │ │ │ │ @ instruction: 0xf85d1b09 │ │ │ │ addmi r4, sl, #4, 22 @ 0x1000 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ subvs r2, r2, r1, lsl #4 │ │ │ │ msrcc SPSR_s, #13828096 @ 0xd30000 │ │ │ │ andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ subvs r2, r2, r2, lsl #4 │ │ │ │ - blmi 0x227f68 │ │ │ │ + blmi 0x227f48 │ │ │ │ msrcc SPSR_s, #13828096 @ 0xd30000 │ │ │ │ andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldrdeq r6, [r2], r4 │ │ │ │ - strheq r6, [r2], lr │ │ │ │ + strdeq r6, [r2], r4 │ │ │ │ + ldrdeq r6, [r2], lr │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ - blmi 0x79dbd8 │ │ │ │ + blmi 0x79dbb8 │ │ │ │ ldrbtmi r6, [fp], #-2890 @ 0xfffff4b6 │ │ │ │ stmdavs r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andcc pc, r3, ip, asr r8 @ │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ movwpl pc, #1283 @ 0x503 @ │ │ │ │ cmppmi ip, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ @ instruction: 0xf8d31b12 │ │ │ │ @@ -222854,15 +222846,15 @@ │ │ │ │ stmvs r2, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ svcvs 0x0000f5b2 │ │ │ │ stmdavs r1, {r2, r8, r9, ip, lr, pc} │ │ │ │ @ instruction: 0xf04fe7ec │ │ │ │ @ instruction: 0xe7ee30ff │ │ │ │ andeq pc, fp, pc, rrx │ │ │ │ svclt 0x0000e7eb │ │ │ │ - addeq r6, r2, r2, asr r0 │ │ │ │ + addeq r6, r2, r2, ror r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ adclt r4, r5, r9, asr #22 │ │ │ │ strmi r6, [pc], -sp, lsl #16 │ │ │ │ @ instruction: 0x9323681b │ │ │ │ @@ -222873,28 +222865,28 @@ │ │ │ │ vqdmlal.s q10, d16, d0[5] │ │ │ │ ldclpl 3, cr0, [sp, #-592] @ 0xfffffdb0 │ │ │ │ ldmvs ip!, {r0, r3, r5, r7, r9, sl, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46412274 │ │ │ │ strls sl, [r3, #-2054] @ 0xfffff7fa │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ - bl 0xff3a6580 │ │ │ │ + bl 0xff3a6560 │ │ │ │ ldrdcs lr, [r3, -r7] │ │ │ │ orreq pc, r0, #52 @ 0x34 │ │ │ │ stcne 0, cr13, [r3, #104]! @ 0x68 │ │ │ │ ldccs 0, cr13, [r1, #-96] @ 0xffffffa0 │ │ │ │ ldccs 0, cr13, [sp, #-212] @ 0xffffff2c │ │ │ │ vst4.8 {d29,d31,d33,d35}, [pc :128], lr │ │ │ │ strbmi r3, [r5], -r0, lsl #6 │ │ │ │ adclt r4, r4, #64, 12 @ 0x4000000 │ │ │ │ andls pc, r0, r6, asr #17 │ │ │ │ movwcs r4, #796 @ 0x31c │ │ │ │ stceq 0, cr6, [r3], #-460 @ 0xfffffe34 │ │ │ │ eorlt r9, r4, #83886080 @ 0x5000000 │ │ │ │ - blcs 0x2421d4 │ │ │ │ + blcs 0x2421b4 │ │ │ │ ldm pc, {r2, r3, r6, fp, ip, lr, pc}^ @ │ │ │ │ stmdbeq r9, {r0, r1, ip, sp, lr, pc} │ │ │ │ ldmdacc ip!, {r0, r3, r8, r9, lr} │ │ │ │ movwcs fp, #548 @ 0x224 │ │ │ │ andls pc, r0, r6, asr #17 │ │ │ │ ldrhtvs r6, [r3], #-4 │ │ │ │ ldrshvs r6, [r1, -r2]! │ │ │ │ @@ -222908,15 +222900,15 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst2.16 {d22,d24}, [pc :256], r8 │ │ │ │ strbmi r2, [r5], -r0, lsr #7 │ │ │ │ ldmdbvs r8!, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ andle r2, sp, r1, lsl #24 │ │ │ │ cmnpeq pc, #16 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x111df78 │ │ │ │ + blcs 0x111df58 │ │ │ │ movtcs fp, #8143 @ 0x1fcf │ │ │ │ strbmi pc, [r4, #1612]! @ 0x64c @ │ │ │ │ ldreq pc, [r4, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf0205ceb │ │ │ │ tstmi r8, #127 @ 0x7f │ │ │ │ stmdapl r6, {r0, r1, r2, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ orrcs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -222925,22 +222917,22 @@ │ │ │ │ rscsvs lr, r2, lr, asr #15 │ │ │ │ cmnvs r0, r1, lsr r1 │ │ │ │ @ instruction: 0xf8c661b5 │ │ │ │ bfi r8, ip, #0, #8 │ │ │ │ @ instruction: 0xe7c560f2 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ │ │ │ │ str r4, [lr, sp, asr #12] │ │ │ │ - ldc2 1, cr15, [r8, #756] @ 0x2f4 │ │ │ │ + stc2 1, cr15, [r8, #756]! @ 0x2f4 │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ + vrsra.s64 d22, d4, #64 │ │ │ │ vcge.s8 d16, d8, d19 │ │ │ │ - vsra.s64 d22, d28, #64 │ │ │ │ + vaddw.s8 q11, q8, d28 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ andls r7, r0, sp, ror #5 │ │ │ │ - blx 0x226502 │ │ │ │ + blx 0x2264e2 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ andvs r6, r3, fp, lsl #16 │ │ │ │ subvs r6, r3, fp, asr #16 │ │ │ │ addvs r6, r3, fp, lsl #17 │ │ │ │ sbcvs r6, r3, fp, asr #17 │ │ │ │ tstvs r3, fp, lsl #18 │ │ │ │ cmpvs r3, fp, asr #18 │ │ │ │ @@ -222961,15 +222953,15 @@ │ │ │ │ addcs r0, ip, #28, 16 @ 0x1c0000 │ │ │ │ stmiapl fp, {r2, r9, sl, lr}^ │ │ │ │ tstcs r0, r0, asr r6 │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf1ac9303 │ │ │ │ addcs lr, ip, #32, 22 @ 0x8000 │ │ │ │ ldmdage r0!, {r8, sp} │ │ │ │ - bl 0x7a66e0 │ │ │ │ + bl 0x7a66c0 │ │ │ │ eorvs r2, fp, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c86033 │ │ │ │ stccs 0, cr3, [r0], {-0} │ │ │ │ cmnphi r9, r0 @ p-variant is OBSOLETE │ │ │ │ strbmi pc, [r4, ip, asr #12]! @ │ │ │ │ ldreq pc, [r4, r0, asr #5] │ │ │ │ stmdbeq r0!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -222977,15 +222969,15 @@ │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ andmi pc, r0, r9, asr #17 │ │ │ │ stc2 0, cr15, [r8, #-392] @ 0xfffffe78 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf8d98201 │ │ │ │ mrrcne 0, 0, r3, r8, cr0 │ │ │ │ andeq pc, r0, r9, asr #17 │ │ │ │ - blcs 0x9080dc │ │ │ │ + blcs 0x9080bc │ │ │ │ mvnshi pc, r0, asr #32 │ │ │ │ andcs r4, sl, #45088768 @ 0x2b00000 │ │ │ │ @ instruction: 0xf0624649 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnhi pc, r0, asr #32 │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ @ instruction: 0xf8c91c58 │ │ │ │ @@ -222993,76 +222985,76 @@ │ │ │ │ @ instruction: 0xf0402b20 │ │ │ │ @ instruction: 0x464381d7 │ │ │ │ strbmi r2, [r9], -sl, lsl #4 │ │ │ │ stc2l 0, cr15, [r6], #392 @ 0x188 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x81bef040 │ │ │ │ ldrdcs pc, [r0], -r9 │ │ │ │ - blcs 0x1080fc │ │ │ │ - blcs 0xc19d14 │ │ │ │ + blcs 0x1080dc │ │ │ │ + blcs 0xc19cf4 │ │ │ │ @ instruction: 0x81b6f040 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ svclt 0x00c82900 │ │ │ │ ldcle 8, cr6, [sp, #-200] @ 0xffffff38 │ │ │ │ msreq CPSR_, #-2147483608 @ 0x80000028 │ │ │ │ stmdale fp!, {r5, r8, r9, fp, sp} │ │ │ │ stc2 1, cr15, [r0], #-560 @ 0xfffffdd0 │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0xf18cdc17 │ │ │ │ stmdavs fp!, {r0, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - blle 0x57ab40 │ │ │ │ - bllt 0x1f814cc │ │ │ │ + blle 0x57ab20 │ │ │ │ + bllt 0x1f814ac │ │ │ │ mrrcne 8, 3, r6, r8, cr1 │ │ │ │ strcc r5, [r1], #-1273 @ 0xfffffb07 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ eorvs r1, r8, sl, asr #24 │ │ │ │ mlasvs r2, ip, r2, r4 │ │ │ │ @ instruction: 0xf8d9dbe4 │ │ │ │ ldmdavc r3, {sp} │ │ │ │ mrrcne 3, 8, fp, r4, cr3 │ │ │ │ @ instruction: 0xf643e7a2 │ │ │ │ vmla.i d19, d0, d0[1] │ │ │ │ swpcs r0, r5, [r1] │ │ │ │ - rsbsvc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + rsbvc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1bd6800 │ │ │ │ - andcs pc, r1, r3, lsl fp @ │ │ │ │ + andcs pc, r1, r3, lsr #22 │ │ │ │ @ instruction: 0xf944f18d │ │ │ │ subcc pc, r4, r3, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ tstcs r1, r3, lsl r6 │ │ │ │ - subsvc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + subvc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1bd6800 │ │ │ │ - andcs pc, r1, r3, lsl #22 │ │ │ │ + andcs pc, r1, r3, lsl fp @ │ │ │ │ @ instruction: 0xf934f18d │ │ │ │ subcc pc, r4, r3, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ mrscs r9, R9_usr │ │ │ │ - addsvc pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + addvc pc, r0, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1bd6800 │ │ │ │ - strdcs pc, [r1], -r3 │ │ │ │ + andcs pc, r1, r3, lsl #22 │ │ │ │ @ instruction: 0xf924f18d │ │ │ │ strbtmi pc, [r4], #1612 @ 0x64c @ │ │ │ │ ldreq pc, [r4], #704 @ 0x2c0 │ │ │ │ vcgt.s8 d18, d5, d0 │ │ │ │ vabdl.s8 , d16, d28 │ │ │ │ @ instruction: 0x71a30795 │ │ │ │ - blx 0xff3a67ae │ │ │ │ + blx 0xff3a678e │ │ │ │ and r4, r9, r3, lsl #12 │ │ │ │ ldmdblt r2!, {r1, r5, r6, r7, sl, fp, ip, lr} │ │ │ │ strbcs pc, [r4, #-2263] @ 0xfffff729 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf8c780ec │ │ │ │ movwcc r3, #5444 @ 0x1544 │ │ │ │ @ instruction: 0xf18c602b │ │ │ │ stmdavs fp!, {r0, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - stclle 2, cr4, [pc, #524]! @ 0xea3ac │ │ │ │ - blx 0xff0267d6 │ │ │ │ + stclle 2, cr4, [pc, #524]! @ 0xea38c │ │ │ │ + blx 0xff0267b6 │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ smlawthi r4, r0, r2, pc @ │ │ │ │ stclmi 6, cr15, [r4], #304 @ 0x130 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ vhsub.s8 d18, d5, d1 │ │ │ │ vabdl.s8 , d16, d28 │ │ │ │ @ instruction: 0x46640795 │ │ │ │ @@ -223070,15 +223062,15 @@ │ │ │ │ eorvs r0, sl, r0, lsl #28 │ │ │ │ ldrmi lr, [r3], r0 │ │ │ │ svccc 0x0001f811 │ │ │ │ ldclpl 1, cr11, [r8], #140 @ 0x8c │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ ldrbtpl r8, [sl], #247 @ 0xf7 │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ - bcs 0x112d9e8 │ │ │ │ + bcs 0x112d9c8 │ │ │ │ stmdbmi r4, {r0, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x71a32306 │ │ │ │ svccc 0x0001f81c │ │ │ │ @ instruction: 0xf88cb90b │ │ │ │ strmi r2, [ip] │ │ │ │ strdcs sp, [r0, -r8] │ │ │ │ strtvc pc, [ip], #581 @ 0x245 │ │ │ │ @@ -223095,33 +223087,33 @@ │ │ │ │ addmi ip, r3, #0 │ │ │ │ movtcs sp, #4597 @ 0x11f5 │ │ │ │ stmdbcs r0, {r0, r1, r4, r5, sp, lr} │ │ │ │ addshi pc, r5, r0 │ │ │ │ andls pc, r0, r8, asr #17 │ │ │ │ cmnpeq r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x1042b4 │ │ │ │ + blcs 0x104294 │ │ │ │ addshi pc, r0, r0, asr #32 │ │ │ │ tstcs r0, r3, lsl #22 │ │ │ │ stcmi 6, cr4, [sl, #-32]! @ 0xffffffe0 │ │ │ │ andpl pc, r9, #12582912 @ 0xc00000 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x26013214 │ │ │ │ - blx 0x1626894 │ │ │ │ + blx 0x1626874 │ │ │ │ @ instruction: 0xf18ca80e │ │ │ │ movwcs pc, #19115 @ 0x4aab @ │ │ │ │ addcc pc, r4, sl, asr #17 │ │ │ │ - mvnsvs pc, #-1610612732 @ 0xa0000004 │ │ │ │ + bicsvs pc, r9, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #58048 @ 0xe2c0 @ │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ mcrcs 0, 0, lr, cr3, cr4, {0} │ │ │ │ ldrbmi fp, [r1], -ip, lsr #31 │ │ │ │ - bge 0xcf2688 │ │ │ │ + bge 0xcf2668 │ │ │ │ @ instruction: 0xf18c4640 │ │ │ │ - blls 0xd2882c │ │ │ │ + blls 0xd2880c │ │ │ │ movweq pc, #4515 @ 0x11a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf845095b │ │ │ │ strcc r3, [r1], -r9, lsr #32 │ │ │ │ stmdbeq r5, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ eorle r2, fp, r1, asr #28 │ │ │ │ svchi 0x0001f814 │ │ │ │ @@ -223132,22 +223124,22 @@ │ │ │ │ ldrbmi fp, [r1], -ip, lsl #30 │ │ │ │ strb r2, [r0, r0, lsl #2]! │ │ │ │ @ instruction: 0x4630aa30 │ │ │ │ strcs r2, [r7], -r0, lsl #2 │ │ │ │ @ instruction: 0xf946f18c │ │ │ │ ldrbmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf18c4640 │ │ │ │ - blls 0xd287e0 │ │ │ │ + blls 0xd287c0 │ │ │ │ movweq pc, #4515 @ 0x11a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf845095b │ │ │ │ @ instruction: 0xf1093029 │ │ │ │ ldrb r0, [fp, r5, lsl #18] │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r5, r2, r6, ror #28 │ │ │ │ + addeq r5, r2, r6, lsl #29 │ │ │ │ addseq ip, r4, r4, lsr #26 │ │ │ │ @ instruction: 0x009557f0 │ │ │ │ @ instruction: 0xf8d72200 │ │ │ │ ldrbmi r0, [r1], -r4, asr #10 │ │ │ │ @ instruction: 0xf928f18c │ │ │ │ ldmdavs sl, {r1, r2, r3, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, asr fp │ │ │ │ @@ -223159,120 +223151,120 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf18c8ff0 │ │ │ │ @ instruction: 0xf64cfaed │ │ │ │ vmls.i d20, d16, d0[5] │ │ │ │ stcne 4, cr0, [r3], {148} @ 0x94 │ │ │ │ and r2, r6, r0, lsr #4 │ │ │ │ - bcs 0x1104410 │ │ │ │ + bcs 0x11043f0 │ │ │ │ svcge 0x0010f73f │ │ │ │ movwcc r5, #5346 @ 0x14e2 │ │ │ │ eorvs r3, fp, r1, lsl #4 │ │ │ │ @ instruction: 0xf18c6032 │ │ │ │ stmdavs fp!, {r0, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [r1, #524]! @ 0x20c │ │ │ │ strmi lr, [r9], r4, lsl #14 │ │ │ │ andcs lr, r6, #27787264 @ 0x1a80000 │ │ │ │ ldr r5, [r9, -r2, ror #9] │ │ │ │ msrmi CPSR_f, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x10c3e4 │ │ │ │ + blcs 0x10c3c4 │ │ │ │ svcge 0x0068f43f │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0060f57f │ │ │ │ cmppvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x108404 │ │ │ │ + blcs 0x1083e4 │ │ │ │ stcge 0, cr13, [r8, #-240] @ 0xffffff10 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ - stc2 1, cr15, [r0, #-700]! @ 0xfffffd44 │ │ │ │ + ldc2 1, cr15, [r0, #-700]! @ 0xfffffd44 │ │ │ │ cdp2 0, 13, cr15, cr0, cr3, {3} │ │ │ │ strmi r9, [r1], -sl, lsl #22 │ │ │ │ @ instruction: 0xf8cd9a08 │ │ │ │ vhadd.s8 d25, d8, d0 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vmla.i d23, d16, d0[6] │ │ │ │ @ instruction: 0xf06d002e │ │ │ │ strb pc, [r1, -sp, lsr #23] @ │ │ │ │ @ instruction: 0xf1be6033 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andlt pc, r0, r5, asr #17 │ │ │ │ strbcc pc, [r4], #-1603 @ 0xfffff9bd @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ mrscs r9, (UNDEF: 1) │ │ │ │ - sbcsvc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + sbcvc pc, ip, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1bd6820 │ │ │ │ - andcs pc, r1, fp, lsr #19 │ │ │ │ + @ instruction: 0x2001f9bb │ │ │ │ @ instruction: 0xffdcf18c │ │ │ │ movtcc pc, #17987 @ 0x4643 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, r5, lsr r2 │ │ │ │ - adcvc pc, r4, r8, asr #4 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf19b681b │ │ │ │ andcs pc, r1, pc, ror #26 │ │ │ │ @ instruction: 0xffccf18c │ │ │ │ @ instruction: 0xf6484649 │ │ │ │ - vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q8, d0, d28 │ │ │ │ @ instruction: 0xf06d002e │ │ │ │ @ instruction: 0xe713fb7f │ │ │ │ movtcc pc, #17987 @ 0x4643 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, r9, lsr #4 │ │ │ │ - eorvc pc, r8, r8, asr #4 │ │ │ │ + andsvc pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf19b681b │ │ │ │ andcs pc, r1, r7, asr sp @ │ │ │ │ @ instruction: 0xffb4f18c │ │ │ │ movtcc pc, #17987 @ 0x4643 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, r8, lsr #4 │ │ │ │ - rscsvs pc, ip, r8, asr #4 │ │ │ │ + rscvs pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf19b681b │ │ │ │ andcs pc, r1, r7, asr #26 │ │ │ │ @ instruction: 0xffa4f18c │ │ │ │ movtcc pc, #17987 @ 0x4643 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, sl, lsr #4 │ │ │ │ - sbcsvs pc, r0, r8, asr #4 │ │ │ │ + sbcvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf19b681b │ │ │ │ andcs pc, r1, r7, lsr sp @ │ │ │ │ @ instruction: 0xff94f18c │ │ │ │ - blx 0xa26b7e │ │ │ │ + blx 0xe26b5e │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ - blmi 0xe3bd10 │ │ │ │ + blmi 0xe3bcf0 │ │ │ │ strmi fp, [r6], -r8, lsl #1 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cmnpeq r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ @ instruction: 0xf8d0681b │ │ │ │ - bllt 0x5c6ec4 │ │ │ │ + bllt 0x5c6ea4 │ │ │ │ addcs r8, r0, #573440 @ 0x8c000 │ │ │ │ @ instruction: 0xf1074621 │ │ │ │ - b 0x11aa820 │ │ │ │ + b 0x11aa800 │ │ │ │ adcvs r4, r3, r8, lsl #6 │ │ │ │ - cdp 7, 5, cr15, cr2, cr5, {1} │ │ │ │ + cdp 7, 6, cr15, cr2, cr5, {1} │ │ │ │ @ instruction: 0xf5072201 │ │ │ │ @ instruction: 0xf8c75300 │ │ │ │ @ instruction: 0xf8c350d0 │ │ │ │ - blmi 0x9b3248 │ │ │ │ - blls 0x2c4554 │ │ │ │ + blmi 0x9b3228 │ │ │ │ + blls 0x2c4534 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle sp, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -223286,91 +223278,91 @@ │ │ │ │ vrshl.s8 , q7, q15 │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ smlatbcs r0, fp, r1, fp │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ @ instruction: 0xf1af1104 │ │ │ │ - @ instruction: 0xf063fc55 │ │ │ │ - blls 0x229d5c │ │ │ │ - bls 0x17bd50 │ │ │ │ + @ instruction: 0xf063fc65 │ │ │ │ + blls 0x229d3c │ │ │ │ + bls 0x17bd30 │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - rsbseq pc, r4, r8, asr #12 │ │ │ │ + rsbeq pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff9a6710 │ │ │ │ + blx 0xff9a66f0 │ │ │ │ @ instruction: 0x4631e7b2 │ │ │ │ @ instruction: 0xf648462a │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vshr.s64 d16, d8, #64 │ │ │ │ @ instruction: 0xf06d002e │ │ │ │ sbfx pc, r9, #21, #10 │ │ │ │ - blx 0xfeca6c68 │ │ │ │ + blx 0xff0a6c48 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41780 │ │ │ │ + bl 0xfec41760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x6ee328 │ │ │ │ - blmi 0x716818 │ │ │ │ + bmi 0x6ee308 │ │ │ │ + blmi 0x7167f8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ eorls r6, r1, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrbtmi r4, [fp], #-1540 @ 0xfffff9fc │ │ │ │ rsbscs r6, ip, #1769472 @ 0x1b0000 │ │ │ │ stmdage r2, {r8, sp} │ │ │ │ andpl pc, r3, ip, asr r8 @ │ │ │ │ ldmda ip, {r2, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs sl, r0, #1024 @ 0x400 │ │ │ │ andpl pc, r8, r5, lsl #10 │ │ │ │ andscc r4, r0, r1, lsr #12 │ │ │ │ strls r2, [r1], #-1408 @ 0xfffffa80 │ │ │ │ @ instruction: 0xf7ff9503 │ │ │ │ - blmi 0x36a358 │ │ │ │ - blls 0x944630 │ │ │ │ + blmi 0x36a338 │ │ │ │ + blls 0x944610 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r3, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x1e26cdc │ │ │ │ + blx 0xfe226cbc │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrdeq r5, [r2], r2 │ │ │ │ + strdeq r5, [r2], r2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec417f8 │ │ │ │ + bl 0xfec417d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r9], {96} @ 0x60 │ │ │ │ - blmi 0x756890 │ │ │ │ + blmi 0x756870 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ strtls r6, [r1], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldrbtmi r4, [fp], #-1550 @ 0xfffff9f2 │ │ │ │ @ instruction: 0x4604681b │ │ │ │ tstcs r0, r5, lsl r6 │ │ │ │ stmdage r2, {r2, r3, r4, r5, r6, r9, sp} │ │ │ │ andvc pc, r3, ip, asr r8 @ │ │ │ │ ldmda lr, {r2, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs sl, r3, #1024 @ 0x400 │ │ │ │ andpl pc, r8, r7, lsl #10 │ │ │ │ andscc r4, r0, r1, lsr #12 │ │ │ │ stmib sp, {r0, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff6503 │ │ │ │ - blmi 0x36a2dc │ │ │ │ - blls 0x9446ac │ │ │ │ + blmi 0x36a2bc │ │ │ │ + blls 0x94468c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r3, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xea6d58 │ │ │ │ + blx 0x12a6d38 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r5, r2, sl, asr r8 │ │ │ │ + addeq r5, r2, sl, ror r8 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec41874 │ │ │ │ + bl 0xfec41854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr7, cr0, {7} │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ ldrmi r4, [lr], -sp, lsl #12 │ │ │ │ ldrdgt pc, [r4], r7 @ │ │ │ │ @ instruction: 0x9010f8dd │ │ │ │ ldrdhi pc, [r0], -ip @ │ │ │ │ @@ -223381,30 +223373,30 @@ │ │ │ │ svclt 0x000c000b │ │ │ │ tstcs r1, r2, lsl #2 │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ @ instruction: 0xf44fffa1 │ │ │ │ strbmi r3, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf75132d4 │ │ │ │ - svclt 0x0000fb27 │ │ │ │ + svclt 0x0000fb37 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec418c8 │ │ │ │ + bl 0xfec418a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr7, cr8, {7} │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @ instruction: 0xf8d7461d │ │ │ │ - bvs 0x20c696c │ │ │ │ + bvs 0x20c694c │ │ │ │ ldrmi fp, [r8, r7, lsl #2]! │ │ │ │ andcs r2, r7, r1, lsl #2 │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ @ instruction: 0xf44fff83 │ │ │ │ strtmi r3, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf75132d4 │ │ │ │ - svclt 0x0000fb09 │ │ │ │ + svclt 0x0000fb19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ umlalslt r4, r1, pc, ip @ │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ stmdavs r4!, {r4, r5, r6, r8, r9, sl, fp, pc} │ │ │ │ @@ -223417,42 +223409,42 @@ │ │ │ │ @ instruction: 0xf8d77003 │ │ │ │ @ instruction: 0xf1ab9290 │ │ │ │ vrecps.f32 d30, d21, d6 │ │ │ │ vsubw.s8 , q8, d28 │ │ │ │ @ instruction: 0xf8d30395 │ │ │ │ adcmi r3, r3, #68, 10 @ 0x11000000 │ │ │ │ mrshi pc, (UNDEF: 3) @ │ │ │ │ - blcs 0x1049fc │ │ │ │ + blcs 0x1049dc │ │ │ │ svcne 0x0022dd08 │ │ │ │ stmdale r5, {r0, r1, r2, r9, fp, sp} │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ strls r9, [r4, #-658] @ 0xfffffd6e │ │ │ │ strgt r0, [r4], #-1170 @ 0xfffffb6e │ │ │ │ - bcs 0x10b20f0 │ │ │ │ + bcs 0x10b20d0 │ │ │ │ andcs sp, r0, #7798784 @ 0x770000 │ │ │ │ andls r9, r4, #1610612736 @ 0x60000000 │ │ │ │ - bmi 0xffa280a4 │ │ │ │ - beq 0xfe627278 │ │ │ │ + bmi 0xffa28084 │ │ │ │ + beq 0xfe627258 │ │ │ │ andcs pc, r4, sl, lsl r8 @ │ │ │ │ @ instruction: 0xf1029205 │ │ │ │ @ instruction: 0xf1bb3bff │ │ │ │ stmdale r8!, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp}^ │ │ │ │ rsbseq pc, r0, #81788928 @ 0x4e00000 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ - bcs 0x1047dc │ │ │ │ + bcs 0x1047bc │ │ │ │ tstphi r0, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stccs 8, cr6, [r0], {44} @ 0x2c │ │ │ │ mcrrcs 13, 0, sp, r0, cr4 │ │ │ │ msrhi SP_hyp, r0 │ │ │ │ andmi pc, r4, sl, lsl r8 @ │ │ │ │ rsbscs r2, r4, #0, 2 │ │ │ │ tstls r0, #1114112 @ 0x110000 │ │ │ │ strls r9, [lr], #-775 @ 0xfffffcf9 │ │ │ │ @ instruction: 0xf1ab910f │ │ │ │ - blls 0x2e6514 │ │ │ │ + blls 0x2e64f4 │ │ │ │ addeq pc, r0, #51 @ 0x33 │ │ │ │ sbcshi pc, r0, r0 │ │ │ │ @ instruction: 0xf0001d99 │ │ │ │ ldmib r5, {r0, r2, r3, r6, r7, pc}^ │ │ │ │ ldccs 2, cr1, [r1], {3} │ │ │ │ teqphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00042c1d │ │ │ │ @@ -223461,19 +223453,19 @@ │ │ │ │ msrhi CPSR_c, r0, asr #32 │ │ │ │ addslt r2, fp, #132, 8 @ 0x84000000 │ │ │ │ stmdbge lr, {r0, r1, r4, r8, r9, lr} │ │ │ │ tstls r0, #128, 4 │ │ │ │ strls pc, [fp], #-2820 @ 0xfffff4fc │ │ │ │ stmdbpl r0, {r0, r3, r8, sl, ip, sp, lr, pc} │ │ │ │ adcvc pc, ip, r4, lsl #10 │ │ │ │ - ldc 7, cr15, [lr], #148 @ 0x94 │ │ │ │ + stcl 7, cr15, [lr], {37} @ 0x25 │ │ │ │ @ instruction: 0xf8c49b05 │ │ │ │ movwcs r3, #4436 @ 0x1154 │ │ │ │ cmppcc r8, #13172736 @ p-variant is OBSOLETE @ 0xc90000 │ │ │ │ - blcs 0x111420 │ │ │ │ + blcs 0x111400 │ │ │ │ cmpphi r0, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ vmla.f32 q11, , q9 │ │ │ │ vrsra.s64 d22, d12, #64 │ │ │ │ addsmi r0, sl, #4, 6 @ 0x10000000 │ │ │ │ vmla.i8 d29, d1, d6 │ │ │ │ vaddw.s8 q11, q8, d28 │ │ │ │ addmi r0, sl, #4, 2 │ │ │ │ @@ -223484,16 +223476,16 @@ │ │ │ │ @ instruction: 0x462066f3 │ │ │ │ @ instruction: 0xfffaf18b │ │ │ │ strtmi r2, [r0], -r7, lsl #2 │ │ │ │ @ instruction: 0xfff6f18b │ │ │ │ ldrbtmi r4, [fp], #-2897 @ 0xfffff4af │ │ │ │ @ instruction: 0xf858681b │ │ │ │ @ instruction: 0xf7270003 │ │ │ │ - blmi 0x1429ba0 │ │ │ │ - blls 0xcc48c8 │ │ │ │ + blmi 0x1429bc0 │ │ │ │ + blls 0xcc48a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorslt r8, r1, r3, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -223506,104 +223498,104 @@ │ │ │ │ vadd.i8 d31, d23, d29 │ │ │ │ vqdmlal.s q8, d0, d0[7] │ │ │ │ pkhbtmi r2, r2, r5, lsl #7 │ │ │ │ ldmdavs fp, {r1, r3, fp, ip, pc} │ │ │ │ @ instruction: 0xf0311ac0 │ │ │ │ andls pc, r4, r9, lsr #26 │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ - blcs 0x144b60 │ │ │ │ - bls 0x39a528 │ │ │ │ + blcs 0x144b40 │ │ │ │ + bls 0x39a508 │ │ │ │ @ instruction: 0xf47f9206 │ │ │ │ vrecps.f32 q13, q2, │ │ │ │ vorr.i32 , #1024 @ 0x00000400 │ │ │ │ stmiavs ip!, {r0, r2, r4, r7, r8, r9}^ │ │ │ │ msreq SPSR_f, r6, lsl #2 │ │ │ │ andcs r2, r2, r0, lsl #4 │ │ │ │ - bne 0xffa04940 │ │ │ │ + bne 0xffa04920 │ │ │ │ @ instruction: 0xff1af18b │ │ │ │ ldrbmi r9, [r2], -sl, lsl #22 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ mcr2 7, 7, pc, cr14, cr15, {7} @ │ │ │ │ cmppvc r4, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmdage r9, {r2, r4, r5, r7, r8, fp, sp, lr} │ │ │ │ ldmdavs fp, {r1, r3, r5, r6, r7, fp, sp, lr} │ │ │ │ strbcs pc, [r0], #964 @ 0x3c4 @ │ │ │ │ stmdbeq r3, {r1, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ ldclvs 6, cr4, [r3, #132]! @ 0x84 │ │ │ │ @ instruction: 0xf7f09309 │ │ │ │ sxtab16mi pc, r0, r5, ror #16 @ │ │ │ │ eorsle r2, fp, r0, lsl #24 │ │ │ │ - blcs 0x184bbc │ │ │ │ + blcs 0x184b9c │ │ │ │ stmdacs r2, {r1, r2, r3, r5, ip, lr, pc} │ │ │ │ vhadd.s8 d29, d7, d14 │ │ │ │ vqdmlal.s q8, d0, d0[7] │ │ │ │ stmdals r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - bne 0xff104990 │ │ │ │ + bne 0xff104970 │ │ │ │ stc2l 0, cr15, [sl], #196 @ 0xc4 │ │ │ │ adcle r2, r9, r0, lsl #16 │ │ │ │ - blcs 0x184bdc │ │ │ │ + blcs 0x184bbc │ │ │ │ addshi pc, r8, r0 │ │ │ │ @ instruction: 0xf1062501 │ │ │ │ andcs r0, r0, #104, 2 │ │ │ │ @ instruction: 0xf18b2002 │ │ │ │ stcls 14, cr15, [r9], {229} @ 0xe5 │ │ │ │ strbmi r4, [r2], -fp, lsr #12 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0xf509fe8d │ │ │ │ movwcs r5, #6400 @ 0x1900 │ │ │ │ @ instruction: 0xf8c94638 │ │ │ │ @ instruction: 0xf7273358 │ │ │ │ - ldrb pc, [sl, -sp, asr #24]! @ │ │ │ │ + @ instruction: 0xe77afc5d │ │ │ │ andsls r6, r1, #15335424 @ 0xea0000 │ │ │ │ andsls r6, r2, #688128 @ 0xa8000 │ │ │ │ ldr r2, [r9, -r0, lsl #4]! │ │ │ │ strbmi r9, [fp], -r9, lsl #20 │ │ │ │ msreq SPSR_f, r6, lsl #2 │ │ │ │ @ instruction: 0xf7f04638 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x006bf47f │ │ │ │ svceq 0x0002f1b8 │ │ │ │ strb sp, [pc, r5, asr #3] │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r5, r2, ip, asr #14 │ │ │ │ - addeq r5, r2, lr, lsl r6 │ │ │ │ + addeq r5, r2, ip, ror #14 │ │ │ │ + addeq r5, r2, lr, lsr r6 │ │ │ │ andsmi pc, r6, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ - bcs 0x10c9ec │ │ │ │ + bcs 0x10c9cc │ │ │ │ mrcge 4, 7, APSR_nzcv, cr8, cr15, {1} │ │ │ │ rscsvc pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [r0], #-2066 @ 0xfffff7ee │ │ │ │ mrcge 5, 7, APSR_nzcv, cr0, cr15, {3} │ │ │ │ cmppvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf507781a │ │ │ │ tstcc r0, #8, 6 @ 0x20000000 │ │ │ │ subsle r2, r6, r0, lsl #20 │ │ │ │ stmdage sl, {r8, sp} │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r3, r8, ip}^ │ │ │ │ @ instruction: 0xf1af110c │ │ │ │ - @ instruction: 0xf063fa07 │ │ │ │ - blls 0x2e98c0 │ │ │ │ + @ instruction: 0xf063fa17 │ │ │ │ + blls 0x2e98a0 │ │ │ │ strmi r9, [r1], -r0, lsl #6 │ │ │ │ @ instruction: 0xf6489b05 │ │ │ │ - vmla.i d16, d16, d0[3] │ │ │ │ + vshr.s64 d16, d28, #64 │ │ │ │ movwls r0, #8238 @ 0x202e │ │ │ │ - blls 0x411220 │ │ │ │ + blls 0x411200 │ │ │ │ @ instruction: 0xf06d9401 │ │ │ │ stmiavs fp!, {r0, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ - ldc 6, cr14, [pc, #808] @ 0xead2c │ │ │ │ + ldc 6, cr14, [pc, #808] @ 0xead0c │ │ │ │ rsbscs r7, r4, #40, 22 @ 0xa000 │ │ │ │ ldmdage r1, {r8, sp} │ │ │ │ stc 3, cr9, [sp, #28] │ │ │ │ @ instruction: 0xf1ab7b0e │ │ │ │ - blls 0x2e62b8 │ │ │ │ + blls 0x2e6298 │ │ │ │ addeq pc, r0, #51 @ 0x33 │ │ │ │ ldcne 0, cr13, [sl, #648] @ 0x288 │ │ │ │ ldmib r5, {r5, r7, ip, lr, pc}^ │ │ │ │ stmib sp, {r0, r1, r9, ip}^ │ │ │ │ stmdbvs sl!, {r0, r4, r9, ip}^ │ │ │ │ vst1.8 {d25-d28}, [pc :64], r3 │ │ │ │ ldrb r2, [r7], r0, lsr #5 │ │ │ │ @@ -223621,74 +223613,74 @@ │ │ │ │ ldrt r2, [pc], r0, lsl #5 │ │ │ │ @ instruction: 0xf7f04648 │ │ │ │ @ instruction: 0x0704f89b │ │ │ │ strcs fp, [r0, #-3912] @ 0xfffff0b8 │ │ │ │ svcge 0x0061f53f │ │ │ │ adcvs r2, fp, r1, lsl #6 │ │ │ │ @ instruction: 0x4619e75c │ │ │ │ - blls 0x23c308 │ │ │ │ - andne pc, r8, r8, asr #12 │ │ │ │ + blls 0x23c2e8 │ │ │ │ + rscseq pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf84af06d │ │ │ │ str r6, [r3], fp, lsr #17 │ │ │ │ - @ instruction: 0xf81ef1bd │ │ │ │ + @ instruction: 0xf82ef1bd │ │ │ │ orrcc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrtmi r9, [r8], -r6, lsl #18 │ │ │ │ sbcscc pc, r4, #13041664 @ 0xc70000 │ │ │ │ - @ instruction: 0xf934f751 │ │ │ │ + @ instruction: 0xf944f751 │ │ │ │ andeq r0, r0, r1, asr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec41cb4 │ │ │ │ + bl 0xfec41c94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x82e87c │ │ │ │ + blmi 0x82e85c │ │ │ │ stmdacs fp, {r1, r5, r7, ip, sp, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs fp, r0, #2, 30 │ │ │ │ @ instruction: 0x73acf245 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ svclt 0x0008a802 │ │ │ │ smlabtcs ip, r3, r8, pc @ │ │ │ │ - blmi 0x5b34d8 │ │ │ │ + blmi 0x5b34b8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andmi pc, r3, ip, asr r8 @ │ │ │ │ ldc 1, cr15, [r8, #684]! @ 0x2ac │ │ │ │ - blge 0x132f24 │ │ │ │ + blge 0x132f04 │ │ │ │ andpl pc, r8, r4, lsl #10 │ │ │ │ andscc r2, r0, r0, lsl #4 │ │ │ │ smlabbls r1, r0, r4, r2 │ │ │ │ @ instruction: 0xf7ff9403 │ │ │ │ - blmi 0x369e10 │ │ │ │ - blls 0x944b78 │ │ │ │ + blmi 0x369df0 │ │ │ │ + blls 0x944b58 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xffd0f1bc │ │ │ │ + @ instruction: 0xffe0f1bc │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r5, r2, r4, lsl #7 │ │ │ │ + addeq r5, r2, r4, lsr #7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41d40 │ │ │ │ + bl 0xfec41d20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ strmi r4, [ip], -pc, lsr #22 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r3, #8960 @ 0x2300 │ │ │ │ ldmdblt r0!, {r0, r3, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - blmi 0xaf2b68 │ │ │ │ - blls 0x1c4bd4 │ │ │ │ + blmi 0xaf2b48 │ │ │ │ + blls 0x1c4bb4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_und │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x460fbdf0 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ @@ -223700,48 +223692,48 @@ │ │ │ │ stccs 1, cr13, [r0], {227} @ 0xe3 │ │ │ │ strbtmi sp, [fp], -r0, ror #1 │ │ │ │ eorsvs ip, r8, r7, lsl #22 │ │ │ │ adcsvs r6, sl, r9, ror r0 │ │ │ │ andcs lr, ip, #57147392 @ 0x3680000 │ │ │ │ @ instruction: 0xf01b2003 │ │ │ │ strmi pc, [r7], -r1, lsr #16 │ │ │ │ - blmi 0x6177bc │ │ │ │ + blmi 0x61779c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ @ instruction: 0xf8d32364 │ │ │ │ movwcs r1, #9052 @ 0x235c │ │ │ │ @ instruction: 0xb12a9100 │ │ │ │ - bne 0x17c59ac │ │ │ │ + bne 0x17c598c │ │ │ │ svclt 0x0094429a │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ andcc lr, r1, #3358720 @ 0x334000 │ │ │ │ bicle r2, r9, r0, lsl #26 │ │ │ │ - blgt 0x2bc5a0 │ │ │ │ + blgt 0x2bc580 │ │ │ │ rsbsvs r6, r9, r8, lsr r0 │ │ │ │ @ instruction: 0xe7b360ba │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf1bce7b1 │ │ │ │ - svclt 0x0000ff65 │ │ │ │ + svclt 0x0000ff75 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r5, r2, ip, lsr #5 │ │ │ │ + addeq r5, r2, ip, asr #5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ ldmdaeq r0!, {r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - bmi 0xfe8fc484 │ │ │ │ + bmi 0xfe8fc464 │ │ │ │ strmi fp, [r7], -fp, lsr #1 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ ldmdavs r2, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9229 │ │ │ │ - blcs 0xeb440 │ │ │ │ + blcs 0xeb420 │ │ │ │ sbcshi pc, r0, r0, asr #32 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r8, ip, sp, lr, pc}^ @ │ │ │ │ svceq 0x003ff1b9 │ │ │ │ tstphi r2, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ svccs 0x0013b124 │ │ │ │ svccs 0x0009bf18 │ │ │ │ mrshi pc, (UNDEF: 12) @ │ │ │ │ @@ -223758,15 +223750,15 @@ │ │ │ │ @ instruction: 0xf505fd43 │ │ │ │ tstcc r8, #872415232 @ 0x34000000 │ │ │ │ vaddw.u q1, , d1 │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmda r3, {r8, r9, sl, fp, sp}^ │ │ │ │ stmdacs r0, {ip} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bcs 0x10ea10 │ │ │ │ + bcs 0x10e9f0 │ │ │ │ rscshi pc, r2, r0, asr #32 │ │ │ │ andscs fp, r4, #-2147483609 @ 0x80000027 │ │ │ │ @ instruction: 0x73acf245 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ movwcc pc, #39682 @ 0x9b02 @ │ │ │ │ andeq pc, ip, #-2147483647 @ 0x80000001 │ │ │ │ cmppeq r0, r3, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -223785,120 +223777,120 @@ │ │ │ │ subseq pc, r0, #-1073741824 @ 0xc0000000 │ │ │ │ ldrvs r6, [r8], #2144 @ 0x860 │ │ │ │ ldrbvs r6, [r8], #2208 @ 0x8a0 │ │ │ │ stm r2, {r0, r1, r8, fp, lr, pc} │ │ │ │ @ instruction: 0xf1bc0003 │ │ │ │ @ instruction: 0xd1270f00 │ │ │ │ cdp2 1, 0, cr15, cr8, cr11, {4} │ │ │ │ - blle 0x5fb7d0 │ │ │ │ + blle 0x5fb7b0 │ │ │ │ @ instruction: 0xf0131ff3 │ │ │ │ strdle r0, [ip, #-251] @ 0xffffff05 │ │ │ │ - blmi 0x19f2d1c │ │ │ │ - blls 0xb44d88 │ │ │ │ + blmi 0x19f2cfc │ │ │ │ + blls 0xb44d68 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strhtlt r8, [fp], -pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vcge.s8 q12, q15, q8 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r7, #1370]! @ 0x55a │ │ │ │ @ instruction: 0xf6484639 │ │ │ │ - vaddl.s8 q9, d0, d24 │ │ │ │ + vmov.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ ldrb pc, [pc, r5, ror #29] @ │ │ │ │ msrmi CPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x10cdd0 │ │ │ │ + blcs 0x10cdb0 │ │ │ │ vqadd.s8 , q15, q0 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r9, #1049] @ 0x419 │ │ │ │ cmppvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x108dec │ │ │ │ + blcs 0x108dcc │ │ │ │ addhi pc, r9, r0 │ │ │ │ stmdage r2, {r8, sp} │ │ │ │ smlabtne r2, sp, r9, lr │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf82cf1af │ │ │ │ + @ instruction: 0xf83cf1af │ │ │ │ @ instruction: 0xf9dcf063 │ │ │ │ strmi r2, [r1], -r0, asr #6 │ │ │ │ - bls 0x18f9a4 │ │ │ │ - adcsne pc, r4, r8, asr #12 │ │ │ │ + bls 0x18f984 │ │ │ │ + adcne pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ strls r9, [r0], -r4, lsl #22 │ │ │ │ cdp2 0, 11, cr15, cr8, cr12, {3} │ │ │ │ addcs lr, ip, #44564480 @ 0x2a80000 │ │ │ │ stmdage r6, {r8, sp} │ │ │ │ mrrc 1, 10, pc, r4, cr11 @ │ │ │ │ @ instruction: 0xf18ba807 │ │ │ │ tstpcs r4, #65280 @ p-variant is OBSOLETE @ 0xff00 │ │ │ │ eorls r2, r7, #4, 4 @ 0x40000000 │ │ │ │ strpl pc, [r9, #-2819] @ 0xfffff4fd │ │ │ │ - blcs 0x145f7c │ │ │ │ - blcs 0x11eec4 │ │ │ │ + blcs 0x145f5c │ │ │ │ + blcs 0x11eea4 │ │ │ │ svccs 0x0008d141 │ │ │ │ svccs 0x0002dc32 │ │ │ │ movwcs sp, #3122 @ 0xc32 │ │ │ │ eors r9, r4, r6, lsl #6 │ │ │ │ msrmi CPSR_sx, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x10ce5c │ │ │ │ + blcs 0x10ce3c │ │ │ │ svcge 0x0028f43f │ │ │ │ mvnsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [r8], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0020f57f │ │ │ │ cmppvs ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x108e7c │ │ │ │ + blcs 0x108e5c │ │ │ │ tstcs r0, r3, lsr r0 │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ @ instruction: 0xf1ae1104 │ │ │ │ - @ instruction: 0xf063ffe5 │ │ │ │ + @ instruction: 0xf063fff5 │ │ │ │ movtcs pc, #2453 @ 0x995 @ │ │ │ │ movwls r4, #5633 @ 0x1601 │ │ │ │ @ instruction: 0xf6489a02 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ - blls 0x1eaef0 │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ + blls 0x1eaed0 │ │ │ │ @ instruction: 0xf06c9700 │ │ │ │ smusdx r1, r1, lr │ │ │ │ bicle r2, ip, fp, lsl #30 │ │ │ │ - mvnsvs pc, #-1610612732 @ 0xa0000004 │ │ │ │ + bicsvs pc, r9, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #58048 @ 0xe2c0 @ │ │ │ │ andcs r9, r0, #402653184 @ 0x18000000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfe1a7486 │ │ │ │ + blx 0xfe1a7466 │ │ │ │ stcvs 7, cr14, [sl], #380 @ 0x17c │ │ │ │ - mvnsvs pc, #-1610612732 @ 0xa0000004 │ │ │ │ + bicsvs pc, r9, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #58048 @ 0xe2c0 @ │ │ │ │ sbcseq r9, r3, r6, lsl #6 │ │ │ │ movwcs fp, #20290 @ 0x4f42 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ strb r9, [ip, r7, lsr #6]! │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ subcs lr, r0, #20709376 @ 0x13c0000 │ │ │ │ @ instruction: 0xf6484639 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.i d17, d0, d0[7] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ ldrb pc, [fp], fp, asr #28 @ │ │ │ │ rsbsmi pc, lr, pc, asr #8 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ subcs lr, r0, #17039360 @ 0x1040000 │ │ │ │ @ instruction: 0xf6484631 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + vmla.i d17, d16, d0[5] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xe72ffe3d │ │ │ │ - mrc2 1, 0, pc, cr2, cr12, {5} │ │ │ │ + mcr2 1, 1, pc, cr2, cr12, {5} @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r5, r2, r6, lsl #4 │ │ │ │ + addeq r5, r2, r6, lsr #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0xf5a0b0a5 │ │ │ │ addcs r5, r0, #8, 6 @ 0x20000000 │ │ │ │ vrhadd.s8 d18, d5, d0 │ │ │ │ @@ -223907,160 +223899,160 @@ │ │ │ │ andls r6, r0, r0, lsl #5 │ │ │ │ @ instruction: 0xf506484d │ │ │ │ @ instruction: 0xf5065a0d │ │ │ │ @ instruction: 0xf10a5b00 │ │ │ │ stmdavs r0, {r3, r4, r9, fp} │ │ │ │ @ instruction: 0xf04f9023 │ │ │ │ stmdage r3, {} @ │ │ │ │ - bl 0xfeea75a4 │ │ │ │ + bl 0xfeea7584 │ │ │ │ ldrdcs pc, [r0], -sl │ │ │ │ rsble r2, sl, r0, lsl #20 │ │ │ │ vadd.i8 d26, d2, d3 │ │ │ │ @ instruction: 0xf18b2954 │ │ │ │ andcs pc, r0, #23296 @ 0x5b00 │ │ │ │ andcs sl, r2, r3, lsl #18 │ │ │ │ - blx 0x27542 │ │ │ │ + blx 0x27522 │ │ │ │ ldrsbmi pc, [r0], #134 @ 0x86 @ │ │ │ │ @ instruction: 0x4635bb3c │ │ │ │ - bl 0x273f24 │ │ │ │ + bl 0x273f04 │ │ │ │ and r0, r3, r9, lsl #14 │ │ │ │ strcc r3, [r4, #1025] @ 0x401 │ │ │ │ eorsle r2, r8, r1, asr #24 │ │ │ │ cmppcs r4, #14352384 @ p-variant is OBSOLETE @ 0xdb0000 │ │ │ │ andpl pc, fp, r6, lsl #10 │ │ │ │ stmdblt r2, {r2, r4, ip, sp} │ │ │ │ @ instruction: 0xf8d54638 │ │ │ │ - bcs 0xf3490 │ │ │ │ + bcs 0xf3470 │ │ │ │ @ instruction: 0xf818d0f0 │ │ │ │ @ instruction: 0xf18b1004 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ cdpne 1, 6, cr13, cr2, cr10, {7} │ │ │ │ strtmi r2, [r1], -r4, lsl #11 │ │ │ │ - blx 0x250f5a │ │ │ │ + blx 0x250f3a │ │ │ │ @ instruction: 0xf5026202 │ │ │ │ @ instruction: 0xf7fe72aa │ │ │ │ @ instruction: 0xf8d6fbff │ │ │ │ stccs 0, cr4, [r0], {208} @ 0xd0 │ │ │ │ @ instruction: 0xf506d0d7 │ │ │ │ @ instruction: 0xf8185509 │ │ │ │ ldrcc r1, [r4, #-4] │ │ │ │ strtmi r9, [r8], -r1, lsl #2 │ │ │ │ @ instruction: 0xf18b1e67 │ │ │ │ stmdbls r1, {r0, r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ teqle ip, r0, lsl #16 │ │ │ │ - blx 0x1737da │ │ │ │ + blx 0x1737ba │ │ │ │ mrrcvs 2, 0, r8, r2, cr7 │ │ │ │ eorsle r2, r6, r1, lsl #20 │ │ │ │ @ instruction: 0xf1069800 │ │ │ │ @ instruction: 0x462102d0 │ │ │ │ - blx 0xff9a8f96 │ │ │ │ + blx 0xff9a8f76 │ │ │ │ strcs lr, [r0], #-1978 @ 0xfffff846 │ │ │ │ andmi pc, r0, sl, asr #17 │ │ │ │ @ instruction: 0xf50b2280 │ │ │ │ stmdage r3, {r0, r2, r4, r8, ip, sp, lr} │ │ │ │ cmppmi r4, #13303808 @ p-variant is OBSOLETE @ 0xcb0000 │ │ │ │ - stmia r4!, {r0, r2, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldm r4!, {r0, r2, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r3, {r0, r1, r3, r8, sp} │ │ │ │ ldc2 1, cr15, [lr], #-556 @ 0xfffffdd4 │ │ │ │ stmdage r3, {r0, r1, r2, r8, sp} │ │ │ │ ldc2 1, cr15, [sl], #-556 @ 0xfffffdd4 │ │ │ │ stmdbge r3, {r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf18b2002 │ │ │ │ @ instruction: 0xf8dafb9f │ │ │ │ - bcs 0xf2fd4 │ │ │ │ - blmi 0x4df628 │ │ │ │ + bcs 0xf2fb4 │ │ │ │ + blmi 0x4df608 │ │ │ │ cmppcs r4, #13303808 @ p-variant is OBSOLETE @ 0xcb0000 │ │ │ │ - blls 0x9c5048 │ │ │ │ + blls 0x9c5028 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r3, r0, lsl #6 │ │ │ │ andcs fp, r0, r5, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ qsub8mi r8, r8, r0 │ │ │ │ ldc2 1, cr15, [sl], {139} @ 0x8b │ │ │ │ - blx 0x17385a │ │ │ │ + blx 0x17383a │ │ │ │ andcs r8, r0, #1835008 @ 0x1c0000 │ │ │ │ @ instruction: 0xe7bf647a │ │ │ │ - ldc2l 1, cr15, [lr, #-752] @ 0xfffffd10 │ │ │ │ + stc2l 1, cr15, [lr, #-752]! @ 0xfffffd10 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42220 │ │ │ │ + bl 0xfec42200 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [ip], {224} @ 0xe0 │ │ │ │ - blmi 0x817240 │ │ │ │ + blmi 0x817220 │ │ │ │ stmdavs r4!, {r3, r9, fp, sp} │ │ │ │ @ instruction: 0xf04f9403 │ │ │ │ cdp 4, 1, cr0, cr13, cr0, {0} │ │ │ │ ldrbtmi r4, [fp], #-3952 @ 0xfffff090 │ │ │ │ stmiapl r3!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addsmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ movwcs sp, #4384 @ 0x1120 │ │ │ │ ldrmi r4, [r8], -r5, lsl #12 │ │ │ │ ldc2l 0, cr15, [r4, #104] @ 0x68 │ │ │ │ @ instruction: 0xf504b1e8 │ │ │ │ stmdbge r1, {r0, r1, r3, sl, ip, lr} │ │ │ │ ldmib r0, {r2, r4, sl, ip, sp}^ │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ movwls r9, #8705 @ 0x2201 │ │ │ │ - blx 0x12a9062 │ │ │ │ + blx 0x12a9042 │ │ │ │ eorvs r2, ip, r0 │ │ │ │ ldmdavs sl, {r1, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r5, ip, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0xf06fe7ee │ │ │ │ strb r0, [fp, sp]! │ │ │ │ - ldc2 1, cr15, [ip, #-752] @ 0xfffffd10 │ │ │ │ + stc2 1, cr15, [ip, #-752]! @ 0xfffffd10 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r4, r2, r2, lsr lr │ │ │ │ + addeq r4, r2, r2, asr lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec422a8 │ │ │ │ + bl 0xfec42288 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ ldrmi r6, [r6], -r1, asr #16 │ │ │ │ ldmdblt r9, {r2, r9, sl, lr} │ │ │ │ stmiavs r1!, {r5, sp, lr, pc}^ │ │ │ │ mvnlt r3, r8, lsl #8 │ │ │ │ adcmi r6, fp, #2293760 @ 0x230000 │ │ │ │ @ instruction: 0xf640d1f9 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ @ instruction: 0xf06c0032 │ │ │ │ stmdavs r3!, {r0, r1, r2, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf648b193 │ │ │ │ - vsubw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d032e │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ cdpcs 1, 0, cr0, cr0, cr15, {1} │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - rsbsvc pc, r4, r0, asr #12 │ │ │ │ + rsbvc pc, r4, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldclt 0, cr15, [r2, #-432] @ 0xfffffe50 │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.i d18, d0, d0[0] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ strb pc, [r4, fp, lsl #26]! @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmvs r2, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ - bcs 0xfc958 │ │ │ │ + bcs 0xfc938 │ │ │ │ @ instruction: 0xf64dd050 │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vqdmlal.s , d0, d20 │ │ │ │ + vorr.i16 d23, #4 @ 0x0004 │ │ │ │ vmul.i8 d16, d9, d18 │ │ │ │ - @ instruction: 0xf2c008f0 │ │ │ │ + vmul.i d16, d16, d0[4] │ │ │ │ @ instruction: 0xf100082e │ │ │ │ strcs r0, [r0], -ip, lsl #8 │ │ │ │ stmiavs r2!, {r1, sp, lr, pc} │ │ │ │ orrslt r3, sl, ip, lsl #8 │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ stceq 8, cr15, [ip], {84} @ 0x54 │ │ │ │ addmi r4, r3, #43 @ 0x2b │ │ │ │ @@ -224069,260 +224061,260 @@ │ │ │ │ stmiavs r2!, {r0, r1, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ strcc r4, [ip], #-1601 @ 0xfffff9bf │ │ │ │ streq lr, [r3, #-2597] @ 0xfffff5db │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ stcle 14, cr2, [r7, #-0] │ │ │ │ @ instruction: 0xf648b19d │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d022e │ │ │ │ - vsubw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #2048 @ 0x00000800 │ │ │ │ svccs 0x0000032f │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ - subscs pc, r4, r8, asr #12 │ │ │ │ + subcs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf06c47f0 │ │ │ │ @ instruction: 0xf648bcbf │ │ │ │ - vsubw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d032e │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ svccs 0x0000012f │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - rsbsvc pc, r4, r0, asr #12 │ │ │ │ + rsbvc pc, r4, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stclt 0, cr15, [ip], #432 @ 0x1b0 │ │ │ │ - orrcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + cmnpcc r4, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - eormi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + andsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00082f00 │ │ │ │ @ instruction: 0x4629461a │ │ │ │ - subscs pc, ip, r8, asr #12 │ │ │ │ + subcs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldclt 0, cr15, [r8], {108} @ 0x6c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec423f8 │ │ │ │ + bl 0xfec423d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06c6849 │ │ │ │ strtmi pc, [r1], -r9, lsl #25 │ │ │ │ vhsub.s8 d18, d14, d1 │ │ │ │ - vmla.i d22, d16, d0[2] │ │ │ │ + vshr.s64 d22, d24, #64 │ │ │ │ @ instruction: 0xf7ff0033 │ │ │ │ vrecps.f32 , , │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06c4010 │ │ │ │ svclt 0x0000bc79 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec42438 │ │ │ │ + bl 0xfec42418 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06c6849 │ │ │ │ stmdami r6, {r0, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xff5af7ff │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ mrrclt 0, 6, pc, ip, cr12 @ │ │ │ │ - eorseq lr, r3, r0, lsl #16 │ │ │ │ + ldrshteq lr, [r3], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec42474 │ │ │ │ + bl 0xfec42454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff8 │ │ │ │ strmi r0, [r4], -pc, lsl #6 │ │ │ │ - blcs 0x339e88 │ │ │ │ + blcs 0x339e68 │ │ │ │ ldm pc, {r2, r3, fp, ip, lr, pc}^ @ │ │ │ │ eorcc pc, fp, #3 │ │ │ │ - bleq 0x23b374 │ │ │ │ + bleq 0x23b354 │ │ │ │ strcs r0, [fp], #-2827 @ 0xfffff4f5 │ │ │ │ - addscs pc, r8, r8, asr #12 │ │ │ │ + addcs pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcrr2 0, 6, pc, r0, cr12 @ │ │ │ │ - strle r0, [pc], #-802 @ 0xeb2a4 │ │ │ │ + strle r0, [pc], #-802 @ 0xeb284 │ │ │ │ strle r0, [r5], #-1315 @ 0xfffffadd │ │ │ │ andcs r2, r0, #0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - sbccs pc, r4, r8, asr #12 │ │ │ │ + adcscs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stclt 0, cr15, [lr], #-432 @ 0xfffffe50 │ │ │ │ - adcscs pc, r4, r8, asr #12 │ │ │ │ + adccs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r8], #-432 @ 0xfffffe50 │ │ │ │ @ instruction: 0xf648e7e8 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vshr.s64 d18, d8, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ ldrb pc, [pc, r1, lsr #24] @ │ │ │ │ - rsbscs pc, r4, r8, asr #12 │ │ │ │ + rsbcs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [sl], {108} @ 0x6c │ │ │ │ @ instruction: 0xf648e7d8 │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vmov.i32 q9, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ bfi pc, r3, (invalid: 24:17) @ │ │ │ │ - addcs pc, r0, r8, asr #12 │ │ │ │ + rsbscs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip], {108} @ 0x6c │ │ │ │ @ instruction: 0xf648e7ca │ │ │ │ - vaddl.s8 q9, d16, d12 │ │ │ │ + vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ strb pc, [r3, r5, lsl #24] @ │ │ │ │ ldmdbcs r3, {r0, r6, r7, r9, ip, sp, pc} │ │ │ │ ldm pc, {r0, r1, r3, fp, ip, lr, pc}^ @ │ │ │ │ ldrne pc, [r0], -r1 │ │ │ │ - beq 0x373b98 │ │ │ │ - beq 0x36db54 │ │ │ │ + beq 0x373b78 │ │ │ │ + beq 0x36db34 │ │ │ │ strtcc r2, [lr], #-2058 @ 0xfffff7f6 │ │ │ │ mcrrmi 0, 3, r4, r6, cr10 │ │ │ │ @ instruction: 0xf6485852 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf06c002f │ │ │ │ @ instruction: 0xf648bbef │ │ │ │ - vshr.s64 q9, q2, #64 │ │ │ │ + vmla.i d18, d16, d0[1] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bbe9 │ │ │ │ - vmla.i d18, d16, d0[4] │ │ │ │ + vshr.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bbe3 │ │ │ │ - vmla.i d18, d16, d0[6] │ │ │ │ + vshr.s64 q9, q4, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bbdd │ │ │ │ - vshr.s64 q9, q10, #64 │ │ │ │ + vmla.i d18, d16, d0[5] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bbd7 │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bbd1 │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bbcb │ │ │ │ - vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bbc5 │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmov.i32 d19, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bbbf │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bbb9 │ │ │ │ - vmvn.i32 d19, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bbb3 │ │ │ │ - vmla.i d19, d0, d0[0] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bbad │ │ │ │ - vmla.i d19, d0, d0[2] │ │ │ │ + vmvn.i32 d19, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648bba7 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d19, d0, d0[1] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ svclt 0x0000bba1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec425e8 │ │ │ │ + bl 0xfec425c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib sp, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf6485404 │ │ │ │ - vmla.i d19, d0, d0[4] │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ - blx 0xfe5275b2 │ │ │ │ + blx 0xfe527592 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ strtmi pc, [r1], -r9, lsl #31 │ │ │ │ - rsbcc pc, ip, r8, asr #12 │ │ │ │ + subscc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xfe2275c8 │ │ │ │ + bllt 0xfe2275a8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf64e4604 │ │ │ │ - vshr.s64 d21, d0, #64 │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ strmi r0, [sp], -pc, lsr #32 │ │ │ │ - blx 0x1e275ea │ │ │ │ + blx 0x1e275ca │ │ │ │ @ instruction: 0xf104b3a5 │ │ │ │ movwcs r0, #4639 @ 0x121f │ │ │ │ eoreq lr, r4, #73728 @ 0x12000 │ │ │ │ qasxmi fp, r2, r8 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrmi r1, [sl], #-338 @ 0xfffffeae │ │ │ │ @ instruction: 0xf01a0092 │ │ │ │ @ instruction: 0x4605fbd1 │ │ │ │ stccs 3, cr11, [r0], {96} @ 0x60 │ │ │ │ @ instruction: 0xf648db22 │ │ │ │ - vabdl.s8 , d16, d4 │ │ │ │ + vbic.i32 , #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0xf64d072e │ │ │ │ - vsubhn.i16 d20, q0, q12 │ │ │ │ + vmov.i32 d20, #134217728 @ 0x08000000 │ │ │ │ @ instruction: 0xf648062f │ │ │ │ - vmvn.i16 , #8 @ 0x0008 │ │ │ │ + vmul.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf04f082e │ │ │ │ cmnne r3, r1, lsl #24 │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ strbmi r4, [r0], -r2, lsr #12 │ │ │ │ eorcc pc, r3, r5, asr r8 @ │ │ │ │ ldrbeq r4, [fp, fp, asr #1] │ │ │ │ @ instruction: 0xf1bcd508 │ │ │ │ svclt 0x000c0f00 │ │ │ │ @ instruction: 0x46314639 │ │ │ │ - blx 0x11a764e │ │ │ │ + blx 0x11a762e │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ rscle r3, sl, #256 @ 0x100 │ │ │ │ - eorsvc pc, r8, r7, asr #12 │ │ │ │ + eorvc pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xea7664 │ │ │ │ + bllt 0xea7644 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec426d0 │ │ │ │ + bl 0xfec426b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - rsbcs pc, r0, sp, asr #12 │ │ │ │ + subscs pc, r0, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf648460e │ │ │ │ - vabal.s8 , d16, d0 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06c052e │ │ │ │ and pc, r9, r9, lsl fp @ │ │ │ │ biclt r6, r0, r0, lsl #16 │ │ │ │ stc2 0, cr15, [r6], {26} │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ @ instruction: 0xf06cb109 │ │ │ │ strcc pc, [r4], #-2831 @ 0xfffff4f1 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x1e2757a │ │ │ │ + blx 0x1e2755a │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf648bd70 │ │ │ │ - vsubw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d032e │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ cdpcs 1, 0, cr0, cr0, cr15, {1} │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - addcc pc, r8, r8, asr #12 │ │ │ │ + rsbscc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xffba76fc │ │ │ │ + blt 0xffba76dc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42754 │ │ │ │ + bl 0xfec42734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ rsbscs r4, r4, #4, 12 @ 0x400000 │ │ │ │ andcc r2, ip, r0, lsl #2 │ │ │ │ stmdavs lr!, {r0, r1, r2, r3, r5, r7, fp, sp, lr} │ │ │ │ adcvs r6, r7, r6, lsr #32 │ │ │ │ ldmda sl!, {r0, r1, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ @@ -224375,295 +224367,295 @@ │ │ │ │ stmdale sl, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbeq r9, {r0, r5, r8, r9, fp, ip} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ strne r0, [r9, #-2313] @ 0xfffff6f7 │ │ │ │ @ instruction: 0xf648000f │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf06c002f │ │ │ │ @ instruction: 0xf648ba69 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 d19, d12, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648ba63 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648ba5d │ │ │ │ - vshr.s64 d19, d8, #64 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xf648ba57 │ │ │ │ - vshr.s64 d19, d0, #64 │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ svclt 0x0000ba51 │ │ │ │ andsle r2, r3, r0, lsl r8 │ │ │ │ eorle r2, sp, r1, lsl r9 │ │ │ │ @ instruction: 0xb329dc08 │ │ │ │ tstle sp, r6, lsl #18 │ │ │ │ - subpl pc, ip, r8, asr #12 │ │ │ │ + eorspl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x11a784c │ │ │ │ + blt 0x11a782c │ │ │ │ @ instruction: 0xd11529ff │ │ │ │ - rsbpl pc, r4, r8, asr #12 │ │ │ │ + subspl pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0xfa785c │ │ │ │ + blt 0xfa783c │ │ │ │ stmdale sp, {r1, r2, r4, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ ldrtcc r2, [r0], -r4, lsr #20 │ │ │ │ mcrmi 2, 2, r4, cr8, cr12, {1} │ │ │ │ @ instruction: 0x66605a54 │ │ │ │ cdpvc 2, 7, cr7, cr8, cr12, {3} │ │ │ │ addls r0, sl, r4, lsl #25 │ │ │ │ mulseq lr, r6, ip │ │ │ │ - sbcsvc pc, r0, r8, asr #12 │ │ │ │ + sbcvc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blt 0xa27888 │ │ │ │ - subpl pc, r0, r8, asr #12 │ │ │ │ + blt 0xa27868 │ │ │ │ + eorspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x8a7894 │ │ │ │ - subspl pc, r8, r8, asr #12 │ │ │ │ + blt 0x8a7874 │ │ │ │ + subpl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x7278a0 │ │ │ │ - eorspl pc, r4, r8, asr #12 │ │ │ │ + blt 0x727880 │ │ │ │ + eorpl pc, r4, r8, asr #12 │ │ │ │ + eoreq pc, lr, r0, asr #5 │ │ │ │ + blt 0x5a788c │ │ │ │ + adccc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x5a78ac │ │ │ │ + blt 0x427898 │ │ │ │ adcscc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x4278b8 │ │ │ │ + blt 0x2a78a4 │ │ │ │ sbccc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x2a78c4 │ │ │ │ - sbcscc pc, r8, r8, asr #12 │ │ │ │ - eoreq pc, lr, r0, asr #5 │ │ │ │ - blt 0x1278d0 │ │ │ │ - rsccc pc, ip, r8, asr #12 │ │ │ │ + blt 0x1278b0 │ │ │ │ + sbcscc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmiblt sl!, {r2, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ - andmi pc, r0, r8, asr #12 │ │ │ │ + rscscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmiblt r4!, {r2, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ - andsmi pc, r4, r8, asr #12 │ │ │ │ + andmi pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmiblt lr!, {r2, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ - eormi pc, r4, r8, asr #12 │ │ │ │ + andsmi pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmiblt r8!, {r2, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ - eorsmi pc, r4, r8, asr #12 │ │ │ │ + eormi pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmiblt r2!, {r2, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ - submi pc, r4, r8, asr #12 │ │ │ │ + eorsmi pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmiblt ip, {r2, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ - subsmi pc, r4, r8, asr #12 │ │ │ │ + submi pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmiblt r6, {r2, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ - rsbmi pc, r4, r8, asr #12 │ │ │ │ + subsmi pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmiblt r0, {r2, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ - rsbsmi pc, r8, r8, asr #12 │ │ │ │ + rsbmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmiblt sl, {r2, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ - addmi pc, ip, r8, asr #12 │ │ │ │ + rsbsmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmiblt r4, {r2, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ - adcmi pc, r0, r8, asr #12 │ │ │ │ + addsmi pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmiblt lr!, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - adcsmi pc, r0, r8, asr #12 │ │ │ │ + adcmi pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmiblt r8!, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - sbcmi pc, r0, r8, asr #12 │ │ │ │ + adcsmi pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmiblt r2!, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - sbcsmi pc, r8, r8, asr #12 │ │ │ │ + sbcmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmiblt ip!, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - rscmi pc, r8, r8, asr #12 │ │ │ │ + sbcsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmiblt r6!, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - andpl pc, r0, r8, asr #12 │ │ │ │ + rscsmi pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmiblt r0!, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - andspl pc, r4, r8, asr #12 │ │ │ │ + andpl pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmiblt sl, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - eorpl pc, r4, r8, asr #12 │ │ │ │ + andspl pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmiblt r4, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42a00 │ │ │ │ + bl 0xfec429e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldmdami r4, {r0, r2, r3, r9, sl, lr} │ │ │ │ tstpeq r3, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ @ instruction: 0xf034fc7b │ │ │ │ tstle r2, r3, lsl #8 │ │ │ │ - orrcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + cmnpcc r4, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ svclt 0x00082d00 │ │ │ │ @ instruction: 0xf6404619 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06c4038 │ │ │ │ vmla.i8 , , │ │ │ │ - vshr.s64 q8, q8, #64 │ │ │ │ + vmla.i d16, d16, d0[4] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ strtmi pc, [sl], -r9, ror #18 │ │ │ │ stmdami r3, {r0, r5, r9, sl, lr} │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0000e458 │ │ │ │ - eorseq lr, r3, r0, lsr r8 │ │ │ │ - eorseq lr, r3, r0, ror #16 │ │ │ │ + eorseq lr, r3, r0, lsr #16 │ │ │ │ + eorseq lr, r3, r0, asr r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42a6c │ │ │ │ + bl 0xfec42a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[4] │ │ │ │ stcmi 2, cr0, [r0], #-184 @ 0xffffff48 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ stmdbvs r2!, {r1, sp, lr, pc}^ │ │ │ │ cmplt r2, #12, 8 @ 0xc000000 │ │ │ │ @ instruction: 0x43ab6823 │ │ │ │ @ instruction: 0x4611d1f9 │ │ │ │ - eorvc pc, r4, ip, asr #12 │ │ │ │ + andsvc pc, r4, ip, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - eormi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + andsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf93ef06c │ │ │ │ vadd.i8 d22, d9, d19 │ │ │ │ - vsra.s64 q8, q8, #64 │ │ │ │ - b 0xa2bd68 │ │ │ │ + vmla.f d16, d16, d0[4] │ │ │ │ + b 0xa2bd48 │ │ │ │ @ instruction: 0xf4350503 │ │ │ │ tstle r9, r0, ror r2 │ │ │ │ - orrcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + cmnpcc r4, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ svclt 0x00082e00 │ │ │ │ @ instruction: 0xf6404619 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06c4070 │ │ │ │ @ instruction: 0xf64db921 │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf435012f │ │ │ │ rscle r4, r5, r0, ror r2 │ │ │ │ - rsbspl pc, ip, r8, asr #12 │ │ │ │ + rsbpl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf914f06c │ │ │ │ svclt 0x0000e7de │ │ │ │ - eorseq lr, r3, r8, lsr r9 │ │ │ │ + eorseq lr, r3, r8, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec42b08 │ │ │ │ + bl 0xfec42ae8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ - blmi 0x16bdd4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ + blmi 0x16bdb4 │ │ │ │ mulls r0, r1, r2 │ │ │ │ cdp2 1, 5, cr15, cr0, cr15, {2} │ │ │ │ - mlaseq r3, r8, r9, lr │ │ │ │ + eorseq lr, r3, r8, lsl #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ - beq 0x167a7c │ │ │ │ - addspl pc, r0, lr, asr #12 │ │ │ │ + beq 0x167a5c │ │ │ │ + addpl pc, r0, lr, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r1, sl, lsr #28 │ │ │ │ - ldrbmi pc, [r8, -r2, asr #4]! @ │ │ │ │ + strbmi pc, [r8, -r2, asr #4]! @ │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ @ instruction: 0xf8e4f06c │ │ │ │ - ldrbvc pc, [r4, #-1600]! @ 0xfffff9c0 @ │ │ │ │ + strbvc pc, [r4, #-1600]! @ 0xfffff9c0 @ │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ - stmiacc ip!, {r0, r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmcc ip, {r0, r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq sp!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1a94650 │ │ │ │ movwls r0, #772 @ 0x304 │ │ │ │ ldrbmi r9, [r1], r0, lsl #22 │ │ │ │ - bleq 0x127ab4 │ │ │ │ + bleq 0x127a94 │ │ │ │ svcmi 0x0004f853 │ │ │ │ ands r9, r1, r0, lsl #6 │ │ │ │ svceq 0x001ff1b9 │ │ │ │ strbmi r4, [r9], -r8, lsr #12 │ │ │ │ ldrtmi fp, [r8], -ip, lsl #31 │ │ │ │ eorne pc, fp, r6, asr r8 @ │ │ │ │ @ instruction: 0xf8c6f06c │ │ │ │ @ instruction: 0xf10b2000 │ │ │ │ @ instruction: 0xf1090b01 │ │ │ │ @ instruction: 0xf1bb0901 │ │ │ │ andle r0, sl, r0, lsr #30 │ │ │ │ - blx 0x133dac │ │ │ │ + blx 0x133d8c │ │ │ │ eormi pc, r1, #-1073741822 @ 0xc0000002 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r7, ip, lr, pc} │ │ │ │ strbmi sp, [r0], -r6, ror #3 │ │ │ │ @ instruction: 0xf8b4f06c │ │ │ │ strcc lr, [r0], r2, ror #15 │ │ │ │ svceq 0x0001f1ba │ │ │ │ - bls 0x15fa14 │ │ │ │ - orrcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + bls 0x15f9f4 │ │ │ │ + cmnpcc r4, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addspl pc, ip, r8, asr #12 │ │ │ │ + addpl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00082a00 │ │ │ │ andlt r4, r3, r9, lsl r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmlt sl, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - beq 0x967b2c │ │ │ │ + beq 0x967b0c │ │ │ │ svclt 0x0000e7be │ │ │ │ - eorseq lr, r3, ip, lsr #19 │ │ │ │ + mlaseq r3, ip, r9, lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42c00 │ │ │ │ + bl 0xfec42be0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf06c9e04 │ │ │ │ strtmi pc, [r8], -r3, lsl #17 │ │ │ │ mcr2 7, 0, pc, cr2, cr15, {7} @ │ │ │ │ - addcc pc, r4, r8, asr #12 │ │ │ │ + rsbscc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf87af06c │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0xf648fc1d │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ ldccs 8, cr15, [r1, #-452] @ 0xfffffe3c │ │ │ │ @ instruction: 0xf1a4d017 │ │ │ │ - blx 0xfedeca70 │ │ │ │ + blx 0xfedeca50 │ │ │ │ stmdbeq r4!, {r2, r7, sl, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00142d02 │ │ │ │ @ instruction: 0xf0042300 │ │ │ │ stmdblt r3!, {r0, r8, r9}^ │ │ │ │ strtmi fp, [r8], -r3, ror #18 │ │ │ │ @ instruction: 0xf7ff4631 │ │ │ │ vceq.f32 d31, d9, d15 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06c4070 │ │ │ │ adcslt fp, r6, #5701632 @ 0x570000 │ │ │ │ andle r2, lr, r3, lsl #28 │ │ │ │ @ instruction: 0xf6484631 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf06c002f │ │ │ │ vadd.i8 , , │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06c4070 │ │ │ │ @ instruction: 0xf648b845 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vshr.s64 d21, d0, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ vtst.8 d31, d9, d31 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06c4070 │ │ │ │ svclt 0x0000b837 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @@ -224680,1022 +224672,1022 @@ │ │ │ │ ldrdls pc, [r0], -r0 │ │ │ │ movwcs r4, #5709 @ 0x164d │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf87cf01a │ │ │ │ tstlt r0, r6, lsl #12 │ │ │ │ ldrtmi r6, [r9], -r6, lsl #16 │ │ │ │ - rsbcs pc, r4, r8, asr #12 │ │ │ │ + subscs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf806f06c │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0xf648fd85 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ qsub8mi pc, r8, sp @ │ │ │ │ - blx 0xfe929b2a │ │ │ │ - addcc pc, r4, r8, asr #12 │ │ │ │ + blx 0xfe929b0a │ │ │ │ + rsbscc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xfff4f06b │ │ │ │ svceq 0x0011f1b8 │ │ │ │ @ instruction: 0xf1b8d015 │ │ │ │ svclt 0x00080f02 │ │ │ │ svceq 0x000af1b9 │ │ │ │ ldrtmi sp, [r1], -pc │ │ │ │ svclt 0x00082c02 │ │ │ │ andle r2, fp, sl, lsl #26 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ vmla.f32 d31, d25, d3 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b43f8 │ │ │ │ adcslt fp, r1, #876 @ 0x36c │ │ │ │ andsle r2, r3, r3, lsl #18 │ │ │ │ - sbcsvc pc, r0, r8, asr #12 │ │ │ │ + sbcvc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffd2f06b │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x00caf06b │ │ │ │ strmi r4, [r1], r5, lsl #12 │ │ │ │ strmi lr, [r4], -pc, lsr #15 │ │ │ │ str r4, [r1, r0, lsl #13]! │ │ │ │ - adcpl pc, r0, r8, asr #12 │ │ │ │ + addspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffbef06b │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x00b6f06b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42dbc │ │ │ │ + bl 0xfec42d9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff0 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xffa8f06b │ │ │ │ svcpl 0x0080f514 │ │ │ │ strtmi sp, [r1], -lr, lsl #4 │ │ │ │ - andvc pc, ip, r8, asr #12 │ │ │ │ + rscsvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff9ef06b │ │ │ │ - subeq pc, r0, sp, asr #4 │ │ │ │ + eorseq pc, r0, sp, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0096f06b │ │ │ │ strtmi r4, [r8], -r5, ror #4 │ │ │ │ @ instruction: 0xf8c4f011 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ strtmi sp, [r9], -r9, ror #1 │ │ │ │ - adcpl pc, ip, r8, asr #12 │ │ │ │ + addspl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff88f06b │ │ │ │ - subeq pc, r0, sp, asr #4 │ │ │ │ + eorseq pc, r0, sp, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0080f06b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec42e28 │ │ │ │ + bl 0xfec42e08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf06b4614 │ │ │ │ stmiblt ip, {r0, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff66f06b │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x005ef06b │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ vrecps.f32 , , │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4010 │ │ │ │ svclt 0x0000bf4b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42e94 │ │ │ │ + bl 0xfec42e74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xff3af06b │ │ │ │ eorpl pc, r8, ip, asr #12 │ │ │ │ addseq pc, r4, r0, asr #5 │ │ │ │ strtmi r2, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf9f2f7ff │ │ │ │ @ instruction: 0xf64db98c │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ vmax.f32 d31, d9, d23 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4038 │ │ │ │ qadd16mi fp, r1, pc @ │ │ │ │ - eormi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + andsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff14f06b │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x000cf06b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42f10 │ │ │ │ + bl 0xfec42ef0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ cdp2 0, 15, cr15, cr12, cr11, {3} │ │ │ │ andcs r4, r0, #1376256 @ 0x150000 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmiblt ip, {r0, r1, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr12, cr11, {3} │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 14, cr15, cr4, cr11, {3} │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf249fed9 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4038 │ │ │ │ svclt 0x0000bed1 │ │ │ │ addseq ip, r4, r8, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42f8c │ │ │ │ + bl 0xfec42f6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ cdp2 0, 11, cr15, cr14, cr11, {3} │ │ │ │ andcs r4, r0, #1376256 @ 0x150000 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmiblt ip, {r0, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr14, cr11, {3} │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 10, cr15, cr6, cr11, {3} │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf249fe9b │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4038 │ │ │ │ svclt 0x0000be93 │ │ │ │ addseq ip, r4, r8, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec43008 │ │ │ │ + bl 0xfec42fe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ cdp2 0, 8, cr15, cr0, cr11, {3} │ │ │ │ andcs r4, r0, #1376256 @ 0x150000 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmiblt ip, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 7, cr15, cr0, cr11, {3} │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 6, cr15, cr8, cr11, {3} │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf249fe5d │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4038 │ │ │ │ svclt 0x0000be55 │ │ │ │ addseq ip, r4, r8, asr #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec43084 │ │ │ │ + bl 0xfec43064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff0 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06b9d04 │ │ │ │ pldw [r4, #-3651] @ 0xfffff1bd │ │ │ │ andle r5, r8, #128, 30 @ 0x200 │ │ │ │ vmla.i8 , , │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ rsbmi fp, r6, #880 @ 0x370 │ │ │ │ @ instruction: 0xf0104630 │ │ │ │ strmi pc, [r2], -r5, ror #30 │ │ │ │ rscle r2, pc, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484631 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ vceq.f32 d31, d13, d25 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ movwcs fp, #7713 @ 0x1e21 │ │ │ │ andcs r4, r4, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf0194618 │ │ │ │ strmi pc, [r5], -r7, lsl #29 │ │ │ │ bicsle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmla.i d21, d16, d0[1] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0x4629fe11 │ │ │ │ - rscpl pc, r4, r8, asr #12 │ │ │ │ + sbcspl pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 0, cr15, cr10, cr11, {3} │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 0, cr15, cr4, cr11, {3} │ │ │ │ svclt 0x0000e7c3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec43124 │ │ │ │ + bl 0xfec43104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ ldc2l 0, cr15, [r2, #428]! @ 0x1ac │ │ │ │ @ instruction: 0xf648b9e5 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ ldmiblt r4!, {r0, r1, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [ip, #428] @ 0x1ac │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldcllt 0, cr15, [r4, #428] @ 0x1ac │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06b4629 │ │ │ │ stccs 13, cr15, [r0], {201} @ 0xc9 │ │ │ │ strtmi sp, [r1], -r0, ror #1 │ │ │ │ - eormi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + andsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip, #428]! @ 0x1ac │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldclt 0, cr15, [r4, #428]! @ 0x1ac │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec431c0 │ │ │ │ + bl 0xfec431a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff0 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ stc2 0, cr15, [r6, #428]! @ 0x1ac │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0x4621d21c │ │ │ │ - sbcsvc pc, r0, r8, asr #12 │ │ │ │ + sbcvc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip, #428] @ 0x1ac │ │ │ │ stmdale fp, {r0, r2, sl, fp, sp} │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ svccs 0x00363d44 │ │ │ │ @ instruction: 0xf6482128 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ strtmi r0, [r9], -lr, lsr #32 │ │ │ │ stc2 0, cr15, [lr, #428] @ 0x1ac │ │ │ │ - subeq pc, r0, sp, asr #4 │ │ │ │ + eorseq pc, r0, sp, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stclt 0, cr15, [r6, #428] @ 0x1ac │ │ │ │ strtmi r4, [r8], -r5, ror #4 │ │ │ │ mrc2 0, 5, pc, cr4, cr0, {0} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ strtmi sp, [r1], -r9, ror #3 │ │ │ │ - sbcsvc pc, r0, r8, asr #12 │ │ │ │ + sbcvc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r8, #-428]! @ 0xfffffe54 │ │ │ │ @ instruction: 0xf648e7e8 │ │ │ │ - vmla.i d22, d16, d0[2] │ │ │ │ + vshr.s64 d22, d24, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xe7e1fd71 │ │ │ │ - adcvs pc, r0, r8, asr #12 │ │ │ │ + addsvs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl, #-428]! @ 0xfffffe54 │ │ │ │ @ instruction: 0xf648e7da │ │ │ │ - vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ + vmla.i d22, d0, d0[7] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ ldrb pc, [r3, r3, ror #26] @ │ │ │ │ - subsvs pc, ip, r8, asr #12 │ │ │ │ + subvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [ip, #-428] @ 0xfffffe54 │ │ │ │ @ instruction: 0xf648e7cc │ │ │ │ - vmvn.i32 d22, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q11, d0, d28 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xe7c5fd55 │ │ │ │ - andvs pc, ip, r8, asr #12 │ │ │ │ + rscspl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [lr, #-428] @ 0xfffffe54 │ │ │ │ svclt 0x0000e7be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec43290 │ │ │ │ + bl 0xfec43270 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, sp, r8 │ │ │ │ addslt r4, r7, sl, lsr #22 │ │ │ │ - rsbcs pc, r4, r8, asr #12 │ │ │ │ + subscs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldc2 0, cr15, [r6, #-428]! @ 0xfffffe54 │ │ │ │ teqle r7, r0, lsl #24 │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl, #-428]! @ 0xfffffe54 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf648a805 │ │ │ │ - @ instruction: 0xf2c074d0 │ │ │ │ + vmls.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf1aa042f │ │ │ │ movtcs lr, #2756 @ 0xac4 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf64d9401 │ │ │ │ - vaddl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64c002f │ │ │ │ - vaddhn.i16 d23, q0, q10 │ │ │ │ + vmov.i32 d23, #262144 @ 0x00040000 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - ldc2l 1, cr15, [lr], #-748 @ 0xfffffd14 │ │ │ │ + stc2 1, cr15, [lr], {187} @ 0xbb │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ stc2 0, cr15, [ip, #-428] @ 0xfffffe54 │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d9, d4 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldcllt 0, cr15, [ip], #428 @ 0x1ac │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xe7c5fcf1 │ │ │ │ - stc2l 1, cr15, [r6], {187} @ 0xbb │ │ │ │ + ldc2l 1, cr15, [r6], {187} @ 0xbb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec43350 │ │ │ │ + bl 0xfec43330 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r6, sl, lsr #22 │ │ │ │ @ instruction: 0xf6486849 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldc2l 0, cr15, [r6], {107} @ 0x6b │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1aaa805 │ │ │ │ movtcs lr, #2676 @ 0xa74 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldrbvc pc, [r0], r8, asr #12 @ │ │ │ │ + strbvc pc, [r0], r8, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf64c9601 │ │ │ │ - vsubhn.i16 d23, q0, q10 │ │ │ │ + vmov.i32 d23, #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0x96000632 │ │ │ │ - stc2 1, cr15, [sl], #-748 @ 0xfffffd14 │ │ │ │ + ldc2 1, cr15, [sl], #-748 @ 0xfffffd14 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [r8], #428 @ 0x1ac │ │ │ │ @ instruction: 0xf64db9cc │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ - blmi 0x4eb47c │ │ │ │ - blls 0x646234 │ │ │ │ + blmi 0x4eb45c │ │ │ │ + blls 0x646214 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r4, r0, lsl #6 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ @ instruction: 0x4621bc9d │ │ │ │ - eormi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + andsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2], {107} @ 0x6b │ │ │ │ @ instruction: 0xf1bbe7e3 │ │ │ │ - svclt 0x0000fc67 │ │ │ │ + svclt 0x0000fc77 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461db096 │ │ │ │ @ instruction: 0xf6484b2a │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf06b8070 │ │ │ │ subcs pc, r0, #29440 @ 0x7300 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strcc pc, [r4], #1608 @ 0x648 │ │ │ │ + ldrbtcc pc, [r4], #-1608 @ 0xfffff9b8 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - b 0x4288f4 │ │ │ │ + b 0x4288d4 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqdmlsl.s , d16, d0[0] │ │ │ │ strls r0, [r1, -pc, lsr #14] │ │ │ │ - strvc pc, [r4, -ip, asr #12]! │ │ │ │ + ldrvc pc, [r4, -ip, asr #12] │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1bb9700 │ │ │ │ - ldrtmi pc, [r1], -r7, asr #23 @ │ │ │ │ + @ instruction: 0x4631fbd7 │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ ldmiblt sp, {r0, r2, r4, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06b4621 │ │ │ │ andcs pc, r1, #19712 @ 0x4d00 │ │ │ │ @ instruction: 0x46414810 │ │ │ │ @ instruction: 0xff3ef7fe │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d9, d1 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldclt 0, cr15, [r8], #-428 @ 0xfffffe54 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0], #-428 @ 0xfffffe54 │ │ │ │ @ instruction: 0xf1bbe7e1 │ │ │ │ - svclt 0x0000fc05 │ │ │ │ + svclt 0x0000fc15 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r3, r8, lsr #20 │ │ │ │ + eorseq lr, r3, r8, lsl sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec434d8 │ │ │ │ + bl 0xfec434b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0xc3db58 │ │ │ │ - rsbcs pc, r4, r8, asr #12 │ │ │ │ + blmi 0xc3db38 │ │ │ │ + subscs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf06b0300 │ │ │ │ stccs 12, cr15, [r0], {17} │ │ │ │ @ instruction: 0xf648d13c │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ subcs pc, r0, #1280 @ 0x500 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbvc pc, [r0], #1608 @ 0x648 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0xec324 │ │ │ │ + strbvc pc, [r0], #1608 @ 0x648 @ │ │ │ │ + strteq pc, [pc], #-704 @ 0xec304 │ │ │ │ ldmib lr, {r1, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, sl, ip, pc} │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - strtvc pc, [r4], #-1612 @ 0xfffff9b4 │ │ │ │ + ldrvc pc, [r4], #-1612 @ 0xfffff9b4 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf1bb9400 │ │ │ │ - @ instruction: 0x4629fb59 │ │ │ │ + strtmi pc, [r9], -r9, ror #22 │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ andcs pc, r1, #236544 @ 0x39c00 │ │ │ │ @ instruction: 0x46314811 │ │ │ │ mrc2 7, 6, pc, cr8, cr14, {7} │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d9, d4 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0xff5a8528 │ │ │ │ + bllt 0xff5a8508 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ strb pc, [r0, r7, asr #23] @ │ │ │ │ - blx 0xfe828a86 │ │ │ │ + blx 0xfec28a66 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r3, r4, ror #20 │ │ │ │ + eorseq lr, r3, r4, asr sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec435a8 │ │ │ │ + bl 0xfec43588 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0xc3dc28 │ │ │ │ - rsbcs pc, r4, r8, asr #12 │ │ │ │ + blmi 0xc3dc08 │ │ │ │ + subscs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf06b0300 │ │ │ │ @ instruction: 0x2c00fba9 │ │ │ │ @ instruction: 0xf648d13c │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ subcs pc, r0, #160768 @ 0x27400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbvc pc, [r0], #1608 @ 0x648 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0xec3f4 │ │ │ │ + strbvc pc, [r0], #1608 @ 0x648 @ │ │ │ │ + strteq pc, [pc], #-704 @ 0xec3d4 │ │ │ │ ldmdb r6!, {r1, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, sl, ip, pc} │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - strtvc pc, [r4], #-1612 @ 0xfffff9b4 │ │ │ │ + ldrvc pc, [r4], #-1612 @ 0xfffff9b4 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf1bb9400 │ │ │ │ - @ instruction: 0x4629faf1 │ │ │ │ + strtmi pc, [r9], -r1, lsl #22 │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ andcs pc, r1, #130048 @ 0x1fc00 │ │ │ │ @ instruction: 0x46314811 │ │ │ │ mrc2 7, 1, pc, cr10, cr14, {7} │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d9, d4 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0x1ba85f8 │ │ │ │ + bllt 0x1ba85d8 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xe7c0fb5f │ │ │ │ - blx 0xe28b56 │ │ │ │ + blx 0x1228b36 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ @ instruction: 0x0094cdb0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec43678 │ │ │ │ + bl 0xfec43658 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r6, pc, lsr #22 │ │ │ │ @ instruction: 0xf6486849 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x11a864a │ │ │ │ + blx 0x11a862a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1aaa805 │ │ │ │ movtcs lr, #2272 @ 0x8e0 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldrbvc pc, [r0], r8, asr #12 @ │ │ │ │ + strbvc pc, [r0], r8, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf64c9601 │ │ │ │ - vsubhn.i16 d23, q0, q10 │ │ │ │ + vmov.i32 d23, #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0x96000632 │ │ │ │ - blx 0xfe6a8bbc │ │ │ │ + blx 0xfeaa8b9c │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0xa28686 │ │ │ │ + blx 0xa28666 │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, sl, fp, sp} │ │ │ │ - bicvs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + @ instruction: 0x63b8f24e │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ - rsbsvc pc, r4, r0, asr #12 │ │ │ │ + rsbvc pc, r4, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0x6286a6 │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + blx 0x628686 │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbsvc pc, r4, r0, asr #12 │ │ │ │ + rsbvc pc, r4, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - blx 0x3a86ba │ │ │ │ + blx 0x3a869a │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d9, d0 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xfffa86d8 │ │ │ │ + blt 0xfffa86b8 │ │ │ │ vmax.s8 d20, d2, d17 │ │ │ │ - vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ + vmla.i d20, d0, d0[6] │ │ │ │ @ instruction: 0xf06b0032 │ │ │ │ @ instruction: 0xe7ddfaf3 │ │ │ │ - blx 0xff328c2c │ │ │ │ + blx 0xff728c0c │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4374c │ │ │ │ + bl 0xfec4372c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r6, pc, lsr #22 │ │ │ │ @ instruction: 0xf6486849 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xff72871c │ │ │ │ + blx 0xff7286fc │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1aaa805 │ │ │ │ movtcs lr, #2166 @ 0x876 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldrbvc pc, [r0], r8, asr #12 @ │ │ │ │ + strbvc pc, [r0], r8, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf64c9601 │ │ │ │ - vsubhn.i16 d23, q0, q10 │ │ │ │ + vmov.i32 d23, #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0x96000632 │ │ │ │ - blx 0xc28c90 │ │ │ │ + blx 0x1028c70 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0xfefa8758 │ │ │ │ + blx 0xfefa8738 │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, sl, fp, sp} │ │ │ │ - bicvs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + @ instruction: 0x63b8f24e │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ - rsbsvc pc, r4, r0, asr #12 │ │ │ │ + rsbvc pc, r4, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xfeba8778 │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + blx 0xfeba8758 │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbsvc pc, r4, r0, asr #12 │ │ │ │ + rsbvc pc, r4, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - blx 0xfe92878c │ │ │ │ + blx 0xfe92876c │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d9, d0 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xfe5287ac │ │ │ │ + blt 0xfe52878c │ │ │ │ vmax.s8 d20, d2, d17 │ │ │ │ - vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ + vmla.i d20, d0, d0[6] │ │ │ │ @ instruction: 0xf06b0032 │ │ │ │ ldrb pc, [sp, r9, lsl #21] @ │ │ │ │ - blx 0x18a8d00 │ │ │ │ + blx 0x1ca8ce0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461fb096 │ │ │ │ strmi r4, [r4], -pc, lsr #22 │ │ │ │ @ instruction: 0xf6486849 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r0], lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf06b9e1c │ │ │ │ subcs pc, r0, #438272 @ 0x6b000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ stmda r8, {r1, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - strcc pc, [r4, #1608] @ 0x648 │ │ │ │ + ldrbcc pc, [r4, #-1608]! @ 0xfffff9b8 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf6489502 │ │ │ │ - vshl.s64 , q0, #0 │ │ │ │ + vmls.f d23, d16, d0[0] │ │ │ │ strls r0, [r1, #-1327] @ 0xfffffad1 │ │ │ │ - strvc pc, [r4, #-1612]! @ 0xfffff9b4 │ │ │ │ + ldrvc pc, [r4, #-1612] @ 0xfffff9b4 │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1bb9500 │ │ │ │ - @ instruction: 0x4641f9bd │ │ │ │ + strbmi pc, [r1], -sp, asr #19 @ │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ @ instruction: 0xf894fa4b │ │ │ │ subcs r3, r0, #0, 4 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ svclt 0x00082b00 │ │ │ │ @ instruction: 0xf1a9463e │ │ │ │ movtcs lr, #4068 @ 0xfe4 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, lsl #10 │ │ │ │ - mvnsvs pc, r8, asr #12 │ │ │ │ + mvnvs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - @ instruction: 0xf99ef1bb │ │ │ │ + @ instruction: 0xf9aef1bb │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xc28874 │ │ │ │ + blx 0xc28854 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d9, d8 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x828894 │ │ │ │ - @ instruction: 0xf9f2f1bb │ │ │ │ + blt 0x828874 │ │ │ │ + blx 0x1a8db8 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec438f8 │ │ │ │ + bl 0xfec438d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr4, cr9, {2} │ │ │ │ @ instruction: 0xf06b461d │ │ │ │ @ instruction: 0x2c1ffa07 │ │ │ │ vtst.8 , q7, │ │ │ │ - vqdmlal.s q11, d16, d0[2] │ │ │ │ - bl 0x1ad3ec │ │ │ │ + vrsra.s64 d22, d24, #64 │ │ │ │ + bl 0x1ad3cc │ │ │ │ @ instruction: 0xf6400384 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ @ instruction: 0xf8d30032 │ │ │ │ @ instruction: 0xf06b12e0 │ │ │ │ @ instruction: 0xf648f9f7 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf640012e │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ @ instruction: 0xf06b0032 │ │ │ │ stmiblt r5!, {r0, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9e2f06b │ │ │ │ @ instruction: 0xf64db9f6 │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ vmul.i8 , , │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ @ instruction: 0xf648b9cf │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ strtmi r0, [r9], -lr, lsr #32 │ │ │ │ @ instruction: 0xf9c4f06b │ │ │ │ rscle r2, r0, r0, lsl #28 │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ vmul.i8 d31, d25, d23 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ strtmi fp, [r1], -pc, lsr #19 │ │ │ │ - rsbsmi pc, r8, r2, asr #4 │ │ │ │ + rsbmi pc, r8, r2, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf9a8f06b │ │ │ │ svclt 0x0000e7af │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461eb096 │ │ │ │ @ instruction: 0xf6484b34 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf06b8070 │ │ │ │ subcs pc, r0, #2310144 @ 0x234000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strcc pc, [r4, #1608] @ 0x648 │ │ │ │ + ldrbcc pc, [r4, #-1608]! @ 0xfffff9b8 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ svc 0x0026f1a9 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6489502 │ │ │ │ - @ instruction: 0xf2c074d0 │ │ │ │ + vmls.i d23, d16, d0[0] │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ - strtvc pc, [r4], #-1612 @ 0xfffff9b4 │ │ │ │ + ldrvc pc, [r4], #-1612 @ 0xfffff9b4 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1bb9400 │ │ │ │ - ldrtmi pc, [r9], -r1, ror #17 @ │ │ │ │ + @ instruction: 0x4639f8f1 │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ - bllt 0xfe2aae00 │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + bllt 0xfe2aade0 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06b4629 │ │ │ │ subcs pc, r0, #1687552 @ 0x19c000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ svc 0x0004f1a9 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ strls r0, [r0], #-303 @ 0xfffffed1 │ │ │ │ vrhadd.s8 d25, d2, d2 │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + vmla.f d20, d0, d0[6] │ │ │ │ tstls r1, r2, lsr r1 │ │ │ │ @ instruction: 0xf1bb4619 │ │ │ │ - @ instruction: 0x4641f8bf │ │ │ │ + strbmi pc, [r1], -pc, asr #17 @ │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ - blmi 0x46adbc │ │ │ │ - blls 0x6468f4 │ │ │ │ + blmi 0x46ad9c │ │ │ │ + blls 0x6468d4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06b41f0 │ │ │ │ @ instruction: 0x462ab93d │ │ │ │ @ instruction: 0xf6484631 │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xe7ccf935 │ │ │ │ - @ instruction: 0xf90af1bb │ │ │ │ + @ instruction: 0xf91af1bb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb097 │ │ │ │ @ instruction: 0xf6484b39 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf06b9078 │ │ │ │ subcs pc, r0, #376832 @ 0x5c000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strcc pc, [r4], r8, asr #12 │ │ │ │ + ldrbtcc pc, [r4], -r8, asr #12 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ cdp 1, 11, cr15, cr0, cr9, {5} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6489602 │ │ │ │ - vshl.s64 , q0, #0 │ │ │ │ + vmls.f d23, d16, d0[0] │ │ │ │ @ instruction: 0xf64c052f │ │ │ │ - vaddhn.i16 d23, q0, q10 │ │ │ │ + vmov.i32 d23, #262144 @ 0x00040000 │ │ │ │ strls r0, [r1, #-1074] @ 0xfffffbce │ │ │ │ @ instruction: 0xf1bb9400 │ │ │ │ - strbmi pc, [r1], -fp, ror #16 @ │ │ │ │ + @ instruction: 0x4641f87b │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ subcs pc, r0, #16318464 @ 0xf90000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ cdp 1, 9, cr15, cr6, cr9, {5} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strpl lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf1bb9400 │ │ │ │ - @ instruction: 0x4639f859 │ │ │ │ + ldrtmi pc, [r9], -r9, ror #16 @ │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ @ instruction: 0xf1b9f8e7 │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, r8, r9, sl, fp} │ │ │ │ - bicvs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + @ instruction: 0x63b8f24e │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r9, #3072 @ 0xc00 │ │ │ │ - rsbsvc pc, r4, r0, asr #12 │ │ │ │ + rsbvc pc, r4, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf8d6f06b │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbsvc pc, r4, r0, asr #12 │ │ │ │ + rsbvc pc, r4, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf8ccf06b │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d9, d0 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmlt ip!, {r0, r1, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ vmax.s8 q10, q1, │ │ │ │ - vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ + vmla.i d20, d0, d0[6] │ │ │ │ @ instruction: 0xf06b0032 │ │ │ │ @ instruction: 0xe7ddf8b5 │ │ │ │ - @ instruction: 0xf88af1bb │ │ │ │ + @ instruction: 0xf89af1bb │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461db096 │ │ │ │ @ instruction: 0xf6484b39 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf06b8070 │ │ │ │ subcs pc, r0, #9895936 @ 0x970000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strcc pc, [r4], #1608 @ 0x648 │ │ │ │ + ldrbtcc pc, [r4], #-1608 @ 0xfffff9b8 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ cdp 1, 3, cr15, cr0, cr9, {5} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vqshl.s64 , q0, #0 │ │ │ │ + vqdmlsl.s , d16, d0[0] │ │ │ │ strls r0, [r1, -pc, lsr #14] │ │ │ │ - strvc pc, [r4, -ip, asr #12]! │ │ │ │ + ldrvc pc, [r4, -ip, asr #12] │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1ba9700 │ │ │ │ - ldrtmi pc, [r1], -fp, ror #31 @ │ │ │ │ + shsub8mi pc, r1, fp @ │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ - bllt 0x86ac14 │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + bllt 0x86abf4 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06b4621 │ │ │ │ @ instruction: 0xf1b8f871 │ │ │ │ @ instruction: 0xd1240f00 │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf864f06b │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d9, d23 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdalt r4, {r0, r1, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf84cf06b │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #4314 @ 0x10da │ │ │ │ andcs r4, r4, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf0194618 │ │ │ │ strmi pc, [r1], -pc, lsr #17 │ │ │ │ stmdavs r1, {r8, ip, sp, pc} │ │ │ │ - eormi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + andsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rscsvs pc, r8, r8, asr #12 │ │ │ │ + rscvs pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf836f06b │ │ │ │ @ instruction: 0xf1bbe7d0 │ │ │ │ - svclt 0x0000f80b │ │ │ │ + svclt 0x0000f81b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec43cc8 │ │ │ │ + bl 0xfec43ca8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050f90 │ │ │ │ addslt r4, r7, r2, lsr r8 │ │ │ │ stmdavs r0, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf04f9015 │ │ │ │ andcs r0, r4, #0 │ │ │ │ @ instruction: 0x460c4618 │ │ │ │ @@ -225703,348 +225695,348 @@ │ │ │ │ tstlt r0, r7, lsl #12 │ │ │ │ movwcs r6, #6151 @ 0x1807 │ │ │ │ stmiane r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0194618 │ │ │ │ @ instruction: 0x4604f87f │ │ │ │ stmdavs r4, {r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648002e │ │ │ │ - @ instruction: 0xf2c076d0 │ │ │ │ + vmlsl.s , d16, d0[0] │ │ │ │ @ instruction: 0xf06b062f │ │ │ │ subcs pc, r0, #327680 @ 0x50000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strvc pc, [r4, #-1612]! @ 0xfffff9b4 │ │ │ │ + ldrvc pc, [r4, #-1612] @ 0xfffff9b4 │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ ldc 1, cr15, [lr, #676] @ 0x2a4 │ │ │ │ - orrcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + cmnpcc r4, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ movwvs lr, #6605 @ 0x19cd │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ @ instruction: 0xf1ba9500 │ │ │ │ - shsaxmi pc, r9, sp @ │ │ │ │ + ldrtmi pc, [r9], -sp, ror #30 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ subcs pc, r0, #940 @ 0x3ac │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ stc 1, cr15, [r8, #676] @ 0x2a4 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ strls r0, [r1], -pc, lsr #4 │ │ │ │ andcs r9, r1, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf1ba9500 │ │ │ │ - strtmi pc, [r1], -r7, asr #30 │ │ │ │ + qsaxmi pc, r1, r7 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ - blmi 0x36cacc │ │ │ │ - blls 0x646be4 │ │ │ │ + blmi 0x36caac │ │ │ │ + blls 0x646bc4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a40f0 │ │ │ │ @ instruction: 0xf1babfc5 │ │ │ │ - svclt 0x0000ff9b │ │ │ │ + svclt 0x0000ffab │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461eb097 │ │ │ │ @ instruction: 0xf6484b38 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf6488078 │ │ │ │ - vabal.s8 , d16, d4 │ │ │ │ + vbic.i32 , #262144 @ 0x00040000 │ │ │ │ svcls 0x0020052e │ │ │ │ @ instruction: 0xffa2f06a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ movtcs lr, #3392 @ 0xd40 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmdage r5, {r1, r8, sl, ip, pc} │ │ │ │ - ldrbvc pc, [r0], #1608 @ 0x648 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0xecbf8 │ │ │ │ + strbvc pc, [r0], #1608 @ 0x648 @ │ │ │ │ + strteq pc, [pc], #-704 @ 0xecbd8 │ │ │ │ @ instruction: 0xf64c9401 │ │ │ │ - vaddhn.i16 d23, q0, q10 │ │ │ │ + vmov.i32 d23, #262144 @ 0x00040000 │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ - mrc2 1, 7, pc, cr10, cr10, {5} │ │ │ │ + @ instruction: 0xff0af1ba │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xff88f06a │ │ │ │ ldrtmi r4, [r1], -r2, lsr #16 │ │ │ │ @ instruction: 0xf7fe2200 │ │ │ │ subcs pc, r0, #495616 @ 0x79000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ stc 1, cr15, [r0, #-676]! @ 0xfffffd5c │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2, #-513] @ 0xfffffdff │ │ │ │ @ instruction: 0xf648a805 │ │ │ │ - vshl.s64 q11, q8, #0 │ │ │ │ + vmls.f d22, d16, d0[4] │ │ │ │ stmib sp, {r1, r2, r3, r5, r8, sl}^ │ │ │ │ @ instruction: 0xf1ba4500 │ │ │ │ - @ instruction: 0x4641fedf │ │ │ │ + strbmi pc, [r1], -pc, ror #29 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ subcs pc, r0, #436 @ 0x1b4 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ stc 1, cr15, [sl, #-676] @ 0xfffffd5c │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ strls r0, [r1, #-559] @ 0xfffffdd1 │ │ │ │ andcs r9, r1, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ - ldrtmi pc, [r9], -r9, asr #29 @ │ │ │ │ + @ instruction: 0x4639fed9 │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ - blmi 0x36c9d0 │ │ │ │ - blls 0x646ce0 │ │ │ │ + blmi 0x36c9b0 │ │ │ │ + blls 0x646cc0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a43f0 │ │ │ │ @ instruction: 0xf1babf47 │ │ │ │ - svclt 0x0000ff1d │ │ │ │ + svclt 0x0000ff2d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r3, r4, asr #21 │ │ │ │ + ldrhteq lr, [r3], -r4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0xf500b096 │ │ │ │ ldrmi r5, [pc], -r0, lsl #1 │ │ │ │ ldrmi r4, [r1], r1, asr #22 │ │ │ │ ldmdavs fp, {r0, r3, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8900300 │ │ │ │ ldmib sp, {r9, sp}^ │ │ │ │ @ instruction: 0xf648381f │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf8dd002e │ │ │ │ - bcs 0x114ebc │ │ │ │ + bcs 0x114e9c │ │ │ │ ldrmi fp, [r8], r8, lsl #30 │ │ │ │ @ instruction: 0xff1ef06a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf648a805 │ │ │ │ - vabal.s8 , d16, d4 │ │ │ │ + vbic.i32 , #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf1a9052e │ │ │ │ movtcs lr, #3256 @ 0xcb8 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2, #-2053] @ 0xfffff7fb │ │ │ │ - ldrbvc pc, [r0], r8, asr #12 @ │ │ │ │ + strbvc pc, [r0], r8, asr #12 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - strtvc pc, [r4], #-1612 @ 0xfffff9b4 │ │ │ │ + ldrvc pc, [r4], #-1612 @ 0xfffff9b4 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - mrc2 1, 3, pc, cr2, cr10, {5} │ │ │ │ + mcr2 1, 4, pc, cr2, cr10, {5} @ │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xff00f06a │ │ │ │ cmple r2, r0, lsl #30 │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a4629 │ │ │ │ subcs pc, r0, #3952 @ 0xf70 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ ldc 1, cr15, [r4], {169} @ 0xa9 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strvs lr, [r1, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ - @ instruction: 0x4651fe57 │ │ │ │ + ldrbmi pc, [r1], -r7, ror #28 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ subcs pc, r0, #3664 @ 0xe50 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ stc 1, cr15, [r2], {169} @ 0xa9 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ strls r0, [r0], #-303 @ 0xfffffed1 │ │ │ │ @ instruction: 0xf6489102 │ │ │ │ - vsra.s64 q11, q8, #64 │ │ │ │ + vmla.f d22, d16, d0[4] │ │ │ │ tstls r1, lr, lsr #2 │ │ │ │ @ instruction: 0xf1ba4619 │ │ │ │ - @ instruction: 0x4641fe3d │ │ │ │ + strbmi pc, [r1], -sp, asr #28 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ - blmi 0x46c8b8 │ │ │ │ - blls 0x646df8 │ │ │ │ + blmi 0x46c898 │ │ │ │ + blls 0x646dd8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a47f0 │ │ │ │ @ instruction: 0x4639bebb │ │ │ │ @ instruction: 0xf648462a │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0xe7bafeb3 │ │ │ │ - mcr2 1, 4, pc, cr8, cr10, {5} @ │ │ │ │ + mrc2 1, 4, pc, cr8, cr10, {5} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461eb097 │ │ │ │ ldrmi r4, [r4], -r6, asr #22 │ │ │ │ @ instruction: 0xf6486849 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf648981e │ │ │ │ - vabal.s8 , d16, d4 │ │ │ │ + vbic.i32 , #262144 @ 0x00040000 │ │ │ │ svcls 0x0020052e │ │ │ │ cdp2 0, 9, cr15, cr0, cr10, {3} │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ - sbcvs pc, r8, lr, asr #4 │ │ │ │ + adcsvs pc, r8, lr, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ - strvc pc, [r0], #-1608 @ 0xfffff9b8 │ │ │ │ + ldrbtvs pc, [r0], #1608 @ 0x648 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf97af7fe │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ movtcs lr, #3106 @ 0xc22 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmdage r5, {r0, sl, ip, pc} │ │ │ │ @ instruction: 0xf64c9502 │ │ │ │ - vaddhn.i16 d23, q0, q10 │ │ │ │ + vmov.i32 d23, #262144 @ 0x00040000 │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ - stc2l 1, cr15, [r0, #744]! @ 0x2e8 │ │ │ │ + ldc2l 1, cr15, [r0, #744]! @ 0x2e8 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ - ldrvc pc, [r4], -r8, asr #12 │ │ │ │ + strvc pc, [r4], -r8, asr #12 │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr10, cr10, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ movtcs lr, #3080 @ 0xc08 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2, #-2053] @ 0xfffff7fb │ │ │ │ strls r9, [r1], -r0, lsl #8 │ │ │ │ - stc2l 1, cr15, [sl, #744] @ 0x2e8 │ │ │ │ + ldc2l 1, cr15, [sl, #744] @ 0x2e8 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ cdp2 0, 5, cr15, cr8, cr10, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ @ instruction: 0xf648ebf6 │ │ │ │ - vsubw.s8 , q0, d28 │ │ │ │ + vorr.i32 d23, #3072 @ 0x00000c00 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8, r9}^ │ │ │ │ movtcs r4, #768 @ 0x300 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2, #-2053] @ 0xfffff7fb │ │ │ │ - ldc2 1, cr15, [r4, #744]! @ 0x2e8 │ │ │ │ + stc2l 1, cr15, [r4, #744] @ 0x2e8 │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ cdp2 0, 4, cr15, cr2, cr10, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ movtcs lr, #3040 @ 0xbe0 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - teqpvc r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvc R8_fiq, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - ldc2 1, cr15, [sl, #744] @ 0x2e8 │ │ │ │ + stc2 1, cr15, [sl, #744]! @ 0x2e8 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ cdp2 0, 2, cr15, cr8, cr10, {3} │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d9, d8 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 0, 1, cr15, cr8, cr10, {3} │ │ │ │ - stc2l 1, cr15, [lr, #744]! @ 0x2e8 │ │ │ │ + ldc2l 1, cr15, [lr, #744]! @ 0x2e8 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb096 │ │ │ │ @ instruction: 0xf6484b48 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf648a91e │ │ │ │ - vaddhn.i16 d19, q8, q2 │ │ │ │ + vmvn.i32 , #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf8dd042e │ │ │ │ @ instruction: 0xf06a8080 │ │ │ │ subcs pc, r0, #15680 @ 0x3d40 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xfe5a95e4 │ │ │ │ + bl 0xfe5a95c4 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vshl.s64 , q0, #0 │ │ │ │ + vmls.f d23, d16, d0[0] │ │ │ │ strls r0, [r1, #-1327] @ 0xfffffad1 │ │ │ │ - strvc pc, [r4, #-1612]! @ 0xfffff9b4 │ │ │ │ + ldrvc pc, [r4, #-1612] @ 0xfffff9b4 │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1ba9500 │ │ │ │ - ldrtmi pc, [r1], -sp, asr #26 @ │ │ │ │ + @ instruction: 0x4631fd5d │ │ │ │ vadd.i8 d26, d6, d5 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vmlsl.s q11, d0, d0[2] │ │ │ │ @ instruction: 0xf06a0632 │ │ │ │ subcs pc, r0, #13760 @ 0x35c0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0x1e29620 │ │ │ │ + bl 0x1e29600 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strls r9, [r0, #-1026] @ 0xfffffbfe │ │ │ │ @ instruction: 0xf1ba9601 │ │ │ │ - @ instruction: 0x4639fd37 │ │ │ │ + ldrtmi pc, [r9], -r7, asr #26 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ subcs pc, r0, #12608 @ 0x3140 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0x19a9644 │ │ │ │ + bl 0x19a9624 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ @ instruction: 0xf1ba9402 │ │ │ │ - ldrbmi pc, [r1], -r5, lsr #26 @ │ │ │ │ + @ instruction: 0x4651fd35 │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ @ instruction: 0xf1b9fdb3 │ │ │ │ @ instruction: 0xd12c0f00 │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a4621 │ │ │ │ @ instruction: 0xf1b8fda9 │ │ │ │ @ instruction: 0xf6400f02 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ svclt 0x009d0032 │ │ │ │ - bicvs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + @ instruction: 0x63b8f24e │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r8, #3072 @ 0xc00 │ │ │ │ - cmppvc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpvc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf2c0bf8c │ │ │ │ @ instruction: 0xf8d3012e │ │ │ │ @ instruction: 0xf06a1450 │ │ │ │ - blmi 0x46c648 │ │ │ │ - blls 0x647068 │ │ │ │ + blmi 0x46c628 │ │ │ │ + blls 0x647048 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a47f0 │ │ │ │ strtmi fp, [r2], -r3, lsl #27 │ │ │ │ @ instruction: 0xf6484649 │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0xe7d0fd7b │ │ │ │ - ldc2l 1, cr15, [r0, #-744] @ 0xfffffd18 │ │ │ │ + stc2l 1, cr15, [r0, #-744]! @ 0xfffffd18 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4423c │ │ │ │ + bl 0xfec4421c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46070f90 │ │ │ │ addslt r4, r7, r0, asr r8 │ │ │ │ stmdavs r0, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf04f9015 │ │ │ │ andcs r0, r4, #0 │ │ │ │ @ instruction: 0x460c4618 │ │ │ │ @@ -226057,166 +226049,166 @@ │ │ │ │ movwcs r0, #4360 @ 0x1108 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ stmdavs r4, {r0, r2, r3, r6, ip, lr, pc} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ ldc2 0, cr15, [sl, #96]! @ 0x60 │ │ │ │ tstlt r0, r5, lsl #12 │ │ │ │ ldrtmi r6, [r9], -sp, lsr #16 │ │ │ │ - rsbcs pc, r4, r8, asr #12 │ │ │ │ + subscs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strcc pc, [r4, r8, asr #12] │ │ │ │ + ldrbcc pc, [r4, -r8, asr #12]! @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ stc2l 0, cr15, [r0, #-424] @ 0xfffffe58 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ movtcs lr, #2782 @ 0xade │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2, -r5, lsl #16] │ │ │ │ - ldclvc 6, cr15, [r0], {72} @ 0x48 │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0xecdbc │ │ │ │ + stclvc 6, cr15, [r0], {72} @ 0x48 │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0xecd9c │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stcvc 6, cr15, [r4], #-304 @ 0xfffffed0 │ │ │ │ + ldcvc 6, cr15, [r4], {76} @ 0x4c │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - ldc2 1, cr15, [r6], {186} @ 0xba │ │ │ │ + stc2 1, cr15, [r6], #744 @ 0x2e8 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ stc2 0, cr15, [r4, #-424]! @ 0xfffffe58 │ │ │ │ suble r2, r8, r0, lsl #24 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ ldc2 0, cr15, [sl, #-424] @ 0xfffffe58 │ │ │ │ stmdami r7!, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fe4629 │ │ │ │ - blmi 0xa2b124 │ │ │ │ - blls 0x647164 │ │ │ │ + blmi 0xa2b104 │ │ │ │ + blls 0x647144 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle pc, r0, lsl #6 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a40f0 │ │ │ │ andcs fp, r4, #320 @ 0x140 │ │ │ │ @ instruction: 0xf0184618 │ │ │ │ strmi pc, [r5], -sp, ror #26 │ │ │ │ @ instruction: 0xd1b12800 │ │ │ │ @ instruction: 0xf6484639 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648002e │ │ │ │ - @ instruction: 0xf2c074d0 │ │ │ │ + vmls.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf06a042f │ │ │ │ subcs pc, r0, #62208 @ 0xf300 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - b 0xfe5297e8 │ │ │ │ + b 0xfe5297c8 │ │ │ │ strls r2, [r1], #-832 @ 0xfffffcc0 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - strtvc pc, [r4], #-1612 @ 0xfffff9b4 │ │ │ │ + ldrvc pc, [r4], #-1612 @ 0xfffff9b4 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-258 @ 0xfffffefe │ │ │ │ @ instruction: 0xf1ba4619 │ │ │ │ - ldrtmi pc, [r1], -fp, asr #24 @ │ │ │ │ + @ instruction: 0x4631fc5b │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ @ instruction: 0xf648fcd9 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ ldr pc, [r3, pc, asr #25]! │ │ │ │ - stc2 1, cr15, [r4], #744 @ 0x2e8 │ │ │ │ + ldc2 1, cr15, [r4], #744 @ 0x2e8 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r3, r4, lsr #22 │ │ │ │ + eorseq lr, r3, r4, lsl fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x461fb099 │ │ │ │ ldrmi r4, [r0], pc, asr #22 │ │ │ │ @ instruction: 0xf6486849 │ │ │ │ - vaddhn.i16 d19, q8, q2 │ │ │ │ + vmvn.i32 , #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf648042e │ │ │ │ - @ instruction: 0xf2c076d0 │ │ │ │ + vmlsl.s , d16, d0[0] │ │ │ │ @ instruction: 0xf64c062f │ │ │ │ - vabal.s8 , d0, d20 │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ ldmib sp, {r1, r4, r5, r8, sl}^ │ │ │ │ andls fp, r5, r2, lsr #32 │ │ │ │ - rsbcs pc, r4, r8, asr #12 │ │ │ │ + subscs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbge r4!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stc2 0, cr15, [r0], #424 @ 0x1a8 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a807 │ │ │ │ movtcs lr, #2622 @ 0xa3e │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], #-2055 @ 0xfffff7f9 │ │ │ │ strls r9, [r0, #-1537] @ 0xfffff9ff │ │ │ │ - stc2 1, cr15, [r0], {186} @ 0xba │ │ │ │ + ldc2 1, cr15, [r0], {186} @ 0xba │ │ │ │ stmdage r7, {r0, r6, r9, sl, lr} │ │ │ │ stc2 0, cr15, [lr], {106} @ 0x6a │ │ │ │ cmnle r1, r0, lsl #30 │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a4621 │ │ │ │ subcs pc, r0, #34048 @ 0x8500 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - b 0x9a98c4 │ │ │ │ + b 0x9a98a4 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r7, {r0, r3, r4, r9, sl, lr} │ │ │ │ strvs lr, [r1], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf1ba9500 │ │ │ │ - ldrbmi pc, [r9], -r5, ror #23 @ │ │ │ │ + @ instruction: 0x4659fbf5 │ │ │ │ @ instruction: 0xf06aa807 │ │ │ │ stmdami fp!, {r0, r1, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r9, r0, #81920 @ 0x14000 │ │ │ │ @ instruction: 0xff64f7fd │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf648d126 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0xf1b9fc61 │ │ │ │ @ instruction: 0xd1270f00 │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mrrc2 0, 6, pc, r4, cr10 @ │ │ │ │ ldmdavs sl, {r1, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d9, d27 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r9, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mcrrlt 0, 6, pc, r4, cr10 @ │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a4651 │ │ │ │ @ instruction: 0xf1b9fc39 │ │ │ │ sbcsle r0, r7, r0, lsl #30 │ │ │ │ @ instruction: 0xf64d4649 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ ldrb pc, [r5, fp, lsr #24] @ │ │ │ │ @ instruction: 0x46224639 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2], #-424 @ 0xfffffe58 │ │ │ │ @ instruction: 0xf1bae79b │ │ │ │ - svclt 0x0000fbf7 │ │ │ │ + svclt 0x0000fc07 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r3, r4, lsr #22 │ │ │ │ + eorseq lr, r3, r4, lsl fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x461eb097 │ │ │ │ @ instruction: 0x46054b5a │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ @@ -226229,110 +226221,110 @@ │ │ │ │ stc2l 0, cr15, [sl], #-96 @ 0xffffffa0 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmib r0, {r0, r2, r3, r7, pc}^ │ │ │ │ ldmib r0, {r8, r9, sl, lr}^ │ │ │ │ ldmib r0, {r1, r9, fp, sp, lr}^ │ │ │ │ and r9, r1, r4, lsl #16 │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ - rsbcs pc, r4, r8, asr #12 │ │ │ │ + subscs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a6869 │ │ │ │ @ instruction: 0x2c00fbeb │ │ │ │ @ instruction: 0xf648d06f │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ strtmi r0, [r1], -lr, lsr #32 │ │ │ │ - blx 0xff8a950e │ │ │ │ + blx 0xff8a94ee │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf648a805 │ │ │ │ - vqdmlsl.s , d16, d4 │ │ │ │ + vbic.i16 , #1024 @ 0x0400 │ │ │ │ @ instruction: 0xf1a90b2e │ │ │ │ movtcs lr, #2424 @ 0x978 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8cda805 │ │ │ │ @ instruction: 0xf648b008 │ │ │ │ - vshl.s64 , q0, #0 │ │ │ │ + vmls.f d23, d16, d0[0] │ │ │ │ @ instruction: 0xf64c052f │ │ │ │ - vaddhn.i16 d23, q0, q10 │ │ │ │ + vmov.i32 d23, #262144 @ 0x00040000 │ │ │ │ strls r0, [r1, #-1074] @ 0xfffffbce │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ - @ instruction: 0x4639fb31 │ │ │ │ + ldrtmi pc, [r9], -r1, asr #22 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ ldmdami r3!, {r0, r1, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, #51380224 @ 0x3100000 │ │ │ │ mrc2 7, 5, pc, cr0, cr13, {7} │ │ │ │ @ instruction: 0x46514831 │ │ │ │ @ instruction: 0xf7fd2200 │ │ │ │ subcs pc, r0, #2736 @ 0xab0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ ldmdb r2, {r0, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - blpl 0x167b00 │ │ │ │ + blpl 0x167ae0 │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ - @ instruction: 0x4649fb15 │ │ │ │ + strbmi pc, [r9], -r5, lsr #22 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ subcs pc, r0, #166912 @ 0x28c00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ stmdb r0, {r0, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ strls r0, [r0], #-303 @ 0xfffffed1 │ │ │ │ @ instruction: 0xf6489102 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[0] │ │ │ │ tstls r1, lr, lsr #2 │ │ │ │ @ instruction: 0xf1ba4619 │ │ │ │ - @ instruction: 0x4641fafb │ │ │ │ + strbmi pc, [r1], -fp, lsl #22 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ - blmi 0x6ec234 │ │ │ │ - blls 0x64747c │ │ │ │ + blmi 0x6ec214 │ │ │ │ + blls 0x64745c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1250300 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a4ff0 │ │ │ │ @ instruction: 0xf648bb79 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ str pc, [pc, pc, ror #22] │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xda9b56 │ │ │ │ + blx 0x11a9b36 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r3, r4, ror #20 │ │ │ │ - eorseq lr, r3, ip, asr #23 │ │ │ │ + eorseq lr, r3, r4, asr sl │ │ │ │ + ldrhteq lr, [r3], -ip │ │ │ │ ldmib sp, {r4, sl, ip, sp, pc}^ │ │ │ │ andls r4, r1, r1 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ @ instruction: 0x4623461a │ │ │ │ strls r9, [r2], #-3075 @ 0xfffff3fd │ │ │ │ strls r9, [r3], #-3076 @ 0xfffff3fc │ │ │ │ strls r2, [r4], #-1025 @ 0xfffffbff │ │ │ │ - blmi 0x22b60c │ │ │ │ + blmi 0x22b5ec │ │ │ │ svclt 0x0000e728 │ │ │ │ ldmib sp, {r4, sl, ip, sp, pc}^ │ │ │ │ andls r4, r1, r1 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ @ instruction: 0x4623461a │ │ │ │ strls r9, [r2], #-3075 @ 0xfffff3fd │ │ │ │ strls r9, [r3], #-3076 @ 0xfffff3fc │ │ │ │ strls r2, [r4], #-1024 @ 0xfffffc00 │ │ │ │ - blmi 0x22b630 │ │ │ │ + blmi 0x22b610 │ │ │ │ svclt 0x0000e716 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ stmdami fp, {r7, r9, sl, lr}^ │ │ │ │ movwcs fp, #4246 @ 0x1096 │ │ │ │ @@ -226340,559 +226332,559 @@ │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf018460f │ │ │ │ strmi pc, [r4], -r7, lsl #23 │ │ │ │ stmdavs r4, {r8, ip, sp, pc} │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b9 │ │ │ │ - blx 0x20a955e │ │ │ │ + blx 0x20a953e │ │ │ │ tstlt r0, r5, lsl #12 │ │ │ │ movwcs r6, #6149 @ 0x1805 │ │ │ │ @ instruction: 0xf1072204 │ │ │ │ ldrmi r0, [r8], -r8, lsl #2 │ │ │ │ - blx 0x1e29572 │ │ │ │ + blx 0x1e29552 │ │ │ │ tstlt r0, r6, lsl #12 │ │ │ │ movwcs r6, #6150 @ 0x1806 │ │ │ │ tstpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0x1ba9586 │ │ │ │ + blx 0x1ba9566 │ │ │ │ tstlt r0, r7, lsl #12 │ │ │ │ strbmi r6, [r1], -r7, lsl #16 │ │ │ │ - rsbcs pc, r4, r8, asr #12 │ │ │ │ + subscs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffe296e0 │ │ │ │ + blx 0xffe296c0 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xf648f873 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ strtmi pc, [r8], -fp, ror #21 │ │ │ │ mcr2 7, 4, pc, cr14, cr13, {7} @ │ │ │ │ - addcc pc, r4, r8, asr #12 │ │ │ │ + rsbscc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff9a9704 │ │ │ │ + blx 0xff9a96e4 │ │ │ │ eorsle r2, fp, r1, lsl ip │ │ │ │ svclt 0x00082c02 │ │ │ │ eorsle r2, r7, sl, lsl #26 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf888f7fe │ │ │ │ - addcc pc, r4, r8, asr #12 │ │ │ │ + rsbscc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff5a9724 │ │ │ │ + blx 0xff5a9704 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ movtcs lr, #2160 @ 0x870 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - eormi pc, r8, sp, asr #12 │ │ │ │ + andsmi pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strtvc pc, [r8], #-1605 @ 0xfffff9bb │ │ │ │ + ldrvc pc, [r8], #-1605 @ 0xfffff9bb │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf64c9401 │ │ │ │ - vaddhn.i16 d23, q0, q10 │ │ │ │ + vmov.i32 d23, #262144 @ 0x00040000 │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ - blx 0xaa9c98 │ │ │ │ + blx 0xea9c78 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xfee29760 │ │ │ │ + blx 0xfee29740 │ │ │ │ ldmdavs sl, {r0, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d9, d9 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfea29780 │ │ │ │ + blt 0xfea29760 │ │ │ │ andle r2, r7, r3, lsl #28 │ │ │ │ @ instruction: 0xf6484631 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf06a002f │ │ │ │ bfi pc, fp, (invalid: 21:1) @ │ │ │ │ - adcpl pc, r0, r8, asr #12 │ │ │ │ + addspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe6297a0 │ │ │ │ + blx 0xfe629780 │ │ │ │ @ instruction: 0xf1bae7ba │ │ │ │ - svclt 0x0000fa69 │ │ │ │ + svclt 0x0000fa79 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4617b099 │ │ │ │ @ instruction: 0x46984a5a │ │ │ │ ldmib sp, {r2, r4, r8, r9, sl, fp, sp}^ │ │ │ │ ldmdavs r2, {r2, r5, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9217 │ │ │ │ ldmib sp, {r9}^ │ │ │ │ movwls fp, #23074 @ 0x5a22 │ │ │ │ vtst.8 d29, d14, d7 │ │ │ │ - vqdmlal.s q11, d16, d0[2] │ │ │ │ - bl 0x1ae308 │ │ │ │ + vrsra.s64 d22, d24, #64 │ │ │ │ + bl 0x1ae2e8 │ │ │ │ @ instruction: 0xf8d303c7 │ │ │ │ cmnlt r2, r0, ror #11 │ │ │ │ stmdavs r8, {r0, r1, r2, r3, r6, r8, fp, lr} │ │ │ │ submi r9, r8, r7, lsl r9 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ addshi pc, r6, r0, asr #32 │ │ │ │ ldrbeq pc, [ip, #2259] @ 0x8d3 @ │ │ │ │ andslt r4, r9, r1, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdavs r9, {r4, r8, r9, sl, lr}^ │ │ │ │ - rsbcs pc, r4, r8, asr #12 │ │ │ │ + subscs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strcc pc, [r4], r8, asr #12 │ │ │ │ + ldrbtcc pc, [r4], -r8, asr #12 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - blx 0x1629820 │ │ │ │ + blx 0x1629800 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf648a807 │ │ │ │ - vshl.s64 , q0, #0 │ │ │ │ + vmls.f d23, d16, d0[0] │ │ │ │ @ instruction: 0xf1a8052f │ │ │ │ movtcs lr, #4078 @ 0xfee │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2], -r7, lsl #16 │ │ │ │ - strtvc pc, [r4], #-1612 @ 0xfffff9b4 │ │ │ │ + ldrvc pc, [r4], #-1612 @ 0xfffff9b4 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - @ instruction: 0xf9acf1ba │ │ │ │ + @ instruction: 0xf9bcf1ba │ │ │ │ stmdage r7, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xfa9854 │ │ │ │ + blx 0xfa9834 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a807 │ │ │ │ movtcs lr, #4056 @ 0xfd8 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xf99af1ba │ │ │ │ + @ instruction: 0xf9aaf1ba │ │ │ │ stmdage r7, {r0, r6, r9, sl, lr} │ │ │ │ - blx 0xb29878 │ │ │ │ + blx 0xb29858 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a807 │ │ │ │ movtcs lr, #4038 @ 0xfc6 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xf988f1ba │ │ │ │ + @ instruction: 0xf998f1ba │ │ │ │ stmdage r7, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ - blx 0x6a989c │ │ │ │ + blx 0x6a987c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a807 │ │ │ │ movtcs lr, #4020 @ 0xfb4 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xf976f1ba │ │ │ │ + @ instruction: 0xf986f1ba │ │ │ │ stmdage r7, {r0, r4, r6, r9, sl, lr} │ │ │ │ - blx 0x2298c0 │ │ │ │ + blx 0x2298a0 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a807 │ │ │ │ movtcs lr, #4002 @ 0xfa2 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xf964f1ba │ │ │ │ + @ instruction: 0xf974f1ba │ │ │ │ stmdage r7, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf9f2f06a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a807 │ │ │ │ movtcs lr, #3984 @ 0xf90 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], -r7, lsl #16 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf952f1ba │ │ │ │ + @ instruction: 0xf962f1ba │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xf9e0f06a │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d9, d8 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r9, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmiblt r0, {r1, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf9a6f1ba │ │ │ │ + @ instruction: 0xf9b6f1ba │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec44990 │ │ │ │ + bl 0xfec44970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06a6849 │ │ │ │ @ instruction: 0x4620f9bd │ │ │ │ - blx 0xc2980e │ │ │ │ + blx 0xc297ee │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subsvc pc, r4, r8, asr #12 │ │ │ │ + subvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9aef06a │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmiblt r6!, {r1, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf648b954 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0xe7ebf99b │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ ldrb pc, [pc, pc, lsl #19] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec44a0c │ │ │ │ + bl 0xfec449ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06a6849 │ │ │ │ @ instruction: 0x4620f97f │ │ │ │ - blx 0xffca9888 │ │ │ │ + blx 0xffca9868 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - eormi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + andsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subsvc pc, r4, r8, asr #12 │ │ │ │ + subvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf970f06a │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmdblt r8!, {r1, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64db954 │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ ubfx pc, sp, #18, #12 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0xe7dff951 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec44a88 │ │ │ │ + bl 0xfec44a68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06a6849 │ │ │ │ strtmi pc, [r0], -r1, asr #18 │ │ │ │ - blx 0xfed29904 │ │ │ │ + blx 0xfed298e4 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - eormi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + andsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subsvc pc, r4, r8, asr #12 │ │ │ │ + subvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf932f06a │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmdblt sl!, {r1, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64db954 │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0xe7ebf91f │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ bfi pc, r3, #18, #14 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec44b04 │ │ │ │ + bl 0xfec44ae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06a6849 │ │ │ │ strtmi pc, [r0], -r3, lsl #18 │ │ │ │ - blx 0x1da9980 │ │ │ │ + blx 0x1da9960 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - eormi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + andsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subsvc pc, r4, r8, asr #12 │ │ │ │ + subvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8f4f06a │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmialt ip!, {r1, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64db954 │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ strb pc, [fp, r1, ror #17]! @ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0xe7dff8d5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec44b80 │ │ │ │ + bl 0xfec44b60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06a6849 │ │ │ │ strtmi pc, [r0], -r5, asr #17 │ │ │ │ - blx 0xe299fc │ │ │ │ + blx 0xe299dc │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - eormi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + andsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subsvc pc, r4, r8, asr #12 │ │ │ │ + subvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8b6f06a │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmialt lr!, {r1, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64db954 │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ strb pc, [fp, r3, lsr #17]! @ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ bfi pc, r7, #17, #15 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec44bfc │ │ │ │ + bl 0xfec44bdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06a6849 │ │ │ │ strtmi pc, [r0], -r7, lsl #17 │ │ │ │ @ instruction: 0xf9f6f018 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - eormi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + andsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subsvc pc, r4, r8, asr #12 │ │ │ │ + subvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf878f06a │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmdalt r0!, {r1, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64db954 │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ strb pc, [fp, r5, ror #16]! @ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0xe7dff859 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec44c78 │ │ │ │ + bl 0xfec44c58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06a6849 │ │ │ │ strtmi pc, [r0], -r9, asr #16 │ │ │ │ @ instruction: 0xf9b8f018 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - eormi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + andsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subsvc pc, r4, r8, asr #12 │ │ │ │ + subvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf83af06a │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmdalt r2!, {r1, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64db954 │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ strb pc, [fp, r7, lsr #16]! @ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ bfi pc, fp, #16, #16 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461eb096 │ │ │ │ ldrmi r4, [r4], -r5, asr #22 │ │ │ │ @ instruction: 0xf6486849 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf8dd002e │ │ │ │ ldmdavs fp, {r4, r5, r6, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf06a0300 │ │ │ │ stccs 8, cr15, [sl], {1} │ │ │ │ vtst.8 , q7, │ │ │ │ - vqdmlal.s q11, d16, d0[2] │ │ │ │ - bl 0x1ae7f8 │ │ │ │ + vrsra.s64 d22, d24, #64 │ │ │ │ + bl 0x1ae7d8 │ │ │ │ @ instruction: 0xf64c0384 │ │ │ │ - vabdl.s8 , d0, d20 │ │ │ │ + vorr.i32 d23, #67108864 @ 0x04000000 │ │ │ │ stcge 7, cr0, [r5, #-200] @ 0xffffff38 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ pkhtbne pc, r4, r3, asr #17 @ │ │ │ │ - eorvc pc, r4, ip, asr #12 │ │ │ │ + andsvc pc, r4, ip, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xffe8f069 │ │ │ │ @ instruction: 0xf648bb9e │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ subcs pc, r0, #884 @ 0x374 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ ldcl 1, cr15, [sl, #-672]! @ 0xfffffd60 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ strls r0, [r0, -pc, lsr #2] │ │ │ │ @ instruction: 0xf6489102 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vmla.f d23, d16, d0[0] │ │ │ │ tstls r1, pc, lsr #2 │ │ │ │ @ instruction: 0xf1b94619 │ │ │ │ - @ instruction: 0x4641ff35 │ │ │ │ + strbmi pc, [r1], -r5, asr #30 @ │ │ │ │ @ instruction: 0xf0694628 │ │ │ │ - blmi 0x8edaa8 │ │ │ │ - blls 0x647c08 │ │ │ │ + blmi 0x8eda88 │ │ │ │ + blls 0x647be8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r4, r0, lsl #6 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06941f0 │ │ │ │ @ instruction: 0x4631bfb3 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffa8f069 │ │ │ │ stcge 7, cr14, [r5, #-804] @ 0xfffffcdc │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a84628 │ │ │ │ @ instruction: 0xf648ed44 │ │ │ │ - vsubw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #1024 @ 0x00000400 │ │ │ │ movwls r0, #9006 @ 0x232e │ │ │ │ - cmppvs r8, #1610612740 @ p-variant is OBSOLETE @ 0x60000004 │ │ │ │ + movtvs pc, #33350 @ 0x8246 @ │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movtcs r9, #769 @ 0x301 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vabdl.s8 , d0, d20 │ │ │ │ + vorr.i32 d23, #67108864 @ 0x04000000 │ │ │ │ smladxls r0, r2, r7, r0 │ │ │ │ - mrc2 1, 7, pc, cr10, cr9, {5} │ │ │ │ + @ instruction: 0xff0af1b9 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xff88f069 │ │ │ │ @ instruction: 0xf1b9e79e │ │ │ │ - svclt 0x0000ff5d │ │ │ │ + svclt 0x0000ff6d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec44e24 │ │ │ │ + bl 0xfec44e04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ @ instruction: 0xff72f069 │ │ │ │ @ instruction: 0xf0184620 │ │ │ │ rorslt pc, r1, #17 @ │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strtmi pc, [r8], -r3, ror #30 │ │ │ │ @ instruction: 0xf7fd2101 │ │ │ │ vfma.f32 d31, d9, d19 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0694038 │ │ │ │ ldmdblt r4, {r0, r1, r2, r4, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff4cf069 │ │ │ │ strtmi lr, [r1], -r7, ror #15 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff40f069 │ │ │ │ svclt 0x0000e7db │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r2, [r4], -r1, lsl #6 │ │ │ │ strmi r4, [sl], -lr, lsl #12 │ │ │ │ ldrmi r4, [r8], -r1, lsl #12 │ │ │ │ @ instruction: 0xff9af017 │ │ │ │ suble r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0xf64b4605 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.i d21, d0, d0[2] │ │ │ │ @ instruction: 0xf0690031 │ │ │ │ cdpcs 15, 0, cr15, cr0, cr5, {1} │ │ │ │ @ instruction: 0xf648dd55 │ │ │ │ - vmov.i16 , #12 @ 0x000c │ │ │ │ + vmul.i d23, d0, d0[3] │ │ │ │ vadd.i8 d16, d6, d30 │ │ │ │ - vqshl.s64 d19, d28, #0 │ │ │ │ + vabdl.s8 , d16, d28 │ │ │ │ @ instruction: 0xf1840731 │ │ │ │ stccc 15, cr15, [r1, #-140] @ 0xffffff74 │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ svcne 0x0001f815 │ │ │ │ @ instruction: 0xf8d94638 │ │ │ │ strcc r3, [r1], #-0 │ │ │ │ andscc pc, r1, r3, lsr r8 @ │ │ │ │ svclt 0x0058045b │ │ │ │ @ instruction: 0xf0694640 │ │ │ │ stccs 15, cr15, [r8], #-36 @ 0xffffffdc │ │ │ │ adcmi fp, r6, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0xf64bdcee │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.i d21, d0, d0[2] │ │ │ │ @ instruction: 0xf0690031 │ │ │ │ adcmi pc, r6, #4080 @ 0xff0 │ │ │ │ @ instruction: 0xf648d107 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06943f8 │ │ │ │ @ instruction: 0xf648bef5 │ │ │ │ - vmla.i d23, d0, d0[4] │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xf648feef │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06943f8 │ │ │ │ ldmdblt ip, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 0, 13, cr15, cr10, cr9, {3} │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06943f8 │ │ │ │ strcs fp, [r0], #-3789 @ 0xfffff133 │ │ │ │ svclt 0x0000e7c5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -226916,3032 +226908,3032 @@ │ │ │ │ tstlt r0, r4, lsl #12 │ │ │ │ movwcs r6, #6148 @ 0x1804 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xff04f017 │ │ │ │ tstlt r0, r5, lsl #12 │ │ │ │ strbmi r6, [r1], -r5, lsl #16 │ │ │ │ - rsbcs pc, r4, r8, asr #12 │ │ │ │ + subscs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - bcc 0xfe22b724 │ │ │ │ - beq 0xcaa908 │ │ │ │ + bcc 0x1e2b704 │ │ │ │ + beq 0xcaa8e8 │ │ │ │ cdp2 0, 8, cr15, cr10, cr9, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf648a805 │ │ │ │ - @ instruction: 0xf2c079d0 │ │ │ │ + vmul.f d23, d16, d0[0] │ │ │ │ @ instruction: 0xf1a8092f │ │ │ │ movtcs lr, #3108 @ 0xc24 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8cda805 │ │ │ │ @ instruction: 0xf64ca008 │ │ │ │ - vmlal.s8 , d0, d20 │ │ │ │ + vmov.i16 d23, #4 @ 0x0004 │ │ │ │ @ instruction: 0xf8cd0832 │ │ │ │ @ instruction: 0xf8cd9004 │ │ │ │ @ instruction: 0xf1b98000 │ │ │ │ - @ instruction: 0x4639fddf │ │ │ │ + ldrtmi pc, [r9], -pc, ror #27 @ │ │ │ │ @ instruction: 0xf069a805 │ │ │ │ strtmi pc, [r1], -sp, ror #28 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ subcs pc, r0, #43, 30 @ 0xac │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ stc 1, cr15, [r6], {168} @ 0xa8 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - bls 0x168598 │ │ │ │ + bls 0x168578 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - stc2l 1, cr15, [r8, #740] @ 0x2e4 │ │ │ │ + ldc2l 1, cr15, [r8, #740] @ 0x2e4 │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ cdp2 0, 5, cr15, cr6, cr9, {3} │ │ │ │ stmdami ip, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fd4629 │ │ │ │ - blmi 0x36c39c │ │ │ │ - blls 0x647eec │ │ │ │ + blmi 0x36c37c │ │ │ │ + blls 0x647ecc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06947f0 │ │ │ │ @ instruction: 0xf1b9be41 │ │ │ │ - svclt 0x0000fe17 │ │ │ │ + svclt 0x0000fe27 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r3, r4, lsr #22 │ │ │ │ + eorseq lr, r3, r4, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec450b4 │ │ │ │ + bl 0xfec45094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ cdp2 0, 2, cr15, cr10, cr9, {3} │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ @ instruction: 0xb1b8ff99 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldmdami r2, {r0, r1, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf90cf7fd │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 0, cr15, cr14, cr9, {3} │ │ │ │ @ instruction: 0xf648b954 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strb pc, [r6, r3, lsl #28]! @ │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7dafdf7 │ │ │ │ - eorseq lr, r3, r8, ror sp │ │ │ │ + eorseq lr, r3, r8, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45140 │ │ │ │ + bl 0xfec45120 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ stc2l 0, cr15, [r4, #420]! @ 0x1a4 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ @ instruction: 0xb1b8ff53 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldmdami r2, {r0, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf8c6f7fd │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stcllt 0, cr15, [r8, #420] @ 0x1a4 │ │ │ │ @ instruction: 0xf648b954 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7e6fdbd │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7dafdb1 │ │ │ │ - eorseq lr, r3, r8, lsr #27 │ │ │ │ + mlaseq r3, r8, sp, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec451cc │ │ │ │ + bl 0xfec451ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ ldc2 0, cr15, [lr, #420] @ 0x1a4 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #36621 @ 0x8f0d @ │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ cmpplt ip, pc, lsl #27 @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ stc2 7, cr15, [ip], #-1012 @ 0xfffffc0c │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stclt 0, cr15, [r2, #420] @ 0x1a4 │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbvc pc, r4, r8, asr #12 │ │ │ │ + subsvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r8, #-420]! @ 0xfffffe5c │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldcllt 0, cr15, [r0, #-420]! @ 0xfffffe5c │ │ │ │ @ instruction: 0xf648b955 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [r4, r5, ror #26] @ │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7c8fd59 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45278 │ │ │ │ + bl 0xfec45258 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2l 0, cr15, [r8, #-420] @ 0xfffffe5c │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #36535 @ 0x8eb7 @ │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ cmpplt ip, r9, lsr sp @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ - blx 0xff6ac0ae │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + blx 0xff6ac08e │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stclt 0, cr15, [ip, #-420]! @ 0xfffffe5c │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbvc pc, r4, r8, asr #12 │ │ │ │ + subsvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2, #-420]! @ 0xfffffe5c │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldclt 0, cr15, [sl, #-420] @ 0xfffffe5c │ │ │ │ @ instruction: 0xf648b955 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [r4, pc, lsl #26] @ │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strb pc, [r8, r3, lsl #26] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45324 │ │ │ │ + bl 0xfec45304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ ldc2l 0, cr15, [r2], #420 @ 0x1a4 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #36449 @ 0x8e61 @ │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ cmpplt ip, r3, ror #25 @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ - blx 0xfe12c15a │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + blx 0xfe12c13a │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldcllt 0, cr15, [r6], {105} @ 0x69 │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbvc pc, r4, r8, asr #12 │ │ │ │ + subsvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [ip], {105} @ 0x69 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stcllt 0, cr15, [r4], {105} @ 0x69 │ │ │ │ @ instruction: 0xf648b955 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7d4fcb9 │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strb pc, [r8, sp, lsr #25] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec453d0 │ │ │ │ + bl 0xfec453b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ ldc2 0, cr15, [ip], {105} @ 0x69 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #11, 28 @ 0xb0 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ stmiblt ip, {r0, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2], {105} @ 0x69 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldcllt 0, cr15, [sl], #-420 @ 0xfffffe5c │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ sha1c.32 , , │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0694038 │ │ │ │ ldmdblt r5, {r0, r1, r2, r5, r6, sl, fp, ip, sp, pc}^ │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mrrc2 0, 6, pc, ip, cr9 @ │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mrrc2 0, 6, pc, r0, cr9 @ │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4548c │ │ │ │ + bl 0xfec4546c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ ldc2 0, cr15, [lr], #-420 @ 0xfffffe5c │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #11072 @ 0x2b40 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ stmiblt ip, {r0, r1, r2, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4], #-420 @ 0xfffffe5c │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldclt 0, cr15, [ip], {105} @ 0x69 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ vfma.f32 d31, d9, d1 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0694038 │ │ │ │ ldmdblt r5, {r0, r3, sl, fp, ip, sp, pc}^ │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xaa4ca │ │ │ │ + blx 0xaa4aa │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffdaa4e2 │ │ │ │ + blx 0xffdaa4c2 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45548 │ │ │ │ + bl 0xfec45528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0xff92a506 │ │ │ │ + blx 0xff92a4e6 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #5056 @ 0x13c0 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ stmiblt ip, {r0, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff2aa53a │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + blx 0xff2aa51a │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xff0aa548 │ │ │ │ + bllt 0xff0aa528 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ vpadd.i8 d31, d25, d19 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0694038 │ │ │ │ ldmdblt r5, {r0, r1, r3, r5, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe92a586 │ │ │ │ + blx 0xfe92a566 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe62a59e │ │ │ │ + blx 0xfe62a57e │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45604 │ │ │ │ + bl 0xfec455e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0xfe1aa5c2 │ │ │ │ + blx 0xfe1aa5a2 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #61696 @ 0xf100 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ stmiblt ip, {r0, r1, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1b2a5f6 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + blx 0x1b2a5d6 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0x192a604 │ │ │ │ + bllt 0x192a5e4 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ vpadd.i8 , , │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0694038 │ │ │ │ ldmdblt r5, {r0, r2, r3, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x11aa642 │ │ │ │ + blx 0x11aa622 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xeaa65a │ │ │ │ + blx 0xeaa63a │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec456c0 │ │ │ │ + bl 0xfec456a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0xa2a67e │ │ │ │ + blx 0xa2a65e │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #37632 @ 0x9300 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ stmiblt ip, {r0, r2, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x3aa6b2 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + blx 0x3aa692 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0x1aa6c0 │ │ │ │ + bllt 0x1aa6a0 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ vpmin.s8 , , │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0694038 │ │ │ │ ldmdblt r5, {r0, r1, r2, r3, r5, r6, r7, r9, fp, ip, sp, pc}^ │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffa2a6fc │ │ │ │ + blx 0xffa2a6dc │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff72a714 │ │ │ │ + blx 0xff72a6f4 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - addne pc, r8, r9, asr #12 │ │ │ │ + rsbsne pc, r8, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcrls 6, 0, r4, cr8, cr5, {0} │ │ │ │ - blx 0xff2aa738 │ │ │ │ + blx 0xff2aa718 │ │ │ │ svcpl 0x0080f515 │ │ │ │ strtmi sp, [r9], -sl, asr #4 │ │ │ │ - sbcsvc pc, r0, r8, asr #12 │ │ │ │ + sbcvc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xff02a74c │ │ │ │ - rsbvc pc, ip, r8, asr #12 │ │ │ │ + blx 0xff02a72c │ │ │ │ + subsvc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfeeaa758 │ │ │ │ + blx 0xfeeaa738 │ │ │ │ subsle r2, r0, r0, lsl #28 │ │ │ │ subsle r2, r4, r0, lsl #26 │ │ │ │ - stmdbmi r8!, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdbeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ - ldmdavc r4, {r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdavc r4, {r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - strcc pc, [r4, r8, asr #12] │ │ │ │ + ldrbcc pc, [r4, -r8, asr #12]! @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ ands r4, r4, r4, lsr r6 │ │ │ │ @ instruction: 0xf0174630 │ │ │ │ @ instruction: 0x4601fc13 │ │ │ │ suble r2, lr, r0, lsl #16 │ │ │ │ strbmi r4, [r0], -sl, asr #12 │ │ │ │ - blx 0xfe7aa790 │ │ │ │ + blx 0xfe7aa770 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ - bne 0xbed508 │ │ │ │ + bne 0xbed4e8 │ │ │ │ strcc r4, [r1], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xf0171e5d │ │ │ │ strmi pc, [r4], #-3007 @ 0xfffff441 │ │ │ │ ldrtmi fp, [r8], -sp, lsl #7 │ │ │ │ rscle r4, r7, r6, lsr #5 │ │ │ │ - blx 0xfe3aa7b0 │ │ │ │ + blx 0xfe3aa790 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ @ instruction: 0x4601fbf9 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf648bb7c │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7ddfa79 │ │ │ │ strtmi r4, [r0], -ip, ror #4 │ │ │ │ - blx 0xfeaaa672 │ │ │ │ - bllt 0x1cffe44 │ │ │ │ + blx 0xfeaaa652 │ │ │ │ + bllt 0x1cffe24 │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf069002f │ │ │ │ @ instruction: 0xf648fa6b │ │ │ │ - vmla.i d23, d0, d0[7] │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf069002e │ │ │ │ vmlscs.f32 s30, s0, s11 │ │ │ │ @ instruction: 0xf64fd1b0 │ │ │ │ - vshr.s64 d21, d24, #64 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf0690031 │ │ │ │ vpmin.s8 , , │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ vpmin.s8 , , │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06943f8 │ │ │ │ strtmi fp, [r1], -pc, asr #20 │ │ │ │ - eormi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + andsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x122a83c │ │ │ │ + blx 0x122a81c │ │ │ │ strtmi lr, [r1], -r8, lsr #15 │ │ │ │ - adcpl pc, ip, r8, asr #12 │ │ │ │ + addspl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x102a84c │ │ │ │ - subeq pc, r0, sp, asr #4 │ │ │ │ + blx 0x102a82c │ │ │ │ + eorseq pc, r0, sp, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xe2a85c │ │ │ │ + blt 0xe2a83c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec458c0 │ │ │ │ + bl 0xfec458a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, sp, r8 │ │ │ │ addslt r4, r7, r2, lsr fp │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - rsbcs pc, r4, r8, asr #12 │ │ │ │ + subscs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8aa888 │ │ │ │ + blx 0x8aa868 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ stmdacs r0, {r0, r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d038 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subsvc pc, r4, r8, asr #12 │ │ │ │ + subvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x4aa8a8 │ │ │ │ + blx 0x4aa888 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf648a805 │ │ │ │ - @ instruction: 0xf2c074d0 │ │ │ │ + vmls.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf1a7042f │ │ │ │ movtcs lr, #4008 @ 0xfa8 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf64d9401 │ │ │ │ - vaddl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64c002f │ │ │ │ - vaddhn.i16 d23, q0, q10 │ │ │ │ + vmov.i32 d23, #262144 @ 0x00040000 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - @ instruction: 0xf962f1b9 │ │ │ │ + @ instruction: 0xf972f1b9 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf9f0f069 │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d9, d16 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stmiblt r0!, {r0, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf648b954 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7c5f9d5 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldr pc, [r9, r9, asr #19]! │ │ │ │ - @ instruction: 0xf99ef1b9 │ │ │ │ + @ instruction: 0xf9aef1b9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec459a0 │ │ │ │ + bl 0xfec45980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r6, r2, lsr fp │ │ │ │ @ instruction: 0xf6486849 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r6], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf9aef069 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a7a805 │ │ │ │ movtcs lr, #3916 @ 0xf4c │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - addcc pc, r4, r8, asr #12 │ │ │ │ + rsbscc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrbvc pc, [r0, #1608] @ 0x648 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0xee524 │ │ │ │ + strbvc pc, [r0, #1608] @ 0x648 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0xee504 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf64c9501 │ │ │ │ - vabal.s8 , d0, d20 │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ strls r0, [r0, #-1330] @ 0xffffface │ │ │ │ - @ instruction: 0xf902f1b9 │ │ │ │ + @ instruction: 0xf912f1b9 │ │ │ │ ldrtmi sl, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf990f069 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ ldrshlt pc, [r0, #175] @ 0xaf @ │ │ │ │ @ instruction: 0xf64d4601 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ - blmi 0x66ce24 │ │ │ │ - blls 0x64888c │ │ │ │ + blmi 0x66ce04 │ │ │ │ + blls 0x64886c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0694070 │ │ │ │ ldmdblt r4, {r0, r4, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf966f069 │ │ │ │ strtmi lr, [r1], -r3, ror #15 │ │ │ │ - eormi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + andsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf95af069 │ │ │ │ @ instruction: 0xf1b9e7d7 │ │ │ │ - svclt 0x0000f92f │ │ │ │ + svclt 0x0000f93f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45a80 │ │ │ │ + bl 0xfec45a60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - bcs 0x1c19ac │ │ │ │ + bcs 0x1c198c │ │ │ │ ldrls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldmib sp, {r2, r3, r4, r9, sl, lr}^ │ │ │ │ ldcls 7, cr6, [lr, #-112] @ 0xffffff90 │ │ │ │ - bcs 0x662a0c │ │ │ │ + bcs 0x6629ec │ │ │ │ stmdami r2, {r4, ip, lr, pc}^ │ │ │ │ ldmdals r5, {r2, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f4044 │ │ │ │ cmnle sl, r0 │ │ │ │ @ instruction: 0xf6486849 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdblt lr!, {r0, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - orrvc pc, r0, r8, asr #12 │ │ │ │ + cmnpvc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbcs pc, r4, r8, asr #12 │ │ │ │ + subscs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf924f069 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a7a805 │ │ │ │ movtcs lr, #3778 @ 0xec2 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf648a805 │ │ │ │ - vabdl.s8 , d16, d4 │ │ │ │ + vbic.i32 , #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0xf648072e │ │ │ │ - @ instruction: 0xf2c07cd0 │ │ │ │ + vqdmulh.s d23, d16, d0[0] │ │ │ │ strls r0, [r2, -pc, lsr #24] │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stcvc 6, cr15, [r4], #-304 @ 0xfffffed0 │ │ │ │ + ldcvc 6, cr15, [r4], {76} @ 0x4c │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf876f1b9 │ │ │ │ + @ instruction: 0xf886f1b9 │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf904f069 │ │ │ │ eorsle r2, ip, r0, lsl #26 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf8faf069 │ │ │ │ stmdami r0!, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fc4631 │ │ │ │ - blmi 0x86d8e4 │ │ │ │ - blls 0x6489a4 │ │ │ │ + blmi 0x86d8c4 │ │ │ │ + blls 0x648984 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r0, r0, lsl #6 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06940f0 │ │ │ │ ldrtmi fp, [r3], -r5, ror #17 │ │ │ │ @ instruction: 0xf6484622 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d23, d0, d0[6] │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d19, d0, d0[4] │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0x4638f8d9 │ │ │ │ ldc2l 7, cr15, [r2], {252} @ 0xfc │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4629d111 │ │ │ │ - rsbcc pc, ip, r8, asr #12 │ │ │ │ + subscc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06940f0 │ │ │ │ ldrtmi fp, [r9], -r5, asr #17 │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8bef069 │ │ │ │ @ instruction: 0xf1b9e7c2 │ │ │ │ - svclt 0x0000f893 │ │ │ │ + svclt 0x0000f8a3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r3, r8, lsr #20 │ │ │ │ + eorseq lr, r3, r8, lsl sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45bbc │ │ │ │ + bl 0xfec45b9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr4, cr9, {2} │ │ │ │ @ instruction: 0xf069461d │ │ │ │ @ instruction: 0xf114f8a5 │ │ │ │ eorle r0, r6, r4, ror #30 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0x4628f897 │ │ │ │ - blx 0x2aaa54 │ │ │ │ + blx 0x2aaa34 │ │ │ │ teqlt r0, #1048576 @ 0x100000 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subsvc pc, r4, r8, asr #12 │ │ │ │ + subvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf888f069 │ │ │ │ @ instruction: 0x4631481a │ │ │ │ @ instruction: 0xf7fc2201 │ │ │ │ vpadd.i8 , , │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0694070 │ │ │ │ @ instruction: 0xf648b87b │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vshr.s64 d23, d8, #64 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0x4628f871 │ │ │ │ @ instruction: 0xf9e0f017 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf860f069 │ │ │ │ @ instruction: 0x4629e7d6 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf854f069 │ │ │ │ svclt 0x0000e7ca │ │ │ │ - eorseq lr, r3, r4, ror #27 │ │ │ │ + ldrsbteq lr, [r3], -r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45c88 │ │ │ │ + bl 0xfec45c68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480fe8 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ svcls 0x00066849 │ │ │ │ @ instruction: 0xf003461c │ │ │ │ @ instruction: 0xf0690640 │ │ │ │ @ instruction: 0x4628f83d │ │ │ │ @ instruction: 0xf9acf017 │ │ │ │ @ instruction: 0x4601b330 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subsvc pc, r4, r8, asr #12 │ │ │ │ + subvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf82ef069 │ │ │ │ @ instruction: 0xf186fab6 │ │ │ │ stmdbeq r9, {r5, r9, sl, lr}^ │ │ │ │ mrc2 7, 4, pc, cr4, cr12, {7} │ │ │ │ vmul.i8 d27, d9, d30 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06940f8 │ │ │ │ @ instruction: 0xb1bfb81f │ │ │ │ tstcs r1, r8, lsr r6 │ │ │ │ mrc2 7, 5, pc, cr12, cr12, {7} │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldmdalt r2, {r0, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf648b9e5 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [r7, r7, lsl #16] @ │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbvc pc, r4, r8, asr #12 │ │ │ │ + subsvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xfffcf068 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x00f4f068 │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldr pc, [r9, r9, ror #31]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45d58 │ │ │ │ + bl 0xfec45d38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0xec03e0 │ │ │ │ + blmi 0xec03c0 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6484604 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ cdpls 0, 1, cr0, cr12, cr14, {1} │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xffd0f068 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d03f │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subsvc pc, r4, r8, asr #12 │ │ │ │ + subvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffc0f068 │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ andne pc, r0, #148, 16 @ 0x940000 │ │ │ │ - ldrbtvs pc, [r0], #1608 @ 0x648 @ │ │ │ │ + strbtvs pc, [r0], #1608 @ 0x648 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ svclt 0x00082900 │ │ │ │ tstcs r0, lr, lsr r6 │ │ │ │ ldcl 1, cr15, [r2, #-668] @ 0xfffffd64 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r1], #-513 @ 0xfffffdff │ │ │ │ - eormi pc, r8, sp, asr #12 │ │ │ │ + andsmi pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strtvc pc, [r4], #-1612 @ 0xfffff9b4 │ │ │ │ + ldrvc pc, [r4], #-1612 @ 0xfffff9b4 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-2 │ │ │ │ @ instruction: 0xf1b8a805 │ │ │ │ - ldrtmi pc, [r1], -sp, lsl #30 @ │ │ │ │ + shadd16mi pc, r1, sp @ │ │ │ │ @ instruction: 0xf068a805 │ │ │ │ - blmi 0x66ea58 │ │ │ │ - blls 0x648c58 │ │ │ │ + blmi 0x66ea38 │ │ │ │ + blls 0x648c38 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06840f0 │ │ │ │ ldmdblt r5, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff80f068 │ │ │ │ @ instruction: 0x4629e7be │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff74f068 │ │ │ │ @ instruction: 0xf1b8e7b2 │ │ │ │ - svclt 0x0000ff49 │ │ │ │ + svclt 0x0000ff59 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45e4c │ │ │ │ + bl 0xfec45e2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480fe8 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ svcls 0x00066849 │ │ │ │ mcrls 6, 0, r4, cr8, cr13, {0} │ │ │ │ @ instruction: 0xff5cf068 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -sl, lsr #32 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adcvc pc, r4, r8, asr #12 │ │ │ │ + addsvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff4ef068 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ @ instruction: 0x4601f8bd │ │ │ │ @ instruction: 0xf648b350 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ shasxmi pc, r8, pc @ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldmdami sl, {r0, r1, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #51380224 @ 0x3100000 │ │ │ │ - blx 0xc2cca4 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + blx 0xc2cc84 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x002ef068 │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addsvc pc, r8, r8, asr #12 │ │ │ │ + addvc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff24f068 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ @ instruction: 0x4601f893 │ │ │ │ bicsle r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0xf648b955 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ bfi pc, r3, (invalid: 30:18) @ │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r6, r7, lsl #30] @ │ │ │ │ - ldrshteq lr, [r3], -ip │ │ │ │ + eorseq lr, r3, ip, ror #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45f20 │ │ │ │ + bl 0xfec45f00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr4, cr9, {2} │ │ │ │ @ instruction: 0xf068461d │ │ │ │ @ instruction: 0xf114fef3 │ │ │ │ eorsle r0, r8, r4, ror #30 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strtmi pc, [r8], -r5, ror #29 │ │ │ │ @ instruction: 0xf854f017 │ │ │ │ biclt r4, r0, #1048576 @ 0x100000 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subsvc pc, r4, r8, asr #12 │ │ │ │ + subvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 13, cr15, cr6, cr8, {3} │ │ │ │ @ instruction: 0x4630b15e │ │ │ │ @ instruction: 0xf7fc2101 │ │ │ │ vmla.f32 , , │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0684070 │ │ │ │ @ instruction: 0xf64dbec9 │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmla.i d23, d0, d0[5] │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xf249febf │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0684070 │ │ │ │ @ instruction: 0xf648beb7 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vshr.s64 d23, d8, #64 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strtmi pc, [r8], -sp, lsr #29 │ │ │ │ @ instruction: 0xf81cf017 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r1, r2, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 9, cr15, cr12, cr8, {3} │ │ │ │ strtmi lr, [r9], -r4, asr #15 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 9, cr15, cr0, cr8, {3} │ │ │ │ svclt 0x0000e7b8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4600c │ │ │ │ + bl 0xfec45fec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480fe8 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r7, [sp], -r6, lsl #12 │ │ │ │ cdp2 0, 7, cr15, cr12, cr8, {3} │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -fp, lsr #32 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adcvc pc, r4, r8, asr #12 │ │ │ │ + addsvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr14, cr8, {3} │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601ffdd │ │ │ │ @ instruction: 0xf648b358 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0x4639fe5f │ │ │ │ andcs r4, r0, #28, 16 @ 0x1c0000 │ │ │ │ @ instruction: 0xf950f7fc │ │ │ │ @ instruction: 0x4631481b │ │ │ │ @ instruction: 0xf7fc2201 │ │ │ │ vmla.i8 , , │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06840f8 │ │ │ │ @ instruction: 0xf648be4d │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vshr.s64 d23, d8, #64 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strtmi pc, [r8], -r3, asr #28 │ │ │ │ @ instruction: 0xffb2f016 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r0, r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 3, cr15, cr2, cr8, {3} │ │ │ │ @ instruction: 0x4629e7d1 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 2, cr15, cr6, cr8, {3} │ │ │ │ svclt 0x0000e7c5 │ │ │ │ - eorseq lr, r3, r8, lsr #27 │ │ │ │ - eorseq lr, r3, r0, lsr #28 │ │ │ │ + mlaseq r3, r8, sp, lr │ │ │ │ + eorseq lr, r3, r0, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec460e8 │ │ │ │ + bl 0xfec460c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ cdp2 0, 1, cr15, cr0, cr8, {3} │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ movwlt pc, #36735 @ 0x8f7f @ │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strtmi pc, [r0], -r1, lsl #28 │ │ │ │ @ instruction: 0xff70f016 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - eormi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + andsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subsvc pc, r4, r8, asr #12 │ │ │ │ + subvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r2, #416]! @ 0x1a0 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stcllt 0, cr15, [sl, #416]! @ 0x1a0 │ │ │ │ @ instruction: 0xf648b9b5 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7dcfddf │ │ │ │ @ instruction: 0xf64db9b4 │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7dffdd3 │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r4, r7, asr #27] @ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7c7fdbb │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec461b4 │ │ │ │ + bl 0xfec46194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2 0, cr15, [sl, #416]! @ 0x1a0 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ movwlt pc, #36633 @ 0x8f19 @ │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0x4620fd9b │ │ │ │ @ instruction: 0xff0af016 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - eormi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + andsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subsvc pc, r4, r8, asr #12 │ │ │ │ + subvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip, #416] @ 0x1a0 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stclt 0, cr15, [r4, #416] @ 0x1a0 │ │ │ │ @ instruction: 0xf648b9b5 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7dcfd79 │ │ │ │ @ instruction: 0xf64db9b4 │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrb pc, [pc, sp, ror #26] @ │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r4, r1, ror #26] @ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7c7fd55 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec46280 │ │ │ │ + bl 0xfec46260 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2l 0, cr15, [r4, #-416] @ 0xfffffe60 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ movwlt pc, #36531 @ 0x8eb3 @ │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0x4620fd35 │ │ │ │ mcr2 0, 5, pc, cr4, cr6, {0} @ │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - eormi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + andsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subsvc pc, r4, r8, asr #12 │ │ │ │ + subvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r6, #-416]! @ 0xfffffe60 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldclt 0, cr15, [lr, #-416] @ 0xfffffe60 │ │ │ │ @ instruction: 0xf648b9b5 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ bfi pc, r3, #26, #3 @ │ │ │ │ @ instruction: 0xf64db9b4 │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrb pc, [pc, r7, lsl #26] @ │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7c4fcfb │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r7, pc, ror #25] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4634c │ │ │ │ + bl 0xfec4632c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ ldc2l 0, cr15, [lr], {104} @ 0x68 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ movwlt pc, #36429 @ 0x8e4d @ │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strtmi pc, [r0], -pc, asr #25 │ │ │ │ mrc2 0, 1, pc, cr14, cr6, {0} │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - eormi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + andsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subsvc pc, r4, r8, asr #12 │ │ │ │ + subvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r0], {104} @ 0x68 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldclt 0, cr15, [r8], #416 @ 0x1a0 │ │ │ │ @ instruction: 0xf648b9b5 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrb pc, [ip, sp, lsr #25] @ │ │ │ │ @ instruction: 0xf64db9b4 │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrb pc, [pc, r1, lsr #25] @ │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ bfi pc, r5, (invalid: 25:4) @ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r7, r9, lsl #25] @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46418 │ │ │ │ + bl 0xfec463f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x10c0a94 │ │ │ │ + blmi 0x10c0a74 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - rsbcs pc, r4, r8, asr #12 │ │ │ │ + subscs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0680300 │ │ │ │ @ instruction: 0x4628fc71 │ │ │ │ stc2l 0, cr15, [r0, #88]! @ 0x58 │ │ │ │ subsle r2, r0, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ stccs 12, cr15, [r0], {97} @ 0x61 │ │ │ │ @ instruction: 0xf648d137 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ subcs pc, r0, #21760 @ 0x5500 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbtmi pc, [r8], #-578 @ 0xfffffdbe @ │ │ │ │ + strbtmi pc, [r8], #-578 @ 0xfffffdbe @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmib lr!, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - eormi pc, r8, sp, asr #12 │ │ │ │ + andsmi pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strtvc pc, [r4], #-1612 @ 0xfffff9b4 │ │ │ │ + ldrvc pc, [r4], #-1612 @ 0xfffff9b4 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1b89400 │ │ │ │ - ldrtmi pc, [r1], -r9, lsr #23 @ │ │ │ │ + @ instruction: 0x4631fbb9 │ │ │ │ @ instruction: 0xf068a805 │ │ │ │ - blmi 0x7ee390 │ │ │ │ - blls 0x649320 │ │ │ │ + blmi 0x7ee370 │ │ │ │ + blls 0x649300 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12c0300 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0684070 │ │ │ │ strtmi fp, [r1], -r7, lsr #24 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip], {104} @ 0x68 │ │ │ │ ldmdblt r5, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0], {104} @ 0x68 │ │ │ │ strtmi lr, [r9], -sp, lsr #15 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4], {104} @ 0x68 │ │ │ │ @ instruction: 0xf1b8e7a1 │ │ │ │ - svclt 0x0000fbd9 │ │ │ │ + svclt 0x0000fbe9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4652c │ │ │ │ + bl 0xfec4650c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x10c0ba8 │ │ │ │ + blmi 0x10c0b88 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - rsbcs pc, r4, r8, asr #12 │ │ │ │ + subscs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0680300 │ │ │ │ strtmi pc, [r8], -r7, ror #23 │ │ │ │ ldc2l 0, cr15, [r6, #-88] @ 0xffffffa8 │ │ │ │ subsle r2, r0, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0x2c00fbd7 │ │ │ │ @ instruction: 0xf648d137 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ subcs pc, r0, #207872 @ 0x32c00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbtmi pc, [r8], #-578 @ 0xfffffdbe @ │ │ │ │ + strbtmi pc, [r8], #-578 @ 0xfffffdbe @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdb r4!, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - eormi pc, r8, sp, asr #12 │ │ │ │ + andsmi pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strtvc pc, [r4], #-1612 @ 0xfffff9b4 │ │ │ │ + ldrvc pc, [r4], #-1612 @ 0xfffff9b4 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1b89400 │ │ │ │ - @ instruction: 0x4631fb1f │ │ │ │ + ldrtmi pc, [r1], -pc, lsr #22 @ │ │ │ │ @ instruction: 0xf068a805 │ │ │ │ - blmi 0x7ee27c │ │ │ │ - blls 0x649434 │ │ │ │ + blmi 0x7ee25c │ │ │ │ + blls 0x649414 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12c0300 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0684070 │ │ │ │ @ instruction: 0x4621bb9d │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe5ab59e │ │ │ │ + blx 0xfe5ab57e │ │ │ │ ldmdblt r5, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe2ab5b6 │ │ │ │ + blx 0xfe2ab596 │ │ │ │ strtmi lr, [r9], -sp, lsr #15 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1fab5ce │ │ │ │ + blx 0x1fab5ae │ │ │ │ @ instruction: 0xf1b8e7a1 │ │ │ │ - svclt 0x0000fb4f │ │ │ │ + svclt 0x0000fb5f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46640 │ │ │ │ + bl 0xfec46620 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - stclmi 15, cr0, [pc, #-576] @ 0xef208 │ │ │ │ + stclmi 15, cr0, [pc, #-576] @ 0xef1e8 │ │ │ │ addslt r2, r7, r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ ldrls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xf016460c │ │ │ │ strmi pc, [r5], -sp, asr #23 │ │ │ │ stmdavs r5, {r8, ip, sp, pc} │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r1, [r8], -r1, lsr #17 │ │ │ │ - blx 0xff22b4ca │ │ │ │ + blx 0xff22b4aa │ │ │ │ @ instruction: 0xf6484604 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 d23, d12, #64 │ │ │ │ stccs 0, cr0, [r0], {46} @ 0x2e │ │ │ │ stmdavs r7!, {r1, r6, ip, lr, pc} │ │ │ │ - blx 0x14ab626 │ │ │ │ + blx 0x14ab606 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf648a805 │ │ │ │ - @ instruction: 0xf2c076d0 │ │ │ │ + vmlsl.s , d16, d0[0] │ │ │ │ @ instruction: 0xf1a7062f │ │ │ │ @ instruction: 0xf648e8e8 │ │ │ │ - vsubw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #1024 @ 0x00000400 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8, r9}^ │ │ │ │ movtcs r6, #769 @ 0x301 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf64ca805 │ │ │ │ - vaddhn.i16 d23, q0, q10 │ │ │ │ + vmov.i32 d23, #262144 @ 0x00040000 │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ - blx 0xfe9abb98 │ │ │ │ + blx 0xfedabb78 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0xd2b662 │ │ │ │ + blx 0xd2b642 │ │ │ │ andsle r2, r8, r2, lsl #30 │ │ │ │ svccs 0x0000d845 │ │ │ │ @ instruction: 0xf648d03c │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vshr.s64 d23, d16, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ - blmi 0xbee16c │ │ │ │ - blls 0x649544 │ │ │ │ + blmi 0xbee14c │ │ │ │ + blls 0x649524 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 125) │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06840f0 │ │ │ │ @ instruction: 0xf648bb15 │ │ │ │ - vmla.i d23, d16, d0[2] │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r8, pc, lsl #22]! @ │ │ │ │ - blx 0x42b6aa │ │ │ │ + blx 0x42b68a │ │ │ │ subcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xf1a7a805 │ │ │ │ movtcs lr, #2218 @ 0x8aa │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - addcc pc, r4, r8, asr #12 │ │ │ │ + rsbscc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrbvc pc, [r0], #1608 @ 0x648 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0xef528 │ │ │ │ + strbvc pc, [r0], #1608 @ 0x648 @ │ │ │ │ + strteq pc, [pc], #-704 @ 0xef508 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf64c9401 │ │ │ │ - vaddhn.i16 d23, q0, q10 │ │ │ │ + vmov.i32 d23, #262144 @ 0x00040000 │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ - blx 0x192bc1c │ │ │ │ + blx 0x1d2bbfc │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0xffcab6e4 │ │ │ │ - adcsvc pc, r8, r8, asr #12 │ │ │ │ + blx 0xffcab6c4 │ │ │ │ + adcvc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffb2b6f0 │ │ │ │ + blx 0xffb2b6d0 │ │ │ │ subcs lr, r0, #50593792 @ 0x3040000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ stm r4, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls sl, [r1], -r5, lsl #16 │ │ │ │ - eormi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + andsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r9, r2, #0, 8 │ │ │ │ @ instruction: 0xf1b82201 │ │ │ │ - ldrtmi pc, [r9], -r3, asr #20 @ │ │ │ │ + @ instruction: 0x4639fa53 │ │ │ │ @ instruction: 0xf068a805 │ │ │ │ sbfx pc, r1, #21, #11 │ │ │ │ - blx 0xfeaabc64 │ │ │ │ + blx 0xfeeabc44 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec46790 │ │ │ │ + bl 0xfec46770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ strmi r4, [r1], -r4, lsl #12 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0xbab5fe │ │ │ │ + blx 0xbab5de │ │ │ │ @ instruction: 0x4684b170 │ │ │ │ - msrmi CPSR_f, #80740352 @ 0x4d00000 │ │ │ │ + tstpmi r8, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - sbcsvc pc, r4, r8, asr #12 │ │ │ │ + sbcvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andne lr, r0, #220, 18 @ 0x370000 │ │ │ │ - blt 0xfecab764 │ │ │ │ + blt 0xfecab744 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0684010 │ │ │ │ svclt 0x0000baa1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec467e8 │ │ │ │ + bl 0xfec467c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480fe8 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sp], -r6, lsl #14 │ │ │ │ - blx 0xfe4ab7a4 │ │ │ │ + blx 0xfe4ab784 │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d036 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adcvc pc, r4, r8, asr #12 │ │ │ │ + addsvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe12b7c0 │ │ │ │ + blx 0xfe12b7a0 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ strmi pc, [r1], -pc, ror #23 │ │ │ │ @ instruction: 0xf648b3b0 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ orrlt pc, r6, r1, ror sl @ │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf90ef7fc │ │ │ │ @ instruction: 0x4639481f │ │ │ │ @ instruction: 0xf7fb2201 │ │ │ │ vmla.f32 , , │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06840f8 │ │ │ │ @ instruction: 0xf648ba5f │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d23, d0, d0[5] │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ubfx pc, r5, #20, #8 │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addsvc pc, r8, r8, asr #12 │ │ │ │ + addvc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x13ab82c │ │ │ │ + blx 0x13ab80c │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601fbb9 │ │ │ │ bicle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf648b955 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7c6fa39 │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldr pc, [sl, sp, lsr #20]! │ │ │ │ - eorseq lr, r3, r0, lsr #28 │ │ │ │ + eorseq lr, r3, r0, lsl lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec468d4 │ │ │ │ + bl 0xfec468b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480fe8 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sp], -r6, lsl #14 │ │ │ │ - blx 0x72b890 │ │ │ │ + blx 0x72b870 │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d03e │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adcvc pc, r4, r8, asr #12 │ │ │ │ + addsvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x3ab8ac │ │ │ │ + blx 0x3ab88c │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601fb79 │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subsvc pc, r4, r8, asr #12 │ │ │ │ + subvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9faf068 │ │ │ │ @ instruction: 0xf648b9b6 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ stmdami r0!, {r0, r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #59768832 @ 0x3900000 │ │ │ │ stc2l 7, cr15, [r0], #1004 @ 0x3ec │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmiblt r2!, {r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6484631 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ubfx pc, r7, #19, #7 │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addsvc pc, r8, r8, asr #12 │ │ │ │ + addvc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9ccf068 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601fb3b │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ @ instruction: 0xf648b955 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7bff9bb │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldr pc, [r3, pc, lsr #19]! │ │ │ │ - eorseq lr, r3, r0, lsr #28 │ │ │ │ + eorseq lr, r3, r0, lsl lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec469d0 │ │ │ │ + bl 0xfec469b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x1081058 │ │ │ │ + blmi 0x1081038 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - rsbcs pc, r4, r8, asr #12 │ │ │ │ + subscs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0680300 │ │ │ │ @ instruction: 0x4620f995 │ │ │ │ - blx 0x22b856 │ │ │ │ + blx 0x22b836 │ │ │ │ suble r2, lr, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ subcs pc, r0, #2179072 @ 0x214000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbvc pc, [r0, #1608] @ 0x648 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0xef564 │ │ │ │ + strbvc pc, [r0, #1608] @ 0x648 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0xef544 │ │ │ │ svc 0x001ef1a6 │ │ │ │ - orrcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + cmnpcc r4, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ movwpl lr, #6605 @ 0x19cd │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - strtvc pc, [r4], #-1612 @ 0xfffff9b4 │ │ │ │ + ldrvc pc, [r4], #-1612 @ 0xfffff9b4 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1b89400 │ │ │ │ - @ instruction: 0x4639f8d9 │ │ │ │ + ldrtmi pc, [r9], -r9, ror #17 @ │ │ │ │ @ instruction: 0xf068a805 │ │ │ │ subcs pc, r0, #1687552 @ 0x19c000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ svc 0x0004f1a6 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ strls r0, [r1, #-559] @ 0xfffffdd1 │ │ │ │ andcs r9, r1, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf1b89400 │ │ │ │ - ldrtmi pc, [r1], -r3, asr #17 @ │ │ │ │ + @ instruction: 0x4631f8d3 │ │ │ │ @ instruction: 0xf068a805 │ │ │ │ - blmi 0x66ddc4 │ │ │ │ - blls 0x6498ec │ │ │ │ + blmi 0x66dda4 │ │ │ │ + blls 0x6498cc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06840f0 │ │ │ │ ldmdblt r4, {r0, r6, r8, fp, ip, sp, pc}^ │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf936f068 │ │ │ │ strtmi lr, [r1], -pc, lsr #15 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf92af068 │ │ │ │ @ instruction: 0xf1b8e7a3 │ │ │ │ - svclt 0x0000f8ff │ │ │ │ + svclt 0x0000f90f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec46ae0 │ │ │ │ + bl 0xfec46ac0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480fe8 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sp], -r6, lsl #14 │ │ │ │ @ instruction: 0xf912f068 │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d03e │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adcvc pc, r4, r8, asr #12 │ │ │ │ + addsvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf904f068 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601fa73 │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subsvc pc, r4, r8, asr #12 │ │ │ │ + subvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8f4f068 │ │ │ │ @ instruction: 0xf648b9b6 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ stmdami r0!, {r0, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #59768832 @ 0x3900000 │ │ │ │ - blx 0xff7ad946 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + blx 0xff7ad926 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldmlt ip, {r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6484631 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ubfx pc, r1, #17, #7 │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addsvc pc, r8, r8, asr #12 │ │ │ │ + addvc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8c6f068 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601fa35 │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ @ instruction: 0xf648b955 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7bff8b5 │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldr pc, [r3, r9, lsr #17]! │ │ │ │ - eorseq lr, r3, r0, lsr #28 │ │ │ │ + eorseq lr, r3, r0, lsl lr │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - rsbcs pc, r4, r8, asr #12 │ │ │ │ + subscs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ stmdavc r6, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf003461c │ │ │ │ @ instruction: 0xf0680640 │ │ │ │ @ instruction: 0x4628f891 │ │ │ │ - blx 0x12ba5c │ │ │ │ + blx 0x12ba3c │ │ │ │ suble r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ - blx 0xfeeadc24 │ │ │ │ + blx 0xfeeadc04 │ │ │ │ strtmi pc, [r0], -r6, lsl #3 │ │ │ │ @ instruction: 0xf7fb0949 │ │ │ │ ldmdblt lr!, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdalt r2!, {r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x2100b3bf │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ @ instruction: 0xf1b8ff0f │ │ │ │ tstle r1, r0, lsl #30 │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf860f068 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdalt r8, {r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64d4641 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ vadd.i8 , , │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06841f0 │ │ │ │ stmiblt r5, {r0, r2, r6, fp, ip, sp, pc}^ │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf83af068 │ │ │ │ @ instruction: 0xf648e7b7 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d23, d0, d0[5] │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xf1b8f82f │ │ │ │ bicsle r0, r3, r0, lsl #30 │ │ │ │ strtmi lr, [r9], -r0, asr #15 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf820f068 │ │ │ │ svclt 0x0000e79d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x6706e9dd │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - rsbcs pc, r4, r8, asr #12 │ │ │ │ + subscs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf006461d │ │ │ │ @ instruction: 0xf0680840 │ │ │ │ @ instruction: 0xf114f809 │ │ │ │ eorsle r0, r7, r4, ror #30 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ qsub8mi pc, r8, fp @ │ │ │ │ @ instruction: 0xf96af016 │ │ │ │ @ instruction: 0xb3b84601 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subsvc pc, r4, r8, asr #12 │ │ │ │ + subvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffecf067 │ │ │ │ @ instruction: 0xf188fab8 │ │ │ │ stmdbeq r9, {r4, r5, r9, sl, lr}^ │ │ │ │ mrc2 7, 2, pc, cr2, cr11, {7} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vrhadd.s8 d29, d9, d7 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06741f0 │ │ │ │ teqlt pc, #876 @ 0x36c │ │ │ │ tstcs r1, r8, lsr r6 │ │ │ │ mrc2 7, 3, pc, cr8, cr11, {7} │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x00cef067 │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addsvc pc, r8, r8, asr #12 │ │ │ │ + addvc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffc4f067 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601f933 │ │ │ │ bicle r2, r7, r0, lsl #16 │ │ │ │ @ instruction: 0xf648b9e5 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7c5ffb3 │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbvc pc, r4, r8, asr #12 │ │ │ │ + subsvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffa8f067 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x00a0f067 │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7a7ff95 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - rsbcs pc, r4, r8, asr #12 │ │ │ │ + subscs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0x7606e9dd │ │ │ │ @ instruction: 0xf8dd461d │ │ │ │ @ instruction: 0xf0678020 │ │ │ │ @ instruction: 0xf114ff7f │ │ │ │ suble r0, ip, r4, ror #30 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ qsub16mi pc, r8, r1 @ │ │ │ │ @ instruction: 0xf8e0f016 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ @ instruction: 0xf648d04b │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ stmdami sp!, {r0, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r9], -r0, lsl #4 │ │ │ │ - blx 0x15adc54 │ │ │ │ + blx 0x15adc34 │ │ │ │ andcs r4, r0, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0xf7fb4631 │ │ │ │ @ instruction: 0xf1b8fa4d │ │ │ │ tstle r1, r0, lsl #30 │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff4af067 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x0042f067 │ │ │ │ @ instruction: 0xf64d4641 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ vrecps.f32 d31, d9, d23 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06741f0 │ │ │ │ @ instruction: 0xf648bf2f │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vshr.s64 d23, d8, #64 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ strtmi pc, [r8], -r5, lsr #30 │ │ │ │ @ instruction: 0xf894f016 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r0, r1, r4, r5, r7, r8, ip, lr, pc}^ │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff14f067 │ │ │ │ @ instruction: 0x4629e7b1 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff08f067 │ │ │ │ svclt 0x0000e7a5 │ │ │ │ - eorseq lr, r3, r4, asr #28 │ │ │ │ - mlaseq r3, r8, lr, lr │ │ │ │ + eorseq lr, r3, r4, lsr lr │ │ │ │ + eorseq lr, r3, r8, lsl #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46f24 │ │ │ │ + bl 0xfec46f04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr4, cr9, {2} │ │ │ │ @ instruction: 0xf067461c │ │ │ │ @ instruction: 0x4628fef1 │ │ │ │ @ instruction: 0xf860f016 │ │ │ │ suble r2, fp, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xf114fee1 │ │ │ │ eorle r0, r1, r4, ror #30 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0x4630fed3 │ │ │ │ @ instruction: 0xf842f016 │ │ │ │ movwlt r4, #34305 @ 0x8601 │ │ │ │ - eormi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + andsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subsvc pc, r4, r8, asr #12 │ │ │ │ + subvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 12, cr15, cr4, cr7, {3} │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 0, 11, cr15, cr12, cr7, {3} │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addsvc pc, r8, r8, asr #12 │ │ │ │ + addvc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr2, cr7, {3} │ │ │ │ @ instruction: 0xf0164630 │ │ │ │ strmi pc, [r1], -r1, lsr #16 │ │ │ │ bicsle r2, sp, r0, lsl #16 │ │ │ │ @ instruction: 0xf64dbb16 │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldrb pc, [fp, r1, lsr #29] @ │ │ │ │ @ instruction: 0xf648b955 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7b2fe95 │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ str pc, [r6, r9, lsl #29]! │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7b7fe7d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47030 │ │ │ │ + bl 0xfec47010 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x14816b0 │ │ │ │ + blmi 0x1481690 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - rsbcs pc, r4, r8, asr #12 │ │ │ │ + subscs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x761ce9dd │ │ │ │ cdp2 0, 6, cr15, cr4, cr7, {3} │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -r0, rrx │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adcvc pc, r4, r8, asr #12 │ │ │ │ + addsvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 5, cr15, cr6, cr7, {3} │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ strmi pc, [r1], -r5, asr #31 │ │ │ │ subsle r2, pc, r0, lsl #16 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subsvc pc, r4, r8, asr #12 │ │ │ │ + subvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 4, cr15, cr6, cr7, {3} │ │ │ │ teqle r7, r0, lsl #30 │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 3, cr15, cr10, cr7, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d2, d5 │ │ │ │ - vmvn.i32 q10, #524288 @ 0x00080000 │ │ │ │ + vmls.i d20, d0, d0[6] │ │ │ │ @ instruction: 0xf1a60432 │ │ │ │ movtcs lr, #3028 @ 0xbd4 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf64d9401 │ │ │ │ - vaddl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64c002f │ │ │ │ - vaddhn.i16 d23, q0, q10 │ │ │ │ + vmov.i32 d23, #262144 @ 0x00040000 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - stc2 1, cr15, [lr, #732] @ 0x2dc │ │ │ │ + ldc2 1, cr15, [lr, #732] @ 0x2dc │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ cdp2 0, 1, cr15, cr12, cr7, {3} │ │ │ │ ldmdavs sl, {r1, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d9, d28 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ cdplt 0, 0, cr15, cr12, cr7, {3} │ │ │ │ @ instruction: 0xf6484639 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ strb pc, [r5, r1, lsl #28] @ │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addsvc pc, r8, r8, asr #12 │ │ │ │ + addvc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r6, #412]! @ 0x19c │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ strmi pc, [r1], -r5, ror #30 │ │ │ │ orrsle r2, pc, r0, lsl #16 │ │ │ │ @ instruction: 0xf648b955 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [sp, r5, ror #27] │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe791fdd9 │ │ │ │ - stc2 1, cr15, [lr, #732]! @ 0x2dc │ │ │ │ + ldc2 1, cr15, [lr, #732]! @ 0x2dc │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461eb097 │ │ │ │ @ instruction: 0xf6484b48 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf067971e │ │ │ │ subcs pc, r0, #11968 @ 0x2ec0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strcc pc, [r4, #1608] @ 0x648 │ │ │ │ + ldrbcc pc, [r4, #-1608]! @ 0xfffff9b8 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - bl 0x162c654 │ │ │ │ + bl 0x162c634 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6489502 │ │ │ │ - @ instruction: 0xf2c074d0 │ │ │ │ + vmls.i d23, d16, d0[0] │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ - strtvc pc, [r4], #-1612 @ 0xfffff9b4 │ │ │ │ + ldrvc pc, [r4], #-1612 @ 0xfffff9b4 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1b79400 │ │ │ │ - stmdage r5, {r0, r1, r2, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdage r5, {r0, r1, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0674641 │ │ │ │ @ instruction: 0x4630fd9d │ │ │ │ @ instruction: 0xff0cf015 │ │ │ │ suble r2, sl, r0, lsl #16 │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ - subsvc pc, r4, r8, asr #12 │ │ │ │ + subvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0, #412] @ 0x19c │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf648d133 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ subcs pc, r0, #8384 @ 0x20c0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0x92c6bc │ │ │ │ + bl 0x92c69c │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ strls r0, [r0], #-303 @ 0xfffffed1 │ │ │ │ vrhadd.s8 d25, d2, d2 │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + vmla.f d20, d0, d0[6] │ │ │ │ tstls r1, r2, lsr r1 │ │ │ │ @ instruction: 0xf1b74619 │ │ │ │ - @ instruction: 0x4639fcdb │ │ │ │ + ldrtmi pc, [r9], -fp, ror #25 @ │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ - blmi 0x72f5f4 │ │ │ │ - blls 0x64a0bc │ │ │ │ + blmi 0x72f5d4 │ │ │ │ + blls 0x64a09c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1260300 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06743f0 │ │ │ │ @ instruction: 0x4649bd59 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [lr, #-412] @ 0xfffffe64 │ │ │ │ ldmdblt lr!, {r0, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [r3, r5, asr #26]! │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip, #-412]! @ 0xfffffe64 │ │ │ │ @ instruction: 0xf1b7e7aa │ │ │ │ - svclt 0x0000fd11 │ │ │ │ + svclt 0x0000fd21 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461db097 │ │ │ │ ldrmi r4, [r4], -lr, asr #22 │ │ │ │ @ instruction: 0xf6486849 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ svcls 0x0020002e │ │ │ │ ldmdals lr, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldc2 0, cr15, [ip, #-412] @ 0xfffffe64 │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d05f │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adcvc pc, r4, r8, asr #12 │ │ │ │ + addsvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [lr, #-412] @ 0xfffffe64 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ @ instruction: 0x4601fe7d │ │ │ │ subsle r2, lr, r0, lsl #16 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subsvc pc, r4, r8, asr #12 │ │ │ │ + subvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [lr], #412 @ 0x19c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf648a805 │ │ │ │ - vsubhn.i16 d19, q8, q2 │ │ │ │ + vmvn.i32 , #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0xf1a6062e │ │ │ │ movtcs lr, #2712 @ 0xa98 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2], -r5, lsl #16 │ │ │ │ - ldrbvc pc, [r0, #1608] @ 0x648 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0xefe88 │ │ │ │ - strtvc pc, [r4], #-1612 @ 0xfffff9b4 │ │ │ │ + strbvc pc, [r0, #1608] @ 0x648 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0xefe68 │ │ │ │ + ldrvc pc, [r4], #-1612 @ 0xfffff9b4 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - mrrc2 1, 11, pc, r2, cr7 @ │ │ │ │ + stc2l 1, cr15, [r2], #-732 @ 0xfffffd24 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r0], #412 @ 0x19c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a6a805 │ │ │ │ movtcs lr, #2686 @ 0xa7e │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - mcrr2 1, 11, pc, r0, cr7 @ │ │ │ │ + mrrc2 1, 11, pc, r0, cr7 @ │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [lr], {103} @ 0x67 │ │ │ │ stmdami r0!, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fa4639 │ │ │ │ - blmi 0x87008c │ │ │ │ - blls 0x64a1fc │ │ │ │ + blmi 0x87006c │ │ │ │ + blls 0x64a1dc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r0, r0, lsl #6 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06743f0 │ │ │ │ @ instruction: 0xf648bcb9 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vshr.s64 d23, d8, #64 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ strtmi pc, [r8], -pc, lsr #25 │ │ │ │ mrc2 0, 0, pc, cr14, cr5, {0} │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r5, r7, r8, ip, lr, pc}^ │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [lr], {103} @ 0x67 │ │ │ │ @ instruction: 0x4629e79e │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2], {103} @ 0x67 │ │ │ │ @ instruction: 0xf1b7e792 │ │ │ │ - svclt 0x0000fc67 │ │ │ │ + svclt 0x0000fc77 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r3, r0, lsr #28 │ │ │ │ + eorseq lr, r3, r0, lsl lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec47414 │ │ │ │ + bl 0xfec473f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480fe8 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r7, [sp], -r6, lsl #12 │ │ │ │ ldc2l 0, cr15, [r8], #-412 @ 0xfffffe64 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -r0, asr #32 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adcvc pc, r4, r8, asr #12 │ │ │ │ + addsvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl], #-412 @ 0xfffffe64 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ @ instruction: 0x4601fdd9 │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subsvc pc, r4, r8, asr #12 │ │ │ │ + subvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mrrc2 0, 6, pc, sl, cr7 @ │ │ │ │ svceq 0x0064f117 │ │ │ │ @ instruction: 0x4639d03e │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adcvc pc, r4, r8, asr #12 │ │ │ │ + addsvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcrr2 0, 6, pc, ip, cr7 @ │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ @ instruction: 0x4601fdbb │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - eormi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + andsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subsvc pc, r4, r8, asr #12 │ │ │ │ + subvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip], #-412 @ 0xfffffe64 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldclt 0, cr15, [r4], #-412 @ 0xfffffe64 │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addsvc pc, r8, r8, asr #12 │ │ │ │ + addvc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl], #-412 @ 0xfffffe64 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ @ instruction: 0x4601fd99 │ │ │ │ @ instruction: 0xd1bf2800 │ │ │ │ @ instruction: 0xf648bb95 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7bdfc19 │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addsvc pc, r8, r8, asr #12 │ │ │ │ + addvc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [lr], {103} @ 0x67 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ @ instruction: 0x4601fd7d │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ @ instruction: 0xf64db956 │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7bffbfd │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7b3fbf1 │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ str pc, [r9, r5, ror #23] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47560 │ │ │ │ + bl 0xfec47540 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x15c1bdc │ │ │ │ + blmi 0x15c1bbc │ │ │ │ stmdavs r9, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ - rsbcs pc, r4, r8, asr #12 │ │ │ │ + subscs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrvs lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ - blx 0xff42c526 │ │ │ │ + blx 0xff42c506 │ │ │ │ @ instruction: 0xf0154638 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -r0, rrx │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subsvc pc, r4, r8, asr #12 │ │ │ │ + subvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff02c546 │ │ │ │ + blx 0xff02c526 │ │ │ │ @ instruction: 0xf0154620 │ │ │ │ strmi pc, [r1], -fp, lsr #26 │ │ │ │ subsle r2, fp, r0, lsl #16 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subsvc pc, r4, r8, asr #12 │ │ │ │ + subvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfec2c566 │ │ │ │ + blx 0xfec2c546 │ │ │ │ teqle r7, r0, lsl #28 │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe92c57e │ │ │ │ + blx 0xfe92c55e │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d2, d5 │ │ │ │ - vmvn.i32 q10, #524288 @ 0x00080000 │ │ │ │ + vmls.i d20, d0, d0[6] │ │ │ │ @ instruction: 0xf1a60432 │ │ │ │ movtcs lr, #2362 @ 0x93a │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf64d9401 │ │ │ │ - vaddl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64c002f │ │ │ │ - vaddhn.i16 d23, q0, q10 │ │ │ │ + vmov.i32 d23, #262144 @ 0x00040000 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - blx 0xffe2caf0 │ │ │ │ + blx 0x22cad2 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0xfe1ac5ba │ │ │ │ + blx 0xfe1ac59a │ │ │ │ ldmdavs sl, {r1, r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 , , q2 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0x1dac5d8 │ │ │ │ + bllt 0x1dac5b8 │ │ │ │ @ instruction: 0xf6484631 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ strb pc, [r5, r7, ror #22] @ │ │ │ │ @ instruction: 0xf648b9b7 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe79dfb5b │ │ │ │ @ instruction: 0xf648b9b4 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ str pc, [r1, pc, asr #22]! │ │ │ │ @ instruction: 0xf6484639 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ str pc, [r5, r3, asr #22] │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe789fb37 │ │ │ │ - blx 0x42cb96 │ │ │ │ + blx 0x82cb76 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - rsbcs pc, r4, r8, asr #12 │ │ │ │ + subscs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0x8606e9dd │ │ │ │ svcls 0x0008461d │ │ │ │ - blx 0x8ac682 │ │ │ │ + blx 0x8ac662 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -r5, asr #32 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adcvc pc, r4, r8, asr #12 │ │ │ │ + addsvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x52c69e │ │ │ │ + blx 0x52c67e │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ @ instruction: 0x4601fc7f │ │ │ │ suble r2, r4, r0, lsl #16 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subsvc pc, r4, r8, asr #12 │ │ │ │ + subvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x12c6be │ │ │ │ + blx 0x12c69e │ │ │ │ svceq 0x0064f118 │ │ │ │ strbmi sp, [r1], -r3, asr #32 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adcvc pc, r4, r8, asr #12 │ │ │ │ + addsvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffdac6d8 │ │ │ │ + blx 0xffdac6b8 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -r1, ror #24 │ │ │ │ suble r2, r2, r0, lsl #16 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subsvc pc, r4, r8, asr #12 │ │ │ │ + subvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff9ac6f8 │ │ │ │ + blx 0xff9ac6d8 │ │ │ │ ldrtmi r4, [r9], -lr, lsr #16 │ │ │ │ @ instruction: 0xf7fa2201 │ │ │ │ vmla.f32 , , │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06741f0 │ │ │ │ @ instruction: 0xf648bad5 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vshr.s64 d23, d8, #64 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ strtmi pc, [r8], -fp, asr #21 │ │ │ │ ldc2 0, cr15, [sl], #-84 @ 0xffffffac │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - bllt 0xfe664c80 │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + bllt 0xfe664c60 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfefac748 │ │ │ │ + blx 0xfefac728 │ │ │ │ @ instruction: 0xf648e7b8 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vshr.s64 d23, d8, #64 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldrtmi pc, [r0], -pc, lsr #21 @ │ │ │ │ ldc2 0, cr15, [lr], {21} │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r6, {r2, r3, r4, r5, r7, r8, ip, lr, pc}^ │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe8ac780 │ │ │ │ + blx 0xfe8ac760 │ │ │ │ @ instruction: 0x4631e7ba │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe5ac798 │ │ │ │ + blx 0xfe5ac778 │ │ │ │ strtmi lr, [r9], -lr, lsr #15 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe2ac7b0 │ │ │ │ + blx 0xfe2ac790 │ │ │ │ svclt 0x0000e784 │ │ │ │ - eorseq lr, r3, r0, lsr #28 │ │ │ │ + eorseq lr, r3, r0, lsl lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47824 │ │ │ │ + bl 0xfec47804 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x1581ea0 │ │ │ │ + blmi 0x1581e80 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - rsbcs pc, r4, r8, asr #12 │ │ │ │ + subscs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0670300 │ │ │ │ strtmi pc, [r8], -fp, ror #20 │ │ │ │ - blx 0xff7ac6a6 │ │ │ │ + blx 0xff7ac686 │ │ │ │ rsbsle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0x2c00fa5b │ │ │ │ vst4.16 {d13-d16}, [r4 :64], lr │ │ │ │ strtmi r4, [r0], -r0, asr #11 │ │ │ │ @ instruction: 0xf185fab5 │ │ │ │ @ instruction: 0xf7fb0949 │ │ │ │ ldmdblt sp!, {r0, r1, r4, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand , , │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - blt 0x112c83c │ │ │ │ + blt 0x112c81c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ ldrbne sl, [r4, r5, lsl #16]! │ │ │ │ svc 0x00dcf1a5 │ │ │ │ - orrcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + cmnpcc r4, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ @ instruction: 0xf6489302 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vrsra.s64 , q0, #64 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - strvc pc, [r4, #-1612]! @ 0xfffff9b4 │ │ │ │ + ldrvc pc, [r4, #-1612] @ 0xfffff9b4 │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b79500 │ │ │ │ - vld2.32 {d15,d17}, [r4 :64], r3 │ │ │ │ + vld2.32 {d15,d17}, [r4 :128], r3 │ │ │ │ vbic.i32 q11, #239 @ 0x000000ef │ │ │ │ @ instruction: 0xf021270b │ │ │ │ teqmi r9, #-1073741821 @ 0xc0000003 │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ - bleq 0xd6ef58 │ │ │ │ + bleq 0xd6ef38 │ │ │ │ tstpl r4, r1, asr #20 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ tstpeq r7, r6, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, ip, lsl #12 │ │ │ │ svc 0x00b2f1a5 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0, #-2053] @ 0xfffff7fb │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409102 │ │ │ │ - vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ + vmla.f d22, d0, d0[5] │ │ │ │ tstls r1, r2, lsr r1 │ │ │ │ @ instruction: 0xf1b74619 │ │ │ │ - strtmi pc, [r1], -sp, ror #18 │ │ │ │ + @ instruction: 0x4621f97d │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ @ instruction: 0xe7a9f9fb │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbvc pc, r4, r8, asr #12 │ │ │ │ + subsvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9f0f067 │ │ │ │ ldmdblt r5, {r1, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9e4f067 │ │ │ │ strtmi lr, [r9], -r7, lsl #15 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9d8f067 │ │ │ │ @ instruction: 0xf1b7e77b │ │ │ │ - svclt 0x0000f9ad │ │ │ │ + svclt 0x0000f9bd │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb097 │ │ │ │ @ instruction: 0xf6484b4a │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0679078 │ │ │ │ subcs pc, r0, #3031040 @ 0x2e4000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strcc pc, [r4], r8, asr #12 │ │ │ │ + ldrbtcc pc, [r4], -r8, asr #12 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ svc 0x0052f1a5 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6489602 │ │ │ │ - vshl.s64 , q0, #0 │ │ │ │ + vmls.f d23, d16, d0[0] │ │ │ │ @ instruction: 0xf64c052f │ │ │ │ - vaddhn.i16 d23, q0, q10 │ │ │ │ + vmov.i32 d23, #262144 @ 0x00040000 │ │ │ │ strls r0, [r1, #-1074] @ 0xfffffbce │ │ │ │ @ instruction: 0xf1b79400 │ │ │ │ - strbmi pc, [r1], -sp, lsl #18 @ │ │ │ │ + @ instruction: 0x4641f91d │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ subcs pc, r0, #2539520 @ 0x26c000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ svc 0x0038f1a5 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strpl lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf1b79400 │ │ │ │ - @ instruction: 0x4639f8fb │ │ │ │ + ldrtmi pc, [r9], -fp, lsl #18 @ │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ @ instruction: 0xf1b9f989 │ │ │ │ ldmdale r8!, {r2, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf009e8df │ │ │ │ mcrcs 0, 1, r2, cr7, cr9, {0} │ │ │ │ vhadd.s8 d16, d9, d3 │ │ │ │ - vmov.i32 d16, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ - blmi 0xa2ee18 │ │ │ │ - blls 0x64a898 │ │ │ │ + blmi 0xa2edf8 │ │ │ │ + blls 0x64a878 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1240300 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06743f0 │ │ │ │ @ instruction: 0xf648b96b │ │ │ │ - vmla.i d23, d16, d0[7] │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ strb pc, [r8, r5, ror #18]! @ │ │ │ │ - rscsvc pc, r8, r8, asr #12 │ │ │ │ + rscvc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf95ef067 │ │ │ │ - vabd.s8 q15, , │ │ │ │ - vaddl.s8 q8, d0, d4 │ │ │ │ + @ instruction: 0xf648e7e1 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7daf957 │ │ │ │ - andseq pc, r0, r9, asr #4 │ │ │ │ + andeq pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf950f067 │ │ │ │ @ instruction: 0xf1b7e7d3 │ │ │ │ - subcs pc, r0, #606208 @ 0x94000 │ │ │ │ + subcs pc, r0, #868352 @ 0xd4000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ cdp 1, 14, cr15, cr10, cr5, {5} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6489102 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[0] │ │ │ │ tstls r1, lr, lsr #2 │ │ │ │ @ instruction: 0xf1b74619 │ │ │ │ - strbmi pc, [r9], -r5, lsr #17 @ │ │ │ │ + @ instruction: 0x4649f8b5 │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ @ instruction: 0xe7b6f933 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - rsbcs pc, r4, r8, asr #12 │ │ │ │ + subscs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdavs r9, {r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0x5606e9dd │ │ │ │ stcls 6, cr4, [r8], {31} │ │ │ │ @ instruction: 0xf91cf067 │ │ │ │ @ instruction: 0xf0154640 │ │ │ │ stmdacs r0, {r0, r1, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d055 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subsvc pc, r4, r8, asr #12 │ │ │ │ + subvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf90cf067 │ │ │ │ @ instruction: 0xf0154638 │ │ │ │ @ instruction: 0x4601fa7b │ │ │ │ subsle r2, r2, r0, lsl #16 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subsvc pc, r4, r8, asr #12 │ │ │ │ + subvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8fcf067 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ strmi pc, [r1], -fp, ror #20 │ │ │ │ suble r2, lr, r0, lsl #16 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subsvc pc, r4, r8, asr #12 │ │ │ │ + subvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8ecf067 │ │ │ │ andcs r4, r0, #3801088 @ 0x3a0000 │ │ │ │ @ instruction: 0xf7fa4631 │ │ │ │ stmiblt ip, {r0, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8dcf067 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmlt r4, {r0, r1, r2, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ vadd.i8 , , │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06741f0 │ │ │ │ @ instruction: 0xf1b8b8c1 │ │ │ │ @ instruction: 0xd1220f00 │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8b4f067 │ │ │ │ - bllt 0x6ea854 │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + bllt 0x6ea834 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8a8f067 │ │ │ │ - bllt 0x66a87c │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + bllt 0x66a85c │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf89cf067 │ │ │ │ strbmi lr, [r1], -lr, lsr #15 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf890f067 │ │ │ │ ldrtmi lr, [r9], -r2, lsl #15 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf884f067 │ │ │ │ strtmi lr, [r9], -r6, lsl #15 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf878f067 │ │ │ │ svclt 0x0000e78a │ │ │ │ - eorseq lr, r3, ip, asr #30 │ │ │ │ + eorseq lr, r3, ip, lsr pc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47c40 │ │ │ │ + bl 0xfec47c20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x19c22c0 │ │ │ │ + blmi 0x19c22a0 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - rsbcs pc, r4, r8, asr #12 │ │ │ │ + subscs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x671ce9dd │ │ │ │ @ instruction: 0xf85cf067 │ │ │ │ svceq 0x0064f114 │ │ │ │ addhi pc, r9, r0 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ strtmi pc, [r8], -sp, asr #16 │ │ │ │ @ instruction: 0xf9bcf015 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ addhi pc, r8, r0 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subsvc pc, r4, r8, asr #12 │ │ │ │ + subvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf83cf067 │ │ │ │ subsle r2, pc, r0, lsl #28 │ │ │ │ strbmi pc, [r0], #1030 @ 0x406 @ │ │ │ │ - blx 0xfee02374 │ │ │ │ + blx 0xfee02354 │ │ │ │ stmdbeq r9, {r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ mrc2 7, 6, pc, cr4, cr10, {7} │ │ │ │ - blmi 0x129f0d0 │ │ │ │ - blls 0x64ab2c │ │ │ │ + blmi 0x129f0b0 │ │ │ │ + blls 0x64ab0c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ vhadd.s8 d24, d25, d3 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdalt r0!, {r0, r1, r2, r5, r6, ip, sp, lr, pc} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ ldrbne sl, [ip, r5, lsl #16]! │ │ │ │ ldc 1, cr15, [ip, #660]! @ 0x294 │ │ │ │ - orrcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + cmnpcc r4, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ @ instruction: 0xf6489302 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vrsra.s64 , q0, #64 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - strvc pc, [r4, #-1612]! @ 0xfffff9b4 │ │ │ │ + ldrvc pc, [r4, #-1612] @ 0xfffff9b4 │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b69500 │ │ │ │ - @ instruction: 0xf424ff73 │ │ │ │ + @ instruction: 0xf424ff83 │ │ │ │ vbic.i32 q11, #255 @ 0x000000ff │ │ │ │ @ instruction: 0xf021260b │ │ │ │ teqmi r1, #-1073741821 @ 0xc0000003 │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ - bleq 0xf70b18 │ │ │ │ + bleq 0xf70af8 │ │ │ │ tstpl r4, r1, asr #20 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ tstpeq r7, r7, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, ip, lsl #12 │ │ │ │ ldc 1, cr15, [r2, #660] @ 0x294 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0, #-2053] @ 0xfffff7fb │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409102 │ │ │ │ - vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ + vmla.f d22, d0, d0[5] │ │ │ │ tstls r1, r2, lsr r1 │ │ │ │ @ instruction: 0xf1b64619 │ │ │ │ - strtmi pc, [r1], -sp, asr #30 │ │ │ │ + qsaxmi pc, r1, sp @ │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ sbfx pc, fp, #31, #9 │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbvc pc, r4, r8, asr #12 │ │ │ │ + subsvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffd0f066 │ │ │ │ @ instruction: 0xf648e79d │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vshr.s64 d23, d8, #64 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ strtmi pc, [r8], -r5, asr #31 │ │ │ │ @ instruction: 0xf934f015 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ svcge 0x0078f47f │ │ │ │ @ instruction: 0xf648b955 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xe775ffb3 │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ strb pc, [r9, -r7, lsr #31]! @ │ │ │ │ - @ instruction: 0xff7cf1b6 │ │ │ │ + @ instruction: 0xff8cf1b6 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47de4 │ │ │ │ + bl 0xfec47dc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x1402460 │ │ │ │ + blmi 0x1402440 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - rsbcs pc, r4, r8, asr #12 │ │ │ │ + subscs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x761ce9dd │ │ │ │ @ instruction: 0xff8af066 │ │ │ │ vadd.f32 d18, d9, d2 │ │ │ │ - vaddl.s8 q8, d0, d24 │ │ │ │ + vmov.i32 d16, #8 @ 0x00000008 │ │ │ │ svclt 0x009d002e │ │ │ │ - bicvs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + @ instruction: 0x63b8f24e │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r5, #3072 @ 0xc00 │ │ │ │ - cmppvc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpvc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf2c0bf8c │ │ │ │ @ instruction: 0xf8d3012e │ │ │ │ @ instruction: 0xf066192c │ │ │ │ mcrne 15, 1, pc, cr3, cr5, {3} @ │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ svclt 0x00182e08 │ │ │ │ - blcs 0xf9844 │ │ │ │ + blcs 0xf9824 │ │ │ │ movwcs sp, #4164 @ 0x1044 │ │ │ │ strtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0144618 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ qaddcs sp, r5, r0 │ │ │ │ mcr2 7, 3, pc, cr6, cr10, {7} @ │ │ │ │ cmple r4, r0, lsl #30 │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff56f066 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d2, d5 │ │ │ │ - vmvn.i32 q10, #524288 @ 0x00080000 │ │ │ │ + vmls.i d20, d0, d0[6] │ │ │ │ @ instruction: 0xf1a50432 │ │ │ │ movtcs lr, #3312 @ 0xcf0 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf64d9401 │ │ │ │ - vaddl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64c002f │ │ │ │ - vaddhn.i16 d23, q0, q10 │ │ │ │ + vmov.i32 d23, #262144 @ 0x00040000 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - mcr2 1, 5, pc, cr10, cr6, {5} @ │ │ │ │ + mrc2 1, 5, pc, cr10, cr6, {5} │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff38f066 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d9, d29 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x0028f066 │ │ │ │ @ instruction: 0xf648b9bc │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ svccs 0x0000ff1d │ │ │ │ @ instruction: 0x4639d0ba │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff10f066 │ │ │ │ @ instruction: 0x4621e7b8 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff04f066 │ │ │ │ @ instruction: 0xf1b6e7a0 │ │ │ │ - svclt 0x0000fed9 │ │ │ │ + svclt 0x0000fee9 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ stmdami r0, {r0, r9, sl, lr}^ │ │ │ │ @@ -229950,1442 +229942,1442 @@ │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0x46182210 │ │ │ │ @ instruction: 0xff54f014 │ │ │ │ subsle r2, r5, r0, lsl #16 │ │ │ │ stmdbhi r0, {r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ subcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strcc pc, [r4, r8, asr #12] │ │ │ │ + ldrbcc pc, [r4, -r8, asr #12]! @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ ldcl 1, cr15, [ip], #-660 @ 0xfffffd6c │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vabd.s8 d25, d9, d2 │ │ │ │ - vabal.s8 q8, d0, d28 │ │ │ │ + vorr.i32 d16, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf64c052e │ │ │ │ - vmlsl.s8 , d0, d20 │ │ │ │ + vmov.i16 d23, #1024 @ 0x0400 │ │ │ │ strls r0, [r1, #-2610] @ 0xfffff5ce │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - mrc2 1, 1, pc, cr6, cr6, {5} │ │ │ │ + mcr2 1, 2, pc, cr6, cr6, {5} @ │ │ │ │ strbmi r4, [r2], -fp, asr #12 │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ subcs pc, r0, #3120 @ 0xc30 │ │ │ │ strmi lr, [r2, #-2516] @ 0xfffff62c │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ mrrc 1, 10, pc, lr, cr5 @ │ │ │ │ @ instruction: 0xf64d2340 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ cdpcs 2, 0, cr0, cr0, cr15, {1} │ │ │ │ ldrtmi fp, [sl], -r8, lsl #30 │ │ │ │ andls r4, r2, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf8cda805 │ │ │ │ vhadd.s8 d26, d9, d0 │ │ │ │ - vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ + vsubl.s8 q8, d0, d28 │ │ │ │ andls r0, r1, #-536870910 @ 0xe0000002 │ │ │ │ @ instruction: 0xf1b62201 │ │ │ │ - @ instruction: 0x4622fe15 │ │ │ │ + strtmi pc, [r2], -r5, lsr #28 │ │ │ │ stmdage r5, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ cdp2 0, 10, cr15, cr2, cr6, {3} │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r6, r6, lsr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msrmi CPSR_f, #80740352 @ 0x4d00000 │ │ │ │ + tstpmi r8, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ svclt 0x00182e00 │ │ │ │ - blmi 0x342680 │ │ │ │ - blls 0x64ae80 │ │ │ │ + blmi 0x342660 │ │ │ │ + blls 0x64ae60 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ cdplt 0, 7, cr15, cr4, cr6, {3} │ │ │ │ - mcr2 1, 2, pc, cr10, cr6, {5} @ │ │ │ │ + mrc2 1, 2, pc, cr10, cr6, {5} │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48048 │ │ │ │ + bl 0xfec48028 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff0 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0669d06 │ │ │ │ pldw [r4, #-3681] @ 0xfffff19f │ │ │ │ andle r5, pc, #128, 30 @ 0x200 │ │ │ │ - sbcsvc pc, r0, r8, asr #12 │ │ │ │ + sbcvc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0664621 │ │ │ │ stmiblt sp!, {r0, r1, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - subeq pc, r0, sp, asr #4 │ │ │ │ + eorseq pc, r0, sp, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 0, 4, cr15, cr14, cr6, {3} │ │ │ │ ldrtmi r4, [r0], -r6, ror #4 │ │ │ │ @ instruction: 0xff7cf00b │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ ldrtmi sp, [r1], -r8, ror #1 │ │ │ │ - adcpl pc, ip, r8, asr #12 │ │ │ │ + addspl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 4, cr15, cr0, cr6, {3} │ │ │ │ - subeq pc, r0, sp, asr #4 │ │ │ │ + eorseq pc, r0, sp, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 0, 3, cr15, cr8, cr6, {3} │ │ │ │ - subeq pc, ip, r9, asr #4 │ │ │ │ + eorseq pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 3, cr15, cr2, cr6, {3} │ │ │ │ tstcs r1, r8, lsr #12 │ │ │ │ @ instruction: 0xff30f7ff │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 2, cr15, cr8, cr6, {3} │ │ │ │ - subeq pc, r0, sp, asr #4 │ │ │ │ + eorseq pc, r0, sp, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 0, 2, cr15, cr0, cr6, {3} │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461cb096 │ │ │ │ @ instruction: 0xf6484b48 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r1, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf066981e │ │ │ │ subcs pc, r0, #7, 28 @ 0x70 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strcc pc, [r4, r8, asr #12] │ │ │ │ + ldrbcc pc, [r4, -r8, asr #12]! @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - bl 0xfe92d5b8 │ │ │ │ + bl 0xfe92d598 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6489702 │ │ │ │ - @ instruction: 0xf2c076d0 │ │ │ │ + vmlsl.s , d16, d0[0] │ │ │ │ @ instruction: 0xf64c062f │ │ │ │ - vabal.s8 , d0, d20 │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0x96010532 │ │ │ │ @ instruction: 0xf1b69500 │ │ │ │ - @ instruction: 0x4651fd5b │ │ │ │ + ldrbmi pc, [r1], -fp, ror #26 @ │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ stccs 13, cr15, [lr], {233} @ 0xe9 │ │ │ │ vtst.8 d29, d14, d24 │ │ │ │ - vqdmlal.s q11, d16, d0[2] │ │ │ │ - bl 0x1b1c28 │ │ │ │ + vrsra.s64 d22, d24, #64 │ │ │ │ + bl 0x1b1c08 │ │ │ │ @ instruction: 0xf8d30384 │ │ │ │ cmnlt r9, #56, 18 @ 0xe0000 │ │ │ │ - eoreq pc, r8, r9, asr #4 │ │ │ │ + andseq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r8, #408] @ 0x198 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf648d13b │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xf1b8fdcb │ │ │ │ teqle r5, r0, lsl #30 │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [lr, #408]! @ 0x198 │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d9, d16 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stclt 0, cr15, [lr, #408]! @ 0x198 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a5a805 │ │ │ │ movtcs lr, #2892 @ 0xb4c │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-1793] @ 0xfffff8ff │ │ │ │ - stc2 1, cr15, [lr, #-728] @ 0xfffffd28 │ │ │ │ + ldc2 1, cr15, [lr, #-728] @ 0xfffffd28 │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [ip, #408] @ 0x198 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ smlabtcs r0, r3, r0, sp │ │ │ │ @ instruction: 0xf7ff4648 │ │ │ │ @ instruction: 0xf1b8fe97 │ │ │ │ sbcle r0, r9, r0, lsl #30 │ │ │ │ @ instruction: 0xf64d4641 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ strb pc, [r7, r7, lsl #27] @ │ │ │ │ - ldc2l 1, cr15, [ip, #-728] @ 0xfffffd28 │ │ │ │ + stc2l 1, cr15, [ip, #-728]! @ 0xfffffd28 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x461eb09c │ │ │ │ @ instruction: 0x46154b7f │ │ │ │ @ instruction: 0xf6486849 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04f931b │ │ │ │ strcs r0, [r0], #-768 @ 0xfffffd00 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x8722e9dd │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ stc2l 0, cr15, [r2, #-408]! @ 0xfffffe68 │ │ │ │ svceq 0x0064f115 │ │ │ │ @ instruction: 0x4629d075 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adcvc pc, r4, r8, asr #12 │ │ │ │ + addsvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r4, #-408] @ 0xfffffe68 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ strmi pc, [r1], -r3, asr #29 │ │ │ │ rsbsle r2, r4, r0, lsl #16 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subsvc pc, r4, r8, asr #12 │ │ │ │ + subvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r4, #-408] @ 0xfffffe68 │ │ │ │ stmdble r8, {r0, r1, r2, r4, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0x4642463b │ │ │ │ tstcs r8, r4, lsl #16 │ │ │ │ cdp2 0, 9, cr15, cr4, cr11, {0} │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf1b8d06b │ │ │ │ suble r0, r1, r0, lsl #30 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0664641 │ │ │ │ subcs pc, r0, #2752 @ 0xac0 │ │ │ │ stmdage fp, {r8, sp} │ │ │ │ - ldrbtmi pc, [r8], #-578 @ 0xfffffdbe @ │ │ │ │ + strbtmi pc, [r8], #-578 @ 0xfffffdbe @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ - b 0xff22d770 │ │ │ │ + b 0xff22d750 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - eormi pc, r8, sp, asr #12 │ │ │ │ + andsmi pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strtvc pc, [r4], #-1612 @ 0xfffff9b4 │ │ │ │ + ldrvc pc, [r4], #-1612 @ 0xfffff9b4 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage fp, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1b69400 │ │ │ │ - @ instruction: 0x4639fc7f │ │ │ │ + ldrtmi pc, [r9], -pc, lsl #25 @ │ │ │ │ @ instruction: 0xf066a80b │ │ │ │ vadd.f32 d31, d9, d13 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ - blmi 0x12f0530 │ │ │ │ - blls 0x7cb180 │ │ │ │ + blmi 0x12f0510 │ │ │ │ + blls 0x7cb160 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ andslt r8, ip, r4, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl], #408 @ 0x198 │ │ │ │ @ instruction: 0xf648e7bd │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vshr.s64 d23, d8, #64 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0x4630fcdf │ │ │ │ mcr2 0, 2, pc, cr14, cr4, {0} @ │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - bllt 0xfe8a5798 │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + bllt 0xfe8a5778 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [lr], {102} @ 0x66 │ │ │ │ @ instruction: 0xf64de788 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf066002f │ │ │ │ stcls 12, cr15, [r4, #-796] @ 0xfffffce4 │ │ │ │ andcs r4, r1, #2555904 @ 0x270000 │ │ │ │ tstpeq r3, r5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffb6f7f9 │ │ │ │ streq pc, [r3, #-53] @ 0xffffffcb │ │ │ │ @ instruction: 0xf648d124 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf640012e │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ @ instruction: 0xf0660032 │ │ │ │ - blls 0x230488 │ │ │ │ + blls 0x230468 │ │ │ │ strtle r0, [r3], #-1627 @ 0xfffff9a5 │ │ │ │ andcs r9, r1, #8, 18 @ 0x20000 │ │ │ │ @ instruction: 0xf7f9481c │ │ │ │ vmax.f32 d31, d25, d17 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 d19, d12, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldrb pc, [r8, -r5, lsr #25]! @ │ │ │ │ @ instruction: 0xf6484631 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xe753fc99 │ │ │ │ - rscseq pc, r0, r9, asr #4 │ │ │ │ + rsceq pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2], {102} @ 0x66 │ │ │ │ strtmi r4, [r2], -pc, lsl #16 │ │ │ │ @ instruction: 0xf7f94629 │ │ │ │ ldrb pc, [r8, r3, lsl #31] @ │ │ │ │ tstlt r8, r6, lsl #16 │ │ │ │ @ instruction: 0xf7fa2100 │ │ │ │ ldrb pc, [r5, r9, lsr #22] @ │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbvc pc, r4, r8, asr #12 │ │ │ │ + subsvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [ip], #-408 @ 0xfffffe68 │ │ │ │ @ instruction: 0xf1b6e7ca │ │ │ │ - svclt 0x0000fc51 │ │ │ │ + svclt 0x0000fc61 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r3, r0, lsr r8 │ │ │ │ - eorseq pc, r3, ip, lsr r0 @ │ │ │ │ - eorseq lr, r3, r0, ror #16 │ │ │ │ + eorseq lr, r3, r0, lsr #16 │ │ │ │ + eorseq pc, r3, ip, lsr #32 │ │ │ │ + eorseq lr, r3, r0, asr r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48448 │ │ │ │ + bl 0xfec48428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ strmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0144618 │ │ │ │ @ instruction: 0xb1a8fccd │ │ │ │ @ instruction: 0xf6484684 │ │ │ │ - vaddhn.i16 d19, q8, q2 │ │ │ │ + vmvn.i32 , #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf64d042e │ │ │ │ - vsubw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #2048 @ 0x00000800 │ │ │ │ vcgt.s8 d16, d9, d31 │ │ │ │ - vmov.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[0] │ │ │ │ stccs 0, cr0, [r0, #-184] @ 0xffffff48 │ │ │ │ strtmi fp, [r3], -r8, lsl #30 │ │ │ │ andne lr, r0, #220, 18 @ 0x370000 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mcrrlt 0, 6, pc, sl, cr6 @ │ │ │ │ - orrcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + cmnpcc r4, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - eormi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + andsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00082d00 │ │ │ │ @ instruction: 0x4621461a │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldclt 0, cr15, [r6], #-408 @ 0xfffffe68 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec484bc │ │ │ │ + bl 0xfec4849c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ stc2 0, cr15, [r6], #-408 @ 0xfffffe68 │ │ │ │ @ instruction: 0xf648b9e5 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldmiblt ip!, {r0, r1, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0], {102} @ 0x66 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stclt 0, cr15, [r8], {102} @ 0x66 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ @ instruction: 0xff94f7ff │ │ │ │ rscle r2, r7, r0, lsl #24 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ vmul.i8 d31, d9, d19 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0664038 │ │ │ │ svclt 0x0000bbf7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - rsbcs pc, r4, r8, asr #12 │ │ │ │ + subscs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x461d4614 │ │ │ │ @ instruction: 0x8706e9dd │ │ │ │ cdpls 8, 0, cr6, cr8, cr9, {2} │ │ │ │ - blx 0xff9ad4f6 │ │ │ │ + blx 0xff9ad4d6 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf85af7fa │ │ │ │ - addcc pc, r4, r8, asr #12 │ │ │ │ + rsbscc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff72d50a │ │ │ │ + blx 0xff72d4ea │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf850f7fa │ │ │ │ - addcc pc, r4, r8, asr #12 │ │ │ │ + rsbscc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff4ad51e │ │ │ │ + blx 0xff4ad4fe │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ @ instruction: 0xf846f7fa │ │ │ │ - addcc pc, r4, r8, asr #12 │ │ │ │ + rsbscc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff22d532 │ │ │ │ + blx 0xff22d512 │ │ │ │ @ instruction: 0xf64db98e │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ vpadd.i8 d31, d25, d25 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06641f0 │ │ │ │ @ instruction: 0x4630bbb1 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ vrecps.f32 d31, d9, d29 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06641f0 │ │ │ │ svclt 0x0000bba5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec485e0 │ │ │ │ + bl 0xfec485c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ stcls 8, cr6, [r4, #-292] @ 0xfffffedc │ │ │ │ @ instruction: 0xf066461e │ │ │ │ @ instruction: 0xf114fb93 │ │ │ │ suble r0, sl, r4, ror #30 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldrtmi pc, [r0], -r5, lsl #23 @ │ │ │ │ ldc2l 0, cr15, [r4], #80 @ 0x50 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ @ instruction: 0xf648d049 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ stmiblt sp!, {r0, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1bad5e6 │ │ │ │ + blx 0x1bad5c6 │ │ │ │ tstcs r1, r8 │ │ │ │ mrc2 7, 7, pc, cr6, cr15, {7} │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0x18ad5fc │ │ │ │ + bllt 0x18ad5dc │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ mcr2 7, 7, pc, cr10, cr15, {7} @ │ │ │ │ andeq pc, r8, r5, lsl r1 @ │ │ │ │ @ instruction: 0xf64dd1ed │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ vqdmulh.s , , │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0664070 │ │ │ │ @ instruction: 0xf648bb45 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vshr.s64 d23, d8, #64 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0x4630fb3b │ │ │ │ stc2 0, cr15, [sl], #80 @ 0x50 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r6, {r0, r2, r4, r5, r7, r8, ip, lr, pc}^ │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xbad666 │ │ │ │ + blx 0xbad646 │ │ │ │ @ instruction: 0x4631e7b3 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x8ad67e │ │ │ │ + blx 0x8ad65e │ │ │ │ svclt 0x0000e7a7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec486f0 │ │ │ │ + bl 0xfec486d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490fe8 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r9, [sp], -r6, lsl #28 │ │ │ │ - blx 0x42d6a2 │ │ │ │ + blx 0x42d682 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0x4621d230 │ │ │ │ - sbcsvc pc, r0, r8, asr #12 │ │ │ │ + sbcvc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1ad6b6 │ │ │ │ - subeq pc, ip, r9, asr #4 │ │ │ │ + blx 0x1ad696 │ │ │ │ + eorseq pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x2d6c0 │ │ │ │ + blx 0x2d6a0 │ │ │ │ @ instruction: 0xf648bbe5 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ - bllt 0x1cb0104 │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + bllt 0x1cb00e4 │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffaad6ec │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + blx 0xffaad6cc │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff92d6f8 │ │ │ │ - subeq pc, r0, sp, asr #4 │ │ │ │ + blx 0xff92d6d8 │ │ │ │ + eorseq pc, r0, sp, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xff72d708 │ │ │ │ + blt 0xff72d6e8 │ │ │ │ ldrtmi r4, [r8], -r7, ror #4 │ │ │ │ stc2 0, cr15, [r6], {11} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ ldrtmi sp, [r9], -r7, asr #1 │ │ │ │ - adcpl pc, ip, r8, asr #12 │ │ │ │ + addspl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff3ad724 │ │ │ │ - subeq pc, r0, sp, asr #4 │ │ │ │ + blx 0xff3ad704 │ │ │ │ + eorseq pc, r0, sp, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xff1ad734 │ │ │ │ + blt 0xff1ad714 │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ @ instruction: 0xe7d7fff3 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ mcr2 7, 2, pc, cr10, cr15, {7} @ │ │ │ │ svclt 0x0000e7c7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec487b8 │ │ │ │ + bl 0xfec48798 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf648b990 │ │ │ │ - vsubw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64d032e │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ stccs 1, cr0, [r0, #-188] @ 0xffffff44 │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - blt 0xfe82d780 │ │ │ │ + blt 0xfe82d760 │ │ │ │ vmax.s8 d20, d9, d4 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0x2100fa95 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ vceq.f32 d31, d9, d17 │ │ │ │ - vaddl.s8 q8, d16, d0 │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xf114fa8b │ │ │ │ tstle ip, r8 │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x20ad7bc │ │ │ │ - orrcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + blx 0x20ad79c │ │ │ │ + cmnpcc r4, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ svclt 0x00082d00 │ │ │ │ @ instruction: 0xf6484619 │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0664038 │ │ │ │ tstcs r0, fp, ror #20 │ │ │ │ ldc2l 7, cr15, [r8, #1020]! @ 0x3fc │ │ │ │ svclt 0x0000e7e8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4885c │ │ │ │ + bl 0xfec4883c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff0 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0669d05 │ │ │ │ pldw [r4, #-2647] @ 0xfffff5a9 │ │ │ │ andsle r5, lr, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf066002f │ │ │ │ vpmax.s8 , , │ │ │ │ - vaddl.s8 q8, d16, d12 │ │ │ │ + vmvn.i32 q8, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf066002e │ │ │ │ strtmi pc, [r8], -r7, asr #20 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ vmax.f32 d31, d25, d11 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ vpmin.s8 d31, d13, d29 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf0664070 │ │ │ │ rsbmi fp, r6, #217088 @ 0x35000 │ │ │ │ @ instruction: 0xf00b4630 │ │ │ │ strmi pc, [r2], -r3, ror #22 │ │ │ │ sbcsle r2, r9, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484631 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ vpmax.s8 d31, d13, d23 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf0664070 │ │ │ │ svclt 0x0000ba1f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec488ec │ │ │ │ + bl 0xfec488cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff0 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0669d04 │ │ │ │ pldw [r4, #-2575] @ 0xfffff5f1 │ │ │ │ andsle r5, lr, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf066002f │ │ │ │ vpmax.s8 d31, d9, d5 │ │ │ │ - vmla.i d16, d0, d0[3] │ │ │ │ + vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0x4628f9ff │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ vmax.f32 , , │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ vmul.i8 , , │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf0664070 │ │ │ │ rsbmi fp, r6, #3883008 @ 0x3b4000 │ │ │ │ @ instruction: 0xf00b4630 │ │ │ │ @ instruction: 0x4602fb1b │ │ │ │ sbcsle r2, r9, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484631 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ vmul.i8 , , │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf0664070 │ │ │ │ svclt 0x0000b9d7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - addne pc, r8, r9, asr #12 │ │ │ │ + rsbsne pc, r8, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svcls 0x000a4615 │ │ │ │ stmdals r8, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ mcrls 6, 0, r4, cr11, cr12, {0} │ │ │ │ @ instruction: 0xf9c2f066 │ │ │ │ svcpl 0x0080f515 │ │ │ │ @ instruction: 0x4629d23d │ │ │ │ - addseq pc, ip, r9, asr #4 │ │ │ │ + addeq pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9b8f066 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ mrc2 7, 1, pc, cr0, cr9, {7} │ │ │ │ - addcc pc, r4, r8, asr #12 │ │ │ │ + rsbscc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9aef066 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ mcr2 7, 1, pc, cr6, cr9, {7} @ │ │ │ │ - addcc pc, r4, r8, asr #12 │ │ │ │ + rsbscc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9a4f066 │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ mrc2 7, 0, pc, cr12, cr9, {7} │ │ │ │ - addcc pc, r4, r8, asr #12 │ │ │ │ + rsbscc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf99af066 │ │ │ │ @ instruction: 0xf64dbb76 │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ vmla.i8 d31, d25, d15 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ vmla.i8 d31, d29, d9 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06647f0 │ │ │ │ @ instruction: 0xf1c5b981 │ │ │ │ ldrbmi r0, [r0], -r0, lsl #20 │ │ │ │ - blx 0xfecad854 │ │ │ │ + blx 0xfecad834 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0x4651d0b9 │ │ │ │ - adcpl pc, ip, r8, asr #12 │ │ │ │ + addspl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf972f066 │ │ │ │ - subeq pc, r0, sp, asr #4 │ │ │ │ + eorseq pc, r0, sp, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmdblt sl!, {r1, r2, r5, r6, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ ldc2l 7, cr15, [r6], #1020 @ 0x3fc │ │ │ │ svclt 0x0000e7d5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48a60 │ │ │ │ + bl 0xfec48a40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf0669e04 │ │ │ │ @ instruction: 0xf64cf953 │ │ │ │ vaddl.s8 , d0, d24 │ │ │ │ andcs r0, r0, #148 @ 0x94 │ │ │ │ @ instruction: 0xf7f94629 │ │ │ │ - bllt 0x20308b8 │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + bllt 0x2030898 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf940f066 │ │ │ │ @ instruction: 0xf64db98e │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ vmul.i8 d31, d9, d21 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0664070 │ │ │ │ ldrtmi fp, [r1], -sp, lsr #18 │ │ │ │ - eormi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + andsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf922f066 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmdblt sl, {r1, r2, r5, r6, ip, sp, lr, pc} │ │ │ │ - rsbseq pc, r0, r9, asr #4 │ │ │ │ + rsbeq pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf914f066 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ stc2 7, cr15, [r0], #1020 @ 0x3fc │ │ │ │ - addeq pc, r0, r9, asr #4 │ │ │ │ + rsbseq pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf90af066 │ │ │ │ andeq pc, r8, r4, lsl r1 @ │ │ │ │ @ instruction: 0xf648d114 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xf648f8fd │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xe7b1f8f3 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ @ instruction: 0xe7f0fc7f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48b4c │ │ │ │ + bl 0xfec48b2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ strmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0144618 │ │ │ │ @ instruction: 0xb1a8f94b │ │ │ │ @ instruction: 0xf6484684 │ │ │ │ - vaddhn.i16 d19, q8, q2 │ │ │ │ + vmvn.i32 , #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf64d042e │ │ │ │ - vsubw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #2048 @ 0x00000800 │ │ │ │ vcgt.s8 d16, d9, d31 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + vshr.s64 d16, d8, #64 │ │ │ │ stccs 0, cr0, [r0, #-184] @ 0xffffff48 │ │ │ │ strtmi fp, [r3], -r8, lsl #30 │ │ │ │ andne lr, r0, #220, 18 @ 0x370000 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmialt r8, {r1, r2, r5, r6, ip, sp, lr, pc}^ │ │ │ │ - orrcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + cmnpcc r4, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - eormi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + andsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00082d00 │ │ │ │ @ instruction: 0x4621461a │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmlt r4!, {r1, r2, r5, r6, ip, sp, lr, pc} │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461cb096 │ │ │ │ @ instruction: 0xf6484b85 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ mcrls 6, 1, r4, cr0, cr5, {0} │ │ │ │ @ instruction: 0x871ee9dd │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmibvc r0, {r2, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf898f066 │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ @ instruction: 0xf64880e3 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xf1b9f88b │ │ │ │ vmax.f32 d0, d0, d13 │ │ │ │ vqadd.s8 d24, d30, d0 │ │ │ │ - vqdmlal.s q11, d16, d0[2] │ │ │ │ + vrsra.s64 d22, d24, #64 │ │ │ │ @ instruction: 0x06220333 │ │ │ │ orreq lr, r9, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf64dbf5b │ │ │ │ - vmlsl.s8 q10, d0, d24 │ │ │ │ + vmov.i16 d20, #2048 @ 0x0800 │ │ │ │ vpmax.s8 d16, d9, d31 │ │ │ │ - ldrbmi r0, [r1], -r8, asr #3 │ │ │ │ + @ instruction: 0x465101b8 │ │ │ │ vqrdmlsh.s d27, d0, d0[1] │ │ │ │ @ instruction: 0xf64d012e │ │ │ │ - @ instruction: 0xf64d4a28 │ │ │ │ - vaddl.s8 q10, d0, d24 │ │ │ │ + @ instruction: 0xf64d4a18 │ │ │ │ + vmov.i32 d20, #8 @ 0x00000008 │ │ │ │ svclt 0x0048002f │ │ │ │ - beq 0xcee548 │ │ │ │ + beq 0xcee528 │ │ │ │ svcvc 0x0080f414 │ │ │ │ stmibcc r8, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf249ac05 │ │ │ │ - vrshr.s64 q8, q6, #64 │ │ │ │ + vmlal.s q8, d16, d0[3] │ │ │ │ svclt 0x0008022e │ │ │ │ vmax.s8 d20, d6, d2 │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ + vaddl.s8 q10, d16, d8 │ │ │ │ @ instruction: 0xf6480032 │ │ │ │ - vabal.s8 , d16, d4 │ │ │ │ + vbic.i32 , #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf066052e │ │ │ │ subcs pc, r0, #5701632 @ 0x570000 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ ldcl 1, cr15, [r4, #656]! @ 0x290 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2, #-513] @ 0xfffffdff │ │ │ │ vmax.s8 d20, d9, d16 │ │ │ │ - vshl.s64 q8, q10, #0 │ │ │ │ + vmls.f d16, d16, d0[5] │ │ │ │ strls r0, [r1, #-1326] @ 0xfffffad2 │ │ │ │ - strvc pc, [r4, #-1612]! @ 0xfffff9b4 │ │ │ │ + ldrvc pc, [r4, #-1612] @ 0xfffff9b4 │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b59500 │ │ │ │ - strbmi pc, [r1], -pc, lsr #31 @ │ │ │ │ + @ instruction: 0x4641ffbf │ │ │ │ @ instruction: 0xf0664620 │ │ │ │ @ instruction: 0xf642f83d │ │ │ │ - blx 0x9ba7b0 │ │ │ │ + blx 0x9ba790 │ │ │ │ ldrbeq pc, [fp, r9, lsl #6] @ │ │ │ │ svccs 0x0000d569 │ │ │ │ addhi pc, lr, r0, asr #32 │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf82af066 │ │ │ │ cmnle r9, r0, lsl #28 │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf81ef066 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a44620 │ │ │ │ movtcs lr, #3516 @ 0xdbc │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ andge pc, r8, sp, asr #17 │ │ │ │ - bicsvc pc, r0, r8, asr #12 │ │ │ │ + bicvc pc, r0, r8, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r1, r0, lsl #10 │ │ │ │ @ instruction: 0xf1b54619 │ │ │ │ - shsub16mi pc, r1, r9 @ │ │ │ │ + ldrtmi pc, [r1], -r9, lsl #31 @ │ │ │ │ @ instruction: 0xf0664620 │ │ │ │ - blmi 0xe2fb30 │ │ │ │ - blls 0x64bb80 │ │ │ │ + blmi 0xe2fb10 │ │ │ │ + blls 0x64bb60 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple lr, r0, lsl #6 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06547f0 │ │ │ │ qsub8mi fp, r1, r7 │ │ │ │ - rsceq pc, r8, sp, asr #12 │ │ │ │ + sbcseq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf065ac05 │ │ │ │ subcs pc, r0, #956 @ 0x3bc │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ stc 1, cr15, [ip, #656] @ 0x290 │ │ │ │ - bmi 0xb2f484 │ │ │ │ - beq 0xcee654 │ │ │ │ - orrcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + bmi 0x72f464 │ │ │ │ + beq 0xcee634 │ │ │ │ + cmnpcc r4, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ vcgt.s8 d25, d9, d2 │ │ │ │ - vrsra.s64 q8, q10, #64 │ │ │ │ + vqdmlal.s q8, d16, d0[5] │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - strvc pc, [r4, #-1612]! @ 0xfffff9b4 │ │ │ │ + ldrvc pc, [r4, #-1612] @ 0xfffff9b4 │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b59500 │ │ │ │ - @ instruction: 0x4641ff3f │ │ │ │ + strbmi pc, [r1], -pc, asr #30 @ │ │ │ │ @ instruction: 0xf0654620 │ │ │ │ svccs 0x0000ffcd │ │ │ │ @ instruction: 0xf648d096 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ ldrtmi r0, [r9], -lr, lsr #32 │ │ │ │ @ instruction: 0xffc0f065 │ │ │ │ addsle r2, r5, r0, lsl #28 │ │ │ │ @ instruction: 0xf6484631 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe793ffb3 │ │ │ │ @ instruction: 0xf6484629 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ ldr pc, [sl, -r7, lsr #31] │ │ │ │ tstcs r0, r8, lsr r6 │ │ │ │ mrc2 7, 5, pc, cr4, cr15, {7} │ │ │ │ @ instruction: 0xf1b5e776 │ │ │ │ - svclt 0x0000ff77 │ │ │ │ + svclt 0x0000ff87 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec48df0 │ │ │ │ + bl 0xfec48dd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xff8cf065 │ │ │ │ andcs r4, r0, #1114112 @ 0x110000 │ │ │ │ @ instruction: 0xf7f94629 │ │ │ │ stmiblt ip, {r0, r1, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff7cf065 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0074f065 │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ mcr2 7, 4, pc, cr2, cr15, {7} @ │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0068f065 │ │ │ │ addseq ip, r4, r8, asr #26 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461db096 │ │ │ │ @ instruction: 0x46144b31 │ │ │ │ @ instruction: 0xf6486849 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf065871c │ │ │ │ strtmi pc, [r1], -sp, asr #30 │ │ │ │ andcs r4, r0, #2752512 @ 0x2a0000 │ │ │ │ - strcc pc, [r4], #1608 @ 0x648 │ │ │ │ + ldrbtcc pc, [r4], #-1608 @ 0xfffff9b8 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - blx 0x22fc7c │ │ │ │ + blx 0x22fc5c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf648a805 │ │ │ │ - @ instruction: 0xf2c076d0 │ │ │ │ + vmlsl.s , d16, d0[0] │ │ │ │ @ instruction: 0xf1a4062f │ │ │ │ movtcs lr, #3294 @ 0xcde │ │ │ │ ldrmi r9, [r9], -r1, lsl #12 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ @ instruction: 0xf64c9402 │ │ │ │ - vsubhn.i16 d23, q0, q10 │ │ │ │ + vmov.i32 d23, #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0x96000632 │ │ │ │ - mrc2 1, 4, pc, cr12, cr5, {5} │ │ │ │ + mcr2 1, 5, pc, cr12, cr5, {5} @ │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff2af065 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf648d121 │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ strtmi r0, [r1], -lr, lsr #32 │ │ │ │ @ instruction: 0xff20f065 │ │ │ │ @ instruction: 0xf64db9ff │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ - blmi 0x4b194c │ │ │ │ - blls 0x64bd64 │ │ │ │ + blmi 0x4b192c │ │ │ │ + blls 0x64bd44 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r3, r0, lsl #6 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06541f0 │ │ │ │ tstcs r0, r5, lsl #30 │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ svccs 0x0000fe13 │ │ │ │ ldrdcs sp, [r1, -pc] │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ strb pc, [r4, sp, lsl #28]! @ │ │ │ │ - mrc2 1, 6, pc, cr0, cr5, {5} │ │ │ │ + mcr2 1, 7, pc, cr0, cr5, {5} @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ addseq ip, r4, r8, asr #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48f40 │ │ │ │ + bl 0xfec48f20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff0 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0659d04 │ │ │ │ pldw [r4, #-3813] @ 0xfffff11b │ │ │ │ eorle r5, r5, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf065002f │ │ │ │ @ instruction: 0xf249fedb │ │ │ │ - vmla.i d16, d0, d0[3] │ │ │ │ + vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf065002e │ │ │ │ - bllt 0x1c718cc │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + bllt 0x1c718ac │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 12, cr15, cr10, cr5, {3} │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 12, cr15, cr4, cr5, {3} │ │ │ │ - subeq pc, r0, sp, asr #4 │ │ │ │ + eorseq pc, r0, sp, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 0, 11, cr15, cr12, cr5, {3} │ │ │ │ ldrtmi r4, [r0], -r6, ror #4 │ │ │ │ @ instruction: 0xffeaf00a │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0x4631d0d2 │ │ │ │ - adcpl pc, ip, r8, asr #12 │ │ │ │ + addspl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr14, cr5, {3} │ │ │ │ - subeq pc, r0, sp, asr #4 │ │ │ │ + eorseq pc, r0, sp, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 0, 10, cr15, cr6, cr5, {3} │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ ldc2 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ svclt 0x0000e7d6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48fe8 │ │ │ │ + bl 0xfec48fc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ vhadd.s8 d27, d25, d2 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d17, d0, d0[1] │ │ │ │ stmiavs ip!, {r1, r2, r3, r5} │ │ │ │ cdp2 0, 9, cr15, cr0, cr5, {3} │ │ │ │ ldmdbcs pc, {r0, r3, r5, fp, sp, lr} @ │ │ │ │ ldrmi lr, [r4], -pc, asr #20 │ │ │ │ svclt 0x009fb224 │ │ │ │ - bicvs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + @ instruction: 0x63b8f24e │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ - rsbsvc pc, r4, r0, asr #12 │ │ │ │ + rsbvc pc, r4, r0, asr #12 │ │ │ │ vmax.f32 d27, d18, d11 │ │ │ │ - vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ + vmla.i d20, d0, d0[6] │ │ │ │ vmvn.i32 d16, #2 @ 0x00000002 │ │ │ │ @ instruction: 0xf8d30032 │ │ │ │ @ instruction: 0xf06512e0 │ │ │ │ @ instruction: 0xf64dfe77 │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ @ instruction: 0xf0650032 │ │ │ │ vceq.f32 , , │ │ │ │ - vmla.i d17, d0, d0[4] │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ stccs 14, cr15, [r0], {103} @ 0x67 │ │ │ │ addhi pc, r6, r0, lsl #6 │ │ │ │ vqdmull.s , d16, d19 │ │ │ │ strcc r8, [r5], #-138 @ 0xffffff76 │ │ │ │ @ instruction: 0xf2002c05 │ │ │ │ ldm pc, {r2, r5, r7, pc}^ @ │ │ │ │ cdpvs 0, 6, cr15, cr9, cr4, {0} │ │ │ │ strvs r7, [r3], #-2163 @ 0xfffff78d │ │ │ │ - tstpne ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnseq pc, r9, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsvc pc, r4, r0, asr #12 │ │ │ │ + rsbvc pc, r4, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ cdp2 0, 4, cr15, cr14, cr5, {3} │ │ │ │ vceq.f32 d2, d0, d5 │ │ │ │ ldm pc, {r0, r1, r2, r7, pc}^ @ │ │ │ │ submi pc, r9, r6 │ │ │ │ tsteq r5, #-603979776 @ 0xdc000000 │ │ │ │ - andcs pc, r8, r9, asr #4 │ │ │ │ + rscsne pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ movwcs lr, #18901 @ 0x49d5 │ │ │ │ @ instruction: 0xf06568e9 │ │ │ │ @ instruction: 0xf642fe3d │ │ │ │ - vshr.s64 d22, d4, #64 │ │ │ │ + vaddl.s8 q11, d16, d4 │ │ │ │ andlt r0, r2, r2, lsr r0 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 0, 3, cr15, cr4, cr5, {3} │ │ │ │ streq lr, [r6], #-2517 @ 0xfffff62b │ │ │ │ movwcs lr, #18901 @ 0x49d5 │ │ │ │ stmib sp, {r0, r3, r5, r6, r7, fp, sp, lr}^ │ │ │ │ vshl.s8 d16, d0, d9 │ │ │ │ - vmla.i d17, d16, d0[2] │ │ │ │ + vshr.s64 d17, d24, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ strb pc, [r8, r7, lsr #28]! @ │ │ │ │ - adcsne pc, ip, r9, asr #4 │ │ │ │ + adcne pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 2, cr15, cr0, cr5, {3} │ │ │ │ stmdbcs r0, {r0, r3, r5, r6, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xf64dd14d │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ bfi pc, r3, (invalid: 28:20) @ │ │ │ │ andne lr, r3, #3489792 @ 0x354000 │ │ │ │ - adcne pc, r4, r9, asr #4 │ │ │ │ + addsne pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 0, cr15, cr10, cr5, {3} │ │ │ │ ldmib r5, {r0, r1, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ vhsub.s8 d17, d9, d3 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ strb pc, [r2, r1, lsl #28] @ │ │ │ │ andne lr, r3, #3489792 @ 0x354000 │ │ │ │ - rsbne pc, ip, r9, asr #4 │ │ │ │ + subsne pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r8, #404]! @ 0x194 │ │ │ │ vaba.s8 d30, d25, d25 │ │ │ │ - vsra.s64 q8, q12, #64 │ │ │ │ + vmla.f d16, d16, d0[6] │ │ │ │ ldr r0, [sp, lr, lsr #2] │ │ │ │ - teqpne ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrne R12_fiq, r9 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vaba.s8 d30, d25, d8 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ ldr r0, [r3, lr, lsr #2] │ │ │ │ - msrne R12_usr, r9 │ │ │ │ + tstpne r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vabd.s8 d30, d25, d14 │ │ │ │ - vorr.i32 d17, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ str r0, [r9, lr, lsr #2] │ │ │ │ svclt 0x00042c80 │ │ │ │ - tstpne r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnseq pc, r9, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi sp, [r1], -r2, lsl #1 │ │ │ │ - sbcsvc pc, r0, r8, asr #12 │ │ │ │ + sbcvc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r0, #404] @ 0x194 │ │ │ │ @ instruction: 0xf64de780 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ str pc, [r6, r5, asr #27] │ │ │ │ vhadd.s8 d18, d9, d0 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ - blmi 0x23245c │ │ │ │ + vaddw.s8 q9, q0, d16 │ │ │ │ + blmi 0x23243c │ │ │ │ adcsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1499000 │ │ │ │ vqdmulh.s d31, d9, d11 │ │ │ │ - vmla.f d17, d0, d0[2] │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ ldrb r0, [pc, -lr, lsr #2] │ │ │ │ - eorseq pc, r3, r8, asr #1 │ │ │ │ + ldrhteq pc, [r3], -r8 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ @ instruction: 0x460cb0b6 │ │ │ │ - blmi 0x1603848 │ │ │ │ + blmi 0x1603828 │ │ │ │ tstcs r0, r6, lsl r6 │ │ │ │ stmdage r5, {r7, r9, sp} │ │ │ │ teqls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x873ce9dd │ │ │ │ - bl 0x102e67c │ │ │ │ + bl 0x102e65c │ │ │ │ @ instruction: 0xf6486861 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648002e │ │ │ │ - vaddhn.i16 d19, q8, q2 │ │ │ │ + vmvn.i32 , #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf065042e │ │ │ │ subcs pc, r0, #9152 @ 0x23c0 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - bl 0xc2e69c │ │ │ │ + bl 0xc2e67c │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf648a825 │ │ │ │ - @ instruction: 0xf2c074d0 │ │ │ │ + vmls.i d23, d16, d0[0] │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ - strtvc pc, [r4], #-1612 @ 0xfffff9b4 │ │ │ │ + ldrvc pc, [r4], #-1612 @ 0xfffff9b4 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1b59400 │ │ │ │ - ldrtmi pc, [r1], -r7, ror #25 @ │ │ │ │ + @ instruction: 0x4631fcf7 │ │ │ │ @ instruction: 0xf065a825 │ │ │ │ - ldccs 13, cr15, [pc, #-468] @ 0xf1e64 │ │ │ │ + ldccs 13, cr15, [pc, #-468] @ 0xf1e44 │ │ │ │ vtst.8 , q7, q0 │ │ │ │ - vqdmlal.s q11, d16, d0[2] │ │ │ │ - bl 0x1b2d10 │ │ │ │ + vrsra.s64 d22, d24, #64 │ │ │ │ + bl 0x1b2cf0 │ │ │ │ @ instruction: 0xf6400385 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ @ instruction: 0xf8d30032 │ │ │ │ @ instruction: 0xf06512e0 │ │ │ │ @ instruction: 0xf648fd65 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf640012e │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ @ instruction: 0xf0650032 │ │ │ │ movwcs pc, #7515 @ 0x1d5b @ │ │ │ │ addcs r4, r0, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ strmi pc, [r1], -r1, asr #27 │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ @ instruction: 0xf7f9a805 │ │ │ │ stmdage r5, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 5, pc, cr12, cr15, {7} @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a4a825 │ │ │ │ movtcs lr, #2794 @ 0xaea │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - cmnpmi r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi (UNDEF: 104), r2 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - stc2 1, cr15, [r4], #724 @ 0x2d4 │ │ │ │ + ldc2 1, cr15, [r4], #724 @ 0x2d4 │ │ │ │ stmdage r5!, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [r2, #-404]! @ 0xfffffe6c │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d9, d26 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ eorslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 0, cr15, [r2, #-404]! @ 0xfffffe6c │ │ │ │ vmax.s8 d20, d2, d25 │ │ │ │ - vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ + vmla.i d20, d0, d0[6] │ │ │ │ @ instruction: 0xf0650032 │ │ │ │ @ instruction: 0xe7b4fd1b │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf648d10a │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ ldr pc, [pc, sp, lsl #26]! │ │ │ │ @ instruction: 0xf6484641 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022e │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ ldr pc, [r3, r1, lsl #26]! │ │ │ │ - ldc2l 1, cr15, [r6], {181} @ 0xb5 │ │ │ │ + stc2l 1, cr15, [r6], #724 @ 0x2d4 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0008f8cc │ │ │ │ @ instruction: 0x460cb0b6 │ │ │ │ - blmi 0x15039bc │ │ │ │ + blmi 0x150399c │ │ │ │ @ instruction: 0x21004690 │ │ │ │ stmdage r5, {r7, r9, sp} │ │ │ │ teqls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - strcc pc, [r4], r8, asr #12 │ │ │ │ + ldrbtcc pc, [r4], -r8, asr #12 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - ldrbvc pc, [r0, #1608] @ 0x648 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0xf1ea0 │ │ │ │ + strbvc pc, [r0, #1608] @ 0x648 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0xf1e80 │ │ │ │ ldmdbge lr!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - b 0x20ae7f8 │ │ │ │ + b 0x20ae7d8 │ │ │ │ @ instruction: 0xf6486861 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64c002e │ │ │ │ - vaddhn.i16 d23, q0, q10 │ │ │ │ + vmov.i32 d23, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf0650432 │ │ │ │ subcs pc, r0, #53504 @ 0xd100 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - b 0x1cae818 │ │ │ │ + b 0x1cae7f8 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ strls r9, [r1, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0xf1b59400 │ │ │ │ - @ instruction: 0x4641fc31 │ │ │ │ + strbmi pc, [r1], -r1, asr #24 @ │ │ │ │ @ instruction: 0xf065a825 │ │ │ │ subcs pc, r0, #48896 @ 0xbf00 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - b 0x182e83c │ │ │ │ + b 0x182e81c │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ strpl lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf1b59400 │ │ │ │ - @ instruction: 0x4639fc1f │ │ │ │ + ldrtmi pc, [r9], -pc, lsr #24 @ │ │ │ │ @ instruction: 0xf065a825 │ │ │ │ @ instruction: 0xf1bafcad │ │ │ │ ldmdale r5!, {r0, r1, r2, r3, r4, r8, r9, sl, fp} │ │ │ │ - bicvs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + @ instruction: 0x63b8f24e │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, sl, #3072 @ 0xc00 │ │ │ │ - rsbsvc pc, r4, r0, asr #12 │ │ │ │ + rsbvc pc, r4, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ ldc2 0, cr15, [ip], {101} @ 0x65 │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsvc pc, r4, r0, asr #12 │ │ │ │ + rsbvc pc, r4, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2], {101} @ 0x65 │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r0, lsl #5 │ │ │ │ ldc2l 0, cr15, [r8], #76 @ 0x4c │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ @ instruction: 0xf7f9a805 │ │ │ │ stmdage r5, {r0, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d9, d26 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ eorslt r0, r6, lr, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldcllt 0, cr15, [r4], #-404 @ 0xfffffe6c │ │ │ │ vmin.s8 q10, q1, │ │ │ │ - vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ + vmla.i d20, d0, d0[6] │ │ │ │ @ instruction: 0xf0650032 │ │ │ │ strb pc, [pc, sp, ror #24] @ │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf64dd10a │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe7d9fc5f │ │ │ │ @ instruction: 0xf64d4649 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe7cdfc53 │ │ │ │ - stc2 1, cr15, [r8], #-724 @ 0xfffffd2c │ │ │ │ + ldc2 1, cr15, [r8], #-724 @ 0xfffffd2c │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4948c │ │ │ │ + bl 0xfec4946c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adcslt r0, r7, r0, lsl pc │ │ │ │ ldrmi r4, [ip], -sp, lsl #12 │ │ │ │ ldrmi r4, [r7], -r5, asr #22 │ │ │ │ addcs r2, r0, #0, 2 │ │ │ │ ldmdavs fp, {r0, r2, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9335 │ │ │ │ cdpls 3, 3, cr0, cr12, cr0, {0} │ │ │ │ ldmib sl, {r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6486869 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ subcs pc, r0, #12544 @ 0x3100 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ stmib lr, {r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ - strcc pc, [r4, #1608] @ 0x648 │ │ │ │ + ldrbcc pc, [r4, #-1608]! @ 0xfffff9b8 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf6489502 │ │ │ │ - vshl.s64 , q0, #0 │ │ │ │ + vmls.f d23, d16, d0[0] │ │ │ │ strls r0, [r1, #-1327] @ 0xfffffad1 │ │ │ │ - strvc pc, [r4, #-1612]! @ 0xfffff9b4 │ │ │ │ + ldrvc pc, [r4, #-1612] @ 0xfffff9b4 │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b59500 │ │ │ │ - ldrtmi pc, [r9], -r5, lsl #23 @ │ │ │ │ + @ instruction: 0x4639fb95 │ │ │ │ @ instruction: 0xf065a825 │ │ │ │ ldccs 12, cr15, [pc], {19} │ │ │ │ vtst.8 d29, d14, d21 │ │ │ │ - vqdmlal.s q11, d16, d0[2] │ │ │ │ - bl 0x1b2fd4 │ │ │ │ + vrsra.s64 d22, d24, #64 │ │ │ │ + bl 0x1b2fb4 │ │ │ │ @ instruction: 0xf6400384 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ @ instruction: 0xf8d30032 │ │ │ │ @ instruction: 0xf06512e0 │ │ │ │ @ instruction: 0xf648fc03 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf640012e │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ @ instruction: 0xf0650032 │ │ │ │ movwcs pc, #7161 @ 0x1bf9 @ │ │ │ │ addcs r4, r0, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ @ instruction: 0x4601fc5f │ │ │ │ stmdage r5, {r3, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf904f7f9 │ │ │ │ @ instruction: 0xf7ffa805 │ │ │ │ - blmi 0x771878 │ │ │ │ - blls 0xe4c3b8 │ │ │ │ + blmi 0x771858 │ │ │ │ + blls 0xe4c398 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1280300 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, r5, ip, sp, pc} │ │ │ │ @ instruction: 0xf06540f0 │ │ │ │ @ instruction: 0x4621bbdb │ │ │ │ - rsbsmi pc, r8, r2, asr #4 │ │ │ │ + rsbmi pc, r8, r2, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - blx 0xff62e50e │ │ │ │ + blx 0xff62e4ee │ │ │ │ ldmdblt r6, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff32e526 │ │ │ │ + blx 0xff32e506 │ │ │ │ @ instruction: 0x4631e7db │ │ │ │ - eormi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + andsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff02e53e │ │ │ │ + blx 0xff02e51e │ │ │ │ @ instruction: 0xf1b5e7cf │ │ │ │ - svclt 0x0000fb91 │ │ │ │ + svclt 0x0000fba1 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r2, r7, r1, lsl #6 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @@ -231396,129 +231388,129 @@ │ │ │ │ stmdahi r1, {r2, r3, r4, r7, pc} │ │ │ │ cdpne 6, 4, cr4, cr11, cr4, {0} │ │ │ │ stmdale sl, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbeq r9, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, ip, lr} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ - bvc 0x334820 │ │ │ │ + bvc 0x334800 │ │ │ │ vhadd.s8 d16, d25, d3 │ │ │ │ - vmul.i d19, d16, d0[3] │ │ │ │ + @ instruction: 0xf2c038bc │ │ │ │ stclne 8, cr0, [r5], #-184 @ 0xffffff48 │ │ │ │ stmdbeq lr, {r2, r8, ip, sp, lr, pc} │ │ │ │ - adcscc pc, r0, r9, asr #4 │ │ │ │ + adccc pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe22e5ae │ │ │ │ + blx 0xfe22e58e │ │ │ │ svcne 0x0001f815 │ │ │ │ @ instruction: 0xf0654640 │ │ │ │ strmi pc, [r9, #2943]! @ 0xb7f │ │ │ │ - blvc 0xff966c08 │ │ │ │ - sbcscc pc, r4, r9, asr #4 │ │ │ │ + blvc 0xff966be8 │ │ │ │ + sbccc pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1eae5ca │ │ │ │ - adccc pc, ip, r9, asr #4 │ │ │ │ + blx 0x1eae5aa │ │ │ │ + addscc pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1d2e5d6 │ │ │ │ - orrcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + blx 0x1d2e5b6 │ │ │ │ + cmnpcc r4, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - eormi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + andsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00082f00 │ │ │ │ @ instruction: 0x4631461a │ │ │ │ - adcvc pc, r4, r8, asr #12 │ │ │ │ + addsvc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf06543f0 │ │ │ │ vpadd.i8 , , │ │ │ │ - vmla.i d18, d0, d0[1] │ │ │ │ + vmvn.i32 d18, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0x2e02fb55 │ │ │ │ mrcne 0, 3, sp, cr3, cr0, {0} │ │ │ │ sha1c.32 , q3, │ │ │ │ - @ instruction: 0xf2c038bc │ │ │ │ + vmlal.s8 , d16, d28 │ │ │ │ ldrmi r0, [ip], #-2097 @ 0xfffff7cf │ │ │ │ @ instruction: 0xf065e003 │ │ │ │ adcmi pc, ip, #74752 @ 0x12400 │ │ │ │ @ instruction: 0xf815d004 │ │ │ │ strbmi r1, [r0], -r1, lsl #30 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ - rsbcs pc, r4, r9, asr #4 │ │ │ │ + subscs pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x102e63e │ │ │ │ + blx 0x102e61e │ │ │ │ stmdahi r1, {r1, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - rsbcs pc, r8, r9, asr #4 │ │ │ │ + subscs pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addlt fp, r9, #299008 @ 0x49000 │ │ │ │ - blx 0xdae652 │ │ │ │ + blx 0xdae632 │ │ │ │ stmibvc r3!, {r5, r6, r7, r8, fp, ip, sp, lr} │ │ │ │ stmdbvc r1!, {r1, r5, r6, r8, fp, ip, sp, lr} │ │ │ │ vhadd.s8 d25, d9, d0 │ │ │ │ - vshr.s64 d18, d0, #64 │ │ │ │ + vaddl.s8 q9, d16, d0 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ vqdmulh.s d31, d9, d23 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 d19, d12, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ str pc, [pc, r1, lsr #22]! │ │ │ │ andne lr, r1, #208, 18 @ 0x340000 │ │ │ │ - addcc pc, r0, r9, asr #4 │ │ │ │ + rsbscc pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x72e686 │ │ │ │ + blx 0x72e666 │ │ │ │ stmdahi r1, {r1, r2, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ vadd.i8 q11, , q1 │ │ │ │ - vshr.s64 d18, d20, #64 │ │ │ │ - blt 0x13325b8 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ + blt 0x1332598 │ │ │ │ @ instruction: 0xf065b289 │ │ │ │ - bvc 0xfe97113c │ │ │ │ + bvc 0xfe97111c │ │ │ │ ldmdale r8, {r2, r8, fp, sp}^ │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ - blcc 0x1184a54 │ │ │ │ + blcc 0x1184a34 │ │ │ │ ldmdblt r5, {r0, r1, r3, r4}^ │ │ │ │ - orrcc pc, r4, r8, asr #12 │ │ │ │ + cmnpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfffae6c0 │ │ │ │ + blx 0xfffae6a0 │ │ │ │ strtmi lr, [r9], -r8, lsl #15 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffcae6d8 │ │ │ │ + blx 0xffcae6b8 │ │ │ │ vaba.s8 q15, , q14 │ │ │ │ - vmvn.i32 d19, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ vstmiavc r0!, {s31-s261} │ │ │ │ - blvc 0x19913e4 │ │ │ │ + blvc 0x19913c4 │ │ │ │ andls r7, r4, r1, lsr #22 │ │ │ │ - subcc pc, ip, r9, asr #4 │ │ │ │ + eorscc pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ strls r7, [r3, #-3237] @ 0xfffff35b │ │ │ │ strls r7, [r2, #-3173] @ 0xfffff39b │ │ │ │ strls r7, [r1, #-3109] @ 0xfffff3db │ │ │ │ strls r7, [r0], #-3044 @ 0xfffff41c │ │ │ │ - blx 0xff62e70c │ │ │ │ - adccc pc, ip, r9, asr #4 │ │ │ │ + blx 0xff62e6ec │ │ │ │ + addscc pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff4ae718 │ │ │ │ + blx 0xff4ae6f8 │ │ │ │ vaba.s8 q15, , q6 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ ldrb pc, [lr, r7, asr #21] @ │ │ │ │ - andscc pc, r4, r9, asr #4 │ │ │ │ + andcc pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff12e734 │ │ │ │ + blx 0xff12e714 │ │ │ │ vaba.s8 q15, , │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe7d0fab9 │ │ │ │ - rscscs pc, r4, r9, asr #4 │ │ │ │ + rsccs pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfedae750 │ │ │ │ + blx 0xfedae730 │ │ │ │ @ instruction: 0xf648e7c9 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf065002f │ │ │ │ strb pc, [r2, fp, lsr #21] @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ stmdami pc, {r0, r7, r9, sl, lr}^ @ │ │ │ │ @@ -231548,406 +231540,406 @@ │ │ │ │ tstpeq r0, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3, {r2, r5, r6, ip, lr, pc} │ │ │ │ movwcs r9, #4869 @ 0x1305 │ │ │ │ tstpeq r4, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0xff4ae6a8 │ │ │ │ + blx 0xff4ae688 │ │ │ │ tstlt r0, r5, lsl #12 │ │ │ │ strbmi r6, [r9], -r5, lsl #16 │ │ │ │ - rsbcs pc, r4, r8, asr #12 │ │ │ │ + subscs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blcc 0xfe22ff90 │ │ │ │ - bleq 0xcaf174 │ │ │ │ - blx 0x162e80c │ │ │ │ + blcc 0x1e2ff70 │ │ │ │ + bleq 0xcaf154 │ │ │ │ + blx 0x162e7ec │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf648a807 │ │ │ │ - @ instruction: 0xf2c07ad0 │ │ │ │ + vmull.s , d16, d0[0] │ │ │ │ @ instruction: 0xf1a30a2f │ │ │ │ movtcs lr, #4078 @ 0xfee │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8cda807 │ │ │ │ @ instruction: 0xf64cb008 │ │ │ │ - vqdmlal.s , d0, d20 │ │ │ │ + vorr.i16 d23, #4 @ 0x0004 │ │ │ │ @ instruction: 0xf8cd0932 │ │ │ │ @ instruction: 0xf8cda004 │ │ │ │ @ instruction: 0xf1b59000 │ │ │ │ - strbmi pc, [r1], -r9, lsr #19 @ │ │ │ │ + @ instruction: 0x4641f9b9 │ │ │ │ @ instruction: 0xf065a807 │ │ │ │ @ instruction: 0x4621fa37 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ subcs pc, r0, #1003520 @ 0xf5000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ svc 0x00d0f1a3 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ - blge 0x16ce04 │ │ │ │ + blge 0x16cde4 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf992f1b5 │ │ │ │ + @ instruction: 0xf9a2f1b5 │ │ │ │ stmdage r7, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x92e874 │ │ │ │ + blx 0x92e854 │ │ │ │ andcs r4, r0, #983040 @ 0xf0000 │ │ │ │ @ instruction: 0xf7f84631 │ │ │ │ andcs pc, r0, #1088 @ 0x440 │ │ │ │ strtmi r9, [r9], -r5, lsl #16 │ │ │ │ mcr2 7, 3, pc, cr0, cr15, {7} @ │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d9, d10 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r9, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x2ae8a8 │ │ │ │ + blt 0x2ae888 │ │ │ │ ldr r9, [sl, r5] │ │ │ │ - @ instruction: 0xf9daf1b5 │ │ │ │ + @ instruction: 0xf9eaf1b5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r3, r4, lsr #22 │ │ │ │ + eorseq lr, r3, r4, lsl fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4992c │ │ │ │ + bl 0xfec4990c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46070f90 │ │ │ │ addslt r4, r7, lr, lsr #16 │ │ │ │ stmdavs r0, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf04f9015 │ │ │ │ andcs r0, r4, #0 │ │ │ │ @ instruction: 0x460c4618 │ │ │ │ - blx 0x16ae798 │ │ │ │ + blx 0x16ae778 │ │ │ │ tstlt r0, r6, lsl #12 │ │ │ │ movwcs r6, #6150 @ 0x1806 │ │ │ │ stmiane r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ strmi pc, [r5], -sp, asr #20 │ │ │ │ stmdavs r5, {r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1042301 │ │ │ │ andcs r0, r4, #8, 2 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ strmi pc, [r4], -r3, asr #20 │ │ │ │ stmdavs r4, {r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf6484639 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ subcs pc, r0, #3358720 @ 0x334000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ svc 0x006af1a3 │ │ │ │ - orrcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + cmnpcc r4, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ @ instruction: 0xf6489302 │ │ │ │ - vrsra.s64 , q0, #64 │ │ │ │ + vqdmlal.s , d16, d0[0] │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ - msrvc CPSR_s, #76, 12 @ 0x4c00000 │ │ │ │ + tstpvc r4, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movtcs r9, #768 @ 0x300 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf1b5a805 │ │ │ │ - ldrtmi pc, [r1], -r1, lsr #18 @ │ │ │ │ + @ instruction: 0x4631f931 │ │ │ │ @ instruction: 0xf065a805 │ │ │ │ andcs pc, r0, #2867200 @ 0x2bc000 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldc2l 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d9, d8 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmiblt sl, {r0, r2, r5, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf970f1b5 │ │ │ │ + @ instruction: 0xf980f1b5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x461fb099 │ │ │ │ @ instruction: 0xf6484b32 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmib sp, {r2, r5, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [r0], r2, lsr #22 │ │ │ │ @ instruction: 0xf6489305 │ │ │ │ - vsubhn.i16 d19, q8, q2 │ │ │ │ + vmvn.i32 , #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0xf8dd062e │ │ │ │ @ instruction: 0xf065a094 │ │ │ │ subcs pc, r0, #1916928 @ 0x1d4000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ svc 0x0012f1a3 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ @ instruction: 0xf6489602 │ │ │ │ - vshl.s64 , q0, #0 │ │ │ │ + vmls.f d23, d16, d0[0] │ │ │ │ @ instruction: 0xf64c052f │ │ │ │ - vaddhn.i16 d23, q0, q10 │ │ │ │ + vmov.i32 d23, #262144 @ 0x00040000 │ │ │ │ strls r0, [r1, #-1074] @ 0xfffffbce │ │ │ │ @ instruction: 0xf1b59400 │ │ │ │ - bge 0x2f0b98 │ │ │ │ + bge 0x2f0bb8 │ │ │ │ @ instruction: 0x46414610 │ │ │ │ @ instruction: 0xf95af065 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0x730860 │ │ │ │ + blx 0x730840 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a3a807 │ │ │ │ movtcs lr, #3828 @ 0xef4 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xf8b6f1b5 │ │ │ │ + @ instruction: 0xf8c6f1b5 │ │ │ │ ldrmi sl, [r0], -r7, lsl #20 │ │ │ │ @ instruction: 0xf0654649 │ │ │ │ stmdami pc, {r0, r1, r6, r8, fp, ip, sp, lr, pc} @ │ │ │ │ ldrbmi r2, [r9], -r0, lsl #4 │ │ │ │ ldc2 7, cr15, [r4], #-992 @ 0xfffffc20 │ │ │ │ stmdals r5, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7ff4651 │ │ │ │ - blmi 0x371ebc │ │ │ │ - blls 0x6cc91c │ │ │ │ + blmi 0x371e9c │ │ │ │ + blls 0x6cc8fc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0654ff0 │ │ │ │ @ instruction: 0xf1b5b929 │ │ │ │ - svclt 0x0000f8ff │ │ │ │ + svclt 0x0000f90f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq lr, r3, r4, lsr #22 │ │ │ │ + eorseq lr, r3, r4, lsl fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49ae4 │ │ │ │ + bl 0xfec49ac4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x944160 │ │ │ │ - rsbcs pc, r4, r8, asr #12 │ │ │ │ + blmi 0x944140 │ │ │ │ + subscs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r5], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0659e1a │ │ │ │ subcs pc, r0, #180224 @ 0x2c000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ cdp 1, 10, cr15, cr8, cr3, {5} │ │ │ │ - orrcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + cmnpcc r4, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ @ instruction: 0xf6489302 │ │ │ │ - vrsra.s64 , q0, #64 │ │ │ │ + vqdmlal.s , d16, d0[0] │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ - msrvc CPSR_s, #76, 12 @ 0x4c00000 │ │ │ │ + tstpvc r4, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movtcs r9, #768 @ 0x300 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf1b5a805 │ │ │ │ - @ instruction: 0x4629f85f │ │ │ │ + strtmi pc, [r9], -pc, ror #16 │ │ │ │ @ instruction: 0xf065a805 │ │ │ │ andcs pc, r1, #15532032 @ 0xed0000 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ ldc2 7, cr15, [r2, #-1020]! @ 0xfffffc04 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d9, d8 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmlt r8, {r0, r2, r5, r6, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf8aef1b5 │ │ │ │ + @ instruction: 0xf8bef1b5 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49b80 │ │ │ │ + bl 0xfec49b60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ @ instruction: 0x46144b51 │ │ │ │ - addne pc, r8, r9, asr #12 │ │ │ │ + rsbsne pc, r8, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0659d1c │ │ │ │ pldw [r4, #-2239] @ 0xfffff741 │ │ │ │ eorle r5, sp, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf065002f │ │ │ │ vtst.8 d31, d25, d21 │ │ │ │ - vmla.i d16, d0, d0[3] │ │ │ │ + vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf065002e │ │ │ │ - bllt 0x1e70c80 │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + bllt 0x1e70c60 │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8a4f065 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf89ef065 │ │ │ │ ldmdavs sl, {r1, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 , , │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ andslt r0, r7, r2, lsr r0 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmlt lr, {r0, r2, r5, r6, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -r6, ror #4 │ │ │ │ @ instruction: 0xf9bcf00a │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ ldrtmi sp, [r1], -sl, asr #1 │ │ │ │ - adcpl pc, ip, r8, asr #12 │ │ │ │ + addspl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf880f065 │ │ │ │ movwcs lr, #6112 @ 0x17e0 │ │ │ │ @ instruction: 0x46292210 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ strmi pc, [r4], -r5, ror #17 │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ @ instruction: 0x6700e9d4 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a3a805 │ │ │ │ @ instruction: 0xf648ee12 │ │ │ │ - vsubw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #1024 @ 0x00000400 │ │ │ │ movwls r0, #9006 @ 0x232e │ │ │ │ - bicscc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + biccc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ movtcs r9, #769 @ 0x301 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf64ca805 │ │ │ │ - vabal.s8 , d0, d20 │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ strls r0, [r0, #-1330] @ 0xffffface │ │ │ │ - @ instruction: 0xffc8f1b4 │ │ │ │ + @ instruction: 0xffd8f1b4 │ │ │ │ @ instruction: 0x4632463b │ │ │ │ @ instruction: 0xf065a805 │ │ │ │ subcs pc, r0, #5570560 @ 0x550000 │ │ │ │ @ instruction: 0x6702e9d4 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ ldcl 1, cr15, [r0, #652]! @ 0x28c │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls sl, [r0, #-2053] @ 0xfffff7fb │ │ │ │ - eormi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + andsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vhsub.s8 d25, d9, d2 │ │ │ │ - vmlal.s , d16, d0[7] │ │ │ │ + vrshr.s64 , q6, #64 │ │ │ │ andls r0, r1, #-536870910 @ 0xe0000002 │ │ │ │ @ instruction: 0xf1b42201 │ │ │ │ - ldrtmi pc, [r2], -fp, lsr #31 @ │ │ │ │ + @ instruction: 0x4632ffbb │ │ │ │ stmdage r5, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf838f065 │ │ │ │ @ instruction: 0x4629e792 │ │ │ │ - eormi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + andsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf82cf065 │ │ │ │ @ instruction: 0xf1b5e786 │ │ │ │ - svclt 0x0000f801 │ │ │ │ + svclt 0x0000f811 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec49cdc │ │ │ │ + bl 0xfec49cbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490fe8 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0x5607e9dd │ │ │ │ @ instruction: 0xf816f065 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0xf648d20f │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ strtmi r0, [r1], -pc, lsr #32 │ │ │ │ @ instruction: 0xf80cf065 │ │ │ │ vmla.i8 , , │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06540f8 │ │ │ │ rsbmi fp, r7, #196608 @ 0x30000 │ │ │ │ @ instruction: 0xf00a4638 │ │ │ │ @ instruction: 0x4602f931 │ │ │ │ rscle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484639 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ vrecps.f32 , , │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06440f8 │ │ │ │ vmax.f32 , , │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vmla.i d19, d16, d0[7] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ cdpcs 15, 0, cr15, cr8, cr7, {7} │ │ │ │ movwcs sp, #4362 @ 0x110a │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ tstplt r8, fp, asr #16 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f82101 │ │ │ │ ldrd pc, [sl], -pc @ │ │ │ │ - eormi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + andsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0644629 │ │ │ │ vmax.f32 , , │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ vmax.f32 , , │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06440f8 │ │ │ │ svclt 0x0000bfc1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec49da8 │ │ │ │ + bl 0xfec49d88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490fe8 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0x5606e9dd │ │ │ │ @ instruction: 0xffb0f064 │ │ │ │ svcpl 0x0080f514 │ │ │ │ strtmi sp, [r1], -r9, lsr #4 │ │ │ │ strbtvc pc, [r8], #1612 @ 0x64c @ │ │ │ │ ldreq pc, [r4], #704 @ 0x2c0 │ │ │ │ - sbcsvc pc, r0, r8, asr #12 │ │ │ │ + sbcvc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xffa2f064 │ │ │ │ ldmdblt fp, {r0, r1, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf854e031 │ │ │ │ cmnlt r3, #40, 30 @ 0xa0 │ │ │ │ @ instruction: 0xd1fa429d │ │ │ │ @ instruction: 0xf02568e5 │ │ │ │ stccs 5, cr0, [r1, #-8] │ │ │ │ vrhadd.s8 d29, d9, d25 │ │ │ │ - vmla.i d16, d0, d0[3] │ │ │ │ + vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf064002e │ │ │ │ stmibvs r3!, {r0, r1, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blcs 0x3c180c │ │ │ │ + blcs 0x3c17ec │ │ │ │ ldm pc, {r1, r3, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ stmdbcc r7!, {r0, r1, ip, sp, lr, pc} │ │ │ │ strtcs r2, [r6], -r6, lsr #12 │ │ │ │ fstmdbxcc r6!, {d3-d31} @ Deprecated │ │ │ │ rsbmi r3, r7, #1146880 @ 0x118000 │ │ │ │ @ instruction: 0xf00a4638 │ │ │ │ @ instruction: 0x4602f8b1 │ │ │ │ sbcle r2, lr, r0, lsl #16 │ │ │ │ @ instruction: 0xf6484639 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ vrecps.f32 , , │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06440f8 │ │ │ │ stccs 15, cr11, [r0, #-436] @ 0xfffffe4c │ │ │ │ vqadd.s8 , , q0 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06440f8 │ │ │ │ strcs fp, [r4, #-3939] @ 0xfffff09d │ │ │ │ strtmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xffc8f012 │ │ │ │ @ instruction: 0xf104b310 │ │ │ │ @ instruction: 0xf0120118 │ │ │ │ vadd.f32 d31, d25, d5 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ ubfx pc, r1, #30, #5 │ │ │ │ strb r2, [fp, r2, lsl #10]! │ │ │ │ strb r2, [r9, r8, lsl #10]! │ │ │ │ smlattcs r0, r5, r9, r6 │ │ │ │ eoreq pc, r0, r4, lsl #2 │ │ │ │ @ instruction: 0xff04f012 │ │ │ │ @@ -231955,52 +231947,52 @@ │ │ │ │ @ instruction: 0xf645e7e0 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ stmibvs r2!, {r0, r2, r4, r7, r8, r9}^ │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe7d569dd │ │ │ │ @ instruction: 0xf64db956 │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ ldrb pc, [r4, sp, lsr #30] @ │ │ │ │ @ instruction: 0xf64d4631 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf648022f │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ strb pc, [r8, r1, lsr #30] @ │ │ │ │ mcr2 7, 0, pc, cr14, cr8, {7} @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461cb097 │ │ │ │ @ instruction: 0xf6484bbb │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0649078 │ │ │ │ subcs pc, r0, #5, 30 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strcc pc, [r4, r8, asr #12] │ │ │ │ + ldrbcc pc, [r4, -r8, asr #12]! @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ ldc 1, cr15, [lr], {163} @ 0xa3 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6489702 │ │ │ │ - @ instruction: 0xf2c076d0 │ │ │ │ + vmlsl.s , d16, d0[0] │ │ │ │ @ instruction: 0xf64c062f │ │ │ │ - vabal.s8 , d0, d20 │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0x96010532 │ │ │ │ @ instruction: 0xf1b49500 │ │ │ │ - @ instruction: 0x4641fe59 │ │ │ │ + strbmi pc, [r1], -r9, ror #28 @ │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ stccs 14, cr15, [r6], #-924 @ 0xfffffc64 │ │ │ │ stccs 12, cr13, [r0], {44} @ 0x2c │ │ │ │ @ instruction: 0x2c26db38 │ │ │ │ ldm pc, {r1, r2, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ orreq pc, lr, r4, lsl r0 @ │ │ │ │ orrseq r0, r3, r7, lsl #3 │ │ │ │ @@ -232023,365 +232015,365 @@ │ │ │ │ sbcseq r0, r4, r5, lsr r0 │ │ │ │ adcseq r0, pc, sl, ror #1 │ │ │ │ orrvs pc, r0, #164, 10 @ 0x29000000 │ │ │ │ stmdale r9, {r1, r3, r8, r9, fp, sp} │ │ │ │ stmdale r7, {r1, r3, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x06865336 │ │ │ │ - bpl 0xfe3b45e0 │ │ │ │ + bpl 0xfe3b45c0 │ │ │ │ rsbseq r6, pc, pc, asr r6 @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a3a805 │ │ │ │ movtcs lr, #3144 @ 0xc48 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-1793] @ 0xfffff8ff │ │ │ │ - mcr2 1, 0, pc, cr10, cr4, {5} @ │ │ │ │ + mrc2 1, 0, pc, cr10, cr4, {5} │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ cdp2 0, 9, cr15, cr8, cr4, {3} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf64dd17d │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf648012f │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ - blmi 0x1ef2838 │ │ │ │ - blls 0x64ce78 │ │ │ │ + blmi 0x1ef2818 │ │ │ │ + blls 0x64ce58 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ vrhadd.s8 q12, , q4 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d16, d16 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 0, 7, cr15, cr10, cr4, {3} │ │ │ │ - rscmi pc, r4, r9, asr #4 │ │ │ │ + sbcsmi pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 7, cr15, cr4, cr4, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a3a805 │ │ │ │ movtcs lr, #3090 @ 0xc12 │ │ │ │ - eormi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + andsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r9, r2, #1048576 @ 0x100000 │ │ │ │ strls r2, [r0, #-513] @ 0xfffffdff │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - ldc2l 1, cr15, [r0, #720] @ 0x2d0 │ │ │ │ + stc2l 1, cr15, [r0, #720]! @ 0x2d0 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ cdp2 0, 5, cr15, cr14, cr4, {3} │ │ │ │ vaba.s8 q15, , │ │ │ │ - vshr.s64 q10, q8, #64 │ │ │ │ + vmla.i d20, d16, d0[4] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe7cafe57 │ │ │ │ - eorspl pc, ip, r9, asr #4 │ │ │ │ + eorpl pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vaba.s8 q15, , q5 │ │ │ │ - vmla.i d21, d0, d0[3] │ │ │ │ + vmvn.i32 d21, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf064002e │ │ │ │ ldr pc, [lr, fp, asr #28]! │ │ │ │ - subspl pc, ip, r9, asr #4 │ │ │ │ + subpl pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 4, cr15, cr4, cr4, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a3a805 │ │ │ │ @ instruction: 0xf64debe2 │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ movtcs r0, #303 @ 0x12f │ │ │ │ andcs r9, r1, #-2147483648 @ 0x80000000 │ │ │ │ - tstpvc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnsvs pc, r8, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ tstls r1, r0, lsl #10 │ │ │ │ vabd.s8 q15, , q5 │ │ │ │ - vmla.i d21, d0, d0[7] │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf064002e │ │ │ │ ldr pc, [lr, fp, lsr #28] │ │ │ │ - andspl pc, r0, r9, asr #4 │ │ │ │ + andpl pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vabd.s8 d30, d25, d30 │ │ │ │ - vshr.s64 q10, q14, #64 │ │ │ │ + vmla.i d20, d16, d0[7] │ │ │ │ str r0, [r9, lr, lsr #32]! │ │ │ │ - sbcsmi pc, r4, r9, asr #4 │ │ │ │ + sbcmi pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 1, cr15, cr10, cr4, {3} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strbmi sp, [r9], -r1, lsl #1 │ │ │ │ - eormi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + andsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 0, cr15, cr12, cr4, {3} │ │ │ │ vaba.s8 q15, , │ │ │ │ - vshr.s64 d20, d20, #64 │ │ │ │ + vaddl.s8 q10, d16, d20 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf1b9fe05 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ strb sl, [r8, ip, ror #30]! │ │ │ │ - andspl pc, ip, r9, asr #4 │ │ │ │ + andpl pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [sl, #400]! @ 0x190 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0061f43f │ │ │ │ vaba.s8 q15, , │ │ │ │ - vmla.i d20, d16, d0[1] │ │ │ │ + vshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf1b9fdef │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xe7d2af56 │ │ │ │ - eorpl pc, ip, r9, asr #4 │ │ │ │ + andspl pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r4, #400]! @ 0x190 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x004bf43f │ │ │ │ vabd.s8 q15, , │ │ │ │ - vaddl.s8 q10, d16, d24 │ │ │ │ + vshr.s64 d20, d8, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf1b9fdd9 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ ldr sl, [ip, r0, asr #30]! │ │ │ │ - addsmi pc, ip, r9, asr #4 │ │ │ │ + addmi pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [lr, #400] @ 0x190 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0035f43f │ │ │ │ vaba.s8 d30, d25, d17 │ │ │ │ - vshr.s64 d20, d0, #64 │ │ │ │ + vaddl.s8 q10, d16, d0 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf1b9fdc3 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ str sl, [r6, sl, lsr #30]! │ │ │ │ - rsbsmi pc, r8, r9, asr #4 │ │ │ │ + rsbmi pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r8, #400]! @ 0x190 │ │ │ │ vabd.s8 d30, d9, d27 │ │ │ │ - vaddl.s8 q10, d16, d4 │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ subcs pc, r0, #11328 @ 0x2c40 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0x14af654 │ │ │ │ + bl 0x14af634 │ │ │ │ strls r2, [r2, -r0, asr #6] │ │ │ │ ldr r9, [pc, -r1, lsl #12]! │ │ │ │ - rsbmi pc, r0, r9, asr #4 │ │ │ │ + subsmi pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2, #400]! @ 0x190 │ │ │ │ vaba.s8 d30, d9, d5 │ │ │ │ - vmla.i d20, d0, d0[7] │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ strb r0, [r8, lr, lsr #32]! │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - subsmi pc, r4, r9, asr #4 │ │ │ │ + submi pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r4, #400] @ 0x190 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr11, cr15, {1} │ │ │ │ vaba.s8 q15, , │ │ │ │ - vmla.i d20, d0, d0[2] │ │ │ │ + vmvn.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf1b9fd89 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xe76caef0 │ │ │ │ - eorsmi pc, ip, r9, asr #4 │ │ │ │ + eormi pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [lr, #-400]! @ 0xfffffe70 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0063f47f │ │ │ │ vmax.s8 q15, , │ │ │ │ - vmvn.i32 d20, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q10, d0, d16 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf009fd73 │ │ │ │ ldmdami ip, {r0, r1, r8} │ │ │ │ @ instruction: 0xf7f82201 │ │ │ │ @ instruction: 0xf039f863 │ │ │ │ @ instruction: 0xd1220903 │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbsvc pc, r4, r0, asr #12 │ │ │ │ + rsbvc pc, r4, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r0, #-400]! @ 0xfffffe70 │ │ │ │ vmin.s8 q15, , │ │ │ │ - vaddl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe6ccfd59 │ │ │ │ - andsmi pc, r4, r9, asr #4 │ │ │ │ + andmi pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r2, #-400] @ 0xfffffe70 │ │ │ │ vmax.s8 q15, , │ │ │ │ - vaddl.s8 q10, d0, d8 │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ ldrb r0, [r5], lr, lsr #32 │ │ │ │ - andsmi pc, ip, r9, asr #4 │ │ │ │ + andmi pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vmin.s8 q15, , q0 │ │ │ │ - vshr.s64 q8, q8, #64 │ │ │ │ + vmla.i d16, d16, d0[4] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ stmdami r5, {r0, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strbmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf832f7f8 │ │ │ │ @ instruction: 0xf1b4e6af │ │ │ │ - svclt 0x0000fd11 │ │ │ │ - eorseq lr, r3, r0, lsr r8 │ │ │ │ - eorseq lr, r3, r0, ror #16 │ │ │ │ + svclt 0x0000fd21 │ │ │ │ + eorseq lr, r3, r0, lsr #16 │ │ │ │ + eorseq lr, r3, r0, asr r8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461db097 │ │ │ │ @ instruction: 0xf6484b8c │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0649078 │ │ │ │ subcs pc, r0, #1728 @ 0x6c0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strcc pc, [r4, r8, asr #12] │ │ │ │ + ldrbcc pc, [r4, -r8, asr #12]! @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - b 0xfee2f788 │ │ │ │ + b 0xfee2f768 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf6489702 │ │ │ │ - @ instruction: 0xf2c078d0 │ │ │ │ + vmul.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf64c082f │ │ │ │ - vsubhn.i16 d23, q0, q10 │ │ │ │ + vmov.i32 d23, #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0xf8cd0632 │ │ │ │ strls r8, [r0], -r4 │ │ │ │ - stc2l 1, cr15, [lr], #-720 @ 0xfffffd30 │ │ │ │ + ldc2l 1, cr15, [lr], #-720 @ 0xfffffd30 │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ vmls.i d23, d16, d0[6] │ │ │ │ stmdage r5, {r2, r4, r7, sl} │ │ │ │ ldc2l 0, cr15, [r8], #400 @ 0x190 │ │ │ │ ldmdblt sl, {r1, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf854e01f │ │ │ │ mvnlt r2, r8, lsr #30 │ │ │ │ @ instruction: 0xd1fa4295 │ │ │ │ @ instruction: 0xf64068a1 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ @ instruction: 0xf0640032 │ │ │ │ stmdbvs r3!, {r0, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ teqle sp, r0, lsl #22 │ │ │ │ ldmdavs sl, {r1, r3, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbchi pc, r9, r0, asr #32 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06443f0 │ │ │ │ subcs fp, r0, #54528 @ 0xd500 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbcs pc, [r0], #-1608 @ 0xfffff9b8 @ │ │ │ │ + strbcs pc, [r0], #-1608 @ 0xfffff9b8 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - b 0x1caf814 │ │ │ │ + b 0x1caf7f4 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ stmib sp, {r1, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf1b46400 │ │ │ │ - @ instruction: 0x4629fc31 │ │ │ │ + strtmi pc, [r9], -r1, asr #24 │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ subcs pc, r0, #48896 @ 0xbf00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - b 0x182f838 │ │ │ │ - eormi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + b 0x182f818 │ │ │ │ + andsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r2, r2, #64, 6 │ │ │ │ strls r2, [r1], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [r9], -r0, lsl #12 │ │ │ │ @ instruction: 0xf1b4a805 │ │ │ │ - @ instruction: 0x4649fc1b │ │ │ │ + strbmi pc, [r9], -fp, lsr #24 @ │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ strb pc, [r1, r9, lsr #25] @ │ │ │ │ - addcc pc, r4, r8, asr #12 │ │ │ │ + rsbscc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2], #400 @ 0x190 │ │ │ │ - blcc 0x14d76c │ │ │ │ + blcc 0x14d74c │ │ │ │ stmdale sl, {r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ streq r0, [r5, #-1285] @ 0xfffffafb │ │ │ │ stmdbmi r9, {r0, r1, r5, r8, sl, ip}^ │ │ │ │ subcs r0, r0, #54 @ 0x36 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - b 0xe2f888 │ │ │ │ - eormi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + b 0xe2f868 │ │ │ │ + andsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r2, r2, #64, 6 │ │ │ │ @ instruction: 0xf8cd2201 │ │ │ │ strls r8, [r0], -r4 │ │ │ │ @ instruction: 0xf1b9e7d5 │ │ │ │ cmnle r2, r0, lsl #30 │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r8, asr #12 │ │ │ │ + adcspl pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [sl], #-400 @ 0xfffffe70 │ │ │ │ subcs lr, r0, #38273024 @ 0x2480000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - b 0x6af8c4 │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + b 0x6af8a4 │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, asr #6 │ │ │ │ vhsub.s8 d18, d2, d1 │ │ │ │ - vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ + vmla.f d20, d0, d0[6] │ │ │ │ @ instruction: 0x96000132 │ │ │ │ ldr r9, [r4, r1, lsl #2]! │ │ │ │ - blcs 0x14d5e4 │ │ │ │ - blcc 0x1a75c8 │ │ │ │ + blcs 0x14d5c4 │ │ │ │ + blcc 0x1a75a8 │ │ │ │ @ instruction: 0xf63f2b01 │ │ │ │ stmibvs r3!, {r0, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - blcs 0x3c1e6c │ │ │ │ + blcs 0x3c1e4c │ │ │ │ ldm pc, {r0, r1, r2, r6, fp, ip, lr, pc}^ @ │ │ │ │ cdpne 0, 2, cr15, cr2, cr3, {0} │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ ldrcs r2, [r1], #-32 @ 0xffffffe0 │ │ │ │ andcs r1, r0, sp, lsr #28 │ │ │ │ - teqpcs r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrcs R8_usr, r9 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl fp │ │ │ │ addne pc, r5, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf99af148 │ │ │ │ movwcs r2, #4612 @ 0x1204 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ stc2 0, cr15, [lr], #72 @ 0x48 │ │ │ │ adcsle r2, r8, r0, lsl #16 │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - blx 0x1baf2f0 │ │ │ │ + blx 0x1baf2d0 │ │ │ │ andcs lr, r2, #84, 14 @ 0x1500000 │ │ │ │ andcs lr, r8, #63176704 @ 0x3c40000 │ │ │ │ andcs lr, r1, #62652416 @ 0x3bc0000 │ │ │ │ stmibvs r5!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1042100 │ │ │ │ @ instruction: 0xf0120020 │ │ │ │ - blx 0x13227a │ │ │ │ + blx 0x13225a │ │ │ │ strb pc, [r4, r5, lsl #4]! @ │ │ │ │ msrvs CPSR_s, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ teqcs r0, r2, ror #19 │ │ │ │ - blx 0x14d346 │ │ │ │ + blx 0x14d326 │ │ │ │ ldmibvs sl, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0x4649e7d9 │ │ │ │ - eormi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + andsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r6], {100} @ 0x64 │ │ │ │ @ instruction: 0xf1b4e72e │ │ │ │ - @ instruction: 0xf7f8fbeb │ │ │ │ + @ instruction: 0xf7f8fbfb │ │ │ │ svclt 0x0000fb01 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrsbteq pc, [r3], -r8 @ │ │ │ │ + eorseq pc, r3, r8, asr #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ stmiami lr!, {r0, r1, r2, r9, sl, lr} │ │ │ │ movwcs fp, #4247 @ 0x1097 │ │ │ │ andsls r6, r5, r0, lsl #16 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0124688 │ │ │ │ strmi pc, [r2], r3, ror #24 │ │ │ │ @ instruction: 0xf8d0b108 │ │ │ │ movwcs sl, #4096 @ 0x1000 │ │ │ │ - bl 0x2fbb50 │ │ │ │ + bl 0x2fbb30 │ │ │ │ ldrmi r0, [r8], -r2, lsl #2 │ │ │ │ mrrc2 0, 1, pc, r8, cr2 @ │ │ │ │ tstlt r0, r4, lsl #12 │ │ │ │ movwcs r6, #6148 @ 0x1804 │ │ │ │ @ instruction: 0xf1082204 │ │ │ │ ldrmi r0, [r8], -r8, lsl #2 │ │ │ │ mcrr2 0, 1, pc, lr, cr2 @ │ │ │ │ @@ -232394,597 +232386,597 @@ │ │ │ │ movwcs r6, #6149 @ 0x1805 │ │ │ │ tstpeq r0, r8, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ ldc2 0, cr15, [sl], #-72 @ 0xffffffb8 │ │ │ │ smlabblt r8, r1, r6, r4 │ │ │ │ ldrdls pc, [r0], -r0 │ │ │ │ @ instruction: 0xf6484639 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648002e │ │ │ │ - vqdmlsl.s , d16, d4 │ │ │ │ + vbic.i16 , #1024 @ 0x0400 │ │ │ │ @ instruction: 0xf0640b2e │ │ │ │ subcs pc, r0, #195584 @ 0x2fc00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldmvc r0, {r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0, {r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ ldmdb r8, {r0, r1, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ andlt pc, r8, sp, asr #17 │ │ │ │ - strvc pc, [r4, -ip, asr #12]! │ │ │ │ + ldrvc pc, [r4, -ip, asr #12] │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf1b49700 │ │ │ │ - @ instruction: 0x4651fb15 │ │ │ │ + ldrbmi pc, [r1], -r5, lsr #22 @ │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ @ instruction: 0x2c11fba3 │ │ │ │ ldccs 8, cr13, [r1], {12} │ │ │ │ ldm pc, {r0, r1, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ orrls pc, ip, #4 │ │ │ │ eorscc r3, r2, #536870915 @ 0x20000003 │ │ │ │ eorscc r3, r2, #-1879048179 @ 0x9000000d │ │ │ │ eorscc r3, r2, #536870915 @ 0x20000003 │ │ │ │ mrcle 2, 1, r3, cr2, cr2, {1} │ │ │ │ @ instruction: 0xf0002c29 │ │ │ │ - ldclcs 0, cr8, [pc], #948 @ 0xf37b4 │ │ │ │ + ldclcs 0, cr8, [pc], #948 @ 0xf3794 │ │ │ │ vrhadd.s8 d29, d9, d19 │ │ │ │ - vshr.s64 d21, d8, #64 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ subcs pc, r0, #140288 @ 0x22400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ stmdb r6!, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - blhi 0x16db58 │ │ │ │ + blhi 0x16db38 │ │ │ │ @ instruction: 0xf1b49700 │ │ │ │ - ldrtmi pc, [r1], -r9, ror #21 @ │ │ │ │ + @ instruction: 0x4631faf9 │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ vstrcs d15, [r0, #-476] @ 0xfffffe24 │ │ │ │ sbchi pc, r3, r0 │ │ │ │ @ instruction: 0x4629465a │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1c2f5da │ │ │ │ + blx 0x1c2f5ba │ │ │ │ subcs lr, r0, #49 @ 0x31 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ stmdb r8, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - blhi 0x16db94 │ │ │ │ + blhi 0x16db74 │ │ │ │ @ instruction: 0xf1b49700 │ │ │ │ - strtmi pc, [r1], -fp, asr #21 │ │ │ │ + @ instruction: 0x4621fadb │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ subcs pc, r0, #91136 @ 0x16400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ ldm r6!, {r0, r1, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - blhi 0x16dbb8 │ │ │ │ + blhi 0x16db98 │ │ │ │ @ instruction: 0xf1b49700 │ │ │ │ - @ instruction: 0x4631fab9 │ │ │ │ + ldrtmi pc, [r1], -r9, asr #21 @ │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ vstrcs d15, [r0, #-284] @ 0xfffffee4 │ │ │ │ addshi pc, r3, r0 │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcpl pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0644629 │ │ │ │ subcs pc, r0, #58368 @ 0xe400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ ldm r6, {r0, r1, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf8cd022f │ │ │ │ andls r8, r2, #4 │ │ │ │ strls r2, [r0, -r1, lsl #4] │ │ │ │ - blx 0xfe62fba4 │ │ │ │ + blx 0xfea2fb84 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0x9af66e │ │ │ │ + blx 0x9af64e │ │ │ │ ldmdavs sl, {r0, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ rscshi pc, r0, #64 @ 0x40 │ │ │ │ - adcscs pc, r0, r9, asr #4 │ │ │ │ + adccs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0644ff0 │ │ │ │ vpadd.i8 d27, d9, d1 │ │ │ │ - vshr.s64 d21, d0, #64 │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ ldr pc, [r0, fp, lsl #22]! │ │ │ │ - adcpl pc, r4, r9, asr #4 │ │ │ │ + addspl pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x22f6aa │ │ │ │ - blcs 0x7faee8 │ │ │ │ + blx 0x22f68a │ │ │ │ + blcs 0x7faec8 │ │ │ │ andge sp, r1, #10944512 @ 0xa70000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r3, pc, r3, lsl #18 │ │ │ │ + andeq r3, pc, r3, ror #17 │ │ │ │ + ldrdeq r3, [pc], -r5 │ │ │ │ + andeq r3, pc, pc, lsl #17 │ │ │ │ + andeq r3, pc, r1, lsl #17 │ │ │ │ + andeq r3, pc, r3, ror r8 @ │ │ │ │ + andeq r3, pc, r5, ror #16 │ │ │ │ + andeq r3, pc, r7, asr r8 @ │ │ │ │ + andeq r3, pc, r9, asr #16 │ │ │ │ + andeq r3, pc, fp, lsr r8 @ │ │ │ │ + andeq r3, pc, sp, lsr #16 │ │ │ │ + andeq r3, pc, r7, asr #17 │ │ │ │ + @ instruction: 0x000f38b9 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, lsr #17 │ │ │ │ + muleq pc, sp, r8 @ │ │ │ │ + andeq r3, pc, pc, lsl r8 @ │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, r1, lsl r8 @ │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, r9, lsl #11 │ │ │ │ strdeq r3, [pc], -r5 │ │ │ │ - andeq r3, pc, pc, lsr #17 │ │ │ │ - andeq r3, pc, r1, lsr #17 │ │ │ │ - muleq pc, r3, r8 @ │ │ │ │ - andeq r3, pc, r5, lsl #17 │ │ │ │ - andeq r3, pc, r7, ror r8 @ │ │ │ │ - andeq r3, pc, r9, ror #16 │ │ │ │ - andeq r3, pc, fp, asr r8 @ │ │ │ │ - andeq r3, pc, sp, asr #16 │ │ │ │ - andeq r3, pc, r7, ror #17 │ │ │ │ - ldrdeq r3, [pc], -r9 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, asr #17 │ │ │ │ - @ instruction: 0x000f38bd │ │ │ │ - andeq r3, pc, pc, lsr r8 @ │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, r1, lsr r8 @ │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, r9, lsr #11 │ │ │ │ - andeq r3, pc, r5, lsl r8 @ │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, r3, ror #14 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, r9, lsr #14 │ │ │ │ - rsbspl pc, r8, r9, asr #4 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, r3, asr #14 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, r9, lsl #14 │ │ │ │ + rsbpl pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vaba.s8 d30, d25, d17 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ str r0, [ip, lr, lsr #32]! │ │ │ │ - adcvs pc, ip, r9, asr #4 │ │ │ │ + addsvs pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfee2f748 │ │ │ │ + blx 0xfee2f728 │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ @ instruction: 0xf6488136 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012e │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ strb pc, [ip, -r7, lsr #21]! @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - andsvc pc, r8, r9, asr #4 │ │ │ │ + andvc pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe8af774 │ │ │ │ - blcs 0x143afb4 │ │ │ │ + blx 0xfe8af754 │ │ │ │ + blcs 0x143af94 │ │ │ │ svcge 0x0041f63f │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r3, pc, fp, lsr #21 │ │ │ │ - muleq pc, sp, sl @ │ │ │ │ - andeq r3, pc, pc, lsl #21 │ │ │ │ - andeq r3, pc, r1, lsl #21 │ │ │ │ - andeq r3, pc, r3, ror sl @ │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, r5, ror #20 │ │ │ │ - andeq r3, pc, r7, asr sl @ │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, r9, asr #20 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, lsr sl @ │ │ │ │ - andeq r3, pc, sp, lsr #20 │ │ │ │ - andeq r3, pc, r9, lsl sl @ │ │ │ │ - andeq r3, pc, r5, lsl #20 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - strdeq r3, [pc], -r7 │ │ │ │ - andeq r3, pc, r9, ror #19 │ │ │ │ - ldrdeq r3, [pc], -fp │ │ │ │ - andeq r3, pc, sp, asr #19 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - @ instruction: 0x000f39bf │ │ │ │ - andeq r3, pc, fp, lsr #19 │ │ │ │ - muleq pc, sp, r9 @ │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, pc, lsl #19 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, r1, lsl #19 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, r3, ror r9 @ │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, r5, ror #18 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, r7, asr r9 @ │ │ │ │ - andeq r3, pc, r9, asr #18 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, lsr r9 @ │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, sp, lsr #18 │ │ │ │ - andeq r3, pc, pc, lsl r9 @ │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, fp, ror #8 │ │ │ │ - andeq r3, pc, r1, lsl r9 @ │ │ │ │ - addvs pc, ip, r9, asr #4 │ │ │ │ + andeq r3, pc, fp, lsl #21 │ │ │ │ + andeq r3, pc, sp, ror sl @ │ │ │ │ + andeq r3, pc, pc, ror #20 │ │ │ │ + andeq r3, pc, r1, ror #20 │ │ │ │ + andeq r3, pc, r3, asr sl @ │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, r5, asr #20 │ │ │ │ + andeq r3, pc, r7, lsr sl @ │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, r9, lsr #20 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, lsl sl @ │ │ │ │ + andeq r3, pc, sp, lsl #20 │ │ │ │ + strdeq r3, [pc], -r9 │ │ │ │ + andeq r3, pc, r5, ror #19 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + ldrdeq r3, [pc], -r7 │ │ │ │ + andeq r3, pc, r9, asr #19 │ │ │ │ + @ instruction: 0x000f39bb │ │ │ │ + andeq r3, pc, sp, lsr #19 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + muleq pc, pc, r9 @ │ │ │ │ + andeq r3, pc, fp, lsl #19 │ │ │ │ + andeq r3, pc, sp, ror r9 @ │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, pc, ror #18 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, r1, ror #18 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, r3, asr r9 @ │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, r5, asr #18 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, r7, lsr r9 @ │ │ │ │ + andeq r3, pc, r9, lsr #18 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, lsl r9 @ │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, sp, lsl #18 │ │ │ │ + strdeq r3, [pc], -pc @ │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + andeq r3, pc, fp, asr #8 │ │ │ │ + strdeq r3, [pc], -r1 │ │ │ │ + rsbsvs pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9f4f064 │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ movwcs sl, #8000 @ 0x1f40 │ │ │ │ andcs r4, r4, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf0124618 │ │ │ │ @ instruction: 0x4601fa57 │ │ │ │ stmdavs r1, {r8, ip, sp, pc} │ │ │ │ - addcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscsvs pc, r8, r8, asr #12 │ │ │ │ + rscvs pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9def064 │ │ │ │ vmax.s8 d30, d25, d19 │ │ │ │ - vmla.i d22, d16, d0[3] │ │ │ │ + vshr.s64 d22, d28, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ movwcs pc, #2519 @ 0x9d7 @ │ │ │ │ strtmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0122001 │ │ │ │ @ instruction: 0x4606fa3d │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf64dae86 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf064002f │ │ │ │ ldmdavs r1!, {r0, r1, r2, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ @ instruction: 0xf0122001 │ │ │ │ strmi pc, [r3], sp, lsr #20 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmdahi r3!, {r0, r1, r3, r7, r8, pc} │ │ │ │ - blcs 0x1023b0 │ │ │ │ + blcs 0x102390 │ │ │ │ orrshi pc, r0, r0, asr #6 │ │ │ │ - bvs 0xff9300d8 │ │ │ │ - beq 0xcb02b8 │ │ │ │ + bvs 0xff5300b8 │ │ │ │ + beq 0xcb0298 │ │ │ │ strcs r4, [r0, #-1540] @ 0xfffff9fc │ │ │ │ strcc r6, [r8], #-2145 @ 0xfffff79f │ │ │ │ stccc 8, cr15, [r6], {20} │ │ │ │ stccs 8, cr15, [r8], {52} @ 0x34 │ │ │ │ strtmi r9, [r9], -r1, lsl #2 │ │ │ │ @ instruction: 0xf8143501 │ │ │ │ andls r0, r0, r5, lsl #24 │ │ │ │ @ instruction: 0xf0644650 │ │ │ │ ldmdahi r3!, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ adcmi r3, fp, #1024 @ 0x400 │ │ │ │ - bl 0x3eab94 │ │ │ │ + bl 0x3eab74 │ │ │ │ @ instruction: 0xf83b0cc5 │ │ │ │ vqadd.s8 d18, d9, d21 │ │ │ │ - vshr.s64 q11, q12, #64 │ │ │ │ + vmla.i d22, d16, d0[6] │ │ │ │ strtmi r0, [r9], -lr, lsr #32 │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ mulcc r2, ip, r8 │ │ │ │ @ instruction: 0xf89c9401 │ │ │ │ strls r4, [r0], #-3 │ │ │ │ @ instruction: 0xf98cf064 │ │ │ │ vtst.8 d24, d9, d17 │ │ │ │ - vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ strb pc, [sl], -r5, lsl #19 @ │ │ │ │ - adcsvs pc, ip, r9, asr #4 │ │ │ │ + adcvs pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf97ef064 │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ strtmi sl, [r8], -sl, asr #29 │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ ldrt pc, [ip], -r7, lsl #26 @ │ │ │ │ - addsvs pc, ip, r9, asr #4 │ │ │ │ + addvs pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf970f064 │ │ │ │ vaba.s8 q15, , q13 │ │ │ │ - vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ + vmla.i d22, d0, d0[7] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ ldrb pc, [r3, -r9, ror #18]! @ │ │ │ │ - eorsvs pc, ip, r9, asr #4 │ │ │ │ + eorvs pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf962f064 │ │ │ │ vabd.s8 q15, , q14 │ │ │ │ - vaddl.s8 q11, d0, d28 │ │ │ │ + vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe765f95b │ │ │ │ - eorvs pc, r0, r9, asr #4 │ │ │ │ + andsvs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf954f064 │ │ │ │ vaba.s8 q15, , q7 │ │ │ │ - vmov.i32 d22, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q11, d0, d4 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ ldrb pc, [r7, -sp, asr #18] @ │ │ │ │ - andvs pc, r4, r9, asr #4 │ │ │ │ + rscspl pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf946f064 │ │ │ │ vaba.s8 q15, , q0 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + vmla.i d21, d16, d0[5] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ smlaldx pc, r9, pc, r9 @ │ │ │ │ - rscpl pc, r8, r9, asr #4 │ │ │ │ + sbcspl pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf938f064 │ │ │ │ vabd.s8 q15, , q1 │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vmla.i d21, d16, d0[3] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe73bf931 │ │ │ │ - sbcpl pc, ip, r9, asr #4 │ │ │ │ + adcspl pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf92af064 │ │ │ │ vaba.s8 d30, d9, d20 │ │ │ │ - vmla.i d22, d0, d0[7] │ │ │ │ + vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf064002e │ │ │ │ str pc, [sp, -r3, lsr #18]! │ │ │ │ - subsvs pc, ip, r9, asr #4 │ │ │ │ + subvs pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf91cf064 │ │ │ │ vabd.s8 d30, d9, d22 │ │ │ │ - vmla.i d22, d0, d0[3] │ │ │ │ + vmvn.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf064002e │ │ │ │ sdiv pc, r5, r9 │ │ │ │ - adcspl pc, ip, r9, asr #4 │ │ │ │ + adcpl pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf90ef064 │ │ │ │ vaba.s8 d30, d9, d8 │ │ │ │ - vshr.s64 d21, d16, #64 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ ldr pc, [r1, -r7, lsl #18] │ │ │ │ - rsceq pc, ip, r9, asr #12 │ │ │ │ + sbcseq pc, ip, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf900f064 │ │ │ │ @ instruction: 0xf649e70a │ │ │ │ - vshr.s64 q8, q4, #64 │ │ │ │ + vmla.i d16, d16, d0[2] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe703f8f9 │ │ │ │ - rscseq pc, ip, r9, asr #12 │ │ │ │ + rsceq pc, ip, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8f2f064 │ │ │ │ @ instruction: 0xf649e6fc │ │ │ │ - vaddl.s8 q8, d16, d28 │ │ │ │ + vshr.s64 d16, d12, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ ldrbt pc, [r5], fp, ror #17 @ │ │ │ │ - addseq pc, ip, r9, asr #12 │ │ │ │ + addeq pc, ip, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8e4f064 │ │ │ │ @ instruction: 0xf649e6ee │ │ │ │ - vmov.i32 d16, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q8, d0, d8 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ usat pc, #7, sp, asr #17 @ │ │ │ │ - sbceq pc, r4, r9, asr #12 │ │ │ │ + adcseq pc, r4, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8d6f064 │ │ │ │ @ instruction: 0xf649e6e0 │ │ │ │ - vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ + vmla.i d16, d0, d0[5] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ ldrb pc, [r9], pc, asr #17 @ │ │ │ │ - eoreq pc, ip, r9, asr #12 │ │ │ │ + andseq pc, ip, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8c8f064 │ │ │ │ @ instruction: 0xf649e6d2 │ │ │ │ - vmla.i d16, d0, d0[3] │ │ │ │ + vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf064002e │ │ │ │ strb pc, [fp], r1, asr #17 @ │ │ │ │ - adcsvc pc, ip, r9, asr #4 │ │ │ │ + adcvc pc, ip, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8baf064 │ │ │ │ @ instruction: 0xf649e6c4 │ │ │ │ - vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ stccs 8, cr15, [r0, #-716] @ 0xfffffd34 │ │ │ │ - ldclge 4, cr15, [pc, #252]! @ 0xf3abc │ │ │ │ + ldclge 4, cr15, [pc, #252]! @ 0xf3a9c │ │ │ │ vrshl.s8 q15, q13, │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ ldrt pc, [r3], r9, lsr #17 @ │ │ │ │ - subvc pc, r4, r9, asr #4 │ │ │ │ + eorsvc pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8a2f064 │ │ │ │ vmax.s8 d30, d25, d28 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 d23, d12, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ ssat pc, #6, fp, lsl #17 @ │ │ │ │ - eorsvc pc, r8, r9, asr #4 │ │ │ │ + eorvc pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf894f064 │ │ │ │ vmin.s8 d30, d25, d14 │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmov.i32 d23, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ ldr pc, [r7], sp, lsl #17 │ │ │ │ - eorsne pc, ip, r9, asr #12 │ │ │ │ + eorne pc, ip, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf886f064 │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ ldr sl, [sp, #-3538]! @ 0xfffff22e │ │ │ │ - eorne pc, r4, r9, asr #12 │ │ │ │ + andsne pc, r4, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf87cf064 │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ ldr sl, [r3, #-3528]! @ 0xfffff238 │ │ │ │ - addsvc pc, r4, r9, asr #4 │ │ │ │ + addvc pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf872f064 │ │ │ │ vmin.s8 q15, , q14 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.i d23, d0, d0[7] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ ldrbt pc, [r5], -fp, ror #16 @ │ │ │ │ - rsbvc pc, r8, r9, asr #4 │ │ │ │ + subsvc pc, r8, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf864f064 │ │ │ │ vmax.s8 q15, , q15 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe667f85d │ │ │ │ - rscvc pc, r4, r9, asr #4 │ │ │ │ + sbcsvc pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf856f064 │ │ │ │ @ instruction: 0xf649e660 │ │ │ │ - vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q8, d0, d28 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ ldrb pc, [r9], -pc, asr #16 @ │ │ │ │ - addeq pc, r8, r9, asr #12 │ │ │ │ + rsbseq pc, r8, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf848f064 │ │ │ │ @ instruction: 0xf649e652 │ │ │ │ - vmla.i d16, d0, d0[4] │ │ │ │ + vmov.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ strb pc, [fp], -r1, asr #16 @ │ │ │ │ - andeq pc, r4, r9, asr #12 │ │ │ │ + rscsvc pc, r4, r9, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf83af064 │ │ │ │ vmax.s8 q15, , q2 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + vmla.i d23, d16, d0[5] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe63df833 │ │ │ │ @ instruction: 0xf6456871 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vmov.i32 d23, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ ldr pc, [sp], fp, lsr #16 │ │ │ │ - @ instruction: 0xf800f1b4 │ │ │ │ + @ instruction: 0xf810f1b4 │ │ │ │ str r2, [r6], r0, lsl #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addslt r4, r6, ip, ror #22 │ │ │ │ strvs lr, [r0], #-2512 @ 0xfffff630 │ │ │ │ ldmib r0, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf64d7802 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0640300 │ │ │ │ @ instruction: 0xf649f80d │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d17, d0, d0[1] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ ldrtmi pc, [r1], -r7, lsl #16 @ │ │ │ │ stmdami r1!, {r9, sp}^ │ │ │ │ - blx 0xfff31af8 │ │ │ │ - rsbne pc, r0, r9, asr #12 │ │ │ │ + blx 0xfff31ad8 │ │ │ │ + subsne pc, r0, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xfffcf063 │ │ │ │ andcs r4, r0, #6094848 @ 0x5d0000 │ │ │ │ cmnpmi pc, r4, lsr #8 @ p-variant is OBSOLETE │ │ │ │ - blx 0xffc31b10 │ │ │ │ + blx 0xffc31af0 │ │ │ │ ldrbtle r0, [r3], #-1504 @ 0xfffffa20 │ │ │ │ bicvs pc, r0, r4, lsl r4 @ │ │ │ │ @ instruction: 0xf414d179 │ │ │ │ cmnle sp, r0, asr #3 │ │ │ │ @ instruction: 0xf10004a1 │ │ │ │ strbteq r8, [r2], #-130 @ 0xffffff7e │ │ │ │ addhi pc, r8, r0, lsl #2 │ │ │ │ @ instruction: 0xf1000423 │ │ │ │ @ instruction: 0xf649808e │ │ │ │ - vmla.i d17, d0, d0[7] │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf063002e │ │ │ │ vrecps.f32 , , │ │ │ │ eorsmi r0, r9, pc, lsl #2 │ │ │ │ addhi pc, pc, r0, asr #32 │ │ │ │ teqpeq r0, r7, lsl r0 @ p-variant is OBSOLETE │ │ │ │ addhi pc, r6, r0, asr #32 │ │ │ │ orrpl pc, r1, r7, lsr #8 │ │ │ │ @ instruction: 0xf0212200 │ │ │ │ stmdami r9, {r0, r1, r2, r3, r4, r8}^ │ │ │ │ - blx 0xff231b60 │ │ │ │ - rsbsne pc, r8, r9, asr #12 │ │ │ │ + blx 0xff231b40 │ │ │ │ + rsbne pc, r8, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrne pc, [r8], #1609 @ 0x649 │ │ │ │ + strne pc, [r8], #1609 @ 0x649 │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xffc4f063 │ │ │ │ strbmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f74842 │ │ │ │ @ instruction: 0xf649fab5 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xf105ffb9 │ │ │ │ @ instruction: 0xf6480111 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xf649ffb1 │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf063002e │ │ │ │ subcs pc, r0, #684 @ 0x2ac │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ @ instruction: 0xf1a27c2d │ │ │ │ movtcs lr, #3400 @ 0xd48 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf64d9401 │ │ │ │ - vaddl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64c002f │ │ │ │ - vaddhn.i16 d23, q0, q10 │ │ │ │ + vmov.i32 d23, #262144 @ 0x00040000 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - @ instruction: 0xff02f1b3 │ │ │ │ + @ instruction: 0xff12f1b3 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff90f063 │ │ │ │ ldmdavs sl, {r0, r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf642d142 │ │ │ │ - vshr.s64 d22, d4, #64 │ │ │ │ + vaddl.s8 q11, d16, d4 │ │ │ │ andslt r0, r6, r2, lsr r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x0080f063 │ │ │ │ orrvc pc, r0, pc, asr #8 │ │ │ │ andcs r4, r0, #2162688 @ 0x210000 │ │ │ │ - blx 0xfb1c08 │ │ │ │ + blx 0xfb1be8 │ │ │ │ bicvs pc, r0, r4, lsl r4 @ │ │ │ │ ldmdami pc, {r0, r2, r7, ip, lr, pc} @ │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ pldw [r4], #-2611 @ 0xfffff5cd │ │ │ │ addle r5, r1, r0, asr #3 │ │ │ │ andcs r4, r0, #28, 16 @ 0x1c0000 │ │ │ │ - blx 0xc31c24 │ │ │ │ + blx 0xc31c04 │ │ │ │ @ instruction: 0xf57f04a1 │ │ │ │ andcs sl, r0, #504 @ 0x1f8 │ │ │ │ vst2.8 {d20-d21}, [pc :64], r9 │ │ │ │ @ instruction: 0xf7f75100 │ │ │ │ strbteq pc, [r2], #-2595 @ 0xfffff5dd @ │ │ │ │ svcge 0x0078f57f │ │ │ │ andcs r4, r0, #1441792 @ 0x160000 │ │ │ │ orrmi pc, r0, pc, asr #8 │ │ │ │ - blx 0x7b1c48 │ │ │ │ + blx 0x7b1c28 │ │ │ │ @ instruction: 0xf57f0423 │ │ │ │ ldmdami r3, {r1, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vst1.8 {d18-d21}, [pc], r0 │ │ │ │ @ instruction: 0xf7f74100 │ │ │ │ @ instruction: 0xe76afa11 │ │ │ │ andcs r4, r0, #16, 16 @ 0x100000 │ │ │ │ - blx 0x431c64 │ │ │ │ + blx 0x431c44 │ │ │ │ stmdami pc, {r2, r4, r5, r6, r8, r9, sl, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ strb pc, [fp, -r7, lsl #20]! @ │ │ │ │ - @ instruction: 0xff1cf1b3 │ │ │ │ + @ instruction: 0xff2cf1b3 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq pc, r3, r4, ror #1 │ │ │ │ - eorseq pc, r3, r4, lsr #3 │ │ │ │ - eorseq pc, r3, r0, lsl r2 @ │ │ │ │ - eorseq pc, r3, r0, ror r2 @ │ │ │ │ + ldrsbteq pc, [r3], -r4 @ │ │ │ │ + mlaseq r3, r4, r1, pc @ │ │ │ │ + eorseq pc, r3, r0, lsl #4 │ │ │ │ + eorseq pc, r3, r0, ror #4 │ │ │ │ addseq ip, r4, r8, ror #28 │ │ │ │ addseq ip, r4, r0, lsl #29 │ │ │ │ addseq ip, r4, r8, lsr #29 │ │ │ │ @ instruction: 0x0094ced0 │ │ │ │ addseq ip, r4, r8, ror #29 │ │ │ │ addseq ip, r4, r0, lsl #30 │ │ │ │ addseq ip, r4, r0, asr #31 │ │ │ │ @@ -232993,25 +232985,25 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addslt r4, r6, sp, lsl #23 │ │ │ │ strhi lr, [r0, #-2512] @ 0xfffff630 │ │ │ │ ldmib r0, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf64d6702 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0630300 │ │ │ │ @ instruction: 0xf649ff11 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d17, d0, d0[1] │ │ │ │ @ instruction: 0xf063002e │ │ │ │ strbmi pc, [r1], -fp, lsl #30 @ │ │ │ │ stmmi r2, {r9, sp} │ │ │ │ @ instruction: 0xf9fcf7f7 │ │ │ │ - rsbne pc, r0, r9, asr #12 │ │ │ │ + subsne pc, r0, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff00f063 │ │ │ │ andcs r4, r0, #8257536 @ 0x7e0000 │ │ │ │ cmnpmi pc, r5, lsr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf9f0f7f7 │ │ │ │ @ instruction: 0xf10005e8 │ │ │ │ @ instruction: 0xf41580b2 │ │ │ │ @@ -233019,91 +233011,91 @@ │ │ │ │ @ instruction: 0xf41580b8 │ │ │ │ @ instruction: 0xf04051c0 │ │ │ │ strteq r8, [r9], #188 @ 0xbc │ │ │ │ sbchi pc, r0, r0, lsl #2 │ │ │ │ @ instruction: 0xf100046a │ │ │ │ strteq r8, [fp], #-198 @ 0xffffff3a │ │ │ │ sbchi pc, ip, r0, lsl #2 │ │ │ │ - rsbne pc, ip, r9, asr #12 │ │ │ │ + subsne pc, ip, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr0, cr3, {3} │ │ │ │ tstpeq pc, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0404031 │ │ │ │ @ instruction: 0xf01680cd │ │ │ │ @ instruction: 0xf0400130 │ │ │ │ vld4. {d8-d11}, [r6], r4 │ │ │ │ andcs r5, r0, #1073741856 @ 0x40000020 │ │ │ │ tstpeq pc, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f74868 │ │ │ │ @ instruction: 0xf649f9c5 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.i d17, d0, d0[6] │ │ │ │ vhadd.s8 d16, d2, d30 │ │ │ │ - vmvn.i32 q10, #134217728 @ 0x08000000 │ │ │ │ + vmlsl.s q10, d0, d0[6] │ │ │ │ @ instruction: 0xf0630632 │ │ │ │ ldrtmi pc, [r9], -r5, asr #29 @ │ │ │ │ stmdami r2!, {r9, sp}^ │ │ │ │ - strcc pc, [r4, r8, asr #12] │ │ │ │ + ldrbcc pc, [r4, -r8, asr #12]! @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ @ instruction: 0xf9b2f7f7 │ │ │ │ - adcne pc, r0, r9, asr #12 │ │ │ │ + addsne pc, r0, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr6, cr3, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf8d4a805 │ │ │ │ @ instruction: 0xf1a28024 │ │ │ │ movtcs lr, #3154 @ 0xc52 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf64c6701 │ │ │ │ - vabal.s8 , d0, d20 │ │ │ │ + vorr.i32 d23, #262144 @ 0x00040000 │ │ │ │ strls r0, [r0, #-1330] @ 0xffffface │ │ │ │ - mrc2 1, 0, pc, cr0, cr3, {5} │ │ │ │ + mcr2 1, 1, pc, cr0, cr3, {5} @ │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ cdp2 0, 9, cr15, cr14, cr3, {3} │ │ │ │ - adcne pc, ip, r9, asr #12 │ │ │ │ + addsne pc, ip, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 9, cr15, cr8, cr3, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf8d4a805 │ │ │ │ @ instruction: 0xf1a28028 │ │ │ │ movtcs lr, #3124 @ 0xc34 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-1793] @ 0xfffff8ff │ │ │ │ - ldc2l 1, cr15, [r6, #716]! @ 0x2cc │ │ │ │ + mcr2 1, 0, pc, cr6, cr3, {5} @ │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ cdp2 0, 8, cr15, cr4, cr3, {3} │ │ │ │ - addne pc, r4, r9, asr #12 │ │ │ │ + rsbsne pc, r4, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 7, cr15, cr14, cr3, {3} │ │ │ │ tstpeq r1, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - addcc pc, r0, r8, asr #12 │ │ │ │ + rsbscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 7, cr15, cr6, cr3, {3} │ │ │ │ - addne pc, ip, r9, asr #12 │ │ │ │ + rsbsne pc, ip, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 7, cr15, cr0, cr3, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ stcvc 8, cr10, [r4], #-20 @ 0xffffffec │ │ │ │ stc 1, cr15, [ip], {162} @ 0xa2 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ strls r0, [r0, #-303] @ 0xfffffed1 │ │ │ │ @ instruction: 0xf6499102 │ │ │ │ - vsra.s64 d17, d8, #64 │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ tstls r1, lr, lsr #2 │ │ │ │ @ instruction: 0xf1b34619 │ │ │ │ - strtmi pc, [r1], -r7, asr #27 │ │ │ │ + @ instruction: 0x4621fdd7 │ │ │ │ @ instruction: 0xf063a805 │ │ │ │ - blmi 0xaf37cc │ │ │ │ - blls 0x64dee4 │ │ │ │ + blmi 0xaf37ac │ │ │ │ + blls 0x64dec4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_abt │ │ │ │ - addsvs pc, r4, r2, asr #12 │ │ │ │ + addvs pc, r4, r2, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06341f0 │ │ │ │ @ instruction: 0xf44fbe45 │ │ │ │ stmdami r3!, {r7, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ pldw [r5], #-2303 @ 0xfffff701 │ │ │ │ @@ -233130,20 +233122,20 @@ │ │ │ │ @ instruction: 0xf8d4f7f7 │ │ │ │ ldmdami r1, {r2, r3, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ ldr pc, [r6, -pc, asr #17]! │ │ │ │ andcs r4, r0, #983040 @ 0xf0000 │ │ │ │ @ instruction: 0xf8caf7f7 │ │ │ │ @ instruction: 0xf1b3e72d │ │ │ │ - svclt 0x0000fddf │ │ │ │ + svclt 0x0000fdef │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq pc, r3, r4, ror #1 │ │ │ │ - eorseq pc, r3, r4, lsr #3 │ │ │ │ - eorseq pc, r3, r0, lsl r2 @ │ │ │ │ - eorseq pc, r3, r0, ror r2 @ │ │ │ │ + ldrsbteq pc, [r3], -r4 @ │ │ │ │ + mlaseq r3, r4, r1, pc @ │ │ │ │ + eorseq pc, r3, r0, lsl #4 │ │ │ │ + eorseq pc, r3, r0, ror #4 │ │ │ │ addseq ip, r4, r8, ror #28 │ │ │ │ addseq ip, r4, r0, lsl #29 │ │ │ │ addseq ip, r4, r8, lsr #29 │ │ │ │ @ instruction: 0x0094ced0 │ │ │ │ addseq ip, r4, r8, ror #29 │ │ │ │ addseq ip, r4, r0, lsl #30 │ │ │ │ addseq ip, r4, r0, asr #31 │ │ │ │ @@ -233156,170 +233148,170 @@ │ │ │ │ ldrmi r4, [r8], ip, lsl #12 │ │ │ │ ldmib sp, {r1, r4, r8, r9, sl, fp, ip, pc}^ │ │ │ │ andls r9, r7, #77824 @ 0x13000 │ │ │ │ ldrsblt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ ldc2 0, cr15, [r8, #396] @ 0x18c │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ movwpl pc, #34214 @ 0x85a6 @ │ │ │ │ - blcc 0x4fc380 │ │ │ │ - sbcsne pc, r0, #76546048 @ 0x4900000 │ │ │ │ + blcc 0x4fc360 │ │ │ │ + sbcne pc, r0, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf8d34605 │ │ │ │ ldmdavs fp, {r4, r7, r9, ip, sp} │ │ │ │ - blx 0xff7b065e │ │ │ │ + blx 0xffbb063e │ │ │ │ vhsub.s8 d18, d15, d0 │ │ │ │ - vmla.f d19, d0, d0[0] │ │ │ │ + vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46100133 │ │ │ │ eorcc pc, r2, r1, asr r8 @ │ │ │ │ adcmi r3, r3, #1342177280 @ 0x50000000 │ │ │ │ andcc sp, r1, r2, lsl r0 │ │ │ │ svcvc 0x00bcf5b0 │ │ │ │ @ instruction: 0x4623d1f6 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - sbcsne pc, r4, #76546048 @ 0x4900000 │ │ │ │ + sbcne pc, r4, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blx 0xff1b068e │ │ │ │ + blx 0xff5b066e │ │ │ │ andlt r4, r9, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stcllt 0, cr15, [ip, #-396]! @ 0xfffffe74 │ │ │ │ - blx 0x1bcc22 │ │ │ │ + blx 0x1bcc02 │ │ │ │ stmiavs ip, {r8, ip}^ │ │ │ │ ldrtmi fp, [r0], -r4, asr #3 │ │ │ │ strbmi r9, [r3], -r7, lsl #20 │ │ │ │ - blge 0x1ae714 │ │ │ │ + blge 0x1ae6f4 │ │ │ │ stmdbvc r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r0, lsr #15 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0634ff0 │ │ │ │ andlt fp, r9, r9, asr sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strcc lr, [r1], #-2513 @ 0xfffff62f │ │ │ │ - bls 0x2c58b0 │ │ │ │ + bls 0x2c5890 │ │ │ │ andls r2, r0, #1073741824 @ 0x40000000 │ │ │ │ - adcsne pc, r8, #76546048 @ 0x4900000 │ │ │ │ + adcne pc, r8, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blge 0x22e754 │ │ │ │ + blge 0x22e734 │ │ │ │ svclt 0x00182c00 │ │ │ │ stmib sp, {r1, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd7902 │ │ │ │ @ instruction: 0xf1b38004 │ │ │ │ - strtmi pc, [r8], -r9, lsl #23 │ │ │ │ + @ instruction: 0x4628fb99 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0634ff0 │ │ │ │ svclt 0x0000bd33 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r8], r9, lsl #1 │ │ │ │ ldrmi r4, [r5], -fp, lsl #13 │ │ │ │ tstvc r3, #3620864 @ 0x374000 │ │ │ │ cdpls 0, 1, cr9, cr2, cr6, {0} │ │ │ │ - bls 0x66e7d8 │ │ │ │ + bls 0x66e7b8 │ │ │ │ @ instruction: 0xf0639307 │ │ │ │ msrlt SPSR_f, #1728 @ 0x6c0 │ │ │ │ strmi r2, [r4], -r0, lsl #4 │ │ │ │ - cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8514610 │ │ │ │ andcc r3, r5, #34 @ 0x22 │ │ │ │ andle r4, r9, fp, asr r5 │ │ │ │ @ instruction: 0xf5b03001 │ │ │ │ ldrhle r7, [r6, #252]! @ 0xfc │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stclt 0, cr15, [r6, #-396] @ 0xfffffe74 │ │ │ │ - blx 0x1bccee │ │ │ │ + blx 0x1bccce │ │ │ │ @ instruction: 0xf8d11100 │ │ │ │ @ instruction: 0xf1bbb010 │ │ │ │ andsle r0, sl, r0, lsl #30 │ │ │ │ strtmi r9, [sl], -r7, lsl #22 │ │ │ │ stmib sp, {r1, r2, fp, ip, pc}^ │ │ │ │ strbmi r7, [r3], -r1, lsl #6 │ │ │ │ - bls 0x1ee7ec │ │ │ │ + bls 0x1ee7cc │ │ │ │ ldrbmi r9, [r8, r0, lsl #12] │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stcllt 0, cr15, [lr], #396 @ 0x18c │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf6498ff0 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ pldw [r5, #-3355] @ 0xfffff2e5 │ │ │ │ andle r5, sp, #128, 30 @ 0x200 │ │ │ │ - sbcsvc pc, r0, #72, 12 @ 0x4800000 │ │ │ │ + sbcvc pc, r0, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ tstcs r1, fp, lsr #12 │ │ │ │ @ instruction: 0xf1b34620 │ │ │ │ - strtmi pc, [r1], -r1, lsr #22 │ │ │ │ + @ instruction: 0x4621fb31 │ │ │ │ @ instruction: 0xf192200a │ │ │ │ sbfx pc, r1, #26, #32 │ │ │ │ ldrtmi r4, [r0], -lr, ror #4 │ │ │ │ cdp2 0, 3, cr15, cr8, cr8, {0} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ ldrtmi sp, [r1], -sl, ror #1 │ │ │ │ - adcpl pc, ip, r8, asr #12 │ │ │ │ + addspl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [ip], #396 @ 0x18c │ │ │ │ svclt 0x0000e7eb │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b334 │ │ │ │ + bl 0xfec4b314 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf063460e │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r3], -r0, asr #32 │ │ │ │ andcs r4, r4, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf6492101 │ │ │ │ - vmla.i d17, d16, d0[6] │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf191002e │ │ │ │ - ldccs 14, cr15, [pc, #-804] @ 0xf3e38 │ │ │ │ + ldccs 14, cr15, [pc, #-804] @ 0xf3e18 │ │ │ │ vmla.i8 d29, d2, d21 │ │ │ │ - vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ + vmla.i d20, d0, d0[6] │ │ │ │ @ instruction: 0x46290032 │ │ │ │ ldc2l 0, cr15, [sl], {99} @ 0x63 │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbsvc pc, r4, r0, asr #12 │ │ │ │ + rsbvc pc, r4, r0, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r0], {99} @ 0x63 │ │ │ │ eorcs r4, r0, r1, lsr #12 │ │ │ │ ldc2 1, cr15, [r2, #-584] @ 0xfffffdb8 │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ strtmi pc, [r3], -r9, lsr #28 │ │ │ │ tstcs r1, r5, lsl #4 │ │ │ │ - rscsne pc, r0, r9, asr #12 │ │ │ │ + rscne pc, r0, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcr2 1, 5, pc, cr6, cr1, {4} @ │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0634070 │ │ │ │ vfma.f32 , q7, │ │ │ │ - vqdmlal.s q11, d16, d0[2] │ │ │ │ - bl 0x1b4e80 │ │ │ │ + vrsra.s64 d22, d24, #64 │ │ │ │ + bl 0x1b4e60 │ │ │ │ @ instruction: 0xf6400385 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ @ instruction: 0xf8d30032 │ │ │ │ @ instruction: 0xf06312e0 │ │ │ │ ldrb pc, [r1, sp, lsr #25] @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ svclt 0x00004770 │ │ │ │ ldcle 8, cr2, [lr], {38} @ 0x26 │ │ │ │ - blle 0x6be1e8 │ │ │ │ + blle 0x6be1c8 │ │ │ │ ldmdale r5, {r1, r2, r5, fp, sp} │ │ │ │ @ instruction: 0xf000e8df │ │ │ │ @ instruction: 0x16161616 │ │ │ │ ldmdacc ip!, {r1, r2, r4, lr} │ │ │ │ @ instruction: 0x16161616 │ │ │ │ ldrtne r3, [r8], -r0, asr #24 │ │ │ │ ldrne r1, [r4], #-1046 @ 0xfffffbea │ │ │ │ @@ -233327,38 +233319,38 @@ │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ andseq r1, r6, r6, lsl r6 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf5a04770 │ │ │ │ - blcs 0x38d028 │ │ │ │ - blcs 0x3aa604 │ │ │ │ + blcs 0x38d008 │ │ │ │ + blcs 0x3aa5e4 │ │ │ │ andge sp, r1, #244, 16 @ 0xf40000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r4, pc, r9, lsl r2 @ │ │ │ │ - andeq r4, pc, r9, lsl r2 @ │ │ │ │ - andeq r4, pc, r9, lsl r2 @ │ │ │ │ - andeq r4, pc, r5, lsl r2 @ │ │ │ │ - andeq r4, pc, r5, lsl r2 @ │ │ │ │ - andeq r4, pc, r5, lsl r2 @ │ │ │ │ - andeq r4, pc, r9, lsl r2 @ │ │ │ │ - andeq r4, pc, r9, lsl r2 @ │ │ │ │ - andeq r4, pc, r9, lsl r2 @ │ │ │ │ - andeq r4, pc, r9, lsl r2 @ │ │ │ │ - andeq r4, pc, r9, lsl r2 @ │ │ │ │ + strdeq r4, [pc], -r9 │ │ │ │ + strdeq r4, [pc], -r9 │ │ │ │ + strdeq r4, [pc], -r9 │ │ │ │ + strdeq r4, [pc], -r5 │ │ │ │ + strdeq r4, [pc], -r5 │ │ │ │ + strdeq r4, [pc], -r5 │ │ │ │ + strdeq r4, [pc], -r9 │ │ │ │ + strdeq r4, [pc], -r9 │ │ │ │ + strdeq r4, [pc], -r9 │ │ │ │ + strdeq r4, [pc], -r9 │ │ │ │ + strdeq r4, [pc], -r9 │ │ │ │ andcs r2, r0, #14 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #13 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #12 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldmdble r3!, {r1, r3, r7, r9, lr} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b484 │ │ │ │ + bl 0xfec4b464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ stmdavc r3, {r0, r1, sp, lr, pc} │ │ │ │ adcmi fp, r5, #3850240 @ 0x3ac000 │ │ │ │ movwcs sp, #6418 @ 0x1912 │ │ │ │ @ instruction: 0x461a1931 │ │ │ │ @@ -233380,15 +233372,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b4fc │ │ │ │ + bl 0xfec4b4dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ ldc2l 0, cr15, [r4], #-68 @ 0xffffffbc │ │ │ │ strmi fp, [r3], -r8, ror #2 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ @@ -233400,15 +233392,15 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b54c │ │ │ │ + bl 0xfec4b52c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andscs r4, r0, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ mcrr2 0, 1, pc, ip, cr1 @ │ │ │ │ ldmib r4, {r3, r7, r8, ip, sp, pc}^ │ │ │ │ subvs r2, r1, r0, lsl #2 │ │ │ │ @@ -233422,15 +233414,15 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b5a4 │ │ │ │ + bl 0xfec4b584 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ stc2 0, cr15, [r0], #-68 @ 0xffffffbc │ │ │ │ strmi fp, [r3], -r8, ror #2 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ @@ -233442,20 +233434,20 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b5f4 │ │ │ │ + bl 0xfec4b5d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andscs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0xfff3044e │ │ │ │ + blx 0xfff3042e │ │ │ │ @ instruction: 0x4603b1b8 │ │ │ │ andcs r8, r0, r2, lsr #16 │ │ │ │ stmdahi r2!, {r1, r3, r4, pc}^ │ │ │ │ ldmib r4, {r1, r3, r4, r6, pc}^ │ │ │ │ addsvs r2, r9, r2, lsl #2 │ │ │ │ ldmib r4, {r1, r3, r4, r6, sp, lr}^ │ │ │ │ tstvs r9, r4, lsl #2 │ │ │ │ @@ -233467,22 +233459,22 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b658 │ │ │ │ + bl 0xfec4b638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andscs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ msrlt CPSR_, #203776 @ 0x31c00 │ │ │ │ @ instruction: 0x2000f9b0 │ │ │ │ - bcs 0x185c80 │ │ │ │ + bcs 0x185c60 │ │ │ │ eorhi sp, r2, r5, lsl r8 │ │ │ │ ldmdahi sl, {sp}^ │ │ │ │ ldmdavs sl, {r1, r5, r6, pc}^ │ │ │ │ stmib r4, {r0, r3, r4, r7, fp, sp, lr}^ │ │ │ │ ldmvs sl, {r1, r8, sp}^ │ │ │ │ stmib r4, {r0, r3, r4, r8, fp, sp, lr}^ │ │ │ │ ldmdbvs fp, {r2, r8, sp}^ │ │ │ │ @@ -233498,20 +233490,20 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b6d4 │ │ │ │ + bl 0xfec4b6b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ eorcs r4, r0, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0xfe33052e │ │ │ │ + blx 0xfe33050e │ │ │ │ @ instruction: 0x4603b1b8 │ │ │ │ andcs r8, r0, r2, lsr #16 │ │ │ │ stmdahi r2!, {r1, r3, r4, pc}^ │ │ │ │ ldmib r4, {r1, r3, r4, r6, pc}^ │ │ │ │ sbcsvs r2, r9, r2, lsl #2 │ │ │ │ ldmib r4, {r1, r3, r4, r7, sp, lr}^ │ │ │ │ cmpvs r9, r4, lsl #2 │ │ │ │ @@ -233523,22 +233515,22 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b738 │ │ │ │ + bl 0xfec4b718 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ eorcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ msrlt CPSR_, #89088 @ 0x15c00 │ │ │ │ @ instruction: 0x2000f9b0 │ │ │ │ - bcs 0x185d60 │ │ │ │ + bcs 0x185d40 │ │ │ │ eorhi sp, r2, r5, lsl r8 │ │ │ │ ldmdahi sl, {sp}^ │ │ │ │ ldmvs sl, {r1, r5, r6, pc} │ │ │ │ stmib r4, {r0, r3, r4, r6, r7, fp, sp, lr}^ │ │ │ │ ldmdbvs sl, {r1, r8, sp} │ │ │ │ stmib r4, {r0, r3, r4, r6, r8, fp, sp, lr}^ │ │ │ │ ldmibvs fp, {r2, r8, sp} │ │ │ │ @@ -233554,15 +233546,15 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b7b4 │ │ │ │ + bl 0xfec4b794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ orrlt pc, r8, r9, lsl fp @ │ │ │ │ strmi r6, [r3], -r2, lsl #16 │ │ │ │ andcs r6, r0, r2, lsr #32 │ │ │ │ @@ -233575,20 +233567,20 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b808 │ │ │ │ + bl 0xfec4b7e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ subcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0xffcb0660 │ │ │ │ + blx 0xffcb0640 │ │ │ │ eorle r2, sp, r0, lsl #16 │ │ │ │ stmdavs r2!, {r0, r1, r9, sl, lr} │ │ │ │ andsvs r2, sl, r0 │ │ │ │ subsvs r6, sl, r2, lsr #17 │ │ │ │ addsvs r6, sl, r2, lsr #18 │ │ │ │ sbcsvs r6, sl, r2, lsr #19 │ │ │ │ tstvs sl, r2, lsr #20 │ │ │ │ @@ -233611,15 +233603,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b898 │ │ │ │ + bl 0xfec4b878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ cmnplt r8, r7, lsr #21 @ p-variant is OBSOLETE │ │ │ │ strmi r6, [r3], -r2, lsl #16 │ │ │ │ andcs r6, r0, r2, lsr #32 │ │ │ │ @@ -233631,15 +233623,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b8e8 │ │ │ │ + bl 0xfec4b8c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andscs r4, r0, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ cmnplt r8, pc, ror sl @ p-variant is OBSOLETE │ │ │ │ strmi r6, [r3], -r2, lsl #16 │ │ │ │ andcs r6, r0, r1, asr #16 │ │ │ │ @@ -233651,73 +233643,73 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b938 │ │ │ │ + bl 0xfec4b918 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0x46024615 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ @ instruction: 0xf85c2103 │ │ │ │ @ instruction: 0xf8d00004 │ │ │ │ strls r0, [r0, #-656] @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74c3018 │ │ │ │ - mullt r3, r0, pc @ │ │ │ │ + andlt lr, r3, r0, lsr #31 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq fp, r1, r4, lsr #14 │ │ │ │ + addeq fp, r1, r4, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b984 │ │ │ │ + bl 0xfec4b964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0x46024615 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ @ instruction: 0xf85c2104 │ │ │ │ @ instruction: 0xf8d00004 │ │ │ │ strls r0, [r0, #-656] @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74c3018 │ │ │ │ - andlt lr, r3, sl, ror #30 │ │ │ │ + andlt lr, r3, sl, ror pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq fp, [r1], r8 │ │ │ │ + strdeq fp, [r1], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b9d0 │ │ │ │ + bl 0xfec4b9b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sp], -r0, ror #31 │ │ │ │ ldmdbmi r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0x46024614 │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r1, {r0, r2, r7, ip, sp, pc}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ strls r9, [r0], #-2312 @ 0xfffff6f8 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r9, lsl #24 │ │ │ │ smlabtpl r1, sp, r9, lr │ │ │ │ @ instruction: 0x71adf44f │ │ │ │ @ instruction: 0xf74c9403 │ │ │ │ - andlt lr, r5, lr, lsr pc │ │ │ │ + andlt lr, r5, lr, asr #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq fp, r1, r8, lsl #13 │ │ │ │ + addeq fp, r1, r8, lsr #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0xf5b2b1ba │ │ │ │ ldmdale r6, {r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ @@ -233744,27 +233736,27 @@ │ │ │ │ stmdbeq r4, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46934690 │ │ │ │ strcs lr, [r0], -sp, asr #19 │ │ │ │ ldrtmi lr, [r0], -r9 │ │ │ │ stcvs 8, cr15, [r4], {73} @ 0x49 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strmi r3, [r0, #1288]! @ 0x508 │ │ │ │ - bleq 0x3329d0 │ │ │ │ + bleq 0x3329b0 │ │ │ │ stmdavs lr!, {r0, r1, r2, r5, ip, lr, pc} │ │ │ │ - blle 0xa800b4 │ │ │ │ + blle 0xa80094 │ │ │ │ @ instruction: 0xf855d0f1 │ │ │ │ ldrtmi r1, [fp], -r4, lsl #24 │ │ │ │ @ instruction: 0x46504632 │ │ │ │ @ instruction: 0xf99af011 │ │ │ │ stceq 8, cr15, [r4], {73} @ 0x49 │ │ │ │ - blls 0x120f4c │ │ │ │ - blcs 0xfc8d0 │ │ │ │ + blls 0x120f2c │ │ │ │ + blcs 0xfc8b0 │ │ │ │ vst4. {d29,d31,d33,d35}, [pc :128], r6 │ │ │ │ @ instruction: 0xf6c74170 │ │ │ │ - bl 0xfe9510d8 │ │ │ │ + bl 0xfe9510b8 │ │ │ │ adcsmi r0, r0, #11 │ │ │ │ ldrtmi fp, [r3], #3878 @ 0xf26 │ │ │ │ @ instruction: 0x468b4630 │ │ │ │ @ instruction: 0xf175e7da │ │ │ │ tstpcs r6, #1984 @ p-variant is OBSOLETE @ 0x7c0 │ │ │ │ ldr r6, [fp, r3]! │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @@ -233773,19 +233765,19 @@ │ │ │ │ mcrls 7, 0, lr, cr1, cr5, {5} │ │ │ │ @ instruction: 0xe7ab2416 │ │ │ │ ldc2 1, cr15, [r0, #-468] @ 0xfffffe2c │ │ │ │ andvs r2, r3, ip, lsl #6 │ │ │ │ movwcs lr, #6060 @ 0x17ac │ │ │ │ strb r9, [r3, r0, lsl #6] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4bb20 │ │ │ │ + bl 0xfec4bb00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ vmax.s8 d20, d1, d4 │ │ │ │ - vsubhn.i16 d16, q8, q8 │ │ │ │ + @ instruction: 0xf2c00690 │ │ │ │ andcs r0, pc, #52, 12 @ 0x3400000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf86cf011 │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0116868 │ │ │ │ rsbvs pc, r0, r5, ror #16 │ │ │ │ @@ -233793,16 +233785,16 @@ │ │ │ │ stmiavs r8!, {r2, r3, r4, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf85ef011 │ │ │ │ andscs r6, r0, #160 @ 0xa0 │ │ │ │ mvnvs pc, r6, lsl #10 │ │ │ │ @ instruction: 0xf01168e8 │ │ │ │ rscvs pc, r0, r7, asr r8 @ │ │ │ │ stcvc 3, cr2, [sl], #-0 │ │ │ │ - bvs 0x1b919f8 │ │ │ │ - bvs 0xfeb8d2fc │ │ │ │ + bvs 0x1b919d8 │ │ │ │ + bvs 0xfeb8d2dc │ │ │ │ @ instruction: 0xf8c462a2 │ │ │ │ @ instruction: 0xf8c43011 │ │ │ │ @ instruction: 0xf8c43015 │ │ │ │ @ instruction: 0xf8c43019 │ │ │ │ eorvs r3, r3, #29 │ │ │ │ strbtvc r7, [r3], #-3179 @ 0xfffff395 │ │ │ │ strtvc r7, [r3], #3243 @ 0xcab │ │ │ │ @@ -233825,19 +233817,19 @@ │ │ │ │ eorcc pc, r1, r4, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4bbf0 │ │ │ │ + bl 0xfec4bbd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ vmax.s8 d20, d1, d4 │ │ │ │ - vsubhn.i16 d16, q8, q8 │ │ │ │ + @ instruction: 0xf2c00690 │ │ │ │ andcs r0, pc, #52, 12 @ 0x3400000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf804f011 │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0106868 │ │ │ │ strdvs pc, [r0], #-253 @ 0xffffff03 @ │ │ │ │ @@ -233875,19 +233867,19 @@ │ │ │ │ eorcc pc, r1, r4, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4bcb8 │ │ │ │ + bl 0xfec4bc98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ vmax.s8 d20, d1, d4 │ │ │ │ - vsubhn.i16 d16, q8, q8 │ │ │ │ + @ instruction: 0xf2c00690 │ │ │ │ andcs r0, pc, #52, 12 @ 0x3400000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xffc2f010 │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0106868 │ │ │ │ strhtvs pc, [r0], #-251 @ 0xffffff05 @ │ │ │ │ @@ -233895,16 +233887,16 @@ │ │ │ │ stmiavs r8!, {r2, r3, r4, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xffb4f010 │ │ │ │ andscs r6, r0, #160 @ 0xa0 │ │ │ │ mvnvs pc, r6, lsl #10 │ │ │ │ @ instruction: 0xf01068e8 │ │ │ │ rscvs pc, r0, sp, lsr #31 │ │ │ │ stcvc 3, cr2, [sl], #-0 │ │ │ │ - bvs 0x1b91b90 │ │ │ │ - bvs 0xfeb8d494 │ │ │ │ + bvs 0x1b91b70 │ │ │ │ + bvs 0xfeb8d474 │ │ │ │ @ instruction: 0xf8c462a2 │ │ │ │ @ instruction: 0xf8c43011 │ │ │ │ @ instruction: 0xf8c43015 │ │ │ │ @ instruction: 0xf8c43019 │ │ │ │ eorvs r3, r3, #29 │ │ │ │ strbtvc r7, [r3], #-3179 @ 0xfffff395 │ │ │ │ strtvc r7, [r3], #3243 @ 0xcab │ │ │ │ @@ -233927,19 +233919,19 @@ │ │ │ │ eorcc pc, r1, r4, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4bd88 │ │ │ │ + bl 0xfec4bd68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ vmax.s8 d20, d1, d4 │ │ │ │ - vsubhn.i16 d16, q8, q8 │ │ │ │ + @ instruction: 0xf2c00690 │ │ │ │ andcs r0, pc, #52, 12 @ 0x3400000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff5af010 │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0106868 │ │ │ │ rsbvs pc, r0, r3, asr pc @ │ │ │ │ @@ -233985,37 +233977,37 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r9, sl, lr} │ │ │ │ ldrmi fp, [r6], -pc, lsl #1 │ │ │ │ ldrdge pc, [r8], -r0 │ │ │ │ @ instruction: 0xf8d34680 │ │ │ │ strmi r3, [ip], -r8, asr #1 │ │ │ │ - bvs 0x179c0d0 │ │ │ │ + bvs 0x179c0b0 │ │ │ │ @ instruction: 0xf00042b2 │ │ │ │ ldmibvs sl, {r1, r2, r3, r4, r6, r7, pc}^ │ │ │ │ @ instruction: 0xf00042b2 │ │ │ │ - bvs 0xfe7d4ef0 │ │ │ │ + bvs 0xfe7d4ed0 │ │ │ │ @ instruction: 0xf00042b3 │ │ │ │ @ instruction: 0xf8d1813a │ │ │ │ ldmib r4, {r3, r6, ip, pc}^ │ │ │ │ ldmib r4, {r2, r3, r8, r9, sp}^ │ │ │ │ - b 0x1577cd4 │ │ │ │ + b 0x1577cb4 │ │ │ │ andle r0, sp, r3, lsl #2 │ │ │ │ cmppvc r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrtmi r6, [r1], #-2057 @ 0xfffff7f7 │ │ │ │ stmdbvs r0!, {r0, r3, fp, ip} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdbvs r1!, {r3, r9, fp, ip}^ │ │ │ │ @ instruction: 0x0c01eb6c │ │ │ │ - bleq 0x170d0c │ │ │ │ + bleq 0x170cec │ │ │ │ @ instruction: 0x0c06e9cd │ │ │ │ andscc lr, r2, pc, asr #20 │ │ │ │ @ instruction: 0x212dbf0c │ │ │ │ - b 0x10fd290 │ │ │ │ + b 0x10fd270 │ │ │ │ tstls r1, r3 │ │ │ │ movweq pc, #45935 @ 0xb36f @ │ │ │ │ @ instruction: 0xf0159700 │ │ │ │ vbit d16, d2, d0 │ │ │ │ tstls ip, r7 │ │ │ │ andcs pc, fp, #134217731 @ 0x8000003 │ │ │ │ mlane fp, r4, r8, pc @ │ │ │ │ @@ -234025,287 +234017,287 @@ │ │ │ │ @ instruction: 0xf0159302 │ │ │ │ svclt 0x000c0304 │ │ │ │ rsbscs r2, r8, #-805306366 @ 0xd0000002 │ │ │ │ andls r2, r3, #0, 18 │ │ │ │ svclt 0x000c9009 │ │ │ │ rsbscs r2, r0, #805306375 @ 0x30000007 │ │ │ │ movwls r9, #53764 @ 0xd204 │ │ │ │ - rscspl pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + rscpl pc, ip, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blvc 0x4b0368 │ │ │ │ + blvc 0x4b0348 │ │ │ │ tstcs r1, r3, lsr r6 │ │ │ │ stc 6, cr4, [sp, #320] @ 0x140 │ │ │ │ @ instruction: 0xf1b27b0a │ │ │ │ - @ instruction: 0xf1b9fccb │ │ │ │ + @ instruction: 0xf1b9fcdb │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf1c08087 │ │ │ │ @ instruction: 0xf64d0349 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ tstcs r1, pc, lsr #4 │ │ │ │ ldrbmi r9, [r0], -r0, lsl #4 │ │ │ │ - eorvs pc, r4, #78643200 @ 0x4b00000 │ │ │ │ + andsvs pc, r4, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ - ldc2 1, cr15, [r6], #712 @ 0x2c8 │ │ │ │ + stc2l 1, cr15, [r6], {178} @ 0xb2 │ │ │ │ mulcc ip, r8, r8 │ │ │ │ rsble r2, r1, r0, lsl #22 │ │ │ │ @ instruction: 0xf0151bbf │ │ │ │ @ instruction: 0xf8940580 │ │ │ │ - b 0x14bce10 │ │ │ │ + b 0x14bcdf0 │ │ │ │ stmdbls ip, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sadd16mi fp, sp, r8 │ │ │ │ svceq 0x0000f1bb │ │ │ │ stmdbcs r0, {r0, r2, r3, r5, r6, ip, lr, pc} │ │ │ │ adchi pc, r2, r0 │ │ │ │ stmdbcs r0, {r0, r2, r3, r8, fp, ip, pc} │ │ │ │ sbcshi pc, r1, r0, asr #32 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf64d8178 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf64b022f │ │ │ │ - vmla.f d21, d16, d0[4] │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf64b012e │ │ │ │ - vmla.i d21, d16, d0[5] │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf64b002e │ │ │ │ - vqdmlsl.s , d16, d0[7] │ │ │ │ + vqshl.s64 , q6, #0 │ │ │ │ @ instruction: 0xf64b072e │ │ │ │ - @ instruction: 0xf2c056f0 │ │ │ │ + vmlsl.s , d16, d0[4] │ │ │ │ ldrmi r0, [r4], -lr, lsr #12 │ │ │ │ @ instruction: 0x46964694 │ │ │ │ @ instruction: 0xf64be01e │ │ │ │ - vmul.f d21, d16, d0[3] │ │ │ │ + @ instruction: 0xf2c059bc │ │ │ │ strb r0, [r4, -lr, lsr #18]! │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf64d80e1 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf64b022f │ │ │ │ - vmla.i d21, d16, d0[5] │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf64b002e │ │ │ │ - @ instruction: 0xf2c054f4 │ │ │ │ + vmls.i d21, d16, d0[5] │ │ │ │ @ instruction: 0xf64b042e │ │ │ │ - @ instruction: 0xf2c056f0 │ │ │ │ + vmlsl.s , d16, d0[4] │ │ │ │ @ instruction: 0xf64b062e │ │ │ │ - @ instruction: 0xf2c05ef8 │ │ │ │ + vqrdmlah.s d21, d16, d0[6] │ │ │ │ ldrmi r0, [r1], -lr, lsr #28 │ │ │ │ @ instruction: 0x46174694 │ │ │ │ smlabteq r7, sp, r9, lr │ │ │ │ stmib sp, {r4, r6, r9, sl, lr}^ │ │ │ │ tstcs r1, r9, lsl #28 │ │ │ │ strgt lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - eorvs pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + andsvs pc, ip, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ strls r2, [r4, -r4, lsl #8] │ │ │ │ strpl lr, [r2], -sp, asr #19 │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - mrrc2 1, 11, pc, r0, cr2 @ │ │ │ │ + stc2l 1, cr15, [r0], #-712 @ 0xfffffd38 │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64b8ff0 │ │ │ │ - vmul.f d21, d16, d0[1] │ │ │ │ + @ instruction: 0xf2c059b4 │ │ │ │ str r0, [r6, -lr, lsr #18]! │ │ │ │ ldrbmi r2, [r0], -r1, lsl #2 │ │ │ │ - subeq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + eorseq pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ - ldc2 1, cr15, [r8], #-712 @ 0xfffffd38 │ │ │ │ + mcrr2 1, 11, pc, r8, cr2 @ │ │ │ │ mvnslt lr, r0, lsl #15 │ │ │ │ stmdbcs r0, {r0, r2, r3, r8, fp, ip, pc} │ │ │ │ addhi pc, r5, r0 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf64d812a │ │ │ │ - vaddl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b002f │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf64b022e │ │ │ │ - vmla.f d21, d16, d0[4] │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf64b012e │ │ │ │ - vqdmulh.s d21, d16, d0[6] │ │ │ │ + @ instruction: 0xf2c05cd8 │ │ │ │ @ instruction: 0xf64b0c2e │ │ │ │ - vqdmlsl.s , d16, d0[7] │ │ │ │ + vqshl.s64 , q6, #0 │ │ │ │ strmi r0, [r4], -lr, lsr #14 │ │ │ │ strmi r4, [r6], r6, lsl #12 │ │ │ │ stmdbls sp, {r1, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf64db3c1 │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ - bcs 0xf5358 │ │ │ │ + vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ + bcs 0xf5338 │ │ │ │ msrhi CPSR_sxc, r0 │ │ │ │ - sbcspl pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + sbcpl pc, ip, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - stclpl 6, cr15, [r8], #300 @ 0x12c │ │ │ │ + ldclpl 6, cr15, [r8], {75} @ 0x4b │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ strmi r4, [lr], -pc, lsl #12 │ │ │ │ ldr r4, [fp, lr, lsl #13] │ │ │ │ stmdbcs r0, {r0, r2, r3, r8, fp, ip, pc} │ │ │ │ svcge 0x007ef43f │ │ │ │ - msrmi R8_fiq, sp │ │ │ │ + tstpmi r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf64b80b8 │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf64b022e │ │ │ │ - vmla.i d21, d16, d0[5] │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf64b002e │ │ │ │ - vqdmulh.s d21, d16, d0[6] │ │ │ │ + @ instruction: 0xf2c05cd8 │ │ │ │ @ instruction: 0xf64b0c2e │ │ │ │ - @ instruction: 0xf2c056f0 │ │ │ │ + vmlsl.s , d16, d0[4] │ │ │ │ strmi r0, [ip], -lr, lsr #12 │ │ │ │ strmi r4, [lr], pc, lsl #12 │ │ │ │ @ instruction: 0xf64be77c │ │ │ │ - @ instruction: 0xf2c059d4 │ │ │ │ + vmul.f d21, d16, d0[1] │ │ │ │ strb r0, [r2], lr, lsr #18 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf64d808a │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ ldrmi r0, [r1], -pc, lsr #4 │ │ │ │ @ instruction: 0x46144610 │ │ │ │ @ instruction: 0x46174694 │ │ │ │ @ instruction: 0x46964616 │ │ │ │ - bcs 0x12ecc4 │ │ │ │ + bcs 0x12eca4 │ │ │ │ @ instruction: 0xf64dd05a │ │ │ │ - vaddhn.i16 d20, q0, q12 │ │ │ │ + vmov.i32 d20, #524288 @ 0x00080000 │ │ │ │ @ instruction: 0xf64b042f │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf64b022e │ │ │ │ - vmla.f d21, d16, d0[4] │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf64b012e │ │ │ │ - vmla.i d21, d16, d0[5] │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf64b002e │ │ │ │ - vqdmulh.s d21, d16, d0[6] │ │ │ │ + @ instruction: 0xf2c05cd8 │ │ │ │ @ instruction: 0xf64b0c2e │ │ │ │ - vqdmlsl.s , d16, d0[7] │ │ │ │ + vqshl.s64 , q6, #0 │ │ │ │ @ instruction: 0xf64b072e │ │ │ │ - @ instruction: 0xf2c056f0 │ │ │ │ + vmlsl.s , d16, d0[4] │ │ │ │ strtmi r0, [r6], lr, lsr #12 │ │ │ │ tstlt sl, #72, 14 @ 0x1200000 │ │ │ │ - eormi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + andsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - mvnpl pc, fp, asr #12 │ │ │ │ + bicspl pc, r0, fp, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - strbpl pc, [ip, fp, asr #12]! @ │ │ │ │ + ldrbpl pc, [ip, fp, asr #12] @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ @ instruction: 0x46144610 │ │ │ │ @ instruction: 0x46164694 │ │ │ │ @ instruction: 0xe7354696 │ │ │ │ - eormi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + andsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rscpl pc, r4, fp, asr #12 │ │ │ │ + sbcspl pc, r4, fp, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrbtpl pc, [r0], fp, asr #12 @ │ │ │ │ + strbtpl pc, [r0], fp, asr #12 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ @ instruction: 0x46144611 │ │ │ │ @ instruction: 0x46174694 │ │ │ │ @ instruction: 0xe7234696 │ │ │ │ - eormi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + andsmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - mvnpl pc, fp, asr #12 │ │ │ │ + bicspl pc, r0, fp, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldrbtpl pc, [r4], #1611 @ 0x64b @ │ │ │ │ + strbtpl pc, [r4], #1611 @ 0x64b @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - strbpl pc, [ip, fp, asr #12]! @ │ │ │ │ + ldrbpl pc, [ip, fp, asr #12] @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - cdppl 6, 15, cr15, cr8, cr11, {2} │ │ │ │ + cdppl 6, 14, cr15, cr8, cr11, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ @ instruction: 0x46944610 │ │ │ │ smlad fp, r6, r6, r4 │ │ │ │ - sbcspl pc, ip, #78643200 @ 0x4b00000 │ │ │ │ + sbcpl pc, ip, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvnpl pc, fp, asr #12 │ │ │ │ + bicspl pc, r0, fp, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscpl pc, r4, fp, asr #12 │ │ │ │ + sbcspl pc, r4, fp, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrbtpl pc, [r4], #1611 @ 0x64b @ │ │ │ │ + strbtpl pc, [r4], #1611 @ 0x64b @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - stclpl 6, cr15, [r8], #300 @ 0x12c │ │ │ │ + ldclpl 6, cr15, [r8], {75} @ 0x4b │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ - strbpl pc, [ip, fp, asr #12]! @ │ │ │ │ + ldrbpl pc, [ip, fp, asr #12] @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - ldrbtpl pc, [r0], fp, asr #12 @ │ │ │ │ + strbtpl pc, [r0], fp, asr #12 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - cdppl 6, 15, cr15, cr8, cr11, {2} │ │ │ │ + cdppl 6, 14, cr15, cr8, cr11, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ @ instruction: 0xf64de6ea │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf64b022f │ │ │ │ - @ instruction: 0xf2c054f4 │ │ │ │ + vmls.i d21, d16, d0[5] │ │ │ │ @ instruction: 0xf64b042e │ │ │ │ - @ instruction: 0xf2c05ef8 │ │ │ │ + vqrdmlah.s d21, d16, d0[6] │ │ │ │ ldrmi r0, [r1], -lr, lsr #28 │ │ │ │ @ instruction: 0x46944610 │ │ │ │ @ instruction: 0x46164617 │ │ │ │ @ instruction: 0xf64be6d8 │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf64b022e │ │ │ │ - vmla.i d21, d16, d0[5] │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf64b002e │ │ │ │ - @ instruction: 0xf2c054f4 │ │ │ │ + vmls.i d21, d16, d0[5] │ │ │ │ @ instruction: 0xf64b042e │ │ │ │ - vqdmulh.s d21, d16, d0[6] │ │ │ │ + @ instruction: 0xf2c05cd8 │ │ │ │ @ instruction: 0xf64b0c2e │ │ │ │ - @ instruction: 0xf2c056f0 │ │ │ │ + vmlsl.s , d16, d0[4] │ │ │ │ @ instruction: 0xf64b062e │ │ │ │ - @ instruction: 0xf2c05ef8 │ │ │ │ + vqrdmlah.s d21, d16, d0[6] │ │ │ │ strmi r0, [pc], -lr, lsr #28 │ │ │ │ @ instruction: 0xf64de6be │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf64b022f │ │ │ │ - vmla.f d21, d16, d0[4] │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf64b012e │ │ │ │ - vmla.i d21, d16, d0[5] │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf64b002e │ │ │ │ - @ instruction: 0xf2c054f4 │ │ │ │ + vmls.i d21, d16, d0[5] │ │ │ │ @ instruction: 0xf64b042e │ │ │ │ - vqdmlsl.s , d16, d0[7] │ │ │ │ + vqshl.s64 , q6, #0 │ │ │ │ @ instruction: 0xf64b072e │ │ │ │ - @ instruction: 0xf2c056f0 │ │ │ │ + vmlsl.s , d16, d0[4] │ │ │ │ @ instruction: 0xf64b062e │ │ │ │ - @ instruction: 0xf2c05ef8 │ │ │ │ + vqrdmlah.s d21, d16, d0[6] │ │ │ │ ldrmi r0, [r4], lr, lsr #28 │ │ │ │ @ instruction: 0xf64de6a0 │ │ │ │ - vaddl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64b002f │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf64b022e │ │ │ │ - vmla.f d21, d16, d0[4] │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf64b012e │ │ │ │ - @ instruction: 0xf2c054f4 │ │ │ │ + vmls.i d21, d16, d0[5] │ │ │ │ @ instruction: 0xf64b042e │ │ │ │ - vqdmulh.s d21, d16, d0[6] │ │ │ │ + @ instruction: 0xf2c05cd8 │ │ │ │ @ instruction: 0xf64b0c2e │ │ │ │ - vqdmlsl.s , d16, d0[7] │ │ │ │ + vqshl.s64 , q6, #0 │ │ │ │ @ instruction: 0xf64b072e │ │ │ │ - @ instruction: 0xf2c05ef8 │ │ │ │ + vqrdmlah.s d21, d16, d0[6] │ │ │ │ strmi r0, [r6], -lr, lsr #28 │ │ │ │ @ instruction: 0xf64be682 │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf64b022e │ │ │ │ - @ instruction: 0xf2c054f4 │ │ │ │ + vmls.i d21, d16, d0[5] │ │ │ │ @ instruction: 0xf64b042e │ │ │ │ - vqdmulh.s d21, d16, d0[6] │ │ │ │ + @ instruction: 0xf2c05cd8 │ │ │ │ @ instruction: 0xf64b0c2e │ │ │ │ - @ instruction: 0xf2c05ef8 │ │ │ │ + vqrdmlah.s d21, d16, d0[6] │ │ │ │ strmi r0, [r8], -lr, lsr #28 │ │ │ │ strmi r4, [lr], -pc, lsl #12 │ │ │ │ svclt 0x0000e66e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4c320 │ │ │ │ + bl 0xfec4c300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ ldrmi r4, [ip], -ip, lsl #13 │ │ │ │ ldrmi r4, [r3], -r7, lsl #18 │ │ │ │ strls r4, [r0], #-1634 @ 0xfffff99e │ │ │ │ stc2 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r1, r4, r0, asr #17 │ │ │ │ + ldrhteq r1, [r4], -r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbvc pc, [r4], -r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ umulllt r4, r3, r9, r6 │ │ │ │ @@ -234316,87 +234308,87 @@ │ │ │ │ ldmdavs r4!, {r0, sp, lr, pc} │ │ │ │ ldmdavs r8!, {r2, r4, r8, r9, fp, ip}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf0672800 │ │ │ │ @ instruction: 0x4601f8d3 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ movwmi lr, #27089 @ 0x69d1 │ │ │ │ - bl 0x1f05c30 │ │ │ │ + bl 0x1f05c10 │ │ │ │ ldmdavs r3!, {r0, r1, r8, r9} │ │ │ │ qasxmi fp, ip, r8 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ movweq pc, #4547 @ 0x11c3 @ │ │ │ │ @ instruction: 0xf7ff4423 │ │ │ │ stclne 13, cr15, [r2], #-300 @ 0xfffffed4 │ │ │ │ mvnle r4, r5, lsr #5 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec4c3d8 │ │ │ │ + bl 0xfec4c3b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1a10ff8 │ │ │ │ - blx 0xfed33f08 │ │ │ │ + blx 0xfed33ee8 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4c400 │ │ │ │ + bl 0xfec4c3e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xc39028 │ │ │ │ + blmi 0xc39008 │ │ │ │ @ instruction: 0x460eb099 │ │ │ │ vhsub.s8 d18, d12, d6 │ │ │ │ - vaddw.s8 q8, q8, d28 │ │ │ │ + vsra.s64 d16, d12, #64 │ │ │ │ strmi r0, [r4], -lr, lsr #2 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xff9ef1a1 │ │ │ │ + @ instruction: 0xffaef1a1 │ │ │ │ @ instruction: 0x1da7b9b8 │ │ │ │ vmax.s8 d20, d12, d5 │ │ │ │ - vsra.s64 d16, d20, #64 │ │ │ │ + vaddw.s8 q8, q8, d20 │ │ │ │ andcs r0, r5, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1a14638 │ │ │ │ - stmdblt r0, {r0, r1, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0, {r0, r1, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andeq pc, fp, r4, lsl #2 │ │ │ │ @ instruction: 0xf1a14631 │ │ │ │ - blx 0xfed33ea4 │ │ │ │ + blx 0xfed33e84 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ stmibvc r3!, {r2, sp, lr, pc} │ │ │ │ - blcs 0x303f18 │ │ │ │ + blcs 0x303ef8 │ │ │ │ andcs sp, r0, r0, lsl r9 │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r9, r8, lsr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0x46292250 │ │ │ │ @ instruction: 0xf1a1a803 │ │ │ │ @ instruction: 0xf1a9e9f2 │ │ │ │ - cmppcs r0, #252928 @ p-variant is OBSOLETE @ 0x3dc00 │ │ │ │ + cmppcs r0, #1792 @ p-variant is OBSOLETE @ 0x700 │ │ │ │ andls r4, r1, r9, lsl r6 │ │ │ │ - adcseq pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + adceq pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ andls sl, r0, #196608 @ 0x30000 │ │ │ │ @ instruction: 0xf1b22201 │ │ │ │ - stmdage r3, {r0, r1, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - cdp2 1, 11, cr15, cr0, cr1, {5} │ │ │ │ + stmdage r3, {r0, r1, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + cdp2 1, 12, cr15, cr0, cr1, {5} │ │ │ │ strmi sl, [r4], -r3, lsl #18 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff58f1a1 │ │ │ │ + @ instruction: 0xff68f1a1 │ │ │ │ bicsle r2, r0, r0, lsl #16 │ │ │ │ @ instruction: 0xe7c31938 │ │ │ │ - stc2 1, cr15, [sl], {178} @ 0xb2 │ │ │ │ + ldc2 1, cr15, [sl], {178} @ 0xb2 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r4], -pc, lsl #1 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ @@ -234413,148 +234405,148 @@ │ │ │ │ cdpeq 1, 1, cr9, cr9, cr5, {0} │ │ │ │ streq pc, [fp], -r2, asr #7 │ │ │ │ strls r9, [fp], -r6, lsl #2 │ │ │ │ orrvs pc, r0, r0, asr #7 │ │ │ │ stmdbcs r0, {r0, r1, r2, r8, ip, pc} │ │ │ │ adchi pc, lr, r0 │ │ │ │ @ instruction: 0xf1aa2054 │ │ │ │ - stmdbls r7, {r0, r1, r2, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r7, {r0, r1, r2, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ movwls r1, #44547 @ 0xae03 │ │ │ │ addhi pc, pc, r0, asr #6 │ │ │ │ - stclvs 6, cr15, [r8], #280 @ 0x118 │ │ │ │ + ldclvs 6, cr15, [r8], {70} @ 0x46 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movwls r2, #49923 @ 0xc303 │ │ │ │ - strteq pc, [r0], sp, asr #4 │ │ │ │ + ldreq pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r1], -r0, asr #5 @ │ │ │ │ vabd.s8 d18, d12, d0 │ │ │ │ - vmlal.s q8, d16, d0[6] │ │ │ │ + vrshr.s64 q8, q4, #64 │ │ │ │ stmib sp, {r1, r2, r3, r5, r9}^ │ │ │ │ andls r1, r9, #1792 @ 0x700 │ │ │ │ tstcs r1, r8, lsl #22 │ │ │ │ movwlt lr, #6605 @ 0x19cd │ │ │ │ - bls 0x346bfc │ │ │ │ + bls 0x346bdc │ │ │ │ @ instruction: 0xf8cd463b │ │ │ │ @ instruction: 0xf1b28000 │ │ │ │ - @ instruction: 0xf1b9f9ab │ │ │ │ + @ instruction: 0xf1b9f9bb │ │ │ │ andle r0, pc, r0, lsl #30 │ │ │ │ - blx 0xfe606ca0 │ │ │ │ - blx 0xfed31604 │ │ │ │ + blx 0xfe606c80 │ │ │ │ + blx 0xfed315e4 │ │ │ │ @ instruction: 0xf7eef080 │ │ │ │ @ instruction: 0x4632fcd3 │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ @ instruction: 0xf1b24628 │ │ │ │ - @ instruction: 0x1e63f99b │ │ │ │ + @ instruction: 0x1e63f9ab │ │ │ │ mvnsle r4, ip, lsl r0 │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldrbmi sp, [r4], -pc │ │ │ │ @ instruction: 0xf0a4fa94 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ stc2l 7, cr15, [lr], {238} @ 0xee │ │ │ │ @ instruction: 0x46034632 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - @ instruction: 0xf988f1b2 │ │ │ │ + @ instruction: 0xf998f1b2 │ │ │ │ andsmi r1, ip, r3, ror #28 │ │ │ │ - blls 0x269b74 │ │ │ │ + blls 0x269b54 │ │ │ │ movwls r2, #8449 @ 0x2101 │ │ │ │ - blls 0x2c6c5c │ │ │ │ - subne pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ + blls 0x2c6c3c │ │ │ │ + eorsne pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ movwhi lr, #2509 @ 0x9cd │ │ │ │ @ instruction: 0xf1b29b06 │ │ │ │ - @ instruction: 0xf1b8f977 │ │ │ │ + @ instruction: 0xf1b8f987 │ │ │ │ mcrrle 15, 0, r0, r3, cr6 │ │ │ │ tstcs r1, fp, asr r6 │ │ │ │ vmax.s8 d20, d12, d24 │ │ │ │ - vrshr.s64 d17, d12, #64 │ │ │ │ + vsubl.s8 , d16, d12 │ │ │ │ strcc r0, [r1, -lr, lsr #4] │ │ │ │ - @ instruction: 0xf96af1b2 │ │ │ │ + @ instruction: 0xf97af1b2 │ │ │ │ addsmi r9, pc, #10240 @ 0x2800 │ │ │ │ @ instruction: 0xf1b8d1b0 │ │ │ │ eorle r0, r8, r8, lsl #30 │ │ │ │ @ instruction: 0xf64d9b0d │ │ │ │ - vaddhn.i16 d20, q0, q12 │ │ │ │ + vmov.i32 d20, #524288 @ 0x00080000 │ │ │ │ tstcs r1, pc, lsr #8 │ │ │ │ ldrtpl pc, [r7], -r3, lsl #10 @ │ │ │ │ vmax.s8 d20, d12, d24 │ │ │ │ - vrsra.s64 d17, d16, #64 │ │ │ │ + vsubw.s8 , q8, d16 │ │ │ │ @ instruction: 0xf8d6032e │ │ │ │ - bcs 0xfe8a4 │ │ │ │ + bcs 0xfe884 │ │ │ │ strtmi fp, [r2], -r8, lsl #30 │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vrshr.s64 d17, d24, #64 │ │ │ │ + vsubl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf1b2022e │ │ │ │ - tstpcs r1, fp, asr #18 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r1, fp, asr r9 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d12, d24 │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + vmlal.s , d16, d0[0] │ │ │ │ @ instruction: 0xf1b2022e │ │ │ │ - vmla.i8 , q6, │ │ │ │ - vmlal.s , d16, d0[5] │ │ │ │ + vmul.i8 , q6, │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ tstcs r1, lr, lsr #4 │ │ │ │ @ instruction: 0xf1b24628 │ │ │ │ - andcs pc, r0, fp, lsr r9 @ │ │ │ │ + andcs pc, r0, fp, asr #18 │ │ │ │ tstcs r0, pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r1, fp, lsl #22 │ │ │ │ strtmi r9, [r8], -r0, lsl #6 │ │ │ │ vqdmulh.s d25, d12, d12 │ │ │ │ - vsubl.s8 , d16, d8 │ │ │ │ + vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf1b2022e │ │ │ │ - str pc, [pc, r5, lsr #18]! │ │ │ │ + @ instruction: 0xe7aff935 │ │ │ │ ldrle r0, [r6, #-1665] @ 0xfffff97f │ │ │ │ movwmi pc, #25539 @ 0x63c3 @ │ │ │ │ svcvc 0x0000f410 │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ eorsle r0, r8, r4, asr r0 │ │ │ │ - stc2l 1, cr15, [r0], #-680 @ 0xfffffd58 │ │ │ │ + ldc2l 1, cr15, [r0], #-680 @ 0xfffffd58 │ │ │ │ movwls r1, #44547 @ 0xae03 │ │ │ │ movwcs sp, #15792 @ 0x3db0 │ │ │ │ - stcleq 2, cr15, [r8], {76} @ 0x4c │ │ │ │ + ldceq 2, cr15, [r8], #304 @ 0x130 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf04f2102 │ │ │ │ movwls r0, #51207 @ 0xc807 │ │ │ │ - b 0x11af1c8 │ │ │ │ + b 0x11af1a8 │ │ │ │ vsubw.u8 , q0, d4 │ │ │ │ movwls r0, #45504 @ 0xb1c0 │ │ │ │ @ instruction: 0xf3c0b991 │ │ │ │ - bllt 0xfe141bb8 │ │ │ │ + bllt 0xfe141b98 │ │ │ │ @ instruction: 0xf1aa2054 │ │ │ │ - cdpne 12, 0, cr15, cr3, cr7, {2} │ │ │ │ + mcrne 12, 0, pc, cr3, cr7, {2} @ │ │ │ │ ldcle 3, cr9, [r7, #40] @ 0x28 │ │ │ │ vcgt.s8 d18, d12, d7 │ │ │ │ - @ instruction: 0xf2c00cd0 │ │ │ │ + vqdmulh.s d16, d16, d0[0] │ │ │ │ tstcs r1, lr, lsr #24 │ │ │ │ stmdaeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ str r9, [pc, -ip, lsl #6]! │ │ │ │ qaddls r2, r4, r7 │ │ │ │ - ldc2 1, cr15, [r6], #-680 @ 0xfffffd58 │ │ │ │ + mcrr2 1, 10, pc, r6, cr10 @ │ │ │ │ @ instruction: 0x1e039907 │ │ │ │ stcle 3, cr9, [r5, #40] @ 0x28 │ │ │ │ vcgt.s8 d18, d12, d7 │ │ │ │ - vqdmulh.s d16, d16, d0[4] │ │ │ │ + @ instruction: 0xf2c00cd0 │ │ │ │ @ instruction: 0xf04f0c2e │ │ │ │ movwls r0, #51206 @ 0xc806 │ │ │ │ @ instruction: 0xf1aae71e │ │ │ │ - cdpne 12, 0, cr15, cr3, cr7, {1} │ │ │ │ + mcrne 12, 0, pc, cr3, cr7, {1} @ │ │ │ │ @ instruction: 0xf77f930a │ │ │ │ movwcs sl, #16247 @ 0x3f77 │ │ │ │ - stcleq 2, cr15, [r0], {76} @ 0x4c │ │ │ │ + ldceq 2, cr15, [r0], #304 @ 0x130 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf04f2102 │ │ │ │ movwls r0, #51207 @ 0xc807 │ │ │ │ subscs lr, r4, lr, lsl #14 │ │ │ │ @ instruction: 0xf1aa9107 │ │ │ │ - stmdbls r7, {r0, r2, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r7, {r0, r2, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ movwls r1, #44547 @ 0xae03 │ │ │ │ svcge 0x0064f77f │ │ │ │ vcgt.s8 d18, d12, d7 │ │ │ │ - @ instruction: 0xf2c00cd8 │ │ │ │ + vqdmulh.s d16, d16, d0[2] │ │ │ │ @ instruction: 0xf04f0c2e │ │ │ │ movwls r0, #51205 @ 0xc805 │ │ │ │ svclt 0x0000e6fc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -234566,59 +234558,59 @@ │ │ │ │ strcs r4, [r0, #-1672] @ 0xfffff978 │ │ │ │ @ instruction: 0xf8d7e003 │ │ │ │ adcmi r3, fp, #24, 8 @ 0x18000000 │ │ │ │ @ instruction: 0xf8d7dd1a │ │ │ │ @ instruction: 0xf8533420 │ │ │ │ strcc r6, [r1, #-37] @ 0xffffffdb │ │ │ │ @ instruction: 0xf1a14630 │ │ │ │ - mcrrne 13, 4, pc, r4, cr1 @ │ │ │ │ + mcrrne 13, 5, pc, r4, cr1 @ │ │ │ │ @ instruction: 0x46224631 │ │ │ │ @ instruction: 0xf1ad4640 │ │ │ │ - adcmi pc, r0, #528384 @ 0x81000 │ │ │ │ + adcmi pc, r0, #593920 @ 0x91000 │ │ │ │ @ instruction: 0xf04fd0eb │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4c7c0 │ │ │ │ + bl 0xfec4c7a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe8 │ │ │ │ strmi r5, [lr], -r8 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addcs pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf8d22001 │ │ │ │ ldmib r2, {r3, r6, r7, sp}^ │ │ │ │ strtmi r1, [r2], -lr, lsl #8 │ │ │ │ - blx 0x3b1626 │ │ │ │ + blx 0x3b1606 │ │ │ │ @ instruction: 0x4605b198 │ │ │ │ and fp, r9, ip, lsl r9 │ │ │ │ - bne 0xa06604 │ │ │ │ + bne 0xa065e4 │ │ │ │ strtmi sp, [r2], -r6 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0x13b1cb0 │ │ │ │ + blx 0x17b1c90 │ │ │ │ ldclle 8, cr2, [r5] │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf1ac9100 │ │ │ │ - andcs pc, r0, pc, asr #27 │ │ │ │ + ldrdcs pc, [r0], -pc @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ teqpvs r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf64b681b │ │ │ │ - vsra.s64 q8, q6, #64 │ │ │ │ + vmla.f d16, d16, d0[3] │ │ │ │ eorscs r0, r8, #1073741835 @ 0x4000000b │ │ │ │ svclt 0x00004718 │ │ │ │ mvnsmi pc, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vsubl.u q1, d15, d0 │ │ │ │ @ instruction: 0xf8438f5b │ │ │ │ andcs r2, r0, r0, lsr #32 │ │ │ │ @@ -234638,299 +234630,299 @@ │ │ │ │ ldmdavs fp, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f600b │ │ │ │ strtmi r0, [r8], -r0, lsl #6 │ │ │ │ andscc r2, r8, #0, 2 │ │ │ │ @ instruction: 0xf1817814 │ │ │ │ @ instruction: 0x4606f9b5 │ │ │ │ andcs fp, r6, #72, 2 │ │ │ │ - @ instruction: 0x01acf24c │ │ │ │ + orrseq pc, ip, ip, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldc2l 1, cr15, [sl, #-644] @ 0xfffffd7c │ │ │ │ + stc2l 1, cr15, [sl, #-644]! @ 0xfffffd7c │ │ │ │ svclt 0x00082800 │ │ │ │ vmin.s8 d20, d12, d21 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q9, q0, d0 │ │ │ │ strtmi r0, [r8], -lr, lsr #2 │ │ │ │ ldc2 7, cr15, [ip, #1020] @ 0x3fc │ │ │ │ @ instruction: 0xf50db390 │ │ │ │ tstcc r4, #67108866 @ 0x4000002 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ @ instruction: 0xf0400f06 │ │ │ │ stccs 0, cr8, [r0], {170} @ 0xaa │ │ │ │ addhi pc, fp, r0, asr #32 │ │ │ │ orrpl pc, r1, #54525952 @ 0x3400000 │ │ │ │ tstcc r0, #77594624 @ 0x4a00000 │ │ │ │ vmax.s8 q10, q2, q0 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8} │ │ │ │ - cdp2 1, 10, cr15, cr10, cr12, {5} │ │ │ │ + cdp2 1, 11, cr15, cr10, cr12, {5} │ │ │ │ ldrtmi r4, [r0], -r5, lsl #12 │ │ │ │ stc2l 1, cr15, [ip, #-220] @ 0xffffff24 │ │ │ │ orrpl pc, r0, sp, lsl #10 │ │ │ │ tstcc ip, lr, asr #22 │ │ │ │ stmdavs fp, {r1, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x46288093 │ │ │ │ stcpl 5, cr15, [r0, #52] @ 0x34 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - tstpcs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnsne pc, ip, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ and r4, r2, r2, asr #24 │ │ │ │ svcne 0x000cf854 │ │ │ │ stmiavs r3!, {r0, r3, r4, r5, r8, r9, ip, sp, pc} │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ rscsle r2, r7, r0, lsl #16 │ │ │ │ movwlt r6, #14371 @ 0x3823 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ stmdage r3, {r8, sp} │ │ │ │ svc 0x0088f1a0 │ │ │ │ vrhadd.s8 d18, d12, d0 │ │ │ │ - vmov.i32 d18, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q9, d0, d4 │ │ │ │ @ instruction: 0xf1b0002e │ │ │ │ - cdpne 15, 0, cr15, cr5, cr9, {1} │ │ │ │ + mcrne 15, 0, pc, cr5, cr9, {1} @ │ │ │ │ stmdavs r3!, {r2, r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0x46044798 │ │ │ │ @ instruction: 0xf174b3b0 │ │ │ │ @ instruction: 0x4607fddb │ │ │ │ strtmi r4, [r5], -r8, lsr #12 │ │ │ │ ldrdhi pc, [r0], -r7 │ │ │ │ - @ instruction: 0xff74f1aa │ │ │ │ + @ instruction: 0xff84f1aa │ │ │ │ andhi pc, r0, r7, asr #17 │ │ │ │ @ instruction: 0xf06fe7b3 │ │ │ │ ldr r0, [r0, r1, lsl #10]! │ │ │ │ stc2l 1, cr15, [ip, #464] @ 0x1d0 │ │ │ │ - blcs 0xa8f7a4 │ │ │ │ + blcs 0xa8f784 │ │ │ │ vrhadd.s8 d29, d28, d27 │ │ │ │ - vaddl.s8 q9, d0, d16 │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf181002e │ │ │ │ @ instruction: 0xf44ffe0d │ │ │ │ vcgt.s8 d21, d28, d0 │ │ │ │ - vsubl.s8 q9, d0, d8 │ │ │ │ + vrshr.s64 , q12, #64 │ │ │ │ stmdacs r0, {r1, r2, r3, r5, r9} │ │ │ │ @ instruction: 0x4602bf18 │ │ │ │ andls r4, r1, #26214400 @ 0x1900000 │ │ │ │ andcs sl, r1, #196608 @ 0x30000 │ │ │ │ - strcs pc, [r8, #-588]! @ 0xfffffdb4 │ │ │ │ + ldrcs pc, [r8, #-588] @ 0xfffffdb4 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b29500 │ │ │ │ - stmdage r3, {r0, r1, r2, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ - stc2 1, cr15, [r2], {174} @ 0xae │ │ │ │ - blle 0xfe3fcfec │ │ │ │ + stmdage r3, {r0, r1, r2, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldc2 1, cr15, [r2], {174} @ 0xae │ │ │ │ + blle 0xfe3fcfcc │ │ │ │ @ instruction: 0xf1ada803 │ │ │ │ - strb pc, [r2, r1, lsr #16] @ │ │ │ │ + @ instruction: 0xe7c2f831 │ │ │ │ andcs r9, r0, #0 │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ - stc2l 1, cr15, [r0], #688 @ 0x2b0 │ │ │ │ - blmi 0x62f5f4 │ │ │ │ + ldc2l 1, cr15, [r0], #688 @ 0x2b0 │ │ │ │ + blmi 0x62f5d4 │ │ │ │ svcne 0x0070ee1d │ │ │ │ strpl pc, [r1], #1293 @ 0x50d │ │ │ │ ldrbtmi r4, [fp], #-1602 @ 0xfffff9be │ │ │ │ ldrcc r6, [r0], #-2075 @ 0xfffff7e5 │ │ │ │ vst2. {d21-d22}, [pc], r8 │ │ │ │ stmdavs r4!, {r0, r5, r7, r8, ip, sp, lr} │ │ │ │ orrvc pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ strls lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - @ instruction: 0x4605ef32 │ │ │ │ + strmi lr, [r5], -r2, asr #30 │ │ │ │ @ instruction: 0xf174e765 │ │ │ │ @ instruction: 0xf04ffd81 │ │ │ │ @ instruction: 0x232835ff │ │ │ │ ldrb r6, [lr, -r3] │ │ │ │ - @ instruction: 0xf94cf1b2 │ │ │ │ + @ instruction: 0xf95cf1b2 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq r1, r4, r0, lsl r9 │ │ │ │ - addeq sl, r1, r2, ror r6 │ │ │ │ - bicseq pc, ip, fp, asr #12 │ │ │ │ + eorseq r1, r4, r0, lsl #18 │ │ │ │ + umulleq sl, r1, r2, r6 │ │ │ │ + biceq pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0592238 │ │ │ │ svclt 0x0000bf9b │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4ca5c │ │ │ │ + bl 0xfec4ca3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ ldc2 0, cr15, [ip], #-388 @ 0xfffffe7c │ │ │ │ stc2l 0, cr15, [sl, #164]! @ 0xa4 │ │ │ │ vnmls.f64 d4, d13, d21 │ │ │ │ rsccs r2, r0, r0, ror pc │ │ │ │ ldrbtmi r6, [fp], #-2085 @ 0xfffff7db │ │ │ │ @ instruction: 0xf5a5681b │ │ │ │ @ instruction: 0xf5a55108 │ │ │ │ ldmdbcc r0, {r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf8d650d1 │ │ │ │ @ instruction: 0xf1ae7080 │ │ │ │ - @ instruction: 0x4603fd93 │ │ │ │ + strmi pc, [r3], -r3, lsr #27 │ │ │ │ ldrtmi r6, [r8], -r3, ror #10 │ │ │ │ stc2 7, cr15, [r6], {241} @ 0xf1 │ │ │ │ ldmiblt r9!, {r0, r5, r7, r8, sl, fp, sp, lr}^ │ │ │ │ - bllt 0xf51024 │ │ │ │ + bllt 0xf51004 │ │ │ │ cmpeq ip, r6, asr r9 │ │ │ │ stc2l 0, cr15, [ip], #404 @ 0x194 │ │ │ │ andcs r1, r0, #2432 @ 0x980 │ │ │ │ msreq SPSR_, r4, lsl #2 │ │ │ │ @ instruction: 0xf1802002 │ │ │ │ ldrtmi pc, [r0], -fp, lsr #30 @ │ │ │ │ mrc2 1, 2, pc, cr6, cr8, {4} │ │ │ │ eoreq pc, r0, r4, lsl #2 │ │ │ │ stc2l 1, cr15, [ip], {149} @ 0x95 │ │ │ │ @ instruction: 0xf1994630 │ │ │ │ stmdami pc, {r0, r3, r4, sl, fp, ip, sp, lr, pc} @ │ │ │ │ mcr2 1, 2, pc, cr12, cr8, {4} @ │ │ │ │ @ instruction: 0xf199480d │ │ │ │ @ instruction: 0x4628fc13 │ │ │ │ - @ instruction: 0xfff8f74c │ │ │ │ + @ instruction: 0xf808f74d │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0102003 │ │ │ │ stmdacs r0, {r0, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stclvs 0, cr13, [r3, #-864]! @ 0xfffffca0 │ │ │ │ ldrb r6, [r5, r3] │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0102003 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ stclvs 0, cr13, [r3, #-832]! @ 0xfffffcc0 │ │ │ │ strb r6, [sp, r3] │ │ │ │ - strdeq sl, [r1], r6 │ │ │ │ + addeq sl, r1, r6, lsl r6 │ │ │ │ addseq r5, r5, ip, ror sp │ │ │ │ vnmls.f64 d4, d13, d8 │ │ │ │ tstcs r1, r0, ror pc │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ tstcs r0, r4, asr r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - addeq sl, r1, r8, asr r5 │ │ │ │ + addeq sl, r1, r8, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec4cb3c │ │ │ │ + bl 0xfec4cb1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ - blmi 0x175e08 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ + blmi 0x175de8 │ │ │ │ mulls r0, r1, r2 │ │ │ │ cdp2 1, 3, cr15, cr6, cr5, {2} │ │ │ │ - eorseq r1, r4, r4, ror #18 │ │ │ │ + eorseq r1, r4, r4, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec4cb64 │ │ │ │ + bl 0xfec4cb44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1740ff8 │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r4], #-1016 @ 0xfffffc08 │ │ │ │ movwcs r4, #576 @ 0x240 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4cb8c │ │ │ │ + bl 0xfec4cb6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0x46024615 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ @ instruction: 0xf85c2108 │ │ │ │ @ instruction: 0xf8d00004 │ │ │ │ @ instruction: 0x91010290 │ │ │ │ @ instruction: 0xf50021b1 │ │ │ │ strls r5, [r0, #-13] │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - andlt lr, r3, r4, ror #28 │ │ │ │ + andlt lr, r3, r4, ror lr │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r1], r0 │ │ │ │ + strdeq sl, [r1], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec4cbdc │ │ │ │ + bl 0xfec4cbbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe0 │ │ │ │ addlt r5, r7, r8 │ │ │ │ movwcs r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf8d09103 │ │ │ │ movwls r0, #17040 @ 0x4290 │ │ │ │ movweq lr, #6605 @ 0x19cd │ │ │ │ andscs pc, r0, sp, lsl #17 │ │ │ │ ldmdavs fp, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf7f10300 │ │ │ │ @ instruction: 0xf067fecb │ │ │ │ andls pc, r2, r5, lsr sl @ │ │ │ │ stmdage r1, {r3, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ - cmppne sp, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrne SP_fiq, r5 │ │ │ │ smlabteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf802f7e5 │ │ │ │ @ instruction: 0xf0679802 │ │ │ │ @ instruction: 0xf7f1fb55 │ │ │ │ - blmi 0x4b5570 │ │ │ │ - blls 0x24fa98 │ │ │ │ + blmi 0x4b5550 │ │ │ │ + blls 0x24fa78 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ stmdage r1, {r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - tstpne r5, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnseq pc, r5, asr #4 │ │ │ │ smlabteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xffe4f7e4 │ │ │ │ @ instruction: 0xf1b2e7e3 │ │ │ │ - svclt 0x0000f837 │ │ │ │ + svclt 0x0000f847 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec4cc70 │ │ │ │ + bl 0xfec4cc50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r1, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xffacf7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4cc98 │ │ │ │ + bl 0xfec4cc78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ strmi r2, [r4], -r1, lsl #2 │ │ │ │ - mcr2 1, 2, pc, cr14, cr1, {5} @ │ │ │ │ + mrc2 1, 2, pc, cr14, cr1, {5} │ │ │ │ cmnpvc r8, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - eorscs pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + eorcs pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1b1681b │ │ │ │ - @ instruction: 0xf5a5fe41 │ │ │ │ + @ instruction: 0xf5a5fe51 │ │ │ │ strtmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r9, sp} │ │ │ │ - blx 0xfea33742 │ │ │ │ + blx 0xfee33722 │ │ │ │ @ instruction: 0xf1914620 │ │ │ │ andcs pc, r0, #5701632 @ 0x570000 │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0000e778 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec4ccec │ │ │ │ + bl 0xfec4cccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xff6ef7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4cd14 │ │ │ │ + bl 0xfec4ccf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ suble r2, r0, r0, lsl #16 │ │ │ │ rsbcs r2, r8, #0, 6 │ │ │ │ @ instruction: 0xf0102003 │ │ │ │ strmi pc, [r5], -r7, ror #16 │ │ │ │ rsbsle r2, r4, r0, lsl #16 │ │ │ │ @@ -234945,15 +234937,15 @@ │ │ │ │ stmdbvs r3!, {r0, r1, r3, r5, r8, sp, lr}^ │ │ │ │ stmibvs r3!, {r0, r1, r3, r5, r6, r8, sp, lr} │ │ │ │ stmibvs r3!, {r0, r1, r3, r5, r7, r8, sp, lr}^ │ │ │ │ ldmib r4, {r0, r1, r3, r5, r6, r7, r8, sp, lr}^ │ │ │ │ rsbvs r3, sl, #8, 4 @ 0x80000000 │ │ │ │ ldmib r4, {r0, r1, r3, r5, r9, sp, lr}^ │ │ │ │ cmnvs sl, #-1610612736 @ 0xa0000000 │ │ │ │ - blvs 0x9ce81c │ │ │ │ + blvs 0x9ce7fc │ │ │ │ ldmib r4, {r0, r1, r3, r5, r7, r8, r9, sp, lr}^ │ │ │ │ strbtvs r3, [sl], #-526 @ 0xfffffdf2 │ │ │ │ stcvs 4, cr6, [r3], #-172 @ 0xffffff54 │ │ │ │ stcvs 4, cr6, [r3, #-684]! @ 0xfffffd54 │ │ │ │ cdpvs 5, 2, cr6, cr3, cr11, {1} │ │ │ │ stcvs 5, cr6, [r3], #684 @ 0x2ac │ │ │ │ stcvs 4, cr6, [r3, #940]! @ 0x3ac │ │ │ │ @@ -234976,16 +234968,16 @@ │ │ │ │ stmdbvs r3!, {r0, r1, r4, r5, r6, r7, sp, lr} │ │ │ │ stmdbvs r3!, {r0, r1, r4, r5, r8, sp, lr}^ │ │ │ │ stmibvs r3!, {r0, r1, r4, r5, r6, r8, sp, lr} │ │ │ │ stmibvs r3!, {r0, r1, r4, r5, r7, r8, sp, lr}^ │ │ │ │ stchi 1, cr6, [r3], #-972 @ 0xfffffc34 │ │ │ │ ldmib r4, {r0, r1, r4, r5, sl, pc}^ │ │ │ │ teqvs r2, #-1610612736 @ 0xa0000000 │ │ │ │ - blvs 0x9ce7b8 │ │ │ │ - blvs 0xfe9ce9bc │ │ │ │ + blvs 0x9ce798 │ │ │ │ + blvs 0xfe9ce99c │ │ │ │ stcvs 3, cr6, [r3], #-716 @ 0xfffffd34 │ │ │ │ stcvs 4, cr6, [r3, #-204]! @ 0xffffff34 │ │ │ │ mcrvs 4, 1, r6, cr3, cr3, {5} │ │ │ │ stcvs 5, cr6, [r3], #204 @ 0xcc │ │ │ │ stcvs 4, cr6, [r3, #460]! @ 0x1cc │ │ │ │ mcrvs 4, 5, r6, cr3, cr3, {7} │ │ │ │ tstcs r0, r3, ror r5 │ │ │ │ @@ -235011,89 +235003,89 @@ │ │ │ │ @ instruction: 0xf005e8df │ │ │ │ stmvc r3, {r5, r7, r8, r9, fp, pc} │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ andspl r1, r7, #6029312 @ 0x5c0000 │ │ │ │ @ instruction: 0x17174517 │ │ │ │ - bcc 0x6bb8d4 │ │ │ │ + bcc 0x6bb8b4 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ stccs 0, cr0, [fp, #-176]! @ 0xffffff50 │ │ │ │ - msrcs (UNDEF: 108), ip │ │ │ │ + cmppcs ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorcs fp, r0, #20, 30 @ 0x50 │ │ │ │ strtmi r2, [r0], -sl, lsl #4 │ │ │ │ ldc2 1, cr15, [r0], #-260 @ 0xfffffefc │ │ │ │ andne lr, r0, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf1ac4638 │ │ │ │ - stmdavs r3!, {r0, r1, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r0, r1, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xd1784298 │ │ │ │ strb r3, [pc, r1, lsl #10] │ │ │ │ stccs 5, cr2, [r0], {-0} │ │ │ │ @ instruction: 0x4625d175 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrdcc pc, [r8], #136 @ 0x88 │ │ │ │ @ instruction: 0xf6494620 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ - bvs 0x776198 │ │ │ │ + vmla.f d17, d16, d0[0] │ │ │ │ + bvs 0x776178 │ │ │ │ stc2 1, cr15, [lr], {65} @ 0x41 │ │ │ │ @ instruction: 0xf508e7dc │ │ │ │ strtmi r5, [r0], -sp, lsl #6 │ │ │ │ vcge.s8 d19, d12, d16 │ │ │ │ - vmla.f d18, d0, d0[5] │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ ldmdb r3, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf1412302 │ │ │ │ strb pc, [pc, r1, lsl #24] @ │ │ │ │ @ instruction: 0xf8bcf061 │ │ │ │ mrrcne 8, 8, r6, sl, cr3 │ │ │ │ - blcs 0x10df14 │ │ │ │ + blcs 0x10def4 │ │ │ │ vhadd.s8 , q0, q13 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs fp, {r0, r4, r7, r8, r9} │ │ │ │ rsbsle r2, r9, r0, lsl #22 │ │ │ │ strcc r2, [r1], -r0, lsl #12 │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf8a8f061 │ │ │ │ - blcs 0x10ff3c │ │ │ │ - blcc 0x169ef4 │ │ │ │ - blcs 0x10df44 │ │ │ │ + blcs 0x10ff1c │ │ │ │ + blcc 0x169ed4 │ │ │ │ + blcs 0x10df24 │ │ │ │ ldrtmi sp, [r2], -r3, asr #32 │ │ │ │ @ instruction: 0xf6494620 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vmla.f d17, d16, d0[0] │ │ │ │ @ instruction: 0xf141012e │ │ │ │ sbfx pc, fp, #23, #10 │ │ │ │ - cdp2 1, 9, cr15, cr10, cr8, {5} │ │ │ │ + cdp2 1, 10, cr15, cr10, cr8, {5} │ │ │ │ @ instruction: 0xf6494602 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vmla.f d17, d16, d0[0] │ │ │ │ strtmi r0, [r0], -lr, lsr #2 │ │ │ │ - blx 0xff532266 │ │ │ │ + blx 0xff532246 │ │ │ │ @ instruction: 0x4620e79e │ │ │ │ - msrcs (UNDEF: 96), ip │ │ │ │ + cmppcs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blx 0xff8b2272 │ │ │ │ + blx 0xff8b2252 │ │ │ │ @ instruction: 0xf8d8e796 │ │ │ │ @ instruction: 0xf64630cc │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ @ instruction: 0xf8d30132 │ │ │ │ ldmdavs r8, {r5, sl, ip, sp} │ │ │ │ stc2 1, cr15, [r8], #-252 @ 0xffffff04 │ │ │ │ movlt r1, #16896 @ 0x4200 │ │ │ │ vmax.s8 d20, d12, d16 │ │ │ │ - vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ + vmla.f d18, d0, d0[1] │ │ │ │ @ instruction: 0xf141012e │ │ │ │ @ instruction: 0xe781fbb3 │ │ │ │ - cdp2 1, 6, cr15, cr10, cr8, {5} │ │ │ │ + cdp2 1, 7, cr15, cr10, cr8, {5} │ │ │ │ @ instruction: 0xf04fe7d6 │ │ │ │ strdcs r3, [r1, -pc] │ │ │ │ @ instruction: 0xf1404620 │ │ │ │ strtmi pc, [r8], -r7, lsl #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -235115,61 +235107,61 @@ │ │ │ │ strtmi r3, [r0], -ip, asr #1 │ │ │ │ cmppcs r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtcc pc, [r0], #-2259 @ 0xfffff72d │ │ │ │ @ instruction: 0xf141681a │ │ │ │ smlsldx pc, r7, r9, fp @ │ │ │ │ usada8 r9, lr, r6, r4 │ │ │ │ - mvnsmi pc, r6, asr #4 │ │ │ │ + mvnmi pc, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andspl pc, r4, r6, asr #4 │ │ │ │ + andpl pc, r4, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbcs r4, r5, #1024 @ 0x400 │ │ │ │ mcr2 1, 3, pc, cr12, cr12, {3} @ │ │ │ │ - eorseq r1, r4, r4, ror r9 │ │ │ │ + eorseq r1, r4, r4, ror #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 4, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [r9], r7, ror #1 │ │ │ │ strmi r4, [ip], -r5, asr #23 │ │ │ │ ldrmi r4, [r0], r6, lsl #12 │ │ │ │ addcs r2, r0, #0, 2 │ │ │ │ ldmdavs fp, {r2, r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9365 │ │ │ │ @ instruction: 0xf1a00300 │ │ │ │ @ instruction: 0xf414ec04 │ │ │ │ suble r4, sl, r0, lsl #11 │ │ │ │ - ldrbvs pc, [pc, #1611]! @ 0xf64b3 @ │ │ │ │ - ldrvc pc, [pc, #1735]! @ 0xf6533 │ │ │ │ + ldrbvs pc, [pc, #1611]! @ 0xf6493 @ │ │ │ │ + ldrvc pc, [pc, #1735]! @ 0xf6513 │ │ │ │ vst4.8 {d20-d23}, [pc :128], r5 │ │ │ │ @ instruction: 0xf6c7426f │ │ │ │ eormi r6, sl, r7, lsl #5 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ rsclt r8, fp, #-1073741798 @ 0xc000001a │ │ │ │ @ instruction: 0xf0402b11 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :128], r7 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x43ab0310 │ │ │ │ msrhi SPSR_, r0 │ │ │ │ mcr2 7, 1, pc, cr10, cr3, {7} @ │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ msrhi SPSR_x, r0, asr #32 │ │ │ │ @ instruction: 0xf86cf7f1 │ │ │ │ - blx 0x19b254a │ │ │ │ + blx 0x1db252a │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ sbcshi pc, r2, r0 │ │ │ │ @ instruction: 0xf10002ea │ │ │ │ strbteq r8, [fp], #312 @ 0x138 │ │ │ │ tstphi pc, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ strpl pc, [r0, -r6, lsr #11] │ │ │ │ @ instruction: 0xf7f14620 │ │ │ │ @ instruction: 0xf5a7f87d │ │ │ │ @ instruction: 0xf8d77704 │ │ │ │ - blcs 0x1020d0 │ │ │ │ + blcs 0x1020b0 │ │ │ │ cmpphi pc, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldmdavs sl, {r0, r5, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, ror #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cmpphi r5, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ rsblt r4, r7, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -235180,30 +235172,30 @@ │ │ │ │ sbchi pc, r1, r0, asr #2 │ │ │ │ strpl pc, [r0, -r6, lsr #11] │ │ │ │ strtmi r2, [r9], -r0, ror #5 │ │ │ │ @ instruction: 0xf8d7a82c │ │ │ │ @ instruction: 0xf1a0a080 │ │ │ │ eorcs lr, r4, #174080 @ 0x2a800 │ │ │ │ stmdage r3, {r0, r3, r5, r9, sl, lr} │ │ │ │ - bl 0xfea3259c │ │ │ │ + bl 0xfea3257c │ │ │ │ mvnsmi pc, #1325400064 @ 0x4f000000 │ │ │ │ orrvs pc, r7, #208666624 @ 0xc700000 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ tstphi r0, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ rsbscc pc, r0, r2, asr #4 │ │ │ │ strpl pc, [r8, #-1446] @ 0xfffffa5a │ │ │ │ @ instruction: 0xf8e0f137 │ │ │ │ pkhbtmi r3, r3, r0, lsl #26 │ │ │ │ @ instruction: 0xf8caf7f1 │ │ │ │ @ instruction: 0xf1984885 │ │ │ │ @ instruction: 0xf44ffb0d │ │ │ │ strtmi r4, [r8], -r0, lsl #2 │ │ │ │ - cdp2 7, 8, cr15, cr4, cr5, {2} │ │ │ │ + cdp2 7, 9, cr15, cr4, cr5, {2} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldrtmi r8, [r0], -r6, lsr #1 │ │ │ │ @ instruction: 0xf91ef7f1 │ │ │ │ @ instruction: 0xf1b84605 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ eorshi pc, r4, r0, asr #17 │ │ │ │ movwpl pc, #34213 @ 0x85a5 @ │ │ │ │ @@ -235213,50 +235205,50 @@ │ │ │ │ @ instruction: 0xf8c33114 │ │ │ │ andscc fp, r4, r0, lsl #5 │ │ │ │ @ instruction: 0xf8da2280 │ │ │ │ @ instruction: 0xf8cb30cc │ │ │ │ @ instruction: 0xf8da30cc │ │ │ │ @ instruction: 0xf8cb30c8 │ │ │ │ @ instruction: 0xf71a30c8 │ │ │ │ - adceq lr, r6, #240, 16 @ 0xf00000 │ │ │ │ - blls 0x1d65cb4 │ │ │ │ + adceq lr, r6, #0, 18 │ │ │ │ + blls 0x1d65c94 │ │ │ │ adcscc pc, r4, fp, asr #17 │ │ │ │ ldrbtle r0, [r2], #-800 @ 0xfffffce0 │ │ │ │ smlattcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf1a0a82c │ │ │ │ tstcs r0, r8, asr fp │ │ │ │ @ instruction: 0xf197a82d │ │ │ │ stmdage sp!, {r0, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xff5b2624 │ │ │ │ + blx 0xff5b2604 │ │ │ │ ldmdage r4!, {r8, sp} │ │ │ │ - blx 0xff332620 │ │ │ │ + blx 0xff332600 │ │ │ │ stmdage r3, {r0, r5, r6, r7, r8} │ │ │ │ svclt 0x0044952c │ │ │ │ movtls r9, #11121 @ 0x2b71 │ │ │ │ svclt 0x004802e2 │ │ │ │ smlabtls ip, sp, r8, pc @ │ │ │ │ @ instruction: 0xf906f195 │ │ │ │ orrcs pc, r0, pc, asr #8 │ │ │ │ @ instruction: 0xf195a803 │ │ │ │ tstpcs r1, pc, lsr #18 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf195a803 │ │ │ │ stmdage ip, {r0, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xff9b25fe │ │ │ │ + blx 0xff9b25de │ │ │ │ stmdbge ip, {r2, r6, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf1802000 │ │ │ │ @ instruction: 0xf065fb83 │ │ │ │ - blge 0xc34430 │ │ │ │ + blge 0xc34410 │ │ │ │ cmpeq ip, r7, asr #18 │ │ │ │ - subseq pc, r1, #72351744 @ 0x4500000 │ │ │ │ + eorseq pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ stmdage r0, {r0, r1, r8, fp, sp, pc}^ │ │ │ │ - blx 0x1b32678 │ │ │ │ + blx 0x1b32658 │ │ │ │ strmi sl, [r4], -r4, asr #18 │ │ │ │ andcs r2, r2, r0, lsl #4 │ │ │ │ - blx 0x1d3262e │ │ │ │ + blx 0x1d3260e │ │ │ │ @ instruction: 0xf195a803 │ │ │ │ stccs 8, cr15, [r0], {209} @ 0xd1 │ │ │ │ @ instruction: 0xf04fd042 │ │ │ │ stmdage sp!, {r0, r1, r2, r3, r4, r5, r6, r7, sl, ip, sp} │ │ │ │ @ instruction: 0xf85ef199 │ │ │ │ @ instruction: 0xf195a834 │ │ │ │ stmdage sp!, {r0, r1, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -235268,52 +235260,52 @@ │ │ │ │ @ instruction: 0x46386037 │ │ │ │ @ instruction: 0xffaef7f0 │ │ │ │ ldrtle r0, [sl], #-491 @ 0xfffffe15 │ │ │ │ strpl pc, [r0, -r6, lsr #11] │ │ │ │ @ instruction: 0xf8d70328 │ │ │ │ strtle r8, [r9], #-128 @ 0xffffff80 │ │ │ │ @ instruction: 0xf57f02a9 │ │ │ │ - blls 0x1d61d14 │ │ │ │ + blls 0x1d61cf4 │ │ │ │ adcscc pc, r4, r8, asr #17 │ │ │ │ @ instruction: 0xf024e721 │ │ │ │ vld3.8 {d4,d6,d8}, [r5], r0 │ │ │ │ ldrbt r0, [r0], r0, lsl #11 │ │ │ │ eorshi pc, r4, r6, asr #17 │ │ │ │ strtmi lr, [r8], -r3, ror #15 │ │ │ │ - blx 0x7b3f3a │ │ │ │ + blx 0x7b3f1a │ │ │ │ stmdacs r0, {r8, r9, sp} │ │ │ │ @ instruction: 0xf8c5d054 │ │ │ │ - blls 0x1d035d4 │ │ │ │ + blls 0x1d035b4 │ │ │ │ strbcc pc, [r8, #-2245] @ 0xfffff73b @ │ │ │ │ strtmi lr, [r8], -r0, lsl #15 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - stc2l 7, cr15, [r0, #276]! @ 0x114 │ │ │ │ + ldc2l 7, cr15, [r0, #276]! @ 0x114 │ │ │ │ @ instruction: 0xf7e24628 │ │ │ │ ldrb pc, [r0, -fp, ror #16] @ │ │ │ │ ldmdage r4!, {r0, r2, r3, r5, r8, fp, sp, pc} │ │ │ │ stc2l 1, cr15, [ip, #-596] @ 0xfffffdac │ │ │ │ ldr r9, [r8, r1, asr #24]! │ │ │ │ @ instruction: 0xf7a84630 │ │ │ │ movwcs pc, #2815 @ 0xaff @ │ │ │ │ @ instruction: 0xf8c6b3a0 │ │ │ │ - blls 0x1d03608 │ │ │ │ + blls 0x1d035e8 │ │ │ │ strbcc pc, [r8, #-2246] @ 0xfffff73a @ │ │ │ │ ldrtmi lr, [fp], -sl, asr #15 │ │ │ │ andcs r9, r4, #1851392 @ 0x1c4000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ strmi pc, [r7], -r7, lsl #27 │ │ │ │ adcsle r2, fp, r0, lsl #16 │ │ │ │ @ instruction: 0xf1ae20e0 │ │ │ │ - eorsvs pc, r8, pc, asr r9 @ │ │ │ │ + eorsvs pc, r8, pc, ror #18 │ │ │ │ andcs lr, r0, #47710208 @ 0x2d80000 │ │ │ │ vst1.8 {d20-d22}, [pc :128], r1 │ │ │ │ @ instruction: 0xf1ae70d9 │ │ │ │ - @ instruction: 0x1e05f957 │ │ │ │ + @ instruction: 0x1e05f967 │ │ │ │ strtmi sp, [pc], -r2, lsl #22 │ │ │ │ - blx 0x1fb2270 │ │ │ │ + blx 0x1fb2250 │ │ │ │ strbmi r2, [r9], -r0, lsl #6 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ stc2l 0, cr15, [lr, #-60]! @ 0xffffffc4 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ andvs sl, r7, sp, asr #29 │ │ │ │ ldrtmi lr, [fp], -sl, asr #13 │ │ │ │ strbmi r2, [r9], -r4, lsl #4 │ │ │ │ @@ -235328,27 +235320,27 @@ │ │ │ │ @ instruction: 0xf8c50554 │ │ │ │ @ instruction: 0xe72b3550 │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ svclt 0x0000e6bc │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ addseq r5, r5, ip, ror sp │ │ │ │ ldrbtmi pc, [lr], #-1103 @ 0xfffffbb1 @ │ │ │ │ - ldrbtvc pc, [pc], #1743 @ 0xf616c @ │ │ │ │ + ldrbtvc pc, [pc], #1743 @ 0xf614c @ │ │ │ │ @ instruction: 0xf1b1e6b2 │ │ │ │ - @ instruction: 0xf24cfcaf │ │ │ │ - vaddhn.i16 d18, q8, q4 │ │ │ │ + vfma.f32 d31, d28, d31 │ │ │ │ + vmvn.i32 q9, #524288 @ 0x00080000 │ │ │ │ vshl.s8 d16, d30, d12 │ │ │ │ - vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ - blmi 0x1b663c │ │ │ │ + vmla.f d18, d0, d0[4] │ │ │ │ + blmi 0x1b661c │ │ │ │ sbcspl pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0x7b26a4 │ │ │ │ - eorseq r1, r4, r4, lsl #19 │ │ │ │ + blx 0x7b2684 │ │ │ │ + eorseq r1, r4, r4, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4d39c │ │ │ │ + bl 0xfec4d37c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ andcs r4, r8, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ biclt pc, r8, r3, lsr #26 │ │ │ │ movwcs r6, #2082 @ 0x822 │ │ │ │ @@ -235366,44 +235358,44 @@ │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4d404 │ │ │ │ + bl 0xfec4d3e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrne 15, 0, r0, cr4, cr8, {7} │ │ │ │ strcs fp, [r0], #-4024 @ 0xfffff048 │ │ │ │ vqdmulh.s d29, d2, d22 │ │ │ │ vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf64b2238 │ │ │ │ - vsra.s64 q8, q6, #64 │ │ │ │ + vmla.f d16, d16, d0[3] │ │ │ │ vrhadd.s8 d16, d4, d29 │ │ │ │ vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47980095 │ │ │ │ tstpvc r8, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ addsmi r6, ip, #1769472 @ 0x1b0000 │ │ │ │ strcs fp, [r0], #-3880 @ 0xfffff0d8 │ │ │ │ vhsub.s8 d29, d4, d8 │ │ │ │ vbic.i32 d23, #2048 @ 0x00000800 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ eormi pc, r4, r3, asr r8 @ │ │ │ │ stmdavs r4!, {r2, r8, ip, sp, pc} │ │ │ │ andsvc pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - blx 0xffdb425c │ │ │ │ + blx 0xffdb423c │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4d478 │ │ │ │ + bl 0xfec4d458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ andscs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ movwlt pc, #36021 @ 0x8cb5 @ │ │ │ │ andcc lr, r0, #212, 18 @ 0x350000 │ │ │ │ @@ -235430,143 +235422,143 @@ │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r8], r1, lsl #1 │ │ │ │ @ instruction: 0x461f4691 │ │ │ │ - blle 0x15bdb1c │ │ │ │ + blle 0x15bdafc │ │ │ │ ldrvs pc, [r8, #-578]! @ 0xfffffdbe │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ vadd.i8 d22, d4, d27 │ │ │ │ vmov.i32 d23, #524288 @ 0x00080000 │ │ │ │ eorscs r0, r8, #-1795162112 @ 0x95000000 │ │ │ │ - bicseq pc, ip, fp, asr #12 │ │ │ │ + biceq pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andsvc pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r3!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ eorsle r4, r7, #-536870903 @ 0xe0000009 │ │ │ │ - bvc 0xf32c44 │ │ │ │ - beq 0xfe672e38 │ │ │ │ + bvc 0xf32c24 │ │ │ │ + beq 0xfe672e18 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ eorcc pc, r6, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8d3b373 │ │ │ │ vhadd.s8 d27, d4, d8 │ │ │ │ vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf7ff0095 │ │ │ │ @ instruction: 0xf1bbfa79 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ eorscs r6, r8, #2818048 @ 0x2b0000 │ │ │ │ - bicseq pc, ip, fp, asr #12 │ │ │ │ + biceq pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andsvc pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r3!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ svclt 0x0028429e │ │ │ │ andle r2, r5, #0, 8 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ eormi pc, r6, r3, asr r8 @ │ │ │ │ stmiavs r4!, {r2, r8, ip, sp, pc} │ │ │ │ andsvc pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - blx 0x17b438c │ │ │ │ + blx 0x17b436c │ │ │ │ @ instruction: 0x4649463a │ │ │ │ strtmi r4, [r3], -r0, asr #12 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ @ instruction: 0x47184ff0 │ │ │ │ andsvc pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - blx 0x14343a8 │ │ │ │ + blx 0x1434388 │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0x4618463a │ │ │ │ stc2 0, cr15, [r0], #-60 @ 0xffffffc4 │ │ │ │ teqlt r0, #1048576 @ 0x100000 │ │ │ │ stccs 8, cr8, [r1], {4} │ │ │ │ @ instruction: 0x463ad010 │ │ │ │ @ instruction: 0xf7194640 │ │ │ │ - @ instruction: 0xf8a8eeda │ │ │ │ + @ instruction: 0xf8a8eeea │ │ │ │ andcs r4, r0, r0 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blcs 0x1bfddd4 │ │ │ │ + blcs 0x1bfddb4 │ │ │ │ stclpl 8, cr13, [r3], {4} │ │ │ │ stclpl 1, cr11, [r3, #76] @ 0x4c │ │ │ │ strcc fp, [r1, -r3, lsl #18] │ │ │ │ ldrtmi r2, [sl], -lr, ror #30 │ │ │ │ svclt 0x00284640 │ │ │ │ @ instruction: 0xf719226e │ │ │ │ - movwcs lr, #7870 @ 0x1ebe │ │ │ │ + movwcs lr, #7886 @ 0x1ece │ │ │ │ andcc pc, r0, r8, lsr #17 │ │ │ │ @ instruction: 0xf06fe7e1 │ │ │ │ ldrb r0, [pc, sp] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d618 │ │ │ │ + bl 0xfec4d5f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39806 │ │ │ │ ldmdbmi r1, {r0, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi r4, [r9], #-1570 @ 0xfffff9de │ │ │ │ stmdavs fp!, {r0, r3, fp, sp, lr}^ │ │ │ │ andmi pc, r1, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8d42136 │ │ │ │ mulls r0, r0, r2 │ │ │ │ andpl pc, sp, r4, lsl #10 │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - mcrrne 9, 1, lr, r3, cr12 @ │ │ │ │ + mcrrne 9, 2, lr, r3, cr12 @ │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ stmdavs r0, {r0, r1, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 6, pc, cr0, cr13, {7} @ │ │ │ │ andlt r4, r3, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r9, r1, sl, lsr sl │ │ │ │ + addeq r9, r1, sl, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d67c │ │ │ │ + bl 0xfec4d65c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldmdbmi r4, {r2, r4, r9, sl, lr} │ │ │ │ andscs r4, r3, #5242880 @ 0x500000 │ │ │ │ @ instruction: 0xf00f9806 │ │ │ │ ldmdbmi r2, {r0, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi r4, [r9], #-1570 @ 0xfffff9de │ │ │ │ stmdavs fp!, {r0, r3, fp, sp, lr}^ │ │ │ │ andmi pc, r1, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8d42136 │ │ │ │ mulls r0, r0, r2 │ │ │ │ andpl pc, sp, r4, lsl #10 │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - mcrrne 8, 14, lr, r3, cr8 │ │ │ │ + mcrrne 8, 15, lr, r3, cr8 │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ stmdavs r0, {r0, r1, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 4, pc, cr12, cr13, {7} @ │ │ │ │ andlt r4, r3, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r1, r4, ip, lsl #19 │ │ │ │ - ldrdeq r9, [r1], r2 │ │ │ │ + eorseq r1, r4, ip, ror r9 │ │ │ │ + strdeq r9, [r1], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d6e8 │ │ │ │ + bl 0xfec4d6c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fd8 │ │ │ │ @ instruction: 0xf2c044fc │ │ │ │ umulllt r0, r6, r5, r4 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf8d44a27 │ │ │ │ - blls 0x376764 │ │ │ │ + blls 0x376744 │ │ │ │ ldrbne r9, [fp, r2, lsl #6] │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ orrlt r9, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf12ca902 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdbmi r0!, {r3, r4, r5, ip, lr, pc} │ │ │ │ @@ -235575,40 +235567,40 @@ │ │ │ │ ldrbtmi r6, [r9], #-2163 @ 0xfffff78d │ │ │ │ strtmi r6, [sl], -r9, lsl #16 │ │ │ │ andeq pc, r1, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ strls r0, [r0], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - mcrrne 8, 10, lr, r3, cr0 │ │ │ │ + mcrrne 8, 11, lr, r3, cr0 │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 2, pc, cr4, cr13, {7} @ │ │ │ │ - blmi 0x546e58 │ │ │ │ - blls 0x2505c4 │ │ │ │ + blmi 0x546e38 │ │ │ │ + blls 0x2505a4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r8, r0, lsl #6 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf643bd70 │ │ │ │ - vorr.i32 q8, #1 @ 0x00000001 │ │ │ │ + vbic.i32 d16, #1 @ 0x00000001 │ │ │ │ @ instruction: 0xf6430122 │ │ │ │ - vmla.i d16, d0, d1[7] │ │ │ │ + vmla.i d16, d0, d1[3] │ │ │ │ @ instruction: 0xf12b0022 │ │ │ │ @ instruction: 0xf8c4ff85 │ │ │ │ bfi r0, r8, #1, #1 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf1b1e7df │ │ │ │ - svclt 0x0000fa9b │ │ │ │ + svclt 0x0000faab │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r9, r1, r2, asr #18 │ │ │ │ + addeq r9, r1, r2, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d7ac │ │ │ │ + bl 0xfec4d78c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ ldcmi 1, cr2, [r0, #-0] │ │ │ │ ldmdami r0!, {r1, sl, fp, sp, pc} │ │ │ │ stmdavs sp!, {r1, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f9507 │ │ │ │ stmib sp, {r8, sl}^ │ │ │ │ @@ -235618,15 +235610,15 @@ │ │ │ │ vsubw.s8 , q4, d7 │ │ │ │ ldrbtmi r0, [r8], #-784 @ 0xfffffcf0 │ │ │ │ stmdapl r8, {fp, sp, lr} │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ strls r0, [r0], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - mcrrne 8, 4, lr, r3, cr10 │ │ │ │ + mcrrne 8, 5, lr, r3, cr10 │ │ │ │ @ instruction: 0x4604bf18 │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ stmdavs r0, {r0, r1, r2, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [ip, #1012]! @ 0x3f4 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ andsle r5, r3, #128, 30 @ 0x200 │ │ │ │ movwne pc, #30280 @ 0x7648 @ │ │ │ │ @@ -235645,25 +235637,25 @@ │ │ │ │ @ instruction: 0x4620d117 │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbls ip, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r3, r8, lsl #4 │ │ │ │ - blx 0xff43269c │ │ │ │ - blls 0x1a2ae4 │ │ │ │ - blls 0x20e674 │ │ │ │ + blx 0xff43267c │ │ │ │ + blls 0x1a2ac4 │ │ │ │ + blls 0x20e654 │ │ │ │ strb r6, [r3, r3, asr #32]! │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf1b1e7e0 │ │ │ │ - svclt 0x0000fa2d │ │ │ │ + svclt 0x0000fa3d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - umulleq r9, r1, r2, r8 │ │ │ │ + @ instruction: 0x008198b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d888 │ │ │ │ + bl 0xfec4d868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ ldcmi 1, cr2, [r0, #-0] │ │ │ │ ldmdami r0!, {r1, sl, fp, sp, pc} │ │ │ │ stmdavs sp!, {r1, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f9507 │ │ │ │ stmib sp, {r8, sl}^ │ │ │ │ @@ -235673,15 +235665,15 @@ │ │ │ │ vsubw.s8 , q4, d6 │ │ │ │ ldrbtmi r0, [r8], #-784 @ 0xfffffcf0 │ │ │ │ stmdapl r8, {fp, sp, lr} │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ strls r0, [r0], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74a3018 │ │ │ │ - mcrrne 15, 13, lr, r3, cr12 │ │ │ │ + mcrrne 15, 14, lr, r3, cr12 │ │ │ │ @ instruction: 0x4604bf18 │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ stmdavs r0, {r0, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [lr, #-1012]! @ 0xfffffc0c │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ andsle r5, r3, #128, 30 @ 0x200 │ │ │ │ movwne pc, #26184 @ 0x6648 @ │ │ │ │ @@ -235700,50 +235692,50 @@ │ │ │ │ @ instruction: 0x4620d117 │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbls ip, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r3, r8, lsl #4 │ │ │ │ - blx 0x18b2778 │ │ │ │ - blls 0x1a2bc0 │ │ │ │ - blls 0x20e750 │ │ │ │ + blx 0x18b2758 │ │ │ │ + blls 0x1a2ba0 │ │ │ │ + blls 0x20e730 │ │ │ │ strb r6, [r3, r3, asr #32]! │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf1b1e7e0 │ │ │ │ - svclt 0x0000f9bf │ │ │ │ + svclt 0x0000f9cf │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - @ instruction: 0x008197b6 │ │ │ │ + ldrdeq r9, [r1], r6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d964 │ │ │ │ + bl 0xfec4d944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060fd8 │ │ │ │ addlt r4, r5, fp, lsr #16 │ │ │ │ movtmi pc, #25158 @ 0x6246 @ │ │ │ │ movweq pc, #33484 @ 0x82cc @ │ │ │ │ andls r6, r3, r0, lsl #16 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ addsmi r6, r8, #112, 16 @ 0x700000 │ │ │ │ movwcs sp, #321 @ 0x141 │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ andcs r9, r8, #163840 @ 0x28000 │ │ │ │ movwls r2, #8193 @ 0x2001 │ │ │ │ - blx 0xd327d4 │ │ │ │ + blx 0xd327b4 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ stmdavs r3, {r3, r4, r5, ip, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ - blge 0x18e834 │ │ │ │ + blge 0x18e814 │ │ │ │ @ instruction: 0x463a491d │ │ │ │ ldrbtmi r6, [r9], #-99 @ 0xffffff9d │ │ │ │ ldmdavs r3!, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - svc 0x005ef74a │ │ │ │ + svc 0x006ef74a │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ stmdavs r0, {r0, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r2, #-1012] @ 0xfffffc0c │ │ │ │ stmdavs r9!, {r2, r6, r9, lr}^ │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ @@ -235756,19 +235748,19 @@ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf06fbdf0 │ │ │ │ strb r0, [sp, r5, lsr #8]! │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf1b1e7ea │ │ │ │ - svclt 0x0000f95b │ │ │ │ + svclt 0x0000f96b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - @ instruction: 0x008196be │ │ │ │ + ldrdeq r9, [r1], lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4da2c │ │ │ │ + bl 0xfec4da0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0030fd8 │ │ │ │ addlt r0, r5, pc, lsl #8 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ stccs 6, cr4, [r2], {21} │ │ │ │ stccs 0, cr13, [r3], {6} │ │ │ │ stccs 0, cr13, [r1], {46} @ 0x2e │ │ │ │ @@ -235778,15 +235770,15 @@ │ │ │ │ @ instruction: 0xf00f220d │ │ │ │ @ instruction: 0x462af8dd │ │ │ │ movweq lr, #19008 @ 0x4a40 │ │ │ │ ldmib sp, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, r3, r8, sl, lr}^ │ │ │ │ stcls 5, cr4, [sl], {2} │ │ │ │ strls r4, [r0], #-1592 @ 0xfffff9c8 │ │ │ │ - blx 0x1e34838 │ │ │ │ + blx 0x1e34818 │ │ │ │ andle r1, r6, r3, asr #24 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf173bdf0 │ │ │ │ stmdavs r0, {r0, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r6], #1012 @ 0x3f4 │ │ │ │ @@ -235800,106 +235792,106 @@ │ │ │ │ stmdblt r2, {r1, r3, r4, lr}^ │ │ │ │ svccs 0x0000f413 │ │ │ │ andeq pc, r3, #79 @ 0x4f │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ sadd16mi fp, r4, r8 │ │ │ │ @ instruction: 0xf06fe7c6 │ │ │ │ @ instruction: 0xe7d7005e │ │ │ │ - ldrhteq r1, [r4], -ip │ │ │ │ + eorseq r1, r4, ip, lsr #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4dad4 │ │ │ │ + bl 0xfec4dab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r0, ror #31 │ │ │ │ stmdbmi r5!, {r2, r7, ip, sp, pc} │ │ │ │ ldrmi r2, [lr], -r0, lsl #10 │ │ │ │ stmdavs r9, {r0, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ @ instruction: 0xf0040100 │ │ │ │ stmib sp, {r0, r1, r2, r3, r8}^ │ │ │ │ @ instruction: 0x03255501 │ │ │ │ @ instruction: 0xf441bf48 │ │ │ │ streq r2, [r4, #-256]! @ 0xffffff00 │ │ │ │ @ instruction: 0xf441bf48 │ │ │ │ @ instruction: 0xf1b06100 │ │ │ │ - @ instruction: 0x4604f9fd │ │ │ │ + strmi pc, [r4], -sp, lsl #20 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ stc2 1, cr15, [ip, #-460] @ 0xfffffe34 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #24832 @ 0x6100 │ │ │ │ svcpl 0x0080f514 │ │ │ │ - blmi 0x62b564 │ │ │ │ - blls 0x1d0990 │ │ │ │ + blmi 0x62b544 │ │ │ │ + blls 0x1d0970 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle pc, r0, lsl #6 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ @ instruction: 0xf954f00f │ │ │ │ - bls 0x162eb4 │ │ │ │ + bls 0x162e94 │ │ │ │ andvs r2, r2, r0, lsl #6 │ │ │ │ andcs r1, r4, #3136 @ 0xc40 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ tstplt r0, fp, asr #18 @ p-variant is OBSOLETE │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ @ instruction: 0xf06fe7db │ │ │ │ ldrb r0, [r8, sp, lsl #8] │ │ │ │ - @ instruction: 0xf8aef1b1 │ │ │ │ + @ instruction: 0xf8bef1b1 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4db80 │ │ │ │ + bl 0xfec4db60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ svcge 0x00004b2b │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, fp, ip} │ │ │ │ @ instruction: 0xf04f607b │ │ │ │ - blle 0x1337598 │ │ │ │ + blle 0x1337578 │ │ │ │ movweq pc, #33028 @ 0x8104 @ │ │ │ │ vld1.8 {d4-d6}, [r3], r5 │ │ │ │ @ instruction: 0x466a607f │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ movweq pc, #28707 @ 0x7023 @ │ │ │ │ andeq lr, r0, sp, lsr #23 │ │ │ │ andle r4, r6, r2, lsl #5 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addmi r4, r2, #111149056 @ 0x6a00000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ vsra.u64 , q12, #61 │ │ │ │ - bl 0xfec375f4 │ │ │ │ - bllt 0x7b9dd8 │ │ │ │ + bl 0xfec375d4 │ │ │ │ + bllt 0x7b9db8 │ │ │ │ strtmi r4, [r3], -sl, lsl #12 │ │ │ │ strtmi r4, [r8], -r9, ror #12 │ │ │ │ stc2 7, cr15, [r8], {255} @ 0xff │ │ │ │ - blmi 0x6e2f9c │ │ │ │ + blmi 0x6e2f7c │ │ │ │ ldmdavs fp!, {r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1240300 │ │ │ │ ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ strbtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf1af4628 │ │ │ │ - mcrrne 15, 9, pc, r3, cr9 @ │ │ │ │ + mcrrne 15, 10, pc, r3, cr9 @ │ │ │ │ @ instruction: 0xf173d1e9 │ │ │ │ stmdavs r0, {r0, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xffab4a06 │ │ │ │ + blx 0xffab49e6 │ │ │ │ strb r4, [r2, r0, asr #4]! │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0x460a6018 │ │ │ │ strbtmi r4, [r9], -r3, lsr #12 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ubfx sp, r7, #3, #6 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0xf1b1e7d3 │ │ │ │ - svclt 0x0000f84d │ │ │ │ + svclt 0x0000f85d │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmiavs r3, {r1, r7, ip, sp, pc}^ │ │ │ │ svcls 0x00082b02 │ │ │ │ @@ -235908,73 +235900,73 @@ │ │ │ │ @ instruction: 0x46394616 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf8c8f00f │ │ │ │ eorsle r2, ip, r0, lsl #16 │ │ │ │ eorhi r8, r3, r3, lsl #16 │ │ │ │ rsbhi r8, r2, r2, asr #16 │ │ │ │ @ instruction: 0xf04fb1a2 │ │ │ │ - blx 0x2f8a96 │ │ │ │ + blx 0x2f8a76 │ │ │ │ ldcne 2, cr15, [r3, #-8] │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ movwcs sp, #6191 @ 0x182f │ │ │ │ @ instruction: 0x46181d39 │ │ │ │ @ instruction: 0xf8b4f00f │ │ │ │ movtlt r4, #1537 @ 0x601 │ │ │ │ stcne 8, cr8, [r0, #-392]! @ 0xfffffe78 │ │ │ │ vqdmulh.s d15, d2, d8 │ │ │ │ - bl 0x1cb4704 │ │ │ │ + bl 0x20b46e4 │ │ │ │ @ instruction: 0xee1d4919 │ │ │ │ stmdavs fp!, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ strls r0, [r0], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74a3018 │ │ │ │ - mcrrne 13, 14, lr, r3, cr2 │ │ │ │ + mcrrne 13, 15, lr, r3, cr2 │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ stmdavs r0, {r0, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfe2b4ac6 │ │ │ │ + blx 0xfe2b4aa6 │ │ │ │ andlt r4, r2, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf06f81f0 │ │ │ │ ldrb r0, [r2, sp]! │ │ │ │ - cmnpcs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 96), ip │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adccs pc, r8, ip, asr #4 │ │ │ │ + addscs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d1, d3 │ │ │ │ @ instruction: 0xf17b621c │ │ │ │ svclt 0x0000ffff │ │ │ │ - addeq r9, r1, r2, asr #7 │ │ │ │ - eorseq r1, r4, ip, lsl #23 │ │ │ │ + addeq r9, r1, r2, ror #7 │ │ │ │ + eorseq r1, r4, ip, ror fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4dd18 │ │ │ │ + bl 0xfec4dcf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ svcge 0x00024b2e │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, fp, ip} │ │ │ │ @ instruction: 0xf04f607b │ │ │ │ - blle 0x14f7730 │ │ │ │ + blle 0x14f7710 │ │ │ │ movweq pc, #33028 @ 0x8104 @ │ │ │ │ vld1.8 {d4-d6}, [r3], r5 │ │ │ │ @ instruction: 0x466a607f │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ movweq pc, #28707 @ 0x7023 @ │ │ │ │ andeq lr, r0, sp, lsr #23 │ │ │ │ andle r4, r6, r2, lsl #5 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addmi r4, r2, #111149056 @ 0x6a00000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ vsra.u64 , q12, #61 │ │ │ │ - bl 0xfec3778c │ │ │ │ - bllt 0xfe5b9f70 │ │ │ │ + bl 0xfec3776c │ │ │ │ + bllt 0xfe5b9f50 │ │ │ │ strmi sl, [sl], -r2, lsl #28 │ │ │ │ ldrtmi r4, [r1], -r3, lsr #12 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ ldrhlt pc, [r0, #-187]! @ 0xffffff45 @ │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r6, sl, fp, ror r8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -235987,36 +235979,36 @@ │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ tstpne fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - stcl 7, cr15, [r6, #-296]! @ 0xfffffed8 │ │ │ │ + ldcl 7, cr15, [r6, #-296]! @ 0xfffffed8 │ │ │ │ bicsle r1, fp, r3, asr #24 │ │ │ │ - blx 0xfeeb318e │ │ │ │ + blx 0xfeeb316e │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r0, #11264 @ 0x2c00 │ │ │ │ - blcc 0x230b1c │ │ │ │ + blcc 0x230afc │ │ │ │ andsvs r4, r8, fp, ror #8 │ │ │ │ @ instruction: 0xf06fe7c8 │ │ │ │ bfi r0, r5, #0, #14 │ │ │ │ - @ instruction: 0xff7af1b0 │ │ │ │ + @ instruction: 0xff8af1b0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - ldrdeq r9, [r1], r0 │ │ │ │ + strdeq r9, [r1], r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ddec │ │ │ │ + bl 0xfec4ddcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strcs r4, [r0], -r1, lsr #22 │ │ │ │ stmdage r1, {r0, r2, r9, sl, lr} │ │ │ │ strvs lr, [r1], -sp, asr #19 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldc2l 1, cr15, [r4], #-684 @ 0xfffffd54 │ │ │ │ + stc2 1, cr15, [r4], {171} @ 0xab │ │ │ │ @ instruction: 0xf5104604 │ │ │ │ tstle r2, #128, 30 @ 0x200 │ │ │ │ eorle r1, r4, r3, asr #24 │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r7, lsr #2 │ │ │ │ @@ -236032,22 +236024,22 @@ │ │ │ │ andsvs r4, r0, r3, lsr r6 │ │ │ │ andcs r1, r4, #2624 @ 0xa40 │ │ │ │ @ instruction: 0xf00e2003 │ │ │ │ smlalbtlt pc, r8, pc, pc @ │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ @ instruction: 0xf173e7da │ │ │ │ stmdavs r0, {r0, r1, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfef34c60 │ │ │ │ + blx 0xfef34c40 │ │ │ │ ldrb r4, [r3, r4, asr #4] │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf1b0e7d0 │ │ │ │ - svclt 0x0000ff2b │ │ │ │ + svclt 0x0000ff3b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4de88 │ │ │ │ + bl 0xfec4de68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r0, ror #31 │ │ │ │ vst2.16 {d22-d23}, [pc], r1 │ │ │ │ vqdmlal.s q10, d28, d0[2] │ │ │ │ addlt r0, r3, r4, lsr #6 │ │ │ │ @ instruction: 0xd1744299 │ │ │ │ strmi r9, [r6], -r8, lsl #18 │ │ │ │ @@ -236068,15 +236060,15 @@ │ │ │ │ ldmdavs r3!, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ strls r2, [r0], #-310 @ 0xfffffeca │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74a3018 │ │ │ │ - mcrrne 12, 12, lr, r3, cr6 │ │ │ │ + mcrrne 12, 13, lr, r3, cr6 │ │ │ │ @ instruction: 0xf510d03e │ │ │ │ movwle r5, #28544 @ 0x6f80 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs r3!, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ stmdavs r3!, {r0, r1, r3, r5, sp, lr}^ │ │ │ │ @@ -236095,118 +236087,118 @@ │ │ │ │ @ instruction: 0xd1bd2800 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ stmibvs r9!, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xff4ef00e │ │ │ │ stmdacs r0, {r5, r7, r8, sp, lr} │ │ │ │ stmibvs sl!, {r2, r4, r5, r6, r7, ip, lr, pc}^ │ │ │ │ - bcs 0x10f4f0 │ │ │ │ - bvs 0xb6b044 │ │ │ │ + bcs 0x10f4d0 │ │ │ │ + bvs 0xb6b024 │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xff42f00e │ │ │ │ stmdacs r0, {r5, r9, sp, lr} │ │ │ │ strb sp, [r7, lr, lsr #3]! │ │ │ │ - blx 0xff6b334c │ │ │ │ + blx 0xff6b332c │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r0, #176128 @ 0x2b000 │ │ │ │ @ instruction: 0xf06fe7b9 │ │ │ │ ldr r0, [r9, r5, lsr #32]! │ │ │ │ - addeq r9, r1, sl, lsl #3 │ │ │ │ + addeq r9, r1, sl, lsr #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4df9c │ │ │ │ + bl 0xfec4df7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x11bab24 │ │ │ │ + blmi 0x11bab04 │ │ │ │ ldrmi fp, [r4], -r3, lsr #1 │ │ │ │ addcs r4, r0, #6291456 @ 0x600000 │ │ │ │ stmdage r1, {r0, r2, r3, r9, sl, lr} │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9321 │ │ │ │ @ instruction: 0xf19f0300 │ │ │ │ @ instruction: 0xf424ec54 │ │ │ │ vld2.8 {d2-d5}, [r3], r0 │ │ │ │ - blcs 0x10f9c8 │ │ │ │ + blcs 0x10f9a8 │ │ │ │ movwcs sp, #4458 @ 0x116a │ │ │ │ andcs r4, r8, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf00e4618 │ │ │ │ @ instruction: 0x4601ff11 │ │ │ │ rsble r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0xf7f2a801 │ │ │ │ ldmdbmi r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46202213 │ │ │ │ cdp2 0, 1, cr15, cr4, cr14, {0} │ │ │ │ strmi sl, [r2], -r1, lsl #18 │ │ │ │ @ instruction: 0xf1af4630 │ │ │ │ - strmi pc, [r4], -r9, asr #18 │ │ │ │ + @ instruction: 0x4604f959 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - blx 0xfe6b33cc │ │ │ │ + blx 0xfe6b33ac │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #3850240 @ 0x3ac000 │ │ │ │ - ble 0x501e0c │ │ │ │ + ble 0x501dec │ │ │ │ ldmdavs sl, {r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r8, asr #2 │ │ │ │ tstcs r0, r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q9, q8 │ │ │ │ vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ ldrvc pc, [r8], -r4, asr #4 │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf64b2238 │ │ │ │ - vsra.s64 q8, q6, #64 │ │ │ │ + vmla.f d16, d16, d0[3] │ │ │ │ vrhadd.s8 d16, d4, d29 │ │ │ │ vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47980095 │ │ │ │ vtst.8 d22, d4, d23 │ │ │ │ vbic.i32 d23, #524288 @ 0x00080000 │ │ │ │ adcsmi r0, ip, #624951296 @ 0x25400000 │ │ │ │ @ instruction: 0xf024d310 │ │ │ │ andcs r0, r4, #-1073741809 @ 0xc000000f │ │ │ │ stmdavs r8!, {r6, r8, ip, sp} │ │ │ │ @ instruction: 0xf1366031 │ │ │ │ ldmdavs r2!, {r0, r9, fp, ip, sp, lr, pc} │ │ │ │ eorvs r2, r8, r0, lsl #2 │ │ │ │ addeq lr, r7, r0, lsl #22 │ │ │ │ @ instruction: 0x00921bd2 │ │ │ │ - bl 0xffd33500 │ │ │ │ + bl 0xffd334e0 │ │ │ │ @ instruction: 0xf64c682a │ │ │ │ vsubw.s8 q10, q8, d28 │ │ │ │ vcge.s8 d16, d20, d4 │ │ │ │ vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf8420095 │ │ │ │ @ instruction: 0xf7fe3024 │ │ │ │ sbfx pc, r3, #25, #22 │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf06fe7b2 │ │ │ │ str r0, [pc, sp, lsl #8]! │ │ │ │ - mrc2 1, 0, pc, cr0, cr0, {5} │ │ │ │ + mcr2 1, 1, pc, cr0, cr0, {5} @ │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq r1, r4, ip, lsl #19 │ │ │ │ + eorseq r1, r4, ip, ror r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4e0c0 │ │ │ │ + bl 0xfec4e0a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ - blmi 0x15c8744 │ │ │ │ + blmi 0x15c8724 │ │ │ │ ldrmi r2, [r5], -r0, lsl #8 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ vld2.8 {d0-d3}, [r2], r0 │ │ │ │ stmib sp, {r6, r7, r8, r9, ip, sp, lr}^ │ │ │ │ stmib sp, {r2, sl, lr}^ │ │ │ │ - blcs 0x447f00 │ │ │ │ + blcs 0x447ee0 │ │ │ │ addshi pc, r3, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ rsbcs r5, r5, #7340032 @ 0x700000 │ │ │ │ strpl r2, [r7], -r2, lsr #4 │ │ │ │ cmpvc r6, r6, asr r7 │ │ │ │ strcs r0, [r0], #-1826 @ 0xfffff8de │ │ │ │ - blcs 0x11db44 │ │ │ │ + blcs 0x11db24 │ │ │ │ movwcs sp, #4178 @ 0x1052 │ │ │ │ rsble r2, sl, r0, lsl #16 │ │ │ │ andscs r9, r0, #16, 18 @ 0x40000 │ │ │ │ @ instruction: 0xf00e4618 │ │ │ │ stmdacs r0, {r0, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r2, {r1, r2, r4, r5, r6, ip, lr, pc}^ │ │ │ │ stmdavs r3, {r2, r8, fp, sp, pc} │ │ │ │ @@ -236225,15 +236217,15 @@ │ │ │ │ stmdapl r8!, {fp, sp, lr} │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009402 │ │ │ │ ldcls 0, cr5, [r2], {13} │ │ │ │ andscc r9, r8, r1, lsl #2 │ │ │ │ bicsvc pc, r3, pc, asr #8 │ │ │ │ strls r9, [r0], -r3, lsl #8 │ │ │ │ - bl 0xfe3b4c98 │ │ │ │ + bl 0xfe7b4c78 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ @ instruction: 0xf9daf173 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r0, #770048 @ 0xbc000 │ │ │ │ ldmdavs sl, {r0, r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -236266,29 +236258,29 @@ │ │ │ │ movwls r1, #22491 @ 0x57db │ │ │ │ movwls r6, #26691 @ 0x6843 │ │ │ │ cmppvc r4, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xe79d681a │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf1b0e7b8 │ │ │ │ - @ instruction: 0xf06ffd5f │ │ │ │ + @ instruction: 0xf06ffd6f │ │ │ │ ldr r0, [r3, r5, lsr #32]! │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r8, r1, lr, lsl pc │ │ │ │ + addeq r8, r1, lr, lsr pc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r3, r3, lsl #19 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ @ instruction: 0xf1003b01 │ │ │ │ mcrls 8, 0, r0, cr10, cr8, {0} │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r4, r5, r7, pc}^ @ │ │ │ │ - blvc 0xfe673058 │ │ │ │ + blvc 0xfe673038 │ │ │ │ streq r0, [r6], -r6, lsl #12 │ │ │ │ tsthi r6, lr, ror lr │ │ │ │ @ instruction: 0xf04f7b89 │ │ │ │ subcs r0, r0, r4, lsl #18 │ │ │ │ @ instruction: 0xf8a8f136 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ addshi pc, ip, r0 │ │ │ │ @@ -236297,35 +236289,35 @@ │ │ │ │ stc2l 0, cr15, [r2, #56] @ 0x38 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ addhi pc, ip, r0 │ │ │ │ @ instruction: 0xf1044642 │ │ │ │ movwcs r0, #6164 @ 0x1814 │ │ │ │ @ instruction: 0xf00e4640 │ │ │ │ @ instruction: 0xf994fa53 │ │ │ │ - bvs 0x9430e4 │ │ │ │ + bvs 0x9430c4 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ rscvs r0, r3, r0, lsl #6 │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ svclt 0x00a86026 │ │ │ │ - bvs 0x1988904 │ │ │ │ + bvs 0x19888e4 │ │ │ │ strbtvc lr, [r6], pc, asr #20 │ │ │ │ @ instruction: 0x2003bfb8 │ │ │ │ adcvs r6, r1, r6, rrx │ │ │ │ stc2 0, cr15, [r2, #56]! @ 0x38 │ │ │ │ stmdacs r0, {r5, r8, sp, lr} │ │ │ │ eorvs sp, r0, #108 @ 0x6c │ │ │ │ svceq 0x0070ee1d │ │ │ │ @ instruction: 0x463a493a │ │ │ │ ldrbtmi r6, [r9], #-2155 @ 0xfffff795 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ @ instruction: 0xf8cd2136 │ │ │ │ @ instruction: 0xf5008000 │ │ │ │ andscc r5, r8, sp │ │ │ │ - b 0xff5b4e08 │ │ │ │ + b 0xff9b4de8 │ │ │ │ mcrrne 6, 0, r4, r3, cr5 │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ stmdavs r0, {r0, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf876f7fd │ │ │ │ @ instruction: 0xf5154245 │ │ │ │ movwle r5, #57216 @ 0xdf80 │ │ │ │ @ instruction: 0xf1364620 │ │ │ │ @@ -236347,37 +236339,37 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdbeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fe789 │ │ │ │ str r0, [r6, r8, lsl #18] │ │ │ │ smlabtcs r0, r4, r9, r6 │ │ │ │ @ instruction: 0xf00e3020 │ │ │ │ - blx 0x1363e6 │ │ │ │ + blx 0x1363c6 │ │ │ │ ldrb pc, [lr, -r4, lsl #18]! @ │ │ │ │ msrvs CPSR_s, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ teqcs r0, r2, asr #19 │ │ │ │ - blx 0x1511da │ │ │ │ + blx 0x1511ba │ │ │ │ @ instruction: 0xf8d33302 │ │ │ │ @ instruction: 0xe772901c │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf643e76f │ │ │ │ - vorr.i32 q8, #1 @ 0x00000001 │ │ │ │ + vbic.i32 d16, #1 @ 0x00000001 │ │ │ │ @ instruction: 0xf6430122 │ │ │ │ - vmla.i d16, d0, d1[7] │ │ │ │ + vmla.i d16, d0, d1[3] │ │ │ │ @ instruction: 0xf12b0022 │ │ │ │ @ instruction: 0xf8c6f983 │ │ │ │ bfi r0, r8, #1, #6 │ │ │ │ @ instruction: 0xf06f4620 │ │ │ │ @ instruction: 0xf135050d │ │ │ │ @ instruction: 0xe7aefff9 │ │ │ │ streq pc, [fp, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf7fee7ab │ │ │ │ svclt 0x0000fbc5 │ │ │ │ - addeq r8, r1, r6, lsr #27 │ │ │ │ + addeq r8, r1, r6, asr #27 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svcge 0x0000b083 │ │ │ │ strmi r2, [r0], r0, lsl #8 │ │ │ │ @ instruction: 0x46164856 │ │ │ │ @@ -236397,40 +236389,40 @@ │ │ │ │ stmdale r8, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ strtmi r2, [r1], -r3, lsl #4 │ │ │ │ @ instruction: 0xf7e34628 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclne 0, cr13, [r3, #260]! @ 0x104 │ │ │ │ @ instruction: 0xf0234669 │ │ │ │ vhsub.u32 d16, d15, d7 │ │ │ │ - bl 0xfec37e4c │ │ │ │ + bl 0xfec37e2c │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ andeq pc, fp, #134217731 @ 0x8000003 │ │ │ │ vstreq d14, [r2, #-692] @ 0xfffffd4c │ │ │ │ cmnle r6, r0, lsl #20 │ │ │ │ ldrtmi r4, [sl], -r0, asr #12 │ │ │ │ eorsvs r4, ip, r9, ror #12 │ │ │ │ @ instruction: 0xf1af46e9 │ │ │ │ - strmi pc, [r0], fp, lsl #23 │ │ │ │ + pkhbtmi pc, r0, fp, lsl #23 @ │ │ │ │ svccc 0x00fff1b0 │ │ │ │ @ instruction: 0xf518d022 │ │ │ │ @ instruction: 0xd3295f80 │ │ │ │ ldmdavs sl, {r0, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r6, sl, fp, ror r8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4640d159 │ │ │ │ ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blcs 0x118244 │ │ │ │ + blcs 0x118224 │ │ │ │ mcrne 0, 3, sp, cr2, cr11, {1} │ │ │ │ stmdale r4, {r1, r3, r4, r7, r9, lr} │ │ │ │ andeq pc, r1, #196, 2 @ 0x31 │ │ │ │ addsmi r4, sp, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf06fd9b6 │ │ │ │ ldrb r0, [pc, sp, lsl #16] │ │ │ │ @ instruction: 0xf846f173 │ │ │ │ @@ -236442,35 +236434,35 @@ │ │ │ │ ldrmi fp, [ip], -r8, lsr #30 │ │ │ │ @ instruction: 0x4629b1b4 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf00e2003 │ │ │ │ @ instruction: 0x4605fc99 │ │ │ │ @ instruction: 0x4622b170 │ │ │ │ @ instruction: 0xf7184649 │ │ │ │ - stccs 15, cr14, [r1], {86} @ 0x56 │ │ │ │ + stccs 15, cr14, [r1], {102} @ 0x66 │ │ │ │ @ instruction: 0xf8b9d008 │ │ │ │ eorhi r3, fp, r0 │ │ │ │ tstle r3, sl, lsl #22 │ │ │ │ svclt 0x00842c1b │ │ │ │ @ instruction: 0x61ab8b2b │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ stc2 0, cr15, [r2], {14} │ │ │ │ sbcle r2, lr, r0, lsl #16 │ │ │ │ andvs r6, r3, fp, lsr r8 │ │ │ │ @ instruction: 0xf04fe7ae │ │ │ │ @ instruction: 0xf1c433ff │ │ │ │ ldrmi r0, [r3], #-513 @ 0xfffffdff │ │ │ │ stmiale r4, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ - bcc 0x2310f8 │ │ │ │ + bcc 0x2310d8 │ │ │ │ movweq lr, #11021 @ 0x2b0d │ │ │ │ @ instruction: 0xe7936018 │ │ │ │ ldmdaeq r5, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b0e79e │ │ │ │ - svclt 0x0000fbd7 │ │ │ │ + svclt 0x0000fbe7 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svcge 0x0000b083 │ │ │ │ strmi r2, [r0], r0, lsl #8 │ │ │ │ @@ -236491,40 +236483,40 @@ │ │ │ │ stmdale r8, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ strtmi r2, [r1], -r3, lsl #4 │ │ │ │ @ instruction: 0xf7e34628 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclne 0, cr13, [r3, #260]! @ 0x104 │ │ │ │ @ instruction: 0xf0234669 │ │ │ │ vhsub.u32 d16, d15, d7 │ │ │ │ - bl 0xfec37fc4 │ │ │ │ + bl 0xfec37fa4 │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ andeq pc, fp, #134217731 @ 0x8000003 │ │ │ │ vstreq d14, [r2, #-692] @ 0xfffffd4c │ │ │ │ cmnle r6, r0, lsl #20 │ │ │ │ ldrtmi r4, [sl], -r0, asr #12 │ │ │ │ eorsvs r4, ip, r9, ror #12 │ │ │ │ @ instruction: 0xf1af46e9 │ │ │ │ - pkhtbmi pc, r0, pc, asr #21 @ │ │ │ │ + strmi pc, [r0], pc, ror #21 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ @ instruction: 0xf518d022 │ │ │ │ @ instruction: 0xd3295f80 │ │ │ │ ldmdavs sl, {r0, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r6, sl, fp, ror r8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4640d159 │ │ │ │ ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blcs 0x1183bc │ │ │ │ + blcs 0x11839c │ │ │ │ mcrne 0, 3, sp, cr2, cr11, {1} │ │ │ │ stmdale r4, {r1, r3, r4, r7, r9, lr} │ │ │ │ andeq pc, r1, #196, 2 @ 0x31 │ │ │ │ addsmi r4, sp, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf06fd9b6 │ │ │ │ ldrb r0, [pc, sp, lsl #16] │ │ │ │ @ instruction: 0xff8af172 │ │ │ │ @@ -236536,167 +236528,167 @@ │ │ │ │ ldrmi fp, [ip], -r8, lsr #30 │ │ │ │ @ instruction: 0x4629b1b4 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf00e2003 │ │ │ │ @ instruction: 0x4605fbdd │ │ │ │ @ instruction: 0x4622b170 │ │ │ │ @ instruction: 0xf7184649 │ │ │ │ - stccs 14, cr14, [r1], {154} @ 0x9a │ │ │ │ + stccs 14, cr14, [r1], {170} @ 0xaa │ │ │ │ @ instruction: 0xf8b9d008 │ │ │ │ eorhi r3, fp, r0 │ │ │ │ tstle r3, sl, lsl #22 │ │ │ │ svclt 0x00842c1b │ │ │ │ @ instruction: 0x61ab8b2b │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ - blx 0xff2b34a6 │ │ │ │ + blx 0xff2b3486 │ │ │ │ sbcle r2, lr, r0, lsl #16 │ │ │ │ andvs r6, r3, fp, lsr r8 │ │ │ │ @ instruction: 0xf04fe7ae │ │ │ │ @ instruction: 0xf1c433ff │ │ │ │ ldrmi r0, [r3], #-513 @ 0xfffffdff │ │ │ │ stmiale r4, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ - bcc 0x231270 │ │ │ │ + bcc 0x231250 │ │ │ │ movweq lr, #11021 @ 0x2b0d │ │ │ │ @ instruction: 0xe7936018 │ │ │ │ ldmdaeq r5, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b0e79e │ │ │ │ - svclt 0x0000fb1b │ │ │ │ + svclt 0x0000fb2b │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ adclt r4, sp, lr, asr fp │ │ │ │ strmi sl, [r5], -r2, lsl #30 │ │ │ │ - bmi 0x1848d14 │ │ │ │ + bmi 0x1848cf4 │ │ │ │ @ instruction: 0xf105460c │ │ │ │ ldm r3, {r3, r4, fp} │ │ │ │ ldmdavs r2, {r0, r1} │ │ │ │ @ instruction: 0xf04f922b │ │ │ │ stm r7, {r9} │ │ │ │ addscs r0, r8, #3 │ │ │ │ stmdage r4, {r8, sp} │ │ │ │ stmia r4, {r0, r1, r2, r3, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ - blcc 0x151b8c │ │ │ │ + blcc 0x151b6c │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r5, r7, pc}^ @ │ │ │ │ cmnpvs lr, r3 @ p-variant is OBSOLETE │ │ │ │ streq r0, [r6], -r6, lsl #12 │ │ │ │ stmdbvs r6, {r0, r1, r5, r6, r8, r9, sp, lr} │ │ │ │ andcs r6, r4, #-1073741796 @ 0xc000001c │ │ │ │ ldmdbls r4!, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf00e4618 │ │ │ │ @ instruction: 0x4601fb7b │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ movwcs r8, #4233 @ 0x1089 │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xf80ef00e │ │ │ │ - blcc 0x1515a4 │ │ │ │ + blcc 0x151584 │ │ │ │ ldmdale ip!, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf8d49b02 │ │ │ │ - blcc 0x15b554 │ │ │ │ + blcc 0x15b534 │ │ │ │ ldmdale lr!, {r0, r1, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x06064473 │ │ │ │ strbmi r0, [r6], -r6, lsl #12 │ │ │ │ - ldrbmi r6, [pc], #-2566 @ 0xf7538 │ │ │ │ + ldrbmi r6, [pc], #-2566 @ 0xf7518 │ │ │ │ movwcs r2, #4612 @ 0x1204 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0x17b357e │ │ │ │ + blx 0x17b355e │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldrtmi sp, [sl], -r8, rrx │ │ │ │ stmdage r4, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xffeef00d │ │ │ │ ldmdbmi r7!, {r2, r8, r9, fp, sp, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrtmi r6, [r2], -r3, ror #1 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r0, {r0, r1, r3, r5, r6, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ strls r0, [r0], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74a3018 │ │ │ │ - mcrrne 8, 8, lr, r3, cr6 │ │ │ │ + mcrrne 8, 9, lr, r3, cr6 │ │ │ │ @ instruction: 0xf172d105 │ │ │ │ stmdavs r0, {r0, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 1, pc, cr10, cr12, {7} @ │ │ │ │ - blmi 0xb47e8c │ │ │ │ - blls 0xbd15f8 │ │ │ │ + blmi 0xb47e6c │ │ │ │ + blls 0xbd15d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_abt │ │ │ │ tstcs r0, sp, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ str r2, [r3, r2, lsl #4]! │ │ │ │ str r2, [r1, r8, lsl #4]! │ │ │ │ strb r2, [r0, r2, lsl #4] │ │ │ │ ldr r2, [lr, r8, lsl #4]! │ │ │ │ @ instruction: 0x901cf8d5 │ │ │ │ @ instruction: 0xf1052100 │ │ │ │ @ instruction: 0xf00e0020 │ │ │ │ - blx 0x135f72 │ │ │ │ + blx 0x135f52 │ │ │ │ ldr pc, [r3, r9, lsl #4] │ │ │ │ msrvs CPSR_s, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ teqcs r0, sl, ror #19 │ │ │ │ - blx 0x15164e │ │ │ │ + blx 0x15162e │ │ │ │ ldmibvs sl, {r1, r8, r9, ip, sp}^ │ │ │ │ andcs lr, r1, #136, 14 @ 0x2200000 │ │ │ │ @ instruction: 0xf645e786 │ │ │ │ vsubw.s8 q11, q0, d20 │ │ │ │ - bls 0x1b8448 │ │ │ │ + bls 0x1b8428 │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe79c69da │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ stmdage r4, {r8, sp} │ │ │ │ - blx 0x1333644 │ │ │ │ + blx 0x1333624 │ │ │ │ vqdmulh.s d15, d8, d0 │ │ │ │ andcs lr, r1, #38535168 @ 0x24c0000 │ │ │ │ @ instruction: 0xf06fe791 │ │ │ │ @ instruction: 0xe7b60015 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf1b0e7b3 │ │ │ │ - @ instruction: 0xf7fefa55 │ │ │ │ + @ instruction: 0xf7fefa65 │ │ │ │ svclt 0x0000f985 │ │ │ │ - eorseq r1, r4, r4, lsr #23 │ │ │ │ + mlaseq r4, r4, fp, r1 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r8, r1, ip, lsl #18 │ │ │ │ + addeq r8, r1, ip, lsr #18 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strtvs pc, [r4], -r5, asr #12 │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ addlt r4, sl, r2, ror #22 │ │ │ │ strmi r4, [sp], -r2, ror #24 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ svcge 0x00046833 │ │ │ │ @ instruction: 0xf5034684 │ │ │ │ - ldc 3, cr5, [pc, #512] @ 0xf786c │ │ │ │ + ldc 3, cr5, [pc, #512] @ 0xf784c │ │ │ │ ldm r4, {r1, r3, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ stm r7, {r0, r1} │ │ │ │ @ instruction: 0xf8d30003 │ │ │ │ movwcs r8, #540 @ 0x21c │ │ │ │ mrc 8, 0, r4, cr13, cr9, {2} │ │ │ │ eorvs r4, fp, r0, ror pc │ │ │ │ rsbvs r2, fp, r6, lsr r1 │ │ │ │ movwls r9, #13064 @ 0x3308 │ │ │ │ - blvc 0x2b2cc4 │ │ │ │ + blvc 0x2b2ca4 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ ldrdcc pc, [r4], -ip │ │ │ │ @ instruction: 0xf8d05820 │ │ │ │ strls r0, [r0, #-656] @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf7493018 │ │ │ │ - mcrrne 15, 14, lr, r3, cr14 │ │ │ │ + mcrrne 15, 15, lr, r3, cr14 │ │ │ │ @ instruction: 0x4604bf18 │ │ │ │ @ instruction: 0xf172d105 │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r0, #1008] @ 0x3f0 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ suble r5, r6, #128, 30 @ 0x200 │ │ │ │ ldrdls pc, [r0], -r5 │ │ │ │ @@ -236704,78 +236696,78 @@ │ │ │ │ ldccc 8, cr15, [r4], {89} @ 0x59 │ │ │ │ tstmi r3, #6946816 @ 0x6a0000 │ │ │ │ @ instruction: 0xf645d074 │ │ │ │ @ instruction: 0xf2c04afc │ │ │ │ @ instruction: 0xf8da0a95 │ │ │ │ stmdacs r0, {r3, r4, r7} │ │ │ │ @ instruction: 0x4629d05c │ │ │ │ - blx 0xdb3b9a │ │ │ │ + blx 0xdb3b7a │ │ │ │ eorvs r6, fp, #11206656 @ 0xab0000 │ │ │ │ @ instruction: 0xf04f4642 │ │ │ │ @ instruction: 0xf8c50800 │ │ │ │ @ instruction: 0x46438010 │ │ │ │ @ instruction: 0xf8592003 │ │ │ │ @ instruction: 0xf00e1c14 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4643d057 │ │ │ │ @ instruction: 0x4649463a │ │ │ │ @ instruction: 0xff0ef00d │ │ │ │ - blcc 0x15e330 │ │ │ │ + blcc 0x15e310 │ │ │ │ ldmdale r6, {r0, r1, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x06062b3e │ │ │ │ stccs 6, cr0, [sp, #-24]! @ 0xffffffe8 │ │ │ │ - blcs 0xcc4f44 │ │ │ │ + blcs 0xcc4f24 │ │ │ │ ldmdbls r2, {r2, r9, sp} │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ - blx 0x1933770 │ │ │ │ + blx 0x1933750 │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ ldccs 8, cr15, [r4], {89} @ 0x59 │ │ │ │ andls r2, r3, #0, 6 │ │ │ │ - bge 0x2a1b54 │ │ │ │ + bge 0x2a1b34 │ │ │ │ cdp2 0, 15, cr15, cr2, cr13, {0} │ │ │ │ @ instruction: 0xf1354628 │ │ │ │ - blmi 0x9b6bd0 │ │ │ │ - blls 0x3517c0 │ │ │ │ + blmi 0x9b6bb0 │ │ │ │ + blls 0x3517a0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r2, r0, lsl #6 │ │ │ │ andlt r4, sl, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ andcs r8, r2, #240, 14 @ 0x3c00000 │ │ │ │ andcs lr, r8, #56885248 @ 0x3640000 │ │ │ │ - bls 0x2f16dc │ │ │ │ + bls 0x2f16bc │ │ │ │ ldmdavs r3!, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe7d069da │ │ │ │ tstcs r0, r7, lsl #28 │ │ │ │ @ instruction: 0xf00ea808 │ │ │ │ - blx 0x135da6 │ │ │ │ + blx 0x135d86 │ │ │ │ strb pc, [r8, r6, lsl #4] @ │ │ │ │ strb r2, [r6, r1, lsl #4] │ │ │ │ - cmppeq r1, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + teqpeq r1, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq r2, r0, r2, pc @ │ │ │ │ - rsbeq pc, sp, r3, asr #12 │ │ │ │ + subeq pc, sp, r3, asr #12 │ │ │ │ eoreq pc, r2, r0, asr #5 │ │ │ │ cdp2 1, 7, cr15, cr0, cr10, {1} │ │ │ │ addseq pc, r8, sl, asr #17 │ │ │ │ @ instruction: 0x4628e795 │ │ │ │ stc2l 1, cr15, [r8], #212 @ 0xd4 │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf1b0e7c5 │ │ │ │ - @ instruction: 0xf7fef983 │ │ │ │ + @ instruction: 0xf7fef993 │ │ │ │ svclt 0x0000f8b3 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - eorseq r1, r4, ip, lsr #23 │ │ │ │ - ldrdeq r8, [r1], ip │ │ │ │ + mlaseq r4, ip, fp, r1 │ │ │ │ + strdeq r8, [r1], ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stmiavs r3, {r0, r1, r2, r7, ip, sp, pc}^ │ │ │ │ andls r2, r4, #2048 @ 0x800 │ │ │ │ sbchi pc, fp, r0, asr #32 │ │ │ │ @@ -236784,40 +236776,40 @@ │ │ │ │ stmibvs r3, {r0, r3, r4, r5, r7, pc} │ │ │ │ @ instruction: 0xf0402b0b │ │ │ │ @ instruction: 0xf64580dc │ │ │ │ vaddhn.i16 d22, q0, q10 │ │ │ │ stmibvs r0, {r0, r2, r4, r7, sl}^ │ │ │ │ movwcs r2, #5424 @ 0x1530 │ │ │ │ stmdavs r2!, {r0, r3, r7, r9, sl, lr} │ │ │ │ - blx 0x25dc6e │ │ │ │ + blx 0x25dc4e │ │ │ │ ldrmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf00e69d2 │ │ │ │ strmi pc, [r7], -r1, ror #19 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8db8091 │ │ │ │ - blcs 0x2838b4 │ │ │ │ + blcs 0x283894 │ │ │ │ addhi pc, pc, r0, asr #32 │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ teqppl r0, r8 @ @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ ldmib r8, {r0, r3, r6, r7, pc}^ │ │ │ │ ldmib r8, {r3, r6, r8, r9, sp}^ │ │ │ │ - blcs 0x109188 │ │ │ │ + blcs 0x109168 │ │ │ │ @ instruction: 0xf109dd5e │ │ │ │ @ instruction: 0xf8cd0344 │ │ │ │ mcrcc 0, 0, fp, cr4, cr4, {0} │ │ │ │ ldrmi r4, [fp], sl, lsr #13 │ │ │ │ ands r9, r9, r2, lsl #10 │ │ │ │ - blcs 0x2918c4 │ │ │ │ + blcs 0x2918a4 │ │ │ │ sbchi pc, r3, r0, asr #32 │ │ │ │ ldrbmi r6, [sl], r3, lsr #16 │ │ │ │ strdls r1, [r2, -r9] │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r7, fp, ip, lr} │ │ │ │ andls sp, r3, #71 @ 0x47 │ │ │ │ - blx 0xfefb38c8 │ │ │ │ + blx 0xfefb38a8 │ │ │ │ @ instruction: 0xf8c99a03 │ │ │ │ stmdacs r0, {r2, r6} │ │ │ │ @ instruction: 0xf8d8d062 │ │ │ │ strcc r3, [r1, #-292] @ 0xfffffedc │ │ │ │ strcc r3, [r4], #-516 @ 0xfffffdfc │ │ │ │ ldcle 2, cr4, [r0, #-684] @ 0xfffffd54 │ │ │ │ svceq 0x0004f856 │ │ │ │ @@ -236834,99 +236826,99 @@ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8db9a04 │ │ │ │ stmdapl r1, {r2, ip, sp}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ @ instruction: 0xf8cd2136 │ │ │ │ @ instruction: 0xf5009000 │ │ │ │ andscc r5, r8, sp │ │ │ │ - cdp 7, 12, cr15, cr8, cr9, {2} │ │ │ │ + cdp 7, 13, cr15, cr8, cr9, {2} │ │ │ │ eorle r1, ip, r3, asr #24 │ │ │ │ svceq 0x0000f1ba │ │ │ │ addhi pc, lr, r0 │ │ │ │ - blcs 0x11e50c │ │ │ │ + blcs 0x11e4ec │ │ │ │ andlt sp, r7, r6, asr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8c98ff0 │ │ │ │ ldr r0, [ip, r4, asr #32]! │ │ │ │ @ instruction: 0xee1d4946 │ │ │ │ @ instruction: 0xf8db0f70 │ │ │ │ ldrbtmi r3, [r9], #-4 │ │ │ │ - bls 0x211954 │ │ │ │ + bls 0x211934 │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf7493018 │ │ │ │ - andcc lr, r1, r0, lsr #29 │ │ │ │ + @ instruction: 0x3001eeb0 │ │ │ │ strtmi fp, [sl], r4, lsl #30 │ │ │ │ andge pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf172d164 │ │ │ │ stmdavs r0, {r0, r1, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrr2 7, 15, pc, r0, cr12 @ │ │ │ │ strb r4, [fp, r0, asr #4] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ vabd.s8 q15, q14, │ │ │ │ - vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[4] │ │ │ │ vrhadd.s8 d16, d12, d30 │ │ │ │ - vshr.s64 q9, q8, #64 │ │ │ │ - blmi 0xd77a30 │ │ │ │ + vmla.i d18, d16, d0[4] │ │ │ │ + blmi 0xd77a10 │ │ │ │ eorpl pc, sl, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf8c2f17b │ │ │ │ - cmnpcs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 96), ip │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcscs pc, ip, ip, asr #4 │ │ │ │ + adccs pc, ip, ip, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d1, d27 │ │ │ │ @ instruction: 0xf17b5221 │ │ │ │ vtst.8 d31, d28, d21 │ │ │ │ - vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[4] │ │ │ │ vrhadd.s8 d16, d12, d30 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ - blmi 0xa37a64 │ │ │ │ + vshr.s64 d18, d8, #64 │ │ │ │ + blmi 0xa37a44 │ │ │ │ adcpl pc, r9, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8a8f17b │ │ │ │ - cmnpcs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 96), ip │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbcc pc, r4, ip, asr #4 │ │ │ │ + subscc pc, r4, ip, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 d20, d1, d14 │ │ │ │ @ instruction: 0xf17b524c │ │ │ │ vtst.8 d31, d28, d11 │ │ │ │ - vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[4] │ │ │ │ vrhadd.s8 d16, d12, d30 │ │ │ │ - vshr.s64 q9, q2, #64 │ │ │ │ - blmi 0x6f7a98 │ │ │ │ + vmla.i d18, d16, d0[1] │ │ │ │ + blmi 0x6f7a78 │ │ │ │ eorpl pc, r3, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf88ef17b │ │ │ │ - cmnpcs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 96), ip │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andscc pc, r4, ip, asr #4 │ │ │ │ + andcc pc, r4, ip, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 d20, d1, d1 │ │ │ │ @ instruction: 0xf17b522c │ │ │ │ vadd.i8 d31, d28, d1 │ │ │ │ - vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[4] │ │ │ │ vrhadd.s8 d16, d12, d30 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ - blmi 0x3b7acc │ │ │ │ + vmov.i32 d19, #12 @ 0x0000000c │ │ │ │ + blmi 0x3b7aac │ │ │ │ eorspl pc, r3, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf874f17b │ │ │ │ - cmnpcs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 96), ip │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subcc pc, ip, ip, asr #4 │ │ │ │ + eorscc pc, ip, ip, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d1, d4 │ │ │ │ @ instruction: 0xf17b524b │ │ │ │ svclt 0x0000f867 │ │ │ │ - umulleq r8, r1, r8, r5 │ │ │ │ - addeq r8, r1, r2, asr #10 │ │ │ │ - ldrhteq r1, [r4], -r4 │ │ │ │ + @ instruction: 0x008185b8 │ │ │ │ + addeq r8, r1, r2, ror #10 │ │ │ │ + eorseq r1, r4, r4, lsr #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf6454617 │ │ │ │ vsubl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0x46050295 │ │ │ │ @@ -236939,16 +236931,16 @@ │ │ │ │ muleq r3, r3, r8 │ │ │ │ @ instruction: 0xf8dc2a09 │ │ │ │ stm r6, {r2, r3, r4, r6, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf0400003 │ │ │ │ stmiavs sl!, {r0, r2, r4, r6, r7, pc}^ │ │ │ │ @ instruction: 0xf0402a03 │ │ │ │ stmibvs fp!, {r5, r6, r7, pc} │ │ │ │ - beq 0x733eac │ │ │ │ - blcs 0x3c66a0 │ │ │ │ + beq 0x733e8c │ │ │ │ + blcs 0x3c6680 │ │ │ │ sbcshi pc, r7, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x0606a3ba │ │ │ │ strtge r0, [r6], r6, lsl #12 │ │ │ │ @ instruction: 0xa3a9b006 │ │ │ │ stmdaeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdbls r0, {r0, r8, r9, sp} │ │ │ │ @@ -236962,18 +236954,18 @@ │ │ │ │ msrne CPSR_s, #68, 12 @ 0x4400000 │ │ │ │ orrsmi pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf0804298 │ │ │ │ teqcs r8, #158 @ 0x9e │ │ │ │ @ instruction: 0xf000fb03 │ │ │ │ @ instruction: 0xf5b03020 │ │ │ │ ldmdble r2!, {r7, r8, r9, sl, fp, ip, lr}^ │ │ │ │ - blx 0x17b3fca │ │ │ │ + blx 0x17b3faa │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r3!, {r1, r3, r4, r7, pc} │ │ │ │ - bleq 0x173c3c │ │ │ │ + bleq 0x173c1c │ │ │ │ stmdavs r3!, {r0, r1, sp, lr}^ │ │ │ │ stmiavs r3!, {r0, r1, r6, sp, lr} │ │ │ │ stmiavs r3!, {r0, r1, r7, sp, lr}^ │ │ │ │ stmdbvs r3!, {r0, r1, r6, r7, sp, lr} │ │ │ │ stmdbvs r3!, {r0, r1, r8, sp, lr}^ │ │ │ │ stmibvs r3!, {r0, r1, r6, r8, sp, lr} │ │ │ │ stmibvs r3!, {r0, r1, r7, r8, sp, lr}^ │ │ │ │ @@ -236982,44 +236974,44 @@ │ │ │ │ stmdavs fp!, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ strls r2, [r0], #-310 @ 0xfffffeca │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf7493018 │ │ │ │ - strmi lr, [r5], -r2, lsr #27 │ │ │ │ + @ instruction: 0x4605edb2 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - blx 0xffd34116 │ │ │ │ + blx 0xffd340f6 │ │ │ │ @ instruction: 0xf7fc6800 │ │ │ │ submi pc, r5, #70656 @ 0x11400 │ │ │ │ svcpl 0x0080f515 │ │ │ │ stmibvs r3!, {r3, r5, r9, ip, lr, pc} │ │ │ │ tstlt r3, r2, asr #12 │ │ │ │ - blx 0x1920ee │ │ │ │ + blx 0x1920ce │ │ │ │ ldmdbls r0, {r0, r3, r9, pc} │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf844f00e │ │ │ │ @ instruction: 0xb3b84607 │ │ │ │ ldrbmi r2, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf00d4621 │ │ │ │ stmibvs r3!, {r0, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r5, r7, r8, ip, sp, pc}^ │ │ │ │ orrlt r4, fp, r7, asr #8 │ │ │ │ - beq 0x933f9c │ │ │ │ + beq 0x933f7c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ @ instruction: 0x46324638 │ │ │ │ stc2l 0, cr15, [sl], {13} │ │ │ │ @ instruction: 0xf1086963 │ │ │ │ - strbmi r0, [pc], #-2049 @ 0xf7ba4 │ │ │ │ - beq 0xf33fd0 │ │ │ │ + strbmi r0, [pc], #-2049 @ 0xf7b84 │ │ │ │ + beq 0xf33fb0 │ │ │ │ ldmle r1!, {r0, r1, r6, r8, sl, lr}^ │ │ │ │ svceq 0x0000f1bb │ │ │ │ - blmi 0xcec004 │ │ │ │ - blls 0x251c20 │ │ │ │ + blmi 0xcebfe4 │ │ │ │ + blls 0x251c00 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r4, r0, lsl #6 │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -237028,46 +237020,46 @@ │ │ │ │ @ instruction: 0xf1354620 │ │ │ │ ubfx pc, r7, #21, #7 │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf04fe7e0 │ │ │ │ strb r0, [r1, -r2, lsl #16]! │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmibvs fp!, {r1, r2, r3, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blx 0x1804be │ │ │ │ + blx 0x18049e │ │ │ │ @ instruction: 0xf8dccc03 │ │ │ │ smmla r7, ip, r0, r8 │ │ │ │ @ instruction: 0x801cf8d5 │ │ │ │ @ instruction: 0xf1052100 │ │ │ │ @ instruction: 0xf00d0020 │ │ │ │ - blx 0x13792a │ │ │ │ + blx 0x13790a │ │ │ │ strb pc, [sp, -r8, lsl #16] @ │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf06fe74a │ │ │ │ bfi r0, r5, (invalid: 10:6) │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf1afe7c3 │ │ │ │ - @ instruction: 0xf06fff51 │ │ │ │ + @ instruction: 0xf06fff61 │ │ │ │ ldr r0, [lr, fp, lsl #10]! │ │ │ │ - cmnpcs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 96), ip │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addcc pc, r0, ip, asr #4 │ │ │ │ + rsbscc pc, r0, ip, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vcgt.s8 d19, d1, d8 │ │ │ │ @ instruction: 0xf17a228d │ │ │ │ @ instruction: 0xf7fdff5b │ │ │ │ @ instruction: 0xf24cfe71 │ │ │ │ - vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[4] │ │ │ │ vrhadd.s8 d16, d12, d30 │ │ │ │ - vshr.s64 d19, d8, #64 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ movwcc r0, #32814 @ 0x802e │ │ │ │ addcs pc, lr, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xff4cf17a │ │ │ │ - eorseq r1, r4, r0, asr #23 │ │ │ │ + ldrhteq r1, [r4], -r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r8, r1, r2, asr #6 │ │ │ │ + addeq r8, r1, r2, ror #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, sp, r5, lsr #23 │ │ │ │ @ instruction: 0xf10d4605 │ │ │ │ stmiami r4!, {r2, r3, r4, r8, r9, fp} │ │ │ │ @@ -237081,15 +237073,15 @@ │ │ │ │ muleq r3, ip, r8 │ │ │ │ stm r6, {r0, r3, r9, fp, sp} │ │ │ │ @ instruction: 0xf0400003 │ │ │ │ stmiavs sl!, {r0, r1, r5, r8, pc}^ │ │ │ │ @ instruction: 0xf0402a03 │ │ │ │ stmibvs fp!, {r1, r4, r8, pc} │ │ │ │ andseq pc, r8, #1073741825 @ 0x40000001 │ │ │ │ - blcc 0x15c4e0 │ │ │ │ + blcc 0x15c4c0 │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r3, r8, pc}^ @ │ │ │ │ rsceq pc, r4, r3, lsl r0 @ │ │ │ │ strheq r0, [ip], -ip │ │ │ │ andeq r0, ip, ip │ │ │ │ adcseq r0, pc, ip │ │ │ │ strheq r0, [ip], -pc @ │ │ │ │ @@ -237099,64 +237091,64 @@ │ │ │ │ @ instruction: 0x46529916 │ │ │ │ @ instruction: 0xf00d4618 │ │ │ │ @ instruction: 0x4601ff7b │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ movwcs r8, #4326 @ 0x10e6 │ │ │ │ andseq pc, r8, #1073741825 @ 0x40000001 │ │ │ │ @ instruction: 0xf00d4620 │ │ │ │ - blls 0x376d4c │ │ │ │ + blls 0x376d2c │ │ │ │ ldrdls pc, [r4], -r4 │ │ │ │ - blcs 0x3c6924 │ │ │ │ + blcs 0x3c6904 │ │ │ │ rschi pc, r1, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x06069bd4 │ │ │ │ strge r0, [r5, #1542]! @ 0x606 │ │ │ │ - blls 0xff12ad4c │ │ │ │ + blls 0xff12ad2c │ │ │ │ stmdaeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ addshi pc, r5, r0 │ │ │ │ strbmi r6, [r1], -r0, lsr #16 │ │ │ │ - blx 0x16b430a │ │ │ │ + blx 0x16b42ea │ │ │ │ @ instruction: 0xf1030143 │ │ │ │ @ instruction: 0xf5b00008 │ │ │ │ svclt 0x009c5f80 │ │ │ │ andls r2, r3, #0, 4 │ │ │ │ strtmi sp, [r6], -sp, ror #16 │ │ │ │ - blcc 0x335e78 │ │ │ │ + blcc 0x335e58 │ │ │ │ cdp 0, 1, cr6, cr13, cr6, {3} │ │ │ │ ldmdbmi r0!, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ stmdavs fp!, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - stc 7, cr15, [r0], {73} @ 0x49 │ │ │ │ + ldc 7, cr15, [r0], {73} @ 0x49 │ │ │ │ mcrrne 6, 0, r4, r3, cr5 │ │ │ │ @ instruction: 0xf172d105 │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xa35d84 │ │ │ │ + blx 0xa35d64 │ │ │ │ @ instruction: 0xf5154245 │ │ │ │ tstle r5, #128, 30 @ 0x200 │ │ │ │ - blcs 0x11e9ac │ │ │ │ - blmi 0x192c2b8 │ │ │ │ - blls 0x3d1e10 │ │ │ │ + blcs 0x11e98c │ │ │ │ + blmi 0x192c298 │ │ │ │ + blls 0x3d1df0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x46288095 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi r6, [r2], -r3, lsr #16 │ │ │ │ andcs r9, r3, r6, lsl r9 │ │ │ │ andls pc, r4, r4, asr #17 │ │ │ │ - bne 0x15f2714 │ │ │ │ - blx 0x3009de │ │ │ │ + bne 0x15f26f4 │ │ │ │ + blx 0x3009be │ │ │ │ eorvs pc, r7, sl, lsl #14 │ │ │ │ @ instruction: 0xff0af00d │ │ │ │ rsbsle r2, r6, r0, lsl #16 │ │ │ │ movwcs r9, #2564 @ 0xa04 │ │ │ │ @ instruction: 0xf00d4621 │ │ │ │ @ instruction: 0xf1b9fb9f │ │ │ │ sbcsle r0, r1, r0, lsl #30 │ │ │ │ @@ -237165,98 +237157,98 @@ │ │ │ │ cdp2 0, 15, cr15, cr10, cr13, {0} │ │ │ │ svceq 0x0000f1ba │ │ │ │ strmi sp, [r7], -r8, asr #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46384631 │ │ │ │ ldrbmi r2, [sl], -r0, lsl #6 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xfe333e56 │ │ │ │ + blx 0xfe333e36 │ │ │ │ strtcc r4, [r0], -r7, asr #8 │ │ │ │ mvnsle r4, sl, asr #11 │ │ │ │ - blcs 0x11ea38 │ │ │ │ + blcs 0x11ea18 │ │ │ │ @ instruction: 0x4620d0b9 │ │ │ │ @ instruction: 0xf9aef135 │ │ │ │ movwls lr, #22453 @ 0x57b5 │ │ │ │ @ instruction: 0xf9b6f135 │ │ │ │ suble r2, pc, r0, lsl #16 │ │ │ │ movwcs r6, #6178 @ 0x1822 │ │ │ │ stmdavs r2!, {r1, sp, lr}^ │ │ │ │ movwls r4, #13828 @ 0x3604 │ │ │ │ - blls 0x24ff58 │ │ │ │ + blls 0x24ff38 │ │ │ │ @ instruction: 0xf04fe783 │ │ │ │ strb r0, [lr, -r2, lsl #20] │ │ │ │ - beq 0x333f98 │ │ │ │ + beq 0x333f78 │ │ │ │ @ instruction: 0xf04fe74b │ │ │ │ @ instruction: 0xf1b90802 │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ strbmi sl, [lr], -fp, ror #30 │ │ │ │ andls pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf04fe776 │ │ │ │ ldrb r0, [pc, -r8, lsl #16] │ │ │ │ msrvs CPSR_s, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ teqcs r0, sl, ror #19 │ │ │ │ - blx 0x151ef6 │ │ │ │ + blx 0x151ed6 │ │ │ │ @ instruction: 0xf8d33302 │ │ │ │ @ instruction: 0xe732a01c │ │ │ │ smlattcs r0, lr, r9, r6 │ │ │ │ eoreq pc, r0, r5, lsl #2 │ │ │ │ cdp2 0, 0, cr15, cr0, cr13, {0} │ │ │ │ - blx 0x2b6aa0 │ │ │ │ + blx 0x2b6a80 │ │ │ │ @ instruction: 0xf04fe729 │ │ │ │ str r0, [r6, -r1, lsl #20]! │ │ │ │ msrvs CPSR_s, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ teqcs r0, sl, lsl #20 │ │ │ │ - blx 0x151f26 │ │ │ │ + blx 0x151f06 │ │ │ │ @ instruction: 0xf8d33302 │ │ │ │ @ instruction: 0xe73b801c │ │ │ │ tstcs r0, sl, lsl #28 │ │ │ │ @ instruction: 0xf00da80b │ │ │ │ - blx 0x137672 │ │ │ │ + blx 0x137652 │ │ │ │ ldr pc, [r3, -r6, lsl #16]! │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf06fe730 │ │ │ │ strb r0, [r2, -sp, lsl #10]! │ │ │ │ - ldc2l 1, cr15, [r8, #700]! @ 0x2bc │ │ │ │ + cdp2 1, 0, cr15, cr8, cr15, {5} │ │ │ │ streq pc, [fp, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf7fde75d │ │ │ │ vadd.f32 d31, d12, d21 │ │ │ │ - vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[4] │ │ │ │ vrhadd.s8 d16, d12, d30 │ │ │ │ - vshr.s64 d19, d8, #64 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ tstcc r0, #46 @ 0x2e │ │ │ │ rsccs pc, r1, #268435460 @ 0x10000004 │ │ │ │ mcr2 1, 0, pc, cr0, cr10, {3} @ │ │ │ │ - cmnpcs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrcs (UNDEF: 96), ip │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addcc pc, r0, ip, asr #4 │ │ │ │ + rsbscc pc, r0, ip, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vst2.8 {d19-d22}, [pc :64], r0 │ │ │ │ @ instruction: 0xf17a5297 │ │ │ │ svclt 0x0000fdf3 │ │ │ │ - eorseq r1, r4, r0, ror #23 │ │ │ │ + ldrsbteq r1, [r4], -r0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r8, r1, r0, lsl #2 │ │ │ │ + addeq r8, r1, r0, lsr #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ - blmi 0x16497bc │ │ │ │ - ldc 0, cr11, [pc, #548] @ 0xf8168 │ │ │ │ + blmi 0x164979c │ │ │ │ + ldc 0, cr11, [pc, #548] @ 0xf8148 │ │ │ │ ldmdavs fp, {r1, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r5], -r0, lsl #6 │ │ │ │ strmi r2, [r0], r1, lsl #6 │ │ │ │ andcs r4, r4, #14680064 @ 0xe00000 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrdge pc, [r8], #-141 @ 0xffffff73 │ │ │ │ andls pc, ip, sp, asr #17 │ │ │ │ - blvc 0x2335a0 │ │ │ │ + blvc 0x233580 │ │ │ │ cdp2 0, 4, cr15, cr4, cr13, {0} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ strmi r8, [r4], -r4, lsl #1 │ │ │ │ @ instruction: 0xf8d44630 │ │ │ │ @ instruction: 0xf00db000 │ │ │ │ strmi pc, [r6], -r1, asr #30 │ │ │ │ rsbsle r2, sl, r0, lsl #16 │ │ │ │ @@ -237268,25 +237260,25 @@ │ │ │ │ strbmi sp, [r8], -pc, rrx │ │ │ │ @ instruction: 0xf8aef135 │ │ │ │ svceq 0x0001f01a │ │ │ │ @ instruction: 0xf8c04604 │ │ │ │ ldrtmi fp, [r0], -r0 │ │ │ │ @ instruction: 0xf058d03c │ │ │ │ @ instruction: 0x4622fc71 │ │ │ │ - blge 0x2097c0 │ │ │ │ + blge 0x2097a0 │ │ │ │ @ instruction: 0xf8cd4640 │ │ │ │ @ instruction: 0xf1aea000 │ │ │ │ - @ instruction: 0x4606fad7 │ │ │ │ + strmi pc, [r6], -r7, ror #21 │ │ │ │ tstle r5, r2, asr #24 │ │ │ │ @ instruction: 0xf9aef172 │ │ │ │ @ instruction: 0xf7fc6800 │ │ │ │ submi pc, r6, #49152 @ 0xc000 │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf7184628 │ │ │ │ - stmdavs r3!, {r1, r2, r3, r6, r7, fp, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r1, r2, r3, r4, r6, r7, fp, sp, lr, pc} │ │ │ │ strtmi r6, [r0], -fp, lsr #32 │ │ │ │ rsbvs r6, fp, r3, ror #16 │ │ │ │ @ instruction: 0xf8d0f135 │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ andcs r4, r3, r9, lsr r6 │ │ │ │ ldc2l 0, cr15, [lr, #52]! @ 0x34 │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ @@ -237301,33 +237293,33 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldc2 0, cr15, [r4], #-352 @ 0xfffffea0 │ │ │ │ strmi sl, [r1], -r3, lsl #22 │ │ │ │ strbmi r4, [r0], -r2, lsr #12 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe7b46f8 │ │ │ │ + blx 0xfebb46d8 │ │ │ │ mcrrne 6, 0, r4, r3, cr6 │ │ │ │ @ instruction: 0xf172d105 │ │ │ │ stmdavs r0, {r0, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8c6f7fc │ │ │ │ strbmi r4, [sl], -r6, asr #4 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - ldm r0, {r3, r4, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmia r0!, {r3, r4, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ eorvs r6, fp, r3, lsr #16 │ │ │ │ stmdavs r3!, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf135606b │ │ │ │ movwcs pc, #2195 @ 0x893 @ │ │ │ │ ldrtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf00d2003 │ │ │ │ tstplt r0, r1, asr #27 @ p-variant is OBSOLETE │ │ │ │ andvs r9, r3, r3, lsl #22 │ │ │ │ @ instruction: 0xf06fe7c4 │ │ │ │ strb r0, [r1, sp, lsl #12] │ │ │ │ - stc2 1, cr15, [r4, #-700]! @ 0xfffffd44 │ │ │ │ + ldc2 1, cr15, [r4, #-700]! @ 0xfffffd44 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @@ -237338,20 +237330,20 @@ │ │ │ │ strmi r2, [r5], -r0, lsl #14 │ │ │ │ strle r0, [r2, #-1306]! @ 0xfffffae6 │ │ │ │ strvs pc, [r0, -r7, asr #8] │ │ │ │ eorle r2, r9, r0, lsl r8 │ │ │ │ eorle r2, r5, r1, lsl r8 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ @ instruction: 0xf1ae4628 │ │ │ │ - strmi pc, [r4], -r7, lsl #28 │ │ │ │ + @ instruction: 0x4604fe17 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ @ instruction: 0xf926f172 │ │ │ │ @ instruction: 0xf7fc6800 │ │ │ │ submi pc, r4, #8060928 @ 0x7b0000 │ │ │ │ - blle 0x1c30ec │ │ │ │ + blle 0x1c30cc │ │ │ │ rsble r2, r1, sl, lsl #30 │ │ │ │ andsle r2, ip, r0, lsl sp │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmdacs r0, {r4, r5, r6, r7, r8, pc} │ │ │ │ @@ -237370,78 +237362,78 @@ │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ vqadd.s8 d24, d18, d23 │ │ │ │ vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ ldrvc pc, [r8, -r4, asr #4] │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ @ instruction: 0xf64b2238 │ │ │ │ - vsra.s64 q8, q6, #64 │ │ │ │ + vmla.f d16, d16, d0[3] │ │ │ │ vrhadd.s8 d16, d4, d29 │ │ │ │ vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47980095 │ │ │ │ ldrdhi pc, [r0], -r7 │ │ │ │ ldrvc pc, [r8, #-580]! @ 0xfffffdbc │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ tstle r1, #68, 10 @ 0x11000000 │ │ │ │ teqpeq pc, r4, lsr #32 @ p-variant is OBSOLETE │ │ │ │ cmpcc r0, r4, lsl #4 │ │ │ │ eorsvs r6, r9, r8, lsr #16 │ │ │ │ @ instruction: 0xf878f135 │ │ │ │ @ instruction: 0x4631683a │ │ │ │ - bl 0x11022c │ │ │ │ - bl 0xfe9783b0 │ │ │ │ + bl 0x11020c │ │ │ │ + bl 0xfe978390 │ │ │ │ addseq r0, r2, r8, lsl #4 │ │ │ │ - b 0x1ab4810 │ │ │ │ + b 0x1ab47f0 │ │ │ │ @ instruction: 0xf64c682a │ │ │ │ vqdmlal.s q10, d16, d0[1] │ │ │ │ vcge.s8 d16, d20, d4 │ │ │ │ vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf8420095 │ │ │ │ @ instruction: 0xf7fd3024 │ │ │ │ ldr pc, [pc, r9, asr #22] │ │ │ │ teqpvs r8, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vtst.8 d22, d4, d11 │ │ │ │ vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ eorscs r0, r8, #156237824 @ 0x9500000 │ │ │ │ - bicseq pc, ip, fp, asr #12 │ │ │ │ + biceq pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andsvc pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs r7!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ ldrvc pc, [r8, #-580]! @ 0xfffffdbc │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ tstle r0, #188, 4 @ 0xc000000b │ │ │ │ teqpeq pc, r4, lsr #32 @ p-variant is OBSOLETE │ │ │ │ cmpcc r0, r4, lsl #4 │ │ │ │ eorsvs r6, r1, r8, lsr #16 │ │ │ │ @ instruction: 0xf83ef135 │ │ │ │ tstcs r0, r2, lsr r8 │ │ │ │ - bl 0x1102a0 │ │ │ │ - blne 0xff578420 │ │ │ │ + bl 0x110280 │ │ │ │ + blne 0xff578400 │ │ │ │ @ instruction: 0xf19e0092 │ │ │ │ stmdavs sl!, {r1, r2, r3, r5, r9, fp, sp, lr, pc} │ │ │ │ bicsmi pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ orrseq pc, r4, #192, 4 │ │ │ │ andsvc pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ eorcc pc, r4, r2, asr #16 │ │ │ │ - blx 0x53621a │ │ │ │ + blx 0x5361fa │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q9, q8 │ │ │ │ vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ ldrvc pc, [r8], -r4, asr #4 │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf64b2238 │ │ │ │ - vsra.s64 q8, q6, #64 │ │ │ │ + vmla.f d16, d16, d0[3] │ │ │ │ vrhadd.s8 d16, d4, d29 │ │ │ │ vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47980095 │ │ │ │ vtst.8 d22, d4, d23 │ │ │ │ vbic.i32 d23, #524288 @ 0x00080000 │ │ │ │ adcsmi r0, ip, #624951296 @ 0x25400000 │ │ │ │ @ instruction: 0xf024d310 │ │ │ │ @@ -237457,29 +237449,29 @@ │ │ │ │ vrsra.s64 d20, d24, #64 │ │ │ │ vcge.s8 d16, d20, d4 │ │ │ │ vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf8420095 │ │ │ │ @ instruction: 0xf7fd3024 │ │ │ │ str pc, [r3, -sp, asr #21]! │ │ │ │ vhadd.s8 d18, d12, d0 │ │ │ │ - vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ - blmi 0x1b8770 │ │ │ │ + vmla.f d18, d0, d0[4] │ │ │ │ + blmi 0x1b8750 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf14342d3 │ │ │ │ svclt 0x0000f981 │ │ │ │ - eorseq r1, r4, r0, lsl #24 │ │ │ │ + ldrshteq r1, [r4], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 1, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0x4688b0f3 │ │ │ │ @ instruction: 0x4604ae11 │ │ │ │ shasxmi sl, r0, r1 │ │ │ │ movwcs lr, #22989 @ 0x59cd │ │ │ │ - blmi 0xff2c0cec │ │ │ │ + blmi 0xff2c0ccc │ │ │ │ tstls r8, r0, lsl #10 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9371 │ │ │ │ @ instruction: 0xf19e0300 │ │ │ │ addcs lr, r0, #180, 18 @ 0x2d0000 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ stmib lr!, {r1, r2, r3, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ @@ -237487,46 +237479,46 @@ │ │ │ │ @ instruction: 0xf19ea851 │ │ │ │ strbmi lr, [r3], -sl, lsr #19 │ │ │ │ strpl lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [lr, #-2509] @ 0xfffff633 │ │ │ │ cmnle sp, r0, lsl #22 │ │ │ │ movwls r9, #39688 @ 0x9b08 │ │ │ │ @ instruction: 0xf8dd9b05 │ │ │ │ - blcs 0x12437c │ │ │ │ + blcs 0x12435c │ │ │ │ adcshi pc, r6, r0, asr #32 │ │ │ │ vstrls d9, [r6, #-24] @ 0xffffffe8 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x2018730 │ │ │ │ + blls 0x2018710 │ │ │ │ cmple r8, r0, lsl #22 │ │ │ │ - bmi 0xfed9e934 │ │ │ │ + bmi 0xfed9e914 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi r9, [sl], #-2825 @ 0xfffff4f7 │ │ │ │ stmpl r2, {r1, r4, fp, sp, lr} │ │ │ │ addseq pc, r0, #13762560 @ 0xd20000 │ │ │ │ stmib sp, {r9, sp}^ │ │ │ │ vrhadd.s8 d21, d0, d1 │ │ │ │ @ instruction: 0xf500114f │ │ │ │ andls r5, r3, #13 │ │ │ │ @ instruction: 0x46223018 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ - stmib sl, {r0, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmib sl, {r0, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b04682 │ │ │ │ strdle r3, [r6, -pc] │ │ │ │ @ instruction: 0xffd8f171 │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ @ instruction: 0xf1c0ff2d │ │ │ │ @ instruction: 0xf51a0a00 │ │ │ │ andle r5, fp, #128, 30 @ 0x200 │ │ │ │ - blcs 0x11efb0 │ │ │ │ + blcs 0x11ef90 │ │ │ │ teqphi lr, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x11efac │ │ │ │ + blcs 0x11ef8c │ │ │ │ orrhi pc, r7, r0, asr #32 │ │ │ │ - blcs 0x11efb8 │ │ │ │ + blcs 0x11ef98 │ │ │ │ bichi pc, sp, r0, asr #32 │ │ │ │ - blcs 0x11f198 │ │ │ │ + blcs 0x11f178 │ │ │ │ tstphi r6, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldmdavs sl, {r1, r2, r4, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, ror fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andhi pc, r4, #64 @ 0x40 │ │ │ │ rsbslt r4, r3, r0, asr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -237540,100 +237532,100 @@ │ │ │ │ mvnhi pc, r0 │ │ │ │ stmdbge ip, {r0, r1, fp, sp, lr} │ │ │ │ movwls r6, #51266 @ 0xc842 │ │ │ │ movwls r1, #55259 @ 0xd7db │ │ │ │ cmnpvc sl, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ str r9, [r2, lr, lsl #6]! │ │ │ │ - beq 0x8f4850 │ │ │ │ - bleq 0x10b4814 │ │ │ │ + beq 0x8f4830 │ │ │ │ + bleq 0x10b47f4 │ │ │ │ @ instruction: 0x46d3bf58 │ │ │ │ - b 0x14de82c │ │ │ │ + b 0x14de80c │ │ │ │ movwls r1, #29547 @ 0x736b │ │ │ │ movwcs r4, #5658 @ 0x161a │ │ │ │ addseq r4, r2, r8, lsl r6 │ │ │ │ - blx 0xffcb4452 │ │ │ │ + blx 0xffcb4432 │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ bichi pc, sp, r0 │ │ │ │ strtmi r2, [r9], -r0, lsl #5 │ │ │ │ @ instruction: 0xf19e4630 │ │ │ │ @ instruction: 0xf1bae91c │ │ │ │ stcle 15, cr0, [ip, #-124]! @ 0xffffff84 │ │ │ │ strls r4, [r9], #-1603 @ 0xfffff9bd │ │ │ │ - beq 0x174578 │ │ │ │ + beq 0x174558 │ │ │ │ strtmi r4, [ip], -r8, lsr #13 │ │ │ │ @ instruction: 0xf8d94699 │ │ │ │ strcs fp, [r0, #-0] │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ - blx 0xb09fb0 │ │ │ │ + blx 0xb09f90 │ │ │ │ ldrbeq pc, [r9, r5, lsl #6] @ │ │ │ │ - bl 0x26d88c │ │ │ │ + bl 0x26d86c │ │ │ │ ldrbmi r0, [r8], -r4, lsl #22 │ │ │ │ - @ instruction: 0xf95ef1af │ │ │ │ + @ instruction: 0xf96ef1af │ │ │ │ tstpeq pc, #11 @ p-variant is OBSOLETE │ │ │ │ eorne pc, r0, r6, asr r8 @ │ │ │ │ vpmax.u8 d15, d3, d10 │ │ │ │ @ instruction: 0xf846430b │ │ │ │ strcc r3, [r1, #-32] @ 0xffffffe0 │ │ │ │ mvnle r2, r0, lsr #26 │ │ │ │ @ instruction: 0x8010f8dd │ │ │ │ - blls 0x2c5500 │ │ │ │ + blls 0x2c54e0 │ │ │ │ stmdbeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldclle 5, cr4, [sl], {67} @ 0x43 │ │ │ │ - blls 0x25f4b4 │ │ │ │ + blls 0x25f494 │ │ │ │ @ instruction: 0xb014f8dd │ │ │ │ - blcs 0x11dcbc │ │ │ │ + blcs 0x11dc9c │ │ │ │ svcge 0x004af43f │ │ │ │ - ldreq pc, [pc, #-276] @ 0xf838c │ │ │ │ - bleq 0x10b48b4 │ │ │ │ + ldreq pc, [pc, #-276] @ 0xf836c │ │ │ │ + bleq 0x10b4894 │ │ │ │ ssatmi fp, #12, r8, asr #30 │ │ │ │ - b 0x14de8c0 │ │ │ │ + b 0x14de8a0 │ │ │ │ movwls r1, #29547 @ 0x736b │ │ │ │ movwcs r4, #5658 @ 0x161a │ │ │ │ addseq r4, r2, r8, lsl r6 │ │ │ │ - blx 0xfe8b44f2 │ │ │ │ + blx 0xfe8b44d2 │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ cmnphi sp, r0 @ p-variant is OBSOLETE │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf19e4638 │ │ │ │ - ldccs 8, cr14, [pc, #-816] @ 0xf81a0 │ │ │ │ + ldccs 8, cr14, [pc, #-816] @ 0xf8180 │ │ │ │ @ instruction: 0xf04fdd2a │ │ │ │ strls r0, [sl], #-2816 @ 0xfffff500 │ │ │ │ @ instruction: 0xf04f46d9 │ │ │ │ ldrbmi r0, [ip], -r1, lsl #20 │ │ │ │ ldrdlt pc, [r0], -r8 │ │ │ │ strls r2, [r4], #-1280 @ 0xfffffb00 │ │ │ │ - blx 0xa09e5c │ │ │ │ + blx 0xa09e3c │ │ │ │ ldrbeq pc, [sl, r5, lsl #6] @ │ │ │ │ - bl 0x26d928 │ │ │ │ + bl 0x26d908 │ │ │ │ ldrbmi r0, [r8], -r9, lsl #22 │ │ │ │ - @ instruction: 0xf910f1af │ │ │ │ + @ instruction: 0xf920f1af │ │ │ │ tstpeq pc, #11 @ p-variant is OBSOLETE │ │ │ │ eorne pc, r0, r7, asr r8 @ │ │ │ │ vpmax.u8 d15, d3, d10 │ │ │ │ @ instruction: 0xf847430b │ │ │ │ strcc r3, [r1, #-32] @ 0xffffffe0 │ │ │ │ mvnle r2, r0, lsr #26 │ │ │ │ @ instruction: 0xf1099c04 │ │ │ │ - blls 0x2ba99c │ │ │ │ + blls 0x2ba97c │ │ │ │ stmdaeq r4, {r3, r8, ip, sp, lr, pc} │ │ │ │ adcmi r3, r3, #16777216 @ 0x1000000 │ │ │ │ stcls 12, cr13, [sl], {220} @ 0xdc │ │ │ │ ldrtmi r9, [fp], r6, lsl #22 │ │ │ │ - blcs 0x11f948 │ │ │ │ + blcs 0x11f928 │ │ │ │ svcge 0x0003f43f │ │ │ │ ldmdaeq pc, {r2, r4, r8, ip, sp, lr, pc} @ │ │ │ │ - beq 0x10b494c │ │ │ │ + beq 0x10b492c │ │ │ │ @ instruction: 0x46c2bf58 │ │ │ │ - b 0x14de95c │ │ │ │ + b 0x14de93c │ │ │ │ movwls r1, #29546 @ 0x736a │ │ │ │ movwcs r4, #5658 @ 0x161a │ │ │ │ addseq r4, r2, r8, lsl r6 │ │ │ │ - blx 0x15b458a │ │ │ │ + blx 0x15b456a │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ teqphi r1, r0 @ p-variant is OBSOLETE │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf19ea851 │ │ │ │ @ instruction: 0xf1b8e880 │ │ │ │ ldcle 15, cr0, [r3, #-124]! @ 0xffffff84 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -237642,164 +237634,164 @@ │ │ │ │ @ instruction: 0xf04f940b │ │ │ │ strtmi r0, [r9], r1, lsl #16 │ │ │ │ @ instruction: 0xf8d94654 │ │ │ │ strcs sl, [r0, #-0] │ │ │ │ ldrbmi r9, [r4], -r4, lsl #8 │ │ │ │ vpmax.u8 d15, d5, d20 │ │ │ │ ldrle r0, [r1, #-2011] @ 0xfffff825 │ │ │ │ - beq 0x2731c4 │ │ │ │ + beq 0x2731a4 │ │ │ │ @ instruction: 0xf00a4650 │ │ │ │ @ instruction: 0xf1af0a1f │ │ │ │ - blge 0x1db6898 │ │ │ │ + blge 0x1db68b8 │ │ │ │ addeq lr, r0, r3, lsl #22 │ │ │ │ - blx 0x3b6dcc │ │ │ │ + blx 0x3b6dac │ │ │ │ stccc 8, cr15, [r4], {80} @ 0x50 │ │ │ │ movweq lr, #14922 @ 0x3a4a │ │ │ │ stccc 8, cr15, [r4], {64} @ 0x40 │ │ │ │ stccs 5, cr3, [r0, #-4]! │ │ │ │ stcls 1, cr13, [r4], {230} @ 0xe6 │ │ │ │ - bleq 0x9349f0 │ │ │ │ + bleq 0x9349d0 │ │ │ │ @ instruction: 0xf1099b07 │ │ │ │ strcc r0, [r1], #-2308 @ 0xfffff6fc │ │ │ │ ldclle 2, cr4, [r8], {163} @ 0xa3 │ │ │ │ strlt lr, [sl], #-2525 @ 0xfffff623 │ │ │ │ ssat sl, #17, r1, asr #26 │ │ │ │ @ instruction: 0xf6449b0e │ │ │ │ vrshr.s64 , , #63 │ │ │ │ ldmdbls ip!, {r1, r5, r6, r9}^ │ │ │ │ - blx 0xfe19fa1a │ │ │ │ + blx 0xfe19f9fa │ │ │ │ ldrbne r0, [fp, r3, lsl #4] │ │ │ │ - bl 0xff1c05fc │ │ │ │ + bl 0xff1c05dc │ │ │ │ movwcs r1, #1186 @ 0x4a2 │ │ │ │ @ instruction: 0xf00d2208 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 6, APSR_nzcv, cr6, cr15, {1} │ │ │ │ subvs r6, r4, r5 │ │ │ │ svclt 0x0000e6d2 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r7, r1, r2, lsr #22 │ │ │ │ - ldreq pc, [pc, #-276] @ 0xf8500 │ │ │ │ - bleq 0x10b4a28 │ │ │ │ + addeq r7, r1, r2, asr #22 │ │ │ │ + ldreq pc, [pc, #-276] @ 0xf84e0 │ │ │ │ + bleq 0x10b4a08 │ │ │ │ ssatmi fp, #12, r8, asr #30 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14c1224 │ │ │ │ - b 0x14bebd4 │ │ │ │ + b 0x14c1204 │ │ │ │ + b 0x14bebb4 │ │ │ │ @ instruction: 0xf00d0289 │ │ │ │ stmdacs r0, {r0, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ sbchi pc, r5, r0 │ │ │ │ @ instruction: 0xf77f2d1f │ │ │ │ @ instruction: 0xf04faead │ │ │ │ @ instruction: 0xf8cd0b00 │ │ │ │ @ instruction: 0x465d901c │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrbmi r4, [r9], r3, lsl #12 │ │ │ │ strge lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - beq 0x134790 │ │ │ │ + beq 0x134770 │ │ │ │ ldrmi r9, [fp], r4, lsl #10 │ │ │ │ - bl 0x349fb0 │ │ │ │ + bl 0x349f90 │ │ │ │ strtmi r0, [r0], -sl, lsl #8 │ │ │ │ - ldreq pc, [pc], #-4 @ 0xf8664 │ │ │ │ - @ instruction: 0xf85af1af │ │ │ │ + ldreq pc, [pc], #-4 @ 0xf8644 │ │ │ │ + @ instruction: 0xf86af1af │ │ │ │ eorcs pc, r0, r6, asr r8 @ │ │ │ │ vst1.8 {d15-d16}, [r4], r8 │ │ │ │ stccc 0, cr4, [r0], {20} │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ vst1.8 {d15-d16}, [sl], r4 │ │ │ │ - beq 0x174aa8 │ │ │ │ + beq 0x174a88 │ │ │ │ @ instruction: 0xf1ba4325 │ │ │ │ mvnle r0, r0, lsr #30 │ │ │ │ ldrbmi r4, [fp], -sl, lsr #13 │ │ │ │ @ instruction: 0xf1099d04 │ │ │ │ - bls 0x2bab14 │ │ │ │ + bls 0x2baaf4 │ │ │ │ @ instruction: 0xf8433501 │ │ │ │ adcmi sl, sl, #4, 22 @ 0x1000 │ │ │ │ - blls 0x26fa00 │ │ │ │ + blls 0x26f9e0 │ │ │ │ strge lr, [r8], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf114ae79 │ │ │ │ @ instruction: 0xf104051f │ │ │ │ svclt 0x0058083e │ │ │ │ ldrmi r4, [r9], -r8, lsr #13 │ │ │ │ movwcs r2, #3 │ │ │ │ stmdbne r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ addeq lr, r9, #323584 @ 0x4f000 │ │ │ │ - blx 0xfe7346fc │ │ │ │ + blx 0xfe7346dc │ │ │ │ rsbsle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf77f2d1f │ │ │ │ @ instruction: 0xf04fae65 │ │ │ │ @ instruction: 0xf8cd0800 │ │ │ │ @ instruction: 0xf8cd9010 │ │ │ │ @ instruction: 0x2601a014 │ │ │ │ strbmi r9, [r1], r7, lsl #8 │ │ │ │ strbmi r4, [r4], -r2, lsl #13 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bl 0x34a004 │ │ │ │ + bl 0x349fe4 │ │ │ │ ldrbmi r0, [r8], -r5, lsl #22 │ │ │ │ - bleq 0x8f4724 │ │ │ │ - @ instruction: 0xf810f1af │ │ │ │ + bleq 0x8f4704 │ │ │ │ + @ instruction: 0xf820f1af │ │ │ │ eorcc pc, r0, r7, asr r8 @ │ │ │ │ - blx 0x3f6f1e │ │ │ │ - bleq 0x1f2f34 │ │ │ │ - bleq 0x134df8 │ │ │ │ + blx 0x3f6efe │ │ │ │ + bleq 0x1f2f14 │ │ │ │ + bleq 0x134dd8 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ - blx 0x3bb318 │ │ │ │ + blx 0x3bb2f8 │ │ │ │ strcc pc, [r1, #-2821] @ 0xfffff4fb │ │ │ │ stmdaeq fp, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ mvnle r2, r0, lsr #26 │ │ │ │ strcc r9, [r1], #-2820 @ 0xfffff4fc │ │ │ │ stmdbeq r0!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - blhi 0x236854 │ │ │ │ + blhi 0x236834 │ │ │ │ ldclle 2, cr4, [fp], {163} @ 0xa3 │ │ │ │ @ instruction: 0xf8dd9b06 │ │ │ │ stcls 0, cr10, [r7], {20} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf104ae33 │ │ │ │ - ldrcc r0, [pc], #-2110 @ 0xf8744 │ │ │ │ + ldrcc r0, [pc], #-2110 @ 0xf8724 │ │ │ │ ssatmi fp, #1, r8, asr #30 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14c1350 │ │ │ │ - b 0x14becf4 │ │ │ │ + b 0x14c1330 │ │ │ │ + b 0x14becd4 │ │ │ │ @ instruction: 0xf00d0289 │ │ │ │ strmi pc, [r7], -pc, asr #20 │ │ │ │ ldccs 3, cr11, [pc], {120} @ 0x78 │ │ │ │ mcrge 7, 1, pc, cr0, cr15, {3} @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbmi r2, [r6], -r1, lsl #10 │ │ │ │ andsge pc, r0, sp, asr #17 │ │ │ │ - beq 0x1348b0 │ │ │ │ - bl 0x3ca2c4 │ │ │ │ + beq 0x134890 │ │ │ │ + bl 0x3ca2a4 │ │ │ │ strtmi r0, [r0], -r8, lsl #8 │ │ │ │ - ldreq pc, [pc], #-4 @ 0xf8780 │ │ │ │ - @ instruction: 0xffccf1ae │ │ │ │ + ldreq pc, [pc], #-4 @ 0xf8760 │ │ │ │ + @ instruction: 0xffdcf1ae │ │ │ │ addeq lr, r0, sp, lsl #22 │ │ │ │ vst1.8 {d15-d16}, [r4], r5 │ │ │ │ ldrdcs pc, [r4, #-128] @ 0xffffff80 │ │ │ │ stccc 0, cr4, [r0], {20} │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ vst1.8 {d15-d16}, [fp], r4 │ │ │ │ - bleq 0x174bcc │ │ │ │ - beq 0x2330cc │ │ │ │ + bleq 0x174bac │ │ │ │ + beq 0x2330ac │ │ │ │ svceq 0x0020f1bb │ │ │ │ strcc sp, [r1], -r5, ror #3 │ │ │ │ stmdaeq r0!, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf84745b1 │ │ │ │ vldmiale fp, {d26-d27} │ │ │ │ @ instruction: 0xa010f8dd │ │ │ │ @ instruction: 0xf06fe5f2 │ │ │ │ ldrb r0, [r3, #2573]! @ 0xa0d │ │ │ │ - @ instruction: 0xf984f1af │ │ │ │ + @ instruction: 0xf994f1af │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 0, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0x4681b0f7 │ │ │ │ @ instruction: 0x460dae15 │ │ │ │ svcge 0x00354630 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - blmi 0x1dc11ec │ │ │ │ + blmi 0x1dc11cc │ │ │ │ tstls r9, r0, lsl #8 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9375 │ │ │ │ @ instruction: 0xf89d0300 │ │ │ │ movwls r3, #41480 @ 0xa208 │ │ │ │ svc 0x0030f19d │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @@ -237807,122 +237799,122 @@ │ │ │ │ addcs lr, r0, #44, 30 @ 0xb0 │ │ │ │ ldmdage r5, {r8, sp}^ │ │ │ │ svc 0x0026f19d │ │ │ │ ldrmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ ldrmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [lr], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ - blls 0x358b68 │ │ │ │ - blls 0x29d460 │ │ │ │ + blls 0x358b48 │ │ │ │ + blls 0x29d440 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x298c8c │ │ │ │ - blls 0x2dd468 │ │ │ │ - blcs 0x11f85c │ │ │ │ + blls 0x298c6c │ │ │ │ + blls 0x2dd448 │ │ │ │ + blcs 0x11f83c │ │ │ │ cmpphi ip, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x11f648 │ │ │ │ - blls 0xfe16cdbc │ │ │ │ - blcs 0x11fe50 │ │ │ │ - bmi 0x17ace10 │ │ │ │ + blcs 0x11f628 │ │ │ │ + blls 0xfe16cd9c │ │ │ │ + blcs 0x11fe30 │ │ │ │ + bmi 0x17acdf0 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r9, [sl], #-2828 @ 0xfffff4f4 │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ cmppne pc, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ addseq pc, r0, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0xf5009a0b │ │ │ │ andls r5, r0, #13 │ │ │ │ andcs r3, r0, #24 │ │ │ │ strmi lr, [r1, #-2509] @ 0xfffff633 │ │ │ │ strbmi r9, [sl], -r3, lsl #4 │ │ │ │ - svc 0x0002f748 │ │ │ │ + svc 0x0012f748 │ │ │ │ @ instruction: 0xf1b04680 │ │ │ │ strdle r3, [r6, -pc] │ │ │ │ ldc2l 1, cr15, [r0, #-452] @ 0xfffffe3c │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ @ instruction: 0xf1c0fca5 │ │ │ │ @ instruction: 0xf5180800 │ │ │ │ andle r5, fp, #128, 30 @ 0x200 │ │ │ │ - blcs 0x11f4c4 │ │ │ │ + blcs 0x11f4a4 │ │ │ │ eorhi pc, r4, #64 @ 0x40 │ │ │ │ - blcs 0x11f4c0 │ │ │ │ + blcs 0x11f4a0 │ │ │ │ bicshi pc, r7, r0, asr #32 │ │ │ │ - blcs 0x11f4cc │ │ │ │ + blcs 0x11f4ac │ │ │ │ orrshi pc, r2, r0, asr #32 │ │ │ │ orrslt r9, r3, r0, lsl #23 │ │ │ │ - blcs 0x11f4e4 │ │ │ │ + blcs 0x11f4c4 │ │ │ │ cmnphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ movwcs r9, #2432 @ 0x980 │ │ │ │ andcs r2, r3, r0, lsl r2 │ │ │ │ @ instruction: 0xf996f00d │ │ │ │ ldmib sp, {r3, r4, r5, r8, ip, sp, pc}^ │ │ │ │ andvs r2, r2, r0, lsl r3 │ │ │ │ - blls 0x5909e4 │ │ │ │ + blls 0x5909c4 │ │ │ │ ldrbne r6, [fp, r3, lsl #1] │ │ │ │ - blmi 0xe90bec │ │ │ │ - blls 0x1e5294c │ │ │ │ + blmi 0xe90bcc │ │ │ │ + blls 0x1e5292c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strbmi r8, [r0], -r0, ror #4 │ │ │ │ tstcs r0, r7, ror r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blcs 0x11f530 │ │ │ │ + blcs 0x11f510 │ │ │ │ mrshi pc, (UNDEF: 73) @ │ │ │ │ stmibls r0, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x46182210 │ │ │ │ @ instruction: 0xf970f00d │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r3, {r0, r2, r3, r4, r5, r9, pc} │ │ │ │ stmib sp, {r1, r6, fp, sp, lr}^ │ │ │ │ stmvs r3, {r4, r9, ip, sp} │ │ │ │ ldcge 3, cr9, [r0, #-72] @ 0xffffffb8 │ │ │ │ - blcs 0x11f734 │ │ │ │ + blcs 0x11f714 │ │ │ │ ldrmi sp, [r9], -pc, lsl #1 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf00d4618 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ eorhi pc, sl, #0 │ │ │ │ stmdbcs r0, {r0, fp, sp, lr} │ │ │ │ stmdavs r2, {r0, r1, r7, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7f2a80e │ │ │ │ strmi pc, [r0], r3, ror #22 │ │ │ │ bicle r2, r2, r0, lsl #16 │ │ │ │ andls r2, pc, #8, 4 @ 0x80000000 │ │ │ │ @ instruction: 0xee1d4a18 │ │ │ │ - blls 0x428724 │ │ │ │ + blls 0x428704 │ │ │ │ cmppne pc, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r2, fp, asr r8 @ │ │ │ │ addseq pc, r0, #13762560 @ 0xd20000 │ │ │ │ stmib sp, {r1, r2, r3, r9, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf5005202 │ │ │ │ - bls 0x3cc9b4 │ │ │ │ + bls 0x3cc994 │ │ │ │ andscc r9, r8, r0, lsl #4 │ │ │ │ strls r4, [r1], #-1610 @ 0xfffff9b6 │ │ │ │ - cdp 7, 7, cr15, cr12, cr8, {2} │ │ │ │ + cdp 7, 8, cr15, cr12, cr8, {2} │ │ │ │ @ instruction: 0xf1b04680 │ │ │ │ @ instruction: 0xf0003fff │ │ │ │ @ instruction: 0xf5188204 │ │ │ │ addle r7, fp, r0, lsl #30 │ │ │ │ andcs r4, r1, #9216 @ 0x2400 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r3, fp, asr r8 @ │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ movwpl pc, #1283 @ 0x503 @ │ │ │ │ cmppcs r4, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ svclt 0x0000e76f │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r7, r1, r2, lsl r6 │ │ │ │ - addeq r7, r1, r4, lsl #10 │ │ │ │ - addeq r7, r1, ip, asr #9 │ │ │ │ + addeq r7, r1, r2, lsr r6 │ │ │ │ + addeq r7, r1, r4, lsr #10 │ │ │ │ + addeq r7, r1, ip, ror #9 │ │ │ │ ldmdaeq pc, {r0, r3, r4, r8, ip, sp, lr, pc} @ │ │ │ │ - bleq 0x10b4df4 │ │ │ │ + bleq 0x10b4dd4 │ │ │ │ @ instruction: 0x46c3bf58 │ │ │ │ - b 0x14dedfc │ │ │ │ + b 0x14deddc │ │ │ │ movwls r1, #33643 @ 0x836b │ │ │ │ movwcs r4, #5658 @ 0x161a │ │ │ │ addseq r4, r2, r8, lsl r6 │ │ │ │ @ instruction: 0xf908f00d │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ bicshi pc, r4, r0 │ │ │ │ strtmi r2, [r1], -r0, lsl #5 │ │ │ │ @@ -237930,37 +237922,37 @@ │ │ │ │ @ instruction: 0xf1b8ee36 │ │ │ │ stcle 15, cr0, [sl, #-124]! @ 0xffffff84 │ │ │ │ eorls pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf04f46a2 │ │ │ │ strtmi r0, [r1], r1, lsl #16 │ │ │ │ ldrdlt pc, [r0], -r5 │ │ │ │ strls r2, [r5, #-1024] @ 0xfffffc00 │ │ │ │ - blx 0xa4a38c │ │ │ │ + blx 0xa4a36c │ │ │ │ ldrbeq pc, [r9, r4, lsl #6] @ │ │ │ │ - bl 0x36de54 │ │ │ │ + bl 0x36de34 │ │ │ │ ldrbmi r0, [r8], -r4, lsl #22 │ │ │ │ - cdp2 1, 7, cr15, cr10, cr14, {5} │ │ │ │ + cdp2 1, 8, cr15, cr10, cr14, {5} │ │ │ │ tstpeq pc, #11 @ p-variant is OBSOLETE │ │ │ │ eorne pc, r0, r6, asr r8 @ │ │ │ │ vpmax.u8 d15, d3, d8 │ │ │ │ @ instruction: 0xf846430b │ │ │ │ strcc r3, [r1], #-32 @ 0xffffffe0 │ │ │ │ mvnle r2, r0, lsr #24 │ │ │ │ @ instruction: 0xf10a9d05 │ │ │ │ - blls 0x2fb24c │ │ │ │ + blls 0x2fb22c │ │ │ │ stmdbeq r0!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrbmi r3, [r3, #-1284] @ 0xfffffafc │ │ │ │ @ instruction: 0xf8dddcdc │ │ │ │ - blls 0x29cb08 │ │ │ │ - blcs 0x11e28c │ │ │ │ + blls 0x29cae8 │ │ │ │ + blcs 0x11e26c │ │ │ │ mcrge 4, 7, pc, cr11, cr15, {1} @ │ │ │ │ - ldreq pc, [pc], #-281 @ 0xf8a64 │ │ │ │ - bleq 0x10b4e8c │ │ │ │ + ldreq pc, [pc], #-281 @ 0xf8a44 │ │ │ │ + bleq 0x10b4e6c │ │ │ │ ssatmi fp, #4, r8, asr #30 │ │ │ │ - b 0x14dee88 │ │ │ │ + b 0x14dee68 │ │ │ │ movwls r1, #33643 @ 0x836b │ │ │ │ movwcs r4, #5658 @ 0x161a │ │ │ │ addseq r4, r2, r8, lsl r6 │ │ │ │ @ instruction: 0xf8bcf00d │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ orrhi pc, r8, r0 │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @@ -237971,35 +237963,35 @@ │ │ │ │ ldrbmi r9, [sl], ip, lsr #32 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d546d9 │ │ │ │ strcs fp, [r0], #-0 │ │ │ │ ldrbmi r9, [sp], -r5, lsl #10 │ │ │ │ vpmax.u8 d15, d4, d21 │ │ │ │ strle r0, [sp, #-2010] @ 0xfffff826 │ │ │ │ - bleq 0x3b36cc │ │ │ │ + bleq 0x3b36ac │ │ │ │ @ instruction: 0xf1ae4658 │ │ │ │ - @ instruction: 0xf00bfe2d │ │ │ │ + @ instruction: 0xf00bfe3d │ │ │ │ @ instruction: 0xf857031f │ │ │ │ - blx 0x2fcb4c │ │ │ │ + blx 0x2fcb2c │ │ │ │ movwmi pc, #45827 @ 0xb303 @ │ │ │ │ eorcc pc, r0, r7, asr #16 │ │ │ │ stccs 4, cr3, [r0], #-4 │ │ │ │ stcls 1, cr13, [r5, #-936] @ 0xfffffc58 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf10a9b08 │ │ │ │ strcc r0, [r4, #-2592] @ 0xfffff5e0 │ │ │ │ ldclle 5, cr4, [ip], {75} @ 0x4b │ │ │ │ ldrdls pc, [ip], -sp @ │ │ │ │ @ instruction: 0x9c079b07 │ │ │ │ - blcs 0x11e724 │ │ │ │ + blcs 0x11e704 │ │ │ │ mcrge 4, 5, pc, cr4, cr15, {1} @ │ │ │ │ - ldreq pc, [pc], #-281 @ 0xf8b00 │ │ │ │ - bleq 0x10b4f28 │ │ │ │ + ldreq pc, [pc], #-281 @ 0xf8ae0 │ │ │ │ + bleq 0x10b4f08 │ │ │ │ ssatmi fp, #4, r8, asr #30 │ │ │ │ - b 0x14def28 │ │ │ │ + b 0x14def08 │ │ │ │ movwls r1, #33643 @ 0x836b │ │ │ │ movwcs r4, #5658 @ 0x161a │ │ │ │ addseq r4, r2, r8, lsl r6 │ │ │ │ @ instruction: 0xf86ef00d │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ teqphi sl, r0 @ p-variant is OBSOLETE │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @@ -238013,25 +238005,25 @@ │ │ │ │ strcs fp, [r0], #-0 │ │ │ │ andsls pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0x469b465d │ │ │ │ vpmax.u8 d15, d4, d21 │ │ │ │ ldrle r0, [r0, #-2011] @ 0xfffff825 │ │ │ │ stmdbeq r4, {r1, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1ae4648 │ │ │ │ - bge 0x1eb82d8 │ │ │ │ + bge 0x1eb82f8 │ │ │ │ addeq lr, r0, r2, lsl #22 │ │ │ │ tstpeq pc, #9 @ p-variant is OBSOLETE │ │ │ │ vpmax.u8 d15, d3, d8 │ │ │ │ stcne 8, cr15, [r4], {80} @ 0x50 │ │ │ │ @ instruction: 0xf840430b │ │ │ │ strcc r3, [r1], #-3204 @ 0xfffff37c │ │ │ │ mvnle r2, r0, lsr #24 │ │ │ │ @ instruction: 0x9014f8dd │ │ │ │ - bls 0x30a4f4 │ │ │ │ - beq 0x934fb4 │ │ │ │ + bls 0x30a4d4 │ │ │ │ + beq 0x934f94 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi r3, [sl, #-772] @ 0xfffffcfc │ │ │ │ @ instruction: 0xf8dddcd5 │ │ │ │ mrrcge 0, 3, r9, r5, cr4 │ │ │ │ movwcs lr, #5714 @ 0x1652 │ │ │ │ andcs r9, r8, #128, 18 @ 0x200000 │ │ │ │ @ instruction: 0xf00d4618 │ │ │ │ @@ -238040,143 +238032,143 @@ │ │ │ │ tstls r0, #196608 @ 0x30000 │ │ │ │ tstls r1, #57409536 @ 0x36c0000 │ │ │ │ ldrt r6, [r5], r3, asr #16 │ │ │ │ andcs r9, r8, #10240 @ 0x2800 │ │ │ │ andcs r9, r3, r0, lsl #19 │ │ │ │ @ instruction: 0xf818f00d │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x5245f0 │ │ │ │ - blls 0x590be0 │ │ │ │ + blls 0x5245d0 │ │ │ │ + blls 0x590bc0 │ │ │ │ str r6, [r2], r3, asr #32 │ │ │ │ ldrteq pc, [lr], -r9, lsl #2 @ │ │ │ │ ldmdbeq pc, {r0, r3, r4, r8, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0x464ebf58 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14c17ec │ │ │ │ - b 0x14bf588 │ │ │ │ + b 0x14c17cc │ │ │ │ + b 0x14bf568 │ │ │ │ @ instruction: 0xf00d028a │ │ │ │ stmdacs r0, {r0, fp, ip, sp, lr, pc} │ │ │ │ sbchi pc, lr, r0 │ │ │ │ svceq 0x001ff1b9 │ │ │ │ mrcge 7, 2, APSR_nzcv, cr8, cr15, {3} │ │ │ │ - bleq 0x134d44 │ │ │ │ + bleq 0x134d24 │ │ │ │ andshi pc, r4, sp, asr #17 │ │ │ │ strcs r4, [r1, #-1630] @ 0xfffff9a2 │ │ │ │ @ instruction: 0xf04f4680 │ │ │ │ strbmi r0, [pc], -r0, lsl #18 │ │ │ │ streq lr, [fp], #-2823 @ 0xfffff4f9 │ │ │ │ @ instruction: 0xf0044620 │ │ │ │ @ instruction: 0xf1ae041f │ │ │ │ - bl 0x478214 │ │ │ │ - blx 0x238e2c │ │ │ │ + bl 0x478234 │ │ │ │ + blx 0x238e0c │ │ │ │ @ instruction: 0xf8d0f404 │ │ │ │ andsmi r3, ip, r4, asr r1 │ │ │ │ svclt 0x00183c00 │ │ │ │ adcsmi r2, ip, r1, lsl #8 │ │ │ │ - b 0x1346844 │ │ │ │ + b 0x1346824 │ │ │ │ svccs 0x00200904 │ │ │ │ strcc sp, [r1], -r8, ror #3 │ │ │ │ - bleq 0x935078 │ │ │ │ + bleq 0x935058 │ │ │ │ @ instruction: 0xf84845b2 │ │ │ │ vldmiale lr, {d25-d26} │ │ │ │ @ instruction: 0x8014f8dd │ │ │ │ @ instruction: 0xf119e62c │ │ │ │ @ instruction: 0xf109041f │ │ │ │ svclt 0x0058063e │ │ │ │ ldrmi r4, [r9], -r6, lsr #12 │ │ │ │ movwcs r2, #3 │ │ │ │ - bne 0x1ab35ac │ │ │ │ + bne 0x1ab358c │ │ │ │ addeq lr, sl, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xffc0f00c │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldccs 0, cr8, [pc], {141} @ 0x8d │ │ │ │ mrcge 7, 0, APSR_nzcv, cr4, cr15, {3} │ │ │ │ @ instruction: 0xf8cd2600 │ │ │ │ @ instruction: 0xf8cda014 │ │ │ │ strcs r8, [r1, #-24] @ 0xffffffe8 │ │ │ │ eorls pc, r0, sp, asr #17 │ │ │ │ ldrtmi r4, [r0], r2, lsl #13 │ │ │ │ @ instruction: 0x260046b1 │ │ │ │ - bl 0x20a570 │ │ │ │ + bl 0x20a550 │ │ │ │ ldrbmi r0, [r8], -r8, lsl #22 │ │ │ │ - bleq 0x8f4cd4 │ │ │ │ - ldc2 1, cr15, [r8, #-696]! @ 0xfffffd48 │ │ │ │ + bleq 0x8f4cb4 │ │ │ │ + stc2l 1, cr15, [r8, #-696] @ 0xfffffd48 │ │ │ │ eorcc pc, r0, r7, asr r8 @ │ │ │ │ - blx 0x3f74ca │ │ │ │ - bleq 0x1f34e4 │ │ │ │ - bleq 0x1353a8 │ │ │ │ + blx 0x3f74aa │ │ │ │ + bleq 0x1f34c4 │ │ │ │ + bleq 0x135388 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ - blx 0x3bb8c8 │ │ │ │ + blx 0x3bb8a8 │ │ │ │ strcc pc, [r1], #-2820 @ 0xfffff4fc │ │ │ │ streq lr, [fp], -r6, asr #20 │ │ │ │ mvnle r2, r0, lsr #24 │ │ │ │ @ instruction: 0xf1099b05 │ │ │ │ @ instruction: 0xf1080901 │ │ │ │ @ instruction: 0xf84a0820 │ │ │ │ strbmi r6, [fp, #-2820] @ 0xfffff4fc │ │ │ │ @ instruction: 0xf8dddcdb │ │ │ │ @ instruction: 0xf8dd8018 │ │ │ │ - ldrb r9, [pc, #32] @ 0xf8d0c │ │ │ │ - ldreq pc, [pc], #-281 @ 0xf8cf0 │ │ │ │ - bleq 0x10b5118 │ │ │ │ + ldrb r9, [pc, #32] @ 0xf8cec │ │ │ │ + ldreq pc, [pc], #-281 @ 0xf8cd0 │ │ │ │ + bleq 0x10b50f8 │ │ │ │ ssatmi fp, #4, r8, asr #30 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14c1900 │ │ │ │ - b 0x14bf6b0 │ │ │ │ + b 0x14c18e0 │ │ │ │ + b 0x14bf690 │ │ │ │ @ instruction: 0xf00c028a │ │ │ │ @ instruction: 0x4602ff77 │ │ │ │ suble r2, r3, r0, lsl #16 │ │ │ │ @ instruction: 0xf77f2c1f │ │ │ │ @ instruction: 0xf04fadc7 │ │ │ │ strbmi r0, [r4], -r0, lsl #22 │ │ │ │ eorls pc, ip, sp, asr #17 │ │ │ │ ldrbmi r2, [r9], r1, lsl #10 │ │ │ │ @ instruction: 0xf8cd46d8 │ │ │ │ @ instruction: 0xf04fa024 │ │ │ │ strtmi r0, [r3], -r0, lsl #20 │ │ │ │ eorls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x46d14654 │ │ │ │ andls r4, r5, #161480704 @ 0x9a00000 │ │ │ │ - bleq 0x333964 │ │ │ │ + bleq 0x333944 │ │ │ │ @ instruction: 0xf00b4658 │ │ │ │ @ instruction: 0xf1ae0b1f │ │ │ │ - @ instruction: 0xf856fce9 │ │ │ │ - blx 0x23cdd0 │ │ │ │ - b 0x3f7980 │ │ │ │ + @ instruction: 0xf856fcf9 │ │ │ │ + blx 0x23cdb0 │ │ │ │ + b 0x3f7960 │ │ │ │ @ instruction: 0xf1bb0b01 │ │ │ │ svclt 0x00180b00 │ │ │ │ - bleq 0x174e9c │ │ │ │ - blx 0x377592 │ │ │ │ + bleq 0x174e7c │ │ │ │ + blx 0x377572 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ streq lr, [fp], #-2628 @ 0xfffff5bc │ │ │ │ svceq 0x0020f1b9 │ │ │ │ ldrbmi sp, [r3], -r4, ror #3 │ │ │ │ @ instruction: 0xf8dd9a05 │ │ │ │ strtmi r9, [r2], r0, lsr #32 │ │ │ │ - blls 0x34a5f0 │ │ │ │ + blls 0x34a5d0 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r0!, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf842454b │ │ │ │ vstmiale ip, {d26-d27} │ │ │ │ ldrdls pc, [ip], -sp @ │ │ │ │ str r4, [r5, #1696] @ 0x6a0 │ │ │ │ stmdaeq sp, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf171e59f │ │ │ │ stmdavs r0, {r0, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x7b6d94 │ │ │ │ + blx 0x7b6d74 │ │ │ │ stmdaeq r0, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1aee5f3 │ │ │ │ - svclt 0x0000fe8f │ │ │ │ + svclt 0x0000fe9f │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ svcge 0x0002b084 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bmi 0x1d8a628 │ │ │ │ + bmi 0x1d8a608 │ │ │ │ strcs pc, [r0, #-1059] @ 0xfffffbdd │ │ │ │ andgt pc, r0, r7, asr #17 │ │ │ │ strvs pc, [r0, #-1061] @ 0xfffffbdb │ │ │ │ rsbsvs r6, sl, r2, lsl r8 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ vst4. {d8-d11}, [r3 :64], r1 │ │ │ │ @@ -238207,55 +238199,55 @@ │ │ │ │ andeq pc, pc, #34 @ 0x22 │ │ │ │ andeq lr, r2, #177152 @ 0x2b400 │ │ │ │ mulle r6, r1, r2 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addsmi r4, r1, #110100480 @ 0x6900000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ vsra.u64 , q12, #61 │ │ │ │ - bl 0xfec39a98 │ │ │ │ + bl 0xfec39a78 │ │ │ │ tstlt r3, r3, lsl #26 │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ eorsvs r6, sp, r8, lsl r0 │ │ │ │ svcne 0x0070ee1d │ │ │ │ @ instruction: 0xf10d4b47 │ │ │ │ strbmi r0, [r2], -r8, lsl #20 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vst2. {d21-d22}, [pc], fp │ │ │ │ @ instruction: 0xf8d371b7 │ │ │ │ @ instruction: 0x46530290 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r0, lsl #14 │ │ │ │ - bl 0xffd36bc4 │ │ │ │ + stc 7, cr15, [r0], {72} @ 0x48 │ │ │ │ @ instruction: 0xf1b04680 │ │ │ │ strdle r3, [r6, -pc] │ │ │ │ - blx 0x10b5474 │ │ │ │ + blx 0x10b5454 │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ @ instruction: 0xf1c0f993 │ │ │ │ @ instruction: 0xf5180800 │ │ │ │ eorle r5, r4, #128, 30 @ 0x200 │ │ │ │ addsmi r6, sp, #3866624 @ 0x3b0000 │ │ │ │ ldrmi fp, [sp], -r8, lsr #30 │ │ │ │ @ instruction: 0x4621b1b5 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0xf00c2003 │ │ │ │ @ instruction: 0x4604fe91 │ │ │ │ @ instruction: 0x462ab170 │ │ │ │ @ instruction: 0xf7174651 │ │ │ │ - @ instruction: 0x2d01e94e │ │ │ │ + @ instruction: 0x2d01e95e │ │ │ │ @ instruction: 0xf8bad008 │ │ │ │ eorhi r3, r3, r0 │ │ │ │ tstle r3, sl, lsl #22 │ │ │ │ svclt 0x00842d1b │ │ │ │ @ instruction: 0x61a38b23 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ cdp2 0, 7, cr15, cr10, cr12, {0} │ │ │ │ ldmdavs fp!, {r3, r4, r6, r7, r8, ip, sp, pc} │ │ │ │ - blmi 0x9d0f18 │ │ │ │ + blmi 0x9d0ef8 │ │ │ │ ldmdavs fp!, {r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle ip, r0, lsl #6 │ │ │ │ strcc r4, [r8, -r0, asr #12] │ │ │ │ @ instruction: 0x210046bd │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -238271,35 +238263,35 @@ │ │ │ │ ldrbtmi r4, [r9], #-1571 @ 0xfffff9dd │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ @ instruction: 0x71b7f44f │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r0, lsl #8 │ │ │ │ - bl 0xfe436c8c │ │ │ │ + bl 0xfe836c6c │ │ │ │ @ instruction: 0xf1b04680 │ │ │ │ strdle r3, [sl, #255] @ 0xff │ │ │ │ @ instruction: 0xf9daf171 │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ @ instruction: 0xf1c0f92f │ │ │ │ strb r0, [r2, r0, lsl #16] │ │ │ │ addsmi r1, sl, #1696 @ 0x6a0 │ │ │ │ @ instruction: 0xe7d2d8d9 │ │ │ │ ldmdaeq r5, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1aee7bb │ │ │ │ - svclt 0x0000fd9d │ │ │ │ + svclt 0x0000fdad │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r6, r1, r8, ror #31 │ │ │ │ - addeq r6, r1, lr, lsl pc │ │ │ │ + addeq r7, r1, r8 │ │ │ │ + addeq r6, r1, lr, lsr pc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ svcge 0x0004b08b │ │ │ │ - blmi 0xfeb0a830 │ │ │ │ + blmi 0xfeb0a810 │ │ │ │ ldrmi r4, [r0], r6, lsl #12 │ │ │ │ ldmdavs fp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f617b │ │ │ │ @ instruction: 0xf8d70300 │ │ │ │ movwcs r9, #64 @ 0x40 │ │ │ │ stmdbcs r0, {r0, r1, r3, r4, r5, r8, sp, lr} │ │ │ │ tstphi r6, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -238319,124 +238311,124 @@ │ │ │ │ andeq pc, pc, #34 @ 0x22 │ │ │ │ andeq lr, r2, #177152 @ 0x2b400 │ │ │ │ mulle r6, r1, r2 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addsmi r4, r1, #110100480 @ 0x6900000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ vsra.u64 , q12, #61 │ │ │ │ - bl 0xfec39c58 │ │ │ │ + bl 0xfec39c38 │ │ │ │ tstlt r3, r3, lsl #26 │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xf8c76018 │ │ │ │ mrc 0, 0, sl, cr13, cr0, {0} │ │ │ │ - blmi 0xfe304e00 │ │ │ │ + blmi 0xfe304de0 │ │ │ │ orrsvc pc, r2, pc, asr #8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x463258d3 │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ stmib sp, {r2, r8, r9, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf5008500 │ │ │ │ adcsvs r5, fp, sp │ │ │ │ movwls r3, #8216 @ 0x2018 │ │ │ │ tstpeq r0, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ strtmi r9, [r3], -r3, lsl #6 │ │ │ │ - bl 0x436d8c │ │ │ │ + bl 0x836d6c │ │ │ │ mcrrne 6, 0, r4, r2, cr5 │ │ │ │ @ instruction: 0xf171d105 │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8b0f7fb │ │ │ │ @ instruction: 0xf5154245 │ │ │ │ @ instruction: 0xf0805f80 │ │ │ │ cdpcs 0, 0, cr8, cr0, cr12, {5} │ │ │ │ vpadd.i8 , q1, q5 │ │ │ │ vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf8d30395 │ │ │ │ eorscs fp, r8, #0 │ │ │ │ - bicseq pc, ip, fp, asr #12 │ │ │ │ + biceq pc, ip, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andsvc pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0x47d860fb │ │ │ │ - blvc 0x7359c0 │ │ │ │ - bleq 0xfe675bb4 │ │ │ │ + blvc 0x7359a0 │ │ │ │ + bleq 0xfe675b94 │ │ │ │ @ instruction: 0xf8db68fb │ │ │ │ addsmi r2, r6, #0 │ │ │ │ adchi pc, lr, r0, lsl #1 │ │ │ │ vqadd.s8 q11, q2, │ │ │ │ vbic.i32 d23, #2048 @ 0x00000800 │ │ │ │ smlalsvs r0, fp, r5, r3 │ │ │ │ @ instruction: 0xf852681a │ │ │ │ - bcs 0x10116c │ │ │ │ + bcs 0x10114c │ │ │ │ adchi pc, r2, r0 │ │ │ │ vtst.8 d22, d4, d2 │ │ │ │ vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ mlasvs sl, r5, r0, r0 │ │ │ │ - blx 0xfecb70da │ │ │ │ + blx 0xfecb70ba │ │ │ │ teqlt r2, #3801088 @ 0x3a0000 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf64b2238 │ │ │ │ - vsra.s64 q8, q6, #64 │ │ │ │ + vmla.f d16, d16, d0[3] │ │ │ │ vrhadd.s8 d16, d4, d29 │ │ │ │ vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47980095 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ svclt 0x0028429e │ │ │ │ andle r2, r5, #0, 12 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ eorvs pc, r6, r3, asr r8 @ │ │ │ │ ldmdavs r6!, {r1, r2, r8, ip, sp, pc} │ │ │ │ andsvc pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - blx 0xfe4b711a │ │ │ │ + blx 0xfe4b70fa │ │ │ │ strbmi r4, [r1], -r8, lsr #11 │ │ │ │ svclt 0x00284620 │ │ │ │ ldrmi r4, [r0, r9, lsr #12]! │ │ │ │ svcpl 0x0080f510 │ │ │ │ @ instruction: 0xf1b9d26e │ │ │ │ suble r0, lr, r0, lsl #30 │ │ │ │ @ instruction: 0x4654693b │ │ │ │ svclt 0x0028459a │ │ │ │ bicslt r4, ip, ip, lsl r6 │ │ │ │ - blcs 0x11343c │ │ │ │ + blcs 0x11341c │ │ │ │ movwcs sp, #118 @ 0x76 │ │ │ │ strbmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf00c2003 │ │ │ │ strmi pc, [r6], -sp, asr #26 │ │ │ │ @ instruction: 0xf8d7b180 │ │ │ │ strtmi r8, [r2], -r8 │ │ │ │ @ instruction: 0xf7174641 │ │ │ │ - stccs 8, cr14, [r1], {8} │ │ │ │ + stccs 8, cr14, [r1], {24} │ │ │ │ @ instruction: 0xf8b8d008 │ │ │ │ eorshi r3, r3, r0 │ │ │ │ tstle r3, sl, lsl #22 │ │ │ │ svclt 0x00842c1b │ │ │ │ @ instruction: 0x61b38b33 │ │ │ │ movwcs r6, #3193 @ 0xc79 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ ldc2 0, cr15, [r4, #-48]! @ 0xffffffd0 │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ andvs r6, r3, fp, lsr r9 │ │ │ │ - blmi 0xdb1220 │ │ │ │ + blmi 0xdb1200 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrsvc pc, r2, pc, asr #8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x463258d3 │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ strls r4, [r1, #-1571] @ 0xfffff9dd │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ stmdbls r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8cd3018 │ │ │ │ @ instruction: 0xf7488000 │ │ │ │ - strmi lr, [r5], -r0, ror #20 │ │ │ │ + @ instruction: 0x4605ea70 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ @ instruction: 0xf8aef171 │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ submi pc, r5, #196608 @ 0x30000 │ │ │ │ svcpl 0x0080f515 │ │ │ │ - blmi 0x8ede74 │ │ │ │ + blmi 0x8ede54 │ │ │ │ ldmdbvs fp!, {r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1270300 │ │ │ │ ldrcc r4, [ip, -r8, lsr #12] │ │ │ │ @ instruction: 0x210046bd │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -238446,38 +238438,38 @@ │ │ │ │ @ instruction: 0x4604fcf7 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf06faee3 │ │ │ │ strb r0, [r2, sp, lsl #10]! │ │ │ │ strb r4, [r0, r5, lsl #12]! │ │ │ │ andsvc pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - blx 0x4b721a │ │ │ │ + blx 0x4b71fa │ │ │ │ cdpcs 7, 0, cr14, cr0, cr7, {4} │ │ │ │ @ instruction: 0x46cadbd7 │ │ │ │ andls pc, r8, r7, asr #17 │ │ │ │ @ instruction: 0xf06fe729 │ │ │ │ bfi r0, r5, #10, #7 │ │ │ │ - mcrr2 1, 10, pc, r8, cr14 @ │ │ │ │ - cmnpcs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mrrc2 1, 10, pc, r8, cr14 @ │ │ │ │ + msrcs (UNDEF: 96), ip │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcspl pc, r8, ip, asr #4 │ │ │ │ + sbcpl pc, r8, ip, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d5 │ │ │ │ @ instruction: 0xf17962d6 │ │ │ │ svclt 0x0000fc55 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r6, r1, r8, lsr #28 │ │ │ │ - addeq r6, r1, r8, asr #25 │ │ │ │ - eorseq r1, r4, ip, lsl #24 │ │ │ │ + addeq r6, r1, r8, asr #28 │ │ │ │ + addeq r6, r1, r8, ror #25 │ │ │ │ + ldrshteq r1, [r4], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ svcge 0x0004b08f │ │ │ │ - blmi 0xfeb4ace4 │ │ │ │ + blmi 0xfeb4acc4 │ │ │ │ @ instruction: 0x460c4691 │ │ │ │ @ instruction: 0xa054f897 │ │ │ │ rsbsvs r6, fp, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xb058f897 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ @ instruction: 0xf1b1809e │ │ │ │ @@ -238486,15 +238478,15 @@ │ │ │ │ movwcs r4, #5633 @ 0x1601 │ │ │ │ andcs r4, r3, r2, lsr r6 │ │ │ │ stc2 0, cr15, [r2], #48 @ 0x30 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ teqphi r1, r0 @ p-variant is OBSOLETE │ │ │ │ cmnpvs pc, #637534208 @ p-variant is OBSOLETE @ 0x26000000 │ │ │ │ @ instruction: 0xf023466a │ │ │ │ - bl 0xfec39f04 │ │ │ │ + bl 0xfec39ee4 │ │ │ │ addsmi r0, sl, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [sl], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd429a │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ streq pc, [fp], -r6, asr #7 │ │ │ │ vstreq d14, [r6, #-692] @ 0xfffffd4c │ │ │ │ @@ -238510,52 +238502,52 @@ │ │ │ │ @ instruction: 0xd1f4429c │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf1b9d168 │ │ │ │ @ instruction: 0xf1070f00 │ │ │ │ svclt 0x00b80310 │ │ │ │ stmib r7, {r1, r4, r6, r9, sl, lr}^ │ │ │ │ stmib r7, {r2, r9, fp, sp, pc}^ │ │ │ │ - blle 0x723b40 │ │ │ │ + blle 0x723b20 │ │ │ │ bicspl pc, r3, r4, asr #12 │ │ │ │ msreq (UNDEF: 98), r1 │ │ │ │ - blx 0xfe14ab9e │ │ │ │ - b 0x14c575c │ │ │ │ - bl 0xff1d62e0 │ │ │ │ + blx 0xfe14ab7e │ │ │ │ + b 0x14c573c │ │ │ │ + bl 0xff1d62c0 │ │ │ │ vst2.32 {d17-d20}, [pc :128], r1 │ │ │ │ teqvs fp, sl, ror r1 │ │ │ │ ldmdbls r3, {r0, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrsbvs r1, [fp, #-123]! @ 0xffffff85 │ │ │ │ movtcs pc, #580 @ 0x244 @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ vqrdmulh.s d15, d9, d3 │ │ │ │ - blmi 0x1e11a48 │ │ │ │ + blmi 0x1e11a28 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ movwcs r5, #2249 @ 0x8c9 │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ @ instruction: 0x71a8f44f │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ @ instruction: 0xf5004623 │ │ │ │ andls r5, r0, #13 │ │ │ │ @ instruction: 0x46323018 │ │ │ │ - stmib r0, {r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmib r0, {r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b04680 │ │ │ │ strdle r3, [r6, -pc] │ │ │ │ @ instruction: 0xffcef170 │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ @ instruction: 0xf1c0ff23 │ │ │ │ @ instruction: 0xf5180800 │ │ │ │ andle r5, sl, #128, 30 @ 0x200 │ │ │ │ movwcs fp, #332 @ 0x14c │ │ │ │ strcc r3, [r6, #-1542] @ 0xfffff9fa │ │ │ │ eorscs pc, r3, r6, lsr r9 @ │ │ │ │ eorscs pc, r3, r5, lsr #16 │ │ │ │ addsmi r3, ip, #67108864 @ 0x4000000 │ │ │ │ - blmi 0x182db98 │ │ │ │ - bvs 0x1fd3424 │ │ │ │ + blmi 0x182db78 │ │ │ │ + bvs 0x1fd3404 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strbmi r8, [r0], -pc, lsr #1 │ │ │ │ ldrtmi r3, [sp], ip, lsr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @@ -238566,107 +238558,107 @@ │ │ │ │ stmib r7, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ mvnsvs r3, r5, lsl #6 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs sp, #4205 @ 0x106d │ │ │ │ svceq 0x0000f1bb │ │ │ │ andcs sp, r8, #-1073741798 @ 0xc000001a │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0xfff3543a │ │ │ │ + blx 0xfff3541a │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r3, {r3, r7, pc} │ │ │ │ @ instruction: 0x17db613b │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r5, r6, r8, sp, lr}^ │ │ │ │ - beq 0x535838 │ │ │ │ + beq 0x535818 │ │ │ │ @ instruction: 0xf1b861bb │ │ │ │ andle r0, r8, r0, lsl #30 │ │ │ │ ldcvs 6, cr4, [sl, #-260]! @ 0xfffffefc │ │ │ │ andeq pc, ip, r7, lsl #2 │ │ │ │ ldc2l 7, cr15, [r4, #964]! @ 0x3c4 │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ - blmi 0x10adb34 │ │ │ │ + blmi 0x10adb14 │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0x71a8f44f │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sp, lr}^ │ │ │ │ @ instruction: 0xf8d34632 │ │ │ │ @ instruction: 0xf8cd0290 │ │ │ │ ldmvs fp!, {sp, pc}^ │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r1, lsl #6 │ │ │ │ movwls r2, #8968 @ 0x2308 │ │ │ │ @ instruction: 0xf7484623 │ │ │ │ - pkhbtmi lr, r0, r0, lsl #18 │ │ │ │ + strmi lr, [r0], r0, lsr #18 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ @ instruction: 0xf170d106 │ │ │ │ stmdavs r0, {r0, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrc2 7, 5, pc, cr2, cr10, {7} │ │ │ │ stmdaeq r0, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrshlt r6, [r3, #-139]! @ 0xffffff75 │ │ │ │ svcvc 0x0000f518 │ │ │ │ - blmi 0xbed554 │ │ │ │ + blmi 0xbed534 │ │ │ │ ldrbtmi r6, [fp], #-2170 @ 0xfffff786 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d32201 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ @ instruction: 0xf1b92354 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xf1bbaf7a │ │ │ │ eorle r0, r5, r0, lsl #30 │ │ │ │ movwcs r4, #1609 @ 0x649 │ │ │ │ andcs r2, r3, r0, lsl r2 │ │ │ │ - blx 0xfe9354ea │ │ │ │ + blx 0xfe9354ca │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldmib sl, {r1, r2, r3, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ subvs r3, r2, r0, lsl #4 │ │ │ │ @ instruction: 0xf8da6003 │ │ │ │ addvs r3, r3, r8 │ │ │ │ ldrdvs r1, [r3], #123 @ 0x7b │ │ │ │ strbmi lr, [sl], r3, ror #14 │ │ │ │ andscs lr, r0, #42729472 @ 0x28c0000 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0xfe435512 │ │ │ │ + blx 0xfe4354f2 │ │ │ │ stmdavs r3, {r3, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ stmib r7, {r1, r6, fp, sp, lr}^ │ │ │ │ stmvs r3, {r2, r9, ip, sp} │ │ │ │ @ instruction: 0xf1b9e794 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ ldrb sl, [r6, r0, ror #30] │ │ │ │ @ instruction: 0x4649465b │ │ │ │ andcs r2, r3, r8, lsl #4 │ │ │ │ - blx 0x1fb5536 │ │ │ │ + blx 0x1fb5516 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8daaf48 │ │ │ │ andvs r3, r3, r0 │ │ │ │ ldrdcc pc, [r8], -sl │ │ │ │ strb r6, [r0, -r3, asr #32] │ │ │ │ ldmdaeq r5, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf06fe74b │ │ │ │ strb r0, [r8, -sp, lsl #16] │ │ │ │ - blx 0xff635be0 │ │ │ │ + blx 0xffa35bc0 │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ - addeq r6, r1, ip, lsl #22 │ │ │ │ - addeq r6, r1, ip, lsr #20 │ │ │ │ - addeq r6, r1, r2, ror #19 │ │ │ │ + addeq r6, r1, ip, lsr #22 │ │ │ │ + addeq r6, r1, ip, asr #20 │ │ │ │ + addeq r6, r1, r2, lsl #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec50740 │ │ │ │ + bl 0xfec50720 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x1ebd2c8 │ │ │ │ + blmi 0x1ebd2a8 │ │ │ │ strmi fp, [ip], -r3, lsr #1 │ │ │ │ tstcs r0, r5, lsl r6 │ │ │ │ strmi r2, [r6], -r0, ror #4 │ │ │ │ ldmdavs fp, {r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9321 │ │ │ │ rsclt r0, r4, #0, 6 │ │ │ │ stm r0, {r0, r2, r3, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ @ instruction: 0xf19d4668 │ │ │ │ stccs 8, cr14, [ip], {124} @ 0x7c │ │ │ │ ldm pc, {r3, fp, ip, lr, pc}^ @ │ │ │ │ - blne 0xfee35588 │ │ │ │ + blne 0xfee35568 │ │ │ │ smladeq r7, fp, r3, r9 │ │ │ │ streq r0, [r7, -r7, lsl #14] │ │ │ │ addseq r1, r3, r7, lsl #22 │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ ldmdavs sl, {r1, r2, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -238674,159 +238666,159 @@ │ │ │ │ eorlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ rsbcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0x9355ea │ │ │ │ + blx 0x9355ca │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ adchi pc, sp, r0 │ │ │ │ subcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46294618 │ │ │ │ - blx 0x6b55fe │ │ │ │ + blx 0x6b55de │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ adchi pc, r3, r0 │ │ │ │ ldmdavs ip, {r0, r5, r9, sl, lr} │ │ │ │ ldrtmi r9, [r0], -r8, lsl #8 │ │ │ │ - bge 0x313750 │ │ │ │ - blvc 0x3b4c40 │ │ │ │ + bge 0x313730 │ │ │ │ + blvc 0x3b4c20 │ │ │ │ ldmvs ip, {r0, r3, sl, ip, pc} │ │ │ │ ldmvs ip, {r1, r3, sl, ip, pc}^ │ │ │ │ ldmdbvs ip, {r0, r1, r3, sl, ip, pc} │ │ │ │ - bhi 0xfe81e624 │ │ │ │ + bhi 0xfe81e604 │ │ │ │ vstr d8, [sp, #108] @ 0x6c │ │ │ │ vldr d7, [r7, #72] @ 0x48 │ │ │ │ ldmib r7, {r2, r3, r8, r9, fp, ip, sp, lr}^ │ │ │ │ strls lr, [sp], #-3088 @ 0xfffff3f0 │ │ │ │ - blvc 0x634c3c │ │ │ │ - blvc 0x4b4c68 │ │ │ │ + blvc 0x634c1c │ │ │ │ + blvc 0x4b4c48 │ │ │ │ ldrvs lr, [r2], #-2519 @ 0xfffff629 │ │ │ │ eorscc pc, r8, sp, lsr #17 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r8, sl, fp, sp, lr}^ │ │ │ │ stmib sp, {r1, r3, r4, sl, sp, lr}^ │ │ │ │ tstls ip, #24, 24 @ 0x1800 │ │ │ │ - blvc 0x6b4c58 │ │ │ │ - blx 0xfe5b5cde │ │ │ │ + blvc 0x6b4c38 │ │ │ │ + blx 0xfe9b5cbe │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ movwcs sp, #110 @ 0x6e │ │ │ │ strtmi r2, [r9], -r0, ror #4 │ │ │ │ @ instruction: 0xf00c2003 │ │ │ │ @ instruction: 0x4606fadf │ │ │ │ rsble r2, ip, r0, lsl #16 │ │ │ │ subcs r2, r0, #0, 6 │ │ │ │ andcs r4, r3, r9, lsr #12 │ │ │ │ - blx 0xff6b567c │ │ │ │ + blx 0xff6b565c │ │ │ │ rsble r2, r4, r0, lsl #16 │ │ │ │ andvs r9, r3, r8, lsl #22 │ │ │ │ subvs r9, r3, r9, lsl #22 │ │ │ │ addvs r9, r3, sl, lsl #22 │ │ │ │ sbcvs r9, r3, fp, lsl #22 │ │ │ │ tstvs r3, ip, lsl #22 │ │ │ │ addhi r9, r3, #13312 @ 0x3400 │ │ │ │ ldrhtcc pc, [r8], -sp @ │ │ │ │ ldmib sp, {r0, r1, r8, r9, pc}^ │ │ │ │ stmib r6, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r3, r8, r9, sp}^ │ │ │ │ stmib r6, {r2, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r2, r3, r8, r9, sp}^ │ │ │ │ stmib r6, {r1, r2, r4, r8, r9, sp}^ │ │ │ │ - blls 0x7022c0 │ │ │ │ - blls 0x752758 │ │ │ │ - blls 0x79285c │ │ │ │ - blls 0x7d2960 │ │ │ │ - blls 0x812a64 │ │ │ │ + blls 0x7022a0 │ │ │ │ + blls 0x752738 │ │ │ │ + blls 0x79283c │ │ │ │ + blls 0x7d2940 │ │ │ │ + blls 0x812a44 │ │ │ │ @ instruction: 0xe7756533 │ │ │ │ strbtmi r4, [sl], -r1, lsr #12 │ │ │ │ @ instruction: 0xf1ad4630 │ │ │ │ - @ instruction: 0x4604fb53 │ │ │ │ + strmi pc, [r4], -r3, ror #22 │ │ │ │ eorle r1, r8, r3, asr #24 │ │ │ │ eorcs r2, r0, #0, 6 │ │ │ │ andcs r4, r3, r9, lsr #12 │ │ │ │ - blx 0xfe9356e8 │ │ │ │ - blls 0x12649c │ │ │ │ - blls 0x1516cc │ │ │ │ - blls 0x1917d0 │ │ │ │ - blls 0x1d18d4 │ │ │ │ - blls 0x2119d8 │ │ │ │ - blls 0x251adc │ │ │ │ - blls 0x291be0 │ │ │ │ + blx 0xfe9356c8 │ │ │ │ + blls 0x12647c │ │ │ │ + blls 0x1516ac │ │ │ │ + blls 0x1917b0 │ │ │ │ + blls 0x1d18b4 │ │ │ │ + blls 0x2119b8 │ │ │ │ + blls 0x251abc │ │ │ │ + blls 0x291bc0 │ │ │ │ @ instruction: 0xf8bd6183 │ │ │ │ orrhi r3, r3, #28 │ │ │ │ andcs lr, r0, #84, 14 @ 0x1500000 │ │ │ │ @ instruction: 0x46114630 │ │ │ │ - blx 0xdb5d9e │ │ │ │ + blx 0x11b5d7e │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ svcge 0x004cf47f │ │ │ │ mrc2 1, 0, pc, cr12, cr0, {3} │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r4, #7232 @ 0x1c40 │ │ │ │ @ instruction: 0xf170e744 │ │ │ │ stmdavs r0, {r0, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [sl, #-1000]! @ 0xfffffc18 │ │ │ │ strb r4, [pc, r4, asr #4] │ │ │ │ mcr2 1, 0, pc, cr14, cr0, {3} @ │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r4, #6336 @ 0x18c0 │ │ │ │ @ instruction: 0xf06fe789 │ │ │ │ ldr r0, [r3, -sp, lsl #8]! │ │ │ │ - @ instruction: 0xf9d6f1ae │ │ │ │ + @ instruction: 0xf9e6f1ae │ │ │ │ addseq lr, r0, r8, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ svcge 0x0004b089 │ │ │ │ @ instruction: 0x46984c7e │ │ │ │ rscsvs r6, ip, r4, lsr #16 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - blcs 0x114738 │ │ │ │ + blcs 0x114718 │ │ │ │ rschi pc, ip, r0, asr #5 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0x46164693 │ │ │ │ cmnle r1, r0, lsl #20 │ │ │ │ @ instruction: 0xb3a36bbb │ │ │ │ @ instruction: 0x46696bfb │ │ │ │ vld2.8 {d3-d6}, [r3], r8 │ │ │ │ @ instruction: 0xf023627f │ │ │ │ @ instruction: 0xf0220307 │ │ │ │ - bl 0xfec39fb0 │ │ │ │ + bl 0xfec39f90 │ │ │ │ addsmi r0, r1, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, TRUNCATED DUE TO SIZE LIMIT: 10485760 bytes