--- /srv/rebuilderd/tmp/rebuilderdMepFOd/inputs/3d-ascii-viewer_1.4.0+git20240503+ds-3_armhf.deb +++ /srv/rebuilderd/tmp/rebuilderdMepFOd/out/3d-ascii-viewer_1.4.0+git20240503+ds-3_armhf.deb ├── file list │ @@ -1,3 +1,3 @@ │ -rw-r--r-- 0 0 0 4 2026-10-06 20:58:26.000000 debian-binary │ -rw-r--r-- 0 0 0 808 2026-10-06 20:58:26.000000 control.tar.xz │ --rw-r--r-- 0 0 0 17496 2026-10-06 20:58:26.000000 data.tar.xz │ +-rw-r--r-- 0 0 0 17516 2026-10-06 20:58:26.000000 data.tar.xz ├── control.tar.xz │ ├── control.tar │ │ ├── ./md5sums │ │ │ ├── ./md5sums │ │ │ │┄ Files differ ├── data.tar.xz │ ├── data.tar │ │ ├── ./usr/bin/3d-ascii-viewer │ │ │┄ File has been modified after NT_GNU_BUILD_ID has been applied. │ │ │ ├── readelf --wide --notes {} │ │ │ │ @@ -1,8 +1,8 @@ │ │ │ │ │ │ │ │ Displaying notes found in: .note.gnu.build-id │ │ │ │ Owner Data size Description │ │ │ │ - GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: e61d12f0f8ab02f7d3795f31b830b99dc4de0671 │ │ │ │ + GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 2e36ce71fb25ef659f242a8984be71816fdf0f94 │ │ │ │ │ │ │ │ Displaying notes found in: .note.ABI-tag │ │ │ │ Owner Data size Description │ │ │ │ GNU 0x00000010 NT_GNU_ABI_TAG (ABI version tag) OS: Linux, ABI: 3.2.0 │ │ │ ├── strings --all --bytes=8 {} │ │ │ │ @@ -1,8 +1,8 @@ │ │ │ │ -q/lib/ld-linux-armhf.so.3 │ │ │ │ +/lib/ld-linux-armhf.so.3 │ │ │ │ _ITM_deregisterTMCloneTable │ │ │ │ __gmon_start__ │ │ │ │ _ITM_registerTMCloneTable │ │ │ │ COLOR_PAIRS │ │ │ │ wattr_on │ │ │ │ can_change_color │ │ │ │ init_color │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ @@ -135,56 +135,56 @@ │ │ │ │ vcgt.u8 d25, d0, d3 │ │ │ │ strcc r8, [r1, #-988] @ 0xfffffc24 │ │ │ │ strmi r3, [fp, #1281]! @ 0x501 │ │ │ │ svcge 0x0057f73f │ │ │ │ blcs 27ea0 <__cxa_finalize@plt+0x26e50> │ │ │ │ bichi pc, r9, #0 │ │ │ │ ldmdage sp, {r1, r3, r8, fp, ip, pc} │ │ │ │ - ldc2 0, cr15, [r8, #4]! │ │ │ │ + cdp2 0, 5, cr15, cr0, cr1, {0} │ │ │ │ @ instruction: 0x3074f89d │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ bls 7626bc <__cxa_finalize@plt+0x76166c> │ │ │ │ msrcs SPSR_fsxc, #1610612740 @ 0x60000004 │ │ │ │ msreq SPSR_fx, #192, 4 │ │ │ │ @ instruction: 0xf000429a │ │ │ │ stmdbmi r8, {r0, r1, r2, r3, r4, r6, r9, pc}^ │ │ │ │ ldrbtmi sl, [r9], #-2077 @ 0xfffff7e3 │ │ │ │ mrc 7, 5, APSR_nzcv, cr12, cr15, {7} │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ blls 1e26b0 <__cxa_finalize@plt+0x1e1660> │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ stmdals sl, {r3, r5, r9, pc} │ │ │ │ - mcrr2 0, 0, pc, r6, cr2 @ │ │ │ │ + ldc2l 0, cr15, [lr], {2} │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ eorshi pc, fp, #0 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf8d8848a │ │ │ │ blcs d304 <__cxa_finalize@plt+0xc2b4> │ │ │ │ ldrbthi pc, [r8], #-0 @ │ │ │ │ @ instruction: 0xf0014640 │ │ │ │ - blls 34107c <__cxa_finalize@plt+0x34002c> │ │ │ │ + blls 3412dc <__cxa_finalize@plt+0x34028c> │ │ │ │ ldrdcs lr, [pc, -sp] │ │ │ │ - @ instruction: 0xf0014640 │ │ │ │ - blls 3c1210 <__cxa_finalize@plt+0x3c01c0> │ │ │ │ + @ instruction: 0xf0024640 │ │ │ │ + blls 3bf470 <__cxa_finalize@plt+0x3be420> │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ blls 4a1b0c <__cxa_finalize@plt+0x4a0abc> │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ blls 4e1af4 <__cxa_finalize@plt+0x4e0aa4> │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ blls 561adc <__cxa_finalize@plt+0x560a8c> │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ blls 521ac4 <__cxa_finalize@plt+0x520a74> │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf7ff81e6 │ │ │ │ blls 2fcc40 <__cxa_finalize@plt+0x2fbbf0> │ │ │ │ beq 12fcddc <__cxa_finalize@plt+0x12fbd8c> │ │ │ │ ldmib sp, {r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0011203 │ │ │ │ - strmi pc, [r6], -sp, asr #18 │ │ │ │ + strmi pc, [r6], -r5, ror #19 │ │ │ │ mrc 7, 0, APSR_nzcv, cr10, cr15, {7} │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ blls 1e1b44 <__cxa_finalize@plt+0x1e0af4> │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf7ff80ac │ │ │ │ stmdacs r0, {r1, r4, r5, r7, r8, sl, fp, sp, lr, pc} │ │ │ │ ldrbhi pc, [r4], #-0 @ │ │ │ │ @@ -268,15 +268,15 @@ │ │ │ │ addsmi r3, sp, #4194304 @ 0x400000 │ │ │ │ blmi ff0f8310 <__cxa_finalize@plt+0xff0f72c0> │ │ │ │ bls 349888 <__cxa_finalize@plt+0x348838> │ │ │ │ ldmpl r3, {r1, r6, r7, fp, lr}^ │ │ │ │ subcs r4, r0, #120, 8 @ 0x78000000 │ │ │ │ @ instruction: 0xf7ff681b │ │ │ │ @ instruction: 0xf001ed50 │ │ │ │ - blls 480674 <__cxa_finalize@plt+0x47f624> │ │ │ │ + blls 4808d4 <__cxa_finalize@plt+0x47f884> │ │ │ │ tstls sl, ip │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ blls 5a1db0 <__cxa_finalize@plt+0x5a0d60> │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf7ff8183 │ │ │ │ ldc 13, cr14, [pc, #504] @ 16a8 <__cxa_finalize@plt+0x658> │ │ │ │ @ instruction: 0xf7ff9ab0 │ │ │ │ @@ -300,15 +300,15 @@ │ │ │ │ beq fe2bcd9c <__cxa_finalize@plt+0xfe2bbd4c> │ │ │ │ cdp 6, 8, cr4, cr8, cr11, {2} │ │ │ │ ldrbmi r1, [sl], -sl, lsr #20 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ beq fea7d00c <__cxa_finalize@plt+0xfea7bfbc> │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ beq a7cf14 <__cxa_finalize@plt+0xa7bec4> │ │ │ │ - @ instruction: 0xf996f001 │ │ │ │ + blx bbd51c <__cxa_finalize@plt+0xbbc4cc> │ │ │ │ ldmdavs r8!, {r9, sp} │ │ │ │ @ instruction: 0xf7ff4611 │ │ │ │ ldrtmi lr, [r0], -lr, lsl #26 │ │ │ │ @ instruction: 0xf932f003 │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ ldmdavs r8!, {r0, r1, r2, r5, r9, pc} │ │ │ │ ldc 7, cr15, [r0], #1020 @ 0x3fc │ │ │ │ @@ -415,50 +415,50 @@ │ │ │ │ stclge 4, cr15, [r3, #-508] @ 0xfffffe04 │ │ │ │ bcs 1cdf8b4 <__cxa_finalize@plt+0x1cde864> │ │ │ │ ldcge 4, cr15, [pc, #-508]! @ 14d4 <__cxa_finalize@plt+0x484> │ │ │ │ bcs 1f9bc <__cxa_finalize@plt+0x1e96c> │ │ │ │ ldcge 4, cr15, [fp, #-508]! @ 0xfffffe04 │ │ │ │ movwls r2, #45825 @ 0xb301 │ │ │ │ strbmi lr, [r0], -r6, asr #11 │ │ │ │ - cdp2 0, 7, cr15, cr12, cr1, {0} │ │ │ │ + @ instruction: 0xff14f001 │ │ │ │ @ instruction: 0x4640e615 │ │ │ │ - cdp2 0, 5, cr15, cr8, cr1, {0} │ │ │ │ + cdp2 0, 15, cr15, cr0, cr1, {0} │ │ │ │ strbmi lr, [r0], -sp, lsl #12 │ │ │ │ - cdp2 0, 3, cr15, cr2, cr1, {0} │ │ │ │ + cdp2 0, 12, cr15, cr10, cr1, {0} │ │ │ │ strbmi lr, [r0], -r5, lsl #12 │ │ │ │ - stc2l 0, cr15, [r6, #-4] │ │ │ │ + ldc2l 0, cr15, [lr, #4] │ │ │ │ @ instruction: 0x4640e5fd │ │ │ │ - stc2l 0, cr15, [r2, #-4] │ │ │ │ + ldc2l 0, cr15, [sl, #4] │ │ │ │ blmi 87aedc <__cxa_finalize@plt+0x879e8c> │ │ │ │ bls 349b10 <__cxa_finalize@plt+0x348ac0> │ │ │ │ ldmpl r3, {r0, r2, r5, fp, lr}^ │ │ │ │ eorcs r4, lr, #120, 8 @ 0x78000000 │ │ │ │ @ instruction: 0xf7ff681b │ │ │ │ strb lr, [ip, #3084] @ 0xc0c │ │ │ │ @ instruction: 0xf0024630 │ │ │ │ blls 300b50 <__cxa_finalize@plt+0x2ffb00> │ │ │ │ beq 12fd1e8 <__cxa_finalize@plt+0x12fc198> │ │ │ │ ldmib sp, {r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0001203 │ │ │ │ - strmi pc, [r6], -r7, asr #30 │ │ │ │ + @ instruction: 0x4606ffdf │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ andcs r8, r1, r7, asr #1 │ │ │ │ blmi 6d3fa8 <__cxa_finalize@plt+0x6d2f58> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ blls 7db7b0 <__cxa_finalize@plt+0x7da760> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorlt r8, r1, fp, asr r2 │ │ │ │ blhi 2bca4c <__cxa_finalize@plt+0x2bb9fc> │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stmdbls r7, {r1, r3, fp, ip, pc} │ │ │ │ - cdp2 0, 7, cr15, cr2, cr1, {0} │ │ │ │ + @ instruction: 0xff0af001 │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf001d0e7 │ │ │ │ - str pc, [r9, #3639]! @ 0xe37 │ │ │ │ + str pc, [r9, #3791]! @ 0xecf │ │ │ │ andeq r0, r0, r0 │ │ │ │ sbcmi r0, r8, #0 │ │ │ │ ldrdmi r0, [r9], #-251 @ 0xffffff05 │ │ │ │ teqmi r4, #0 │ │ │ │ @ instruction: 0x43b40000 │ │ │ │ ldrbtmi r0, [sl], #-0 │ │ │ │ andeq r0, r0, r0, lsl #2 │ │ │ │ @@ -519,15 +519,15 @@ │ │ │ │ svclt 0x00084641 │ │ │ │ blvc 117d32c <__cxa_finalize@plt+0x117c2dc> │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ bvs ff1bd350 <__cxa_finalize@plt+0xff1bc300> │ │ │ │ andcc lr, r8, #3620864 @ 0x374000 │ │ │ │ blvc 1bd118 <__cxa_finalize@plt+0x1bc0c8> │ │ │ │ bleq ff1fd45c <__cxa_finalize@plt+0xff1fc40c> │ │ │ │ - @ instruction: 0xffe0f000 │ │ │ │ + @ instruction: 0xf878f001 │ │ │ │ ldrmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff6838 │ │ │ │ @ instruction: 0x4630eb58 │ │ │ │ @ instruction: 0xff7cf002 │ │ │ │ @ instruction: 0xf7ff6838 │ │ │ │ blls 17c494 <__cxa_finalize@plt+0x17b444> │ │ │ │ blls 32ddec <__cxa_finalize@plt+0x32cd9c> │ │ │ │ @@ -572,22 +572,22 @@ │ │ │ │ beq fe9fd2e0 <__cxa_finalize@plt+0xfe9fc290> │ │ │ │ bge 9fd1e8 <__cxa_finalize@plt+0x9fc198> │ │ │ │ vdiv.f64 d9, d8, d7 │ │ │ │ movwls r1, #2561 @ 0xa01 │ │ │ │ andcc lr, r8, #3620864 @ 0x374000 │ │ │ │ beq fe03d450 <__cxa_finalize@plt+0xfe03c400> │ │ │ │ beq 3d37c <__cxa_finalize@plt+0x3c32c> │ │ │ │ - @ instruction: 0xff76f000 │ │ │ │ + @ instruction: 0xf80ef001 │ │ │ │ bls 35466c <__cxa_finalize@plt+0x35361c> │ │ │ │ ldmpl r3, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0026818 │ │ │ │ @ instruction: 0x4630fe7b │ │ │ │ blx ff9bd976 <__cxa_finalize@plt+0xff9bc926> │ │ │ │ @ instruction: 0xf0014640 │ │ │ │ - andcs pc, r0, r5, asr sp @ │ │ │ │ + andcs pc, r0, sp, ror #27 │ │ │ │ movwcs lr, #5858 @ 0x16e2 │ │ │ │ ldrbt r9, [r7], #-791 @ 0xfffffce9 │ │ │ │ ldmdavs r8!, {r9, sp} │ │ │ │ @ instruction: 0xf7ff4611 │ │ │ │ @ instruction: 0xeeb7eadc │ │ │ │ ldmdami r9!, {r3, r6, r7, r9, fp, ip, sp, lr} │ │ │ │ mrrc 4, 7, r4, r3, cr8 │ │ │ │ @@ -607,28 +607,28 @@ │ │ │ │ @ instruction: 0xf7ff2b17 │ │ │ │ ldr lr, [r0, #2522]! @ 0x9da │ │ │ │ @ instruction: 0xf0024630 │ │ │ │ blls 3008a0 <__cxa_finalize@plt+0x2ff850> │ │ │ │ beq 12fd498 <__cxa_finalize@plt+0x12fc448> │ │ │ │ ldmib sp, {r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0001203 │ │ │ │ - strmi pc, [r6], -pc, ror #27 │ │ │ │ + strmi pc, [r6], -r7, lsl #29 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stclcs 14, cr10, [ip], #-672 @ 0xfffffd60 │ │ │ │ vhadd.s8 d29, d0, d4 │ │ │ │ addsmi r1, ip, #335544320 @ 0x14000000 │ │ │ │ sbchi pc, r0, r0, asr #32 │ │ │ │ bvc 3bd5c4 <__cxa_finalize@plt+0x3bc574> │ │ │ │ bhi ff9fd3e0 <__cxa_finalize@plt+0xff9fc390> │ │ │ │ @ instruction: 0xf7ffe5b2 │ │ │ │ str lr, [lr, lr, lsr #21]! │ │ │ │ movwls r2, #37633 @ 0x9301 │ │ │ │ @ instruction: 0xf8d8e42e │ │ │ │ @ instruction: 0xf0000000 │ │ │ │ - movwcs pc, #7753 @ 0x1e49 @ │ │ │ │ + movwcs pc, #7905 @ 0x1ee1 @ │ │ │ │ strt r9, [r7], #-787 @ 0xfffffced │ │ │ │ tstls r5, #67108864 @ 0x4000000 │ │ │ │ ldmdbmi r6, {r2, r5, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf8584b16 │ │ │ │ ldrbtmi r2, [r9], #-4 │ │ │ │ bllt ff6bfa2c <__cxa_finalize@plt+0xff6be9dc> │ │ │ │ tstls r4, #67108864 @ 0x4000000 │ │ │ │ @@ -925,67 +925,142 @@ │ │ │ │ stclt 0, cr7, [r8, #-104] @ 0xffffff98 │ │ │ │ andeq lr, r1, lr, ror #2 │ │ │ │ andeq lr, r1, r8, lsr r0 │ │ │ │ andeq r0, r0, r4, lsr #2 │ │ │ │ andeq lr, r1, sl, asr r1 │ │ │ │ andeq lr, r1, lr, asr #2 │ │ │ │ svclt 0x0000e7c4 │ │ │ │ + stmdbcs r0, {r3, r7, ip, sp, pc} │ │ │ │ + andcs sp, ip, #5248 @ 0x1480 │ │ │ │ + bpl 3d624 <__cxa_finalize@plt+0x3c5d4> │ │ │ │ + bvs 7d528 <__cxa_finalize@plt+0x7c4d8> │ │ │ │ + ldc 6, cr4, [r0, #12] │ │ │ │ + blx 886fa <__cxa_finalize@plt+0x876aa> │ │ │ │ + cdp 1, 11, cr0, cr0, cr1, {0} │ │ │ │ + vmov.f32 s1, s11 │ │ │ │ + vmov.f32 s0, s12 │ │ │ │ + vldr s11, [r3, #260] @ 0x104 │ │ │ │ + movwcc r6, #51712 @ 0xca00 │ │ │ │ + bvc bd354 <__cxa_finalize@plt+0xbc304> │ │ │ │ + bvc 7d458 <__cxa_finalize@plt+0x7c408> │ │ │ │ + bpl ff9bdae0 <__cxa_finalize@plt+0xff9bca90> │ │ │ │ + blx 43dad8 <__cxa_finalize@plt+0x43ca88> │ │ │ │ + bvs ff1fd9e8 <__cxa_finalize@plt+0xff1fc998> │ │ │ │ + cdp 15, 15, cr11, cr0, cr8, {6} │ │ │ │ + vneg.f32 s11, s13 │ │ │ │ + mrc 10, 5, APSR_nzcv, cr4, cr0, {0} │ │ │ │ + svclt 0x00c81ae7 │ │ │ │ + bvs 11fd9ec <__cxa_finalize@plt+0x11fc99c> │ │ │ │ + blx 43daf4 <__cxa_finalize@plt+0x43caa4> │ │ │ │ + bvs ff03db04 <__cxa_finalize@plt+0xff03cab4> │ │ │ │ + cdp 15, 11, cr11, cr0, cr8, {6} │ │ │ │ + vneg.f32 s3, s15 │ │ │ │ + mrc 10, 5, APSR_nzcv, cr4, cr0, {0} │ │ │ │ + svclt 0x00c87ae0 │ │ │ │ + beq 19bda08 <__cxa_finalize@plt+0x19bc9b8> │ │ │ │ + blx 43db10 <__cxa_finalize@plt+0x43cac0> │ │ │ │ + bvc ff17db20 <__cxa_finalize@plt+0xff17cad0> │ │ │ │ + cdp 15, 15, cr11, cr0, cr8, {6} │ │ │ │ + vneg.f32 s1, s14 │ │ │ │ + svclt 0x00c8fa10 │ │ │ │ + bpl 19fda20 <__cxa_finalize@plt+0x19fc9d0> │ │ │ │ + bicle r4, ip, fp, lsl #5 │ │ │ │ + beq 97d828 <__cxa_finalize@plt+0x97c7d8> │ │ │ │ + beq fe1bd92c <__cxa_finalize@plt+0xfe1bc8dc> │ │ │ │ + bne 17d834 <__cxa_finalize@plt+0x17c7e4> │ │ │ │ + bvc 3db4c <__cxa_finalize@plt+0x3cafc> │ │ │ │ + beq 9fd7f8 <__cxa_finalize@plt+0x9fc7a8> │ │ │ │ + beq fe9fd8fc <__cxa_finalize@plt+0xfe9fc8ac> │ │ │ │ + bne 9fd804 <__cxa_finalize@plt+0x9fc7b4> │ │ │ │ + ldrbmi fp, [r0, -r8]! │ │ │ │ + bne fd604 <__cxa_finalize@plt+0xfc5b4> │ │ │ │ + beq 107db4c <__cxa_finalize@plt+0x107cafc> │ │ │ │ + beq 107da50 <__cxa_finalize@plt+0x107ca00> │ │ │ │ + ldrbmi fp, [r0, -r8]! │ │ │ │ andeq r0, r0, r0 │ │ │ │ + stmdbcs r0, {r2, r7, ip, sp, pc} │ │ │ │ + movwcs sp, #52521 @ 0xcd29 │ │ │ │ + bvs 63d620 <__cxa_finalize@plt+0x63c5d0> │ │ │ │ + tstpeq r1, r3, lsl #22 @ p-variant is OBSOLETE │ │ │ │ + bvc 7d6ec <__cxa_finalize@plt+0x7c69c> │ │ │ │ + ldcl 0, cr3, [r0, #-48] @ 0xffffffd0 │ │ │ │ + vldr s12, [r0, #-12] │ │ │ │ + vadd.f32 s15, s14, s2 │ │ │ │ + vsub.f32 s15, s13, s1 │ │ │ │ + vsub.f32 s12, s15, s0 │ │ │ │ + vnmul.f32 s15, s14, s2 │ │ │ │ + vmla.f32 s15, s13, s15 │ │ │ │ + vmla.f32 s15, s15, s13 │ │ │ │ + vmov.f32 s15, #71 @ 0x3e380000 0.1796875 │ │ │ │ + vsqrt.f32 s15, s12 │ │ │ │ + svclt 0x00c8fa10 │ │ │ │ + bvs 19fda9c <__cxa_finalize@plt+0x19fca4c> │ │ │ │ + mvnle r4, r1, lsl #5 │ │ │ │ + bvs 103dab8 <__cxa_finalize@plt+0x103ca68> │ │ │ │ + blx 43dbac <__cxa_finalize@plt+0x43cb5c> │ │ │ │ + cdp 4, 11, cr13, cr1, cr7, {0} │ │ │ │ + andlt r0, r4, r6, asr #21 │ │ │ │ + ldc 7, cr4, [pc, #448] @ 21b4 <__cxa_finalize@plt+0x1164> │ │ │ │ + andlt r0, r4, r4, lsl #20 │ │ │ │ + mrc 7, 5, r4, cr0, cr0, {3} │ │ │ │ + andlt r0, r4, r6, asr #20 │ │ │ │ + stmdalt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 23d39c <__cxa_finalize@plt+0x23c34c> │ │ │ │ + blhi 23d4cc <__cxa_finalize@plt+0x23c47c> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0xf8dfb08b │ │ │ │ - bcs aac68 <__cxa_finalize@plt+0xa9c18> │ │ │ │ + bcs aad98 <__cxa_finalize@plt+0xa9d48> │ │ │ │ movwls r4, #17658 @ 0x44fa │ │ │ │ movwls r9, #39708 @ 0x9b1c │ │ │ │ mvnshi pc, r0, asr #6 │ │ │ │ pkhbtmi r4, fp, r4, lsl #12 │ │ │ │ @ instruction: 0xf0002a03 │ │ │ │ strmi r8, [r6], -sp, asr #3 │ │ │ │ - bls ff3bd690 <__cxa_finalize@plt+0xff3bc640> │ │ │ │ - blhi ff2fd594 <__cxa_finalize@plt+0xff2fc544> │ │ │ │ + bls ff3bd7c0 <__cxa_finalize@plt+0xff3bc770> │ │ │ │ + blhi ff2fd6c4 <__cxa_finalize@plt+0xff2fc674> │ │ │ │ strmi r2, [ip], ip, lsl #14 │ │ │ │ - bls 3d9f8 <__cxa_finalize@plt+0x3c9a8> │ │ │ │ + bls 3db28 <__cxa_finalize@plt+0x3cad8> │ │ │ │ eorge pc, r0, sp, asr #17 │ │ │ │ stmdbeq r4!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ strcs r4, [r0, #-1714] @ 0xfffff94e │ │ │ │ streq pc, [r1], -r9, lsl #2 │ │ │ │ andeq lr, r9, #14336 @ 0x3800 │ │ │ │ @ instruction: 0x3e05e9cd │ │ │ │ @ instruction: 0xf8cd9203 │ │ │ │ - blls f1fb4 <__cxa_finalize@plt+0xf0f64> │ │ │ │ + blls f20e4 <__cxa_finalize@plt+0xf1094> │ │ │ │ ldmdbne r8, {r0, r5, r9, sl, lr}^ │ │ │ │ - ldc2l 0, cr15, [lr, #8] │ │ │ │ - bl 25397c <__cxa_finalize@plt+0x25292c> │ │ │ │ + stc2l 0, cr15, [r6, #-8] │ │ │ │ + bl 253aac <__cxa_finalize@plt+0x252a5c> │ │ │ │ strtmi r0, [r1], -r5 │ │ │ │ - ldc2l 0, cr15, [r8, #8] │ │ │ │ + stc2l 0, cr15, [r0, #-8] │ │ │ │ @ instruction: 0x46881970 │ │ │ │ @ instruction: 0xf0024621 │ │ │ │ - blx 2016b2 <__cxa_finalize@plt+0x200662> │ │ │ │ + blx 201582 <__cxa_finalize@plt+0x200532> │ │ │ │ ldc 2, cr10, [r2, #44] @ 0x2c │ │ │ │ vldr s9, [r2] │ │ │ │ - blx 1cc776 <__cxa_finalize@plt+0x1cb726> │ │ │ │ + blx 1cc8a6 <__cxa_finalize@plt+0x1cb856> │ │ │ │ ldc 2, cr10, [r2, #32] │ │ │ │ vldr s11, [r2] │ │ │ │ - blx 1d4782 <__cxa_finalize@plt+0x1d3732> │ │ │ │ + blx 1d48b2 <__cxa_finalize@plt+0x1d3862> │ │ │ │ cdp 2, 7, cr10, cr4, cr1, {0} │ │ │ │ vsub.f32 s14, s4, s10 │ │ │ │ vldr s4, [r2, #912] @ 0x390 │ │ │ │ vldr s7, [r2, #4] │ │ │ │ vadd.f32 s7, s6, s0 │ │ │ │ vsub.f32 s12, s6, s9 │ │ │ │ vnmul.f32 s15, s15, s10 │ │ │ │ vnmls.f32 s15, s15, s13 │ │ │ │ vmov.f32 s15, #82 @ 0x3e900000 0.2812500 │ │ │ │ vneg.f32 s15, s0 │ │ │ │ andle pc, ip, r0, lsl sl @ │ │ │ │ - bvc ff03db80 <__cxa_finalize@plt+0xff03cb30> │ │ │ │ + bvc ff03dcb0 <__cxa_finalize@plt+0xff03cc60> │ │ │ │ vmov.f64 d25, #20 @ 0x40a00000 5.0 │ │ │ │ svclt 0x00ccfa10 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xd102429a │ │ │ │ adcmi r3, r5, #4194304 @ 0x400000 │ │ │ │ vmov.s8 sp, d19[5] │ │ │ │ vsub.f32 s3, s8, s5 │ │ │ │ @@ -994,137 +1069,137 @@ │ │ │ │ @ instruction: 0xf8ddaac3 │ │ │ │ mrc 0, 1, ip, cr3, cr12, {0} │ │ │ │ vnmul.f32 s1, s3, s8 │ │ │ │ @ instruction: 0xeeb00a84 │ │ │ │ vmls.f32 s3, s14, s19 │ │ │ │ ldrbmi r0, [r6], -r2, lsr #21 │ │ │ │ ldrdcs r4, [r0], -r1 │ │ │ │ - ldrbcc pc, [pc, #79]! @ 203f <__cxa_finalize@plt+0xfef> @ │ │ │ │ + ldrbcc pc, [pc, #79]! @ 216f <__cxa_finalize@plt+0x111f> @ │ │ │ │ svclt 0x00184580 │ │ │ │ rsbsle r4, sp, r3, lsl #11 │ │ │ │ rsbsle r4, fp, r1, lsl #5 │ │ │ │ - bvs ff0fd9d0 <__cxa_finalize@plt+0xff0fc980> │ │ │ │ - bvs fe17d888 <__cxa_finalize@plt+0xfe17c838> │ │ │ │ - bge 3d770 <__cxa_finalize@plt+0x3c720> │ │ │ │ - bpl 7d774 <__cxa_finalize@plt+0x7c724> │ │ │ │ - bvs 9bd820 <__cxa_finalize@plt+0x9bc7d0> │ │ │ │ - bvs fe0bd820 <__cxa_finalize@plt+0xfe0bc7d0> │ │ │ │ - bvs ff03daec <__cxa_finalize@plt+0xff03ca9c> │ │ │ │ - blx 43dbe0 <__cxa_finalize@plt+0x43cb90> │ │ │ │ + bvs ff0fdb00 <__cxa_finalize@plt+0xff0fcab0> │ │ │ │ + bvs fe17d9b8 <__cxa_finalize@plt+0xfe17c968> │ │ │ │ + bge 3d8a0 <__cxa_finalize@plt+0x3c850> │ │ │ │ + bpl 7d8a4 <__cxa_finalize@plt+0x7c854> │ │ │ │ + bvs 9bd950 <__cxa_finalize@plt+0x9bc900> │ │ │ │ + bvs fe0bd950 <__cxa_finalize@plt+0xfe0bc900> │ │ │ │ + bvs ff03dc1c <__cxa_finalize@plt+0xff03cbcc> │ │ │ │ + blx 43dd10 <__cxa_finalize@plt+0x43ccc0> │ │ │ │ vmov.f32 s26, #17 @ 0x40880000 4.250 │ │ │ │ vsub.f32 s12, s10, s12 │ │ │ │ vsub.f32 s15, s9, s5 │ │ │ │ vnmul.f32 s14, s13, s11 │ │ │ │ vmul.f32 s12, s14, s18 │ │ │ │ vmla.f32 s14, s14, s10 │ │ │ │ vmla.f32 s14, s5, s8 │ │ │ │ @ instruction: 0xeeb57a2a │ │ │ │ vsqrt.f32 s15, s0 │ │ │ │ - ble 80884 <__cxa_finalize@plt+0x7f834> │ │ │ │ - bvc 11fdb0c <__cxa_finalize@plt+0x11fcabc> │ │ │ │ - bvc ff93da20 <__cxa_finalize@plt+0xff93c9d0> │ │ │ │ - blt 197d91c <__cxa_finalize@plt+0x197c8cc> │ │ │ │ - bvc 27d8f0 <__cxa_finalize@plt+0x27c8a0> │ │ │ │ - bvc fe8fd9f4 <__cxa_finalize@plt+0xfe8fc9a4> │ │ │ │ - bvc 17d988 <__cxa_finalize@plt+0x17c938> │ │ │ │ - bvc fe9bd988 <__cxa_finalize@plt+0xfe9bc938> │ │ │ │ - bvc ff03dc38 <__cxa_finalize@plt+0xff03cbe8> │ │ │ │ - blx 43dc2c <__cxa_finalize@plt+0x43cbdc> │ │ │ │ + ble 809b4 <__cxa_finalize@plt+0x7f964> │ │ │ │ + bvc 11fdc3c <__cxa_finalize@plt+0x11fcbec> │ │ │ │ + bvc ff93db50 <__cxa_finalize@plt+0xff93cb00> │ │ │ │ + blt 197da4c <__cxa_finalize@plt+0x197c9fc> │ │ │ │ + bvc 27da20 <__cxa_finalize@plt+0x27c9d0> │ │ │ │ + bvc fe8fdb24 <__cxa_finalize@plt+0xfe8fcad4> │ │ │ │ + bvc 17dab8 <__cxa_finalize@plt+0x17ca68> │ │ │ │ + bvc fe9bdab8 <__cxa_finalize@plt+0xfe9bca68> │ │ │ │ + bvc ff03dd68 <__cxa_finalize@plt+0xff03cd18> │ │ │ │ + blx 43dd5c <__cxa_finalize@plt+0x43cd0c> │ │ │ │ vmov.f32 s27, #17 @ 0x40880000 4.250 │ │ │ │ vsub.f32 s14, s10, s15 │ │ │ │ vsub.f32 s23, s5, s6 │ │ │ │ vnmul.f32 s13, s15, s11 │ │ │ │ vmul.f32 s14, s23, s18 │ │ │ │ vmla.f32 s22, s12, s8 │ │ │ │ vmla.f32 s22, s3, s7 │ │ │ │ @ instruction: 0xeeb5baaa │ │ │ │ vsqrt.f32 s23, s0 │ │ │ │ - ble 808d0 <__cxa_finalize@plt+0x7f880> │ │ │ │ - blt 12fdb58 <__cxa_finalize@plt+0x12fcb08> │ │ │ │ - bvc 9fd974 <__cxa_finalize@plt+0x9fc924> │ │ │ │ - bvs ff1bdb78 <__cxa_finalize@plt+0xff1bcb28> │ │ │ │ - bvc 27d8cc <__cxa_finalize@plt+0x27c87c> │ │ │ │ - blvs 23d93c <__cxa_finalize@plt+0x23c8ec> │ │ │ │ - bvc ff1fdb84 <__cxa_finalize@plt+0xff1fcb34> │ │ │ │ - blvc ff1bdb7c <__cxa_finalize@plt+0xff1bcb2c> │ │ │ │ - blx 43dc74 <__cxa_finalize@plt+0x43cc24> │ │ │ │ + ble 80a00 <__cxa_finalize@plt+0x7f9b0> │ │ │ │ + blt 12fdc88 <__cxa_finalize@plt+0x12fcc38> │ │ │ │ + bvc 9fdaa4 <__cxa_finalize@plt+0x9fca54> │ │ │ │ + bvs ff1bdca8 <__cxa_finalize@plt+0xff1bcc58> │ │ │ │ + bvc 27d9fc <__cxa_finalize@plt+0x27c9ac> │ │ │ │ + blvs 23da6c <__cxa_finalize@plt+0x23ca1c> │ │ │ │ + bvc ff1fdcb4 <__cxa_finalize@plt+0xff1fcc64> │ │ │ │ + blvc ff1bdcac <__cxa_finalize@plt+0xff1bcc5c> │ │ │ │ + blx 43dda4 <__cxa_finalize@plt+0x43cd54> │ │ │ │ cdp 8, 6, cr13, cr0, cr0, {1} │ │ │ │ vmla.f32 s11, s20, s11 │ │ │ │ vadd.f32 s11, s10, s21 │ │ │ │ @ instruction: 0xeef55aa0 │ │ │ │ vsqrt.f32 s11, s0 │ │ │ │ - ble 80908 <__cxa_finalize@plt+0x7f8b8> │ │ │ │ - bpl 197dc90 <__cxa_finalize@plt+0x197cc40> │ │ │ │ + ble 80a38 <__cxa_finalize@plt+0x7f9e8> │ │ │ │ + bpl 197ddc0 <__cxa_finalize@plt+0x197cd70> │ │ │ │ andsle r1, r8, sl, ror #24 │ │ │ │ - bpl ff07dca4 <__cxa_finalize@plt+0xff07cc54> │ │ │ │ - blx 43dc9c <__cxa_finalize@plt+0x43cc4c> │ │ │ │ + bpl ff07ddd4 <__cxa_finalize@plt+0xff07cd84> │ │ │ │ + blx 43ddcc <__cxa_finalize@plt+0x43cd7c> │ │ │ │ andcc sp, r1, r3, lsl ip │ │ │ │ - bpl 107dca0 <__cxa_finalize@plt+0x107cc50> │ │ │ │ + bpl 107ddd0 <__cxa_finalize@plt+0x107cd80> │ │ │ │ ldcle 2, cr4, [r2, #-528] @ 0xfffffdf0 │ │ │ │ - bne 197dba8 <__cxa_finalize@plt+0x197cb58> │ │ │ │ - beq 33e514 <__cxa_finalize@plt+0x33d4c4> │ │ │ │ + bne 197dcd8 <__cxa_finalize@plt+0x197cc88> │ │ │ │ + beq 33e644 <__cxa_finalize@plt+0x33d5f4> │ │ │ │ svclt 0x00184580 │ │ │ │ orrle r4, r1, r3, lsl #11 │ │ │ │ adcmi r3, r0, #1 │ │ │ │ adchi pc, ip, r0, lsl #5 │ │ │ │ - beq 33e528 <__cxa_finalize@plt+0x33d4d8> │ │ │ │ + beq 33e658 <__cxa_finalize@plt+0x33d608> │ │ │ │ @ instruction: 0x4605e776 │ │ │ │ addmi r3, r4, #1 │ │ │ │ movwls sp, #40172 @ 0x9cec │ │ │ │ strbtmi r2, [r3], ip, lsl #6 │ │ │ │ ldrdge pc, [r0], -sp @ │ │ │ │ @ instruction: 0xf604fb03 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - andls lr, r5, ip, lsl pc │ │ │ │ + andls lr, r5, r4, lsl #29 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - andls lr, r6, r8, lsl pc │ │ │ │ + andls lr, r6, r0, lsl #29 │ │ │ │ @ instruction: 0xf7fe00a0 │ │ │ │ - andls lr, r7, r4, lsl pc │ │ │ │ + andls lr, r7, ip, ror lr │ │ │ │ adceq r4, r0, r7, lsl #12 │ │ │ │ - svc 0x000ef7fe │ │ │ │ + mrc 7, 3, APSR_nzcv, cr6, cr14, {7} │ │ │ │ ldmib sp, {r3, ip, pc}^ │ │ │ │ - bcs e954 <__cxa_finalize@plt+0xd904> │ │ │ │ - blcs 31da4 <__cxa_finalize@plt+0x30d54> │ │ │ │ + bcs ea84 <__cxa_finalize@plt+0xda34> │ │ │ │ + blcs 31ed4 <__cxa_finalize@plt+0x30e84> │ │ │ │ sbchi pc, r4, r0 │ │ │ │ svclt 0x00182800 │ │ │ │ svclt 0x000c2f00 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ adcshi pc, ip, r0 │ │ │ │ - beq 13e808 <__cxa_finalize@plt+0x13d7b8> │ │ │ │ + beq 13e938 <__cxa_finalize@plt+0x13d8e8> │ │ │ │ @ instruction: 0x46174613 │ │ │ │ ssatmi r4, #15, r6, lsl #12 │ │ │ │ andls r4, r3, #170917888 @ 0xa300000 │ │ │ │ @ instruction: 0xf082e01f │ │ │ │ andls r0, r3, #268435456 @ 0x10000000 │ │ │ │ andcs r9, ip, r5, lsl #20 │ │ │ │ - blx 28592 <__cxa_finalize@plt+0x27542> │ │ │ │ - blx b196 <__cxa_finalize@plt+0xa146> │ │ │ │ + blx 286c2 <__cxa_finalize@plt+0x27672> │ │ │ │ + blx b2c6 <__cxa_finalize@plt+0xa276> │ │ │ │ ldm r9, {r0, r1, r2, sl, fp, ip} │ │ │ │ stm r4, {r0, r1, r2} │ │ │ │ - bls 1c21a4 <__cxa_finalize@plt+0x1c1154> │ │ │ │ + bls 1c22d4 <__cxa_finalize@plt+0x1c1284> │ │ │ │ eorpl pc, r6, r2, asr #16 │ │ │ │ ldm r9, {r0, r9, sl, ip, sp} │ │ │ │ stm ip, {r0, r1, r2} │ │ │ │ - bls 2021b4 <__cxa_finalize@plt+0x201164> │ │ │ │ + bls 2022e4 <__cxa_finalize@plt+0x201294> │ │ │ │ @ instruction: 0xf1093301 │ │ │ │ ldrbmi r0, [fp, #-2316] @ 0xfffff6f4 │ │ │ │ eorpl pc, r7, r2, asr #16 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0xf85ada1b │ │ │ │ ldrmi r5, [lr, #3844] @ 0xf04 │ │ │ │ ldrmi fp, [r8, #3864] @ 0xf18 │ │ │ │ sbcsle r9, r8, r3, lsl #20 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - bls 1623d0 <__cxa_finalize@plt+0x161380> │ │ │ │ + bls 162500 <__cxa_finalize@plt+0x1614b0> │ │ │ │ movwcc r2, #4364 @ 0x110c │ │ │ │ - blx 53736 <__cxa_finalize@plt+0x526e6> │ │ │ │ + blx 53866 <__cxa_finalize@plt+0x52816> │ │ │ │ ldm r9, {r1, r2, sl, fp, sp} │ │ │ │ @ instruction: 0xf1090007 │ │ │ │ stm ip, {r2, r3, r8, fp} │ │ │ │ - bls 1c21f4 <__cxa_finalize@plt+0x1c11a4> │ │ │ │ + bls 1c2324 <__cxa_finalize@plt+0x1c12d4> │ │ │ │ eorpl pc, r6, r2, asr #16 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ @ instruction: 0xf10bdbe3 │ │ │ │ ldmibne r3!, {r1, sl}^ │ │ │ │ cmnle lr, r3, lsr #5 │ │ │ │ ldrtmi r9, [r2], -r4, lsl #26 │ │ │ │ @ instruction: 0x901cf8dd │ │ │ │ @@ -1136,108 +1211,108 @@ │ │ │ │ strtmi r2, [fp], -ip, lsl #2 │ │ │ │ ldrtmi r9, [sl], -r8, lsl #26 │ │ │ │ tstpmi r6, r1, lsl #22 @ p-variant is OBSOLETE │ │ │ │ tstls r0, r6, lsl #24 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ mrc2 7, 2, pc, cr14, cr15, {7} │ │ │ │ @ instruction: 0xf7fe4640 │ │ │ │ - strtmi lr, [r0], -ip, lsr #28 │ │ │ │ - mcr 7, 1, pc, cr8, cr14, {7} @ │ │ │ │ + @ instruction: 0x4620ed94 │ │ │ │ + ldc 7, cr15, [r0, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf7fe4648 │ │ │ │ - strtmi lr, [r8], -r6, lsr #28 │ │ │ │ + strtmi lr, [r8], -lr, lsl #27 │ │ │ │ ldc 0, cr11, [sp], #44 @ 0x2c │ │ │ │ pop {r3, r8, r9, fp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ - svclt 0x0000be1b │ │ │ │ + svclt 0x0000bd83 │ │ │ │ mrrcvc 4, 7, ip, sl, cr2 │ │ │ │ svccc 0x00f0000a │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrdeq sp, [r1], -ip │ │ │ │ + andeq sp, r1, ip, lsr #29 │ │ │ │ @ instruction: 0xf47f1c6a │ │ │ │ @ instruction: 0xf85caf58 │ │ │ │ strcs r2, [r0, #-43] @ 0xffffffd5 │ │ │ │ ssatmi r6, #11, sl │ │ │ │ eorcs pc, r8, ip, asr r8 @ │ │ │ │ @ instruction: 0xf85c605a │ │ │ │ addsvs r2, sl, r1, lsr #32 │ │ │ │ andle r4, ip, r8, lsr #11 │ │ │ │ andvs pc, r5, #7168 @ 0x1c00 │ │ │ │ eorne pc, r5, ip, asr r8 @ │ │ │ │ stmdbvs sl, {r0, r1, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ eorne pc, sl, ip, asr #16 │ │ │ │ - beq 7e6b0 <__cxa_finalize@plt+0x7d660> │ │ │ │ + beq 7e7e0 <__cxa_finalize@plt+0x7d790> │ │ │ │ stm r9, {r0, r1, r2, r9, fp, lr, pc} │ │ │ │ strcc r0, [r1, #-7] │ │ │ │ - blle ffb52d28 <__cxa_finalize@plt+0xffb51cd8> │ │ │ │ + blle ffb52e58 <__cxa_finalize@plt+0xffb51e08> │ │ │ │ teqle sl, r6 @ │ │ │ │ @ instruction: 0xf1be330c │ │ │ │ andle r0, r1, r3, lsl #30 │ │ │ │ @ instruction: 0xe63f4674 │ │ │ │ movwls r4, #38627 @ 0x96e3 │ │ │ │ @ instruction: 0xf8db9a09 │ │ │ │ andsvs r3, r3, r0 │ │ │ │ ldrdcc pc, [r4], -fp │ │ │ │ @ instruction: 0xf8db6053 │ │ │ │ addsvs r3, r3, r8 │ │ │ │ ldc 0, cr11, [sp], #44 @ 0x2c │ │ │ │ pop {r3, r8, r9, fp, pc} │ │ │ │ - bls 1a6288 <__cxa_finalize@plt+0x1a5238> │ │ │ │ - blx 4a6fe <__cxa_finalize@plt+0x496ae> │ │ │ │ + bls 1a63b8 <__cxa_finalize@plt+0x1a5368> │ │ │ │ + blx 4a82e <__cxa_finalize@plt+0x497de> │ │ │ │ ldrb r2, [lr, -r7, lsl #24] │ │ │ │ eorcs r4, r2, #19456 @ 0x4c00 │ │ │ │ tstcs r1, r3, lsl r8 │ │ │ │ @ instruction: 0xf85a4478 │ │ │ │ ldmdavs fp, {r0, r1, ip, sp} │ │ │ │ - mcr 7, 1, pc, cr6, cr14, {7} @ │ │ │ │ + stc 7, cr15, [lr, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf7fe2001 │ │ │ │ - blmi 3fdd74 <__cxa_finalize@plt+0x3fcd24> │ │ │ │ + blmi 3fdc44 <__cxa_finalize@plt+0x3fcbf4> │ │ │ │ stmdbmi pc, {r0, r1, r3, r4, r7, r9, sp} @ │ │ │ │ ldrbtmi r4, [fp], #-2063 @ 0xfffff7f1 │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ - stc 7, cr15, [r6, #1016]! @ 0x3f8 │ │ │ │ + stc 7, cr15, [lr, #-1016] @ 0xfffffc08 │ │ │ │ andscs r4, lr, #13312 @ 0x3400 │ │ │ │ stmdami lr, {r0, r2, r3, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - blmi 33d988 <__cxa_finalize@plt+0x33c938> │ │ │ │ + blmi 33d858 <__cxa_finalize@plt+0x33c808> │ │ │ │ stmdbmi ip, {r3, r5, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2060 @ 0xfffff7f4 │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ - ldc 7, cr15, [r4, #1016] @ 0x3f8 │ │ │ │ + ldcl 7, cr15, [ip], #1016 @ 0x3f8 │ │ │ │ andeq r0, r0, ip, lsl r1 │ │ │ │ - andeq r2, r0, r8, asr r9 │ │ │ │ - strdeq r3, [r0], -r6 │ │ │ │ - andeq r2, r0, r0, lsl r9 │ │ │ │ - andeq r2, r0, lr, asr r9 │ │ │ │ - andeq r3, r0, r4, ror #11 │ │ │ │ - strdeq r2, [r0], -lr │ │ │ │ - andeq r2, r0, r4, lsl r9 │ │ │ │ - ldrdeq r3, [r0], -r2 │ │ │ │ - andeq r2, r0, ip, ror #17 │ │ │ │ - andeq r2, r0, sl, lsl #18 │ │ │ │ + andeq r2, r0, r8, lsr #16 │ │ │ │ + andeq r3, r0, r6, asr #9 │ │ │ │ + andeq r2, r0, r0, ror #15 │ │ │ │ + andeq r2, r0, lr, lsr #16 │ │ │ │ + @ instruction: 0x000034b4 │ │ │ │ + andeq r2, r0, lr, asr #15 │ │ │ │ + andeq r2, r0, r4, ror #15 │ │ │ │ + andeq r3, r0, r2, lsr #9 │ │ │ │ + @ instruction: 0x000027bc │ │ │ │ + ldrdeq r2, [r0], -sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 2bd80c <__cxa_finalize@plt+0x2bc7bc> │ │ │ │ + blhi 2bd93c <__cxa_finalize@plt+0x2bc8ec> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ - blmi fe42e578 <__cxa_finalize@plt+0xfe42d528> │ │ │ │ + blmi fe42e6a8 <__cxa_finalize@plt+0xfe42d658> │ │ │ │ ldrbtmi r2, [fp], #-2306 @ 0xfffff6fe │ │ │ │ vcgt.u8 d25, d0, d3 │ │ │ │ strmi r8, [sp], -lr, lsl #2 │ │ │ │ ldrmi r4, [r3], r6, lsl #12 │ │ │ │ - bgt 17dab8 <__cxa_finalize@plt+0x17ca68> │ │ │ │ - bgt 13d9bc <__cxa_finalize@plt+0x13c96c> │ │ │ │ + bgt 17dbe8 <__cxa_finalize@plt+0x17cb98> │ │ │ │ + bgt 13daec <__cxa_finalize@plt+0x13ca9c> │ │ │ │ ldcl 6, cr4, [r0, #16] │ │ │ │ @ instruction: 0xf101ba03 │ │ │ │ - ldc 8, cr0, [pc, #8] @ 2390 <__cxa_finalize@plt+0x1340> │ │ │ │ + ldc 8, cr0, [pc, #8] @ 24c0 <__cxa_finalize@plt+0x1470> │ │ │ │ strmi fp, [r1], r6, lsl #21 │ │ │ │ - beq be4cc <__cxa_finalize@plt+0xbd47c> │ │ │ │ + beq be5fc <__cxa_finalize@plt+0xbd5ac> │ │ │ │ strtmi r2, [r9], -ip, lsl #14 │ │ │ │ @ instruction: 0xf0024650 │ │ │ │ - blx 20127a <__cxa_finalize@plt+0x20022a> │ │ │ │ + blx 20114a <__cxa_finalize@plt+0x2000fa> │ │ │ │ ldcl 1, cr6, [r9, #4] │ │ │ │ vmov.f32 s12, #2 @ 0x40100000 2.250 │ │ │ │ vmov.f32 s13, s24 │ │ │ │ vldr s10, [r9, #432] @ 0x1b0 │ │ │ │ vldr s15, [r9] │ │ │ │ vmov.f32 s14, #1 @ 0x40080000 2.125 │ │ │ │ vsub.f32 s11, s12, s23 │ │ │ │ @@ -1259,368 +1334,368 @@ │ │ │ │ vnmla.f32 s11, s12, s9 │ │ │ │ vmul.f32 s10, s8, s14 │ │ │ │ vmla.f32 s12, s10, s8 │ │ │ │ vmla.f32 s12, s10, s10 │ │ │ │ @ instruction: 0xeef16aa5 │ │ │ │ vcmpe.f32 s9, #0.0 │ │ │ │ vsqrt.f32 s9, s0 │ │ │ │ - blle e00c54 <__cxa_finalize@plt+0xdffc04> │ │ │ │ - bvs fe9fdcb4 <__cxa_finalize@plt+0xfe9fcc64> │ │ │ │ - bvs 1fdc38 <__cxa_finalize@plt+0x1fcbe8> │ │ │ │ - bvs fe9bdc38 <__cxa_finalize@plt+0xfe9bcbe8> │ │ │ │ - bcc ff1bdfe8 <__cxa_finalize@plt+0xff1bcf98> │ │ │ │ - bcc 103dffc <__cxa_finalize@plt+0x103cfac> │ │ │ │ - blx 43dff0 <__cxa_finalize@plt+0x43cfa0> │ │ │ │ - bmi 103e004 <__cxa_finalize@plt+0x103cfb4> │ │ │ │ + blle e00d84 <__cxa_finalize@plt+0xdffd34> │ │ │ │ + bvs fe9fdde4 <__cxa_finalize@plt+0xfe9fcd94> │ │ │ │ + bvs 1fdd68 <__cxa_finalize@plt+0x1fcd18> │ │ │ │ + bvs fe9bdd68 <__cxa_finalize@plt+0xfe9bcd18> │ │ │ │ + bcc ff1be118 <__cxa_finalize@plt+0xff1bd0c8> │ │ │ │ + bcc 103e12c <__cxa_finalize@plt+0x103d0dc> │ │ │ │ + blx 43e120 <__cxa_finalize@plt+0x43d0d0> │ │ │ │ + bmi 103e134 <__cxa_finalize@plt+0x103d0e4> │ │ │ │ mcr 15, 6, fp, cr7, cr5, {0} │ │ │ │ @ instruction: 0xeef0aa23 │ │ │ │ @ instruction: 0xee879a4b │ │ │ │ @ instruction: 0xeeb0aaa3 │ │ │ │ svclt 0x000caa4b │ │ │ │ - bge 12fe008 <__cxa_finalize@plt+0x12fcfb8> │ │ │ │ - bls fe8fdf64 <__cxa_finalize@plt+0xfe8fcf14> │ │ │ │ - blx 43e014 <__cxa_finalize@plt+0x43cfc4> │ │ │ │ + bge 12fe138 <__cxa_finalize@plt+0x12fd0e8> │ │ │ │ + bls fe8fe094 <__cxa_finalize@plt+0xfe8fd044> │ │ │ │ + blx 43e144 <__cxa_finalize@plt+0x43d0f4> │ │ │ │ mcr 15, 4, fp, cr5, cr5, {0} │ │ │ │ @ instruction: 0xeeb06a24 │ │ │ │ @ instruction: 0xeec46a4b │ │ │ │ @ instruction: 0xeef03a24 │ │ │ │ svclt 0x000c3a4b │ │ │ │ - bpl 12fdf28 <__cxa_finalize@plt+0x12fced8> │ │ │ │ - bpl fe93de80 <__cxa_finalize@plt+0xfe93ce30> │ │ │ │ - bhi fe1bde08 <__cxa_finalize@plt+0xfe1bcdb8> │ │ │ │ - bhi 8fdd10 <__cxa_finalize@plt+0x8fccc0> │ │ │ │ - bls fe17dd14 <__cxa_finalize@plt+0xfe17ccc4> │ │ │ │ - bhi 17ddd8 <__cxa_finalize@plt+0x17cd88> │ │ │ │ - bhi fe1bdcdc <__cxa_finalize@plt+0xfe1bcc8c> │ │ │ │ - bls fe8fdcdc <__cxa_finalize@plt+0xfe8fcc8c> │ │ │ │ - beq 7e8b0 <__cxa_finalize@plt+0x7d860> │ │ │ │ + bpl 12fe058 <__cxa_finalize@plt+0x12fd008> │ │ │ │ + bpl fe93dfb0 <__cxa_finalize@plt+0xfe93cf60> │ │ │ │ + bhi fe1bdf38 <__cxa_finalize@plt+0xfe1bcee8> │ │ │ │ + bhi 8fde40 <__cxa_finalize@plt+0x8fcdf0> │ │ │ │ + bls fe17de44 <__cxa_finalize@plt+0xfe17cdf4> │ │ │ │ + bhi 17df08 <__cxa_finalize@plt+0x17ceb8> │ │ │ │ + bhi fe1bde0c <__cxa_finalize@plt+0xfe1bcdbc> │ │ │ │ + bls fe8fde0c <__cxa_finalize@plt+0xfe8fcdbc> │ │ │ │ + beq 7e9e0 <__cxa_finalize@plt+0x7d990> │ │ │ │ stmdbeq ip, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdle r4, [r0, r0] │ │ │ │ stmdaeq ip, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf005fb08 │ │ │ │ - ldcl 7, cr15, [ip, #-1016] @ 0xfffffc08 │ │ │ │ + stcl 7, cr15, [r4], {254} @ 0xfe │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ - blx 23662e <__cxa_finalize@plt+0x2355de> │ │ │ │ + blx 23675e <__cxa_finalize@plt+0x23570e> │ │ │ │ strmi r6, [r3], -r5, lsl #12 │ │ │ │ andcs r4, r0, #128, 12 @ 0x8000000 │ │ │ │ - bvc 7dc00 <__cxa_finalize@plt+0x7cbb0> │ │ │ │ + bvc 7dd30 <__cxa_finalize@plt+0x7cce0> │ │ │ │ ldc 3, cr3, [r4, #48] @ 0x30 │ │ │ │ strcc r6, [ip], #-2560 @ 0xfffff600 │ │ │ │ - bvs 7da0c <__cxa_finalize@plt+0x7c9bc> │ │ │ │ + bvs 7db3c <__cxa_finalize@plt+0x7caec> │ │ │ │ cdp 2, 2, cr4, cr10, cr6, {5} │ │ │ │ vmul.f32 s15, s16, s15 │ │ │ │ vmla.f32 s14, s21, s15 │ │ │ │ vmla.f32 s15, s19, s12 │ │ │ │ @ instruction: 0xf8437a06 │ │ │ │ cdp 12, 0, cr2, cr9, cr4, {0} │ │ │ │ vmla.f32 s15, s17, s13 │ │ │ │ vstr s14, [r3, #-152] @ 0xffffff68 │ │ │ │ vstr s15, [r3, #-12] │ │ │ │ mvnle r7, r2, lsl #20 │ │ │ │ - bhi bbdb64 <__cxa_finalize@plt+0xbbcb14> │ │ │ │ + bhi bbdc94 <__cxa_finalize@plt+0xbbcc44> │ │ │ │ strcs r2, [ip], #-1536 @ 0xfffffa00 │ │ │ │ strtmi r3, [r9], -r1, lsl #12 │ │ │ │ @ instruction: 0xf1084630 │ │ │ │ @ instruction: 0xf002080c │ │ │ │ - blx 14111a <__cxa_finalize@plt+0x1400ca> │ │ │ │ + blx 140fea <__cxa_finalize@plt+0x13ff9a> │ │ │ │ ldc 1, cr7, [r8, #-4] │ │ │ │ adcmi r6, lr, #12288 @ 0x3000 │ │ │ │ - bvc bda68 <__cxa_finalize@plt+0xbca18> │ │ │ │ - bvc 3db50 <__cxa_finalize@plt+0x3cb00> │ │ │ │ - bvs 7dc54 <__cxa_finalize@plt+0x7cc04> │ │ │ │ - bvc 11bddf0 <__cxa_finalize@plt+0x11bcda0> │ │ │ │ - bvc fe9bdef4 <__cxa_finalize@plt+0xfe9bcea4> │ │ │ │ - bhi 9fdd38 <__cxa_finalize@plt+0x9fcce8> │ │ │ │ + bvc bdb98 <__cxa_finalize@plt+0xbcb48> │ │ │ │ + bvc 3dc80 <__cxa_finalize@plt+0x3cc30> │ │ │ │ + bvs 7dd84 <__cxa_finalize@plt+0x7cd34> │ │ │ │ + bvc 11bdf20 <__cxa_finalize@plt+0x11bced0> │ │ │ │ + bvc fe9be024 <__cxa_finalize@plt+0xfe9bcfd4> │ │ │ │ + bhi 9fde68 <__cxa_finalize@plt+0x9fce18> │ │ │ │ adcseq sp, r0, r6, ror #3 │ │ │ │ - ldc 7, cr15, [r8, #-1016] @ 0xfffffc08 │ │ │ │ + stc 7, cr15, [r0], {254} @ 0xfe │ │ │ │ cmnlt r0, #4, 12 @ 0x400000 │ │ │ │ - bhi ff03e000 <__cxa_finalize@plt+0xff03cfb0> │ │ │ │ + bhi ff03e130 <__cxa_finalize@plt+0xff03d0e0> │ │ │ │ andcs r3, r0, #4, 16 @ 0x40000 │ │ │ │ - blx 43e0f8 <__cxa_finalize@plt+0x43d0a8> │ │ │ │ + blx 43e228 <__cxa_finalize@plt+0x43d1d8> │ │ │ │ movwcs fp, #8108 @ 0x1fac │ │ │ │ @ instruction: 0xf8402300 │ │ │ │ andcc r2, r1, #4, 30 │ │ │ │ @ instruction: 0xd1fa4295 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf8cd4638 │ │ │ │ @ instruction: 0xf7ffb000 │ │ │ │ ldrtmi pc, [r8], -r5, asr #25 @ │ │ │ │ - ldc 7, cr15, [r2], {254} @ 0xfe │ │ │ │ + bl ffec0680 <__cxa_finalize@plt+0xffebf630> │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ - blhi 2bd854 <__cxa_finalize@plt+0x2bc804> │ │ │ │ + blhi 2bd984 <__cxa_finalize@plt+0x2bc934> │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - stclt 7, cr15, [r8], {254} @ 0xfe │ │ │ │ - blmi 4145a8 <__cxa_finalize@plt+0x413558> │ │ │ │ + bllt ffc40690 <__cxa_finalize@plt+0xffc3f640> │ │ │ │ + blmi 4146d8 <__cxa_finalize@plt+0x413688> │ │ │ │ stcls 4, cr4, [r3], {120} @ 0x78 │ │ │ │ tstcs r1, r2, lsr #4 │ │ │ │ ldmdavs fp, {r0, r1, r5, r6, r7, fp, ip, lr} │ │ │ │ - ldcl 7, cr15, [sl], {254} @ 0xfe │ │ │ │ + mcrr 7, 15, pc, r2, cr14 @ │ │ │ │ @ instruction: 0xf7fe2001 │ │ │ │ - stmdami fp, {r1, r2, r4, r6, r8, sl, fp, sp, lr, pc} │ │ │ │ + stmdami fp, {r1, r2, r3, r4, r5, r7, sl, fp, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-2825 @ 0xfffff4f7 │ │ │ │ - blmi 2bc550 <__cxa_finalize@plt+0x2bb500> │ │ │ │ + blmi 2bc680 <__cxa_finalize@plt+0x2bb630> │ │ │ │ stmdbmi sl, {r3, r5, r7, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2058 @ 0xfffff7f6 │ │ │ │ tstcc r8, #2030043136 @ 0x79000000 │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - svclt 0x0000ec56 │ │ │ │ + svclt 0x0000ebbe │ │ │ │ andeq r0, r0, r0 │ │ │ │ - andeq sp, r1, lr, ror #22 │ │ │ │ - andeq r2, r0, r4, asr #13 │ │ │ │ + andeq sp, r1, lr, lsr sl │ │ │ │ + muleq r0, r4, r5 │ │ │ │ andeq r0, r0, ip, lsl r1 │ │ │ │ - andeq r2, r0, sl, lsr #13 │ │ │ │ - andeq r3, r0, r6, asr r3 │ │ │ │ - andeq r2, r0, r0, ror r6 │ │ │ │ - andeq r2, r0, r4, lsl #13 │ │ │ │ + andeq r2, r0, sl, ror r5 │ │ │ │ + andeq r3, r0, r6, lsr #4 │ │ │ │ + andeq r2, r0, r0, asr #10 │ │ │ │ + andeq r2, r0, r4, asr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ stc 12, cr5, [sp, #-512]! @ 0xfffffe00 │ │ │ │ - bl feb651d4 <__cxa_finalize@plt+0xfeb64184> │ │ │ │ + bl feb65304 <__cxa_finalize@plt+0xfeb642b4> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461f0fd8 │ │ │ │ @ instruction: 0xf8df6803 │ │ │ │ cdp 0, 11, cr14, cr0, cr8, {6} │ │ │ │ addlt r8, r3, r0, asr #20 │ │ │ │ ldrbtmi r4, [lr], #1548 @ 0x60c │ │ │ │ subsle r2, r6, r0, lsl #22 │ │ │ │ smlabbcs ip, r0, r8, r6 │ │ │ │ - beq afdc6c <__cxa_finalize@plt+0xafcc1c> │ │ │ │ + beq afdd9c <__cxa_finalize@plt+0xafcd4c> │ │ │ │ @ instruction: 0x0c03fb01 │ │ │ │ - bvc bdd38 <__cxa_finalize@plt+0xbcce8> │ │ │ │ + bvc bde68 <__cxa_finalize@plt+0xbce18> │ │ │ │ ldc 0, cr3, [r0, #-48] @ 0xffffffd0 │ │ │ │ vmul.f32 s15, s14, s6 │ │ │ │ vmla.f32 s15, s15, s15 │ │ │ │ vmov.f32 s14, #23 @ 0x40b80000 5.750 │ │ │ │ vcmpe.f32 s14, s15 │ │ │ │ vsqrt.f32 s15, s0 │ │ │ │ svclt 0x00c8fa10 │ │ │ │ - beq 11fe0d8 <__cxa_finalize@plt+0x11fd088> │ │ │ │ + beq 11fe208 <__cxa_finalize@plt+0x11fd1b8> │ │ │ │ mvnle r4, r4, lsl #11 │ │ │ │ andls r4, r1, #540672 @ 0x84000 │ │ │ │ - beq 3dc58 <__cxa_finalize@plt+0x3cc08> │ │ │ │ + beq 3dd88 <__cxa_finalize@plt+0x3cd38> │ │ │ │ andpl pc, r1, lr, asr r8 @ │ │ │ │ @ instruction: 0xf7fe6828 │ │ │ │ - strmi lr, [r6], -r2, ror #25 │ │ │ │ + strmi lr, [r6], -sl, asr #24 │ │ │ │ @ instruction: 0xf7fe6828 │ │ │ │ - bls 7d980 <__cxa_finalize@plt+0x7c930> │ │ │ │ + bls 7d850 <__cxa_finalize@plt+0x7c800> │ │ │ │ svclt 0x00182c00 │ │ │ │ ldc 6, cr4, [sp, #128] @ 0x80 │ │ │ │ - bcs 4e44 <__cxa_finalize@plt+0x3df4> │ │ │ │ + bcs 4f74 <__cxa_finalize@plt+0x3f24> │ │ │ │ sadd16mi fp, r1, r4 │ │ │ │ ldmiblt r7, {r0, r4, r5, r9, sl, lr} │ │ │ │ - bne fe43de6c <__cxa_finalize@plt+0xfe43ce1c> │ │ │ │ - beq 43de70 <__cxa_finalize@plt+0x43ce20> │ │ │ │ - bvc ff9fe238 <__cxa_finalize@plt+0xff9fd1e8> │ │ │ │ - bvc ff1fe13c <__cxa_finalize@plt+0xff1fd0ec> │ │ │ │ - bvc fe23dffc <__cxa_finalize@plt+0xfe23cfac> │ │ │ │ - bvs 9fe180 <__cxa_finalize@plt+0x9fd130> │ │ │ │ - bvs ff03e238 <__cxa_finalize@plt+0xff03d1e8> │ │ │ │ - blx 43e230 <__cxa_finalize@plt+0x43d1e0> │ │ │ │ + bne fe43df9c <__cxa_finalize@plt+0xfe43cf4c> │ │ │ │ + beq 43dfa0 <__cxa_finalize@plt+0x43cf50> │ │ │ │ + bvc ff9fe368 <__cxa_finalize@plt+0xff9fd318> │ │ │ │ + bvc ff1fe26c <__cxa_finalize@plt+0xff1fd21c> │ │ │ │ + bvc fe23e12c <__cxa_finalize@plt+0xfe23d0dc> │ │ │ │ + bvs 9fe2b0 <__cxa_finalize@plt+0x9fd260> │ │ │ │ + bvs ff03e368 <__cxa_finalize@plt+0xff03d318> │ │ │ │ + blx 43e360 <__cxa_finalize@plt+0x43d310> │ │ │ │ vmov.f64 d13, #10 @ 0x40500000 3.250 │ │ │ │ vrintx.f32 s1, s13 │ │ │ │ andlt r0, r3, r0, lsl #20 │ │ │ │ - blhi bd970 <__cxa_finalize@plt+0xbc920> │ │ │ │ + blhi bdaa0 <__cxa_finalize@plt+0xbca50> │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - stcllt 0, cr15, [r0], {1} │ │ │ │ - beq 9be188 <__cxa_finalize@plt+0x9bd138> │ │ │ │ + stclt 0, cr15, [r8], #-4 │ │ │ │ + beq 9be2b8 <__cxa_finalize@plt+0x9bd268> │ │ │ │ ldc 0, cr11, [sp], #12 │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ @ instruction: 0xf00140f0 │ │ │ │ - ldc 12, cr11, [pc, #732] @ 2974 <__cxa_finalize@plt+0x1924> │ │ │ │ + ldc 12, cr11, [pc, #124] @ 2844 <__cxa_finalize@plt+0x17f4> │ │ │ │ ldr r0, [pc, r1, lsl #20]! │ │ │ │ andeq r0, r0, r0 │ │ │ │ - strdeq sp, [r1], -r2 │ │ │ │ + andeq sp, r1, r2, asr #15 │ │ │ │ andeq r0, r0, r0, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl feb598b0 <__cxa_finalize@plt+0xfeb58860> │ │ │ │ + bl feb599e0 <__cxa_finalize@plt+0xfeb58990> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46010ff8 │ │ │ │ ldrbtmi r4, [r8], #-2116 @ 0xfffff7bc │ │ │ │ - ldc 7, cr15, [sl], {254} @ 0xfe │ │ │ │ + bl fe0c07e8 <__cxa_finalize@plt+0xfe0bf798> │ │ │ │ stmdbmi r4, {r0, r1, r6, r9, fp, lr}^ │ │ │ │ ldrbtmi r4, [sl], #-2116 @ 0xfffff7bc │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ - ldc 7, cr15, [r2], {254} @ 0xfe │ │ │ │ + bl 1ec07f8 <__cxa_finalize@plt+0x1ebf7a8> │ │ │ │ @ instruction: 0xf7fe200a │ │ │ │ - stmdami r1, {r4, r7, r8, r9, fp, sp, lr, pc}^ │ │ │ │ + stmdami r1, {r3, r4, r5, r6, r7, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - stmdami r0, {r5, r6, sl, fp, sp, lr, pc}^ │ │ │ │ + stmdami r0, {r3, r6, r7, r8, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - ldmdami pc!, {r2, r3, r4, r6, sl, fp, sp, lr, pc} @ │ │ │ │ + ldmdami pc!, {r2, r6, r7, r8, r9, fp, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - ldmdami lr!, {r3, r4, r6, sl, fp, sp, lr, pc} │ │ │ │ + ldmdami lr!, {r6, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - ldmdami sp!, {r2, r4, r6, sl, fp, sp, lr, pc} │ │ │ │ + ldmdami sp!, {r2, r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - ldmdami ip!, {r4, r6, sl, fp, sp, lr, pc} │ │ │ │ + ldmdami ip!, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - ldmdami fp!, {r2, r3, r6, sl, fp, sp, lr, pc} │ │ │ │ + ldmdami fp!, {r2, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - ldmdami sl!, {r3, r6, sl, fp, sp, lr, pc} │ │ │ │ + ldmdami sl!, {r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - ldmdami r9!, {r2, r6, sl, fp, sp, lr, pc} │ │ │ │ + ldmdami r9!, {r2, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - ldmdami r8!, {r6, sl, fp, sp, lr, pc} │ │ │ │ + ldmdami r8!, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - ldmdami r7!, {r2, r3, r4, r5, sl, fp, sp, lr, pc} │ │ │ │ + ldmdami r7!, {r2, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - ldmdami r6!, {r3, r4, r5, sl, fp, sp, lr, pc} │ │ │ │ + ldmdami r6!, {r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - ldmdami r5!, {r2, r4, r5, sl, fp, sp, lr, pc} │ │ │ │ + ldmdami r5!, {r2, r3, r4, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - ldmdami r4!, {r4, r5, sl, fp, sp, lr, pc} │ │ │ │ + ldmdami r4!, {r3, r4, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - ldmdami r3!, {r2, r3, r5, sl, fp, sp, lr, pc} │ │ │ │ + ldmdami r3!, {r2, r4, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - ldmdami r2!, {r3, r5, sl, fp, sp, lr, pc} │ │ │ │ + ldmdami r2!, {r4, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - ldmdami r1!, {r2, r5, sl, fp, sp, lr, pc} │ │ │ │ + ldmdami r1!, {r2, r3, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - andcs lr, sl, r0, lsr #24 │ │ │ │ - bl 124075c <__cxa_finalize@plt+0x123f70c> │ │ │ │ + andcs lr, sl, r8, lsl #23 │ │ │ │ + b fec4088c <__cxa_finalize@plt+0xfec3f83c> │ │ │ │ ldrbtmi r4, [r8], #-2094 @ 0xfffff7d2 │ │ │ │ - ldc 7, cr15, [r8], {254} @ 0xfe │ │ │ │ + bl fe040894 <__cxa_finalize@plt+0xfe03f844> │ │ │ │ ldrbtmi r4, [r8], #-2093 @ 0xfffff7d3 │ │ │ │ - ldc 7, cr15, [r4], {254} @ 0xfe │ │ │ │ + bl 1f4089c <__cxa_finalize@plt+0x1f3f84c> │ │ │ │ @ instruction: 0xf7fe200a │ │ │ │ - stmdami fp!, {r1, r2, r3, r4, r5, r8, r9, fp, sp, lr, pc} │ │ │ │ + stmdami fp!, {r1, r2, r5, r7, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - stmdami sl!, {r1, r2, r3, sl, fp, sp, lr, pc} │ │ │ │ + stmdami sl!, {r1, r2, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - andcs lr, sl, sl, lsl #24 │ │ │ │ - bl cc0788 <__cxa_finalize@plt+0xcbf738> │ │ │ │ + andcs lr, sl, r2, ror fp │ │ │ │ + b fe6c08b8 <__cxa_finalize@plt+0xfe6bf868> │ │ │ │ ldrbtmi r4, [r8], #-2087 @ 0xfffff7d9 │ │ │ │ - stc 7, cr15, [r2], {254} @ 0xfe │ │ │ │ + bl 1ac08c0 <__cxa_finalize@plt+0x1abf870> │ │ │ │ ldrbtmi r4, [r8], #-2086 @ 0xfffff7da │ │ │ │ - bl fffc0798 <__cxa_finalize@plt+0xfffbf748> │ │ │ │ + bl 19c08c8 <__cxa_finalize@plt+0x19bf878> │ │ │ │ ldrbtmi r4, [r8], #-2085 @ 0xfffff7db │ │ │ │ - bl ffec07a0 <__cxa_finalize@plt+0xffebf750> │ │ │ │ + bl 18c08d0 <__cxa_finalize@plt+0x18bf880> │ │ │ │ ldrbtmi r4, [r8], #-2084 @ 0xfffff7dc │ │ │ │ - bl ffdc07a8 <__cxa_finalize@plt+0xffdbf758> │ │ │ │ + bl 17c08d8 <__cxa_finalize@plt+0x17bf888> │ │ │ │ @ instruction: 0xf7fe200a │ │ │ │ - stmdami r2!, {r5, r8, r9, fp, sp, lr, pc} │ │ │ │ + stmdami r2!, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4478 │ │ │ │ - strdcs lr, [sl], -r0 │ │ │ │ - bl 6407bc <__cxa_finalize@plt+0x63f76c> │ │ │ │ + andcs lr, sl, r8, asr fp │ │ │ │ + b fe0408ec <__cxa_finalize@plt+0xfe03f89c> │ │ │ │ @ instruction: 0xf7fe2001 │ │ │ │ - svclt 0x0000ec32 │ │ │ │ - andeq r2, r0, lr, lsr #11 │ │ │ │ - andeq r2, r0, r6, asr #11 │ │ │ │ - strdeq r2, [r0], -r4 │ │ │ │ - andeq r2, r0, r2, lsl #12 │ │ │ │ - andeq r2, r0, r0, lsl #12 │ │ │ │ - andeq r2, r0, r8, lsr #12 │ │ │ │ - andeq r2, r0, r0, asr r6 │ │ │ │ - andeq r2, r0, r8, lsl #13 │ │ │ │ - andeq r2, r0, r8, lsr #13 │ │ │ │ - andeq r2, r0, ip, ror #13 │ │ │ │ - andeq r2, r0, r4, lsl #14 │ │ │ │ - andeq r2, r0, r8, asr #14 │ │ │ │ - andeq r2, r0, r4, ror #14 │ │ │ │ - andeq r2, r0, ip, lsr #15 │ │ │ │ + svclt 0x0000eb9a │ │ │ │ + andeq r2, r0, lr, ror r4 │ │ │ │ + muleq r0, r6, r4 │ │ │ │ + andeq r2, r0, r4, asr #9 │ │ │ │ + ldrdeq r2, [r0], -r2 @ │ │ │ │ + ldrdeq r2, [r0], -r0 │ │ │ │ + strdeq r2, [r0], -r8 │ │ │ │ + andeq r2, r0, r0, lsr #10 │ │ │ │ + andeq r2, r0, r8, asr r5 │ │ │ │ + andeq r2, r0, r8, ror r5 │ │ │ │ + @ instruction: 0x000025bc │ │ │ │ ldrdeq r2, [r0], -r4 │ │ │ │ - andeq r2, r0, r0, lsl r8 │ │ │ │ - andeq r2, r0, r4, asr #16 │ │ │ │ - andeq r2, r0, r8, ror #16 │ │ │ │ - muleq r0, r0, r8 │ │ │ │ - andeq r2, r0, r0, lsr #17 │ │ │ │ - @ instruction: 0x000028bc │ │ │ │ - andeq r2, r0, r6, ror #17 │ │ │ │ - andeq r2, r0, sl, lsl #18 │ │ │ │ - andeq r2, r0, r4, asr #18 │ │ │ │ - andeq r2, r0, r8, lsl #19 │ │ │ │ - @ instruction: 0x000029b2 │ │ │ │ + andeq r2, r0, r8, lsl r6 │ │ │ │ + andeq r2, r0, r4, lsr r6 │ │ │ │ + andeq r2, r0, ip, ror r6 │ │ │ │ + andeq r2, r0, r4, lsr #13 │ │ │ │ + andeq r2, r0, r0, ror #13 │ │ │ │ + andeq r2, r0, r4, lsl r7 │ │ │ │ + andeq r2, r0, r8, lsr r7 │ │ │ │ + andeq r2, r0, r0, ror #14 │ │ │ │ + andeq r2, r0, r0, ror r7 │ │ │ │ + andeq r2, r0, ip, lsl #15 │ │ │ │ + @ instruction: 0x000027b6 │ │ │ │ ldrdeq r2, [r0], -sl │ │ │ │ - andeq r2, r0, r6, lsl #20 │ │ │ │ - andeq r2, r0, r2, lsr sl │ │ │ │ - andeq r2, r0, r4, asr sl │ │ │ │ + andeq r2, r0, r4, lsl r8 │ │ │ │ + andeq r2, r0, r8, asr r8 │ │ │ │ + andeq r2, r0, r2, lsl #17 │ │ │ │ + andeq r2, r0, sl, lsr #17 │ │ │ │ + ldrdeq r2, [r0], -r6 │ │ │ │ + andeq r2, r0, r2, lsl #18 │ │ │ │ + andeq r2, r0, r4, lsr #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 43dd04 <__cxa_finalize@plt+0x43ccb4> │ │ │ │ + blhi 43de34 <__cxa_finalize@plt+0x43cde4> │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 10, cr15, cr0, cr12, {6} │ │ │ │ - bcs 2eb58 <__cxa_finalize@plt+0x2db08> │ │ │ │ + bcs 2ec88 <__cxa_finalize@plt+0x2dc38> │ │ │ │ ldrmi r4, [ip], -r8, lsl #13 │ │ │ │ - bvc bbdee0 <__cxa_finalize@plt+0xbbce90> │ │ │ │ - bpl 3e360 <__cxa_finalize@plt+0x3d310> │ │ │ │ + bvc bbe010 <__cxa_finalize@plt+0xbbcfc0> │ │ │ │ + bpl 3e490 <__cxa_finalize@plt+0x3d440> │ │ │ │ cdp 2, 15, cr9, cr7, cr12, {0} │ │ │ │ stmiavs sl, {r9, fp, sp, lr}^ │ │ │ │ - bpl 23e44c <__cxa_finalize@plt+0x23d3fc> │ │ │ │ + bpl 23e57c <__cxa_finalize@plt+0x23d52c> │ │ │ │ msrne SPSR_, sp @ │ │ │ │ mrc 15, 5, fp, cr0, cr8, {0} │ │ │ │ tstls sp, r5, asr #20 │ │ │ │ mrc 15, 7, fp, cr0, cr8, {0} │ │ │ │ stmdbmi r8!, {r0, r2, r5, r6, r9, fp, sp, lr} │ │ │ │ - blmi a274c4 <__cxa_finalize@plt+0xa26474> │ │ │ │ - ldcl 4, cr4, [pc, #484] @ 2a74 <__cxa_finalize@plt+0x1a24> │ │ │ │ - vldr s14, [pc, #144] @ 2924 <__cxa_finalize@plt+0x18d4> │ │ │ │ + blmi a275f4 <__cxa_finalize@plt+0xa265a4> │ │ │ │ + ldcl 4, cr4, [pc, #484] @ 2ba4 <__cxa_finalize@plt+0x1b54> │ │ │ │ + vldr s14, [pc, #144] @ 2a54 <__cxa_finalize@plt+0x1a04> │ │ │ │ stmiapl fp, {r2, r5, r9, fp, sp, lr}^ │ │ │ │ mrc 15, 7, fp, cr0, cr8, {0} │ │ │ │ ldmdavs fp, {r1, r2, r6, r9, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f933d │ │ │ │ - bcs 34a8 <__cxa_finalize@plt+0x2458> │ │ │ │ + bcs 35d8 <__cxa_finalize@plt+0x2588> │ │ │ │ subshi pc, r6, #0 │ │ │ │ - bvs 3e3ac <__cxa_finalize@plt+0x3d35c> │ │ │ │ - bhi 183e374 <__cxa_finalize@plt+0x183d324> │ │ │ │ - blx fe9fe2d0 <__cxa_finalize@plt+0xfe9fd280> │ │ │ │ - bls 107e37c <__cxa_finalize@plt+0x107d32c> │ │ │ │ - blx 9fe3dc <__cxa_finalize@plt+0x9fd38c> │ │ │ │ + bvs 3e4dc <__cxa_finalize@plt+0x3d48c> │ │ │ │ + bhi 183e4a4 <__cxa_finalize@plt+0x183d454> │ │ │ │ + blx fe9fe400 <__cxa_finalize@plt+0xfe9fd3b0> │ │ │ │ + bls 107e4ac <__cxa_finalize@plt+0x107d45c> │ │ │ │ + blx 9fe50c <__cxa_finalize@plt+0x9fd4bc> │ │ │ │ pkhbtmi sl, r2, r2, lsl #18 │ │ │ │ mcr 8, 6, sl, cr6, cr3, {0} │ │ │ │ strcs r7, [r0, -r7, lsr #20] │ │ │ │ @ instruction: 0xf10dae29 │ │ │ │ @ instruction: 0xad2309b0 │ │ │ │ - bvc 3fe00c <__cxa_finalize@plt+0x3fcfbc> │ │ │ │ - bl 7c08d4 <__cxa_finalize@plt+0x7bf884> │ │ │ │ + bvc 3fe13c <__cxa_finalize@plt+0x3fd0ec> │ │ │ │ + b fe1c0a04 <__cxa_finalize@plt+0xfe1bf9b4> │ │ │ │ cdp 6, 11, cr4, cr7, cr0, {1} │ │ │ │ @ instruction: 0xf7fe9ac9 │ │ │ │ - vabs.f32 s28, s9 │ │ │ │ + vmov.f32 s28, s24 │ │ │ │ strmi r0, [r3], r8, asr #20 │ │ │ │ @ instruction: 0xf7fe9010 │ │ │ │ - vabs.f32 s29, s9 │ │ │ │ + vmov.f32 s29, s24 │ │ │ │ vneg.f32 s22, s0 │ │ │ │ @ instruction: 0xf10b0a48 │ │ │ │ @ instruction: 0xf7fe3bff │ │ │ │ - vldr d30, [sp, #384] @ 0x180 │ │ │ │ + vldr s29, [sp, #800] @ 0x320 │ │ │ │ @ instruction: 0xeeb0ca12 │ │ │ │ vldr s22, [sp, #256] @ 0x100 │ │ │ │ @ instruction: 0xac26ca13 │ │ │ │ - blhi 3e3ec <__cxa_finalize@plt+0x3d39c> │ │ │ │ + blhi 3e51c <__cxa_finalize@plt+0x3d4cc> │ │ │ │ sublt pc, r4, sp, asr #17 │ │ │ │ svclt 0x0000e0e6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svccc 0x00b504f3 │ │ │ │ svccc 0x00ac5345 │ │ │ │ - andeq sp, r1, r8, asr #12 │ │ │ │ + andeq sp, r1, r8, lsl r5 │ │ │ │ andeq r0, r0, r4, lsl r1 │ │ │ │ teqls ip, #20, 20 @ 0x14000 │ │ │ │ vmov.u16 sl, d0[2] │ │ │ │ @ instruction: 0xf10d2b46 │ │ │ │ @ instruction: 0xf10d0ed8 │ │ │ │ - bgt 1c5cd4 <__cxa_finalize@plt+0x1c4c84> │ │ │ │ + bgt 1c5e04 <__cxa_finalize@plt+0x1c4db4> │ │ │ │ andeq lr, r7, r3, lsl #17 │ │ │ │ vldr s20, [sp, #92] @ 0x5c │ │ │ │ vldr s6, [sp, #208] @ 0xd0 │ │ │ │ vldr s8, [sp, #212] @ 0xd4 │ │ │ │ @ instruction: 0xeeb75a33 │ │ │ │ vcvt.f64.f32 d3, s6 │ │ │ │ vcvt.f64.f32 d4, s8 │ │ │ │ - bgt 1d9478 <__cxa_finalize@plt+0x1d8428> │ │ │ │ - blcc 23e1f4 <__cxa_finalize@plt+0x23d1a4> │ │ │ │ - blmi 23e1fc <__cxa_finalize@plt+0x23d1ac> │ │ │ │ + bgt 1d95a8 <__cxa_finalize@plt+0x1d8558> │ │ │ │ + blcc 23e324 <__cxa_finalize@plt+0x23d2d4> │ │ │ │ + blmi 23e32c <__cxa_finalize@plt+0x23d2dc> │ │ │ │ andeq lr, r7, lr, lsl #17 │ │ │ │ - blpl 23e208 <__cxa_finalize@plt+0x23d1b8> │ │ │ │ + blpl 23e338 <__cxa_finalize@plt+0x23d2e8> │ │ │ │ @ instruction: 0xee03aa1a │ │ │ │ vmov.f64 d2, d9 │ │ │ │ vmls.f64 d3, d4, d8 │ │ │ │ vmov.f64 d3, #9 @ 0x40480000 3.125 │ │ │ │ vmls.f64 d4, d5, d7 │ │ │ │ vldr d4, [sp, #36] @ 0x24 │ │ │ │ - bgt 1d9268 <__cxa_finalize@plt+0x1d8218> │ │ │ │ + bgt 1d9398 <__cxa_finalize@plt+0x1d8348> │ │ │ │ andeq lr, r7, ip, lsl #17 │ │ │ │ - bpl ff17e474 <__cxa_finalize@plt+0xff17d424> │ │ │ │ + bpl ff17e5a4 <__cxa_finalize@plt+0xff17d554> │ │ │ │ mrc 6, 5, r4, cr7, cr8, {0} │ │ │ │ vcvt.f32.f64 s4, d2 │ │ │ │ vnmul.f64 d3, d21, d3 │ │ │ │ vmov.f64 d5, #120 @ 0x3fc00000 1.5 │ │ │ │ vstr d4, [sp, #784] @ 0x310 │ │ │ │ @ instruction: 0xeeb02a34 │ │ │ │ vstr d2, [sp, #280] @ 0x118 │ │ │ │ @@ -1658,83 +1733,83 @@ │ │ │ │ vmov.f64 d7, #121 @ 0x3fc80000 1.5625000 │ │ │ │ vcvt.f32.f64 s12, d6 │ │ │ │ vcvt.f32.f64 s6, d3 │ │ │ │ vstr d7, [sp, #796] @ 0x31c │ │ │ │ vstr s12, [sp, #232] @ 0xe8 │ │ │ │ vstr s6, [sp, #236] @ 0xec │ │ │ │ @ instruction: 0xf0017a39 │ │ │ │ - vldr s31, [sp, #580] @ 0x244 │ │ │ │ + @ instruction: 0xedddf9f9 │ │ │ │ vstr s14, [sp, #60] @ 0x3c │ │ │ │ vstr s1, [sp, #116] @ 0x74 │ │ │ │ @ instruction: 0xee200a1e │ │ │ │ vstr s14, [sp, #924] @ 0x39c │ │ │ │ @ instruction: 0xee001a1f │ │ │ │ vmls.f32 s14, s2, s30 │ │ │ │ vmov.f32 s14, s31 │ │ │ │ vldr d0, [sp, #288] @ 0x120 │ │ │ │ @ instruction: 0xeeb7aa11 │ │ │ │ vmls.f32 s14, s15, s14 │ │ │ │ vmov.f64 d16, #136 @ 0xc0400000 -3.0 │ │ │ │ vcvt.f64.f32 d7, s20 │ │ │ │ vnmul.f64 d0, d16, d0 │ │ │ │ @ instruction: 0xf7fe0a27 │ │ │ │ - @ instruction: 0xeefde980 │ │ │ │ + cdp 8, 15, cr14, cr13, cr8, {7} │ │ │ │ vnmla.f32 s14, s21, s0 │ │ │ │ ldmdbls r0, {r4, r9, fp, sp} │ │ │ │ - bcc fe43e2f4 <__cxa_finalize@plt+0xfe43d2a4> │ │ │ │ + bcc fe43e424 <__cxa_finalize@plt+0xfe43d3d4> │ │ │ │ mvnvc lr, #143360 @ 0x23000 │ │ │ │ svclt 0x00c84299 │ │ │ │ - blls 39430c <__cxa_finalize@plt+0x3932bc> │ │ │ │ - bls 359d14 <__cxa_finalize@plt+0x358cc4> │ │ │ │ + blls 39443c <__cxa_finalize@plt+0x3933ec> │ │ │ │ + bls 359e44 <__cxa_finalize@plt+0x358df4> │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf8d88152 │ │ │ │ ldrbmi r2, [sl], #-20 @ 0xffffffec │ │ │ │ @ instruction: 0x46ce68d2 │ │ │ │ andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ movwls r2, #29441 @ 0x7301 │ │ │ │ strcc r4, [r1, -ip, ror #13] │ │ │ │ @ instruction: 0x000fe8be │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ muleq r7, lr, r8 │ │ │ │ andeq lr, r7, ip, lsl #17 │ │ │ │ ldm r6, {r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf001000e │ │ │ │ - @ instruction: 0xf8d8fb3d │ │ │ │ + @ instruction: 0xf8d8faa5 │ │ │ │ adcsmi r3, fp, #12 │ │ │ │ teqphi r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x2014f8d8 │ │ │ │ - blne 1fd42c <__cxa_finalize@plt+0x1fc3dc> │ │ │ │ + blne 1fd55c <__cxa_finalize@plt+0x1fc50c> │ │ │ │ ldrdcc pc, [r8], -r8 │ │ │ │ stceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ tsteq fp, r2, lsl #22 │ │ │ │ @ instruction: 0xf85246e6 │ │ │ │ ldmib r1, {r0, r1, r3, sp}^ │ │ │ │ - blx 302f0e <__cxa_finalize@plt+0x301ebe> │ │ │ │ - blx 30f316 <__cxa_finalize@plt+0x30e2c6> │ │ │ │ - blx 391b12 <__cxa_finalize@plt+0x390ac2> │ │ │ │ + blx 30303e <__cxa_finalize@plt+0x301fee> │ │ │ │ + blx 30f446 <__cxa_finalize@plt+0x30e3f6> │ │ │ │ + blx 391c42 <__cxa_finalize@plt+0x390bf2> │ │ │ │ @ instruction: 0xf10d3301 │ │ │ │ - bgt 1c6458 <__cxa_finalize@plt+0x1c5408> │ │ │ │ + bgt 1c6588 <__cxa_finalize@plt+0x1c5538> │ │ │ │ andeq lr, r7, lr, lsl #17 │ │ │ │ muleq r7, ip, r8 │ │ │ │ mrrceq 1, 0, pc, ip, cr13 @ │ │ │ │ andeq lr, r7, ip, lsl #17 │ │ │ │ muleq r7, r3, r8 │ │ │ │ stm r3, {r1, r3, r4, r8, r9, fp, sp, pc} │ │ │ │ movwcs r0, #7 │ │ │ │ muleq r7, lr, r8 │ │ │ │ stm r6, {r1, r4, r5, r8, r9, ip, pc} │ │ │ │ ldm ip, {r0, r1, r2} │ │ │ │ stm r9, {r0, r1, r2} │ │ │ │ ldcl 0, cr0, [sp, #28] │ │ │ │ vldr s15, [sp, #172] @ 0xac │ │ │ │ - bge 69d3f4 <__cxa_finalize@plt+0x69c3a4> │ │ │ │ + bge 69d524 <__cxa_finalize@plt+0x69c4d4> │ │ │ │ ldceq 1, cr15, [ip], #52 @ 0x34 │ │ │ │ - bvc 9fe408 <__cxa_finalize@plt+0x9fd3b8> │ │ │ │ - bvc fe9fe50c <__cxa_finalize@plt+0xfe9fd4bc> │ │ │ │ - bvc 9be490 <__cxa_finalize@plt+0x9bd440> │ │ │ │ + bvc 9fe538 <__cxa_finalize@plt+0x9fd4e8> │ │ │ │ + bvc fe9fe63c <__cxa_finalize@plt+0xfe9fd5ec> │ │ │ │ + bvc 9be5c0 <__cxa_finalize@plt+0x9bd570> │ │ │ │ stm ip, {r0, r1, r2, r9, fp, lr, pc} │ │ │ │ cdp 0, 1, cr0, cr12, cr7, {0} │ │ │ │ ldm r6, {r1, r2, r5, r7, r9, fp, ip, sp, lr} │ │ │ │ stm r5, {r0, r1, r2} │ │ │ │ stcl 0, cr0, [sp, #28] │ │ │ │ vmul.f32 s14, s22, s11 │ │ │ │ vmul.f32 s10, s22, s15 │ │ │ │ @@ -1783,472 +1858,472 @@ │ │ │ │ vmla.f32 s14, s22, s4 │ │ │ │ vnmls.f32 s20, s22, s13 │ │ │ │ vnmls.f32 s10, s23, s13 │ │ │ │ vmla.f32 s3, s23, s15 │ │ │ │ @ instruction: 0xeeb71a27 │ │ │ │ vldr s14, [sl, #796] @ 0x31c │ │ │ │ stm ip, {r0, r1, r9, fp, sp, lr} │ │ │ │ - bls 302c60 <__cxa_finalize@plt+0x301c10> │ │ │ │ - blvc 23e4e4 <__cxa_finalize@plt+0x23d494> │ │ │ │ - bvs ff1be728 <__cxa_finalize@plt+0xff1bd6d8> │ │ │ │ - bpl ff17e72c <__cxa_finalize@plt+0xff17d6dc> │ │ │ │ - blle 11fe714 <__cxa_finalize@plt+0x11fd6c4> │ │ │ │ - bl 11fe718 <__cxa_finalize@plt+0x11fd6c8> │ │ │ │ - blle 27e468 <__cxa_finalize@plt+0x27d418> │ │ │ │ - bl 27e470 <__cxa_finalize@plt+0x27d420> │ │ │ │ - bcc ff07e740 <__cxa_finalize@plt+0xff07d6f0> │ │ │ │ - bmi ff2be744 <__cxa_finalize@plt+0xff2bd6f4> │ │ │ │ - bge ff87e748 <__cxa_finalize@plt+0xff87d6f8> │ │ │ │ - blne 11fe730 <__cxa_finalize@plt+0x11fd6e0> │ │ │ │ - blne 27e47c <__cxa_finalize@plt+0x27d42c> │ │ │ │ - blvs 23e510 <__cxa_finalize@plt+0x23d4c0> │ │ │ │ - blpl 23e510 <__cxa_finalize@plt+0x23d4c0> │ │ │ │ - blcc 23e50c <__cxa_finalize@plt+0x23d4bc> │ │ │ │ - blge 23e52c <__cxa_finalize@plt+0x23d4dc> │ │ │ │ - blcs 11be748 <__cxa_finalize@plt+0x11bd6f8> │ │ │ │ - blle ff37e768 <__cxa_finalize@plt+0xff37d718> │ │ │ │ - bl ff3be76c <__cxa_finalize@plt+0xff3bd71c> │ │ │ │ - blcs 127e4a0 <__cxa_finalize@plt+0x127d450> │ │ │ │ - blne 2be2cc <__cxa_finalize@plt+0x2bd27c> │ │ │ │ - blne 23e52c <__cxa_finalize@plt+0x23d4dc> │ │ │ │ - blmi 11be760 <__cxa_finalize@plt+0x11bd710> │ │ │ │ - blcc 2be318 <__cxa_finalize@plt+0x2bd2c8> │ │ │ │ - blmi 127e4bc <__cxa_finalize@plt+0x127d46c> │ │ │ │ - blpl 123e76c <__cxa_finalize@plt+0x123d71c> │ │ │ │ - ble a7e2e4 <__cxa_finalize@plt+0xa7d294> │ │ │ │ - blpl 27e4b8 <__cxa_finalize@plt+0x27d468> │ │ │ │ - blcc ff0fe894 <__cxa_finalize@plt+0xff0fd844> │ │ │ │ - b b3e2f0 <__cxa_finalize@plt+0xb3d2a0> │ │ │ │ - blne 10be780 <__cxa_finalize@plt+0x10bd730> │ │ │ │ - blcs 123e784 <__cxa_finalize@plt+0x123d734> │ │ │ │ - bcc bfe3fc <__cxa_finalize@plt+0xbfd3ac> │ │ │ │ - blcc 123e78c <__cxa_finalize@plt+0x123d73c> │ │ │ │ - blcs 27e4f8 <__cxa_finalize@plt+0x27d4a8> │ │ │ │ - blmi ff13e7b0 <__cxa_finalize@plt+0xff13d760> │ │ │ │ - blne ff07e7b4 <__cxa_finalize@plt+0xff07d764> │ │ │ │ - blpl ff17e7b8 <__cxa_finalize@plt+0xff17d768> │ │ │ │ - bpl c3e454 <__cxa_finalize@plt+0xc3d404> │ │ │ │ - bmi abe318 <__cxa_finalize@plt+0xabd2c8> │ │ │ │ - blmi 11be7a8 <__cxa_finalize@plt+0x11bd758> │ │ │ │ - beq fe97e558 <__cxa_finalize@plt+0xfe97d508> │ │ │ │ - bne b7e324 <__cxa_finalize@plt+0xb7d2d4> │ │ │ │ - bpl afe328 <__cxa_finalize@plt+0xafd2d8> │ │ │ │ - bpl 183e7b8 <__cxa_finalize@plt+0x183d768> │ │ │ │ - bpl 97e528 <__cxa_finalize@plt+0x97d4d8> │ │ │ │ - blcs ff0be7dc <__cxa_finalize@plt+0xff0bd78c> │ │ │ │ - bcs bbe338 <__cxa_finalize@plt+0xbbd2e8> │ │ │ │ - beq ff03e7e4 <__cxa_finalize@plt+0xff03d794> │ │ │ │ - bpl ff17e7e8 <__cxa_finalize@plt+0xff17d798> │ │ │ │ - bleq 23e590 <__cxa_finalize@plt+0x23d540> │ │ │ │ - blpl 23e5a8 <__cxa_finalize@plt+0x23d558> │ │ │ │ - blmi 127e518 <__cxa_finalize@plt+0x127d4c8> │ │ │ │ - blcc 27e530 <__cxa_finalize@plt+0x27d4e0> │ │ │ │ - blmi ff13e7fc <__cxa_finalize@plt+0xff13d7ac> │ │ │ │ - blcc ff0fe800 <__cxa_finalize@plt+0xff0fd7b0> │ │ │ │ - bmi c3e35c <__cxa_finalize@plt+0xc3d30c> │ │ │ │ - bcc c7e360 <__cxa_finalize@plt+0xc7d310> │ │ │ │ + bls 302d90 <__cxa_finalize@plt+0x301d40> │ │ │ │ + blvc 23e614 <__cxa_finalize@plt+0x23d5c4> │ │ │ │ + bvs ff1be858 <__cxa_finalize@plt+0xff1bd808> │ │ │ │ + bpl ff17e85c <__cxa_finalize@plt+0xff17d80c> │ │ │ │ + blle 11fe844 <__cxa_finalize@plt+0x11fd7f4> │ │ │ │ + bl 11fe848 <__cxa_finalize@plt+0x11fd7f8> │ │ │ │ + blle 27e598 <__cxa_finalize@plt+0x27d548> │ │ │ │ + bl 27e5a0 <__cxa_finalize@plt+0x27d550> │ │ │ │ + bcc ff07e870 <__cxa_finalize@plt+0xff07d820> │ │ │ │ + bmi ff2be874 <__cxa_finalize@plt+0xff2bd824> │ │ │ │ + bge ff87e878 <__cxa_finalize@plt+0xff87d828> │ │ │ │ + blne 11fe860 <__cxa_finalize@plt+0x11fd810> │ │ │ │ + blne 27e5ac <__cxa_finalize@plt+0x27d55c> │ │ │ │ + blvs 23e640 <__cxa_finalize@plt+0x23d5f0> │ │ │ │ + blpl 23e640 <__cxa_finalize@plt+0x23d5f0> │ │ │ │ + blcc 23e63c <__cxa_finalize@plt+0x23d5ec> │ │ │ │ + blge 23e65c <__cxa_finalize@plt+0x23d60c> │ │ │ │ + blcs 11be878 <__cxa_finalize@plt+0x11bd828> │ │ │ │ + blle ff37e898 <__cxa_finalize@plt+0xff37d848> │ │ │ │ + bl ff3be89c <__cxa_finalize@plt+0xff3bd84c> │ │ │ │ + blcs 127e5d0 <__cxa_finalize@plt+0x127d580> │ │ │ │ + blne 2be3fc <__cxa_finalize@plt+0x2bd3ac> │ │ │ │ + blne 23e65c <__cxa_finalize@plt+0x23d60c> │ │ │ │ + blmi 11be890 <__cxa_finalize@plt+0x11bd840> │ │ │ │ + blcc 2be448 <__cxa_finalize@plt+0x2bd3f8> │ │ │ │ + blmi 127e5ec <__cxa_finalize@plt+0x127d59c> │ │ │ │ + blpl 123e89c <__cxa_finalize@plt+0x123d84c> │ │ │ │ + ble a7e414 <__cxa_finalize@plt+0xa7d3c4> │ │ │ │ + blpl 27e5e8 <__cxa_finalize@plt+0x27d598> │ │ │ │ + blcc ff0fe9c4 <__cxa_finalize@plt+0xff0fd974> │ │ │ │ + b b3e420 <__cxa_finalize@plt+0xb3d3d0> │ │ │ │ + blne 10be8b0 <__cxa_finalize@plt+0x10bd860> │ │ │ │ + blcs 123e8b4 <__cxa_finalize@plt+0x123d864> │ │ │ │ + bcc bfe52c <__cxa_finalize@plt+0xbfd4dc> │ │ │ │ + blcc 123e8bc <__cxa_finalize@plt+0x123d86c> │ │ │ │ + blcs 27e628 <__cxa_finalize@plt+0x27d5d8> │ │ │ │ + blmi ff13e8e0 <__cxa_finalize@plt+0xff13d890> │ │ │ │ + blne ff07e8e4 <__cxa_finalize@plt+0xff07d894> │ │ │ │ + blpl ff17e8e8 <__cxa_finalize@plt+0xff17d898> │ │ │ │ + bpl c3e584 <__cxa_finalize@plt+0xc3d534> │ │ │ │ + bmi abe448 <__cxa_finalize@plt+0xabd3f8> │ │ │ │ + blmi 11be8d8 <__cxa_finalize@plt+0x11bd888> │ │ │ │ + beq fe97e688 <__cxa_finalize@plt+0xfe97d638> │ │ │ │ + bne b7e454 <__cxa_finalize@plt+0xb7d404> │ │ │ │ + bpl afe458 <__cxa_finalize@plt+0xafd408> │ │ │ │ + bpl 183e8e8 <__cxa_finalize@plt+0x183d898> │ │ │ │ + bpl 97e658 <__cxa_finalize@plt+0x97d608> │ │ │ │ + blcs ff0be90c <__cxa_finalize@plt+0xff0bd8bc> │ │ │ │ + bcs bbe468 <__cxa_finalize@plt+0xbbd418> │ │ │ │ + beq ff03e914 <__cxa_finalize@plt+0xff03d8c4> │ │ │ │ + bpl ff17e918 <__cxa_finalize@plt+0xff17d8c8> │ │ │ │ + bleq 23e6c0 <__cxa_finalize@plt+0x23d670> │ │ │ │ + blpl 23e6d8 <__cxa_finalize@plt+0x23d688> │ │ │ │ + blmi 127e648 <__cxa_finalize@plt+0x127d5f8> │ │ │ │ + blcc 27e660 <__cxa_finalize@plt+0x27d610> │ │ │ │ + blmi ff13e92c <__cxa_finalize@plt+0xff13d8dc> │ │ │ │ + blcc ff0fe930 <__cxa_finalize@plt+0xff0fd8e0> │ │ │ │ + bmi c3e48c <__cxa_finalize@plt+0xc3d43c> │ │ │ │ + bcc c7e490 <__cxa_finalize@plt+0xc7d440> │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0x4630adff │ │ │ │ - @ instruction: 0xf91cf001 │ │ │ │ - bvc 3fe4b0 <__cxa_finalize@plt+0x3fd460> │ │ │ │ - beq 83e374 <__cxa_finalize@plt+0x83d324> │ │ │ │ - beq 87e478 <__cxa_finalize@plt+0x87d428> │ │ │ │ - bvc ff9fe5c8 <__cxa_finalize@plt+0xff9fd578> │ │ │ │ - bne 8be380 <__cxa_finalize@plt+0x8bd330> │ │ │ │ - bvc 13fe550 <__cxa_finalize@plt+0x13fd500> │ │ │ │ + @ instruction: 0xf884f001 │ │ │ │ + bvc 3fe5e0 <__cxa_finalize@plt+0x3fd590> │ │ │ │ + beq 83e4a4 <__cxa_finalize@plt+0x83d454> │ │ │ │ + beq 87e5a8 <__cxa_finalize@plt+0x87d558> │ │ │ │ + bvc ff9fe6f8 <__cxa_finalize@plt+0xff9fd6a8> │ │ │ │ + bne 8be4b0 <__cxa_finalize@plt+0x8bd460> │ │ │ │ + bvc 13fe680 <__cxa_finalize@plt+0x13fd630> │ │ │ │ @ instruction: 0xf04fe689 │ │ │ │ @ instruction: 0xe6ae32ff │ │ │ │ - blmi 25557c <__cxa_finalize@plt+0x25452c> │ │ │ │ + blmi 2556ac <__cxa_finalize@plt+0x25465c> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls f5cdcc <__cxa_finalize@plt+0xf5bd7c> │ │ │ │ + blls f5cefc <__cxa_finalize@plt+0xf5beac> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_abt │ │ │ │ ldc 0, cr11, [sp], #252 @ 0xfc │ │ │ │ pop {r4, r8, r9, fp, pc} │ │ │ │ @ instruction: 0xf7fe8ff0 │ │ │ │ - svclt 0x0000e8fa │ │ │ │ - andeq sp, r1, r8, ror r1 │ │ │ │ + svclt 0x0000e862 │ │ │ │ + andeq sp, r1, r8, asr #32 │ │ │ │ andeq r0, r0, r4, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl feb59f8c <__cxa_finalize@plt+0xfeb58f3c> │ │ │ │ + bl feb5a0bc <__cxa_finalize@plt+0xfeb5906c> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 546d14 <__cxa_finalize@plt+0x545cc4> │ │ │ │ - blmi 56efb4 <__cxa_finalize@plt+0x56df64> │ │ │ │ + bmi 546e44 <__cxa_finalize@plt+0x545df4> │ │ │ │ + blmi 56f0e4 <__cxa_finalize@plt+0x56e094> │ │ │ │ ldrbtmi r2, [sl], #-256 @ 0xffffff00 │ │ │ │ ldmpl r3, {r3, r5, r6, r9, sl, lr}^ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmda ip!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svc 0x00a4f7fd │ │ │ │ vadd.i8 d25, d4, d0 │ │ │ │ vqdmlal.s q9, d0, d0[0] │ │ │ │ - bls 839f4 <__cxa_finalize@plt+0x829a4> │ │ │ │ + bls 83b24 <__cxa_finalize@plt+0x82ad4> │ │ │ │ smlatbeq r3, r0, fp, pc @ │ │ │ │ - bls 48fc0 <__cxa_finalize@plt+0x47f70> │ │ │ │ + bls 490f0 <__cxa_finalize@plt+0x480a0> │ │ │ │ tstpne r2, r3, lsl #22 @ p-variant is OBSOLETE │ │ │ │ - bmi 2a99d4 <__cxa_finalize@plt+0x2a8984> │ │ │ │ + bmi 2a9b04 <__cxa_finalize@plt+0x2a8ab4> │ │ │ │ tsteq r3, r1, asr #22 │ │ │ │ ldrbtmi r4, [sl], #-2823 @ 0xfffff4f9 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r1, lsl #2 │ │ │ │ @ instruction: 0xf7febd00 │ │ │ │ - svclt 0x0000e8c4 │ │ │ │ - andeq sp, r1, sl, lsr r1 │ │ │ │ + svclt 0x0000e82c │ │ │ │ + andeq sp, r1, sl │ │ │ │ andeq r0, r0, r4, lsl r1 │ │ │ │ - andeq sp, r1, r6, lsl #2 │ │ │ │ + ldrdeq ip, [r1], -r6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl feb59ffc <__cxa_finalize@plt+0xfeb58fac> │ │ │ │ + bl feb5a12c <__cxa_finalize@plt+0xfeb590dc> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ movwcs r4, #1548 @ 0x60c │ │ │ │ strtmi r2, [r0], -lr, lsr #2 │ │ │ │ @ instruction: 0x712b602b │ │ │ │ - ldmda r4, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svc 0x007cf7fd │ │ │ │ svclt 0x00184284 │ │ │ │ andle r2, lr, r0, lsl #16 │ │ │ │ stccc 6, cr4, [r1, #-16] │ │ │ │ @ instruction: 0xf8141d07 │ │ │ │ cmplt r6, r1, lsl #30 │ │ │ │ - ldmda r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svc 0x00c0f7fd │ │ │ │ adcsmi r6, ip, #196608 @ 0x30000 │ │ │ │ eorcc pc, r6, r3, asr r8 @ │ │ │ │ svccc 0x0001f805 │ │ │ │ ldcllt 1, cr13, [r8, #972]! @ 0x3cc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl feb5a044 <__cxa_finalize@plt+0xfeb58ff4> │ │ │ │ + bl feb5a174 <__cxa_finalize@plt+0xfeb59124> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs r0, {r2, r9, sl, lr} │ │ │ │ strmi fp, [r3], -fp, ror #3 │ │ │ │ ldmdavc sl, {r5, r7, r8, ip, sp, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf811b17a │ │ │ │ movwcc lr, #4108 @ 0x100c │ │ │ │ @ instruction: 0xd1f64596 │ │ │ │ andeq pc, r1, #12, 2 │ │ │ │ and pc, r2, r1, lsl r8 @ │ │ │ │ svceq 0x0000f1be │ │ │ │ ldrmi sp, [r4], r5 │ │ │ │ - bcs 20ee4 <__cxa_finalize@plt+0x1fe94> │ │ │ │ + bcs 21014 <__cxa_finalize@plt+0x1ffc4> │ │ │ │ eorvs sp, r2, pc, ror #3 │ │ │ │ - b 1bf22c4 <__cxa_finalize@plt+0x1bf1274> │ │ │ │ + b 1bf23f4 <__cxa_finalize@plt+0x1bf13a4> │ │ │ │ @ instruction: 0xf8030c0c │ │ │ │ eorvs lr, r3, ip │ │ │ │ - blmi 1322d0 <__cxa_finalize@plt+0x131280> │ │ │ │ + blmi 132400 <__cxa_finalize@plt+0x1313b0> │ │ │ │ stmdbmi r4, {r0, r3, r4, r5, r6, r7, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2052 @ 0xfffff7fc │ │ │ │ ldrbtmi r4, [r8], #-1145 @ 0xfffffb87 │ │ │ │ - svc 0x00d4f7fd │ │ │ │ - andeq r2, r0, sl, ror sl │ │ │ │ - andeq r2, r0, r4, lsr r7 │ │ │ │ - andeq r2, r0, lr, lsr r7 │ │ │ │ + svc 0x003cf7fd │ │ │ │ + andeq r2, r0, sl, asr #18 │ │ │ │ + andeq r2, r0, r4, lsl #12 │ │ │ │ + andeq r2, r0, lr, lsl #12 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl feb5a0b4 <__cxa_finalize@plt+0xfeb59064> │ │ │ │ + bl feb5a1e4 <__cxa_finalize@plt+0xfeb59194> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 686e5c <__cxa_finalize@plt+0x685e0c> │ │ │ │ + blmi 686f8c <__cxa_finalize@plt+0x685f3c> │ │ │ │ strcs r2, [r1, #-36] @ 0xffffffdc │ │ │ │ @ instruction: 0x461f447b │ │ │ │ - stmda r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svc 0x00aef7fd │ │ │ │ andscs r4, r0, r4, lsl #12 │ │ │ │ - @ instruction: 0xf7fe6125 │ │ │ │ - cmnvs r0, r2, asr #16 │ │ │ │ + @ instruction: 0xf7fd6125 │ │ │ │ + cmnvs r0, sl, lsr #31 │ │ │ │ @ instruction: 0x2600b190 │ │ │ │ rscvs r2, r6, ip │ │ │ │ - @ instruction: 0xf7fe6065 │ │ │ │ - adcvs lr, r0, sl, lsr r8 │ │ │ │ + @ instruction: 0xf7fd6065 │ │ │ │ + adcvs lr, r0, r2, lsr #31 │ │ │ │ vst4. {d27,d29,d31,d33}, [pc :64], r0 │ │ │ │ eorvs r7, r6, r6, lsl #1 │ │ │ │ - @ instruction: 0xf7fe61e5 │ │ │ │ - eorvs lr, r0, #3276800 @ 0x320000 │ │ │ │ + @ instruction: 0xf7fd61e5 │ │ │ │ + eorvs lr, r0, #616 @ 0x268 │ │ │ │ @ instruction: 0x4620b170 │ │ │ │ ldcllt 1, cr6, [r8, #664]! @ 0x298 │ │ │ │ - blmi 2d4f28 <__cxa_finalize@plt+0x2d3ed8> │ │ │ │ + blmi 2d5058 <__cxa_finalize@plt+0x2d4008> │ │ │ │ ldmpl fp!, {r3, r4, r5, r6, sl, lr}^ │ │ │ │ strtmi r2, [r9], -r2, lsr #4 │ │ │ │ - @ instruction: 0xf7fe681b │ │ │ │ - @ instruction: 0x4628e812 │ │ │ │ - stm ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blmi 154f30 <__cxa_finalize@plt+0x153ee0> │ │ │ │ + @ instruction: 0xf7fd681b │ │ │ │ + qsub16mi lr, r8, sl │ │ │ │ + svc 0x00f4f7fd │ │ │ │ + blmi 155060 <__cxa_finalize@plt+0x154010> │ │ │ │ @ instruction: 0xe7f24478 │ │ │ │ - blmi d4f34 <__cxa_finalize@plt+0xd3ee4> │ │ │ │ + blmi d5064 <__cxa_finalize@plt+0xd4014> │ │ │ │ @ instruction: 0xe7ee4478 │ │ │ │ - andeq sp, r1, r4, lsl r0 │ │ │ │ - andeq r1, r0, r0, lsr sp │ │ │ │ + andeq ip, r1, r4, ror #29 │ │ │ │ + andeq r1, r0, r0, lsl #24 │ │ │ │ andeq r0, r0, ip, lsl r1 │ │ │ │ - andeq r1, r0, r8, lsl sp │ │ │ │ - andeq r1, r0, r0, lsl sp │ │ │ │ + andeq r1, r0, r8, ror #23 │ │ │ │ + andeq r1, r0, r0, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl feb5a140 <__cxa_finalize@plt+0xfeb590f0> │ │ │ │ + bl feb5a270 <__cxa_finalize@plt+0xfeb59220> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldmib r0, {r1, r3, r4, r8, r9, fp, lr}^ │ │ │ │ strmi r2, [r4], -r0, lsl #2 │ │ │ │ stmvs r0, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stc 2, cr4, [sp, #552] @ 0x228 │ │ │ │ vstr s1, [sp, #4] │ │ │ │ vstr s0, [sp, #8] │ │ │ │ andle r1, sp, r3, lsl #20 │ │ │ │ @ instruction: 0xf102230c │ │ │ │ - blx c5f72 <__cxa_finalize@plt+0xc4f22> │ │ │ │ - bge 103b78 <__cxa_finalize@plt+0x102b28> │ │ │ │ + blx c60a2 <__cxa_finalize@plt+0xc5052> │ │ │ │ + bge 103ca8 <__cxa_finalize@plt+0x102c58> │ │ │ │ andeq lr, r7, r2, lsl r9 │ │ │ │ andeq lr, r7, r3, lsl #17 │ │ │ │ andgt pc, r0, r4, asr #17 │ │ │ │ ldclt 0, cr11, [r0, #-16] │ │ │ │ rsbvs r0, r1, r1, asr r0 │ │ │ │ movwls r2, #280 @ 0x118 │ │ │ │ @ instruction: 0xf101fb02 │ │ │ │ - ldmda r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svc 0x009ef7fd │ │ │ │ adcvs r9, r0, r0, lsl #22 │ │ │ │ stmdavs r2!, {r3, r8, ip, sp, pc} │ │ │ │ stcmi 7, cr14, [r7], {228} @ 0xe4 │ │ │ │ stmdami r7, {r1, r5, r9, sp} │ │ │ │ ldrbtmi r2, [r8], #-257 @ 0xfffffeff │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r8, fp, ip, lr} │ │ │ │ - svc 0x00c2f7fd │ │ │ │ - @ instruction: 0xf7fe2001 │ │ │ │ - svclt 0x0000e83e │ │ │ │ - andeq ip, r1, r4, lsl #31 │ │ │ │ + svc 0x002af7fd │ │ │ │ + @ instruction: 0xf7fd2001 │ │ │ │ + svclt 0x0000efa6 │ │ │ │ + andeq ip, r1, r4, asr lr │ │ │ │ andeq r0, r0, ip, lsl r1 │ │ │ │ - andeq r1, r0, lr, lsl #25 │ │ │ │ + andeq r1, r0, lr, asr fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl feb5a1c8 <__cxa_finalize@plt+0xfeb59178> │ │ │ │ + bl feb5a2f8 <__cxa_finalize@plt+0xfeb592a8> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r0, ror #31 │ │ │ │ @ instruction: 0x460e481c │ │ │ │ ldrbtmi fp, [r8], #-131 @ 0xffffff7d │ │ │ │ stmiavs r1!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ ldrdpl lr, [r4], -r4 │ │ │ │ andsle r4, r3, r9, lsr #5 │ │ │ │ subpl r0, r6, r9, lsl #2 │ │ │ │ - bl 1d370 <__cxa_finalize@plt+0x1c320> │ │ │ │ + bl 1d4a0 <__cxa_finalize@plt+0x1c450> │ │ │ │ subvs r1, sl, r1, lsl #2 │ │ │ │ - bl 1d37c <__cxa_finalize@plt+0x1c32c> │ │ │ │ + bl 1d4ac <__cxa_finalize@plt+0x1c45c> │ │ │ │ addsvs r1, r3, r2, lsl #4 │ │ │ │ - bl 1d388 <__cxa_finalize@plt+0x1c338> │ │ │ │ - blls 20700c <__cxa_finalize@plt+0x205fbc> │ │ │ │ + bl 1d4b8 <__cxa_finalize@plt+0x1c468> │ │ │ │ + blls 20713c <__cxa_finalize@plt+0x2060ec> │ │ │ │ stmiavs r3!, {r0, r1, r6, r7, sp, lr}^ │ │ │ │ rscvs r3, r3, r1, lsl #6 │ │ │ │ ldcllt 0, cr11, [r0, #12]! │ │ │ │ mcrreq 10, 4, lr, r1, cr15 │ │ │ │ @ instruction: 0xf8c40149 │ │ │ │ stmib sp, {r4, lr, pc}^ │ │ │ │ @ instruction: 0xf7fd2300 │ │ │ │ - strdvs lr, [r0, #-240]! @ 0xffffff10 │ │ │ │ + cmnvs r0, r8, asr pc │ │ │ │ stmiavs r1!, {r3, r4, r8, ip, sp, pc}^ │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ - blmi 1fcf9c <__cxa_finalize@plt+0x1fbf4c> │ │ │ │ + blmi 1fd0cc <__cxa_finalize@plt+0x1fc07c> │ │ │ │ stmdami r7, {r1, r5, r9, sp} │ │ │ │ ldrbtmi r2, [r8], #-257 @ 0xfffffeff │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, r7, fp, ip, lr} │ │ │ │ - svc 0x007af7fd │ │ │ │ + mcr 7, 7, pc, cr2, cr13, {7} @ │ │ │ │ @ instruction: 0xf7fd2001 │ │ │ │ - svclt 0x0000eff6 │ │ │ │ - strdeq ip, [r1], -lr │ │ │ │ + svclt 0x0000ef5e │ │ │ │ + andeq ip, r1, lr, asr #27 │ │ │ │ andeq r0, r0, ip, lsl r1 │ │ │ │ - strdeq r1, [r0], -lr │ │ │ │ + andeq r1, r0, lr, asr #21 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf8df68c3 │ │ │ │ ldrbtmi fp, [fp], #84 @ 0x54 │ │ │ │ @ instruction: 0xf8dfb1c3 │ │ │ │ @ instruction: 0xf04fa050 │ │ │ │ stmdbvs r1, {fp}^ │ │ │ │ ldrbtmi r4, [sl], #1542 @ 0x606 │ │ │ │ - b 13d4b80 <__cxa_finalize@plt+0x13d3b30> │ │ │ │ + b 13d4cb0 <__cxa_finalize@plt+0x13d3c60> │ │ │ │ strcs r1, [r0], #-1800 @ 0xfffff8f8 │ │ │ │ ldmdavs r3!, {r0, r2, r5, r7} │ │ │ │ ldmibpl r2, {r1, r3, r6, r8, fp, ip}^ │ │ │ │ andle r4, r9, #-1610612727 @ 0xa0000009 │ │ │ │ stccs 4, cr3, [r3], {1} │ │ │ │ ldmvs r3!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ stmiale lr!, {r0, r1, r6, r8, sl, lr}^ │ │ │ │ svchi 0x00f8e8bd │ │ │ │ ldrbmi r4, [r1], -r7, lsl #22 │ │ │ │ andcc pc, r3, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7fd6818 │ │ │ │ - ldmdbvs r1!, {r1, r2, r3, r6, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmdbvs r1!, {r1, r2, r4, r5, r7, r9, sl, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf845440d │ │ │ │ strb r9, [r9, r7]! │ │ │ │ - andeq ip, r1, lr, ror #28 │ │ │ │ - andeq r2, r0, r2, ror r5 │ │ │ │ + andeq ip, r1, lr, lsr sp │ │ │ │ + andeq r2, r0, r2, asr #8 │ │ │ │ andeq r0, r0, ip, lsl r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl feb5a2cc <__cxa_finalize@plt+0xfeb5927c> │ │ │ │ + bl feb5a3fc <__cxa_finalize@plt+0xfeb593ac> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 647074 <__cxa_finalize@plt+0x646024> │ │ │ │ - blmi 66f2e0 <__cxa_finalize@plt+0x66e290> │ │ │ │ + bmi 6471a4 <__cxa_finalize@plt+0x646154> │ │ │ │ + blmi 66f410 <__cxa_finalize@plt+0x66e3c0> │ │ │ │ ldrbtmi r4, [sl], #-1540 @ 0xfffff9fc │ │ │ │ @ instruction: 0x460e4d18 │ │ │ │ ldmpl r3, {r0, r2, r3, r4, r5, r6, sl, lr}^ │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdavc r2, {r0, sp, lr, pc} │ │ │ │ strtmi fp, [r9], -sl, lsl #19 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ stmdacs r0, {r0, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bmi 4778dc <__cxa_finalize@plt+0x47688c> │ │ │ │ + bmi 477a0c <__cxa_finalize@plt+0x4769bc> │ │ │ │ ldrbtmi r4, [sl], #-2830 @ 0xfffff4f2 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r2, r0, lsl r1 │ │ │ │ stmdbmi ip, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ strbtmi r9, [r8], -r0 │ │ │ │ @ instruction: 0xf7ff4479 │ │ │ │ smlabbcs r0, sp, lr, pc @ │ │ │ │ - mcr 7, 3, pc, cr0, cr13, {7} @ │ │ │ │ - bleq ff03ec08 <__cxa_finalize@plt+0xff03dbb8> │ │ │ │ + stcl 7, cr15, [r8, #1012] @ 0x3f4 │ │ │ │ + bleq ff03ed38 <__cxa_finalize@plt+0xff03dce8> │ │ │ │ stc 0, cr2, [r6, #4] │ │ │ │ strb r0, [r4, r0, lsl #20]! │ │ │ │ - svc 0x001af7fd │ │ │ │ - strdeq ip, [r1], -sl │ │ │ │ + mcr 7, 4, pc, cr2, cr13, {7} @ │ │ │ │ + andeq ip, r1, sl, asr #25 │ │ │ │ andeq r0, r0, r4, lsl r1 │ │ │ │ - andeq r2, r0, r8, lsr #10 │ │ │ │ - ldrdeq ip, [r1], -r2 │ │ │ │ - strdeq r2, [r0], -r0 │ │ │ │ + strdeq r2, [r0], -r8 │ │ │ │ + andeq ip, r1, r2, lsr #25 │ │ │ │ + andeq r2, r0, r0, asr #7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl feb5a354 <__cxa_finalize@plt+0xfeb59304> │ │ │ │ + bl feb5a484 <__cxa_finalize@plt+0xfeb59434> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmibvs r7, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ - bvs 16f77c <__cxa_finalize@plt+0x16e72c> │ │ │ │ + bvs 16f8ac <__cxa_finalize@plt+0x16e85c> │ │ │ │ strcs r4, [r0], #-1550 @ 0xfffff9f2 │ │ │ │ strcc lr, [r1], #-4 │ │ │ │ strvc pc, [r6, #1285] @ 0x505 │ │ │ │ @ instruction: 0xd00742bc │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - svc 0x0054f7fd │ │ │ │ + mrc 7, 5, APSR_nzcv, cr12, cr13, {7} │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 3184 <__cxa_finalize@plt+0x2134> @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 32b4 <__cxa_finalize@plt+0x2264> @ │ │ │ │ ldcllt 6, cr4, [r8, #128]! @ 0x80 │ │ │ │ cmnlt fp, r3, asr #17 │ │ │ │ andcs r6, r0, #1097728 @ 0x10c000 │ │ │ │ andcc fp, r1, #16, 8 @ 0x10000000 │ │ │ │ strne lr, [r1], #-2515 @ 0xfffff62d │ │ │ │ smlabtmi r1, r3, r9, lr │ │ │ │ stmiavs r1, {r4, r8, r9, ip, sp}^ │ │ │ │ ldmle r6!, {r0, r4, r7, r9, lr}^ │ │ │ │ @ instruction: 0x4770bc10 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl feb5a3b4 <__cxa_finalize@plt+0xfeb59364> │ │ │ │ + bl feb5a4e4 <__cxa_finalize@plt+0xfeb59494> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r0, ror #31 │ │ │ │ stmdavs r1, {r1, r2, r7, ip, sp, pc} │ │ │ │ - @ instruction: 0xf0006880 │ │ │ │ - stmdavs r1!, {r0, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fe6880 │ │ │ │ + stmdavs r1!, {r0, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stc 8, cr6, [sp, #640] @ 0x280 │ │ │ │ vstr s1, [sp] │ │ │ │ vstr s0, [sp, #4] │ │ │ │ biclt r1, r1, r2, lsl #20 │ │ │ │ strmi r2, [r3], -ip, lsl #4 │ │ │ │ andeq pc, r1, #2048 @ 0x800 │ │ │ │ - bvs 3e930 <__cxa_finalize@plt+0x3d8e0> │ │ │ │ + bvs 3ea60 <__cxa_finalize@plt+0x3da10> │ │ │ │ ldc 3, cr3, [r3, #-48] @ 0xffffffd0 │ │ │ │ vldr s15, [r3, #-8] │ │ │ │ addsmi r7, r3, #4096 @ 0x1000 │ │ │ │ - bvs ff03ebcc <__cxa_finalize@plt+0xff03db7c> │ │ │ │ - bvc 183ead4 <__cxa_finalize@plt+0x183da84> │ │ │ │ - bvc ff07ebd8 <__cxa_finalize@plt+0xff07db88> │ │ │ │ - bvs fe70c <__cxa_finalize@plt+0xfd6bc> │ │ │ │ - bvc be610 <__cxa_finalize@plt+0xbd5c0> │ │ │ │ - bvc 7e714 <__cxa_finalize@plt+0x7d6c4> │ │ │ │ - ldc 1, cr13, [pc, #936] @ 35b4 <__cxa_finalize@plt+0x2564> │ │ │ │ + bvs ff03ecfc <__cxa_finalize@plt+0xff03dcac> │ │ │ │ + bvc 183ec04 <__cxa_finalize@plt+0x183dbb4> │ │ │ │ + bvc ff07ed08 <__cxa_finalize@plt+0xff07dcb8> │ │ │ │ + bvs fe83c <__cxa_finalize@plt+0xfd7ec> │ │ │ │ + bvc be740 <__cxa_finalize@plt+0xbd6f0> │ │ │ │ + bvc 7e844 <__cxa_finalize@plt+0x7d7f4> │ │ │ │ + ldc 1, cr13, [pc, #936] @ 36e4 <__cxa_finalize@plt+0x2694> │ │ │ │ @ instruction: 0xeef00a1b │ │ │ │ vmov.f32 s0, s0 │ │ │ │ vstr s2, [sp, #256] @ 0x100 │ │ │ │ vstr s0, [sp, #12] │ │ │ │ vstr s0, [sp, #16] │ │ │ │ - @ instruction: 0xf0000a05 │ │ │ │ - cdp 14, 11, cr15, cr5, cr13, {3} │ │ │ │ + @ instruction: 0xf7fe0a05 │ │ │ │ + cdp 14, 11, cr15, cr5, cr1, {1} │ │ │ │ stmdavs r2!, {r6, r9, fp} │ │ │ │ - blx 43edf4 <__cxa_finalize@plt+0x43dda4> │ │ │ │ + blx 43ef24 <__cxa_finalize@plt+0x43ded4> │ │ │ │ mrc 15, 7, fp, cr7, cr6, {0} │ │ │ │ vmov.f32 s14, #112 @ 0x3f800000 1.0 │ │ │ │ vdiv.f32 s12, s14, s0 │ │ │ │ biclt r6, r2, r0, lsl #21 │ │ │ │ smlatbcs ip, r3, r8, r6 │ │ │ │ andcc pc, r2, #1024 @ 0x400 │ │ │ │ - bvs 3e998 <__cxa_finalize@plt+0x3d948> │ │ │ │ + bvs 3eac8 <__cxa_finalize@plt+0x3da78> │ │ │ │ ldc 3, cr3, [r3, #-48] @ 0xffffffd0 │ │ │ │ vldr s15, [r3, #-8] │ │ │ │ addsmi r7, sl, #4096 @ 0x1000 │ │ │ │ - bvs fe1bebf4 <__cxa_finalize@plt+0xfe1bdba4> │ │ │ │ - bvc 1beafc <__cxa_finalize@plt+0x1bdaac> │ │ │ │ - bvc fe1bec00 <__cxa_finalize@plt+0xfe1bdbb0> │ │ │ │ - bvs fe774 <__cxa_finalize@plt+0xfd724> │ │ │ │ - bvc be678 <__cxa_finalize@plt+0xbd628> │ │ │ │ - bvc 7e77c <__cxa_finalize@plt+0x7d72c> │ │ │ │ + bvs fe1bed24 <__cxa_finalize@plt+0xfe1bdcd4> │ │ │ │ + bvc 1bec2c <__cxa_finalize@plt+0x1bdbdc> │ │ │ │ + bvc fe1bed30 <__cxa_finalize@plt+0xfe1bdce0> │ │ │ │ + bvs fe8a4 <__cxa_finalize@plt+0xfd854> │ │ │ │ + bvc be7a8 <__cxa_finalize@plt+0xbd758> │ │ │ │ + bvc 7e8ac <__cxa_finalize@plt+0x7d85c> │ │ │ │ andlt sp, r6, sl, ror #3 │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl feb5a484 <__cxa_finalize@plt+0xfeb59434> │ │ │ │ + bl feb5a5b4 <__cxa_finalize@plt+0xfeb59564> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbcs r2, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ - bcs b9360 <__cxa_finalize@plt+0xb8310> │ │ │ │ - blcs b93ac <__cxa_finalize@plt+0xb835c> │ │ │ │ + bcs b9490 <__cxa_finalize@plt+0xb8440> │ │ │ │ + blcs b94dc <__cxa_finalize@plt+0xb848c> │ │ │ │ stmdavs r4, {r1, r3, r4, r5, fp, ip, lr, pc} │ │ │ │ stmvs r0, {r2, r3, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ stceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ streq pc, [r4], #-2828 @ 0xfffff4f4 │ │ │ │ @ instruction: 0xf8d02901 │ │ │ │ svclt 0x0008c000 │ │ │ │ - bvc 7e9f0 <__cxa_finalize@plt+0x7d9a0> │ │ │ │ + bvc 7eb20 <__cxa_finalize@plt+0x7dad0> │ │ │ │ stmdbcs r2, {r0, r2, ip, lr, pc} │ │ │ │ mcr 15, 0, fp, cr7, cr4, {0} │ │ │ │ vldr s25, [r0, #576] @ 0x240 │ │ │ │ - bcs 61ac8 <__cxa_finalize@plt+0x60a78> │ │ │ │ + bcs 61bf8 <__cxa_finalize@plt+0x60ba8> │ │ │ │ @ instruction: 0xf8d0bf08 │ │ │ │ andle lr, r4, r4 │ │ │ │ svclt 0x00142a02 │ │ │ │ @ instruction: 0xf8d046e6 │ │ │ │ - blcs 7b2f4 <__cxa_finalize@plt+0x7a2a4> │ │ │ │ + blcs 7b424 <__cxa_finalize@plt+0x7a3d4> │ │ │ │ @ instruction: 0xf8d0bf08 │ │ │ │ andle ip, r3, r4 │ │ │ │ svclt 0x00082b02 │ │ │ │ ldrdgt pc, [r8], -r0 │ │ │ │ and pc, r4, r0, asr #17 │ │ │ │ stcl 0, cr3, [r0, #-48] @ 0xffffffd0 │ │ │ │ @ instruction: 0xf8407a03 │ │ │ │ adcmi ip, r0, #4, 24 @ 0x400 │ │ │ │ ldclt 1, cr13, [r0, #-856] @ 0xfffffca8 │ │ │ │ adcscs r4, r5, #14336 @ 0x3800 │ │ │ │ stmdami pc, {r1, r2, r3, r8, fp, lr} @ │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ ldrbtmi r3, [r8], #-780 @ 0xfffffcf4 │ │ │ │ - ldc 7, cr15, [lr, #1012] @ 0x3f4 │ │ │ │ + stc 7, cr15, [r6, #-1012] @ 0xfffffc0c │ │ │ │ adcscs r4, r7, #12, 22 @ 0x3000 │ │ │ │ stmdami sp, {r2, r3, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ ldrbtmi r3, [r8], #-780 @ 0xfffffcf4 │ │ │ │ - ldc 7, cr15, [r4, #1012] @ 0x3f4 │ │ │ │ + ldcl 7, cr15, [ip], #1012 @ 0x3f4 │ │ │ │ adcscs r4, r6, #10240 @ 0x2800 │ │ │ │ stmdami fp, {r1, r3, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ ldrbtmi r3, [r8], #-780 @ 0xfffffcf4 │ │ │ │ - stc 7, cr15, [sl, #1012] @ 0x3f4 │ │ │ │ - andeq r2, r0, r0, lsl r6 │ │ │ │ - andeq r2, r0, sl, asr #5 │ │ │ │ - andeq r2, r0, sl, lsl #6 │ │ │ │ - strdeq r2, [r0], -ip │ │ │ │ - @ instruction: 0x000022b6 │ │ │ │ - andeq r2, r0, lr, lsr #6 │ │ │ │ - andeq r2, r0, r8, ror #11 │ │ │ │ - andeq r2, r0, r2, lsr #5 │ │ │ │ + ldcl 7, cr15, [r2], #1012 @ 0x3f4 │ │ │ │ + andeq r2, r0, r0, ror #9 │ │ │ │ + muleq r0, sl, r1 │ │ │ │ + ldrdeq r2, [r0], -sl │ │ │ │ + andeq r2, r0, ip, asr #9 │ │ │ │ + andeq r2, r0, r6, lsl #3 │ │ │ │ strdeq r2, [r0], -lr │ │ │ │ + @ instruction: 0x000024b8 │ │ │ │ + andeq r2, r0, r2, ror r1 │ │ │ │ + andeq r2, r0, lr, asr #3 │ │ │ │ cmnlt sl, r2, lsl #16 │ │ │ │ smlabbcs ip, r3, r8, r6 │ │ │ │ andcc pc, r2, #1024 @ 0x400 │ │ │ │ - bvc 3eab4 <__cxa_finalize@plt+0x3da64> │ │ │ │ + bvc 3ebe4 <__cxa_finalize@plt+0x3db94> │ │ │ │ movwcc r4, #50713 @ 0xc619 │ │ │ │ mrc 2, 7, r4, cr1, cr3, {4} │ │ │ │ vstr s15, [r1, #412] @ 0x19c │ │ │ │ mvnsle r7, r0, lsl #20 │ │ │ │ cmnlt fp, r3, asr #17 │ │ │ │ andcs r6, r0, #1097728 @ 0x10c000 │ │ │ │ andcc fp, r1, #16, 8 @ 0x10000000 │ │ │ │ @@ -2257,118 +2332,118 @@ │ │ │ │ stmiavs r1, {r4, r8, r9, ip, sp}^ │ │ │ │ mvnsle r4, #-1610612728 @ 0xa0000008 │ │ │ │ @ instruction: 0x4770bc10 │ │ │ │ svclt 0x00004770 │ │ │ │ cmnlt r2, r2, lsl #16 │ │ │ │ smlabbcs ip, r3, r8, r6 │ │ │ │ andcc pc, r2, #1024 @ 0x400 │ │ │ │ - bvc 7eaf8 <__cxa_finalize@plt+0x7daa8> │ │ │ │ + bvc 7ec28 <__cxa_finalize@plt+0x7dbd8> │ │ │ │ addsmi r3, r3, #12, 6 @ 0x30000000 │ │ │ │ - bvc 19fef78 <__cxa_finalize@plt+0x19fdf28> │ │ │ │ - bvc be8c4 <__cxa_finalize@plt+0xbd874> │ │ │ │ + bvc 19ff0a8 <__cxa_finalize@plt+0x19fe058> │ │ │ │ + bvc be9f4 <__cxa_finalize@plt+0xbd9a4> │ │ │ │ stmiavs r3, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdbvs r3, {r0, r1, r3, r5, r6, r8, ip, sp, pc}^ │ │ │ │ ldrlt r2, [r0], #-512 @ 0xfffffe00 │ │ │ │ ldmib r3, {r0, r9, ip, sp}^ │ │ │ │ stmib r3, {r0, sl, ip}^ │ │ │ │ tstcc r0, #1073741824 @ 0x40000000 │ │ │ │ addmi r6, sl, #12648448 @ 0xc10000 │ │ │ │ ldclt 3, cr13, [r0], {246} @ 0xf6 │ │ │ │ @ instruction: 0x47704770 │ │ │ │ cmnlt r2, r2, lsl #16 │ │ │ │ smlabbcs ip, r3, r8, r6 │ │ │ │ andcc pc, r2, #1024 @ 0x400 │ │ │ │ - bvc beb38 <__cxa_finalize@plt+0xbdae8> │ │ │ │ + bvc bec68 <__cxa_finalize@plt+0xbdc18> │ │ │ │ addsmi r3, r3, #12, 6 @ 0x30000000 │ │ │ │ - bvc 19fefb8 <__cxa_finalize@plt+0x19fdf68> │ │ │ │ - bvc 7e904 <__cxa_finalize@plt+0x7d8b4> │ │ │ │ + bvc 19ff0e8 <__cxa_finalize@plt+0x19fe098> │ │ │ │ + bvc 7ea34 <__cxa_finalize@plt+0x7d9e4> │ │ │ │ stmiavs r3, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdbvs r3, {r0, r1, r3, r5, r6, r8, ip, sp, pc}^ │ │ │ │ ldrlt r2, [r0], #-512 @ 0xfffffe00 │ │ │ │ ldmib r3, {r0, r9, ip, sp}^ │ │ │ │ stmib r3, {r0, sl, ip}^ │ │ │ │ tstcc r0, #1073741824 @ 0x40000000 │ │ │ │ addmi r6, sl, #12648448 @ 0xc10000 │ │ │ │ ldclt 3, cr13, [r0], {246} @ 0xf6 │ │ │ │ @ instruction: 0x47704770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl feb5a624 <__cxa_finalize@plt+0xfeb595d4> │ │ │ │ + bl feb5a754 <__cxa_finalize@plt+0xfeb59704> │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf7fd6880 │ │ │ │ - stmdbvs r0!, {r1, r2, r5, r8, sl, fp, sp, lr, pc}^ │ │ │ │ - stc 7, cr15, [r2, #-1012]! @ 0xfffffc0c │ │ │ │ + stmdbvs r0!, {r1, r2, r3, r7, sl, fp, sp, lr, pc}^ │ │ │ │ + stc 7, cr15, [sl], {253} @ 0xfd │ │ │ │ @ instruction: 0xf7fd6a20 │ │ │ │ - strtmi lr, [r0], -r0, lsr #26 │ │ │ │ + strtmi lr, [r0], -r8, lsl #25 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - ldclt 7, cr15, [r8, #-1012] @ 0xfffffc0c │ │ │ │ + stclt 7, cr15, [r0], {253} @ 0xfd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 7, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0xf8dfb0d9 │ │ │ │ @ instruction: 0xf8df366c │ │ │ │ ldrbtmi r2, [fp], #-1644 @ 0xfffff994 │ │ │ │ ldrbtmi r9, [sl], #-775 @ 0xfffffcf9 │ │ │ │ @ instruction: 0x3664f8df │ │ │ │ andls r9, sp, r8, lsl #2 │ │ │ │ @ instruction: 0x1660f8df │ │ │ │ ldrbtmi r5, [r9], #-2259 @ 0xfffff72d │ │ │ │ cmpls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stc 7, cr15, [r6, #-1012]! @ 0xfffffc0c │ │ │ │ + stc 7, cr15, [lr], {253} @ 0xfd │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ rschi pc, r1, #0 │ │ │ │ stc2 7, cr15, [lr, #-1020] @ 0xfffffc04 │ │ │ │ addcs r9, r0, r3 │ │ │ │ - ldcl 7, cr15, [lr, #-1012] @ 0xfffffc0c │ │ │ │ + stcl 7, cr15, [r6], {253} @ 0xfd │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ rscshi pc, r7, #0 │ │ │ │ @ instruction: 0x3634f8df │ │ │ │ @ instruction: 0xf8df2580 │ │ │ │ @ instruction: 0xf8dfa634 │ │ │ │ ldrbtmi fp, [fp], #-1588 @ 0xfffff9cc │ │ │ │ ldrbtmi r9, [sl], #778 @ 0x30a │ │ │ │ @ instruction: 0x362cf8df │ │ │ │ ldrbtmi r4, [fp], #-1275 @ 0xfffffb05 │ │ │ │ @ instruction: 0xf04f9306 │ │ │ │ movwls r3, #58367 @ 0xe3ff │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf7fd4620 │ │ │ │ - stmiblt r8, {r3, r7, sl, fp, sp, lr, pc} │ │ │ │ + stmiblt r8, {r4, r5, r6, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strtmi lr, [r0], -r9, rrx │ │ │ │ @ instruction: 0xf7fd0069 │ │ │ │ - @ instruction: 0x4604ed92 │ │ │ │ + @ instruction: 0x4604ecfa │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ cdpne 2, 6, cr8, cr8, cr12, {4} │ │ │ │ strtmi r1, [r0], #-3177 @ 0xfffff397 │ │ │ │ @ instruction: 0xf7fd463a │ │ │ │ - stmdacs r0, {r3, r4, r5, r6, sl, fp, sp, lr, pc} │ │ │ │ + stmdacs r0, {r5, r6, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ rsbeq sp, sp, r9, asr r0 │ │ │ │ @ instruction: 0xf7fd4620 │ │ │ │ - strtmi lr, [r0], #-3290 @ 0xfffff326 │ │ │ │ + strtmi lr, [r0], #-3138 @ 0xfffff3be │ │ │ │ stccc 8, cr15, [r1], {16} │ │ │ │ mvnle r2, sl, lsl #22 │ │ │ │ strtmi r7, [r2], -r3, lsr #16 │ │ │ │ tstcs r0, r0, lsr #32 │ │ │ │ - blcs 36fabc <__cxa_finalize@plt+0x36ea6c> │ │ │ │ - blcs 2b3174 <__cxa_finalize@plt+0x2b2124> │ │ │ │ + blcs 36fbec <__cxa_finalize@plt+0x36eb9c> │ │ │ │ + blcs 2b32a4 <__cxa_finalize@plt+0x2b2254> │ │ │ │ andsvc fp, r1, r8, lsl #30 │ │ │ │ ldmdavc r3, {r0, r1, ip, lr, pc} │ │ │ │ svclt 0x00082b09 │ │ │ │ @ instruction: 0xf8127010 │ │ │ │ - blcs 1312c <__cxa_finalize@plt+0x120dc> │ │ │ │ + blcs 1325c <__cxa_finalize@plt+0x1220c> │ │ │ │ mrcge 1, 0, sp, cr0, cr1, {7} │ │ │ │ @ instruction: 0x46516034 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ stmdacs r0, {r0, r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavc r2, {r2, r6, r7, ip, lr, pc} │ │ │ │ rscsle r2, r6, r0, lsl #20 │ │ │ │ - bcs 8d4d50 <__cxa_finalize@plt+0x8d3d00> │ │ │ │ - bcs 1db7840 <__cxa_finalize@plt+0x1db67f0> │ │ │ │ + bcs 8d4e80 <__cxa_finalize@plt+0x8d3e30> │ │ │ │ + bcs 1db7970 <__cxa_finalize@plt+0x1db6920> │ │ │ │ stmdavc r2, {r0, r1, r2, r6, r8, ip, lr, pc}^ │ │ │ │ cmple r4, r0, lsl #20 │ │ │ │ ldmdbge r1, {r4, r5, r9, sl, lr} │ │ │ │ ldc2 7, cr15, [r6, #1020]! @ 0x3fc │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0x46308231 │ │ │ │ @ instruction: 0xf7ffa912 │ │ │ │ @@ -2377,48 +2452,48 @@ │ │ │ │ ldmdbge r3, {r4, r5, r9, sl, lr} │ │ │ │ stc2 7, cr15, [r8, #1020]! @ 0x3fc │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldc 2, cr8, [sp, #140] @ 0x8c │ │ │ │ vldr s1, [sp, #68] @ 0x44 │ │ │ │ vldr s0, [sp, #72] @ 0x48 │ │ │ │ stmdals r3, {r0, r1, r4, r9, fp, ip} │ │ │ │ - beq 53ebc0 <__cxa_finalize@plt+0x53db70> │ │ │ │ - beq 57ecc4 <__cxa_finalize@plt+0x57dc74> │ │ │ │ - bne 5bebc8 <__cxa_finalize@plt+0x5bdb78> │ │ │ │ + beq 53ecf0 <__cxa_finalize@plt+0x53dca0> │ │ │ │ + beq 57edf4 <__cxa_finalize@plt+0x57dda4> │ │ │ │ + bne 5becf8 <__cxa_finalize@plt+0x5bdca8> │ │ │ │ ldc2l 7, cr15, [r0], {255} @ 0xff │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf7fd4620 │ │ │ │ - stmdacs r0, {r1, r2, r3, r4, sl, fp, sp, lr, pc} │ │ │ │ + stmdacs r0, {r1, r2, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strtmi sp, [r0], -r6, lsr #3 │ │ │ │ - stcl 7, cr15, [r8], #-1012 @ 0xfffffc0c │ │ │ │ + bl ff4416d0 <__cxa_finalize@plt+0xff440680> │ │ │ │ @ instruction: 0xf7fd4638 │ │ │ │ - stmdals r3, {r4, sl, fp, sp, lr, pc} │ │ │ │ + stmdals r3, {r3, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [ip, #-1020] @ 0xfffffc04 │ │ │ │ strcs pc, [ip, #-2271]! @ 0xfffff721 │ │ │ │ ldrcc pc, [r0, #-2271] @ 0xfffff721 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 15dd630 <__cxa_finalize@plt+0x15dc5e0> │ │ │ │ + blls 15dd760 <__cxa_finalize@plt+0x15dc710> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ stmdals r3, {r0, r2, r3, r5, r6, r9, pc} │ │ │ │ pop {r0, r3, r4, r6, ip, sp, pc} │ │ │ │ ldmdavc sl, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ tstle r4, r6, ror #20 │ │ │ │ mulls r1, r3, r8 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - bls 2376d8 <__cxa_finalize@plt+0x236688> │ │ │ │ + bls 237808 <__cxa_finalize@plt+0x2367b8> │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ stmdbls sl, {r0, r3, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ movwls r4, #17944 @ 0x4618 │ │ │ │ - ldc 7, cr15, [r2, #-1012] @ 0xfffffc0c │ │ │ │ + ldcl 7, cr15, [sl], #-1012 @ 0xfffffc0c │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8df80d6 │ │ │ │ stmdals r4, {r3, r5, r6, r7, sl, ip} │ │ │ │ @ instruction: 0xf7fd4479 │ │ │ │ - stmdacs r0, {r1, r3, r8, sl, fp, sp, lr, pc} │ │ │ │ + stmdacs r0, {r1, r4, r5, r6, sl, fp, sp, lr, pc} │ │ │ │ svcge 0x0058f47f │ │ │ │ ldrbhi pc, [r8], #2271 @ 0x8df @ │ │ │ │ strd r4, [r1], -r8 │ │ │ │ stmdblt fp!, {r0, r1, fp, ip, sp, lr} │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ stc2 7, cr15, [sl], {255} @ 0xff │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ @@ -2428,50 +2503,50 @@ │ │ │ │ svcge 0x0041f43f │ │ │ │ strcs r9, [r0], #-1028 @ 0xfffffbfc │ │ │ │ and r6, r5, lr, lsl sl │ │ │ │ @ instruction: 0xf5063401 │ │ │ │ strmi r7, [r0, #1670]! @ 0x686 │ │ │ │ @ instruction: 0x81b6f000 │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ - stcl 7, cr15, [r4], #1012 @ 0x3f4 │ │ │ │ + mcrr 7, 15, pc, ip, cr13 @ │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ stcls 4, cr9, [r4], {14} │ │ │ │ andcs lr, r4, r0, lsr r7 │ │ │ │ strhi pc, [ip], #2271 @ 0x8df │ │ │ │ - ldcl 7, cr15, [r4], #-1012 @ 0xfffffc0c │ │ │ │ + bl ff741790 <__cxa_finalize@plt+0xff740740> │ │ │ │ strcc pc, [r8], #2271 @ 0x8df │ │ │ │ strdls r4, [r4], -r8 │ │ │ │ movwls r4, #38011 @ 0x947b │ │ │ │ movwls r2, #21249 @ 0x5301 │ │ │ │ stmdavc r3, {r1, sp, lr, pc} │ │ │ │ cmple ip, r0, lsl #22 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx ff64168a <__cxa_finalize@plt+0xff64063a> │ │ │ │ + blx ff6417ba <__cxa_finalize@plt+0xff64076a> │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ svceq 0x0002f1b9 │ │ │ │ @ instruction: 0x81bef340 │ │ │ │ stmdaeq ip, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vqrdmulh.s d15, d9, d8 │ │ │ │ ldrmi r9, [r8], -r9, lsl #6 │ │ │ │ - mrrc 7, 15, pc, r6, cr13 @ │ │ │ │ + bl fefc17cc <__cxa_finalize@plt+0xfefc077c> │ │ │ │ stmdacs r0, {r0, r2, ip, pc} │ │ │ │ bichi pc, fp, r0 │ │ │ │ - bls 12a2c0 <__cxa_finalize@plt+0x129270> │ │ │ │ + bls 12a3f0 <__cxa_finalize@plt+0x1293a0> │ │ │ │ ldrd pc, [r8], -r3 │ │ │ │ - blls 154f14 <__cxa_finalize@plt+0x153ec4> │ │ │ │ + blls 155044 <__cxa_finalize@plt+0x153ff4> │ │ │ │ vstmiaeq r9, {d14} │ │ │ │ - blcs 14181c <__cxa_finalize@plt+0x1407cc> │ │ │ │ - blx 214d9a <__cxa_finalize@plt+0x213d4a> │ │ │ │ - bgt 1fbed4 <__cxa_finalize@plt+0x1fae84> │ │ │ │ + blcs 14194c <__cxa_finalize@plt+0x1408fc> │ │ │ │ + blx 214eca <__cxa_finalize@plt+0x213e7a> │ │ │ │ + bgt 1fc004 <__cxa_finalize@plt+0x1fafb4> │ │ │ │ andeq lr, r7, r3, lsl #17 │ │ │ │ movweq pc, #49411 @ 0xc103 @ │ │ │ │ - blls 277ea8 <__cxa_finalize@plt+0x276e58> │ │ │ │ + blls 277fd8 <__cxa_finalize@plt+0x276f88> │ │ │ │ ldmdaeq r8, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fd4640 │ │ │ │ - andls lr, r9, sl, lsr ip │ │ │ │ + andls lr, r9, r2, lsr #23 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ cdpls 1, 0, cr8, cr9, cr10, {5} │ │ │ │ stmdals r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ ldrtmi r4, [r2], -r9, lsr #13 │ │ │ │ @ instruction: 0xf7fe44b0 │ │ │ │ strls pc, [fp], #-3625 @ 0xfffff1d7 │ │ │ │ stcls 7, cr9, [r4], {12} │ │ │ │ @@ -2482,23 +2557,23 @@ │ │ │ │ @ instruction: 0xf8543023 │ │ │ │ @ instruction: 0xf8542022 │ │ │ │ strls r1, [r0, #-33] @ 0xffffffdf │ │ │ │ mrrc2 7, 15, pc, r0, cr15 @ │ │ │ │ mvnle r4, r6, asr #10 │ │ │ │ strbmi r9, [sp], -r4, lsl #16 │ │ │ │ svcls 0x000c9c0b │ │ │ │ - bl fe9c1724 <__cxa_finalize@plt+0xfe9c06d4> │ │ │ │ + bl 3c1854 <__cxa_finalize@plt+0x3c0804> │ │ │ │ @ instruction: 0xf7fd9805 │ │ │ │ - stmdals r9, {r2, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ - bl fe841730 <__cxa_finalize@plt+0xfe8406e0> │ │ │ │ + stmdals r9, {r2, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ + bl 241860 <__cxa_finalize@plt+0x240810> │ │ │ │ stmdbls r6, {r1, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ ldmdage r4, {r2, r4, ip, pc} │ │ │ │ - blx 1ec1746 <__cxa_finalize@plt+0x1ec06f6> │ │ │ │ + blx 1ec1876 <__cxa_finalize@plt+0x1ec0826> │ │ │ │ tstcs r0, sl, lsl #4 │ │ │ │ - ldc 7, cr15, [sl], {253} @ 0xfd │ │ │ │ + bl fe0c1874 <__cxa_finalize@plt+0xfe0c0824> │ │ │ │ strmi r9, [r2], -r5, lsl #22 │ │ │ │ mulsle lr, r9, r5 │ │ │ │ ldmdavs r9, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ ldmdbeq fp, {r3, r6, r9, lr}^ │ │ │ │ svclt 0x00c84290 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -2507,518 +2582,442 @@ │ │ │ │ rscscc pc, pc, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf8439b04 │ │ │ │ @ instruction: 0xf1092029 │ │ │ │ ldrb r0, [pc, -r1, lsl #18]! │ │ │ │ stmdbls r7, {r0, r2, r3, r4, r6, r7, r8, r9, fp, lr} │ │ │ │ stmdbls r9, {r0, r1, r3, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf7fd6818 │ │ │ │ - andcs lr, r0, #220, 22 @ 0x37000 │ │ │ │ + andcs lr, r0, #68, 22 @ 0x11000 │ │ │ │ stmdals r4, {r4, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ biceq lr, r9, pc, asr #20 │ │ │ │ movteq lr, #39503 @ 0x9a4f │ │ │ │ movwls r9, #21003 @ 0x520b │ │ │ │ - stc 7, cr15, [sl], #-1012 @ 0xfffffc0c │ │ │ │ + bl fe4c18cc <__cxa_finalize@plt+0xfe4c087c> │ │ │ │ andls r9, r4, fp, lsl #20 │ │ │ │ stmdals sp, {r2, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - bl 1f417a8 <__cxa_finalize@plt+0x1f40758> │ │ │ │ + b ff9418d8 <__cxa_finalize@plt+0xff940888> │ │ │ │ andcc r4, r2, r0, lsl #13 │ │ │ │ - bl ff3417b0 <__cxa_finalize@plt+0xff340760> │ │ │ │ + bl d418e0 <__cxa_finalize@plt+0xd40890> │ │ │ │ stmdacs r0, {r0, r1, r3, ip, pc} │ │ │ │ teqphi r9, r0 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #8, 2 │ │ │ │ @ instruction: 0xf7fd990d │ │ │ │ - stmdals fp, {r2, r3, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - bl 5c17c8 <__cxa_finalize@plt+0x5c0778> │ │ │ │ + stmdals fp, {r2, r5, r6, r7, r9, fp, sp, lr, pc} │ │ │ │ + b 1fc18f8 <__cxa_finalize@plt+0x1fc08a8> │ │ │ │ @ instruction: 0xf7fd9004 │ │ │ │ - ldmdavs r6!, {r1, r3, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ + ldmdavs r6!, {r1, r4, r6, r7, r9, fp, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -r0, lsl #13 │ │ │ │ - bl 19417d8 <__cxa_finalize@plt+0x1940788> │ │ │ │ + b ff341908 <__cxa_finalize@plt+0xff3408b8> │ │ │ │ andcc r4, r2, r0, asr #8 │ │ │ │ - bl fed417e0 <__cxa_finalize@plt+0xfed40790> │ │ │ │ - bls 1d66fc <__cxa_finalize@plt+0x1d56ac> │ │ │ │ + bl 741910 <__cxa_finalize@plt+0x7408c0> │ │ │ │ + bls 1d682c <__cxa_finalize@plt+0x1d57dc> │ │ │ │ stmdbls r4, {r2, r3, ip, pc} │ │ │ │ movwls r5, #39123 @ 0x98d3 │ │ │ │ ldrdls pc, [r0], -r3 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0x46428139 │ │ │ │ - bl 17c17fc <__cxa_finalize@plt+0x17c07ac> │ │ │ │ + b ff1c192c <__cxa_finalize@plt+0xff1c08dc> │ │ │ │ mcrls 6, 0, r4, cr12, cr1, {1} │ │ │ │ andeq pc, r1, r8, lsl #2 │ │ │ │ ldmdane r0!, {r0, r1, r2, r3, r5, r8, r9, sp} │ │ │ │ andcc pc, r8, r6, lsl #16 │ │ │ │ - bl 19c1810 <__cxa_finalize@plt+0x19c07c0> │ │ │ │ + b ff3c1940 <__cxa_finalize@plt+0xff3c08f0> │ │ │ │ @ instruction: 0x463249b8 │ │ │ │ ldrbtmi r4, [r9], #-1608 @ 0xfffff9b8 │ │ │ │ - bl fe44181c <__cxa_finalize@plt+0xfe4407cc> │ │ │ │ + b ffe4194c <__cxa_finalize@plt+0xffe408fc> │ │ │ │ @ instruction: 0x463049b6 │ │ │ │ @ instruction: 0xf7fd4479 │ │ │ │ - andls lr, r4, r0, asr fp │ │ │ │ + @ instruction: 0x9004eab8 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ mrcge 1, 0, r8, cr7, cr5, {0} │ │ │ │ stmdaeq r0!, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bls 128880 <__cxa_finalize@plt+0x127830> │ │ │ │ + bls 1289b0 <__cxa_finalize@plt+0x127960> │ │ │ │ orrvc pc, r0, pc, asr #8 │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ - stmdacs r0, {r3, r6, r7, r9, fp, sp, lr, pc} │ │ │ │ + stmdacs r0, {r4, r5, r9, fp, sp, lr, pc} │ │ │ │ ldmdavc r3!, {r2, r3, r4, r6, ip, lr, pc} │ │ │ │ tstcs r0, r2, lsr r6 │ │ │ │ - blcs 36fe28 <__cxa_finalize@plt+0x36edd8> │ │ │ │ - blcs 2b34c0 <__cxa_finalize@plt+0x2b2470> │ │ │ │ + blcs 36ff58 <__cxa_finalize@plt+0x36ef08> │ │ │ │ + blcs 2b35f0 <__cxa_finalize@plt+0x2b25a0> │ │ │ │ andsvc fp, r1, r8, lsl #30 │ │ │ │ ldmdavc r3, {r2, ip, lr, pc} │ │ │ │ svclt 0x00082b09 │ │ │ │ andhi pc, r0, r2, lsl #17 │ │ │ │ svccc 0x0001f812 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0x46599611 │ │ │ │ @ instruction: 0xf7ffa811 │ │ │ │ @ instruction: 0x4604fadd │ │ │ │ sbcsle r2, ip, r0, lsl #16 │ │ │ │ - blcs 21918 <__cxa_finalize@plt+0x208c8> │ │ │ │ - blcs 8f7c64 <__cxa_finalize@plt+0x8f6c14> │ │ │ │ + blcs 21a48 <__cxa_finalize@plt+0x209f8> │ │ │ │ + blcs 8f7d94 <__cxa_finalize@plt+0x8f6d44> │ │ │ │ ldmibmi sp, {r0, r1, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ ldrbtmi r9, [r9], #-773 @ 0xfffffcfb │ │ │ │ - bl ff0c1890 <__cxa_finalize@plt+0xff0c0840> │ │ │ │ + bl ac19c0 <__cxa_finalize@plt+0xac0970> │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blcs 12f79c0 <__cxa_finalize@plt+0x12f6970> │ │ │ │ + blcs 12f7af0 <__cxa_finalize@plt+0x12f6aa0> │ │ │ │ stmdavc r3!, {r0, r2, r3, r6, r7, r8, ip, lr, pc}^ │ │ │ │ bicle r2, sl, r4, ror #22 │ │ │ │ - blcs 21b3c <__cxa_finalize@plt+0x20aec> │ │ │ │ - blls f7fd0 <__cxa_finalize@plt+0xf6f80> │ │ │ │ - blcs 1df24 <__cxa_finalize@plt+0x1ced4> │ │ │ │ + blcs 21c6c <__cxa_finalize@plt+0x20c1c> │ │ │ │ + blls f8100 <__cxa_finalize@plt+0xf70b0> │ │ │ │ + blcs 1e054 <__cxa_finalize@plt+0x1d004> │ │ │ │ ldmdage r1, {r1, r3, r5, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf7ffa912 │ │ │ │ cmnplt r0, #256 @ p-variant is OBSOLETE @ 0x100 │ │ │ │ ldmdbge r3, {r0, r4, fp, sp, pc} │ │ │ │ - blx fff418ca <__cxa_finalize@plt+0xfff4087a> │ │ │ │ + blx fff419fa <__cxa_finalize@plt+0xfff409aa> │ │ │ │ ldmdage r1, {r3, r6, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ffa914 │ │ │ │ msrlt CPSR_, #252928 @ 0x3dc00 │ │ │ │ @ instruction: 0xf44f9c03 │ │ │ │ ldmdals r3, {r1, r2, r7, r9, sl, fp, ip, sp, lr} │ │ │ │ stmibvs r3!, {r2, r4, r8, fp, ip, pc} │ │ │ │ ldrdgt pc, [r8], #-141 @ 0xffffff73 │ │ │ │ - bvs 8cb254 <__cxa_finalize@plt+0x8ca204> │ │ │ │ + bvs 8cb384 <__cxa_finalize@plt+0x8ca334> │ │ │ │ movwcc pc, #11022 @ 0x2b0e @ │ │ │ │ @ instruction: 0xf8c39a04 │ │ │ │ ldrtmi r0, [r0], -r4, lsl #2 │ │ │ │ smlabtne r8, r3, r8, pc @ │ │ │ │ orrvc pc, r0, pc, asr #8 │ │ │ │ smlabtgt r0, r3, r8, pc @ │ │ │ │ - b 1ac18fc <__cxa_finalize@plt+0x1ac08ac> │ │ │ │ + ldmib r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xd1a22800 │ │ │ │ stcls 8, cr9, [pc], {4} │ │ │ │ - b 17c1908 <__cxa_finalize@plt+0x17c08b8> │ │ │ │ + stmib r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fd980b │ │ │ │ - stmdals ip, {r1, r4, r5, r7, r9, fp, sp, lr, pc} │ │ │ │ - b febc1914 <__cxa_finalize@plt+0xfebc08c4> │ │ │ │ - blls 27d064 <__cxa_finalize@plt+0x27c014> │ │ │ │ + stmdals ip, {r1, r3, r4, r9, fp, sp, lr, pc} │ │ │ │ + b 5c1a44 <__cxa_finalize@plt+0x5c09f4> │ │ │ │ + blls 27d194 <__cxa_finalize@plt+0x27c144> │ │ │ │ ldmdbmi r9!, {r1, r5, r9, sl, lr}^ │ │ │ │ ldrbtmi r6, [r9], #-2072 @ 0xfffff7e8 │ │ │ │ - bl 341924 <__cxa_finalize@plt+0x3408d4> │ │ │ │ + b 1d41a54 <__cxa_finalize@plt+0x1d40a04> │ │ │ │ @ instruction: 0xf8dfe787 │ │ │ │ ldrbtmi r9, [r9], #476 @ 0x1dc │ │ │ │ stmdavc r3, {r0, sp, lr, pc} │ │ │ │ strbmi fp, [r9], -fp, lsr #18 │ │ │ │ @ instruction: 0xf7ffa811 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4604d1f7 │ │ │ │ - b febc1944 <__cxa_finalize@plt+0xfebc08f4> │ │ │ │ + b 5c1a74 <__cxa_finalize@plt+0x5c0a24> │ │ │ │ vtst.8 q1, q8, │ │ │ │ - blls e3bd8 <__cxa_finalize@plt+0xe2b88> │ │ │ │ + blls e3d08 <__cxa_finalize@plt+0xe2cb8> │ │ │ │ ldrdcs lr, [r6, -r3] │ │ │ │ addmi r6, sl, #24, 20 @ 0x18000 │ │ │ │ vst4.8 {d29-d32}, [pc :64], lr │ │ │ │ strtmi r7, [r1], -r6, lsl #19 │ │ │ │ andeq pc, r2, r9, lsl #22 │ │ │ │ - b fef41964 <__cxa_finalize@plt+0xfef40914> │ │ │ │ + b 941a94 <__cxa_finalize@plt+0x940a44> │ │ │ │ @ instruction: 0xf04f9803 │ │ │ │ stmibvs r2, {r1, r2, r3, r4, r5, r6, r8, ip, lr} │ │ │ │ - blx 25e18a <__cxa_finalize@plt+0x25d13a> │ │ │ │ + blx 25e2ba <__cxa_finalize@plt+0x25d26a> │ │ │ │ andcc r3, r1, #134217728 @ 0x8000000 │ │ │ │ smlabtne r0, r3, r8, pc @ │ │ │ │ smlabtne r4, r3, r8, pc @ │ │ │ │ smlabtne r8, r3, r8, pc @ │ │ │ │ ldrb r6, [r8, -r2, lsl #3] │ │ │ │ strtmi r9, [r2], -r9, lsl #22 │ │ │ │ ldmdavs r8, {r0, r1, r2, r3, r4, r6, r8, fp, lr} │ │ │ │ @ instruction: 0xf7fd4479 │ │ │ │ - smmls r0, r6, sl, lr │ │ │ │ + smmlar r0, lr, sl, lr │ │ │ │ tstpvc r6, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf101fb02 │ │ │ │ bicsvs r0, sl, r2, asr r0 │ │ │ │ - bl 9c19a4 <__cxa_finalize@plt+0x9c0954> │ │ │ │ + b fe3c1ad4 <__cxa_finalize@plt+0xfe3c0a84> │ │ │ │ andsvs r9, r8, #3072 @ 0xc00 │ │ │ │ rsbsle r2, fp, r0, lsl #16 │ │ │ │ bfi r6, sl, (invalid: 19:18) │ │ │ │ ldrb r9, [lr, #-3076]! @ 0xfffff3fc │ │ │ │ eorcs r4, r0, #79872 @ 0x13800 │ │ │ │ ldmdami r4, {r0, r1, r2, r8, fp, ip, pc}^ │ │ │ │ ldrbtmi r5, [r8], #-2251 @ 0xfffff735 │ │ │ │ ldmdavs fp, {r0, r8, sp} │ │ │ │ - b febc19c8 <__cxa_finalize@plt+0xfebc0978> │ │ │ │ + b 5c1af8 <__cxa_finalize@plt+0x5c0aa8> │ │ │ │ @ instruction: 0xf7fd4638 │ │ │ │ - @ instruction: 0x9c03e9fc │ │ │ │ + @ instruction: 0x9c03e964 │ │ │ │ @ instruction: 0xf7fd68a0 │ │ │ │ - stmdbvs r0!, {r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 12c19dc <__cxa_finalize@plt+0x12c098c> │ │ │ │ + stmdbvs r0!, {r1, r2, r4, r5, r7, r8, fp, sp, lr, pc}^ │ │ │ │ + ldmib r2!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fd6a20 │ │ │ │ - strtmi lr, [r0], -r8, asr #20 │ │ │ │ - b 11419e8 <__cxa_finalize@plt+0x1140998> │ │ │ │ + @ instruction: 0x4620e9b0 │ │ │ │ + stmib ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwls r2, #13056 @ 0x3300 │ │ │ │ stmdami r8, {r1, r2, r3, r4, r6, r7, r8, sl, sp, lr, pc}^ │ │ │ │ ldrbtmi r4, [r8], #-2879 @ 0xfffff4c1 │ │ │ │ eorcs r9, r2, #1792 @ 0x700 │ │ │ │ stmiapl r3!, {r0, r8, sp}^ │ │ │ │ @ instruction: 0xf7fd681b │ │ │ │ - mulcs r1, r2, sl │ │ │ │ - bl 341a08 <__cxa_finalize@plt+0x3409b8> │ │ │ │ + strdcs lr, [r1], -sl │ │ │ │ + b 1d41b38 <__cxa_finalize@plt+0x1d40ae8> │ │ │ │ tstcs r1, r9, lsr fp │ │ │ │ stmdami r1, {r0, r1, r2, r9, fp, ip, pc}^ │ │ │ │ ldrbtmi r5, [r8], #-2259 @ 0xfffff72d │ │ │ │ ldmdavs fp, {r5, r9, sp} │ │ │ │ - b fe141a1c <__cxa_finalize@plt+0xfe1409cc> │ │ │ │ + stmib ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fd4638 │ │ │ │ - stmdals r4, {r1, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - b 941a28 <__cxa_finalize@plt+0x9409d8> │ │ │ │ + stmdals r4, {r1, r3, r4, r5, r8, fp, sp, lr, pc} │ │ │ │ + stmib ip, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdami fp!, {r0, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-2864 @ 0xfffff4d0 │ │ │ │ ldmdami sl!, {r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-2862 @ 0xfffff4d2 │ │ │ │ ldmdami r9!, {r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-2860 @ 0xfffff4d4 │ │ │ │ - blmi afd9b0 <__cxa_finalize@plt+0xafc960> │ │ │ │ + blmi afdae0 <__cxa_finalize@plt+0xafca90> │ │ │ │ ldmdbmi r7!, {r0, r1, r2, fp, ip, pc} │ │ │ │ stmiapl r3, {r0, r2, r3, r9, fp, ip, pc}^ │ │ │ │ ldmdavs r8, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ - b 1d41a54 <__cxa_finalize@plt+0x1d40a04> │ │ │ │ + ldmib ip, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ str r9, [r9, #1795]! @ 0x703 │ │ │ │ ldmdbmi r3!, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ ldmdavs r8, {r2, r3, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf7fd4479 │ │ │ │ - strb lr, [pc, -ip, ror #20] │ │ │ │ + @ instruction: 0xe74fe9d4 │ │ │ │ @ instruction: 0xf7fd980b │ │ │ │ - stmdami pc!, {r1, r9, fp, sp, lr, pc} @ │ │ │ │ + stmdami pc!, {r1, r3, r5, r6, r8, fp, sp, lr, pc} @ │ │ │ │ eorscs r4, r4, #78643200 @ 0x4b00000 │ │ │ │ tstcs r1, r8, ror r4 │ │ │ │ - b 1541a7c <__cxa_finalize@plt+0x1540a2c> │ │ │ │ + ldmib ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fd2001 │ │ │ │ - stmdami fp!, {r4, r6, r7, r9, fp, sp, lr, pc} │ │ │ │ + stmdami fp!, {r3, r4, r5, r9, fp, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r8], #-2842 @ 0xfffff4e6 │ │ │ │ - blls 27d968 <__cxa_finalize@plt+0x27c918> │ │ │ │ + blls 27da98 <__cxa_finalize@plt+0x27ca48> │ │ │ │ stmdami r9!, {r0, r1, r2, r3, r4, r9, sp} │ │ │ │ ldmdavs fp, {r0, r8, sp} │ │ │ │ @ instruction: 0xf7fd4478 │ │ │ │ - andcs lr, r1, r6, asr #20 │ │ │ │ - b ff041aa0 <__cxa_finalize@plt+0xff040a50> │ │ │ │ - b 17c1aa4 <__cxa_finalize@plt+0x17c0a54> │ │ │ │ + andcs lr, r1, lr, lsr #19 │ │ │ │ + b a41bd0 <__cxa_finalize@plt+0xa40b80> │ │ │ │ + stmib r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ eorcs r9, r2, #9216 @ 0x2400 │ │ │ │ tstcs r1, r3, lsr #16 │ │ │ │ ldrbtmi r6, [r8], #-2075 @ 0xfffff7e5 │ │ │ │ - b e41ab4 <__cxa_finalize@plt+0xe40a64> │ │ │ │ + stmib r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fd2001 │ │ │ │ - svclt 0x0000eab4 │ │ │ │ - andeq ip, r1, r2, ror sl │ │ │ │ - andeq ip, r1, lr, ror #20 │ │ │ │ + svclt 0x0000ea1c │ │ │ │ + andeq ip, r1, r2, asr #18 │ │ │ │ + andeq ip, r1, lr, lsr r9 │ │ │ │ andeq r0, r0, r4, lsl r1 │ │ │ │ - andeq r2, r0, lr, ror #3 │ │ │ │ - andeq r2, r0, r6, lsr #4 │ │ │ │ - andeq r2, r0, r6, asr r1 │ │ │ │ - andeq r2, r0, r0, asr r1 │ │ │ │ - andeq r2, r0, r2, asr r1 │ │ │ │ - andeq ip, r1, r4, lsl r9 │ │ │ │ - andeq r2, r0, r4, asr #3 │ │ │ │ - strdeq r1, [r0], -r0 │ │ │ │ - muleq r0, r8, pc @ │ │ │ │ - andeq r1, r0, r4, ror pc │ │ │ │ + strheq r2, [r0], -lr │ │ │ │ + strdeq r2, [r0], -r6 │ │ │ │ + andeq r2, r0, r6, lsr #32 │ │ │ │ + andeq r2, r0, r0, lsr #32 │ │ │ │ + andeq r2, r0, r2, lsr #32 │ │ │ │ + andeq ip, r1, r4, ror #15 │ │ │ │ + muleq r0, r4, r0 │ │ │ │ + andeq r1, r0, r0, asr #29 │ │ │ │ + andeq r1, r0, r8, ror #28 │ │ │ │ + andeq r1, r0, r4, asr #28 │ │ │ │ andeq r0, r0, ip, lsl r1 │ │ │ │ - strdeq r1, [r0], -r2 │ │ │ │ - andeq r1, r0, r8, lsr lr │ │ │ │ - @ instruction: 0x00001eba │ │ │ │ - andeq r1, r0, lr, ror lr │ │ │ │ - ldrdeq r1, [r0], -r2 │ │ │ │ - andeq r1, r0, r0, ror #27 │ │ │ │ - andeq r1, r0, r2, asr #25 │ │ │ │ - andeq r1, r0, r2, lsr r2 │ │ │ │ - muleq r0, r2, ip │ │ │ │ - strdeq r1, [r0], -r6 │ │ │ │ - andeq r1, r0, lr, ror #3 │ │ │ │ - andeq r1, r0, r6, ror #3 │ │ │ │ - andeq r1, r0, r0, lsl ip │ │ │ │ - andeq r1, r0, r0, asr #25 │ │ │ │ - andeq r1, r0, ip, asr ip │ │ │ │ - muleq r0, lr, r1 │ │ │ │ - @ instruction: 0x00001cb8 │ │ │ │ - andeq r1, r0, r6, ror r1 │ │ │ │ + andeq r1, r0, r2, asr #27 │ │ │ │ + andeq r1, r0, r8, lsl #26 │ │ │ │ + andeq r1, r0, sl, lsl #27 │ │ │ │ + andeq r1, r0, lr, asr #26 │ │ │ │ + andeq r1, r0, r2, lsr #23 │ │ │ │ + @ instruction: 0x00001cb0 │ │ │ │ + muleq r0, r2, fp │ │ │ │ + andeq r1, r0, r2, lsl #2 │ │ │ │ + andeq r1, r0, r2, ror #22 │ │ │ │ + andeq r1, r0, r6, asr #1 │ │ │ │ + strheq r1, [r0], -lr │ │ │ │ + strheq r1, [r0], -r6 │ │ │ │ + andeq r1, r0, r0, ror #21 │ │ │ │ + muleq r0, r0, fp │ │ │ │ + andeq r1, r0, ip, lsr #22 │ │ │ │ + andeq r1, r0, lr, rrx │ │ │ │ + andeq r1, r0, r8, lsl #23 │ │ │ │ + andeq r1, r0, r6, asr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 4, cr15, cr0, cr12, {6} │ │ │ │ rsclt r4, r7, r8, lsr #21 │ │ │ │ strmi r4, [r4], -r8, lsr #23 │ │ │ │ stmibmi r8!, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ adcge pc, r0, #14614528 @ 0xdf0000 │ │ │ │ ldmpl r3, {r0, r3, r4, r5, r6, sl, lr}^ │ │ │ │ ldmdavs fp, {r1, r3, r4, r5, r6, r7, sl, lr} │ │ │ │ @ instruction: 0xf04f9365 │ │ │ │ @ instruction: 0xf7fd0300 │ │ │ │ - strmi lr, [r0], ip, lsr #19 │ │ │ │ + pkhbtmi lr, r0, r4, lsl #18 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ svcge 0x0025812f │ │ │ │ @ instruction: 0xf7ff4ca1 │ │ │ │ @ instruction: 0x4642f991 │ │ │ │ vst1.8 {d20-d22}, [pc], r6 │ │ │ │ ldrtmi r7, [r8], -r0, lsl #3 │ │ │ │ @ instruction: 0xf7fd447c │ │ │ │ - strls lr, [r3, -r2, lsr #18] │ │ │ │ + strls lr, [r3, -sl, lsl #17] │ │ │ │ stmdavc r3, {r0, sp, lr, pc} │ │ │ │ strtmi fp, [r1], -fp, lsr #18 │ │ │ │ @ instruction: 0xf7ffa803 │ │ │ │ stmdacs r0, {r0, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldmibmi r8, {r0, r1, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf7fd4479 │ │ │ │ - stmdacs r0, {r1, r2, r4, r5, r9, fp, sp, lr, pc} │ │ │ │ + stmdacs r0, {r1, r2, r3, r4, r7, r8, fp, sp, lr, pc} │ │ │ │ andcs sp, r0, #69 @ 0x45 │ │ │ │ @ instruction: 0x46402150 │ │ │ │ - stmdb r2!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmia sl, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs r4, r1, #70254592 @ 0x4300000 │ │ │ │ ldmdage r7, {r2, r8, sp} │ │ │ │ - b 2c1bc4 <__cxa_finalize@plt+0x2c0b74> │ │ │ │ + ldmdb r2!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00042801 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrsblt pc, [ip], #-141 @ 0xffffff73 @ │ │ │ │ rscshi pc, r0, r0, asr #32 │ │ │ │ eorscs r4, r2, #70254592 @ 0x4300000 │ │ │ │ ldmdage r8, {r0, r8, sp} │ │ │ │ - ldmib ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdb r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmdacs r1!, {r0, r1, r2, r3, r4, r5, r7, pc} │ │ │ │ sbchi pc, r9, r0, asr #4 │ │ │ │ cdpeq 1, 6, cr15, cr0, cr13, {0} │ │ │ │ stceq 1, cr15, [ip], #-52 @ 0xffffffcc │ │ │ │ svcge 0x00144665 │ │ │ │ @ instruction: 0x000fe8be │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0x000fe8be │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ muleq pc, lr, r8 @ │ │ │ │ andeq lr, pc, ip, lsl #17 │ │ │ │ - beq ff274 <__cxa_finalize@plt+0xfe224> │ │ │ │ - beq 17f378 <__cxa_finalize@plt+0x17e328> │ │ │ │ + beq ff3a4 <__cxa_finalize@plt+0xfe354> │ │ │ │ + beq 17f4a8 <__cxa_finalize@plt+0x17e458> │ │ │ │ ldc 6, cr4, [r5, #192] @ 0xc0 │ │ │ │ strcc r1, [ip, #-2564] @ 0xfffff5fc │ │ │ │ - beq 23f264 <__cxa_finalize@plt+0x23e214> │ │ │ │ - beq 27f368 <__cxa_finalize@plt+0x27e318> │ │ │ │ - bne 2bf26c <__cxa_finalize@plt+0x2be21c> │ │ │ │ + beq 23f394 <__cxa_finalize@plt+0x23e344> │ │ │ │ + beq 27f498 <__cxa_finalize@plt+0x27e448> │ │ │ │ + bne 2bf39c <__cxa_finalize@plt+0x2be34c> │ │ │ │ @ instruction: 0xf97ef7ff │ │ │ │ mvnle r4, pc, lsr #5 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stcge 7, cr14, [r8], {204} @ 0xcc │ │ │ │ @ instruction: 0x46424d72 │ │ │ │ orrvc pc, r0, pc, asr #8 │ │ │ │ ldrbtmi r4, [sp], #-1592 @ 0xfffff9c8 │ │ │ │ - stmia r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmda sl!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ and r6, r1, r7, lsr #32 │ │ │ │ stmdblt fp!, {r0, r1, fp, ip, sp, lr} │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf8eaf7ff │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ ldrbtmi r4, [r9], #-2410 @ 0xfffff696 │ │ │ │ - ldmib r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdb lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ lslle r2, r0, #16 │ │ │ │ @ instruction: 0xf04f4d68 │ │ │ │ ldrbtmi r0, [sp], #-2336 @ 0xfffff6e0 │ │ │ │ vst1.16 {d20-d22}, [pc], r2 │ │ │ │ ldrtmi r7, [r8], -r0, lsl #3 │ │ │ │ - stmia r8!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmda r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ suble r2, fp, r0, lsl #16 │ │ │ │ @ instruction: 0x463a783b │ │ │ │ cmnlt r3, r0, lsl #2 │ │ │ │ svclt 0x00182b0d │ │ │ │ svclt 0x00082b0a │ │ │ │ andle r7, r4, r1, lsl r0 │ │ │ │ - blcs 261cf4 <__cxa_finalize@plt+0x260ca4> │ │ │ │ + blcs 261e24 <__cxa_finalize@plt+0x260dd4> │ │ │ │ @ instruction: 0xf882bf08 │ │ │ │ @ instruction: 0xf8129000 │ │ │ │ - blcs 138b8 <__cxa_finalize@plt+0x12868> │ │ │ │ + blcs 139e8 <__cxa_finalize@plt+0x12998> │ │ │ │ @ instruction: 0x9704d1f0 │ │ │ │ stmdavc r3, {r0, sp, lr, pc} │ │ │ │ strtmi fp, [r9], -fp, lsr #18 │ │ │ │ @ instruction: 0xf7ffa804 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldmdbmi r5, {r0, r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7fd4479 │ │ │ │ - stmdacs r0, {r3, r5, r7, r8, fp, sp, lr, pc} │ │ │ │ + stmdacs r0, {r4, r8, fp, sp, lr, pc} │ │ │ │ stmdage r4, {r2, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf7ffa905 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r1, r2, r4, r5, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf7ffa906 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r4, r5, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf7ffa907 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldc 0, cr13, [sp, #424] @ 0x1a8 │ │ │ │ ldrtmi r0, [r0], -r5, lsl #20 │ │ │ │ - beq 1ff478 <__cxa_finalize@plt+0x1fe428> │ │ │ │ - bne 1bf37c <__cxa_finalize@plt+0x1be32c> │ │ │ │ - beq 3f31c <__cxa_finalize@plt+0x3e2cc> │ │ │ │ - beq 7f420 <__cxa_finalize@plt+0x7e3d0> │ │ │ │ - bne bf324 <__cxa_finalize@plt+0xbe2d4> │ │ │ │ + beq 1ff5a8 <__cxa_finalize@plt+0x1fe558> │ │ │ │ + bne 1bf4ac <__cxa_finalize@plt+0x1be45c> │ │ │ │ + beq 3f44c <__cxa_finalize@plt+0x3e3fc> │ │ │ │ + beq 7f550 <__cxa_finalize@plt+0x7e500> │ │ │ │ + bne bf454 <__cxa_finalize@plt+0xbe404> │ │ │ │ @ instruction: 0xf910f7ff │ │ │ │ vst1.16 {d20-d22}, [pc], r2 │ │ │ │ ldrtmi r7, [r8], -r0, lsl #3 │ │ │ │ - ldmda ip, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svc 0x00c4f7fc │ │ │ │ @ instruction: 0xd1b32800 │ │ │ │ cmnlt fp, r3, lsr r8 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ stclne 5, cr3, [r3], #-1020 @ 0xfffffc04 │ │ │ │ strtmi r1, [r1], -r2, lsr #25 │ │ │ │ strls r4, [r0, #-1584] @ 0xfffff9d0 │ │ │ │ @ instruction: 0xf7ff3403 │ │ │ │ ldmdavs r3!, {r0, r1, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldmle r4!, {r0, r1, r5, r7, r9, lr}^ │ │ │ │ - @ instruction: 0xf7fd4640 │ │ │ │ - ldrtmi lr, [r0], -r2, asr #16 │ │ │ │ + @ instruction: 0xf7fc4640 │ │ │ │ + ldrtmi lr, [r0], -sl, lsr #31 │ │ │ │ @ instruction: 0xf97ef7ff │ │ │ │ - blmi a96624 <__cxa_finalize@plt+0xa955d4> │ │ │ │ + blmi a96754 <__cxa_finalize@plt+0xa95704> │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ - blls 195ddc8 <__cxa_finalize@plt+0x195cd78> │ │ │ │ + blls 195def8 <__cxa_finalize@plt+0x195cea8> │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_und │ │ │ │ rsblt r4, r7, r0, lsr r6 │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrsble r4, [r9], #89 @ 0x59 │ │ │ │ subcs r4, r0, #44, 22 @ 0xb000 │ │ │ │ tstcs r1, ip, lsr #16 │ │ │ │ @ instruction: 0xf85a4478 │ │ │ │ ldmdavs fp, {r0, r1, ip, sp} │ │ │ │ - ldm r4, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blmi 9fdcc4 <__cxa_finalize@plt+0x9fcc74> │ │ │ │ + ldmda ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blmi 9fddf4 <__cxa_finalize@plt+0x9fcda4> │ │ │ │ stmdami r8!, {r1, r5, r9, sp} │ │ │ │ @ instruction: 0xf85a4478 │ │ │ │ ldmdavs fp, {r0, r1, ip, sp} │ │ │ │ @ instruction: 0xf7fd2101 │ │ │ │ - strbmi lr, [r0], -sl, asr #17 │ │ │ │ - ldmda r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7fd68b0 │ │ │ │ - ldmdbvs r0!, {r1, r3, r5, r6, fp, sp, lr, pc}^ │ │ │ │ - stmda r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf7fd6a30 │ │ │ │ - ldrtmi lr, [r0], -r4, ror #16 │ │ │ │ - stmda r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0x4640e832 │ │ │ │ + svc 0x007ef7fc │ │ │ │ + @ instruction: 0xf7fc68b0 │ │ │ │ + ldmdbvs r0!, {r1, r4, r6, r7, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + svc 0x00cef7fc │ │ │ │ + @ instruction: 0xf7fc6a30 │ │ │ │ + ldrtmi lr, [r0], -ip, asr #31 │ │ │ │ + svc 0x00c8f7fc │ │ │ │ strb r2, [r9, r0, lsl #12] │ │ │ │ eorcs r4, r3, #25600 @ 0x6400 │ │ │ │ ldrbtmi r4, [r8], #-2075 @ 0xfffff7e5 │ │ │ │ andcc pc, r3, sl, asr r8 @ │ │ │ │ @ instruction: 0xe7e3681b │ │ │ │ eorcs r4, r5, #21504 @ 0x5400 │ │ │ │ ldrbtmi r4, [r8], #-2072 @ 0xfffff7e8 │ │ │ │ andcc pc, r3, sl, asr r8 @ │ │ │ │ bfi r6, fp, #16, #12 │ │ │ │ @ instruction: 0x46224b11 │ │ │ │ @ instruction: 0x46464915 │ │ │ │ @ instruction: 0xf85a4479 │ │ │ │ ldmdavs r8, {r0, r1, ip, sp} │ │ │ │ - stmia sl!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmda r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fde7ae │ │ │ │ - svclt 0x0000e8ba │ │ │ │ - andeq ip, r1, r4, ror r3 │ │ │ │ + svclt 0x0000e822 │ │ │ │ + andeq ip, r1, r4, asr #4 │ │ │ │ andeq r0, r0, r4, lsl r1 │ │ │ │ - andeq r1, r0, ip, ror #24 │ │ │ │ - andeq ip, r1, r8, ror #6 │ │ │ │ - andeq r1, r0, r4, ror sl │ │ │ │ - andeq r1, r0, r8, lsr #24 │ │ │ │ - @ instruction: 0x000019b6 │ │ │ │ - andeq r1, r0, r2, ror fp │ │ │ │ - andeq r1, r0, sl, lsl #19 │ │ │ │ - andeq r1, r0, ip, lsl fp │ │ │ │ - andeq ip, r1, ip, ror r1 │ │ │ │ + andeq r1, r0, ip, lsr fp │ │ │ │ + andeq ip, r1, r8, lsr r2 │ │ │ │ + andeq r1, r0, r4, asr #18 │ │ │ │ + strdeq r1, [r0], -r8 │ │ │ │ + andeq r1, r0, r6, lsl #17 │ │ │ │ + andeq r1, r0, r2, asr #20 │ │ │ │ + andeq r1, r0, sl, asr r8 │ │ │ │ + andeq r1, r0, ip, ror #19 │ │ │ │ + andeq ip, r1, ip, asr #32 │ │ │ │ andeq r0, r0, ip, lsl r1 │ │ │ │ - andeq r1, r0, r4, ror #21 │ │ │ │ - andeq r1, r0, ip, lsr #21 │ │ │ │ - andeq r1, r0, r2, asr sl │ │ │ │ - andeq r1, r0, sl, lsl sl │ │ │ │ - andeq r1, r0, r0, lsl #17 │ │ │ │ - stmdbcs r0, {r3, r7, ip, sp, pc} │ │ │ │ - andcs sp, ip, #5248 @ 0x1480 │ │ │ │ - bpl 3f58c <__cxa_finalize@plt+0x3e53c> │ │ │ │ - bvs 7f490 <__cxa_finalize@plt+0x7e440> │ │ │ │ - ldc 6, cr4, [r0, #12] │ │ │ │ - blx 8a662 <__cxa_finalize@plt+0x89612> │ │ │ │ - cdp 1, 11, cr0, cr0, cr1, {0} │ │ │ │ - vmov.f32 s1, s11 │ │ │ │ - vmov.f32 s0, s12 │ │ │ │ - vldr s11, [r3, #260] @ 0x104 │ │ │ │ - movwcc r6, #51712 @ 0xca00 │ │ │ │ - bvc bf2bc <__cxa_finalize@plt+0xbe26c> │ │ │ │ - bvc 7f3c0 <__cxa_finalize@plt+0x7e370> │ │ │ │ - bpl ff9bfa48 <__cxa_finalize@plt+0xff9be9f8> │ │ │ │ - blx 43fa40 <__cxa_finalize@plt+0x43e9f0> │ │ │ │ - bvs ff1ff950 <__cxa_finalize@plt+0xff1fe900> │ │ │ │ - cdp 15, 15, cr11, cr0, cr8, {6} │ │ │ │ - vneg.f32 s11, s13 │ │ │ │ - mrc 10, 5, APSR_nzcv, cr4, cr0, {0} │ │ │ │ - svclt 0x00c81ae7 │ │ │ │ - bvs 11ff954 <__cxa_finalize@plt+0x11fe904> │ │ │ │ - blx 43fa5c <__cxa_finalize@plt+0x43ea0c> │ │ │ │ - bvs ff03fa6c <__cxa_finalize@plt+0xff03ea1c> │ │ │ │ - cdp 15, 11, cr11, cr0, cr8, {6} │ │ │ │ - vneg.f32 s3, s15 │ │ │ │ - mrc 10, 5, APSR_nzcv, cr4, cr0, {0} │ │ │ │ - svclt 0x00c87ae0 │ │ │ │ - beq 19bf970 <__cxa_finalize@plt+0x19be920> │ │ │ │ - blx 43fa78 <__cxa_finalize@plt+0x43ea28> │ │ │ │ - bvc ff17fa88 <__cxa_finalize@plt+0xff17ea38> │ │ │ │ - cdp 15, 15, cr11, cr0, cr8, {6} │ │ │ │ - vneg.f32 s1, s14 │ │ │ │ - svclt 0x00c8fa10 │ │ │ │ - bpl 19ff988 <__cxa_finalize@plt+0x19fe938> │ │ │ │ - bicle r4, ip, fp, lsl #5 │ │ │ │ - beq 97f790 <__cxa_finalize@plt+0x97e740> │ │ │ │ - beq fe1bf894 <__cxa_finalize@plt+0xfe1be844> │ │ │ │ - bne 17f79c <__cxa_finalize@plt+0x17e74c> │ │ │ │ - bvc 3fab4 <__cxa_finalize@plt+0x3ea64> │ │ │ │ - beq 9ff760 <__cxa_finalize@plt+0x9fe710> │ │ │ │ - beq fe9ff864 <__cxa_finalize@plt+0xfe9fe814> │ │ │ │ - bne 9ff76c <__cxa_finalize@plt+0x9fe71c> │ │ │ │ - ldrbmi fp, [r0, -r8]! │ │ │ │ - bne ff56c <__cxa_finalize@plt+0xfe51c> │ │ │ │ - beq 107fab4 <__cxa_finalize@plt+0x107ea64> │ │ │ │ - beq 107f9b8 <__cxa_finalize@plt+0x107e968> │ │ │ │ - ldrbmi fp, [r0, -r8]! │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - stmdbcs r0, {r2, r7, ip, sp, pc} │ │ │ │ - movwcs sp, #52521 @ 0xcd29 │ │ │ │ - bvs 63f588 <__cxa_finalize@plt+0x63e538> │ │ │ │ - tstpeq r1, r3, lsl #22 @ p-variant is OBSOLETE │ │ │ │ - bvc 7f654 <__cxa_finalize@plt+0x7e604> │ │ │ │ - ldcl 0, cr3, [r0, #-48] @ 0xffffffd0 │ │ │ │ - vldr s12, [r0, #-12] │ │ │ │ - vadd.f32 s15, s14, s2 │ │ │ │ - vsub.f32 s15, s13, s1 │ │ │ │ - vsub.f32 s12, s15, s0 │ │ │ │ - vnmul.f32 s15, s14, s2 │ │ │ │ - vmla.f32 s15, s13, s15 │ │ │ │ - vmla.f32 s15, s15, s13 │ │ │ │ - vmov.f32 s15, #71 @ 0x3e380000 0.1796875 │ │ │ │ - vsqrt.f32 s15, s12 │ │ │ │ - svclt 0x00c8fa10 │ │ │ │ - bvs 19ffa04 <__cxa_finalize@plt+0x19fe9b4> │ │ │ │ - mvnle r4, r1, lsl #5 │ │ │ │ - bvs 103fa20 <__cxa_finalize@plt+0x103e9d0> │ │ │ │ - blx 43fb14 <__cxa_finalize@plt+0x43eac4> │ │ │ │ - cdp 4, 11, cr13, cr1, cr7, {0} │ │ │ │ - andlt r0, r4, r6, asr #21 │ │ │ │ - ldc 7, cr4, [pc, #448] @ 411c <__cxa_finalize@plt+0x30cc> │ │ │ │ - andlt r0, r4, r4, lsl #20 │ │ │ │ - mrc 7, 5, r4, cr0, cr0, {3} │ │ │ │ - andlt r0, r4, r6, asr #20 │ │ │ │ - stmdalt ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - andeq r0, r0, r0 │ │ │ │ + @ instruction: 0x000019b4 │ │ │ │ + andeq r1, r0, ip, ror r9 │ │ │ │ + andeq r1, r0, r2, lsr #18 │ │ │ │ + andeq r1, r0, sl, ror #17 │ │ │ │ + andeq r1, r0, r0, asr r7 │ │ │ │ bvs 3f6b4 <__cxa_finalize@plt+0x3e664> │ │ │ │ ldcl 0, cr11, [r0, #544] @ 0x220 │ │ │ │ vldr s9, [r0, #8] │ │ │ │ vldr s10, [r0, #12] │ │ │ │ vldr s10, [r0, #32] │ │ │ │ vldr s12, [r0, #4] │ │ │ │ vadd.f32 s9, s10, s10 │ │ │ ├── readelf --wide --decompress --hex-dump=.gnu_debuglink {} │ │ │ │ @@ -1,7 +1,7 @@ │ │ │ │ │ │ │ │ Hex dump of section '.gnu_debuglink': │ │ │ │ - 0x00000000 31643132 66306638 61623032 66376433 1d12f0f8ab02f7d3 │ │ │ │ - 0x00000010 37393566 33316238 33306239 39646334 795f31b830b99dc4 │ │ │ │ - 0x00000020 64653036 37312e64 65627567 00000000 de0671.debug.... │ │ │ │ - 0x00000030 a0af990f .... │ │ │ │ + 0x00000000 33366365 37316662 32356566 36353966 36ce71fb25ef659f │ │ │ │ + 0x00000010 32343261 38393834 62653731 38313666 242a8984be71816f │ │ │ │ + 0x00000020 64663066 39342e64 65627567 00000000 df0f94.debug.... │ │ │ │ + 0x00000030 5b1a9757 [..W